(57)【要約】      （修正有）【課題】光生成されたキャリアの収集効率を高めつつ、光電流パスの直列抵抗を低めることができる光電素子を提供する。【解決手段】半導体基板１００上に形成され、互いに逆の導電型を持つ第１半導体構造１１０、第２半導体構造１２０と、第１半導体構造１１０、第２半導体構造１２０上にそれぞれ形成された第１電極１３１、第２電極１３２と、第２半導体構造１２０と隣接して形成されて、第１半導体構造１１０と第２半導体構造１２０とを隔離し、第１半導体構造１１０と第２電極１３２とを隔離する層間絶縁構造１５０と、を備える。【選択図】図１
2013089954.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成され、互いに逆の導電型を持つ第１、第２半導体構造と、
前記第１、第２半導体構造上にそれぞれ形成された第１、第２電極と、
前記第２半導体構造と隣接して形成されて、第１半導体構造と第２半導体構造とを隔離し、第１半導体構造と第２電極とを隔離する層間絶縁構造と、を備える光電素子。
【請求項２】
前記第１半導体構造が半導体基板上に投影された第１半導体領域は、前記第２半導体構造が半導体基板上に投影された第２半導体領域より広く形成されたことを特徴とする請求項１に記載の光電素子。
【請求項３】
前記第２半導体構造は、前記第１半導体構造により取り囲まれたアイランド状であることを特徴とする請求項１または２に記載の光電素子。
【請求項４】
前記第１電極と前記第２電極とは、同じ線幅を持つことを特徴とする請求項１〜３のいずれか一項に記載の光電素子。
【請求項５】
第２電極は、前記第１半導体構造と前記第２半導体構造上にわたって形成されることを特徴とする請求項１〜４のいずれか一項に記載の光電素子。
【請求項６】
前記層間絶縁構造にはビアホールが形成され、
前記層間絶縁構造のビアホールを通じて、前記第２電極が前記第２半導体構造と連結されることを特徴とする請求項１〜５のいずれか一項に記載の光電素子。
【請求項７】
前記層間絶縁構造は、前記第１半導体構造と前記第２半導体構造との間の第１部分を備えることを特徴とする請求項１〜６のいずれか一項に記載の光電素子。
【請求項８】
前記層間絶縁構造の第１部分は、前記第２半導体構造を取り囲むことを特徴とする請求項７に記載の光電素子。
【請求項９】
前記層間絶縁構造の第１部分は、前記第２半導体構造を完全に取り囲むことを特徴とする請求項７に記載の光電素子。
【請求項１０】
前記層間絶縁構造は、前記第１半導体構造と第２電極との間の第２部分をさらに備えることを特徴とする請求項７〜９のいずれか一項に記載の光電素子。
【請求項１１】
前記層間絶縁構造の第１、第２部分は、一体的に形成されることを特徴とする請求項１０に記載の光電素子。
【請求項１２】
前記層間絶縁構造の第２部分の幅は、前記第２電極の線幅より広いことを特徴とする請求項１０または１１に記載の光電素子。
【請求項１３】
前記第２半導体構造を取り囲むギャップ絶縁膜をさらに備え、
前記ギャップ絶縁膜上に、前記層間絶縁構造が形成されたことを特徴とする請求項１〜１１のいずれか一項に記載の光電素子。
【請求項１４】
前記第２電極上面の高さは、前記第１電極上面の高さより高いことを特徴とする請求項１〜１３のいずれか一項に記載の光電素子。
【請求項１５】
前記層間絶縁構造と前記第１電極とは、互いに同じ高さレベルに形成されることを特徴とする請求項１〜１４のいずれか一項に記載の光電素子。
【請求項１６】
前記半導体基板の第１、第２半導体構造の反対面に形成されたパッシベーション膜と、
前記パッシベーション膜上の反射防止層と、をさらに含むことを特徴とする請求項１〜１５のいずれか一項に記載の光電素子。
【請求項１７】
前記第１半導体構造は、
前記半導体基板上の第１真性半導体層と、
前記第１真性半導体層上の第１導電型半導体層と、
前記第１真性半導体層及び第１導電型半導体層上の第１透明導電膜と、を含むことを特徴とする請求項１〜１６のいずれか一項に記載の光電素子。
【請求項１８】
前記第１透明導電膜は、前記第１真性半導体層及び前記第１導電型半導体層の側面と、前記第１導電型半導体層の上面と、を覆うことを特徴とする請求項１７に記載の光電素子。
【請求項１９】
前記第２半導体構造は、
前記半導体基板上の第２真性半導体層と、
前記第２真性半導体層上の第２導電型半導体層と、
前記第２真性半導体層及び第２導電型半導体層上の第２透明導電膜と、を含み、
前記第２導電型半導体層は、前記第１導電型半導体層と逆の導電型を持つことを特徴とする請求項１７または１８に記載の光電素子。
【請求項２０】
前記第２透明導電膜は、前記第２真性半導体層及び前記第２導電型半導体層の側面と、前記第２導電型半導体層の上面と、を覆うことを特徴とする請求項１９に記載の光電素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電素子に関する。
【背景技術】
【０００２】
最近、エネルギー資源の枯渇問題と地球環境問題などによって、クリーンエネルギーの開発が加速化しつつある。クリーン（ｃｌｅａｎ）エネルギーとして、太陽電池を用いた太陽光熱発電は、太陽光熱を直接電気に変換するため、新たなエネルギーの源泉として期待されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、現在工業的に生産されている太陽電池の発電コストは、火力発電に比べればまだ高いほうであり、太陽電池の広範囲な分野の応用のためには、太陽電池の発電効率を高める必要がある。発電効率を高めるためには、光損失及び表面再結合損失を低め、太陽電池から生成される光電流の直列抵抗を低めることが望ましい。
【０００４】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、光生成されたキャリアの収集効率を高めつつ、光電流パスの直列抵抗を低めることが可能な、新規かつ改良された光電素子を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明のある観点によれば、半導体基板上に形成され、互いに逆の導電型を持つ第１、第２半導体構造と、前記第１、第２半導体構造上にそれぞれ形成された第１、第２電極と、前記第２半導体構造と隣接して形成されて、第１半導体構造と第２半導体構造とを隔離し、第１半導体構造と第２電極とを隔離する層間絶縁構造と、を備える光電素子が提供される。
【０００６】
前記第１半導体構造が半導体基板上に投影された第１半導体領域は、前記第２半導体構造が半導体基板上に投影された第２半導体領域より広く形成してもよい。
【０００７】
前記第２半導体構造は、前記第１半導体構造により取り囲まれたアイランド状であってもよい。
【０００８】
前記第１電極と前記第２電極とは、同じ線幅を持つようにしてもよい。
【０００９】
第２電極は、前記第１半導体構造と前記第２半導体構造上にわたって形成されてもよい。
【００１０】
前記層間絶縁構造にはビアホールが形成され、前記層間絶縁構造のビアホールを通じて、前記第２電極が前記第２半導体構造と連結されてもよい。
【００１１】
前記層間絶縁構造は、前記第１半導体構造と前記第２半導体構造との間の第１部分を備えてもよい。
【００１２】
前記層間絶縁構造の第１部分は、前記第２半導体構造を取り囲んでもよい。
【００１３】
前記層間絶縁構造の第１部分は、前記第２半導体構造を完全に取り囲んでもよい。
【００１４】
前記層間絶縁構造は、前記第１半導体構造と第２電極との間の第２部分をさらに備えてもよい。
【００１５】
前記層間絶縁構造の第１、第２部分は、一体的に形成されてもよい。
【００１６】
前記層間絶縁構造の第２部分の幅は、前記第２電極の線幅より広くてもよい。
【００１７】
前記第２半導体構造を取り囲むギャップ絶縁膜をさらに備え、前記ギャップ絶縁膜上に、前記層間絶縁構造が形成されてもよい。
【００１８】
前記第２電極上面の高さは、前記第１電極上面の高さより高くてもよい。
【００１９】
前記層間絶縁構造と前記第１電極とは、互いに同じ高さレベルに形成されてもよい。
【００２０】
前記半導体基板の第１、第２半導体構造の反対面に形成されたパッシベーション膜と、前記パッシベーション膜上の反射防止層と、をさらに含んでもよい。
【００２１】
前記第１半導体構造は、前記半導体基板上の第１真性半導体層と、前記第１真性半導体層上の第１導電型半導体層と、前記第１真性半導体層及び第１導電型半導体層上の第１透明導電膜と、を含んでもよい。
【００２２】
前記第１透明導電膜は、前記第１真性半導体層及び前記第１導電型半導体層の側面と、前記第１導電型半導体層の上面と、を覆うってもよい。
【００２３】
前記第２半導体構造は、前記半導体基板上の第２真性半導体層と、前記第２真性半導体層上の第２導電型半導体層と、前記第２真性半導体層及び第２導電型半導体層上の第２透明導電膜と、を含み、前記第２導電型半導体層は、前記第１導電型半導体層と逆の導電型を持ってもよい。
【００２４】
前記第２透明導電膜は、前記第２真性半導体層及び前記第２導電型半導体層の側面と、前記第２導電型半導体層の上面と、を覆ってもよい。
【発明の効果】
【００２５】
以上説明したように本発明によれば、光生成されたキャリアの収集効率を高めつつも、光電流パスの直列抵抗を低めることが可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態による光電素子を模式的に示す斜視図である。
【図２】図１のＩＩ−ＩＩ線の断面図である。
【図３Ａ】第１、第２半導体構造の配置関係を模式的に示す平面図である。
【図３Ｂ】第１、第２半導体構造と、第１、第２電極との配置関係を模式的に示す平面図である。
【図３Ｃ】層間絶縁構造の配置を模式的に示す平面図である。
【図４】本発明の他の実施形態による光電素子を模式的に示す斜視図である。
【図５】図４のＶ−Ｖ線の断面図である。
【図６Ａ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｂ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｃ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｄ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｅ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｆ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｇ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｈ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｉ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｊ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｋ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｌ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｍ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｎ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｏ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｐ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｑ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｒ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｓ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｔ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｕ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【図６Ｖ】本発明の一実施形態による光電素子の製造方法を工程段階別に示す断面図である。
【発明を実施するための形態】
【００２７】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２８】
図１は、本発明の一実施形態による光電素子を模式的に示す斜視図である。図２は、図１のＩＩ−ＩＩ線の断面図である。
【００２９】
図面を参照すれば、前記光電素子は、半導体基板１００と、前記半導体基板１００上に形成された第１導電型の第１半導体構造１１０と第２導電型の第２半導体構造１２０と、前記第１、第２半導体構造１１０、１２０上に電気接続された第１、第２電極１３１、１３２と、前記第２電極１３２と第１半導体構造１１０との間に形成された層間絶縁構造１５０と、を備える。
【００３０】
図示された実施形態で、前記第１半導体構造１１０は相対的に広い領域にわたって形成され、ドットまたはアイランド状に形成された第２半導体構造１２０を取り囲むように形成される。そして、互いに逆の導電型の第１、第２半導体構造１１０、１２０は、空間的に離隔して電気的に絶縁され、例えば、一方向（−ｙ方向）に沿って延びて、第１、第２半導体構造１１０、１２０の間に拡張される層間絶縁構造１５０により絶縁される。
【００３１】
前記層間絶縁構造１５０は、第１半導体構造１１０と、逆の導電型の第２半導体構造１２０に接続される第２電極１３２との電気的な短絡を防止する。
【００３２】
図２を参照すれば、前記半導体基板１００は、第１面１００ａと、前記第１面１００ａと逆になる第２面１００ｂとを持つ。例えば、前記第１面１００ａ上にエミッターとベースの電極（第１、第２電極１３１、１３２）とがいずれも形成される背面接触を形成できる。これにより、電極構造が排除された第２面１００ｂが受光面として機能することで有効入射光を増やし、光損失を低減させることができる。例えば、半導体基板１００の受光面１００ｂ側に電極を形成していない背面接触を形成することで、電極による光損失が低減される。これにより、受光面１００ｂに電極を形成する従来の太陽電池に比べて高い出力を得ることができる。
【００３３】
例えば、前記半導体基板１００は、第２面１００ｂを介する受光によって光生成キャリアを生成できる。前記光生成キャリア（以下、キャリア）は、半導体基板１００に吸収されて生成された正孔及び電子を意味する。半導体基板１００は、ｎ型またはｐ型の導電型を持つ単結晶シリコン基板、多結晶シリコン基板などで形成される。例えば、本発明の一実施形態において、前記半導体基板１００は、ｎ型単結晶シリコン基板で形成される。前記半導体基板１００の第２面１００ｂには、凹凸パターンを含むテクスチャー構造Ｒが形成される。前記テクスチャー構造Ｒは、入射光の反射率を低減させる役割をはたし、複数の微細な突起を含む凹凸面として形成できる。
【００３４】
前記半導体基板１００の第２面１００ｂ上にはパッシベーション膜１０１が形成される。前記パッシベーション膜１０１は、半導体基板１００で生成されたキャリアの表面再結合を防止してキャリアの収集効率を向上させる。例えば、前記パッシベーション膜１０１は、基板１００表面の欠陥による表面再結合損失を低減させてキャリアの収集効率を向上させる。例えば、前記パッシベーション膜１０１は、真性半導体層、ドーピングされた半導体層、シリコン酸化膜（ＳｉＯｘ）、またはシリコン窒化膜（ＳｉＮｘ）などで形成される。前記真性半導体層やドーピングされた半導体層は、半導体基板１００上に蒸着された非晶質シリコンで形成される。
【００３５】
例えば、前記パッシベーション膜１０１は、半導体基板１００と同じ導電型にドーピングされた非晶質シリコン（ａ−Ｓｉ）で形成され、半導体基板１００より高濃度にドーピングされてキャリアの表面再結合を防止する表面電界を形成できる。
【００３６】
前記パッシベーション膜１０１上には反射防止膜１０２が形成される。前記反射防止膜１０２は、シリコン酸化膜（ＳｉＯｘ）やシリコン窒化膜（ＳｉＮｘ）で形成される。例えば、前記反射防止膜１０２は、シリコン酸化膜の単一層で形成されるか、または互いに屈折率の異なるシリコン酸化膜とシリコン窒化膜との複合層で形成されてもよい。
【００３７】
本発明の一実施形態では、パッシベーション膜１０１と反射防止膜１０２とを別個の層構造に形成しているが、他の実施形態で、前記パッシベーション膜１０１と反射防止膜１０２とは一つの層構造に形成され、例えば、水素化されたシリコン窒化膜（ＳｉＮ：Ｈ）を形成して、パッシベーション及び反射防止の効果が得られる。
【００３８】
前記半導体基板１００の第１面１００ａには、互いに逆の導電型を持つ第１、第２半導体構造１１０、１２０が形成される。前記第１、第２半導体構造１１０、１２０は、半導体基板１００から生成されたキャリアを分離収集するエミッターとベースを形成できる。
【００３９】
前記第１半導体構造１１０は、半導体基板１００上に順次に積層される第１真性半導体層１１１と第１導電型半導体層１１３とを含む。前記第１真性半導体層１１１と第１導電型半導体層１１３とは、非晶質シリコン（ａ−Ｓｉ）や微細結晶シリコン（μｃ−Ｓｉ）で形成される。
【００４０】
前記第１真性半導体層１１１は、ドーパントを添加しないか、または微量のドーパントを添加することで形成される。例えば、前記第１真性半導体層１１１は、半導体基板１００で生成されたキャリアの再結合を防止するように基板１００表面をパッシベーションし、結晶質シリコンの半導体基板１００と、非晶質シリコンの第１導電型半導体層１１３との間で界面特性を向上させる。
【００４１】
前記第１導電型半導体層１１３は、ｐ型またはｎ型ドーパントを添加することで形成される。例えば、前記第１導電型半導体層１１３は、ｎ型半導体基板１００と逆の導電型であるｐ型にドーピングされ、ｎ型半導体基板１００から少数キャリア（例えば、正孔）を収集するエミッターを形成できる。
【００４２】
前記第１半導体構造１１０は、第１導電型半導体層１１３上に形成された第１透明導電膜１１５を含む。前記第１透明導電膜１１５は、電気的に導電性を持ち、光学的に透明な物質を含む。例えば、前記第１透明導電膜１１５は、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）などのＴＣＯ（Ｔｒａｎｓｐａｒｅｎｔ
Ｃｏｎｄｕｃｔｉｎｇ Ｏｘｉｄｅ）で形成される。
【００４３】
例えば、前記第１透明導電膜１１５は、第１導電型半導体層１１３と第１真性半導体層１１１との外面に沿って形成され、広い領域で電気接触を形成することで接触抵抗を低減させ、第１半導体構造１１０と第１電極１３１との接続を媒介できる。例えば、前記第１透明導電膜１１５は、第１真性半導体層１１１の側面と、第１導電型半導体層１１３の側面と、第１導電型半導体層１１３の上面とを覆うように形成される。
【００４４】
前記第２半導体構造１２０は、半導体基板１００上に順次に積層される第２真性半導体層１２１と第２導電型半導体層１２３とを含む。前記第２真性半導体層１２１と第２導電型半導体層１２３とは、非晶質シリコン（ａ−Ｓｉ）、または微細結晶シリコン層（μｃ−Ｓｉ）で形成される。
【００４５】
前記第２真性半導体層１２１は、ドーパントを添加しないか、または微量のドーパントを添加することで形成される。例えば、前記第２真性半導体層１２１は、半導体基板１００で生成されたキャリアの再結合を防止するように基板１００表面をパッシベーションし、結晶質シリコンの半導体基板１００と、非晶質シリコンの第２導電型半導体層１２３との間で界面特性を向上させる。
【００４６】
前記第２導電型半導体層１２３は、ｎ型またはｐ型ドーパントを添加することで形成される。例えば、前記第２導電型半導体層１２１は、ｎ型半導体基板１００と同じ導電型であるｎ型にドーピングされ、ｎ型半導体基板１００から複数キャリア（例えば、電子）を収集するベースを形成できる。
【００４７】
前記第２半導体構造１２０は、第２導電型半導体層１２３上に形成された第２透明導電膜１２５を含む。前記第２透明導電膜１２５は、電気的に導電性を持ち、光学的に透明な物質を含む。例えば、前記第２透明導電膜１２５は、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）などのＴＣＯで形成される。
【００４８】
例えば、前記第２透明導電膜１２５は、第２導電型半導体層１２３と第２真性半導体層１２１との外面に沿って形成され、広い領域で電気的接触を形成することで接触抵抗を低減させ、第２半導体構造１２０と第２電極１３２との接続を媒介できる。例えば、前記第２透明導電膜１２５は、第２真性半導体層１２１の側面と、第２導電型半導体層１２３の側面と、第２導電型半導体層１２３の上面とを覆うように形成される。
【００４９】
図１の実施形態で、第１、第２半導体構造１１０、１２０は、それぞれ一つずつ図示されているが、前記第１、第２半導体層１１０、１２０は、半導体基板１００の第１面１００ａに沿って多く形成されうる。
【００５０】
図２の実施形態で、エミッターとベースを形成する第１、第２半導体構造１１０、１２０のうち、第１半導体構造１１０は、第１真性半導体層１１１と第１導電型半導体層１１３とを含み、第２半導体構造は、第２真性半導体層１２１と第２導電型半導体層１２３とを含む。しかしながら、他の実施形態で、前記第１、第２半導体構造１１０、１２０は、真性半導体層１１１、１２１を含まずに第１、第２導電型半導体層１１３、１２３のみ含んでもよい。
【００５１】
図２の実施形態で、第１半導体構造１１０は、第１電極１３１との電気接続を媒介する第１透明導電膜１１５を持ち、第２半導体構造１２０は、第２電極１３２との電気接続を媒介する第２透明導電膜１２５を持つ。しかしながら、他の実施形態で、前記第１、第２透明導電膜１１５、１２５は形成されず、例えば、第１、第２透明導電膜１１５、１２５が排除された第１、第２半導体構造１１０、１２０上に直接第１、第２電極１３１、１３２が形成されてもよい。
【００５２】
第１半導体構造１１０が半導体基板１００上に投影された第１半導体領域Ａ１と、第２半導体構造１２０が半導体基板１００上に投影された第２半導体領域Ａ２とは、互いに異なる面積に形成される。後述するように、少数キャリアの収集効率を高めるために、少数キャリアを収集するエミッター側の第１半導体領域Ａ１を相対的に増大させた構造である。
【００５３】
図３Ａは、第１、第２半導体構造１１０、１２０の配置関係を模式的に示す平面図である。図面を参照すれば、前記第１、第２半導体構造１１０、１２０は、半導体基板１００上で互いに異なる面積となるように形成される。例えば、半導体基板１００の少数キャリアを収集する第１半導体構造１１０は、相対的に広い面積となるように形成されることでキャリアの収集効率を向上させる。これに対し、半導体基板１００の複数のキャリアを収集する第２半導体構造１２０は、相対的に狭い面積となるように形成されてもキャリアの収集効率が低下しない。すなわち、第１半導体構造１１０の面積を相対的に広く形成することでキャリアの収集効率を向上させる。
【００５４】
言い換えれば、第１、第２半導体構造１１０、１２０が半導体基板１００上に投影された第１、第２半導体領域Ａ１、Ａ２の面積を比較すれば、第１半導体領域Ａ１の面積は第２半導体領域Ａ２の面積より相対的にさらに広く形成される。さらに具体的に、前記第２半導体構造１２０は、ドットまたはアイランド状に形成され、前記第１半導体構造１１０は、第２半導体構造１２０を取り囲む形態で形成される。
【００５５】
前記第２半導体構造１２０は、孤立した形態に形成され、孤立した形態の第２半導体構造１２０を取り囲む大面積に第１半導体構造１１０を形成することで、相対的に第１半導体構造１１０の面積を増やすことができ、光生成キャリアの収集効率を向上させることができる。すなわち、制限された面積の半導体基板１００上で第１半導体構造１１０の面積を増大させるために、第２半導体構造１２０は孤立した形態に形成され、第２半導体構造１２０を取り囲む大面積の第１半導体構造１１０を形成できる。
【００５６】
図３Ｂは、第１、第２半導体構造１１０、１２０と、第１、第２電極１３１、１３２との配置関係を模式的に示す平面図である。図面を参照すれば、前記第１、第２半導体構造１１０、１２０上には第１、第２電極１３１、１３２が形成される。前記第１、第２電極１３１、１３２は、第１、第２半導体構造１１０、１２０に接続されて光生成されたキャリアを外部に引き出す。
【００５７】
前記第１、第２電極１３１、１３２は、銀（Ａｇ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）などの金属素材を含む。図３Ｂでは、理解の便宜のために、第１、第２電極１３１、１３２の形態が幅方向（ｘ方向）に広く示されているが、これと異なって、前記第１、第２電極１３１、１３２は、電流の引出し方向（ｚ方向）に沿ってストライプパターンに形成される。
【００５８】
前記第１、第２電極１３１、１３２は、光電流の電流パスを提供し、電流パスの直列抵抗を低減させるために、前記第１、第２電極１３１、１３２は同一または類似した電極面積を持つ。例えば、前記第１、第２電極１３１、１３２のうちいずれか一つの電極１３１、１３２が他方に比べて相対的に狭い面積に形成されれば、狭い面積の電極１３１、１３２は、電流パスの伝導度を制限する制限要素として作用できる。したがって、第１、第２電極１３１、１３２の面積を対等なレベルにバランスよく設計することで、電流パスの直列抵抗を低減させる。
【００５９】
図３Ｂを参照すれば、前記第１、第２電極１３１、１３２の線幅Ｗ１、Ｗ２はバランスを取るために互いに対等なレベルに設計され、実質的に同じ線幅Ｗ１、Ｗ２で形成される。この時、前記第２電極１３２は、自身と電気接続された第２半導体構造１２０より広く形成されることで、第１電極１３１とバランスを取ることができる。前記第２電極１３２は、自身の導電型（第２半導体領域Ａ２）から外れて逆の導電型の半導体領域（第１半導体領域Ａ１）まで拡張され、第１、第２半導体領域Ａ１、Ａ２全てにわたって形成される。したがって、図３Ｃに示したように、互いに導電型の異なる第２電極１３２と第１半導体構造１１０との間には層間絶縁構造１５０が形成されて、電気的な短絡を防止できる。
【００６０】
本発明の一実施形態で、は第１、第２半導体構造１１０、１２０を互いに差別化された面積に設計してキャリアの収集効率を高めつつも、第１、第２電極１３１、１３２の面積は互いに対等な面積にバランスよく設計して直列抵抗を低める。これにより、前記第２電極１３２は、相対的に狭い面積の第２半導体領域Ａ２に限定されず、逆の導電型の第１半導体領域Ａ１に拡張され、これにより、第１電極１３１の面積とのバランスが取られる。
【００６１】
前記第２電極１３２と第１半導体構造１１０との間には層間絶縁構造１５０が形成される。前記層間絶縁構造１５０は、第２電極１３２が逆の導電型（第１半導体領域Ａ１）に拡張されるにつれて第２電極１３２と第１半導体構造１１０との重なる領域に形成されて、第２電極１３２と第１半導体構造１１０との間の電気的な短絡を防止する。
【００６２】
図２を参照すれば、前記層間絶縁構造１５０は、第１半導体構造１１０上の一部、さらに具体的に、第２電極１３２と重なる第１半導体構造１１０上に形成される。図面に示したように、前記層間絶縁構造１５０は、第１半導体構造１１０だけでなく、第２半導体構造１２０上にわたって一括的に形成され、第１、第２半導体構造１１０、１２０の間を埋め込んで平坦化させるように、十分な厚さに形成される。層間絶縁構造１５０の平坦化された面上に第２電極１３２が形成される。前記層間絶縁構造１５０は、ビアホール１５０´を介して第２電極１３２と第２半導体構造１２０とを接触させることができ、第２電極１３２と第２半導体構造１２０とは、ビアホール１５０´を介して安定的に接続される。前記第２電極１３２は、ビアホール１５０´内に形成される突出部１３２ａを備える。
【００６３】
前記層間絶縁構造１５０は、第１半導体構造１１０と第２半導体構造１２０との間に形成されて、互いに逆の導電型を持つ第１、第２半導体構造１１０、１２０を互いに隔離させる第１部分１５０ａを備える。前記層間絶縁構造１５０の第１部分１５０ａは、第２半導体構造１２０を取り囲むように形成される。例えば、前記層間絶縁構造１５０の第１部分１５０ａは、第２半導体構造１２０を完全に取り囲むように形成される。
【００６４】
前記層間絶縁構造１５０は、第１半導体構造１１０と第２電極１３２との間に形成されて、第１半導体構造１１０と第２電極１３２とを互いに隔離させる第２部分１５０ｂを備える。このために、前記第２部分１５０ｂは、第２電極１３２の線幅Ｗ２より広く形成されて、第２電極１３２が第１半導体構造１１０と当接しないようにできる。すなわち、前記層間絶縁構造１５０の第２部分１５０ｂの幅は、第２電極１３２の線幅Ｗ２より広く形成される。一方、前記層間絶縁構造１５０の第１、第２部分１５０ａ、１５０ｂは、互いに一体的に形成される。
【００６５】
一方、図２の図面番号１６０は、ギャップ絶縁膜を表す。前記ギャップ絶縁膜１６０は、第１半導体領域Ａ１と第２半導体領域Ａ２との間をカバーでき、第１、第２半導体領域Ａ１、Ａ２の間に露出された基板１００の表面をパッシベーションし、第１、第２半導体領域Ａ１、Ａ２間の絶縁確保のために形成される。例えば、前記ギャップ絶縁膜１６０は、前記第２半導体構造１２０を取り囲むように形成される。前記ギャップ絶縁膜１６０は、酸化膜（ＳｉＯｘ）や窒化膜（ＳｉＮｘ）で形成される。
【００６６】
例えば、窒化膜を含むギャップ絶縁膜１６０は、負の固定電荷を持ち、ギャップ絶縁膜１６０が形成された基板１００の表面への電子の移動を抑制して、キャリアの表面再結合損失を低減させる。一方、前記ギャップ絶縁膜１６０上には、層間絶縁構造１５０が形成される。
【００６７】
前記層間絶縁構造１５０は、第１電極１３１と同じ高さレベルに形成される。前記高さレベルは、半導体基板１００上から半導体構造１１０、１２０が積層された垂直方向に測定され、前記層間絶縁構造１５０と第１電極１３１とは、前記半導体基板１００上から事実上同じ高さレベルに形成される。そして、前記層間絶縁構造１５０上に形成される第２電極１３２は、第１電極１３１より高く形成される。例えば、前記第２電極１３２の上面の高さは、第１電極１３１の上面の高さより高い位置に形成される。
【００６８】
図４は、本発明の他の実施形態による光電素子を模式的に示す斜視図である。図５は、図４のＶ−Ｖ線の断面図である。
【００６９】
図面を参照すれば、前記光電素子は、半導体基板２００と、前記半導体基板２００上に形成された第１導電型の第１半導体構造２１０と第２導電型の第２半導体構造２２０と、前記第１、第２半導体構造２１０、２２０上に電気接続された第１、第２電極２３１、２３２と、前記第２電極２３２と第１半導体構造２１０との間に形成された層間絶縁構造２５０と、を備える。
【００７０】
図面で図面番号Ａ１、Ａ２は、第１、第２半導体構造２１０、２２０が半導体基板２００上に投影された第１、第２半導体領域を表す。ただし、以下では、第１、第２半導体構造２１０、２２０の幅を表示するために使われうる。
【００７１】
前記半導体基板２００上には、第１、第２半導体構造２１０、２２０が互いに交互に配列され、図４及び図５は、交互に配列された複数の第１、第２半導体構造２１０、２００の一部を示したものである。前記図面は、第２半導体構造２２０の両側に第１半導体構造２１０が配置された形状を示す。両側の第１半導体構造２１０は、実質的に同じ構造を持ち、同じ図面符号が付与されたが、これらは互いに離隔して形成される。
【００７２】
図示された実施形態で、前記第１半導体構造２１０は、相対的に広い領域にわたって形成され、一方向（ｚ方向）に沿うライン状の第２半導体構造２２０と平行に延びる。そして、互いに逆の導電型の第１、第２半導体構造２１０、２２０は、空間的に離隔して電気的に絶縁され、例えば、一方向（−ｙ方向）に沿って延びて、第１、第２半導体構造２１０、２２０の間に拡張される層間絶縁構造２５０により絶縁される。
【００７３】
前記層間絶縁構造２５０は、第１半導体構造２１０と、逆の導電型の第２半導体構造２２０に接続される第２電極２３２との短絡を防止する。例えば、前記層間絶縁構造２５０は、両側の第１半導体構造２１０上にわたって形成され、両側の第１半導体構造２１０上で第２電極２３２を絶縁状態に保って支持できる。
【００７４】
前記第１、第２半導体構造２１０、２２０は、光生成されたキャリアを分離収集するエミッター及びベースを形成できる。前記第１半導体構造２１０と第２半導体構造２２０とは、互いに異なる幅Ａ１、Ａ２で平行に延びる。例えば、前記第１半導体構造２１０は、一方向（Ｚ方向）に延びる第２半導体構造２２０と平行に延びる。そして、前記第１半導体構造２１０の幅Ａ１と、第２半導体構造２２０の幅Ａ２とは、互いに異なって設計される。これは、キャリアの収集効率を高めるためのものであり、半導体基板２００から少数キャリアを収集する第１半導体構造２１０は、相対的に広い幅Ａ１で形成される一方、半導体基板２００から複数キャリアを収集する第２半導体構造２２０は、相対的に狭い幅Ａ２で形成される。
【００７５】
前記第１半導体構造２１０上には、収集されたキャリアを外部に引き出すための第１電極２３１が形成され、同様に、前記第２半導体構造２２０上には、第２電極２３２が形成される。図４では、理解の便宜のために、第１、第２電極２３１、２３２の形態が幅方向（ｘ方向）に広く図示されているが、これと異なって、前記第１、第２電極２３１、２３２は、電流の引出し方向（ｚ方向）に沿ってストライプパターンで形成される。直列抵抗を低減させるために、前記第１、第２電極２３１、２３２は、互いに均衡をなす対等な面積を持つことができ、例えば、実質的に同じ線幅Ｗ１、Ｗ２で形成される。
【００７６】
前記第２電極２３２は、自身と電気接続された第２半導体領域Ａ２から外れて逆の導電型の第１半導体領域Ａ１に拡張される。例えば、前記第２電極２３２は、両側の第１半導体領域Ａ１に拡張される。第２電極２３２の線幅Ｗ２は、自身と電気接続された第２半導体構造２２０の幅Ａ２より広く形成されることで第１電極２３１の線幅Ｗ１とバランスを取ることができ、直列抵抗を低減させる。
【００７７】
図５を参照すれば、前記第１半導体構造２１０は、第１真性半導体層２１１と、第１導電型半導体層２１３と、第１透明導電膜２１５を備える。ただし、具体的な構造によって、前記第１真性半導体層２１１と第１透明導電膜２１５とは省略されてもよい。
【００７８】
前記第２半導体構造２２０は、第２真性半導体層２２１と、第２導電型半導体層２２３と、第２透明導電膜２２５とを備える。ただし、具体的な構造によって、第２真性半導体層２２１と第２透明導電膜２２５とは省略されてもよい。
【００７９】
前記第２電極２３２と第１半導体構造２１０との間には、絶縁確保のための層間絶縁構造２５０が形成される。前記層間絶縁構造２５０は、第１半導体構造２１０上の一部、さらに具体的に、第２電極２３２と重なる第１半導体構造２１０上に形成される。前記層間絶縁構造２５０は、両側の第１半導体構造２１０上にわたって形成され、第２半導体構造２２０上にも一括的に形成される。
【００８０】
前記層間絶縁構造２５０は、第１、第２半導体構造２１０、２２０の間を埋め込んで平坦化させるように、十分の厚さに形成される。層間絶縁構造２５０の平坦化した面上に第２電極２３２が安定的に形成される。前記層間絶縁構造２５０は、ビアホール２５０´を介して第２電極２３２と第２半導体構造２２０とを接触させる。
【００８１】
前記層間絶縁構造２５０は、第１半導体構造２１０と第２半導体構造２２０との間に形成されて、互いに逆の導電型を持つ第１、第２半導体構造２１０、２２０を互いに隔離させる第１部分２５０ａを備える。前記層間絶縁構造２５０の第１部分２５０ａは、第２半導体構造２２０の一部を包むように形成される。
【００８２】
前記層間絶縁構造２５０は、第１半導体構造２１０と第２電極２３２との間に形成されて、第１半導体構造２１０と第２電極２３２とを互いに隔離させる第２部分２５０ｂを備える。このために、前記第２部分２５０ｂは、第２電極２３２の線幅Ｗ２より広く形成されて、第２電極２３２が第１半導体構造２１０と当接しないようにできる。すなわち、前記層間絶縁構造２５０の第２部分２５０ｂの幅は、第２電極２３２の線幅Ｗ２より広く形成される。一方、前記層間絶縁構造２５０の第１、第２部分２５０ａ、２５０ｂは互いに一体的に形成される。
【００８３】
第１、第２半導体領域Ａ１、Ａ２の間にはギャップ絶縁膜２６０が形成される。前記ギャップ絶縁膜２６０は、第１、第２半導体領域Ａ１、Ａ２の間に露出された基板２００の表面をパッシベーションし、第１、第２半導体領域Ａ１、Ａ２の間の絶縁確保のために形成される。例えば、前記ギャップ絶縁膜２６０は、前記第２半導体構造２２０を取り囲むように形成される。前記ギャップ絶縁膜２６０は、酸化膜（ＳｉＯｘ）や窒化膜（ＳｉＮｘ）で形成される。一方、前記ギャップ絶縁膜２６０上には層間絶縁構造２５０が形成される。
【００８４】
前記層間絶縁構造２５０は、第１電極２３１と同じ高さレベルに形成される。前記高さレベルは、半導体基板２００上から半導体構造２１０、２２０が積層された垂直方向に測定され、前記層間絶縁構造２５０と第１電極２３１とは、前記半導体基板２００上から事実上同じ高さレベルに形成される。そして、前記層間絶縁構造２５０上に形成される第２電極２３２は、第１電極２３１より高く形成される。例えば、前記第２電極２３２の上面の高さは、第１電極２３１の上面の高さより高い位置に形成される。
【００８５】
図５で説明されていない図面符号２０１、２０２は、それぞれ半導体基板２００の受光面側に形成されたパッシベーション膜及び反射防止膜を示し、前記パッシベーション膜２０１及び反射防止膜２０２は、凹凸パターンに形成されたテクスチャー構造Ｒ上に形成される。
【００８６】
本発明の実施形態では、キャリアの収集効率を高めるために、第１半導体構造１１０が、ドットまたはアイランド状の孤立形態に形成された第２半導体構造１２０を取り囲む大面積に形成されるか（図１）、または第１半導体構造２１０が、相対的に狭幅に形成された第２半導体構造２２０と平行に広幅に延びる形態（図４）を例示した。しかし、本発明はこれに限定されず、エミッターまたはベース側のうちいずれか一側の電極１３１、１３２、２３１、２３２が、自身の導電型から外れて逆の導電型に拡張される構造ならばよい。例えば、前記電極１３１、１３２、２３１、２３２が、自身の導電型半導体領域Ａ１、Ａ２より広く拡張されて直列抵抗を低める構造ならば、前記電極１３１、１３２、２３１、２３２と逆の導電型間の電気的な短絡を防止するために層間絶縁構造１５０、２５０が介在すればよい。このような観点で本発明は、例示された以外にも多様な実施形態を持つことができる。
【００８７】
以下、図６Ａないし図６Ｖを参照して、本発明の一実施形態による光電素子の製造方法について説明する。
【００８８】
まず、半導体基板３００を用意する（図６Ａ）。例えば、前記半導体基板３００は、ｎ型結晶質シリコンウェーハで設けられる。例えば、前記半導体基板３００の表面に取り付けられた物理的、化学的不純物を除去するために、酸やアルカリ溶液を適用する洗浄工程が行える。
【００８９】
次いで、前記半導体基板３００上に絶縁層３６０´を形成する（図６Ｂ）。前記絶縁層３６０´は、基板３００の表面に凹凸パターンを形成するテクスチャリング時にエッチングマスクが行われ、テクスチャリングエッチング液に対して耐性を持つ素材で形成される。また、後述するパターニングにより、残存の絶縁層３６０´部分は第１半導体領域Ａ１と第２半導体領域Ａ２との間をカバーでき、第１、第２半導体領域Ａ１、Ａ２の間に露出された基板３００の表面をパッシベーションし、第１、第２半導体領域Ａ１、Ａ２間の絶縁を確保することができる。
【００９０】
例えば、前記絶縁層３６０´は、酸化膜（ＳｉＯｘ）や窒化膜（ＳｉＮｘ）で形成され、酸化膜及び窒化膜の複合層で形成されてもよい。かかる絶縁層３６０´は、熱酸化により酸化膜を成長させるか、または化学気相蒸着（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）により酸化膜や窒化膜を蒸着することで形成される。
【００９１】
次いで、前記絶縁層３６０´の一部領域上にエッチング防止膜Ｍ１を形成し、絶縁層３６０´をエッチング対象としてエッチングを行う（図６Ｃ、図６Ｄ）。前記エッチング防止膜Ｍ１は、半導体基板３００の第１面３００ａ上を覆うように形成され、半導体基板３００の第２面３００ｂ及び側面の絶縁層３６０´はエッチング除去される。例えば、エッチング液には、絶縁層３６０´に対するエッチング特性を持つフッ酸（ＨＦ）、燐酸（Ｈ３ＰＯ４）などの酸溶液が適用される。エッチングが完了すれば、効用が尽きたエッチング防止膜Ｍ１を除去する。
【００９２】
次いで、半導体基板３００の第２面３００ｂにテクスチャリングを行う（図６Ｅ）。半導体基板３００上の絶縁層３６０´をエッチングマスクとし、半導体基板３００の第２面３００ｂをエッチング対象としてエッチングを行う。例えば、前記半導体基板３００に対して、ＫＯＨ、ＮａＯＨなどのアルカリ溶液を適用して異方性エッチングを行い、基板３００の表面に凹凸パターンのテクスチャー構造Ｒを形成できる。
【００９３】
次いで、絶縁層３６０´をパターニングしてギャップ絶縁膜３６０を形成する（図６Ｆ〜図６Ｈ）。すなわち、第１、第２半導体領域Ａ１、Ａ２の間を残し、他の部分の絶縁層３６０´部分を除去してギャップ絶縁膜３６０を形成する。例えば、前記絶縁層３６０´の一部領域上にエッチング防止膜Ｍ２を形成してエッチング液を適用し、エッチング防止膜Ｍ２により保護される部分を除外した残りの部分の絶縁層３６０´をエッチング除去する。この時、エッチング液としては、絶縁層３６０´に対するエッチング特性を持つフッ酸（ＨＦ）、燐酸（Ｈ３ＰＯ４）などの酸溶液が適用される。エッチングが完了すれば、効用が尽きたエッチング防止膜Ｍ２を除去する。
【００９４】
後述するように、半導体基板２００の第２面３００ｂ上にパッシベーション膜３０１を形成するが、その前に、効果的なパッシベーションのために半導体基板３００の洗浄が行われる。
【００９５】
次いで、半導体基板３００のテクスチャリングされた第２面３００ｂ上にパッシベーション膜３０１を形成する（図６Ｉ）。前記パッシベーション膜３０１は、半導体基板３００で生成されたキャリアの再結合を防止してキャリアの収集効率を向上させる。
【００９６】
例えば、前記パッシベーション膜３０１は、真性非晶質シリコンまたはドーピングされた非晶質シリコンで形成される。例えば、前記パッシベーション膜３０１は、半導体基板３００と同一導電型にドーピングして形成される。例えば、前記パッシベーション膜３０１は、ｎ型半導体基板３００の表面に高濃度のｎ＋層に形成され、表面再結合損失を低減させるための前面電界（ＦＳＦ；Ｆｒｏｎｔ
Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）を形成できる。ただし、前記パッシベーション膜３０１は、シリコン酸化膜、シリコン窒化膜で形成されてもよい。
【００９７】
前記パッシベーション膜３０１は、ＣＶＤで形成でき、例えば、シリコン含有ガスであるシーラン（ＳｉＨ４）を用いるＣＶＤにより形成できる。
【００９８】
前記パッシベーション膜３０１は、半導体基板３００の第２面（受光面）３００ｂ側に形成されるので、光吸収を低減させるためにバンドギャップが調整され、例えば、添加物を追加してバンドギャップを増大させることで光吸収を低減させ、入射光を半導体基板３００の内部に吸収させることができる。
【００９９】
次いで、前記パッシベーション膜３０１上に反射防止膜３０２を形成してもよい（図６Ｊ）。前記反射防止膜３０２は、シリコン酸化膜やシリコン窒化膜で形成される。例えば、前記反射防止膜３０２は、シリコン酸化膜の単一層で形成されるか、または互いに屈折率の異なるシリコン酸化膜とシリコン窒化膜との複合層で形成されてもよい。
【０１００】
本発明の一実施形態では、パッシベーション膜３０１と反射防止膜３０２とを別個の層構造に形成しているが、他の実施形態で、前記パッシベーション膜３０１と反射防止膜３０２とは一つの層構造に形成され、例えば、水素化されたシリコン窒化膜（ＳｉＮ：Ｈ）を形成して、パッシベーション及び反射防止の効果が得られる。
【０１０１】
次いで、前記半導体基板３００の第１面３００ａ上に第１真性半導体層３１１を形成する（図６Ｋ）。例えば、第１真性半導体層３１１は、シリコン含有ガスであるシーラン（ＳｉＨ４）を用いるＣＶＤ、及び非晶質シリコンで形成される。
【０１０２】
次いで、第１真性半導体層３１１上に第１導電型半導体層３１３を形成する（図６Ｋ）。例えば、第１導電型半導体層３１３は、半導体基板３００と逆の導電型であるｐ型にドーピングされ、シーラン（ＳｉＨ４）と共にドーピングガス（例えば、Ｂ２Ｈ６）をソースとするＣＶＤ、及び非晶質シリコンで形成される。
【０１０３】
次いで、半導体基板３００の全面に形成された第１真性半導体層３１１及び第１導電型半導体層３１３をパターニングする（図６Ｌ、図６Ｍ）。すなわち、第１半導体領域Ａ１を除いて残りの部分を除去でき、第２半導体領域Ａ２及びギャップ絶縁膜３６０上に形成された第１真性半導体層３１１及び第１導電型半導体層３１３を共に除去できる。ただし、工程上の余裕マージンを考慮して、第１真性半導体層３１１及び第１導電型半導体層３１３はギャップ絶縁膜３６０上の一部にも形成される。このように余裕マージンを考慮するのは、ギャップ絶縁膜３６０と第１半導体領域Ａ１との間に空白が生じる場合、露出された基板３００の表面の欠陥によって再結合損失が増大するためである。
【０１０４】
さらに具体的なパターニング工程に関して、第１導電型半導体層３１３上にエッチングマスクＭ３を適用し、エッチングマスクＭ３を通じて露出された部分を除去でき、エッチング液として酸性溶液を適用でき、例えば、硝酸（ＨＮＯ３）、フッ酸（ＨＦ）、アセト酸（ＣＨ３ＣＯＯＨまたはＤＩ
ｗａｔｅｒ）の混合溶液を適用できる。エッチングが完了すれば、効用が尽きたエッチングマスクＭ３を除去する。
【０１０５】
前記パターニング工程を通じて、第１半導体領域Ａ１上に第１真性半導体層３１１及び第１導電型半導体層３１３が形成され、第１半導体領域Ａ１は、第２半導体領域Ａ２より相対的に広い面積で形成される。例えば、少数キャリアを収集するエミッター側の第１半導体領域Ａ１を相対的に広く形成することで、キャリアの収集効率を高める。例えば、前記第１半導体領域Ａ１は、ドットまたはアイランドの孤立した形状に形成された第２半導体領域Ａ２を取り囲むように形成される。他の実施形態で、第１半導体領域Ａ１は、図４に示したように、一定の幅に延設され、第２半導体領域Ａ２より広い幅に形成される。
【０１０６】
次いで、半導体基板３００上に第２真性半導体層３２１を形成する（図６Ｎ）。例えば、前記第２真性半導体層３２１は、シリコン含有ガスであるシーラン（ＳｉＨ４）を用いるＣＶＤ、及び非晶質シリコンで形成される。
【０１０７】
次いで、第２真性半導体層３２１上に、第２導電型半導体層３２３を形成する（図６Ｎ）。例えば、第２導電型半導体層３２３は、半導体基板３００と同じ導電型であるｎ型にドーピングされ、シーラン（ＳｉＨ４）と共にドーピングガス（例えば、ＰＨ３）をソースとするＣＶＤ、及び非晶質シリコンで形成される。
【０１０８】
次いで、前記半導体基板３００の全面に形成された第２真性半導体層３２１及び第２導電型半導体層３２３をパターニングする（図６Ｏ及び図６Ｐ）。すなわち、第２半導体領域Ａ２を除いて残りの部分を除去でき、第１半導体領域Ａ１及びギャップ絶縁膜３６０上に形成された第２真性半導体層３２１及び第２導電型半導体層３２３を共に除去できる。ただし、工程上の余裕マージンを考慮して、第２真性半導体層３２１及び第２導電型半導体層３２３は、ギャップ絶縁膜３６０上の一部にも形成される。このように余裕マージンを考慮するのは、ギャップ絶縁膜３６０と第２半導体領域Ａ２との間に空白が生じる場合、露出された基板３００表面の欠陥によって再結合損失が増加するためである。
【０１０９】
さらに具体的なパターニング工程に関して、第２導電型半導体層３２３上にエッチングマスクＭ４を適用してエッチングマスクＭ４を通じて露出された部分を除去でき、エッチング液として酸性溶液を適用でき、例えば、硝酸（ＨＮＯ３）、フッ酸（ＨＦ）、アセト酸（ＣＨ３ＣＯＯＨまたはＤＩ
ｗａｔｅｒ）の混合溶液を適用できる。エッチングが完了すれば、効用が尽きたエッチングマスクＭ４を除去する。
【０１１０】
前記パターニング工程を通じて、第２半導体領域Ａ２上には第２真性半導体層３２１及び第２導電型半導体層３２３が形成されて、第２半導体領域Ａ２は、第１半導体領域Ａ１より相対的に狭い面積で形成される。例えば、前記第２半導体領域Ａ２は、ドットまたはアイランド状の孤立した形状に形成される。他の実施形態で前記第２半導体領域Ａ２は、図４に示したように、第１半導体領域Ａ１より狭い幅で延設される。
【０１１１】
次いで、前記第１、第２導電型半導体層３１３、３２３上に透明導電膜３７０を形成する（図６Ｑ）。例えば、前記透明導電膜３７０は、第１、第２真性半導体層３１１、３２１と第１、第２半導体層３１３、３２３の外面及びギャップ絶縁膜３６０上に沿って全面に形成される。
【０１１２】
前記透明導電膜３７０は、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）などのＴＣＯで形成され、スパッタリングやＣＶＤなどにより形成される。
【０１１３】
次いで、半導体基板３００の全面に形成された透明導電膜３７０を分離し、さらに具体的に、第１導電型半導体層３１３上の第１透明導電膜３１７と、第２導電型半導体層３２３上の第２透明導電膜３２７とに分離する（図６Ｒ、図６Ｓ）。例えば、前の工程を通じて、透明導電膜３７０は半導体基板３００の全面にわたって形成される。したがって、第１、第２導電型半導体層３１３、３２３が互いに電気的に短絡されないように、ギャップ絶縁膜３６０上の透明導電膜３７０部分を除去する。さらに具体的に、前記透明導電膜３７０上にエッチングマスクＭ５を適用し、エッチングマスクＭ５を通じて露出された透明導電膜３７０部分を除去する。
【０１１４】
この時、エッチング用エッチング液としては、ギャップ絶縁膜３６０は耐性を持つものの、ギャップ絶縁膜３６０上の透明導電膜３７０に対して選択的にエッチング特性を示すエッチング液が適用され、透明導電膜３７０がエッチング除去された後にもギャップ絶縁膜３６０は残っている。先行工程を通じて、半導体基板３００上の第１、第２半導体領域Ａ１、Ａ２上には、それぞれ第１、第２半導体構造３１０、３２０が形成される。
【０１１５】
次いで、前記第１半導体構造３１０上の一部にかけて層間絶縁構造３５０を形成する（図６Ｔ）。さらに具体的に、前記層間絶縁構造３５０は、第１半導体構造３１０上の第２電極３３２が形成される領域に形成される。前記層間絶縁構造３５０は、第１、第２半導体構造３１０、３２０上にわたって形成される第２電極３３２と、第２電極３３２と導電型の異なる第１半導体構造３１０との絶縁を確保するためのものである。前記層間絶縁構造３５０は、第１半導体構造３１０上だけでなく、第２半導体構造３２０上にわたっても一括的に形成される。
【０１１６】
例えば、前記層間絶縁構造３５０には、電気的に絶縁性を持つ素材ならば、特に限定されずに適用できる。例えば、前記層間絶縁構造は、シリコン酸化膜（ＳｉＯｘ）やシリコン窒化膜（ＳｉＮｘ）などで形成され、ＣＶＤなどにより形成される。
【０１１７】
前記層間絶縁構造３５０は、第１半導体構造３１０の一部と第２半導体構造３２０上にわたって形成され、第１、第２半導体構造３１０、３２０の間を埋め込んで平坦化させるように、十分な厚さに形成される。後述するように、層間絶縁構造３５０により平坦化された面上には第２電極３３２が形成される。
【０１１８】
次いで、前記層間絶縁構造３５０にビアホール３５０´を形成する（図６Ｕ）。すなわち、前記ビアホール３５０´は、第２半導体構造３２０を覆う層間絶縁構造３５０に形成される。前記ビアホール３５０´は、第２半導体構造３２０と第２電極３３２との電気接続のためのものである。図面には図示されていないが、前記ビアホール３５０´は、層間絶縁構造３５０上にエッチングマスク（図示せず）を形成し、前記エッチングマスク（図示せず）により露出された層間絶縁構造３５０部分をエッチング除去して形成される。
【０１１９】
次いで、前記第１、第２半導体構造３１０、３２０上に第１、第２電極３３１、３３２を形成する（図６Ｖ）。前記第１、第２電極３３１、３３２は、第１、第２半導体構造３１０、３２０に接続されてキャリアを外部に引き出す。前記第１、第２電極３３１、３３２は、銀（Ａｇ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）などの金属素材を含む。例えば、スクリーンプリンティングを適用して金属ペースト（図示せず）をパターン印刷した後、熱焼成により第１、第２電極３３１、３３２を形成できる。
【０１２０】
前記第１、第２電極３３１、３３２は、面積上に互いに対等にバランスを取るように形成される。例えば、前記第１、第２電極３３１、３３２は、実質的に同じ線幅Ｗ１、Ｗ２で形成される。かかる構造は、第１、第２電極３３１、３３２の面積をバランスよく設計することで光電流の直列抵抗を低減させるためのものである。例えば、前記第１電極３３１は、第１半導体構造３１０上の一部にかけて形成されてもよい。また、第２電極３３２は、第２半導体構造３２０上だけでなく、第１半導体構造３１０上の一部にかけて形成されてもよい。このように第２電極３３２を拡張形成することで第１電極３３１とバランスを取る。
【０１２１】
第１、第２電極３３１、３３２の形成位置に関して、前記第１電極３３１は、層間絶縁構造３５０が排除された第１半導体構造３１０上の一部に形成され、前記第２電極３３２は、第２半導体構造３２０から層間絶縁構造３５０が形成された第１半導体構造３１０上の一部にかけて形成される。すなわち、相対的に広い領域を占有する第１半導体領域Ａ１の一部に第１電極３３１を形成し、他の一部を活用して第２電極３３２を形成する。
【０１２２】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１２３】
本発明は、光電素子関連の技術分野に好適に用いられる。
【符号の説明】
【０１２４】
１００、２００、３００  半導体基板
１００ａ、３００ａ  半導体基板の第１面
１００ｂ、３００ｂ  半導体基板の第２面
１０１、２０１、３０１  パッシベーション膜
１０２、２０２、３０２    反射防止膜
１１０、２１０、３１０    第１半導体構造
１１１、２１１、３１１    第１真性半導体層
１１３、２１３、３１３    第１導電型半導体層
１１５、２１５、３１７    第１透明導電膜
１２０、２２０、３２０    第２半導体構造
１２１、２２１、３２１    第２真性半導体層
１２３、２２３、３２３    第２導電型半導体層
１２５、２２５、３２７    第２透明導電膜
１３１、２３１、３３１    第１電極
１３２、２３２、３３２    第２電極
１５０、２５０、３５０    層間絶縁構造
１５０´、２５０´、３５０´    ビアホール
１６０、２６０、３６０    ギャップ絶縁膜
３６０´    絶縁層
３７０    透明導電膜
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５    エッチング防止膜
Ａ１    第１半導体領域
Ａ２    第２半導体領域
Ｗ１    第１電極の線幅
Ｗ２    第２電極の線幅
Ｒ    テクスチャー構造
【図１】
2013089954.tif 000003
【図２】
2013089954.tif 000004
【図３Ａ】
2013089954.tif 000005
【図３Ｂ】
2013089954.tif 000006
【図３Ｃ】
2013089954.tif 000007
【図４】
2013089954.tif 000008
【図５】
2013089954.tif 000009
【図６Ａ】
2013089954.tif 000010
【図６Ｂ】
2013089954.tif 000011
【図６Ｃ】
2013089954.tif 000012
【図６Ｄ】
2013089954.tif 000013
【図６Ｅ】
2013089954.tif 000014
【図６Ｆ】
2013089954.tif 000015
【図６Ｇ】
2013089954.tif 000016
【図６Ｈ】
2013089954.tif 000017
【図６Ｉ】
2013089954.tif 000018
【図６Ｊ】
2013089954.tif 000019
【図６Ｋ】
2013089954.tif 000020
【図６Ｌ】
2013089954.tif 000021
【図６Ｍ】
2013089954.tif 000022
【図６Ｎ】
2013089954.tif 000023
【図６Ｏ】
2013089954.tif 000024
【図６Ｐ】
2013089954.tif 000025
【図６Ｑ】
2013089954.tif 000026
【図６Ｒ】
2013089954.tif 000027
【図６Ｓ】
2013089954.tif 000028
【図６Ｔ】
2013089954.tif 000029
【図６Ｕ】
2013089954.tif 000030
【図６Ｖ】
2013089954.tif 000031