(57)【要約】【課題】半導体装置の信頼性を向上させる。【解決手段】ヒートスプレッダ１９上にそれぞれ半田１７を介してＩＧＢＴチップ１５とダイオードチップ１６が搭載され、かつ各チップ上に跨がって半田１８を介してクリップ２０が搭載されて成る半導体装置１０において、クリップ２０の各チップに接続する第１面２０ａ、及び第３面２０ｄから各チップから遠ざかる方向に折れ曲がった第２面２０ｂ及び第４面２０ｅに溝２０ｇが形成されていることで、半田リフロー時に、各チップ上において吸い上がろうとする半田１８を溝２０ｇに入り込ませ、半田１８の吸い上がり１８ａを抑制する。これにより、各チップ上の半田１８の厚さを確保してパワーサイクル試験等において各チップにかかる熱ストレスを緩和する。【選択図】図１０
2013004943.tif 000002
【特許請求の範囲】
【請求項１】
主面と裏面を備え、前記主面に電極が形成された第１半導体チップと、
主面と裏面を備え、前記主面に電極が形成され、前記第１半導体チップと並んで配置された第２半導体チップと、
前記第１半導体チップ及び前記第２半導体チップが搭載されたチップ搭載部と、
外部に露出する複数の外部接続用端子と、
前記第１半導体チップの前記主面の前記電極及び前記第２半導体チップの前記主面の前記電極にそれぞれ電気的に接続し、一端が前記複数の外部接続用端子の何れかと電気的に接続する板状導体部材と、
を有し、
前記板状導体部材は、前記第１半導体チップの前記主面の前記電極と半田を介して接続する第１面と、前記第１半導体チップから離れる方向に前記第１面から折れ曲がって形成された第２面と、前記第２半導体チップの前記主面の前記電極と半田を介して接続する第３面と、前記第２半導体チップから離れる方向に前記第３面から折れ曲がって形成された第４面とを備え、
前記板状導体部材の前記第２面及び前記第４面の少なくとも何れか一方に、前記第１面と前記第２面の境界の稜部もしくは前記第３面と前記第４面の境界の稜部に沿って溝が形成されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記板状導体部材の前記第２面及び前記第４面に前記溝が形成されていることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記溝は複数列形成されていることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記第１半導体チップ及び前記第２半導体チップのうち、何れか一方がＩＧＢＴを形成した半導体チップであり、何れか他方がダイオードを形成した半導体チップであることを特徴とする半導体装置。
【請求項５】
主面と裏面を備え、前記主面に電極が形成された半導体チップと、
前記半導体チップが搭載されたチップ搭載部と、
外部に露出する複数の外部接続用端子と、
前記半導体チップの前記主面の前記電極に電気的に接続し、一端が前記複数の外部接続用端子の何れかと電気的に接続する板状導体部材と、
を有し、
前記板状導体部材は、前記半導体チップの前記主面の前記電極と半田を介して接続する第１面と、前記半導体チップから離れる方向に前記第１面から折れ曲がって形成された第２面とを備え、
前記板状導体部材の前記第２面に、前記第１面と前記第２面の境界の稜部に沿って溝が形成されていることを特徴とする半導体装置。
【請求項６】
（ａ）チップ搭載部及び複数の外部接続用端子を有するリードフレームの前記チップ搭載部上に、それぞれ第１半田を介して第１半導体チップ及び第２半導体チップを各半導体チップの裏面が前記チップ搭載部と対向するように配置する工程と、
（ｂ）前記第１半導体チップと前記第２半導体チップそれぞれの主面の電極上に第２半田を配置し、前記複数の外部接続用端子のうちの何れか１つの上に第３半田を配置する工程と、
（ｃ）第１面と、前記第１面から折れ曲がって形成された第２面と、第３面と、前記第３面から折れ曲がって形成された第４面とを備えた板状導体部材の前記第１面を、前記第２半田を介して前記第１半導体チップの前記主面の前記電極上に位置させ、前記板状導体部材の前記第３面を前記第２半田を介して前記第２半導体チップの前記主面の前記電極上に位置させ、さらに前記複数の外部接続用端子のうちの何れか１つの上に前記第３半田を介して前記板状導体部材の一端を位置させる工程と、
（ｄ）熱処理を行い、前記第１半田を溶融して固着することで、前記チップ搭載部と前記第１半導体チップ及び前記第２半導体チップとを接続し、前記第２半田を溶融して固着することで、前記第１半導体チップ及び前記第２半導体チップと前記板状導体部材とを接続し、前記第３半田を溶融して固着することで、前記板状導体部材の一端と前記複数の外部接続用端子のうちの何れか１つとを接続する工程と、
を有し、
前記板状導体部材の前記第２面は、前記第１半導体チップから離れる方向に折れ曲がっており、前記第４面は、前記第２半導体チップから離れる方向に折れ曲がっており、
前記第２面及び前記第４面の少なくとも何れか一方に、前記第１面と前記第２面の境界の稜部もしくは前記第３面と前記第４面の境界の稜部に沿って溝が形成され、
前記（ｄ）工程で前記熱処理を行った際に、溶融された前記第２半田の吸い上がりの高さは前記溝以下であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記板状導体部材の前記第２面及び前記第４面に前記溝が形成されていることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記溝は複数列形成されていることを特徴とする半導体装置の製造方法。
【請求項９】
請求項６記載の半導体装置の製造方法において、
前記第１半導体チップ及び前記第２半導体チップのうち、何れか一方がＩＧＢＴを形成した半導体チップであり、何れか他方がダイオードを形成した半導体チップであることを特徴とする半導体装置の製造方法。
【請求項１０】
（ａ）チップ搭載部及び複数の外部接続用端子を有するリードフレームの前記チップ搭載部上に、それぞれ第１半田を介して第１半導体チップ及び第２半導体チップを各半導体チップの裏面が前記チップ搭載部と対向するように配置する工程と、
（ｂ）前記第１半導体チップと前記第２半導体チップそれぞれの主面の電極上に第２半田を配置し、前記複数の外部接続用端子のうちの何れか１つの上に第３半田を配置する工程と、
（ｃ）第１面と、前記第１面から折れ曲がって形成された第２面と、第３面と、前記第３面から折れ曲がって形成された第４面と、前記第１面と交差する方向に延在するスタンド部を備えた板状導体部材の前記第１面を、前記第２半田を介して前記第１半導体チップの前記主面の前記電極上に位置させ、前記板状導体部材の前記第３面を前記第２半田を介して前記第２半導体チップの前記主面の前記電極上に位置させ、さらに前記複数の外部接続用端子のうちの何れか１つの上に前記第３半田を介して前記板状導体部材の一端を位置させる工程と、
（ｄ）熱処理を行い、前記第１半田を溶融して固着することで、前記チップ搭載部と前記第１半導体チップ及び前記第２半導体チップとを接続し、前記第２半田を溶融して固着することで、前記第１半導体チップ及び前記第２半導体チップと前記板状導体部材とを接続し、前記第３半田を溶融して固着することで、前記板状導体部材の一端と前記複数の外部接続用端子のうちの何れか１つとを接続する工程と、
（ｅ）前記板状導体部材の前記スタンド部を前記板状導体部材の本体部から切断・分離する工程と、
を有し、
前記板状導体部材の前記第２面は、前記第１半導体チップから離れる方向に折れ曲がっており、前記第４面は、前記第２半導体チップから離れる方向に折れ曲がっており、
前記（ｄ）工程では、前記板状導体部材の前記スタンド部の下端部を前記チップ搭載部に接触させて、前記第１面及び前記第３面が各半導体チップに近づかないように前記スタンド部によって支持した状態で前記熱処理を行うことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、
前記板状導体部材の前記本体部と前記スタンド部とを繋いだ箇所に他の溝が形成されていることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１０記載の半導体装置の製造方法において、
前記板状導体部材の前記本体部と前記スタンド部とを繋いだ箇所に貫通孔が形成されていることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１０記載の半導体装置の製造方法において、
前記板状導体部材の前記スタンド部は、前記第１半導体チップの両側にそれぞれ１つずつ設けられ、２つの前記スタンド部それぞれの前記下端部が、前記第１半導体チップと前記第２半導体チップの間の位置でそれぞれ前記チップ搭載部に接触するように設けられていることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１０記載の半導体装置の製造方法において、
前記第１半導体チップ及び前記第２半導体チップのうち、何れか一方がＩＧＢＴを形成した半導体チップであり、何れか他方がダイオードを形成した半導体チップであることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１０記載の半導体装置の製造方法において、
前記第２面及び前記第４面の少なくとも何れか一方に、前記第１面と前記第２面の境界の稜部もしくは前記第３面と前記第４面の境界の稜部に沿って溝が形成されていることを特徴とする半導体装置の製造方法。
【請求項１６】
（ａ）チップ搭載部及び複数の外部接続用端子を有するリードフレームの前記チップ搭載部上に、第１半田を介して半導体チップを前記半導体チップの裏面が前記チップ搭載部と対向するように配置する工程と、
（ｂ）前記半導体チップの主面の電極上に第２半田を配置し、前記複数の外部接続用端子のうちの何れか１つの上に第３半田を配置する工程と、
（ｃ）第１面と、前記第１面から折れ曲がって形成された第２面とを備えた板状導体部材の前記第１面を、前記第２半田を介して前記半導体チップの前記主面の前記電極上に位置させ、前記複数の外部接続用端子のうちの何れか１つの上に前記第３半田を介して前記板状導体部材の一端を位置させる工程と、
（ｄ）熱処理を行い、前記第１半田を溶融して固着することで、前記チップ搭載部と前記半導体チップを接続し、前記第２半田を溶融して固着することで、前記半導体チップと前記板状導体部材とを接続し、前記第３半田を溶融して固着することで、前記板状導体部材の一端と前記複数の外部接続用端子のうちの何れか１つとを接続する工程と、
を有し、
前記板状導体部材の前記第２面は、前記半導体チップから離れる方向に折れ曲がっており、
前記第２面に、前記第１面と前記第２面の境界の稜部に沿って溝が形成され、
前記（ｄ）工程で前記熱処理を行った際に、溶融された前記第２半田の高さは前記溝以下であることを特徴とする半導体装置の製造方法。
【請求項１７】
（ａ）チップ搭載部及び複数の外部接続用端子を有するリードフレームの前記チップ搭載部上に、第１半田を介して半導体チップを前記半導体チップの裏面が前記チップ搭載部と対向するように配置する工程と、
（ｂ）前記半導体チップの主面の電極上に第２半田を配置し、前記複数の外部接続用端子のうちの何れか１つの上に第３半田を配置する工程と、
（ｃ）第１面と、前記第１面から折れ曲がって形成された第２面と、前記第１面と交差する方向に延在するスタンド部を備えた板状導体部材の前記第１面を、前記第２半田を介して前記半導体チップの前記主面の前記電極上に位置させ、前記複数の外部接続用端子のうちの何れか１つの上に前記第３半田を介して前記板状導体部材の一端を位置させる工程と、
（ｄ）熱処理を行い、前記第１半田を溶融して固着することで、前記チップ搭載部と前記半導体チップとを接続し、前記第２半田を溶融して固着することで、前記半導体チップと前記板状導体部材とを接続し、前記第３半田を溶融して固着することで、前記板状導体部材の一端と前記複数の外部接続用端子のうちの何れか１つとを接続する工程と、
（ｅ）前記板状導体部材の前記スタンド部を前記板状導体部材の本体部から切断・分離する工程と、
を有し、
前記板状導体部材の前記第２面は、前記半導体チップから離れる方向に折れ曲がっており、
前記（ｄ）工程では、前記板状導体部材の前記スタンド部の下端部を前記チップ搭載部に接触させて、前記第１面が前記半導体チップに近づかないように前記スタンド部によって支持した状態で前記熱処理を行うことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造技術に関し、特に、パワー半導体素子を搭載した半導体装置及びその製造に適用して有効な技術に関する。
【背景技術】
【０００２】
両面放熱構造の半導体パッケージ（半導体装置）として、例えば、特開２００８−２２７１３１号公報（特許文献１）に、ＩＧＢＴ（Insulated Gate BipolarTransistor) チップとダイオードチップが組み込まれ、ＩＧＢＴチップとダイオードチップのそれぞれの上にＵ字型の弾性体が配置され、両方の弾性体をプレート端子で接続した構造が開示されている。
【０００３】
また、パワー半導体素子を搭載した半導体装置として、例えば、特開２０１０−１０３２２２号公報（特許文献２）に、ＩＧＢＴ素子とダイオード素子が組み込まれ、ＩＧＢＴ素子とダイオード素子のそれぞれの上に「コ」の字型の端子台が接合され、両方の端子台を外部接続用端子で接続した構造が開示されている。
【０００４】
また、車載用のモータ制御等で使用される半導体装置として、例えば、特開２００８−２１７９６号公報（特許文献３）に、１つのＩＧＢＴと１つのダイオードを１パッケージ化し、両者をクリップで接続した構造が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２２７１３１号公報
【特許文献２】特開２０１０−１０３２２２号公報
【特許文献３】特開２００８−２１７９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
パワー半導体素子を搭載した半導体装置の一例として、車載用のモータ制御に使用される半導体装置が知られている。
【０００７】
図４１及び図４２に示す半導体装置は、本発明者が比較検討を行った比較例の半導体装置の構造を示すものであり、例えば、車載用のモータ制御に使用されるものである。
【０００８】
半導体装置８０は、１つのＩＧＢＴチップ８１と１つのダイオードチップ８２とを１パッケージ化したものであり、ＩＧＢＴとダイオードを別々の半導体チップ（以降、単にチップともいう）として１パッケージ化している。
【０００９】
ＩＧＢＴチップ８１とダイオードチップ８２は、樹脂からなる封止体８６によって封止されており、封止体８６の下面に露出するチップ搭載部（ダイパッドともいう）であるヒートスプレッダ８３上に、それぞれ半田８４を介して搭載されている。
【００１０】
また、半導体装置８０では、ＩＧＢＴチップ８１とダイオードチップ８２の上に半田８５を介して板状のクリップ８７が接続されている。このクリップ８７の一端は、外部接続用端子であるエミッタ端子８８と半田８９を介して接続されている。すなわち、板状のクリップ８７は、ダイオードチップ８２とＩＧＢＴチップ８１とエミッタ端子８８とに跨がって半田接続されている。これは、エミッタ端子８８には大電流が流れるためであり、ワイヤを用いた接続では強度不足となることから、例えば、銅板等からなる板状のクリップ８７を用いている。
【００１１】
ここで、板状のクリップ８７の詳細形状について説明する。クリップ８７は、図４３に示すように半導体チップと半田接続する接続面９０と、前記半導体チップから離れる方向に前記接続面９０から折れ曲がって形成された面９１と、この面９１からさらに折れ曲がって形成された水平面９２とを有している。つまり、クリップ８７では、以下の第１〜第３の理由により、接続する半導体チップから離れる方向に折れ曲がって形成された面９１が必要となる。
【００１２】
まず、第１に、クリップ８７にも大電流が流れるため、耐圧の関係から半導体チップの露出箇所とクリップ８７との間（図４３のＮ部）には距離を確保する必要がある。第２に、チップ−エミッタ端子間で発生する熱応力を折り曲げ部分により緩和する必要がある。第３に、クリップ８７そのものによる放熱効果を高めるためにも、クリップ８７の面積も可能な限り大きい方が好ましく、したがって、折り曲げ部分による段差形状等が有効である。
【００１３】
以上のことから、クリップ８７には、接続する半導体チップから離れる方向に折れ曲がって形成された面９１が必要である。
【００１４】
なお、半導体装置８０の組み立てでは、図４３に示すように、ヒートスプレッダ８３上に２つの半田８４を配置し、その後、各半田８４上にＩＧＢＴチップ８１とダイオードチップ８２を配置し、さらにこれらの各チップ上に半田８５を介してクリップ８７を配置した後、リフローによって各半田を溶融してクリップ８７を各半導体チップに半田接続している。
【００１５】
ところが、リフローによって各半田を溶融した際に、エミッタ端子８８とクリップ８７の一端は半田８９によって半田接続されるため、この部分（Ｐ部）が支点となって、ダイオードチップ８２と接続するクリップ８７の他端が、自重によりＱ部に示すようにヒートスプレッダ８３側に沈み込む。
【００１６】
その結果、クリップ８７の接続面９０とダイオードチップ８２との間隔が狭くなり、ダイオードチップ８２上の溶融された半田８５がクリップ８７の接続面９０から折れ曲がって形成された面９１上に吸い上がる現象が起こる。つまり、チップ上で半田吸い上がり現象が起こる。
【００１７】
これにより、ダイオードチップ８２とクリップ８７間の半田厚が薄くなり、この状態で半導体装置８０が組み立てられる。
【００１８】
半導体装置８０に対しては、組み立て完了後、種々の試験が行われるが、例えば、パワーサイクル試験（チップそのものを発熱させる試験）等で半導体チップを発熱させた際の熱ストレスによって、チップクラックが発生することが課題である。すなわち、ダイオードチップ８２上の半田８５が薄いため、前述のパワーサイクル試験時の熱ストレスによる応力でダイオードチップ８２がチップクラックに至る。
【００１９】
なお、前記特許文献１（特開２００８−２２７１３１号公報）、特許文献２（特開２０１０−１０３２２２号公報）及び特許文献３（特開２００８−２１７９６号公報）それぞれについては、クリップ（Ｕ字型の弾性体、端子台）接続時の半田吸い上がりの記載や示唆はなく、前記特許文献１〜３の構造においても半田吸い上がりの課題が発生するものと考えられる。
【００２０】
また、図４４〜図４６は、半導体装置に搭載される半導体チップが１つの場合を示しており、例えば、トランジスタチップ９３を１つ搭載した半導体装置９４の場合である。
【００２１】
このような半導体装置９４の組み立てにおいても、図４６に示すように、そのクリップ８７のリフローによる半田接続の際に、エミッタ端子８８とクリップ８７の一端は半田８９によって半田接続されるため、この部分（Ｐ部）が支点となって、トランジスタチップ９３と接続するクリップ８７の他端が、自重によりＱ部に示すようにヒートスプレッダ８３側に沈み込む。
【００２２】
これにより、クリップ８７の接続面９０とトランジスタチップ９３との間隔が狭くなり、トランジスタチップ９３上の溶融された半田８５がクリップ８７の接続面９０から折れ曲がって形成された面９１上に吸い上がる現象が起こる。つまり、チップ上で半田吸い上がり現象が起こる。
【００２３】
その結果、トランジスタチップ９３とクリップ８７間の半田厚が薄くなり、この状態で半導体装置９４が組み立てられる。
【００２４】
したがって、半導体装置９４に対しても、半導体装置８０の場合と同様に、トランジスタチップ９３上の半田８５が薄いため、パワーサイクル試験時の熱ストレスによる応力でトランジスタチップ９３がチップクラックに至るという課題が発生する。
【００２５】
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。
【００２６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００２８】
代表的な実施の形態による半導体装置は、一部がチップ主面に半田接続し、かつチップから離れる方向に折れ曲がった折り曲げ部を備えた板状導体部材を有しており、前記板状導体部材に前記折り曲げ部に沿って溝が形成されている。
【００２９】
また、代表的な実施の形態による半導体装置の製造方法は、スタンド部が形成された板状導体部材を熱処理を行って半導体チップに半田付けする際に、前記板状導体部材を前記スタンド部によって支持した状態で半田付けする。
【発明の効果】
【００３０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００３１】
チップクラックの発生を低減または防止して半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態１の半導体装置の構造の一例を示す斜視図である。
【図２】図１に示す半導体装置の裏面側の構造の一例を示す斜視図である。
【図３】図１に示す半導体装置の内部構造の一例を封止体を透過して示す平面図である。
【図４】図３に示すＡ−Ａ線で切断した構造を示す断面図である。
【図５】図１に示す半導体装置の回路動作の一例を示す等価回路図である。
【図６】図１の半導体装置に組み込まれたＩＧＢＴチップの構造の一例を示す平面図である。
【図７】図６に示すＩＧＢＴチップの構造の一例を示す部分断面図である。
【図８】図１の半導体装置に組み込まれたダイオードチップの構造の一例を示す平面図である。
【図９】図８に示すダイオードチップの構造の一例を示す部分断面図である。
【図１０】図１に示す半導体装置の構造の一例を示す部分断面図及び拡大部分断面図である。
【図１１】図１の半導体装置の組み立て手順の一例を示す製造フロー図である。
【図１２】図１の半導体装置の組み立てにおける半田箔搭載及びチップ搭載完了後の構造の一例を示す平面図及び断面図である。
【図１３】図１の半導体装置の組み立てにおける半田箔搭載及びクリップ搭載完了後の構造の一例を示す平面図及び断面図である。
【図１４】図１の半導体装置の組み立てにおけるリフロー及びワイヤボンディング完了後の構造の一例を示す平面図、断面図及び拡大部分断面図である。
【図１５】図１の半導体装置の組み立てにおけるレジンモールド及び外装めっき完了後の構造の一例を示す平面図及び側面図である。
【図１６】本発明の実施の形態２の半導体装置の内部構造の一例を封止体を透過して示す平面図である。
【図１７】図１６に示すＡ−Ａ線で切断した構造を示す断面図である。
【図１８】図１６の半導体装置の組み立てにおけるリフロー時の構造の一例を示す平面図である。
【図１９】図１８の構造を一部断面にして示す部分断面図である。
【図２０】図１９の構造を模式的に示す側面図である。
【図２１】図１８に示すスタンド部の構造の一例を示す平面図である。
【図２２】図２１に示すＡ−Ａ線で切断した構造を示す断面図である。
【図２３】図１６の半導体装置の組み立て手順の一例を示す製造フロー図である。
【図２４】図１６の半導体装置の組み立てにおける半田箔搭載及びチップ搭載完了後の構造の一例を示す平面図及び断面図である。
【図２５】図１６の半導体装置の組み立てにおける半田箔搭載及びクリップ搭載完了後の構造の一例を示す平面図及び断面図である。
【図２６】図１６の半導体装置の組み立てにおけるリフロー及びスタンド部切断・フラックス洗浄完了後の構造の一例を示す平面図及び断面図である。
【図２７】図１６の半導体装置の組み立てにおけるワイヤボンディング及びレジンモールド完了後の構造の一例を示す平面図、断面図及び側面図である。
【図２８】図１６の半導体装置の組み立てにおける外装めっき完了後の構造の一例を示す平面図である。
【図２９】本発明の実施の形態２の変形例の半導体装置の内部構造を封止体を透過して示す平面図である。
【図３０】図２９の構造を一部断面にして示す部分断面図である。
【図３１】図２９に示す半導体装置の構造の一例を示す拡大部分側面図である。
【図３２】本発明の実施の形態３の半導体装置の内部構造を封止体を透過して示す平面図である。
【図３３】図３２の構造を一部断面にして示す部分断面図である。
【図３４】図３２に示す半導体装置の構造の一例を示す拡大部分側面図である。
【図３５】図３２に示す半導体装置の回路動作の一例を示す等価回路図である。
【図３６】図３２の半導体装置の組み立てにおけるリフロー時の構造の一例を示す平面図である。
【図３７】図３６の構造を一部断面にして示す部分断面図である。
【図３８】図３７の構造を模式的に示す側面図である。
【図３９】図３６に示すスタンド部の構造の一例を示す平面図である。
【図４０】図３９に示すＡ−Ａ線で切断した構造を示す断面図である。
【図４１】比較例の半導体装置の内部構造を封止体を透過して示す平面図である。
【図４２】図４１の構造を一部断面にして示す部分断面図である。
【図４３】図４１の半導体装置の組み立てにおけるリフロー時の構造を示す側面図である。
【図４４】比較例の半導体装置（チップ１つ搭載タイプ）の内部構造を封止体を透過して示す平面図である。
【図４５】図４４の構造を一部断面にして示す部分断面図である。
【図４６】図４４の半導体装置の組み立てにおけるリフロー時の構造を示す側面図である。
【発明を実施するための形態】
【００３３】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００３４】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００３５】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００３６】
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００３７】
また、以下の実施の形態において、構成要素などについて、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００３８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００３９】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を示す斜視図、図２は図１に示す半導体装置の裏面側の構造の一例を示す斜視図、図３は図１に示す半導体装置の内部構造の一例を封止体を透過して示す平面図、図４は図３に示すＡ−Ａ線で切断した構造を示す断面図、図５は図１に示す半導体装置の回路動作の一例を示す等価回路図である。また、図６は図１の半導体装置に組み込まれたＩＧＢＴチップの構造の一例を示す平面図、図７は図６に示すＩＧＢＴチップの構造の一例を示す部分断面図、図８は図１の半導体装置に組み込まれたダイオードチップの構造の一例を示す平面図、図９は図８に示すダイオードチップの構造の一例を示す部分断面図、図１０は図１に示す半導体装置の構造の一例を示す部分断面図及び拡大部分断面図である。
【００４０】
本実施の形態１における半導体装置は、例えば、車載用のモータ制御等に使用されるパワー半導体素子を搭載した半導体装置１０であり、２つの半導体チップが搭載されたものである。すなわち、半導体装置１０は２つの半導体チップを１パッケージ化したものであり、本実施の形態１では、ＩＧＢＴを形成した第１半導体チップであるＩＧＢＴチップ１５と、ダイオードを形成した第２半導体チップであるダイオードチップ１６が搭載されている場合を説明する。
【００４１】
図１に示すように、半導体装置１０の中心部には平面形状が略矩形状（長方形）の封止体１１が形成されている。封止体１１は封止用の樹脂から成り、長方形の上面（封止体１１の表面）の短辺側に対応した２つの側面のうちの一方には、外部接続用端子であるコレクタ端子１２及び信号端子１４の一部が設けられている。さらに、コレクタ端子１２が形成されている封止体１１の側面と反対側の側面には、外部接続用端子であるエミッタ端子１３及び信号端子１４の一部が形成されている。なお、コレクタ端子１２とエミッタ端子１３には、それぞれねじ止め用の開口部１２ａ，１３ａが形成されている。
【００４２】
また、図２に示すように、封止体１１の表面と反対側の裏面には、チップ搭載部（ダイパッドともいう）を兼ねたヒートスプレッダ１９の一部が露出している。このようにヒートスプレッダ１９の一部が封止体１１の裏面側に露出していることで、半導体装置１０の動作時における放熱効率を向上させることができる。
【００４３】
次に、半導体装置１０の内部構造について説明する。なお、図３において、半導体装置１０の上面を覆っている封止体１１の図示は省略しており、内部の構造が図示されている。
【００４４】
図３及び図４に示すように、封止体１１の内部には、ヒートスプレッダ１９が設けられており、このヒートスプレッダ１９に外部接続用端子であるコレクタ端子１２が一体的に形成されている。すなわち、ヒートスプレッダ１９と一体的に形成されたコレクタ端子１２は封止体１１の一方の側面から露出している。
【００４５】
また、ヒートスプレッダ１９上には、ＩＧＢＴを形成した第１半導体チップであるＩＧＢＴチップ１５が半田１７を介して搭載されており、さらに、このＩＧＢＴチップ１５の隣には、ＩＧＢＴチップ１５と並んで配置された第２半導体チップであるダイオードチップ１６が同じく半田１７を介して搭載されている。
【００４６】
ここで、ＩＧＢＴを形成したＩＧＢＴチップ１５は、その裏面１５ｂ側にコレクタ電極４６（図７参照）が形成されており、このコレクタ電極４６が半田１７を介してヒートスプレッダ１９に電気的に接続されている。つまり、ＩＧＢＴチップ１５の裏面１５ｂに形成されているコレクタ電極４６は、ヒートスプレッダ１９を介して、ヒートスプレッダ１９と一体的に形成されているコレクタ端子１２と電気的に接続されている。
【００４７】
一方、ダイオードを形成したダイオードチップ１６は、その裏面１６ｂ側にカソード６３（図９参照）が形成されており、このカソード６３がヒートスプレッダ１９を介してコレクタ端子１２と電気的に接続されている。このことから、ＩＧＢＴのコレクタ電極４６とダイオードのカソード６３とは電気的に接続されていることになる。
【００４８】
また、ＩＧＢＴチップ１５の主面（上面）１５ａ側には、図６に示すようにエミッタ電極４０および複数のボンディングパッド４１〜４５が形成されている。これに対し、ダイオードチップ１６の主面（上面）１６ａ側には、図８に示すようにアノード電極６２が形成されている。そして、ＩＧＢＴチップ１５の主面１５ａ側に形成されているエミッタ電極４０と、ダイオードチップ１６の主面１６ａ側に形成されているアノード電極６２とは、半田１８を介して実装された平板形状の板状導体部材であるクリップ２０によって接続されている。
【００４９】
したがって、ＩＧＢＴのエミッタ電極４０とダイオードのアノード電極６２とはクリップ２０によって電気的に接続されている。なお、クリップ２０は、板状電極とも呼ばれる。以下では、板状電極（板状導体部材）としてクリップ２０という言葉を用いる。また、ＩＧＢＴを形成したＩＧＢＴチップ１５の主面１５ａとは、ＩＧＢＴチップ１５の上面を意味する。すなわち、ＩＧＢＴチップ１５の主面１５ａとは、ＩＧＢＴチップ１５のヒートスプレッダ１９と接触する面とは反対側の面を示している。
【００５０】
同様に、ダイオードを形成したダイオードチップ１６の主面１６ａとは、ダイオードチップ１６の上面を意味する。すなわち、ダイオードチップ１６の主面１６ａとは、ダイオードチップ１６のヒートスプレッダ１９と接触する面とは反対側の面を示している。
【００５１】
ここで、クリップ２０は、例えば、銅を主成分とする平板状の導体部材から構成されており、ＩＧＢＴチップ１５の主面１５ａのエミッタ電極４０と、ダイオードチップ１６の主面１６ａのアノード電極６２とを接続している。これは、エミッタ電極４０には大電流が流れるためであり、ワイヤ接続では、アルミニウムによる抵抗の増加及び細線による抵抗の増加等でオン抵抗が大きくなる問題点が生じるとともに、ワイヤが細線であるため、熱容量が少なく放熱特性が劣化する問題点が生じるが、本実施の形態１の半導体装置１０のように、銅を主成分とする板状導体部材であるクリップ２０で接続することで前記問題点を解決している。すなわち、銅の抵抗は、アルミニウムの抵抗よりも小さいので、銅を主成分とするクリップ２０で接続することで、オン抵抗を低減することができる。また、クリップ２０は幅広の平板状の形状であるため、ワイヤに比べて断面積が大きくなり、その結果、オン抵抗をさらに低減することができる。また、クリップ２０が平板状の形状をしているため、クリップ２０自体がもつ熱容量をワイヤ自体の熱容量よりも大きくすることができ、かつ、ＩＧＢＴチップ１５、ダイオードチップ１６とクリップ２０の接触面積をワイヤによる接続に比べて大きくすることができるので、放熱効率を向上させることができる。
【００５２】
このクリップ２０は、半田２７を介して外部接続用端子であるエミッタ端子１３に接続されている。エミッタ端子１３は、外部接続用端子であるコレクタ端子１２が形成されているヒートスプレッダ１９の一端側と反対側の他端側に形成されており、ヒートスプレッダ１９とは電気的に接続されていない。すなわち、エミッタ端子１３がヒートスプレッダ１９と接続すると、コレクタ端子１２とエミッタ端子１３が直接接続してしまうことになるので、ショートしないようになっている。つまり、エミッタ端子１３は、ＩＧＢＴチップ１５のエミッタ電極４０にクリップ２０を介して接続されている。
【００５３】
エミッタ端子１３が形成されているヒートスプレッダ１９の他端側とコレクタ端子１２が形成されているヒートスプレッダ１９の一端側には、図１及び図２に示すように信号端子１４が形成されている。図３に示すように、ヒートスプレッダ１９の他端側には、エミッタ端子１３の他に、温度検知用端子２１，２２、外部接続用ゲート端子２３、ケルビン検知用端子２４及び電流検知用端子２５が形成されている。これらの端子は、ＩＧＢＴチップ１５の主面（上面）１５ａに形成されているボンディングパッド４１〜４５と、ワイヤ２８を用いてそれぞれ電気的に接続されている。
【００５４】
したがって、ＩＧＢＴチップ１５は、ダイオードチップ１６よりもヒートスプレッダ１９のエミッタ端子１３側に配置されている。このように配置することにより、ＩＧＢＴチップ１５に形成されているボンディングパッド４１〜４５と、温度検知用端子２１，２２、外部接続用ゲート端子２３、ケルビン検知用端子２４及び電流検知用端子２５とを近づけて配置することができるので、ボンディングパッド４１〜４５とこれらの端子２１〜２５とをワイヤ２８で接続しやすくしている。
【００５５】
また、ヒートスプレッダ１９の一端側には、外部接続用端子であるコレクタ端子１２と接続するケルビン検知用端子２６が形成されている。ここで、半導体装置１０では、温度検知用端子２１，２２、外部接続用ゲート端子２３、ケルビン検知用端子２４及び電流検知用端子２５のそれぞれにワイヤ２８を用いて接続されているＩＧＢＴチップ１５のボンディングパッド４１〜４５上には、クリップ２０が配置されていない。つまり、クリップ２０と平面的に重ならない領域にＩＧＢＴチップ１５のボンディングパッド４１〜４５が形成されている。
【００５６】
このため、ボンディングパッド４１〜４５に接続するワイヤ２８とクリップ２０が接触することを防止でき、半導体装置１０の信頼性を向上させることができる。さらに、クリップ２０の下にスペーサを設ける必要がないので、半導体装置１０の厚さを薄くすることができる。このため、半導体装置１０の小型化を推進することができる。
【００５７】
また、本実施の形態１における半導体装置１０では、図３及び図４に示すようにクリップ２０とエミッタ端子１３とが半田２７を介して接続されているが、その際、クリップ２０とエミッタ端子１３とは、別々の構造体で形成されており、別々の構造体で形成されたクリップ２０とエミッタ端子１３が半田２７を介して接続されている。
【００５８】
次に、図５に示すＩＧＢＴチップ１５に形成されている素子の回路構成とその動作を、図３〜図７を用いて説明する。
【００５９】
まず、図６に示すように、ＩＧＢＴチップ１５の主面（上面）１５ａには、エミッタ電極４０とボンディングパッド４１〜４５が形成されている。エミッタ電極４０は、図４に示すクリップ２０に接続され、このクリップ２０を介して外部接続用端子であるエミッタ端子１３に接続されている。一方、ボンディングパッド４１は図３に示す温度検知用端子２１にワイヤ２８を用いて接続され、ボンディングパッド４２は温度検知用端子２２にワイヤ２８を用いて接続されている。同様に、ボンディングパッド４３は、外部接続用ゲート端子２３にワイヤ２８を用いて接続され、ボンディングパッド４４は、ケルビン検知用端子２４にワイヤ２８を用いて接続されている。さらに、ボンディングパッド４５は、電流検知用端子２５にワイヤ２８を用いて接続されている。
【００６０】
また、ＩＧＢＴチップ１５の裏面１５ｂには、図７に示すコレクタ電極４６が形成されている。このコレクタ電極４６は図４に示すヒートスプレッダ１９に接続されており、このヒートスプレッダ１９に一体的に形成された外部接続用端子であるコレクタ端子１２に接続されている。
【００６１】
ここで、ＩＧＢＴチップ１５には、図５に示すように、ＩＧＢＴ５０、検知用ＩＧＢＴ５１および温度検知用ダイオード５２が形成されている。ＩＧＢＴ５０はメインのＩＧＢＴであり、３相モータの駆動等に使用される。このＩＧＢＴ５０には、エミッタ電極４０、コレクタ電極４６及びゲート電極４３ａが形成されている。ゲート電極４３ａは内部配線によりＩＧＢＴチップ１５の上面に形成された図６のボンディングパッド４３に接続されている。ボンディングパッド４３は、図３の外部接続用ゲート端子２３に接続されているので、ＩＧＢＴ５０のゲート電極４３ａは、外部接続用ゲート端子２３に接続されていることになる。外部接続用ゲート端子２３は、図示しない制御回路に接続されており、前記制御回路からの信号が外部接続用ゲート端子２３を介してＩＧＢＴ５０のゲート電極４３ａに印加されることにより、前記制御回路からＩＧＢＴ５０を制御することができるようになっている。
【００６２】
検知用ＩＧＢＴ５１は、ＩＧＢＴ５０のコレクタ−エミッタ間を流れる電流を検知するために設けられているものである。すなわち、インバータ回路としてＩＧＢＴ５０を保護するためにＩＧＢＴ５０のコレクタ−エミッタ間を流れる電流を検知するために設けられている。この検知用ＩＧＢＴ５１は、ＩＧＢＴ５０と同様のコレクタ電極４６及びゲート電極４３ａに接続されており、センスエミッタ電極４５ａを有している。センスエミッタ電極４５ａは、内部配線によりＩＧＢＴチップ１５の主面１５ａに形成されたボンディングパッド４５に接続されている。ボンディングパッド４５は、電流検知用端子２５に接続されているので、結局、検知用ＩＧＢＴ５１のセンスエミッタ電極４５ａは電流検知用端子２５に接続されていることになる。
【００６３】
そして、この電流検知用端子２５は半導体装置１０の外部に設けられる電流検知回路に接続される。この電流検知回路は、検知用ＩＧＢＴ５１のセンスエミッタ電極４５ａの出力に基づいて、ＩＧＢＴ５０のコレクタ−エミッタ間電流を検知し、過電流が流れたときＩＧＢＴ５０のゲート電極に印加されるゲート信号を遮断し、ＩＧＢＴ５０を保護するようになっている。
【００６４】
温度検知用ダイオード５２は、ＩＧＢＴ５０の温度を検知するために設けられている。すなわち、ＩＧＢＴ５０の温度によって温度検知用ダイオード５２の電圧が変化することによりＩＧＢＴ５０の温度を検知するようになっている。この温度検知用ダイオード５２は、ポリシリコンに異なる導電型の不純物を導入することによりｐｎ接合が形成されており、カソード４１ａ及びアノード電極４２ａを有している。カソード４１ａは内部配線によりＩＧＢＴチップ１５の主面１５ａに形成されたボンディングパッド４１に接続されている。同様に、アノード電極４２ａは内部配線によりＩＧＢＴチップ１５の主面１５ａに形成されたボンディングパッド４２に接続されている。
【００６５】
したがって、温度検知用ダイオード５２のカソード４１ａはボンディングパッド４１を介して温度検知用端子２１に接続され、温度検知用ダイオード５２のアノード電極４２ａはボンディングパッド４２を介して温度検知用端子２２に接続されている。温度検知用端子２１，２２は、半導体装置１０の外部に設けられる温度検知回路に接続される。この温度検知回路は、温度検知用ダイオード５２のカソード４１ａ及びアノード電極４２ａに接続されている温度検知用端子２１，２２間の出力に基づいて間接的にＩＧＢＴ５０の温度を検知し、検知した温度がある一定温度以上になったとき、ＩＧＢＴ５０のゲート電極に印加されるゲート信号を遮断し、ＩＧＢＴ５０を保護するようになっている。
【００６６】
次に、ＩＧＢＴ５０のエミッタ電極４０からは別の端子であるコモンエミッタ電極４４ａが出ている。このコモンエミッタ電極４４ａは、内部配線によりＩＧＢＴチップ１５の主面１５ａに形成されているボンディングパッド４４に接続されている。ボンディングパッド４４は、ケルビン検知用端子２４に接続されているので、結局、コモンエミッタ電極４４ａはケルビン検知用端子２４に接続されていることになる。ケルビン検知用端子２４は、半導体装置１０の外部に設けられるケルビン検知回路に接続される。このケルビン検知回路は、配線などによってＩＧＢＴ５０の電位が不安定にならないようにするため、配線抵抗をキャンセルする目的で設けられている。すなわち、エミッタ電極４０と同電位のコモンエミッタ電極４４ａからの出力に基づいて、エミッタ電極４０自体の配線抵抗をキャンセルするようになっている。
【００６７】
同様にして、図５に示すＩＧＢＴ５０のコレクタ電極４６から分岐する図３のケルビン検知用端子２６が設けられている。このケルビン検知用端子２６は、半導体装置１０の外部に設けられているケルビン検知回路に接続される。このケルビン検知回路も配線などによってＩＧＢＴ５０の電位が不安定にならないようにするため、配線抵抗をキャンセルする目的で設けられている。すなわち、コレクタ電極４６と同電位のケルビン検知用端子２６の出力に基づいて、コレクタ電極４６自体の配線抵抗をキャンセルするようになっている。
【００６８】
このように半導体装置１０では、電流検知回路、温度検知回路およびケルビン検知回路に接続することが可能なように構成されているので、半導体装置１０に含まれるＩＧＢＴ５０の動作信頼性の向上を図ることができる。
【００６９】
次に、図７に示すように、ＩＧＢＴ５０は、半導体チップの裏面に形成されたコレクタ電極４６を有し、このコレクタ電極４６上にｐ+型半導体領域５４が形成されている。ｐ+型半導体領域５４上にはｎ+型半導体領域５５が形成され、このｎ+型半導体領域５５上にｎ-型半導体領域５６が形成されている。そして、ｎ-型半導体領域５６上にはｐ型半導体領域５７が形成され、このｐ型半導体領域５７を貫通し、ｎ-型半導体領域５６に達するトレンチ溝５９が形成されている。
【００７０】
さらに、トレンチ溝５９に整合してエミッタ領域となるｎ+型半導体領域５８が形成されている。トレンチ溝５９の内部には、例えば酸化シリコン膜よりなるゲート絶縁膜６０が形成され、このゲート絶縁膜６０を介してゲート電極４３ａが形成されている。ゲート電極４３ａは、例えばポリシリコン膜から形成され、トレンチ溝５９を埋め込むように形成されている。このように構成されたＩＧＢＴ５０において、ゲート電極４３ａは、内部配線を介して、図６に示すボンディングパッド４３に接続されている。同様にエミッタ領域となるｎ+型半導体領域５８は、エミッタ配線６１を介して、図６に示すエミッタ電極４０に接続されている。コレクタ領域となるｐ+型半導体領域５４は半導体チップの裏面に形成されているコレクタ電極４６に接続されている。ＩＧＢＴ５０によれば、ＭＩＳＦＥＴの高速スイッチング特性および電圧駆動特性と、バイポーラトランジスタの低ＯＮ電圧特性を兼ね備えている。ｎ+型半導体領域５５は、バッファ層とも呼ばれる。このｎ+型半導体領域５５は、ＩＧＢＴ５０がターンＯＦＦしているときに、ｐ型半導体領域５７からｎ-型半導体領域５６内に成長する空乏層が、ｎ-型半導体領域５６の下層に形成されているｐ+型半導体領域５４に接触してしまうパンチスルー現象を防止するために設けられている。また、ｐ+型半導体領域５４からｎ-型半導体領域５６へのホール注入量の制限などの目的のために、ｎ+型半導体領域５５が設けられている。
【００７１】
次に、ＩＧＢＴ５０の動作について説明する。まず、ＩＧＢＴ５０がターンＯＮする動作について説明する。ゲート電極４３ａと、エミッタ領域となるｎ+型半導体領域５８の間に充分な正の電圧を印加することにより、トレンチゲート構造をしたＭＩＳＦＥＴがターンＯＮする。すると、コレクタ領域を構成するｐ+型半導体領域５４とｎ-型半導体領域５６の間が順バイアスされ、ｐ+型半導体領域５４からｎ-型半導体領域５６へ正孔注入が起こる。続いて、注入された正孔のプラス電荷と同じだけの電子がｎ-型半導体領域５６に集まる。これにより、ｎ-型半導体領域５６の抵抗低下が起こり（電導度変調）、ＩＧＢＴ５０はＯＮ状態となる。
【００７２】
ＯＮ電圧には、ｐ+型半導体領域５４とｎ-型半導体領域５６との接合電圧が加わるが、ｎ-型半導体領域５６の抵抗値が電導度変調により１桁以上低下するため、ＯＮ抵抗の大半を占めるようなる高耐圧では、ＭＩＳＦＥＴよりもＩＧＢＴ５０の方が低ＯＮ電圧となる。したがって、ＩＧＢＴ５０は高耐圧化に有効なデバイスであることがわかる。
【００７３】
次に、ＩＧＢＴ５０がターンＯＦＦする動作について説明する。ゲート電極４３ａと、エミッタ領域となるｎ+型半導体領域５８の間の電圧を低下させると、トレンチゲート構造をしたＭＩＳＦＥＴがターンＯＦＦする。すると、ｐ+型半導体領域５４からｎ-型半導体領域５６への正孔注入が停止し、すでに注入された正孔も寿命がつきて減少する。残留している正孔は、ｐ+型半導体領域５４へ直接流出して（テイル電流）、流出が完了した時点でＩＧＢＴ５０はＯＦＦ状態となる。このようにしてＩＧＢＴ５０を動作させることができる。
【００７４】
次に、ヒートスプレッダ１９上に搭載するダイオードチップ１６の構成について説明する。図８に示すように、ダイオードチップ１６の主面（上面）１６ａ側には、アノード電極６２が形成されている。一方、同様に、ダイオードチップ１６の裏面側には、図９に示すようにカソード６３が形成されている。
【００７５】
続いて、ダイオードの素子構造について説明する。ダイオードチップ１６の裏面１６ｂには、図９に示すようにカソード６３が形成されており、このカソード６３上にｎ+型半導体領域６４が形成されている。そして、ｎ+型半導体領域６４上にｎ-型半導体領域６５が形成されており、ｎ-型半導体領域６５上に離間してｐ型半導体領域６６が形成されている。ｐ型半導体領域６６の間には、ｐ-型半導体領域６７が形成されている。ｐ型半導体領域６６とｐ-型半導体領域６７上には、アノード電極６２が形成されている。アノード電極６２は、例えばアルミニウム−シリコンから構成されている。
【００７６】
このように構成されたダイオード素子１６ｃ（図５参照）によれば、アノード電極６２に正電圧を印加し、カソード６３に負電圧を印加すると、ｎ-型半導体領域６５とｐ型半導体領域６６の間のｐｎ接合が順バイアスされ電流が流れる。一方、アノード電極６２に負電圧を印加し、カソード６３に正電圧を印加すると、ｎ-型半導体領域６５とｐ型半導体領域６６の間のｐｎ接合が逆バイアスされ電流が流れない。このようにしてダイオード素子１６ｃを動作させることができる。
【００７７】
ここで、図８に示すようにダイオードチップ１６の主面１６ａにはアノード電極６２が形成され、図６に示すように、ＩＧＢＴチップ１５の主面１５ａには、エミッタ電極４０が形成されている。そして、このアノード電極６２とエミッタ電極４０が図４に示すクリップ２０で接続されている。一方、ダイオードチップ１６の裏面１６ｂには、図９に示すカソード６３が形成され、ＩＧＢＴチップ１５の裏面１５ｂには、図７に示すコレクタ電極４６が形成されている。そして、カソード６３とコレクタ電極４６が図４に示すヒートスプレッダ１９により接続されている。したがって、ＩＧＢＴとダイオードとは、逆並列に接続されている。このときのダイオードの機能について説明する。
【００７８】
ダイオードは、負荷がインダクタンスを含まない純抵抗である場合、還流するエネルギーがないため不要である。しかし、負荷にモータのようなインダクタンスを含む回路が接続されている場合、ＯＮしているスイッチとは逆方向に負荷電流が流れるモードがある。この時、ＩＧＢＴ等のスイッチング素子単体では、この逆方向電流を流し得る機能をもたないので、ＩＧＢＴ等のスイッチング素子に逆並列にダイオードを接続する必要がある。すなわち、インバータ回路において、モータ制御のように負荷にインダクタンスを含む場合、ＩＧＢＴ等のスイッチング素子をターンＯＦＦしたとき、インダクタンスに蓄えられたエネルギーを必ず放出しなければならない。ＩＧＢＴ単体では、インダクタンスに蓄えられたエネルギーを開放するための逆方向電流を流すことができない。そこで、このインダクタンスに蓄えられた電気エネルギーを還流するため、ＩＧＢＴに逆並列にダイオードを接続する。つまり、ダイオードは、インダクタンスに蓄えられた電気エネルギーを開放するために逆方向電流を流すという機能を有している。なお、ＩＧＢＴのスイッチング周波数に応じて、ダイオードにも高周波特性をもたせる必要がある。
【００７９】
次に、本実施の形態１の半導体装置１０に設けられたクリップ２０の形状の特徴について説明する。まず、図４に示すように、チップ搭載部を兼ねたヒートスプレッダ１９上には、それぞれ半田１７を介してＩＧＢＴチップ１５とダイオードチップ１６が並んで配置されている。さらに、ＩＧＢＴチップ１５及びダイオードチップ１６上に、半田１８を介してクリップ２０が搭載されている。半導体装置１０では、クリップ２０は、ＩＧＢＴチップ１５の主面１５ａの図６に示すエミッタ電極４０及びダイオードチップ１６の主面１６ａの図８に示すアノード電極６２にそれぞれ半田１８を介して電気的に接続するとともに、一端が複数の外部接続用端子のうちのエミッタ端子１３と電気的に接続している。
【００８０】
その際、クリップ２０の形状は、ＩＧＢＴチップ１５及びダイオードチップ１６に接触しているクリップ２０の領域（図１０に示す第１面２０ａ、第３面２０ｄ）よりも、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０の領域（図１０に示す第５面２０ｎ）が上方に突出した構造（凸形状）になっている。つまり、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０の領域（接触領域）の位置よりも、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０の領域（チップ間領域）の位置がヒートスプレッダ１９から離れている。
【００８１】
これにより、余分な半田１８がクリップ２０の凸形状に吸収され、その結果、余分な半田１８がＩＧＢＴチップ１５の側面を伝わってＩＧＢＴチップ１５の下部に形成されている半田１７と接続してしまうことを防止できる。
【００８２】
また、クリップ２０では、大電流が流れるため、耐圧の関係からＩＧＢＴチップ１５やダイオードチップ１６の露出箇所とクリップ２０との間（図１０のＤ部）には距離を確保する必要がある。さらに、チップ−エミッタ端子間で発生する熱応力を折り曲げ部分により緩和する必要がある。また、クリップ２０そのものによる放熱効果を高めるためにも、クリップ２０の面積も可能な限り大きい方が好ましく、したがって、折り曲げ部分による凸形状を有することが有効である。
【００８３】
以上により、クリップ２０では、接続するＩＧＢＴチップ１５やダイオードチップ１６から離れる方向に折れ曲がって形成された面が必要となる。
【００８４】
すなわち、クリップ２０は、図１０に示すように、ＩＧＢＴチップ１５の主面１５ａのエミッタ電極４０（図６参照）と半田１８を介して接続する第１面２０ａと、ＩＧＢＴチップ１５から離れる方向に第１面２０ａから折れ曲がって形成された第２面２０ｂと、ダイオードチップ１６の主面１６ａのアノード電極６２（図８参照）と半田１８を介して接続する第３面２０ｄと、ダイオードチップ１６から離れる方向に第３面２０ｄから折れ曲がって形成された第４面２０ｅとを有している。
【００８５】
さらに、第２面２０ｂ及び第４面２０ｅに、第１面２０ａと第２面２０ｂの境界の稜部（折り曲げ部、屈曲部）２０ｃに沿って、及び第３面２０ｄと第４面２０ｅの境界の稜部（折り曲げ部、屈曲部）２０ｆに沿って溝２０ｇが形成されている。
【００８６】
すなわち、クリップ２０の各半導体チップに接続する第１面２０ａ及び第３面２０ｄから各半導体チップから遠ざかる方向に折れ曲がった第２面２０ｂ及び第４面２０ｅに、それぞれ稜部（折り曲げ部、屈曲部）２０ｃ，２０ｆに沿って溝２０ｇが形成されている。溝２０ｇは、半田１８のリフロー等による加熱溶融（熱処理）時の吸い上がり１８ａを阻止（抑制）するものであり、図１０の拡大図に示すように、半田１８が溶融して吸い上がろうとした際に、半田１８を溝２０ｇに入り込ませて溝２０ｇより上方に吸い上がらないようにするためのものであり、これにより、各半導体チップ−クリップ２０間の半田１８の厚さを確保してクリップ２０の第１面２０ａ及び第３面２０ｄがそれぞれ各半導体チップに近づかないように（下がらないように）するためのものである。
【００８７】
したがって、溝２０ｇは、第２面２０ｂ及び第４面２０ｅにおいて、なるべく低い位置（なるべく稜部２０ｃ，２０ｆに近い位置）に形成されていることが好ましい。さらに、溝２０ｇはそれぞれ稜部２０ｃ，２０ｆに沿った状態で複数列形成されていることが好ましい。例えば、図１０に示す構造では、溝２０ｇが２列で形成されている。このように溝２０ｇを複数列形成することにより、半田１８の吸い上がり１８ａを阻止または抑制する効果をさらに高めることができる。
【００８８】
なお、溝２０ｇの断面形状は、図１０の部分断面図に示すようなＶ字状のものであってもよいし、例えば、Ｕ字状等であってもよく、半田１８を入り込ませて吸い上がり１８ａを阻止または抑制することが可能な形状であれば特に限定されるものではない。
【００８９】
次に、本実施の形態１の半導体装置１０の組み立てを、図１１に示すフロー図に沿って説明する。
【００９０】
図１１は図１の半導体装置の組み立て手順の一例を示す製造フロー図、図１２は図１の半導体装置の組み立てにおける半田箔搭載及びチップ搭載完了後の構造の一例を示す平面図及び断面図、図１３は図１の半導体装置の組み立てにおける半田箔搭載及びクリップ搭載完了後の構造の一例を示す平面図及び断面図、図１４は図１の半導体装置の組み立てにおけるリフロー及びワイヤボンディング完了後の構造の一例を示す平面図、断面図及び拡大部分断面図、図１５は図１の半導体装置の組み立てにおけるレジンモールド及び外装めっき完了後の構造の一例を示す平面図及び側面図である。
【００９１】
まず、図１１のステップＳ１に示す半田箔搭載を行う。ここでは、図１２のステップＳ１に示すように、リードフレーム２９のチップ搭載部であるヒートスプレッダ１９上にＩＧＢＴチップ１５用とダイオードチップ１６用の２つの半田箔（第１半田）３０を配置する。なお、リードフレーム２９には、その中央部に、チップ搭載部及び放熱部材を兼ねたヒートスプレッダ１９が形成され、さらにヒートスプレッダ１９の両端側にはコレクタ端子１２やエミッタ端子１３等の複数の外部接続用端子等が形成されている。ヒートスプレッダ１９はコレクタ端子１２と繋がって一体的に形成されており、コレクタ端子１２やエミッタ端子１３等の複数の外部接続用端子は、枠部２９ａと一体的に繋がっている。
【００９２】
なお、半田箔搭載前にヒートスプレッダ１９にフラックスを塗布する。
【００９３】
また、第１半田である半田箔３０は、半田から成るチップ状の薄い箔である。
【００９４】
その後、図１１のステップＳ２に示すチップ搭載を行う。まず、半田箔３０にフラックスを塗布する。フラックス塗布後、図１２のステップＳ２に示すように、一方の半田箔３０上にＩＧＢＴチップ１５を搭載し、他方の半田箔３０上にダイオードチップ１６を搭載する。その際、ＩＧＢＴチップ１５とダイオードチップ１６を、それぞれ半田箔３０を介してＩＧＢＴチップ１５及びダイオードチップ１６の裏面１５ｂ，裏面１６ｂがヒートスプレッダ１９と対向するように配置する。
【００９５】
その後、図１１のステップＳ３に示す半田箔搭載を行う。まず、ＩＧＢＴチップ１５とダイオードチップ１６にフラックスを塗布する。フラックス塗布後、図１３のステップＳ３に示すように、ＩＧＢＴチップ１５とダイオードチップ１６それぞれの主面１５ａ，１６ａのエミッタ電極４０及びアノード電極６２上に第２半田である半田箔３１を配置する。さらに、外部接続用端子であるエミッタ端子１３上に第３半田である半田ペースト３２を塗布（配置）する。
【００９６】
その後、図１１のステップＳ４に示すクリップ搭載を行う。まず、半田箔３１及び半田ペースト３２にフラックスを塗布する。フラックス塗布後、図１３のステップＳ４に示すように、ＩＧＢＴチップ１５及びダイオードチップ１６上にそれぞれ半田箔３１を介してクリップ２０を配置する。また、エミッタ端子１３上の半田ペースト３２上にクリップ２０の一端を配置する。
【００９７】
なお、クリップ２０は銅板等から成る薄板状の導体部材であり、図１０に示すようにＩＧＢＴチップ１５と接続する第１面２０ａと、第１面２０ａから折れ曲がって形成された第２面２０ｂと、ダイオードチップ１６と接続する第３面２０ｄと、第３面２０ｄから折れ曲がって形成された第４面２０ｅとを備えている。その際、第２面２０ｂは、ＩＧＢＴチップ１５から離れる方向に折れ曲がっており、第４面２０ｅは、ダイオードチップ１６から離れる方向に折れ曲がっている。また、第２面２０ｂと第４面２０ｅのそれぞれに、第１面２０ａと第２面２０ｂの境界の稜部２０ｃ、及び第３面２０ｄと第４面２０ｅの境界の稜部２０ｆに沿って溝２０ｇが形成されている。その際、溝２０ｇは、図１４のステップＳ５の拡大部分断面図に示すように、複数列（例えば、２列）形成されている。
【００９８】
このようなクリップ２０を用い、ステップＳ４のクリップ搭載では、その第１面２０ａを、半田箔３１を介してＩＧＢＴチップ１５の主面１５ａのエミッタ電極４０上に位置させ、また、第３面２０ｄを半田箔３１を介してダイオードチップ１６の主面１６ａのアノード電極６２上に位置させ、さらに外部接続用端子であるエミッタ端子１３上に半田ペースト３２を介してクリップ２０の一端を位置させる。
【００９９】
すなわち、板状のクリップ２０を、ＩＧＢＴチップ１５上とダイオードチップ１６上とエミッタ端子１３上とに跨がって配置する。
【０１００】
その後、図１１のステップＳ５に示すリフローを行う。ここでは、リフロー炉に通して半田箔３０，３１、半田ペースト３２を溶融（熱処理）し、各部材を固着する。すなわち、リフロー炉に通して、半田箔３０を溶融して固着することでヒートスプレッダ１９とＩＧＢＴチップ１５及びダイオードチップ１６とをそれぞれ接続し、さらに半田箔３１を溶融して固着することでＩＧＢＴチップ１５及びダイオードチップ１６とクリップ２０とをそれぞれ接続し、半田ペースト３２を溶融して固着することでクリップ２０の一端と外部接続用端子であるエミッタ端子１３とを接続する。
【０１０１】
ここで、半田箔３１は溶融すると半田１８となり、図１４のステップＳ５の拡大部分断面図に示すように、吸い上がり１８ａが引き起こされ、クリップ２０の図１０の第２面２０ｂ及び第４面２０ｅを吸い上がろうとするが、第２面２０ｂ及び第４面２０ｅには、稜部２０ｃ，２０ｆに沿って溝２０ｇが形成されている。これにより、吸い上がろうとした半田１８は溝２０ｇに入り込み、それ以上吸い上がることはない。つまり、溝２０ｇを形成したことで半田１８の吸い上がり１８ａを抑制または阻止することができる。
【０１０２】
したがって、溶融された半田箔３１（半田１８）の吸い上がり１８ａの高さは溝２０ｇ以下となる。
【０１０３】
その結果、各半導体チップ−クリップ２０間の半田１８の厚さを確保してクリップ２０の第１面２０ａ及び第３面２０ｄがそれぞれ各半導体チップに近づかないように（下がらないように）することができる。
【０１０４】
なお、溝２０ｇが稜部２０ｃ，２０ｆに沿って２列形成されていることで、半田１８の吸い上がり１８ａを阻止または抑制する効果をさらに高めることができる。
【０１０５】
リフロー終了後、フラックス洗浄を行う。ここでは、薬液等を用いて前述のフラックスを除去するための洗浄を行う。
【０１０６】
フラックス洗浄後、図１１のステップＳ６のワイヤボンディングを行う。ここでは、図１４のステップＳ６の平面図に示すように、ＩＧＢＴチップ１５の主面１５ａのボンディングパッド４１〜４５のそれぞれと、外部接続用端子である複数の信号端子１４のそれぞれとをワイヤ２８によって電気的に接続する。ワイヤ２８は、例えばアルミニウムから成る細線である。
【０１０７】
ワイヤボンディング後、図１１のステップＳ７のレジンモールドを行う。ここでは、図１５のステップＳ７の図に示すように、封止用樹脂によって封止体１１を形成し、ＩＧＢＴチップ１５、ダイオードチップ１６、クリップ２０、複数のワイヤ２８及びヒートスプレッダ１９の一部を樹脂封止する。例えば、エポキシ系樹脂等の封止用樹脂を用いてトランスファモールドで行う。
【０１０８】
レジンモールド後、図１１のステップＳ８の外装めっきを行う。ここでは、図１５のステップＳ８の平面図に示すように、リードフレーム２９の封止体１１から露出した部分（外部接続用端子等）を外装めっき３６で被覆する。外装めっき３６は、例えば、半田めっき等である。
【０１０９】
外装めっき後、図１１のステップＳ９のセパレート・成形を行う。ここでは、図１５のステップＳ８の平面図に示すリードフレーム２９の枠部２９ａからコレクタ端子１２、エミッタ端子１３、複数の信号端子１４を切断するとともに曲げ成形して、ステップＳ１０に示す組み立て完となる。すなわち、図１及び図２に示す半導体装置１０の組み立てを完了する。
【０１１０】
本実施の形態１の半導体装置１０及びその製造方法によれば、板状導体部材であるクリップ２０の各半導体チップに接続する第１面２０ａ、及び第３面２０ｄから各半導体チップから遠ざかる方向に折れ曲がった第２面２０ｂ及び第４面２０ｅに溝２０ｇが形成されていることで、半田リフロー時に、半導体チップ−クリップ２０間において溶融されて吸い上がろうとする半田１８を溝２０ｇに入り込ませることができる。
【０１１１】
これにより、半田１８の吸い上がり１８ａを抑制または阻止することができ、溶融された半田１８の吸い上がり１８ａの高さを溝２０ｇ以下とすることができる。
【０１１２】
したがって、各半導体チップ上の半田１８をそれぞれの半導体チップ上に留めることができ、その結果、クリップ２０の第１面２０ａ及び第３面２０ｄがそれぞれ各半導体チップに近づかないように（下がらないように）してリフローすることができる。
【０１１３】
これにより、ＩＧＢＴチップ１５とクリップ２０間の半田１８の厚さ、及びダイオードチップ１６とクリップ２０間の半田１８の厚さを確保することができる。
【０１１４】
その結果、各半導体チップ上の半田１８の厚さが確保されているため、半導体装置組み立て後のパワーサイクル試験等においてＩＧＢＴチップ１５やダイオードチップ１６にかかる熱ストレスを緩和することができる。
【０１１５】
これにより、半導体装置組み立て後のパワーサイクル試験等においてＩＧＢＴチップ１５やダイオードチップ１６にかかる熱ストレスを緩和することができる。
【０１１６】
その結果、半導体装置１０におけるチップクラックの発生を低減または防止することができ、半導体装置１０の信頼性を向上させることができる。
【０１１７】
（実施の形態２）
図１６は本発明の実施の形態２の半導体装置の内部構造の一例を封止体を透過して示す平面図、図１７は図１６に示すＡ−Ａ線で切断した構造を示す断面図、図１８は図１６の半導体装置の組み立てにおけるリフロー時の構造の一例を示す平面図、図１９は図１８の構造を一部断面にして示す部分断面図、図２０は図１９の構造を模式的に示す側面図、図２１は図１８に示すスタンド部の構造の一例を示す平面図、図２２は図２１に示すＡ−Ａ線で切断した構造を示す断面図である。また、図２３は図１６の半導体装置の組み立て手順の一例を示す製造フロー図、図２４は図１６の半導体装置の組み立てにおける半田箔搭載及びチップ搭載完了後の構造の一例を示す平面図及び断面図、図２５は図１６の半導体装置の組み立てにおける半田箔搭載及びクリップ搭載完了後の構造の一例を示す平面図及び断面図、図２６は図１６の半導体装置の組み立てにおけるリフロー及びスタンド部切断・フラックス洗浄完了後の構造の一例を示す平面図及び断面図、図２７は図１６の半導体装置の組み立てにおけるワイヤボンディング及びレジンモールド完了後の構造の一例を示す平面図、断面図及び側面図、図２８は図１６の半導体装置の組み立てにおける外装めっき完了後の構造の一例を示す平面図である。
【０１１８】
本実施の形態２の半導体装置は、実施の形態１と同じくパワー系の半導体装置３７であり、その構造は、図１６及び図１７に示すように実施の形態１の半導体装置１０と同様の構造であるが、半導体装置１０との相違点は、図１８に示すように、クリップ２０にスタンド部２０ｈが設けられたことであり（組み立て後に切断・切り離し）、その組み立てのリフロー工程において各半導体チップ−クリップ２０間の半田１８の厚さを確保するようにスタンド部２０ｈによってクリップ２０を支えてリフローを行うものである。
【０１１９】
図１８〜図２０は、半導体装置３７の組み立てのリフロー工程時の構造を示しており、クリップ２０に設けられたスタンド部２０ｈの下端部２０ｉを、チップ搭載部であるヒートスプレッダ１９に接触させ、スタンド部２０ｈによってクリップ２０を支えてクリップ２０が下がらないよう支持した状態で半田リフローを行うものであり、これにより、各半導体チップ−クリップ２０間の半田１８の厚さを確保することができる。
【０１２０】
図２１及び図２２は、クリップ２０と繋がった状態のスタンド部２０ｈの構造を示しており、リフロー終了後に、図２１のＣ部に示す位置でスタンド部２０ｈを切断してクリップ２０の本体部２０ｊから切り離すため、組み立て完了後の半導体装置３７にはスタンド部２０ｈは残らない。
【０１２１】
なお、図２１に示すように、クリップ２０の本体部２０ｊとスタンド部２０ｈとを繋いだ箇所（Ｃ部の切断箇所）に貫通孔２０ｍが形成されている。これにより、リフロー終了後のスタンド部２０ｈの切断時に容易に切断を行うことができる。
【０１２２】
さらに、クリップ２０の本体部２０ｊとスタンド部２０ｈとを繋いだ箇所（Ｃ部の切断箇所）に、図２２に示すようにＶ溝（他の溝）２０ｋが形成されている。これにより、リフロー終了後のスタンド部２０ｈの切断時にさらに容易に切断を行うことができる。
【０１２３】
なお、スタンド部２０ｈの切り離しの切断を容易にする前述の手段である貫通孔２０ｍとＶ溝２０ｋは、両方とも形成されていてもよいし、何れか一方のみが形成されていてもよい。図２１及び図２２に示すように、両方が形成されている場合が切断を容易にする効果が最も大きいことは言うまでもない。
【０１２４】
また、本実施の形態２の半導体装置３７のように、ＩＧＢＴチップ１５とダイオードチップ１６の２つの半導体チップがヒートスプレッダ１９上に搭載されている場合、クリップ２０と繋がったスタンド部２０ｈは、図１８に示すように、ＩＧＢＴチップ１５とダイオードチップ１６の配列方向の両側にそれぞれ１つずつ設けられ、２つのスタンド部２０ｈそれぞれの下端部２０ｉが、図１９及び図２０に示すように、ＩＧＢＴチップ１５とダイオードチップ１６の間の位置でそれぞれヒートスプレッダ１９に接触するように設けられていることが好ましい。
【０１２５】
すなわち、２本のスタンド部２０ｈによってＩＧＢＴチップ１５とダイオードチップ１６の両側の位置で支持し、かつＩＧＢＴチップ１５とダイオードチップ１６の間の位置で支持することができるため、これにより、クリップ２０のＩＧＢＴチップ１５と接続する部分（第１面２０ａ）とダイオードチップ１６と接続する部分（第３面２０ｄ）の両方を略均等に支えることができ、クリップ２０の第１面２０ａとＩＧＢＴチップ１５の間の半田１８の厚さと、第３面２０ｄとダイオードチップ１６の間の半田１８の厚さの両方を確保することができる。
【０１２６】
次に、本実施の形態２の半導体装置３７の組み立てを、図２３に示すフロー図に沿って説明する。
【０１２７】
まず、図２３のステップＳ２１に示す半田箔搭載を行う。ここでは、図２４のステップＳ２１に示すように、リードフレーム２９のチップ搭載部であるヒートスプレッダ１９上にＩＧＢＴチップ１５用とダイオードチップ１６用の２つの半田箔（第１半田）３０を配置する。なお、リードフレーム２９には、その中央部に、チップ搭載部及び放熱部材を兼ねたヒートスプレッダ１９が形成され、さらにヒートスプレッダ１９の両端側にはコレクタ端子１２やエミッタ端子１３等の複数の外部接続用端子等が形成されている。ヒートスプレッダ１９はコレクタ端子１２と繋がって一体的に形成されており、コレクタ端子１２やエミッタ端子１３等の複数の外部接続用端子は枠部２９ａと一体的に繋がっている。
【０１２８】
なお、半田箔搭載前にヒートスプレッダ１９にフラックスを塗布する。
【０１２９】
また、第１半田である半田箔３０は、半田から成るチップ状の薄い箔である。
【０１３０】
その後、図２３のステップＳ２２に示すチップ搭載を行う。まず、半田箔３０にフラックスを塗布する。フラックス塗布後、図２４のステップＳ２２に示すように、一方の半田箔３０上にＩＧＢＴチップ１５を搭載し、他方の半田箔３０上にダイオードチップ１６を搭載する。その際、ＩＧＢＴチップ１５とダイオードチップ１６を、それぞれ半田箔３０を介してＩＧＢＴチップ１５及びダイオードチップ１６の裏面１５ｂ，裏面１６ｂがヒートスプレッダ１９と対向するように配置する。
【０１３１】
その後、図２３のステップＳ２３に示す半田箔搭載を行う。まず、ＩＧＢＴチップ１５とダイオードチップ１６にフラックスを塗布する。フラックス塗布後、図２５のステップＳ２３に示すように、ＩＧＢＴチップ１５とダイオードチップ１６それぞれの主面１５ａ，１６ａのエミッタ電極４０及びアノード電極６２上に第２半田である半田箔３１を配置する。さらに、外部接続用端子であるエミッタ端子１３上に第３半田である半田ペースト３２を塗布（配置）する。
【０１３２】
その後、図２３のステップＳ２４に示すクリップ搭載を行う。まず、半田箔３１及び半田ペースト３２にフラックスを塗布する。フラックス塗布後、図２５のステップＳ２４の図に示すように、ＩＧＢＴチップ１５及びダイオードチップ１６上にそれぞれ半田箔３１を介してクリップ２０を配置する。また、エミッタ端子１３上の半田ペースト３２上にクリップ２０の一端を配置する。
【０１３３】
なお、クリップ２０は銅板等から成る薄板状の導体部材であり、図２０に示すようにＩＧＢＴチップ１５と接続する第１面２０ａと、第１面２０ａから折れ曲がって形成された第２面２０ｂと、ダイオードチップ１６と接続する第３面２０ｄと、第３面２０ｄから折れ曲がって形成された第４面２０ｅとを備えている。その際、第２面２０ｂは、ＩＧＢＴチップ１５から離れる方向に折れ曲がっており、第４面２０ｅは、ダイオードチップ１６から離れる方向に折れ曲がっている。
【０１３４】
また、本実施の形態２のクリップ２０には、その第１面２０ａと交差する方向に延在するスタンド部２０ｈが設けられている。なお、スタンド部２０ｈは、図２１に示すようにクリップ２０の本体部２０ｊの両側に１つ（１本）ずつ設けられている。さらに、クリップ２０の本体部２０ｊとスタンド部２０ｈとを繋いだ箇所（図２１のＣ部の切断箇所）に貫通孔２０ｍが形成されており、また、同じく本体部２０ｊとスタンド部２０ｈとを繋いだ箇所（図２１のＣ部の切断箇所）には、図２２に示すようにＶ溝（他の溝）２０ｋが形成されている。
【０１３５】
このようなクリップ２０を用い、前記クリップ搭載では、その第１面２０ａを、半田箔３１を介してＩＧＢＴチップ１５の主面１５ａのエミッタ電極４０上に位置させ、また、第３面２０ｄを半田箔３１を介してダイオードチップ１６の主面１６ａのアノード電極６２上に位置させ、さらに外部接続用端子であるエミッタ端子１３上に半田ペースト３２を介してクリップ２０の一端を位置させる。
【０１３６】
すなわち、板状のクリップ２０を、ＩＧＢＴチップ１５上とダイオードチップ１６上とエミッタ端子１３上とに跨がって配置する。
【０１３７】
この時、クリップ２０のスタンド部２０ｈの下端部２０ｉは、チップ搭載部であるヒートスプレッダ１９に接触するか、もしくはヒートスプレッダ１９との間に極僅かな隙間を形成する程度の高さ（位置）に配置された状態となっている。
【０１３８】
その後、図２３のステップＳ２５に示すリフローを行う。ここでは、図２６のステップＳ２５の図に示すように、リフロー炉に通して図２５に示す半田箔３０，３１、半田ペースト３２を溶融（熱処理）し、各部材を固着する。すなわち、リフロー炉に通して、半田箔３０を溶融して固着することでヒートスプレッダ１９とＩＧＢＴチップ１５及びダイオードチップ１６とをそれぞれ接続し、さらに半田箔３１を溶融して固着することでＩＧＢＴチップ１５及びダイオードチップ１６とクリップ２０とをそれぞれ接続し、半田ペースト３２を溶融して固着することでクリップ２０の一端と外部接続用端子であるエミッタ端子１３とを接続する。
【０１３９】
ここで、半田箔３１は溶融すると半田１８となる。その際、半田１８が溶融状態となることで、スタンド部２０ｈの下端部２０ｉが極僅かヒートスプレッダ１９から離れていたとしてもスタンド部２０ｈの下端部２０ｉを確実にヒートスプレッダ１９に接触させることができる。これにより、クリップ２０の第１面２０ａ及び第３面２０ｄがそれぞれＩＧＢＴチップ１５とダイオードチップ１６に近づかないようにスタンド部２０ｈによってクリップ２０を支持した状態を形成できる。
【０１４０】
すなわち、図２０に示すように、ＩＧＢＴチップ１５とクリップ２０間の半田１８の厚さ、及びダイオードチップ１６とクリップ２０間の半田１８の厚さを確保してクリップ２０の第１面２０ａ及び第３面２０ｄがそれぞれ各半導体チップに近づかないように（下がらないように）してリフローを行うことができる。
【０１４１】
リフロー終了後、図２３のステップＳ２６に示すスタンド部切断・フラックス洗浄を行う。まず、図２１のＣ部に示す位置でスタンド部２０ｈを切断する。その際、スタンド部２０ｈをクリップ２０の本体部２０ｊから切断・分離する。スタンド部２０ｈの切断は、例えば、型切断等を採用して切断する。
【０１４２】
なお、図２１に示すように、クリップ２０の本体部２０ｊとスタンド部２０ｈとを繋いだ箇所（Ｃ部の切断箇所）に貫通孔２０ｍが形成されていることで、スタンド部２０ｈの切断を容易に行うことができる。
【０１４３】
また、クリップ２０の本体部２０ｊとスタンド部２０ｈとを繋いだ箇所（図２１のＣ部の切断箇所）に、図２２に示すようにＶ溝（他の溝）２０ｋが形成されていることで、スタンド部２０ｈの切断をにさらに容易に行うことができる。
【０１４４】
したがって、スタンド部２０ｈの前記切断箇所に貫通孔２０ｍやＶ溝２０ｋを設けておくことで、切断を容易にすることができ、前述のような型切断を採用することなく、折り曲げ切断等で切断することも可能である。
【０１４５】
また、スタンド部２０ｈの切断終了後、フラックス洗浄を行う。ここでは、薬液等を用いて前述のフラックスを除去するための洗浄を行う。
【０１４６】
フラックス洗浄後、図２３のステップＳ２７に示すワイヤボンディングを行う。ここでは、図２７のステップＳ２７の図に示すように、ＩＧＢＴチップ１５の主面１５ａのボンディングパッド４１〜４５のそれぞれと、外部接続用端子である複数の信号端子１４のそれぞれとをワイヤ２８によって電気的に接続する。ワイヤ２８は、例えばアルミニウムから成る細線である。
【０１４７】
ワイヤボンディング後、図２３のステップＳ２８のレジンモールドを行う。ここでは、図２７のステップＳ２８の図に示すように、封止用樹脂によって封止体１１を形成し、ＩＧＢＴチップ１５、ダイオードチップ１６、クリップ２０、複数のワイヤ２８及びヒートスプレッダ１９の一部を樹脂封止する。例えば、エポキシ系樹脂等の封止用樹脂を用いてトランスファモールドで行う。
【０１４８】
レジンモールド後、図２３のステップＳ２９の外装めっきを行う。ここでは、図２８のステップＳ２９の平面図に示すように、リードフレーム２９の封止体１１から露出した部分（外部接続用端子等）を外装めっき３６で被覆する。外装めっき３６は、例えば、半田めっき等である。
【０１４９】
外装めっき後、図２３のステップＳ３０のセパレート・成形を行う。ここでは、図２８のステップＳ２９の平面図に示すリードフレーム２９の枠部２９ａからコレクタ端子１２、エミッタ端子１３、複数の信号端子１４を切断するとともに曲げ成形して、ステップＳ３１に示す組み立て完となる。すなわち、図１及び図２に示す半導体装置１０と同様の外観構造の半導体装置３７（図１６参照）の組み立てを完了する。
【０１５０】
本実施の形態２の半導体装置３７の製造方法によれば、図２０に示すように、クリップ２０に設けられたスタンド部２０ｈによってクリップ２０を支持した状態で半田リフローを行うことで、ＩＧＢＴチップ１５とクリップ２０の第１面２０ａとの間隔、及びダイオードチップ１６とクリップ２０の第３面２０ｄとの間隔を確保した状態でクリップ２０の第１面２０ａ及び第３面２０ｄがそれぞれ各半導体チップに近づかないように（下がらないように）してリフローを行うことができる。
【０１５１】
これにより、それぞれの半導体チップ上のクリップ２０との間隔が確保されているため、それぞれの半導体チップ上の半田１８の吸い上がり１８ａを抑制または防止してリフローを行うことができる。
【０１５２】
その結果、ＩＧＢＴチップ１５とクリップ２０間の半田１８の厚さ、及びダイオードチップ１６とクリップ２０間の半田１８の厚さを確保することができる。
【０１５３】
これにより、各半導体チップ上の半田１８の厚さが確保されているため、半導体装置組み立て後のパワーサイクル試験等においてＩＧＢＴチップ１５やダイオードチップ１６にかかる熱ストレスを緩和することができる。
【０１５４】
その結果、半導体装置３７におけるチップクラックの発生を低減または防止することができ、半導体装置３７の信頼性を向上させることができる。
【０１５５】
なお、本実施の形態２の半導体装置３７の製造方法によって得られるその他の効果については、実施の形態１の半導体装置１０の製造方法によって得られる効果と同様であるため、その重複説明は省略する。
【０１５６】
次に、本実施の形態２の変形例について説明する。
【０１５７】
図２９は本発明の実施の形態２の変形例の半導体装置の内部構造を封止体を透過して示す平面図、図３０は図２９の構造を一部断面にして示す部分断面図、図３１は図２９に示す半導体装置の構造の一例を示す拡大部分側面図である。
【０１５８】
本実施の形態２の変形例は、実施の形態１のクリップ２０に溝２０ｇを設けた構成と、実施の形態２のクリップ２０にスタンド部２０ｈを設けてこのスタンド部２０ｈによってクリップ２０を支持した状態でリフローを行う製造方法とを組み合わせたものである。
【０１５９】
すなわち、本実施の形態２の変形例の半導体装置３８は、図３１に示すように、クリップ２０の第２面２０ｂと第４面２０ｅに溝２０ｇが設けられているとともに、その組み立てのリフロー工程において、クリップ２０に設けられたスタンド部２０ｈによってクリップ２０を支持した状態でリフローを行う。
【０１６０】
なお、溝２０ｇの形状や設けられている場所等については実施の形態１のクリップ２０の溝２０ｇと同様である。また、スタンド部２０ｈの形状やスタンド部２０ｈが設けられている場所についても実施の形態２の半導体装置３７の場合と同様である。
【０１６１】
さらに、変形例の半導体装置３８の製造方法は、実施の形態２の半導体装置３７の製造方法と同様であるためその重複説明は省略する。
【０１６２】
変形例の半導体装置３８及びその製造方法によれば、溝２０ｇによって半田１８の吸い上がり１８ａを抑制または防止することができるため、各半導体チップ上の半田１８の厚さを確保することができる。
【０１６３】
さらに、半導体装置３８の組み立てのリフロー時に、クリップ２０に繋がって形成されたスタンド部２０ｈによってクリップ２０を支持してリフローを行うことで、クリップ２０の第１面２０ａとＩＧＢＴチップ１５との間隔、及び第３面２０ｄとダイオードチップ１６との間隔をそれぞれ確保してリフローを行うことができ、その結果、各半導体チップ上の半田１８の厚さを確保することができる。
【０１６４】
したがって、溝２０ｇとスタンド部２０ｈの組み合わせにより、各半導体チップ上の半田１８の厚さをより確実に確保することができる。
【０１６５】
これにより、パワーサイクル試験等におけるＩＧＢＴチップ１５やダイオードチップ１６にかかる熱ストレスをさらに緩和することができる。
【０１６６】
その結果、半導体装置３８におけるチップクラックの発生をさらに低減または防止することができ、半導体装置３８の信頼性をさらに向上させることができる。
【０１６７】
（実施の形態３）
図３２は本発明の実施の形態３の半導体装置の内部構造を封止体を透過して示す平面図、図３３は図３２の構造を一部断面にして示す部分断面図、図３４は図３２に示す半導体装置の構造の一例を示す拡大部分側面図、図３５は図３２に示す半導体装置の回路動作の一例を示す等価回路図である。また、図３６は図３２の半導体装置の組み立てにおけるリフロー時の構造の一例を示す平面図、図３７は図３６の構造を一部断面にして示す部分断面図、図３８は図３７の構造を模式的に示す側面図、図３９は図３６に示すスタンド部の構造の一例を示す平面図、図４０は図３９に示すＡ−Ａ線で切断した構造を示す断面図である。
【０１６８】
本実施の形態３の半導体装置は、実施の形態１と同じくパワー系の半導体装置３９であるが、ヒートスプレッダ１９上に搭載される半導体チップが１つの場合を示すものである。すなわち、半導体装置３９では、１つの半導体チップが内部に組み込まれている。
【０１６９】
本実施の形態３では、図３２に示すように、組み込まれる１つの半導体チップがＩＧＢＴチップ１５の場合を例に取り上げて説明する。
【０１７０】
なお、本実施の形態３では、半導体装置３９のクリップ２０に、図３４に示すように溝２０ｇが形成されており、さらに、その組み立てのリフロー工程で、クリップ２０に設けられたスタンド部２０ｈによってクリップ２０を支えて各半導体チップ−クリップ２０間の半田１８の厚さを確保するようにリフローを行うものである。
【０１７１】
したがって、図３２〜図３４に示す半導体装置３９の構造は、実施の形態１の半導体装置１０の構造においてダイオードチップ１６を取り除き、かつクリップ２０の形状においてもダイオードチップ１６に接続する部分のみを取り除いたものと同様である。
【０１７２】
そこで、クリップ２０には、図３４に示すように、ＩＧＢＴチップ１５に半田接続する第１面２０ａから折れ曲がって形成された第２面２０ｂに、第１面２０ａと第２面２０ｂの境界の稜部２０ｃに沿って溝２０ｇが２列で形成されている。
【０１７３】
なお、半導体装置３９における図３５に示すＩＧＢＴチップ１５の回路構成とその動作については、実施の形態１の図５に示すＩＧＢＴチップ１５のものと同様であるため、ここでの説明は省略する。
【０１７４】
さらに、半導体装置３９のクリップ２０以外の他の構造についても、実施の形態１の半導体装置１０と略同様であるため、その重複説明は省略する。
【０１７５】
次に、本実施の形態３の半導体装置３９の組み立てについて説明すると、そのリフロー工程においてＩＧＢＴチップ１５−クリップ２０間の半田１８の厚さを確保するようにスタンド部２０ｈによってクリップ２０を支えてリフローを行う。
【０１７６】
ここで、図３６〜図３８は、半導体装置３９の組み立てのリフロー工程時の構造を示しており、クリップ２０に設けられたスタンド部２０ｈの下端部２０ｉを、チップ搭載部であるヒートスプレッダ１９に接触させ、スタンド部２０ｈによってクリップ２０を支えてクリップ２０が下がらないよう支持した状態で半田リフローを行うものであり、これにより、ＩＧＢＴチップ１５−クリップ２０間の半田１８の厚さを確保することができる。
【０１７７】
図３９及び図４０は、クリップ２０と繋がった状態のスタンド部２０ｈの構造を示しており、リフロー終了後に、図３９のＣ部に示す位置でスタンド部２０ｈを切断してクリップ２０の本体部２０ｊから切り離すため、組み立て完了後の半導体装置３９にはスタンド部２０ｈは残らない。本実施の形態３の半導体装置３９では、クリップ２０のスタンド部２０ｈが１つ（１本）のみ設けられている場合であり、このスタンド部２０ｈが第１面２０ａと交差する方向に延在している。
【０１７８】
なお、図３９に示すように、本実施の形態３においても、クリップ２０の本体部２０ｊとスタンド部２０ｈとを繋いだ箇所（Ｃ部の切断箇所）に貫通孔２０ｍが形成されている。これにより、リフロー終了後のスタンド部２０ｈの切断時に容易に切断を行うことができる。
【０１７９】
さらに、クリップ２０の本体部２０ｊとスタンド部２０ｈとを繋いだ箇所（Ｃ部の切断箇所）に、図４０に示すようにＶ溝（他の溝）２０ｋが形成されている。これにより、リフロー終了後のスタンド部２０ｈの切断時にさらに容易に切断を行うことができる。ここで、スタンド部２０ｈの切り離しの切断を容易にする前述の手段である貫通孔２０ｍとＶ溝２０ｋは、両方とも形成されていてもよいし、何れか一方のみが形成されていてもよい。図３９及び図４０に示すように、両方が形成されている場合が切断を容易にする効果が最も大きいことは言うまでもない。
【０１８０】
このように、クリップ２０の本体部２０ｊに、この本体部２０ｊに繋がるスタンド部２０ｈが設けられていることで、その組み立てのリフロー工程で、スタンド部２０ｈによってクリップ２０を支えてリフローを行うことができる。
【０１８１】
なお、本実施の形態３の半導体装置３９の組み立ての詳細については、前記実施の形態２の半導体装置３７の組み立てと同様であるため、その説明は省略する。
【０１８２】
本実施の形態３の半導体装置３９及びその製造方法によれば、実施の形態２の変形例の半導体装置３８と同様に、図３４に示すように、クリップ２０に溝２０ｇが形成されたことで、ＩＧＢＴチップ１５上における半田１８の吸い上がり１８ａを抑制または防止することができ、その結果、ＩＧＢＴチップ１５上の半田１８の厚さを確保することができる。
【０１８３】
また、半導体装置３９の組み立てのリフロー時に、図３８に示すように、クリップ２０に繋がって形成されたスタンド部２０ｈによってクリップ２０を支持してリフローを行うことで、クリップ２０の第１面２０ａとＩＧＢＴチップ１５との間隔を確保してリフローを行うことができ、その結果、ＩＧＢＴチップ１５上の半田１８の厚さを確保することができる。
【０１８４】
したがって、溝２０ｇとスタンド部２０ｈの組み合わせにより、ＩＧＢＴチップ１５上の半田１８の厚さをより確実に確保することができ、パワーサイクル試験等におけるＩＧＢＴチップ１５にかかる熱ストレスをさらに緩和することができる。
【０１８５】
その結果、半導体装置３９におけるチップクラックの発生をさらに低減または防止することができ、半導体装置３９の信頼性をさらに向上させることができる。
【０１８６】
なお、実施の形態３の半導体装置３９において、クリップ２０に形成された溝２０ｇ、もしくはクリップ２０に設けられたスタンド部２０ｈについては、少なくとも何れか一方が形成されていれば良く、必ずしも両方が形成されていなくてもよい。
【０１８７】
以上のようにクリップ２０に形成された溝２０ｇ、もしくはクリップ２０に設けられたスタンド部２０ｈは、１つの半導体チップが組み込まれた半導体装置３９においても効果を得ることが可能である。
【０１８８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１８９】
前記実施の形態１，２では、半導体装置に２つの半導体チップが組み込まれており、かつ第１半導体チップがＩＧＢＴチップであり、第２半導体チップがダイオードチップの場合について説明したが、その反対に、第１半導体チップでダイオードチップで、第２半導体チップがＩＧＢＴチップであってもよい。
【０１９０】
また、半導体装置に組み込まれる半導体チップは、ＩＧＢＴチップやダイオードチップ以外のチップであってもよい。
【０１９１】
また、半導体装置に２つの半導体チップが組み込まれる場合に、クリップ２０に形成される溝２０ｇは、クリップ２０の両方の半導体チップに対応したそれぞれの箇所に形成されていてもよく、あるいは何れか一方の半導体チップに対応した箇所に形成されていてもよい。
【符号の説明】
【０１９２】
１０  半導体装置
１１  封止体
１２  コレクタ端子（外部接続用端子）
１２ａ  開口部
１３  エミッタ端子（外部接続用端子）
１３ａ  開口部
１４  信号端子（外部接続用端子）
１５  ＩＧＢＴチップ（第１半導体チップ）
１５ａ  主面
１５ｂ  裏面
１６  ダイオードチップ（第２半導体チップ）
１６ａ  主面
１６ｂ  裏面
１６ｃ  ダイオード素子
１７  半田
１８  半田
１８ａ  吸い上がり
１９  ヒートスプレッダ（チップ搭載部）
２０  クリップ（板状導体部材）
２０ａ  第１面
２０ｂ  第２面
２０ｃ  稜部
２０ｄ  第３面
２０ｅ  第４面
２０ｆ  稜部
２０ｇ  溝
２０ｈ  スタンド部
２０ｉ  下端部
２０ｊ  本体部
２０ｋ  Ｖ溝（他の溝）
２０ｍ  貫通孔
２０ｎ  第５面
２１，２２  温度検知用端子
２３  外部接続用ゲート端子
２４  ケルビン検知用端子
２５  電流検知用端子
２６  ケルビン検知用端子
２７  半田
２８  ワイヤ
２９  リードフレーム
２９ａ  枠部
３０  半田箔（第１半田）
３１  半田箔（第２半田）
３２  半田ペースト（第３半田）
３６  外装めっき
３７，３８，３９  半導体装置
４０  エミッタ電極
４１  ボンディングパッド
４１ａ  カソード
４２  ボンディングパッド
４２ａ  アノード電極
４３  ボンディングパッド
４３ａ  ゲート電極
４４  ボンディングパッド
４４ａ  コモンエミッタ電極
４５  ボンディングパッド
４５ａ  センスエミッタ電極
４６  コレクタ電極
５０  ＩＧＢＴ
５１  検知用ＩＧＢＴ
５２  温度検知用ダイオード
５４  ｐ+型半導体領域
５５  ｎ+型半導体領域
５６  ｎ-型半導体領域
５７  ｐ型半導体領域
５８  ｎ+型半導体領域
５９  トレンチ溝
６０  ゲート絶縁膜
６１  エミッタ配線
６２  アノード電極
６３  カソード
６４  ｎ+型半導体領域
６５  ｎ-型半導体領域
６６  ｐ型半導体領域
６７  ｐ-型半導体領域
８０  半導体装置
８１  ＩＧＢＴチップ
８２  ダイオードチップ
８３  ヒートスプレッダ
８４，８５  半田
８６  封止体
８７  クリップ
８８  エミッタ端子
８９  半田
９０  接続面
９１  面
９２  水平面
９３  トランジスタチップ
９４  半導体装置
【図１】
2013004943.tif 000003
【図２】
2013004943.tif 000004
【図３】
2013004943.tif 000005
【図４】
2013004943.tif 000006
【図５】
2013004943.tif 000007
【図６】
2013004943.tif 000008
【図７】
2013004943.tif 000009
【図８】
2013004943.tif 000010
【図９】
2013004943.tif 000011
【図１０】
2013004943.tif 000012
【図１１】
2013004943.tif 000013
【図１２】
2013004943.tif 000014
【図１３】
2013004943.tif 000015
【図１４】
2013004943.tif 000016
【図１５】
2013004943.tif 000017
【図１６】
2013004943.tif 000018
【図１７】
2013004943.tif 000019
【図１８】
2013004943.tif 000020
【図１９】
2013004943.tif 000021
【図２０】
2013004943.tif 000022
【図２１】
2013004943.tif 000023
【図２２】
2013004943.tif 000024
【図２３】
2013004943.tif 000025
【図２４】
2013004943.tif 000026
【図２５】
2013004943.tif 000027
【図２６】
2013004943.tif 000028
【図２７】
2013004943.tif 000029
【図２８】
2013004943.tif 000030
【図２９】
2013004943.tif 000031
【図３０】
2013004943.tif 000032
【図３１】
2013004943.tif 000033
【図３２】
2013004943.tif 000034
【図３３】
2013004943.tif 000035
【図３４】
2013004943.tif 000036
【図３５】
2013004943.tif 000037
【図３６】
2013004943.tif 000038
【図３７】
2013004943.tif 000039
【図３８】
2013004943.tif 000040
【図３９】
2013004943.tif 000041
【図４０】
2013004943.tif 000042
【図４１】
2013004943.tif 000043
【図４２】
2013004943.tif 000044
【図４３】
2013004943.tif 000045
【図４４】
2013004943.tif 000046
【図４５】
2013004943.tif 000047
【図４６】
2013004943.tif 000048