(57)【要約】【課題】  電極と半導体層の接触抵抗を下げることで電極を小型化した場合であっても消費電力の増加が抑制された半導体素子を提供することを目的とする。【解決手段】  ｐ型の導電型を有する半導体層に隣接して金属層が設けられた構造を有する半導体素子であって、前記金属層は、前記半導体層に隣接し、Ｓｂ、Ｉｎ、Ｚｎ及びＰｄのうち少なくとも一つの金属を含む第一金属層と、該第一金属層に隣接し、少なくともＢｅ及びＡｕを含む第二金属層と、を有するものであることを特徴とする半導体素子。【選択図】図１
2013004647.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型の導電型を有する半導体層に隣接して金属層が設けられた構造を有する半導体素子であって、前記金属層は、前記半導体層に隣接し、Ｓｂ、Ｉｎ、Ｚｎ及びＰｄのうち少なくとも一つの金属を含む第一金属層と、該第一金属層に隣接し、少なくともＢｅ及びＡｕを含む第二金属層と、を有するものであることを特徴とする半導体素子。
【請求項２】
前記金属層は、前記第二金属層に隣接し、Ｔｉ、Ｗ、Ｍｏ及びＮｉのうち少なくとも一つの金属を含む高融点金属層を有するものであることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記半導体層は、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１、０．４≦ｙ≦０．６）、ＧａＡｓｚＰ１−ｚ（ただし、０≦ｚ≦１）及びＡｌｍＧａ１−ｍＡｓ（ただし、０．３≦ｍ≦１）のいずれか一つからなるものであることを特徴とする請求項１または請求項２に記載の半導体素子。
【請求項４】
前記半導体素子は、基板上に、活性層をｎ型クラッド層及びｐ型クラッド層で挟んだ構造からなる発光層が形成され、該発光層上に、窓層として前記ｐ型の導電型を有する半導体層が形成され、該窓層上に電極として前記金属層が形成された構造を有する発光素子であって、前記活性層、ｎ型クラッド層及びｐ型クラッド層が、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１、０．４≦ｙ≦０．６）からなるものであることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、照明や表示機の光源となる有色の発光ダイオード等に用いられる半導体素子であって、電極と半導体層との接触抵抗を低くすることで電極が小型化された場合でも消費電力の増加を抑制することができる半導体素子に関するものである。
【背景技術】
【０００２】
ＡｌＧａＩｎＰを発光層に持つ発光素子は従来の有色の発光素子に比べて明度が１桁以上異なるほど明るいため、車載照明やＬＣＤバックライトなど従来の発光ダイオード（ＬＥＤ）とは異なる用途で需要が拡大している。ＡｌＧａＩｎＰが直接遷移型であるということも寄与しているが、ＡｌＧａＩｎＰ系の発光層を有する有色ＬＥＤは、ＧａＡｓＰ等で構成された厚い透明な窓層を有しており、素子側面からの光取り出しが、窓層の薄い素子よりも増大するため、外部量子効率が高まっており、高輝度化の実現に寄与している。
【０００３】
その一方、ＬＥＤは面光源ではなく点光源であるため、照明などの用途に使用するには多くの数を集積して使用する必要がある。素子を集積使用するため、ＬＥＤ個々の単価がそのままシステム単価に反映され、ＬＥＤ光源システムは従来の単一光源の照明システムに比べて高価になる傾向にある。従って、素子単体の単価を下げる事がＬＥＤ照明システムの普及を促すためには必要である。ＬＥＤ素子のコストには発光部を形成するための半導体材料コストが多くを占めるため、コストを下げるためには半導体素子のサイズを小さくする事が有効である。半導体素子のサイズを小さくすることで、素子を製造する上でのウェーハの使用面積が減少するため、結果的に材料コストが減少し、素子の単価も下げる事が出来る。
【０００４】
素子のサイズを小さくする上で設計上問題となるのが、ワイヤーボンディングを行うためのパッド電極である。一般的なＬＥＤ素子では、素子の上面及び下面にオーミック接触用の電極を有しており、素子上面にワイヤーボンディングのためのパッド電極が設けられている。このパッド電極の電気的特性はオーミック特性であり、通常、光吸収部として作用する。発光素子を設計する上で光吸収部が存在すると、素子内部で発生した光が吸収部で失われるため、光吸収部を少なくする事は設計上の必須要件である。従って、光吸収部の減少という意味では、パッド電極の面積は極力小さい事が望ましい。
【０００５】
その一方で、電極の面積を小さくすると種々の弊害が発生する。その一つが直列抵抗の増大である。電極材料や熱処理条件を一意に決めれば、原理的に電極材料である金属と半導体の接触抵抗率は一意に決定される。半導体と金属間の直列抵抗は接触抵抗率と電極面積の演算で決定され、電極の面積を小さくするほど、直列抵抗は増大する。従って、直列抵抗を増大させ過ぎることなくパッド電極の面積を小さくするためには、半導体と金属間の接触抵抗率を小さくする事が必要である。
【０００６】
またオーミック接触を実現するためには、非特許文献１に記載されているように、一般に以下の作用が必要である。すなわち（１）電極金属を選ぶなどして半導体と金属の障壁を低くする、（２）界面でのキャリア再結合を増大させる、（３）半導体と金属の障壁厚を薄くしてトンネル電流を増やす、などである。金属と半導体間の障壁は、金属の仕事関数と半導体の酸化膜の厚さの二種類の要素で決まる場合が多い。（３）としては、半導体側のドーピング量を増やすことで、バンドを曲げて障壁を薄くすることも出来るので、半導体側により多くのドーピングを施すことも有効である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−２５６５９９号公報
【特許文献２】特開平１１−１９１６４０号公報
【特許文献３】特開２００８−１６６６７８号公報
【非特許文献】
【０００８】
【非特許文献１】シーエムシー社刊  斉藤省吾代表編集  先端電子材料事典
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そのため、例えば特許文献１には、ＧａＰとのオーミック接触のため、ＡｕＳｂ系合金を用いる事が記載されている。ＡｕＳｂ金属層によるコンタクトでは半導体表面に存在する自然酸化膜をＳｂで溶解することができるため障壁層厚を減じる効果があるが、発明者らの調査によって、ＡｕＳｂ合金を用いてＧａＡｓＰ層やＡｌＧａＡｓ層とコンタクトをとろうとしても接触抵抗は十分に下がらず、効果は十分ではないことがわかった。また、発明者らが同構造の材料を選択して電極の小型化を図ったところ、電極の直列抵抗は従来用いられていた電極材料より増加してしまい、半導体素子の消費電力は増加してしまった。
【００１０】
特許文献２では、ＡｕＰｄ系合金によってオーミックコンタクトを取る方法が示されている。ここで、特許文献２に記載の方法も原理としては特許文献１と同様に酸化膜を溶解して金属と半導体との障壁を下げる効果を狙ったものであるが、発明者らの調査により、その効果は十分ではないことがわかった。また、発明者らが同構造の材料を選択して電極の小型化を図ったところ、電極の直列抵抗は従来用いられていた電極材料より増加してしまい、半導体素子の消費電力は増加してしまった。
【００１１】
特許文献３にはＰｄＩｎによってオーミックコンタクトを取る方法が記載されている。これは、Ｉｎを含む材料を半導体と接触させることで半導体材料をナローギャップ化し、Ｐｄを含む材料を半導体と接触させることで酸化膜を溶解し、金属と半導体との障壁を下げようとする設計思想である。ここで、発明者らは種々の熱処理（シンター）条件を調査したが、ＰｄＩｎのみで従来用いられている材料より直列抵抗を下げる事は困難であることがわかった。
【００１２】
一般にｐ型半導体へ良好なオーミック接触を得るためには、仕事関数が大きな金属材料が必要となる。例えば半導体層の材料がＧａＰの場合、仕事関数が５．１〜５．５と比較的大きい材料であるＡｕを用いてもオーミック接触を得る事は難しい。Ｐｄの仕事関数も５．２〜５．６とＡｕと同程度であるため、特許文献３の方法においては、Ｐｄの仕事関数の効果というよりはＩｎの半導体材料への混入によるナローギャップ効果が大きいと考えられる。
【００１３】
このように、従来技術においては、金属と半導体との接触抵抗を十分に下げ、これによって電極を小型化した場合であっても消費電力の増加が抑制された半導体素子を製造することは極めて困難であった。
【００１４】
本発明は、上記問題に鑑みてなされたものであって、電極と半導体層の接触抵抗を下げることで電極を小型化した場合であっても消費電力の増加が抑制された半導体素子を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明では、ｐ型の導電型を有する半導体層に隣接して金属層が設けられた構造を有する半導体素子であって、前記金属層は、前記半導体層に隣接し、Ｓｂ、Ｉｎ、Ｚｎ及びＰｄのうち少なくとも一つの金属を含む第一金属層と、該第一金属層に隣接し、少なくともＢｅ及びＡｕを含む第二金属層と、を有するものであることを特徴とする半導体素子を提供する。
【００１６】
このようなものであれば、第一金属層に含まれるＳｂ、Ｉｎ、Ｚｎ、Ｐｄにより、半導体層と金属層との間に形成される自然酸化膜を溶解させることができる。また第二金属層に含まれるＢｅが半導体層へと拡散することにより、半導体層表面を高ドープ層とすることができる。そしてこれら二つの効果により、半導体層と金属層との間を流れるトンネル電流を増大させることができ、接触抵抗を下げることができる。さらにこれによって、順方向電圧を上昇させることなく電極が小型化された、発光効率の高い半導体素子とすることができる。
【００１７】
またこのとき、前記金属層は、前記第二金属層に隣接し、Ｔｉ、Ｗ、Ｍｏ及びＮｉのうち少なくとも一つの金属を含む高融点金属層を有するものとすることができる。
【００１８】
このようにすれば、高融点金属層に含まれるＴｉ、Ｗ、Ｍｏ、Ｎｉによって、該高融点金属層が半導体層からのＧａ等の金属の拡散障壁層として作用するため好ましい。
【００１９】
またこのとき、前記半導体層は、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１、０．４≦ｙ≦０．６）、ＧａＡｓｚＰ１−ｚ（ただし、０≦ｚ≦１）及びＡｌｍＧａ１−ｍＡｓ（ただし、０．３≦ｍ≦１）のいずれか一つからなるものとすることができる。
【００２０】
このように、一般的な発光素子の窓層の材料として用いられるＧａＰまたはＧａＡｓに加え、Ａｌの存在により表面に形成される自然酸化膜の厚さも厚く、低い接触抵抗を実現するのが難しい材料であるＡｌＧａＡｓまたはＡｌＡｓや、大きなバンドギャップを有するがゆえに光吸収を起こさないため、オーミックコンタクトを取りづらい材料であるＡｌＧａＩｎＰ、ＡｌＩｎＰまたはＧａＩｎＰからなる半導体層であっても、本発明の半導体素子の半導体層として適応させることができる。
【００２１】
またこのとき、前記半導体素子は、基板上に、活性層をｎ型クラッド層及びｐ型クラッド層で挟んだ構造からなる発光層が形成され、該発光層上に、窓層として前記ｐ型の導電型を有する半導体層が形成され、該窓層上に電極として前記金属層が形成された構造を有する発光素子であって、前記活性層、ｎ型クラッド層及びｐ型クラッド層が、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１、０．４≦ｙ≦０．６）からなるものとすることができる。
【００２２】
このようにすれば、電極面積の小さいより高輝度の半導体素子とすることができるため好ましい。
【発明の効果】
【００２３】
以上説明したように、本発明は、第一金属層により、半導体層と金属層との間に形成される自然酸化膜を溶解させることができ、また第二金属層により、半導体層表面を高ドープとすることができる。そしてこれら二つの効果により、半導体層と金属層との間を流れるトンネル電流を増大させることができ、接触抵抗を下げることができる。さらにこれによって、順方向電圧を上昇させることなく電極を小型化した場合であっても消費電力の増加が抑制された半導体素子とすることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の半導体素子の一例を示した概略断面図である。
【図２】実施例１における発光素子の概略断面図である。
【図３】実施例２における発光素子の概略断面図である。
【図４】実施例３における発光素子の概略断面図である。
【図５】実施例４における発光素子の概略断面図である。
【図６】実施例５における発光素子の概略断面図である。
【図７】実施例６における発光素子の概略断面図である。
【図８】実施例７における発光素子の概略断面図である。
【図９】比較例１における発光素子の概略断面図である。
【図１０】比較例２における発光素子の概略断面図である。
【図１１】比較例３における発光素子の概略断面図である。
【発明を実施するための形態】
【００２５】
前述したように、発光素子の高輝度化を実現するためには、直列抵抗を増大させ過ぎることなく発光素子のパッド電極の面積を小さくすることが有効であり、このためには半導体と電極間の接触抵抗率を小さくする事が必要である。
【００２６】
このような事情に鑑み、本発明者らが発光層を有する半導体素子の電極の接触抵抗率を下げる実験を行い鋭意検討した結果、以下の結論に達した。すなわち、半導体素子における、半導体と電極との界面でのショットキー障壁を極力低くし同時に半導体側のバンドを大きく曲げてトンネル効果を最大にすることができる電極設計が有効であることを見出した。また、半導体側のバンドを大きく曲げるためには、従来、エピタキシャル成長条件を制御して半導体表面のドーピング濃度を高めるか、イオンインプランテーションなどの手法でドーピング材料を表面に打ち込むことにより、半導体表面を高ドープにする事が一般的である。
本発明では、このような処理が不要で、安価でかつ簡便な方法で製造することができる、低抵抗でかつ電極を小型化した場合であっても消費電力の増加が抑制された半導体素子を提供する。
【００２７】
以下に、窓層上に電極として金属層が形成された構造を有する発光素子を例に挙げて本発明の実施形態を図面に基づき詳細に説明するが、本発明はこれのみに限定されるものではない。
【００２８】
まず図１に、基板１上に、活性層３をｎ型クラッド層２及びｐ型クラッド層４で挟んだ構造からなる発光層６が形成され、該発光層６上に、窓層としてｐ型半導体層５が形成され、該窓層上に電極として金属層１０が形成され、前記基板１の、前記発光層６とは反対側の表面上に裏面オーミック電極層１５が形成された構造を有する発光素子２０を示す。
【００２９】
ここで前記活性層３、ｎ型クラッド層２及びｐ型クラッド層４が、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１、０．４≦ｙ≦０．６）からなるものとすれば、製造される発光素子２０がより高輝度なものとなるため好ましい。
また、裏面オーミック電極層１５の材料としては、これに限定されるわけではないが、例えばＡｕＧｅＮｉ合金とすることができる。
【００３０】
また、前記金属層１０は、前記ｐ型半導体層５に隣接し、Ｓｂ、Ｉｎ、Ｚｎ及びＰｄのうち少なくとも一つの金属を含む第一金属層１１と、該第一金属層１１に隣接し、少なくともＢｅ及びＡｕを含む第二金属層１２とを含むものである。この第一金属層１１としては、これに限定されるわけではないが、例えばＡｕＳｂ層、ＡｕＺｎ層、ＡｕＩｎ層、ＡｕＰｄ層、ＰｄＩｎ層等を用いることができる。
【００３１】
この第一金属層１１に含まれるＳｂ、Ｉｎ、Ｚｎ、Ｐｄにより、前記ｐ型半導体層５と金属層１０の界面における自然酸化膜が溶解される。また、前記第二金属層１２に含まれるＢｅがｐ型半導体層５へと拡散することにより、該ｐ型半導体層５の表面が高ドープ層となる。そしてこれら二つの効果により、電圧をかけた際にｐ型半導体層５と金属層１０との間を流れるトンネル電流を増大させることができ、接触抵抗を下げることができる。
【００３２】
また、このようにしてＢｅがｐ型半導体層５へと拡散することにより、該ｐ型半導体層５の表面が高ドープ層となるため、本発明の半導体素子は、従来のようにエピタキシャル成長条件を制御するか、イオンインプランテーション等の手法を用いて前記ｐ型半導体層５のドーピング濃度を高める必要はなく、安価でかつ簡便な方法で製造できるものである。
【００３３】
ここで、前記第一金属層１１のＳｂ、Ｉｎ、Ｚｎ及びＰｄのうち少なくとも一つの金属の組成比は、これに限定されるわけではないが、例えば１％以上、好ましくは２０％以上とすることができる。ｐ型半導体層５と金属層１０との界面に形成される自然酸化膜の厚さは５〜５０ｎｍ程度であり、上記金属が過剰に存在しても酸化膜除去効果は過剰には起こらない。化合物半導体の自然酸化膜はＳｉ酸化膜と比べて比較的厚く、保管条件や処理条件によって厚さも異なる事から、上記金属の含有量はより多い方が好ましいが、適切な含有量が確保されていれば良いため、上記金属の含有量が少ない蒸着源を用いて第一金属層１１を形成するときは膜厚を厚く設定し、上記金属の含有量が多い蒸着源を用いる場合には膜厚を薄く設定しても良い。
【００３４】
このとき、前記第二金属層１２のＢｅ組成比は、これに限定されるわけではないが、例えば１％以上とすることができる。前述したように、前記第二金属層１２の作用は、ｐ型半導体層５への高濃度Ｂｅドーピングであるため、ｐ型半導体層５の最表面のＢｅ濃度が高くなるように材料選択をすべきである。従って、製造コストや製造される素子への影響を考慮しつつ、できる限り前記第二金属層１２のＢｅ含有濃度を高くすることが望ましい。
【００３５】
ここで、前記金属層１０は、前記第二金属層１２に隣接し、Ｔｉ、Ｗ、Ｍｏ及びＮｉのうち少なくとも一つの金属を含む高融点金属層１３を有するものとしても良い。この高融点金属層１３に含まれるＴｉ、Ｗ、Ｍｏ、Ｎｉによって、該高融点金属層１３はｐ型半導体層５からのＧａ等の金属の拡散障壁層として作用する。
また、ワイヤーボンディングにより電極を形成する際には、前記金属層１０は、Ａｕ等からなる緩衝層１４を有するものとしても良い。
【００３６】
ここで、前記金属層１０の厚さとしては、これに限定されるわけではないが、例えば第一金属層１１、第二金属層１２及び高融点金属層１３をそれぞれ２００ｎｍ〜４００ｎｍとし、緩衝層１４を８００〜１２００ｎｍとすることができる。
また、前記金属層１０の形成方法としては、これに限定されるわけではないが、例えばスパッタリングや真空蒸着（ボート法、電子ビーム法等）を用いて形成することができる。
【００３７】
ここで、前記ｐ型半導体層５は、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１、０．４≦ｙ≦０．６）、ＧａＡｓｚＰ１−ｚ（ただし、０≦ｚ≦１）及びＡｌｍＧａ１−ｍＡｓ（ただし、０．３≦ｍ≦１）のいずれか一つからなるものとすることができる。
【００３８】
ＡｌＧａＡｓはＧａＡｓＰと同様に、発光層から出た光を吸収しない物性を有するが、Ａｌの存在により自然酸化膜の厚さも厚くなり易く、低い接触抵抗を実現するのは難しい材料である。
また、ＡｌＧａＩｎＰもＡｌＧａＡｓやＧａＡｓＰと同様に、発光層から出た光を吸収しない物性を有するが、ＡｌＧａＡｓやＧａＡｓＰと大きく異なる点は、ＡｌＧａＡｓやＧａＡｓＰは間接遷移型の物性ゆえに発光層から発した光の光吸収を起こさないが、ＡｌＧａＩｎＰは発光層より発した光よりも大きなバンドギャップを有するがゆえに光吸収を起こさないという特徴を有する点である。従って、バンドギャップが大きいゆえに、従来はサイズの小さい電極ではオーミックコンタクトを取りづらいという特徴がある。
【００３９】
しかし本発明においては、前述したようなＡｌＧａＡｓやＧａＡｓＰ、ＡｌＧａＩｎＰ等からなるｐ型半導体層であっても適応させることができ、金属層１０とｐ型半導体層５との接触抵抗が下げられ、電極を小型化した場合であっても消費電力の増加が抑制された発光素子２０となる。
【実施例】
【００４０】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
【００４１】
（実施例１）
図２に示すように、まずｎ型ＧａＰ基板上に（Ａｌ０．８５Ｇａ０．１５）０．４５Ｉｎ０．５５Ｐからなるｎ型クラッド層、（Ａｌ０．１Ｇａ０．９）０．４５Ｉｎ０．５５Ｐからなる活性層、（Ａｌ０．８５Ｇａ０．１５）０．４５Ｉｎ０．５５Ｐからなるｐ型クラッド層、ＧａＰからなるｐ型半導体層を有する発光素子ウェーハを準備した。このような発光素子ウェーハを有機洗浄し、該発光素子ウェーハ上に電極として同一チャンバーで連続的に、ＡｕＳｂ層（第一金属層）、ＡｕＢｅ層（第二金属層）、Ｔｉ層（高融点金属層）、Ａｕ層（緩衝層）からなる金属層を、ボート法によって形成した。これら各層の厚さはそれぞれ３００ｎｍ、３００ｎｍ、３００ｎｍ、１０００ｎｍとした。また、ＡｕＳｂ層のＳｂ組成は２０質量％とし、ＡｕＢｅ層のＢｅ組成は１質量％とした。そして最後にＡｕＧｅＮｉ合金からなる裏面オーミック電極層を形成し、ダイシングにより発光素子を完成させた。
【００４２】
このようにして製造した１００個の発光素子それぞれに対するＶｆ値［Ｖ］、出力（ＰＯ）［ｍＷ］及び入力電力に対する出力特性（ＰＯ／Ｗ）［％］を計測し、これらの平均値を示した。この結果を下記表１、表２及び表３に示す。尚、Ｖｆ値、ＰＯ及びＰＯ／Ｗは２０ｍＡ通電時の値として示し、発光素子のサイズは直径２１０μｍ、電極のサイズは直径９０μｍとした。
【００４３】
（実施例２）
図３に示すように、第一金属層をＡｕＺｎ層としたこと以外は、各層の膜厚及び下部発光層構造は実施例１の場合と同様の構造を用いて発光素子を完成させた。尚、Ｚｎの含有量は１６質量％とした。
【００４４】
このようにして製造した１００個の発光素子それぞれに対するＶｆ値、ＰＯ及びＰＯ／Ｗを実施例１と同様に計測し、これらの平均値を示した。この結果を下記表１、表２及び表３に示す。
【００４５】
（実施例３）
図４に示すように、第一金属層をＡｕＩｎ層としたこと以外は、各層の膜厚及び下部発光層構造は実施例１の場合と同様の構造を用いて発光素子を完成させた。尚、ＡｕＩｎ層を形成する際にＡｕＩｎ合金を用いず、ＡｕとＩｎを同一蒸着ボート上で溶融させて同時に飛ばす方法を採用した。また溶融前のＩｎの比率は５０質量％に設定した。
【００４６】
このようにして製造した１００個の発光素子それぞれに対するＶｆ値、ＰＯ及びＰＯ／Ｗを実施例１と同様に計測し、これらの平均値を示した。この結果を下記表１、表２及び表３に示す。
【００４７】
（実施例４）
図５に示すように、第一金属層をＡｕＰｄ層としたこと以外は、各層の膜厚及び下部発光層構造は実施例１の場合と同様の構造を用いて発光素子を完成させた。尚、ＡｕＰｄ層を形成する際にＡｕＰｄ合金を用いず、ＡｕとＰｄを同一蒸着ボート上で溶融させて同時に飛ばす方法を採用した。また溶融前のＰｄの比率は１質量％に設定した。
【００４８】
このようにして製造した１００個の発光素子それぞれに対するＶｆ値、ＰＯ及びＰＯ／Ｗを実施例１と同様に計測し、これらの平均値を示した。この結果を下記表１、表２及び表３に示す。
【００４９】
（実施例５）
図６に示すように、第一金属層をＰｄＩｎ層としたこと以外は、各層の膜厚及び下部発光層構造は実施例１の場合と同様の構造を用いて発光素子を完成させた。尚、ＰｄＩｎ層を形成する際にＰｄＩｎ合金を用いず、ＰｄとＩｎを同一蒸着ボート上で溶融させて同時に飛ばす方法を採用した。また溶融前のＰｄの比率は５０質量％に設定した。
【００５０】
このようにして製造した１００個の発光素子それぞれに対するＶｆ値、ＰＯ及びＰＯ／Ｗを実施例１と同様に計測し、これらの平均値を示した。この結果を下記表１、表２及び表３に示す。
【００５１】
（実施例６）
図７に示すように、ｐ型半導体層をｐ型Ａｌ０．５Ｇａ０．５Ａｓ層としたこと以外は、各層の膜厚及び下部発光層構造は実施例１の場合と同様の構造を用いて発光素子を完成させた。
【００５２】
このようにして製造した１００個の発光素子それぞれに対するＶｆ値、ＰＯ及びＰＯ／Ｗを実施例１と同様に計測し、これらの平均値を示した。この結果を下記表１、表２及び表３に示す。
【００５３】
（実施例７）
図８に示すように、ｐ型半導体層をｐ型（Ａｌ０．１Ｇａ０．９）０．４５Ｉｎ０．５５Ｐ層としたこと以外は、各層の膜厚及び下部発光層構造は実施例１の場合と同様の構造を用いて発光素子を完成させた。
【００５４】
このようにして製造した１００個の発光素子それぞれに対するＶｆ値、ＰＯ及びＰＯ／Ｗを実施例１と同様に計測し、これらの平均値を示した。この結果を下記表１、表２及び表３に示す。
【００５５】
（比較例１）
図９に示すように、電極として金属層をＡｕＢｅ層、Ａｕ層、Ｔｉ層、Ａｕ層からなるものとしたこと以外は、各層の膜厚及び下部発光層構造は実施例１の場合と同様の構造を用いて発光素子を完成させた。
【００５６】
このようにして製造した１００個の発光素子それぞれに対するＶｆ値、ＰＯ及びＰＯ／Ｗを実施例１と同様に計測し、これらの平均値を示した。この結果を下記表１、表２及び表３に示す。
【００５７】
（比較例２）
図１０に示すように、電極として金属層をＡｕＢｅ層、Ａｕ層、Ｔｉ層、Ａｕ層からなるものとしたこと以外は、各層の膜厚及び下部発光層構造は実施例６の場合と同様の構造を用いて発光素子を完成させた。
【００５８】
このようにして製造した１００個の発光素子それぞれに対するＶｆ値、ＰＯ及びＰＯ／Ｗを実施例１と同様に計測し、これらの平均値を示した。この結果を下記表１、表２及び表３に示す。
【００５９】
（比較例３）
図１１に示すように、電極として金属層をＡｕＢｅ層、Ａｕ層、Ｔｉ層、Ａｕ層からなるものとしたこと以外は、各層の膜厚及び下部発光層構造は実施例７の場合と同様の構造を用いて発光素子を完成させた。
【００６０】
このようにして製造した１００個の発光素子それぞれに対するＶｆ値、ＰＯ及びＰＯ／Ｗを実施例１と同様に計測し、これらの平均値を示した。この結果を下記表１、表２及び表３に示す。
【００６１】
【表１】
2013004647.tif 000003
【００６２】
【表２】
2013004647.tif 000004
【００６３】
【表３】
2013004647.tif 000005
【００６４】
比較例１のように、従来電極構造で直径２１０μｍのサイズの素子を作成すると、２．２［Ｖ］前後のＶｆ値を示すが、実施例１〜５の結果より、本発明の構造に変更すると５％程度Ｖｆ値が減少している事がわかる。比較例１においては、本発明の第一金属層に当たる層が形成されていないため、ｐ型半導体層表面への高ドーピング効果しか示さず、２．２［Ｖ］程度までしかＶｆ値を下げる事が出来ない。また、これによって表面のバンドを曲げることでトンネル電流を増大し、ｐ型半導体層と電極との界面における接触抵抗をある程度下げる事は出来るが、ｐ型半導体層と電極との界面に形成される自然酸化膜を除去する事は出来ていない。ｐ型半導体層表面の高ドーピング効果によって半導体のバンドを曲げてトンネル電流を増大させても、自然酸化膜の存在によって電極である金属層との距離が開いて、トンネル電流が減少したものと考えられる。
【００６５】
本発明は、ｐ型半導体層表面が高ドープであることに加え、トンネル電流を減少させる要素である自然酸化膜を効果的に極薄膜化する事が出来ているため、自然酸化膜が存在しない状態と同等の状態でトンネル電流が流れ、半導体層と金属層の直列抵抗は低くなっている。このため、順方向電圧を上昇させることなく電極を小型化した場合であっても消費電力の増加が抑制された半導体素子となる。尚、自然酸化膜の厚さは、原理的にゼロ以下にすることはできないので、実施例１〜５で同等の効果、Ｖｆ値を示している。
【００６６】
また、比較例２の電極構造ではＶｆ値が２．３６［Ｖ］であるのに対して、実施例６の電極構造では２．１４［Ｖ］までＶｆ値が減少している事がわかる。また比較例３の電極構造では３．６８［Ｖ］であるのに対して、実施例７の電極構造では２．３１［Ｖ］までＶｆ値が減少している事がわかる。これらの結果より、Ａｌの存在により表面に形成される自然酸化膜の厚さも厚く、低い接触抵抗を実現するのが難しい材料であるＡｌＧａＡｓまたはＡｌＡｓや、大きなバンドギャップを有するがゆえに光吸収を起こさないため、オーミックコンタクトを取りづらい材料であるＡｌＧａＩｎＰ、ＡｌＩｎＰまたはＧａＩｎＰからなる半導体層であっても、本発明ではＶｆ値を下げることができることがわかる。尚、実施例７のＶｆ値が実施例１〜６のＶｆ値に比べて高くなっているのは、バンドギャップが大きいためであると推定される。
【００６７】
また、電極被覆率が実施例１−７、比較例１−３で同一設計であるため、表２に示されるように、ＰＯに微妙な上昇傾向はあるものの、顕著な違いはない。しかし、ＶＦが低下すればＰＯが同程度であってもＰＯ／Ｗは上昇するため、表３に示されるように、本発明電極を用いることで、１〜８％のＰＯ／Ｗ上昇が実現していることがわかる。すなわち、本発明の金属層を有する半導体素子であれば、従来の半導体素子と同等の輝度を有しながらも消費電力の増加を抑制できることがわかる。
なお、低電流源での駆動回路で使用するＬＥＤにおいては、ＰＯ／Ｗの傾向は保持されるため、電極面積を小さくすることで、ＰＯの上昇を図るＬＥＤ設計ができることはいうまでもない。
【００６８】
なお、本発明は上述した実施の形態に限定されるものではない。上述の実施の形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様の効果を奏するものはいかなるものであっても、本発明の技術的範囲に包含されることは無論である。
【符号の説明】
【００６９】
１…基板、  ２…ｎ型クラッド層、  ３…活性層、  ４…ｐ型クラッド層、
５…ｐ型半導体層、  ６…発光層、  １０…金属層、  １１…第一金属層、
１２…第二金属層、  １３…高融点金属層、  １４…緩衝層、
１５…裏面オーミック電極層、  ２０…発光素子。
【図１】
2013004647.tif 000006
【図２】
2013004647.tif 000007
【図３】
2013004647.tif 000008
【図４】
2013004647.tif 000009
【図５】
2013004647.tif 000010
【図６】
2013004647.tif 000011
【図７】
2013004647.tif 000012
【図８】
2013004647.tif 000013
【図９】
2013004647.tif 000014
【図１０】
2013004647.tif 000015
【図１１】
2013004647.tif 000016