(57)【要約】【課題】チップサイズを減らすディスプレイドライバ及びその製造方法を提供する。【解決手段】本発明のディスプレイドライバは、シフティングされたクロックに基づいて並列のＲＧＢデータを受信するデータラッチ部、データラッチ部に格納されたデータをガンマ基準電圧を利用してアナログデータに変換するデジタルアナログ変換機、及び変換されたアナログデータを対応する出力パッドへ出力する出力バッファ部を含み、出力バッファ部は出力パッドの各々に対応する共有スイッチを含み、出力パッドは共有スイッチを通じて共有パッドに連結され、共有パッドは導電性物質を有するフィルムを通じて互いに連結される。【選択図】  図１
2013122596.tif 000002
【特許請求の範囲】
【請求項１】
クロックと直列のＲＧＢデータを受信して並列のＲＧＢデータを出力する直並列変換機と、
前記クロック受信して順次的にシフティングし、前記シフティングされたクロックを格納するシフトレジスタ部と、
前記シフティングされたクロックに基づいて前記並列のＲＧＢデータを受信するデータラッチ部と、
前記データラッチ部に格納されたデータをガンマ基準電圧を利用してアナログデータに変換するデジタルアナログ変換機と、
前記変換されたアナログデータを対応する出力パッドへ出力する出力バッファ部と、を含み、
前記出力バッファ部は前記出力パッド各々に対応する共有スイッチを含み、
前記出力パッドは前記共有スイッチを通じて共有パッドに連結され、
前記共有パッドは導電性物質を有するフィルムを通じて互に連結されるディスプレイドライバ。
【請求項２】
前記共有スイッチは、前記出力パッドの電荷を共有するか、或いは前記出力パッド各々に対応するチャンネルのテスト動作を遂行する時に利用される請求項１に記載のディスプレイドライバ。
【請求項３】
前記テスト動作はウエハーレベル段階のＥＤＳ（Ｅｌｅｃｔｒｉｃａｌ  Ｄｉｅ  Ｓｏｒｔｉｎｇ）テスト動作を含む請求項２に記載のディスプレイドライバ。
【請求項４】
前記テスト動作は、
前記出力パッドの各々に対応するチャンネルの中で奇数チャンネルを、前記共有パッドを利用してテストし、
前記出力パッドの各々に対応するチャンネルの中で偶数チャンネルを、前記共有チャンネルを利用してテストする請求項２に記載のディスプレイドライバ。
【請求項５】
前記テスト動作後の前記ディスプレイドライバの組立の際に、前記共有パッドは前記導電性物質を有するフィルムによって互に連結される請求項２に記載のディスプレイドライバ。
【請求項６】
前記共有スイッチの中の少なくとも２つは前記共有パッドの中のいずれか１つに連結される請求項１に記載のディスプレイドライバ。
【請求項７】
前記出力バッファ部は前記出力パッドの各々に対応する出力バッファを含み、
前記出力バッファの各々は、
前記アナログデータを受信する正入力端と、出力端に連結された負入力端とを有する増幅器と、
前記出力端に連結され、前記増幅器の出力をスイッチング制御信号に応答して対応する出力パッドへ出力する出力スイッチと、
前記出力パッドに連結され、共有制御信号に応答して前記出力パッドを対応する共有パッドに連結する共有スイッチングを含む請求項６に記載のディスプレイドライバ。
【請求項８】
前記共有パッドの中のいずれか１つに第１出力パッドに対応する第１チャンネルと第２出力パッドに対応する第２チャンネルとが連結され、
前記第１チャンネルと前記第２チャンネルとは互に隣接する請求項７に記載のディスプレイドライバ。
【請求項９】
前記導電性物質を有するフィルムは２．１６Ω以下の抵抗値を有する請求項１に記載のディスプレイドライバ。
【請求項１０】
ディスプレイドライバの製造方法において、
共有パッドの各々に対応する少なくとも２つの共有スイッチを利用してチャンネルに対するテスト動作を遂行する段階と、
前記テスト動作の以後組立動作の時、前記共有パッドを導電性物質を有するフィルムを通じて互に連結する段階と、を含み、
前記テスト動作を遂行する段階は、
前記チャンネルの中の奇数チャンネルに対するテスト動作を遂行する段階と、
前記チャンネルの中の偶数チャンネルに対するテスト動作を遂行する段階と、を含む製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディスプレイドライバ及びその製造方法に関する。
【背景技術】
【０００２】
表示装置は小型化、低消費電力の長所を有し、ノート型コンピューター及びＬＣＤＴＶ等に利用されている。特に、スイッチ素子として薄膜トランジスタ（ＴＦＴ：ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）を利用するアクティブマトリックスタイプ（ａｃｔｉｖｅ  ｍａｔｒｉｘ  ｔｙｐｅ）の液晶表示装置は動画を表示するのに適している。
【０００３】
一般的に、表示装置は映像信号を表示するための表示パネル部と、映像信号を受信して表示できるように処理するための駆動回路部等とで構成される。表示パネル部には映像信号を表示するために表示パネル等が装着される。そして、駆動回路部には映像信号を受信して表示できるように処理するための映像処理部と、表示パネル部及び映像処理部へ電源を供給するための電源部等が装着される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許公開第２０１１／０１４８８９３号公報
【特許文献２】米国特許公開第２００６／０２７９３５６号公報
【特許文献３】米国特許公開第２０１０／０２４１９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的はチップサイズを減らすディスプレイドライバ及びその製造方法を提供することにある。
本発明の目的はセルピッチ効率性を極大化させるディスプレイドライバ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の実施形態によるディスプレイドライバは、クロックと直列のＲＧＢデータとを受信して並列のＲＧＢデータを出力する直並列変換機と、前記クロック受信して順次的にシフティングし、前記シフティングされたクロックを格納するシフトレジスタ部と、前記シフティングされたクロックに基づいて前記並列のＲＧＢデータを受信するデータラッチ部と、前記データラッチ部に格納されたデータをガンマ基準電圧を利用してアナログデータに変換するデジタルアナログ変換機と、前記変換されたアナログデータを対応する出力パッドへ出力する出力バッファ部と、を含み、前記出力バッファ部は前記出力パッドの各々に対応する共有スイッチを含み、前記出力パッドは前記共有スイッチを通じて共有パッドに連結され、前記共有パッドは導電性物質を有するフィルムを通じて互に連結される。
【０００７】
実施形態において、前記デジタルアナログ変換機は、極性信号に応答して前記格納されたデータに対応する正電圧及び負電圧を交互に出力し、前記正電圧は基準電圧より高く、前記負電圧は前記基準電圧より低い。
実施形態において、前記共有スイッチは、前記出力パッドの電荷を共有するか、或いは前記出力パッドの各々に対応するチャンネルのテスト動作を遂行する時に利用される。
【０００８】
実施形態において、前記テスト動作はウエハーレベル段階のＥＤＳ（Ｅｌｅｃｔｒｉｃａｌ  Ｄｉｅ  Ｓｏｒｔｉｎｇ）テスト動作を含む。
実施形態において、前記テスト動作は、前記出力パッドの各々に対応するチャンネルの中で奇数チャンネルを前記共有パッドを利用してテストし、前記出力パッドの各々に対応するチャンネルの中で偶数チャンネルを前記共有チャンネルを利用してテストする。
【０００９】
実施形態において、前記テスト動作後の前記ディスプレイドライバの組立の際に、前記共有パッドは前記導電性物質を有するフィルムによって互に連結される。
実施形態において、前記共有スイッチの中の少なくとも２つは前記共有パッドの中のいずれか１つに連結される。
【００１０】
実施形態において、前記出力バッファ部は前記出力パッドの各々に対応する出力バッファを含み、前記出力バッファの各々は、前記アナログデータを受信する正入力端と、出力端に連結された負入力端を有する増幅器と、前記出力端に連結され、前記増幅器の出力をスイッチング制御信号に応答して対応する出力パッドに出力する出力スイッチと、前記出力パッドに連結され、共有制御信号に応答して前記出力パッドを対応する共有パッドに連結する共有スイッチと、を含む。
【００１１】
実施形態において、前記共有パッドの中のいずれか１つに第１出力パッドに対応する第１チャンネルと第２出力パッドに対応する第２チャンネルとが連結され、前記第１チャンネルと前記第２チャンネルとは互に隣接する。
実施形態において、前記共有パッドの個数は６である。
実施形態において、前記共有パッドは前記ディスプレイドライバの内部チップ外殻に配置される。
【００１２】
実施形態において、前記共有パッドは前記導電性物質を有するフィルムによって互に連結される時、少なくとも１つのダミーパッドが前記共有パッドのように互に連結される。
実施形態において、前記導電性物質を有するフィルムは２．１６Ω以下の抵抗値を有する。
【００１３】
本発明の実施形態によるディスプレイドライバの製造方法は、共有パッドの各々に対応する少なくとも２つの共有スイッチを利用してチャンネルに対するテスト動作を遂行する段階と、前記テスト動作以後組立動作の時前記共有パッドを導電性物質を有するフィルムを通じて互に連結する段階と、を含む。
実施形態において、前記テスト動作を遂行する段階は、前記チャンネルの中の奇数チャンネルに対するテスト動作を遂行する段階と、前記チャンネルの中の偶数チャンネルに対するテスト動作を遂行する段階と、を含む。
【発明の効果】
【００１４】
本発明によるディスプレイドライバ及びその製造方法は、テスト及び共有機能を有する共有スイッチを包含することによって、別のテストスイッチを要しない。したがって、本発明のディスプレイドライバは、従来のそれと比較してテストスイッチを除去することによって、シュリンク特性を良くなるようにし、かつ、セルピッチの効率性を増大させる。
また、本発明によるディスプレイドライバ及びその製造方法は、低抵抗を有する導電性物質を有するフィルムを通じて連結された共有パッドを具備することによって、電荷共有機能を向上させる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態によるディスプレイドライバを例示的に示すブロック図である。
【図２】図１に図示された出力バッファ部を例示的に示す図である。
【図３】本発明の実施形態によるディスプレイドライバの製造方法を例示的に示すフローチャートである。
【図４】図３に図示されたテスト段階を例示的に示す図である。
【図５】図３に図示された共有パッドの連結段階を例示的に示す図である。
【図６】本発明の実施形態による出力パッド及び共有パッドの配置を例示的に示す図である。
【図７】本発明の実施形態によるチップ製造の際に利用されるフィルムを例示的に示す図である。
【図８】本発明の実施形態による表示装置を例示的に示すブロック図である。
【図９】本発明の実施形態によるデータ処理システムを例示的に示すブロック図である。
【発明を実施するための形態】
【００１６】
以下、本発明が属する技術分野で通常の知識を有する者が、本発明の技術的思想を容易に実施できるように、本発明の実施形態を添付の図面を参照して説明する。
図１は本発明の実施形態によるディスプレイドライバ１００を例示的に示すブロック図である。図１を参照すれば、ディスプレイドライバ１００は直列並列変換機１１０、シフトレジスタ部１２０、データラッチ部１３０、デジタルアナログ変換機１４０及び出力バッファ部１５０を含む。
【００１７】
直列並列変換機１１０は、少なくとも１つのクロックとＲＧＢデータとを直列化された低電圧差動信号（ｌｏｗ  ｖｏｌｔａｇｅ  ｄｉｆｆｅｒｅｎｔｉａｌ  ｓｉｇｎａｌｉｎｇ）方式で受信して、並列ＲＧＢデータに変換する。
シフトレジスタ部１２０は直列並列変換機１１０からクロックを受信して順次的にシフティングする。ここで、クロックはシフトレジスタ部１２０の出力を同期化させるのに利用される。
【００１８】
データラッチ部１３０は複数のラッチ回路（図示せず）を含む。ラッチ回路の各々は、シフトレジスタ部１２０から出力されたクロックと、直列並列変換機１１０から出力された並列化されたＲＧＢデータとを受信する。即ち、データラッチ部１３０は、シフティングされたクロックに基づいて、ラッチ回路の一端から他端まで順次的に並列化されたＲＧＢデータを格納する。
【００１９】
デジタルアナログ変換機１４０は、データラッチ部１３０に格納された並列化されたＲＧＢデータ（１つのゲートラインに対応するデータ）をガンマ基準電圧ＶＧ１〜ＶＧｋ（ｋは自然数）を利用してアナログデータ（言い換えれば、階調電圧：ｇｒａｙ  ｓｃａｌｅ  ｖｏｌｔａｇｅｓと称される）に変換する。デジタルアナログ変換機１４０は、変換されたアナログデータに対応する正電圧及び負電圧を、極性信号（ＰＯＬ）に応答して交互に出力する。ここで、正電圧は基準電圧より高く、負電圧は基準電圧より低い。
出力バッファ部１５０は複数の出力バッファ（図示せず）を含む。出力バッファの各々は、アナログ変換機１４０で変換されたアナログデータを対応するピクセルへ出力する増幅器を含む。
【００２０】
実施形態において、出力バッファの各々は２チャンネルドライビング（２  ｃｈａｎｎｅｌ  ｄｒｉｖｉｎｇ）構造であり得る。ここで、２チャンネルドライビング構造についての詳細は、三星電子からの出願であり、この出願の先行技術文献である特許文献１で説明される。
出力バッファは複数の出力パッドＰ１〜Ｐｎ（ｎは１より大きい整数であり、出力バッファの個数である）を通じて駆動信号Ｙ１〜Ｙｎを出力する。
【００２１】
出力バッファは、駆動信号Ｙ１〜Ｙｎに対応する出力ラインの電荷を共有するための共有スイッチＳＳＷ１〜ＳＳＷｎを含む。一方、電荷共有スキームについての詳細は、三星電子からの出願であり、この出願の先行技術文献である特許文献２で説明される。
共有スイッチＳＳＷ１、…、ＳＳＷｎの中で少なくとも２つは、少なくとも１つの共有パッドＳＰ１〜ＳＰｉ（ｉは１より大きい整数であり、ｎより同一であるか、或いは小さい）に連結される。例えば、図１に示したように、第１及び第２共有スイッチＳＳＷ１、ＳＳＷ２は第１共有パッドＳＰ１に連結される。
【００２２】
また、共有スイッチＳＳＷ１、…、ＳＳＷｎはウエハーレベル段階のテスト動作の時、テストスイッチとして利用され得る。
また、共有パッドＳＰ１〜ＳＰｉは導電性物質を有するフィルム（例えば、ＦＬＲ：ｆｉｌｍ  ｌｅｖｅｌ  ｒｏｕｔｉｎｇ）を通じて連結される。以下では説明を簡単にするために導電性物質を有するフィルムをＦＬＲと称する。図１ではＦＬＲを通じて連結された共有パッドＳＰ１〜ＳＰｉが１つのみ示されているが、ＦＬＲを通じて連結された共有パッドは、少なくとも２つ以上存在することができる。
実施形態において、ＦＬＲは２．１６Ω以下の抵抗値を有する。
【００２３】
図１に図示された導電性物質を有するフィルムはＦＬＲに制限されない。本発明に用いられる導電性物質を有するＴＡＢ（ｔａｐｅ  ａｕｔｏｍａｔｅｄ  ｂｏｎｄｉｎｇ）或いはＣＯＦ（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）方式によりＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）を具現できる何らかの種類のフィルムであればよい。例えば、導電性物質を有するフィルムは、ポリイミド（ｐｏｌｙｉｍｉｄｅ）の上に銅（ｃｏｐｐｅｒ）が電解銅薄されたフィルム（ＴＡＢ）或いは電解鍍金されたフィルム（ＣＯＦ）であり得る。
【００２４】
実施形態において、共有パッドＳＰ１〜ＳＰｉの連結動作は、ウエハーレベル段階のテスト動作以後にチップ（例えば、ｄｉｓｐｌａｙ  ｄｒｉｖｅｒ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ；ＤＤＩ）製造段階で遂行できる。
整理すれば、共有スイッチＳＳＷ１、…、ＳＳＷｎはテスト機能及び電荷共有機能を遂行する。
【００２５】
一般的なディスプレイドライバは、テスト時間を短縮するために各チャンネル毎にテストのためのテストスイッチを含む。このようなテストスイッチは高電圧を処理するので、シュリンク（ｓｈｒｉｎｋ）が発生する恐れがある。また、このようなテストスイッチの存在はセルピッチ（ｃｅｌｌ  ｐｉｔｃｈ）の制約になり、フルチップ（ｆｕｌｌ  ｃｈｉｐ）の配置において、効率性が低下する。
【００２６】
本発明によるディスプレイドライバ１００はテスト及び共有機能を有する共有スイッチＳＳＷ１、…、ＳＳＷｎを包含することによって、別のテストスイッチを要しない。したがって、本発明のディスプレイドライバ１００は、従来のそれと比較してテストスイッチを除去することによって、シュリンク特性を良くし、セルピッチの効率性を増大させる。
さらに、本発明によるディスプレイドライバ１００は低抵抗を有するＦＬＲを通じて連結された共有パッドＳＰ１〜ＳＰｉを具備することによって、電荷共有機能を向上させ得る。
【００２７】
図２は図１に図示された出力バッファ部１５０を例示的に示す図面である。図２を参照すれば、出力バッファ部１５０は複数の出力バッファＯＢ１〜ＯＢｎを含む。
第１出力バッファＯＢ１は増幅器ＡＭＰ１、出力スイッチＯＳＷ１、及び共有スイッチＳＳＷ１を含む。増幅器ＡＭＰ１は、電圧Ｖｉｎ１を受信する正入力端（＋）と出力端に連結された負入力端（−）とを含む。ここで、電圧Ｖｉｎ１はデジタルアナログ変換機１４０から出力される。出力スイッチＯＳＷ１は、出力制御信号に応答して増幅器ＡＭＰ１の出力を第１出力パッドＰ１へ伝達する。共有スイッチＳＳＷ１は、共有制御信号に応答して第１出力パッドＰ１を第１共有パッドＳＰ１に連結する。残りの出力バッファＢ２〜ＯＢｎも第１出力バッファＯＢ１と類似な構造で具現される。
【００２８】
第１出力バッファＯＢ１と第２出力バッファＯＢ２とは、電荷を共有するための第１共有パッドＳＰ１に各々の共有スイッチＳＳＷ１、ＳＳＷ２を通じて連結される。第３出力バッファＯＢ３と第４出力バッファＯＢ４とは、電荷を共有するための第２共有パッドＳＰ２に各々の共有スイッチＳＳＷ３、ＳＳＷ４を通じて連結される。同様に、第ｎ−１出力バッファＯＢｎ−１及び第ｎ出力バッファＯＢｎは、電荷を共有するための第ｉ共有パッドＳＰｉに各々の共有スイッチＳＳＷｎ−１、ＳＳＷｎを通じて連結される。
また、第１乃至第ｉ共有パッドＳＰ１〜ＳＰｉは、ＦＬＲを通じて連結される。
【００２９】
本発明による出力バッファ１５０は、共有パッドＳＰ１〜ＳＰｉの中でいずれか１つに、少なくとも２つの共有スイッチＳＳＷ１〜ＳＳＷｎが連結される。
図３は本発明の実施形態によるディスプレイドライバ１００の製造方法を例示的に示すフローチャートである。図１乃至図３を参照すれば、ディスプレイドライバ１５０の製造方法は次の通りである。
【００３０】
ウエハーレベルでディスプレイドライバ１００の内部回路が形成された後、共有パッドＳＰ１〜ＳＰｉを利用して、共有スイッチＳＳＷ１〜ＳＳＷｎに対応するチャンネルがテストされる（Ｓ１１０）。
テスト動作の以後に、良品と判別されたチップの場合、チップ製造段階で、ＦＬＲを利用して共有パッドＳＰ１〜ＳＰｉが互に連結される（Ｓ１２０）。
【００３１】
本発明によるディスプレイドライバ１００の製造方法は、共有スイッチＳＳＷ１〜ＳＳＷｎを利用してチャンネルテスト動作を遂行し、以後に、共有パッドＳＰ１〜ＳＰｉを互に連結する。
図４は図３に図示されたテスト段階を例示的に示す図面である。図４を参照すれば、共有パッドＳＰ１〜ＳＰｉは奇数チャンネルテスト動作に利用されるか、或いは偶数チャンネルテスト動作に利用され得る。
【００３２】
実施形態において、テスト動作は、ウエハーレベル段階のＥＤＳ（Ｅｌｅｃｔｒｉｃａｌ  Ｄｉｅ  Ｓｏｒｔｉｎｇ）テスト動作を含むことができる。
実施形態において、奇数チャンネルテスト動作及び偶数チャンネルテスト動作は、各チャンネルで同時に遂行できる。例えば、奇数チャンネルテスト動作の時、奇数チャンネルに対応する出力スイッチＯＳＷ１、ＯＳＷ３、…、ＯＳＷｎ−１及び共有スイッチＳＳＷ１、ＳＳＷ３、ＳＳＷｎ−１は同時にターンオンされる。そして、偶数チャンネルテスト動作の時、偶数チャンネルに対応する出力スイッチＯＳＷ２、ＯＳＷ４、…、ＯＳＷｎ及び共有スイッチＳＳＷ２、ＳＳＷ４、ＳＳＷｎは同時にターンオンされる。
【００３３】
図５は図３に図示された共有パッドの連結段階を例示的に示す図面である。図５を参照すれば、ディスプレイドライバ１５０の組立の際に、共有パッドＳＰ１〜ＳＰｉは、ＦＬＲを通じて互に連結される。
図５では、ＦＬＲを通じて共有パッドＳＰ１〜ＳＰｉを連結したが、本発明が必ずこれに制限される必要はない。本発明の共有パッドＳＰ１〜ＳＰｉはチップ組立段階で多様な種類の導電性物質によって連結され得る。
【００３４】
図６は本発明の実施形態による出力パッドＰ１〜Ｐｎ及び共有パッドＳＰ１〜ＳＰ６の配置を例示的に示す図面である。図６を参照すれば、出力パッドＰ１〜Ｐ１２は、１２個で１つのグループＰ＜１：１２＞、…、Ｐ＜ｎ−１１：ｎ＞をそれぞれ形成し、共有パッドＳＰ１〜ＳＰ６はこのグループの中の中央に配置される。図６では１２個で１つの出力パッドグループを形成したが、本発明が必ずこれに制限される必要はない。本発明の出力パッドグループは少なくとも２つの出力パッドで構成され得る。
【００３５】
共有パッドＳＰ１〜ＳＰ６の各々は、出力パッドグループ毎に１つの出力パッドに共有スイッチを通じて連結され、共有パッドＳＰ１〜ＳＰ６はＦＬＲを通じて互に連結される。例えば、共有パッドＳＰ１は、第１出力パッドグループの第１出力パッドＰ１、第２出力パッドグループの第１３出力パッドＰ１３、…等に共有スイッチを通じて連結される。
【００３６】
図７は本発明の実施形態によるチップ製造の際に利用されるフィルムを例示的に示す図面である。図７を参照すれば、ＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）されたチップ中央を囲んで配置された共有パッドＳＰ１〜ＳＰ６及びダミーパッドＤＰ１、ＤＰ２が存在する。共有パッドＳＰ１〜ＳＰ６及びダミーパッドＤＰ１、ＤＰ２は、ＦＬＲを通じて互に連結される。
【００３７】
図８は本発明の実施形態による表示装置１０００を例示的に示すブロック図である。図８を参照すれば、表示装置１０００はタイミング制御器１１００、ソースドライバ１２００、ゲートドライバ１３００、及び表示パネル１４００を含む。
タイミング制御器１１００は入力されたフレームに対する垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、クロックＣＬＫ、及びＲＧＢ（Ｒｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅ）データを受信し、ソースドライバ１２００を制御するために垂直ドライバ制御信号（例えば、ＶＳＹＮＣ）及びＲＧＢデータを出力し、ゲートドライバ１３００を制御するためにゲートドライバ制御信号（例えば、ＨＳＹＮＣ）を出力する。
【００３８】
ソースドライバ１２００は、タイミング制御器１１００から出力されたＲＧＢデータ及び水平同期信号ＨＳＹＮＣに応答して、ＲＧＢデータに対応する階調電圧（ｇｒａｙ  ｓｃａｌｅ  ｖｏｌｔａｇｅｓ、即ち、出力信号）をソースラインＳＬ１〜ＳＬｎ（ｎは自然数）を通じてパネル１４００へ出力する。ソースドライバ１２００は、階調電圧を出力するための複数の増幅器（図示せず）を含む。
【００３９】
ソースドライバ１２００は、図１に図示されたディスプレイドライバ１００と同一である構成及び動作を遂行する。
ゲートドライバ１３００は、タイミング制御器１１００から出力された垂直同期信号ＶＳＹＮＣを受信し、ソースドライバ１２００から出力されたアナログデータをパネル１４００に順次的に出力するためにゲートラインＧＬ１〜ＧＬｍ（ｍは自然数）を制御する。
【００４０】
表示パネル１４００は、ゲートラインＧＬ１〜ＧＬｍとソースラインＳＬ１〜ＳＬｎとが交差する地点に形成された複数のピクセルを含む。表示パネルは受光形表示パネルとして、液晶表示パネル（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ  ｐａｎｅｌ）或いは電気泳動表示パネル（ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ  ｄｉｓｐｌａｙ  ｐａｎｅｌ）等の多様な表示パネルであり得る。以下では説明を簡単にするために、表示パネル１４００が液晶パネルであると仮定する。
【００４１】
以下では表示装置の動作を説明する。先ず、タイミング制御器１１００は、グラフィック制御器（図示せず）から映像を示すＲＧＢデータ及び垂直及び水平同期信号ＶＳＹＮＣ、ＨＳＹＮＣのような制御信号を受信する。ゲートドライバ１３００は、垂直同期信号ＶＳＹＮＣのようなゲートライン制御信号を受信し、入力された垂直同期信号ＶＳＹＮＣを順次的にシフティングして複数のゲートラインＧＬ１〜ＧＬｍを順次的に制御する。ソースドライバ１２００は、タイミング制御器１１００からＲＧＢデータ及びソースドライバ制御信号を受信し、ゲートドライバ１３００がゲートラインを制御する時に１つのラインに該当する映像信号をパネル１４００へ出力する。
【００４２】
図９は本発明の実施形態によるデータ処理システム２０００を例示的に示すブロック図である。図９を参照すれば、データ処理システム２０００はホスト制御器２１００、ディスプレイドライバ集積回路２２００、タッチスクリーン制御器２３００、及びイメージプロセッサ２４００を含む。データ処理システム２０００の内部で、ディスプレイドライバ集積回路２２００はディスプレイ２５００へディスプレイデータ２００４を提供するように具現され、タッチスクリーン制御器２３００はディスプレイ２５００に重なるタッチスクリーンに連結され、タッチスクリーン２６００から感知データ２００５を受信するように具現される。本発明の実施形態によるディスプレイドライバ集積回路２２００は図１に図示されたディスプレイドライバ１００と同一の構成及び動作を遂行する。
一方、データ処理システム２０００についての詳細は、三星電子からの出願であり、この出願の先行技術文献である特許文献３で説明される。
【００４３】
本発明のデータ処理システム２０００はモバイルフォン（ギャラクシＳ、アイフォン、等）、タブレットＰＣ（ギャラクシタブ、アイパッド等）に適用可能である。
一方、本発明の詳細な説明では具体的な実施形態に関して説明したが、本発明の範囲で逸脱しない限度内で様々に変形できる。したがって、本発明の範囲は、上述した実施形態に限定して定められてはならず、後述する特許請求の範囲のみでなく、この発明の特許請求の範囲と均等なもの等によって定められるべきである。
【符号の説明】
【００４４】
１００・・・ディスプレイドライバ
１１０・・・直列並列変換機
１２０・・・シフトレジスタ部
１３０・・・データラッチ部
１４０・・・デジタルアナログ変換機
１５０・・・出力バッファ部
ＳＳＷ１〜ＳＳＷｎ・・・共有スイッチ
ＳＰ１〜ＳＰｉ・・・共有パッド
Ｐ１〜Ｐｎ・・・出力パッド
ＯＳＷ１〜ＯＳＷｎ・・・出力スイッチ
Ｙ１〜Ｙｎ・・・駆動信号
ＦＬＲ・・・抵抗性物質
ＯＢ１〜ＯＢｎ・・・出力バッファ
【図１】
2013122596.tif 000003
【図２】
2013122596.tif 000004
【図３】
2013122596.tif 000005
【図４】
2013122596.tif 000006
【図５】
2013122596.tif 000007
【図６】
2013122596.tif 000008
【図７】
2013122596.tif 000009
【図８】
2013122596.tif 000010
【図９】
2013122596.tif 000011