(57)【要約】【課題】本発明は、低温かつ安価な製造工程により作製可能であり、トランジスタ特性に優れる薄膜トランジスタおよびその製造方法を提供することを主目的とするものである。【解決手段】本発明は、基板と、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、を有する薄膜トランジスタの製造方法であって、酸化性ガスを含む雰囲気で酸化物半導体層を形成する酸化物半導体層形成工程と、上記酸化物半導体層形成工程後、上記酸化物半導体層の少なくともチャネル領域に酸素欠損を付与して上記チャネル領域のキャリア濃度を制御するキャリア濃度制御工程と、を有することを特徴とする薄膜トランジスタの製造方法を提供する。【選択図】図１
2013004849.tif 000002
【特許請求の範囲】
【請求項１】
基板と、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、を有する薄膜トランジスタの製造方法であって、
酸化性ガスを含む雰囲気で酸化物半導体層を形成する酸化物半導体層形成工程と、
前記酸化物半導体層形成工程後、前記酸化物半導体層の少なくともチャネル領域に酸素欠損を付与して前記チャネル領域のキャリア濃度を制御するキャリア濃度制御工程と、
を有することを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記酸化物半導体層形成工程では、前記酸化物半導体層のキャリア濃度が１×１０１６ｃｍ−３未満となるように、前記酸化物半導体層を形成することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
ロール・ツー・ロール方式で製造することを特徴とする請求項１または請求項２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記キャリア濃度制御工程後に、前記酸化物半導体層上に、前記ゲート絶縁層を形成するゲート絶縁層形成工程を有し、
前記ゲート絶縁層形成工程が、前記酸化物半導体層上に、前記酸化物半導体層に酸素欠損が発生しないように、前記ゲート絶縁層を形成する工程であることを特徴とする請求項１から請求項３までのいずれかに記載の薄膜トランジスタの製造方法。
【請求項５】
前記酸化物半導体層形成工程前または前記キャリア濃度制御工程後に、ゲート絶縁層形成工程を有し、
前記ゲート絶縁層形成工程が、前記ゲート絶縁層を塗布法により形成する工程であることを特徴とする請求項１から請求項４までのいずれかに記載の薄膜トランジスタの製造方法。
【請求項６】
長尺の樹脂基板と、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、を有する薄膜トランジスタが巻回されてなることを特徴とするロール状薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体層を用いた薄膜トランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
一般に、薄膜トランジスタとしては、ガラス基板上にアモルファスシリコンやポリシリコンの薄膜を形成し、これを半導体層として用いるものが知られている。
【０００３】
近年、フラットパネルディスプレイの可撓性、薄型化、軽量化、耐破損性等の向上が求められており、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みが行われている。しかしながら、アモルファスシリコンやポリシリコンの薄膜を形成する際には３００℃以上の高温での成膜を要するため、ガラス基板に比べて耐熱性が低い樹脂基板を用いることは困難である。
【０００４】
最近、スパッタリング法等の室温で成膜可能な酸化物半導体を用いた薄膜トランジスタの開発が活発に行われている。一方、酸化物半導体は低温で成膜可能であるものの、オン／オフ比が小さい、閾値電圧の変化が生じ易い等、トランジスタ特性に改善すべき点がある。そこで、酸化物半導体の成膜後、熱処理を施すことによってトランジスタ特性を改善することが提案されている。
しかしながら、トランジスタ特性を改善するために熱処理を行う場合、樹脂基板の耐熱性は高くても２００℃程度であるため、２００℃以下で熱処理を行う必要がある。一方、熱処理温度を低くすると、薄膜トランジスタの駆動時の閾値電圧の変化量が増大し、信頼性が低下してしまうといった問題がある。
【０００５】
このような問題点を解決するために、２００℃以下の比較的低温で酸化物半導体を用いた薄膜トランジスタを作製する手法が種々提案されている（例えば特許文献１〜３参照）。
【０００６】
一方、樹脂基板は熱によって大きな寸法変化が生じるという問題もある。したがって、２００℃以下であっても寸法変化の点で課題があり、薄膜トランジスタの製造工程のさらなる低温化が望まれている。
【０００７】
次に、酸化物半導体を用いた薄膜トランジスタは、閾値電圧の変動などによってトランジスタ特性が不安定化してしまうという問題があり、閾値を制御して安定的なトランジスタ特性を得る方法が提案されている。例えば特許文献４には、薄膜トランジスタにおいて、活性層上に低分子有機物からなる保護層を真空蒸着法により形成することで、閾値電圧のマイナス側への変動を抑制し、トランジスタ特性が安定した薄膜トランジスタとする方法が開示されている。しかしながら、活性層上に低分子有機物からなる保護層を設けることにより製造工程が増え、煩雑になるといった問題がある。また、保護層を真空蒸着法により形成するので、スループットが低下するといった問題がある。
また特許文献５には、薄膜トランジスタの製造方法において、チャネル層を形成するに際し、酸素ガスを含む雰囲気で酸素ガス流量を調整してインジウムを含む金属酸化物を成膜し、金属酸化物膜の組成および酸素含有量を調節することで、信頼性の高い薄膜トランジスタを製造する方法が開示されている。また、酸素ガス流量を変化させて成膜された金属酸化物膜中の酸素欠損を調節することにより、膜の抵抗率を制御し、電気抵抗値が異なるチャネル層および電極を形成する方法についても開示されている。このような薄膜トランジスタの製造方法は、高温プロセスが不要となるという効果を奏する。しかしながら、特許文献５に記載の方法では、酸素ガス流量の調整によって金属酸化物膜の酸素含有量を調節するため、酸素含有量を均一にすることが困難であり、トランジスタ特性の安定性には改善の余地がある。
【０００８】
また、現在では、大型のフレキシブルディスプレイ等に薄膜トランジスタが用いられるようになってきた。このように、薄膜トランジスタの大面積化に伴って、より安価で高スループットな製造方法の開発が求められている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−７３５５９号公報
【特許文献２】特開２００７−１４２１９５号公報
【特許文献３】特開２０１１−１４７６１号公報
【特許文献４】特開２０１０−０５６４２１号公報
【特許文献５】特開２００８−１９２７２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上記問題点に鑑みてなされたものであり、低温かつ簡便、高スループットで安価な製造工程によって作製可能であり、安定したトランジスタ特性を有する薄膜トランジスタおよびその製造方法を提供することを主目的とするものである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明は、基板と、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、を有する薄膜トランジスタの製造方法であって、酸化性ガスを含む雰囲気で酸化物半導体層を形成する酸化物半導体層形成工程と、上記酸化物半導体層形成工程後、上記酸化物半導体層の少なくともチャネル領域に酸素欠損を付与して上記チャネル領域のキャリア濃度を制御するキャリア濃度制御工程と、を有することを特徴とする薄膜トランジスタの製造方法を提供する。
【００１２】
本発明によれば、酸化性ガスを含む雰囲気で酸化物半導体層を形成することにより、キャリア濃度が低い上記酸化物半導体層を形成することができ、上記酸化物半導体層の少なくともチャネル領域に酸素欠損を付与することにより、半導体として最適なキャリア濃度を示すチャネル領域を有する上記酸化物半導体層を得ることができる。また、本発明では、キャリア濃度制御工程を有することにより、酸化物半導体層に酸素欠損を均一に付与することができ、これにより、安定したトランジスタ特性を有する薄膜トランジスタを製造することができる。
本発明では、従来の薄膜トランジスタの製造方法のように、トランジスタ特性の向上を目的とした酸化物半導体層への高温の熱処理を伴う工程を必要としないことから、より簡便な方法で薄膜トランジスタを製造することが可能となり、さらに、例えば１５０℃以下の比較的低温の条件下で薄膜トランジスタを製造することが可能となる。これにより、フレキシブル性を有する耐熱性が低い樹脂基板を用いて薄膜トランジスタを製造できるため、本発明の薄膜トランジスタをロール・ツー・ロール方式により製造することが可能となり、より安価かつ高いスループットに薄膜トランジスタを得ることができる。
【００１３】
上記発明における上記酸化物半導体層形成工程では、上記酸化物半導体層のキャリア濃度が１×１０１６ｃｍ−３未満となるように、上記酸化物半導体層を形成することが好ましい。上記酸化物半導体層形成時のキャリア濃度が上記範囲内であることにより、上記酸化物半導体層に酸素欠損を付与した際にキャリア濃度を最適な値へと上昇させることができるからである。これにより、半導体として優れたチャネル領域を有する酸化物半導体層を形成することが可能となり、トランジスタ特性に優れた薄膜トランジスタを製造することができる。
【００１４】
本発明においては、ロール・ツー・ロール方式で製造することが好ましい。ロール・ツー・ロール方式で製造することにより、容易、かつ連続的な生産ができるため、高スループット、高生産性、低コストを実現することが可能となるからである。
【００１５】
また、本発明においては、上記キャリア濃度制御工程後に、上記酸化物半導体層上に、上記ゲート絶縁層を形成するゲート絶縁層形成工程を有し、上記ゲート絶縁層形成工程が、上記酸化物半導体層上に、上記酸化物半導体層に酸素欠損が発生しないように、上記ゲート絶縁層を形成する工程であることが好ましい。つまり、本発明では、上記キャリア濃度制御工程により少なくともチャネル領域のキャリア濃度が半導体として最適な値となった上記酸化物半導体層上に、酸素欠損が発生しないように上記ゲート絶縁層を形成することが好ましい。上記ゲート絶縁層を上記酸化物半導体層に酸素欠損が発生しないように形成することで、上記キャリア濃度制御工程において制御された上記酸化物半導体層のキャリア濃度を、上記キャリア濃度制御工程により調整された値に維持することが可能となるからである。また、上述した方法によって上記ゲート絶縁層を形成することで、従来、キャリア濃度を制御するために必要とされた酸化物半導体層への高温の熱処理を伴う工程を必要としないので、スループットを向上させることが可能となる。
【００１６】
さらに、本発明においては、上記酸化物半導体層形成工程前または上記キャリア濃度制御工程後に、ゲート絶縁層形成工程を有し、上記ゲート絶縁層形成工程が、上記ゲート絶縁層を塗布法により形成する工程であることが好ましい。塗布法により上記ゲート絶縁層を形成することで、低温条件下で薄膜トランジスタを製造することが可能となる。従来、キャリア濃度を制御するために必要とされた酸化物半導体層への高温の熱処理を伴う工程を必要としない。また、塗布法を用いたゲート絶縁層の形成は高温条件を必要としないため、フレキシブル性を有する耐熱性が低い基板を用いることができる。これにより、ロール・ツー・ロール方式で製造可能で、より安価に薄膜トランジスタを得ることができる。
さらに、本発明において、上記ゲート絶縁層を塗布法により形成することで、従来の真空蒸着法によるゲート絶縁層の形成に比べてスループットを高めることが可能となる。
【００１７】
本発明は、長尺の樹脂基板と、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、を有する薄膜トランジスタが巻回されてなることを特徴とするロール状薄膜トランジスタを提供する。
【００１８】
本発明によれば、長尺の樹脂基板上に形成された薄膜トランジスタが巻回されたロール状薄膜トランジスタであることにより、ロール・ツー・ロール方式で製造することが可能であり、低温プロセスで製造可能な薄膜トランジスタとすることができる。また、長尺の樹脂基板であることにより、本発明の薄膜トランジスタのフレキシブル化が可能となり、フラットパネルディスプレイに好適となる。
【発明の効果】
【００１９】
本発明においては、低温かつ簡便、高スループットで安価な製造工程によって作製可能であり、安定したトランジスタ特性を有する薄膜トランジスタを製造することが可能であるという効果を奏する。
【図面の簡単な説明】
【００２０】
【図１】本発明の薄膜トランジスタの製造方法の一例を示す工程図である。
【図２】本発明の薄膜トランジスタの製造方法の他の例を示す工程図である。
【図３】本発明の薄膜トランジスタの製造方法の他の例を示す工程図である。
【図４】本発明の薄膜トランジスタの製造方法の他の例を示す工程図である。
【図５】本発明の薄膜トランジスタのロール・ツー・ロール方式での製造方法の一例を示す概略図である。
【図６】本発明のロール状薄膜トランジスタの一例を示す概略斜視図である。
【発明を実施するための形態】
【００２１】
以下、本発明の薄膜トランジスタの製造方法およびロール状薄膜トランジスタについて詳細に説明する。
【００２２】
Ａ．薄膜トランジスタの製造方法
まず、本発明の薄膜トランジスタの製造方法について説明する。
本発明の薄膜トランジスタの製造方法は、基板と、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、を有する薄膜トランジスタの製造方法であって、酸化性ガスを含む雰囲気で酸化物半導体層を形成する酸化物半導体層形成工程と、上記酸化物半導体層形成工程後、上記酸化物半導体層の少なくともチャネル領域に酸素欠損を付与して上記チャネル領域のキャリア濃度を制御するキャリア濃度制御工程と、を有することを特徴とするものである。
【００２３】
本発明の薄膜トランジスタの製造方法について、図を参照しながら説明する。
図１〜図４は、本発明の薄膜トランジスタの製造方法の一例を示した工程概略図である。
図１は、ボトムゲートトップコンタクト構造をなす薄膜トランジスタの製造方法の一例を示しており、図２は、ボトムゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法の一例を示している。また、図３は、トップゲートトップコンタクト構造をなす薄膜トランジスタの製造方法の一例を示しており、図４は、トップゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法の一例を示している。
【００２４】
図１に示すボトムゲートトップコンタクト構造をなす薄膜トランジスタ１の製造方法においては、まず図１（ａ）に示すように、基板２表面にゲート電極３を形成するゲート電極形成工程を行う。その後、図１（ｂ）に示すように、上記ゲート電極３が形成された基板２表面に、上記ゲート電極３を覆うようにゲート絶縁層４を形成するゲート絶縁層形成工程を行う。上記ゲート絶縁層４を形成した後、図１（ｃ）に示すように、上記ゲート絶縁層４表面に酸化性ガスを含む雰囲気で酸化物半導体層５を形成する酸化物半導体層形成工程を行う。この際、上記酸化物半導体層５は、上記ゲート絶縁層４を介して上記ゲート電極３と重なるように形成される。その後、図１（ｄ）に示すように、上記酸化物半導体層５表面にソース電極６とドレイン電極７とが所定の間隔を空けて形成されるソース電極およびドレイン電極形成工程を行う。この時の所定の間隔とは、少なくとも上記酸化物半導体層５が上記ゲート電極３と上記ゲート絶縁層４を介して対向する領域であり、この領域がチャネル領域Ｃとなる。従って、図１では、図１（ｄ）に示すソース電極６およびドレイン電極７の形成工程においてチャネル領域Ｃが画定されることとなる。上記ソース電極６およびドレイン電極７の形成後、図１（ｅ）に示すように、露出した酸化物半導体層５のチャネル領域Ｃに酸素欠損を付与してキャリア濃度を制御することにより、上記チャネル領域Ｃの半導体としての特性を向上させるキャリア濃度制御工程を行う。ここで、酸化物半導体層５の酸素欠損を付与された領域を酸素欠損付与領域１５と呼ぶ。以上のようにして、優れたトランジスタ特性を有する薄膜トランジスタ１を製造することができる。
また、図示しないが、ボトムゲートトップコンタクト構造をなす薄膜トランジスタの製造方法として、酸化物半導体層を形成する酸化物半導体層形成工程とソース電極およびドレイン電極を形成するソース電極およびドレイン電極形成工程との間にキャリア濃度を制御するキャリア濃度制御工程を行ってもよい。
【００２５】
図２に示すボトムゲートボトムコンタクト構造をなす薄膜トランジスタ１の製造方法においては、まず図２（ａ）に示すように、基板２表面にゲート電極３を形成するゲート電極形成工程を行う。次いで、図２（ｂ）に示すように、上記ゲート電極３が形成された基板２表面に、上記ゲート電極３を覆うようにゲート絶縁層４を形成するゲート絶縁層形成工程を行う。その後、図２（ｃ）に示すように、上記ゲート絶縁層４表面に所定の間隔を空けてソース電極６およびドレイン電極７が形成されるソース電極およびドレイン電極形成工程を行う。この時の所定の間隔とは、上記ゲート絶縁層４表面において、平面視上少なくとも上記ゲート電極３と重なる領域であり、この領域がチャネル領域形成用領域となる。従って、図２では、図２（ｃ）に示すソース電極６およびドレイン電極７が形成される工程において、チャネル領域が形成される領域が画定されることとなる。上記ソース電極６およびドレイン電極７の形成後、図２（ｄ）に示すように、上記ゲート絶縁層４表面であって、上記ソース電極６およびドレイン電極７の間に設けられた上記チャネル領域形成用領域を覆うように酸化性ガスを含む雰囲気で酸化物半導体層５が形成され、チャネル領域Ｃが画定される酸化物半導体層形成工程を行う。その後、図２（ｅ）に示すように、上記酸化物半導体層５に酸素欠損を付与してキャリア濃度を制御することにより、少なくともチャネル領域Ｃの半導体としての特性を向上させるキャリア濃度制御工程を行う。ここで、酸化物半導体層５の酸素欠損を付与された領域を酸素欠損付与領域１５と呼ぶ。以上のようにして、優れたトランジスタ特性を有する薄膜トランジスタ１を製造することができる。
【００２６】
図３に示すトップゲートトップコンタクト構造をなす薄膜トランジスタ１の製造方法においては、まず図３（ａ）に示すように、基板２表面に酸化性ガスを含む雰囲気で酸化物半導体層５を形成する酸化物半導体層形成工程を行う。次いで、図３（ｂ）に示すように、上記基板２表面に形成された上記酸化物半導体層５表面に所定の間隔を空けてソース電極６およびドレイン電極７が形成されるソース電極およびドレイン電極形成工程を行う。この時の所定の間隔とは、少なくとも上記酸化物半導体層５表面であり、後にチャネル領域が形成されるチャネル領域形成用領域である。次いで、図３（ｃ）に示すように、このような領域、すなわち、ソース電極６およびドレイン電極７の形成により露出した上記酸化物半導体層５のチャネル領域形成用領域に酸素欠損を付与してキャリア濃度を制御することにより、半導体としての特性を向上させるキャリア濃度制御工程を行う。ここで、酸化物半導体層５の酸素欠損を付与された領域を酸素欠損付与領域１５と呼ぶ。その後、図３（ｄ）に示すように、基板２表面に形成された上記酸化物半導体層５、ソース電極６およびドレイン電極７を覆うようにゲート絶縁層４が形成されるゲート絶縁層形成工程を行う。上記ゲート絶縁層４が形成された後、図３（ｅ）に示すように、上記ゲート絶縁層４表面において、上記酸素欠損付与領域１５と上記ゲート絶縁層４を介して対向するようにゲート電極３が形成され、上記酸素欠損付与領域１５がチャネル領域Ｃとなるゲート電極形成工程を行う。以上のようにして、優れたトランジスタ特性を有する薄膜トランジスタ１を製造することができる。
また、図示しないが、トップゲートトップコンタクト構造をなす薄膜トランジスタの製造方法として、酸化物半導体層を形成する酸化物半導体層形成工程とソース電極およびドレイン電極を形成するソース電極およびドレイン電極形成工程との間にキャリア濃度を制御するキャリア濃度制御工程を行ってもよい。
【００２７】
図４に示すトップゲートボトムコンタクト構造をなす薄膜トランジスタ１の製造方法においては、まず図４（ａ）に示すように、基板２表面にソース電極６およびドレイン電極７を所定の間隔をあけて形成するソース電極およびドレイン電極形成工程を行う。この時の所定の間隔とは、後にチャネル領域が形成されるチャネル領域形成用領域である。次に、図４（ｂ）に示すように、ソース電極６およびドレイン電極７の形成後、露出した基板２表面、すなわち、上記チャネル領域形成用領域に酸化性ガスを含む雰囲気で酸化物半導体層５を形成する酸化半導体層形成工程を行う。その後、図４（ｃ）に示すように、上記酸化物半導体層５に酸素欠損を付与してキャリア濃度を制御することにより、半導体としての特性を向上させるキャリア濃度制御工程を行う。ここで、酸化物半導体層５の酸素欠損を付与された領域を酸素欠損付与領域１５と呼ぶ。次いで、図４（ｄ）に示すように、上記基板２表面に形成された上記ソース電極６、ドレイン電極７および酸化物半導体層５を覆うようにゲート絶縁層４が形成されるゲート絶縁層形成工程を行う。上記ゲート絶縁層４形成後、図４（ｅ）に示すように、上記ゲート絶縁層４表面において、平面視上上記チャネル領域形成用領域と重なるようにゲート電極３を形成するゲート電極形成工程を行う。この際、上記ソース電極６およびドレイン電極７の間に形成された上記チャネル領域形成用領域において、上記ゲート絶縁層４を介して上記ゲート電極３と対向する領域がチャネル領域Ｃとなる。
以上のようにして、優れたトランジスタ特性を有する薄膜トランジスタ１製造することができる。
【００２８】
本発明によれば、酸化物半導体層形成工程において、酸化性ガスを含む雰囲気で酸化物半導体層を形成する。酸化性ガスを用いるのは、酸化物半導体層を形成する際に酸素欠損の発生を抑制するためである。これにより、例えばキャリア濃度が１×１０１６ｃｍ−３未満の低い値を示す上記酸化物半導体層を得ることができる。上記酸化物半導体層形成工程後、キャリア濃度制御工程において、上記酸化物半導体層のチャネル領域に酸素欠損を付与することにより、半導体として最適なキャリア濃度を示すチャネル領域を有する上記酸化物半導体層を得ることができる。また、キャリア濃度が低い上記酸化物半導体層を成膜し、その後、酸素欠損を付与して半導体として最適なキャリア濃度を示す上記酸化物半導体層とすることにより、上記酸化物半導体層に均一に酸素欠損を付与することが可能となる。このように、上記酸化物半導体層の均一的な酸素欠損の付与により、得られるトランジスタ特性を安定的なものとすることができる。また、従来のように、トランジスタ特性の向上を目的とした酸化物半導体層への高温の熱処理を伴う処理を必要としないため、簡便にスループットが高く薄膜トランジスタを製造することができる。
【００２９】
また、本発明の薄膜トランジスタは、上述した理由から例えば１５０℃以下の低温の製造工程により製造可能であり、基板として樹脂基板を用いることができ、樹脂基板を用いた場合には熱による寸法変化を抑制することができる。
また、長尺の樹脂基板を使用することで、ロール・ツー・ロール方式で製造する技術への展開が可能となり、容易、かつ連続的な生産ができ、安価に生産性が高く薄膜トランジスタを製造することが可能となる。
【００３０】
さらに、図３および図４に例示するように上記キャリア濃度制御工程後にゲート絶縁層形成工程を有する場合、ゲート絶縁層形成工程において、酸化物半導体層にダメージを与えて酸素欠損を生じさせることなく上記ゲート絶縁層を形成することで、上記キャリア濃度制御工程において制御された上記酸化物半導体層のキャリア濃度を、上記キャリア濃度制御工程により調整された値に維持することが可能となる。また、上述した方法によって上記ゲート絶縁層を形成することで、従来、キャリア濃度を制御するために必要とされた酸化物半導体層への高温の熱処理を伴う工程を省略することができる。そのため、本発明においてはスループットが高く薄膜トランジスタを製造することが可能となる。
【００３１】
また、本発明の薄膜トランジスタの製造方法において、高温条件を要する工程を含まないことから、比較的低温の条件下で薄膜トランジスタを製造することが可能となり、それに伴い、耐熱性が低いフレキシブル性を有する基板を用いることができる。これにより、本発明の製造方法により得られる薄膜トランジスタのフレキシブル化が可能となり、フラットパネルディスプレイに好適な薄膜トランジスタを製造することができる。
【００３２】
なお、本発明の薄膜トランジスタの製造方法は、酸化物半導体層形成工程、キャリア濃度制御工程を有しており、通常はその他にゲート電極形成工程、ゲート絶縁層形成工程、ソース電極およびドレイン電極形成工程の各工程を有するものである。
以下、本発明の薄膜トランジスタの製造方法における各工程について説明する。
【００３３】
１．酸化物半導体層形成工程
本発明における酸化物半導体層形成工程は、酸化性ガスを含む雰囲気で酸化物半導体層を形成する工程である。
ボトムゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図１（ｃ）に示すように、ゲート絶縁層４上に、上記ゲート絶縁層４を介してゲート電極３と対向して、酸化性ガスを含む雰囲気で上記酸化物半導体層５が形成される工程である。
ボトムゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においては、図２（ｄ）に示すように、ソース電極６およびドレイン電極７が形成された上記ゲート絶縁層４上に酸化性ガスを含む雰囲気で上記酸化物半導体層５が形成される工程である。
トップゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図３（ａ）に示すように、基板２上に酸化性ガスを含む雰囲気で上記酸化物半導体層５が形成される工程である。
トップゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においては、図４（ｂ）に示すように、ソース電極６およびドレイン電極７が形成された基板２上に酸化性ガスを含む雰囲気で上記酸化物半導体層５が形成される工程である。
【００３４】
酸化物半導体層に用いられる半導体材料としては、酸化物半導体であれば特に限定されるものではなく、例えば、酸化亜鉛（ＺｎＯ）、酸化チタン（ＴｉＯ）、酸化マグネシウム亜鉛（ＭｇｘＺｎ１−ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１−ｘＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化マグネシウム（ＭｇＯ）、酸化タングステン（ＷＯ）、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＧａＺｎＭｇＯ系、ＩｎＡｌＺｎＯ系、ＩｎＦｅＺｎＯ系、ＩｎＧａＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系が挙げられる。
【００３５】
酸化物半導体層は、酸化性ガスを含む雰囲気で形成される。酸化性ガスは、酸化物半導体層を成膜する際に酸素欠損が発生するのを抑制するために用いられる。酸化性ガスを含む雰囲気で酸化物半導体層を成膜することにより、酸素欠損を抑制し、キャリア濃度が低い酸化物半導体層とすることができるからである。
ここで、酸化性ガスを含む雰囲気について説明する。
まず、酸化性ガスとしては、例えば、Ｏ２、Ｏ３、Ｎ２Ｏ等が挙げられる。本発明においては、中でもＯ２が好ましい。
本発明における酸化性ガスを含む雰囲気とは、これらの酸化性ガスを含む状態であれば特に限定されるものではなく、上記酸化性ガス以外にＣＦ４ガス又はＣＨＦ３ガス等のＣを含むフッ素系ガス又はＡｒガスを含んでいてもよい。なお、所望の効果が得られるガスであれば、Ｃを含むフッ素系ガスやＡｒガス以外のガスを含んでいてもよい。
また、上記酸化性ガスを含む雰囲気において上記酸化性ガスが含まれる割合としては、所望の効果が得られる程度であれば特に限定されるものではなく、上記酸化性ガスの種類に応じて異なるものであるが、酸化性ガスが含まれる割合としては、例えば、８０％以上であることが好ましく、特に９０％以上であることが好ましい。酸化性ガスが含まれる割合が上記範囲内であることにより、酸化物半導体層を成膜する際に酸素欠損をより一層抑制することができるからである。
【００３６】
酸化物半導体層の形成方法としては、上記半導体材料を、酸化性ガスを含む雰囲気で成膜可能な方法であれば特に限定されるものではないが、中でも比較的低温の条件の方法であることが好ましく、具体的には、１５０℃以下の条件の方法であることが好ましい。例えば、低温ＣＶＤ法や、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法を用いることができる。
【００３７】
半導体材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、フォトレジストパターンをマスクとして酸化物半導体層をエッチングする際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。
【００３８】
上記方法により形成された酸化物半導体層のキャリア濃度としては、後述するキャリア濃度制御工程において酸素欠損を付与することにより、上記酸化物半導体層の少なくともチャネル領域におけるキャリア濃度を半導体として最適な値とし、半導体としての特性に優れた酸化物半導体層とすることが可能であれば特に限定されるものではないが、本発明においては１×１０１６ｃｍ−３未満であることが好ましく、中でも、１×１０１２ｃｍ−３〜１×１０１５ｃｍ−３の範囲内であることが好ましい。
キャリア濃度が上記範囲外であると、キャリア濃度制御工程において酸素欠損を付与してキャリア濃度を調整する際に、上記酸化物半導体層のキャリア濃度を半導体として最適な値へ制御することが困難となる場合があるからである。
【００３９】
なお、本発明におけるキャリア濃度の測定方法としては、例えば、ホール効果測定装置を用いた方法が挙げられる。
【００４０】
酸化物半導体層の厚みとしては、薄膜トランジスタの構造や用途等に応じて適宜選択されるものであり、例えば、２５ｎｍ〜７５ｎｍ程度に設定することができる。
【００４１】
２．キャリア濃度制御工程
本発明におけるキャリア濃度制御工程は、上記酸化物半導体層の少なくともチャネル領域に酸素欠損を付与してキャリア濃度を制御する工程である。
ボトムゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図１（ｅ）に示す工程であり、ボトムゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においては図２（ｅ）に示す工程である。また、トップゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図３（ｃ）に示す工程であり、トップゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においては、図４（ｃ）に示す工程である。
【００４２】
なお、図１に示すボトムゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法では、上記ソース電極およびドレイン電極形成工程後に上記キャリア濃度制御工程を行っているが、上記キャリア濃度制御工程としては、上記酸化物半導体層形成工程とソース電極およびドレイン電極形成工程との間に行ってもよい。また、図３に示すトップゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においても、上記ソース電極およびドレイン電極形成工程後に上記キャリア濃度制御工程を行っているが、上記キャリア濃度制御工程としては、上記酸化物半導体層形成工程とソース電極およびドレイン電極形成工程との間に行ってもよい。
【００４３】
本工程により、上記酸化物半導体層の少なくともチャネル領域におけるキャリア濃度を、半導体として最適な値に上昇させ、半導体としての特性に優れた酸化物半導体層とすることができる。
【００４４】
上記キャリア濃度制御工程において、上記酸化物半導体層に酸素欠損を付与してキャリア濃度を制御する方法としては、酸化物半導体層成膜後に酸素欠損を付与して所望のキャリア濃度にできる方法であれば特に限定されるものではなく、例えば、逆スパッタリング法、反応性イオンエッチング法（ＲＩＥ）等が挙げられる。
【００４５】
また、上記方法によりキャリア濃度を制御する際の雰囲気としては、上記方法により上記酸化物半導体層に酸素欠損を付与することができれば特に限定されるものではない。
【００４６】
このように、上記キャリア濃度制御工程において、酸素欠損を付与された領域のキャリア濃度としては、上記酸化物半導体層が半導体としての優れた特性を発揮できる程度であれば特に限定されるものではなく、例えば、１×１０１４ｃｍ−３〜１×１０１７ｃｍ−３の範囲内であることが好ましく、特に、１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３の範囲内であることが好ましい。
キャリア濃度の値が上記範囲より極端に小さいと半導体が絶縁体となり、また、上記キャリア濃度の値が上記範囲より極端に大きいと、半導体が導体となり、薄膜トランジスタとして所望の効果を得られなくなる場合があるからである。
【００４７】
また、本工程において、上記酸化物半導体層に酸素欠損の付与によって酸素欠損付与領域が形成された際、上記酸化物半導体層は、全体が酸素欠損付与領域となってもよく、あるいは一部が酸素欠損付与領域となってもよい。
例えば、トップコンタクト構造をなす薄膜トランジスタの製造方法を示す図１または図３では、ソース電極およびドレイン電極形成工程（図１（ｄ）、図３（ｂ））後にキャリア濃度制御工程（図１（ｅ）、図３（ｃ））を有しているため、上記酸化物半導体層５は、酸素欠損付与領域１５と、上記ソース電極６およびドレイン電極７がマスクとなることで酸素欠損が付与されず、キャリア濃度が上記酸化物半導体層５形成時のままである領域と、を含んでいる。なお、図示はしないが、トップコンタクト構造をなす薄膜トランジスタであっても、上記酸化物半導体層形成工程と上記ソース電極およびドレイン電極形成工程との間に上記キャリア濃度制御工程を有する場合には、上記酸化物半導体層は全体的に酸素欠損が付与されるため、上記酸化物半導体層の全てが酸素欠損付与領域となる。
また、ボトムコンタクト構造をなす薄膜トランジスタの製造方法を示す図２または図４では、上記酸化物半導体層形成工程（図２（ｄ）、図４（ｂ））後にキャリア濃度制御工程（図２（ｅ）、図４（ｃ））を有しているため、上記酸化物半導体層５は全体的に酸素欠損が付与され、上記酸化物半導体層５の全てが酸素欠損付与領域１５となる。
【００４８】
３．ゲート電極形成工程
本発明におけるゲート電極形成工程は、ゲート電極を形成する工程である。
ボトムゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図１（ａ）に示すように、基板２上に上記ゲート電極３が形成される工程である。
ボトムゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においても、図２（ａ）に示すように、基板２上に上記ゲート電極３が形成される工程である。
また、トップゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図３（ｅ）に示すように、ゲート絶縁層４上に、上記ゲート絶縁層４を介して酸化物半導体層５と対向するように上記ゲート電極３が形成される工程である。
また、トップゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においても、図４（ｅ）に示すように、上記ゲート絶縁層４上に、上記ゲート絶縁層４を介して酸化物半導体層５と対向するように上記ゲート電極３が形成される工程である。
【００４９】
ゲート電極に用いられる導電性材料としては、薄膜トランジスタのゲート電極に一般的に用いられるものを使用することができ、例えば、Ａｌ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔａ、Ｃｕ、Ｐｔ、Ｔｉ、ＩＴＯ、ＩＺＯ等の金属材料、グラフェン、カーボンナノチューブ等の炭素材料、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子材料等が挙げられる。
【００５０】
上記ゲート電極の形成方法としては、導電性材料を成膜可能な方法であれば特に限定されるものではないが、中でも比較的低温の条件の方法であることが好ましく、具体的には１５０℃以下の条件の方法であることが好ましい。例えば、低温ＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法等を用いることができる。
【００５１】
導電性材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、フォトレジストパターンをマスクとしてゲート電極をエッチングする際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。
【００５２】
上記ゲート電極の厚みとしては、薄膜トランジスタの構造や用途等に応じて適宜選択されるものであり、例えば、５０ｎｍ〜２００ｎｍ程度に設定することができる。
【００５３】
４．ゲート絶縁層形成工程
本発明におけるゲート絶縁層形成工程は、ゲート絶縁層を形成する工程である。
ボトムゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図１（ｂ）に示すように、ゲート電極３が形成された基板２上に上記ゲート絶縁層４が形成される工程である。
ボトムゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においても、図２（ｂ）に示すように、ゲート電極３が形成された基板２上に上記ゲート絶縁層４が形成される工程である。
トップゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図３（ｄ）に示すように、ソース電極６およびドレイン電極７が形成された酸化物半導体層層５上に上記ゲート絶縁層４が形成される工程である。
トップゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においては、図４（ｄ）に示すように上記酸化物半導体層５上に上記ゲート絶縁層４が形成される工程である。
【００５４】
ゲート絶縁層に用いられる絶縁性材料としては、薄膜トランジスタのゲート絶縁層に一般的に用いられるものを使用することができ、絶縁性無機材料および絶縁性有機材料のいずれも用いることができる。
絶縁性無機材料としては、例えば、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、酸化アルミニウム、酸化タンタル等が挙げられる。
絶縁性有機材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等が挙げられ、中でも、フッ素系樹脂が好ましい。フッ素系樹脂を用いた場合には、酸化物半導体層とゲート絶縁層との界面特性を良好なものとすることができる。
また、絶縁性有機材料としては、光硬化性樹脂、熱硬化性樹脂、感光性樹脂等のいずれも用いることができるが、感光性樹脂であることが好ましい。ゲート絶縁層のパターニングが容易となるからである。
【００５５】
ゲート絶縁層の形成方法としては、上記絶縁性材料の種類に応じて適宜選択されるものであり、中でも比較的低温の条件の方法であることが好ましく、具体的には１５０℃以下の条件の方法であることが好ましい。例えば、低温ＣＶＤ法や、スパッタリング法等のＰＶＤ法等のドライプロセス、および、塗布法等のウェットプロセスが用いられる。
【００５６】
また、トップゲートトップコンタクト構造（図３）やトップゲートボトムコンタクト構造（図４）をなす薄膜トランジスタの製造方法のように、キャリア濃度制御工程後に上記ゲート絶縁層形成工程を有する場合の上記ゲート絶縁層の形成方法としては、酸化物半導体層に酸素欠損を発生させないような方法であることが好ましい。
【００５７】
上記ゲート絶縁層を、酸素欠損を発生させないような方法で形成することにより、上記キャリア濃度制御工程において制御された上記酸化物半導体層のキャリア濃度を、上記キャリア濃度制御工程により調整された値に維持することが可能となる。また、従来、キャリア濃度を制御するために必要とされた酸化物半導体層への高温の熱処理を伴う工程を省略することができる。そのため、本発明においてはスループットが高く薄膜トランジスタを製造することが可能となる。
【００５８】
上記ゲート絶縁層の形成方法としては、上記酸化物半導体層に酸素欠損を発生させないような方法であれば特に限定されるものではなく、上記絶縁性材料の種類に応じて適宜選択される。例えば、塗布法や、低温ＣＶＤ法、ＤＣスパッタリング法、対向ターゲット式スパッタリング法等を用いることができる。
【００５９】
なお、酸化物半導体層に酸素欠損が発生しないように、酸化物半導体層上にゲート絶縁層を形成するとは、ゲート絶縁層形成工程後の酸化物半導体層のキャリア濃度が１×１０１７ｃｍ-3以下となるようにゲート絶縁層を形成することをいう。
【００６０】
上記方法を用いた絶縁性材料の成膜後は、所望のパターン形状にパターニングを行ってもよい。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、絶縁性材料が感光性を持たない場合には、フォトレジストパターンをマスクとしてゲート絶縁層をエッチングする。この際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができ、絶縁性材料に応じて適宜選択される。
【００６１】
上記ゲート絶縁層の厚みとしては、薄膜トランジスタの構造や用途に応じて適宜選択されるものであり、例えば１００ｎｍ〜３００ｎｍ程度で設定することができる。
【００６２】
５．ソース電極およびドレイン電極形成工程
本発明におけるソース電極およびドレイン電極形成工程は、所定の間隔を空けてソース電極およびドレイン電極が形成される工程である。
ボトムゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図１（ｄ）に示すように、酸化物半導体層５上に所定の間隔を空けて上記ソース電極６および上記ドレイン電極７が形成される工程である。
ボトムゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においては、図２（ｃ）に示すように、ゲート絶縁層４上に所定の間隔を空けて上記ソース電極６および上記ドレイン電極７が形成される工程である。
トップゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図３（ｂ）に示すように、上記酸化物半導体層５上に所定の間隔を空けて上記ソース電極６および上記ドレイン電極７が形成される工程である。
トップゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においては、図４（ａ）に示すように、基板２上に所定の間隔を空けて上記ソース電極６および上記ドレイン電極７が形成される工程である。
【００６３】
なお、ここでの所定の間隔とは、少なくとも平面視上上記ゲート電極と重なる領域である。
【００６４】
また、本発明の薄膜トランジスタの平面視上、上記ソース電極と上記ドレイン電極との間に設けられた所定の間隔と重なる領域にある上記酸化物半導体層において、平面視上上記ゲート電極と重なる領域が、本発明の薄膜トランジスタにおけるチャネル領域となる。
【００６５】
ソース電極およびドレイン電極に用いられる導電性材料としては、薄膜トランジスタのソース電極およびドレイン電極に一般的に用いられるものを使用することができ、例えば、Ａｌ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔａ、Ｃｕ、Ｐｔ、Ｔｉ、Ｎｂ、Ｍｏ、ＩＺＯ、ＩＴＯ、ＭｏＯｘ、ＮｉＯｘ、ＴｉＯｘ等の金属材料、グラフェン、カーボンナノチューブ等の炭素材料、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子材料等が挙げられる。中でも、酸化物半導体層との接触が良好になることから、Ｔｉ、Ｍｏが好ましく用いられる。また、電気抵抗を低くするために、ＴｉおよびＡｌが順に積層されていてもよい。
さらに、ソース電極およびドレイン電極の形成方法として塗布法を用いる場合には、Ａｇコロイド、Ａｕコロイド等の塗布型導電性材料を用いることができる。
【００６６】
このようなソース電極およびドレイン電極の形成方法としては、本発明の薄膜トランジスタの構造により適宜選択されるものであるが、中でも低温の条件の方法であることが好ましく、具体的には１５０℃以下の条件の方法であることが好ましい。
トップコンタクト構造（図１、図３参照）のように、ソース電極およびドレイン電極を酸化物半導体層上に形成する場合、ソース電極およびドレイン電極の形成方法は、上記酸化物半導体層に酸素欠損を発生させないような方法であれば特に限定されるものではなく、例えば、ＤＣスパッタリング法、対向ターゲット式スパッタリング法、ＥＣＲスパッタリング法、塗布法等を用いることができる。
一方、ボトムコンタクト構造（図２、図４参照）のように、酸化物半導体層形成前にソース電極およびドレイン電極を形成する場合、ソース電極およびドレイン電極の形成方法は、導電性材料の種類に応じて適宜選択され、例えば、低温ＣＶＤ法や、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法を用いることができる。
【００６７】
上記方法による導電性材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、フォトレジストパターンをマスクとしてソース電極およびドレイン電極をエッチングする際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。
【００６８】
ソース電極およびドレイン電極の厚みとしては、薄膜トランジスタの構造や用途等に応じて適宜選択されるものであり、例えば、５０ｎｍ〜２００ｎｍ程度に設定することができる。
【００６９】
また、ソース電極とドレイン電極との間に形成された所定の間隔の大きさ、すなわち、チャネル領域Ｃの大きさとしては、通常、チャネル領域の長さ方向に１００μｍ〜１０ｍｍの範囲内が好ましいため、上記範囲内でチャネル領域Ｃを画定するように、上記ソース電極および上記ドレイン電極が形成されていることが好ましい。
【００７０】
６．基板
本発明に用いられる基板は、ゲート電極、ゲート絶縁層、酸化物半導体層、ソース電極、ドレイン電極を支持するものである。
【００７１】
基板は、薄膜トランジスタの用途等に応じて適宜選択される。基板の材料としては、例えば、ガラス、金属、セラミック、樹脂等が挙げられる。また、基板は、ガラス基板等の可撓性を有さないリジットな基板であってもよく、樹脂フィルム等の可撓性を有するフレキシブルな基板であってもよい。
【００７２】
中でも、基板は樹脂基板であることが好ましい。本発明の薄膜トランジスタの製造方法は低温による製造方法であるので、熱による樹脂基板の寸法変化を抑制することが可能である。また、ロール・ツー・ロール方式で製造する技術への展開が可能であり、大面積の回路基板を低コストで製造することができ、さらに、フレキシブル化が可能となる。
【００７３】
上記樹脂基板としては、例えば、ポリエーテルサルホン、ポリエチレンナフタレート、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、または熱可塑性ポリイミド等からなる有機基材およびそれらの複合基材を挙げることができる。
上記樹脂基板の耐熱性としては、本発明の製造方法により薄膜トランジスタを製造できる程度であれば特に限定されるものではないが、中でもロール・ツー・ロール方式で製造する場合、２００℃以下であることが好ましく、特に１８０℃以下であることが好ましい。
従来の薄膜トランジスタの製造方法では、耐熱性が低い基板の適用は困難であったが、本発明においては、上記のような耐熱性が低い基板を用いて容易に薄膜トランジスタを製造することが可能となる。
一方、樹脂基板の耐熱性は、１００℃以上であることが好ましく、特に１５０℃以上であることが好ましい。
上記範囲より耐熱性が低いと、薄膜トランジスタの製造過程において上記樹脂基板の熱による寸法変化が生じる場合があるからである。
このような上記樹脂基板としては、上述した樹脂基板の中でも、液晶ポリマー、ポリカーボネート、ポリエチレンナフタレートが好ましく、特に、ポリエチレンナフタレートが好ましい。
【００７４】
また、樹脂基板の場合、基板は枚葉であってもよく長尺であってもよい。長尺の基板を用いる場合には、上述のようにロール・ツー・ロール方式により薄膜トランジスタを製造することが可能である。
【００７５】
７．その他の工程
本発明の薄膜トランジスタの製造方法におけるその他の工程としては、必要に応じて適宜追加できるものであり、例えば、保護膜を形成する工程を挙げることができる。
【００７６】
保護膜形成工程は、薄膜トランジスタを形成した後に、上記薄膜トランジスタ全体を覆うように保護膜を形成する工程である。
【００７７】
保護膜に用いられる材料としては、例えば、酸化ケイ素、窒化ケイ素等の絶縁性無機材料、およびアクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等の絶縁性有機材料が挙げられる。
【００７８】
このような保護膜の形成方法としては、本発明の製造方法により得られる薄膜トランジスタが所望の効果を得られるものであれば特に限定されるものではなく、中でも低温の条件の方法であることが好ましく、具体的には１５０℃以下の条件の方法であることが好ましい。例えば、スパッタリング法、低温ＣＶＤ法等を挙げることができる。
なお、図１および図２に示すようなボートムゲート型構造をなす薄膜トランジスタの製造方法における保護層の形成方法としては、キャリア濃度制御工程において酸素欠損を付与されてなる酸素欠損付与領域１５のキャリア濃度を維持できる方法であれば特に限定されない。具体的には、塗布法や、ＤＣスパッタリング法、対向ターゲット式スパッタリング法等を用いることができる。
【００７９】
８．ロール・ツー・ロール方式
本発明の薄膜トランジスタの製造方法は、ロール・ツー・ロール方式で実施されていることが好ましい。
【００８０】
上記ロール・ツー・ロール方式の製造方法とは、ロール状に巻かれた長尺の基板を繰り出して上記長尺の基板の一方の面に薄膜トランジスタを形成し、一方の面に上記薄膜トランジスタが形成された長尺の基板を再度ロール状に巻き取る形態の製造方法である。
【００８１】
本発明に用いられるロール・ツー・ロール方式を用いた薄膜トランジスタの製造方法について図を参照しながら説明する。
図５は、ロール・ツー・ロール方式を用いた製造方法の一例を示した概略図である。ロール・ツー・ロール方式１０を用いた薄膜トランジスタの製造方法とは、まず、ロール状に巻いた長尺の樹脂基板９からなるロール８ａから、上記長尺の樹脂基板９が送り出される。その後、薄膜トランジスタの製造に伴うＳｔｅｐ．１〜Ｓｔｅｐ．５の各工程によって、上記長尺の樹脂基板９の一方の面に薄膜トランジスタが形成される。このように、長尺の樹脂基板９上に形成された薄膜トランジスタは、再度ロール８ｂに巻回される。
【００８２】
なお、本発明の薄膜トランジスタの製造方法は、図１〜図４の工程図に示すように（ａ）〜（ｅ）の５つの工程を有しているが、少なくとも「１．酸化物半導体層形成工程」から「５．ソース電極およびドレイン電極形成工程」までの項に記載した各工程を含む方法であれば特に限定されるものではなく、図５に示すＳｔｅｐ．１〜Ｓｔｅｐ．５は、製造される薄膜トランジスタの構造や用途等に応じて適宜選択されるものである。
【００８３】
このようなロール・ツー・ロール方式で薄膜トランジスタを製造することにより、基板は連続的に各工程へと流れることになるため、容易かつ連続的な生産ができ、生産性の高い薄膜トランジスタを得ることが可能となる。また、従来の方式に比べ、薄膜トランジスタを低コストで製造することが可能となる。
【００８４】
なお、上記薄膜トランジスタの製造方法において、長尺の樹脂基板を用いてロール・ツー・ロール方式の製造方法により製造されること以外は、上述した各工程と同様とすることができるので、ここでの説明は省略する。
【００８５】
Ｂ．ロール状薄膜トランジスタ
本発明のロール状薄膜トランジスタは、長尺の樹脂基板と、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、を有する薄膜トランジスタが巻回されてなることを特徴とするものである。
【００８６】
図６は、本発明のロール状薄膜トランジスタの一例を示す概略図である。
本発明のロール状薄膜トランジスタ２０は、上述したロール・ツー・ロール方式で製造された薄膜トランジスタ（図５参照）であり、長尺の樹脂基板上に形成され、巻回されたロール状の薄膜トランジスタである。
【００８７】
このような薄膜トランジスタとしては、ボトムゲートトップコンタクト構造、ボトムゲートボトムコンタクト構造、トップゲートトップコンタクト構造、トップゲートボトムコンタクト構造に大別することができる。
【００８８】
ボトムゲートトップコンタクト構造をなす薄膜トランジスタ１は、図１（ｅ）に示すように、基板２上にゲート電極３が形成され、上記ゲート電極３を覆うように上記基板２上にゲート絶縁層４が形成されている。また、上記ゲート絶縁層４上には、上記ゲート絶縁層４を介して上記ゲート電極３と対向するように酸化物半導体層５が形成され、さらに上記酸化物半導体層５上に所定の間隔を空けてソース電極６およびドレイン電極７が形成されたものである。また、ボトムゲートトップコンタクト構造をなす薄膜トランジスタにおいては、図１（ｅ）に示すように、上記酸化物半導体層５の一部に酸素欠損が付与されることで、上記酸化物半導体層５の一部が、キャリア濃度が制御された酸素欠損付与領域１５となってもよく、一方、図示はしないが、上記酸化物半導体層の全体に酸素欠損が付与されることで、上記酸化物半導体層の全体が、キャリア濃度が制御された酸素欠損付与領域となってもよい。
【００８９】
ボトムゲートボトムコンタクト構造をなす薄膜トランジスタ１は、図２（ｅ）に示すように、基板２上にゲート電極３が形成され、上記ゲート電極３を覆うように上記基板２上にゲート絶縁層４が形成されている。また、上記ゲート絶縁層４上には所定の間隔を空けてソース電極６およびドレイン電極７が形成され、上記ソース電極６と上記ドレイン電極７との間に空けられた所定の間隔を覆うように酸化物半導体層５が形成されたものである。また、ボトムゲートボトムコンタクト構造をなす薄膜トランジスタにおいては、図２（ｅ）に示すように、上記酸化物半導体層５全体に酸素欠損が付与されることで、上記酸化物半導体層５の全体が、キャリア濃度が制御された酸素欠損付与領域１５となる。
【００９０】
トップゲートトップコンタクト構造をなす薄膜トランジスタ１は、図３（ｅ）に示すように、基板２上に酸化物半導体層５が形成され、上記酸化物半導体層５上に所定の間隔を空けてソース電極６およびドレイン電極７が形成されている。また、上記ソース電極６およびドレイン電極７の形成後に露出した酸化物半導体層５領域を覆うようにゲート絶縁層４が形成され、上記ゲート絶縁層４上に上記ゲート絶縁層４を介して酸化物半導体層５と対向するようにゲート電極が形成されたものである。また、トップゲートトップコンタクト構造をなす薄膜トランジスタにおいては、図３（ｅ）に示すように、上記酸化物半導体層５の一部に酸素欠損が付与されることで、上記酸化物半導体層５の一部が、キャリア濃度が制御された酸素欠損付与領域１５となってもよく、一方、図示はしないが、上記酸化物半導体層の全体に酸素欠損が付与されることで、上記酸化物半導体層の全体が、キャリア濃度が制御された酸素欠損付与領域となってもよい。
【００９１】
トップゲートボトムコンタクト構造をなす薄膜トランジスタ１は図４（ｅ）に示すように、基板２上にソース電極６およびドレイン電極７が所定の間隔を空けて形成され、上記ソース電極６と上記ドレイン電極７との間に空けられた所定の間隔を覆うように酸化物半導体層５が形成されている。また、上記酸化物半導体層５を覆うようにゲート絶縁層４が形成され、上記ゲート絶縁層４上にゲート絶縁層４を介して上記酸化物半導体層５と対向するようにゲート電極３が形成されたものである。また、トップゲートボトムコンタクト構造をなす薄膜トランジスタにおいては、図４（ｅ）に示すように、上記酸化物半導体層５全体に酸素欠損が付与されることで、上記酸化物半導体層５の全体が、キャリア濃度が制御された酸素欠損付与領域１５となる。
【００９２】
本発明によれば、長尺の樹脂基板上に形成された薄膜トランジスタが巻回されたロール状薄膜トランジスタであることにより、ロール・ツー・ロール方式で製造することが可能あり、低温プロセスで製造可能な薄膜トランジスタとすることができる。また、長尺の樹脂基板であることにより、本発明の薄膜トランジスタのフレキシブル化が可能となり、フラットパネルディスプレイに好適となる。
【００９３】
本発明のロール状薄膜トランジスタに用いられる長尺の樹脂基板としては、例えば、ポリエーテルサルホン、ポリエチレンナフタレート、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、または熱可塑性ポリイミド等からなる有機基材およびそれらの複合基材を挙げることができる。
上記樹脂基板の耐熱性としては、本発明の製造方法により薄膜トランジスタを製造できる程度であれば特に限定されるものではないが、中でも、２００℃以下であることが好ましく、特に１８０℃以下であることが好ましい。
従来の薄膜トランジスタの製造方法では、耐熱性が低い基板の適用は困難であったが、本発明においては、上記のような耐熱性が低い基板を用いて容易に薄膜トランジスタを製造することが可能となる。
一方、樹脂基板の耐熱性は１００℃以上であることが好ましく、特に１５０℃以上であることが好ましい。
上記範囲より耐熱性が低いと、薄膜トランジスタの製造過程において上記樹脂基板の熱による寸法変化が生じる場合があるからである。
このような上記樹脂基板としては、上述した樹脂基板の中でも、液晶ポリマー、ポリカーボネート、ポリエチレンナフタレートが好ましく、特に、ポリエチレンナフタレートが好ましい。
【００９４】
また、本発明のロール状薄膜トランジスタを構成する各部材およびその製造方法としては、「Ａ．薄膜トランジスタの製造方法」の項に記載したものと同様とすることができるので、ここでの説明は省略する。
【００９５】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【実施例】
【００９６】
以下に実施例を示し、本発明をさらに詳細に説明する。
【００９７】
［実施例１］
本実施例では、ロール・ツー・ロール方式により薄膜トランジスタを製造した。
（ゲート電極の形成）
まず、長尺のプラスチック基板の片面に、任意の厚み（５０ｎｍ〜２００ｎｍ程度）のＡｌ膜をＤＣスパッタリング法により成膜した。Ａｌ膜の成膜にあたっては、圧力：０．５Ｐａ、ＤＣ出力：９００Ｗ、雰囲気：Ａｒ、基板温度：室温とした。
次に、Ａｌ膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、エッチャント（リン硝酢酸）を用いてＡｌ膜のウェットエッチングを行い、フォトレジストを剥離し、その後純水でリンスした。
【００９８】
（ゲート絶縁層の形成）
次に、Ａｌ膜からなるゲート電極上に任意の厚み（５０ｎｍ〜５００ｎｍ程度）になるように、感光性を有する絶縁性ポリマーをスピンコート法により塗布した。
次いで、プリベークを行い、露光および現像を行った。その後、１５０℃でポストベークを行った。
【００９９】
（酸化物半導体層の形成）
次に、上記ゲート絶縁層上に、任意の厚み（２５ｎｍ〜７５ｎｍ程度）のアモルファスＩＧＺＯ（ＩｎＧａＺｎＯ）膜をＤＣスパッタリング法により成膜した。ＩＧＺＯ膜の成膜にあたっては、圧力：０．４Ｐａ、ＲＦ出力：５００Ｗ、雰囲気：Ｏ2（１００％）、基板温度：室温とした。この時の酸化物半導体層のキャリア濃度は１．９×１０１３ｃｍ−３であった。
次いで、ＩＧＺＯ膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。
続いて、エッチャント（和光純薬工業製のＩＴＯエッチャント）を用いてＩＧＺＯ膜のウェットエッチングを行い、フォトレジストを除去し、その後純水でリンスした。
【０１００】
（ソース電極およびドレイン電極の形成）
次に、上記酸化物半導体層上に、任意の厚み（５０ｎｍ〜２００ｎｍ程度）のＴｉ膜をＤＣスパッタリング法により成膜した。Ｔｉ膜の成膜にあたっては、圧力：０．５Ｐａ、ＤＣ出力：９００Ｗ、雰囲気：Ａｒ、基板温度：室温とした。
次に、Ｔｉ膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、エッチャント（Ｈ2Ｏ2／アンモニア）を用いてＴｉ膜のウェットエッチングを行い、フォトレジストを除去し、その後純水でリンスした。
【０１０１】
（キャリア濃度制御）
上記ソース電極および上記ドレイン電極の形成によって露出した上記酸化物半導体層に逆スパッタリング法を用いて酸素欠損を付与し、キャリア濃度を１．６×１０１６ｃｍ-３に制御した。
逆スパッタリング法における条件は、圧力：０．３Ｐａ、ＲＦ出力：３００Ｗ、雰囲気：Ａｒ、基板温度：室温とした。
【０１０２】
［実施例２］
酸化物半導体層に反応性イオンエッチング（ＲＩＥ）法を用いて酸素欠損を付与し、キャリア濃度を制御したこと以外は、実施例１と同様にして薄膜トランジスタを作製した。
なお、ＲＩＥ法によって酸素欠損を付与した酸化物半導体層のキャリア濃度は２．１×１０１６ｃｍ−３であった。ＲＩＥ法にあたっては、圧力：３．０Ｐａ、ＲＦ出力：３００Ｗ、雰囲気：Ａｒとした。
【０１０３】
［比較例］
キャリア濃度制御工程を実施しないこと以外は、実施例１および実施例２と同様にして薄膜トランジスタを作製した。
【０１０４】
［評価結果］
比較例においては、酸化物半導体層（ＩＧＺＯ）のキャリア濃度が活性層としては低く、十分なオン電流が流れなかった。薄膜トランジスタとしての特性は現れなかった。
一方、実施例１および実施例２においては、キャリア濃度制御工程を経た薄膜トランジスタは、ゲート電圧を印加することによりオン電流が流れた。その結果、オン／オフ比が１×１０１６以上となり、薄膜トランジスタとしての特性を確認することができた。
【符号の説明】
【０１０５】
１      …    薄膜トランジスタ
２      …    基板
３      …    ゲート電極
４      …    ゲート絶縁層
５      …    酸化物半導体層
６      …    ソース電極
７      …    ドレイン電極
８ａ、８ｂ…  ロール
９      …    長尺の樹脂基板
１０    …    ロール・ツー・ロール方式
１５    …    酸素欠損付与領域
２０    …    ロール状薄膜トランジスタ
Ｃ      …    チャネル領域
【図１】
2013004849.tif 000003
【図２】
2013004849.tif 000004
【図３】
2013004849.tif 000005
【図４】
2013004849.tif 000006
【図５】
2013004849.tif 000007
【図６】
2013004849.tif 000008