(57)【要約】【課題】コア材の強度が低下することを効果的に抑制して、配線基板に生じる反りを低減できる配線基板を提供する。【解決手段】本発明に係る配線基板は、半導体チップが実装される配線基板であって、第１の主面と第１の主面に対向する第２の主面とを有し、第１の主面から第２の主面に貫通する複数の貫通孔が形成されたコア材と、複数の貫通孔に充填された複数の樹脂部材と、複数の樹脂部材に形成された複数のスルーホールと、複数のスルーホールの内周面に形成され、半導体チップの信号線、電力線及びグランド線と夫々接続される複数のスルーホール導体と、を備え、半導体チップの実装領域以外の領域に、信号線と接続されるスルーホール導体が形成されていることを特徴とする。【選択図】図１
2013122963.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップが実装される配線基板であって、
第１の主面と前記第１の主面に対向する第２の主面とを有し、前記第１の主面から前記第２の主面に貫通する複数の貫通孔が形成されたコア材と、
前記複数の貫通孔に充填された複数の樹脂部材と、
前記複数の樹脂部材に形成された複数のスルーホールと、
前記複数のスルーホールの内周面に形成され、前記半導体チップの信号線、電力線及びグランド線と夫々接続される複数のスルーホール導体と、
を備え、
半導体チップの実装領域以外の領域に、前記信号線と接続されるスルーホール導体が形成されていることを特徴とする配線基板。
【請求項２】
前記半導体チップの実装領域以外の領域に、前記電力線と接続されるスルーホール導体が形成されていることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記半導体チップの実装領域以外の領域に、前記グランド線と接続されるスルーホール導体が形成されていることを特徴とする請求項１又は請求項２に記載の配線基板。
【請求項４】
前記半導体チップの実装領域以外の領域には、前記複数の貫通孔が等間隔に形成されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の配線基板。
【請求項５】
前記半導体チップの実装領域と同心相似形の第１の領域と、前記第１の領域を取り囲む第２の領域とを同一面積となるように区画した場合、
前記第１の領域に形成された貫通孔の数が、前記第２の領域に形成された貫通孔の数よりも多いことを特徴とする請求項１乃至請求項３のいずれか１項に記載の配線基板。
【請求項６】
前記コア材は、金属を主成分とすることを特徴とする請求項１乃至請求項５のいずれか１項に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コア基板を備えた配線基板に関する。
【背景技術】
【０００２】
放熱性を高めるために金属板をコア基板として使用した配線基板が従来から用いられている。コア基板は、通常、次のように形成される。初めに、金属板にスルーホール形成用の貫通穴を形成した後、金属板の表面及び裏面に絶縁層となるプリプレグをラミネートする。次に、プリプレグを加熱しながらプレス成形し、加熱により硬化したプリプレグにスルーホールを形成する。最後に、配線パターンを形成し、コア基板とする。
【０００３】
コア基板は、その機能を高めるために種々のものが提案されている。例えば、金属板とプリプレグとの密着性を高めるために、金属板の表面に、表面に粗面を有する銅層を形成したコア基板（例えば、特許文献１参照）や、金属板に形成する貫通孔の内周面に存在する先鋭部に丸みを持たせたコア基板（例えば、特許文献２参照）等が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３１７３０号公報
【特許文献２】特開２００５−５０９８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、半導体チップを搭載する配線基板では、半導体チップの実装領域にスルーホールが高密度で形成されることが多い。これは、半導体チップの電源用配線が、半導体チップの直下に形成されることが多いためである。ここで、半導体チップの実装領域にスルーホールが高密度で形成されていることは、金属板の半導体チップの実装領域に対応する領域にも貫通孔が高密度で形成されていることを意味する。
【０００６】
しかしながら、金属板の半導体チップの実装領域に対応する領域に貫通孔が高密度で形成されている場合、金属板の他の領域（貫通孔が高密度で形成されていない領域）に比べて、単位面積当たりに占める金属の割合が低くなり、半導体チップの実装領域に対応する領域において金属板の強度が低下する。このため、配線基板に生じる反り、例えば、配線基板上に半導体チップを実装する際に、熱膨張率（Coefficient of thermal expansion、CTE）の違いにより生じる反りを抑制する効果が低減してしまうという問題があった。
【０００７】
本発明は、上記の事情に対処してなされたものであり、コア材の強度が低下することを効果的に抑制して、配線基板に生じる反りを低減できる配線基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成すべく、本発明の配線基板は、
半導体チップが実装される配線基板であって、第１の主面と第１の主面に対向する第２の主面とを有し、第１の主面から前記第２の主面に貫通する複数の貫通孔が形成されたコア材と、複数の貫通孔に充填された複数の樹脂部材と、複数の樹脂部材に形成された複数のスルーホールと、複数のスルーホールの内周面に形成され、半導体チップの信号線、電力線及びグランド線と夫々接続される複数のスルーホール導体と、を備え、半導体チップの実装領域以外の領域に、信号線と接続されるスルーホール導体が形成されていることを特徴とする。
【０００９】
本発明によれば、半導体チップの実装領域以外の領域に、信号線と接続されるスルーホール導体を形成することで、コア材の半導体チップの実装領域に形成される貫通孔の数を低減することができる。このため、コア材の強度が低下することを効果的に抑制することができる。その結果、配線基板に生じる反り、例えば、配線基板上に半導体チップを実装する際に、熱膨張率（Coefficient of thermal expansion、CTE）の違いにより生じる反りを抑制することができる。
【００１０】
なお、本発明の一態様において、配線基板は、半導体チップの実装領域以外の領域に、電力線と接続されるスルーホール導体が形成されていることを特徴とする。半導体チップの実装領域以外の領域に、電力線と接続されるスルーホール導体を形成することで、コア材の半導体チップの実装領域に形成される貫通孔の数をさらに低減することができる。その結果、配線基板に生じる反りをさらに抑制することができる。
【００１１】
また、本発明の他の態様において、配線基板は、半導体チップの実装領域以外の領域に、グランド線と接続されるスルーホール導体が形成されていることを特徴とする。半導体チップの実装領域以外の領域に、グランド線と接続されるスルーホール導体を形成することで、コア材の半導体チップの実装領域に形成される貫通孔の数をさらに低減することができる。その結果、配線基板に生じる反りをさらに抑制することができる。
【００１２】
また、本発明の他の態様において、配線基板は、半導体チップの実装領域以外の領域に、複数の貫通孔が等間隔に形成されていることを特徴とする。半導体チップの実装領域以外の領域に、貫通孔を等間隔に形成することで、コア材の一部の領域が、他の領域に比べ強度が低くなることを抑制することができる。その結果、配線基板の一部に生じる反りが、他の領域に生じる反りよりも大きくなることを抑制することができる。
【００１３】
また、本発明の他の態様において、配線基板は、半導体チップの実装領域と同心相似形の第１の領域と、第１の領域を取り囲む第２の領域とを同一面積となるように区画した場合、第１の領域に形成された貫通孔の数が、第２の領域に形成された貫通孔の数よりも多いことを特徴とする。第１の領域に形成された貫通孔の数が、第２の領域に形成された貫通孔の数よりも多くなるように、コア材に貫通孔を形成することで、半導体チップの実装領域に形成される貫通孔の数を低減することができる。その結果、配線基板に生じる反りをさらに抑制することができる。
【００１４】
さらに、本発明の他の態様において、配線基板のコア材は、金属を主成分とする。コア材を、金属を主成分とすることで、配線基板の放熱性が向上する。
【発明の効果】
【００１５】
以上説明したように、本発明によれば、コア材の強度が低下することを効果的に抑制して、配線基板に生じる反りを低減できる配線基板を提供できる。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態に係る配線基板の平面図。
【図２】第１の実施形態に係る配線基板の断面図。
【図３】第１の実施形態に係る配線基板の製造工程図。
【図４】第１の実施形態に係る配線基板の製造工程図。
【図５】第１の実施形態に係る配線基板の製造工程図。
【図６】第１の実施形態に係る配線基板の製造工程図。
【図７】第１の実施形態に係る配線基板の製造工程図。
【図８】第１の実施形態に係る配線基板の製造工程図。
【図９】第１の実施形態に係る配線基板の製造工程図。
【図１０】第１の実施形態に係る配線基板の製造工程図。
【図１１】第１の実施形態に係る配線基板の製造工程図。
【図１２】第１の実施形態に係る配線基板の製造工程図。
【図１３】第１の実施形態に係る配線基板の製造工程図。
【図１４】第１の実施形態に係る配線基板の製造工程図。
【図１５】第１の実施形態に係る配線基板の製造工程図。
【図１６】第１の実施形態に係る配線基板の製造工程図。
【図１７】第１の実施形態に係る配線基板への半導体チップの実装図。
【図１８】第１の実施形態の変形例に係る配線基板の平面図。
【図１９】第１の実施形態の変形例に係る配線基板の平面図。
【図２０】第１の実施形態の変形例に係る配線基板の平面図。
【図２１】第２の実施形態に係る配線基板の平面図。
【図２２】第３の実施形態に係る配線基板の断面図。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、以下の説明では、コア基板上にビルドアップ層を形成した配線基板を例に、本発明の実施形態を説明する。なお、以下の説明では、半導体チップが接続される側を表面側とし、マザーボードやソケット等（以下、マザーボード等と称する）が接続される側を裏面側とする。
【００１８】
（第１の実施形態）
図１は、配線基板１の平面図である。図１には、後述する金属板１１に形成された貫通孔１１ｃを破線で図示した。図２は、図１の一点鎖I−Iにおける線配基板１００の断面図である。以下、図１及び図２を参照して、配線基板１の構成について説明する。
【００１９】
（配線基板の構成）
図２に示すように、配線基板１は、コア基板１０、ビルドアップ層２０、ソルダーレジスト層３１及びソルダーレジスト層４１を備える。
【００２０】
（コア基板の構成）
コア基板１０は、金属板１１（コア材）と、層間絶縁層１４と、スルーホールＨ内に形成されたスルーホール導体１９ｃ〜１９ｅと、スルーホール導体１９ｃ〜１９ｅの中空部に充填された充填樹脂１６と、層間絶縁層１４の表面及び裏面に形成された表面配線層１９ａ及び裏面配線層１９ｂと、充填樹脂１６の両端に形成された蓋めっき層１７，１８とを備える。
【００２１】
金属板１１は、鉄（Ｆｅ）とニッケル（Ｎｉ）との合金を主成分とする。金属板１１は、第１の主面１１ａ（表面）と、この第１の主面１１ａに対向する第２の主面１１ｂ（裏面）とを有する。図１に示すように、金属板１１には、第１の主面１１ａから第２の主面１１ｂに貫通する複数の貫通孔１１ｃ〜１１ｅが、半導体チップ（図示せず）の実装領域Ａ以外の領域に略等間隔で形成されている。なお、この実施形態では、金属板１１として、鉄（Ｆｅ）とニッケル（Ｎｉ）との合金を使用しているが、銅など、他の金属（合金を含む）を使用してもよい。
【００２２】
貫通孔１１ｃ〜１１ｅ内に充填された層間絶縁層１４には、略中心を通るようにしてスルーホールＨが形成され、このスルーホールＨの内周面には、表面配線層１９ａと裏面配線層１９ｂとを互いに導通させるスルーホール導体１９ｃ〜１９ｅが形成されている。また、スルーホール導体１９ｃ〜１９ｅの中空部は、エポキシ樹脂等の充填樹脂１６により充填されている。さらに、充填樹脂１６の両端は、蓋めっき層１７，１８により封止されている。
【００２３】
貫通孔１１ｃ内に充填された層間絶縁層１４に形成されたスルーホールＨの内周面に形成されたスルーホール導体１９ｃは、半導体チップ（図示せず）の信号線と接続される。また、貫通孔１１ｄ内に充填された層間絶縁層１４に形成されたスルーホールＨの内周面に形成されたスルーホール導体１９ｄは、半導体チップ（図示せず）の電力線と接続される。さらに、貫通孔１１ｅ内に充填された層間絶縁層１４に形成されたスルーホールＨの内周面に形成されたスルーホール導体１９ｅは、半導体チップ（図示せず）のグランド線と接続される。なお、この実施形態では、スルーホール導体１９ｃ内に充填樹脂１６を充填しているが、スルーホールＨ内をスルーホール導体１９ｃで充填するようにしてもよい。この場合、スルーホールＨ内がスルーホール導体１９ｃで満たされるため、充填樹脂１６は必要としない。
【００２４】
（ビルドアップ層の構成）
ビルドアップ層２０は、コア基板１０の表面側に積層された絶縁層２１，２４（層間樹脂層）と、配線層２３，２６と、ビア導体２２，２５とを備える。なお、この第１の実施形態では、ビア導体２２，２５をフィルドビアとしているが、コンフォーマルビアとしてもよい。
【００２５】
絶縁層２１は、熱硬化性樹脂組成物からなり、コア基板１０の表面に積層される。絶縁層２１の表面には、配線層２３が形成されている。また、絶縁層２１には、コア基板１０の表面配線層１９ａと配線層２３とを電気的に接続するビア導体２２が形成されている。
【００２６】
絶縁層２４は、熱硬化性樹脂組成物からなり、配線層２３上に積層される。絶縁層２４の表面には、配線層２６が形成されている。また、絶縁層２４には、配線層２３と配線層２６とを電気的に接続するビア導体２５が形成されている。
【００２７】
（ソルダーレジスト層の構成）
ソルダーレジスト層３１は、熱硬化性又は／及び光硬化性の樹脂組成物からなるフィルム状のソルダーレジストをビルドアップ層２０の配線層２６上に積層して形成される。ソルダーレジスト層３１には、複数の開口３１ａが形成されている。ソルダーレジスト層３１の開口３１ａ内には、半田バンプ３３ｃ〜３３ｅが形成されており、その上端は、ソルダーレジスト層３１の上面３１ｂから突出している。なお、この実施形態では、ソルダーレジスト層３１として、フィルム状のソルダーレジストを使用しているが、ワニス状のソルダーレジストを塗布して、ソルダーレジスト層３１を形成してもよい
【００２８】
半田バンプ３３ｃ〜３３ｅは、図示しない半導体チップの電極との接続端子であり、Ｎｉ層及びＡｕ層からなるメタル層３２を介して、配線層２６と電気的に接続されている。スルーホール導体１９ｃと電気的に接続された半田バンプ３３ｃは、半導体チップ（図示せず）の信号線と接続される。スルーホール導体１９ｄと電気的に接続された半田バンプ３３ｄは、半導体チップ（図示せず）の電力線と接続される。スルーホール導体１９ｅと電気的に接続された半田バンプ３３ｅは、半導体チップ（図示せず）のグランド線と接続される。半田バンプ３３ｃ〜３３ｅは、Ｓｎ−Ａｇ系、Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系などの低融点合金からなる。なお、この実施形態では、半田バンプ３３ｃ〜３３ｅは、Ｎｉ層及びＡｕ層からなるメタル層３２を介して配線層２６と電気的に接続されているが、例えば、メタル層３２を、Ｎｉ、Ｐｄ及びＡｕから構成してもよいし、Ｓｎ、Ｎｉ又はＡｕから選択される金属で構成してもよい。さらに、半田バンプ３３を、メタル層３２を介さずに配線層２６と電気的に接続してもよい。
【００２９】
ソルダーレジスト層４１は、熱硬化性又は／及び光硬化性の樹脂組成物からなるフィルム状のソルダーレジストをコア基板の裏面配線層１９ｂ上に積層して形成される。ソルダーレジスト層４１には、複数の開口４１ａが形成されている。ソルダーレジスト層４１の開口４１ａの底部には、裏面配線層１９ｂが位置する。開口４１ａから露出した裏面配線層１９ｂの表面には、Ｎｉ層及びＡｕ層からなるメタル層４２が被覆されている。該メタル層４２は、図示しないマザーボード等との接続端子として使用される。なお、この実施形態では、ソルダーレジスト層４１として、フィルム状のソルダーレジストを使用しているが、ワニス状のソルダーレジストを塗布して、ソルダーレジスト層４１を形成してもよい。また、メタル層４２を、Ｎｉ、Ｐｄ及びＡｕから構成してもよいし、Ｓｎ、Ｎｉ又はＡｕから選択される金属で構成してもよい。
【００３０】
（配線基板の製造方法）
図３〜図１６は、第１の実施形態に係る配線基板１の製造工程を示す図である。以下、図３〜図１６を参照して、配線基板１の製造方法について説明する。
【００３１】
（コア基板形成工程）
鉄（Ｆｅ）とニッケル（Ｎｉ）との合金を主成分とする金属板１１に、半導体チップ（図示せず）の実装領域以外の領域に略等間隔に貫通孔１１ｃ〜１１ｅを形成する。貫通孔１１ｃ〜貫通孔１１ｅは、レーザー加工、ドリル加工、エッチング加工等により形成する（図３参照）。
【００３２】
金属板１１の第１の主面１１ａ及び第２の主面１１ｂに、厚みが約２０〜８０μｍでエポキシ樹脂からなるドライタイプの樹脂フィルム１２，１３（プリプレグ）をラミネートする（図４参照）。なお、樹脂フィルム１２，１３をラミネートする前に、金属板１１の表面を既存の鉄―ニッケル合金用マイクロエッチング液（例えば、硫酸、硫化鉄、塩化アンモニウムを含むエッチング剤）で粗化しておくことが好ましい。
【００３３】
次に、金属板１１及び樹脂フィルム１２，１３の積層物を真空圧着熱プレス機で加圧加熱し、樹脂フィルム１２，１３を熱硬化させながら圧着して、表面が層間絶縁層１４で被覆された金属板１１を得る（図５参照）。また、押圧の際に、樹脂フィルム１２，１３の一部が貫通孔１１ｃ〜貫通孔１１ｅ内に進入するため、貫通孔１１ｃ〜貫通孔１１ｅ内が樹脂フィルム１２，１３が硬化した層間絶縁層１４で充填された状態となる。なお、この実施形態では、樹脂フィルム１２，１３として、エポキシ樹脂からなるドライタイプの樹脂フィルムを使用しているが、例えば、ポリイミド系など、他の樹脂系からなる樹脂フィルムを使用するようにしてもよい。
【００３４】
次に、金属板１１の貫通孔１１ｃ〜１１ｅの略中心をとおるように、ＹＡＧレーザーまたは炭酸ガスレーザーを用いた孔あけ加工によりスルーホールＨを形成する（図６参照）。スルーホールＨの内径は、例えば、約１５０μｍである。なお、スルーホールＨ形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが好ましい。なお、スルーホールＨは、ドリル加工により形成してもよい。
【００３５】
スルーホールＨの内周面を含む層間絶縁層１４の表面に、Ｐｄを含むメッキ触媒を被覆した後、無電解銅めっき及び電解銅めっきを行い、銅めっき層１５を形成する（図７参照）。この銅めっき層１５は、図２を参照して説明した表面配線層１９ａ、裏面配線層１９ｂ及びスルーホール導体１９ｃ〜１９ｅとなる。なお、各スルーホール導体１９ｃ〜１９ｅは、半導体チップ（図示せず）の信号線、電力線、グランド線とそれぞれ接続される。
【００３６】
その後、スルーホール導体１９ｃ〜１９ｅ内をエポキシ樹脂等の充填樹脂１６で充填する。なお、充填樹脂１６を充填後、充填樹脂１６の両端を研磨する（図８参照）。
【００３７】
充填樹脂１６の両端及び銅めっき層１５上に、Ｐｄを含むメッキ触媒を被覆した後、無電解銅めっき及び電解銅めっきを行い、蓋めっき層１７，１８を形成する（図９参照）。
【００３８】
蓋めっき層１７，１８上に、感光性樹脂からなる樹脂フィルムを貼り付け、当該フィルムに対して露光および現像（フォトグラフィ技術）を施して、所定のパターンを有するエッチングレジストを形成する。次に、上記所定のパターン間から露出する蓋めっき層１７，１８及び銅めっき層１５をエッチングする。その結果、表面配線層１９ａと裏面配線層１９ｂとが形成される（図１０参照）。
【００３９】
（ビルドアップ層形成工程）
次に、コア基板１０の表面にビルドアップ層２０を形成する。このビルドアップ層２０は、セミアディティブ法により形成される。
【００４０】
初めに、コア基板１０の表面を粗化した後、コア基板１０の表面に絶縁層２１となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料を積層し、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、絶縁層２１にビアホール２１ａを形成する（図１１参照）。
【００４１】
続いて、絶縁層２１の表面を粗化した後、無電解めっきを行い、ビアホール２１ａの内壁を含む絶縁層２１上に無電解銅めっき層を形成する。次にフォトレジストを絶縁層２１上に形成された無電解銅めっき層上にラミネートして、露光・現像を行い、所望の形状にめっきレジストを形成した後、このめっきレジストをマスクとして、電解めっきにより、銅をめっきして、所望の銅めっきパターンを得る。次に、めっきレジストを剥離して、めっきレジスト下に存在していた無電解銅めっき層を除去して、配線層２３を得る。また、この際に、ビアホール２１ａ内にビア導体２２も形成される（図１２参照）。
【００４２】
次に、絶縁層２１、配線層２３及びビア導体２２を形成した時と同様にして、絶縁層２４、配線層２６及びビア導体２５を形成する（図１３参照）。
【００４３】
（ソルダーレジスト層形成工程）
ビルドアップ層２０の表面及びコア基板１０の裏面に、それぞれフィルム状のソルダーレジストをプレスして積層する。積層したフィルム状のソルダーレジストを露光・現像して、開口３１ａが形成されたソルダーレジスト層３１と、開口４１ａが形成されたソルダーレジスト層４１とを得る（図１４参照）
【００４４】
（めっき工程）
次に、ソルダーレジスト層３１，４１のそれぞれ開口３１ａ，４１ａから露出した配線層２３、ビア導体２２及び裏面配線層１９ｂを過硫酸ナトリウム等によりエッチングして、表面の酸化膜等の不純物を除去した後、無電解還元めっきにより、Ｎｉ層及びＡｕ層からなるメタル層３２，４２を形成する（図１５参照）。
【００４５】
（バックエンド工程）
半田印刷により、メタル層３２上に半田ペーストを塗布した後、所定の温度と時間でリフローを行い、半導体チップ（図示せず）の信号線、電力線及びグランド線とそれぞれ接続される半田バンプ３３ｃ〜３３ｅを形成する（図１６参照）。なお、この実施形態では、半田ペーストの塗布により半田バンプ３３を形成しているが、半田ボールをメタル層３２上に搭載するいわゆるマイクロボールマウント法や、半田をメタル層３２上にめっきするめっき法により半田バンプ３３を形成してもよい。
【００４６】
図１７は、半導体チップ１００を配線基板１に実装した状態を示す断面図である。
半導体チップ１００は、配線基板１との接続端子１０１ｃ〜１０１ｅを備える。各接続端子１０１ｃ〜１０１ｅは、それぞれ半導体チップ内に形成された集積回路の信号線、電力線、グランド線として使用される。
【００４７】
図１７に示すように、半導体チップ１００の端子１０１ａ〜１０１ｃを、それぞれ配線基板１の半田バンブ３３ｃ〜３３ｅと当接した状態で、半田バンブ３３ｃ〜３３ｅをリフローして、半導体チップ１００の端子１０１ａ〜１０１ｃを、それぞれ配線基板１の半田バンブ３３ｃ〜３３ｅと電気的に接続する。その後、半導体チップ１００の裏面とソルダーレジスト層３１の表面との隙間をアンダーフィル剤１０２で満たす。
【００４８】
以上のように、第１の実施形態に係る配線基板１は、半導体チップ１００の実装領域Ａ以外の領域に、半導体チップ１００の信号線、電力線、グランド線とそれぞれ接続されるスルーホール導体１９ｃ〜１９ｅを形成しているので、金属板１１の実装領域Ａに貫通孔１１ｃ〜１１ｅが形成されない。このため、金属板１１の強度が低下することを効果的に抑制することができる。その結果、配線基板１に生じる反り、例えば、配線基板１上に半導体チップ１００を実装する際に、熱膨張率（Coefficient of thermal expansion、CTE）の違いにより配線基板１に生じる反りを抑制することができる。
【００４９】
また、金属板１１は、鉄（Ｆｅ）とニッケル（Ｎｉ）との合金を主成分とする。鉄とニッケルとの合金を主成分とすることで、配線基板１の熱膨張を低減することができる。また、鉄とニッケルとの合金は、好適な熱伝導性を有しているため、配線基板１の放熱性が向上する。
【００５０】
（第１の実施形態の変形例）
図１８〜図２０は、第１の実施形態の変形例に係る配線基板１Ａ〜１Ｃの平面図である。以下、図１８〜図２０を参照して、第１の実施形態の変形例に係る配線基板１Ａ〜１Ｃについて説明するが、図１〜図１７を参照して説明した配線基板１と同じ構成には同一の符号を付して重複した説明を省略する。なお、図１８〜図２０には、金属板１１に形成された貫通孔１１ｃ〜１１ｅを破線で図示している。
【００５１】
図１〜図１７を参照して説明した配線基板１では、半導体チップの実装領域Ａ内にスルーホール導体１９ｃ〜１９ｅを形成していないが、例えば、全てのスルーホール導体１９ｃ〜１９ｅを半導体チップの実装領域Ａ外に形成した場合、配線基板１の面積が広くなりすぎてしまう等の不具合が生じるときは、必要に応じて、半導体チップの実装領域Ａ内にスルーホール導体１９ｃ〜１９ｅを形成することも可能である。
【００５２】
配線基板１Ａは、半導体チップの信号線と接続されるスルーホール導体１９ｃを半導体チップの実装領域Ａ以外の領域に形成している。このため、図１８に示すように、金属板１１の実装領域Ａに貫通孔１１ｃが形成されない。この結果、金属板１１の半導体チップの実装領域Ａに形成される貫通孔の数を低減することができるので、配線基板１に生じる反りを抑制することができる
【００５３】
配線基板１Ｂは、半導体チップの信号線及び電力線と接続されるスルーホール導体１９ｃ，１９ｄを半導体チップの実装領域Ａ以外の領域に形成している。このため、図１９に示すように、金属板１１の実装領域Ａに貫通孔１１ｃ，１１ｄが形成されない。この結果、金属板１１の半導体チップの実装領域Ａに形成される貫通孔の数をさらに低減することができ、配線基板１に生じる反りをより効果的に抑制することができる。
【００５４】
配線基板１Ｃは、半導体チップの信号線及びグランド線と接続されるスルーホール導体１９ｃ，１９ｅを半導体チップの実装領域Ａ以外の領域に形成している。このため、図２０に示すように、金属板１１の実装領域Ａに貫通孔１１ｃ，１１ｅが形成されない。この結果、金属板１１の半導体チップの実装領域Ａに形成される貫通孔の数をさらに低減することができ、配線基板１に生じる反りをより効果的に抑制することができる。
【００５５】
（第２の実施形態）
図２１は、第２の実施形態に係る配線基板２の平面図である。以下、図２１を参照して、第２の実施形態に係る配線基板２について説明するが、図１〜図１７を参照して説明した配線基板１と同じ構成には同一の符号を付して重複した説明を省略する。なお、図２１の破線Ｘは、後述する第１の領域αと第２の領域βとの境界線である。また、図２１には、金属板１１に形成された貫通孔１１ｃ〜１１ｅを破線で図示している。
【００５６】
図１〜図１７を参照して説明した第１の実施形態に係る配線基板１及び図１８〜図２０を参照して説明した第１の実施形態の変形例に係る配線基板１Ａ〜１Ｃでは、半導体チップの実装領域Ａ以外の領域に貫通孔１１ｃ〜１１ｅを等間隔に形成した実施形態について説明した。
【００５７】
しかしながら、半導体チップの実装領域Ａ以外の領域に貫通孔１１ｃ〜１１ｅを等間隔に形成せずに、図２１に示すように、半導体チップの実装領域Ａと同心相似形の第１の領域αと、この第１の領域αを取り囲む第２の領域βとを同一面積となるように区画し、第１の領域αに形成された貫通孔１１ｃ〜１１ｅの数が、第２の領域βに形成された貫通孔１１ｃ〜１１ｅの数よりも多くなるように構成してもよい。
【００５８】
以上のように、第２の実施形態に係る配線基板２は、半導体チップの実装領域Ａと同心相似形の第１の領域αと、この第１の領域αを取り囲む第２の領域βとを同一面積となるように区画し、第１の領域αに形成された貫通孔１１ｃ〜１１ｅの数が、第２の領域βに形成された貫通孔１１ｃ〜１１ｅの数よりも多くなるよう構成しているので、半導体チップの実装領域Ａに形成される貫通孔１１ｃ〜１１ｅの数を低減することができる。その結果、配線基板２に生じる反り、例えば、配線基板２上に半導体チップを実装する際に、熱膨張率（Coefficient of thermal expansion、CTE）の違いにより配線基板２に生じる反りを抑制することができる。
【００５９】
（第３の実施形態）
図２２は、第３の実施形態に係る配線基板３の断面図である。図１８は、第１の実施形態に係る配線基板１の裏面側にビルドアップ層５０を設けた配線基板２の断面図である。以下、図２２を参照して、第３の実施形態に係る配線基板３の構成を説明するが、図１〜図１７を参照して説明した配線基板１と同じ構成には、同一の符号を付して重複した説明を省略する。
【００６０】
図２２に示すように、第３の実施形態に係る配線基板３は、コア基板１０の裏面側にビルドアップ層５０が形成されている点が、図１〜図１７を参照して説明した配線基板１配線基板１とは異なる。ビルドアップ層５０は、コア基板１０の裏面側に積層された絶縁層５１，５４（層間樹脂層）と、配線層５３，５６と、ビア導体５２，５５とを備える。なお、この実施形態では、ビア導体５２，５５をフィルドビアとしているが、コンフォーマルビアとしてもよい。
【００６１】
絶縁層５１は、熱硬化性樹脂組成物からなり、コア基板１０の裏面に積層される。絶縁層５１の表面には、配線層５３が形成されている。また、絶縁層５１には、コア基板１０の裏面配線層１９ｂと配線層５３とを電気的に接続するビア導体５２が形成されている。絶縁層５４は、熱硬化性樹脂組成物からなり、配線層５３上に積層される。絶縁層５４の表面には、配線層５６が形成されている。また、絶縁層５４には、配線層５３と配線層５６とを電気的に接続するビア導体５５が形成されている。
【００６２】
以上のように、コア基板１０の裏面側にビルドアップ層５０を形成しても、図１〜図１７を参照して説明した配線基板１と同じ効果を得ることができる。
【００６３】
なお、図２２を参照して説明した配線基板３においても、図１８〜図２０を参照して説明した第１の実施形態の変形例に係る配線基板１Ａ〜１Ｃと同様に、必要に応じて、半導体チップの実装領域Ａ内にスルーホール導体１９ｃ〜１９ｅを形成するように構成してもよい。また、図２１を参照して説明した配線基板２と同様に、半導体チップの実装領域Ａと同心相似形の第１の領域αと、この第１の領域αを取り囲む第２の領域βとを同一面積となるように区画し、第１の領域αに形成された貫通孔１１ｃ〜１１ｅの数が、第２の領域βに形成された貫通孔１１ｃ〜１１ｅの数よりも多くなるように構成してもよい。
【００６４】
なお、上記各実施形態では、コア基板１０の表面側及び裏面側に、それぞれビルドアップ層が２層ずつ形成されているが、ビルドアップ層は、２層に限られず、何層であってもよい。また、コア基板１０の表面側及び裏面側で、形成されるビルドアップ層の数異なっていても構わない。
【００６５】
（その他の実施形態）
以上、本発明を、具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。例えば、上記具体例では、配線基板１〜３が半田ボールＢを介してマザーボード等と接続するＢＧＡ基板である形態について説明しているが、半田ボールＢの代わりにピンもしくはランドを設けた、いわゆるＰＧＡ（Pin Grid Array）基板もしくはＬＧＡ（Land Grid Array）基板として配線基板１〜３をマザーボード等と接続するようにしてもよい。
【符号の説明】
【００６６】
１，１Ａ，１Ｂ，１Ｃ，２，３…配線基板、１０…コア基板、１１…金属板（コア材）、１１ａ…第１の主面、１１ｂ…第２の主面、１１ｃ…貫通孔、１２，１３…樹脂フィルム、１４…層間絶縁層、１５…銅めっき層、１６…充填樹脂、１７，１８…蓋めっき層、１９ａ…表面配線層、１９ｂ…裏面配線層、１９ｃ…スルーホール導体、２０…ビルドアップ層、２１，２４…絶縁層（層間樹脂層）、２２，２５…ビア導体、２３，２６…配線層、３１，４１…ソルダーレジスト層、３２…メタル層、３２，４２…メタル層、３３…半田バンプ、５０…ビルドアップ層、５１，５４…絶縁層（層間樹脂層）、５２，５５…ビア導体、５３，５６…配線層、１００…半導体チップ、１０１…端子、１０２…フィラー（樹脂）。
【図１】
2013122963.tif 000003
【図２】
2013122963.tif 000004
【図３】
2013122963.tif 000005
【図４】
2013122963.tif 000006
【図５】
2013122963.tif 000007
【図６】
2013122963.tif 000008
【図７】
2013122963.tif 000009
【図８】
2013122963.tif 000010
【図９】
2013122963.tif 000011
【図１０】
2013122963.tif 000012
【図１１】
2013122963.tif 000013
【図１２】
2013122963.tif 000014
【図１３】
2013122963.tif 000015
【図１４】
2013122963.tif 000016
【図１５】
2013122963.tif 000017
【図１６】
2013122963.tif 000018
【図１７】
2013122963.tif 000019
【図１８】
2013122963.tif 000020
【図１９】
2013122963.tif 000021
【図２０】
2013122963.tif 000022
【図２１】
2013122963.tif 000023
【図２２】
2013122963.tif 000024