(57)【要約】【課題】酸化物半導体層を備えたＴＦＴ素子などのアクティブ素子の良否の予測を精度高く行うことができる回路基板を提供する。【解決手段】絶縁基板２には、第１の電極４と、第１の電極４とは電気的に分離されている第２の電極６と、第１の電極４および第２の電極６と接するように形成された酸化物半導体層５と、を備えたトラップ準位測定用パターン３が設けられている。【選択図】図１
2013093470.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板の一方側の面に、酸化物半導体層が備えられている回路基板であって、
上記絶縁基板において上記酸化物半導体層が形成されている側の面には、第１の電極と、上記第１の電極とは電気的に分離されている第２の電極と、上記第１の電極および上記第２の電極と接するように形成された上記酸化物半導体層と、を備えたトラップ準位測定用パターンが設けられていることを特徴とする回路基板。
【請求項２】
上記絶縁基板において上記酸化物半導体層が形成されている側の面には、上記絶縁基板の中心部を含む領域である第１の領域と、上記第１の領域の周辺領域であるとともに、上記絶縁基板の端部を含む領域である第２の領域と、が備えられており、
上記第２の領域に、上記トラップ準位測定用パターンが設けられていることを特徴とする請求項１に記載の回路基板。
【請求項３】
上記トラップ準位測定用パターンにおいて、上記酸化物半導体層は、上記第１の電極と上記第２の電極との間に、介在されていることを特徴とする請求項１または２に記載の回路基板。
【請求項４】
上記トラップ準位測定用パターンにおいて、上記第１の電極と上記第２の電極とは何れも、上記酸化物半導体層の上部および下部の何れか一方に形成されていることを特徴とする請求項１または２に記載の回路基板。
【請求項５】
上記トラップ準位測定用パターンにおいて、上記第１の電極と上記第２の電極とは何れも、上記酸化物半導体層の上部および下部の何れか一方に形成されており、
第３の電極は、上記一方とは反対側の面である上記酸化物半導体層の他方に絶縁層を介して形成されていることを特徴とする請求項４に記載の回路基板。
【請求項６】
上記第１の電極および上記第２の電極の各々は、上記酸化物半導体層を半導体層として備えた上記絶縁基板上に形成されるアクティブ素子の電極層および配線を形成する導電層と同一材料で形成されていることを特徴とする請求項１から５の何れか１項に記載の回路基板。
【請求項７】
上記第１の電極、上記第２の電極および上記第３の電極の各々は、上記酸化物半導体層を半導体層として備えた上記絶縁基板上に形成されるアクティブ素子の電極層および配線を形成する導電層と同一材料で形成されていることを特徴とする請求項５に記載の回路基板。
【請求項８】
上記酸化物半導体層は、Ｉｎ、Ｇａ、Ｚｎから選択される少なくとも一つの元素を含むことを特徴とする請求項１から７の何れか１項に記載の回路基板。
【請求項９】
上記請求項１から８の何れか１項に記載の回路基板を備え、
上記回路基板上には、上記酸化物半導体層と同一層によって形成された半導体層を備えた複数のアクティブ素子が設けられており、
上記アクティブ素子の各々には、画素電極が電気的に接続されており、
複数の上記画素電極がマトリックス状に形成されていることを特徴とするアクティブマトリックス基板。
【請求項１０】
上記トラップ準位測定用パターンにおいて、上記第１の電極および上記第２の電極の各々は、上記画素電極を含む上記アクティブ素子の電極層および配線を形成する導電層と同一材料で形成されていることを特徴とする請求項９に記載のアクティブマトリックス基板。
【請求項１１】
上記トラップ準位測定用パターンにおいて、上記第１の電極と上記第２の電極とは何れも、上記酸化物半導体層の上部および下部の何れか一方に形成されており、
第３の電極は、上記一方とは反対側の面である上記酸化物半導体層の他方に絶縁層を介して形成されており、
上記第１の電極、上記第２の電極および上記第３の電極の各々は、上記画素電極を含む上記アクティブ素子の電極層および配線を形成する導電層と同一材料で形成されていることを特徴とする請求項９に記載のアクティブマトリックス基板。
【請求項１２】
上記請求項９から１１の何れか１項に記載のアクティブマトリックス基板と、対向基板と、上記アクティブマトリックス基板と上記対向基板との間に介在された液晶層と、を備えていることを特徴とする表示装置。
【請求項１３】
上記請求項９から１１の何れか１項に記載のアクティブマトリックス基板と、上記アクティブマトリックス基板における上記画素電極が形成されている面側に形成された有機ＥＬ層と、を備えていることを特徴とする表示装置。
【請求項１４】
絶縁基板の一方側の面に、酸化物半導体層が備えられた回路基板の製造方法であって、
上記絶縁基板において上記酸化物半導体層が形成されている側の面に、第１の電極と、上記第１の電極とは電気的に分離された第２の電極と、上記第１の電極および上記第２の電極と接するように形成された上記酸化物半導体層と、を備えたトラップ準位測定用パターンを形成する工程と、
熱刺激電流測定により、上記酸化物半導体層のトラップ準位を測定する工程と、が含まれていることを特徴とする回路基板の製造方法。
【請求項１５】
上記第１の電極と上記第２の電極とは何れも、上記酸化物半導体層の上部および下部の何れか一方に形成されており、
第３の電極は、上記一方とは反対側の面である上記酸化物半導体層の他方に絶縁層を介して形成されており、
上記第１の電極および上記第２の電極の何れか一方をソース電極として作用させ、他方をドレイン電極として作用させ、上記第３の電極をゲート電極として作用させ、上記酸化物半導体層のトラジスタ素子特性を評価する工程が含まれていることを特徴とする請求項１４に記載の回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板と、回路基板の製造方法と、上記回路基板を備えたアクティブマトリックス基板および表示装置と、に関するものである。
【背景技術】
【０００２】
液晶表示装置（ＬＣＤ）や有機ＥＬ表示装置（ＯＬＥＤ）などの分野においては、さらなる高画質化を実現するため、各画素毎にアクティブ素子として、例えば、薄膜トランジスタ素子（以下ＴＦＴ素子と称する）を設けたアクティブマトリックス型の基板が用いられるのが一般化されている。
【０００３】
そして、上記ＴＦＴ素子に備えられる半導体層の材料としては、水素化アモルファスシリコン層（ａ−Ｓｉ：Ｈ）やレーザーなどを用いて比較的低温工程で結晶化を行った低温ポリシリコン層（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ  Ｓｉ；ＬＴＰＳ）が一般的に使用されてきた。
【０００４】
しかしながら、水素化アモルファスシリコン層は移動度が小さいという問題があり、低温ポリシリコン層は結晶化の際に起こる局所不均一性の問題があるため、近年では、室温でも高い移動度が得られる、インジウム（Ｉｎ）・ガリウム（Ｇａ）・亜鉛（Ｚｎ）を含む酸化物（ＩＧＺＯ）に代表される酸化物半導体が注目されている。
【０００５】
このような酸化物半導体をＴＦＴ素子の活性層として用いる場合には、酸化物半導体中のキャリア濃度が重要なパラメータとなり、キャリア濃度が大きすぎると酸化物半導体が導体化し、ＴＦＴ素子としての機能を失ってしまうという問題がある。
【０００６】
図１８の（ａ）は、キャリア濃度が適切な酸化物半導体膜を備えた正常ＴＦＴ素子のＩ−Ｖ特性を示しており、図１８の（ｂ）は、キャリア濃度が大きすぎて導体化された酸化物半導体膜を備えた不良ＴＦＴ素子のＩ−Ｖ特性を示している。
【０００７】
酸化物半導体におけるキャリア濃度は、酸素欠損により発生したトラップ準位の影響を大きく受けるため、酸化物半導体のトラップ準位を評価することにより、ＴＦＴ素子を完全に作り上げる前にも、酸化物半導体のキャリア濃度を把握し、このような酸化物半導体を用いて作製されるＴＦＴ素子の良否を予測することができると考えられる。
【０００８】
しかしながら、酸化物半導体のトラップ準位の評価方法については、未だ確立されておらず、酸化物半導体を備えたＴＦＴ素子を完成させた後に電気特性を測定し、ＴＦＴ素子の良否判定を行うしかないのが現状であるため、不良発生から不良発見までに大きなタイムラグが生じていた。
【０００９】
すなわち、酸化物半導体膜の形成工程において、多数の酸素欠陥が生じ、導体化された酸化物半導体膜が形成されたとしても、酸化物半導体膜の形成工程の直後に、導体化された酸化物半導体膜が形成されたことに気付くことはできず、そのまま、ＴＦＴ素子を形成する後工程を行い、ＴＦＴ素子を完成させた後、ＴＦＴ素子の電気特性を測定し、始めて導体化された酸化物半導体膜が形成されたことに気付くこととなる。
【００１０】
このような酸化物半導体膜の評価方法は、後からＴＦＴ素子が不良であると判定された場合、材料や時間を無駄に使ったこととなるので、生産単価や生産効率を考慮すると好ましくない方法である。
【００１１】
そこで、特許文献１には、非晶質または多結晶性の酸化物半導体層の膜質を非破壊で迅速に調べることのできる検査方法について開示されている。
【００１２】
図１９の（ａ）は、特許文献１に記載されている酸化物半導体層の膜質の検査方法を説明するための図であり、図１９の（ｂ）は、上記検査方法によって得られたフォトルミネッセンス光のスペクトルを示す図である。
【００１３】
特許文献１には、図１９の（ａ）に図示されているように、表面に検査しようとする非晶質又は多結晶性の被検査酸化物半導体層が形成された基板１１０に対して、レーザー光源などの励起光源１０１から出射された励起光１０２を照射し、被検査酸化物半導体層から反射される反射光１０３のうち、バンドギャップエネルギーに対応する波長よりも長い波長領域のフォトルミネッセンス光１０４の強度を光検出器１０５で測定し、図１９の（ｂ）に図示されているようなデータを得て、図示されてない計測機器に送る構成が開示されている。
【００１４】
上記構成においては、上記被検査酸化物半導体層に対して、測定を行う前に、上記被検査酸化物半導体層と同じ工程で作製され、上記被検査酸化物半導体層と同じ元素組成と膜厚とを有する、非晶質又は多結晶性の参照用酸化物半導体層に対し、同じフォトルミネッセンス光強度の測定と、膜質の測定とを行い、フォトルミネッセンス光強度と膜質との関係を得て、この関係に基づいて上記被検査酸化物半導体層の膜質を推定することができる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２０１０−１２３８７２号（２０１０年６月３日公開）
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、上記特許文献１に記載されている酸化物半導体層の膜質の検査方法は、単層で形成された酸化物半導体層の評価には有効であるが、実際のＴＦＴ素子の活性層として用いられた酸化物半導体層の状態を十分に反映できないという問題がある。
【００１７】
すなわち、実際のＴＦＴ素子の活性層として用いられた酸化物半導体層の上層には、金属膜からなるソース電極およびドレイン電極や絶縁膜が形成され、これらの膜と上記酸化物半導体層との界面にも酸素欠損が生じ、このように界面で生じた酸素欠損が酸化物半導体層の特性に及ぼす影響も大きいことが知られているが、図１９の（ａ）に図示されている上記特許文献１に記載の酸化物半導体層の膜質の検査方法においては、このように界面で生じる酸素欠損を反映することができず、この検査方法によるＴＦＴ素子の良否の予測は精度が低いため、有効に用いることができない。
【００１８】
本発明は、上記の問題点に鑑みてなされたものであり、酸化物半導体層を備えたＴＦＴ素子などのアクティブ素子の良否の予測を精度高く行うことができる回路基板と、アクティブマトリックス基板と、表示装置と、上記回路基板の製造方法と、を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明の回路基板は、上記の課題を解決するために、絶縁基板の一方側の面に、酸化物半導体層が備えられている回路基板であって、上記絶縁基板において上記酸化物半導体層が形成されている側の面には、第１の電極と、上記第１の電極とは電気的に分離されている第２の電極と、上記第１の電極および上記第２の電極と接するように形成された上記酸化物半導体層と、を備えたトラップ準位測定用パターンが設けられていることを特徴としている。
【００２０】
上記構成によれば、上記絶縁基板において上記酸化物半導体層が形成されている側の面には、第１の電極と、第２の電極と、上記第１の電極および上記第２の電極と接するように形成された酸化物半導体層と、を備えたトラップ準位測定用パターンが設けられている。
【００２１】
上記酸化物半導体層は、上記第１の電極および上記第２の電極と接するように形成されているので、上記トラップ準位測定用パターンを用いて、例えば、熱刺激電流測定を行えば、上記酸化物半導体層中の酸素欠損状態のみでなく、上記酸化物半導体層と上記第１の電極および上記第２の電極との界面における酸素欠損状態も反映することができる。
【００２２】
したがって、上記酸化物半導体層を備えたＴＦＴ素子などのアクティブ素子の良否の予測を精度高く行うことができる回路基板を実現することができる。
【００２３】
本発明の回路基板は、上記絶縁基板において上記酸化物半導体層が形成されている側の面には、上記絶縁基板の中心部を含む領域である第１の領域と、上記第１の領域の周辺領域であるとともに、上記絶縁基板の端部を含む領域である第２の領域と、が備えられており、上記第２の領域に、上記トラップ準位測定用パターンが設けられていることが好ましい。
【００２４】
上記構成によれば、第１の電極と、第２の電極と、酸化物半導体層と、を備えたトラップ準位測定用パターンが、上記第１の領域の周辺領域であるとともに、上記絶縁基板の端部を含む領域である第２の領域に設けられているので、上記トラップ準位測定用パターンを見えなくする必要がある場合などに、第２の領域のみを覆うように遮光部材を設ければよいので、表示装置などに容易に用いることができる回路基板を実現することができる。
【００２５】
また、必要に応じて、上記トラップ準位測定用パターンを除去する場合においても容易である。
【００２６】
本発明の回路基板の上記トラップ準位測定用パターンにおいて、上記酸化物半導体層は、上記第１の電極と上記第２の電極との間に、介在されていることが好ましい。
【００２７】
上記構成によれば、上記酸化物半導体層が上記第１の電極および上記第２の電極との間に介在されている上記トラップ準位測定用パターンを用いて、例えば、熱刺激電流測定を行えば、上記酸化物半導体層中の酸素欠損状態のみでなく、上記酸化物半導体層と上記第１の電極および上記第２の電極との界面における酸素欠損状態も反映することができる。
【００２８】
したがって、上記酸化物半導体層を備えたＴＦＴ素子などのアクティブ素子の良否の予測を精度高く行うことができる回路基板を実現することができる。
【００２９】
本発明の回路基板の上記トラップ準位測定用パターンにおいて、上記第１の電極と上記第２の電極とは何れも、上記酸化物半導体層の上部および下部の何れか一方に形成されていることが好ましい。
【００３０】
上記構成によれば、上記第１の電極と上記第２の電極とは何れも、上記酸化物半導体層の上部および下部の何れか一方に形成されている上記トラップ準位測定用パターンを用いて、例えば、熱刺激電流測定を行えば、上記酸化物半導体層中の酸素欠損状態のみでなく、上記酸化物半導体層と上記第１の電極および上記第２の電極との界面における酸素欠損状態も反映することができる。
【００３１】
したがって、上記酸化物半導体層を備えたＴＦＴ素子などのアクティブ素子の良否の予測を精度高く行うことができる回路基板を実現することができる。
【００３２】
また、上記構成によれば、上記第１の電極と上記第２の電極とは何れも、上記酸化物半導体層の上部および下部の何れか一方側に形成されているため、上記第１の電極と上記第２の電極との形成工程を一つの工程で行うことができる。
【００３３】
したがって、上記トラップ準位測定用パターンの形成工程を短縮することができる。
【００３４】
本発明の回路基板の上記トラップ準位測定用パターンにおいて、上記第１の電極と上記第２の電極とは何れも、上記酸化物半導体層の上部および下部の何れか一方に形成されており、第３の電極は、上記一方とは反対側の面である上記酸化物半導体層の他方に絶縁層を介して形成されていることが好ましい。
【００３５】
上記構成によれば、上記第１の電極と上記第２の電極とを用いて行うことができる熱刺激電流測定のみならず、上記第１の電極および上記第２の電極の何れか一方をソース電極として作用させ、他方をドレイン電極として作用させ、上記第３の電極をゲート電極として作用させ、上記酸化物半導体層を備えたトラジスタ素子の特性を評価することができる。
【００３６】
したがって、上記酸化物半導体層を備えたＴＦＴ素子などのアクティブ素子の良否の予測をさらに精度高く行うことができる回路基板を実現することができる。
【００３７】
本発明の回路基板における上記第１の電極および上記第２の電極の各々は、上記酸化物半導体層を半導体層として備えた上記絶縁基板上に形成されるアクティブ素子の電極層および配線を形成する導電層と同一材料で形成されていることが好ましい。
【００３８】
上記構成によれば、上記トラップ準位測定用パターンにおける上記第１の電極および上記第２の電極は、別途の新たな導電性材料で形成する必要はなく、上記酸化物半導体層を備えたアクティブ素子の電極層および配線を形成する導電層と同一材料で形成されている。
【００３９】
したがって、必要に応じて、上記トラップ準位測定用パターンにおける上記第１の電極および上記第２の電極と、上記酸化物半導体層を備えたアクティブ素子の電極層および配線を形成するある一つの導電層と、を同一工程で形成することができるので、上記回路基板の製造工数を短縮することができる。
【００４０】
本発明の回路基板において、上記第１の電極、上記第２の電極および上記第３の電極の各々は、上記酸化物半導体層を半導体層として備えた上記絶縁基板上に形成されるアクティブ素子の電極層および配線を形成する導電層と同一材料で形成されていることが好ましい。
【００４１】
上記構成によれば、上記トラップ準位測定用パターンにおける上記第１の電極、上記第２の電極および上記第３の電極は、別途の新たな導電性材料で形成する必要はなく、上記酸化物半導体層を備えたアクティブ素子の電極層および配線を形成する導電層と同一材料で形成されている。
【００４２】
したがって、必要に応じて、上記トラップ準位測定用パターンにおける上記第１の電極、上記第２の電極および上記第３の電極の各々を、上記酸化物半導体層を備えたアクティブ素子の電極層および配線を形成する導電層の形成工程と、同一工程で形成することができるので、上記回路基板の製造工数を短縮することができる。
【００４３】
本発明の回路基板において、上記酸化物半導体層は、Ｉｎ、Ｇａ、Ｚｎから選択される少なくとも一つの元素を含むことが好ましい。
【００４４】
上記構成によれば、室温でも高い移動度を有する酸化物半導体層を備えた回路基板を実現することができる。
【００４５】
本発明のアクティブマトリックス基板は、上記の課題を解決するために、上記回路基板を備え、上記回路基板上には、上記酸化物半導体層と同一層によって形成された半導体層を備えた複数のアクティブ素子が設けられており、上記アクティブ素子の各々には、画素電極が電気的に接続されており、複数の上記画素電極がマトリックス状に形成されていることを特徴としている。
【００４６】
上記構成によれば、室温でも高い移動度を有する酸化物半導体層を備えたアクティブ素子と、上記アクティブ素子の各々に電気的に接続された画素電極がマトリックス状に形成されているアクティブマトリックス基板を実現することができる。
【００４７】
本発明のアクティブマトリックス基板の上記トラップ準位測定用パターンにおいて、上記第１の電極および上記第２の電極の各々は、上記画素電極を含む上記アクティブ素子の電極層および配線を形成する導電層と同一材料で形成されていることが好ましい。
【００４８】
上記構成によれば、トラップ準位測定用パターンにおける上記第１の電極および上記第２の電極は、別途の新たな導電性材料で形成する必要はなく、上記画素電極を含む上記酸化物半導体層を備えたアクティブ素子の電極層および配線を形成する導電層と同一材料で形成されている。
【００４９】
したがって、必要に応じて、上記トラップ準位測定用パターンにおける上記第１の電極および上記第２の電極と、上記画素電極を含む上記酸化物半導体層を備えたアクティブ素子の電極層および配線を形成するある一つの導電層と、を同一工程で形成することができるので、上記回路基板の製造工数を短縮することができる。
【００５０】
本発明のアクティブマトリックス基板の上記トラップ準位測定用パターンにおいて、上記第１の電極と上記第２の電極とは何れも、上記酸化物半導体層の上部および下部の何れか一方に形成されており、第３の電極は、上記一方とは反対側の面である上記酸化物半導体層の他方に絶縁層を介して形成されており、上記第１の電極、上記第２の電極および上記第３の電極の各々は、上記画素電極を含む上記アクティブ素子の電極層および配線を形成する導電層と同一材料で形成されていることが好ましい。
【００５１】
上記構成によれば、上記トラップ準位測定用パターンにおける上記第１の電極、上記第２の電極および上記第３の電極は、別途の新たな導電性材料で形成する必要はなく、上記画素電極を含む上記酸化物半導体層を備えたアクティブ素子の電極層および配線を形成する導電層と同一材料で形成されている。
【００５２】
したがって、必要に応じて、上記トラップ準位測定用パターンにおける上記第１の電極、上記第２の電極および上記第３の電極の各々を、上記画素電極を含む上記酸化物半導体層を備えたアクティブ素子の電極層および配線を形成する導電層の形成工程と、同一工程で形成することができるので、上記回路基板の製造工数を短縮することができる。
【００５３】
本発明の表示装置は、上記の課題を解決するために、上記アクティブマトリックス基板と、対向基板と、上記アクティブマトリックス基板と上記対向基板との間に介在された液晶層と、を備えていることを特徴としている。
【００５４】
上記構成によれば、その製造工程において、酸化物半導体層を備えたＴＦＴ素子などのアクティブ素子の良否の予測を精度高く行うことができる液晶表示装置を実現することができる。
【００５５】
本発明の表示装置は、上記の課題を解決するために、上記アクティブマトリックス基板と、上記アクティブマトリックス基板における上記画素電極が形成されている面側に形成された有機ＥＬ層と、を備えていることを特徴としている。
【００５６】
上記構成によれば、その製造工程において、酸化物半導体層を備えたＴＦＴ素子などのアクティブ素子の良否の予測を精度高く行うことができる有機ＥＬ表示装置を実現することができる。
【００５７】
本発明の回路基板の製造方法は、上記の課題を解決するために、絶縁基板の一方側の面に、酸化物半導体層が備えられた回路基板の製造方法であって、上記絶縁基板において上記酸化物半導体層が形成されている側の面に、第１の電極と、上記第１の電極とは電気的に分離された第２の電極と、上記第１の電極および上記第２の電極と接するように形成された上記酸化物半導体層と、を備えたトラップ準位測定用パターンを形成する工程と、熱刺激電流測定により、上記酸化物半導体層のトラップ準位を測定する工程と、が含まれていることを特徴としている。
【００５８】
上記製造方法によれば、第１の電極と、第２の電極と、上記第１の電極および上記第２の電極と接するように形成された酸化物半導体層と、を備えたトラップ準位測定用パターンを用いて、熱刺激電流測定により、上記酸化物半導体層のトラップ準位を測定する工程が含まれている。
【００５９】
上記酸化物半導体層は、上記第１の電極および上記第２の電極と接するように形成されているので、上記酸化物半導体層のトラップ準位の測定においては、上記酸化物半導体層中の酸素欠損状態のみでなく、上記酸化物半導体層と上記第１の電極および上記第２の電極との界面における酸素欠損状態も反映することができる。
【００６０】
したがって、酸化物半導体層を備えたＴＦＴ素子などのアクティブ素子の良否の予測を精度高く行うことができる回路基板の製造方法を実現することができる。
【００６１】
本発明の回路基板の製造方法において、上記第１の電極と上記第２の電極とは何れも、上記酸化物半導体層の上部および下部の何れか一方に形成されており、第３の電極は、上記一方とは反対側の面である上記酸化物半導体層の他方に絶縁層を介して形成されており、上記第１の電極および上記第２の電極の何れか一方をソース電極として作用させ、他方をドレイン電極として作用させ、上記第３の電極をゲート電極として作用させ、上記酸化物半導体層のトラジスタ素子特性を評価する工程が含まれていることが好ましい。
【００６２】
上記製造方法によれば、上記第１の電極と上記第２の電極とを用いて、熱刺激電流測定を行う工程のみならず、上記第１の電極および上記第２の電極の何れか一方をソース電極として作用させ、他方をドレイン電極として作用させ、上記第３の電極をゲート電極として作用させ、上記酸化物半導体層のトラジスタ素子としての特性を評価する工程も含まれている。
【００６３】
したがって、さらに精度高く酸化物半導体層を備えたＴＦＴ素子などのアクティブ素子の良否の予測を行うことができる回路基板の製造方法を実現することができる。
【発明の効果】
【００６４】
本発明の回路基板は、以上のように、上記絶縁基板において上記酸化物半導体層が形成されている側の面には、第１の電極と、上記第１の電極とは電気的に分離されている第２の電極と、上記第１の電極および上記第２の電極と接するように形成された上記酸化物半導体層と、を備えたトラップ準位測定用パターンが設けられている構成である。
【００６５】
また、本発明のアクティブマトリックス基板は、以上のように、上記回路基板を備え、上記回路基板上には、上記酸化物半導体層と同一層によって形成された半導体層を備えた複数のアクティブ素子が設けられており、上記アクティブ素子の各々には、画素電極が電気的に接続されており、複数の上記画素電極がマトリックス状に形成されている構成である。
【００６６】
また、本発明の表示装置は、以上のように、上記アクティブマトリックス基板と、対向基板と、上記アクティブマトリックス基板と上記対向基板との間に介在された液晶層と、を備えている構成である。
【００６７】
また、本発明の表示装置は、以上のように、上記アクティブマトリックス基板と、上記アクティブマトリックス基板における上記画素電極が形成されている面側に形成された有機ＥＬ層と、を備えている構成である。
【００６８】
また、本発明の回路基板の製造方法は、以上のように、上記絶縁基板において上記酸化物半導体層が形成されている側の面に、第１の電極と、上記第１の電極とは電気的に分離された第２の電極と、上記第１の電極および上記第２の電極と接するように形成された上記酸化物半導体層と、を備えたトラップ準位測定用パターンを形成する工程と、熱刺激電流測定により、上記酸化物半導体層のトラップ準位を測定する工程と、が含まれている方法である。
【００６９】
それゆえ、酸化物半導体層を備えたＴＦＴ素子などのアクティブ素子の良否の予測を精度高く行うことができる回路基板と、アクティブマトリックス基板と、表示装置と、上記回路基板の製造方法と、を実現することができる。
【図面の簡単な説明】
【００７０】
【図１】本発明の一実施の形態の回路基板に備えられたトラップ準位測定用パターンの断面構造を示すとともに、トラップ準位測定用パターンを用いて熱刺激電流計測システムを作製する場合を示す図である。
【図２】本発明の一実施の形態の回路基板の概略構成を示す図である。
【図３】本発明の一実施の形態の回路基板である大型アクティブマトリックス基板の一例を示す図である。
【図４】本発明の一実施の形態の回路基板である大型アクティブマトリックス基板のさらに他の一例を示す図である。
【図５】トラップ準位測定用パターンを用いて熱刺激電流測定を行う方法を説明するための図であり、（ａ）は、トラップ電圧の印加により、発生させた電子・正孔を酸化物半導体層５におけるトラップ準位に捕獲、凍結させた状態を示し、（ｂ）は、昇温による熱的効果により、浅いトラップ準位から順に電子・正孔が解放される状態を示す。
【図６】トラップ準位測定用パターンに備えられた酸化物半導体層の正常膜および不良膜の熱刺激電流測定結果を示す図である。
【図７】従来から用いられている酸化物半導体層を備えたＴＦＴ素子が形成されたアクティブマトリックス基板の製造プロセスを示す図である。
【図８】本発明の一実施の形態の回路基板である大型アクティブマトリックス基板上に、酸化物半導体層を備えたトラップ準位測定用パターンと、酸化物半導体層を備えたＴＦＴ素子と、を形成する製造プロセスの一例を示す図である。
【図９】本発明の一実施の形態の回路基板である絶縁基板に酸化物半導体層を備えたトラップ準位測定用パターンを形成し、酸化物半導体層の形成条件を先に確定した後、この確定された酸化物半導体層の形成条件を用いて、上記絶縁基板とは異なる大型基板上に、酸化物半導体層を備えたＴＦＴ素子を、従来の方法で形成する製造プロセスの一例を示す図である。
【図１０】本発明の他の一実施の形態の回路基板である大型アクティブマトリックス基板の一例を示す図である。
【図１１】本発明の他の一実施の形態の回路基板である大型アクティブマトリックス基板に備えられたトラップ準位測定用パターンの断面構造を示すとともに、トラップ準位測定用パターンを用いて熱刺激電流計測システムを作製する場合を示す図である。
【図１２】本発明の他の一実施の形態の回路基板である絶縁基板に酸化物半導体層を備えたトラップ準位測定用パターンを形成し、酸化物半導体層の形成条件を先に確定した後、この確定された酸化物半導体層の形成条件を用いて、上記絶縁基板とは異なる大型基板上に、酸化物半導体層を備えたＴＦＴ素子を、従来の方法で形成する製造プロセスの一例を示す図である。
【図１３】本発明の他の一実施の形態の回路基板である大型アクティブマトリックス基板上に、酸化物半導体層を備えたトラップ準位測定用パターンと、酸化物半導体層を備えたＴＦＴ素子と、を形成する製造プロセスの一例を示す図である。
【図１４】本発明のさらに他の一実施の形態の回路基板である大型アクティブマトリックス基板の一例を示す図である。
【図１５】本発明のさらに他の一実施の形態の回路基板である大型アクティブマトリックス基板に備えられたトラップ準位測定用パターンの断面構造を示すとともに、トラップ準位測定用パターンを用いて熱刺激電流計測システムを作製する場合を示す図である。
【図１６】本発明のさらに他の一実施の形態の回路基板である大型アクティブマトリックス基板に備えられたトラップ準位測定用パターンを用いて、ＴＦＴ素子としての電気特性測定を行う場合の一例を示す図である。
【図１７】本発明のさらに他の一実施の形態の回路基板である大型アクティブマトリックス基板上に、酸化物半導体層を備えたトラップ準位測定用パターンと、酸化物半導体層を備えたＴＦＴ素子と、を形成する製造プロセスの一例を示す図である。
【図１８】ＴＦＴ素子の電気特性測定の結果を示す図であり、（ａ）は、キャリア濃度が適切な酸化物半導体膜を備えた正常ＴＦＴ素子のＩ−Ｖ特性を示し、（ｂ）は、キャリア濃度が大きすぎて導体化された酸化物半導体膜を備えた不良ＴＦＴ素子のＩ−Ｖ特性を示している。
【図１９】特許文献１に記載されている酸化物半導体層の膜質の検査方法および上記検査方法によって得られたフォトルミネッセンス光のスペクトルを示す図である。
【発明を実施するための形態】
【００７１】
以下、図面に基づいて本発明の実施の形態について詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などはあくまで一実施形態に過ぎず、これらによってこの発明の範囲が限定解釈されるべきではない。
【００７２】
〔実施の形態１〕
以下、図１から図９に基づいて、本発明の第１の実施形態について説明する。
【００７３】
図２は、絶縁基板２上の任意の箇所に、トラップ準位測定用パターン３が設けられている回路基板１の概略構成を示す図である。
【００７４】
回路基板１は、トラップ準位測定用パターン３と、トラップ準位測定用パターン３に備えられた酸化物半導体層５と同一層によって形成された酸化物半導体層と、を備えた半導体基板や表示装置に用いられるアクティブマトリックス基板などであることができる。
【００７５】
なお、図示されているように、絶縁基板２には、絶縁基板２の中心部を含む領域である第１の領域Ｒ１と、第１の領域Ｒ１の周辺領域であるとともに、絶縁基板２の端部を含む領域である第２の領域Ｒ２と、が備えられており、トラップ準位測定用パターン３は、第２の領域Ｒ２に設けられていることが好ましい。
【００７６】
そして、トラップ準位測定用パターン３に備えられた酸化物半導体層５と同一層によって形成された酸化物半導体層は、絶縁基板２の中心部を含む領域である第１の領域Ｒ１に形成されることになる。
【００７７】
このような構成によれば、トラップ準位測定用パターン３が、絶縁基板２の端部を含む領域である第２の領域Ｒ２に設けられているので、トラップ準位測定用パターン３を見えなくする必要がある場合などに、第２の領域Ｒ２のみを覆うように遮光部材を設ければよいので、表示装置などに容易に用いることができる回路基板１を実現することができる。
【００７８】
図１は、図２に示すトラップ準位測定用パターン３のＡ−Ａ‘線の断面構造を示すとともに、トラップ準位測定用パターン３を用いて詳しくは後述する熱刺激電流計測システムを作製する場合を示す図である。
【００７９】
図示されているように、トラップ準位測定用パターン３は、絶縁基板２上に第１の電極４を形成する第一の導電膜と、酸化物半導体層５と、第２の電極６を形成する第二の導電膜と、が順に積層された構造となっており、酸化物半導体層５が第１の電極４と第２の電極６との間に介在された構造となっている。
【００８０】
トラップ準位測定用パターンの構造はこれに限定されることはなく、酸化物半導体層５が、第１の電極４および第２の電極６と接するように形成されていれば、例えば、後述する実施の形態２および実施の形態３に記載されているような構造であってもよい。
【００８１】
このような構成によれば、絶縁基板２において酸化物半導体層５が形成されている側の面には、第１の電極４と、第２の電極６と、第１の電極４および第２の電極６と接するように形成された酸化物半導体層５と、を備えたトラップ準位測定用パターン３が設けられている。
【００８２】
酸化物半導体層５は、第１の電極４および第２の電極６と接するように形成されているので、トラップ準位測定用パターン３を用いて、後述する熱刺激電流測定を行えば、酸化物半導体層５中（酸化物半導体層５の深さ方向）の酸素欠損状態のみでなく、酸化物半導体層５と第１の電極４および第２の電極６との界面における酸素欠損状態も反映することができる。
【００８３】
したがって、酸化物半導体層５を備えたＴＦＴ素子などのアクティブ素子の良否の予測を精度高く行うことができる回路基板１を実現することができる。
【００８４】
なお、酸化物半導体層５としては、Ｉｎ、Ｇａ、Ｚｎから選択される少なくとも一つの元素を含む酸化物を用いることができ、本実施の形態においては、Ｉｎ、ＧａおよびＺｎを全て含むＩＧＺＯ系酸化物半導体層を用いているが、これに限定されることはなく、例えば、Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｉ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｍｇ−Ｚｎ−Ｏ系酸化物などを半導体層として用いることもできる。
【００８５】
また、酸化物半導体層５の結晶の状態は、特に限定されず、例えば、非結晶半導体層や多結晶半導体層や連続粒界結晶半導体層であることができる。
【００８６】
第１の電極４を形成する第一の導電膜および第２の電極６を形成する第二の導電膜の材質としては、導電性がある材料であれば良いが、その一例としてタンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、等があげられる。これらの材料は低抵抗であるため、熱刺激電流計測の際に微小な電流であっても正確に計測することができる。
【００８７】
また、第１の電極４を形成する第一の導電膜および第２の電極６を形成する第二の導電膜の材質としては、上記導電性がある材料の積層膜を用いることもできる。
【００８８】
なお、図２に図示されているように、絶縁基板２の中心部を含む領域である第１の領域Ｒ１には、トラップ準位測定用パターン３に備えられた酸化物半導体層５と同一層によって形成された酸化物半導体層を備えたアクティブ素子であるトラジスタ素子（以下ＴＦＴ素子と称する）などが形成されるが、例えば、上記ＴＦＴ素子がトップゲート型で形成される場合には、第２の電極６をゲート配線材料で形成し、第１の電極４をソース・ドレイン配線材料で形成し、ゲート配線材料やソース・ドレイン配線材料のパターン形成時に同時に第２の電極６や第１の電極４をパターンニングすればよい。
【００８９】
一方、上記ＴＦＴ素子がボトムゲート型で形成される場合には、第１の電極４をゲート配線材料で形成し、第２の電極６をソース・ドレイン配線材料で形成し、ゲート配線材料やソース・ドレイン配線材料のパターン形成時に同時に第１の電極４や第２の電極６をパターンニングすればよい。
【００９０】
このようにすれば、新たな材料を使用したり工程数を増やしたりすることなく、トラップ準位測定用パターン３を形成できる。
【００９１】
また、第２の電極６を上記ＴＦＴ素子に接続された画素電極の形成層で形成することもできる。画素電極が反射型の画素電極である場合、アルミニウム（Ａｌ）等で形成されるため、好適に用いることができる。
【００９２】
また、トラップ準位測定用パターン３は、図２に図示されている第１の領域Ｒ１に形成される上記ＴＦＴ素子と電気的に接続されている配線パターンとリークすると誤動作を引き起こすため、図２に図示されているように、第２の領域Ｒ２に浮島構造で形成する必要がある。
【００９３】
また、詳しくは後述するが、トラップ準位測定用パターン３は、図２に図示されている第１の領域Ｒ１に上記ＴＦＴ素子を形成する工程より先に形成することもできる。
【００９４】
なお、トラップ準位測定用パターン３における酸化物半導体層５の膜厚は特に限定されないが、図２に図示されている第１の領域Ｒ１に形成されるＴＦＴ素子に備えられる酸化物半導体層の膜厚と同じであってもよく、例えば、５０ｎｍ程度であればよい。
【００９５】
また、トラップ準位測定用パターン３を用いて熱刺激電流計測を行うためには、トラップ準位測定用パターン３における第１の電極４と第２の電極６との何れか一方に電圧源を接続させ、他方に熱刺激電流計を接続させればよく、本実施の形態においては、図１に図示されているように、第１の電極４に電圧源を接続させ、第２の電極６に熱刺激電流計を接続させている。
【００９６】
そして、第１の電極４と第２の電極６とには、熱刺激電流計測の際に電圧を印加するために、導電性ワイヤーを接続する必要があるので、第１の電極４と第２の電極６とは５ｍｍ×１ｍｍ程度以上の大きさで形成されることが好ましい。
【００９７】
また、図１に図示されているように、第１の電極４の表面は、５ｍｍ×１ｍｍ程度以上の大きさが露出されるように、酸化物半導体層５と第２の電極６とが形成されることが好ましい。
【００９８】
第１の電極４と第２の電極６との膜厚は特に限定されないが、図２に図示されている第１の領域Ｒ１に形成されるＴＦＴ素子のゲート電極やソース・ドレイン電極や配線の膜厚と同一に形成してもよく、例えば、４００ｎｍ程度で形成することができる。
【００９９】
以上のように形成したトラップ準位測定用パターン３を用いて、熱刺激電流測定を実施することができるが、この測定には２〜３時間程度の時間を要するため、抜き取りで行うことが好ましい。
【０１００】
また、トラップ準位測定用パターン３および図２に図示されている第１の領域Ｒ１に形成されるＴＦＴ素子に備えられる酸化物半導体層５の形成に用いられる膜蒸着装置のメンテナンス後などに、トラップ準位測定用パターン３を用いて、熱刺激電流測定を実施し、酸化物半導体層５の膜質評価を行うと、メンテナンスによる膜質変化を早期に発見できる。
【０１０１】
また、熱刺激電流測定において、トラップ準位によって生じる熱刺激電流が大きく観測されると、このような酸化物半導体層を備えたＴＦＴ素子は不良となるため、酸化物半導体層の蒸着時に酸素分圧を上げて酸素欠損の発生を抑えるなどの対策を迅速に実施することができる。
【０１０２】
トラップ準位測定用パターン３を用いることによって、ＴＦＴ素子を完成する前にも、熱刺激電流測定を実施できるため、不良品を流出させることなく迅速に酸化物半導体層の不具合に対応することができる。
【０１０３】
以下、図３および図４に基づいて、回路基板がトラップ準位測定用パターン３を備えた大型アクティブマトリックス基板である場合について説明する。
【０１０４】
図３は、絶縁基板２上にトラップ準位測定用パターン３を備えた大型アクティブマトリックス基板１ａの一例を示す図である。
【０１０５】
図示されているように、大型アクティブマトリックス基板１ａは分断すると、９個のＴＦＴ基板１１（図中において点線で表示）を得ることができる。
【０１０６】
そして、ＴＦＴ基板１１には、表示領域Ｒ１と非表示領域Ｒ２が備えられており、ＴＦＴ基板１１とは離れた位置である絶縁基板２の端部に存在する端部領域Ｒ３には、トラップ準位測定用パターン３が設けられている。
【０１０７】
トラップ準位測定用パターン３をこのような位置に配置することにより、大型アクティブマトリックス基板１ａを分断する際に、不要となったトラップ準位測定用パターン３を取り除くことができる。
【０１０８】
ＴＦＴ基板１１の表示領域Ｒ１には、各画素毎に画素電極１０を備えた画素ＴＦＴ素子７が設けられている。
【０１０９】
画素ＴＦＴ素子７は、トラップ準位測定用パターン３の第１の電極４と同一層によって形成されたゲート電極４Ｇと、ゲート絶縁膜８と、トラップ準位測定用パターン３の酸化物半導体層５と同一層によって形成された酸化物半導体層５と、トラップ準位測定用パターン３の第２の電極６と同一層によって形成されたソース・ドレイン電極６Ｓ・６Ｄと、を備えた構成となっている。
【０１１０】
そして、ドレイン電極６Ｄは、層間絶縁膜９に形成されたコンタクトホールを介して、画素電極１０と電気的に接続されている。
【０１１１】
図４は、大型アクティブマトリックス基板において、トラップ準位測定用パターン３を設ける位置や数を変えた一例を示す図である。
【０１１２】
図３に図示されているように、大型アクティブマトリックス基板において、トラップ準位測定用パターン３を設ける位置や数は、絶縁基板２の端部に存在する端部領域Ｒ３や一つに限定されることはなく、例えば、図４に図示されているように、トラップ準位測定用パターン３をＴＦＴ基板１１の非表示領域Ｒ２毎に設けることもできる。
【０１１３】
図４に図示されているように、トラップ準位測定用パターン３を配置することにより、大型アクティブマトリックス基板１ｂに酸化物半導体層５を形成する際に、形成位置毎にバラツキが生じたとしでも、各ＴＦＴ基板１１に設けられたトラップ準位測定用パターン３を用いて、熱刺激電流測定を行うことができるので、酸化物半導体層５を備えたＴＦＴ素子の良否の予測を精度高く行うことができる。
【０１１４】
また、大型アクティブマトリックス基板１ｂをＴＦＴ基板１１に分断した後にも、各ＴＦＴ基板１１には、トラップ準位測定用パターン３が残るので、大型アクティブマトリックス基板１ｂの分断工程後に、必要に応じて、トラップ準位測定用パターン３を用いて測定を行うことができる。
【０１１５】
以下、図５および図６に基づいて、熱刺激電流測定を行う方法について詳しく説明する。
【０１１６】
先ず、図２、図３および図４に図示した回路基板１やアクティブマトリックス基板１ａ・１ｂを試料とし、上記試料における少なくともトラップ準位測定用パターン３を液体窒素を用いて冷却する。
【０１１７】
また、上記液体窒素を用いた冷却においては、トラップ準位測定用パターン３のみを冷却してもよいし、これが困難である場合には、回路基板１やアクティブマトリックス基板１ａ・１ｂ全体を冷却してもよい。
【０１１８】
図５（ａ）は、トラップ電圧の印加により、発生させた電子・正孔を酸化物半導体層５におけるトラップ準位に捕獲、凍結させた状態を示す図であり、図５（ｂ）は、昇温による熱的効果により、浅いトラップ準位から順に電子・正孔が解放される状態を示す図である。
【０１１９】
トラップ準位測定用パターン３を液体窒素領域まで冷却後に、第１の電極４にトラップ電圧を印加し、電子・正孔を発生させ、図５（ａ）に図示されているように、酸化物半導体層５におけるトラップ準位に電子・正孔を捕獲、凍結させる（図１参照）。
【０１２０】
なお、電子・正孔は、光照射により発生させることもできる。
【０１２１】
次に、トラップ準位測定用パターン３を一定速度で昇温すると、熱的効果により、図５（ｂ）に図示されているように、浅いトラップ準位から順に電子・正孔が解放される。
【０１２２】
これらの解放は熱刺激電流として、第２の電極６を介して観測される。このようにして観測した熱刺激電流値を解析することにより、酸化物半導体層５におけるバンドギャップ中のトラップ準位に関する情報を得ることができる。
【０１２３】
酸化物半導体層５においては、トラップ準位は酸素欠損に大きく依存して発生されることから、熱刺激電流値を解析することで、トラップ準位および酸素欠損についての情報を得ることができる。
【０１２４】
なお、本実施の形態において用いた熱刺激電流測定の測定条件は、以下の通りである。
【０１２５】
測定雰囲気は、不活性気体であるＨｅ下（封じ切り）で行っており、昇温速度は１０℃／ｍｉｎに、測定温度範囲は−１８０℃〜３５０℃に、トラップ電圧は３０Ｖに、光は５２０ｎｍ波長の光を基準に１００μＷ／ｃｍ２となるような強度とし、２分間照射されるようにそれぞれの条件を設定した。
【０１２６】
なお、本実施の形態においては、電子・正孔を発生させる方法として、トラップ電圧の印加と光照射の両方を用いている。
【０１２７】
上記測定条件は、一例であり、必要に応じて測定条件は適宜変えることができる。
【０１２８】
図６は、酸化物半導体層５の正常膜および不良膜の熱刺激電流測定結果を示す図である。
【０１２９】
図６（ａ）は、正常な酸化物半導体層５の熱刺激電流測定結果を示しており、図６（ｂ）は、トラップ準位が存在する不良な酸化物半導体層５の熱刺激電流測定結果を示している。
【０１３０】
図６（ａ）に図示されているように、正常な酸化物半導体層５においては、−２００℃〜１００℃の範囲内では電流値のピークは見られないが、図６（ｂ）に図示されているように、トラップ準位が存在する不良な酸化物半導体層５においては、０℃付近にトラップ準位の存在を示す電流値のピークが確認される。
【０１３１】
熱刺激電流値がピークを示す温度Ｔと、トラップ準位の深さＥには、下記式１で示す関係がある。
【０１３２】
Ｅ＝ｋＴ・ｌｎ（Ｔ４／β）  （式１）
上記式１において、ｋはボルツマン定数であり、βは昇温速度であり、Ｔは絶対温度である。
【０１３３】
上記式１から、０℃付近にピークを有する熱刺激電流値は、０．５７ｅＶの深さにトラップ準位が存在することを意味している。
【０１３４】
以上のように、熱刺激電流測定によって酸化物半導体層５の膜質に大きな影響を及ぼすトラップ準位の評価を行うことができる。
【０１３５】
以下、図７から図９に基づいて、大型アクティブマトリックス基板１ａ・１ｂ上に、酸化物半導体層５を備えたトラップ準位測定用パターン３と、酸化物半導体層５を備えたＴＦＴ素子７と、を形成する製造プロセスについて説明する。
【０１３６】
図７は、従来から用いられている酸化物半導体層を備えたＴＦＴ素子が形成されたアクティブマトリックス基板の製造プロセスを示す。
【０１３７】
図示されているように、この従来の製造プロセスにおいては、Ｓ１０１〜Ｓ１０６までの工程を経て、画素電極を有するＴＦＴ素子を完成させた後に、この完成されたＴＦＴ素子の電気的特性の測定（Ｓ１０７）を行い、良不判定を行っているため、酸化物半導体層に起因して不良が生じているか、ＴＦＴ素子に備えられた他の層によって不良が生じているか、を特定することが困難であった。
【０１３８】
また、ＴＦＴ素子を完成させた後に、電気的特性の測定（Ｓ１０７）を行った結果が不良であり、その原因を解析した後に、上記ＴＦＴ素子に備えられた各層の成膜工程などに問題があったことを気付くことになるので、材料や時間を無駄に使ったこととなり、生産単価や生産効率を考慮すると好ましくない製造プロセスである。
【０１３９】
なお、以下に説明する図８に示す製造プロセスは、同一基板内に、酸化物半導体層５を備えたトラップ準位測定用パターン３と、酸化物半導体層５を備えたＴＦＴ素子７と、を形成する製造プロセスの一例であり、図９に示す製造プロセスは、異なる２つの基板に、酸化物半導体層５を備えたトラップ準位測定用パターン３と、酸化物半導体層５を備えたＴＦＴ素子７と、のそれぞれを形成する製造プロセスの一例を示す。
【０１４０】
図８は、大型アクティブマトリックス基板１ａ・１ｂ上に、酸化物半導体層５を備えたトラップ準位測定用パターン３と、酸化物半導体層５を備えたＴＦＴ素子７と、を形成する製造プロセスの一例を示す図である。
【０１４１】
先ず、トラップ準位測定用パターン３に備えられた第１の電極４と、ＴＦＴ素子７に備えられたゲート電極４Ｇとを、同一層を用いて一つの形成工程で形成する（Ｓ１１）。
【０１４２】
そして、トラップ準位測定用パターン３が形成されている領域以外にゲート絶縁膜８を形成する（Ｓ１２）。
【０１４３】
それから、トラップ準位測定用パターン３とＴＦＴ素子７とに備えられた酸化物半導体層５を、同一層を用いて一つの形成工程で形成する（Ｓ１３）。
【０１４４】
そして、トラップ準位測定用パターン３に備えられた第２の電極６と、ＴＦＴ素子７に備えられたソース・ドレイン電極６Ｓ・６Ｄとを、同一層を用いて一つの形成工程で形成する（Ｓ１４）。
【０１４５】
第１の電極４および第２の電極６と接するように形成された酸化物半導体層５を備えたトラップ準位測定用パターン３を用いて、熱刺激電流測定（Ｓ１５）を行うことができる。
【０１４６】
熱刺激電流測定の結果が良判定であれば、次工程である層間絶縁膜９の形成工程（Ｓ１６）と画素電極１０パターン形成工程（Ｓ１７）とを行い、ＴＦＴ素子７を完成させる。
【０１４７】
一方、熱刺激電流測定の結果が不良判定であれば、酸化物半導体層５の形成工程（Ｓ１３）において問題があったこととなるので、酸化物半導体層５の形成条件を見直し、新しい基板にＳ１１〜Ｓ１４の工程を行い、再び、熱刺激電流測定（Ｓ１５）を行う。
【０１４８】
このような製造プロセスを用いることにより、ＴＦＴ素子７を完成させる前にも、ＴＦＴ素子７に備えられた酸化物半導体層５が正常に形成されているかを精度高く把握することができる。
【０１４９】
また、ＴＦＴ素子７を完成させる前の中間の段階で、酸化物半導体層５が正常に形成されているかを把握することができるので、ＴＦＴ素子７を完成させた後に、ＴＦＴ素子７が不良であると判定された場合には、酸化物半導体層５以外の部分で問題が生じた可能性が高いと推定することができる。
【０１５０】
したがって、ＴＦＴ素子７の不良の原因が、酸化物半導体層５に起因して生じているか、ＴＦＴ素子７に備えられた他の層によって不生じているか、を特定するのが容易になる。
【０１５１】
また、このような製造プロセスを用いることにより、酸化物半導体層５の蒸着工程において、突発的なトラブルが生じ、膜質に不具合が発生したとしても、酸化物半導体層５におけるトラップ準位の評価を行うことで、迅速に対応ができ、製造プロセスへの早急なフィードバックを行うことができる。
【０１５２】
したがって、早急なトラブル解消が可能となり、結果、生産効率や歩留りの向上を期待できる。
【０１５３】
また、このような製造プロセスにおいては、第１の電極４および第２の電極６の各々は、酸化物半導体層５を半導体層として備えたＴＦＴ素子７の電極層および配線を形成する導電層と同一材料で形成されているので、新たな材料や工程を追加する必要がなく、製造コストを抑えることが可能となる。
【０１５４】
図９は、絶縁基板に酸化物半導体層５を備えたトラップ準位測定用パターン３を形成し、酸化物半導体層５の形成条件を先に確定した後、この確定された酸化物半導体層５の形成条件を用いて、上記絶縁基板とは異なる大型基板上に、酸化物半導体層５を備えたＴＦＴ素子７を、従来の方法で形成する製造プロセスの一例を示す図である。
【０１５５】
図示されているように、先ず、絶縁基板上に、第１の電極４を形成し（Ｓ２１）、その後、酸化物半導体層５を形成し（Ｓ２２）、最後に第２の電極６を形成し（Ｓ２３）、トラップ準位測定用パターン３を完成させ、第１の電極４および第２の電極６と接するように形成された酸化物半導体層５を備えたトラップ準位測定用パターン３を用いて、熱刺激電流測定（Ｓ２４）を行う。
【０１５６】
この熱刺激電流測定（Ｓ２４）の結果が良判定であれば、酸化物半導体層５を形成する工程（Ｓ２２）で用いた条件をそのまま用いて、上記絶縁基板とは異なる大型基板上に、酸化物半導体層５を備えたＴＦＴ素子７を、Ｓ１０１〜Ｓ１０６の工程で構成される従来の方法で形成する。
【０１５７】
一方、熱刺激電流測定（Ｓ２４）の結果が不良判定であれば、酸化物半導体層５を形成する工程（Ｓ２２）で用いた条件を見直し、再び、新たな絶縁基板にＳ２１〜Ｓ２３の工程を行い、トラップ準位測定用パターン３を完成させ、このトラップ準位測定用パターン３を用いて、熱刺激電流測定（Ｓ２４）を行う。
【０１５８】
このような製造プロセスを用いることにより、酸化物半導体層５の形成条件を、比較的に容易に形成することができるとともに、精度高く酸化物半導体層５のトラップ準位を把握することができるトラップ準位測定用パターン３を用いて、確定することができる。
【０１５９】
なお、ＴＦＴ基板１１は、液晶表示装置や有機ＥＬ表示装置などの各種表示装置用に好適に用いることができる。
【０１６０】
〔実施の形態２〕
次に、図１０から図１３に基づいて、本発明の第２の実施形態について説明する。本実施の形態においては、絶縁基板２上にトラップ準位測定用パターンを形成することは実施の形態１と同様であるが、トラップ準位測定用パターン１２の構造が、実施の形態１で用いたトラップ準位測定用パターン３とは異なる。その他の構成については実施の形態１において説明したとおりである。説明の便宜上、上記の実施の形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
【０１６１】
図１０は、絶縁基板２上にトラップ準位測定用パターン１２を備えた大型アクティブマトリックス基板１ｃの一例を示す図である。
【０１６２】
図示されているように、大型アクティブマトリックス基板１ｃは分断すると、９個のＴＦＴ基板１１（図中において点線で表示）を得ることができる。
【０１６３】
そして、ＴＦＴ基板１１には、表示領域Ｒ１と非表示領域Ｒ２が備えられており、ＴＦＴ基板１１とは離れた位置である絶縁基板２の端部に存在する端部領域Ｒ３には、トラップ準位測定用パターン１２が設けられている。
【０１６４】
トラップ準位測定用パターン１２は、酸化物半導体層５上に２個の独立した電極である第１の電極６Ａと第２の電極６Ｂとの両方が形成された構造を有する。
【０１６５】
そして、第１の電極６Ａと第２の電極６Ｂとは、同一層で形成されているとともに、本実施の形態においては、ＴＦＴ素子７に備えられたソース・ドレイン電極６Ｓ・６Ｄと、同一層を用いて一つの形成工程で形成した。
【０１６６】
図１１は、図１０に示すトラップ準位測定用パターン１２のＢ−Ｂ‘線の断面構造を示すとともに、トラップ準位測定用パターン１２を用いて熱刺激電流計測システムを作製する場合を示す図である。
【０１６７】
図示されているように、本実施の形態においては、第１の電極６Ａに電圧源を接続させ、第２の電極６Ｂに熱刺激電流計を接続させている。
【０１６８】
そして、第１の電極６Ａと第２の電極６Ｂとには、熱刺激電流計測の際に電圧を印加するために、導電性ワイヤーを接続する必要があるので、第１の電極６Ａと第２の電極６Ｂとは５ｍｍ×１ｍｍ程度以上の大きさで形成されることが好ましい。
【０１６９】
また、第１の電極６Ａと第２の電極６Ｂとの間の距離は特に限定されないが、一例として１ｍｍ程度で形成することができる。
【０１７０】
また、第１の電極６Ａと第２の電極６Ｂとは、ＴＦＴ素子７に接続された画素電極１０の形成層で形成することもできる。画素電極１０が反射型の画素電極である場合、アルミニウム（Ａｌ）等で形成されるため、好適に用いることができる。
【０１７１】
なお、以下に説明する図１２に示す製造プロセスは、異なる２つの基板に、酸化物半導体層５を備えたトラップ準位測定用パターン１２と、酸化物半導体層５を備えたＴＦＴ素子７と、のそれぞれを形成する製造プロセスの一例を示し、図１３に示す製造プロセスは、同一基板内に、酸化物半導体層５を備えたトラップ準位測定用パターン１２と、酸化物半導体層５を備えたＴＦＴ素子７と、を形成する製造プロセスの一例を示す。
【０１７２】
図１２は、絶縁基板に酸化物半導体層５を備えたトラップ準位測定用パターン１２を形成し、酸化物半導体層５の形成条件を先に確定した後、この確定された酸化物半導体層５の形成条件を用いて、上記絶縁基板とは異なる大型基板上に、酸化物半導体層５を備えたＴＦＴ素子７を、従来の方法で形成する製造プロセスの一例を示す図である。
【０１７３】
図示されているように、先ず、酸化物半導体層５を形成し（Ｓ３１）、その後、酸化物半導体層５上に、第１の電極６Ａと第２の電極６Ｂとを同一層を用いた一つの工程で形成し（Ｓ３２）、トラップ準位測定用パターン１２を完成させ、第１の電極６Ａおよび第２の電極６Ｂと接するように形成された酸化物半導体層５を備えたトラップ準位測定用パターン１２を用いて、熱刺激電流測定（Ｓ３３）を行う。
【０１７４】
トラップ準位測定用パターン１２において、酸化物半導体層５は、第１の電極６Ａおよび第２の電極６Ｂと接するように形成されているので、トラップ準位測定用パターン１２を用いて、熱刺激電流測定を行えば、酸化物半導体層５中（酸化物半導体層５の深さ方向）の酸素欠損状態のみでなく、酸化物半導体層５と第１の電極６Ａおよび第２の電極６Ｂとの界面における酸素欠損状態も反映することができる。
【０１７５】
以上のように、トラップ準位測定用パターン１２の製造プロセスが、実施の形態１で用いたトラップ準位測定用パターン３の製造プロセスより、短縮されており、酸化物半導体層５の形成条件を、さらに容易に形成することができるとともに、精度高く酸化物半導体層５のトラップ準位を把握することができるトラップ準位測定用パターン１２を用いて、確定することができる。
【０１７６】
その他の工程については、実施の形態１で既に説明しているため、その説明を省略する。
【０１７７】
図１３は、大型アクティブマトリックス基板１ｃ上に、酸化物半導体層５を備えたトラップ準位測定用パターン１２と、酸化物半導体層５を備えたＴＦＴ素子７と、を同時に形成する製造プロセスの一例を示す図である。
【０１７８】
先ず、ＴＦＴ素子７に備えられたゲート電極４Ｇを形成し（Ｓ４１）、その後、ゲート絶縁膜８を基板全面に形成する（Ｓ４２）。
【０１７９】
そして、トラップ準位測定用パターン１２とＴＦＴ素子７とに備えられた酸化物半導体層５を、同一層を用いて一つの形成工程で形成する（Ｓ４３）。
【０１８０】
それから、ＴＦＴ素子７に備えられたソース・ドレイン電極６Ｓ・６Ｄと、トラップ準位測定用パターン１２に備えられた第１の電極６Ａと第２の電極６Ｂと、を同一層を用いた一つの工程で形成し（Ｓ４４）、トラップ準位測定用パターン１２を完成させる。
【０１８１】
第１の電極６Ａおよび第２の電極６Ｂと接するように形成された酸化物半導体層５を備えたトラップ準位測定用パターン１２を用いて、熱刺激電流測定（Ｓ４５）を行うことができる。
【０１８２】
トラップ準位測定用パターン１２において、酸化物半導体層５は、第１の電極６Ａおよび第２の電極６Ｂと接するように形成されているので、トラップ準位測定用パターン１２を用いて、熱刺激電流測定を行えば、酸化物半導体層５中（酸化物半導体層５の深さ方向）の酸素欠損状態のみでなく、酸化物半導体層５と第１の電極６Ａおよび第２の電極６Ｂとの界面における酸素欠損状態も反映することができる。
【０１８３】
熱刺激電流測定の結果が良判定であれば、次工程である層間絶縁膜９の形成工程（Ｓ４６）と画素電極１０パターン形成工程（Ｓ４７）とを行い、ＴＦＴ素子７を完成させる。
【０１８４】
一方、熱刺激電流測定の結果が不良判定であれば、酸化物半導体層５の形成工程（Ｓ４３）において問題があったこととなるので、酸化物半導体層５の形成条件を見直し、新しい基板にＳ４１〜Ｓ４４の工程を行い、再び、熱刺激電流測定（Ｓ４５）を行う。
【０１８５】
このような製造プロセスを用いることにより、ＴＦＴ素子７を完成させる前にも、ＴＦＴ素子７に備えられた酸化物半導体層５が正常に形成されているかを把握することができる。
【０１８６】
また、ＴＦＴ素子７を完成させる前の中間の段階で、酸化物半導体層５が正常に形成されているかを把握することができるので、ＴＦＴ素子７を完成させた後に、ＴＦＴ素子７が不良であると判定された場合には、酸化物半導体層５以外の部分で問題が生じた可能性が高いと推定することができる。
【０１８７】
したがって、ＴＦＴ素子７の不良の原因が、酸化物半導体層５に起因して生じているか、ＴＦＴ素子７に備えられた他の層によって不生じているか、を特定するのが容易になる。
【０１８８】
また、このような製造プロセスを用いることにより、酸化物半導体層５の蒸着工程において、突発的なトラブルが生じ、膜質に不具合が発生したとしても、酸化物半導体層５におけるトラップ準位の評価を行うことで、迅速に対応ができ、製造プロセスへの早急なフィードバックを行うことができる。
【０１８９】
したがって、早急なトラブル解消が可能となり、結果、生産効率や歩留りの向上を期待できる。
【０１９０】
また、このような製造プロセスにおいては、第１の電極６Ａおよび第２の電極６Ｂの各々は、酸化物半導体層５を半導体層として備えたＴＦＴ素子７の電極層および配線を形成する導電層と同一材料で形成されているので、新たな材料や工程を追加する必要がなく、製造コストを抑えることが可能となる。
【０１９１】
〔実施の形態３〕
次に、図１４から図１７に基づいて、本発明の第３の実施形態について説明する。本実施の形態においては、絶縁基板２上にトラップ準位測定用パターンを形成することは実施の形態１および実施の形態２と同様であるが、トラップ準位測定用パターン１３の構造が、実施の形態１で用いたトラップ準位測定用パターン３および実施の形態２で用いたトラップ準位測定用パターン１２とは異なる。その他の構成については実施の形態１および実施の形態２において説明したとおりである。説明の便宜上、上記の実施の形態１および実施の形態２の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
【０１９２】
図１４は、絶縁基板２上にトラップ準位測定用パターン１３を備えた大型アクティブマトリックス基板１ｄの一例を示す図である。
【０１９３】
図示されているように、大型アクティブマトリックス基板１ｄは分断すると、９個のＴＦＴ基板１１（図中において点線で表示）を得ることができる。
【０１９４】
そして、ＴＦＴ基板１１には、表示領域Ｒ１と非表示領域Ｒ２が備えられており、ＴＦＴ基板１１とは離れた位置である絶縁基板２の端部に存在する端部領域Ｒ３には、トラップ準位測定用パターン１３が設けられている。
【０１９５】
図１５は、図１４に示すトラップ準位測定用パターン１３のＣ−Ｃ‘線の断面構造を示すとともに、トラップ準位測定用パターン１３を用いて熱刺激電流計測システムを作製する場合を示す図である。
【０１９６】
図１５に図示されているように、トラップ準位測定用パターン１３は、酸化物半導体層５上に２個の独立した電極である第１の電極６Ａと第２の電極６Ｂとの両方が備えられており、酸化物半導体層５の下層には、絶縁層８Ａを介して第３の電極４Ａが備えられた構造を有している。
【０１９７】
そして、第１の電極６Ａと第２の電極６Ｂとは、同一層で形成されているとともに、本実施の形態においては、ＴＦＴ素子７に備えられたソース・ドレイン電極６Ｓ・６Ｄと、同一層を用いて一つの形成工程で形成した。
【０１９８】
また、本実施の形態においては、第３の電極４Ａは、ＴＦＴ素子７に備えられたゲート電極４Ｇと、同一層を用いて一つの形成工程で形成した。
【０１９９】
図示されているように、本実施の形態においては、第１の電極６Ａに電圧源を接続させ、第２の電極６Ｂに熱刺激電流計を接続させている。
【０２００】
図１６は、トラップ準位測定用パターン１３を用いて、ＴＦＴ素子としての電気特性測定を行う場合の一例を示す図である。
【０２０１】
図示されているように、第３の電極４Ａをゲート電極として作用させ、第１の電極６Ａと第２の電極６Ｂとの何れか一方をソース電極として作用させ、他方をドレイン電極として作用させると、トラップ準位測定用パターン１３をＴＦＴ素子として動作させることができる。
【０２０２】
したがって、酸化物半導体層５のトラップ準位の評価に用いたトラップ準位測定用パターン１３をそのまま用いて、ＴＦＴ素子としての電気特性の評価も可能となる。
【０２０３】
図１７は、大型アクティブマトリックス基板１ｄ上に、酸化物半導体層５を備えたトラップ準位測定用パターン１３と、酸化物半導体層５を備えたＴＦＴ素子７と、を同時に形成する製造プロセスの一例を示す図である。
【０２０４】
先ず、ＴＦＴ素子７に備えられたゲート電極４Ｇと、トラップ準位測定用パターン１２に備えられた第３の電極４Ａと、を同一層を用いて一つの形成工程で形成する（Ｓ５１）。その後、ゲート絶縁膜８を基板全面に形成する（Ｓ５２）。
【０２０５】
そして、トラップ準位測定用パターン１３とＴＦＴ素子７とに備えられた酸化物半導体層５を、同一層を用いて一つの形成工程で形成する（Ｓ５３）。
【０２０６】
それから、ＴＦＴ素子７に備えられたソース・ドレイン電極６Ｓ・６Ｄと、トラップ準位測定用パターン１３に備えられた第１の電極６Ａと第２の電極６Ｂと、を同一層を用いた一つの工程で形成し（Ｓ５４）、トラップ準位測定用パターン１３を完成させる。
【０２０７】
そして、図１５に図示されているように、第１の電極６Ａおよび第２の電極６Ｂと接するように形成された酸化物半導体層５を備えたトラップ準位測定用パターン１３を用いて熱刺激電流計測システムを作製し、熱刺激電流測定（Ｓ５５）を行うことができる。
【０２０８】
トラップ準位測定用パターン１３において、酸化物半導体層５は、第１の電極６Ａおよび第２の電極６Ｂと接するように形成されているので、トラップ準位測定用パターン１３を用いて、熱刺激電流測定を行えば、酸化物半導体層５中（酸化物半導体層５の深さ方向）の酸素欠損状態のみでなく、酸化物半導体層５と第１の電極６Ａおよび第２の電極６Ｂとの界面における酸素欠損状態も反映することができる。
【０２０９】
また、図１６に図示されているように、トラップ準位測定用パターン１３を用いて、ＴＦＴ素子としての電気特性測定（Ｓ５５）を行うことができる。
【０２１０】
熱刺激電流測定および電気特性測定（Ｓ５５）の結果が良判定であれば、次工程である層間絶縁膜９の形成工程（Ｓ５６）と画素電極１０パターン形成工程（Ｓ５７）とを行い、ＴＦＴ素子７を完成させる。
【０２１１】
一方、熱刺激電流測定（Ｓ５５）の結果が不良判定であれば、酸化物半導体層５の形成工程（Ｓ５３）において問題があったこととなるので、酸化物半導体層５の形成条件を見直し、新しい基板にＳ５１〜Ｓ５４の工程を行い、再び、熱刺激電流測定および電気特性測定（Ｓ５５）を行う。
【０２１２】
また、熱刺激電流測定（Ｓ５５）の結果が良判定であり、電気特性測定（Ｓ５５）の結果が不良判定であれば、酸化物半導体層５の形成工程（Ｓ５３）以外の工程（Ｓ５１・Ｓ５２・Ｓ５４）において問題があったこととなるので、このような工程（Ｓ５１・Ｓ５２・Ｓ５４）の形成条件を見直し、新しい基板にＳ５１〜Ｓ５４の工程を行い、再び、熱刺激電流測定および電気特性測定（Ｓ５５）を行う。
【０２１３】
このような製造プロセスを用いることにより、ＴＦＴ素子７を完成させる前にも、ＴＦＴ素子７に備えられた酸化物半導体層５やその他の層が正常に形成されているかを把握することができる。
【０２１４】
また、ＴＦＴ素子７を完成させる前の中間の段階で、熱刺激電流測定および電気特性測定（Ｓ５５）を行うことができ、熱刺激電流測定の結果が不良判定であれば、酸化物半導体層５の形成工程（Ｓ５３）において問題があったと推定することができ、熱刺激電流測定（Ｓ５５）の結果が良判定であり、電気特性測定（Ｓ５５）の結果が不良判定であれば、酸化物半導体層５の形成工程（Ｓ５３）以外の工程（Ｓ５１・Ｓ５２・Ｓ５４）において問題があったと推定することができるので、ＴＦＴ素子７の不良の原因の特定が容易になる。
【０２１５】
また、このような製造プロセスを用いることにより、酸化物半導体層５の蒸着工程において、突発的なトラブルが生じ、膜質に不具合が発生したとしても、酸化物半導体層５におけるトラップ準位の評価を行うことで、迅速に対応ができ、製造プロセスへの早急なフィードバックを行うことができる。
【０２１６】
したがって、早急なトラブル解消が可能となり、結果、生産効率や歩留りの向上を期待できる。
【０２１７】
また、このような製造プロセスにおいては、第１の電極６Ａ、第２の電極６Ｂおよび第３の電極４Ａの各々は、酸化物半導体層５を半導体層として備えたＴＦＴ素子７の電極層および配線を形成する導電層と同一材料で形成されているので、新たな材料や工程を追加する必要がなく、製造コストを抑えることが可能となる。
【０２１８】
また、図示は省略するが、実施の形態１および実施の形態２において、既に説明したように、絶縁基板に酸化物半導体層５を備えたトラップ準位測定用パターン１３のみを形成し、トラップ準位測定用パターン１３を用いて熱刺激電流測定および電気特性測定を行い、酸化物半導体層５やその他の層の形成条件を先に確定した後、この確定された形成条件を用いて、上記絶縁基板とは異なる大型基板上に、酸化物半導体層５を備えたＴＦＴ素子７を、従来の方法で形成することもできる。
【０２１９】
本発明は上記した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０２２０】
本発明は、回路基板、アクティブマトリックス基板および表示装置などの分野に好適に用いることができる。
【符号の説明】
【０２２１】
１                      回路基板
１ａ、１ｂ、１ｃ、１ｄ  アクティブマトリックス基板
２                      絶縁基板
３                      トラップ準位測定用パターン
４                      第１の電極
４Ａ                    第３の電極
４Ｇ                    ゲート電極
５                      酸化物半導体層
６                      第２の電極
６Ａ                    第１の電極
６Ｂ                    第２の電極
６Ｓ                    ソース電極
６Ｄ                    ドレイン電極
７                      ＴＦＴ素子
８                      ゲート絶縁膜
９                      層間絶縁膜
１０                    画素電極
１１                    ＴＦＴ基板
１２                    トラップ準位測定用パターン
１３                    トラップ準位測定用パターン
Ｒ１                    表示領域
Ｒ２                    非表示領域
Ｒ３                    端部領域
【図１】
2013093470.tif 000003
【図２】
2013093470.tif 000004
【図３】
2013093470.tif 000005
【図４】
2013093470.tif 000006
【図５】
2013093470.tif 000007
【図６】
2013093470.tif 000008
【図７】
2013093470.tif 000009
【図８】
2013093470.tif 000010
【図９】
2013093470.tif 000011
【図１０】
2013093470.tif 000012
【図１１】
2013093470.tif 000013
【図１２】
2013093470.tif 000014
【図１３】
2013093470.tif 000015
【図１４】
2013093470.tif 000016
【図１５】
2013093470.tif 000017
【図１６】
2013093470.tif 000018
【図１７】
2013093470.tif 000019
【図１８】
2013093470.tif 000020
【図１９】
2013093470.tif 000021