(57)【要約】【課題】光信号を伝送するための回路における低電力化をはかる。【解決手段】光信号を伝送するための光送受信回路装置であって、デジタル電気入力信号を受信した順にＮビット単位で比較し、直前のＮビットからの増加分を２N 値に多重化した第１の電気パルス信号と、直前のＮビットからの減少分を２N 値に多重化した第２の電気パルス信号とを生成する送信回路１０と、第１，第２の電気パルス信号を光信号に変換して第１，第２の光伝送路３０ａ，３０ｂに伝送する第１及び第２の発光素子２０ａ，２０ｂと、第１，第２の光伝送路３０ａ，３０ｂにて伝送された光信号を第３，第４の電気パルス信号に変換する第１及び第２の受光素子４０ａ，４０ｂと、第３の電気パルス信号の多重値に応じてＮビット単位で増加し、第４の電気パルス信号の多重値に応じてＮビット単位で減少するデジタル電気出力信号を生成する受信回路５０と、を備えた。【選択図】      図１
2013251857.tif 000002
【特許請求の範囲】
【請求項１】
デジタル電気入力信号を受信した順にＮ（Ｎは２以上の整数）ビット単位で比較し、直前のＮビットからの増加分を２N 値に多重化した差分セット信号と、直前のＮビットからの減少分を２N 値に多重化した差分リセット信号とを生成する送信回路を具備してなり、
前記差分セット信号及び差分リセット信号で発光素子を駆動することを特徴とする光送信回路装置。
【請求項２】
デジタル電気入力信号のＮ（Ｎは２以上の整数）ビット毎の増加分を２N 値に多重化した差分セット信号と、前記デジタル電気入力信号のＮビット毎の減少分を２N 値に多重化した差分リセット信号を入力し、前記差分セット信号の多重値に応じてＮビット単位で増加し、前記差分リセット信号の多重値に応じてＮビット単位で減少するデジタル電気出力信号を生成する受信回路を具備してなり、
前記差分セット信号及び差分リセット信号は受光素子から供給されることを特徴とする光受信回路装置。
【請求項３】
デジタル電気入力信号を受信した順にＮ（Ｎは２以上の整数）ビット単位で比較し、直前のＮビットからの増加分を２N 値に多重化した第１の電気パルス信号と、直前のＮビットからの減少分を２N 値に多重化した第２の電気パルス信号とを生成する送信回路と、
前記第１の電気パルス信号を第１の光信号に変換する第１の発光素子と、
前記第２の電気パルス信号を第２の光信号に変換する第２の発光素子と、
前記第１の光信号を伝送する第１の光伝送路と、
前記第２の光信号を伝送する第２の光伝送路と、
前記第１の光伝送路にて伝送された前記第１の光信号を第３の電気パルス信号に変換する第１の受光素子と、
前記第２の光伝送路にて伝送された前記第２の光信号を第４の電気パルス信号に変換する第２の受光素子と、
前記第３の電気パルス信号の多重値に応じてＮビット単位で増加し、前記第４の電気パルス信号の多重値に応じてＮビット単位で減少するデジタル電気出力信号を生成する受信回路と、
を具備したことを特徴とする光送受信回路装置。
【請求項４】
前記デジタル電気入力信号及び前記デジタル電気出力信号の系統数はＮであり、
前記送信回路は、Ｎ系統の前記デジタル電気入力信号を１ビット毎に系統順に並べたＮビット単位で比較し、直前のＮビットからの増加分を２N 値に多重化した前記第１の電気パルス信号と、直前のＮビットからの減少分を２N 値に多重化した前記第２の電気パルス信号とを生成し、
前記受信回路は、前記第３の電気パルス信号の多重値に応じて１ビット毎に系統順に並べたＮビット単位で増加し、前記第４の電気パルス信号の多重値に応じて１ビット毎に系統順に並べたＮビット単位で減少するＮ系統の前記デジタル電気出力信号を生成することを特徴とする請求項３記載の光送受信回路装置。
【請求項５】
デジタル電気入力信号を受信した順にＮ（Ｎは２以上の整数）ビット単位で比較し、
直前のＮビットからの増加分を２N 値に多重化した差分セット信号と、直前のＮビットからの減少分を２N 値に多重化した差分リセット信号をそれぞれ光伝送し、
前記光伝送された差分セット信号及び前記差分リセット信号に基づいて前記デジタル電気入力信号に対応するデジタル電気出力信号を生成する、
ことを特徴とする光伝送方式。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、光送信回路装置、光受信回路装置、光送受信回路装置、及び光伝送方式に関する。
【背景技術】
【０００２】
近年、電子デバイスの高性能化とマルチメディアコンテンツの大容量化により、情報通信機器における信号処理量が増大している。これに伴って、電子デバイス内外の配線における信号伝送速度が増大し、伝送損失や電磁ノイズ干渉が問題となってきている。このため、高速かつ低ノイズという特徴を有する光信号伝送に注目が集まってきており、種々の光送受信のための回路が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平３−５８５３２号公報
【特許文献２】特開２００７−８２１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
発明が解決しようとする課題は、光信号を伝送するための回路における低電力化をはかることができ、低電力の光送信回路装置、光受信回路装置、光送受信回路装置、及び光伝送方式を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の光送受信回路装置は、デジタル電気入力信号を受信した順にＮ（Ｎは２以上の整数）ビット単位で比較し、直前のＮビットからの増加分を２N 値に多重化した第１の電気パルス信号と、直前のＮビットからの減少分を２N 値に多重化した第２の電気パルス信号とを生成する送信回路と、前記第１の電気パルス信号を第１の光信号に変換する第１の発光素子と、前記第２の電気パルス信号を第２の光信号に変換する第２の発光素子と、前記第１の光信号を伝送する第１の光伝送路と、前記第２の光信号を伝送する第２の光伝送路と、前記第１の光伝送路にて伝送された前記第１の光信号を第３の電気パルス信号に変換する第１の受光素子と、前記第２の光伝送路にて伝送された前記第２の光信号を第４の電気パルス信号に変換する第２の受光素子と、前記第３の電気パルス信号の多重値に応じてＮビット単位で増加し、前記第４の電気パルス信号の多重値に応じてＮビット単位で減少するデジタル電気出力信号を生成する受信回路と、を具備した。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係わる光送受信回路装置の一例を示す概略回路図。
【図２】図１の各点における波形を示す概略波形図。
【図３】図２とは別の多重化方式を説明するための概略波形図。
【図４】図１の光送受信回路装置に用いた送信回路及び受信回路の具体構成の一例を示す概略ブロック図。
【図５】図１の光送受信回路装置に用いた送信回路及び受信回路の具体構成の別の一例を示す概略ブロック図。
【図６】第２の実施形態に係わる光送受信回路装置の一例を示す概略回路図。
【図７】第５の各点における波形を示す概略波形図。
【図８】図５の光送受信回路装置に用いた送信回路及び受信回路の具体構成の一例を示す概略ブロック図。
【図９】図５の光送受信回路装置に用いた送信回路及び受信回路の具体構成の別の一例を示す概略ブロック図。
【発明を実施するための形態】
【０００７】
以下、図面を参照しながら、実施形態について詳細を説明する。
【０００８】
（第１の実施形態）
図１は、第１の実施形態に係わる光送受信回路装置を示す概略回路図である。
【０００９】
図中の１０は送信回路、１１はデジタル電気入力信号の入力端子、２０ａは第１の発光素子、２０ｂは第２の発光素子、３０ａは第１の光伝送路、３０ｂは第２の光伝送路、４０ａは第１の受光素子、４０ｂは第２の受光素子、５０は受信回路、５１はデジタル電気出力信号の出力端子である。
【００１０】
図１の光送受信回路装置においては、送信回路１０が、デジタル電気入力信号Ｖａを入力端子１１から受信した順にＮビット単位（Ｎは２以上の整数）で比較し、直前のＮビットからの増加分を２N 値に多重化した第１の電気パルス信号と、直前のＮビットからの減少分を２N 値に多重化した第２の電気パルス信号とを生成する。そして、第１の発光素子２０ａは、第１の電気パルス信号を第１の光信号Ｏb1に変換し、第２の発光素子２０ｂは、第２の電気パルス信号を第２の光信号Ｏb2に変換するようになっている。
【００１１】
第１の光信号Ｏb1は、第１の光伝送路３０ａで伝送され、第１の受光素子４０ａで第３の電気パルス信号に変換される。第２の光信号Ｏb2は、第２の光伝送路３０ｂで伝送され、第２の受光素子４０ｂで第４の電気パルス信号に変換される。受信回路５０は、第３及び第４の電気パルス信号からデジタル電気入力信号Ｖａに対応するデジタル電気出力信号Ｖｃを生成するようになっている。
【００１２】
なお、第１の電気パルス信号、第１の光信号、第３の電気パルス信号は全て、デジタル電気入力信号を受信した順にＮビット単位で比較し、直前のＮビットからの増加分を２N 値に多重化した差分セット信号であり、第２の電気パルス信号、第２の光信号、第４の電気パルス信号は全て、デジタル電気入力信号を受信した順にＮビット単位で比較し、直前のＮビットからの減少分を２N 値に多重化した差分リセット信号である。
【００１３】
デジタル電気入力信号Ｖａに対応するデジタル電気出力信号Ｖｃは、デジタル電気入力信号Ｖａと同一のデジタル情報を有し、同一の信号形式であることが望ましい。但し、信号処理及び信号伝送時に発生するノイズ、ジッタ、シンボル間干渉（ＩＳＩ：Inter Symbol Interference）等により、信号波形は完全に同一とはならないこと、また、エラーが発生した場合には一部の情報が異なる可能性があることは述べるまでもないことである。
【００１４】
図２は、図１におけるＶａ，Ｏb1，Ｏb2，Ｖｃの波形を示す概略波形図である。本図を用いて光送受信回路装置の多重化方式について説明する。なお、図２はＮ＝２の場合について示してあるが、Ｎが３以上でも本実施形態が適用可能である。図２では、説明のためバイナリ値から１０進値への変換を行うが、これは説明のためのものであって、送信回路１０における信号処理はバイナリ値のまま行うことが望ましい。図２では、理解を助けるため、回路の動作時間、信号の伝送時間を無視し、デジタル電気入力信号Ｖａ、第１及び第２の光信号Ｏb1，Ｏb2、デジタル電気出力信号Ｖｃが遷移するタイミングを全て同じタイミングとしている。
【００１５】
図２に示した例では、光送受信回路装置は、デジタル電気入力信号Ｖａを受信した順に２ビット単位で比較する。図２では、デジタル電気入力信号Ｖａのバイナリ値を２ビット単位で１０進値に変換し、直前の２ビットからの差分を１０進値で記載してある。なお、初めの２ビットの際は、直前の２ビットの値は０と見なしている。
【００１６】
送信回路１０は、直前の２ビットからの差分が増加の時は、その値に応じた振幅を有する第１の電気パルス信号を生成し、発光素子２０ａによって第１の光信号Ｏb1が生成される。また、直前の２ビットからの差分が減少の時は、その値に応じた振幅を有する第２の電気パルス信号を生成し、発光素子２０ｂによって第２の光信号Ｏb2が生成される。直前の２ビットからの差分が０の時は第１及び第２の電気パルス信号を生成しない。
【００１７】
なお、図２では、第１及び第２の光信号を、振幅が２2＝４値に多重化された光信号としている。具体的には、直前の２ビットからの差分が±２、±３の時の振幅を、差分が±１の時のそれぞれ２倍、３倍としている。また、第１及び第２の光信号のパルス幅は、デジタル電気入力信号の最小パルス幅よりも小さいものとしている。これにより、発光量を削減して光配線電力の低減が可能となる。
【００１８】
次に、受信回路５０は、第１の光信号Ｏb1から受光素子４０ａによって生成された第３の電気パルス信号を受信すると、その振幅値に応じて、デジタル電気出力信号を２ビット単位で増加させる。また、第２の光信号Ｏb2から受光素子４０ｂによって生成された第４の電気パルス信号を受信すると、その振幅値に応じて、デジタル電気出力信号を２ビット単位で減少させる。第３及び第４の電気パルス信号を受信しなかった場合には、所定のタイミングで直前の２ビットと同じ２ビットを出力する。
【００１９】
具体的には、最初の２ビットでは第１の光信号Ｏb1の振幅が「２」であることから“００”を「２」増加させることにより“１０”となり、次の２ビットでは第１の光信号Ｏb1の振幅が「１」であることから“１０”を「１」増加させることにより“１１”となり、次の２ビットでは第２の光信号Ｏb2の振幅が「−２」であることから“１１”を「２」減少させることにより“０１”となる。
【００２０】
このようにして、図１の光送受信回路装置を用いて信号伝送が可能となる。本実施形態の光送受信回路装置では、デジタル電気入力信号ＶａをＮビット単位で比較し、直前のＮビットからの差分を２N 値に多重化して光伝送する。これにより、光信号がＮビット単位でしか生成されないため、光信号の発生頻度が減少して低電力化が可能である。特に、Ｎビット単位で繰り返されるデジタル電気入力信号（例えばＮ＝２の場合、００００００・・・・、１１１１１１・・・・、０１０１０１・・・・、１０１０１０・・・・）が入力された場合、直前のＮビットからの差分が常に０となるため、光信号が生成されず、最も低電力となる。
【００２１】
図１の光送受信回路装置では、Ｎビットの間連続する０とＮビットの間連続する１が交互に連なるデジタル電気入力信号が入力された際、直前のＮビットからの差分が常に±（２N−１）となるため、第１及び第２の光信号の振幅が常に最大となって消費電力が最大となる。具体的には、デジタル電気入力信号の最小ビット幅をＢ、第１及び第２の光信号のビット幅をｂ、第１及び第２の光信号の最小振幅値（直前のＮビットからの差分が±１の場合に相当）を「１」とすると、デジタル電気入力信号Ｎビット毎に振幅（２N−１）の第１又は第２の光信号が生成されるため、光信号の単位時間当たりの電力は（２N−１）・ｂ／（Ｎ・Ｂ）となる。
【００２２】
一方、デジタル電気入力信号をそのまま光信号に変換する直接変調方式を用いて前述のデジタル電気入力信号を光伝送する場合の光信号の単位時間当たりの電力は、光信号の振幅値が第１及び第２の光信号の最小振幅値と等しい「１」とすると、前述のデジタル電気入力信号のマーク率（１と０の割合）と等しくなり、０．５となる。そのため、第１及び第２の光信号のビット幅ｂを、Ｎ・Ｂ／｛２・（２N−１）｝よりも小さくすると、直接変調方式よりも光信号の電力を小さくすることができる。
【００２３】
上述の例では、図３（ａ）に示すように、第１及び第２の光信号として振幅が２N 値に多重化された光信号を用い、直前のＮビットからの差分に応じて振幅を等倍したが、図３（ｂ）に示すように、各振幅からの増減値が最小の振幅値よりも小さくなるように第１及び第２の光信号の振幅を設定しても良い。これにより、発光量を削減して光配線電力の更なる低減が可能である。なお、各振幅からの増減値は、受信回路５０の振幅値の分解能に合わせて適宜設定すれば良い。
【００２４】
また、振幅を異ならせる代わりに、図３（ｃ）に示すように、パルス数を２N 値に多重化した光信号を用いても良い。これにより、発光量を削減して光配線電力の低減が可能である。この場合、デジタル電気入力信号Ｎビットの間に最大で２N−１個の光信号が生成される。そのため、デジタル電気入力信号の最小ビット幅をＢとした場合に、第１及び第２の光信号のパルス間隔をＮ・Ｂ／（２N−１）以下とし、第１及び第２の光信号のパルス幅をＮ・Ｂ／｛２・（２N−１）｝以下とすることが望ましい。
【００２５】
送信回路１０及び受信回路５０の具体構成の一例を示す概略ブロック図を、図４に示しておく。
【００２６】
図４中の送信回路１０は、デジタル電気入力信号（ＤＡＴＡ）を受信し、第１の電気パルス信号（Ｅ）と第２の電気パルス信号（Ｆ）を生成するものであり、Ｎビット差分回路１１０、差分パルス生成回路１２０、及びトリガ生成回路１３０を有する。
【００２７】
Ｎビット差分回路１１０は、デジタル電気入力信号を受信した順にＮビット単位で比較し、直前のＮビットからの差分値（増加値及び減少値）（Ｃ）を出力する。Ｎビット差分回路１１０は、図４に示すように、シフトレジスタ１１１と差分回路１１２から構成できる。シフトレジスタ１１１は、デジタル電気入力信号を１ビット毎に受信した順に保持する。差分回路１１２は、シフトレジスタ１１１に保持された直前のＮビット（１，・・・，Ｎ）（Ａ）と現在のＮビット（Ｎ＋１，・・・，２Ｎ）（Ｂ）をデジタル電気入力信号のＮビット毎に比較し、直前のＮビットからの差分値（Ｃ）を出力する。
【００２８】
差分パルス生成回路１２０は、差分値が増加値の場合に差分値を２N 値に多重化した第１の電気パルス信号（Ｅ）を生成し、差分値が減少値の場合に差分値を２N 値に多重化した第２の電気パルス信号（Ｆ）を生成する
送信回路１０のトリガ生成回路１３０は、デジタル電気入力信号を元にトリガ信号（Ｄ）を生成する。例えば、データ信号からクロック信号を抽出するクロックデータリカバリ回路を用いることができる。上述のＮビット差分回路１１０と差分パルス生成回路１２０の動作をするため、送信回路１０では、シフトレジスタ１１１に対してデジタル電気入力信号の１ビット毎にトリガ信号が入力され、差分回路１１２及び差分パルス生成回路１２０に対してデジタル電気入力信号のＮビット毎にトリガ信号が入力されることが望ましい。即ち、トリガ生成回路１３０は、デジタル電気入力信号の１ビット毎のトリガ信号とＮビット毎のトリガ信号の両方のトリガ信号を生成できることが望ましい。或いは、デジタル電気入力信号の１ビット毎のトリガ信号からデジタル電気入力信号のＮビット毎のトリガ信号を生成する分周回路を別途設けても良い。
【００２９】
図４の受信回路５０は、第３の電気パルス信号（Ｉ）と第４の電気パルス信号（Ｊ）を受信し、デジタル電気出力信号（ＤＡＴＡ）を生成するものであり、差分パルス検出回路５１０、Ｎビット加減算回路５２０、及びトリガ生成回路５３０を有する。
【００３０】
差分パルス検出回路５１０は、デジタル電気入力信号のＮビット毎の増加値が２N 値に多重化された第３の電気パルス信号（Ｉ）と、デジタル電気入力信号のＮビット毎の減少値が２N 値に多重化された第４の電気パルス信号（Ｊ）とを受信し、デジタル電気入力信号のＮビット毎の差分値（増加値及び減少値）（Ｋ）を検出する。
【００３１】
Ｎビット加減算回路５２０は、差分値（Ｋ）が増加値の場合は差分値をデジタル電気出力信号の直前のＮビットに加算し、差分値（Ｋ）が減少値の場合は差分値をデジタル電気出力信号の直前のＮビットから減算することにより、デジタル電気出力信号の次のＮビットを生成する。Ｎビット加減算回路５２０は、図４に示すように、加減算回路５２１とシフトレジスタ５２２から構成できる。シフトレジスタ５２２は、デジタル電気出力信号を１ビット毎に保持し、順番に送信する。加減算回路５２１は、差分値（Ｋ）を、デジタル電気出力信号のＮビット毎に、シフトレジスタに保持された直前のＮビット（１，・・・，Ｎ）（Ｎ）に対して加算若しくは減算し、次のＮビット（Ｎ＋１，・・・，２Ｎ）（Ｍ）を生成する。
【００３２】
受信回路５０のトリガ生成回路５３０は、差分パルス検出回路５１０の出力を元にトリガ信号（Ｌ）を生成する。上述の差分パルス検出回路５１０とＮビット加減算回路５２０の動作をするため、受信回路５０では、シフトレジスタ５２２に対してデジタル電気出力信号の１ビット毎にトリガ信号が入力され、差分パルス検出回路５１０及び加減算回路５２１に対してデジタル電気出力信号のＮビット毎にトリガ信号が入力されることが望ましい。
【００３３】
なお、トリガ信号生成回路５３０は、差分パルス検出回路５１０の内部信号又は第３及び第４の電気パルス信号を元にトリガ信号を生成しても良い。或いは、送信回路１０のトリガ信号を受信回路５０に伝送し、受信回路５０のトリガ信号として利用しても良い。なお、送信回路１０から受信回路５０へのトリガ信号の伝送は、光信号を用いても良いし、電気信号を用いても良い。光信号を用いた場合、第１及び第２の光信号とトリガ信号との信号伝送遅延時間差（スキュー）を小さくできるという効果が得られる。電気信号を用いた場合、光信号伝送が不要のため発光素子及び受光素子数を削減してコスト低減が可能、更には光信号生成が不要のため信号伝送に必要な電力を削減可能という効果が得られる。
【００３４】
図４では、送信回路１０において、デジタル電気入力信号からトリガ信号を生成する例を示したが、図５に示すように、外部からデジタル電気入力信号に同期したクロック信号（ＣＬＯＣＫ）を入力し、受信したクロック信号を元にトリガ信号を生成しても良い。また、受信回路５０において、トリガ生成回路５３０によって生成されたトリガ信号をデジタル電気出力信号に同期したクロック信号（ＣＬＯＣＫ）として出力しても良い。
【００３５】
このように本実施形態によれば、デジタル電気入力信号Ｖａを受信した順にＮビット単位で比較し、直前のＮビットからの増加分を２N 値に多重化して第１の光信号Ｏb1を生成して伝送し、且つ直前のＮビットからの減少分を２N 値に多重化して第２の光信号Ｏb2を生成して伝送している。このため、送信すべき信号の発生頻度が減少し、光伝送に伴う発光量が減少し、低電力の光伝送を実現することが可能となる。
【００３６】
（第２の実施形態）
図６は、第２の実施形態に係わる光送受信回路装置を示す概略回路図であり、信号伝送の系統数がＮ（Ｎは２以上の整数）である点が図１の光送受信回路装置と異なる。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３７】
図６の光送受信回路装置では、送信回路１０が、Ｎ系統のデジタル電気入力信号Ｖa1，〜，ＶaNを入力端子１１から受信し、１ビット毎に系統順に並べたＮビット単位で比較し、直前のＮビットからの増加分を２N 値に多重化した第１の電気パルス信号と、直前のＮビットからの減少分を２N 値に多重化した第２の電気パルス信号とを生成する。そして、第１の発光素子２０ａは、第１の電気信号を第１の光信号Ｏb1に変換し、第２の発光素子２０ｂは、第２の電気信号を第２の光信号Ｏb2に変換するようになっている。
【００３８】
第１の光信号Ｏb1は、第１の光伝送路３０ａで伝送され、第１の受光素子４０ａで第３の電気パルス信号に変換される。第２の光信号Ｏb2は、第２の光伝送路３０ｂで伝送され、第２の受光素子４０ｂで第４の電気パルス信号に変換される。受信回路５０は、第３及び第４の電気パルス信号からＮ系統のデジタル電気入力信号に対応するＮ系統のデジタル電気出力信号Ｖc1，〜，ＶcNを生成するようになっている。
【００３９】
本実施形態においても、第１の電気パルス信号、第１の光信号、第３の電気パルス信号は全て、デジタル電気入力信号を受信した順にＮビット単位で比較し、直前のＮビットからの増加分を２N 値に多重化した差分セット信号であり、第２の電気パルス信号、第２の光信号、第４の電気パルス信号は全て、デジタル電気入力信号を受信した順にＮビット単位で比較し、直前のＮビットからの減少分を２N 値に多重化した差分リセット信号である。
【００４０】
図７は、図６におけるＶa1〜ＶaN，Ｏb1，Ｏb2，Ｖc1〜ＶcNの波形を示す概略波形図である。本図を用いて光送受信回路装置の多重化方式について説明する。なお、図７はＮ＝２の場合について示してあるが、Ｎが３以上でも本実施形態が適用可能である。図７では、説明のためバイナリ値から１０進値への変換を行うが、これは説明のためのものであって、送信回路１０における信号処理はバイナリ値のまま行うことが望ましい。図７では、理解を助けるため、回路の動作時間、信号の伝送時間を無視し、デジタル電気入力信号Ｖa1，Ｖa2、第１及び第２の光信号Ｏb1，Ｏb2、デジタル電気出力信号Ｖc1，Ｖc2が遷移するタイミングを全て同じタイミングとしている。
【００４１】
図７に示した例では、光送受信回路装置は、２系統のデジタル電気入力信号Ｖa1，Ｖa2を受信し、１ビット毎に系統順に並べた２ビット単位で比較する。図７では、デジタル電気入力信号Ｖa1のバイナリ値（Ｖa1）とデジタル電気入力信号Ｖa2のバイナリ値（Ｖa2）を１ビット毎に系統順に並べた２ビットを１０進値に変換し、直前の２ビットからの差分を１０進値で記載してある。なお、初めの２ビットの際は、直前の２ビットの値は０と見なしている。
【００４２】
送信回路１０は、直前の２ビット（Ｖa1の１ビットとＶa2の１ビット）からの差分が増加の時は、その値に応じた振幅を有する第１の電気パルス信号を生成し、発光素子２０ａによって第１の光信号Ｏb1が生成される。また、直前の２ビットからの差分が減少の時は、その値に応じた振幅を有する第２の電気パルス信号を生成し、発光素子２０ｂによって第２の光信号Ｏb2が生成される。直前の２ビットからの差分が０の時は第１及び第２の電気パルス信号を生成しない。
【００４３】
なお、図７では、第１及び第２の光信号を、振幅が２2＝４値に多重化された光信号としている。具体的には、直前の２ビットからの差分が±２、±３の時の振幅を、差分が±１の時のそれぞれ２倍、３倍としている。
【００４４】
次に、受信回路５０は、第１の光信号Ｏb1から受光素子４０ａによって生成された第３の電気パルス信号を受信すると、その振幅値に応じて、２系統のデジタル電気出力信号を１ビット毎に変化させる。また、第２の光信号Ｏb2から受光素子４０ｂによって生成された第４の電気パルス信号を受信すると、その振幅値に応じて、２系統のデジタル電気出力信号を１ビット毎に変化させる。第３及び第４の電気パルス信号を受信しなかった場合には、所定のタイミングで直前の１ビットと同じ１ビットの２系統のデジタル電気出力信号を出力する。即ち、受信回路５０は、第３及び第４の電気パルス信号の振幅値に応じて、１ビット毎に系統順に並べた２ビット単位で増加又は減少する２系統のデジタル電気出力信号を生成する。
【００４５】
具体的には、最初の１ビットではＯb1の振幅が「２」であることから“００”を「２」増加させることにより“１０”となり、Ｖc1を“１”、Ｖc2を“０”にする。次の１ビットではＯb2の振幅が「−１」であることから“１０”を「１」減少させることにより“０１”となり、Ｖc1を“０”、Ｖc2を“１”にする。次の１ビットではＯb1の振幅が「２」であることから“０１”を「２」増加させることにより“１１”となり、Ｖc1を“１”、Ｖc2を“１”にする。
【００４６】
このようにして、図６の光送受信回路装置を用いて信号伝送が可能となる。本実施形態の光送受信回路装置では、Ｎ系統のデジタル電気入力信号を１ビット毎に系統順に並べたＮビット単位で比較し、直前のＮビットからの差分を２N 値に多重化して光伝送する。これにより、第１及び第２の発光素子と受光素子のみでＮ系統のデジタル電気入力信号を光伝送するため、Ｎ系統のデジタル電気入力信号をＮ個の発光素子と受光素子で光伝送する場合に比べ、低電力化が可能である。
【００４７】
さらに、本実施形態の光送受信回路装置では、Ｎ系統のデジタル電気入力信号を１ビット毎に振幅多重化するため、Ｎ系統のデジタル電気入力信号を時間多重化する場合に比べて光信号の発生頻度を低く抑えることが可能であり、高速化（系統数の増加）が容易である。
【００４８】
図６の光送受信回路装置では、Ｎ系統のデジタル電気入力信号全てがクロック信号（０１０１０１・・・・）の際、直前のＮビットからの差分が常に±（２N−１）となるため、第１及び第２の光信号の振幅が常に最大となって消費電力が最大となる。具体的には、Ｎ系統のデジタル電気入力信号の最小ビット幅をＢ、第１及び第２の光信号のビット幅をｂ、第１及び第２の光信号の最小振幅値（直前のＮビットからの差分が±１の場合に相当）を１とすると、Ｎ系統のデジタル電気入力信号１ビット毎に振幅（２N−１）の第１又は第２の光信号が生成されるため、光信号の単位時間当たりの電力は（２N−１）・ｂ／Ｂとなる。
【００４９】
一方、デジタル電気入力信号をそのまま光信号に変換する直接変調方式を用いて、前述のＮ系統のデジタル電気入力信号をＮ個の発光素子と受光素子で光伝送する場合の光信号の単位時間当たりの電力は、光信号の振幅値が第１及び第２の光信号の最小振幅値と等しい「１」とすると、前述のＮ系統のデジタル電気入力信号のマーク率の合計と等しくなり、０．５×Ｎとなる。そのため、第１及び第２の光信号のビット幅ｂを、Ｎ・Ｂ／｛２・（２N−１）｝よりも小さくすると、直接変調方式よりも光信号の電力を小さくすることができる。
【００５０】
このように本実施形態の光送受信回路装置では、Ｎ系統のデジタル電気入力信号を１ビット毎に系統順に並べたＮビット単位で比較し、直前のＮビットからの差分を２N 値に多重化して第１及び第２の発光素子と受光素子で光伝送することにより、低電力化が可能となっている。
【００５１】
送信回路１０及び受信回路５０の具体構成の一例を示す概略ブロック図を、図８に示しておく。
【００５２】
送信回路１０におけるＮビット差分回路１１０では、シフトレジスタ１１１は、Ｎ系統のデジタル電気入力信号を、受信した順に、系統順に１ビットずつ並べて保持する。差分回路１１２は、シフトレジスタ１１１に保持された直前のＮビット（１，・・・，Ｎ）（Ａ）と現在のＮビット（１’，・・・，Ｎ’）（Ｂ）をデジタル電気入力信号のＮビット毎（Ｎ系統のデジタル電気入力信号の１ビット毎）に比較し、直前のＮビットからの差分値（増加値及び減少値）（Ｃ）を出力する。
【００５３】
送信回路１０のトリガ生成回路１３０は、デジタル電気入力信号を元にトリガ信号（Ｄ）を生成する。上述の動作をするため、送信回路１０では、シフトレジスタ１１１、差分回路１１２、差分パルス生成回路１２０に対してＮ系統のデジタル電気入力信号の１ビット毎にトリガ信号が入力されることが望ましい。
【００５４】
受信回路５０におけるＮビット加減算回路５２０では、シフトレジスタ５２２は、Ｎ系統のデジタル電気入力信号を、送信する順に、系統順に１ビットずつ並べて保持し、順番に送信する。加減算回路５２１は、差分値（Ｋ）を、デジタル電気出力信号のＮビット毎（Ｎ系統のデジタル電気入力信号の１ビット毎）に、シフトレジスタ５２２に保持された直前のＮビット（１，・・・，Ｎ）（Ｎ）に対して加算若しくは減算し、次のＮビット（１’，・・・，Ｎ’）（Ｍ）を生成する。
【００５５】
受信回路５０のトリガ生成回路５３０は、差分パルス検出回路５１０の出力を元にトリガ信号（Ｌ）を生成する。上述の動作をするため、受信回路５０では、差分パルス検出回路５１０、加減算回路５２１、シフトレジスタ５２２に対してＮ系統のデジタル電気入力信号の１ビット毎にトリガ信号が入力されることが望ましい。
【００５６】
図８では、送信回路１０において、デジタル電気入力信号からトリガ信号を生成する例を示したが、図９に示すように、外部からデジタル電気入力信号に同期したクロック信号（ＣＬＯＣＫ）を入力し、受信したクロック信号を元にトリガ信号を生成しても良い。また、受信回路５０において、トリガ生成回路５３０によって生成されたトリガ信号をデジタル電気出力信号に同期したクロック信号（ＣＬＯＣＫ）として出力しても良い。
【００５７】
このように本実施形態によれば、デジタル電気入力信号Ｖa1，Ｖa2を１ビット毎に系統順に並べたＮビット単位で比較し、直前のＮビットからの増加分を２N値に多重化して第１の光信号Ｏb1を生成して伝送し、且つ直前のＮビットからの減少分を２N値に多重化して第２の光信号Ｏb2を生成して伝送している。このため、送信すべき信号の発生頻度が減少し、光伝送に伴う発光量が減少し、低電力の光伝送を実現することが可能となる。
【００５８】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
【００５９】
図１、図６では、送信回路１０の入力信号、受信回路５０の出力信号をシングルエンド信号としたが、これらは差動信号であっても良い。
【００６０】
図１、図４、図５、図６、図８、図９では、発光素子２０ａ，２０ｂ及び受光素子４０ａ，４０ｂが、個別に送信回路１０及び受信回路５０に接続される概略回路図を示したが、これ以外にも種々の接続が可能である。例えば、発光素子２０ａ，２０ｂを直列に接続し（発光素子２０ａのカソードと発光素子２０ｂのアノードを接続し）、これら発光素子２０ａ，２０ｂの接続点を送信回路１０に接続しても良い。同様に、受光素子４０ａ，４０ｂを直列に接続し（受光素子４０ａのアノードと受光素子４０ｂのアノードを接続し）、これら受光素子４０ａ，４０ｂの接続点を受信回路５０に接続しても良い。
【００６１】
図４、図５、図８、図９において、各回路ブロック間の矢印は各回路ブロック間の接続を概念的に示すためのものであって、信号の形式や本数を何ら限定するものではない。また、実際の回路設計にあたっては、本図に示した以外の回路ブロック間の接続を有しても良いし、新たに別の回路ブロックを設けても良い。
【００６２】
発光素子２０、受光素子４０は、例えばＧａＡｓ基板に作製した発光素子又は受光素子を用い、発光又は受光波長を例えば８５０ｎｍとする。発光素子２０として例えば面発光レーザ（Vertical Cavity Surface Emitting LASER：ＶＣＳＥＬ）、受光素子４０として例えばＰＩＮフォトダイオード（Photo Diode：ＰＤ）を用いることができる。なお、発光素子２０、受光素子４０は、化合物半導体（例えば、ＧａＡｌＡｓ／ＧａＡｓ，ＩｎＧａＡｓ／ＩｎＰ，ＳｉＧｅ等）やＳｉ，Ｇｅ等の基板に形成しても良いし、発光又は受光波長は必要に応じて適宜変更可能である。
【００６３】
また、発光素子２０、受光素子４０として、１つのチップ内に複数の光素子が形成されたアレイチップを用いても良いし、１つのチップ内に発光素子と受光素子の両方が形成された光半導体素子を用いても良い。さらに、１つの素子で発光と受光の両方が可能な光半導体素子を用いても良い。また、光伝送路としては、光ファイバや光導波路等を使用可能である。
【００６４】
また、実施形態では送信回路及び受信回路の両方を有する光送受信回路装置の例で説明したが、送信回路及び受信回路の一方を有する装置として構成することもできる。即ち、送信回路のみ、又は発光素子を有する送信回路を光送信回路装置として製品化することもできる。同様に、受信回路のみ、または、受光素子を有する受信回路を光受信回路装置として製品化することもできる。発光素子及び受光素子は、送信回路及び受信回路と別チップでも良いし、送信回路及び受信回路上に集積しても良い。
【００６５】
なお、送信回路及び受信回路は、送信回路と受信回路を１つのチップに集積した送受信回路（トランシーバ回路）であっても良い。
【００６６】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００６７】
１０…送信回路、１１…入力端子、２０…発光素子、３０…光伝送路、４０…受光素子、５０…受信回路、５１…出力端子、１１０…Ｎビット差分回路、１１１…シフトレジスタ、１１２…差分回路、１２０…差分パルス生成回路、１３０…トリガ生成回路、５１０…差分パルス検出回路、５２０…Ｎビット加減算回路、５２１…加減算回路、５２２…シフトレジスタ、５３０…トリガ生成回路。
【図１】
2013251857.tif 000003
【図２】
2013251857.tif 000004
【図３】
2013251857.tif 000005
【図４】
2013251857.tif 000006
【図５】
2013251857.tif 000007
【図６】
2013251857.tif 000008
【図７】
2013251857.tif 000009
【図８】
2013251857.tif 000010
【図９】
2013251857.tif 000011