(57)【要約】【課題】信頼性を向上させることができる光半導体装置の製造方法を得る。【解決手段】ｎ−ＩｎＰ基板１上に、分離溝１３で互いに分離された光半導体素子１４，１５を形成する。光半導体素子１４，１５の上面に、Ｐｔを含む電極２１，２２をそれぞれ形成する。電極２１，２２に電気的に接続された電極２４を形成する。電極２４を給電層とした電解メッキ法により電極２１，２２上にＡｕメッキ層２６，２７をそれぞれ形成する。Ａｕメッキ層２６，２７を覆うレジスト２３をフォトリソグラフィにより形成する。レジスト２３をマスクとして電極２４をエッチングして電極２１と電極２２を電気的に分離する。電極２４を形成する際に、分離溝１３内に電極２４が形成されないようにする。【選択図】図１６
2013105975.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、分離溝で互いに分離された第１及び第２の光半導体素子を形成する工程と、
前記第１及び第２の光半導体素子の上面に、Ｐｔを含む第１及び第２の電極をそれぞれ形成する工程と、
前記第１及び第２の電極に電気的に接続された第３の電極を形成する工程と、
前記第３の電極を給電層とした電解メッキ法により前記第１及び第２の電極上に第１及び第２のＡｕメッキ層をそれぞれ形成する工程と、
前記第１及び第２のＡｕメッキ層を覆うレジストをフォトリソグラフィにより形成する工程と、
前記レジストをマスクとして前記第３の電極をエッチングして前記第１の電極と前記第２の電極を電気的に分離する工程とを備え、
前記第３の電極を形成する際に、前記分離溝内に前記第３の電極が形成されないようにすることを特徴とする光半導体装置の製造方法。
【請求項２】
前記半導体基板上に、前記第１及び第２の光半導体素子の一部がそれぞれ接続され、前記第１及び第２の光半導体素子の上面と同じ高さの上面を持つ接続部を形成する工程を更に備え、
前記接続部の上面に前記第３の電極を形成することを特徴とする請求項１に記載の光半導体装置の製造方法。
【請求項３】
前記第３の電極を形成する工程は、
前記分離溝にレジストを埋め込む工程と、
前記レジストの上面及び前記接続部の上面に前記第３の電極を形成する工程と、
前記レジストと共に前記レジストの上面に存在する前記第３の電極を除去する工程とを有することを特徴とする請求項２に記載の光半導体装置の製造方法。
【請求項４】
前記第３の電極はＰｔを含まず、前記第３の電極をウエットエッチングすることを特徴とする請求項１〜３の何れか１項に記載の光半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主に光通信分野に適用する光半導体装置の製造方法に関する。
【背景技術】
【０００２】
光通信分野においてレーザダイオードなどの光半導体素子が用いられている（例えば、特許文献１参照）。隣接する２つの光半導体素子を分離溝で互いに分離した光半導体装置において、各光半導体素子の上面にＡｕメッキ層が形成される。この場合、全面に給電層を形成してメッキを行った後、フォトリソグラフィを用いて給電層をウエットエッチングしていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−９７５８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
分離溝が深いと、光半導体素子の上面と分離溝の底面でレジストの転写条件を合わせることが難しい。従って、分離溝内にレジスト残りが発生し、分離溝内の給電層が完全にエッチングされず、隣接する光半導体素子の電極が短絡する場合があった。
【０００５】
また、給電層の物質として、ウエットエッチングできないＰｔを使用できない。従って、Ａｕメッキ層と光半導体素子との間の給電層がＰｔを含んでいないため、Ａｕメッキ層のＡｕが光半導体素子の結晶中に沈み込む場合があった。これらの結果、信頼性が損なわれる場合があった。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的は信頼性を向上させることができる光半導体装置の製造方法を得るものである。
【課題を解決するための手段】
【０００７】
本発明に係る光半導体装置の製造方法は、半導体基板上に、分離溝で互いに分離された第１及び第２の光半導体素子を形成する工程と、前記第１及び第２の光半導体素子の上面に、Ｐｔを含む第１及び第２の電極をそれぞれ形成する工程と、前記第１及び第２の電極に電気的に接続された第３の電極を形成する工程と、前記第３の電極を給電層とした電解メッキ法により前記第１及び第２の電極上に第１及び第２のＡｕメッキ層をそれぞれ形成する工程と、前記第１及び第２のＡｕメッキ層を覆うレジストをフォトリソグラフィにより形成する工程と、前記レジストをマスクとして前記第３の電極をエッチングして前記第１の電極と前記第２の電極を電気的に分離する工程とを備え、前記第３の電極を形成する際に、前記分離溝内に前記第３の電極が形成されないようにすることを特徴とする。
【発明の効果】
【０００８】
本発明により、信頼性を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図２】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図３】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図４】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図５】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図６】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図７】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図８】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図９】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図１０】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図１１】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図１２】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図１３】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図１４】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図１５】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図１６】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図１７】比較例１に係る光半導体装置の製造方法を示す斜視図である。
【図１８】比較例１に係る光半導体装置の製造方法を示す斜視図である。
【図１９】比較例２に係る光半導体装置の製造方法を示す斜視図である。
【図２０】比較例２に係る光半導体装置の製造方法を示す斜視図である。
【図２１】比較例３に係る光半導体装置の製造方法を示す斜視図である。
【図２２】比較例３に係る光半導体装置の製造方法を示す斜視図である。
【発明を実施するための形態】
【００１０】
本発明の実施の形態に係る光半導体装置の製造方法について図面を参照して説明する。図１〜６，８，１１，１４，１６は本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図であり、図７，９，１０，１２，１３，１５は断面図である。
【００１１】
まず、図１に示すように、ｎ−ＩｎＰ基板１上に、ｎ−ＩｎＰクラッド層２、活性層３、及びｐ−ＩｎＰクラッド層４を順に形成する。
【００１２】
次に、図２に示すように、ｐ−ＩｎＰクラッド層４上にストライプ状の絶縁膜５を形成する。この絶縁膜５をマスクとしたドライエッチングによりリッジ型導波路６，７を形成する。リッジ型導波路６，７の深さは２〜３μｍ、リッジ型導波路６，７の幅は１〜２μｍ、リッジ型導波路６，７の間隔は２０〜３０μｍである。
【００１３】
次に、図３に示すように、絶縁膜５をマスクとしてリッジ型導波路６，７の両脇にｐ−ＩｎＰ層８、ｎ−ＩｎＰ層９、及びｐ−ＩｎＰ層１０を順に埋め込む。
【００１４】
次に、図４に示すように、絶縁膜５を除去し、全面にｐ−ＩｎＰクラッド層１１、及びｐ−ＩｎＧａＡｓコンタクト層１２を順に形成する。
【００１５】
次に、図５に示すように、分離溝１３を形成する。分離溝１３の深さは６〜１０μｍ、分離溝１３の幅は５〜１０μｍである。これにより、ｎ−ＩｎＰ基板１上に光半導体素子１４，１５と接続部１６を形成する。光半導体素子１４，１５は、分離溝１３で互いに分離されたレーザダイオードである。光半導体素子１４，１５の一部がそれぞれ接続部１６に接続されている。接続部１６は光半導体素子１４，１５の上面と同じ高さの上面を持つ。
【００１６】
次に、図６に示すように、全面に絶縁膜１７を形成し、フォトリソグラフィ等により光半導体素子１４，１５の上面において絶縁膜１７に開口１８を形成する。
【００１７】
次に、図７に示すように、光半導体素子１４，１５の上面以外の領域にレジスト１９を形成し、全面に金属膜２０を形成する。金属膜２０はＴｉ／Ｐｔ／Ａｕ（最表面がＡｕ）である。
【００１８】
次に、図８，９に示すように、レジスト１９と共にレジスト１９の上面に存在する金属膜２０を除去する（リフトオフ法）。これにより、光半導体素子１４，１５の上面にのみ、Ｐｔを含む電極２１，２２をそれぞれ形成する。電極２１，２２は、絶縁膜１７の開口１８を介して光半導体素子１４，１５のｐ−ＩｎＧａＡｓコンタクト層１２にそれぞれ電気的に接続されている。
【００１９】
次に、図１０に示すように、分離溝１３にレジスト２３を埋め込み、光半導体素子１４，１５の上面にもレジスト２３を形成する。そして、レジスト２３の上面及び接続部１６の上面に電極２４を形成する。電極２４は、Ｃｒ／ＡｕやＴｉ／Ａｕ（何れも最表面がＡｕ）などである。
【００２０】
次に、図１１，１２に示すように、レジスト２３と共にレジスト２３の上面に存在する電極２４を除去する（リフトオフ法）。これにより、接続部１６の上面に、電極２１，２２に電気的に接続された電極２４を形成する。このレジスト２３を用いたリフトオフ法により、分離溝１３内に電極２４が形成されないようにする。
【００２１】
次に、図１３，１４に示すように、電極２１，２２及び電極２４の一部以外の領域をレジスト２５で覆う。そして、電極２４を給電層とした電解メッキ法により電極２１，２２上にＡｕメッキ層２６，２７をそれぞれ形成し、電極２４上に電極パッド２８，２９を形成する。電極パッド２８，２９はＡｕメッキ層２６，２７にそれぞれ接続され、ワイヤを打つのに用いられる。その後、レジスト２５を除去する。
【００２２】
次に、図１５に示すように、Ａｕメッキ層２６，２７、電極パッド２８，２９及びその近傍の電極２４を覆うレジスト３０をフォトリソグラフィにより形成する。そして、図１６に示すように、レジスト３０をマスクとして電極２４をウエットエッチングして、電極２１と電極２２を電気的に分離する。ここで、電極２４はＰｔを含まないため、ウエットエッチング可能である。その後、レジスト３０を除去する。
【００２３】
続いて、本実施の形態の効果を比較例１〜３と比較して説明する。図１７，１８は比較例１、図１９，２０は比較例２、図２１，２２は比較例３に係る光半導体装置の製造方法を示す斜視図である。
【００２４】
比較例１では、図１〜６の工程の後に、図１７に示すように、全面に電極２４を形成する。この電極２４を給電層とする電解メッキ法により光半導体素子１４，１５の上面にＡｕメッキ層２６，２７をそれぞれ形成する。次に、図１８に示すように、フォトリソグラフィにより形成したレジスト（不図示）をマスクとして電極２４をウエットエッチングする。ここで、分離溝１３が深いと（例えば６μｍ以上）、光半導体素子１４，１５の上面と分離溝１３の底面でレジストの転写条件を合わせることが難しい。従って、分離溝１３内にレジスト残りが発生し、分離溝１３内の電極２４が完全にエッチングされず、隣接する光半導体素子１４，１５の電極が短絡する。また、電極２４の物質として、ウエットエッチングできないＰｔを使用できない。従って、電極２４がバリアメタルであるＰｔを含んでいないため、Ａｕが結晶中に沈み込む。
【００２５】
比較例２では、図１〜６の工程の後に、図１９に示すように、光半導体素子１４，１５の上面に電極２４をリフトオフ法により形成する。この際に、分離溝１３内に電極２４が形成されないようにする。この電極２４を給電層とする電解メッキ法によりＡｕメッキ層２６，２７を形成する。次に、図２０に示すように、フォトリソグラフィにより形成したレジスト（不図示）をマスクとして電極２４をウエットエッチングする。比較例２では、分離溝１３内に電極２４を形成しないため、隣接する光半導体素子１４，１５の電極の短絡を防ぐことができる。しかし、電極２４がＰｔを含んでいないため、Ａｕが結晶中に沈み込む。
【００２６】
比較例３では、図１〜９の工程の後に、図２１に示すように、全面に電極２４を形成する。光半導体素子１４，１５の上面にＡｕメッキ層２６，２７をそれぞれ形成する。次に、図２２に示すように、フォトリソグラフィにより形成したレジスト（不図示）をマスクとして電極２４をウエットエッチングする。比較例３では、Ｐｔを含む電極２１，２２を形成するため、Ａｕの結晶中への沈み込みを防ぐことができる。しかし、比較例１と同様に、隣接する光半導体素子１４，１５の電極が短絡する場合がある。
【００２７】
これに対して、本実施の形態では、分離溝１３内に電極２４を形成しない。従って、Ａｕメッキ層２６，２７を覆うレジスト３０をフォトリソグラフィにより形成する際に、分離溝１３内にレジスト残りが発生しても、隣接する光半導体素子１４，１５のＡｕメッキ層２６，２７の短絡は発生しない。
【００２８】
また、本実施の形態では、光半導体素子１４，１５とＡｕメッキ層２６，２７との間に、Ｐｔを含む電極２１，２２を形成する。このＰｔは、Ａｕの結晶中への沈み込みを防止するバリアメタルである。従って、Ａｕメッキ層２６，２７のＡｕが光半導体素子１４，１５の結晶中へ沈み込むのを防ぐことができる。この結果、信頼性を向上させることができる。
【００２９】
また、本実施の形態では、光半導体素子１４，１５の上面と同じ高さである接続部１６の上面に電極２４を形成する。このため、Ａｕメッキ層２６，２７を覆うレジスト３０をフォトリソグラフィにより形成する際に、光半導体素子１４，１５の上面と接続部１６の上面においてレジスト３０の転写条件を合わせることが容易である。従って、接続部１６の上面にレジスト残りは発生しない。よって、接続部１６の上面に存在する電極２４を確実にエッチングできるため、隣接する光半導体素子１４，１５のＡｕメッキ層２６，２７の短絡は発生しない。
【００３０】
また、本実施の形態では、レジスト２３を用いたリフトオフ法により、分離溝１３内に電極２４が形成されないようにする。このような簡単な製造工程により、隣接する光半導体素子１４，１５のＡｕメッキ層２６，２７の短絡を防ぐことができる。
【００３１】
なお、本実施の形態では電極２４が電極２１，２２の一端にのみ接続されているが、電極２４が電極２１，２２上を覆っていてもよい。ただし、電極２４が電極２１，２２の全てを覆う必要は無い。
【００３２】
また、本実施の形態では２つの光半導体素子１４，１５が横に並んでいるが、これに限らず３つ以上の光半導体素子が横に並んでいてもよい。また、本実施の形態に係る光半導体装置は、半導体レーザアレイや端面入射導波路型受光素子アレイに適用することができる。
【符号の説明】
【００３３】
１  ｎ−ＩｎＰ基板（半導体基板）
１３  分離溝
１４  光半導体素子（第１の光半導体素子）
１５  光半導体素子（第２の光半導体素子）
１６  接続部
２１  電極（第１の電極）
２２  電極（第２の電極）
２３  レジスト
２４  電極（第３の電極）
２６  Ａｕメッキ層（第１のＡｕメッキ層）
２７  Ａｕメッキ層（第２のＡｕメッキ層）
【図１】
2013105975.tif 000003
【図２】
2013105975.tif 000004
【図３】
2013105975.tif 000005
【図４】
2013105975.tif 000006
【図５】
2013105975.tif 000007
【図６】
2013105975.tif 000008
【図７】
2013105975.tif 000009
【図８】
2013105975.tif 000010
【図９】
2013105975.tif 000011
【図１０】
2013105975.tif 000012
【図１１】
2013105975.tif 000013
【図１２】
2013105975.tif 000014
【図１３】
2013105975.tif 000015
【図１４】
2013105975.tif 000016
【図１５】
2013105975.tif 000017
【図１６】
2013105975.tif 000018
【図１７】
2013105975.tif 000019
【図１８】
2013105975.tif 000020
【図１９】
2013105975.tif 000021
【図２０】
2013105975.tif 000022
【図２１】
2013105975.tif 000023
【図２２】
2013105975.tif 000024