(57)【要約】【課題】フィルファクタの大きいメサ構造を採用した上で、メサ構造の溝の壁面におけるリーク電流を抑制することができる受光素子等を提供する。【解決手段】  本発明の受光素子１０は、半導体基板１上に画素が形成された受光素子であって、光を受光するための受光層３と、受光層内に位置するｐｎ接合１５と、画素と該画素の周囲とを溝によって隔てるメサ構造とを備え、メサ構造の溝７の壁面にわたって、ｐｎ接合の端が該メサ構造の壁面に露出しないように不純物壁面層８が形成されていることを特徴とする。【選択図】        図１
2013093385.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に画素が形成された受光素子であって、
光を受光するための受光層と、
前記受光層内に位置するｐｎ接合と、
前記画素と該画素の周囲とを溝によって隔てるメサ構造とを備え、
前記メサ構造の溝の壁面にわたって、前記ｐｎ接合の端が該溝の壁面に露出しないように不純物壁面層が形成されていることを特徴とする、受光素子。
【請求項２】
前記画素は、前記ｐｎ接合に対して前記半導体基板と反対側に第１導電型領域を含み、該第１導電型領域に第１導電側電極がオーミック接触しており、前記メサ構造の溝の壁面に、第１導電型の不純物が導入された第１導電型壁面層が形成されていることを特徴とする、請求項１に記載の受光素子。
【請求項３】
前記ｐｎ接合から前記半導体基板側の受光層の範囲における前記第１導電型壁面層の第１導電型不純物の濃度が、前記第１導電側電極がオーミック接触している領域の第１導電型不純物の濃度よりも小さいことを特徴とする請求項２に記載の受光素子。
【請求項４】
前記ｐｎ接合から前記半導体基板側の受光層の範囲における前記第１導電型壁面層の第１導電型不純物の濃度が５ｅ１７ｃｍ−３以下であることを特徴とする、請求項３に記載の受光素子。
【請求項５】
前記半導体基板に接して第２導電型のバッファ層を備え、該バッファ層は前記メサ構造の溝に露出する部分を有し、該溝に露出する表面に前記第１導電型壁面層と同じ第１導電型不純物が導入されながら、前記第２導電型を維持することを特徴とする、請求項２〜４のいずれか１項に記載の受光素子。
【請求項６】
前記画素は、前記ｐｎ接合に対して前記半導体基板と反対側に第１導電型領域を含み、該第１導電型領域に第１導電側電極がオーミック接触しており、前記メサ構造の溝の壁面に、第２導電型の不純物が導入された第２導電型壁面層が形成されていることを特徴とする、請求項１に記載の受光素子。
【請求項７】
さらに、前記メサ構造の溝の不純物壁面層を覆うように被覆層が形成されていることを特徴とする、請求項１〜６のいずれか１項に記載の受光素子。
【請求項８】
前記受光素子はＩＩＩ−Ｖ族半導体基板上における前記受光層を含むＩＩＩ−Ｖ族半導体積層体によって形成されることを特徴とする、請求項１〜７のいずれか１項に記載の受光素子。
【請求項９】
前記第１導電型不純物が亜鉛（Ｚｎ）であることを特徴とする、請求項１〜８のいずれか１項に記載の受光素子。
【請求項１０】
前記受光層が、ＩｎＧａＡｓ／ＧａＡｓＳｂのタイプ２多重量子井戸構造を有することを特徴とする、請求項１〜９のいずれか１項に記載の受光素子。
【請求項１１】
画素を有する受光素子の製造方法であって、
半導体基板上に、光を受光するための受光層を含む半導体積層体を形成する工程と、
前記画素となる領域を周囲から隔てるように溝を設けてメサ構造を形成する工程と、
前記メサ構造の溝の壁面に不純物を導入して不純物壁面層を形成する工程とを備えることを特徴とする、受光素子の製造方法。
【請求項１２】
前記メサ構造の形成工程において、前記溝の部分に開口を有するマスクパターンを設けてドライエッチングにより該溝を設け、次いで、前記不純物壁面層の形成工程において、前記マスクパターンをそのままにして前記溝が設けられた中間品を不純物を導入するための炉に入れて、前記マスクパターンをマスクとして前記不純物壁面層を形成することを特徴とする、請求項１１に記載の受光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、赤外域の光を受光対象とする、受光素子、およびその製造方法に関するものである。
【背景技術】
【０００２】
近赤外を含む赤外域の光は、動植物などの生体や環境に関連した吸収スペクトル域に対応するため、受光層にＩＩＩ−Ｖ族化合物半導体を用いた赤外光の検出器の開発が行われている。とくに近赤外から受光感度の長波長化が推進されている。これら受光素子では、低い暗電流を重視して選択拡散によってｐｎ接合を形成することで選択拡散していない領域で隔てられた画素を形成するプレーナ型フォトダイオードとすることが多い。しかしながら、プレーナ型フォトダイオードでは入射面に占める開口部、または選択拡散の領域の面積率、すなわちフィルファクタ（Fill  Factor）が小さいため、感度向上に限界がある。
一方、プレーナ型フォトダイオードと対比されるメサ型フォトダイオードは、次の２つの利点を有する。一つはフィルファクタをプレーナ型フォトダイオードよりも大きく向上することができる点である。もう一つの利点はｐｎ接合をエピタキシャル成長において作り込むのでｐｎ接合位置の制御性に優れていることである。ｐｎ接合位置がずれると、感度や応答速度のバイアス電圧依存性が変化するため製品の特性の安定性に影響を及ぼす。逆にメサ型フォトダイオードの欠点は、ｐｎ接合がメサ構造の溝の壁面に露出することからリーク電流が増大する傾向がある。
【０００３】
上記のメサ型受光素子の欠点を克服するため、メサ構造の溝の壁面を保護膜で覆うことでリーク電流を抑制しようとする試みが提唱されてきた。ＩｎＰ系受光素子については、たとえばメサエッチング面のパッシベーション膜としてシリコン窒化膜、または水素を含むシリコン窒化膜が提案された（特許文献１、２）。また、メサ構造の溝の壁面を、第１導電型、第２導電型、半絶縁型ないしノンドープ半導体層で被覆する方式が提案された（特許文献３）。さらにＧａＳｂ基板を用いたＩｎＡｓ／ＧａＳｂのタイプ２量子井戸受光層において、メサ構造の溝の壁面をＡｌＧａＩｎＡｓＳｂで被覆して保護する方式が提案されている（特許文献４）。
概念的には、上記のようにメサ構造の溝の壁面を保護膜で覆うことで、リーク電流の抑制をはかることは可能かもしれない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２６９９７８号公報
【特許文献２】ＷＯ２００９／０８１５８５
【特許文献３】特開２０１１−３５１１４号公報
【特許文献４】特表２００８−５０８７００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、実際にはメサ構造の溝の壁面を上述の保護膜で完全に被覆することはできず、リーク電流を防ぐことは難しい。メサ構造の溝の壁面を半導体層や絶縁膜で被覆するとき、メサエッチングのプロセス室から、半導体層の成膜室（ＯＭＶＰＥ室、ＭＢＥ室など）または絶縁膜の形成室（プラズマＣＶＤ室など）に移動する間にメサ壁面が酸化、および／または、不純物汚染、をこうむり、メサ構造の溝の壁面と保護膜との間に電流のリークパスが形成される。また、多くの場合、受光素子は複数の半導体層の積層構造からなり、メサエッチングするとき、各半導体層の材料の相違でエッチングされる量が異なるので、メサ構造の溝の壁面に凹凸ができる。凹凸のできた壁面を被覆することは難しく、微小な隙間ができる。この微小な隙間がリーク電流の原因となる。さらに、保護膜自体が応力を生じるおそれもあり、この応力も電流リークを助長する。これまでのところメサ構造の溝の壁面への保護膜被覆による方法では、確実にリーク電流を抑制することは難しい。
【０００６】
本発明は、フィルファクタの大きいメサ構造を採用した上で、メサ構造の溝の壁面におけるリーク電流を抑制することができる受光素子、およびその受光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の受光素子は、半導体基板上に画素が形成された受光素子であって、光を受光するための受光層と、受光層内に位置するｐｎ接合と、画素と該画素の周囲とを溝によって隔てるメサ構造とを備え、メサ構造の溝の壁面にわたって、ｐｎ接合の端が該メサ構造の壁面に露出しないように不純物壁面層が形成されていることを特徴とする。
【０００８】
上記の構成によれば、不純物壁面層がなければ受光層内のｐｎ接合の端はメサ構造の溝壁面に露出するが、不純物壁面層がメサ構造の溝の壁面に形成されるので、ｐｎ接合の端が壁面に露出することはない。ｐｎ接合の端は、不純物壁面層の厚みだけ壁面から内側に位置することになる。すなわちｐｎ接合の端から溝の壁面を経て電流がリークする経路が不純物層によって遮断される。このため、メサ構造によってフィルファクタを向上させながら、リーク電流を抑制することができる。上記の不純物壁面層によるｐｎ接合の保護は、メサエッチングした後、その溝の壁面に不純物を導入するだけで、追加して膜を壁面に形成する必要がない。このため、別の半導体層や保護膜を壁面に形成する場合に比べて、隙間などを生じる余地はなく、確実に再現性よく電流リークを抑制することができる。不純物壁面層によるｐｎ接合の端の露出の防止は、この隙間を生じる余地がないという点で画期的といってよい。
【０００９】
さらに、メサ構造はプレーナ型フォトダイオードに対して次の点で優位性を有する。プレーナ型フォトダイオード作製のために選択拡散をしなければならないが、量産効率を高めるために大口径の半導体基板を用いる場合、その大口径の半導体基板（エピタキシャルウエハ）を収納するやはり径を大きくした石英管が必要となる。石英管内にマスクパターンを設けた半導体基板（エピタキシャルウエハ）とＺｎ原料などの不純物原料とを封入して不純物を選択拡散し、その後、石英管を破壊してエピタキシャルウエハを取り出す。大きな径の石英管は高価であり、量産効率効能のメリットを帳消しにしてしまう。メサ構造における不純物の導入は、エピタキシャル成長中にドーピングによって行うので、石英管は不要であり、上記の問題は生じない。
また、メサ構造は、上述のように、ｐｎ接合をエピタキシャル成長において作り込むのでｐｎ接合位置の制御性に優れている。ｐｎ接合位置がずれると、感度や応答速度のバイアス電圧依存性が変化するため製品の特性の安定性に影響を及ぼすので、ｐｎ接合位置を精度よく配置できることは製品のレベルアップに直結する。
【００１０】
受光素子は単一の画素からなる場合、メサ構造の溝は、受光素子の周縁から画素を隔てるために設けられる。すなわち画素の周囲は受光素子の周縁である。また、複数の画素が配列される受光素子アレイの場合は、溝は隣合う画素との間に、画素相互を隔てるように設けられる。
なお、上記のｐｎ接合は、次のように、広く解釈されるべきである。受光層内において、画素電極が設けられる不純物領域と接してｐｎ接合を形成する反対導電型領域では、真性半導体とみなせるほど低い不純物領域（ｉ領域と呼ばれる）であってもよい。したがって、画素電極が設けられる領域がｐ型領域の場合は、ｐｎ接合もしくはｐｉ接合でもよく、また画素電極が設けられる領域がｎ型領域の場合はｎｐ接合もしくはｎｉ接合でもよい。すなわち上記のｐｎ接合は、ｐｉ接合またはｎｉ接合などであってもよく、さらに、これらｐｉ接合またはｎｉ接合におけるｐ濃度またはｎ濃度が、その接合の位置において非常に低い場合も含むものである。
【００１１】
前記画素は、前記ｐｎ接合に対して前記半導体基板と反対側に第１導電型領域を含み、該第１導電型領域に第１導電側電極がオーミック接触しており、メサ構造の溝の壁面に、第１導電型の不純物が導入された第１導電型壁面層が形成されることができる。
これによって、画素電極がオーミック接触する領域に大きな影響を及ぼすことなく不純物層を容易に形成することができる。
【００１２】
第１導電型壁面層が形成されている場合において、ｐｎ接合から半導体基板側の受光層の範囲における第１導電型壁面層の第１導電型不純物の濃度が、第１導電側電極がオーミック接触している領域の第１導電型不純物の濃度よりも小さいようにできる。
これによって、ｐｎ接合の端の露出を防止しながら、溝の壁面における結晶性の低下を防止し、かつ、たとえばバッファ層に画素電極と対をなすグランド電極を設けるときにそのグランド電極の導電性を阻害しないようにできる。
【００１３】
ｐｎ接合から半導体基板側の受光層の範囲における第１導電型壁面層の第１導電型不純物の濃度を５ｅ１７ｃｍ−３以下とするのがよい。
受光層が、（ＩｎＧａＡｓ／ＧａＡｓＳｂ）、（ＩｎＡｓ／ＧａＳｂ）などの多重量子井戸構造を有する場合、５ｅ１７ｃｍ−３よりも高い不純物濃度では、多重量子井戸が崩れて結晶性が劣化して、逆にリーク電流が増える。
【００１４】
半導体基板に接して第２導電型のバッファ層を備え、該バッファ層はメサ構造の溝に露出する部分を有し、該溝に露出する表面に第１導電型壁面層と同じ第１導電型不純物が導入されながら、第２導電型を維持することができる。
バッファ層には画素電極と対をなす電極（グランド電極）を形成する場合がある。グランド電極なので画素ごとに設ける必要はなく、すべての画素に共通に１つのグランド電極を設ける。少なくともこのグランド電極を形成する位置は、第２導電型を維持しておく必要がある。この場合、半導体基板は、第２導電型でも半絶縁性でも、どちらでもよい。
また、第２導電型とした半導体基板の裏面にグランド電極を設ける場合もあるが、この場合もバッファ層は第２導電型を維持しておかないと、ｐｎ接合に逆バイアス電圧をかけにくくなる。
【００１５】
画素は、前記ｐｎ接合に対して前記半導体基板と反対側に第１導電型領域を含み、該第１導電型領域に第１導電側電極がオーミック接触しており、メサ構造の溝の壁面に、第２導電型の不純物が導入された第２導電型壁面層が形成されることができる。
上記の構成は、溝の壁面に画素領域と同じ導電型の不純物を導入してｐｎ接合を保護する。しかし、ｐｎ接合の保護のためには、溝の壁面に、画素領域と反対導電型の不純物を導入してもよい。これによって、不純物層を形成する上での選択肢を増やすことができる。
【００１６】
さらに、メサ構造の溝の壁面の不純物層を覆うように被覆層が形成されていてもよい。
不純物層を被覆する被覆層をさらに設けることで、保護の程度を高めることができる。
【００１７】
受光素子はＩＩＩ−Ｖ族半導体基板上における受光層を含むＩＩＩ−Ｖ族半導体積層体によって形成されることができる。
これによって、ＩｎＰ基板等を用いて、近赤外〜赤外域を受光対象として、電流リークが少なく感度が高い受光素子を得ることができる。
【００１８】
第１導電型不純物を亜鉛（Ｚｎ）とすることができる。
これによって、使用実績が豊富で、多くの関連データが蓄積されているＺｎを用いて、高精度で能率良く、電流リークが少なく感度が高い受光素子を得ることができる。
【００１９】
受光層がＩｎＧａＡｓ／ＧａＡｓＳｂのタイプ２多重量子井戸構造を有することができる。
多重量子井戸構造ではメサエッチングによって形成された溝の壁面に微細な凹凸が顕著に生じやすい。半導体膜や保護膜などによって、壁面を被覆しようとしても微細な凹凸を完全に覆い切れるものではない。一方、本発明の不純物を壁面に導入して不純物壁面層を形成する場合、不純物は凹凸表面に侵入して、凹凸表面を被覆し、かつ、間違いなくｐｎ接合の端の露出を防止することができる。このため、本発明の受光素子は、多重量子井戸構造の受光層を備える場合に非常に好適である。ＩｎＧａＡｓ／ＧａＡｓＳｂのタイプ２多重量子井戸構造の受光層は、水、生体、食品等の重要な吸収スペクトルが位置する近赤外域〜赤外域に良好な感度をもつ。要は、近赤外域〜赤外域に良好な感度をもち、かつ電流リークが小さい受光素子を得ることができる。また、上記の波長域は宇宙光などの波長域にも該当するので、夜間の視界支援装置にも有用である。
【００２０】
本発明の受光素子の製造方法は、画素を有する受光素子を製造する。この製造方法は、半導体基板上に、光を受光するための受光層を含む半導体積層体を形成する工程と、画素となる領域を周囲から隔てるように溝を設けてメサ構造を形成する工程と、メサ構造の溝の壁面に不純物を導入して不純物壁面層を形成する工程とを備えることを特徴とする。
これによって、不純物壁面層を簡単にメサ構造の溝壁面に形成することができる。上記したように、不純物をメサ構造の壁面に導入するプロセスは、隙間などを生じる余地はなく、また、この不純物導入プロセス自体、半導体層や保護膜を溝の壁面に形成するプロセスよりも、非常に容易である。これにより、簡単なプロセスによって確実にｐｎ接合の露出を防止して電流リークを抑制することができる。
上述のように、この受光素子は単一の画素からなる受光素子でもよいし、複数の画素がアレイ化された受光素子でもよい。メサ構造の溝の配置については、上記したとおりである。
【００２１】
メサ構造の形成工程において、溝の部分に開口を有するマスクパターンを設けてドライエッチングにより該溝を設け、次いで、不純物壁面層の形成工程において、マスクパターンをそのままにして溝が設けられた中間品を不純物を導入するための炉に入れて、マスクパターンをマスクとして不純物壁面層を形成することができる。
これによってメサ構造および不純物壁面層を効率的に設けることができる。マスクパターンはＳｉＮなどで形成されるのがよい。
【発明の効果】
【００２２】
本発明により、フィルファクタの大きいメサ構造を採用した上で、メサ構造の溝の壁面におけるリーク電流を、簡単な構造により抑制することができる受光素子を得ることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態１における受光素子を示す図である。
【図２】図１に示す受光素子の溝の壁面を拡大した模式図であり、（ａ）はエピタキシャル積層体を、また（ｂ）は溝壁面におけるＭＱＷ受光層の拡大図である。
【図３】図１に示した受光素子の製造方法を説明するためのフローチャートである。
【図４】メサエッチング後に、不純物壁面層を形成した状態を示す図である。
【図５】本発明の実施の形態２における受光素子を示す図である。
【図６】本発明の実施の形態３における受光素子を示す図である。
【図７】本発明の実施の形態４における受光素子を示す図である。
【図８】図７に示す受光素子を説明するための、（ａ）はメサエッチング後に不純物壁面層を形成した状態、（ｂ）は受光層のｐｉ接合の端の部分、を示す図である。
【図９】本発明の実施の形態５における受光素子を示す図である。
【発明を実施するための形態】
【００２４】
（実施の形態１−ＭＱＷ受光層、ｐ型画素と同じ導電型の壁面層の場合−）
図１は、本発明の実施の形態１における受光素子を示す図であり、複数の画素がアレイ化された受光素子１０である。ただし本発明は、図１に示すような複数の画素がアレイ化された受光素子だけでなく、単一の画素（単一の受光素子部）からなる受光素子も含む。
図１によれば、受光素子１０は次のＩＩＩ−Ｖ族半導体積層構造を備える。
（ＩｎＰ基板１／ＩｎＰバッファ層２／ＩｎＧａＡｓとＧａＡｓＳｂとのタイプ２ＭＱＷ受光層３／ＩｎＧａＡｓ濃度分布調整層４／ＩｎＰ窓層５）
上記のエピタキシャル積層体を形成するとき、図１に示すような分布に合わせて不純物をドーピングしてｐｎ接合１５を受光層３に形成する。ＩｎＰ窓層５には、画素電極またはｐ側電極１１をオーミック接触させるため１ｅ１８ｃｍ−３程度の高濃度（ｐ＋）のＺｎを導入するのがよい。また、ＭＱＷ受光層３にとって高濃度のｐ型不純物は結晶性劣化の原因になるので、５ｅ１６ｃｍ−３以下に低く抑えるのが望ましい。エピタキシャル成長中のドーピングにおいて、不純物はエピタキシャル成長中にもＭＱＷ受光層３内へ熱拡散して結晶性を低下させる。このため、低濃度不純物のＭＱＷ受光層３からその上のエピタキシャル層へと急峻に不純物濃度を高めることは好ましくない。ただし、エピタキシャル成長温度が５００℃より低温では熱拡散を抑えることができるので、その場合には濃度分布調整層４は無しで済ますこともできる。
バッファ層２は、画素電極１１と対をなすグランド電極を設けるためにｎ＋型領域とする。
【００２５】
上述したように、ｐｎ接合１５を挟んで、画素電極１１側と反対側にいる受光層３の基板１側の範囲では、真性半導体とみなせるほど低い不純物領域（ｉ領域と呼ばれる）であってもよい。ｐｎ接合とはいいながら、実質的にはｐｉ接合となり、いわゆるｐｉｎ型フォトダイオードとなる。したがって、ＭＱＷ受光層３内のｐｎ接合１５は、低濃度のｐ−型領域とｉ型領域とによって形成される。これは、このあと説明するように、ｐ型壁面層８によってｐｎ接合１５の露出を防ぐ上で、非常に好都合である。
【００２６】
ｐ＋型領域のＩｎＰ窓層５にはＡｕＺｎによるｐ側電極１１が、またｎ＋型領域ＩｎＰバッファ層にはＡｕＧｅＮｉのｎ側電極（グランド電極）１２が、それぞれオーミック接触するように設けられている。この場合、ＩｎＰ基板１にはｎ型不純物がドープされてもよいし、半絶縁性であってもよい。ＩｎＰ基板１の裏面には、またＳｉＯＮの反射防止膜３５を設け、光の反射を防止する。
【００２７】
＜本実施の形態におけるポイント＞
画素Ｐの独立性を得るために、画素Ｐの間に溝７を設けたメサ構造を有する。その上で、溝７の壁面にわたってＺｎを導入したｐ型壁面層８を形成する。ｐ型壁面層８における不純物は、言うまでもなく、画素電極１１がオーミック接触するＩｎＰ窓層５の導電型と同じである。しかも、上述のようにｐｎ接合１５は、低濃度のｐ−型領域３ａとｉ型領域３ｂとで形成される。このｉ型領域３ｂでは、不純物を導入しないにも関わらず、ｎ型キャリアが２ｅ１５ｃｍ−３程度分布するのが普通である。ｐ型壁面層８は、このｉ型領域３ｂのｎ型キャリア２ｅ１５ｃｍ−３程度を相殺してｐ型領域とするのに必要なｐ型不純物濃度を持たなければならない。このために、ｐ型壁面層８は、たとえば５ｅ１５ｃｍ−３以上、またより確実には１ｅ１６ｃｍ−３程度以上のｐ型不純物濃度とするのがよい。一方、ｐ型壁面層８のｐ型不純物濃度が５ｅ１７ｃｍ−３を超えると多重量子井戸構造の結晶性が劣化してかえって電流リークが増大するおそれを生じる。このため、ｐ型壁面層８のｐ型不純物濃度は５ｅ１５ｃｍ−３以上もしくは１ｅ１６ｃｍ−３程度以上で、５ｅ１７ｃｍ−３以下とするのがよい。また、ｐ型壁面層８は、厚みは０．１μｍ〜１μｍ程度とすることで、確実に、ｐｎ接合１５の端が溝の壁面に露出することを防止することができる。
ｐ型不純物を溝７の壁面に導入するだけなので、別の半導体膜や保護膜などで被覆しようとする場合に比べて、隙間などを生じる余地はない。これによって、メサ構造によってフィルファクタを向上させながら、電流リークを簡単な構造によって確実に抑制することができる。フィルファクタは、たとえば画素ピッチ３０μｍの場合、従来のプレーナ型では半径９μｍ程度の円（面積２５４μｍ２）でフィルファクタ２８％であったのに対して、メサ構造では２４μｍ×２４μｍの正方形（面積５７６μｍ２）でフィルファクタ６４％と画期的に向上させることができる。
なお、図１に示すように、ＩｎＰバッファ層２はｎ導電型であり、ｎ型キャリア濃度が１ｅ１８ｃｍ−３程度とされている。このため、上記のｐ型壁面層８のｐ型不純物濃度５ｅ１７ｃｍ−３以上もしくは１ｅ１６ｃｍ−３程度以上で、５ｅ１７ｃｍ−３以下が導入されても、バッファ層２の導電型が反転したり、導電性に大きな変化が生じることはない。
本実施の形態における受光素子１０では、画素電極１１が配置される窓層５の領域はｐ導電型であり、不純物壁面層８はｐ導電型であり、両者が同じ導電型の場合である。
【００２８】
図２（ａ）および（ｂ）は、図１に示す受光素子１０の溝７の壁面を拡大した模式図である。図２（ａ）に示すように、ＩｎＧａＡｓ／ＧａＡｓＳｂのタイプ２ＭＱＷ受光層３では、ＩｎＧａＡｓとＧａＡｓＳｂとで、メサエッチング（ドライエッチング）におけるエッチング速度が異なるので、壁面に凹凸が生じる。ＭＱＷ受光層３の各層の厚みは５ｎｍ程度であるので、非常に微細な凹凸ができる。従来のように、別の半導体膜や酸化膜や窒化膜によってこのような微細な凹凸を完全に被覆することは不可能である。別の半導体膜と壁面との間に、上記凹凸に起因する隙間が発生することは避けられず、電流リークを減らすことはできない。
しかし、微細な凹凸があっても、不純物の導入では、図２（ｂ）に示すように凹凸の凹状角部や凹壁面からも不純物が拡散してＭＱＷ受光層３内に侵入する。このため不純物侵入のフロントラインは、凸部と凹部とがあっても平均化されて滑らかになり、どこの表面からも必ず所定深さ侵入することになる。このため、凹凸があっても不純物壁面層８は問題なく所定深さ形成することができ、隙間が発生する余地はない。
【００２９】
図２（ａ）において、ｐｎ接合またはｐｉ接合１５は、受光層３において、ｐ−型層（上部）３ａとｉ型層（下部）３ｂとの境界に形成される。ドーピングしないｉ型層（下部）３ｂは、上述のようにｎ型キャリア濃度を２ｅ１５ｃｍ−３程度有するが、ｐ型壁面層８のｐ型不純物濃度を、５ｅ１５ｃｍ−３以上もしくは１ｅ１６ｃｍ−３以上で、５ｅ１７ｃｍ−３以下とすることで、余裕をもって相殺して壁面の所定深さをｐ型とすることができる。ｐ−型層（上部）３ａはもともとｐ型である。そして、ｐ型壁面層８は、壁面に厚み０．１μｍ〜１μｍで形成される。このため、ｐｎ接合またはｐｉ接合の端は、ｐ型壁面層８の厚み分だけ内部に、壁面全体にわたって、押し込まれる。したがってｐｎ接合１５が、溝７の壁面に露出することはない。
【００３０】
次に、図３および図４に基づいて、本実施の形態における受光素子の製造方法を説明する。まず、ＩｎＰ基板１上に、ＩｎＰバッファ層２／タイプ２ＭＱＷ受光層３／ＩｎＧａＡｓ濃度分布調整層４／ＩｎＰ窓層５、からなるエピタキシャル積層体を形成する。エピタキシャル成長しながら、図１に示す不純物濃度分布になるように、不純物をドーピングする。次いで、図４に示すように、溝７に対応する領域に開口を設けたメサエッチング用マスクパターン３６を形成する。次いで、ドライエッチングによって溝７を設けるようにしてメサ構造を形成する。溝７の形成では、ＳｉＣｌ４（四塩化ケイ素）を用いてドライエッチングし、このとき生じたドライエッチングによるダメージ層をＨＢｒ（臭化水素酸）によって除去するのがよい。このあとｐ型壁面層８を形成する工程に入る。メサ構造が形成された中間製品を、不純物導入のためにＯＭＶＰＥ（Organic  Metal  Vapor  Phase  Epitaxy）炉に装入して、アルシン（ＡｓＨ３）、ホスフィン（ＰＨ３）とともに、ジエチル亜鉛（ＤＥＺｎ）やジメチル亜鉛（ＤＭＺｎ）を流す。これによって、ｐ型不純物が溝７の壁面に所定深さ導入されることで、ｐ型壁面層８が形成される。
【００３１】
上記のＭＱＷ受光層３における壁面の凹凸だけでなく、実施の形態２において説明するように、狭隘なメサ構造の溝の壁面に、別の半導体膜等を形成する際に困難性もある。実施の形態２で説明する別の保護膜を形成する困難性、および本発明における不純物壁面層を形成する容易性については、この実施の形態１にもそのまま当てはまる。
【００３２】
さらに、プレーナ型フォトダイオード作製のために選択拡散をしなければならないが、量産効率を高めるために大口径の半導体基板を用いる場合、その大口径の半導体基板（エピタキシャルウエハ）を収納するやはり径を大きくした石英管が必要となる。石英管内にマスクパターンを設けた半導体基板（エピタキシャルウエハ）とＺｎ原料などの不純物原料とを封入して不純物を選択拡散し、その後、石英管を破壊してエピタキシャルウエハを取り出す。すなわちこの石英管は消耗品であり、選択拡散ごとに新品を用いる。大きな径の石英管は高価であり、量産効能向上のメリットを帳消しにしてしまう。一方、本発明におけるメサ構造における不純物の導入は、エピタキシャル成長中にドーピングによって行うので、石英管は不要であり、上記の問題は生じない。
【００３３】
図２（ａ）および図４に示すように、ｐ型不純物は、このときＩｎＰバッファ層２が溝７に露出する部分にも導入される。しかし、上記したように、ｐ型壁面層８の形成において導入されるｐ型不純物の濃度は、５ｅ１５ｃｍ−３以上もしくは１ｅ１６ｃｍ−３以上で５ｅ１７ｃｍ−３以下なので、グランド電極１２がオーミック接触するために１ｅ１８ｃｍ−３程度の高濃度のｎ型不純物を含むバッファ層の導電型には影響しないし、導電性にも大きな変化は生じない。
【００３４】
（実施の形態２−単一層の受光層、ｐ型画素と同じ導電型の壁面層の場合−）
図５は、本発明の実施の形態２における受光素子を示す図であり、複数の画素がアレイ化された受光素子１０である。本実施の形態は、受光層３は単一のＩＩＩ−Ｖ族化合物半導体で形成される。受光層３が単一の半導体層であっても、メサ構造の壁面に、別の半導体膜等を被覆しても完全に覆うことは難しい。それは、溝７という狭隘な箇所なので、被覆膜となる物質の流れにおいて死角となる場所が生じるのは避けられず、また物質流自体が干渉等を生じるからである。これは、半導体膜が形成され厚みを増すほど深刻な問題となる。このため、隙間等は避けられない。この点、上記のように不純物の導入は隙間など生じる余地はなく、ｐ型不純物の導入が進行しても溝７の空間は変化しない。このため容易にｐ型壁面層８を形成することができ、ｐｎ接合またはｐｉ接合１５の端の露出を防止することができる。ｐ型壁面層８のｐ型不純物濃度および厚みについては、実施の形態１と同じである。ただし、受光層３においてＭＱＷに起因する凹凸がないので、深さまたは厚みは少し小さくしてもよい。また、濃度分布調整層４についても、受光層３がＭＱＷではないので必要性は小さくなる。製造方法については、受光層３以外は実施の形態１と同じである。
【００３５】
（実施の形態３−ＭＱＷ受光層、ｎ型画素と同じ導電型の壁面層の場合−）
図６は、本発明の実施の形態３における受光素子を示す図であり、複数の画素がアレイ化された受光素子１０である。本実施の形態における積層構造は次のとおりである。
（ｐ＋型ＧａＳｂ基板１／ｐ＋ＧａＳｂバッファ層２／ＩｎＡｓとＧａＳｂとのタイプ２ＭＱＷ受光層３／ｎ＋型ＩｎＡｓ窓層５）
タイプ２（ＩｎＡｓ／ＧａＳｂ）ＭＱＷ受光層３は、カットオフ波長３μｍ以上であり、近赤外〜中赤外（たとえば波長３μｍ〜１２μｍ）の光に受光感度をもつ。このＭＱＷは、たとえば単一の（ＩｎＡｓ／ＧａＳｂ）を１ペアとして、１００〜３００ペア程度形成されるのがよい。ＩｎＡｓおよびＧａＳｂの厚みは、１ｎｍ〜１０ｎｍの範囲、たとえば３ｎｍ程度とするのがよい。全体のＭＱＷ３のうち、ＩｎＡｓ窓層５側の数十ペア３ａをｎ−型層とするためにＳｉなどのｎ型不純物をＩｎＡｓにドープするのがよい。また、ＧａＳｂ基板１側の数十ペア３ｃのＧａＳｂにはｐ型不純物たとえばＢｅをドープするのがよい。両方の中間の層３ｂは、ｉ（intrinsic）型とするために不純物をドープしない。すなわちＭＱＷ受光層３を、上から順にｎ−型３ａ／ｉ型３ｂ／ｐ−型３ｃとする。このようなＭＱＷ中の導電型分布の形成によって、ｎｉｐフォトダイオードを得ることができる。ｐｎ接合またはｎｉ接合は、上記の不純物ドープまたはアンドープにより、ＭＱＷ３内に形成される。すなわち上記のｐｎ接合またはｎｉ接合は、成膜中の不純物ドープの有無または不純物種の切り換え、の界面により形成される。
【００３６】
画素Ｐの電極（画素電極）１１は、ｎ＋型窓層５にオーミック接触するようにＡｕ／Ｇｅ／Ｎｉ合金等で形成するのがよい。またグランド電極１２は、ｐ＋型ＧａＳｂ基板１にオーミック接触するようにＴｉ／Ｐｔ／Ａｕ合金、ＡｕＺｎ合金等で形成するのがよい。また、図５では、ＧａＳｂバッファ層２のｎ型不純物を１ｅ１８ｃｍ−３程度の高濃度にして、グランド電極１２をＧａＳｂバッファ層２にオーミック接触させている。しかし、ＧａＳｂ基板１のｎ型不純物濃度を１ｅ１８ｃｍ−３程度の高濃度にして、グランド電極１２をＧａＳｂ基板１にオーミック接触させてもよい。
また、窓層５にはＩｎＡｓ層を用い、ｎ型不純物濃度は、上記の画素電極１１がオーミック接触するように１ｅ１８ｃｍ−３程度の高濃度にするのがよい。
光は、ＧａＳｂ基板１の裏面から入射される。ＧａＳｂ基板１は赤外光を吸収しやすいので、吸収を減らすためにＧａＳｂ基板１を数十μｍ程度の厚みになるように研磨等で薄くする。次いで入射光の反射を防止するためにＡＲ（Anti-reflection）膜３５で研磨したＧａＳｂ基板１の裏面を被覆する。
本実施の形態における特徴は、実施の形態において示した＜本実施の形態におけるポイント＞がそのまま当てはまる。図２（ａ）および（ｂ）で説明したことも適用される。
【００３７】
（実施の形態４−ＭＱＷ受光層、ｐ型画素と逆導電型の壁面層の場合−）
図７は、本発明の実施の形態４における受光素子を示す図であり、複数の画素がアレイ化された受光素子１０である。この受光素子１０では、実施の形態１と、導電型も含めて同じエピタキシャル積層構造を有した上で、壁面層の導電型が画素領域のｐ導電型と逆のｎ型である点で相違する。すなわち、エピタキシャル積層構造は次のとおりである。
（ＩｎＰ基板１／ＩｎＰバッファ層２／ＩｎＧａＡｓとＧａＡｓＳｂとのタイプ２ＭＱＷ受光層３／ＩｎＧａＡｓ濃度分布調整層４／ＩｎＰ窓層５）
電極などの配置および材料についても実施の形態１と同じである。
【００３８】
＜本実施の形態におけるポイント＞
図８（ａ）および（ｂ）は、本発明のポイントを説明するための図である。（ａ）はマスクパターン３６の配置下でｎ型不純物を導入した状態を示す図であり、（ｂ）はｐｎ接合またはｐｉ接合１５の端の部分の拡大図である。本実施の形態では、メサ構造の溝７の壁面にわたって、画素領域またはＩｎＰ窓層５のｐ導電型と逆のシリコン（Ｓｉ）などのｎ型不純物を導入して、ｎ型壁面層８を形成する。
上述のようにｐｎ接合１５は、低濃度のｐ−型領域３ａとｉ型領域３ｂとの界面に形成される。このｐ−型領域３ａでは、ｐ型不純物濃度は５ｅ１６ｃｍ−３以下、通常１ｅ１６ｃｍ−３以下とする。これは、ＩｎＧａＡｓ／ＧａＡｓＳｂタイプ２ＭＱＷの結晶性を良好に保つために必要である。ｎ型壁面層８は、このｐ−型領域３ａのｐ型不純物濃度５ｅ１６ｃｍ−３程度を相殺してｎ型領域とするのに必要なｎ型不純物濃度を持たなければならない。このために、ｎ型壁面層８は、たとえば５ｅ１６ｃｍ−３程度以上のｎ型不純物濃度とするのがよい。また、ｎ型壁面層８のｎ型不純物濃度が５ｅ１７ｃｍ−３を超えると結晶性が劣化してかえって電流リークが増大するおそれを生じる。このため、ｎ型壁面層８のｎ型不純物濃度は５ｅ１６ｃｍ−３以上５ｅ１７ｃｍ−３以下とするのがよい。そしてｎ型壁面層８は、厚みは０．１μｍ〜１μｍ程度とすることで、確実に、ｐｎ接合１５の端が溝の壁面に露出することを防止することができる。
【００３９】
ｎ型不純物を溝７の壁面に導入するだけなので、別の半導体膜や保護膜などで被覆しようとする場合に比べて、隙間などを生じる余地はない。これによって、メサ構造によってフィルファクタを向上させながら、電流リークを簡単な構造によって確実に抑制することができる。
図７および図８（ａ）に示すように、ＩｎＰバッファ層２はｎ導電型であり、溝７に露出している部分にｎ型不純物が導入されても、まったく影響はない。
実施の形態１と実施の形態４とは、不純物壁面層８の導電型が相違するだけで、その他の部分はまったく同じである。本実施の形態によって、不純物壁面層８の導電型の選択肢を広げることができる。
【００４０】
（実施の形態５−単一層の受光層、ｐ型画素と同じ導電型の壁面層、保護膜プラスの場合−）
図９は、本発明の実施の形態５における受光素子を示す図であり、複数の画素がアレイ化された受光素子１０である。この受光素子１０では、実施の形態２と保護膜９がプラスされている点でのみ相違する。実施の形態２において説明した不純物壁面層８による保護に加えて、プラスされた保護膜９によって、より手厚い保護を得ることができる。保護膜９は、半導体膜でもＳｉＮ、ＳｉＯｘなどの絶縁膜であってもよい。厚みは０．１μｍ〜０．５μｍ程度とするのがよい。
【００４１】
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【産業上の利用可能性】
【００４２】
本発明の受光素子等によれば、高いフィルファクタを得ることができるメサ構造を持ちながら、メサ構造特有の高い電流リークという欠点をこれまでにない簡単かつ確実な機構で抑制することができる。このため、高感度で高画質の受光素子、とくに近赤外〜中赤外域の受光素子を提供することができる。
【符号の説明】
【００４３】
１  半導体基板（ＩｎＰ、ＧａＳｂ基板など）、２  バッファ層、３  受光層、３ａ  ｐ−型またはｎ−型、３ｂ  ｉ型、３ｃ  ｐ−型、４  濃度分布調整層、５  窓層、７  メサ構造の溝、８  不純物壁面層（ｐ型、ｎ型）、９  保護膜、１０  受光素子、１１  画素電極（ｐ側またはｎ側電極）、１２  グランド電極（ｎ側またはｐ側電極）、１５  ｐｎ接合（ｐｉ接合）、３５  反射防止膜、３６  メサエッチング用マスクパターン、Ｐ  画素。
【図１】
2013093385.tif 000003
【図２】
2013093385.tif 000004
【図３】
2013093385.tif 000005
【図４】
2013093385.tif 000006
【図５】
2013093385.tif 000007
【図６】
2013093385.tif 000008
【図７】
2013093385.tif 000009
【図８】
2013093385.tif 000010
【図９】
2013093385.tif 000011