(57)【要約】【課題】高耐圧を有するパワーＭＯＳトランジスタを含む半導体装置およびその製造方法に関する。【解決手段】高耐圧を有するパワーＭＯＳトランジスタおいて、ドレインウェル拡散層内に形成されたボディ拡散層の直下にパンチスルーストップ拡散層をイオン注入法によって形成することによって、工程数やコストを大幅に増加させずに、ドレイン−ゲート間およびドレイン−ソース間の耐圧を低下させること無く、ボディ拡散層−半導体基板間のパンチスルー耐圧を向上する半導体装置およびその製造方法を提供することが可能となる。【選択図】図１
2013122948.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の表面の一部に形成されたゲート絶縁膜と、
前記ゲート絶縁膜に隣接するＬＯＣＯＳ絶縁膜と、
前記ゲート絶縁膜の上から前記ＬＯＣＯＳ絶縁膜の上にかけてオーバーラップして配置されたゲート電極と、
前記ゲート電極を含む領域に形成された第２導電型のドレインウェル拡散層と、
前記ドレインウェル拡散層内に前記ゲート電極と一部重複して配置された第１導電型のボディ拡散層と、
前記ボディ拡散層の直下であって、前記ドレインウェル拡散層内に形成され、前記ドレインウェル拡散層よりも濃い不純物濃度を有する第２導電型のパンチスルーストップ拡散層と、
前記ボディ拡散層内であって、前記ゲート電極の前記ゲート絶縁膜側の側面に隣接して形成されたソースとなる第２導電型の高濃度拡散層と、
前記ソースとなる第２導電型の高濃度拡散層に隣接し、前記ゲート電極と離間して前記ボディ拡散層内に形成された第１導電型の高濃度拡散層と、
前記ドレインウェル拡散層内であって、前記ゲート電極が一方にオーバーラップしている前記ＬＯＣＯＳ絶縁膜の他方の端部に接して形成されたドレインとなる第２導電型の高濃度拡散層と、
を有する半導体装置。
【請求項２】
前記ボディ拡散層と前記パンチスルーストップ拡散層は、平面視的に同一形状である請求項１記載の半導体装置。
【請求項３】
第１導電型の半導体基板に第２導電型のドレインウェル拡散層を形成する工程と、
前記半導体基板表面にＬＯＣＯＳ絶縁膜領域およびアクティブ領域を形成する工程と、
前記ドレインウェル内の前記アクティブ領域の下に選択的に第２導電型のパンチスルーストップ拡散層を形成する工程と、
前記ドレインウェル拡散層内部であって、前記パンチスルーストップ拡散層直上に第１導電型のボディ拡散層を形成する工程と、
前記アクティブ領域にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜と隣接する前記ＬＯＣＯＳ絶縁膜上に前記ボディ拡散層に部分的にオーバーラップするゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記ボディ拡散層内にソースとなる第２導電型の高濃度拡散層を形成する工程と、
前記ドレインウェル拡散層内であって、前記ゲート電極が一方にオーバーラップしているＬＯＣＯＳ絶縁膜の他方の端部に接してドレインとなる第２導電型の高濃度拡散層を形成する工程と、
前記ボディ拡散層内に前記ゲート電極と離間して第１導電型の高濃度拡散層を形成する工程と、
を有する半導体装置の製造方法。
【請求項４】
前記ソースとなる第２導電型の高濃度拡散層を形成する工程と前記ドレインとなる第２導電型の高濃度拡散層を形成する工程とは、イオン注入を用いて同時に行われる請求項３記載の半導体装置の製造方法。
【請求項５】
前記パンチスルーストップ層および前記ボディ拡散層を形成する工程は、同一マスクを用いて不純物導入される請求項３記載の半導体装置の製造方法。
【請求項６】
前記パンチスルーストップ層および前記ボディ拡散層を形成する工程は、イオン注入法にて異なるイオン注入エネルギーにて打ち込みされることで不純物導入される請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高耐圧を有するパワーＭＯＳトランジスタを含む半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、高耐圧を有するパワーＭＯＳトランジタとして、ＬＤＭＯＳトランジスタが用いられる。ＬＤＭＯＳトランジスタは一般的にドレイン−ゲート間の電界緩和の為、低濃度ドレイン拡散層を形成する、あるいはドレイン端のゲート絶縁膜を厚くするといった構造が用いられる。図６は、Ｎチャネル型ＬＤＭＯＳトランジスタの一例を示す断面図である。Ｐ型半導体基板１０１にイオン注入及び熱拡散などにより比較的基板表面から深いプロファイルを持つＮ型ドレインウェル拡散層１０２が形成され、半導体基板１０１およびＮ型ドレインウェル拡散層１０２上にはＬＯＣＯＳ絶縁膜２０１およびゲート絶縁膜２０２が形成されている。Ｎ型ドレインウェル拡散層１０２の上に位置する領域に、それら絶縁膜を介してゲート電極３０１が形成されている。ゲート電極３０１端の一方の直下はＬＯＣＯＳ絶縁膜２０１となり、ドレイン電極のピックアップとなるＮ型高濃度拡散層１０５がＬＯＣＯＳ絶縁膜２０１端に配置されている。また、もう一方のゲート絶縁膜２０２上のゲート電極３０１端直下の領域には、ＬＤＭＯＳトランジスタのチャネルとなるＰ型ボディ拡散層１０３およびそのピックアップとなるＰ型高濃度拡散層１０６、ソース電極のピックアップとなるＮ型高濃度拡散層１０５が形成されている。
【０００３】
図６に示した構造は、ドレイン−ゲート間およびドレイン−ソース間の電界緩和を行う為にドレイン電極側にＮ型ドレインウェル拡散層１０２およびゲート絶縁膜２０１より厚いＬＯＣＯＳ絶縁膜２０１を配置している。高耐圧のＬＤＭＯＳトランジスタでは、Ｎ型ドレインウェル拡散層１０２の濃度を調整したり、ゲート電極３０１端に配置されたＬＯＣＯＳ絶縁膜のチャネル長方向の長さを調節したりすることによって所望の耐圧を得ることが可能となる。場合によっては、ゲート電極３０１端にはＬＯＣＯＳ絶縁膜２０１のような厚い絶縁膜は配置せずに低濃度のドレイン拡散層のみで耐圧を調整する構造もある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−６０６８６号公報
【特許文献２】特開２００３−８６７９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記に示した従来構造においては、Ｐ型ボディ拡散層１０３をＮ型ドレインウェル拡散層１０２内に形成する構造と成っている。高耐圧が要求されるＬＤＭＯＳトランジスタでは、Ｎ型ドレインウェル拡散層１０２の濃度は前述のようにドレイン−ゲート間およびドレイン−ソース間の電界緩和を考慮して決定されるため、比較的低濃度となる。その為、ＬＤＭＯＳトランジスタの動作電圧条件として、Ｐ型ボディ拡散層１０３−Ｐ型半導体基板１０１間に高い電位差を有するようなバイアス条件で使用した際にＮ型ドレインウェル拡散層１０２が空乏化し、Ｐ型ボディ拡散層１０３−Ｐ型半導体基板１０１間にパンチスルー現象による耐圧の低下が懸念される。半導体基板に対して横方向のパンチスルー現象抑制の為には、Ｎ型ドレインウェル拡散層による分離幅を大きくするやＮ型ドレインウェル拡散層１０２の空乏化を抑制するようなＮ型拡散層を配置するなど素子のレイアウトを調整することでパンチスルー現象の抑制が可能になる。
【０００６】
しかし、深さ方向のパンチスルー現象に関しては、Ｐ型ボディ拡散層１０３およびＮ型ドレインウェル拡散層１０２の拡散距離によって決まっており、素子のレイアウトで調整することが不可能となる。また、空乏化を抑制するためにＮ型ドレインウェル拡散層１０２の濃度を変更することも考えられるが、前述のようにドレイン−ゲート間およびドレイン−ソース間の電界緩和にも影響を与える為、特に要求される電圧が高い場合には濃度調節によって両者の耐圧を満たす最適条件を決定することは非常に困難な状態となる。
【０００７】
そこで従来技術では、ドレイン−ゲート間およびドレイン−ソース間の耐圧およびＰ型ボディ拡散層１０３−Ｐ型半導体基板１０１間のパンチスルー耐圧、両者を満たす方法として、図７に示すような方法が挙げられる。即ち、Ｐ型半導体基板１０１上のＮ型ドレインウェル拡散層１０２が形成される領域に比較的に濃い濃度のＮ型埋め込み拡散層１０７を形成し、エピタキシャル成長させたＰ型エピ層１０８を成長させ、そのＰ型エピ層１０８内にＬＤＭＯＳを形成する方法である。比較的に薄いＮ型ドレインウェル拡散層１０２で伸びる拡散層を比較的濃いＮ型埋め込み拡散層１０７で抑制することで、Ｐ型ボディ拡散層１０３−Ｐ型半導体基板１０１間にパンチスルー耐圧を向上させ、Ｎ型ドレインウェル拡散層１０２の濃度はドレイン−ゲート間およびドレイン−ソース間の耐圧によって決定することが可能になる。
【０００８】
しかし、図７に示す方法ではエピタキシャル成長を行う為、コストの増加および製造工程が長くなるといった問題点が存在する。そこで、本願発明においてはエピタキシャル成長を用いずに、ドレイン−ゲート間およびドレイン−ソース間の耐圧を低下させること無く、ボディ拡散層−半導体基板間のパンチスルー耐圧を向上させることが可能な半導体装置およびその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明では以下の手段を用いた。
まず、第１導電型の半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜に隣接するＬＯＣＯＳ絶縁膜と、ゲート絶縁膜およびＬＯＣＯＳ絶縁膜上に形成されたゲート電極と、ゲート電極を含む領域に形成された第２導電型のドレインウェル拡散層と、ドレインウェル拡散層内にゲート電極と一部重複して配置された第１導電型のボディ拡散層と、ボディ拡散層の直下であって、ドレインウェル拡散層内に形成され、ドレインウェル拡散層よりも濃い不純物濃度を有する第２導電型のパンチスルーストップ拡散層と、ボディ拡散層内であって、ゲート電極の第１の側面に隣接して形成されたソースとなる第２導電型の高濃度拡散層と、ソースとなる第２導電型の高濃度拡散層に隣接し、ゲート電極と離間して形成された第１導電型の高濃度拡散層と、ドレインウェル拡散層内であって、ゲート電極がオーバーラップするＬＯＣＯＳ絶縁膜の端部に形成されたドレインとなる第２導電型の高濃度拡散層とを有することを特徴とする半導体装置とした。
【００１０】
また、ボディ拡散層とパンチスルーストップ拡散層は、平面視的に同一形状であることを特徴とする半導体装置とする。
【００１１】
また、第１導電型の半導体基板に第２導電型のドレインウェル拡散層を形成する工程と、半導体基板表面に複数のＬＯＣＯＳ絶縁膜領域およびアクティブ領域を形成する工程と、ＬＯＣＯＳ絶縁膜端を含むアクティブ領域に選択的に第２導電型のパンチスルーストップ拡散層を形成する工程と、パンチスルーストップ層およびパンチスルーストップ層直上に第１導電型ボディ拡散層を形成する工程と、アクティブ領域にゲート絶縁膜を形成する工程と、半導体基板上にゲート絶縁膜を形成する工程と、ゲート絶縁膜と隣接するＬＯＣＯＳ絶縁膜上にボディ拡散層に部分的にオーバーラップするゲート絶縁膜を形成する工程と、ゲート電極をマスクとしてボディ拡散層内にソースとなる第２導電型の高濃度拡散層および第１導電型の高濃度拡散層を形成する工程と、ドレインウェル拡散層内であって、ゲート電極がオーバーラップするＬＯＣＯＳ絶縁膜の端部に形成されたドレインとなる第２導電型の高濃度拡散層を形成する工程とを有することを特徴とする半導体装置の製造方法とする。
【００１２】
また、パンチスルーストップ層およびボディ拡散層を形成する工程は、同一マスクを用いて不純物導入される半導体装置の製造方法とする。
そして、パンチスルーストップ層およびボディ拡散層を形成する工程は、イオン注入法にて異なるイオン注入エネルギーにて打ち込みされることで不純物が導入される半導体装置の製造方法とする。
【発明の効果】
【００１３】
高耐圧を有するパワーＭＯＳトランジスタおいて、ドレインウェル拡散層内に形成されたボディ拡散層の直下にパンチスルーストップ拡散層をイオン注入法によって形成することによって、工程数やコストを大幅に増加させずに、ドレイン−ゲート間およびドレイン−ソース間の耐圧を低下させること無く、ボディ拡散層−半導体基板間のパンチスルー耐圧を向上する半導体装置およびその製造方法を提供することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例である半導体装置の構造を示す模式的断面図である。
【図２】本発明の実施例である半導体装置の特性を示す模式図である。
【図３】本発明の実施例である半導体装置の製造方法を示す模式的断面フロー図である。
【図４】本発明の実施例である半導体装置の製造方法を示す模式的断面フロー図である。
【図５】本発明の実施例である半導体装置の製造方法を示す模式的断面フロー図である。
【図６】従来の実施例による半導体装置の構造を示す模式的断面図である。
【図７】従来の実施例による半導体装置の構造を示す模式的断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明による最良の形態について図面を用いて詳細に説明を行なう。
図１に本発明の実施例である半導体装置の断面構造を示す。以下の説明においては、Ｎチャネル型のＭＯＳトランジスタを用いて説明を行う。Ｐ型半導体基板１０１上にＭＯＳトランジスタのドレインとなるＮ型ドレインウェル拡散層１０２およびＰ型半導体基板１０１のピックアップとなるＰ型高濃度拡散層１０６が形成されている。このＮ型ドレインウェル拡散層１０２はドレイン−ゲート間およびドレイン−ソース間の電界を緩和する役割を担っており、濃度はＭＯＳトランジスタに要求される耐圧によって調整する。実際のＮ型ドレインウェル拡散層の濃度は、所望の耐圧に合わせて実験を行うことで決定する。
【００１６】
Ｎ型ドレインウェル拡散層内には、ドレイン電極のピックアップ部分となるＮ型高濃度拡散層１０５およびＭＯＳトランジスタのチャネルとなるＰ型ボディ拡散層１０３が形成されており、Ｐ型ボディ拡散層１０３の直下にはＮ型パンチスルーストップ拡散層１０４が平面視的に（即ち上から見た場合に）ほぼ同一形状で形成されている。
【００１７】
Ｐ型ボディ拡散層内にはＭＯＳトランジスタのソースとなるＮ型高濃度拡散層１０５およびＰ型ボディ拡散層のピックアップとなるＰ型高濃度拡散層１０６が形成されている。Ｐ型半導体基板１０１表面には、複数のＬＯＣＯＳ絶縁膜２０１が形成され、ＬＯＣＯＳ絶縁膜の無いアクティブ領域にはゲート絶縁膜２０２が形成されており、ゲート絶縁膜と隣接するＬＯＣＯＳ絶縁膜に跨ってゲート電極３０１が形成されている。
【００１８】
図１に示す構造では、ドレイン側のゲート電極３０１端直下の絶縁膜はＬＯＣＯＳ絶縁膜２０１が形成されており、ドレイン−ゲート間の電界緩和を行う役割を担っている。また、その他のゲート電極直下の領域はゲート絶縁膜２０２が形成されている。Ｐ型ボディ拡散層１０３は、ゲート電極３０１は平面的にオーバーラップしており、その領域がＭＯＳトランジスタのチャネル領域となる。
【００１９】
本発明において、特徴的な点は図１に示すＮ型パンチスルーストップ拡散層が形成されていることである。Ｎ型パンチスルーストップ拡散層１０４は、Ｐ型ボディ拡散層１０３の直下に形成されており、Ｐ型半導体基板１０１の表面から深さ方向に対して局所的に濃くなる濃度分布を有している。図２に深さ方向の濃度分布を示す。図２は深さ方向の濃度分布を表しており、図１におけるａ−ａ'の領域の濃度分布を示している。一様な濃度分布であるＰ型半導体基板１０１の表面近傍にはＰ型ボディ拡散層１０２が形成されており、Ｎ型ドレインウェル拡散層１０３が比較的低濃度でかつ表面から深い領域まで拡散している。Ｎ型パンチスルーストップ拡散層１０４はＰ型ボディ拡散層１０２より深い位置で局所的に濃度が濃くなる濃度分布を有しており、その濃度はＮ型ドレインウェル拡散層濃度より高濃度であるが、基板表面近傍には影響を与えない濃度分布となっている。
【００２０】
次に本発明における製造方法について詳細に説明する。Ｐ型半導体基板１０１の所望の領域にイオン注入法を用いて例えばリンを導入する。この際、導入する不純物は砒素よりも拡散係数が大きいリンの方が好ましい。そして次に熱処理を例えば１１５０℃〜１２００℃の高温で行い、リンを半導体基板内の深い領域まで拡散させることで、Ｎ型ドレインウェル拡散層１０２が形成される。
【００２１】
次に、Ｐ型半導体基板１０１表面に犠牲酸化膜および窒化膜を形成し、所望の領域が残るようにパターニングを行う。この際、窒化膜は最終的にＬＯＣＯＳ絶縁膜２０１が形成されない領域に残るようにパターニングする。
【００２２】
次にパターニングされた窒化膜をマスクとして、例えばウェット酸素雰囲気中にて熱酸化処理を行い、６００nm〜８００nm程度のＬＯＣＯＳ絶縁膜２０１を形成し、窒化膜および犠牲酸化膜を除去し、図３に示す構造を得る。
【００２３】
続いて、図４に示すようにイオン注入用のＰＡＤ酸化膜２０３を形成し、Ｐ型ボディ拡散層１０３が形成される領域が開口するようにフォトレジストでパターンを形成する。このフォトレジストパターンはＰ型ボディ拡散層１０３のイオン注入用のマスクとして使用するだけではなく、Ｎ型パンチスルーストップ拡散層１０４のイオン注入用として兼用する。
【００２４】
このフォトレジストマスクを用いて、まず、例えばリンを３ＭｅＶの高エネルギーでイオン注入法により導入する。高エネルギーのイオン注入となる為、マスクとして使用するフォトレジストの厚さはイオン注入の突き抜けが無い様に考慮して決定する。次に、同一のフォトレジストマスクを用いて、例えばボロンを２００ｋｅＶから３００ｋｅＶ程度のイオン注入法により導入する。これにより、Ｐ型ボディ拡散層１０３およびＮ型パンチスルーストップ拡散層１０４が形成される。同一フォトレジストマスクからのイオン注入とすることで、Ｐ型ボディ拡散層１０３とＮ型パンチスルーストップ拡散層１０４は平面視的に略同一の領域に形成される。
【００２５】
Ｐ型ボディ拡散層１０３よりもＮ型パンチスルーストップ拡散層１０４のイオン注入エネルギーを高エネルギーとすることで、Ｎ型パンチスルーストップ拡散層１０４はＰ型ボディ拡散層よりも半導体基板表面から深い位置に形成することが可能となる。また、この後の製造工程において、不純物の活性化が行える程度の熱処理しか行わないことで、Ｎ型パンチスルーストップ拡散層が半導体基板表面に拡散することを抑制することが出来る。イオン注入を行った後、フォトレジストを除去する。
【００２６】
次に、例えばウェット酸素雰囲気中で熱酸化によって形成し、ゲート絶縁膜２０２を得る。また、ゲート絶縁膜２０２が形成された後、例えば化学気相成長法によって膜厚２００nm〜４００nmの多結晶シリコン膜を全面に形成し、固層拡散法により例えばリンを１×１０20atom/cm3程度の不純物濃度となるように多結晶シリコンに拡散させ、導電性を持たせる。このとき、固層拡散法ではなくイオン注入により不純物を多結晶シリコンに注入する場合もある。その後、導電性を持った多結晶シリコン膜をパターニングし、所望の位置にゲート電極３０１を形成し、図５に示す構造を得る。
【００２７】
次にイオン注入法を用いて、例えば砒素を用いてドレインおよびソースとなるＮ型高濃度拡散層１０５と、例えばＢＦ2を用いてＰ型高濃度拡散層１０６を所望の位置に形成することで、図１に記載の構造を得る。
【００２８】
以上より、イオン注入法を用いて図２に示すような濃度分布を持つＮ型パンチスルーストップ拡散層１０４を図１の模式的断面図に示した位置に形成することで、ボディ拡散層−半導体基板間に高い電圧差が生じたとしても、Ｐ型ボディ拡散層直下のＮ型拡散層の空乏化が抑制され、パンチスルー耐圧を向上させることが可能となる。また、Ｐ型ボディ拡散層の直下のみに形成され、かつ表面への濃度変動の影響が無い為、Ｎ型ドレインウェル拡散層はドレイン−ゲート間およびドレイン−ソース間の耐圧のみを考慮して決定することが可能となり、プロセス設計が容易に成る。さらにＮ型パンチスルーストップ拡散層１０４はイオン注入の工程を１つ増やすだけで形成することが可能となる為、極端な製造工程の増加やコストの増加などが無く、従来方法で生じるような製品を量産化した際に生産上の困難が生じるようなこともない。
【００２９】
本発明を用いることで、高耐圧を有するパワーＭＯＳトランジスタおいて、ドレインウェル拡散層内に形成されたボディ拡散層の直下にパンチスルーストップ拡散層をイオン注入法によって形成することによって、工程数やコストを大幅に増加させずに、ドレイン−ゲート間およびドレイン−ソース間の耐圧を低下させること無く、ボディ拡散層−半導体基板間のパンチスルー耐圧を向上する半導体装置およびその製造方法を提供することが可能となる。
【符号の説明】
【００３０】
１０１  Ｐ型半導体基板
１０２  Ｎ型ドレインウェル拡散層
１０３  Ｐ型ボディ拡散層
１０４  Ｎ型パンチスルーストップ拡散層
１０５  Ｎ型高濃度拡散層
１０６  Ｐ型高濃度拡散層
２０１  ＬＯＣＯＳ絶縁膜
２０２  ゲート絶縁膜
２０３  ＰＡＤ酸化膜
３０１  ゲート電極
４０１  フォトレジスト
【図１】
2013122948.tif 000003
【図２】
2013122948.tif 000004
【図３】
2013122948.tif 000005
【図４】
2013122948.tif 000006
【図５】
2013122948.tif 000007
【図６】
2013122948.tif 000008
【図７】
2013122948.tif 000009