(57)【要約】【課題】高性能の酸化物半導体薄膜トランジスタを得ることができる薄膜トランジスタの製造方法、及びそれを用いた表示装置の製造方法を提供する。【解決手段】本発明の一態様にかかる薄膜トランジスタの製造方法は、基板１上に、酸化物半導体膜である半導体層４を形成するステップと、半導体層４の上に、表面波プラズマＣＶＤ法を用いて、ゲート絶縁膜５を形成するステップと、を備えたものである。さらに、表面波プラズマＣＶＤ法では、基板１と誘電体との間を１５０ｍｍ以上離すことが好ましい。【選択図】図１
2013187407.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、酸化物半導体膜を形成するステップと、
前記酸化物半導体膜の上に、表面波プラズマＣＶＤ法を用いて、ゲート絶縁膜を形成するステップと、を備えた薄膜トランジスタの製造方法。
【請求項２】
前記表面波プラズマＣＶＤ法では、基板と誘電体との距離を１５０ｍｍ以上とした状態で、ゲート絶縁膜を成膜していることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記表面波プラズマＣＶＤ法では、スロットアンテナを通して誘電体窓にマイクロ波が伝播し、前記誘電体窓の表面で定在波が形成する表面波となることを特徴とする請求項１、又は２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記ゲート絶縁膜が、酸化ケイ素膜であることを特徴とする請求項１、２、又は３に記載の薄膜トランジスタの製造方法
【請求項５】
前記酸化物半導体膜が、ＩＧＺＯ膜であることを特徴とする請求項１〜４のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項６】
請求項１〜５のいずれか１項に記載の薄膜トランジスタの製造方法を用いて、前記薄膜トランジスタをアレイ状に形成するステップを有する表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法、及び表示装置の製造方法に関する。
【背景技術】
【０００２】
液晶や有機ＥＬ等の表示装置では、これまで以上の性能向上の要求から、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）の性能向上が課題となっている。非晶質（アモルファス）シリコンを用いたＴＦＴでは、易動度（移動度）が１ｃｍ／Ｖ／ｓに満たない。このため、ポリシリコンを用いたＴＦＴが高性能化のために利用されている。しかしながら、ポリシリコンを用いるプロセスは低コスト化が難しいため、これに代わる技術として、非晶質ＩＧＺＯ（ＩｎＧａＺｎＯｘ）等の酸化物半導体を用いるＴＦＴが実用化されつつある。
【０００３】
酸化物半導体の場合、プロセス中に還元雰囲気化で劣化するという問題がある。例えば、特許文献１では、還元雰囲気化の劣化を避けるために、ソース、ドレイン電極にイリジウム系材料を用いている。こうすることで、還元性の原子、分子、酸素の拡散防止を狙っている。
【０００４】
また、非特許文献１には、非晶質ＩＧＺＯを用いたトップゲート型のＴＦＴが開示されている。非特許文献１では、酸素を用いた反応性スパッタリング法によって形成したＳｉＯ２膜をゲート絶縁膜として用いている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２７２６６３号公報
【非特許文献】
【０００６】
【非特許文献１】Dual-Gate Characteristics of Amorphous InGaZnO4 Thin-Film Transistors as Compared to Those of Hydrogeneted Amorphous Silicon Thin-Film Transistors, Kazushige Takeuchi, Mitsuru Nakata, Kazufumi Azuma, Hirotaka Ymaguchi and Setuo Kaneko, IEEE  Transactions  on Electron device, Vol.56, No.9(2009)
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１では、ソース・ドレイン電極を形成する前に、酸化物半導体膜を覆うゲート絶縁膜を成膜している。従って、ゲート絶縁膜の形成工程で、酸化物半導体膜が還元されてしまうおそれがある。酸化物半導体では、金属原子と酸素原子の間の電子移動度が重要である。例えば、還元雰囲気下で酸化物半導体膜が還元されて、組成が変化してしまうと、ＴＦＴの易動度が劣化してしまうという問題がある。また、非特許文献１では、酸化物半導体膜上に、スパッタリング法を用いてゲート絶縁膜を成膜した場合、下地へのプラズマダメージの問題がある。また、スパッタリング法で成膜された膜は、一般的に、柱状構造となるため、耐電圧性等の特性を高くすることが困難である。
【０００８】
本発明は、上記の問題点に鑑みてなされたものであり、高性能の酸化物半導体薄膜トランジスタを得ることができる薄膜トランジスタの製造方法、及びそれを用いた表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１の態様に係る薄膜トランジスタの製造方法によれば、表面波プラズマＣＶＤ法によって、ゲート絶縁膜を形成しているため、酸化物半導体膜の還元による劣化を低減することができる。これにより、高性能な薄膜トランジスタを得ることができる。
【００１０】
上記の製造方法において、基板と誘電体との距離を１５０ｍｍ以上とした状態で、ゲート絶縁膜を成膜することで、基板の近傍での水素ラジカル濃度を抑制することができるため、酸化物半導体膜の還元を防ぐことができる。
上記の製造方法において、前記表面波プラズマＣＶＤ法では、スロットアンテナを通して誘電体窓にマイクロ波が伝播し、前記誘電体窓の表面で定在波が形成する表面波となることで、基板の近傍での水素ラジカル濃度を抑制することができるため、酸化物半導体膜の還元を防ぐことができる。
【００１１】
上記の製造方法の好適な実施形態として、酸化物半導体膜としてＩＧＺＯ膜を用いることができ、ゲート絶縁膜として酸化ケイ素膜を用いることができる。さらに、上記の薄膜トランジスタの製造方法は、表示装置用のＴＦＴアレイ基板の製造方法に好適である。
【発明の効果】
【００１２】
本発明によれば、高性能の酸化物半導体薄膜トランジスタを得ることができる薄膜トランジスタの製造方法、及びそれを用いた表示装置の製造方法を提供することを目的とする。
【図面の簡単な説明】
【００１３】
【図１】本実施の形態に係る薄膜トランジスタの断面構造を示す図である。
【図２】ゲート絶縁膜を成膜する表面波プラズマＣＶＤ装置の構成を模式的に示す正面図である。
【図３】ゲート絶縁膜を成膜する表面波プラズマＣＶＤ装置の構成を模式的に示す側面図である。
【図４】ゲート絶縁膜を成膜する表面波プラズマＣＶＤ装置の構成を模式的に示す上面図である。
【図５】表面波プラズマＣＶＤ装置において、誘電体窓と基板間距離を変化させた時の水素の発光強度を示すグラフである。
【図６】表面波プラズマＣＶＤ装置において、マイクロ波パワーを変えた時の水素の発光強度を示すグラフである。
【図７】表面波プラズマＣＶＤ装置において、ガス流量を変えた時の水素の発光強度を示すグラフである。
【発明を実施するための形態】
【００１４】
本実施の形態に係る薄膜トランジスタは、酸化物半導体膜を活性層として用いた薄膜トランジスタである。この薄膜トランジスタの断面構成を図１に示す。以下、図１を参照して、薄膜トランジスタの製造方法について説明する。図１に示すＴＦＴは、例えば、液晶や有機ＥＬ等の表示装置に用いられるＴＦＴアレイ基板のＴＦＴである。
【００１５】
まず、基板１の上に、ＴＦＴの下地となる絶縁膜２を形成する。基板１としては、例えば、透明なガラス基板を用いることでき、絶縁膜２としては、ＳｉＯ２膜を用いることができる。絶縁膜２は、例えば、プラズマＣＶＤ法、スパッタリング法等で形成することができ、特に成膜法は限定されるものではない。次に、絶縁膜２の上に、ソース・ドレイン電極３を形成する。例えば、スパッタリング法でＭｏ等の金属膜を形成する。そして、レジスト塗布、露光、現像、エッチング、レジスト除去などを行い、金属膜をパターニングすることで、ソース・ドレイン電極３が形成される。もちろん、これ以外の、材料、方法で、ソース・ドレイン電極３を形成してもよい。さらには、この工程で、ソース・ドレイン電極３への配線等を形成してもよい。
【００１６】
次に、ソース・ドレイン電極３の上に、半導体層４を形成する。半導体層４は、非晶質酸化物膜によって形成され、具体的には、α−ＩＧＺＯ膜を用いることができる。例えば、Ａｒ／Ｏ２混合ガスを用いた反応性スパッタリングにより、α−ＩＧＺＯ膜を成膜する。そして、レジスト塗布、露光、現像、エッチング、レジスト除去などを行い、α−ＩＧＺＯ膜をパターニングする。これにより、ソース電極３上からドレイン電極３上に渡って延在する島状の半導体層４が形成される。
【００１７】
次に、半導体層４を覆うようにゲート絶縁膜５を形成する。ここでは、表面波プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）装置を用いて基板１の全体にＳｉＯ２膜を成膜することで、ゲート絶縁膜５が形成される。ＳｉＨ４とＮ２Ｏを原料ガスとした表面波プラズマＣＶＤ法を用いて、基板１全面にゲート絶縁膜５を形成する。そして、ゲート絶縁膜５の上から、ゲート電極６を形成する。例えば、Ｏ２／Ａｒ混合ガスを用いた反応性スパッタリング法を用いたＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜を成膜する。そして、レジスト塗布、露光、現像、エッチング、レジスト除去等を行うことで、ＩＴＯ膜をパターニングする。これにより、ゲート絶縁膜５上に、ゲート電極６を形成することができる。ゲート電極６は、ゲート絶縁膜５を介して、半導体層４と対向するよう配置される。
【００１８】
このようにすることで、トップゲート型の薄膜トランジスタを製造することができる。例えば、ゲート電極６に所定のゲート電圧を供給すると、半導体層４にチャネルが形成される。このような薄膜トランジスタを基板１上にアレイ状に形成して、薄膜トランジスタアレイ基板を製造する。このＴＦＴアレイ基板を液晶や有機ＥＬ等の表示装置のアクティブマトリクス基板として用いることができる。
【００１９】
本実施の形態では、表面波プラズマＣＶＤ法を用いているため、下地の非晶質ＩＧＺＯ膜から成る半導体層４を還元・劣化させることなく、ゲート絶縁膜５を形成することができる。よって、高性能の薄膜トランジスタを製造することができる。こうして得られた薄膜トランジスタのα−ＩＧＺＯ活性層の組成を蛍光Ｘ線により評価したところ、ゲート絶縁膜５の形成前の組成であるＩｎＧａＺｎＯ４とほぼ同じ組成であり、還元されていないことが確認できた。
【００２０】
次に、ゲート絶縁膜５の成膜方法について、詳細に説明する。本実施の形態では、表面波プラズマＣＶＤ法を用いて、ゲート絶縁膜５を成膜している。この表面波プラズマＣＶＤ装置について、図２〜図４を用いて説明する。図２は、表面波プラズマＣＶＤ装置の概略構成を示す正面図である。図３は、表面波プラズマＣＶＤ装置の概略構成を示す側面図である。図４は、表面波プラズマＣＶＤ装置の概略構成を示す上面図である。なお、図２〜図４は、装置構成の一例であり、寸法やスロットアンテナの配置などは簡略化されている。
【００２１】
表面波プラズマＣＶＤ装置には、反応室となるチャンバー１１を備えている。チャンバー１１には、排気口１１ａが設けられている。そして、排気口１１ａに接続された真空ポンプ（不図示）が、チャンバー１１を排気している。さらに、チャンバー１１の側壁には、ガス導入口１４、１５が設けられている。ガス導入口１４からはＡｒガスが導入され、ガス導入口１５からは、ＳｉＨ４ガス、及びＮ２Ｏガスの原料ガスが導入される。ガス導入口１４、１５から導入されるガスを、排気口１１ａから排気することで、チャンバー１１内が所定のプロセス圧力になるように制御される。もちろん、チャンバー１１内に導入されるガス、及びその流量については、特に限定されるものではない。例えば、テトラエトキシシラン（ＴＥＯＳ）を原料ガスとして用いてもよい。
【００２２】
チャンバー１１内には、昇降可能なステージ１７が設置されている。そして、ステージ１７上に、半導体層４（図２では図示せず）が形成された基板１を載置する。なお、ステージ１７にヒータを設け、基板１を適切なプロセス温度に加熱してもよい。チャンバー１１の上方には、マイクロ波が伝播する導波管１２が取り付けられている。導波管１２において、マイクロ波は、図２、及び図４において、左側から右側に伝播する。導波管１２内の空間は、大気圧となっている。チャンバー１１の上壁には、スロットアンテナ１６が形成されている。スロットアンテナ１６は、例えば、スリット状に開口している。そして、複数のスロットアンテナ１６はアレイ状にされている。このスロットアンテナ１６を介して、導波管１２を伝播してきたマイクロ波がチャンバー１１内に供給される。さらに、スロットアンテナ１６の下には、誘電体窓１３が設置されている。誘電体窓１３は、例えば、アルミナの平板であり、導波管１２内の空間とチャンバー１１内の空間とを隔てるために設けられている。
マイクロ波の進行方向（図２の左右方向）と直交する方向（図３の左右方向）において、誘電体窓１３の幅は、導波管１２よりも広くなっている。そして、マイクロ波は、誘電体窓１３を介してチャンバー１１に導入され、誘電体窓１３の表面に沿って伝播する表面波となる。より具体的には、スロットアンテナ１６を通して誘電体窓１３にマイクロ波が伝播し、誘電体窓１３の表面で定在波を生じて、誘電体窓１３の表面に沿って伝播する表面波となる。マイクロ波の進行方向と直交する方向において、誘電体窓１３の表面では、表面波が導波管１２よりも広がって形成される。なお、スロットアンテナ１６の数、形状、大きさ等については特に限定されるものではない。
【００２３】
ガス導入口１４から導入されたＡｒガスが、誘電体窓１３の表面に沿った表面波によって励起される。これにより、チャンバー１１の誘電体窓１３の近傍には、表面波プラズマが生成される。これにより、ガス導入口１５から導入された原料ガス（ＳｉＨ４、Ｎ２Ｏ）が解離され、酸化ケイ素が基板１に堆積される。このようにして、ＩｎＧａＺｎＯ４膜からなる半導体層４上にゲート絶縁膜５が成膜される。なお、ステージ１７を昇降することで、基板１と誘電体窓１３との距離（Ｇａｐ）が調整可能になっている。
【００２４】
半導体層４を劣化させることなく、プラズマＣＶＤ法を用いて、ゲート絶縁膜５を形成するためには、ゲート絶縁膜５の形成プロセスの際に、基板１の近傍での水素ラジカルを大幅に削減することが重要である。本件出願の発明者らは表面波プラズマＣＶＤ装置を用いた絶縁膜形成を行ってきた結果、基板１を誘電体窓１３から１５０ｍｍ以上離しても、十分な電子密度の条件下で、高速成膜が可能であることを確認している。さらに、発明者らは、水素ラジカルの寿命は、シランが分解されて生じる前駆体（ＳｉＨｘ）よりも短く、誘電体窓１３から基板１を離すことで、水素ラジカル濃度の低い環境下で成膜できることを見出している。
【００２５】
表面波プラズマＣＶＤ法では、マイクロ波が誘電体窓１３の表面に沿って伝播する表面波モードとなる。このため、プラズマが誘電体窓１３の付近のごく薄い領域にのみ存在し、基板１の近傍には存在しなくなる。これにより、基板１の近傍における水素ラジカル濃度を抑制することができる。水素ラジカルによって半導体層４が還元されるのを防ぐことができる。よって、半導体層４の劣化を防ぐことができ、高性能な酸化物半導体薄膜トランジスタを形成することができる。また、成膜速度の低下を防ぐために、基板１と誘電体窓１３との間のＧａｐを２５０ｍｍ以下とすることが好ましい。
【００２６】
ゲート絶縁膜５の形成に、スパッタリング法を用いていないため、耐圧性の優れたＴＦＴを製造することができる。また、平行平板型のプラズマＣＶＤ装置では、平行平板間のほぼ全体にプラズマが存在してしまう。従って、基板１の近傍での水素ラジカル濃度が高くなり、半導体層４が還元されてしまう。よって、本実施形態にかかる製造方法のように、表面波プラズマＣＶＤ装置を用いて、ゲート絶縁膜５を成膜することで、高性能の薄膜トランジスタを製造することができる。
【００２７】
アクチノメトリ法を用いて、トレーサガスであるアルゴンに対するＨαの発光強度比を測定した測定結果を図５に示す。図５は、誘電体窓１３と基板１とＧａｐを変えて、発光強度比（Ｈα／Ａｒ）を測定した結果を示すグラフである。この発光強度比と水素ラジカル濃度は比例することから、Ｇａｐを１００ｍｍから３００ｍｍに変えた場合、Ｇａｐが１５０ｍｍ付近までは、Ｇａｐが広くなるにつれて急激に水素ラジカル濃度が減少することが分かる。従って、Ｇａｐを１５０ｍｍ以上にすることで、水素ラジカル濃度が十分に低い状態とすることができる。すなわち、Ｇａｐを１５０ｍｍ以上にすることで、水素ラジカルによる基板１へのダメージを軽減することができる。
【００２８】
さらに、本件出願の発明者は、種々の実験を行い、基板１へのダメージの観点から、Ｇａｐを１５０ｍｍ以上とすることが好ましく、さらに２００ｍｍ以上とより好ましいことを見出した。本件出願の発明者が行った実験例について、以下に説明する。図６、７にプロセス条件を変えた時のアクチノメトリ法による測定結果を示す。図６は、供給するマイクロ波のパワーを変えた時の測定結果を示しており、図７は、供給するガスの流量を変えた時の測定結果を示している。図６、７において、横軸は、Ｇａｐ（ｍｍ）であり、縦軸は、Ａｒに対するＨαの発光強度比である。
【００２９】
図６では、ＳｉＨ４のガス流量（３５ｓｃｃｍ＝５．９１×１０‐３Ｐａ・ｍ３／ｓｅｃ）、ＮＨ３のガス流量（２５０ｓｃｃｍ＝４．２２×１０‐１Ｐａ・ｍ３／ｓｅｃ）、Ａｒのガス流量（１７５ｓｃｃｍ＝２．９６２×１０‐１Ｐａ・ｍ３／ｓｅｃ）、プロセス圧力（１０Ｐａ）を共通の条件として、マイクロ波パワーを０．７ｋＷ，１．４ｋＷ、２．１ｋＷ、２．８ｋＷと変えている。図６に示すように、マイクロ波パワーを変えていったとしても、Ｇａｐが広くなるほど、水素ラジカルが減少していく。そして、Ｇａｐを１５０ｍｍ以上、さらに好ましくは２００ｍｍ以上とすると、水素ラジカル濃度が十分に低くなる。よって、Ｇａｐを、１５０ｍｍ以上、より好ましくは２００ｍｍ以上とすることで、水素ラジカルによるダメージを軽減することができる。
【００３０】
図７では、Ａｒのガス流量（１７５ｓｃｃｍ＝２．９６×１０‐１Ｐａ・ｍ３／ｓｅｃ）、プロセス圧力（１０Ｐａ）、マイクロ波パワーを１．４ｋＷと共通の条件として、ＳｉＨ４のガス流量とＮＨ３のガス流量条件を変えていった時の測定結果を示している。具体的には、ガス流量の基準ｓｔｄをＳｉＨ４：３５ｓｃｃｍ＝５．９１×１０‐３Ｐａ・ｍ３／ｓｅｃ、ＮＨ３：２５０ｓｃｃｍ＝４．２２×１０‐１Ｐａ・ｍ３／ｓｅｃとして、ＳｉＨ４、及びＮＨ３のガス流量を条件２（Ｓｉ：７０ｓｃｃｍ＝１．１８×１０‐２Ｐａ・ｍ３／ｓｅｃ、ＮＨ３：５００ｓｃｃｍ＝８．４４×１０‐１Ｐａ・ｍ３／ｓｅｃ）、条件３（Ｓｉ：１４０ｓｃｃｍ＝２．３６×１０‐２Ｐａ・ｍ３／ｓｅｃ、ＮＨ３：１０００ｓｃｃｍ＝１．６９Ｐａ・ｍ３／ｓｅｃ）、条件４（Ｓｉ：２８０ｓｃｃｍ＝４．７３×１０‐２Ｐａ・ｍ３／ｓｅｃ、ＮＨ３：２０００ｓｃｃｍ＝３．３８Ｐａ・ｍ３／ｓｅｃ）と変えている。このように、ＳｉＨ４、及びＮＨ３ガス流量を変えていったとしても、Ｇａｐが広くなるほど、水素ラジカル濃度が減少していく。よって、Ｇａｐが１５０ｍｍ以上、より好ましくは２００ｍｍ以上とすることで、水素ラジカルによるダメージを軽減することができる。
【００３１】
このようにガス流量やマイクロ波パワーによらず、Ｇａｐを１５０ｍｍ以上、より好ましくは２００ｍｍ以上とすることで、水素ラジカルによる基板１へのダメージを軽減することができる。また、本件出願の発明者は、その他の種々の実験を行った結果、装置構成やプロセス条件によって、表面波プラズマの状態に大きな違いはなく、Ｇａｐを１５０ｍｍ以上、より好ましくは２００ｍｍ以上とすることで、水素ラジカルによる基板１へのダメージを軽減することができることを見出した。このようにすることで、特性の優れた酸化物半導体薄膜トランジスタを製造することができる。
【００３２】
上記したように、非晶質ＩＧＺＯを形成した基板１の上に、ＳｉＨ４、Ｎ２Ｏガスを原料とする表面波プラズマＣＶＤ法でＳｉＯ２膜を形成する。この際に、誘電体窓１３から基板１までの距離が１５０ｍｍ以上となるＧａｐ位置で、成膜することが望ましい。こうすることで、水素ラジカルによって、ＩＧＺＯ膜が還元されるのを防ぐことができる。よって、高性能の酸化物半導体薄膜トランジスタを得ることができる。こうして得られた酸化物半導体薄膜トランジスタはアモルファスシリコン半導体に比べて易動度が高く、また製造工程が多結晶シリコン半導体に比べて複雑でないため、液晶や有機ＥＬ等の表示装置に好適である。尚、本発明は上記実施の形態に限られるものではなく、趣旨を逸脱しない範囲で適宜変更することが可能なものである。
【符号の説明】
【００３３】
１  基板
２  絶縁膜
３  ソース・ドレイン電極
４  半導体層
５  ゲート絶縁膜
６  ゲート電極
１１  チャンバー
１１ａ  排気口
１２  導波管
１３  誘電体窓
１４  ガス導入口
１５  ガス導入口
１６  スロットアンテナ
１７  ステージ
【図１】
2013187407.tif 000003
【図２】
2013187407.tif 000004
【図３】
2013187407.tif 000005
【図４】
2013187407.tif 000006
【図５】
2013187407.tif 000007
【図６】
2013187407.tif 000008
【図７】
2013187407.tif 000009