(57)【要約】【課題】誘電体膜の静電破壊を抑えることが可能な配線基板の製造方法を提供する。【解決手段】金属箔上に誘電体膜および導電膜を順に有する容量素子材を用い、誘電体膜を間にして第１電極層と第２電極層とを有する容量素子、および第１電極層と第２電極層とを短絡させる短絡部を形成する工程と、容量素子および短絡部の上層に、上層配線を形成する工程と、前記上層配線を形成したのち、短絡部を除去または切断する工程とを含む配線基板の製造方法。【選択図】図１
2013122999.tif 000002
【特許請求の範囲】
【請求項１】
金属箔上に誘電体膜および導電膜を順に有する容量素子材を用い、前記誘電体膜を間にして第１電極層と第２電極層とを有する容量素子、および前記第１電極層と前記第２電極層とを短絡させる短絡部を形成する工程と、
前記容量素子および前記短絡部の上層に、上層配線を形成する工程と、
前記上層配線を形成したのち、前記短絡部を除去または切断する工程と
を含む配線基板の製造方法。
【請求項２】
前記容量素子および前記短絡部を形成する工程は、
前記導電膜を加工することにより前記第２電極層を形成する工程と、
前記誘電体膜に開口部を設け、前記開口部に短絡電極を設ける工程と、
前記金属箔を加工することにより前記第１電極層を形成すると共に、前記短絡電極を介して前記短絡部を形成する工程と
を含む請求項１記載の配線基板の製造方法。
【請求項３】
前記容量素子および前記短絡部を形成する工程は、
前記導電膜を加工することにより前記第２電極層を形成する工程と、
レーザ照射により前記誘電体膜に損傷部を形成する工程と、
前記金属箔を加工することにより前記第１電極層を形成すると共に、前記損傷部を介して前記短絡部を形成する工程と
を含む請求項１記載の配線基板の製造方法。
【請求項４】
前記容量素子および前記短絡部を形成する工程は、
前記金属箔上に前記誘電体膜を有する基材を用い、前記誘電体膜に開口部を設けたのち前記誘電体膜上に前記導電膜を形成することにより、前記開口部に前記金属箔と前記導電膜との接触部を有する前記容量素子材を形成する工程と、
前記導電膜を加工することにより前記第２電極層を形成する工程と、
前記金属箔を加工することにより前記第１電極層を形成すると共に、前記接触部を介して前記短絡部を形成する工程と
を含む請求項１記載の配線基板の製造方法。
【請求項５】
前記第１電極層と前記短絡部との間に第１引出線を形成し、
前記第２電極層と前記短絡部との間に第２引出線を形成し、
前記第１引出線と前記第２引出線とを、前記第１電極層，前記誘電体膜および前記第２電極層の積層方向に直交する平面内において重ならない位置に配置する
請求項２記載の配線基板の製造方法。
【請求項６】
前記短絡部を、前記第１電極層および前記第２電極層の内部に形成する
請求項２記載の配線基板の製造方法。
【請求項７】
前記容量素子として、前記誘電体膜の上面に前記第１電極層、前記誘電体膜の下面に前記第２電極層を有する第１容量素子と、前記誘電体膜の上面に前記第２電極層、前記誘電体膜の下面に前記第１電極層を有する第２容量素子とを形成し、
前記短絡部として、前記第１容量素子の前記第１電極層と前記第２容量素子の前記第２電極層とを接続する引き回し配線を形成する
請求項１記載の配線基板の製造方法。
【請求項８】
前記短絡部を、ドリル加工，レーザ加工またはエッチングを用いて除去または切断する
請求項１記載の配線基板の製造方法。
【請求項９】
前記上層配線を形成する工程において、前記第１電極層と前記第２電極層とを外装配線を介して短絡させる外装配線短絡部を形成し、実装後またはパッケージ後に前記外装配線短絡部を除去または切断する
請求項１記載の配線基板の製造方法。
【請求項１０】
前記誘電体膜は、チタン酸ストロンチウム（ＳｒＴｉＯ３；ＳＴＯ），チタン酸バリウム（ＢａＴｉＯ３；ＢＴＯ）、チタン酸バリウムストロンチウム（ＢＳＴ）またはチタン酸ジルコン酸鉛（ＰＺＴ）により構成されている
請求項１記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、配線基板の製造方法に関し、更に詳しくは容量素子を内蔵する配線基板の製造方法に関する。
【背景技術】
【０００２】
従来より、プリント配線板などの配線基板（実装基板）の内部に容量素子を作り込むことが行われている（例えば、特許文献１参照。）。
【０００３】
容量素子を小型化すると共に高い容量値を得るためには、誘電体膜の膜厚を薄くし、比誘電率が高い誘電材料を採用することが有効である。
【０００４】
このような薄膜の誘電体膜を実装基板に形成する方法としては、ゾルゲル法、エアロゾル法、スパッタ法などの成膜技術を適応する開発が進められている。
【０００５】
また、容量素子の誘電体膜を薄膜化する為には、リーク電流の低い高耐圧であることが必要となる。このため、誘電体膜の成膜材料に起因する不純物などが膜中に残留しないことが求められる。更に、この不純物は比誘電率を低下させる要因にもなり、この観点からも膜中に不純物が残留しないことが求められる。不純物の残留を抑制するためには、より高温で成膜することが好ましい。
【０００６】
比誘電率が高い誘電体材料としては、チタン酸ストロンチウム（ＳｒＴｉＯ3：ＳＴＯ）、チタン酸バリウム（ＢａＴｉＯ3：ＢＴＯ）、チタン酸バリウムストロンチウム（ＢＳＴ）、またチタン酸ジルコン酸鉛（ＰＺＴ）などの結晶性誘電材料が知られている。このような結晶性誘電材料の比誘電率はその結晶性に依存するため、高誘電率を達成するためには、より高温で成膜されることが好ましい。
【０００７】
一方、実装基板を形成する材料の中には、その耐熱温度が２００℃程度のものが広く使用されており、これらの材料からなる実装基板の上には、誘電体膜を高温で成膜することが不可能である。
【０００８】
高温での誘電体膜の成膜を実現するために、近年では実装基板上に成膜するのではなく、金属箔上に誘電体膜を成膜しさらにその上に導電膜を形成した薄膜容量素子材を形成し、これを実装基板内に貼り付ける製造方法が注目されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−１２６６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
金属箔上に誘電体膜を成膜し更に導電膜を成膜した薄膜容量素子材は、ハンドリングなど取り扱う過程で発生する静電気による破壊（静電破壊）を防止するために、外周部分で誘電体膜の上下の金属箔と導電膜とがショートした構造を取っていた。しかしながら、金属箔や導電膜を切断あるいは加工して電極を形成した時点で、この静電破壊対策の効果は無くなってしまっていた。また、実装基板内に作り込む容量素子の誘電体膜は薄膜であるので、容量素子形成過程での静電破壊も懸念されていた。
【００１１】
本開示の目的は、誘電体膜の静電破壊を抑えることが可能な配線基板の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本開示による配線基板の製造方法は、以下の（Ａ）〜（Ｃ）の工程を含むものである。
（Ａ）金属箔上に誘電体膜および導電膜を順に有する容量素子材を用い、誘電体膜を間にして第１電極層と第２電極層とを有する容量素子、および第１電極層と第２電極層とを短絡させる短絡部を形成する工程
（Ｂ）容量素子および短絡部の上層に、上層配線を形成する工程
（Ｃ）前記上層配線を形成したのち、短絡部を除去または切断する工程
【発明の効果】
【００１３】
本開示の配線基板の製造方法によれば、金属箔上に誘電体膜および導電膜を順に有する容量素子材を用い、誘電体膜を間にして第１電極層と第２電極層とを有する容量素子、および第１電極層と第２電極層とを短絡させる短絡部を形成する。続いて、容量素子および短絡部の上層に、上層配線を形成したのち、短絡部を除去または切断する。よって、金属箔および導電膜を切断または加工して第１電極層および第２電極層を形成したのちも、短絡部によって誘電体膜の静電破壊を抑えることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本開示の第１の実施の形態に係る配線基板の容量素子の構成を表す断面図および平面図である。
【図２】図１に示した配線基板の製造方法を工程順に表す断面図である。
【図３】図２（Ｃ）に示した第２電極の構成を表す平面図である。
【図４】図２に続く工程を表す断面図である。
【図５】図４に続く工程を表す断面図である。
【図６】図５に続く工程を表す断面図である。
【図７】図６（Ｂ）に示した第１電極および短絡部の構成を表す平面図である。
【図８】図６に続く工程を表す断面図である。
【図９】図８に続く工程を表す断面図である。
【図１０】本開示の第２の実施の形態に係る配線基板の製造方法を工程順に表す断面図である。
【図１１】図１０（Ｃ）に示した第２電極の構成を表す平面図である。
【図１２】図１０に続く工程を表す断面図である。
【図１３】図１２に続く工程を表す断面図である。
【図１４】図１３（Ｂ）に示した第１電極および短絡部の構成を表す平面図である。
【図１５】図１３に続く工程を表す断面図である。
【図１６】図１５に続く工程を表す断面図である。
【図１７】本開示の第３の実施の形態に係る配線基板の製造方法を工程順に表す断面図である。
【図１８】図１７（Ｅ）に示した第２電極の構成を表す平面図である。
【図１９】図１７に続く工程を表す断面図である。
【図２０】図１９（Ｄ）に示した第１電極および短絡部の構成を表す平面図である。
【図２１】図１９に続く工程を表す断面図である。
【図２２】図２１に続く工程を表す断面図である。
【図２３】本開示の第４の実施の形態に係る配線基板の容量素子の構成を表す断面図および平面図である。
【図２４】図２３に示した配線基板の製造方法を工程順に表す断面図である。
【図２５】図２４（Ｅ）に示した、短絡部を有する第２電極の構成を表す平面図である。
【図２６】図２５に続く工程を表す断面図である。
【図２７】図２６（Ｄ）に示した、短絡部を有する第１電極の構成を表す平面図である。
【図２８】図２６に続く工程を表す断面図である。
【図２９】図２８に続く工程を表す断面図である。
【図３０】図２９に続く工程を表す断面図である。
【図３１】本開示の第５の実施の形態に係る配線基板の容量素子の構成を表す断面図である。
【図３２】図３１に示した容量素子の構成を表す平面図である。
【図３３】図３１に示した配線基板の製造方法を工程順に表す断面図である。
【図３４】図３３（Ｅ）に示した第１容量素子の第２電極および第２容量素子の第１電極の構成を表す平面図である。
【図３５】図３４に続く工程を表す断面図である。
【図３６】図３５に続く工程を表す断面図である。
【図３７】図３６に続く工程を表す断面図である。
【図３８】図３７（Ｂ）に示した第１容量素子の第１電極，第２容量素子の第２電極および短絡部の構成を表す平面図である。
【図３９】図３７に続く工程を表す断面図である。
【図４０】図３９に続く工程を表す断面図である。
【図４１】図４０に続く工程を表す断面図である。
【図４２】図４１に続く工程を表す断面図である。
【図４３】図４２に続く工程を表す断面図である。
【図４４】図４３に続く工程を表す断面図である。
【図４５】本開示の第６の実施の形態に係る配線基板の容量素子の構成を表す断面図および平面図である。
【図４６】図４５に示した配線基板の製造方法を工程順に表す断面図である。
【図４７】図４６に続く工程を表す断面図である。
【図４８】図４７に続く工程を表す断面図である。
【発明を実施するための形態】
【００１５】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（誘電体膜に設けた開口部に短絡電極を形成し、この短絡電極を介して第１電極層からの第１引出線と第２電極層からの第２引出線を短絡させる短絡部を形成する例）
２．第２の実施の形態（レーザ照射により誘電体膜に損傷部を形成し、この損傷部を介して第１電極層からの第１引出線と第２電極層からの第２引出線を短絡させる短絡部を形成する例）
３．第３の実施の形態（誘電体膜に設けた開口部に金属箔と導電膜との接触部を形成し、この接触部を介して第１電極層からの第１引出線と第２電極層からの第２引出線を短絡させる短絡部を形成する例）
４．第４の実施の形態（第１引出線および第２引出線を形成せず、短絡部を第１電極層および第２電極層の内部に形成する例）
５．第５の実施の形態（極性が互いに逆になっている二つの容量素子を形成する例）
６．第６の実施の形態（第１電極層と第２電極層とを外装配線を介して短絡させる外装配線短絡部を形成し、実装後またはパッケージ後に外装配線短絡部を除去または切断する例）
【００１６】
（第１の実施の形態）
図１（Ａ）および図１（Ｂ）は、本開示の第１の実施の形態に係る配線基板の断面構成および平面構成をそれぞれ表したものである。この配線基板１は、例えば、容量素子１０を内蔵したプリント配線板などとして用いられるものである。容量素子１０は、例えば、誘電体膜１１の上面に第１極性（例えば＋）の第１電極層１２、誘電体膜１１の下面に第２極性（例えば−）の第２電極層１３を有している。容量素子１０は、矩形の枠部１４によって周囲を囲まれている。また、当然のことながら、配線基板１には、容量素子１０に本来必要な配線（図示せず）が別途設けられている。
【００１７】
以下の説明および図面では、第１電極層１２，誘電体膜１１および第２電極層１３の積層方向（図１（Ａ）の紙面において上下方向）をｚ方向、図１（Ａ）の紙面において左右方向をｘ方向、図１（Ａ）の紙面に直交する方向をｙ方向とする。
【００１８】
誘電体膜１１は、特に材料を限定するものではないが、比誘電率が高い結晶性誘電体膜、例えば、チタン酸ストロンチウム（ＳｒＴｉＯ３；ＳＴＯ），チタン酸バリウム（ＢａＴｉＯ３；ＢＴＯ）、チタン酸バリウムストロンチウム（ＢＳＴ）またはチタン酸ジルコン酸鉛（ＰＺＴ）により構成されていることが望ましい。容量素子１０を小型化すると共に高い容量値を得ることが可能となるからである。
【００１９】
第１電極層１２は、特に材料を限定するものではないが、例えば、銅，ニッケルなどの金属よりなる単層の導電膜、または複数の材料よりなる複数の導電膜の積層体である。第２電極層１３は、特に材料を限定するものではないが、例えば、銅，ニッケルなどの金属箔により構成されている。第２電極層１３は、図１（Ｂ）に示したように、ｘ方向の寸法が第１電極層１２よりも長くなっている。これは、下部電極となる第２電極層１３のビア電極（取り出し電極）３３を配線基板１の上部に形成することを考慮したものである。なお、第２電極層１３のビア電極３３は、配線基板１の下部に取り出すことも可能である。また、第２電極層１３は、ＧＮＤベタ面（図示せず）で他のパターンや他の容量ともつながっていて、容量素子１０の近傍で上下方向にビア電極を取り出す構成とすることも可能である。
【００２０】
枠部１４は、例えば、第１電極層１２と同層の導電膜、誘電体膜１１および第２電極層１３と同層の金属箔の積層構造を有している。枠部１４では、例えば、誘電体膜１１の上下の導電膜と金属箔とが短絡されると共にグランド電位とされている。
【００２１】
容量素子１０には銅箔よりなる配線層２１，プリプレグ（樹脂基板）２２および銅箔よりなる配線層２３が接合されており、これらがコア基板２０を構成している。コア基板２０の上部には、容量素子１０側から順に、例えば、プリプレグ３１と、銅箔よりなる配線層３２とを含む上層配線３０が設けられている。配線層３２は、第１電極層１２および第２電極層１３に接続されたビア電極（取出し電極）３３を含んでいる。コア基板２０の下部には、容量素子１０側から順に、プリプレグ４１と、銅箔よりなる配線層４２とを含む下層配線４０が設けられている。
【００２２】
容量素子１０の近傍には、開口５０が設けられている。開口５０は、例えば、上層配線３０および容量素子１０を貫通し、コア基板２０のプリプレグ２２に達している。この開口５０は、後述するように、第１電極層１２と第２電極層１３とを短絡させる短絡部を形成し、コア基板２０，上層配線３０および下層配線４０を形成したのち、短絡部を除去することにより形成されたものである。
【００２３】
第１電極層１２と開口５０との間には、図１（Ｂ）に示したように、第１引出線５１が設けられている。第２電極層１３と開口５０との間には、同じく図１（Ｂ）に示したように、第２引出線５２が設けられている。第１引出線５１と第２引出線５２とは、ｘｙ平面内において重ならない位置に配置されていることが好ましい。第１引出線５１と第２引出線５２とが重なり部分を持たないことで寄生容量が発生することを抑えることが可能となり、高精度な容量素子１０を実現可能となる。
【００２４】
この配線基板１は、例えば、次のようにして製造することができる。
【００２５】
図２ないし図９は、この配線基板１の製造方法を工程順に表したものである。まず、図２（Ａ）に示したように、金属箔１２Ａ上に誘電体膜１１および導電膜１３Ａを順に積層した容量素子材１０Ａを用意する。金属箔１２Ａは、上述した第２電極層１３と同様に、特に材料を限定するものではないが、例えば、銅，ニッケルなどの金属箔により構成されている。導電膜１３Ａは、上述した第１電極層１２と同様に、特に材料を限定するものではないが、例えば、銅，ニッケルなどの金属よりなる単層の導電膜、または複数の材料よりなる複数の導電膜の積層体である。
【００２６】
次いで、図２（Ｂ）に示したように、この容量素子材１０Ａの導電膜１３Ａ上に、所望の領域を開口したドライフィルム６１などを用いて、導電膜１３Ａを加工するためのマスクを形成する。
【００２７】
続いて、図２（Ｃ）に示したように、導電膜１３Ａを、例えば薬液を用いて加工し、ドライフィルム６１を除去する。これにより、図３に示したように、容量素子１０の第２電極層１３と、第２電極層１３から引き出された第２引出線５２と、第２引出線５２の先端のランド５２Ａとが形成される。
【００２８】
なお、ここではまず導電膜１３Ａをパターニングする場合について説明したが、金属箔１２Ａを先にパターニングすることも可能である。その後のハンドリングにおける強度を考慮すると、導電膜１３Ａを先にパターニングすることが望ましい。
【００２９】
そののち、図４（Ａ）および図４（Ｂ）に示したように、プリプレグ２２に、所望の領域を開口した銅箔２１Ａ、銅箔２１Ａの開口部に合わせた容量素子材１０Ａおよび銅箔２３Ａを、加圧プレス法などで張り合わせる。このとき、容量素子材１０Ａの張り合わせ面はパターニングを行った導電膜１３Ａ側とし、容量素子材１０Ａを銅箔２１Ａの開口部に位置合わせして張り合わせを行う。
【００３０】
プリプレグ２２に銅箔２１Ａ，２３Ａおよび容量素子材１０Ａを張り合わせたのち、図５（Ａ）に示したように、容量素子材１０Ａの金属箔１２Ａ上に、所望の領域を開口したドライフィルム６２などを用いて、金属箔１２Ａを加工するためのマスクを形成する。続いて、図５（Ｂ）に示したように、容量素子材１０Ａの金属箔１２Ａおよび誘電体膜１１を、例えば薬液を用いて加工し、金属箔１２Ａおよび誘電体膜１１に開口部５３Ａを設ける。この開口部５３Ａは、第２引出線５２の先端のランド５２Ａの上に設ける。そののち、図５（Ｃ）に示したように、開口部５３Ａに短絡電極５３を形成する。これにより、短絡電極５３を介して第２電極層１３と金属箔１２Ａとが短絡する。従って、これ以降の工程で静電気が逐電しても、短絡電極５３を介して電流が逃げることが可能となり、誘電体膜１１への損傷が抑えられる。
【００３１】
短絡電極５３を形成したのち、図６（Ａ）に示したように、容量素子材１０Ａの金属箔１２Ａ上に、所望の領域を開口したドライフィルム６３などを用いて、金属箔１２Ａを加工するためのマスクを形成する。そののち、図６（Ｂ）に示したように、金属箔１２Ａおよび銅箔２１Ａを、例えば薬液を用いて加工し、ドライフィルム６３を除去する。これにより、図７に示したように、容量素子１０の第１電極層１２と、第１電極層１２から引き出された第１引出線５１と、第１引出線５１の先端のランド５１Ａとが形成される。また、このとき、裏面の銅箔２３Ａの上にも同様にマスク（図示せず）を形成し、銅箔２３Ａの加工を行う。
【００３２】
第１電極層１２は、誘電体膜１１を間にして第２電極層１３に対向する位置に形成される。これにより、誘電体膜１１を間にして第１電極層１２および第２電極層１３を有する容量素子１０が形成される。
【００３３】
第１引出線５１は、ｘｙ平面において第２引出線５２と重ならない位置に配置される。これにより、第１引出線５１と第２引出線５２との間に寄生容量が発生することが抑えられる。
【００３４】
第１引出線５１の先端のランド５１Ａと、第２引出線５２の先端のランド５２Ａとは、ｘｙ平面において重なる位置に配置されると共に、短絡電極５３を介して短絡される。これにより、短絡電極５３を介して第１電極層１２と第２電極層１３とを短絡させる短絡部５０Ａが形成される。
【００３５】
また、銅箔２１Ａの加工により配線層２１が形成され、銅箔２３Ａの加工により配線層２３が形成される。これにより、図６（Ｂ）に示したように、容量素子１０，配線層２１，２３およびプリプレグ２２を含むコア基板２０が形成される。ここでは、第１電極層１２からの第１引出線５１と第２電極層１３からの第２引出線５２とが短絡部５０Ａの短絡電極５３を介して短絡されている。よって、静電気が逐電しても、短絡電極５３を介して電流が逃げることが可能となり、誘電体膜１１への損傷が抑えられる。
【００３６】
続いて、図８（Ａ）に示したように、コア基板２０にプリプレグ３１，４１および銅箔３２Ａ，４２Ａを張り合わせる。そののち、図８（Ｂ）に示したように、レーザ加工により銅箔３２Ａおよびプリプレグ３１に開口部３３Ａを設け、図８（Ｃ）に示したように、銅箔３２Ａの上面および開口部３３Ａの内部に、ビア電極材料膜３３Ｂを形成する。
【００３７】
そののち、図９（Ａ）に示したように、ビア電極材料膜３３Ｂ上に、所望の領域を開口したドライフィルム６４などを用いて、ビア電極材料膜３３Ｂおよび銅箔３２Ａを加工するためのマスクを形成する。そののち、同じく図９（Ａ）に示したように、ビア電極材料膜３３Ｂおよび銅箔３２Ａを、例えば薬液を用いて加工し、配線層３２およびビア電極３３を形成する。これにより、プリプレグ３１および配線層３２よりなる上層配線３０が形成される。図９（Ｂ）に示したように、ドライフィルム６４を除去する。
【００３８】
また、このとき、裏面の銅箔４２Ａの上にも同様にマスク（図示せず）を形成し、銅箔４２Ａの加工を行うことにより、配線層４２を形成する。これにより、プリプレグ４１および配線層４２よりなる下層配線４０が形成される。
【００３９】
上層配線３０および下層配線４０を形成したのち、図９（Ｃ）に示したように、レーザ加工またはドリル加工などの手法を用いて開口５０を設け、ランド５１Ａ，５２Ａおよび短絡電極５３よりなる短絡部５０Ａを除去する。
【００４０】
短絡部５０Ａを除去して開口５０を設けることにより、図１（Ｂ）に示したように、ｘｙ平面内で重なり合うランド５１Ａ，５２Ａが除去され、ｘｙ平面内で重ならない第１引出線５１および第２引出線５２のみが残るので、寄生容量の発生が抑えられる。また、ドリル加工などによる開口５０内の誘電体膜１１表面は、損傷を受けて荒れており、リーク電流が多い状態になっているおそれがある。ランド５１Ａ，５２Ａが残っている場合には、ここでも誘電体膜１１の損傷を受けた部分を介してリーク電流が発生する可能性がある。ｘｙ平面内で重なり合うランド５１Ａ，５２Ａが完全に除去されることにより、リーク電流の発生を抑え、容量素子１０の信頼性を向上させることが可能となる。
【００４１】
なお、開口５０はそのままの状態でも問題ないが、信頼性をより高めるためにはソルダレジストなどを用いて封止することが望ましい。
【００４２】
このように本実施の形態では、金属箔１２Ａ上に誘電体膜１１および導電膜１３Ａを順に有する容量素子材１０Ａを用い、誘電体膜１１を間にして第１電極層１２と第２電極層１３を有する容量素子１０を形成すると共に、第１電極層１２と第２電極層１３とを短絡させる短絡部５０Ａを形成し、上層配線３０および下層配線４０を形成したのちに短絡部５０Ａを除去するようにしている。よって、短絡部５０Ａを形成してから上層配線３０および下層配線４０を形成するまでの工程で静電気が逐電しても、短絡部５０Ａを介して電流が逃げることが可能となる。従って、容量素子材１０Ａの金属箔１２Ａまたは導電膜１３Ａを切断または加工して第１電極層１２または第２電極層１３を形成したのちも、誘電体膜１１への損傷を回避し、誘電体膜１１の静電破壊を抑えることが可能となる。
【００４３】
また、短絡部５０Ａを形成する際には、誘電体膜１１に設けた開口部５３Ａに短絡電極５３を形成し、この短絡電極５３を介して第１電極層１２と第２電極層１３とを短絡させるようにしたので、短絡部５０Ａを容易に形成することが可能となる。
【００４４】
（第２の実施の形態）
図１０ないし図１６は本開示の第２の実施の形態に係る配線基板１の製造方法を工程順に表したものである。この製造方法は、第１の実施の形態で説明した製造方法とは短絡部５０Ａの形成方法が異なるものである。すなわち、本実施の形態では、短絡部５０Ａを形成する際に、レーザ照射により誘電体膜１１に損傷部を形成し、この損傷部を介して第１電極１２からの第１引出線５１と第２電極１３からの第２引出線５２とを短絡させるようにしている。
【００４５】
まず、図１０（Ａ）に示したように、金属箔１２Ａ上に誘電体膜１１および導電膜１３Ａを順に積層した容量素子材１０Ａを用意する。次いで、第１の実施の形態と同様にして、図１０（Ｂ）に示したように、この容量素子材１０Ａの導電膜１３Ａ上に、所望の領域を開口したドライフィルム６１などを用いて、導電膜１３Ａを加工するためのマスクを形成する。続いて、図１０（Ｃ）に示したように、導電膜１３Ａを、例えば薬液を用いて加工し、ドライフィルム６１を除去する。これにより、図１１に示したように、容量素子１０の第２電極層１３と、第２電極層１３から引き出された第２引出線５２と、第２引出線５２の先端のランド５２Ａとが形成される。
【００４６】
なお、ここではまず導電膜１３Ａをパターニングする場合について説明したが、金属箔１２Ａを先にパターニングすることも可能である。その後のハンドリングにおける強度を考慮すると、導電膜１３Ａを先にパターニングすることが望ましい。
【００４７】
そののち、図１２（Ａ）および図１２（Ｂ）に示したように、プリプレグ２２に、所望の領域を開口した銅箔２１Ａ、銅箔２１Ａの開口部に合わせた容量素子材１０Ａおよび銅箔２３Ａを、加圧プレス法などで張り合わせる。このとき、容量素子材１０Ａの張り合わせ面はパターニングを行った導電膜１３Ａ側とし、容量素子材１０Ａを銅箔２１Ａの開口部に位置合わせして張り合わせを行う。
【００４８】
プリプレグ２２に銅箔２１Ａ，２３Ａおよび容量素子材１０Ａを張り合わせたのち、図１３（Ａ）に示したように、容量素子材１０Ａの金属箔１２Ａ上の所望の領域に、レーザビームＬＢなどのエネルギービームを照射することにより、照射部直下の誘電体膜１１に対して局所的・部分的に損傷を与え、誘電体膜１１に損傷部５４を形成する。この損傷部５４は、第２引出線５２の先端のランド５２Ａの上に設ける。損傷部５４は、膜質が悪化し、リーク電流を誘発する状態となり、損傷部５４を介して第２電極層１３と金属箔１２Ａとが短絡する。従って、これ以降の工程で静電気が逐電しても、損傷部５４を介して電流が逃げることが可能となり、誘電体膜１１への損傷が抑えられる。
【００４９】
損傷部５４を形成したのち、図１３（Ｂ）に示したように、容量素子材１０Ａの金属箔１２Ａ上に、所望の領域を開口したドライフィルム６３などを用いて、金属箔１２Ａを加工するためのマスクを形成する。そののち、図１３（Ｃ）に示したように、金属箔１２Ａおよび銅箔２１Ａを、例えば薬液を用いて加工し、ドライフィルム６３を除去する。これにより、図１４に示したように、容量素子１０の第１電極層１２と、第１電極層１２から引き出された第１引出線５１と、第１引出線５１の先端のランド５１Ａとが形成される。また、このとき、裏面の銅箔２３Ａの上にも同様にマスク（図示せず）を形成し、銅箔２３Ａの加工を行う。
【００５０】
第１電極層１２は、誘電体膜１１を間にして第２電極層１３に対向する位置に形成される。これにより、誘電体膜１１を間にして第１電極層１２および第２電極層１３を有する容量素子１０が形成される。
【００５１】
第１引出線５１は、ｘｙ平面において第２引出線５２と重ならない位置に配置される。これにより、第１引出線５１と第２引出線５２との間に寄生容量が発生することが抑えられる。
【００５２】
第１引出線５１の先端のランド５１Ａと、第２引出線５２の先端のランド５２Ａとは、ｘｙ平面において重なる位置に配置されると共に、損傷部５４を介して短絡される。これにより、損傷部５４を介して第１電極層１２と第２電極層１３とを短絡させる短絡部５０Ａが形成される。
【００５３】
また、銅箔２１Ａの加工により配線層２１が形成され、銅箔２３Ａの加工により配線層２３が形成される。これにより、図１３（Ｃ）に示したように、容量素子１０，配線層２１，２３およびプリプレグ２２を含むコア基板２０が形成される。ここでは、第１電極層１２からの第１引出線５１と第２電極層１３からの第２引出線５２とが短絡部５０Ａの損傷部５４を介して短絡されている。よって、静電気が逐電しても、損傷部５４を介して電流が逃げることが可能となり、誘電体膜１１への損傷が抑えられる。
【００５４】
続いて、図１５（Ａ）に示したように、コア基板２０にプリプレグ３１，４１および銅箔３２Ａ，４２Ａを張り合わせる。そののち、図１５（Ｂ）に示したように、レーザ加工により銅箔３２Ａおよびプリプレグ３１に開口部３３Ａを設け、図１５（Ｃ）に示したように、銅箔３２Ａの上面および開口部３３Ａの内部に、ビア電極材料膜３３Ｂを形成する。
【００５５】
そののち、図１６（Ａ）に示したように、ビア電極材料膜３３Ｂ上に、所望の領域を開口したドライフィルム６４などを用いて、ビア電極材料膜３３Ｂおよび銅箔３２Ａを加工するためのマスクを形成する。そののち、同じく図１６（Ａ）に示したように、ビア電極材料膜３３Ｂおよび銅箔３２Ａを、例えば薬液を用いて加工し、配線層３２およびビア電極３３を形成する。これにより、プリプレグ３１および配線層３２よりなる上層配線３０が形成される。図１６（Ｂ）に示したように、ドライフィルム６４を除去する。
【００５６】
また、このとき、裏面の銅箔４２Ａの上にも同様にマスク（図示せず）を形成し、銅箔４２Ａの加工を行うことにより、配線層４２を形成する。これにより、プリプレグ４１および配線層４２よりなる下層配線４０が形成される。
【００５７】
上層配線３０および下層配線４０を形成したのち、図１６（Ｃ）に示したように、レーザ加工またはドリル加工などの手法を用いて開口５０を設け、ランド５１Ａ，５２Ａおよび短絡電極５３よりなる短絡部５０Ａを除去する。
【００５８】
短絡部５０Ａを除去して開口５０を設けることにより、図１（Ｂ）に示したように、ｘｙ平面内で重なり合うランド５１Ａ，５２Ａが除去され、ｘｙ平面内で重ならない第１引出線５１および第２引出線５２のみが残るので、寄生容量の発生が抑えられる。また、ドリル加工などによる開口５０内の誘電体膜１１表面は、損傷を受けて荒れており、リーク電流が多い状態になっているおそれがある。ランド５１Ａ，５２Ａが残っている場合には、ここでも誘電体膜１１の損傷を受けた部分を介してリーク電流が発生する可能性がある。ｘｙ平面内で重なり合うランド５１Ａ，５２Ａが完全に除去されることにより、リーク電流の発生を抑え、容量素子１０の信頼性を向上させることが可能となる。
【００５９】
なお、開口５０はそのままの状態でも問題ないが、信頼性をより高めるためにはソルダレジストなどを用いて封止することが望ましい。
【００６０】
このように本実施の形態では、第１の実施の形態と同様に、金属箔１２Ａ上に誘電体膜１１および導電膜１３Ａを順に有する容量素子材１０Ａを用い、誘電体膜１１を間にして第１電極層１２と第２電極層１３を有する容量素子１０を形成すると共に、第１電極層１２と第２電極層１３とを短絡させる短絡部５０Ａを形成し、上層配線３０および下層配線４０を形成したのちに短絡部５０Ａを除去するようにしている。よって、短絡部５０Ａを形成してから上層配線３０および下層配線４０を形成するまでの工程で静電気が逐電しても、短絡部５０Ａを介して電流が逃げることが可能となる。従って、容量素子材１０Ａの金属箔１２Ａまたは導電膜１３Ａを切断または加工して第１電極層１２または第２電極層１３を形成したのちも、誘電体膜１１への損傷を回避し、誘電体膜１１の静電破壊を抑えることが可能となる。
【００６１】
また、短絡部５０Ａを形成する際には、レーザビームＬＢの照射により誘電体膜１１に損傷部５４を形成し、この損傷部５４を介して第１電極層１２と第２電極層１３とを短絡させるようにしたので、短絡部５０Ａを容易に形成することが可能となる。
【００６２】
（第３の実施の形態）
図１７ないし図２２は本開示の第３の実施の形態に係る配線基板１の製造方法を工程順に表したものである。この製造方法は、第１の実施の形態で説明した製造方法とは短絡部５０Ａの形成方法が異なるものである。すなわち、本実施の形態では、短絡部５０Ａを形成する際に、誘電体膜１１に設けた開口部に金属箔１２Ａと導電膜１３Ａとの接触部を形成し、この接触部を介して第１電極１２からの第１引出線５１と第２電極１３からの第２引出線５２とを短絡させるようにしている。
【００６３】
まず、図１７（Ａ）に示したように、上述した材料よりなる金属箔１２Ａの上に、上述した材料よりなる誘電体膜１１を有する基材１０Ｂを形成する。次いで、図１７（Ｂ）に示したように、誘電体膜１１上に、所望の領域を開口したドライフィルム６５などを用いて、誘電体膜１１を加工するためのマスクを形成する。続いて、同じく図１７（Ｂ）に示したように、ドライフィルム６５をマスクとして誘電体膜１１を加工し、誘電体膜１１に開口部５５Ａを設ける。ドライフィルム６５を除去する。
【００６４】
そののち、図１７（Ｃ）に示したように、誘電体膜１１の上に、上述した材料よりなる導電膜１３Ａを形成する。これにより、金属箔１２Ａ，誘電体膜１１および導電膜１３Ａを順に積層した容量素子材１０Ａが形成される。また、誘電体膜１１の開口部５５Ａには導電膜１３Ａが埋め込まれ、金属箔１２Ａと導電膜１３Ａとの接触部５５が形成される。すなわち、接触部５５を介して金属箔１２Ａと導電膜１３Ａとが短絡する。従って、これ以降の工程で静電気が逐電しても、接触部５５を介して電流が逃げることが可能となり、誘電体膜１１への損傷が抑えられる。
【００６５】
接触部５５を形成したのち、図１７（Ｄ）に示したように、導電膜１３Ａ上に、所望の領域を開口したドライフィルム６１などを用いて、導電膜１３Ａを加工するためのマスクを形成する。続いて、図１７（Ｄ）に示したように、導電膜１３Ａを、例えば薬液を用いて加工し、ドライフィルム６１を除去する。これにより、図１８に示したように、容量素子１０の第２電極層１３と、第２電極層１３から引き出された第２引出線５２と、第２引出線５２の先端のランド５２Ａとが形成される。ランド５２Ａは、接触部５５上に形成される。
【００６６】
なお、ここではまず導電膜１３Ａをパターニングする場合について説明したが、金属箔１２Ａを先にパターニングすることも可能である。その後のハンドリングにおける強度を考慮すると、導電膜１３Ａを先にパターニングすることが望ましい。
【００６７】
そののち、図１９（Ａ）および図１９（Ｂ）に示したように、プリプレグ２２に、所望の領域を開口した銅箔２１Ａ、銅箔２１Ａの開口部に合わせた容量素子材１０Ａおよび銅箔２３Ａを、加圧プレス法などで張り合わせる。このとき、容量素子材１０Ａの張り合わせ面はパターニングを行った導電膜１３Ａ側とし、容量素子材１０Ａを銅箔２１Ａの開口部に位置合わせして張り合わせを行う。
【００６８】
プリプレグ２２に銅箔２１Ａ，２３Ａおよび容量素子材１０Ａを張り合わせたのち、図１９（Ｃ）に示したように、容量素子材１０Ａの金属箔１２Ａ上に、所望の領域を開口したドライフィルム６３などを用いて、金属箔１２Ａを加工するためのマスクを形成する。そののち、図１９（Ｄ）に示したように、金属箔１２Ａおよび銅箔２１Ａを、例えば薬液を用いて加工し、ドライフィルム６３を除去する。これにより、図２０に示したように、容量素子１０の第１電極層１２と、第１電極層１２から引き出された第１引出線５１と、第１引出線５１の先端のランド５１Ａとが形成される。また、このとき、裏面の銅箔２３Ａの上にも同様にマスク（図示せず）を形成し、銅箔２３Ａの加工を行う。
【００６９】
第１電極層１２は、誘電体膜１１を間にして第２電極層１３に対向する位置に形成される。これにより、誘電体膜１１を間にして第１電極層１２および第２電極層１３を有する容量素子１０が形成される。
【００７０】
第１引出線５１は、ｘｙ平面において第２引出線５２と重ならない位置に配置される。これにより、第１引出線５１と第２引出線５２との間に寄生容量が発生することが抑えられる。
【００７１】
第１引出線５１の先端のランド５１Ａと、第２引出線５２の先端のランド５２Ａとは、ｘｙ平面において重なる位置に配置されると共に、接触部５５を介して短絡される。これにより、接触部５５を介して第１電極層１２と第２電極層１３とを短絡させる短絡部５０Ａが形成される。
【００７２】
また、銅箔２１Ａの加工により配線層２１が形成され、銅箔２３Ａの加工により配線層２３が形成される。これにより、図１９（Ｄ）に示したように、容量素子１０，配線層２１，２３およびプリプレグ２２を含むコア基板２０が形成される。ここでは、第１電極層１２からの第１引出線５１と第２電極層１３からの第２引出線５２とが短絡部５０Ａの接触部５５を介して短絡されている。よって、静電気が逐電しても、接触部５５を介して電流が逃げることが可能となり、誘電体膜１１への損傷が抑えられる。
【００７３】
続いて、図２１（Ａ）に示したように、コア基板２０にプリプレグ３１，４１および銅箔３２Ａ，４２Ａを張り合わせる。そののち、図２１（Ｂ）に示したように、レーザ加工により銅箔３２Ａおよびプリプレグ３１に開口部３３Ａを設け、図２１（Ｃ）に示したように、銅箔３２Ａの上面および開口部３３Ａの内部に、ビア電極材料膜３３Ｂを形成する。
【００７４】
そののち、図２２（Ａ）に示したように、ビア電極材料膜３３Ｂ上に、所望の領域を開口したドライフィルム６４などを用いて、ビア電極材料膜３３Ｂおよび銅箔３２Ａを加工するためのマスクを形成する。そののち、同じく図２２（Ａ）に示したように、ビア電極材料膜３３Ｂおよび銅箔３２Ａを、例えば薬液を用いて加工し、配線層３２およびビア電極３３を形成する。これにより、プリプレグ３１および配線層３２よりなる上層配線３０が形成される。図２２（Ｂ）に示したように、ドライフィルム６３を除去する。
【００７５】
また、このとき、裏面の銅箔４２Ａの上にも同様にマスク（図示せず）を形成し、銅箔４２Ａの加工を行うことにより、配線層４２を形成する。これにより、プリプレグ４１および配線層４２よりなる下層配線４０が形成される。
【００７６】
上層配線３０および下層配線４０を形成したのち、図２２（Ｃ）に示したように、レーザ加工またはドリル加工などの手法を用いて開口５０を設け、ランド５１Ａ，５２Ａおよび接触部５５よりなる短絡部５０Ａを除去する。
【００７７】
短絡部５０Ａを除去して開口５０を設けることにより、図１（Ｂ）に示したように、ｘｙ平面内で重なり合うランド５１Ａ，５２Ａが除去され、ｘｙ平面内で重ならない第１引出線５１および第２引出線５２のみが残るので、寄生容量の発生が抑えられる。また、ドリル加工などによる開口５０内の誘電体膜１１表面は、損傷を受けて荒れており、リーク電流が多い状態になっているおそれがある。ランド５１Ａ，５２Ａが残っている場合には、ここでも誘電体膜１１の損傷を受けた部分を介してリーク電流が発生する可能性がある。ｘｙ平面内で重なり合うランド５１Ａ，５２Ａが完全に除去されることにより、リーク電流の発生を抑え、容量素子１０の信頼性を向上させることが可能となる。
【００７８】
なお、開口５０はそのままの状態でも問題ないが、信頼性をより高めるためにはソルダレジストなどを用いて封止することが望ましい。
【００７９】
このように本実施の形態では、第１の実施の形態と同様に、金属箔１２Ａ上に誘電体膜１１および導電膜１３Ａを順に有する容量素子材１０Ａを用い、誘電体膜１１を間にして第１電極層１２と第２電極層１３を有する容量素子１０を形成すると共に、第１電極層１２と第２電極層１３とを短絡させる短絡部５０Ａを形成し、上層配線３０および下層配線４０を形成したのちに短絡部５０Ａを除去するようにしている。よって、短絡部５０Ａを形成してから上層配線３０および下層配線４０を形成するまでの工程で静電気が逐電しても、短絡部５０Ａを介して電流が逃げることが可能となる。従って、容量素子材１０Ａの金属箔１２Ａまたは導電膜１３Ａを切断または加工して第１電極層１２または第２電極層１３を形成したのちも、誘電体膜１１への損傷を回避し、誘電体膜１１の静電破壊を抑えることが可能となる。
【００８０】
また、容量素子材１０Ａを形成する際には、金属箔１２Ａ上に誘電体膜１１を有する基材１０Ｂを用い、誘電体膜１１に開口部５５Ａを設けたのちに導電膜１３Ａを形成することにより、開口部５５Ａに金属箔１２Ａと導電膜１３Ａとの接触部５５を形成するようにしたので、誘電体膜１１が薄膜である場合にも、容量素子材１０Ａの形成過程での誘電体膜１１の静電破壊を抑えることが可能となる。
【００８１】
更に、短絡部５０Ａを形成する際には、容量素子材１０Ａに設けた接触部５５を介して第１電極層１２と第２電極層１３とを短絡させるようにしたので、短絡部５０Ａを容易に形成することが可能となる。
【００８２】
（第４の実施の形態）
図２３（Ａ）および図２３（Ｂ）は本開示の第４の実施の形態に係る配線基板１Ａの断面構成および平面構成をそれぞれ表したものである。この配線基板１Ａは、第１引出線５１および第２引出線５２を設けず、開口５０を第１電極層１２および第２電極層１３の内部に設けるようにしたことを除いては、第１の実施の形態で説明した配線基板１と同一の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
【００８３】
容量素子１０，コア基板２０，上層配線３０および下層配線４０は、第１の実施の形態と同様に構成されている。
【００８４】
開口５０は、容量素子１０の第１電極層１２および第２電極層１３の内部に設けられている。これにより、本実施の形態では、第１引出線５１および第２引出線５２を不要とし、容量素子１０の占有面積を小さくすることが可能となる。
【００８５】
この配線基板１Ａは、例えば、次のようにして製造することができる。
【００８６】
図２４ないし図３０は、この配線基板１Ａの製造方法を工程順に表したものである。なお、この配線基板１Ａは、第１の実施の形態の短絡電極５３を有する短絡部５０Ａ、第２の実施の形態の損傷部５４を有する短絡部５０Ａ、または第３の実施の形態の接触部５５を有する短絡部５０Ａのいずれを用いても製造することが可能であるが、以下の説明では、例えば、第３の実施の形態の接触部５５を有する短絡部５０Ａを用いた場合について説明する。
【００８７】
まず、図２４（Ａ）に示したように、上述した材料よりなる金属箔１２Ａの上に、上述した材料よりなる誘電体膜１１を有する基材１０Ｂを形成する。次いで、図２４（Ｂ）に示したように、誘電体膜１１上に、所望の領域を開口したドライフィルム６５などを用いて、誘電体膜１１を加工するためのマスクを形成する。続いて、同じく図２４（Ｂ）に示したように、ドライフィルム６５をマスクとして誘電体膜１１を加工し、誘電体膜１１に開口部５５Ａを設ける。ドライフィルム６５を除去する。
【００８８】
そののち、図２４（Ｃ）に示したように、誘電体膜１１の上に、上述した材料よりなる導電膜１３Ａを形成する。これにより、金属箔１２Ａ，誘電体膜１１および導電膜１３Ａを順に積層した容量素子材１０Ａが形成される。また、誘電体膜１１の開口部５５Ａには導電膜１３Ａが埋め込まれ、金属箔１２Ａと導電膜１３Ａとの接触部５５が形成される。すなわち、接触部５５を介して金属箔１２Ａと導電膜１３Ａとが短絡する。従って、これ以降の工程で静電気が逐電しても、接触部５５を介して電流が逃げることが可能となり、誘電体膜１１への損傷が抑えられる。
【００８９】
接触部５５を形成したのち、図２４（Ｄ）に示したように、導電膜１３Ａ上に、所望の領域を開口したドライフィルム６１などを用いて、導電膜１３Ａを加工するためのマスクを形成する。続いて、図２４（Ｄ）に示したように、導電膜１３Ａを、例えば薬液を用いて加工し、ドライフィルム６１を除去する。これにより、図２５に示したように、容量素子１０の第２電極層１３が形成される。第２電極層１３は、接触部５５を含む領域に形成され、第２引出線５２およびランド５２Ａは形成されない。
【００９０】
なお、ここではまず導電膜１３Ａをパターニングする場合について説明したが、金属箔１２Ａを先にパターニングすることも可能である。その後のハンドリングにおける強度を考慮すると、導電膜１３Ａを先にパターニングすることが望ましい。
【００９１】
そののち、図２６（Ａ）および図２６（Ｂ）に示したように、プリプレグ２２に、所望の領域を開口した銅箔２１Ａ、銅箔２１Ａの開口部に合わせた容量素子材１０Ａおよび銅箔２３Ａを、加圧プレス法などで張り合わせる。このとき、容量素子材１０Ａの張り合わせ面はパターニングを行った導電膜１３Ａ側とし、容量素子材１０Ａを銅箔２１Ａの開口部に位置合わせして張り合わせを行う。
【００９２】
プリプレグ２２に銅箔２１Ａ，２３Ａおよび容量素子材１０Ａを張り合わせたのち、図２６（Ｃ）に示したように、容量素子材１０Ａの金属箔１２Ａ上に、所望の領域を開口したドライフィルム６３などを用いて、金属箔１２Ａを加工するためのマスクを形成する。そののち、図２６（Ｄ）に示したように、金属箔１２Ａおよび銅箔２１Ａを、例えば薬液を用いて加工し、ドライフィルム６３を除去する。これにより、図２７に示したように、容量素子１０の第１電極層１２が形成される。第１電極層１２は、接触部５５を含む領域に形成され、第１引出線５１およびランド５１Ａは形成されない。また、このとき、裏面の銅箔２３Ａの上にも同様にマスク（図示せず）を形成し、銅箔２３Ａの加工を行う。
【００９３】
第１電極層１２は、誘電体膜１１を間にして第２電極層１３に対向する位置に形成される。これにより、誘電体膜１１を間にして第１電極層１２および第２電極層１３を有する容量素子１０が形成される。また、第１電極層１２および第２電極層１３の内部には、接触部５５を介して第１電極層１２と第２電極層１３とを短絡させる短絡部５０Ａが形成される。
【００９４】
また、銅箔２１Ａの加工により配線層２１が形成され、銅箔２３Ａの加工により配線層２３が形成される。これにより、図２６（Ｄ）に示したように、容量素子１０，配線層２１，２３およびプリプレグ２２を含むコア基板２０が形成される。ここでは、第１電極層１２と第２電極層１３とが短絡部５０Ａの接触部５５を介して短絡されている。よって、静電気が逐電しても、接触部５５を介して電流が逃げることが可能となり、誘電体膜１１への損傷が抑えられる。
【００９５】
続いて、図２８（Ａ）に示したように、コア基板２０にプリプレグ３１，４１および銅箔３２Ａ，４２Ａを張り合わせる。そののち、図２８（Ｂ）に示したように、レーザ加工により銅箔３２Ａおよびプリプレグ３１に開口部３３Ａを設け、図２８（Ｃ）に示したように、銅箔３２Ａの上面および開口部３３Ａの内部に、ビア電極材料膜３３Ｂを形成する。
【００９６】
そののち、図２９（Ａ）に示したように、ビア電極材料膜３３Ｂ上に、所望の領域を開口したドライフィルム６４などを用いて、ビア電極材料膜３３Ｂおよび銅箔３２Ａを加工するためのマスクを形成する。そののち、同じく図２９（Ａ）に示したように、ビア電極材料膜３３Ｂおよび銅箔３２Ａを、例えば薬液を用いて加工し、配線層３２およびビア電極３３を形成する。これにより、プリプレグ３１および配線層３２よりなる上層配線３０が形成される。図２９（Ｂ）に示したように、ドライフィルム６４を除去する。
【００９７】
また、このとき、裏面の銅箔４２Ａの上にも同様にマスク（図示せず）を形成し、銅箔４２Ａの加工を行うことにより、配線層４２を形成する。これにより、プリプレグ４１および配線層４２よりなる下層配線４０が形成される。
【００９８】
上層配線３０および下層配線４０を形成したのち、図３０（Ａ）に示したように、レーザ加工またはドリル加工などの手法を用いてプリプレグ３１に開口５０Ｂを設ける。続いて、図３０（Ｂ）に示したように、更に薬液などを用いて第１電極層１２および誘電体膜１１をエッチングすることにより開口５０を設けると共に、接触部５５よりなる短絡部５０Ａを除去する。誘電体膜１１を薬液で除去することにより、開口５０内の誘電体膜１１の表面の損傷を抑え、リーク電流を小さくすることが可能となる。
【００９９】
短絡部５０Ａまたは開口５０を第１電極層１２および第２電極層１３の内部に設けることにより、図２３（Ｂ）に示したように、第１引出線５１および第２引出線５２を省略し、容量素子１０の占有面積を小さくすることが可能となる。
【０１００】
なお、開口５０，５０Ｂはそのままの状態でも問題ないが、信頼性をより高めるためにはソルダレジストなどを用いて封止することが望ましい。
【０１０１】
このように本実施の形態では、第１の実施の形態の効果に加えて、短絡部５０Ａを第１電極層１２および第２電極層１３の内部に設けるようにしたので、第１引出線５１および第２引出線５２を省略し、容量素子１０の占有面積を小さくすることが可能となる。
【０１０２】
（第５の実施の形態）
図３１および図３２は、本開示の第５の実施の形態に係る配線基板１Ｂの断面構成および平面構成をそれぞれ表したものである。この配線基板１Ｂは、第１容量素子７０Ａおよび第２容量素子７０Ｂを近接配置した構成を有している。
【０１０３】
第１容量素子７０Ａおよび第２容量素子７０Ｂは、例えば、同寸法の四角形（長方形）である。第１容量素子７０Ａは、誘電体膜１１の上面に第１極性（例えば＋）の第１電極層１２、誘電体膜１１の下面に第２極性（例えば−）の第２電極層１３を有している。第２容量素子７０Ｂは、誘電体膜１１の上面に第２極性（例えば−）の第２電極層１３、誘電体膜１１の下面に第１極性（例えば＋）の第１電極層１２を有している。
【０１０４】
誘電体膜１１，第１電極層１２および第２電極層１３は、第１の実施の形態と同様に構成されている。
【０１０５】
第１容量素子７０Ａの第１電極層１２と、第２容量素子７０Ｂの第１電極層１２とは、第１接続部１５で接続されている。第１容量素子７０Ａの第２電極層１３と、第２容量素子７０Ｂの第２電極層１３とは、第２接続部１６で接続されている。
【０１０６】
第１容量素子７０Ａおよび第２容量素子７０Ｂには銅箔よりなる配線層２１，プリプレグ（樹脂基板）２２および銅箔よりなる配線層２３が接合されており、これらがコア基板２０を構成している。コア基板２０の上部には、容量素子１０側から順に、例えば、プリプレグ３１と、銅箔よりなる配線層３２とを含む上層配線３０が設けられている。配線層３２は、第１電極層１２および第２電極層１３に接続されたビア電極（取出し電極）３３を含んでいる。コア基板２０の下部には、容量素子１０側から順に、プリプレグ４１と、銅箔よりなる配線層４２とを含む下層配線４０が設けられている。
【０１０７】
第１容量素子７０Ａの第１電極層１２と第２容量素子７０Ｂの第２電極層１３との間には、図３２（Ａ）に示したように、引き回し配線５６が設けられているが、この引き回し配線５６は開口５０により切断されている。開口５０は、例えば、上層配線３０，引き回し配線５６および誘電体膜１１を貫通し、コア基板２０のプリプレグ２２に達している。この開口５０は、後述するように、第１容量素子７０Ａの第１電極層１２と第２容量素子７０Ｂの第２電極層１３とを短絡させる短絡部として引き回し配線５６を形成し、コア基板２０，上層配線３０および下層配線４０を形成したのち、引き回し配線５６を切断することにより形成されたものである。
【０１０８】
この配線基板１Ｂは、例えば、次のようにして製造することができる。
【０１０９】
図３３ないし図４４は、この配線基板１Ｂの製造方法を工程順に表したものである。なお、図３３（Ａ）から図３５（Ｂ）までは、連続した異なる工程における同一の断面、具体的には図３２におけるＸＸＸＩＡ線における断面を表している。図３６から図４４までは、（Ａ）と（Ｂ）とは同一工程における異なる断面を表し、（Ａ）は図３２におけるＸＸＸＩＡ−ＸＸＸＩＡ線における断面、（Ｂ）は図３２におけるＸＸＸＩＢ−ＸＸＸＩＢ線における断面をそれぞれ表している。
【０１１０】
まず、図３３（Ａ）に示したように、上述した材料よりなる金属箔１２Ａ上に、上述した材料よりなる誘電体膜１１を有する基材１０Ｂを形成する。次いで、図３３（Ｂ）に示したように、誘電体膜１１上に、所望の領域を開口したドライフィルム６６などを用いて、誘電体膜１１を加工するためのマスクを形成する。続いて、同じく図３３（Ｂ）に示したように、ドライフィルム６６をマスクとして誘電体膜１１を加工し、誘電体膜１１に接続孔１１Ａを設ける。この接続孔１１Ａは、第１接続部１５および第２接続部１６を形成するためのものである。ドライフィルム６６を除去する。
【０１１１】
そののち、図３３（Ｃ）に示したように、誘電体膜１１の上に、上述した材料よりなる導電膜１３Ａを形成する。これにより、金属箔１２Ａ，誘電体膜１１および導電膜１３Ａを順に積層した容量素子材１０Ａが形成される。また、誘電体膜１１の開口部１１Ａには導電膜１３Ａが埋め込まれ、第１接続部１５および第２接続部１６が形成される。なお、図３３（Ｃ）では第１接続部１５のみを表している。
【０１１２】
第１接続部１５および第２接続部１６は、第３の実施の形態における接触部５５と同様の機能を有することが可能である。すなわち、第１接続部１５および第２接続部１６を介して金属箔１２Ａと導電膜１３Ａとが短絡する。従って、これ以降の工程で静電気が逐電しても、第１接続部１５および第２接続部１６を介して電流が逃げることが可能となり、誘電体膜１１への損傷が抑えられる。
【０１１３】
第１接続部１５および第２接続部１６を形成したのち、図３３（Ｄ）に示したように、導電膜１３Ａ上に、所望の領域を開口したドライフィルム６１などを用いて、導電膜１３Ａを加工するためのマスクを形成する。続いて、図３３（Ｅ）に示したように、導電膜１３Ａを、例えば薬液を用いて加工し、ドライフィルム６１を除去する。これにより、図３４に示したように、第１容量素子７０Ａの第２電極層１３および第２容量素子７０Ｂの第１電極層１２が形成される。
【０１１４】
なお、ここではまず導電膜１３Ａをパターニングする場合について説明したが、金属箔１２Ａを先にパターニングすることも可能である。その後のハンドリングにおける強度を考慮すると、導電膜１３Ａを先にパターニングすることが望ましい。
【０１１５】
そののち、図３５（Ａ）および図３５（Ｂ）に示したように、プリプレグ２２に、所望の領域を開口した銅箔２１Ａ、銅箔２１Ａの開口部に合わせた容量素子材１０Ａおよび銅箔２３Ａを、加圧プレス法などで張り合わせる。このとき、容量素子材１０Ａの張り合わせ面はパターニングを行った導電膜１３Ａ側とし、容量素子材１０Ａを銅箔２１Ａの開口部に位置合わせして張り合わせを行う。
【０１１６】
プリプレグ２２に銅箔２１Ａ，２３Ａおよび容量素子材１０Ａを張り合わせたのち、図３６に示したように、容量素子材１０Ａの金属箔１２Ａ上に、所望の領域を開口したドライフィルム６３などを用いて、金属箔１２Ａを加工するためのマスクを形成する。そののち、図３７に示したように、金属箔１２Ａおよび銅箔２１Ａを、例えば薬液を用いて加工し、ドライフィルム６３を除去する。これにより、図３８に示したように、第１容量素子７０Ａの第１電極層１２および第２容量素子７０Ｂの第２電極層１３と、引き回し配線５６とが形成される。また、このとき、裏面の銅箔２３Ａの上にも同様にマスク（図示せず）を形成し、銅箔２３Ａの加工を行う。
【０１１７】
第１容量素子７０Ａの第１電極層１２は、誘電体膜１１を間にして第１容量素子７０Ａの第２電極層１３に対向する位置に形成される。これにより、誘電体膜１１の上面に第１電極層１２、下面に第２電極層１３を有する第１容量素子７０Ａが形成される。
【０１１８】
第２容量素子７０Ｂの第２電極層１３は、誘電体膜１１を間にして第２容量素子７０Ｂの第１電極層１２に対向する位置に形成される。これにより、誘電体膜１１の上面に第２電極層１３，下面に第１電極層１２を有する第２容量素子７０Ｂが形成される。
【０１１９】
また、第１容量素子７０Ａの第１電極１２と、第２容量素子７０Ｂの第１電極１２とは、第１接続部１５を介して接続される。第１容量素子７０Ａの第２電極１３と、第２容量素子７０Ｂの第２電極１３とは、第２接続部１６を介して接続される。
【０１２０】
更に、第１容量素子７０Ａの第１電極層１２および第２容量素子７０Ｂの第２電極層１３は、引き回し配線５６を介して短絡される。これにより、引き回し配線５６を介して第１電極層１２と第２電極層１３とを短絡させる短絡部５０Ａが形成される。
【０１２１】
また、銅箔２１Ａの加工により配線層２１が形成され、銅箔２３Ａの加工により配線層２３が形成される。これにより、図３７に示したように、容量素子１０，配線層２１，２３およびプリプレグ２２を含むコア基板２０が形成される。ここでは、第１電極層１２と第２電極層１３とが短絡部５０Ａの引き回し配線５６を介して短絡されている。よって、静電気が逐電しても、引き回し配線５６を介して電流が逃げることが可能となり、誘電体膜１１への損傷が抑えられる。
【０１２２】
続いて、図３９に示したように、コア基板２０にプリプレグ３１，４１および銅箔３２Ａ，４２Ａを張り合わせる。そののち、図４０に示したように、レーザ加工により銅箔３２Ａおよびプリプレグ３１に開口部３３Ａを設け、図４１に示したように、銅箔３２Ａの上面および開口部３３Ａの内部に、ビア電極材料膜３３Ｂを形成する。
【０１２３】
そののち、図４２に示したように、ビア電極材料膜３３Ｂ上に、所望の領域を開口したドライフィルム６４などを用いて、ビア電極材料膜３３Ｂおよび銅箔３２Ａを加工するためのマスクを形成する。そののち、同じく図４２に示したように、ビア電極材料膜３３Ｂおよび銅箔３２Ａを、例えば薬液を用いて加工し、配線層３２およびビア電極３３を形成する。これにより、プリプレグ３１および配線層３２よりなる上層配線３０が形成される。図４３に示したように、ドライフィルム６４を除去する。
【０１２４】
また、このとき、裏面の銅箔４２Ａの上にも同様にマスク（図示せず）を形成し、銅箔４２Ａの加工を行うことにより、配線層４２を形成する。これにより、プリプレグ４１および配線層４２よりなる下層配線４０が形成される。
【０１２５】
上層配線３０および下層配線４０を形成したのち、図４４に示したように、レーザ加工またはドリル加工などの手法を用いて開口５０を設け、引き回し配線５６よりなる短絡部５０Ａを切断する。
【０１２６】
ここでは、引き回し配線５６を介して第１容量素子７０Ａの第１電極層１２と第２容量素子７０Ｂの第２電極層１３とを短絡する短絡部５０Ａを形成するようにしたので、第１容量素子７０Ａの第１電極層１２と第２容量素子７０Ｂの第２電極層１３とを同一面内で短絡させることが可能となる。よって、第１ないし第３の実施の形態のようなランド５１Ａ，５２Ａは不要となり、開口５０を小さく浅くすることが可能となる。また、引き回し配線５６は当然のことながら寄生容量を持たないという利点もある。
【０１２７】
なお、開口５０はそのままの状態でも問題ないが、信頼性をより高めるためにはソルダレジストなどを用いて封止することが望ましい。
【０１２８】
このように本実施の形態では、第１の実施の形態の効果に加えて、引き回し配線５６を介して第１容量素子７０Ａの第１電極層１２と第２容量素子７０Ｂの第２電極層１３とを短絡する短絡部５０Ａを形成するようにしたので、第１容量素子７０Ａの第１電極層１２と第２容量素子７０Ｂの第２電極層１３とを同一面内で短絡させることが可能となる。よって、第１ないし第３の実施の形態のようなランド５１Ａ，５２Ａは不要となり、開口５０を小さく浅くすることが可能となる。
【０１２９】
（第６の実施の形態）
図４５は、本開示の第６の実施の形態に係る配線基板１Ｃの断面構成を表したものである。この配線基板１Ｃは、外装配線となる上層配線３０の配線層３２に、外装配線短絡部８１およびこれを切断する開口８０を設けたことを除いては、第１の実施の形態の配線基板１と同様の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
【０１３０】
容量素子１０，コア基板２０，上層配線３０，下層配線４０および開口５０は、第１の実施の形態と同様に構成されている。なお、図４５には示されていないが、上層配線３０の配線層３２には、図１に示したビア電極３３が設けられている。
【０１３１】
開口８０は、例えば、上層配線３０のプリプレグ３１に達している。この開口８０は、後述するように、第１電極層１２と第２電極層１３とを短絡させる短絡部として外装配線短絡部８１を形成し、実装後またはパッケージ後に外装配線短絡部８１を切断することにより形成されたものである。外装配線短絡部８１を設けることにより、配線基板１Ｃの形成終了後（すなわち第１の実施の形態における開口５０の形成後）、例えば配線基板１Ｃの表面に部品を実装する工程、または配線基板１Ｃを別の基板に取り付けるパッケージング工程において生じうる、静電気による誘電体膜１１の破壊を抑えることが可能となる。例えば、配線基板１ＣがＬＳＩを搭載するインターポーザ基板である場合に、ＬＳＩを搭載した後に外装配線短絡部８１を切断することが可能となる。
【０１３２】
なお、図４５では、外装配線短絡部８１が上層配線３０の配線層３２に（すなわち、ビア電極３３と同層に）設けられている場合を表しているが、外装配線短絡部８１は配線層３２よりも更に上層に設けることも可能であることは言うまでもない。
【０１３３】
この配線基板１Ｃは、例えば、次のようにして製造することができる。
【０１３４】
図４６ないし図４８は、この配線基板１Ｃの製造方法を工程順に表したものである。なお、第１の実施の形態と重複する工程については、図２ないし図９を参照して説明する。また、以下の説明では、外装配線短絡部８１を上層配線３０の配線層３２に（すなわち、ビア電極３３と同層に）設ける場合について説明する。
【０１３５】
まず、第１の実施の形態と同様にして、図２（Ａ）に示した工程により、金属箔１２Ａ上に誘電体膜１１および導電膜１３Ａを順に有する容量素子材１０Ａを用意する。次いで、第１の実施の形態と同様にして、図２（Ｂ）に示した工程により、この容量素子材１０Ａの導電膜１３Ａ上に、所望の領域を開口したドライフィルム６１などを用いて、導電膜１３Ａを加工するためのマスクを形成する。続いて、第１の実施の形態と同様にして、図２（Ｃ）に示した工程により、導電膜１３Ａを、例えば薬液を用いて加工し、ドライフィルム６１を除去する。これにより、第１の実施の形態と同様にして、図３に示した工程により、容量素子１０の第２電極層１３と、第２電極層１３から引き出された第２引出線５２と、第２引出線５２の先端のランド５２Ａとが形成される。
【０１３６】
なお、ここではまず導電膜１３Ａをパターニングする場合について説明したが、金属箔１２Ａを先にパターニングすることも可能である。その後のハンドリングにおける強度を考慮すると、導電膜１３Ａを先にパターニングすることが望ましい。
【０１３７】
そののち、第１の実施の形態と同様にして、図４（Ａ）および図４（Ｂ）に示した工程により、プリプレグ２２に、所望の領域を開口した銅箔２１Ａ、銅箔２１Ａの開口部に合わせた容量素子材１０Ａおよび銅箔２３Ａを、加圧プレス法などで張り合わせる。このとき、容量素子材１０Ａの張り合わせ面はパターニングを行った導電膜１３Ａ側とし、容量素子材１０Ａを銅箔２１Ａの開口部に位置合わせして張り合わせを行う。
【０１３８】
プリプレグ２２に銅箔２１Ａ，２３Ａおよび容量素子材１０Ａを張り合わせたのち、第１の実施の形態と同様にして、図５（Ａ）に示した工程により、容量素子材１０Ａの金属箔１２Ａ上に、所望の領域を開口したドライフィルム６２などを用いて、金属箔１２Ａを加工するためのマスクを形成する。続いて、第１の実施の形態と同様にして、図５（Ｂ）に示した工程により、容量素子材１０Ａの金属箔１２Ａおよび誘電体膜１１を、例えば薬液を用いて加工し、金属箔１２Ａおよび誘電体膜１１に開口部５３Ａを設ける。この開口部５３Ａは、第２引出線５２の先端のランド５２Ａの上に設ける。そののち、第１の実施の形態と同様にして、図５（Ｃ）に示した工程により、開口部５３Ａに短絡電極５３を形成する。これにより、短絡電極５３を介して第２電極層１３と金属箔１２Ａとが短絡する。従って、これ以降の工程で静電気が逐電しても、短絡電極５３を介して電流が逃げることが可能となり、誘電体膜１１への損傷が抑えられる。
【０１３９】
短絡電極５３を形成したのち、第１の実施の形態と同様にして、図６（Ａ）に示した工程により、容量素子材１０Ａの金属箔１２Ａ上に、所望の領域を開口したドライフィルム６３などを用いて、金属箔１２Ａを加工するためのマスクを形成する。そののち、第１の実施の形態と同様にして、図６（Ｂ）に示した工程により、金属箔１２Ａおよび銅箔２１Ａを、例えば薬液を用いて加工し、ドライフィルム６３を除去する。これにより、第１の実施の形態と同様にして、図７に示した工程により、容量素子１０の第１電極層１２と、第１電極層１２から引き出された第１引出線５１と、第１引出線５１の先端のランド５１Ａとが形成される。また、このとき、裏面の銅箔２３Ａの上にも同様にマスク（図示せず）を形成し、銅箔２３Ａの加工を行う。
【０１４０】
第１電極層１２は、誘電体膜１１を間にして第２電極層１３に対向する位置に形成される。これにより、誘電体膜１１を間にして第１電極層１２および第２電極層１３を有する容量素子１０が形成される。
【０１４１】
第１引出線５１は、ｘｙ平面において第２引出線５２と重ならない位置に配置される。これにより、第１引出線５１と第２引出線５２との間に寄生容量が発生することが抑えられる。
【０１４２】
第１引出線５１の先端のランド５１Ａと、第２引出線５２の先端のランド５２Ａとは、ｘｙ平面において重なる位置に配置されると共に、短絡電極５３を介して短絡される。これにより、短絡電極５３を介して第１電極層１２と第２電極層１３とを短絡させる短絡部５０Ａが形成される。
【０１４３】
また、銅箔２１Ａの加工により配線層２１が形成され、銅箔２３Ａの加工により配線層２３が形成される。これにより、第１の実施の形態と同様にして、図６（Ｂ）に示した工程により、容量素子１０，配線層２１，２３およびプリプレグ２２を含むコア基板２０が形成される。ここでは、第１電極層１２からの第１引出線５１と第２電極層１３からの第２引出線５２とが短絡部５０Ａの短絡電極５３を介して短絡されている。よって、静電気が逐電しても、短絡電極５３を介して電流が逃げることが可能となり、誘電体膜１１への損傷が抑えられる。
【０１４４】
続いて、図４６（Ａ）に示したように、コア基板２０にプリプレグ３１，４１および銅箔３２Ａ，４２Ａを張り合わせる。そののち、図４６（Ｂ）に示したように、レーザ加工により銅箔３２Ａおよびプリプレグ３１に、外装配線短絡部８１のための開口部８１Ａを設ける。また、同一工程において、図８（Ｂ）に示したビア電極３３のための開口部３３Ａを設ける。続いて、図４６（Ｃ）に示したように、銅箔３２Ａの上面および開口部３３Ａ，８１Ａの内部に、ビア電極材料膜３３Ｂを形成する。
【０１４５】
そののち、図４７（Ａ）に示したように、ビア電極材料膜３３Ｂ上に、所望の領域を開口したドライフィルム６４などを用いて、ビア電極材料膜３３Ｂおよび銅箔３２Ａを加工するためのマスクを形成する。そののち、図４７（Ｂ）に示したように、ビア電極材料膜３３Ｂおよび銅箔３２Ａを、例えば薬液を用いて加工し、配線層３２，外装配線短絡部８１を形成する。また、同一工程において、図９（Ｂ）に示したビア電極３３を形成する。これにより、プリプレグ３１および配線層３２よりなる上層配線３０が形成される。ドライフィルム６４を除去する。
【０１４６】
また、このとき、裏面の銅箔４２Ａの上にも同様にマスク（図示せず）を形成し、銅箔４２Ａの加工を行うことにより、配線層４２を形成する。これにより、プリプレグ４１および配線層４２よりなる下層配線４０が形成される。
【０１４７】
上層配線３０および下層配線４０を形成したのち、図４７（Ｃ）に示したように、レーザ加工またはドリル加工などの手法を用いて開口５０を設け、ランド５１Ａ，５２Ａおよび短絡電極５３よりなる短絡部５０Ａを除去する。このとき、外装配線短絡部８１は切断しない。
【０１４８】
短絡部５０Ａを除去して開口５０を設けたのち、配線基板１Ｃの表面に部品を実装する工程、または配線基板１Ｃを別の基板に取り付けるパッケージ工程を行う。ここでは、第１電極層１２と第２電極層１３とが外装配線短絡部８１を介して短絡されているので、実装工程またはパッケージ工程において生じうる、静電気による誘電体膜１１の破壊が抑えられる。
【０１４９】
実装工程またはパッケージ工程を終了したのち、図４８に示したように、外装配線短絡部８１を切断して開口８０を形成する。
【０１５０】
なお、開口５０，８０はそのままの状態でも問題ないが、信頼性をより高めるためにはソルダレジストなどを用いて封止することが望ましい。
【０１５１】
このように本実施の形態では、第１の実施の形態の効果に加えて、外装配線短絡部８１を設けるようにしたので、配線基板１Ｃの形成終了後（すなわち第１の実施の形態における開口５０の形成後）、例えば配線基板１Ｃの表面に部品を実装する工程、または配線基板１Ｃを別の基板に取り付けるパッケージング工程において生じうる、静電気による誘電体膜１１の破壊を抑えることが可能となる。
【０１５２】
なお、本実施の形態では、短絡部５０Ａを第１の実施の形態の短絡電極５３を用いて形成した場合について説明したが、短絡部５０Ａは、第２の実施の形態の損傷部５４または第３の実施の形態の接触部５５を用いて形成することも可能である。また、第４の実施の形態と同様に短絡部５０Ａを第１電極層１２および第２電極層１３の内部に設けることも可能である。更に、本実施の形態は、第５の実施の形態と同様に極性が互いに逆になっている第１容量素子７０Ａおよび第２容量素子７０Ｂを近接して配置し、短絡部５０Ａとして引き出し配線５６を設ける場合にも適用可能である。
【０１５３】
以上、実施の形態を挙げて本開示を説明したが、本開示は上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態では、配線基板の構成を具体的に挙げて説明したが、全ての構成要素を備える必要はなく、また、他の構成要素を更に備えていてもよい。
【０１５４】
なお、本技術は以下のような構成を取ることも可能である。
（１）
金属箔上に誘電体膜および導電膜を順に有する容量素子材を用い、前記誘電体膜を間にして第１電極層と第２電極層とを有する容量素子、および前記第１電極層と前記第２電極層とを短絡させる短絡部を形成する工程と、
前記容量素子および前記短絡部の上層に、上層配線を形成する工程と、
前記上層配線を形成したのち、前記短絡部を除去または切断する工程と
を含む配線基板の製造方法。
（２）
前記容量素子および前記短絡部を形成する工程は、
前記導電膜を加工することにより前記第２電極層を形成する工程と、
前記誘電体膜に開口部を設け、前記開口部に短絡電極を設ける工程と、
前記金属箔を加工することにより前記第１電極層を形成すると共に、前記短絡電極を介して前記短絡部を形成する工程と
を含む前記（１）記載の配線基板の製造方法。
（３）
前記容量素子および前記短絡部を形成する工程は、
前記導電膜を加工することにより前記第２電極層を形成する工程と、
レーザ照射により前記誘電体膜に損傷部を形成する工程と、
前記金属箔を加工することにより前記第１電極層を形成すると共に、前記損傷部を介して前記短絡部を形成する工程と
を含む前記（１）記載の配線基板の製造方法。
（４）
前記容量素子および前記短絡部を形成する工程は、
前記金属箔上に前記誘電体膜を有する基材を用い、前記誘電体膜に開口部を設けたのち前記誘電体膜上に前記導電膜を形成することにより、前記開口部に前記金属箔と前記導電膜との接触部を有する前記容量素子材を形成する工程と、
前記導電膜を加工することにより前記第２電極層を形成する工程と、
前記金属箔を加工することにより前記第１電極層を形成すると共に、前記接触部を介して前記短絡部を形成する工程と
を含む前記（１）記載の配線基板の製造方法。
（５）
前記第１電極層と前記短絡部との間に第１引出線を形成し、
前記第２電極層と前記短絡部との間に第２引出線を形成し、
前記第１引出線と前記第２引出線とを、前記第１電極層，前記誘電体膜および前記第２電極層の積層方向に直交する平面内において重ならない位置に配置する
前記（２）ないし（４）のいずれか１項に記載の配線基板の製造方法。
（６）
前記短絡部を、前記第１電極層および前記第２電極層の内部に形成する
前記（２）ないし（５）のいずれか１項に記載の配線基板の製造方法。
（７）
前記容量素子として、前記誘電体膜の上面に前記第１電極層、前記誘電体膜の下面に前記第２電極層を有する第１容量素子と、前記誘電体膜の上面に前記第２電極層、前記誘電体膜の下面に前記第１電極層を有する第２容量素子とを形成し、
前記短絡部として、前記第１容量素子の前記第１電極層と前記第２容量素子の前記第２電極層とを接続する引き回し配線を形成する
前記（１）記載の配線基板の製造方法。
（８）
前記短絡部を、ドリル加工，レーザ加工またはエッチングを用いて除去または切断する
前記（１）ないし（７）のいずれか１項に記載の配線基板の製造方法。
（９）
前記上層配線を形成する工程において、前記第１電極層と前記第２電極層とを外装配線を介して短絡させる外装配線短絡部を形成し、実装後またはパッケージ後に前記外装配線短絡部を除去または切断する
前記（１）ないし（８）のいずれか１項に記載の配線基板の製造方法。
（１０）
前記誘電体膜は、チタン酸ストロンチウム（ＳｒＴｉＯ３；ＳＴＯ），チタン酸バリウム（ＢａＴｉＯ３；ＢＴＯ）、チタン酸バリウムストロンチウム（ＢＳＴ）またはチタン酸ジルコン酸鉛（ＰＺＴ）により構成されている
前記（１）ないし（９）のいずれか１項に記載の配線基板の製造方法。
【符号の説明】
【０１５５】
１，１Ａ〜１Ｃ…配線基板、１０…容量素子、１０Ａ…容量素子材、１０Ｂ…基材、１１…誘電体膜、１２…第１電極層、１３…第２電極層、１４…枠部、１５…第１接続部、１６…第２接続部、２０…コア基板、２１，２３，３２，４２…配線層、２２，３１，４１…プリプレグ、３０…上層配線、３３…ビア電極、４０…下層配線、５０，８０…開口、５１…第１引出線、５２…第２引出線、５３…短絡電極、５４…損傷部、５５…接触部、５６…引き回し配線、７０Ａ…第１容量素子、７０Ｂ…第２容量素子、８１…外装配線短絡部。
【図１】
2013122999.tif 000003
【図２】
2013122999.tif 000004
【図３】
2013122999.tif 000005
【図４】
2013122999.tif 000006
【図５】
2013122999.tif 000007
【図６】
2013122999.tif 000008
【図７】
2013122999.tif 000009
【図８】
2013122999.tif 000010
【図９】
2013122999.tif 000011
【図１０】
2013122999.tif 000012
【図１１】
2013122999.tif 000013
【図１２】
2013122999.tif 000014
【図１３】
2013122999.tif 000015
【図１４】
2013122999.tif 000016
【図１５】
2013122999.tif 000017
【図１６】
2013122999.tif 000018
【図１７】
2013122999.tif 000019
【図１８】
2013122999.tif 000020
【図１９】
2013122999.tif 000021
【図２０】
2013122999.tif 000022
【図２１】
2013122999.tif 000023
【図２２】
2013122999.tif 000024
【図２３】
2013122999.tif 000025
【図２４】
2013122999.tif 000026
【図２５】
2013122999.tif 000027
【図２６】
2013122999.tif 000028
【図２７】
2013122999.tif 000029
【図２８】
2013122999.tif 000030
【図２９】
2013122999.tif 000031
【図３０】
2013122999.tif 000032
【図３１】
2013122999.tif 000033
【図３２】
2013122999.tif 000034
【図３３】
2013122999.tif 000035
【図３４】
2013122999.tif 000036
【図３５】
2013122999.tif 000037
【図３６】
2013122999.tif 000038
【図３７】
2013122999.tif 000039
【図３８】
2013122999.tif 000040
【図３９】
2013122999.tif 000041
【図４０】
2013122999.tif 000042
【図４１】
2013122999.tif 000043
【図４２】
2013122999.tif 000044
【図４３】
2013122999.tif 000045
【図４４】
2013122999.tif 000046
【図４５】
2013122999.tif 000047
【図４６】
2013122999.tif 000048
【図４７】
2013122999.tif 000049
【図４８】
2013122999.tif 000050