(57)【要約】【課題】高精度に形成された信頼線の高い配線層を備える半導体装置を提供する。【解決手段】半導体装置１０は、樹脂層１１、樹脂層１１表面に設けられた金属膜１２、金属膜１２表面に設けられた絶縁膜１３、並びに樹脂層１１の凹部１１ａ及び凹部１１ｂに設けられた半導体素子１４Ａ及び半導体素子１４Ｂを含む。半導体素子１４Ａ及び半導体素子１４Ｂ並びに絶縁膜１３上に、導電部１５ａを有する配線層１５が設けられる。樹脂層１１の上に金属膜１２及び絶縁膜１３が設けられることで、配線層１５が設けられる面内の反射率差が低減され、フォトリソグラフィ技術等を用いて形成される配線層１５の精度、信頼性が向上する。【選択図】図１
2013187434.tif 000002
【特許請求の範囲】
【請求項１】
凹部を有する樹脂層と、
前記樹脂層の表面に配設された金属膜と、
前記金属膜の表面に配設された絶縁膜と、
前記凹部に配設された半導体素子と、
前記半導体素子上及び前記絶縁膜上に配設され、前記半導体素子に電気的に接続された導電部を有する配線層と
を含む
ことを特徴とする半導体装置。
【請求項２】
前記導電部は、前記半導体素子上から前記絶縁膜上に延在された導電パターンを含む
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体素子は、前記配線層が配設された面と反対側の面が露出する
ことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
支持体上に半導体素子を配設する工程と、
前記半導体素子が配設された前記支持体上に絶縁膜を配設する工程と、
前記絶縁膜上に金属膜を配設する工程と、
前記金属膜上に樹脂層を配設し、前記半導体素子を前記樹脂層で封止する工程と、
前記半導体素子及び前記絶縁膜から前記支持体を分離する工程と、
前記支持体が分離された前記半導体素子上及び前記絶縁膜上に、前記半導体素子に電気的に接続された導電部を有する配線層を配設する工程と
を含む
ことを特徴とする半導体装置の製造方法。
【請求項５】
前記配線層を配設する工程後、前記半導体素子及び前記導電部の周囲で前記樹脂層及び前記配線層を切断する工程を更に含む
ことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
凹部を有する樹脂層と、前記樹脂層の表面に配設された金属膜と、前記金属膜の表面に配設された絶縁膜と、前記凹部に配設された半導体素子と、前記半導体素子上及び前記絶縁膜上に配設され、前記半導体素子に電気的に接続された導電部を有する配線層とを含む半導体装置と、
前記半導体装置の前記配線層側に配設され、前記導電部に電気的に接続された電子部品と
を含む
ことを特徴とする電子装置。
【請求項７】
複数の凹部を有する樹脂層と、
前記樹脂層の表面に配設された金属膜と、
前記金属膜の表面に配設された絶縁膜と、
前記複数の凹部にそれぞれ配設された複数の半導体素子と
を含む
ことを特徴とする基板。
【請求項８】
前記複数の半導体素子上及び前記絶縁膜上に配設され、前記複数の半導体素子に電気的に接続された導電部を有する配線層を更に含む
ことを特徴とする請求項７に記載の基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法、半導体装置を含む電子装置、及び半導体装置の製造に用いる基板に関する。
【背景技術】
【０００２】
半導体装置に関し、複数の半導体素子（半導体チップ）を樹脂で封止して１つのパッケージとしてモジュール化する擬似ＳＯＣ（System On Chip）技術（ＭＣＰ（Multi Chip Package）技術の一種）が知られている。このほか、半導体チップの領域（チップエリア）外に端子を引き出すＷＬＰ（Wafer Level Package）技術、所謂ファンアウト（Fan-out）ＷＬＰ技術も知られている。
【０００３】
これらの技術では、例えば、支持体上に半導体チップを配置し、半導体チップを樹脂で封止した基板（擬似ウェハ等と称される）を形成し、基板から支持体を分離し、支持体を分離した基板上（支持体が分離された面上）に配線層を配設する方法が採用される。配線層は、フォトリソグラフィ技術、エッチング技術、各種成膜技術等を用いて形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３３５６２９号公報
【特許文献２】特開２００７−２６０８６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の方法では、配線層を配設する面（支持体が分離された面）に、半導体材料や金属等の配線材料が用いられている半導体チップの領域と、半導体チップを封止している樹脂の領域とが存在する。そのため、フォトリソグラフィ技術を用いて配線層を形成する際、半導体チップの領域と樹脂の領域との露光光の反射率の違いから、形成されるパターンの形状にばらつきが生じ、配線層を精度良く形成することができない場合があった。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、凹部を有する樹脂層と、前記樹脂層の表面に配設された金属膜と、前記金属膜の表面に配設された絶縁膜と、前記凹部に配設された半導体素子と、前記半導体素子上及び前記絶縁膜上に配設され、前記半導体素子に電気的に接続された導電部を有する配線層とを含む半導体装置が提供される。
【０００７】
更に、本発明の一観点によれば、支持体上に半導体素子を配設する工程と、前記半導体素子が配設された前記支持体上に絶縁膜を配設する工程と、前記絶縁膜上に金属膜を配設する工程と、前記金属膜上に樹脂層を配設し、前記半導体素子を前記樹脂層で封止する工程と、前記半導体素子及び前記絶縁膜から前記支持体を分離する工程と、前記支持体が分離された前記半導体素子上及び前記絶縁膜上に、前記半導体素子に電気的に接続された導電部を有する配線層を配設する工程とを含む半導体装置の製造方法が提供される。
【０００８】
また、本発明の一観点によれば、上記のような半導体装置を備える電子装置が提供される。
更にまた、本発明の一観点によれば、複数の凹部を有する樹脂層と、前記樹脂層の表面に配設された金属膜と、前記金属膜の表面に配設された絶縁膜と、前記複数の凹部にそれぞれ配設された複数の半導体素子とを含む基板が提供される。
【発明の効果】
【０００９】
開示の技術によれば、半導体素子が配設された樹脂層の上に金属膜及び絶縁膜が積層されることで、配線層が配設される面における反射率差が低減され、精度良く配線層が配設された半導体装置が実現可能になる。
【００１０】
また、精度良く配線層が配設された半導体装置を備える電子装置が実現可能になる。
【図面の簡単な説明】
【００１１】
【図１】半導体装置の一例を示す図である。
【図２】別形態の半導体装置の一例を示す図である。
【図３】半導体装置の別例を示す図である。
【図４】擬似ウェハ形成工程の説明図（その１）である。
【図５】擬似ウェハ形成工程の説明図（その２）である。
【図６】擬似ウェハの一例を示す図である。
【図７】配線層形成工程の説明図（その１）である。
【図８】配線層形成工程の説明図（その２）である。
【図９】配線層形成工程の説明図（その３）である。
【図１０】フォトリソグラフィ工程の一例の説明図である。
【図１１】個片化工程の説明図である。
【図１２】別形態の擬似ウェハの一例を示す図である。
【図１３】フォトレジストパターンの一例を示す図である。
【図１４】配線層形成工程の別例の説明図（その１）である。
【図１５】配線層形成工程の別例の説明図（その２）である。
【図１６】配線層形成工程の別例の説明図（その３）である。
【図１７】半導体装置製造方法の別例の説明図（その１）である。
【図１８】半導体装置製造方法の別例の説明図（その２）である。
【図１９】電子装置の一例を示す図である。
【発明を実施するための形態】
【００１２】
図１は半導体装置の一例を示す図である。尚、図１には、半導体装置の一例の断面を模式的に図示している。
図１に示す半導体装置１０は、擬似ＳＯＣ技術を採用した半導体装置の一例である。半導体装置１０は、樹脂層１１、金属膜１２、絶縁膜１３、半導体素子１４Ａ及び半導体素子１４Ｂ、並びに配線層１５を有している。
【００１３】
樹脂層１１には、半導体装置製造分野で利用される、様々な非導電性の封止材料を用いることができる。樹脂層１１には、非導電性のフィラー、例えば、アルミナ、シリカ、水酸化アルミニウム、窒化アルミニウム等の無機フィラーを含有する封止材料が用いられてもよい。
【００１４】
樹脂層１１は、ここでは一例として表面側に２つの凹部１１ａ及び凹部１１ｂを有している。このような凹部１１ａ及び凹部１１ｂを有する樹脂層１１の表面に、その凹凸に沿って、金属膜１２が設けられている。金属膜１２の表面には、その凹凸に沿って、絶縁膜１３が設けられている。このように金属膜１２及び絶縁膜１３が積層された樹脂層１１の凹部１１ａ及び凹部１１ｂにそれぞれ、ベアチップ等の半導体素子１４Ａ及び半導体素子１４Ｂが設けられている。半導体素子１４Ａと半導体素子１４Ｂには、例えば、互いに異なる種類の半導体素子が用いられる。
【００１５】
そして、絶縁膜１３、半導体素子１４Ａ及び半導体素子１４Ｂの上に、半導体素子１４Ａの電極１４ａ及び半導体素子１４Ｂの電極１４ｂに電気的に接続された導電部１５ａ（配線１５ａａ及びビア１５ａｂ）を絶縁部１５ｂ内に有する配線層１５が設けられている。配線層１５は、フォトリソグラフィ技術、エッチング技術、各種成膜技術等を用いて形成される。配線層１５の最上層の配線１５ａａは、外部接続端子となる一部を除いて保護膜１５ｃで覆われる。
【００１６】
尚、配線層１５の形成方法、配線層１５を含む半導体装置１０の製造方法の詳細については後述する。
このように半導体装置１０の半導体素子１４Ａ及び半導体素子１４Ｂが配置されている領域は、裏面側から、樹脂層１１、金属膜１２、絶縁膜１３、そして半導体素子１４Ａ及び半導体素子１４Ｂが順に積層された構造になっている。一方、半導体素子１４Ａ及び半導体素子１４Ｂが配置されていない領域は、裏面側から、樹脂層１１、金属膜１２、絶縁膜１３が順に積層された構造になっている。半導体装置１０では、半導体素子１４Ａ及び半導体素子１４Ｂが配置されていない領域が、このように樹脂層１１の上に金属膜１２、絶縁膜１３が積層された構造とされていることで、配線層１５が形成される面における反射率差が低減されている。
【００１７】
ここで比較のため、別形態の半導体装置の一例を図２に示す。
図２に示す半導体装置１００は、樹脂層１１の凹部１１ａ及び凹部１１ｂにそれぞれ半導体素子１４Ａ及び半導体素子１４Ｂが設けられ、樹脂層１１、半導体素子１４Ａ及び半導体素子１４Ｂの上に配線層１５が設けられた構造を有している。この図２に示す半導体装置１００には、図１に示した半導体装置１０が備えるような金属膜１２及び絶縁膜１３は設けられていない。
【００１８】
図１に示した半導体装置１０、図２に示した半導体装置１００の半導体素子１４Ａ及び半導体素子１４Ｂには、シリコン（Ｓｉ）等の半導体材料やアルミニウム（Ａｌ）等の配線材料が用いられている。これらの材料は、配線層１５を形成する際のフォトリソグラフィ工程で使用する露光光に対して一定の反射率を有する。例えば、露光光にｉ線を用いる場合、Ｓｉのｉ線の反射率は６０％程度、Ａｌのｉ線の反射率は９０％程度である。一方、樹脂層１１は、ｉ線のような露光光を透過する（露光光に対して透明である）性質を有している場合が多く、樹脂層１１の表面では露光光の反射がないか、或いは半導体素子１４Ａ及び半導体素子１４Ｂに比べて露光光の反射量が大幅に少なくなる傾向がある。
【００１９】
図２に示した半導体装置１００の場合、樹脂層１１が半導体素子１４Ａ及び半導体素子１４Ｂと共に露出する面上に、フォトリソグラフィ技術を用いて配線層１５が形成される。その際は、樹脂層１１の領域と半導体素子１４Ａ及び半導体素子１４Ｂの領域との反射率の差から、両領域のフォトレジストに与えられる露光量には差が生じてくる。例えば、ポジ型のフォトレジストを用いた場合、比較的反射の大きい半導体素子１４Ａ及び半導体素子１４Ｂの領域上では、与えられる露光量が多くなり、パターン形状は、溝パターンは広がり、残し線パターンは細くなる傾向がある。逆に、比較的反射の小さい樹脂層１１の領域上では、溝パターンは狭くなり、残し線パターンは太くなる傾向がある。そのため、配線層１５の配線１５ａａを、半導体素子１４Ａ及び半導体素子１４Ｂの領域上から樹脂層１１の領域上に跨って形成するような場合には、その配線幅にばらつきが生じるようになる。
【００２０】
このような配線幅のばらつきは、配線の信頼性を低下させる一因となり得る。例えば、隣接配線間の間隔が狭まった箇所ができてしまい、そこが電界集中箇所となり、配線材料の拡散や断線が発生する場合がある。上記のような半導体装置１００や半導体装置１０では、配線幅３μｍ以下、例えば配線幅１μｍ程度といった比較的微細な配線が形成される場合もあり、このような配線を形成する場合には、その配線幅のばらつきが、その信頼性に与える影響が大きくなり易い。
【００２１】
一方、図１に示した半導体装置１０では、樹脂層１１上に金属膜１２、絶縁膜１３が順に積層された構造が設けられている。これにより、配線層１５の形成時に樹脂層１１上方の領域に照射される露光光は、絶縁膜１３と金属膜１２のうち少なくとも金属膜１２において、金属膜１２を設けなかった場合よりも、一定量反射されるようになる。即ち、半導体素子１４Ａ及び半導体素子１４Ｂが配置されている領域と、配置されていない領域が、いずれも一定の反射特性を示すようになり、金属膜１２、絶縁膜１３を設けなかった場合に比べ、配線層１５を形成する面内の反射率差が低減されるようになる。その結果、上記半導体装置１００の製造時には生じ得た、配線層１５の配線形状、配線幅のばらつきが、効果的に抑制されるようになり、信頼性の高い配線層１５を備える半導体装置１０が実現可能になる。
【００２２】
また、半導体装置１０では、このように内部に金属膜１２を設けることで、それを設けなかった場合に比べて、半導体装置１０内部に静電気が溜まり難くなる。そのため、静電気による素子破壊を効果的に抑制することが可能になる。
【００２３】
金属膜１２上に設ける絶縁膜１３は、金属膜１２を保護し、金属膜１２の金属成分が、配線層１５や半導体素子１４Ａ及び半導体素子１４Ｂに拡散するのを抑制する役割を果たす。また、金属膜１２の表面に絶縁膜１３を設けることで、半導体素子１４Ａ及び半導体素子１４Ｂ上から絶縁膜１３上に、それらの上に他の絶縁膜を設けることなく、配線層１５の導電部１５ａを形成することができる。半導体素子１４Ａの電極１４ａ及び半導体素子１４Ｂの電極１４ｂは、半導体素子１４Ａ及び半導体素子１４Ｂの各配線層の絶縁部（図示せず）から露出する構造となっており、また、金属膜１２は、絶縁膜１３で覆われた構造となっているためである。
【００２４】
上記のような半導体装置１０の金属膜１２には、配線層１５の形成時に使用する露光光を一定量以上反射することができる金属材料が用いられる。例えば、配線層１５の形成時に使用する露光光を少なくとも２０％以上反射することのできる金属材料が用いられる。また、金属膜１２には、半導体装置１０の製造工程の複雑化を抑える等の観点から、配線層１５の導電部１５ａに用いられる金属材料を用いることが好ましい。金属膜１２には、例えば、銅（Ｃｕ）、Ａｌ、チタン（Ｔｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、金（Ａｕ）等を用いることができる。例えば、金属膜１２にＣｕを用い、露光光にｉ線を使用する場合、半導体素子１４Ａ及び半導体素子１４Ｂの反射率は概ね６０％程度であり、Ｃｕの金属膜１２の反射率は概ね５０％程度であるため、配線層１５を形成する面内の反射率の均一化が図られる。金属膜１２を設けることで、配線層１５が形成される面全体の反射率を４０％〜９０％とすることが可能である。
【００２５】
金属膜１２の膜厚は、例えば、０．２μｍ〜５０μｍとすることができる。金属膜１２の膜厚が０．２μｍよりも薄い場合には、露光光の一定の反射率が得られない可能性がある。金属膜１２の膜厚が５０μｍよりも厚い場合には、金属膜１２によって半導体装置１０内に生じる応力が大きくなり、半導体装置１０（或いはその製造過程の擬似ウェハ）の破壊を招き易くなる可能性がある。
【００２６】
半導体装置１０の絶縁膜１３には、例えば、配線層１５の形成時に使用する露光光を透過する材料が用いられる。絶縁膜１３には、例えば、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）等の無機系絶縁材料のほか、ポリフェノール系樹脂等の有機系樹脂材料を用いることができる。尚、絶縁膜１３には、絶縁性を有し、配線層１５の形成時に使用する露光光を一定量反射するような材料を用いることもできる。
【００２７】
絶縁膜１３の膜厚は、例えば、１μｍ〜１００μｍとすることができる。絶縁膜１３の膜厚が１μｍよりも薄い場合には、金属膜１２の金属成分の拡散を十分に抑制できない可能性がある。絶縁膜１３の膜厚が１００μｍよりも厚い場合には、絶縁膜１３によって半導体装置１０内に生じる応力が大きくなり、半導体装置１０（或いはその製造過程の擬似ウェハ）の破壊を招き易くなったり、露光光の散乱を招き易くなったりする可能性がある。
【００２８】
以上述べたように、図１に示した半導体装置１０では、半導体素子１４Ａ及び半導体素子１４Ｂが凹部１１ａ及び凹部１１ｂに設けられる樹脂層１１の表面に金属膜１２及び絶縁膜１３を設ける。これにより、配線層１５の配線形状、配線幅のばらつきが効果的に抑制された、信頼性の高い配線層１５を備える半導体装置１０が実現される。また、静電気による素子破壊が効果的に抑制される半導体装置１０が実現される。
【００２９】
尚、ここでは樹脂層１１内に２つの半導体素子１４Ａ及び半導体素子１４Ｂを設ける場合を例にして述べたが、樹脂層１１内に設ける半導体素子の個数はこれに限定されるものではない。また、樹脂層１１内には、半導体素子のほか、チップコンデンサ等の他の電子部品（チップ部品）が半導体素子と並設されるように配置されてもよい。
【００３０】
以上の説明では、擬似ＳＯＣ技術を採用した半導体装置１０を例にしたが、ファンアウトＷＬＰ技術を採用した半導体装置でも同様に、上記のような金属膜１２及び絶縁膜１３を適用することができる。
【００３１】
図３は半導体装置の別例を示す図である。尚、図３には、半導体装置の別例の断面を模式的に図示している。
図３に示す半導体装置１０ａは、ファンアウトＷＬＰ技術を採用した半導体装置の一例であって、樹脂層１１、金属膜１２、絶縁膜１３、半導体素子１４Ｃ、及び配線層１５を有している。
【００３２】
樹脂層１１は、凹部１１ｃを有し、樹脂層１１の表面に金属膜１２が設けられ、金属膜１２の表面に絶縁膜１３が設けられている。金属膜１２及び絶縁膜１３が設けられた樹脂層１１の凹部１１ｃに、半導体素子１４Ｃが設けられている。そして、絶縁膜１３及び半導体素子１４Ｃの上に、半導体素子１４Ｃの電極１４ｃに電気的に接続された導電部１５ａ（配線１５ａａ、ビア１５ａｂ）を有する配線層１５が設けられている。導電部１５ａは、半導体素子１４Ｃ上から絶縁膜１３上に引き出された配線１５ａａを含む。
【００３３】
このような半導体装置１０ａにおいても、上記半導体装置１０同様の効果が得られる。即ち、半導体素子１４Ｃが凹部１１ｃに設けられる樹脂層１１の表面に金属膜１２及び絶縁膜１３を設けることで、配線層１５の配線形状、配線幅のばらつきが効果的に抑制された、信頼性の高い配線層１５を備える半導体装置１０ａが実現される。また、静電気による素子破壊が効果的に抑制される半導体装置１０ａが実現される。
【００３４】
次に、上記のような構成を有する半導体装置の製造方法について説明する。尚、ここでは、上記の半導体装置１０を例にその製造方法を説明する。
まず、半導体装置１０の製造に用いる擬似ウェハの形成方法の一例について説明する。
【００３５】
図４及び図５は擬似ウェハ形成工程の説明図である。尚、図４（Ａ）は半導体素子配設工程の一例の断面模式図、図４（Ｂ）は絶縁膜形成工程の一例の断面模式図、図４（Ｃ）は金属膜形成工程の一例の断面模式図である。図５（Ａ）は封止材料供給工程の一例の断面模式図、図５（Ｂ）は樹脂成形工程の一例の断面模式図、図５（Ｃ）は支持体分離工程の一例の断面模式図である。また、図６は擬似ウェハの一例を示す図であって、（Ａ）は擬似ウェハの斜視模式図、（Ｂ）は擬似ウェハの断面模式図である。
【００３６】
まず、図４（Ａ）に示すように、支持板２１の表面に粘着層２２を設けた支持体２０の上に、複数（ここでは一例として２つ）の半導体素子１４Ａ、及び複数（ここでは一例として２つ）の半導体素子１４Ｂが、それぞれ所定の位置に配置される。半導体素子１４Ａ及び半導体素子１４Ｂは、各々の電極１４ａ及び電極１４ｂを支持体２０側に向け、フェイスダウンで粘着層２２の所定の位置に貼付される。この例では、一組の半導体素子１４Ａと半導体素子１４Ｂが、後述のように最終的に個片化されて得られる個々の半導体装置１０に含まれる部品となる。
【００３７】
尚、支持板２１には、Ｓｉ等の半導体基板、ガラス基板、ステンレス等の金属基板、セラミック基板等が用いられる。粘着層２２には、粘着性を示す所定の材料、例えば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、シリコーン樹脂、ウレタン樹脂等の樹脂材料が用いられる。
【００３８】
次いで、図４（Ｂ）に示すように、半導体素子１４Ａ及び半導体素子１４Ｂが配置された支持体２０上に、絶縁膜１３が形成される。絶縁膜１３は、半導体素子１４Ａ及び半導体素子１４Ｂが配置された支持体２０上に、ＳｉＯ2、ＳｉＮ、フェノール樹脂等の絶縁材料を、ＣＶＤ（Chemical Vapor Deposition）法、スピンコート法等の方法により、１μｍ〜１００μｍ程度の膜厚で成膜することで、形成される。形成される絶縁膜１３により、半導体素子１４Ａ及び半導体素子１４Ｂの表面（上面及び側面）、並びに半導体素子１４Ａ及び半導体素子１４Ｂが配置されていない支持体２０（粘着層２２）の表面が覆われるようになる。
【００３９】
絶縁膜１３の形成後、図４（Ｃ）に示すように、絶縁膜１３上に金属膜１２が形成される。金属膜１２は、絶縁膜１３上にＣｕ、Ａｌ、Ｔｉ、Ｗ、Ｃｒ、Ｔａ、Ａｕ等の所定の金属材料を、スパッタリング法、蒸着法、メッキ法等の方法により、０．２μｍ〜５０μｍ程度の膜厚で成膜することで、形成される。形成される金属膜１２により、絶縁膜１３の表面が覆われるようになる。
【００４０】
絶縁膜１３及び金属膜１２の形成後、図５（Ａ）に示すように、金属膜１２上に封止材料１１ｄが供給される。封止材料１１ｄには、例えば、熱可塑性樹脂を用いることができる。その場合は、加熱により流動性を持たせた封止材料１１ｄを、支持体２０上に供給する。
【００４１】
そして、図５（Ｂ）に示すように、供給した封止材料１１ｄが、例えばウェハ型の金型が用いられて、冷却されながらウェハ状に成形される。これにより、樹脂層１１上に金属膜１２及び絶縁膜１３が積層されて設けられ、樹脂層１１の凹部１１ａ及び凹部１１ｂにそれぞれ半導体素子１４Ａ及び半導体素子１４Ｂが設けられた擬似ウェハ３０が、支持体２０上に形成される。
【００４２】
その後、図５（Ｃ）に示すように、擬似ウェハ３０と支持体２０（支持板２１及び粘着層２２）とが分離される。支持体２０は、紫外線照射、薬液処理、加熱処理等によってその粘着層２２の粘着力を低下させて、擬似ウェハ３０から分離される。
【００４３】
擬似ウェハ３０の、支持体２０が分離された面には、図６（Ａ），（Ｂ）に示すように、半導体素子１４Ａの電極１４ａが設けられた面、半導体素子１４Ｂの電極１４ｂが設けられた面、及び絶縁膜１３が露出するようになる。尚、図６（Ａ）では、電極１４ａ及び電極１４ｂの図示は省略している。
【００４４】
上記のようにして得られた擬似ウェハ３０上に配線層１５が形成される。
続いて、配線層１５の形成方法の一例について説明する。
図７〜図９は配線層形成工程の説明図である。尚、図７（Ａ）は絶縁層及びフォトレジスト形成工程の一例の断面模式図、図７（Ｂ）は配線溝形成工程の一例の断面模式図、図７（Ｃ）は第１導電部形成工程の一例の断面模式図である。図８は図７（Ｃ）のＸ部拡大図である。図９（Ａ）は配線溝及びビアホール形成工程の一例の断面模式図、図９（Ｂ）は第２導電部形成工程の一例の断面模式図、図９（Ｃ）は保護膜形成工程の一例の断面模式図である。また、図１０はフォトリソグラフィ工程の一例の説明図である。
【００４５】
擬似ウェハ３０の形成後、その擬似ウェハ３０の、支持体２０が分離された面に、配線層１５が形成される。ここでは一例として、まず、図７（Ａ）に示すように、擬似ウェハ３０の、支持体２０が分離された面上に、ＳｉＯ2等の絶縁層５１（絶縁部１５ｂ）が形成される。その絶縁層５１上に、フォトリソグラフィ技術により、配線１５ａａを形成する領域が開口されたフォトレジスト４１が形成される。
【００４６】
尚、フォトレジスト４１に、図１０（Ａ）のようなポジ型のフォトレジスト４１ａを用いている場合は、配線１５ａａを形成する領域Ｅ１に露光光６０を照射し、露光光６０が照射された領域Ｅ１のフォトレジスト４１ａを現像処理で除去し、開口を形成する。フォトレジスト４１に、図１０（Ｂ）のようなネガ型のフォトレジスト４１ｂを用いている場合は、配線１５ａａを形成しない領域Ｅ２に露光光６０を照射し、露光光６０が照射されなかった領域Ｅ１のフォトレジスト４１ｂを現像処理で除去し、開口を形成する。図１０には、半導体素子１４Ａと半導体素子１４Ｂの間を繋ぐ配線１５ａａを形成する領域の開口形成を例示したが、他の領域の開口形成についても同様である。
【００４７】
配線１５ａａを形成する領域が開口されたフォトレジスト４１（フォトレジスト４１ａ又はフォトレジスト４１ｂ）の形成後は、そのフォトレジスト４１をマスクにした絶縁層５１のエッチングが行われ、図７（Ｂ）に示すような配線溝５１ａが形成される。エッチングによる配線溝５１ａの形成後、フォトレジスト４１は除去される。
【００４８】
配線溝５１ａの形成後は、例えば、シード層の形成、及びＣｕ等の配線材料のメッキ処理が行われて、配線溝５１ａのシード層及びメッキ層による埋め込みが行われる。その後、ＣＭＰ（Chemical Mechanical Polishing）により、絶縁層５１の上面に形成された不要なメッキ層及びシード層が研磨されることで、図７（Ｃ）に示すように、配線溝５１ａに１層目の配線１５ａａが形成される。
【００４９】
半導体素子１４Ａの電極１４ａ及び半導体素子１４Ｂの電極１４ｂが、図８に示すような構造となっている場合、この図７のような方法で１層目の配線１５ａａを形成することができる。図８では、便宜上、半導体素子１４Ａ、半導体素子１４Ｂを半導体素子１４Ｄとし、電極１４ａ、電極１４ｂを電極１４ｄとしている。半導体素子１４Ｄは、その電極１４ｄが、トランジスタ等の素子が形成された半導体基板１４ｅ上の配線層１４ｆ表層の、絶縁性の保護層１４ｇから露出する構造、いわば電極１４ｄがビア開口された構造になっている。半導体素子１４Ｄが、予めビア開口された構造となっている場合には、配線層１５の形成の際、図７のように１層目の配線１５ａａから形成していくことができ、１層目の配線１５ａａが、半導体素子１４Ｄの保護層１４ｇ上、絶縁膜１３上に形成されるようになる。
【００５０】
尚、半導体素子１４Ｄの電極１４ｄがこのようにビア開口された構造になっていない場合には、後述する図１４のような方法で１層目の配線１５ａａを形成することが可能である。
【００５１】
１層目の配線１５ａａの形成後、それに電気的に接続される第２層目の配線１５ａａが形成される。ここでは一例として、まず、図９（Ａ）に示すように、ＳｉＯ2等の絶縁層５２（絶縁部１５ｂ）が形成され、その絶縁層５２に、フォトリソグラフィ技術とエッチング技術を用いて、１層目の配線１５ａａに通じるビアホール５２ｂ及び配線溝５２ａが形成される。
【００５２】
ビアホール５２ｂ及び配線溝５２ａの形成後は、例えば、シード層の形成、及びＣｕ等の配線材料のメッキ処理が行われて、ビアホール５２ｂ及び配線溝５２ａのシード層及びメッキ層による埋め込みが行われる。その後、ＣＭＰにより、絶縁層５２の上面に形成された不要なメッキ層及びシード層が研磨される。これにより、図９（Ｂ）に示すように、ビアホール５２ｂ及び配線溝５２ａに、１層目の配線１５ａａに接続されたビア１５ａｂ、及びそのビア１５ａｂを介して１層目の配線１５ａａに電気的に接続された２層目の配線１５ａａが形成される。
【００５３】
２層目の配線１５ａａの形成後、ここでは一例として、図９（Ｃ）に示すように、その配線１５ａａが部分的に露出するように、保護膜１５ｃが形成される。保護膜１５ｃから露出する配線１５ａａの部分は、半導体装置１０の外部接続端子として利用される。
【００５４】
これにより、擬似ウェハ３０上に配線層１５が形成される。配線層１５の形成後は、個々の半導体装置１０に個片化される。
図１１は個片化工程の説明図である。図１１は個片化工程の一例の断面模式図である。
【００５５】
上記のような擬似ウェハ３０上への配線層１５の形成後、図１１に示すように、各組の半導体素子１４Ａ及び半導体素子１４Ｂ、並びにそれらに電気的に接続された導電部１５ａの周囲の位置で、擬似ウェハ３０及び配線層１５が切断（ダイシング）される。これにより、個々の半導体装置１０に個片化される。
【００５６】
以上述べたような半導体装置１０の製造方法において、配線層１５を形成する工程では、擬似ウェハ３０に金属膜１２及び絶縁膜１３が形成されていることで、配線１５ａａ等の導電部１５ａを精度良く形成することができる。
【００５７】
即ち、金属膜１２及び絶縁膜１３が形成されていることで、擬似ウェハ３０の、配線層１５が形成される面における反射率の均一化（反射率差の低減）が図られている。そのため、例えば図７（Ａ）及び図１０のような所定の開口を設けたフォトレジスト４１を形成する際、フォトレジスト４１に照射されて絶縁層５１を透過した露光光は、半導体素子１４Ａ及び半導体素子１４Ｂで一定量反射される。また、半導体素子１４Ａと半導体素子１４Ｂの間等、半導体素子１４Ａ及び半導体素子１４Ｂが配置されていない領域では、絶縁層５１を透過した露光光が、金属膜１２（或いは金属膜１２及び絶縁膜１３）で一定量反射される。
【００５８】
一方、金属膜１２及び絶縁膜１３を形成していない場合、半導体素子１４Ａ及び半導体素子１４Ｂが配置されていない領域に照射された露光光は、樹脂層１１に入射し、樹脂層１１では反射しない、或いは殆ど反射しない。そのため、擬似ウェハ３０の、配線層１５を形成する面に、露光光を一定量反射する領域と、露光光を反射しないか殆ど反射しない領域とが存在するようになる。このような反射率の差があることで、フォトレジスト４１に与えられる露光量に差が生じ、フォトレジスト４１に形成される開口の形状、更には絶縁層５１に形成される配線溝５１ａの形状（配線幅）が、目的のものとは異なってくる場合がある。半導体素子１４Ａ及び半導体素子１４Ｂの領域上から樹脂層１１の領域上に跨ってフォトレジスト４１の開口、配線溝５１ａを形成するような場合には、その配線幅にばらつきが生じてしまい、配線１５ａａ、配線層１５の信頼性を低下させてしまう可能性がある。
【００５９】
図１２は別形態の擬似ウェハの一例を示す図であって、（Ａ）は擬似ウェハの斜視模式図、（Ｂ）は擬似ウェハの断面模式図である。
図１２には、樹脂層１１上に上記のような金属膜１２及び絶縁膜１３を形成せずに得られる擬似ウェハ１３０の一例を示している。擬似ウェハ１３０は、次のようにして得られる。まず、図４（Ａ）のように支持体２０上に半導体素子１４Ａ及び半導体素子１４Ｂを配置する。そして、図４（Ｂ），（Ｃ）の絶縁膜１３、金属膜１２の形成工程を経ずに、図５（Ａ），（Ｂ）の例に従って封止材料１１ｄの供給、成形を行い、図５（Ｃ）の例に従って支持体２０を分離する。このようにして得られる擬似ウェハ１３０の、支持体２０が分離された面には、図１２（Ａ），（Ｂ）に示すように、半導体素子１４Ａ、半導体素子１４Ｂ、及び樹脂層１１が露出するようになる。尚、図１２（Ａ）では、電極１４ａ及び電極１４ｂの図示は省略している。
【００６０】
このような擬似ウェハ１３０上に、配線層１５を形成する。例えば、一組の半導体素子１４Ａと半導体素子１４Ｂの間を繋ぐ配線１５ａａ、即ち、半導体素子１４Ａ及び半導体素子１４Ｂの領域上と樹脂層１１の領域上とを跨ぐ配線１５ａａを形成する場合を想定する。このような場合に形成されるフォトレジストパターンの一例を図１３に示す。
【００６１】
図１３には、図１２のＹ部に形成されるフォトレジストパターンの一例を模式的に図示している。図１３のＹ１部は、擬似ウェハ１３０の、半導体素子１４Ａが配置されている領域上の部分である。図１３のＹ２部は、擬似ウェハ１３０の、半導体素子１４Ａと半導体素子１４Ｂの間にある樹脂層１１の領域上の部分である。図１３には、このようなＹ１部とＹ２部に跨って一方向に延びる複数本のラインパターンを、フォトリソグラフィ工程で形成した場合の一例を示している。尚、ここでは、ネガ型のフォトレジスト４１ｂを用いた場合の例を示している。
【００６２】
図１３に示すように、半導体素子１４Ａが配置されている領域上のＹ１部では、露光光の半導体素子１４Ａでの反射により、実露光量が比較的多くなって、フォトレジスト４１ｂの残し線パターン４１ｂａが比較的太くなる。一方、半導体素子１４Ａと半導体素子１４Ｂの間にある樹脂層１１の領域上のＹ２部では、露光光の反射がない或いは少ないため、実露光量が比較的少なくなって、フォトレジスト４１ｂの残し線パターン４１ｂａが比較的細くなる。換言すれば、フォトレジスト４１ｂの溝パターン４１ｂｂは、Ｙ１部で比較的細くなり、Ｙ２部で比較的太くなり、その結果、Ｙ１部に形成される配線１５ａａは比較的細くなり、Ｙ２部に形成される配線１５ａａは比較的太くなることになる。例えば、配線幅１μｍ程度の配線１５ａａを形成しようとした場合、Ｙ１部とＹ２部に形成される配線１５ａａの配線幅の差は、１０％強になることがある。
【００６３】
尚、このようなフォトレジストパターンの形状、配線１５ａａの形状のばらつきは、１層目の配線１５ａａに限らず、２層目以降の配線１５ａａを形成する際にも同様に起こり得る。
【００６４】
これに対し、上記のように樹脂層１１上に金属膜１２及び絶縁膜１３を形成している場合には、擬似ウェハ３０の、配線層１５が形成される面における反射率の均一化（反射率差の低減）が図られる。そのため、フォトレジストパターンの形状、配線１５ａａの形状のばらつきが効果的に抑制される。それにより、信頼性の高い導電部１５ａを有する配線層１５を形成することが可能になっている。
【００６５】
尚、配線層１５の形成方法は、上記の例に限定されるものではない。以下、配線層１５の形成方法の別例について説明する。
図１４は配線層形成工程の別例の説明図であって、（Ａ）は絶縁層形成工程の一例の断面模式図、（Ｂ）はフォトレジスト形成工程の一例の断面模式図、（Ｃ）はビアホール形成工程の一例の断面模式図である。
【００６６】
擬似ウェハ３０の、配線層１５が形成される面に露出する半導体素子１４Ａの電極１４ａ及び半導体素子１４Ｂの電極１４ｂが、ビア開口された構造となっていない場合には、この図１４に示すような方法を用いることができる。
【００６７】
この場合は、まず、図１４（Ａ）に示すように、擬似ウェハ３０の、支持体２０が分離された面上に、ＳｉＯ2等の絶縁層５３（絶縁部１５ｂ）が形成される。次いで、その絶縁層５３上に、図１４（Ｂ）に示すように、フォトリソグラフィ技術により、電極１４ａ及び電極１４ｂに繋がるビア１５ａｂを形成する領域が開口されたフォトレジスト４３が形成される。そして、そのフォトレジスト４３をマスクにしたエッチングにより、図１４（Ｃ）に示すように、絶縁層５３にビアホール５３ａが形成される。ビアホール５３ａの形成後、フォトレジスト４３は除去される。
【００６８】
このように半導体素子１４Ａの電極１４ａ及び半導体素子１４Ｂの電極１４ｂに通じるビアホール５３ａを形成した後、図７及び図９の例に従って配線層１５を形成していく。例えば、ビアホール５３ａにＣｕ等の材料を埋め込んでビア１５ａｂを形成した後、図７（Ａ）〜（Ｃ）の例に従って配線１５ａａを形成することができる。
【００６９】
また、このほか、次のような方法を用いてもよい。即ち、まず、図１４（Ａ）のように絶縁層５３を形成した後、上記図７（Ａ）で述べた絶縁層５１を積層形成する。次いで、図７（Ａ），（Ｂ）の例に従って絶縁層５１に配線溝５１ａを形成した後、図１４（Ａ），（Ｂ）の例に従って下層の絶縁層５３にビアホール５３ａを形成する。そして、形成した配線溝５１ａ及びビアホール５３ａをＣｕ等の材料で埋め込み、配線１５ａａ及びビア１５ａｂを一括形成する。このような方法を用いて、電極１４ａ及び電極１４ｂがビア開口された構造となっていない半導体素子１４Ａ及び半導体素子１４Ｂに電気的に接続されたビア１５ａｂ及び配線１５ａａ（導電部１５ａ）を形成することもできる。
【００７０】
また、図１５及び図１６は配線層形成工程の更に別の例の説明図である。尚、図１５（Ａ）はシード層及びフォトレジスト形成工程の一例の断面模式図、図１５（Ｂ）は第１導電部形成工程の一例の断面模式図、図１５（Ｃ）はフォトレジスト及びシード層除去工程の一例の断面模式図、図１５（Ｄ）は感光性樹脂形成工程の一例の断面模式図である。図１６（Ａ）はシード層及びフォトレジスト形成工程の一例の断面模式図、図１６（Ｂ）は第２導電部形成工程の一例の断面模式図、図１６（Ｃ）はフォトレジスト及びシード層除去工程の一例の断面模式図、図１６（Ｄ）は保護膜形成工程の一例の断面模式図である。
【００７１】
ここでは、上記図８のように、擬似ウェハ３０の、配線層１５が形成される面に露出する半導体素子１４Ａ及び半導体素子１４Ｂがビア開口された構造になっている場合を例にして説明する。また、便宜上、図１５及び図１６には、半導体素子１４Ａの電極１４ａに繋がる導電部１５ａの形成工程のみを図示している。
【００７２】
まず、図１５（Ａ）に示すように、擬似ウェハ３０の、支持体２０が分離された面上に、スパッタリング法等でシード層７０が形成され、その上にフォトレジスト７１が形成される。フォトレジスト７１には、フォトリソグラフィ技術により、１層目の配線１５ａａを形成する領域に開口が形成される。
【００７３】
次いで、図１５（Ｂ）に示すように、フォトレジスト７１の開口部が、メッキ法等によってＣｕ等の材料で埋め込まれ、埋め込み層７２が形成される。
そして、図１５（Ｃ）に示すように、フォトレジスト７１が除去され、更に、フォトレジスト７１が形成されていた領域に残存するシード層７０が除去される。これにより、半導体素子１４Ａの電極１４ａ（及び半導体素子１４Ｂの電極１４ｂ）に繋がる１層目の配線１５ａａ（シード層７０と埋め込み層７２を含む）が形成される。
【００７４】
次いで、図１５（Ｄ）に示すように、感光性ポリベンゾオキサゾール等の感光性樹脂７３が形成される。感光性樹脂７３には、フォトリソグラフィ技術により、１層目の配線１５ａａに通じる開口（ビアホール）が形成される。
【００７５】
そして、図１６（Ａ）に示すように、この感光性樹脂７３の上に、上記同様、スパッタリング法等でシード層７４が形成され、更に、フォトリソグラフィ技術により、２層目の配線１５ａａを形成する領域が開口されたフォトレジスト７５が形成される。
【００７６】
次いで、図１６（Ｂ）に示すように、フォトレジスト７５の開口部が、メッキ法等によってＣｕ等の材料で埋め込まれ、埋め込み層７６が形成される。
その後、図１６（Ｃ）に示すように、フォトレジスト７５が除去され、更に、フォトレジスト７５が形成されていた領域に残存するシード層７４が除去される。これにより、１層目の配線１５ａａに接続されたビア１５ａｂ及び２層目の配線１５ａａ（いずれもシード層７４と埋め込み層７６を含む）が形成される。
【００７７】
そして、ここでは一例として、図１６（Ｄ）に示すように、その２層目の配線１５ａａが部分的に露出するように、保護膜１５ｃが形成される。保護膜１５ｃから露出する配線１５ａａの部分は、半導体装置１０の外部接続端子として利用される。
【００７８】
この図１５及び図１６に示すような方法を用いても配線層１５を形成することができる。この方法でも、フォトレジスト７１の開口形成（図１５（Ａ））、感光性樹脂７３の開口形成（図１５（Ｄ））、及びフォトレジスト７５の開口形成（図１６（Ａ））の際、フォトリソグラフィ技術が用いられる。擬似ウェハ３０は、樹脂層１１上に設けた金属膜１２及び絶縁膜１３により、配線層１５が形成される面における反射率の均一化（反射率差の低減）が図られている。そのため、各フォトリソグラフィ工程で用いられる露光光の、領域による反射量の不均一が低減され、フォトレジスト７１の開口、感光性樹脂７３の開口、フォトレジスト７５の開口が精度良く形成される。これにより、所望の導電部１５ａを有する、高精度、高信頼性の配線層１５が形成される。
【００７９】
尚、ここでは、擬似ウェハ３０の、配線層１５が形成される面に露出する半導体素子１４Ａ（及び半導体素子１４Ｂ）がビア開口された構造になっている場合を例にして説明した。電極１４ａ（及び電極１４ｂ）がビア開口された構造となっていない場合には、図１５（Ｄ）及び図１６（Ａ）〜（Ｃ）の例に従い、電極１４ａ（及び電極１４ｂ）に繋がるビア１５ａｂ及び１層目の配線１５ａａを形成すればよい。
【００８０】
以上の説明では、擬似ウェハ３０上に、２層の配線１５ａａを有する配線層１５を例にして説明したが、配線層１５内の配線１５ａａの層数は上記の例に限定されるものではなく、１層或いは３層以上の配線１５ａａを有する配線層１５を形成することもできる。
【００８１】
また、以上の説明では、半導体素子１４Ａ及び半導体素子１４Ｂの背面（電極１４ａ及び電極１４ｂの配設面側と反対側の面）を、絶縁膜１３、金属膜１２及び樹脂層１１で覆った半導体装置１０を例示した。このほか、半導体素子１４Ａ及び半導体素子１４Ｂの背面を樹脂層１１等から露出させた形態の半導体装置を製造することもできる。
【００８２】
図１７及び図１８は半導体装置製造方法の別例の説明図である。尚、図１７（Ａ）は樹脂成形工程の一例の断面模式図、図１７（Ｂ）は研削工程の一例の断面模式図、図１７（Ｃ）は支持体分離工程の一例の断面模式図である。図１８（Ａ）は配線層形成工程の一例の断面模式図、図１８（Ｂ）は個片化工程の一例の断面模式図である。
【００８３】
この方法では、まず、上記の図４（Ａ）〜（Ｃ）及び図５（Ａ），（Ｂ）の例に従い、図１７（Ａ）に示すような擬似ウェハ３０が支持体２０上に形成される。擬似ウェハ３０は、樹脂層１１上に積層されて設けられた金属膜１２及び絶縁膜１３、並びに、樹脂層１１の凹部１１ａ及び凹部１１ｂにそれぞれ設けられた半導体素子１４Ａ及び半導体素子１４Ｂを含む。
【００８４】
次いで、図１７（Ｂ）に示すように、半導体素子１４Ａ及び半導体素子１４Ｂの背面が露出するように、支持体２０上の擬似ウェハ３０の背面（支持体２０側と反対側の面）が研削される。研削後の擬似ウェハ３０には、半導体素子１４Ａ及び半導体素子１４Ｂが配置されている領域以外の部分に、絶縁膜１３及び金属膜１２が残るようになる。
【００８５】
このような研削後は、上記同様、図１７（Ｃ）に示すように、研削後の擬似ウェハ３０から支持体２０が分離される。
擬似ウェハ３０の、支持体２０が分離された面上には、図１８（Ａ）に示すように、所定の導電部１５ａを有する配線層１５が形成される。配線層１５の形成には、上記のような種々の形成方法を採用することができる。金属膜１２及び絶縁膜１３により、擬似ウェハ３０の、配線層１５が形成される面における反射率の均一化（反射率差の低減）が図られているため、高精度、高信頼性の配線層１５を形成することができる。
【００８６】
そして、配線層１５の形成後は、図１８（Ｂ）に示すように、各組の半導体素子１４Ａ及び半導体素子１４Ｂ、並びにそれらに電気的に接続された導電部１５ａの周囲の位置で、擬似ウェハ３０及び配線層１５がダイシングされる。これにより、個片化された個々の半導体装置１０ｂが得られる。
【００８７】
半導体装置１０ｂは、半導体素子１４Ａ及び半導体素子１４Ｂの背面が、絶縁膜１３、金属膜１２及び樹脂層１１から露出する構造を有する。このような構造を採用することにより、半導体装置１０ｂ内の応力を低減することが可能になる。即ち、樹脂層１１、金属膜１２及び絶縁膜１３が存在することで、装置内には応力が生じる。応力は、樹脂層１１、金属膜１２及び絶縁膜１３の膜厚、種類、成膜条件等によって変化し得る。上記半導体装置１０ｂによれば、半導体素子１４Ａ及び半導体素子１４Ｂの背面を覆っていた部分の樹脂層１１、金属膜１２及び絶縁膜１３が除去されるため、樹脂層１１、金属膜１２及び絶縁膜１３によって生じる応力が低減されるようになる。
【００８８】
尚、半導体装置１０ｂには、上記のようにして研削した面や、側面に、それらの面を外力や水分等から保護するカバー部材が設けられてもよい。
以上述べたような半導体装置１０、半導体装置１０ａ、半導体装置１０ｂは、回路基板等の他の電子部品に実装することができる。
【００８９】
図１９は電子装置の一例を示す図である。尚、図１９には、電子装置の一例の断面を模式的に図示している。
図１９に示す電子装置８０は、半導体装置１０及び回路基板９０を有している。半導体装置１０には、その配線層１５の外部接続端子１６に、ソルダーボール等のバンプ１７が搭載されている。半導体装置１０は、そのバンプ１７を用いて回路基板９０の電極（端子）９１に電気的に接続され、回路基板９０に実装されている。
【００９０】
このように、個片化された半導体装置１０は、回路基板９０に実装され、電子装置８０に利用することができる。高精度、高信頼性の配線層１５を備える半導体装置１０を含む電子装置８０が実現可能になる。
【００９１】
尚、ここでは、半導体装置１０を回路基板９０に実装する場合を例示したが、他の半導体装置１０ａ、半導体装置１０ｂを回路基板９０に実装した電子装置を実現することもできる。
【００９２】
また、ここでは、半導体装置１０、半導体装置１０ａ、半導体装置１０ｂを回路基板９０と接続するようにしたが、回路基板のほか、他の半導体装置（半導体パッケージ）等、他の電子部品と接続し、電子装置を実現することもできる。
【００９３】
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１）  凹部を有する樹脂層と、
前記樹脂層の表面に配設された金属膜と、
前記金属膜の表面に配設された絶縁膜と、
前記凹部に配設された半導体素子と、
前記半導体素子上及び前記絶縁膜上に配設され、前記半導体素子に電気的に接続された導電部を有する配線層と
を含む
ことを特徴とする半導体装置。
【００９４】
（付記２）  前記導電部は、前記半導体素子上から前記絶縁膜上に延在された導電パターンを含む
ことを特徴とする付記１に記載の半導体装置。
【００９５】
（付記３）  前記半導体素子は、前記配線層が配設された面と反対側の面が露出する
ことを特徴とする付記１又は２に記載の半導体装置。
（付記４）  支持体上に半導体素子を配設する工程と、
前記半導体素子が配設された前記支持体上に絶縁膜を配設する工程と、
前記絶縁膜上に金属膜を配設する工程と、
前記金属膜上に樹脂層を配設し、前記半導体素子を前記樹脂層で封止する工程と、
前記半導体素子及び前記絶縁膜から前記支持体を分離する工程と、
前記支持体が分離された前記半導体素子上及び前記絶縁膜上に、前記半導体素子に電気的に接続された導電部を有する配線層を配設する工程と
を含む
ことを特徴とする半導体装置の製造方法。
【００９６】
（付記５）  前記導電部は、前記半導体素子上から前記絶縁膜上に延在された導電パターンを含む
ことを特徴とする付記４に記載の半導体装置の製造方法。
【００９７】
（付記６）  前記樹脂層を配設する工程後、前記樹脂層を研削し、前記半導体素子を露出させる工程を更に含む
ことを特徴とする付記４又は５に記載の半導体装置の製造方法。
【００９８】
（付記７）  前記配線層を配設する工程後、前記半導体素子及び前記導電部の周囲で前記樹脂層及び前記配線層を切断する工程を更に含む
ことを特徴とする付記４乃至６のいずれかに記載の半導体装置の製造方法。
【００９９】
（付記８）  凹部を有する樹脂層と、前記樹脂層の表面に配設された金属膜と、前記金属膜の表面に配設された絶縁膜と、前記凹部に配設された半導体素子と、前記半導体素子上及び前記絶縁膜上に配設され、前記半導体素子に電気的に接続された導電部を有する配線層とを含む半導体装置と、
前記半導体装置の前記配線層側に配設され、前記導電部に電気的に接続された電子部品と
を含む
ことを特徴とする電子装置。
【０１００】
（付記９）  複数の凹部を有する樹脂層と、
前記樹脂層の表面に配設された金属膜と、
前記金属膜の表面に配設された絶縁膜と、
前記複数の凹部にそれぞれ配設された複数の半導体素子と
を含む
ことを特徴とする基板。
【０１０１】
（付記１０）  前記複数の半導体素子上及び前記絶縁膜上に配設され、前記複数の半導体素子に電気的に接続された導電部を有する配線層を更に含む
ことを特徴とする付記９に記載の基板。
【０１０２】
（付記１１）  支持体上に複数の半導体素子を配設する工程と、
前記複数の半導体素子が配設された前記支持体上に絶縁膜を配設する工程と、
前記絶縁膜上に金属膜を配設する工程と、
前記金属膜上に樹脂層を配設し、前記複数の半導体素子を前記樹脂層で封止する工程と
を含む
ことを特徴とする基板の製造方法。
【０１０３】
（付記１２）  前記複数の半導体素子及び前記絶縁膜から前記支持体を分離する工程を更に含む
ことを特徴とする付記１１に記載の基板の製造方法。
【０１０４】
（付記１３）  前記支持体が分離された前記複数の半導体素子上及び前記絶縁膜上に、前記複数の半導体素子に電気的に接続された導電部を有する配線層を配設する工程を更に含む
ことを特徴とする付記１２に記載の基板の製造方法。
【符号の説明】
【０１０５】
１０，１０ａ，１０ｂ，１００  半導体装置
１１  樹脂層
１１ａ，１１ｂ，１１ｃ  凹部
１１ｄ  封止材料
１２  金属膜
１３  絶縁膜
１４Ａ，１４Ｂ，１４Ｃ，１４Ｄ  半導体素子
１４ａ，１４ｂ，１４ｃ，１４ｄ，９１  電極
１４ｅ  半導体基板
１４ｆ，１５  配線層
１４ｇ  保護層
１５ａ  導電部
１５ａａ  配線
１５ａｂ  ビア
１５ｂ  絶縁部
１５ｃ  保護膜
１６  外部接続端子
１７  バンプ
２０  支持体
２１  支持板
２２  粘着層
３０，１３０  擬似ウェハ
４１，４１ａ，４１ｂ，４３，７１，７５  フォトレジスト
４１ｂａ  残し線パターン
４１ｂｂ  溝パターン
５１，５２，５３  絶縁層
５１ａ，５２ａ  配線溝
５２ｂ，５３ａ  ビアホール
６０  露光光
７０，７４  シード層
７２，７６  埋め込み層
７３  感光性樹脂
８０  電子装置
９０  回路基板
【図１】
2013187434.tif 000003
【図２】
2013187434.tif 000004
【図３】
2013187434.tif 000005
【図４】
2013187434.tif 000006
【図５】
2013187434.tif 000007
【図６】
2013187434.tif 000008
【図７】
2013187434.tif 000009
【図８】
2013187434.tif 000010
【図９】
2013187434.tif 000011
【図１０】
2013187434.tif 000012
【図１１】
2013187434.tif 000013
【図１２】
2013187434.tif 000014
【図１３】
2013187434.tif 000015
【図１４】
2013187434.tif 000016
【図１５】
2013187434.tif 000017
【図１６】
2013187434.tif 000018
【図１７】
2013187434.tif 000019
【図１８】
2013187434.tif 000020
【図１９】
2013187434.tif 000021