(57)【要約】      （修正有）【課題】光取り出し面の形成を改善した発光素子を提供する。【解決手段】発光サイリスタ１０は、ｐ型のＧａＡｓ基板１００と、ｐ型のＡｌＧａＡｓを有するｐアノード層１０２と、ｎ型のＡｌＧａＡｓからなるｎゲート層１０４と、ｐ型のＡｌＧａＡｓからなるｐゲート層１０６と、ｎ型のＡｌＧａＡｓからなるｎカソード層１０８と、ｎカソード層１０８上に形成され、不純物がドーピングされていないＡｌＧａＡｓからなる半導体層１１０と、ｐ側のアノード電極１２４と、ｎ側のカソード電極１２０とを有する。半導体層１１０には、凹凸を含むテキスチャー部１１０Ａが形成され、当該テキスチャー部１１０Ａは、マスクパターンを用いることなく、等方性ドライエッチングにより自己形成される。【選択図】図１
2013187342.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたｐ型半導体層とｎ型半導体層を少なくとも１層ずつ含み、表面から光を出射する積層部と、
前記積層部上に形成され、前記積層部から出射される光の波長に対して透明な材料から構成され、不純物がドーピングされていない半絶縁性の半導体層と、
前記積層部のｐ型半導体層に電気的に接続されたｐ側電極と、
前記積層部のｎ型半導体層に電気的に接続されたｎ側電極とを有し、
前記半導体層には、等方性ドライエッチングにより自己形成された凹凸を含む出射面が形成される、発光素子。
【請求項２】
前記出射面の凹凸の配列間隔は、前記光の波長以下である、請求項１に記載の発光素子。
【請求項３】
前記積層部はさらに、発生された光を前記半導体層に向けて反射させる反射部を含む、請求項１または２に記載の発光素子。
【請求項４】
前記積層部は、ｐ型のアノード層、ｎ型のゲート層、ｐ型のゲート層およびｎ型のカソード層を含むサイリスタ構造を有し、前記半導体層は、前記ｎ型のカソード層上に形成される、請求項１ないし３いずれか１つに記載の発光素子。
【請求項５】
前記基板は、ＧａＡｓから構成され、前記サイリスタ構造および前記半導体層は、ＡｌＧａＡｓから構成され、前記半導体層の膜厚は、ｎ型のカソード層の膜厚よりも大きい、請求項４に記載の発光素子。
【請求項６】
前記半導体層から前記積層部に至る第１の柱状構造が形成され、前記第１の柱状構造の側部に前記ｐ側電極またはｎ側電極が形成され、さらに前記積層部には、前記第１の柱状構造よりも外側に側面を有する第２の柱状構造が形成され、第２の柱状構造には、電流狭窄層が含まれ、当該電流狭窄層は、第２の柱状構造の側面から選択的に酸化された領域を含む、請求項１ないし５いずれか１つに記載の発光素子。
【請求項７】
前記電流狭窄層は、前記アノード層の一部に形成される、請求項１ないし６いずれか１つに記載の発光素子。
【請求項８】
基板上に、ｐ型半導体層とｎ型半導体層を少なくとも１層ずつ含む積層部、および前記積層部上に半導体層を形成し、
凹凸を形成するためのマスクパターンを用いることなく、前記第１の柱状構造の前記半導体層を等方性ドライエッチングすることにより、凹凸面を含む出射面を前記半導体層に形成する、工程を含む発光素子の製造方法。
【請求項９】
製造方法はさらに、前記半導体層をエッチングし、前記半導体層から前記積層部に至る第１の柱状構造を形成し、
前記積層部をエッチングし、前記積層部に前記第１の柱状構造の側面よりも外側に側面を有する第２の柱状構造を形成し、
前記第２の柱状構造内の電流狭窄層を選択的に酸化する工程を含む、請求項８に記載の発光素子の製造方法。
【請求項１０】
製造方法はさらに、前記第１の柱状構造の底部に前記積層部のｐ型半導体層またはｎ型半導体層と電気的に接続される上部電極を形成し、前記積層部のｎ型半導体層またはｐ型半導体層と電気的に接続される下部電極を形成する工程とを含む、請求項９に記載の製造方法。
【請求項１１】
前記等方性ドライエッチングは、誘導結合プラズマにより行われる、請求項８ないし１０いずれか１つに記載の製造方法。
【請求項１２】
前記半導体層は、不純物がドーピングされていない半絶縁性である、請求項８ないし１１いずれか１つに記載の製造方法。
【請求項１３】
前記積層部および前記半導体層は、前記基板上にエピタキシャル成長により形成される、請求項８ないし１２いずれか１つに記載の製造方法。
【請求項１４】
請求項１ないし７いずれか１つに記載の発光素子が基板上にアレイ状に複数形成された発光素子アレイ。
【請求項１５】
前記発光素子アレイは、請求項１ないし７いずれか１つに記載の発光素子を含む発光部サイリスタと、当該発光部サイリスタを順次点灯させるシフト部サイリスタとを含む自己走査型発光素子アレイである、請求項１４に記載の発光素子アレイ。
【請求項１６】
請求項１４または１５に記載の発光素子アレイを用いた光書込みヘッド。
【請求項１７】
請求項１６に記載の光書込みヘッドを備えた画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置に関する。
【背景技術】
【０００２】
画像形成装置や照明などの光源に面発光素子や面発光素子アレイが利用されている。面発光素子の代表的なものとして、発光ダイオード（ＬＥＤ）、発光サイリスタ、レーザーダイオードが知られている。ＬＥＤや発光サイリスタでは、活性領域から発せられた光の放射は等方的であるため、放射された光の一部が出射面で内部に反射され、光出力が低下してしまう。そこで、ＬＥＤ等の発光素子の出射面に微細な凹凸面またはテクスチュアを形成することで、出射面での内部反射を抑制し、光取り出し効率を改善している（特許文献１ないし３）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２１４１６号公報
【特許文献２】特開２００７−２８１０３７号公報
【特許文献３】特開２００９−７０９９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、光取り出し面の形成を改善した発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
請求項１は、基板と、前記基板上に形成されたｐ型半導体層とｎ型半導体層を少なくとも１層ずつ含み、表面から光を出射する積層部と、前記積層部上に形成され、前記積層部から出射される光の波長に対して透明な材料から構成され、不純物がドーピングされていない半絶縁性の半導体層と、前記積層部のｐ型半導体層に電気的に接続されたｐ側電極と、前記積層部のｎ型半導体層に電気的に接続されたｎ側電極とを有し、前記半導体層には、等方性ドライエッチングにより自己形成された凹凸を含む出射面が形成される、発光素子。
請求項２は、前記出射面の凹凸の配列間隔は、前記光の波長以下である、請求項１に記載の発光素子。
請求項３は、前記積層部はさらに、発生された光を前記半導体層に向けて反射させる反射部を含む、請求項１または２に記載の発光素子。
請求項４は、前記積層部は、ｐ型のアノード層、ｎ型のゲート層、ｐ型のゲート層およびｎ型のカソード層を含むサイリスタ構造を有し、前記半導体層は、前記ｎ型のカソード層上に形成される、請求項１ないし３いずれか１つに記載の発光素子。
請求項５は、前記基板は、ＧａＡｓから構成され、前記サイリスタ構造および前記半導体層は、ＡｌＧａＡｓから構成され、前記半導体層の膜厚は、ｎ型のカソード層の膜厚よりも大きい、請求項４に記載の発光素子。
請求項６は、前記半導体層から前記積層部に至る第１の柱状構造が形成され、前記第１の柱状構造の側部に前記ｐ側電極またはｎ側電極が形成され、さらに前記積層部には、前記第１の柱状構造よりも外側に側面を有する第２の柱状構造が形成され、第２の柱状構造には、電流狭窄層が含まれ、当該電流狭窄層は、第２の柱状構造の側面から選択的に酸化された領域を含む、請求項１ないし５いずれか１つに記載の発光素子。
請求項７は、前記電流狭窄層は、前記アノード層の一部に形成される、請求項１ないし６いずれか１つに記載の発光素子。
請求項８は、基板上に、ｐ型半導体層とｎ型半導体層を少なくとも１層ずつ含む積層部、および前記積層部上に半導体層を形成し、
凹凸を形成するためのマスクパターンを用いることなく、前記第１の柱状構造の前記半導体層を等方性ドライエッチングすることにより、凹凸面を含む出射面を前記半導体層に形成する、工程を含む発光素子の製造方法。
請求項９は、製造方法はさらに、前記半導体層をエッチングし、前記半導体層から前記積層部に至る第１の柱状構造を形成し、
前記積層部をエッチングし、前記積層部に前記第１の柱状構造の側面よりも外側に側面を有する第２の柱状構造を形成し、
前記第２の柱状構造内の電流狭窄層を選択的に酸化する工程を含む、請求項８に記載の発光素子の製造方法。
請求項１０は、製造方法はさらに、前記第１の柱状構造の底部に前記積層部のｐ型半導体層またはｎ型半導体層と電気的に接続される上部電極を形成し、前記積層部のｎ型半導体層またはｐ型半導体層と電気的に接続される下部電極を形成する工程とを含む、請求項９に記載の製造方法。
請求項１１は、前記等方性ドライエッチングは、誘導結合プラズマにより行われる、請求項８ないし１０いずれか１つに記載の製造方法。
請求項１２は、前記半導体層は、不純物がドーピングされていない半絶縁性である、請求項８ないし１１いずれか１つに記載の製造方法。
請求項１３は、前記積層部および前記半導体層は、前記基板上にエピタキシャル成長により形成される、請求項８ないし１２いずれか１つに記載の製造方法。
請求項１４は、請求項１ないし７いずれか１つに記載の発光素子が基板上にアレイ状に複数形成された発光素子アレイ。
請求項１５は、前記発光素子アレイは、請求項１ないし７いずれか１つに記載の発光素子を含む発光部サイリスタと、当該発光部サイリスタを順次点灯させるシフト部サイリスタとを含む自己走査型発光素子アレイである、請求項１４に記載の発光素子アレイ。
請求項１６は、請求項１４または１５に記載の発光素子アレイを用いた光書込みヘッド。
請求項１７は、請求項１６に記載の光書込みヘッドを備えた画像形成装置。
【発明の効果】
【０００６】
請求項１、８によれば、凹凸形成用のマスクパターンを用いて出射面を形成する場合と比較して、出射面の形成を容易にすることができる。
請求項２によれば、凹凸の配列間隔が波長よりも大きい場合と比較して、出射面における光の内部反射を少なくすることができる。
請求項３によれば、出射面から取り出される光量を増加させることができる。
請求項４によれば、発光サイリスタの光取り出し効率を改善することができる。
請求項５によれば、ＧａＡｓ基板上に格子整合されたＡｌＧａＡｓを有する発光サイリスタを形成することができる。
請求項６、７によれば、発光効率を高めることができる。
請求項９によれば、高光出力化を図ることができる。
請求項１１によれば、誘導結合プラズマを用いない場合と比較して、凹凸を含む出射面を容易に自己形成することができる。
請求項１２によれば、出射光の吸収を抑制することができる。
請求項１３によれば、発光素子の製造を容易に行うことができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１の実施例に係る発光サイリスタの概略断面図である。
【図２】本発明の第２の実施例に係る発光サイリスタの概略断面図である。
【図３】本発明の第１の実施例に係る発光サイリスタの概略製造工程を示す断面図である。
【図４】本発明の他の実施例に係る発光ダイオードの概略断面図である。
【図５】本発明の実施例の発光サイリスタを用いた自己走査型発光素子アレイの概略平面図である
【図６】自己走査型発光素子アレイを用いた光書込みヘッドの構成を示す図である。
【図７】光書込みヘッドを用いた光プリンタの構成を示す図である
【発明を実施するための形態】
【０００８】
次に、本発明の実施の形態について図面を参照して説明する。多数個の発光素子を同一基板上に集積した発光素子アレイは、ＬＥＤプリンタ用のプリントヘッドの光源として利用されている。これまでに発光素子をｐｎｐｎ構造の３端子サイリスタとし、これを順次点孤させる自己走査型発光素子（以下ではＳＬＥＤと呼ぶ）が実用化されている。自己走査型発光素子は、サイリスタをスイッチ素子として１次元的にアレイ化したシフト部と、さらにサイリスタを発光素子として1次元的にアレイ化した発光サイリスタ部とを同一基板上に配列させた構造である。プリントヘッドを構成するためには、ＳＬＥＤの他にレンズ等の部品を組み合わせるが、更なる低コスト化が求められ、安価なレンズを使用するためには発光部の光出力を向上させる必要がある。以下の説明では、ＳＬＥＤに利用することができる、発光サイリスタおよび発光サイリスタアレイを例示する。なお、図面のスケールは、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールと同一ではないことに留意すべきである。
【実施例】
【０００９】
図１は、本発明の第１の実施例に係る発光サイリスタの構成を示す断面図である。本実施例の発光サイリスタ１０は、ｐ型のＧａＡｓ基板１００と、基板１００上に形成されたＡｌＧａＡｓからなるｐ型のｐアノード層１０２と、アノード層１０２上に形成されたＡｌＧａＡｓからなるｎ型のｎゲート層１０４と、ｎゲート層１０４上に形成されたＡｌＧａＡｓからなるｐ型のｐゲート層１０６と、ｐゲート層１０６上に形成されたＡｌＧａＡｓからなるｎ型のｎカソード層１０８と、ｎカソード層１０８上にＡｌＧａＡｓからなる不純物がドーピングされていないｉ型（真性）の半絶縁性の半導体層１１０とを含んで構成される。ｐアノード層１０２ないし半導体層１１０の各層は、ＭＯＣＶＤにより一定の膜厚に成膜される。
【００１０】
半導体層１１０は、異方性ドライエッチングにより円筒状の第１のメサＭ１に加工され、第１のメサＭ１の外周にはｎカソード層１０８が露出される。さらに第１のメサＭ１の下方には第２のメサＭ２が形成される。第２のメサＭ２は、ｎカソード層１０８から基板１００に至るまでの半導体層を異方性ドライエッチングすることにより形成される。第２のメサＭ２は、円筒状に加工され、第２のメサＭ２の側面は、第１のメサＭ１の側面よりも外側にある。
【００１１】
第１のメサＭ１の底部、言い換えれば第２のメサＭ２の頂部には、環状（リング状）のカソード電極１２０が形成される。カソード電極１２０は、例えば、ＡｕまたはＡｕとＴｉなどの積層から構成され、カソード電極１２０は、ｎカソード層１０８と電気的に接続される。保護膜１２２は、ＳｉＯＮ等の電気的絶縁性の材料から構成され、第２のメサの底部および側面を覆い、また第１のメサＭ１の側面と底面を覆う。但し、保護膜１２２には、カソード電極１２０を露出するためのコンタクトホールが形成される。基板１００の裏面には、Ａｕ等から構成されたアノード電極１２４が形成され、アノード電極１２４は、ｐアノード層１０２に電気的に接続される。なお、ｐゲート層１０６には、図１には示されないが、ゲート電極が電気的に接続される。
【００１２】
ｎゲート層１０４およびｐゲート層１０６は、正孔および電子の結合により光を発生する領域として機能し、好ましくは、ｎゲート層１０４およびｐゲート層１０６のＡｌ組成は、ｐアノード層１０２およびｎカソード層１０８のＡｌ組成よりも低く、例えば、７８０ｎｍの波長帯の光を発生する。
【００１３】
好ましい態様では、ｐアノード層１０２の一部に電流狭窄層１１２が形成される。電流狭窄層１１２は、ｐアノード層１０２よりもＡｌ組成が高いＡｌＧａＡｓ（例えば、Ａｌ組成が９８％以上）またはＡｌＡｓから構成される。電流狭窄層１１２は、第２のメサＭ２の側面から選択的に酸化された酸化領域１１２Ａと、当該酸化領域１１２Ａによって囲まれた導電領域１１２Ｂとを有する。電流狭窄層１１２をアノード層１０２内に形成することで、電子よりも移動度の遅い正孔をメサ中心部に集めこれをｎゲート層１０４に注入させることができる。
【００１４】
半導体層１１０は、出射光の波長に対して透明な材料が選択され、例えば、波長が７８０ｎｍであるとき、半導体層１１０は、Ａｌ0.3Ｇａ0.7Ａｓである。半導体層１１０の膜厚は、好ましくは１μｍ以上、より好ましくは１．７μｍ程度である。半導体層１１０は、等方性ドライエッチングにより一定の深さに加工され、その加工された表面には、凹凸面を有するテキスチャー部１１０Ａが形成される。テキスチャー部１１０Ａは、凹凸を形成するためのマスクパターンを用いることなく、等方性ドライエッチングにより自己形成される点に留意すべきである。好ましくは、等方性ドライエッチングは、誘導結合プラズマ（Inductively Coupled Plasma）によりエッチング条件を最適化して行われる。ＩＣＰにより等方性ドライエッチングが行われると、時間経過に伴い、エッチングガスと半導体材料との反応生成物が表面に付着し、これが微細なマスクとなって凹凸が自己形成されるものと推測される。等方性ドライエッチングにより凹凸を自己形成するためには、エッチングは一定の深さで行われる必要あり、半導体層１１０は、少なくとも１μｍ以上の膜厚を有している。半導体層１１０が十分な膜厚を有することで、十分な深さのエッチングが可能になり、所望のピッチの凹凸面を含むテキスチャー部１１０Ａを自己形成することができ、また、半導体層１１０には一定の膜厚が残存されるため、半導体層１１０とｎカソード層１０８の界面の清浄が保持される。
【００１５】
より好ましくは、テキスチャー部１１０Ａの凹凸の配列間隔は、出射光の波長以下となるようにエッチング条件が選択される。ｎゲート層１０４およびｐゲート層１０６で発生された光は等方的に広がるが、そのような光は、凹凸の配列間隔が出射光の波長以下になると、テキスチャー部１１０Ａの出射面での内部反射をより効果的に抑制することができる。
【００１６】
環状のカソード電極１２０から注入された電子は、ｎカソード層１０８を介してｐゲート層１０６へ注入される。他方、アノード電極１２４から注入された正孔は、ｐアノード層１０２を介してｎゲート層１０４に注入される。このとき、正孔は、電流狭窄層１１２によってメサＭ２の中心部において密度が高くなる。こうして、メサＭ１、Ｍ２の中心部のｎゲート層１０４およびｐゲート層１０６において電子と正孔が再結合し、光が発生される。
【００１７】
発生された光は、等方的に広がり、その一部は、ｎカソード層１０８からテキスチャー部１１０Ａを介して外部へ出力される。ｎカソード層１０８と半導体層１１０の屈折率は、略等しく、かつｎカソード層１０８と半導体層１１０の界面は清浄された状態にあるため、半導体層１１０とｎカソード層１０８の界面における光学的損失はほとんど生じない。また、半導体層１１０は、不純物がドーピングされていないため、半導体層１１０を通る光は、ドーパントによって吸収されることはない。さらに半導体層１１０のテキスチャー部１１０Ａには、微細な凹凸によるモスアイ構造が形成されているため、テキスチャー部１１０Ａの界面における内部反射が効果的に抑制される。さらに、ｎカソード層１０８と半導体層１１０の界面はエッチングに晒されずに平坦なままであるため、カソード電極１２０から注入された電子は、円滑に第２のメサＭ２の中心部に向けて進むことができ、電流狭窄層１１２によって狭窄された正孔と効率良く再結合することができる。仮に、半導体層１１０を用いることなく、ｎカソード層１０８の表面にテキスチャー部を形成した場合には、ｎカソード層１０８の表面に凹凸は、カソード電極１２０から注入された電子がメサＭ２の中心に移動するときの障害となり、その結果、素子抵抗が高くなり、かつ発光効率が低下する。
【００１８】
従来より、リソグラフィー工程により微細なマスクパターンを形成し、当該マスクパターンを用いて出射面に凹凸を形成することが行われているが、この方法では、マスクパターンを形成するためのリソグラフィー工程を必要とし、結果として工程数が増え、コストがかかってしまう。本実施例では、凹凸を形成するためのマスクパターンを用いることなく、半導体層の表面を全面エッチングするだけで、その表面に凹凸面を自己形成することができるので、マスクパターンを作成する必要がなくなり、製造コストを下げることができる。
【００１９】
上記したように、等方性ドライエッチングによりテキスチャー部（またはモスアイ構造）を自己形成する場合には、一定の時間および／または一定の深さのエッチングが必要とされる。半導体層１１０を付加することなく、ｎカソード層１０８のような電極層を直接エッチングすると、エッチングは、電極層を越えて活性層まで到達してしまうおそれがある。活性層上の層を厚くすることで活性層まで到達しないようにすることもできるが、そのようにすると抵抗が増加したり、エッチング面が電流経路の横に形成されたり、素子特性に悪影響を及ぼす可能性が高くなる。本実施例によれば、凹凸を形成するためのマスクパターンを作成することなく、電極層上に積層された半導体層を等方性プラズマエッチングすることにより、テキスチャー部を容易に自己形成することができる。
【００２０】
図２は、本発明の第２の実施例に係る発光サイリスタの概略断面図である。第２の実施例の発光サイリスタ１０Ａは、ｐアノード層１０２と基板１００との間に反射部１３０を形成するものであり、それ以外の構成は、第１の実施例と同様である。好ましくは反射部１３０は、Ａｌ組成を異にするｐ型のＡｌＧａＡｓ層の対を複数積層した分布ブラッグ型反射鏡（Distributed Bragg Reflector：以下、ＤＢＲという）から構成される。ＤＢＲ１３０により、ｎゲート層１０４およびｐゲート層１０６で発生された光のうち、基板１００へ向かう光は、ＤＢＲ１３０により光出射面に向けて反射され、基板１００により吸収されるのが防止される。これにより、光の高出力化を図ることができる。
【００２１】
次に、本発明の第１の実施例の発光サイリスタの製造工程の概略を図３に示す。先ず、図３（Ａ）に示すように、ｐ型のＧａＡｓ基板１００上に、ｐ型のＡｌＧａＡｓからなるｐアノード層１０２、ｎ型のＡｌＧａＡｓからなるｎゲート層１０４、ｐ型のＡｌＧａＡｓからなるｐゲート層１０６、ｎ型のＡｌＧａＡｓからなるｎカソード層１０８、ｉ型のＡｌＧａＡｓからなる半導体層１１０がＭＯＣＶＤにより所定の膜厚で積層される。ｐアノード層１０２には、ｐ型のＡｌＡｓからなる電流狭窄層が含まれている。
【００２２】
次に、フォトリソ工程により円形状のマスクパターン２００を半導体層１１０上に形成し、当該マスクパターン１００を用いて半導体層１１０を異方性ドライエッチングする。これにより、図３（Ｂ）に示すように、円柱状の半導体層１１０からなる第１のメサＭ１が形成される。好ましい例では、異方性ドライエッチングはＩＣＰにより行われる。このときのエッチングの条件は、塩素系ガスを使用した高バイアスパワーの条件が望ましい。
【００２３】
次に、マスクパターン２００を除去し、公知のリフトオフ工程により、ｎカソード層１０８上に、ＡｕまたはＡｕ／Ｔｉなどからなるカソード電極１２０が形成される。カソード電極１２０は、好ましくは第１のメサＭ１すなわち半導体層１１０の外周を取り囲むように環状に形成される。
【００２４】
次に、半導体層１１０およびカソード電極１２０を覆う円形状のレジスト等のマスクパターン２１０が形成され、当該マスクパターン２１０を用いてｎカソード層１０８から基板１００に至るまで半導体層を異方性ドライエッチングを行い、図３（Ｃ）に示すように、第１のメサＭ１の下方に、円筒状の第２のメサＭ２が形成される。このときのエッチングの条件は、塩素系ガスを使用した高バイアスパワーの条件が望ましい（図３（Ｂ）のエッチング条件と同等である）。
【００２５】
次に、マスクパターン２１０を除去した後、半導体ウエハーが炉内に配置され、一定温度下で酸化処理が行われる。これにより、図３（Ｄ）に示すように、第２のメサＭ２の側面から選択的に酸化された酸化領域１１２Ａとこれに囲まれた導電領域１１２Ｂとを有する電流狭窄層１１２が形成される。
【００２６】
次に、公知のフォトリソ工程によりマスクパターン２２０が形成される。当該マスクパターン２２０は、半導体層１１０の表面に円形状の開口を露出するように、第１および第２のメサＭ１、Ｍ２の全体を覆う。次に、マスクパターン２２０を用いて、半導体層１１０が等方性ドライエッチングされる。これにより、半導体層１１０の表面には、微細な凹凸を有するテキスチャー部１１０Ａが自己形成される。このときのエッチング条件は、塩素系ガスを使用した低バイアスパワーの条件が望ましい。
【００２７】
エッチング条件を適宜変更することで、微細な凹凸の配列間隔を出射光の波長以下にすることができる。このような微細な凹凸は、モスアイ構造を形成し、モスアイ構造は、活性領域（ｎゲート層１０４／ｐゲート層１０６）から出射された光の反射防止膜として機能する。他方、等方性ドライエッチングにより形成された凹凸の間隔は、必要であれば、その後にプラズマ処理を施すことによって、その間隔を拡張することも可能である。
【００２８】
その後、マスクパターン２２０が除去され、図１に示すように保護膜１２２が形成される。また、基板裏面にｐ側のアノード電極１２４が形成される。
【００２９】
上記実施例では、発光素子として発光サイリスタを例示したが、本発明は、ｐｎ構造の発光ダイオードやレーザーダイオードなどの他の面発光型の発光素子にも適用することができる。図４は、本発明を２端子構造の発光ダイオードに適用した例を示している。発光ダイオード１０Ｂは、ｐ型のＧａＡｓ基板３００上に、ｐ型のアノード層３１０と、ｎ型のカソード層３２０とを含む積層部と、当該積層部上にｉ型の半絶縁性の半導体層３３０とを有する。半導体層３３０は、円筒状のメサＭ１に加工され、半導体層３３０には、第１の実施例のときと同様に、等方性ドライエッチングによりテキスチャー部３３０Ａが自己形成される。メサＭ１の底部であるカソード層３２０上には環状のｎ側電極３５０が形成され、基板裏面にはｐ側電極３６０が形成される。このような２端子構造の発光ダイオードにも、第１の実施例のときに用いた電流狭窄層や第２の実施例のときに用いたＤＢＲを含ませることができる。
【００３０】
図５は、本実施例の発光サイリスタを有する自己走査型発光素子アレイの概略平面図である。同図に示すように、単一の半導体基板上には、複数の発光サイリスタ１０−１、１０−２・・・１０−ｎと、各発光サイリスタを走査するシフト部４００が形成されている。複数の発光サイリスタ１０−１〜１０−ｎは、線形に配列され、各発光サイリスタのカソード電極は、これと直交する方向に延在する主配線層４３０に接続される。主配線層４３０は、発光サイリスタの配列方向に平行に延在する。各発光サイリスタのゲート電極４２０−１、４２０−２・・・４２０−ｎは、シフト部４００からの駆動信号４１０−１、４１０−２、・・・４１０−ｎにそれぞれ接続される。駆動信号をゲート電極に印加することで、発光サイリスタが順次走査される。なお、シフト部４００は、発光サイリスタと同様のサイリスタを用いることができるが、シフト部４００のサイリスタは、光を出射するものではないので、発光サイリスタのようなテキスチャー部は形成されない。なお、自己走査型発光素子アレイは、例えば特開平１−２３８９６２号に記載されている。
【００３１】
以上のような自己走査型発光素子アレイは、例えば、光プリンタの光書込みヘッドに用いられる。図６に、自己走査型発光素子アレイを用いた光書込みヘッドの一例を示す。チップ実装基板５００上に、発光サイリスタを列状に配置した複数個の発光素子アレイチップ５１０が、主走査方向に実装され、発光素子アレイチップ５１０の発光素子が発光する光の光路上には、主走査方向に長尺な正立等倍のロッドレンズアレイ５２０が、樹脂ハウジング５３０により固定されている。ロッドレンズアレイ５２０の光軸上には、感光ドラム５４０が設けられる。また、チップ実装基板５００の下地には発光素子アレイチップ５１０の熱を放出するためのヒートシンク５５０が設けられ、ハウジング５３０とヒートシンク５５０は、チップ実装基板５００を間に挟んで止め金具５６０により固定されている。
【００３２】
図６に示す光書込みヘッドを用いた光プリンタを図７に示す。光プリンタには、光書込みヘッド６００が設置される。円筒形の感光ドラム６０２の表面に、アモルファスＳｉ等の光導電性を持つ材料（感光体）が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器６０４で一様に帯電させる。そして、光書込みヘッド６００で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和し、潜像を形成する。続いて、現像器６０６で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器６０８でカセット６１０中から送られてきた用紙６１２上に、トナーを転写する。用紙は、定着器６１４にて熱等を加えられ定着され、スタッカ６１６に送られる。一方、転写の終了したドラムは、消去ランプ６１８で帯電が全面にわたって中和され、清掃器６２０で残ったトナーが除去される。このような光書込みヘッドは、プリンタのみならずファクシミリ，複写機などの画像形成装置にも利用することができる。
【符号の説明】
【００３３】
１０：発光サイリスタ
１００：基板
１０２：ｐアノード層
１０４：ｎゲート層
１０６：ｐゲート層
１０８：ｎカソード層
１１０：半導体層
１１０Ａ：テキスチャー部
１１２：電流狭窄層
１１２Ａ：酸化領域
１１２Ｂ：導電領域
１２０：カソード電極
１２２：保護膜
１２４：アノード電極
２００、２１０、２２０：マスクパターン
【図１】
2013187342.tif 000003
【図２】
2013187342.tif 000004
【図３】
2013187342.tif 000005
【図４】
2013187342.tif 000006
【図５】
2013187342.tif 000007
【図６】
2013187342.tif 000008
【図７】
2013187342.tif 000009