(57)【要約】【課題】回路規模の増大を抑制しつつ、映像データの中から数が多い階調データを検出する。【解決手段】階調データ検出装置２３０には、複数ビットの階調データをそれぞれ有する複数の画素を含むデジタル映像が入力される。該装置は、複数の画素が有する複数の階調データにおいて同一ビットの０又は１である特定値の数をビット毎にカウントするカウント部２３１と、該カウント部によりカウントされた特定値の数が所定数であるか否かを判定する判定部２３２と、該判定部での判定結果を用いて、複数の階調データからその半数よりも多い数の特定階調データを検出する検出部２３３とを有する。【選択図】図６
2013105111.tif 000002
【特許請求の範囲】
【請求項１】
複数ビットの階調データをそれぞれ有する複数の画素を含むデジタル映像が入力される階調データ検出装置であって、
前記複数の画素が有する複数の前記階調データにおいて同一ビットの０又は１である特定値の数をビット毎にカウントするカウント部と、
該カウント部によりカウントされた前記特定値の数が所定数であるか否かを判定する判定部と、
該判定部での判定結果を用いて、前記複数の階調データからその半数よりも多い数の特定階調データを検出する検出部とを有することを特徴とする階調データ検出装置。
【請求項２】
前記所定数は、複数の前記階調データの数の５０％より多く、１００％より少ない数であることを特徴とする請求項１に記載の階調データ検出装置。
【請求項３】
複数の画素を有する電気光学表示装置であって、
複数本の走査線および複数本のデータ線のうち互いに異なる１本の走査線および互いに異なる１本のデータ線に接続され、前記１本の走査線に選択電圧が印加されることに応じて当該１本の走査線に対応する画素列に含まれる画素への前記１本のデータ線を介した画素電圧の印加を可能とする複数の画素スイッチング素子と、
前記複数のデータ線に供給可能なサンプリング用電圧を、前記１本の走査線に前記選択電圧が印加される期間において単調変化させるように生成する電圧生成部と、
前記複数の走査線のうち順次選択した前記１本の走査線に前記選択電圧を印加する走査線駆動回路および前記複数のデータ線への前記サンプリング用電圧の供給をオン／オフする複数のデータ線スイッチとにより構成され、前記サンプリング用電圧から前記画素電圧をサンプリングする電圧サンプリング部と、
請求項１又は２に記載の階調データ検出装置と、
該階調データ検出装置により検出された前記特定階調データに対応する前記画素電圧を前記電圧サンプリング部によりサンプリングした後に、前記サンプリングを一時的に停止させるとともに、前記電圧生成部での前記サンプリング用電圧の単調変化を停止させるコントローラとを有することを特徴とする電気光学表示装置。
【請求項４】
請求項３に記載の電気光学表示装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル映像の中で多く含まれる階調データを検出するための階調データ検出装置に関する。
【背景技術】
【０００２】
デジタル映像の階調データを解析する方法としては、各階調データをサンプリングしてヒストグラム（度数分布表）を作成する回路を設ける方法があるが、このような方法では、回路規模が大きくなり易い。
【０００３】
このため、特許文献１には、デジタル映像データを複数の閾値によって分割し、各分割した範囲に異なるビット数を割り当てる符号化を行い、該符号化によって所定期間に発生する階調データ量を制御する方法が開示されている。この方法では、映像データのダイナミックレンジと複数の閾値とを複数の比較回路により比較し、各比較回路にダイナミックレンジが閾値以上である場合に「１」の出力を発生させる。そして、各比較回路にて発生された該出力の積算値（発生度数値）を生成し、さらにこれらの積算値を加算することで、所定期間の発生データの総量値を求め、この総量値が目標値以下となるように閾値を可変させる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３９０３６１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１にて開示された方法では、映像データの中から数が多い（例えば、最も数が多い）階調データを検出することはできない。
【０００６】
本発明は、回路規模の増大を抑制しつつ、映像データの中から数が多い階調データを検出することができるようにした階調データ検出装置およびこれを備えた電気光学表示装置、さらにはこれを備えた電子機器を提供する。
【課題を解決するための手段】
【０００７】
本発明の一側面としての階調データ検出装置には、複数ビットの階調データをそれぞれ有する複数の画素を含むデジタル映像が入力される。該装置は、複数の画素が有する複数の階調データにおいて同一ビットの０又は１である特定値の数をビット毎にカウントするカウント部と、該カウント部によりカウントされた特定値の数が所定数であるか否かを判定する判定部と、該判定部での判定結果を用いて、複数の階調データからその半数よりも多い数の特定階調データを検出する検出部とを有することを特徴とする。
【０００８】
また、本発明の他の一側面としての電気光学表示装置は、複数本の走査線および複数本のデータ線のうち互いに異なる１本の走査線および互いに異なる１本のデータ線に接続され、１本の走査線に選択電圧が印加されることに応じて当該１本の走査線に対応する画素列に含まれる画素への１本のデータ線を介した画素電圧の印加を可能とする複数の画素スイッチング素子と、複数のデータ線に供給可能なサンプリング用電圧を、１本の走査線に選択電圧が印加される期間において単調変化させるように生成する電圧生成部と、複数の走査線のうち順次選択した１本の走査線に選択電圧を印加する走査線駆動回路および複数のデータ線へのサンプリング用電圧の供給をオン／オフする複数のデータ線スイッチとにより構成され、サンプリング用電圧から画素電圧をサンプリングする電圧サンプリング部と、上記階調データ検出装置と、該階調データ検出装置により検出された特定階調データに対応する画素電圧を電圧サンプリング部によりサンプリングした後に、サンプリングを一時的に停止させるとともに、電圧生成部でのサンプリング用電圧の単調変化を停止させるコントローラとを有することを特徴とする。
【０００９】
なお、上記電気光学表示装置を備えた電子機器も、本発明の他の一側面を構成する。
【発明の効果】
【００１０】
本発明によれば、回路規模を増大させることなく、デジタル映像において数が多い階調データを検出することが可能な階調データ検出装置を実現できる。そして、この階調データ検出装置を用いることで、負荷変動により発生する表示品位の低下を、従来よりも簡単な構成で、かつより効果的に防止することが可能な電気光学表示装置を実現することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例１である電気光学装置の構成を示すブロック図。
【図２】実施例１の電気光学表示装置における画素の構成を示す図。
【図３】実施例１の電気光学表示装置における制御回路の構成を示すブロック図。
【図４】実施例１の電気光学表示装置におけるランプ電圧を示す図。
【図５】実施例１の電気光学表示装置における同一データサンプリング数検出回路による検出結果を示す図。
【図６】上記同一データサンプリング数検出回路の構成を示すブロック図。
【図７】実施例１の電気光学表示装置におけるビット毎カウンタのカウント値を示す図。
【図８】実施例１の電気光学表示装置における水平走査時のタイミングを示すタイミングチャート。
【図９】実施例１の電気光学表示装置においてＤ／Ａコンバータで構成されるランプ電圧生成回路の動作を示すタイミングチャート。
【図１０】実施例１の電気光学表示装置における表示部での表示例を示す図。
【図１１】実施例１の電気光学表示装置の動作を示すフローチャート。
【発明を実施するための形態】
【００１２】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１３】
図１には、本発明の実施例１である電気光学表示装置の構成を示している。電気光学表示装置は、表示部としての液晶表示パネル１００と、制御回路２００と、電圧生成部としてのランプ電圧生成回路３００とにより構成されている。液晶表示パネル１００は、複数の画素（ここでは、例としてＸＧＡ解像度対応する水平１０２４画素×垂直７６８画素とする）を含む表示領域１３０にて画像を表示する。
【００１４】
本実施例の電気光学表示装置は、液晶プロジェクタ、液晶テレビ、携帯電話、ノートパソコン、デジタルスチルカメラ、カーナビゲーション装置等の各種電子機器に搭載することができる。
【００１５】
制御回路２００内のパネル制御回路２１０は、不図示のスケーラ等からデジタル化された映像入力を受けて液晶表示パネル１００への駆動制御信号を生成する。サンプリング数検出部としての同一データサンプリング数検出回路２３０は、パネル制御回路２１０でガンマ補正、色むら補正等の各種補正を受けた映像データから同一の階調データ（以下、同一データという）が設定された画素数を検出する。同一データが設定された画素数を、以下の説明では同一データサンプリング数という。
【００１６】
コントローラとしてのサンプリング制御回路２２０は、同一データサンプリング数検出回路２３０にて検出された同一データサンプリング数（検出結果）に応じて、ランプ電圧生成回路３００での電圧生成制御と液晶表示パネル１００の駆動制御とを行う。
【００１７】
液晶表示パネル１００内には、表示領域１３０と、Ｈ駆動回路１１０と、走査線駆動回路としてのＶシフトレジスタ１２０とが設けられている。Ｈ駆動回路１１０は、パネル制御回路２１０からの駆動制御信号および映像データと、サンプリング制御回路２２０からの駆動制御信号とを受けて、表示領域１３０に含まれる各水平画素列（以下、ラインという）の画素を駆動する。
【００１８】
図２に示すように、Ｈ駆動回路１１０内のインプットデータレジスタ１１１は、パネル制御回路２１０でガンマ補正、色むら補正等の各種補正を受けた映像データを順次受けて、Ｎ＋１ライン分の映像データを記憶する。
【００１９】
また、Ｈ駆動回路１１０内のデータメモリ１１２は、インプットデータレジスタ１１１にて受けたＮライン目の映像データを記憶する。データコンパレータ１１３はデータメモリ１１２に記憶している映像データと、データコンパレータ１１３に入力されるカウンタークロック（サンプリングクロック）であるＣＣＬＫのカウント値とを比較する。
【００２０】
ＳＷコントローラ１１４は、データコンパレータ１１３からの出力をもとに、データ線スイッチとしてのアナログＳＷ１３３のスイッチングを行うＳＷ信号１３２を、アナログＳＷ１３３をＯＮ／ＯＦＦ可能な電圧に変換して出力する。
【００２１】
ランプ電圧生成回路３００は、複数本のビデオ線１３４に供給可能なサンプリング用電圧としてのランプ電圧（ＲＶ）１３１を生成する。そして、アナログＳＷ１３３は、表示領域１３０に垂直方向に延びるように配線された複数本のデータ線としてのビデオ線１３４に対するランプ電圧（ＲＶ）１３１の供給をオン／オフする。なお、ＸＧＡでは、１０２４本のビデオ線１３４が表示領域１３０に含まれ、ビデオ線１３４ごとにアナログＳＷ１３３が設けられている。
【００２２】
Ｖシフトレジスタ１２０は、パネル制御回路２１０からのＶＳ信号とＶＣＬＫ信号を受けて、表示領域１３０に水平方向に延びるように配線された複数本の水平走査線１３５へのＶ走査信号（選択電圧）の出力を制御する。なお、ＸＧＡでは、７６８本の水平走査線１３５が表示領域１３０に含まれる。詳しくは後述するが、ランプ電圧（ＲＶ）１３１は、１本の水平走査線１３５にＶ走査信号が印加される期間において、単調変化（単調増加）するように生成される。Ｖシフトレジスタ１２０およびアナログＳＷ１３３によって電圧サンプリング部が構成される。
【００２３】
各水平走査線（１本の走査線）１３５と各ビデオ線（１本のデータ線）１３４とが交差する箇所には、画素スイッチング素子としての画素トランジスタ１３６、画素コンデンサ１３７および液晶（ＬＣ）１３８が設けられている。これら画素トランジスタ１３６、画素コンデンサ１３７および液晶（ＬＣ）１３８により１つの画素が構成される。
【００２４】
アナログＳＷ１３３を介してビデオ線１３４に供給されるランプ電圧（ＲＶ）１３１は、画素トランジスタ１３６のドレインに接続される。これにより、画素トランジスタ１３６のゲートが水平走査線１３５に接続され、水平走査線１３５からのＶ走査信号によって画素トランジスタ１３６のオン／オフ制御が行われる。
【００２５】
画素コンデンサ１３７は、画素トランジスタ１３６のソースに接続され、ビデオ線１３４に印加されたランプ電圧を受けて、該ランプ電圧を液晶駆動電圧（画素電圧）としてチャージする。ビデオ線１３４は、画素トランジスタ１３６のソースに接続されるとともに、配線としてのビデオ線１３４自体がコンデンサ容量として機能し、画素コンデンサ１３７の容量より大きい容量（数百から数万倍）を構成する。また、画素コンデンサ１３７の他端は、所定電圧であるＶｃｏｍＣに接続されている。
【００２６】
液晶（ＬＣ）１３８は、画素コンデンサ１３７にチャージされて不図示の画素電極に印加される液晶駆動電圧（画素電圧）と、不図示の透明電極に印加される所定電圧であるＶｃｏｍＬとの差である電位差に応じて駆動される。なお、前述した同一階調データを意味する「同一データ」は、同一の液晶駆動電圧とも言い換えることができる。
【００２７】
また、本実施例では、液晶駆動電圧がゼロに近い場合に液晶１３８の光透過率が最小となって黒色が表示され、液晶駆動電圧が大きくなるにつれて光透過率が増加する、いわゆるノーマリーブラックモードの液晶駆動方式が採用されている場合について説明する。
【００２８】
引き続き、図１および図２を用いて、液晶表示パネル１００およびランプ電圧生成回路３００の動作について詳しく説明する。
【００２９】
前述したように、制御回路２００内のパネル制御回路２１０は、映像入力を受けてガンマ補正、色むら補正等の各種補正が行われた映像データを生成する。生成された映像データは、ＤＡＴＡラインを介して液晶表示パネル１００のＨ駆動回路１１０に入力されるとともに、制御回路２００内の同一データサンプリング数検出回路２３０に入力される。
【００３０】
Ｈ駆動回路１１０に入力された映像データは、Ｈ駆動回路１１０内のインプットデータレジスタ１１１に格納される。このときの様子を図８に示す。インプットデータレジスタ１１１は、映像データを、パネル制御回路２１０からの水平スタート信号であるＨＳ信号を起点として、ＨＣＬＫに同期してデータＤ１〜Ｄ１０２４として格納していく。ＸＧＡ解像度では、水平方向の映像データとして１０２４個のデータを記憶する。
【００３１】
データメモリ１１２は、インプットデータレジスタ１１１にて受けたＮライン目の映像データを記憶する。このとき、インプットデータレジスタ１１１には、次のラインであるＮ＋１ライン目の映像データが入力される。
【００３２】
データコンパレータ１１３は、図９に示すように、サンプリング制御回路２２０から出力されるＣＲＳＴ信号を起点としてＣＣＬＫのカウントを行うカウンタを含む。そして、データコンパレータ１１３は、データメモリ１１２に記憶されている映像データと、上記カウンタによるカウント値とを比較する。
【００３３】
例えば、映像データが１０ビットの階調であり、Ｄ１のデータが１００であるとすると、データコンパレータ１１３は、ＣＫ１００にてＳＷコントローラ１１４にコンパレータ出力を行う。また、例えば、Ｄ２のデータが４であるとすると、データコンパレータ１１３は、ＣＫ４にてＳＷコントローラ１１４にコンパレータ出力を行う。このようにして、データコンパレータ１１３は、水平方向に１０２４のコンパレータ出力を行うことが可能である。
【００３４】
ＳＷコントローラ１１４は、データコンパレータ１１３からの１０２４のコンパレータ出力を電圧変換し、１０２４個のアナログＳＷ１３３に対して制御信号を出力する。このアナログＳＷ１３３をオン／オフすることにより、ランプ電圧生成回路３００から出力されるランプ電圧（ＲＶ）１３１をビデオ線１３４に印加したり遮断したりする制御を行う。
【００３５】
１０２４個のアナログＳＷ１３３は、ＣＲＳＴ信号により全てがオン状態となってランプ電圧（ＲＶ）１３１がビデオ線１３４に印加された状態としている。アナログＳＷ１３３はコンパレータ出力を受けるとオフ状態となり、ランプ電圧（ＲＶ）１３１がビデオ線１３４に印加されない状態（遮断状態）とする。
【００３６】
次に、ランプ電圧生成回路３００におけるランプ電圧の生成について説明するが、本実施例ではランプ電圧生成回路３００が、デジタルデータをアナログ変換するＤ／Ａコンバータである場合について説明する。サンプリング制御回路２２０は、ランプ電圧生成回路３００であるＤ／Ａコンバータに、該Ｄ／Ａコンバータのデータ更新を行わせるクロックであるＤ／ＡＣＬＫとランプ電圧のインクリメントを指示するデータであるＤ／ＡＤＡＴＡとを入力する。Ｄ／ＡＣＬＫとＤ／ＡＤＡＴＡは、前述したＣＲＳＴ信号を起点として、ＣＣＬＫと同期してサンプリング制御回路２２０から出力される。
【００３７】
また、Ｄ／ＡＤＡＴＡは、Ｄ／ＡＣＬＫのクロック数に応じてインクリメントしていくデータとして出力される。例えば、ランプ電圧生成回路３００の階調を１０ｂｉｔとした場合、ランプ電圧生成回路３００は１０２４の分解能にてランプ波形を生成する。この結果、Ｄ／Ａコンバータは、図４（ａ）に示すように、単調増加（単調変化）するランプ電圧を生成する。
【００３８】
すなわち、ランプ電圧生成回路３００から出力されるランプ電圧（ＲＶ）１３１は、ＣＲＳＴ信号の入力時点で所定の開始電圧となり、例えばＤ１においては図４（ａ）中に「Ｄ１：１００」で示す電圧としてビデオ線１３４に印加される。前述したようにランプ電圧生成回路３００の階調を１０ｂｉｔの１０２４分解能とした場合に、ランプ電圧の最大電圧（Δ電圧）が４Ｖであるとするとき、「Ｄ１：１００」で示す電圧は、
｛（１００−１）／１０２４｝×４Ｖ＝０．３８６７Ｖ
となり、ランプ電圧の開始電圧に対して＋０．３８６７Ｖがビデオ線１３４に印加されることになる。また、ランプ電圧（ＲＶ）１３１は、例えばＤ２においては図４（ａ）中に「Ｄ２：４」で示す電圧としてビデオ線１３４に印加される。「Ｄ２：４」で示す電圧は、
｛（４−１）／１０２４｝×４Ｖ＝０．０１１７Ｖ
となり、ランプ電圧の開始電圧に対して＋０．０１１７Ｖがビデオ線１３４に印加されることになる。
【００３９】
このようなランプ電圧からのサンプリングを行い、１０２４本のビデオ線１３４に対してサンプリングされた電圧（液晶駆動電圧）を印加する。ビデオ線１３４に印加された電圧は、Ｖシフトレジスタ１２０から出力されるＶ走査信号によって、１ラインにおける１０２４個（Ｈ１〜Ｈ１０２４）の画素トランジスタ１３６のゲートに接続される。これにより、１０２４個の画素トランジスタ１３６がオンになる。
【００４０】
この画素トランジスタ１３６のオンにより、ビデオ線１３４と画素コンデンサ１３７は画素トランジスタ１３６を介して接続され、画素トランジスタ１３６にランプ電圧からサンプリングした液晶駆動電圧をチャージする。こうして、Ｈ１〜Ｈ１０２４の画素コンデンサ１３７にそれぞれチャージされた液晶駆動電圧により、液晶１３８を駆動する。
【００４１】
パネル制御回路２１０から垂直走査スタート信号ＶＳと垂直走査クロック信号ＶＣＬＫを受けたＶシフトレジスタ１２０は、水平走査線１３５に出力されるＶ走査信号を、クロックＶＣＬＫごとに垂直方向にＶ１からＶ７６８まで順次走査（順次選択）する。この走査により、液晶表示パネル１００の表示領域１３０の全画素に対して、液晶駆動電圧の書き込み（チャージ）制御を行うことができる。そして、透明電極に印加されるＶｃｏｍＬと画素電極に印加される液晶駆動電圧との差に応じて液晶１３８が駆動され、表示領域１３０に画像が表示される。
【００４２】
次に、上述したランプ電圧からの液晶駆動電圧のサンプリング（以下、電圧サンプリングともいう）の際に発生するノイズの影響について説明する。
【００４３】
図１０には、表示領域１３０に表示される画像（パターン）の例を示している。図１０（ａ）は、階調が徐々に変化するグラデーションパターンを示す。本実施例では、前述したようにノーマリーブラックモードで液晶駆動を行うので、このようなグラデーションパターンを表示する場合には、まずＣＲＳＴ信号によって１０２４個のアナログＳＷ１３３が全てオン状態とされる。これにより、ランプ電圧（ＲＶ）１３１が１０２４本のビデオ線１３４の全てに供給される。そして、例えば、Ｈ１の画素に対するデータが最も低い１であるとすると、ＣＣＬＫの１クロック目でデータコンパレータ１１３から出されたコンパレータ出力に応じて、ＳＷコントローラ１１４がＨ１のアナログＳＷ１３３をオフにする。これにより、Ｈ１の画素に対応するビデオ線１３４には、
｛（１−１）／１０２４｝×４Ｖ＝０Ｖ
より、ランプ電圧の開始電圧に対して、＋０Ｖがチャージされる。したがって、Ｈ１の画素にも、ランプ電圧の開始電圧に対して＋０Ｖがチャージされる。
【００４４】
次に、例えば、Ｈ２の画素に対するデータが１より高い２であるとすると、ＣＣＬＫの２クロック目でデータコンパレータ１１３から出されたコンパレータ出力に応じて、ＳＷコントローラ１１４がＨ２のアナログＳＷ１３３をオフにする。これにより、Ｈ２の画素に対応するビデオ線１３４には、
｛（２−１）／１０２４｝×４Ｖ＝０．００３９Ｖ
より、ランプ電圧の開始電圧に対して＋０．００３９Ｖがチャージされる。したがって、Ｈ２の画素にも、ランプ電圧の開始電圧に対して＋０．００３９Ｖがチャージされる。このようにして、グラデーションパターンの階調が徐々に変化する。このとき、１０２４個のアナログＳＷ１３３が順次オフされていくため、ビデオ線１３４の負荷変動が小さい状態が続き、安定的にランプ電圧からサンプリングした液晶駆動電圧を得ることができる。
【００４５】
これに対し、図１０（ｃ）には、矩形ボックス内の階調が４９９で、その周囲の階調が５００であるボックスパターンを示している。前述した通り、まずＣＲＳＴ信号によって１０２４個のアナログＳＷ１３３が全てオン状態とされ、ランプ電圧（ＲＶ）１３１が１０２４本のビデオ線１３４の全てに供給される。そして、例えばＨ１５１〜Ｈ８５０の画素に対するデータが４９９である場合、ＣＣＬＫの４９９クロック目でデータコンパレータ１１３から出されたコンパレータ出力に応じて、ＳＷコントローラ１１４がＨ１５１〜Ｈ８５０のアナログＳＷ１３３をオフにする。これにより、Ｈ１５１〜Ｈ８５０の画素に対応するビデオ線１３４には、
｛（４９９−１）／１０２４｝×４Ｖ＝１．９４５Ｖ
より、ランプ電圧の開始電圧に対して＋１．９４５Ｖがチャージされる。したがって、Ｈ１５１〜Ｈ８５０の画素にも、ランプ電圧の開始電圧に対して＋１．９４５Ｖがチャージされる。ただし、このときランプ電圧（ＲＶ）に対しては、１０２４本のビデオ線１３４のうち半分以上の７００本がオフになる、つまりはランプ電圧（ＲＶ）１３１に繋がっていた負荷（ビデオ線１３４の容量）のうち７００／１０２４が解放されることになる。このため、概ね７００／１０２４の容量変動が発生する。
【００４６】
一方、例えばＨ１〜Ｈ１５０の画素とＨ８０１〜Ｈ１０２４の画素に対するデータが５００であるとする。このとき、ＣＣＬＫの５００クロック目でデータコンパレータ１１３から出されたコンパレータ出力に応じて、ＳＷコントローラ１１４がＨ１〜Ｈ１５０とＨ８０１〜Ｈ１０２４のアナログＳＷ１３３をオフにする。これにより、Ｈ１〜Ｈ１５０の画素とＨ８０１〜Ｈ１０２４の画素に対応するビデオ線１３４には、
｛（５００−１）／１０２４｝×４Ｖ＝１．９４９Ｖ
より、ランプ電圧の開始電圧に対して＋１．９４９Ｖがチャージされることが望ましい。
【００４７】
しかし、前述した負荷変動により、図４（ｂ）に示すように、ＣＣＬＫの４９９クロック目より後にランプ電圧の変動が発生する。すなわち、ランプ電圧生成回路３００のインダクタンスやリアクタンス等による負荷変動や液晶表示パネル１００内に設けられたランプ電圧用アンプ（不図示）の負荷変動に伴うリンギングやパネル内の配線抵抗により発生する電位差により、図４（ｂ）中の点線内に示すようなランプ電圧の波形が変動する。そして、このようなランプ電圧の変動が生じている間に、Ｈ１〜Ｈ１５０とＨ８０１〜Ｈ１０２４の画素（ビデオ線１３４）は液晶駆動電圧をサンプリングすることになる。
【００４８】
図４（ｂ）には、ＣＣＬＫの４９９クロック目に負荷が一旦軽くなったために、５００クロック目のランプ電圧が本来の電圧よりも上昇した様子を示している。そのタイミングで、ビデオ線１３４への電圧サンプリングを行うと、前述したようにビデオ線１３４には本来はランプ電圧の開始電圧に対して＋１．９４９Ｖがチャージされるはずが、＋１．９４９Ｖ＋α（ノイズ成分電圧）がチャージされる。したがって、画素コンデンサ１３７にも、ランプ電圧の開始電圧に対して＋１．９４９Ｖ＋αがチャージされる。この場合、図１０（ｄ）に示すように、Ｈ１〜Ｈ１５０の画素とＨ８５１〜Ｈ１０２４の画素に、図１０（ｃ）に示した同画素の液晶駆動電圧より高い液晶駆動電圧がチャージされ、図１０（ｃ）の本来の階調より明るい階調が表示されてしまう。
【００４９】
さらに、例えばＨ１〜Ｈ１５０の画素とＨ８０１〜Ｈ１０２４の画素に対する本来のデータが５０１であるとすると、これらの画素に対応するビデオ線１３４には、
｛（５０１−１）／１０２４｝×４Ｖ＝１．９５３Ｖ
より、ランプ電圧の開始電圧に対して＋１．９５３Ｖがチャージされることが望ましい。しかし、図４（ｂ）に示すように一度上昇したランプ電圧が５０１クロック目のタイミングでは、本来のランプ電圧より低い電圧に変動する。このため、ビデオ線１３４にランプ電圧の開始電圧に対して＋１．９５３Ｖがチャージされるはずが、＋１．９５３Ｖ−α（ノイズ成分電圧）がチャージされることになる。この場合、図１０（ｅ）に示すように、Ｈ１〜Ｈ１５０の画素とＨ８５１〜Ｈ１０２４の画素に、図１０（ｃ）に示した同画素の液晶駆動電圧より低い液晶駆動電圧がチャージされ、図１０（ｃ）の本来の階調より暗い階調が表示されてしまう。
【００５０】
このような問題に対して、本実施例では、装置が図１１のフローチャートに示す動作（処理）を行うことでこれを解決する。
【００５１】
パネル制御回路２１０が、ステップＳ１０１において垂直走査スタート信号ＶＳ、水平スタート信号ＨＳおよび各種補正後の映像データを生成することで、処理が開始される。
【００５２】
ステップＳ１０３では、パネル制御回路２１０は、水平スタート信号ＨＳを起点としてＮ＋１ライン（例えば、Ｎラインが２ライン目であれば、Ｎ＋１ラインは３ライン目となる）の映像データを、同一データサンプリング数検出回路２３０に入力する。液晶表示パネル１００へのＮ＋１ラインの映像データの入力は、同一データサンプリング数検出回路２３０へのデータ入力（ステップＳ１０３）と並行して行う。また、これと並行して、ステップＳ１１３では、インプットデータレジスタ１１１内の映像データをデータメモリ１１２に転送する。
【００５３】
ここで、階調データ検出装置として機能する同一データサンプリング数検出回路２３０の動作を説明する。図６には、同一データサンプリング数検出回路２３０内の構成を示している。同一データサンプリング数検出回路２３０は、入力された映像データの１ライン中の１０２４個の階調データにおいて、最も数が多い階調データ（最多データ）を検出するための同一データサンプリング数検出を行う。
【００５４】
具体的には、同一データサンプリング数検出回路２３０には、上述したステップＳ１０３において、複数ビットの階調データをそれぞれ有する複数の画素により構成された映像データ（デジタル映像）が入力される。
【００５５】
ステップＳ１０４では、同一データサンプリング数検出回路２３０内のカウント部としてのビット毎カウンタ２３１が、以下に説明する特定値カウントを行う。そして、１ラインの１０２４個の階調データに対する特定値カウントが終了するまでこれを継続し（ステップＳ１０５）、１０２４個の階調データのサンプリングが終了すると、ステップＳ１０７に進む。ステップＳ１０７では、同一データサンプリング数検出回路２３０内の判定部としてのカウンタデータ比較回路２３２が、ビット毎カウンタ２３１が行った特定値カウントの結果に基づいて以下の判定を行う。
【００５６】
ビット毎カウンタ２３１が行う特定値カウントは、１ライン中の１０２４個の階調データ（複数の画素が有する複数の階調データ）における同一ビットの「０」又は「１」である特定値の数をビット毎にカウントするものである。本実施例では、「１」を特定値としてこれをカウントする場合について説明する。
【００５７】
カウンタデータ比較回路２３２は、ビット毎カウンタ２３１によりビット毎にカウントされた特定値「１」の数が、所定の閾値以上（すなわち所定数である）か否かを判定する。本実施例では、閾値を１０２４個の約６０％である６１５個とする。このとき特定値の数が所定数であるとは、該数が６１５以上であることを意味する。なお、所定数は、１０２４個の５０％より多く、１００％より少ない数であればよい。
【００５８】
さらに、同じくステップＳ１０７では、検出部としての最多データ出力回路２３３は、カウンタデータ比較回路２３２での判定結果を用いて、上述した１ライン中の１０２４個の階調データからその半数よりも多い数の階調データ（特定階調データ）を出力する。特に本実施例では、特定階調データとして、１０２４個の階調データのうち最も多い数の最多階調データを出力する。同一データサンプリング数検出は、このような最多階調データの有無の検出と、最多階調データがある場合にはそれがどの階調のデータであるかの検出を行う処理である。
【００５９】
図５には、階調データのヒストグラムを示している。横軸は１０２４段階の階調を示し、縦軸は１０２４個の画素の階調データにおける同一の階調データの数を示している。
【００６０】
例えば、図１０（ａ）に示すようなグラデーションパターンでは、図５（ａ）に示すように、０〜１０２４の階調の広い範囲に少数ずつの同一の階調データが分布したヒストグラムが得られる。この場合、１０２４個の階調データからその半数（図５中に横点線で示す）よりも多い数の階調データはもとより、最多階調データも検出されない。
【００６１】
この場合において、ビット毎カウンタ２３１によりビット毎にカウントされた「１」の数を図７（ａ）に示す。カウンタデータ比較回路２３２は、「１」の数が図７（ａ）中に横点線で示した判定カウント値Ｃｏｕｎｔ＿Ｃｏｍｐ以上であるか否かの判定をビット毎に行う。判定結果としては、０ｂｉｔ：０，  １ｂｉｔ：０，  ２ｂｉｔ：０，  ３ｂｉｔ：０，  ４ｂｉｔ：０，  ５ｂｉｔ：０，  ６ｂｉｔ：０，  ７ｂｉｔ：０，８ｂｉｔ：０，  ９ｂｉｔ：０がカウンタデータ比較回路２３２から出力される。
【００６２】
最多データ出力回路２３３は、カウンタデータ比較回路２３２からの判定結果を受けて、バイナリデータである００００００００００（０００ｄｅｃ）を同一データサンプリング数検出の結果として生成して出力する。
【００６３】
本来、グラデーションパターンのような画像の場合は、６０％より多い数の階調データは存在しないので、本検出結果は、誤りの検出結果である。
【００６４】
また、例えば図１０（ｂ）に示すようなラスタパターンの画像（全画素が階調５００の画像）では、図５（ｂ）に示すように、最多階調データが５００であるヒストグラムが得られる。この場合においてビット毎カウンタ２３１によりビット毎にカウントされた「１」の数を図７（ｂ）に示す。カウンタデータ比較回路２３２の判定結果としては、０ｂｉｔ：０，  １ｂｉｔ：０，  ２ｂｉｔ：１，  ３ｂｉｔ：０，  ４ｂｉｔ：１，  ５ｂｉｔ：１，  ６ｂｉｔ：１，  ７ｂｉｔ：１，８ｂｉｔ：１，  ９ｂｉｔ：０が得られる。このときの最多データ出力回路２３３により生成される同一データサンプリング数検出の結果（バイナリデータ）は、０１１１１１０１００（５００ｄｅｃ）となる。この検出結果は、正しい検出結果である。
【００６５】
また、図１０（ｃ）に示すボックスパターンの画像（１ラインの７０％が階調４９９の矩形ボックスで、その周囲が階調５００の画像）では、図５（ｃ）に示すように、最多階調データが４９９であるヒストグラムが得られる。矩形ボックス内の階調４９９をバイナリデータに変換すると、０１１１１１００１１であり、周囲の階調５００をバイナリデータに変換すると、０１１１１１０１００である。この場合においてビット毎カウンタ２３１によりビット毎にカウントされた「１」の数を図７（ｃ）に示す。カウンタデータ比較回路２３２の判定結果としては、０ｂｉｔ：１，  １ｂｉｔ：１，  ２ｂｉｔ：０，  ３ｂｉｔ：０，  ４ｂｉｔ：１，  ５ｂｉｔ：１，  ６ｂｉｔ：１，  ７ｂｉｔ：１，８ｂｉｔ：１，  ９ｂｉｔ：０が得られる。このときの最多データ出力回路２３３により生成される同一データサンプリング数検出の結果（バイナリデータ）は、０１１１１１００１１（４９９ｄｅｃ）となる。この検出結果は、正しい検出結果である。
【００６６】
ステップＳ１０９では、同一データサンプリング数検出回路２３０は、上記の同一データサンプリング数検出結果（００００００００００（０００ｄｅｃ），０１１１１１０１００（５００ｄｅｃ）又は０１１１１１００１１（４９９ｄｅｃ））を記憶するとともに、最多階調データの数も記憶する。
【００６７】
こうして１ラインにおける同一データサンプリング数検出は終了する。そして、後述するＣＣＬＫ制御、パネルデータインプット制御および同一データサンプリング数検出結果の記憶が終了するのを待って（ステップＳ１３７）、サンプリング制御回路２２０は、ステップＳ１３９にて、７６８ラインのＶ走査が完了したか否かを判定する。Ｖ走査が完了すると１フレーム走査完了として（ステップＳ１４１）、本処理を終了する。一方、Ｖ走査が完了していなければ、ステップＳ１０１に戻って、次のラインに対する処理を行う。
【００６８】
次に、液晶表示パネル１００への映像データの入力について説明する。ステップＳ１０１にて水平スタート信号ＨＳを受けた液晶表示パネル１００内のＨ駆動回路１１０は、インプットデータレジスタ１１１内のＮラインの映像データをデータメモリ１１２に転送する。そして、ステップＳ１１５では、Ｈ駆動回路１１０は、インプットデータレジスタ１１１に対してＮ＋１ラインの映像データを入力する。このとき、データメモリ１１２には、ステップＳ１１３でインプットデータレジスタ１１１から転送されてきたＮラインの映像データが記憶されている。データメモリ１１２に記憶された映像データをもとに、後述するパネル駆動制御が行われる。
【００６９】
次に、ステップＳ１１７では、Ｈ駆動回路１１０は、インプットデータレジスタ１１１に対してＮ＋１ラインの映像データ（１０２４画素分のデータ）の入力が完了したか否かを判定する。完了していない場合は、ステップＳ１１５に戻って、完了するまで該ステップＳ１１５の処理を繰り返す。完了した場合は、前述したステップＳ１３７に進む。
【００７０】
次に、サンプリング制御回路２２０およびパネル駆動制御について説明する。前述したように、ステップＳ１０３にて水平スタート信号ＨＳ（ステップＳ１０１）を起点としてパネル制御回路２１０はＮ＋１ラインの映像データを同一データサンプリング数検出回路２３０に入力する。
【００７１】
これと並行して、同一データサンプリング数検出回路２３０は、ステップＳ１１９にて、サンプリング制御回路２２０内のクロック停止タイミング設定回路２２１に、入力中の映像データの前ライン（Ｎライン）での同一データサンプリング数の検出結果を送る。この検出結果は、ステップＳ１０９で同一データサンプリング数検出回路２３０が記憶したものである。
【００７２】
次にステップＳ１２３では、図３に示すクロック停止タイミング設定回路２２１は、同一データサンプリング数の検出結果から、ＲａｍｐＤＡＣ制御回路２２２とＣＣＬＫコントロール回路２２３の停止タイミング（停止ポイント）を設定する。
【００７３】
次にステップＳ１２５では、サンプリング制御回路２２０は、ＲａｍｐＤＡＣ制御回路２２２から、Ｄ／ＡＣＬＫのクロック数に応じて単調にインクリメントしていくデータＤ／ＡＤＡＴＡを出力させる。また、このとき、ＣＣＬＫコントロール回路２２３は、Ｈ駆動回路１１０内データコンパレータ１１３へのクロックＣＣＬＫの出力（カウント）を開始する。そして、前述したランプ電圧の生成と、液晶表示パネル１００の１ライン（１０２４画素）の画素コンデンサ１３７への液晶駆動電圧のチャージ（つまりは電圧サンプリング）とを行う。
【００７４】
そして、サンプリング制御回路２２０は、ステップＳ１２７において、クロックＣＣＬＫのカウント値がステップＳ１２３で設定されたサンプリングの停止ポイントに相当するカウント値（所定クロック）に達したか否かを判定する。停止ポイントに相当するカウント値に達していない場合は、達するまで該判定を繰り返す。停止ポイントに相当するカウント値に達した場合は、ステップＳ１２９に進み、サンプリング制御回路２２０は、ＲａｍｐＤＡＣ制御回路２２２にＤ／ＡＣＬＫの出力を停止させるとともに、Ｄ／ＡＤＡＴＡのインクリメントも停止させる。さらに、サンプリング制御回路２２０は、ＣＣＬＫコントロール回路２２３に、液晶表示パネル１００へのＣＣＬＫの出力を停止させる。
【００７５】
その後、サンプリング制御回路２２０は、ステップＳ１３１にて、ＣＣＬＫコントロール回路２２３内でカウントしている内部ＣＣＬＫのカウント値が所定停止クロックに対応するカウント値に達したが否かを判定する。所定停止クロックに対応するカウント値に達していない場合は、達するまで該判定を繰り返す。所定停止クロックに対応するカウント値に達した場合は、ステップＳ１３２にて、それまで停止していたＤ／ＡＣＬＫの出力と、Ｄ／ＡＤＡＴＡのインクリメントと、ＣＣＬＫの出力とを再開させる。
【００７６】
前述したように、図１０（ａ）に示すグラデーションパターンの画像を表示する場合は、階調を徐々に変化させるために１０２４個のアナログＳＷ１３３が順次オフされていくので、ビデオ線１３４の負荷変動が小さい状態が続く。したがって、安定的にランプ電圧からサンプリングした液晶駆動電圧を得ることができ、ランプ電圧の単調増加や液晶駆動電圧のチャージを一時停止する必要はない。
【００７７】
しかし、この場合は、前述したように同一データサンプリング数の検出結果として誤りの検出結果（０００ｄｅｃ）が得られ、これに応じて停止ポイントが階調０００に設定される。この結果、一時停止が行われることになるが、ランプ電圧の開始電圧での液晶駆動電圧のチャージを一時的に停止するのみなので、特に問題はない。すなわち、ランプ電圧の変動が生じないグラデーションパターンの画像を表示する場合でも、ランプ電圧の単調増加や液晶駆動電圧のチャージの一時停止はするものの、良好な液晶駆動電圧のチャージが行われる。
【００７８】
また、図１０（ｂ）に示すラスタパターンの画像を表示する場合は、１０２４個の画素の階調を一度に変化させるために１０２４個のアナログＳＷ１３３が一挙にオフされる。このため、ビデオ線１３４の負荷変動が大きく、ランプ電圧にリンギングが発生するが、その後のランプ電圧のサンプリングは行われない。このため、各画素に対して安定した液晶駆動電圧のチャージを行うことができ、ランプ電圧の単調増加や液晶駆動電圧のチャージを一時停止する必要はない。
【００７９】
しかし、この場合は、前述したように同一データサンプリング数の検出結果として検出結果（５００ｄｅｃ）が得られ、これに応じて停止ポイントが階調５００に設定される。この結果、一時停止が行われることになるが、その後に行われない液晶駆動電圧のチャージを一時的に停止するのみなので、特に問題はない。
【００８０】
さらに、図１０（ｃ）に示すボックスパターンの画像を表示する場合も、１０２４個の画素の階調を４９９と５００に変化させるため、１０２４個のアナログＳＷ１３３が一挙にオフされる。このため、ビデオ線１３４の負荷変動が大きく、ランプ電圧にリンギングが発生する。この場合は、前述したように同一データサンプリング数の検出結果として検出結果（４９９ｄｅｃ）が得られ、これに応じて停止ポイントが階調４９９に設定される。
【００８１】
そして、階調４９９での液晶駆動電圧のチャージ後、ランプ電圧の単調増加と液晶駆動電圧のチャージを一時停止し、ランプ電圧が安定するのを待ってその単調増加と液晶駆動電圧のチャージを再開する（階調５００での液晶駆動電圧のチャージを行う）。すなわち、図４（ｃ）に示す停止位置から再開位置までランプ電圧生成回路３００からのランプ電圧の単調増加を停止させるとともに、ＣＣＬＫの出力停止によって液晶駆動電圧のチャージを停止させる。これにより、ランプ電圧の変動の影響を受けることなく各画素に対して液晶駆動電圧をチャージすることができる。
【００８２】
所定停止クロックは、負荷変動によるランプ電圧のリンギングが収束する期間に対応するように設定される。例えば、ＣＣＬＫのクロック数で１０クロック分とする。このようなランプ電圧の単調増加の停止と画素コンデンサ１３７への電圧サンプリングの停止とにより、負荷変動によるリンギングの影響によって、図１０（ｄ）や（ｅ）に示したように、本来の階調と異なる階調が表示されることを防止することができる。
【００８３】
そして、ステップＳ１３３にて、ＣＣＬＫカウント値が所定値（階調数に対応する１０２４以上）に達すると、サンプリング制御回路２２０は、画素コンデンサ１３７への電圧サンプリングの完了を検出する。そして、サンプリング制御回路２２０は、ステップＳ１３４にて、ランプ電圧生成とＣＣＬＫカウントを停止する。その後、前述したステップＳ１３７に進む。
【００８４】
このように本実施例では、ビデオ線１３４に供給されるランプ電圧に、負荷変動に伴うリンギング等のノイズが発生したおそれがある場合は、そのノイズが収束するとみなせる期間の間、ランプ電圧の単調増加と画素への電圧サンプリングとを一時的に停止させる。これにより、ノイズがほとんどないランプ電圧からの画素への電圧サンプリングを行うことができ、表示品質の低下を防止することができる。
【００８５】
なお、上記実施例では、１ライン中に発生するアナログ的なノイズ（リンギング）の対策のために、同一データサンプリング数検出を１ライン毎に行う場合について説明した。しかし、これは例に過ぎず、映像データ全体に相当する１フレームごとに同一データサンプリング数検出を行ってもよい。
【００８６】
以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。
【産業上の利用可能性】
【００８７】
各種電子機器に搭載可能な、液晶ディスプレイ等の電気光学的に画像を表示する電気光学表示装置を提供できる。
【符号の説明】
【００８８】
１００  液晶表示パネル
２３０  同一データサンプリング数検出回路
２３１  ビット毎カウンタ
２３２  カウンタデータ比較回路
２３３  最多データ出力回路
【図１】
2013105111.tif 000003
【図２】
2013105111.tif 000004
【図３】
2013105111.tif 000005
【図４】
2013105111.tif 000006
【図５】
2013105111.tif 000007
【図６】
2013105111.tif 000008
【図７】
2013105111.tif 000009
【図８】
2013105111.tif 000010
【図９】
2013105111.tif 000011
【図１０】
2013105111.tif 000012
【図１１】
2013105111.tif 000013