(57)【要約】【課題】同期化に要する時間を短縮して画面品位を向上させる。【解決手段】同期信号制御回路は、入力映像信号に対する表示周波数が所定の許容範囲内にある場合に前記入力映像信号に基づく表示が可能な表示部に対して前記入力映像信号の表示に用いる表示同期クロック、表示水平同期信号及び表示垂直同期信号を出力する同期信号制御回路において、前記入力映像信号に基づく入力垂直同期信号と前記表示垂直同期信号との位相差を検出する位相差検出部と、前記位相差検出部の検出結果に基づいて、前記位相差が小さくなるように前記許容範囲内で前記表示同期クロックの周波数を制御する表示同期クロック制御部と、前記表示同期クロック制御部によってクロック周波数が制御された前記表示同期クロックを用いて前記表示水平同期信号及び表示垂直同期信号を生成する同期信号生成部とを具備する。【選択図】図１
2013070261.tif 000002
【特許請求の範囲】
【請求項１】
入力映像信号に対する表示周波数が所定の許容範囲内にある場合に前記入力映像信号に基づく表示が可能な表示部に対して前記入力映像信号の表示に用いる表示同期クロック、表示水平同期信号及び表示垂直同期信号を出力する同期信号制御回路において、
前記入力映像信号に基づく入力垂直同期信号と前記表示垂直同期信号との位相差を検出する位相差検出部と、
前記位相差検出部の検出結果に基づいて、前記位相差が小さくなるように前記許容範囲内で前記表示同期クロックの周波数を制御する表示同期クロック制御部と、
前記表示同期クロック制御部によってクロック周波数が制御された前記表示同期クロックを用いて前記表示水平同期信号及び表示垂直同期信号を生成する同期信号生成部と
を具備したことを特徴とする同期信号制御回路。
【請求項２】
前記表示部は、前記入力映像信号の垂直同期期間が最小垂直同期期間と最大垂直同期期間との間の補償期間の範囲内にある場合に前記入力映像信号に基づく表示が可能であり、
前記同期信号生成部は、前記位相差が小さくなるように、前記位相差検出部の検出結果とに基づいて、前記補償期間の範囲内で前記表示垂直同期信号の周期を変化させる
ことを特徴とする請求項１に記載の同期信号制御回路。
【請求項３】
前記位相差検出部は、前記表示垂直同期信号によってリセットされながら前記表示同期クロックをカウントしてカウント値を求め、入力垂直同期信号のタイミングにおけるカウント値によって前記位相差を求める
ことを特徴とする請求項１又は２に記載の同期信号制御回路。
【請求項４】
入力映像信号に対する表示周波数が所定の許容範囲内にある場合に前記入力映像信号に基づく表示が可能な表示部に対して前記入力映像信号の表示に用いる表示同期クロック、表示水平同期信号及び表示垂直同期信号を出力する同期信号制御回路において、前記入力映像信号に基づく入力垂直同期信号と前記表示垂直同期信号との位相差を検出する位相差検出部と、前記位相差検出部の検出結果に基づいて、前記位相差が小さくなるように前記許容範囲内で前記表示同期クロックの周波数を制御する表示同期クロック制御部と、前記表示同期クロック制御部によってクロック周波数が制御された前記表示同期クロックを用いて前記表示水平同期信号及び表示垂直同期信号を生成する同期信号生成部とを具備した同期信号制御回路と、
前記同期信号制御回路を制御すると共に、バッファに記憶されている映像信号を読み出して前記入力映像信号として前記表示部に与える制御部と
を具備したことを特徴とする表示装置。
【請求項５】
前記表示部は、前記入力映像信号の垂直同期期間が最小垂直同期期間と最大垂直同期期間との間の補償期間の範囲内にある場合に前記入力映像信号に基づく表示が可能であり、
前記同期信号生成部は、前記位相差が小さくなるように、前記位相差検出部の検出結果とに基づいて、前記補償期間の範囲内で前記表示垂直同期信号の周期を変化させる
ことを特徴とする請求項４に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期信号制御回路及び表示装置に関する。
【背景技術】
【０００２】
従来より、表示装置として、液晶パネルやプラズマディスプレイパネル等のフラットパネルディスプレイ（以下、ＦＰＤという）が普及している。ＦＰＤにおいては、各画素毎に対応する映像信号（画素信号）を供給することで画像表示を行っている。即ち、ＦＰＤに供給される映像信号は一端表示用メモリに保持され、ＦＰＤは、表示用メモリからＦＰＤの各画素に対応する画素信号を読み出して各画素を駆動することで、表示を行う。
【０００３】
従って、ＦＰＤにおいて表示に用いる水平及び垂直同期信号（以下、表示水平及び垂直同期信号という）は、ＦＰＤに供給される映像信号（入力映像信号）の水平及び垂直同期信号（以下、入力水平及び垂直同期信号という）とは非同期に発生される。
【０００４】
ＦＰＤの表示垂直同期信号の周波数（以下、表示垂直同期周波数という）は、垂直同期信号期間の周期の逆数に関わり、表示クロック、水平同期期間、垂直同期期間によって決定され、表示装置毎に固有の値となる。また、表示装置毎の固有の値は、垂直同期周期の許容範囲があり、最小の垂直同期期間と最大の垂直同期期間の範囲（以下、補償期間という）を設けることで、ＦＰＤは常に入力映像信号に基づく表示を行うことができる。
【０００５】
このように、ＦＰＤの表示垂直同期周波数は装置毎に異なり、また、入力映像信号の入力垂直同期信号の周波数（以下、入力垂直同期周波数という）も映像ソース毎に異なることが考えられ、通常、両者は一致しない。このため、表示用メモリがオーバーフロー又はアンダーフローしてしまう虞があり、ＦＰＤは、映像信号を所定間隔でスキップ又はリピートしなければならないことがある。
【０００６】
そこで、入力映像信号の垂直同期の開始位置が、表示装置に許容されている補償期間内に入ると、以後、表示垂直同期信号を入力垂直同期信号に同期化する処理を行う同期化回路がＦＰＤにおいて採用されることがある。これにより、映像信号のスキップ及びリピート現象の発生が繰り返されることが防止される。
【０００７】
また、ＦＰＤにおいては、ゲーム機からの画像を表示することがあり、入力画像と表示画像との遅延時間をなるべく小さくした方がよい。このため、上述した最初の同期化時に、映像信号を１回だけスキップさせ、入力画像と表示画像との遅延時間を最小にする処理が行われる。
【０００８】
しかしながら、表示垂直同期信号と入力垂直同期信号との位相差及び周波数差によっては、同期化に比較的長時間を要してしまう。同期化に要する最大の時間は画面サイズに対応し、例えば４Ｋ２Ｋ（４４００×２２５０画素）等の高精細映像表示用のＦＰＤにおいては、同期化に要する時間が極めて長くなってしまう。このため、例えばチャンネル切換え時や入力垂直同期周波数の切換り時等において、切換りから数秒後の予期せぬタイミングでスキップが発生し、視聴者が違和感を憶えることがある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平１１−３３１６３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、同期化に要する時間を短縮して画面品位を向上させることができる同期信号制御回路及び表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一態様の同期信号制御回路は、入力映像信号に対する表示周波数が所定の許容範囲内にある場合に前記入力映像信号に基づく表示が可能な表示部に対して前記入力映像信号の表示に用いる表示同期クロック、表示水平同期信号及び表示垂直同期信号を出力する同期信号制御回路において、前記入力映像信号に基づく入力垂直同期信号と前記表示垂直同期信号との位相差を検出する位相差検出部と、前記位相差検出部の検出結果に基づいて、前記位相差が小さくなるように前記許容範囲内で前記表示同期クロックの周波数を制御する表示同期クロック制御部と、前記表示同期クロック制御部によってクロック周波数が制御された前記表示同期クロックを用いて前記表示水平同期信号及び表示垂直同期信号を生成する同期信号生成部とを具備する。
【発明の効果】
【００１２】
本発明によれば、同期化に要する時間を短縮して画面品位を向上させることができるという効果を有する。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施の形態に係る同期信号制御回路を示すブロック図。
【図２】第１の実施の形態に係る同期信号制御回路が組み込まれた表示装置を示すブロック図。
【図３】特許文献１の同期化方法を説明するための説明図。
【図４】特許文献１の同期化方法を説明するための説明図。
【図５】第１の実施の形態における同期化方法を説明するための説明図。
【図６】第２の実施の形態を示すブロック図。
【発明を実施するための形態】
【００１４】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００１５】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る同期信号制御回路を示すブロック図である。また、図２は第１の実施の形態に係る同期信号制御回路が組み込まれた表示装置を示すブロック図である。
【００１６】
先ず、図２乃至図５を参照して、本実施の形態における同期化方法について説明する。図３及び図４は特許文献１の同期化方法を説明するための説明図であり、図５は本実施の形態における同期化方法を説明するための説明図である。
【００１７】
図２に示すように、入力端子１に入力される入力映像信号は、バッファ２に供給される。バッファ２は制御部３に書込み及び読出しが制御されて、入力映像信号を数フレーム分保持して、表示部４に出力する。入力映像信号は制御部３にも供給される。制御部３は入力映像信号に含まれる入力水平同期信号及び入力垂直同期信号を分離して同期信号制御回路１０に与えると共に、バッファ２の書込み及び読出しを制御する。また、制御部３は、後述する表示周期サイズ設定情報も同期信号制御回路１０に供給する。
【００１８】
同期信号制御回路１０は、制御部３から供給される信号に基づいて、表示水平同期信号、表示垂直同期信号及び表示同期クロック（以下、これらを各種同期信号という）を発生して表示部４に供給する。表示部４は、各種同期信号を用いてバッファ２からの映像信号に基づく表示を行う。即ち、表示部４は、表示同期クロックに同期して各画素を表示し、表示水平同期信号に同期して各ラインを表示し、表示垂直同期信号に同期して各画面を表示する。
【００１９】
表示同期クロックの周期は１画素当たりの表示に要する期間に対応しており、｛画面の切換り周波数（表示周波数）×１画面の全画素数｝が表示同期クロック周波数となる。従って、表示周波数は表示同期クロック周波数／全画素数で表される。
【００２０】
本実施の形態においては、電源投入時、チャンネル切換え時及び入力垂直同期周波数が切換る場合等において、入力垂直同期信号と表示垂直同期信号とが非同期である場合には、入力映像信号の入力垂直同期周波数に対して強制的に表示周波数を高く又は低く設定することにより、入力映像信号の垂直同期の開始タイミングと表示垂直同期の開始タイミングとを一致させる。これにより、以後、表示垂直同期信号を入力垂直同期信号に同期化させるようになっている。
【００２１】
特許文献１の発明においては、表示装置における垂直同期期間（表示垂直同期期間）を変化させることで表示周波数を変化させ、これにより同期化を可能にした。この場合において、特許文献１の発明では、同期化までの期間においても入力映像を表示させるために、表示垂直同期期間を表示装置において表示が可能な補償期間内に設定した。
【００２２】
図３において、垂直同期期間は、有効表示領域とブランキング領域（斜線部）とに対応する期間を含む。垂直同期期間は、表示垂直同期信号の周期に設定される。通常、表示装置には、表示可能な垂直同期期間に許容範囲が設けられている。即ち、表示装置においては、入力映像信号の垂直同期期間（以下、入力垂直同期期間という）が、標準垂直同期期間の前後に設定された最小垂直同期期間Ｖｓと最大垂直同期期間Ｖｌとによって規定される補償期間内であれば、入力映像信号に基づく表示を行うことができるようになっている。
【００２３】
表示装置の初期状態における表示垂直同期信号が標準垂直同期信号（Ｖｂａｓｅ）である。また、標準垂直同期信号に基づく垂直同期期間についても標準垂直同期期間Ｖｂａｓｅと標記するものとする。この場合、図３に示すように、Ｖｌ＞Ｖｂａｓｅ＞Ｖｓである。
【００２４】
特許文献１の発明では、図４の同期化方法を採用する。図４は水平方向に時間軸をとり、フレームの区切りを示す縦線によって垂直同期の開始点、即ち、垂直同期信号を示している。図４において、上段は入力映像信号の各フレームのバッファ２への書込みを示し、下段はバッファ２から読出した映像信号の表示を示している。
【００２５】
括弧内の数字は、入力映像信号の各フレームを保持するバッファ２のバッファ領域番号を示しており、図４の例ではバッファ２の４フレーム分のバッファ領域に各フレームの映像信号を一時保持することを示している。入力映像信号の連続した各フレームはバッファ２の番号が１から４の各バッファ領域に巡回的に書き込まれる。
【００２６】
図４の上段の縦線は入力垂直同期信号を示し、下段の縦線は表示装置の垂直同期信号である表示垂直同期信号を示している。図４の例では、同期化要求後において、番号２のバッファ領域への入力映像信号の書込み途中に、番号が１のバッファ領域に記憶された映像信号が表示されること、即ち、１フレーム遅延による表示を示している。
【００２７】
特許文献１の装置では、同期化によって画像が破綻してしまうことを防止するために、表示装置は、先ず入力映像信号とは非同期に表示を行う。この場合には、表示装置は、標準垂直同期信号（Ｖｂａｓｅ）を用いて表示を行う。
【００２８】
即ち、特許文献１の装置では、入力垂直同期信号を監視し、入力垂直同期の開始点が補償期間に入ったか否かを検出する。補償期間内において入力垂直同期の開始点が検出されない場合には、表示垂直同期信号を発生させて表示に用いる。つまり、特許文献１の装置では、入力垂直同期の開始点が検出されるまで、入力垂直同期の開始点が補償期間内に入るか否かが不明である。従って、入力垂直同期の開始点が補償期間に入るまでは、表示垂直同期信号を最大垂直同期期間Ｖｌで発生させることになる。このように、補償期間内に入力垂直同期の開始点が入るか否かを検出するためには、補償期間一杯まで表示垂直同期の開始点を遅らせる必要がある。図４はこの状態を示しており、入力垂直同期信号に対して表示垂直同期信号（表示垂直同期の開始点）の発生タイミングが少しずつ遅れ、最終的に入力垂直同期の開始点が補償期間内で発生するようになる。
【００２９】
このように、特許文献１の提案では、入力垂直同期の開始点が補償期間に入るまでは最大垂直同期期間Ｖｌで表示垂直同期信号を発生させる必要があり、同期化までに長時間を要することがある。
【００３０】
例えば、一般的なＦＰＤにおいては、補償期間としては±１０ライン程度が考えられる。特許文献１の技術において、補償期間を例えば±５ラインとし、４Ｋ２Ｋ（４４００×２２５０画素）パネルの表示装置における同期化に要する時間（引き込み時間）の最大値を求める。１入力垂直同期期間当たり５ラインずつずれが短縮されるので、入力垂直同期の開始点と表示垂直同期の開始点とのずれが最大（２２５０ライン）であった場合には、最大引き込み時間は、
最大引き込み時間＝２２５０／５（Ｖ）＝４５０Ｖ＝約７．５秒
となる。
【００３１】
これに対し、本実施の形態においては、表示同期クロックを変化させることで表示周波数を変化させるようになっており、比較的短時間で同期化が可能である。
【００３２】
本実施の形態においては図５に示す同期化方法を採用する。
【００３３】
図５（ａ）の縦線は同期信号制御回路１０に入力される入力垂直同期信号を示し、図５（ｂ）の縦線は同期信号制御回路１０から出力される表示垂直同期信号を示し、図５（ｃ）は表示同期クロックを示している。なお、表示同期クロックは、ハイビジョン放送に対応させた場合には、１表示垂直同期期間に例えば１１２５クロック発生するが、図５（ｃ）では図面の簡略化のために少ないクロック数を示している。また、左から右への方向が時間が遷移しているものとする。本実施の形態においては、入力垂直同期信号と表示垂直同期信号との位相差（以下、単に位相差ともいう）を検出し、検出した位相差を小さくするように表示同期クロックの周波数を変化させるようになっている。なお、入力映像信号のフレームレート及び１画面の全画素数に対応した表示同期クロック周波数を基準表示同期クロック周波数というものとする。
【００３４】
表示装置においては、表示同期クロックの周波数に許容範囲が設けられている。即ち、表示装置においては、同一入力映像信号に対して、表示同期クロック周波数を多少変化させた場合でも、入力映像信号に基づいた映像表示が可能である。例えば、表示同期クロック周波数の許容範囲は±（数％〜約１０％）程度であることが一般的である。
【００３５】
同一入力映像信号に対して、表示同期クロック周波数の許容範囲内で、表示同期クロック周波数を基準表示同期クロック周波数よりも低く設定すれば入力映像信号のフレームレートに対して表示映像のフレームレートが低くなるように変化し、逆に、高く設定すれば入力映像信号のフレームレートに対して表示映像のフレームレートが高くなるように変化する。即ち、表示同期クロック周波数を基準表示同期クロック周波数よりも低く設定すれば、入力垂直同期信号に対して表示垂直同期信号が遅れるように位相が変化し、高く設定すれば、入力垂直同期信号に対して表示垂直同期信号が進むように位相が変化する。このように、チャンネル切換え時等において、入力垂直同期の開始タイミングと表示垂直同期の開始タイミングが異なっている場合でも、表示同期クロック周波数を変化させることで、入力垂直同期の開始タイミングと表示垂直同期の開始タイミングとを一致させる、即ち、位相差を０にすることが可能である。
【００３６】
また、本実施の形態においては、位相差を短時間で小さくするために、表示垂直同期信号の位相を時間的に近い入力垂直同期信号の位相に一致させるように、表示同期クロックの周波数の変化方向を決定する。
【００３７】
図５は表示垂直同期信号の位相が、時間的に前後する２つの入力垂直同期信号のうち時間的に後の入力垂直同期信号の位相に近い場合の例（δi＜（１１２５／２））を示している。この場合には、表示同期クロックの周波数を許容範囲内で基準表示同期クロック周波数よりも低くする。図５の例では、基準表示同期クロック周波数がＸi〜Ｘi+3ＭＨｚの例であり、同期化処理が開始されると、表示同期クロック周波数をＸiＭＨｚよりも低い周波数Ｘｉ+1,Ｘi+2ＭＨｚに設定する。
【００３８】
これにより、入力垂直同期信号と表示垂直同期信号との位相差δｉは、次の入力垂直同期開始タイミングでは位相差δi+1（δｉ＞δi+1）まで小さくなる。更に、次の表示垂直同期期間においては、表示同期クロック周波数をＸi+1ＭＨｚよりも低い周波数Ｘi+2ＭＨｚに設定し、更に次の表示垂直同期期間においては、表示同期クロック周波数をＸi+3ＭＨｚに設定する。なお、周波数Ｘi+1，Ｘi+2は、同じ周波数であってもよい。
【００３９】
こうして、図５の例では、入力垂直同期信号と表示垂直同期信号との位相差が、位相差δi+2（δｉ＞δi+1＞δi+2）まで小さくなり、タイミングｔ１において、入力垂直同期の開始タイミングと表示垂直同期の開始タイミングとが一致する。
【００４０】
本実施の形態においては、表示垂直同期信号と入力垂直同期信号との位相差を逐次検出し、この位相差が小さくなるように、表示同期クロックの周波数を決定する。これにより、入力垂直同期信号と表示垂直同期信号との位相差を十分に小さくすることができ、所定期間経過後には、入力垂直同期の開始タイミングと表示垂直同期の開始タイミングとを略一致させることができる。
【００４１】
なお、図５の例では、表示同期クロックの周波数を表示垂直同期期間毎に変更する例を示したが、任意の期間毎に表示同期クロックの周波数を変更するようにしてもよい。クロックの周波数を表示垂直同期期間毎に変更することにより、他の制御が容易になるという利点がある。また、表示の確実性を向上させるために、有効表示領域の期間には標準表示同期クロック周波数で駆動し、ブランキング領域において表示同期クロック周波数を変更するようにしてもよい。
【００４２】
図１において、入力端子１１には表示周期サイズ設定情報が入力され、入力端子１２には入力垂直同期信号が入力される。表示周期サイズ設定情報は、入力映像信号のフレームレート及び１画面の水平及び垂直画素数を与える情報である。表示周期サイズ設定情報は表示同期クロック制御部１３に与えられ、入力垂直同期信号は位相差検出部１５に与えられる。
【００４３】
表示同期クロック制御部１３は、表示周期サイズ設定情報に基づいて、入力映像信号のフレームレートと水平及び垂直画素数とを求めて、標準表示同期クロック周波数を算出する。表示同期クロック制御部１３は、標準表示同期クロック周波数又は後述する演算によって求めた表示同期クロック周波数に基づいて表示同期クロック生成部１４を制御する。
【００４４】
表示同期クロック生成部１４は、表示同期クロック制御部１３によって周波数が制御されて、表示部４において各画素の表示に用いる表示同期クロックを生成する。この表示同期クロックは、端子１８を介して表示部４に出力されると共に、表示同期クロック制御部１３、位相差検出部１５、表示同期用垂直カウンタ１６及び表示用同期信号生成部１７にクロックとして供給される。
【００４５】
なお、表示同期クロック生成部１４としては、発生周波数を変動させて耐ノイズ性能が高いスペクトラム拡散クロックジェネレータを採用することができる。
【００４６】
表示部４に供給される表示水平同期信号及び表示垂直同期信号（以下、表示用同期信号という）は、表示用同期信号生成部１７によって生成される。表示用同期信号生成部１７は、生成した表示垂直同期信号を端子１９を介して表示部4に出力すると共に、表示同期用垂直カウンタ１６及び表示同期クロック制御部１３に出力する。
【００４７】
表示同期用垂直カウンタ１６は、表示垂直同期信号がリセット信号Ｒｅｓｅｔとして入力され、表示垂直同期信号によってリセットされながら、表示同期クロックをカウントアップする。即ち、表示同期用垂直カウンタ１６の出力は、表示垂直同期の開始位置からの表示同期クロックのクロック数を示す。表示同期用垂直カウンタ１６からのカウント値は位相差検出部１５に出力される。
【００４８】
位相差検出部１５は、入力垂直同期信号のタイミングで表示同期用垂直カウンタ１６のカウント値を求める。即ち、位相差検出部１５は、表示垂直同期の開始位置から入力垂直同期の開始位置までの表示同期クロック数、即ち、表示垂直同期信号と入力垂直同期信号との位相差を求めて出力する。この位相差は表示同期クロック制御部１３に供給される。
【００４９】
表示同期クロック制御部１３は、表示周期サイズ設定情報に基づいて、入力水平同期期間及び入力垂直同期期間が表示同期クロックの何クロック分に相当するかを夫々求めて、それらの値を水平及び垂直カウント設定値として表示用同期信号生成部１７に出力する。表示用同期信号生成部１７は、表示同期用垂直カウンタ１６の出力が与えられており、水平カウント設定値に到達すると、表示水平同期信号を発生し、垂直カウント設定値に到達すると、表示垂直同期信号を発生する。上述したように、表示用同期信号生成部１７からのこれらの表示用同期信号は端子１９を介して表示部４に供給される。
【００５０】
また、表示同期クロック制御部１３には、位相差及び表示同期用垂直カウンタ１６の出力も与えられる。表示同期クロック制御部１３は、表示周期サイズ設定情報によって入力垂直同期期間に相当する表示同期クロック数を求め、位相差検出部１５が検出した位相差から、現在の表示垂直同期信号の位相が、時間的に前後する２つの入力垂直同期信号のうちのいずれの入力垂直同期信号の位相に近いか否かを判定する。表示同期クロック制御部１３は、現在の表示垂直同期信号の位相が、時間的に前の入力垂直同期信号の位相に近い場合には、表示同期クロック周波数を基準表示同期クロック周波数よりも高く設定し、時間的に後の入力垂直同期信号の位相に近い場合には、表示同期クロック周波数を基準表示同期クロック周波数よりも低く設定する。表示同期クロック制御部１３は、表示垂直同期の開始タイミングで、表示同期クロック周波数の設定を変更する。
【００５１】
次に、このように構成された実施の形態の動作について説明する。
【００５２】
いま、チャンネル切換え等によって同期化要求が発生するものとする。同期信号制御回路１０には、入力端子１２を介して入力垂直同期信号が入力される。この入力垂直同期信号は位相差検出部１５に与えられる。位相差検出部１５には表示同期用垂直カウンタ１６から表示垂直同期信号でリセットされた表示同期クロック数が与えられており、位相差検出部１５は、表示垂直同期信号と入力垂直同期信号との位相差を求めて表示同期クロック制御部１３に出力する。
【００５３】
表示同期クロック制御部１３は、位相差検出部１５の出力によって、現在の表示垂直同期の開始タイミングが時間的に前後する入力垂直同期の開始タイミングのいずれに近いかを判定して、判定結果に基づいて表示同期クロックの周波数を制御する。
【００５４】
いま、チャンネル切換え時点において、例えば図５に示すように、表示垂直同期信号を基準とした表示垂直同期信号と入力垂直同期信号の位相差がδｉであるものとし、δｉ＜入力垂直同期期間／２であるものとする。この場合には、表示同期クロック制御部１３は、表示同期クロック生成部１４の表示同期クロック周波数が基準表示同期クロック周波数よりも低くなるように設定する。
【００５５】
表示同期クロック生成部１４は、表示同期クロック制御部１３に制御されて、表示垂直同期の開始タイミングで、表示同期クロック周波数を切換える。これにより、基準表示同期クロック周波数よりも低い周波数の表示同期クロックが発生して、出力端子１８に出力されると共に表示同期用垂直カウンタ１６に出力される。表示同期用垂直カウンタ１６は表示同期クロックをカウントし、表示同期信号生成部１７は、表示同期用垂直カウンタ１６のカウント値が、水平及び垂直カウント設定値に到達することによって、表示水平同期信号及び表示垂直同期信号を発生する。
【００５６】
こうして、基準表示同期クロック周波数よりも低い周波数の表示同期クロックとこの表示同期クロックに基づいて生成された表示水平同期信号及び表示垂直同期信号が表示部４に供給される。表示部４は、表示同期クロック、表示水平同期信号及び表示垂直同期信号を用いて表示を行う。表示同期クロック周波数が、入力映像信号に対応した基準表示同期クロック周波数よりも低いので、表示周波数が入力映像信号に対応した表示周波数よりも低くなり、図５に示すように、位相差が小さくなる。
【００５７】
位相差検出部１５は、表示垂直同期期間毎に位相差の検出を行い、表示同期クロック制御部１３は、位相差の検出結果に基づいて、位相差が小さくなるように、表示同期クロック周波数を制御しており、図５に示すように、位相差は次第に小さくなって０となる。こうして、入力垂直同期信号と表示垂直同期信号との同期化が達成される。
【００５８】
いま、表示同期クロック周波数の許容範囲を±５％とした場合において、４Ｋ２Ｋ（４４００ｘ２２５０画素）パネルの表示装置における同期化に要する時間（引き込み時間）の最大値を求める。１入力垂直同期期間当たり２２５０ｘ０．０５ラインずつずれが短縮されるので、入力垂直同期の開始点と表示垂直同期の開始点とのずれが最大（２２５０ライン）であった場合には、最大引き込み時間は、
最大引き込み時間＝２２５０／（２２５０ｘ０．０５）（Ｖ）＝２０Ｖ＝約０．３４秒
となる。このように、本実施の形態においては、上述した特許文献１の提案における最大引き込み時間（約７．５秒）に比べて、著しく最大引込み時間を短縮することが可能である。
【００５９】
このように本実施の形態においては、入力垂直同期信号と表示垂直同期信号との位相差を検出し、検出結果に基づいて位相差が小さくなるように、表示同期クロック周波数を変化させており、極めて短時間で同期化を達成することができる。
【００６０】
なお、上記実施の形態においては、入力垂直同期信号の位相差と表示垂直同期信号の位相差とを常に検出し、検出結果に基づいて位相差が小さくなるように表示同期クロック周波数を変化させる例が説明した。しかし、表示同期クロック周波数の制御の結果、入力垂直同期の開始タイミングが補償期間に入った場合には、以後、表示同期クロック周波数を標準同期クロック周波数に設定して、表示垂直同期信号を入力垂直同期信号に強制的に同期化するように制御してもよい。
【００６１】
（第２の実施の形態）
図６は第２の実施の形態を示すブロック図である。図６において図１と同一の構成要素には同一符号を付して説明を省略する。
【００６２】
第１の実施の形態においては、表示同期クロック周波数を制御することにより同期処理を行う。これに対し、本実施の形態は、同期処理において、表示同期クロック周波数を制御するだけでなく、表示垂直同期期間を制御することにより、位相差を小さくするようにしたものである。
【００６３】
本実施の形態においては、表示同期クロック制御部１３に代えて表示同期クロック制御部２３を採用した点が第１の実施の形態と異なる。表示同期クロック制御部１３は、表示周期サイズ設定情報に基づく水平カウント設定値及び垂直カウント設定値を発生して表示用同期信号生成部１７に供給した。これに対し、表示同期クロック制御部２３は、垂直カウント設定値については、補償期間内の範囲で位相差に基づいて増減させた垂直カウント補正値を発生して、表示用同期信号生成部１７に供給するようになっている。
【００６４】
表示同期クロック制御部２３は、垂直カウント補正値として、位相差が小さくなるように、最大垂直同期期間Ｖｌと最小垂直同期期間Ｖｓとの間のカウント値を発生する。例えば、表示同期クロック制御部２３は、図５の例では、位相差が小さくなるように、最大垂直同期期間Ｖｌに対応したカウント値を発生する。これにより、表示用同期信号生成部１７からの表示垂直同期信号の位相を、入力垂直同期信号に対して少しずつ遅延させることができ、位相差を０にすることができる。なお、逆に、入力垂直同期信号に対して表示垂直同期信号の位相を進める場合には、表示同期クロック制御部２３は、最小垂直同期期間Ｖｓに対応するカウント値を発生すればよい。
【００６５】
なお、この場合においても、位相差が早く小さくなる方向に表示垂直同期信号の周期を変化させることで、引き込み期間を短縮する。また、設定カウント値を適宜設定することにより、表示垂直同期期間の変化を緩やかにすることも可能であり、垂直期間が急激に変化して画像が劣化することを防止することができる。
【００６６】
このように本実施の形態においては、入力垂直同期信号と表示垂直同期信号との位相差を検出し、位相差が小さくなるように、表示同期クロックを制御するだけでなく、補償期間内で表示垂直同期信号の周期を変化させる。これにより、表示同期に非同期な映像信号が入力された場合でも、短時間に同期化が可能である。
【００６７】
なお、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【符号の説明】
【００６８】
１３…表示同期クロック制御部、１４…表示同期クロック生成部、１５…位相差検出部、１６…表示同期用垂直カウンタ、１７…表示用同期信号生成部。
【図１】
2013070261.tif 000003
【図２】
2013070261.tif 000004
【図３】
2013070261.tif 000005
【図４】
2013070261.tif 000006
【図５】
2013070261.tif 000007
【図６】
2013070261.tif 000008