(57)【要約】【課題】  処理負荷の増減に応じた制御により、より視聴者に違和感の少ない映像を提供することができる画像処理装置及び画像処理方法を提供する。【解決手段】  画像処理を行う画像処理装置であって、2枚以上の処理画像を格納できる出力バッファと、この出力バッファへの書込み、ディスプレイへの出力を制御するバッファ制御部と、前記書込みの時間に基づいて決定される前記画像処理の強弱に基づいて前記画像処理を行う画像処理部とを備えた画像処理装置。【選択図】  図１
2013232817.tif 000002
【特許請求の範囲】
【請求項１】
画像処理を行う画像処理装置であって、
2枚以上の処理画像を格納できる出力バッファと、
この出力バッファへの書込み、ディスプレイへの出力を制御するバッファ制御部と、
前記書込みの時間に基づいて決定される前記画像処理の強弱に基づいて前記画像処理を行う画像処理部とを
備えた画像処理装置。
【請求項２】
前記画像処理は複数の処理に分かれ、予め付与された優先度に基づきこの複数の処理を個別にオン／オフする請求項１に記載の画像処理装置。
【請求項３】
前記画像処理の強弱は、カット検出によりステップ的に変更される請求項１に記載の画像処理装置。
【請求項４】
更に前記ディスプレイを備えた請求項１に記載の画像処理装置。
【請求項５】
画像処理を行い2枚以上の処理画像を格納できる出力バッファを有する画像処理装置における画像処理方法であって、
前記出力バッファに前記処理画像を格納し、
この出力バッファへの書込み、ディスプレイへの出力を制御し、
前記書込みの時間に基づいて決定される前記画像処理の強弱に基づいて前記画像処理を行う画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、画像処理装置及び画像処理方法に関する。
【背景技術】
【０００２】
動画再生時におけるシステムの状態（CPU負荷・電源の状況）に応じて高画質処理を最適なものに自動的に切り替える技術が提案されている（例えば、特許文献１参照。）。しかしこの特許文献においては、次のような問題がある。
【０００３】
（１）ＣＰＵ負荷が100%でもコマ落ちが発生しない場合もあれば，ＣＰＵ負荷が低くてもコマ落ちしている場合もあり，従来技術では描画映像のフレームレートが十分出ているか考慮できない。
【０００４】
（２）最適な処理への切り替えとして，ＣＰＵ負荷や電源の状況に応じて、Ａ．IP変換の参照エリアの大きさ，参照フレーム数を可変にするパラメタＡと，Ｂ．画質を変化させる関数を選択するためのパラメタＢと，Ｃ．処理対象によって実行／非実行を選択できる画像処理のフラグ（デブロッキング処理などを指す。DVDやデジタル放送ではアナログと比べてデブロックする必要性は少ない。）とを制御するが，ＣＰＵ負荷により急に画質を決める関数が変わってしまい，視聴者に違和感（例えばフリッカのような効果）を与える可能性があった。
【０００５】
他方で処理負荷の増減に応じて，処理の効果や切り替えを制御することにより，視聴者に違和感の少ない映像を（映像処理によるコマ落ちなく）提供することへの要望がある。が、かかる要望を実現するための手段は知られていない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１３３１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の実施の形態は、処理負荷の増減に応じた制御により、より視聴者に違和感の少ない映像を提供することができる画像処理装置及び画像処理方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、実施形態によれば、画像処理を行う画像処理装置であって、2枚以上の処理画像を格納できる出力バッファと、この出力バッファへの書込み、ディスプレイへの出力を制御するバッファ制御部と、前記書込みの時間に基づいて決定される前記画像処理の強弱に基づいて前記画像処理を行う画像処理部とを備える。
【図面の簡単な説明】
【０００９】
【図１】この発明の一実施形態を示す機能ブロック構成図。
【図２】同実施形態の画像処理ＯＮからＯＦＦまでの処理フロー図。
【図３】同実施形態の画像処理ＯＦＦからＯＮまでの処理フロー図。
【図４】同実施形態のバッファ充足時間差の算出についての概念図。
【図５】同実施形態に用いられる強弱パラメタの制御開始点と、オンオフ制御の開始点の概念図。
【図６】同実施形態の最大減少幅となる充足時間差と処理強度を示す説明図。
【図７】同他の形態に用いられる時間差による画像処理強度の制御例を示す説明図。
【図８】同他の形態に用いられる画像処理の一部オンオフを示す説明図。
【図９】同実施形態のパーソナルコンピュータの構成を示すブロック図。
【図１０】実施形態のカット検出の構成を示す説明図。
【発明を実施するための形態】
【００１０】
以下、本発明の一実施形態を説明する。
【００１１】
（第１の実施形態）
第１の実施形態を図１乃至図９を参照して説明する。
【００１２】
まず先に、図９を参照して、画像処理装置の一実施形態にかかる再生装置の構成を説明する。本実施形態の再生装置は、例えば、情報処理装置として機能するノートブック型の携帯型パーソナルコンピュータ１０から実現されている。ノートパソコンのほかにタブレットPC等に適用してもよい。
【００１３】
このパーソナルコンピュータ１０は、放送番組データ、外部機器から入力されるビデオデータといった、映像コンテンツデータ（オーディオビジュアルコンテンツデータ）を記録および再生することができる。即ち、パーソナルコンピュータ１０は、テレビジョン放送信号によって放送される放送番組データの視聴および録画を実行するためのテレビジョン（ＴＶ）機能を有している。このＴＶ機能は、例えば、パーソナルコンピュータ１０に予めインストールされているＴＶアプリケーションプログラムによって実現されている。また、ＴＶ機能は、外部のＡＶ機器から入力されるビデオデータを記録する機能、および記録されたビデオデータおよび記録された放送番組データを再生する機能も有している。次に、図９を参照して、本コンピュータ１０のシステム構成について説明する。
【００１４】
本コンピュータ１０は、図９に示されているように、ＣＰＵ１０１、ノースブリッジ１０２、主メモリ１０３、サウスブリッジ１０４、グラフィクスプロセッシングユニット（ＧＰＵ）１０５、ビデオメモリ（ＶＲＡＭ）１０５Ａ、サウンドコントローラ１０６、ＢＩＯＳ−ＲＯＭ１０９、ＬＡＮコントローラ１１０、ハードディスクドライブ（ＨＤＤ）１１１、ＤＶＤドライブ１１２、マルチメディアプロセッサ１１３、メモリ１１３Ａ、無線ＬＡＮコントローラ１１４、IEEE 1394コントローラ１１５、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）１１６、およびＴＶチューナ１１７等を備えている。
【００１５】
ＣＰＵ１０１は本コンピュータ１０の動作を制御するプロセッサであり、ハードディスクドライブ（ＨＤＤ）１１１から主メモリ１０３にロードされる、オペレーティングシステム（ＯＳ）２０１、およびＤＶＤアプリケーションプログラム２０２のような各種アプリケーションプログラムを実行する。ＤＶＤアプリケーションプログラム２０２はＤＶＤドライブ１１２に装填されたＤＶＤを再生するためのソフトウェアである。また、ＣＰＵ１０１は、ＢＩＯＳ−ＲＯＭ１０９に格納されたＢＩＯＳ（Basic Input Output System）も実行する。ＢＩＯＳはハードウェア制御のためのプログラムである。
【００１６】
ノースブリッジ１０２はＣＰＵ１０１のローカルバスとサウスブリッジ１０４との間を接続するブリッジデバイスである。ノースブリッジ１０２には、主メモリ１０３をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ１０２は、PCI EXPRESS規格のシリアルバスなどを介してＧＰＵ１０５との通信を実行する機能も有している。
【００１７】
ＧＰＵ１０５は、本コンピュータ１０のディスプレイモニタとして使用されるＬＣＤ１７を制御する表示コントローラである。このＧＰＵ１０５によって生成される表示信号はＬＣＤ１７に送られる。また、ＧＰＵ１０５は、ＨＤＭＩ制御回路３およびＨＤＭＩ端子２を介して、外部ディスプレイ装置１にデジタル映像信号を送出することもできる。
【００１８】
ＨＤＭＩ端子２は上述の外部ディスプレイ接続端子である。ＨＤＭＩ端子２は、非圧縮のデジタル映像信号と、デジタルオーディオ信号とを一本のケーブルでテレビのような外部ディスプレイ装置１に送出することができる。ＨＤＭＩ制御回路３は、ＨＤＭＩモニタと称される外部ディスプレイ装置１にデジタル映像信号をＨＤＭＩ端子２を介して送出するためのインタフェースである。
【００１９】
サウスブリッジ１０４は、ＬＰＣ（Low Pin Count）バス上の各デバイス、およびＰＣＩ（Peripheral Component Interconnect）バス上の各デバイスを制御する。また、サウスブリッジ１０４は、ハードディスクドライブ（ＨＤＤ）１１１およびＤＶＤドライブ１１２を制御するためのＩＤＥ（Integrated Drive Electronics）コントローラを内蔵している。さらに、サウスブリッジ１０４は、サウンドコントローラ１０６との通信を実行する機能も有している。
【００２０】
またさらに、サウスブリッジ１０４には、PCI EXPRESS（ＰＣＩｅ）規格のシリアルバスなどを介してマルチメディアプロセッサ１１３が接続されている。
【００２１】
メモリ１１３Ａは、マルチメディアプロセッサ１１３の作業メモリとして用いられる。マルチメディアプロセッサ１１３は、圧縮符号化されているビデオデータをデコードするために設けられたＭＰＥＧ−２デコード回路３０１、および４個の演算コア３１１〜３１４等が１チップに搭載されている。それぞれの演算コア３１１〜３１４は、メディア処理性能が高く、性能 対消 費電力が高い。ＤＶＤアプリケーションプログラム２０２がＤＶＤを再生する際、ＰＥＧ−２デコード回路３０１はＤＶＤのビデオデータのデコードを行う。また、４個の演算コア３１１〜３１４は、デコード回路３０１によってデコードされた画素数が７２０×４８０であるビデオデータに対してインターレス−プログレッシブ変換（ＩＰ変換）処理を行う。４個の演算コア３１１〜３１４は、画素数が７２０×４８０であるＳＤ画質のビデオデータを画素数が１９２０×１０８０のＨＤ画質に変換する高画素化変換処理を行う。マルチメディアプロセッサ１１３による高画素化変換処理にはバイキュービック法（三次畳み込み内挿方（ＣＣ法））が用いられる。バイキュービック法を用いた高画素化変換処理を実行するためには多くの演算量が必要とされる。本実施形態においては、ＣＰＵ１０１とは異なる専用のプロセッサであるマルチメディアプロセッサ１１３の演算コア３１１〜３１４がバックエンドプロセッサとして使用され、このマルチメディアプロセッサ１１３によって高画素化変換処理が実行される。よって、ＣＰＵ１０１の負荷の増加を招くことなく、高画素化変換処理を実行することが出来る。
【００２２】
なお、ＤＶＤアプリケーションプログラム２０２は、ビデオデータをデコードするためにＣＰＵ１０１によって実行されるデコードモジュールを有する。ＤＶＤアプリケーションプログラム２０２のデコードモジュールを用いてデコードした場合、ＬＣＤ１７にビデオデータを表示するためにデコードされたビデオデータはＧＰＵ１０５の高画素化変換機能を用いて画素数が７２０×４８０であるＳＤ画質のビデオデータを画素数が１９２０×１０８０のＨＤ画質に変換される。ＧＰＵ１０５の高画素化変換機能は、バイキュービック法（三次畳み込み内挿方（ＣＣ法））より処理が軽い（計算量が少ない）が、画質が劣るバイリニア法によって高画素化変換処理が行われる。
【００２３】
尚ここで、ＧＰＵ１０５がバイリニア法によって高画素化変換処理を行うのは、ＧＰＵ１０５に入力されたビデオデータの画素数が、ＬＣＤ１７やＨＤＭＩ端子２から出力すべき画素数と異なる場合である。出力すべき画素数と、ＧＰＵ１０５に入力された画素数とが一致している場合には、ＧＰＵ１０５は高画素化変換処理を行わない。
【００２４】
マルチメディアプロセッサ１１３によってデコードおよび高画素化変換を行うか、ＤＶＤアプリケーションプログラム２０２およびＧＰＵ１０５の組み合わせによってデコードおよび高画素化変換を行うかは、ユーザが選択することができる。以下では、マルチメディアプロセッサ１１３によってデコードおよび高画素化変換を行う場合を、マルチメディアプロセッサ１１３によってアップコンバートすると称する。
【００２５】
サウンドコントローラ１０６は音源デバイスであり、再生対象のオーディオデータをスピーカ１８Ａ，１８ＢまたはＨＤＭＩ制御回路３に出力する。
【００２６】
無線ＬＡＮコントローラ１１４は、たとえばIEEE 802.11規格の無線通信を実行する無線通信デバイスである。IEEE 1394コントローラ１１５は、IEEE 1394規格のシリアルバスを介して外部機器との通信を実行する。
【００２７】
エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）１１６は、電力管理のためのエンベデッドコントローラと、キーボード（ＫＢ）５およびタッチパッド６を制御するためのキーボードコントローラとが集積された１チップマイクロコンピュータである。このエンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）１１６は、ユーザによるパワーボタン１４の操作に応じて本コンピュータ１０をパワーオン／パワーオフする機能を有している。さらに、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）１１６は、リモコンユニットインタフェース部２０との通信を実行する機能を有している。
【００２８】
ＴＶチューナ１１７はテレビジョン（ＴＶ）放送信号によって放送される放送番組データを受信する受信装置であり、アンテナ端子１９に接続されている。このＴＶチューナ１１７は、例えば、地上波デジタルＴＶ放送のようなデジタル放送番組データを受信可能なデジタルＴＶチューナとして実現されている。また、ＴＶチューナ１１７は、外部機器から入力されるビデオデータをキャプチャする機能も有している。
【００２９】
さて図１は、実施例の画像処理装置を示す概略機能ブロック図である。この画像処理装置は、デコード部１１、画像処理部１２、バッファ制御部１３、バッファ１４、時間差算出部１５、パラメタ算出部１６、表示部１７から成り立っている。
【００３０】
デコード部１１はＧＰＵ１５のデコーダ処理に相当し、また表示部１７は同じくレンダラ処理とディスプレイ処理に相当する。また、画像処理部１２、バッファ制御部１３、バッファ１４、時間差算出部１５、パラメタ算出部１６は、主にＣＰＵ１１が主メモリ１３を用いて実施する処理の一部に相当する。
【００３１】
画像処理部１２は後述のInput Bufferを含み、またバッファ１４はOutput Bufferを含んでいる。
【００３２】
図２は、実施形態の画像処理ＯＮからＯＦＦまでのＣＰＵ１１を主体とした処理フロー図である。ここで次の図３を含め、Ｎ，O，Ｍ，Ｌなど、枚数は全て小数点精度で決定出来る（7.5枚など）。また、「枚数」ではなく，バッファ量や，バッファの存在可能時間などの量で表わしても良い（N≧O≧M≧L≧０）。
【００３３】
ステップＳ１０１：  デコード部１１によるデコード済みデータを、Input Bufferに格納する。
【００３４】
ステップＳ１０２：  バッファ制御部１３は、バッファ１４内のOutput Bufferの枚数はM以上か判定し、この判定結果がｙｅｓならば次のステップＳ１０３に進みｎｏならばステップＳ１０６に移る。
【００３５】
ステップＳ１０３：  画像処理部１２がデフォルト値で画像処理する。このデフォルト値とは、例えば２Ｄ画像を３Ｄ画像に変換した後の、３Ｄ画像の高画質化処理を十全に行うことである。
【００３６】
ステップＳ１０４：  Output Bufferの内容を渡された表示部１７は、ディスプレイにそれを描画する。
【００３７】
ステップＳ１０５：  最終フレームに達したか判定し、この判定結果がｙｅｓならば処理を終了しｎｏならばステップＳ１０１に戻る。
【００３８】
ステップＳ１０６：  Output BufferにM枚以上貯まったことがあるか判定し、この判定結果がｙｅｓならば次のステップＳ１０７に進みｎｏならばステップＳ１０１に戻る。
【００３９】
ステップＳ１０７：  Output Bufferの枚数はMからＬの範囲にあるか判定し、この判定結果がｙｅｓならば次のステップＳ１０８に進みｎｏならばステップＳ１１１に移る。
【００４０】
ステップＳ１０８：  時間差算出部１５が、バッファ充足時間差を算出する。
【００４１】
ステップＳ１０９：  パラメタ算出部１６は、この充足時間差から画像処理パラメタPtを決定する。
【００４２】
ステップＳ１１０：  画像処理部１２はこのパラメタPtで画像処理を行いステップＳ１０４に移る。
【００４３】
ステップＳ１１１：  上記画像処理をオフしステップＳ１０４に移る。
【００４４】
充足時間差を用いることの利点は、連続値的な（小数点精度での）制御が可能になることである。運用としては、画像処理パラメタ強弱の制御（傾き）に利用することができる。また、変形例の１つとして処理時間の移動平均を算出してもよい。全ページのN枚，M枚などの値も，「枚数（整数）」の概念を超えて仮想的に小数点精度で扱うことができる。
【００４５】
図３は、実施形態の画像処理ＯＦＦからＯＮまでのＣＰＵ１１を主体とした処理フロー図である。
【００４６】
ステップＳ２０１：  デコード部１１によるデコード済みデータを、Input Bufferに格納する。
【００４７】
ステップＳ２０２：  バッファ制御部１３は、バッファ１４内のOutput Bufferの枚数はO以上か判定し、この判定結果がｎｏならば次のステップＳ２０３に進みｙｅｓならばステップＳ２０５に移る。
【００４８】
ステップＳ２０３：  画像処理なしでバッファ充足時間を測定する。
【００４９】
ステップＳ２０４：  Output Bufferの内容を渡された表示部１７は、ディスプレイにそれを描画する。
【００５０】
ステップＳ２０５：  時間差算出部１５が、バッファ充足時間差を算出する。
【００５１】
ステップＳ２０６：  パラメタ算出部１６は、この充足時間差から画像処理パラメタPtを決定する。
【００５２】
ステップＳ２０７：  画像処理部１２はこのパラメタPtで画像処理を行いステップＳ２０４に移る。
【００５３】
図４は、実施形態のバッファ充足時間差の算出についての概念図である。
【００５４】
系列Ａでは、ディスプレイに表示する表示バッファ（左辺を濃く示しているバッファ）と，画像処理済みのデータが書き込まれる書込み待ちバッファ（左辺を白く示しているバッファ）との入れ替わり時間が等しく，安定して動作している。系列Ｂでは，何らかの原因により画像処理が遅れており，書込み待ちバッファに画像処理済みデータが書き込まれるまでの間に，3枚の画像がディスプレイに表示されており、コマ落ちの危険性があることを表している。
【００５５】
書込み待ちバッファが書き込まれるまでの時間が、遅ければ遅いほどアンダーフローの危険が多い。
【００５６】
図５は、実施形態に用いられる強弱パラメタの制御開始点と、オンオフ制御の開始点の概念図である。
【００５７】
「充足時間差」を基に，仮想的に実際のバッファ枚数よりも細かい粒度でバッファ枚数を表現することが出来る。充足時間差により，バッファ枚数は全て小数点精度で表現可能であり，例えばＯ枚は6.6枚などの値でもよい。本提案では充足時間差を基に制御を行うが、分かりやすさのために、ここでは枚数によりバッファの無くなり具合，充足具合を表す。
【００５８】
8枚の出力バッファを持つ画像再生装置で30fpsの動画を再生中に，充足時間差が1/30秒以下であればフレームレート低下の危険はなく，安定した出力が期待できるが、充足時間差が例えば1/29.9秒になれば，充足時間差が表示間隔より大きくなり，フレームレートの低下の危険性がある。この状態が続けば，約2秒後にはコマ落ちが発生してしまう。本技術では、このような状態で急に画像処理をオフするのではなく，2秒の間に徐々に画像効果を弱めることで，視聴者に違和感なく画像処理を切り替える。
【００５９】
図６は、実施形態の最大減少幅となる充足時間差と処理強度を示す説明図である。図６（ａ）が画像強度の調節として，オン状態からオフ状態まで滑らかに遷移している様子を表す。図６（ｂ）は充足時間差を表し，0の場合はバッファへの充足とディスプレイへの出力が同じ時間間隔であることを表し，正の値になるほど充足が遅い（＝コマ落ちの危険性がある）ことを表す。
【００６０】
この図では，充足時間差が予め設けた閾値を超えており，最大の傾きでオンからオフまでをつないでいる様子を示した。閾値を超えた場合や，充足時間差が一定期間以上算出出来ない（＝処理済みバッファが生成されない）場合に，この傾きで画像処理の効果が弱まる。なお，強弱をつけているだけなので、画像処理強度が０（画像処理オフ）になるまでは処理量は変わらず，強度が0になった時点で画像処理なしの単なる再生状態となる。
【００６１】
図７は、実施形態に用いられる時間差による画像処理強度の制御例を示す説明図である。図７（ａ）、図７（ｂ）とも縦軸と横軸は図６と同様である。画像処理効果が閾値を超えず，画像の強弱パラメタを徐々に弱く／強くする様子を表す。
【００６２】
図８は、実施形態に用いられる画像処理の一部オンオフを示す説明図である。複数の画像処理のオンオフについて，実現する滑らかな制御（左）と，従来の急激な制御（右）の概念図である。
【００６３】
（第２の実施形態）
本発明による第２の実施形態を図１０等を参照して説明する。実施形態１と共通する部分は説明を省略する。
【００６４】
図１０は、実施形態のカット検出の構成を示す説明図である。図１０（ａ）、図１０（ｂ）とも縦軸と横軸は図６と同様である。従来技術であるカット（シーンチェンジ）検出を応用し，カット点において大幅にパラメタを変更する（もしくは一気に画像処理オフ・オン状態にする）。
【００６５】
以上の実施形態により、複数の画像処理を組み合わせている場合に，複数の画像処理のオンオフを滑らかにつなぐことが出来る。効果として、ＣＰＵ負荷の強弱に関わらず，実際に画像処理によりフレームレートが下がる可能性を「出力バッファへの書込み時間の差（以降充足時間差）」により検知し，動画像処理の状況に応じて動画像処理の強弱およびオンオフを制御する。充足時間差を利用することにより，例えばバッファ量（＝バッファの枚数）のみで制御する場合と比べて、より細かな制御が可能となる．
（実施形態の補足）
（１）少なくとも１つの動画像処理が動いており，少なくとも2枚以上の処理画像を格納できる出力バッファと，バッファへの書込み，ディスプレイへの出力を制御するバッファ制御部を持つ画像処理装置であって，何らかの原因により動画像処理以外のバックグラウンド機能の負荷が増加し，フレームレートの低下が起こりうる状況において，フレームレートの低下の可能性を「出力バッファへの書込み時間の差（充足時間差と呼ぶ）」（詳細は図４参照）から検出し，充足時間差の大きさにより画像処理効果の強弱の傾きを決定することを特徴とする（これにより，バッファ枚数以上の細かな精度でパラメタ決定ができる。処理の（部分的な）オンオフを滑らかに繋ぐことで視覚的な違和感なく処理量を制御できる）
（２）画像処理が複数の処理に切り分けられる場合，予め付与された優先度に基づき処理をオンオフする機能を持つことを特徴とする。 
（３）カット検出により、急激なパラメタの変化を許容し、パラメタの強弱をステップ的に変更する機能を持つことを特徴とする。
【００６６】
（４）バッファリングを用いた出力手段と、動画像処理の状況に応じて処理の強弱およびオンオフを制御する。処理の状況として、Ｎ回目の出力バッファへの書き込み時間とN+1回目の時間の差を強弱パラメタの傾きに利用する。また時間の差から「この差分のままだと何フレームでコマ落ちするか」を小数点精度で算出可能である。
【００６７】
パラメタ変更は移動平均で滑らかに変動するようにしてもよい。パラメタ無変動区間・パラメタ変動区間・OFF区間を定めるのも好適である。画像処理が複数の処理に切り分けられる場合、あらかじめ付与された優先度に基づき処理をオンオフすることもできる。
【００６８】
なお、この発明は上記実施形態に限定されるものではなく、この外その要旨を逸脱しない範囲で種々変形して実施することができる。
【００６９】
また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係わる構成要素を適宜組み合わせても良いものである。
【符号の説明】
【００７０】
１０１…ＣＰＵ、１０２…ノースブリッジ、１０３…主メモリ、１０４…サウスブリッジ、１０５…グラフィクスプロセッシングユニット（ＧＰＵ）、１０５Ａ…ビデオメモリ（ＶＲＡＭ）、１０６…サウンドコントローラ、１０９…ＢＩＯＳ−ＲＯＭ、１１０…ＬＡＮコントローラ、１１１…ハードディスクドライブ（ＨＤＤ）、１１２…ＤＶＤドライブ、１１３…マルチメディアプロセッサ、１１３Ａ…メモリ、１１４…無線ＬＡＮコントローラ、１１５…IEEE 1394コントローラ、１１６…エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）、１１７…ＴＶチューナ１１７。
【図１】
2013232817.tif 000003
【図２】
2013232817.tif 000004
【図３】
2013232817.tif 000005
【図４】
2013232817.tif 000006
【図５】
2013232817.tif 000007
【図６】
2013232817.tif 000008
【図７】
2013232817.tif 000009
【図８】
2013232817.tif 000010
【図９】
2013232817.tif 000011
【図１０】
2013232817.tif 000012