(57)【要約】【課題】  スイッチング電源装置のインダクタに補助巻線を設ける場合でもインダクタの構造を簡略化できるスイッチング電源装置および照明装置を提供する。【解決手段】  実施形態のスイッチング電源装置は、入力端と；前記入力端に接続される直流電源と；前記直流電源に接続されるチョッパ回路と；前記チョッパ回路に接続されるとともに負荷に接続する出力端と；を備え、前記チョッパ回路は、第１のインダクタと、第２のインダクタと、第３のインダクタと、オン時に前記直流電源から前記第１および第３のインダクタへ増加電流を流すスイッチング素子と、前記スイッチング素子に直列に接続された定電流素子と、前記スイッチング素子のオフ時に前記第１および第３のインダクタに減少電流を流す整流素子と、前記スイッチング素子をオンさせて前記増加電流が定電流素子の飽和状態に到達した時に前記スイッチング素子のゲート電圧を制御してオフさせる駆動回路とを有する。【選択図】図１
2013230068.tif 000002
【特許請求の範囲】
【請求項１】
入力端と；
前記入力端に接続される直流電源と；
前記直流電源に接続されるチョッパ回路と；
前記チョッパ回路に接続されるとともに負荷に接続する出力端と；
を備え、
前記チョッパ回路は、
第１のインダクタと、
第１のインダクタに磁気結合した第２のインダクタと、
第１のインダクタに接続された第３のインダクタと、
オン時に前記直流電源から前記第１および第３のインダクタへ増加電流を流すスイッチング素子と、
前記スイッチング素子に直列に接続された定電流素子と、
前記スイッチング素子のオフ時に前記第１および第３のインダクタに減少電流を流す整流素子と、
前記スイッチング素子をオンさせて前記増加電流が定電流素子の飽和状態に到達した時に前記スイッチング素子のゲート電圧を制御してオフさせる駆動回路と
を有するスイッチング電源装置。
【請求項２】
前記第３のインダクタは、インダクタンスの等しい複数の第４のインダクタにより構成されることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記第１および第２のインダクタは、前記チョッパ回路の回路基板に導電路として形成されることを特徴とする請求項１または２記載のスイッチング電源装置。
【請求項４】
前記第１および第２のインダクタを内包する磁性体を形成することを特徴とする請求項３記載のスイッチング電源装置。
【請求項５】
出力コンデンサおよび照明負荷が並列接続された負荷回路を備え、
負荷回路は、請求項１ないし４のいずれか一記載のスイッチング電源装置の出力端に接続されることを特徴とする照明装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、スイッチング電源装置および照明装置に関する。
【背景技術】
【０００２】
スイッチング電源装置は、入力電力から希望の出力電力を得る電力変換装置において、電力を変換、調整するためにスイッチング素子を用いた電源装置である。その中には、直流電力を異なる直流電圧の直流電力に変換するＤＣ−ＤＣコンバータが含まれる。
【０００３】
ワイドバンドギャップ半導体で構成するスイッチング素子は、従来のＳｉで構成するスイッチング素子よりも大幅に高い周波数、例えば数１００ｋＨｚから１ＭＨｚ以上の周波数などで、スイッチング制御できるため、スイッチング電源装置の大幅な小型化を期待することができる。ここで、ワイドバンドギャップ半導体とは、バンドギャップが約１．４ｅＶのヒ化ガリウム（ＧａＡｓ）よりもバンドギャップの広い半導体をいう。例えば、バンドギャップが１．５ｅＶ以上の半導体、リン化ガリウム（ＧａＰ、バンドギャップ約２．３ｅＶ）、窒化ガリウム（ＧａＮ、バンドギャップ約３．４ｅＶ）、ダイヤモンド（Ｃ、バンドギャップ約５．２７ｅＶ）、窒化アルミニウム（ＡｌＮ、バンドギャップ約５．９ｅＶ）、炭化ケイ素（ＳｉＣ）などが含まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１９９０２４号公報
【特許文献２】特開２０１２−０３４５６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スイッチング電源装置のスイッチング素子として、ワイドバンドギャップ半導体を用い、スイッチング周波数を従来よりも高くする場合、スイッチング電源装置の受動部品のうち、コンデンサやインダクタに関して、コンデンサの容量値やインダクタのインダクタンス値を小さくすることができるため、それらを小形化することができる。
【０００６】
しかしながら、小型化したインダクタにスイッチング素子を駆動制御するための補助巻線を設ける場合、インダクタの小型化を妨げる虞があった。あるいは、インダクタを小形化できたとしても補助巻線を設けるために構造が複雑化してしまう虞があった。
【０００７】
本発明が解決しようとする課題は、インダクタに補助巻線を設ける場合でもインダクタの構造を簡略化できるスイッチング電源装置および照明装置を提供することである。
【課題を解決するための手段】
【０００８】
実施形態のスイッチング電源装置は、入力端と；前記入力端に接続される直流電源と；前記直流電源に接続されるチョッパ回路と；前記チョッパ回路に接続されるとともに負荷に接続する出力端と；を備え、前記チョッパ回路は、第１のインダクタと、第１のインダクタに磁気結合した第２のインダクタと、第１のインダクタに接続された第３のインダクタと、オン時に前記直流電源から前記第１および第３のインダクタへ増加電流を流すスイッチング素子と、前記スイッチング素子に直列に接続された定電流素子と、前記スイッチング素子のオフ時に前記第１および第３のインダクタに減少電流を流す整流素子と、前記スイッチング素子をオンさせて前記増加電流が定電流素子の飽和状態に到達した時に前記スイッチング素子のゲート電圧を制御してオフさせる駆動回路とを有する。
【発明の効果】
【０００９】
本発明によれば、スイッチング電源装置のインダクタに補助巻線を設ける場合でもインダクタの構造を簡略化できる。
【図面の簡単な説明】
【００１０】
【図１】実施例１に係るスイッチング電源装置を例示する回路図である。
【図２】実施例２に係るスイッチング電源装置を例示する回路図である。
【図３】同じく第１のインダクタおよび駆動巻線ＤＷの構造を例示する説明図である。
【図４】同じく各部の電流波形図および電圧波形図を例示する説明図である。
【図５】実施例３に係るスイッチング電源装置を例示する回路図である。
【図６】実施例４に係るスイッチング電源装置を例示する回路図である。
【図７】同じくスイッチング素子の電流・電圧特性を示すグラフである。
【図８】実施例５に係るスイッチング電源装置を例示する回路図である。
【図９】実施例６に係るスイッチング電源装置を例示する回路図である。
【図１０】実施例７に係るスイッチング電源装置を例示する回路図である。
【図１１】実施例８に係るスイッチング電源装置を例示する回路図である。
【図１２】実施例９に係るスイッチング電源装置を例示する回路図である。
【図１３】実施例１０に係るスイッチング電源装置を例示する回路図である。
【図１４】実施例１１に係るスイッチング電源装置を例示する回路図である。
【図１５】同じくインダクタの周波数特性に対するインダクタンスを示す説明図である。
【図１６】同じくインダクタの周波数特性に対するインピーダンスを示す説明図である。
【図１７】実施例１２に係るスイッチング電源装置を例示する回路図である。
【図１８】実施例１３に係るスイッチング電源装置を例示する回路図である。
【図１９】実施例１４に係るスイッチング電源装置を例示する回路図である。
【図２０】実施例１５に係るスイッチング電源装置を例示する回路図である。
【図２１】実施例１６に係るスイッチング電源装置を例示する回路図である。
【図２２】実施例１７に係るスイッチング電源装置を例示する回路図である。
【図２３】実施例１８に係るスイッチング電源装置を例示する回路図である。
【図２４】実施例１９に係るスイッチング電源装置を例示する回路図である。
【図２５】実施例２０に係るスイッチング電源装置を例示する回路図である。
【発明を実施するための形態】
【００１１】
（第１の実施形態）第１の実施形態のスイッチング電源装置は、入力端と；前記入力端に接続される直流電源と；前記直流電源に接続されるチョッパ回路と；前記チョッパ回路に接続されるとともに負荷に接続する出力端と；を備え、前記チョッパ回路は、第１のインダクタと、第１のインダクタに磁気結合した第２のインダクタと、第１のインダクタに接続された第３のインダクタと、オン時に前記直流電源から前記第１および第３のインダクタへ増加電流を流すスイッチング素子と、前記スイッチング素子に直列に接続された定電流素子と、前記スイッチング素子のオフ時に前記第１および第３のインダクタに減少電流を流す整流素子と、前記スイッチング素子をオンさせて前記増加電流が定電流素子の飽和状態に到達した時に前記スイッチング素子のゲート電圧を制御してオフさせる駆動回路とを有する。
【００１２】
（第２の実施形態）第２の実施形態のスイッチング電源装置は、第１の実施形態のスイッチング電源装置において、前記第３のインダクタは、インダクタンスの等しい複数の第４のインダクタにより構成されることを特徴とする。
【００１３】
（第３の実施形態）第３の実施形態のスイッチング電源装置は、第１または第２の実施形態のスイッチング電源装置において、前記第１および第２のインダクタは、前記チョッパ回路の回路基板に導電路として形成されることを特徴とする。
【００１４】
（第４の実施形態）第４の実施形態のスイッチング電源装置は、第３の実施形態のスイッチング電源装置において、前記第１および第２のインダクタを内包する磁性体を形成することを特徴とする。
【００１５】
（第５の実施形態）第５の実施形態の照明装置は、出力コンデンサおよび照明負荷が並列接続された負荷回路を備え、第１ないし第４のいずれか一記載の実施形態のスイッチング電源装置の出力端に接続されることを特徴とする
【００１６】
以下、実施形態のスイッチング電源装置および照明装置を図面を参照して説明する。
【実施例１】
【００１７】
以下、図１を参照して実施例１のスイッチング電源装置ＳＲの構成を説明する。スイッチング電源装置ＳＲは、直流電源ＤＣ、チョッパ回路ＣＨＣおよび負荷回路ＬＣを具備している。
【００１８】
実施例１において、チョッパ回路ＣＨＣは、降圧チョッパ、昇圧チョッパおよび昇降圧チョッパなどの各種チョッパを含む概念である。上記各チョッパ回路は、いずれもスイッチング素子Ｑ１をオンさせることにより直流電源ＤＣから第１のインダクタＬ１および第３のインダクタＬ３に増加電流が流れるとともに、スイッチング素子Ｑ１をオフさせることにより第３のインダクタＬ３に蓄積された電磁エネルギーによりダイオードＤ１を経由して減少電流が流れる動作を繰り返して直流電源電圧をＤＣ−ＤＣ変換して出力端ｔ３、ｔ４に出力する点で共通している。
【００１９】
直流電源ＤＣは、後述するチョッパ回路ＣＨＣに対して変換前の直流電圧を入力するための手段である。直流電圧を出力すればどのような構成でもよいが、例えば整流回路ＤＢを主体として構成され、また所望により平滑コンデンサなどからなる平滑回路を備えていることができる。実施例１において、整流回路ＤＢは、好ましくはブリッジ形整流回路からなり、交流電源ＡＣ、例えば商用交流電源の交流電圧を全波整流して直流電圧を得る。
【００２０】
実施例１において、チョッパ回路ＣＨＣは、一対の入力端ｔ１、ｔ２と一対の出力端ｔ３、ｔ４を備えている。チョッパ回路ＣＨＣは、上記いずれの構成においても、共通する必須構成要素としてスイッチング素子Ｑ１、定電流素子ＣＣＭ、第１のインダクタＬ１、第３のインダクタＬ３、ダイオードＤ１および駆動巻線ＤＷを含んで構成されている。
【００２１】
スイッチング素子Ｑ１は、ノーマリオフスイッチおよびノーマリオンスイッチのいずれでもよい。スイッチング素子Ｑ１にワイドバンドギャップ半導体、例えばＧａＮ−ＨＥＭＴを用いると、数１００ｋＨｚや１ＭＨｚ以上、例えば１０ＭＨｚ以上の高周波でのスイッチング制御が可能になり、第１ないし第３のインダクタも小形化するためにチョッパ回路ＣＨＣおよびスイッチング電源装置ＳＲの大幅な小形化を図ることができる。
【００２２】
また、スイッチング素子Ｑ１がワイドバンドギャップ半導体を用いたスイッチング素子の場合、ノーマリオン特性を有しているものの方が得やすく、低コストであるが、ノーマリオフ特性を有しているものも可能なので、これを用いてもよい。また、ノーマリオンスイッチは、そのスイッチングの閾値が負であるので、第１のインダクタＬ１に磁気結合した駆動巻線ＤＷを用いたオフ制御が容易になるので好適である。
【００２３】
定電流素子ＣＣＭは、定電流値が予め固定的に設定されているタイプでもよいし、可変であってもよい。定電流素子ＣＣＭは、定電流特性を有する回路手段であり、例えば定電流ダイオード、接合型ＦＥＴ、三端子レギュレータおよびトランジスタを用いた各種定電流回路などを用いることができる。なお、トランジスタを用いた定電流回路としては、一石または二石のトランジスタを用いた既知の定電流回路であることを許容する。また、接合型ＦＥＴの一種であるＧａＮ−ＨＥＭＴを定電流素子ＣＣＭとして使用することができる。このスイッチング素子は、数１００ｋＨｚから１ＭＨｚ以上の高周波のスイッチング特性が優れているので、高速スイッチングを行わせるのに好適である。
【００２４】
第１のインダクタＬ１は、その一端が駆動巻線ＤＷに接続している。また、第１のインダクタＬ１はその他端が第３のインダクタＬ３の一端に接続している。駆動巻線ＤＷは、第１のインダクタＬ１に磁気的に結合していて、第１のインダクタＬ１の端子電圧に比例的な電圧を誘起し、スイッチング素子Ｑ１の制御端子に印加することでスイッチング素子Ｑ１を駆動する。
【００２５】
駆動巻線ＤＷは、第１のインダクタＬ１に磁気結合した巻線であって、スイッチング素子Ｑ１を制御する。すなわち、スイッチング素子Ｑ１がオンのときに第１のインダクタＬ１および第３のインダクタＬ３に流れた増加する電流が定電流素子ＣＣＭの定電流値に到達すると、定電流素子ＣＣＭの両端電圧が上昇し、スイッチング素子Ｑ１の主端子（ソース）電位が制御端子電位より高くなり、制御端子電位が主端子（ソース）電位に対して負電位になって閾値を下回るので、スイッチング素子がターンオフされる。
【実施例２】
【００２６】
以下、図２を参照して実施例２のスイッチング電源装置ＳＲの構成を説明する。なお、各図において、図１と同一部分については同一符号を付して説明を省略する。
【００２７】
実施例２は、スイッチング素子Ｑ１にＧａＮ−ＨＥＭＴを、また定電流素子ＣＣＭにＧａＮ−ＨＥＭＴを、それぞれ用いるとともに、第１のインダクタＬ１および第３のインダクタＬ３が定電流素子ＣＣＭと負荷回路ＬＣとの間に接続している。高周波バイパスコンデンサＣ１は、チョッパＣＨの入力端ｔ１、ｔ２間に接続している。結合コンデンサＣ２は、駆動巻線ＤＷとスイッチング素子Ｑ１の制御端子との間に挿入している。
【００２８】
チョッパ回路ＣＨＣは、内部回路をその回路動作上第１の回路Ａおよび第２の回路Ｂに分けることができる。第１の回路Ａは、直流電源ＤＣから増加する電流を流して第１のインダクタＬ１および第３のインダクタＬ３に電磁エネルギーを蓄積する回路であり、降圧形チョッパの場合にはスイッチング素子Ｑ１、定電流素子ＣＣＭ、第１のインダクタＬ１、第３のインダクタＬ３および負荷回路ＬＣを含む直列回路が直流電源ＤＣに接続した構成を備えている。そして、スイッチング素子Ｑ１のオン時に直流電源ＤＣから増加する電流が流れて第１のインダクタＬ１および第３のインダクタＬ３に電磁エネルギーが蓄積される。
【００２９】
第２の回路Ｂは、第１のインダクタＬ１および第３のインダクタＬ３に蓄積された電磁エネルギーを放出して減少する電流を流す回路であり、降圧チョッパの場合、ダイオードＤ１および後述する負荷回路ＬＣを含む直列回路が第１のインダクタＬ１および第３のインダクタＬ３に接続した構成を備えていて、スイッチング素子Ｑ１のオフ時に第１のインダクタＬ１および第３のインダクタＬ３から減少する電流が流れる。
【００３０】
また、チョッパ回路ＣＨＣは、昇圧チョッパの場合、第１のインダクタＬ１、第３のインダクタＬ３、スイッチング素子Ｑ１および定電流素子ＣＣＭの直列回路が直流電源ＤＣに接続する第１の回路Ａと、第１のインダクタＬ１、第３のインダクタＬ３、ダイオードＤ１および負荷回路ＬＣの直列回路が直流電源ＤＣに接続する第２の回路Ｂとで構成することができる。なお、昇降圧チョッパの場合は前述のとおりである。
【００３１】
負荷回路ＬＣは、負荷となる照明負荷としての発光ダイオードＬＥＤを含み、かつ高周波成分をバイパスする出力コンデンサＣ３を並列接続して備えていて、降圧チョッパの場合、増加する電流と減少する電流がともに流れる回路上の位置に接続されている。昇圧形の場合、減少する電流が流れる回路上の位置に接続されている。なお、発光ダイオードＬＥＤは、チョッパの出力端に流れる電流に対して順方向に単一で、または直列あるいは直並列接続した複数で構成される。また、照明負荷は、ＥＬ（Electro Luminescence）やＯＬＥＤ（Organic light-emitting diode）などでもよい。
【００３２】
定電流素子ＣＣＭは、スイッチング素子Ｑ１のオン時に第１のインダクタＬ１および第３のインダクタＬ３に電流が流れる第１の回路中にスイッチング素子と直列に介在する。また、定電流素子ＣＣＭは、スイッチング素子Ｑ１を駆動する駆動巻線ＤＷを含むスイッチング素子Ｑ１の駆動回路中にも介在する。これらの構成を具備していることにより、定電流素子ＣＣＭを流れる増加する電流が定電流値に到達し、さらに増加しようとすると、定電流素子ＣＣＭの電圧が急激に上昇するので、そのとき定電流素子ＣＣＭに生じる電圧上昇によって、スイッチング素子Ｑ１の駆動回路に組み込まれる主端子（例えばソース）の電位を制御端子（例えばゲート）の電位に対して相対的に高くすることができる。その結果、制御端子の電位がスイッチング素子Ｑ１の閾値より低くなるために、スイッチング素子Ｑ１をオフさせることができる。この回路動作は、スイッチング素子Ｑ１がノーマリオンスイッチで、かつ閾値が負であることにより、一層容易かつ確実になるが、ノーマリオフスイッチに対しても有効である。
【００３３】
また、実施例１において、スイッチング素子Ｑ１と定電流素子ＣＣＭを直接直列接続することが許容されるが、この場合には共通の半導体チップ、例えばＧａＮ系チップにスイッチング素子Ｑ１と定電流素子ＣＣＭを集積して一体化するのが容易になる。この場合、スイッチング素子Ｑ１の一方の主端子、例えばドレインと、スイッチング素子Ｑ１に対して他端側の定電流素子ＣＣＭの主端子とからなるパワー系の２つの端子と、スイッチング素子Ｑ１および定電流素子ＣＣＭのそれぞれの制御端子、例えばゲートからなる２つの制御系の端子とを備えた４端子構造のＩＣモジュールによって、スイッチング素子Ｑ１と定電流素子ＣＣＭとを構成することができ、より一層小形化された単一のコンポーネントにすることができる。
【００３４】
ダイオードＤ１は、第１のインダクタＬ１および第３のインダクタＬ３から減少する電流が流出する際の経路である第２の回路Ｂを提供する。ワイドバンドギャップ半導体、例えばＧａＮ系のダイオードをダイオードＤ１として用いると、より一層の高速スイッチングが可能になる。この場合、ダイオードＤ１をスイッチング素子Ｑ１および定電流素子ＣＣＭと一緒に半導体素子の集積回路として構成するのが容易になる。この集積回路は、スイッチング素子Ｑ１、定電流素子ＣＣＭおよびダイオードＤ１の直列接続体において、その一端側の主端子、他端側に主端子、ならびに中間の接続点の主端子からなるパワー系の３つの主端子と、スイッチング素子Ｑ１および定電流素子ＣＣＭをそれぞれ制御する２つの制御端子との都合５つの外部端子を備えた構造となる。
【００３５】
次に、図３を参照して、実施例２における第１のインダクタＬ１および駆動巻線ＤＷの構造について説明する。
【００３６】
第１のインダクタＬ１および駆動巻線ＤＷは、スイッチング素子Ｑ１や定電流素子ＣＣＭ等が実装される基板上に配線によって構成される。図３に示すように、第１のインダクタＬ１および駆動巻線ＤＷは、Ｌ字形状を連ねたような形状で構成される。また、第１のインダクタＬ１および駆動巻線ＤＷは、基板の同一面上に近接して設けられることにより磁気的に結合される。さらにまた、第１のインダクタＬ１および駆動巻線ＤＷは、基板の同一面上でなくともよく、例えば基板の一方面側および他方面側の対向する位置にそれぞれ設けられてもよい。第１のインダクタＬ１および駆動巻線ＤＷを内包するように磁性体を配置することで、磁気結合度が高くなるとともに、磁気シールドすることができる。
【００３７】
次に、図２および図４を参照しながら実施例２における回路動作について説明する。
【００３８】
直流電源ＤＣが投入されると、チョッパ回路ＣＨＣのスイッチング素子Ｑ１がオンしているので、直流電源ＤＣからスイッチング素子Ｑ１、定電流素子ＣＣＭを経由して第１の回路Ａ内を電流が流れ出し、電流は直線的に増加する。これにより、第１のインダクタＬ１および第３のインダクタＬ３内に電磁エネルギーが蓄積される。なお、スイッチング素子Ｑ１がオンの期間中スイッチング素子Ｑ１のゲート・ソース間電圧ＶＧＳは閾値以上の電圧になる。増加する電流が定電流素子ＣＣＭの定電流値に達すると、電流の増加傾向が停止して定電流に保持される。なお、増加する電流が第１のインダクタＬ１および第３のインダクタＬ３に流れている間、第３のインダクタＬ３の端子電圧は、図４の（ｅ）に示すように正極性である。
【００３９】
増加する電流が定電流素子ＣＣＭの定電流値に達したとき、第１のインダクタＬ１および第３のインダクタＬ３に流れる電流がさらに増加しようとするので、定電流素子ＣＣＭの電圧ＶＣＣＭが図４の（ａ）示すようにパルス状に大きくなる。そして、これに伴ってスイッチング素子Ｑ１のソース電位が制御端子（ゲート）の電位より高くなり、その結果制御端子電位がソース電位に対して相対的に負電位になるため、スイッチング素子Ｑ１はオフする。スイッチング素子Ｑ１がオフすると同時に第１のインダクタＬ１および第３のインダクタＬ３に蓄積されていた電磁エネルギーの放出が開始して、第２の回路Ｂに図４の（ｃ）に示すように減少する電流が流れ出す。なお、減少する電流が流れている間、第１のインダクタＬ１の電圧極性が図４の（ｅ）に示すように反転して負極性になり、駆動巻線ＤＷにはスイッチング素子Ｑ１の制御端子電位がソース電位に対して相対的に負電位になる電圧が誘起され、閾値電圧を下回った時点で、スイッチング素子Ｑ１はターンオフする。  第２の回路に流れる減少する電流が０になると、スイッチング素子Ｑ１の制御端子に印加されていた負電圧が誘起されなくなると同時に、第１のインダクタＬ１の逆起電力によりソース電位に対する制御端子電位が図４の（ｆ）に示すように正になるとともに、閾値電位を超える電圧が制御端子に誘起されるので、スイッチング素子Ｑ１は再びオンし、以後上述したのと同様な回路動作が繰り返される。
【００４０】
以上の回路動作から明らかなように、チョッパ回路ＣＨＣは、降圧チョッパ動作を行い、その出力端ｔ３、ｔ４間に接続する負荷回路ＬＣに増加する電流と減少する電流とが交互に流れる出力電流ＩＯが図４の（ｄ）に示されるように形成され、それらの直流成分で発光ダイオードＬＥＤが点灯し、出力コンデンサＣ３は高周波成分をバイパスする。
【００４１】
次に、実施例１および実施例２の効果について説明する。
【００４２】
実施例１または実施例２のスイッチング電源装置ＳＲは、チョッパ回路ＣＨＣの第３のインダクタＬ３とは別にスイッチング素子Ｑ１の駆動回路の第１のインダクタＬ１を設けるとともに、第１のインダクタＬ１および第１のインダクタＬ１に磁気結合した駆動巻線ＤＷをスイッチング素子Ｑ１や定電流素子ＣＣＭ等が実装される基板上に配線によって構成したので、第１のインダクタＬ１および第３のインダクタＬ３を小型化することができる。また、第１のインダクタＬ１および第１のインダクタＬ１に磁気結合した駆動巻線ＤＷを複雑な構成を用いることなく構成することができる。このため、第１のインダクタＬ１および第１のインダクタＬ１に磁気結合した駆動巻線ＤＷを小型化することができる。また、第３のインダクタＬ３の構造を複雑化することなく構成することができる。
【実施例３】
【００４３】
実施例３について説明する。図５は、実施例３に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図５において、図１ないし図４と同一部分については同一符号を付して説明を省略する。
【００４４】
図５を参照して実施例３のスイッチング電源装置ＳＲの構成を説明する。実施例３に係るスイッチング電源装置ＳＲのスイッチング電源用装置ＩＣの直列接続体ＳＣＢにおいては、図５に示すように、スイッチング素子Ｑ１、定電流素子ＣＣＭおよびダイオードＤ１の順に図示極性で直列に接続されている。第１の外部端子Ｐ１は、第１のスイッチング素子Ｑ１の一方の主端子（ドレイン）から導出され、第２の外部端子Ｐ２は、ダイオードＤ１の他方の主端子（アノード）から導出される。また、第３の外部端子Ｐ３は、定電流素子ＣＣＭの他方の主端子（ソース）およびダイオードＤ１の一方の主端子（カソード）の接続点から導出される。第４の外部端子Ｐ４は、第１のスイッチング素子Ｑ１の制御端子（ゲート）から導出され、第５の外部端子Ｐ５は、定電流素子ＣＣＭの制御端子（ゲート）から導出されている。このように、本実施形態に係るスイッチング電源用装置ＩＣは、５つの外部端子を含んでいる。
【００４５】
図５に表したように、チョッパ回路ＣＨＣは、降圧形である。また、そのスイッチング電源用装置ＩＣのスイッチング素子Ｑ１および定電流素子ＣＣＭには、例えばそれぞれＧａＮ−ＨＥＭＴが用いられる。第１のインダクタＬ１および第３のインダクタＬ３は、負荷回路ＬＣと入力端ｔ２との間に接続されている。駆動巻線ＤＷは、負荷回路ＬＣおよび結合コンデンサＣ２を介してスイッチング電源用装置ＩＣの第４の外部端子Ｐ４と第３の外部端子Ｐ３との間、すなわち第１のスイッチング素子Ｑ１の制御端子（ゲート）と定電流素子ＣＣＭの他方の主端子（ソース）との間に接続されている。
【００４６】
スイッチング電源用装置ＩＣにおいては、第１の外部端子Ｐ１が、入力端ｔ１に接続し、第２の外部端子Ｐ２が、入力端ｔ２に接続し、第３の外部端子Ｐ３が、負荷回路ＬＣの一端に接続されている。
【００４７】
高周波バイパスコンデンサＣ１は、チョッパ回路ＣＨＣの入力端ｔ１、ｔ２の間に接続されている。また、図５においては、負荷回路ＬＣとして、発光ダイオード（照明負荷）ＬＥＤが接続された電気機器の構成を例示している。なお、図５においては、発光ダイオードＬＥＤが３つの構成を例示しているが、任意数の発光ダイオードを接続してもよい。また、負荷回路ＬＣの両端には、出力コンデンサＣ３が接続されている。
【００４８】
第１の回路Ａは、入力端ｔ１、スイッチング素子Ｑ１、定電流素子ＣＣＭ、出力コンデンサＣ３および負荷回路ＬＣの並列回路、第１のインダクタＬ１、第３のインダクタＬ３ならびに入力端ｔ２の直列回路により構成されている。第２の回路Ｂは、第１のインダクタＬ１、第３のインダクタＬ３、ダイオードＤ１ならびに出力コンデンサＣ３および負荷回路ＬＣの並列回路の閉回路により構成されている。
【００４９】
定電流素子ＣＣＭにおいては、電位差の調整が可能な電位源Ｅ１を用いてソース電位に対するゲート電位を可変にすることで、その定電流値を調整可能に構成している。電位差の調整が可能な電位源Ｅ１は、スイッチング電源用装置ＩＣの第５の外部端子Ｐ５と負荷回路ＬＣとを経由して、定電流素子ＣＣＭの制御端子（ゲート）と他方の主端子（ソース）との間に接続されている。なお、定電流素子ＣＣＭがノーマリオン特性を有する素子である場合、所望により電位源Ｅ１は、マイナス（−）電位まで出力できるように構成することもできる。これにより、定電流素子ＣＣＭをオフさせることでスイッチング素子Ｑ１をオフさせることができるので、制御の幅が広がる。また、クランプダイオードＤ２は、スイッチング素子Ｑ１の制御端子（ゲート）−主端子（ソース）間電圧ＶＧＳを、例えば０．６Ｖ以下にクランプする。第１のスイッチング素子Ｑ１のゲート−ソース間電圧ＶＧＳは、マイナス（−）電位側にレベルシフトされる。そのため、スイッチング素子Ｑ１を確実にオンおよびオフさせることができる。
【００５０】
次に、図５に表したスイッチング電源装置ＳＲの回路動作について説明する。
【００５１】
直流電源ＤＣが投入されると、チョッパ回路ＣＨＣのスイッチング素子Ｑ１がオンする。直流電源ＤＣからスイッチング素子Ｑ１、定電流素子ＣＣＭを経由して、第１の回路Ａ内を電流が流れ出し、電流は直線的に増加する。これにより、第１のインダクタＬ１および第３のインダクタＬ３内に電磁エネルギーが蓄積される。増加する電流が定電流素子ＣＣＭの定電流値に達するまで、定電流素子ＣＣＭの両端の電圧はほぼ一定値以下に制限される。なお、増加する電流が第１のインダクタＬ１および第３のインダクタＬ３に流れている間、第１のインダクタＬ１の端子電圧は、正極性である。
【００５２】
増加する電流が定電流素子ＣＣＭの定電流値に達したとき、第１のインダクタＬ１および第３のインダクタＬ３に流れる電流はさらに増加しようとするため、定電流素子ＣＣＭの両端の電圧ＶＣＣＭがパルス状に大きくなる。これに伴ってスイッチング素子Ｑ１の主端子（ソース）電位が制御端子（ゲート）の電位より高くなる。その結果、制御端子の電位は、相対的に負電位になり、スイッチング素子Ｑ１は、オフする。  スイッチング素子Ｑ１がオフすると同時に、第１のインダクタＬ１および第３のインダクタＬ３に蓄積されていた電磁エネルギーの放出が開始して、第２の回路Ｂに減少する電流（回生電流）が流れ出す。なお、減少する電流が流れている間、第１のインダクタＬ１の電圧極性が反転して負極性になり、駆動巻線ＤＷにはスイッチング素子Ｑ１の制御端子電位がソース電位に対して負電位になる電位が誘起され、誘起された負電位が定電流素子ＣＣＭを経由して、スイッチング素子Ｑ１の制御端子（ゲート）−他方の主端子（ソース）間に印加される。スイッチング素子Ｑ１は、ターンオフするとともにオフ状態に維持される。
【００５３】
第２の回路Ｂに流れる減少する電流が０になると、スイッチング素子Ｑ１の制御端子（ゲート）に印加されていた負電位が誘起されなくなる。同時に、逆起電力により上記制御端子が正になる電位が駆動巻線ＤＷに誘起されるので、スイッチング素子Ｑ１は、再びオンし、以後上述したのと同様な回路動作が繰り返される。
【００５４】
以上の動作において、降圧形のチョッパ回路は、スイッチング素子Ｑ１のオンデューティ（１周期Ｔに対するスイッチング素子Ｑ１がオンの期間Ｔｏｎの比率Ｔｏｎ／Ｔ）をαとし、入力電圧をＶｉｎとし、出力電圧をＶｏｕｔとすると、Ｖｏｕｔ＝Ｖｉｎ・αとなり、入力電圧Ｖｉｎより低い出力電圧Ｖｏｕｔが得られる。
【００５５】
出力端ｔ３、ｔ４間に接続される負荷回路ＬＣには、増加する電流と減少する電流とが交互に流れる出力電流が形成される。それらの直流成分で発光ダイオードＬＥＤが点灯する。出力コンデンサＣ３は、高周波成分をバイパスする。また、実施例３の効果は、実施例１および２の効果と同様である。
【実施例４】
【００５６】
実施例４について説明する。図６は、実施例４に係るスイッチング電源装置ＳＲを例示する回路図である。また、図７は、実施例４に係るスイッチング素子の電流・電圧特性を示すグラフである。なお、図７および図８において、図１ないし図６と同一部分については同一符号を付して説明を省略する。
【００５７】
次に、図６を参照して実施例４のスイッチング電源装置ＳＲの構成を説明する。
【００５８】
スイッチング電源装置ＳＲは、実施例１ないし３と同様に降圧形のチョッパ回路ＣＨＣからなるが、出力電流が予定の最大電流を超えようとすると、動作を停止するように保護回路を構成している。また、位相制御回路を経由してスイッチング電源装置ＳＲが交流電源に接続する場合、交流電源の投入と同時に位相制御回路の位相制御素子の自己保持電流以上の入力電流を流すように構成されている。
【００５９】
実施例４において、定電流素子ＣＣＭは、スイッチング素子Ｑ１と同様なスイッチング素子の定電流特性を制御端子（ゲート）に印加する電圧を変化させて所望に設定する点は実施例１ないし３と同様であるが、図６に示すように、定電流素子ＣＣＭのゲート回路ＧＤが分圧回路ＶＤとコンデンサＣ４により構成されている。分圧回路ＶＤは、抵抗器Ｒ１、Ｒ２の直列回路をダイオードＤ１に並列接続されることにより構成される。また、コンデンサＣ４は、抵抗器Ｒ２に並列接続している。この構成のゲート回路ＧＤでは、抵抗器Ｒ２の電圧がコンデンサＣ４により平滑化されて定電流素子ＣＣＭの制御端子（ゲート）・主端子（ソース）間に印加される。分圧電圧の設定を適切化することで上述の動作要件を満足する。
【００６０】
交流電源の投入と同時に位相制御素子の自己保持電流以上の入力電流を流すが、予定の最大電流を超えようとする際にスイッチング電源装置ＳＲの動作を停止する保護回路が構成されている。この保護回路は、分圧回路ＶＤの分圧出力を予め調整することにより、定電流素子ＣＣＭのゲートに印加される電圧を自己保持電流以上の電流に対してオン状態とする値にするとともに、スイッチング素子Ｑ１のオン、オフの閾値を予定の最大電流に合わせるように予め調整しておくことにより構成されている。
【００６１】
すなわち、不等式：Vth（Q1）＞VGS（Q1）−VQ2を満足するように定電流素子ＣＣＭの電圧を設定すればよい。ここで、Vth（Q1）はスイッチング素子Ｑ１の閾値、VGS（Q1）はスイッチング素子Ｑ１のゲート・ソース間電圧、VQ2は定電流素子ＣＣＭのオン電圧である。なお、VQ2は、図７に示すように、定電流素子ＣＣＭの電圧・電流特性のオン領域におけるオン抵抗RONと最大電流IMAXの積すなわちオン電圧である。オン領域では電圧と電流が比例関係であり、オン抵抗RONは、電圧・電流特性曲線におけるオン領域の勾配である。上記オン電圧VQ2は、ゲート回路ＧＤにおける分圧回路ＶＤの分圧出力を調整することにより、所望に選択することができる。
【００６２】
次に、  次に、図６に表したスイッチング電源装置ＳＲの回路動作について説明する。
【００６３】
実施例４においては、図示を省略している交流電源が投入されて直流入力電圧が入力端子ｔ１、ｔ２間に印加されると、スイッチング素子Ｑ１に図示を省略している位相制御回路の位相制御素子の自己保持電流以上の電流が流れ出してスイッチング電源装置ＳＲが起動する。スイッチング電源装置ＳＲの動作中に何らかの理由によってスイッチング素子Ｑ１に流れる電流が増大しだすと、それに伴って定電流素子ＣＣＭのオン電圧VQ2が増加するので、最大電流に達すると、スイッチング素子Ｑ１のゲート・ソース間電圧が閾値を下回り、上記不等式が成立することになる。その結果、スイッチング素子Ｑ１がオフする。そのため、スイッチング電源装置ＳＲが動作を停止するので、安全が図られる。また、実施例４の効果は、実施例１ないし３の効果と同様である。
【実施例５】
【００６４】
実施例５について説明する。図８は、実施例５に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図８において、図１ないし図７と同一部分については同一符号を付して説明を省略する。
【００６５】
次に、図８を参照して実施例５のスイッチング電源装置ＳＲの構成を説明する。
【００６６】
図８に表したスイッチング電源装置ＳＲは、実施例３と同様に降圧形であるが、第１のインダクタＬ１および第３のインダクタＬ３が定電流素子ＣＣＭと出力コンデンサＣ３および負荷回路ＬＣの並列回路との間に介在する位置に接続されている。また、電位差の調整が可能な電位源Ｅ１は、直接定電流素子ＣＣＭの制御端子（ゲート）−他方の主端子（ソース）間に接続されている。さらに、駆動巻線ＤＷは、その両端がスイッチング電源用装置ＩＣの第４の外部端子Ｐ４と第３の外部端子Ｐ３との間に、結合コンデンサＣ２を介して接続されている。また、図７に表したスイッチング電源装置ＳＲの回路動作は、実施例１ないし４と同様である。さらにまた、実施例５の効果は、実施例１ないし４の効果と同様である。
【実施例６】
【００６７】
実施例６について説明する。図９は、実施例６に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図９において、図１ないし図８と同一部分については同一符号を付して説明を省略する。
【００６８】
次に、図９を参照して実施例６のスイッチング電源装置ＳＲの構成を説明する。
【００６９】
図９に表したスイッチング電源装置ＳＲは、降圧形であるが、スイッチング電源用装置ＩＣ内の直列接続体ＳＣＢの構成が、図５および図７に表したスイッチング電源装置ＳＲと異なる。すなわち、スイッチング素子Ｑ１、定電流素子ＣＣＭおよびダイオードＤ１の直列接続の態様が相違している。すなわち、図の上部から下部に向かいダイオードＤ１、スイッチング素子Ｑ１および定電流素子ＣＣＭの順で直列に接続されている。また、第１の外部端子Ｐ１は、ダイオードＤ１の一方の主端子（カソード）から導出され、第２の外部端子Ｐ２は、定電流素子ＣＣＭの他方の主端子（ソース）から導出され、第３の外部端子Ｐ３は、ダイオードＤ１の他方の主端子（アノード）およびスイッチング素子Ｑ１の一方の主端子（ドレイン）の接続点から導出されている。
【００７０】
第１のインダクタＬ１および第３のインダクタＬ３は、図８に表したスイッチング電源装置ＳＲと同様に接続されているが、負荷回路ＬＣは、入力端ｔ１とインダクタＬ１および第３のインダクタＬ３との間に接続されている。駆動巻線ＤＷは、図８に表したスイッチング電源装置ＳＲと同様に接続されている。電位差の調整が可能な電位源Ｅ１は、図８に表したスイッチング電源装置ＳＲと同様に定電流素子ＣＣＭの制御端子（ゲート）−主端子（ソース）間に直接接続されている。また、図８に表したスイッチング電源装置ＳＲの回路動作は、実施例１ないし３と同様である。さらにまた、実施例６の効果は、実施例１ないし５の効果と同様である。
【実施例７】
【００７１】
実施例７について説明する。図１０は、実施例７に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図１０において、図１ないし図９と同一部分については同一符号を付して説明を省略する。
【００７２】
次に、図１０を参照して実施例７のスイッチング電源装置ＳＲの構成を説明する。
【００７３】
図１０に表したスイッチング電源装置ＳＲは、昇圧形である。入力端ｔ１、第３のインダクタＬ３、第１のインダクタＬ１、スイッチング素子Ｑ１、定電流素子ＣＣＭおよび入力端ｔ２の直列回路が、第１の回路Ａを構成している。また、入力端ｔ１、第３のインダクタＬ３、第１のインダクタＬ１、出力コンデンサＣ３および負荷回路ＬＣの並列回路、ダイオードＤ１ならびに入力端ｔ２の直列回路が、第２の回路Ｂを構成している。
【００７４】
スイッチング電源用装置ＩＣにおいては、スイッチング素子Ｑ１、定電流素子ＣＣＭおよびダイオードＤ１を直列に接続して集積化した直列接続体ＳＣＢと第１ないし第５の外部端子Ｐ１〜Ｐ５とを備えている。このスイッチング電源用装置ＩＣの態様は、図５および図８に表したスイッチング電源装置ＳＲにおけるものと同様である。
【００７５】
駆動巻線ＤＷは、定電流素子ＣＣＭおよび結合コンデンサＣ２を経由してスイッチング素子Ｑ１の制御端子（ゲート）−他方の主端子（ソース）間に接続されている。電位差の調整可能な電位源Ｅ１は、定電流素子ＣＣＭの制御端子（ゲート）−他方の主端子（ソース）間に直接接続されている。
【００７６】
次に、図９に表したスイッチング電源装置ＳＲの回路動作について説明する。
【００７７】
入力端ｔ１、ｔ２間に直流電源ＤＣが投入されてスイッチング素子Ｑ１がオンすると、第１の回路Ａ内を増加する電流が流れる。スイッチング素子Ｑ１のオン状態は、駆動巻線ＤＷの誘起電圧がスイッチング素子Ｑ１の制御端子（ゲート）に順バイアスを印加するので維持される。そして、増加する電流が定電流素子ＣＣＭの定電流値に到達すると、定電流素子ＣＣＭの電圧降下が急激に増大するので、スイッチング素子Ｑ１の制御端子（ゲート）の電位が他方の主端子（ソース）の電位に対して負になり、スイッチング素子Ｑ１はオフする。
【００７８】
スイッチング素子Ｑ１がオフすると、第１のインダクタＬ１および第３のインダクタＬ３に蓄積されていた電磁エネルギーが放出されて、減少する電流が第２の回路Ｂ内を流れる。減少する電流が流れると、負荷回路ＬＣが付勢されて負荷ＬＥＤが作動する。減少する電流が流れている間、駆動巻線ＤＷが逆バイアスを印加するので、スイッチング素子Ｑ１は、オフ状態に維持される。減少する電流が０になると、スイッチング素子Ｑ１の制御端子（ゲート）の逆バイアスがなくなるため、スイッチング素子Ｑ１が再びオンして、以上の動作を繰り返す。
【００７９】
以上の動作において、スイッチング素子Ｑ１のオンデューティをαとし、入力電圧をＶｉｎとし、出力電圧をＶｏｕｔとすると、昇圧形ではＶｏｕｔ＝Ｖｉｎ・１／αとなり、入力電圧より高い出力電圧が得られる。
【００８０】
また、実施例７の効果は、実施例１ないし６の効果と同様である。
【実施例８】
【００８１】
実施例８について説明する。図１１は、実施例８に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図１１において、図１ないし図１０と同一部分については同一符号を付して説明を省略する。
【００８２】
次に、図１１を参照して実施例８のスイッチング電源装置ＳＲの構成を説明する。
【００８３】
図１１に表したように、スイッチング電源装置ＳＲは、図１０に表したスイッチング電源装置ＳＲと同様に昇圧形であるが、入力端ｔ１、第３のインダクタＬ３、第１のインダクタＬ１、スイッチング素子Ｑ１、定電流素子ＣＣＭおよび入力端ｔ２の直列回路が、第１の回路Ａを構成している。また、入力端ｔ１、第３のインダクタＬ３、第１のインダクタＬ１、ダイオードＤ１、出力コンデンサＣ３および負荷回路ＬＣの並列回路ならびに入力端ｔ２の直列回路が、第２の回路Ｂを構成している。すなわち、スイッチング素子Ｑ１および定電流素子ＣＣＭの直列部分に対するダイオードＤ１の接続位置が異なる。
【００８４】
ダイオードＤ１は、スイッチング素子Ｑ１の主端子（ドレイン）に直列に接続されている。直列接続体ＳＣＢは、ダイオードＤ１、スイッチング素子Ｑ１および定電流素子ＣＣＭの順に直列に接続され集積化されている。また、第１の外部端子Ｐ１は、ダイオードの主端子（カソード）から導出され、第２の外部端子Ｐ２は、定電流素子ＣＣＭの主端子（ソース）から導出されている。第３の外部端子Ｐ３は、ダイオードＤ１の主端子（アノード）とスイッチング素子Ｑ１の主端子（ドレイン）との接続点から導出されている。第４の外部端子Ｐ４は、スイッチング素子Ｑ１の制御端子（ゲート）から導出され、第５の外部端子Ｐ５は、定電流素子ＣＣＭの制御端子（ゲート）から導出されている。スイッチング電源用装置ＩＣは、直列接続体ＳＣＢと第１ないし第５の外部端子Ｐ１〜Ｐ５とにより構成されている。このスイッチング電源用装置ＩＣの態様は、図９に表したスイッチング電源装置ＳＲにおけるものと同様である。
【００８５】
駆動巻線ＤＷは、定電流素子ＣＣＭおよび結合コンデンサＣ２を経由してスイッチング素子Ｑ１の制御端子（ゲート）−他方の主端子（ソース）間に接続されている。電位差の調整可能な電位源Ｅ１は、定電流素子ＣＣＭのゲート−ソース間に直接接続されている。また、図１１に表したスイッチング電源装置ＳＲの回路動作は、実施例７と同様である。さらにまた、実施例８の効果は、実施例７の効果と同様である。
【実施例９】
【００８６】
実施例９について説明する。図１２は、実施例９に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図１２において、図１ないし図１１と同一部分については同一符号を付して説明を省略する。
【００８７】
次に、図１２を参照して実施例９のスイッチング電源装置ＳＲの構成を説明する。
【００８８】
図１２に表したように、スイッチング電源装置ＳＲは、昇降圧形であり、入力端ｔ１、第３のインダクタＬ３、第１のインダクタＬ１、スイッチング素子Ｑ１、定電流素子ＣＣＭおよび入力端ｔ２の直列回路が、第１の回路Ａを構成している。また、第３のインダクタＬ３、第１のインダクタＬ１、ダイオードＤ１ならびに出力コンデンサＣ３および負荷回路ＬＣの並列回路の閉回路が、第２の回路Ｂを構成している。
【００８９】
直列接続体ＳＣＢは、ダイオードＤ１、スイッチング素子Ｑ１および定電流素子ＣＣＭが、この順に直列に接続され集積化されている。スイッチング電源用装置ＩＣは、直列接続体ＳＣＢと第１ないし第５の外部端子Ｐ１〜Ｐ５により構成されている。このスイッチング電源用装置ＩＣの態様は、図９および図１１に表したスイッチング電源装置ＳＲにおけるものと同様である。
【００９０】
駆動巻線ＤＷは、定電流素子ＣＣＭを経由してスイッチング素子Ｑ１の制御端子（ゲート）−他方の主端子（ソース）間に接続されている。電位差の調整可能な電位源Ｅ１は、定電流素子ＣＣＭの制御端子（ゲート）−他方の主端子（ソース）間に直接接続されている。
【００９１】
次に、図１１に表したスイッチング電源装置ＳＲの回路動作を説明する。
【００９２】
入力端ｔ１、ｔ２間に直流電源ＤＣが投入され、スイッチング素子Ｑ１がオンすると、第１の回路Ａ内を増加する電流が流れる。スイッチング素子Ｑ１のオン状態は、駆動巻線ＤＷの誘起電圧がスイッチング素子Ｑ１の制御端子（ゲート）に順バイアスを印加するので維持される。
【００９３】
増加する電流が定電流素子ＣＣＭの定電流値に到達すると、定電流素子ＣＣＭの電圧降下が急激に増大し、スイッチング素子Ｑ１の制御端子（ゲート）の電位が他方の主端子（ソース）の電位に対して負になる。スイッチング素子Ｑ１は、オフする。スイッチング素子Ｑ１がオフすると、第１のインダクタＬ１および第３のインダクタＬ３に蓄積されていた電磁エネルギーが放出されて、減少する電流が、第２の回路Ｂ内を流れる。減少する電流が流れると、負荷回路ＬＣが付勢されて負荷ＬＥＤが作動する。減少する電流が流れている間、駆動巻線ＤＷは、逆バイアスを印加するため、スイッチング素子Ｑ１は、オフ状態に維持される。
【００９４】
減少する電流が０になると、スイッチング素子Ｑ１の制御端子（ゲート）の逆バイアスがなくなるため、スイッチング素子Ｑ１が再びオンして以上の動作を繰り返す。
【００９５】
以上の動作において、スイッチング素子Ｑ１のオンデューティをαとし、入力電圧をＶｉｎとし、出力電圧をＶｏｕｔとすると、昇圧形ではＶｏｕｔ＝Ｖｉｎ・α／（１−α）となり、αの値に応じて入力電圧に対して高低いずれの出力電圧でも得ることができる。
【００９６】
また、実施例９の効果は、実施例１ないし８の効果と同様である。
【実施例１０】
【００９７】
実施例１０について説明する。図１３は、実施例１０に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図１３において、図１ないし図１２と同一部分については同一符号を付して説明を省略する。
【００９８】
次に、図１３を参照して実施例１０のスイッチング電源装置ＳＲの構成を説明する。
【００９９】
図１３に表したように、スイッチング電源装置ＳＲは、図１２に表したスイッチング電源装置ＳＲと同様に昇降圧形である。入力端ｔ１、スイッチング素子Ｑ１、定電流素子ＣＣＭ、第１のインダクタＬ１、第３のインダクタＬ３、出力コンデンサＣ３および負荷回路ＬＣの並列回路ならびに入力端ｔ２の直列回路が、第１の回路Ａを構成している。また、第１のインダクタＬ１、第３のインダクタＬ３、出力コンデンサＣ３および負荷回路ＬＣの並列回路ならびにダイオードＤ１の閉回路が、第２の回路Ｂを構成している。
【０１００】
直列接続体ＳＣＢは、スイッチング素子Ｑ１、定電流素子ＣＣＭおよびダイオードＤ１がこの順に、直列に接続され集積化される。スイッチング電源用装置ＩＣは、直列接続体ＳＣＢと第１ないし第５の外部端子Ｐ１〜Ｐ５により構成されている。このスイッチング電源用装置ＩＣの態様は、図５、図８、図１０に表したスイッチング電源装置ＳＲにおけるものと同様である。
【０１０１】
駆動巻線ＤＷは、定電流素子ＣＣＭおよび結合コンデンサＣ２を経由して、スイッチング素子Ｑ１の制御端子（ゲート）−他方の主端子（ソース）間に接続されている。電位差の調整可能な電位源Ｅ１は、定電流素子ＣＣＭの制御端子（ゲート）−端子（ソース）間に直接接続されている。また、図１３に表したスイッチング電源装置ＳＲの回路動作は、実施例９と同様である。さらにまた、実施例１０の効果は、実施例９の効果と同様である。
【実施例１１】
【０１０２】
実施例１１について説明する。本実施例は、実施例１の変形例である。図１４は、実施例１１に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図１４において、図１ないし図１３と同一部分については同一符号を付して説明を省略する。
【０１０３】
図１４を参照して実施例１１のスイッチング電源装置ＳＲの構成を説明する。本実施例のスイッチング電源装置ＳＲは、図１に記載のスイッチング電源装置ＳＲと第３のインダクタＬ３の構成が異なっている。第３のインダクタＬ３は、インダクタンスの等しい複数の第４のインダクタＬ４により構成されている。なお、図１４においては、インダクタンスの等しい複数の第４のインダクタＬ４が２つ用いられているが、第４のインダクタの個数はこれに限られるものではなく、個数が２つ以上であればよい。第４のインダクタＬ４は、互いに直列に接続される。
【０１０４】
図１５および図１６は、同一サイズ・形状の磁性体コアに巻線を施し、その巻き数を変えることで、インダクタンス値を変えた第４のインダクタＬ４について、そのインピーダンスの周波数特性を測定した結果である。図１５および図１６においては、第４のインダクタＬ４のインピーダンスを測定し、第４のインダクタＬ４のインピーダンスを直列接続されたインダクタＬｓと抵抗Ｒｓから成る等価回路とみなし、インダクタＬｓおよび抵抗Ｒｓの周波数特性を横軸に周波数を周波数ｆ１により無次元化した値をとってプロットしたものである。図１５において、縦軸はインダクタＬｓのインダクタンスをインダクタンスＬｍにより無次元化した値である。また、図１６において、縦軸は抵抗ＲｓのインピーダンスをインピーダンスＲｍにより無次元化した値である。
【０１０５】
図１５において、周波数に対して変化しない領域（低周波領域）においては、インダクタＬｓのインダクタンスは、おおよそ、Ｌｓ３＝（１／２）Ｌｓ４、Ｌｓ２＝（１／５）Ｌｓ４、Ｌｓ１＝（１／１０）Ｌｓ４となっている。図１５および図１６において、周波数の増加に伴い、インダクタＬｓのインダクタンスおよび抵抗Ｒｓのインピーダンスが増加し、共振特性を示すことが分かる。抵抗Ｒｓの値は、高周波動作における損失を表すパラメータであり、抵抗Ｒｓの値が小さいほど損失が小さいことを表し好適である。
【０１０６】
図１６において、周波数ｆ１で動作させることを考えると、インダクタンスがＬｓ４のインダクタＬｓを１個用いる場合、抵抗Ｒｓのインピーダンスは、Ｒｓ４＝４．３Ｒｍとなる。インダクタンスがＬｓ３のインダクタＬｓを２個用いる場合、Ｒｓ３＝１．１Ｒｍであるから、この場合のＲｓは、１．１Ｒｍの２倍で２．２Ｒｍとなり、インダクタンスがＬｓ４のインダクタＬｓを１個用いる場合と比較して損失が約半減する。また、インダクタンスがＬｓ２のインダクタＬｓを５個用いる場合、Ｒｓ２＝０．４Ｒｍであるから、この場合のＲｓは、０．４Ｒｍの５倍で２．０Ｒｍとなり、インダクタンスがＬｓ４のインダクタＬｓを１個用いる場合と比較して損失が約半減する。
【０１０７】
よって、高周波動作におけるインダクタの磁性材料による損失および巻線による損失をインダクタンスが同一のインダクタを複数用いることにより低減することができる。また、同一のインダクタンスを有するインダクタを複数用いることにより低コスト化を図ることができる。さらにまた、構造を複雑化することなく、スイッチング素子Ｑ１の駆動回路を構成できる。
【実施例１２】
【０１０８】
実施例１２について説明する。本実施例は、実施例２の変形例である。図１７は、実施例１２に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図１７において、図１ないし図１６と同一部分については同一符号を付して説明を省略する。
【０１０９】
図１７を参照して実施例１２のスイッチング電源装置ＳＲの構成を説明する。本実施例のスイッチング電源装置ＳＲは、図２に記載のスイッチング電源装置ＳＲと第３のインダクタＬ３の構成が異なっている。第３のインダクタＬ３は、インダクタンスの等しい複数の第４のインダクタＬ４により構成されている。なお、図１７においては、インダクタンスの等しい複数の第４のインダクタＬ４が２つ用いられているが、第４のインダクタの個数はこれに限られるものではなく、個数が２つ以上であればよい。第４のインダクタＬ４は、互いに直列に接続される。
【０１１０】
また、図１７に表した実施例１２のスイッチング電源装置ＳＲの回路動作は、実施例２と同様である。さらにまた、実施例１２の効果は、実施例２および実施例１１の効果と同様である。
【実施例１３】
【０１１１】
実施例１３について説明する。本実施例は、実施例３の変形例である。図１８は、実施例１３に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図１８において、図１ないし図１７と同一部分については同一符号を付して説明を省略する。
【０１１２】
図１８を参照して実施例１３のスイッチング電源装置ＳＲの構成を説明する。本実施例のスイッチング電源装置ＳＲは、図５に記載のスイッチング電源装置ＳＲと第３のインダクタＬ３の構成が異なっている。第３のインダクタＬ３は、インダクタンスの等しい複数の第４のインダクタＬ４により構成されている。なお、図１８においては、インダクタンスの等しい複数の第４のインダクタＬ４が２つ用いられているが、第４のインダクタの個数はこれに限られるものではなく、個数が２つ以上であればよい。第４のインダクタＬ４は、互いに直列に接続される。
【０１１３】
また、図１８に表した実施例１３のスイッチング電源装置ＳＲの回路動作は、実施例３と同様である。さらにまた、実施例１３の効果は、実施例３および実施例１１の効果と同様である。
【実施例１４】
【０１１４】
実施例１４について説明する。本実施例は、実施例４の変形例である。図１９は、実施例１４に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図１９において、図１ないし図１８と同一部分については同一符号を付して説明を省略する。
【０１１５】
図１９を参照して実施例１４のスイッチング電源装置ＳＲの構成を説明する。本実施例のスイッチング電源装置ＳＲは、図６に記載のスイッチング電源装置ＳＲと第３のインダクタＬ３の構成が異なっている。第３のインダクタＬ３は、インダクタンスの等しい複数の第４のインダクタＬ４により構成されている。なお、図１９においては、インダクタンスの等しい複数の第４のインダクタＬ４が２つ用いられているが、第４のインダクタの個数はこれに限られるものではなく、個数が２つ以上であればよい。第４のインダクタＬ４は、互いに直列に接続される。
【０１１６】
また、図１９に表した実施例１４のスイッチング電源装置ＳＲの回路動作は、実施例４と同様である。さらにまた、実施例１４の効果は、実施例４および実施例１１の効果と同様である。
【実施例１５】
【０１１７】
実施例１５について説明する。本実施例は、実施例５の変形例である。図２０は、実施例１５に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図２０において、図１ないし図１９と同一部分については同一符号を付して説明を省略する。
【０１１８】
図２０を参照して実施例１５のスイッチング電源装置ＳＲの構成を説明する。本実施例のスイッチング電源装置ＳＲは、図８に記載のスイッチング電源装置ＳＲと第３のインダクタＬ３の構成が異なっている。第３のインダクタＬ３は、インダクタンスの等しい複数の第４のインダクタＬ４により構成されている。なお、図２０においては、インダクタンスの等しい複数の第４のインダクタＬ４が２つ用いられているが、第４のインダクタの個数はこれに限られるものではなく、個数が２つ以上であればよい。第４のインダクタＬ４は、互いに直列に接続される。
【０１１９】
また、図２０に表した実施例１５のスイッチング電源装置ＳＲの回路動作は、実施例５と同様である。さらにまた、実施例１５の効果は、実施例５および実施例１１の効果と同様である。
【実施例１６】
【０１２０】
実施例１６について説明する。本実施例は、実施例６の変形例である。図２１は、実施例１６に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図２１において、図１ないし図２０と同一部分については同一符号を付して説明を省略する。
【０１２１】
図２１を参照して実施例１６のスイッチング電源装置ＳＲの構成を説明する。本実施例のスイッチング電源装置ＳＲは、図９に記載のスイッチング電源装置ＳＲと第３のインダクタＬ３の構成が異なっている。第３のインダクタＬ３は、インダクタンスの等しい複数の第４のインダクタＬ４により構成されている。なお、図２１においては、インダクタンスの等しい複数の第４のインダクタＬ４が２つ用いられているが、第４のインダクタの個数はこれに限られるものではなく、個数が２つ以上であればよい。第４のインダクタＬ４は、互いに直列に接続される。
【０１２２】
また、図２１に表した実施例１６のスイッチング電源装置ＳＲの回路動作は、実施例６と同様である。さらにまた、実施例１６の効果は、実施例６および実施例１１の効果と同様である。
【実施例１７】
【０１２３】
実施例１７について説明する。本実施例は、実施例７の変形例である。図２２は、実施例１７に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図２２において、図１ないし図２１と同一部分については同一符号を付して説明を省略する。
【０１２４】
図２２を参照して実施例１７のスイッチング電源装置ＳＲの構成を説明する。本実施例のスイッチング電源装置ＳＲは、図１０に記載のスイッチング電源装置ＳＲと第３のインダクタＬ３の構成が異なっている。第３のインダクタＬ３は、インダクタンスの等しい複数の第４のインダクタＬ４により構成されている。なお、図２２においては、インダクタンスの等しい複数の第４のインダクタＬ４が２つ用いられているが、第４のインダクタの個数はこれに限られるものではなく、個数が２つ以上であればよい。第４のインダクタＬ４は、互いに直列に接続される。
【０１２５】
また、図２２に表した実施例１７のスイッチング電源装置ＳＲの回路動作は、実施例７と同様である。さらにまた、実施例１７の効果は、実施例７および実施例１１の効果と同様である。
【実施例１８】
【０１２６】
実施例１８について説明する。本実施例は、実施例８の変形例である。図２３は、実施例１８に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図２３において、図１ないし図２２と同一部分については同一符号を付して説明を省略する。
【０１２７】
図２３を参照して実施例１８のスイッチング電源装置ＳＲの構成を説明する。本実施例のスイッチング電源装置ＳＲは、図１１に記載のスイッチング電源装置ＳＲと第３のインダクタＬ３の構成が異なっている。第３のインダクタＬ３は、インダクタンスの等しい複数の第４のインダクタＬ４により構成されている。なお、図２３においては、インダクタンスの等しい複数の第４のインダクタＬ４が２つ用いられているが、第４のインダクタの個数はこれに限られるものではなく、個数が２つ以上であればよい。第４のインダクタＬ４は、互いに直列に接続される。
【０１２８】
また、図２３に表した実施例１８のスイッチング電源装置ＳＲの回路動作は、実施例８と同様である。さらにまた、実施例１８の効果は、実施例８および実施例１１の効果と同様である。
【実施例１９】
【０１２９】
実施例１９について説明する。本実施例は、実施例９の変形例である。図２４は、実施例１９に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図２４において、図１ないし図２３と同一部分については同一符号を付して説明を省略する。
【０１３０】
図２４を参照して実施例１９のスイッチング電源装置ＳＲの構成を説明する。本実施例のスイッチング電源装置ＳＲは、図１２に記載のスイッチング電源装置ＳＲと第３のインダクタＬ３の構成が異なっている。第３のインダクタＬ３は、インダクタンスの等しい複数の第４のインダクタＬ４により構成されている。なお、図２４においては、インダクタンスの等しい複数の第４のインダクタＬ４が２つ用いられているが、第４のインダクタの個数はこれに限られるものではなく、個数が２つ以上であればよい。第４のインダクタＬ４は、互いに直列に接続される。
【０１３１】
また、図２４に表した実施例１９のスイッチング電源装置ＳＲの回路動作は、実施例９と同様である。さらにまた、実施例１９の効果は、実施例９および実施例１１の効果と同様である。
【実施例２０】
【０１３２】
実施例２０について説明する。本実施例は、実施例１０の変形例である。図２５は、実施例２０に係るスイッチング電源装置ＳＲを例示する回路図である。なお、図２５において、図１ないし図２４と同一部分については同一符号を付して説明を省略する。
【０１３３】
図２５を参照して実施例２０のスイッチング電源装置ＳＲの構成を説明する。本実施例のスイッチング電源装置ＳＲは、図１３に記載のスイッチング電源装置ＳＲと第３のインダクタＬ３の構成が異なっている。第３のインダクタＬ３は、インダクタンスの等しい複数の第４のインダクタＬ４により構成されている。なお、図２５においては、インダクタンスの等しい複数の第４のインダクタＬ４が２つ用いられているが、第４のインダクタの個数はこれに限られるものではなく、個数が２つ以上であればよい。第４のインダクタＬ４は、互いに直列に接続される。
【０１３４】
また、図２５に表した実施例２０のスイッチング電源装置ＳＲの回路動作は、実施例１０と同様である。さらにまた、実施例２０の効果は、実施例１０および実施例１１の効果と同様である。
【０１３５】
本発明のいくつかの実施形態を説明したが、これらの実施形態または実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態または実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態または実施例やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１３６】
ｔ１、ｔ２…入力端
ＤＣ…直流電源
ＣＨＣ…チョッパ回路
ｔ３、ｔ４…出力端
Ｌ１…第１のインダクタ
ＤＷ…駆動巻線
Ｌ３…第３のインダクタ
Ｑ１…スイッチング素子
ＣＣＭ…定電流素子
Ｄ１…ダイオード
ＳＲ…スイッチング電源装置
【図１】
2013230068.tif 000003
【図２】
2013230068.tif 000004
【図３】
2013230068.tif 000005
【図４】
2013230068.tif 000006
【図５】
2013230068.tif 000007
【図６】
2013230068.tif 000008
【図７】
2013230068.tif 000009
【図８】
2013230068.tif 000010
【図９】
2013230068.tif 000011
【図１０】
2013230068.tif 000012
【図１１】
2013230068.tif 000013
【図１２】
2013230068.tif 000014
【図１３】
2013230068.tif 000015
【図１４】
2013230068.tif 000016
【図１７】
2013230068.tif 000017
【図１８】
2013230068.tif 000018
【図１９】
2013230068.tif 000019
【図２０】
2013230068.tif 000020
【図２１】
2013230068.tif 000021
【図２２】
2013230068.tif 000022
【図２３】
2013230068.tif 000023
【図２４】
2013230068.tif 000024
【図２５】
2013230068.tif 000025
【図１５】
2013230068.tif 000026
【図１６】
2013230068.tif 000027