(57)【要約】【課題】空洞部の破壊を防ぐと共に、基板間の接続の信頼性を向上できるようにした半導体装置の製造方法、半導体装置及び電子機器を提供する。【解決手段】半導体チップ１０は、第１基材１と、第１基材１の表面１ａ側に設けられた犠牲層と、貫通電極２０と、貫通電極２０と第１基材１との間に位置する第１のＴＳＶ絶縁膜２７と、第１のＴＳＶ絶縁膜２７が裏面１ｂ側に露出しないように設けられた第２のＴＳＶ絶縁膜２８と、を有し、ベース基板５０は、第２基材５１と、第２基材５１の半導体チップ１０側に設けられたバンプ６０と、を有し、裏面１ｂと表面５１ａとを対向させた状態で、貫通電極２０とバンプ６０とを接続する実装工程と、実装工程の後で、犠牲層をエッチングして第１基材１の表面１ａ側に空洞部３１を形成する。【選択図】図４
2013130401.tif 000002
【特許請求の範囲】
【請求項１】
半導体からなる第１基材は犠牲層と前記犠牲層と重ねて設置された素子とを備え、
前記第１基材に形成された貫通電極と第２基材に設置されたバンプとを接合する実装工程と、
前記実装工程の後に前記犠牲層をエッチングして空洞部を形成し、前記素子を前記空洞部に突出させるエッチング工程と、を有し、
前記貫通電極と前記第１基材との間には絶縁膜と前記絶縁膜を覆う保護膜とが形成され、前記保護膜は前記犠牲層をエッチングするエッチング媒体に対する耐食性を有することを特徴とする半導体装置の製造方法。
【請求項２】
第１基材に形成された空洞部に突出する素子を有し、前記素子と接続する貫通電極を有する半導体基板と、
前記貫通電極と接続するバンプを有する配線基板と、を備え、
前記貫通電極と前記第１基材との間には絶縁膜と前記絶縁膜を覆う保護膜とが設置され、前記保護膜は酸化シリコンをエッチングするエッチング媒体に対する耐食性を有することを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記貫通電極は前記半導体基板から前記配線基板側に突出し、突出した場所の前記貫通電極の貫通方向と垂直な方向の長さが、前記第１基材中の前記貫通電極の貫通方向と垂直な方向の長さと同じ長さであることを特徴とする半導体装置。
【請求項４】
赤外線を検出する半導体装置を備えるセンサーであって、
前記半導体装置が請求項２または３に記載の半導体装置であることを特徴とするセンサー。
【請求項５】
赤外線を検出する半導体装置を備える電子デバイスであって、
前記半導体装置が請求項２または３に記載の半導体装置であることを特徴とする電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、半導体装置、半導体装置を備えたセンサー及び電子デバイスに関する。
【背景技術】
【０００２】
赤外線を検出する焦電型検出素子が形成された半導体装置が広く活用されている。そして、半導体装置の配線に貫通電極が用いられることがある。この半導体装置の従来技術として、例えば、特許文献１〜３に開示されたものがある。即ち、特許文献１には、犠牲層を除去することにより形成された空洞部の上方で支持部により支えられた構造の焦電型検出素子が開示されている。また、特許文献２には、シリコンの第１の面（集積回路形成面）と第２の面（裏面）との間を貫く貫通電極が開示されている。そして、特許文献３には、電子回路素子を基板に実装する際に、電子回路素子が有する外周封止用電極を、基板が有する封止用電極に接合することによって、外周封止用電極の内側に配置されているチップ電極を封止する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１５３８５１号公報
【特許文献２】特開２０１０−１７７２３７号公報
【特許文献３】特開２００４−２１４４６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に開示されたような、空洞部の上方で支えられた構造の焦電型検出素子を他の基板に実装する場合、この焦電型検出素子に実装時の荷重が加えられると、その荷重によって空洞部が破壊されてしまう可能性がある。このような空洞部の破壊を防ぐ方法として、空洞部が形成される前に焦電型検出素子を基板に実装しておき、実装後に空洞部を形成する方法が考えられる。また、上記の実装に際しては、特許文献３に開示されているように、外周封止用電極と封止用電極とを接続することにより、それらの内側に位置するチップ電極を気密封止する方法が考えられる。
【０００５】
ここで、上記の焦電型検出素子が、特許文献２に開示されたような貫通電極を有する場合は、特許文献２の図３に記載されている下地層１４１（例えばシリコン酸化物（ＳｉＯ2）等の絶縁性材料からなる）は外周封止用電極の外側に露出した構造となる。このため、犠牲層をエッチングして空洞部を形成する際に、この下地層もエッチングされてしまう可能性があった。下地層がエッチングされると、外周封止用電極と半導体基板との間に隙間が生じてエッチャント等が侵入する。その結果、上記の気密封止が破られて、半導体基板に水分等が侵入し、外周封止用電極が腐食する可能性があった。
【０００６】
そこで、この発明はこのような事情に鑑みてなされたものであって、空洞部の破壊を防ぐと共に、半導体基板に水分等が侵入することを防ぐことができ、電極の腐食を防ぐことのできる半導体装置の製造方法及び半導体装置、電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記課題の少なくとも１つを解決するように、以下の適用例または形態として実現され得る。
【０００８】
［適用例１］本適用例にかかる半導体装置の製造方法は、半導体からなる第１基材は犠牲層と前記犠牲層と重ねて設置された素子とを備え、前記第１基材に形成された貫通電極と第２基材に設置されたバンプとを接合する実装工程と、前記実装工程の後に前記犠牲層をエッチングして空洞部を形成し、前記素子を前記空洞部に突出させるエッチング工程と、を有し、前記貫通電極と前記第１基材との間には絶縁膜と前記絶縁膜を覆う保護膜とが形成され、前記保護膜は前記犠牲層をエッチングするエッチング媒体に対する耐食性を有することを特徴とする。
【０００９】
本適用例によれば、実装工程において第１基材に設置された貫通電極と第２基材に設置されたバンプとが接合される。エッチング工程において犠牲層をエッチングして空洞部を形成し、素子を空洞部に突出させている。そして、エッチング工程の前に実装工程が行われている。実装工程では空洞部は未形成であり、半導体基板に外力が付加されるときにも空洞部が壊れることはない。このため、上記の空洞部を壊すことなく、半導体基板を配線基板に実装することができる。
【００１０】
貫通電極と第１基材との間には絶縁膜と絶縁膜を覆う保護膜とが形成されている。そして、保護膜は犠牲層をエッチングするエッチング媒体に対する耐食性を有している。従って、エッチング工程で絶縁膜がエッチングされることを防止することができる。その結果、この隙間を通って半導体基板内に水分等が侵入することを防止することができ、貫通電極等が腐食されるのを防止することができる。
【００１１】
［適用例２］本適用例にかかる半導体装置は、第１基材に形成された空洞部に突出する素子を有し、前記素子と接続する貫通電極を有する半導体基板と、前記貫通電極と接続するバンプを有する配線基板と、を備え、前記貫通電極と前記第１基材との間には絶縁膜と前記絶縁膜を覆う保護膜とが設置され、前記保護膜は酸化シリコンをエッチングするエッチング媒体に対する耐食性を有することを特徴とする。
【００１２】
本適用例によれば、貫通電極と第１基材との間には絶縁膜と絶縁膜を覆う保護膜とが設置されている。そして、保護膜は酸化シリコンをエッチングするエッチング媒体に対する耐食性を有している。これにより、半導体基板の貫通電極と配線基板のバンプを接続した後に、第１基材に空洞部を形成することができる。半導体基板と配線基板とを接続する工程では空洞部は未形成であり、半導体基板に外力が付加されるときにも空洞部が壊れることはない。このため、空洞部を壊すことなく、半導体基板と配線基板とを接続することができる。
【００１３】
［適用例３］上記適用例に記載の半導体装置では、前記貫通電極は前記半導体基板から前記配線基板側に突出し、突出した場所の前記貫通電極の貫通方向と垂直な方向の長さが、前記第１基材中の前記貫通電極の貫通方向と垂直な方向の長さと同じ長さであることが好ましい。
【００１４】
本適用例によれば、絶縁膜が露出しないように保護膜により覆われているので、半導体基板から配線基板側に突出する貫通電極の貫通方向と垂直な方向の長さと、第１基材中の貫通電極の貫通方向と垂直な方向の長さを同じ長さにしても、絶縁膜がエッチングされることを防ぐことができる。また、貫通電極の貫通方向と垂直な方向の長さは第１基材中と第１基材から突出した部分とで同じ長さとなっている。これにより、複数の貫通電極がバンプと接続するときにも半導体基板と配線基板との接続をより狭ピッチの貫通電極にて行うことができる。
【００１５】
［適用例４］本適用例に係わるセンサーは、赤外線を検出する半導体装置を備えるセンサーであって、前記半導体装置が上記に記載の半導体装置であることを特徴とする。
【００１６】
本適用例によれば、センサーは内部に赤外線を検出する半導体装置を備えている。そして、その半導体装置に上記の半導体装置が用いられている。上記の半導体装置は品質良く製造された装置であることから、センサーは品質の良い半導体装置を備えたセンサーとすることができる。
【００１７】
［適用例５］本適用例に係わる電子デバイスは、赤外線を検出する半導体装置を備える電子デバイスであって、前記半導体装置が上記に記載の半導体装置であることを特徴とする。
【００１８】
本適用例によれば、電子デバイスは内部に赤外線を検出する半導体装置を備えている。そして、その半導体装置に上記の半導体装置が用いられている。上記の半導体装置は品質良く製造された装置であることから、電子デバイスは品質の良い半導体装置を備えた電子デバイスとすることができる。
【図面の簡単な説明】
【００１９】
【図１】第１実施形態にかかわる半導体装置の製造方法を説明するための模式断面図。
【図２】半導体装置の製造方法を説明するための模式断面図。
【図３】半導体装置の製造方法を説明するための模式断面図。
【図４】第２実施形態にかかわる半導体装置の構造を示す模式断面図。
【図５】第３実施形態にかかわり（ａ）は、センサーの構造を示すブロック図、（ｂ）は、センサーアレイの配線図。
【図６】第４実施形態にかかわるパソーナルコンピューターを示す概略斜視図。
【図７】携帯電話を示す概略斜視図。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について、図面を参照して説明する。尚、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。
【００２１】
（第１実施形態）
半導体装置の製造方法は準備工程と実装工程とエッチング工程とが行われる。以下、図に従って詳細に説明する。図１〜３は、半導体装置の製造方法を説明するための模式断面図である。図１に示すように、まず始めに、準備工程において半導体基板としての半導体チップ１０と、配線基板としてのベース基板５０とを用意する。
【００２２】
半導体チップ１０はシリコン等からなる第１基材１を備えている。この第１基材１の表面１ａの側には絶縁層３が形成されている。絶縁層３上には電極５が形成され、電極５を覆うように絶縁層７が形成されている。絶縁層７上には絶縁層９が形成され、絶縁層９には犠牲層１１が埋め込まれている。この犠牲層１１の一部を覆うように絶縁層９上には素子１３が設けられ、素子１３と電極５とがプラグ電極１５によって接続されている。絶縁層３、絶縁層７、絶縁層９は、例えば、シリコン酸化膜（ＳｉＯ2）またはシリコン窒化膜（Ｓｉ3Ｎ4）を用いることができる。電極５は、例えば、窒化チタン（ＴｉＮ）からなる。犠牲層１１は、例えばシリコン酸化膜からなる。素子１３は、例えば、赤外線を検出可能な焦電センサーである。プラグ電極１５は、例えば、タングステン（Ｗ）からなる。
【００２３】
尚、図示しないが、絶縁層９の表面と、絶縁層７と犠牲層１１との間、及び、絶縁層９と犠牲層１１との間には、エッチング防止膜が設けられていてもよい。また、絶縁層３と、絶縁層７及び、絶縁層９の側面にもエッチング防止膜が設けられていてもよい。このエッチング防止膜は、犠牲層１１をエッチングして空洞部を形成するエッチング工程において、絶縁層３と、絶縁層７及び、絶縁層９がエッチングされることを防止するための膜である。エッチング防止膜は、例えば、シリコン酸化膜からなる犠牲層１１をエッチングするときに用いられるフッ化水素（ＨＦ）に対して、耐食性のある材質の膜である。エッチング防止膜の材質には、例えば、シリコン窒化膜、アルミ酸化膜（Ａｌ2Ｏ3）、アルミニウム、タングステン等を用いることができる。
【００２４】
また、この半導体チップ１０には、貫通電極２０が形成されている。この貫通電極２０と第１基材１との間には絶縁膜としての第１のＴＳＶ絶縁膜２７（ＴＳＶ：Ｔｈｒｏｕｇｈ  Ｓｉ  Ｖｉａ）と、保護膜としての第２のＴＳＶ絶縁膜２８とが設置されている。そして、第１基材１、第１のＴＳＶ絶縁膜２７、第２のＴＳＶ絶縁膜２８、貫通電極２０がこの順に配置されている。尚、貫通電極をＴＳＶとも称す。第１基材１には、その表面１ａと裏面１ｂとの間を貫通する貫通孔２１が設けられている。貫通電極２０は、この貫通孔２１内に第１のＴＳＶ絶縁膜２７と第２のＴＳＶ絶縁膜２８を介して設けられている。第１のＴＳＶ絶縁膜２７は、貫通孔２１の内側面から第１基材１の裏面１ｂにかけて設けられている。第１のＴＳＶ絶縁膜２７は、例えば、シリコン酸化膜である。また第２のＴＳＶ絶縁膜２８は、第１のＴＳＶ絶縁膜２７の内側面から第１基材１の裏面１ｂにかけて、第１のＴＳＶ絶縁膜２７を覆うように設けられている。第２のＴＳＶ絶縁膜２８は、例えば、シリコン酸化膜からなる犠牲層１１をエッチングするときに用いられるフッ化水素（ＨＦ）に対して、耐食性のある材質の膜である。第２のＴＳＶ絶縁膜２８の材質には、例えば、シリコン窒化膜、アルミ酸化膜等を用いることができる。
【００２５】
貫通電極２０は、例えば、第２のＴＳＶ絶縁膜２８に接するようにスパッタリングで形成されたシード層２３を備えている。そして、シード層２３と接するように電解めっき法で形成された電極本体２４を備えている。さらに、電極本体２４のベース基板５０と接続される側の面（例えば、図中下側の面）にはろう材２５が設けられている。シード層２３及び電極本体２４は、例えば、銅（Ｃｕ）である。ろう材２５は、例えば、スズと銀との合金（Ｓｎ−Ａｇ）である。このような構成の貫通電極２０は、絶縁層３を貫いて電極５に接続されている。
【００２６】
一方、ベース基板５０は、シリコン等からなる第２基材５１を備えている。この第２基材５１の表面５１ａの側には絶縁層５３が形成されている。さらに、この絶縁層５３上には電極５５が形成され、電極５５及び絶縁層５３を覆うようにパシベーション膜５９が形成されている。パシベーション膜５９には電極５５の一部を底面とする開口部が設けられ、この開口部を介して、電極５５と接続するバンプ６０が設置されている。
【００２７】
絶縁層５３は、例えば、シリコン酸化膜からなる。電極５５は、例えば、アルミニウム（Ａｌ）からなる。バンプ６０は、例えば、金（Ａｕ）からなる。パシベーション膜５９は、例えば、ポリイミドからなる。尚、図示しないが、電極５５とバンプ６０との間には、それぞれ、チタン（Ｔｉ）、タングステン（Ｗ）、プラチナ（Ｐｔ）、銅（Ｃｕ）またはクロム（Ｃｒ）等の中間層が設けられていてもよい。尚、絶縁層５３、電極５５、バンプ６０、パシベーション膜５９の材質は上記の材質に限定されない。それぞれの機能を実現する材質を用いても良い。
【００２８】
尚、図示しないが、絶縁層５３の側面と、パシベーション膜５９の表面と側面には、エッチング防止膜が設けられていてもよい。このエッチング防止膜は、後述の空洞部を形成するために犠牲層１１をエッチングするエッチング工程において絶縁層５３及びパシベーション膜５９がエッチングされることを防止するための膜である。エッチング防止膜としては、例えば、シリコン酸化膜からなる犠牲層１１をエッチングするときに用いられるフッ化水素（ＨＦ）に対して、耐食性のある材質の膜である。エッチング防止膜の材質には、例えば、シリコン窒化膜、アルミ酸化膜を用いることができる。
【００２９】
図２に示すように、次に、実装工程を行う。実装工程では用意した半導体チップ１０とベース基板５０とを重ね合わせて接合する。即ち、半導体チップ１０をベース基板５０に実装する。ここでは、図１中の矢印で示すように、半導体チップ１０の裏面１ｂの側とベース基板５０の表面５１ａの側とを対向させる。そして、この状態で半導体チップ１０をベース基板５０に相対的に押圧して、半導体チップ１０をベース基板５０に接合する。これにより、図２に示すように、貫通電極２０とバンプ６０とを接続する。
【００３０】
図３に示すように、次に、エッチング工程を行う。エッチング工程では犠牲層１１をエッチングして除去する。半導体チップ１０をベース基板５０と共に、ＨＦ溶液に浸漬する。他にも、半導体チップ１０をＨＦベーパー雰囲気に晒しても良い。半導体チップ１０では犠牲層１１の一部が素子１３の下から露出している。従って、シリコン酸化膜からなる犠牲層１１をエッチングして除去することができる。これにより、半導体チップ１０の犠牲層１１が位置した場所には空洞部３１が形成される。以上の工程を経て、半導体チップ１０とベース基板５０とが接続され、空洞部３１の上方に素子１３を有する構造の半導体装置１００が完成する。
【００３１】
完成後の半導体装置１００は下記の構成を有する。即ち、半導体装置１００は、半導体チップ１０とベース基板５０とを備える。半導体チップ１０は第１基材１を備え、第１基材１の表面１ａ側には空洞部３１が設けられている。第１基材１には表面１ａと裏面１ｂとの間を貫通する貫通電極２０が形成されている。この貫通電極２０と第１基材１との間には第１のＴＳＶ絶縁膜２７と第２のＴＳＶ絶縁膜２８とが設置されている。第２のＴＳＶ絶縁膜２８は、第１のＴＳＶ絶縁膜２７の内側面から第１基材１の裏面１ｂにかけて第１のＴＳＶ絶縁膜２７を覆うように設けられている。ベース基板５０は、第２基材５１と、第２基材５１の表面５１ａ側に設けられたバンプ６０と、を有する。そして、半導体チップ１０の裏面１ｂとベース基板５０の表面５１ａとが対向した状態で、貫通電極２０とバンプ６０とが接続されている。
【００３２】
尚、図示しないが、ベース基板５０には、電極５５の配線の他に、例えば、半導体チップ１０を制御する制御回路等が形成されていてもよい。この図示しない制御回路は、実装工程の前に、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスでベース基板５０に形成することが可能である。このように、制御回路がベース基板５０に形成されている場合は、例えば、この制御回路と素子１３との間で貫通電極２０を経由して、信号の送受が行われる。
【００３３】
上述したように、本第１実施形態によれば、以下の効果を有する。
（１）本実施形態によれば、エッチング工程の前に実装工程を行う。実装工程では空洞部３１は未形成であり、半導体チップ１０に付加される荷重で空洞部３１が壊れることはない。このため、素子１３の下方に形成される空洞部３１を壊すことなく、半導体チップ１０をベース基板５０に実装することができる。
【００３４】
（２）本実施形態によれば、第１のＴＳＶ絶縁膜２７が半導体チップ１０の裏面１ｂ側に露出しないように第２のＴＳＶ絶縁膜２８により覆われているので、エッチング工程で第１のＴＳＶ絶縁膜２７がエッチングされることを防ぐことができる。従って、この隙間を通って第１基材１内に水分等が侵入することを防ぐことができ、貫通電極２０等の腐食を防ぐことができる。これにより、半導体チップ１０とベース基板５０との接続の信頼性を高めることができる。
【００３５】
（第２実施形態）
次に、半導体装置の一実施形態について図４の、半導体装置の構造を示す模式断面図を用いて説明する。
本実施形態が第１実施形態と異なるところは、貫通電極２０の形状が異なる点にある。尚、第１実施形態と同じ点については説明を省略する。
【００３６】
図４に示すように、半導体チップ１０の貫通電極２０はシード層２３と電極本体２４とを備えて居る。第１基材１中を貫通する貫通電極２０の貫通方向と垂直な方向の長さを第１長さｃとする。そして、第２のＴＳＶ絶縁膜２８から飛び出している場所の貫通電極２０の貫通方向と垂直な方向の長さを第２長さｄとする。このとき、第１長さｃと第２長さｄとが同じの長さであっても良い。このような構成であっても、第１のＴＳＶ絶縁膜２７を覆うように第２のＴＳＶ絶縁膜２８が設けられているので、エッチング工程で第１のＴＳＶ絶縁膜２７がエッチングされることを防ぐことができる。
【００３７】
更に、第２のＴＳＶ絶縁膜２８が介在することにより第１のＴＳＶ絶縁膜２７と貫通電極２０との間の密着力を上げることができる。これにより、半導体チップ１０の裏面１ｂから飛び出している貫通電極２０の第２長さｄを短くできるので、隣り合う貫通電極２０の間隔を短くすることができる。その結果、半導体チップ１０とベース基板５０の接続をより狭ピッチの貫通電極２０にて行うことができる。
【００３８】
（第３実施形態）
次に、半導体装置が搭載されたセンサーの一実施形態について図５を用いて説明する。図５（ａ）は、センサーの構造を示すブロック図である。図５（ｂ）は、センサーアレイの配線図である。本実施形態のセンサーでは第１実施形態における半導体装置１００が用いられている。尚、第１実施形態と同じ点については説明を省略する。
【００３９】
図５（ａ）に示すように、センサー２００は、センサーアレイ２１０と、行選択回路（行ドライバー）２２０と、読み出し回路２３０を含んでいる。センサーアレイ２１０には半導体装置１００が設置されている。半導体装置１００が備える素子１３は赤外線を検出可能となっている。さらに、センサー２００はＡ／Ｄ変換部２４０及び制御回路２５０を含んでいる。このセンサー２００を用いることで、例えばナイトビジョン機器等に用いられる赤外線カメラ等を実現できる。
【００４０】
センサーアレイ２１０には、二方向に複数のセンサーセルが配列（配置）される。また複数の行線（ワード線、走査線）と複数の列線（データ線）が設けられる。尚行線及び列線の一方の本数が１本であってもよい。例えば行線が１本である場合には、行線に沿った方向（横方向）に複数のセンサーセルが配列される。一方、列線が１本である場合には、列線に沿った方向（縦方向）に複数のセンサーセルが配列される。
【００４１】
図５（ｂ）に示すように、センサーアレイ２１０の半導体装置としての各センサーセル２１１は、各行線と各列線の交差位置に対応する場所に配置（形成）される。例えば、センサーセル２１１は、行線ＷＬ１と列線ＤＬ１の交差位置に対応する場所に配置されている。他のセンサーセル２１１も同様である。行選択回路２２０は、１つの行線または複数の行線に接続される。そして各行線の選択動作を行う。例えば、センサーアレイ２１０がＱＶＧＡ（３２０×２４０画素）のセンサーアレイ２１０（焦点面アレイ）のとき、行選択回路２２０は、行線ＷＬ０、ＷＬ１、ＷＬ２・・・・ＷＬ２３９を順次選択（走査）する動作を行う。即ちこれらの行線を選択する信号（ワード選択信号）をセンサーアレイ２１０に出力する。
【００４２】
読み出し回路２３０は、１つの列線または複数の列線に接続される。そして各列線の読み出し動作を行う。例えば、センサーアレイ２１０がＱＶＧＡのとき、読み出し回路２３０は列線ＤＬ０、ＤＬ１、ＤＬ２・・・・ＤＬ３１９からの検出信号（検出電流、検出電荷）を読み出す動作を行う。
【００４３】
図５（ａ）に戻って、Ａ／Ｄ変換部２４０は、読み出し回路２３０において取得された検出電圧（測定電圧、到達電圧）をデジタルデータにＡ／Ｄ変換する処理を行う。そしてＡ／Ｄ変換後のデジタルデータＤＯＵＴを出力する。具体的には、Ａ／Ｄ変換部２４０には、複数の列線の各列線に対応して各Ａ／Ｄ変換器が設けられる。そして、各Ａ／Ｄ変換器は、対応する列線において読み出し回路２３０により取得された検出電圧のＡ／Ｄ変換処理を行う。尚、複数の列線に対応して１つのＡ／Ｄ変換器を設け、この１つのＡ／Ｄ変換器を用いて、複数の列線の検出電圧を時分割にＡ／Ｄ変換してもよい。
【００４４】
制御回路２５０はタイミング生成回路であり、制御回路２５０は各種の制御信号を生成する。そして、制御回路２５０は制御信号を行選択回路２２０、読み出し回路２３０、Ａ／Ｄ変換部２４０に出力する。例えば、制御回路２５０は充電や放電（リセット）の制御信号を生成して出力する。或いは、制御回路２５０は各回路のタイミングを制御する信号を生成して出力する。
【００４５】
センサー２００は内部に赤外線を検出するセンサーセル２１１を備えている。そして、そのセンサーセル２１１に半導体装置１００が用いられている。半導体装置１００は品質良く製造された装置であることから、センサー２００は品質の良い半導体装置１００を備えたセンサーである。
【００４６】
（第４実施形態）
次に、半導体装置が搭載された電子デバイスの一実施形態について図６及び図７を用いて説明する。図６は、パソーナルコンピューターを示す概略斜視図であり、図７は、携帯電話を示す概略斜視図である。上記の半導体装置１００を搭載した電子デバイスの一例として、図６に示すパソーナルコンピューターや、図７に示す携帯電話等を挙げることができる。
【００４７】
電子デバイスとしてのパソーナルコンピューター３００は内部に赤外線を検出する赤外線センサーを備えている。そして、そのセンサーに半導体装置１００が用いられている。半導体装置１００は品質良く製造された装置であることから、パソーナルコンピューター３００は品質の良い半導体装置１００を備えた電子デバイスである。
【００４８】
電子デバイスとしての携帯電話４００は内部に赤外線を検出する赤外線センサーを備えている。そして、そのセンサーに半導体装置１００が用いられている。半導体装置１００は品質良く製造された装置であることから、携帯電話４００は品質の良い半導体装置１００を備えた電子デバイスである。
【００４９】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【００５０】
１…第１基材、１０…半導体基板としての半導体チップ、１１…犠牲層、１３…素子、２０…貫通電極、２７…絶縁膜としての第１のＴＳＶ絶縁膜、２８…保護膜としての第２のＴＳＶ絶縁膜、３１…空洞部、５０…配線基板としてのベース基板、５１…第２基材、６０…バンプ、２００…センサー、２１１…半導体装置としてのセンサーセル、３００…電子デバイスとしてのパソーナルコンピューター、４００…電子デバイスとしての携帯電話。
【図１】
2013130401.tif 000003
【図２】
2013130401.tif 000004
【図３】
2013130401.tif 000005
【図４】
2013130401.tif 000006
【図５】
2013130401.tif 000007
【図６】
2013130401.tif 000008
【図７】
2013130401.tif 000009