(57)【要約】【課題】ローレベル出力電圧を０Ｖ、あるいは所望の電圧に精度よく設定でき、温度変化やプルアップ抵抗の抵抗値の変化によるローレベル出力電圧の変動が小さいコンパレータ回路を提供する。【解決手段】オープンドレイン型またはオープンコレクタ型のコンパレータ２と、一端がコンパレータ２の出力端子５に電気的に接続され、他端が正電源Ｖ+2に電気的に接続されるプルアップ抵抗ＲＬと、反転入力端子１１がコンパレータ２の出力端子５に電気的に接続され、出力端子１２がコンパレータ２の出力段トランジスタ８のソース端子またはエミッタ端子に電気的に接続された反転増幅器１０と、を備えたものである。【選択図】図１
2013046103.tif 000002
【特許請求の範囲】
【請求項１】
オープンドレイン型またはオープンコレクタ型のコンパレータと、
一端が前記コンパレータの出力端子に電気的に接続され、他端が正電源に電気的に接続されるプルアップ抵抗と、
反転入力端子が前記コンパレータの出力端子に電気的に接続され、出力端子が前記コンパレータの出力段トランジスタのソース端子またはエミッタ端子に電気的に接続された反転増幅器と、
を備えたことを特徴とするコンパレータ回路。
【請求項２】
前記出力段トランジスタのソース端子またはエミッタ端子は、前記コンパレータの負電源端子に電気的に接続されており、
前記反転増幅器の出力端子を、前記負電源端子に電気的に接続するようにした
請求項１記載のコンパレータ回路。
【請求項３】
前記反転増幅器は、その反転利得が１００以上である
請求項１または２記載のコンパレータ回路。
【請求項４】
前記反転増幅器の非反転入力端子は、接地される
請求項１〜３いずれかに記載のコンパレータ回路。
【請求項５】
前記反転増幅器は、その反転利得と非反転利得が等しく、
前記反転増幅器の非反転入力端子には、ローレベル出力電圧となる基準電圧が印加される
請求項１〜３いずれかに記載のコンパレータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オープンドレイン型またはオープンコレクタ型のコンパレータを用いたコンパレータ回路に関するものである。
【背景技術】
【０００２】
従来より、オープンドレイン型のコンパレータを用いたコンパレータ回路が一般に知られている（例えば特許文献１参照）。オープンドレイン型のコンパレータを用いた従来のコンパレータ回路を図９に示す。
【０００３】
図９に示すように、従来のコンパレータ回路９１は、オープンドレイン型のコンパレータ２と、プルアップ抵抗（負荷）ＲＬと、を備えて構成される。
【０００４】
コンパレータ２の正電源端子３は、第１の正電源Ｖ+1に電気的に接続され、負電源端子４は、負電源Ｖ-に電気的に接続される。コンパレータ２の出力端子５は、プルアップ抵抗ＲＬを介して第２の正電源Ｖ+2に電気的に接続される。コンパレータ２の非反転入力端子６と反転入力端子７には、比較対象となる信号が入力される。ここでは、非反転入力端子６に入力される信号の電圧をＶａ、反転入力端子７に入力される信号の電圧をＶｂとする。
【０００５】
オープンドレイン型のコンパレータ２は、出力段トランジスタとして電界効果トランジスタ（Field-Effect Transistor、以下ＦＥＴという）８を備えている。なお、図９では、説明を容易とするため、コンパレータ２の内部回路のうちＦＥＴ８のみを分けて描いている。ＦＥＴ８のドレイン端子は、出力端子５に電気的に接続される。また、ＦＥＴ８のソース端子は、出力段トランジスタ用負電源端子９に電気的に接続されており、出力段トランジスタ用負電源端子９を介して接地されている。
【０００６】
このコンパレータ回路９１では、非反転入力端子６に入力される信号の電圧Ｖａが、反転入力端子７に入力される信号の電圧Ｖｂよりも大きい場合、ＦＥＴ８のゲート端子にローレベルの信号が入力されてＦＥＴ８がオフ状態となる。その結果、出力端子５から、第２の正電源Ｖ+2と等しい電圧がハイレベル出力電圧Ｖout（Ｈｉｇｈ）として出力される。
【０００７】
他方、非反転入力端子６に入力される信号の電圧Ｖａが、反転入力端子７に入力される信号の電圧Ｖｂよりも小さい場合、ＦＥＴ８のゲート端子にハイレベルの信号が入力されてＦＥＴ８がオン状態となる。その結果、出力端子５がＦＥＴ８、出力段トランジスタ用負電源端子９を介して接地され、出力端子５からは、略０Ｖの電圧がローレベル出力電圧Ｖout（Ｌｏｗ）として出力される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平０４−２３６５１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、オープンドレイン型のコンパレータ２を用いた従来のコンパレータ回路９１では、コンパレータ２の出力段のＦＥＴ８のオン抵抗成分等の影響により、ローレベル出力電圧Ｖout（Ｌｏｗ）が０Ｖまで下がりきらず、数１００ｍＶ程度となってしまう問題がある。
【００１０】
より具体的には、図１０（ａ）に示すように、コンパレータ２としてリニアテクノロジー社のＬＴＣ１８４１を用い、Ｖ+1とＶ+2を共に＋５Ｖ、Ｖ-を０Ｖ（接地）、Ｖａを＋１．５Ｖ、Ｖｂを＋２．０Ｖとし、プルアップ抵抗ＲＬを１ｋΩ、１００ｋΩとした場合、ローレベル出力電圧Ｖout（Ｌｏｗ）のシミュレーション結果は図１０（ｂ）のようになる。
【００１１】
図１０（ｂ）に示すように、各パラメータを図１０（ａ）のように設定した場合、ローレベル出力電圧Ｖout（Ｌｏｗ）は約０．４Ｖ（約４００ｍＶ）となる。さらに、図１０（ｂ）に示すように、温度を−４０℃から６０℃まで変化させたとき、ローレベル出力電圧Ｖout（Ｌｏｗ）が数十ｍＶ変動しており、温度変化によりローレベル出力電圧Ｖout（Ｌｏｗ）が大きく変動してしまうことが分かる。さらにまた、プルアップ抵抗ＲＬを１ｋΩとした場合と１００ｋΩとした場合とでは、ローレベル出力電圧Ｖout（Ｌｏｗ）に数ｍＶの差が生じており、プルアップ抵抗ＲＬの抵抗値によってもローレベル出力電圧Ｖout（Ｌｏｗ）が変動してしまうことが分かる。
【００１２】
このように、従来のコンパレータ回路９１では、ローレベル出力電圧Ｖout（Ｌｏｗ）の０Ｖに対する電位差が数１００ｍＶ程度と大きく、さらにこの電位差が、温度変化やプルアップ抵抗ＲＬの抵抗値により変動してしまうという問題がある。
【００１３】
このようなコンパレータ回路９１を機械スイッチの代用として使用する場合、ローレベル出力電圧Ｖout（Ｌｏｗ）の０Ｖに対する電位差が問題となるおそれがある。特に近年では、省電力化の要求により正電源電圧（Ｖ+1、Ｖ+2）が低電圧化してきており、ローレベルと識別するしきい値電圧が低くなってきているため、ローレベル出力電圧Ｖout（Ｌｏｗ）が出力されているにも拘わらずローレベルと認識されず誤動作してしまう可能性が大きくなっている。
【００１４】
また、温度変化やプルアップ抵抗ＲＬの抵抗値によるローレベル出力電圧Ｖout（Ｌｏｗ）の変動が大きいと、例えば、温度が高いときにはローレベルと識別されるが、温度が低いときにはローレベルと識別されない、といった問題も発生し得る。
【００１５】
本発明は上記事情に鑑み為されたものであり、ローレベル出力電圧を０Ｖ、あるいは所望の電圧に精度よく設定でき、温度変化やプルアップ抵抗の抵抗値の変化によるローレベル出力電圧の変動が小さいコンパレータ回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は上記目的を達成するために創案されたものであり、オープンドレイン型またはオープンコレクタ型のコンパレータと、一端が前記コンパレータの出力端子に電気的に接続され、他端が正電源に電気的に接続されるプルアップ抵抗と、反転入力端子が前記コンパレータの出力端子に電気的に接続され、出力端子が前記コンパレータの出力段トランジスタのソース端子またはエミッタ端子に電気的に接続された反転増幅器と、を備えたコンパレータ回路である。
【００１７】
前記出力段トランジスタのソース端子またはエミッタ端子は、前記コンパレータの負電源端子に電気的に接続されており、前記反転増幅器の出力端子を、前記負電源端子に電気的に接続するようにしてもよい。
【００１８】
前記反転増幅器は、その反転利得が１００以上であるとよい。
【００１９】
前記反転増幅器の非反転入力端子は、接地されてもよい。
【００２０】
前記反転増幅器は、その反転利得と非反転利得が等しく、前記反転増幅器の非反転入力端子には、ローレベル出力電圧となる基準電圧が印加されてもよい。
【発明の効果】
【００２１】
本発明によれば、ローレベル出力電圧を０Ｖ、あるいは所望の電圧に精度よく設定でき、温度変化やプルアップ抵抗の抵抗値の変化によるローレベル出力電圧の変動が小さいコンパレータ回路を提供できる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施の形態に係るコンパレータ回路の構成図である。
【図２】図１のコンパレータ回路の一変形例を示す構成図である。
【図３】（ａ）〜（ｃ）は、図１のコンパレータ回路に用いる反転増幅器の回路構成の一例を示す図である。
【図４】（ａ）は、図２のコンパレータ回路のローレベル出力電圧をシミュレーションする際の各パラメータの設定値を示す図であり、（ｂ）はそのシミュレーション結果を示す図である。
【図５】（ａ）は、図２のコンパレータ回路のローレベル出力電圧をシミュレーションする際の各パラメータの設定値を示す図であり、（ｂ）はそのシミュレーション結果を示す図である。
【図６】（ａ）は、本発明の一実施の形態に係るコンパレータ回路の構成図であり、（ｂ）は、その一変形例を示す構成図である。
【図７】（ａ）は、図６（ｂ）のコンパレータ回路のローレベル出力電圧をシミュレーションする際の各パラメータの設定値を示す図であり、（ｂ）はそのシミュレーション結果を示す図である。
【図８】図１のコンパレータ回路の一変形例を示す構成図である。
【図９】従来のコンパレータ回路の構成図である。
【図１０】（ａ）は、図９の従来のコンパレータ回路のローレベル出力電圧をシミュレーションする際の各パラメータの設定値を示す図であり、（ｂ）はそのシミュレーション結果を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態を添付図面にしたがって説明する。
【００２４】
図１は、本実施の形態に係るコンパレータ回路の構成図である。
【００２５】
図１に示すように、コンパレータ回路１は、オープンドレイン型のコンパレータ２と、プルアップ抵抗（負荷）ＲＬと、を備えている。
【００２６】
コンパレータ２の正電源端子３は、第１の正電源Ｖ+1に電気的に接続され、負電源端子４は、負電源Ｖ-に電気的に接続される。コンパレータ２の非反転入力端子６と反転入力端子７には、比較対象となる信号が入力される。ここでは、非反転入力端子６に入力される信号の電圧をＶａ、反転入力端子７に入力される信号の電圧をＶｂとする。
【００２７】
プルアップ抵抗ＲＬは、一端がコンパレータ２の出力端子５に電気的に接続され、他端が第２の正電源Ｖ+2に電気的に接続される。これにより、コンパレータ２の出力端子５は、プルアップ抵抗ＲＬを介して第２の正電源Ｖ+2に電気的に接続される。なお、ここでは第１の正電源Ｖ+1と第２の正電源Ｖ+2を別の電源として扱っているが、第１の正電源Ｖ+1と第２の正電源Ｖ+2は共通としても構わない。
【００２８】
コンパレータ２は、出力段トランジスタとしてＦＥＴ８を備えている。なお、図１では、説明を容易とするため、コンパレータ２の内部回路のうちＦＥＴ８のみを分けて描いている。ＦＥＴ８のドレイン端子は、出力端子５に電気的に接続され、ＦＥＴ８のソース端子は、出力段トランジスタ用負電源端子９に電気的に接続されている。
【００２９】
さて、本実施の形態に係るコンパレータ回路１では、反転入力端子１１がコンパレータ２の出力端子５に電気的に接続され、出力端子１２がコンパレータ２のＦＥＴ８のソース端子に電気的に接続された反転増幅器（反転増幅回路）１０をさらに備えている。換言すれば、本実施の形態に係るコンパレータ回路１は、コンパレータ２の出力端子５にその反転入力端子１１を接続した反転増幅器１０の出力端子１２を、コンパレータ２のＦＥＴ８のソース端子へ接続して構成される。
【００３０】
本実施の形態では、反転増幅器１０の出力端子１２は、出力段トランジスタ用負電源端子９に電気的に接続されており、出力段トランジスタ用負電源端子９を介して、ＦＥＴ８のソース端子と電気的に接続される。なお、図２に示すように、コンパレータ２として、ＦＥＴ８のソース端子がコンパレータ２の内部で負電源端子４に電気的に接続されており、負電源端子４が共通となっているものを用いる場合（つまり、コンパレータ２として、ＦＥＴ８とそれ以外の回路の負電源端子がコンパレータ２内で既に接続されているものを用いる場合）には、反転増幅器１０の出力端子１２を、共通の負電源端子４に接続すればよい。
【００３１】
図示していないが、本実施の形態においては、反転増幅器１０の非反転入力端子は、接地（０Ｖへ接続）される。これにより、出力端子５から出力されるローレベル出力電圧Ｖout（Ｌｏｗ）は略０Ｖに設定されることになる。なお、ローレベル出力電圧Ｖout（Ｌｏｗ）を０Ｖ以外の任意の電圧に設定する場合、非反転入力端子に電圧（後述する基準電圧Ｖ0）を印加することになるが、この場合については後述する。
【００３２】
反転増幅器１０の反転利得Ａは、できるだけ大きい値に設定されることが望ましく、１００以上、好ましくは１０００以上とすることが望ましい。これは、反転利得Ａを大きくするほど、ローレベル出力電圧Ｖout（Ｌｏｗ）を０Ｖ（あるいは後述する基準電圧Ｖ0）に近づけることができるためである。
【００３３】
ここで、反転増幅器１０の具体的な回路構成について図３を用いて説明しておく。なお、以下に説明する反転増幅器１０の回路構成は、あくまで一例であり、反転増幅器１０の回路構成はこれに限定されるものではない。
【００３４】
図３（ａ）に示す反転増幅器１０ａは、１つのオペアンプ３１と２つの抵抗Ｒ１，Ｒ２を用いて構成される。オペアンプ３１の反転入力端子３２は、抵抗Ｒ２を介して、反転増幅器１０ａの反転入力端子１１に電気的に接続され、オペアンプ３１の非反転入力端子３３は、反転増幅器１０ａの非反転入力端子１３に電気的に接続され、オペアンプ３１の出力端子３４は、反転増幅器１０ａの出力端子１２に電気的に接続され、さらに、オペアンプ３１の反転入力端子３２と出力端子３４とが、抵抗Ｒ１を介して電気的に接続される。この反転増幅器１０ａにおける反転利得Ａは、反転入力端子１１に電気的に接続されたプルアップ抵抗ＲＬを考慮すると、下式（１）
Ａ＝Ｒ１／（ＲＬ＋Ｒ２）    ・・・（１）
となる。なお、本実施の形態では、非反転入力端子１３は接地されている。
【００３５】
図３（ｂ）に示す反転増幅器１０ｂは、２つのオペアンプ３１（３１ａ，３１ｂ）と２つの抵抗Ｒ１，Ｒ２を用いて構成される。一方のオペアンプ３１ａの非反転入力端子３３は、反転増幅器１０ｂの反転入力端子１１に電気的に接続され、一方のオペアンプ３１ａの反転入力端子３２と出力端子３４とは、抵抗Ｒ２を介して他方のオペアンプ３１ｂの反転入力端子３２に電気的に接続される。他方のオペアンプ３１ｂの非反転入力端子３３は反転増幅器１０ｂの非反転入力端子１３に、他方のオペアンプ３１ｂの出力端子３４は、反転増幅器１０ｂの出力端子１２に電気的に接続され、さらに、他方のオペアンプ３１ｂの反転入力端子３２と出力端子３４とが、抵抗Ｒ１を介して電気的に接続される。この反転増幅器１０ｂにおける反転利得Ａは、下式（２）
Ａ＝Ｒ１／Ｒ２      ・・・（２）
となる。
【００３６】
図３（ｃ）に示す反転増幅器１０ｃは、図３（ｂ）の反転増幅器１０ｂにおいて、一方のオペアンプ３１ａの反転入力端子３２を、抵抗Ｒ４を介して接地すると共に、抵抗Ｒ３を介して一方のオペアンプ３１ａの出力端子３４と電気的に接続するように構成したものである。この反転増幅器１０ｃにおける反転利得Ａは、下式（３）
Ａ＝（Ｒ１／Ｒ２）・（Ｒ３＋Ｒ４）／Ｒ４    ・・・（３）
となる。
【００３７】
反転増幅器１０として反転増幅器１０ａ〜１０ｃのいずれを用いるかは、用いるオペアンプ３１の特性等に応じて、適宜選択することができる。ただし、図３（ａ）の反転増幅器１０ａについては、反転入力端子１１と出力端子１２とが抵抗Ｒ１，Ｒ２を介して電気的に接続される回路構成となっているので、ハイレベル出力時にプルアップ抵抗ＲＬを通して反転増幅器１０ａにも電流が流れてしまい、ハイレベル出力電圧Ｖout（Ｈｉｇｈ）が第２の正電源Ｖ+2よりも低く（つまり、反転増幅器１０を設けない場合と比較してＶout（Ｈｉｇｈ）が低く）なってしまう。よって、ハイレベル出力電圧Ｖout（Ｈｉｇｈ）の低下が問題となる場合には、ハイインピーダンスである図３（ｂ）や図３（ｃ）の反転増幅器１０ｂ，１０ｃを用いるとよい。
【００３８】
次に、コンパレータ回路１でローレベル出力電圧Ｖout（Ｌｏｗ）を略０Ｖにできる理由について説明する。
【００３９】
コンパレータ２のＦＥＴ８のソース端子の電圧をＶ（−）、コンパレータ２がローレベル出力しているとき（Ｖａ＜Ｖｂであるとき）のドレイン端子（出力端子５）とソース端子の電位差（つまり、反転増幅器１０を挿入しない場合における、ＦＥＴ８のオン抵抗成分等に起因するローレベル出力時の０Ｖに対する電位差）をΔとすると、出力端子５から出力されるローレベル出力電圧Ｖout（Ｌｏｗ）は、下式（４）
Ｖout（Ｌｏｗ）＝Ｖ（−）＋Δ    ・・・（４）
で表される。
【００４０】
反転増幅器１０の反転入力端子１１には、式（４）のＶout（Ｌｏｗ）が入力されることになるので、反転増幅器１０の反転利得の絶対値をＡ（Ａ＞０）とすると、反転増幅器１０の出力端子１２から出力される出力電圧Ｖｄは、下式（５）
Ｖｄ＝−ＡＶout（Ｌｏｗ）＝−Ａ（Ｖ（−）＋Δ）    ・・・（５）
となる。
【００４１】
反転増幅器１０の出力端子１２はＦＥＴ８のソース端子と電気的に接続されているため、ソース端子の電圧Ｖ（−）と反転増幅器１０の出力電圧Ｖｄとは等しくなる。よって、ソース端子の電圧Ｖ（−）は、下式（６）
Ｖ（−）＝Ｖｄ＝−Ａ（Ｖ（−）＋Δ）    ・・・（６）
のように表すことができる。式（６）をＶ（−）について整理すると、下式（７）
Ｖ（−）＝−Ａ・Δ／（Ａ＋１）    ・・・（７）
となり、式（７）を上述の式（４）に代入すると、下式（８）
Ｖout（Ｌｏｗ）＝Δ／（Ａ＋１）    ・・・（８）
となる。
【００４２】
式（８）より、Ａ＞＞１（例えばＡ＝１００）とすることにより、Ｖout（Ｌｏｗ）≒０にできること、すなわち、ローレベル出力電圧Ｖout（Ｌｏｗ）を略０Ｖにできることが分かる。
【００４３】
なお、コンパレータ２がハイレベル出力しているとき（Ｖａ＞Ｖｂであるとき）には、ＦＥＴ８がオフ状態となるため、反転増幅器１０を設けない従来のコンパレータ回路と同様に、第２の正電源Ｖ+2と等しい電圧がハイレベル出力電圧Ｖout（Ｈｉｇｈ）として出力されることになる（なお、上述のように、図３（ａ）の反転増幅器１０ａを用いた場合には、ハイレベル出力電圧Ｖout（Ｈｉｇｈ）は第２の正電源Ｖ+2よりも低くなる）。
【００４４】
ところで、コンパレータ２がハイレベル出力しているときには、反転増幅器１０の出力電圧Ｖｄが最も低くなり、ＦＥＴ８のソース端子の電圧Ｖ（−）が最も低くなる。よって、図１のように負電源端子４と出力段トランジスタ用負電源端子９が別に設けられているコンパレータ２を用いる場合（ＦＥＴ８とそれ以外の回路部分の負電源が分かれている場合）には、コンパレータ２の誤動作を避けるため、負電源端子４へ印加する負電源Ｖ-は、ハイレベル出力時におけるＦＥＴ８のソース端子の電圧Ｖ（−）以下の電圧にしておくことが望ましい。これは、コンパレータ２の他の回路の負電源Ｖ-よりもＦＥＴ８のソース端子の電圧Ｖ（−）の方が低いと、ＦＥＴ８の動作が不安定になり誤動作が発生するおそれがあるためである。
【００４５】
次に、本実施の形態に係るコンパレータ回路１のローレベル出力電圧Ｖout（Ｌｏｗ）のシミュレーション結果について説明する。
【００４６】
負電源端子４を共通とした図２のコンパレータ回路１において、反転増幅器１０として図３（ｂ）の反転増幅器１０ｂを用いた場合のローレベル出力電圧Ｖout（Ｌｏｗ）のシミュレーションを行った。
【００４７】
シミュレーションを行う際の各パラメータは図４（ａ）のように設定した。すなわち、コンパレータ２としてリニアテクノロジー社のＬＴＣ１８４１を用い、Ｖ+1とＶ+2を共に＋５Ｖ、Ｖａを＋１．５Ｖ、Ｖｂを＋２．０Ｖとした。さらに、反転増幅器１０ｂのオペアンプ３１ａ，３１ｂとしてリニアテクノロジー社のＬＴ１０２２を用い、抵抗Ｒ１を１００ｋΩ、Ｒ２を１ｋΩとした。このときの反転増幅器１０ｂの反転利得Ａは、上述の式（２）より１００となる。なお、オペアンプ３１ａ，３１ｂとして用いるＬＴ１０２２には、電源として±５Ｖを供給した。プルアップ抵抗ＲＬを１ｋΩ、１００ｋΩとした場合のローレベル出力電圧Ｖout（Ｌｏｗ）のシミュレーション結果を図４（ｂ）に示す。
【００４８】
図４（ｂ）に示すように、反転利得Ａ＝１００の反転増幅器１０を挿入することにより、ローレベル出力電圧Ｖout（Ｌｏｗ）は約４ｍＶとなっており、反転増幅器１０を挿入しない従来のコンパレータ回路（図１０参照）と比較して、ローレベル出力電圧Ｖout（Ｌｏｗ）が約１／１００になり、０Ｖに近くなっていることが分かる。また、温度を−４０℃から６０℃まで変化させたときのローレベル出力電圧Ｖout（Ｌｏｗ）の変動は１ｍＶ以下と小さく、さらには、プルアップ抵抗ＲＬを１ｋΩとした場合と１００ｋΩとした場合のローレベル出力電圧Ｖout（Ｌｏｗ）の差は、０．１ｍＶ未満と小さくなっている。
【００４９】
さらに、図５（ａ）に示すように、抵抗Ｒ１を１ＭΩに変更し、反転増幅器１０ｂの反転利得Ａを１０００として同様のシミュレーションを行った。シミュレーション結果を図５（ｂ）に示す。
【００５０】
図５（ｂ）に示すように、反転利得Ａ＝１０００の反転増幅器１０を挿入することにより、ローレベル出力電圧Ｖout（Ｌｏｗ）は約０．４ｍＶとなっており、反転増幅器１０を挿入しない従来のコンパレータ回路と比較して、ローレベル出力電圧Ｖout（Ｌｏｗ）が約１／１０００になり、０Ｖにさらに近くなっていることが分かる。また、温度を−４０℃から６０℃まで変化させたときのローレベル出力電圧Ｖout（Ｌｏｗ）の変動は０．１ｍＶ以下とさらに小さくなり、プルアップ抵抗ＲＬを１ｋΩとした場合と１００ｋΩとした場合のローレベル出力電圧Ｖout（Ｌｏｗ）の差についても、０．０１ｍＶ未満とさらに小さくなっている。
【００５１】
以上説明したように、本実施の形態に係るコンパレータ回路１では、反転入力端子１１がコンパレータ２の出力端子５に電気的に接続され、出力端子１２がコンパレータ２の出力段トランジスタであるＦＥＴ８のソース端子に電気的に接続された反転増幅器１０を備えている。
【００５２】
反転増幅器１０を備えることにより、ＦＥＴ８のオン抵抗成分等の影響を抑制してローレベル出力電圧Ｖout（Ｌｏｗ）を低くすることが可能となり、ローレベル出力電圧Ｖout（Ｌｏｗ）を略０Ｖに精度よく設定することができ、温度変化やプルアップ抵抗ＲＬの抵抗値の変化によるローレベル出力電圧Ｖout（Ｌｏｗ）の変動が小さいコンパレータ回路１を実現できる。その結果、コンパレータ回路１を機器に搭載した際に、ローレベルと識別するしきい値電圧を低く設定しても誤動作することがなくなり、正電源電圧（Ｖ+1、Ｖ+2）を低電圧化して省電力化を図ることが可能になる。
【００５３】
次に、本発明の他の実施の形態について説明する。
【００５４】
図６（ａ）に示すコンパレータ回路６１は、図１のコンパレータ回路１において、反転増幅器１０の反転利得Ａと非反転利得Ｂを略等しくし、反転増幅器１０の非反転入力端子１３に、ローレベル出力電圧Ｖout（Ｌｏｗ）となる基準電圧Ｖ0を印加するようにしたものである。なお、図６（ａ）では、一例として、反転増幅器１０として図３（ｂ）の反転増幅器１０ｂを用いる場合を示しているが、反転増幅器１０の回路構成はこれに限定されるものではない。
【００５５】
コンパレータ回路６１では、反転増幅器１０ｂの出力端子１２から出力される出力電圧Ｖｄ、すなわちＦＥＴ８のソース端子の電圧Ｖ（−）は、下式（９）
Ｖ（−）＝Ｖｄ＝−Ａ・Ｖout（Ｌｏｗ）＋Ｂ・Ｖ0    ・・・（９）
となる。ただし、反転増幅器１０ｂの反転利得Ａと非反転利得Ｂは、下式（１０），（１１）
Ａ＝Ｒ１／Ｒ２              ・・・（１０）
Ｂ＝（Ｒ１＋Ｒ２）／Ｒ２    ・・・（１１）
である。式（１０），（１１）より、反転利得Ａと非反転利得Ｂを略等しくするためには、Ｒ１＞＞Ｒ２とすればよいことが分かる。
【００５６】
式（９）を上述の式（４）に代入し、式を整理すると、ローレベル出力電圧Ｖout（Ｌｏｗ）は、下式（１２）
Ｖout（Ｌｏｗ）＝Ｖ（−）＋Δ
＝−Ａ・Ｖout（Ｌｏｗ）＋Ｂ・Ｖ0＋Δ
＝（Ｂ・Ｖ0＋Δ）／（Ａ＋１）  ・・・（１２）
となる。ここで、Ａ＞＞１、Ｂ＞＞１、Ｂ・Ｖ0＞＞Δとすると、下式（１３）
Ｖout（Ｌｏｗ）≒Ｖ0・（Ｂ／Ａ）    ・・・（１３）
となる。
【００５７】
反転利得Ａと非反転利得Ｂを略等しくする（Ｒ１＞＞Ｒ２とする）と、Ｂ／Ａ＝（Ｒ１＋Ｒ２）／Ｒ１≒１となり、Ｖout（Ｌｏｗ）≒Ｖ0となる。すなわち、ローレベル出力電圧Ｖout（Ｌｏｗ）が基準電圧Ｖ0と略等しくなる。
【００５８】
なお、図６（ａ）のコンパレータ回路６１では、反転増幅器１０として、基準電圧Ｖ0を直接オペアンプ３１ｂの非反転入力端子３３に印加するように構成した反転増幅器１０ｂを用いたが、図６（ｂ）に示すように、反転増幅器１０として、基準電圧Ｖ0を抵抗Ｒ３，Ｒ４により抵抗分割し、その抵抗分割した電圧をオペアンプ３１ｂの非反転入力端子３３に印加するように構成した反転増幅器１０ｄを用いるようにしてもよい。図６（ｂ）のコンパレータ回路６１では、反転増幅器１０ｄの非反転利得Ｂは、下式（１４）
Ｂ＝｛（Ｒ１＋Ｒ２）・Ｒ４｝／｛Ｒ２・（Ｒ３＋Ｒ４）｝    ・・・（１４）
となるが、Ｒ１：Ｒ２＝Ｒ４：Ｒ３とすることにより、Ｂ＝Ｒ１／Ｒ２＝Ａとなり、反転利得Ａと非反転利得Ｂを等しくすることができる。よって、図６（ｂ）のコンパレータ回路６１によれば、ローレベル出力電圧Ｖout（Ｌｏｗ）をより精度よく基準電圧Ｖ0に設定することが可能となる。
【００５９】
図６（ｂ）のコンパレータ回路６１を用い、ローレベル出力電圧Ｖout（Ｌｏｗ）のシミュレーションを行った。
【００６０】
シミュレーションを行う際の各パラメータは、図７（ａ）に示すように、抵抗Ｒ１とＲ３を１ｋΩ、抵抗Ｒ２とＲ４を１００ｋΩ、基準電圧Ｖ0を＋１．５Ｖとした他は、図４（ａ）と同様の条件とした。プルアップ抵抗ＲＬを１ｋΩ、１００ｋΩとした場合のローレベル出力電圧Ｖout（Ｌｏｗ）のシミュレーション結果を図７（ｂ）に示す。
【００６１】
図７（ｂ）に示すように、反転増幅器１０の非反転入力端子１３へ基準電圧Ｖ0として１．５Ｖを印加した場合、ローレベル出力電圧Ｖout（Ｌｏｗ）は約１．５Ｖと基準電圧Ｖ0と略等しくなっている（反転増幅器１０の利得Ａ，Ｂをより大きくすれば、ローレベル出力電圧Ｖout（Ｌｏｗ）をより基準電圧Ｖ0に近づけることが可能である）。また、温度を−４０℃から６０℃まで変化させたときのローレベル出力電圧Ｖout（Ｌｏｗ）の変動は１ｍＶ以下と小さく、プルアップ抵抗ＲＬを１ｋΩとした場合と１００ｋΩとした場合のローレベル出力電圧Ｖout（Ｌｏｗ）の差についても、０．１ｍＶ未満と小さい。
【００６２】
このように、コンパレータ回路６１によれば、反転増幅器１０の非反転入力端子１３に基準電圧Ｖ0を印加すると、ローレベル出力電圧Ｖout（Ｌｏｗ）が基準電圧Ｖ0と等しくなり、ローレベル出力電圧Ｖout（Ｌｏｗ）を、所望の電圧に精度よく設定することが可能になる。コンパレータ回路６１によれば、例えば、コンパレータ回路６１を用いてパルス波形を生成する場合に、パルス波形のローレベルの電圧を基準電圧Ｖ0により設定することが可能になる。
【００６３】
ところで、上述のように、ローレベル出力電圧Ｖout（Ｌｏｗ）を非反転入力端子１３に印加する基準電圧Ｖ0と略等しくするためには、反転増幅器１０の反転利得Ａと非反転利得Ｂを略等しくする必要があるが、本発明はこれに限定されるものではない。つまり、反転利得Ａと非反転利得Ｂが異なる場合であっても、本発明は適用可能である。この場合、非反転入力端子１３に印加する基準電圧Ｖ0を適宜調整することより、ローレベル出力電圧Ｖout（Ｌｏｗ）を、所望の電圧に設定することが可能である。
【００６４】
より具体的には、上述の式（１３）を参照すれば分かるように、反転利得Ａと非反転利得Ｂが等しくない場合、ローレベル出力電圧Ｖout（Ｌｏｗ）は、基準電圧Ｖ0の係数倍（ここではＢ／Ａ倍）と略等しくなる。よって、反転増幅器１０の反転利得Ａと非反転利得Ｂが異なる場合は、この係数を考慮して、ローレベル出力電圧Ｖout（Ｌｏｗ）が所望の電圧となるように、非反転入力端子１３に印加する基準電圧Ｖ0を調整すればよい。上述の例では、所望の電圧をＶｘとすると、Ｖ0＝Ｖｘ・（Ａ／Ｂ）とすれば、Ｖout（Ｌｏｗ）≒Ｖｘに設定できることになる。
【００６５】
本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。
【００６６】
例えば、上記実施の形態では、コンパレータ２としてオープンドレイン型のコンパレータを用いる場合を説明したが、コンパレータ２として、オープンコレクタ型のコンパレータを用いる場合においても、本発明は適用可能である。この場合、図８に示すコンパレータ回路８１のように、反転増幅器１０の出力端子１２を、出力段トランジスタ８２のエミッタ端子に電気的に接続するように構成すればよい。
【符号の説明】
【００６７】
１  コンパレータ回路
２  コンパレータ
３  正電源端子
４  負電源端子
５  出力端子（コンパレータ）
６  非反転入力端子（コンパレータ）
７  反転入力端子（コンパレータ）
８  ＦＥＴ（出力段トランジスタ）
９  出力段トランジスタ用負電源端子
１０  反転増幅器
１１  反転入力端子（反転増幅器）
１２  出力端子（反転増幅器）
Ｖ+1  第１の正電源
Ｖ+2  第２の正電源（正電源）
Ｖ-   負電源
ＲＬ  プルアップ抵抗
【図１】
2013046103.tif 000003
【図２】
2013046103.tif 000004
【図３】
2013046103.tif 000005
【図６】
2013046103.tif 000006
【図８】
2013046103.tif 000007
【図９】
2013046103.tif 000008
【図４】
2013046103.tif 000009
【図５】
2013046103.tif 000010
【図７】
2013046103.tif 000011
【図１０】
2013046103.tif 000012