(57)【要約】【課題】ゲート電極の電気抵抗を抑制することができる炭化珪素半導体装置およびその製造方法を提供する。【解決手段】ゲート電極５０は、ゲート絶縁膜４１に接するポリシリコン膜５１と、ポリシリコン膜５１上に設けられたバリア膜５２と、バリア膜５２上に設けられ高融点金属から作られた金属膜５３とを含む。層間絶縁膜４２は、ゲート絶縁膜４１およびゲート絶縁膜４１上に設けられたゲート電極５０を覆うように配置されている。また層間絶縁膜４２は、ゲート絶縁膜４１に接する領域で炭化珪素基板３０を部分的に露出する基板コンタクトホールＳＨを有する。配線７１は、基板コンタクトホールＳＨを介して炭化珪素基板３０に電気的に接続され、層間絶縁膜４２によってゲート電極５０から電気的に絶縁されている。【選択図】図２
2013004636.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素基板と、
前記炭化珪素基板上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極とを備え、
前記ゲート電極は、前記ゲート絶縁膜に接するポリシリコン膜と、前記ポリシリコン膜上に設けられたバリア膜と、前記バリア膜上に設けられ高融点金属から作られた金属膜とを含み、さらに
前記ゲート絶縁膜および前記ゲート絶縁膜上に設けられた前記ゲート電極を覆うように配置され、前記ゲート絶縁膜に接する領域で前記炭化珪素基板を部分的に露出する基板コンタクトホールを有する層間絶縁膜と、
前記基板コンタクトホールを介して前記炭化珪素基板に電気的に接続され、前記層間絶縁膜によって前記ゲート電極から電気的に絶縁された配線とを備える、炭化珪素半導体装置。
【請求項２】
前記層間絶縁膜は前記ゲート電極を部分的に露出するゲートコンタクトホールを有し、
前記ゲートコンタクトホールを介して前記ゲート電極に電気的に接続されたゲートパッドをさらに備える、請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記配線および前記ゲートパッドは同じ材料から作られている、請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記高融点金属は１０００℃を超える融点を有する、請求項１〜３のいずれか１項に記載の炭化珪素半導体装置。
【請求項５】
前記炭化珪素基板にトレンチが設けられており、前記トレンチ内に前記ゲート電極の少なくとも一部が配置されている、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置。
【請求項６】
炭化珪素基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と備え、
前記ゲート電極を形成する工程は、前記ゲート絶縁膜に接するポリシリコン膜を形成する工程と、前記ポリシリコン膜上にバリア膜を形成する工程と、前記バリア膜上に高融点金属から作られた金属膜を形成する工程とを含み、さらに
前記ゲート絶縁膜および前記ゲート絶縁膜上に設けられた前記ゲート電極を覆うように配置され、前記ゲート絶縁膜に接する領域で前記炭化珪素基板を部分的に露出する基板コンタクトホールを有する層間絶縁膜を形成する工程と、
前記基板コンタクトホールを介して前記炭化珪素基板に電気的に接続され、前記層間絶縁膜によって前記ゲート電極から電気的に絶縁された配線を形成する工程とを備える、炭化珪素半導体装置の製造方法。
【請求項７】
前記配線と前記炭化珪素基板との電気的接続をよりオーミックにするために前記炭化珪素基板を熱処理する工程をさらに備える、請求項６に記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記炭化珪素基板を熱処理する工程は、前記炭化珪素基板を１０００℃を超える温度まで加熱する工程を含む、請求項７に記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記配線を形成する工程は、前記ゲート電極および前記炭化珪素基板の各々に接する導体膜を形成する工程と、前記導体膜をパターニングする工程とを含み、前記パターニングする工程によって、前記配線と、前記ゲート電極の一部の上に設けられたゲートパッドとが形成される、請求項６〜８のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１０】
前記炭化珪素基板にトレンチを形成する工程をさらに備え、前記トレンチ内に前記ゲート電極の少なくとも一部が配置される、請求項６〜９のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化珪素半導体装置およびその製造方法に関し、より特定的には、ゲート電極を有する炭化珪素半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
特開２０１０−１７１４１７号公報（特許文献１）によれば、炭化珪素基板と、ゲートパッドと、ゲート電極とを有するＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）が開示されている。ゲート電極はポリシリコンから作られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１７１４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記公報に記載の技術によれば、炭化珪素基板上においてゲートパッドから延びるゲート電極の電気抵抗を十分に小さくすることが困難であった。この結果、特に炭化珪素半導体装置が、半導体素子構造を各々有する複数のセルと、ゲートパッドとを有する場合、ゲートパッドから近いセルが含むゲート構造とゲートパッドとの間の抵抗値と、ゲートパッドから遠いセルが含むゲート構造とゲートパッドとの間の抵抗値とのばらつきが大きくなってしまうことがあった。
【０００５】
本発明はこのような問題に対応するためになされたものであって、その目的は、ゲート電極の電気抵抗を抑制することができる炭化珪素半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜と、ゲート電極と、層間絶縁膜と、配線とを有する。ゲート絶縁膜は炭化珪素基板上に設けられている。ゲート電極はゲート絶縁膜上に設けられている。ゲート電極は、ゲート絶縁膜に接するポリシリコン膜と、ポリシリコン膜上に設けられたバリア膜と、バリア膜上に設けられ高融点金属から作られた金属膜とを含む。層間絶縁膜は、ゲート絶縁膜およびゲート絶縁膜上に設けられたゲート電極を覆うように配置されている。層間絶縁膜は、ゲート絶縁膜に接する領域で炭化珪素基板を部分的に露出する基板コンタクトホールを有する。配線は、基板コンタクトホールを介して炭化珪素基板に電気的に接続され、層間絶縁膜によってゲート電極から電気的に絶縁されている。
【０００７】
本発明の炭化珪素半導体装置によれば、ゲート電極がポリシリコン膜に比して抵抗率の低い高融点金属膜を含むので、ゲート電極がポリシリコン膜のみから形成される場合に比して、ゲート電極の電気抵抗を抑制することができる。
【０００８】
好ましくは、層間絶縁膜はゲート電極を部分的に露出するゲートコンタクトホールを有する。炭化珪素半導体装置は、ゲートコンタクトホールを介してゲート電極に電気的に接続されたゲートパッドを有する。これにより、電気抵抗の小さいゲート電極によって、ゲートパッドからの電流経路を形成することができる。より好ましくは配線およびゲートパッドは同じ材料から作られている。これにより、配線の材料とゲートパッドの材料とが異なる場合に比して、炭化珪素半導体装置をより容易に製造することができる。
【０００９】
好ましくは、高融点金属は１０００℃を超える融点を有する。これにより、高融点金属から作られた金属膜が形成された後に、１０００℃を超える熱処理を行うことができる。
【００１０】
上記炭化珪素基板にはトレンチが設けられていてもよく、トレンチ内にゲート電極の少なくとも一部が配置されていてもよい。これにより、ゲート電極の電気抵抗をさらに抑制することができる。
【００１１】
本発明の炭化珪素半導体装置の製造方法は、以下の工程を有する。
炭化珪素基板上にゲート絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。ゲート電極を形成する工程は、ゲート絶縁膜に接するポリシリコン膜を形成する工程と、ポリシリコン膜上にバリア膜を形成する工程と、バリア膜上に高融点金属から作られた金属膜を形成する工程とを含む。ゲート絶縁膜およびゲート絶縁膜上に設けられたゲート電極を覆うように配置され、ゲート絶縁膜に接する領域で炭化珪素基板を部分的に露出する基板コンタクトホールを有する層間絶縁膜が形成される。基板コンタクトホールを介して炭化珪素基板に電気的に接続され、層間絶縁膜によってゲート電極から電気的に絶縁された配線が形成される。
【００１２】
本発明の炭化珪素半導体装置の製造方法によれば、ゲート電極がポリシリコン膜に比して抵抗率の低い高融点金属膜を含むので、ゲート電極がポリシリコン膜のみから形成される場合に比して、ゲート電極の電気抵抗を抑制することができる。
【００１３】
好ましくは炭化珪素半導体装置の製造方法において、配線と炭化珪素基板との電気的接続をよりオーミックにするために、炭化珪素基板が熱処理される。これにより配線と炭化珪素基板との電気的接続をよりオーミックにすることができる。より好ましくは炭化珪素基板を熱処理する工程は、炭化珪素基板を１０００℃を超える温度まで加熱する工程を含む。これにより配線と炭化珪素基板との電気的接続をよりオーミックにすることができる。
【００１４】
好ましくは配線を形成する工程は、ゲート電極および炭化珪素基板の各々に接する導体膜を形成する工程と、導体膜をパターニングする工程とを含む。パターニングする工程によって、配線と、ゲート電極の一部の上に設けられたゲートパッドとが形成される。これにより、配線およびゲートパッドが別個に形成される場合に比して、炭化珪素半導体装置をより容易に製造することができる。
【００１５】
上記炭化珪素基板にはトレンチが形成されてもよく、トレンチ内にゲート電極の少なくとも一部が配置されてもよい。これにより、ゲート電極の電気抵抗をさらに抑制することができる。
【発明の効果】
【００１６】
以上の説明から明らかなように、本発明の炭化珪素半導体装置によれば、電気抵抗を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態１における炭化珪素半導体装置の構造を概略的に示す平面図である。
【図２】図１の線ＩＩ−ＩＩに沿う概略断面図である。
【図３】図１の炭化珪素半導体装置の製造方法の第１工程を、図２の視野に対応する視野において概略的に示す断面図である。
【図４】図１の炭化珪素半導体装置の製造方法の第２工程を、図２の視野に対応する視野において概略的に示す断面図である。
【図５】図１の炭化珪素半導体装置の製造方法の第３工程を、図２の視野に対応する視野において概略的に示す断面図である。
【図６】図１の炭化珪素半導体装置の製造方法の第４工程を、図２の視野に対応する視野において概略的に示す断面図である。
【図７】図１の炭化珪素半導体装置の製造方法の第５工程を、図２の視野に対応する視野において概略的に示す断面図である。
【図８】図１の炭化珪素半導体装置の製造方法の第６工程を、図２の視野に対応する視野において概略的に示す断面図である。
【図９】図１の炭化珪素半導体装置の製造方法の第７工程を、図２の視野に対応する視野において概略的に示す断面図である。
【図１０】図１の炭化珪素半導体装置の製造方法の第８工程を、図２の視野に対応する視野において概略的に示す断面図である。
【図１１】図１の炭化珪素半導体装置の製造方法の第９工程を、図２の視野に対応する視野において概略的に示す断面図である。
【図１２】実施の形態２における炭化珪素半導体装置の構造を、図２の視野に対応する視野において概略的に示す断面図である。
【図１３】図１２の炭化珪素半導体装置の製造方法の第１工程を、図１２の視野に対応する視野において概略的に示す断面図である。
【図１４】図１２の炭化珪素半導体装置の製造方法の第２工程を、図１２の視野に対応する視野において概略的に示す断面図である。
【図１５】図１２の構造の変形例を概略的に示す断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また本明細書中の結晶学的な記載において、等価な個別方位を含む集合方位を＜＞、個別面を（）、等価な個別面を含む集合面を｛｝で示している。また指数が負であることを示すためには、数字の上に「−」（バー）を付ける代わりに、数字の前に負の符号を付けている。
【００１９】
（実施の形態１）
図１および図２に示すように、本実施の形態の炭化珪素半導体装置はＭＯＳＦＥＴ１０１であり、より具体的にはＤｉＭＯＳＦＥＴ（Double  implanted  MOSFET）である。ＭＯＳＦＥＴ１０１は、炭化珪素基板３０と、ゲート絶縁膜４１と、ゲート電極５０と、層間絶縁膜４２と、ソース配線７１（配線）と、オーミック電極６１と、ドレイン電極６２とを有する。
【００２０】
炭化珪素基板３０は、導電型がｎ型（第１導電型）である単結晶ウエハ２０と、炭化珪素からなり導電型がｎ型であるバッファ層３１と、炭化珪素からなり導電型がｎ型のドリフト層３２と、導電型がｐ型（第２導電型）の一対のｐ型ボディ領域３３と、導電型がｎ型のｎ+領域３４と、導電型がｐ型のｐ+領域３５とを有する。
【００２１】
単結晶ウエハ２０はｎ型を有するものである。バッファ層３１は、単結晶ウエハ２０の主面上にエピタキシャルに形成されており、導電型不純物がドープされることによりｎ型を有する。ドリフト層３２は、バッファ層３１上にエピタキシャルに形成されており、導電型不純物がドープされることによりｎ型を有する。ドリフト層３２の体積当たりの不純物濃度はバッファ層３１の体積当たりの不純物濃度よりも低い。この導電型不純物は、たとえば窒素（Ｎ）である。一対のｐ型ボディ領域３３は、炭化珪素基板３０の主面（図２の上面）において互いに分離されている。ｐ型ボディ領域３３は、導電型不純物がドープされることによりｐ型を有する。この導電型不純物は、たとえばアルミニウム（Ａｌ）またはホウ素（Ｂ）である。各ｎ+領域３４は、炭化珪素基板３０の主面上に設けられており、ｐ型ボディ領域３３によってドリフト層３２と分離されている。ｎ+領域３４の不純物濃度はドリフト層３２の不純物濃度よりも高い。ｐ+領域３５は、炭化珪素基板３０の主面上からｐ型ボディ領域３３へと達しており、炭化珪素基板３０の主面上においてｎ+領域３４と隣接している。ｐ+領域３５の不純物濃度はｐ型ボディ領域３３の不純物濃度よりも高い。
【００２２】
ゲート絶縁膜４１は、炭化珪素基板３０の主面上に直接設けられており、一方のｎ+領域３４の上部表面から他方のｎ+領域３４の上部表面まで延在している。ゲート絶縁膜は、好ましくは酸化膜であり、たとえば二酸化珪素（ＳｉＯ2）から作られている。
【００２３】
ゲート電極５０は、ゲート絶縁膜４１上に直接設けられており、一方のｎ+領域３４上から他方のｎ+領域３４上にまで延在している。ゲート電極５０は、ゲート絶縁膜４１に接するポリシリコン膜５１と、ポリシリコン膜５１上に設けられたバリア膜５２と、バリア膜５２上に設けられた金属膜５３とを含む。
【００２４】
ポリシリコン膜５１は、導電型不純物が添加されたポリシリコンから作られている。ポリシリコン膜５１の厚さは、たとえば４００ｎｍ程度である。
【００２５】
バリア膜５２は、金属膜５３に比してシリサイド化されにくい材料から作られており、たとえばチタン（Ｔｉ）、窒化チタン（ＴｉＮ）、チタンタングステン（ＴｉＷ）、窒化タングステン（ＷＮ）、または窒化タンタル（ＴａＷ）から作られている。バリア膜５２の厚さは、たとえば５０ｎｍ程度である。
【００２６】
金属膜５３は高融点金属から作られている。高融点金属は、好ましくは１０００℃を超える融点を有する。金属膜５３の抵抗率はポリシリコン膜５１の抵抗率よりも低い。具体的には高融点金属は、Ａｕ、Ｃｕ、Ｓｉ、Ｎｉ、Ｍｏ、Ｔａ、およびＷのうちのいずれかの金属、または、これらのうちの少なくとも２つを含む合金から作られている。金属膜５３の厚さは、たとえば５０〜４００ｎｍ程度である。
【００２７】
層間絶縁膜４２は、ゲート絶縁膜４１およびゲート電極５０が設けられた炭化珪素基板３０上に設けられている。また層間絶縁膜４２には、各ｎ+領域３４の一部とｐ+領域３５とを露出するソースコンタクトホールＳＨ（基板コンタクトホール）と、ゲート電極５０を局所的に露出するゲートコンタクトホールＧＨとが設けられている。層間絶縁膜４２は、たとえば二酸化珪素（ＳｉＯ２）から作られている。
【００２８】
ソース配線７１は、ソースコンタクトホールＳＨを介して炭化珪素基板３０に電気的に接続されている。またソース配線７１は層間絶縁膜４２によってゲート電極５０から電気的に絶縁されている。ソース配線７１は、たとえばアルミニウム（Ａｌ）から作られている。本実施の形態においてはソース配線７１はパッドとしての機能を有する。すなわちソース配線７１はその上へのワイヤボンディングが可能なように構成されている。
【００２９】
オーミック電極６１はソース配線７１と炭化珪素基板３０との間に介在している。オーミック電極６１は、ｎ+領域３４とオーミックコンタクト可能な材料から作られており、具体的にはシリサイドから作られており、たとえばＮｉｘＳｉｙ（ニッケルシリサイド）から作られている。
【００３０】
ゲートパッド７２は、ゲート電極５０の一部の上に設けられている。ゲートパッド７２は、ゲートコンタクトホールＧＨを介してゲート電極５０に電気的に接続されている。ゲートパッド７２は、たとえばアルミニウム（Ａｌ）から作られている。
【００３１】
ドレイン電極６２は、炭化珪素基板３０が有する単結晶ウエハ２０上に接触している。ドレイン電極６２は、炭化珪素基板３０とオーミックコンタクト可能な材料から作られており、具体的にはシリサイドから作られており、たとえばＮｉｘＳｉｙ（ニッケルシリサイド）から作られている。
【００３２】
次にＭＯＳＦＥＴ１０１の製造方法について説明する。
図３に示すように、炭化珪素基板３０が準備される。具体的には、以下の工程が行われる。
【００３３】
まず炭化珪素の単結晶ウエハ２０が準備される。次に、単結晶ウエハ２０の主面上に、炭化珪素からなるバッファ層３１およびドリフト層３２が順次エピタキシャル成長される。このエピタキシャル成長のためには、たとえばＣＶＤ（Chemical  Vapor  Deposition）法を用いることができる。
【００３４】
次にイオン注入が行われる。具体的にはまずｐ型ボディ領域３３を形成するためのイオン注入が実施される。具体的には、たとえばＡｌ（アルミニウム）イオンがドリフト層３２に注入されることにより、ｐ型ボディ領域３３が形成される。次に、ｎ+領域３４を形成するためのイオン注入が実施される。具体的には、たとえばＰ（リン）イオンがｐ型ボディ領域３３に注入されることにより、ｐ型ボディ領域３３内にｎ+領域３４が形成される。さらに、ｐ+領域３５を形成するためのイオン注入が実施される。具体的には、たとえばＡｌイオンがｐ型ボディ領域３３に注入されることにより、ｐ型ボディ領域３３内にｐ+領域３５が形成される。上記イオン注入は、たとえばドリフト層３２の主面上に二酸化珪素（ＳｉＯ２）からなり、イオン注入を実施すべき所望の領域に開口を有するマスク層を形成して実施することができる。
【００３５】
次に活性化熱処理が実施される。たとえば、アルゴンなどの不活性ガス雰囲気中において１７００℃に加熱し、３０分間保持する熱処理が実施される。これにより、注入されていた不純物が活性化される。
【００３６】
以上により、炭化珪素基板３０が準備される。
図４に示すように、炭化珪素基板３０上にゲート絶縁膜４１が形成される。具体的には、酸素雰囲気中において１３００℃に加熱して６０分間保持する熱処理により、ゲート絶縁膜４１としての酸化膜が形成される。この後、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用いた熱処理が行われてもよい。この熱処理の条件としては、たとえば１１００℃以上１３００℃以下の温度で１時間程度保持する条件を採用することができる。このような熱処理により、ゲート絶縁膜４１とドリフト層３２との界面領域に窒素原子が導入される。これにより、ゲート絶縁膜４１とドリフト層３２との界面領域における界面準位の形成が抑制され、最終的に得られるＭＯＳＦＥＴ１０１のチャネル移動度を向上させることができる。なおＮＯガスの代わりに、ゲート絶縁膜４１とドリフト層３２との界面領域に窒素原子を導入することが可能な他のガスが用いられてもよい。また窒素原子導入のための熱処理後、界面準位の形成をさらに抑制するために、この熱処理の温度よりも高い温度での熱処理をアルゴン（Ａｒ）雰囲気を用いて行ってもよい。
【００３７】
次にゲート絶縁膜４１上にゲート電極５０が形成される。具体的には、まずゲート絶縁膜４１に接するポリシリコン膜５１が形成される。ポリシリコン膜５１は、たとえばＣＶＤ法により成膜され得る。次にポリシリコン膜５１上にバリア膜５２が形成される。次にバリア膜５２上に金属膜５３が形成される。バリア膜５２および金属膜５３は、たとえば蒸着法により成膜され得る。
【００３８】
図５に示すように、ゲート電極５０がパターニングされる。パターニングは、たとえば、フォトリソグラフィおよびエッチングにより行うことができる。
【００３９】
図６に示すように、ゲート絶縁膜４１およびゲート電極５０が形成された炭化珪素基板３０上に、層間絶縁膜４２が形成される。層間絶縁膜４２は、たとえばＣＶＤ法により形成され得る。
【００４０】
図７に示すように、層間絶縁膜４２およびゲート絶縁膜４１に、炭化珪素基板３０を部分的に露出するソースコンタクトホールＳＨが形成される。この工程は、たとえば、フォトリソグラフィおよびエッチングにより行うことができる。
【００４１】
図８に示すように、ソースコンタクトホールＳＨ内において、炭化珪素基板３０上に膜６１ｐが形成される。膜６１ｐは、加熱されることによって炭化珪素基板３０とのオーミック接触が可能となるような材料から作られており、具体的にはシリサイド化可能な材料から作られており、たとえばニッケル（Ｎｉ）から作られている。また本実施の形態においては、炭化珪素基板３０が有する単結晶ウエハ２０の裏面上に、膜６１ｐの材料と同様の材料から作られた膜６２ｐが形成される。この工程は、たとえば蒸着法により行い得る。
【００４２】
図９に示すように、炭化珪素基板３０が熱処理される。熱処理の温度は、炭化珪素基板３０と膜６１ｐ（図８）とのオーミック接触が促進されるのに十分なものとされ、好ましくは１０００℃超である。この熱処理により、炭化珪素基板上に形成された膜６１ｐが加熱されることで、膜６１ｐからオーミック電極６１が形成される。また炭化珪素基板が有する単結晶ウエハ２０の裏面上に形成された膜６２ｐ（図８）が加熱されることで、ドレイン電極６２が形成される。
【００４３】
図１０に示すように、層間絶縁膜４２にゲートコンタクトホールＧＨが形成される。これにより、ゲート電極５０の一部が露出される。この工程は、たとえば、フォトリソグラフィおよびエッチングにより行うことができる。
【００４４】
図１１に示すように、金属から作られた膜７０が形成される。この金属は、たとえばアルミニウムである。なお本明細書において「金属」とは、単体の金属だけでなく、合金も含む概念である。また膜７０は単層膜に限られず、多層膜であってもよい。この多層膜は、たとえば、バリア膜の形成と、このバリア膜上へのアルミニウム膜の形成とによって形成され得る。また膜７０の材料は、ソース配線７１およびゲートパッド７２の各々の材料と同じである。
【００４５】
次に膜７０がパターニングされることによって、図２に示すように、互いに分離されたソース配線７１およびゲートパッド７２が形成される。これによりＭＯＳＦＥＴ１０１が得られる。
【００４６】
本実施の形態によれば、ゲート電極５０がポリシリコン膜５１に比して抵抗率の低い金属膜５３を含むので、ゲート電極５０がポリシリコン膜５１のみから形成される場合に比して、電気抵抗を抑制することができる。これにより、電気抵抗の小さいゲート電極５０によって、ゲートパッド７２からの電流経路を形成することができる。
【００４７】
なお仮に金属膜５３を用いずにポリシリコンのみでゲート電極が形成される場合、ポリシリコンの抵抗率が金属膜の抵抗率に比して大きいことから、本実施の形態と同程度に低い抵抗を有するゲート電極を得ようとすると、ゲート電極の厚さが過度に大きくなってしまう。ゲート電極はパターンを有するので、その厚さが極端に大きい場合、このパターンに対応した大きな凹凸が炭化珪素基板３０上に生じてしまう。これに対して本実施の形態によれば、抵抗率の低い金属膜５３を用いることでゲート電極の厚さを小さくすることができるので、炭化珪素基板３０上に生じる凹凸を抑制することができる。
【００４８】
また炭化珪素基板３０が熱処理されることで、ソース配線７１と炭化珪素基板３０との間にオーミック電極６１が形成される。これによりソース配線７１と炭化珪素基板３０との電気的接続をよりオーミックにすることができる。好ましくは熱処理の温度は１０００℃を超える。これによりソース配線７１と炭化珪素基板３０との接続をよりオーミックにすることができる。
【００４９】
好ましくは、金属膜５３の材料である高融点金属は、１０００℃を超える融点を有する。これにより、金属膜５３が形成された後に、１０００℃を超える熱処理を行うことができる。
【００５０】
また本実施の形態においては、ソース配線７１およびゲートパッド７２は同じ材料から作られている。これにより、ソース配線７１の材料とゲートパッド７２の材料とが異なる場合に比して、ＭＯＳＦＥＴ１０１をより容易に製造することができる。具体的には、膜７０をパターニングすることによって、ソース配線７１と、ゲートパッド７２とを同時に形成することができる。
【００５１】
なお単結晶ウエハ２０の、バッファ層３１に面する主面は、｛０００１｝面に対して５０°以上６５°以下のオフ角を有することが好ましい。これによりチャネル移動度を高めることができる。またこのオフ角のオフ方位と＜０１−１０＞方向とのなす角は５°以下となっていることが好ましい。これにより、単結晶ウエハ２０上へのエピタキシャル成長を容易にすることができる。
【００５２】
さらに、上記主面の、＜０１−１０＞方向における｛０３−３８｝面に対するオフ角は−３°以上５°以下であることが好ましく、この主面は実質的に{０３−３８}面であることがより好ましい。これにより、チャネル移動度を一層向上させることができる。
【００５３】
上記主面のオフ方位と＜−２１１０＞方向とのなす角は５°以下となっていてもよい。これにより、単結晶ウエハ２０上へのエピタキシャル成長を容易にすることができる。
【００５４】
さらに、上記主面は、単結晶ウエハ２０を構成する炭化珪素のカーボン面側の面であることが好ましい。カーボン面側の面とは、面方位（ｈｋｌｍ）で表された場合にｍが負である面である。より好ましくはこの面は（０−３３−８）面である。これにより、チャネル移動度をさらに向上させることができる。
【００５５】
（実施の形態２）
図１２に示すように、本実施の形態の炭化珪素半導体装置はＭＯＳＦＥＴ１０２であり、より具体的にはＶＭＯＳＦＥＴ（V-groove  MOSFET）である。ＭＯＳＦＥＴ１０２は炭化珪素基板３０Ｖを有する。炭化珪素基板３０Ｖは、トレンチＴＶを有し、またｐ型ボディ領域３３Ｖと、ｎ型のｎ+領域３４Ｖと、緩和領域３６とを有する。トレンチＴＶは、Ｖ字状の形状を有し、ｎ+領域３４Ｖおよびｐ型ボディ領域３３Ｖを貫通してドリフト層３２内に達している。トレンチＴＶの側壁の好適な面方位は、単結晶ウエハ２０（図２）の主面の好適な面方位と同様である。緩和領域３６は、ゲート絶縁膜４１を介して、トレンチＴＶの底部に面している。緩和領域３６は、ドリフト層３２の不純物濃度よりも高い不純物濃度を有し、トレンチＴＶ底部における電界を緩和する機能を有する。
【００５６】
次にＭＯＳＦＥＴ１０２の製造方法について、以下に説明する。
図１３に示すように、実施の形態１と同様に、単結晶ウエハ２０の主面上にバッファ層３１およびドリフト層３２が順次エピタキシャル成長される。次にｐ型ボディ領域３３Ｖおよびｎ+領域３４Ｖが形成される。ｐ型ボディ領域３３Ｖは、イオン注入またはエピタキシャル成長によって形成し得る。ｎ+領域３４Ｖはイオン注入によって形成し得る。
【００５７】
図１４に示すように、トレンチＴＶが形成される。トレンチの形成は、たとえば、フォトリソグラフィおよびエッチングにより行うことができる。次にトレンチＴＶの底部にイオン注入により緩和領域３６が形成される。次に不純物の活性化熱処理が実施される。次に、実施の形態１の図４〜図１１とほぼ同様の工程が行われることで、ＭＯＳＦＥＴ１０２（図１２）が得られる。
【００５８】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００５９】
本実施の形態によれば、ゲート電極５０は、トレンチＴＶ内に配置された部分を有する。この部分の存在によって、炭化珪素基板３０上に凹凸を過度に大きくすることなく、ゲート電極５０の断面積（図１２における面積）を大きくすることでゲート電極５０の電気抵抗をさらに抑制することができる。
【００６０】
（実施の形態３）
図１５に示すように、本実施の形態の炭化珪素半導体装置はＭＯＳＦＥＴ１０３であり、ＭＯＳＦＥＴ１０２（図１２）のトレンチＴＶの代わりにトレンチＴＵを有する。トレンチＴＵはトレンチＴＶと異なり、ほぼ平坦な底部を有する。
【００６１】
なお、上記以外の構成については、上述した実施の形態２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００６２】
上記ＭＯＳＦＥＴ１０１〜１０３の各々において、ｎ型とｐ型とが入れ替えられてもよい。また炭化珪素半導体装置は、ＭＯＳＦＥＴ以外のＭＩＳＦＥＴ（Metal  Insulator  Semiconductor  Field  Effect  Transistor）であってもよい。すなわちゲート絶縁膜４１は酸化物に限定されるものではない。また炭化珪素半導体装置はＭＩＳＦＥＴに限定されるものではなく、ゲート電極を有する他の種類の装置であってもよく、たとえばＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）であってもよい。また配線とゲートパッドとは、必ずしも同じ材料から作られている必要はない。
【００６３】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６４】
２０  単結晶ウエハ、３０，３０Ｖ  炭化珪素基板、３１  バッファ層、３２  ドリフト層、３３，３３Ｖ  ｐ型ボディ領域、３４，３４Ｖ  ｎ+領域、３５  ｐ+領域、３６  緩和領域、４１  ゲート絶縁膜、４２  層間絶縁膜、５０  ゲート電極、５１  ポリシリコン膜、５２  バリア膜、５３  金属膜、６１  オーミック電極、６２  ドレイン電極、７１  ソース配線、７２  ゲートパッド、１０１〜１０３  ＭＯＳＦＥＴ（半導体装置）、ＧＨ  ゲートコンタクトホール、ＳＨ  ソースコンタクトホール（基板コンタクトホール）、ＴＵ，ＴＶ  トレンチ。
【図１】
2013004636.tif 000003
【図２】
2013004636.tif 000004
【図３】
2013004636.tif 000005
【図４】
2013004636.tif 000006
【図５】
2013004636.tif 000007
【図６】
2013004636.tif 000008
【図７】
2013004636.tif 000009
【図８】
2013004636.tif 000010
【図９】
2013004636.tif 000011
【図１０】
2013004636.tif 000012
【図１１】
2013004636.tif 000013
【図１２】
2013004636.tif 000014
【図１３】
2013004636.tif 000015
【図１４】
2013004636.tif 000016
【図１５】
2013004636.tif 000017