(57)【要約】【課題】誤ロック状態を検出し、この誤ロック状態から復帰することが可能なＣＤＲ回路を提供する。【解決手段】ＣＤＲ回路は、受信データ信号のデータをサンプルすべきデータサンプリングクロックとして第１のクロックと、受信データ信号のエッジをサンプルすべきエッジサンプリングクロックとして第２のクロックと、を生成し、且つ第１のクロックおよび第２のクロックの位相を調整するクロックリカバリ回路を備える。ＣＤＲ回路は、第１のクロックで受信データ信号をサンプルした結果をデータサンプリング結果として出力し、第２のクロックで受信データ信号をサンプルした結果をエッジサンプリング結果として出力する位相検出回路を備える。ＣＤＲ回路は、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果とデータパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する結果比較回路と、を備える。【選択図】図４
2013070254.tif 000002
【特許請求の範囲】
【請求項１】
受信データ信号のデータをサンプルすべきデータサンプリングクロックとして第１のクロックと、前記受信データ信号のエッジをサンプルすべきエッジサンプリングクロックとして第２のクロックと、を外部クロックから生成し、且つ前記第１のクロックおよび前記第２のクロックの位相を調整するクロックリカバリ回路と、
前記第１のクロックで前記受信データ信号をサンプルした結果をデータサンプリング結果として出力し、第２のクロックで前記受信データ信号をサンプルした結果をエッジサンプリング結果として出力する位相検出回路と、
前記エッジサンプリング結果と、予め設定されたデータパターンとを比較し、前記エッジサンプリング結果と前記データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する結果比較回路と、を備え、
前記クロックリカバリ回路は、
前記データサンプリング結果と前記エッジサンプリング結果に基づいて、前記第１のクロックおよび前記第２のクロックの位相を調整し、
前記誤ロック状態検出信号が入力されると、前記第１のクロックおよび前記第２のクロックの位相の調整をリセットする
ことを特徴とするＣＤＲ回路。
【請求項２】
受信データ信号のデータをサンプルすべきデータサンプリングクロックとして第１のクロックと、前記受信データ信号のエッジをサンプルすべきエッジサンプリングクロックとして第２のクロックと、を生成し、且つ前記第１のクロックおよび前記第２のクロックの位相を調整するクロックリカバリ回路と、
前記第１のクロックで前記受信データ信号をサンプルした結果をデータサンプリング結果として出力し、第２のクロックで前記受信データ信号をサンプルした結果をエッジサンプリング結果として出力する位相検出回路と、
前記エッジサンプリング結果と、予め設定されたデータパターンとを比較し、前記エッジサンプリング結果と前記データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する結果比較回路と、を備える
ことを特徴とするＣＤＲ回路。
【請求項３】
前記クロックリカバリ回路は、
前記誤ロック状態検出信号に応じて、前記第１のクロックと前記第２のクロックを入れ替えて、前記第１のクロックを前記エッジサンプリングクロックとして、且つ  前記第２のクロックをデータサンプリングクロックとして、前記位相検出回路に出力し、
前記位相検出回路は
前記受信データ信号を前記第２のクロックでサンプルした結果を前記データサンプリング結果として出力し、且つ、前記受信データ信号を前記第１のクロックでサンプルした結果を前記エッジサンプリング結果として出力する
ことを特徴とする請求項２に記載のＣＤＲ回路。
【請求項４】
前記位相検出回路は、
前記誤ロック状態検出信号に応じて、前記第１のクロックと前記第２のクロックを入れ替えて、前記受信データ信号を前記第２のクロックでサンプルした結果を前記データサンプリング結果として出力し、前記受信データ信号を前記第１のクロックでサンプルした結果を前記エッジサンプリング結果として出力する
ことを特徴とする請求項２に記載のＣＤＲ回路。
【請求項５】
前記クロックリカバリ回路は、
前記データサンプリング結果と前記エッジサンプリング結果に基づいて、前記第１のクロックで前記受信データ信号のデータの位相をロックするように、前記第１のクロックおよび前記第２のクロックの位相を調整する
ことを特徴とする請求項１ないし４のいずれかに記載のＣＤＲ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ＣＤＲ（Ｃｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ）回路に関する。
【背景技術】
【０００２】
従来、高速シリアルデータ伝送で用いられるＣＤＲ回路において、回路方式上、陥り得る誤ロック状態がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−３３１１１３
【発明の概要】
【発明が解決しようとする課題】
【０００４】
誤ロック状態を検出し、この誤ロック状態から復帰することが可能なＣＤＲ回路を提供する。
【課題を解決するための手段】
【０００５】
実施例に従ったＣＤＲ回路は、受信データ信号のデータをサンプルすべきデータサンプリングクロックとして第１のクロックと、前記受信データ信号のエッジをサンプルすべきエッジサンプリングクロックとして第２のクロックと、を外部クロックから生成し、且つ前記第１のクロックおよび前記第２のクロックの位相を調整するクロックリカバリ回路を備える。ＣＤＲ回路は、前記第１のクロックで前記受信データ信号をサンプルした結果をデータサンプリング結果として出力し、第２のクロックで前記受信データ信号をサンプルした結果をエッジサンプリング結果として出力する位相検出回路を備える。ＣＤＲ回路は、前記エッジサンプリング結果と、予め設定されたデータパターンとを比較し、前記エッジサンプリング結果と前記データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する結果比較回路と、を備える。
【０００６】
前記クロックリカバリ回路は、クロックリカバリ回路は、前記データサンプリング結果と前記エッジサンプリング結果に基づいて、前記第１のクロックおよび前記第２のクロックの位相を調整し、前記誤ロック状態検出信号が入力されると、前記第１のクロックおよび前記第２のクロックの位相の調整をリセットする。
【図面の簡単な説明】
【０００７】
【図１】図１は、デタミニスティックなジッタを含む受信データ信号のアイパターンにおいて、ロックすべき位相を示す図である。
【図２】図２は、デタミニスティックなジッタを含む受信データ信号のアイパターンにおいて、正常なロック状態を示す図である。
【図３】図３は、デタミニスティックなジッタを含む受信データ信号のアイパターンにおいて、誤ロック状態を示す図である。
【図４】図４は、実施例１に係るＣＤＲ回路１００の構成の一例を示す図である。
【図５】図５は、実施例２に係るＣＤＲ回路２００の構成の一例を示す図である。
【図６】図６は、実施例３に係るＣＤＲ回路３００の構成の一例を示す図である。
【図７】図７は、実施例４に係るＣＤＲ回路４００の構成の一例を示す図である。
【図８】図８は、実施例５に係るＣＤＲ回路５００の構成の一例を示す図である。
【発明を実施するための形態】
【０００８】
ここで、図１は、デタミニスティックなジッタを含む受信データ信号のアイパターンにおいて、ロックすべき位相を示す図である。また、図２は、デタミニスティックなジッタを含む受信データ信号のアイパターンにおいて、正常なロック状態を示す図である。また、図３は、デタミニスティックなジッタを含む受信データ信号のアイパターンにおいて、誤ロック状態を示す図である。
【０００９】
図１に示すように、デタミニスティックなジッタを含む受信データ信号のアイパターンにおいて、理想的には、１ＵＩ（Ｕｎｉｔ  Ｉｎｔｅｒｖａｌ）のデータに対応する部位分がロックすべきである。
【００１０】
すなわち、ロック状態では、データパターンのデータの位相に、データをサンプルするデータサンプルクロックがロックされ、データパターンのエッジの位相に、エッジをサンプルするエッジサンプルクロックがロックされる（図２）。
【００１１】
ここで、バイナリフェーズディテクタ等の位相検出回路を使用したＣＤＲ回路は、回路構成が簡単になるというメリットがある。しかし、このようなＣＤＲ回路は、検出できる位相情報には位相差の量が含まれず、「遅れている」、「進んでいる」と言う情報しか得られない。
【００１２】
このため、受信データ信号にＩＳＩ（Ｉｎｔｅｒ  Ｓｙｍｂｏｌ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）等のデタミニスティックなジッタ（Ｄｊ）が多く含まれる場合に、本来ロックすべき位相ではなく、誤った位相でロックしてしまう状態（受信データ信号の遷移の間に、データサンプリングクロックによりサンプリングするタイミングが位置する状態）になり得る（図３）。以下では、この状態を誤ロック状態と呼ぶ。この誤ロック状態では、エッジをサンプリングするはずのエッジサンプルクロックでデータを読み出せる状態になっている。
【００１３】
すなわち、誤ロック状態のＣＤＲ回路は、データを正しく読み出すことができず、また、その状態から抜け出せない可能性がある。
【００１４】
そこで、以下の実施例では、誤ロック状態を検出し、この誤ロック状態から復帰することが可能なＣＤＲ回路について提案する。
【００１５】
以下、実施例について、図面に基づいて説明する。
【実施例１】
【００１６】
図４は、実施例１に係るＣＤＲ回路１００の構成の一例を示す図である。
【００１７】
図４に示すように、ＣＤＲ回路１００は、受信データ信号（８Ｂ１０Ｂエンコーダによって符号化された高速シリアルデータ）をクロックでサンプリングした結果を出力するようになっている。このＣＤＲ回路１００は、例えば、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）  Ｅｘｐｒｅｓｓ、ＳＡＴＡ（Ｓｅｒｉａｌ  Ａｄｖａｎｃｅｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ａｔｔａｃｈｍｅｎｔ）、または、ＵＳＢ３．０（ＳｕｐｅｒＳｐｅｅｄ  ＵＳＢ）に適応される。
【００１８】
このＣＤＲ回路１００は、位相検出回路１と、クロックリカバリ回路２と、結果比較回路３と、を備える。
【００１９】
クロックリカバリ回路２は、受信データ信号のデータをサンプルすべきデータサンプリングクロックとして第１のクロックと、受信データ信号のエッジをサンプルすべきエッジサンプリングクロックとして第２のクロックと、を外部クロック（図示せず）から生成するようになっている。
【００２０】
また、クロックリカバリ回路２は、位相検出回路１から出力されたエッジサンプリング結果およびデータサンプリング結果（位相情報）に基づいて、第１のクロックの位相が受信データ信号のデータの位相から遅れているか進んでいるかを判断する。そして、クロックリカバリ回路２は、この判断した結果に基づいて、第１のクロックで受信データ信号のデータの位相をロック（第２のクロックで受信データ信号のエッジをロック）するように、第１のクロックおよび第２のクロックの位相を調整する。
【００２１】
なお、受信データ信号のエッジとロックすべきデータとは、例えば、半周期だけ位相がずれている。したがって、第２のクロックは、例えば、第１のクロックに対して半周期だけ位相がずれるように設定されている。
【００２２】
位相検出回路１は、第１のクロックで受信データ信号をサンプルした結果をデータサンプリング結果として出力し、第２のクロックで受信データ信号をサンプルした結果をエッジサンプリング結果として出力するようになっている。
【００２３】
結果比較回路３は、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力するようになっている。一方、結果比較回路３は、エッジサンプリング結果と、該データパターンとを比較し、エッジサンプリング結果と該データパターンとが一致しない場合、誤ロック状態ではないと判断し、誤ロック状態検出信号を出力しないようになっている。
【００２４】
ここで、該データパターンは、受信データ信号のデータをロック状態でサンプルしたデータパターンに対応する。特に、該データパターンは、例えば、ＣＯＭＭＡ、または、Ｋ２８．５である。該データパターンは、結果比較回路３に予め記憶されている。
【００２５】
一般的に、ＣＤＲ回路は、ロック期間において、既知のデータパターン（アプリケーション依存）を受信する。したがって、エッジをサンプリングしたはずの結果が、その既知のデータパターンと一致した場合に、誤ロック状態であると判断できる。
【００２６】
なお、結果比較回路３により出力された誤ロック状態検出信号は、例えば、後の信号処理等に用いられ、また、後述の実施例のように、誤ロック状態からの復帰のための制御に用いられる。
【００２７】
次に、以上のような構成を有するＣＤＲ回路１００の誤ロック状態を検出する動作の一例について説明する。
【００２８】
先ず、クロックリカバリ回路２は、受信データ信号のデータをサンプルすべきデータサンプリングクロックとして第１のクロックと、受信データ信号のエッジをサンプルすべきエッジサンプリングクロックとして第２のクロックと、を外部クロック（図示せず）から生成する。
【００２９】
そして、位相検出回路１は、第１のクロックで受信データ信号をサンプルした結果をデータサンプリング結果として出力し、第２のクロックで受信データ信号をサンプルした結果をエッジサンプリング結果として出力する。
【００３０】
そして、結果比較回路３は、位相検出回路１から出力されたエッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する。
【００３１】
このようにして、ＣＤＲ回路１００は、誤ロック状態を検出する。
【００３２】
以上のように、本実施例１に係るＣＤＲ回路によれば、誤ロック状態を検出することができる。
【実施例２】
【００３３】
既述の実施例１では、誤ロック状態を検出するＣＤＲ回路の構成の一例について説明した。
【００３４】
本実施例２では、誤ロック状態を検出し、さらに、この誤ロック状態から復帰するＣＤＲ回路の構成の一例について説明する。
【００３５】
図５は、実施例２に係るＣＤＲ回路２００の構成の一例を示す図である。なお、図５において、図４の符号と同じ符号は、実施例１と同様の構成を示す。
【００３６】
図５に示すように、ＣＤＲ回路２００は、実施例１と同様に、位相検出回路１と、クロックリカバリ回路２と、結果比較回路３と、を備える。
【００３７】
結果比較回路３は、実施例１と同様に、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力するようになっている。
【００３８】
ここで、外部の外部システム１０００は、この誤ロック状態検出信号に応じて、制御信号をクロックリカバリ回路２に出力するようになっている。
【００３９】
クロックリカバリ回路２は、本実施例では、誤ロック状態検出信号に応じて外部の外部システムが出力した制御信号の入力に応じて、第１のクロックおよび第２のクロックの位相の調整をリセットするようになっている。すなわち、クロックリカバリ回路２は、リセットすると、外部クロック（図示せず）から生成した第１、第２のクロックを位相調整しないで、そのまま出力するようになっている。
【００４０】
なお、この実施例２に係るＣＤＲ回路２００のその他の構成は、実施例１と同様である。
【００４１】
次に、以上のような構成を有するＣＤＲ回路２００の動作の一例について説明する。
【００４２】
結果比較回路３は、例えば、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する。
【００４３】
そして、外部の外部システム１０００は、この誤ロック状態検出信号に応じて、制御信号をクロックリカバリ回路２に出力する。
【００４４】
クロックリカバリ回路２は、誤ロック状態検出信号に応じて外部の外部システムが出力した制御信号の入力に応じて、第１のクロックおよび第２のクロックの位相の調整をリセットする。
【００４５】
そして、クロックリカバリ回路２は、再度、位相検出回路１か出力されたエッジサンプリング結果およびデータサンプリング結果（位相情報）に基づいて、第１のクロックの位相が受信データ信号のデータの位相から遅れているか進んでいるかを判断する。
【００４６】
そして、クロックリカバリ回路２は、この判断した結果に基づいて、第１のクロックで受信データ信号のデータの位相をロック（第２のクロックで受信データ信号のエッジをロック）するように、第１のクロックおよび第２のクロックの位相を調整する。
【００４７】
このように、ＣＤＲ回路２００は、誤ロック状態を検出したら、クロックリカバリ回路２をリセットし、もう一度ロックさせ直す。
【００４８】
これにより、ＣＤＲ回路２００は、誤ロック状態から復帰することができる。
【００４９】
以上のように、本実施例２に係るＣＤＲ回路によれば、誤ロック状態を検出し、この誤ロック状態から復帰することができる。
【実施例３】
【００５０】
既述の実施例２では、外部システムが出力した制御信号に応じて、クロックリカバリ回路の動作をリセットすることにより、誤ロック状態から復帰するＣＤＲ回路の構成の一例について説明した。
【００５１】
本実施例３では、結果比較回路が出力した誤ロック状態検出信号に応じて、クロックリカバリ回路の動作をリセットすることにより、誤ロック状態から復帰するＣＤＲ回路の構成の一例について説明する。
【００５２】
図６は、実施例３に係るＣＤＲ回路３００の構成の一例を示す図である。なお、図６において、図５の符号と同じ符号は、実施例２と同様の構成を示す。
【００５３】
図６に示すように、ＣＤＲ回路３００は、実施例２と同様に、位相検出回路１と、クロックリカバリ回路２と、結果比較回路３と、を備える。
【００５４】
結果比較回路３は、実施例２と同様に、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力するようになっている。
【００５５】
ここで、クロックリカバリ回路２は、本実施例では、誤ロック状態検出信号が直接入力されるようになっている。そして、クロックリカバリ回路２は、誤ロック状態検出信号の入力に応じて、第１のクロックおよび第２のクロックの位相の調整をリセットするようになっている。すなわち、クロックリカバリ回路２は、リセットすると、外部クロック（図示せず）から生成した第１、第２のクロックを位相調整しないで、そのまま出力するようになっている。
【００５６】
なお、この実施例３に係るＣＤＲ回路３００のその他の構成は、実施例１と同様である。
【００５７】
次に、以上のような構成を有するＣＤＲ回路３００の動作の一例について説明する。
【００５８】
結果比較回路３は、例えば、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する。
【００５９】
そして、クロックリカバリ回路２は、誤ロック状態検出信号が入力されると、第１のクロックおよび第２のクロックの位相の調整をリセットする。
【００６０】
そして、クロックリカバリ回路２は、再度、位相検出回路１から出力されたエッジサンプリング結果およびデータサンプリング結果（位相情報）に基づいて、第１のクロックの位相が受信データ信号のデータの位相から遅れているか進んでいるかを判断する。
【００６１】
そして、クロックリカバリ回路２は、この判断した結果に基づいて、第１のクロックで受信データ信号のデータの位相をロック（第２のクロックで受信データ信号のエッジをロック）するように、第１のクロックおよび第２のクロックの位相を調整する。
【００６２】
このように、ＣＤＲ回路３００は、実施例２と同様に、誤ロック状態を検出したら、クロックリカバリ回路２をリセットし、もう一度ロックさせ直す。
【００６３】
これにより、ＣＤＲ回路３００は、誤ロック状態から復帰することができる。
【００６４】
以上のように、本実施例３に係るＣＤＲ回路によれば、誤ロック状態を検出し、この誤ロック状態から復帰することができる。
【実施例４】
【００６５】
既述の実施例２、３では、クロックリカバリ回路の動作をリセットすることにより、誤ロック状態から復帰するＣＤＲ回路の構成の一例について説明した。
【００６６】
本実施例４では、第１のクロックと第２のクロックとを入れ替える（すなわち、データサンプリングクロックとエッジサンプリングクロックとを入れ替える）ことにより、誤ロック状態から復帰するＣＤＲ回路の構成の一例について説明する。
【００６７】
図７は、実施例４に係るＣＤＲ回路４００の構成の一例を示す図である。なお、図７において、図６の符号と同じ符号は、実施例３と同様の構成を示す。
【００６８】
図７に示すように、ＣＤＲ回路４００は、実施例３と同様に、位相検出回路１と、クロックリカバリ回路２と、結果比較回路３と、を備える。
【００６９】
結果比較回路３は、実施例３と同様に、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力するようになっている。
【００７０】
クロックリカバリ回路２は、本実施例では、誤ロック状態検出信号が入力されると、第１のクロックと第２のクロックを入れ替えて、第１のクロックをエッジサンプリングクロックとして位相検出回路１に出力し、且つ  第２のクロックをデータサンプリングクロックとして、位相検出回路１に出力するようになっている。
【００７１】
なお、この実施例４に係るＣＤＲ回路４００のその他の構成は、実施例３と同様である。
【００７２】
次に、以上のような構成を有するＣＤＲ回路４００の動作の一例について説明する。
【００７３】
結果比較回路３は、例えば、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する。
【００７４】
そして、クロックリカバリ回路２は、誤ロック状態検出信号が入力されると、第１のクロックと第２のクロックを入れ替えて、第１のクロックをエッジサンプリングクロックとして位相検出回路１に出力し、且つ  第２のクロックをデータサンプリングクロックとして、位相検出回路１に出力する。
【００７５】
これにより、誤ロック状態における第２のクロックがデータサンプリングクロックとして機能し、誤ロック状態における第１のクロックがエッジサンプリングクロックとして機能する。
【００７６】
したがって、位相検出回路１は、受信データ信号を誤ロック状態における第２のクロックでサンプルした結果をデータサンプリング結果として出力し、且つ、受信データ信号を誤ロック状態における第１のクロックでサンプルした結果をエッジサンプリング結果として出力する。
【００７７】
ここで、誤ロック状態では、受信データ信号をエッジサンプリングクロックとして機能する第２のクロックでデータをサンプリングしていたので、この第２のクロックをデータサンプリングクロックとして機能させる。これにより、データサンプリングクロックとなった第２のクロックで受信データ信号のデータをロックできる状態、すなわち、ロック状態になる。
【００７８】
このように、ＣＤＲ回路４００は、誤ロック状態を検出したら、データをサンプリングするクロックとエッジをサンプリングするクロックの役割をスワップする。
【００７９】
これにより、ＣＤＲ回路４００は、誤ロック状態から復帰することができる。
【００８０】
以上のように、本実施例４に係るＣＤＲ回路によれば、誤ロック状態を検出し、この誤ロック状態から復帰することができる。
【００８１】
なお、例えば、クロックリカバリ回路２は、実施例２で説明した誤ロック状態検出信号に応じて外部の外部システムが出力した制御信号の入力に応じて、第１のクロックと第２のクロックを入れ替えるようにしてもよい。この場合も同様の作用効果を奏することができる。
【実施例５】
【００８２】
既述の実施例４では、クロックリカバリ回路において第１のクロックと第２のクロックとを入れ替えることにより、誤ロック状態から復帰するＣＤＲ回路の構成の一例について説明した。
【００８３】
本実施例５では、位相検出回路において第１のクロックと第２のクロックとを入れ替えることにより、誤ロック状態から復帰するＣＤＲ回路の構成の一例について説明する。
【００８４】
図８は、実施例５に係るＣＤＲ回路５００の構成の一例を示す図である。なお、図８において、図７の符号と同じ符号は、実施例４と同様の構成を示す。
【００８５】
図８に示すように、ＣＤＲ回路５００は、実施例４と同様に、位相検出回路１と、クロックリカバリ回路２と、結果比較回路３と、を備える。
【００８６】
結果比較回路３は、実施例１と同様に、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力するようになっている。
【００８７】
クロックリカバリ回路２は、受信データ信号のデータをサンプルすべきデータサンプリングクロックとして第１のクロックと、受信データ信号のエッジをサンプルすべきエッジサンプリングクロックとして第２のクロックと、を外部クロック（図示せず）から生成するようになっている。
【００８８】
位相検出回路１は、誤ロック状態検出信号が入力されると、第１のクロックと第２のクロックを入れ替えて、受信データ信号を第２のクロックでサンプルした結果をデータサンプリング結果として出力し、受信データ信号を第１のクロックでサンプルした結果をエッジサンプリング結果として出力するようになっている。
【００８９】
なお、この実施例５に係るＣＤＲ回路５００のその他の構成は、実施例４と同様である。
【００９０】
次に、以上のような構成を有するＣＤＲ回路５００の動作の一例について説明する。
【００９１】
結果比較回路３は、例えば、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する。
【００９２】
そして、クロックリカバリ回路２は、受信データ信号のデータをサンプルすべきデータサンプリングクロックとして第１のクロックと、受信データ信号のエッジをサンプルすべきエッジサンプリングクロックとして第２のクロックと、を外部クロック（図示せず）から生成する。
【００９３】
そして、位相検出回路１は、誤ロック状態検出信号に応じて、第１のクロックと第２のクロックを入れ替えて、受信データ信号を第２のクロックでサンプルした結果をデータサンプリング結果として出力し、受信データ信号を第１のクロックでサンプルした結果をエッジサンプリング結果として出力する。
【００９４】
これにより、実施例４と同様に、第２のクロックがデータサンプリングクロックとして機能し、第１のクロックがエッジサンプリングクロックとして機能する。
【００９５】
ここで、既述のように、誤ロック状態では、受信データ信号をエッジサンプリングクロックとして機能する第２のクロックでデータをサンプリングしていたので、この第２のクロックをデータサンプリングクロックとして機能させる。これにより、データサンプリングクロックとなった第２のクロックで受信データ信号のデータをロックできる状態になる。
【００９６】
このように、ＣＤＲ回路５００は、誤ロック状態を検出したら、データをサンプリングするクロックとエッジをサンプリングするクロックの役割をスワップする。
【００９７】
これにより、ＣＤＲ回路５００は、誤ロック状態から復帰することができる。
【００９８】
以上のように、本実施例５に係るＣＤＲ回路によれば、誤ロック状態を検出し、この誤ロック状態から復帰することができる。
【００９９】
なお、例えば、位相検出回路１は、実施例２で説明した誤ロック状態検出信号に応じて外部の外部システムが出力した制御信号の入力に応じて、第１のクロックと第２のクロックを入れ替えるようにしてもよい。この場合も同様の作用効果を奏することができる。
【０１００】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【０１０１】
１  位相検出回路
２  クロックリカバリ回路
３  結果比較回路
１００、２００、３００、４００、５００  ＣＤＲ回路
【図１】
2013070254.tif 000003
【図２】
2013070254.tif 000004
【図３】
2013070254.tif 000005
【図４】
2013070254.tif 000006
【図５】
2013070254.tif 000007
【図６】
2013070254.tif 000008
【図７】
2013070254.tif 000009
【図８】
2013070254.tif 000010