(57)【要約】【課題】半導体チップの小型化を維持して半導体装置の組み立てのワイヤボンディング性を向上させる。【解決手段】プローブピンを接触させるプローブ接触面６ｄとワイヤ５を接続するワイヤ接続面６ｅとが形成され、さらにプローブ接触面６ｄは主面６ａに対して傾斜した面であり、かつワイヤ接続面６ｅはプローブ接触面６ｄと異なった角度の面である電極パッド６ｃを備えたメモリチップ６と、メモリチップ６が搭載されたタブ２ｃと、複数のインナリード２ａ及びアウタリード２ｂと、メモリチップ６の電極パッド６ｃのワイヤ接続面６ｅとインナリード２ａとを接続する複数のワイヤ５とを有している。【選択図】図２
2013004620.tif 000002
【特許請求の範囲】
【請求項１】
複数の電極パッドを有する半導体チップであって、
前記複数の電極パッドが形成された主面と、前記主面の反対側の裏面とを備え、
前記複数の電極パッドのうちの何れかは、前記主面に対して傾斜して形成され、かつプローブテスト用のプローブ針が突き当てられる第１面と、前記第１面と異なった角度で形成され、かつワイヤボンディング用の金属ワイヤが接続される第２面とを有することを特徴とする半導体チップ。
【請求項２】
請求項１記載の半導体チップにおいて、前記第１面及び前記第２面は、前記主面の前記裏面と反対側に突出して形成されていることを特徴とする半導体チップ。
【請求項３】
請求項２記載の半導体チップにおいて、前記第２面は、前記主面に対して平行に形成されていることを特徴とする半導体チップ。
【請求項４】
請求項２記載の半導体チップにおいて、前記第２面は、前記主面に対して傾斜して形成されていることを特徴とする半導体チップ。
【請求項５】
請求項２記載の半導体チップにおいて、前記第１面は、前記主面に対して４５°傾斜して形成されていることを特徴とする半導体チップ。
【請求項６】
（ａ）複数の電極パッドが形成された主面と前記主面の反対側の裏面とをそれぞれに備え、前記複数の電極パッドのうちの何れかは、前記主面に対して傾斜して形成されたプローブ針突き当て用の第１面と、前記第１面と異なった角度で形成された金属ワイヤ接続用の第２面とをそれぞれに有する複数のチップ領域が形成された半導体ウエハを準備する工程と、
（ｂ）前記プローブ針を前記半導体ウエハの前記複数のチップ領域の前記第１面に対して法線方向に突き当ててプローブテストを行う工程と、
（ｃ）前記（ｂ）工程後、前記金属ワイヤを前記第２面に対して接続するワイヤボンディングを行う工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、前記第１面及び前記第２面は、前記主面の前記裏面と反対側に突出して形成されていることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、前記第２面は、前記主面に対して平行に形成されていることを特徴とする半導体装置の製造方法。
【請求項９】
請求項７記載の半導体装置の製造方法において、前記第２面は、前記主面に対して傾斜して形成されていることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項７記載の半導体装置の製造方法において、前記第１面は、前記主面に対して４５°傾斜して形成されていることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項６記載の半導体装置の製造方法において、前記（ｂ）工程と前記（ｃ）工程の間に、前記半導体ウエハを前記チップ領域に対応させて切断して複数の半導体チップを取得する工程を有することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項６記載の半導体装置の製造方法において、前記第１面と前記第２面を有する前記電極パッドの直下に配線が形成されていることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項６記載の半導体装置の製造方法において、前記プローブ針に、前記プローブ針の支点に弾性力を付与する弾性部材が設けられていることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項６記載の半導体装置の製造方法において、前記（ｃ）工程で用いられるワイヤボンダのステージは、前記ステージのワーク支持面の角度を可変可能な角度調整軸が設けられていることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項６記載の半導体装置の製造方法において、前記（ｃ）工程で用いられるワイヤボンダのステージは、前記ステージのワーク支持面を水平方向に沿って回転可能に設けられていることを特徴とする半導体装置の製造方法。
【請求項１６】
（ａ）複数の電極パッドが形成された主面と前記主面の反対側の裏面とをそれぞれに備え、前記複数の電極パッドのうちの何れかは、前記主面に対して傾斜して形成されたプローブ針突き当て用の第１面と、前記第１面と異なった角度で形成されたバンプ接続用の第２面とをそれぞれに有する複数のチップ領域が形成された半導体ウエハを準備する工程と、
（ｂ）前記プローブ針を前記半導体ウエハの前記複数のチップ領域の前記第１面に対して法線方向に突き当ててプローブテストを行う工程と、
（ｃ）前記（ｂ）工程後、バンプ電極を前記第２面に対して接続してフリップチップ接続を行う工程と、
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ及び半導体装置の製造技術に関し、特に、半導体チップの縮小化に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体チップのパッドに接触させて電気的な検査を行うＬＳＩ(Large Scale Integration) 検査用プローブとして、上下方向に移動するプローブ支持部に軸支されてＩＯ(Input/Output)パッドの中央部上方を通り、パッド上面に対し所定の鋭角をなし下端部がパッド周縁部に対向するように配置された構造が、例えば、特開２００２−１３４５７３号公報（特許文献１）に記載されている。
【０００３】
また、プローブテストの導通領域内にプローブ針の進行方向に向かって先細りの凸部または凹部が形成された集積回路テスト用プローブパッドが、例えば、特開平１０−３２５８４４号公報（特許文献２）に記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１３４５７３号公報
【特許文献２】特開平１０−３２５８４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置に組み込まれる半導体チップの主面には、半導体装置の外部端子と電気的に接続するための複数のパッド（電極パッド、表面電極）が設けられているが、各パッドの表面は平坦面となっている。ただし、パッドの平面視の面積は、チップ縮小化に伴って同様に縮小化の傾向にある。
【０００６】
なお、半導体装置の組み立てにおいて、ウエハ状態で行われるプローブテストでは、製品（半導体装置）の特性を十分に保証する必要があるため、色々な温度でテストが実施されており、これにより、パッドにプローブピンを接触させる回数が増加している。
【０００７】
その結果、プローブピンの接触回数の増加に伴って、パッドの表面のメタルの削れ、すなわちプローブ根が大きくなり、ワイヤボンディングに対して悪影響を及ぼすことがある。具体的には、ワイヤボンディングでワイヤの先端に形成したボール部をパッドの表面に接続するが、接続後に前記ボール部がパッドから剥がれることがあり、このワイヤ剥がれが課題である。
【０００８】
前記ワイヤ剥がれの課題は、パッドにおいてプローブピンを接触する領域と、ワイヤを接続する領域とを分けることで解決することはできるが、その場合、パッドの平面視の面積が大きくなって半導体チップの平面視の小型化を図ることはできない。
【０００９】
また、チップ縮小化に伴ってパッドの平面視の面積も縮小化傾向となるが、チップ縮小化で半導体チップそのものの面積も小さくなり、その結果、パッドの直下に回路が配置される場合もある。
【００１０】
したがって、プローブテスト時のプローブピンの針圧やワイヤボンディング時に下層に与える応力（圧力）も低減しなければならないという課題が生じる。
【００１１】
さらに、ワイヤボンディングで用いられる金ワイヤや銅ワイヤ等では、原価低減のために細線化が図られているが、ワイヤの線径が細いため、ワイヤのネック部（ボール部とワイヤの境界部）でワイヤ切れが起こることが課題である。特に、チップ積層型の半導体装置の組み立てでは、上段側の半導体チップのパッドから下段側の半導体チップのパッドに打ち降ろしでワイヤを接続する場合、ワイヤが細いと、ワイヤの前記ネック部に応力がかかってこのネック部でワイヤ切れが発生することが課題である。
【００１２】
なお、前記特許文献１（特開２００２−１３４５７３号公報）及び特許文献２（特開平１０−３２５８４４号公報）に記載された技術では、半導体チップの小型化を維持することが困難である。
【００１３】
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体チップの小型化を維持しつつ、半導体装置の組み立てにおけるワイヤボンディング性を向上させることができる技術を提供することにある。
【００１４】
また、本発明の他の目的は、半導体チップの信頼性を向上させることができる技術を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１７】
代表的な実施の形態による半導体チップは、複数の電極パッドを有するものであって、前記複数の電極パッドが形成された主面と、前記主面の反対側の裏面とを備え、前記複数の電極パッドのうちの何れかは、前記主面に対して傾斜して形成され、かつプローブテスト用のプローブ針が突き当てられる第１面と、前記第１面と異なった角度で形成され、かつワイヤボンディング用の金属ワイヤが接続される第２面とを有するものである。
【００１８】
また、代表的な実施の形態による半導体装置の製造方法は、（ａ）複数の電極パッドが形成された主面と前記主面の反対側の裏面とをそれぞれに備え、前記複数の電極パッドのうちの何れかは、前記主面に対して傾斜して形成されたプローブ針突き当て用の第１面と、前記第１面と異なった角度で形成された金属ワイヤ接続用の第２面とをそれぞれに有する複数のチップ領域が形成された半導体ウエハを準備する工程と、（ｂ）前記プローブ針を前記半導体ウエハの前記複数のチップ領域の前記第１面に対して法線方向に突き当ててプローブテストを行う工程と、（ｃ）前記（ｂ）工程後、前記金属ワイヤを前記第２面に対して接続するワイヤボンディングを行う工程と、を有するものである。
【００１９】
さらに、代表的な他の実施の形態による半導体装置の製造方法は、（ａ）複数の電極パッドが形成された主面と前記主面の反対側の裏面とをそれぞれに備え、前記複数の電極パッドのうちの何れかは、前記主面に対して傾斜して形成されたプローブ針突き当て用の第１面と、前記第１面と異なった角度で形成されたバンプ接続用の第２面とをそれぞれに有する複数のチップ領域が形成された半導体ウエハを準備する工程と、（ｂ）前記プローブ針を前記半導体ウエハの前記複数のチップ領域の前記第１面に対して法線方向に突き当ててプローブテストを行う工程と、（ｃ）前記（ｂ）工程後、バンプ電極を前記第２面に対して接続してフリップチップ接続を行う工程と、を有する。
【発明の効果】
【００２０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００２１】
半導体チップの小型化を維持して半導体装置の組み立てにおけるワイヤボンディング性を向上させることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態１の半導体装置の構造の一例を示す断面図である。
【図２】図１のＡ部の構造を示す拡大部分断面図である。
【図３】図１に示す半導体装置に組み込まれた半導体チップの構造の一例を示す平面図である。
【図４】図１に示す半導体装置の組み立て手順の一例を示すフロー図である。
【図５】図４に示す組み立てで用いられる半導体ウエハの構造の一例を示す拡大部分平面図である。
【図６】図４に示す組み立てにおけるアライメント方法の一例を示す部分平面図である。
【図７】図４に示す組み立てのプローブテスト工程におけるプローブ針の接触状態の一例を示す部分断面図である。
【図８】図７のプローブ針の接触状態の詳細構造を示す拡大部分断面図である。
【図９】図４に示す組み立てのワイヤボンディング工程におけるワイヤ接続状態の一例を示す部分断面図である。
【図１０】図４に示す組み立てのワイヤボンディング工程で用いられるワイヤボンダのステージの構造の一例を示す平面図である。
【図１１】図３の半導体チップのパッドの形成方法の一例を示す断面図である。
【図１２】図３の半導体チップのパッドの形成方法の一例を示す部分断面図である。
【図１３】図３の半導体チップのパッドの形成方法の第１変形例を示す部分断面図である。
【図１４】図３の半導体チップのパッドの形成方法の第２変形例を示す部分断面図である。
【図１５】本発明の第３変形例の半導体装置の構造を示す断面図である。
【図１６】本発明の第４変形例のパッドにおけるプローブテスト工程でのプローブ針の接触状態を示す拡大部分断面図である。
【図１７】図１６のパッドにおけるワイヤボンディング工程でのワイヤ接続状態を示す拡大部分断面図である。
【図１８】本発明の第５変形例のパッドにおけるプローブテスト工程でのプローブ針の接触状態を示す拡大部分断面図である。
【図１９】図１８のパッドにおけるワイヤボンディング工程でのワイヤ接続状態を示す拡大部分断面図である。
【図２０】本発明の第６変形例のパッドにおけるプローブテスト工程でのプローブ針の接触状態を示す拡大部分断面図である。
【図２１】図２０のパッドにおけるワイヤボンディング工程でのワイヤ接続状態を示す拡大部分断面図である。
【図２２】本発明の第７変形例のパッドの構造を示す平面図である。
【図２３】図２２のパッドが形成された半導体ウエハおける第８変形例のアライメント方法を示す部分平面図である。
【図２４】図１６に示すパッドに対する第９変形例のプローブ針の接触状態を示す部分断面図である。
【図２５】本発明の実施の形態１のプローブテスト工程における第１０変形例のプローブ針の接触状態を示す部分断面図である。
【図２６】本発明の実施の形態１のプローブテスト工程における第１１変形例のプローブ針の接触状態を示す部分断面図である。
【図２７】本発明の実施の形態１のワイヤボンディング工程で用いられるワイヤボンダの第１２変形例のステージの構造を示す平面図である。
【図２８】本発明の実施の形態１のワイヤボンディング工程で用いられるワイヤボンダの第１３変形例のキャピラリ支持構造を示す部分正面図である。
【図２９】本発明の実施の形態２のパッドを用いたフリップチップ接続構造の一例を示す部分断面図である。
【図３０】本発明の実施の形態２の第１４変形例のパッドを用いたフリップチップ接続構造を示す部分断面図である。
【発明を実施するための形態】
【００２３】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２４】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００２５】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００２６】
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２７】
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２９】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を示す断面図、図２は図１のＡ部の構造を示す拡大部分断面図、図３は図１に示す半導体装置に組み込まれた半導体チップの構造の一例を示す平面図である。
【００３０】
本実施の形態１の半導体装置は、リードフレームを用いて組み立てられる樹脂封止型の半導体パッケージであり、本実施の形態１では前記半導体装置の一例として、封止体３の４つの側面からそれぞれに複数のアウタリード（外部端子）２ｂが突出し、かつこれらアウタリード２ｂがガルウィング状に曲げ成形されたＱＦＰ（Quad Flat Package)１を取り上げて説明する。
【００３１】
なお、本実施の形態１では、ＱＦＰ１に、ＣＰＵ（Central Processing Unit)を備えたコントローラチップ４と、メモリ回路を備えたメモリチップ６の２つの半導体チップが組み込まれた場合を説明する。すなわち、ＱＦＰ１は、ＳＩＰ（System In Package)型の半導体パッケージであり、コントローラチップ４によってメモリチップ６が制御される。
【００３２】
図１、図２に示すＱＦＰ１の構成について説明すると、コントローラチップ４とメモリチップ６とがそれぞれダイボンド材を介して並んで搭載されたチップ搭載部であるタブ（ダイパッドともいう）２ｃと、２つの半導体チップの周囲に配置された複数のインナリード２ａと、インナリード２ａと一体に繋がって形成された複数のアウタリード２ｂと、それぞれの半導体チップとインナリード２ａとを電気的に接続する複数のワイヤ（金属ワイヤ）５とを有している。
【００３３】
なお、ＱＦＰ１はワイヤボンディングタイプであるため、タブ２ｃ上に搭載されたコントローラチップ４とメモリチップ６はそれぞれ主面４ａ，６ａを上方に向けてフェイスアップ実装されており、したがって、タブ２ｃと、コントローラチップ４の裏面４ｂ及びメモリチップ６の裏面６ｂとがそれぞれ前記ダイボンド材を介して接合されている。
【００３４】
ここで、ダイボンド材は、例えば銀ペースト等である。
【００３５】
また、封止体３は、樹脂モールディングによってエポキシ系樹脂等の封止用樹脂から形成され、２つの半導体チップとタブ２ｃと複数のワイヤ５と複数のインナリード２ａを封止している。
【００３６】
また、インナリード２ａ、アウタリード２ｂ及びタブ２ｃは、例えば、銅合金や鉄−ニッケル合金等から成る薄板状の金属材によって形成されている。
【００３７】
なお、ＱＦＰ１では、コントローラチップ４とメモリチップ６は、それぞれ対応するインナリード２ａとワイヤ５によって電気的に接続されているが、コントローラチップ４がメモリチップ６の動作を制御しているため、図１に示すように、コントローラチップ４とメモリチップ６も複数のワイヤ５によって電気的に接続されている。複数のワイヤ５は、例えば金線あるいは銅線等である。
【００３８】
次に、本実施の形態１のＱＦＰ１に組み込まれた２つの半導体チップの電極構造について説明する。なお、ここでは、２つの半導体チップのうち、代表として、メモリチップ６の電極パッド６ｃの構造について取り上げて説明するが、コントローラチップ４についても同様である。
【００３９】
メモリチップ６の主面６ａには、図３に示すように複数の電極パッド６ｃが形成されている。これらの電極パッド６ｃは、図２に示すように、メモリチップ６の主面６ａに対して傾斜して形成された第１面と、前記第１面と異なった角度で形成された第２面とを有している。前記第１面は、プローブテスト時に図７に示すプローブテスト用のプローブピン（プローブ針）８ａが突き当てられるプローブ接触面６ｄであり、一方、前記第２面は、ワイヤボンディング時にワイヤボンディング用のワイヤ５が接続されるワイヤ接続面６ｅである。
【００４０】
すなわち、本実施の形態１のＱＦＰ１のメモリチップ６では、その主面６ａに形成された電極パッド６ｃの表面メタル部６ｆにおいて、プローブテスト時にプローブピン８ａを接触させる第１面（プローブ接触面６ｄ）と、ワイヤボンディング時にワイヤ５を接続する第２面（ワイヤ接続面６ｅ）とが形成され、さらに、プローブ接触面６ｄはメモリチップ６の主面６ａに対して傾斜した面となっている。
【００４１】
一方、ワイヤ接続面６ｅは、プローブ接触面６ｄと異なった角度の面となっている。つまり、電極パッド６ｃの表面メタル部６ｆでは、プローブピン８ａを接触させる面（領域）とワイヤ５を接続する面（領域）とが分かれているとともに、両方の面（プローブ接触面６ｄとワイヤ接続面６ｅ）が相互に平行にはならないように形成されており、特に、プローブピン８ａを接触させる面（プローブ接触面６ｄ）は、メモリチップ６の主面６ａに対して傾斜している。
【００４２】
このようにプローブピン８ａを接触させる面（プローブ接触面６ｄ）とワイヤ５を接続する面（ワイヤ接続面６ｅ）とを分けることで、繰り返し行うプローブテストによるプローブ痕６ｋがワイヤ接続面６ｅには形成されないため、プローブピン接触によるワイヤボンディングへの悪影響を無くすことができる。さらに、プローブピン８ａを接触させる面（プローブ接触面６ｄ）を主面６ａに対して傾斜させることで、電極パッド６ｃの小型化、すなわち、半導体チップの小型化を維持することを実現する電極パッド構造である。
【００４３】
なお、各電極パッド６ｃは、アルミニウム等から成る下地メタル部６ｇ上に、同じくアルミニウム等から成る表面メタル部６ｆが形成されており、下地メタル部６ｇと表面メタル部６ｆから構成される。また、各電極パッド６ｃは、保護膜６ｈや表面の絶縁膜６ｉによって囲まれ、かつ覆われており、これらの膜の開口部に露出している。
【００４４】
また、本実施の形態１のメモリチップ６では、図２に示すように、プローブ接触面６ｄ及びワイヤ接続面６ｅが両者ともメモリチップ６の主面６ａ側において、メモリチップ６の裏面６ｂと反対側に突出するように形成されている。つまり、電極パッド６ｃの表面メタル部６ｆにおいて、メモリチップ６の裏面６ｂと反対側（表側）に突出するようにプローブ接触面６ｄ及びワイヤ接続面６ｅが山型に形成されており、表面メタル部６ｆが厚みを有した立体的構造となっている。
【００４５】
なお、各電極パッド６ｃの絶縁膜６ｉの開口部に露出する部分では、その平面視において、図３に示すようにプローブ接触面（第１面）６ｄとワイヤ接続面（第２面）６ｅとが隣り合って並んで形成されており、その際、本実施の形態１のように、第２面であるワイヤ接続面６ｅもメモリチップ６の主面６ａに対して傾斜した面の場合には、図２及び図３に示すように、各電極パッド６ｃのワイヤ接続面６ｅは、インナリード２ａとのワイヤリングが行い易いようにチップ外側を向いている（チップ外側を向くように形成されている）。
【００４６】
ここで、本実施の形態１のプローブ接触面６ｄは、メモリチップ６の主面６ａに対して、４５°傾斜して形成されており、一方、ワイヤ接続面６ｅもメモリチップ６の主面６ａに対して、４５°傾斜して形成されている。
【００４７】
つまり、プローブ接触面６ｄもワイヤ接続面６ｅもメモリチップ６の主面６ａに対して、４５°傾斜して形成されているが、プローブ接触面６ｄとワイヤ接続面６ｅは平行ではない。したがって、お互いが相反する方向を向いた傾斜面となっており、プローブ接触面６ｄがチップ内側を向き、ワイヤ接続面６ｅはチップ外側を向いている。
【００４８】
なお、このような電極パッド６ｃの表面メタル部６ｆの形状は、メモリチップ６の主面６ａにおいて、少なくとも１つの電極パッド６ｃで成されていればよいが、図３のメモリチップ６に示すように、主面６ａの４つの角部に形成されたアライメントマーク６ｍを除く全ての電極パッド６ｃに形成されていることが好ましい。
【００４９】
ここで、アライメントマーク６ｍは、通常の平坦形状のパッドから成るものである。また、アライメントマーク６ｍは、主面６ａにおいて４つの角部以外の箇所に設けられていてもよい。また、プローブ検査において、プローブ接触面６ｄは、その傾斜角が４０°〜５０°の範囲が好ましく、上記傾斜角４５°がより好ましい。
【００５０】
なお、メモリチップ６が小型化されている場合、図２に示すように電極パッド６ｃの直下には複数の配線６ｊが形成されている。
【００５１】
次に、本実施の形態１の半導体装置（ＱＦＰ１）の組み立てを、図４に示すフロー図に沿って説明する。
【００５２】
図４は図１に示す半導体装置の組み立て手順の一例を示すフロー図、図５は図４に示す組み立てで用いられる半導体ウエハの構造の一例を示す拡大部分平面図、図６は図４に示す組み立てにおけるアライメント方法の一例を示す部分平面図である。さらに、図７は図４に示す組み立てのプローブテスト工程におけるプローブ針の接触状態の一例を示す部分断面図、図８は図７のプローブ針の接触状態の詳細構造を示す拡大部分断面図、図９は図４に示す組み立てのワイヤボンディング工程におけるワイヤ接続状態の一例を示す部分断面図、図１０は図４に示す組み立てのワイヤボンディング工程で用いられるワイヤボンダのステージの構造の一例を示す平面図である。
【００５３】
まず、図４のステップＳ１に示す半導体ウエハ準備を行う。ここでは、図５、図６に示すように、複数の電極パッド６ｃが形成された主面７ａと主面７ａの反対側の裏面７ｂ（図８参照）とをそれぞれに備え、複数の電極パッド６ｃのうちの何れかが、主面７ａに対して傾斜して形成されたプローブ針突き当て用のプローブ接触面（第１面）６ｄと、プローブ接触面６ｄと異なった角度で形成された金属ワイヤ接続用のワイヤ接続面（第２面）６ｅとをそれぞれに有する複数のチップ領域７ｃが形成された半導体ウエハ７（以降、単にウエハ７ともいう）を準備する。
【００５４】
本実施の形態１では、メモリチップ取得用の図５に示すウエハ７を用いてメモリチップ６を取得する場合を説明するが、コントローラチップ４の場合もコントローラチップ取得方法は同様である。
【００５５】
図５に示すように、半導体ウエハ７の主面７ａには複数のチップ領域７ｃが形成されており、各チップ領域７ｃには、図６に示すように複数の電極パッド６ｃと平坦パッドから成るアライメントマーク６ｍとが形成されている。さらに、チップ領域７ｃの外側のダイシングライン７ｄ上にも複数のアライメントマーク７ｅが形成されている。なお、アライメントマーク６ｍ，７ｅは、チップ上もしくはダイシングライン上のいずれかのみに形成されていてもよいし、図５に示すように両方に形成されていてもよい。
【００５６】
また、各チップ領域７ｃの主面７ａには複数の電極パッド６ｃが形成されているが、電極パッド列の４つの角部には、アライメントマーク６ｍが形成されている。なお、複数の電極パッド６ｃそれぞれには、図２及び図３に示すようなプローブ接触面６ｄとワイヤ接続面６ｅが形成されており、ワイヤ接続面６ｅは、プローブ接触面６ｄと異なった角度の面となっている。本実施の形態１では、プローブ接触面６ｄは、メモリチップ６の主面６ａに対して、４５°傾斜して形成されており、一方、ワイヤ接続面６ｅもメモリチップ６の主面６ａに対して、４５°傾斜して形成されているが、プローブ接触面６ｄとワイヤ接続面６ｅは平行ではない。また、各電極パッド６ｃのワイヤ接続面６ｅは、チップ外側を向いている。
【００５７】
各電極パッド６ｃのワイヤ接続面６ｅがチップ外側を向いていることで、ワイヤボンディング時にワイヤ接続面６ｅとインナリード２ａとをワイヤ５で接続する際に、ワイヤリングを行い易くすることができる。
【００５８】
ウエハ準備後、図４のステップＳ２に示すプローブテストを行う。まず、図６に示すアライメントマーク６ｍもしくはアライメントマーク７ｅを認識して、半導体ウエハ７の位置決めを行う。アライメントの際には、可能な限り多くのアライメントマーク６ｍ，７ｅを認識することで、ウエハ７の位置決め精度を高める。なお、アライメントマーク６ｍ，７ｅは、アライメント専用のマークであってもよいし、また、平坦パッドから成るものであってもよい。
【００５９】
その後、ステップＳ２のプローブテストを行う。ここでは、図７に示すように、プローブカード８のプローブピン（プローブ針）８ａを、図６のウエハ７の複数のチップ領域７ｃの複数の電極パッド６ｃのプローブ接触面（第１面）６ｄに対して図７の法線ベクトル（法線方向）９に突き当ててプローブテストを行う。
【００６０】
本実施の形態１では、カンチレバー式のプローブピン８ａを備えたプローブカード８を用いてプローブテストを行う場合を説明する。カンチレバー式のプローブカード８は、安価であるため、カンチレバー式のプローブカード８を採用することで、プローブテストにかかる費用の低減化を図ることができる。
【００６１】
プローブテストの際には、プローブカード８のプローブピン８ａを、図８に示すように、各電極パッド６ｃの第１面であるプローブ接触面６ｄに法線ベクトル９の方向に突き当てて（押し当てて）テストを行う。本実施の形態１の電極パッド６ｃでは、プローブ接触面６ｄは、半導体ウエハ７の主面７ａに対して４５°傾斜して形成されているため、プローブピン８ａをプローブ接触面６ｄに対して法線ベクトル９の方向に容易に押し当てることができ、プローブピン８ａを滑らせることなく、プローブ接触面６ｄに突き当てることができる。
【００６２】
また、図７に示すように本実施の形態１のプローブカード８には、そのプローブピン８ａに、前記プローブピン８ａの支点（作用点）に弾性力を付与するばね部材（弾性部材）８ｂが設けられている。図７のプローブカード８では、プローブピン８ａの支点（作用点）に弾性力を付与するばね部材８ｂとして、コイルばねを採用した場合が図示されている。
【００６３】
プローブピン８ａの支点（作用点）に弾性力を付与するばね部材８ｂが設けられたことで、プローブピン８ａをプローブ接触面６ｄに押し当てた際の衝撃を抑制してプローブピン８ａの損傷を低減することができるとともに、プローブピン８ａの電極パッド６ｃのプローブ接触面６ｄへのコンタクト性を向上させることができる。
【００６４】
プローブテスト終了後、図４のステップＳ３に示すダイシングを行う。ここでは、図５に示すウエハ７をチップ領域７ｃに対応させて切断して複数のメモリチップ（半導体チップ）６を取得する。すなわち、図５に示すウエハ７において、ダイシングライン７ｄ上のアライメントマーク７ｅを認識して位置合わせを行った後、ダイシングライン７ｄに沿ってダイシングを行ってメモリチップ６を取得する。なお、コントローラチップ４についても同様の方法で取得する。
【００６５】
ダイシング終了後、ステップＳ４のリードフレーム供給を行い、その後、ステップＳ５のダイボンディングを行う。すなわち、リードフレーム２（図１０参照）を供給した後、リードフレーム２の図１のタブ２ｃ上にそれぞれダイボンド材を介してコントローラチップ４とメモリチップ６を搭載する。
【００６６】
ダイボンディング終了後、ステップＳ６のワイヤボンディングを行う。ここでは、図２に示すように、ワイヤ５によってメモリチップ６の電極パッド６ｃのワイヤ接続面（第２面）６ｅとインナリード２ａとを電気的に接続する。その際、まず、図９に示すように、ワイヤ５をメモリチップ６の電極パッド６ｃのワイヤ接続面６ｅに対して接続し、その後、ワイヤ５を図２のインナリード２ａに接続する。
【００６７】
この時、メモリチップ６の各電極パッド６ｃのワイヤ接続面６ｅがチップ外側を向いているため、図２に示すようにワイヤ接続面６ｅとインナリード２ａとをワイヤ５で接続する際に、ワイヤリングを容易に行うことができる。
【００６８】
なお、コントローラチップ４についても同様の方法でワイヤボンディングを行う。
【００６９】
ここで、半導体チップの主面６ａ（ウエハ７の主面７ａ）に対して斜めに形成されたワイヤ接続面６ｅへのワイヤボンディングの方法について説明する。例えば、図１０に示すワイヤボンダ１０を用いる。図１０のワイヤボンダ１０のステージ１１は、前記ステージ１１のワーク支持面１１ａの角度を可変可能な角度調整軸１１ｂが設けられている。
【００７０】
すなわち、図１０に示すワイヤボンダ１０は、ステージ１１に設けられた角度調整軸１１ｂをＲ方向に回転させる（例えば、電極パッド６ｃのワイヤ接続面６ｅが、前述のようにメモリチップ６の主面６ａに対して４５°傾斜している場合には、ステージ１１のワーク支持面１１ａが４５°傾くように角度調整軸１１ｂを回転させる）ことで、ワーク支持面１１ａ上に載置されたリードフレーム２上のメモリチップ６の電極パッド６ｃのワイヤ接続面６ｅを水平に配置することができ、これによって、電極パッド６ｃのワイヤ接続面６ｅにワイヤ５を接続することができる。つまり、ワイヤボンダ１０のステージ１１側の機能を変更するのみでワイヤボンディングを行うことができる。
【００７１】
ワイヤボンディング後、ステップＳ７に示す樹脂モールドを行う。ここでは、例えば、トランスファモールド等によって封止用樹脂を用いて図１に示す封止体３を形成し、封止体３によってコントローラチップ４、メモリチップ６及びタブ２ｃ、さらに複数のインナリード２ａや複数のワイヤ５を樹脂封止する。
【００７２】
樹脂モールド後、ステップＳ８に示す切断・成形を行う。ここでは、リードフレーム２において、各アウタリード２ｂを切断して分離するとともに、各アウタリード２ｂをガルウィング状に曲げ成形して図１に示すＱＦＰ１の組み立て完了となる。
【００７３】
次に、本実施の形態１のメモリチップ６の電極パッド６ｃの形成方法について説明する。なお、コントローラチップ４の電極パッドについても同様である。
【００７４】
図１１は図３の半導体チップのパッドの形成方法の一例を示す断面図、図１２は図３の半導体チップのパッドの形成方法の一例を示す部分断面図である。
【００７５】
まず、基本的にホール形成では、図１１のＱ部に示すようにレジスト膜１２をマスクとして異方性エッチングで極力、側壁の削れを抑えてまっすぐ深い孔部（ホール）を削るのが一般的であるが、このサイドエッチ抑制を解除して、どの方向も同じように削れるＰ部に示すような完全等方性エッチングを使えば、以下のような形状を形成することが可能である。
【００７６】
例えば、完全等方性エッチングで、深さ：サイドエッチ＝１：１の関係で削ることができれば、４５°に近い角度の斜面を導体膜１３に形成することが可能となる。つまり、この完全等方性エッチングの原理を利用することで、図２に示すような電極パッド６ｃの傾斜面（プローブ接触面６ｄ及びワイヤ接続面６ｅ）を形成することが可能である。
【００７７】
なお、プローブ接触面６ｄに関しては、斜面がストッパのすべり止めの役割を持ち、精度的にもワイヤボンディングよりはマージンがあるため、４５°程度の傾斜面とすることが好ましい。また、ワイヤボンディング側はボール形成においてはより緩やかな角度が良いと思われるが、傾斜面がワイヤネック断線における対策効果があるため、これも４５°前後の範囲で形成することが好ましい。
【００７８】
図１２は、本実施の形態１の傾斜面を有した電極パッド６ｃの具体的な形成方法の一例を示すものである。アスペクト比の大きな穴部（溝）を埋める方法としてＨＤＰ（High Density Plasma)膜を形成する技術が知られているが、この技術を利用して４５°の傾斜面を有する電極パッド６ｃの土台を形成することが考えられる。
【００７９】
図１２のステップＳ１１〜ステップＳ１４に示すように、通常、導体膜１３間の溝に絶縁膜１４を堆積する場合、溝には絶縁膜１４が下から平坦に埋まっていくが、ステップＳ１１の溝（穴部）の上部（Ｎ部）からも同時に導体膜１３上に４５°の角度で堆積される性質がある。これを利用することで、ステップＳ１４に示すように絶縁膜１４の堆積から成る４５°の傾斜面を有した前記土台を形成することができ、さらに、ステップＳ１５に示すように、この絶縁膜１４の土台の表面に導体膜１３を形成することで、本実施の形態１の電極パッド６ｃと同等の機能のパッドを形成することができる。
【００８０】
本実施の形態１の半導体チップ（メモリチップ６、コントローラチップ４）によれば、電極パッド６ｃにおいてプローブテストで使用するプローブ接触面６ｄと、ワイヤボンディングで使用するワイヤ接続面６ｅとでエリアを分けるとともに、プローブ接触面６ｄがメモリチップ６の主面６ａに対して傾斜していることで、平面視におけるパッド面積の小型化を図ることができ、前記半導体チップの平面視の小型化を図ることができる。
【００８１】
なお、本実施の形態１のメモリチップ６の電極パッド６ｃのように、プローブ接触面６ｄが主面６ａに対して４５°傾斜して形成され、さらにワイヤ５が接続されるワイヤ接続面６ｅが、プローブ接触面６ｄと異なった角度で形成されるとともにメモリチップ６の主面６ａに対して４５°傾斜して形成されていることで、プローブ接触面６ｄもワイヤ接続面６ｅも両者とも主面６ａに対して４５°傾斜して形成されているため、平面視におけるパッド面積の小型化をさらに図ることができ、その結果、前記半導体チップの平面視の小型化もさらに図ることができる。
【００８２】
また、本実施の形態１の半導体装置の製造方法によれば、メモリチップ６の電極パッド６ｃにおいてプローブピン８ａを接触させるプローブ接触面６ｄと、ワイヤ５を接続するワイヤ接続面６ｅとでエリアが分かれているため、プローブ痕６ｋはプローブ接触面６ｄにしか形成されず、したがって、ワイヤボンディング後にワイヤ５がワイヤ接続面６ｅから剥がれるワイヤ剥がれの発生を低減化することができる。
【００８３】
これにより、メモリチップ６の小型化を維持しつつ、半導体装置（ＱＦＰ１）の組み立てにおけるワイヤボンディング性を向上させることができる。
【００８４】
また、電極パッド６ｃにおいてプローブ接触面６ｄとワイヤ接続面６ｅとでエリアが分かれているため、プローブ痕６ｋの制限を無くすことができ、安価なカンチレバー式のプローブカード８を用いた場合でも、プローブピン８ａの針圧を気にすることなくプローブカード８を使用することができる。
【００８５】
また、メモリチップ６の電極パッド６ｃにおいて、ワイヤ５が接続されるワイヤ接続面６ｅが、メモリチップ６の主面６ａに対して４５°傾斜して形成されていることで、図９に示すように、ワイヤ５をワイヤ接続面６ｅに対して法線ベクトル９の方向に接続することができ、かつメモリチップ６の主面６ａに対して４５°傾けた状態で上方に立ち上げることができる。
【００８６】
これにより、ワイヤリングを行った際のワイヤ５のネック部にかかる応力を低減することができ、ネック部でワイヤ切れが発生することを低減できる。
【００８７】
したがって、前記同様、メモリチップ６の小型化を維持しつつ、半導体装置（ＱＦＰ１）の組み立てにおけるワイヤボンディング性を向上させることができる。
【００８８】
また、ネック部でのワイヤ切れの発生を低減できるため、細線化が図られた金ワイヤや銅ワイヤを用いることができるため、ＱＦＰ１のコスト低減化を図ることができる。
【００８９】
また、メモリチップ６の電極パッド６ｃにおいて、プローブ接触面６ｄとワイヤ接続面６ｅの両者の角度が異なっているため、図８及び図９に示すように、プローブピン８ａを接触させる際に荷重が付与される法線ベクトル９の方向（図８）と、ワイヤ５を接続する際に荷重が付与される法線ベクトル９の方向（図９）とで、それぞれの法線ベクトル９の方向を変えることができる。
【００９０】
これにより、プローブテスト（プローブ針圧）とワイヤボンディングとで、電極パッド６ｃの下部にかかる圧力を、平坦面のパッドの場合に比べて分散させることができ、前記圧力を緩和させることができる。
【００９１】
その結果、平面視において小型化が図られたメモリチップ６においても、図８及び図９に示すように、パッド直下に配線６ｊを形成することができる。また、パッド直下において、上記配線６ｊの下部に更にトランジスタ等の能動素子や前記能動素子に接続される配線を形成することが可能である。
【００９２】
したがって、パッド形成領域を配線や素子形成領域に利用できるので、さらにメモリチップ６の小型化を図ることができる。
【００９３】
また、本実施の形態１の電極パッド６ｃは、その表面メタル部６ｆにおいて、メモリチップ６の裏面６ｂと反対側（表側）に突出するようにプローブ接触面６ｄ及びワイヤ接続面６ｅが形成されており、表面メタル部６ｆが厚みを有した立体的構造となっている（パッド構造が立体的構造になっている）ため、前記同様、プローブテストやワイヤボンディング時に電極パッド６ｃの下部にかかる圧力を緩和させることができる。
【００９４】
その結果、前記同様、平面視において小型化が図られたメモリチップ６においても、パッド直下に配線６ｊを形成することができる。したがって、前記同様、さらにメモリチップ６の小型化を図ることができる。
【００９５】
また、本実施の形態１の電極パッド６ｃでは、それぞれメモリチップ６の主面６ａに対して４５°傾斜し、かつ相互に異なった（平行ではない）角度で形成されたプローブ接触面６ｄとワイヤ接続面６ｅのうち、ワイヤ接続面６ｅがチップ外側を向いていることで、ワイヤボンディング工程において、ワイヤ接続面６ｅとインナリード２ａとをワイヤ５で接続する際に、ワイヤリングを行い易くすることができる。
【００９６】
次に、本実施の形態１の変形例について説明する。
【００９７】
図１３は図３の半導体チップのパッドの形成方法の第１変形例を示す部分断面図、図１４は図３の半導体チップのパッドの形成方法の第２変形例を示す部分断面図、図１５は本発明の第３変形例の半導体装置の構造を示す断面図である。
【００９８】
図１３の第１変形例は、電極パッド６ｃの形成方法の変形例であり、傾斜面（プローブ接触面６ｄ、ワイヤ接続面６ｅ）の傾斜角度を自在に設定可能にする形成方法である。ここでは、パッドの土台を形成する酸化膜にエッチング条件の異なる多層の層間膜を積層して形成する場合を説明する。
【００９９】
まず、図１３のステップＳ２１に示すように、導体膜１５上にエッチング条件（エッチングレート）が異なる多層の層間膜（第１層間膜１６、第２層間膜１７、第３層間膜１８）を積層形成する。エッチングレートは、第１層間膜１６が小、第２層間膜１７が中、第３層間膜１８が大である。
【０１００】
その後、ステップＳ２２に示すように、レジスト膜１９をマスクとして、ドライエッチング（異方性エッチング）を行って深めの穴部を形成する（異方性エッチングでは速度の遅い面方位が露出した時点でエッチングが止まる（速度が遅くなる）ため、サイドエッチが入る量が小さくなる）。
【０１０１】
その後、ステップＳ２３に示すようにウェットエッチングを行って前記穴部を横方向に広げる。この時、パッドの傾斜面の角度は、積層する前記層間膜の厚さ、層数、条件調整により可変可能である。
【０１０２】
その後、ステップＳ２４に示すように、土台となる前記層間膜の表面に導体膜１５を形成して傾斜面を有した電極パッド６ｃの形成完了となる。
【０１０３】
以上のように、異なるエッチングレートの層間膜を積層し、その差を利用して傾斜面の角度調整することが可能である。その際、できる限り細かく多層、かつエッチングレートの異なる膜を積層することが好ましい。また、パッドの中央から左右別々のエッチングレートの膜を積み分けることで、プローブ接触面６ｄとワイヤ接続面６ｅで角度の異なるパッドを形成することも可能である。
【０１０４】
次に、図１４の第２変形例は、電極パッド６ｃにおけるプローブ用とワイヤボンディング用のエリア分けで一方の面のみ傾斜面とする場合のパッド形成方法であり、トランジスタのゲート配線製造手順等で使用されるサイドウォール窒化膜形成時の方法を利用するものである。
【０１０５】
まず、ステップＳ３１に示すように、導体膜２０の上部から側部に渡って絶縁膜２１を形成し、その後、ステップＳ３２に示すように、導体膜２０の側部のみに絶縁膜２１を残すようにして絶縁膜２１を除去する。その後、ステップＳ３３に示すように、導体膜２０と絶縁膜２１の表面に導体膜２０を形成して、一方が主面６ａに平行で、かつ他方が傾斜した２つの面を有する電極パッド６ｃを形成することができる。これは、例えば、プローブ接触面６ｄのみを傾斜面とし、ワイヤ接続面６ｅは主面６ａと平行するような電極パッド６ｃを形成する場合等、両サイドで異なる角度の面を形成する場合に有効である。
【０１０６】
次に、図１５の第３変形例は、半導体装置がチップスタック型のものであり、本実施の形態１の半導体装置は、図１に示すＱＦＰ１に限らず、図１５に示すチップスタック型パッケージ２２等であってもよい。
【０１０７】
すなわち、半導体チップ２２ａを積層したチップスタック型パッケージ２２では、そのワイヤボンディングにおいて上段側の半導体チップ２２ａからワイヤ５を打ち降ろす状態となるため、ワイヤ５のネック部に応力がかかり易いが、図２に示すような電極パッド６ｃの構造、つまり、ワイヤ接続面６ｅを傾斜面とすることで、このワイヤ接続面６ｅに接続されたワイヤ５のワイヤループを小さく形成することができる。
【０１０８】
その結果、ワイヤ５のネック部にかかる応力を緩和してネック部でのワイヤ切れの発生を低減することができ、本実施の形態１の電極パッド６ｃは、パッケージの小型化として採用され易いチップスタック型パッケージ２２に対して非常に有効な構造である。
【０１０９】
次に、図１６は本発明の第４変形例のパッドにおけるプローブテスト工程でのプローブ針の接触状態を示す拡大部分断面図、図１７は図１６のパッドにおけるワイヤボンディング工程でのワイヤ接続状態を示す拡大部分断面図である。さらに、図１８は本発明の第５変形例のパッドにおけるプローブテスト工程でのプローブ針の接触状態を示す拡大部分断面図、図１９は図１８のパッドにおけるワイヤボンディング工程でのワイヤ接続状態を示す拡大部分断面図、図２０は本発明の第６変形例のパッドにおけるプローブテスト工程でのプローブ針の接触状態を示す拡大部分断面図、図２１は図２０のパッドにおけるワイヤボンディング工程でのワイヤ接続状態を示す拡大部分断面図である。
【０１１０】
図１６及び図１７は、第４変形例の電極パッド６ｎの構造を示すものであり、プローブ接触面６ｄ及びワイヤ接続面６ｅが両者ともメモリチップ６の主面６ａ側（ウエハ７の主面７ａ側）において、メモリチップ６の裏面６ｂ側に凹むように形成されている。つまり、電極パッド６ｎの表面メタル部６ｆにおいて、メモリチップ６の裏面６ｂ側（ウエハ７の裏面７ｂ側）に凹むようにプローブ接触面６ｄ及びワイヤ接続面６ｅがそれぞれ傾斜面としてＶ字型に形成されている。その際、プローブ接触面６ｄとワイヤ接続面６ｅは、それぞれメモリチップ６の主面６ａに対して４５°傾斜し、かつ相互に異なった（平行ではない）角度で形成されている。
【０１１１】
第４変形例のＶ字型の電極パッド６ｎにおいても、プローブ接触面６ｄとワイヤ接続面６ｅが傾斜した面であるため、パッドの平面視の面積を小さくすることができ、半導体チップの小型化を図ることができる。
【０１１２】
さらに、ワイヤ接続面６ｅが傾斜面であるため、ワイヤ５のネック部でのワイヤ切れの発生を低減することができる。
【０１１３】
さらに、電極パッド６ｃの場合と同様に、プローブテストとワイヤボンディングとで、電極パッド６ｎの下部にかかる圧力を、平坦面のパッドの場合に比べて分散させることができ、前記圧力を緩和させることができる。
【０１１４】
なお、電極パッド６ｎによって得られるその他の効果は、電極パッド６ｃのものと同様であるため、その重複説明は省略する。
【０１１５】
次に、図１８及び図１９は、第５変形例の電極パッド６ｐの構造を示すものであり、電極パッド６ｐでは、第２面であるワイヤ接続面６ｅが、主面６ａに対して平行に形成されている。
【０１１６】
すなわち、第１面であるプローブ接触面６ｄは、主面６ａ（７ａ）に対して傾斜（例えば、４５°傾斜）しているが、第２面であるワイヤ接続面６ｅは主面６ａ（７ａ）と略平行に形成された面となっている。
【０１１７】
これにより、ワイヤ接続面６ｅが水平であるため、ワイヤ接続面６ｅへのワイヤボンディング時に、既存のワイヤボンダを改良することなくそのまま使用することができ、即効性を活用することができる。
【０１１８】
また、図２０及び図２１は、第６変形例の電極パッド６ｑの構造を示すものであり、電極パッド６ｑでは、プローブ接触面６ｄ及びワイヤ接続面６ｅが両者ともメモリチップ６の主面６ａ側（ウエハ７の主面７ａ側）において、メモリチップ６の裏面６ｂ側（ウエハ７の裏面７ｂ側）に凹むように形成されている。つまり、電極パッド６ｃの表面メタル部６ｆにおいて、メモリチップ６の裏面６ｂ側（裏側）に向けて凹むようにプローブ接触面６ｄ及びワイヤ接続面６ｅが形成されている。その際、第２面であるワイヤ接続面６ｅは、主面６ａ（７ａ）に対して平行に形成されている。
【０１１９】
すなわち、第１面であるプローブ接触面６ｄは、主面６ａ（７ａ）に対して傾斜（例えば、４５°傾斜）しているが、第２面であるワイヤ接続面６ｅは主面６ａ（７ａ）と略平行に形成された面となっている。
【０１２０】
これにより、前述の図１８及び図１９に示す電極パッド６ｐと同様に、ワイヤ接続面６ｅが水平であるため、ワイヤ接続面６ｅへのワイヤボンディング時に、既存のワイヤボンダを改良することなくそのまま使用することができ、即効性を活用することができる。
【０１２１】
なお、図１８及び図１９に示す電極パッド６ｐや図２０及び図２１に示す電極パッド６ｑによって得られるその他の効果は、電極パッド６ｃのものと同様であるため、その重複説明は省略する。
【０１２２】
次に、図２２は本発明の第７変形例のパッドの構造を示す平面図、図２３は図２２のパッドが形成された半導体ウエハおける第８変形例のアライメント方法を示す部分平面図、図２４は図１６に示すパッドに対する第９変形例のプローブ針の接触状態を示す部分断面図、図２５は本発明の実施の形態１のプローブテスト工程における第１０変形例のプローブ針の接触状態を示す部分断面図、図２６は本発明の実施の形態１のプローブテスト工程における第１１変形例のプローブ針の接触状態を示す部分断面図である。さらに、図２７は本発明の実施の形態１のワイヤボンディング工程で用いられるワイヤボンダの第１２変形例のステージの構造を示す平面図、図２８は本発明の実施の形態１のワイヤボンディング工程で用いられるワイヤボンダの第１３変形例のキャピラリ支持構造を示す部分正面図である。
【０１２３】
図２２は、第７変形例の電極パッド６ｒの構造を示すものであり、電極パッド６ｒが３つ以上の傾斜面を有する場合である。図２２の電極パッド６ｒは、４つの傾斜面を有するピラミッド型のものを示している。すなわち、２つのプローブ接触面６ｄと２つのワイヤ接続面６ｅから成る４つの傾斜面がピラミッド型に形成されたものである。
【０１２４】
このように４つの傾斜面（プローブ接触面６ｄ、ワイヤ接続面６ｅ）を有するピラミッド型の電極パッド６ｒであることにより、プローブピン８ａやワイヤ５を多方向から接触または接続することができ、プローブカード８の仕様の自由度やチップスタック型パッケージ２２等の構造の自由度を増やすことができる。なお、ピラミッド型の電極パッド６ｒは、凹んだピラミッド型、すなわち、逆ピラミッド型であってもよい。
【０１２５】
また、図２３に示す第８変形例の半導体ウエハ７は、各チップ領域７ｃに複数のピラミッド型の電極パッド６ｒが千鳥配置で形成されている場合であり、この場合においても、各チップ領域７ｃの電極パッド列の４つの角部にアライメントマーク６ｍが形成されていることで、あるいはダイシングライン７ｄ上のアライメントマーク７ｅが形成されていることで、プローブテストを行う際のアライメント時に、可能な限り多くのアライメントマーク６ｍ，７ｅを認識することで、ウエハ７の位置決め精度を高めることができる。なお、第８変形例においても、アライメントマーク６ｍ，７ｅは、アライメント専用のマークであってもよいし、また、平坦パッドから成るものであってもよい。
【０１２６】
図２４は第９変形例を示すものであり、図１６に示すＶ字型の電極パッド６ｎに対してカンチレバー式のプローブカード８を用いてプローブテストを行う際のプローブピン８ａの突き当て方法を示すものであり、Ｖ字型の電極パッド６ｎの傾斜したプローブ接触面６ｄであっても、カンチレバー式のプローブカード８のプローブピン８ａを法線ベクトル９の方向に突き当ててプローブテストを行うことができる。
【０１２７】
また、図２５は第１０変形例を示すものであり、カンチレバー式のプローブカード８のプローブピン８ａの先端部に平こて部８ｃが形成されたものである。さらに、図２６は第１１変形例を示すものであり、カンチレバー式のプローブカード８のプローブピン８ａの先端部にストッパ部８ｄが形成されたものである。図２５の平こて部８ｃを有したプローブカード８や、図２６のストッパ部８ｄを有したプローブカード８においても、電極パッド６ｃ（電極パッド６ｎ，６ｐ，６ｑ，６ｒについても同様）がプローブ接触面６ｄとワイヤ接続面６ｅを有していることで、プローブ痕６ｋの制限が無くなるため、プローブテスト時のプローブ接触面６ｄに対するプローブピン８ａの接触面積を大きく確保することができ、その結果、接触抵抗を小さくすることができる。また、プローブピン８ａのメンテナンスを容易に行うこともできる。
【０１２８】
また、図２７は第１２変形例を示すものであり、ワイヤボンダ１０のステージ１１が、そのワーク支持面１１ａを水平方向に沿って回転可能に設けられているものである。すなわち、ステージ１１が、ワーク支持面１１ａの中心Ｃを回転軸として外周方向Ｔに沿って回転自在に設けられている。
【０１２９】
これにより、ワーク支持面１１ａ上に載置されたリードフレーム２を外周方向Ｔに沿って回転させることができるため、図２２に示すピラミッド型の電極パッド６ｒ等に対しても、様々な方向からワイヤ接続面６ｅに対してワイヤ５を接続することができ、複数のワイヤボンディング方向に対応させることができる。
【０１３０】
また、図２８は第１３変形例を示すものであり、ワイヤボンダ１０のキャピラリ２３を、電極パッド６ｃのワイヤ接続面６ｅの傾斜角度と同じ角度だけ傾斜させた状態でワイヤボンディングを行うものである。すなわち、キャピラリ２３の角度調整を行える機能を備えたワイヤボンダ１０を用いるものであり、例えば、ワイヤボンダ１０に、キャピラリ２３の角度設定機能、もしくはセンサ認識によるキャピラリ２３の角度自動調整機能を備えたワイヤボンダ１０を用いる。
【０１３１】
これにより、電極パッド６ｃのワイヤ接続面６ｅが何れの角度の傾斜面であっても、この傾斜面の傾斜角度を認識してキャピラリ２３を前記傾斜角度と同じだけ傾斜させることでワイヤ５のボール部５ａをワイヤ接続面６ｅに接続することができる。
【０１３２】
（実施の形態２）
図２９は本発明の実施の形態２のパッドを用いたフリップチップ接続構造の一例を示す部分断面図、図３０は本発明の実施の形態２の第１４変形例のパッドを用いたフリップチップ接続構造を示す部分断面図である。
【０１３３】
本実施の形態２は、フリップチップ接続に対して前記実施の形態１の電極パッド６ｃ（電極パッド６ｎ，６ｐ，６ｑ，６ｒについても同様）と同様の構造の電極パッド６ｓを適用した例を示すものである。
【０１３４】
図２９は、メモリチップ６（コントローラチップ４についても同様）に形成された山型の電極パッド６ｓを、パッケージ基板２４（実装基板等でもよい）の電極２４ａに半田バンプ（バンプ電極）２５を介してフリップチップ接続したものである。
【０１３５】
すなわち、実施の形態１で説明した電極パッド６ｃ等と同様の構造であり、主面６ａに対して傾斜して形成されたプローブピン（針）突き当て用のプローブ接触面（第１面）６ｄと、このプローブ接触面６ｄと異なった角度で形成されたバンプ接続用のバンプ接続面（第２面）６ｔとを有する電極パッド６ｓが形成されたメモリチップ６を、パッケージ基板２４の電極２４ａと半田バンプ２５を介してフリップチップ接続したものである。
【０１３６】
このフリップチップ接続では、まず、プローブ接触面６ｄとバンプ接続面６ｔとからなる山型の電極パッド６ｓが形成されたメモリチップ６を準備した後、プローブピン８ａを電極パッド６ｓのプローブ接触面６ｄに対して法線ベクトル９（図８参照）の方向に突き当ててプローブテストを行い、その後、半田バンプ２５を介して電極パッド６ｓのバンプ接続面６ｔとパッケージ基板２４の電極２４ａとをフリップチップ接続する。
【０１３７】
なお、図２９のＵ部（太線部）に示すように、電極パッド６ｓと半田バンプ２５の接続では、バンプ接続面６ｔだけに限らず、プローブ接触面６ｄの一部が半田バンプ２５と接続していてもよく、Ｕ部で接続することにより、接続強度を十分に確保することができる。
【０１３８】
このように本実施の形態２の電極パッド６ｓは、実施の形態１の電極パッド６ｃと同様の構造を有することによって、フリップチップ接続に適用することが可能であり、実施の形態１の電極パッド６ｃと同様の効果を得ることができる。
【０１３９】
図３０は、第１４変形例の電極パッド６ｕであり、実施の形態１の電極パッド６ｐと同様の構造を備えている。すなわち、電極パッド６ｕは、主面６ａに対して傾斜して形成されたプローブピン（針）突き当て用のプローブ接触面（第１面）６ｄと、このプローブ接触面６ｄと異なった角度で形成され、かつ主面６ａに平行なバンプ接続面（第２面）６ｔとを有している。
【０１４０】
この電極パッド６ｕの場合にも、半田バンプ２５との接続では、バンプ接続面６ｔだけに限らず、図３０のＷ部（太線部）に示すように、プローブ接触面６ｄの一部が半田バンプ２５と接続していてもよく、Ｗ部で接続することにより、接続強度を十分に確保することができる。
【０１４１】
この第１４変形例の電極パッド６ｕにおいても、実施の形態１の電極パッド６ｐと同様の構造を有することによって、フリップチップ接続に適用することが可能であり、実施の形態１の電極パッド６ｐと同様の効果を得ることができる。
【０１４２】
なお、半導体装置を小型化するために、半導体装置をチップスタック（積層）型にすることがあり、チップと基板の接続に、フリップチップ接続とワイヤボンディングの併用方式を採用することもある。
【０１４３】
したがって、フリップチップ接続にも適用可能な本実施の形態２の電極パッド６ｕ，６ｓ（実施の形態１の電極パッド６ｃ，６ｎ，６ｐ，６ｑ，６ｒについても同様）は、チップ面積縮小や高信頼度の実装性（接続性）を確保する上でも非常に有効である。
【０１４４】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１４５】
例えば、前記実施の形態１で説明した図１１〜図１４に示す電極パッドの製造方法については、山型の電極パッドに限らず、ピラミッド型の電極パッドに対しても適用可能である。
【０１４６】
また、前記実施の形態１では、半導体装置がＱＦＰ１もしくはチップスタック型パッケージ２２の場合について説明したが、前記半導体装置は、ＱＦＰタイプ等に限定されるものではなく、実施の形態１及び２で説明した電極パッド６ｕ，６ｓ，６ｃ，６ｎ，６ｐ，６ｑ，６ｒの何れかを有した半導体チップが組み込まれたものであれば、何れのタイプの半導体装置であってもよい。
【産業上の利用可能性】
【０１４７】
本発明は、電極パッドを有する半導体チップ及びこの半導体チップが組み込まれた電子装置の組み立てに好適である。
【符号の説明】
【０１４８】
１  ＱＦＰ（半導体装置）
２  リードフレーム
２ａ  インナリード
２ｂ  アウタリード
２ｃ  タブ
３  封止体
４  コントローラチップ（半導体チップ）
４ａ  主面
４ｂ  裏面
５  ワイヤ（金属ワイヤ）
５ａ  ボール部
６  メモリチップ（半導体チップ）
６ａ  主面
６ｂ  裏面
６ｃ  電極パッド
６ｄ  プローブ接触面（第１面）
６ｅ  ワイヤ接続面（第２面）
６ｆ  表面メタル部
６ｇ  下地メタル部
６ｈ  保護膜
６ｉ  絶縁膜
６ｊ  配線
６ｋ  プローブ痕
６ｍ  アライメントマーク
６ｎ，６ｐ，６ｑ，６ｒ，６ｓ  電極パッド
６ｔ  バンプ接続面（第２面）
６ｕ  電極パッド
７  半導体ウエハ
７ａ  主面
７ｂ  裏面
７ｃ  チップ領域
７ｄ  ダイシングライン
７ｅ  アライメントマーク
８  プローブカード
８ａ  プローブピン（プローブ針）
８ｂ  ばね部材（弾性部材）
８ｃ  平こて部
８ｄ  ストッパ部
９  法線ベクトル（法線方向）
１０  ワイヤボンダ
１１  ステージ
１１ａ  ワーク支持面
１１ｂ  角度調整軸
１２  レジスト膜
１３  導体膜
１４  絶縁膜
１５  導体膜
１６  第１層間膜
１７  第２層間膜
１８  第３層間膜
１９  レジスト膜
２０  導体膜
２１  絶縁膜
２２  チップスタック型パッケージ
２２ａ  半導体チップ
２３  キャピラリ
２４  パッケージ基板
２４ａ  電極
２５  半田バンプ（バンプ電極）
【図１】
2013004620.tif 000003
【図２】
2013004620.tif 000004
【図３】
2013004620.tif 000005
【図４】
2013004620.tif 000006
【図５】
2013004620.tif 000007
【図６】
2013004620.tif 000008
【図７】
2013004620.tif 000009
【図８】
2013004620.tif 000010
【図９】
2013004620.tif 000011
【図１０】
2013004620.tif 000012
【図１１】
2013004620.tif 000013
【図１２】
2013004620.tif 000014
【図１３】
2013004620.tif 000015
【図１４】
2013004620.tif 000016
【図１５】
2013004620.tif 000017
【図１６】
2013004620.tif 000018
【図１７】
2013004620.tif 000019
【図１８】
2013004620.tif 000020
【図１９】
2013004620.tif 000021
【図２０】
2013004620.tif 000022
【図２１】
2013004620.tif 000023
【図２２】
2013004620.tif 000024
【図２３】
2013004620.tif 000025
【図２４】
2013004620.tif 000026
【図２５】
2013004620.tif 000027
【図２６】
2013004620.tif 000028
【図２７】
2013004620.tif 000029
【図２８】
2013004620.tif 000030
【図２９】
2013004620.tif 000031
【図３０】
2013004620.tif 000032