(57)【要約】【課題】力率改善（ＰＦＣ）機能と出力安定化機能と瞬停補償機能とを併せ持つ１段構成の絶縁型コンバータにより、高効率で小型のスイッチング電源を提供する。【解決手段】入力される交流電力を整流するダイオードブリッジ２の直流側に瞬停補償用のコンデンサ４を備え、非停電時にスイッチング素子５ａを制御することで力率改善を行う際に生じる絶縁トランス９の３次巻線Ｎ３からの電力によってコンデンサ４を昇圧充電しておき、停電を検出してコンデンサ４に蓄積したエネルギーを絶縁トランス９を介して絶縁された２次側に送出するときのスイッチング素子５ａの駆動周波数を、コンデンサ４の昇圧率に応じて非停電時の駆動周波数よりも大きくする。【選択図】図２
2013251938.tif 000002
【特許請求の範囲】
【請求項１】
入力される交流電力を整流する整流手段と、
少なくとも１次巻線と２次巻線と３次巻線とを有する絶縁トランスと、
前記２次巻線に接続され、前記交流電力と絶縁された直流電力を平滑して出力する平滑手段と、
前記整流手段の直流側端子と前記１次巻線との間に接続された第１のスイッチング素子と、
前記第１のスイッチング素子を制御して、前記入力される交流電力の力率を改善する力率改善制御手段と、
前記整流手段の直流側端子に接続された、電荷蓄積手段及び前記電荷蓄積手段の放電を阻止するように前記電荷蓄積手段に直列接続された第３のスイッチング素子と、
前記３次巻線からの電力によって前記電荷蓄積手段を昇圧充電する充電回路と、
前記交流電力の停電を検出する停電検出手段と、
前記停電検出手段が前記交流電力の停電を検出した場合は、前記第３のスイッチング素子を制御して、予め前記電荷蓄積手段に蓄積した電荷を、前記絶縁トランスを介して前記絶縁された直流出力側に放電させ、このとき前記第１のスイッチング素子の駆動周波数を、前記交流電力の停電が検出されていない通常時の駆動周波数の略（前記電荷蓄積手段の充電完了時電圧／前記交流電力の最大電圧）倍以上に上げる充放電制御手段と、
を備えることを特徴とするスイッチング電源。
【請求項２】
請求項１に記載のスイッチング電源において、
前記充電回路は、
前記３次巻線の入力端子に接続されたダイオードと、
前記ダイオードと前記３次巻線との直列対に並列接続されたコンデンサと、
前記コンデンサと前記電荷蓄積手段との間に接続されたコイルと、
を有してなることを特徴とするスイッチング電源。
【請求項３】
請求項１または請求項２に記載のスイッチング電源において、
前記充電回路と前記電荷蓄積手段との間に接続される第４のスイッチング素子を備え、
前記充放電制御手段は、
前記交流電力の入力電圧が所定の電圧よりも高い場合は、前記第３のスイッチング素子を停止し、前記第４のスイッチング素子を制御して前記電荷蓄積手段の電圧が設定値になるまで充電し、
前記交流電力の入力電圧が所定の電圧よりも低い場合は、前記第４のスイッチング素子を停止し、前記第３のスイッチング素子を制御して、予め前記電荷蓄積手段に蓄積した電荷を、前記絶縁トランスを介して前記絶縁された直流出力側に放電させ、このとき前記第１のスイッチング素子の駆動周波数を、前記交流電力の停電が検出されていない通常時の駆動周波数の略（前記電荷蓄積手段の充電完了時電圧／前記交流電力の最大電圧）倍以上に上げる
ことを特徴とするスイッチング電源。
【請求項４】
入力される交流電力を整流する整流手段と、
少なくとも１次巻線と２次巻線と３次巻線とを有する絶縁トランスと、
前記２次巻線に接続され、前記交流電力と絶縁された直流電力を平滑して出力する平滑手段と、
前記整流手段の直流側端子に直列に接続された第１のスイッチング素子及び第２のスイッチング素子と、
前記第１のスイッチング素子または前記第２のスイッチング素子に並列に接続された、前記１次巻線と共振コンデンサとからなる直列共振回路と、
前記第１のスイッチング素子及び前記第２のスイッチング素子を制御して、前記入力される交流電力の力率を改善する力率改善制御手段と、
前記整流手段の直流側端子に接続された、電荷蓄積手段及び前記電荷蓄積手段の放電を阻止するように前記電荷蓄積手段に直列接続された第３のスイッチング素子と、
前記３次巻線からの電力によって前記電荷蓄積手段を昇圧充電する充電回路と、
前記交流電力の停電を検出する停電検出手段と、
前記停電検出手段が前記交流電力の停電を検出した場合は、前記第３のスイッチング素子を制御して、予め前記電荷蓄積手段に蓄積した電荷を、前記絶縁トランスを介して前記絶縁された直流出力側に放電させ、このとき前記第１のスイッチング素子及び前記第２のスイッチング素子の駆動周波数を、前記交流電力の停電が検出されていない通常時の駆動周波数の略（前記電荷蓄積手段の充電完了時電圧／前記交流電力の最大電圧）倍以上に上げる充放電制御手段と、
を備えることを特徴とするスイッチング電源。
【請求項５】
請求項４に記載のスイッチング電源において、
前記充電回路は、
前記３次巻線の入力端子に接続された少なくとも一つ以上のダイオードと、
正極側が前記少なくとも一つ以上のダイオードのカソードと接続され、負極側が前記３次巻線の接地点と接続されたコンデンサと、
前記コンデンサと前記電荷蓄積手段との間に接続されたコイルと、
を有してなることを特徴とするスイッチング電源。
【請求項６】
請求項４または請求項５に記載のスイッチング電源において、
前記充電回路と前記電荷蓄積手段との間に接続される第４のスイッチング素子を備え、
前記充放電制御手段は、
前記交流電力の入力電圧が所定の電圧よりも高い場合は、前記第３のスイッチング素子を停止し、前記第４のスイッチング素子を制御して前記電荷蓄積手段の電圧が設定値になるまで充電し、
前記交流電力の入力電圧が所定の電圧よりも低い場合は、前記第４のスイッチング素子を停止し、前記第３のスイッチング素子を制御して、予め前記電荷蓄積手段に蓄積した電荷を、前記絶縁トランスを介して前記絶縁された直流出力側に放電させ、このとき前記第１のスイッチング素子及び前記第２のスイッチング素子の駆動周波数を、前記交流電力の停電が検出されていない通常時の駆動周波数の略（前記電荷蓄積手段の充電完了時電圧／前記交流電力の最大電圧）倍以上に上げる
ことを特徴とするスイッチング電源。
【請求項７】
請求項１から請求項６のいずれか一項に記載のスイッチング電源を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流入力と絶縁された直流出力を得るとともに、交流入力の力率を改善するスイッチング電源に関する。
【背景技術】
【０００２】
商用交流電源（交流電力）から整流・平滑を行って直流出力を得るためには、ダイオードブリッジと平滑コンデンサとを用いる構成が最も単純である。しかし、この構成では、電源電圧のピーク付近にしか入力電流が通流しない、いわゆるコンデンサインプット形の整流回路となり、力率の低下や入力高調波の増大をもたらす。入力高調波の問題は国際規格で規制されており、入力電力に応じた対策が必要となっている。この動きに対し、力率改善（ＰＦＣ：Power Factor Correction）コンバータ、あるいは高力率コンバータと称する各種回路方式のコンバータが提案されている。
【０００３】
このうち最も一般的な回路方式は昇圧形ＰＦＣコンバータと称する回路方式である。これは、交流を整流するダイオードブリッジの正極側と負極側との間にコイルとスイッチとの直列対を接続し、コイルとスイッチとの接続点に昇圧ダイオードのアノード側を接続し、昇圧ダイオードのカソード側を出力平滑コンデンサの高電圧側に接続し、出力平滑コンデンサの低電圧側とダイオードブリッジの負極側とを接続した構成の回路である。しかし、この回路方式のＰＦＣコンバータは絶縁機能を持たず、また昇圧形であることから、直流２４Ｖや１２Ｖといった電圧を得るためには、ＰＦＣコンバータの後段に絶縁トランスを有する絶縁形ＤＣ−ＤＣ（Direct current to Direct current）コンバータを接続し、所望の直流電圧に変換する必要がある。従来のこのようなコンバータの２段構成では、直流電圧を得るまでに２つの変換回路を通過することから、総合変換効率が低く、省エネルギーの観点で課題があった。
【０００４】
これに対して、特許文献１には、１段構成のコンバータに力率改善機能と絶縁機能と出力安定化機能とを併せ持たせたほか、瞬停補償機能をも備えたスイッチング電源が開示されている。このスイッチング電源は、整流ダイオードブリッジの直流出力側と絶縁トランスの１次側との間に瞬停補償用の電荷蓄積手段を備えており、アクティブクランプ方式のフライバックコンバータをベースとするものである。これは、スイッチング素子を高速に制御して絶縁トランスを不連続モードで動作させることで力率改善を実現するものであり、力率改善機能を持つ絶縁形コンバータの回路方式として幾つかの種類が提案されている。
【０００５】
また、特許文献１では、瞬停補償用の電荷蓄積手段を昇圧することでコンデンサの容量を抑制する動作が提案されているが、その際のスイッチング素子の駆動周波数の詳細については明らかにされていない。すなわち、電荷蓄積手段を昇圧充電すると、瞬停補償時に電荷蓄積手段から絶縁トランスに流れる電流が過大となる可能性があるが、その対策は示されていない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１７８５２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
前記の１段構成の力率改善コンバータにおいては、力率改善制御の影響で入力電力が入力電圧波形に相関した波形となり、そのまま出力となる絶縁トランスの２次側に送出される。一方、負荷が要する電力は入力波形とは無関係であるから、例えば負荷側で最大出力が続くと、入出力電力の差分が出力電圧に反映されることとなり、出力電圧リップルの発生が避けられない。これを軽減するには出力コンデンサの容量を大きくすればよいが、機能やコストを勘案すると、大容量化には限界がある。さらに入力電力特性を観察すると、短時間ではあるが、入力交流電圧が０Ｖとなるいわゆるゼロクロスの前後に、入力電力がほぼ０となる期間があり、出力電圧が低下する要因となっている。このような入力電力特性の不均一性及び出力特性との独立性により、前記の１段構成の力率改善コンバータでは、原理的に出力電圧リップルを完全に抑制することは困難なため、出力コンデンサ容量の大容量化などで許容リップル内に収まるように対応するしかなかった。
【０００８】
また、特許文献１に記載の１段構成の力率改善コンバータでは、瞬停補償用に１次側に備えるコンデンサの容量低減の方策として、瞬停補償容量を昇圧する回路構成が提案されている。提案されているアクティブクランプ方式の動作では、絶縁トランスの入力電流を制御するスイッチング素子Ｑ１の駆動周波数は一定で、オン期間の時間比率を変動させて入力電力を制御している。すなわち、入力電圧Ｖｉｎと絶縁トランスの１次側のインダクタンスＬ１及びオン時間ｔとによって、スイッチング素子Ｑ１の電流ＩＱ１は、
ＩＱ１＝Ｖｉｎ／Ｌ１・ｔ
で表されることになる。従って、瞬停補償用のコンデンサの印加電圧を大幅に昇圧すると、瞬停補償動作時の入力電流が過大となって素子を破壊したり、あるいは絶縁トランスの磁気飽和を起こしたりするなど、故障や誤動作の原因となる可能性が大きい。その回避策としては、瞬停時の補償動作のために、より高耐圧な部品を採用するか、絶縁トランスのコア容量を大きくすることが考えられるが、いずれもコスト増要因となる。制御的な対応として、電流レベルを抑制するためにオン時間比率を下げてオン時間ｔを短くすることも対策となり得るが、オン時間を縮小した残りの期間をデッドタイムとすると、浮遊電位となる接点の電位が振動して、低損失なスイッチング条件が失われるため、効率が低下するという問題が発生する。
【０００９】
前記のような瞬停補償用のコンデンサのエネルギーを利用する場合に生じる問題は、アクティブクランプ方式のフライバックコンバータに留まらず、電流共振方式を用いたスイッチング電源の１次側に瞬停補償用のコンデンサを備える場合についても共通の課題である。
【００１０】
本発明は、前記の課題を解決するためになされたものであり、出力安定化機能と瞬停補償機能とを併せ持つ高効率で小型のスイッチング電源を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記の目的を達成するために、本発明に係るスイッチング電源は、入力される交流電力を整流する整流手段と、少なくとも１次巻線と２次巻線と３次巻線とを有する絶縁トランスと、前記２次巻線に接続され、前記交流電力と絶縁された直流電力を平滑して出力する平滑手段と、前記整流手段の直流側端子と前記１次巻線との間に接続された第１のスイッチング素子と、前記第１のスイッチング素子を制御して、前記入力される交流電力の力率を改善する力率改善制御手段と、前記整流手段の直流側端子に接続された、電荷蓄積手段及び前記電荷蓄積手段の放電を阻止するように前記電荷蓄積手段に直列接続された第３のスイッチング素子と、前記３次巻線からの電力によって前記電荷蓄積手段を昇圧充電する充電回路と、前記交流電力の停電を検出する停電検出手段と、前記停電検出手段が前記交流電力の停電を検出した場合は、前記第３のスイッチング素子を制御して、予め前記電荷蓄積手段に蓄積した電荷を、前記絶縁トランスを介して前記絶縁された直流出力側に放電させ、このとき前記第１のスイッチング素子の駆動周波数を、前記交流電力の停電が検出されていない通常時の駆動周波数の略（前記電荷蓄積手段の充電完了時電圧／前記交流電力の最大電圧）倍以上に上げる充放電制御手段と、を備えるものとした。
【発明の効果】
【００１２】
本発明によれば、出力安定化機能と瞬停補償機能とを併せ持つ高効率で小型のスイッチング電源を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態のスイッチング電源の主な要素の電圧、電流、電力の動作波形を示す図である。
【図２】第１実施形態のスイッチング電源の構成を示す回路図である。
【図３】第１実施形態のスイッチング電源の制御回路の概略構成を示すブロック図である。
【図４】第１実施形態のスイッチング電源の演算器の入出力信号を示すブロック図である。
【図５Ａ】第１実施形態のスイッチング電源の定常時動作において、Ｑ１がオン状態のときの電流経路を示す図である。
【図５Ｂ】第１実施形態のスイッチング電源の定常時動作において、Ｑ１がターンオフ状態のときの電流経路を示す図である。
【図５Ｃ】第１実施形態のスイッチング電源の定常時動作において、Ｑ２とＱ４とがオン状態のときの電流経路を示す図である。
【図５Ｄ】第１実施形態のスイッチング電源の定常時動作において、Ｑ２とＱ４とがターンオフ状態のときの電流経路を示す図である。
【図６】第１実施形態のスイッチング電源の定常時動作の動作波形を示す図である。
【図７Ａ】第２実施形態のスイッチング電源の動作状態が期間Ａから期間Ｂに切り替わるときの、ゲート制御信号と電圧及び電流変動の推移を示す図である。
【図７Ｂ】第２実施形態のスイッチング電源の動作状態が期間Ｂから期間Ａに切り替わるときの、ゲート制御信号と電圧及び電流変動の推移を示す図である。
【図８】第３実施形態のスイッチング電源の主な要素の電圧、電流、電力の動作波形を示す図である。
【図９】第３実施形態のスイッチング電源の構成を示す回路図である。
【図１０Ａ】第３実施形態のスイッチング電源の定常時動作おいて、Ｑ１がオン状態のときの電流経路を示す図である。
【図１０Ｂ】第３実施形態のスイッチング電源の定常時動作において、Ｑ１がターンオフ状態のときの電流経路を示す図である。
【図１０Ｃ】第３実施形態のスイッチング電源の定常時動作において、Ｑ２がオン状態のときの電流経路を示す図である。
【図１０Ｄ】第３実施形態のスイッチング電源の定常時動作において、Ｑ２がターンオフ状態のときの電流経路を示す図である。
【図１１】第３実施形態のスイッチング電源の定常時動作の動作波形を示す図である。
【図１２Ａ】第４実施形態のスイッチング電源の動作状態が期間Ａから期間Ｂに切り替わるときの、ゲート制御信号と電圧及び電流変動の推移を示す図である。
【図１２Ｂ】第４実施形態のスイッチング電源の動作状態が期間Ｂから期間Ａに切り替わるときの、ゲート制御信号と電圧及び電流変動の推移を示す図である。
【図１３】第５実施形態のスイッチング電源の基板の実装図である。
【図１４】第５実施形態のスイッチング電源の基板を電子機器に装着した例を示す図である。
【図１５】従来のスイッチング電源の主な要素の電圧、電流、電力の動作波形を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明を実施するための形態（以下、本実施形態という。）につき適宜図面を参照して説明するが、本発明の実施の態様は本実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において各種の変形が可能である。
【００１５】
以下の実施形態では、本発明に係るスイッチング電源を厚さ１０ｍｍ以下にすることで、このスイッチング電源を内蔵する液晶テレビやプラズマテレビのセット厚みの薄型化に貢献する例について述べる。
【００１６】
［第１実施形態］
本発明の第１実施形態につき、図１〜図６、及び図１５を用いて説明する。
【００１７】
≪回路図≫
図２は、本発明に係る第１実施形態のスイッチング電源の構成を示す回路図である。図２において、交流電源１から供給される交流電力は、ダイオードブリッジ２によって全波整流され、ダイオードブリッジ２の出力電圧は、図１に示す全波整流電圧Ｖａｃとなる。また、ダイオードブリッジ２の直流側の正負端子間には、入力コンデンサ１６（Ｃｉｎ）が接続される。入力コンデンサ１６は入力フィルタ用であり、容量は数μＦである。ダイオードブリッジ２と入力コンデンサ１６との間の入力電流Ｉｓｎｓが、電流計測器１４によって計測される。
【００１８】
また、ダイオードブリッジ２と入力コンデンサ１６に対して並列に、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）５ｃ（Ｑ３）と瞬停補償コンデンサ４（Ｃｔｋ）との直列対が接続される。パワーＭＯＳＦＥＴ５ｃは、ＮチャンネルのパワーＭＯＳＦＥＴであり、ソースが入力コンデンサ１６の正極側に、ドレインが瞬停補償コンデンサ４に接続され、瞬停補償コンデンサ４の放電を阻止する向きとなっている。瞬停補償コンデンサ４は瞬停補償用のコンデンサであり、その容量は瞬停補償時間により変わるが、１００μＦ〜１０００μＦ程度を想定している。
【００１９】
また、絶縁トランス９（Ｔｒ）の１次巻線Ｎ１とパワーＭＯＳＦＥＴ５ａ（Ｑ１）との直列対が、入力コンデンサ１６と並列に接続される。このとき、１次巻線Ｎ１の巻き始め（図２の黒丸印側）は入力コンデンサ１６の正極側と接続される。さらに、コンデンサ８（Ｃｃ）とパワーＭＯＳＦＥＴ５ｂ（Ｑ２）との直列対が、絶縁トランス９の１次巻線Ｎ１の両端に接続される。このとき、パワーＭＯＳＦＥＴ５ａのドレインとパワーＭＯＳＦＥＴ５ｂのソースとが接続される。
【００２０】
絶縁トランス９の２次巻線Ｎ２の巻き終わり側にはダイオード１０ａ（Ｄ１）のアノードが接続され、ダイオード１０ａのカソードと２次巻線Ｎ２の巻き始めの間に出力平滑コンデンサ１１（Ｃｏ）が接続される。出力平滑コンデンサ１１には負荷１２が並列接続される。
【００２１】
さらに、絶縁トランス９の３次巻線Ｎ３に瞬停補償コンデンサ４を充電するための充電回路１５が接続され、瞬停補償コンデンサ４の負極側と充電回路１５の出力端のうち電流の吸い込み口にあたる端子との間に、パワーＭＯＳＦＥＴ５ｄ（Ｑ４）が接続される。このときパワーＭＯＳＦＥＴ５ｄのドレインは瞬停補償コンデンサ４の負極側に、ソースは充電回路１５側に接続される。パワーＭＯＳＦＥＴ５ｄは、ＮチャンネルのパワーＭＯＳＦＥＴであり、充電回路１５による瞬停補償コンデンサ４への充電電流を制御する。
【００２２】
充電回路１５においては、３次巻線Ｎ３の巻き終わり側にはダイオード１０ｃのアノードが接続され、カソードと３次巻線Ｎ３の巻始め側との間に平滑コンデンサ４８が接続され、さらにダイオード１０ｃのカソードと瞬停補償コンデンサ４の正極側との間にコイル４９が接続され、３次巻線Ｎ３の巻始め側はパワーＭＯＳＦＥＴ５ｄのソースと接続される。これにより、１次巻線Ｎ１と３次巻線Ｎ３との巻線比によって決まる電圧まで、充電回路１５中の平滑コンデンサ４８に蓄積される電荷が、パワーＭＯＳＦＥＴ５ｄの制御によって瞬停補償コンデンサ４に充電される。
【００２３】
ここでは、絶縁トランス９の２次側の負荷１２への供給電圧は２４Ｖであるものとし、負荷１２としては液晶テレビのバックライト、論理回路、チューナなどを想定しているので、実際にはそれぞれインバータやＤＣ・ＤＣコンバータを介して負荷に接続される。このため、出力電圧Ｖｏｕｔの精度は負荷が直接接続される構成よりも緩く設定することが可能であり、本実施形態における精度は±１０％程度である。
【００２４】
パワーＭＯＳＦＥＴ５ａ〜５ｄ（Ｑ１〜Ｑ４）の各ゲートは、コントローラ５１からの制御信号をそれぞれドライバ２９ａ〜２９ｄに入力して得られる出力によって駆動される。このうち、特にパワーＭＯＳＦＥＴ５ａ，５ｂを駆動する２つのゲート制御信号は、駆動周波数ｆのＰＷＭ（Pulse Width Modulation）信号で構成され、本実施形態においては入力電圧と負荷１２の状態とにより、駆動周波数ｆが制御される。
【００２５】
なお、本実施形態では、スイッチング素子としてパワーＭＯＳＦＥＴを用いたが、電流容量や電圧の条件によってはＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いてもよい。また、ダイオードを含め、ＳｉＣ（Silicon Carbide）を素材としたパワーデバイスを用いることも好適である。
【００２６】
≪制御回路ブロック≫
図３は、第１実施形態のスイッチング電源の制御回路の概略構成を示すブロック図である。図３に示すように、本実施形態の検出系では、少なくとも入力電圧Ｖｉｎ（もしくは全波整流電圧Ｖａｃ）（図１、図２参照）と、整流後の入力電流Ｉｓｎｓ（図１、図２参照）と、出力電圧Ｖｏｕｔ（図１、図２参照）と、瞬停補償コンデンサ４の電圧（瞬停補償容量電圧Ｖｔｋ）（図１、図２参照）との４つの値を取得して用いている。
【００２７】
このうち、電圧系の値は応答に時間的なマージンがあるため、制御サイクルの数回に１度のように間引いて取得するものとしてもよいが、電流については可能な限り短いサイクルで取得することが重要で、少なくとも２回に１回は取得することが望ましい。
【００２８】
前記の各取得値は、コントローラ５１（図２、図４参照）内部で演算し、第１〜第４の４つのスイッチング素子Ｑ１〜Ｑ４をそれぞれ制御するパルス幅制御信号（ＰＷＭ信号）を出力する。これらの出力信号は、直接またはドライバＩＣなどを用いて間接的に、パワーＭＯＳＦＥＴ５ａ〜５ｄ（Ｑ１〜Ｑ４）のゲート端子に印加され、図２の回路のスイッチング動作が行われる。
【００２９】
≪制御フロー≫
スイッチング電源の制御方法にはデジタル制御とアナログ制御とがあるが、以下ではアナログ回路で構成した場合を例に、その基本的な制御フローを図３を参照して説明する。図３において、入力電圧Ｖｉｎは商用交流である交流電源１の電圧であり、これが停電検出器２１に入力される。停電検出器２１の出力はスイッチ１９ａ及び乗算器２２ｄに接続される。
【００３０】
出力電圧Ｖｏｕｔは、アンプ２０ａ及びアンプ２０ｂの反転入力に接続される。アンプ２０ａ及びアンプ２０ｂの非反転入力には、出力電圧指令値が入力される。アンプ２０ａの出力は乗算器２２ａに接続される。乗算器２２ａには全波整流電圧Ｖａｃも入力される。そして乗算器２２ａの出力はアンプ２０ｃの非反転入力に接続される。アンプ２０ｃの反転入力には整流後の入力電流Ｉｓｎｓを電圧に変換した信号が入力される。アンプ２０ｃの出力は、スイッチ１９ａの一方の入力端子に接続される。
【００３１】
また、アンプ２０ｂの出力は、スイッチ１９ａのもう一方の入力端子に接続される。スイッチ１９ａは、このようにアンプ２０ｂとアンプ２０ｃとの出力を、停電検出器２１の出力に応じて切り替えるもので、定常時（通電時）と停電時の動作を切り替える働きを有する。
【００３２】
また、スイッチ１９ａの出力端子は、ＰＷＭコンパレータ２７ａの正入力に接続される。このＰＷＭコンパレータ２７ａの負入力には、三角波発生器２５が接続される。なお、図３では三角波発生器２５を「三角波」と表記し、ＰＷＭコンパレータ２７ａを「ＰＷＭ ＣＭＰ」と表記している。
【００３３】
三角波発生器２５には乗算器２２ｄの出力が接続されており、停電あるいは全波整流電圧Ｖａｃが参照電圧以下となってコンパレータ２７ｃの出力がある場合に、三角波の傾きを変化させて、ドライバ２９ａと２９ｂとを介してスイッチング素子Ｑ１とＱ２との駆動周波数ｆを制御する。
【００３４】
ＰＷＭコンパレータ２７ａの出力は、ドライバ２９ａを介してスイッチング素子Ｑ１、すなわちパワーＭＯＳＦＥＴ５ａのゲートに接続される。また、ＰＷＭコンパレータ２７ａの出力は、ＮＯＴ回路２８及びドライバ２９ｂを介してスイッチング素子Ｑ２、すなわちパワーＭＯＳＦＥＴ５ｂのゲートに接続される。さらに、ＰＷＭコンパレータ２７ａの出力は、停電検出器２１の出力とともに乗算器２２ｂに接続され、乗算器２２ｂの出力がドライバ２９ｃに入力される。そしてドライバ２９ｃの出力は、スイッチング素子Ｑ３、すなわちパワーＭＯＳＦＥＴ５ｃのゲートに接続される。これにより、スイッチング素子Ｑ１とスイッチング素子Ｑ２とは、互いに排他的にスイッチング動作を行う。また、停電時あるいはゼロクロス付近においては、スイッチング素子Ｑ３はスイッチング素子Ｑ１に同期してスイッチング動作を行う。
【００３５】
瞬停補償コンデンサ４の電圧である瞬停補償容量電圧Ｖｔｋは、コンパレータ２７ｂの正入力に接続され、同じく負入力に接続される参照電圧の上限値（瞬停補償容量電圧上限値Ｖｔｋ＿ｌｉｍ）と比較される。そして、上限値以下であれば、その出力を乗算器２２ｃに入力することで、ドライバ２９ｄがスイッチング素子Ｑ４、すなわちパワーＭＯＳＦＥＴ５ｄのゲートに、スイッチング素子Ｑ２と同位相のパルス信号を出力する。
【００３６】
なお、デジタル制御であれば、停電検出信号は入力電圧Ｖｉｎ（もしくは全波整流電圧Ｖａｃ）の値を判定して生成することが可能であり、その方がより回路を簡略化できる。
【００３７】
≪演算器≫
図４は、第１実施形態のスイッチング電源の演算器の入出力信号を示すブロック図である。図４に示すように、演算器、つまりコントローラ５１には、入力電圧Ｖｉｎ（もしくは全波整流電圧Ｖａｃ）、整流後の入力電流Ｉｓｎｓ、出力電圧Ｖｏｕｔ、及び瞬停補償容量電圧Ｖｔｋの各信号が入力され、それらの情報を基にコントローラ５１が状況、状態を判断して各スイッチング素子Ｑ１〜Ｑ４のスイッチング動作を制御するパルス幅制御波形を決定して出力する。
【００３８】
図４で示した演算器、つまりコントローラ５１は、図３で示した制御回路の一部である。コントローラ５１を構成するコントローラＩＣには、ＦＰＧＡ（Field-Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）、ＤＳＰ（Digital Signal Processor）などを用いてもよいし、安価なマイコンを用いることも可能である。
【００３９】
実際の製品（部品）としてのコントローラＩＣは様々なものがあり、内蔵される機能は様々である。コントローラＩＣ（コントローラ５１）として、どのようなＩＣの部品を用いるかにより、図３の制御回路におけるコントローラ５１の担当する機能は異なり、それとともに図４における制御回路ブロックの構成は異なるものとなる。
【００４０】
例えば、図４における出力電圧Ｖｏｕｔや入力電圧Ｖｉｎなどの入力信号は、何らかの検出回路で検出するが、入力部にＡＤＣ（Analog to Digital Converter：アナログ・デジタル変換器）を内蔵するコントローラＩＣであれば検出したアナログ信号を直接入力し、ＡＤＣを内蔵していないコントローラＩＣであれば外部に別途備えたＡＤＣによってデジタル信号に変換した結果の信号を入力する構成となる。
【００４１】
また、後記するように、本発明では、入力電圧が高く十分な入力電流が得られる位相と、入力電圧が低く入力電流が殆ど得られない位相（いわゆるゼロクロス付近）とで動作条件を切り替えるので、デジタル制御とするのが好適である。デジタル制御では、コントローラ５１に内蔵される演算処理部が制御プログラムを実行することによって、各検出値に応じて図３で説明したような各ゲートの制御信号を出力する。
【００４２】
≪スイッチング電源の動作≫
以上、本実施形態のスイッチング電源の回路構成について説明したところで、次に、商用交流の入力電圧と入力電流（電力）との関係と、スイッチング電源の具体的な駆動法について、図１及び比較のための図１５を用いて説明する。
【００４３】
始めに定常時の動作について説明する。定常時には５０Ｈｚあるいは６０Ｈｚの商用交流の入力電圧Ｖｉｎ（１００ＶＡＣ）に対して、ダイオードブリッジ２の整流手段によって全波整流された全波整流電圧Ｖａｃが入力コンデンサ１６に伝達される。ここで、図４に説明したような処理に従って、入力高調波の規格を満足させるための力率改善を実施すると、整流後の入力電流波形は、概ね図１の入力電流Ｉｉｎのような略正弦波状の波形となるように制御できる。なお、商用交流の周期は５０Ｈｚまたは６０Ｈｚであるため、図１の横軸のスケールは最大で４０〜５０ｍｓのオーダーである。
【００４４】
電力は電圧と電流との積で表されることから、整流後の入力電力波形もまた、図１の入力電力Ｐｉｎのような略正弦波状の波形を示す。つまり、入力電圧Ｖｉｎの絶対値が小さい領域において、入力電力Ｐｉｎが０となるか、極めて小さくなる位相が存在する。
【００４５】
以下、定常時において入力電圧Ｖｉｎの絶対値が比較的大きく、入力電力Ｐｉｎ≠０の期間を期間Ａ、入力電圧Ｖｉｎの絶対値が小さく、０Ｖを通過するいわゆるゼロクロス近傍の入力電力Ｐｉｎ＝０の期間を期間Ｂ、そして停電検出時の出力電圧補償動作を行う期間を期間Ｃと称することとして説明を続ける。
【００４６】
なお、実際には、期間Ａと期間Ｂとの境界は動作条件により変動の余地があり、厳密に規定しうるものではないため、全波整流後の入力電圧波形である全波整流電圧Ｖａｃに任意の閾値を設定し、その閾値との比較によって期間Ａか期間Ｂかを判定するのが現実的である。また、検出時の動作条件や応答時間を考慮して、全波整流電圧Ｖａｃが増加時と減少時とでは前記閾値が別の値となるようにヒステリシス特性を持たせることも可能である。
【００４７】
１次側から２次側に送出される送出電力Ｐｔの波形は、期間Ｂに瞬停補償コンデンサ４からの補償動作を行わない場合は、入力電力Ｐｉｎとほぼ一致する（図１５）。そのため、期間Ｂの送出電力Ｐｔが０となってしまい、出力電圧リップルが増大することになる。
【００４８】
この出力電圧リップルの増大を回避すべく、本実施形態では期間Ｂにスイッチング素子Ｑ３となるパワーＭＯＳＦＥＴ５ｃをオンすることで、１次側から２次側へ瞬停補償コンデンサ４に蓄積したエネルギーを送出するための制御を行う。
【００４９】
ここで、期間Ａと期間Ｂとの電流を供給する際のスイッチング素子Ｑ１のオン時間が共にｔ１であるとすると、期間Ａの最大電流ｉａ及び期間Ｂの最大電流ｉｂはそれぞれ、全波整流電圧Ｖａｃの最大値をＶ１（＝１４１Ｖ）、瞬停補償コンデンサ４（Ｃｔｋ）の充電設定電圧をＶ２とし、絶縁トランス９の１次巻線Ｎ１のインダクタンスをＬ１とするとき、
ｉａ＝Ｖ１／Ｌ１・ｔ１
ｉｂ＝Ｖ２／Ｌ１・ｔ１
の式で表される。
【００５０】
ところで、瞬停補償コンデンサ４（Ｃｔｋ）の電圧は、３次巻線Ｎ３に接続される充電回路１５によって、定常的に上限となる充電設定電圧Ｖ２（ここでは２２０Ｖとする）に保持されているため、
ｉｂ＝（Ｖ２／Ｖ１）・ｉａ
となる。前記の仮定により、
Ｖ２／Ｖ１＝２２０／１４１＝１．５６
であるから、期間Ｂでは期間Ａの最大電流の約１．５６倍の電流が生じることとなる。その結果、絶縁トランス９の磁気飽和を引き起こしたり、スイッチング素子の破壊や誤動作を引き起こしたりするおそれがある。
【００５１】
この問題を回避するためには、期間Ｂでのスイッチング素子Ｑ１のオン時間が短縮されて最大電流レベルが期間Ａと同等となるように、ＰＷＭ制御の駆動周波数ｆｂを、期間Ａでの駆動周波数ｆａの（Ｖ２／Ｖ１）倍以上とすればよい。なお、回路の構成部品の素子耐性には数十％の動作マージンを見込んでおり、また動作上デッドタイムというオン時間比率に組み込めない期間が含まれることから、駆動周波数の倍率は必ずしも厳密でなくとも良い。
【００５２】
例えば、期間Ａの駆動周波数が１００ｋＨｚのシステムでは１周期あたりの時間が１０μｓとなるが、ＯＮ／ＯＦＦ各０．５μｓのデッドタイムがある場合には、オン時間比率は最大でも９０％を超えることがない。素子特性から、デッドタイムは駆動周波数にあまり依存しないため、駆動周波数を増大させることは実効的なオン時間比率の低下に相当する。
【００５３】
一方、素子耐圧的には駆動周波数をさらに増大させれば電流はより小さくなって安全であるが、逆にスイッチング回数が増えることによる損失増のためにエネルギー効率が低下する。以上のことから、期間Ｂの駆動周波数ｆｂは、基準となる期間Ａの駆動周波数ｆａの（Ｖ２／Ｖ１）倍±２０％を目安とする範囲に制御することが望ましいと考えられる。
【００５４】
本実施形態のスイッチング電源においては、１次側から２次側への送出電力Ｐｔは、図１に示すように、期間Ｂで補償されたエネルギーによって期間Ｂにおける０となる期間がなくなる一方、この補償動作で消費したエネルギーを、期間Ａの途中でスイッチング素子Ｑ４を制御して３次巻線Ｎ３からの出力により瞬停補償コンデンサＣｔｋに再充電を行い、再び充電設定電圧Ｖ２まで充電してから状態を保持するため、ピーク付近がやや削られたような波形となる。結果として、送出電力Ｐｔが平準化され、出力電圧リップルが抑えられるので、出力平滑コンデンサ１１の容量値を小さくすることが可能となる。
【００５５】
次に、期間Ｃとなる瞬停（瞬間停電）発生時の動作について説明する。瞬停が発生して停電検出器２１（図３）の出力がハイ（Ｈｉｇｈ）となる状態では、入力電圧Ｖｉｎ、入力電流Ｉｉｎ、入力電力Ｐｉｎは、図１の期間Ｃに示すように、いずれも０となるため、前記した期間Ｂと同じようにスイッチング素子Ｑ３をオンすることで瞬停補償コンデンサＣｔｋからエネルギーを供給し、出力電圧Ｖｏｕｔが一定となるように制御を行う。
【００５６】
この間、瞬停補償コンデンサＣｔｋの電圧は一貫して減少するため、電源復帰後は期間Ａの間に３次巻線Ｎ３からの充電を行う。なお、瞬停期間の補償エネルギー量が大きく、上限電圧に到達する前に期間Ｂを迎えた場合は、一旦スイッチング素子Ｑ４をオフして充電は停止した状態で、スイッチング素子Ｑ３を制御して電力送出を行い、再び期間Ａを迎えてから、充電を再開するものとする。すなわち、スイッチング素子Ｑ３とＱ４のオン期間は互いに排他的となるように制御し、瞬停補償コンデンサＣｔｋに充電する際はスイッチング素子Ｑ４をオンし、瞬停補償コンデンサＣｔｋから放電する際はスイッチング素子Ｑ３をオンして、充放電期間が重複しないようにする必要がある。
【００５７】
＜定常時の回路動作＞
次に、定常時の回路動作の詳細について、回路図と動作波形図を参照して説明する。
【００５８】
（期間Ａ・高入力電圧時）
始めに、定常時の期間Ａにおける基本的なスイッチング周期毎の動作について、図５及び図６を参照して説明する。スイッチング周波数は数十ｋＨｚ〜２００ｋＨｚ程度の範囲が目安であり、仮に期間Ａの駆動周波数を１００ｋＨｚとすれば、図６の動作波形図の横軸は１０数μｓの時間を表している。
【００５９】
図５Ａ〜５Ｄは、第１実施形態のスイッチング電源の定常時動作の電流経路を模式的に表した図であり、入力コンデンサ１６（Ｃｉｎ、図２）をＣｉｎという名称の可変電圧源で表記している。
【００６０】
図５Ａには、定常時（図１の期間Ａ）において、スイッチング素子Ｑ１がオンしているときの電流の流れを示している。期間Ａ（図１）では、ダイオードブリッジ２（図２）の出力に相当する全波整流電圧Ｖａｃ（図１、図２）が大きいため、スイッチング素子Ｑ２がオフの状態でスイッチング素子Ｑ１をオンすることにより、電流は可変電圧源Ｃｉｎから絶縁トランスＴｒ（９、図２）の１次巻線（Ｎ１、図２）を介してスイッチング素子Ｑ１に流れる。このとき絶縁トランスＴｒは励磁されるが、ダイオードＤ１（１０ａ、図２）によってブロックされる方向であるので、２次巻線（Ｎ２、図２）には電流が流れず、２次側には電力は伝達されない。その代わりに、出力平滑コンデンサＣｏ（１１、図２）に蓄積されていたエネルギーが負荷（１２、図２）へ放電される。また、スイッチング素子Ｑ４をオフして充電回路（１５、図２）による充電機能を停止しているため、瞬停補償コンデンサＣｔｋ（４、図２）への充電は行われず、３次巻線（Ｎ３、図２）にも電流は発生しない。
【００６１】
図５Ｂには、定常時（図１の期間Ａ）において、スイッチング素子Ｑ１がターンオフ（オフ）したときの電流の流れを示している。図５Ａの状態でスイッチング素子Ｑ１をターンオフすると、図５Ｂに示すように、スイッチング素子Ｑ１を流れていた電流は、スイッチング素子Ｑ１を流れることができなくなるため、スイッチング素子Ｑ２の寄生ダイオードへと転流し、後記する図６に示すＩＱ２の波形のように、スイッチング素子Ｑ２の電流は大きくマイナス側に振れることとなる。
【００６２】
図５Ｃには、定常時（図１の期間Ａ）において、スイッチング素子Ｑ１がオフ、スイッチング素子Ｑ２，Ｑ４がオンであるときの電流の流れを示している。図５Ｂの状態でスイッチング素子Ｑ２，Ｑ４をオンすると、図５Ｃに示すように、２次側の負荷に電流が供給されると共に、１次側では３次巻線（Ｎ３、図２）からの電流により、瞬停補償コンデンサＣｔｋ（４、図２）の充電が行われる。また、図５Ｂの状態では、電流がスイッチング素子Ｑ２の寄生ダイオードへと転流しているので、スイッチング素子Ｑ２には電流が流れていないことを示唆している。従って、図５Ｂの状態でスイッチング素子Ｑ２をオンすることは、スイッチング素子Ｑ２に流れる電流が０の状態でスイッチング素子Ｑ２をオンすることになり、ＺＣＳ（Zero Current Switching）となって、スイッチング損失を抑制し、効率を向上することができる。
【００６３】
図５Ｄには、定常時（図１の期間Ａ）において、スイッチング素子Ｑ１がオフで、スイッチング素子Ｑ２，Ｑ４がターンオフ（オフ）されたときの電流の流れを示している。図５Ｃの状態で、瞬停補償コンデンサＣｔｋ（４、図２）の電圧が別途定めた設定値に到達した時点で、スイッチング素子Ｑ４のスイッチをターンオフして瞬停補償コンデンサＣｔｋへの充電を停止する。その後、スイッチング素子Ｑ２をターンオフすると、図５Ｄに示すように、スイッチング素子Ｑ２を流れていた電流はスイッチング素子Ｑ１の寄生ダイオードへと転流し、後記する図６に示すＩＱ１の波形のように、スイッチング素子Ｑ１の電流は大きくマイナス側に振れることとなる。このタイミングで再びスイッチング素子Ｑ１をターンオンすれば、スイッチング素子Ｑ１に流れる電流が０の状態でスイッチング素子Ｑ１をオンすることとなるため、前記と同様にＺＣＳとなり、スイッチング損失を抑制し、効率を向上することができる。
【００６４】
（期間Ｂ・低入力電圧時）
一方、商用交流の入力電圧Ｖｉｎの絶対値が小さい期間Ｂにおいては、前記のようにそのままでは殆ど入力電流が発生しないか、電流値が小さいため、通常では２次側に伝送すべきエネルギーが絶縁トランス９に励磁されない。しかし本発明では、スイッチング素子Ｑ１のターンオンに先立って、スイッチング素子Ｑ３をターンオンすることにより、１次側の回路では、スイッチング素子Ｑ３と直列接続されている瞬停補償コンデンサＣｔｋが、入力電源として機能する。従って、期間Ｂにおいては、前記の図５Ａの入力電源の整流出力に相当する可変電圧源Ｃｉｎの代わりに、瞬停補償コンデンサＣｔｋから電流が供給されて図５Ａ〜図５Ｄで説明した動作が実現され、２次側にエネルギーが伝送される。
【００６５】
また、低入力電圧時（期間Ｂ）の回路動作は、後記する瞬停検出時（期間Ｃ）の回路動作と同様であるが、瞬停補償コンデンサＣｔｋからのエネルギー供給時間が短い分、期間Ｃよりも出力電圧Ｖｏｕｔの低下は少なく、瞬停補償コンデンサＣｔｋの充電時間も短くなる。
【００６６】
＜期間Ａにおける動作波形＞
図６は、第１実施形態のスイッチング電源の定常時の期間Ａにおける動作波形を示す図である。図６において、Ｑ１ゲートがハイ（Ｈｉｇｈ）でスイッチング素子Ｑ１がオンとなっている期間が図５Ａの状態に対応し、Ｑ１ゲート、Ｑ２ゲート、Ｑ４ゲートがロー（Ｌｏｗ）でスイッチング素子Ｑ１，Ｑ２，Ｑ４がオフとなっている期間が図５Ｂの状態に対応し、Ｑ１ゲートがロー（Ｌｏｗ）でスイッチング素子Ｑ１がオフ、Ｑ２ゲート、Ｑ４ゲートがハイ（Ｈｉｇｈ）でスイッチング素子Ｑ２，Ｑ４がオンとなっている期間が図５Ｃの状態に対応し、Ｑ１ゲートがロー（Ｌｏｗ）でスイッチング素子Ｑ１がオフ、Ｑ２ゲート、Ｑ４ゲートがロー（Ｌｏｗ）でスイッチング素子Ｑ２，Ｑ４がオフとなっている期間が図５Ｄの状態に対応している。
【００６７】
なお、ＶＱ１はスイッチング素子Ｑ１のソース、ドレイン間に加わる電圧を表している。スイッチング素子Ｑ１のゲート電位であるＱ１ゲートがハイ（Ｈｉｇｈ）のときは、スイッチング素子Ｑ１がオンしているためＶＱ１は０となり、かつスイッチング素子Ｑ１のソース、ドレイン間に電流ＩＱ１が流れている様子が示されている。
【００６８】
また、スイッチング素子Ｑ１のゲート電位であるＱ１ゲートがロー（Ｌｏｗ）のときは、スイッチング素子Ｑ１がオフしているためＶＱ１は高い電圧を示し、かつスイッチング素子Ｑ１のソース、ドレイン間の電流ＩＱ１は０となっている。
【００６９】
また、スイッチング素子Ｑ２におけるＱ２ゲート、ＶＱ２、ＩＱ２の関係についてもスイッチング素子Ｑ１における関係とほぼ同様である。ただし、Ｑ２ゲートがロー（Ｌｏｗ）の状態でＱ１ゲートがターンオフした瞬間には、スイッチング素子Ｑ２のソース、ドレイン間には高い電圧が加わるため、ＩＱ２は負の電流値を示している。これは、スイッチング素子Ｑ２の寄生ダイオードに電流が流れていることを表している。
【００７０】
なお、期間Ａにおいては、Ｑ３ゲートはロー（Ｌｏｗ）となっていて、スイッチング素子Ｑ３はオフ状態を保っている。
【００７１】
＜力率改善動作＞
次に、力率改善動作について図１と図６を参照して説明する。
図１における期間Ａは概ね１０ｍｓ（交流入力５０Ｈｚの場合）であり、図６のＱ１，Ｑ２ゲートがハイ、ローを繰り返す期間は概ね１０μｓ（駆動周波数ｆ＝１００ｋＨｚの場合）である。つまり、図１の期間Ａの概ね１０ｍｓの時間内で、図６のＱ１，Ｑ２ゲートがハイ、ローに変化する動作を繰り返すことによって、スイッチング素子Ｑ１，Ｑ２（図２）のオンオフ動作が約１０００回程度、繰り返されることになる。
【００７２】
このとき、図６のＱ１，Ｑ２ゲートがハイ、ローに変化する周期を変えたり、ハイの期間とローの期間との比率を変えたりすると、入力電流Ｉｉｎにおける高調波成分の電流波形が変化する。この原理を用いてコントローラ５１（図４）がスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４（図２）のパルス幅を含めたオンオフを状況に応じて最適に制御することによって、交流電源１における入力電流Ｉｉｎの高調波成分の除去と、力率の改善ができる。
【００７３】
＜瞬停検出時（期間Ｃ）の回路動作＞
次に、瞬停検出時（期間Ｃ）の回路動作の詳細について説明する。商用交流（交流電源１）の入力電圧Ｖｉｎの急激な低下を停電検出器２１（図３）が検出した場合（図１の期間Ｃ）は、図１に示すように入力電流Ｉｉｎも低下して、入力電力Ｐｉｎが途絶えてしまうため、２次側に電力を伝送できなくなる。
【００７４】
そのままでは出力電圧Ｖｏｕｔ（図１）が低下して制御範囲以下となってしまうため、スイッチング素子Ｑ３をオンし、瞬停補償コンデンサ４（Ｃｔｋ、図２）からエネルギーを供給する。このとき、瞬停補償コンデンサ４（Ｃｔｋ、図２）が３次巻線Ｎ３（図２）から充電中であれば、図には示さないが、先にスイッチング素子Ｑ４をターンオフして充電を停止し、しかる後にスイッチング素子Ｑ３をオンするものとする。
【００７５】
その後は、スイッチング素子Ｑ１をオンすることで、絶縁トランス９（Ｔｒ、図２）には電流が発生し、続いて、スイッチング素子Ｑ１をターンオフして、スイッチング素子Ｑ２をオンすることで、２次側ではダイオードＤ１を介して出力平滑コンデンサ１１（Ｃｏ、図２）及び負荷１２（図２）に電流が供給され、出力電圧Ｖｏｕｔを制御範囲内に維持することができる。
【００７６】
従って、スイッチング素子Ｑ４をオフし、スイッチング素子Ｑ３をオンした後の基本的な動作は、スイッチング素子Ｑ１，Ｑ２の駆動周波数を増大させる点を除いて期間Ａと共通となる。すなわち図１において、停電発生とともに全波整流電圧Ｖａｃと入力電流Ｉｉｎが０となり、スイッチング素子Ｑ３がオンされて、瞬停補償コンデンサＣｔｋからエネルギーが供給されるので、瞬停補償容量電圧Ｖｔｋは除々に低下し、かつ出力電圧Ｖｏｕｔも除々に低下するが、負荷１２（図２）への電力の供給は継続される。また、交流電源１の復電とともに、定常時の動作（図１の期間Ａ及び期間Ｂ）に復帰する。なお、この期間Ｃにおいては、補償動作を行う期間を通じて、スイッチング素子Ｑ４をオフし、スイッチング素子Ｑ３をオンした状態に維持するものとしてもよい。
【００７７】
［第２実施形態］
次に、本発明の第２実施形態につき、図２、図７Ａ、図７Ｂを参照して説明する。この第２実施形態は、回路構成や基本的な駆動手順は前記の第１実施形態とほぼ同じであるが、期間Ａと期間Ｂとの移行時の処理をより詳細に規定するものである。
【００７８】
第１実施形態のなかでも説明したように、交流電源１の周波数が概ね５０〜６０Ｈｚであるのに対して、ＰＦＣ（力率改善）動作をしている期間Ａにおける駆動周波数ｆは１００ｋＨｚ前後と大きく異なっている。従って、図１では、およそ１０ｍｓの期間Ａの時間内に１０μｓの周期で１０００回のスイッチング動作が行われていることとなる。ここで、期間Ａにおける駆動周波数ｆａを１００ｋＨｚとすれば、実際にはＰＦＣの動作状況や図３の参照電圧に依存するが、仮に交流電源１の周波数が５０Ｈｚで期間Ａが９ｍｓの長さであるとすると、Ｑ１ゲートにはこの間に９００回の制御パルスが出力されることとなる。
【００７９】
一方、残る１ｍｓの期間Ｂにおいて、瞬停補償コンデンサＣｔｋの充電設定電圧Ｖ２が２２０Ｖである場合には、Ｖ２／Ｖ１＝１．５６より駆動周波数ｆｂは１５０ｋＨｚ程度となるので、Ｑ１ゲートには期間Ｂの間に１５０回程度の制御パルスが出力されることとなる。このように図１の横軸はＱ１ゲートの制御パルス信号のスケールと大きな差があるため、切替時の動作について図７Ａを用いてより詳細に説明する。
【００８０】
図２の回路図において、改めて、まず期間Ａから期間Ｂに移行する際の動作を確認すると、スイッチング素子Ｑ３をオンしたタイミングで、スイッチング素子Ｑ１，Ｑ２から見た入力電源が、ダイオードブリッジ２の出力から瞬停補償コンデンサＣｔｋに切り替わり、駆動周波数ｆがｆａからｆｂに切り替えられて、その後入力電圧の低下と共に０に近付いていたスイッチング素子Ｑ１の電流ＩＱ１はピーク電流レベルまで急速に立ち上げられる。
【００８１】
この動作を図７Ａの波形図を用いて説明する。入力電圧Ｖｉｎの低下にともなって入力コンデンサ１６（Ｃｉｎ）の電圧（＝全波整流電圧Ｖａｃ）が低下すると、スイッチング素子Ｑ１の電流ＩＱ１もまた低下する。このときのスイッチング周期はｔａ（＝１／ｆａ）である。
【００８２】
ここでスイッチング素子Ｑ３がオンされて、充電設定電圧Ｖ２に充電された瞬停補償コンデンサＣｔｋが接続されると、両者の電位が等しくなるように入力コンデンサＣｉｎが充電されてＣｉｎ電圧が上昇する。図７Ａでは安全のため、Ｃｉｎ電圧が瞬停補償コンデンサＣｔｋの電圧と等しくなるまでの２周期はスイッチング素子Ｑ１，Ｑ２（不図示）の動作を停止している。
【００８３】
なお、絶縁トランス９（Ｔｒ）のインダクタンスにより電流ＩＱ１の急激な変化も抑制されるため、前記の２周期の停止期間は必ずしも設定しなくてもよい。また、回路条件によってはさらに長い停止期間を設けることも可能である。
【００８４】
次に、Ｑ１ゲートとＱ２ゲートとの駆動周波数ｆをｆｂに増大させるが、その目的はピーク電流レベルが過大とならないようにすることにある。スイッチング素子Ｑ１の電流ＩＱ１は直前までの状態（＝初期条件）にも影響されるので、直ちに電流値が過大とならない場合は、図７Ａのように数周期にわたって周期とオン時間比率とを段階的に絞ることで、連続的に駆動周波数を上げるようにしてもよい。
【００８５】
続いて、期間Ｂから期間Ａに移行する際の動作を、図７Ｂを用いて説明する。期間Ｂ中の入力コンデンサ１６（Ｃｉｎ）及び瞬停補償コンデンサ４（Ｃｔｋ）の電圧であるＣｉｎ電圧は、期間Ｂにおける放電処理により充電設定電圧Ｖ２（＝Ｖｔｋ＿ｌｉｍ）よりも僅かに低下するが、本来２０ｍｓ程度の瞬停期間を補償するためのエネルギーを蓄積しているので、１ｍｓ程度に過ぎない期間Ｂでの変化量は小さい。
【００８６】
図７Ｂでは、期間Ａを迎えるよりも数周期早くスイッチング素子Ｑ３をオフしている。これにより、２次側に放電可能なエネルギー源は入力コンデンサＣｉｎのみに限られ、続く数周期でＣｉｎ電圧及びそれに依存するスイッチング素子Ｑ１の電流ＩＱ１もまた大きく低下する。電流の低下と共に、周期ｔｂ（＝１／ｆｂ）及びオン時間比率を期間Ａの周期ｔａ（１／ｆａ）及びオン時間比率へと段階的に増加させて、入力コンデンサＣｉｎの電圧がダイオードブリッジ２の出力と一致したところで、期間Ａの動作モードに切り替わる。
【００８７】
このようにスイッチング素子Ｑ３を早めにオフして、入力コンデンサＣｉｎの電圧がスムーズにダイオードブリッジ２の出力電圧と一致するように制御することで、電流ＩＱ１も連続的な変化となるよう制御することができる。
【００８８】
なお、期間Ｂから期間Ａへの移行では、図７Ａのようにスイッチング素子Ｑ１（及び不図示のスイッチング素子Ｑ２）をオフする周期を設けていないが、タイミング調整のために数周期の停止期間を設けてもよい。また、停止期間を除いて、第１実施形態のように、スイッチング素子Ｑ３をスイッチング素子Ｑ１と同期した制御パルス信号で制御するものとしてもよい。
【００８９】
以上、期間Ａと期間Ｂとの移行時の詳細動作について説明した。図１のスケールでは周期の桁が異なるため、駆動周波数ｆは不連続に変化するようにも見え、そのような制御も可能であるが、この第２実施形態のように短期間での連続的な制御を行っても、本発明の目的とする過電流防止と出力電圧リップルの抑制を実現できることは言うまでもない。
【００９０】
さらに、ここでは期間Ａと期間Ｂとの間の移行時について説明したが、瞬停を検出して期間Ａから期間Ｃに移行する場合、あるいは電源が復帰（復電）して期間Ｃから期間Ａに移行する場合も、以上説明したような制御を実施できることは言うまでもない。
【００９１】
［第３実施形態］
次に、第３実施形態について、図８、図９、図１０Ａ〜１０Ｄ、及び図１１を用いて説明する。この第３実施形態は、第１実施形態がアクティブクランプ方式のフライバックコンバータによる電源回路であったのに対して、電流共振型コンバータによる電源回路を採用している。
【００９２】
図９は、第３実施形態のスイッチング電源の構成を示す回路図である。図９において、交流電源１の入力はダイオードブリッジ２を介して全波整流波形に変換される。ダイオードブリッジ２の直流側には、第１実施形態と同じように入力コンデンサ１６（Ｃｉｎ）が接続される。入力コンデンサ１６は入力フィルタ用であり、容量は数μFである。
【００９３】
さらに、ダイオードブリッジ２と入力コンデンサ１６に対して並列に、パワーＭＯＳＦＥＴ５ｃ（Ｑ３）と瞬停補償コンデンサ４（Ｃｔｋ）との直列対が接続される。パワーＭＯＳＦＥＴ５ｃは、ＮチャンネルのパワーＭＯＳＦＥＴであり、ソースが入力コンデンサ１６の正極側に、ドレインが瞬停補償コンデンサ４に接続され、瞬停補償コンデンサ４の放電を阻止する向きとなっている。瞬停補償コンデンサ４は瞬停補償用のコンデンサであり、その容量は瞬停補償時間により変わるが、１００μＦ〜１０００μＦ程度を想定している。
【００９４】
ダイオードブリッジ２と入力コンデンサ１６にはさらに、パワーＭＯＳＦＥＴ５ａ（Ｑ１）とパワーＭＯＳＦＥＴ５ｂ（Ｑ２）との直列対が並列に接続されており、パワーＭＯＳＦＥＴ５ｂには絶縁トランス９（Ｔｒ）の１次巻線Ｎ１と共振コンデンサ１７（Ｃｒ）との直列対が並列に接続される。
【００９５】
絶縁トランス９の２次巻線Ｎ２は、各端子がそれぞれダイオード１０ａ（Ｄ１）とダイオード１０ｂ（Ｄ２）とのアノードに接続され、ダイオード１０ａとダイオード１０ｂとのカソードは、共に出力平滑コンデンサ１１（Ｃｏ）の正極側に接続される。２次巻線Ｎ２の中点は、出力平滑コンデンサ１１の負極側と共にアース接続される。さらに、出力平滑コンデンサ１１には負荷１２が接続される。
【００９６】
絶縁トランス９の３次巻線Ｎ３には、瞬停補償コンデンサ４を充電するための充電回路１５が接続され、瞬停補償コンデンサ４の負極側と充電回路１５の出力端のうち電流の吸い込み口にあたる端子との間に、パワーＭＯＳＦＥＴ５ｄ（Ｑ４）が接続される。このときパワーＭＯＳＦＥＴ５ｄのドレインは瞬停補償コンデンサ４の負極側に、ソースは充電回路１５側に接続される。パワーＭＯＳＦＥＴ５ｄは、ＮチャンネルのパワーＭＯＳＦＥＴであり、充電回路１５による瞬停補償コンデンサ４への充電電流を制御する。
【００９７】
充電回路１５においては、３次巻線Ｎ３の両端がダイオード１０ｃ（Ｄ３）及びダイオード１０ｄ（Ｄ４）のアノードに接続され、各カソードは共通してコイルを介して瞬停補償コンデンサ４の正極側と接続される。さらにダイオード１０ｃ及びダイオード１０ｄのカソードは、平滑コンデンサ４８を介して３次巻線Ｎ３の中点及びパワーＭＯＳＦＥＴ５ｄのソースと接続される。
【００９８】
この充電回路１５が第１実施形態（図２）と異なるのは、電流共振型に合わせてダイオード１０ｄを介しての充電経路が追加されていることであるが、瞬停補償コンデンサ４への充電は２次側への電力送出に比べてバックグラウンドで緩やかに行うべき性質のもので、出力電流及び動作期間は短いものであるから、１系統でも瞬停補償コンデンサ４の充電が可能である場合には、ダイオード１０ｄは省くことができる。この場合、ダイオード１０ｃを介して接続される平滑コンデンサ４８と３次巻線Ｎ３との接続は、３次巻線Ｎ３の中点ではなく、ダイオード１０ｃのアノードと接続される端子と逆側の端子で行われることとなる。
【００９９】
この平滑コンデンサ４８の正極側と、１次側回路の瞬停補償コンデンサ４の正極側とは、充電電流が過大とならないようにコイル４９を介して接続される。平滑コンデンサ４８の負極側は、パワーＭＯＳＦＥＴ５ｄのソースと接続され、パワーＭＯＳＦＥＴ５ｄの制御によって、充電回路１５の動作を制御することができる。
【０１００】
パワーＭＯＳＦＥＴ５ａ〜５ｄ（Ｑ１〜Ｑ４）の各ゲートは、コントローラ５１からの制御信号をそれぞれドライバ２９ａ〜２９ｄに入力して得られる出力によって駆動される。このうち、特にパワーＭＯＳＦＥＴ５ａ，５ｂを駆動する２つの信号については、駆動周波数ｆのＰＷＭ信号で構成され、本実施形態においては入力電圧と負荷１２の状態とにより、駆動周波数ｆを制御する。
【０１０１】
なお、本実施形態では、スイッチング素子としてパワーＭＯＳＦＥＴを用いたが、電流容量や電圧の条件によってはＩＧＢＴを用いてもよい。また、ダイオードを含め、ＳｉＣを素材としたパワーデバイスを用いることも好適である。
【０１０２】
なお、コントローラ５１の入出力については、第１実施形態の図４と同じである。また、制御回路ブロックについては、概ね第１実施形態の図３と同じであるが、電流共振方式では、入力電流の制御をスイッチング素子Ｑ１，Ｑ２のオン時間比率ではなく、駆動周波数を変動させる方式のため、図３のアンプ２０ｃの出力が三角波発生器２５に接続され、出力される三角波の傾きを変動させて駆動周波数を変化させる点が異なっている。
【０１０３】
さらに動作の詳細について、図８を用いて説明する。電流共振型の電源回路では、スイッチング素子Ｑ１とＱ２とのオン期間は相補の関係にあり、デッドタイムを無視すれば各素子のオン時間比率は通常それぞれ５０％で駆動し、力率改善制御における入力電流Ｉｉｎの流量制御は周期を増減させて、すなわち駆動周波数を変動させてこれを制御するところが第１実施形態と異なっている。
【０１０４】
第１実施形態と同様に、入力電力の状況に応じて交流周期でみた場合の各段階を期間Ａ、期間Ｂ、期間Ｃとすると、期間Ａでは入力電圧と共に力率改善動作の効果で電流を増減させるため、期間Ａの駆動周波数ｆは入力電圧に連動して変化する。この中で駆動周波数が最大（＝ｆ０）となるのは、入力電圧がピーク値Ｖ１をとる位相とほぼ一致する。
【０１０５】
次に期間Ｂを迎え、スイッチング素子Ｑ３をオンして充電設定電圧Ｖ２に昇圧充電された瞬停補償コンデンサ４からの補償動作を行う。電流共振型の電源の場合、直前の駆動周波数ｆはむしろｆ０よりも低下しているため、そのままの周期をオン時間にあてると、印加電圧の増分とオン時間の増分の相乗効果でさらに大きな電流が発生する。
【０１０６】
従って、ピーク電流レベルを期間Ａの最大レベルと同等に抑制するためには、スイッチング素子Ｑ１，Ｑ２の駆動周波数ｆｂを
ｆｂ＝（Ｖ２／Ｖ１）・ｆ０
のように上昇させる必要がある。なお、第１実施形態でも説明したように、変更時の駆動周波数ｆｂの倍率は必ずしも厳密である必要はなく、ベースとなるｆ０に対して（Ｖ２／Ｖ１）倍±２０％を目安とする範囲に制御することが望ましいと考えられる。
【０１０７】
期間Ｂの補償動作で瞬停補償コンデンサ４から出力されたエネルギー分は、その後の期間Ａに充電される。また、瞬停発生を検出後の期間Ｃにおいても同様に、スイッチング素子Ｑ１，Ｑ２の駆動周波数ｆｃは
ｆｃ＝ｆ０×Ｖ２／Ｖ１
となるように上昇させる必要がある。なお、こちらも駆動周波数の倍率は厳密なものではなく、また図８では期間Ｃを通じてほぼｆｃで一定のように示しているが、瞬停補償経過時間の長さによっては徐々に瞬停補償コンデンサＣｔｋの電圧が充電設定電圧Ｖ２から低下してくることから、上式を満たす範囲で、瞬停補償コンデンサＣｔｋの印加電圧にあわせて駆動周波数ｆｃを下げていく操作を行うことも可能である。
【０１０８】
図１０Ａ〜１０Ｄは、第２実施形態のスイッチング電源の定常時動作の電流経路を模式的に表した図であり、入力コンデンサ１６（Ｃｉｎ、図９）をＣｉｎという名称の可変電圧源で表記している。
【０１０９】
図１０Ａには、定常時（図８の期間Ａ）において、スイッチング素子Ｑ１がオンしているときの電流の流れを示している。期間Ａ（図８）では、ダイオードブリッジ２（図９）の出力に相当する全波整流電圧Ｖａｃ（図８、図９）が大きいため、スイッチング素子Ｑ２がオフの状態でスイッチング素子Ｑ１をオンすることにより、電流は可変電圧源Ｃｉｎからスイッチング素子Ｑ１を介して絶縁トランスＴｒ（９、図９）の１次巻線（Ｎ１、図９）に流れる。このとき共振コンデンサＣｒ（１７、図９）が充電され、絶縁トランスＴｒが励磁されると共に、２次巻線（Ｎ２、図９）ではダイオードＤ２（１０ｂ、図９）にはブロックされるが、ブロックされていないダイオードＤ１（１０ａ、図９）には電流が流れ、出力平滑コンデンサＣｏ（１１、図９）や負荷（１２、図９）に電力が供給される。
【０１１０】
このとき、３次巻線（Ｎ３、図９）では、スイッチング素子Ｑ４をオンしていれば、ダイオードＤ３（１０ｃ、図９）を通じて電流が流れ、瞬停補償コンデンサＣｔｋ（４、図９）への充電が行われる。
【０１１１】
図１０Ｂには、定常時（図８の期間Ａ）において、スイッチング素子Ｑ１がターンオフ（オフ）したときの電流の流れを示している。図１０Ａの状態でスイッチング素子Ｑ１をターンオフすると、図１０Ｂに示すように、スイッチング素子Ｑ１を流れていた電流は、スイッチング素子Ｑ１を流れることができなくなるため、スイッチング素子Ｑ２の寄生ダイオードへと転流し、後記する図１１に示すＩＱ２の波形のように、スイッチング素子Ｑ２の電流は一旦マイナス側に振れることとなる。
【０１１２】
図１０Ｃには、定常時（図８の期間Ａ）において、スイッチング素子Ｑ１がオフ、Ｑ２がオンであるときの電流の流れを示している。図１０Ｂの状態でスイッチング素子Ｑ２をオンすると、図１０Ｃに示すように、共振コンデンサＣｒ（１７、図９）に充電された電荷が放電され、２次側ではダイオードＤ２を介して電流が供給されると共に、スイッチング素子Ｑ４がオン状態であれば、１次側では３次巻線（Ｎ３、図９）からの電流がＤ４を通じて流れることで、瞬停補償コンデンサＣｔｋ（４、図９）の充電が行われる。また、図１０Ｂの状態では、電流がスイッチング素子Ｑ２の寄生ダイオードへと転流しているので、スイッチング素子Ｑ２には電流が流れていないことを示唆している。従って、図１０Ｂの状態でスイッチング素子Ｑ２をオンすることは、スイッチング素子Ｑ２に流れる電流が０の状態でスイッチング素子Ｑ２をオンすることになり、ＺＣＳとなって、スイッチング損失を抑制し、効率を向上することができる。
【０１１３】
図１０Ｄには、定常時（図８の期間Ａ）において、スイッチング素子Ｑ１がオフで、スイッチング素子Ｑ２がターンオフ（オフ）されたときの電流の流れを示している。図１０Ｃの状態でスイッチング素子Ｑ２をターンオフすると、図１０Ｄに示すように、スイッチング素子Ｑ２を流れていた電流はスイッチング素子Ｑ１の寄生ダイオードへと転流し、図１１に示すＩＱ１の波形のように、スイッチング素子Ｑ１の電流は一旦マイナス側に振れることとなる。このタイミングで再びスイッチング素子Ｑ１をターンオンすれば、スイッチング素子Ｑ１に流れる電流が０の状態でスイッチング素子Ｑ１をオンすることとなるため、前記と同様にＺＣＳとなり、スイッチング損失を抑制し、効率を向上することができる。
【０１１４】
期間Ａの開始時点でスイッチング素子Ｑ４をターンオンすることにより充電される瞬停補償コンデンサＣｔｋ（４、図９）の電圧が、別途定めた設定値に到達した時点で、既に説明したようにスイッチング素子Ｑ４をターンオフして瞬停補償コンデンサＣｔｋへの充電を停止する。その後は、図１０Ａ〜１０Ｄの処理を繰り返しても充電回路１５からの出力が停止しているため、充電回路１５の平滑コンデンサ（４８、図９）の電圧が飽和したところで、ダイオードＤ３及びＤ４の電流は０となり、次の充電処理が実行されるまで待機状態となる。
【０１１５】
次に、期間Ｂ（図８）では、スイッチング素子Ｑ３をオンすることにより、入力コンデンサＣｉｎ（１６、図９）の役割を瞬停補償コンデンサＣｔｋ（４、図９）が代わりに機能して図１０Ａ〜１０Ｄの動作が繰り返される。また、停電検出により期間Ｃ（図８）となった場面も同様である。ただし、期間Ｂ及び期間Ｃでは、スイッチング素子Ｑ４をオフ状態に維持し、充電回路１５は充電機能を停止している。
【０１１６】
図１１は、第３実施形態のスイッチング電源の定常時の期間Ａにおける動作波形を示す図である。図１１において、Ｑ１ゲートがハイ（Ｈｉｇｈ）でスイッチング素子Ｑ１がオン、Ｑ２ゲートがロー（Ｌｏｗ）でスイッチング素子Ｑ２がオフとなっている期間が図１０Ａの状態に対応し、Ｑ１ゲート、Ｑ２ゲートがロー（Ｌｏｗ）でスイッチング素子Ｑ１，Ｑ２がオフとなっている期間が図１０Ｂの状態に対応し、Ｑ１ゲートがロー（Ｌｏｗ）でスイッチング素子Ｑ１がオフ、Ｑ２ゲートがハイ（Ｈｉｇｈ）でスイッチング素子Ｑ２がオンとなっている期間が図１０Ｃの状態に対応し、Ｑ１ゲートがロー（Ｌｏｗ）でスイッチング素子Ｑ１がオフ、Ｑ２ゲートがロー（Ｌｏｗ）でスイッチング素子Ｑ２，Ｑ４がオフとなっている期間が図１０Ｄの状態に対応している。
【０１１７】
図１１には、瞬停補償コンデンサＣｔｋの電圧が充電設定電圧Ｖ２（＝Ｖｔｋ＿ｌｉｍ）に到達する以前の、スイッチング素子Ｑ４がオンで充電回路１５が充電動作を行っている状態の動作波形を示しており、スイッチング素子Ｑ１がオンのときに２次側のダイオードＤ１の電流ＩＤ１及び充電回路１５のダイオードＤ３の電流ＩＤ３が生じ、スイッチング素子Ｑ２がオンのときに２次側のダイオードＤ２の電流ＩＤ２及び充電回路１５のダイオードＤ４の電流ＩＤ４が発生する。
【０１１８】
図示は省略するが、瞬停補償コンデンサＣｔｋの電圧が充電設定電圧Ｖ２に到達して充電が完了した場合には、スイッチング素子Ｑ４をオフして充電回路１５の充電動作を停止する。これにより、図１１の電流ＩＤ３及び電流ＩＤ４は共に０となる。
【０１１９】
期間Ａに続く期間Ｂ（図８）あるいは停電発生時の期間Ｃ（図８）における動作波形は、スイッチング素子Ｑ１，Ｑ２の駆動周波数が期間Ａよりも増大する点と、スイッチング素子Ｑ４をオフする一方でスイッチング素子Ｑ３をオンしている点を除けば、図１１において電流ＩＤ３及び電流ＩＤ４が共に０となっている状態と同じである。
【０１２０】
［第４実施形態］
次に、本発明の第４実施形態を図９、図１２Ａ及び図１２Ｂを参照して説明する。この第４実施形態は、回路構成や基本的な駆動手順は前記の第３実施形態とほぼ同じであるが、期間Ａと期間Ｂとの移行時の処理を前記の第２実施形態と同様により詳細に規定するものである。
【０１２１】
第３実施形態のなかでも説明したように、交流電源１の周波数が概ね５０〜６０Ｈｚであるのに対して、ＰＦＣ（力率改善）動作をしている期間Ａにおける駆動周波数ｆは６０〜１００ｋＨｚ前後の範囲で大きく変化する。つまり図８の横軸はＱ１ゲートの制御パルス信号のスケールと大きな差があるため、切替時の動作について図１２Ａを用いてより詳細に説明する。
【０１２２】
図９の回路図において、改めて、まず期間Ａから期間Ｂに移行する際の動作を確認すると、スイッチング素子Ｑ３をオンしたタイミングで、スイッチング素子Ｑ１，Ｑ２から見た入力電源が、ダイオードブリッジ２の出力から瞬停補償コンデンサＣｔｋに切り替わり、駆動周波数ｆがｆ０以下の範囲からｆｂに切り替えられて、入力電圧Ｖｉｎの低下と共に０に近付いていたスイッチング素子Ｑ１の電流ＩＱ１はピーク電流レベルまで急速に立ち上げられる。
【０１２３】
この動作を図１２Ａの波形図を用いて説明する。入力電圧Ｖｉｎの低下にともなって入力コンデンサ１６（Ｃｉｎ）の電圧（＝全波整流電圧Ｖａｃ）が低下すると、それぞれオン時間比率５０％で相補的に動作しているスイッチング素子Ｑ１，Ｑ２の電流ＩＱ１，ＩＱ２（不図示）もまた低下する。このときのスイッチング周期はｔａ（＞１／ｆ０）である。
【０１２４】
ここでスイッチング素子Ｑ３がオンされて、充電設定電圧Ｖ２に充電された瞬停補償コンデンサＣｔｋが接続されると、両者の電位が等しくなるように入力コンデンサＣｉｎが充電されてＣｉｎ電圧が上昇する。図１２Ａでは安全のため、Ｃｉｎ電圧が瞬停補償コンデンサＣｔｋの電圧と等しくなるまでの２周期はスイッチング素子Ｑ１，Ｑ２（不図示）の動作を停止している。
【０１２５】
なお、絶縁トランス９（Ｔｒ）のインダクタンスにより電流ＩＱ１の急激な変化も抑制されるため、上記の２周期の停止期間は必ずしも設定しなくてもよい。また、回路条件によってはさらに長い周期を設けることも可能である。
【０１２６】
次に、Ｑ１ゲートとＱ２ゲートとの駆動周波数ｆをｆｂに増大させるが、その目的はピーク電流レベルが過大とならないようにすることにある。スイッチング素子Ｑ１の電流ＩＱ１は直前までの状態（＝初期条件）にも影響されるので、直ちに電流値が過大とならない場合は、図１２Ａのように数周期にわたって周期を段階的に絞ることで、連続的に駆動周波数を上げるようにしてもよい。
【０１２７】
続いて、期間Ｂから期間Ａに移行する際の動作を、図１２Ｂを用いて説明する。期間Ｂ中の入力コンデンサＣｉｎ及び瞬停補償コンデンサＣｔｋの電圧であるＣｉｎ電圧は、期間Ｂにおける放電処理により充電設定電圧Ｖ２よりも僅かに低下するが、本来２０ｍｓ程度の瞬停期間を補償するためのエネルギーを蓄積しているので、１ｍｓ程度に過ぎない期間Ｂでの変化量は小さい。
【０１２８】
図１２Ｂでは、期間Ａを迎えるよりも数周期早くスイッチング素子Ｑ３をオフしている。これにより、２次側に放電可能なエネルギー源は入力コンデンサＣｉｎのみに限られ、続く数周期でＣｉｎ電圧及びそれに依存するスイッチング素子Ｑ１の電流ＩＱ１もまた大きく低下する。電流の低下と共に、周期ｔｂ（＝１／ｆｂ）を期間Ａの周期ｔａ（＞１／ｆ０）へと段階的に増加させて、入力コンデンサＣｉｎの電圧（Ｃｉｎ電圧）がダイオードブリッジ２の出力電圧（Ｖａｃ）と一致したところで、期間Ａの動作モードに切り替わる。
【０１２９】
このようにスイッチング素子Ｑ３を早めにオフして、入力コンデンサＣｉｎの電圧がスムーズにダイオードブリッジ２の出力電圧と一致するように制御することで、電流ＩＱ１も連続的な変化となるよう制御することができる。
【０１３０】
なお、期間Ｂから期間Ａへの移行では、図１２Ａのようにスイッチング素子Ｑ１（及び不図示のスイッチング素子Ｑ２）をオフする周期を設けていないが、タイミング調整のために数周期の停止期間を設けてもよい。
【０１３１】
以上、期間Ａと期間Ｂとの移行時の詳細動作について説明した。図８のスケールでは周期の桁が異なるため、駆動周波数ｆは不連続に変化するようにも見え、そのような制御も可能であるが、この第４実施形態のように短期間での連続的な制御を行っても、本発明の目的とする過電流防止と出力電圧リップルの抑制を実現できることは言うまでもない。
【０１３２】
さらに、ここでは期間Ａと期間Ｂとの間の移行時について説明したが、瞬停を検出して、期間Ａから期間Ｃに移行する場合、あるいは電源が復帰（復電）して期間Ｃから期間Ａに移行する場合も、以上説明したような制御を実施できることは言うまでもない。
【０１３３】
［第５実施形態］
次に、本発明の第５実施形態を図１３と図１４とを参照して説明する。
図１３には、第１実施形態のスイッチング電源基板を上から見た図を示している。この電源基板３２の回路構成は、図２の回路図と基本的には同じであり、図１３において、図２の回路図と同じ構成要素には同じ符号を付与している。また、図２にはない新たな構成要素も示している。
【０１３４】
図１４には、薄型テレビに図１３に示した電源基板３２を実装したときの形態を示している。図１４において、電源基板３２は面実装基板であり、電源基板３２は図面の上側が液晶パネル３３の上向きになるように実装される。
【０１３５】
図１３において、電源基板３２の下部には入力コネクタ３０があり、その近くにダイオードブリッジ２、入力コンデンサ１６、充電回路１５、及びパワーＭＯＳＦＥＴ５ａ（スイッチング素子Ｑ１），５ｂ（スイッチング素子Ｑ２），５ｃ（スイッチング素子Ｑ３），５ｄ（スイッチング素子Ｑ４）が配置される。このうち、発熱部品であるダイオードブリッジ２とパワーＭＯＳＦＥＴ５ａ，５ｂとは、放熱のために厚さ１〜２ｍｍのアルミ板３１の上に取り付けられる。パワーＭＯＳＦＥＴ５ｃ（スイッチング素子Ｑ３），５ｄ（スイッチング素子Ｑ４）とダイオード１０ｃとは、ほとんど発熱しないため基板に直に実装される。
【０１３６】
電源基板３２の中央付近には、コントローラ５１が配置され、各部からの検出信号が入力されると共に、駆動周波数ｆの出力制御信号がハイサイドとローサイドとの２出力のドライバＩＣ２９ｅに接続され、このドライバＩＣ２９ｅの出力によって、スイッチング素子Ｑ１〜Ｑ４が駆動される。
【０１３７】
さらに電源基板３２の中央付近には、瞬停補償コンデンサ４が数個に分けて並べて実装される。また、コンデンサ８が実装される。電源基板３２のコンデンサ実装位置の上側には絶縁トランス９が実装される。電源基板３２においては、絶縁トランス９の上部が２次側となっており、このエリアにはダイオード１０ａがアルミ板３１とは別のアルミ板３１ａに取り付けられて実装される。ダイオード１０ａの近傍には、出力平滑コンデンサ１１が数個に分けて並べて実装される。電源基板３２の最上部には、出力コネクタ４０ａ，４０ｂ，４０ｃが実装される。また、充電回路１５を構成するダイオード１０ｃ、平滑コンデンサ４８、及びコイル４９も電源基板３２に実装される。
【０１３８】
このように、本発明に係るスイッチング電源装置によれば、高効率な回路方式を採用することで、必要なコンデンサ容量の低減が可能となり、薄型タイプのコンデンサを並列実装することなどによって、電源基板３２全体の厚みを１０ｍｍ未満に抑制することができる。
【０１３９】
次に図１４を説明する。図１４の中央には薄型液晶テレビセットを背面から見た図を、下側には上から見た図を、右側には真横から見た図をそれぞれ示している。
【０１４０】
背面から見た図においては、テレビセットの背面カバーをはずした状態で記載しており、電源基板３２は、中央の支柱３４ｂと右側にある支柱３４ｃの間に実装されている。テレビセットには電源ケーブル３８が入力され、電源基板３２の下方に実装されているフィルタ基板３９に接続される。フィルタ基板３９からの出力ケーブルは電源基板３２の入力コネクタ３０（図１３）に接続される。
【０１４１】
電源基板３２の出力コネクタ４０ａ，４０ｂ，４０ｃ（図１３）は、それぞれＬＥＤドライバ基板３５ｂ、ＬＥＤドライバ基板３５ａ、回路基板３６に接続される。ＬＥＤドライバ基板３５ｂ，３５ａは、電源基板３２から出力した２４Ｖの直流電圧を入力し、ＬＥＤバックライト（不図示）の点灯に必要な電圧に昇圧あるいは降圧するコンバータ（不図示）を搭載した基板であり、ＬＥＤに流れる電流を制御することにより、ＬＥＤの輝度を調整することが可能である。ＬＥＤバックライト（不図示）自体は電源基板３２や回路基板３６などと液晶パネル３３との間にあり、１０ｍｍ前後の厚さである。
【０１４２】
なお、Ｔ−ｃｏｎ(タイミングコントローラ)基板３７には、電源基板３２から回路基板３６に入力した２４Ｖの直流電圧を必要な電圧に変換した上で、回路基板３６から電力が供給される。
【０１４３】
また、図１４に示したように、厚さ１０ｍｍ未満の電源基板３２を、液晶パネル３３を用いたテレビセット、あるいは他の薄型の画像モニタ装置（不図示）の表示パネル部の背面に実装することと、ＬＥＤドライバにより駆動される１０ｍｍ前後の厚さのＬＥＤバックライト（不図示）を用いることにより、表示パネル部のセット厚みを２０ｍｍ以上３０ｍｍ以下に薄型化することが可能になる。
【０１４４】
［その他の実施形態］
なお、前記した第１〜第５実施形態では、スイッチング素子としてＮチャネルのパワーＭＯＳＦＥＴを用いたが、用途によってはＰチャネルのスイッチング素子を用いてもよい。また、第１及び第３実施形態では、スイッチング電源の制御については、アナログ回路の構成を例にとって説明したが、デジタル制御としてもよい。デジタル制御の場合においても、様々な制御アルゴリズムの形態を用いることができる。
【０１４５】
また、交流電力の供給源としては、商用交流を前提に述べたが、商用交流に限らず、自家発電などを用いてもよく、交流電力を電源として用いる一般的な場合に広く適用することができる。また、電源電圧や各素子に加わる電圧の実施例や、表示装置や実装基板において具体的な形態の数値を例に挙げたが、これらは設計事項であって、他の電圧値や形状値においても、本発明を適用することによって、スイッチング電源が小型化され、このスイッチング電源を搭載する装置の小型化、軽量化、薄型化が可能となる。
【０１４６】
また、第５実施形態では本発明に係るスイッチング電源基板を搭載した薄型液晶テレビセットについて説明したが、これは単なる一例であって、本発明のスイッチング電源を用いれば、様々な電子機器の小型化、軽量化、薄型化を図ることができる。
【０１４７】
以上説明したように、これらの実施形態によれば、高調波抑制機能を有する交流入力の絶縁型スイッチング電源において、出力電圧変動を±１０％前後に抑制し、かつ従来であれば入力電力がほぼ途絶えていた低入力電圧の位相においても電荷蓄積手段により絶縁された出力側に電力を伝送することができるため、全般的な入力電流の波高値を抑え、スイッチング損失を抑制して、１段変換による効果と共に電源効率の向上を図ることができる。
【０１４８】
また、電荷蓄積手段を３次巻線からのエネルギーで昇圧充電するため、電荷蓄積手段の容量を小さくすることができ、スイッチング電源の実装体積を低減し、電源の出力密度を向上させることができる。また、昇圧して高密度化した電荷蓄積手段のエネルギーを利用するに際してはスイッチング素子の駆動周波数を高く設定するため、素子破壊や磁気飽和といった誤動作を回避することができる。
【０１４９】
近年は多くの装置でデジタル制御が導入されており、例えば５Ｖ以下の低電圧で動作する制御ＩＣ系と、電力を要する電圧２０Ｖの主系統が制御ＩＣの出力信号でコントロールされる場合、瞬停などで制御系の電源が途絶えることは、アナログ制御系で構成される場合と比較して大きなトラブルとなりやすい。本発明の実施形態のような瞬停補償機能を有したスイッチング電源を用いることにより、制御系の動作が急停止することを回避でき、全体として高効率のシステムを構築することができる。
【産業上の利用可能性】
【０１５０】
本発明は、交流電力を入力して動作する各種の電機機器、空調機器、家庭電化製品、パソコンやサーバ等の情報機器などに広く適用することができる。
【符号の説明】
【０１５１】
１    交流電源
２    ダイオードブリッジ（整流手段）
４，Ｃｔｋ  瞬停補償コンデンサ（電荷蓄積手段）
５ａ，Ｑ１  パワーＭＯＳＦＥＴ（第１のスイッチング素子）
５ｂ，Ｑ２  パワーＭＯＳＦＥＴ（第２のスイッチング素子）
５ｃ，Ｑ３  パワーＭＯＳＦＥＴ（第３のスイッチング素子）
５ｄ，Ｑ４  パワーＭＯＳＦＥＴ（第４のスイッチング素子）
８，Ｃｃ  コンデンサ
９，Ｔｒ  絶縁トランス
１０ａ，１０ｂ，Ｄ１，Ｄ２  ダイオード（平滑手段）
１０ｃ，１０ｄ，Ｄ３，Ｄ４  ダイオード
１１，Ｃｏ  出力平滑コンデンサ（平滑手段）
１２  負荷
１４  電流検出器
１５  充電回路
１６，Ｃｉｎ  入力コンデンサ
１７  共振コンデンサ
１９ａ  スイッチ
２０ａ，２０ｂ，２０ｃ  アンプ
２１  停電検出器（停電検出手段）
２２ａ，２２ｂ，２２ｃ，２２ｄ  乗算器
２５  三角波発生器
２７ａ  ＰＷＭコンパレータ
２７ｂ，２７ｃ  コンパレータ、
２８  ＮＯＴ回路
２９ａ，２９ｂ，２９ｃ，２９ｄ，２９ｅ  ドライバ
３０  入力コネクタ
３１，３１ａ  アルミ板
３２  電源基板
３３  液晶パネル
３４ａ，３４ｂ，３４ｃ  支柱
３５ａ，３５ｂ  ＬＥＤドライバ基板
３６  回路基板
３７  Ｔ−ｃｏｎ(タイミングコントローラ）基板
３８  電源ケーブル
３９  フィルタ基板
４０ａ，４０ｂ，４０ｃ  出力コネクタ
４８  平滑コンデンサ
４９  コイル
５１  コントローラ、演算器（力率改善手段、充放電制御手段）
Ｎ１  １次巻線
Ｎ２  ２次巻線
Ｎ３  ３次巻線
【図１】
2013251938.tif 000003
【図２】
2013251938.tif 000004
【図３】
2013251938.tif 000005
【図４】
2013251938.tif 000006
【図５Ａ】
2013251938.tif 000007
【図５Ｂ】
2013251938.tif 000008
【図５Ｃ】
2013251938.tif 000009
【図５Ｄ】
2013251938.tif 000010
【図６】
2013251938.tif 000011
【図７Ａ】
2013251938.tif 000012
【図７Ｂ】
2013251938.tif 000013
【図８】
2013251938.tif 000014
【図９】
2013251938.tif 000015
【図１０Ａ】
2013251938.tif 000016
【図１０Ｂ】
2013251938.tif 000017
【図１０Ｃ】
2013251938.tif 000018
【図１０Ｄ】
2013251938.tif 000019
【図１１】
2013251938.tif 000020
【図１２Ａ】
2013251938.tif 000021
【図１２Ｂ】
2013251938.tif 000022
【図１３】
2013251938.tif 000023
【図１４】
2013251938.tif 000024
【図１５】
2013251938.tif 000025