(57)【要約】【課題】高いＥＳＤ耐性を有し、且つ内部回路の動作に影響を与えないＥＳＤ保護回路を備える半導体装置を提供する。【解決手段】半導体装置は、内部回路３とＥＳＤ保護回路２と端子ＳＩＧとを具備する。ＥＳＤ保護回路２は、第１アクティブクランプ回路１１と、第２アクティブクランプ回路１２とを具備する。第１アクティブクランプ回路１１は、端子ＳＩＧと内部回路３との間に設けられ、過電圧に応答して端子ＳＩＧを接地電位ＧＮＤに短絡する。第２アクティブクランプ回路１２は、端子ＳＩＧに対して第１アクティブクランプ回路１１と並列に接続される、端子ＳＩＧで発生する過電圧に応答して、制御信号ＳＳを出力する。第１アクティブクランプ回路１１は、制御信号ＳＳに基づいて、内部回路３と端子ＳＩＧとの間の信号の入出力経路２１を、低抵抗から高抵抗に変更する。【選択図】図２
2013251460.tif 000002
【特許請求の範囲】
【請求項１】
内部回路と、
端子と、
前記端子と前記内部回路との間に設けられ、前記過電圧に応答して前記端子を接地電位に短絡する第１アクティブクランプ回路と、前記端子に対して前記第１アクティブクランプ回路と並列に接続された第２アクティブクランプ回路とを備えるＥＳＤ（ＥｌｅｃｔｒｏＳｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）保護回路と
を具備し、
前記第２アクティブクランプ回路は、
前記端子で発生する所定の電圧以上の過電圧に応答して、制御信号を出力し、
前記第１アクティブクランプ回路は、
前記制御信号に基づいて、前記内部回路と前記端子との間の信号の入出力経路を、低抵抗から高抵抗に変更する
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１アクティブクランプ回路は、前記制御信号に基づいて、前記入出力経路を、低抵抗の第２経路から高抵抗の第１経路に切り替える
半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記第１経路は、抵抗値が相対的に高抵抗な抵抗素子を含み、
前記第２経路は、前記抵抗素子に並列に接続され、オン抵抗値が相対的に低抵抗なスイッチを含み、
前記第１アクティブクランプ回路は、前記制御信号に基づいて、前記スイッチをオフする
半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記第１アクティブクランプ回路は、
一方の接続部を前記端子に、他方の接続部を接地電位にそれぞれ接続された第１トランジスタと、
一方の接続部を前記端子に、他方の接続部を前記第１トランジスタの第１ゲートにそれぞれ接続され、所定の電圧でブレークダウンする第１過電圧検出回路と、
前記第１ゲートと前記内部回路との間に設けられた前記入出力経路としてのゲート入力抵抗部と
を備え、
前記第２アクティブクランプ回路は、
一方の接続部を電源電位と前記ゲート入力抵抗部と間接的に前記端子とに、他方の接続部を接地電位にそれぞれ接続された第２トランジスタと、
一方の接続部を前記端子に、他方の接続部を前記第２トランジスタの第２ゲートにそれぞれ接続され、所定の電圧でブレークダウンする第２過電圧検出回路と、
前記第２ゲートと前記接地電位との間に設けられたゲートプルダウン抵抗と
を備える
半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記ゲート入力抵抗部は、
抵抗値が相対的に高抵抗な抵抗素子と、
前記抵抗素子に並列に接続され、オン抵抗値が相対的に低抵抗なスイッチと
を含み、
前記第１アクティブクランプ回路は、前記制御信号に基づいて、前記スイッチをオフする
半導体装置。
【請求項６】
請求項４に記載の半導体装置において、
前記第１過電圧検出回路は、直列接続された複数の第１ダイオードを備え、
前記第２過電圧検出回路は、直列接続された複数の第２ダイオードを備え、
前記複数の第２ダイオードのブレークダウン電圧は、前記複数の第１ダイオードのブレークダウン電圧以下である
半導体装置。
【請求項７】
請求項４に記載の半導体装置において、
前記ゲートプルダウン抵抗の抵抗の値は、前記ゲート入力抵抗部における抵抗が高いときの値よりも小さい
半導体装置。
【請求項８】
請求項１に記載の半導体装置において、
前記第２アクティブクランプ回路は、前記第１アクティブクランプ回路よりも前記端子に近い位置に配置される
半導体装置。
【請求項９】
内部回路と、
端子と、
前記端子と前記内部回路との間に設けられ、前記過電圧に応答して前記端子を接地電位に短絡する第１アクティブクランプ回路と、前記端子に対して前記第１アクティブクランプ回路と並列に接続された第２アクティブクランプ回路とを備えるＥＳＤ（ＥｌｅｃｔｒｏＳｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）保護回路と
を具備し、
前記第１アクティブクランプ回路は、
一方の接続部を前記端子に、他方の接続部を接地電位にそれぞれ接続された第１トランジスタと、
一方の接続部を前記端子に、他方の接続部を前記第１トランジスタの第１ゲートにそれぞれ接続され、所定の電圧でブレークダウンする第１過電圧検出回路と、
前記第１ゲートと前記内部回路との間に設けられたゲート入力抵抗部と
を備え、
前記第２アクティブクランプ回路は、
一方の接続部を電源電位と前記ゲート入力抵抗部と間接的に前記端子とに、他方の接続部を接地電位にそれぞれ接続された第２トランジスタと、
一方の接続部を前記端子に、他方の接続部を前記第２トランジスタの第２ゲートにそれぞれ接続され、所定の電圧でブレークダウンする第２過電圧検出回路と、
前記第２ゲートと前記接地電位との間に設けられたゲートプルダウン抵抗と
を備え、
前記ゲート入力抵抗部は、
抵抗値が相対的に高抵抗な抵抗素子と、
前記抵抗素子に並列に接続され、オン抵抗値が相対的に低抵抗であり、前記第２トランジスタの前記一方の接続部の電位でオン又はオフするスイッチと
を含む
半導体装置。
【請求項１０】
半導体装置の動作方法であって、
前記半導体装置は、
内部回路と、
端子と、
前記端子と前記内部回路との間に設けられた第１アクティブクランプ回路と、前記端子に対して前記第１アクティブクランプ回路と並列に接続された第２アクティブクランプ回路とを備えるＥＳＤ（ＥｌｅｃｔｒｏＳｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）保護回路と
を具備し、
前記半導体装置の動作方法は、
前記第２アクティブクランプ回路が、前記端子で発生する過電圧に応答して、制御信号を出力するステップと、
前記第１アクティブクランプ回路が、前記制御信号に基づいて、前記内部回路と前記端子との間の信号の入出力経路を、低抵抗から高抵抗に変更するステップと、
前記第１アクティブクランプ回路が、前記端子で発生する過電圧に応答して、前記端子を接地電位に短絡するステップと
を具備する
半導体装置の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にＥＳＤ（ＥｌｅｃｔｒｏＳｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）保護回路を備える半導体装置に好適に利用できるものである。
【背景技術】
【０００２】
半導体装置においてＥＳＤ破壊から内部回路を保護する技術が知られている。その技術の一つとして、アクティブクランプ回路を用いる方法が知られている。アクティブクランプ回路は、半導体装置の端子（例示：電源端子、信号端子）にＥＳＤ信号が侵入した場合に、そのＥＳＤ信号が内部回路に達することを抑制する保護回路である。アクティブクランプ回路としては、様々な回路が提案されている。
【０００３】
図１は、非特許文献１に開示されたアクティブクランプ回路を示す回路図である。このアクティブクランプ回路（Ａｃｔｉｖｅ  ｃｌａｍｐ）は、トランジスタＴｒと、トランジスタＴｒのドレインとゲートとの間に接続されたダイオードＤと、ゲートとソースとの間に接続された抵抗Ｒ０１、Ｒ０２とを備えている。ゲート側の抵抗が抵抗Ｒ０１であり、ソース側の抵抗が抵抗Ｒ０２である。トランジスタＴｒのドレインは、１２Ｖの電源端子や信号端子（図示されず）に接続されている。トランジスタＴｒのソースは、接地に接続されている。トランジスタＴｒのゲートは、抵抗Ｒ０１を介して、入力端子ＩＮに接続されている。入力端子ＩＮは、抵抗Ｒ０３を介して、内部回路としてのＭＰＵに接続されている。
【０００４】
このアクティブクランプ回路は、端子（電源端子や信号端子）からＥＳＤパルスが入ってきたとき、トランジスタＴｒをオンさせて、端子と接地との間にＥＳＤパルスの放電パスを形成する。その放電パスにＥＳＤパルスの電流を流すことにより、ＭＰＵを保護する。具体的には、以下のような動作になる。まず、トランジスタＴｒのドレイン側にＥＳＤパルスが入ってきたとき、ＥＳＤパルスによりダイオードＤがブレークダウンを起こす。それにより、ダイオードＤに電流が流れ始める。その電流は、ゲート−ソース間の抵抗Ｒ０１を流れた後、抵抗Ｒ０３ではなく、主に抵抗Ｒ０２を介して接地へ流れる。その理由は後述される。これにより、（抵抗Ｒ０１＋抵抗Ｒ０２）で電圧降下が発生し、トランジスタＴｒのゲート電圧が増加する。そのとき、そのゲート電圧増加が十分に大きければ、トランジスタＴｒはオン状態になる。そして、トランジスタＴｒがオン状態になることにより、トランジスタＴｒのドレインと接地との間にＥＳＤパルスを放電するパスができる。その放電パスを介してＥＳＤパルスが接地に放電されことにより、ＭＰＵにＥＳＤパルスが侵入することが無くなる。すなわち、このアクティブクランプ回路により、ＭＰＵ（内部回路）が保護される。
【０００５】
ここで、抵抗Ｒ０１は、主に、電圧降下によるゲート電圧を確保するために設けられている。抵抗Ｒ０２は、ＥＳＤパルスによる電流の経路として設けられている。抵抗Ｒ０３は、主に、ＥＳＤパルスによる電流がＭＰＵに侵入することを防止するために設けられている。そのため、ＥＳＤパルスによる電流がゲート−ソース間の抵抗Ｒ０１を流れた後、抵抗Ｒ０３ではなく、主に抵抗Ｒ０２を介して接地へ流れるようにするべく、少なくともＲ０３＞Ｒ０２と設定されている。
【０００６】
以上の構成を考慮すると、ＥＳＤ保護の観点から、抵抗Ｒ０３、Ｒ０１の抵抗値は高いほど好ましい。その理由は、抵抗Ｒ０１については、ＥＳＤ信号が端子に侵入したとき、抵抗Ｒ０１の抵抗値が高いほど、ゲート電圧が低電流でも高くなり、トランジスタを速く確実にオンさせることができるからである。また、抵抗Ｒ０３については、抵抗Ｒ０３の抵抗値が高いほど、電流がＭＰＵに侵入することを抑制することができるからである。逆に、抵抗Ｒ０１の抵抗値が低いと、ゲート電圧が低くなるので、ＥＳＤ信号が端子に侵入したとき、トランジスタがオンするのに時間がかかったり、トラジスタがオンしなかったりすることが考えられる。また、抵抗Ｒ０３の抵抗値が低いと、電流がＭＰＵに侵入することを抑制できなくなることが考えられる。
【０００７】
ＥＳＤ破壊から内部回路を保護する技術として、特開２０１０−２７８１８８号公報（ＵＳ２０１０／０３０２６９３号公報）に半導体集積回路装置が開示されている。この半導体集積回路装置は、入出力端子にＥＳＤ保護用のＥＳＤ保護回路を備えている。前記ＥＳＤ保護回路は、第１のクランプ回路と、第２のクランプ回路と、第３のクランプ回路と、第１のトランジスタと、第２のトランジスタと、第１の抵抗と、第２の抵抗とよりなる。第１のクランプ回路は、一方の端子が、前記入出力端子に接続される。第２のクランプ回路は、一方の端子が、前記第１のクランプ回路の出力部に接続される。第３のクランプ回路は、一方の端子が、前記第２のクランプ回路の出力部に接続され、他方の端子が基準電位に接続される。第１のトランジスタは、一方の接続部が、前記入出力端子に接続され、他方の接続部が基準電位に接続され、ゲートが、前記第１のクランプ回路の他方の端子に接続される。第２のトランジスタは、一方の接続部が、前記入出力端子に接続され、他方の接続部が基準電位に接続され、ゲートが、前記第２のクランプ回路の他方の端子に接続される。第１の抵抗は、前記第１のトランジスタのゲートと基準電位との間に接続される。第２の抵抗は、前記第２のトランジスタのゲートと基準電位との間に接続される。
【０００８】
また、特開２００５−２９５７５３号公報に端子保護回路および同期整流型のスイッチング電源が開示されている。この端子保護回路は、高電圧の電源入力が供給されている電源端子を過電圧から保護する。スイッチング手段は、前記電源端子を過電圧発生時に接地電位まで短絡するようにオンする。クランプ手段は、前記スイッチング手段と並列接続され、前記電源端子の入力電圧をクランプするとともに前記スイッチング手段のオンレベルを決定する。
【０００９】
また、特開２００８−３５０６７号公報に負荷駆動回路が開示されている。負荷駆動回路は、出力トランジスタと、アクティブクランプ回路と、第１抵抗と、シャント用トランジスタと、容量と、第２抵抗と、第１回路とを有する。出力トランジスタは、第１ノード、第２ノードおよび第１制御入力ノードを備え、前記第１制御入力ノードと前記第２ノードとの間の電位差に応じてオン／オフが制御され、このオン／オフの制御によって負荷を駆動する。アクティブクランプ回路は、前記第１ノードと前記第１制御入力ノードの間に設けられ、ダイオードおよびツェナーダイオードを含む。第１抵抗は、前記第１制御入力ノードと前記第２ノードの間に設けられている。シャント用トランジスタは、前記第１制御入力ノードと前記第２ノードの間に設けられ、第２制御入力ノードと前記第２ノードとの間の電位差に応じてオン／オフが制御される。容量は、前記第１ノードと前記第２制御入力ノードの間に設けられている。第２抵抗は、前記第２制御入力ノードと前記第２ノードの間に設けられている。第１回路は、前記アクティブクランプ回路からの帰還信号に応じて前記シャント用トランジスタのオン／オフを制御する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−２７８１８８号公報
【特許文献２】特開２００５−２９５７５３号公報
【特許文献３】特開２００８−０３５０６７号公報
【００１１】
【非特許文献１】（株式会社東芝）セミコンダクター＆ストレージ社ホームページ；（製品情報）専用ＩＣ；（製品紹介）車載用：ディスクリート；インテリジェントパワーデバイス（ＩＰＤ）；ローサイドスイッチ使用例（ｈｔｔｐ：／／ｗｗｗ．ｓｅｍｉｃｏｎ．ｔｏｓｈｉｂａ．ｃｏ．ｊｐ／ｐｒｏｄｕｃｔ／ａｓｓｐ／ｓｅｌｅｃｔｉｏｎ／ａｕｔｏｍｏｔｉｖｅ／ｄｉｓｃｒｅｔｅ／ｉｐｄ／ｉｎｄｅｘ．ｈｔｍｌ；２０１２年４月１９日）。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ここで、アクティブクランプ回路は、通常動作をしているとき、内部回路の動作に影響を与えないことが好ましい。すなわち、上記の例では、アクティブクランプ回路は、通常動作における内部回路から抵抗Ｒ０３、Ｒ０１を介した信号の出力に対して悪影響を与えないことが好ましい。しかし、実際には、ＥＳＤ保護の観点から抵抗Ｒ０３、Ｒ０１の抵抗値を大きくしているため、内部回路の動作に影響を及ぼしてしまうおそれがある。それは、抵抗Ｒ０３、Ｒ０１と、そのトランジスタＴｒの寄生容量Ｃ（ゲート−ソース間、ゲート−ドレイン間、など）とによる時定数ＣＲが大きくなってしまうためである。具体例としては、高速信号（例示：クロックパルス）を端子に出力するとき、この時定数ＣＲが大きい場合、スイッチングスピードが遅くなってしまったり、信号波形がなまってしまったりといった問題が発生するおそれがある。
【００１３】
内部回路に影響を与えないようにするためには、抵抗Ｒ０３、Ｒ０１や、寄生容量Ｃを小さくすることが考えられる。しかし、上記の図１の例では、抵抗Ｒ０３、Ｒ０１の抵抗値を小さくすると、ＥＳＤパルスが入ってきたとき、トランジスタＴｒをオンさせるだけのゲート電圧が得られなくなるおそれがある。また、抵抗Ｒ０１の抵抗値を小さくした状態で、トランジスタＴｒをオンさせるだけのゲート電圧を得ようとすれば、ＥＳＤ信号により流れる電流をより多くすることが必要となる。そのためには、ダイオードＤの電流能力を高める必要がある。その場合、そのダイオードＤのサイズを大きくすることが必要となり、チップ面積の増大につながってしまう。また、抵抗Ｒ０３の抵抗値を小さくすると、抵抗Ｒ０２の経路だけでなく、抵抗０３の経路を介してＭＰＵにもＥＳＤパルスによる電流が侵入する可能性があり、ＥＳＤ耐性が低下するおそれがある。また、寄生容量Ｃを小さくするためには、トランジスタＴｒのサイズを小さくする必要がる。その場合、これはトランジスタのドライブ能力そのものを下げてしまう。
【００１４】
このように、アクティブクランプ回路は、抵抗Ｒ０３、Ｒ０１の大小について、相反する問題を抱えている。ＥＳＤ保護の観点では、抵抗Ｒ０３、Ｒ０１は大きな値、例えば数ｋ〜数十ｋΩが望ましいと考えられる。その一方で、内部回路の高速動作に影響を与えないようにするには、抵抗Ｒは小さい値が望ましいと考えられる。高いＥＳＤ耐性を有し、且つ内部回路の動作に影響を与えない、ＥＳＤパルスから内部回路を保護する技術が望まれる。
【００１５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
一実施の形態によれば、半導体装置は、ＥＳＤ保護用の第１アクティブクランプ回路と、その第１アクティブクランプ回路に対して並列に設けられたＥＳＤ検出用の第２アクティブクランプ回路を備える。第２アクティブクランプ回路からのＥＳＤ検出信号（制御信号）に基づいて、第１アクティブクランプ回路において、内部回路に接続されたゲート入力抵抗を切り替える。
【発明の効果】
【００１７】
前記一実施の形態によれば、高いＥＳＤ耐性を有し、且つ内部回路の動作に影響を与えない、ＥＳＤパルスから内部回路を保護する技術を提供できる。
【図面の簡単な説明】
【００１８】
【図１】図１は、非特許文献１に開示されたアクティブクランプ回路を示す回路図である。
【図２】図２は、第１の実施の形態に係る半導体装置の構成を示すブロック図である。
【図３】図３は、第１の実施の形態に係る半導体装置の構成の具体例を示すブロック図である。
【図４】図４は、スイッチＳＷの一例を示す回路図である。
【図５】図５は、第１の実施の形態に半導体装置の動作を示すタイミングチャートである。
【図６】図６は、第２の実施の形態に係る半導体装置の構成の具体例を示すブロック図である。
【図７】図７は、第２の実施の形態に半導体装置の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１９】
（第１の実施の形態）
以下、第１の実施の形態に係る半導体装置について説明する。
【００２０】
図２は、第１の実施の形態に係る半導体装置の構成を示すブロック図である。半導体装置１は、一つの半導体チップに形成され、内部回路３とＥＳＤ（ＥｌｅｃｔｒｏＳｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）保護回路２とを具備している。内部回路３は、メモリやＭＰＵ（Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やそれらを組み合わせた半導体集積回路に例示される。ＥＳＤ保護回路２は、ＥＳＤパルスから内部回路３を保護する。
【００２１】
ＥＳＤ保護回路２は、第１アクティブクランプ回路１１と、第２アクティブクランプ回路１２とを具備している。第１アクティブクランプ回路１１は、端子ＳＩＧと内部回路３との間に設けられている。第２アクティブクランプ回路１２は、端子ＳＩＧに対して第１アクティブクランプ回路１１と並列に接続されている。第２アクティブクランプ回路１２は、端子ＳＩＧで発生するＥＳＤパルス（過電圧）に応答して、制御信号ＳＳ（ＥＳＤ検知信号）を出力する。第１アクティブクランプ回路１１は、制御信号ＳＳに基づいて、内部回路３に対する信号の入出力経路（２１）を、低抵抗から高抵抗に変更する。第１アクティブクランプ回路１１は、端子ＳＩＧで発生するＥＳＤパルスに応答して、端子ＳＩＧを接地電位ＧＮＤに短絡する。
【００２２】
本実施の形態では、半導体装置が、ＥＳＤ保護用の第１アクティブクランプ回路と、その第１アクティブクランプ回路に対して並列に設けられたＥＳＤ検出用の第２アクティブクランプ回路を備えている。そして、ＥＳＤパルス（過電圧）が発生したとき、第２アクティブクランプ回路１２がそのＥＳＤパルスを検出して、第１アクティブクランプ回路１１へ活性電位（例示：Ｌｏｗレベル）の制御信号ＳＳ（ＥＳＤ検出信号）を出力する。それにより、内部回路３に対する信号の入出力経路（ゲート入力抵抗部２１：後述）を高抵抗に切り替えることができる。その結果、ＥＳＤ保護回路２は、ＥＳＤパルスに対して、高いＥＳＤ耐性を有することができる。一方ＥＳＤパルスが発生していない通常状態のとき、第２アクティブクランプ回路１２が非活性電位（例示：Ｈｉｇｈレベル）を第１アクティブクランプ回路１１へ出力する。それにより、第１アクティブクランプ回路１１は、内部回路３に対する信号の入出力経路を低抵抗にする。そのため、第１アクティブクランプ回路１１の時定数は小さくなり、第１アクティブクランプ回路１１は高速信号に対応可能になる。すなわち、ＥＳＤ保護回路２を内部回路３の動作に影響を与えない構成とすることができる。
【００２３】
以下、ＥＳＤ保護回路２について更に説明する。
【００２４】
図２において、第１アクティブクランプ回路１１は、第１トランジスタＭＮＮ１と、第１クランプ回路２２と、ゲート入力抵抗部２１とを備えている。第１トランジスタＭＮＮ１は、高耐圧のＮＭＯＳトランジスタである。ＤＭＯＳ（Ｄｏｕｂｌｅ  ｄｉｆｆｕｓｅｄ  Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタやＬＤＭＯＳ（Ｌａｔｅｒａｌ  Ｄｉｆｆｕｓｅｄ  Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタに例示される。第１トランジスタＭＮＮ１は、一方の接続部（例示：ドレイン）を端子ＳＩＧに、他方の接続部（例示：ソース）を接地電位ＧＮＤにそれぞれ接続されている。なお、この図において、端子ＳＩＧは信号端子であるが、他の種類の端子、例えば電源端子や兼用ピンであっても良い。第１トランジスタＭＮＮ１は、出力トランジスタとも見ることができる。
【００２５】
過電圧検出回路としての第１クランプ回路２２は、一方の接続部を端子ＳＩＧに、他方の接続部を第１トランジスタＭＮ１のゲートにそれぞれ接続されている。第１クランプ回路２２は、第１トランジスタＭＮ１のゲートから端子ＳＩＧへ向かう方向を順方向として、順方向に電流を流す。ただし、逆方向の閾値電圧以上の過電圧によりブレークダウンして、逆方向に電流を流す。例えば、上述のＥＳＤパルス（過電圧）でブレークダウンして、逆方向に電流を流す。言い換えると、第１クランプ回路２２は、ブレークダウンして逆方向に電流を流すことが可能になることで、過電圧（例示：ＥＳＤパルス）を検出している。
【００２６】
ゲート入力抵抗部２１は、上述の内部回路３に対する信号の入出力経路として、第１トランジスタＭＮＮ１のゲートと内部回路３（のバッファＤ）との間に設けられている。ゲート入力抵抗部２１は、第２アクティブクランプ回路１２からの制御信号ＳＳにより抵抗が可変である。端子ＳＩＧと内部回路３との間で高速通信を行う場合、時定数を低減すべく低抵抗になるように制御信号ＳＳで制御される。一方、端子で発生するＥＳＤパルスから内部回路３を保護する場合、内部回路３を適切に保護すべく高抵抗になるように制御信号ＳＳで制御される。ゲート入力抵抗部２１は、制御信号ＳＳで抵抗を可変にできれば、その構成は任意である。ＥＳＤパルスによる電流は、ゲート入力抵抗部２１を介して、例えば、内部回路３の手前のバッファＤ（インバータ）に、その出力側から侵入して、そのインバータのＮＭＯＳトランジスタのソース側から接地電位へ流れ込む。ゲート入力抵抗２１は、図１における抵抗Ｒ０１と抵抗Ｒ０３とを合わせた機能を有していると見ることができる。
【００２７】
第１アクティブクランプ回路１１は、更に、ゲートと接地電位ＧＮＤとの間に接続されたツェナーダイオードＤ４（ゲートに向かう方向が順方向）と、端子ＳＩＧと電源端子ＶＤＤとの間に接続されたダイオードＤ５（電源端子ＶＤＤに向かう方向が順方向）とを備えている。ツェナーダイオードＤ４は、ＮＭＯＳトランジスタＭＮ１のゲート電圧が高くなり過ぎないように所定の電圧にクランプする。
【００２８】
第２アクティブクランプ回路１２は、第２トランジスタＭＮＮ２と、第２クランプ回路３１と、ゲートプルダウン抵抗Ｒ２とを備えている。第２トランジスタＭＮＮ２は、高耐圧のＮＭＯＳトランジスタである。ＤＭＯＳトランジスタやＬＤＭＯＳトランジスタに例示される。第２トランジスタＭＮＮ２は、一方の接続部（例示：ドレイン）を端子ＳＩＧ（に抵抗Ｒ３及びダイオードＤ５を介して間接的に）、電源端子ＶＤＤ（に抵抗Ｒ３を介して間接的に）及びゲート入力抵抗部２１に、他方の接続部（例示：ソース）を接地電位ＧＮＤにそれぞれ接続されている。
【００２９】
第２アクティブクランプ回路１２は、第１アクティブクランプ回路１１と少なくとも同時にＥＳＤパルスを検出することが好ましい。従って、第２アクティブクランプ回路１２の基本的な構成としては、上述のように第１アクティブクランプ回路１１と同じとする方法が一例として考えられる。ただし、第２アクティブクランプ回路１２は、ＥＳＤパルス（過電圧）を少なくとも同時に（又はより早期に）検出し、第１アクティブクランプ回路１１に制御信号ＳＳで伝達すること機能が重要であることから、当該機能を満たすものであれば、他の構成を有していても良い。
【００３０】
過電圧検出回路としての第２クランプ回路３１は、一方の接続部を端子ＳＩＧに、他方の接続部を第２トランジスタＭＮ２のゲートにそれぞれ接続されている。第２クランプ回路３１は、第２トランジスタＭＮ２のゲートから端子ＳＩＧへ向かう方向を順方向として、順方向に電流を流す。ただし、逆方向の閾値電圧以上の過電圧によりブレークダウンして、逆方向に電流を流す。例えば、上述のＥＳＤパルス（過電圧）でブレークダウンして、逆方向に電流を流す。言い換えると、第２クランプ回路３１は、ブレークダウンして逆方向に電流を流すことが可能になることで、過電圧（例示：ＥＳＤパルス）を検出してしている。
【００３１】
ゲートプルダウン抵抗Ｒ２は、ゲートと接地電位（ＧＮＤ）との間に設けられている。第２アクティブクランプ回路１２は、更に、ゲートと接地電位ＧＮＤとの間に接続されたツェナーダイオードＤ９（ゲートに向かう方向が順方向）を備えている。ツェナーダイオードＤ９は、ＮＭＯＳトランジスタＭＮ２のゲート電圧が高くなり過ぎないように所定の電圧にクランプする。
【００３２】
このＥＳＤ保護回路２は、通常動作のときとＥＳＤパルスが入ったときとで、詳細には以下の動作を行う。
【００３３】
（１）通常動作のとき
通常動作時では、第２トランジスタＭＮ２はオフ状態である。そのため、第２トランジスタＭＮ２のドレイン側のＢ点はＨｉｇｈレベル（ＶＤＤ側）になっている。従って、第２アクティブクランプ回路１２は、Ｂ点の電位として非活性電位（例示：Ｈｉｇｈ電位）を第１アクティブクランプ回路１１へ出力している。第１アクティブクランプ回路１１は、その非活性電位に応答して、内部回路３に対する信号の入出力経路（ゲート入力抵抗部２１）を、信号処理に影響しない低抵抗に制御する。
【００３４】
（２）ＥＳＤパルスが入ったとき
端子ＳＩＧにＥＳＤパルス（過電圧）が発生したとき、第２アクティブクランプ回路１２の第２クランプ回路３１がブレークダウンを起こす。その結果、第２クランプ回路３１に電流が流れ始める。この電流がプルダウン抵抗Ｒ２に流れ込むことにより、抵抗Ｒ２に電圧降下が発生する。それにより、第２トランジスタＭＮ２のゲート電圧が上がる。その結果、第２トランジスタＭＮ２がオン状態になる。第２トランジスタＭＮ２がオン状態になることにより、そのドレイン側のＢ点の電位がＬｏｗ（接地電位ＧＮＤ）に降下する。その結果、活性（例示：Ｌｏｗ電位）な制御信号ＳＳが第１アクティブクランプ回路１１へ出力される。第２アクティブクランプ回路１２からの制御信号ＳＳに基づいて、第１アクティブクランプ回路１１のゲート入力抵抗部２１は、低抵抗から高抵抗に切り替わる。
【００３５】
一方、第２アクティブクランプ回路１２の第２クランプ回路３１がブレークダウンを起こすタイミングで、第１アクティブクランプ回路１１の第１クランプ回路２２がブレークダウンを起こす。その結果、第１クランプ回路２２に電流が流れ始める。この電流がゲート入力抵抗部２１に流れ込むことによって、ゲート入力抵抗部２１に電圧降下が発生する。その電流は例えば、内部回路３の手前のバッファＤ（インバータ）に、その出力側から侵入して、そのインバータのＮＭＯＳトランジスタのソース側から接地電位へ流れ込む。ただし、初期的には制御信号ＳＳが到達していないため、ゲート入力抵抗部２１の抵抗が低く（電圧降下が小さく）、第１トランジスタＭＮ１のゲート電圧はあまり上がらない。その後、制御信号ＳＳが到達して、ゲート入力抵抗部２１の抵抗が高くなると（電圧降下が大きくなると）、第１トランジスタＭＮ１のゲート電圧が急激に上がる。その結果、第１トランジスタＭＮ１がオン状態になる。第１トランジスタＭＮ１がオン状態になることにより、端子ＳＩＧ−端子ＧＮＤ（接地電位）間にＥＳＤパルスを放電するパスができる。その結果、ＥＳＤパルスから内部回路３が保護される。
【００３６】
本実施の形態では、ＥＳＤパルス（過電圧）が発生したとき、第２クランプ回路３１のブレークダウンに伴い第２トランジスタＭＮ２がオン状態になり、Ｂ点のＬｏｗ電位（活性レベル）である制御信号ＳＳ（ＥＳＤ検出信号）を第１アクティブクランプ回路１１へ出力する。それにより、内部回路３に対する信号の入出力経路（ゲート入力抵抗部２１）を高抵抗にすることができる。その結果、ＥＳＤ保護回路２は、ＥＳＤパルスに対して、高いＥＳＤ耐性を有することができる。一方、ＥＳＤパルスが発生しない通常状態のとき、第２クランプ回路３１のブレークダウンは発生せず第２トランジスタＭＮ２がオフ状態のままなので、Ｂ点のＨｉｇｈ電位（非活性レベル）が第１アクティブクランプ回路１１へ出力されている。すなわち、Ｂ点のＬｏｗ電位である制御信号ＳＳ（ＥＳＤ検出信号）を第１アクティブクランプ回路１１へ出力しない。それにより、第１アクティブクランプ回路１１は、内部回路３に対する信号の入出力経路（ゲート入力抵抗部２１）を低抵抗のまま維持する。そのため、第１アクティブクランプ回路１１の時定数は小さくなり、第１アクティブクランプ回路１１は高速信号に対応可能になる。その結果、ＥＳＤ保護回路２は、内部回路３の動作に影響を与えない構成となる。
【００３７】
なお、第２アクティブクランプ回路１２は、第１アクティブクランプ回路１１よりも端子ＳＩＧに近い位置に配置されることが好ましい。第１アクティブクランプ回路１１のＥＳＤ保護動作は、上述のように第２アクティブクランプ回路１２の制御信号ＳＳにより制御されるので、第２アクティブクランプ回路１２でのＥＳＤパルスの検知を少しでも早くするためである。
【００３８】
以下、ＥＳＤ保護回路２の具体例について更に説明する。
図３は、第１の実施の形態に係る半導体装置の構成の具体例を示すブロック図である。この図では、図２の半導体装置１における第１アクティブクランプ回路１１のゲート入力抵抗部２１と第１クランプ回路２２、及び、第２アクティブクランプ回路１２の第２クランプ回路３１の具体例が示されている。
【００３９】
ゲート入力抵抗部２１は、並列接続された二つの入出力経路を備えている。二つの入出力経路のうちの第１経路（Ｒ１）は相対的に抵抗が高く、第２経路（ＳＷ１）は相対的に抵抗が低い。ゲート入力抵抗部２１は、制御信号ＳＳ（活性：Ｌｏｗ電位）に応答して、入出力経路を、低抵抗の第２経路（ＳＷ１）から高抵抗の第１経路（Ｒ１）に切り替える。また、非活性（Ｈｉｇｈ電位）に応答して、入出力経路を、高抵抗の第１経路（Ｒ１）から低抵抗の第２経路（ＳＷ１）に切り替える。端子ＳＩＧと内部回路３との間で高速通信を行う場合、低抵抗が好ましく、端子で発生するＥＳＤパルスから内部回路３を保護する場合、高抵抗が好ましいからである。
【００４０】
この図の例では、第１経路は抵抗Ｒ１である。抵抗Ｒ１は例えば数ｋ〜数十ｋΩである。第２経路はスイッチＳＷ１（のオン状態）である。抵抗Ｒ１は、オン状態のスイッチＳＷ１よりも抵抗が高い。また、抵抗Ｒ１は、オフ状態のスイッチＳＷ１よりも抵抗が低い。すなわち、抵抗の関係は、オン状態のスイッチＳＷ１＜抵抗Ｒ１＜オフ状態のスイッチＳＷ１となる。従って、スイッチＳＷ１がオン状態の場合、入出力経路はスイッチＳＷ１になり、スイッチＳＷ１がオフ状態の場合、入出力経路は抵抗Ｒ１になる。
【００４１】
ゲート入力抵抗部２１は、制御信号ＳＳ（Ｌｏｗ電位）に応答して、スイッチＳＷ１をオフ状態にする。それにより、入出力経路は、オン状態のスイッチＳＷ１（第２経路）から抵抗Ｒ１（第１経路）に切り替わる。すなわち、ゲート入力抵抗部２１は、制御信号ＳＳ（Ｌｏｗ電位）に応答して、入出力経路を、低抵抗のオン状態のスイッチＳＷ１から高抵抗の抵抗Ｒ１に切り替える。
【００４２】
スイッチＳＷ１の構成としては、例えば、図４に記載のＣＭＯＳトランスファゲートに例示される。少ない素子数（少ない面積増加）で安定的にスイッチのオン・オフが可能である。ただし、スイッチＳＷ１の構成はこの例に限定されるものではなく、上述の不等式の条件を満たす他の構成のスイッチであっても良い。また、例えば、第１経路を高抵抗の第１抵抗と第１スイッチとし、第２経路を低抵抗の第２抵抗と第２スイッチとし、制御信号ＳＳにより、第１スイッチと第２スイッチとを相補的にオン／オフする構成としても良い。この場合、上記例と比較してスイッチ数と抵抗数が１個ずつ多くなる。また、ゲート入力抵抗部２１は、従来知られた可変抵抗素子であっても良い。
【００４３】
第１クランプ回路２２は、直列接続されたダイオードＤ１〜Ｄ３を備えている。すなわち、ダイオードＤ１は、カソードを端子ＳＩＧに、アノードをダイオードＤ２のカソードにそれぞれ接続されている。ダイオードＤ３は、カソードを第１ダイオードＤ２のアノードに、アノードを第１トランジスタＭＮ１のゲートにそれぞれ接続されている。直列接続されたダイオードＤ１〜Ｄ３は、第１トランジスタＭＮ１のゲートから端子ＳＩＧへ向かう方向を順方向として、順方向に電流を流す。ただし、逆方向の閾値電圧以上の過電圧（例示：ＥＳＤパルス）によりブレークダウンして、逆方向に電流を流す。
【００４４】
ここで、ダイオードＤ１〜Ｄ３が同一の構造を有し、ダイオードＤ１〜Ｄ３の各々のブレークダウン電圧が例えば１４Ｖであるとする。半導体装置１の耐圧を約６０Ｖと設定した場合、ダイオード３個を直列にすることは、第１クランプ回路２２のブレークダウン電圧を４２Ｖとすることを意味する。すなわち、ＥＳＤ保護機能を４２Ｖで機能させることになる。これは、半導体装置１の耐圧約６０Ｖに対して、１８Ｖのマージンを取っていることになる。一方、例えば、ダイオードを４個直列にすれば、第１クランプ回路２２のブレークダウン電圧は５６Ｖになる。この場合、ＥＳＤ保護機能は５６Ｖで機能することになるので、ＥＳＤパルスに対する許容度は高くなる。しかし、半導体装置１の耐圧に対するマージンは低くなる（４Ｖ）。これらの設定は、半導体装置１の設計内容に基づいて決定される。すなわち、ダイオードの個数は、３個に限定されるものではなく、半導体装置１の設計により任意に設定される。
【００４５】
第２クランプ回路３１は、直列接続されたダイオードＤ６〜Ｄ８を備えている。すなわち、ダイオードＤ６は、カソードを端子ＳＩＧに、アノードをダイオードＤ７のカソードにそれぞれ接続されている。ダイオードＤ８は、カソードをダイオードＤ７のアノードに、アノードを第２トランジスタＭＮ２のゲートにそれぞれ接続されている。直列接続されたダイオードＤ６〜Ｄ８は、第２トランジスタＭＮ２のゲートから端子ＳＩＧへ向かう方向を順方向として、順方向に電流を流す。ただし、逆方向の閾値電圧以上の過電圧（例示：ＥＳＤパルス）によりブレークダウンして、逆方向に電流を流す。
【００４６】
ここで、ダイオードＤ６〜Ｄ８は、ダイオードＤ１〜Ｄ３と少なくとも同一のブレークダウン電圧を有していることが好ましい。第２クランプ回路３１は、少なくとも第１クランプ回路２２と同時にブレークダウンすることが好ましいからである。また、ダイオードＤ６〜Ｄ８の各々の構造及び耐圧に関しては、上記されたダイオードＤ１〜Ｄ３の場合と同様である。
【００４７】
ゲートプルダウン抵抗Ｒ２の抵抗値は、ゲート入力抵抗部２１の抵抗Ｒ１の抵抗値よりも小さいことが好ましい。抵抗Ｒ２の値が小さいことは、早期にゲートプルダウン抵抗Ｒ２に電流を流し、早期に第２トランジスタＭＮ２のゲート電圧を上昇させ、早期に第２トランジスタＭＮ２をオン状態にし、早期に制御信号ＳＳを出力できるからである。また、第２アクティブクランプ回路１２でのＥＳＤパルスの処理を早期に終了させることができ、第２アクティブクランプ回路１２と第１アクティブクランプ回路１１でのＥＳＤパルスの処理が重なる場合と比較して発熱を低減できる。
【００４８】
このＥＳＤ保護回路２は、通常動作のときとＥＳＤパルスが入ったときとで、詳細には以下の動作を行う。
【００４９】
（１）通常動作のとき
通常動作時では、第２トランジスタＭＮ２はオフ状態である。そのため、第２トランジスタＭＮ２のドレイン側のＢ点はＨｉｇｈレベル（ＶＤＤ側）になっている。従って、第２アクティブクランプ回路１２は、Ｂ点の電位として非活性電位（例示：Ｈｉｇｈ電位）を第１アクティブクランプ回路１１へ出力している。第１アクティブクランプ回路１１は、その非活性電位に応答して、スイッチＳＷ１をオン状態に制御する。これにより、内部回路３に対する信号の入出力経路（ゲート入力抵抗部２１）として、低抵抗パス（オン状態のスイッチＳＷ１）が選択された状態になる。
【００５０】
（２）ＥＳＤパルスが入ったとき
図５は、第１の実施の形態に半導体装置の動作を示すタイミングチャートである。ただし、一番上のチャートは第２アクティブクランプ回路１２のＡ点の電圧（第２トランジスタＭＮＮ２のゲート電圧）を示す。上から二番目のチャートは第２アクティブクランプ回路１２のＢ点の電圧（第２トランジスタＭＮＮ２のドレイン電圧）を示す。上から三番目のチャートは第１アクティブクランプ回路１１のＣ点の電圧（第１トランジスタＭＮＮ１のゲート電圧）を示す。一番下のチャートは第１アクティブクランプ回路１１の第１トランジスタＭＮＮ１を流れる電流Ｉを示す。
【００５１】
端子ＳＩＧにＥＳＤパルスが発生し（ｔ０）、ＥＳＤパルスが上昇して行く。そのとき、ＥＳＤパルスが低い場合には、第２クランプ回路３１のダイオードＤ６〜Ｄ８及び第１クランプ回路２２のＤ１〜Ｄ３はまだブレークダウンしない。そのため、Ａ点及びＣ点の電位は０Ｖである。一方、Ｂ点の電位は、ダイオードＤ５及び抵抗Ｒ５を介してＥＳＤパルスが侵入するので上昇して行く。
その後、ＥＳＤパルスが上昇してある大きさを超えると、ダイオードＤ６〜Ｄ８がブレークダウンを起こす（ｔ１）。その結果、ダイオードＤ６〜Ｄ８に電流が流れ始める。この電流がプルダウン抵抗Ｒ２に流れ込むことにより電圧降下が起こり、第２トランジスタＭＮ２のゲート電圧が上昇して行く。すなわち、Ａ点の電位が上昇して行く。Ｂ点の電位は、上昇し続けている。
ダイオードＤ６〜Ｄ８がブレークダウンを起こす時点で、ダイオードＤ１〜Ｄ３もブレークダウンを起こす（ｔ１）。その結果、ダイオードＤ１〜Ｄ３に電流が流れ始める。この電流がスイッチＳＷ１（オン状態）に流れ込むことにより電圧降下が起こり、第１トランジスタＭＮ１のゲート電圧が上昇して行く。（その電流は例えば、バッファＤを介して接地電位へ流れ込む。）すなわち、Ｃ点の電位が上昇して行く。ただし、スイッチＳＷ１のオン抵抗は低いため、その電位の上昇の程度は、Ａ点の電位の上昇の程度と比較して小さい。
その後、第２トランジスタＭＮ２のゲート電圧（Ａ点の電位）がある大きさを超えると、第２トランジスタＭＮ２がオン状態になる（ｔ２）。第２トランジスタＭＮ２がオン状態になることにより、そのドレイン側のＢ点の電位がＬｏｗ電位（接地電位ＧＮＤ）に落ちる（ｔ３）。その結果、活性（例示：Ｌｏｗ電位）な制御信号ＳＳが第１アクティブクランプ回路１１へ出力される。
第２アクティブクランプ回路１２からの制御信号ＳＳに基づいて、第１アクティブクランプ回路１１のゲート入力抵抗部２１のスイッチＳＷ１はオフ状態になる。その結果、ゲート入力抵抗部２１は、低抵抗のスイッチＳＷ１から高抵抗の抵抗Ｒ１に切り替わる（ｔ３）。
ゲート入力抵抗部２１が高抵抗に切り替わることにより、第１トランジスタＭＮ１のゲート電圧が急激に上昇して行く。すなわち、Ｃ点の電位が急激に上昇して行く。第１トランジスタＭＮ１のゲート電圧の急激な上昇に伴い、第１トランジスタＭＮ１に電流が流れ始める（ｔ３）。そして、ゲート電圧がある電圧に達したところで第１トランジスタＭＮ１がオン状態になる。第１トランジスタＭＮ１がオン状態になることにより、端子ＳＩＧ−端子ＧＮＤ（接地電位）間にＥＳＤパルスを放電するパスができる。その結果、ＥＳＤパルスによる電流Ｉが端子ＳＩＧ−第１トランジスタＭＮＮ１−端子ＧＮＤ（接地電位）のパスに流れることにより、内部回路３が保護される。
【００５２】
本実施の形態では、第２アクティブクランプ回路１２でスイッチＳＷ１のオン／オフの制御を行い、通常動作時とＥＳＤパルスが入った時とで信号の入出力経路（信号パス）の選択を行う。この構成により、通常動作時は、第１アクティブクランプ回路１１が内部回路３の動作に影響を与えないように、入出力経路として低抵抗パス（オン状態のスイッチＳＷ１）を選択することができる。また、ＥＳＤパルスが入った時は、第１アクティブクランプ回路１１がアクティブクランプ回路として望ましい動作をするように、入出力経路として高抵抗パス（抵抗Ｒ１：数ｋ〜数十ｋΩ）を選択することができる。その結果、内部回路３の動作に影響を与えず、十分なＥＳＤ耐量を有するＥＳＤ保護回路が提供できる。
【００５３】
このように、本実施の形態によれば、高いＥＳＤ耐性を有し、且つ内部回路の動作に影響を与えない、ＥＳＤパルスから内部回路を保護するＥＳＤ保護回路を有する半導体装置を提供することができる。
【００５４】
（第２の実施の形態）
以下、第２の実施の形態に係る半導体装置について説明する。図６は、第２の実施の形態に係る半導体装置の構成の具体例を示すブロック図である。本実施の形態の半導体装置１ａは、ＥＳＤ保護回路２ａの第２クランプ回路３１ａが第１クランプ回路２２よりもブレークダウンし易い（ブレークダウン電圧が低い）という点で、第１の実施の形態の半導体装置１（図３）と相違する。以下、相違点について主に説明する。
【００５５】
第２クランプ回路３１ａは、直列接続された第２ダイオードＤ７〜Ｄ８を備えている。すなわち、第２ダイオードＤ７は、カソードを端子ＳＩＧに、アノードを第２ダイオードＤ８のカソードにそれぞれ接続されている。第２ダイオードＤ８は、アノードを第２トランジスタＭＮ２のゲートにそれぞれ接続されている。直列接続されたダイオードＤ７〜Ｄ８は、第２トランジスタＭＮ２のゲートから端子ＳＩＧへ向かう方向を順方向として、順方向に電流を流す。ただし、逆方向の閾値電圧以上の過電圧（例示：ＥＳＤパルス）によりブレークダウンして、逆方向に電流を流す。
【００５６】
ここで、第２クランプ回路３１ａは、第１の実施の形態の第２クランプ回路３１と比較して、ダイオードを１個（ここでは第２ダイオードＤ６）減らしている。従って、第２クランプ回路３１は、第１クランプ回路２２と比較して、ダイオード１個分だけブレークダウン電圧が小さくなっている。すなわち、第２クランプ回路３１は、第１クランプ回路２２と比較して早いタイミングでブレークダウンすることになる。その結果、第２アクティブクランプ回路１２ａから第１アクティブクランプ回路１１へより早いタイミングで制御信号ＳＳを出力することができる。すなわち、第１アクティブクランプ回路１１のゲート入力抵抗部２１での抵抗の切り替えをより早いタイミングで行うことができる。それにより、より確実にＥＳＤ破壊から内部回路３を保護することができる。
【００５７】
このＥＳＤ保護回路２ａは、通常動作のときとＥＳＤパルスが入ったときとで、詳細には以下の動作を行う。
【００５８】
（１）通常動作のとき
通常動作時は、第１の実施の形態（図３）の場合と同様である。
【００５９】
（２）ＥＳＤパルスが入ったとき
図７は、第２の実施の形態に半導体装置の動作を示すタイミングチャートである。ただし、４つのチャートの示す内容については、図５の場合と同様である。また、各チャートにおける実線は本実施の形態の場合を示し、破線は第１の実施の形態の場合を示す。
【００６０】
端子ＳＩＧにＥＳＤパルスが発生し（ｔ０）、ＥＳＤパルスが上昇して行く。そのとき、ＥＳＤパルスが低い場合には、第２クランプ回路３１のダイオードＤ７〜Ｄ８及び第１クランプ回路２２のＤ１〜Ｄ３はまだブレークダウンしない。そのため、Ａ点及びＣ点の電位は０Ｖである。一方、Ｂ点の電位は、ダイオードＤ５及び抵抗Ｒ５を介してＥＳＤパルスが侵入するので上昇して行く。このとき、Ｂ点の電位の上昇の速度は、第１の実施の形態の場合と比較して同程度である。
その後、ＥＳＤパルスが上昇してある大きさを超えると、ダイオードＤ７〜Ｄ８がブレークダウンを起こす（ｔ１１）。このダイオードＤ７〜Ｄ８がブレークダウンを起こす時刻ｔ１１は、第１の実施の形態の場合の時刻ｔ１と比較して早くなる。ダイオードが少ないためである。その結果、ダイオードＤ７〜Ｄ８に電流が流れ始める。この電流がプルダウン抵抗Ｒ２に流れ込むことにより電圧降下が起こり、第２トランジスタＭＮＮのゲート電圧が上昇して行く。すなわち、Ａ点の電位が上昇して行く。Ｂ点の電位は、上昇し続けている。このとき、Ａ点の電位の上昇の速度は、第１の実施の形態の場合と比較して同程度である。
ダイオードＤ７〜Ｄ８がブレークダウンを起こしてから（ｔ１１）、一定時間経過後にダイオードＤ１〜Ｄ３がブレークダウンを起こす（ｔ１）。その結果、ダイオードＤ１〜Ｄ３に電流が流れ始める。この電流がスイッチＳＷ１（オン状態）に流れ込むことにより電圧降下が起こり、第１トランジスタＭＮ１のゲート電圧が上昇して行く。すなわち、Ｃ点の電位が上昇して行く。ただし、スイッチＳＷ１のオン抵抗は低いため、その電位の上昇の程度は、Ａ点の電位の上昇の程度と比較して小さい。
その後、第２トランジスタＭＮ２のゲート電圧（Ａ点の電位）がある大きさを超えると、第２トランジスタＭＮ２がオン状態になる（ｔ２１）。第２トランジスタＭＮ２がオン状態になることにより、そのドレイン側のＢ点の電位がＬｏｗ電位（接地電位ＧＮＤ）に落ちる（ｔ３１）。その結果、活性（例示：Ｌｏｗ電位）な制御信号ＳＳが第１アクティブクランプ回路１１へ出力される。この第２トランジスタＭＮ２がオン状態になる時刻ｔ２１及びＢ点の電位がＬｏｗ電位（接地電位ＧＮＤ）に落ちる時刻ｔ３１は、第１の実施の形態の場合の時刻ｔ２及びｔ３と比較して早くなる。
第２アクティブクランプ回路１２からの制御信号ＳＳに基づいて、第１アクティブクランプ回路１１のゲート入力抵抗部２１のスイッチＳＷ１はオフ状態になる。その結果、ゲート入力抵抗部２１は、低抵抗のスイッチＳＷ１から高抵抗の抵抗Ｒ１に切り替わる（ｔ３１）。
ゲート入力抵抗部２１が高抵抗に切り替わることにより、第１トランジスタＭＮ１のゲート電圧が急激に上昇して行く。すなわち、Ｃ点の電位が急激に上昇して行く。第１トランジスタＭＮ１のゲート電圧の急激な上昇に伴い、第１トランジスタＭＮ１に電流が流れ始める（ｔ３１）。そして、ゲート電圧がある電圧に達したところで第１トランジスタＭＮ１がオン状態になる。第１トランジスタＭＮ１がオン状態になることにより、端子ＳＩＧ−端子ＧＮＤ（接地電位）間にＥＳＤパルスを放電するパスができる。その結果、ＥＳＤパルスによる電流Ｉが端子ＳＩＧ−第１トランジスタＭＮＮ１−端子ＧＮＤ（接地電位）のパスに流れることにより、内部回路３が保護される。
【００６１】
本実施の形態は、第１の実施の形態と同様の効果を得ることができる。
加えて、本実施の形態では、第１の実施の形態と比較して、ＥＳＤパルスの入力からより短い時間（より早いタイミング）で、第２アクティブクランプ回路１２ａから第１アクティブクランプ回路１１へ制御信号ＳＳを出力することができる。それにより、第１アクティブクランプ回路１１がより短い時間（より早いタイミング）でＥＳＤ保護機能を発揮することができる。その結果、より確実にＥＳＤ破壊から内部回路３を保護することができる。
【００６２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００６３】
１、１ａ    半導体装置
２、２ａ    ＥＳＤ保護回路
３  内部回路
１１    第１アクティブクランプ回路
１２、１２ａ    第２アクティブクランプ回路
２１    ゲート入力抵抗部
２２    第１クランプ回路
３１、３１ａ    第２クランプ回路
【図１】
2013251460.tif 000003
【図２】
2013251460.tif 000004
【図３】
2013251460.tif 000005
【図４】
2013251460.tif 000006
【図５】
2013251460.tif 000007
【図６】
2013251460.tif 000008
【図７】
2013251460.tif 000009