(57)【要約】【課題】コントローラによるメモリに対するデータの読み書きの高速化が可能な半導体装置を提供する。【解決手段】実施の形態によれば、半導体装置が提供される。半導体装置は、パッケージ基板と、パッケージ基板上に実装され、個別に機能が割り当てられて第１の順序で配列された複数の第１ボンディングパッドを上面に有する第１の半導体チップと、第１の半導体チップよりも外形が小さく、第１の半導体チップの上に配置され、複数の第１ボンディングパッドの各々と対応する機能が割り当てられて、第１の順序で並ぶように配列された複数の第２ボンディングパッドを上面に有する第２の半導体チップと、第１ボンディングパッドと第２ボンディングパッドとを接続する第１ボンディングワイヤと、を有する。【選択図】図１
2013089704.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ基板と、
前記パッケージ基板上に実装され、個別に機能が割り当てられて第１の順序で配列された複数の第１ボンディングパッドを上面に有する第１の半導体チップと、
前記第１の半導体チップよりも外形が小さく、該第１の半導体チップの上に配置され、前記複数の第１ボンディングパッドの各々と対応する機能が割り当てられて、前記第１の順序で並ぶように配列された複数の第２ボンディングパッドを上面に有する第２の半導体チップと、
前記第１ボンディングパッドと前記第２ボンディングパッドとを接続する第１ボンディングワイヤと、を有することを特徴とする半導体装置。
【請求項２】
前記第１ボンディングパッドのピッチと前記第２ボンディングパッドのピッチとが同じであることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２の半導体チップは、前記第１の半導体チップの隅に配置されていることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記第２の半導体チップの上面に配列された複数の第３ボンディングパッドと、
前記パッケージ基板上に設けられた複数の第４ボンディングパッドと、
前記第３ボンディングパッドと前記第４ボンディングパッドとを接続する第２ボンディングワイヤとをさらに有し、
前記第１ボンディングワイヤは、前記第２の半導体チップの前記第１の半導体チップの前記隅に隣接する角を挟む一辺に沿って形成されており、
前記第２ボンディングワイヤは、前記第２半導体チップの前記一辺と、該一辺に隣接し前記第２の半導体チップの前記角を挟む他の一辺とに沿って形成されていることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記第１の半導体及び前記第２の半導体を複数組有することを特徴とする請求項２から４のいずれか１項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
メモリとメモリ制御用のロジックＩＣ（コントローラ）とを搭載した半導体装置において、メモリは大容量化に伴いチップサイズが大きくなっている。一方で、メモリを制御するコントローラは、製造コストを下げるためチップサイズが小さくなり、ボンディングパッドピッチも狭くなってきている。
【０００３】
従来の半導体装置においては、パッケージ基板上に実装したメモリと、メモリの上に実装したコントローラとをパッケージ基板を介して接続しているため、パッケージ基板内の配線が複雑化するとともに、ワイヤボンディングの配置が非常に複雑になっており、製造が難しくなっている。また、パッケージ基板内での配線長が長くなるため、コントローラによるメモリに対するデータの読み書きの高速化を妨げる原因ともなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２７１７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一つの実施形態は、コントローラによるメモリに対するデータの読み書きの高速化が可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、半導体装置が提供される。半導体装置は、パッケージ基板と、パッケージ基板上に実装され、個別に機能が割り当てられて第１の順序で配列された複数の第１ボンディングパッドを上面に有する第１の半導体チップと、第１の半導体チップよりも外形が小さく、第１の半導体チップの上に配置され、複数の第１ボンディングパッドの各々と対応する機能が割り当てられて、第１の順序で並ぶように配列された複数の第２ボンディングパッドを上面に有する第２の半導体チップと、第１ボンディングパッドと第２ボンディングパッドとを接続する第１ボンディングワイヤと、を有する。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施形態にかかる半導体装置の構成を模式的に示す図。
【図２】図２は、従来の半導体装置の構成を模式的に示す図。
【図３】図３は、一つのコントローラに対して四つのメモリを接続する半導体装置の構成の一例を示す図。
【図４】図４は、コントローラの一辺にメモリ用のボンディングパッドとホスト用のボンディングパッドとを混在して配列させた半導体装置の構成の一例を示す図。
【図５】図５は、第２の実施形態にかかる半導体装置の構成を模式的に示す図。
【図６】図６は、第３の実施形態にかかる半導体装置の構成を模式的に示す図。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施形態にかかる半導体装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００９】
（第１の実施形態）
図１は、第１の実施形態にかかる半導体装置の構成を模式的に示す図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）での矢印Ｉｂ方向から見た側面図である。半導体装置１０は、パッケージ基板１の上に搭載された第１の半導体チップとしてのメモリ（半導体メモリ）２と、メモリ２の上に重ねて搭載されてメモリ２を制御する第２の半導体チップとしてのコントローラ３とを備え、メモリ２及びコントローラ３は封止樹脂５で樹脂封止されている。コントローラ３はメモリ２よりも外形寸法が小さく、メモリ２の隅の部分に配置されている。なお、コントローラ３をメモリ２の隅以外の部分に配置することも可能である。
【００１０】
メモリ２とコントローラ３とは、第１ボンディングワイヤ４を介して直に接続されている。第１ボンディングワイヤ４は、メモリ２の上面に設けられた第１ボンディングパッドとしてのボンディングパッド２ａと、コントローラ３の上面に設けられた第２ボンディングパッドとしてのボンディングパッド３ａとの間に架けられている。ボンディングパッド２ａは、電源、グランド、クロック、データ、各種信号などの機能が個別に割り当てられており、各機能のパッドが所定の順序（第１の順序）で配列されている。一方、ボンディングパッド３ａは、ボンディングパッド２ａの各々と対応する機能が割り当てられており、ボンディングパッド２ａと対応する機能のパッドが同じ順序で並ぶ（第１の順序で並ぶ）ように配列されている。
【００１１】
ボンディングパッド３ａのピッチはボンディングパッド２ａのピッチよりも広くなっており、列の端に位置するボンディングパッド２ａ、３ａ間に架けられた第１ボンディングワイヤ４は、ボンディングパッド２ａの配列方向と直交する方向に対して傾いた状態で配置されている。第１ボンディングワイヤ４は、メモリ２のボンディングパッド２ａの配列方向と直交する方向に対する角度が大きくなると、封止樹脂５で樹脂封止の際に断線が生じやすくなるため、この角度が所定角度以下となるように形成されている。一例を挙げると、第１ボンディングワイヤ４は、メモリ２のボンディングパッド２ａの配列方向と直交する方向に対する角度が４０°以下となっている。
【００１２】
第１ボンディングワイヤ４は、ワイヤ長が長くなると封止樹脂５で樹脂封止の際に断線が生じやすくなるため、ワイヤ長が所定長さ以下となるようにすることで断線が発生しにくくなる。また、ボンディングパッド２ａの列とボンディングパッド３ａの列との距離が短いと、列の端に位置するボンディングパッド２ａ、３ａ間に架けられる第１ボンディングワイヤ４のボンディングパッド２ａの配列方向と直交する方向に対する角度が大きくなってしまう。そのため、ボンディングパッド２ａの列とボンディングパッド３ａの列とがある程度離れるようにボンディングパッド２ａ、３ａを設けることで断線の発生を抑制できる。一例を挙げると、第１ボンディングワイヤ４のワイヤ長を０．５〜２ｍｍとし、メモリ２のボンディングパッド２ａの配列方向と直交する方向に対する第１ボンディングワイヤの角度が４０°以下とすることで、断線の発生を効果的に抑制できる。
【００１３】
また、コントローラ３は第２ボンディングワイヤ６を介してパッケージ基板１にも接続されている。第２ボンディングワイヤ６は、パッケージ基板１の上面に設けられた第４ボンディングパッドとしてのボンディングパッド１ａと、コントローラ３の上面にボンディングパッド３ａとは別に設けられた第３ボンディングパッドとしてのボンディングパッド３ｂとの間に架けられている。コントローラ３がメモリ２の隅の部分に配置されているため、第２ボンディングワイヤ６の長さは短く抑えられている。パッケージ基板１には、ボンディングパッド１ａから不図示の外部機器に向かって延在する不図示の配線が形成されている。
【００１４】
メモリ２の上面におけるボンディングパッド２ａの機能の並び順と、コントローラ３の上面におけるボンディングパッド３ａの機能の並び順とは一致している。すなわち、本実施形態では、メモリ２とコントローラ３とでボンディングパッド２ａ、３ａの機能の並び順を揃えるための配線をメモリ２やコントローラ３の内部に形成している。これにより、パッケージ基板１内の配線で機能の並び順を変更する必要が無いため、メモリ２とコントローラ３とは第１ボンディングワイヤ４で直に接続されている。
【００１５】
図２は、従来の半導体装置の構成を模式的に示す図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）での矢印ＩＩｂ方向から見た側面図である。従来の半導体装置５０は既製のメモリ５２及びコントローラ５３を組み合わせており、メモリ５２の上面に設けられたボンディングパッド５２ａの機能の並び順とコントローラ５３の上面に設けられたボンディングパッド５３ａの機能の並び順とが一致していない。このため、メモリ５２とコントローラ５３とを接続するためには、配線を立体交差させるためにパッケージ基板５１などを介する必要があった。例えば、ボンディングパッド５３ａからボンディングワイヤを介しボンディングパッド５１ａに接続され、パッケージ基板中の配線を介して、ボンディングパッド５１ｂからボンディングワイヤを介しメモリ５２のボンディングパッド５２ａに接続されている。すなわち、メモリ５２とコントローラ５３とを直に接続することはできなかった。
【００１６】
また、下側となるメモリ５２の上面に再配線層を設け、上側となるコントローラ５３とパッケージ基板５１とを再配線層を介して電気的に接続することも考えられる。しかしながら、下側となるメモリ５２の上面に再配線層を設ける従来技術では、下側となるメモリ５２に再配線層を形成するために製造工程での工数が増加し、製造コストが高騰してしまう。
【００１７】
一方、本実施形態にかかる半導体装置１０は、メモリ２とコントローラ３とが第１ボンディングワイヤ４で直に接続されているため、パッケージ基板１を介してこれらを接続する場合と比較してメモリ２−コントローラ３間の配線長を短くできる。一例として、パッケージ基板１が１８×１４ｍｍ、メモリ２が１５×１０ｍｍ、コントローラ３が３×３ｍｍである場合には、本実施形態の構造を採用することにより、パッケージ基板１を介してメモリ２とコントローラ３とを接続する場合と比較して、メモリ２−コントローラ３間の配線長を２０ｍｍ程度短くすることができる。メモリ２−コントローラ３間の配線長を短くすることにより、メモリ２−コントローラ３間での信号の劣化を抑え、データの授受を高速化できる。また、組立時に特殊な作業は不要であるため、既存の設備を用いて製造可能であり、製造コストの高騰を招くことはない。
【００１８】
なお、ここではメモリとコントローラとが一対一で対応する構成を例として説明したが、一つのコントローラに対して複数のメモリを接続することも可能である。図３は、一つのコントローラに対して四つのメモリを接続する半導体装置の構成の一例を示す図であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）での矢印ＩＩＩｂ方向から見た側面図である。半導体装置１０において、メモリ２１〜２４は少しずつずらして重ねられており、最上段以外のメモリ２１〜２３についても上面の一部が露出している。メモリ２１〜２３のボンディングパッド２１ａ〜２３ａは、上段のメモリ２２〜２４によって覆われない部分に形成されている。したがって、各メモリ２１〜２４のボンディングパッド２１ａ〜２４ａとコントローラ３のボンディングパッド３ａとを第１ボンディングワイヤ４１〜４４で直に接続することが可能となっている。コントローラ３が複数のメモリ２１〜２４へのデータの読み書きを行うことにより、半導体装置１０の大容量化を実現可能である。
【００１９】
また、メモリ２１〜２４が同じメモリである場合は、それぞれのメモリのボンディングパッド２１ａ〜２４ａは、コントローラ３に対して直線上に並んでしまう。例えば、メモリを２組で１つのメモリとしてコントロールする場合（例えば、メモリ２３〜２４、メモリ２３〜２４をそれぞれ１組とする場合）、メモリを４つ配置するとデータパッドが干渉してしまう。そのため、ボンディングワイヤ４１〜４４が延びる方向と直交するようにメモリ２３〜２４をずらす。その結果、それぞれの組が有するデータパッドの干渉を防止し、容易にボンディングワイヤ４で接続することができる。この場合、下側の組であるメモリ２１〜２２をボンディングパッド３ｂが配置された側と逆方向にずらすことが好ましい。その結果、ボンディングパッド３ｂとボンディングパッド１ａの距離を短くすることができる。
【００２０】
また、ここではコントローラの一辺にメモリ用のボンディングパッドが配列され、他の一辺にホスト用のボンディングパッドが配列された構成を例として説明したが、コントローラの一辺にメモリ用のボンディングパッドとホスト用のボンディングパッドとが混在して配列されていても良い。図４は、コントローラの一辺にメモリ用のボンディングパッドとホスト用のボンディングパッドとを混在して配列させた半導体装置の構成の一例を示す図であり、図４（ａ）は平面図、図４（ｂ）は図４（ａ）での矢印ＩＶｂ方向から見た側面図である。コントローラ３のメモリ２の隅に隣接する角を挟む一辺にメモリ２との接続用のボンディングパッド３ａを配列し、メモリ２の隅に隣接する角を挟む他の一辺にボンディングパッド３ａ及びボンディングパッド３ｂとを配置している。したがって、第１ボンディングワイヤ４は、コントローラ３のメモリ２の隅に隣接する角を挟む一辺に沿って形成されており、第２ボンディングワイヤ６は、コントローラ３の一辺と、メモリ２の隅に隣接する角を挟む他の一辺とに沿って形成されている。これにより、第２ボンディングワイヤ６の本数が第１ボンディングワイヤ４の本数と比べて多い場合でも、第１ボンディングワイヤ４及び第２ボンディングワイヤ６を偏りなく配置することが可能となる。
【００２１】
以上のように、メモリ及びコントローラの双方を、半導体装置として組み立てた状態を想定して設計し、ボンディングパッドの並び順を合わせておくことにより、第１ボンディングワイヤを交差させることなくメモリとコントローラとを直接接続することが可能となる。
【００２２】
（第２の実施形態）
図５は、第２の実施形態にかかる半導体装置の構成を模式的に示す図であり、図５（ａ）は平面図、図５（ｂ）は図５（ａ）での矢印Ｖｂ方向から見た側面図である。本実施形態においては、パッケージ基板１上に実装されたメモリ２の上面のボンディングパッド２ａとコントローラ３の上面のボンディングパッド３ａとが同じ間隔（ピッチ）で配列されている。この他の部分に関しては第１の実施形態と同様である。ボンディングパッド２ａとボンディングパッド３ａとを同じ間隔で配列させることにより、メモリ２−コントローラ３間を接続する全ての第１ボンディングワイヤ４の長さを短く揃えることが可能となる。
【００２３】
本実施形態では、全ての第１ボンディングワイヤ４を、ボンディングパッド２ａの配列方向と直交する方向に対して平行に配置できるため、ボンディングパッド２ａの列とボンディングパッド３ａの列との距離を小さくしても、列の端に位置するボンディングパッド２ａ、３ａ間に架けられる第１ボンディングワイヤ４のボンディングパッド２ａの配列方向と直交する方向に対する角度が大きくなってしまうことがない。したがって、第１の実施形態よりも第１ボンディングワイヤ４の長さを短くすることが可能である。
【００２４】
（第３の実施形態）
図６は、第３の実施形態にかかる半導体装置の構成を模式的に示す図であり、図６（ａ）は平面図、図６（ｂ）は図６（ａ）での矢印ＶＩｂ方向から見た側面図である。本実施形態においては、半導体装置１０は、メモリ２１、２２とコントローラ３１、３２を備えている。パッケージ基板１の上には、メモリ２１、２２がずらして配置され、上段のメモリ２２の上に重ねてコントローラ３１、３２が搭載されている。下段のメモリ２１のボンディングパッド２１ａは、上段のメモリ２２によって覆われない部分に設けられている。コントローラ３１は、下段のメモリ２１及びパッケージ基板１にそれぞれ第１ボンディングワイヤ４１及び第２ボンディングワイヤ６１によってワイヤボンディングされている。すなわち、ボンディングワイヤ４１は、メモリ２１の上面に設けられたボンディングパッド２１ａと、コントローラ３の上面に設けられたボンディングパッド３１ａとの間に架けられている。同様に、ボンディングワイヤ４１は、パッケージ基板１の上面に設けられたボンディングパッド１１ａと、コントローラ３の上面に設けられたボンディングパッド３１ｂとの間に架けられている。コントローラ３２は、上段のメモリ２２及びパッケージ基板１にそれぞれ第１ボンディングワイヤ４２及び第２ボンディングワイヤ６２によってワイヤボンディングされている。すなわち、ボンディングワイヤ４２は、メモリ２２の上面に設けられたボンディングパッド２２ａと、コントローラ３の上面に設けられたボンディングパッド３２ａとの間に架けられている。同様に、ボンディングワイヤ４２は、パッケージ基板１の上面に設けられたボンディングパッド１２ａと、コントローラ３の上面に設けられたボンディングパッド３２ｂとの間に架けられている。
【００２５】
本実施形態においては、下段のメモリ２１に対するデータの読み書きをコントローラ３１で制御し、上段のメモリ２２に対するデータの読み書きをコントローラ３２で制御するため、各々のメモリ２１、２２に対するデータの読み書きを並行して行える。このため、半導体装置１０全体としてのデータの読み書きの速度を向上させることができる。
【００２６】
また、メモリ２１とメモリ２２は同じメモリであり、上段のメモリ２２が１８０度回転されて配置されていても良い。同様に、コントローラ３１とコントローラ３２も同じコントローラであり、１８０度回転されて配置されていても良い。すなわち、メモリ２１とコントローラ３１の組とメモリ２２とコントローラ３２の組を重ね合わせて配置していると言える。ここで、上段のメモリ２２上の対向する四辺の隅にそれぞれコントローラ３１、３２を配置し、メモリ２１とメモリ２２を１８０度回転して配置することにより、上面から見た面積を増加させることなくメモリ２１とメモリ２２及びコントローラ３１とコントローラ３２を配置することができる。
【００２７】
なお、ここではコントローラを二つ備えた構成を例としたが、コントローラ及びメモリの組を３以上とすることも可能である。また、第１の実施形態において説明したように、各コントローラの少なくとも一つが複数のメモリへのデータの読み書きを制御することも可能である。
【００２８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００２９】
１  パッケージ基板、２  メモリ、３  コントローラ、４  第１ボンディングワイヤ、６  第２ボンディングワイヤ、１ａ、２ａ、３ａ、３ｂ  ボンディングパッド、１０  半導体装置。
【図１】
2013089704.tif 000003
【図２】
2013089704.tif 000004
【図３】
2013089704.tif 000005
【図４】
2013089704.tif 000006
【図５】
2013089704.tif 000007
【図６】
2013089704.tif 000008