(57)【要約】【課題】抵抗変化膜の抵抗変化を容易にする半導体記憶装置の製造方法及び半導体記憶装置を提供する。【解決手段】実施形態によれば、半導体記憶装置の製造方法は、金属酸化物を含む抵抗変化膜との接触対象層にハロゲンを導入する工程と、前記ハロゲンを熱処理により前記接触対象層から前記抵抗変化膜に拡散させる工程とを備えている。【選択図】図３
2013105930.tif 000002
【特許請求の範囲】
【請求項１】
金属酸化物を含む抵抗変化膜との接触対象層としてのシリコン膜を含む下部電極に、イオン注入法によりフッ素を導入する工程と、
前記フッ素が導入された前記下部電極上に前記抵抗変化膜を形成した後、熱処理により前記フッ素を前記下部電極から前記抵抗変化膜に拡散させる工程と、
を備えた半導体記憶装置の製造方法。
【請求項２】
金属酸化物を含む抵抗変化膜との接触対象層にハロゲンを導入する工程と、
前記ハロゲンを熱処理により前記接触対象層から前記抵抗変化膜に拡散させる工程と、
を備えた半導体記憶装置の製造方法。
【請求項３】
前記接触対象層として下部電極を形成した後、前記下部電極にイオン注入法により前記ハロゲンを導入し、
前記ハロゲンが導入された前記下部電極上に前記抵抗変化膜を形成した後、前記熱処理により前記ハロゲンを前記下部電極から前記抵抗変化膜に拡散させる請求項２記載の半導体記憶装置の製造方法。
【請求項４】
前記下部電極はシリコン膜を含む請求項３記載の半導体記憶装置の製造方法。
【請求項５】
前記抵抗変化膜上に前記接触対象層として上部電極を形成した後、前記上部電極にイオン注入法により前記ハロゲンを導入し、
前記熱処理により前記ハロゲンを前記上部電極から前記抵抗変化膜に拡散させる請求項２記載の半導体記憶装置の製造方法。
【請求項６】
前記上部電極はシリコン膜を含む請求項５記載の半導体記憶装置の製造方法。
【請求項７】
前記抵抗変化膜の側壁を露出させる工程と、
前記抵抗変化膜の前記側壁に、前記ハロゲンを含む層間絶縁膜を形成する工程と、
をさらに備え、
前記熱処理により前記ハロゲンを前記層間絶縁膜から前記抵抗変化膜に拡散させる請求項２記載の半導体記憶装置の製造方法。
【請求項８】
金属酸化物を含む抵抗変化膜に、イオン注入法によりハロゲンを直接導入する工程を備えた半導体記憶装置の製造方法。
【請求項９】
前記ハロゲンはフッ素である請求項５〜８のいずれか１つに記載の半導体記憶装置の製造方法。
【請求項１０】
下部電極と、
前記下部電極上に設けられ、金属酸化物及びハロゲンを含む抵抗変化膜と、
前記抵抗変化膜上に設けられた上部電極と、
を備えた半導体記憶装置。
【請求項１１】
前記ハロゲンはフッ素である請求項１０記載の半導体記憶装置。
【請求項１２】
前記下部電極及び前記上部電極の少なくともいずれかはシリコン膜を含む請求項１０または１１に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置の製造方法及び半導体記憶装置に関する。
【背景技術】
【０００２】
新しい不揮発性半導体記憶装置として、ワード線と、ビット線と、これらに挟持された記録層としての抵抗変化膜とを複数積み重ねた構造が提案されている。抵抗変化膜に対する印加電圧の大きさや印加時間の制御によって、抵抗変化膜を相対的に抵抗が異なる少なくとも２つの抵抗状態に切り替えることができる。そのような、抵抗変化膜としては金属酸化膜が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２６７９３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
抵抗変化膜の抵抗変化を容易にする半導体記憶装置の製造方法及び半導体記憶装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態によれば、半導体記憶装置の製造方法は、金属酸化物を含む抵抗変化膜との接触対象層にハロゲンを導入する工程と、前記ハロゲンを熱処理により前記接触対象層から前記抵抗変化膜に拡散させる工程とを備えている。
【図面の簡単な説明】
【０００６】
【図１】実施形態の半導体記憶装置におけるメモリセルアレイの模式斜視図。
【図２】実施形態の半導体記憶装置の模式断面図。
【図３】第１実施形態の半導体記憶装置の製造方法を示す模式断面図。
【図４】第１実施形態の半導体記憶装置の製造方法を示す模式断面図。
【図５】第１実施形態の半導体記憶装置の製造方法を示す模式断面図。
【図６】（ａ）は第２実施形態の半導体記憶装置の製造方法を示す模式断面図であり、（ｂ）は第３実施形態の半導体記憶装置の製造方法を示す模式断面図。
【図７】第５実施形態の半導体記憶装置の製造方法を示す模式断面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
【０００８】
図１は、実施形態の半導体記憶装置におけるメモリセルアレイ５０の一部の模式斜視図である。
【０００９】
メモリセルアレイ５０は、複数のワード線ＷＬと複数のビット線ＢＬを有する。さらに、メモリセルアレイ５０は、ワード線ＷＬとビット線ＢＬとの間に挟持されたピラー状の複数の積層体１０を有する。
【００１０】
ワード線ＷＬとビット線ＢＬとは、平面視で非平行であり、３次元的に交差している。各積層体１０は、ワード線ＷＬとビット線ＢＬとが交差するクロスポイントに設けられている。
【００１１】
複数の積層体１０が２次元方向（ＸＹ方向）に例えばマトリクス状に配列され、さらに、そのマトリクス状のアレイが、ＸＹ平面に対して直交するＺ方向に複数積層されている。図１は、例えば、３行×３列のアレイが４層分積層された部分を表す。
【００１２】
各ワード線ＷＬは、上下の積層体１０間で共有されている。同様に、各ビット線ＢＬは、上下の積層体１０間で共有されている。
【００１３】
図２に、積層体１０の断面構造を表す。図２は、図１における１層分のアレイのＸＺ断面に対応する。
【００１４】
積層体１０は、ビット線ＢＬとワード線ＷＬとの間に直列接続されたメモリセルＭＣとダイオード１３とを有する。
【００１５】
メモリセルＭＣは、上部電極１８と、下部電極１５と、これら上部電極１８と下部電極１５との間に設けられた抵抗変化膜１７とを有する。
【００１６】
ダイオード１３は、例えばＰＩＮ（p-intrinsic-n）構造を有するシリコンダイオードである。なお、ダイオード１３は、設けなくてもよい。
【００１７】
抵抗変化膜１７は、相対的に抵抗が低い状態（セット状態）と抵抗が高い状態（リセット状態）とを電気的にスイッチング可能で、データを不揮発に記憶する。ダイオード１３は、選択セルへ電気的にアクセス（フォーミング／書き込み／消去／読出し）する際の回り込み電流（sneak current）を防止する。
【００１８】
抵抗変化膜１７は、金属酸化物を含む。その金属酸化物として、例えば、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、マンガン（Ｍｎ）、タンタル（Ｔａ）、タングステン（Ｗ）からなる群から選択された１種の金属、若しくは２種以上の金属の合金の酸化物を用いることができる。抵抗変化膜１７は、金属酸化物に加えて、さらにハロゲンを含む。
【００１９】
下部電極１５は、例えば、不純物が添加され導電性を有する多結晶シリコン膜である。下部電極１５の表面には、プロセス上、自然酸化膜であるシリコン酸化膜１６が形成される。したがって、下部電極１５と抵抗変化膜１７との間にはシリコン酸化膜１６が介在されるが、そのシリコン酸化膜１６は非常に薄いため、下部電極１５と抵抗変化膜１７との間の電流の導通は妨げられない。
【００２０】
上部電極１８として、金属膜または金属窒化膜を用いることができる。上部電極１８として、例えば、窒化チタン膜を用いることができる。
【００２１】
ビット線ＢＬ及びワード線ＷＬは、例えば金属配線である。ビット線ＢＬ及びワード線ＷＬの材料は、例えば、タングステン、チタン、タンタル、それらの窒化物などを用いることができる。
【００２２】
ワード線ＷＬとダイオード１３との間には、バリアメタル１２が設けられている。バリアメタル１２は、ワード線ＷＬとダイオード１３間での元素の拡散を防止する。また、バリアメタル１２は、ワード線ＷＬとダイオード１３との密着性を高める。バリアメタル１２として、金属膜または金属窒化膜を用いることができ、例えば窒化チタン膜を用いることができる。
【００２３】
ダイオード１３と下部電極１５との間には、バリアメタル１４が設けられている。バリアメタル１４は、ダイオード１３と下部電極１５間での元素の拡散を防止する。また、バリアメタル１４は、ダイオード１３と下部電極１５との密着性を高める。バリアメタル１４として、金属膜または金属窒化膜を用いることができ、例えば窒化チタン膜を用いることができる。
【００２４】
上部電極１８とビット線ＢＬとの間には、コンタクトメタル１９が設けられている。コンタクトメタル１９として、金属膜または金属窒化膜を用いることができ、例えば窒化チタン膜を用いることができる。
【００２５】
メモリセルＭＣ及びダイオード１３を含む前述した積層体１０はピラー状に加工され、隣り合う積層体１０間には、層間絶縁膜２１が設けられている。層間絶縁膜２１として、例えば、シリコン酸化膜、シリコン窒化膜などを用いることができる。
【００２６】
ワード線ＷＬ及びビット線ＢＬを通じて、相対的に抵抗が低い低抵抗状態（セット状態）の抵抗変化膜１７にリセット電圧が印加されると、抵抗変化膜１７は相対的に抵抗が高い高抵抗状態（リセット状態）に切り替わることができる。高抵抗状態（リセット状態）の抵抗変化膜１７に、リセット電圧よりも高いセット電圧が印加されると、抵抗変化膜１７は低抵抗状態（セット状態）に切り替わることができる。
【００２７】
金属酸化物を含む抵抗変化膜１７の抵抗変化には、金属酸化物における酸素（酸素イオンも含む）の移動が寄与していると考えられる。酸素の移動度向上には酸素空孔（酸素欠陥）の導入が有効である。
【００２８】
そこで、実施形態によれば、抵抗変化膜１７にハロゲンが導入されている。金属酸化物にハロゲンが導入されると、ハロゲンが酸素と置き換わり、金属酸化物での酸素空孔の誘起が促進される。これにより、抵抗変化膜１７中での酸素空孔が増え、抵抗変化膜１７に印加された電界によって、酸素が移動しやすくなる。すなわち、酸素の移動度が向上する。この結果、動作電圧、動作電流の低減を図ることができる。
【００２９】
ハロゲンの中でも特に電気陰性度の最も高いフッ素を用いると、金属酸化物における酸素と金属との結合を最も効率的に断つことができ、より多くの酸素空孔を誘起しやすい。
【００３０】
例えば、抵抗変化膜１７として酸化ハフニウム膜中のフッ素濃度を１×１０１５ｃｍ−２以上にした場合に、顕著な動作電圧及び動作電流の低減を確認できた。
【００３１】
また、実施形態によれば、下部電極１５をシリコン膜から構成している。シリコン膜は金属膜に比べて電子が蓄積されにくい。このため、抵抗変化膜１７にリークパスを形成するフォーミング動作時や、高抵抗状態にするセット動作時において、抵抗変化膜１７の抵抗値が急激に低下しても、過電流が抵抗変化膜１７に流れるのを防止できる。これにより、抵抗変化膜１７のダメージを回避でき、信頼性の高い半導体記憶装置を提供できる。
【００３２】
また、シリコン膜の表面に形成されるシリコン酸化膜１６が抵抗変化膜１７との界面に存在する。このシリコン酸化膜１６は、抵抗変化膜１７の容易な抵抗変化に寄与していると考えられる。
【００３３】
なお、下部電極１５ではなく、上部電極１８をシリコン膜にしても同様の効果を得ることができる。
【００３４】
次に、実施形態のメモリセルアレイ５０の製造方法について説明する。
【００３５】
（第１実施形態）
図３（ａ）〜図５（ｂ）は、メモリセルアレイ５０の製造方法の第１実施形態を表す。
【００３６】
図３（ａ）に示すように、例えば、シリコン酸化膜、シリコン窒化膜などの層間絶縁膜１１に形成された配線溝にワード線ＷＬが設けられる。ワード線ＷＬは、例えばダマシン（damascene）法で形成することができる。ワード線ＷＬの上面は層間絶縁膜１１から露出される。
【００３７】
図３（ａ）〜図５（ｂ）は、図２と同じ断面方向に対応し、ワード線ＷＬは紙面を貫く方向に延びている。
【００３８】
層間絶縁膜１１上には、図３（ｂ）に示すように、バリアメタル１２、ダイオード１３およびバリアメタル１４が順に形成される。
【００３９】
バリアメタル１４上には、下部電極１５が形成される。例えばＣＶＤ（chemical vapor deposition）法で多結晶シリコン膜が下部電極１５として形成される。
【００４０】
下部電極１５を形成した後、図３（ｂ）において矢印で模式的に表すように、下部電極１５に、ハロゲンとして例えばフッ素をイオン注入法で導入する。例えば、Ｆ２＋もしくはＢＦ２＋を、２×１０１５ｃｍ−２の面濃度でイオン注入する。
【００４１】
このイオン注入の後、下部電極１５上に、図３（ｃ）に示すように、抵抗変化膜１７を形成する。なお、プロセス上、シリコン膜である下部電極１５の表面にはシリコン酸化膜１６が形成され、抵抗変化膜１７はシリコン酸化膜１６を介して下部電極１５上に形成される。抵抗変化膜１７は、例えばＡＬＤ（Atomic Layer Deposition）法で形成される。
【００４２】
抵抗変化膜１７上には、図４（ａ）に示すように、上部電極１８が形成される。例えば、チタンターゲットを窒素を含む反応性ガス雰囲気でスパッタする反応性スパッタリングによって、窒化チタン膜を抵抗変化膜１７として形成する。
【００４３】
上部電極１８上にはコンタクトメタル１９が形成される。その後、前述した積層体を、例えば図示しないマスクを用いたＲＩＥ（Reactive Ion Etching）により、図４（ｂ）に示すようにピラー状に加工する。ピラー状の各積層体１０は、ワード線ＷＬ上に設けられている。
【００４４】
積層体１０の加工後、図５（ａ）に示すように、層間絶縁膜１１上に層間絶縁膜２１を堆積させて、層間絶縁膜２１で積層体１０間を埋め込む。層間絶縁膜２１として、例えば、シリコン酸化膜またはシリコン窒化膜がＣＶＤ法で形成される。
【００４５】
層間絶縁膜２１の上面は、例えばＣＭＰ（Chemical Mechanical Polishing）法で平坦化される。その後、例えばダマシン法により、層間絶縁膜２１に形成された配線溝に、図５（ｂ）に示すビット線ＢＬが形成される。
【００４６】
ビット線ＢＬは、コンタクトメタル１９に接し、ワード線ＷＬに対して交差する方向に延びている。図５（ｂ）においては、ビット線ＢＬは、ワード線ＷＬに対して直交する方向（図５（ｂ）において横方向）に延びている。
【００４７】
以上の工程を繰り返すことで、ワード線ＷＬとビット線ＢＬとの間に積層体１０が挟持されたアレイを複数積層させて、図１に示すメモリセルアレイ５０を形成することができる。
【００４８】
メモリセルアレイ５０を形成した後、例えば、窒素雰囲気中で７００℃の熱処理が１分ほど行われる。これにより、シリコンのＰＩＮ構造を有するダイオード１３が活性化される。さらに、この熱処理により、下部電極１５にイオン注入されたハロゲン（フッ素）が抵抗変化膜１７に拡散する。同じ熱処理工程で、下部電極１５から抵抗変化膜１７へのハロゲンの拡散と、ダイオード１３の活性化とを行うことで、工程数の増大をまねかない。
【００４９】
上記熱処理により、抵抗変化膜１７中にハロゲンが導入され、前述したように酸素空孔を誘起する。これにより、抵抗変化膜１７における酸素の移動度が向上する。
【００５０】
第１実施形態によれば、抵抗変化膜１７との接触対象層である下部電極１５に対してハロゲンをイオン注入する。
【００５１】
本明細書において、抵抗変化膜１７との接触対象層とは、ハロゲンのイオン注入時には抵抗変化膜１７がまだ形成されておらず、抵抗変化膜１７と接してはいないが、抵抗変化膜１７が形成されると抵抗変化膜１７と接することになる層も含む。
【００５２】
下部電極１５と抵抗変化膜１７との間にはシリコン酸化膜１６が介在するが、そのシリコン酸化膜１６は自然酸化膜であり、非常に薄い。したがって、シリコン酸化膜１６は、下部電極１５から抵抗変化膜１７へのハロゲンの移動の妨げにはならない。さらに、シリコン酸化膜１６は、下部電極１５と抵抗変化膜１７との間の電流導通の妨げにもならない。したがって、下部電極１５は抵抗変化膜１７と実質的に接しているとみなせ、下部電極１５を抵抗変化膜１７との接触対象層としてあつかえる。
【００５３】
すなわち、第１実施形態によれば、抵抗変化膜１７にはハロゲンが直接イオン注入されないため、抵抗変化膜１７にダメージを与えずに、抵抗変化膜１７にハロゲンを導入することができる。この結果、記憶装置における特性を大きく左右する抵抗変化膜１７の特性を安定でき、信頼性の高い半導体記憶装置を提供できる。
【００５４】
また、下部電極１５はシリコン膜であるので、下部電極１５から容易に抵抗変化膜１７へとハロゲンを拡散させることができる。また、イオン注入条件および拡散のための熱処理条件の設定が容易である。
【００５５】
なお、抵抗変化膜中に酸素空孔を誘起する他の方法（第１の比較例）として、抵抗変化膜にアルミニウムやチタン等の酸化しやすい金属膜を積層し、熱処理により抵抗変化膜から酸素を引き抜く方法が考えられる。
【００５６】
しかし、この場合、抵抗変化膜と金属膜間での金属の相互拡散の問題があり、その金属拡散を抑制するためのプロセス開発が求められる。また、酸素を引き抜くための金属膜を別に形成することになり、積層体の高さの増大をまねき、加工を困難にする。
【００５７】
これに対して、実施形態によれば、元々設けられるメモリセルの下部電極１５にハロゲンをイオン注入して、その後の熱処理により抵抗変化膜１７へと拡散させる。下部電極１５がハロゲンを含有しても、電極としての機能は損なわれない。すなわち、実施形態によれば、抵抗変化膜１７および下部電極１５の本来の機能は損ねることなく、プロセス耐性劣化やプロセス難易度の上昇を引き起こすこともない。
【００５８】
（第２実施形態）
ハロゲンは、抵抗変化膜１７を形成した後に、図６（ａ）において模式的に矢印で表すように、抵抗変化膜１７に対して直接イオン注入法により導入してもよい。
【００５９】
例えば、第２の比較例として、ハロゲンを含むガス雰囲気に抵抗変化膜をさらす方法では、抵抗変化膜の内部にまでハロゲンを導入することが困難である。
【００６０】
これに対して、第２実施形態によれば、イオン加速電圧を適切に制御することで、抵抗変化膜１７の内部に確実にハロゲンを導入することができる。したがって、抵抗変化膜１７に誘起される酸素空孔を十分に確保して、酸素移動度の十分な向上を図れる。
【００６１】
（第３実施形態）
また、ハロゲンは、上部電極１８を形成した後に、図６（ｂ）において模式的に矢印で表すように、上部電極１８に対してイオン注入法により導入してもよい。
【００６２】
上部電極１８は、抵抗変化膜１７との接触対象層である。したがって、イオン注入後の熱処理（例えば、ダイオード１３活性化時の熱処理）により、上部電極１８に注入されたハロゲンを抵抗変化膜１７へと拡散させて、抵抗変化膜１７に導入することができる。
【００６３】
この第３実施形態においても、抵抗変化膜１７にはハロゲンが直接イオン注入されないため、抵抗変化膜１７にダメージを与えずに、抵抗変化膜１７にハロゲンを導入することができる。
【００６４】
上部電極１８がハロゲンを含有しても、電極としての機能は損なわれない。すなわち、抵抗変化膜１７および上部電極１８の本来の機能は損ねることなく、プロセス耐性劣化やプロセス難易度の上昇を引き起こすこともない。
【００６５】
（第４実施形態）
また、図５（ａ）に表される層間絶縁膜２１の形成時に、ハロゲンを層間絶縁膜２１中に含有させてもよい。例えば、層間絶縁膜２１をＣＶＤ法で形成する場合には、チャンバー内に原料ガスと合わせてハロゲンを含むガスを導入して、ハロゲンを含む層間絶縁膜２１を形成することができる。
【００６６】
上記積層体１０のピラー状への加工により、抵抗変化膜１７の側壁は露出される。そして、層間絶縁膜２１は、抵抗変化膜１７の側壁に接する接触対象層である。したがって、その後の熱処理（例えば、ダイオード１３活性化時の熱処理）により、層間絶縁膜２１に含まれるハロゲンを抵抗変化膜１７の側壁から抵抗変化膜１７へと拡散させて、抵抗変化膜１７に導入することができる。
【００６７】
（第５実施形態）
層間絶縁膜２１にハロゲンを含ませるにあたっては、図７において矢印で模式的に表すように、イオン注入法によってハロゲンを層間絶縁膜２１に導入することができる。
【００６８】
この場合も、抵抗変化膜１７にはハロゲンが直接イオン注入されないため、抵抗変化膜１７にダメージを与えずに、抵抗変化膜１７にハロゲンを導入することができる。
【００６９】
なお、前述した接触対象層から抵抗変化膜１７へとハロゲンを拡散させる熱処理は、ダイオード１３の活性化のための熱処理とは別に行ってもよい。この場合、ハロゲンの拡散とダイオード１３の活性化のそれぞれに適した熱処理条件を個別に設定できる。ハロゲンを拡散させる熱処理は、接触対象層にハロゲンが導入され、且つ抵抗変化膜１７が接触対象層に接して形成されている状態であれば、どのタイミングで行ってもよい。
【００７０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７１】
１０…積層体、１２…バリアメタル、１３…ダイオード、１４…バリアメタル、１５…下部電極、１６…シリコン酸化膜、１７…抵抗変化膜、１８…上部電極、１９…コンタクトメタル、２１…層間絶縁膜、５０…メモリセルアレイ
【図１】
2013105930.tif 000003
【図２】
2013105930.tif 000004
【図３】
2013105930.tif 000005
【図４】
2013105930.tif 000006
【図５】
2013105930.tif 000007
【図６】
2013105930.tif 000008
【図７】
2013105930.tif 000009