(57)【要約】【課題】本発明は、高耐圧化とともに大電流化が可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供することを目的とする。【解決手段】本発明によるヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、チャネル層３と、チャネル層３上に形成されたバリア層４と、バリア層４上に形成され、当該バリア層４よりも格子定数が小さく、かつ、第１の開口部を有する第１のキャップ層５と、第１のキャップ層５上に形成され、当該第１のキャップ層５よりも格子定数が大きく、かつ、平面視第１の開口部を包含し第１の開口部よりも大きい第２の開口部を有する第２のキャップ層６と、少なくとも第１、第２の開口部の重なる領域においてバリア層４上に形成されたゲート電極１１とを備え、第１のキャップ層５と第２のキャップ層６とは組成が異なることを特徴とする。【選択図】図１
2013229458.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、
チャネル層と、
前記チャネル層上に形成されたバリア層と、
前記バリア層上に形成され、当該バリア層よりも格子定数が小さく、かつ、第１の開口部を有する第１のキャップ層と、
前記第１のキャップ層上に形成され、当該第１のキャップ層よりも格子定数が大きく、かつ、平面視前記第１の開口部を包含し前記第１の開口部よりも大きい第２の開口部を有する第２のキャップ層と、
少なくとも前記第１、第２の開口部の重なる領域において前記バリア層上に形成されたゲート電極と、
を備え、
前記第１のキャップ層と前記第２のキャップ層とは組成が異なることを特徴とする、ヘテロ接合電界効果型トランジスタ。
【請求項２】
前記チャネル層と前記バリア層との界面におけるキャリア濃度は、前記第１の開口部と前記第２の開口部とが重ならない前記第２の開口部の領域の方が、当該領域以外の他の領域よりも小さいことを特徴とする、請求項１に記載のヘテロ接合電界効果型トランジスタ。
【請求項３】
前記第１の開口部と前記第２の開口部とが重なる領域を第１の領域、前記第１の開口部と前記第２の開口部とが重ならない前記第２の開口部の領域を第２の領域、前記第１の開口部および前記第２の開口部以外の領域を第３の領域とした場合において、
前記チャネル層と前記バリア層との界面におけるキャリア濃度は、前記第３の領域、前記第１の領域、前記第２の領域の順に大、中、小になることを特徴とする、請求項１または２に記載のヘテロ接合電界効果型トランジスタ。
【請求項４】
前記第１の開口部と前記第２の開口部とが重なる領域を第１の領域、前記第１の開口部と前記第２の開口部とが重ならない前記第２の開口部の領域を第２の領域、前記第１の開口部および前記第２の開口部以外の領域を第３の領域とした場合において、
前記チャネル層と前記バリア層との界面におけるキャリア濃度は、前記第１の領域、前記第３の領域、前記第２の領域の順に大、中、小になることを特徴とする、請求項１または２に記載のヘテロ接合電界効果型トランジスタ。
【請求項５】
前記第１のキャップ層はＧａＮであり、
前記第２のキャップ層はＡｌＧａＮであることを特徴とする、請求項１ないし４のいずれかに記載のヘテロ接合電界効果型トランジスタ。
【請求項６】
前記第１のキャップ層はＡｌｘＧａ１−ｘＮであり、
前記第２のキャップ層はＡｌｙＧａ１−ｙＮ（０≦ｘ＜ｙ≦１）であることを特徴とする、請求項１ないし４のいずれかに記載のヘテロ接合電界効果型トランジスタ。
【請求項７】
前記第２のキャップ層はＡｌＧａＮであり、
前記第２のキャップ層上に形成され、Ａｌ組成が前記第２のキャップ層よりも高いＡｌＧａＮからなる第３のキャップ層をさらに備えることを特徴とする、請求項１ないし６のいずれかに記載のヘテロ接合電界効果型トランジスタ。
【請求項８】
前記第２のキャップ層上に形成され、ｎ型ドーパントが導入された窒化物半導体からなる第３のキャップ層をさらに備えることを特徴とする、請求項１ないし６のいずれかに記載のヘテロ接合電界効果型トランジスタ。
【請求項９】
前記バリア層、前記第１のキャップ層、および前記第２のキャップ層上の少なくとも一部に形成された誘電体膜をさらに備え、
前記ゲート電極は、前記誘電体膜上に形成されることを特徴とする、請求項１ないし８のいずれかに記載のヘテロ接合電界効果型トランジスタ。
【請求項１０】
窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、
（ａ）チャネル層、バリア層を順次形成する工程と、
（ｂ）前記バリア層上に、当該バリア層よりも格子定数が小さい第１のキャップ層を形成する工程と、
（ｃ）前記第１のキャップ層上に、当該第１のキャップ層よりも格子定数が大きい第２のキャップ層を形成する工程と、
（ｄ）前記第２のキャップ層におけるゲート電極を形成すべき領域に第２の開口部を形成する工程と、
（ｅ）前記第２の開口部内において、当該第２の開口部よりも小さい第１の開口部を前記第１のキャップ層に形成する工程と、
（ｆ）少なくとも前記第１、第２の開口部の重なる領域において前記バリア層上にゲート電極を形成する工程と、
を備え、
前記工程（ｂ）、（ｃ）において、前記第１のキャップ層と前記第２のキャップ層とは異なる組成で形成される、
ことを特徴とする、ヘテロ接合電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物を含む半導体からなるヘテロ接合電界効果型トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体は高い絶縁破壊電界強度を有することから、窒化物半導体を用いることによるトランジスタの高出力化が期待されている。
【０００３】
しかしながら、上記のトランジスタの一つであるヘテロ接合電界効果型トランジスタは、デバイス領域内において一様に高い電子濃度を有しているため、十分に高い耐圧を得ることができないという問題がある。
【０００４】
このような問題の対策として、従来では、ゲート電極下に存在するバリア層の一部をリセスエッチングした構造がある（例えば、特許文献１参照）。また、電子供給層上に形成されたキャップ層にリセス部を設けた構造がある（例えば、特許文献２参照）。特許文献１，２の構造によれば、電子濃度を低減し、かつ、電界強度を分散して高耐圧化を図ることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２８６７４０号公報
【特許文献２】特開２０１１−１４６４４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１，２では、ゲート電極下の電子濃度が低下してしまうため、チャネル抵抗が増大して大電流を得ることができないという問題がある。
【０００７】
本発明は、これらの問題を解決するためになされたものであり、高耐圧化とともに大電流化が可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明によるヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、チャネル層と、チャネル層上に形成されたバリア層と、バリア層上に形成され、当該バリア層よりも格子定数が小さく、かつ、第１の開口部を有する第１のキャップ層と、第１のキャップ層上に形成され、当該第１のキャップ層よりも格子定数が大きく、かつ、平面視第１の開口部を包含し第１の開口部よりも大きい第２の開口部を有する第２のキャップ層と、少なくとも第１、第２の開口部の重なる領域においてバリア層上に形成されたゲート電極とを備え、第１のキャップ層と第２のキャップ層とは組成が異なることを特徴とする。
【発明の効果】
【０００９】
本発明によると、チャネル層と、チャネル層上に形成されたバリア層と、バリア層上に形成され、当該バリア層よりも格子定数が小さく、かつ、第１の開口部を有する第１のキャップ層と、第１のキャップ層上に形成され、当該第１のキャップ層よりも格子定数が大きく、かつ、平面視第１の開口部を包含し第１の開口部よりも大きい第２の開口部を有する第２のキャップ層と、少なくとも第１、第２の開口部の重なる領域においてバリア層上に形成されたゲート電極とを備え、第１のキャップ層と第２のキャップ層とは組成が異なることを特徴とするため、高耐圧化とともに大電流化が可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの構成の一例を示す図である。
【図２】本発明の実施の形態１による図１に示すヘテロ接合電界効果型トランジスタにおける２次元電子ガスの濃度分布を示す図である。
【図３】本発明の実施の形態１による図１に示すヘテロ接合電界効果型トランジスタにおける２次元電子ガスの濃度分布を示す図である。
【図４】本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの構成の一例を示す図である。
【図５】本発明の実施の形態１による図４に示すヘテロ接合電界効果型トランジスタにおける２次元電子ガスの濃度分布を示す図である。
【図６】本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの構成の一例を示す図である。
【図７】本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの構成の一例を示す図である。
【図８】本発明の実施の形態２によるヘテロ接合電界効果型トランジスタの構成の一例を示す図である。
【図９】本発明の実施の形態３によるヘテロ接合電界効果型トランジスタの構成の一例を示す図である。
【図１０】本発明の実施の形態３によるヘテロ接合電界効果型トランジスタの構成の一例を示す図である。
【図１１】本発明の実施の形態４によるヘテロ接合電界効果型トランジスタの構成の一例を示す図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態について、図面に基づいて以下に説明する。
【００１２】
＜実施の形態１＞
図１は、本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの構成の一例を示す図である。なお、本実施の形態１によるヘテロ接合電界効果型トランジスタは、窒化物半導体を用いて構成されるものとする。
【００１３】
図１に示すように、基板１の（０００１）面上にはバッファ層２、チャネル層３が順次形成されている。
【００１４】
チャネル層３上には、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなるバリア層４が形成されている。バリア層４の格子定数はチャネル層３の格子定数よりも小さいため、引っ張り応力によってバリア層４に歪みが生じてピエゾ分極が発生し、窒化物半導体の自発分極と合わせてチャネル層３とバリア層４とのヘテロ界面に２次元電子ガス（２−Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ：２ＤＥＧ、以下、２ＤＥＧとも称する）と呼ばれる高濃度のキャリアが発生する。
【００１５】
バリア層４上には、ＧａＮからなる第１のキャップ層５が形成されている。また、第１のキャップ層５上には、ＡｌｙＧａ１−ｙＮ（０＜ｙ≦１）からなる第２のキャップ層６が形成されている。また、第１のキャップ層５および第２のキャップ層６の各々は、ゲート電極１１が形成される領域に対してエッチングによって開口部が形成されており、第１のキャップ層５に形成された開口部（第１の開口部）は、第２のキャップ層６に形成された開口部（第２の開口部）よりも小さい。すなわち、第２のキャップ層６の開口部は、平面視で第１のキャップ層５の開口部を包含し当該開口部よりも大きい。ここで、第１のキャップ層５に形成された開口部は開口領域７に対応し、第２のキャップ層６に形成された開口部は開口領域７と開口領域８とを合わせた領域に対応する。また、第１のキャップ層５の格子定数はバリア層４の格子定数よりも小さく、第２のキャップ層６の格子定数は第１のキャップ層５の格子定数よりも大きい。また、上記より、第１のキャップ層５と第２のキャップ層６とは組成が異なる。
【００１６】
第２のキャップ層６上には、ソース領域９およびドレイン電極１０がゲート電極１１を挟んで離間して形成されている。また、第１のキャップ層５および第２のキャップ層６の開口部の重なる領域においてバリア層４上にゲート電極１１が形成されている。
【００１７】
図２，３は、本実施の形態１による図１に示すヘテロ接合電界効果型トランジスタにおける２次元電子ガスの濃度分布を示す図である。
【００１８】
図２，３に示すように、開口領域８に対応するチャネル層３とバリア層４とのヘテロ界面（すなわち、開口領域８下のヘテロ界面）における２ＤＥＧ濃度は、開口領域７に対応するチャネル層３とバリア層４とのヘテロ界面（すなわち、開口領域７下のヘテロ界面）における２ＤＥＧ濃度よりも低くなる。すなわち、チャネル層３とバリア層４との界面におけるキャリア濃度は、開口領域８の方が、当該開口領域８以外の他の領域よりも小さい。理由を以下に述べる。開口領域８では第１のキャップ層５の上面がピニングされる効果によりバンドポテンシャルが下がる一方、開口領域８下のバリア層４はピニングの影響がなくなるためバンドポテンシャルは上昇する。バリア層４のバンドポテンシャルが上昇すると、バリア層４とチャネル層３との界面のバンドポテンシャルも上昇するために２ＤＥＧが減少する。また、第１のキャップ層５とバリア層４の自発分極差により生じる電界が、チャネル層３とバリア層４との間で生じるピエゾ電界を弱めるため２ＤＥＧは減少する。
【００１９】
また、第２のキャップ層６に対応するチャネル層３とバリア層４とのヘテロ界面（すなわち、開口領域７，８以外の第２のキャップ層６下のヘテロ界面）における２ＤＥＧ濃度は、上記の開口領域８下のヘテロ界面における２ＤＥＧ濃度よりも高くなる。理由としては、ＡｌＧａＮからなる第２のキャップ層６とＧａＮからなる第１のキャップ層５との間にて生じる自発分極とピエゾ分極とによるものである。
【００２０】
上記より、図２，３に示すように、開口領域７下の領域（第１の開口部と第２の開口部とが重なる領域）を第１の領域、開口領域８下の領域（第１の開口部と第２の開口部とが重ならない第２の開口部の領域）を第２の領域、第２のキャップ層６下の領域（第１の開口部および第２の開口部以外の領域）を第３の領域とした場合において、チャネル層３とバリア層４との界面における２ＤＥＧ濃度（キャリア濃度）は、第３の領域、第１の領域、第２の領域の順に大、中、小になる（図２参照）。あるいは、第１の領域、第３の領域、第２の領域の順に大、中、小になる（図３参照）。
【００２１】
次に、図１に示すヘテロ接合電界効果型トランジスタの製造方法の一例について説明する。
【００２２】
まず、基板１上に、バッファ層２、ＧａＮからなるチャネル層３、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなるバリア層４、ＧａＮからなる第１のキャップ層５、ＡｌｙＧａ１−ｙＮ（０＜ｙ≦１）からなる第２のキャップ層６を順次形成する。なお、各層は、ＭＯＣＤＶ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法などのエピタキシャル成長法を適用することによって形成する。
【００２３】
次に、第２のキャップ層６上に、Ｔｉ／Ａｌからなるソース電極９およびドレイン電極１０を形成する。なお、各電極は、蒸着法やスパッタ法などを用いて堆積して、リフトオフ法などによって形成する。
【００２４】
次に、最終的にトランジスタとして形成する領域以外のチャネル層３、バリア層４、第１のキャップ層５、および第２のキャップ層６に対して素子分離領域１２を形成する。なお、素子分領域１２は、例えばイオン注入法やエッチング等を用いて形成する。また、本実施の形態１では、イオン注入法によって形成している。
【００２５】
次に、レジストパターン等をマスクとして第２のキャップ層６をエッチングすることによって、開口領域８を含む開口部を形成する。第２のキャップ層６の開口部は、Ｃｌ２（塩素）等を用いたドライエッチング法などにより形成する。
【００２６】
次に、レジストパターン等をマスクとして第１のキャップ層５をエッチングすることによって、開口領域７である開口部を形成する。第１のキャップ層５の開口部は、Ｃｌ２等を用いたドライエッチング法などにより形成する。なお、第１のキャップ層５をエッチングする際には、Ｃｌ２等の塩素系のガスに加えて、例えば酸素やＳＦ６（六フッ化硫黄）等のフッ素系のガスを用いることによって、選択的に第１のキャップ層５のみエッチングすることが可能となり、エッチング深さの制御性が良くなる。
【００２７】
次に、第１のキャップ層５の開口部および第２のキャップ層６の開口部内に、Ｎｉ／Ａｕからなるゲート電極１１を形成する。ゲート電極１１は、蒸着法やスパッタ法を用いて堆積して、リフトオフ法などによって形成する。
【００２８】
上記の製造方法によって、図１に示すヘテロ接合電界効果型トランジスタを作製することができる。
【００２９】
なお、上記では、トランジスタとして動作する必要最小限の要素しか記載していないが、最終的には表面パッシベーション膜の形成、配線電極の形成、バイアホールの形成等のプロセスを経てデバイスとして完成する。
【００３０】
以上のことから、本実施の形態１によるヘテロ接合電界効果型トランジスタによれば、開口領域７下の２ＤＥＧ濃度が高くなるため、チャネル抵抗を低減することができる。また、第２のキャップ層６下の２ＤＥＧ濃度が高くなると、アクセス抵抗を低減することができる。これらの抵抗（チャネル抵抗、アクセス抵抗）を低減することによって大電流化が可能となるが、いずれの抵抗を低減するのかは用途に応じて素子設計によって任意に決定される。また、電界強度が最も高くなるゲート電極のドレイン電極側の端部において２ＤＥＧ濃度が低くなるため、ドレイン耐圧を向上させることが可能となる。従って、高出力動作が可能な高周波ヘテロ接合電界効果型トランジスタを作製することができる。
【００３１】
なお、ドレイン耐圧の向上に特に影響する箇所は、強電界が集中するゲート電極のドレイン電極側の端部であるため、例えば図４，５に示すように、ゲート電極１１のソース電極９側の端部に対しては、２ＤＥＧ濃度が低い領域を形成しなくてもよい。すなわち、図１と比較して、ソース電極９側の開口領域８を形成しなくてもよい。
【００３２】
また、上記では代表的な構成条件について説明したが、第１のキャップ層５は、バリア層４よりもＡｌ組成が小さいＡｌＧａＮであっても上記と同様の効果が得られる。なお、この場合は、第２のキャップ層６のＡｌ組成は、第１のキャップ層５のＡｌ組成よりも高くする必要がある。
【００３３】
また、ゲート電極１１の形状は、例えば図６，７に示すように、第１のキャップ層５および第２のキャップ層６と接しないように形成してもよい。
【００３４】
また、エッチングにより形成された第１のキャップ層５の開口部および第２のキャップ層６の開口部の底面（エッチング底面）は、バリア層４、第１のキャップ層５、および第２のキャップ層６のそれぞれの界面に限定する必要はなく、エッチング対象となる各層が多少残っていたり、エッチング対象となる各層の下層までエッチングが進んだりしても、図２，３に示すような２ＤＥＧ濃度に変化が得られるだけのエッチング量であれば、上記と同様の効果が得られる。
【００３５】
また、本実施の形態１によるヘテロ接合電界効果型トランジスタの製造方法において、ソース電極９、ドレイン電極１０、ゲート電極１１、素子分離領域１２のプロセス順序を入れ替えてもよい。例えば、ソース／ドレイン電極９，１０を形成する前に、素子分領域１２を形成してもよい。
【００３６】
＜実施の形態２＞
図８は、本発明の実施の形態２によるヘテロ接合電界効果型トランジスタの構成の一例を示す図である。図８に示すように、本実施の形態２では、第２のキャップ層６上に第３のキャップ層１３を形成することを特徴としている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
【００３７】
第３のキャップ層１３は、ＡｌＧａＮからなる第２のキャップ層６上に、当該第２のキャップ層６よりも高いＡｌ組成を有するＡｌＧａＮか、あるいは、例えばＳｉなどからなるｎ型ドーパントが導入されたＧａＮまたはＡｌＧａＮからなる層であり、これらの層を複合した多層構造であってもよい。なお、第３のキャップ層１３としてＡｌＧａＮが形成された場合は自発分極およびピエゾ分極が増大し、ｎ型ドーパントが導入された場合は電子が供給されるため、第３のキャップ層１３を形成することによって２ＤＥＧ濃度を増大させることができる。
【００３８】
第１のキャップ層５、第２のキャップ層６、および第３のキャップ層１３の各々は、ゲート電極１１が形成される領域がエッチングによって開口されており、第１のキャップ層５の開口部は第２のキャップ層６の開口部よりも小さい。また、第３のキャップ層１３の開口部は、第２のキャップ層６の開口部と等しいか大きい。
【００３９】
ソース電極９およびドレイン電極１０は、第３のキャップ層１３上に形成され、ゲート電極１１は、各キャップ層の開口部が重なる領域であってバリア層４上に形成される。
【００４０】
以上のことから、本実施の形態２によれば、第３のキャップ層１３下のチャネル層３とバリア層４とのヘテロ界面における２ＤＥＧ濃度が増大して、素子のアクセス抵抗（オン抵抗）を低減することができる。
【００４１】
＜実施の形態３＞
Ａｌ組成の高いＡｌＧａＮ層は、電子に対するポテンシャルバリアが高いため、良好なオーミックコンタクトを得ることが難しくなる。本発明の実施の形態３では、コンタクト抵抗を低減させることを特徴としている。
【００４２】
図９，１０は、本実施の形態３によるヘテロ接合電界効果型トランジスタの構成の一例を示す図である。
【００４３】
図９に示すように、ソース電極９およびドレイン電極１０下には、高濃度のｎ型ドーパントを選択的にイオン注入した領域１４が形成されている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
【００４４】
領域１４の形成方法としては、例えば、レジストパターンなどをマスクとして、ソース電極９およびドレイン電極１０を形成する領域に、Ｓｉをドーズ量１×１０１３〜１×１０１７（ｃｍ−２）、エネルギー１０〜１０００（ｋｅＶ）の条件でイオン注入し、注入したＳｉを活性化させるために９００〜１２００℃で熱処理を行えばよい。
【００４５】
上記のように形成された領域１４を有するヘテロ接合電界効果型トランジスタでは、領域１４に多数の電子が供給されて低抵抗化するためコンタクト抵抗が低減する。
【００４６】
また、図１０に示すように、ソース電極９およびドレイン電極１０下における第１のキャップ層５および第２のキャップ層６は、選択的にエッチングして除去されている。すなわち、ソース電極９およびドレイン電極１０は、バリア層４上に形成されている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
【００４７】
ソース電極９およびドレイン電極１０の形成方法としては、例えば、レジストパターンなどをマスクとして、第２のキャップ層６および第１のキャップ層５をエッチングし、エッチング後のバリア層４上にソース電極９およびドレイン電極１０を形成する。なお、第２のキャップ層６および第１のキャップ層５のエッチングには、Ｃｌ２等を用いたドライエッチング法などがある。
【００４８】
上記のように形成されたヘテロ接合電界効果型トランジスタでは、ポテンシャルバリアが低下し、また、ポテンシャルバリア厚も薄くなるため、コンタクト抵抗が低減する。
【００４９】
＜実施の形態４＞
ゲート電極１１と半導体層とはショットキー接合されることによってゲート電流を制御しているが、ショットキー界面のポテンシャルが界面準位などでピニングされた場合には、十分な高さのポテンシャルバリアを得ることができずに大きなゲートリーク電流が流れてしまう。本発明の実施の形態４では、リーク電流を低減させることを特徴としている。
【００５０】
図１１は、本実施の形態４によるヘテロ接合電界効果型トランジスタの構成の一例を示す図である。
【００５１】
図１１に示すように、ゲート電極１１と半導体層との間に誘電体膜１５が形成されている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。なお、上記の半導体層とは、バリア層４、第１のキャップ層５、第２のキャップ層６のことをいう。
【００５２】
誘電体膜１５は、バリア層４、第１のキャップ層５、第２のキャップ層６上の少なくとも一部に形成されており、ゲート電極１１は、誘電体膜１５上に形成されている。なお、誘電体膜１５は、ＣＶＤ法、スパッタ法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などによって形成されたＳｉ，Ａｌ，Ｈｆ，Ｚｒ，Ｔａ，Ｎｂなどの酸化膜、窒化膜、酸窒化膜などを用いればよい。
【００５３】
以上のことから、本実施の形態４によれば、誘電体膜１５を形成することによってリーク電流を低減することができる。
【００５４】
なお、図１１では、バリア層４、第１のキャップ層５、および第２のキャップ層６と、ゲート電極１１との間の全ての領域において誘電体膜１５が形成されているが、ポテンシャルバリアの高い層である第２のキャップ層６の一部についてはゲート電極１１と接していても（すなわち、誘電体膜１５を介さずとも）リーク電流を低減する効果が得られる。
【００５５】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００５６】
１  基板、２  バッファ層、３  チャネル層、４  バリア層、５  第１のキャップ層、６  第２のキャップ層、７  開口領域、８  開口領域、９  ソース電極、１０  ドレイン電極、１１  ゲート電極、１２  素子分離領域、１３  第３のキャップ層、１４  領域、１５  誘電体膜。
【図１】
2013229458.tif 000003
【図２】
2013229458.tif 000004
【図３】
2013229458.tif 000005
【図４】
2013229458.tif 000006
【図５】
2013229458.tif 000007
【図６】
2013229458.tif 000008
【図７】
2013229458.tif 000009
【図８】
2013229458.tif 000010
【図９】
2013229458.tif 000011
【図１０】
2013229458.tif 000012
【図１１】
2013229458.tif 000013