(57)【要約】【課題】低コストの電磁波による情報受信を可能とすること。【解決手段】半導体集積回路ＩＣは、プロセッサ１と第１の磁気ランダムアクセスメモリ３と第２の磁気ランダムアクセスメモリ４とを具備する。第１のＭＲＡＭメモリ３は不揮発性メモリとして機能して、プロセッサ１は不揮発性メモリの第１のＭＲＡＭメモリ３に格納される動作プログラムを実行する。第２のＭＲＡＭメモリ４の記憶情報が外部磁界により反転して、第２のＭＲＡＭメモリ４は磁気受信アンテナとして機能する。外部磁界の影響を軽減する磁気シールド６が不揮発性メモリとして機能する第１のＭＲＡＭメモリ３の上部に形成されるのに対して、磁気シールド６が磁気受信アンテナとして機能する第２のＭＲＡＭメモリ４の上部には形成されない。【選択図】図２
2013089068.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサと磁気ランダムアクセスメモリとを具備する半導体集積回路であって、
前記磁気ランダムアクセスメモリは、第１の磁気ランダムアクセスメモリと第２の磁気ランダムアクセスメモリとを含み、
前記第１の磁気ランダムアクセスメモリは不揮発性メモリとして機能して、前記プロセッサは前記不揮発性メモリとして機能する前記第１の磁気ランダムアクセスメモリのメモリセルアレーに格納される動作プログラムを実行して、
前記第２の磁気ランダムアクセスメモリのメモリセルアレーの記憶情報が前記メモリセルアレーの外部の外部磁界によって反転することによって、前記第２の磁気ランダムアクセスメモリは磁気受信アンテナとして機能するものであり、
前記外部磁界の影響を軽減するための磁気シールドが前記不揮発性メモリとして機能する前記第１の磁気ランダムアクセスメモリの上部に形成されているのに対して、前記磁気シールドが前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリの上部では形成されていない
ことを特徴とする半導体集積回路。
【請求項２】
請求項１において、
前記磁気シールドは、高透磁率磁性材によって形成された
ことを特徴とする半導体集積回路。
【請求項３】
請求項２において、
前記半導体集積回路は、前記プロセッサと前記第１の磁気ランダムアクセスメモリと前記第２の磁気ランダムアクセスメモリとに接続された内部バスを更に具備して、
前記プロセッサは、前記内部バスを介して、前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリの磁気受信情報を読み出す
ことを特徴とする半導体集積回路。
【請求項４】
請求項３において、
前記不揮発性メモリとして機能する前記第１の磁気ランダムアクセスメモリの前記メモリセルアレーと前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリの前記メモリセルアレーとに含まれる複数のメモリセルの各メモリセルは、強磁性層から構成され磁化方向が外部から制御可能である自由層と、絶縁層からなるトンネル絶縁層と、強磁性層と反強磁性層との積層膜からなり反強磁性層と強磁性層との交換結合によって強磁性層の磁化方向が強く固定された固定層とからなる磁気トンネル接合を含む
ことを特徴とする半導体集積回路。
【請求項５】
請求項４において、
前記各メモリセルは、ＮチャネルＭＯＳトランジスタを更に含み、
前記各メモリセルの前記ＮチャネルＭＯＳトランジスタのドレインとゲートとソースとは、前記各メモリセルの前記磁気トンネル接合の前記固定層と読み出しワード線と接地電圧とにそれぞれ接続された
ことを特徴とする半導体集積回路。
【請求項６】
請求項５において、
前記第２の磁気ランダムアクセスメモリが前記磁気受信アンテナとして機能する以前において、前記第２の磁気ランダムアクセスメモリの前記メモリセルアレーの前記複数のメモリセルは、所定の消去状態に初期化される
ことを特徴とする半導体集積回路。
【請求項７】
請求項６において、
前記半導体集積回路は、前記半導体集積回路の半導体チップを封止するための封止パッケージと前記封止パッケージの内部に内蔵された送信用導線とを更に具備して、
前記送信用導線に通過電流が供給されることによって、前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリによって受信される磁界を前記送信用導線が生成する
ことを特徴とする半導体集積回路。
【請求項８】
請求項７において、
前記送信用導線は、前記半導体集積回路の前記半導体チップに集積化された内部配線である
ことを特徴とする半導体集積回路。
【請求項９】
請求項６において、
前記不揮発性メモリとして機能する前記第１の磁気ランダムアクセスメモリの前記メモリセルアレーと前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリの前記メモリセルアレーとは、前記半導体集積回路の半導体製造プロセスによって同時に製造されたものである
ことを特徴とする半導体集積回路。
【請求項１０】
請求項９において、
前記半導体集積回路は、スイッチング電源回路のトランスの一次側コイルを駆動する駆動素子の制御入力と前記トランスの二次側コイルに接続された２個の分圧抵抗の共通接続点との間に接続可能とされ、
前記２個の分圧抵抗の前記共通接続点の分圧電圧に応答した前記通過電流が前記送信用導線に供給されて、前記プロセッサは前記動作プログラムを実行することによって前記駆動素子の前記制御入力に供給される制御信号を生成する
ことを特徴とする半導体集積回路。
【請求項１１】
請求項９において、
近距離非接触通信によって送信システムから送信される磁界を前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリが受信することによって、前記半導体集積回路は前記送信システムからの前記近距離非接触通信による送信データを受信する受信システムを構成する
ことを特徴とする半導体集積回路。
【請求項１２】
プロセッサと磁気ランダムアクセスメモリとを具備する半導体集積回路の動作方法であって、
前記磁気ランダムアクセスメモリは、第１の磁気ランダムアクセスメモリと第２の磁気ランダムアクセスメモリとを含み、
前記第１の磁気ランダムアクセスメモリは不揮発性メモリとして機能して、前記プロセッサは前記不揮発性メモリとして機能する前記第１の磁気ランダムアクセスメモリのメモリセルアレーに格納される動作プログラムを実行して、
前記第２の磁気ランダムアクセスメモリのメモリセルアレーの記憶情報が前記メモリセルアレーの外部の外部磁界によって反転することによって、前記第２の磁気ランダムアクセスメモリは磁気受信アンテナとして機能するものであり、
前記外部磁界の影響を軽減するための磁気シールドが前記不揮発性メモリとして機能する前記第１の磁気ランダムアクセスメモリの上部に形成されているのに対して、前記磁気シールドが前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリの上部では形成されていない
ことを特徴とする半導体集積回路の動作方法。
【請求項１３】
請求項１２において、
前記磁気シールドは、高透磁率磁性材によって形成された
ことを特徴とする半導体集積回路の動作方法。
【請求項１４】
請求項１３において、
前記半導体集積回路は、前記プロセッサと前記第１の磁気ランダムアクセスメモリと前記第２の磁気ランダムアクセスメモリとに接続された内部バスを更に具備して、
前記プロセッサは、前記内部バスを介して、前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリの磁気受信情報を読み出す
ことを特徴とする半導体集積回路の動作方法。
【請求項１５】
請求項１４において、
前記不揮発性メモリとして機能する前記第１の磁気ランダムアクセスメモリの前記メモリセルアレーと前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリの前記メモリセルアレーとに含まれる複数のメモリセルの各メモリセルは、強磁性層から構成され磁化方向が外部から制御可能である自由層と、絶縁層からなるトンネル絶縁層と、強磁性層と反強磁性層との積層膜からなり反強磁性層と強磁性層との交換結合によって強磁性層の磁化方向が強く固定された固定層とからなる磁気トンネル接合を含む
ことを特徴とする半導体集積回路の動作方法。
【請求項１６】
請求項１５において、
前記各メモリセルは、ＮチャネルＭＯＳトランジスタを更に含み、
前記各メモリセルの前記ＮチャネルＭＯＳトランジスタのドレインとゲートとソースとは、前記各メモリセルの前記磁気トンネル接合の前記固定層と読み出しワード線と接地電圧とにそれぞれ接続された
ことを特徴とする半導体集積回路の動作方法。
【請求項１７】
請求項１６において、
前記第２の磁気ランダムアクセスメモリが前記磁気受信アンテナとして機能する以前において、前記第２の磁気ランダムアクセスメモリの前記メモリセルアレーの前記複数のメモリセルは、所定の消去状態に初期化される
ことを特徴とする半導体集積回路の動作方法。
【請求項１８】
請求項１７において、
前記半導体集積回路は、前記半導体集積回路の半導体チップを封止するための封止パッケージと前記封止パッケージの内部に内蔵された送信用導線とを更に具備して、
前記送信用導線に通過電流が供給されることによって、前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリによって受信される磁界を前記送信用導線が生成する
ことを特徴とする半導体集積回路の動作方法。
【請求項１９】
請求項１８において、
前記送信用導線は、前記半導体集積回路の前記半導体チップに集積化された内部配線である
ことを特徴とする半導体集積回路の動作方法。
【請求項２０】
請求項１７において、
前記不揮発性メモリとして機能する前記第１の磁気ランダムアクセスメモリの前記メモリセルアレーと前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリの前記メモリセルアレーとは、前記半導体集積回路の半導体製造プロセスによって同時に製造されたものである
ことを特徴とする半導体集積回路の動作方法。
【請求項２１】
請求項２０において、
前記半導体集積回路は、スイッチング電源回路のトランスの一次側コイルを駆動する駆動素子の制御入力と前記トランスの二次側コイルに接続された２個の分圧抵抗の共通接続点との間に接続可能とされ、
前記２個の分圧抵抗の前記共通接続点の分圧電圧に応答した前記通過電流が前記送信用導線に供給されて、前記プロセッサは前記動作プログラムを実行することによって前記駆動素子の前記制御入力に供給される制御信号を生成する
ことを特徴とする半導体集積回路の動作方法。
【請求項２２】
請求項２０において、
近距離非接触通信によって送信システムから送信される磁界を前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリが受信することによって、前記半導体集積回路は前記送信システムからの前記近距離非接触通信による送信データを受信する受信システムを構成する
ことを特徴とする半導体集積回路の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気ランダムアクセスメモリ(ＭＲＡＭ)を内蔵する半導体集積回路およびその動作方法に関し、特に低コストの電磁波による情報受信を可能とするのに有効な技術に関するものである。
【背景技術】
【０００２】
近年、システム・オン・チップ(ＳｏＣ：System On Chip)と呼ばれる大規模半導体集積回路(ＬＳＩ)に搭載されるメモリとして、磁気メモリデバイス、すなわち磁気ランダムアクセスメモリ(ＭＲＡＭ：Magnetic Random Access Memory)が注目されている。ＭＲＡＭはＳＲＡＭのように電源遮断によってデータが消失しないと言う利点を有するだけではなく、更にフラッシュメモリ等の電気的に書き換え可能で電気的に消去可能な半導体不揮発性メモリと比較してデータ書き換え時間が短いと言う利点を有している。
【０００３】
下記特許文献１には、磁性膜により構成された固定層(ピン層)と磁性膜により構成された自由層(フリー層)との間に極めて薄いトンネル絶縁膜が形成された磁気トンネル接合(ＭＴＪ：Magnetic Tunnel Junction)を具備するＭＲＡＭとして構成された磁気メモリデバイスが記載されている。
【０００４】
磁気メモリデバイスの磁気トンネル接合(ＭＴＪ)では、固定層(ピン層)の磁化方向は一定の方向に固定される一方、自由層(フリー層)の磁化方向は外部から制御可能となっている。固定層(ピン層)の磁化方向と自由層(フリー層)の磁化方向とが同一方向である場合には、トンネル絶縁膜には大きなトンネル電流が流れる。固定層(ピン層)の磁化方向と自由層(フリー層)の磁化方向とが反対方向である場合には、トンネル絶縁膜のトンネル電流は同一方向の場合よりも減少する。
【０００５】
下記特許文献２には、磁気ランダムアクセスメモリＭＲＡＭと中央処理ユニットＣＰＵと信号処理回路とを具備してコードレス電話システムに搭載されるベースバンドブロックが同公報の図３８に記載されている。アンテナで受信された電波はアナログフロントエンドを介してアナログ・デジタル変換回路に入力されて、アナログ・デジタル変換回路の出力信号はベースバンドブロックの信号処理回路に供給され音声処理と画像処理される。ベースバンドブロックの磁気ランダムアクセスメモリＭＲＡＭにはダイヤル番号や短縮番号等の情報が書き込まれたり、逆に読み出されたり、信号処理回路から入力された画像信号を一時的に記憶して液晶ディスプレイに出力するバッファとしても磁気ランダムアクセスメモリＭＲＡＭが使用される。
【０００６】
下記特許文献３には、リーダ・ライタからのサーチ時の無線信号をＲＦＩＤタグアンテナにより受信して、受信した無線信号の強度に応じて単純な変調方式でＲＦＩＤタグアンテナの負荷インピーダンスを変化するＲＦＩＤタグが記載されている。
【０００７】
下記特許文献４の図２には、非接触ＩＣカードの表面カバーと裏面カバーとの間にはこれらのカバーと略同一のサイズを有するループコイルのアンテナと比較的小さな非接触ＩＣチップとが配置されることが記載されている。
【０００８】
下記特許文献５には、磁気ランダムアクセスメモリのチップ上面あるいはチップ下面に高透磁率磁性材を形成して擾乱磁界の影響を軽減することが記載されている。
【０００９】
下記非特許文献１には、トランスの２次側コイル電圧の出力電圧の情報をフォト・カプラ内部の発光素子であるフォト・ダイオードに印加して、フォト・カプラ内部の受光素子であるフォト・トランジスタの受光信号を制御ＩＣとゲート・ドライバとを介してトランスの１次側コイルを駆動するＭＯＳＦＥＴのゲートに供給するスイッチング電源回路が記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−２１８６４９号  公報
【特許文献２】特開２００２−２２２５８９号  公報
【特許文献３】特開２０１１−６００８６号  公報
【特許文献４】特開２０１１−６０１２１号  公報
【特許文献５】特開２００４−１０３０７１号  公報
【非特許文献】
【００１１】
【非特許文献１】間瀬  勝好  「中高耐圧ＭＯＳＦＥＴの選び方」  トランジスタ技術  ２０１０年９月号、ｐｐ．９０−９１．
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明者は本発明に先立って、内蔵メモリとしてのＭＲＡＭを搭載したシステム・オン・チップ(ＳｏＣ)と呼ばれる大規模半導体集積回路(ＬＳＩ)の開発に従事した。
【００１３】
この開発において、本発明に先立って本発明者は磁気ランダムアクセスメモリ(ＭＲＡＭ)の磁気トンネル接合(ＭＴＪ)の自由層(フリー層)の磁化方向が外部磁界の影響によって変化すると言う現象に着目した。
【００１４】
すなわち、磁気ランダムアクセスメモリ(ＭＲＡＭ)を内蔵したシステム・オン・チップ(ＳｏＣ)と呼ばれる大規模半導体集積回路(ＬＳＩ)が不正アクセスのアタックを受ける際に、磁界印加によってＭＲＡＭメモリセルの磁気トンネル接合(ＭＴＪ)の自由層(フリー層)の磁化方向が変化して、ＭＲＡＭメモリセルの記憶情報が反転すると言う問題が本発明に先立って本発明者の検討によって明らかとされた。
【００１５】
一方、上述した背景技術の欄で説明したように、一般的には、電磁波による情報伝達は無線周波数信号を受信するために比較的大きなサイズのアンテナや高周波アナログフロントエンドを必要とし、また光による情報伝達はフォト・カプラと光ファイバを必要とするものであった。
【００１６】
その結果、システム・オン・チップ(ＳｏＣ)等の大規模半導体集積回路(ＬＳＩ)で、近距離の非接触通信のための電磁波による情報伝達を実現する際に、製品価格を低減することが困難なものであった。
【００１７】
一方、電源遮断でもデータ保存が可能でありデータ書き換え時間が短いと言う利点を有する磁気ランダムアクセスメモリ(ＭＲＡＭ)が、システム・オン・チップ(ＳｏＣ)等の大規模半導体集積回路(ＬＳＩ)の分野で近年注目されてきた。
【００１８】
本発明者は磁気ランダムアクセスメモリ(ＭＲＡＭ)を半導体集積回路の高速・不揮発性メモリとして使用するだけではなく、磁気ランダムアクセスメモリ(ＭＲＡＭ)の記憶情報が外部磁界の影響によって反転すると言う欠点を電磁波による情報受信に転用すると言う着想に到達したものである。
【００１９】
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
【００２０】
従って、本発明の目的とするところは、磁気ランダムアクセスメモリ(ＭＲＡＭ)を内蔵メモリとして具備する半導体集積回路において、低コストの電磁波による情報受信を可能とすることにある。
【００２１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２２】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００２３】
すなわち、本発明の代表的な実施の形態は、プロセッサ(１)と磁気ランダムアクセスメモリ(３、４)とを具備する半導体集積回路(ＩＣ)である。
【００２４】
前記磁気ランダムアクセスメモリ(３、４)は、第１の磁気ランダムアクセスメモリ(３)と第２の磁気ランダムアクセスメモリ(４)とを含む。
【００２５】
前記第１の磁気ランダムアクセスメモリ(３)は不揮発性メモリとして機能して、前記プロセッサ(１)は前記不揮発性メモリとして機能する前記第１の磁気ランダムアクセスメモリ(３)に格納される動作プログラムを実行する。
【００２６】
前記第２の磁気ランダムアクセスメモリ(４)のメモリセルアレーの記憶情報が前記メモリセルアレーの外部の外部磁界によって反転することによって、前記第２の磁気ランダムアクセスメモリ(４)は磁気受信アンテナとして機能するものである。
【００２７】
前記外部磁界の影響を軽減するための磁気シールド(６)が前記不揮発性メモリとして機能する前記第１の磁気ランダムアクセスメモリ(３)の上部に形成されているのに対して、前記磁気シールド(６)が前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリ(４)の上部では形成されていないことを特徴とするものである(図２参照)。
【発明の効果】
【００２８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００２９】
すなわち、本発明によれば、低コストの電磁波による情報受信を可能とすることができる。
【図面の簡単な説明】
【００３０】
【図１】図１は、本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣの構成を示す図である。
【図２】図２は、図１に示す本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣのチップレイアウトを示す図である。
【図３】図３は、図１と図２に示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣが送信システム２０からの電磁波による送信情報を受信する様子を示す図である。
【図４】図４は、図１と図２に示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣが送信システム２０からの電磁波による送信情報を受信する他の様子を示す図である。
【図５】図５は、図１と図２に示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣ中に含まれた高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３と磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)４のメモリセルＭＲＡＭＣｅｌｌの磁気トンネル接合(ＭＴＪ)の構造を示す図である。
【図６】図６は、図１と図２に示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣ中に含まれた高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３と磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)４のメモリセルＭＲＡＭＣｅｌｌの構造を示す図である。
【図７】図７は、図６に示した本発明の実施の形態１による磁気ランダムアクセスメモリ(ＭＲＡＭ)のメモリセルＭＲＡＭＣｅｌｌの構造を示すための鳥瞰図である。
【図８】図８は、図７の鳥瞰図に示した中間層配線の書き込みワード線ＷＷＬと上層配線のビット線ＢＬとの交点に配置されたＭＲＡＭセルの磁気トンネル接合ＭＴＪの自由層Ｆｒｅｅへのワード線磁場ＨWWLとビット線磁場ＨBLの影響を示す鳥瞰図である。
【図９】図９は、図７と図８の鳥瞰図に示したワード線磁場ＨWWLとビット線磁場ＨBLの磁場の大きさと磁化反転のしきい値の関係を示すアストロイド曲線を示す図である。
【図１０】図１０は、図１と図２とに示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣ中に含まれた高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３と磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)４のメモリセルＭＲＡＭＣｅｌｌの構成を示す図である。
【図１１】図１１は、図１と図２とに示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣに含まれた磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)４のメモリセルアレー構成を示す図である。
【図１２】図１２は、図１１に示す磁気ランダムアクセスメモリ(ＭＲＡＭ)４の一部のメモリセルＭＲＡＭＣｅｌｌの記憶情報(磁気トンネル接合(ＭＴＪ)の自由層の強磁性層の磁化方向)が、送信用導線７の長手方向に送信電流が流れることによる送信用導線７から生成される磁気によって反転する様子を示す図である。
【図１３】図１３は、図１１に示す磁気ランダムアクセスメモリ(ＭＲＡＭ)４の多数のメモリセルＭＲＡＭＣｅｌｌの記憶情報(磁気トンネル接合(ＭＴＪ)の自由層の強磁性層の磁化方向)が、送信用導線７の長手方向に大きな送信電流が流れることによる送信用導線７から生成される強い磁気によって反転する様子を示す図である。
【図１４】図１４は、図４に示した送信システム２０の送信ドライバ２５によって通過電流が制御される送信用導線７が図１と図２とに示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣの半導体チップを封止するための樹脂封止パッケージ８の内部に内蔵される様子を示す図である。
【図１５】図１５は、図４に示した送信システム２０の送信ドライバ２５によって通過電流が制御される送信用導線７が図１と図２とに示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣの半導体チップを封止するための樹脂封止パッケージ８の内部に内蔵される他の様子を示す図である。
【図１６】図１６は、図１乃至図１５を参照して説明した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣの応用としての本発明の実施の形態２によるスイッチング電源回路の構成を示す図である。
【図１７】図１７は、図１乃至図１５を参照して説明した本発明の実施の形態１による半導体集積回路ＩＣのその他の応用としての本発明の実施の形態３による受信システム１０が送信システム２０から近距離の非接触通信の送信データを受信する様子を示す図である。
【発明を実施するための形態】
【００３１】
１．実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００３２】
〔１〕本発明の代表的な実施の形態は、プロセッサ(１)と磁気ランダムアクセスメモリ(３、４)とを具備する半導体集積回路(ＩＣ)である。
【００３３】
前記磁気ランダムアクセスメモリ(３、４)は、第１の磁気ランダムアクセスメモリ(３)と第２の磁気ランダムアクセスメモリ(４)とを含む。
【００３４】
前記第１の磁気ランダムアクセスメモリ(３)は不揮発性メモリとして機能して、前記プロセッサ(１)は前記不揮発性メモリとして機能する前記第１の磁気ランダムアクセスメモリ(３)のメモリセルアレーに格納される動作プログラムを実行する。
【００３５】
前記第２の磁気ランダムアクセスメモリ(４)のメモリセルアレーの記憶情報が前記メモリセルアレーの外部の外部磁界によって反転することによって、前記第２の磁気ランダムアクセスメモリ(４)は磁気受信アンテナとして機能するものである。
【００３６】
前記外部磁界の影響を軽減するための磁気シールド(６)が前記不揮発性メモリとして機能する前記第１の磁気ランダムアクセスメモリ(３)の上部に形成されているのに対して、前記磁気シールド(６)が前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリ(４)の上部では形成されていないことを特徴とするものである(図２参照)。
【００３７】
前記実施の形態によれば、低コストの電磁波による情報受信を可能とすることができる。
【００３８】
好適な実施の形態では、前記磁気シールド(６)は、高透磁率磁性材によって形成されたことを特徴とするものである。
【００３９】
他の好適な実施の形態による半導体集積回路(ＩＣ)は、前記プロセッサ(１)と前記第１の磁気ランダムアクセスメモリ(３)と前記第２の磁気ランダムアクセスメモリ(４)とに接続された内部バス(２)を更に具備する。
【００４０】
前記プロセッサ(１)は、前記内部バス(２)を介して、前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリ(４)の磁気受信情報を読み出すことを特徴とするものである(図１参照)。
【００４１】
更に他の好適な実施の形態では、前記不揮発性メモリとして機能する第１の磁気ランダムアクセスメモリ(３)のメモリセルアレーと前記磁気受信アンテナとして機能する第２の磁気ランダムアクセスメモリ(４)のメモリセルアレーとに含まれる複数の各メモリセルは、自由層(１００２)と、トンネル絶縁層(１００１)と、固定層(１０００)とからなる磁気トンネル接合(ＭＴＪ)を含むことを特徴とするものである(図１０参照)。前記自由層(１００２)は、強磁性層から構成され磁化方向が外部から制御可能であり、前記トンネル絶縁層(１００１)は、絶縁層からなり、前記固定層(１０００)は、強磁性層と反強磁性層との積層膜からなり反強磁性層と強磁性層との交換結合によって強磁性層の磁化方向が強く固定される。
【００４２】
より好適な実施の形態では、前記各メモリセルは、ＮチャネルＭＯＳトランジスタ(ＴＲ)を更に含む。
【００４３】
前記各メモリセルの前記ＮチャネルＭＯＳトランジスタ(ＴＲ)のドレインとゲートとソースとは、前記各メモリセルの前記磁気トンネル接合(ＭＴＪ)の前記固定層(１０００)と読み出しワード線(ＲＷＬ)と接地電圧(Ｖｓｓ)とにそれぞれ接続されたことを特徴とするものである(図１０参照)。
【００４４】
他のより好適な実施の形態では、前記第２の磁気ランダムアクセスメモリ(４)が前記磁気受信アンテナとして機能する以前において、前記第２の磁気ランダムアクセスメモリ(４)の前記メモリセルアレーの前記複数のメモリセルは、所定の消去状態に初期化されることを特徴とするものである(図１１参照)。
【００４５】
更に他のより好適な実施の形態による半導体集積回路(ＩＣ)は、前記半導体集積回路(ＩＣ)の半導体チップを封止するための封止パッケージ(８)と前記封止パッケージ(８)の内部に内蔵された送信用導線(７)とを更に具備する。
【００４６】
前記送信用導線(７)に通過電流が供給されることによって、前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリ(４)によって受信される磁界を前記送信用導線(７)が生成することを特徴とするものである(図１４、図１５参照)。
【００４７】
別のより好適な実施の形態では、前記送信用導線(７)は、前記半導体集積回路(ＩＣ)の前記半導体チップに集積化された内部配線であることを特徴とするものである(図１５参照)。
【００４８】
更に別のより好適な実施の形態では、前記不揮発性メモリとして機能する前記第１の磁気ランダムアクセスメモリ(３)の前記メモリセルアレーと前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリ(４)の前記メモリセルアレーとは、前記半導体集積回路(ＩＣ)の半導体製造プロセスによって同時に製造されたものであることを特徴とするものである。
【００４９】
具体的な実施の形態では、前記半導体集積回路(ＩＣ)は、スイッチング電源回路のトランス(ＴＲ)の一次側コイルを駆動する駆動素子(Ｑ１)の制御入力と前記トランス(ＴＲ)の二次側コイルに接続された２個の分圧抵抗(Ｒ１、Ｒ２)の共通接続点との間に接続可能とされる。
【００５０】
前記２個の分圧抵抗(Ｒ１、Ｒ２)の前記共通接続点の分圧電圧に応答した前記通過電流が前記送信用導線(７)に供給されて、前記プロセッサ(１)は前記動作プログラムを実行することによって前記駆動素子(Ｑ１)の前記制御入力に供給される制御信号を生成することを特徴とするものである(図１６参照)。
【００５１】
最も具体的な実施の形態では、近距離非接触通信によって送信システム(２０)から送信される磁界を前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリ(４)が受信することによって、前記半導体集積回路(ＩＣ)は前記送信システム(２０)からの前記近距離非接触通信による送信データを受信する受信システム(１０)を構成することを特徴とするものである(図１７参照)。
【００５２】
〔２〕本発明の別の観点の代表的な実施の形態は、プロセッサ(１)と磁気ランダムアクセスメモリ(３、４)とを具備する半導体集積回路(ＩＣ)の動作方法である。
【００５３】
前記磁気ランダムアクセスメモリ(３、４)は、第１の磁気ランダムアクセスメモリ(３)と第２の磁気ランダムアクセスメモリ(４)とを含む。
【００５４】
前記第１の磁気ランダムアクセスメモリ(３)は不揮発性メモリとして機能して、前記プロセッサ(１)は前記不揮発性メモリとして機能する前記第１の磁気ランダムアクセスメモリ(３)のメモリセルアレーに格納される動作プログラムを実行する。
【００５５】
前記第２の磁気ランダムアクセスメモリ(４)のメモリセルアレーの記憶情報が前記メモリセルアレーの外部の外部磁界によって反転することによって、前記第２の磁気ランダムアクセスメモリ(４)は磁気受信アンテナとして機能するものである。
【００５６】
前記外部磁界の影響を軽減するための磁気シールド(６)が前記不揮発性メモリとして機能する前記第１の磁気ランダムアクセスメモリ(３)の上部に形成されているのに対して、前記磁気シールド(６)が前記磁気受信アンテナとして機能する前記第２の磁気ランダムアクセスメモリ(４)の上部では形成されていないことを特徴とするものである(図２参照)。
【００５７】
前記実施の形態によれば、低コストの電磁波による情報受信を可能とすることができる。
【００５８】
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【００５９】
［実施の形態１］
《半導体集積回路の構成》
図１は、本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣの構成を示す図である。
【００６０】
図１に示す本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣは、プロセッサとしての中央処理ユニット(ＣＰＵ)１と、内部バス２と、高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３と、磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)４と、周辺機能モジュール５とを含んでいる。
【００６１】
中央処理ユニット(ＣＰＵ)１は高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３に格納される動作プログラムを実行する。中央処理ユニット(ＣＰＵ)１の処理データは、高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３に格納される。
【００６２】
特に、磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４は、その内部のメモリセルアレーのＭＲＡＭセルの記憶情報が外部磁界の影響によって反転することにより電磁波による情報受信を可能とするものである。従って、磁気ランダムアクセスメモリ(ＭＲＡＭ)４の磁気受信情報は、内部バス２を介して中央処理ユニット(ＣＰＵ)１によって読み出される。
【００６３】
更に、中央処理ユニット(ＣＰＵ)１は内部バス２を介して、高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３と、磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)４と、周辺機能モジュール５とをアクセスする。
【００６４】
また更に、受信システム１０として構成された半導体集積回路ＩＣから以下に説明する送信システム２０に送信データを送信する必要な場合には、周辺機能モジュール５の入出力ポートを介しての電気配線による情報伝達が実行可能なものである。
【００６５】
《半導体集積回路のチップレイアウト》
図２は、図１に示す本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣのチップレイアウトを示す図である。
【００６６】
図２に示すように、本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣの半導体チップの主表面上には、中央処理ユニット(ＣＰＵ)１と、高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３と、磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)４と、周辺機能モジュール５が配置されている。図２には示されていないが、中央処理ユニット(ＣＰＵ)１と磁気ランダムアクセスメモリ(ＭＲＡＭ)３と磁気ランダムアクセスメモリ(ＭＲＡＭ)４と周辺機能モジュール５には、内部バス２が接続されている。
【００６７】
《磁気シールド》
図２に示すように、高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３の記憶情報が半導体集積回路ＩＣの外部磁界の影響によって反転することを防止するために、高透磁率磁性材によって形成された磁気シールド６が磁気ランダムアクセスメモリ(ＭＲＡＭ)３の上部に形成されている。更に磁気シールド６は、中央処理ユニット(ＣＰＵ)１の上部および周辺機能モジュール５の一部の上部に形成されている。上部の磁気シールド６と下部の中央処理ユニット(ＣＰＵ)１、磁気ランダムアクセスメモリ(ＭＲＡＭ)３、周辺機能モジュール５との間には、電気的な分離のための層間絶縁膜が形成されている。
【００６８】
しかし、図２に示したように、磁気ランダムアクセスメモリ(ＭＲＡＭ)４が磁気受信アンテナとして機能することによって磁気ランダムアクセスメモリ(ＭＲＡＭ)４内部のメモリセルアレーのＭＲＡＭセルの記憶情報が外部磁界の影響により反転することにより電磁波による情報受信を可能とするために、磁気ランダムアクセスメモリ(ＭＲＡＭ)４の上部には磁気シールド６が形成されていない。
【００６９】
《電磁波による情報受信》
図３は、図１と図２に示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣが送信システム２０からの電磁波による送信情報を受信する様子を示す図である。
【００７０】
図３に示したように、送信システム２０は、送信制御回路２１と送信駆動素子２２と送信電源２３と送信ループコイルアンテナ２４とによって構成される。送信制御回路２１の送信情報によって送信駆動素子２２の電流が制御されるので、送信ループコイルアンテナ２４から磁気が生成される。
【００７１】
従って、図３によれば、図１と図２とに示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣでは、磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４の内部のメモリセルアレーのＭＲＡＭセルの記憶情報が外部磁界の影響によって反転することにより電磁波による情報受信が可能となるものである。従って、磁気ランダムアクセスメモリ(ＭＲＡＭ)４の磁気受信情報は、内部バス２を介して中央処理ユニット(ＣＰＵ)１によって読み出される。
【００７２】
特に、図３では送信システム２０からの電磁波による送信情報の受信を開始する以前に、受信システム１０として構成された半導体集積回路ＩＣの中央処理ユニット(ＣＰＵ)１は磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４の内部のメモリセルアレーの全てのＭＲＡＭセルの全ての記憶情報をハイレベル“１”にハイレベル・書き込みするか又はローレベル“０”にローレベル・書き込みする。従って、送信システム２０からの電磁波による送信情報の受信を開始する以前に、磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４の内部のメモリセルアレーの記憶情報が、初期化される。
【００７３】
磁気ランダムアクセスメモリ(ＭＲＡＭ)４の初期化の後に、図３の送信システム２０の送信制御回路２１の送信情報によって送信駆動素子２２の電流が制御されて、送信ループコイルアンテナ２４から磁気が生成される。
【００７４】
受信システム１０として構成された半導体集積回路ＩＣでは、磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４の内部のメモリセルアレーのＭＲＡＭセルの記憶情報が外部磁界の影響によって反転することにより電磁波による情報受信が可能となる。従って、磁気ランダムアクセスメモリ(ＭＲＡＭ)４の磁気受信情報は、内部バス２を介して中央処理ユニット(ＣＰＵ)１によって読み出される。
【００７５】
電磁波による送信情報の磁気ランダムアクセスメモリ(ＭＲＡＭ)４から中央処理ユニット(ＣＰＵ)１への読み出しの後に、中央処理ユニット(ＣＰＵ)１は磁気ランダムアクセスメモリ(ＭＲＡＭ)４の記憶情報の初期化を実行する。
【００７６】
このようにして、図３によれば、受信システム１０として構成された半導体集積回路ＩＣの磁気ランダムアクセスメモリ(ＭＲＡＭ)４の記憶情報の初期化動作と送信システム２０および受信システム１０の送信受信動作とが反復されることによって、近距離の非接触通信のための電磁波による情報伝達を実現することが可能となる。
【００７７】
図４は、図１と図２に示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣが送信システム２０からの電磁波による送信情報を受信する他の様子を示す図である。
【００７８】
図４に示したように、送信システム２０は送信ドライバ２５を含み、受信システム１０として構成された半導体集積回路ＩＣは送信用導線７を含んでいる。
【００７９】
受信システム１０として構成された半導体集積回路ＩＣの送信用導線７の一端と他端とは、送信システム２０の送信ドライバ２５の出力端子と送信システム２０の接地電位ＧＮＤに接続されている。
【００８０】
図４に示した送信システム２０の送信ドライバ２５は送信情報に応答して受信システム１０の半導体集積回路ＩＣの送信用導線７に流れる電流を制御するので、送信用導線７から磁気が生成される。
【００８１】
従って、図４によれば、図１と図２とに示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣでは、磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４の内部のメモリセルアレーのＭＲＡＭセルの記憶情報が外部磁界の影響によって反転することにより電磁波による情報受信が可能となるものである。従って、磁気ランダムアクセスメモリ(ＭＲＡＭ)４の磁気受信情報は、内部バス２を介して中央処理ユニット(ＣＰＵ)１によって読み出される。
【００８２】
特に、図４では送信システム２０からの電磁波による送信情報の受信を開始する以前に、受信システム１０として構成された半導体集積回路ＩＣの中央処理ユニット(ＣＰＵ)１は磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４の内部のメモリセルアレーの全てのＭＲＡＭセルの全ての記憶情報をハイレベル“１”にハイレベル・書き込みするか又はローレベル“０”にローレベル・書き込みする。従って、送信システム２０からの電磁波による送信情報の受信を開始する以前に、磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４の内部のメモリセルアレーの記憶情報が、初期化される。
【００８３】
磁気ランダムアクセスメモリ(ＭＲＡＭ)４の初期化の後に、図４の送信システム２０の送信ドライバ２５は送信情報に応答して受信システム１０の半導体集積回路ＩＣの送信用導線７に流れる電流を制御するので、送信用導線７から磁気が生成される。
【００８４】
受信システム１０として構成された半導体集積回路ＩＣでは、磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４の内部のメモリセルアレーのＭＲＡＭセルの記憶情報が外部磁界の影響によって反転することにより電磁波による情報受信が可能となる。従って、磁気ランダムアクセスメモリ(ＭＲＡＭ)４の磁気受信情報は、内部バス２を介して中央処理ユニット(ＣＰＵ)１によって読み出される。
【００８５】
電磁波による送信情報の磁気ランダムアクセスメモリ(ＭＲＡＭ)４から中央処理ユニット(ＣＰＵ)１への読み出しの後に、中央処理ユニット(ＣＰＵ)１は磁気ランダムアクセスメモリ(ＭＲＡＭ)４の記憶情報の初期化を実行する。
【００８６】
このようにして、図４によれば、受信システム１０として構成された半導体集積回路ＩＣの磁気ランダムアクセスメモリ(ＭＲＡＭ)４の記憶情報の初期化動作と送信システム２０および受信システム１０の送信受信動作とが反復されることによって、送信システム２０と受信システム１０の間が電気的に絶縁分離された状態で電磁波による情報伝達を実現することが可能となる。
【００８７】
《ＭＲＡＭの磁気トンネル接合》
図５は、図１と図２に示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣ中に含まれた高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３と磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)４のメモリセルＭＲＡＭＣｅｌｌの磁気トンネル接合(ＭＴＪ)の構造を示す図である。
【００８８】
図５に示すように磁気ランダムアクセスメモリ(ＭＲＡＭ)のメモリセルＭＲＡＭＣｅｌｌの磁気トンネル接合(ＭＴＪ)は、反強磁性層３０００と強磁性層３００１とからなる固定層Ｆｉｘと、絶縁層３００２からなるトンネル絶縁層Ｔｕｎｎｅｌと、強磁性層３００３からなる自由層Ｆｒｅｅとから構成される。
【００８９】
特に固定層Ｆｉｘでは、隣接するスピンがそれぞれ反対方向を向いて配列され全体として磁気モーメントを持たない反強磁性層３０００と隣接するスピンがそれぞれ同一の方向を向いて配列され全体として大きな磁気モーメントを持つ強磁性層３００１との交換結合によって、強磁性層３００１の磁化方向が強く固定されるものである。
【００９０】
半導体集積回路ＩＣの半導体製造プロセスにおいて最大強度の磁場を半導体集積回路ＩＣの半導体ウェハーに供給することによって固定層Ｆｉｘの強磁性層３００１の磁化方向は一定の方向に固定される一方、自由層Ｆｒｅｅの強磁性層３００３の磁化方向は外部から制御可能となっている。固定層Ｆｉｘの強磁性層３００１の磁化方向と自由層Ｆｒｅｅの強磁性層３００３の磁化方向とが同一方向である場合には、絶縁層３００２からなるトンネル絶縁層Ｔｕｎｎｅｌには大きなトンネル電流が流れる。それとは反対に、固定層Ｆｉｘの強磁性層３００１の磁化方向と自由層Ｆｒｅｅの強磁性層３００３の磁化方向とが反対方向である場合には、絶縁層３００２からなるトンネル絶縁層Ｔｕｎｎｅｌのトンネル電流は同一方向の場合よりも減少する。
【００９１】
《ＭＲＡＭのセル構造》
図６は、図１と図２に示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣ中に含まれた高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３と磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)４のメモリセルＭＲＡＭＣｅｌｌの構造を示す図である。
【００９２】
図６(Ａ)は磁気ランダムアクセスメモリ(ＭＲＡＭ)のメモリセルＭＲＡＭＣｅｌｌの回路構成を示し、図６(Ｂ)は磁気ランダムアクセスメモリ(ＭＲＡＭ)のメモリセルＭＲＡＭＣｅｌｌの半導体デバイス構造を示している。
【００９３】
図６(Ａ)に示すように、磁気ランダムアクセスメモリ(ＭＲＡＭ)の１個のメモリセルＭＲＡＭＣｅｌｌは、ＮチャネルＭＯＳトランジスタＴＲと図５で説明した磁気トンネル接合ＭＴＪとによって構成されている。ＮチャネルＭＯＳトランジスタＴＲのソースＳとゲートＧとドレインＤとは、それぞれ接地電圧Ｖｓｓと読み出しワード線ＲＷＬと磁気トンネル接合ＭＴＪの一端(固定層Ｆｉｘ)に接続されて、磁気トンネル接合ＭＴＪの他端(自由層Ｆｒｅｅ)はビット線ＢＬに接続される。書き込みワード線ＷＷＬは、磁気トンネル接合ＭＴＪの一端(固定層Ｆｉｘ)に近接して、読み出しワード線ＲＷＬと平行に配置される。
【００９４】
図６(Ｂ)に示すように、半導体集積回路１０の半導体チップに形成されたＰ型ウェル領域Ｐ−Ｗｅｌｌの内部にＮ＋不純物ソース領域ＳとＮ＋不純物ドレイン領域Ｄとが形成され、Ｎ＋不純物ソース領域ＳとＮ＋不純物ドレイン領域Ｄとの間のチャネル領域の表面にはゲート酸化膜を介して多結晶シリコンにより形成されたゲート電極Ｇが形成されている。従って、Ｐ型ウェル領域Ｐ−ＷｅｌｌとＮ＋不純物ソース領域ＳとＮ＋不純物ドレイン領域Ｄとゲート電極Ｇとによって、ＮチャネルＭＯＳトランジスタＴＲが形成される。
【００９５】
図６(Ｂ)に示すように、Ｎ＋不純物ソース領域Ｓは下層配線によって接地電圧Ｖｓｓに接続されて、ゲート電極Ｇは読み出しワード線ＲＷＬを形成して、Ｎ＋不純物ドレイン領域Ｄは下層配線と中間層配線によって磁気トンネル接合ＭＴＪの一端(固定層Ｆｉｘ)に接続される。磁気トンネル接合ＭＴＪの一端(固定層Ｆｉｘ)の直下には、中間層配線によって書き込みワード線ＷＷＬが磁気トンネル接合ＭＴＪの一端(固定層Ｆｉｘ)に近接して、読み出しワード線ＲＷＬと平行に形成される。磁気トンネル接合ＭＴＪの他端(自由層Ｆｒｅｅ)は、上層配線によって形成されたビット線ＢＬに接続される。
【００９６】
図７は、図６に示した本発明の実施の形態１による磁気ランダムアクセスメモリ(ＭＲＡＭ)のメモリセルＭＲＡＭＣｅｌｌの構造を示すための鳥瞰図である。
【００９７】
図７の鳥瞰図に示すように、最下層のゲート電極Ｇによって形成された読み出しワード線ＲＷＬと中間層配線によって形成された書き込みワード線ＷＷＬとは、平行に配置されている。Ｎ＋不純物ドレイン領域Ｄは下層配線と中間層配線とによって磁気トンネル接合ＭＴＪの一端(固定層Ｆｉｘ)に接続されている。磁気トンネル接合ＭＴＪの一端(固定層Ｆｉｘ)の直下には、中間層配線によって書き込みワード線ＷＷＬが磁気トンネル接合ＭＴＪの一端(固定層Ｆｉｘ)に近接して平行に形成されている。また磁気トンネル接合ＭＴＪの他端(自由層Ｆｒｅｅ)は、上層配線によって形成されたビット線ＢＬに接続される。
【００９８】
図７の鳥瞰図に示すように、中間層配線によって形成された書き込みワード線ＷＷＬに矢印の方向の書き込みワード線電流ＩWWLを流すことによって、矢印の方向の書き込みワード線磁場ＨWWLが形成され、上層配線によって形成されたビット線ＢＬに矢印の方向のビット線電流ＩBLを流すことによって、矢印の方向のビット線磁場ＨBLが形成される。従って、ワード線磁場ＨWWLとビット線磁場ＨBLによって、磁気トンネル接合ＭＴＪの他端の自由層Ｆｒｅｅの磁化方向が決定される。
【００９９】
図８は、図７の鳥瞰図に示した中間層配線の書き込みワード線ＷＷＬと上層配線のビット線ＢＬとの交点に配置されたＭＲＡＭセルの磁気トンネル接合ＭＴＪの自由層Ｆｒｅｅへのワード線磁場ＨWWLとビット線磁場ＨBLの影響を示す鳥瞰図である。中間層配線の書き込みワード線ＷＷＬと上層配線のビット線ＢＬとの交点にＭＲＡＭセルの磁気トンネル接合ＭＴＪを配置して、書き込みワード線ＷＷＬに矢印方向の書き込みワード線電流ＩWWLを流し、ビット線ＢＬに矢印方向のビット線電流ＩBLを流す。
【０１００】
一般的に強磁性体には結晶構造や形状等によって磁化しやすい方向(エネルギーが低い状態)があり、この方向は磁化容易軸(Easy Axis)と呼ばれるが、メモリの保持状態としてはこの方向を保つ。これに対して磁化しにくい方向は磁化困難軸(Hard Axis)と呼ばれる。磁化の方向を反転させるには磁化容易軸に対して磁化と反対の方向に磁場を与えて磁化の向きを変える。この時に磁化困難軸方向に磁場を与えると、磁化困難軸方向に磁場が無い場合に比べ磁化容易軸方向の磁場が小さくても磁化の向きが反転することが知られている。
【０１０１】
従って、磁化困難軸方向と磁化容易軸方向の両方に磁場がかかる交点位置のＭＲＡＭセルのみ書き込みを行って、その他の多数のＭＲＡＭセルには書き込みしきい値を超えた磁場が印加されず書き換えが起こらないようにすることができる。このようにして２次元的なマトリックスＭＲＡＭセルアレイへの書き込みを実現することが可能となる。
【０１０２】
《アストロイド曲線》
図９は、図７と図８の鳥瞰図に示したワード線磁場ＨWWLとビット線磁場ＨBLの磁場の大きさと磁化反転のしきい値の関係を示すアストロイド曲線を示す図である。
【０１０３】
アストロイド曲線は４個の円弧を含み、アストロイド曲線の４個の円弧の内側の領域では、ワード線磁場ＨWWLとビット線磁場ＨBLの磁場の大きさが磁化反転のしきい値以下であるので、磁気トンネル接合ＭＴＪの他端の自由層Ｆｒｅｅの磁化方向を反転することはできない。しかし、アストロイド曲線の４個の円弧の外側の領域では、ワード線磁場ＨWWLとビット線磁場ＨBLの磁場の大きさが磁化反転のしきい値以上となるので、磁気トンネル接合ＭＴＪの他端の自由層Ｆｒｅｅの磁化方向を反転することが可能となる。
【０１０４】
図７と図８の鳥瞰図に示したように、ビット線ＢＬに矢印の方向のビット線電流ＩBLを流すことによって、図９の第一象限の“１”書き込みに対応して磁気トンネル接合ＭＴＪの他端の自由層Ｆｒｅｅの磁化方向を決定することができる。ビット線ＢＬに矢印方向と反対方向のビット線電流ＩBLを流すことによって、図９の第四象限の“０”書き込みに対応して磁気トンネル接合ＭＴＪの他端の自由層Ｆｒｅｅの磁化方向を決定することができる。
【０１０５】
従って、図７と図８との鳥瞰図に示したビット線ＢＬの上部左端を電源電圧ＶDDの方向にプルアップする一方、ビット線ＢＬの下部右端を接地電圧ＧＮＤの方向にプルダウンすることによって、ビット線ＢＬに矢印の方向のビット線電流ＩBLが流れて、磁気トンネル接合ＭＴＪに“１”書き込みが実行される。それとは反対に、図７と図８との鳥瞰図に示したビット線ＢＬの上部左端を接地電圧ＧＮＤの方向にプルダウンする一方、ビット線ＢＬの下部右端を電源電圧ＶDDの方向にプルアップすることによって、ビット線ＢＬに矢印と反対の方向のビット線電流ＩBLが流れて、磁気トンネル接合ＭＴＪに“０”書き込みが実行される。
【０１０６】
従って、送信システム２０からの電磁波による送信情報の受信を開始する以前に磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４内部のメモリセルアレーの記憶情報が初期化される場合には、例えば上述のようにビット線ＢＬに矢印と反対の方向のビット線電流ＩBLが流れて、磁気ランダムアクセスメモリ(ＭＲＡＭ)４内部のメモリセルには“０”書き込みによる初期化(消去動作)が実行される。
【０１０７】
更に図１と図２に示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣに含まれた高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３も、上述のようにビット線ＢＬに矢印と反対の方向のビット線電流ＩBLを流し、磁気ランダムアクセスメモリ(ＭＲＡＭ)３の内部のメモリセルに“０”書き込みによる初期化(消去動作)を実行することも可能である。
【０１０８】
《ＭＲＡＭのメモリセル》
図１０は、図１と図２とに示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣ中に含まれた高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３と磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)４のメモリセルＭＲＡＭＣｅｌｌの構成を示す図である。
【０１０９】
図１０に示すように、ビット線ＢＬ０には第１ＭＲＡＭセル１００、第２ＭＲＡＭセル１０１、第３ＭＲＡＭセル１０２、第４ＭＲＡＭセル１０３が接続されている。
【０１１０】
第１ＭＲＡＭセル１００は、強磁性層から構成され磁化方向が外部から制御可能となっている自由層１００２と、絶縁層からなるトンネル絶縁層１００１と、強磁性層と反強磁性層との積層膜からなり反強磁性層と強磁性層との交換結合によって強磁性層の磁化方向が強く固定された固定層１０００とからなる磁気トンネル接合(ＭＴＪ)を含んでいる。磁気トンネル接合(ＭＴＪ)の自由層１００２はビット線ＢＬ０に接続され、磁気トンネル接合(ＭＴＪ)の固定層１０００はＮチャネルＭＯＳトランジスタＴＲのドレインに接続され、ＮチャネルＭＯＳトランジスタＴＲのゲートは読み出しワード線ＲＷＬ０に接続され、ＮチャネルＭＯＳトランジスタＴＲのソースは接地電圧Ｖｓｓに接続される。磁気トンネル接合(ＭＴＪ)の固定層１０００には、書き込みワード線ＷＷＬ０が近接して形成されている。
【０１１１】
第２ＭＲＡＭセル１０１も、強磁性層から構成され磁化方向が外部から制御可能となっている自由層１０１２と、絶縁層からなるトンネル絶縁層１０１１と、強磁性層と反強磁性層との積層膜からなり反強磁性層と強磁性層との交換結合によって強磁性層の磁化方向が強く固定された固定層１０１０とからなる磁気トンネル接合(ＭＴＪ)を含んでいる。磁気トンネル接合(ＭＴＪ)の自由層１０１２はビット線ＢＬ０に接続され、磁気トンネル接合(ＭＴＪ)の固定層１０１０はＮチャネルＭＯＳトランジスタＴＲのドレインに接続され、ＮチャネルＭＯＳトランジスタＴＲのゲートは読み出しワード線ＲＷＬ１に接続され、ＮチャネルＭＯＳトランジスタＴＲのソースは接地電圧Ｖｓｓに接続される。磁気トンネル接合(ＭＴＪ)の固定層１０１０には、書き込みワード線ＷＷＬ１が近接して形成されている。
【０１１２】
第３ＭＲＡＭセル１０２も、強磁性層から構成され磁化方向が外部から制御可能となっている自由層１０２２と、絶縁層からなるトンネル絶縁層１０２１と、強磁性層と反強磁性層との積層膜からなり反強磁性層と強磁性層との交換結合によって強磁性層の磁化方向が強く固定された固定層１０２０とからなる磁気トンネル接合(ＭＴＪ)を含んでいる。磁気トンネル接合(ＭＴＪ)の自由層１０２２はビット線ＢＬ０に接続され、磁気トンネル接合(ＭＴＪ)の固定層１０２０はＮチャネルＭＯＳトランジスタＴＲのドレインに接続され、ＮチャネルＭＯＳトランジスタＴＲのゲートは読み出しワード線ＲＷＬ２に接続され、ＮチャネルＭＯＳトランジスタＴＲのソースは接地電圧Ｖｓｓに接続される。磁気トンネル接合(ＭＴＪ)の固定層１０２０には、書き込みワード線ＷＷＬ２が近接して形成されている。
【０１１３】
第４ＭＲＡＭセル１０３も、強磁性層から構成され磁化方向が外部から制御可能となっている自由層１０３２と、絶縁層からなるトンネル絶縁層１０３１と、強磁性層と反強磁性層との積層膜からなり反強磁性層と強磁性層との交換結合によって強磁性層の磁化方向が強く固定された固定層１０３０とからなる磁気トンネル接合(ＭＴＪ)を含んでいる。磁気トンネル接合(ＭＴＪ)の自由層１０３２はビット線ＢＬ０に接続され、磁気トンネル接合(ＭＴＪ)の固定層１０３０はＮチャネルＭＯＳトランジスタＴＲのドレインに接続され、ＮチャネルＭＯＳトランジスタＴＲのゲートは読み出しワード線ＲＷＬＮに接続され、ＮチャネルＭＯＳトランジスタＴＲのソースは接地電圧Ｖｓｓに接続される。磁気トンネル接合(ＭＴＪ)の固定層１０１０には、書き込みワード線ＷＷＬＮが近接して形成されている。
【０１１４】
《ＭＲＡＭ３、４の同時形成》
また図１乃至図１０を参照して説明した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣに内蔵される高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３と磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)４とは、半導体製造プロセスによって同時に製造されることが可能である。
【０１１５】
すなわち、図１と図２とに示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣに内蔵される２個の磁気ランダムアクセスメモリ(ＭＲＡＭ)３、４のメモリセルアレーの全てのメモリセルＭＲＡＭＣｅｌｌの全てのＮチャネルＭＯＳトランジスタＴＲが、同時に形成される。
【０１１６】
まず、２個の磁気ランダムアクセスメモリ(ＭＲＡＭ)３、４のメモリセルアレーの全てのメモリセルＭＲＡＭＣｅｌｌの全てのＮチャネルＭＯＳトランジスタＴＲの全てのＰ型ウェル領域Ｐ−Ｗｅｌｌ(図６(Ｂ)参照)が、同時に形成される。
【０１１７】
次に、２個の磁気ランダムアクセスメモリ(ＭＲＡＭ)３、４のメモリセルアレーの全てのメモリセルＭＲＡＭＣｅｌｌの全てのＮチャネルＭＯＳトランジスタＴＲの全てのゲート酸化膜および全ての読み出しワード線ＲＷＬとしてのゲート電極Ｇ(図６(Ｂ)参照)が、同時に形成される。
【０１１８】
更に、２個の磁気ランダムアクセスメモリ(ＭＲＡＭ)３、４のメモリセルアレーの全てのメモリセルＭＲＡＭＣｅｌｌの全てのＮチャネルＭＯＳトランジスタＴＲの全てのＮ＋不純物ソース領域ＳおよびＮ＋不純物ドレイン領域Ｄ(図６(Ｂ)参照)が、同時に形成される。
【０１１９】
また更に、２個の磁気ランダムアクセスメモリ(ＭＲＡＭ)３、４のメモリセルアレーの全てのメモリセルＭＲＡＭＣｅｌｌの全ての書き込みワード線ＷＷＬ(図６(Ｂ)参照)が、同時に形成される。
【０１２０】
また更に、２個の磁気ランダムアクセスメモリ(ＭＲＡＭ)３、４のメモリセルアレーの全てのメモリセルＭＲＡＭＣｅｌｌの全ての磁気トンネル接合ＭＴＪ(図６(Ｂ)参照)が、同時に形成される。その際に、２個の磁気ランダムアクセスメモリ(ＭＲＡＭ)３、４のメモリセルアレーの全てのメモリセルＭＲＡＭＣｅｌｌの全ての磁気トンネル接合ＭＴＪの下層の全ての固定層Ｆｉｘの強磁性層３００１の磁化方向は、半導体集積回路ＩＣの半導体製造プロセスにおいて最大強度の磁場を半導体集積回路ＩＣの半導体ウェハーに供給することによって一定の方向に固定される。
【０１２１】
更に、２個の磁気ランダムアクセスメモリ(ＭＲＡＭ)３、４のメモリセルアレーの全てのメモリセルＭＲＡＭＣｅｌｌの全てのビット線ＢＬ(図６(Ｂ)参照)が、同時に形成される。
【０１２２】
最後に、高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３の上部には高透磁率磁性材によって磁気シールド６が形成され、高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３の記憶情報が半導体集積回路ＩＣの外部磁界の影響によって反転することを防止することが可能となる。磁気シールド６の形成の際には、磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)４の上部に磁気シールド６が形成されないので、磁気ランダムアクセスメモリ(ＭＲＡＭ)４が磁気受信アンテナとして機能してＭＲＡＭ４内部のメモリセルアレーのＭＲＡＭセルの記憶情報が外部磁界の影響により反転して電磁波による情報受信が可能となるものである。
【０１２３】
このように、図１と図２とに示した本発明の実施の形態１によれば、２個の磁気ランダムアクセスメモリ(ＭＲＡＭ)３、４のメモリセルアレーが半導体製造プロセスにより同時に形成されることが可能であるので、半導体集積回路ＩＣの製造コストを低減することが可能となる。
【０１２４】
《ＭＲＡＭのメモリセルアレー》
図１１は、図１と図２とに示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣに含まれた磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)４のメモリセルアレー構成を示す図である。
【０１２５】
図１１に示すように、ＭＲＡＭ４のメモリセルアレーのＸ方向である行方向に複数の書き込みワード線ＷＷＬ０、ＷＷＬ１、ＷＷＬ２…ＷＷＬＭが形成され、ＭＲＡＭ４のメモリセルアレーのＹ方向である列方向に複数のビット線ＢＬ０、ＢＬ１、ＢＬ２…ＢＬＮが形成されている。尚、図１１には図示されていないが、ＭＲＡＭ４のメモリセルアレーのＸ方向である行方向には、複数の読み出しワード線ＲＷＬ０、ＲＷＬ１、ＲＷＬ２…ＲＷＬＭが形成されている。
【０１２６】
ＭＲＡＭ４のメモリセルアレーのＸ方向である行方向の複数の書き込みワード線ＷＷＬ０、ＷＷＬ１、ＷＷＬ２…ＷＷＬＭとＹ方向である列方向の複数のビット線ＢＬ０、ＢＬ１、ＢＬ２…ＢＬＮとの各交点には、図６(Ａ)に示した磁気トンネル接合ＭＴＪとＮチャネルＭＯＳトランジスタＴＲとによって構成された磁気ランダムアクセスメモリ(ＭＲＡＭ)４の１個のメモリセルＭＲＡＭＣｅｌｌが配置されている。
【０１２７】
尚、図１１には図示されていないが、図１と図２に示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣ中に含まれた高速・不揮発性メモリとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)３も、図１１に示した磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４のメモリセルアレー構成と同様のメモリセルアレー構成によって構成される。すなわち、ＭＲＡＭ３のメモリセルアレーのＸ方向である行方向に複数の書き込みワード線ＷＷＬ０、ＷＷＬ１、ＷＷＬ２…ＷＷＬＭが形成され、ＭＲＡＭ３のメモリセルアレーのＹ方向である列方向に複数のビット線ＢＬ０、ＢＬ１、ＢＬ２…ＢＬＮが形成されている。またＭＲＡＭ３のメモリセルアレーのＸ方向である行方向には、複数の読み出しワード線ＲＷＬ０、ＲＷＬ１、ＲＷＬ２…ＲＷＬＭが形成されている。更に、ＭＲＡＭ３のメモリセルアレーのＸ方向である行方向の複数の書き込みワード線ＷＷＬ０、ＷＷＬ１、ＷＷＬ２…ＷＷＬＭとＹ方向である列方向の複数のビット線ＢＬ０、ＢＬ１、ＢＬ２…ＢＬＮの各交点に、図６(Ａ)に示した磁気トンネル接合ＭＴＪとＮチャネルＭＯＳトランジスタＴＲとによって構成された磁気ランダムアクセスメモリ(ＭＲＡＭ)４の１個のメモリセルＭＲＡＭＣｅｌｌが配置されている。
【０１２８】
図１１に示したように、送信用導線７の長手方向が、磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４の複数のビット線ＢＬ０、ＢＬ１、ＢＬ２…ＢＬＮと平行なＹ方向の列方向に配置されている。
【０１２９】
送信システム２０からの電磁波による送信情報の受信を開始する以前においては、磁気ランダムアクセスメモリ(ＭＲＡＭ)４は初期化状態(消去状態)とされている。初期化状態(消去状態)は、図１１に示したように、磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４のメモリセルアレーのＸ方向(行方向)の複数の書き込みワード線ＷＷＬ０、ＷＷＬ１、ＷＷＬ２…ＷＷＬＭとＹ方向(列方向)の複数のビット線ＢＬ０、ＢＬ１、ＢＬ２…ＢＬＮの全ての交点の全てのメモリセルＭＲＡＭＣｅｌｌへの“０”書き込みにより行われる。この“０”書き込みは、メモリセルアレーの複数のビット線ＢＬ０、ＢＬ１、ＢＬ２…ＢＬＮの全てに上述のように図７と図８の鳥瞰図に示したビット線の矢印と反対の方向のビット線電流ＩBLを流すことで可能である。
【０１３０】
《磁気受信アンテナとして機能する磁気ランダムアクセスメモリ》
図１２は、図１１に示す本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣに含まれた磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)４が送信用導線７の長手方向に送信電流が流れることによって送信用導線７から生成される磁気によって一部のメモリセルＭＲＡＭＣｅｌｌの記憶情報(磁気トンネル接合(ＭＴＪ)の自由層の強磁性層の磁化方向)が反転する様子を示す図である。
【０１３１】
図１２に示すように、磁気ランダムアクセスメモリ(ＭＲＡＭ)４の左辺に配置された送信用導線７に一番近接して配置された第１列目のビット線ＢＬ０の複数のメモリセルＭＲＡＭＣｅｌｌの記憶情報(磁化方向)が太い矢印に示すように反転されるものである。すなわち、第１列目のビット線ＢＬ０の複数のメモリセルＭＲＡＭＣｅｌｌの記憶情報は、“０”書き込みの初期化状態(消去状態)から“１”書き込みのプログラム書き込み状態に変化している。
【０１３２】
図１２から理解されるように磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４は、メモリセルアレー内部の一部のＭＲＡＭセルの記憶情報が送信用導線７から生成される磁気(外部磁界)の影響によって反転することにより電磁波による情報受信を可能となるものである。
【０１３３】
図１３は、図１１に示す本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣに含まれた磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)４の多数のメモリセルＭＲＡＭＣｅｌｌの記憶情報(磁気トンネル接合(ＭＴＪ)の自由層の強磁性層の磁化方向)が反転する様子を示す図である。この記憶情報の反転は、図１３に示す送信用導線７の長手方向に大きな送信電流が流れることによって送信用導線７から生成される強い磁気により可能とされる。
【０１３４】
すなわち、図１２と比較して、図１３に示した送信用導線７の長手方向に大きな送信電流が流れるので、磁気ランダムアクセスメモリ(ＭＲＡＭ)４の多数のメモリセルＭＲＡＭＣｅｌｌの記憶情報が反転するものである。
【０１３５】
図１２の場合における記憶情報が反転されたメモリセルＭＲＡＭＣｅｌｌの個数と図１３の場合における記憶情報が反転されたメモリセルＭＲＡＭＣｅｌｌの個数とは、図１と図２に示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣの中央処理ユニット(ＣＰＵ)１によって検出される。この検出結果を中央処理ユニット(ＣＰＵ)１がデータ処理することによって、送信システム２０の送信情報を復調することが可能となる。
【０１３６】
《パッケージに内蔵された送信用導線》
図１４は、図４に示した送信システム２０の送信ドライバ２５によって通過電流が制御される送信用導線７が図１と図２とに示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣの半導体チップを封止するための樹脂封止パッケージ８の内部に内蔵される様子を示す図である。
【０１３７】
図１４に示したように、半導体集積回路ＩＣの樹脂封止パッケージ８から、複数の外部接続端子９が導出されている。送信システム２０の送信ドライバ２５の出力端子と接続された外部接続端子と接地電位ＧＮＤと接続された外部接続端子との間に、磁気を生成するための送信用導線７が接続されている。
【０１３８】
図１４では、磁気を生成するための送信用導線７は、２個の外部接続端子を形成する２個のリード端子の間をリード配線により連結することによって形成される。このリード配線は、２個のリード端子を形成する導電部材と同一材料で形成されることが可能である。
【０１３９】
図１４では、磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４の初期化の後に、送信システム２０の送信ドライバ２５は送信情報に応答して受信システム１０の半導体集積回路ＩＣの送信用導線７に流れる電流を制御するので、送信用導線７から磁界が生成される。
【０１４０】
その結果、半導体集積回路ＩＣの磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)４内部のメモリセルアレーのＭＲＡＭセルの記憶情報が外部磁界の影響により反転することによって、電磁波による情報受信が可能となる。従って、磁気ランダムアクセスメモリ(ＭＲＡＭ)４の磁気受信情報は、内部バス２を介して中央処理ユニット(ＣＰＵ)１によって読み出される。
【０１４１】
電磁波による送信情報の磁気ランダムアクセスメモリ(ＭＲＡＭ)４から中央処理ユニット(ＣＰＵ)１への読み出しの後に、中央処理ユニット(ＣＰＵ)１は磁気ランダムアクセスメモリ(ＭＲＡＭ)４の記憶情報の初期化を実行する。
【０１４２】
このようにして、図１４に示した受信システム１０として構成された半導体集積回路ＩＣの磁気ランダムアクセスメモリ(ＭＲＡＭ)４の記憶情報の初期化動作と送信システム２０および受信システム１０の送信受信動作とが反復されることによって、送信システム２０と受信システム１０の間が電気的に絶縁分離された状態で電磁波による情報伝達を実現することが可能となる。
【０１４３】
更に図１４においても、高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)３の記憶情報が半導体集積回路ＩＣの外部磁界の影響によって反転することを防止するために高透磁率磁性材により形成された磁気シールド６が磁気ランダムアクセスメモリ(ＭＲＡＭ)３の上部に形成されている。更にこの磁気シールド６は、中央処理ユニット(ＣＰＵ)１の上部と周辺機能モジュール５の一部の上部とに形成されている。上部の磁気シールド６と下部の中央処理ユニット(ＣＰＵ)１、磁気ランダムアクセスメモリ(ＭＲＡＭ)３、周辺機能モジュール５との間には、電気的な分離のための層間絶縁膜が形成されている。
【０１４４】
《半導体集積回路の半導体チップに集積化された送信用導線》
図１５は、図４に示した送信システム２０の送信ドライバ２５によって通過電流が制御される送信用導線７が図１と図２とに示した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣの半導体チップを封止するための樹脂封止パッケージ８の内部に内蔵される他の様子を示す図である。
【０１４５】
図１５に示す本発明の実施の形態１による半導体集積回路ＩＣが図１４に示した本発明の実施の形態１による半導体集積回路ＩＣと相違するのは、下記の点である。
【０１４６】
すなわち、図１５に示した本発明の実施の形態１による半導体集積回路ＩＣでは、磁気を生成するための送信用導線７が受信システム１０として構成された半導体集積回路ＩＣの半導体チップに集積化された内部配線によって形成されている点である。すなわち、半導体集積回路ＩＣの半導体チップに集積化された内部配線によって形成された送信用導線７の一端と他端は、一方の半導体チップ端子と他方の半導体チップ端子を介して送信システム２０の送信ドライバ２５の出力端子と接地電位ＧＮＤにそれぞれ接続されている。
【０１４７】
その他に関しては、図１５に示した本発明の実施の形態１による半導体集積回路ＩＣは、図１４に示した本発明の実施の形態１による半導体集積回路ＩＣと同一であるので、説明を省略する。
【０１４８】
［実施の形態２］
《半導体集積回路の応用》
図１６は、図１乃至図１５を参照して説明した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣの応用としての本発明の実施の形態２によるスイッチング電源回路の構成を示す図である。
【０１４９】
図１６に示す本発明の実施の形態２によるスイッチング電源回路は、トランスＴＲと、駆動ＭＯＳＦＥＴＱ１と、整流ダイオードＤ１と、平滑容量Ｃ１と、分圧抵抗Ｒ１、Ｒ２と、電圧・電流変換器Ｖ／Ｉ＿ｃｏｎｖと、図１乃至図１５を参照して説明した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣとを含んでいる。
【０１５０】
トランスＴＲの一次側コイルの一端に入力電圧Ｖｉｎが供給され、トランスＴＲの一次側コイルの他端は駆動ＭＯＳＦＥＴＱ１のドレインに接続され、駆動ＭＯＳＦＥＴＱ１のソースは一次側接地電圧ＧＮＤ１に接続される。図１乃至図１５で説明した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣは、入力電圧Ｖｉｎを動作電源電圧として動作するものである。半導体集積回路ＩＣの中央処理ユニット(ＣＰＵ)１が高速・不揮発性メモリである磁気ランダムアクセスメモリ(ＭＲＡＭ)３に格納される動作プログラムを実行することによって、駆動ＭＯＳＦＥＴＱ１の制御ゲートに供給される制御信号が中央処理ユニット(ＣＰＵ)１から生成される。
【０１５１】
トランスＴＲの二次側コイルの一端は整流ダイオードＤ１のアノードに接続され、整流ダイオードＤ１のカソードは平滑容量Ｃ１の一端と分圧抵抗Ｒ１の一端と接続されて、分圧抵抗Ｒ１の他端は分圧抵抗Ｒ２の一端と接続され、トランスＴＲの二次側コイルの他端と平滑容量Ｃ１の他端と分圧抵抗Ｒ２の他端は二次側接地電圧ＧＮＤ２に接続される。平滑容量Ｃ１の両端間から出力電圧Ｖｏｕｔが生成され、分圧抵抗Ｒ１、Ｒ２の接続ノードの分圧電圧が電圧・電流変換器Ｖ／Ｉ＿ｃｏｎｖの入力端子に供給され、電圧・電流変換器Ｖ／Ｉ＿ｃｏｎｖの出力端子のフィードバック変換電流ＩFBが磁気を生成するための送信用導線７の一端に供給され、送信用導線７の他端は二次側接地電圧ＧＮＤ２に接続される。
【０１５２】
図１６のスイッチング電源回路の分圧抵抗Ｒ１、Ｒ２の接続ノードの分圧電圧情報は、電圧・電流変換器Ｖ／Ｉ＿ｃｏｎｖと送信用導線７とを介して受信システム１０として構成された半導体集積回路ＩＣの磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４よって電磁波により受信可能となるものである。その結果、中央処理ユニット(ＣＰＵ)１が高速・不揮発性メモリである磁気ランダムアクセスメモリ(ＭＲＡＭ)３に格納される動作プログラムを実行することによって、分圧抵抗Ｒ１、Ｒ２の分圧電圧が所定の電圧と一致するように駆動ＭＯＳＦＥＴＱ１に供給される制御信号が中央処理ユニット(ＣＰＵ)１から生成される。
【０１５３】
例えば、図１６に示す本発明の実施の形態２によるスイッチング電源回路において、分圧抵抗Ｒ１、Ｒ２の分圧電圧が所定の電圧よりも低い場合には、中央処理ユニット(ＣＰＵ)１から生成され駆動ＭＯＳＦＥＴＱ１に供給される制御信号のハイレベル期間が長く制御される。その結果、トランスＴＲの二次側コイルを駆動する駆動ＭＯＳＦＥＴＱ１のオン期間が長く制御されるので、分圧抵抗Ｒ１、Ｒ２の分圧電圧が所定の電圧と一致するまで上昇するものとなる。
【０１５４】
従って、図１６に示す本発明の実施の形態２によるスイッチング電源回路によれば、上記非特許文献１に記載されたスイッチング電源回路に使用されるフォト・カプラを省略して、トランスＴＲの一次側接地電圧ＧＮＤ１と二次側接地電圧ＧＮＤ２との間の電気的な絶縁分離を実現することが可能となる。
【０１５５】
［実施の形態３］
《半導体集積回路のその他の応用》
図１７は、図１乃至図１５を参照して説明した本発明の実施の形態１による半導体集積回路ＩＣのその他の応用としての本発明の実施の形態３による受信システム１０が送信システム２０から近距離の非接触通信の送信データを受信する様子を示す図である。
【０１５６】
図１７に示す本発明の実施の形態３による受信システム１０が送信システム２０から近距離の非接触通信の送信データを受信することで、交通機関での交通費用や店頭での商品購入費用等の電子決済を可能とするものである。受信システム１０と送信システム２０との間の近距離の非接触通信は、通信距離が1メートルから数センチ程度である近距離無線通信(ＮＦＣ：Near Field Communication)と呼ばれる方式である。
【０１５７】
すなわち、図１７に示す本発明の実施の形態３の受信システム１０に示すように、図１乃至図１５を参照して説明した本発明の実施の形態１による受信システム１０として構成された半導体集積回路ＩＣが電池の動作電源が使用可能な携帯電話端末やＰＤＡ(Personal Digital Assistant)等の小型携帯電子機器に搭載可能なものである。従って、図１乃至図１５を参照して説明した本発明の実施の形態１による半導体集積回路ＩＣは、小型携帯電子機器に装着される電池の動作電源によって動作するものである。
【０１５８】
従って、図１７に示した本発明の実施の形態３による受信システム１０によれば、上記特許文献４に記載されたループコイルのアンテナを省略して、送信システム２０から近距離の非接触通信の送信データを受信が可能となる。
【０１５９】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１６０】
例えば、図４に示したように送信システム２０からの電磁波による送信情報を受信する図１と図２に示した本発明の実施の形態１による受信システム１０は、内燃エンジンを動力とする自動車等や電気モータを動力とする電気自動車などの車両に搭載される車載制御システムに利用されることが可能となる。すなわち、送信システム２０は内燃エンジンや電気モータの高電圧感知電圧を生成して、送信システム２０の送信ドライバ２５は高電圧感知電圧を車載制御システムの受信システム１０の半導体集積回路ＩＣの送信用導線７に流れる電流に変換する。その結果、車載制御システムの受信システム１０として構成された半導体集積回路ＩＣでは、磁気受信アンテナとして機能する磁気ランダムアクセスメモリ(ＭＲＡＭ)４の内部のメモリセルアレーのＭＲＡＭメモリセルの記憶情報が外部磁界の影響によって反転して電磁波による情報受信が可能となるものである。
【０１６１】
従って、車載制御システムの受信システム１０の半導体集積回路ＩＣの中央処理ユニット(ＣＰＵ)１は、送信システム２０の高電圧感知電圧に応答して、内燃エンジンや電気モータを最適に制御することが可能となるものである。尚、車載制御システムの受信システム１０の半導体集積回路ＩＣの外部に不必要な電磁波が輻射しないように、半導体集積回路ＩＣの外部に磁気シールド部材が装着されるものである。更に、送信用導線７の受信システム１０と送信システム２０との間の配線部分の外部に、配線磁気シールド部材が装着されるものである。
【０１６２】
このように構成された車載制御システムによれば、送信システム２０と受信システム１０の間が電気的に絶縁分離された状態で電磁波による情報伝達を実現することが可能となる。
【符号の説明】
【０１６３】
ＩＣ…半導体集積回路
１…中央処理ユニット(ＣＰＵ)
２…内部バス
３…高速・不揮発性メモリとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)
４…磁気受信アンテナとしての磁気ランダムアクセスメモリ(ＭＲＡＭ)
５…周辺機能モジュール
６…磁気シールド
７…送信用導線
８…パッケージ
９…外部接続端子
１０…受信システム
２０…送信システム
２１…送信制御回路
２２…送信駆動素子
２３…送信電源
２４…送信ループコイルアンテナ
ＭＴＪ…磁気トンネル接合
３０００…反強磁性層
３００１…強磁性層
３００２…絶縁層
３００３…強磁性層
Ｆｉｘ…固定層
Ｔｕｎｎｅｌ…トンネル絶縁層
Ｆｒｅｅ…自由層
ＲＷＬ…読み出しワード線
ＷＷＬ…書き込みワード線
ＢＬ…ビット線
ＴＲ…ＮチャネルＭＯＳトランジスタ
Ｓ…ソース
Ｇ…ゲート
Ｄ…ドレイン
Ｖｓｓ…接地電圧
【図１】
2013089068.tif 000003
【図２】
2013089068.tif 000004
【図３】
2013089068.tif 000005
【図４】
2013089068.tif 000006
【図５】
2013089068.tif 000007
【図６】
2013089068.tif 000008
【図７】
2013089068.tif 000009
【図８】
2013089068.tif 000010
【図９】
2013089068.tif 000011
【図１０】
2013089068.tif 000012
【図１１】
2013089068.tif 000013
【図１２】
2013089068.tif 000014
【図１３】
2013089068.tif 000015
【図１４】
2013089068.tif 000016
【図１５】
2013089068.tif 000017
【図１６】
2013089068.tif 000018
【図１７】
2013089068.tif 000019