(57)【要約】【課題】発光装置における歩留まりの向上および故障率の低減を図る。【解決手段】発光ダイオード素子１２とヒューズ１３が直列に接続された複数のヒューズ付き発光ダイオード素子１４を、並列に接続して並列構成単位１５を形成する。そして、１つの並列構成単位１５で、あるいは、複数の並列構成単位１５を直列に接続して、発光ダイオード素子回路１６を形成する。そのため、発光ダイオード素子１２の何れかが短絡不良を起こしても、短絡不良を起こした発光ダイオード素子１２に接続されたヒューズ１３が断線して過電流を遮断することができる。その結果、短絡不良を起こした発光ダイオード素子１２以外の発光ダイオード素子１２は引続き発光することができ、発光装置１１は引続き動作することができる。したがって、発光装置１１の歩留りの向上および故障率の低減を図ることができる。【選択図】図１
2013004792.tif 000002
【特許請求の範囲】
【請求項１】
発光ダイオード素子と、予め設定された設定電流を超えた電流が流れると電流を遮断するヒューズとが、直列に接続されたヒューズ付き発光ダイオード素子と、
複数の上記ヒューズ付き発光ダイオード素子が並列に接続された並列構成単位と、
少なくとも１つの上記並列構成単位を有する発光ダイオード素子回路と、
上記発光ダイオード素子回路に接続されると共に、電流源から上記発光ダイオード素子回路に電流を供給する第１の電源線および第２の電源線と
を備えたことを特徴とする発光装置。
【請求項２】
請求項１に記載の発光装置において、
上記発光ダイオード素子回路内の上記各ヒューズ付き発光ダイオード素子と上記第２の電源線との間に制御回路を介設した
ことを特徴とする発光装置。
【請求項３】
請求項１あるいは請求項２に記載の発光装置において、
上記複数のヒューズ付き発光ダイオード素子は単一の基板上に配置されている
ことを特徴とする発光装置。
【請求項４】
請求項１から請求項３までの何れか一つに記載の発光装置において、
上記発光ダイオード素子の最大寸法は１００μｍ以下であり、
上記発光ダイオード素子の個数は１００個以上である
ことを特徴とする発光装置。
【請求項５】
請求項１に記載の発光装置において、
上記発光ダイオード素子回路は、複数の上記並列構成単位が直列に接続されて構成されている
ことを特徴とする発光装置。
【請求項６】
請求項５に記載の発光装置において、
上記各並列構成単位に含まれる複数の上記発光ダイオード素子は、
上記第１の電源線を上記第２の電源線よりも高電位とした場合に順方向になるように配置された第１の発光ダイオード素子と、
上記第２の電源線を上記第１の電源線よりも高電位とした場合に順方向になるように配置された第２の発光ダイオード素子と
が、混在しており、
上記第１の電源線および第２の電源線は、上記電流源から上記発光ダイオード素子回路に交流電流を供給する
ことを特徴とする発光装置。
【請求項７】
請求項３に記載の発光装置において、
上記単一の基板上には、上記複数の発光ダイオード素子を接続する配線が形成されており、
上記複数のヒューズ付き発光ダイオード素子を構成する上記複数のヒューズは、上記配線の一部で構成されている
ことを特徴とする発光装置。
【請求項８】
発光ダイオード素子と、予め設定された設定電流を超えた電流が流れると電流を遮断するヒューズとが、直列に接続されたヒューズ付き発光ダイオード素子と、
複数の上記ヒューズ付き発光ダイオード素子の一端が互いに接続された発光ダイオード素子回路と、
上記発光ダイオード素子回路における上記複数のヒューズ付き発光ダイオード素子の上記一端に接続されると共に、電流源から上記発光ダイオード素子回路に電流を供給する電源線と
を備えたことを特徴とする発光装置。
【請求項９】
放熱板上に発光装置を実装した発光モジュールを備え、
上記発光装置は、請求項１から請求項８までの何れか一つに記載の発光装置である
ことを特徴とする照明装置。
【請求項１０】
放熱機能を有する支持基板と、
上記支持基板上に実装された複数の発光装置と
を備え、
上記発光装置は、請求項１から請求項８までの何れか一つに記載の発光装置である
ことを特徴とするバックライト。
【請求項１１】
一方向に配列された複数の第１の配線と、
上記一方向に略直交する他方向に配列された複数の第２の配線と、
上記第１の配線と上記第２の配線との交差位置にマトリクス状に配列された複数の画素と
を備え、
上記複数の画素の夫々は、発光ダイオード素子と、予め設定された設定電流を超えた電流が流れると電流を遮断するヒューズとが、直列に接続されたヒューズ付き発光ダイオード素子を含み、
上記第１の配線および上記第２の配線の何れか一方の配線は、当該配線に沿って配列された上記各画素に属する上記ヒューズ付き発光ダイオード素子の一端に接続されており、
上記第１の配線および上記第２の配線のうちの上記ヒューズ付き発光ダイオード素子の一端に接続されている方の配線は、電流源から電流が供給される電源線に接続されている
ことを特徴とする自発光ディスプレイ。
【請求項１２】
請求項１１に記載の自発光ディスプレイにおいて、
上記電源線は、上記第１の配線および上記第２の配線のうち、上記ヒューズ付き発光ダイオード素子の一端に接続されている方の配線の全てに共通に接続されている
ことを特徴とする自発光ディスプレイ。
【請求項１３】
請求項１１あるいは請求項１２に記載の自発光ディスプレイにおいて、
上記複数の画素の夫々には、並列に接続された複数の上記ヒューズ付き発光ダイオード素子が含まれている
ことを特徴とする自発光ディスプレイ。
【請求項１４】
請求項１１から請求項１３までの何れか一つに記載の自発光ディスプレイにおいて、
上記発光ダイオード素子の最大寸法は１００μｍ以下である
ことを特徴とする自発光ディスプレイ。
【請求項１５】
請求項１１から請求項１４までの何れか一つに記載の自発光ディスプレイにおいて、
上記複数の画素の夫々に含まれる上記複数の発光ダイオード素子は基板上に配置されており、
上記基板上には、上記複数の発光ダイオード素子を接続する配線が形成されており、
上記複数のヒューズ付き発光ダイオード素子を構成する上記複数のヒューズは、上記配線の一部で構成されている
ことを特徴とする自発光ディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の発光ダイオードを備えた発光装置および自発光ディスプレイ装置、並び、上記発光装置を備えた照明装置およびバックライトに関する。
【背景技術】
【０００２】
従来、複数の発光ダイオード素子を１つのパッケージに実装して所望の輝度を得る発光装置がある(特開２００７‐１４９８９６号公報(特許文献１))。
【０００３】
図３４は、上記特許文献１に開示された従来の発光装置の概略構成図である。図３４に示すように、発光装置１は、パッケージ本体２と、パッケージ本体２の互いに対向する外面に設けられた一対の電極３a,３bと、一対の電極３a,３b間に互いに順方向に並列接続されると共に、パッケージ本体２上に実装された２つのＬＥＤ(発光ダイオード)チップ４a,４bと、電極３aとＬＥＤチップ４a,４bとの間に介設された電流調整部５a,５bとを備えている。
【０００４】
このように、１つのパッケージに複数のＬＥＤチップを備えることによって、所望の輝度を得ることができる。
【０００５】
しかしながら、上記特許文献１に開示された従来の発光装置１においては、発光素子である２つのＬＥＤチップ４a,４bのうちの何れか一つでも短絡不良を起こした場合には、短絡不良を起こしたＬＥＤチップに過電流が流れ、電源内や配線での電圧降下により残りのＬＥＤチップに印加される電圧が低下するため、結果的に全てのＬＥＤチップが点灯不能になるという問題がある。
【０００６】
複数のＬＥＤチップの何れかが短絡不良を起こす確率はＬＥＤチップの数が増えるに連れて増大するため、実装されるＬＥＤチップの数が増えるに連れて発光装置１の歩留まりが低下、あるいは故障率が上昇することになる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７‐１４９８９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、この発明の第１の課題は、複数の発光素子を備えた発光装置における歩留まりの向上および故障率の低減を図ることにある。
【０００９】
また、第２の課題は、複数の発光素子を備えた自発光ディスプレイにおける歩留まりの向上および故障率の低減を図ることにある。
【００１０】
また、第３の課題は、上記発光装置を備えた照明装置およびバックライトを提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、この発明の発光装置は、
発光ダイオード素子と、予め設定された設定電流を超えた電流が流れると電流を遮断するヒューズとが、直列に接続されたヒューズ付き発光ダイオード素子と、
複数の上記ヒューズ付き発光ダイオード素子が並列に接続された並列構成単位と、
少なくとも１つの上記並列構成単位を有する発光ダイオード素子回路と、
上記発光ダイオード素子回路に接続されると共に、電流源から上記発光ダイオード素子回路に電流を供給する第１の電源線および第２の電源線と
を備えたことを特徴としている。
【００１２】
上記構成によれば、電流源から第１の電源線および第２の電源線を介して発光ダイオード素子回路に電流が供給され、並列に接続されて並列構成単位を構成している複数のヒューズ付き発光ダイオード素子の発光ダイオード素子が発光される。その際に、上記発光ダイオード素子の何れかが短絡不良を起こしても、短絡不良を起こした上記発光ダイオード素子に接続されているヒューズが断線して過電流を遮断することができる。したがって、短絡不良を起こした上記発光ダイオード素子以外の上記発光ダイオード素子は引続き発光することができ、本発光装置は引続き動作することができる。すなわち、本発光装置の歩留りを向上させ、故障率を低減することができるのである。
【００１３】
また、１実施の形態の発光装置では、
上記発光ダイオード素子回路内の上記各ヒューズ付き発光ダイオード素子と上記第２の電源線との間に制御回路を介設している。
【００１４】
この実施の形態によれば、上記発光ダイオード素子回路内の上記各ヒューズ付き発光ダイオード素子と上記第２の電源線との間に制御回路を介設したので、上記制御回路によって各発光ダイオード素子を独立に駆動することが可能になる。
【００１５】
また、１実施の形態の発光装置では、
上記複数のヒューズ付き発光ダイオード素子は単一の基板上に配置されている。
【００１６】
この実施の形態によれば、上記複数のヒューズ付き発光ダイオード素子は、単一の基板上に配置されている。したがって、上記単一の基板上に、上記複数のヒューズ付き発光ダイオード素子を構成する上記複数の発光ダイオード素子を一括して配置した後に、この配置された上記複数の発光ダイオード素子の夫々に直列に接続された上記ヒューズを一括して形成することが可能になる。その結果、個別に形成された複数のヒューズの夫々を各発光ダイオード素子に直列に接続する必要が無く、本発光装置の製造コストを低減できる。
【００１７】
また、１実施の形態の発光装置では、
上記発光ダイオード素子の最大寸法は１００μｍ以下であり、
上記発光ダイオード素子の個数は１００個以上である。
【００１８】
この実施の形態によれば、上記発光ダイオード素子の最大寸法は１００μｍ以下であるので、基板上に上記複数の発光ダイオード素子を配置して配線する場合に、集積回路やＴＦＴ(Thin Film Transistor：薄膜トランジスタ)形成のプロセスを用いることができる。したがって、上記配線の一部を上記ヒューズとすることが可能になり、本発光装置の製造コストを低減することができる。
【００１９】
さらに、上記発光ダイオード素子の個数は１００個以上であるので、１個の上記発光ダイオード素子が発光不能となった場合における本発光装置の輝度変化を略１％以下にすることができる。したがって、本発光装置の輝度を安定させることができる。
【００２０】
また、１実施の形態の発光装置では、
上記発光ダイオード素子回路は、複数の上記並列構成単位が直列に接続されて構成されている。
【００２１】
この実施の形態によれば、例えば、ｎ個の上記並列構成単位を直列に接続して上記発光ダイオード素子回路を構成した場合には、１つの上記並列構成単位によって上記発光ダイオード素子回路を構成した場合に比して駆動電圧をｎ倍にでき、上記第１の電源線および上記第２の電源線を流れる電流を１/ｎにできる。したがって、上記第１,第２の電源線の発熱量を低減することができる。あるいは、上記第１,第２の電源線を細くすることができる。
【００２２】
また、１実施の形態の発光装置では、
上記各並列構成単位に含まれる複数の上記発光ダイオード素子は、
上記第１の電源線を上記第２の電源線よりも高電位とした場合に順方向になるように配置された第１の発光ダイオード素子と、
上記第２の電源線を上記第１の電源線よりも高電位とした場合に順方向になるように配置された第２の発光ダイオード素子と
が、混在しており、
上記第１の電源線および第２の電源線は、上記電流源から上記発光ダイオード素子回路に交流電流を供給する。
【００２３】
この実施の形態によれば、上記各並列構成単位に含まれる上記複数の発光ダイオード素子を、上記第１の電源線の電位を上記第２の電源線の電位よりも高電位とした場合に順方向になるように配置された第１の発光ダイオード素子と、上記第２の電源線の電位を上記第１の電源線の電位よりも高電位とした場合に順方向になるように配置された第２の発光ダイオード素子とを混在させている。したがって、上記発光ダイオード素子回路を交流駆動することが可能になる。その結果、商用電源等の交流電源によって駆動する場合には、整流回路の付加を省略することができる。
【００２４】
また、１実施の形態の発光装置では、
上記単一の基板上には、上記複数の発光ダイオード素子を接続する配線が形成されており、
上記複数のヒューズ付き発光ダイオード素子を構成する上記複数のヒューズは、上記配線の一部で構成されている。
【００２５】
この実施の形態によれば、上記単一の基板上に上記複数の発光ダイオード素子を接続する配線を形成し、この配線の一部で上記ヒューズを構成しているので、上記単一の基板上に形成された上記配線は、上記複数の発光ダイオード素子を接続する役割と、上記発光ダイオード素子に直列に接続された上記ヒューズの役割とを、兼ねることができる。その結果、別途上記ヒューズを形成するための工程を追加する必要がなく、本発光装置の製造コストをさらに低減することができる。
【００２６】
また、この発明の発光装置は、
発光ダイオード素子と、予め設定された設定電流を超えた電流が流れると上記電流を遮断するヒューズとが、直列に接続されたヒューズ付き発光ダイオード素子と、
複数の上記ヒューズ付き発光ダイオード素子の一端が互いに接続された発光ダイオード素子回路と、
上記発光ダイオード素子回路における上記複数のヒューズ付き発光ダイオード素子の上記一端に接続されると共に、電流源から上記発光ダイオード素子回路に電流を供給する電源線と
を備えたことを特徴としている。
【００２７】
上記構成によれば、電流源から電源線を介して発光ダイオード素子回路に電流が供給されて、一端が互いに接続されている複数のヒューズ付き発光ダイオード素子の発光ダイオード素子が発光される。その際に、上記発光ダイオード素子の何れかが短絡不良を起こしても、短絡不良を起こした上記発光ダイオード素子に接続されているヒューズが断線して過電流を遮断することができる。したがって、短絡不良を起こした上記発光ダイオード素子以外の上記発光ダイオード素子は引続き発光することができ、本発光装置は引続き動作することができる。すなわち、本発光装置の歩留りを向上させ、故障率を低減することができるのである。
【００２８】
また、この発明の照明装置は、
放熱板上に発光装置を実装した発光モジュールを備え、
上記発光装置は、請求項１から請求項８までの何れか一つに記載の発光装置である
ことを特徴としている。
【００２９】
上記構成によれば、放熱板上に、請求項１から請求項８までの何れか一つに記載の発光装置を実装した発光モジュールを備えているので、故障率を低くすることができる。
【００３０】
また、この発明のバックライトは、
放熱機能を有する支持基板と、
上記支持基板上に実装された複数の発光装置と
を備え、
上記発光装置は、請求項１から請求項８までの何れか一つに記載の発光装置である
ことを特徴としている。
【００３１】
上記構成によれば、放熱機能を有する支持基板上に、請求項１から請求項８までの何れか一つに記載の発光装置を実装しているので、故障率を低くすることができる。
【００３２】
また、この発明の自発光ディスプレイは、
一方向に配列された複数の第１の配線と、
上記一方向に略直交する他方向に配列された複数の第２の配線と、
上記第１の配線と上記第２の配線との交差位置にマトリクス状に配列された複数の画素と
を備え、
上記複数の画素の夫々は、発光ダイオード素子と、予め設定された設定電流を超えた電流が流れると電流を遮断するヒューズとが、直列に接続されたヒューズ付き発光ダイオード素子を含み、
上記第１の配線および上記第２の配線の何れか一方の配線は、当該配線に沿って配列された上記各画素に属する上記ヒューズ付き発光ダイオード素子の一端に接続されており、
上記第１の配線および上記第２の配線のうちの上記ヒューズ付き発光ダイオード素子の一端に接続されている方の配線は、電流源から電流が供給される電源線に接続されている
ことを特徴としている。
【００３３】
上記構成によれば、パッシブマトリクス方式の自発光ディスプレイにおいて、一方向に配列された複数の第１の配線と上記一方向に略直交する他方向に配列された複数の第２の配線との交差位置にマトリクス状に配置された各画素を、発光ダイオード素子とヒューズとが直列に接続された複数のヒューズ付き発光ダイオード素子を含んで構成している。
【００３４】
したがって、ある画素を構成する上記発光ダイオード素子が短絡不良を起こしても、短絡不良を起こした上記発光ダイオード素子に接続された上記ヒューズが断線して過電流を遮断することができる。その結果、短絡不良を起こした上記発光ダイオード素子が属する画素と上記第１の配線あるいは上記第２の配線を共有する他の画素に属する上記発光ダイオード素子は引続き発光することができ、一つの上記発光ダイオード素子の短絡不良によってライン不良が生じてしまうことを防止することができる。したがって、本自発光ディスプレイの歩留りを向上させ、故障率を低減することができる。
【００３５】
また、１実施の形態の自発光ディスプレイでは、
上記電源線は、上記第１の配線および上記第２の配線のうち、上記ヒューズ付き発光ダイオード素子の一端に接続されている方の配線の全てに共通に接続されている。
【００３６】
上記構成によれば、アクティブマトリクス方式の自発光ディスプレイにおいて、一方向に配列された複数の第１の配線と上記一方向に略直交する他方向に配列された複数の第２の配線との交差位置にマトリクス状に配置された各画素を、発光ダイオード素子とヒューズとが直列に接続された複数のヒューズ付き発光ダイオード素子を含んで構成している。
【００３７】
したがって、ある画素を構成する上記発光ダイオード素子が短絡不良を起こしても、短絡不良を起こした上記発光ダイオード素子に接続された上記ヒューズが断線して過電流を遮断することができる。その結果、短絡不良を起こした上記発光ダイオード素子が属する画素とは異なる他の画素に属する上記発光ダイオード素子は引続き発光することができ、一つの上記発光ダイオード素子の短絡不良によって他の上記発光ダイオード素子も不良となるような致命的な不良が生ずることを防止できる。したがって、本自発光ディスプレイの歩留りを向上させ、故障率を低減することができる。
【００３８】
また、１実施の形態の自発光ディスプレイでは、
上記複数の画素の夫々には、並列に接続された複数の上記ヒューズ付き発光ダイオード素子が含まれている。
【００３９】
この実施の形態によれば、上記複数の画素の夫々には、並列に接続された複数の上記ヒューズ付き発光ダイオード素子が含まれている。そのために、ある画素に属する上記発光ダイオード素子が短絡不良を起こした場合であっても上記ヒューズが断線して過電流を遮断し、同一画素に属する他の上記発光ダイオード素子は引続き発光することができる。したがって、一つの上記発光ダイオード素子の短絡不良に起因する画素不良も防止することができる。
【００４０】
また、１実施の形態の自発光ディスプレイでは、
上記発光ダイオード素子の最大寸法は１００μｍ以下である。
【００４１】
この実施の形態によれば、上記発光ダイオード素子の最大寸法は１００μｍ以下であるので、基板上に上記複数の発光ダイオード素子を配置して配線する場合に、集積回路やＴＦＴ形成のプロセスを用いることができる。したがって、上記配線の一部を上記ヒューズとすることが可能になり、非常に多数の上記発光ダイオード素子を必要とする本自発光ディスプレイの製造コストを低減することができる。
【００４２】
また、１実施の形態の自発光ディスプレイでは、
上記複数の画素の夫々に含まれる上記複数の発光ダイオード素子は基板上に配置されており、
上記基板上には、上記複数の発光ダイオード素子を接続する配線が形成されており、
上記複数のヒューズ付き発光ダイオード素子を構成する上記複数のヒューズは、上記配線の一部で構成されている。
【００４３】
この実施の形態によれば、上記基板上に上記複数の発光ダイオード素子を接続する配線を形成し、この配線の一部で上記ヒューズを構成しているので、上記基板上に形成された上記配線は、上記複数の発光ダイオード素子を接続する役割と、上記発光ダイオード素子に直列に接続された上記ヒューズの役割とを、兼ねることができる。その結果、別途上記ヒューズを形成するための工程を追加する必要がなく、本発光装置の製造コストをさらに低減することができる。
【発明の効果】
【００４４】
以上より明らかなように、この発明の発光装置は、電流源から第１の電源線および第２の電源線を介して発光ダイオード素子回路に電流が供給されて、並列に接続されて並列構成単位を構成している複数のヒューズ付き発光ダイオード素子の発光ダイオード素子が発光される。その際に、上記発光ダイオード素子の何れかが短絡不良を起こしても、短絡不良を起こした上記発光ダイオード素子に接続されているヒューズが断線して過電流を遮断することができる。その結果、短絡不良を起こした上記発光ダイオード素子以外の上記発光ダイオード素子は引続き発光することができ、本発光装置は引続き動作することができる。したがって、本発光装置の歩留りを向上させ、故障率を低減することができる。
【００４５】
また、この発明の発光装置は、電流源から電源線を介して発光ダイオード素子回路に電流が供給されて、一端が互いに接続されている複数のヒューズ付き発光ダイオード素子の発光ダイオード素子が発光される。その際に、上記発光ダイオード素子の何れかが短絡不良を起こしても、短絡不良を起こした上記発光ダイオード素子に接続されているヒューズが断線して過電流を遮断することができる。その結果、短絡不良を起こした上記発光ダイオード素子以外の上記発光ダイオード素子は引続き発光することができ、本発光装置は引続き動作することができる。したがって、本発光装置の歩留りを向上させ、故障率を低減することができる。
【００４６】
また、この発明の照明装置は、放熱板上に、請求項１から請求項８までの何れか一つに記載の発光装置を実装した発光モジュールを備えているので、故障率を低くすることができる。
【００４７】
また、この発明のバックライトは、放熱機能を有する支持基板上に、請求項１から請求項８までの何れか一つに記載の発光装置を実装しているので、故障率を低くすることができる。
【００４８】
また、この発明の自発光ディスプレイは、一方向に配列された複数の第１の配線と上記一方向に略直交する他方向に配列された複数の第２の配線との交差位置にマトリクス状に配置された各画素を、発光ダイオード素子とヒューズとが直列に接続された複数のヒューズ付き発光ダイオード素子を含んで構成している。したがって、ある画素を構成する上記発光ダイオード素子が短絡不良を起こしても、短絡不良を起こした上記発光ダイオード素子に接続された上記ヒューズが断線して過電流を遮断することができる。
【００４９】
その結果、短絡不良を起こした上記発光ダイオード素子が属する画素と上記第１の配線あるいは上記第２の配線を共有する他の画素に属する上記発光ダイオード素子は引続き発光することができ、一つの上記発光ダイオード素子の短絡不良によってライン不良が生じてしまうことを防止することができる。したがって、本自発光ディスプレイの歩留りを向上させ、故障率を低減することができる。
【図面の簡単な説明】
【００５０】
【図１】この発明の発光装置における回路図である。
【図２】図１に示す発光装置における概略平面図である。
【図３】図２におけるＡ‐Ａ'矢視断面図である。
【図４】図１に示す発光装置における発光ダイオード素子の断面図である。
【図５】図４に示す発光ダイオード素子の形成手順を示す図である。
【図６】図５に続く発光ダイオード素子の形成手順を示す図である。
【図７】図６に続く発光ダイオード素子の形成手順を示す図である。
【図８】図７に続く発光ダイオード素子の形成手順を示す図である。
【図９】発光ダイオード素子配列用の電極が形成された基板の平面図である。
【図１０】図９におけるＢ‐Ｂ'矢視断面図である。
【図１１】発光ダイオード素子が電極上に配列される原理の説明図である。
【図１２】第１,第２の電極間に印加される交流電圧の波形図である。
【図１３】発光ダイオード素子が配列された基板の平面図である。
【図１４】基板上に配列された発光ダイオード素子に対する配線形成手順を示す図である。
【図１５】図１４に続く配線形成手順を示す図である。
【図１６】図１５に続く配線形成手順を示す図である。
【図１７】図１６に続く配線形成手順を示す図である。
【図１８】図１に示す発光装置における変形例を示す回路図である。
【図１９】図１および図１８とは異なる発光装置における回路図である。
【図２０】図１,図１８および図１９とは異なる発光装置における回路図である。
【図２１】この発明の照明装置における側面図である。
【図２２】図２１に示す照明装置に内蔵される発光モジュールの側面図である。
【図２３】図２２に示す発光モジュールの平面図である。
【図２４】この発明のバックライトにおける平面図である。
【図２５】この発明の自発光ディスプレイにおける回路図である。
【図２６】図２５に示す自発光ディスプレイにおける１画素の概略平面図である。
【図２７】図２６におけるＣ‐Ｃ'矢視断面図である。
【図２８】図２５に示す自発光ディスプレイにおける変形例を示す回路図である。
【図２９】図２５および図２８とは異なる自発光ディスプレイの回路図である。
【図３０】図２９に示す自発光ディスプレイにおける１画素の概略平面図である。
【図３１】図３０におけるＤ‐Ｄ'矢視断面図である。
【図３２】図３０におけるＥ‐Ｅ'矢視断面図である。
【図３３】図３０におけるＦ‐Ｆ'矢視断面図である。
【図３４】従来の発光装置の概略構成図である。
【発明を実施するための形態】
【００５１】
以下、この発明を図示の実施の形態により詳細に説明する。
【００５２】
・第１実施の形態
図１は、本実施の形態の発光装置における回路図である。また、図２は、本発光装置における概略平面図であり、図３は、図２におけるＡ‐Ａ'矢視断面図である。また、図４は、本発光装置における発光素子(発光ダイオード素子)の断面図である。また、図５〜図１７は、本発光装置における形成手順の説明図である。
【００５３】
図１において、本実施の形態の発光装置１１は、発光ダイオード素子１２とヒューズ１３とが直列に接続されて構成されたヒューズ付き発光ダイオード素子１４を有している。さらに、複数のヒューズ付き発光ダイオード素子１４が並列に接続されて、並列構成単位１５を構成している。ここで、ヒューズ１３は、このヒューズ１３と直列に接続された発光ダイオード素子１２に、予め設定された設定電流を超える電流が流れると、電流を遮断する。
【００５４】
また、上記並列構成単位１５は、１つで、あるいは、複数が直列に接続されて、発光ダイオード素子回路１６を構成している。すなわち、本実施の形態においては、発光ダイオード素子回路１６は１つの並列構成単位１５で構成されているが、後述の実施の形態のように、直列に接続された複数の並列構成単位１５で発光ダイオード素子回路１６を構成してもよい。
【００５５】
上記発光ダイオード素子回路１６には、第１の電源線１７および第２の電源線１８が接続されている。そして、電源１９から、第１の電源線１７および第２の電源線１８を通じて発光ダイオード素子回路１６に電流が供給される。
【００５６】
以上のごとく、本発光装置１１においては、上記発光ダイオード素子１２の夫々に、上記設定電流を超える電流が流れた場合に電流を遮断するヒューズ１３が直列に接続されている。そのため、発光ダイオード素子１２が短絡不良を起こした場合であっても接続されたヒューズ１３が断線して過電流を遮断することができる。したがって、短絡不良を起こした発光ダイオード素子１２以外の発光ダイオード素子１２は、引続き発光することができる。すなわち、発光装置１１全体としては引続き動作することができるのである。したがって、発光装置１１の歩留りを向上させ、故障率を低減することができるのである。
【００５７】
尚、上記ヒューズ付き発光ダイオード素子１４の夫々には、発光ダイオード素子１２を流れる電流を調節するために、抵抗(図示せず)を備えていても良い。
【００５８】
以下、本実施の形態における発光装置１１の好適な実施例を詳細に説明する。
【００５９】
図２および図３に示すように、本実施の形態における発光装置１１は、基板２０上に、複数の発光ダイオード素子１２が配置されている。
【００６０】
上記発光ダイオード素子１２は、図４に示すように、棒状の第１導電型の半導体コア２１の周囲を、発光層２２と第２導電型の半導体シェル２３とでこの順序で覆った構造を有している。棒状の半導体コア２１の一端(領域２１a)が、半導体シェル２３から露出している。ここで、上記第１導電型がｎ型であり、上記第２導電型がｐ型である場合には、上記第１導電型(ｎ型)の半導体コア２１を負極とし、上記第２導電型(ｐ型)の半導体シェル２３を正極として電流を流すことによって、発光ダイオード素子１２を発光させることができる。
【００６１】
図３に示すように、上記基板２０上には２層の配線が形成されており、下層に位置する第１層配線の一部が第２の電源線１８を構成し、上層に位置する第２層配線の一部が第１の電源線１７を構成している。図１に示すように、第１の電源線１７および第２の電源線１８は電源１９に接続されている。但し、図２および図３においては、電源１９は図示されていない。
【００６２】
上記第１の電源線１７は、上記第２層配線の他の一部で構成されると共に第１の電源線１７から突出している第２層配線狭小部２６、上記第２層配線と上記第１層配線とを接続するビア２５、上記第１層配線の他の一部で構成されると共に第２の電源線１８とは分離している第１層配線狭小部２４、および、コンタクト孔２７を介して、発光ダイオード素子１２の半導体シェル２３に接続されている。これに対し、第２の電源線１８は、コンタクト孔２８を介して、発光ダイオード素子１２の半導体コア２１に接続されている。
【００６３】
上記第１層配線狭小部２４,ビア２５および第２層配線狭小部２６はヒューズ１３を構成しており、発光ダイオード素子１２と直列に接続されている。こうして、上述したごとく、発光ダイオード素子１２とヒューズ１３とで、ヒューズ付き発光ダイオード素子１４を構成しているのである。
【００６４】
また、上記第１の電源線１７および第２の電源線１８は、図２に示すように、複数のヒューズ付き発光ダイオード素子１４を並列に接続して、並列構成単位１５および発光ダイオード素子回路１６を形成する役割を果たしている。
【００６５】
上記基板２０上であって、発光ダイオード素子１２が配置されている箇所には、図３に示すように、第１の電極２９および第２の電極３０が形成されており、第１の電極２９および第２の電極３０は絶縁膜３１によって覆われている。尚、この第１の電極２９および第２の電極３０は、発光ダイオード素子１２を基板２０上に配置する際に用いるものであって、発光ダイオード素子１２が配置された後においては、電極や配線として使用されるものではない。発光ダイオード素子１２を基板２０上に配置する方法については、後に詳述する。
【００６６】
上記第１層配線と基板２０との間および上記第１層配線と発光ダイオード素子１２との間には、透明な第１の層間絶縁膜３２が形成されている。また、上記第１層配線と上記第２層配線との間には、透明な第２の層間絶縁膜３３が形成されている。また、上記第２層配線上には、透明な保護膜３４が形成されている。
【００６７】
ここで、例えば、上記発光ダイオード素子１２における半導体コア２１としてｎ‐ＧaＮを、発光層２２としてＩnＧaＮを、半導体シェル２３としてｐ‐ＧaＮを、用いることができる。尚、発光層２２は多重量子井戸構造としてもよく、さらにＡlＧaＮ層を設けてもよい。発光ダイオード素子１２の他の例としては、ＧaＡs,ＡlＧaＡs,ＧaＡsＰ,ＧaＰ,ＺnＳe,ＡlＧaＩnＰ等を用いることができる。
【００６８】
上記基板２０上に配置する発光ダイオード素子１２の大きさは、その最大寸法が１００μｍ以下であることが好ましい。この大きさは、通常の発光ダイオードチップの寸法(数百μｍ×数百μｍ)よりも小さい。尚、発光ダイオード素子１２の大きさが１００μｍ以下であることが好ましいことは、以下の理由による。
【００６９】
第１の理由は、上記基板２０上に複数の発光ダイオード素子１２を配置して配線する場合に、ボンディングではなく通常の集積回路やＴＦＴを形成するプロセスを用いるのが容易なためである。このように、配線に集積回路やＴＦＴ形成のプロセスを用いることにより、上述のように配線の一部をヒューズ１３とすることが可能になる。したがって、発光装置１１の製造コストを低減することができるのである。
【００７０】
第２の理由は、個々の上記発光ダイオード素子１２のサイズが小さいので、ヒューズ１３が切断して１個の発光ダイオード素子１２が発光不能になっても、発光装置１１の輝度変化が小さいためである。
【００７１】
上記第２の理由に関連して、基板２０上に配置する発光ダイオード素子１２の数は、１００個以上であることが更に好ましい。すなわち、基板２０上に配置する発光ダイオード素子１２の最大寸法が１００μｍ以下であり、且つその数が１００個以上であることが特に好ましい。こうすることによって、ヒューズ１３が切断して１個の発光ダイオード素子１２が発光不能となった場合における発光装置１１の輝度変化は略１％以下となり、人間は殆ど認識することができない。したがって、発光装置１１の輝度を安定させることができるのである。
【００７２】
尚、上記基板２０上に配置する発光ダイオード素子１２の具体的な数は、発光ダイオード素子１２の大きさを、例えば半導体コア２１の長さが１０μｍで太さが１μｍ程度とすると、部屋の照明を用途とした場合に１０万個程度が必要となる。
【００７３】
上記ヒューズ１３は、上述したように、第１層配線狭小部２４,ビア２５および第２層配線狭小部２６で構成されており、金属のエレクトロマイグレーションを利用した、所謂電気ヒューズである。第１,第２層配線狭小部２４,２６は、下層に位置する上記第１層配線の一部および上層に位置する上記第２層配線の一部で構成され、その幅が他の部分よりも狭小となっている。第１,第２層配線狭小部２４,２６の配線幅は、ヒューズ１３を切断するための上記設定電流値に応じて決定され、例えば０.１μｍである。
【００７４】
上記第１層配線狭小部２４,ビア２５および第２層配線狭小部２６としては、例えば銅を主成分とする金属薄膜を用いることができる。この銅を主成分とした金属薄膜は、Ａg,Ａl,Ａu等の異種元素を含んでいてもよい。また、第１層配線狭小部２４,ビア２５および第２層配線狭小部２６の側面および底面に、Ｔa,Ｔi,Ｗ等の高融点金属を含むバリアメタル層(図示せず)を形成してもよい。
【００７５】
上記基板２０は、例えばガラス基板,セラミック基板および樹脂基板等の絶縁性基板を用いることができる。あるいは、アルミニウム基板上に樹脂をコーティングして表面を絶縁した基板を用いてもよい。ここで、基板２０の表面を絶縁する必要があるのは、基板２０上に第１の電極２９および第２の電極３０を形成するためである。
【００７６】
図３において、上方に光を取り出す場合には、基板２０として、例えばアルミニウム基板上に樹脂をコーティングしたものを用い、発光ダイオード素子１２からの光を上方に反射するようにすることが望ましい。また、図３において、下方に光を取り出す場合には、基板２０は透明である必要があり、例えばガラス基板や透明樹脂基板を用いることができる。
【００７７】
また、上記基板２０は、上記層間絶縁膜３２,３３の形成を含む配線工程におけるプロセス温度に耐え得る必要がある。例えば、層間絶縁膜３２,３３としてＴＥＯＳ(テトラエトキシシラン)を含むシリコン酸化膜を用いる場合には、基板２０としてガラス基板やセラミック基板を用いるのが好ましい。
【００７８】
上記第１の電極２９および第２の電極３０としては、アルミニウム,銅,タングステンおよび金等の金属膜を用いることができる。また、第１の電極２９および第２の電極３０を覆う絶縁膜３１としては、上記ＴＥＯＳを含むシリコン酸化膜を用いることができる。
【００７９】
上記第１の層間絶縁膜３２および第２の層間絶縁膜３３としては、上述のように、上記ＴＥＯＳを含むシリコン酸化膜や透明樹脂等を用いることができる。
【００８０】
また、上記保護膜３４としては、透明樹脂膜を用いることができる。尚、この保護膜３４中に、必要に応じて蛍光体を分散させてもよい。例えば、発光ダイオード素子１２として、ｎ‐ＧaＮからなる半導体コア２１,ＩnＧaＮからなる発光層２２およびｐ‐ＧaＮからなる半導体シェル２３を用いて青色で発光する発光ダイオード素子１２を形成し、保護膜３４中に黄色の光を放出する蛍光体を分散させることによって、白色光を得ることができる。
【００８１】
以上の説明から明らかなように、本実施の形態の発光装置１１においては、複数のヒューズ付き発光ダイオード素子１４が単一の基板２０上に形成されている。これにより、基板２０上に複数の発光ダイオード素子１２を一括して配置すると共に、発光ダイオード素子１２に直列に接続されたヒューズ１３も基板２０上に一括して形成することが可能になる。したがって、発光装置１１の製造コストを低減することができるのである。
【００８２】
また、本実施の形態の発光装置１１においては、上記基板２０上に複数の発光ダイオード素子１２が配置され、さらに、複数の発光ダイオード素子１２を接続する配線が形成され、上記配線の一部がヒューズ１３を構成している。これにより、基板２０上に形成された上記配線は、複数の発光ダイオード素子１２を接続する役割と、発光ダイオード素子１２に直列に接続されたヒューズ１３の役割とを、兼ねることになる。それ故に、別途ヒューズ１３を形成するための工程を追加する必要がなく、発光装置１１の製造コストをさらに低減することができるのである。
【００８３】
以下に、本発光装置１１の形成方法について説明する。
【００８４】
先ず、図５〜図８に示す手順によって、上記発光ダイオード素子１２を形成する。ここでは、例として、ＧaＮからなる発光ダイオード素子１２を形成する手順を示すが、他の材料からなる発光ダイオード素子１２の形成手順も同様である。
【００８５】
図５に示すように、図２および図３における基板２０とは別の基板であるサファイア基板３５を用意し、開口部が設けられたシリコン酸化膜３６をサファイア基板３５上にパターニングし、シリコン酸化膜３６の開口部であってサファイア基板３５が露出した部分にニッケルからなる金属触媒粒３７を形成する。
【００８６】
上記シリコン酸化膜３６は、具体的にはＣＶＤ(Chemical Vapor Deposition)法によって、サファイア基板３５上に例えば１μｍの厚さで成膜する。その後、フォトリソグラフィ工程によって、シリコン酸化膜３６に、例えば１μｍの大きさの開口部をパターニングしてサファイア基板３５表面の一部を露出させる。金属触媒粒３７は、具体的には、パターニングされたシリコン酸化膜３６が形成されたサファイア基板３５上の全面にニッケルを例えば３nmの厚さでスパッタによって成膜し、９００℃程度でアニールすることによってニッケルを凝集させて形成する。
【００８７】
次に、図６に示すように、上記シリコン酸化膜３６の開口部におけるサファイア基板３５上に、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)装置を用いて、例えば１０μｍの長さの棒状にｎ型ＧaＮを結晶成長させることによって、第１導電型の半導体コア２１を形成する。その場合に、成長温度を９５０℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ3)を使用し、ｎ型不純物供給用にシラン(ＳiＨ4)を供給し、さらにキャリアガスとして水素(Ｈ2)を供給することによって、Ｓiを不純物とした棒状のｎ型ＧaＮを成長させることができる。こうして、ｎ型ＧaＮからなる棒状の半導体コア２１を形成した後は、ウェットエッチングによって金属触媒粒(ニッケル)３７を除去することが好ましい。
【００８８】
ここで、上記ｎ型ＧaＮからなる半導体コア２１を成長したサファイア基板３５を、半導体コア２１を成長した温度より高い温度でアニール処理することが好ましい。アニール温度は、例えば、９５０℃よりも高く、１２００℃以下とする。これにより、ｎ型ＧaＮからなる半導体コア２１の結晶欠陥を回復して、結晶性を改善することができる。
【００８９】
次に、図７に示すように、ｎ型ＧaＮ膜からなる棒状の半導体コア２１の側面および上面に、例えば５nmの厚さでＩnＧaＮ膜からなる発光層２２を形成し、さらに、発光層２２上に、例えば１００nmの厚さでｐ型ＧaＮ膜からなる第２導電型の半導体シェル２３を形成する。
【００９０】
上記ＩnＧaＮ膜からなる発光層２２は、ＭＯＣＶＤ装置を用いて、成長温度を７５０℃に設定し、成長ガスとしてＴＭＧ,ＮＨ3およびトリメチルインジウム(ＴＭＩ)を使用し、キャリアガスとしてＨ2を供給することによって、成長させる。このＩnＧaＮ膜からなる発光層２２を、ＧaＮ膜あるいはＡlＧaＮ膜をブロック層として複数層積層して、多重量子井戸構造(ＭＱＷ)としてもよい。このＩnＧaＮ膜はシリコン酸化膜３６上に成膜されても差し支えなく、後に必要に応じて非等方性のドライエッチングによってシリコン酸化膜３６上のＩnＧaＮ膜を除去すればよい。
【００９１】
上記ｐ型ＧaＮ膜からなる半導体シェル２３は、ＭＯＣＶＤ装置を用いて、成長温度を８００℃に設定し、成長ガスとしてＴＭＧおよびＮＨ3を使用し、ｐ型不純物供給用にビスシクロペンタジエニルマグネシウム(Ｃp2Ｍg)を、さらにキャリアガスとしてＨ2を供給することによって、成長させる。
【００９２】
次に、上記シリコン酸化膜３６をフッ化水素酸(ＨＦ)によるウェットエッチングで除去した後、サファイア基板３５とその表面上に形成された棒状の構造物とを水等の液体中に浸し、超音波を照射することによって、図８に示すように、棒状の構造物をサファイア基板３５から切り離す。こうして、サファイア基板３５から切り離された棒状の構造物の夫々は、発光ダイオード素子１２となる。
【００９３】
次に、上記手順によって形成した発光ダイオード素子１２を、発光ダイオード素子１２を形成する際に用いたサファイア基板３５とは別の本発光装置１１用の基板２０上に配列する。
【００９４】
先ず、図９に示すように、ガラス等の基板２０の表面に、第１の電極２９および第２の電極３０(図３参照)を形成する。第１,第２の電極２９,３０はフォトリソグラフィあるいは印刷技術を利用して形成することができる。尚、図９においては省略しているが、第１,第２の電極２９,３０には外部から電位を与えられるように、パッドが形成されている。また、図９では、図を見やすくするために発光ダイオード素子１２が配列される配列箇所(２９a,３０a)を８×３個としているが、実際には任意の個数の配列箇所が設けられる。図１０は、図９におけるＢ‐Ｂ'矢視断面図である。
【００９５】
次に、上記第１,第２の電極２９,３０が互いに対向している部分(２９a,３０a)に、以下のようにして発光ダイオード素子１２を配列する。
【００９６】
先ず、図１０に示すように、上記基板２０上に、発光ダイオード素子１２を含んだイソプロピルアルコール(ＩＰＡ)３８を薄く塗布する。ＩＰＡ３８の他に、エチレングリコール,プロピレングリコール,メタノール,エタノール,アセトンおよびそれらの混合物でもよい。あるいは、水等の他の有機物からなる液体を用いることもできる。
【００９７】
但し、上記ＩＰＡ３８等の液体を通じて第１,第２の電極２９,３０間に大きな電流が流れると、第１,第２の電極２９,３０間に所望の電圧差を印加できなくなってしまう。そのような場合には、第１,第２の電極２９,３０を覆うように、基板２０表面全体に、１０ｎｍ〜３０ｎｍ程度の絶縁膜３１をコーティングする。
【００９８】
上記発光ダイオード素子１２を含んだＩＰＡ３８を塗布する厚さは、発光ダイオード素子１２を配列する工程において発光ダイオード素子１２が配列できるように、ＩＰＡ３８中で発光ダイオード素子１２が移動できる程度の厚さである。したがって、ＩＰＡ３８を塗布する厚さは、発光ダイオード素子１２の太さ以上であり、例えば、数μｍ〜数ｍｍである。塗布する厚さは、薄すぎると発光ダイオード素子１２が移動し難くなり、厚すぎるとＩＰＡ３８を乾燥する時間が長くなる。また、ＩＰＡ３８の量に対して、発光ダイオード素子１２の量は、１×１０4個ｃｍ-3〜１×１０7個ｃｍ-3が好ましい。
【００９９】
上記発光ダイオード素子１２を含んだＩＰＡ３８を塗布するために、発光ダイオード素子１２を配列させる第１,第２の電極２９,３０の外周囲に枠を形成し、その枠内に発光ダイオード素子１２を含んだＩＰＡ３８を所望の厚さになるように充填してもよい。しかしながら、発光ダイオード素子１２を含んだＩＰＡ３８が粘性を有する場合には、上記枠を用いることなく所望の厚さに塗布することが可能である。
【０１００】
次に、上記第１,第２の電極２９,３０間に、例えば１Ｖの電位差を与える。すなわち、第１,第２の電極２９,３０の電位差は、０.１Ｖ以下では発光ダイオード素子１２の配列が悪くなり、１０Ｖ以上では金属電極間の絶縁が問題になり始めるため、０.１Ｖ〜１０Ｖとすることができる。そして、１Ｖ〜５Ｖがより好ましく、更には１Ｖ程度とするのが好ましい。
【０１０１】
図１１は、上記発光ダイオード素子１２が第１,第２の電極２９,３０上に配列される原理を模式的に示している。図１１に示すように、第１の電極２９に電位ＶLを印加し、第２の電極３０に電位ＶR(ＶL＜ＶR)を印加すると、第１の電極２９には負電荷が誘起される一方、第２の電極３０には正電荷が誘起される。そこに発光ダイオード素子１２が接近すると、発光ダイオード素子１２における第１の電極２９に近い側に正電荷が誘起される一方、第２の電極３０に近い側に負電荷が誘起される。この発光ダイオード素子１２に電荷が誘起されるのは静電誘導による。すなわち、電界中に置かれた発光ダイオード素子１２は、内部の電界が０になるまで表面に電荷が誘起されることによる。その結果、第１,第２の電極２９,３０と発光ダイオード素子１２との間に静電力により引力が働き、発光ダイオード素子１２は、第１,第２の電極２９,３０間に生じる電気力線に沿うように向きを揃え、第１,第２の電極２９,３０を架橋するように配列するのである。
【０１０２】
上記第１,第２の電極２９,３０が絶縁膜３１でコーティングされている場合は、絶縁膜３１上に電荷が誘起されることによって次第にＩＰＡ３８中の電界が弱まるため、発光ダイオード素子１２を第１,第２の電極２９,３０上の位置に安定して留めることができなくなる。そのような場合には、図１２に示すように、第１,第２の電極２９,３０間に交流電圧を印加することが好ましい。図１２においては、図１２(b)に示すように、第２の電極３０に基準電位ＶRを印加する。一方、図１２(a)に示すように、第１の電極２９には振幅ＶPPL/２の交流電圧ＶLを印加している。こうすることによって、発光ダイオード素子１２を安定して第１,第２の電極２９,３０上に配列することができるのである。
【０１０３】
尚、この場合に、第１の電極２９に与える交流電圧ＶLの周波数は１０Ｈz〜１ＭＨzとするのが好ましく、５０Ｈz〜１ｋＨzとするのが最も配列が安定するのでより好ましい。さらに、第１,第２の電極２９,３０間に印加する交流電圧は、正弦波に限らず矩形波,三角波,ノコギリ波等のように周期的に変動するものであればよい。尚、上記ＶPPLは、１Ｖ程度とするのが好ましい。
【０１０４】
こうして、上記第１,第２の電極２９,３０上に発光ダイオード素子１２を配列させた後に、基板２０を加熱することによってＩＰＡ３８を蒸発させて乾燥させ、発光ダイオード素子１２を、第１,第２の電極２９,３０を架橋するように配列させて固着させる。図１３は、発光ダイオード素子１２が配列された基板２０の平面図を示している。
【０１０５】
以下、上記基板２０上の所定の位置に配列した発光ダイオード素子１２の配線を行う。先ず、図１４に示すように、基板２０上に、発光ダイオード素子１２の一部が露出するようにフォトレジスト３９をパターニングする。そしてフォトレジスト３９の開口部において、発光ダイオード素子１２の半導体シェル２３および発光層２２をエッチングによって除去する。このエッチングは、等方性の強いドライエッチが適当である。その後、フォトレジスト３９を除去する。
【０１０６】
次に、図１５に示すように、上記基板２０上にシリコン酸化膜からなる第１の層間絶縁膜３２を２μｍの厚さで塗布し、続いて第１の層間絶縁膜３２にコンタクト孔２７,２８を開口する。コンタクト孔２７によって半導体シェル２３の一部が露出され、コンタクト孔２８によって半導体コア２１の一部が露出される。
【０１０７】
次に、図１６に示すように、上記第１の層間絶縁膜３２上に金属からなる上記第１層配線をパターニングした後、開口部４０を設けたシリコン酸化膜からなる第２の層間絶縁膜３３を形成する。上記第１層配線は、ヒューズ１３を構成する第１層配線狭小部２４および第２の電源線１８等になる。コンタクト孔２７,２８は、上記第１層配線形成時に金属で埋め込まれて、上記第１層配線と発光ダイオード素子１２とを接続する。
【０１０８】
最後に、図１７に示すように、上記第２の層間絶縁膜３３上に金属からなる上記第２層配線をパターニングした後、樹脂からなる保護膜３４を積層して、発光装置１１が完成する。上記第２層配線は、ヒューズ１３を構成する第２層配線狭小部２６および第１の電源線１７等になる。開口部４０は、上記第２層配線形成時に金属で埋め込まれて、ヒューズ１３を構成するビア２５となる。
【０１０９】
以上のごとく、本実施の形態の発光装置１１は、基板２０上に、発光ダイオード素子１２とヒューズ１３とが直列に接続された複数のヒューズ付き発光ダイオード素子１４を、並列に接続して構成された並列構成単位１５を有している。さらに、１つの並列構成単位１５で、あるいは、複数の並列構成単位１５を直列に接続して、発光ダイオード素子回路１６を構成している。そして、この発光ダイオード素子回路１６に、第１の電源線１７および第２の電源線１８を通じて電源１９から電流を供給するようにしている。
【０１１０】
したがって、上記発光ダイオード素子１２の何れかが短絡不良を起こしても、短絡不良を起こした発光ダイオード素子１２に接続されたヒューズ１３が断線して過電流を遮断することができる。その結果、短絡不良を起こした発光ダイオード素子１２以外の発光ダイオード素子１２は引続き発光することができ、発光装置１１は引続き動作することができる。したがって、発光装置１１の歩留りを向上させ、故障率を低減することができるのである。
【０１１１】
さらに、上記複数のヒューズ付き発光ダイオード素子１４は、単一の基板２０上に形成されている。したがって、基板２０上に、複数のヒューズ付き発光ダイオード素子１４を構成する複数の発光ダイオード素子１２を一括して配置した後に、この配置された複数の発光ダイオード素子１２の夫々に直列に接続されたヒューズ１３を一括して形成することが可能になる。その結果、個別に形成された複数のヒューズ１３の夫々を各発光ダイオード素子１２に直列に接続する必要が無く、発光装置１１の製造コストを低減できる。
【０１１２】
さらに、上記発光ダイオード素子１２の最大寸法を１００μｍ以下とし、且つその数を１００個以上としている。このように、発光ダイオード素子１２の最大寸法を１００μｍ以下とすることによって、基板２０上に複数の発光ダイオード素子１２を配置して配線する場合に、集積回路やＴＦＴ形成のプロセスを用いることができる。したがって、上記配線の一部をヒューズ１３とすることが可能になり、発光装置１１の製造コストを低減することができる。また、発光ダイオード素子１２の数を１００個以上にすることによって、１個の発光ダイオード素子１２が発光不能となった場合における発光装置１１の輝度変化を略１％以下にすることができる。したがって、発光装置１１の輝度を安定させることができる。
【０１１３】
さらに、上記基板２０上に複数の発光ダイオード素子１２を配置し、この複数の発光ダイオード素子１２を接続する配線を形成し、この配線の一部でヒューズ１３を構成している。したがって、基板２０上に形成された上記配線は、複数の発光ダイオード素子１２を接続する役割と、発光ダイオード素子１２に直列に接続されたヒューズ１３の役割とを、兼ねることができる。その結果、別途ヒューズ１３を形成するための工程を追加する必要がなく、発光装置１１の製造コストをさらに低減することができるのである。
【０１１４】
尚、本実施の形態においては、上記第１層配線および上記第２層配線を薄膜成膜とフォトリソグラフィとを用いたパターニングによって形成している。しかしながら、この発明は、これに限定されるものではなく、ビア２５の形成と共に所謂ダマシンプロセスを用いてもよい。
【０１１５】
（変形例）
図１８は、本実施の形態の発光装置における変形例を示す回路図である。
【０１１６】
図１８において、本発光装置４１は、発光ダイオード素子４２とヒューズ４３とが直列に接続されて構成されたヒューズ付き発光ダイオード素子４４を有している。さらに、複数のヒューズ付き発光ダイオード素子４４は、その一端が接続されて発光ダイオード素子回路４５を構成している。ここで、ヒューズ４３は、このヒューズ４３と直列に接続された発光ダイオード素子４２に、予め設定された設定電流を超える電流が流れると、電流を遮断する。
【０１１７】
互いに接続された上記複数のヒューズ付き発光ダイオード素子４４の上記一端には、電源線４６が接続されている。そして、電源４７から、電源線４６を通じて発光ダイオード素子回路４５に電流が供給される。
【０１１８】
本変形例の発光装置４１が上記発光装置１１と異なるのは、上記複数のヒューズ付き発光ダイオード素子４４の他端は互いに接続されてはおらず、夫々が発光ダイオード素子４２の駆動を行う制御回路４８と接続されている点である。この場合、各制御回路４８は接地され(第２の電源線に接続され)ており、電源４７から第１の電源線(電源線４６)および第２の電源線(接地)を通じて発光ダイオード素子回路４５に電流が供給されると見なすことができる。このような構成にした場合、各発光ダイオード素子４２には夫々制御回路４８が接続されているため、各発光ダイオード素子４２を独立して駆動することができる。
【０１１９】
上記構成によれば、上記発光ダイオード素子４２の夫々には、上記設定電流を超える電流が流れた場合に電流を遮断するヒューズ４３が直列に接続されている。そのために、発光ダイオード素子４２が短絡不良を起こした場合であってもヒューズ４３が断線して過電流を遮断し、短絡不良を起こした発光ダイオード素子４２以外の発光ダイオード素子４２は、引続き発光することができる。すなわち、発光装置４１全体としては引続き動作することができる。したがって、発光装置４１の歩留りを向上させ、故障率を低減することができるのである。
【０１２０】
・第２実施の形態
図１９は、本実施の形態の発光装置における回路図である。
【０１２１】
図１９において、本実施の形態の発光装置５１は、発光ダイオード素子５２とヒューズ５３とが直列に接続されたヒューズ付き発光ダイオード素子５４を有している。さらに、複数のヒューズ付き発光ダイオード素子５４が並列に接続されて、並列構成単位５５を構成している。ここで、ヒューズ５３は、このヒューズ５３と直列に接続された発光ダイオード素子５２に、予め設定された設定電流を超える電流が流れると、電流を遮断する。また、並列構成単位５５は、複数が直列に接続されて、発光ダイオード素子回路５６を構成している。
【０１２２】
上記発光ダイオード素子回路５６には、第１の電源線５７および第２の電源線５８が接続されている。そして、電源５９から、第１の電源線５７および第２の電源線５８を通じて発光ダイオード素子回路５６に電流が供給される。
【０１２３】
本実施の形態における発光装置５１が上記第１実施の形態における発光装置１１と異なる点は、並列構成単位５５が複数個直列に接続されて発光ダイオード素子回路５６を構成している点である。
【０１２４】
上記構成によれば、上記第１実施の形態の場合と同様に、上記発光ダイオード素子５２の夫々には、上記設定電流を超える電流が流れた場合に電流を遮断するヒューズ５３が直列に接続されている。そのため、発光ダイオード素子５２が短絡不良を起こした場合であってもヒューズ５３が断線して過電流を遮断することができる。したがって、短絡不良を起こした発光ダイオード素子５２以外の発光ダイオード素子５２は、引続き発光することができる。すなわち、発光装置５１全体としては引続き動作することができるのである。したがって、発光装置５１の歩留りを向上させ、故障率を低減することができる。
【０１２５】
さらに、ｎ個の並列構成単位５５を直列に接続して発光ダイオード素子回路５６を構成した場合には、１つの並列構成単位５５によって発光ダイオード素子回路５６を構成した場合に比して、駆動電圧がｎ倍になるため、第１の電源線５７および第２の電源線５８を流れる電流は１/ｎになる。したがって、第１,第２の電源線５７,５８の発熱量を低減することができる。あるいは、第１,第２の電源線５７,５８を細くすることができる。
【０１２６】
・第３実施の形態
図２０は、本実施の形態の発光装置における回路図である。以下、図２０に従って、本実施の形態の発光装置６１について説明する。
【０１２７】
図２０において、本実施の形態の発光装置６１が上記第２実施の形態の発光装置５１と異なる点は、第１の電源線６２の電位を第２の電源線６３の電位よりも高電位にした場合に、順方向になるように配置された第１の発光ダイオード素子６４と、第２の電源線６３の電位を第１の電源線６２の電位よりも高電位とした場合に順方向になるように配置された第２の発光ダイオード素子６５との２つ発光ダイオード素子を設けた点である。また、発光ダイオード素子回路６６には、第１の電源線６２および第２の電源線６３を介して交流電源６７が接続されている点でも異なる。
【０１２８】
上記第１の発光ダイオード素子６４および第２の発光ダイオード素子６５の夫々には、ヒューズ６８が直列に接続されている。そして、第１の発光ダイオード素子６４とヒューズ６８とで第１のヒューズ付き発光ダイオード素子６９を構成し、第２の発光ダイオード素子６５とヒューズ６８とで第２のヒューズ付き発光ダイオード素子７０を構成する。さらに、複数のヒューズ付き発光ダイオード素子６９,７０が並列に接続されて、並列構成単位７１を構成している。
【０１２９】
上記発光ダイオード素子回路６６は１つの並列構成単位７１で構成されていてもよく、本実施の形態のように複数個の並列構成単位７１が直列に接続されてなっていてもよい。尚、複数個の並列構成単位７１が直列に接続されて発光ダイオード素子回路６６が構成されている場合には、第１,第２の電源線６２,６３の発熱量を低減することができる。あるいは、第１,第２の電源線６２,６３を細くすることができる。
【０１３０】
ところで、上記１つの並列構成単位７１には、第１のヒューズ付き発光ダイオード素子６９と第２のヒューズ付き発光ダイオード素子７０とが混在している。つまり、第１の発光ダイオード素子６４と第２の発光ダイオード素子６５とが混在している。このように、第１の発光ダイオード素子６４と第２の発光ダイオード素子６５とを混在させる方法は２つある。
【０１３１】
第１の方法は、上記第１実施の形態で説明した発光装置１１の形成方法において、基板２０上に配置した発光ダイオード素子１２の半導体シェル２３の一部を除去する工程(図１４)を変更するものである。以下、図１４を用いて説明する。図１４において、発光ダイオード素子１２の左右どちら側の半導体シェル２３を除去するかは、フォトレジスト３９のパターンによって任意に決めることができる。したがって、フォトレジスト３９のパターンを変更して、発光ダイオード素子１２における半導体シェル２３を除去する側が混在するように、つまり第１,第２の電源線６２,６３において半導体シェル２３に接続される電源線が混在するようにするのである。
【０１３２】
第２の方法は、上記第１実施の形態で説明した発光装置１１の形成方法において、図１０および図１３に示すように、発光ダイオード素子１２を基板２０上に配置する前に、図４に示すように、予め発光ダイオード素子１２における一方の側の発光層２２および半導体シェル２３を除去しておくのである。これは、例えば、図７に示すように、棒状の半導体コア２１,発光層２２および半導体シェル２３を形成する際に、シリコン酸化膜３６を厚く形成することによって得られる。その後、発光ダイオード素子１２を基板２０上に配置すれば、半導体シェル２３が形成されない領域(領域２１a)が第１,第２の電極６２,６３の何れの側に配置されるかは夫々５０％の確率となる。こうして、第１の発光ダイオード素子６４と第２の発光ダイオード素子６５とが、略同数ずつランダムに配置されることになる。
【０１３３】
尚、上記第２の方法において、予め上記シリコン酸化膜３６を厚く形成する場合は、例えば、半導体コア２１の長さを１０μｍとした場合には、シリコン酸化膜３６の厚さを２μｍとすることによって、予め２μｍの長さに亘って半導体コア２１を露出させることができる。
【０１３４】
上記本実施の形態の構成によれば、上記第１実施の形態の場合と同様に、上記第１の発光ダイオード素子６４および第２の発光ダイオード素子６５の夫々には、上記設定電流を超える電流が流れた場合に電流を遮断するヒューズ６８が直列に接続されている。そのため、第１,第２の発光ダイオード素子６４,６５が短絡不良を起こした場合であってもヒューズ６８が断線して過電流を遮断することができる。したがって、短絡不良を起こした第１,第２の発光ダイオード素子６４,６５以外の第１,第２の発光ダイオード素子６４,６５は、引続き発光することができる。すなわち、発光装置６１全体としては引続き動作することができるのである。したがって、発光装置６１の歩留りを向上させ、故障率を低減することができるのである。
【０１３５】
さらに、上記各並列構成単位７１を構成する発光ダイオード素子は、第１の電源線６２の電位を第２の電源線６３の電位よりも高電位とした場合に順方向になるように配置された第１の発光ダイオード素子６４と、第２の電源線６３の電位を第１の電源線６２の電位よりも高電位とした場合に順方向になるように配置された第２の発光ダイオード素子６５とが混在されている。したがって、発光ダイオード素子回路６６を交流駆動することが可能である。したがって、商用電源等の交流電源６７によって駆動する場合に、整流回路の付加を省略することができるのである。
【０１３６】
・第４実施の形態
本実施の形態は、上記第１実施の形態〜上記第３実施の形態における発光装置１１,４１,５１,６１の何れか一つを備えた照明装置に関する。
【０１３７】
図２１は、本実施の形態の照明装置における側面図である。図２２は、上記照明装置に内蔵される発光モジュールの側面図である。図２３は、上記発光モジュールの平面図である。以下、本照明装置の一例としてＬＥＤ電球を挙げて説明する。
【０１３８】
図２１〜図２３において、本ＬＥＤ電球８１は、正方形状の放熱板８３上に、第１実施の形態〜第３の実施の形態における発光装置１１,４１,５１,６１の何れか一つである発光装置８４が実装されて構成された、発光モジュール８２を内蔵している。また、ＬＥＤ電球８１は、外部のソケットに嵌めて商用電源に接続するための電源接続部である口金８５と、その口金８５に一端が接続されると共に、他端に向かって徐々に拡径する円錐形状の放熱部８６と、その放熱部８６の上記他端側を覆う透光部８７とを備えている。
【０１３９】
以上のごとく、本実施の形態のＬＥＤ電球８１は、上記第１実施の形態〜上記第３実施の形態における発光装置１１,４１,５１,６１の何れか一つを備えているので、故障率を低くすることができる。
【０１４０】
・第５実施の形態
本実施の形態は、上記第１実施の形態〜上記第３実施の形態における発光装置１１,４１,５１,６１の何れか一つを備えたバックライトに関する。
【０１４１】
図２４は、本実施の形態のバックライトにおける平面図である。
【０１４２】
図２４において、本バックライト９１は、放熱板の一例としての長方形状の支持基板９２上に、複数の発光装置９３を予め設定された設定間隔をあけて格子状に実装して構成されている。ここで、発光装置９３は、第１実施の形態〜第３の実施の形態における発光装置１１,４１,５１,６１の何れか一つを用いている。
【０１４３】
以上のごとく、本実施の形態のバックライト９１は、上記第１実施の形態〜上記第３実施の形態における発光装置１１,４１,５１,６１の何れか一つを備えているので、故障率を低くすることができる。
【０１４４】
・第６実施の形態
図２５は、本実施の形態の自発光ディスプレイにおける回路図である。図２６は、本自発光ディスプレイにおける１画素の概略の平面図である。図２７は、図２６におけるＣ‐Ｃ'矢視断面図である。
【０１４５】
本実施の形態の自発光ディスプレイ１０１はパッシブマトリクス方式のディスプレイであり、図２５に示すように、行アドレス線Ｘa1,Ｘa2,Ｘa3,Ｘa4と列アドレス線Ｙa1,Ｙa2,Ｙa3,Ｙa4との交差位置の夫々に、発光ダイオード素子１０２とヒューズ１０３とが直列に接続されて構成されたヒューズ付き発光ダイオード素子１０４が配置されて、画素を構成している。ここで、ヒューズ１０３は、このヒューズ１０３と直列に接続された発光ダイオード素子１０２に、予め設定された設定電流を超える電流が流れると、電流を遮断する。
【０１４６】
すなわち、同一の行アドレス線Ｘあるいは同一の列アドレス線Ｙに接続された複数のヒューズ付き発光ダイオード素子１０４に対して、上記行アドレス線Ｘあるいは上記列アドレス線Ｙは共通電源線として機能し、この共通電源線を通じて電流源(図示せず)から電流が供給される。
【０１４７】
ここで、上記発光ダイオード素子１０２が短絡不良を起こすと、ヒューズ１０３が存在しない場合には、少なくとも短絡不良を起こした発光ダイオード素子１０２と同じ行アドレス線Ｘあるいは同じ列アドレス線Ｙに接続されている全ての発光ダイオード素子１０２が発光不良を起こしてライン不良を生ずることになる。しかしながら、各画素に属する発光ダイオード素子１０２にはヒューズ１０３が直列に接続されているため、発光ダイオード素子１０２が短絡不良を起こした際にはヒューズ１０３が断線し、ライン不良を阻止することができるのである。
【０１４８】
上記各画素を構成するヒューズ付き発光ダイオード素子１０４は、通常のパッシブマトリクス方式のディスプレイの場合と同様に、特定の行アドレス線Ｘと特定の列ドレス線Ｙとを指定してパルス駆動される。
【０１４９】
図２５に示すように、上記各画素に唯１つのヒューズ付き発光ダイオード素子１０４を配置した場合には、本自発光ディスプレイ１０１はモノクロディスプレイとして機能することになる。また、上記各画素に、ＲＧＢの３原色あるいはＲＧＢＹの４原色に対応する３個あるいは４個のヒューズ付き発光ダイオード素子を規則的に配置した場合には、本自発光ディスプレイ１０１はカラーディスプレイとして機能することが可能になる。
【０１５０】
以上のごとく、本自発光ディスプレイ１０１においては、各画素を構成する発光ダイオード素子１０２の夫々に、上記設定電流を超える電流が流れた場合に電流を遮断するヒューズ１０３が直列に接続されている。そのため、ある画素に属する発光ダイオード素子１０２が短絡不良を起こした場合であっても接続されたヒューズ１０３が断線して過電流を遮断することができる。したがって、短絡不良を起こした発光ダイオード素子１０２が接続されている行アドレス線Ｘあるいは列アドレス線Ｙに接続されている他の画素に属する発光ダイオード素子１０２は引続き発光することができる。すなわち、一つの発光ダイオード素子１０２の短絡不良によってライン不良が生じてしまうことを防止することができる。したがって、自発光ディスプレイ１０１の歩留りを向上させ、故障率を低減することができるのである。
【０１５１】
以下、本実施の形態における自発光ディスプレイ１０１の好適な実施例を詳細に説明する。
【０１５２】
図２６および図２７に示すように、本実施の形態における自発光ディスプレイ１０１では、基板１０５上に、画素毎に発光ダイオード素子１０２が配置されている。
【０１５３】
上記発光ダイオード素子１０２は、上記第１実施の形態における図４と同様に、棒状の第１導電型の半導体コア１０６の周囲を、発光層と第２導電型の半導体シェル１０７とでこの順序で覆った構造を有している。棒状の半導体コア１０６の一端が、半導体シェル１０７から露出している。
【０１５４】
図２７に示すように、上記基板１０５上には２層の配線が形成されており、下層に位置する第１層配線の一部が行アドレス線１０９を構成し、上層に位置する第２層配線の一部が列アドレス線１０８を構成している。列アドレス線１０８あるいは行アドレス線１０９は、図２５に示すように同じ列あるいは同じ行に位置する画素によって共有されて、夫々のドライバ(図示せず)に接続されている。
【０１５５】
上記列アドレス線１０８は、上記第２層配線の他の一部で構成されると共に列アドレス線１０８から突出している第２層配線狭小部１１２、上記第２層配線と上記第１層配線とを接続するビア１１１、上記第１層配線の他の一部で構成されると共に行アドレス線１０９とは分離している第１層配線狭小部１１０、および、コンタクト孔１１３を介して、発光ダイオード素子１０２の半導体シェル１０７に接続されている。これに対し、行アドレス線１０９は、コンタクト孔１１４を介して、発光ダイオード素子１０２の半導体コア１０６に接続されている。
【０１５６】
上記第１層配線狭小部１１０,ビア１１１および第２層配線狭小部１１２はヒューズ１０３を構成しており、発光ダイオード素子１０２と直列に接続されている。こうして、上述したごとく、発光ダイオード素子１０２とヒューズ１０３とで、ヒューズ付き発光ダイオード素子１０４を構成しているのである。
【０１５７】
上記基板１０５上であって、発光ダイオード素子１０２が配置されている箇所には、図２７に示すように、第１の電極１１５および第２の電極１１６が形成されており、第１の電極１１５および第２の電極１１６は絶縁膜１１７によって覆われている。尚、この第１の電極１１５および第２の電極１１６は、発光ダイオード素子１０２を基板１０５上に配置する際に用いるものであって、発光ダイオード素子１０２が配置された後においては、電極や配線としては使用されるものではない。発光ダイオード素子１０２を基板１０５上に配置する方法は、上記第１実施の形態において図９〜図１３で説明した方法と同様である。
【０１５８】
上記第１層配線と基板１０５との間および上記第１層配線と発光ダイオード素子１０２との間には、透明な第１の層間絶縁膜１１８が形成されている。また、上記第１層配線と上記第２層配線との間には、透明な第２の層間絶縁膜１１９が形成されている。また、上記第２層配線上には、透明な保護膜１２０が形成されている。
【０１５９】
ここで、本自発光ディスプレイ１０１をカラーディスプレイとして機能させる場合は、例えば、青色用の発光ダイオード素子１０２および緑色用の発光ダイオード素子１０２としては、ＩnＧaＮの発光層とＧaＮの半導体シェルおよび半導体シェルとからなる発光ダイオード素子を用いる。さらに、赤色用の発光ダイオード素子１０２としては、ＧaＡsからなる発光ダイオード素子を用いる。
【０１６０】
上記基板１０５上に配置する発光ダイオード素子１０２の大きさは、その最大寸法が１００μｍ以下であることが好ましい。この大きさは、通常の発光ダイオードチップの寸法(数百μｍ×数百μｍ)よりも小さい。尚、発光ダイオード素子１０２の大きさが１００μｍ以下であることが好ましいことは、以下の理由による。
【０１６１】
第１の理由は、上記基板１０５上に複数の発光ダイオード素子１０２を配置して配線する場合に、ボンディングではなく通常の集積回路やＴＦＴ形成のプロセスを用いるのが容易なためである。このように、配線に集積回路やＴＦＴ形成のプロセスを用いることにより、上述のように配線の一部をヒューズ１０３とすることが可能となる。したがって、自発光ディスプレイ１０１の製造コストを低減することができるのである。
【０１６２】
第２の理由は、本自発光ディスプレイ１０１用の発光ダイオード素子１０２は、最大寸法が１００μｍ以下の微細なサイズで十分な輝度を得ることができ、微細な発光ダイオード素子１０２を用いることによって自発光ディスプレイ１０１における製造コストの低減を図ることができるためである。このことは、非常に多数の発光ダイオード素子１０２を必要とする自発光ディスプレイ１０１にとっては特に重要である。
【０１６３】
上記ヒューズ１０３の構造および動作原理は、上記第１実施の形態におけるヒューズ１３の場合と同様である。また、基板１０５、第１,第２の電極１１５,１１６、第１,第２の層間絶縁膜１１８,１１９、および、保護膜１２０の構造および動作原理も、上記第１実施の形態の場合と同様である。また、発光ダイオード素子１０２の形成方法、発光ダイオード素子１０２の基板１０５上への配置方法、および、基板１０５上での配線形成方法等も、上記第１実施の形態の場合と同様である。
【０１６４】
以上のごとく、本実施の形態の自発光ディスプレイ１０１は、複数の行アドレス線Ｘと複数の列アドレス線Ｙとの交差位置にマトリクス状に配置された各画素を、発光ダイオード素子１０２とヒューズ１０３とが直列に接続された複数のヒューズ付き発光ダイオード素子１０４で構成している。
【０１６５】
したがって、ある画素を構成する上記発光ダイオード素子１０２が短絡不良を起こしても、短絡不良を起こした発光ダイオード素子１０２に接続されたヒューズ１０３が断線して過電流を遮断することができる。その結果、短絡不良を起こした発光ダイオード素子１０２が属する画素と行アドレス線Ｘあるいは列アドレス線Ｙを共有する他の画素に属する発光ダイオード素子１０２は引続き発光することができ、一つの発光ダイオード素子１０２の短絡不良によってライン不良が生じてしまうことを防止することができる。したがって、自発光ディスプレイ１０１の歩留りを向上させ、故障率を低減することができるのである。
【０１６６】
さらに、上記基板１０５上に複数の発光ダイオード素子１０２を配置し、さらに、複数の発光ダイオード素子１０２を接続する配線を形成し、この配線の一部でヒューズ１０３を構成している。したがって、基板１０５上に形成された上記配線は、複数の発光ダイオード素子１０２を接続する役割と、発光ダイオード素子１０２に直列に接続されたヒューズ１０３の役割とを、兼ねることができる。その結果、別途ヒューズ１０３を形成するための工程を追加する必要がなく、自発光ディスプレイ１０１の製造コストを低減することができるのである。
【０１６７】
さらに、上記発光ダイオード素子１０２の最大寸法を１００μｍ以下としている。このように、発光ダイオード素子１０２の最大寸法を１００μｍ以下とすることによって、基板１０５上に複数の発光ダイオード素子１０２を配置して配線する場合に、集積回路やＴＦＴ形成のプロセスを用いることができる。したがって、上記配線の一部をヒューズ１０３とすることが可能になり、非常に多数の発光ダイオード素子１０２を必要とする自発光ディスプレイ１０１の製造コストを低減することができる。
【０１６８】
（変形例）
図２８は、本実施の形態の自発光ディスプレイにおける変形例を示す回路図である。
【０１６９】
図２８において、本自発光ディスプレイ１２１は、パッシブマトリクス方式のディスプレイであり、図２８に示すように、行アドレス線Ｘb1と列アドレス線Ｙb1との交差位置には、発光ダイオード素子１２２とヒューズ１２３とが直列に接続されてなる複数のヒューズ付き発光ダイオード素子１２４が配置されて１画素を構成している。ここで、ヒューズ１２３は、このヒューズ１２３と直列に接続された発光ダイオード素子１２２に、予め設定された設定電流を超える電流が流れると、電流を遮断する。尚、図２８では、表示を簡単にするために１画素のみの回路を示している。
【０１７０】
本変形例の自発光ディスプレイ１２１が上記自発光ディスプレイ１０１と異なるのは、各画素において、複数のヒューズ付き発光ダイオード素子１２４が並列に接続されている点である。
【０１７１】
以上の構成によれば、各画素を構成する発光ダイオード素子１２２の夫々には、上記設定電流を超えた場合に電流を遮断するヒューズ１２３が直列に接続されている。そのために、ある画素に属する発光ダイオード素子１２２が短絡不良を起こした場合であってもヒューズ１２３が断線して過電流を遮断し、他の画素に属する発光ダイオード素子１２２は引続き発光することができる。したがって、発光ダイオード素子１２２の短絡不良に起因するライン不良を防止することができる。
【０１７２】
さらに、短絡不良を起こした発光ダイオード素子１２２が属する画素内においても、短絡不良を起こした発光ダイオード素子１２２以外の発光ダイオード素子１２２は、引続き発光することができる。すなわち、発光ダイオード素子１２２の短絡不良に起因するライン不良のみならず画素不良も防止することができる。
【０１７３】
したがって、本変形例によれば、上記自発光ディスプレイ１２１の歩留りをさらに向上させ、故障率をさらに低減することができるのである。
【０１７４】
尚、上記各画素を構成するヒューズ付き発光ダイオード素子１２４の並列数は、５以上且つ２０以下にするのが好ましい。上記並列数が５を下回る場合には、発光ダイオード素子１２２が１つ短絡不良を起こしたときの該当画素の輝度変化が大きくなり、上記並列数が２０を超える場合には、発光ダイオード素子１２２数を増加したことによるコスト増が大きくなるためである。
【０１７５】
・第７実施の形態
図２９は、本実施の形態の自発光ディスプレイにおける回路図である。図３０は、本自発光ディスプレイにおける１画素の概略の平面図である。図３１は、図３０におけるＤ‐Ｄ'矢視断面図である。図３２は、図３０におけるＥ‐Ｅ'矢視断面図である。図３３は、図３０におけるＦ‐Ｆ'矢視断面図である。
【０１７６】
本実施の形態の自発光ディスプレイ１３１はアクティブマトリクス方式のディスプレイであり、図２９に示すように、行アドレス線Ｘc1,Ｘc2と列アドレス線Ｙc1,Ｙc2との交差位置の夫々に、発光ダイオード素子１３２とヒューズ１３３とが直列に接続されて構成されたヒューズ付き発光ダイオード素子１３４が、トランジスタＴ１,Ｔ２およびキャパシタＣと共に配置されて、画素を構成している。また、列方向に、各画素の列に対応して電源線ＶＳ1,ＶＳ2が配列されている。ここで、ヒューズ１３３は、このヒューズ１３３と直列に接続された発光ダイオード素子１３２に、予め設定された設定電流を超える電流が流れると、電流を遮断する。
【０１７７】
上記行アドレス線Ｘc1,Ｘc2に選択電圧パルスが供給され、列アドレス線Ｙc1,Ｙc2にデータ信号が送出される。そして、上記選択電圧パルスがトランジスタＴ１のゲートに入力されてトランジスタＴ１がオンすると、上記データ信号は、トランジスタＴ１のソースからドレインに伝達されてキャパシタＣに電圧として記憶される。トランジスタＴ２は発光ダイオード素子１３２の駆動用トランジスタである。
【０１７８】
上記発光ダイオード素子１３２は、上記トランジスタＴ２および電源線ＶＳ1を介して電源Ｖs(図示せず)に接続されている。したがって、トランジスタＴ１からのデータ信号でトランジスタＴ２がオンすることによって、発光ダイオード素子１３２は電源Ｖsによって駆動される。そして、電源Ｖsからヒューズ付き発光ダイオード素子１３４に流れた電流は、さらに共通の接地電極に流れる。
【０１７９】
すなわち、上記各画素のヒューズ付き発光ダイオード素子１３４の一端は、トランジスタＴ２および電源線ＶＳ1,ＶＳ2を介して共通の電源線(図示せず)に接続される一方、他端は、共通の接地電極(共通の電源線)に接続されている。換言すれば、全てのヒューズ付き発光ダイオード素子１３４は、共通の電源線に接続されて電源Ｖsから電流の供給を受けているのである。
【０１８０】
ここで、上記発光ダイオード素子１３２が短絡不良を起こすと、ヒューズ１３３が存在しない場合には、他の発光ダイオード素子１３２が発光不良を起こして致命的な不良を生ずることになる。しかしながら、各画素に属する発光ダイオード素子１３２にはヒューズ１３３が直列に接続されているため、発光ダイオード素子１３２が短絡不良を起こした際にはヒューズ１３３が断線し、致命的な不良を阻止することができるのである。
【０１８１】
図２９に示すように、上記各画素に唯１つのヒューズ付き発光ダイオード素子１３４を配置した場合には、本自発光ディスプレイ１３１はモノクロディスプレイとして機能することになる。また、上記各画素に、ＲＧＢの３原色あるいはＲＧＢＹの４原色に対応する３個あるいは４個のヒューズ付き発光ダイオード素子を規則的に配置した場合には、本自発光ディスプレイ１３１はカラーディスプレイとして機能することが可能になる。
【０１８２】
以上のごとく、本自発光ディスプレイ１３１においては、各画素を構成する発光ダイオード素子１３２の夫々に、上記設定電流を超える電流が流れた場合に電流を遮断するヒューズ１３３が直列に接続されている。そのため、ある画素に属する発光ダイオード素子１３２が短絡不良を起こした場合であっても接続されたヒューズ１３３が断線して過電流を遮断することができる。したがって、他の画素に属する発光ダイオード素子１３２は引続き発光することができる。すなわち、一つの発光ダイオード素子１３２の短絡不良によって深刻な不良を起こすことを防止することができる。したがって、自発光ディスプレイ１３１の歩留りを向上させ、故障率を低減することができるのである。
【０１８３】
以下、本実施の形態における自発光ディスプレイ１３１の好適な実施例を詳細に説明する。
【０１８４】
図３０〜図３３に示すように、本実施の形態の自発光ディスプレイ１３１では、基板１３５上に、画素毎に発光ダイオード素子１３２が配置されている。
【０１８５】
上記発光ダイオード素子１３２は、上記第１実施の形態における図４と同様に、棒状の第１導電型の半導体コア１３６の周囲を、発光層と第２導電型の半導体シェル１３７とでこの順序で覆った構造を有している。そして、棒状の半導体コア１３６の一端が、半導体シェル１３７から露出している。
【０１８６】
図３１および図３２に示すように、上記基板１３５上には、最下層から最上層に向かって順に第１層配線,第２層配線,第３層配線および第４層配線の４層の配線が形成されている。
【０１８７】
上記第１層配線は、金属膜からなり、行アドレス線１３８、トランジスタＴ１,Ｔ２のゲート電極、キャパシタＣのパッド電極１３９、トランジスタＴ１のドレイン電極からトランジスタＴ２のゲート電極への配線の一部となるパッド電極１４０、および、ヒューズ１３３の一部となる第１層配線狭小部１４１を構成している。
【０１８８】
上記第２層配線は、多結晶シリコン膜からなり、列アドレス線１４２、電源線１４３、キャパシタＣの対向電極１４４、トランジスタＴ１のソース電極,チャネル領域１４５,ドレイン電極、および、トランジスタＴ２のソース電極,チャネル領域１４６,ドレイン電極を構成している。尚、多結晶シリコンからなる上記第２層配線は、配線または電極として用いられる領域においては、ｎ型の不純物を１０20ｃｍ-3程度ドープしている。これに対して、トランジスタＴ１のチャネル領域１４５およびトランジスタＴ２のチャネル領域１４６として用いられる領域においては無ドープである。
【０１８９】
上記第３層配線は、金属膜からなり、ヒューズ１３３の一部となる第３層配線狭小部１４７を構成している。
【０１９０】
上記第４層配線は、透明のＩＴＯ(Indium Tin Oxide)膜からなり、共通の接地電極１４８を構成している。
【０１９１】
上記列アドレス線１４２は、トランジスタＴ１およびコンタクト孔１４９を介してトランジスタＴ２のゲート電極に接続されている。さらに、列アドレス線１４２は、トランジスタＴ１を介して、キャパシタＣの一方の電極(対向電極１４４)に接続されている。キャパシタＣの上記一方の電極と対向する他方の電極(パッド電極１３９)は、コンタクト孔１５０を介して、共通の接地電極１４８に接続されている。
【０１９２】
上記第１層配線狭小部１４１,ビア１５１および第３層配線狭小部１４７はヒューズ１３３を構成しており、発光ダイオード素子１３２と直列に接続されている。そして、発光ダイオード素子１３２とヒューズ１３３とで、ヒューズ付き発光ダイオード素子１３４を構成している。
【０１９３】
上記電源線１４３は、トランジスタＴ２およびコンタクト孔１５２を介して、発光ダイオード素子１３２の半導体シェル１３７に接続されている。ヒューズ１３３の一端は、発光ダイオード素子１３２の半導体コア１３６に接続されており、他端はコンタクト孔１５３を介して共通の接地電極１４８に接続されている。
【０１９４】
上記基板１３５上であって、発光ダイオード素子１３２が配置されている箇所には、第１の電極１５４および第２の電極１５５が形成されており、第１の電極１５４および第２の電極１５５は絶縁膜１５６によって覆われている。尚、この第１の電極１５４および第２の電極１５５は、発光ダイオード素子１３２を基板１３５上に配置する際に用いるものであって、発光ダイオード素子１３２が配置された後においては、電極や配線として使用されるものではない。発光ダイオード素子１３２を基板１３５上に配置する方法は、上記第１実施の形態において図９〜図１３で説明した方法と同様である。
【０１９５】
上記第２層配線と基板１３５との間、上記第２層配線と上記第１層配線との間、上記第２層配線と発光ダイオード素子１３２との間には、透明な第１の層間絶縁膜１５７が形成されている。また、上記第３層配線と上記第２層配線との間には、透明な第２の層間絶縁膜１５８が形成されている。また、上記第４層配線と上記第３層配線との間には、透明な第３の層間絶縁膜１５９が形成されている。
【０１９６】
上記ヒューズ１３３の構造および動作原理は、上記第１実施の形態におけるヒューズ１３の場合と同様である。また、基板１３５、第１,第２の電極１５４,１５５、第１,第２層間絶縁膜１５７,１５８の構造および動作原理も、上記第１実施の形態の場合と同様である。また、発光ダイオード素子１３２の形成方法および発光ダイオード素子１３２の基板１３５上への配置方法も、上記第１実施の形態の場合と同様である。また、基板１３５上での配線形成方法は、配線が４層である点において上記第６実施の形態の場合とは異なるが、通常のＴＦＴプロセスおよびＩＣプロセスを用いて行うことができる。
【０１９７】
以上のごとく、本実施の形態の自発光ディスプレイ１３１は、複数の行アドレス線Ｘcと複数の列アドレス線Ｙcとの交差位置にマトリクス状に配置された各画素を、発光ダイオード素子１３２とヒューズ１３３とが直列に接続されたヒューズ付き発光ダイオード素子１３４を含んで構成している。
【０１９８】
したがって、ある画素を構成する上記発光ダイオード素子１３２が短絡不良を起こしても、短絡不良を起こした発光ダイオード素子１３２に接続されたヒューズ１３３が断線して過電流を遮断することができる。その結果、短絡不良を起こした発光ダイオード素子１３２が属する画素とは異なる他の画素に属する発光ダイオード素子１３２は引続き発光することができ、一つの発光ダイオード素子１３２の短絡不良によって致命的な不良が生じてしまうことを防止することができる。したがって、自発光ディスプレイ１３１の歩留りを向上させ、故障率を低減することができるのである。
【０１９９】
さらに、上記基板１３５上に複数の発光ダイオード素子１３２を配置し、さらに、複数の発光ダイオード素子１３２を接続する配線を形成し、この配線の一部でヒューズ１３３を構成している。したがって、基板１３５上に形成された上記配線は、複数の発光ダイオード素子１３２を接続する役割と、発光ダイオード素子１３２に直列に接続されたヒューズ１３３の役割とを、兼ねることができる。その結果、別途ヒューズ１３３を形成するための工程を追加する必要がなく、自発光ディスプレイ１３１の製造コストを低減することができるのである。
【０２００】
さらに、上記発光ダイオード素子１３２の最大寸法を１００μｍ以下とすることによって、基板１３５上に複数の発光ダイオード素子１３２を配置して配線する場合に、集積回路やＴＦＴ形成のプロセスを用いることができる。したがって、上記配線の一部をヒューズ１３３とすることが可能になり、非常に多数の発光ダイオード素子１３２を必要とする自発光ディスプレイ１３１の製造コストを低減することができる。
【０２０１】
尚、本実施の形態の場合にも、上記第６実施の形態の変形例(図２８)の場合のように、各画素を、並列に接続された複数のヒューズ付き発光ダイオード素子を含んで構成することも可能である。
【符号の説明】
【０２０２】
１１,４１,５１,６１,８４,９３…発光装置、
１２,４２,５２,６４,６５,１０２,１２２,１３２…発光ダイオード素子、
１３,４３,５３,６８,１０３,１２３,１３３…ヒューズ、
１４,４４,５４,６９,７０,１０４,１２４,１３４…ヒューズ付き発光ダイオード素子、
１５,５５,７１…並列構成単位、
１６,４５,５６,６６…発光ダイオード素子回路、
１７,１８,４６,５７,５８,６２,６３,１４３…電源線、
１９,４７,５９…電源、
２０,１０５,１３５…基板、
２１,１０６,１３６…半導体コア、
２２…発光層、
２３,１０７,１３７…半導体シェル、
２４,１１０,１４１…第１層配線狭小部、
２５,１１１,１５１…ビア、
２６,１１２…第２層配線狭小部、
２７,２８,１１３,１１４,１４９,１５０,１５２,１５３…コンタクト孔、
２９,３０,１１５,１１６,１５４,１５５…電極、
３１,１１７,１５６…絶縁膜、
３２,３３,１１８,１１９,１５７,１５８,１５９…層間絶縁膜、
３４,１２０…保護膜、
３５…サファイア基板、
３６…シリコン酸化膜、
３７…金属触媒粒、
３８…イソプロピルアルコール(ＩＰＡ)、
４８…制御回路、
６７…交流電源、
８１…ＬＥＤ電球、
８２…発光モジュール、
９１…バックライト、
９２…支持基板、
１０１,１２１,１３１…自発光ディスプレイ、
１０８,１４２…列アドレス線、
１０９,１３８…行アドレス線、
１３９…キャパシタのパッド電極、
１４０…パッド電極、
１４４…キャパシタの対向電極、
１４５,１４６…チャネル領域、
１４７…第３層配線狭小部、
１４８…接地電極、
Ｔ１,Ｔ２…トランジスタ、
Ｃ…キャパシタ。
【図１】
2013004792.tif 000003
【図２】
2013004792.tif 000004
【図３】
2013004792.tif 000005
【図４】
2013004792.tif 000006
【図５】
2013004792.tif 000007
【図６】
2013004792.tif 000008
【図７】
2013004792.tif 000009
【図８】
2013004792.tif 000010
【図９】
2013004792.tif 000011
【図１０】
2013004792.tif 000012
【図１１】
2013004792.tif 000013
【図１２】
2013004792.tif 000014
【図１３】
2013004792.tif 000015
【図１４】
2013004792.tif 000016
【図１５】
2013004792.tif 000017
【図１６】
2013004792.tif 000018
【図１７】
2013004792.tif 000019
【図１８】
2013004792.tif 000020
【図１９】
2013004792.tif 000021
【図２０】
2013004792.tif 000022
【図２１】
2013004792.tif 000023
【図２２】
2013004792.tif 000024
【図２３】
2013004792.tif 000025
【図２４】
2013004792.tif 000026
【図２５】
2013004792.tif 000027
【図２６】
2013004792.tif 000028
【図２７】
2013004792.tif 000029
【図２８】
2013004792.tif 000030
【図２９】
2013004792.tif 000031
【図３０】
2013004792.tif 000032
【図３１】
2013004792.tif 000033
【図３２】
2013004792.tif 000034
【図３３】
2013004792.tif 000035
【図３４】
2013004792.tif 000036