(57)【要約】【課題】相変化膜の加熱効率が良好で、微細化に適した構造を有する半導体装置およびその製造方法を提供する。【解決手段】実施形態によれば、半導体装置は、半導体基板と、前記半導体基板上に形成され、プラグホールを有する層間絶縁膜とを備える。さらに、前記装置は、前記プラグホール内に形成されたプラグ層と、前記プラグホール内において前記プラグ層上に形成されたヒーター層と、前記プラグホール内において前記ヒーター層上に形成された相変化膜とを備える。さらに、前記装置は、前記相変化膜および前記層間絶縁膜上に形成された配線層を備える。【選択図】図１
2013232480.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成され、プラグホールを有する層間絶縁膜と、
前記プラグホール内に形成されたプラグ層と、
前記プラグホール内において前記プラグ層上に形成されたヒーター層と、
前記プラグホール内において前記ヒーター層上に形成された相変化膜と、
前記相変化膜および前記層間絶縁膜上に形成された配線層と、
前記プラグ層よりも上方において前記プラグホールの側面に形成された絶縁膜とを備え、
前記ヒーター層および前記相変化膜は、前記プラグホール内に前記絶縁膜を介して形成されており、
前記相変化膜の下面は、前記ヒーター層の上面に接しており、
前記相変化膜の側面は、前記絶縁膜に接しており、
前記絶縁膜の熱伝導率は、前記層間絶縁膜の熱伝導率以下である、
半導体装置。
【請求項２】
半導体基板と、
前記半導体基板上に形成され、プラグホールを有する層間絶縁膜と、
前記プラグホール内に形成されたプラグ層と、
前記プラグホール内において前記プラグ層上に形成されたヒーター層と、
前記プラグホール内において前記ヒーター層上に形成された相変化膜と、
前記相変化膜および前記層間絶縁膜上に形成された配線層と、
を備える半導体装置。
【請求項３】
前記相変化膜の下面は、前記ヒーター層の上面に接しており、
前記相変化膜の側面は、前記プラグホールの側面に接している、
請求項２に記載の半導体装置。
【請求項４】
さらに、前記プラグ層よりも上方において前記プラグホールの側面に形成された絶縁膜を備え、
前記ヒーター層および前記相変化膜は、前記プラグホール内に前記絶縁膜を介して形成されている、請求項２に記載の半導体装置。
【請求項５】
前記相変化膜の下面は、前記ヒーター層の上面に接しており、
前記相変化膜の側面は、前記絶縁膜に接している、
請求項４に記載の半導体装置。
【請求項６】
前記絶縁膜の熱伝導率は、前記層間絶縁膜の熱伝導率以下である、請求項４または５に記載の半導体装置。
【請求項７】
前記ヒーター層の下面の面積は、前記プラグ層の上面の面積よりも小さい、請求項２または４に記載の半導体装置。
【請求項８】
前記ヒーター層は、前記プラグ層の上面と前記相変化膜の下面との間と、前記プラグホールの側面と前記相変化膜の側面との間に介在している、請求項２または４に記載の半導体装置。
【請求項９】
半導体基板上に層間絶縁膜を形成し、
前記層間絶縁膜にプラグホールを形成し、
前記プラグホール内にプラグ層を形成し、
前記プラグホール内において前記プラグ層上にヒーター層を形成し、
前記プラグホール内において前記ヒーター層上に相変化膜を形成し、
前記相変化膜および前記層間絶縁膜上に配線層を形成する、
ことを含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、相変化膜を用いた半導体メモリであるＰＲＡＭ（Phase Change Random Access Memory）の研究開発が精力的に進められている。一般に、ＰＲＡＭ素子は、コンタクトプラグ上に順に積層されたヒーター層および相変化膜を備えており、相変化膜に情報を記憶することができる。しかしながら、ＰＲＡＭでは、相変化膜の面積がコンタクトプラグの面積よりも広く設定されるため、相変化膜の記憶情報のリセット動作の際の加熱効率が悪く消費電力が高いことが問題となる。また、コンタクトホールを形成するためのリソグラフィと、相変化膜を形成するためのリソグラフィが別々に行われるため、メモリの微細化が進行すると、コンタクトプラグとＰＲＡＭ素子との位置ずれが問題となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００８−５３０７９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
相変化膜の加熱効率が良好で、微細化に適した構造を有する半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態によれば、半導体装置は、半導体基板と、前記半導体基板上に形成され、プラグホールを有する層間絶縁膜とを備える。さらに、前記装置は、前記プラグホール内に形成されたプラグ層と、前記プラグホール内において前記プラグ層上に形成されたヒーター層と、前記プラグホール内において前記ヒーター層上に形成された相変化膜とを備える。さらに、前記装置は、前記相変化膜および前記層間絶縁膜上に形成された配線層を備える。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態の半導体装置の構造を示す断面図である。
【図２】第１実施形態の半導体装置の製造方法を示す断面図(1/3)である。
【図３】第１実施形態の半導体装置の製造方法を示す断面図(2/3)である。
【図４】第１実施形態の半導体装置の製造方法を示す断面図(3/3)である。
【図５】第１実施形態の半導体装置のヒーター層の形成方法を示す断面図である。
【図６】第２実施形態の半導体装置の構造を示す断面図である。
【図７】第２実施形態の半導体装置の製造方法を示す断面図(1/2)である。
【図８】第２実施形態の半導体装置の製造方法を示す断面図(2/2)である。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態を、図面を参照して説明する。
【０００８】
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す断面図である。図１は、ＰＲＡＭを構成するＰＲＡＭ素子の断面を示している。
【０００９】
図１の半導体装置は、半導体基板１と、層間絶縁膜２と、プラグホールの例であるコンタクトホール３と、プラグ層の例であるコンタクトプラグ４と、ヒーター層５と、相変化膜６と、配線層７と、層間絶縁膜８とを備えている。
【００１０】
半導体基板１は、例えばシリコン基板である。図１には、半導体基板１の主面に平行なＸ方向およびＹ方向と、半導体基板１の主面に垂直なＺ方向が示されている。Ｘ方向とＹ方向は、互いに垂直である。
【００１１】
層間絶縁膜２は、半導体基板１上に形成され、コンタクトホール３を有している。層間絶縁膜２は、例えばシリコン酸化膜である。
【００１２】
コンタクトプラグ４と、ヒーター層５と、相変化膜６は、コンタクトホール３内に順に積層されている。
【００１３】
コンタクトプラグ４は、コンタクトホール３内の半導体基板１上に形成されている。ただし、コンタクトプラグ４の上面の高さは、層間絶縁膜２の上面の高さよりも低く設定されており、その結果、コンタクトホール３内には、コンタクトプラグ４に加えて、ヒーター層５と相変化膜６が埋め込まれている。コンタクトプラグ４は、例えばＷ（タングステン）プラグ、Ｃｕ（銅）プラグ、またはポリシリコンプラグである。
【００１４】
ヒーター層５は、ジュール熱を発生して相変化膜６を加熱する層である。ヒーター層５は、例えばＴｉＮ（窒化チタン）膜またはＴａＮ（窒化タンタル）膜である。
【００１５】
相変化膜６は、結晶とアモルファスとの間の相変化を利用して情報を記憶させるための膜である。相変化膜６は、高温で加熱して融解させてから冷却することでアモルファスに変化し、低温で加熱してから徐冷することで結晶に変化する。相変化膜６は、例えばＧｅＳｂＴｅ膜などのカルコゲナイド膜である。
【００１６】
なお、ヒーター層５と相変化膜６の材料は、ヒーター層５の融点が、相変化膜６の融点よりも高くなるように選択する。理由は、ヒーター層５のジュール熱で相変化膜６をアモルファスに変化させる際に、ヒーター層５が融解されない必要があるからである。なお、ＴｉＮやＴａＮの融点は約３０００℃、ＧｅＳｂＴｅの融点は約６２０℃である。
【００１７】
また、本実施形態のヒーター層５は、後述するようにスパッタリングにより形成されるため、コンタクトプラグ４の上面には形成されるが、コンタクトホール３の側面には形成されない。よって、相変化膜６の下面は、ヒーター層５の上面に接しており、相変化膜６の側面は、コンタクトホール３の側面に接している。
【００１８】
配線層７は、相変化膜６および層間絶縁膜２上に形成されている。配線層７は、例えばＡｌ（アルミニウム）層、Ｃｕ（銅）層、またはＷ（タングステン）層である。
【００１９】
層間絶縁膜８は、層間絶縁膜２上に配線層７を覆うように形成されている。層間絶縁膜８は、例えばシリコン酸化膜である。
【００２０】
以上のように、本実施形態では、相変化膜６がコンタクトホール３内に埋め込まれている。よって、本実施形態では、相変化膜６の面積がコンタクトプラグ４の面積とほぼ同じ広さに設定されるため、相変化膜６の記憶情報のリセット動作の際の加熱効率を向上させ消費電力を削減することができる。また、相変化膜６が形成される位置がコンタクトホール３の位置に応じて自己整合的に定まるため、メモリの微細化が進行しても、コンタクトプラグとＰＲＡＭ素子との位置ずれを抑制することができる。
【００２１】
（１）第１実施形態の半導体装置の製造方法
次に、図２〜図４を参照し、第１実施形態の半導体装置の製造方法を説明する。
【００２２】
図２〜図４は、第１実施形態の半導体装置の製造方法を示す断面図である。
【００２３】
まず、図２(ａ)に示すように、半導体基板１上に層間絶縁膜２を形成する。次に、図２(ｂ)に示すように、リソグラフィとエッチングにより、層間絶縁膜２にコンタクトホール３を形成する。次に、図２(ｃ)に示すように、コンタクトホール３内にコンタクトプラグ４を形成する。
【００２４】
図２(ｃ)では、コンタクトプラグ４の上面の高さが、層間絶縁膜２の上面の高さと等しいことに留意されたい。このコンタクトプラグ４は例えば、半導体基板１上の全面にコンタクトプラグ４の材料を形成し、この材料の表面をＣＭＰ（化学機械研磨）で平坦化することで形成可能である。
【００２５】
次に、図３(ａ)に示すように、ウェットエッチングまたはドライエッチングによりコンタクトプラグ４をリセスする。その結果、コンタクトプラグ４の上面の高さが層間絶縁膜２の上面の高さよりも低くなり、コンタクトプラグ４上に穴９が形成される。
【００２６】
次に、図３(ｂ)に示すように、ヒーター層５を形成する。本実施形態では、ヒーター層５をスパッタリングにより形成するため、ヒーター層５が、層間絶縁膜２とコンタクトプラグ４の上面のみに形成され、コンタクトホール３の側面には形成されない。
【００２７】
次に、図３(ｃ)に示すように、半導体基板１上の全面に相変化膜６の材料を形成する。次に、図４(ａ)に示すように、この材料の表面をＣＭＰで平坦化する。その結果、穴９の内部にヒーター層５と相変化膜６が順に埋め込まれた構造が実現される。図４(ａ)では、相変化膜６の上面の高さが、層間絶縁膜２の上面の高さと等しいことに留意されたい。
【００２８】
次に、図４(ｂ)に示すように、半導体基板１上の全面に配線層７の材料を形成する。次に、図４(ｃ)に示すように、リソグラフィとエッチングによりこの材料を加工する。その結果、相変化膜６および層間絶縁膜２上に配線層７が形成される。
【００２９】
なお、配線層７は、ダマシン法で形成してもよい。この場合、図４(ｂ)と図４(ｃ)の工程では、半導体基板１上の全面に層間絶縁膜を形成し、リソグラフィとエッチングにより層間絶縁膜に配線溝を形成し、配線溝内に配線層７を形成する。なお、配線溝は、相変化膜６の上面が露出する位置に形成する。
【００３０】
その後、本実施形態では、種々の層間絶縁膜、ビアプラグ、配線層等を形成する。こうして、図１の半導体装置が製造される。
【００３１】
（２）ヒーター層５の形成方法
次に、図５を参照し、ヒーター層５の形成方法について詳細に説明する。
【００３２】
図５は、第１実施形態の半導体装置のヒーター層５の形成方法を示す断面図である。
【００３３】
上述のように、図３(ｂ)の工程では、ヒーター層５をスパッタリングにより形成するため、ヒーター層５が、層間絶縁膜２とコンタクトプラグ４の上面のみに形成される。しかしながら、コンタクトホール３の側面が傾斜していると、コンタクトホール３の側面にも薄いヒーター層５が形成される（図５(ａ)を参照）。
【００３４】
この薄いヒーター層５は、図３(ｃ)の工程の前に除去することが望ましい（図５(ｂ)を参照）。理由は、ヒーター層５の抵抗が下がることで、ヒーター層５から発生するジュール熱が減少してしまうからである。薄いヒーター層５は例えば、ヒーター層５全体をウェットエッチングで薄膜化することで除去可能である。図５(ｂ)は、薄いヒーター層５が除去されると共に、その他のヒーター層５が薄くなって残った様子を示している。
【００３５】
なお、コンタクトホール３の側面のヒーター層５は、例えばその膜厚が十分に薄い場合などには、除去しなくてもよい。この場合、ヒーター層５は、コンタクトプラグ４の上面と相変化膜６の下面との間と、コンタクトホール３の側面と相変化膜６の側面との間に介在することとなる。
【００３６】
（３）第１実施形態の効果
最後に、第１実施形態の効果について説明する。
【００３７】
以上のように、本実施形態では、相変化膜６をコンタクトホール３内に埋め込む。具体的には、コンタクトプラグ４、ヒーター層５、および相変化膜６をコンタクトホール３内に順に積層する。
【００３８】
よって、本実施形態では、相変化膜６の面積がコンタクトプラグ４の面積とほぼ同じ広さに設定されるため、相変化膜６の記憶情報のリセット動作の際の加熱効率を向上させ消費電力を削減することができる。また、本実施形態では、相変化膜６が形成される位置がコンタクトホール３の位置に応じて自己整合的に定まるため、メモリの微細化が進行しても、コンタクトプラグとＰＲＡＭ素子との位置ずれを抑制することができる。
【００３９】
このように、本実施形態によれば、相変化膜６の加熱効率が良好で、微細化に適した構造を有する半導体装置およびその製造方法を提供することが可能となる。
【００４０】
なお、本実施形態のコンタクトホール３とコンタクトプラグ４は、ビアホールとビアプラグに置き換えてもよい。すなわち、本実施形態のＰＲＡＭ素子は、ビアホール内に形成してもよい。この場合、ビアプラグは、バリアメタル層とプラグ材料層とを含んでいてもよい。これらバリアメタル層とプラグ材料層も、本開示のプラグ層の例である。
【００４１】
また、ヒーター層５の材料は、ＴｉＮやＴａＮ以外でもよい。また、ヒーター層５は、本実施形態では単一の材料で形成されているが、二種類以上の材料で形成してもよい。ただし、ヒーター層５は、ジュール熱の発生量が多いことが望ましいため、電気抵抗率の高い材料で形成することが望ましい。また、相変化膜６の材料は、相変化を起こすことが可能な材料であれば、ＧｅＳｂＴｅ以外でもよい。
【００４２】
（第２実施形態）
図６は、第２実施形態の半導体装置の構造を示す断面図である。
【００４３】
図６の半導体装置は、図１に示す構成要素に加えて、絶縁膜１０を備えている。絶縁膜１０は、コンタクトプラグ４よりも上方において、コンタクトホール３の側面に形成されている。
【００４４】
その結果、ヒーター層５と相変化膜６は、コンタクトホール３内に絶縁膜１０を介して形成されている。よって、ヒーター層５の下面の面積は、コンタクトプラグ４の上面の面積よりも小さくなっている。さらに、相変化膜６の下面は、ヒーター層５の上面に接し、相変化膜６の側面は、絶縁膜１０に接している。
【００４５】
本実施形態によれば、ヒーター層５と相変化膜６を第１実施形態よりも小型化することが可能となる。その結果、相変化に要する熱量を低減できるため、リセット動作の際の消費電力をさらに削減することができる。
【００４６】
また、本実施形態によれば、コンタクトプラグ４の面積を縮小せずに、ヒーター層５と相変化膜６を小型化することが可能となる。よって、本実施形態によれば、コンタクトプラグ４の面積の下限値を下回る面積のヒーター層５と相変化膜６を実現することも可能となる。
【００４７】
また、本実施形態によれば、絶縁膜１０の膜厚を調整することで、ＰＲＡＭ素子の寸法を調整することが可能となる。よって、本実施形態によれば、リソグラフィ限界を超える微細なＰＲＡＭ素子を形成することも可能となる。
【００４８】
なお、絶縁膜１０の熱伝導率は、できるだけ小さな値であることが望ましい。理由は、絶縁膜１０の熱伝導率が大きいと、ジュール熱が絶縁膜１０へと逃げて、リセット動作の際の加熱効率が低下するからである。
【００４９】
本実施形態では、絶縁膜１０の熱伝導率は、層間絶縁膜２の熱伝導率以下とする。これには、ジュール熱を第１実施形態に比べて逃げにくくする効果がある。層間絶縁膜２がシリコン酸化膜の場合、このような絶縁膜１０の例としては、シリコン酸化膜とシリコン窒化膜が挙げられる。前者の場合の熱伝導率は層間絶縁膜２と等しくなり、後者の場合の熱伝導率は層間絶縁膜２よりも低くなる。
【００５０】
このように、絶縁膜１０の材料は、層間絶縁膜２の材料と同じでもよいし、層間絶縁膜２の材料と異なっていてもよい。
【００５１】
（１）第２実施形態の半導体装置の製造方法
次に、図７と図８を参照し、第２実施形態の半導体装置の製造方法を説明する。
【００５２】
図７と図８は、第２実施形態の半導体装置の製造方法を示す断面図である。
【００５３】
まず、図２(ａ)〜図３(ａ)の工程を実施する。その結果、図７(ａ)に示す構造が得られる。
【００５４】
次に、図７(ｂ)に示すように、ＣＶＤ（Chemical Vapor Deposition）により、半導体基板１上の全面に絶縁膜１０を形成する。その結果、絶縁膜１０が、コンタクトプラグ４の上面と、穴９の側面と、層間絶縁膜２の上面に形成される。
【００５５】
次に、図７(ｃ)に示すように、ＲＩＥ（Reactive Ion Etching）により、穴９の側面の絶縁膜１０を残存させつつ、コンタクトプラグ４の上面と層間絶縁膜２の上面の絶縁膜１０を除去する。その結果、穴９の底部にコンタクトプラグ４の上面が露出する。
【００５６】
次に、図８(ａ)に示すように、ヒーター層５を形成する。本実施形態では、ヒーター層５をスパッタリングにより形成するため、ヒーター層５が、層間絶縁膜２とコンタクトプラグ４の上面のみに形成され、絶縁膜１０の表面には形成されない。
【００５７】
次に、図８(ｂ)に示すように、半導体基板１上の全面に相変化膜６の材料を形成する。次に、図８(ｃ)に示すように、この材料の表面をＣＭＰで平坦化する。その結果、穴９の内部に絶縁膜１０を介してヒーター層５と相変化膜６が順に埋め込まれた構造が実現される。図８(ｃ)では、相変化膜６の上面の高さが、層間絶縁膜２の上面の高さと等しいことに留意されたい。
【００５８】
その後、本実施形態では、図４(ｂ)と図４(ｃ)の工程を実施する。さらには、種々の層間絶縁膜、ビアプラグ、配線層等を形成する。こうして、図６の半導体装置が製造される。
【００５９】
なお、図８(ａ)の工程を実施する際、コンタクトホール３の側面が傾斜していると、絶縁膜１０の表面にも薄いヒーター層５が形成される。この薄いヒーター層５は、図８(ｂ)の工程の前に除去してもよいし、除去しなくてもよい。前者の場合、絶縁膜１０の表面のヒーター層５の除去方法は、第１実施形態の場合と同様である。また、後者の場合、コンタクトホール３の側面と相変化膜６の側面との間には、絶縁膜１０とヒーター層５が介在することとなる。
【００６０】
（２）第２実施形態の効果
最後に、第２実施形態の効果について説明する。
【００６１】
以上のように、本実施形態では、コンタクトプラグ４よりも上方においてコンタクトホール３の側面に絶縁膜１０を形成し、ヒーター層５と相変化膜６を絶縁膜１０を介してコンタクトホール３内に埋め込む。よって、本実施形態によれば、ヒーター層５と相変化膜６を小型化し、相変化膜６の記憶情報のリセット動作の際の消費電力をさらに削減することが可能となる。
【００６２】
なお、絶縁膜１０の材料は、ＳｉＯ２やＳｉＮ以外でもよい。また、絶縁膜１０は、本実施形態では単一の材料で形成されているが、二種類以上の材料で形成してもよい。また、絶縁膜１０の膜厚は、コンタクトホール３を完全に塞ぎきらない膜厚であれば、どのような膜厚に設定してもよい。
【００６３】
以上、第１及び第２実施形態について説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することを意図したものではない。これらの実施形態は、その他の様々な形態で実施することができる。また、これらの実施形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことにより、様々な変形例を得ることもできる。これらの形態や変形例は、発明の範囲や要旨に含まれており、特許請求の範囲及びこれに均等な範囲には、これらの形態や変形例が含まれる。
【符号の説明】
【００６４】
１：半導体基板、２：層間絶縁膜、３：コンタクトホール、４：コンタクトプラグ、
５：ヒーター層、６：相変化膜、７：配線層、８：層間絶縁膜、
９：穴、１０：絶縁膜
【図１】
2013232480.tif 000003
【図２】
2013232480.tif 000004
【図３】
2013232480.tif 000005
【図４】
2013232480.tif 000006
【図５】
2013232480.tif 000007
【図６】
2013232480.tif 000008
【図７】
2013232480.tif 000009
【図８】
2013232480.tif 000010