(57)【要約】【課題】複数の入力信号を１つの出力信号として出力する時分割出力回路を提供する。【解決手段】時分割出力回路１は、少なくとも１つは異なる周期となる入力信号がそれぞれに入力し、入力した入力信号を処理した処理信号を生成して保持する第１の入力保持部２及び第２の入力保持部３と、第１の入力保持部２及び第２の入力保持部３のそれぞれから出力される処理信号を識別する識別信号Ｐを生成する識別信号生成部４と、識別信号生成部４に第１の制御信号Ｃ１を出力して出力予定の処理信号の識別信号Ｐを出力させると共に、保持していた出力予定の処理信号を出力させる第２の制御信号Ｃ２を、出力予定の処理信号を保持する処理信号保持部に出力することを、予め定められた順序で繰り返し行う制御部５と、取得した識別信号Ｐ及び出力予定の処理信号を組み合わせて予め定められた順序で並べて１つの出力信号Ｓ５として出力する処理信号混合部６と、を備えて概略構成されている。【選択図】図１
2013251794.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つは異なる周期となる入力信号がそれぞれに入力し、入力した入力信号を処理した処理信号を生成して保持する複数の処理信号保持部と、
前記複数の処理信号保持部のそれぞれから出力される前記処理信号を識別する識別信号を生成する識別信号生成部と、
前記識別信号生成部に第1の制御信号を出力して出力予定の処理信号の識別信号を出力させると共に、保持していた前記出力予定の処理信号を出力させる第２の制御信号を、前記出力予定の処理信号を保持する処理信号保持部に出力することを、予め定められた順序で繰り返し行う制御部と、
取得した前記識別信号及び前記出力予定の処理信号を組み合わせて前記予め定められた順序で並べて１つの出力信号として出力する出力部と、
を備えた時分割出力回路。
【請求項２】
前記処理信号保持部は、前記入力信号の複数の周期分の波形を１周期分の波形とするように前記入力信号を圧縮する請求項１に記載の時分割出力回路。
【請求項３】
前記処理信号保持部は、前記入力信号のデューティ比を保持しつつ前記入力信号を圧縮して前記処理信号を生成する請求項２に記載の時分割出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、時分割出力回路に関する。
【背景技術】
【０００２】
従来の技術として、少ない信号線を用いて複数のセンサの検出信号を一度に伝送できる転動装置運転状況検知装置が知られている（例えば、特許文献１参照。）。
【０００３】
この転動装置運転状況検知装置は、低周波の検出信号を出力する第１検出手段と、高周波の検出信号を出力する第２検出手段と、低周波の検出信号と高周波の検出信号とを加算して１つの合成信号に合成する加算手段と、合成信号から第１検出手段の低周波の検出信号を抽出する第１信号抽出手段と、合成信号から第２検出手段の高周波の検出信号を抽出する第２信号抽出手段と、を備えている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−９４３９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の転動装置運転状況検知装置は、検出手段が２つより増えた場合、合成信号から検出信号を分離することが困難となり、この困難を解決するためには、回路構成等を大幅に変更する必要があるという問題がある。
【０００６】
従って、本発明の目的は、複数の入力信号を１つの出力信号として出力する時分割出力回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様は、少なくとも１つは異なる周期となる入力信号がそれぞれに入力し、入力した入力信号を処理した処理信号を生成して保持する複数の処理信号保持部と、複数の処理信号保持部のそれぞれから出力される処理信号を識別する識別信号を生成する識別信号生成部と、識別信号生成部に第１の制御信号を出力して出力予定の処理信号の識別信号を出力させると共に、保持していた出力予定の処理信号を出力させる第２の制御信号を、出力予定の処理信号を保持する処理信号保持部に出力することを、予め定められた順序で繰り返し行う制御部と、取得した識別信号及び出力予定の処理信号を組み合わせて予め定められた順序で並べて１つの出力信号として出力する出力部と、を備えた時分割出力回路を提供する。
【発明の効果】
【０００８】
本発明によれば、複数の入力信号を１つの出力信号として出力することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施の形態に係る時分割出力回路の回路図である。
【図２】図２（ａ）は、実施の形態に係る第１の入力保持部に入力する第１の入力信号Ｓ１の概略図であり、（ｂ）は、第２の入力保持部に入力する第２の入力信号Ｓ２の概略図であり、（ｃ）は、第１の入力保持部から出力される第１の処理信号Ｓ３の概略図であり、（ｄ）は、第２の入力保持部から出力される第２の処理信号Ｓ４の概略図であり、（ｅ）は、処理信号混合部から出力される出力信号Ｓ５の概略図である。
【発明を実施するための形態】
【００１０】
（実施の形態の要約）
実施の形態に係る時分割出力回路は、少なくとも１つは異なる周期となる入力信号がそれぞれに入力し、入力した入力信号を処理した処理信号を生成して保持する複数の処理信号保持部と、複数の処理信号保持部のそれぞれから出力される処理信号を識別する識別信号を生成する識別信号生成部と、識別信号生成部に第１の制御信号を出力して出力予定の処理信号の識別信号を出力させると共に、保持していた出力予定の処理信号を出力させる第２の制御信号を、出力予定の処理信号を保持する処理信号保持部に出力することを、予め定められた順序で繰り返し行う制御部と、取得した識別信号及び出力予定の処理信号を組み合わせて予め定められた順序で並べて１つの出力信号として出力する出力部と、を備える。
【００１１】
[実施の形態]
（時分割出力回路１の構成）
図１は、実施の形態に係る時分割出力回路の回路図である。図２（ａ）は、実施の形態に係る第１の入力保持部に入力する第１の入力信号Ｓ１の概略図であり、（ｂ）は、第２の入力保持部に入力する第２の入力信号Ｓ２の概略図であり、（ｃ）は、第１の入力保持部から出力される第１の処理信号Ｓ３の概略図であり、（ｄ）は、第２の入力保持部から出力される第２の処理信号Ｓ４の概略図であり、（ｅ）は、処理信号混合部から出力される出力信号Ｓ５の概略図である。
【００１２】
時分割出力回路１は、図１に示すように、複数の入力信号に処理を施した処理信号を時間的に配列して１つの出力信号にまとめて出力する、時分割多重化を行う回路である。この複数の入力信号は、一例として、複数のセンサの出力信号である。
【００１３】
この時分割出力回路１は、少なくとも１つは異なる周期となる入力信号がそれぞれに入力し、入力した入力信号を処理した処理信号を生成して保持する複数の処理信号保持部としての第１の入力保持部２及び第２の入力保持部３と、第１の入力保持部２及び第２の入力保持部３のそれぞれから出力される処理信号を識別する識別信号Ｐを生成する識別信号生成部４と、識別信号生成部４に第１の制御信号Ｃ１を出力して出力予定の処理信号の識別信号Ｐを出力させると共に、保持していた出力予定の処理信号を出力させる第２の制御信号Ｃ２を、出力予定の処理信号を保持する処理信号保持部に出力することを、予め定められた順序で繰り返し行う制御部５と、取得した識別信号Ｐ及び出力予定の処理信号を組み合わせて予め定められた順序で並べて１つの出力信号Ｓ５として出力する出力部としての処理信号混合部６と、を備えて概略構成されている。
【００１４】
以下の実施の形態では、入力信号として２つのＰＷＭ（Pulse Width Modulation）信号（第１の入力信号Ｓ１及び第２の入力信号Ｓ２）が入力し、入力した複数のＰＷＭ信号を１つの出力信号Ｓ５として出力させる時分割多重化について説明する。
【００１５】
（第１の入力保持部２の構成）
第１の入力保持部２は、クロック信号及び第２の制御信号Ｃ２に基づいて、取得した第１の入力信号Ｓ１を処理した第１の処理信号Ｓ３を保持するように構成されている。また第１の入力保持部２は、第２の制御信号Ｃ２により指示されたタイミングで、この第１の処理信号Ｓ３を出力するように構成されている。
【００１６】
第１の入力信号Ｓ１は、例えば、図２（ａ）に示すように、オンデューティ（デューティ１００％）がｔ１で、オフデューティ（デューティ０％）がｔ２であるＰＷＭ信号である。この第１の入力信号Ｓ１は、例えば、周期がＴ１（＝ｔ１＋ｔ２）である。
【００１７】
第１の入力保持部２は、第１の入力信号Ｓ１のデューティ比（ｔ１／Ｔ１）を保持しつつ第１の入力信号Ｓ１を圧縮して第１の処理信号Ｓ３を生成するように構成されている。言い換えるなら、第１の入力保持部２は、デューティ比を変えないように、第１の入力信号Ｓ１の周期Ｔ１を１／ａ倍とする圧縮率を用いた処理を行うように構成されている。ただし、ａは、１より大きい数である。
【００１８】
さらに第１の入力保持部２は、第１の入力信号Ｓ１の複数の周期分を保持して、処理するように構成されている。よって第１の入力保持部２は、Ｔ１／ａ周期の波形がｂ個連続した一塊の波形を含む第１の処理信号Ｓ３を生成することが可能となる。ただし、ｂは、正の整数である。このａ及びｂは、一例として、第１の入力保持部２に予め設定された値である。
【００１９】
本実施の形態では、一例として、ａが２、ｂが２としている。よって図２（ｃ）に示すように、本実施の形態の第１の処理信号Ｓ３は、第１の入力信号Ｓ１の２周期分が１周期に圧縮された波形を含む信号となる。つまり、この波形は、オンデューティがｔ１／２、オフデューティがｔ２／２である。従ってこの波形は、デューティ比が（ｔ１／２）／（Ｔ１／２）であり、第１の入力信号Ｓ１のデューティ比（ｔ１／Ｔ１）と一致する。なお、以下において、特に断らない場合は、圧縮された一塊の波形を単に波形と示すものとする。
【００２０】
（第２の入力保持部３の構成）
第２の入力保持部３は、クロック信号及び第３の制御信号Ｃ３に基づいて、取得した第２の入力信号Ｓ２を処理した第２の処理信号Ｓ４を保持するように構成されている。また第２の入力保持部３は、第３の制御信号Ｃ３により指示されたタイミングで、この第２の処理信号Ｓ４を出力するように構成されている。
【００２１】
第２の入力信号Ｓ２は、例えば、図２（ｂ）に示すように、オンデューティ（デューティ１００％）がｔ３で、オフデューティ（デューティ０％）がｔ４であるＰＷＭ信号である。この第２の入力信号Ｓ２は、例えば、周期がＴ２（＝ｔ３＋ｔ４）である。
【００２２】
第２の入力保持部３は、第２の入力信号Ｓ２のデューティ比（ｔ３／Ｔ２）を保持しつつ第２の入力信号Ｓ２を圧縮して第２の処理信号Ｓ４を生成するように構成されている。言い換えるなら、第２の入力保持部３は、デューティ比を変えないように、第２の入力信号Ｓ２の周期Ｔ２を１／ｃ倍とする圧縮率を用いた処理を行うように構成されている。ただし、ｃは、１より大きい数である。
【００２３】
さらに第２の入力保持部３は、第２の入力信号Ｓ２の複数の周期分を保持して、処理するように構成されている。よって第２の入力保持部３は、Ｔ２／ｃ周期の波形がｄ個連続した一塊の波形を含む第２の処理信号Ｓ４を生成することが可能となる。ただし、ｄは、正の整数である。このｃ及びｄは、一例として、第２の入力保持部３に予め設定された値である。
【００２４】
本実施の形態では、一例として、ｃが３、ｄが３としている。よって図２（ｄ）に示すように、本実施の形態の第２の処理信号Ｓ４は、第２の入力信号Ｓ２の３周期分が１周期に圧縮された波形を含む信号となる。つまり、この波形は、オンデューティがｔ３／３、オフデューティがｔ４／３である。従ってこの波形は、デューティ比が（ｔ３／３）／（Ｔ２／３）であり、第２の入力信号Ｓ２のデューティ比（ｔ３／Ｔ２）と一致する。
【００２５】
（識別信号生成部４の構成）
識別信号生成部４は、第１の処理信号Ｓ３及び第２の処理信号Ｓ４を識別する識別信号Ｐを生成するように構成されている。
【００２６】
この識別信号Ｐは、制御部５から出力される第１の制御信号Ｃ１に基づいて生成され、処理信号混合部６に出力される。
【００２７】
識別信号Ｐは、一例として、図２（ｅ）に示すように、開始信号Ｐ１と停止信号Ｐ２とで概略構成されている。この識別信号Ｐは、一例として、第１の処理信号Ｓ３及び第２の処理信号Ｓ４の波形の前後に挿入される。
【００２８】
（制御部５の構成）
制御部５は、例えば、記憶されたプログラムに従って、取得した信号に基づいて処理等を行うＣＰＵ（Central Processing Unit）、半導体メモリであるＲＡＭ（Random Access Memory）及びＲＯＭ（Read Only Memory）等から構成されるマイクロコンピュータである。このＲＯＭには、例えば、制御部５が動作するためのプログラムが格納されている。ＲＡＭは、例えば、一時的に演算結果等を格納する記憶領域として用いられる。また制御部５は、一例として、その内部にクロック信号を生成する手段を有し、時分割出力回路１は、このクロック信号に基づいて動作を行う。
【００２９】
制御部５は、取得した第１の入力信号Ｓ１及び第２の入力信号Ｓ２に基づいて第１の制御信号Ｃ１〜第３の制御信号Ｃ３を生成するように構成されている。具体的には、制御部５は、第１の制御信号Ｃ１と第２の制御信号Ｃ２、及び第１の制御信号Ｃ１と第３の制御信号Ｃ３の組み合わせで信号を生成して出力する。制御部５は、これらの信号の出力をクロック信号に応じて行う。
【００３０】
第１の制御信号Ｃ１と第２の制御信号Ｃ２の組み合わせで出力される場合、第１の制御信号Ｃ１は、第１の処理信号Ｓ３を識別させるための識別信号の出力を指示するものであり、第２の制御信号Ｃ２は、第１の処理信号Ｓ３を出力させるためのものである。また第１の制御信号Ｃ１と第３の制御信号Ｃ３の組み合わせで出力される場合、第１の制御信号Ｃ１は、第２の処理信号Ｓ４を識別させるための識別信号の出力を指示するものであり、第３の制御信号Ｃ３は、第２の処理信号Ｓ４を出力させるためのものである。
【００３１】
ここで上記のａ、ｂ、ｃ及びｄは、一例として、第１の入力信号Ｓ１及び第２の入力信号Ｓ２のうち、主に、周期が短い方の入力信号に基づいて何周期分を、どのような圧縮率で圧縮するのかが決定される。これは、波形の周期によっては、処理信号の出力が間に合わず、入力信号が蓄積されていくからである。従って、時分割出力回路１は、処理信号の波形と波形の間に、他の入力保持部から出力される他の処理信号の波形を出力する構成を有することが好ましい。制御部５は、処理信号の波形と波形の間に、他の入力保持部から出力される他の処理信号の波形が出力されるようにタイミングの制御を行う。なお、識別信号Ｐは、図２（ｅ）では、図示の関係で幅が大きくされているが、処理信号の波形に比べて十分小さい幅の信号であるものとする。また分離後の同期を取るために、クロック信号が出力信号Ｓ５に重畳されても良い。
【００３２】
（処理信号混合部６の構成）
処理信号混合部６は、図２（ｅ）に示すように、取得した識別信号Ｐ、第１の処理信号Ｓ３及び第２の処理信号Ｓ４に基づいて、開始信号Ｐ１、第１の処理信号Ｓ３、停止信号Ｐ２、開始信号Ｐ１、第２の処理信号Ｓ４、停止信号Ｐ２、を繰り返す出力信号Ｓ５を生成して出力するように構成されている。
【００３３】
この処理信号混合部６は、第１の処理信号Ｓ３、第２の処理信号Ｓ４及び識別信号Ｐを保持することができるように構成されている。
【００３４】
処理信号混合部６は、一例として、第１の処理信号Ｓ３及び第２の処理信号Ｓ４を処理する処理回路を有するＩＣ（Integrated Circuit）チップと電気的に接続されている。この処理回路は、例えば、出力信号Ｓ５の識別信号Ｐに基づいて、出力信号Ｓ５から第１の処理信号Ｓ３と第２の処理信号Ｓ４を分離し、それぞれを元の信号である第１の入力信号Ｓ１及び第２の処理信号Ｓ４に復元する。
【００３５】
以下に、本実施の形態に係る時分割出力回路１の動作について説明する。
【００３６】
制御部５は、第１の入力信号Ｓ１及び第２の入力信号Ｓ２を取得した後、第１の制御信号Ｃ１〜第３の制御信号Ｃ３を生成して出力する。
【００３７】
第１の入力保持部２は、第２の制御信号Ｃ２に基づいて第１の入力信号Ｓ１を圧縮し、さらに第２の制御信号Ｃ２に基づいたタイミングで第１の処理信号Ｓ３を出力する。また識別信号生成部４は、取得した第１の制御信号Ｃ１に基づいて第１の処理信号Ｓ３を識別する識別信号Ｐを出力する。
【００３８】
処理信号混合部６は、取得した識別信号Ｐ及び第１の処理信号Ｓ３に基づいて開始信号Ｐ１、第１の処理信号Ｓ３及び停止信号Ｐ２を出力信号Ｓ５として出力する。
【００３９】
続いて、第２の入力保持部３は、第３の制御信号Ｃ３に基づいて第２の入力信号Ｓ２を圧縮し、さらに第３の制御信号Ｃ３に基づいたタイミングで第２の処理信号Ｓ４を出力する。また識別信号生成部４は、取得した第１の制御信号Ｃ１に基づいて第２の処理信号Ｓ４を識別する識別信号Ｐを出力する。
【００４０】
処理信号混合部６は、取得した識別信号Ｐ及び第２の処理信号Ｓ４に基づいて開始信号Ｐ１、第２の処理信号Ｓ４及び停止信号Ｐ２を出力信号Ｓ５として出力する。
【００４１】
制御部５は、第１の制御信号Ｃ１と第２の制御信号Ｃ２、及び第１の制御信号Ｃ１と第３の制御信号Ｃ３の組み合わせの信号を、クロック信号に応じて繰り返し出力する。
【００４２】
処理信号混合部６は、制御部５から取得した組み合わせの信号に基づいて、開始信号Ｐ１、第１の処理信号Ｓ３、停止信号Ｐ２、開始信号Ｐ１、第２の処理信号Ｓ４、停止信号Ｐ２、を繰り返す出力信号Ｓ５を生成して出力する。
【００４３】
（実施の形態の効果）
本実施の形態に係る時分割出力回路１は、複数の入力信号を１つの出力信号として出力することができる。具体的には、時分割出力回路１は、複数の入力信号のそれぞれに対応する入力保持部を有し、この入力保持部によって圧縮された処理信号を、識別信号と共に出力することにより、複数の入力信号を１つの出力信号として出力することができる。
【００４４】
また時分割出力回路１は、出力信号Ｓ５を出力するためのハーネスが１本なので、入力する入力信号の数だけハーネスが必要な場合と比べて、製造コストを抑制することができる。
【００４５】
なお、上記の実施の形態では、入力信号は２つであったが、これに限定されず、さらに複数の入力信号を１つの出力信号Ｓ５にして出力する構成であっても良い。
【００４６】
以上、本発明のいくつかの実施の形態及び変形例を説明したが、これらの実施の形態及び変形例は、一例に過ぎず、特許請求の範囲に係る発明を限定するものではない。これら新規な実施の形態及び変形例は、その他の様々な形態で実施されることが可能であり、本発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更等を行うことができる。また、これら実施の形態及び変形例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない。さらに、これら実施の形態及び変形例は、発明の範囲及び要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４７】
１…時分割出力回路
２…第１の入力保持部
３…第２の入力保持部
４…識別信号生成部
５…制御部
６…処理信号混合部
【図１】
2013251794.tif 000003
【図２】
2013251794.tif 000004