(57)【要約】【課題】酸化物半導体膜とゲート絶縁膜との界面において、電子の界面散乱を抑制することで、電気的特性に優れたトランジスタを提供する。【解決手段】基板上に酸化物半導体膜を形成し、酸化物半導体膜上に酸化物半導体以外の半導体膜を形成した後、酸化物半導体膜と該半導体膜との界面において、酸化物半導体膜中の酸素原子と半導体膜中の原子とを結合させる。これにより、酸化物半導体膜と該半導体膜との界面において構造を連続させることができる。また、酸化物半導体膜から脱離した酸素が、該半導体膜に拡散することで、該半導体膜は酸化されるため、絶縁膜とすることができる。このようにして形成されたゲート絶縁膜を用いることで、酸化物半導体膜とゲート絶縁膜との界面において電子の界面散乱が抑制され、電気的特性に優れたトランジスタを作製できる。【選択図】図１
2013093572.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた酸化物半導体膜と、
前記酸化物半導体膜の一部と重畳するゲート電極と、
前記酸化物半導体膜と前記ゲート電極との間に設けられるゲート絶縁膜と、
前記酸化物半導体膜に接するソース電極及びドレイン電極と、を有し、
前記酸化物半導体膜と接する前記ゲート絶縁膜の界面において、前記酸化物半導体膜の元素と前記ゲート絶縁膜の元素とが混在した混合領域を有する、半導体装置。
【請求項２】
前記混合領域は、２ｎｍ以上５ｎｍ以下の厚みを有する、請求項１に記載の半導体装置。
【請求項３】
前記ゲート絶縁膜は、酸化シリコン、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム、酸化タンタルのいずれか一である、請求項１又は２に記載の半導体装置。
【請求項４】
前記混合領域は、Ｉｎ、Ｇａ、Ｓｎ、およびＺｎから選ばれた一種以上の元素を含む、請求項１乃至３のいずれか一に記載の半導体装置。
【請求項５】
基板上に設けられた酸化物半導体膜と、
前記酸化物半導体膜の一部と重畳するゲート電極と、
前記酸化物半導体膜と前記ゲート電極との間に設けられる第１のゲート絶縁膜及び第２のゲート絶縁膜と、
前記酸化物半導体膜に接するソース電極及びドレイン電極と、を有し、
前記酸化物半導体膜と接する前記第１のゲート絶縁膜は、前記酸化物半導体膜の元素を含む、半導体装置。
【請求項６】
前記第１のゲート絶縁膜は、２ｎｍ以上５ｎｍ以下の厚みを有する、請求項５に記載の半導体装置。
【請求項７】
前記第１のゲート絶縁膜は、酸化シリコン、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム、酸化タンタルのいずれか一である、請求項５に記載の半導体装置。
【請求項８】
前記第１のゲート絶縁膜は、Ｉｎ、Ｇａ、Ｓｎ、およびＺｎから選ばれた一種以上の元素を含む、請求項５乃至７のいずれか一に記載の半導体装置。
【請求項９】
前記基板と前記酸化物半導体膜との間に、さらに酸化物絶縁膜を有する、請求項１乃至８のいずれか一に記載の半導体装置。
【請求項１０】
前記酸化物半導体膜は、前記ゲート電極と重畳する第１の領域と、前記第１の領域を挟む一対の第２の領域と、を有し、
前記第１の領域及び前記一対の第２の領域は、ドーパントを含む、請求項１乃至９のいずれか一に記載の半導体装置。
【請求項１１】
前記酸化物半導体膜は、Ｉｎ、Ｇａ、Ｓｎ、およびＺｎから選ばれた一種以上の元素を含む、請求項１乃至１０のいずれか一に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体を用いたトランジスタなどの半導体素子を含む半導体装置およびその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、表示装置、及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、酸化物半導体を用いてトランジスタを作製し、電子デバイスや光デバイスなどの電子機器に応用する技術が注目されている。例えば、酸化物半導体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が特許文献１および特許文献２で開示されている。
【０００４】
酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタと比較すると、高い電界効果移動度を有するため、表示装置の性能を著しく向上させることができると期待されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、酸化物半導体膜とゲート絶縁膜との界面の結合が十分でなく、界面における構造が不連続であると界面準位が生じる。そして、その準位にキャリアがトラップされると酸化物半導体膜とゲート絶縁膜との界面に空間電荷が生じる。それによりキャリア（電子）の界面散乱が生じ、電界効果移動度などの電気的特性が低下してしまう原因となる。また、トランジスタの動作点あるいはしきい値電圧の変動の原因となる。
【０００７】
上記問題に鑑み、酸化物半導体膜とゲート絶縁膜との界面において、電子の界面散乱を抑制することで、電気的特性に優れたトランジスタを提供することを目的の一とする。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る半導体装置は、以下のように作製することができる。
【０００９】
基板上に酸化物半導体膜を成膜し、該酸化物半導体膜上に酸化物半導体以外の半導体膜を成膜した後、加熱処理を行うことによって、該酸化物半導体膜と酸化物半導体以外の半導体膜との界面において、該酸化物半導体膜中の酸素原子と酸化物半導体以外の半導体膜中の原子とを結合させる。これにより該酸化物半導体膜と酸化物半導体以外の半導体膜の界面における構造を連続させることができる。また、酸化物半導体膜から脱離した酸素が、酸化物半導体以外の半導体膜に拡散することで、酸化物半導体以外の半導体膜は酸化されるため絶縁膜（酸化物絶縁膜とも記す）とすることができる。該絶縁膜は、ゲート絶縁膜として用いることができる。
【００１０】
また、酸化物半導体膜から酸素が脱離するとともに、酸化物半導体膜中の金属原子と結合した酸素も脱離して、酸化物半導体以外の半導体膜に拡散する。酸化物半導体以外の半導体膜が酸化することによって形成された絶縁膜に、上述の金属原子が含まれることにより、酸化物半導体膜の元素と絶縁膜の元素とが混合した混合領域が形成される。該混合領域は、酸化物半導体膜と接する絶縁膜の界面に存在する。
【００１１】
酸化物半導体以外の半導体膜の膜厚は、２ｎｍ以上５ｎｍ以下として成膜することが好ましい。酸化物半導体以外の半導体膜の膜厚が２ｎｍ未満であると、酸化物半導体以外の半導体膜が島状に点在し均一な膜厚の酸化物半導体以外の半導体膜にすることができず、５ｎｍを超えると、加熱処理により、酸化物半導体以外の半導体膜を十分に酸化し、絶縁膜を形成することが困難になってしまうからである。
【００１２】
加熱処理後、酸化物半導体膜及び絶縁膜を島状に加工する。次に、島状の絶縁膜上に、さらに絶縁膜を成膜してゲート絶縁膜として用いてもよい。島状の絶縁膜の上に成膜される絶縁膜は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム、またはＧａ−Ｚｎ系金属酸化物などの材料を用いて成膜することができる。
【００１３】
その後、ゲート絶縁膜上にゲート電極を形成した後、酸化物半導体膜と接するソース電極及びドレイン電極を形成する。
【００１４】
上述の方法によれば、酸化物半導体膜と絶縁膜との界面を結合し、界面において構造を連続させることができる。これにより、酸化物半導体膜と絶縁膜との界面において、界面準位を低減することができるため、空間電荷が生じることを抑制することができる。この結果、酸化物半導体膜と絶縁膜との界面において、キャリア（電子）の散乱を抑制することができるため、トランジスタの電界効果移動度を向上させることができる。また、トランジスタの動作点あるいはしきい値電圧の変動を抑制することができる。
【００１５】
酸化物半導体以外の半導体膜としては、例えば、シリコンを用いることができる。また、酸化物半導体以外の半導体膜に代えて、酸化することで絶縁化する金属膜を用いてもよい。金属膜として、例えば、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）のいずれか一を用いることができる。酸化物半導体膜上に、上述の金属膜を２ｎｍ以上５ｎｍ以下で成膜して、加熱処理を行うことによって、酸化物半導体膜と金属膜との界面において、該酸化物半導体膜中の酸素と、金属膜中の原子とを結合させる。これにより、酸化物半導体膜と金属膜との界面において構造を連続させることができる。また、酸化物半導体膜から脱離した酸素が、金属膜に拡散することで、金属膜は酸化されるため、絶縁膜（金属酸化物膜）とすることができる。該絶縁膜は、ゲート絶縁膜として用いることができる。
【００１６】
また、基板と酸化物半導体膜との間に、加熱により酸素の一部が脱離する酸化物絶縁膜を形成しても良い。これにより、加熱処理の際に、酸化物絶縁膜に含まれる酸素の一部を脱離させ、酸化物半導体膜へ拡散させることができる。この結果、酸化物半導体膜から酸化物半導体以外の半導体膜または金属膜へ拡散した酸素による欠損を、酸化物絶縁膜から脱離した酸素によって補填することができる。
【００１７】
本発明の一態様に係る半導体装置は、以下の構造である。
【００１８】
本発明の一態様に係る半導体装置は、基板上に設けられた酸化物半導体膜と、酸化物半導体膜の一部と重畳するゲート電極と、酸化物半導体膜とゲート電極との間に設けられるゲート絶縁膜と、酸化物半導体膜に接するソース電極及びドレイン電極と、を有し、酸化物半導体膜と接するゲート絶縁膜の界面において、酸化物半導体膜の元素とゲート絶縁膜の元素とが混在した混合領域を有する。
【００１９】
上記構成において、酸化物半導体膜は、Ｉｎ、Ｇａ、Ｓｎ、およびＺｎから選ばれた一種以上の元素を含む。
【００２０】
また、上記各構成において、ゲート絶縁膜は、酸化シリコン、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム、酸化タンタルのいずれか一であることが好ましい。
【００２１】
また、上記各構成において、酸化物半導体膜と接する絶縁膜の界面に存在する混合領域は、２ｎｍ以上５ｎｍ以下の厚みを有する。また、混合領域には、Ｉｎ、Ｇａ、Ｓｎ、およびＺｎから選ばれた一種以上の元素が含まれる。
【００２２】
また、本発明の一態様に係る半導体装置は、基板上に設けられた酸化物半導体膜と、酸化物半導体膜の一部と重畳するゲート電極と、酸化物半導体膜とゲート電極との間に設けられる第１のゲート絶縁膜及び第２のゲート絶縁膜と、酸化物半導体膜に接するソース電極及びドレイン電極と、を有し、酸化物半導体膜と接する第１のゲート絶縁膜は、酸化物半導体膜の元素を含む。
【００２３】
上記構成において、酸化物半導体膜は、Ｉｎ、Ｇａ、Ｓｎ、およびＺｎから選ばれた一種以上の元素を含む。
【００２４】
また、上記各構成において、第１のゲート絶縁膜は、酸化シリコン、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム、酸化タンタルのいずれか一であることが好ましい。
【００２５】
また、上記各構成において、第１のゲート絶縁膜は、２ｎｍ以上５ｎｍ以下の厚みを有する。また、第１のゲート絶縁膜には、Ｉｎ、Ｇａ、Ｓｎ、およびＺｎから選ばれた一種以上の元素が含まれる。
【００２６】
また、上記各構成において、基板と酸化物半導体膜との間に、さらに酸化物絶縁膜を有することが好ましい。
【発明の効果】
【００２７】
本発明の一態様によれば、酸化物半導体膜とゲート絶縁膜との界面において構造を連続させることができる。これにより、電子の界面散乱を抑制することができるため、電界効果移動度などの電気的特性に優れたトランジスタを提供することができる。また、トランジスタの動作点あるいはしきい値電圧の変動が抑制されたトランジスタを提供することができる。
【図面の簡単な説明】
【００２８】
【図１】半導体装置の一形態を説明する図。
【図２】半導体装置及び半導体装置の作製方法の一形態を説明する図。
【図３】半導体装置及び半導体装置の作製方法の一形態を説明する図。
【図４】半導体装置の一形態を説明する図。
【図５】半導体装置及び半導体装置の作製方法の一形態を説明する図。
【図６】半導体装置の一形態を説明する図。
【図７】半導体装置及び半導体装置の作製方法の一形態を説明する図。
【図８】半導体装置の一形態を説明する図。
【図９】半導体装置及び半導体装置の作製方法の一形態を説明する図。
【図１０】半導体装置の一形態を説明する図。
【図１１】半導体装置の一形態を説明する図。
【図１２】半導体装置の一形態を説明する図。
【図１３】半導体装置の一形態を説明する図。
【図１４】電子機器を説明する図。
【図１５】試料Ａ及び比較試料ＢのＴＥＭ写真。
【図１６】測定領域１及び２における組成分析結果を示す図。
【図１７】測定領域３及び４における組成分析結果を示す図。
【図１８】測定領域５及び６における組成分析結果を示す図。
【図１９】測定領域７及び８における組成分析結果を示す図。
【発明を実施するための形態】
【００２９】
以下では、本明細書等に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本明細書等に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書等に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００３０】
また、実施の形態において、同じものを指す符号は異なる図面間で共通して用いる場合がある。なお、図面において示す構成要素、すなわち層や領域等の厚さ、幅、相対的な位置関係等は、実施の形態において説明する上で明確性のため、誇張して示される場合がある。
【００３１】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
【００３２】
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１乃至図３を用いて説明する。
【００３３】
図１に、本発明の一態様に係る半導体装置の一例として、トランジスタ１１０の平面図及び断面図を示す。ここで、図１（Ａ）は平面図であり、図１（Ｂ）は図１（Ａ）におけるＡ１−Ａ２断面に係る断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ１１０の構成要素の一部（例えば、ゲート絶縁膜１１８、絶縁膜１２４など）を省略している。
【００３４】
図１（Ａ）（Ｂ）に示すトランジスタ１１０は、基板１００上に設けられた酸化物半導体膜１１４と、酸化物半導体膜１１４に接して設けられたゲート絶縁膜１１６と、ゲート絶縁膜１１６を覆うように設けられたゲート絶縁膜１１８と、ゲート絶縁膜１１８上に設けられたゲート電極１２２と、ゲート絶縁膜１１８及びゲート電極１２２を覆うように設けられた絶縁膜１２４と、絶縁膜１２４、ゲート絶縁膜１１８、及びゲート絶縁膜１１６に設けられたコンタクトホール１２６ａ、１２６ｂを介して酸化物半導体膜１１４と接するソース電極１２８ａ、ドレイン電極１２８ｂと、を有する。なお、基板１００と酸化物半導体膜１１４との間に絶縁膜１０２を設けてもよい。
【００３５】
基板１００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
【００３６】
また、基板１００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体膜１１４を含むトランジスタ１１０を直接作製してもよいし、他の作製基板に酸化物半導体膜１１４を含むトランジスタ１１０を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜１１４を含むトランジスタ１１０との間に剥離層を設けるとよい。
【００３７】
絶縁膜１０２として、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウムなどを用いることができる。
【００３８】
また、絶縁膜１０２は、加熱により酸素の一部が脱離する酸化物絶縁膜を用いて形成することが好ましい。加熱により酸素の一部が脱離する酸化物絶縁膜として、化学量論比を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。該酸化物絶縁膜と酸化物半導体膜とを接して設け、加熱処理を行うことで、該酸化物絶縁膜から酸化物半導体膜へ酸素を拡散させることができる。加熱により酸素の一部が脱離する酸化物絶縁膜として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウムなどが挙げられる。
【００３９】
絶縁膜１０２の膜厚は、５０ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上４００ｎｍ以下とする。絶縁膜１０２として加熱により酸素の一部が脱離する酸化物絶縁膜を用いる場合、該酸化物絶縁膜の膜厚を大きくすることにより、該酸化物絶縁膜の酸素脱離量を増加させることができる。
【００４０】
ここで、「加熱により酸素の一部が脱離する酸化物絶縁膜」とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であるものをいう。
【００４１】
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量の測定方法について、以下に説明する。
【００４２】
ＴＤＳ分析したときの気体の全放出量は、イオン強度の積分値に比例する。そして、標準試料との比較により、気体の全放出量を計算することができる。
【００４３】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び絶縁膜のＴＤＳ分析結果から、測定試料の酸素分子の脱離量（ＮＯ２）は、下記の式（１）で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸素分子由来と仮定する。質量数３２のものとしてＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【００４４】
【数１】
2013093572.tif 000003
【００４５】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上述の式（１）の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の脱離量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定する。
【００４６】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の脱離量についても見積もることができる。
【００４７】
なお、ＮＯ２は酸素分子の脱離量である。絶縁膜においては、酸素原子に換算したときの酸素の放出量は、酸素分子の脱離量の２倍となる。
【００４８】
絶縁膜１０２から脱離した酸素を酸化物半導体膜に拡散させることで、絶縁膜１０２と酸化物半導体膜１１４との界面準位を低減することができる。この結果、トランジスタの動作などに起因して生じうる電荷などが、上述の絶縁膜１０２と酸化物半導体膜１１４との界面に捕獲されることを抑制することができる。これにより、トランジスタの電界効果移動度を向上させることができる。また、しきい値電圧のバラツキや変動を抑制することができる。
【００４９】
さらに、酸化物半導体は、酸素欠損に起因する電荷が生じる場合がある。一般に、酸化物半導体の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。この傾向は、バックチャネル側で生じる酸素欠損において顕著である。なお、本明細書等におけるバックチャネルとは、図１に示す酸化物半導体膜１１４において、絶縁膜１０２との界面近傍を指す。絶縁膜１０２から酸化物半導体膜に酸素が十分に供給されることにより、酸化物半導体膜の酸素欠損を低減することができる。これにより、トランジスタのしきい値電圧がマイナス方向にシフトしてしまうことを抑制することができる。
【００５０】
酸化物半導体膜１１４としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特に、ＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）のいずれか一種あるいは複数種を有することが好ましい。
【００５１】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００５２】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００５３】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００５４】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【００５５】
なお、酸化物半導体膜１１４として用いることが可能な金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
【００５６】
酸化物半導体膜１１４は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
【００５７】
好ましくは、酸化物半導体膜１１４は、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
【００５８】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【００５９】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００６０】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００６１】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線方向または表面の法線方向に平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００６２】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【００６３】
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
【００６４】
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。また、結晶性（または結晶部）を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。
【００６５】
酸化物半導体膜１１４表面の平坦性を高めるためには、平坦な表面上に酸化物半導体膜を成膜することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に成膜するとよい。
【００６６】
Ｒａとは、ＪＩＳ  Ｂ  ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、数式（２）にて定義される。
【００６７】
【数２】
2013093572.tif 000004
【００６８】
ここで、指定面とは、粗さ計測の対象となる面であり、座標（（ｘ１，ｙ１，ｆ（ｘ１，ｙ１））（ｘ１，ｙ２，ｆ（ｘ１，ｙ２））（ｘ２，ｙ１，ｆ（ｘ２，ｙ１））（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
【００６９】
酸化物半導体膜１１４表面の平坦性を高めることにより、ゲート絶縁膜１１６との界面において、酸化物半導体膜１１４の凹凸が低減される。これにより、酸化物半導体膜１１４とゲート絶縁膜１１６との界面において、電子の界面散乱を抑制することができるため、トランジスタの電界効果移動度を向上させることができる。
【００７０】
酸化物半導体膜１１４の膜厚は、１ｎｍ以上５０ｎｍ以下、好ましくは１ｎｍ以上３０ｎｍ以下、より好ましくは１ｎｍ以上１０ｎｍ以下、更に好ましくは３ｎｍ以上７ｎｍ以下とする。酸化物半導体膜１１４の膜厚を上記とすることで、トランジスタの短チャネル効果を抑制することができる。
【００７１】
酸化物半導体膜１１４に、アルカリ金属またはアルカリ土類金属が含まれると、酸化物半導体と結合することによって、キャリアが生成することがあり、トランジスタのオフ電流が上昇する原因となる。そのため、酸化物半導体膜１１４において、アルカリ金属またはアルカリ土類金属の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが望ましい。
【００７２】
また、酸化物半導体膜１１４に、水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜１１４において、水素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、更に好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが望ましい。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
【００７３】
このように、水素濃度が十分に低減され、十分に酸素が供給されることによって、酸素欠損に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体膜では、キャリア密度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満とすることができる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下となる。このように、水素などの不純物が十分に除去され、十分な酸素が供給された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタを得ることができる。
【００７４】
また、図１（Ｃ）に示すトランジスタ１２０のように、酸化物半導体膜１１４にドーパントを添加することで、第１の領域１３５、及び一対の第２の領域１３４ａ、第２の領域１３４ｂを形成しても良い。ゲート電極１２２をマスクとして、酸化物半導体膜１１４にドーパントを添加することによって、酸化物半導体膜１１４において、ゲート電極１２２と重畳する領域に第１の領域１３５が形成され、第１の領域１３５を挟むように一対の第２の領域１３４ａ、１３４ｂが形成される。
【００７５】
第２の領域１３４ａ、１３４ｂには、ドーパントとして、ホウ素、窒素、リン、及び、ヒ素の少なくとも一以上が含まれる。または、ドーパントとして、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの少なくとも一以上が含まれる。または、ドーパントとして、水素が含まれる。なお、ドーパントとして、ホウ素、窒素、リン、及びヒ素の少なくとも一以上と、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの一以上と、水素と、が適宜組み合わされて含まれていてもよい。
【００７６】
第２の領域１３４ａ、１３４ｂに含まれるドーパントの濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３未満とする。
【００７７】
第２の領域１３４ａ、１３４ｂにドーパントを添加することにより、酸化物半導体膜１１４のキャリア密度または欠陥が増加する。これにより、ドーパントを含まない第１の領域１３５と比較して、第２の領域１３４ａ、１３４ｂの導電性を高めることができる。なお、ドーパント濃度を増加させすぎると、ドーパントがキャリアの移動を阻害するため、第２の領域１３４ａ、１３４ｂの導電性を低下させることになる。
【００７８】
第２の領域１３４ａ、１３４ｂの導電率は、０．１Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下、好ましくは１０Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下とすることが望ましい。
【００７９】
第１の領域１３５はチャネル領域として機能する。そのため、第１の領域１３５におけるアルカリ金属またはアルカリ土類金属の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが望ましい。また、水素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、更に好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが望ましい。
【００８０】
酸化物半導体膜１１４において、ドーパントを含む一対の第２の領域１３４ａ、１３４ｂを設けることにより、チャネル領域として機能する第１の領域１３５の端部に加わる電界を緩和させることができる。これにより、トランジスタの短チャネル効果を抑制することができる。
【００８１】
なお、トランジスタ１２０は、酸化物半導体膜１１４に第１の領域１３５、第２の領域１３４ａ、１３４ｂが形成される以外は、トランジスタ１１０と同様である。また、トランジスタ１２０の上面図は、図１（Ａ）を参照することができる。
【００８２】
ここで、酸化物半導体膜１１４と接するゲート絶縁膜１１６として、酸化物半導体以外の半導体膜を酸化することによって形成される絶縁膜（酸化物絶縁膜）を用いることが好ましい。酸化物半導体膜１１４とこれに接するゲート絶縁膜１１６との結合がなされず、それらの界面において構造が連続しない場合には、酸化物半導体膜とゲート絶縁膜との界面において、界面準位が生じる。この準位にキャリアがトラップされると界面に空間電荷が生じる。これによりキャリア（電子）の界面散乱が生じ、電界効果移動度などの電気的特性が低下してしまう原因となる。
【００８３】
そこで、本発明の一態様では、酸化物半導体膜を成膜し、該酸化物半導体膜上に酸化物半導体以外の半導体膜を成膜した後、加熱処理を行うことによって、該酸化物半導体膜と酸化物半導体以外の半導体膜との界面において、該酸化物半導体膜中の酸素原子と酸化物半導体以外の半導体膜中の原子とを結合させる。これにより該酸化物半導体膜と酸化物半導体以外の半導体膜の界面において構造を連続させることができる。また、酸化物半導体膜から脱離した酸素が、酸化物半導体以外の半導体膜に拡散することで、酸化物半導体以外の半導体膜は酸化されるため、絶縁膜とすることができる。該絶縁膜は、ゲート絶縁膜１１６として用いることができる。
【００８４】
また、酸化物半導体膜から酸素が脱離するとともに、酸化物半導体膜中の金属原子と結合した酸素も脱離して、酸化物半導体以外の半導体膜に拡散する。酸化物半導体以外の半導体膜が酸化することによって形成された絶縁膜（図１ではゲート絶縁膜１１６）に、上述の金属原子が含まれることにより、酸化物半導体膜の元素と絶縁膜の元素とが混合した混合領域が形成される。該混合領域は、酸化物半導体膜と接する絶縁膜の界面に存在する。なお、絶縁膜に含まれる金属元素は、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いることによって、確認することができる。
【００８５】
通常、ゲート絶縁膜１１６及びゲート絶縁膜１１８として、同じ材料（例えば、酸化シリコン）を用いた場合、ゲート絶縁膜１１６とゲート絶縁膜１１８との界面は不明確となる。しかし、上述のようにゲート絶縁膜１１６には上述の金属原子が含まれているため、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による観察像において、ゲート絶縁膜１１６に金属原子が存在することが確認できる。また、ゲート絶縁膜１１６及びゲート絶縁膜１１８の界面を確認することができる。図１及び図２では、ゲート絶縁膜１１６及びゲート絶縁膜１１８として、酸化シリコンを用いる例について示しているため、ゲート絶縁膜１１６及びゲート絶縁膜１１８の境界を二点鎖線で示している。
【００８６】
上述の方法によれば、酸化物半導体膜１１４とゲート絶縁膜１１６との界面を結合し、界面における構造を連続させることができる。これにより、酸化物半導体膜１１４とゲート絶縁膜１１６との界面において、界面準位を低減させることができるため、空間電荷が生じることを抑制することができる。この結果、酸化物半導体膜１１４とゲート絶縁膜１１６との界面において、キャリア（電子）の散乱を抑制することができるため、トランジスタの電界効果移動度を向上させることができる。また、トランジスタの動作点あるいはしきい値電圧の変動を抑制することができる。
【００８７】
酸化物半導体以外の半導体膜としては、例えば、シリコンを用いることができる。また、酸化物半導体以外の半導体膜に代えて、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）のいずれか一も用いることができる。上述の金属膜を、酸化物半導体膜上に、２ｎｍ以上５ｎｍ以下で成膜して、加熱処理を行うことによって、酸化物半導体膜と金属膜との界面において、該酸化物半導体膜中の酸素と、金属膜中の原子とを結合させる。これにより、酸化物半導体膜と金属膜との界面において構造を連続させることができる。また、酸化物半導体膜から脱離した酸素が、金属膜に拡散することで、金属膜は酸化されるため、絶縁膜（金属酸化物膜）とすることができる。絶縁膜（酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム、酸化タンタル）は、ゲート絶縁膜１１６として用いることができる。
【００８８】
ゲート絶縁膜１１８として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム、またはＧａ−Ｚｎ系金属酸化物などを用いることができる。また、ゲート絶縁膜１１６及びゲート絶縁膜１１８として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料も用いることができる。ｈｉｇｈ−ｋ材料を用いることにより、ゲート絶縁膜の膜厚を小さくしてもゲートリーク電流を低減することができる。
【００８９】
ゲート絶縁膜１１６の膜厚は、２ｎｍ以上５ｎｍ以下とすることが好ましい。また、ゲート絶縁膜１１８の膜厚は、５ｎｍ以上３００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは１０ｎｍ以上３０ｎｍ以下とすることが望ましい。
【００９０】
また、絶縁膜１０２として、加熱により酸素の一部が脱離する酸化物絶縁膜を用いることにより、加熱処理の際に、酸化物絶縁膜に含まれる酸素の一部が脱離して、酸化物半導体膜へ拡散させることができる。この結果、酸化物半導体膜から酸化物半導体以外の半導体膜または金属膜へ拡散した酸素による欠損を、酸化物絶縁膜から脱離した酸素によって補填することができる。
【００９１】
ゲート電極１２２として、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属材料、上述の金属元素を成分とする合金材料、または上述の金属元素を組み合わせた合金材料を用いることができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属材料を用いてもよい。
【００９２】
また、ゲート電極１２２は、単層構造でも積層構造でもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜上にタングステン膜を積層する二層構造、チタン膜上にアルミニウム膜を積層し、さらにチタン膜を積層する三層構造などが挙げられる。また、アルミニウム膜上に、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた金属膜、または複数組み合わせた合金膜、もしくは窒化膜を積層してもよい。
【００９３】
また、ゲート電極１２２として、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化珪素を添加したインジウム錫酸化物などの透光性を有する導電材料をも用いることもできる。また、透光性を有する導電膜と、上記金属膜との積層構造としてもよい。
【００９４】
また、ゲート電極１２２とゲート絶縁膜１１８との間に、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素を含むＩｎ−Ｏ膜、金属窒化物膜（ＩｎＮ、ＺｎＮなど）を設けてもよい。これらの膜は、５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、トランジスタのしきい値電圧をプラスにシフトさせることができる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合、少なくとも酸化物半導体膜１１４より高い窒素濃度、具体的には７原子％以上の窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いることが好ましい。
【００９５】
絶縁膜１２４として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いることができる。また、絶縁膜１２４は、単層構造でも積層構造でもよい。絶縁膜１２４として、絶縁膜１０２と同様に、加熱により酸素の一部が脱離する酸化物絶縁膜を用いてもよい。また、絶縁膜１２４として、酸化物半導体膜１１４に外部から水素が混入することを防止する酸化物絶縁膜を用いてもよい。外部から水素が混入することを防止する酸化物絶縁膜として、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどが挙げられる。該絶縁膜１２４として、外部から水素が混入することを防止する酸化物絶縁膜を用いることにより、酸化物半導体膜１１４に水素が混入することを防止することができる。また、ゲート絶縁膜１１８として、加熱により酸素の一部が脱離する酸化物絶縁膜を用い、絶縁膜１２４として、外部から水素が混入することを防止する酸化物絶縁膜を用いることで、ゲート絶縁膜１１８から脱離した酸素が外方拡散されてしまうことを防止することもできる。
【００９６】
次に、図１に示すトランジスタの作製方法について、図２を参照して説明する。
【００９７】
はじめに、基板１００上に、絶縁膜１０２、酸化物半導体膜１０４、及び酸化物半導体以外の半導体膜１０６を成膜する（図２（Ａ）参照）。
【００９８】
絶縁膜１０２は、スパッタリング法、ＣＶＤ法などにより成膜することができる。なお、加熱により酸素の一部が脱離する酸化物絶縁膜は、スパッタリング法を用いて成膜することが好ましい。
【００９９】
加熱により酸素の一部が脱離する酸化物絶縁膜を、スパッタリング法により成膜する場合は、成膜ガス中の酸素濃度が高いことが好ましい。成膜ガス中の酸素濃度は、６％以上１００％以下とすることが好ましい。成膜ガスとして、酸素、又は酸素及び希ガスの混合ガスを用いることができる。
【０１００】
加熱により酸素の一部が脱離する酸化物絶縁膜の代表例として、酸化シリコン膜を成膜する場合、石英（好ましくは合成石英）をターゲットとして用い、基板温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットとの距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２／（Ｏ２＋Ａｒ）割合を１％以上１００％以下（好ましくは６％以上１００％以下）として、ＲＦスパッタリング法により成膜することが好ましい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素のみを用いてもよい。
【０１０１】
なお、絶縁膜１０２を成膜する前に、加熱処理またはプラズマ処理により、基板１００に含まれる水素を脱離させることが好ましい。この結果、後の加熱処理において、絶縁膜１０２及び酸化物半導体膜１０４に水素が拡散することを防止することができる。なお、加熱処理は、不活性雰囲気、減圧雰囲気、または乾燥空気雰囲気にて、１００℃以上基板１００の歪み点未満で行う。また、プラズマ処理は、希ガス、酸素、窒素、または酸化窒素（亜酸化窒素、一酸化窒素、二酸化窒素など）を用いて行う。
【０１０２】
また、絶縁膜１０２表面に平坦化処理を行うことで、後に成膜する酸化物半導体膜１０４表面を平坦化することができるため、好ましい。平坦化処理として、研磨処理（例えば、化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法）、ドライエッチング処理、プラズマ処理を用いることができる。平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順序は特に限定されず、絶縁膜１０２表面の凹凸状態に合わせて適宜設定すればよい。
【０１０３】
なお、プラズマ処理として、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングにより行うことが好ましい。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、絶縁膜１０２表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
【０１０４】
絶縁膜１０２表面に平坦化処理を行うことにより、絶縁膜１０２表面の平均面粗さ（Ｒａ）を、１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは、０．１ｎｍ以下とすることが好ましい。
【０１０５】
酸化物半導体膜１０４は、スパッタリング法、塗布法、印刷法、パルスレーザ蒸着法などに成膜することができる。
【０１０６】
例えば、酸化物半導体膜１０４をスパッタリング法により成膜する場合について、以下に説明する。
【０１０７】
酸化物半導体膜１０４の成膜工程では、水素や水などの不純物の混入を極力抑えることによって、酸化物半導体膜１０４に水素や水などの不純物が混入することを防止することが好ましい。
【０１０８】
酸化物半導体に含まれる水素は、金属原子と結合する酸素原子と反応して水になるとともに、酸素原子が脱離した格子（または酸素原子が脱離した部分）には、欠損が生じる。このため、酸化物半導体膜の成膜工程において、水素を含む不純物を極めて低減することにより、酸化物半導体膜の酸素欠損を低減することができる。
【０１０９】
まず、酸化物半導体膜１０４をスパッタリング装置で成膜する前に、スパッタリング装置にダミー基板を搬入し、ダミー基板上に酸化物半導体膜を成膜して、ターゲット表面、または防着板に付着した水素や水を取り除く工程を行うことが望ましい。
【０１１０】
また、水素濃度を低減させるために、例えば、スパッタリング装置の処理室内に供給するスパッタリングガスとして、水素や水などの不純物が除去された高純度のガスを用いることが好ましい。スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。酸素のガス比を高めることによって、酸化物半導体膜１０４に含まれる酸素の含有量を増加させることができる。また、酸素のガス比を高めることで、酸化物半導体膜１０４は結晶化しやすくなる。
【０１１１】
処理室内の残留水分を除去しつつ、水素や水などの不純物が除去されたスパッタリングガスを用いることで、酸化物半導体膜１０４の水素濃度を低減することができる。スパッタリング装置の処理室の排気は、ドライポンプなどの粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプ、及びクライオポンプなどの高真空ポンプとを適宜組み合わせて行うとよい。ターボ分子ポンプは大きいサイズの分子の排気が優れる一方、水素や水の排気能力が低い。さらに、水の排気能力の高いクライオポンプまたは水素の排気能力の高いスパッタイオンポンプを組み合わせることが有効となる。
【０１１２】
また、基板１００を高温に保持した状態で、酸化物半導体膜１０４を成膜することによっても、酸化物半導体膜１０４の水素濃度を低減することができる。基板１００の加熱温度として、１５０℃以上４５０℃以下、好ましくは２００℃以上３５０℃以下とすることが望ましい。また、酸化物半導体膜１０４の成膜時に基板を上述の温度で加熱することにより、酸化物半導体膜１０４を、ＣＡＡＣ−ＯＳ膜とすることができる。
【０１１３】
ＣＡＡＣ−ＯＳ膜は、以下の三つの方法によって成膜することができる。一つ目は、成膜温度を２００℃以上４５０℃以下として酸化物半導体膜１０４の成膜を行う方法である。二つ目は、酸化物半導体膜を薄い膜厚（数ｎｍ）で成膜した後、２００℃以上７００℃以下の加熱処理を行う方法である。三つ目は、酸化物半導体膜を薄い膜厚（数ｎｍ）で成膜した後、２００℃以上７００℃以下の加熱処理を行い、さらに酸化物半導体膜を成膜する方法である。
【０１１４】
ターゲットとして、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物などのターゲットを用いることができる。
【０１１５】
ターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットが挙げられる。前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いて酸化物半導体膜１０４を成膜することで、多結晶が形成されやすくなる。また、ＣＡＡＣ−ＯＳ膜が形成されやすくなる。なお、Ｉｎ−Ｇａ−Ｚｎ系の酸化物半導体は、ＩＧＺＯとも呼ぶ。
【０１１６】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【０１１７】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減することが好ましい。また、成膜ガス中の不純物濃度を低減することが好ましい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【０１１８】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、スパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、結晶成長が促進される。
【０１１９】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【０１２０】
スパッタリング用ターゲットの一例として、多結晶のＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。
【０１２１】
多結晶のＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットは、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで得られる。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末のｍｏｌ数比は、例えば、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２とする。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
【０１２２】
次に、酸化物半導体膜１０４上に、酸化物半導体以外の半導体膜１０６を成膜する（図２（Ａ）参照）。酸化物半導体以外の半導体膜１０６として、例えば、シリコンを用いることができる。酸化物半導体以外の半導体膜１０６は、スパッタリング法、ＣＶＤ法などにより成膜することができる。
【０１２３】
酸化物半導体以外の半導体膜１０６の膜厚は、２ｎｍ以上５ｎｍ以下として成膜することが好ましい。酸化物半導体以外の半導体膜の膜厚が２ｎｍ未満であると、酸化物半導体以外の半導体膜が島状に点在し均一な膜厚の酸化物半導体以外の半導体膜にすることができず、５ｎｍを超えると、後に行う加熱処理により、酸化物半導体以外の半導体膜を十分に酸化し、絶縁膜を成膜することが困難になってしまうからである。
【０１２４】
なお、酸化物半導体以外の半導体膜１０６に代えて、酸化することで絶縁化する金属膜を用いてもよい。金属膜として、例えば、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）のいずれか一を用いることができる。酸化物半導体以外の半導体膜に代えて金属膜を用いる場合には、酸化物半導体膜１０４上に、金属膜を、スパッタリング法により、２ｎｍ以上５ｎｍ以下で成膜する。
【０１２５】
本実施の形態では、酸化物半導体以外の半導体膜１０６として、スパッタリング法により、非晶質シリコン膜を形成する。
【０１２６】
また、絶縁膜１０２、酸化物半導体膜１０４、酸化物半導体以外の半導体膜１０６は、スパッタリング法により、連続的に成膜することが好ましい。
【０１２７】
次に、酸化物半導体膜１０４及び酸化物半導体以外の半導体膜１０６に、加熱処理を行う。これにより、酸化物半導体膜１０８及び絶縁膜１１２を形成する（図２（Ｂ）参照）。
【０１２８】
加熱処理を行うことにより、酸化物半導体膜１０４に含まれる水素や水を除去（脱水化または脱水素化）することができる。水素や水を除去することにより、キャリアである電子の発生を抑制することができる。
【０１２９】
加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は、減圧下または窒素雰囲気下などで行うことができる。
【０１３０】
加熱処理は、不活性ガス雰囲気で行うことができ、代表的には、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素雰囲気で行うことが好ましい。また、酸素雰囲気及び減圧雰囲気で行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。処理時間は３分〜２４時間とする。
【０１３１】
加熱処理を行う際、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１３２】
また、酸化物半導体膜１０４と酸化物半導体以外の半導体膜１０６とが接した状態で、加熱処理を行うことによって、酸化物半導体膜１０４と酸化物半導体以外の半導体膜１０６との界面において、酸化物半導体膜１０４中の酸素原子と酸化物半導体以外の半導体膜中の原子とを結合させる。これにより、酸化物半導体膜と酸化物半導体以外の半導体膜の界面において構造を連続させることができる。また、酸化物半導体膜１０４から脱離した酸素が、酸化物半導体以外の半導体膜１０６に拡散することで、酸化物半導体以外の半導体膜１０６は酸化されるため、絶縁膜１１２（酸化物絶縁膜）とすることができる。
【０１３３】
また、酸化物半導体膜１０４から酸素が脱離するとともに、酸化物半導体膜中の金属原子と結合した酸素も脱離して、酸化物半導体以外の半導体膜１０６に拡散する。酸化物半導体以外の半導体膜が酸化することによって形成された絶縁膜に、上述の金属原子が含まれることにより、酸化物半導体膜の元素と絶縁膜の元素とが混合した混合領域が形成される。該混合領域は、酸化物半導体膜と接する絶縁膜の界面に存在する。
【０１３４】
本実施の形態では、酸化物半導体以外の半導体膜１０６として、非晶質シリコン膜を用いている。酸化物半導体膜１０４と非晶質シリコン膜とが接した状態で、加熱処理を行うことによって、非晶質シリコン膜は酸化されるため、酸化シリコン膜とすることができる。
【０１３５】
また、酸化物半導体以外の半導体膜１０６に代えて金属膜を用いる場合、酸化物半導体膜１０４と金属膜とが接した状態で、加熱処理を行うことによって、酸化物半導体膜１０４と金属膜との界面において、酸化物半導体膜１０４中の酸素と、金属膜中の原子とを結合させる。これにより、酸化物半導体膜と金属膜の界面において構造を連続させることができる。また、酸化物半導体膜１０４から脱離した酸素が、金属膜に拡散することで、金属膜は酸化されるため、絶縁膜（酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム、酸化タンタル）とすることができる。
【０１３６】
当該加熱条件によっては、酸化物半導体膜１０４から水素や水を除去することができるが、これと同時に酸化物半導体膜１０４から外部（酸化物半導体以外の半導体膜１０６）へ酸素が脱離してしまうので、酸化物半導体膜１０４において、酸素欠損が残存してしまう場合がある。当該酸素欠損は、トランジスタのチャネル長がサブミクロンである微細構造のトランジスタの場合、特に影響が大きく、短チャネル効果が発生し、しきい値電圧がマイナス方向にシフトしてしまう。
【０１３７】
そこで、加熱処理で酸化物半導体膜１０４を加熱した後、加熱温度を維持、またはその加熱温度から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガスまたは一酸化二窒素ガスの作用により、水素や水の除去と、同時に減少してしまった酸素を酸化物半導体膜１０４に供給することによって、酸素欠損を低減することができる。
【０１３８】
また、絶縁膜１０２として、加熱により酸素の一部が脱離する酸化物絶縁膜を用いることにより、加熱処理により、酸化物絶縁膜に含まれる酸素の一部を脱離させて、酸化物半導体膜１０４へ拡散させることができる。これによっても、酸化物半導体膜１０４から酸化物半導体以外の半導体膜へ拡散した酸素による欠損を、酸化物絶縁膜から脱離した酸素によって補填することができる。また、絶縁膜１０２から脱離した酸素を酸化物半導体膜１０４に拡散させることで、絶縁膜１０２と酸化物半導体膜１０４との界面準位を低減することができる。
【０１３９】
なお、脱水化または脱水素化のための加熱処理を酸化物半導体膜の島状への加工前に行うと、絶縁膜１０２に含まれる酸素が加熱処理によって外方拡散されてしまうのを防止することができるため好ましい。
【０１４０】
なお、脱水化または脱水素化のための加熱処理は、複数回行っても良い。例えば、酸化物半導体膜１０４の成膜後、酸化物半導体以外の半導体膜１０６の成膜前にも行ってもよい。
【０１４１】
以上のように加熱処理を行うことにより、酸化物半導体膜１０８及び絶縁膜１１２を形成することができる（図２（Ｂ）参照）。
【０１４２】
次に、絶縁膜１１２上にマスクを形成して、エッチングを行うことにより、島状の絶縁膜及び酸化物半導体膜１１４を形成する（図２（Ｃ）参照）。島状の絶縁膜は、ゲート絶縁膜１１６として用いる。島状のゲート絶縁膜１１６及び酸化物半導体膜１１４を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成する場合には、フォトマスクを使用しないため、製造コストを低減することができる。絶縁膜１１２及び酸化物半導体膜１０８のエッチングは、ドライエッチング、ウェットエッチング、またはこれらを組み合わせて行うことができる。
【０１４３】
次に、絶縁膜１０２及びゲート絶縁膜１１６を覆うようにゲート絶縁膜１１８を成膜する（図２（Ｄ）参照）。
【０１４４】
ゲート絶縁膜１１８は、ＣＶＤ法、スパッタリング法などにより成膜することができる。なお、ゲート絶縁膜１１８として、加熱により酸素の一部が脱離する酸化物絶縁膜を用いる場合には、絶縁膜１０２の成膜方法を参照すればよい。
【０１４５】
ゲート絶縁膜１１８の成膜後に、加熱処理を行っても良い。酸化物半導体膜１１４の側面に、ゲート絶縁膜１１８として加熱により酸素の一部が脱離する酸化物絶縁膜が設けられている場合には、加熱処理により、ゲート絶縁膜１１８から酸素の一部が脱離し、酸化物半導体膜１１４に拡散させることができる。これにより、酸化物半導体膜１１４の側面における酸素欠損を低減させることができる。なお、該加熱処理は、ゲート絶縁膜１１８の成膜後であれば、どのタイミングで行ってもよい。
【０１４６】
次に、ゲート絶縁膜１１８上に、ゲート電極（これと同じ層で形成される配線を含む）を形成するための導電膜を成膜する。その後、該導電膜上に、マスクを形成してエッチングを行うことにより、ゲート電極１２２を形成する。ゲート電極１２２に用いる導電膜は、スパッタリング法、ＣＶＤ法、蒸着法などにより成膜することができる。なお、ゲート電極１２２は、印刷法またはインクジェット法を用いて形成してもよい。
【０１４７】
次に、ゲート絶縁膜１１８及びゲート電極１２２上に絶縁膜１２４を成膜する。絶縁膜１２４は、スパッタリング法、ＣＶＤ法、塗布法、印刷法などにより成膜することができる。
【０１４８】
次に、絶縁膜１２４、ゲート絶縁膜１１８、及びゲート絶縁膜１１６の一部を除去することでコンタクトホール１２６ａ、１２６ｂを形成する。そして、コンタクトホール１２６ａ、１２６ｂにおいて、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）を形成するための導電膜を成膜する。その後、該導電膜上に、マスクを形成してエッチングを行うことにより、ソース電極１２８ａ及びドレイン電極１２８ｂを形成する（図２（Ｅ）参照）。ソース電極１２８ａ及びドレイン電極１２８ｂに用いる導電膜は、スパッタリング法、ＣＶＤ法、蒸着法などにより成膜することができる。
【０１４９】
以上の工程により、図１（Ｂ）に示すトランジスタ１１０を作製することができる（図２（Ｅ）参照）。
【０１５０】
また、図１（Ｃ）に示すトランジスタ１２０を作製する場合には、ゲート電極１２２を形成した後、ゲート電極１２２をマスクとして、酸化物半導体膜１１４にドーパントを添加する。ゲート電極１２２をマスクとして、ドーパントを添加することにより、セルフアラインでドーパントを含む一対の第２の領域１３４ａ、１３４ｂ、及びドーパントが添加されない第１の領域１３５を形成することができる。ゲート電極１２２と重畳する第１の領域１３５は、チャネル領域として機能する。また、ドーパントを含む一対の第２の領域１３４ａ、１３４ｂは、ソース領域及びドレイン領域として機能する。
【０１５１】
酸化物半導体膜１１４にドーパントを添加する方法として、イオンドーピング法またはイオンインプランテーション法を用いることができる。または、添加する元素を含むガス雰囲気にてプラズマを発生させて、被添加物に対してプラズマ処理を行うことによって、ドーパントを添加することができる。上記プラズマを発生させる装置として、ドライエッチング装置やプラズマＣＶＤ装置、高密度プラズマＣＶＤ装置などを用いることができる。
【０１５２】
酸化物半導体膜１１４にドーパントを添加した後、加熱処理を行ってもよい。当該加熱処理の温度は、代表的には、１５０℃以上４５０℃以下、好ましくは２５０℃以上３２５℃以下とする。または、２５０℃から３２５℃まで徐々に温度上昇させながら加熱してもよい。
【０１５３】
当該加熱処理により、ドーパントを含む一対の第２の領域１３４ａ、１３４ｂの抵抗を低減することができる。なお、当該加熱処理において、ドーパントを含む一対の第２の領域１３４ａ、１３４ｂは、結晶状態でも非晶質状態でもよい。また、ゲート絶縁膜１１８及び絶縁膜１０２から酸素が酸化物半導体膜に拡散し、酸化物半導体膜に含まれる酸素欠損を低減することができる。
【０１５４】
上述の方法によれば、酸化物半導体膜１１４とゲート絶縁膜１１６との界面を結合し、界面における構造を連続させることができる。これにより、酸化物半導体膜１１４とゲート絶縁膜１１６との界面において、界面準位を低減することができるため、空間電荷が生じることを抑制することができる。この結果、酸化物半導体膜１１４とゲート絶縁膜１１６との界面において、キャリア（電子）の散乱を抑制することができるため、トランジスタの電界効果移動度を向上させることができる。また、トランジスタの動作点あるいはしきい値電圧の変動を抑制することができる。
【０１５５】
次に、図２に示す作製方法とは一部異なるトランジスタの作製方法について、図３を参照して説明する。
【０１５６】
まず、基板１００上に、絶縁膜１０２及び酸化物半導体膜１０４を成膜する（図３（Ａ）参照）。絶縁膜１０２は、加熱により酸素の一部が脱離する酸化物絶縁膜を用いることが好ましい。
【０１５７】
次に、酸化物半導体膜１０４上にマスクを形成して、エッチングを行うことにより、島状の酸化物半導体膜１３２を形成する。
【０１５８】
次に、絶縁膜１０２及び島状の酸化物半導体膜１３２を覆うように、酸化物半導体以外の半導体膜１０６を成膜する（図３（Ｂ）参照）。もちろん、酸化物半導体以外の半導体膜１０６に代えて、金属膜として、例えば、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）のいずれか一を用いてもよい。
【０１５９】
次に、酸化物半導体膜１３２及び酸化物半導体以外の半導体膜１０６に、加熱処理を行う。これにより、酸化物半導体膜１１４及び絶縁膜１１２を形成する（図３（Ｃ）参照）。
【０１６０】
酸化物半導体膜１３２及び絶縁膜１０２と、酸化物半導体以外の半導体膜１０６とが接した状態で加熱処理を行うことによって、酸化物半導体膜１３２と酸化物半導体以外の半導体膜１０６との界面において、酸化物半導体膜１３２中の酸素原子と酸化物半導体以外の半導体膜１０６中の原子とを結合させる。これにより、酸化物半導体膜と酸化物半導体以外の半導体膜の界面において構造を連続させることができる。また、酸化物半導体膜１３２及び絶縁膜１０２から脱離した酸素が、酸化物半導体以外の半導体膜１０６に拡散することで、酸化物半導体以外の半導体膜１０６は酸化されるため、絶縁膜１１２とすることができる。絶縁膜１１２は、ゲート絶縁膜として用いることができる。
【０１６１】
また、酸化物半導体以外の半導体膜１０６に代えて、上述した金属膜を用いる場合には、絶縁膜１１２は、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム、または酸化タンタルとなる。
【０１６２】
次に、絶縁膜１１２上にゲート絶縁膜１１８を成膜する（図３（Ｄ）参照）。なお、図３においては、絶縁膜１１２及びゲート絶縁膜１１８として、異なる材料を用いる場合について示している。そのため、絶縁膜１１２とゲート絶縁膜１１８との界面を実線で示している。例えば、絶縁膜１１２（酸化シリコン）上にゲート絶縁膜１１８として、ｈｉｇｈ−ｋ材料の膜を形成することができる。これにより、Ｓ値やオン電流を向上させることができる。
【０１６３】
その後、図２（Ｅ）において説明したように、ゲート電極１２２、絶縁膜１２４、ソース電極１２８ａ、及びドレイン電極１２８ｂを形成することで、トランジスタ１３０を形成することができる（図３（Ｅ）参照）。
【０１６４】
図３に示す方法によっても、酸化物半導体膜１１４と絶縁膜１１２との界面を結合し、界面における構造を連続させることができる。これにより、酸化物半導体膜１１４と絶縁膜１１２（ゲート絶縁膜）との界面において、界面準位を低減することができるため、空間電荷が生じることを抑制することができる。この結果、酸化物半導体膜１１４とゲート絶縁膜との界面において、キャリア（電子）の散乱を抑制することができるため、トランジスタの電界効果移動度を向上させることができる。また、トランジスタの動作点あるいはしきい値電圧の変動を抑制することができる。
【０１６５】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１６６】
（実施の形態２）
本実施の形態では、実施の形態１と異なる構造のトランジスタ及びその作製方法について、図４及び図５を参照して説明する。
【０１６７】
図４に、本発明の一態様に係る半導体装置の一例として、トランジスタ１４０の平面図及び断面図を示す。ここで、図４（Ａ）は平面図であり、図４（Ｂ）は図４（Ａ）におけるＢ１−Ｂ２断面に係る断面図である。なお、図４（Ａ）では、煩雑になることを避けるため、トランジスタ１４０の構成要素の一部（例えば、ゲート絶縁膜１１６、ゲート絶縁膜１１８、絶縁膜１２４など）を省略している。
【０１６８】
図４（Ａ）、（Ｂ）に示すトランジスタ１４０は、基板１００上に設けられた酸化物半導体膜１１４と、酸化物半導体膜１１４に接して設けられたゲート絶縁膜１３３と、酸化物半導体膜１１４上面に接して設けられたソース電極１３６ａ及びドレイン電極１３６ｂと、ゲート絶縁膜１３３、ソース電極１３６ａ、及びドレイン電極１３６ｂを覆うように設けられたゲート絶縁膜１１８と、ゲート絶縁膜１１８上に設けられたゲート電極１３８と、を有する。なお、基板１００と酸化物半導体膜１１４との間に絶縁膜１０２を設けてもよい。また、ゲート絶縁膜１１８及びゲート電極１３８を覆うように絶縁膜１２４を設けてもよい。
【０１６９】
ソース電極１３６ａ及びドレイン電極１３６ｂの端部は、テーパー形状であることが好ましい。ソース電極１３６ａ及びドレイン電極１３６ｂの端部をテーパー形状とすることにより、ゲート絶縁膜１１８の被覆性を向上させ、上記端部におけるゲート絶縁膜１１８の段切れを防止することができる。ここでは、テーパー角は、例えば、２０°以上４５°以下とする。なお、テーパー角とは、テーパー形状を有する膜（ソース電極１３６ａ及びドレイン電極１３６ｂ）を、その断面（基板の表面と直交する面）に垂直な方向から観察した際に、当該膜の側面と底面がなす傾斜角を示す。
【０１７０】
トランジスタを図４に示す構成とすることで、酸化物半導体膜１１４上面及び側面において、ソース電極１３６ａ、ドレイン電極１３６ｂを接続することができるため、良好なコンタクトを得ることができ、接触抵抗を低減することができる。また、トランジスタ１１０及びトランジスタ１２０のように、コンタクトホールを形成しなくてすむため、コンタクトホールの数の低減による占有面積の縮小を図ることができる。
【０１７１】
次に、図４に示すトランジスタの作製方法について、図５を参照して説明する。
【０１７２】
まず、図２（Ａ）から図２（Ｃ）と同様な工程を経て、基板１００上に、絶縁膜１０２、島状の酸化物半導体膜１１４、及び島状のゲート絶縁膜１１６を形成する（図５（Ａ）参照）。
【０１７３】
次に、ゲート絶縁膜１１６上にマスクを形成して、エッチングを行うことにより、酸化物半導体膜１１４よりも面積が縮小された酸化シリコン膜を形成する（図５（Ｂ）参照）。面積が縮小された酸化シリコン膜は、ゲート絶縁膜１３３として用いる。これにより、酸化物半導体膜１１４上面が一部露出する。
【０１７４】
次に、絶縁膜１０２、酸化物半導体膜１１４、及びゲート絶縁膜１３３上に、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）を形成するための導電膜を成膜する。その後、該導電膜上に、マスクを形成してエッチングを行うことにより、ソース電極１３６ａ及びドレイン電極１３６ｂを形成する（図５（Ｃ）参照）。ソース電極１３６ａ、ドレイン電極１３６ｂに用いる導電膜の材料及び形成方法は、実施の形態１に示すソース電極１２８ａ及びドレイン電極１２８ｂの記載を参酌できる。
【０１７５】
次に、ゲート絶縁膜１３３、ソース電極１３６ａ、及びドレイン電極１３６ｂを覆うように、ゲート絶縁膜１１８を成膜する（図５（Ｄ）参照）。
【０１７６】
次に、ゲート絶縁膜１１８上に、ゲート電極（これと同じ層で形成される配線を含む）を形成するための導電膜を成膜する。その後、該導電膜上に、マスクを形成してエッチングを行うことにより、ゲート電極１３８を形成する（図５（Ｅ）参照）。なお、ゲート電極１３８に用いる導電膜の材料及び成膜方法は、実施の形態１に示すゲート電極１２２の記載を参酌できる。
【０１７７】
次に、ゲート絶縁膜１１８及びゲート電極１２２を覆うように、絶縁膜１２４を成膜する（図５（Ｅ）参照）。
【０１７８】
以上の工程により、図４に示すトランジスタ１４０を作製することができる（図５（Ｅ）参照）。
【０１７９】
本実施の形態に示す方法によっても、酸化物半導体膜１１４とゲート絶縁膜１３３との界面を結合し、界面における構造を連続させることができる。これにより、酸化物半導体膜１１４とゲート絶縁膜１３３との界面において、界面準位を低減することができるため、空間電荷が生じることを抑制することができる。この結果、酸化物半導体膜１１４とゲート絶縁膜１３３との界面において、キャリア（電子）の散乱を抑制することができるため、トランジスタの電界効果移動度を向上させることができる。また、トランジスタの動作点あるいはしきい値電圧の変動を抑制することができる。
【０１８０】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１８１】
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２と異なる構造のトランジスタ及びその作製方法について、図６及び図７を参照して説明する。
【０１８２】
図６に、本発明の一態様に係る半導体装置の一例として、トランジスタ１５０の平面図及び断面図を示す。ここで、図６（Ａ）は平面図であり、図６（Ｂ）は図６（Ａ）におけるＣ１−Ｃ２断面に係る断面図である。なお、図６（Ａ）では、煩雑になることを避けるため、トランジスタ１５０の構成要素の一部（例えば、ゲート絶縁膜１１８、絶縁膜１２４など）を省略している。
【０１８３】
図６（Ａ）、（Ｂ）に示すトランジスタ１５０は、基板１００上に設けられたソース電極１４２ａ及びドレイン電極１４２ｂと、ソース電極１４２ａ及びドレイン電極１４２ｂ上に設けられた酸化物半導体膜１１４と、酸化物半導体膜１１４に接して設けられたゲート絶縁膜１１６と、ソース電極１４２ａ、ドレイン電極１４２ｂ、酸化物半導体膜１１４、及びゲート絶縁膜１１６を覆うように設けられたゲート絶縁膜１１８と、ゲート絶縁膜１１８上に設けられたゲート電極１２２と、を有する。なお、基板１００と、酸化物半導体膜１１４との間に絶縁膜１０２を設けてもよい。また、ゲート絶縁膜１１８及びゲート電極１５２を覆うように絶縁膜１２４を設けても良い。
【０１８４】
図６（Ｃ）に示すトランジスタ１６０の構造において、例えば、ゲート絶縁膜１１６として酸化シリコンを用い、ゲート絶縁膜１１８としてｈｉｇｈ−ｋ材料を用いることにより、Ｓ値やオン電流を向上させることができる。
【０１８５】
また、図６（Ｃ）に示すトランジスタ１６０のように、酸化物半導体膜１１４にドーパントを添加することで、第１の領域１３５、及び一対の第２の領域１３４ａ、１３４ｂを形成してもよい。ゲート電極１２２をマスクとして酸化物半導体膜１１４にドーパントを添加することによって、酸化物半導体膜１１４において、ゲート電極１２２と重畳する領域に第１の領域１３５が形成され、第１の領域１３５を挟むように一対の第２の領域１３４ａ、１３４ｂが形成される。なお、第２の領域１３４ａ、１３４ｂに添加されるドーパントの種類及び濃度は、実施の形態１の記載を参酌できる。
【０１８６】
なお、トランジスタ１６０は、酸化物半導体膜１１４に第１の領域１３５、第２の領域１３４ａ、１３４ｂが形成される以外は、トランジスタ１５０と同様である。また、トランジスタ１６０の上面図は、図６（Ａ）を参照することができる。
【０１８７】
次に、図６に示すトランジスタの作製方法について、図７を参照して説明する。
【０１８８】
まず、基板１００上に、絶縁膜１０２を成膜した後、絶縁膜１０２上に、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）を形成するための導電膜を成膜する。その後、該導電膜上に、マスクを形成してエッチングを行うことにより、ソース電極１４２ａ及びドレイン電極１４２ｂを形成する（図７（Ａ）参照）。ソース電極１４２ａ及びドレイン電極１４２ｂに用いる導電膜の材料及び成膜方法は、実施の形態１に示すソース電極１２８ａ及びドレイン電極１２８ｂの記載を参酌できる。
【０１８９】
次に、絶縁膜１０２、ソース電極１４２ａ、及びドレイン電極１４２ｂ上に、酸化物半導体膜１０４及び酸化物半導体以外の半導体膜１０６を成膜する（図７（Ａ）参照）。なお、酸化物半導体膜１０４の成膜後、酸化物半導体以外の半導体膜１０６の成膜前に、脱水化または脱水素化のための加熱処理を行ってもよい。
【０１９０】
次に、酸化物半導体膜１０４及び酸化物半導体以外の半導体膜１０６に加熱処理を行うことにより、酸化物半導体膜１０８及び絶縁膜１１２を形成する（図７（Ｂ）参照）。
【０１９１】
次に、絶縁膜１１２上にマスクを形成して、エッチングを行うことにより、島状の絶縁膜１４６及び島状の酸化物半導体膜１４４を形成する（図７（Ｃ）参照）。
【０１９２】
次に、絶縁膜１４６、ソース電極１４２ａ、及びドレイン電極１４２ｂを覆うように、ゲート絶縁膜１１８を成膜する（図７（Ｄ）参照）。
【０１９３】
次に、ゲート絶縁膜１１８上に、ゲート電極（これと同じ層で形成される配線を含む）を形成するための導電膜を成膜する。その後、該導電膜上に、マスクを形成してエッチングを行うことにより、ゲート電極１２２を形成する（図７（Ｅ）参照）。
【０１９４】
次に、ゲート絶縁膜１１８及びゲート電極１２２を覆うように、絶縁膜１２４を成膜する（図７（Ｅ）参照）。
【０１９５】
以上の工程により、図６（Ｂ）に示すトランジスタ１５０を作製することができる（図７（Ｅ）参照）。
【０１９６】
また、図６（Ｃ）に示すトランジスタ１６０を作製する場合には、ゲート電極１２２を形成した後、ゲート電極１２２をマスクとして、酸化物半導体膜１４４にドーパントを添加する。ゲート電極１２２をマスクとして、ドーパントを添加することにより、セルフアラインでドーパントを含む一対の第２の領域１３４ａ、１３４ｂ、及びドーパントが添加されない第１の領域１３５を形成することができる。ゲート電極１２２と重畳する第１の領域１３５は、チャネル領域として機能する。また、ドーパントを含む一対の第２の領域１３４ａ、１３４ｂは、ソース領域及びドレイン領域として機能する。なお、酸化物半導体膜１１４にドーパントを添加する方法については、実施の形態１の記載を参酌できる。
【０１９７】
酸化物半導体膜１１４にドーパントを添加した後、加熱処理を行ってもよい。当該加熱処理の温度は、代表的には、１５０℃以上４５０℃以下、好ましくは２５０℃以上３２５℃以下とする。または、２５０℃から３２５℃まで徐々に温度上昇させながら加熱してもよい。
【０１９８】
当該加熱処理により、ドーパントを含む一対の第２の領域１３４ａ、１３４ｂの抵抗を低減することができる。
【０１９９】
本実施の形態に示す方法によっても、酸化物半導体膜１１４と絶縁膜１４６との界面を結合し、界面における構造を連続させることができる。これにより、酸化物半導体膜１１４と絶縁膜１４６（ゲート絶縁膜）との界面において、界面準位を低減することができるため、空間電荷が生じることを抑制することができる。この結果、酸化物半導体膜１１４とゲート絶縁膜との界面において、キャリア（電子）の散乱を抑制することができるため、トランジスタの電界効果移動度を向上させることができる。また、トランジスタの動作点あるいはしきい値電圧の変動を抑制することができる。
【０２００】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２０１】
（実施の形態４）
本実施の形態では、実施の形態１乃至３と異なる構造のトランジスタ及びその作製方法について、図８及び図９を参照して説明する。
【０２０２】
図８に、本発明の一態様に係る半導体装置の一例として、トランジスタ１７０の平面図及び断面図を示す。ここで、図８（Ａ）は平面図であり、図８（Ｂ）は図８（Ａ）におけるＤ１−Ｄ２断面に係る断面図である。なお、図８（Ａ）では、煩雑になることを避けるため、トランジスタ１７０の構成要素の一部（例えば、ゲート絶縁膜１１６、ゲート絶縁膜１１８、絶縁膜１５８など）を省略している。
【０２０３】
図８（Ａ）、（Ｂ）に示すトランジスタ１７０は、基板１００上に設けられたゲート電極１５２と、ゲート電極１５２上に設けられたゲート絶縁膜１１８と、ゲート絶縁膜１１８上に設けられたゲート絶縁膜１１６と、ゲート絶縁膜１１６上に設けられた酸化物半導体膜１５４と、酸化物半導体膜１５４の上面に接して設けられたソース電極１５６ａ及びドレイン電極１５６ｂと、を有する。なお、酸化物半導体膜１５４、ソース電極１５６ａ、及びドレイン電極１５６ｂを覆うように絶縁膜１５８を設けてもよい。
【０２０４】
トランジスタを図８に示す構造とすることで、酸化物半導体膜１５４上面及び側面において、ソース電極１５６ａ、ドレイン電極１５６ｂを接続することができるため、良好なコンタクトを得ることができ、接触抵抗を低減することができる。また、トランジスタ１１０及びトランジスタ１２０のように、コンタクトホールを形成しなくてすむため、コンタクトホールの数の低減による占有面積の縮小を図ることができる。
【０２０５】
次に、図８に示すトランジスタ１７０の作製方法について、図９を参照して説明する。
【０２０６】
まず、基板１００上に、ゲート電極（これと同じ層で形成される配線を含む）を形成するための導電膜を成膜する。その後、該導電膜上に、マスクを形成してエッチングを行うことにより、ゲート電極１５２を形成する（図９（Ａ）参照）。なお、ゲート電極１５２に用いる導電膜の材料及び成膜方法は、実施の形態１に示すゲート電極１２２の記載を参酌できる。
【０２０７】
次に、基板１００及びゲート電極１５２上に、ゲート絶縁膜１１８、酸化物半導体以外の半導体膜１０６、酸化物半導体膜１０４を順に成膜する（図９（Ａ）参照）。
【０２０８】
次に、酸化物半導体膜１０４及び酸化物半導体以外の半導体膜１０６に加熱処理を行うことにより、酸化物半導体膜１０８及び絶縁膜１１２を成膜する（図９（Ｂ）参照）。
【０２０９】
次に、酸化物半導体膜１０８上にマスクを形成して、エッチングを行うことにより、島状の酸化物半導体膜１５４を形成する（図９（Ｃ）参照）。
【０２１０】
次に、酸化物半導体膜１５４上に、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）を形成するための導電膜を成膜する。その後、該導電膜上にマスクを形成してエッチングを行うことにより、ソース電極１５６ａ及びドレイン電極１５６ｂを形成する（図９（Ｄ）参照）。ソース電極１５６ａ、ドレイン電極１５６ｂに用いる導電膜の材料及び形成方法は、実施の形態１に示すソース電極１２８ａ及びドレイン電極１２８ｂの記載を参酌できる。
【０２１１】
次に、ソース電極１５６ａ、ドレイン電極１５６ｂ、及び酸化物半導体膜１５４上に、絶縁膜１５８を成膜する（図９（Ｅ）参照）。なお、絶縁膜１５８の材料及び成膜方法は、実施の形態１に示す絶縁膜１２４の記載を参酌できる。
【０２１２】
以上の工程により、図８に示すトランジスタ１７０を作製することができる（図９（Ｅ）参照）。
【０２１３】
本実施の形態に示す方法によっても、酸化物半導体膜１５４と絶縁膜１１２との界面を結合し、界面における構造を連続させることができる。これにより、酸化物半導体膜１５４と絶縁膜１１２（ゲート絶縁膜）との界面において、界面準位を低減することができるため、空間電荷が生じることを抑制することができる。この結果、酸化物半導体膜１５４とゲート絶縁膜との界面において、キャリア（電子）の散乱を抑制することができるため、トランジスタの電界効果移動度を向上させることができる。また、トランジスタの動作点あるいはしきい値電圧の変動を抑制することができる。
【０２１４】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２１５】
（実施の形態５）
実施の形態１乃至４で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０２１６】
図１０（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図１０（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
【０２１７】
図１０（Ｂ）及び図１０（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図１０（Ｂ）及び図１０（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図１０（Ｂ）及び図１０（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２１８】
また、図１０（Ｂ）及び図１０（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０２１９】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方法などを用いることができる。図１０（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図１０（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１０（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０２２０】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【０２２１】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２２２】
また、第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態１乃至４のいずれかで一例を示したトランジスタを適用することができる。
【０２２３】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０２２４】
半導体装置の一形態について、図１１を用いて説明する。図１１は、図１０（Ｂ）のＭ−Ｎにおける断面図に相当する。
【０２２５】
図１１（Ａ）（Ｂ）で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
【０２２６】
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、トランジスタ４０１１のソース電極及びドレイン電極と同じ導電膜で形成されている。
【０２２７】
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図１１では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。
【０２２８】
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態４で示したトランジスタを適用する例を示す。なお、他の実施の形態に示すトランジスタを用いることもできる。トランジスタ４０１０、トランジスタ４０１１は、酸化物半導体膜とゲート絶縁膜との界面において、界面散乱が抑制されているため、電界効果移動度が向上したトランジスタである。このようなトランジスタを半導体装置に用いることにより、入力信号に対する高速応答、高速駆動が可能となり、より高性能な半導体装置を提供することができる。
【０２２９】
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
【０２３０】
図１１（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図１１（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４０３２、及び絶縁膜４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
【０２３１】
また、４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
【０２３２】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０２３３】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いることができる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
【０２３４】
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書等に示す固有抵抗率の値は、２０℃で測定した値とする。
【０２３５】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
【０２３６】
本発明の一態様に係る酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０２３７】
また、本発明の一態様に係る酸化物半導体膜を用いたトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することができるため、液晶表示装置の部品点数を削減することができる。
【０２３８】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２３９】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０２４０】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０２４１】
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うことができる。
【０２４２】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０２４３】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２４４】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２４５】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２４６】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【０２４７】
図１１（Ｂ）に、表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお、発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【０２４８】
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２４９】
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０２５０】
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２５１】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
【０２５２】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２５３】
以上のように、本発明の一態様に係るトランジスタを適用することで、高速駆動が可能な半導体装置を提供することができる。なお、本発明の一態様に係るトランジスタは上述の表示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、ＬＳＩ等の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など様々な機能を有する半導体装置に適用することが可能である。
【０２５４】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２５５】
（実施の形態６）
本実施の形態では、先の実施の形態に示す半導体装置の一例として記憶装置を、図１２を参照して説明する。
【０２５６】
図１２（Ａ）に、記憶装置の具体的な構成の一例をブロック図で示す。なお、図１２（Ａ）に示すブロック図では、記憶装置内の回路を機能ごとに分類し、互いに独立したブロックとして示しているが、実際の回路は機能ごとに完全に切り分けることが難しく、一つの回路が複数の機能に係わることもあり得る。
【０２５７】
図１２（Ａ）に示す記憶装置２００は、メモリセルアレイ２０１と、駆動回路２０２とを有する。駆動回路２０２は、入出力バッファ２０３と、ワード線の電位を制御するワード線駆動回路２０４と、メモリセルにおけるデータの書き込み及び読み出しを制御するデータ線駆動回路２０５と、入出力バッファ２０３、ワード線駆動回路２０４、及びデータ線駆動回路２０５の動作を制御する制御回路２０６を有している。
【０２５８】
また、ワード線駆動回路２０４は、ローデコーダ２０７を有する。なお、ワード線駆動回路２０４は、ローデコーダ２０７の他に、レベルシフタ及びバッファを有している。また、データ線駆動回路２０５は、カラムデコーダ２０８及び読み出し回路２０９を有する。なお、データ線駆動回路２０５は、カラムデコーダ２０８及び読み出し回路２０９の他に、セレクタ及びレベルシフタを有している。
【０２５９】
なお、メモリセルアレイ２０１、入出力バッファ２０３、ワード線駆動回路２０４、データ線駆動回路２０５、制御回路２０６は、全て一の基板を用いて形成されていてもよいし、いずれか１つ又は全てが互いに異なる基板を用いて形成されていても良い。
【０２６０】
異なる基板を用いている場合、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）などを介して電気的な接続を確保することができる。この場合、駆動回路２０２の一部がＦＰＣにＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）法を用いて接続されていてもよい。或いは、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）法を用いて、電気的な接続を確保することができる。
【０２６１】
記憶装置２００に、メモリセルアレイ２０１のアドレスＡｘ、アドレスＡｙを情報として含む信号ＡＤが入力されると、制御回路２０６は、列方向のアドレスＡｘをデータ線駆動回路２０５に送り、行方向のアドレスＡｙをワード線駆動回路２０４に送る。また、制御回路２０６は、入出力バッファ２０３を介して記憶装置２００に入力されたデータを情報として含む信号ＤＡＴＡを、データ線駆動回路２０５に送る。
【０２６２】
メモリセルアレイ２０１におけるデータの書き込み動作、読み出し動作の選択は、制御回路２０６に供給される信号ＲＥ（Ｒｅａｄ  ｅｎａｂｌｅ）、信号ＷＥ（Ｗｒｉｔｅ  ｅｎａｂｌｅ）などによって選択される。更に、メモリセルアレイ２０１が複数存在する場合、制御回路２０６に、メモリセルアレイ２０１を選択するための信号ＣＥ（Ｃｈｉｐ  ｅｎａｂｌｅ）が入力されていても良い。この場合、信号ＲＥ、信号ＷＥにより選択される動作が、信号ＣＥにより選択されたメモリセルアレイ２０１において実行される。
【０２６３】
メモリセルアレイ２０１では、信号ＷＥによって書き込み動作が選択されると、制御回路２０６からの指示に従って、ワード線駆動回路２０４が有するローデコーダ２０７において、アドレスＡｙに対応するメモリセルを選択するための信号が生成される。当該信号は、レベルシフタによって振幅が調整された後、バッファを介してメモリセルアレイ２０１に入力される。一方、データ線駆動回路２０５では、制御回路２０６からの指示に従って、カラムデコーダ２０８において選択されたメモリセルのうち、アドレスＡｘに対応するメモリセルを選択するための信号が生成される。当該信号は、レベルシフタによって振幅が調整された後、セレクタに入力される。セレクタでは、入力された信号に従って信号ＤＡＴＡをサンプリングし、アドレスＡｘ、アドレスＡｙに対応するメモリセルにサンプリングした信号を入力する。
【０２６４】
また、メモリセルアレイ２０１では、信号ＲＥによって読み出し動作が選択されると、制御回路２０６からの指示に従って、ワード線駆動回路２０４が有するローデコーダ２０７において、アドレスＡｙに対応するメモリセルを選択するための信号が生成される。当該信号は、レベルシフタによって振幅が調整された後、バッファを介してメモリセルアレイ２０１に入力される。一方、読み出し回路２０９では、制御回路２０６からの指示に従って、ローデコーダ２０７により選択されたメモリセルのうち、アドレスＡｘに対応するメモリセルを選択する。そして、アドレスＡｘ、アドレスＡｙに対応するメモリセルに記憶されているデータを読み出し、該データを情報として含む信号を生成する。
【０２６５】
なお、データ線駆動回路２０５は、信号ＤＡＴＡを一時的に記憶することができるページバッファ、データの読み出し時においてデータ線に電位ＶＲを予め与えるプリチャージ回路などを有していても良い。
【０２６６】
次に、ローデコーダ及びカラムデコーダの構成について、図１２（Ｂ）を用いて説明する。ここでは、カラムデコーダ２０８を用いて説明する。ここでは、一例として４本のビット線及び４本のワード線で構成される２５６ビットの記憶装置のカラムデコーダ２０８について説明する。なお、ビット数に合わせてビット線及びワード線の本数を適宜選択することが可能である。
【０２６７】
カラムデコーダ２０８はアドレス線Ｓ１、Ｓ１Ｂ、Ｓ２、Ｓ２Ｂ、Ｓ３、Ｓ３Ｂ、Ｓ４、Ｓ４Ｂよりアドレス信号をＮＡＮＤ回路２１１ａ、ＮＡＮＤ回路２１１ｂに入力する。なお、Ｓ１Ｂ、Ｓ２Ｂ、Ｓ３Ｂ、Ｓ４Ｂにはそれぞれ、Ｓ１、Ｓ２、Ｓ３、Ｓ４の反転信号が入力される。また、ＮＡＮＤ回路２１１ａ、２１１ｂから出力される信号を、ＮＯＲ回路２１２を通して出力端子ｏｕｔ１〜ｏｕｔ１６（図示せず）に出力する。図１２（Ｂ）の構成により、カラムデコーダ２０８において選択されたメモリセルのうち、アドレスＡｘに対応するメモリセルを選択するための信号が生成される。当該信号は、レベルシフタによって振幅が調整された後、セレクタに入力される。セレクタでは、入力された信号に従って信号ＤＡＴＡをサンプリングし、アドレスＡｘ、アドレスＡｙに対応するメモリセルにサンプリングした信号を入力する。
【０２６８】
なお、ローデコーダ２０７もカラムデコーダ２０８と同様の回路構成とすることが可能であり、ローデコーダ２０７において、アドレスＡｙに対応するメモリセルを選択するための信号が生成される。当該信号は、レベルシフタによって振幅が調整された後、バッファを介してメモリセルアレイ２０１に入力される。
【０２６９】
図１２（Ａ）に示す駆動回路２０２、更にはローデコーダ２０７及びカラムデコーダ２０８は、メモリセルアレイ２０１のビット線及びワード線への信号書込のために高速処理が必要である。このため、本発明の一態様に係るトランジスタのような、電界効果移動度が高いトランジスタを用いて駆動回路２０２、更にはローデコーダ２０７及びカラムデコーダ２０８を構成することで、記憶装置の高速動作が可能である。
【０２７０】
次に、メモリセルアレイ２０１の構造について、図１３を参照して説明する。
【０２７１】
図１３（Ａ）には、いわゆるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に相当する構成の記憶装置におけるメモリセルアレイを示す。図１３に示すメモリセルアレイ２０１は、複数のメモリセルがマトリクス状に配列された構成を有している。また、メモリセルアレイ２０１は、ｍ本のビット線ＢＬ、及びｎ本のワード線ＷＬを有する。
【０２７２】
図１３（Ａ）（Ｂ）に示すメモリセル２２０は、トランジスタ１４０及び容量素子１６８で構成されている。トランジスタ１４０として、実施の形態２に示すトランジスタが適用される。なお、実施の形態２に示すトランジスタ１４０を用いて説明するが、他の実施の形態に示すトランジスタも適用することができる。
【０２７３】
トランジスタ１４０のゲート電極１３８は、ワード線ＷＬと電気的に接続されている。また、トランジスタ１４０のソース電極１３６ａ又はドレイン電極１３６ｂは、ビット線ＢＬ（電極１６４及び配線１６６に相当する。）と電気的に接続されており、トランジスタ１４０のドレイン電極１３６ｂ又はソース電極１３６ａは、容量素子１６８の電極の一方（ソース電極１３６ａに相当する）と電気的に接続されている。また、容量素子１６８の電極の他方（電極１６２に相当する。）は容量線と電気的に接続され、一定の電位が与えられている。
【０２７４】
図１３（Ｂ）に示すように、トランジスタ１４０及び容量素子１６８上には、絶縁膜１２４が設けられている。そして、絶縁膜１２４及びゲート絶縁膜１１８に設けられたコンタクトホールには、電極１６４が設けられ、絶縁膜１２４上には、電極１６４と接続する配線１６６が形成されている。配線１６６は、メモリセルの一と他のメモリセルとを接続する配線である。
【０２７５】
本発明の一態様に係るトランジスタは、オフ電流が極めて低いため、メモリセル２２０に含まれるトランジスタ１４０として適宜用いることで、容量素子１６８に書き込まれたデータを長時間の保持することが可能であり、記憶装置を実質的な不揮発性記憶装置として使用することが可能になる。
【０２７６】
なお、図１３においては、記憶装置としてＤＲＡＭを用いて説明したが、本発明の一態様に係るトランジスタを適宜用いて作製したメモリ素子を用いれば、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やその他の記憶装置とすることができる。
【０２７７】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２７８】
（実施の形態７）
本発明の一態様に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。
【０２７９】
図１４（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。実施の形態５に示す表示装置は、表示部３００３に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として実施の形態６に示す記憶装置を適用することもできる。本発明の一態様に係る半導体装置を適用することにより、高速駆動が可能な高性能のノート型のパーソナルコンピュータとすることができる。
【０２８０】
図１４（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。実施の形態５に示す表示装置は、表示部３０２３に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として実施の形態６に示す記憶装置を適用することもできる。本発明の一態様に係る半導体装置を適用することにより、高速駆動が可能な高性能の携帯情報端末（ＰＤＡ）とすることができる。
【０２８１】
図１４（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２８２】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１４（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図１４（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態５に示す表示装置は、表示部２７０５及び表示部２７０７に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として実施の形態６に示す記憶装置を適用することもできる。本発明の一態様に係る半導体装置を適用することにより、高速駆動が可能な高性能の電子書籍２７００とすることができる。
【０２８３】
また、図１４（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０２８４】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２８５】
図１４（Ｄ）は、スマートフォンであり、筐体２８００と、ボタン２８０１と、マイクロフォン２８０２と、タッチパネルを備えた表示部２８０３と、スピーカー２８０４と、カメラ用レンズ２８０５と、を具備し、携帯型電話機としての機能を有する。実施の形態５に示す表示装置は、表示部２８０３に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として実施の形態６に示す記憶装置を適用することもできる。本発明の一態様に係る半導体装置を適用することにより、高速駆動が可能な高性能のスマートフォンとすることができる。
【０２８６】
表示部２８０３は、使用形態に応じて表示の方向が適宜変化する。また、表示部２８０３と同一面上にカメラ用レンズ２８０５を備えているため、テレビ電話が可能である。スピーカー２８０４及びマイクロフォン２８０２は音声通話に限らず、テレビ電話、録音、再生などが可能である。
【０２８７】
また、外部接続端子２８０６はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット（図示せず）に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
【０２８８】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０２８９】
図１４（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。実施の形態５に示す表示装置は、表示部（Ａ）３０５７及び表示部（Ｂ）３０５５に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として実施の形態６に示す記憶装置を適用することもできる。本発明の一態様に係る半導体装置を適用することにより、高速駆動が可能な高性能のデジタルビデオカメラとすることができる。
【０２９０】
図１４（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。実施の形態５に示す表示装置は、表示部９６０３に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として実施の形態６に示す記憶装置を適用することもできる。本発明の一態様に係る半導体装置を適用することにより、高速駆動が可能な高性能のテレビジョン装置９６００とすることができる。
【０２９１】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
【０２９２】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２９３】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【実施例】
【０２９４】
本実施例では、酸化物半導体膜上に、酸化物半導体以外の半導体膜として非晶質シリコン膜と酸化シリコン膜を積層形成し、加熱処理を行った後のサンプル（試料Ａ）を作製し、断面構造を観察した結果について説明する。また、比較試料として、酸化物半導体膜上に、非晶質シリコン膜と酸化シリコン膜を積層した後のサンプル（比較試料Ｂ）を作製し、断面構造を観察した結果についても説明する。
【０２９５】
まず、試料Ａとして、石英基板上に酸化物半導体膜として膜厚１０ｎｍのＩＧＺＯ膜、膜厚３ｎｍの非晶質シリコン膜、膜厚３０ｎｍの酸化シリコン膜を積層形成した。ＩＧＺＯ膜の形成条件は、スパッタリング法を用いて、ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を用い、基板温度３００℃、酸素雰囲気（酸素１００％）下で成膜を行った。また、非晶質シリコン膜の形成条件は、スパッタリング法を用いて、ターゲットとして、シリコンターゲットを用い、基板温度３０℃で成膜を行った。また、酸化シリコン膜の形成条件は、スパッタリング法を用いて、アルゴン雰囲気下で成膜を行った。
【０２９６】
次に、試料Ａに加熱処理を行った。加熱処理は、温度６５０℃、酸素雰囲気下で１時間行った。以上の工程により、試料Ａを作製した。
【０２９７】
比較試料Ｂは、加熱処理を行わないこと以外は、試料Ａと同様に作製した。
【０２９８】
次に、試料Ａ及び比較試料Ｂについて、観察したい箇所の断面を含む部分を切り出し、高分解能透過電子顕微鏡（日立ハイテクノロジーズ製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で加速電圧を３００ｋＶとし、試料Ａ及び比較試料Ｂの断面観察を行った。図１５（Ａ）に試料Ａ、図１５（Ｂ）に比較試料ＢのＴＥＭ像を示す。
【０２９９】
図１５（Ａ）に示す試料ＡのＴＥＭ像では、非晶質シリコン膜が形成された領域と酸化シリコン膜が形成された領域との間に色が濃く示されている領域が確認できた。一方、図１５（Ｂ）に示す比較試料ＢのＴＥＭ像では、非晶質シリコン膜が形成された領域と酸化シリコン膜が形成された領域との間に色が濃く示されている領域が確認できなかった。
【０３００】
次に、図１５（Ａ）に示すＴＥＭ像の測定領域１乃至測定領域４、及び図１５（Ｂ）に示すＴＥＭ像の測定領域５乃至８について、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて、測定領域１乃至８の組成を分析した。
【０３０１】
図１５（Ａ）において、測定領域１は成膜された酸化シリコン膜に相当する箇所であり、測定領域２は非晶質シリコン膜を酸化することによって形成された酸化シリコン膜に相当する箇所であり、測定領域３はＩＧＺＯ膜に相当する箇所であり、測定領域４は成膜された酸化シリコン膜と、非晶質シリコン膜を酸化することによって形成された酸化シリコン膜との界面に相当する箇所である。
【０３０２】
図１５（Ｂ）において、測定領域５は成膜された酸化シリコン膜に相当する箇所であり、測定領域６は非晶質シリコン膜に相当する箇所であり、測定領域７はＩＧＺＯ膜に相当する箇所であり、測定領域８は成膜された酸化シリコン膜と、非晶質シリコン膜との界面に相当する箇所である。
【０３０３】
図１６（Ａ）（Ｂ）及び図１７（Ａ）（Ｂ）に、測定領域１乃至４それぞれの組成分析結果を示し、図１８（Ａ）（Ｂ）及び図１９（Ａ）（Ｂ）に測定領域５乃至８それぞれの組成分析結果を示す。また、図１６乃至図１９において、横軸は特性Ｘ線のエネルギー（Ｅｎｅｒｇｙ（ｋｅＶ））を示し、縦軸は計数（ｃｏｕｎｔｓ）を示す。
【０３０４】
図１６（Ａ）に示すように、測定領域１では主に酸素及びシリコンのピーク、図１６（Ｂ）に示すように、測定領域２では主に酸素及びシリコンのピーク、図１７（Ａ）に示すように、測定領域３では主にインジウム、ガリウム、亜鉛、及び酸素のピークが観測された。図１８（Ａ）に示すように、測定領域５では主に酸素及びシリコンのピーク、図１８（Ｂ）に示すように、測定領域６では主に酸素及びシリコンのピーク、図１９（Ａ）に示すように、測定領域７では主にインジウム、ガリウム、亜鉛、及び酸素のピークが観測された。
【０３０５】
また、図１６（Ｂ）の酸素のピークと、図１８（Ｂ）の酸素のピークとを比較すると、図１６（Ｂ）の方が、酸素のピークが大きく観測された。
【０３０６】
また、図１７（Ｂ）に示すように、加熱処理を行った試料Ａにおける測定領域４においては、酸素及びシリコンのピークに加えて、インジウムのピークが観測された。これに対し、図１９（Ｂ）に示すように、加熱処理を行わなかった比較試料Ｂにおける測定領域８においては、インジウムのピークは観測されなかった。
【０３０７】
図１７（Ｂ）に示す結果から、酸化物半導体膜と接する酸化シリコン膜に、インジウムが含まれることにより、混合領域が形成されることが確認された。また、この結果から、酸化物半導体膜から酸素だけではなく、金属原子と結合した酸素も脱離して、非晶質シリコン膜に拡散していることが確認された。
【符号の説明】
【０３０８】
１００    基板
１０２    絶縁膜
１０４    酸化物半導体膜
１０６    半導体膜
１０８    酸化物半導体膜
１１０    トランジスタ
１１２    絶縁膜
１１４    酸化物半導体膜
１１６    ゲート絶縁膜
１１８    ゲート絶縁膜
１２０    トランジスタ
１２２    ゲート電極
１２４    絶縁膜
１２６ａ    コンタクトホール
１２６ｂ    コンタクトホール
１２８ａ    ソース電極
１２８ｂ    ドレイン電極
１３０    トランジスタ
１３２    酸化物半導体膜
１３３    ゲート絶縁膜
１３４ａ    領域
１３４ｂ    領域
１３５    領域
１３６ａ    ソース電極
１３６ｂ    ドレイン電極
１３８    ゲート電極
１４０    トランジスタ
１４２ａ    ソース電極
１４２ｂ    ドレイン電極
１４４    酸化物半導体膜
１４６    絶縁膜
１５０    トランジスタ
１５２    ゲート電極
１５４    酸化物半導体膜
１５６ａ    ソース電極
１５６ｂ    ドレイン電極
１５８    絶縁膜
１６０    トランジスタ
１６２    電極
１６４    電極
１６６    配線
１６８    容量素子
１７０    トランジスタ
２００    記憶装置
２０１    メモリセルアレイ
２０２    駆動回路
２０３    入出力バッファ
２０４    ワード線駆動回路
２０５    データ線駆動回路
２０６    制御回路
２０７    ローデコーダ
２０８    カラムデコーダ
２０９    回路
２１１ａ    ＮＡＮＤ回路
２１１ｂ    ＮＡＮＤ回路
２１２    ＮＯＲ回路
２２０    メモリセル
２７００    電子書籍
２７０１    筐体
２７０３    筐体
２７０５    表示部
２７０７    表示部
２７１１    軸部
２７２１    電源
２７２３    操作キー
２７２５    スピーカー
２８００    筐体
２８０１    ボタン
２８０２    マイクロフォン
２８０３    表示部
２８０４    スピーカー
２８０５    カメラ用レンズ
２８０６    外部接続端子
３００１    本体
３００２    筐体
３００３    表示部
３００４    キーボード
３０２１    本体
３０２２    スタイラス
３０２３    表示部
３０２４    操作ボタン
３０２５    外部インターフェイス
３０５１    本体
３０５３    接眼部
３０５４    操作スイッチ
３０５６    バッテリー
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    シール材
４００６    基板
４００８    液晶層
４０１０    トランジスタ
４０１１    トランジスタ
４０１３    液晶素子
４０１５    接続端子電極
４０１６    端子電極
４０１９    異方性導電膜
４０３０    電極層
４０３１    電極層
４０３２    絶縁膜
４０３３    絶縁膜
４５１０    隔壁
４５１１    電界発光層
４５１３    発光素子
４５１４    充填材
９６００    テレビジョン装置
９６０１    筐体
９６０３    表示部
９６０５    スタンド
【図１】
2013093572.tif 000005
【図２】
2013093572.tif 000006
【図３】
2013093572.tif 000007
【図４】
2013093572.tif 000008
【図５】
2013093572.tif 000009
【図６】
2013093572.tif 000010
【図７】
2013093572.tif 000011
【図８】
2013093572.tif 000012
【図９】
2013093572.tif 000013
【図１０】
2013093572.tif 000014
【図１１】
2013093572.tif 000015
【図１２】
2013093572.tif 000016
【図１３】
2013093572.tif 000017
【図１４】
2013093572.tif 000018
【図１６】
2013093572.tif 000019
【図１７】
2013093572.tif 000020
【図１８】
2013093572.tif 000021
【図１９】
2013093572.tif 000022
【図１５】
2013093572.tif 000023