(57)【要約】【課題】結晶異方性を有する領域と結晶異方性を有さない領域とを含む結晶化半導体膜を用いて薄膜トランジスタの集積化を容易に行なうことができる半導体素子基板の製造方法および半導体素子基板を提供する。【解決手段】絶縁基板上に成膜した非晶質半導体膜５６の下方に加熱促進層３０を形成した領域と、加熱促進層３０を形成しない領域とを設け、非晶質半導体膜５６にレーザビーム１８を照射する。このとき、加熱促進層３０によってレーザビーム１８が反射または吸収されることにより、非晶質半導体膜５６は裏面側からも結晶化が促進される。これにより、加熱促進層３０が形成された領域には結晶の配向が揃った第１の結晶性半導体膜５４が形成され、形成されない領域には結晶の配向がランダムな第２の結晶性半導体膜５５が形成される。【選択図】図９
2013105754.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に半導体素子が形成された半導体素子基板の製造方法であって、
前記絶縁基板上に高融点金属膜を用いて加熱促進層を形成する加熱促進層形成工程と、
前記加熱促進層を覆うように絶縁膜を成膜する絶縁膜形成工程と、
前記絶縁膜上に非晶質半導体膜を成膜する非晶質半導体膜形成工程と、
前記非晶質半導体膜の表面側からレーザビームを照射して前記非晶質半導体膜を溶融固化することにより、結晶異方性を有する第１の結晶性半導体膜と、結晶異方性を有さない第２の結晶性半導体膜とを形成する結晶化工程とを備え、
前記第１の結晶性半導体膜は、前記非晶質半導体膜を透過した前記レーザビームが前記加熱促進層に照射されて、前記非晶質半導体膜の裏面側からも結晶化を促進することにより形成されることを特徴とする、半導体素子基板の製造方法。
【請求項２】
前記非晶質半導体膜の裏面側からの結晶化の促進は、前記加熱促進層の表面で反射された前記レーザビームが前記非晶質半導体膜の裏面に照射されることによって行なわれることを特徴とする、請求項１に記載の半導体素子基板の製造方法。
【請求項３】
前記高融点金属膜は少なくともモリブデン膜を含む金属膜であることを特徴とする、請求項２に記載の半導体素子基板の製造方法。
【請求項４】
前記非晶質半導体膜の裏面側からの結晶化の促進は、前記加熱促進層が前記レーザビームを吸収して発生した熱が前記非晶質半導体膜の裏面に与えられることによって行なわれることを特徴とする、請求項１に記載の半導体素子基板の製造方法。
【請求項５】
前記高融点金属膜は少なくともタングステン膜を含む金属膜であることを特徴とする、請求項４に記載の半導体素子基板の製造方法。
【請求項６】
前記加熱促進層の膜厚は５０ｎｍ以上かつ５００ｎｍ以下であることを特徴とする、請求項１に記載の半導体素子基板の製造方法。
【請求項７】
前記レーザビームは、連続発振レーザビームまたは擬似連続発振レーザビームであることを特徴とする、請求項１に記載の半導体素子基板の製造方法。
【請求項８】
前記レーザビームは、イットリウム・アルミニウム・ガーネットレーザの第２高調波のビームであることを特徴とする、請求項７に記載の半導体素子基板の製造方法。
【請求項９】
前記レーザビームの走査速度は５ｃｍ／ｓｅｃ以上かつ３ｍ／ｓｅｃ以下であることを特徴とする、請求項７に記載の半導体素子基板の製造方法。
【請求項１０】
前記レーザビームの走査回数は１回であることを特徴とする、請求項７に記載の半導体素子基板の製造方法。
【請求項１１】
前記絶縁膜は、少なくとも酸化シリコン、窒化シリコン、酸窒化シリコンのいずれかを含むことを特徴とする請求項１に記載の半導体素子基板の製造方法。
【請求項１２】
前記絶縁膜の膜厚は３０ｎｍ以上かつ５００ｎｍ以下であることを特徴とする、請求項１１に記載の半導体素子基板の製造方法。
【請求項１３】
前記非晶質半導体膜は非晶質シリコン膜であることを特徴とする、請求項１に記載の半導体素子基板の製造方法。
【請求項１４】
前記レーザビームの波長は３７０ｎｍ以上かつ６５０ｎｍ以下であることを特徴とする、請求項１３に記載の半導体素子基板の製造方法。
【請求項１５】
前記半導体素子は薄膜トランジスタであり、
前記第１および第２の結晶性半導体膜をパターニングすることによって前記薄膜トランジスタの半導体層を形成する半導体層形成工程をさらに備えることを特徴とする、請求項１４に記載の半導体素子基板の製造方法。
【請求項１６】
請求項１から請求項１５のいずれか１項に記載の半導体素子基板の製造方法によって製造されたことを特徴とする、半導体素子基板。
【請求項１７】
前記半導体素子基板は、
前記第１の結晶性半導体膜から形成された第１の半導体層を有する第１薄膜トランジスタと、
前記第２の結晶性半導体膜から形成された第２の半導体層を有する第２薄膜トランジスタとを備えることを特徴とする、請求項１６に記載の半導体素子基板。
【請求項１８】
前記第１の薄膜トランジスタは、前記第１の半導体層の上方に形成された第１のゲート電極を有する薄膜トランジスタであり、
前記第２の薄膜トランジスタは、前記第２の半導体層の上方に形成された第２のゲート電極を有する薄膜トランジスタであることを特徴とする、請求項１７に記載の半導体素子基板。
【請求項１９】
前記第１の薄膜トランジスタはダブルゲート構造の薄膜トランジスタをさらに含み、
前記ダブルゲート構造の薄膜トランジスタのボトムゲート電極は、前記第１のゲート電極と電気的に接続された前記加熱促進層であることを特徴とする、請求項１８に記載の半導体素子基板。
【請求項２０】
前記第１の薄膜トランジスタはボトムゲート構造の薄膜トランジスタであり、
前記ボトムゲート構造の薄膜トランジスタのボトムゲート電極は、前記加熱促進層であり、
前記第２の薄膜トランジスタは、前記第２の半導体層の上方に形成された第２のゲート電極を有することを特徴とする、請求項１７に記載の半導体素子基板。
【請求項２１】
請求項１７から請求項２０のいずれか１項に記載の半導体素子基板を備える表示装置であって、前記第１の薄膜トランジスタのチャネル領域は、前記第２の薄膜トランジスタのチャネル領域よりも大きいことを特徴とする、表示装置。
【請求項２２】
複数の画素回路をマトリクス状に配列した表示領域と、前記絶縁基板上の額縁領域に形成された前記複数の画素回路を駆動するための周辺回路とをさらに備え、
前記周辺回路は前記第１の薄膜トランジスタによって構成され、
前記複数の画素回路のスイッチング素子は前記第２の薄膜トランジスタによって構成されていることを特徴とする、請求項２１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子基板の製造方法および半導体素子基板並びに表示装置に関し、特に例えば、薄膜トランジスタを含み、アクティブマトリクス駆動方式の表示装置に用いられる半導体素子基板の製造方法および半導体素子基板並びに表示装置に関する。
【背景技術】
【０００２】
近年、ガラス基板等の絶縁基板上に成膜した非晶質半導体膜を結晶化して、多結晶シリコン膜等の結晶構造を有する結晶性半導体膜を形成する技術が研究されている。結晶性半導体膜は、非晶質半導体膜に比べて非常に大きなキャリア移動度を有する。このため、例えば表示領域を構成する複数の画素回路と、画素回路を駆動するための周辺回路が同一の基板上に作り込まれたフルモノリシック型の液晶表示装置において、結晶性半導体膜を用いて形成した薄膜トランジスタ（Thin Film Transistor；以下、「ＴＦＴ」という）は、各画素回路のスイッチング素子として機能するＴＦＴ（画素ＴＦＴ）や、周辺回路を構成するＴＦＴ（周辺回路ＴＦＴ）等として利用され、表示装置の高精細化および高速化を可能にしている。
【０００３】
しかし、画素ＴＦＴと周辺回路ＴＦＴとでは、要求される動作速度や閾値電圧等の電気的特性が異なる。このため、これらのＴＦＴを、一種類の結晶性半導体膜を用いて形成することは困難である。そこで、電気的特性に応じた異なる膜質の結晶性半導体膜を同一の絶縁基板上に形成することが求められている。
【０００４】
また、結晶性半導体膜を安価な絶縁基板であるガラス基板やプラスチック基板に形成するためにレーザニール法が開発された。レーザニール法は、輻射加熱または伝導加熱を利用する高温熱処理法に比べて処理時間を大幅に短縮できるだけでなく、非晶質半導体膜を選択的、局所的に加熱することによりガラス基板に熱的損傷を与えない等の特徴がある。そこで、レーザアニール法を用いて、同一の絶縁基板上に膜質の異なる結晶性半導体膜を形成する各種の方法が提案されている。
【０００５】
特許文献１には、連続発振レーザビームの走査中に走査速度を調整して単位時間当たりの照射量を領域ごとに連続的に変えることにより、結晶の異方性が異なる複数の領域からなる多結晶半導体膜を１回の走査で形成することが記載されている。
【０００６】
また、特許文献２には、画素ＴＦＴを、電流経路の方向がレーザビームの照射によって結晶性半導体膜の結晶の成長方向と略垂直になるように配置し、駆動回路用ＴＦＴを、電流経路の方向が結晶の成長方向と略平行になるように配置することが記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１４１０４０号公報
【特許文献２】国際公開２０１０／０３８５１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１に記載された方法によれば、レーザビームを１回だけ走査することによって、同一のガラス基板上に結晶の異方性が異なる複数の領域からなる多結晶半導体膜を形成することができる。しかし、レーザビームの走査中に走査速度を細かく調整することは難しいので、結晶の異方性が異なる領域を用いる必要があるＴＦＴを近接して形成しなければならない場合、それぞれの領域を近接して形成することは難しい。このため、結晶の異方性が異なる領域を用いたＴＦＴを集積化することは困難になる。
【０００９】
また、特許文献２に記載されたＴＦＴの配置方法によれば、結晶の成長方向を考慮して、画素ＴＦＴと周辺回路ＴＦＴを配置しなければならない。このため、特に周辺回路の設計の自由度が小さくなり、ＴＦＴを集積化することが困難になる。
【００１０】
そこで、本発明は、結晶異方性を有する領域と結晶異方性を有さない領域とを含む結晶化半導体膜を用いて薄膜トランジスタの集積化を容易に行なうことができる半導体素子基板の製造方法および半導体素子基板を提供することを目的とする。
【課題を解決するための手段】
【００１１】
第１の発明は、絶縁基板上に半導体素子が形成された半導体素子基板の製造方法であって、
前記絶縁基板上に高融点金属膜を用いて加熱促進層を形成する加熱促進層形成工程と、
前記加熱促進層を覆うように絶縁膜を成膜する絶縁膜形成工程と、
前記絶縁膜上に非晶質半導体膜を成膜する非晶質半導体膜形成工程と、
前記非晶質半導体膜の表面側からレーザビームを照射して前記非晶質半導体膜を溶融固化することにより、結晶異方性を有する第１の結晶性半導体膜と、結晶異方性を有さない第２の結晶性半導体膜とを形成する結晶化工程とを備え、
前記第１の結晶性半導体膜は、前記非晶質半導体膜を透過した前記レーザビームが前記加熱促進層に照射されて、前記非晶質半導体膜の裏面側からも結晶化を促進することにより形成されることを特徴とする。
【００１２】
第２の発明は、第１の発明において、
前記非晶質半導体膜の裏面側からの結晶化の促進は、前記加熱促進層の表面で反射された前記レーザビームが前記非晶質半導体膜の裏面に照射されることによって行なわれることを特徴とする。
【００１３】
第３の発明は、第２の発明において、
前記高融点金属膜は少なくともモリブデン膜を含む金属膜であることを特徴とする。
【００１４】
第４の発明は、第１の発明において、
前記非晶質半導体膜の裏面側からの結晶化の促進は、前記加熱促進層が前記レーザビームを吸収して発生した熱が前記非晶質半導体膜の裏面に与えられることによって行なわれることを特徴とする。
【００１５】
第５の発明は、第４の発明において、
前記高融点金属膜は少なくともタングステン膜を含む金属膜であることを特徴とする。
【００１６】
第６の発明は、第１の発明において、
前記加熱促進層の膜厚は５０ｎｍ以上かつ５００ｎｍ以下であることを特徴とする。
【００１７】
第７の発明は、第１の発明において、
前記レーザビームは、連続発振レーザビームまたは擬似連続発振レーザビームであることを特徴とする。
【００１８】
第８の発明は、第７の発明において、
前記レーザビームは、イットリウム・アルミニウム・ガーネットレーザの第２高調波のビームであることを特徴とする。
【００１９】
第９の発明は、第７の発明において、
前記レーザビームの走査速度は５ｃｍ／ｓｅｃ以上かつ３ｍ／ｓｅｃ以下であることを特徴とする。
【００２０】
第１０の発明は、第７の発明において、
前記レーザビームの走査回数は１回であることを特徴とする。
【００２１】
第１１の発明は、第１の発明において、
前記絶縁膜は、少なくとも酸化シリコン、窒化シリコン、酸窒化シリコンのいずれかを含むことを特徴とする
【００２２】
第１２の発明は、第１１の発明において、
前記絶縁膜の膜厚は３０ｎｍ以上かつ５００ｎｍ以下であることを特徴とする。
【００２３】
第１３の発明は、第１の発明において、
前記非晶質半導体膜は非晶質シリコン膜であることを特徴とする。
【００２４】
第１４の発明は、第１３の発明において、
前記レーザビームの波長は３７０ｎｍ以上かつ６５０ｎｍ以下であることを特徴とする。
【００２５】
第１５の発明は、第１４の発明において、
前記半導体素子は薄膜トランジスタであり、
前記第１および第２の結晶性半導体膜をパターニングすることによって前記薄膜トランジスタの半導体層を形成する半導体層形成工程をさらに備えることを特徴とする。
【００２６】
第１６の発明は、半導体素子基板であって、
第１から第１５のいずれかの発明に係る半導体素子基板の製造方法によって製造されたことを特徴とする。
【００２７】
第１７の発明は、第１６の発明において、
前記半導体素子基板は、
前記第１の結晶性半導体膜から形成された第１の半導体層を有する第１薄膜トランジスタと、
前記第２の結晶性半導体膜から形成された第２の半導体層を有する第２薄膜トランジスタとを備えることを特徴とする。
【００２８】
第１８の発明は、第１７の発明において、
前記第１の薄膜トランジスタは、前記第１の半導体層の上方に形成された第１のゲート電極を有する薄膜トランジスタであり、
前記第２の薄膜トランジスタは、前記第２の半導体層の上方に形成された第２のゲート電極を有する薄膜トランジスタであることを特徴とする。
【００２９】
第１９の発明は、第１８の発明において、
前記第１の薄膜トランジスタはダブルゲート構造の薄膜トランジスタをさらに含み、
前記ダブルゲート構造の薄膜トランジスタのボトムゲート電極は、前記第１のゲート電極と電気的に接続された前記加熱促進層であることを特徴とする。
【００３０】
第２０の発明は、第１７の発明において、
前記第１の薄膜トランジスタはボトムゲート構造の薄膜トランジスタであり、
前記ボトムゲート構造の薄膜トランジスタのボトムゲート電極は、前記加熱促進層であり、
前記第２の薄膜トランジスタは、前記第２の半導体層の上方に形成された第２のゲート電極を有することを特徴とする。
【００３１】
第２１の発明は、表示装置であって、
第１７から第２０のいずれかの発明に係る半導体素子基板を備える表示装置であって、前記第１の薄膜トランジスタのチャネル領域は、前記第２の薄膜トランジスタのチャネル領域よりも大きいことを特徴とする。
【００３２】
第２２の発明は、第２１の発明において、
複数の画素回路をマトリクス状に配列した表示領域と、前記絶縁基板上の額縁領域に形成された前記複数の画素回路を駆動するための周辺回路とをさらに備え、
前記周辺回路は前記第１の薄膜トランジスタによって構成され、
前記複数の画素回路のスイッチング素子は前記第２の薄膜トランジスタによって構成されていることを特徴とする。
【発明の効果】
【００３３】
上記第１の発明によれば、レーザビームを反射または吸収して非晶質半導体膜の裏面側からの加熱を促進させるための加熱促進層を形成し、非晶質半導体膜にレーザビームを照射する。加熱促進層は、非晶質半導体膜を透過したレーザビームを反射または吸収して、加熱促進層の上方およびその近傍の非晶質半導体膜を加熱する。これにより、加熱促進層がレーザビームを反射または吸収して、加熱促進層の上方およびその近傍の非晶質半導体膜は、加熱促進層から離れた位置にある非晶質半導体膜よりも加熱されて高温になる。その結果、下方に加熱促進層が形成された非晶質半導体膜およびその近傍に照射されるレーザビームの照射量が実効的に大きくなるので、結晶の配向が揃った第１の結晶性半導体膜になる。このように加熱促進層が形成される位置を精度よく制御して、第１の結晶性半導体膜が形成される位置を高い精度で制御することができる。また、第１の結晶性半導体膜の位置が決まると、結晶の配向がランダムな第２の結晶性半導体膜が形成される位置も決まる。その結果、第１および第２の結晶性半導体膜からなる半導体素子を近接させて形成することができるので、半導体素子を高集積化した半導体素子基板を製造することができる。このとき、加熱促進層は、高融点金属膜からなるので、レーザビームを吸収して高温になっても溶融しにくい。
【００３４】
上記第２の発明によれば、加熱促進層は、非晶質半導体膜に照射されたレーザビームをその表面で反射する。反射されたレーザビームは非晶質半導体膜の裏面に照射される。これにより、非晶質半導体膜の裏面側からも非晶質半導体膜の結晶化を促進する。
【００３５】
上記第３の発明によれば、モリブデン膜を含む加熱促進層は、レーザビームを反射することによって、非晶質半導体膜の結晶化を裏面側から促進する。
【００３６】
上記第４の発明によれば、加熱促進層は、非晶質半導体膜に照射されたレーザビームを吸収して発熱し、非晶質半導体膜の結晶化を裏面側から促進する。
【００３７】
上記第５の発明によれば、タングステン膜を含む加熱促進層は、レーザビームを吸収して発熱し、非晶質半導体膜の裏面側を加熱して結晶化を促進する。
【００３８】
上記第６の発明によれば、加熱促進層の膜厚を５０ｎｍ以上にすることによって、非晶質半導体膜にレーザビームを照射したときに、加熱促進層におけるレーザビームの反射または吸収が不十分になることを抑制できる。これにより、加熱促進層の上方およびその近傍の非晶質半導体膜を、溶融固化することができる。一方、加熱促進層の膜厚を５００ｎｍ以下にすることにより、加熱促進層が設けられた領域の上方の絶縁膜の表面と加熱促進層が設けられていない領域の上方の絶縁膜の表面との間の段差を小さくし、電極や配線が段差によって段切れしにくくする。このため、加熱促進層の膜厚を５０ｎｍ以上かつ５００ｎｍ以下にすることが好ましい。
【００３９】
上記第７の発明によれば、連続発振レーザビームまたは擬似連続発振レーザビームを出力するレーザ発振器は単純な構造であるので、メンテナンスが長期間不要になる。これにより、レーザ発振器の稼働時間を長くして、ランニングコストを安価にすることができる。
【００４０】
上記第８の発明によれば、イットリウム・アルミニウム・ガーネットレーザの第２高調波（波長５３２ｎｍ）を非晶質半導体膜に照射する。これにより、加熱促進層の上方およびその近傍の非晶質半導体膜のみに、実効的に大きな照射量のレーザビームを照射し、部分的に第１の結晶性半導体膜を形成することができる。
【００４１】
上記第９の発明によれば、レーザビームの走査速度を５ｃｍ／ｓｅｃ以上にすることによって、非晶質半導体膜が過剰なエネルギーを受けて蒸発することを抑制できる。また、レーザビームの走査速度を３ｍ／ｓｅｃ以下にすることによって、非晶質半導体膜を確実に溶融固化することができる。
【００４２】
上記第１０の発明によれば、レーザビームを１回だけ走査すればよいので、結晶化工程の処理時間を短縮することができる。
【００４３】
上記第１１の発明によれば、加熱促進層を覆う絶縁膜は、少なくとも酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜のいずれかを含むので、不純物が絶縁基板から非晶質半導体膜に拡散することを抑制することができる。
【００４４】
上記第１２の発明によれば、絶縁膜の膜厚を３０ｎｍ以上にすることにより、第１および第２の結晶性半導体膜をパターニングする際のオーバーエッチングによって絶縁膜がエッチングされ、加熱促進層の一部が露出することを防止できる。これにより、加熱促進層がその後の工程で形成される配線層と短絡しないようにすることができる。一方、絶縁膜の膜厚を５００ｎｍ以下にすることにより、非晶質半導体膜にレーザビームを照射したときに、加熱促進層によるレーザビームの反射または吸収が十分行なわれ、非晶質半導体膜の裏面側からの結晶化を十分に促進することができる。
【００４５】
上記第１３の発明によれば、非晶質半導体膜として非晶質シリコン膜を用いることにより、第１および第２の結晶性半導体膜はキャリア移動度の高い多結晶シリコンになる。これにより、優れた電気的特性を有する半導体素子を備えた半導体素子基板を製造することができる。
【００４６】
上記第１４の発明によれば、波長が３７０〜６５０ｎｍのレーザビームに対する非晶質シリコン膜の吸収係数が小さいので、非晶質シリコン膜に照射されたレーザビームはその内部でほとんど吸収されることなく非晶質シリコン膜を透過する。このため、加熱促進層によって吸収または反射されるレーザビームのエネルギーは大きくなり、下方に加熱促進層が設けられた非晶質シリコン膜は、その裏面側から結晶化が促進されて第１の結晶性シリコン膜になる。これに対して、下方に加熱促進層が設けられていない非晶質シリコン膜は、下方に加熱促進層が設けられた非晶質シリコン膜よりもレーザビームによって与えられるエネルギーが実効的に小さくなり、第２の結晶性シリコン膜になる。このように、波長が３７０〜６５０ｎｍのレーザビームを非晶質シリコン膜に照射することによって、第１の結晶性シリコン膜と第２の結晶性シリコン膜を分けて形成することができる。これにより、レーザ発振器のパワーやレーザビームの走査速度等の設定条件のマージンを大きくできるので、安定したレーザビームを非晶質シリコン膜に照射することができる。
【００４７】
上記第１５の発明によれば、第１および第２の半導体膜をパターニングすることによって、電気的特性が異なる第１および第２の薄膜トランジスタを製造することができる。
【００４８】
上記第１６の発明によれば、第１の発明から第１５の発明のいずれかに係る製造方法によって製造された半導体素子基板には、結晶の配向が異なる第１の結晶性半導体膜を用いた半導体素子と第２の結晶性半導体膜を用いた半導体素子とが形成されている。これにより、電気的特性が異なる半導体素子を備えた半導体素子基板を得ることができる。
【００４９】
上記第１７の発明によれば、結晶の配向が異なる第１の結晶性半導体膜を用いた第１の薄膜トランジスタと、第２の結晶性半導体膜を用いた第２の薄膜トランジスタとが形成されている。これにより、電気的特性が異なる薄膜トランジスタを備えた半導体素子基板を得ることができる。
【００５０】
上記第１８の発明によれば、電気的特性が異なるトップゲート構造の第１および第２の薄膜トランジスタによって所望の電気的特性を実現可能な半導体素子基板を得ることができる。
【００５１】
上記第１９の発明によれば、第１の薄膜トランジスタはさらにダブルゲート構造の薄膜トランジスタを含むため、シングルゲート構造の薄膜トランジスタに比べてオン電流を大きくすることができる。また、加熱促進層をボトムゲート電極として用いるので、加熱促進層とは別に、ボトムゲート電極を形成する必要がない。これにより、ダブルゲート構造の薄膜トランジスタの構造を簡略化することができる。
【００５２】
上記第２０の発明によれば、電気的特性が異なる、ボトムゲート構造の第１の薄膜トランジスタと、トップゲート構造の第２の薄膜トランジスタとによって所望の電気的特性を実現可能な半導体素子基板を得ることができる。また、ボトムゲート構造の薄膜トランジスタでは、加熱促進層をボトムゲート電極として用いるので、加熱促進層とは別に、ボトムゲート電極を形成する必要がない。これにより、ダブルゲート構造の薄膜トランジスタの構造を簡略化することができる。
【００５３】
上記第２１の発明によれば、大きなチャネル領域を有する第１の薄膜トランジスタではキャリア移動度が大きくなる。また、小さなチャネル領域を有する第２の薄膜トランジスタでは、薄膜トランジスタ間の閾値電圧のばらつきが抑制される。このように電気的特性が異なる第１および第２の薄膜トランジスタが形成された半導体素子基板を用いて表示装置を構成することにより、所望の特性を有する表示装置を構成することができる。
【００５４】
上記第２２の発明によれば、周辺回路は、キャリア移動度の高い第１の薄膜トランジスタによって構成されており、画素回路は、薄膜トランジスタ間の閾値電圧のばらつきを抑制された第２の薄膜トランジスタによって構成されている。このように、周辺回路および画素回路は、最適な薄膜トランジスタによってそれぞれ構成されるので、輝度や色のばらつきが少なく、安定した表示が可能な表示装置を得ることができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の第１の実施形態に係る液晶表示装置の構成を示す平面図である。
【図２】上記実施形態に係る液晶表示装置のＡ−Ａ線に沿った断面図である。
【図３】上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板のブロック図である。
【図４】上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板に形成された周辺回路ＴＦＴと画素ＴＦＴの構成を示す断面図である。
【図５】上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板に形成された周辺回路ＴＦＴの構成を示す平面図である。
【図６】（ａ）〜（ｄ）は、上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の各製造工程をそれぞれ示す断面図である。
【図７】（ａ）〜（ｃ）は、上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の各製造工程をそれぞれ示す断面図である。
【図８】（ａ）〜（ｃ）は、上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の各製造工程をそれぞれ示す断面図である。
【図９】上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の結晶化工程において、ＹＡＧレーザのレーザビームを照射して非晶質シリコン膜を結晶化する方法を示す図である。
【図１０】上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板に形成されるべき周辺回路ＴＦＴおよび画素ＴＦＴの領域における、第１の結晶性シリコン膜および第２の結晶性シリコン膜の形状を示す平面図である。
【図１１】本発明の第２の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板に形成された周辺回路ＴＦＴ、ダブルゲート周辺回路ＴＦＴおよび画素ＴＦＴの構成を示す断面図である。
【図１２】上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板に形成されるべき周辺回路ＴＦＴ、ダブルゲート周辺回路ＴＦＴ、および画素ＴＦＴの領域における第１の結晶性シリコン膜および第２の結晶性シリコン膜の形状を示す平面図である。
【図１３】上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板に形成されたダブルゲート周辺回路ＴＦＴの構成を示す平面図である。
【図１４】（ａ）〜（ｄ）は、上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の各製造工程をそれぞれ示す断面図である。
【図１５】（ａ）〜（ｃ）は、上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の各製造工程をそれぞれ示す断面図である。
【図１６】（ａ）〜（ｃ）は、上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の各製造工程をそれぞれ示す断面図である。
【図１７】本発明の第３の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板に形成されたボトムゲート周辺回路ＴＦＴおよび画素ＴＦＴの構成を示す断面図である。
【図１８】上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板に形成されたボトムゲート周辺回路ＴＦＴの構成を示す平面図である。
【図１９】（ａ）〜（ｄ）は、上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の各製造工程をそれぞれ示す断面図である。
【図２０】（ａ）〜（ｃ）は、上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の各製造工程をそれぞれ示す断面図である。
【図２１】（ａ）〜（ｃ）は、上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の各製造工程をそれぞれ示す断面図である。
【図２２】上記実施形態に係る液晶表示装置を構成するアクティブマトリクス基板に形成されるべきボトムゲート周辺回路ＴＦＴおよび画素ＴＦＴの領域における、第１の結晶性シリコン膜および第２の結晶性シリコン膜の形状を示す平面図である。
【発明を実施するための形態】
【００５６】
以下、本発明の各実施形態を図面に基づいて詳細に説明する。なお、本明細書の実施形態では、半導体素子基板として液晶表示装置を構成するアクティブマトリクス基板を説明し、半導体素子基板に含まれる半導体素子としてＴＦＴを説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
【００５７】
＜１．第１の実施形態＞
図１は、本発明の第１の実施形態に係る液晶表示装置１の構成を示す平面図であり、図２は、液晶表示装置１のＡ−Ａ線に沿った断面図である。図３は、液晶表示装置１を構成するアクティブマトリクス基板１００の構成を示すブロック図である。
【００５８】
＜１．１  液晶表示装置の構成＞
図１および図２に示すように、液晶表示装置１は、矩形状のアクティブマトリクス基板１００、アクティブマトリクス基板１００と対向するように配置された矩形状の対向基板１０５、アクティブマトリクス基板１００と対向基板１０５とを接着するために矩形枠状に形成されたシール材９、および、アクティブマトリクス基板１００と対向基板１０５とシール材９とによって囲まれた空間に封入された液晶層１２を備えている。
【００５９】
アクティブマトリクス基板１００と対向基板１０５の液晶層１２側の各表面に配向膜１１がそれぞれ形成され、液晶層１２と反対側の各表面に偏光板１０がそれぞれ貼り付けられている。液晶層１２は、電気光学特性を有するネマチックの液晶材料等により構成されている。
【００６０】
また、アクティブマトリクス基板１００の液晶層１２側の表面には、画像を表示するための表示領域６が設けられている。表示領域６は、画像を表示するために、その最小単位である画素回路をマトリクス状に複数個配列された領域である。なお、図１および図２では、画素回路の図示は省略されている。
【００６１】
アクティブマトリクス基板１００の表示領域６の周囲には額縁領域７が設けられ、対向基板１０５と重ならないアクティブマトリクス基板１００の領域（図１の下端の領域）には、フレキシブルプリント配線基板（Flexible Printed Circuit、以下、「ＦＰＣ」という）１３を接続するための端子が配置された端子領域８が設けられている。画像を表示するための画像信号等は、外部からＦＰＣ１３を介して液晶表示装置１に入力される。なお、図１では偏光板１０および配向膜１１の図示が省略されている。
【００６２】
＜１．２  アクティブマトリクス基板＞
図３に示すように、アクティブマトリクス基板１００の表示領域６には、互いに並行に延びるように配置されたｎ（ｎは１以上の整数）本のゲート配線ＧＬ１〜ＧＬｎと、層間絶縁膜を介して、各ゲート配線ＧＬ１〜ＧＬｎと交差する方向に互いに並行に延びるように配置されたｍ（ｍは１以上の整数）本のソース配線ＳＬ１〜ＳＬｍとが形成されている。ゲート配線ＧＬ１〜ＧＬｎ（ｎは１以上の整数）とソース配線ＳＬ１〜ＳＬｍの各交点には、画素回路１５が１個ずつ配置されている。
【００６３】
画素回路１５は、スイッチング素子として機能する画素ＴＦＴ１１１と、画素ＴＦＴ１１１のドレインに接続された画素電極（図示しない）とを有し、画素電極は共通電極Ｅｃと共に画素容量Ｃｐを形成する。画素ＴＦＴ１１１のゲート電極はゲート配線ＧＬｉ（ｉは１≦ｉ≦ｎの整数）に接続され、ソース電極はソース配線ＳＬｊ（ｊは１≦ｊ≦ｍの整数）に接続されている。
【００６４】
図１に示すように、アクティブマトリクス基板１００の額縁領域７には、画素回路１５を駆動するためのゲートドライバ４とソースドライバ５とが配置されている。ゲートドライバ４およびソースドライバ５は絶縁基板上に作り込まれたモノリシック回路であり、周辺回路に含まれる。なお、ゲートドライバ４およびソースドライバ５は、周辺回路ＴＦＴによって構成されているが、図３では、周辺回路ＴＦＴの図示が省略されている。また図２では、ゲートドライバ４およびソースドライバ５の図示が省略されている。
【００６５】
対向基板１０５のガラス基板またはプラスチック基板等の絶縁基板上には、ゲート配線ＧＬ１〜ＧＬｎおよびソース配線ＳＬ１〜ＳＬｍに対応する位置に設けられたブラックマトリクスと、ブラックマトリクスによって囲まれた領域に、例えば赤色層、緑色層および青色層を含む複数色のカラーフィルタと、ブラックマトリクスおよびカラーフィルタを覆うように設けられた共通電極Ｅｃと、アクティブマトリクス基板１００と対向基板１０５との距離を一定に保つために共通電極Ｅｃ上に配置された柱状のフォトスペーサとが配置されている。なお、ブラックマトリクス、カラーフィルタ、およびフォトスペーサはいずれも図示されていない。
【００６６】
＜１．３  液晶表示装置の製造方法＞
液晶表示装置１の製造方法について説明する。まず、アクティブマトリクス基板１００および対向基板１０５をそれぞれ製造し、アクティブマトリクス基板１００および対向基板１０５の表面に配向膜１１をそれぞれ形成する。
【００６７】
次に、これらの配向膜１１が対向するように、アクティブマトリクス基板１００と対向基板１０５とをシール材９によって貼り合わせる。シール材９の開口部から、アクティブマトリクス基板１００と対向基板１０５とシール材９とによって囲まれた空間に液晶を注入し、液晶層１２を形成する。次に、アクティブマトリクス基板１００および対向基板１０５の配向膜１１を形成した表面と反対側の表面に偏光板１０をそれぞれ貼り付ける。アクティブマトリクス基板１００に設けられた端子領域８の接続端子に、ＦＰＣ１３の接続端子を接続する。これにより、液晶表示装置１が製造される。
【００６８】
なお、対向基板１０５の製造、配向膜１１の形成、アクティブマトリクス基板１００と対向基板１０５との貼り合せ、偏光板１０の貼り付け、およびＦＰＣ１３の接続は、公知の方法によって行なうので、本明細書では、それらの説明を省略する。
【００６９】
＜１．４  液晶表示装置の動作＞
液晶表示装置１の動作について説明する。各画素回路１５において、ゲートドライバ４からハイレベルのゲート電圧を、ゲート配線ＧＬｉを介して画素ＴＦＴ１１１のゲート電極に与えて、画素ＴＦＴ１１１をオン状態にする。このとき、ソースドライバ５から画像信号ＤＶに応じた信号電圧がソース配線ＳＬｊに与えられ、信号電圧は画素ＴＦＴ１１１を介して画素電極に書き込まれる。これにより、アクティブマトリクス基板１００の各画素電極と対向基板１０５の共通電極Ｅｃの間に電位差が生じ、液晶層１２に信号電圧が印加される。液晶層１２に印加された信号電圧によって液晶分子の配向状態が変わり、液晶層１２の光透過率が変わる。このようにして、画像信号ＤＶに応じた画像が液晶表示装置１の表示領域６に表示される。なお、ゲートドライバ４は制御信号ＣＳ１によって制御され、ソースドライバ５は制御信号ＣＳ２によって制御される。
【００７０】
＜１．５  周辺回路ＴＦＴおよび画素ＴＦＴ＞
図４は、アクティブマトリクス基板１００に形成された周辺回路ＴＦＴ１１０と画素ＴＦＴ１１１の構成を示す断面図である。周辺回路ＴＦＴ１１０は、アクティブマトリクス基板１００の額縁領域７に形成されるゲートドライバ４やソースドライバ５を構成するためのＴＦＴであり、画素ＴＦＴ１１１は画素回路１５のスイッチング素子として機能するＴＦＴである。
【００７１】
図４を参照して、まず周辺回路ＴＦＴ１１０の構成を説明する。周辺回路ＴＦＴ１１０は、絶縁基板２０上に成膜されたベースコート膜４０上に形成されている。ベースコート膜４０は、絶縁基板２０から周辺回路ＴＦＴ１１０内に不純物が拡散しないようにするための絶縁膜である。また、絶縁基板２０とベースコート膜４０との間には、島状の加熱促進層３０が設けられている。加熱促進層３０が設けられている理由は後述する。
【００７２】
加熱促進層３０と対向するベースコート膜４０上の位置に、島状の半導体層５０が形成されている。半導体層５０は、結晶異方性を有する結晶性シリコン層（以下、「第１の結晶性シリコン層」という）からなる。半導体層５０の中央にチャネル領域５０ｃが形成され、チャネル領域５０ｃの両側にソース領域５０ｓおよびドレイン領域５０ｄがそれぞれ形成されている。チャネル領域５０ｃは真性領域からなり、ソース領域５０ｓおよびドレイン領域５０ｄは、リン（Ｐ）等のｎ型不純物元素をイオン注入されたｎ型不純物領域からなる。ここで、結晶異方性を有する結晶性シリコン層とは、多結晶シリコンからなり、結晶の配向が特定の方向（具体的には、後述するレーザビームの走査方向）に揃っているシリコン層をいう。
【００７３】
半導体層５０を含む絶縁基板２０を覆うようにゲート絶縁膜６０が形成されている。半導体層５０のチャネル領域５０ｃと対向するゲート絶縁膜６０上の位置に、ゲート電極７０が形成されている。さらに、ゲート電極７０を含む絶縁基板２０を覆うように層間絶縁膜８０が形成され、層間絶縁膜８０上に引き出し電極９０ｓ，９０ｄが形成されている。ゲート絶縁膜６０および層間絶縁膜８０には、半導体層５０のソース領域５０ｓおよびドレイン領域５０ｄにそれぞれ達する２つのコンタクトホールが開孔されている。引き出し電極９０ｓ，９０ｄは、これらのコンタクトホールを介して、ソース領域５０ｓおよびドレイン領域５０ｄにそれぞれオーミック接続されている。さらに、それらはパッシバーション膜（図示しない）によって覆われている。
【００７４】
このような周辺回路ＴＦＴ１１０のチャネル領域５０ｃのサイズは大きく、例えば２０×２０μｍである。
【００７５】
次に、画素ＴＦＴ１１１の構成について説明する。画素ＴＦＴ１１１の構成要素のうち、周辺回路ＴＦＴ１１０の構成要素と同じ構成要素には、同じ参照符号を付して、その説明を省略する。画素ＴＦＴ１１１には、周辺回路ＴＦＴ１１０に設けられていた加熱促進層は設けられていない。このため、ベースコート膜４０は絶縁基板２０上に形成されている。ベースコート膜４０上に、島状の半導体層５１が形成されている。半導体層５１は、結晶異方性を有さない結晶性シリコン層（以下、「第２の結晶性シリコン層」という）からなる。半導体層５１の中央にチャネル領域５１ｃが形成され、チャネル領域５１ｃの両側にソース領域５１ｓおよびドレイン領域５１ｄがそれぞれ形成されている。チャネル領域５１ｃは真性領域からなり、ソース領域５１ｓおよびドレイン領域５１ｄはｎ型不純物領域からなる。ここで、結晶異方性を有さない結晶性シリコン層とは、平均結晶粒径が例えば約０．３μｍΦの比較的小さな多結晶シリコンからなり、結晶の配向がランダムであるシリコン層をいう。このような画素ＴＦＴ１１１のチャネル領域５１ｃのサイズは小さく、例えば４×４μｍである。
【００７６】
画素ＴＦＴ１１１は、周辺回路ＴＦＴ１１０と同様に、半導体層５１を覆うように形成されたゲート絶縁膜６０と、ゲート絶縁膜６０上に形成されたゲート電極７０と、ゲート電極７０を覆うように形成された層間絶縁膜８０と、層間絶縁膜８０上に形成された引き出し電極９０ｓ，９０ｄとをさらに備えている。引き出し電極９０ｓ，９０ｄは、コンタクトホールを介してソース領域５１ｓおよびドレイン領域５１ｄとそれぞれオーミック接続されている。さらに、それらはパッシバーション膜（図示しない）によって覆われている。
【００７７】
なお、画素ＴＦＴ１１１のゲート電極７０はゲート配線に接続され、引き出し電極９０ｓはソース配線に接続され、引き出し電極９０ｄは画素電極に接続されている。これらのゲート配線、ソース配線および画素電極は、図４には示されていない。
【００７８】
図５は、アクティブマトリクス基板１００に形成された周辺回路ＴＦＴ１１０の構成を示す平面図である。図５に示すように、半導体層５０の下方に、半導体層５０よりも大きな加熱促進層３０が形成されている。このため、半導体層５０は第１の結晶性シリコン層５２のみからなる。また、ゲート電極７０の下方の半導体層５０にはチャネル領域（図示しない）が形成されている。また、チャネル領域の両側にはソース領域５０ｓおよびドレイン領域５０ｄが形成されており、引き出し電極９０ｓ，９０ｄとそれぞれオーミック接続されている。なお、画素ＴＦＴ１１１も、加熱促進層が形成されていないことを除いて、周辺回路ＴＦＴ１１０と同様に構成されている。
【００７９】
＜１．６  レーザアニール法＞
周辺回路ＴＦＴ１１０および画素ＴＦＴ１１１において、非晶質シリコン膜を結晶化して結晶性シリコン膜を形成する際に使用されるレーザアニール法について説明する。
【００８０】
レーザアニール法に使用されるレーザビームは、発振方法の違いにより、パルス発振レーザと連続発振レーザとに大別される。パルス発振レーザは出力エネルギーが比較的高いので、ビームスポットの幅を広くして量産性を上げることができる。特に、ビームスポットの形状を、光学部材を用いて加工して長さ１０ｃｍ以上の線状にすることにより、レーザビームの照射を効率的に行うことができるので、量産性を向上させることができる。
【００８１】
また、パルス発振レーザの一種である擬似連続発振レーザも非晶質シリコン膜の結晶化に用いられる。この擬似連続発振レーザとは、レーザビームの走査方向（またはステージの移動方向）に結晶が連続的に成長するように、１０ＭＨｚ以上の高周波パルスを使用したレーザである。
【００８２】
一方、連続発振レーザは、パルス発振レーザに比べて最大出力エネルギーが小さいので、ビームスポットのサイズが小さく、幅は数１０μｍ程度から数ｍｍ程度である。このため、非晶質シリコン膜の結晶化には、ビームスポットの走査を複数回行なわなければならない。このことから、非晶質シリコン膜の結晶化には、パルス発振レーザが広く用いられていた。
【００８３】
しかし、近年、非晶質シリコン膜の結晶化にＣＷ（Continuous Wave）固体レーザ等の連続発振レーザを用いることにより、結晶性シリコン膜内の結晶粒径を大きくできることがわかった。
【００８４】
このような連続発振レーザまたはパルス発振レーザの一種である擬似連続発振レーザのレーザビームの単位時間当たりの照射量を大きくすれば、非晶質シリコン膜を完全に溶融させ、レーザビームの走査方向に結晶を成長させることができる。レーザビームの走査方向に結晶が成長した結晶性シリコン膜では、キャリア移動度が大きくなるので、ＴＦＴの動作速度を向上させることができる。このように、連続発振レーザまたは擬似連続発振レーザを用いて非晶質シリコン膜を結晶化させれば、結晶はレーザビームを走査する方向（絶縁基板に対して横方向）に成長するので、レーザビームの走査方向に結晶の配向が揃った結晶性シリコン膜になる。そこで、本明細書では、このような結晶異方性を有する結晶性シリコン膜を第１の結晶性シリコン膜といい、第１の結晶性シリコン膜をパターニングしたシリコン層を、第１の結晶性シリコン層という。これに対して、結晶の配向がランダムで、結晶異方性を有さない結晶性シリコン膜を第２の結晶性シリコン膜といい、第２の結晶性シリコン膜をパターニングしたシリコン層を、第２の結晶性シリコン層という。
【００８５】
チャネル長方向が第１の結晶性シリコン層の結晶成長方向と同じ方向になるように配置されたＴＦＴでは、オン電流が大きくなるので、第１の結晶性シリコン層は周辺回路ＴＦＴ１１０の半導体層５０に適している。一方、画素ＴＦＴ１１１のように、チャネル領域５１ｃのサイズが小さなＴＦＴでは、チャネル領域内の結晶粒界数または結晶粒界長のＴＦＴ間のばらつきが大きくなるので、ＴＦＴ間の閾値電圧のばらつきも大きくなる。画素ＴＦＴ１１１としては、キャリア移動度が多少小さくなっても、ＴＦＴ間の閾値電圧のばらつきが小さなＴＦＴが好ましい。このため、第２の結晶性シリコン層は画素ＴＦＴ１１１の半導体層５１に適している。
【００８６】
＜１．７  アクティブマトリクス基板の製造方法＞
本実施形態のアクティブマトリクス基板１００の製造方法を説明する。図６（ａ）〜図６（ｄ）、図７（ａ）〜図７（ｃ）、図８（ａ）〜図８（ｃ）は、アクティブマトリクス基板１００の各製造工程をそれぞれ示す断面図である。
【００８７】
アクティブマトリクス基板１００の製造工程には、加熱促進層形成工程と、絶縁膜形成工程と、非晶質半導体膜成膜工程と、結晶化工程とが含まれる。これらの工程により、周辺回路ＴＦＴ１１０と画素ＴＦＴ１１１の各半導体層５０，５１が結晶化される。
【００８８】
＜１．７．１  加熱促進層形成工程＞
図６（ａ）に示すように、ガラス基板またはプラスチック基板等の絶縁基板２０上に、スパッタリング法を用いて、例えば厚さが１５０ｎｍのモリブデン（Ｍｏ）膜３１を成膜する。次に、図５（ｂ）に示すように、フォトリソグラフィ法を用いてモリブデン膜３１をパターニングし、周辺回路ＴＦＴ１１０を形成すべき領域に加熱促進層３０を形成する。一方、画素ＴＦＴ１１１を形成すべき領域には加熱促進層を形成しないので、モリブデン膜３１を除去する。
【００８９】
モリブデン膜からなる加熱促進層３０は、後述する結晶化工程において、非晶質シリコン膜５６に照射されたレーザビームを反射する。加熱促進層３０によって反射されたレーザビームは、非晶質シリコン膜５６の裏面に照射され、非晶質シリコン膜５６を裏面側から結晶化する。なお、モリブデン膜３１からなる加熱促進層３０に代えて、レーザビームを吸収して発熱するタングステン（Ｗ）膜からなる加熱促進層を形成してもよい。また、加熱促進層３０を、高融点金属であるモリブデン膜３１またはタングステン膜を用いて形成することにより、結晶化工程において高温になっても加熱促進層３０は溶融しにくくなる。
【００９０】
このように、加熱促進層３０は、非晶質シリコン膜５６を透過したレーザビームを反射または吸収することにより、非晶質シリコン膜５６の結晶化を促進させる機能を有する。すなわち、加熱促進層３０を設けることにより、第１の結晶性シリコン膜５４を形成すべき領域の非晶質シリコン膜５６に照射されるレーザビームの照射量を、第２の結晶性シリコン膜５５を形成すべき領域に照射されるレーザビームの照射量よりも実効的に大きくすることができる。
【００９１】
ここで、加熱促進層３０の膜厚が５０ｎｍよりも薄い場合には、後述する結晶化工程において非晶質シリコン膜５６にレーザビームを照射したときに、加熱促進層３０によるレーザビームの反射または吸収が不十分になる。この場合、レーザビームの実効的な照射量が十分大きくならないので、加熱促進層３０およびその近傍の非晶質シリコン膜５６は十分に溶融固化されず、結晶の配向はランダムになる。
【００９２】
一方、加熱促進層３０の膜厚が５００ｎｍよりも厚い場合には、レーザビームを照射したときに、加熱促進層３０が設けられた領域と加熱促進層３０が設けられていない領域との境界において、後述する層間絶縁膜８０の表面に大きな段差が生じる。この段差によって、層間絶縁膜８０の表面に形成される引き出し電極９０ｓ，９０ｄは段切れする。そこで、加熱促進層３０の膜厚は、５０ｎｍ以上かつ５００ｎｍ以下であることが好ましい。なお、引き出し電極９０ｓ，９０ｄの段切れをさらに抑制するために、加熱促進層３０の膜厚を５０ｎｍ以上かつ３００ｎｍ以下にすることがより好ましい。
【００９３】
＜１．７．２  絶縁膜形成工程＞
図６（ｃ）に示すように、加熱促進層３０が形成された絶縁基板２０上に、原料ガスとしてＴＥＯＳ（Tetraethyl orthosilicate：Ｓｉ（ＯＣ2Ｈ5）4）を用いたＣＶＤ（Chemical Vapor Deposition）法等により、例えば厚さが１００ｎｍの二酸化シリコン膜（ＳｉＯ2）からなるベースコート膜４０を成膜する。なお、ベースコート膜４０は、二酸化シリコン膜の他に、窒化シリコン膜（ＳｉＮ）、酸窒化シリコン膜（ＳｉＯＮ）等であってもよく、またはこれらの膜を積層した積層絶縁膜であってもよい。
【００９４】
ここで、ベースコート膜４０の膜厚が３０ｎｍよりも薄い場合には、後述する第１および第２の結晶性シリコン膜５４，５５を、ドライエッチング法を用いて形成する際に、ベースコート膜４０の一部がオーバーエッチングによって除去され、加熱促進層３０の一部が露出する場合がある。この場合、その後の工程で形成される配線層が、露出した加熱促進層３０と接触して不具合を生じさせる。一方、ベースコート膜４０の膜厚が５００ｎｍよりも厚い場合には、後述する結晶化工程において非晶質シリコン膜５６にレーザビームを照射したときに、加熱促進層３０によるレーザビームの反射または吸収が不十分になる。この場合、加熱促進層３０およびその近傍の非晶質シリコン膜５６に照射されるレーザビームの照射量を実効的に大きくできないので、非晶質シリコン膜５６は十分に溶融固化されず、結晶の配向はランダムになる。そこで、ベースコート膜４０の膜厚は、３０ｎｍ以上かつ５００ｎｍ以下であることが好ましい。
【００９５】
＜１．７．３  非晶質半導体膜成膜工程＞
図６（ｄ）に示すように、ベースコート膜４０を含む絶縁基板２０を覆うように、例えば厚さが５０ｎｍの非晶質シリコン膜５６を成膜する。非晶質シリコン膜５６は、原料ガスとしてシランガス（ＳｉＨ4）を用いたＬＰＣＶＤ（Low Pressure ＣＶＤ）法等を用いて成膜される。
【００９６】
＜１．７．４  結晶化工程＞
連続発振レーザであるＹＡＧレーザ（イットリウム・アルミニウム・ガーネット（Yttrium Aluminum Garnet）レーザ（以下、「ＹＡＧレーザ」という）のレーザビームのビーム形状を、その長さ２ｍｍ、幅５０μｍ程度の楕円状になるように成形し、レーザビームを非晶質シリコン膜５６の表面に照射する。図９は、ＹＡＧレーザのレーザビーム１８を照射して非晶質シリコン膜５６を結晶化する方法を示す図である。図９に示すように、レーザビーム１８を矢印で示す方向に速度２０ｃｍ／ｓｅｃで走査しながら、非晶質シリコン膜５６にＹＡＧレーザの第２高調波（波長５３２ｎｍ）を照射する。このとき、レーザ発振器のパワーを１．２Ｗに設定する。第２高調波を照射することにより、加熱促進層３０およびその近傍の上方に位置する非晶質シリコン膜５６は第１の結晶性シリコン膜５４になり、それ以外の領域の非晶質シリコン膜５６は第２の結晶性シリコン膜５５になる。このとき、第２の結晶性シリコン膜５５の平均結晶粒径は約０．３μｍΦである。
【００９７】
結晶化工程において、非晶質シリコン膜５６のＹＡＧレーザの第２高調波に対する吸収係数は９．３１×１０4ｃｍ-1程度と小さいので、照射された第２高調波の大部分は非晶質シリコン膜５６を透過して、モリブデン膜からなる加熱促進層３０に到達する。加熱促進層３０に到達した第２高調波は加熱促進層３０によって反射され、非晶質シリコン膜５６を裏面側から照射する。一方、加熱促進層が設けられていない領域では、非晶質シリコン膜５６を透過した第２高調波は、さらに絶縁基板２０も透過して外部に逃げるので、非晶質シリコン膜５６を裏面側から照射することはない。
【００９８】
その結果、図７（ａ）に示すように、加熱促進層３０およびその近傍の上方に位置する非晶質シリコン膜５６に照射されるレーザビームの実効的な照射量が大きくなる。これにより、加熱促進層３０およびその近傍の上方に位置する非晶質シリコン膜５６は十分に溶融固化し、第１の結晶性シリコン膜５４になる。一方、下方に加熱促進層が設けられていない非晶質シリコン膜５６に照射されるレーザビームの実効的な照射量は大きくならないので、非晶質シリコン膜５６は十分に溶融固化することができず、第２の結晶性シリコン膜５５になる。
【００９９】
なお、加熱促進層３０がタングステン膜からなる場合には、非晶質シリコン膜５６を透過したＹＡＧレーザの第２高調波は、加熱促進層３０に吸収されて熱エネルギーに変換される。これにより、非晶質シリコン膜５６はその裏面側から加熱され、第１の結晶性シリコン膜５４になる。
【０１００】
また、加熱促進層３０を設けることによって、ＹＡＧレーザの設定条件のマージンを大きくできるので、非晶質シリコン膜５６に安定な第２高調波を照射することができる。また、ＹＡＧレーザ発振器は単純な構造であるので、メンテナンスが長期間不要になる。これにより、ＹＡＧレーザ発振器の稼働時間を長くして、ランニングコストを安価にすることができる。
【０１０１】
また、波長が３７０〜６５０ｎｍのレーザビーム１８を非晶質シリコン膜５６に照射してもよい。波長が３７０〜６５０ｎｍのレーザビーム１８に対する非晶質シリコン膜の吸収係数は、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）の場合と同様に小さい。このため、波長が３７０〜６５０ｎｍのレーザビーム１８を照射した場合にも、ＹＡＧレーザの第２高調波を照射した場合と同様の効果が得られる。
【０１０２】
また、レーザビーム１８の走査速度を５ｃｍ／ｓｅｃよりも遅くすれば、非晶質シリコン膜５６が過剰なエネルギーを受けて蒸発するため、良好な結晶性シリコン膜を形成することができない。一方、レーザビーム１８の走査速度を３ｍ／ｓｅｃよりも速くすれば、走査速度が速すぎて、非晶質シリコン膜５６を確実に溶融固化することができない。そこで、レーザビーム１８の走査速度は、５ｃｍ／ｓｅｃ以上かつ３ｍ／ｓｅｃ以下であることが好ましい。
【０１０３】
このようにして、同一の絶縁基板２０上に、結晶の配向および平均結晶粒径が異なる第１の結晶性シリコン膜５４および第２の結晶性シリコン膜５５が形成される。図１０は、アクティブマトリクス基板１００に形成されるべき周辺回路ＴＦＴ１１０および画素ＴＦＴ１１１の領域における、第１の結晶性シリコン膜５４および第２の結晶性シリコン膜５５の形状を示す平面図である。図１０に示すように、周辺回路ＴＦＴ１１０の半導体層５０が形成されるべき領域の非晶質シリコン膜５６はすべて第１の結晶性シリコン膜５４になり、画素ＴＦＴ１１１の半導体層５１が形成されるべき領域の非晶質シリコン膜５６はすべて第２の結晶性シリコン膜５５になっている。次に、これらの第１の結晶性シリコン膜５４および第２の結晶性シリコン膜５５を用いて周辺回路ＴＦＴ１１０および画素ＴＦＴ１１１を形成する方法を説明する。
【０１０４】
図７（ｂ）に示すように、第１の結晶性シリコン膜５４および第２の結晶性シリコン膜５５を、フォトリソグラフィ法を用いてパターニングする。これにより、第１の結晶性シリコン層５２および第２の結晶性シリコン層５３が形成される。次に、第１の結晶性シリコン層５２と第２の結晶性シリコン層５３を含む絶縁基板２０を覆うように、例えば厚さが１００ｎｍの二酸化シリコン膜からなるゲート絶縁膜６０を成膜する。ゲート絶縁膜６０は、原料ガスとしてＴＥＯＳ等を使用するＡＰＣＶＤ（Atmospheric Pressure CVD）法によって成膜される。なお、ゲート絶縁膜６０は、二酸化シリコン膜の他に、窒化シリコン膜、酸窒化シリコン膜等であってもよく、またこれらの膜を適宜選択して積層した積層絶縁膜であってもよい。
【０１０５】
図７（ｃ）に示すように、ゲート絶縁膜６０上に、スパッタリング法を用いて、例えば厚さが３００ｎｍのアルミニウム（Ａｌ）膜７１を成膜する。次に、図８（ａ）に示すように、フォトリソグラフィ法を用いてアルミニウム膜７１をパターニングして、ゲート絶縁膜６０上にゲート電極７０を形成する。なお、ゲート電極７０は、アルミニウム膜７１の他に、例えば、タングステン膜、モリブデン膜、タンタル（Ｔａ）膜、およびチタン（Ｔｉ）膜等の高融点金属膜や、これら高融点金属の窒化物膜等から形成してもよく、またこれらの膜から適宜選択して積層した積層金属膜から形成してもよい。また、ゲート電極７０を形成する際に、ゲート配線（図示しない）も同時に形成する。
【０１０６】
図８（ｂ）に示すように、ゲート電極７０をマスクとして、第１の結晶性シリコン層５２と第２の結晶性シリコン層５３に、例えばリン（Ｐ）等のｎ型不純物元素をイオン注入し、電気炉で活性化アニールを行う。
【０１０７】
図８（ｃ）に示すように、活性化アニールを行なうことにより、第１の結晶性シリコン層５２のゲート電極７０で覆われた領域には、真性領域であるチャネル領域５０ｃが形成され、チャネル領域５０ｃの両側にはｎ型不純物領域であるソース領域５０ｓおよびドレイン領域５０ｄがそれぞれ形成される。同様にして、第２の結晶性シリコン層５３にも、チャネル領域５１ｃ、ソース領域５１ｓおよびドレイン領域５１ｄが形成される。次に、ゲート電極７０を含む絶縁基板２０を覆うように、ＡＰＣＶＤ法を用いて、例えば厚さが５００ｎｍの窒化シリコン膜からなる層間絶縁膜８０を成膜する。次に、層間絶縁膜８０およびゲート絶縁膜６０に、第１の結晶性シリコン層５２からなる半導体層５０のソース領域５０ｓおよびドレイン領域５０ｄに達するコンタクトホール８５と、第２の結晶性シリコン層５３からなる半導体層５１のソース領域５１ｓおよびドレイン領域５１ｄに達するコンタクトホール８５とをそれぞれ開孔する。
【０１０８】
次に、層間絶縁膜８０を含む絶縁基板２０を覆うように、スパッタリング法を用いて、チタン膜、アルミニウム膜およびチタン膜を順に成膜した積層金属膜（図示しない）を形成する。図４に示すように、フォトリソグラフィ法を用いて積層金属膜をパターニングすることにより、層間絶縁膜８０上に延びる引き出し電極９０ｓ，９０ｄを形成する。これにより、引き出し電極９０ｓは、コンタクトホール８５を介して、ソース領域５０ｓ，５１ｓと接続され、引き出し電極９０ｄは、コンタクトホール８５を介して、ドレイン領域５０ｄ，５１ｄと接続される。さらにその後の熱処理によってそれらはオーミック接続される。なお、引き出し電極９０ｓ，９０ｄを形成する際に、ソース配線（図示しない）も同時に形成する。
【０１０９】
これにより、図４に示す周辺回路ＴＦＴ１１０および画素ＴＦＴ１１１が形成される。なお、引き出し電極９０ｓ，９０ｄは、チタン膜、アルミニウム膜およびチタン膜を順に積層した積層金属膜の他に、例えばタングステン膜、チタン膜、またはアルミニウム膜等の単層金属膜から形成してもよく、またはこれらの膜から適宜選択して積層した積層金属膜から形成してもよい。
【０１１０】
次に、引き出し電極９０ｓ，９０ｄを含む絶縁基板２０を覆うように、プラズマＣＶＤ法によって窒化シリコン膜からなるパッシベーション膜（図示しない）を成膜する。なお、画素ＴＦＴ１１１では、さらに平坦化膜、透明導電膜、画素電極等が形成されるが、それらの図示および説明を省略する。
【０１１１】
このようにして、周辺回路ＴＦＴ１１０および画素ＴＦＴ１１１を含むアクティブマトリクス基板１００が製造される。
【０１１２】
＜１．８  効果＞
本実施形態によれば、下方に加熱促進層３０が設けられた非晶質シリコン膜５６にレーザビームを照射するので、非晶質シリコン膜５６に照射されるレーザビームの実効的な照射量は設定値よりも大きくなり、非晶質シリコン膜５６は結晶の配向がレーザビームの走査方向に揃った第１の結晶性シリコン膜５４になる。一方、下方に加熱促進層３０が設けられていない非晶質シリコン膜５６に、同じ照射量のレーザビームを照射しても、照射量は実効的に大きくならないので、非晶質シリコン膜５６は結晶の配向がランダムな第２の結晶性シリコン膜５５になる。
【０１１３】
また、レーザビームを反射または吸収して非晶質シリコン膜５６の裏面側からの加熱を促進させるための加熱促進層３０を形成し、非晶質シリコン膜５６にレーザビームを照射する。加熱促進層３０はレーザビームを反射または吸収して、加熱促進層３０の上方およびその近傍の非晶質シリコン膜５６を加熱する。これにより、下方に加熱促進層３０が形成された非晶質シリコン膜５６およびその近傍に照射されるレーザビームの照射量が実効的に大きくなるので、結晶の配向が揃った第１の結晶性シリコン膜５４になる。このように加熱促進層３０が形成される位置を精度よく制御して、第１の結晶性シリコン膜５４が形成される位置を高い精度で制御することができる。また、第１の結晶性シリコン膜５４の位置が決まると、結晶の配向がランダムな第２の結晶性シリコン膜５５が形成される位置も決まる。その結果、第１および第２の結晶性シリコン膜５４，５５からなる周辺回路ＴＦＴ１１０と画素ＴＦＴ１１１とを例えば３μｍ程度の距離まで近接させて配置することができるので、これらを高集積化したアクティブマトリクス基板１００を製造することができる。
【０１１４】
また、後述する実施例の評価結果から、第１の結晶性シリコン層５２を用いて周辺回路ＴＦＴ１１０を形成し、第２の結晶性シリコン層５３を用いて画素ＴＦＴ１１１を形成すれば、周辺回路ＴＦＴ１１０のキャリア移動度の低下を抑制することができると共に、画素ＴＦＴ１１１間の閾値電圧のばらつきを低減することができる。これにより、アクティブマトリクス基板１００の電気的特性を所望の特性にすることができる。また、このようなアクティブマトリクス基板１００を用いて構成された液晶表示装置１は、輝度や色のばらつきが少なく、安定した画像を表示することができる。
【０１１５】
＜１．９  実施例＞
本実施形態の製造方法により、以下に説明する作製方法で第１の結晶性シリコン層５２と第２の結晶性シリコン層５３を形成し、第１の結晶性シリコン層５２を用いて周辺回路ＴＦＴ１１０を、第２の結晶性シリコン層５３を用いて画素ＴＦＴ１１１をそれぞれ５０個ずつ作製した。なお、画素ＴＦＴ１１１のチャネル領域５１ｃのサイズは４×４μｍであり、周辺回路ＴＦＴ１１０のチャネル領域５０ｃのサイズは２０×２０μｍである。
【０１１６】
＜１．９．１  作製方法＞
まず、ガラス基板上の周辺回路ＴＦＴ１１０を形成すべき領域上に、厚さが１５０ｎｍの加熱促進層３０を形成した。次に、加熱促進層３０を含むガラス基板を覆うように、ベースコート膜４０を成膜した。このベースコート膜４０は、厚さが１００ｎｍの二酸化シリコン膜からなる。ベースコート膜４０上に、さらに厚さ５０ｎｍの非晶質シリコン膜５６を成膜した。
【０１１７】
次に、ビーム形状を、長さ２ｍｍ、幅５０μｍの楕円状になるように成形したＹＡＧレーザのレーザビームを図９の矢印で示す方向に２０ｃｍ／ｓｅｃの速度で走査しながら、非晶質シリコン膜５６にＹＡＧレーザの第２高調波を照射した。このとき、ＹＡＧレーザの第２高調波を出力するレーザ発振器のパワーを１．２Ｗに設定した。これにより、図１０に示すように、加熱促進層３０およびその近傍の上方に位置する非晶質シリコン膜５６は第１の結晶性シリコン膜５４になり、それ以外の領域の非晶質シリコン膜５６は第２の結晶性シリコン膜５５になった。なお、第２の結晶性シリコン膜５５の平均結晶粒径は約０．３μｍφであった。
【０１１８】
次に、第１の結晶性シリコン膜５４および第２の結晶性シリコン膜５５をパターニングすることによって第１および第２の結晶性シリコン層５２，５３をそれぞれ形成した。次に、第１および第２の結晶性シリコン層５２，５３を覆うように、厚さが１００ｎｍの二酸化シリコン膜からなるゲート絶縁膜６０を成膜した。ゲート絶縁膜６０上に、厚さが１００ｎｍのアルミニウム膜７１からなるゲート電極７０を形成した。ゲート電極７０をマスクにして、第１および第２の結晶性シリコン層５２，５３にリンをイオン注入した。これにより、第１の結晶性シリコン層５２からなる半導体層５０のゲート電極７０で覆われた領域には、真性領域であるチャネル領域５０ｃが形成され、チャネル領域５０ｃの両側にはｎ型不純物領域であるソース領域５０ｓおよびドレイン領域５０ｄがそれぞれ形成された。同様にして、第２の結晶性シリコン層５３からなる半導体層５１にも、チャネル領域５１ｃ、ソース領域５１ｓおよびドレイン領域５１ｄが形成された。
【０１１９】
次に、厚さが５００ｎｍの二酸化シリコン膜からなる層間絶縁膜８０を成膜した。層間絶縁膜８０およびゲート絶縁膜６０に、コンタクトホール８５を開孔した。次に、これらのコンタクトホール８５を介して、ソース領域５０ｓ，５１ｓに電気的に接続された引き出し電極９０ｓと、ドレイン領域５０ｄ，５１ｄに電気的に接続された引き出し電極９０ｄとを形成した。引き出し電極９０ｓ，９０ｄは、厚さが１００ｎｍのチタン膜、厚さが３００ｎｍのアルミニウム膜、および厚さが１００ｎｍのチタン膜を順に積層した積層金属膜を用いて形成された。
【０１２０】
＜１．９．２  評価＞
上記作製方法によって作成したＴＦＴの観察および各種の測定から、次のことがわかった。
【０１２１】
まず、第１および第２の結晶性シリコン膜５４，５５の結晶粒を後方拡散電子回折像法（Electron Backscatter Diffraction Patterns法、以下、「ＥＢＳＰ法」という）によって分析した。その結果、下方に加熱促進層３０が設けられた非晶質シリコン膜５６およびその近傍の非晶質シリコン膜５６では、結晶の配向がレーザビームの走査方向に揃った結晶粒が観察された。また、下方に加熱促進層が設けられていない非晶質シリコン膜５６では、結晶の配向がランダムな結晶粒が観察され、その平均粒径は約０．３μｍφであった。このことから、結晶化工程により、下方に加熱促進層３０が設けられた非晶質シリコン膜５６およびその近傍の非晶質シリコン膜５６は第１の結晶性シリコン膜５４になり、下方に加熱促進層が設けられていない非晶質シリコン膜５６は、第２の結晶性シリコン膜５５になることがわかる。
【０１２２】
また、第１および第２の結晶性シリコン膜５４，５５をパターニングした半導体層５０，５１をそれぞれ有する周辺回路ＴＦＴ１１０および画素ＴＦＴ１１１について、キャリア移動度およびＴＦＴ間の閾値電圧のばらつきを測定した。その結果、周辺回路ＴＦＴ１１０については、キャリア移動度は３７０ｃｍ2／Ｖ・ｓｅｃであり、５０個分の閾値電圧のばらつきは０．１５Ｖと大きくなった。一方、画素ＴＦＴ１１１については、キャリア移動度は１８０ｃｍ2／Ｖ・ｓｅｃであり、５０個分の閾値電圧のばらつきは０．０５Ｖと、周辺回路ＴＦＴ１１０の場合に比べて小さくなった。
【０１２３】
＜２．第２の実施形態＞
本発明の第２の実施形態に係る液晶表示装置の構成、製造方法、および動作は、第１の実施形態の係る液晶表示装置１の構成、製造方法、および動作とそれぞれ同じであるので、それらの図および説明を省略する。
【０１２４】
＜２．１  ダブルゲート周辺回路ＴＦＴ＞
本実施形態に係るアクティブマトリクス基板２００は、第１の実施形態に係るアクティブマトリクス基板１００に設けられていた周辺回路ＴＦＴ１１０および画素ＴＦＴ１１１に加えて、さらにダブルゲート構造の周辺回路ＴＦＴ２１０を備えている。ダブルゲート構造の周辺回路ＴＦＴ２１０は、シングルゲート構造の周辺回路ＴＦＴ１１０に設けられた加熱促進層３０と同じ構造の加熱促進層１３０をボトムゲート電極としても使用するＴＦＴであって、周辺回路ＴＦＴ１１０と共に周辺回路を構成する。そこで、以下での説明では、ダブルゲート構造の周辺回路ＴＦＴ２１０をダブルゲート周辺回路ＴＦＴ２１０という。
【０１２５】
図１１は、アクティブマトリクス基板２００に形成された周辺回路ＴＦＴ１１０、ダブルゲート周辺回路ＴＦＴ２１０および画素ＴＦＴ１１１の構成を示す断面図である。図１１に示す周辺回路ＴＦＴ１１０および画素ＴＦＴ１１１の構成は、図４に示す第１の実施形態の周辺回路ＴＦＴ１１０および画素ＴＦＴ１１１とそれぞれ同じ構成である。そこで、周辺回路ＴＦＴ１１０および画素ＴＦＴ１１１の各構成要素には、図４に示す周辺回路ＴＦＴ１１０および画素ＴＦＴ１１１の各構成要素に付した参照符号と同じ参照符号を付して説明を省略する。また、ダブルゲート周辺回路ＴＦＴ２１０の構成要素は、周辺回路ＴＦＴ１１０の構成要素と一部異なっている。そこで、ダブルゲート周辺回路ＴＦＴ２１０の構成要素のうち、周辺回路ＴＦＴ１１０の構成要素と同じ構成要素には同じ参照符号を付し、異なる構成要素を中心に説明する。
【０１２６】
ダブルゲート周辺回路ＴＦＴ２１０は、図４に示す周辺回路ＴＦＴ１１０と異なり、周辺回路ＴＦＴ１１０のチャネル領域５０ｃを挟むように、チャネル領域５０ｃの上方にゲート電極７０が設けられ、下方にボトムゲート電極として機能する加熱促進層１３０が設けられている。
【０１２７】
ダブルゲート周辺回路ＴＦＴ２１０が形成されるべき領域の絶縁基板２０上に加熱促進層１３０が形成されている。加熱促進層１３０の大きさは、周辺回路ＴＦＴ１１０が形成されるべき領域に形成された加熱促進層３０よりも小さく、後述する半導体層１５０のチャネル領域１５０ｃよりも少し大きい程度である。この加熱促進層１３０は、完成後のダブルゲート周辺回路ＴＦＴ２１０においては、後述するようにボトムゲート電極として機能する。加熱促進層１３０を含む絶縁基板２０を覆うようにベースコート膜４０が形成されている。ベースコート膜４０は、ダブルゲート周辺回路ＴＦＴ２１０の完成後にボトムゲート電極のゲート絶縁膜として機能する。
【０１２８】
ベースコート膜４０上に島状の半導体層１５０が形成されている。半導体層１５０は、第１の結晶性シリコン層とその両側に形成された第２の結晶性シリコン層とからなり、第１の結晶性シリコン層の中央にチャネル領域１５０ｃが形成されている。チャネル領域１５０ｃの両側には、それぞれソース領域１５０ｓおよびドレイン領域１５０ｄが形成されている。チャネル領域１５０ｃは不純物元素を含まない真性領域からなり、ソース領域１５０ｓおよびドレイン領域１５０ｄはリン等のｎ型不純物元素をイオン注入されたｎ型不純物領域からなる。
【０１２９】
ダブルゲート周辺回路ＴＦＴ２１０のソース領域１５０ｓおよびドレイン領域１５０ｄは、周辺回路ＴＦＴ１１０のソース領域５０ｓおよびドレイン領域５０ｄと異なり、第１の結晶性シリコン層だけでなく、第２の結晶性シリコン層も含む。具体的には、ソース領域１５０ｓおよびドレイン領域１５０ｄのチャネル領域１５０ｃに隣接する一部は、第１の結晶性シリコン層からなり、残りの大部分は第２の結晶性シリコン層からなる。このようになる理由について説明する。
【０１３０】
図１２は、アクティブマトリクス基板２００に形成されるべき周辺回路ＴＦＴ１１０、ダブルゲート周辺回路ＴＦＴ２１０、および画素ＴＦＴ１１１の領域における第１の結晶性シリコン膜５４および第２の結晶性シリコン膜５５の形状を示す平面図である。図１２に示すように、周辺回路ＴＦＴ１１０の第１の結晶性半導体層となるべき非晶質シリコン膜の全体が加熱促進層３０の上方に形成されている。このため、照射されるレーザビームだけでなく、加熱促進層３０による反射または加熱により、加熱促進層３０上の非晶質シリコン膜は溶融固化して結晶の配向が揃った第１の結晶性シリコン膜５４になる。
【０１３１】
一方、ダブルゲート周辺回路ＴＦＴ２１０では、非晶質シリコン膜のうち、チャネル領域およびその近傍のみが加熱促進層１３０の上方に形成され、ソース領域およびドレイン領域の下方には加熱促進層が設けられていない。このような非晶質シリコン膜にレーザビームを照射すれば、溶融固化して第１の結晶性シリコン膜５４になるのはチャネル領域になるべき領域と、チャネル領域に隣接するソース領域およびドレイン領域になるべき領域の一部であり、ソース領域およびドレイン領域になるべき領域の大部分は、第２の結晶性シリコン膜５５になる。その結果、ソース領域１５０ｓおよびドレイン領域１５０ｄのチャネル領域１５０ｃに隣接する一部は、第１の結晶性シリコン膜５４からなり、残りの大部分は第２の結晶性シリコン膜５５からなる。なお、画素ＴＦＴ１１１が形成されるべき領域の下方には、加熱促進層が形成されていないので、非晶質シリコン膜は第２の結晶性シリコン膜５５になる。
【０１３２】
図１１に示すように、半導体層１５０を含む絶縁基板２０を覆うようにゲート絶縁膜６０が形成されている。さらに、半導体層１５０のチャネル領域１５０ｃと対向するゲート絶縁膜６０上の位置にゲート電極７０が形成されている。ゲート電極７０は後述するコンタクトホール７５を介して加熱促進層１３０と電気的に接続されている。これにより、加熱促進層１３０もゲート電極（ボトムゲート電極）として機能し、ゲート電圧がゲート電極７０および加熱促進層１３０によってチャネル領域１５０ｃに印加される。
【０１３３】
層間絶縁膜８０、引き出し電極９０ｓ，９０ｄの構成は、周辺回路ＴＦＴ１１０の場合と同じであるため、それらの説明を省略する。ダブルゲート周辺回路ＴＦＴ２１０のチャネル領域１５０ｃのサイズは、周辺回路ＴＦＴ１１０のサイズと同じく、例えば２０×２０μｍである。
【０１３４】
図１３は、アクティブマトリクス基板２００に形成されたダブルゲート周辺回路ＴＦＴ２１０の構成を示す平面図である。図１３に示すように、半導体層１５０のチャネル領域１５０ｃを上下から挟むように加熱促進層１３０とゲート電極７０が形成されている。また半導体層１５０のソース領域１５０ｓおよびドレイン領域１５０ｄには、引き出し電極９０ｓ，９０ｄがそれぞれオーミック接続されている。
【０１３５】
このようなダブルゲート周辺回路ＴＦＴ２１０において、加熱促進層１３０とゲート電極７０とは、チャネル領域１５０ｃとなるべき領域の外側（図１３の上方）に形成されたコンタクトホール７５によって接続されている。これにより、ゲート電極７０にゲート電圧を印加すれば、コンタクトホール７５を介して加熱促進層１３０にも同じゲート電圧が印加され、加熱促進層１３０がボトムゲート電極として機能する。また、加熱促進層１３０の上方に形成されたチャネル領域１５０ｃおよびその近傍は第１の結晶性シリコン層５２によって構成され、ソース領域１５０ｓおよびドレイン領域１５０ｄは第１の結晶性シリコン層５２と第２の結晶性シリコン層５３とによって構成されている。
【０１３６】
＜２．２  アクティブマトリクス基板の製造方法＞
次に、アクティブマトリクス基板２００の製造方法を説明する。図１４（ａ）〜図１４（ｄ）、図１５（ａ）〜図１５（ｃ）、図１６（ａ）〜図１６（ｃ）は、アクティブマトリクス基板２００の各製造工程をそれぞれ示す断面図である。アクティブマトリクス基板２００の製造工程には、第１の実施形態の場合と同様に、加熱促進層形成工程と、絶縁膜形成工程と、非晶質半導体膜成膜工程と、結晶化工程とが含まれる。これらの工程により、周辺回路ＴＦＴ１１０と、ダブルゲート周辺回路ＴＦＴ２１０と、画素ＴＦＴ１１１の各半導体層５０，１５０，５１が結晶化される。なお、周辺回路ＴＦＴ１１０および画素ＴＦＴ１１１については第１の実施形態の場合と同じ参照符号を付してその説明を簡略に行ない、ダブルゲート周辺回路ＴＦＴ２１０の製造工程を中心に第１の実施形態の各製造工程と比較しつつ説明する。
【０１３７】
＜２．２．１  加熱促進層形成工程＞
図１４（ａ）に示す工程は、図６（ａ）に示す第１の実施形態の工程に対応する工程である。絶縁基板２０上に、例えば厚さが１５０ｎｍのモリブデン膜３１を成膜する。次に、図１４（ｂ）に示すように、モリブデン膜３１を、フォトリソグラフィ法を用いてパターニングし、ダブルゲート周辺回路ＴＦＴ２１０が形成されるべき領域に加熱促進層１３０を形成する。この加熱促進層１３０は、周辺回路ＴＦＴ１１０が形成されるべき領域に形成される加熱促進層３０よりも小さい。この加熱促進層１３０は、ダブルゲート周辺回路ＴＦＴ２１０の完成後には、そのボトムゲート電極として機能する。
【０１３８】
＜２．２．２  絶縁膜形成工程＞
図１４（ｃ）に示す工程は、図６（ｃ）に示す第１の実施形態の工程に対応する工程である。加熱促進層１３０を含む絶縁基板２０を覆うように、例えば厚さが１００ｎｍの二酸化シリコン膜からなるベースコート膜４０を成膜する。ベースコート膜４０は、プラズマＣＶＤ法等を用いて成膜される。
【０１３９】
＜２．２．３  非晶質半導体膜成膜工程＞
図１４（ｄ）に示す工程は、図６（ｄ）に示す第１の実施形態の工程に対応する工程である。ベースコート膜４０上に、例えば厚さ５０ｎｍの非晶質シリコン膜５６を成膜する。非晶質シリコン膜５６は、原料ガスとしてシランガス（ＳｉＨ4）を用いたＬＰＣＶＤ（Low Pressure ＣＶＤ）法等を用いて成膜される。
【０１４０】
＜２．２．４  結晶化工程＞
図１５（ａ）に示す工程は、図７（ａ）に示す第１の実施形態の工程に対応する工程である。ＹＡＧレーザの第２高調波を非晶質シリコン膜５６に照射し、非晶質シリコン膜５６を溶融固化して結晶化する。なお、ＹＡＧレーザのビーム形状および走査速度は第１の実施形態の場合と同じである。これにより、加熱促進層１３０の上方およびその近傍の領域の非晶質シリコン膜５６は第１の結晶性シリコン膜５４になり、それ以外の領域の非晶質シリコン膜５６は、第２の結晶性シリコン膜５５になる。
【０１４１】
ダブルゲート周辺回路ＴＦＴ２１０の加熱促進層１３０は、周辺回路ＴＦＴ１１０の加熱促進層３０よりも小さい。このため、図１２に示すように、ダブルゲート周辺回路ＴＦＴ２１０が形成されるべき領域の第１の結晶性シリコン膜５４は、周辺回路ＴＦＴ１１０が形成されるべき領域の第１の結晶性シリコン膜５４よりも小さくなる。また、画素ＴＦＴ１１１が形成されるべき領域には、加熱促進層が形成されていない。このため、非晶質シリコン膜５６はすべて第２の結晶性シリコン膜５５になる。このようにして、同一の絶縁基板２０上に、結晶の配向および平均結晶粒径が異なる第１の結晶性シリコン膜５４および第２の結晶性シリコン膜５５が形成される。
【０１４２】
図１５（ｂ）に示す工程は、図７（ｂ）に示す第１の実施形態の工程に対応する工程である。図１５（ｂ）に示すように、第１の結晶性シリコン膜５４および第２の結晶性シリコン膜５５を、フォトリソグラフィ法を用いてパターニングすることにより、ダブルゲート周辺回路ＴＦＴ２１０の第１および第２の結晶性シリコン層１５２，１５３を形成する。このとき、同時に周辺回路ＴＦＴ１１０の第１の結晶性シリコン層５２、および画素ＴＦＴ１１１の第２の結晶性シリコン層５３も形成される。次に、ダブルゲート周辺回路ＴＦＴ２１０の第１および第２の結晶性シリコン層１５２，１５３を含む絶縁基板２０を覆うように、例えば厚さが１００ｎｍのゲート絶縁膜６０を成膜する。
【０１４３】
さらに、フォトリソグラフィを用いて、ダブルゲート周辺回路ＴＦＴ２１０についてのみ、ベースコート膜４０とゲート絶縁膜６０にコンタクトホール７５を開孔する。コンタクトホール７５を開孔する位置は、加熱促進層１３０と後述するゲート電極７０とがベースコート膜４０およびゲート絶縁膜６０を挟んで重なる領域であり、例えば第１の結晶性シリコン層１５２の外側（図１３の上側）の加熱促進層１３０の上方の位置である。なお、図１５（ｂ）にはコンタクトホールは示されていない。
【０１４４】
図１５（ｃ）に示す工程は、図７（ｃ）に示す第１の実施形態の工程に対応する工程である。図１５（ｃ）に示すように、ゲート絶縁膜６０を含む絶縁基板２０を覆うように、スパッタリング法を用いて、例えば厚さが３００ｎｍのアルミニウム膜７１を成膜する。このとき、コンタクトホール７５内にアルミニウム膜７１が充填される。
【０１４５】
図１６（ａ）に示す工程は、図８（ａ）に示す第１の実施形態の工程に対応する工程である。図１６（ａ）に示すように、フォトリソグラフィ法を用いてアルミニウム膜７１をパターニングすることにより、ゲート絶縁膜６０上にゲート電極７０を形成する。これにより、ダブルゲート周辺回路ＴＦＴ２１０にもトップゲート電極として機能するゲート電極７０が形成される。また、加熱促進層１３０はコンタクトホール７５を介してゲート電極７０と電気的に接続される。
【０１４６】
図１６（ｂ）に示す工程は、図８（ｂ）に示す第１の実施形態の工程に対応する工程である。図１６（ｂ）に示すように、ダブルゲート周辺回路ＴＦＴ２１０の第１および第２の結晶性シリコン層１５２，１５３に、ゲート電極７０をマスクとして、ｎ型不純物元素をイオン注入し、電気炉で活性化アニールを行う。
【０１４７】
図１６（ｃ）に示す工程は、図８（ｃ）に示す第１の実施形態の工程に対応する工程である。活性化アニールを行うことにより、ダブルゲート周辺回路ＴＦＴ２１０の半導体層１５０にも、ソース領域１５０ｓおよびドレイン領域１５０ｄが形成されると共に、ゲート電極７０で覆われた領域にチャネル領域１５０ｃが形成される。また、チャネル領域１５０ｃの全体およびソース領域１５０ｓとドレイン領域１５０ｄの一部は第１の結晶性シリコン層５２からなり、ソース領域１５０ｓとドレイン領域１５０ｄの大部分は第２の結晶性シリコン層５３からなる。次に、ゲート電極７０を含む絶縁基板２０を覆うように、厚さ５００ｎｍの層間絶縁膜８０を成膜する。層間絶縁膜８０およびゲート絶縁膜６０をエッチングする。これにより、ダブルゲート周辺回路ＴＦＴ２１０にも、層間絶縁膜８０およびゲート絶縁膜６０にソース領域１５０ｓおよびドレイン領域１５０ｄに達するコンタクトホール８５がそれぞれ形成される。
【０１４８】
次に、層間絶縁膜８０を含む絶縁基板２０を覆うように、スパッタリング法を用いて、チタン膜、アルミニウム膜およびチタン膜を順に成膜した積層金属膜（図示しない）を形成する。図１１に示すように、フォトリソグラフィ法を用いて積層金属膜をパターニングすることにより、層間絶縁膜上に延びる引き出し電極９０ｓ，９０ｄを形成する。これにより、ダブルゲート周辺回路ＴＦＴ２１０においても、引き出し電極９０ｓは、コンタクトホール８５を介して、ソース領域１５０ｓと接続され、引き出し電極９０ｄは、コンタクトホール８５を介して、ドレイン領域１５０ｄと接続される。さらにその後の熱処理によってそれらはオーミック接続される。なお、引き出し電極９０ｓ，９０ｄを形成する際に、ソース配線（図示しない）も同時に形成する。
【０１４９】
これにより、図１１に示す周辺回路ＴＦＴ１１０、ダブルゲート周辺回路ＴＦＴ２１０および画素ＴＦＴ１１１が形成される。なお、引き出し電極９０ｓ，９０ｄは、チタン膜、アルミニウム膜およびチタン膜を順に積層した積層金属膜の他に、例えばタングステン膜、チタン膜、またはアルミニウム膜等の単層金属膜から形成してもよく、またはこれらの膜から適宜選択して積層した積層金属膜から形成してもよい。
【０１５０】
次に、引き出し電極９０ｓ，９０ｄを含む絶縁基板２０を覆うように、プラズマＣＶＤ法によって窒化シリコン膜からなるパッシベーション膜（図示しない）を成膜する。なお、画素ＴＦＴ１１１では、さらに平坦化膜、透明導電膜、画素電極等が形成されるが、それらの図示および説明を省略する。
【０１５１】
このようにして、周辺回路ＴＦＴ１１０、ダブルゲート周辺回路ＴＦＴ２１０および画素ＴＦＴ１１１を含むアクティブマトリクス基板２００が製造される。
【０１５２】
＜２．３  効果＞
本実施形態によれば、ダブルゲート周辺回路ＴＦＴ２１０においても、周辺回路ＴＦＴ１１０および画素ＴＦＴ１１１の場合と同様に、下方に加熱促進層１３０が設けられた領域およびその近傍の非晶質シリコン膜５６にレーザビームを照射すれば、非晶質シリコン膜５６に照射されるレーザビームの実効的な照射量は設定値よりも大きくなる。これにより、非晶質シリコン膜５６は結晶の配向が揃った第１の結晶性シリコン膜１５４になる。一方、下方に加熱促進層が設けられていない領域の非晶質シリコン膜５６に、同じ設定値のレーザビームを照射しても、照射量は実効的に大きくならないので、非晶質シリコン膜５６は結晶の配向がランダムな第２の結晶性シリコン膜１５５になる。
【０１５３】
また、第１の実施形態の場合と同様に、ダブルゲート周辺回路ＴＦＴ２１０においても、加熱促進層１３０の位置を制御することにより、第１の結晶性シリコン膜１５４の位置を精度よく制御することができる。これにより、周辺回路ＴＦＴ１１０またはダブルゲート周辺回路ＴＦＴ２１０と、画素ＴＦＴ１１１とを例えば３μｍ程度の距離まで近接させて配置することができる。その結果、周辺回路ＴＦＴ１１０、ダブルゲート周辺回路ＴＦＴ２１０および画素ＴＦＴ１１１を高集積化したアクティブマトリクス基板２００を製造することができる。
【０１５４】
また、ダブルゲート周辺回路ＴＦＴ２１０のチャネル領域１５０ｃの形状およびサイズは、シングルゲート構造である周辺回路ＴＦＴ１１０の形状およびサイズと同じである。しかし、そのオン電流値は周辺回路ＴＦＴ１１０の約１．４倍になるため、ダブルゲート周辺回路ＴＦＴ２１０を高い駆動能力が必要とされる回路に配置することができる。
【０１５５】
また、完成後のダブルゲート周辺回路ＴＦＴ２１０では、加熱促進層１３０はボトムゲート電極として機能し、トップゲート電極として機能するゲート電極７０と共に、ダブルゲート構造になる。このように、ダブルゲート周辺回路ＴＦＴ２１０を形成する場合、加熱促進層１３０とは別に、ボトムゲート電極を形成する必要がない。この場合、ダブルゲート周辺回路ＴＦＴ２１０の製造工程において、加熱促進層１３０とゲート電極７０とを電気的に接続するために必要なコンタクトホール７５を開孔する工程を追加するだけでよい。その結果、ダブルゲート周辺回路ＴＦＴ２１０の製造工程を簡略化することができる。
【０１５６】
また、後述する実施例の評価結果から、周辺回路ＴＦＴ１１０の場合と同様に、ダブルゲート周辺回路ＴＦＴ２１０も第１の結晶性シリコン層５２を用いて形成されるので、キャリア移動度が高くなる。また、第１の実施形態の場合と同様に、画素ＴＦＴ１１１においてもＴＦＴ間の閾値電圧のばらつきを低減することができる。これにより、アクティブマトリクス基板２００の電気的特性を所望の特性にすることができる。また、このようなアクティブマトリクス基板２００を用いて構成された液晶表示装置は、輝度や色のばらつきが少なく、安定した画像を表示することができる。
【０１５７】
＜２．４  実施例＞
本実施形態の製造方法を用いて、以下に説明する作成方法でダブルゲート周辺回路ＴＦＴ２１０、周辺回路ＴＦＴ１１０、および画素ＴＦＴ１１１をそれぞれ５０個ずつ作製した。なお、ダブルゲート周辺回路ＴＦＴ２１０および周辺回路ＴＦＴ１１０のチャネル領域１５０ｃ，５０ｃのサイズはいずれも２０×２０μｍであり、画素ＴＦＴ１１１のチャネル領域５１ｃのサイズは４×４μｍである。
【０１５８】
＜２．４．１  作製方法＞
周辺回路ＴＦＴ１１０および画素ＴＦＴ１１１の作製方法は第１の実施形態の実施例において説明した作成方法と同じである。また、ダブルゲート周辺回路ＴＦＴ２１０の作製方法は、一部の工程を除いて周辺回路ＴＦＴ１１０と同じである。そこで、ダブルゲート周辺回路ＴＦＴ２１０の作製方法について、周辺回路ＴＦＴ１１０の場合と異なる工程を中心に説明する。なお、各膜の膜厚は第１の実施形態の実施例の場合と同じであるので、以下の説明では省略する。
【０１５９】
まず、ガラス基板上の周辺回路ＴＦＴ１１０を形成すべき領域上に、加熱促進層３０を形成した。ダブルゲート周辺回路ＴＦＴ２１０が形成されるべき領域に形成された加熱促進層１３０のサイズは、周辺回路ＴＦＴ１１０が形成されるべき領域に形成された加熱促進層３０よりも小さい。次に、加熱促進層３０，１３０を含むガラス基板を覆うように、ベースコート膜４０を成膜した。ベースコート膜４０上に、さらに非晶質シリコン膜５６を成膜した。
【０１６０】
次に、非晶質シリコン膜５６にＹＡＧレーザを照射した。これにより、非晶質シリコン膜５６は溶融固化して結晶化する。図１２に示すように、ダブルゲート周辺回路ＴＦＴ２１０では、加熱促進層１３０およびその近傍の上方に位置する非晶質シリコン膜５６は第１の結晶性シリコン膜５４になり、それ以外の領域の非晶質シリコン膜５６は第２の結晶性シリコン膜５５になった。このとき、加熱促進層１３０は、加熱促進層３０に比べて小さいので、ダブルゲート周辺回路ＴＦＴ２１０の第１の結晶性シリコン膜５４は、周辺回路ＴＦＴ１１０の第１の結晶性シリコン膜５４よりも小さくなる。
【０１６１】
次に、ダブルゲート周辺回路ＴＦＴ２１０でも、第１および第２の結晶性シリコン膜５４，５５をパターニングして第１および第２の結晶性シリコン層１５２，１５３を形成し、それらを覆うようにゲート絶縁膜６０を成膜した。次に、ダブルゲート周辺回路ＴＦＴ２１０についてのみ、第１の結晶性シリコン層１５２の外側のゲート絶縁膜６０およびベースコート膜４０に、加熱促進層１３０に達するコンタクトホール７５を開孔し、アルミニウム膜７１を成膜した。次に、アルミニウム膜７１をパターニングして、ゲート絶縁膜６０上にゲート電極７０を形成した。このとき、ダブルゲート周辺回路ＴＦＴ２１０では、ゲート電極７０がコンタクトホール７５を介して加熱促進層１３０と電気的に接続された。
【０１６２】
次に、ゲート電極７０をマスクにしてイオン注入を行なうことにより、ダブルゲート周辺回路ＴＦＴ２１０にも、チャネル領域１５０ｃ、ソース領域１５０ｓ、およびドレイン領域１５０ｄを形成した。さらに層間絶縁膜８０を成膜し、層間絶縁膜８０に開孔したコンタクトホール８５を介して、ソース領域１５０ｓおよびドレイン領域１５０ｄと電気的に接続された引き出し電極９０ｓ，９０ｄを形成した。
【０１６３】
＜２．４．２  評価＞
上記作製方法によって作成したＴＦＴの観察および各種の測定から、次のことがわかった。
【０１６４】
まず、第１の実施形態の場合と同様に、ダブルゲート周辺回路ＴＦＴ２１０でも、下方に加熱促進層１３０が設けられた領域およびその近傍では、レーザビームの走査方向に結晶の配向が揃った結晶粒が観察された。また、下方に加熱促進層が設けられていない領域では、結晶の配向がランダムな結晶粒が観察され、その平均粒径は約０．３μｍφであった。このことから、結晶化工程により、下方に加熱促進層１３０が設けられた領域およびその近傍では、第１の結晶性シリコン膜５４が形成され、加熱促進層が設けられていない領域では、第２の結晶性シリコン膜５５が形成されたことがわかる。
【０１６５】
また、ダブルゲート周辺回路ＴＦＴ２１０および周辺回路ＴＦＴ１１０について、キャリア移動度およびＴＦＴ間の閾値電圧のばらつきを測定した。その結果、周辺回路ＴＦＴ１１０のキャリア移動度は３７０ｃｍ2／Ｖ・ｓｅｃであり、またオン電流値は１．０×１０-5Ａであった。これに対し、ダブルゲート周辺回路ＴＦＴ２１０のオン電流値は１．４×１０-5Ａであり、この値は周辺回路ＴＦＴ１１０のオン電流値の１．４倍であった。また、画素ＴＦＴ１１１については、キャリア移動度は１８０ｃｍ2／Ｖ・ｓｅｃであり、５０個分の閾値電圧のばらつきは０．０５Ｖと比較的小さくなった。
【０１６６】
＜３．第３の実施形態＞
本発明の第３の実施形態に係る液晶表示装置の構成、製造方法、および動作は、第１の実施形態の係る液晶表示装置１の構成、製造方法、および動作とそれぞれ同じであるので、それらの図および説明を省略する。
【０１６７】
＜３．１  ボトムゲート周辺回路ＴＦＴ＞
本実施形態に係るアクティブマトリクス基板３００には、第１の実施形態に係るアクティブマトリクス基板１００に形成されていたトップゲート構造の周辺回路ＴＦＴ１１０に代えて、ボトムゲート構造の周辺回路ＴＦＴ３１０（以下、「ボトムゲート周辺回路ＴＦＴ３１０」という）が形成されている。これにより、アクティブマトリクス基板３００は、ボトムゲート周辺回路ＴＦＴ３１０と画素ＴＦＴ１１１を備えている。ボトムゲート周辺回路ＴＦＴ３１０は、加熱促進層２３０をボトムゲート電極としても使用するＴＦＴであって、周辺回路を構成するために使用される。
【０１６８】
図１７は、アクティブマトリクス基板３００に形成されたボトムゲート周辺回路ＴＦＴ３１０および画素ＴＦＴ１１１の構成を示す断面図である。図１７に示す画素ＴＦＴ１１１の構成は、図４に示す第１の実施形態の画素ＴＦＴ１１１と同じ構成である。そこで、画素ＴＦＴ１１１の各構成要素には、図４に示す画素ＴＦＴ１１１の各構成要素に付した参照符号と同じ参照符号を付して説明を省略する。また、ボトムゲート周辺回路ＴＦＴ３１０の構成要素は、周辺回路ＴＦＴ１１０またはダブルゲート周辺回路ＴＦＴ２１０の構成要素と一部異なっている。そこで、ボトムゲート周辺回路ＴＦＴ３１０の構成要素のうち、周辺回路ＴＦＴ１１０またはダブルゲート周辺回路ＴＦＴ２１０の構成要素と同じ構成要素にはそれらと同じ参照符号を付し、異なる構成要素を中心に説明する。
【０１６９】
ボトムゲート周辺回路ＴＦＴ３１０は、図４に示す周辺回路ＴＦＴ１１０と異なり、半導体層２５０の上方にゲート電極は設けられていない。その代わりに、半導体層２５０の下方に設けられた加熱促進層２３０がボトムゲート電極として機能するボトムゲート構造の周辺回路ＴＦＴ３１０である。
【０１７０】
ボトムゲート周辺回路ＴＦＴ３１０が形成されるべき領域の絶縁基板２０上に加熱促進層２３０が形成されている。加熱促進層２３０は、第２の実施形態のボトムゲート周辺回路ＴＦＴ３１０の加熱促進層１３０と同じ大きさである。この加熱促進層２３０は、ボトムゲート周辺回路ＴＦＴ３１０の完成後には、後述するようにゲート電極（ボトムゲート電極）として機能する。加熱促進層２３０を含む絶縁基板２０を覆うようにベースコート膜４０が形成されている。ベースコート膜４０は、ボトムゲート周辺回路ＴＦＴ３１０の完成後にゲート絶縁膜として機能する。
【０１７１】
加熱促進層２３０と対向するベースコート膜４０上の位置に島状の半導体層２５０が形成されている。半導体層２５０は、第１の結晶性シリコン層と第２の結晶性シリコン層とからなり、第１の結晶性シリコン層の中央にチャネル領域２５０ｃが形成されている。チャネル領域２５０ｃの両側には、それぞれソース領域２５０ｓおよびドレイン領域２５０ｄが形成されている。チャネル領域２５０ｃは不純物元素を含まない真性領域からなり、ソース領域２５０ｓおよびドレイン領域２５０ｄはリン等のｎ型不純物元素をイオン注入されたｎ型不純物領域からなる。
【０１７２】
ソース領域２５０ｓおよびドレイン領域２５０ｄは、ダブルゲート周辺回路ＴＦＴ２１０のソース領域１５０ｓおよびドレイン領域１５０ｄと同様に、第１の結晶性シリコン層だけでなく、第２の結晶性シリコン層も含む。具体的には、ソース領域２５０ｓおよびドレイン領域２５０ｄのチャネル領域２５０ｃに隣接する一部は、第１の結晶性シリコン層からなり、残りの大部分は第２の結晶性シリコン層からなる。
【０１７３】
ボトムゲート周辺回路ＴＦＴ３１０でも、半導体層２５０を含む絶縁基板２０を覆うように、画素ＴＦＴ１１１のゲート絶縁膜６０と同じ膜厚の絶縁膜６５が形成されている。しかし、周辺回路ＴＦＴ１１０の場合と異なり、絶縁膜６５上にゲート電極は形成されていない。
【０１７４】
層間絶縁膜８０、引き出し電極９０ｓ，９０ｄの構成は、周辺回路ＴＦＴ１１０の場合と同じであるため、それらの説明を省略する。ボトムゲート周辺回路ＴＦＴ３１０のチャネル領域２５０ｃのサイズは、周辺回路ＴＦＴ１１０と同じ、例えば２０×２０μｍである。
【０１７５】
図１８は、アクティブマトリクス基板３００に形成されたボトムゲート周辺回路ＴＦＴ３１０の構成を示す平面図である。図１８に示すように、加熱促進層２３０上に半導体層２５０のチャネル領域２５０ｃが形成され、チャネル領域２５０ｃの外側（図１８の上側）の加熱促進層２３０に、ゲート電極にゲート電圧を与えるための配線層２７６が形成されている。また半導体層２５０のソース領域２５０ｓおよびドレイン領域２５０ｄには、それぞれ引き出し電極９０ｓ，９０ｄがオーミック接続されている。加熱促進層２３０の上方に形成されたチャネル領域２５０ｃおよびその近傍は第１の結晶性シリコン層からなるが、ソース領域２５０ｓおよびドレイン領域２５０ｄの大部分は第２の結晶性シリコン層からなり、一部は第１の結晶性シリコン層からなる。
【０１７６】
このようなボトムゲート周辺回路ＴＦＴ３１０は、配線層２７６を介して加熱促進層２３０にゲート電圧を印加することにより、オン状態とオフ状態を切り替えることができる。
【０１７７】
＜３．２  アクティブマトリクス基板の製造方法＞
次に、アクティブマトリクス基板３００の製造方法を説明する。図１９（ａ）〜図１９（ｄ）、図２０（ａ）〜図２０（ｃ）、図２１（ａ）〜図２１（ｃ）は、アクティブマトリクス基板３００の各製造工程をそれぞれ示す断面図である。なお、画素ＴＦＴ１１１の構成要素には、第１の実施形態の画素ＴＦＴ１１１の構成要素と同じ参照符号を付してその説明を簡単に行ない、ボトムゲート周辺回路ＴＦＴ３１０の製造工程を中心に、第１または第２の実施形態の各製造工程と比較しつつ説明する。
【０１７８】
アクティブマトリクス基板３００の製造工程には、第２の実施形態の場合と同様に、加熱促進層形成工程と、絶縁膜形成工程と、非晶質半導体膜成膜工程と、結晶化工程とが含まれる。図１９（ａ）〜図１９（ｄ）および図２０（ａ）に示すように、これらの工程によって、ボトムゲート周辺回路ＴＦＴ３１０および画素ＴＦＴ１１１が形成されるべき領域に第１および第２の結晶性シリコン膜５４，５５が形成される。
【０１７９】
図２２は、アクティブマトリクス基板３００に形成されるべきボトムゲート周辺回路ＴＦＴ３１０および画素ＴＦＴ１１１の領域における、第１の結晶性シリコン膜５４および第２の結晶性シリコン膜５５の形状を示す平面図である。図２２に示すように、ボトムゲート周辺回路ＴＦＴ３１０では、チャネル領域になるべき非晶質シリコン膜５６の下方にのみ加熱促進層２３０が設けられ、ソース領域およびドレイン領域になるべき非晶質シリコン膜の下方には加熱促進層が設けられていない。このような非晶質シリコン膜にレーザビームを照射すれば、溶融固化して第１の結晶性シリコン膜５４になるのは、加熱促進層２３０の上方のチャネル領域になるべき領域と、ソース領域およびドレイン領域になるべき領域の一部であり、ソース領域およびドレイン領域になるべき領域の大部分は第２の結晶性シリコン膜５５になる。これにより、半導体層２５０は、第１の結晶性シリコン膜５４と第２の結晶性シリコン膜５５とからなる。なお、画素ＴＦＴ１１１が形成されるべき領域の下方には、加熱促進層が形成されていないので、非晶質シリコン膜はすべて第２の結晶性シリコン膜５５になる。このため、半導体層５１も第２の結晶性シリコン膜５５だけからなる。
【０１８０】
図２０（ｂ）は、図７（ｂ）に示す第１の実施形態の工程に対応する工程である。図２０（ｂ）に示すように、第１および第２の結晶性シリコン膜５４，５５を、フォトリソグラフィ法を用いてエッチングする。これにより、ボトムゲート周辺回路ＴＦＴ３１０では、加熱促進層２３０の上方およびその近傍に第１の結晶性シリコン層２５２が形成され、第１の結晶性シリコン層２５２の両側に第２の結晶性シリコン層２５３が形成される。また、画素ＴＦＴ１１１では第２の結晶性シリコン層５３が形成される。次に、ボトムゲート周辺回路ＴＦＴ３１０にも、第１および第２の結晶性シリコン層２５２，２５３を含む絶縁基板２０を覆うように絶縁膜６５（画素ＴＦＴ１１１のゲート絶縁膜６０と同じ膜厚の二酸化シリコン膜）を成膜する。
【０１８１】
図２０（ｃ）は、図７（ｃ）に示す第１の実施形態の工程に対応する工程である。図２０（ｃ）に示すように、ボトムゲート周辺回路ＴＦＴ３１０でも、絶縁膜６５上にアルミニウム膜７１を成膜する。
【０１８２】
図２１（ａ）は、図８（ａ）に示す第１の実施形態の工程に対応する工程である。図２１（ａ）に示すように、フォトリソグラフィ法を用いて、アルミニウム膜７１をパターニングする。これにより、画素ＴＦＴ１１１のゲート絶縁膜６０上にゲート電極７０が形成される。しかし、ボトムゲート周辺回路ＴＦＴ３１０の絶縁膜６５上のアルミニウム膜７１は除去されるので、ゲート電極は形成されない。
【０１８３】
図２１（ｂ）は、図８（ｂ）に示す第１の実施形態の工程に対応する工程である。図２１（ｂ）に示すように、フォトリソグラフィ法を用いて、ボトムゲート周辺回路ＴＦＴ３１０の第１の結晶性シリコン層２５２の上方にレジストパターン２７７を形成する。次に、画素ＴＦＴ１１にｎ型不純物元素をイオン注入する際に、ボトムゲート周辺回路ＴＦＴ３１０にも、レジストパターン２７７をマスクにしてｎ型不純物元素をイオン注入する。
【０１８４】
図２１（ｃ）は、図８（ｃ）に示す第１の実施形態の工程に対応する工程である。図２１（ｃ）に示すように、ボトムゲート周辺回路ＴＦＴ３１０では、レジストパターン２７７で覆われていた第１の結晶性シリコン層２５２にチャネル領域２５０ｃが形成され、チャネル領域２５０ｃの両側のｎ型不純物元素がイオン注入された領域にそれぞれソース領域２５０ｓおよびドレイン領域２５０ｄが形成される。ソース領域２５０ｓおよびドレイン領域２５０ｄは第１および第２の結晶性シリコン層２５２，２５３に形成される。これらのチャネル領域２５０ｃ、ソース領域２５０ｓおよびドレイン領域２５０ｄによって半導体層２５０が構成される。画素ＴＦＴ１１１では、チャネル領域５１ｃ、ソース領域５１ｓおよびドレイン領域５１ｄによって半導体層５１が構成される。半導体層２５０，５１を含む絶縁基板２０を覆うように層間絶縁膜８０を成膜する。次に、ボトムゲート周辺回路ＴＦＴ３１０でも、ソース領域２５０ｓおよびドレイン領域２５０ｄに達するコンタクトホール８５を開孔し、ソース領域２５０ｓおよびドレイン領域２５０ｄとオーミック接続された電極９０ｓ，９０ｄをそれぞれ形成する。
【０１８５】
これにより、図１７に示すボトムゲート周辺回路ＴＦＴ３１０および画素ＴＦＴ１１１が形成される。なお、引き出し電極９０ｓ，９０ｄは、チタン膜、アルミニウム膜およびチタン膜を順に積層した積層金属膜の他に、例えばタングステン膜、チタン膜、またはアルミニウム膜等の単層金属膜から形成してもよく、またはこれらの膜から適宜選択して積層した積層金属膜から形成してもよい。
【０１８６】
次に、引き出し電極９０ｓ，９０ｄを含む絶縁基板２０を覆うように、プラズマＣＶＤ法によって窒化シリコン膜からなるパッシベーション膜（図示しない）を成膜する。なお、画素ＴＦＴ１１１では、さらに平坦化膜、透明導電膜、画素電極等が形成されるが、それらの図示および説明を省略する。
【０１８７】
このようにして、ボトムゲート周辺回路ＴＦＴ３１０および画素ＴＦＴ１１１を含むアクティブマトリクス基板３００が製造される。
【０１８８】
＜３．３  効果＞
本実施形態によれば、ボトムゲート周辺回路ＴＦＴ３１０においても、第１の実施形態の場合と同様に、下方に加熱促進層２３０が設けられた非晶質シリコン膜５６にレーザビームを照射すれば、非晶質シリコン膜５６に照射されるレーザビームの実効的な照射量は設定値よりも大きくなる。これにより、非晶質シリコン膜５６は結晶の配向が揃った第１の結晶性シリコン膜２５４になる。一方、下方に加熱促進層が設けられていない領域の非晶質シリコン膜５６に、同じ設定値のレーザビームを照射しても、照射量は実効的に大きくならないので、非晶質シリコン膜５６は結晶の配向がランダムな第２の結晶性シリコン膜２５５になる。
【０１８９】
また、第１の実施形態の場合と同様に、ボトムゲート周辺回路ＴＦＴ３１０においても、加熱促進層２３０の位置を制御することにより、第１の結晶性シリコン膜２５４の位置を精度よく制御することができる。これにより、画素ＴＦＴ１１１と、ボトムゲート周辺回路ＴＦＴ３１０とを例えば３μｍ程度の距離まで近接させて配置することができる。その結果、アクティブマトリクス基板３００に、画素ＴＦＴ１１１と共に、ボトムゲート周辺回路ＴＦＴ３１０を高い集積度で集積化することができる。
【０１９０】
加熱促進層２３０をボトムゲート電極として用いるので、加熱促進層２３０とは別に、ボトムゲート電極を形成する必要がない。これにより、ボトムゲート周辺回路ＴＦＴ３１０の構造および製造工程を簡略化することができる。
【０１９１】
＜４．各実施形態の変形例＞
上記各実施形態の各ＴＦＴには、ソース領域およびドレイン領域とチャネル領域との間の各領域に、ｎ型不純物元素がソース領域等よりも低濃度にイオン注入されたＬＤＤ（Lightly Doped Drain）領域が形成されていてもよい。
【０１９２】
上記各実施形態では、各ＴＦＴはｎチャネル型のＴＦＴであるとした。しかし、各ＴＦＴはｐチャネル型のＴＦＴであってもよい。この場合、ソース領域およびドレイン領域は、ホウ素（Ｂ）等のｐ型不純物元素をイオン注入することによって形成される。
【０１９３】
また、上記各実施形態では、半導体素子基板に形成される半導体素子として、薄膜トランジスタを例に説明した。しかし、薄膜トランジスタだけでなく、例えば光センサ等の半導体の電気特性を利用した能動素子であってもよい。
【０１９４】
上記各実施形態では、半導体素子基板として、アクティブマトリクス駆動方式の液晶表示装置のアクティブマトリクス基板を例に説明した。しかし、半導体素子基板は、アクティブマトリクス駆動方式の有機エレクトロルミネッセンス表示装置のアクティブマトリクス基板であってもよい。また、例えばオーディオ機器、通信機器、または家電製品に用いられ、半導体の電気特性を利用した能動素子を有する電気回路を備えた基板であってもよい。
【符号の説明】
【０１９５】
１…液晶表示装置
４…ゲートドライバ（周辺回路）
５…ソースドライバ（周辺回路）
６…表示領域
７…額縁領域
１５…画素回路
２０…絶縁基板
３０，１３０，２３０…加熱促進層
３１…モリブデン膜（高融点金属膜）
４０…ベースコート膜（絶縁膜）
５０，５１，１５０，２５０…半導体層
５２，１５２，２５２…結晶異方性を有する結晶性半導体層（第１の結晶性半導体層）
５３，１５３，２５３…結晶異方性を有しない結晶性半導体層（第２の結晶性半導体層）
５４…結晶異方性を有する結晶性半導体膜（第１の結晶性半導体膜）
５５…結晶異方性を有しない結晶性半導体膜（第２の結晶性半導体膜）
５６…非晶質シリコン膜（非晶質半導体膜）
６０…ゲート絶縁膜
６５…絶縁膜
７０…ゲート電極
７５…コンタクトホール
９０ｓ，９０ｄ…引き出し電極
１００，２００，３００…アクティブマトリクス基板
１１０…周辺回路ＴＦＴ（第１の薄膜トランジスタ）
１１１…画素ＴＦＴ（第２の薄膜トランジスタ）
２１０…ダブルゲート周辺回路ＴＦＴ（第１の薄膜トランジスタ）
３１０…ボトムゲート周辺回路ＴＦＴ（第１の薄膜トランジスタ）
【図１】
2013105754.tif 000003
【図２】
2013105754.tif 000004
【図３】
2013105754.tif 000005
【図４】
2013105754.tif 000006
【図５】
2013105754.tif 000007
【図６】
2013105754.tif 000008
【図７】
2013105754.tif 000009
【図８】
2013105754.tif 000010
【図９】
2013105754.tif 000011
【図１０】
2013105754.tif 000012
【図１１】
2013105754.tif 000013
【図１２】
2013105754.tif 000014
【図１３】
2013105754.tif 000015
【図１４】
2013105754.tif 000016
【図１５】
2013105754.tif 000017
【図１６】
2013105754.tif 000018
【図１７】
2013105754.tif 000019
【図１８】
2013105754.tif 000020
【図１９】
2013105754.tif 000021
【図２０】
2013105754.tif 000022
【図２１】
2013105754.tif 000023
【図２２】
2013105754.tif 000024