(57)【要約】【課題】Ｖｔｈ補正をより高速で走査させることの可能な表示装置およびその駆動方法、ならびに、上記の表示装置を備えた電子機器を提供する。【解決手段】表示装置は、発光素子および画素回路を画素ごとに有する表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えている。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。駆動部は、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づけるＶｔｈ補正を全画素行に対して行ったのち、映像信号に応じた信号電圧の書込を全画素行の駆動トランジスタのゲートに対して行うようになっている。【選択図】図４
2013122481.tif 000002
【特許請求の範囲】
【請求項１】
発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づけるＶｔｈ補正を全画素行に対して行ったのち、映像信号に応じた信号電圧の書込を全画素行の駆動トランジスタのゲートに対して行う
表示装置。
【請求項２】
前記駆動部は、１水平期間よりも短い間隔で前記Ｖｔｈ補正の走査を行う
請求項１に記載の表示装置。
【請求項３】
前記駆動部は、１水平期間よりも長い期間に渡って各画素行に対する前記Ｖｔｈ補正を行う
請求項１に記載の表示装置。
【請求項４】
前記表示部は、前記駆動トランジスタのゲートに接続された信号線を有し、
前記駆動部は、前記Ｖｔｈ補正を行っている期間には前記映像信号とは無関係の一定電圧を前記信号線に出力し続け、前記書込を行っている期間には前記信号電圧を前記信号線に出力し続ける
請求項１に記載の表示装置。
【請求項５】
前記駆動部は、ｎフレーム目に前記発光素子が発光する期間と、ｎ＋１フレーム目に前記発光素子が発光する期間とが互いに重複しないように、前記補正および前記書込を行う
請求項１に記載の表示装置。
【請求項６】
表示装置を備え、
前記表示装置は、
発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を有し、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づけるＶｔｈ補正を全画素行に対して行ったのち、映像信号に応じた信号電圧の書込を全画素行の駆動トランジスタのゲートに対して行う
電子機器。
【請求項７】
発光素子および画素回路を画素ごとに備え、かつ前記画素回路が、発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有する表示装置において、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づけるＶｔｈ補正を全画素行に対して行ったのち、映像信号に応じた信号電圧の書込を全画素行の駆動トランジスタのゲートに対して行う
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、例えば有機ＥＬ(Electro Luminescence)素子などの発光素子を画素ごとに備えた表示装置およびその駆動方法に関する。また、本技術は、上記表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子、例えば有機ＥＬ素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。特に、駆動方式としてアクティブマトリクス方式を用いた場合には、各画素をホールド点灯させることができ、低消費電力化することもできる。そのため、有機ＥＬ表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。
【０００３】
ところで、一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）する。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、有機ＥＬ素子と、有機ＥＬ素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間電圧も変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機ＥＬ素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。
【０００４】
また、駆動トランジスタの閾値電圧（Ｖｔｈ）や移動度（μ）が経時的に変化したり、製造プロセスのばらつきによってＶｔｈやμが画素回路ごとに異なったりする場合がある。駆動トランジスタのＶｔｈやμが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。
【０００５】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、駆動トランジスタのＶｔｈやμが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子のＩ−Ｖ特性の変動に対する補償機能および駆動トランジスタのＶｔｈやμの変動に対する補正機能を組み込んだ表示装置が開発されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−０８３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図１３は、従来の駆動タイミングの一例を表したものである。図１３において、ＷＳＬｎはｎライン目の走査線であり、ＷＳＬｎ＋１はｎ＋１ライン目の走査線であり、ＷＳＬｎ＋２はｎ＋２ライン目の走査線である。また、ＤＳＬｎはｎライン目の電源線であり、ＤＳＬｎ＋１はｎ＋１ライン目の電源線であり、ＤＳＬｎ＋２はｎ＋２ライン目の電源線である。また、ＤＴＬは、ある画素列に対応する信号線である。また、１Ｈは、１水平期間である。
【０００８】
通常、Ｖｔｈ補正およびμ補正は、同時に走査される。そのため、Ｖｔｈ補正は、複数水平期間に渡って連続して行うことができず、例えば、図１３に示したように、１水平期間ごとに分割して行うことが必要となる。従って、Ｖｔｈ補正を高速で走査させることは難しい。
【０００９】
本技術はかかる問題点に鑑みてなされたものであり、その目的は、Ｖｔｈ補正をより高速で走査させることの可能な表示装置およびその駆動方法、ならびに上記表示装置を備えた電子機器を提供することにある。
【課題を解決するための手段】
【００１０】
本技術の表示装置は、発光素子および画素回路を画素ごとに有する表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えている。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。駆動部は、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づけるＶｔｈ補正を全画素行に対して行ったのち、映像信号に応じた信号電圧の書込を全画素行の駆動トランジスタのゲートに対して行うようになっている。本技術の電子機器は、上記の表示装置を備えている。
【００１１】
本技術の表示装置の駆動方法は、発光素子および画素回路を画素ごとに備えた表示装置の駆動方法である。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。本技術の表示装置の駆動方法は、そのような構成の表示装置において、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づけるＶｔｈ補正を全画素行に対して行ったのち、映像信号に応じた信号電圧の書込を全画素行の駆動トランジスタのゲートに対して行う工程を含んでいる。
【００１２】
本技術の表示装置およびその駆動方法ならびに電子機器では、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づけるＶｔｈ補正が全画素行に対して行われたのち、映像信号に応じた信号電圧の書込が全画素行の駆動トランジスタのゲートに対して行われる。これにより、Ｖｔｈ補正を１水平期間ごとに分割して行う必要がない。
【発明の効果】
【００１３】
本技術の表示装置およびその駆動方法ならびに電子機器によれば、Ｖｔｈ補正を１水平期間ごとに分割して行う必要がないようにしたので、Ｖｔｈ補正を１水平期間ごとに分割していたときよりもＶｔｈ補正をより高速で走査させることができる。
【図面の簡単な説明】
【００１４】
【図１】本技術による一実施の形態に係る表示装置の概略構成図である。
【図２】図１の画素の回路構成の一例を表す図である。
【図３】図１の表示装置の動作の一例について説明するための波形図である。
【図４】図１の表示装置におけるＶｔｈ補正と信号書込み・μ補正の走査の一例について説明するための波形図である。
【図５】図１の表示装置におけるＶｔｈ補正と信号書込み・μ補正の走査の他の例について説明するための波形図である。
【図６】図５の走査を発光・消光で表現した図である。
【図７】上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図８】上記各実施の形態の発光装置の適用例１の外観を表す斜視図である。
【図９】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１０】適用例３の外観を表す斜視図である。
【図１１】適用例４の外観を表す斜視図である。
【図１２】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図１３】従来の表示装置におけるＶｔｈ補正と信号書込み・μ補正の走査の一例について説明するための波形図である。
【図１４】図１３の走査を発光・消光で表現した図である。
【発明を実施するための形態】
【００１５】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
２．モジュールおよび適用例
【００１６】
＜１．実施の形態＞
[構成]
図１は、本技術の一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０と、外部から入力された映像信号２０Ａに基づいて表示パネル１０を駆動する駆動回路２０とを備えている。駆動回路２０は、例えば、タイミング生成回路２１、映像信号処理回路２２、信号線駆動回路２３、走査線駆動回路２４、および電源線駆動回路２５を有している。
【００１７】
（表示パネル１０）
表示パネル１０は、複数の画素１１が表示パネル１０の表示領域１０Ａ全面に渡って２次元配置されたものである。表示パネル１０は、駆動回路２０によって各画素１１がアクティブマトリクス駆動されることにより、外部から入力された映像信号２０Ａに基づく画像を表示するものである。図２は、画素１１の回路構成の一例を表したものである。画素１１は、例えば、画素回路１２と、有機ＥＬ素子１３とを有している。有機ＥＬ素子１３は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成を有している。
【００１８】
画素回路１２は、例えば、駆動トランジスタＴｒ１、書込トランジスタＴｒ２および保持容量Ｃｓによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。書込トランジスタＴｒ２は、駆動トランジスタＴｒ１のゲートに、映像信号に対応した信号電圧の印加を制御するものである。具体的には、書込トランジスタＴｒ２は、後述の信号線ＤＴＬの電圧をサンプリングするとともに駆動トランジスタＴｒ１のゲートに書き込むものである。駆動トランジスタＴｒ１は、有機ＥＬ素子１３を駆動するものである。具体的には、駆動トランジスタＴｒ１は、書込トランジスタＴｒ２によって書き込まれた電圧の大きさに応じて有機ＥＬ素子１３に流れる電流を制御するものである。保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に所定の電圧を保持するものである。なお、画素回路１２は、上述の２Ｔｒ１Ｃの回路構成とは異なる回路構成となっていてもよい。
【００１９】
駆動トランジスタＴｒ１および書込トランジスタＴｒ２は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（トップゲート型）であってもよい。また、駆動トランジスタＴｒ１および書込トランジスタＴｒ２は、ｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。
【００２０】
表示パネル１０は、行方向に延在する複数の走査線ＷＳＬと、列方向に延在する複数の信号線ＤＴＬと、行方向に延在する複数の電源線ＤＳＬとを有している。各信号線ＤＴＬと各走査線ＷＳＬとの交差点近傍には、画素１１が設けられている。各信号線ＤＴＬは、後述の信号線駆動回路２３の出力端（図示せず）と、書込トランジスタＴｒ２のソースまたはドレインとに接続されている。各走査線ＷＳＬは、後述の走査線駆動回路２４の出力端（図示せず）と、書込トランジスタＴｒ２のゲートに接続されている。各電源線ＤＳＬは、固定の電圧を出力する電源の出力端（図示せず）と、駆動トランジスタＴｒ１のソースまたはドレインに接続されている。
【００２１】
書込トランジスタＴｒ２のゲートは、走査線ＷＳＬに接続されている。書込トランジスタＴｒ２のソースまたはドレインが信号線ＤＴＬに接続され、書込トランジスタＴｒ２のソースおよびドレインのうち信号線ＤＴＬに未接続の端子が駆動トランジスタＴｒ１のゲートに接続されている。駆動トランジスタＴｒ１のソースまたはドレインが電源線ＤＳＬに接続され、駆動トランジスタＴｒ１のソースおよびドレインのうち電源線ＤＳＬに未接続の端子が有機ＥＬ素子１３のアノードに接続されている。保持容量Ｃｓの一端が駆動トランジスタＴｒ１のゲートに接続され、保持容量Ｃｓの他端が駆動トランジスタＴｒ１のソース（図２では有機ＥＬ素子１３側の端子）に接続されている。つまり、保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に挿入されている。なお、有機ＥＬ素子１３は、素子容量Ｃｏｌｅｄを有している。
【００２２】
表示パネル１０は、さらに、図２に示したように、有機ＥＬ素子１３のカソードに接続されたカソード線ＣＴＬを有している。カソード線ＣＴＬは、基準電位（例えばグラウンド電位）となっている外部回路（図示せず）と電気的に接続されるものである。カソード線ＣＴＬは、例えば、表示領域１０Ａ全体に渡って形成されたシート状の電極である。なお、カソード線ＣＴＬは、画素行または画素列に対応して短冊状に形成された帯状の電極であってもよい。表示パネル１０は、さらに、例えば、表示領域１０Ａの周縁に、映像を表示しないフレーム領域１０Ｂを有している。フレーム領域１０Ｂは、例えば、遮光部材によって覆われている。
【００２３】
（駆動回路２０）
次に、駆動回路２０について説明する。駆動回路２０は、上述したように、例えば、タイミング生成回路２１、映像信号処理回路２２、信号線駆動回路２３、走査線駆動回路２４および電源線駆動回路２５を有している。タイミング生成回路２１は、駆動回路２０内の各回路が連動して動作するように制御するものである。タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、上述した各回路に対して制御信号２１Ａを出力するようになっている。
【００２４】
映像信号処理回路２２は、例えば、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行い、それにより得られた映像信号２２Ａを信号線駆動回路２３に出力するものである。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【００２５】
信号線駆動回路２３は、例えば、制御信号２１Ａの入力に応じて（同期して）、映像信号処理回路２２から入力された映像信号２２Ａに対応するアナログの信号電圧を、各信号線ＤＴＬに印加するものである。信号線駆動回路２３は、例えば、２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を出力可能となっている。具体的には、信号線駆動回路２３は、信号線ＤＴＬを介して、走査線駆動回路２４により選択された画素１１へ２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を供給するようになっている。ここで、Ｖｓｉｇは、映像信号２０Ａに対応する電圧値となっている。Ｖｏｆｓは、映像信号２０Ａとは無関係の一定電圧である。Ｖｓｉｇの最小電圧はＶｏｆｓよりも低い電圧値となっており、Ｖｓｉｇの最大電圧はＶｏｆｓよりも高い電圧値となっている。
【００２６】
走査線駆動回路２４は、例えば、制御信号２１Ａの入力に応じて（同期して）、複数の走査線ＷＳＬを所定の単位ごとに順次選択するものである。走査線駆動回路２４は、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、走査線駆動回路２４は、走査線ＷＳＬを介して、駆動対象の画素１１へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給し、書込トランジスタＴｒ２のオンオフ制御を行うようになっている。
【００２７】
ここで、Ｖｏｎは、書込トランジスタＴｒ２のオン電圧以上の値となっている。Ｖｏｎは、後述の「Ｖｔｈ補正準備期間の一部」や「Ｖｔｈ補正期間」、「書込・μ補正期間」などに走査線駆動回路２４から出力される書込パルスの波高値である。Ｖｏｆｆは、書込トランジスタＴｒ２のオン電圧よりも低い値となっており、かつ、Ｖｏｎよりも低い値となっている。Ｖｏｆｆは、後述の「Ｖｔｈ補正準備期間の一部」や、「発光期間」などに走査線駆動回路２４から出力される書込パルスの波高値である。
【００２８】
電源線駆動回路２５は、例えば、制御信号２１Ａの入力に応じて（同期して）、複数の電源線ＤＳＬを所定の単位ごとに順次選択するものである。電源線駆動回路２５は、例えば、２種類の電圧（Ｖｃｃ、Ｖｓｓ）を出力可能となっている。具体的には、電源線駆動回路２５は、電源線ＤＳＬを介して、走査線駆動回路２４により選択された画素１１へ２種類の電圧（Ｖｃｃ、Ｖｓｓ）を供給するようになっている。ここで、Ｖｓｓは、有機ＥＬ素子１３の閾値電圧Ｖｅｌと、有機ＥＬ素子１３のカソード電圧Ｖｃａｔｈとを足し合わせた電圧（Ｖｅｌ＋Ｖｃａｔｈ）よりも低い電圧値である。Ｖｃｃは、電圧（Ｖｅｌ＋Ｖｃａｔｈ）以上の電圧値である。
【００２９】
[動作]
次に、本実施の形態の表示装置１の動作（消光から発光までの動作）について説明する。本実施の形態では、有機ＥＬ素子１３のＩ−Ｖ特性が経時変化したり、駆動トランジスタＴｒ１の閾値電圧や移動度が経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子１３の発光輝度を一定に保つようにするために、有機ＥＬ素子１３のＩ−Ｖ特性の変動に対する補償動作および駆動トランジスタＴｒ１の閾値電圧や移動度の変動に対する補正動作を組み込んでいる。
【００３０】
図３は、表示装置１における各種波形の一例を表したものである。図３には、走査線ＷＳＬ、電源線ＤＳＬおよび信号線ＤＴＬにおいて、時々刻々と２値の電圧変化が生じている様子が示されている。さらに、図３には、走査線ＷＳＬ、電源線ＤＳＬおよび信号線ＤＴＬの電圧変化に応じて、駆動トランジスタＴｒ１のゲート電圧Ｖｇおよびソース電圧Ｖｓが時々刻々と変化している様子が示されている。
【００３１】
（Ｖｔｈ補正準備期間）
まず、駆動回路２０は、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ１の閾値電圧に近づけるＶｔｈ補正の準備を行う。具体的には、走査線ＷＳＬの電圧がＶｏｆｆとなっており、信号線ＤＴＬの電圧がＶｏｆｓとなっており、電源線ＤＳＬの電圧がＶｃｃとなっている時（つまり有機ＥＬ素子１３が発光している時）に、電源線駆動回路２５は、制御信号２１Ａに応じて電源線ＤＳＬの電圧をＶｃｃからＶｓｓに下げる（Ｔ１）。すると、ソース電圧ＶｓがＶｓｓまで下がり、有機ＥＬ素子１３が消光する。このとき、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも下がる。
【００３２】
次に、電源線ＤＳＬの電圧がＶｓｓとなっており、かつ信号線ＤＴＬの電圧がＶｏｆｓとなっている間に、走査線駆動回路２４は、制御信号２１Ａに応じて走査線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げる（Ｔ２）。すると、ゲート電圧ＶｇがＶｏｆｓまで下がる。このとき、ゲート電圧Ｖｇとソース電圧Ｖｓとの電位差Ｖｇｓが駆動トランジスタＴｒ２の閾値電圧よりも小さくなっていてもよいし、それと等しいか、またはそれよりも大きくなっていてもよい。
【００３３】
（Ｖｔｈ補正期間）
次に、駆動回路２０は、Ｖｔｈの補正を行う。具体的には、信号線ＤＴＬの電圧がＶｏｆｓとなっており、かつ、走査線ＷＳＬの電圧がＶｏｎとなっている間に、電源線駆動回路２５は、制御信号２１Ａに応じて電源線ＤＳＬの電圧をＶｓｓからＶｃｃに上げる（Ｔ３）。すると、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。このとき、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低い場合（Ｖｔｈ補正がまだ完了していない場合）には、駆動トランジスタＴｒ１がカットオフするまで（電位差ＶｇｓがＶｔｈになるまで）、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れる。これにより、ゲート電圧ＶｇがＶｏｆｓとなり、ソース電圧Ｖｓが上昇し、その結果、保持容量ＣｓがＶｔｈに充電され、電位差ＶｇｓがＶｔｈとなる。
【００３４】
その後、信号線駆動回路２３は、制御信号２１Ａに応じて信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、走査線駆動回路２４が制御信号２１Ａに応じて走査線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ４）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなるので、電位差Ｖｇｓを信号線ＤＴＬの電圧の大きさに拘わらずＶｔｈのままで維持することができる。このように、電位差ＶｇｓをＶｔｈに設定することにより、駆動トランジスタＴｒ１の閾値電圧Ｖｔｈが画素回路１２ごとにばらついた場合であっても、有機ＥＬ素子１３の発光輝度がばらつくのをなくすることができる。
【００３５】
（Ｖｔｈ補正休止期間）
その後、Ｖｔｈ補正の休止期間中に、信号線駆動回路２３は、信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える。
【００３６】
（信号書込・μ補正期間）
Ｖｔｈ補正休止期間が終了した後（つまりＶｔｈ補正が完了した後）、駆動回路２０は、映像信号２０Ａに応じた信号電圧の書き込みと、μ補正を行う。具体的には、信号線ＤＴＬの電圧がＶｓｉｇとなっており、かつ電源線ＤＳＬの電圧がＶｃｃとなっている間に、走査線駆動回路２４は、制御信号２１Ａに応じて走査線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（Ｔ５）、駆動トランジスタＴｒ１のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ１のゲート電圧Ｖｇが信号線ＤＴＬの電圧Ｖｓｉｇとなる。このとき、有機ＥＬ素子１３のアノード電圧はこの段階ではまだ有機ＥＬ素子１３の閾値電圧Ｖｅｌよりも小さく、有機ＥＬ素子１３はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１３の素子容量Ｃｏｌｅｄに流れ、素子容量Ｃｏｌｅｄが充電されるので、ソース電圧ＶｓがΔＶｓだけ上昇し、やがて電位差ＶｇｓがＶｓｉｇ＋Ｖｔｈ−ΔＶｓとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴｒ１の移動度μが大きい程、ΔＶｓも大きくなるので、電位差Ｖｇｓを発光前にΔＶだけ小さくすることにより、画素１１ごとの移動度μのばらつきを取り除くことができる。
【００３７】
（発光）
最後に、走査線駆動回路２４は、制御信号２１Ａに応じて走査線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ６）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなり、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１３に閾値電圧Ｖｅｌ以上の電圧が印加され、有機ＥＬ素子１３が所望の輝度で発光する。
【００３８】
次に、図４、図５を参照しつつ、本実施の形態の表示装置１におけるＶｔｈ補正と信号書込み・μ補正の走査の一例について説明する。なお、図４は、ある連続した３つの画素行（ｎ画素行、ｎ＋１画素行、ｎ＋２画素行）におけるＶｔｈ補正と信号書込み・μ補正の走査の一例を表したものである。図５は、１画素行、Ｎ−１画素行（Ｎ：最下行の行番号）およびＮ画素におけるＶｔｈ補正と信号書込み・μ補正の走査の一例を表したものである。
【００３９】
駆動回路２０は、Ｖｔｈ補正を１画素行ずつ順次、行うとともに、全画素行に対して行ったのち、映像信号２０Ａに応じた信号電圧（Ｖｓｉｇ）の書込を（さらに同時にμ補正も）１画素行ずつ順次、行うとともに、全画素行の駆動トランジスタＴｒ１のゲートに対して行う。このとき、駆動回路２０は、１水平期間（１Ｈ）よりも短い間隔（図４、図５では（１／２）Ｈ）でＶｔｈ補正の走査を行う。さらに、駆動回路２０は、１水平期間よりも長い期間（図４、図５では２Ｈ程度）に渡って各画素行に対するＶｔｈ補正を行う。つまり、駆動回路２０は、Ｖｔｈ補正を１水平期間ごとに分割して行っていない。
【００４０】
また、駆動回路２０は、Ｖｔｈ補正を行っている期間には映像信号２０Ａとは無関係の一定電圧（Ｖｏｆｓ）を信号線ＤＴＬに出力し続け、映像信号２０Ａに応じた信号電圧の書込を（さらに同時にμ補正も）行っている期間には信号電圧（Ｖｓｉｇ）を信号線ＤＴＬに出力し続ける。つまり、駆動回路２０は、１水平期間内で、電圧Ｖｏｆｓと、電圧Ｖｓｉｇとを信号線ＤＴＬに交互に印加しておらず、電圧Ｖｏｆｓまたは電圧Ｖｓｉｇのいずれか一方の電圧だけを１水平期間内に信号線ＤＴＬに出力し続ける。
【００４１】
なお、図５（Ａ），（Ｂ），（Ｅ），（Ｆ），（Ｇ）に示したように、駆動回路２０は、最下行であるＮ行目の画素行に対するＶｔｈ補正を完了した次の（１／２）Ｈ期間において、最上行である１行目の画素行に対して信号電圧の書込を（さらに同時にμ補正も）行うようにしてもよい。また、図示しないが、駆動回路２０は、最下行であるＮ行目の画素行に対するＶｔｈ補正を完了した後の任意の（１／２）Ｈ期間において、最上行である１行目の画素行に対して信号電圧の書込を（さらに同時にμ補正も）行うようにしてもよい。
【００４２】
図６は、図５の走査を発光・消光で表現したものである。なお、図６中の「黒挿入」とは、Ｖｔｈ補正の実行後、信号書込・μ補正の開始前の間の期間を指している。駆動回路２０は、Ｖｔｈ補正を全画素行に対して行ったのち、信号電圧（Ｖｓｉｇ）の書込を（さらに同時にμ補正も）全画素行の駆動トランジスタＴｒ１のゲートに対して行った場合、発光期間と消光期間は、図６に示したようになっている。つまり、駆動回路２０は、ｎフレーム目に画素１１（もしくは有機ＥＬ素子１３）が発光する期間と、ｎ＋１フレーム目に画素１１（もしくは有機ＥＬ素子１３）が発光する期間とが互いに重複しないように、Ｖｔｈ補正および信号書込・μ補正を行うようになっている。これにより、表示領域１０Ａ全体が黒表示となる期間が存在するようになる。従って、例えば、シャッタ眼鏡を用いた３Ｄ表示において、駆動回路２０が、表示領域１０Ａ全体が黒表示となる期間が存在するようにＶｔｈ補正および信号書込・μ補正を行うことにより、クロストークの発生をなくすことができる。
【００４３】
本実施の形態の表示装置１では、上記のようにして、各画素１１において画素回路１２がオンオフ制御され、各画素１１の有機ＥＬ素子１３に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。その結果、表示領域１０Ａにおいて画像が表示される。
【００４４】
[効果] 
次に、本実施の形態の表示装置１における効果について説明する。
【００４５】
図１３は、従来の駆動タイミングの一例を表したものである。図１４は、図１３の走査を発光・消光で表現したものである。通常、Ｖｔｈ補正およびμ補正は、同時に走査される。そのため、Ｖｔｈ補正は、複数水平期間に渡って連続して行うことができず、例えば、図１３に示したように、１水平期間ごとに分割して行うことが必要となる。従って、Ｖｔｈ補正を高速で走査させることは難しい。また、Ｖｔｈ補正を１水平期間ごとに分割している関係で、１水平期間内に、Ｖｔｈ補正期間と、信号書込・μ補正期間が混在することになる。その結果、図１３（Ｇ）に示したように、１水平期間内で、Ｖｔｈ補正に用いる電圧Ｖｏｆｓと、信号書込・μ補正に用いる電圧Ｖｓｉｇとが信号線ＤＴＬに交互に印加されることになる。従って、消費電力が大きくなる。また、図１４に示したように、ｎフレーム目の発光が終了する前にｎ＋１フレーム目の発光が始まるので、３Ｄ表示時にクロストークが発生してしまう。
【００４６】
一方、本実施の形態では、Ｖｔｈ補正が全画素行に対して行われたのち、信号書込・μ補正が全画素行の駆動トランジスタＴｒ１のゲートに対して行われる。これにより、Ｖｔｈ補正を１水平期間ごとに分割して行う必要がないので、Ｖｔｈ補正を１水平期間ごとに分割していたときよりもＶｔｈ補正をより高速で走査させることができる。このとき、特に、１水平期間よりも長い期間に渡って各画素行に対するＶｔｈ補正が行われる場合には、Ｖｔｈ補正を確実に完了させた上で、Ｖｔｈ補正をより高速で走査させることができる。
【００４７】
また、Ｖｔｈ補正を１水平期間ごとに分割する必要がないことから、１水平期間内では、Ｖｔｈ補正または信号書込・μ補正のいずれか一方を行えばよくなる。そのため、１水平期間内では、電圧Ｖｏｆｓまたは電圧Ｖｓｉｇのいずれか一方の電圧だけを信号線ＤＴＬに出力し続ければよくなるので、低消費電力を実現することができる。また、ｎフレーム目に画素１１（もしくは有機ＥＬ素子１３）が発光する期間と、ｎ＋１フレーム目に画素１１（もしくは有機ＥＬ素子１３）が発光する期間とが互いに重複することがないように、Ｖｔｈ補正および信号書込・μ補正を行うことができるので、そのようにした場合には、３Ｄ表示時にクロストークが発生するのを防止することができる。
【００４８】
＜２．モジュールおよび適用例＞
以下、上記実施の形態で説明した表示装置１の適用例について説明する。上記実施の形態の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００４９】
（モジュール）
上記実施の形態の表示装置１は、例えば、図７に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板２の一辺に、表示部１０を封止する部材（図示せず）から露出した領域２１０を設け、この露出した領域２１０に、タイミング制御回路２１、映像信号処理回路２２、信号線駆動回路２３、走査線駆動回路２４および電源線駆動回路２５の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００５０】
（適用例１）
図８は、上記実施の形態の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態に係る表示装置１により構成されている。
【００５１】
（適用例２）
図９は、上記実施の形態の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態に係る表示装置１により構成されている。
【００５２】
（適用例３）
図１０は、上記実施の形態の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態に係る表示装置１により構成されている。
【００５３】
（適用例４）
図１１は、上記実施の形態の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態に係る表示装置１により構成されている。
【００５４】
（適用例５）
図１２は、上記実施の形態の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態に係る表示装置１により構成されている。
【００５５】
以上、実施の形態および適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００５６】
例えば、上記実施の形態等では、アクティブマトリクス駆動のための画素回路１２の構成は、上記各実施の形態で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよい。その場合、画素回路１２の変更に応じて、上述した信号線駆動回路２３や、走査線駆動回路２４、電源線駆動回路２５などの他に、必要な駆動回路を追加してもよい。
【００５７】
また、例えば、本技術は以下のような構成を取ることができる。
（１）
発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づけるＶｔｈ補正を全画素行に対して行ったのち、映像信号に応じた信号電圧の書込を全画素行の駆動トランジスタのゲートに対して行う
表示装置。
（２）
前記駆動部は、１水平期間よりも短い間隔で前記Ｖｔｈ補正の走査を行う
（１）に記載の表示装置。
（３）
前記駆動部は、１水平期間よりも長い期間に渡って各画素行に対する前記Ｖｔｈ補正を行う
（１）または（２）に記載の表示装置。
（４）
前記表示部は、前記駆動トランジスタのゲートに接続された信号線を有し、
前記駆動部は、前記Ｖｔｈ補正を行っている期間には前記映像信号とは無関係の一定電圧を前記信号線に出力し続け、前記書込を行っている期間には前記信号電圧を前記信号線に出力し続ける
（１）ないし（３）のいずれか１つに記載の表示装置。
（５）
前記駆動部は、ｎフレーム目に前記発光素子が発光する期間と、ｎ＋１フレーム目に前記発光素子が発光する期間とが互いに重複しないように、前記補正および前記書込を行う
（１）ないし（４）のいずれか１つに記載の表示装置。
（６）
表示装置を備え、
前記表示装置は、
発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を有し、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づけるＶｔｈ補正を全画素行に対して行ったのち、映像信号に応じた信号電圧の書込を全画素行の駆動トランジスタのゲートに対して行う
電子機器。
（７）
発光素子および画素回路を画素ごとに備え、かつ前記画素回路が、発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有する表示装置において、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づけるＶｔｈ補正を全画素行に対して行ったのち、映像信号に応じた信号電圧の書込を全画素行の駆動トランジスタのゲートに対して行う
表示装置の駆動方法。
【符号の説明】
【００５８】
１…表示装置、１０…表示パネル、１０Ａ…表示領域、１０Ｂ…フレーム領域、１１…画素、１２…画素回路、１３…有機ＥＬ素子、２０…駆動回路、２０Ａ，２２Ａ…映像信号、２０Ｂ…同期信号、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…信号線駆動回路、２４…走査線駆動回路、２５…電源線駆動回路、２１０…領域、２２０…ＦＰＣ、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ｃｏｌｅｄ…素子容量、Ｃｓ…保持容量、ＣＴＬ…カソード線、ＤＴＬ…信号線、ＤＳＬ…電源線、Ｉｄｓ…電流、Ｔｒ１…駆動トランジスタ、Ｔｒ２…書込トランジスタ、Ｖｃｃ，Ｖｏｆｓ，Ｖｏｎ、Ｖｓｓ…電圧、Ｖｇ…ゲート電圧、Ｖｇｓ…ゲート−ソース間電圧、Ｖｏｌｅｄ…有機ＥＬ素子の電圧、Ｖｓ…ソース電圧、Ｖｓｉｇ…信号電圧、Ｖｔｈ…閾値電圧、ＷＳＬ…走査線。
【図１】
2013122481.tif 000003
【図２】
2013122481.tif 000004
【図３】
2013122481.tif 000005
【図４】
2013122481.tif 000006
【図５】
2013122481.tif 000007
【図６】
2013122481.tif 000008
【図７】
2013122481.tif 000009
【図８】
2013122481.tif 000010
【図９】
2013122481.tif 000011
【図１０】
2013122481.tif 000012
【図１１】
2013122481.tif 000013
【図１２】
2013122481.tif 000014
【図１３】
2013122481.tif 000015
【図１４】
2013122481.tif 000016