(57)【要約】【課題】  過電流検出による保護と、温度検出による保護とを、好適に行うことが可能な半導体装置を提供する。【解決手段】  半導体基板を有する半導体装置であって、半導体基板が、メイン素子領域と、メイン素子領域よりも小さい電流が流れるサブ素子領域を有しており、サブ素子領域が、半導体基板を平面視したときに半導体基板の中心と重なる位置に形成されており、半導体基板上であって、半導体基板を平面視したときにサブ素子領域と重なる位置に、温度検出素子が形成されている。【選択図】図２
2013105932.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を有する半導体装置であって、
半導体基板が、メイン素子領域と、メイン素子領域よりも小さい電流が流れるサブ素子領域を有しており、
サブ素子領域が、半導体基板を平面視したときに半導体基板の中心と重なる位置に形成されており、
半導体基板上であって、半導体基板を平面視したときにサブ素子領域と重なる位置に、温度検出素子が形成されている、
半導体装置。
【請求項２】
メイン素子領域内の半導体基板上に、第１上部電極が形成されており、
メイン素子領域内に、
第１導電型であり、第１上部電極と導通している第１領域と、
第２導電型であり、第１領域に接している第２領域と、
第１導電型であり、第２領域に接しており、第２領域によって第１領域から分離されている第３領域と、
第１領域と第３領域を分離している範囲の第２領域に対して絶縁膜を介して対向している第１ゲート電極、
が形成されており、
サブ素子領域内の半導体基上に、第１上部電極から分離されている第２上部電極が形成されており、
サブ素子領域内に、
第１導電型であり、第２上部電極と導通している第４領域と、
第２導電型であり、第４領域に接している第５領域と、
第１導電型であり、第５領域に接しており、第５領域によって第４領域から分離されている第６領域と、
第４領域と第６領域を分離している範囲の第５領域に対して絶縁膜を介して対向している第２ゲート電極、
が形成されている、
請求項１に記載の半導体装置。
【請求項３】
半導体基板を平面視したときに第４領域と重なる位置に、温度検出素子が形成されている請求項２に記載の半導体装置。
【請求項４】
第４領域が半導体基板の上面に露出している範囲の一部に、第４領域を第２上部電極に接続しているコンタクトが形成されており、
第４領域が半導体基板の上面に露出している範囲のうちのコンタクト以外の部分に、層間絶縁膜が形成されており、
温度検出素子が、層間絶縁膜上に形成されている請求項３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メイン素子領域と、メイン素子領域よりも小さい電流が流れるサブ素子領域を有する半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、メイン素子領域（主エミッタ）とサブ素子領域（付属エミッタ）を有する半導体装置が開示されている。サブ素子領域には、メイン素子領域よりも小さい電流が流れる。この半導体装置では、サブ素子領域を流れる電流が所定値を超えた時に、半導体装置全体の通電を停止する。これにより、メイン素子領域に過電流が流れることを抑制する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−２０４１８０号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置に電流を流すと、半導体基板が発熱する。半導体基板の中央部は熱が逃げ難いので、通電時には半導体基板の中央部が最も高温となる。このため、半導体基板の中央部では、半導体基板の外周部よりも電気抵抗が高くなる。特許文献１の技術では、サブ素子領域が半導体基板の外周部に形成されている。半導体基板の外周部は中央部より低温になるため電気抵抗が低くなる。このため、サブ素子領域はメイン素子領域よりも電流が流れ易くなる。したがって、メイン素子領域の過電流時の電流を予測することが困難であり、半導体装置を過電流に対して適切に保護することが困難であった。
【０００５】
また、上述した過電流ほど大きくはないものの、比較的大きい電流が継続的に半導体装置に流れると、半導体基板が過度に温度上昇する。このような半導体基板の過熱を防止するために、温度検出素子を有する半導体装置が存在する。
【０００６】
本明細書では、過電流検出による保護と、温度検出による保護とを、好適に行うことが可能な半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本明細書が開示する半導体装置は、半導体基板を有する。この半導体装置は、半導体基板が、メイン素子領域と、メイン素子領域よりも小さい電流が流れるサブ素子領域を有している。サブ素子領域は、半導体基板を平面視したときに半導体基板の中心と重なる位置に形成されている。半導体基板上であって、半導体基板を平面視したときにサブ素子領域と重なる位置に、温度検出素子が形成されている。
【０００８】
この半導体装置では、サブ素子領域が半導体基板を平面視したときに半導体基板の中心と重なる位置に形成されている。このため、サブ素子領域を流れる電流を検出することによって、半導体基板の中央部の電流を正確に検出することができる。これにより、過電流に対して半導体装置を好適に保護することができる。また、この半導体装置では、温度検出素子が、サブ素子領域と重なる位置に形成されている。このため、温度検出素子によって、半導体基板の中央部の温度を正確に検出することができる。このように、最も温度上昇し易い半導体基板の中央部の温度を検出することで、半導体装置を過熱から好適に保護することができる。
【０００９】
上述した半導体装置は、メイン素子領域内の半導体基板上に、第１上部電極が形成されており、メイン素子領域内に、第１導電型であり、第１上部電極と導通している第１領域と、第２導電型であり、第１領域に接している第２領域と、第１導電型であり、第２領域に接しており、第２領域によって第１領域から分離されている第３領域と、第１領域と第３領域を分離している範囲の第２領域に対して絶縁膜を介して対向している第１ゲート電極が形成されていることが好ましい。また、サブ素子領域内の半導体基上に、第１上部電極から分離されている第２上部電極が形成されており、サブ素子領域内に、第１導電型であり、第２上部電極と導通している第４領域と、第２導電型であり、第４領域に接している第５領域と、第１導電型であり、第５領域に接しており、第５領域によって第４領域から分離されている第６領域と、第４領域と第６領域を分離している範囲の第５領域に対して絶縁膜を介して対向している第２ゲート電極が形成されていることが好ましい。
【００１０】
なお、上記の第１導電型と第２導電型の何れか一方はｎ型を意味し、それらの他方はｐ型を意味する。この構成では、メイン素子領域内に絶縁ゲート型のトランジスタが形成されており、サブ素子領域内に絶縁ゲート型のトランジスタが形成されている。なお、絶縁ゲート型のトランジスタは、ＦＥＴであってもよいし、ＩＧＢＴであってもよい。
【００１１】
上述した半導体装置は、半導体基板を平面視したときに第４領域と重なる位置に、温度検出素子が形成されていることが好ましい。
【００１２】
また、上述した半導体装置は、第４領域が半導体基板の上面に露出している範囲の一部に、第４領域を第２上部電極に接続しているコンタクトが形成されており、第４領域が半導体基板の上面に露出している範囲のうちのコンタクト以外の部分に、層間絶縁膜が形成されており、温度検出素子が、層間絶縁膜上に形成されていることが好ましい。
【図面の簡単な説明】
【００１３】
【図１】半導体基板１２上の電極、絶縁膜の図示を省略した半導体装置１０の上面図。
【図２】半導体基板１２上のエミッタ電極４０と、温度検出素子８０の配置を示す半導体装置１０の上面図。
【図３】図１、２のＩＩＩ−ＩＩＩ線における半導体装置１０の縦断面図。
【図４】図１、２のＩＶ−ＩＶ線における半導体装置１０の縦断面図。
【図５】変形例の半導体装置の図１に対応する上面図。
【発明を実施するための形態】
【００１４】
図１〜４に示す半導体装置１０は、半導体基板１２と、半導体基板１２の表面に形成されている電極、配線、絶縁膜等を備えている。図１は、半導体基板１２の上面を示している。図１に示すように、半導体基板１２の上面には、２つの環状のｐ型領域７０、７２が形成されている。図３に示すように、ｐ型領域７０、７２は、半導体基板１２の上面から比較的深い位置まで広がっている。ｐ型領域７０の内側の領域は、電流検出用の素子が形成されているサブ素子領域２０である。ｐ型領域７２の外側の領域は、主電流を通電するための素子が形成されているメイン素子領域６０である。メイン素子領域６０とサブ素子領域２０は、ｐ型領域７０、７２、及び、これらの間に存在するｎ型領域７４によって区分されている。
【００１５】
図１の点１４は、半導体基板１２を上面側から平面視したときにおける半導体基板１２の中心を示している。図１に示すように、サブ素子領域２０は、半導体基板１２の中心１４と重なるように形成されている。すなわち、中心１４が、サブ素子領域２０に含まれている。
【００１６】
図３に示すように、サブ素子領域２０内の半導体基板１２の上面には、トレンチが形成されている。トレンチの内面は、ゲート絶縁膜５０に覆われている。トレンチ内には、ゲート電極５２が形成されている。以下では、トレンチ内のゲート絶縁膜５０とゲート電極５２をまとめて、トレンチゲート電極５４という。図１に示すように、トレンチゲート電極５４は、Ｘ方向に沿って伸びている。
【００１７】
図３に示すように、サブ素子領域２０内の半導体基板１２には、ｎ型のエミッタ領域２２、ｐ型のボディ領域２４、ｎ型のドリフト領域２６、及び、ｐ型のコレクタ領域２８が形成されている。エミッタ領域２２は、半導体基板１２の上面に露出するとともに、ゲート絶縁膜５０と接する範囲に形成されている。図１に示すように、エミッタ領域２２は、トレンチゲート電極５４に沿って（すなわち、Ｘ方向に沿って）伸びている。図３に示すように、ボディ領域２４は、エミッタ領域２２の側方及び下側に形成されている。ボディ領域２４は、エミッタ領域２２が形成されていない範囲において、半導体基板１２の上面に露出している。ドリフト領域２６は、ボディ領域２４の下側に形成されている。ドリフト領域２６は、ボディ領域２４によって、エミッタ領域２２から分離されている。また、ドリフト領域２６は、ｐ型領域７０、７２の間のｎ型領域７４と繋がっている。コレクタ領域２８は、ドリフト領域２６の下側に形成されており、半導体基板１２の下面に露出している。エミッタ領域２２、ボディ領域２４、ドリフト領域２６、コレクタ領域２８、及び、トレンチゲート電極５４によって、サブ素子領域２０内にＩＧＢＴが形成されている。
【００１８】
また、メイン素子領域６０内の半導体基板１２にも、エミッタ領域６２、ボディ領域６４、ドリフト領域、コレクタ領域、及び、トレンチゲート電極６８が形成されている。これらによって、メイン素子領域６０内にＩＧＢＴが形成されている。なお、図１に示すように、メイン素子領域６０内のトレンチゲート電極６８は、Ｘ方向に沿って伸びており、サブ素子領域２０内のトレンチゲート電極５４と略同じ間隔で形成されている。これによって、サブ素子領域２０とメイン素子領域６０において、同程度のコレクタ−エミッタ間耐圧が得られるようになっている。また、図１に示すように、メイン素子領域６０内のエミッタ領域６２は、Ｙ方向（Ｘ方向に直交する方向）に沿って伸びている（但し、他の実施例においては、メイン素子領域６０内のエミッタ領域６２が、サブ素子領域２０のエミッタ領域２２と同様にして、トレンチゲート電極６８に沿って伸びていてもよい。）。また、メイン素子領域６０内のドリフト領域は、サブ素子領域２０内のドリフト領域２６と繋がっている。また、メイン素子領域６０内のコレクタ領域は、サブ素子領域２０内のコレクタ領域２８と繋がっている。半導体基板１２を上面側から平面視したときにおいて、メイン素子領域６０の面積はサブ素子領域２０の面積よりも大きい。このため、半導体基板１２に形成されているＩＧＢＴがオンした場合には、メイン素子領域６０にはサブ素子領域２０よりも大きい電流が流れる。
【００１９】
図３に示すように、半導体基板１２の下面には、コレクタ電極９０が形成されている。コレクタ電極９０は、サブ素子領域２０内のコレクタ領域２８、及び、メイン素子領域６０内のコレクタ領域と導通している。
【００２０】
図示していないが、メイン素子領域６０内の半導体基板１２上には、エミッタ電極が形成されている。メイン素子領域６０内のエミッタ電極は、メイン素子領域６０内のエミッタ領域６２、ボディ領域６４と導通している。また、このエミッタ電極は、層間絶縁膜によってメイン素子領域６０内のゲート電極から絶縁されている。
【００２１】
サブ素子領域２０内の半導体基板１２上には、サブ素子のエミッタ電極９２と、温度検出素子８０が形成されている。図２は、エミッタ電極９２と、温度検出素子８０の配置を示している。なお、図の見易さを考慮して、図２では、エミッタ電極９２が破線で示されている。
【００２２】
図２に示すように、温度検出素子８０は、ｐ型ポリシリコン層８２と、ｎ型ポリシリコン層８４によって構成されている。ｐ型ポリシリコン層８２は、Ｙ方向に伸びる２つの部分８２ａ、８２ｂと、これらの部分８２ａ、８２ｂを接続する部分８２ｃを備えている。ｐ型ポリシリコン層８２は、配線８２ｄによって図示しない電極パッドに接続されている。ｎ型ポリシリコン層８４は、Ｙ方向に伸びる２つの部分８４ａ、８４ｂと、これらの部分８４ａ、８４ｂを接続する部分８４ｃを備えている。部分８２ａの先端が部分８４ａの先端と接しており、部分８２ｂの先端が部分８４ｂの先端と接している。ｎ型ポリシリコン層８４は、配線８４ｄによって図示しない電極パッドに接続されている。ｐ型ポリシリコン層８２とｎ型ポリシリコン層８４とのｐｎ接合における順電圧は、温度に応じて変化する。したがって、温度検出素子８０を用いて、半導体基板１２の温度を検出することができる。図３に示すように、温度検出素子８０（すなわち、ｐ型ポリシリコン層８２とｎ型ポリシリコン層８４）と半導体基板１２の間には、層間絶縁膜８６ａが形成されている。層間絶縁膜８６ａによって、温度検出素子８０が半導体基板１２から絶縁されている。
【００２３】
図２に示すように、エミッタ電極９２は、半導体基板１２上に、温度検出素子８０を覆うようにして形成されている。エミッタ電極９２は、配線９２ａによって、図示しない電極パッドに接続されている。図３に示すように、温度検出素子８０が存在する領域においては、温度検出素子８０上に層間絶縁膜８６ｂが形成されており、その層間絶縁膜８６ｂ上にエミッタ電極９２が形成されている。層間絶縁膜８６ｂによって、エミッタ電極９２は温度検出素子８０から絶縁されている。温度検出素子８０が存在しない領域では、図４に示すように、半導体基板１２上に厚い層間絶縁膜８６が形成されている。また、温度検出素子８０が存在しない領域には、層間絶縁膜８６を貫通するコンタクトホール９４が形成されている。コンタクトホール９４によって、エミッタ領域２２、及び、ボディ領域２４がエミッタ電極９２に接続されている。なお、トレンチゲート電極５４上には層間絶縁膜８６が存在しており、層間絶縁膜８６によってゲート電極５２がエミッタ電極９２から絶縁されている。
【００２４】
サブ素子領域２０内のゲート電極５２とメイン素子領域６０内のゲート電極は、図示しない配線によって共通の電極パッドに接続されている。このため、サブ素子領域２０内のＩＧＢＴのゲート電圧と、メイン素子領域６０内のＩＧＢＴのゲート電圧は、同様に制御される。
【００２５】
次に、半導体装置１０の動作について説明する。半導体装置１０を動作させる際には、半導体装置１０のゲートパッドが、外部のゲート駆動回路に接続される。サブ素子領域２０内のエミッタ電極９２とメイン素子領域６０内のエミッタ電極が略同一の低電位に接続され、コレクタ電極９０が高電位に接続され、ゲート駆動回路が閾値以上のゲート電圧を印加すると、サブ素子領域２０及びメイン素子領域６０内のＩＧＢＴがオンする。ゲート駆動回路は、サブ素子領域２０に流れる電流を検出し、その検出電流が所定値を超えた場合には、ゲート電圧を閾値未満に低下させる。これによって、ＩＧＢＴの電流を遮断して、ＩＧＢＴを過電流から保護する。また、半導体装置１０に電流を流すと、半導体基板１２の温度が上昇する。ゲート駆動回路は、温度検出素子８０の検出温度を読み出し、その検出温度が所定値を超えた場合には、ゲート電圧を閾値未満に低下させる。これによって、ＩＧＢＴの電流を遮断して、ＩＧＢＴを過熱から保護する。
【００２６】
なお、通電時には、半導体基板１２の中心１４の付近の領域が、半導体基板１２の中で最も高温となる。半導体装置１０では、サブ素子領域２０が半導体基板１２の中心１４と重なる位置に形成されている。このため、サブ素子領域２０の電流は、半導体基板１２の中心１４の電流密度と正確に相関する。すなわち、サブ素子領域２０によって、熱的に最も不利な条件下で動作する半導体基板１２の中心１４における電流密度を正確に特定することができる。したがって、半導体装置１０は、より好適な過電流保護動作をすることができる。すなわち、サブ素子領域が半導体基板の外周近傍に形成されている場合には、半導体基板の中心の電流密度を正確に特定することができない。これは、半導体基板内の温度分布によって半導体基板内において電気抵抗に分布が生じ、サブ素子領域を流れる電流と半導体基板の中心の電流密度との間の相関係数が変化するためである。半導体基板の中心の電流密度を正確に特定できないため、電流値に対してある程度のマージンを持って半導体装置を制御せざるを得ない。このため、半導体基板の中心の電流密度がそれほど高くない場合でも、ＩＧＢＴが遮断される場合がある。これに対し、本実施例の半導体装置１０は、半導体基板１２の中心１４の電流密度とサブ素子領域２０を流れる電流とが正確に相関するので、半導体基板１２の中心１４の電流密度が高い場合のみにＩＧＢＴを遮断することができる。上記のマージンを小さくできるので、ＩＧＢＴに通電可能な電流が増える（若しくは、通電可能な電流が同じ従来の半導体装置よりも素子サイズを縮小することができる。）。
【００２７】
また、半導体装置１０では、サブ素子領域２０と重なる位置に、温度検出素子８０が形成されている。このため、温度検出素子８０は、最も高温となる半導体基板１２の中心１４の付近の領域の温度を正確に検出することができる。したがって、半導体装置１０は、より好適な過熱保護動作をすることができる。すなわち、温度検出素子が半導体基板の外周近傍に形成されている場合には、半導体基板の中心の温度を正確に特定することができない。これは、半導体基板内に温度分布が生じるためである。半導体基板の中心の温度を正確に特定できないため、温度に対してある程度のマージンを持って半導体装置を制御せざるを得ない。このため、半導体基板の中心の温度がそれほど高くない場合でも、ＩＧＢＴが遮断される場合がある。これに対し、本実施例の半導体装置１０では、温度検出素子８０によって半導体基板１２の中心１４の付近の温度を正確に特定することができるので、半導体基板１２の中心１４の温度が高い場合にのみ、ＩＧＢＴを遮断させることができる。上記のマージンを小さくできるので、ＩＧＢＴに通電可能な電流が増える（若しくは、通電可能な電流が同じ従来の半導体装置よりも素子サイズを縮小することができる。）。
【００２８】
以上に説明したように、半導体装置１０では、過電流保護動作と過熱保護動作の両方を好適に実行することができる。また、半導体装置１０では、サブ素子領域２０と温度検出素子８０が重ねて形成されているので、これらが別の位置に形成されている半導体装置に比べて、素子サイズの縮小が可能となる。
【００２９】
なお、上述した実施例では、温度検出素子８０が、各トレンチゲート電極５４を横断するように配置されていた。しかしながら、図５に示すように、温度検出素子８０が、１つのトレンチゲート電極５４上に、そのトレンチゲート電極５４に沿って配置されていてもよい。なお、このような構成では、温度検出素子８０の直下のトレンチゲート電極５４の近傍の半導体領域に対してコンタクトホールを設けることができないので、温度検出素子８０の直下のトレンチゲート電極５４に隣接する部分にエミッタ領域を設けなくてもよい。すなわち、温度検出素子８０の直下のトレンチゲート電極５４は、ダミーとすることができる。このように、温度検出素子８０の直下にダミーのトレンチゲート電極５４を設けることで、各トレンチゲート電極５４の間の間隔を、サブ素子領域２０とメイン素子領域６０とで揃えることができる。これによって、サブ素子領域２０のコレクタ−エミッタ間耐圧を、メイン素子領域６０と同程度とすることができる。なお、このような構成は、比較的電流密度が低い半導体装置（例えば、トレンチゲート電極間の間隔が４μｍ以上の半導体装置）において好ましい。トレンチゲート間の間隔がより狭い半導体装置においては、図５のように温度検出素子８０を形成するのが困難となるため、上述した実施例のように温度検出素子８０を形成することがより好ましい。
【００３０】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３１】
１０：半導体装置
１２：半導体基板
１４：中心
２０：サブ素子領域
２２：エミッタ領域
２４：ボディ領域
２６：ドリフト領域
２８：コレクタ領域
５０：ゲート絶縁膜
５２：ゲート電極
５４：トレンチゲート電極
６０：メイン素子領域
８０：温度検出素子
８２：ｐ型ポリシリコン層
８４：ｎ型ポリシリコン層
８６：層間絶縁膜
８６ａ：層間絶縁膜
８６ｂ：層間絶縁膜
９０：コレクタ電極
９２：エミッタ電極
９４：コンタクトホール
【図１】
2013105932.tif 000003
【図２】
2013105932.tif 000004
【図３】
2013105932.tif 000005
【図４】
2013105932.tif 000006
【図５】
2013105932.tif 000007