(57)【要約】    【課題】  インダクタを有しつつも反りを抑制することを可能とする多層プリント配線板を提供する。    【解決手段】  コア基材３０の内部には、第１導体パターンと第１ビア導体とによりインダクタＬ１、Ｌ２が形成されている。そして、コア基板３０を構成する第１絶縁層３０Ｍ，３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ，３０Ｆは無機繊維補強材を含んでいる。すなわち、インダクタＬ１、Ｌ２が形成される層には、剛性を高めるための無機繊維補強材が設けられているため、無機繊維補強材によって絶縁層の熱収縮が抑制されやすくなる。【選択図】  図１
2013070035.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１絶縁層と、該第１絶縁層上の第１導体パターンと、前記第１絶縁層の内部に形成され前記第１導体パターン同士を接続する第１ビア導体とを有するコア基材と、
前記コア基材上に設けられ、無機繊維補強材を含まない第２絶縁層と、該第２絶縁層上の第２導体パターンと、前記第２絶縁層の内部に形成され前記第２導体パターン同士を接続する第２ビア導体とを有するビルドアップ層と、
を備える多層プリント配線板であって、
前記複数の第１絶縁層は無機繊維補強材を含み、
前記コア基材は、前記第１導体パターンと前記第１ビア導体とにより形成されるインダクタを有している。
【請求項２】
請求項１の多層プリント配線板であって：
前記インダクタの周囲に位置する少なくとも一部の第１ビア導体は、前記コア基材の厚み方向において直線状に積層されている。
【請求項３】
請求項１の多層プリント配線板であって：
前記第１導体パターンの厚みは、前記第２導体パターンの厚みよりも厚い。
【請求項４】
請求項１の多層プリント配線板であって：
前記第１ビア導体の直径は、前記第２ビア導体の直径よりも大きい。
【請求項５】
請求項１の多層プリント配線板であって：
前記第１絶縁層の厚みは、前記第２絶縁層の厚みよりも厚い。
【請求項６】
請求項１の多層プリント配線板であって：
前記第２導体パターンのうち、最外層に位置する第２導体パターン上には、半導体素子を接続するバンプが設けられ、該バンプが形成される領域の直下に前記インダクタが設けられている。
【請求項７】
請求項６の多層プリント配線板であって：
前記コア基材は、前記半導体素子が実装される側の第１面と該第１面とは反対側の第２面とを有し、
前記第１面上に設けられて前記インダクタを形成する第１導体パターンと、前記最外層に位置する前記第２導体パターンとを接続する複数の第２ビア導体は、直線状に積層されている。
【請求項８】
請求項１の多層プリント配線板であって：
前記コア基材の第２面上に設けられているビルドアップ層のうち、前記インダクタの形成領域の直下には、前記第２導体パターンと前記第２ビア導体とにより形成されるインダクタがさらに設けられている。
【請求項９】
請求項１の多層プリント配線板であって：
前記コア基材は、６層以上の第１導体パターンを有する。
【請求項１０】
複数の第１絶縁層と、該第１絶縁層上の第１導体パターンと、前記第１絶縁層の内部に形成され前記第１導体パターン同士を接続する第１ビア導体とを有するコア基材を形成することと、
前記コア基材上に設けられ、無機繊維補強材を含まない第２絶縁層と、該第２絶縁層上の第２導体パターンと、前記第２絶縁層の内部に形成され前記第２導体パターン同士を接続する第２ビア導体とを有するビルドアップ層を形成することと、
を備える多層プリント配線板の製造方法であって、
前記第１絶縁層は無機繊維補強材を含み、
前記第１導体パターンと前記第１ビア導体とによりインダクタを形成する。
【請求項１１】
請求項１０の多層プリント配線板の製造方法であって：
前記第１導体パターンの厚みを前記第２導体パターンよりも厚くする。
【請求項１２】
請求項１０の多層プリント配線板の製造方法であって：
前記第１導体パターンはサブトラクティブ法により形成され、前記第２導体パターンはセミアディティブ法により形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁層と該絶縁層上の導体パターンと該絶縁層の内部に形成され導体パターン同士を接続するビア導体とを有するビルドアップ層がコア基板上に設けられている多層プリント配線板に関するものである。
【背景技術】
【０００２】
特許文献１では、異なる層に形成された導体パターンを電気的に接続することで、配線板にインダクタを形成するものである。この技術を用いることで、インピーダンスの上昇を抑制することが可能となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１６５０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示されているようなインダクタにおいては、得られるインダクタンスに影響を及ぼすという理由から、渦巻き状の導体パターンの内部を含めた近傍には導体を配置することはできない。このため、インダクタが形成される層においては、導体に対する樹脂の割合が必然的に大きくなる。その結果、例えば信頼性試験等による熱履歴が配線板に加わった際には、樹脂の熱収縮の影響が大きくなり、配線板の反りを引き起こす可能性がある。
【０００５】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、インダクタを有しつつも反りを抑制することを可能とする多層プリント配線板を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、複数の第１絶縁層と、該第１絶縁層上の第１導体パターンと、前記第１絶縁層の内部に形成され前記第１導体パターン同士を接続する第１ビア導体とを有するコア基材と、
前記コア基材上に設けられ、無機繊維補強材を含まない第２絶縁層と、該第２絶縁層上の第２導体パターンと、前記第２絶縁層の内部に形成され前記第２導体パターン同士を接続する第２ビア導体とを有するビルドアップ層と、
を備える多層プリント配線板であって、
前記複数の第１絶縁層は無機繊維補強材を含み、
前記コア基材は、前記第１導体パターンと前記第１ビア導体とにより形成されるインダクタを有していることを技術的特徴とする。
【発明の効果】
【０００７】
請求項１の多層プリント配線板では、コア基材が、複数の第１絶縁層と第１絶縁層上の第１導体パターンと第１絶縁層の内部に形成され第１導体パターン同士を接続する第１ビア導体とを有する。さらに、コア基材の内部には、第１導体パターンと第１ビア導体とによりインダクタが形成されている。このインダクタは、損失の少ない電圧を半導体素子に供給する目的で、コア基材の内部に設けられる。そして、各第１絶縁層は無機繊維補強材（例えば、ガラスクロス、ガラス不織布、アラミドクロス、アラミド不織布等）を含んでいる。
すなわち、インダクタが形成される層には、剛性を高めるための無機繊維補強材が設けられている。このため、無機繊維補強材によって絶縁層の熱収縮が抑制されやすくなる。その結果、例えば製造過程や信頼性試験において配線板に熱履歴が加わった場合でも、配線板の反りが抑制されると考えられる。ひいては、バンプの高さが均一になり、半導体素子の実装性が向上する。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係る多層プリント配線板の断面図である。
【図２】第１実施形態に係るインダクタンスの導体パターンの構成を示す図である。
【図３】ビルドアップ層における第２ビア導体の配置を示す模式図である。
【図４】ビルドアップ層における第２ビア導体の配置を示す模式図である。
【図５】第１実施形態の多層プリント配線板の製造方法を示す工程図である。
【図６】第１実施形態の多層プリント配線板の製造方法を示す工程図である。
【図７】第１実施形態の多層プリント配線板の製造方法を示す工程図である。
【図８】第１実施形態の多層プリント配線板の製造方法を示す工程図である。
【図９】第１実施形態の多層プリント配線板の製造方法を示す工程図である。
【図１０】第２実施形態の多層プリント配線板の断面図である。
【発明を実施するための形態】
【０００９】
[第１実施形態]
図１は第１実施形態の多層プリント配線板の断面図である。
多層プリント配線板１０は、コア基材３０を有している。コア基材３０は、複数の第１絶縁層３０Ｍ，３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ，３０Ｆと、第１絶縁層上の第１導体パターン３４Ｍａ，３４Ｍｂ，３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅ，３４Ｆと、第１絶縁層の内部に形成され第１導体パターン同士を接続する第１ビア導体３６Ｍ，３６Ａ，３６Ｂ，３６Ｃ，３６Ｄ，３６Ｅ，３６Ｆとを有する。
コア基材３０を形成する第１絶縁層は無機繊維補強材を含んでいる。この無機繊維補強材としては特に限定されないが、例えばガラスクロス、ガラス不織布、アラミドクロス、アラミド不織布等が挙げられる。
また、本実施形態ではコア基材３０を形成する第１導体パターンは８層であるが、後述するインダクタにおいて所望のインダクタンスを得られるのであれば、その層数は特に限定されない。
【００１０】
コア基材３０を構成する第１絶縁層のうち、厚み方向の中央に位置する第１絶縁層３０Ｍの表面には第１導体パターン３４Ｍａが形成され、その反対側の第１絶縁層３０Ｍの裏面には第１導体パターン３４Ｍｂが形成されている。第１絶縁層３０Ｍの内部には第１ビア導体３６Ｍが形成され、この第１ビア導体３６Ｍにより第１導体パターン３４Ｍａと第１導体パターン３４Ｍｂとが接続されている。
【００１１】
第１絶縁層３０Ｍの表面上には、第１絶縁層３０Ａ，３０Ｃ，３０Ｅが順次積層されている。第１絶縁層３０Ａ，３０Ｃ，３０Ｅ上には、それぞれ第１導体パターン３４Ａ，３４Ｃ，３４Ｅが形成されている。そして、第１導体パターン３４Ａと第１導体パターン３４Ｍａとが第１ビア導体３６Ａにより接続され、第１導体パターン３４Ａと第１導体パターン３４Ｃとが第１ビア導体３６Ｃにより接続され、第１導体パターン３４Ｃと第１導体パターン３４Ｅとが第１ビア導体３６Ｅにより接続されている。
【００１２】
一方、第１絶縁層３０Ｍの裏面上には、第１絶縁層３０Ｂ，３０Ｄ，３０Ｆが順次積層されている。第１絶縁層３０Ｂ，３０Ｄ，３０Ｆ上には、それぞれ第１導体パターン３４Ｂ，３４Ｄ，３４Ｆが形成されている。そして、第１導体パターン３４Ｂと第１導体パターン３４Ｍｂとが第１ビア導体３６Ｂにより接続され、第１導体パターン３４Ｂと第１導体パターン３４Ｄとが第１ビア導体３６Ｄにより接続され、第１導体パターン３４Ｄと第１導体パターン３４Ｆとが第１ビア導体３６Ｆにより接続されている。
【００１３】
コア基材３０は、半導体素子（図示せず）が実装される側の第１面と、第１面とは反対側の第２面とを有している。コア基材３０の第１面上及び第２面上には、それぞれ第２絶縁層と第２絶縁層上の第２導体パターンと第２絶縁層の内部に形成され第２導体パターン同士を接続する第２ビア導体とを有するビルドアップ層５０１，５０２が設けられている。
ビルドアップ層５０１，５０２を形成する第２絶縁層は無機繊維補強材を含んでいない。
コア基材３０の第１面上のビルドアップ層５０１を形成する第２絶縁層５０Ａ上には第２導体パターン５８Ａが設けられている。第２導体パターン５８Ａと第１導体パターン３４Ｅとは第２ビア導体６０Ａにより接続されている。第２絶縁層５０Ａ及び第２導体パターン５８Ａ上には、第２絶縁層５０Ｃ，５０Ｅ，５０Ｇが順次積層されている。第２絶縁層５０Ｃ，５０Ｅ，５０Ｇ上には、それぞれ第２導体パターン５８Ｃ，５８Ｅ，５８Ｇが形成されている。そして、上下の第２導体パターン同士は、各第２絶縁層の内部に設けられている第２ビア導体６０Ｃ，６０Ｅ，６０Ｇによりそれぞれ接続されている。
【００１４】
一方、コア基材３０の第２面上のビルドアップ層５０２を形成する第２絶縁層５０Ｂ上には第２導体パターン５８Ｂが設けられている。第２導体パターン５８Ｂと第１導体パターン３４Ｆとは第２ビア導体６０Ｂにより接続されている。第２絶縁層５０Ｂ及び第２導体パターン５８Ｂ上には、第２絶縁層５０Ｄ，５０Ｆ，５０Ｈが順次積層されている。第２絶縁層５０Ｄ，５０Ｆ，５０Ｈ上には、それぞれ第２導体パターン５８Ｄ，５８Ｆ，５８Ｈが形成されている。そして、上下の第２導体パターン同士は、各第２絶縁層の内部に設けられている第２ビア導体６０Ｄ，６０Ｆ，６０Ｈによりそれぞれ接続されている。
【００１５】
上面側の最外層の層間樹脂絶縁層５０Ｇ上には開口７１を有するソルダーレジスト層７０が設けられている。開口７１の内部には半導体素子を接続するための半田バンプ７６Ｕが形成されている。下面側の最外層の層間樹脂絶縁層５０Ｈ上には開口７１を有するソルダーレジスト層７０が設けられている。この開口７１の内部には、外部基板であるマザーボード等との接続用の半田バンプ７６Ｄが形成されている。
【００１６】
コア基材３０内にはインダクタが形成されている。
図２に示すように、本実施形態のインダクタは、各第１絶縁層の表面上に形成されている渦巻き状の第１導体パターン群と、上下に位置する渦巻き状の第１導体パターン群とを接続する第１ビア導体とからなる。なお、図２においては、インダクタを形成する第１導体パターン群のうち、下側最外層の第１導体パターン群３４Ｆ及びそれらの上層の第１導体パターン群３４Ｄと、上側最外層の第１導体パターン３４Ｅ及びそれらの下層の第１導体パターン群３４Ｃとが開示されている。これら以外の第１導体パターン群は省略されている。
本実施形態では、少なくとも隣接する一対のインダクタＬ１，Ｌ２を有する。これら一対のインダクタＬ１，Ｌ２は電気的に接続されている。これにより、半導体素子の内部のスイッチング部で変換された電圧がインダクタＬ１，Ｌ２及びキャパシタ（図示せず）を介して平滑化されるようになる。
なお、インダクタＬ１，Ｌ２を形成する導体パターンのデザインは特に限定されることはない。インダクタの個数も特に限定されない。
【００１７】
図１に示すように、コア基板３０を形成する各第１絶縁層３０Ｍ，３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ，３０Ｆ上には、それぞれプレーン層が設けられている。これらのプレーン層は、電源用又はグランド用として機能する。各プレーン層は、インダクタＬ１，Ｌ２を形成する第１導体パターンが形成される箇所に凹部を有している。これにより、平面方向においてインダクタＬ１，Ｌ２とプレーン層とが離間されており、所望のインダクタンスが得られやすくなる。
【００１８】
インダクタＬ１，Ｌ２の周囲に位置する第１ビア導体は、コア基材３０の厚み方向において直線状に積層されている。なお、「直線状に積層されている」とは、厚み方向に隣接する上下の第１ビア導体の少なくとも一部が平面方向において重なり合っている状態を意味する。仮に、このような第１ビア導体が電源系として機能する場合、電源ラインが短縮されることになり、半導体素子に供給される電圧の損失が極力抑制される。
【００１９】
本実施形態では、インダクタＬ１，Ｌ２は、半導体素子が実装される領域（バンプ７６Ｕが形成されている領域）の直下に設けられる。この場合、損失の無い電圧を半導体素子へ供給することが容易となる。
【００２０】
本実施形態の多層プリント配線板では、インダクタを形成する導体パターン３４Ｅ、３４Ｃ、３４Ａ、３４Ｍａ、３４Ｍｂ、３４Ｂ、３４Ｄ、３４Ｆのうち、上下に隣接する導体パターンの間に位置する第１絶縁層３０Ｍ，３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ，３０Ｆには、無機繊維補強材が含有されている。このため、剛性の高い無機繊維補強材によって第１絶縁層の熱収縮が抑制されやすくなる。その結果、例えば製造過程や信頼性試験において配線板に熱履歴が加わった場合でも、配線板の反りが抑制されると考えられる。
【００２１】
本実施形態の多層プリント配線板では、コア基材３０内にインダクタＬ１，Ｌ２が形成されている。仮に、コア基材３０の第１面上及び第２面上の一方のビルドアップ層のみにインダクタＬ１，Ｌ２を形成した場合、上層のビルドアップ層５０１における導体の体積と下層のビルドアップ層５０２における導体の体積との間に差が大きくなる。この場合、配線板に熱履歴が加わった際の熱収縮量に差が生じ、反りが発生しやすくなる。しかしながら、本実施形態の構成では、コア基材３０内にインダクタＬ１，Ｌ２を形成するため、上層と下層のビルドアップ層の対称性が保ちやすく、反りが生じ難くなると考えられる。
【００２２】
本実施形態の多層プリント配線板では、複数の第１絶縁層３０Ｅ、３０Ｃ、３０Ａ、３０Ｍ、３０Ｂ、３０Ｄ、３０Ｆの内部にそれぞれ設けられたビア導体３６Ｅ、３６Ｃ、３６Ａ、３６Ｍ、３６Ｂ、３６Ｄ、３６Ｆにより、コア基材３０の表裏の電気的な接続を確保する。このため、１つのビア導体の開口に対する深さ（アスペクト比）は、同じ厚みのコア基材を貫通する貫通孔と比較して小さくなる。このため、ビア導体の開口が小径であっても、めっきを充填する際にめっき液の液流れが良好なものとなる。その結果、ボイドが入り難くなって個々のビア導体の信頼性が高まり、コア基材の表裏面での接続信頼性が向上する。インダクタを形成するビア導体へのボイドの発生を抑制することで、インダクタの性能（Ｑ値）を高めることが可能となる。
【００２３】
コア基材３０の第１ビア導体の径ｄ１はビルドアップ層５０１，５０２の第２ビア導体の径ｄ２よりも大きい。例えば、コア基材３０の第１ビア導体の径ｄ１は８０μｍ、ビルドアップ層の第２ビア導体の径ｄ２は５０μｍである。すなわち、インダクタとして機能する、コア基材３０内の第１ビア導体の径を大きくすることで、インダクタの性能（Ｑ値）をさらに高めることが可能となる。
【００２４】
本実施形態の多層プリント配線板では、インダクタＬ１，Ｌ２を形成する第１導体パターンの厚みｓ１が、ビルドアップ層５０１，５０２の第２導体パターン５８Ｂの厚みｓ２よりも大きい。例えば、コア基材３０の第１導体パターンの厚みｓ１が２０〜４０μｍ、ビルドアップ層の第２導体パターンの厚みｓ２が１０〜１８μｍである。インダクタＬ１，Ｌ２を形成する第１導体パターンの厚みを厚くすることで、インダクタの性能が向上する。さらに、コア基材３０に剛性を持たせることができる。
一方、ビルドアップ層５０１，５０２の第２導体パターンの厚みを相対的に薄くすることで、ビルドアップ層５０１，５０２側での導体パターンのファインピッチ化を実現でき、配線板全体の厚みを抑制しながら、多層化が可能になる。
【００２５】
本実施形態の多層プリント配線板では、コア基材３０を形成する第１絶縁層３０Ｅ、３０Ｃ、３０Ａ、３０Ｍ、３０Ｂ、３０Ｄ、３０Ｆの厚みｔ１が、ビルドアップ層５０１，５０２を形成する第２絶縁層５０Ｇ、５０Ｅ、５０Ｃ、５０Ａ、５０Ｂ、５０Ｄ、５０Ｆ、５０Ｈの厚みｔ２よりも大きい。例えば、第１絶縁層の厚みが約６０μｍで、第２絶縁層の厚みが約４０μｍである。コア基材３０を形成する複数の第１絶縁層の厚みを厚くすることで、コア基材３０の剛性を確保することが可能となる。さらに、インダクタＬ１，Ｌ２を形成する第１ビア導体の深さが相対的に大きくなり、インダクタンスを確保しやすくなる。
一方、第２絶縁層の厚みを相対的に薄くすることで、ビルドアップ層側での導体パターンのファインピッチ化を実現でき、全体の厚みを抑制しつつ多層化が可能になる。
【００２６】
本実施形態の多層プリント配線板では、コア基材３０の第１ビア導体のうち、インダクタＬ１，Ｌ２を形成しない第１ビア導体３６Ｅ、３６Ｃ、３６Ａ、３６Ｍ、３６Ｂ、３６Ｄ、３６Ｆは、厚み方向において直線状に積層されている。このため、電源ライン又は信号ラインを最短にすることが可能となる。また、第１ビア導体を積層することで、コア基材３０の剛性を確保することができる。
【００２７】
また、本実施形態においては、インダクタＬ１，Ｌ２を形成する最上層の第１導体パターン３４Ｅと、ビルドアップ層５０１の最上層に位置する第２導体パターン５８Ｇとを接続する複数の第２ビア導体は直線状に積層されている。なお、「直線状に積層されている」とは、厚み方向に隣接する上下の第２ビア導体の少なくとも一部が平面方向において重なり合っている状態を意味する。ここで、ビルドアップ層５０１を形成する第２絶縁層５０Ａ上には電源用（グランド）プレーン層５０ＡＥが設けられている。
仮に、図３（Ａ）に示すように、上下の第２ビア導体６０Ａ，６０Ｃが平面方向にずれている場合、プレーン層５０ＡＥと第２導体パターン５８Ａ（ビアランド）とを絶縁するための凹部５０Ｚの体積が増大し、磁界が漏れやすくなる（図３（Ｂ）参照）。このため、インダクタンスが小さくなる可能性がある。一方、図４（Ａ）に示すように、ビルドアップ層における複数の第２ビア導体（例えば６０Ａ，６０Ｃ）が直線状に積層されている場合、プレーン層５０ＡＥと第２導体パターン５８Ａ（ビアランド）とを絶縁するための凹部５０Ｚの体積は相対的に小さくなる。その結果、磁界の漏れが抑制され、所望のインダクタンスが得られやすくなる。
【００２８】
[第１実施形態の多層プリント配線板の製造方法]
図５〜図９は第１実施形態の多層プリント配線板の製造方法を示す。
ガラスクロス芯材にエポキシ系樹脂を含浸させたプリプレグからなる絶縁層３０Ｍの両面に銅箔３２、３２が積層されてなる両面銅張り積層板（ＣＣＬ−ＨＬ８３２ＮＳＬＣ）を出発材料とする（図５（Ａ））。
【００２９】
レーザにより、片面側の銅箔３２及び絶縁層３０Ｍを貫通するビア用開口３１が形成される（図５（Ｂ））。次いで、無電解めっき膜３３が形成される（図５（Ｃ））。電解めっき処理が行われ、電解めっき膜３５が絶縁層表面、及び、開口３１内に形成される（図５（Ｄ））。そして、電解めっき膜上に所定パターンのエッチングレジスト３７が形成され（図５（Ｅ））、エッチングレジストが形成されていない部分の電解めっき膜３５、無電解めっき膜３３、銅箔３２が除去される（図５（Ｆ））。エッチングレジストが除去され、無電解めっき膜３３及び電解めっき膜３５から成るビア導体３６Ｍ、無電解めっき膜３３、電解めっき膜３５及び銅箔３２から成る導体パターン３４Ｍａ，３４Ｍｂが形成される（図５（Ｇ））。
【００３０】
絶縁層３０Ｍの上面には、銅箔３２ａを有する絶縁層３０Ａが積層されるとともに、絶縁層３０Ｍの下面には、銅箔３２ｂを有する絶縁層３０Ｂが積層される（図６（Ａ））。銅箔３２ａ、３２ｂをエッチングすることでその厚みを薄くした後、レーザにより、絶縁層３０Ａ側にビア導体３６Ｍに至るビア用開口３１Ａが形成するとともに、絶縁層３０Ｂ側にビア導体３６Ｍに至るビア用開口３１Ｂを形成する（図６（Ｂ））。無電解めっき膜３３ａ、３３ｂが形成される（図６（Ｃ））。電解めっき処理が行われ、電解めっき膜３５ａ、３５ｂが絶縁層表面、及び、開口３１Ａ、３１Ｂ内に形成される（図６（Ｄ））。電解めっき膜上に所定パターンのエッチングレジスト３７ａ、３７ｂが形成される（図６（Ｅ））。エッチングレジストが形成されていない部分の電解めっき膜３５ａ、３５ｂ、無電解めっき膜３３ａ、３３ｂ、銅箔３２ａ、３２ｂが除去された後、エッチングレジストが除去され、無電解めっき膜３３ａ及び電解めっき膜３５ａから成るビア導体３６Ａと、無電解めっき膜３３ａ、電解めっき膜３５ａ及び銅箔３２ａから成る導体パターン３４Ａとが形成される。さらに、無電解めっき膜３３ｂ及び電解めっき膜３５ｂから成るビア導体３６Ｂと、無電解めっき膜３３ｂ、電解めっき膜３５ｂ及び銅箔３２ｂから成る導体パターン３４Ｂとが形成される（図６（Ｆ））。
【００３１】
図６中に示した処理が繰り返され、ビア導体３６Ｃ及び導体パターン３４Ｃを備える絶縁層３０Ｃと、ビア導体３６Ｄ及び導体パターン３４Ｄを備える絶縁層３０Ｄとが積層される。更に、ビア導体３６Ｅ及び導体パターン３４Ｅを備える絶縁層３０Ｅと、ビア導体３６Ｆ及び導体パターン３４Ｆを備える絶縁層３０Ｆとが積層され、本実施形態のコア基材３０が完成する（図７（Ａ））。
【００３２】
コア基板３０の第１面上及び第２面上に、無機繊維補強材（ガラスクロス芯材など）を含まない層間絶縁層用樹脂フィルムが積層され、熱硬化により層間樹脂絶縁層５０Ａ、５０Ｂが形成される（図７（Ｂ））。
【００３３】
ＣＯ２ガスレーザにて層間樹脂絶縁層５０Ａの内部には、導体パターン３４Ｅ、ビア導体３６Ｅに至る開口５１Ａが設けられ、層間樹脂絶縁層５０Ｂの内部には、導体パターン３４Ｆ、ビア導体３６Ｆに至る開口５１Ｂが設けられる（図７（Ｃ））。クロム酸、過マンガン酸塩などの酸化剤等に浸漬させることによって、層間樹脂絶縁層５０Ａ、５０Ｂの表面が粗化される（図示せず）。
【００３４】
層間樹脂絶縁層５０Ａ、５０Ｂの表層にパラジウムなどの触媒が付与されて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲で無電解めっき膜５３ａ、５３ｂが設けられる（図７（Ｄ））。
【００３５】
上記処理を終えた積層体に、市販の感光性ドライフィルムが貼り付けられ、フォトマスクフィルムを載置して露光した後、炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト５４ａ、５４ｂが設けられる（図８（Ａ））。電解めっき処理により、厚さ１５μｍの電解めっき膜５６ａ、５６ｂが形成される（図８（Ｂ））。
【００３６】
めっきレジストが５％ＮａＯＨで剥離除去された後、そのめっきレジスト下の無電解めっき膜５３ａ、５３ｂが硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去される。これにより、無電解めっき膜５３ａ、５３ｂと電解めっき膜５６ａ、５６ｂとからなる、厚さ約１５μｍの導体パターン５８Ａ、５８Ｂとビア導体６０Ａ、６０Ｂとが形成される（図８（Ｃ））。第二銅錯体と有機酸とを含有するエッチング液によって、導体パターン５８Ａ、５８Ｂ及びビア導体６０Ａ、６０Ｂ表面が粗化される（図示せず）。
【００３７】
図７（Ｂ）〜図８（Ｃ）の処理が繰り返され、コア基材３０の第１面上にビルドアップ層５０１が設けられ、第２面上にビルドアップ層５０２が設けられる（図８（Ｄ））。
【００３８】
次に、市販のソルダーレジスト組成物が塗布され、これを露光・現像することで、開口部７１を備えるソルダーレジスト層７０が形成される（図９（Ａ））。
【００３９】
積層体が無電解ニッケルめっき液に浸漬され、開口部７１内にニッケルめっき層７２が形成される。さらに、その積層体が無電解金めっき液に浸漬され、ニッケルめっき層７２上に、金めっき層７４が形成される（図９（Ｂ））。ニッケル−金層以外にも、ニッケル−パラジウム−金層を形成してもよい。
【００４０】
開口部７１の内部に半田ボールが搭載され、リフローを行うことで、上面側に半田バンプ７６Ｕが、裏面側に半田バンプ７６Ｄが形成される。これにより、多層プリント配線板１０が完成する（図９（Ｃ）及び図１）。
【００４１】
[第２実施形態]
図１０は、第２実施形態の多層プリント配線板の断面図を示す。
第２実施形態の多層プリント配線板では、コア基板３０に設けられたインダクタＬ１，Ｌ２の直下のビルドアップ層５０２内にさらにインダクタＬ３，Ｌ４が形成されている。
このインダクタＬ３，Ｌ４は、導体パターン５８Ｂ、導体パターン５８Ｄ、導体パターン５０Ｆ、ビア導体６０Ｂ、ビア導体６０Ｄ、ビア導体６０Ｆ及びビア導体６０Ｆにより形成されている。なお、このビルドアップ層５０２に設けられたインダクタＬ３，Ｌ４は、コア基材３０内のインダクタＬ１，Ｌ２と同様のデザインであってもよく、異なるデザインであってもよい。
【００４２】
これによれば、ビルドアップ層５０２にもインダクタが形成されることになるため、コア基材３０内のインダクタンス分のみによらず、更なるインダクタンス成分を確保することが可能になる。また、コア基材３０の表裏のビルドアップ層５０１，５０２における導体の体積の差を調整でき、配線板の反りを低減することが可能になると考えられる。
【符号の説明】
【００４３】
１０  多層プリント配線板
３０  コア基材
３０Ｍ，３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ，３０Ｆ  第１絶縁層
３４Ｍａ，３４Ｍｂ，３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅ，３４Ｆ  第１導体パターン
３６Ｍ，３６Ａ，３６Ｂ，３６Ｃ，３６Ｄ，３６Ｅ，３６Ｆ  第１ビア導体
５０Ｇ、５０Ｅ、５０Ｃ、５０Ａ、５０Ｂ、５０Ｄ、５０Ｆ、５０Ｈ  第２絶縁層
５８Ａ，５８Ｂ，５８Ｃ，５８Ｄ，５８Ｅ，５８Ｆ，５８Ｇ，５８Ｈ，  第２導体パターン
６０Ａ，６０Ｂ，６０Ｃ，６０Ｄ，６０Ｅ，６０Ｆ，６０Ｇ，６０Ｈ，  第２ビア導体
【図１】
2013070035.tif 000003
【図２】
2013070035.tif 000004
【図３】
2013070035.tif 000005
【図４】
2013070035.tif 000006
【図５】
2013070035.tif 000007
【図６】
2013070035.tif 000008
【図７】
2013070035.tif 000009
【図８】
2013070035.tif 000010
【図９】
2013070035.tif 000011
【図１０】
2013070035.tif 000012