(57)【要約】【課題】制御部のスペックに関わらずＡＣ電源電圧の入力値情報を取得し得る入力電圧データ形成装置を提供する。【解決手段】入力値情報更新処理は、後の実施例で説明される処理手順によって、過去に記録された入力値情報を新たな入力値情報へと更新させる。入力値情報特定処理は、第１の周期に属する入力値情報（第１入力値情報）を参照して、これを第２の周期に属する入力値情報（第２入力値情報）として設定させる。出力信号設定処理は、参照した入力値情報に基づいて出力信号を設定する。上述の如く、入力値情報は１周期前の情報とされるので、現在の電源電圧のサンプル値を出力信号へ反映させるのではなく、入力値情報の変化が１周期遅れて出力信号に反映されることとなる。【選択図】図５
2013230034.tif 000002
【特許請求の範囲】
【請求項１】
周期波形とされる電源電圧の検出信号をサンプリングする入力電圧検出回路と、前記検出信号に対応する入力値情報が記録されたメモリ回路と、プログラムと協働して入力信号処理機能を構築させる中央演算処理回路と、を備える入力電圧データ形成装置において、
前記入力値情報のうち第１の周期に属する第１周期入力値情報から前記第１の周期以後に到来した第２の周期に属する第２周期入力値情報へ更新させる入力値情報更新処理、を機能させることを特徴とする入力電圧データ形成装置。
【請求項２】
前記入力値情報更新処理は、前記入力値情報のうち前記検出信号の１周期内に属する複数の入力値情報を、一度に更新させることを特徴とする請求項１に記載の入力電圧データ形成装置。
【請求項３】
前記入力値情報更新処理は、前記検出信号の周期タイミング毎に機能することを特徴とする請求項２に記載の入力電圧データ形成装置。
【請求項４】
前記入力値情報更新処理は、前記検出信号のサンプリングを実施するサンプルタイミング毎に、前記入力値情報を逐一更新させることを特徴とする請求項１に記載の入力電圧データ形成装置。
【請求項５】
前記入力値情報更新処理は、前記第１周期入力値情報から前記第２周期入力値情報への更新を選択的に許可または不許可とさせ、前記第１周期入力値情報の一部のみ更新させることを特徴とする請求項１乃至請求項４の何れか一項に記載の入力電圧データ形成装置。
【請求項６】
請求項１乃至請求項５のうち何れか１つに記載の入力電圧データ形成装置を具備するＡＣ／ＤＣコンバータ制御装置と、交流電源の電源電圧を全波整流させる整流部と、前記整流部から出力された全波整流電圧を検出する入力電圧検出部と、前記全波整流電圧を直流電圧へ変換させるコンバータ部と、を備えることを特徴とするＡＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電力の入力電圧データ形成装置，及び，これを備えるＡＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
従来より、ＡＣ／ＤＣコンバータを始めとする電力変換装置では、分圧抵抗等の電圧検出回路を用いて電源電圧の検出を行っている。電圧検出回路で電圧値が検出されると、其の検出信号は制御装置へ出力され、当該制御装置では、ＡＣ／ＤＣコンバータに対して駆動信号（特許請求の範囲における出力信号）を生成出力させている。
【０００３】
特開２００５−２２９７９２号公報（特許文献１）では、電源装置の一例が紹介されている。当該電源装置は、ＡＣ／ＤＣコンバータと、これに設けられた二つの分圧抵抗と、マイクロコンピュータによって成る制御部と、を主構成要素としている。このうち、分圧抵抗の一方は、コンバータの入力側に設けられ、整流回路から出力された全波整流波の検出信号を出力させている。また、他方の分圧抵抗は、コンバータの出力側へ設けられ、平滑コンデンサの電圧値を検出している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２２９７９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の技術によれば、入力側の検出信号は、制御部のソフトウェア構成で処理されるのではなく、ＩＣ回路といったハードウェア構成へ投入されている。従って、入力側の検出信号は、制御部（制御装置）でデジタル情報化されない為、メモリ回路へ入力値情報として記録されることもない。このように、特許文献１に係る制御部では、入力側の検出信号以外の情報を用いて、電源電圧等を推定，修正，又は，予測するといった処理が望めない。このため、特許文献１の制御部では、電源電圧の変化を駆動信号へ反映させている為、当該電源電圧の波形が乱れてしまうと、コンバータを構成するパワートランジスタの動作も不安定となり、コンバータの出力電圧を一定に制御できなくなるとの問題が生じる。
【０００６】
これに対し、入力側の検出信号をソフトウェア構成へ投入させ、この入力値情報へ適宜の補正処理を与えて外乱成分を除去し、コンバータの出力電圧の安定化を図ることも考えられる。しかし、かかる処理は、入力された検出信号を瞬時に修正させて駆動信号へオンタイムに反映させなければならず、制御部の要素回路（Ａ／Ｄ変換回路，ＣＰＵ等）の高速化が要求されることから、当該制御部の高コスト化を招いてしまう。また、処理速度の問題が解消されたとしても、次回到来する電源電圧の入力値を、前もって予測・推定しておくような処理は到底望めない。
【０００７】
更に、入力側の検出信号をソフトウェア構成で処理させる場合、入力側の検出信号に対応する入力値情報とこれに対応する駆動信号（出力信号）との相関関係をマップ情報化させ、このマップ情報を参照して駆動信号を設定させることも考えられる。しかし、コンバータに設けられたパワートランジスタの駆動デューティを変化させると、電源電圧に重畳される高調波の状態もこれに応じて変動してしまう為、出力電圧の安定制御を実現させるには、駆動デューティの変化に対応させて、膨大なパターンのマップ情報を準備しておかなければならない。
【０００８】
本発明は上記課題に鑑み、制御部のスペックに関わらずＡＣ電源電圧の入力値情報を取得し得る入力電圧データ形成装置の提供を第１の目的とする。また、出力電圧の安定制御を実現させ得るＡＣ／ＤＣコンバータの提供を第２の目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明では次のような入力電圧データ形成装置の構成とする。即ち、周期波形とされる電源電圧の検出信号をサンプリングする入力電圧検出回路と、前記検出信号に対応する入力値情報が記録されたメモリ回路と、プログラムと協働して入力信号処理機能を構築させる中央演算処理回路と、を備える入力電圧データ形成装置において、
前記入力値情報のうち第１の周期に属する第１周期入力値情報から前記第１の周期以後に到来した第２の周期に属する第２周期入力値情報へ更新させる入力値情報更新処理、を機能させることとする。
【００１０】
ここで、前記入力値情報更新処理は、前記入力値情報のうち前記検出信号の１周期内に属する複数の入力値情報を、一度に更新させることとしても良く、前記検出信号の周期タイミング毎に機能することとしても良い。
【００１１】
また、前記入力値情報更新処理は、前記検出信号のサンプリングを実施するサンプルタイミング毎に、前記入力値情報を逐一更新させることとしても良い。
【００１２】
好ましくは、前記入力値情報更新処理は、前記第１周期入力値情報から前記第２周期入力値情報への更新を選択的に許可または不許可とさせ、前記第１周期入力値情報の一部のみ更新させることとする。
【００１３】
また、上記課題を解決するため、本発明では次のようなＡＣ／ＤＣコンバータの構成としても良い。即ち、請求項１乃至請求項５のうち何れか１つに記載の入力電圧データ形成装置を具備するＡＣ／ＤＣコンバータ制御装置と、交流電源の電源電圧を全波整流させる整流部と、前記整流部から出力された全波整流電圧を検出する入力電圧検出部と、前記全波整流電圧を直流電圧へ変換させるコンバータ部と、を備えることを特徴とするＡＣ／ＤＣコンバータ。
【発明の効果】
【００１４】
本発明に係る入力電圧データ形成装置によると、第１の周期に属する電源電圧等の入力値情報に基づいて、当該第１の周期の後に到来する第２の周期に属する電源電圧等の入力値情報を設定するので、当該入力電圧データ形成装置は、処理速度を高くせずとも入力値情報の認識処理が可能となり、当該装置の低コスト化が図られる。
【００１５】
また、本発明に係るＡＣ／ＤＣコンバータによると、検出信号ＳＧｖに高調波が重畳されていても、過去の同位相の入力値情報に基づいて出力信号を生成させることで、ＡＣ／ＤＣコンバータの出力電圧を定値に制御させることが可能となる。
【図面の簡単な説明】
【００１６】
【図１】ＡＣ／ＤＣコンバータの回路構成を示す図。
【図２】メモリ回路に記録される電圧データログを示す図。
【図３】実施の形態に係る一次電流検出処理を示すフローチャート。
【図４】実施の形態に係る入力電圧の検出動作を示す図。
【図５】電源電圧と電圧データログとの対応関係を示す図。
【図６】実施例１に係る入力値情報更新処理を示すフローチャート。
【図７】実施例１に係る電圧データログの更新状況を示す図。
【図８】実施例２に係る入力値情報更新処理を示すフローチャート。
【図９】実施例２に係る電圧データログの更新状況を示す図。
【図１０】実施例３に係る入力値情報更新処理を示すフローチャート。
【図１１】実施例３に係る電圧データログの更新状況を示す図。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明に係る実施の形態を説明する。図１は、本実施の形態に係るＡＣ／ＤＣコンバータの回路構成が示されている。ＡＣ／ＤＣコンバータ１００は、交流電源ＡＣに接続された整流部１１０と、入力電圧検出部１２０と、コンバータ部１３０と、ＡＣ／ＤＣコンバータ制御装置１４０と、から構成されている。尚、本実施の形態にあっては、交流電源ＡＣが５０Ｈｚ又は６０Ｈｚの商用電源であるとする。また、ＡＣ／ＤＣコンバータ制御装置１４０を、単に、制御装置１４０と呼ぶこととする。
【００１８】
整流部１１０は、各々のダイオードがブリッジ状に接続されている。かかる整流部１１０では、電源電圧Ｖａｃを全波整流させ、後段回路へ出力させている。以下、整流部１１０から出力される電圧を、整流電圧と呼ぶこととする。図示の如く、整流部１１０の出力点には、バスラインＢＨ及びＢＬが各々接続されている。
【００１９】
入力電圧検出部１２０は、同図によると、分圧抵抗ｒ１〜ｒ２が用いられている。当該分圧抵抗ｒ１〜ｒ２の両端はバスラインに接続されている。また、抵抗ｒ１と抵抗ｒ２との接点は、信号ラインが接続され、整流電圧の値に比例する検出信号ＳＧｖが出力される。
【００２０】
コンバータ部１３０は、所謂ＰＦＣコンバータであって、バスラインＢＨに介挿されたリアクトルＬ及びダイオードＤと、パワートランジスタＴｒと、これにゲート信号を与えるドライブ回路Ｄｒｖと、ダイオードＤのカソード側に接続された平滑コンデンサＣｐとが設けられている。ドライブ回路Ｄｒｖは、ＰＷＭ-ＩＣと増幅回路とが設けられ、制御装置から出力信号ＳＧｔを受けると、これに比例するＰＷＭ信号を生成し、当該ＰＷＭ信号の電圧値を調節してパワートランジスタＴｒへ出力させる。ＰＦＣコンバータは、パワートランジスタＴｒが駆動されると、整流電圧に相似形の電流三角波を連続的に形成させ、力率を１に近づける制御が行われると供に、デューティを適宜に調整されることで出力電圧を一定値に制御させている。
【００２１】
制御装置１４０は、中央演算処理回路１４１と、不揮発性メモリ回路１４３と、Ａ／Ｄ変換回路１４４（特許請求の範囲における入力電圧検出回路）と、揮発性メモリ回路１４５（特許請求の範囲におけるメモリ回路）と、Ｄ／Ａ変換回路１４６をはじめとする要素回路が配備され、プログラムと協働して適宜の機能を構築させる。かかる制御装置１４０は、Ａ／Ｄ変換回路１４４と、所定のメモリ回路１４３又は１４５と、プログラムによって所定の処理を機能構築させる中央演算処理回路１４１とを伴って、入力電圧データ検出装置を構成する。以下、制御装置１４０と呼ぶ場合には、便宜的に、この入力電圧データ検出装置が含まれた制御装置であるものとする。
【００２２】
中央演算処理回路１４１は、プログラムと協働して、出力信号演算機能部及び入力信号処理機能部を構築させる。このうち、出力信号演算機能部は、メモリ回路の所定記憶領域に記録された入力値情報を参照し、ドライブ回路Ｄｒｖへ与える出力信号を設定する。
【００２３】
また、中央演算処理回路１４１には、ＤＭＡコントローラ１４１ａが内蔵されており、Ａ／Ｄ変換回路１４４で取得された情報を、「Direct Memory Access」によって揮発性メモリ回路１４５へ転送させている。かかる転送方式を用いることで、中央演算処理回路１４１の処理負担を低減させている。
【００２４】
更に、中央演算処理回路１４１にはＣＰＵバス１４２が設けられ、このＣＰＵバスは、バスラインを介して、Ａ／Ｄ変換回路及びメモリ回路等の要素回路へ適宜接続されている。このＣＰＵバス１４２は、データバスによって情報の授受が行われ、アドレスバスによってメモリ回路の記憶領域のアドレスを指定し、コントロールバスによってタイミング等の制御信号を伝えている。中央演算処理回路１４１は、データを一時的に記憶するアキュムレータ、メモリアドレスの指定を行うアドレスレジスタ、制御上に関わる指令を行うコントロールレジスタを具備し、これらレジスタ内の情報がＣＰＵバスを介して各要素回路へ伝達される。
【００２５】
不揮発性メモリ回路１４３は、「Read only Memory」と呼ばれるメモリ回路であって、電源の供給状態に関わらず、記憶領域の情報が維持される。本実施の形態では、当該不揮発性メモリ回路１４３の記憶領域に各種プログラムが記録されている。
【００２６】
Ａ／Ｄ変換回路１４４は、所定期間中に入力される複数の情報を取得できるよう、複数チャンネルのＡＤレジスタが具備されている。また、Ａ／Ｄ入力ポートには、信号ラインが接続され、入力電圧検出回路１２０で検出された検出信号ＳＧｖが印加されている。本実施の形態の場合、Ａ／Ｄ変換回路１４４は、コントロールレジスタの指令によってＡ／Ｄタイミングが規定され、交流電圧の半周期分に相当するサンプル値がＡ／Ｄレジスタへ一時的に保持させる。このサンプル値は、ＤＭＡラインを介して、直接的に揮発性メモリ回路１４５へ転送される。
【００２７】
揮発性メモリ回路１４５は、「Random Access Memory」と呼ばれるメモリ回路であって、ＳＲＡＭ又はＤＲＡＭ等がこれに属する。本実施の形態では、Ａ／Ｄ変換回路１４４でサンプリングされた入力値情報が、記憶領域へ電気的に保持される。以下、この入力値情報の各々又は全体を、「電圧データログ」と呼ぶことがある。
【００２８】
Ｄ／Ａ変換回路１４６は、出力信号演算機能部の処理結果に応じて、適宜の出力信号ＳＧｔを出力させる。かかる出力信号ＳＧｔは、デューティ情報が含まれた信号であって、ドライブ回路Ｄｒｖの構成によってはＰＷＭ信号とされていても良い。
【００２９】
更に、上述したプログラムには、入力信号処理機能部を担うものとして、入力値情報更新処理と入力値情報特定処理と出力信号設定処理とが規定されている。そして、中央演算処理回路１４１では、これらの処理を規定したプログラムがプログラムレジスタに読み込まれることで、入力値情報更新処理，入力値情報特定処理，及び，出力信号処理等が実行される。
【００３０】
図２に示す如く、入力値情報更新処理は、検出信号ＳＧｖの情報がＡＤレジスタ内に保持された入力値情報に対して、当該入力値情報の各々を揮発性メモリ回路１４５のアドレスCNT_000〜CNT_011へ保存させる指令を行う。Ａ／Ｄ変換回路１４４では中央演算処理回路１４１からＡＤタイミングが規定されるので、各々の入力値情報Ｖ（０）〜Ｖ（１１）は、Ａ／Ｄタイミング毎（ｔ０〜ｔｎ）に記録されることとなる。本実施の形態の場合、Ａ／Ｄタイミングは、キャリア周波数の１キャリアに同期されており、４５．５μｓｅｃ毎に到来することとする。
【００３１】
尚、本実施の形態では、整流電圧を検出しているので、実際には全波整流波のデータがメモリ回路へ保存されることとなる。但し、説明の便宜上、交流波形に基づいて説明を行うこととする。また、本回路システムでは、ゼロクロス検出回路がダイオードブリッジ１１０の入力側に設けられている（図示なし）。当該ゼロクロス検出回路は、検出値が負から正へ転じるとパルス波を出力させる仕組とされ、図２に示す如く、ゼロクロスタイミングＺＣＸが到来したことを制御装置１４０へ報知させている。このため、制御装置１４０では、ゼロクロス信号のパルス間隔が電源電圧の一周期Ｔであると認識できる。
【００３２】
入力値情報更新処理は、後の実施例で説明される処理手順によって、過去に記録された入力値情報を新たな入力値情報へと更新させる。この場合、特許請求の範囲の記載によれば、第１の周期に属する入力値情報が過去の周期の各入力値情報に相当し、第２の周期に属する入力値情報が新たな周期の各入力値情報に相当する。但し、特許請求の範囲に記載される「第１の周期」は、「第２の周期」の直前の周期であっても良く、数周期前に遡った周期を指すものとしても良い。また、本実施の形態では「第２の周期」が現在の周期として説明していくが、特許請求の範囲に記載の「第２の周期」の用語は、「第１の周期」の後に到来する条件を満たせば、現在・過去・未来の何れの時期に到来する周期を含んだ概念である。
【００３３】
入力値情報特定処理は、出力信号設定処理のサブルーティンとして起動される（図３参照）。当該入力値情報特定処理は、揮発性メモリ回路１４５の所定アドレスにアクセスさせ、アキュムレータに所定の入力値情報を読み込ませる。具体的に説明すると、入力値情報特定処理は、ゼロクロス信号の状態を認識し、ゼロクロス信号のパルスを受信した直後であれば（Ｓ０１）、処理Ｓ０２にてアドレスレジスタのカウント値をクリヤ（アドレスCNT_000を指定）させ、アドレスCNT_000に対応する入力値情報を参照するよう指令する（Ｓ０４）。一方、ゼロクロスパルスＺＣＸを受信してから本処理が一度でも実施されていれば（Ｓ０１）、処理Ｓ０３にてアドレスレジスタをカウントアップ（アドレスCNT_001を指定）させ、アドレスCNT_001に対応すする入力値情報の参照指令を行う（Ｓ０４）。以後、本処理の起動毎にアドレスレジスタのカウントアップとデータ参照とを繰り返し、ゼロクロスパルスＺＣＸの到来毎に、再度、アドレスCNT_000から入力値情報の読込を開始する。
【００３４】
入力値情報特定処理は、第１の周期に属する入力値情報（第１入力値情報）を参照して、これを第２の周期に属する入力値情報（第２入力値情報）として設定させる。その後、入力値情報特定処理によって参照されたアドレスの入力値情報が、入力値情報更新処理によって新たな入力値情報へと書換えられる。本実施の形態にあっては、図４に示す如く、Ａ／Ｄタイミングｔ０のとき、１周期前のＡ／Ｄタイミングｔ０‘における入力値情報が読みこまれ（図４ａ参照）、Ａ／Ｄタイミングｔ１〜ｔｎについても、各々１周期前のＡ／Ｄタイミングｔ１’〜ｔｎ‘における入力値情報が読み込まれる（図４ｂ〜図４ｄ参照）。
【００３５】
出力信号設定処理は、参照した入力値情報に基づいて出力信号を設定する。かかる処理では、マップ情報を用いて入力値情報から出力信号の設定情報を算出するようにしても良く、出力信号の設定情報を入力値情報の関数によって算出するようにしても良い。上述の如く、入力値情報は１周期前の情報とされるので、現在の電源電圧のサンプル値を出力信号へ反映させるのではなく、入力値情報の変化が１周期遅れて出力信号に反映されることとなる（図５参照）。
【００３６】
但し、電源電圧は、略一定周期の周波数によって変動するため、現在の入力値情報と１周期前の入力値情報とが略一致することとなる。このため、本実施の形態に係る制御装置１４０によると、検出信号の情報をリアルタイムで処理しなくとも、メモリ回路に記録された入力値情報を参照することで、出力信号を設定する為の情報を入手することが可能となる。
【００３７】
このように、入力電圧データ形成装置（制御装置１４０）によると、第１の周期に属する電源電圧等の入力値情報に基づいて、当該第１の周期の後に到来する第２の周期に属する電源電圧等の入力値情報を設定するので、当該入力電圧データ形成装置は、処理速度を高くせずとも入力値情報の認識処理が可能となり、当該装置の低コスト化が図られる。
【００３８】
尚、本実施の形態に係る入力電圧データ形成装置（制御装置１４０）では、周期的に入力値情報が一致する性質を利用して、入力値情報を推定，修正，又は，予測することが可能となる。特に、過去の複数周期分に相当する電圧データログを参照するようにすれば、同位相のＡ／Ｄタイミングに相当する入力値情報について統計的処理（平均値等）を施せるので、入力値情報の修正が可能となり、当該情報の精度を向上させることが可能となる。また、入力値情報いついて統計的処理を施すことで、ノイズ等に影響された検出情報を選別することも可能となる。
【００３９】
また、入力電圧データ形成装置（制御装置１４０）によると、所定位相での入力値情報の変動がなければ、電源電圧の乱動がない旨を確認できることとなり、高調波が重畳されていても其の電圧波形が周期的であることを把握できる。このため、本制御装置１４０によると、検出信号ＳＧｖに高調波が重畳されていても、過去の同位相の入力値情報に基づいて出力信号を生成させることで、ＡＣ／ＤＣコンバータでは、出力電圧を一定値に制御させることが可能となる。
【００４０】
また、本実施の形態に係るＡＣ／ＤＣコンバータ１００によると、従前の情報を複数周期に亘って参照することとすると、各位相での入力値情報について統計的処理を施すことが可能となり、ノイズのような偶発的に乱動した入力値情報を排除させることも可能となる。
【００４１】
以下、各実施例を参照して、入力値情報更新処理によって実施される電圧ログデータの更新手順について説明する。尚、データの更新とは、データレジスタ又はメモリ回路へ既に作成されたデータについて、当該データ（情報）を新たなデータ（情報）に作成し直すこと、即ち、データの書き換え処理を指す。
【実施例１】
【００４２】
図６は、本実施例に係る入力値情報更新処理が規定するフローチャートである。本処理は、ゼロクロスタイミング毎（検出信号の周期タイミング毎）に起動される。かかる処理が起動されると、先ず、コントロールレジスタによってＡ／Ｄタイミングを規定し、Ａ／Ｄ変換回路に対して検出信号ＳＧｖのサンプリング動作を指令する（Ｓ１１）。また、処理Ｓ１１が完了すると、これと併せて、Ａ／Ｄレジスタの指定アドレスをカウントアップさせ（Ｓ１３）、処理Ｓ１２でゼロクロス信号ＺＣＸを認識するまで、検出信号ＳＧｖのサンプリングを実施し入力値情報を順次取得する。
【００４３】
その後、処理Ｓ１２でゼロクロス信号ＺＣＸが認識されると、入力値情報更新処理では、メモリの書換指令Ｓ１４を行い、図７の周期Ｔ２に示す如く、周期Ｔ２に属する全入力値情報Ｖ２（０）〜Ｖ２（ｎ）を、揮発性メモリ回路１４５のアドレスCNT_０〜CNT_nへ一度に上書させる。
【００４４】
かかる処理Ｓ１４が完了すると、Ａ／Ｄレジスタの指定アドレスをカウントクリヤさせ（Ｓ１５）、次に到来するＡ／Ｄタイミングｔ０（次周期の最初のＡ／Ｄタイミング）のサンプル動作に備える。そして、現入力値情報更新処理が終了すると、直ちに次の入力値情報更新処理が起動され、周期Ｔ３の終了をゼロクロス信号によって検出し、これと供に、当該周期Ｔ３に属する全入力値情報Ｖ３（０）〜Ｖ３（ｎ）を揮発性メモリ回路１４５のアドレスCNT_０〜CNT_nに上書させる。入力値情報更新処理では、以下、この書換動作を周期Ｔ毎に繰り返す。
【００４５】
尚、本実施の形態のように整流電圧を検出信号とする場合、Ａ／Ｄレジスタに半周期分の入力値情報を保持させ、半周期毎に書換指令Ｓ１４を行うようにしても良い。この場合、ゼロクロス検出回路は、半周期毎にゼロクロスパルスを出力させるようにする。
【００４６】
本実施例に係る入力電圧データ形成装置（制御装置１４０）によると、電源電圧の周期Ｔ毎に入力値情報の更新処理が実施されるので、Ａ／Ｄタイミング毎に逐一更新処理する場合と比べて、中央演算処理回路１４１での処理負担が軽減される。このため、ＣＰＵバスの通信速度を低くできるので、制御装置を低スペックの要素回路で構成させることが可能となり、当該装置の低コスト化を実現できる。
【実施例２】
【００４７】
図８は、入力値情報をＡ／Ｄタイミング毎に逐一更新させる入力値情報更新処理のフローである。かかる処理は、Ａ／Ｄタイミング毎に起動され、検出信号ＳＧｖのサンプリング指令を行い（Ｓ２１）、この処理Ｓ２１毎に、サンプリングされた入力値情報がメモリ回路１４５の所定アドレスに対応する記憶領域に記録される（Ｓ２２）。そして、処理Ｓ２３〜Ｓ２５によって電源電圧の周期Ｔｍの末端を認識し、周期Ｔｍの末端を認識すると、再度、電圧データログのアドレスCNT_0から書換動作を開始させる（図９参照）。
【００４８】
本実施の形態に係る入力電圧データ形成装置（制御装置１４０）によると、検出信号のサンプル値（入力値情報）が逐一メモリ回路１４５へ転送されるので、Ａ／Ｄ変換回路１４４のチャンネルを少なくすることができる。このため、Ａ／Ｄ変換回路のコスト低減により、制御装置１４０の低コスト化が図られる。
【実施例３】
【００４９】
図１０に示される入力値情報更新処理は、実施例１の入力値情報更新処理について、正誤選択指令処理Ｓ３０が追加されている。この処理では、過去複数周期に亘る電圧データログがメモリ回路に保存されている。
【００５０】
正誤選択指令処理Ｓ３０では、過去の電圧データログを参照して、同位相の入力値情報を複数抽出し、これに対して平均値又は変動量等の統計的演算処理が施される。そして、この統計的予測値から懸け離れた入力値情報を取得した場合、図１１に示す如く、これに相当する入力値情報の更新を不許可とさせる。
【００５１】
本実施例では、入力値情報が、統計的予測値に基づいて、更新処理を選択的に許可・不許可とされる。このうち、更新処理が不許可とされた入力値情報は、図１１に示す如く、更に１周期前の入力値情報が用いられることとなる。このように、本実施例では、検出信号の異常値を判別できるので、ＡＣ／ＤＣコンバータの安定動作が実現される。
【００５２】
尚、特許請求の範囲に記載された用語等の意義は、上述した実施の形態又は実施例の記載によって限定されるものでなく、其の発明の有する技術的思想の範囲において適切に解釈されなければならない。例えば、入力電圧データ形成装置は、適用用途がＡＣ／ＤＣコンバータに限定されるものでなく、パワーコンディショナーにおける単独運転装置など、交流電圧を検出する電気的機器に広く適用可能なものである。
【符号の説明】
【００５３】
１００  ＡＣ／ＤＣコンバータ，  ＡＣ  交流電源，  １１０  整流部，  １２０  入力電圧検出部，  １３０  コンバータ部，  １４０  入力電圧データ形成装置，  １４１  中央演算処理回路，  １４３  不揮発性メモリ回路，  １４４  入力電圧検出回路，  １４５  揮発性メモリ回路。
【図１】
2013230034.tif 000003
【図２】
2013230034.tif 000004
【図３】
2013230034.tif 000005
【図４】
2013230034.tif 000006
【図５】
2013230034.tif 000007
【図６】
2013230034.tif 000008
【図７】
2013230034.tif 000009
【図８】
2013230034.tif 000010
【図９】
2013230034.tif 000011
【図１０】
2013230034.tif 000012
【図１１】
2013230034.tif 000013