(57)【要約】【課題】スイッチング素子と、スイッチング素子と刺激を発生させる電極とを電気的に相互に接続する接続ビアとを表示素子上に形成しても、操作面の透明性が確保され、又、表示素子に表示された内容の視認性が低下しないスイッチング素子構造体およびその製造方法を提供する。【解決手段】本発明は、基板上に、第１方向に沿って、ゲート電極、ゲート電極を覆う絶縁膜、ソース電極、ドレイン電極およびソース電極とドレイン電極とに接する半導体チャネルを備えたスイッチング素子を有して成り、第１方向に垂直な方向である第２方向に沿って、スイッチング素子を介して、上側電極と下側電極とが電気的に相互に接続されているスイッチング素子構造体およびその製造方法を提供する。【選択図】図１
2013232096.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子構造体であって、
基板上に、第１方向に沿って、ゲート電極、該ゲート電極を覆う絶縁膜、ソース電極、ドレイン電極および該ソース電極と該ドレイン電極とに接する半導体チャネルを備えたスイッチング素子を有して成り、
前記第１方向に垂直な方向である第２方向に沿って、前記スイッチング素子を介して、上側電極と下側電極とが電気的に相互に接続されていることを特徴とする、スイッチング素子構造体。
【請求項２】
前記第１方向に垂直な方向である前記第２方向に沿って、前記ソース電極、前記ドレイン電極および該ソース電極と該ドレイン電極とに接する前記半導体チャネルを介して、上側電極と下側電極とが電気的に相互に接続されていることを特徴とする、請求項１に記載のスイッチング素子構造体。
【請求項３】
前記ソース電極、前記ドレイン電極および前記半導体チャネルが接続ビアを成している、請求項２に記載のスイッチング素子構造体。
【請求項４】
前記ソース電極、前記ドレイン電極、前記絶縁膜、前記上側電極および前記下側電極の少なくとも１つが、透明であることを特徴とする、請求項１〜３のいずれかに記載のスイッチング素子構造体。
【請求項５】
前記ゲート電極および前記下側電極の配置方向が相互に直交していることを特徴とする、請求項１〜４のいずれかに記載のスイッチング素子構造体。
【請求項６】
前記スイッチング素子が、電界効果型薄膜トランジスタであることを特徴とする、請求項１〜５のいずれかに記載のスイッチング素子構造体。
【請求項７】
請求項１〜６のいずれかに記載のスイッチング素子構造体を有して成る触感デバイスであって、
複数の前記上側電極と複数の前記下側電極とが接続されており、前記下側電極に印加する電圧の変更によって触感が供されることを特徴とする、触感デバイス。
【請求項８】
請求項１〜６のいずれかに記載のスイッチング素子構造体を有して成るタッチパネル・デバイスであって、
前記複数の前記上側電極と前記複数の前記下側電極とが接続されており、前記複数の前記上側電極の間の静電容量を検出することを特徴とする、タッチパネル・デバイス。
【請求項９】
請求項１〜６のいずれかに記載のスイッチング素子構造体を有して成るタッチパネル機能付き触感デバイスであって、
前記スイッチング素子構造体により、前記触感デバイスモードおよび前記タッチパネル・デバイスモードが時分割されることを特徴とする、タッチパネル機能付き触感デバイス。
【請求項１０】
スイッチング素子構造体を製造する方法であって、
少なくとも順に、
基板上において、第１方向に沿って、ゲート電極、該ゲート電極を覆う絶縁膜、ソース電極、ドレイン電極および該ソース電極と該ドレイン電極とに接する半導体チャネルを形成してスイッチング素子を得る工程、
前記第１方向に沿って、前記スイッチング素子を積層してスイッチング素子積層体を得る工程、および
前記第１方向に垂直な方向となる第２方向に沿って、前記ソース電極と前記ドレイン電極とを前記上側電極又は前記下側電極に各々電気的に相互に接続させる工程を含んで成ることを特徴とする、スイッチング素子構造体を製造する方法。
【請求項１１】
スイッチング素子構造体を製造する方法であって、
少なくとも順に、
基板上において、第１方向に沿って、複数のゲート電極、該ゲート電極を各々覆う絶縁膜、ソース電極、ドレイン電極および該ソース電極と該ドレイン電極とに接する複数の半導体チャネルを形成して複数のスイッチング素子を得る工程、
前記ソース電極と前記ドレイン電極とが前記スイッチング素子の側面に露出するように、前記複数の前記スイッチング素子を形成した前記基板を前記第１方向に沿って切断する工程、
前記第１方向に沿って、前記切断した前記スイッチング素子を積層してスイッチング素子積層体を得る工程、および
前記第１方向に垂直な方向となる第２方向に沿って、前記ソース電極と前記ドレイン電極とを上側電極又は下側電極に各々電気的に相互に接続させる工程を含んで成ることを特徴とする、スイッチング素子構造体を製造する方法。
【請求項１２】
スイッチング素子構造体を製造する方法であって、
少なくとも順に、
基板上において、第１方向に沿って、複数のゲート電極、該ゲート電極を各々覆う絶縁膜、ソース電極、ドレイン電極および該ソース電極と該ドレイン電極とに接する複数の半導体チャネルを形成して複数のスイッチング素子を得る工程、
前記第１方向に沿って、前記複数の前記スイッチング素子を積層してスイッチング素子積層体を得る工程、
前記ソース電極と前記ドレイン電極とが前記スイッチング素子積層体の側面に露出するように、前記スイッチング素子積層体を前記第１方向に沿って切断する工程、および
前記第１方向に垂直な方向となる第２方向に沿って、前記ソース電極と前記ドレイン電極とを前記上側電極又は前記下側電極に各々電気的に相互に接続させる工程を含んで成ることを特徴とする、スイッチング素子構造体を製造する方法。
【請求項１３】
スイッチング素子構造体を製造する方法であって、
少なくとも順に、
基板上において、第１方向に沿って、複数のゲート電極、該ゲート電極を各々覆う絶縁膜、ソース電極、ドレイン電極および該ソース電極と該ドレイン電極とに接する複数の半導体チャネルを形成して複数のスイッチング素子を得る工程、
前記第１方向に沿って、前記複数の前記スイッチング素子を積層してスイッチング素子積層体を得る工程、
前記第１方向に沿って、前記ソース電極と前記ドレイン電極とが前記スイッチング素子積層体の側面に露出するように、前記スイッチング素子積層体を切断する工程、
前記第１方向に沿って、前記切断した前記スイッチング素子積層体を積層する工程、
および
前記第１方向に垂直な方向となる第２方向に沿って、前記ソース電極と前記ドレイン電極とを前記上側電極又は前記下側電極に各々電気的に相互に接続させる工程を含んで成ることを特徴とする、スイッチング素子構造体を製造する方法。
【請求項１４】
前記ソース電極、前記ドレイン電極、前記絶縁膜、前記上側電極および前記下側電極の少なくとも１つが、透明であることを特徴とする、請求項１０〜１３のいずれかに記載のスイッチング素子構造体を製造する方法。
【請求項１５】
前記ゲート電極および前記下側電極の配置方向が相互に直交していることを特徴とする、請求項１０〜１３のいずれかに記載のスイッチング素子構造体を製造する方法。
【請求項１６】
前記スイッチング素子が、電界効果型薄膜トランジスタであることを特徴とする、請求項１０〜１３のいずれかに記載のスイッチング素子構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子構造体およびその製造方法に関する。特に、本発明は、触感ディスプレイおよびタッチパネルの駆動等に用いられるスイッチング素子構造体およびその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話、銀行端末およびゲーム機器等に普及しているタッチパネル・デバイスは、表示素子に表示された表示内容を視認しつつ、表示素子上に積層されたタッチパネルの特定の部分を指等で触れることにより操作するものである。このデバイスは、液晶表示機能とタッチパネル操作機能を有する。その一方で、このデバイスは、触感呈示機能を有しないため、タッチパネルの特定の部分を指等で触れた感覚を得ることは困難であった。
【０００３】
この課題を解決するため、静電気力を用いて指等に刺激を与えて、触感呈示機能を奏する装置および方法が開示されている（引用文献１)。操作面上にある指等に刺激を与えるためには、操作面近傍に刺激を発生させる電極を配置する必要がある。又、操作面上の任意の位置にある指等に刺激を与えるためには、複数の電極の中から任意の電極をスイッチングするためのスイッチング素子と、刺激を発生させる電極とスイッチング素子とを電気的に相互に接続する接続ビアが必要となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−８７３５９号公報
【特許文献２】特開２０１１−２９２６号公報
【特許文献３】特開２００１−１８９４６６号公報
【特許文献４】特開２００１−４４２７９号公報
【非特許文献】
【０００５】
【非特許文献１】鵜飼育弘著「薄膜トランジスタ技術のすべて」工業調査会、２００７年１０月２５日（Ｐ１４５）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
刺激を発生させる電極は、操作面近傍に配置する必要がある。それ故、スイッチング素子と、スイッチング素子と刺激を発生させる電極とを電気的に相互に接続する接続ビアとを表示素子上に形成する必要がある。しかしながら、上に形成することで、操作面の透明性が損なわれ、又、表示画面に表示された内容の視認性が低下する問題が生じてしまう
。
【０００７】
そこで、本発明は、スイッチング素子と、スイッチング素子と刺激を発生させる電極とを電気的に相互に接続する接続ビアとを表示素子上に形成しても、操作面の透明性が確保され、又、表示素子に表示された内容の視認性が低下しないスイッチング素子構造体およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明では、スイッチング素子構造体であって、
スイッチング素子構造体であって、
基板上に、第１方向に沿って、ゲート電極、ゲート電極を覆う絶縁膜、ソース電極、ドレイン電極およびソース電極とドレイン電極とに接する半導体チャネルを備えたスイッチング素子を有して成り、
第１方向に垂直な方向である第２方向に沿って、スイッチング素子を介して、上側電極と下側電極とが電気的に相互に接続されていることを特徴とする、スイッチング素子構造体が提供される。
【０００９】
又、上記目的を達成するために、本発明では、スイッチング素子構造体の製造方法であって、
少なくとも順に、
基板上において、第１方向に沿って、ゲート電極、ゲート電極を覆う絶縁膜、ソース電極、ドレイン電極およびソース電極とドレイン電極とに接する半導体チャネルを形成してスイッチング素子を得る工程、
第１方向に沿って、スイッチング素子を積層してスイッチング素子積層体を得る工程、および
第１方向に垂直な方向となる第２方向に沿って、ソース電極とドレイン電極とを上側電極又は下側電極に各々電気的に相互に接続させる工程を含んで成ることを特徴とする、スイッチング素子構造体を製造する方法が提供される。
【００１０】
又、上記目的を達成するために、本発明では、スイッチング素子構造体を製造する方法であって、
少なくとも順に、
基板上において、第１方向に沿って、複数のゲート電極、ゲート電極を各々覆う絶縁膜、ソース電極、ドレイン電極およびソース電極とドレイン電極とに接する複数の半導体チャネルを形成して複数のスイッチング素子を得る工程、
ソース電極とドレイン電極とがスイッチング素子の側面に露出するように、複数のスイッチング素子を形成した基板を第１方向に沿って切断する工程、
第１方向に沿って、切断したスイッチング素子を積層してスイッチング素子積層体を得る工程、および
第１方向に垂直な方向となる第２方向に沿って、ソース電極とドレイン電極とを上側電極又は下側電極に各々電気的に相互に接続させる工程を含んで成ることを特徴とする、スイッチング素子構造体を製造する方法が提供される。
【００１１】
又、上記目的を達成するために、本発明では、スイッチング素子構造体を製造する方法であって、
少なくとも順に、
基板上において、第１方向に沿って、複数のゲート電極、ゲート電極を各々覆う絶縁膜、ソース電極、ドレイン電極およびソース電極とドレイン電極とに接する複数の半導体チャネルを形成して複数のスイッチング素子を得る工程、
第１方向に沿って、複数の前記スイッチング素子を積層してスイッチング素子積層体を得る工程、
ソース電極とドレイン電極とがスイッチング素子積層体の側面に露出するように、スイッチング素子積層体を第１方向に沿って切断する工程、および
第１方向に垂直な方向となる第２方向に沿って、ソース電極とドレイン電極とを上側電極又は下側電極に各々電気的に相互に接続させる工程を含んで成ることを特徴とする、スイッチング素子構造体を製造する方法が提供される。
【００１２】
又、上記目的を達成するために、本発明では、スイッチング素子構造体を製造する方法であって、
少なくとも順に、
基板上において、第１方向に沿って、複数のゲート電極、ゲート電極を各々覆う絶縁膜、ソース電極、ドレイン電極およびソース電極とドレイン電極とに接する複数の半導体チャネルを形成して複数のスイッチング素子を得る工程、
第１方向に沿って、複数の前記スイッチング素子を積層してスイッチング素子積層体を得る工程、
第１方向に沿って、ソース電極とドレイン電極とがスイッチング素子積層体の側面に露出するように、スイッチング素子積層体を切断する工程、
第１方向に沿って、切断したスイッチング素子積層体を積層する工程、
および
第１方向に垂直な方向となる第２方向に沿って、ソース電極とドレイン電極とを上側電極又は下側電極に各々電気的に相互に接続させる工程を含んで成ることを特徴とする、スイッチング素子構造体を製造する方法が提供される。
【発明の効果】
【００１３】
本発明のスイッチング素子構造体は、これまで横方向に設けていた電界効果型薄膜トランジスタであるスイッチング素子を縦方向に設けたことに特徴を有する。スイッチング素子を縦方向に設けたことで、本発明のスイッチング素子構造体は、スイッチング素子が本来のスイッチング素子としての機能を果たしつつ、同時に上側電極と下側電極とを電気的に相互に接続する接続ビアとしての機能を果たしている。
それ故、表示素子上にスイッチング素子構造体を積層しても、視認が妨げられない。又、本発明のスイッチング素子構造体を有するデバイス操作面の任意の位置にある指の位置を検知することができる。又、本発明のスイッチング素子構造体を有するデバイス操作面の任意の位置にある指に触感を与えることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明のスイッチング素子構造体の概略断面図
【図２】本発明のスイッチング素子構造体が触感デバイスとして機能する場合の概略平面図
【図３】本発明のスイッチング素子構造体がタッチパネルとして機能する場合の概略平面図
【図４】本発明のスイッチング素子構造体が触感機能付タッチパネルとして機能する場合の概略平面図
【図５】本発明のスイッチング素子構造体のある実施形態での製造方法を示した概略断面図
【図６Ａ】本発明のスイッチング素子構造体の別の実施形態での製造方法を示した概略断面図
【図６Ｂ】本発明のスイッチング素子構造体の別の実施形態での製造方法を示した概略断面図
【図７Ａ】本発明のスイッチング素子構造体の他の実施形態での製造方法を示した概略断面図
【図７Ｂ】本発明のスイッチング素子構造体の他の実施形態での製造方法を示した概略断面図
【図８Ａ】本発明のスイッチング素子構造体の更に他の実施形態での製造方法を示した概略断面図
【図８Ｂ】本発明のスイッチング素子構造体の更に他の実施形態での製造方法を示した概略断面図
【図８Ｃ】本発明のスイッチング素子構造体の更に他の実施形態での製造方法を示した概略断面図
【発明を実施するための形態】
【００１５】
本発明のスイッチング素子構造体は、これまで横方向に設けていた電界効果型薄膜トランジスタであるスイッチング素子を縦方向に設けたことに特徴を有する。スイッチング素子を縦方向に設けたことで、本発明のスイッチング素子構造体は、スイッチング素子が本来のスイッチング素子としての機能を果たしつつ、同時に層間接続ビアとしての機能を果たしているのである。
以下、本発明のスイッチング素子構造体について詳細に説明する。
【００１６】
図１は、本発明のスイッチング素子構造体１の概略断面図である。本発明のスイッチング素子構造体１は、表面保護膜１８の表面にある上側電極層３、表示素子１７の表面にある下側電極層４、スイッチング素子積層体６を有して成る。上側電極層３は、各上側電極２を接着層１６で交互に接着した層である。下側電極層４は、各下側電極５を接着層１６で交互に接着した層である。又、スイッチング素子積層体６は、第１方向に沿ってスイッチング素子７を複数積層したものであり、又、上側電極層３と下側電極層４との間に相互に平行に接するように設けられている。この時、スイッチング素子積層体６は、第２方向に沿って、スイッチング素子７の第２層１５の両端に上側電極２と下側電極５とが接するように配置されている。このスイッチング素子積層体６を介して、上側電極２と下側電極５とが電気的に相互に接続される。又、ゲート電極９と下側電極５とは、相互に直交する位置関係にある。
なお、「第１方向」とは、スイッチング素子７の積層方向を指す。すなわち、基板上にゲート電極、ソース電極、ドレイン電極等が積層される方向を指す。又、「第２方向」とは、第１方向に実質的に垂直な方向を指す。
【００１７】
スイッチング素子７は、通常、横方向に配置される電界効果型薄膜トランジスタを指す。「電界効果型薄膜トランジスタ」とは、チャネルのコンダクタンスをゲート電極からの電界によって制御するトランジスタのことを意味している。スイッチング素子７は、第１方向に沿って基板８上に第１層１４および第２層１５を有する。第１層１４は、ゲート電極９、ゲート電極９を覆う絶縁膜１０を有して成る層である。第２層１５は、ソース電極１１、ドレイン電極１２およびソース電極１１とドレイン電極１２とに接する半導体チャネル１３を有して成る層である。半導体チャネル１３は、ゲート電極９の上部に位置している。
【００１８】
基板８の材質としては、ガラス、石英、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂などが挙げられる。本実施形態では、基板８としてガラスを用いる。又、ゲート電極９の材質としては、金、銀、銅、ニッケル、クロム、コバルト、マグネシウム、カルシウム、白金、モリブデン、鉄又は亜鉛等の金属材料等が挙げられる。又、酸化スズ、酸化インジウムスズ、フッ素含有酸化スズ、酸化ルテニウム、酸化イリジウム、酸化白金等の導電性酸化物等が挙げられる。絶縁膜１０の材質としては、樹脂又は無機絶縁物系の絶縁膜であってよい。更に、ソース電極１１とドレイン電極１２の材料としては、例えば、銅、ニッケル、アルミニウム、ステンレスなどを使用することができる。又、ゲート電極９、絶縁膜１０、ソース電極１１およびドレイン電極１２の形成方法として、例えば真空蒸着法やスパッタ法等が挙げられる。
【００１９】
本発明のスイッチング素子構造体１は、上記構造を採ることにより、以下の特徴を有することができる。スイッチング素子７の構成要素である第２層１５は、ソース電極１１、ドレイン電極１２およびソース電極１１とドレイン電極１２とに接する半導体チャネル１３を有して成る層である。それ故、この層は導電性を有するため、上側電極２と下側電極５とを電気的に相互に接続する接続ビアとしての機能を果たすことができる。更に、スイッチング素子７の構成要素である第１層１４にあるゲート電極９により、上側電極２と下側電極５との電気的接続をスイッチングすることができる。電気的接続をスイッチングできることで、デバイス内の任意の位置にある上側電極２に作用を及ぼすことができる。
【００２０】
すなわち、本発明のスイッチング素子構造体１は、スイッチング素子７と接続ビアとを一体にしたことにより、スイッチング素子７が本来のスイッチング素子としての機能を果たしつつ、同時に接続ビアとしての機能を果たしていることに特徴を有するのである。又、本発明のスイッチング素子構造体１は、スイッチング素子７と接続ビアとを一体にしたことにより、デバイスの厚さを薄くすることができる。又、本発明のスイッチング素子構造体１は、通常、横方向に配置されるスイッチング素子を縦方向(すなわち、第２方向)に配置している。それ故、表示素子上に本発明のスイッチング素子構造体１が積層されている場合でも、表示素子に表示された内容の視認性が低下しにくい。更に、接続ビアとしての機能を果たすスイッチング素子７の構成要素である基板８により、デバイス全体の強度を高めることができる。
【００２１】
又、本発明のスイッチング素子構造体１を有して成るデバイスは、以下の実施形態を採り得る。
【００２２】
（第１実施形態：触感デバイス）
まず、本発明のスイッチング素子構造体１を有するデバイスは、触感デバイスとして機能することができる。
図２に示すように、触感デバイスとして機能する場合、少なくとも２つの上側電極２のうち一方の上側電極２に正の電圧を印加して、一方の上側電極２を正の上側電極２１として作用させる。又、他方の上側電極２に負の電圧を印加して、他方の上側電極２を負の上側電極２２として作用させる。この時、表面保護膜を介して誘電体である指には、対向する電界が形成される。
すなわち、正の上側電極２１に対向する部分には負の電荷が生じる。又、負の上側電極２２に対向する部分には正の電荷が生じる。これにより、誘電体である指と上側電極２との間には静電気力が働き、触感を指に与えることができる。なお、ゲート電極９を備えるスイッチング素子７により上側電極２と、信号発生器で作られた信号が送られる下側電極層４を構成する下側電極５との電気的接続を個別に切り換え制御することで、任意の上側電極２に電圧を印加することができる。それ故、触感により提示される情報量を維持しつつ、消費電力を減らすことができる。
なお、負の上側電極２２には負の電圧を印加せず、グランド電圧を印加してもよい。
【００２３】
（第２実施形態：タッチパネル）
次に、本発明のスイッチング素子構造体１を有するデバイスは、タッチパネルとして機能することができる。
図３に示すように、タッチパネルとして機能する場合、ゲート電極９を備えるスイッチング素子７を介して、一方の上側電極２と接続された一方の下側電極５に電圧を印加し、又、他方の上側電極２と接続された他方の下側電極５にグランド電圧を印加する。なお、一方の上側電極２と他方の上側電極２とは隣接している。その上で、スイッチング素子７により選択的に対応する上側電極２に電圧を印加する。一方の上側電極２と他方の上側電極２との間に誘電体である指がある場合とない場合とで、電極間の静電容量が異なるため、誘電体である指が存在するか否かを検知することができる。更に、誘電体である指が存在すると検知した場合、下側電極層４を構成する下側電極５とゲート電極９とにより指の接触位置を特定することができる。
【００２４】
（第３実施形態：触感機能付タッチパネル)
次に、本発明のスイッチング素子構造体１は、触感機能付タッチパネルとして機能することができる。
図４に示すように、触感機能付タッチパネルとして機能する場合、１つの上側電極２を時分割制御することで、触感デバイスとして機能する電極又はタッチパネルとして機能する電極として用いることができる。時分割制御とは、１つの処理装置において、２つ以上の処理を時間的にずらして交互に遂行させるものである。すなわち、時分割制御とは、複数の異なるデジテル信号を時間的に配列して、１つの伝送路で伝送を実施するものである。
なお、スイッチング素子７により上側電極２と下側電極５との電気的接続をスイッチングすることで、任意の上側電極２に電圧を印加することができる。それ故、触感により提示される情報量を維持しつつ、消費電力を減らすことができる。
【００２５】
又、本発明のスイッチング素子構造体１は、以下の実施形態を採ることが好ましい。
【００２６】
まず、ソース電極１１とドレイン電極１２とが透明であることが好ましい。又、上側電極２と下側電極５とが透明であることが好ましい。又、絶縁膜１０が透明であることが好ましい。なお、「透明」とは、表示素子に表示された表示内容の視認性が妨げられない程度のものを指す。
【００２７】
本発明のスイッチング素子構造体１の構成要素を透明にすることで、表示素子上に本発明のスイッチング素子構造体１が積層されている場合でも、表示素子に表示された内容の視認性が更に低下しにくい。  
【００２８】
次に、本発明のスイッチング素子構造体１の製造方法について説明する。
【００２９】
製造方法(その１)
＜スイッチング素子７の形成工程＞
まず、積層方向である第１方向に沿って、スイッチング素子７を下記の工程を順に踏んで形成する。
(１)基板上にゲート電極９を設ける工程  （図５(ａ、ｂ)）
(２)ゲート電極９を覆うように絶縁膜１０を設けて第１層１４を形成する工程（図５(ｃ)）
(３)第１層１４上に半導体チャネル１３を設ける工程（図５(ｄ)）
(４)半導体チャネル１３の両側にソース電極１１とドレイン電極１２とを設けて第２層１５を形成する工程（図５(ｅ)）
【００３０】
＜スイッチング素子積層体６の形成工程＞
次に、積層方向である第１方向に沿って、複数のスイッチング素子７を積層してスイッチング素子積層体６を形成する。（図５(ｆ)）
【００３１】
＜スイッチング素子積層体６の配置変換工程＞
次に、スイッチング素子積層体６を、その中心を回転軸として時計回りに９０度回転させる。なお、本発明のスイッチング素子構造体１は、これまで横方向に設けていた電界効果型薄膜トランジスタであるスイッチング素子７を縦方向に設けたことに特徴を有するものである。それ故、回転角度は、必ずしも９０度に限定されるものではなく、例えば、７０度〜１１０度の程度の角度であってもよい。又、スイッチング素子積層体６を、その中心を回転軸として反時計回りに回転させてもよい。（図５(ｇ)）
【００３２】
＜スイッチング素子構造体１の形成工程＞
次に、第１方向に垂直な方向である第２方向に沿って、ソース電極１１を下側電極５に、ドレイン電極１２を上側電極２に各々電気的に相互に接続させて、スイッチング素子構造体１を形成する。又は、第１方向に垂直な方向である第２方向に沿って、ソース電極１１を上側電極２に、ドレイン電極１２を下側電極５に各々電気的に相互に接続させて、スイッチング素子構造体１を形成してもよい。（図５(ｈ)）
【００３３】
製造方法(その２)
＜スイッチング素子７の形成工程＞
まず、積層方向である第１方向に沿って、スイッチング素子７を下記の工程を順に踏んで形成する。
(１)基板上に複数のゲート電極９を設ける工程  （図６Ａ(ａ、ｂ)）
(２)各ゲート電極９を覆うように絶縁膜１０を設けて第１層１４を形成する工程  （図６Ａ(ｃ)）
(３)第１層１４上に各ゲート電極９に対応する半導体チャネル１３を設ける工程  （図６Ａ(ｄ)）
(４)各半導体チャネル１３の両側にソース電極１１とドレイン電極１２とを設けて第２層を形成する工程  （図６Ａ(ｅ)）
【００３４】
＜スイッチング素子７の切断工程＞
次に、積層方向である第１方向に沿って、各ソース電極１１と各ドレイン電極１２とが露出するように、複数のスイッチング素子７を形成した基板を切断する。  （図６Ａ(ｆ)）
【００３５】
＜スイッチング素子積層体６の形成工程＞
次に、積層方向である第１方向に沿って、複数のスイッチング素子７を積層してスイッチング素子積層体６を形成する。（図６Ｂ（ｇ)）
【００３６】
＜スイッチング素子積層体６の配置変換工程＞
次に、スイッチング素子積層体６を、その中心を回転軸として時計回りに９０度回転させる。なお、本発明のスイッチング素子構造体１は、これまで横方向に設けていた電界効果型薄膜トランジスタであるスイッチング素子７を縦方向に設けたことに特徴を有するものである。それ故、回転角度は、必ずしも９０度に限定されるものではなく、例えば、７０度〜１１０度の程度の角度であってもよい。又、スイッチング素子積層体６を、その中心を回転軸として反時計回りに回転させてもよい。（図６Ｂ(ｈ)）
【００３７】
＜スイッチング素子構造体１の形成工程＞
第１方向に垂直な方向である第２方向に沿って、ソース電極１１を下側電極５に、ドレイン電極１２を上側電極２に各々電気的に相互に接続させて、スイッチング素子構造体１を形成する。又は、第１方向に垂直な方向である第２方向に沿って、ソース電極１１を上側電極２に、ドレイン電極１２を下側電極５に各々電気的に相互に接続させて、スイッチング素子構造体１を形成してもよい。  （図６Ｂ(ｉ)）
【００３８】
製造方法(その３)
＜スイッチング素子７の形成工程＞
まず、積層方向である第１方向に沿って、スイッチング素子７を下記の工程を順に踏んで形成する。
(１)基板上に複数のゲート電極９を設ける工程  （図７Ａ(ａ、ｂ)）
(２)各ゲート電極９を覆うように絶縁膜１０を設けて第１層１４を形成する工程  （図７Ａ(ｃ)）
(３)第１層１４上に各ゲート電極９に対応する半導体チャネル１３を設ける工程  （図７Ａ(ｄ)）
(４)各半導体チャネル１３の両側にソース電極１１とドレイン電極１２とを設けて第２層を形成する工程  （図７Ａ(ｅ)）
【００３９】
＜スイッチング素子積層体６の形成工程＞
次に、積層方向である第１方向に沿って、複数のスイッチング素子７を積層してスイッチング素子積層体６を形成する。（図７Ａ(ｆ)）
【００４０】
＜スイッチング素子積層体６の切断工程＞
次に、各ソース電極１１と各ドレイン電極１２とが露出するように、積層方向である第１方向に沿って、スイッチング素子積層体６を切断し、切断したスイッチング素子積層体６を積層する。（図７Ｂ(ｇ)）
【００４１】
＜スイッチング素子積層体６の配置変換工程＞
次に、スイッチング素子積層体６を、その中心を回転軸として時計回りに９０度回転させる。なお、本発明のスイッチング素子構造体１は、これまで横方向に設けていた電界効果型薄膜トランジスタであるスイッチング素子７を縦方向に設けたことに特徴を有するものである。それ故、回転角度は、必ずしも９０度に限定されるものではなく、例えば、７０度〜１１０度の程度の角度であってもよい。又、スイッチング素子積層体６を、その中心を回転軸として反時計回りに回転させてもよい。（図７Ｂ(ｈ)）
【００４２】
＜スイッチング素子構造体１の形成工程＞
第１方向に垂直な方向である第２方向に沿って、ソース電極１１を下側電極５に、ドレイン電極１２を上側電極２に各々電気的に相互に接続させて、スイッチング素子構造体１を形成する。又は、第１方向に垂直な方向である第２方向に沿って、ソース電極１１を上側電極２に、ドレイン電極１２を下側電極５に各々電気的に相互に接続させて、スイッチング素子構造体１を形成してもよい。  （図７Ｂ(ｉ)）
【００４３】
製造方法(その４)
＜スイッチング素子７の形成工程＞
まず、積層方向である第１方向に沿って、スイッチング素子７を下記の工程を順に踏んで形成する。
(１)基板上に複数のゲート電極９を設ける工程  （図８Ａ(ａ、ｂ)）
(２)各ゲート電極９を覆うように絶縁膜１０を設けて第１層１４を形成する工程  （図８Ａ(ｃ)）
(３)第１層１４上に各ゲート電極９に対応する半導体チャネル１３を設ける工程  （図８Ａ(ｄ)）
(４)各半導体チャネル１３の両側にソース電極１１とドレイン電極１２とを設けて第２層を形成する工程  （図８Ａ(ｅ)）
【００４４】
＜スイッチング素子積層体６の形成工程＞
次に、積層方向である第１方向に沿って、複数のスイッチング素子７を積層してスイッチング素子積層体６を形成する。（図８Ａ(ｆ)）
【００４５】
＜スイッチング素子積層体６の切断工程＞
次に、各ソース電極１１と各ドレイン電極１２とが露出するように、スイッチング素子積層体６を切断する。（図８Ｂ(ｇ)）
【００４６】
＜スイッチング素子積層体６の積層工程＞
次に、切断したスイッチング素子積層体６を積層方向である第１方向に沿って積層する。（図８Ｂ(ｈ)）
【００４７】
＜スイッチング素子積層体６の配置変換工程＞
次に、積層させたスイッチング素子積層体６を、その中心を回転軸として時計回りに９０度回転させる。なお、本発明のスイッチング素子構造体１は、これまで横方向に設けていた電界効果型薄膜トランジスタであるスイッチング素子７を縦方向に設けたことに特徴を有するものである。それ故、回転角度は、必ずしも９０度に限定されるものではなく、例えば、７０度〜１１０度の程度の角度であってもよい。又、スイッチング素子積層体６を、その中心を回転軸として反時計回りに回転させてもよい。（図８Ｂ(ｉ)）
【００４８】
＜スイッチング素子構造体１の形成工程＞
次に、第１方向に垂直な方向である第２方向に沿って、ソース電極１１を下側電極５に、ドレイン電極１２を上側電極２に各々電気的に相互に接続させて、スイッチング素子構造体１を形成する。又は、第１方向に垂直な方向である第２方向に沿って、ソース電極１１を上側電極２に、ドレイン電極１２を下側電極５に各々電気的に相互に接続させて、スイッチング素子構造体１を形成してもよい。  （図８Ｂ(ｊ)）
【００４９】
以上、本発明のスイッチング素子構造体１およびその製造方法について説明してきたが、本発明はこれに限定されることなく、特許請求の範囲に規定される発明の範囲から逸脱することなく種々の変更が当業者によってなされると理解されよう。
【産業上の利用可能性】
【００５０】
本発明のスイッチング素子構造体は、携帯電話、スマートフォン、銀行端末、カーナビおよびゲーム機器等のタブレット型端末にて利用できる。
【符号の説明】
【００５１】
１  スイッチング素子構造体
２  上側電極
２１  正の上側電極
２２  負の上側電極
３  上側電極層
４  下側電極層
５  下側電極
６  スイッチング素子積層体
７  スイッチング素子
８  基板
９  ゲート電極
１０  絶縁膜
１１  ソース電極
１２  ドレイン電極
１３  半導体チャネル
１４  第１層
１５  第２層
１６  接着層
１７  表示素子
１８  表面保護膜
【図１】
2013232096.tif 000003
【図２】
2013232096.tif 000004
【図３】
2013232096.tif 000005
【図４】
2013232096.tif 000006
【図５】
2013232096.tif 000007
【図６Ａ】
2013232096.tif 000008
【図６Ｂ】
2013232096.tif 000009
【図７Ａ】
2013232096.tif 000010
【図７Ｂ】
2013232096.tif 000011
【図８Ａ】
2013232096.tif 000012
【図８Ｂ】
2013232096.tif 000013
【図８Ｃ】
2013232096.tif 000014