(57)【要約】【課題】半導体基板のエッチング特性の劣化の抑制およびサポート基板からの汚染リスクの低減を図る。【解決手段】本実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法においては、半導体基板の表面とサポート基板２０の表面とを接着剤１５を介して貼り合わせる。前記サポート基板の周辺部の一部に撥水処理を行い、前記一部に前記接着剤の端面に接するように撥水領域２２を形成する。ウェットエッチングにより、前記半導体基板を裏面側から加工する。【選択図】      図６
2013105909.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面とガラス基板で構成されるサポート基板の表面とを接着剤を介して貼り合わせる工程と、
前記サポート基板上にＳｉＮ膜、ＳｉＯ２膜並びに前記サポート基板側からＳｉＯ２膜およびＳｉＮ膜が順に積層された積層膜のいずれかから選ばれる膜で構成される保護膜を形成する工程と、
前記保護膜を酸化する工程と、
前記サポート基板および／または前記保護膜の周辺部の一部にシランカップリング剤を用いて撥水処理を行い、前記一部に前記接着剤の端面に接するように撥水領域を形成する工程と、
ウェットエッチングにより、前記半導体基板を裏面側から加工する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板の表面とサポート基板の表面とを接着剤を介して貼り合わせる工程と、
前記サポート基板の周辺部の一部に撥水処理を行い、前記一部に前記接着剤の端面に接するように撥水領域を形成する工程と、
ウェットエッチングにより、前記半導体基板を裏面側から除去する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項３】
前記半導体基板と前記サポート基板とを貼り合わせた後に、前記サポート基板上に保護膜を形成する工程をさらに具備することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記サポート基板はガラス基板で構成され、前記保護膜はＳｉＮ膜、ＳｉＯ２膜並びに前記サポート基板側からＳｉＯ２膜およびＳｉＮ膜が順に積層された積層膜のいずれかから選ばれる膜で構成されることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記撥水処理は、シランカップリング剤を用いて行われることを特徴とする請求項２乃至請求項４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記撥水領域を形成する前に、前記保護膜を酸化する工程をさらに具備することを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、ＤＲＡＭ、またはその他のメモリデバイスにおいて、ＴＳＶ（Through Silicon Via）技術を用いたチップ積層技術が検討されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−００９４２５号公報
【特許文献２】特開２００７−０１９４６５号公報
【特許文献３】特開２００８−２０９４３２号公報
【特許文献４】特開２００８−２０９４３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体基板のエッチング特性の劣化の抑制およびサポート基板からの汚染リスクの低減を図る半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００５】
本実施形態によれば、半導体装置の製造方法が提供される。前記半導体装置の製造方法においては、半導体基板の表面とサポート基板の表面とを接着剤を介して貼り合わせる。前記サポート基板の周辺部の一部に撥水処理を行い、前記一部に前記接着剤の端面に接するように撥水領域を形成する。ウェットエッチングにより、前記半導体基板を裏面側から加工する。
【図面の簡単な説明】
【０００６】
【図１】本実施形態に係る半導体装置の製造フローを示す図。
【図２】本実施形態に係る半導体装置におけるＴＳＶ形成の前工程を示す断面図。
【図３】図２に続く、本実施形態に係る半導体装置におけるＴＳＶ形成の前工程を示す断面図。
【図４】図３に続く、本実施形態に係る半導体装置におけるＴＳＶ形成の前工程を示す断面図。
【図５】図４に続く、本実施形態に係る半導体装置におけるＴＳＶ形成の前工程を示す断面図。
【図６】図５に続く、本実施形態に係る半導体装置におけるＴＳＶ形成の前工程を示す断面図。
【図７】図５における撥水領域の一例を示す拡大図。
【図８】図５における撥水領域の一例を示す拡大図。
【図９】図５における撥水領域の一例を示す拡大図。
【発明を実施するための形態】
【０００７】
ＴＳＶの形成は以下のように行われる。まず、表面側に回路等が配置されたデバイスウェハ（第１デバイスウェハ）を裏面側から薄化させる。このとき、デバイスウェハの表面側は、サポート基板に接着している。そして、デバイスウェハを所望の膜厚にした後、貫通ビアが形成される。その後、貫通ビアに接続される裏面バンプが形成され、別のデバイスウェハ（第２デバイスウェハ）が積層される。このとき、第２デバイスウェハの表面に形成された表面バンプと第１デバイスウェハの裏面バンプとが接続することで、チップ積層を行う。
【０００８】
積層前の中間プロセスとなるデバイスウェハ（Ｓｉウェハ）の薄膜化技術において、機械研削技術（バックサイドグラインディング）や、エッチング液を用いたウェットエッチングが行われる。
【０００９】
ウェットエッチングによる場合、デバイスウェハの露出した被エッチング面（裏面）のみをエッチングする必要がある。このため、枚葉スピンエッチング設備を用いたスピン方式で行われる。枚葉スピンエッチング設備では、デバイスウェハを高速回転させながら、被エッチング面にエッチング液が吐出される。この場合、固定ノズルからエッチング液を吐出する方法と、吐出ノズルをスキャンしながらエッチング液を吐出する方法が有り、エッチング面均一特性により選択される。そして、デバイスウェハを高速回転させることにより、エッチング液はデバイスウェハ中央部から外周部へとエッチングしていく。その後、エッチング液は、高速回転による遠心力によりデバイスウェハ外へと排出され、回収される。
【００１０】
枚葉スピンエッチング設備で処理した場合、エッチング液は、デバイスウェハ外周部において接触している下地材料との濡れ性（親水性）によって、デバイスウェハの外周部からサポート基板側へと回り込む。これにより、ガラス等で構成されるサポート基板や、サポート基板上に形成される保護膜等がエッチングされ得る。
【００１１】
この局所的なエッチングが進むと、サポート基板からの汚染リスクが問題になる。例えば、サポート基板に含まれる不純物によるデバイスウェハの汚染や次に加工されるデバイスウェハへの二次汚染が生じる。また、サポート基板の形状が変化することにより、サポート基板の繰り返し使用回数も減少する。
【００１２】
このようなサポート基板へのエッチング液の回り込みを抑制する方法として、エッチング時の回転数を増大させることにより遠心力を向上させる方法が挙げられる。これにより、エッチング液のサポート基板への回り込みの抑制を図ることができる。
【００１３】
しかし、回転数を増大させることで、デバイスウェハのエッチング特性が劣化する。より具体的には、回転数を例えば１０００ｒｐｍ以上にするとデバイスウェハの外周部側のエッチングレートが大きくなり、膜厚の均一性が劣化してしまう。このようにエッチング特性の観点から、過度な高速回転以外のエッチング液の回り込みの抑制を図る方法が求められる。
【００１４】
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。また、重複する説明は、必要に応じて行う。
【００１５】
＜実施形態＞
本実施形態は、スピン方式のウェットエッチングによる半導体基板（デバイスウェハ）の薄膜化工程において、半導体基板を支持するサポート基板の周辺部を撥水処理することにより、エッチング液のサポート基板への回り込みを抑制する例である。
【００１６】
なお、以下ではＴＳＶによるチップ積層工程を有する半導体装置の製造方法を例に説明するが、本実施形態は被処理基板とサポート基板とを接着した状態で被処理基板に対するスピン方式のウェットエッチング工程を有する半導体装置の製造方法全般に適用可能である。
【００１７】
［半導体装置の製造フロー］
まず、図１を用いて、本実施形態に係る半導体装置の製造フローについて説明する。
【００１８】
図１は、本実施形態に係る半導体装置の製造フローを示す図である。
【００１９】
図１に示すように、まず、ステップＳ１において、半導体基板１０の表面上に回路１４が形成される。次に、ステップＳ２において、半導体基板１０の表面側に接着剤１５が塗布される。次に、ステップＳ３において、半導体基板１０の表面とサポート基板２０の表面とが接着剤１５を介して貼り合わせられる。次に、ステップＳ４において、サポート基板２０上に保護膜２１が形成される。次に、ステップＳ５において、サポート基板２０の周辺部が撥水処理される。その後、ステップＳ６において、半導体基板１０が裏面側からスピン方式のウェットエッチングにより加工され、薄膜化する。本実施形態におけるステップＳ１〜Ｓ６の工程の詳細は、後述する。
【００２０】
次に、ステップＳ７において、半導体基板１０にＴＳＶが形成される。より具体的には、例えばリソグラフィおよびＲＩＥ（Reactive Ion Etching）により、半導体基板１０の裏面側から半導体基板１０を貫通するホールが形成される。その後、このホールを埋め込むように、導電材料が形成され、半導体基板１０の表面側から裏面側まで電気的に接続される。なお、導電材料は、ホール内を埋め込まなくてもよく、その内面上に形成されることで半導体基板１０の表面側から裏面側まで電気的に接続してもよい。その後、半導体基板１０の裏面側に、ＴＳＶに接続されるバンプが形成される。
【００２１】
次に、ステップＳ８において、半導体基板１０（第１半導体基板）の裏面側に、回路が形成された別の半導体基板（第２半導体基板）が積層される。その後、同様に、第２半導体基板にＴＳＶが形成され、回路が形成された別の複数の半導体基板が順に積層される。
【００２２】
次に、ステップＳ９において、半導体基板１０とサポート基板２０とが剥離される。その後、ステップＳ１０において、半導体基板１０および積層された複数の半導体基板がダイシングラインに沿って個片化され、積層された半導体チップが形成される。
【００２３】
なお、半導体基板１０の個片化工程（ステップＳ１０）は、第２半導体基板の積層工程（ステップＳ８）の前に行われてもよい。より具体的には、半導体基板１０にＴＳＶが形成された後（ステップＳ７）、半導体基板１０がダイシングラインに沿って個片化され、第１半導体チップが形成される。その後、第１半導体チップの裏面側に、別工程にて形成された第２半導体チップが積層される。また、半導体基板１０とサポート基板２０との剥離工程（ステップＳ９）は、半導体基板１０の個片化工程の前であってもよいし、後であってもよい。
【００２４】
［ＴＳＶ形成の前工程］
次に、図２乃至図９を用いて、本実施形態に係る半導体装置におけるＴＳＶ形成の前工程（図１におけるステップＳ１〜ステップＳ６）について説明する。
【００２５】
図２乃至図６は、本実施形態に係る半導体装置におけるＴＳＶ形成の前工程を示す断面図である。
【００２６】
まず、図２に示すように、例えばＳｉ基板で構成される半導体基板１０の表面上に、回路１４が形成される。回路１４は、例えば配線層１１，１３、およびそれらを接続するビア１２で構成される。その後、半導体基板１０の表面側に接着剤１５が塗布される。接着剤１５は、例えばアクリル系樹脂等を含む複合材料からなる。しかし、これに限らず、接着剤１５は、後述するシランカップリング剤に対して比較的高い撥水性を有し、撥水処理工程においてシランカップリング剤が半導体基板１０の裏面側に流れ込まないような材料であることが望ましい。
【００２７】
次に、図３に示すように、半導体基板１０の表面とサポート基板２０の表面とが接着剤１５を介して貼り合わせられる。これにより、半導体基板１０は、サポート基板２０に支持される。サポート基板２０は、例えばガラス基板で構成されるが、これに限らず、Ｓｉ基板で構成されてもよい。
【００２８】
また、サポート基板２０は、その周辺部において、エッジ部Ａ、ベベル部Ｂ１，Ｂ２、および側部Ｃを有する。
【００２９】
ここで、エッジ部Ａは、サポート基板２０の表面の一部であり、半導体基板１０が接着される際に露出する面を示す。このエッジ部Ａは、半導体基板１０との接着状況によって露出しない場合もある。
【００３０】
ベベル部Ｂ１は、エッジ部Ａに連続するサポート基板２０の表面側の端縁角部であり、サポート基板２０の膜面（表面および裏面）に対して傾きを有する面を示す。なお、ここで、膜面に対して傾きを有するとは、膜面に対する角度θが０°＜θ＜９０°の範囲であることを示す。
【００３１】
ベベル部Ｂ２は、サポート基板２０の裏面側の端縁角部であり、サポート基板２０の膜面に対して傾きを有する面を示す。なお、ここで、膜面に対して傾きを有するとは、膜面に対する角度θが９０°＜θ＜１８０°の範囲であることを示す。
【００３２】
側部Ｃは、ベベル部Ｂ１とベベル部Ｂ２との間に位置し、サポート基板２０の側面を示す。側部Ｃは、サポート基板２０の膜面に対して９０°であるが、これに限らない。
【００３３】
なお、サポート基板２０は、ベベル部Ｂ１，Ｂ２、および側部Ｃの部分に曲率を有していてもよい。すなわち、ベベル部Ｂ１，Ｂ２、および側部Ｃの部分が、表面側から裏面側に向かってその接線と膜面との角度が０°から１８０°に連続的に変化するように形成されてもよい。
【００３４】
また、以下の説明において、エッジ部Ａ、ベベル部Ｂ１，Ｂ２、および側部Ｃはサポート基板２０の面ではなく、後述する保護膜２１の面を示す場合がある。
【００３５】
次に、図４に示すように、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により、サポート基板２０上に保護膜２１が形成される。より具体的には、保護膜２１は、サポート基板２０における接着剤１５との接着面以外の面上に形成される。
【００３６】
このとき、サポート基板２０の裏面側からプラズマＣＶＤ法が行われる。このため、保護膜２１は、サポート基板２０の裏面、ベベル部Ｂ２、および側部Ｃに形成される。しかし、ベベル部Ｂ１およびエッジ部Ａには、保護膜２１が形成されにくい。したがって、ベベル部Ｂ１およびエッジ部Ａには、裏面、ベベル部Ｂ２および側部Ｃよりも薄い保護膜２１が形成される。また、エッジ部Ａには、ベベル部Ｂ１よりも薄い保護膜２１が形成される。
【００３７】
なお、ベベル部Ｂ１およびエッジ部Ａに、保護膜２１が形成されない場合もある。この場合、ベベル部Ｂ１およびエッジ部Ａにおいて、サポート基板２１は露出したままである。
【００３８】
保護膜２１は、例えばＳｉＮ膜で構成されるが、これに限らず、ＳｉＯ２膜で構成されてもよい。また、保護膜２１は、サポート基板２０側からＳｉＯ２膜およびＳｉＮ膜が順に積層された積層膜でもよい。後述するウェットエッチング耐性の観点から、保護膜２１はＳｉＮ膜で構成されることが望ましい。
【００３９】
なお、後工程において、サポート基板２０自体の汚染や形状変化の恐れがない場合は、保護膜２１は形成されなくてもよい。
【００４０】
次に、半導体基板１０およびサポート基板２０がウェット処理チャンバーに導入された後、図５に示すように、サポート基板２０の周辺部が撥水処理される。これにより、サポート基板２０の周辺部に、接着剤１５の端面に接するように撥水領域２２が形成される。この撥水領域２２の形成方法の詳細については、後述する。
【００４１】
次に、図６に示すように、スピン方式のウェットエッチングにより、半導体基板１０が裏面側から薄膜化される。
【００４２】
より具体的には、半導体基板１０およびサポート基板２０を回転させながら、半導体基板１０の裏面側の中央部に図示せぬノズルからフッ硝酸等のエッチング液が吐出される。半導体基板１０およびサポート基板２０の回転による遠心力によって、エッチング液は中央部から外周部へ向かって流れ、半導体基板１０の裏面をエッチングしていく。その後、エッチング液は、高速回転による遠心力により半導体基板１０外へと排出される。
【００４３】
このとき、半導体基板１０外へと排出されたエッチング液は、サポート基板２０の周辺部へと流れ込む。本実施形態では、サポート基板２０の周辺部を撥水処理している。このため、エッチング液は、サポート基板２０の裏面側へと回り込むことなく、外部へと排出され、回収される。
【００４４】
ウェットエッチング工程における半導体基板１０およびサポート基板２０の回転速度は、３００ｒｐｍ以上１０００ｒｐｍ以下である。３００ｒｐｍ以上の回転速度にすることで、エッチング液のサポート基板２０の裏面側への回り込みを十分抑制することができる。また、１０００ｒｐｍ以下の回転速度にすることで、半導体基板１０のエッチング特性の劣化を抑制することができる。
【００４５】
その後、残留したエッチング液を除去するために純水リンスが行われる。さらに、スピン乾燥が行われ、半導体基板１０およびサポート基板２０がウェット処理チャンバーから移載される。このようにして、本実施形態におけるＴＳＶの前工程が行われる。
【００４６】
以下に、本実施形態における撥水領域２２の形成方法について詳説する。
【００４７】
まず、半導体基板１０およびサポート基板２０がウェット処理チャンバーに導入された後、半導体基板１０およびサポート基板２０を回転させる。回転速度は、例えば数１００ｒｐｍである。この回転速度による遠心力により、半導体基板１０の裏面まで撥水処理されてしまうことを防ぐことができる。
【００４８】
次に、サポート基板２０の周辺部に、専用処理ノズル５０を近接させる。専用処理ノズル５０としては例えばチューブタイプのノズルが用いられ、周辺部を狙って吐出するように調整される。
【００４９】
そして、専用処理ノズル５０からシランカップリング剤を吐出する。このシランカップリング剤により、サポート基板２０の周辺部において、シリル化反応が起こり、撥水領域２２が形成される。
【００５０】
シランカップリング剤は、分子中に無機材料と親和性、反応性を有する加水分解基と、有機材料と化学結合する有機官能基とを有するものであり、例えばヘキサメチルジシラザン（ＨＭＤＳ）、テトラメチルシリルジエチルアミン（ＴＭＳＤＥＡ）等である。撥水領域２２は、シランカップリング剤の脱水反応によりトリメチルシラン基が生成されることで形成される。したがって、アニール処理を行って液温を上昇させたり、紫外線を照射したりすることで、反応を促進させるようにしてもよい。
【００５１】
このとき、周辺部の最表面（サポート基板２０または保護膜２１）の構成材料がＯＨ基を有さない場合、シリル化反応は不十分になる。より具体的には、最表面がＳｉ基板からなるサポート基板２０である場合、またはＳｉＮ膜からなる保護膜２１である場合、シリル化反応は起こりにくい。これらの場合、撥水処理の前工程として、例えばウェット系のオゾン等により、周辺部の最表面が酸化される。これにより、周辺部の最表面にＯＨ基を形成することができる。
【００５２】
なお、最表面がガラス基板からなるサポート基板２０である場合、またはＳｉＯ２膜からなる保護膜２１である場合、最表面にＯＨ基が十分に存在するため、上記酸化工程は不要である。また、最表面がＳｉ基板からなるサポート基板２０である場合、最表面に自然酸化膜が形成されていればＯＨ基が十分に存在するため、上記酸化工程は不要である。
【００５３】
また、ガラス基板からなるサポート基板２０上にＳｉＮ膜からなる保護膜２１が形成されている場合、上記酸化工程の代わりに、フッ酸等を用いて周辺部のＳｉＮ膜を除去し、ガラス基板を露出させ、最表面にしてもよい。
【００５４】
図７乃至図９は、図５における撥水領域２２の一例を示す拡大図である。
【００５５】
図７に示すように、撥水領域２２は、サポート基板２０（および／または保護膜２１）のエッジ部Ａおよびベベル部Ｂ１に形成される。また、撥水領域２２は、エッジ部Ａにおいて、少なくとも接着剤１５の端面に接するように形成される。言い換えると、撥水領域２２は、エッジ部Ａにおいて、接着剤１５の端面から連続して形成される。すなわち、サポート基板２０の表面は、接着剤１５および撥水領域２２によって覆われる。これにより、エッチング液によりサポート基板２０の表面側がエッチングされることを抑制し、またエッチング液のサポート基板２０の裏面側への回り込みを十分に抑制することができる。
【００５６】
なお、図８に示すように、撥水領域２２は、サポート基板２０（および／または保護膜２１）の側部Ｃにも形成されることが望ましい。これにより、エッチング液のサポート基板２０の裏面側への回り込みをさらに抑制することができる。
【００５７】
また、図９に示すように、サポート基板２０（および／または保護膜２１）のベベル部Ｂ１，Ｂ２、および側部Ｃの部分が曲率を有する場合、撥水領域２２は、エッジ部Ａの接着剤１５と接する位置からベベル部Ｂ１，Ｂ２、および側部Ｃの接線と膜面との角度が９０°になる位置まで形成される。これにより、ベベル部Ｂ１，Ｂ２、および側部Ｃの部分が曲率を有する場合であっても、エッチング液のサポート基板２０の裏面側への回り込みを十分に抑制することができる。
【００５８】
なお、撥水領域２２は、エッジ部Ａ、ベベル部Ｂ１、側部Ｃに限らず、ベベル部Ｂ２および裏面側に形成されてもよい。
【００５９】
撥水領域２２の形成後、残留したシランカップリング剤を除去するために、アルコールリンスおよび純水リンスが行われる。さらに、スピン乾燥が行われ、周辺部をドライアウトする。このようにして、本実施形態における撥水処理が行われる。
【００６０】
なお、撥水領域２２は、図１に示すステップＳ７におけるＴＳＶ形成工程におけるＲＩＥとその後のアッシング処理等の酸化処理、および別途ＵＶ（ultraviolet）等の追加処理を行うことにより容易に除去することができる。または、図１に示すステップＳ９の剥離工程後のサポート基板２０の再生処理工程においても、酸化処理およびＵＶ処理等を行うことにより容易に除去することができる。
【００６１】
［効果］
上記実施形態によれば、半導体基板１０のスピン方式のウェットエッチングによる薄膜化工程の前工程として、半導体基板１０を支持するサポート基板２０（および／または保護膜２１）の周辺部を撥水処理する。これにより、エッチング液によってサポート基板２０がエッチングされることを抑制することができる。すなわち、サポート基板２０の形状変化といったサポート基板２０へのダメージを抑制することができる。その結果、サポート基板２０の繰り返し使用回数を増大することができる。
【００６２】
また、サポート基板２０上に保護膜２１が形成されている場合、保護膜２１がエッチングされてサポート基板２０が露出することを防ぐことができる。これにより、後の熱工程等において、サポート基板２０に含まれる不純物金属等の拡散を防止することが可能となる。これにより、半導体基板１０の汚染や次に加工される別の半導体基板への二次汚染といったサポート基板２０からの汚染リスクを低減することができる。
【００６３】
また、半導体基板１０およびサポート基板２０を比較的低速回転することで、エッチング液の排出および回収をすることができる。すなわち、高速回転でエッチングする必要がなくなり、高速回転による半導体基板１０のエッチング特性の劣化を抑制することができる。
【００６４】
さらに、サポート基板２０の撥水処理工程から半導体基板１０のウェットエッチング工程までは、同一のウェット処理チャンバー内で行われる。チャンバー間の移動がないため、本実施形態におけるサポート基板２０の撥水処理工程が行われても、その処理時間の増加を必要最低限に抑えることができる。
【００６５】
その他、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００６６】
１０…半導体基板、１５…接着剤、２０…サポート基板、２１…保護膜、２２…撥水領域。
【図１】
2013105909.tif 000003
【図２】
2013105909.tif 000004
【図３】
2013105909.tif 000005
【図４】
2013105909.tif 000006
【図５】
2013105909.tif 000007
【図６】
2013105909.tif 000008
【図７】
2013105909.tif 000009
【図８】
2013105909.tif 000010
【図９】
2013105909.tif 000011