(57)【要約】【課題】回路規模が増大化する。【解決手段】抵抗値が順に小さい値となって直列接続される複数のヒューズを備えるヒューズ部と、前記ヒューズ部の複数のヒューズのそれぞれ一端と、第１の電源電圧との間に接続される複数の選択スイッチと、前記第１の電源電圧から所定の電位差を有するヒューズ溶断用電圧を、前記ヒューズ部の最も小さい抵抗値のヒューズ側に出力するヒューズ溶融電圧出力回路と、ヒューズ溶断時に、前記ヒューズ溶融電圧出力回路が前記ヒューズ溶断用電圧を出力し、前記ヒューズ部の最も大きい抵抗値のヒューズに接続される選択スイッチから最も小さい抵抗値のヒューズに接続される選択スイッチまでを順に導通させる制御回路と、を備える半導体装置。【選択図】図１
2013004602.tif 000002
【特許請求の範囲】
【請求項１】
抵抗値が順に小さい値となって直列接続される複数のヒューズを備えるヒューズ部と、
前記ヒューズ部の複数のヒューズのそれぞれ一端と、第１の電源電圧との間に接続される複数の選択スイッチと、
前記第１の電源電圧から所定の電位差を有するヒューズ溶断用電圧を、前記ヒューズ部の最も小さい抵抗値のヒューズ側に出力するヒューズ溶融電圧出力回路と、
ヒューズ溶断時に、前記ヒューズ溶融電圧出力回路が前記ヒューズ溶断用電圧を出力し、前記ヒューズ部の最も大きい抵抗値のヒューズに接続される選択スイッチから最も小さい抵抗値のヒューズに接続される選択スイッチまでを順に導通させる制御回路と、を備える
半導体装置。
【請求項２】
前記ヒューズ部は、第１のノードから第２のノードにかけて抵抗値が順に小さい値となって直列接続される複数のヒューズを備える第１のヒューズ部と、第１のノードから第３のノードにかけて抵抗値が順に小さい値となって直列接続される複数のヒューズを備える第２のヒューズ部と、
前記第２のノードと第３のノードとの間に接続され、前記ヒューズ溶融電圧出力回路が前記第３のノードに前記ヒューズ溶断用電圧を出力した場合、導通状態となる第１のスイッチ回路と、を有し、
前記複数の選択スイッチは、
前記第１、第２のヒューズ部の複数のヒューズのそれぞれ一端と、第１の電源電圧との間に接続され、
ヒューズ溶断時に、前記制御回路の制御信号により、前記第１、第２のヒューズ部のそれぞれにおいて、最も大きい抵抗値のヒューズに接続される選択スイッチから最も小さい抵抗値のヒューズに接続される選択スイッチまでを順に導通させる
請求項１に記載の半導体装置。
【請求項３】
前記第１のスイッチは、前記第２のノードと前記第３のノードとの間に接続され、制御端子がダイオードを経由して前記第３のノードに接続されるトランジスタで構成される
請求項２に記載の半導体装置。
【請求項４】
前記第２のノードに一端が接続される第２のスイッチ回路と、
前記第２のノードと第３のノードとの間に接続されるトリミング抵抗と、を有する
請求項２または請求項３に記載の半導体装置。
【請求項５】
第２のスイッチ回路と、トリミング抵抗とを更に有し、
前記ヒューズ部の複数のヒューズは、第１のノードから第２のノードにかけて抵抗値が順に小さい値となって直列接続され、
前記第２のスイッチ回路は、一端が前記第１のノードに接続され、
前記トリミング抵抗は、前記第１のノードと第２のノードとの間に接続される
請求項１に記載の半導体装置。
【請求項６】
前記選択スイッチはそれぞれ、
前記ヒューズ部のヒューズの一端と、前記第１の電源電圧との間に接続され、
前記制御回路の制御信号を制御端子に入力され、ヒューズ溶断時に導通状態となるトランジスタで構成される
請求項１〜請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記選択スイッチはそれぞれ、
前記ヒューズ部のヒューズの一端と、前記第１の電源電圧との間に接続され、
前記制御回路の制御信号に応じて、ヒューズ溶断時に導通状態となるリレースイッチ回路で構成される
請求項１〜請求項５のいずれか１項に記載の半導体装置。
【請求項８】
前記ヒューズ部は、
第１のノードに一端が接続され、第２のノードに他端が接続される第１のヒューズと、
前記第２のノードに一端が接続され、第３のノードに他端が接続され、前記第２のヒューズより抵抗値が小さい第２のヒューズと、
前記第１のノードに一端が接続され、第４のノードに他端が接続され、前記第２のヒューズと実質的に同じ抵抗値となる第３のヒューズと、を備え、
前記複数の選択スイッチは、
前記第１のノードと第１の電源電圧との間に接続される第１の選択スイッチと、
前記第２のノードと前記第１の電源電圧との間に接続される第２の選択スイッチと、を備え、
前記第３のノードと第４のノードとの間に接続され、前記ヒューズ溶融電圧出力回路が前記第４のノードに前記ヒューズ溶断用電圧を出力した場合、導通状態となる第１のスイッチ回路と、を有し、
ヒューズ溶断時に、前記選択スイッチは、前記制御回路の制御信号により、前記第１の選択スイッチを導通させ、その後、前記第２の選択スイッチを導通させる
請求項１に記載の半導体装置。
【請求項９】
前記第１のスイッチは、前記第３のノードと前記第４のノードとの間に接続され、制御端子がダイオードを経由して前記第４のノードに接続されるトランジスタで構成される
請求項８に記載の半導体装置。
【請求項１０】
前記第３のノードに一端が接続される第２のスイッチ回路と、
前記第３のノードと第４のノードとの間に接続されるトリミング抵抗と、を有する
請求項８または請求項９に記載の半導体装置。
【請求項１１】
前記第１、第２の選択スイッチはそれぞれ、
前記第１、第２のノードと前記第１の電源電圧との間に接続され、
前記制御回路の制御信号を制御端子に入力され、ヒューズ溶断時に導通状態となるトランジスタで構成される
請求項８〜請求項１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記第１、第２の選択スイッチはそれぞれ、
前記第１、第２のノードと前記第１の電源電圧との間に接続され、
前記制御回路の制御信号に応じて、ヒューズ溶断時に導通状態となるリレースイッチ回路で構成される
請求項８〜請求項１０のいずれか１項に記載の半導体装置。
【請求項１３】
直列接続される第１、第２のヒューズを備えるヒューズ部と、
前記第１、第２のヒューズのそれぞれの一端が接続される第１のノードと、第１の電源電圧との間に接続される選択スイッチと、
前記第１の電源電圧から所定の電位差を有するヒューズ溶断用電圧を、前記第１、第２のヒューズのそれぞれの他端に出力するヒューズ溶融電圧出力回路と、
ヒューズ溶断時に、前記ヒューズ溶融電圧出力回路が前記ヒューズ溶断用電圧を出力し、前記選択スイッチを導通させる制御回路と、を備える
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にヒューズを含む半導体装置に関するものである。
【背景技術】
【０００２】
半導体素子のヒューズは、導通または非導通状態に設定され、電流経路を変更するために使用される。これにより、トランジスタの負荷電圧や、信号伝達の遅延、パルス幅の調整等広く利用されている。また、ＳＲＡＭ等の半導体記憶装置において、不良メモリセルを、代替用に設けられた冗長メモリセルに切り替えるための手段としても使用されている。
【０００３】
ヒューズは、一般的にエネルギーを作用させて溶断することで、それまで存在していた導電接続が遮断される適当な材料から構成される。以下において、電流を流すことで、上記のように導電接続が遮断されるヒューズ（e-Fuse）を前提に説明を行う。
【０００４】
ヒューズの期待される特性として、非接続状態（遮断状態）を選択される場合では十分な高抵抗を保持する必要がある。しかし、導電接続を遮断するため、ヒューズに大電流を流し溶断する際、飛散したヒューズ材料が破断すべき場所に残留付着する場合がある。この場合、十分な高抵抗が得られず、導通状態として動作し、このようなヒュ−ズを搭載する半導体装置の誤作動を引き起こす可能性がある。また、高温、高湿度などのストレスにより非導通としての部位が変質、変形することにより導通状態に変化する問題もある。このような、ヒューズに対する信頼性の問題点を回避する必要がある。
【０００５】
また、ヒューズ不良率を低減するため、ヒューズの構成及びヒューズ溶断回路の構成は複雑にせず、且つ、回路面積の増大化も抑制されることが求められている。更に、溶断時の回路動作をシンプルにし、ヒューズの溶断を短時間に行うことも求められている。
【０００６】
ヒューズの高信頼性等を目的とし、直列接続されたヒューズからなるヒューズユニットを適用した半導体装置が特許文献１に開示されている。
【０００７】
図２５に特許文献１に記載されているトリミング回路２０の構成を示す。トリミング回路２０は、ヒューズｆ１〜ｆｎと、トランジスタＴｒ１〜Ｔｒｎと、制御回路１０とを有する。ヒューズｆ１〜ｆｎは、ノードＰ０とＰｎとの間に順に直列接続される。ヒューズｆ１〜ｆｎの各中間ノードＰ１〜Ｐｎ−１には、それぞれトランジスタＴｒ１〜Ｔｒｎ−１のコレクタが接続される。また、トランジスタＴｒ１〜Ｔｒｎ−１のそれぞれのエミッタは接地端子ＧＮＤに接続される。トランジスタＴｒｎは、ノードＰｎと接地端子ＧＮＤとの間に接続される。制御回路１０は、トリミング動作時にトランジスタＴｒ１〜ＴｒｎのベースにＶｂｅ１〜Ｖｂｅｎのパルス信号を出力する。
【０００８】
トリミング回路２０からは、ヒューズｆ１〜ｆｎの導通状態に応じて所定の電圧Ｖｂｅｓｗが出力される。そして、電圧Ｖｂｅｓｗは、トリミング抵抗Ｒと直列接続されるスイッチトランジスタＴｒｓｗのベースに入力される。
【０００９】
上記トリミング回路２０にて、トリミング抵抗Ｒのトリミングを行わない場合には、ヒューズｆ１〜ｆｎの溶断は行わない。この場合、トリミング回路２０からトランジスタＴｒｓｗのベースに対してＶｂｅｓｗが出力される。このため、スイッチトランジスタＴｒｓｗはオン状態となり、抵抗Ｒに電流が流れる。
【００１０】
一方、トリミング回路２０にて、トリミング抵抗Ｒのトリミングを行う場合には、ヒューズｆ１〜ｆｎの溶断を以下のように実施する。まず、トリミング用端子Ｖｆｋ（ｋ＝１〜ｎ）に電圧が印加される。また、制御回路１０からＶｂｅｋが出力され、トランジスタＴｒｋがオン状態となる。よって、電流Ｉｆｋが、ノードＰｋ−１、ヒューズｆｋ、ノードＰｋ、トランジスタＴｒｋを経由して流れ、ヒューズｆｋが溶断される。
【００１１】
このようにして、トリミング回路２０において、ｎ個のヒューズｆ１〜ｆｎの溶断処理が行われ、少なくともヒューズｆ１〜ｆｎのうち１つは完全に溶断され、オープン状態となる。そして、この場合、トリミング回路２０から出力されるＶｂｅｓｗが０Ｖに切り替わり、スイッチトランジスタＴｒｓｗがオフ状態となる。このため、トリミング抵抗Ｒに電流が流れなくなり、トリミング抵抗Ｒを備えるＩＣにおいて、トリミング抵抗Ｒは使用されなくなり、トリミング回路２０によるトリミングが完了する。
【００１２】
ここで、ｎ個のヒューズを直列接続した場合の溶断不良率は、ヒューズ１個当たりの溶断不良率（１／Ｘ）（Ｘは定数）のｎ乗となる。このため、特許文献１の技術では、ヒューズ１個を用いた場合と比較して不良率を大幅に低減できる。
【００１３】
また、複数のヒューズが直列に接続され、それらのヒューズを切断する際に使用する電流の入出力端子を備える構成が、特許文献２に記載されている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００４−６３５１８号公報
【特許文献２】特開２００７−８８４３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかし、特許文献１の技術では、溶断する際に各ヒューズを選択し、個別に電圧を印加させる方法を用いている。このため、図２５には不図示であるが各ヒューズを溶断するための溶断用の電圧Ｖｆ１〜Ｖｆｎを選択する選択回路等を配置する必要がある。更に、電圧Ｖｆ１〜Ｖｆｎを入力するための複数個の電圧端子もしくは配線も必要となり、回路が複雑で回路規模が増大化する問題が発生する。
【課題を解決するための手段】
【００１６】
本発明は、抵抗値が順に小さい値となって直列接続される複数のヒューズを備えるヒューズ部と、前記ヒューズ部の複数のヒューズのそれぞれ一端と、第１の電源電圧との間に接続される複数の選択スイッチと、前記第１の電源電圧から所定の電位差を有するヒューズ溶断用電圧を、前記ヒューズ部の最も小さい抵抗値のヒューズ側に出力するヒューズ溶融電圧出力回路と、ヒューズ溶断時に、前記ヒューズ溶融電圧出力回路が前記ヒューズ溶断用電圧を出力し、前記ヒューズ部の最も大きい抵抗値のヒューズに接続される選択スイッチから最も小さい抵抗値のヒューズに接続される選択スイッチまでを順に導通させる制御回路と、を備える半導体装置である。
【００１７】
本発明は、抵抗値が順に小さい値となって直列接続される複数のヒューズと、それら複数のヒューズのそれぞれ一端と、第１の電源電圧との間に接続される複数の選択スイッチとを有し、ヒューズ溶断時に、前記ヒューズ部の最も大きい抵抗値のヒューズに接続される選択スイッチから最も小さい抵抗値のヒューズに接続される選択スイッチまでを順に導通させることで、最も大きい抵抗値のヒューズから順に溶断することができる。このため、個別のヒューズを選択する選択回路や選択ヒューズに溶断電圧をかける際の同期回路機構等が不要となり、回路規模の回路規模の増大化を防ぐことができる。
【発明の効果】
【００１８】
本発明は、回路規模の増大化を防ぐことができる。
【図面の簡単な説明】
【００１９】
【図１】実施の形態１にかかる半導体装置の構成である。
【図２】実施の形態１にかかる半導体装置の動作を説明するための図である。
【図３】実施の形態１にかかる半導体装置の動作を説明するための図である。
【図４】実施の形態１にかかる半導体装置の動作を説明するための図である。
【図５】実施の形態１にかかる半導体装置の動作を説明するための図である。
【図６】実施の形態１にかかる半導体装置の応用例である。
【図７】実施の形態１にかかる半導体装置の応用例である。
【図８】実施の形態２にかかる半導体装置の構成である。
【図９】実施の形態２にかかる半導体装置の動作を説明するための図である。
【図１０】実施の形態２にかかる半導体装置の動作を説明するための図である。
【図１１】実施の形態２にかかる半導体装置の動作を説明するための図である。
【図１２】実施の形態２にかかる半導体装置の動作を説明するための図である。
【図１３】実施の形態２にかかる半導体装置の動作を説明するための図である。
【図１４】実施の形態３にかかる半導体装置の構成である。
【図１５】実施の形態３にかかる半導体装置の動作を説明するための図である。
【図１６】実施の形態３にかかる半導体装置の動作を説明するための図である。
【図１７】実施の形態３にかかる半導体装置の動作を説明するための図である。
【図１８】実施の形態３にかかる半導体装置の動作を説明するための図である。
【図１９】実施の形態３にかかる半導体装置の動作を説明するための図である。
【図２０】実施の形態４にかかる半導体装置の構成である。
【図２１】実施の形態４にかかる半導体装置の動作を説明するための図である。
【図２２】実施の形態４にかかる半導体装置の動作を説明するための図である。
【図２３】実施の形態４にかかる半導体装置の動作を説明するための図である。
【図２４】その他の実施の形態にかかる半導体装置の構成である。
【図２５】従来の半導体装置の構成である。
【発明を実施するための形態】
【００２０】
発明の実施の形態１
【００２１】
以下、本発明を適用した具体的な実施の形態１について、図面を参照しながら詳細に説明する。この実施の形態１は、本発明をトリミング抵抗と、そのトリミング抵抗に並列に接続されたヒューズ回路ユニットを備えた半導体装置に適用したものである。
【００２２】
図１に本実施の形態１にかかる半導体装置１００の構成を示す。半導体装置１００は、トリミング抵抗Ｒ１０１と、ヒューズ回路ユニット１０２と、ヒューズ溶融電圧出力回路１０３と、制御回路１０４とを有する。なお、トリミング抵抗と、そのトリミング抵抗に並列に接続されたヒューズ回路ユニット１０２は、半導体装置１００内に本来複数存在するが、図の煩雑さを防ぐため、図１にはトリミング抵抗Ｒ１０１とヒューズ回路ユニット１０２を一組のみ記載する。
【００２３】
ヒューズ回路ユニット１０２は、ヒューズ部１１０と、選択スイッチ回路ＳＷ１〜ＳＷ３と、スイッチ回路ＳＷ１１、ＳＷ１２とを有する。
【００２４】
ヒューズ部１１０は、ヒューズＦ１〜Ｆ４を有する。ヒューズＦ１は、ノードＰ０とＰ１の間に接続される。ヒューズＦ２は、ノードＰ１とＰ２の間に接続される。ヒューズＦ３は、ノードＰ２とＰ３の間に接続される。ヒューズＦ４は、ノードＰ３とＰ４の間に接続される。
【００２５】
ここで、ヒューズ部１１０は、ノードＰ０とＰ４との間に接続される。また、トリミング抵抗Ｒ１０１もノードＰ０とＰ４との間に接続される。つまり、トリミング抵抗Ｒ１０１とヒューズ部１１０は、ノードＰ０とＰ４との間で並列接続される。このため、ヒューズ部１１０内のヒューズが切断（溶断）されていない場合で、ノードＰ０とＰ４間に所定の電圧が印加されると、トリミング抵抗Ｒ１０１より抵抗値の小さいヒューズ部１１０に電流が流れる。一方、ヒューズ部１１０内のヒューズが何れか１つでも切断（溶断）されている場合で、ノードＰ０とＰ４間に所定の電圧が印加されると、ヒューズ部１１０に電流が流れずトリミング抵抗Ｒ１０１に電流が流れる。
【００２６】
ヒューズＦ１及びＦ４の抵抗値は同じ値とする。また、ヒューズＦ２及びＦ３の抵抗値はヒューズＦ１及びＦ４の抵抗値の１．５倍程度とする。つまり、ヒューズＦ１〜Ｆ４の抵抗値をそれぞれＲｆ１〜Ｒｆ４とすると、Ｒｆ１＜Ｒｆ２＝Ｒｆ３＞Ｒｆ４となる。
【００２７】
これは、言い換えると、図１のノードＰ２を中心に、内側のヒューズＦ２、Ｆ３を高抵抗、外側のヒューズＦ１、Ｆ４を低抵抗とする構成となっている。また、別の視点から見て、ヒューズ部１１０は、ノードＰ２からノードＰ０にかけて順に抵抗値が高いヒューズＦ２、抵抗値が小さいヒューズＦ１が直列接続される第１のヒューズ部と、ノードＰ２からノードＰ４にかけて順に抵抗値が高いヒューズＦ３、抵抗値が小さいヒューズＦ４が直列接続される第２のヒューズ部とを有するとみなすこともできる。
【００２８】
上記のようなヒューズＦ１、Ｆ４と、ヒューズＦ２、Ｆ３の抵抗値の差異は、長さもしくは断面積もしくは形状を異なるよう形成することで調整する。
【００２９】
選択スイッチ回路ＳＷ１は、ノードＰ１と接地端子ＧＮＤとの間に接続される。また、制御回路１０４の制御信号に応じて、オン、オフが制御される。選択スイッチ回路ＳＷ２は、ノードＰ２と接地端子ＧＮＤとの間に接続される。また、制御回路１０４の制御信号に応じて、オン、オフが制御される。選択スイッチ回路ＳＷ３は、ノードＰ３と接地端子ＧＮＤとの間に接続される。また、制御回路１０４の制御信号に応じて、オン、オフが制御される。
【００３０】
スイッチ回路ＳＷ１１は、ノードＰ０とＰ４との間に接続される。スイッチ回路ＳＷ１１のオン、オフ制御は、例えばノードＰ４の電圧により行われてもよいし、制御回路１０４の制御信号に応じて行われてもよい。
【００３１】
スイッチ回路ＳＷ１２は、ノードＰ０と接地端子ＧＮＤとの間に接続される。また、制御回路１０４の制御信号に応じて、オン、オフが制御される。スイッチ回路ＳＷ１２は、後述するヒューズ溶融電圧出力回路１０３がヒューズ溶断用の電圧を出力する場合、オフ状態となる。これは、ヒューズ溶断用の電圧がヒューズ回路ユニット１０２以外に印加されるのを防ぐためである。なお、本実施の形態１では、スイッチ回路ＳＷ１２の一端が接地端子ＧＮＤに接続されるが、応用される実施の形態に応じて接地端子ＧＮＤではなく、例えばＳＲＡＭ回路等の冗長カラム等の所定の回路構成であってもよい。
【００３２】
ヒューズ溶融電圧出力回路１０３は、ノードＰ４に接続される。ヒューズ溶融電圧出力回路１０３は、トリミング動作時に、制御回路１０４からの活性化信号に応じてオン状態となり、ヒューズ溶断用の所定の値の出力電圧（Ｖｈｉｇｈ）をノードＰ４に出力する。
【００３３】
制御回路１０４は、半導体装置１００のＣＰＵ等で構成され、トリミング動作時に、選択スイッチ回路ＳＷ１〜ＳＷ３のそれぞれをオン、オフを制御する。また、スイッチ回路ＳＷ１１（必要な場合はＳＷ１２も含む）をオン、オフを制御する。更に、ヒューズ溶融電圧出力回路１０３を活性化させる活性化信号を出力する。なお、制御回路１０４は、半導体装置１００の外部に存在し、上記制御信号や活性化信号が半導体装置１００の外部から与えられるようにしてもかまわない。
【００３４】
図２に、選択スイッチ回路ＳＷ１〜ＳＷ３およびスイッチ回路ＳＷ１１、ＳＷ１２がＭＯＳトランジスタで構成される場合の構成図を示す。
【００３５】
スイッチ回路ＳＷ１１は、ＮＭＯＳトランジスタＴｒ１１を有する。ＮＭＯＳトランジスタＴｒ１１は、ノードＰ０とＰ４の間に接続される。また、図２では、ＮＭＯＳトランジスタＴｒ１１のゲートは、ダイオードＤ１を経由してノードＰ４に接続されるものとする。
【００３６】
スイッチＳＷ１２は、ＮＭＯＳトランジスタＴｒ１２を有する。ＮＭＯＳトランジスタＴｒ１２は、ドレインがノードＰ０、ソースが接地端子ＧＮＤ等に接続される。
【００３７】
選択スイッチ回路ＳＷ１は、ＮＭＯＳトランジスタＴｒ１を有する。ＮＭＯＳトランジスタＴｒ１は、ドレインがノードＰ１、ソースが接地端子ＧＮＤに接続される。選択スイッチ回路ＳＷ２は、ＮＭＯＳトランジスタＴｒ２を有する。ＮＭＯＳトランジスタＴｒ２は、ドレインがノードＰ２、ソースが接地端子ＧＮＤに接続される。選択スイッチ回路ＳＷ３は、ＮＭＯＳトランジスタＴｒ３を有する。ＮＭＯＳトランジスタＴｒ３は、ドレインがノードＰ３、ソースが接地端子ＧＮＤに接続される。
【００３８】
選択スイッチ回路ＳＷ１〜ＳＷ３、および、スイッチ回路ＳＷ１２のゲートは、それぞれ制御回路１０４からの制御信号が入力される。
【００３９】
以下に、半導体装置１００の動作について説明する。なお、以降の説明では、選択スイッチ回路ＳＷ１〜ＳＷ３およびスイッチ回路ＳＷ１１、ＳＷ１２がＭＯＳトランジスタで構成される場合を前提に行う。
【００４０】
まず、トリミング抵抗Ｒ１０１のトリミングを行わない場合は、ヒューズ部１１０のヒューズＦ１〜Ｆ４の溶断は行わない。このため、トリミング抵抗Ｒ１０１と並列に接続されているヒューズ部１１０のヒューズＦ１〜Ｆ４が導通状態を維持している。
【００４１】
このため、スイッチ回路ＳＷ１２をオン状態とし、ノードＰ４に所定の電圧が印加されると、トリミング抵抗Ｒ１０１よりも抵抗値の小さいヒューズ部１１０に電流が流れ、トリミング抵抗Ｒ１０１には電流が流れない。この状態が、トリミングが行われていない状態である。
【００４２】
一方、トリミング抵抗Ｒ１０１のトリミングを行う場合、まずヒューズ部１１０のヒューズＦ２、Ｆ３を溶断させる。図３に、このときのヒューズ回路ユニット１０２とヒューズ溶融電圧出力回路１０３の動作状態と示す。図３に示すように、スイッチＳＷ１２のトランジスタＴｒ１２、選択スイッチ回路ＳＷ１、ＳＷ３のトランジスタＴｒ１、Ｔｒ３をオフ状態、選択スイッチ回路ＳＷ２のトランジスタＴｒ２をオン状態とし、ヒューズ溶融電圧出力回路１０３が出力電圧ＶｈｉｇｈをノードＰ４に印加させる。この場合、スイッチ回路ＳＷ１１のトランジスタＴｒ１１のゲートには、電圧ＶｈｉｇｈからダイオードＤ３０の電圧ドロップ分（０．７Ｖ程度）低下した電圧が入力され、トランジスタＴｒ１１がオン状態となる。
【００４３】
トランジスタＴｒ１１がオン状態となることから、ノードＰ０とＰ４が電気的に接続され、ノードＰ０とＰ４のいずれにも電圧Ｖｈｉｇｈが印加される。また、選択トランジスタＴｒ２がオン状態となるため、ノードＰ０からＰ２、ノードＰ４からノードＰ２にそれぞれ電流Ｉ２、Ｉ３が流れる。ここで、上述したように、ヒューズＦ２、Ｆ３の方が、ヒューズＦ１、Ｆ４よりも抵抗が高い。結果として、電流Ｉ２が流れることで、ヒューズＦ２が溶断される。同様に、電流Ｉ３が流れることで、ヒューズＦ３が溶断される。なお、ヒューズＦ１、Ｆ４にも電流Ｉ２、Ｉ３が流れるが、高抵抗のヒューズＦ２、Ｆ３が溶断した時点で電流も遮断されるため、低抵抗のヒューズＦ１、Ｆ４が溶断する電流値には至らず、ヒューズＦ１、Ｆ４が溶断されることがない。
【００４４】
次に、ヒューズ部１１０のヒューズＦ１、Ｆ４を溶断させる。図４に、このときのヒューズ回路ユニット１０２とヒューズ溶融電圧出力回路１０３の動作状態と示す。図４に示すように、スイッチＳＷ１２のトランジスタＴｒ１２、選択スイッチ回路ＳＷ２のトランジスタＴｒ２をオフ状態、選択スイッチ回路ＳＷ１、ＳＷ３のトランジスタＴｒ１、Ｔｒ３をオン状態、とし、ヒューズ溶融電圧出力回路１０３が出力電圧ＶｈｉｇｈをノードＰ４に印加させる。この場合、スイッチ回路ＳＷ１１のトランジスタＴｒ１１のゲートには、電圧ＶｈｉｇｈからダイオードＤ３０の電圧ドロップ分（０．７Ｖ程度）低下した電圧が入力され、トランジスタＴｒ１１がオン状態となる。
【００４５】
トランジスタＴｒ１１がオン状態となることから、ノードＰ０とＰ４が電気的に接続され、ノードＰ０とＰ４のいずれにも電圧Ｖｈｉｇｈが印加される。また、選択トランジスタＴｒ１、Ｔｒ３がオン状態となるため、ノードＰ０からＰ１、ノードＰ４からノードＰ３にそれぞれ電流Ｉ１、Ｉ４が流れる。電流Ｉ１が流れることで、ヒューズＦ１が溶断される。同様に、電流Ｉ４が流れることで、ヒューズＦ４が溶断される。
【００４６】
以上、図３、図４で説明したような動作により、ヒューズ部１１０のヒューズＦ１〜Ｆ４の溶断処理が行われる。この溶断処理により、ヒューズＦ１〜Ｆ４の少なくとも何れか１つでも完全に溶断されていれば、ヒューズ部１１０がオープン状態となり、トリミング動作が完了する。
【００４７】
そして、このトリミング動作完了後、図５に示すように、スイッチ回路ＳＷ１２をオン状態とすると、オープン状態となったヒューズ部１１０に電流が流れず、トリミング抵抗Ｒ１０１に電流が流れる。
【００４８】
ここで、４個のヒューズを直列接続した場合の溶断不良率は、ヒューズ１個当たりの溶断不良率（１／Ｘ）（Ｘは定数）の４乗となる。このため、本実施の形態１の半導体装置１００の溶断不良率は、ヒューズ１個を用いた場合と比較して大幅に低減できる。
【００４９】
ここで、図６に本実施の形態１の半導体装置１００の応用例を示す。図６では、本実施の形態１を、ＣＭＯＳ入力回路１０の入力インピーダンスを切り替える回路に適用する。図６の回路では、ＣＭＯＳ入力回路１０と、抵抗Ｒ１０２、Ｒ１０３と、入力端子と、本実施の形態１のトリミング抵抗Ｒ１０１とヒューズ回路ユニット１０２とを有する。なお、図面の簡略化のため、ヒューズ溶融電圧出力回路１０３、制御回路１０４は省略する。
【００５０】
抵抗Ｒ１０３はＣＭＯＳ入力回路１０の入力端子と電源端子ＶＤＤとの間に接続され、抵抗Ｒ１０２は入力端子とノードＰ４との間に接続される。また、本実施の形態１のトリミング抵抗Ｒ１０１とヒューズ回路ユニット１０２とがノードＰ４、接地端子ＧＮＤ間で並列に接続される。
【００５１】
トリミング処理が行われない場合は、ＣＭＯＳ入力回路１０の入力インピーダンスは、ヒューズ部１１０の抵抗が非常に小さく、抵抗Ｒ１０３、Ｒ１０２とで調整される。しかし、上述したトリミング処理が行われるとヒューズ部１１０がオープンとなるため、入力インピーダンスは、抵抗Ｒ１０３と、抵抗Ｒ１０２及びＲ１０１の合成抵抗とで調整される。図６の例では、このようにトリミング処理を行うことで、入力インピーダンスの調整を行うことが可能となる。
【００５２】
なお、これはあくまで一例であり、例えば、ヒューズ部１１０をオープンとすることでＳＲＡＭ等メモリ回路の不良カラムを冗長カラムに置き換える配線接続変換手段として用いてもよい。
【００５３】
以上、本実施の形態１の半導体装置１００では、ヒューズ部１１０の端部（ノードＰ０、Ｐ４）のみを高電圧Ｖｈｉｇｈとし、各ヒューズ間のノードと接地端子ＧＮＤとの間に接続される選択スイッチのトランジスタをオンすることで、各ヒューズに対する溶断のための電流経路を選択できる。このため、それぞれヒューズごとの両端を選択することなく各ヒューズを溶断可能となる。このような構成により、それぞれヒューズごとの両端を選択し、溶断用の電圧印加する回路が不要となる。このため、従来技術で問題となっていた回路規模の増大化を防ぐことが可能となる。
【００５４】
例えば、特許文献１では、トリミング用端子Ｖｆｋ（ｋ：１〜ｎ）を何れか選択して溶断用の電圧を印加し、且つ、それと同時にトランジスタＴｒｋをオン状態として、溶断用の電流が流れる電流経路を選択する構成となっている。しかし、このような構成では、トリミング用端子Ｖｆｋを選択する選択回路、その選択回路が選択した端子に電圧印加する電圧印加回路、更には、トリミング用端子Ｖｆｋに対応するトランジスタＴｒｋをオン状態とするための同期をとる同期回路機構が必要となる。
【００５５】
更には、ヒューズ溶断の際、ヒューズ溶断用の電圧端子Ｖｆ１〜Ｖｆｎに対して同時に電圧を印加することができず、順次印加しなければならず、また、選択動作や電圧印加の同期タイミング調整等が必要となる。このため、トリミング時間が長くなるという問題もある。
【００５６】
ここで、本実施の形態１では、上述したように、抵抗値の異なるヒューズを順に直列接続し、そのヒューズの一端に接続される選択スイッチ回路を有するというシンプルな構成でトリミング可能であるため、選択回路や同期回路機構等が不要となり、回路規模を小さくすることが可能となる。
【００５７】
更に、上述のように、溶断するためにそれぞれのヒューズの両端を選択し、溶断用の電圧印加する動作も不要となるため、トリミング時間の増加を防ぐことができ、従来技術で問題となっていた、トリミング時間が長くなる問題を防ぐことも可能となる。
【００５８】
また、図７に、本実施の形態１のヒューズ回路ユニット１０２を複数並列に配置し、制御回路１０４からの制御信号の伝達配線をヒューズ回路ユニット１０２の配列方向に対して延在する方向に配置した構成を示す。
【００５９】
このような図７の構成では、各ヒューズ回路ユニット１０２のノードＰ１〜Ｐ３と制御信号の配線との間に選択スイッチ回路ＳＷ１〜ＳＷ３のトランジスタを接続し、ヒューズＦ１〜Ｆ４をマトリクス状に配置することができる。これにより、複数のヒューズ回路ユニット１０２を半導体基板上に高集積化することが可能となり、半導体チップの縮小が可能となる。そして、ヒューズ回路ユニット１０２のヒューズＦ１〜Ｆ４の何れか１つでも切断できれば、図に示したＡ側の回路とＢ側の回路とを電気的に遮断することができる。なお、図７の選択回路１０５は、溶断処理を行うヒューズ回路ユニットを選択する機能を有する。
【００６０】
発明の実施の形態２
【００６１】
以下、本発明を適用した具体的な実施の形態２について、図面を参照しながら詳細に説明する。本実施の形態２も、本発明をトリミング抵抗と、そのトリミング抵抗に並列に接続されたヒューズ回路ユニットを備えた半導体装置に適用したものである。
【００６２】
図８に本実施の形態２にかかる半導体装置２００の構成を示す。半導体装置２００は、トリミング抵抗Ｒ１０１と、ヒューズ回路ユニット２０２と、ヒューズ溶融電圧出力回路１０３と、制御回路１０４とを有する。なお、トリミング抵抗と、そのトリミング抵抗に並列に接続されたヒューズ回路ユニット２０２は、半導体装置２００内に本来複数存在するが、図の煩雑さを防ぐため、図８にはトリミング抵抗Ｒ１０１とヒューズ回路ユニット２０２を一組のみ記載する。また、実施の形態１と同様、選択スイッチ回路およびスイッチ回路をＮＭＯＳトランジスタで構成する。
【００６３】
ヒューズ回路ユニット２０２は、ヒューズ部２１０と、選択スイッチ回路ＳＷ１〜ＳＷ２ｎ−1（ｎは２以上の自然数）と、スイッチ回路ＳＷ１１、ＳＷ１２と、ダイオードＤ３０とを有する。なお、図８に示された符号のうち、図２と同じ符号を付した構成は、図２と同じか又は類似の構成を示している。本実施の形態２は、実施の形態１のヒューズ回路ユニット１０２をヒューズ回路ユニット２０２に置き換えた点であり、ヒューズ部２１０のヒューズの数と、それらに接続される選択スイッチ回路の数が、ヒューズ部１１０と異なる。よって、本実施の形態２では、その相違する部分を重点的に説明し、実施の形態１と同様の部分は説明を省略する。
【００６４】
ヒューズ部２１０は、ヒューズＦ１〜Ｆ２ｎ（ｎは２以上の自然数）を有する。ヒューズＦ１〜Ｆ２ｎの２ｎ個のヒューズは、ノードＰ０とＰ２ｎの間に直列接続される。また、ヒューズＦ１〜Ｆ２ｎのそれぞれのヒューズ間ノードをＰ１〜Ｐ２ｎ−１とする。そして、これらノードＰ１〜Ｐ２ｎ−１と接地端子ＧＮＤとの間には、それぞれ上記選択スイッチ回路ＳＷ１〜ＳＷ２ｎ−１が接続される。なお、トリミング抵抗Ｒ１０１がノードＰ０とＰ２ｎとの間に接続される。
【００６５】
ヒューズＦ１及びＦ２ｎを最も小さい抵抗値を有するように構成し、それらヒューズＦ１、Ｆ２ｎとノードＰｎ側に隣接するヒューズＦ２、Ｆ２ｎ−１をヒューズＦ１及びＦ２ｎの抵抗値の例えば１．５倍程度の抵抗値とするよう構成する。更に、ヒューズＦ２、Ｆ２ｎ−１とノードＰｎ側に隣接するヒューズＦ３、Ｆ２ｎ−２をヒューズＦ２及びＦ２ｎ−１の抵抗値の例えば１．５倍程度の抵抗値とするよう構成する。以下、同様にして、ノードＰｎに接続されるヒューズＦｎ及びＦｎ＋１を最も高い抵抗値（ヒューズＦｎ−１及びＦｎ＋２の抵抗値の例えば１．５倍程度）を有するように構成する。
【００６６】
つまり、ヒューズＦ１〜Ｆ２ｎの抵抗値をそれぞれＲｆ１〜Ｒｆ２ｎとすると、Ｒｆ１＜Ｒｆ２＜・・・＜Ｒｆｎ−１＜Ｒｆｎ＝Ｒｆｎ＋１＞Ｒｆｎ＋２＞・・・＞Ｒｆ２ｎとなる。
【００６７】
これは、言い換えると、実施の形態１と同様、図８のノードＰｎを中心に、内側のヒューズを最も高抵抗とし、外側のヒューズを順に低抵抗としていく構成となっている。また、別の視点から見て、ヒューズ部２１０は、ノードＰｎからノードＰ０にかけて順に抵抗値が小さくなるヒューズ群が直列に接続される第１のヒューズ部と、ノードＰｎからノードＰ２ｎにかけて順に抵抗値が小さくなるヒューズ群が直列に接続される第２のヒューズ部とを有するとみなすこともできる。
【００６８】
なお、上記ヒューズの抵抗値の差異は、長さもしくは断面積もしくは形状を異なるよう形成することで調整する。
【００６９】
選択スイッチ回路ＳＷ１〜ＳＷ２ｎ−１は、それぞれＮＭＯＳトランジスタＴｒ１〜Ｔｒ２ｎ−１を有する。これらＮＭＯＳトランジスタＴｒ１〜Ｔｒ２ｎ−１はそれぞれ、ドレインがノードＰ１〜Ｐ２ｎ−１に接続され、ソースが接地端子ＧＮＤに接続される。
【００７０】
ヒューズ溶融電圧出力回路１０３は、トリミング動作時に、所定の値の出力電圧をノードＰ２ｎに出力する。
【００７１】
選択スイッチ回路ＳＷ１〜ＳＷ２ｎ−１（ＮＭＯＳトランジスタＴｒ１〜Ｔｒ２ｎ−１）のオン、オフは、実施の形態１と同様、制御回路１０４により制御される。また、ヒューズ溶融電圧出力回路１０３が活性化し、所定の値の出力電圧をノードＰ２ｎに出力するタイミングも、実施の形態１と同様、制御回路１０４により制御される。なお、上述した選択スイッチ回路ＳＷ１〜ＳＷ２ｎ−１のオン、オフ動作をしている一連の過程において、ヒューズ溶融電圧出力回路１０３が活性化状態を保持していてもよい。このことにより、選択スイッチ回路ＳＷ１〜ＳＷ２ｎ−１をオン、オフするだけの単純な制御だけでヒューズの溶融が可能となる。
【００７２】
以下に、半導体装置２００の動作について説明する。なお、以降の説明では、選択スイッチ回路ＳＷ１〜ＳＷ２ｎ−１およびスイッチ回路ＳＷ１１、ＳＷ１２がＭＯＳトランジスタで構成される場合を前提に行う。
【００７３】
まず、トリミング抵抗Ｒ１０１のトリミングを行わない場合は、ヒューズ部２１０のヒューズＦ１〜Ｆ２ｎの溶断は行わない。このため、トリミング抵抗Ｒ１０１と並列に接続されているヒューズ部２１０のヒューズＦ１〜Ｆ２ｎが導通状態を維持している。
【００７４】
このため、スイッチ回路ＳＷ１２をオン状態とし、ノードＰ２ｎに所定の電圧が印加されると、トリミング抵抗Ｒ１０１よりも抵抗値の小さいヒューズ部２１０に電流が流れ、トリミング抵抗Ｒ１０１には電流が流れない。この状態が、トリミングが行われていない状態である。
【００７５】
一方、トリミング抵抗Ｒ１０１のトリミングを行う場合、まずヒューズ部２１０の最も抵抗値の高いヒューズＦｎ、Ｆｎ＋１を溶断させる。図９に、このときのヒューズ回路ユニット２０２とヒューズ溶融電圧出力回路１０３の動作状態と示す。図９に示すように、スイッチＳＷ１２のトランジスタＴｒ１２、選択スイッチ回路ＳＷ１〜ＳＷｎ−１、ＳＷｎ＋１〜ＳＷ２ｎのトランジスタＴｒ１〜Ｔｒｎ−１、Ｔｒｎ＋１〜Ｔｒ２ｎをオフ状態、選択スイッチ回路ＳＷｎのトランジスタＴｒｎをオン状態とし、ヒューズ溶融電圧出力回路１０３が出力電圧ＶｈｉｇｈをノードＰ２ｎに印加させる。この場合、スイッチ回路ＳＷ１１のトランジスタＴｒ１１のゲートには、電圧ＶｈｉｇｈからダイオードＤ３０の電圧ドロップ分（０．７Ｖ程度）低下した電圧が入力され、実施の形態１と同様、トランジスタＴｒ１１がオン状態となる。
【００７６】
トランジスタＴｒ１１がオン状態となることから、ノードＰ０とＰ２ｎが電気的に接続され、ノードＰ０とＰ２ｎのいずれにも電圧Ｖｈｉｇｈが印加される。また、選択トランジスタＴｒｎがオン状態となるため、ノードＰ０〜Ｐｎ、ノードＰ２ｎ〜Ｐｎにそれぞれ電流が流れる。ここで、上述したように、ヒューズＦｎ、Ｆｎ＋１は、最も抵抗値が高く、ノードＰ０〜Ｐｎ、ノードＰ２ｎ〜Ｐｎにそれぞれ電流が流れることで、ヒューズＦｎ、Ｆｎ＋１が溶断される。なお、他のヒューズにもヒューズＦｎ、Ｆｎ＋１を溶断したのと同じ電流が流れるが、抵抗値が最も高いヒューズＦｎ、Ｆｎ＋１が溶断した時点でその電流も遮断される。このため、他のヒューズが溶断する電流値には至らず、ヒューズＦｎ、Ｆｎ＋１のみが溶断されることになる。
【００７７】
次に、図１０に示すように、トランジスタＴｒ１２、トランジスタＴｒ１〜Ｔｒｎ−２、Ｔｒｎ、Ｔｒｎ＋２〜Ｔｒ２ｎをオフ状態、トランジスタＴｒｎ−１、Ｔｒｎ＋１をオン状態とし、ヒューズ溶融電圧出力回路１０３が出力電圧ＶｈｉｇｈをノードＰ２ｎに印加させる。
【００７８】
選択トランジスタＴｒｎ−１、Ｔｒｎ＋１がオン状態となるため、ノードＰ０〜Ｐｎ−１、ノードＰ２ｎ〜Ｐｎ＋１にそれぞれ電流が流れる。ここで、ヒューズＦｎ−１、Ｆｎ＋２は、ヒューズＦｎ、Ｆｎ＋１に次いで抵抗値が高く、ノードＰ０〜Ｐｎ−１、ノードＰ２ｎ〜Ｐｎ＋１にそれぞれ電流が流れることで、ヒューズＦｎ−１、Ｆｎ＋２が溶断される。なお、他のヒューズにもヒューズＦｎ−１、Ｆｎ＋２を溶断したのと同じ電流が流れるが、上記電流経路のうち抵抗値が最も高いヒューズＦｎ−１、Ｆｎ＋２が溶断した時点でその電流も遮断され。このため、他のヒューズが溶断する電流値には至らず、ヒューズＦｎ−１、Ｆｎ＋２のみが溶断されることになる。
【００７９】
次に、図１１に示すように、トランジスタＴｒ１２、トランジスタＴｒ１〜Ｔｒｎ−３、Ｔｒｎ−１〜Ｔｒｎ＋１、Ｔｒｎ＋３〜Ｔｒ２ｎをオフ状態、トランジスタＴｒｎ−２、Ｔｒｎ＋２をオン状態とし、ヒューズ溶融電圧出力回路１０３が出力電圧ＶｈｉｇｈをノードＰ２ｎに印加させる。
【００８０】
選択トランジスタＴｒｎ−２、Ｔｒｎ＋２がオン状態となるため、ノードＰ０〜Ｐｎ−２、ノードＰ２ｎ〜Ｐｎ＋２にそれぞれ電流が流れる。ここで、ヒューズＦｎ−２、Ｆｎ＋３は、ヒューズＦｎ−１、Ｆｎ＋２に次いで抵抗値が高く、ノードＰ０〜Ｐｎ−２、ノードＰ２ｎ〜Ｐｎ＋２にそれぞれ電流が流れることで、ヒューズＦｎ−２、Ｆｎ＋３が溶断される。なお、他のヒューズにもヒューズＦｎ−２、Ｆｎ＋３を溶断したのと同じ電流が流れるが、上記電流経路のうち抵抗値が最も高いヒューズＦｎ−２、Ｆｎ＋３が溶断した時点でその電流も遮断され。このため、他のヒューズが溶断する電流値には至らず、ヒューズＦｎ−２、Ｆｎ＋３のみが溶断されることになる。
【００８１】
上記動作を繰り返し、最終的に、図１２に示すように、トランジスタＴｒ１２、トランジスタＴｒ２〜Ｔｒ２ｎ−２をオフ状態、トランジスタＴｒ１、Ｔｒ２ｎ−１をオン状態とし、ヒューズ溶融電圧出力回路１０３が出力電圧ＶｈｉｇｈをノードＰ２ｎに印加させる。
【００８２】
選択トランジスタＴｒ１、Ｔｒ２ｎ−１がオン状態となるため、ノードＰ０〜Ｐ１、ノードＰ２ｎ〜Ｐ２ｎ−１にそれぞれ電流が流れる。ここで、ヒューズＦ１、Ｆ２ｎは、最も抵抗値が小さいが本動作時には、電流経路上にヒューズＦ１、Ｆ２ｎしか残っておらず、ヒューズＦ１、Ｆ２ｎが溶断される。
【００８３】
以上のように、ヒューズ部２１０のヒューズＦ１〜Ｆ２ｎの全ての溶断処理が行われるが、ヒューズＦ１〜Ｆ２ｎの少なくとも何れか１つでも完全に溶断されていれば、ヒューズ部２１０がオープン状態となる。
【００８４】
このため、図１３に示すように、スイッチ回路ＳＷ１２をオン状態とし、ノードＰ２ｎに所定の電圧が印加されても、オープン状態となったヒューズ部２１０に電流が流れず、トリミング抵抗Ｒ１０１に電流が流れる。この状態は、実施の形態１の図５で説明した状態と同様（但し、ノードＰ４をＰ２ｎに置き換えて考える）であり、図６のヒューズ回路ユニット１０２をヒューズ回路ユニット２０２で置き換えることができる。
【００８５】
ここで、２ｎ個のヒューズを直列接続した場合の溶断不良率は、ヒューズ１個当たりの溶断不良率（１／Ｘ）（Ｘは定数）の２ｎ乗となる。このため、本実施の形態２の半導体装置２００の溶断不良率は、ｎの数（ヒューズの個数）が多ければ多いほどヒューズ１個を用いた場合と比較して大幅に低減できる。
【００８６】
以上、本実施の形態２の半導体装置２００では、ヒューズ部２１０のヒューズ数を実施の形態１よりも増やしても、実施の形態１と同様、端部（ノードＰ０、Ｐ２ｎ）のみを高電圧Ｖｈｉｇｈとし、各ヒューズ間のノードと接地端子ＧＮＤとの間に接続される選択スイッチのトランジスタをオンすることで、各ヒューズに対する溶断のための電流経路を選択できる。このため、それぞれヒューズごとの両端を選択することなく各ヒューズを溶断可能となる。このため、実施の形態１と同様の効果を得ることが可能となり、更に実施の形態１と比較して、溶断不良率の大幅な低下を可能とする。なお、本実施の形態２の構成も、図７に適用可能であることは言うまでもない。
【００８７】
発明の実施の形態３
【００８８】
以下、本発明を適用した具体的な実施の形態３について、図面を参照しながら詳細に説明する。本実施の形態３も、本発明をトリミング抵抗と、そのトリミング抵抗に並列に接続されたヒューズ回路ユニットを備えた半導体装置に適用したものである。
【００８９】
図１４に本実施の形態３にかかる半導体装置３００の構成を示す。半導体装置３００は、トリミング抵抗Ｒ１０１と、ヒューズ回路ユニット３０２と、ヒューズ溶融電圧出力回路１０３と、制御回路１０４とを有する。なお、トリミング抵抗と、そのトリミング抵抗に並列に接続されたヒューズ回路ユニット３０２は、半導体装置３００内に本来複数存在するが、図の煩雑さを防ぐため、図１４にはトリミング抵抗Ｒ１０１とヒューズ回路ユニット３０２を一組のみ記載する。また、実施の形態２と同様、選択スイッチ回路およびスイッチ回路をＮＭＯＳトランジスタで構成する。
【００９０】
ヒューズ回路ユニット３０２は、ヒューズ部３１０と、選択スイッチ回路ＳＷ０〜ＳＷｎ（ｎは２以上の自然数）と、スイッチ回路ＳＷ１２とを有する。なお、図１４に示された符号のうち、図８と同じ符号を付した構成は、図８と同じか又は類似の構成を示している。本実施の形態３と、実施の形態２と異なるのはヒューズ部３１０のヒューズの数と、それらに接続される選択スイッチ回路の数、及び、スイッチ回路ＳＷ１１の有無である。よって、本実施の形態３では、その相違する部分を重点的に説明し、実施の形態２と同様の部分は説明を省略する。
【００９１】
ヒューズ部３１０は、ヒューズＦ１〜Ｆｎ（ｎは２以上の自然数）を有する。ヒューズＦ１〜Ｆｎのｎ個のヒューズは、ノードＰ０とＰｎの間に直列接続される。また、ヒューズＦ１〜Ｆｎのそれぞれのヒューズ間ノードをＰ１〜Ｐｎ−１とする。そして、ノードＰ０〜Ｐｎ−１と接地端子ＧＮＤとの間には、それぞれ上記選択スイッチ回路ＳＷ０〜ＳＷｎ−１が接続される。なお、トリミング抵抗Ｒ１０１がノードＰ０とＰｎとの間に接続される。
【００９２】
ヒューズＦ１を最も大きい抵抗値を有するように構成し、ヒューズＦ２をヒューズＦ１の抵抗値の例えば２／３倍程度の抵抗値とするよう構成する。更に、ヒューズＦ２と隣接するヒューズＦ３をヒューズＦ２の抵抗値の例えば２／３倍程度の抵抗値とするよう構成する。以下、同様にして、ノードＰｎに接続されるヒューズＦｎを最も小さい抵抗値（ヒューズＦｎ−１の抵抗値の例えば２／３倍程度）を有するように構成する。
【００９３】
つまり、ヒューズＦ１〜Ｆｎの抵抗値をそれぞれＲｆ１〜Ｒｆｎとすると、Ｒｆ１＞Ｒｆ２＞・・・＞Ｒｆｎとなる。これは、言い換えると、ノードＰｎに接続されるヒューズを最も低抵抗とし、ノードＰ０側に近づくに従って順に高抵抗としいく構成となっている。
【００９４】
なお、上記ヒューズの抵抗値の差異は、長さもしくは断面積もしくは形状を異なるよう形成することで調整する。
【００９５】
選択スイッチ回路ＳＷ０〜ＳＷｎ−１は、それぞれＮＭＯＳトランジスタＴｒ０〜Ｔｒｎ−１を有する。これらＮＭＯＳトランジスタＴｒ０〜Ｔｒｎ−１はそれぞれ、ドレインがノードＰ０〜Ｐｎ−１に接続され、ソースが接地端子ＧＮＤに接続される。
【００９６】
ヒューズ溶融電圧出力回路１０３は、トリミング動作時に、所定の値の出力電圧をノードＰｎに出力する。
【００９７】
選択スイッチ回路ＳＷ０〜ＳＷｎ−１（ＮＭＯＳトランジスタＴｒ０〜Ｔｒｎ−１）のオン、オフは、実施の形態１と同様、制御回路１０４により制御される。また、ヒューズ溶融電圧出力回路１０３が活性化し、所定の値の出力電圧をノードＰｎに出力するタイミングも、実施の形態２と同様、制御回路１０４により制御される。
【００９８】
以下に、半導体装置３００の動作について説明する。なお、以降の説明では、選択スイッチ回路ＳＷ０〜ＳＷｎ−１およびスイッチ回路ＳＷ１２がＭＯＳトランジスタで構成される場合を前提に行う。
【００９９】
まず、トリミング抵抗Ｒ１０１のトリミングを行わない場合は、ヒューズ部３１０のヒューズＦ０〜Ｆｎの溶断は行わない。このため、トリミング抵抗Ｒ１０１と並列に接続されているヒューズ部３１０のヒューズＦ０〜Ｆｎが導通状態を維持している。
【０１００】
このため、スイッチ回路ＳＷ１２をオン状態とし、ノードＰｎに所定の電圧が印加されると、トリミング抵抗Ｒ１０１よりも抵抗値の小さいヒューズ部３１０に電流が流れ、トリミング抵抗Ｒ１０１には電流が流れない。この状態が、トリミングが行われていない状態である。
【０１０１】
一方、トリミング抵抗Ｒ１０１のトリミングを行う場合、まずヒューズ部３１０の最も抵抗値の高いヒューズＦ１を溶断させる。図１５に、このときのヒューズ回路ユニット３０２とヒューズ溶融電圧出力回路１０３の動作状態と示す。図１５に示すように、スイッチＳＷ１２のトランジスタＴｒ１２、選択スイッチ回路ＳＷ１〜ＳＷｎ−１のトランジスタＴｒ１〜Ｔｒｎ−１をオフ状態、選択スイッチ回路ＳＷ０のトランジスタＴｒ０をオン状態とし、ヒューズ溶融電圧出力回路１０３が出力電圧ＶｈｉｇｈをノードＰｎに印加させる。
【０１０２】
ノードＰｎに電圧Ｖｈｉｇｈが印加され、選択トランジスタＴｒ０がオン状態となるため、ノードＰｎ〜Ｐ０に電流が流れる。ここで、上述したように、ヒューズＦ１は、最も抵抗値が高く、ノードＰｎ〜Ｐ０に電流が流れることで、ヒューズＦ１が溶断される。なお、他のヒューズにもヒューズＦ１を溶断したのと同じ電流が流れるが、抵抗値が最も高いヒューズＦ１が溶断した時点でその電流も遮断される。このため、他のヒューズが溶断する電流値には至らず、ヒューズＦｎのみが溶断されることになる。
【０１０３】
次に、図１６に示すように、トランジスタＴｒ１２、トランジスタＴｒ０、Ｔｒ２〜Ｔｒｎ−１をオフ状態、トランジスタＴｒ１をオン状態とし、ヒューズ溶融電圧出力回路１０３が出力電圧ＶｈｉｇｈをノードＰｎに印加させる。
【０１０４】
選択トランジスタＴｒ１がオン状態となるため、ノードＰｎ〜Ｐ１に電流が流れる。ここで、ヒューズＦ２は、ヒューズＦ１に次いで抵抗値が高く、ノードＰｎ〜Ｐ１に電流が流れることで、ヒューズＦ２が溶断される。なお、他のヒューズにもヒューズＦ２を溶断したのと同じ電流が流れるが、上記電流経路のうち抵抗値が最も高いヒューズＦ２が溶断した時点でその電流も遮断され。このため、他のヒューズが溶断する電流値には至らず、ヒューズＦ２のみが溶断されることになる。
【０１０５】
次に、図１７に示すように、トランジスタＴｒ０、Ｔｒ１、Ｔｒ３〜Ｔｒｎ−１をオフ状態、トランジスタＴｒ２をオン状態とし、ヒューズ溶融電圧出力回路１０３が出力電圧ＶｈｉｇｈをノードＰ２ｎに印加させる。
【０１０６】
選択トランジスタＴｒ２がオン状態となるため、ノードＰｎ〜Ｐ２に電流が流れる。ここで、ヒューズＦ３は、ヒューズＦ２に次いで抵抗値が高く、ノードＰｎ〜Ｐ２に電流が流れることで、ヒューズＦ３が溶断される。なお、他のヒューズにもヒューズＦｎ３を溶断したのと同じ電流が流れるが、上記電流経路のうち抵抗値が最も高いヒューズＦｎ３が溶断した時点でその電流も遮断され。このため、他のヒューズが溶断する電流値には至らず、ヒューズＦ３のみが溶断されることになる。
【０１０７】
上記動作を繰り返し、最終的に、図１８に示すように、トランジスタＴｒ０〜Ｔｒｎ−２をオフ状態、トランジスタＴｒｎ−１をオン状態とし、ヒューズ溶融電圧出力回路１０３が出力電圧ＶｈｉｇｈをノードＰｎに印加させる。
【０１０８】
選択トランジスタＴｒｎ−１がオン状態となるため、ノードＰｎ〜Ｐｎ−１に電流が流れる。ここで、ヒューズＦｎは、最も抵抗値が小さいが本動作時には、電流経路上にヒューズＦｎしか残っておらず、ヒューズＦｎが溶断される。
【０１０９】
以上のように、ヒューズ部３１０のヒューズＦ１〜Ｆｎの全ての溶断処理が行われるが、ヒューズＦ１〜Ｆｎの少なくとも何れか１つでも完全に溶断されていれば、ヒューズ部３１０がオープン状態となる。
【０１１０】
このため、図１９に示すように、スイッチ回路ＳＷ１２をオン状態とし、ノードＰｎに所定の電圧が印加されても、オープン状態となったヒューズ部３１０に電流が流れず、トリミング抵抗Ｒ１０１に電流が流れる。この状態は、実施の形態１の図５で説明した状態と同様（但し、ノードＰ４をＰｎに置き換えて考える）であり、図６のヒューズ回路ユニット１０２をヒューズ回路ユニット３０２で置き換えることができる。
【０１１１】
ここで、ｎ個のヒューズを直列接続した場合の溶断不良率は、ヒューズ１個当たりの溶断不良率（１／Ｘ）（Ｘは定数）のｎ乗となる。このため、本実施の形態３の半導体装置３００の溶断不良率は、ｎの数（ヒューズの個数）が多ければ多いほどヒューズ１個を用いた場合と比較して大幅に低減できる。
【０１１２】
以上、本実施の形態３の半導体装置３００では、ヒューズ部３１０のヒューズ数を実施の形態１よりも増やしても、実施の形態１と同様、端部（ノードＰｎ）のみを高電圧Ｖｈｉｇｈとし、各ヒューズ間のノードと接地端子ＧＮＤとの間に接続される選択スイッチのトランジスタをオンすることで、各ヒューズに対する溶断のための電流経路を選択できる。このため、それぞれヒューズごとの両端を選択することなく各ヒューズを溶断可能となる。このため、実施の形態１、２と同様の効果を得ることが可能となり、更に実施の形態１と比較して、溶断不良率の大幅な低下を可能とする。更に、実施の形態１、２で必要であったスイッチ回路ＳＷ１１とそのゲートに接続されるダイオードＤ３０を削除でき、回路規模の削減が可能となる。なお、本実施の形態３の構成も、図７に適用可能であることは言うまでもない。
【０１１３】
発明の実施の形態４
【０１１４】
以下、本発明を適用した具体的な実施の形態４について、図面を参照しながら詳細に説明する。本実施の形態４も、本発明をトリミング抵抗と、そのトリミング抵抗に並列に接続されたヒューズ回路ユニットを備えた半導体装置に適用したものである。
【０１１５】
図２０に本実施の形態４にかかる半導体装置４００の構成を示す。半導体装置４００は、トリミング抵抗Ｒ１０１と、ヒューズ回路ユニット４０２と、ヒューズ溶融電圧出力回路１０３と、制御回路１０４とを有する。なお、トリミング抵抗と、そのトリミング抵抗に並列に接続されたヒューズ回路ユニット４０２は、半導体装置４００内に本来複数存在するが、図の煩雑さを防ぐため、図２０にはトリミング抵抗Ｒ１０１とヒューズ回路ユニット４０２を一組のみ記載する。また、実施の形態１と同様、選択スイッチ回路およびスイッチ回路をＮＭＯＳトランジスタで構成する。
【０１１６】
ヒューズ回路ユニット４０２は、ヒューズ部４１０と、選択スイッチ回路ＳＷ１、ＳＷ２と、スイッチ回路ＳＷ１１、ＳＷ１２とを有する。なお、図２０に示された符号のうち、図１と同じ符号を付した構成は、図１と同じか又は類似の構成を示している。本実施の形態４と、実施の形態１と異なるのはヒューズ部４１０のヒューズの数と、それらに接続される選択スイッチ回路の数、及び、制御回路１０４の制御方法である。よって、本実施の形態４では、その相違する部分を重点的に説明し、実施の形態１と同様の部分は説明を省略する。
【０１１７】
ヒューズ回路ユニット４０２は、ヒューズ部４１０と、選択スイッチ回路ＳＷ１、ＳＷ２と、スイッチ回路ＳＷ１１、ＳＷ１２とを有する。
【０１１８】
ヒューズ部４１０は、ヒューズＦ１〜Ｆ３を有する。ヒューズＦ１は、ノードＰ０とＰ１の間に接続される。ヒューズＦ２は、ノードＰ１とＰ２の間に接続される。ヒューズＦ３は、ノードＰ２とＰ３の間に接続される。
【０１１９】
ここで、ヒューズ部４１０は、ノードＰ０とＰ３との間に接続される。また、トリミング抵抗Ｒ１０１もノードＰ０とＰ３との間に接続される。つまり、トリミング抵抗Ｒ１０１とヒューズ部４１０は、ノードＰ０とＰ３との間で並列接続される。このため、ヒューズ部４１０内のヒューズが切断（溶断）されていない場合で、ノードＰ０とＰ３間に所定の電圧が印加されると、トリミング抵抗Ｒ１０１より抵抗値の小さいヒューズ部４１０に電流が流れる。一方、ヒューズ部４１０内のヒューズが何れか１つでも切断（溶断）されている場合で、ノードＰ０とＰ３間に所定の電圧が印加されると、ヒューズ部４１０に電流が流れずトリミング抵抗Ｒ１０１に電流が流れる。
【０１２０】
ヒューズＦ１及びＦ３の抵抗値は同じ値とする。また、ヒューズＦ２の抵抗値はヒューズＦ１及びＦ３の抵抗値の１．５倍程度とする。つまり、ヒューズＦ１〜Ｆ３の抵抗値をそれぞれＲｆ１〜Ｒｆ３とすると、Ｒｆ１＜Ｒｆ２＞Ｒｆ３となる。
【０１２１】
これは、言い換えると、図２０のヒューズＦ２を高抵抗、その外側のヒューズＦ１、Ｆ４を低抵抗とする構成となっている。
【０１２２】
上記のように、ヒューズＦ１、Ｆ３と、ヒューズＦ２の抵抗値の差異は、長さもしくは断面積もしくは形状を異なるよう形成することで調整する。
【０１２３】
スイッチ回路ＳＷ１１は、ノードＰ０とＰ３との間に接続される。スイッチ回路ＳＷ１１のオン、オフ制御は、例えばノードＰ３の電圧により行われてもよいし、制御回路１０４の制御信号に応じて行われてもよい。
【０１２４】
ヒューズ溶融電圧出力回路１０３は、トリミング動作時に、所定の値の出力電圧をノードＰ３に出力する。
【０１２５】
選択スイッチ回路ＳＷ１、ＳＷ２（ＮＭＯＳトランジスタＴｒ１、Ｔｒ２）のオン、オフは、実施の形態１と同様、制御回路１０４により制御される。また、ヒューズ溶融電圧出力回路１０３が活性化し、所定の値の出力電圧をノードＰ３に出力するタイミングも、実施の形態１と同様、制御回路１０４により制御される。なお、上述した選択スイッチ回路ＳＷ１、ＳＷ２のオン、オフ動作をしている一連の過程において、ヒューズ溶融電圧出力回路１０３が活性化状態を保持していてもよい。このことにより、選択スイッチ回路ＳＷ１、ＳＷ２をオン、オフするだけの単純な制御だけでヒューズの溶融が可能となる。
【０１２６】
以下に、半導体装置４００の動作について説明する。なお、以降の説明では、選択スイッチ回路ＳＷ１、ＳＷ２およびスイッチ回路ＳＷ１１、ＳＷ１２がＭＯＳトランジスタで構成される場合を前提に行う。
【０１２７】
まず、トリミング抵抗Ｒ１０１のトリミングを行わない場合は、ヒューズ部４１０のヒューズＦ１〜Ｆ３の溶断は行わない。このため、トリミング抵抗Ｒ１０１と並列に接続されているヒューズ部４１０のヒューズＦ１〜Ｆ３が導通状態を維持している。
【０１２８】
このため、スイッチ回路ＳＷ１２をオン状態とし、ノードＰ３に所定の電圧が印加されると、トリミング抵抗Ｒ１０１よりも抵抗値の小さいヒューズ部４１０に電流が流れ、トリミング抵抗Ｒ１０１には電流が流れない。この状態が、トリミングが行われていない状態である。
【０１２９】
一方、トリミング抵抗Ｒ１０１のトリミングを行う場合の動作状態を図２１〜図２３に示す。まず図２１に示すようにスイッチＳＷ１２のトランジスタＴｒ１２、選択スイッチ回路ＳＷ１のトランジスタＴｒ１をオフ状態、選択スイッチ回路ＳＷ２のトランジスタＴｒ２をオン状態とし、ヒューズ溶融電圧出力回路１０３が出力電圧ＶｈｉｇｈをノードＰ３に印加させる。この場合、スイッチ回路ＳＷ１１のトランジスタＴｒ１１のゲートには、電圧ＶｈｉｇｈからダイオードＤ３０の電圧ドロップ分（０．７Ｖ程度）低下した電圧が入力され、実施の形態１と同様、トランジスタＴｒ１１がオン状態となる。
【０１３０】
トランジスタＴｒ１１がオン状態となることから、ノードＰ０とＰ３が電気的に接続され、ノードＰ０とＰ３のいずれにも電圧Ｖｈｉｇｈが印加される。また、選択トランジスタＴｒ２がオン状態となるため、ノードＰ０〜Ｐ２、ノードＰ３〜Ｐ２にそれぞれ電流が流れる。ここで、上述したように、ヒューズＦ２は、最も抵抗値が高く、ノードＰ０〜Ｐ２に電流が流れることで、ヒューズＦ２が溶断される。
【０１３１】
なお、ヒューズＦ１にもヒューズＦ２を溶断したのと同じ電流が流れるが、抵抗値が最も高いヒューズＦ２が溶断した時点でその電流も遮断される。このため、ヒューズＦ１が溶断する電流値には至らず、ヒューズＦ２が溶断されることになる。なお、ヒューズＦ３に流れる電流は、ヒューズＦ２が遮断されても電流が流れるため、図２１の動作時に溶断される。
【０１３２】
次に、図２２に示すように、トランジスタＴｒ１２をオフ状態、トランジスタＴｒ１、Ｔｒ２をオン状態とし、ヒューズ溶融電圧出力回路１０３が出力電圧ＶｈｉｇｈをノードＰ３に印加させる。
【０１３３】
選択トランジスタＴｒ１がオン状態となるため、ノードＰ０〜Ｐ１に電流が流れ、ヒューズＦ１が溶断される。
【０１３４】
以上、図２１、図２２で説明したような動作により、ヒューズ部４１０のヒューズＦ１〜Ｆ３の溶断処理が行われる。この溶断処理により、ヒューズＦ１〜Ｆ３の少なくとも何れか１つでも完全に溶断されていれば、ヒューズ部４１０がオープン状態となり、トリミング動作が完了する。
【０１３５】
そして、このトリミング動作完了後、図２３に示すように、スイッチ回路ＳＷ１２をオン状態とすると、オープン状態となったヒューズ部４１０に電流が流れず、トリミング抵抗Ｒ１０１に電流が流れる。この状態は、実施の形態１の図５で説明した状態と同様（但し、ノードＰ４をＰ３に置き換えて考える）であり、図６のヒューズ回路ユニット１０２をヒューズ回路ユニット４０２で置き換えることができる。
【０１３６】
ここで、３個のヒューズを直列接続した場合の溶断不良率は、ヒューズ１個当たりの溶断不良率（１／Ｘ）（Ｘは定数）の３乗となる。このため、本実施の形態４の半導体装置４００の溶断不良率は、実施の形態１と同様、ヒューズ１個を用いた場合と比較して大幅に低減できる。
【０１３７】
以上、本実施の形態４の半導体装置４００では、実施の形態１と同様、端部（ノードＰ０、Ｐ３）のみを高電圧Ｖｈｉｇｈとし、各ヒューズ間のノードと接地端子ＧＮＤとの間に接続される選択スイッチのトランジスタをオンすることで、各ヒューズに対する溶断のための電流経路を選択できる。このため、それぞれヒューズごとの両端を選択することなく各ヒューズを溶断可能となる。このため、実施の形態１と同様の効果を得ることが可能となる。なお、本実施の形態４の構成も、図７に適用可能であることは言うまでもない。
【０１３８】
更に、図２４に示す半導体装置５００のヒューズ回路ユニット５０２のように、ヒューズ部５１０のヒューズの数を２個にしてもよい。
【０１３９】
半導体装置５００は、トリミング抵抗Ｒ１０１と、ヒューズ回路ユニット５０２と、ヒューズ溶融電圧出力回路１０３と、制御回路１０４とを有する。
【０１４０】
ヒューズ回路ユニット５０２は、ヒューズ部５１０と、選択スイッチ回路ＳＷ１と、スイッチ回路ＳＷ１１、ＳＷ１２とを有する。
【０１４１】
ヒューズ部４１０は、ヒューズＦ１、Ｆ２を有する。ヒューズＦ１は、ノードＰ０とＰ１の間に接続される。ヒューズＦ２は、ノードＰ１とＰ２の間に接続される。
【０１４２】
トリミング抵抗Ｒ１０１、スイッチ回路ＳＷ１１は、ノードＰ０、Ｐ２の間に接続される。
【０１４３】
この半導体装置５００では、トリミング抵抗Ｒ１０１のトリミングを行う場合、選択スイッチ回路ＳＷ１をオン状態とすることで、ノードＰ０からＰ１及びノードＰ２からＰ１に電流が流れヒューズＦ１、Ｆ２の溶断が行われる。この場合であっても、２個のヒューズを直列接続した場合の溶断不良率は、ヒューズ１個当たりの溶断不良率（１／Ｘ）（Ｘは定数）の２乗となり、ヒューズ１個を用いた場合と比較して溶断不良率を大幅に低減できる。
【０１４４】
なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、選択スイッチやスイッチ回路をＭＯＳトランジスタからバイポーラトランジスタにしてもよい。また、選択スイッチＳＷ１〜ＳＷｎをＭＯＳトランジスタ以外にも、ＭＥＭＳスイッチ等のマイクロリレースイッチで置き換えてもよい。
【０１４５】
また、ＮＭＯＳトランジスタをＰＭＯＳトランジスタ、接地端子ＧＮＤを電源端子ＶＤＤに置き換えることも可能である。なお、この場合、ヒューズ溶融電圧出力回路１０３が出力する電圧は負電圧となることに注意する。
【符号の説明】
【０１４６】
１００、２００、３００  半導体装置
Ｒ１０１  トリミング抵抗
１０２、２０２、３０２  ヒューズ回路ユニット
１０３  ヒューズ溶融電圧出力回路
１１０、２１０、３１０  ヒューズ部
Ｆ１〜Ｆｎ  ヒューズ
ＳＷ１１、ＳＷ１２  スイッチ回路
Ｔｒ１１、Ｔｒ１２  ＮＭＯＳトランジスタ
ＳＷ０〜ＳＷ２ｎ  選択スイッチ回路
Ｔｒ０〜Ｔｒ２ｎ  ＮＭＯＳトランジスタ
Ｄ３０  ダイオード
【図１】
2013004602.tif 000003
【図２】
2013004602.tif 000004
【図３】
2013004602.tif 000005
【図４】
2013004602.tif 000006
【図５】
2013004602.tif 000007
【図６】
2013004602.tif 000008
【図７】
2013004602.tif 000009
【図８】
2013004602.tif 000010
【図９】
2013004602.tif 000011
【図１０】
2013004602.tif 000012
【図１１】
2013004602.tif 000013
【図１２】
2013004602.tif 000014
【図１３】
2013004602.tif 000015
【図１４】
2013004602.tif 000016
【図１５】
2013004602.tif 000017
【図１６】
2013004602.tif 000018
【図１７】
2013004602.tif 000019
【図１８】
2013004602.tif 000020
【図１９】
2013004602.tif 000021
【図２０】
2013004602.tif 000022
【図２１】
2013004602.tif 000023
【図２２】
2013004602.tif 000024
【図２３】
2013004602.tif 000025
【図２４】
2013004602.tif 000026
【図２５】
2013004602.tif 000027