(57)【要約】【課題】耐イオンマイグレーションに優れた半導体装置およびその製造方法を提供する。【解決手段】実施の形態に係る半導体装置は、導体ベースプレートと、導体ベースプレートに配置された第１接着剤と、第１接着剤上に配置され、導体ベースプレートと接着される半導体チップと、導体ベースプレート上において、半導体チップと導体ベースプレートとの接合面の外周に配置され、第１接着剤を被覆する第２接着剤とを備え、第１接着剤は、導電性金属成分を含有し、前記第２接着剤は、導電性金属成分を含有していない。【選択図】図２
2013093491.tif 000002
【特許請求の範囲】
【請求項１】
導体ベースプレートと、
前記導体ベースプレートに配置された第１接着剤と、
前記第１接着剤上に配置され、前記導体ベースプレートと接着される半導体チップと、
前記導体ベースプレート上において、前記半導体チップと前記導体ベースプレートとの接合面の外周に配置され、前記第１接着剤を被覆する第２接着剤と
を備え、                                                               
前記第１接着剤は、導電性金属成分を含有し、前記第２接着剤は、導電性金属成分を含有していないことを特徴とする半導体装置。
【請求項２】
前記第１接着剤と前記第２接着剤は、同じエポキシ系樹脂成分を含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２接着剤は、さらに前記半導体チップの側面外周を被覆することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第２接着剤は、さらに前記半導体チップの側面外周と前記半導体チップ上面の縁部の外周部分とを被覆することを特徴とする請求項１に記載の半導体装置。
【請求項５】
導体ベースプレート上に第１接着剤を形成する工程と、
前記第１接着剤上に、前記導体ベースプレートと接着される半導体チップを配置する工程と、
前記導体ベースプレート上において、前記半導体チップと前記導体ベースプレートとの接合面の外周に、前記第１接着剤を被覆する第２接着剤を形成する工程と、
前記第１接着剤と前記第２接着剤とをキュア処理し硬化させる工程と
を有し、
前記第１接着剤は、導電性金属成分を含有し、前記第２接着剤は、導電性金属成分を含有していないことを特徴とする半導体装置の製造方法。
【請求項６】
前記第１接着剤と前記第２接着剤は、同じエポキシ系樹脂成分を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第２接着剤は、さらに前記半導体チップの側面外周を被覆するように形成されることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
前記第２接着剤は、さらに前記半導体チップの側面外周と前記半導体チップの上面の縁部の外周部分とを被覆するように形成されることを特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施の形態は、半導体装置およびその製造方法に関し、特に、半導体チップなどの電子部品を実装する技術に関する。
【背景技術】
【０００２】
従来、マイクロ波半導体装置の小型化を実現する方法として、例えば、モノリシックマイクロ波集積回路（ＭＭＩＣ：Monolithic Microwave Integrated Circuit）を用いる方法がある。このようなＭＭＩＣでは、導電性や熱伝導性を有する接着剤などを用いて、ＭＭＩＣ基板を導体ベースプレート上に接合する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−４３６０８号公報
【特許文献２】特開平４−３３６４５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
導電性フィラーを含有しないエポキシ系接着剤は高い防湿性を有する。一方、エポキシ樹脂に導電性フィラーとしてＡｇなどを含有したエポキシ系接着剤は、熱伝導率が高いものの、Ａｇを含むためにイオンマイグレーションが発生しやすい。
【０００５】
本実施の形態が解決しようとする課題は、耐イオンマイグレーションに優れた半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本実施の形態に係る半導体装置は、導体ベースプレートと、半導体チップと、第１接着剤と、半導体チップと、第２接着剤とを備える。第１接着剤は、導体ベースプレートに配置される。半導体チップは、第１接着剤上に配置され、導体ベースプレートと接着される。第２接着剤は、半導体チップと導体ベースプレートとの接合面の外周に配置され、第１接着剤を被覆する。第１接着剤は、導電性金属成分を含有し、第２接着剤は、導電性金属成分を含有していない。
【図面の簡単な説明】
【０００７】
【図１】実施の形態に係る半導体装置を例示する図であって、半導体チップとしてＭＭＩＣを適用した場合の模式的鳥瞰図。
【図２】図１のＩ−Ｉ線に沿った模式的断面構造図。
【図３】イオンマイグレーションにより、導電性金属成分がイオン化して析出し、非金属成分上を成長していく現象を説明するための図。
【図４】実施の形態に係る半導体装置の製造方法における製造工程の一工程を説明する模式的断面構造図（その１）。
【図５】実施の形態に係る半導体装置の製造方法における製造工程の一工程を説明する模式的断面構造図（その２）。
【図６】実施の形態に係る半導体装置の製造方法における製造工程の一工程を説明する模式的断面構造図（その３）。
【図７】実施の形態に係る半導体装置の製造方法における製造工程の一工程を説明する模式的断面構造図（その４）。
【図８】実施の形態に係る半導体装置の製造方法における製造工程の一工程を説明する模式的断面構造図（その５）。
【図９】実施の形態に係る半導体装置の製造方法における製造工程の一工程を説明する模式的断面構造図（その６）。
【図１０】（ａ）実施の形態に係る半導体装置に搭載される半導体チップの模式的平面パターン構成の拡大図、（ｂ）図１０（ａ）のＪ部分の拡大図。
【図１１】実施の形態に係る半導体装置に搭載される半導体チップの構成例であって、図１０（ｂ）のＩＩ−ＩＩ線に沿う模式的断面構造図。
【発明を実施するための形態】
【０００８】
次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【０００９】
以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１０】
実施の形態に係る半導体装置を例示する図であって、半導体チップ２４としてＭＭＩＣを適用した場合の模式的鳥瞰構造は、図１に示すように表され、図１のＩ−Ｉ線に沿った模式的断面構造は、図２に示すように表される。
【００１１】
実施の形態に係る半導体装置は、導体ベースプレート２００と、導体ベースプレート２００に配置された第１接着剤４０と、第１接着剤４０上に配置され、導体ベースプレート２００と接着される半導体チップ２４と、導体ベースプレート２００上において、記半導体チップ２４と導体ベースプレート２００との接合面の外周に配置され、第１接着剤４０を被覆する第２接着剤２０とを備える。ここで、第１接着剤４０は、導電性金属成分を含有し、第２接着剤２０は、導電性金属成分を含有していない。
【００１２】
また、第１接着剤４０と第２接着剤２０は、同じエポキシ系樹脂成分から構成されていても良い。
【００１３】
また、第２接着剤２０は、さらに半導体チップ２４の側面外周を被覆する。
【００１４】
また、第２接着剤２０は、さらに半導体チップ２４の側面外周と半導体チップ２４上面の縁部の外周部分とを被覆しても良い。
【００１５】
より詳細に説明すると、実施の形態に係る半導体装置は、導体ベースプレート２００と、入力端子２４ａおよび出力端子２４ｂを有し、導体ベースプレート２００上に接合される半導体チップ２４（ＭＭＩＣ基板）と、導体ベースプレート２００上に配置され、半導体チップ２４を囲むセラミック枠体１８０と、セラミック枠体１８０上に配置されたＲＦ入力端子２１ａおよびＲＦ出力端子２１ｂと、ＲＦ入力端子２１ａと入力端子２４ａとの間を接続するボンディングワイヤ１２と、出力端子２４ｂとＲＦ出力端子２１ｂとの間を接続するボンディングワイヤ１６とを備える。
【００１６】
半導体チップ２４は、第１接着剤４０により、導体ベースプレート２００上に接合される。第１接着剤４０は、半導体チップ２４と導体ベースプレート２００との接合面を接合するための接着剤であり、例えば、エポキシ樹脂などの有機材料に、導電性フィラーとしてＡｇなどの導電性金属粒子を含有した接着剤を適用することができる。導電性フィラーとしては、Ａｇ以外にも、例えばＡｕ、Ｃｕ、Ｐｔ、Ｐｄ、Ｎｉなどの導電性金属粒子から適宜選択できるし、例えばＣｕ−Ａｇなどの機能性フィラーから選択してもよい。一方、第２接着剤２０は、半導体チップ２４と導体ベースプレート２００との接合面に形成された第１接着剤４０を被覆するように該接合面の外周に形成（塗布）される接着剤であり、導電性金属成分を含有していない接着剤を適用することができる。
【００１７】
第１接着剤４０は、Ａｇなどの導電性フィラーを含有しているので、導体ベースプレート２００と半導体チップ２４との接合に用いる。しかし、導電性フィラーに用いられるＡｇなどの導電性金属成分は、溶出を起こしやすく、イオンマイグレーションを発生させやすい性質を有している。
【００１８】
ここで、イオンマイグレーションとは、高湿度下において電極に直流電圧が印加されると、導電性接着剤中に含まれる銀粉などの導電性金属成分が、イオン化して析出し、非金属成分上を成長していく現象である。
【００１９】
例えば、高湿度下において電極に直流電圧が印加されると、導電性接着剤中に含まれる銀粉などの導電性金属成分が、イオン化して析出し、図３に例示するように、非金属成分上を矢印Ａ方向に成長していく。そして、成長した金属成分は、例えば、電極間に絶縁破壊などを起こす。また、成長した導電性金属成分は、短絡などによる故障原因となる。
【００２０】
そこで、導電性金属成分を含有していない第２接着剤２０を、半導体チップ２４と導体ベースプレート２００との接合面に形成された第１接着剤４０を被覆するように接合面の外周に形成（塗布）することで、第２接着剤２０が第１接着剤４０を封止する。これにより、第１接着剤４０に含まれる導電性金属成分が溶出を起こすのを防止することができる。
【００２１】
第１接着剤４０には、Ａｇの導電性フィラー以外の混入物を加える必要がないため、導電性接着剤が本来有する熱伝導性が損なわれるといった問題も生じない。また、第２接着剤２０は、半導体チップ２４と導体ベースプレート２００との接合面に形成された第１接着剤４０を被覆するように形成されるだけであるため、半導体チップ２４の表面全体がコーティングされることはなく、半導体装置の動作領域表面の誘電率が高くなったり、ワイヤや線路の表面の誘電率が高くなったりするなどの問題は生じない。
【００２２】
また、第２接着剤２０として、防湿性を有するエポキシ系の接着剤を採用することにより、半導体チップ２４と導体ベースプレート２００との接合面に塗布された第１接着剤４０に含まれる導電性金属成分を水分から保護することができる。
【００２３】
さらに、第１接着剤４０および第２接着剤２０の溶剤として、それぞれ、同じエポキシ系の成分からなる溶剤を採用することにより、第１接着剤４０と第２接着剤２０とをキュア処理し硬化させる工程を別々に行う必要がなく、第１接着剤４０と第２接着剤２０のキュア処理を１回の工程で実現できる。
【００２４】
（製造方法）
実施の形態に係る半導体装置の製造方法は、図４〜図６に示すように、導体ベースプレート２００上に第１接着剤４０を形成する工程と、第１接着剤４０上に、導体ベースプレート２００と接着される半導体チップ２４を配置する工程と、導体ベースプレート２００上において、半導体チップ２４と導体ベースプレート２００との接合面の外周に、第１接着剤４０を被覆する第２接着剤２０を形成する工程と、第１接着剤４０と第２接着剤２０とをキュア処理し硬化させる工程とを有する。ここで、第１接着剤４０は、導電性金属成分を含有し、第２接着剤２０は、導電性金属成分を含有していない。
【００２５】
また、実施の形態に係る半導体装置の製造方法において、第１接着剤４０と第２接着剤２０は、同じエポキシ系樹脂成分を含んでいても良い。
【００２６】
また、実施の形態に係る半導体装置の製造方法において、第２接着剤２０は、図７〜図８に示すように、さらに半導体チップ２４の側面外周を被覆するように形成されていても良い。
【００２７】
また、実施の形態に係る半導体装置の製造方法において、第２接着剤２０は、図９に示すように、さらに半導体チップ２４の側面外周と半導体チップ２４の上面の縁部の外周部分とを被覆するように形成されていても良い。
【００２８】
以下、図４〜図９を参照して、実施の形態に係る半導体装置の製造方法を詳述する。
【００２９】
（ａ）まず、図４に示すように、導体ベースプレート２００上に半導体チップ２４を囲むセラミック枠体１８０を配置し、セラミック枠体１８０上にＲＦ入力端子２１ａおよびＲＦ出力端子２１ｂを配置する。そして、導体ベースプレート２００上の導体ベースプレート２００と半導体チップ２４との接合面に第１接着剤４０を塗布する。第１接着剤４０を塗布する厚さは、第１接着剤４０を構成する接着剤の種類によるが、例えば、約６０μｍ〜約１８０μｍ程度である。
【００３０】
（ｂ）次に、図５に示すように、入力端子２４ａおよび出力端子２４ｂを有する半導体チップ２４を、導体ベースプレート２００上の接合面に塗布されている第１接着剤４０上に配置する。接合面に形成されている第１接着剤４０により、導体ベースプレート２００と半導体チップ２４とが接合される。半導体チップ２４が接合面に配置された後の第１接着剤４０の厚さは、半導体チップ２４の配置前と比べてほとんど変化せず、例えば、約５０μｍ〜約１５０μｍ程度である。
【００３１】
（ｃ）次に、図６に示すように、半導体チップ２４と導体ベースプレート２００との接合面に形成された第１接着剤４０を被覆するように接合面の外周に塗布形成する。第２接着剤２０を塗布する厚さは、第２接着剤２０を構成する接着剤の種類によるが、例えば、約６０μｍ〜約１８０μｍ程度である。また、第２接着剤２０を塗布する方法としては、例えば、接着剤用のディスペンサーや注射器などを用いて、接合面および第１接着剤４０の外周全域に流し込むことができる。
【００３２】
（ｄ）次に、第１接着剤４０と第２接着剤２０とをキュア処理（熱処理）し、硬化させる。キュア処理を行った後に室温まで冷却した第１接着剤４０と第２接着剤２０とのそれぞれの厚さは、どちらも例えば、約２０μｍ〜約６０μｍ程度である。
【００３３】
図７に示した例では、キュア処理し硬化させた第２接着剤２０ａは、半導体チップ２４と導体ベースプレート２００との接合面に形成された第１接着剤４０を被覆するように（封止するように）接合面の外周に形成され、さらに半導体チップ２４の側面外周を覆うように形成されている。
【００３４】
（ｅ）次に、図８に示すように、ボンディングワイヤ１２によりＲＦ入力端子２１ａと入力端子２４ａとの間を接続し、ボンディングワイヤ１６により出力端子２４ｂとＲＦ出力端子２１ｂとの間を接続する。
【００３５】
図９は、キュア処理し硬化させた第２接着剤２０ｂの別の形成例を示している。キュア処理後の第２接着剤２０ｂは、半導体チップ２４と導体ベースプレート２００との接合面に形成された第１接着剤４０を被覆するように（封止するように）接合面の外周に形成され、さらに半導体チップ２４の側面外周と半導体チップ２４の上面の縁部の外周部分とを覆うように形成されている。
【００３６】
（半導体素子構造）
実施の形態に係る半導体装置に搭載される半導体チップ２４のＦＥＴ１４０の模式的平面パターン構成の拡大図は、図１０（ａ）に示すように表され、図１０（ａ）のＪ部分の拡大図は、図１０（ｂ）に示すように表される。また、実施の形態に係る半導体装置に搭載される半導体チップ２４のＦＥＴ１４０の構成例であって、図１０（ｂ）のＩＩ−ＩＩ線に沿う模式的断面構成例は、図１１に示すように表される。
【００３７】
実施の形態に係る半導体装置に搭載される半導体チップ２４において、複数のＦＥＴセルＦＥＴ１〜ＦＥＴ１０は、図１０〜図１１に示すように、半絶縁性基板１１０と、半絶縁性基板１１０の第１表面に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２と、半絶縁性基板１１０の第１表面に配置され、ゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極Ｇ１，Ｇ２，…，Ｇ１０、複数のソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２およびドレイン端子電極Ｄ１，Ｄ２，…，Ｄ１０と、ソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２の下部に配置されたＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２と、半絶縁性基板１１０の第１表面と反対側の第２表面に配置され、ソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２に対してＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２を介して接続された接地電極（図示省略）とを備える。
【００３８】
ゲート端子電極Ｇ１，Ｇ２，…，Ｇ１０には、ボンディングワイヤが接続され、ドレイン端子電極Ｄ１，Ｄ２，…，Ｄ１０には、ボンディングワイヤが接続され、ソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２の下部には、ＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２が形成され、ＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２の内壁に形成されたバリア金属層（図示省略）およびバリア金属層上に形成され、ＶＩＡホールを充填する充填金属層（図示省略）を介してソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２は、接地電極（図示省略）に接続されている。
【００３９】
半絶縁性基板１１０は、ＧａＡｓ基板、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、もしくはダイヤモンド基板のいずれかである。
【００４０】
（ＦＥＴセルの構造例）
実施の形態に係る半導体装置に搭載される半導体チップ２４のＦＥＴセルの構成例は、図１１に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８上に配置されたソースフィンガー電極（Ｓ）１２０、ゲートフィンガー電極（Ｇ）１２４およびドレインフィンガー電極（Ｄ）１２２とを備える。窒化物系化合物半導体層１１２とアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８との界面には、２次元電子ガス（２ＤＥＧ：Two Dimensional Electron Gas）層１１６が形成されている。図１１に示す構成例では、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が示されている。
【００４１】
また、上記の構成例においては、活性領域以外の窒化物系化合物半導体層１１２を電気的に不活性な素子分離領域として用いている。ここで、活性領域とは、ソースフィンガー電極１２０、ゲートフィンガー電極１２４およびドレインフィンガー電極１２２の直下の２ＤＥＧ層１１６、ソースフィンガー電極１２０とゲートフィンガー電極１２４間およびドレインフィンガー電極１２２とゲートフィンガー電極１２４間の２ＤＥＧ層１１６からなる。
【００４２】
ソースフィンガー電極１２０およびドレインフィンガー電極１２２は、例えば、Ｔｉ／Ａｌなどで形成される。ゲートフィンガー電極１２４は、例えばＮｉ／Ａｕなどで形成することができる。
【００４３】
なお、ＦＥＴ１４０において、ゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２の長手方向のパターン長は、動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約２５μｍ〜約５０μｍである。
【００４４】
また、ソースフィンガー電極１２０の幅は、例えば、約４０μｍ程度であり、ソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２の幅は、例えば、約１００μｍ程度である。また、ＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２の形成幅は、例えば、約１０μｍ〜約４０μｍ程度である。
【００４５】
以上説明した実施の形態によれば、Ａｇなどの導電性フィラーを含有している第１接着剤４０は、導体ベースプレート２００と半導体チップ２４との接合に用い、導電性フィラーを含有していない第２接着剤２０を、半導体チップ２４と導体ベースプレート２００との接合面に形成された第１接着剤４０を覆い隠すように接合面の外周に形成することで、第１接着剤４０に含まれる導電性金属成分が溶出を起こすのを防止することができる。
【００４６】
また、第２接着剤２０として、防湿性を有するエポキシ系の接着剤を採用することにより、半導体チップ２４と導体ベースプレート２００との接合面に塗布された第１接着剤４０に含まれる導電性金属成分を水分から保護することができる。
【００４７】
さらに、第１接着剤４０および第２接着剤２０の溶剤として、それぞれ、エポキシ系の同じ成分からなる溶剤を採用することにより、第１接着剤４０と第２接着剤２０とをキュア処理し硬化させる工程を別々に行う必要がなく、第１接着剤４０と第２接着剤２０のキュア処理を１回の工程で実現できる。
【００４８】
以上説明した実施の形態によれば、耐イオンマイグレーションに優れた半導体装置およびその製造方法を提供することができる。
【００４９】
[その他の実施の形態]
実施の形態に係る半導体装置を説明したが、この実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００５０】
なお、実施の形態に係る半導体装置としては、ＦＥＴに限らず、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）を適用しても良いし、ＬＤＭＯＳ（Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor）やヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）などの増幅素子なども適用できることは言うまでもない。
【００５１】
このように、ここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【００５２】
実施の形態に係る半導体装置は、内部整合型電力増幅素子、電力ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、マイクロ波電力増幅器、ミリ波電力増幅器、高周波ＭＥＭＳ素子などの幅広い分野に適用可能である。
【符号の説明】
【００５３】
１２，１６…ボンディングワイヤ
２１ａ…ＲＦ入力端子
２１ｂ…ＲＦ出力端子
２４ａ…入力端子
２４ｂ…出力端子
２４…半導体チップ（ＭＭＩＣ基板）
４０…第１接着剤
２０（２０ａ，２０ｂ）…第２接着剤
１１０…半絶縁性基板
１１２…窒化物系化合物半導体層（ＧａＮエピタキシャル成長層）
１１６…２次元電子ガス（２ＤＥＧ）層
１１８…アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）
１２０…ソースフィンガー電極
１２２…ドレインフィンガー電極
１２４…ゲートフィンガー電極
１２６…ソース領域
１２８…ドレイン領域
１４０ＦＥＴ
１８０…セラミック枠体
２００…導体ベースプレート
Ｄ，Ｄ１，Ｄ２，…，Ｄ１０…ドレイン端子電極
Ｇ，Ｇ１，Ｇ２，…，Ｇ１０…ゲート端子電極
Ｓ，Ｓ１１，Ｓ１２，…，Ｓ１０１，Ｓ１０２…ソース端子電極
ＳＣ１１，ＳＣ１２，…，ＳＣ１０２…ＶＩＡホール
【図１】
2013093491.tif 000003
【図２】
2013093491.tif 000004
【図３】
2013093491.tif 000005
【図４】
2013093491.tif 000006
【図５】
2013093491.tif 000007
【図６】
2013093491.tif 000008
【図７】
2013093491.tif 000009
【図８】
2013093491.tif 000010
【図９】
2013093491.tif 000011
【図１１】
2013093491.tif 000012
【図１０】
2013093491.tif 000013