(57)【要約】      （修正有）【課題】低温にて、低抵抗の透明導電膜を形成することを可能とする、構造体の製造方法を提供する。【解決手段】酸化インジウムや酸化インジウムスズを主成分として含有する材料を用いて、スパッタリング法やＣＶＤ法により、基材上に複数の導電膜（第一導電膜、第二導電膜）によって構成される多層膜を形成してなる構造体の製造方法であって、多層膜を形成した後に、基材と導電膜からなる構造体に対して低い温度（１５０℃以下）でアニール処理を行うことを特徴とする。【選択図】図２
2013229242.tif 000002
【特許請求の範囲】
【請求項１】
基材上に、複数の導電膜によって構成される多層膜を形成してなる構造体の製造方法であって、
前記多層膜を形成した後に、前記構造体に対して低い温度でアニール処理を行う、ことを特徴とする構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に透明導電膜形成備えた構造体の製造方法に関するものである。
【背景技術】
【０００２】
透明度が高く、電極材料として機能する透明導電膜が、広く用いられている。透明導電膜は、デバイス上に成膜して用いられている。近年のデバイスの高機能化にともなって透明導電膜を低抵抗化する必要がある。低抵抗の透明導電膜は、従来は高い温度で形成されていた（特許文献１）。
【０００３】
図７は、従来の透明導電膜の成膜温度と、成膜した透明導電体膜の比抵抗との関係を示すグラフである。図７のグラフに菱形プロットで示すように、従来の方法によれば、透明導電膜は、その成膜時の温度を２００［℃］以上としたときに、初めて２００［μΩ・ｃｍ］以下の比抵抗とすることが可能となる。すなわち、従来の方法においては、低い成膜温度（１５０［℃］以下）によって、低抵抗の透明導電膜を形成することはできなかった。
【０００４】
しかしながら、一般に、デバイスは熱に弱いため、透明導電膜を２００［℃］より高い温度で成膜した場合、デバイスが劣化してしまう虞がある。そこで、従来の透明導電膜を備えた構造体は、透明導電膜の成膜温度の影響がデバイスに影響を及ぼすことのないように、デバイスを備えた部分の製造と透明導電膜を備えた部分の製造とを個別に行った上で、両者を接合することによって製造されていた。透明導電膜を備えた構造体の従来の製造方法は、接合に伴う工程が必要となる分、プロセスが複雑化し、処理時間の短縮が阻まれることが問題となっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０７−０７３７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、以上のような点を考慮してなされたものであり、低温にて、低抵抗の透明導電膜を形成することを可能とする、構造体の製造方法の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明の請求項１に係る構造体の製造方法は、基材上に、複数の導電膜によって構成される多層膜を形成してなる構造体の製造方法であって、前記多層膜を形成した後に、前記構造体に対して低い温度でアニール処理を行う、ことを特徴とする。
【発明の効果】
【０００８】
本発明に係る構造体の製造方法は、成膜したい導電膜と基材との間に、他の導電膜を複数重ねてなる多層膜を形成し、形成した多層膜に対して、低い温度でアニール処理を行う。これにより、成膜したい導電膜の抵抗は低下する。したがって、本発明に係る構造体の製造方法を用いることにより、低温にて、低抵抗の透明導電膜を形成することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】構造体の構成を模式的に示す図である。
【図２】構造体の製造方法に含まれる工程のフローである。
【図３】構造体の製造装置の構成を模式的に示す図である。
【図４】導電膜の成膜処理条件による、構造体の電気抵抗の変化を示すグラフである。
【図５】導電膜の成膜処理条件による、構造体の透過率の変化を示すグラフである。
【図６】導電膜の成膜処理条件による、構造体の電気抵抗の変化を示すグラフである。
【図７】導電膜の成膜処理条件による、構造体の電気抵抗の変化を示すグラフである。
【発明を実施するための形態】
【００１０】
以下、好適な実施形態に基づき、図面を参照して本発明を説明する。なお、以下に示す実施形態は、発明の趣旨をより良く理解させるために、一例を挙げて説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明に用いる図面は、本発明の特徴を分かりやすくするために、便宜上、要部となる部分を拡大している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
【００１１】
＜第一実施形態＞
［構造体の構成］
本発明の第一実施形態に係る構造体の製造方法によって製造される構造体１００の構成について、図１を用いて説明する。図１は、構造体１００の構成を示す要部断面図である。構造体１００は、第一基板１０１と、第二基板１０２と、第一導電膜（導電膜）１０３と、第二導電膜（導電膜）１０４とで構成されている。
【００１２】
第一基板１０１は、ＬＣＤ、ＴＦＴ等の機能素子を備えている。第二基板１０２は、ガラス等の透明度の高い材料からなる透明基板である。第一基板の一面１０１ａと、第二基板の一面１０２ａとは、接着剤（不図示）等を用いて接合されている。
【００１３】
なお、第一実施形態の説明においては、平板状の基板（第一基板１０１、第二基板１０２）上に、導電膜（第一導電膜１０３、第二導電膜１０４）を形成する例について示しているが、導電膜を形成する上で、基板の形状が限定されることはなく、基板を任意の形状の基材に置き換えてもよい。
【００１４】
第一導電膜１０３は、第二基板の他面１０２ｂを覆い、その厚みが、例えば２０〜７０［Å］程度となるように形成されている。第一導電膜１０３は、例えば酸化インジウム（Ｉｎ２Ｏ３）を主成分として構成されている。
【００１５】
第二導電膜１０４は、第一導電膜１０３上を覆い、その厚みが、例えば８０〜１３０［Å］程度となるように形成されている。第二導電膜１０４は、例えば酸化インジウムスズ（ＩＴＯ）を主成分として構成されている。
【００１６】
第二導電膜１０４は、酸化スズ（ＳｎＯ２）を不純物として含有している。第二導電膜１０４の電気抵抗を低くするために、第二導電膜１０４が含有している酸化スズの質量百分率は、１０［ｗｔ％］程度であることが望ましい。
【００１７】
なお、図１では、基板の一方の主面に形成される多層膜は、二種類の導電膜（第一導電膜、第二導電膜）によって構成される例について説明したが、多層膜は、第一導電膜と第二導電膜との間に複数の中間膜を挟んで構成されていてもよい。ただし、中間膜を構成する材料としては、最上層を構成する導電膜よりも結晶化温度が低いものであって、例えば、酸化インジウムスズ（ＩＴＯ）を主成分として含有するものを用いる。また、中間膜を構成する材料としては、不純物成分として含有する酸化スズの質量百分率が、１０［ｗｔ％］未満であることが望ましい。また、下側の中間膜ほど、結晶化温度の低い材料によって形成されていることが望ましい。
【００１８】
［構造体の製造方法］
図１に示した構造体１００の製造方法について、図２を用いて説明する。図２は、構造体１００の製造方法に含まれる工程のフローを示している。
【００１９】
まず、機能素子を備えた第一基板の一面１０１ａに、透明基板である第二基板の一方の主面１０２ａを接合した上で、第一工程として、第二基板の他方の主面１０２ｂに、所望の厚さ（例えば２０〜７０［Å］程度）の第一導電膜（導電膜）１０３を（成膜）形成する。第一導電膜１０３は、例えば、スパッタリング法やＣＶＤ法を用いて形成する。第一導電膜１０３を構成する材料としては、例えば、酸化インジウム（Ｉｎ２Ｏ３）を主成分として含有するものを用いる。
【００２０】
次に、第二工程として、第一導電膜１０３上に、所望の厚さ（例えば８０〜１３０［Å］程度）の第二導電膜１０４を形成（成膜）する。第二導電膜１０４は、例えば、スパッタリング法やＣＶＤ法を用いて形成する。第二導電膜１０４を構成する材料としては、例えば、酸化インジウムスズ（ＩＴＯ）を主成分として含有するものを用いる。また、第二導電膜１０４を構成する材料としては、不純物成分として含有する酸化スズの質量百分率を、１０［ｗｔ％］以上となるように制御することが望ましい。
【００２１】
次に、第三工程として、第二工程を経た第一基板１０１、第二基板１０２、第一導電膜１０３、および第二導電膜１０４に対して、アニール（後加熱）を行う。アニール温度は、１５０［℃］以下であることが望ましい。なお、第三工程の処理は減圧下と大気圧下のどちらで行ってもよいが、減圧下で行う方がより望ましい。
【００２２】
なお、第一導電膜と第二導電膜との間に複数の中間膜を形成する場合、中間膜を構成する材料としては、最上層を構成する導電膜よりも結晶化温度が低いものであって、例えば、酸化インジウムスズ（ＩＴＯ）を主成分として含有するものを用いる。また、この場合、中間膜を構成する材料としては、不純物成分として含有する酸化スズの質量百分率を、１０［ｗｔ％］未満となるように制御することが望ましい。また、この場合、各中間膜を、構成材料の結晶化温度の低い順に形成することが望ましい。
【００２３】
以上説明したように、第一実施形態に係る構造体の製造方法は、成膜したい導電膜と基材との間に、他の導電膜を複数重ねてなる多層膜を形成し、形成した多層膜に対して、低い温度でアニール処理を行う。これにより、成膜したい導電膜の抵抗は低下する。したがって、第一実施形態に係る構造体の製造方法を用いることにより、低温にて、低抵抗の透明導電膜を形成することが可能となる。
【００２４】
また、第一実施形態に係る構造体の製造方法によって形成された多層膜は、成膜したい導電膜の結晶化を促進する。したがって、成膜したい導電膜を、その結晶化温度より低い温度で結晶化して、基材上に成膜することが可能となる。
【００２５】
その結果として、導電膜を形成する過程において、第一基板１０１が備えたデバイスに対して、熱処理が及ぼす影響を抑えることができるため、デバイスを備えた基板に接合した状態の透明基板に対して、透明導電膜を形成することが可能となる。これにより、従来のように、デバイスを備えた基板に対する処理と透明基板に対する処理とを個別に行った後に、両方の基板同士を接合する場合に比べて、プロセスを簡略化することができる。
【００２６】
また、第一実施形態に係る構造体の製造方法によれば、透明導電膜は、成膜直後のアニール処理を、その結晶化温度より低い温度で行ったとしても十分に結晶化されるため、比抵抗を小さく抑えることができる。
【００２７】
［構造体の製造装置］
図１に示した構造体１００の製造装置１０の構成例について、図３を用いて説明する。図３は、少なくとも導電膜１０４の形成に用いることが可能な、製造装置１０の要部断面を模式的に示した図である。
【００２８】
製造装置１０は、内部を減圧可能とするチャンバ１１と、チャンバ１１に付設され、チャンバ内を減圧する排気手段１２と、チャンバ１１の内部と外部との間で被処理基板（被処理体）１３を搬送する手段１４と、備えている。チャンバ１１は、被処理基板１３を載置する支持手段１５と、カソード１６とを備えている。支持手段１５は、電気的に接地されている。
【００２９】
カソード１６は、スパッタリング用のターゲット１７ａ、１７ｂと、ターゲット１７ａ、１７ｂとそれぞれ接続された制御手段１８ａ、１８ｂと、を備えている。ターゲット１７ａ、１７ｂの母材は、それぞれ酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウムスズ（ＩＴＯ）を主成分とする材料によって構成されている。制御手段１８ａ、１８ｂは、それぞれターゲット１７ａ、１７ｂにスパッタリング電圧を印加するための電力を供給する手段（不図示）と、磁場生成手段（不図示）とを備えている。このような構成により、ターゲットごとに適した電力を供給することが可能であり、例えば、ターゲット１７ａに供給する電力を、ターゲット１７ｂに供給する電力よりも低くすることができる。
【００３０】
ターゲット１７ａおよび制御手段１８ａは、仕切り部材１９ａ、１９ｃ、開閉手段２０ａで囲まれている。ターゲット１７ｂおよび制御手段１８ｂは、仕切り部材１９ｂ、１９ｃ、開閉手段２０ｂで囲まれている。ターゲット１７ａおよび制御手段１８ａを有する空間Ａ、ターゲット１７ｂおよび制御手段１８ｂを有する空間Ｂ、はそれぞれ開閉手段２０ａ、２０ｂによって開放された場合にのみ、プロセス処理空間Ｃと接続されるように構成されている。開閉手段２０ａ、２０ｂを両方とも閉鎖した状態とすることにより、被処理基板に対して成膜は行わずに、加熱のみ行うことができる。したがって、成膜処理と、アニール処理とを、同一チャンバ内で連続して行うことができる。なお、チャンバ１１内において、成膜処理、アニール処理を行う際の温度は、いずれも１５０℃以下となるように制御されていることが望ましい。
【実施例】
【００３１】
以下、第一実施形態に該当する実施例１を用いて、本発明をさらに具体的に説明するが、本発明が適用可能な実施例は、実施例１に限定されるものではない。
【００３２】
［実施例１］
（実験例１）
上述した構造体の製造方法を用いて行った実験例１について説明する。実験例１は、第三工程にて行うアニール処理中の雰囲気、第三工程後の構造体の構成を、相互に変えた条件にて製造したサンプル（サンプル１〜３）に対し、電気的な特性を評価したものである。いずれのサンプルに対しても、第三工程にて行うアニール処理の温度は、１５０［℃］以下となるように調整した。
【００３３】
サンプル１は、第三工程のアニール処理を、大気中で行って形成された構造体である。この構造体は、基板の一方の主面に、酸化インジウムを主成分とする第一導電膜（膜厚４０［Å］）、酸化インジウムスズを主成分とする第二導電膜（膜厚１１０［Å］）が順に形成されてなる。
【００３４】
サンプル２は、第三工程のアニール処理を、真空中（減圧した雰囲気中）で行って形成された構造体である。この構造体は、基板の一方の主面に酸化インジウムを主成分とする第一導電膜（膜厚４０［Å］）、酸化インジウムスズを主成分とする第二導電膜（膜厚１１０［Å］）が順に形成されてなる。
【００３５】
サンプル３は、第三工程のアニール処理中を、真空中（減圧した雰囲気中）で行って形成された構造体である。この構造体は、基板の一方の主面に酸化インジウムスズを主成分とする第二導電膜（膜厚１５０［Å］）が形成されてなる。
【００３６】
図４（ａ）は、第二工程として、酸化インジウム、酸化インジウムスズを主成分とする導電膜を形成する際に、チャンバ内に流入させる酸素（Ｏ２）ガスの量と、第三工程を経た第二導電膜のシート抵抗の関係を示すグラフである。グラフの横軸は酸素ガスの流量を示し、縦軸は第二導電膜のシート抵抗を示している。
【００３７】
図４（ａ）のグラフにおいて、サンプル１については、第二工程として、酸化インジウム、酸化インジウムスズを主成分とする導電膜を形成する際に、チャンバ内に流入させる酸素ガスの量を減らすにつれて、第二導電膜のシート抵抗は小さくなる傾向にあることが分かった。この傾向は、酸素ガスの流量を０．５［ｓｃｃｍ］以下に減らした場合において、特に急峻となることが分かった。
【００３８】
図４（ａ）のグラフにおける、サンプル３と、サンプル１およびサンプル２との比較から、基板との間に下地膜（ここでは酸化インジウム膜）を挟んで形成した第二導電膜のシート抵抗は、基板に直接形成した第二導電膜のシート抵抗よりも低くなることが分かった。
【００３９】
図４（ａ）のグラフにおける、サンプル１とサンプル２との比較から、第二工程において、チャンバ内（成膜空間）に酸素ガスを流入させた場合、減圧した雰囲気中で形成した第二導電膜のシート抵抗は、大気中で形成した第二導電膜のシート抵抗よりも、さらに低くなることが分かった。この違いは、第二導電膜を大気中で形成した場合、第二導電膜の表面が大気中の酸素によって酸化されてしまうのに対し、減圧した雰囲気で形成した場合には、この酸化を防げることに起因している。
【００４０】
（実験例２）
上述した構造体の製造方法により、形成したサンプルに対して行った実験例２について説明する。実験例２は、実験例１として用いたのと同じサンプル１〜３に対して行った、Ｘ線回折の実験結果を評価したものである。図４（ｂ）のグラフは、第三工程を経た第二導電膜に対して行った、Ｘ線回折の実験の結果を示している。グラフの横軸は第二導電膜に対するＸ線の入射角を示し、縦軸は第二導電膜によるＸ線の回折強度を示している。Ｘ線を入射させた際に、サンプル３の第二導電膜は、いずれの入射角においても回折強度のピークが見られないのに対し、サンプル１、２の第二導電膜は、特定の入射角において回折強度のピークが見られた。これらの実験結果の比較から、第三工程のアニール処理の温度を１５０［℃］以下として形成した場合、基板に直接形成した第二導電膜は結晶化しないが、基板との間に下地膜を挟んで形成した第二導電膜は結晶化することが分かった。
【００４１】
（実験例３）
上述した構造体の製造方法により、形成したサンプルに対して行った実験例３について説明する。実験例３は、実験例１として用いたのと同じサンプル１〜３に対して行った、光の透過度に関する実験結果を評価したものである。
【００４２】
図５（ａ）は、第三工程を経た、酸化インジウムスズを主成分とする第二導電膜の各波長の光に対する透過率について、調べた結果を示している。グラフの横軸は光の波長を示し、縦軸は光の透過率を示している。
【００４３】
図５（ａ）のグラフから、長波長の光に対する透過率については、サンプルごとの差異はなく、ほぼ１００［％］となることが分かった。また、図５（ａ）のグラフから、短波長の光に対する透過率については、波長に比例して変化する傾向があり、短い波長の光ほど透過率が下がることが分かった。
【００４４】
図５（ｂ）は、図５（ａ）のグラフのうち、短波長領域の部分Ｒ１を拡大したものである。図５（ｂ）のグラフにおいて、サンプル３と、サンプル１およびサンプル２との比較から、基板との間に下地膜（ここでは酸化インジウム膜）を挟んで形成した第二導電膜の透過率は、基板に直接形成した第二導電膜の透過率よりも数［％］向上することが分かった。
【００４５】
（実験例４）
上述した構造体の製造方法を用いて行った実験例４について、図６（ａ）、（ｂ）を用いて説明する。図６（ａ）は、第一工程において形成する第一導電膜（Ｉｎ２Ｏ３）の膜厚を０、１０、２０、４０、７０、１５０［Å］として、第三工程まで行ったサンプルに対し、第二導電膜（ＩＴＯ）の電気的な特性を評価するグラフである。図６（ｂ）は、図６（ａ）のグラフのうち、膜厚の薄い領域の部分Ｒ２を拡大したものである。いずれのグラフにおいても、横軸は第一導電膜の膜厚を示し、縦軸は第一導電膜のシート抵抗を示している。いずれのサンプルに対しても、第三工程にて行うアニール処理の温度は、１５０［℃］以下となるように調整した。
【００４６】
図６（ｂ）のグラフによれば、第一導電膜を、膜厚を７０［Å］以下の範囲で形成した場合には、従来のように第一導電膜を形成しない場合（膜厚が０［Å］の場合）に比べて、第二導電膜のシート抵抗を低く抑えられることが分かった。また、第一導電膜を、膜厚を７０［Å］以下の範囲で形成した場合には、第二導電膜のシート抵抗は２００［Ω／□］よりも低い値に抑えられることが分かった。ただし、第一導電膜を７０［Å］よりも厚く形成した場合、図６（ａ）に示すように、第二導電膜のシート抵抗の著しく大きい値になる傾向が見られた。
【産業上の利用可能性】
【００４７】
本発明は、透明導電膜を備えたデバイスに対して、広く適用することが出来る。
【符号の説明】
【００４８】
１０・・・製造装置、１１・・・チャンバ、１２・・・排気手段、１３・・・被処理基板、
１４・・・搬送する手段、１５・・・支持手段、１６・・・カソード、
１７ａ、１７ｂ・・・ターゲット、１８ａ、１８ｂ・・・制御手段、
１９ａ、１９ｂ、１９ｃ・・・仕切り部材、２０ａ、２０ｂ・・・開閉手段、
１００・・・構造体、１０１・・・第一基板、１０１ａ・・・一方の主面、
１０２・・・第二基板、１０２ａ・・・一方の主面、１０２ｂ・・・他方の主面、
１０３・・・第一導電膜、１０４・・・第二導電膜、Ａ、Ｂ、Ｃ・・・空間。
【図１】
2013229242.tif 000003
【図２】
2013229242.tif 000004
【図３】
2013229242.tif 000005
【図４】
2013229242.tif 000006
【図５】
2013229242.tif 000007
【図６】
2013229242.tif 000008
【図７】
2013229242.tif 000009