(57)【要約】【課題】製造上の制約が抑制された状態で、より短期間で配線構造を有する半導体集積回路が製造できるようにする。【解決手段】能動素子が形成されている半導体基板１０１および配線構造が形成されていう他基板１５１を互いに絶縁分離した状態で貼り合わせて能動素子に配線を接続する。例えば、半導体基板１０１の上に形成されている表面電極１１０と、他基板１５１に形成されている表面電極１５２とを、バンプ１３１により接合する。また、半導体基板１０１の上に形成されている表面電極１１１と、他基板１５１に形成されている表面電極１５３とを、バンプ１３２により接合する。【選択図】  図１Ｃ
2013187352.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に能動素子を形成する工程と、
他基板に複数の配線を備える配線構造およびいずれかの前記配線に接続した受動素子を形成する工程と、
前記半導体基板および前記他基板を絶縁分離した状態で貼り合わせて前記能動素子に前記配線を接続する工程と
を少なくとも備え、
前記他基板は、前記配線構造および受動素子を形成するときに加わる温度以上の耐熱性を備える材料から構成することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記他基板は、絶縁材料から構成することを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板と、
前記半導体基板に形成された能動素子と、
前記半導体基板に絶縁分離した状態で貼り合わされた他基板と、
前記他基板に形成されて前記能動素子に接続する複数の配線およびいずれかの前記配線に接続する受動素子を備える配線構造と
を少なくとも備え、
前記他基板は、前記配線構造および受動素子を形成するときに加わる温度以上の耐熱性を備える材料から構成されていることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記他基板は、絶縁材料から構成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、能動素子を形成した半導体基板と受動素子が形成された別基板とを貼り合わせて構成した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
多層配線を有する半導体集積回路を製作する場合、半導体基板に能動素子を製作し、続いて配線および受動素子を製作する（特許文献１参照）。この場合、製造期間は、能動素子を製作する期間と配線および受動素子を製作する期間の合計が必要となる。特に、半導体表面と裏面に配線および受動素子を製作する場合、製作期間が長くなる。
【０００３】
ところで、多様化する要求に対応するために、マスタースライス型半導体集積回路がある。この技術では、提供側より能動素子まで製造されている半導体基板が提供され、利用者側で、配線層および受動素子を作製する（特許文献１参照）。マスタースライス型半導体集積回路の技術によれば、全てを一体に製造するセルベース型半導体集積回路に比較して、開発費が安く、開発期間も短くできるという利点がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−０６００５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述したマスタースライス型半導体集積回路の技術においても、製造期間を短縮するためには、予め能動素子が形成されている半導体基板が用意されていることが前提となる。また、化合物半導体を用いた集積回路を製作する場合、プロセス温度が制限されるため、例えば配線構造を形成するときに、３００℃以上の温度で得られる良質な膜の形成が困難である。また、半導体基板を用いて配線および受動素子を製作する場合、半導体基板のもつ容量により、配線容量が制限され、配線容量の低減が困難な場合が発生する。
【０００６】
以上に説明したように、従来の技術では、半導体装置を構成する能動素子およびこれに接続する配線の構造および受動素子の作製において、製造期間の短縮が容易ではなく、また、配線構造などの製造上に様々な制約があるという問題があった。
【０００７】
本発明は、以上のような問題点を解消するためになされたものであり、製造上の制約が抑制された状態で、配線構造を有する半導体集積回路が、より短期間で製造できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置の製造方法は、半導体基板に能動素子を形成する工程と、他基板に複数の配線を備える配線構造およびいずれかの配線に接続した受動素子を形成する工程と、半導体基板および他基板を絶縁分離した状態で貼り合わせて能動素子に配線を接続する工程とを少なくとも備え、他基板は、配線構造および受動素子を形成するときに加わる温度以上の耐熱性を備える材料から構成する。なお、他基板は、絶縁材料から構成すればよい。
【０００９】
また、本発明に係る半導体装置は、半導体基板と、半導体基板に形成された能動素子と、半導体基板に絶縁分離した状態で貼り合わされた他基板と、他基板に形成されて能動素子に接続する複数の配線およびいずれかの配線に接続する受動素子を備える配線構造とを少なくとも備え、他基板は、配線構造および受動素子を形成するときに加わる温度以上の耐熱性を備える材料から構成されている。なお、他基板は、絶縁材料から構成されていればよい。
【発明の効果】
【００１０】
以上説明したことにより、本発明によれば、製造上の制約が抑制された状態で、配線構造を有する半導体集積回路が、より短期間で製造できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１１】
【図１Ａ】図１Ａは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を示す断面図である。
【図１Ｂ】図１Ｂは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を示す断面図である。
【図１Ｃ】図１Ｃは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を示す断面図である。
【図２Ａ】図２Ａは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を示す断面図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を示す断面図である。
【図２Ｃ】図２Ｃは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を示す断面図である。
【図２Ｄ】図２Ｄは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を示す断面図である。
【図３】図３は、本発明の実施の形態３における半導体装置の構成を示す構成図である。
【図４】図４は、本発明の実施の形態４における半導体装置の構成を示す構成図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図を参照して説明する。
【００１３】
［実施の形態１］
はじめに、本発明の実施の形態１について図１Ａ〜図１Ｃを用いて説明する。図１Ａ〜図１Ｃは、本発明の実施の形態１における半導体装置の製造方法を説明するための各工程における状態を示す断面図である。
【００１４】
まず、図１Ａに示すように、半導体基板１０１に能動素子を形成する。図１Ａでは、能動素子としてトランジスタを示している。このトランジスタは、例えば単結晶シリコンからなる半導体基板１０１の上のフィールド酸化膜１０２に囲われた領域に形成されたＭＯＳトランジスタである。ＭＯＳトランジスタは、イオン注入法および活性化アニール処理により形成されたソース領域１０３およびドレイン領域１０４を備え、ソース領域１０３およびドレイン領域１０４の間の半導体基板１０１の上に、ゲート絶縁層１０５を介してゲート電極１０６を備える。
【００１５】
ここで、フィールド酸化膜１０２は、よく知られたＬＯＣＯＳ法により形成すればよい。また、埋め込み絶縁膜により素子分離領域を構成するようにしてもい。ゲート絶縁層１０５は、熱酸化法により形成してもよく、ＣＶＤ法により絶縁材料を堆積することで形成してもよい。各配線，電極は、スパッタ法，蒸着法，めっき法などにより堆積した金属層を、公知のリソグラフィー技術およびエッチング技術によりパターニングすることで形成すればよい。また、リフトオフ法により電極を形成してもよい。
【００１６】
また、半導体基板１０１の表面には、保護絶縁層１０７が形成され、上記ＭＯＳトランジスタを覆って保護している。ここで、保護絶縁層１０７には、ソース領域１０３に接続する貫通配線１０８，ドレイン領域１０４に接続する貫通配線１０９が形成されている。また、貫通配線１０８は、表面電極１１０が接続し、貫通配線１０９には表面電極１１１が接続している。
【００１７】
一方で、図１Ｂに示すように、他基板１５１に複数の配線を備える配線構造およびいずれかの配線に接続した受動素子を形成する。実施の形態１においては、まず、他基板１５１の一方の面に、表面電極１５２，表面電極１５３，表面電極１５４を備え、表面電極１５２に接続する貫通配線１５５，表面電極１５３に接続する貫通配線１５６，表面電極１５４に接続する受動素子としてのキャパシタ１５７を備える。
【００１８】
また、他基板１５１は、貫通配線１５５およびキャパシタ１５７に接続する配線１５８、および貫通配線１５６に接続する配線１５９を備える。また、他基板１５１は、配線１５８に接続する基板貫通配線１６０，配線１５９に接続する基板貫通配線１６１を備える。また、他基板１５１の他方の面には、表面電極１６２，表面電極１６３が形成され、表面電極１６２は、基板貫通配線１６０に接続し、表面電極１６３は、基板貫通配線１６１に接続している。
【００１９】
これらの各配線，電極は、スパッタ法，蒸着法，めっき法などにより堆積した金属層を、公知のリソグラフィー技術およびエッチング技術によりパターニングすることで形成すればよい。貫通配線は、ダマシン法により形成してもよい。また、リフトオフ法により電極を形成してもよい。
【００２０】
また、基板貫通配線１６０，基板貫通配線１６１は、例えば、他基板１５１の他方の面より、配線１５８，配線１５９に到達する基板貫通孔を形成し、形成した基板貫通孔内に金属材料を充填することで形成すればよい。例えば、他基板１５１が絶縁材料から構成されている場合、まず、所定のマスクパターンを用い、よく知られた反応性イオンエッチングにより他基板１５１を選択的にエッチングすることで、基板貫通孔を形成する。他基板１５１を構成する材料が選択的にエッチングされる条件とすることで、配線１５８，配線１５９がエッチング停止層として機能する。
【００２１】
次に、マスクパターンを除去してから、形成した基板貫通孔内に金属材料を充填する。例えば、スパッタ法により金属のシード層を形成し、形成したシード層を用いて電解めっき法により金属を堆積することで、基板貫通孔内に金属材料を充填すればよい。また、めっき法を行う段階で、めっき対象の領域が開放したマスクパターンを形成しておくことで、選択的にめっき膜を形成することができる。シード層を構成する金属は、Ｔｉなどであればよい。また、充填する金属は、ＡｕまたはＣｕであればよい。
【００２２】
なお、シード層形成においては、スパッタ条件を適宜に設定することで、アスペクト比の大きな基板貫通孔において、孔側壁および孔底部に対して薄い金属層を形成する。例えば、０．０５〜０．２Ｐａの範囲でスパッタ成膜時の圧力を低くし、加えて、スパッタ成膜時のパワー密度を０．１Ｗ／ｃｍ2〜０．２Ｗ／ｃｍ2の範囲で適宜に設定すればよい。スパッタ成膜時の圧力を低くすることで、スパッタ粒子の平均自由行程が長くなり、スパッタ粒子が深い貫通孔の底部にまで届くようになる。また、パワー密度をあまり高くしない条件とすることで、一部のスパッタ粒子が、側壁にも付着する状態とすることができる。
【００２３】
ここで、他基板１５１は、配線構造や受動素子を形成するときに加わる温度以上の耐熱性を備える材料から構成する。例えば、キャパシタ１５７の形成では、窒化シリコン，酸化ハフニウム，五酸化ニオブなどの高誘電率材料の薄膜をＣＶＤ法などにより形成するため、３００℃を超える高温が加わることになる。このような高温処理に使用可能な耐熱性が他基板１５１には必要となる。例えば、酸化シリコンやＡｌ2Ｏ3などの絶縁材料から他基板１５１が形成されていればよい。
【００２４】
次に、図１Ｃに示すように、半導体基板１０１および他基板１５１を互いに絶縁分離した状態で貼り合わせて能動素子に配線を接続する。例えば、半導体基板１０１の上に形成されている表面電極１１０と、他基板１５１に形成されている表面電極１５２とを、バンプ１３１により接合する。また、半導体基板１０１の上に形成されている表面電極１１１と、他基板１５１に形成されている表面電極１５３とを、バンプ１３２により接合する。
【００２５】
以上のことにより、配線構造，受動素子などを含めた半導体集積回路（半導体装置）が製造される。上述した実施の形態１によれば、配線構造，受動素子は、能動素子が形成されている半導体基板とは異なる他基板に形成しているため、配線構造，受動素子を製造する段階で加わる熱履歴は、能動素子には作用することがない。このため、能動素子に対して加えることができない高温処理であっても、配線構造，受動素子の製造時には用いることができるようになる。このように、実施の形態１によれば、製造上の制約が抑制された状態で、多層配線を有する半導体集積回路が、より短期間で形成できるようになる。
【００２６】
［実施の形態２］
次に、本発明の実施の形態２について図２Ａ〜図２Ｄを用いて説明する。図２Ａ〜図２Ｄは、本発明の実施の形態２における半導体装置の製造方法を説明するための各工程における状態を示す断面図である。
【００２７】
まず、図２Ａに示すように、半導体基板１０１に能動素子を形成する。図２Ａでは、能動素子としてトランジスタを示している。このトランジスタは、例えば単結晶シリコンからなる半導体基板１０１の上のフィールド酸化膜１０２に囲われた領域に形成されたＭＯＳトランジスタである。ＭＯＳトランジスタは、イオン注入法および活性化アニール処理により形成されたソース領域１０３およびドレイン領域１０４を備え、ソース領域１０３およびドレイン領域１０４の間の半導体基板１０１の上に、ゲート絶縁層１０５を介してゲート電極１０６を備える。
【００２８】
また、半導体基板１０１の表面には、保護絶縁層１０７が形成され、上記ＭＯＳトランジスタを覆って保護している。ここで、保護絶縁層１０７には、ソース領域１０３に接続する貫通配線１０８，ドレイン領域１０４に接続する貫通配線１０９が形成されている。上述した構成は、前述した実施の形態１と同様である。また、実施の形態２では、貫通配線１０８は、表面電極２１０が接続し、貫通配線１０９には表面電極２１１が接続している。
【００２９】
加えて、実施の形態２では、半導体基板１０１の全域にわたって、表面電極２１０，表面電極２１１を含めた保護絶縁層１０７の上に、絶縁膜２０１を形成する。絶縁膜２０１は、例えば、ＳｉＮから構成すればよい。
【００３０】
一方で、図２Ｂに示すように、他基板１５１に複数の配線を備える配線構造およびいずれかの配線に接続した受動素子を形成する。実施の形態２においては、まず、他基板１５１の一方の面に、表面電極２５２，表面電極２５３，表面電極１５４を備え、表面電極２５２に接続する貫通配線１５５，表面電極２５３に接続する貫通配線１５６，表面電極１５４に接続する受動素子としてのキャパシタ１５７を備える。
【００３１】
また、他基板１５１は、貫通配線１５５およびキャパシタ１５７に接続する配線１５８、および貫通配線１５６に接続する配線１５９を備える。また、他基板１５１は、配線１５８に接続する基板貫通配線１６０，配線１５９に接続する基板貫通配線１６１を備える。また、他基板１５１の他方の面には、表面電極１６２，表面電極１６３が形成され、表面電極１６２は、基板貫通配線１６０に接続し、表面電極１６３は、基板貫通配線１６１に接続している。
【００３２】
上述した構成は、前述した実施の形態１とほぼ同様であり、実施の形態２では、半導体基板１０１との接続には関与しない他の配線構造が基板の厚さ方向にはない領域にまで、表面電極２５２，表面電極２５３が形成されているところが異なる。
【００３３】
加えて、実施の形態２では、他基板１５１の全域にわたって、表面電極２５２，表面電極２５３，表面電極１５４などを覆って、一方の面に絶縁膜２５１を形成する。絶縁膜２５１は、半導体基板１０１に形成する絶縁膜２０１と同じ材料から構成し、例えば、ＳｉＮから構成すればよい。
【００３４】
次に、図２Ｃに示すように、半導体基板１０１および他基板１５１を互いに絶縁分離した状態で貼り合わせて能動素子に配線を接続する。例えば、半導体基板１０１の上に形成されている絶縁膜２０１と、他基板１５１に形成されている絶縁膜２５１とを、よく知られた直接接合により接合する。例えば、絶縁膜２０１表面および絶縁膜２５１表面を、洗浄などにより清浄な状態にしてから、プラズマ照射などにより活性な状態とし、所定の温度に加熱してから各々当接させて荷重をかければよい。このとき、表面電極２１０に表面電極２５２が対向配置され、表面電極２１１に表面電極２５３が対向配置された状態とする。
【００３５】
次に、図２Ｄに示すように、半導体基板１０１の裏面より貫通して他基板１５１の表面電極２５２に到達する基板貫通配線２３１を形成する。同様に、半導体基板１０１の裏面より貫通して他基板１５１の表面電極２５３に到達する基板貫通配線２３２を形成する。また、半導体基板１０１の裏面に、基板貫通配線２３１に接続する裏面電極１１２を形成し、基板貫通配線２３２に接続する裏面電極１１３を形成する。
【００３６】
基板貫通配線２３１は、半導体基板１０１に形成されている表面電極２１０を貫通して形成する。同様に、基板貫通配線２３２は、半導体基板１０１に形成されている表面電極２１１を貫通して形成する。これにより、基板貫通配線２３１によって表面電極２１１と表面電極２５２とが接続され、基板貫通配線２３２によって表面電極２１１と表面電極２５３とが接続される。また、基板貫通配線２３１，基板貫通配線２３２は、半導体基板１０１の裏面より半導体基板１０１を貫通して表面電極２５２，表面電極２５３に到達する基板貫通孔を形成し、形成した基板貫通孔内に金属材料を充填することで形成すればよい。これらは、基板貫通配線１６０，基板貫通配線１６１の形成と同様である。
【００３７】
以上のことにより、配線構造，受動素子などを含めた半導体集積回路が製造される。上述した実施の形態２によれば、配線構造，受動素子は、能動素子が形成されている半導体基板とは異なる他基板に形成しているため、配線構造，受動素子を製造する段階で加わる熱履歴は、能動素子には作用することがない。このため、能動素子に対して加えることができない高温処理であっても、配線構造，受動素子の製造時には用いることができるようになる。このように、実施の形態２においても、製造上の制約が抑制された状態で、多層配線を有する半導体集積回路が、より短期間で形成できるようになる。
【００３８】
［実施の形態３］
次に、本発明の実施の形態３について図３を用いて説明する。図３は、本発明の実施の形態３における半導体装置の構成を示す構成図である。
【００３９】
実施の形態３では、まず、前述した実施の形態１と同様であり、能動素子が形成されている半導体基板１０１に、配線構造および受動素子（キャパシタ１５７）が形成されている他基板１５１をバンプ１３１およびバンプ１３２を用いて接合している。
【００４０】
加えて、実施の形態３では、半導体基板１０１の裏面側に、配線構造および受動素子（キャパシタ１５７ａ）が形成されている他基板１５１ａを貼り付けている。他基板１５１ａは、他基板１５１と同様であり、他基板１５１ａの一方の面に、表面電極１５２ａ，表面電極１５３ａ，表面電極１５４ａを備え、表面電極１５２ａに接続する貫通配線１５５ａ，表面電極１５３ａに接続する貫通配線１５６ａ，表面電極１５４ａに接続する受動素子としてのキャパシタ１５７ａを備える。
【００４１】
また、他基板１５１ａは、貫通配線１５５ａおよびキャパシタ１５７ａに接続する配線１５８ａ、および貫通配線１５６ａに接続する配線１５９ａを備える。また、他基板１５１ａは、配線１５８ａに接続する基板貫通配線１６０ａ，配線１５９ａに接続する基板貫通配線１６１ａを備える。また、他基板１５１ａの他方の面には、表面電極１６２ａ，表面電極１６３ａが形成され、表面電極１６２ａは、基板貫通配線１６０ａに接続し、表面電極１６３ａは、基板貫通配線１６１ａに接続している。
【００４２】
上述した他基板１５１ａを、半導体基板１０１の裏面側において、バンプ１３３，バンプ１３４を用いて接合する。半導体基板１０１の裏面側には、裏面電極３１２，裏面電極２１３を形成し、裏面電極３１２に、バンプ１３３を用いて表面電極１６２ａを接合し、裏面電極３１３に、バンプ１３４を用いて表面電極１６３ａを接合する。また、半導体基板１０１に、基板貫通配線３３１および基板貫通配線３３２を形成し、基板貫通配線３３１で裏面電極３１２と表面電極２１０とを接続し、基板貫通配線３３２で裏面電極３１３と表面電極２１１とを接続すればよい。このように、基板貫通配線３３１および基板貫通配線３３２を用いることで、他基板１５１の配線構造と他基板１５１ａの配線構造との接続も行える。
【００４３】
以上のことにより、配線構造，受動素子などを含めた半導体集積回路が製造される。上述した実施の形態３においても、配線構造，受動素子は、能動素子が形成されている半導体基板とは異なる他基板に形成しているため、配線構造，受動素子を製造する段階で加わる熱履歴は、能動素子には作用することがない。このため、能動素子に対して加えることができない高温処理であっても、配線構造，受動素子の製造時には用いることができるようになる。このように、実施の形態３においても、製造上の制約が抑制された状態で、多層配線を有する半導体集積回路が、より短期間に形成できるようになる。
【００４４】
［実施の形態４］
次に、本発明の実施の形態４について図４を用いて説明する。図４は、本発明の実施の形態４における半導体装置の構成を示す構成図である。
【００４５】
実施の形態４では、まず、前述した実施の形態２と同様に、半導体基板１０１の表面側に形成した絶縁膜２０１と、他基板１５１に形成した絶縁膜２５１と接合することで、能動素子が形成されている半導体基板１０１に、配線構造および受動素子（キャパシタ１５７）が形成されている他基板１５１を貼り付けている。加えて、実施の形態４では、半導体基板１０１の裏面側に形成した絶縁膜２０２と、他基板１５１ａに形成した絶縁膜２５１ａと接合することで、配線構造および受動素子（キャパシタ１５７ａ）が形成されている他基板１５１をａを貼り付けている。
【００４６】
ここで、半導体基板１０１には、前述した実施の形態３と同様に、基板貫通配線３３１および基板貫通配線３３２を形成し、基板貫通配線３３１で裏面電極３１２と表面電極２１０とを接続し、基板貫通配線３３２で裏面電極３１３と表面電極２１１とを接続している。
【００４７】
また、他基板１５１においては、接合されていない他方の面に表面電極４６２，表面電極４６３を形成し、表面電極４６２に接続して他基板１５１を貫通する基板貫通配線４３１を形成し、表面電極４６３に接続して他基板１５１を貫通する基板貫通配線４３２を形成している。基板貫通配線４３１は、絶縁膜２５１および絶縁膜２０１も貫通し、半導体基板１０１の表面電極２１０に接続している。同様に、基板貫通配線４３２は、絶縁膜２５１および絶縁膜２０１も貫通し、半導体基板１０１の表面電極２１１に接続している。
【００４８】
一方、他基板１５１ａにおいても、接合されていない一方の面に表面電極４６２ａ，表面電極４６３ａを形成し、表面電極４６２ａに接続して他基板１５１ａを貫通する基板貫通配線４３１ａを形成し、表面電極４６３ａに接続して他基板１５１ａを貫通する基板貫通配線４３２ａを形成している。この場合、基板貫通配線４３１ａは、絶縁膜２５１ａおよび絶縁膜２０２も貫通し、半導体基板１０１の裏面電極３１２に接続している。同様に、基板貫通配線４３２ａは、絶縁膜２５１ａおよび絶縁膜２０２も貫通し、半導体基板１０１の裏面電極３１３に接続している。
【００４９】
以上のことにより、配線構造，受動素子などを含めた半導体集積回路が製造される。上述した実施の形態４においても、配線構造，受動素子は、能動素子が形成されている半導体基板とは異なる他基板に形成しているため、配線構造，受動素子を製造する段階で加わる熱履歴は、能動素子には作用することがない。このため、能動素子に対して加えることができない高温処理であっても、配線構造，受動素子の製造時には用いることができるようになる。このように、実施の形態４においても、製造上の制約が抑制された状態で、多層配線を有する半導体集積回路が、より短期間で形成できるようになる。
【００５０】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、他基板は、シリコン，ＳｉＣなどの高い耐熱性を有する半導体基板から構成してもよい。半導体基板の一方の面上に、絶縁層および配線層を積層して形成することで、複数の配線を備える多層配線構造および表面電極を形成すればよい。
【００５１】
また、これらの多層配線に接続する基板貫通配線を半導体基板に形成し、半導体基板の他方の面に基板貫通配線に接続する表面電極を形成すればよい。また、能動素子は、ＭＯＳトランジスタに限るものではなく、各種のダイオード、化合物半導体を用いたヘテロ接合バイポーラトランジスタ，高電子移動度トランジスタであってもよい。また、受動素子は、キャパシタに限るものではなく、インダクタであってもよい。
【００５２】
また、基板貫通配線の形成において、基板貫通孔内に金属材料を充填するようにしているが、これに限るものではなく、導電性の樹脂を充填するようにしてもよい。また、半導体基板は、シリコンに限るものではなく、ＩＩＩ−Ｖ族元素による化合物半導体、窒化物半導体などの半導体から構成されていてもよい。
【符号の説明】
【００５３】
１０１…半導体基板、１０２…フィールド酸化膜、１０３…ソース領域、１０４…ドレイン領域、１０５…ゲート絶縁層、１０６…ゲート電極、１０７…保護絶縁層、１０８…貫通配線、１０９…貫通配線、１１０…表面電極、１１１…表面電極、１１２…裏面電極、１１３…裏面電極、１５１…他基板、１５２…表面電極、１５３…表面電極、１５４…表面電極、１５５…貫通配線、１５６…貫通配線、１５７…キャパシタ、１５８…配線、１５９…配線、１６０…基板貫通配線、１６１…基板貫通配線、１６２…表面電極、１６３…表面電極。
【図１Ａ】
2013187352.tif 000003
【図１Ｂ】
2013187352.tif 000004
【図１Ｃ】
2013187352.tif 000005
【図２Ａ】
2013187352.tif 000006
【図２Ｂ】
2013187352.tif 000007
【図２Ｃ】
2013187352.tif 000008
【図２Ｄ】
2013187352.tif 000009
【図３】
2013187352.tif 000010
【図４】
2013187352.tif 000011