(57)【要約】【課題】良好な結晶性を有し、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶を実質的に実現し、これによって量子細線又は量子ドットを埋め込む埋込層を実現する。【解決手段】半導体装置を、ＩｎＰ基板１の上方に設けられた量子ドット２Ａ又は量子細線と、量子ドット又は量子細線を埋め込む埋込層３とを備え、埋込層は、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂとが積層された超格子構造を有するものとする。【選択図】図１
2013187309.tif 000002
【特許請求の範囲】
【請求項１】
ＩｎＰ基板の上方に設けられた量子ドット又は量子細線と、
前記量子ドット又は前記量子細線を埋め込む埋込層とを備え、
前記埋込層は、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層とＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層とが積層された超格子構造を有することを特徴とする半導体装置。
【請求項２】
前記埋込層は、実質的に４５０℃の場合のミシビリティギャップに存在するＩｎＧａＡｓＰ混晶組成を有することを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記埋込層は、実質的に歪量±１．０％以内のＩｎＧａＡｓＰ混晶組成を有することを特徴とする、請求項１又は２に記載の半導体装置。
【請求項４】
前記埋込層は、実質的に組成波長１．１５μｍ以上のＩｎＧａＡｓＰ混晶組成を有することを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記埋込層は、実質的にＩｎＰに格子整合するＩｎＧａＡｓＰ混晶組成を有することを特徴とする、請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層と前記ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層の厚さの比が、実質的にＩｎＧａＡｓＰ混晶組成を有する前記埋込層のＰとＡｓの組成比と同じになっていることを特徴とする、請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
ＩｎＰ基板の上方に、成長温度４５０℃以上５００℃以下で、量子ドット又は量子細線を形成する工程と、
成長温度４５０℃以上５００℃以下で、前記量子ドット又は前記量子細線を埋め込む埋込層を形成する工程とを含み、
前記埋込層形成工程において、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層とＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層とを積層させて超格子構造を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、ＩｎＰ基板を用いた例えば半導体レーザや半導体光増幅器等を構成する半導体装置では、バンドギャップ（組成波長）と歪量とを独立に制御可能な４元混晶であるＩｎＧａＡｓＰ混晶が用いられている。
このＩｎＧａＡｓＰ混晶は、混晶形成が困難な組成領域であるミシビリティギャップ（非混和領域）が存在する。ミシビリティギャップでは、スピノーダル分解によって混晶に組成変調が発生し、バンドギャップの制御が困難になり、また、結晶欠陥が発生するなど良好な結晶性を有するＩｎＧａＡｓＰ混晶を実現することができない。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第２７８０３２５号公報
【特許文献２】特許第２７８０３３３号公報
【特許文献３】特開平６−３２６４０７号公報
【非特許文献】
【０００４】
【非特許文献１】G. B. Stringfellow, “MISCIBILITY GAPS IN QUATERNARY III/V ALLOYS”, Journal of Crystal Growth 58 (1982) 194-202
【非特許文献２】R. R. LaPierre et al., “Lateral composition modulation in InGaAsP strained layers and quantum wells grown on (100) InP by gas source molecular beam epitaxy”, Journal of Crystal Growth 158 (1996) 6-14
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ミシビリティギャップは、成長温度に依存し、成長温度が低くなるほどその範囲が広くなる。
例えば、バルク層や量子井戸層を備える半導体装置において、バルク層や量子井戸層にＩｎＧａＡｓＰ混晶を用いる場合、通常、成長温度は約６００℃以上であり、ミシビリティギャップの範囲が狭いため、その存在は問題とならない。
【０００６】
一方、量子細線又は量子ドットを備える半導体装置において、量子細線又は量子ドットを埋め込む埋込層にＩｎＧａＡｓＰ混晶を用いる場合、成長温度を約４５０℃以上約５００℃以下にしなければならず、ミシビリティギャップの範囲が広くなるため、その存在が問題となる。
つまり、量子細線又は量子ドットを備える半導体装置は、２次元又は３次元の量子閉じ込め効果を利用するため、キャリアの閉じ込め効果が高く、優れた温度特性を有する。しかしながら、量子細線又は量子ドットは約４５０℃以上約５００℃以下の低温で形成され、その形状を維持するために、これらを埋め込む埋込層を形成する際の成長温度を同程度の温度にしなければならず、このように成長温度が低くなると、ミシビリティギャップの範囲が広くなる。このため、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶を成長させて量子細線又は量子ドットを埋め込む埋込層を形成しようとしても、スピノーダル分解による組成変調が発生してしまい、良好な結晶性を有するＩｎＧａＡｓＰ混晶を成長させることができない。つまり、良好な結晶性を有し、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶によって、量子細線又は量子ドットを埋め込む埋込層を実現することができない。
【０００７】
そこで、良好な結晶性を有し、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶を実質的に実現し、これによって量子細線又は量子ドットを埋め込む埋込層を実現したい。
【課題を解決するための手段】
【０００８】
本半導体装置は、ＩｎＰ基板の上方に設けられた量子ドット又は量子細線と、量子ドット又は量子細線を埋め込む埋込層とを備え、埋込層は、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層とＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層とが積層された超格子構造を有することを要件とする。
本半導体装置の製造方法は、ＩｎＰ基板の上方に、成長温度４５０℃以上５００℃以下で、量子ドット又は量子細線を形成する工程と、成長温度４５０℃以上５００℃以下で、量子ドット又は量子細線を埋め込む埋込層を形成する工程とを含み、埋込層形成工程において、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層とＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層とを積層させて超格子構造を形成することを要件とする。
【発明の効果】
【０００９】
したがって、本半導体装置及びその製造方法によれば、良好な結晶性を有し、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶を実質的に実現し、これによって量子細線又は量子ドットを埋め込む埋込層を実現することができるという利点がある。
【図面の簡単な説明】
【００１０】
【図１】本実施形態にかかる半導体装置の構成を示す模式的断面図である。
【図２】本実施形態にかかる半導体装置に備えられる埋込層の超格子構造を構成する各層の材料・組成を説明するための図であって、４５０℃の場合のミシビリティギャップを示す図である。
【図３】本実施形態にかかる半導体装置の具体例である量子ドットレーザの構成及びその製造方法を示す模式的断面図である。
【図４】本実施形態にかかる半導体装置の具体例である量子ドットレーザの製造方法を説明するための模式的断面図である。
【図５】本実施形態にかかる半導体装置の具体例である量子ドットレーザの構成及びその製造方法を説明するための模式的断面図である。
【図６】本実施形態にかかる半導体装置の具体例である量子ドットレーザの構成及びその製造方法を説明するための模式的断面図である。
【図７】本実施形態にかかる半導体装置の具体例である量子ドットレーザの変形例の構成を示す模式的断面図である。
【図８】本実施形態にかかる半導体装置の具体例である量子ドットレーザの変形例の構成を示す模式的断面図である。
【図９】本実施形態にかかる半導体装置の具体例である量子ドットレーザの変形例の構成を示す模式的断面図である。
【図１０】本実施形態にかかる半導体装置の具体例である量子ドットレーザの変形例の構成を示す模式的断面図である。
【発明を実施するための形態】
【００１１】
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法について、図１〜図６を参照しながら説明する。
本実施形態にかかる半導体装置は、例えば光通信に用いられる半導体レーザや半導体光増幅器等を構成し、ＩｎＰ基板を用い、かつ、バンドギャップ（組成波長）と歪量とを独立に制御可能な４元混晶であるＩｎＧａＡｓＰ混晶を用いた半導体装置である。なお、半導体装置を光半導体素子ともいう。
【００１２】
本半導体装置は、図１に示すように、ＩｎＰ基板１の上方に設けられた量子ドット２Ａと、量子ドット２Ａを埋め込む埋込層３とを備える。なお、ここでは、量子ドット２Ａを備えるものを例に挙げて説明するが、量子ドット２Ａに代えて量子細線を備えるものであっても良い。また、埋込層３を、量子ドット埋込層、量子細線埋込層、量子ドット・量子細線埋込層ともいう。
【００１３】
そして、埋込層３は、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂとが積層された超格子構造を有する。ここでは、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂとは交互に複数回積層されている。なお、超格子構造を半導体超格子構造ともいう。
【００１４】
ここで、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａは、図２に示すように、引張歪量が約０％以上約２．０％以下である。また、ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂは、圧縮歪量が約０．５％以上約１．０％以下である。なお、図２中、破線ａは、圧縮歪量約１．０％となる組成を示しており、破線ｂは、圧縮歪量約０．５％となる組成を示しており、破線ｃは、ＩｎＰに格子整合する組成、即ち、歪量約０．０％となる組成を示しており、破線ｄは、引張歪量約２．０％となる組成を示している。
【００１５】
このように、超格子構造を構成するＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａ及びＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂは、ＩｎＰとの歪差が比較的小さいため、ヘテロ界面におけるミスフィット転位の発生が抑制され、電気的、光学的に良好な結晶を実現することができる。つまり、良好な結晶性を有する多層積層構造を実現することができる。これに対し、ＩｎＰと格子定数が約３％以上異なるＩｎＡｓやＧａＡｓによって超格子構造を構成すると、ＩｎＰとの歪差が大きいため、ヘテロ界面におけるミスフィット転位が発生し、結晶の劣化を招くことになる。特に、相対的にＩｎＡｓとＧａＡｓの割合が大きくなる長波組成の領域では、ＩｎＰとの大きな歪差に起因して、ミスフィット転位が界面に多く形成されることになり、より結晶の劣化を招くことになる。
【００１６】
また、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂは、いずれも、量子ドット２Ａの形状を維持するための成長温度（結晶成長温度）である約４５０℃の場合のミシビリティギャップの領域外に存在する組成を有する。このため、いずれも組成変調の発生なく、良好な結晶性を有するものとして形成することが可能である。なお、図２中、実線Ｘは約４５０℃の場合のミシビリティギャップの境界、即ち、ミシビリティギャップの範囲を示している。これをスピノーダル等温線ともいう。これに対し、例えばＩｎＰに格子整合するＩｎ０．５３Ｇａ０．４７Ａｓを用いると、これ自体が約４５０℃の場合のミシビリティギャップに存在するため、スピノーダル分解による組成変調が発生し、良好な結晶性を有するものを形成することができない。
【００１７】
なお、ここでは、量子ドット２Ａ（又は量子細線）の形状を維持するための成長温度の一例として約４５０℃を挙げているが、これに限られるものではなく、量子ドット２Ａの形状を維持するための成長温度は約４５０℃以上約５００℃以下であれば良い。ここで、約４５０℃以上約５００℃以下という温度範囲は、量子ドット２Ａ（又は量子細線）を形成するための温度範囲でもある。
【００１８】
また、上述の超格子構造を有する埋込層３は、層間の波動関数のオーバーラップによって、実質的にＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂの平均組成を持つＩｎａＧａ１−ａＡｓｂＰ１−ｂ（０＜ａ≦１，０＜ｂ≦１）混晶層となる。なお、超格子構造を構成する各層３Ａ、３Ｂの間の波動関数のオーバーラップによって各層３Ａ、３Ｂの平均組成を持つものとなるように、各層３Ａ、３Ｂの厚さはドブロイ波長に比べ、十分に薄くなっている。
【００１９】
そして、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａ、ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂのそれぞれの組成又は厚さを調整することで、図２中、模様を付した領域Ｙに含まれるＩｎＧａＡｓＰ混晶組成を有する埋込層３を実質的に実現することができる。例えば、これらの層３Ａ、３Ｂの組成をＩｎ０．７３Ｇａ０．２７Ｐ、Ｉｎ０．６８Ｇａ０．３２Ａｓとする場合、これらの層３Ａ、３Ｂの厚さを調整することで、図２中、Ｉｎ０．７３Ｇａ０．２７ＰとＩｎ０．６８Ｇａ０．３２Ａｓとを結ぶ破線Ａ上のいずれかの組成を有するＩｎＧａＡｓＰ混晶を実質的に実現することができる。例えば、これらの層３Ａ、３Ｂの厚さを、それぞれ、２ＭＬ、３ＭＬとすると、実質的にＩｎ０．７０Ｇａ０．３０Ａｓ０．６０Ｐ０．４０混晶が実現される。
【００２０】
特に、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａ、ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂのそれぞれの組成又は厚さを調整することで、実質的に約４５０℃の場合のミシビリティギャップに存在するＩｎＧａＡｓＰ混晶組成を有する埋込層３を実現することができる。つまり、図２中、符号Ｘで示す約４５０℃の場合のミシビリティギャップに存在するＩｎＧａＡｓＰ混晶組成を実質的に有する埋込層３を、組成変調や結晶欠陥の発生なく、良好な結晶性を有するものとして実現することができる。これにより、良好な発光特性を有する量子ドットレーザを実現することができる。また、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶によって、量子ドット２Ａを埋め込む埋込層３を実現することが可能となる。
【００２１】
なお、ミシビリティギャップは成長温度が高くなるほどその範囲が狭くなるため、実質的に約４５０℃の場合のミシビリティギャップに存在するＩｎＧａＡｓＰ混晶組成を有するものを実現できれば、実質的に約５００℃の場合のミシビリティギャップに存在するＩｎＧａＡｓＰ混晶組成を有するものを実現できることになる。このため、量子ドット２Ａ（又は量子細線）の形状を維持するための成長温度である約４５０℃以上約５００℃以下の範囲で、組成変調や結晶欠陥の発生なく、良好な結晶性を有し、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶によって埋込層３を形成することが可能となる。
【００２２】
また、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａ、ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂのそれぞれの組成又は厚さを調整することで、組成波長約１．１５μｍ以上、歪量±１．０％以内の広い組成範囲のＩｎＧａＡｓＰ混晶からなる埋込層３を実質的に実現することが可能となる。なお、図２中、破線ｃで示すＩｎＰに格子整合する組成のうち、組成波長が約１．１５μｍとなるのは、符号Ｚで示す組成である。そして、図２中、破線ａ〜ｄのそれぞれに沿って上側へ行くにしたがって、組成波長が長くなり、バンドギャップが狭くなる。
【００２３】
このように、実質的に歪量±１．０％以内のＩｎＧａＡｓＰ混晶組成を有する埋込層３を実現することができる。つまり、ＩｎＰに格子整合するＩｎＧａＡｓＰ混晶からなる埋込層３を実質的に実現できるだけでなく、歪量±１．０％以内の広い組成範囲のＩｎＧａＡｓＰ混晶、即ち、歪みを有するＩｎＧａＡｓＰ混晶からなる埋込層３を実質的に実現することが可能となる。
【００２４】
また、実質的に組成波長約１．１５μｍ以上のＩｎＧａＡｓＰ混晶組成を有する埋込層３を実現することができる。つまり、ＩｎＧａＡｓＰ混晶のバンドギャップに相当する組成波長が約１．１５μｍ以上の長波組成のＩｎＧａＡｓＰ混晶は、約４５０℃の場合のミシビリティギャップに存在する組成である。このため、従来、組成波長約１．１５μｍ以上の長波組成のＩｎＧａＡｓＰ混晶を、約４５０℃以上約５００℃以下で低温成長させると、スピノーダル分解による組成変調が発生し、良好な結晶性を有するものを形成することができなかった。これに対し、上述のような超格子構造を採用することで、実質的に組成波長約１．１５μｍ以上の長波組成のＩｎＧａＡｓＰ混晶からなる埋込層３を実現することが可能となる。これにより、設計自由度が向上する。つまり、従来は、約４５０℃以上約５００℃以下の低温成長で作製することが必要な量子ドット２Ａ（又は量子細線）を埋め込む埋込層３には、組成波長が約１．１５μｍよりも短い短波組成のＩｎＧａＡｓＰ混晶を用いるしかなく、設計自由度が低かった。これに対し、約４５０℃以上約５００℃以下の低温成長で作製することが必要な量子ドット２Ａ（又は量子細線）を埋め込む埋込層３を、上述のような超格子構造を採用して実質的に組成波長約１．１５μｍ以上の長波組成のＩｎＧａＡｓＰ混晶によって実現することができるため、設計自由度が高くなる。
【００２５】
また、実質的にＩｎＰに格子整合するＩｎＧａＡｓＰ混晶組成を有する埋込層３、即ち、歪量約０％のＩｎＧａＡｓＰ混晶組成を有する埋込層３を実現することもできる。この場合、埋込層３は、完全歪補償超格子構造を有することになる。
なお、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂの厚さの比は、実質的にＩｎＧａＡｓＰ混晶組成を有する埋込層３のＰとＡｓの組成比と同じになっているのが好ましい。
【００２６】
次に、本実施形態にかかる半導体装置の製造方法について説明する。
つまり、まず、ＩｎＰ基板１の上方に、成長温度約４５０℃以上約５００℃以下で、量子ドット２Ａ（又は量子細線）を形成する（図１参照）。次に、成長温度約４５０℃以上約５００℃以下で、量子ドット２Ａ（又は量子細線）を埋め込む埋込層３を形成する（図１参照）。そして、埋込層形成工程において、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂとを積層させて超格子構造を形成する（図１参照）。つまり、埋込層形成工程において、引張歪量約０％以上約２．０％以下のＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａと、圧縮歪量約０．５％以上約１．０％以下のＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂとを積層させて超格子構造を形成する。
【００２７】
特に、埋込層形成工程において、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａ、ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂのそれぞれの組成又は厚さの設定によって、図２中、模様を付した領域Ｙに含まれるＩｎＧａＡｓＰ混晶組成を実質的に有する埋込層３を形成すれば良い。また、埋込層形成工程において、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａ、ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂのそれぞれの組成又は厚さの設定によって、実質的に約４５０℃の場合のミシビリティギャップに存在するＩｎＧａＡｓＰ混晶組成を有する埋込層３を形成すれば良い。また、埋込層形成工程において、実質的に歪量±１．０％以内のＩｎＧａＡｓＰ混晶組成を有する埋込層３を形成すれば良い。また、埋込層形成工程において、実質的に組成波長約１．１５μｍ以上のＩｎＧａＡｓＰ混晶組成を有する埋込層３を形成すれば良い。また、埋込層形成工程において、実質的にＩｎＰに格子整合するＩｎＧａＡｓＰ混晶組成を有する埋込層３を形成すれば良い。なお、埋込層形成工程において、実質的にＩｎＧａＡｓＰ混晶組成を有する埋込層３のＰとＡｓの組成比（Ｖ族組成比）と同じになるようにＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂの厚さの比を設定して、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａ及びＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂを形成するのが好ましい。
【００２８】
以下、本半導体装置について、量子ドットレーザを例に挙げて、図３〜図６を参照しながら、具体的に説明する。
本量子ドットレーザは、図３に示すように、ｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰバッファ層４、活性層１０、ｐ型ＩｎＰクラッド層８、ｐ型ＩｎＧａＡｓコンタクト層９を積層した半導体積層構造を有する。なお、量子ドットレーザを、量子ドット半導体レーザともいう。
【００２９】
ここで、活性層１０は、下部ＳＣＨ層５、ＩｎＡｓ量子ドット層２、中間層６、ＩｎＡｓ量子ドット層２、中間層６、ＩｎＡｓ量子ドット層２、中間層６、ＩｎＡｓ量子ドット層２、上部ＳＣＨ層７を積層した構造を有する。なお、活性層１０を、量子ドット活性層という。また、ＳＣＨ層５、７を、光閉じ込め層又は光ガイド層ともいう。そして、後述するように、ＳＣＨ層５、７及び中間層６は実質的にＩｎＧａＡｓＰ混晶組成となっているため、ＩｎＰ基板１の上方に設けられる活性層１０、即ち、活性層１０の媒質に、バンドギャップと歪量とを独立に制御可能な４元混晶であるＩｎＧａＡｓＰ混晶を用いていることになる。
【００３０】
また、ＩｎＡｓ量子ドット層２は、ＩｎＡｓ量子ドット２Ａ及びＩｎＡｓウェッティング層２Ｂを含む。
そして、上部ＳＣＨ層７及び中間層６は、上述の埋込層３に相当し、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂとが交互に積層された超格子構造を有する。なお、ここでは、下部ＳＣＨ層５も、同様に、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂとが交互に積層された超格子構造を有する。
【００３１】
具体的には、上部ＳＣＨ層７及び下部ＳＣＨ層５は、いずれも、厚さ約２．０ＭＬ、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと、厚さ約３．０ＭＬ、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを１周期として、合計２０周期積層させた超格子構造を有する。この場合、超格子構造の厚さはトータルで約３０ｎｍである。
また、中間層６は、いずれも、厚さ約２．０ＭＬ、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと、厚さ約３．０ＭＬ、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを１周期として、合計２７周期積層させた超格子構造を有する。この場合、超格子構造の厚さはトータルで約４０ｎｍである。
【００３２】
このような超格子構造を構成するＩｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂは、いずれも、約４５０℃の場合のミシビリティギャップの領域外に存在する組成であるため、いずれも組成変調の発生なく、良好な結晶性を有するものとして形成される。
また、このような超格子構造を有するＳＣＨ層５、７及び中間層６は、実質的にＩｎ０．７３Ｇａ０．２７ＰとＩｎ０．６８Ｇａ０．３２Ａｓの平均組成を持つＩｎ０．７０Ｇａ０．３０Ａｓ０．６０Ｐ０．４０混晶層となり、組成波長が１．２７μｍ、歪量が０．０％に相当し、約４５０℃の場合のミシビリティギャップに存在する組成である。なお、このような歪量が０．０％となる超格子構造を、完全歪補償超格子構造ともいう。
【００３３】
このように、約４５０℃の場合のミシビリティギャップに存在する組成であるＩｎ０．７０Ｇａ０．３０Ａｓ０．６０Ｐ０．４０混晶からなるＳＣＨ層５、７及び中間層６を、良好な結晶性を有するものとして実現することができる。
また、超格子構造を構成するＩｎ０．７３Ｇａ０．２７Ｐ層３Ａ、Ｉｎ０．６８Ｇａ０．３２Ａｓ層３Ｂは、それぞれ、引張歪量約２．０％、圧縮歪量約１．０％であり、ＩｎＰとの歪差が比較的小さいため、ヘテロ界面におけるミスフィット転位の発生が抑制され、電気的、光学的にも良好な結晶を実現することができる。
【００３４】
ところで、本量子ドットレーザは、図５に示すように、ストライプ状のメサ構造１１を備え、その両側をＦｅドープＩｎＰ埋込層１２によって埋め込むことで電流狭窄構造が形成されている。また、図６に示すように、ｐ型ＩｎＧａＡｓコンタクト層９上にｐ側電極１３を備え、ｎ型ＩｎＰ（００１）基板１の裏面側にｎ側電極１４を備える。また、前側端面に低反射（ＬＲ）膜１５を備え、後側端面に高反射（ＨＲ）膜１６を備える。
【００３５】
次に、本量子ドットレーザの製造方法について説明する。
本実施形態では、結晶成長は有機金属気相成長（ＭＯＶＰＥ；Metal Organic Vapor Phase Epitaxy）法によって行なう。なお、結晶成長法は、これに限られるものではなく、例えば分子線エピタキシー（ＭＢＥ；Molecular Beam Epitaxy）法などを用いても良い。
ここでは、ＩＩＩ族有機金属原料として、トリメチルインジウム（ＴＭＩｎ）、トリエチルガリウム（ＴＥＧａ）を用い、Ｖ族ガス原料として、アルシン（ＡｓＨ３）及びフォスフィン（ＰＨ３）を用いる。つまり、Ｉｎ原料としてＴＭＩｎを用い、Ｇａ原料としてＴＥＧａを用い、Ａｓ原料としてＡｓＨ３を用い、Ｐ原料としてＰＨ３を用いる。また、ドーパント原料として、モノシラン（ＳｉＨ４）及びジエチルジンク（ＤＥＺｎ）を用いる。つまり、ｎ型ドーパント原料としてＳｉＨ４を用い、ｐ型ドーパント原料としてＤＥＺｎを用いる。また、キャリアガスとして、水素（Ｈ２）を用いる。また、成長圧力は５０Ｔｏｒｒ（６６６６Ｐａ）で行なう。
【００３６】
まず、図３に示すように、ｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰバッファ層４を形成する。
ここでは、ｎ型ＩｎＰ（００１）基板１上に、ＴＭＩｎ及びＰＨ３を用いて、成長温度約６３０℃で、厚さ約５００ｎｍのｎ型ＩｎＰバッファ層４を形成する。なお、ｎ型ＩｎＰ基板１をｎドープＩｎＰ基板ともいう。また、ｎ型ＩｎＰバッファ層４をｎドープＩｎＰバッファ層ともいう。
【００３７】
具体的には、ｎ型ＩｎＰ（００１）基板１を、ＭＯＶＰＥ成長炉に装備して、ＰＨ３雰囲気下で成長温度（基板表面温度）を約６３０℃まで昇温する。その後、ＴＭＩｎ及びＳｉＨ４を供給して、ｎ型ＩｎＰ（００１）基板１上に、ドーピング濃度約５．０×１０１７ｃｍ−３、厚さ約５００ｎｍのｎ型ＩｎＰバッファ層４を形成する。
次に、ｎ型ＩｎＰバッファ層４上に、活性層１０を形成する。
【００３８】
つまり、まず、ｎ型ＩｎＰバッファ層４上に、下部ＳＣＨ層５を形成する。
ここでは、ＰＨ３雰囲気下で成長温度を約４５０℃まで下げる。そして、ｎ型ＩｎＰバッファ層４上に、ＴＭＩｎ、ＴＥＧａ及びＰＨ３を用いて、厚さ約２．０ＭＬ、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａを形成し、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３を用いて、厚さ約３．０ＭＬ、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを形成する。その後、このような工程を繰り返して、１層のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと１層のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを１周期として、合計２０周期積層させて、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有する下部ＳＣＨ層５を形成する。この場合、超格子構造の厚さはトータルで約３０ｎｍとなる。
【００３９】
具体的には、ＴＭＩｎ及びＳｉＨ４の供給を停止し、ＰＨ３雰囲気下で成長温度を約４５０℃まで下げる。その後、ＴＭＩｎ及びＴＥＧａを供給して、ｎ型ＩｎＰバッファ層４上に、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａを約２．０ＭＬの厚さになるように形成する。このＩｎ０．７３Ｇａ０．２７Ｐ層３Ａの成長は、例えば成長速度約０．１μｍ／ｈ、Ｖ／ＩＩＩ比約１６００の条件で行なう。次いで、ＴＭＩｎ、ＴＥＧａ及びＰＨ３の供給を停止した後、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３を供給して、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを約３．０ＭＬの厚さになるように形成する。このＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂの成長は、例えば成長速度約０．１μｍ／ｈ、Ｖ／ＩＩＩ比約３０の条件で行なう。そして、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３の供給を停止する。その後、このような工程を繰り返して、１層のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと１層のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを１周期として、合計２０周期積層させて、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有し、合計厚さ約３０ｎｍの下部ＳＣＨ層５を形成する。
【００４０】
このようにして形成された超格子構造を有する下部ＳＣＨ層５は、実質的にＩｎ０．７３Ｇａ０．２７ＰとＩｎ０．６８Ｇａ０．３２Ａｓの平均組成を持つＩｎ０．７０Ｇａ０．３０Ａｓ０．６０Ｐ０．４０混晶層となり、組成波長が約１．２７μｍ、歪量が約０．０％に相当し、約４５０℃の場合のミシビリティギャップに存在する組成である（図２参照）。
【００４１】
次に、下部ＳＣＨ層５上に、ＩｎＡｓ量子ドット層２を形成する。
具体的には、成長温度約４５０℃で、ＴＭＩｎ及びＡｓＨ３を供給して、下部ＳＣＨ層５上に、Ｓ−ＫモードＩｎＡｓ量子ドット２Ａ及びＩｎＡｓウェッティング層２Ｂを含むＩｎＡｓ量子ドット層２を形成する。例えばＩｎＡｓ供給量約２．５ＭＬ相当、成長速度約０．１μｍ／ｈ、Ｖ／ＩＩＩ比約３０という条件で成長を行なうことで、面密度が約４．０×１０１０ｃｍ−２程度のＳ−ＫモードＩｎＡｓ量子ドット２Ａが形成される。なお、Ｓ−ＫモードＩｎＡｓ量子ドット２Ａを、Ｓ−Ｋ量子ドット、自己形成量子ドット、自己組織化量子ドットともいう。なお、ここでは、成長温度を約４５０℃としているが、これに限られるものではなく、約４５０℃以上約５００℃以下であれば良い。このようにして、ＩｎＰ基板１の上方に、成長温度約４５０℃以上約５００℃以下で、量子ドット２Ａを形成する。
【００４２】
次に、ＩｎＡｓ量子ドット層２上に、ＩｎＡｓ量子ドット２Ａを埋め込む埋込層３としての中間層６を形成する。
ここでは、成長温度約４５０℃で、ＩｎＡｓ量子ドット層２上に、ＴＭＩｎ、ＴＥＧａ及びＰＨ３を用いて、厚さ約２．０ＭＬ、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａを形成し、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３を用いて、厚さ約３．０ＭＬ、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを形成する。その後、このような工程を繰り返して、１層のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと１層のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを１周期として、合計２７周期積層させて、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有する中間層６を形成する。この場合、超格子構造の厚さはトータルで約４０ｎｍとなる。
【００４３】
具体的には、成長温度約４５０℃で、ＡｓＨ３の供給を停止した後、ＴＭＩｎ、ＴＥＧａ及びＰＨ３を供給して、ＩｎＡｓ量子ドット層２上に、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａを約２．０ＭＬの厚さになるように形成する。このＩｎ０．７３Ｇａ０．２７Ｐ層３Ａの成長は、例えば成長速度約０．１μｍ／ｈ、Ｖ／ＩＩＩ比約１６００の条件で行なう。次いで、ＴＭＩｎ、ＴＥＧａ及びＰＨ３の供給を停止した後、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３を供給して、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを約３．０ＭＬの厚さになるように形成する。このＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂの成長は、例えば成長速度約０．１μｍ／ｈ、Ｖ／ＩＩＩ比約３０の条件で行なう。そして、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３の供給を停止する。その後、このような工程を繰り返して、１層のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと１層のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを１周期として、合計２７周期積層させて、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有し、合計厚さ約４０ｎｍの中間層６を形成する。
【００４４】
このようにして形成された超格子構造を有する中間層６は、実質的にＩｎ０．７３Ｇａ０．２７ＰとＩｎ０．６８Ｇａ０．３２Ａｓの平均組成を持つＩｎ０．７０Ｇａ０．３０Ａｓ０．６０Ｐ０．４０混晶層となり、組成波長が約１．２７μｍ、歪量が約０．０％に相当し、約４５０℃の場合のミシビリティギャップに存在する組成である（図２参照）。
この場合、実質的にＩｎＧａＡｓＰ混晶組成を有する中間層６のＰとＡｓの組成比（Ｖ族組成比）と同じになるようにＩｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂの厚さの比を設定して、Ｉｎ０．７３Ｇａ０．２７Ｐ層３Ａ及びＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを形成すれば良い。
【００４５】
なお、ここでは、成長温度を約４５０℃としているが、これに限られるものではなく、約４５０℃以上約５００℃以下であれば良い。このようにして、成長温度約４５０℃以上約５００℃以下で、量子ドット２Ａを埋め込む埋込層３としての中間層６を形成する。つまり、ＩｎＰ基板１の上方に、成長温度約４５０℃以上約５００℃以下で、実質的にＩｎＧａＡｓＰ４元混晶からなる中間層６（エピタキシャル層）を形成する。
【００４６】
次に、中間層６上に、上述と同様に、ＩｎＡｓ量子ドット層２を形成する。
そして、このようなＩｎＡｓ量子ドット層２を形成する工程及び中間層６を形成する工程を繰り返して、１層のＩｎＡｓ量子ドット層２と１層の中間層６を１周期として、合計３周期積層させた後、さらに、上述と同様に、ＩｎＡｓ量子ドット層２を形成する。
その後、ＩｎＡｓ量子ドット層２上に、ＩｎＡｓ量子ドット２Ａを埋め込む埋込層３としての上部ＳＣＨ層７を形成する。
【００４７】
ここでは、成長温度約４５０℃で、ＩｎＡｓ量子ドット層２上に、ＴＭＩｎ、ＴＥＧａ及びＰＨ３を用いて、厚さ約２．０ＭＬ、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａを形成し、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３を用いて、厚さ約３．０ＭＬ、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを形成する。その後、このような工程を繰り返して、１層のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと１層のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを１周期として、合計２０周期積層させて、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有する上部ＳＣＨ層７を形成する。この場合、超格子構造の厚さはトータルで約３０ｎｍとなる。
【００４８】
具体的には、成長温度約４５０℃で、ＡｓＨ３の供給を停止した後、ＴＭＩｎ、ＴＥＧａ及びＰＨ３を供給して、ＩｎＡｓ量子ドット層２上に、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａを約２．０ＭＬの厚さになるように形成する。このＩｎ０．７３Ｇａ０．２７Ｐ層３Ａの成長は、例えば成長速度約０．１μｍ／ｈ、Ｖ／ＩＩＩ比約１６００の条件で行なう。次いで、ＴＭＩｎ、ＴＥＧａ及びＰＨ３の供給を停止した後、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３を供給して、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを約３．０ＭＬの厚さになるように形成する。このＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂの成長は、例えば成長速度約０．１μｍ／ｈ、Ｖ／ＩＩＩ比約３０の条件で行なう。そして、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３の供給を停止する。その後、このような工程を繰り返して、１層のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと１層のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを１周期として、合計２０周期積層させて、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有し、合計厚さ約３０ｎｍの上部ＳＣＨ層７を形成する。
【００４９】
このようにして形成された超格子構造を有する上部ＳＣＨ層７は、実質的にＩｎ０．７３Ｇａ０．２７ＰとＩｎ０．６８Ｇａ０．３２Ａｓの平均組成を持つＩｎ０．７０Ｇａ０．３０Ａｓ０．６０Ｐ０．４０混晶層となり、組成波長が約１．２７μｍ、歪量が約０．０％に相当し、約４５０℃の場合のミシビリティギャップに存在する組成である（図２参照）。
【００５０】
この場合、実質的にＩｎＧａＡｓＰ混晶組成を有する上部ＳＣＨ層７のＰとＡｓの組成比（Ｖ族組成比）と同じになるようにＩｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂの厚さの比を設定して、Ｉｎ０．７３Ｇａ０．２７Ｐ層３Ａ及びＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを形成すれば良い。
なお、ここでは、成長温度を約４５０℃としているが、これに限られるものではなく、約４５０℃以上約５００℃以下であれば良い。このようにして、成長温度約４５０℃以上約５００℃以下で、量子ドット２Ａを埋め込む埋込層３としての上部ＳＣＨ層７を形成する。つまり、ＩｎＰ基板１の上方に、成長温度約４５０℃以上約５００℃以下で、実質的にＩｎＧａＡｓＰ４元混晶からなる上部ＳＣＨ層７（エピタキシャル層）を形成する。
【００５１】
次に、上部ＳＣＨ層７上に、ｐ型ＩｎＰクラッド層８を形成する。
具体的には、成長温度約４５０℃で、ＴＭＩｎ、ＤＥＺｎ及びＰＨ３を供給して、上部ＳＣＨ層７上に、ドーピング濃度約５．０×１０１７ｃｍ−３、厚さ約２０ｎｍのｐ型ＩｎＰ層を形成する。次いで、ＰＨ３雰囲気下で成長温度を約６３０℃まで昇温した後、ＴＭＩｎ及びＤＥＺｎを供給して、上部ＳＣＨ層７上に、ドーピング濃度約１．０×１０１８ｃｍ−３、厚さ約１．５μｍのｐ型ＩｎＰ層を形成する。このようにして、厚さ約２０ｎｍのｐ型ＩｎＰ層と厚さ約１．５μｍのｐ型ＩｎＰ層とからなるｐ型ＩｎＰクラッド層８を形成する。
【００５２】
次に、ｐ型ＩｎＰクラッド層８上に、ｐ型ＩｎＧａＡｓコンタクト層９を形成する。
具体的には、ＰＨ３の供給を停止した後、ＴＭＩｎ、ＴＥＧａ、ＡｓＨ３及びＤＥＺｎを供給して、ｐ型ＩｎＰクラッド層８上に、ドーピング濃度約１．０×１０１８ｃｍ−３、厚さ約３００ｎｍのｐ型ＩｎＧａＡｓコンタクト層９を形成する。
次に、図４に示すように、［１１０］方向に延伸する長さ約３００μｍ、幅約１．５μｍの誘電体マスク１７をパターニングし、ドライエッチングによって、ストライプ状のメサ構造１１を形成する。なお、ストライプ状のメサ構造１１を、ストライプメサともいう。
【００５３】
次に、図５に示すように、例えばＦｅドープＩｎＰ埋込層１２を埋め込み成長させることによって、ストライプ状のメサ構造１１の両側に電流狭窄構造を形成する。
その後、誘電体膜マスク１７をエッチングによって除去した後、図６に示すように、ｐ型ＩｎＧａＡｓコンタクト層９上にｐ側電極１３を形成し、ｎ型ＩｎＰ（００１）基板１の裏面側にｎ側電極１４を形成する。また、前側端面に低反射（ＬＲ）膜１５を形成し、後側端面に高反射（ＨＲ）膜１６を形成する。このようにして、量子ドットレーザを作製することができる。
【００５４】
なお、上述の具体例として挙げている量子ドットレーザでは、埋込層３としての中間層６及び上部ＳＣＨ層７、並びに、下部ＳＣＨ層５を、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしているが、これに限られるものではない。
例えば、図７に示すように、埋込層３としての中間層６及び上部ＳＣＨ層７、並びに、下部ＳＣＨ層５を、ＩｎＰ層［ＩｎｘＧａ１−ｘＰ層のｘ＝１の場合］３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしても良い。つまり、厚さ約２．０ＭＬ、歪量約０．０％のＩｎＰ層３Ａと、厚さ約３．０ＭＬ、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしても良い。このような超格子構造を有する中間層６及びＳＣＨ層７、５は、実質的にＩｎＰとＩｎ０．６８Ｇａ０．３２Ａｓの平均組成を持つＩｎ０．８１Ｇａ０．１９Ａｓ０．６０Ｐ０．４０混晶層となり、組成波長が約１．３６μｍ、圧縮歪量が約０．６１％に相当し、約４５０℃の場合のミシビリティギャップに存在する組成である（図２参照）。
【００５５】
また、例えば、図８に示すように、埋込層３としての中間層６及び上部ＳＣＨ層７、並びに、下部ＳＣＨ層５を、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６０Ｇａ０．４０Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしても良い。つまり、厚さ約２．０ＭＬ、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと、厚さ約３．０ＭＬ、圧縮歪量約０．５％のＩｎ０．６０Ｇａ０．４０Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしても良い。このような超格子構造を有する中間層６及びＳＣＨ層７、５は、実質的にＩｎ０．７３Ｇａ０．２７ＰとＩｎ０．６０Ｇａ０．４０Ａｓの平均組成を持つＩｎ０．６５Ｇａ０．３５Ａｓ０．６０Ｐ０．４０混晶層となり、組成波長が約１．２４μｍ、圧縮歪量が約０．５１％に相当し、約４５０℃の場合のミシビリティギャップに存在する組成である（図２参照）。
【００５６】
また、例えば、図９に示すように、埋込層３としての中間層６及び上部ＳＣＨ層７、並びに、下部ＳＣＨ層５を、Ｉｎ０．８５Ｇａ０．１５Ｐ層３ＡとＩｎ０．６０Ｇａ０．４０Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしても良い。つまり、厚さ約２．０ＭＬ、引張歪量約１．１％のＩｎ０．８５Ｇａ０．１５Ｐ層３Ａと、厚さ約３．０ＭＬ、圧縮歪量約０．５％のＩｎ０．６０Ｇａ０．４０Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしても良い。このような超格子構造を有する中間層６及びＳＣＨ層７、５は、実質的にＩｎ０．８５Ｇａ０．１５ＰとＩｎ０．６０Ｇａ０．４０Ａｓの平均組成を持つＩｎ０．７０Ｇａ０．３０５Ａｓ０．６０Ｐ０．４０混晶層となり、組成波長が約１．２７μｍ、引張歪量が約０．１６％に相当し、４５０℃の場合のミシビリティギャップに存在する組成である（図２参照）。
【００５７】
また、例えば、図１０に示すように、埋込層３としての中間層６及び上部ＳＣＨ層７、並びに、下部ＳＣＨ層５を、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６４Ｇａ０．３６Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしても良い。つまり、厚さ約２．０ＭＬ、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと、厚さ約３．０ＭＬ、圧縮歪量約０．７４％のＩｎ０．６４Ｇａ０．３６Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしても良い。このような超格子構造を有する中間層６及びＳＣＨ層７、５は、実質的にＩｎ０．７３Ｇａ０．２７ＰとＩｎ０．６４Ｇａ０．３６Ａｓの平均組成を持つＩｎ０．６９Ｇａ０．３１Ａｓ０．５０Ｐ０．５０混晶層となり、組成波長が約１．１７μｍ、引張歪量が約０．５６％に相当し、４５０℃の場合のミシビリティギャップに存在する組成である（図２参照）。
【００５８】
このように、量子ドット２Ａ（又は量子細線）を埋め込む埋込層３としての中間層６及びＳＣＨ層７を、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂとが積層された超格子構造を有するものとする。つまり、量子ドット２Ａ（又は量子細線）を埋め込む埋込層３としての中間層６及びＳＣＨ層７を、引張歪量が約０％以上約２．０％以下であるＩｎＧａＰ層３Ａと、圧縮歪量が約０．５％以上約１．０％以下であるＩｎＧａＡｓ層３Ｂとが積層された超格子構造を有するものとする。これにより、良好な結晶性を有し、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶によって、量子ドット２Ａ（又は量子細線）を埋め込む埋込層３としての中間層６及びＳＣＨ層７を実現することが可能となる。特に、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａ、ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂのそれぞれの組成又は厚さを調整することで、組成波長約１．１５μｍ以上、歪量±１．０％以内の広い組成範囲のＩｎＧａＡｓＰ混晶からなる埋込層３を実質的に実現することが可能となる。
【００５９】
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、良好な結晶性を有し、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶を実質的に実現し、これによって量子ドット２Ａ（又は量子細線）を埋め込む埋込層３を実現することができるという利点がある。
例えば、従来、約４５０℃以上約５００℃以下の低温成長で作製することが必要な量子ドット２Ａ（又は量子細線）を備える活性層１０において、量子ドット２Ａ（又は量子細線）の周囲を覆う層５、６、７には、組成波長が約１．１５μｍよりも短い短波組成のＩｎＧａＡｓＰ混晶を用いるしかなかった。これに対し、上述のような超格子構造を採用して実質的に組成波長約１．１５μｍ以上の長波組成のＩｎＧａＡｓＰ混晶によって、量子ドット２Ａ（又は量子細線）の周囲を覆う層５、６、７を実現することが可能となる。つまり、よりバンドギャップの狭いＩｎＧａＡｓＰ混晶によって、量子ドット２Ａ（又は量子細線）の周囲を覆う層５、６、７を実現することが可能となる。これにより、量子ドット２Ａ（又は量子細線）の周囲を覆う層５、６、７の屈折率をより高くすることができ、量子ドット２Ａ（又は量子細線）への光閉じ込め効果を高めることが可能となる。この結果、上述の実施形態において具体例として挙げているように半導体レーザに本発明を適用した場合には、レーザの閾値電流値を低減することが可能となる。例えば、量子ドット２Ａ（又は量子細線）への光閉じ込め効果を約１．５倍高めることが可能となり、レーザの閾値電流値を約４割程度低減することが可能となる。また、半導体レーザの出射効率を向上させることも可能となる。このほか、例えば半導体光増幅器に本発明を適用した場合には、光利得を増大させることが可能となる。
【００６０】
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
ＩｎＰ基板の上方に設けられた量子ドット又は量子細線と、
前記量子ドット又は前記量子細線を埋め込む埋込層とを備え、
前記埋込層は、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層とＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層とが積層された超格子構造を有することを特徴とする半導体装置。
【００６１】
（付記２）
前記ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層は、引張歪量が０％以上２．０％以下であり、
前記ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層は、圧縮歪量が０．５％以上１．０％以下であることを特徴とする、付記１に記載の半導体装置。
【００６２】
（付記３）
前記埋込層は、実質的に４５０℃の場合のミシビリティギャップに存在するＩｎＧａＡｓＰ混晶組成を有することを特徴とする、付記１又は２に記載の半導体装置。
（付記４）
前記埋込層は、実質的に歪量±１．０％以内のＩｎＧａＡｓＰ混晶組成を有することを特徴とする、付記１〜３のいずれか１項に記載の半導体装置。
【００６３】
（付記５）
前記埋込層は、実質的に組成波長１．１５μｍ以上のＩｎＧａＡｓＰ混晶組成を有することを特徴とする、付記１〜４のいずれか１項に記載の半導体装置。
（付記６）
前記埋込層は、実質的にＩｎＰに格子整合するＩｎＧａＡｓＰ混晶組成を有することを特徴とする、付記１〜５のいずれか１項に記載の半導体装置。
【００６４】
（付記７）
前記ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層と前記ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層の厚さの比が、実質的にＩｎＧａＡｓＰ混晶組成を有する前記埋込層のＰとＡｓの組成比と同じになっていることを特徴とする、付記１〜６のいずれか１項に記載の半導体装置。
【００６５】
（付記８）
ＩｎＰ基板の上方に、成長温度４５０℃以上５００℃以下で、量子ドット又は量子細線を形成する工程と、
成長温度４５０℃以上５００℃以下で、前記量子ドット又は前記量子細線を埋め込む埋込層を形成する工程とを含み、
前記埋込層形成工程において、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層とＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層とを積層させて超格子構造を形成することを特徴とする半導体装置の製造方法。
【００６６】
（付記９）
前記埋込層形成工程において、引張歪量０％以上２．０％以下のＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層と、圧縮歪量０．５％以上１．０％以下のＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層とを積層させて超格子構造を形成することを特徴とする、付記８に記載の半導体装置の製造方法。
【００６７】
（付記１０）
前記埋込層形成工程において、実質的に４５０℃の場合のミシビリティギャップに存在するＩｎＧａＡｓＰ混晶組成を有する埋込層を形成することを特徴とする、付記８又は９に記載の半導体装置の製造方法。
（付記１１）
前記埋込層形成工程において、実質的に歪量±１．０％以内のＩｎＧａＡｓＰ混晶組成を有する埋込層を形成することを特徴とする、付記８〜１０のいずれか１項に記載の半導体装置の製造方法。
【００６８】
（付記１２）
前記埋込層形成工程において、実質的に組成波長１．１５μｍ以上のＩｎＧａＡｓＰ混晶組成を有する埋込層を形成することを特徴とする、付記８〜１１のいずれか１項に記載の半導体装置の製造方法。
（付記１３）
前記埋込層形成工程において、実質的にＩｎＰに格子整合するＩｎＧａＡｓＰ混晶組成を有する埋込層を形成することを特徴とする、付記８〜１２のいずれか１項に記載の半導体装置の製造方法。
【００６９】
（付記１４）
前記埋込層形成工程において、実質的にＩｎＧａＡｓＰ混晶組成を有する前記埋込層のＰとＡｓの組成比と同じになるように前記ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層と前記ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層の厚さの比を設定して、前記ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層及び前記ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層を形成することを特徴とする、付記８〜１３のいずれか１項に記載の半導体装置の製造方法。
【符号の説明】
【００７０】
１  ＩｎＰ基板（ｎ型ＩｎＰ基板）
２  量子ドット層（ＩｎＡｓ量子ドット層）
２Ａ  量子ドット（ＩｎＡｓ量子ドット）
２Ｂ  ウェッティング層（ＩｎＡｓウェッティング層）
３  埋込層
３Ａ  ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層
３Ｂ  ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層
４  ｎ型ＩｎＰバッファ層
５  下部ＳＣＨ層
６  中間層
７  上部ＳＣＨ層
８  ｐ型ＩｎＰクラッド層
９  ｐ型ＩｎＧａＡｓコンタクト層
１０  活性層
１１  メサ構造
１２  ＦｅドープＩｎＰ埋込層
１３  ｐ側電極
１４  ｎ側電極
１５  低反射（ＬＲ）膜
１６  高反射（ＨＲ）膜
１７  誘電体マスク
【図１】
2013187309.tif 000003
【図２】
2013187309.tif 000004
【図３】
2013187309.tif 000005
【図４】
2013187309.tif 000006
【図５】
2013187309.tif 000007
【図６】
2013187309.tif 000008
【図７】
2013187309.tif 000009
【図８】
2013187309.tif 000010
【図９】
2013187309.tif 000011
【図１０】
2013187309.tif 000012