(57)【要約】【課題】短絡に起因して回路や素子の性能が低下するのを抑制することが可能な電源回路を提供する。【解決手段】この電源回路１００は、フィードバック回路４が、トランス１の２次側にカソード側が接続されるシャントレギュレータ４１と、シャントレギュレータ４１に接続され、帰還電流をＩＣ２に出力するフォトカプラ４２とを含み、シャントレギュレータ４１の出力短絡時に、フォトカプラ４２に短絡電流が流れるとともに短絡電流に基づく帰還電流がフォトカプラ４２によりＩＣ２に出力されるように構成されている。【選択図】図１
2013212025.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、
前記トランスの１次側に配置され、前記トランスからの電圧の出力を制御する電源制御部と、
前記トランスの２次側からの電圧が入力され、所定の電圧を出力する電圧出力部と、
前記トランスの２次側の電圧に応じた帰還電流を前記トランスの１次側の前記電源制御部にフィードバック出力するフィードバック回路とを備え、
前記フィードバック回路は、前記トランスの２次側にカソード側が接続される定電圧素子部と、前記定電圧素子部に接続され、前記帰還電流を前記電源制御部に出力する帰還電流出力部とを含み、
前記電圧出力部の出力短絡時に、前記帰還電流出力部に短絡電流が流れるとともに前記短絡電流に基づく帰還電流が前記帰還電流出力部により前記電源制御部に出力されるように構成されている、電源回路。
【請求項２】
前記電圧出力部の出力短絡時の短絡電流が、前記トランスの２次側から前記定電圧素子部のカソード側を介して前記電圧出力部の出力側に流れ、かつ、前記帰還電流出力部に流れるように、前記定電圧素子部のカソード側は、前記電圧出力部の出力側に接続されている、請求項１に記載の電源回路。
【請求項３】
前記電圧出力部の出力短絡時の短絡電流に基づく帰還電流が前記帰還電流出力部から出力されたことに基づいて、前記電源制御部は動作を停止するように構成されている、請求項１または２に記載の電源回路。
【請求項４】
前記定電圧素子部は、前記トランスの２次側にカソード側が接続されるシャントレギュレータを含み、
前記シャントレギュレータのカソード側は、前記電圧出力部の出力側に接続されており、
前記電圧出力部の出力短絡時の短絡電流が、前記シャントレギュレータを介さずに前記トランスの２次側から前記帰還電流出力部を介して前記電圧出力部の出力側に流れるように構成されている、請求項１〜３のいずれか１項に記載の電源回路。
【請求項５】
前記トランスの２次側が前記帰還電流出力部の一方端子に接続されるとともに、前記シャントレギュレータのカソード側が前記帰還電流出力部の他方端子に接続されることによって、前記短絡電流が前記トランスの２次側から前記帰還電流出力部の一方端子および他方端子間を流れて前記電圧出力部の出力側に流れるように構成されている、請求項４に記載の電源回路。
【請求項６】
前記定電圧素子部は、前記トランスの２次側にカソード側が接続されるツェナーダイオードと、前記ツェナーダイオードのカソード側とアノード側との間の電圧の分圧が入力されるトランジスタとを含み、
前記ツェナーダイオードのカソード側は、前記電圧出力部の出力側に接続されており、
前記電圧出力部の出力短絡時の短絡電流は、前記トランスの２次側から前記ツェナーダイオードのカソード側を介して前記電圧出力部の出力側に流れるとともに、前記トランスの２次側から前記トランジスタを介して前記帰還電流出力部に流れるように構成されている、請求項１〜３のいずれか１項に記載の電源回路。
【請求項７】
前記帰還電流出力部は、フォトカプラを含み、
前記電圧出力部の出力短絡時に、前記フォトカプラの入力側には短絡電流が流れ、前記フォトカプラの出力側から短絡電流に基づく帰還電流が出力されるように構成されている、請求項１〜６のいずれか１項に記載の電源回路。
【請求項８】
前記定電圧素子部のカソード側は、ダイオードを介して前記電圧出力部の出力側に接続されている、請求項１〜７のいずれか１項に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源回路に関し、特に、フィードバック回路を備える電源回路に関する。
【背景技術】
【０００２】
従来、フィードバック回路を備える電源回路が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、トランスと、トランスからの電圧の出力を制御するＩＣと、トランスの２次側の電圧を調整するためのフィードバック回路と、トランスの２次側に接続され所定の電圧に対する帰還電流を上記ＩＣにフィードバックする電圧安定器とを備えるショート保護装置（電源回路）が開示されている。このショート保護装置のフィードバック回路は、シャントレギュレータと、シャントレギュレータのカソード側に一方端が接続されるフォトカプラとを有する。また、フォトカプラの他方端は、トランスの２次側に接続されている。また、シャントレギュレータの参照電圧が入力される端子には、トランスの２次側の電圧が分圧されて入力されるように構成されている。また、シャントレギュレータの参照電圧が入力される端子は、抵抗およびダイオードを介して電圧安定器の出力側に接続されている。そして、トランスの２次側の電圧が変動した場合には、電圧の変動に対応した電流がシャントレギュレータおよびシャントレギュレータのカソード側に接続されるフォトカプラに流れる。これにより、フォトカプラからＩＣに帰還電流が出力されて、トランスの２次側の電圧が所定の電圧になるように、ＩＣによってトランスの出力が制御される（ＩＣの発振の同期が調整される）。
【０００４】
また、短絡時（たとえば電圧安定器の出力側が短絡した場合）には、電圧安定器の出力側の電圧が略ゼロになり、電圧安定器の出力側に接続されているシャントレギュレータの参照電圧が大きく低下する。これにより、シャントレギュレータおよびフォトカプラに電流が流れなくなることにより、ＩＣはトランスの２次側の電圧を大幅に増加させるようにトランスへの発振の周期を小さくする。なお、トランスの２次側の電圧を大幅に増加させた結果（過電圧状態）、２次側の素子などが破壊されて２次側に大電流が流れた際（過負荷状態）には、ＩＣの過負荷保護機能が働いてＩＣの発振が停止されるように構成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−３０７３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載のショート保護装置（電源回路）では、短絡してからＩＣの発振が停止されるまでの間にトランスの２次側が過電圧状態になるため、電圧安定器などの回路や素子の特性が劣化する場合があると考えられる。このため、短絡時に回路や素子の性能が低下する場合があるという問題点があると考えられる。
【０００７】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、短絡に起因して回路や素子の性能が低下するのを抑制することが可能な電源回路を提供することである。
【課題を解決するための手段】
【０００８】
この発明の一の局面による電源回路は、トランスと、トランスの１次側に配置され、トランスからの電圧の出力を制御する電源制御部と、トランスの２次側からの電圧が入力され、所定の電圧を出力する電圧出力部と、トランスの２次側の電圧に応じた帰還電流をトランスの１次側の電源制御部にフィードバック出力するフィードバック回路とを備え、フィードバック回路は、トランスの２次側にカソード側が接続される定電圧素子部と、定電圧素子部に接続され、帰還電流を電源制御部に出力する帰還電流出力部とを含み、電圧出力部の出力短絡時に、帰還電流出力部に短絡電流が流れるとともに短絡電流に基づく帰還電流が帰還電流出力部により電源制御部に出力されるように構成されている。
【０００９】
この一の局面による電源回路では、上記のように、電圧出力部の出力短絡時に、帰還電流出力部に短絡電流が流れるとともに短絡電流に基づく帰還電流が帰還電流出力部により電源制御部に出力されるように構成することによって、電圧出力部の出力短絡時に、電源制御部は、短絡電流（大電流）に基づく大きな帰還電流によりトランスの２次側の電圧が大幅に上昇したと判断することができるので、この判断に基づき、発振動作を停止させるか、または、トランスへの発振の周期を大きくするように動作させることによって、トランスの２次側の電圧を降下させることができる。その結果、短絡した後にトランスの２次側の電圧が過電圧状態になるのが抑制されるので、短絡に起因して回路や素子の性能が低下するのを抑制することができる。
【００１０】
上記一の局面による電源回路において、好ましくは、電圧出力部の出力短絡時の短絡電流が、トランスの２次側から定電圧素子部のカソード側を介して電圧出力部の出力側に流れ、かつ、帰還電流出力部に流れるように、定電圧素子部のカソード側は、電圧出力部の出力側に接続されている。このように構成すれば、電圧出力部の出力短絡時に、トランスの２次側から帰還電流出力部に短絡電流を容易に流すことができるので、短絡に起因して回路や素子の性能が低下するのを容易に抑制することができる。
【００１１】
上記一の局面による電源回路において、好ましくは、電圧出力部の出力短絡時の短絡電流に基づく帰還電流が帰還電流出力部から出力されたことに基づいて、電源制御部は動作を停止するように構成されている。このように構成すれば、電圧出力部の出力短絡時にトランスの２次側に電圧が出力されるのが停止されるので、短絡に起因して回路や素子の性能が低下するのを確実に抑制することができる。
【００１２】
上記一の局面による電源回路において、好ましくは、定電圧素子部は、トランスの２次側にカソード側が接続されるシャントレギュレータを含み、シャントレギュレータのカソード側は、電圧出力部の出力側に接続されており、電圧出力部の出力短絡時の短絡電流が、シャントレギュレータを介さずにトランスの２次側から帰還電流出力部を介して電圧出力部の出力側に流れるように構成されている。このように構成すれば、短絡電流がシャントレギュレータを介さないので、容易に、短絡電流をトランスの２次側から帰還電流出力部を介して電圧出力部の出力側に流すことができる。
【００１３】
この場合、好ましくは、トランスの２次側が帰還電流出力部の一方端子に接続されるとともに、シャントレギュレータのカソード側が帰還電流出力部の他方端子に接続されることによって、短絡電流がトランスの２次側から帰還電流出力部の一方端子および他方端子間を流れて電圧出力部の出力側に流れるように構成されている。このように構成すれば、容易に、短絡電流をトランスの２次側から帰還電流出力部に流すことができる。
【００１４】
上記一の局面による電源回路において、好ましくは、定電圧素子部は、トランスの２次側にカソード側が接続されるツェナーダイオードと、ツェナーダイオードのカソード側とアノード側との間の電圧の分圧が入力されるトランジスタとを含み、ツェナーダイオードのカソード側は、電圧出力部の出力側に接続されており、電圧出力部の出力短絡時の短絡電流は、トランスの２次側からツェナーダイオードのカソード側を介して電圧出力部の出力側に流れるとともに、トランスの２次側からトランジスタを介して帰還電流出力部に流れるように構成されている。このように構成すれば、電圧出力部の出力短絡時に、短絡電流がトランスの２次側からトランジスタを介して帰還電流出力部に流れるので、電圧出力部の出力短絡時に、トランスの２次側の電圧を降下させるように電源制御部を動作させる（発振動作を停止させるか、または、トランスへの発振の周期を大きくする）ことができる。
【００１５】
上記一の局面による電源回路において、好ましくは、帰還電流出力部は、フォトカプラを含み、電圧出力部の出力短絡時に、フォトカプラの入力側には短絡電流が流れ、フォトカプラの出力側から短絡電流に基づく帰還電流が出力されるように構成されている。このように構成すれば、容易に、トランスの２次側の電圧に応じた電流に基づく帰還電流をフォトカプラにより電源制御部に出力することができる。
【００１６】
上記一の局面による電源回路において、好ましくは、定電圧素子部のカソード側は、ダイオードを介して電圧出力部の出力側に接続されている。このように構成すれば、電圧出力部の出力側から定電圧素子部のカソード側に電流が逆流するのをダイオードにより抑制することができる。
【発明の効果】
【００１７】
本発明によれば、上記のように、短絡に起因して回路や素子の性能が低下するのを抑制することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１実施形態による電源回路の回路図である。
【図２】本発明の第２実施形態による電源回路の回路図である。
【発明を実施するための形態】
【００１９】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００２０】
（第１実施形態）
図１を参照して、本発明の第１実施形態による電源回路１００の構成について説明する。
【００２１】
第１実施形態による電源回路１００は、図１に示すように、トランス１と、トランス１の１次側に配置され、トランス１からの電圧の出力を制御するＩＣ２と、トランス１の２次側の電圧が入力され、所定の電圧を出力するレギュレータ３と、トランス１の２次側の電圧に応じた帰還電流をトランス１の１次側のＩＣ２にフィードバック出力するフィードバック回路４とを備えている。なお、ＩＣ２は、本発明の「電源制御部」の一例である。また、レギュレータ３は、本発明の「電圧出力部」の一例である。
【００２２】
トランス１は、１次巻線１ａ、補助巻線１ｂおよび２次巻線１ｃを含む。１次巻線１ａの巻方向と補助巻線１ｂの巻方向とは、反対である。また、補助巻線１ｂの巻方向と２次巻線１ｃの巻方向とは、同じである。トランス１の１次巻線１ａの一方端は、ダイオードブリッジ（図示せず）を介して交流電源（図示せず）に接続されている。
【００２３】
また、ＩＣ２とトランス１の１次巻線１ａとの間にはトランジスタ５が設けられている。ＩＣ２の端子２ａは、センシングのための抵抗Ｒ１を介してトランジスタ５のゲートＧに接続されている。また、トランジスタ５のドレインＤは、トランス１の１次巻線１ａの他方端に接続されている。また、トランジスタ５のソースＳは、抵抗Ｒ２を介して接地されている。そして、ＩＣ２の発振によりトランジスタ５がオンオフすることにより、トランス１の１次側（１次巻線１ａ）の電圧が変圧されて２次側（２次巻線１ｃ）に伝達されるように構成されている。ここで、第１実施形態では、ＩＣ２は、レギュレータ３の出力短絡時（レギュレータ３の出力側（負荷側）が短絡した時）に、短絡電流（大電流）に基づく帰還電流によりトランス１の２次側の電圧が大幅に上昇したと判断してトランス１の２次側の電圧を降下させるように動作する。具体的には、レギュレータ３の出力短絡時の短絡電流に基づく帰還電流が後述するフォトカプラ４２から出力されたことに基づいて、ＩＣ２は動作を停止するように構成されている。また、ＩＣ２の端子２ｂは、抵抗Ｒ２を介して接地されている。また、ＩＣ２の端子２ｃは、接地されている。
【００２４】
また、トランス１の補助巻線１ｂとＩＣ２との間には、ダイオードＤ１および電解コンデンサＣ１が設けられている。具体的には、トランス１の補助巻線１ｂの一方端は、ダイオードＤ１のアノード側に接続されるとともに、ダイオードＤ１のカソード側がＩＣ２の端子２ｄに接続されている。また、電解コンデンサＣ１は、ダイオードＤ１のカソード側に接続されている。ダイオードＤ１は、電流を整流（半波整流）する機能を有する。また、電解コンデンサＣ１は、電流を平滑する機能を有する。
【００２５】
また、トランス１の２次巻線１ｃとレギュレータ３との間には、ダイオードＤ２および電解コンデンサＣ２が設けられている。具体的には、トランス１の２次巻線１ｃの一方端は、ダイオードＤ２のアノード側に接続されるとともに、ダイオードＤ２のカソード側がレギュレータ３に接続されている。また、電解コンデンサＣ２は、ダイオードＤ２のカソード側に接続されている。ダイオードＤ２は、電流を整流（半波整流）する機能を有する。また、電解コンデンサＣ２は、電流を平滑する機能を有する。また、レギュレータ３は、レギュレータ３に入力される電圧（Ｖ１）を所定の転圧（Ｖ２）に変換して出力する機能を有する。
【００２６】
ここで、第１実施形態では、フィードバック回路４は、トランス１の２次側にカソード側が接続されるシャントレギュレータ４１と、シャントレギュレータ４１に接続され、トランス１の２次側の電圧に応じた電流に基づく帰還電流をＩＣ２に出力するフォトカプラ４２とを含む。そして、レギュレータ３の出力短絡時（レギュレータ３の出力側（負荷側）が短絡した時）に、フォトカプラ４２に短絡電流が流れるとともに短絡電流に基づく帰還電流がフォトカプラ４２によりＩＣ２に出力されるように構成されている。また、トランス１の２次側がフォトカプラ４２の一方の端子４２ｂに接続されるとともに、シャントレギュレータ４１のカソード側がフォトカプラ４２の他方の端子４２ａに接続されることによって、短絡電流がトランス１の２次側からフォトカプラ４２の一方の端子４２ｂおよび他方の端子４２ａ間を流れてレギュレータ３の出力側に流れるように構成されている。なお、シャントレギュレータ４１は、本発明の「定電圧素子部」の一例である。また、フォトカプラ４２は、本発明の「帰還電流出力部」の一例である。また、端子４２ａは、本発明の「他方端子」の一例である。また、端子４２ｂは、本発明の「一方端子」の一例である。以下に、フィードバック回路４の具体的な構成を説明する。
【００２７】
シャントレギュレータ４１のカソード側は、抵抗Ｒ３およびＲ４を介してトランス１の２次側（レギュレータ３）に接続されている。また、シャントレギュレータ４１のカソード側は、フォトカプラ４２の端子４２ａに接続されている。
【００２８】
また、シャントレギュレータ４１の参照電圧Ｖｒｅｆが入力される端子は、抵抗Ｒ５およびＲ６を介してトランス１の２次側（レギュレータ３）に接続されている。また、抵抗Ｒ６に接続される抵抗Ｒ７は、接地されている。また、抵抗Ｒ５、Ｒ６およびＲ７は、直列に接続されており、シャントレギュレータ４１の参照電圧Ｖｒｅｆが入力される端子は、抵抗Ｒ６とＲ７との間に接続されている。これにより、シャントレギュレータ４１の参照電圧Ｖｒｅｆが入力される端子には、抵抗Ｒ５、Ｒ６およびＲ７より調整されるトランス１の２次側の電圧の分圧が入力される。また、シャントレギュレータ４１のカソード側と参照電圧Ｖｒｅｆが入力される端子との間には、抵抗Ｒ８とコンデンサＣ３とが設けられている。なお、抵抗Ｒ８とコンデンサＣ３とは、レギュレータ３から出力される電圧が共振するのを抑制する機能（位相補償）を有する。
【００２９】
ここで、第１実施形態では、シャントレギュレータ４１のカソード側は、レギュレータ３の出力側に接続されており、レギュレータ３の出力短絡時の短絡電流が、シャントレギュレータ４１を介さずにトランス１の２次側からフォトカプラ４２を介してレギュレータ３の出力側に流れるように構成されている。また、シャントレギュレータ４１のカソード側は、抵抗Ｒ９およびダイオードＤ３を介してレギュレータ３の出力側に接続されている。具体的には、シャントレギュレータ４１のカソード側は、抵抗Ｒ９の一方端に接続されているとともに、抵抗Ｒ９の他方端は、ダイオードＤ３のアノード側に接続されている。また、ダイオードＤ３のカソード側は、レギュレータ３の出力側に接続されている。
【００３０】
また、フォトカプラ４２の端子４２ａは、シャントレギュレータ４１のカソード側に接続されている。また、フォトカプラ４２の端子４２ｂは、抵抗Ｒ３を介してトランス１の２次側（レギュレータ３）に接続されている。また、フォトカプラ４２の端子４２ｂは、抵抗Ｒ４を介して、シャントレギュレータ４１のカソード側に接続されている。抵抗Ｒ３は、フォトカプラ４２およびシャントレギュレータ４１に流れる電流を調整する機能を有する。また、抵抗Ｒ４は、フォトカプラ４２に並列に設けられており、フォトカプラ４２に暗電流が流れるのを抑制する機能を有する。また、フォトカプラ４２の端子４２ｃは、ＩＣ２の端子２ｅに接続されている。また、フォトカプラ４２の端子４２ｄは、接地されている。
【００３１】
次に、図１を参照して、本発明の第１実施形態による電源回路１００の通常時および短絡時の動作を説明する。
【００３２】
（通常時）
たとえば、トランス１の２次側の電圧（Ｖ１）が低下したとする。このとき、トランス１の２次側の電圧の分圧が入力されるシャントレギュレータ４１の参照電圧Ｖｒｅｆも低下する。これにより、シャントレギュレータ４１のカソード側からアノード側に流れる電流（フォトカプラ４２に流る電流）が減少するとともに、帰還電流（フォトカプラ４２からＩＣ２に出力される電流）が減少する。その結果、補助巻線１ｂの電圧が低下する。このとき、ＩＣ２は、トランス１の２次側の電圧を大きくするように、ＩＣ２からトランス１への発振の周期を小さくする。その結果、トランス１の２次側の電圧（Ｖ１）が上昇して、トランス１の２次側の電圧（Ｖ１）が所定の電圧に保持される。
【００３３】
また、トランス１の２次側の電圧（Ｖ１）が上昇した場合には、シャントレギュレータ４１の参照電圧Ｖｒｅｆが上昇し、帰還電流が増加する。これにより、補助巻線１ｂの電圧が上昇する。このとき、ＩＣ２は、トランス１の２次側の電圧を小さくするように、ＩＣ２からトランス１への発振の周期を大きくする。その結果、トランス１の２次側の電圧（Ｖ１）が降下して、トランス１の２次側の電圧（Ｖ１）が所定の電圧に保持される。
【００３４】
（短絡時）
レギュレータ３の出力短絡時には、トランス１の２次側から抵抗Ｒ３、フォトカプラ４２、シャントレギュレータ４１のカソード側、抵抗Ｒ９およびダイオードＤ３を介して、レギュレータ３の出力側に短絡電流（大電流）が流れる。これにより、短絡電流（大電流）に基づく帰還電流によりトランス１の２次側の電圧が大幅に上昇したと判断してＩＣ２の発振が停止される。その結果、トランス１の２次側の電圧（Ｖ１）は、短絡後、電圧が上昇することなしにゼロになる。これにより、トランス１の２次側の電圧が大幅に上昇すること（過電圧状態）に起因して、レギュレータ３、ダイオードＤ２およびコンデンサＣ３などの特性が劣化することより性能が低下するのが抑制される。
【００３５】
第１実施形態では、上記のように、レギュレータ３の出力短絡時に、フォトカプラ４２に短絡電流が流れるとともに短絡電流に基づく帰還電流がフォトカプラ４２によりＩＣ２に出力されるように構成する。これにより、レギュレータ３の出力短絡時に、ＩＣ２は、短絡電流（大電流）に基づく大きな帰還電流によりトランス１の２次側の電圧が大幅に上昇したと判断することができるので、この判断に基づき、ＩＣ２の発振動作を停止させることによって、トランス１の２次側の電圧を降下させることができる。その結果、短絡した後にトランス１の２次側の電圧が過電圧状態になるのが抑制されるので、短絡に起因して回路や素子の性能が低下するのを抑制することができる。
【００３６】
また、第１実施形態では、上記のように、レギュレータ３の出力短絡時の短絡電流が、トランス１の２次側からシャントレギュレータ４１のカソード側を介してレギュレータ３の出力側に流れ、かつ、フォトカプラ４２に流れるように、シャントレギュレータ４１のカソード側を、レギュレータ３の出力側に接続する。これにより、レギュレータ３の出力短絡時に、トランス１の２次側からフォトカプラ４２に短絡電流を容易に流すことができるので、短絡に起因して回路や素子の性能が低下するのを容易に抑制することができる。
【００３７】
また、第１実施形態では、上記のように、レギュレータ３の出力短絡時の短絡電流に基づく帰還電流がフォトカプラ４２から出力されたことに基づいて、動作を停止するようにＩＣ２を構成する。これにより、レギュレータ３の出力短絡時にトランス１の２次側に電圧が出力されるのが停止されるので、短絡に起因して回路や素子の性能が低下するのを確実に抑制することができる。
【００３８】
また、第１実施形態では、上記のように、シャントレギュレータ４１のカソード側を、レギュレータ３の出力側に接続して、レギュレータ３の出力短絡時の短絡電流が、シャントレギュレータ４１を介さずにトランス１の２次側からフォトカプラ４２を介してレギュレータ３の出力側に流れるように構成する。これにより、短絡電流がシャントレギュレータ４１を介さないので、容易に、短絡電流をトランス１の２次側からフォトカプラ４２を介してレギュレータ３の出力側に流すことができる。
【００３９】
また、第１実施形態では、上記のように、トランス１の２次側をフォトカプラ４２の一方の端子４２ｂに接続するとともに、シャントレギュレータ４１のカソード側をフォトカプラ４２の他方の端子４２ａに接続して、短絡電流がトランス１の２次側からフォトカプラ４２の一方の端子４２ｂおよび他方の端子４２ａ間を流れてレギュレータ３の出力側に流れるように構成する。これにより、容易に、短絡電流をトランス１の２次側からフォトカプラ４２に流すことができる。
【００４０】
また、第１実施形態では、上記のように、レギュレータ３の出力短絡時に、フォトカプラ４２の入力側には短絡電流が流れ、フォトカプラ４２の出力側から短絡電流に基づく帰還電流を出力するように構成する。これにより、容易に、トランス１の２次側の電圧に応じた電流に基づく帰還電流をフォトカプラ４２によりＩＣ２に出力することができる。
【００４１】
また、第１実施形態では、上記のように、シャントレギュレータ４１のカソード側を、ダイオードＤ３を介してレギュレータ３の出力側に接続する。これにより、レギュレータ３の出力側からシャントレギュレータ４１のカソード側に電流が逆流するのをダイオードＤ３により抑制することができる。
【００４２】
（第２実施形態）
次に、図２を参照して、第２実施形態の電源回路１０１について説明する。この第２実施形態の電源回路１０１は、シャントレギュレータ４１を含むフィードバック回路４が設けられていた上記第１実施形態と異なり、ツェナーダイオード１４１とトランジスタ１４２とを含むフィードバック回路１４０が設けられている。なお、ツェナーダイオード１４１およびトランジスタ１４２は、本発明の「定電圧素子部」の一例である。
【００４３】
図２に示すように、第２実施形態の電源回路１０１のフィードバック回路１４０は、ツェナーダイオード１４１とトランジスタ１４２とを含む。ここで、第２実施形態では、ツェナーダイオード１４１のカソード側は、レギュレータ３の出力側に接続されている。そして、レギュレータ３の出力短絡時の短絡電流が、トランス１の２次側からツェナーダイオード１４１のカソード側を介してレギュレータ３の出力側に流れるとともに、トランス１の２次側からトランジスタ１４２を介してフォトカプラ１４３に流れるように構成されている。なお、フォトカプラ１４３は、本発明の「帰還電流出力部」の一例である。以下に、フィードバック回路１４０の具体的な構成を説明する。
【００４４】
ツェナーダイオード１４１のカソード側は、抵抗Ｒ１０を介して、トランス１の２次側に接続されている。また、ツェナーダイオード１４１のアノード側は、接地されている。また、ツェナーダイオード１４１のカソード側とアノード側との間には、トランス１の２次側のノイズを除去するため（ツェナーダイオード１４１のツェナー電圧を安定にするため）のコンデンサＣ４が設けられている。また、ツェナーダイオード１４１のカソード側は、抵抗Ｒ９およびダイオードＤ３を介して、レギュレータ３の出力側に接続されている。
【００４５】
トランジスタ１４２は、ＰＮＰ型のバイポーラトランジスタからなり、トランジスタ１４２のエミッタＥは、トランス１の２次側（レギュレータ３）に接続されている。また、トランジスタ１４２のベースＢは、抵抗Ｒ１１、Ｒ１２およびＲ１３により調整されるツェナーダイオード１４１のカソード側とアノード側との間の電圧の分圧が、抵抗Ｒ１４および抵抗Ｒ１５を介して入力されるように構成されている。また、トランジスタ１４２のベースＢとエミッタＥとの間には、抵抗Ｒ１６とコンデンサＣ５とが設けられている。なお、抵抗Ｒ１６とコンデンサＣ５とは、レギュレータ３から出力される電圧が共振するのを抑制する機能（位相補償）を有する。
【００４６】
また、トランジスタ１４２のコレクタＣは、抵抗Ｒ１７を介してフォトカプラ１４３の端子１４３ｂに接続されている。また、フォトカプラ１４３の端子１４３ａは、接地されている。また、フォトカプラ１４３の端子１４３ｂは、抵抗Ｒ１８を介して接地されている。抵抗Ｒ１８は、フォトカプラ１４３に並列に設けられており、フォトカプラ１４３に暗電流が流れるのを抑制する機能を有する。なお、第２実施形態のその他の構成は、上記第１実施形態と同様である。
【００４７】
次に、図２を参照して、本発明の第２実施形態による電源回路１０１の通常時および短絡時の動作を説明する。
【００４８】
（通常時）
たとえば、トランス１の２次側の電圧（Ｖ１）が低下したとする。このとき、抵抗Ｒ１１、Ｒ１２およびＲ１３により調整されるツェナーダイオード１４１のカソード側とアノード側との間の電圧の分圧が入力されるトランジスタ１４２のベースＢの電圧が低下する。これにより、トランジスタ１４２のベースＢ−エミッタＥ間の電位差が小さくなり、トランジスタ１４２のエミッタＥからコレクタＣに流れる電流が減少する。その結果、フォトカプラ１４３に流れる電流が減少し、ＩＣ２からトランス１への発振の周期が小さくなる。これにより、トランス１の２次側の電圧（Ｖ１）が上昇して、トランス１の２次側の電圧（Ｖ１）が所定の電圧に保持される。また、トランス１の２次側の電圧（Ｖ１）が増加した場合には、フォトカプラ１４３に流れる電流が増加し、ＩＣ２からトランス１への発振の周期が大きくなる。これにより、トランス１の２次側の電圧（Ｖ１）が降下する。
【００４９】
（短絡時）
レギュレータ３の出力短絡時には、ダイオードＤ３、抵抗Ｒ９、Ｒ１１、Ｒ１２、Ｒ１４およびＲ１５を介してレギュレータ３の出力側に接続されているトランジスタ１４２のベースＢの電圧が大きく低下する（０Ｖになる）。これにより、トランジスタ１４２のベースＢ−エミッタＥ間の電位差が大きくなり、トランジスタ１４２に大きな電流が流れるようになる。その結果、短絡電流が、トランス１の２次側からツェナーダイオード１４１のカソード側を介してレギュレータ３の出力側に流れるとともに、トランス１の２次側からトランジスタ１４２を介してフォトカプラ１４３に流れる。これにより、短絡電流（大電流）に基づく帰還電流によりトランス１の２次側の電圧が大幅に上昇したと判断されてＩＣ２の発振が停止される。その結果、トランス１の２次側の電圧（Ｖ１）は、短絡後、電圧が上昇することなしにゼロになる。
【００５０】
第２実施形態では、上記のように、ツェナーダイオード１４１のカソード側を、レギュレータ３の出力側に接続して、レギュレータ３の出力短絡時の短絡電流が、トランス１の２次側からツェナーダイオード１４１のカソード側を介してレギュレータ３の出力側に流れるとともに、トランス１の２次側からトランジスタ１４２を介してフォトカプラ１４３に流れるように構成する。これにより、レギュレータ３の出力短絡時に、短絡電流がトランス１の２次側からトランジスタ１４２を介してフォトカプラ１４３に流れるので、レギュレータ３の出力短絡時に、トランス１の２次側の電圧を降下させるようにＩＣ２の動作を停止させることができる。なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００５１】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５２】
たとえば、上記第１および第２実施形態では、レギュレータの出力短絡時の短絡電流（大電流）に基づく大きな帰還電流がフォトカプラから出力されたことに基づいて、ＩＣが発振動作を停止するように構成されている例を示したが、本発明はこれに限られない。たとえば、レギュレータの出力短絡時の短絡電流に基づく帰還電流がフォトカプラから出力されたことに基づいて、ＩＣの発振の周期を大きくするようにＩＣを構成してもよい。この場合にも、トランスの２次側の電圧を降下させることができるので、短絡した後にトランスの２次側の電圧が過電圧状態になるのが抑制される。その結果、短絡に起因して回路や素子の性能が低下するのを抑制することができる。
【００５３】
また、上記第１および第２実施形態では、本発明の定電圧素子部の一例としてシャントレギュレータ（ツェナーダイオードおよびＰＮＰ型のバイポーラトランジスタ）を用いる例を示したが、本発明はこれに限られない。本発明では、シャントレギュレータ（ツェナーダイオードおよびＰＮＰ型のバイポーラトランジスタ）以外の素子や回路を本発明の定電圧素子部として用いてもよい。
【００５４】
また、上記第１および第２実施形態では、本発明の帰還電流出力部の一例としてフォトカプラを用いる例を示したが、本発明はこれに限られない。本発明では、フォトカプラ以外の素子や回路を本発明の帰還電流出力部として用いてもよい。
【００５５】
また、上記第１実施形態では、レギュレータの出力短絡時に、短絡電流がトランスの２次側からフォトカプラ、シャントレギュレータのカソード側を介してレギュレータの出力側に流れる例を示したが、本発明はこれに限られない。たとえば、レギュレータの出力短絡時に短絡電流がトランスの２次側からフォトカプラに流れる構成であれば、短絡電流がシャントレギュレータのカソード側を介さずにトランスの２次側からフォトカプラを介してレギュレータの出力側に流れるように構成してもよい。
【符号の説明】
【００５６】
１  トランス
２  ＩＣ（電源制御部）
３  レギュレータ（電圧出力部）
４、１４０  フィードバック回路
４１  シャントレギュレータ（定電圧素子部）
４２、１４３  フォトカプラ（帰還電流出力部）
４２ａ  端子（他方端子）
４２ｂ  端子（一方端子）
１００、１０１  電源回路
１４１  ツェナーダイオード（定電圧素子部）
１４２  トランジスタ（定電圧素子部）
Ｄ３  ダイオード
【図１】
2013212025.tif 000003
【図２】
2013212025.tif 000004