(57)【要約】      （修正有）【課題】受信可能な周波数範囲が充分広い低雑音増幅器を提供する。【解決手段】低雑音増幅器４００は第１トランジスタ１１を備えている入力整合回路と、入力信号を増幅する第２トランジスタ１４および１５とを備えており、上記第１トランジスタ１１を発生源として得られた第１雑音成分を、上記第２トランジスタ１４および１５が出力する信号から得られた第２雑音成分により減衰させる。上記入力信号が通過する第１インダクタ１２は、第２トランジスタ１４および１５のゲートの間に両端が接続されている。【選択図】図１
2013229688.tif 000002
【特許請求の範囲】
【請求項１】
第１トランジスタを備えている入力整合回路と、入力信号を増幅する第２トランジスタとを備えており、
上記第１トランジスタを発生源として得られた第１雑音成分を、上記第２トランジスタが出力する信号から得られた第２雑音成分により減衰させるように構成された低雑音増幅器であって、
上記第２トランジスタを複数備えており、
上記入力信号が通過する第１インダクタをさらに備えており、
上記第１インダクタは、いずれか２つの上記第２トランジスタのゲートの間に両端が接続されていることを特徴とする低雑音増幅器。
【請求項２】
上記第１雑音成分と上記第２雑音成分とは、互いに逆位相であり、
上記第１雑音成分と上記第２雑音成分とを加算することにより、上記第１雑音成分を減衰させるように構成されていることを特徴とする請求項１に記載の低雑音増幅器。
【請求項３】
上記第１雑音成分と上記第２雑音成分とは、互いに同位相であり、
上記第１雑音成分を出力する一方の増幅段と、上記第２雑音成分を出力する他方の増幅段とから成る差動増幅器であることを特徴とする請求項１に記載の低雑音増幅器。
【請求項４】
一端が上記第１インダクタの他端に接続されており、他端が上記入力整合回路に接続されている第２インダクタと、
一端が上記低雑音増幅器の入力端子に接続されており、他端が上記第１インダクタの一端に接続されている第３インダクタとを備えていることを特徴とする請求項１〜３のいずれか１項に記載の低雑音増幅器。
【請求項５】
上記第３インダクタは、半導体パッケージのワイヤを用いて構成されていることを特徴とする請求項４に記載の低雑音増幅器。
【請求項６】
上記第１トランジスタおよび上記第２トランジスタは、上記第１インダクタと上記第２インダクタとに挟まれて配置されていることを特徴とする請求項４または５に記載の低雑音増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広帯域の低雑音増幅器に関する。
【背景技術】
【０００２】
ＵＷＢ（Ultra Wide-Band：超広帯域）用等に代表される、広い周波数範囲の信号を受信する受信回路は、低雑音増幅器を備えて構成されている。該低雑音増幅器においては、広い周波数範囲にて信号の受信が可能であることが要求される。
【０００３】
半導体基板上に構成される広帯域の低雑音増幅器が、様々な研究機関において研究されている。従来技術に係る低雑音増幅器として、非特許文献１に開示されているものが挙げられる。
【０００４】
図１０および図１１は、従来技術に係る低雑音増幅器の構成を示す回路図である。
【０００５】
図１０に示す低雑音増幅器５００は、トランジスタ１０１、１０２、および１０５と、抵抗１０３とを備えている。
【０００６】
なお、入力端子部１０４には、入力端子の他、該入力端子を備えた低雑音増幅器の入力インピーダンスを表す抵抗と、該低雑音増幅器に入力される信号電圧を表す電圧源とを図示している。
【０００７】
低雑音増幅器５００では、信号が、入力端子部１０４の入力端子から、抵抗１０３による負帰還が施されたトランジスタ１０１のゲートに入力される。なお、トランジスタ１０１のＧｍ（トランスコンダクタンス）は、低雑音増幅器５００における適切な入力整合を確保するような値とされている。
【０００８】
トランジスタ１０１のドレインから出力される信号のうち、所望する信号成分は、トランジスタ１０１のゲートに入力された信号と逆の符号となり、雑音成分は、トランジスタ１０１のゲートに入力された信号と同じ符号となる。
【０００９】
トランジスタ１０２および１０５は、反転増幅器および加算器を構成している。トランジスタ１０２および１０５では、トランジスタ１０２のゲートに入力された信号が論理反転および増幅され、この信号とトランジスタ１０１のドレインから出力された信号とが加算される。この加算された信号は、トランジスタ１０２のドレインとトランジスタ１０５のソースとのノードから出力される。
【００１０】
トランジスタ１０２および１０５にて論理反転および増幅された信号と、トランジスタ１０１のドレインから出力された信号とは互いに、信号成分が同位相であると共に、雑音成分が逆位相である。従って、これらの信号を加算すると、信号成分が増幅されると共に、雑音成分が減衰される。
【００１１】
以上の構成により、低雑音増幅器５００は、比較的広い周波数範囲において低雑音であり、広帯域であるという利点を有する。
【００１２】
図１１に示す低雑音増幅器５０１は、トランジスタ２０１および２０２と、負荷（抵抗）２０３および２０４とを備えている。
【００１３】
低雑音増幅器５０１では、信号が、入力端子部１０４の入力端子から、トランジスタ２０１のソースに入力される。なお、トランジスタ２０１のＧｍは、低雑音増幅器５０１における適切な入力整合を確保するような値とされている。
【００１４】
また、負荷２０３の抵抗値は、トランジスタ２０２のＧｍと、負荷２０４の抵抗値と、低雑音増幅器５０１の入力インピーダンスとを乗じた値に等しい。
【００１５】
低雑音増幅器５０１は、負荷２０３を用いて増幅を行う一方の増幅段と、トランジスタ２０２および負荷２０４を用いて増幅を行う他方の増幅段とを備えた差動増幅器である。一方の増幅段から出力される信号と、他方の増幅段から出力される信号とは互いに、信号成分が逆位相であると共に、雑音成分が同位相である。従って、低雑音増幅器５０１の差動出力として、信号成分が増幅されると共に、雑音成分が減衰される。
【００１６】
以上の構成により、低雑音増幅器５０１は、比較的広い周波数範囲において低雑音であり、広帯域であるという利点を有する。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特許４８５１６１８号明細書（２０１２年１月１１日発行）
【非特許文献】
【００１８】
【非特許文献１】「Wide-Band CMOS Low-Noise Amplifier Exploiting Thermal Noise Canceling」 F. Bruccoleri et. al.，IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.39, NO.2，p.275，February 2004
【発明の概要】
【発明が解決しようとする課題】
【００１９】
非特許文献１に開示されている低雑音増幅器は、対応周波数こそ広帯域であるとされているが、該低雑音増幅器では、受信可能な周波数範囲（例えば、１０ＧＨｚ以上）をさらに広げるには不充分であるという問題が発生する。この問題について、図１０および図１１を参照して説明する。
【００２０】
低雑音増幅器５００のトランジスタ１０１、１０２、および１０５は、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor：金属酸化膜半導体電界効果トランジスタ）を用いて構成されている。低雑音増幅器５０１のトランジスタ２０１および２０２についても同様に、ＭＯＳＦＥＴを用いて構成されている。例えば、これらの各トランジスタがＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補型金属酸化膜半導体）である場合、ゲート端子およびソース端子に寄生容量が発生する。
【００２１】
そして、低雑音増幅器５００においては、トランジスタ１０１のＧｍを、低周波数の信号の入力時において入力整合が適切に行われるような値に合わせると、主にトランジスタ１０２のゲート端子に発生する寄生容量に起因して、高周波数の信号に対するインピーダンスが低周波数の信号に対するインピーダンスに対して極端に高くなるという現象が発生する。同様に、低雑音増幅器５０１においては、トランジスタ２０１のＧｍを、低周波数の信号の入力時において入力整合が適切に行われるような値に合わせると、主にトランジスタ２０２のゲート端子に発生する寄生容量に起因して、高周波数の信号に対するインピーダンスが低周波数の信号に対するインピーダンスに対して極端に高くなるという現象が発生する。これらの場合、低雑音増幅器５００および５０１では、低周波数の信号に対する入力整合を適切に確保すると、高周波数の信号のレベルが極端に低下することとなる。
【００２２】
この結果、低雑音増幅器５００および５０１では、充分広い周波数範囲に亘って適切な入力整合を確保することが困難となる。
【００２３】
微細プロセスを適用し、トランジスタ１０２および２０２のゲート端子等に寄生容量が発生することを抑制すれば、上記の問題は多少抑制される。しかしながら、それでも、ＵＷＢにおいて使用される周波数範囲（例えば、３．１〜１０．６ＧＨｚ）の全域に亘って適切な入力整合を確保することは難しい。
【００２４】
本発明は、上記の問題に鑑みて為されたものであり、その目的は、受信可能な周波数範囲が充分広い低雑音増幅器を提供することにある。
【課題を解決するための手段】
【００２５】
本発明の低雑音増幅器は、上記の問題を解決するために、第１トランジスタを備えている入力整合回路と、入力信号を増幅する第２トランジスタとを備えており、上記第１トランジスタを発生源として得られた第１雑音成分を、上記第２トランジスタが出力する信号から得られた第２雑音成分により減衰させるように構成された低雑音増幅器であって、上記第２トランジスタを複数備えており、上記入力信号が通過する第１インダクタをさらに備えており、上記第１インダクタは、いずれか２つの上記第２トランジスタのゲートの間に両端が接続されていることを特徴としている。
【００２６】
上記の構成によれば、充分広い周波数範囲に亘って適切な入力整合を確保するために、誘導素子である第１インダクタを用いることが可能となる。
【００２７】
すなわち、上記の構成によれば、第１インダクタと、ゲートに第１インダクタが接続された第２トランジスタのゲートに発生する寄生容量とにより、ＬＣラダーフィルタのπ型を構成することが可能となる。そして、低周波数の帯域に対してインピーダンスが大きい高周波数の帯域に、このフィルタのリプルが発生するように、第１インダクタのインダクタンスおよび各寄生容量の静電容量の値を調整する。これにより、高周波数の信号に対するインピーダンスを下げ、高周波数の信号のレベルの低下を抑制することが可能となる。
【００２８】
従って、低周波数の信号に対する入力整合を適切に確保したときに、高周波数の信号に対する入力整合を適切に確保することが容易となり、この結果、受信可能な周波数範囲を充分広くすることが可能となる。
【００２９】
また、本発明の低雑音増幅器は、上記第１雑音成分と上記第２雑音成分とは、互いに逆位相であり、上記第１雑音成分と上記第２雑音成分とを加算することにより、上記第１雑音成分を減衰させるように構成されているものとすることができる。
【００３０】
また、本発明の低雑音増幅器は、上記第１雑音成分と上記第２雑音成分とは、互いに同位相であり、上記第１雑音成分を出力する一方の増幅段と、上記第２雑音成分を出力する他方の増幅段とから成る差動増幅器であるものとすることができる。
【００３１】
また、本発明の低雑音増幅器は、一端が上記第１インダクタの他端に接続されており、他端が上記入力整合回路に接続されている第２インダクタと、一端が上記低雑音増幅器の入力端子に接続されており、他端が上記第１インダクタの一端に接続されている第３インダクタとを備えているのが好ましい。
【００３２】
上記の構成によれば、第１〜第３インダクタと、ゲートに第１インダクタが接続された第２トランジスタのゲートに発生する寄生容量とにより、ＬＣラダーフィルタのＴ型を構成することが可能となる。
【００３３】
従って、ＬＣラダーフィルタのπ型を構成する場合と同様に、低周波数の信号に対する入力整合を適切に確保したときに、高周波数の信号に対する入力整合を適切に確保することが容易となり、この結果、受信可能な周波数範囲を充分広くすることが可能となる。
【００３４】
また、本発明の低雑音増幅器は、上記第３インダクタは、半導体パッケージのワイヤを用いて構成されているのが好ましい。
【００３５】
上記の構成によれば、半導体パッケージのワイヤのインダクタンスを利用して、第３インダクタを構成するため、低雑音増幅器の回路面積を削減することが可能となると共に、低コスト化が可能となる。
【００３６】
また、本発明の低雑音増幅器は、上記第１トランジスタおよび上記第２トランジスタは、上記第１インダクタと上記第２インダクタとに挟まれて配置されているのが好ましい。
【００３７】
上記の構成によれば、第１および第２トランジスタ、ならびに、第１および第２インダクタを接続する配線を短くすることが可能となるため、配線容量を低減することが可能となる。
【発明の効果】
【００３８】
以上のとおり、本発明の低雑音増幅器は、第１トランジスタを備えている入力整合回路と、入力信号を増幅する第２トランジスタとを備えており、上記第１トランジスタを発生源として得られた第１雑音成分を、上記第２トランジスタが出力する信号から得られた第２雑音成分により減衰させるように構成された低雑音増幅器であって、上記第２トランジスタを複数備えており、上記入力信号が通過する第１インダクタをさらに備えており、上記第１インダクタは、いずれか２つの上記第２トランジスタのゲートの間に両端が接続されている。
【００３９】
従って、受信可能な周波数範囲が充分広いという効果を奏する。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態１に係る低雑音増幅器の構成を示す回路図である。
【図２】従来技術に係る低雑音増幅器および図１に示す低雑音増幅器における、入力信号の周波数と利得との関係を示すグラフである。
【図３】従来技術に係る低雑音増幅器および図１に示す低雑音増幅器における、入力信号の周波数とインピーダンスとの関係を示すグラフである。
【図４】本発明の実施の形態２に係る低雑音増幅器の構成を示す回路図である。
【図５】本発明の実施の形態３に係る低雑音増幅器の構成を示す回路図である。
【図６】本発明の実施の形態４に係る低雑音増幅器の構成を示す回路図である。
【図７】本発明の実施の形態５に係る低雑音増幅器の構成を示す回路図である。
【図８】図１、図４、および図５に示す低雑音増幅器の応用例の概略構成を示す回路図である。
【図９】図６および図７に示す低雑音増幅器の応用例の概略構成を示す回路図である。
【図１０】従来技術に係る低雑音増幅器の構成を示す回路図である。
【図１１】従来技術に係る別の低雑音増幅器の構成を示す回路図である。
【発明を実施するための形態】
【００４１】
本発明を実施するための形態について、以下に説明する。なお、説明の便宜上、先に説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する場合がある。
【００４２】
また、説明を簡潔にするために、各実施の形態に係る低雑音増幅器において、バイアス回路の図示および説明は省略している。
【００４３】
〔実施の形態１〕
図１は、実施の形態１に係る低雑音増幅器の構成を示す回路図である。
【００４４】
図１に示す低雑音増幅器４００は、入力端子ＶＩ、出力端子ＶＯ、入力整合回路１、第１インダクタ１２、第２インダクタ１３、第２トランジスタ１４および１５、トランジスタ１６、および第３インダクタ１７を備えている。
【００４５】
入力整合回路１は、抵抗１０および第１トランジスタ１１を備えている。入力端子ＶＩは、入力端子部１０４の入力端子に相当している。
【００４６】
第１トランジスタ１１、第２トランジスタ１４および１５、ならびにトランジスタ１６は、ＭＯＳＦＥＴを用いて構成されており、好ましくはＣＭＯＳである。
【００４７】
第３インダクタ１７の一端は、入力端子ＶＩに接続されている。第３インダクタ１７の他端は、第２トランジスタ１４のゲート（ゲート端子）および第１インダクタ１２の一端に接続されている。第１インダクタ１２の一端は、第２トランジスタ１４のゲートに接続されている。第１インダクタ１２の他端は、第２トランジスタ１５のゲートおよび第２インダクタ１３の一端に接続されている。第２インダクタ１３の一端は、第２トランジスタ１５のゲートに接続されている。第２インダクタ１３の他端は、入力整合回路１に接続されている。
【００４８】
第２トランジスタ１４および１５は、ソース（ソース端子）が接地されており、ドレイン（ドレイン端子）がトランジスタ１６のソースおよび出力端子ＶＯに接続されている。
【００４９】
入力整合回路１において、抵抗１０の一端は、第２インダクタ１３の他端および第１トランジスタ１１のゲートに接続されており、抵抗１０の他端は、第１トランジスタ１１のドレインおよびトランジスタ１６のゲートに接続されている。第１トランジスタ１１は、ソースが接地されている。
【００５０】
トランジスタ１６は、ドレインが電源（図示しない）に接続されている。
【００５１】
なお、入力整合回路１の構成は、具体例の１つに過ぎない。すなわち、本実施の形態および後述する各実施の形態に係る入力整合回路としては、第１トランジスタに相当するトランジスタを備えた周知の種々の入力整合回路を使用することができる。
【００５２】
低雑音増幅器４００では、信号（入力信号）が、入力端子ＶＩから、第３インダクタ１７を通過して第２トランジスタ１４のゲートに入力される。また、低雑音増幅器４００では、該信号が、入力端子ＶＩから、第３インダクタ１７および第１インダクタ１２を通過して第２トランジスタ１５のゲートに入力される。また、低雑音増幅器４００では、該信号が、入力端子ＶＩから、第３インダクタ１７、第１インダクタ１２、および第２インダクタ１３を通過して入力整合回路１に入力される。
【００５３】
第２トランジスタ１４および１５は、ゲートに入力された信号を増幅してドレインから出力する。第２トランジスタ１４および１５のドレインから出力される信号は、所望する信号成分と、雑音成分（第２雑音成分）とが逆位相となっている。
【００５４】
入力整合回路１は、低雑音増幅器４００における適切な入力整合を確保することができるように構成されており、特に、低周波数の信号の入力時において入力整合が適切に行われるように構成されている。入力整合回路１の出力は、トランジスタ１６のゲートに入力される。このとき、トランジスタ１６のソースから出力される信号は、信号成分と、入力整合回路１の特に第１トランジスタ１１を発生源として得られた雑音成分（第１雑音成分）とが同位相となっている。
【００５５】
そして、低雑音増幅器４００では、第２トランジスタ１４および１５のドレインから出力された信号と、トランジスタ１６のソースから出力された信号とが加算される。加算されるこれらの信号は互いに、信号成分が同位相となる場合、雑音成分が逆位相となる。すなわち、第１雑音成分と第２雑音成分とが逆位相となる。従って、これらの信号を加算すると、信号成分が増幅されると共に、雑音成分が減衰される。そして、この加算された信号が、出力端子ＶＯから出力される。
【００５６】
以上の構成により、低雑音増幅器４００は、比較的広い周波数範囲において低雑音であり、広帯域であるという利点を有する。
【００５７】
ここで、第１インダクタ１２、第２インダクタ１３、第３インダクタ１７、ならびに、第２トランジスタ１４および１５のゲートに発生する寄生容量（図示しない）により、ＬＣラダーフィルタのＴ型を構成することが可能となる。そして、このフィルタの通過帯域であって、低周波数の帯域に対してインピーダンスが大きい高周波数の帯域に、このフィルタのリプルが発生するように、このフィルタの伝達関数を調整する。具体的には、第１インダクタ１２、第２インダクタ１３、および第３インダクタ１７のインダクタンス、ならびに、各寄生容量の静電容量の値を調整する。これにより、高周波数の信号に対するインピーダンスを下げ、高周波数の信号のレベルの低下を抑制することが可能となる。
【００５８】
このように、低雑音増幅器４００において、充分広い周波数範囲に亘って適切な入力整合を確保するために、誘導素子である第１インダクタ１２、第２インダクタ１３、第３インダクタ１７を用いることが可能となる。
【００５９】
従って、低雑音増幅器４００では、低周波数の信号に対する入力整合を適切に確保したときに、高周波数の信号に対する入力整合を適切に確保することが容易となり、この結果、受信可能な周波数範囲を充分広くすることが可能となる。
【００６０】
なお、第１インダクタ１２、第２インダクタ１３、および第３インダクタ１７のインダクタンスは、低雑音増幅器４００が対応すべき最高周波数とインピーダンスとに応じて決定される。第２トランジスタ１４および１５のゲートに発生する各寄生容量の静電容量の値についても同様である。これらの値は、当業者であれば好ましい値を容易に計算および決定することができる。
【００６１】
一般に、フィルタにおけるリプル特性は、該フィルタにおける信号の通過域の最も高い周波数側の利得を上昇させることを意味するので、一次フィルタで特性が劣化する周波数の辺りで、リプル特性を持たせることで、高周波数の特性を良化（平坦化）させることができる。これは、チェビシェフ型（第１種）のローパスフィルタと同じ原理である。
【００６２】
なお、第１インダクタ１２、第２インダクタ１３、および第３インダクタ１７のうち、第１インダクタ１２のみを備えている構成であってもよい。この場合、第１インダクタ１２と、第２トランジスタ１４および１５のゲートに発生する寄生容量とにより、ＬＣラダーフィルタのπ型を構成することが可能となる。従って、図１のようにＬＣラダーフィルタのＴ型を構成する場合と同様に、低周波数の信号に対する入力整合を適切に確保したときに、高周波数の信号に対する入力整合を適切に確保することが容易となり、受信可能な周波数範囲を広くすることが可能となる。
【００６３】
低雑音増幅器４００は、上記のＬＣラダーフィルタのＴ型またはπ型（以下、単に「ＬＣラダーフィルタ」と称する）の終端に入力整合回路１を備えている。このため、対接地の抵抗を挿入して整合を持つ回路に比べて、ＮＦ（Noise Figure：雑音係数）も良好な低雑音増幅器を形成することができる。
【００６４】
〔従来技術との比較〕
図２は、従来技術に係る低雑音増幅器５００（図１０参照）および低雑音増幅器４００（図１参照）における、入力信号の周波数と利得との関係を示すグラフである。
【００６５】
図３は、低雑音増幅器５００および低雑音増幅器４００における、入力信号の周波数とインピーダンスとの関係を示すグラフである。
【００６６】
図２に示すグラフにおいて、横軸（freq）は入力信号の周波数を示しており、縦軸（gain）は低雑音増幅器の利得を示している。
【００６７】
図３に示すグラフにおいて、横軸（Frequency(GHz)）は入力信号の周波数を示しており、縦軸（Zin(dB)）は低雑音増幅器のインピーダンスを示している。
【００６８】
そして、図２に示すグラフと図３に示すグラフとが対応付けられている。低雑音増幅器５００の特性をＡ（破線）とし、低雑音増幅器４００の特性をＢ（実線）とする。
【００６９】
Ａを見ると、低雑音増幅器５００では、入力信号の周波数が周波数ｆ０から周波数ｆ１（但し、周波数ｆ０＜周波数ｆ１）までである場合、安定して高い利得であり、インピーダンスが低い。しかしながら、入力信号の周波数が周波数ｆ１より高い場合、利得に顕著な低下が見られ、インピーダンスが顕著に高くなっている。
【００７０】
つまり、低雑音増幅器５００では、周波数ｆ１より高い周波数の入力信号に対するインピーダンスが、周波数ｆ１以下の周波数の入力信号に対するインピーダンスに対して極端に高くなっている。
【００７１】
一方、Ｂを見ると、低雑音増幅器４００では、入力信号の周波数が周波数ｆ０から周波数ｆ１までである場合、安定して高い利得であり、インピーダンスが低い。さらに、入力信号の周波数が周波数ｆ１から周波数ｆ２（但し、周波数ｆ１＜周波数ｆ２）までである場合も、安定して高い利得であり、インピーダンスが低い。
【００７２】
つまり、低雑音増幅器４００では、周波数ｆ１より高い周波数の入力信号に対するインピーダンスが、周波数ｆ１以下の周波数の入力信号に対するインピーダンスに対して極端に高くなるという現象が抑制されている。
【００７３】
なお、図２および図３に示すグラフのような、低雑音増幅器４００の特性を得る場合、周波数ｆ１から周波数ｆ２までの範囲においてリプルを発生させるように、上述したＬＣラダーフィルタの伝達関数を調整すればよい。
【００７４】
〔実施の形態２〕
図４は、実施の形態２に係る低雑音増幅器の構成を示す回路図である。
【００７５】
図４に示す低雑音増幅器４０１は、第３インダクタ１７が半導体パッケージ１８のワイヤを用いて構成されている点で、図１に示す低雑音増幅器４００と異なる。半導体パッケージ１８は、第３インダクタ１７の他に、一端が第３インダクタ１７の他端に接続されており他端が接地されている容量を備えている。
【００７６】
低雑音増幅器４０１は、第３インダクタ１７を半導体パッケージ１８のワイヤにより代用した構成である。半導体パッケージ１８のワイヤは、その長さに応じてインダクタンスが決まるので、低雑音増幅器４０１の部材の大半が実装された半導体基板（図示しない）を移動させ、該ワイヤの長さを調整することにより、第３インダクタ１７のインダクタンスを所望の値とすることが容易となる。
【００７７】
さらに、上記ワイヤが上記半導体基板に接続されている面積、保護素子（図示しない）の寄生容量の静電容量値等を考慮した上で、上記のＬＣラダーフィルタを構成することも可能である。
【００７８】
このように、第３インダクタ１７を、上記半導体基板に実装せず、半導体パッケージ１８のワイヤを用いて構成することにより、低雑音増幅器の回路面積を削減することが可能となると共に、低コスト化が可能となる。
【００７９】
なお、半導体パッケージ１８の一例としては、一般的な半導体パッケージが挙げられる。具体例としては、上記半導体基板からボンディングワイヤを介してパッケージの端子に接続するＱＦＮ（Quad Flat No leads）パッケージが挙げられる。該ボンディングワイヤは、金線または銅線により構成されるので、その長さによりインダクタンスの大きさが変わる。従って、該ボンディングワイヤにより構成された第３インダクタ１７のインダクタンス値を任意に決めたい場合は、例えば特許文献１に開示されているように、半導体パッケージ１８に対する上記半導体基板の配置を、該パッケージの端子側に寄せればよい。
【００８０】
〔実施の形態３〕
図５は、実施の形態３に係る低雑音増幅器の構成を示す回路図である。
【００８１】
図５に示す低雑音増幅器４０２は、対接地容量１９および２０をさらに備えている点で、図４に示す低雑音増幅器４０１と異なる。対接地容量１９は、一端が第２インダクタ１３の一端に接続されており、他端が接地されている。対接地容量２０は、一端が第１インダクタ１２の一端に接続されており、他端が接地されている。
【００８２】
第２トランジスタ１４および１５のゲートに発生した寄生容量を用いるだけでは、上記のＬＣラダーフィルタを構成することが困難である場合、対接地容量１９および／または対接地容量２０を用いることが有効である。
【００８３】
また、低雑音増幅器４０２は、低雑音増幅器４００および４０１と比べ、第２トランジスタ１４および１５のゲートに発生した寄生容量の静電容量値の変動に対する依存が小さい。
【００８４】
なお、低雑音増幅器４０２は、対接地容量１９および２０の両方を備えている構成であるが、対接地容量１９および２０のいずれか一方を備えている構成としてもよい。
【００８５】
また、低雑音増幅器４０２は、低雑音増幅器４０１（図４参照）に対接地容量１９および２０を追加した構成であるが、低雑音増幅器４００（図１参照）に対接地容量１９および２０を追加した構成としてもよい。
【００８６】
〔実施の形態４〕
図６は、実施の形態４に係る低雑音増幅器の構成を示す回路図である。
【００８７】
図６に示す低雑音増幅器４０３は、入力端子ＶＩ、出力端子ＶＯ＋およびＶＯ−、第１インダクタ１２、第２インダクタ１３、第２トランジスタ１４および１５、第３インダクタ１７、第１トランジスタ（入力整合回路）２１、トランジスタ２２、ならびに、負荷（抵抗）２３および２４を備えている。
【００８８】
第１トランジスタ２１およびトランジスタ２２は、ＭＯＳＦＥＴを用いて構成されており、好ましくはＣＭＯＳである。
【００８９】
第３インダクタ１７の一端は、入力端子ＶＩに接続されている。第３インダクタ１７の他端は、第２トランジスタ１４のゲートおよび第１インダクタ１２の一端に接続されている。第１インダクタ１２の一端は、第２トランジスタ１４のゲートに接続されている。第１インダクタ１２の他端は、第２トランジスタ１５のゲートおよび第２インダクタ１３の一端に接続されている。第２インダクタ１３の一端は、第２トランジスタ１５のゲートに接続されている。第２インダクタ１３の他端は、第１トランジスタ２１のソースに接続されている。
【００９０】
第２トランジスタ１４および１５は、ソースが接地されており、ドレインがトランジスタ２２のソースに接続されている。
【００９１】
第１トランジスタ２１は、ドレインが出力端子ＶＯ＋および負荷２４の一端に接続されており、ゲートにバイアス電圧ｖｂ１が印加されている。負荷２４の他端は、電源（図示しない）に接続されている。
【００９２】
トランジスタ２２は、ドレインが出力端子ＶＯ−および負荷２３の一端に接続されており、ゲートにバイアス電圧ｖｂ２が印加されている。負荷２３の他端は、電源（図示しない）に接続されている。第１トランジスタ２１は、ゲート接地アンプとして用いられており、トランジスタ２２は、カスコードトランジスタとして用いられている。
【００９３】
低雑音増幅器４０３では、信号（入力信号）が、入力端子ＶＩから、第３インダクタ１７を通過して第２トランジスタ１４のゲートに入力される。また、低雑音増幅器４０３では、該信号が、入力端子ＶＩから、第３インダクタ１７および第１インダクタ１２を通過して第２トランジスタ１５のゲートに入力される。また、低雑音増幅器４０３では、該信号が、入力端子ＶＩから、第３インダクタ１７、第１インダクタ１２、および第２インダクタ１３を通過して第１トランジスタ２１のソースに入力される。
【００９４】
第２トランジスタ１４および１５は、ゲートに入力された信号を増幅してドレインから出力する。第２トランジスタ１４および１５のドレインから出力された信号は、トランジスタ２２を介して出力端子ＶＯ−から出力される。
【００９５】
第１トランジスタ２１のＧｍは、低雑音増幅器４０３における適切な入力整合を確保するような値とされており、特に、低周波数の信号の入力時において入力整合が適切に行われるような値とされている。第１トランジスタ２１のドレイン出力は、出力端子ＶＯ＋から出力される。
【００９６】
このとき、出力端子ＶＯ＋から出力される信号と、出力端子ＶＯ−から出力される信号とは互いに、信号成分が逆位相であると共に、雑音成分が同位相である。すなわち、第１トランジスタ２１を発生源として得られた雑音成分（第１雑音成分）と、第２トランジスタ１４および１５が出力する信号から（該信号がトランジスタ２２を介して出力され）得られた雑音成分（第２雑音成分）とは、同位相となる。
【００９７】
低雑音増幅器４０３は、負荷２４を用いて増幅を行い、出力端子ＶＯ＋から出力する一方の増幅段と、トランジスタ２２および負荷２３を用いて増幅を行い、出力端子ＶＯ−から出力する他方の増幅段とから成る差動増幅器であると言える。
【００９８】
それぞれの増幅段から出力される信号は互いに、信号成分が逆位相であると共に、雑音成分が同位相であるため、低雑音増幅器４０３の差動出力として、信号成分が増幅されると共に、雑音成分が減衰される。
【００９９】
以上の構成により、低雑音増幅器４０３は、比較的広い周波数範囲において低雑音であり、広帯域であるという利点を有する。
【０１００】
そして、低雑音増幅器４０３では、第１インダクタ１２、第２インダクタ１３、第３インダクタ１７、ならびに、第２トランジスタ１４および１５のゲートに発生する寄生容量（図示しない）により、ＬＣラダーフィルタのＴ型を構成することが可能となる。第１インダクタ１２、第２インダクタ１３、および第３インダクタ１７のうち、第１インダクタ１２のみを備えている構成であれば、ＬＣラダーフィルタのπ型を構成することが可能となる。これらの低雑音増幅器４０３にて構成したＬＣラダーフィルタは、構成、機能、および作用効果のいずれも、低雑音増幅器４００〜４０２にて構成したＬＣラダーフィルタと同じである。
【０１０１】
低雑音増幅器４０３は、上記のＬＣラダーフィルタの終端に入力整合回路である第１トランジスタ２１を備えている。このため、対接地の抵抗を挿入して整合を持つ回路に比べて、ＮＦも良好な低雑音増幅器を形成することができる。
【０１０２】
従来技術に係る低雑音増幅器５０１（図１１参照）および低雑音増幅器４０３（図６参照）における、入力信号の周波数と利得との関係は、図２に示すグラフを参照すれば分かる。低雑音増幅器５０１および低雑音増幅器４０３における、入力信号の周波数とインピーダンスとの関係は、図３に示すグラフを参照すれば分かる。
【０１０３】
すなわち、図２および図３、ならびにそれらの説明に関し、低雑音増幅器５００を低雑音増幅器５０１に置換し、低雑音増幅器４００を低雑音増幅器４０３に置換すれば、これらの各関係を理解することは容易である。
【０１０４】
〔実施の形態５〕
図７は、実施の形態５に係る低雑音増幅器の構成を示す回路図である。
【０１０５】
図７に示す低雑音増幅器４０４は、対接地容量２５および２６をさらに備えている点で、図６に示す低雑音増幅器４０３と異なる。対接地容量２５は、一端が第１インダクタ１２の一端に接続されており、他端が接地されている。対接地容量２６は、一端が第２インダクタ１３の一端に接続されており、他端が接地されている。
【０１０６】
対接地容量２５および２６は、低雑音増幅器４０２（図５参照）の対接地容量１９および２０と同じ機能を有する。
【０１０７】
すなわち、第２トランジスタ１４および１５のゲートに発生した寄生容量を用いるだけでは、上記のＬＣラダーフィルタを構成することが困難である場合、対接地容量２５および／または対接地容量２６を用いることが有効である。
【０１０８】
また、低雑音増幅器４０４は、低雑音増幅器４０３と比べ、第２トランジスタ１４および１５のゲートに発生した寄生容量の静電容量値の変動に対する依存が小さい。
【０１０９】
もちろん、対接地容量２５および２６のいずれか一方を備えている構成としてもよい。
【０１１０】
また、図７には図示されていないが、低雑音増幅器４０３および４０４はいずれも、第３インダクタ１７が、半導体パッケージ１８のワイヤを用いて構成されていてもよい（図９参照）。これにより、低雑音増幅器４０３および４０４において、低雑音増幅器４０１（図４参照）と同様の効果を奏する。
【０１１１】
なお、低雑音増幅器４０３および４０４では、簡単のためカスコードトランジスタとしてトランジスタ２２を設けたが、この限りではない。また、第１トランジスタ２１への電流供給のため、第１トランジスタ２１のソースに電流源となる回路（図示しない）を接続してもよい。
【０１１２】
〔実施の形態６〕
図８は、低雑音増幅器４００〜４０２の応用例の概略構成を示す回路図である。
【０１１３】
図９は、低雑音増幅器４０３および４０４の応用例の概略構成を示す回路図である。
【０１１４】
図８には、図１、図４、および図５に基づいて、第１トランジスタ１１、第１インダクタ１２、第２インダクタ１３、第２トランジスタ１４および１５、ならびに、第３インダクタ１７を設けるレイアウトの一例を示している。第１トランジスタ１１と、第２トランジスタ１４および１５とを一括りにして、トランジスタ群３０としている。
【０１１５】
また、図９には、図６および図７に基づいて、第１トランジスタ２１、第１インダクタ１２、第２インダクタ１３、第２トランジスタ１４および１５、ならびに、第３インダクタ１７を設けるレイアウトの一例を示している。第１トランジスタ２１と、第２トランジスタ１４および１５とを一括りにして、トランジスタ群３０としている。
【０１１６】
図８および図９に示すレイアウトでは、第３インダクタ１７が、半導体基板に実装されておらず、半導体パッケージ１８のワイヤを用いて構成されている（図４および図５をさらに参照）。一方、第１インダクタ１２、第２インダクタ１３、およびトランジスタ群３０は、同一の半導体基板上に設けられることとなる。
【０１１７】
ここで、図８および図９に示すレイアウトでは、第１インダクタ１２と第２インダクタ１３との間に、トランジスタ群３０が配置されている。
【０１１８】
すなわち、図８に示すレイアウトでは、第１インダクタ１２および第２インダクタ１３は、同一の半導体基板上に設けられている。そして、第１トランジスタ１１、第２トランジスタ１４および１５は、第１インダクタ１２と第２インダクタ１３とに挟まれて配置されている。
【０１１９】
また、図９に示すレイアウトでは、第１インダクタ１２および第２インダクタ１３は、同一の半導体基板上に設けられている。そして、第１トランジスタ２１、第２トランジスタ１４および１５は、第１インダクタ１２と第２インダクタ１３とに挟まれて配置されている。
【０１２０】
トランジスタ群３０を、第１インダクタ１２と第２インダクタ１３との間に配置することにより、これらのインダクタおよびトランジスタを結ぶ配線を短くすることが可能となる。配線を短くすることにより、配線容量を低減することができ、その結果、低雑音増幅器における高周波特性を改善することができる。
【０１２１】
第３インダクタ１７はボンディングワイヤで代用し、第１インダクタ１２および第２インダクタ１３は集積回路内に形成する形とするのが好ましい。
【０１２２】
〔付記事項〕
上述した各実施の形態においては、第２トランジスタを、第２トランジスタ１４および１５の２つとしているが、入力された信号を増幅する第２トランジスタを３つ以上用いてもよい。
【０１２３】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１２４】
本発明は、広帯域の低雑音増幅器に利用することができる。
【符号の説明】
【０１２５】
１  入力整合回路
１１  第１トランジスタ
１２  第１インダクタ
１３  第２インダクタ
１４  第２トランジスタ
１５  第２トランジスタ
１７  第３インダクタ
１８  半導体パッケージ
２１  第１トランジスタ（入力整合回路）
４００〜４０４  低雑音増幅器
ＶＩ  入力端子
ＶＯ  出力端子
ＶＯ＋  出力端子
ＶＯ−  出力端子
【図１】
2013229688.tif 000003
【図２】
2013229688.tif 000004
【図３】
2013229688.tif 000005
【図４】
2013229688.tif 000006
【図５】
2013229688.tif 000007
【図６】
2013229688.tif 000008
【図７】
2013229688.tif 000009
【図８】
2013229688.tif 000010
【図９】
2013229688.tif 000011
【図１０】
2013229688.tif 000012
【図１１】
2013229688.tif 000013