(57)【要約】【課題】  インダクタンス値および直流抵抗の低減とインピーダンスの増加の両立が図られ、電源ラインのノイズ対策に用いるのに好適な積層インダクタを提供する。【解決手段】  インダクタ１は、その内部において、１本のコイル導体２が螺旋状に巻回され、コイル導体２の巻き中心を導電体からなる芯線３が貫通して構成される。コイル導体２および芯線３は、それらの周囲がフェライト材４に囲まれ、インダクタ１は略直方体形状に形成される。インダクタ１の両端部には一対の端子電極５ａ，５ｂが形成される。芯線３の両端部３Ａ，３Ｂは、それぞれコイル導体２の各巻き終端２Ａ，２Ｂに端子電極５ａ，５ｂで電気的に接続される。【選択図】  図１
2013251481.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数のコイル導体パターンが１本のコイル導体に螺旋状に連なって巻回される積層インダクタにおいて、
前記コイル導体の巻回内を貫通し、両端部がそれぞれ前記コイル導体の各巻き終端に電気的に接続される導電体からなる芯線を備えることを特徴とする積層インダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層された複数のコイル導体パターンが１本のコイル導体に螺旋状に連なって巻回される積層インダクタに関するものである。
【背景技術】
【０００２】
従来、この種の積層インダクタとしては、特許文献１に開示された多層コイルがある。この多層コイルは、基板平面と垂直方向に回路面を持つコイルが複数層螺旋状に形成されている。さらに、この多層コイルは、各回路面の中心部を貫通するように磁性体からなる芯構造が設置されている。このため、この芯構造により、多層コイルはより大きなインダクタンスを有する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】再公表特許（ＷＯ２００２／０８９１５７）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記従来の多層コイルのようにインダクタンス値を大きくすることに着眼点をおいた場合、一般的に、コイルの巻数や磁性体の透磁率を大きくする。このような積層インダクタは、そのインダクタンス値や直流抵抗が大きくなってインピーダンスが高くなる傾向が有り、ノイズ抑制のためには望ましい。しかしながら、一方で、このようなインダクタンス値の大きな積層インダクタは、ＤＣ−ＤＣコンバータや、ＰＭＩＣ(Power Management Integrated Circuit)等の電源ラインにノイズ対策として使用する場合、そのインダクタンス値や直流抵抗がＩＣの動作に影響を与える場合がある。例えば、積層インダクタが大きなインダクタンス値を有することで、通電電流の時間変化によって大きな電圧が発生する。また、積層インダクタが大きな直流抵抗を有することで、積層インダクタでの電力消費が多くなる。従って、積層インダクタを電源ラインのノイズ対策に用いるには、インダクタンス値および直流抵抗の低減とインピーダンスの増加の両立が、積層インダクタに求められる。
【課題を解決するための手段】
【０００５】
本発明はこのような課題を解決するためになされたもので、
積層された複数のコイル導体パターンが１本のコイル導体に螺旋状に連なって巻回される積層インダクタにおいて、
コイル導体の巻回内を貫通し、両端部がそれぞれコイル導体の各巻き終端に電気的に接続される導電体からなる芯線を備えることを特徴とする。
【０００６】
本構成によれば、積層インダクタに通電されると、螺旋状に巻回されたコイル導体とそれを貫通する芯線とに同時に電流が流れる。螺旋状に巻回されたコイル導体に流れる電流によって生じる磁束は、右ねじの法則に従って芯線の方向になり、芯線を構成する導体を通過する際に減少する。また、芯線を流れる電流によって生じる磁束は、右ねじの法則に従って螺旋状に巻回されたコイル導体の巻き方向になり、コイル導体を通過する際に減少する。このため、螺旋状に巻回されたコイル導体および芯線の各々に電流が流れることにより、積層インダクタに生じる磁束は芯線を備えない従来構造の積層インダクタに比較して減少し、積層インダクタのインダクタンス値は小さくなる。
【０００７】
また、積層インダクタは、ノイズ電流の電流エネルギーをコア材において熱エネルギーに変換してノイズ抑制効果を奏し、そのエネルギー変換によりインピーダンスを呈している。本構成の積層インダクタは、芯線を備えない従来構造の積層インダクタに比較してインダクタンス値が上記のように減少するため、従来構造と同じインダクタンス値を担保する場合、従来構造に比較してコイル導体が長くなり、ノイズ電流がより熱エネルギーに変換される。このため、本構成の積層インダクタは、芯線を備えない従来構造の積層インダクタに比較してインピーダンスが高くなるものと考えられる。
【０００８】
また、螺旋状に巻回されたコイル導体と芯線とが電気的に並列に接続されるため、積層インダクタの直流抵抗は、螺旋状に巻回されたコイル導体の直流抵抗と芯線の直流抵抗との並列合成抵抗となる。このため、積層インダクタの直流抵抗は、螺旋状に巻回されたコイル導体だけで構成される従来の積層インダクタに比較して、小さくなる。
【発明の効果】
【０００９】
このため、本発明によれば、インダクタンス値および直流抵抗の低減とインピーダンスの増加の両立が図られ、電源ラインのノイズ対策に用いるのに好適な積層インダクタが提供される。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施の形態による積層インダクタを示し、（ａ）はその内部構造を示す斜視図、（ｂ）はその外観斜視図である。
【図２】図１に示す積層インダクタの内部積層構造を示す分解平面図である。
【図３】（ａ）は図１に示す積層インダクタのインダクタンス値の周波数特性、（ｂ）はインピーダンスの周波数特性の計算結果を示すグラフである。
【図４】従来構造の積層インダクタを示し、（ａ）はその内部構造を示す斜視図、（ｂ）はその外観斜視図である。
【図５】図４に示す積層インダクタの内部積層構造を示す分解平面図である。
【図６】図１に示す積層インダクタと同じインダクタンス値に調整した従来構造の積層インダクタの内部構造を示す斜視図である。
【発明を実施するための形態】
【００１１】
次に、本発明による積層インダクタをチップ・フェライト・ビーズ・インダクタに適用した一実施の形態について説明する。
【００１２】
図１は、本実施の形態によるチップ・フェライト・ビーズ・インダクタ１を示し、同図（ａ）はその内部構造を示す斜視図、同図（ｂ）はその外観斜視図である。
【００１３】
インダクタ１は、同図（ａ）に示すように、その内部において、１本のコイル導体２が螺旋状に巻回され、コイル導体２の巻回内の巻き中心を導電体からなる芯線３が貫通して構成される。コイル導体２および芯線３は、同図（ｂ）に示すようにそれらの周囲がフェライト材４に囲まれ、インダクタ１の両端部には一対の端子電極５ａ，５ｂが形成される。このような外観形状をしたインダクタ１は、例えば、長さＬ＝１．６[ｍｍ]、幅Ｗ＝０．８[ｍｍ]、厚さＴ＝０．６[ｍｍ]の略直方体形状に形成される。コイル導体２の一方の巻き終端２Ａおよび芯線３の一方の端部３Ａはそれぞれ端子電極５ａに電気的に接続され、コイル導体２の他方の巻き終端２Ｂおよび芯線３の他方の端部３Ｂはそれぞれ端子電極５ｂに電気的に接続される。つまり、芯線３の両端部３Ａ，３Ｂは、それぞれコイル導体２の各巻き終端２Ａ，２Ｂに端子電極５ａ，５ｂで電気的に接続される。
【００１４】
図２（ａ）〜（ｄ）は、上記インダクタ１の内部積層構造を示す分解平面図である。この分解平面図は、図１（ａ）に示すようにｘ、ｙ、ｚの各方向に座標軸をとった場合、ｘ−ｚ平面におけるものとなる。
【００１５】
インダクタ１は、同図（ａ）、（ｂ）、（ｃ）、（ｄ）に示すフェライトグリーンシート４ａ、４ｂ、４ｃ、４ｄが繰り返し積層されて、構成される。フェライトグリーンシート４ｂ、４ｄの表面には、同図（ｂ）、（ｄ）に示すＬ字形状をしたコイル導体パターン２ｂ、２ｄが形成されている。また、フェライトグリーンシート４ａ、４ｃには、同図（ａ）、（ｃ）に示す、導体が詰まったビアホール２ａ、２ｃが形成されている。従って、フェライトグリーンシート４ａ、４ｂ、４ｃ、４ｄが繰り返して積層されることで、コイル導体パターン２ｂ、２ｄの各端部がビアホール２ａ、２ｃを介して接続され、螺旋状に連なって例えば１０．５ターン巻回されて、１本のコイル導体２が形成される。
【００１６】
また、フェライトグリーンシート４ａ、４ｂ、４ｃ、４ｄの各中央には、導体が詰まったビアホール３ａが形成されている。従って、フェライトグリーンシート４ａ、４ｂ、４ｃ、４ｄが繰り返して積層されることで、ビアホール３ａ内の導体が１本の直線状に連なり、断面が例えば０．０１[ｍｍ]×０．０１[ｍｍ]の矩形状の芯線３が形成される。
【００１７】
このような本実施の形態のインダクタ１によれば、インダクタ１に通電されると、螺旋状に巻回されたコイル導体２とそれを直線状に貫通する芯線３とに同時に電流が流れる。螺旋状に巻回されたコイル導体２に流れる電流によって生じる磁束は、右ねじの法則に従って直線状の芯線３の方向になり、芯線３を構成する導体を通過する際に減少する。また、直線状の芯線３を流れる電流によって生じる磁束は、右ねじの法則に従って螺旋状に巻回されたコイル導体２の巻き方向になり、コイル導体２を通過する際に減少する。このため、螺旋状に巻回されたコイル導体２および芯線３の各々に電流が流れることにより、インダクタ１に生じる磁束は芯線３を備えない従来構造の積層インダクタに比較して減少し、インダクタ１のインダクタンス値は小さくなる。
【００１８】
また、一般的にチップ・フェライト・ビーズ・インダクタは、ノイズ電流の電流エネルギーをコア材を構成するフェライト材において熱エネルギーに変換してノイズ抑制効果を奏し、そのエネルギー変換によりインピーダンスを呈している。本実施の形態のインダクタ１は、芯線３を備えない従来構造の積層インダクタに比較してインダクタンス値が上記のように減少するため、従来構造と同じインダクタンス値を担保する場合、従来構造に比較してコイル導体２が長くなり、ノイズ電流がより熱エネルギーに変換される。このため、本実施の形態のインダクタ１は、芯線３を備えない従来構造の積層インダクタに比較してインピーダンスが高くなるものと考えられる。
【００１９】
また、螺旋状に巻回されたコイル導体２と直線状の芯線３とが電気的に並列に接続されるため、インダクタ１の直流抵抗は、螺旋状に巻回されたコイル導体２の直流抵抗と直線状の芯線３の直流抵抗との並列合成抵抗となる。このため、インダクタ１の直流抵抗は、螺旋状に巻回されたコイル導体２だけで構成される従来の積層インダクタに比較して、小さくなる。
【００２０】
このため、本実施の形態のインダクタ１によれば、インダクタンス値および直流抵抗の低減とインピーダンスの増加の両立が図られ、ＤＣ−ＤＣコンバータやＰＭＩＣ等の電源ラインのノイズ対策に用いるのに好適なチップ・フェライト・ビーズ・インダクタ１が提供される。
【００２１】
また、インダクタ１の寄生容量は、端子電極５ａ，５ｂおよびコイル導体２間の寄生容量と、コイル導体２および芯線３間の寄生容量とが直列に足し合わされて、形成されるものと考えられる。このため、インダクタ１の寄生容量も、螺旋状に巻回されたコイル導体２だけで構成される従来の積層インダクタに比較して、小さくなるものと考えられる。このため、共振周波数を表す式ｆ＝１／｛２π（ＬＣ）１／２｝におけるＣの値が小さくなり、インダクタ１のインピーダンスのピークは高周波側に位置するようになると、考えられる。従って、インダクタ１が用いられる携帯電話機等の高周波使用帯域において、インピーダンスが高くなり、好適なノイズ対策が行えるようになる。
【００２２】
本効果を確認するため、インダクタ１のインダクタンス値の周波数特性、およびインピーダンスの周波数特性を計算した。図３（ａ）のグラフは、前者のインダクタンス値の周波数特性についての計算結果を示し、横軸は周波数[ＭＨｚ]、縦軸はインダクタンス[ｎＨ]を表す。同図（ｂ）のグラフは、後者のインピーダンスの周波数特性についての計算結果を示し、横軸は周波数[ＭＨｚ]、縦軸はインピーダンス[Ω]を表す。
【００２３】
これら各計算は、上述した実施形態のインダクタ１の他、比較のために、図４および図５に示す従来構造のチップ・フェライト・ビーズ・インダクタ１１、および図６に巻き態様を示すインダクタンス値を調整したチップ・フェライト・ビーズ・インダクタ２１について、行った。
【００２４】
図４（ａ）は従来構造のインダクタ１１の内部構造を示す斜視図、同図（ｂ）はその外観斜視図である。なお、同図において、図１と同一または相当する部分については同一符号を付してその説明は省略する。このインダクタ１１は、本実施の形態のインダクタ１における芯線３を備えない点においてのみ相違する。その他の構成は図１に示すインダクタ１と同じであり、コイル導体２は１０．５ターン巻回され、チップ寸法は、インダクタ１と同じ、長さＬ＝１．６[ｍｍ]、幅Ｗ＝０．８[ｍｍ]、厚さＴ＝０．６[ｍｍ]の略直方体形状に形成されている。図５は、図４に示すインダクタ１１の内部積層構造を示す分解平面図である。なお、同図において、図２と同一または相当する部分については同一符号を付してその説明は省略する。インダクタ１１を構成する各フェライトグリーンシート４ａ、４ｂ、４ｃ、４ｄは、それらの各中央にビアホール３ａが形成されていない点においてのみ、本実施の形態のインダクタ１の積層構造と相違する。
【００２５】
図６に巻き態様を示すインダクタ２１は、図４に示す従来構造のインダクタ１１と同じ外形寸法を備えてその巻数が１．５ターンに変更され、インダクタンス値が本実施の形態によるインダクタ１のインダクタンス値に合わせられている点のみが、図４および図５に示す従来構造のインダクタ１１と相違する。
【００２６】
図３（ａ）および（ｂ）に示す各グラフにおいて、実線で示す特性線Ａは本実施の形態によるインダクタ１、一点鎖線で示す特性線Ｂは図４および図５に示す従来構造のインダクタ１１、点線で示す特性線Ｃは図６に示す従来構造のインダクタ２１についての計算結果を示す。
【００２７】
図３（ａ）のグラフに示されるように、ＤＣ−ＤＣコンバータや、ＰＭＩＣ等の電源ラインにてインダクタンス値が影響を及ぼす数１０[ＭＨｚ]の低周波数帯域において、本実施の形態のインダクタ１についての特性線Ａは、従来構造のインダクタ１１についての特性線Ｂよりも、インダクタンス値が十分に低くなっていることが確認された。このような低インダクタンス値の特性線Ａを得るためには、コイル導体２の巻回数を１０．５ターンから１．５ターンに変更したインダクタ２１にする必要があることが、特性線Ｃから理解される。
【００２８】
また、同図（ｂ）のグラフに示されるように、携帯電話機等で使用される１０００[ＭＨｚ]を超える近辺の高周波数帯域において、本実施の形態のインダクタ１についての特性線Ａは、インダクタンス値を調整したインダクタ２１についての特性線Ｃよりも、インピーダンスが十分に高くなっていることが確認された。また、本実施の形態のインダクタ１についての特性線Ａのピークは、従来構造のインダクタ１１についての特性線Ｂのピークよりも、高周波側に位置することが確認された。
【符号の説明】
【００２９】
１…チップ・フェライト・ビーズ・インダクタ（積層インダクタ）
２…コイル導体
２Ａ，２Ｂ…コイル導体２の巻き終端
２ｂ、２ｄ…コイル導体パターン
２ａ、２ｃ…ビアホール
３…芯線
３Ａ，３Ｂ…芯線３の端部
３ａ…ビアホール
４…フェライト材
５ａ、５ｂ…端子電極
【図１】
2013251481.tif 000003
【図２】
2013251481.tif 000004
【図３】
2013251481.tif 000005
【図４】
2013251481.tif 000006
【図５】
2013251481.tif 000007
【図６】
2013251481.tif 000008