(57)【要約】【課題】  サンプルホールド回路が提供される。【解決手段】  回路は、複数のスイッチと、第１のコンデンサと、第１のコンデンサに選択的に結合される第１の入力および出力を有する演算増幅器と、両方とも第１のコンデンサに選択的に結合されるとともに、両方とも演算増幅器の第１の入力と演算増幅器の出力との間に選択的に結合される第２のコンデンサおよび第３のコンデンサとを含み、複数のスイッチは複数の制御信号を受信するように構成され、それによって、第１のコンデンサは、サンプルフェーズにおいて、入力信号をサンプリングし、ホールドフェーズにおいて、第２のコンデンサおよび第３のコンデンサのうちの一方に電荷を転送するように構成され、第２のコンデンサおよび第３のコンデンサは、任意の連続したホールドフェーズにおいて、転送された電荷の保持とリセットとを交互に繰り返すように構成される。【選択図】  図１
2013229868.tif 000002
【特許請求の範囲】
【請求項１】
サンプルホールド回路であって、
複数のスイッチと、
前記複数のスイッチのうちの少なくとも１つによって第１の入力信号に選択的に結合される第１のコンデンサと、
前記複数のスイッチのうちの少なくとも１つによって前記第１のコンデンサに選択的に結合される第１の入力と、第２の入力および第１の出力とを有する演算増幅器と、
前記複数のスイッチのうちの少なくとも１つによって前記第１のコンデンサに選択的に結合されるとともに、前記複数のスイッチのうちの少なくとも１つによって前記演算増幅器の前記第１の入力と前記演算増幅器の前記出力との間に選択的に結合される第２のコンデンサと、
前記複数のスイッチのうちの少なくとも１つによって前記第１のコンデンサに選択的に結合されるとともに、前記複数のスイッチのうちの少なくとも１つによって前記演算増幅器の前記第１の入力と前記演算増幅器の前記出力との間に選択的に結合される第３のコンデンサとを備え、
前記複数のスイッチは複数の制御信号を受信するように構成され、それによって、前記第１のコンデンサは、サンプルフェーズにおいて、前記第１の入力信号をサンプリングするように構成され、前記第１のコンデンサは、ホールドフェーズにおいて、前記第２のコンデンサおよび前記第３のコンデンサのうちの一方に前記サンプリングされた第１の入力信号に基づいて電荷を転送するように構成され、前記第２のコンデンサおよび前記第３のコンデンサは、連続したホールドフェーズにおいて、前記転送された電荷の保持とリセットとを交互に繰り返すように構成される、サンプルホールド回路。
【請求項２】
前記第２の入力は第１の基準電圧に結合される、請求項１に記載のサンプルホールド回路。
【請求項３】
前記ホールドフェーズにおいて前記第１のコンデンサが前記第２のコンデンサに結合されるとき、前記第３のコンデンサは前記第１のコンデンサおよび前記第２のコンデンサから抵抗的に分離される、請求項１に記載のサンプルホールド回路。
【請求項４】
前記ホールドフェーズにおいて前記第１のコンデンサが前記第３のコンデンサに結合されるとき、前記第２のコンデンサは前記第１のコンデンサおよび前記第３のコンデンサから抵抗的に分離される、請求項１に記載のサンプルホールド回路。
【請求項５】
前記第１のコンデンサは第１の端部および第２の端部を有し、前記第２のコンデンサは第１の端部および第２の端部を有し、前記第３のコンデンサは第１の端部および第２の端部を有し、前記複数のスイッチは、
第１の端部および第２の端部を有する第１のスイッチであって、該第１のスイッチの前記第１の端部は入力信号を受信するように構成され、該第１のスイッチの前記第２の端部は前記第１のコンデンサの前記第１の端部に結合される、第１のスイッチと、
第１の端部および第２の端部を有する第２のスイッチであって、該第２のスイッチの前記第１の端部は前記第１のスイッチの前記第２の端部に結合され、該第２のスイッチの第２の端部は第１の基準電圧に結合される、第２のスイッチと、
第１の端部および第２の端部を有する第３のスイッチであって、該第３のスイッチの前記第１の端部は前記第１のコンデンサの前記第２の端部に結合され、該第３のスイッチの前記第２の端部は第２の基準電圧に結合される、第３のスイッチと、
第１の端部および第２の端部を有する第４のスイッチであって、該第４のスイッチの第１の端部は前記第１のコンデンサの前記第２の端部に結合され、該第４のスイッチの前記第２の端部は前記演算増幅器の前記第１の入力に結合される、第４のスイッチとを備える、請求項１に記載のサンプルホールド回路。
【請求項６】
前記複数のスイッチは、
第１の端部および第２の端部を有する第５のスイッチであって、該第５のスイッチの前記第１の端部は前記第４のスイッチの前記第２の端部に結合され、該第５のスイッチの前記第２の端部は前記第２のコンデンサの前記第１の端部に結合される、第５のスイッチと、
第１の端部および第２の端部を有する第６のスイッチであって、該第６のスイッチの前記第１の端部は前記第５のスイッチの前記第２の端部に結合され、該第６のスイッチの前記第２の端部は前記第２の基準電圧に結合される、第６のスイッチと、
第１の端部および第２の端部を有する第７のスイッチであって、該第７のスイッチの前記第１の端部は前記第２のコンデンサの前記第２の端部に結合され、該第７のスイッチの前記第２の端部は前記第１の基準電圧に結合される、第７のスイッチと、
第１の端部および第２の端部を有する第８のスイッチであって、該第８のスイッチの前記第１の端部は前記第２のコンデンサの前記第２の端部に結合され、該第８のスイッチの前記第２の端部は前記演算増幅器の前記第１の出力に結合される、第８のスイッチと、
第１の端部および第２の端部を有する第９のスイッチであって、該第９のスイッチの前記第１の端部は前記第４のスイッチの前記第２の端部に結合され、該第９のスイッチの前記第２の端部は前記第３のコンデンサの前記第１の端部に結合される、第９のスイッチと、
第１の端部および第２の端部を有する第１０のスイッチであって、該第１０のスイッチの前記第１の端部は前記第９のスイッチの前記第２の端部に結合され、該第１０のスイッチの前記第２の端部は前記第２の基準電圧に結合される、第１０のスイッチと、
第１の端部および第２の端部を有する第１１のスイッチであって、該第１１のスイッチの前記第１の端部は前記第３のコンデンサの前記第２の端部に結合され、該第１１のスイッチの前記第２の端部は前記第１の基準電圧に結合される、第１１のスイッチと、
第１の端部および第２の端部を有する第１２のスイッチであって、該第１２のスイッチの前記第１の端部は前記第３のコンデンサの前記第２の端部に結合され、該第１２のスイッチの前記第２の端部は前記演算増幅器の前記第１の出力に結合される、第１２のスイッチとをさらに備える、請求項５に記載のサンプルホールド回路。
【請求項７】
前記第１のスイッチは第１の制御信号を受信するように構成され、前記第２のスイッチは前記第１の制御信号とは異なる第２の制御信号を受信するように構成され、前記第３のスイッチは前記第１の制御信号および前記第２の制御信号とは異なる第３の制御信号を受信するように構成され、前記第４のスイッチは前記第１の制御信号、前記第２の制御信号、および前記第３の制御信号とは異なる第４の制御信号を受信するように構成され、前記第５のスイッチおよび前記第１０のスイッチは前記第１の制御信号、前記第２の制御信号、前記第３の制御信号、および前記第４の制御信号とは異なる第５の制御信号を受信するように構成され、前記第６のスイッチおよび前記第９のスイッチは前記第１の制御信号、前記第２の制御信号、前記第３の制御信号、前記第４の制御信号、および前記第５の制御信号とは異なる第６の制御信号を受信するように構成され、前記第７のスイッチおよび前記第１２のスイッチは前記第１の制御信号、前記第２の制御信号、前記第３の制御信号、前記第４の制御信号、前記第５の制御信号、および前記第６の制御信号とは異なる第７の制御信号を受信するように構成され、前記第８のスイッチおよび前記第１１のスイッチは前記第１の制御信号、前記第２の制御信号、前記第３の制御信号、前記第４の制御信号、前記第５の制御信号、前記第６の制御信号、および前記第７の制御信号とは異なる第８の制御信号を受信するように構成される、請求項６に記載のサンプルホールド回路。
【請求項８】
第１の端部および第２の端部を有する第１３のスイッチであって、該第１３のスイッチの前記第１の端部は第２の入力信号を受信するように構成される、第１３のスイッチと、
第１の端部および第２の端部を有する第１４のスイッチであって、該第１４のスイッチの前記第１の端部は前記第１３のスイッチの前記第２の端部に結合され、該第１４のスイッチの前記第２の端部は第１の基準電圧に結合される、第１４のスイッチと、
第１の端部および第２の端部を有する第４のコンデンサであって、該第４のコンデンサの前記第１の端部は前記第１３のスイッチの前記第２の端部に結合される、第４のコンデンサと、
第１の端部および第２の端部を有する第１５のスイッチであって、該第１５のスイッチの前記第１の端部は前記第４のコンデンサの前記第２の端部に結合され、該第１５のスイッチの前記第２の端部は接地に結合される、第１５のスイッチと、
第１の端部および第２の端部を有する第１６のスイッチであって、該第１６のスイッチの前記第１の端部は前記第４のコンデンサの前記第２の端部に結合され、該第１６のスイッチの前記第２の端部は前記演算増幅器の第２の入力に結合される、第１６のスイッチと、
第１の端部および第２の端部を有する第１７のスイッチであって、該第１７のスイッチの前記第１の端部は前記第１６のスイッチの前記第２の端部に結合される、第１７のスイッチと、
第１の端部および第２の端部を有する第１８のスイッチであって、該第１８のスイッチの前記第１の端部は前記第１７のスイッチの前記第２の端部に結合され、該第１８のスイッチの前記第２の端部は前記第２の基準電圧に結合される、第１８のスイッチと、
第１の端部および第２の端部を有する第５のコンデンサであって、該第５のコンデンサの前記第１の端部は前記第１７のスイッチの前記第２の端部に結合される、第５のコンデンサと、
第１の端部および第２の端部を有する第１９のスイッチであって、該第１９のスイッチの前記第１の端部は前記第５のコンデンサの前記第２の端部に結合され、該第１９のスイッチの前記第２の端部は前記第１の基準電圧に結合される、第１９のスイッチと、
第１の端部および第２の端部を有する第２０のスイッチであって、該第２０のスイッチの前記第１の端部は前記第５のコンデンサの前記第２の端部に結合され、該第２０のスイッチの前記第２の端部は前記演算増幅器の前記第２の出力に結合される、第２０のスイッチと、
第１の端部および第２の端部を有する第２１のスイッチであって、該第２１のスイッチの前記第１の端部は前記第１６のスイッチの前記第２の端部に結合される、第２１のスイッチと、
第１の端部および第２の端部を有する第２２のスイッチであって、該第２２のスイッチの前記第１の端部は前記第２１のスイッチの前記第２の端部に結合され、該第２２のスイッチの前記第２の端部は前記第２の基準電圧に結合される、第２２のスイッチと、
第１の端部および第２の端部を有する第６のコンデンサであって、該第６のコンデンサの前記第１の端部は前記第２１のスイッチの前記第２の端部に結合される、第６のコンデンサと、
第１の端部および第２の端部を有する第２３のスイッチであって、該第２３のスイッチの前記第１の端部は前記第６のコンデンサの前記第２の端部に結合され、該第２３のスイッチの前記第２の端部は前記第１の基準電圧に結合される、第２３のスイッチと、
第１の端部および第２の端部を有する第２４のスイッチであって、該第２４のスイッチの前記第１の端部は前記第６のコンデンサの前記第２の端部に結合され、該第２４のスイッチの前記第２の端部は前記演算増幅器の前記第２の出力に結合される、第２４のスイッチとをさらに備える、請求項７に記載のサンプルホールド回路。
【請求項９】
前記第１のスイッチおよび前記第１３のスイッチは前記第１の制御信号を受信するように構成され、前記第２のスイッチおよび前記第１４のスイッチは前記第２の制御信号を受信するように構成され、前記第３のスイッチおよび前記第１５のスイッチは前記第３の制御信号を受信するように構成され、前記第４のスイッチおよび前記第１６のスイッチは前記第４の制御信号を受信するように構成され、前記第５のスイッチ、前記第１０のスイッチ、前記第１７のスイッチおよび前記第２２のスイッチは前記第５の制御信号を受信するように構成され、前記第６のスイッチ、前記第９のスイッチ、前記第１８のスイッチおよび前記第２１のスイッチは前記第６の制御信号を受信するように構成され、前記第７のスイッチ、前記第１２のスイッチ、前記第１９のスイッチおよび前記第２４のスイッチは前記第７の制御信号を受信するように構成され、前記第８のスイッチ、前記第１１のスイッチ、前記第２０のスイッチおよび前記第２３のスイッチは前記第８の制御信号を受信するように構成される、請求項８に記載のサンプルホールド回路。
【請求項１０】
サンプルホールド回路であって、
第１の端部および第２の端部を有する第１のスイッチであって、該第１のスイッチの前記第１の端部は入力信号を受信するように構成される、第１のスイッチと、
第１の端部および第２の端部を有する第２のスイッチであって、該第２のスイッチの前記第１の端部は前記第１のスイッチの前記第２の端部に結合され、該第２のスイッチの前記第２の端部は第１の基準電圧に結合される、第２のスイッチと、
第１の端部および第２の端部を有する第１のコンデンサであって、該第１のコンデンサの前記第１の端部は前記第１のスイッチの前記第２の端部に結合される、第１のコンデンサと、
第１の端部および第２の端部を有する第３のスイッチであって、該第３のスイッチの前記第１の端部は前記第１のコンデンサの前記第２の端部に結合され、該第３のスイッチの前記第２の端部は第２の基準電圧に結合される、第３のスイッチと、
第１の端部および第２の端部を有する第４のスイッチであって、該第４のスイッチの第１の端部は前記第１のコンデンサの前記第２の端部に結合される、第４のスイッチと、
第１の入力、第２の入力、ならびに第１の出力および第２の出力を有する演算増幅器であって、前記第１の入力は前記第４のスイッチの前記第２の端部に結合される、演算増幅器と、
第１の端部および第２の端部を有する第５のスイッチであって、該第５のスイッチの前記第１の端部は前記第４のスイッチの前記第２の端部に結合される、第５のスイッチと、
第１の端部および第２の端部を有する第６のスイッチであって、該第６のスイッチの前記第１の端部は前記第５のスイッチの前記第２の端部に結合され、該第６のスイッチの前記第２の端部は前記第２の基準電圧に結合される、第６のスイッチと、
第１の端部および第２の端部を有する第２のコンデンサであって、該第２のコンデンサの前記第１の端部は前記第５のスイッチの前記第２の端部に結合される、第２のコンデンサと、
第１の端部および第２の端部を有する第７のスイッチであって、該第７のスイッチの前記第１の端部は前記第２のコンデンサの前記第２の端部に結合され、該第７のスイッチの前記第２の端部は前記第１の基準電圧に結合される、第７のスイッチと、
第１の端部および第２の端部を有する第８のスイッチであって、該第８のスイッチの前記第１の端部は前記第２のコンデンサの前記第２の端部に結合され、該第８のスイッチの前記第２の端部は前記演算増幅器の前記第１の出力に結合される、第８のスイッチと、
第１の端部および第２の端部を有する第９のスイッチであって、該第９のスイッチの前記第１の端部は前記第４のスイッチの前記第２の端部に結合される、第９のスイッチと、
第１の端部および第２の端部を有する第１０のスイッチであって、該第１０のスイッチの前記第１の端部は前記第９のスイッチの前記第２の端部に結合され、該第１０のスイッチの前記第２の端部は前記第２の基準電圧に結合される、第１０のスイッチと、
第１の端部および第２の端部を有する第３のコンデンサであって、該第３のコンデンサの前記第１の端部は前記第９のスイッチの前記第２の端部に結合される、第３のコンデンサと、
第１の端部および第２の端部を有する第１１のスイッチであって、該第１１のスイッチの前記第１の端部は前記第３のコンデンサの前記第２の端部に結合され、該第１１のスイッチの前記第２の端部は前記第１の基準電圧に結合される、第１１のスイッチと、
第１の端部および第２の端部を有する第１２のスイッチであって、該第１２のスイッチの前記第１の端部は前記第３のコンデンサの前記第２の端部に結合され、該第１２のスイッチの前記第２の端部は前記演算増幅器の前記第１の出力に結合される、第１２のスイッチとを備える、サンプルホールド回路。
【請求項１１】
前記第１のスイッチは第１の制御信号を受信するように構成され、前記第２のスイッチは前記第１の制御信号とは異なる第２の制御信号を受信するように構成され、前記第３のスイッチは前記第１の制御信号および前記第２の制御信号とは異なる第３の制御信号を受信するように構成され、前記第４のスイッチは前記第１の制御信号、前記第２の制御信号、および前記第３の制御信号とは異なる第４の制御信号を受信するように構成され、前記第５のスイッチおよび前記第１０のスイッチは前記第１の制御信号、前記第２の制御信号、前記第３の制御信号、および前記第４の制御信号とは異なる第５の制御信号を受信するように構成され、前記第６のスイッチおよび前記第９のスイッチは前記第１の制御信号、前記第２の制御信号、前記第３の制御信号、前記第４の制御信号、および前記第５の制御信号とは異なる第６の制御信号を受信するように構成され、前記第７のスイッチおよび前記第１２のスイッチは前記第１の制御信号、前記第２の制御信号、前記第３の制御信号、前記第４の制御信号、前記第５の制御信号、および前記第６の制御信号とは異なる第７の制御信号を受信するように構成され、前記第８のスイッチおよび前記第１１のスイッチは前記第１の制御信号、前記第２の制御信号、前記第３の制御信号、前記第４の制御信号、前記第５の制御信号、前記第６の制御信号、および前記第７の制御信号とは異なる第８の制御信号を受信するように構成される、請求項１０に記載のサンプルホールド回路。
【請求項１２】
前記演算増幅器の前記第２の入力は前記第１の基準電圧に結合される、請求項１０に記載のサンプルホールド回路。
【請求項１３】
第１の端部および第２の端部を有する第１３のスイッチであって、該第１３のスイッチの前記第１の端部は第２の入力信号を受信するように構成される、第１３のスイッチと、
第１の端部および第２の端部を有する第１４のスイッチであって、該第１４のスイッチの前記第１の端部は前記第１３のスイッチの前記第２の端部に結合され、該第１４のスイッチの前記第２の端部は前記第１の基準電圧に結合される、第１４のスイッチと、
第１の端部および第２の端部を有する第４のコンデンサであって、該第４のコンデンサの前記第１の端部は前記第１３のスイッチの前記第２の端部に結合される、第４のコンデンサと、
第１の端部および第２の端部を有する第１５のスイッチであって、該第１５のスイッチの前記第１の端部は前記第４のコンデンサの前記第２の端部に結合され、該第１５のスイッチの前記第２の端部は前記第２の基準電圧に結合される、第１５のスイッチと、
第１の端部および第２の端部を有する第１６のスイッチであって、該第１６のスイッチの第１の端部は前記第４のコンデンサの前記第２の端部に結合され、該第１６のスイッチの前記第２の端部は前記演算増幅器の前記第２の入力に結合される、第１６のスイッチと、
第１の端部および第２の端部を有する第１７のスイッチであって、該第１７のスイッチの前記第１の端部は前記第１６のスイッチの前記第２の端部に結合される、第１７のスイッチと、
第１の端部および第２の端部を有する第１８のスイッチであって、該第１８のスイッチの前記第１の端部は前記第１７のスイッチの前記第２の端部に結合され、該第１８のスイッチの前記第２の端部は前記第２の基準電圧に結合される、第１８のスイッチと、
第１の端部および第２の端部を有する第５のコンデンサであって、該第５のコンデンサの前記第１の端部は前記第１７のスイッチの前記第２の端部に結合される、第５のコンデンサと、
第１の端部および第２の端部を有する第１９のスイッチであって、該第１９のスイッチの前記第１の端部は前記第５のコンデンサの前記第２の端部に結合され、該第１９のスイッチの前記第２の端部は前記第１の基準電圧に結合される、第１９のスイッチと、
第１の端部および第２の端部を有する第２０のスイッチであって、該第２０のスイッチの前記第１の端部は前記第５のコンデンサの前記第２の端部に結合され、該第２０のスイッチの前記第２の端部は前記演算増幅器の前記第２の出力に結合される、第２０のスイッチと、
第１の端部および第２の端部を有する第２１のスイッチであって、該第２１のスイッチの前記第１の端部は前記第１６のスイッチの前記第２の端部に結合される、第２１のスイッチと、
第１の端部および第２の端部を有する第２２のスイッチであって、該第２２のスイッチの前記第１の端部は前記第２１のスイッチの前記第２の端部に結合され、該第２２のスイッチの前記第２の端部は前記第２の基準電圧に結合される、第２２のスイッチと、
第１の端部および第２の端部を有する第６のコンデンサであって、該第６のコンデンサの前記第１の端部は前記第２１のスイッチの前記第２の端部に結合される、第６のコンデンサと、
第１の端部および第２の端部を有する第２３のスイッチであって、該第２３のスイッチの前記第１の端部は前記第６のコンデンサの前記第２の端部に結合され、該第２３のスイッチの前記第２の端部は前記第１の基準電圧に結合される、第２３のスイッチと、
第１の端部および第２の端部を有する第２４のスイッチであって、該第２４のスイッチの前記第１の端部は前記第６のコンデンサの前記第２の端部に結合され、該第２４のスイッチの前記第２の端部は前記演算増幅器の前記第２の出力に結合される、第２４のスイッチとをさらに備える、請求項１０に記載のサンプルホールド回路。
【請求項１４】
前記第１のスイッチおよび前記第１３のスイッチは前記第１の制御信号を受信するように構成され、前記第２のスイッチおよび前記第１４のスイッチは前記第２の制御信号を受信するように構成され、前記第３のスイッチおよび前記第１５のスイッチは前記第３の制御信号を受信するように構成され、前記第４のスイッチおよび前記第１６のスイッチは前記第４の制御信号を受信するように構成され、前記第５のスイッチ、前記第１０のスイッチ、前記第１７のスイッチおよび前記第２２のスイッチは前記第５の制御信号を受信するように構成され、前記第６のスイッチ、前記第９のスイッチ、前記第１８のスイッチおよび前記第２１のスイッチは前記第６の制御信号を受信するように構成され、前記第７のスイッチ、前記第１２のスイッチ、前記第１９のスイッチおよび前記第２４のスイッチは前記第７の制御信号を受信するように構成され、前記第８のスイッチ、前記第１１のスイッチ、前記第２０のスイッチおよび前記第２３のスイッチは前記第８の制御信号を受信するように構成される、請求項１３に記載のサンプルホールド回路。
【請求項１５】
第１のコンデンサと、第２のコンデンサと、第３のコンデンサと、演算増幅器と、複数のスイッチとを備えるサンプルホールド回路を制御するための方法であって、
第１のフェーズにおいて、前記複数のスイッチを介して、前記第１のコンデンサを第１の入力電圧に、前記第２のコンデンサを前記演算増幅器に対する第１の入力と前記演算増幅器の第１の出力との間に、および、前記第３のコンデンサを第１の基準電圧と第２の基準電圧との間に選択的に結合する工程と、
第２のフェーズにおいて、前記複数のスイッチを介して、前記第１のコンデンサを前記第１の基準電圧と前記演算増幅器の前記第１の入力との間に、前記第３のコンデンサを前記演算増幅器の前記第１の入力と前記演算増幅器の前記第１の出力との間に、および、前記第２のコンデンサを前記第１の基準電圧と前記第２の基準電圧との間に選択的に結合する工程とを備える方法。
【請求項１６】
前記第２のフェーズにおいて前記第２のコンデンサは前記第１のコンデンサおよび前記第３のコンデンサから抵抗的に分離される、請求項１５に記載の方法。
【請求項１７】
後続の第１のフェーズにおいて、前記複数のスイッチを介して、前記第１のコンデンサを前記第１の入力電圧に、前記第３のコンデンサを前記演算増幅器に対する前記第１の入力と前記演算増幅器の前記第１の出力との間に、および、前記第２のコンデンサを第１の基準電圧と第２の基準電圧との間に選択的に結合する工程と、
後続の第２のフェーズにおいて、前記複数のスイッチを介して、前記第１のコンデンサを前記第１の基準電圧と前記演算増幅器の前記第１の入力との間に、前記第２のコンデンサを前記演算増幅器の前記第１の入力と前記演算増幅器の前記第１の出力との間に、および、前記第３のコンデンサを前記第１の基準電圧と前記第２の基準電圧との間に選択的に結合する工程とをさらに備える請求項１５に記載の方法。
【請求項１８】
前記後続の第２のフェーズにおいて前記第３のコンデンサは前記第１のコンデンサおよび前記第２のコンデンサから抵抗的に分離される、請求項１７に記載の方法。
【請求項１９】
前記サンプルホールド回路は、第４のコンデンサと、第５のコンデンサと、第６のコンデンサとをさらに備え、前記方法は、
前記第１のフェーズにおいて、前記複数のスイッチを介して、前記第４のコンデンサを第２の入力電圧に、前記第５のコンデンサを前記演算増幅器に対する第２の入力と前記演算増幅器の第２の出力との間に、および、前記第６のコンデンサを第１の基準電圧と第２の基準電圧との間に選択的に結合する工程と、
前記第２のフェーズにおいて、前記複数のスイッチを介して、前記第４のコンデンサを前記第１の基準電圧と前記演算増幅器の前記第２の入力との間に、前記第６のコンデンサを前記演算増幅器の前記第２の入力と前記演算増幅器の前記第２の出力との間に、および、前記第５のコンデンサを前記第１の基準電圧と前記第２の基準電圧との間に選択的に結合する工程とをさらに備える請求項１５に記載の方法。
【請求項２０】
前記後続の第１のフェーズにおいて、前記複数のスイッチを介して、前記第４のコンデンサを前記第２の入力電圧に、前記第６のコンデンサを前記演算増幅器に対する前記第２の入力と前記演算増幅器の前記第２の出力との間に、および、前記第５のコンデンサを第１の基準電圧と第２の基準電圧との間に選択的に結合する工程と、
前記後続の第２のフェーズにおいて、前記複数のスイッチを介して、前記第４のコンデンサを前記第１の基準電圧と前記演算増幅器の前記第２の入力との間に、前記第５のコンデンサを前記演算増幅器の前記第２の入力と前記演算増幅器の前記第２の出力との間に、および、前記第６のコンデンサを前記第１の基準電圧と前記第２の基準電圧との間に選択的に結合する工程とをさら備える、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は回路に関し、より詳細にはサンプルホールド回路に関する。
【背景技術】
【０００２】
サンプルホールド回路はアナログ信号をサンプリングするのに有用なツールである。サンプルホールド回路は、その名称が示唆するように、入力信号をサンプリングして、そのサンプリングされた入力信号を回路の出力において保持する。サンプルホールド回路の出力は多くの場合、入力信号のデジタル表現を提供するアナログ−デジタル変換器に供給される。非特許文献１には、サンプルホールド回路について記載されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】「１０ビット、２２０Ｍサンプル／秒のＣＭＯＳサンプルホールド回路（Ａ  １０−ｂｉｔ  ２２０−ＭＳａｍｐｌｅ／ｓ  ＣＭＯＳ  ｓａｍｐｌｅ−ａｎｄ−ｈｏｌｄ  ｃｉｒｃｕｉｔ）」、ワルタリ（Ｗａｌｔａｒｉ）ら、Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，  １９９８．  ＩＳＣＡＳ  ’９８．  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  １９９８  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ、５／３１−６／３（１９９８年）、第１巻、ｐｐ．２５３−２５６
【図面の簡単な説明】
【０００４】
【図１】一実施形態による例示的なサンプルホールド回路の回路図。
【図２】一実施形態による、図１に示されているサンプルホールド回路に対する制御信号を示すタイミング図。
【図３】図１に示されているサンプルホールド回路に対する例示的な入力信号および出力信号を示すチャート図。
【図４】一実施形態による例示的な差動サンプルホールド回路の回路図。
【発明を実施するための形態】
【０００５】
さまざまな実施形態にしたがって、サンプルホールド回路が提供される。１つの実施形態では、サンプルホールド回路は演算増幅器と、３つのコンデンサ（キャパシタ）と、さまざまな構成要素を選択的に結合する１２個のスイッチとを含む。サンプルホールド回路は２つのフェーズにおいて動作する。第１のフェーズでは、第１のコンデンサが入力アナログ信号をサンプリングし、一方で電気的に絶縁されている第２のコンデンサおよび演算増幅器が、サンプルホールド回路の出力において先行する第２のフェーズからの電圧を保持し、第１のコンデンサ、第２のコンデンサ、および演算増幅器から電気的に絶縁されている第３のコンデンサがリセットされる。第２のフェーズでは、第２のコンデンサが他の回路要素から電気的に絶縁されてリセットされ、第１のコンデンサおよび演算増幅器は、サンプルホールド回路の出力において先行する第１のフェーズにおいて第１のコンデンサによってサンプリングされた電圧を保持し、一方で第３のコンデンサは後続の第１のフェーズの間に電圧を保持するために、出力における電圧をサンプリングする。任意の所与の時点において２つを超えるコンデンサが演算増幅器に結合されることは決してないため、演算増幅器の出力はより速やかに安定し、サンプルホールド回路が高速の用途に使用されることが可能である。
【０００６】
サンプルホールド回路は、サブサンプリング用途および非サブサンプリング用途の両方に使用され得る。サブサンプリング用途では、アナログ入力信号の周波数はサンプルホールド回路のサンプリング周波数よりも高いものであり得る。入力電圧信号の周波数がサンプルホールド回路のサンプリング周波数よりも高いとき、サンプルホールド回路は周波数の差に基づいて出力信号を生成する。たとえば、アナログ入力信号が、たとえば、４２メガヘルツ（ＭＨｚ）において振動しており、かつ、サンプルホールド回路が、たとえば、４０ＭＨｚにおいてアナログ入力信号をサンプリングする場合、サンプルホールド回路は約２ＭＨｚにおいて振動する出力信号を生成する。サンプルホールド回路のサンプルレートは用途に応じて変化し得る。サンプルホールド回路は、サンプリングされた電圧がクロック周期全体にわたって保持されなければならない用途においても使用されることができる。従来のサンプルホールド回路は、サンプルホールド回路の出力が０に戻るリセット周期を有する。しかしながら、下記に詳細に説明するように、本サンプルホールド回路は、サンプルホールド回路がサンプリングフェーズの間に先行するホールドフェーズからの電圧を保持するように、電圧をサンプリングおよび保持するコンデンサの構成を利用する。
【０００７】
図１は、一実施形態による例示的なサンプルホールド回路１００（以下回路１００と称する）の回路レベル図である。回路１００は任意のサンプルホールド用途において使用されることができる。たとえば、回路１００は、サンプリングされたアナログ信号のデジタル表現を提供するアナログ−デジタル変換器（ＡＤＣ）とともに使用されることができる。アナログ信号は、たとえば、衝突回避システムまたは適応走行制御システムのような、自動車レーダ用途からのアナログ信号であり得る。他の実施形態では、たとえば、回路１００は、限定ではないが、テスト自動化、監視または制御システムのためのデータ取得を含む、他のデータ取得の分野において使用され得る。
【０００８】
回路は、演算増幅器（オペアンプ）１１０と、３つのコンデンサ１２０〜１２２と、さまざまな構成要素を選択的に結合する１２個のスイッチ１３０〜１４１とを含む。スイッチ１３０〜１４１は、さまざまな方法、たとえば、ＣＭＯＳ伝送ゲート、ＭＯＳトランジスタ、もしくは任意の他のタイプのスイッチまたはそれらの組み合わせにおいて実装され得ることを、当業者は認識しよう。スイッチ１３０の第１の端部は入力アナログ信号Ｖｉｎを受信するように構成される。スイッチ１３１は、スイッチ１３０の第２の端部と第１の基準電圧との間に結合される。コンデンサ１２０も、スイッチ１３０の第２の端部に結合される。コンデンサ１２０は、下記により詳細に説明されるように、入力アナログ信号Ｖｉｎをサンプリングする。スイッチ１３２は、コンデンサ１２０の第２の端部と第２の基準電圧との間に結合される。スイッチ１３３は、コンデンサ１２０の第２の端部とオペアンプ１１０の第１の入力との間に結合される。下記により詳細に説明されるように、回路１００が入力アナログ信号Ｖｉｎをサンプリングしているとき、スイッチ１３０および１３２は閉じられ、スイッチ１３１および１３３は開いている。逆に、回路がホールドモードにあるとき、スイッチ１３１および１３３は閉じられ、スイッチ１３０および１３２は開いている。１つの実施形態では、たとえば、第１の基準電圧および第２の基準電圧は実質的に０ボルトであり得る。換言すれば、第１の基準電圧および第２の基準電圧は接地され得る。別の実施形態では、たとえば、第１の基準電圧および第２の基準電圧の一方または両方が、非ゼロ電圧を供給する電源（図示されていない）に接続されてもよい。
【０００９】
図１に見られるように、オペアンプ１１０の第１の入力と、回路１００の出力Ｖｏでもあるオペアンプ１１０の出力との間には２つの経路がある。各経路は４つのスイッチと１つのコンデンサとを含む。各経路上のスイッチは、その経路がホールド期間の間のサンプリングされた電圧の保持とリセットとを交互に繰り返すように制御される。換言すれば、第２の経路がリセットしている間は第１の経路は第１のサンプリングされた電圧を保持することになる。その後、後続のサイクルの間、第１の経路がリセットしている間に第２の経路は第２のサンプリングされた電圧を保持する。
【００１０】
第１の経路は、オペアンプ１１０の第１の入力に結合されるスイッチ１３４を含む。スイッチ１３５は、スイッチ１３４の第２の端部と第２の基準電圧との間に結合される。コンデンサ１２１も、スイッチ１３４の第２の端部に結合される。スイッチ１３６は、コンデンサ１２１の第２の端部と第１の基準電圧との間に結合される。スイッチ１３７は、コンデンサ１２１の第２の端部とオペアンプ１１０の出力との間に結合される。
【００１１】
第２の経路は、オペアンプ１１０の第１の入力に結合されるスイッチ１３８を含む。スイッチ１３９は、スイッチ１３８の第２の端部と第２の基準電圧との間に結合される。コンデンサ１２２も、スイッチ１３８の第２の端部に結合される。スイッチ１４０は、コンデンサ１２２の第２の端部と第１の基準電圧との間に結合される。スイッチ１４１は、コンデンサ１２２の第２の端部とオペアンプ１１０の出力との間に結合される。
【００１２】
回路１００は、８つの制御信号を使用してスイッチ１３０〜１４１を制御する。制御信号は、任意の様式で生成されてよい。１つの実施形態では、たとえば、制御信号は１つまたは複数のクロック信号によって生成されてもよい。８つの制御信号を生成するために、１つまたは複数のクロック信号は遅延されてもよく、減速されてもよく（たとえば、２で割られる）、またはそれらの組み合わせであってもよい。図２は、一実施形態による、８つの制御信号を示すタイミング図である。この実施形態では、マスタクロック信号に基づいて８つの制御信号Ｐ１、Ｐ１ｄ、Ｐ２、Ｐ２ｄ、Ｐ２ａ、Ｐ２ａｄ、Ｐ２ｂおよびＰ２ｂｄが生成される。図２に見られるように、制御信号Ｐ１ｄ、Ｐ２ｄ、Ｐ２ａｄおよびＰ２ｂｄはそれぞれ、Ｐ１、Ｐ２、Ｐ２ａおよびＰ２ｂを遅延させたバージョンである。信号の遅延バージョンは、信号依存関係をスイッチから回避するのに使用される。
【００１３】
図１に戻って、１つの実施形態において、スイッチ１３０は制御信号Ｐ１ｄを受信し、スイッチ１３１は制御信号Ｐ２ｄを受信し、スイッチ１３２はＰ１制御信号を受信し、スイッチ１３３はＰ２制御信号を受信し、スイッチ１３４はＰ２ｄ制御信号を受信し、スイッチ１３５はＰ２ａ制御信号を受信し、スイッチ１３６はＰ２ａｄ制御信号を受信し、スイッチ１３７はＰ２ｂｄ制御信号を受信し、スイッチ１３８はＰ２ａ制御信号を受信し、スイッチ１３９はＰ２ｂ制御信号を受信し、スイッチ１４０はＰ２ｂｄ制御信号を受信し、スイッチ１４１はＰ２ａｄ制御信号を受信する。上述のように、第１の経路および第２の経路はサンプリングされた電圧の保持とリセットとを交互に繰り返す。したがって、各経路が受信する制御信号は交換されることができ、それによって、スイッチ１３４はＰ２ａ制御信号を受信し、スイッチ１３５はＰ２ｂ制御信号を受信し、スイッチ１３６はＰ２ｂｄ制御信号を受信し、スイッチ１３７はＰ２ａｄ制御信号を受信し、スイッチ１３８はＰ２ｂ制御信号を受信し、スイッチ１３９はＰ２ａ制御信号を受信し、スイッチ１４０はＰ２ａｄ制御信号を受信し、スイッチ１４１はＰ２ｂｄ制御信号を受信する。
【００１４】
第１のフェーズにおいて、スイッチ１３０および１３２はそれぞれ信号Ｐ１ｄおよびＰ１によって閉じられ、これによってコンデンサ１２０が入力アナログ信号Ｖｉｎをサンプリングすることが可能になる。回路の第２のフェーズにおいて、スイッチ１３０および１３２はそれぞれ信号Ｐ１ｄおよびＰ１によって開かれ、スイッチ１３１および１３３はそれぞれ信号Ｐ２ｄおよびＰ２によって閉じられる。このフェーズにおいて、電荷は２つの経路のうちの一方に沿ってコンデンサ１２１またはコンデンサ１２２のいずれかに転送される。たとえば、スイッチ１３９および１４０がそれぞれ信号Ｐ２ｂおよびＰ２ｂｄによって開かれている間、スイッチ１３８および１４１は、それぞれ信号Ｐ２ａおよびＰ２ａｄによって閉じられ得る。その後、制御信号Ｐ２がローになるまで電荷がコンデンサ１２０からコンデンサ１２２に転送されることになる。図２に見られるように、後続の第２のフェーズ（すなわち、次に制御信号Ｐ２がハイになる）まで制御信号Ｐ２ａおよびＰ２ｂはハイのままである。したがって、コンデンサ１２２およびオペアンプ１１０は後続の第２のフェーズまでサンプリングされた電圧を保持する。コンデンサ１２２がサンプリングされた信号を保持している間、スイッチ１３４および１３７がそれぞれ信号Ｐ２ｂおよびＰ２ｂｄによって開き、スイッチ１３５および１３６がそれぞれ信号Ｐ２ａおよびＰ２ａｄによって閉じることによって、コンデンサ１２１がリセットされる。したがって、コンデンサ１２１の両端の電圧は、第１の基準電圧および第２の基準電圧に基づく所定の値に戻る。１つの実施形態では、たとえば、リセットされたコンデンサ１２１の両端の電圧はほぼ０である。別の実施形態では、リセットフェーズの間、たとえば、所定の電荷がコンデンサにおかれてもよい。後続の第２のフェーズにおいて、コンデンサ１２２がリセットされ、コンデンサ１２１がコンデンサ１２０からの電荷を受け取り、オペアンプ１１０およびコンデンサ１２１は後続の第２のフェーズまで電荷を保持する。
【００１５】
図３は、図１に示されている回路１００に対する例示的な入力信号３１０および出力信号３２０を示すグラフである。この実施形態では、入力信号３１０は正弦波である。サンプリングレート（たとえば、図２に示されているマスタクロックのクロック周波数）は入力電圧信号の周波数よりも高いものとして示されているが、入力信号３１０はサンプリングレートよりも高い周波数を有することができる。第１のフェーズＰ１の間の出力信号Ｖｏは、出力電圧をクロックサイクルの二分の一だけ遅延させたもの（すなわち、入力電圧を１クロックサイクル全体分だけ遅延させたもの）に等しい。第２のフェーズの間の出力電圧は、入力電圧を二分の一クロックサイクルだけ遅延させたものに等しい。換言すれば、入力電圧は第１のフェーズの間にサンプリングされ、そのサンプリングされた入力電圧が出力電圧Ｖｏとして第２のフェーズおよび後続の第１のフェーズの間に保持される。したがって、回路１００は、出力電圧が０に降下するリセットを受けない。さらに、上述のように、コンデンサ１２１および１２２は交互に出力電圧Ｖｏの保持を繰り返し、それによって、オペアンプ１１０の出力が速やかに安定する。
【００１６】
コンデンサ１２１および１２２は各々１クロックサイクル全体に交互にリセットするが、各サンプリングフェーズ（すなわち、上記の第１のフェーズ）の間にコンデンサ１２１および１２２のうちの一方がサンプリングされた電圧を保持するため、回路１００の出力Ｖｏはリセットされない。したがって、オペアンプ１１０の出力は各サンプルフェーズの間にリセットする必要がないため、回路１００に対するスルーレート要件が低減される。さらに、任意の所与の第２のフェーズにおいて一方の経路（すなわち、コンデンサ１２１および１２２のうちの一方）のみがオペアンプ１１０に接続されるため、オペアンプ１１０に対する負荷が、３つのコンデンサがそれぞれのホールドフェーズの間に演算増幅器に結合されている他の非リセットサンプルホールド回路と比較して低減される。
【００１７】
図４は、一実施形態による別の例示的なサンプルホールド回路４００の回路図である。サンプルホールド回路４００（以下「回路４００」）は差動サンプルホールド回路である。回路４００は図１に示されている回路１００と同様に動作するが、差分入力アナログ信号をサンプリングする。回路４００は、差動オペアンプ４１０と、６つのコンデンサ４２０〜４２５と、２４個のスイッチ４３０〜４５３とを含む。
【００１８】
スイッチ４３０の第１の端部は第１の入力アナログ信号Ｖｉｎ＋を受信するように構成される。スイッチ４３１は、スイッチ４３０の第２の端部と第１の基準電圧との間に結合される。コンデンサ４２０も、スイッチ４３０の第２の端部に結合される。コンデンサ４２０は、下記により詳細に説明されるように、入力アナログ信号Ｖｉｎ＋をサンプリングする。スイッチ４３２は、コンデンサ４２０の第２の端部と第２の基準電圧との間に結合される。スイッチ４３３は、コンデンサ４２０の第２の端部とオペアンプ１１０の第１の入力との間に結合される。下記により詳細に説明されるように、回路４００が入力アナログ信号Ｖｉｎ＋をサンプリングしているとき、スイッチ４３０および４３２は閉じられ、スイッチ４３１および４３３は開いている。逆に、回路がホールドモードにあるとき、スイッチ４３１および４３３は閉じられ、スイッチ４３０および４３２は開いている。
【００１９】
同様に、スイッチ４４２の第１の端部は第２の入力アナログ信号Ｖｉｎ−を受信するように構成される。スイッチ４４３は、スイッチ４４２の第２の端部と第１の基準電圧との間に結合される。コンデンサ４２３も、スイッチ４４２の第２の端部に結合される。コンデンサ４２３は、下記により詳細に説明されるように、入力アナログ信号Ｖｉｎ−をサンプリングする。スイッチ４４４は、コンデンサ４２３の第２の端部と第２の基準電圧との間に結合される。スイッチ４４５は、コンデンサ４２３の第２の端部とオペアンプ４１０の第２の入力との間に結合される。下記により詳細に説明されるように、回路４００が入力アナログ信号をサンプリングしているとき、スイッチ４４２および４４４は閉じられ、スイッチ４４３および４４５は開いている。逆に、回路がホールドモードにあるとき、スイッチ４４３および４４５は閉じられ、スイッチ４４２および４４４は開いている。
【００２０】
図４に見られるように、オペアンプ４１０の各入力とオペアンプ４１０の各出力との間には２つの経路があり、その各々が回路４００の出力に接続される。各経路は４つのスイッチと１つのコンデンサとを含む。各経路上のスイッチは、それぞれの入力／出力対に対する経路がホールド期間の間のサンプリングされた電圧の保持とリセットとを交互に繰り返すように制御される。換言すれば、第２の経路がリセットしている間は第１の経路は第１のサンプリングされた電圧を保持することになる。その後、後続のサイクルの間、第１の経路がリセットしている間に第２の経路は第２のサンプリングされた電圧を保持する。
【００２１】
第１の入力／出力対の第１の経路は、オペアンプ４１０の第１の入力に結合されるスイッチ４３４を含む。スイッチ４３５は、スイッチ４３４の第２の端部と第２の基準電圧との間に結合される。コンデンサ４２１も、スイッチ４３４の第２の端部に結合される。スイッチ４３６は、コンデンサ４２１の第２の端部と第１の基準電圧との間に結合される。スイッチ４３７は、コンデンサ４２１の第２の端部とオペアンプ４１０の第１の出力との間に結合される。
【００２２】
第１の入力／出力対の第２の経路は、オペアンプ４１０の第１の入力に結合されるスイッチ４３８を含む。スイッチ４３９は、スイッチ４３８の第２の端部と第２の基準電圧との間に結合される。コンデンサ４２２も、スイッチ４３８の第２の端部に結合される。スイッチ４４０は、コンデンサ４２２の第２の端部と第１の基準電圧との間に結合される。スイッチ４４１は、コンデンサ４２２の第２の端部とオペアンプ４１０の第１の出力との間に結合される。
【００２３】
第２の入力／出力対の第１の経路は、オペアンプ４１０の第２の入力に結合されるスイッチ４４６を含む。スイッチ４４７は、スイッチ４４６の第２の端部と第２の基準電圧との間に結合される。コンデンサ４２４も、スイッチ４４６の第２の端部に結合される。スイッチ４４８は、コンデンサ４２４の第２の端部と第１の基準電圧との間に結合される。スイッチ４４９は、コンデンサ４２４の第２の端部とオペアンプ４１０の第２の出力との間に結合される。
【００２４】
第２の入力／出力対の第２の経路は、オペアンプ４１０の第２の入力に結合されるスイッチ４５０を含む。スイッチ４５１は、スイッチ４５０の第２の端部と第２の基準電圧との間に結合される。コンデンサ４２５も、スイッチ４５０の第２の端部に結合される。スイッチ４５２は、コンデンサ４２５の第２の端部と第１の基準との間に結合される。スイッチ４５３は、コンデンサ４２５の第２の端部とオペアンプ４１０の第２の出力との間に結合される。
【００２５】
回路４００は、８つの制御信号を使用してスイッチ４３０〜４５３を制御する。制御信号は、任意の様式で生成されてよい。１つの実施形態では、たとえば、制御信号は１つまたは複数のクロック信号によって生成されてもよい。８つの制御信号を生成するために、１つまたは複数のクロック信号は遅延されてもよく、減速されてもよく（たとえば、２で割られる）、またはそれらの組み合わせであってもよい。図２は、一実施形態による、８つの制御信号を示すタイミング図である。この実施形態では、マスタクロック信号に基づいて８つの制御信号Ｐ１、Ｐ１ｄ、Ｐ２、Ｐ２ｄ、Ｐ２ａ、Ｐ２ａｄ、Ｐ２ｂおよびＰ２ｂｄが生成される。図２に見られるように、制御信号Ｐ１ｄ、Ｐ２ｄ、Ｐ２ａｄおよびＰ２ｂｄはそれぞれ、Ｐ１、Ｐ２、Ｐ２ａおよびＰ２ｂを遅延させたバージョンである。
【００２６】
図４に戻って、１つの実施形態において、スイッチ４３０および４４２は制御信号Ｐ１ｄを受信し、スイッチ４３１および４４３は制御信号Ｐ２ｄを受信し、スイッチ４３２および４４４はＰ１制御信号を受信し、スイッチ４３３および４４５はＰ２制御信号を受信し、スイッチ４３４、４３９、４４６および４５１はＰ２ｂ制御信号を受信し、スイッチ４３５、４３８、４４７および４５０はＰ２ａ制御信号を受信し、スイッチ４３６、４４１、４４８および４５３はＰ２ａｄ制御信号を受信し、スイッチ４３７、４４０、４４９および４５２はＰ２ｂｄ制御信号を受信する。上述のように、各入力／出力対の第１の経路および第２の経路はサンプリングされた電圧の保持とリセットとを交互に繰り返す。したがって、各経路が受信する制御信号は交換されることができる。
【００２７】
第１のフェーズにおいて、スイッチ４３０および４４２は制御信号Ｐ１ｄによって閉じられ、スイッチ４３２および４４４は制御信号Ｐ１によって閉じられ、それによって、コンデンサ４２０および４２２が差分入力アナログ信号をサンプリングすることが可能になる。回路の第２のフェーズにおいて、スイッチ４３０および４４２は制御信号Ｐ１ｄによって開かれ、スイッチ４３２および４４４は制御信号Ｐ１によって開かれ、スイッチ４３１および４４３は制御信号Ｐ２ｄによって閉じられ、スイッチ４３３および４４５は制御信号Ｐ２によって閉じられる。このフェーズにおいて、コンデンサ４２０に蓄積された電荷が２つの経路のうちの一方に沿ってコンデンサ４２１または４２２に転送され、コンデンサ４２３に蓄積された電荷が２つの経路のうちの一方に沿ってコンデンサ４２４または４２５に転送される。たとえば、スイッチ４３８および４４１はそれぞれ信号Ｐ２ａおよびＰ２ａｄによって閉じられ得る。その後、制御信号Ｐ２がローになるまで電荷がコンデンサ４２０からコンデンサ４２２に転送されることになる。同様に、スイッチ４５０および４５３はそれぞれ信号Ｐ２ａおよびＰ２ａｄによって閉じられ得る。その後、制御信号Ｐ２がローになるまで電荷がコンデンサ４２３からコンデンサ４２５に転送されることになる。図２に見られるように、後続の第２のフェーズ（すなわち、次に制御信号Ｐ２がハイになる）まで制御信号Ｐ２ａおよびＰ２ｂはハイのままである。したがって、コンデンサ４２２および４２５ならびにオペアンプ４１０は後続の第２のフェーズまでサンプリングされた電圧を保持する。コンデンサ４２２および４２５がサンプリングされ信号を保持している間、コンデンサ４２１および４２４はリセットされる。換言すれば、コンデンサ４２１および４２４の両端の電圧は、第１の基準電圧および第２の基準電圧に基づく所定の値に戻る。１つの実施形態では、たとえば、リセットされたコンデンサ４２１および４２４の両端の電圧はほぼ０である。別の実施形態では、リセットフェーズの間、たとえば、所定の電荷がコンデンサにおかれてもよい。後続の第２のフェーズにおいて、コンデンサ４２２および４２５がリセットされて、コンデンサ４２１および４２４はそれぞれコンデンサ４２０および４２３から電荷を受け取り、オペアンプ４１０ならびにコンデンサ４２１および４２４は後続の第２のフェーズまで電荷を保持する。
【００２８】
１つの例示的な実施形態では、サンプルホールド回路が提供される。サンプルホールド回路は、限定ではないが、複数のスイッチと、複数のスイッチのうちの少なくとも１つによって第１の入力信号に選択的に結合される第１のコンデンサと、複数のスイッチのうちの少なくとも１つによって第１のコンデンサに選択的に結合される第１の入力、第２の入力、および第１の出力を有する演算増幅器と、複数のスイッチのうちの少なくとも１つによって第１のコンデンサに選択的に結合されるとともに、複数のスイッチのうちの少なくとも１つによって演算増幅器の第１の入力および演算増幅器の出力に選択的に結合される第２のコンデンサと、複数のスイッチのうちの少なくとも１つによって第１のコンデンサに選択的に結合されるとともに、複数のスイッチのうちの少なくとも１つによって演算増幅器の第１の入力および演算増幅器の出力に選択的に結合される第３のコンデンサとを含み得、複数のスイッチは複数の制御信号を受信するように構成され、それによって、第１のコンデンサは、サンプルフェーズにおいて、第１の入力信号をサンプリングするように構成され、第１のコンデンサは、ホールドフェーズにおいて、サンプリングされた第１の入力信号に基づいて第２のコンデンサおよび第３のコンデンサのうちの一方に電荷を転送するように構成され、第２のコンデンサおよび第３のコンデンサは、連続したホールドフェーズにおいて、転送された電荷の保持とリセットとを交互に繰り返すように構成される。１つの実施形態において、たとえば、第２の入力は第１の基準電圧に結合される。さらに、ホールドフェーズにおいて第１のコンデンサが第２のコンデンサに結合されるとき、第３のコンデンサは第１のコンデンサおよび第２のコンデンサから抵抗的に分離され得、ホールドフェーズにおいて第１のコンデンサが第３のコンデンサに結合されるとき、第２のコンデンサは第１のコンデンサおよび第３のコンデンサから抵抗的に分離され得る。１つの実施形態において、たとえば、サンプルホールド回路は、第１の端部および第２の端部を有する第１のスイッチであって、第１のスイッチの第１の端部は入力信号を受信するように構成され、第１のスイッチの第２の端部は第１のコンデンサの第１の端部に結合される、第１のスイッチと、第１の端部および第２の端部を有する第２のスイッチであって、第２のスイッチの第１の端部は第１のスイッチの第２の端部に結合され、第２のスイッチの第２の端部は第１の基準電圧に結合される、第２のスイッチと、第１の端部および第２の端部を有する第３のスイッチであって、第３のスイッチの第１の端部は第１のコンデンサの第２の端部に結合され、第３のスイッチの第２の端部は第２の基準電圧に結合される、第３のスイッチと、第１の端部および第２の端部を有する第４のスイッチであって、第４のスイッチの第１の端部は第１のコンデンサの第２の端部に結合され、第４のスイッチの第２の端部は演算増幅器の第１の入力に結合される、第４のスイッチとをさらに含み得る。１つの実施形態において、たとえば、複数のスイッチは、第１の端部および第２の端部を有する第５のスイッチであって、第５のスイッチの第１の端部は第４のスイッチの第２の端部に結合され、第５のスイッチの第２の端部は第２のコンデンサの第１の端部に結合される、第５のスイッチと、第１の端部および第２の端部を有する第６のスイッチであって、第６のスイッチの第１の端部は第５のスイッチの第２の端部に結合され、第６のスイッチの第２の端部は第２の基準電圧に結合される、第６のスイッチと、第１の端部および第２の端部を有する第７のスイッチであって、第７のスイッチの第１の端部は第２のコンデンサの第２の端部に結合され、第７のスイッチの第２の端部は第１の基準電圧に結合される、第７のスイッチと、第１の端部および第２の端部を有する第８のスイッチであって、第８のスイッチの第１の端部は第２のコンデンサの第２の端部に結合され、第８のスイッチの第２の端部は演算増幅器の第１の出力に結合される、第８のスイッチと、第１の端部および第２の端部を有する第９のスイッチであって、第９のスイッチの第１の端部は第４のスイッチの第２の端部に結合され、第９のスイッチの第２の端部は第３のコンデンサの第１の端部に結合される、第９のスイッチと、第１の端部および第２の端部を有する第１０のスイッチであって、第１０のスイッチの第１の端部は第９のスイッチの第２の端部に結合され、第１０のスイッチの第２の端部は第２の基準電圧に結合される、第１０のスイッチと、第１の端部および第２の端部を有する第１１のスイッチであって、第１１のスイッチの第１の端部は第３のコンデンサの第２の端部に結合され、第１１のスイッチの第２の端部は第１の基準電圧に結合される、第１１のスイッチと、第１の端部および第２の端部を有する第１２のスイッチであって、第１２のスイッチの第１の端部は第３のコンデンサの第２の端部に結合され、第１２のスイッチの第２の端部は演算増幅器の第１の出力に結合される、第１２のスイッチとをさらに含み得る。１つの実施形態では、たとえば、第１のスイッチは第１の制御信号を受信するように構成され、第２のスイッチは第１の制御信号とは異なる第２の制御信号を受信するように構成され、第３のスイッチは第１の制御信号および第２の制御信号とは異なる第３の制御信号を受信するように構成され、第４のスイッチは第１の制御信号、第２の制御信号、および第３の制御信号とは異なる第４の制御信号を受信するように構成され、第５のスイッチおよび第１０のスイッチは第１の制御信号、第２の制御信号、第３の制御信号、および第４の制御信号とは異なる第５の制御信号を受信するように構成され、第６のスイッチおよび第９のスイッチは第１の制御信号、第２の制御信号、第３の制御信号、第４の制御信号、および第５の制御信号とは異なる第６の制御信号を受信するように構成され、第７のスイッチおよび第１２のスイッチは第１の制御信号、第２の制御信号、第３の制御信号、第４の制御信号、第５の制御信号、および第６の制御信号とは異なる第７の制御信号を受信するように構成され、第８のスイッチおよび第１１のスイッチは第１の制御信号、第２の制御信号、第３の制御信号、第４の制御信号、第５の制御信号、第６の制御信号、および第７の制御信号とは異なる第８の制御信号を受信するように構成される。さらに別の実施形態では、たとえば、サンプルホールド回路は、第１の端部および第２の端部を有する第１３のスイッチであって、第１３のスイッチの第１の端部は第２の入力信号を受信するように構成される、第１３のスイッチと、第１の端部および第２の端部を有する第１４のスイッチであって、第１４のスイッチの第１の端部は第１３のスイッチの第２の端部に結合され、第１４のスイッチの第２の端部は第１の基準電圧に結合される、第１４のスイッチと、第１の端部および第２の端部を有する第４のコンデンサであって、第４のコンデンサの第１の端部は第１３のスイッチの第２の端部に結合される、第４のコンデンサと、第１の端部および第２の端部を有する第１５のスイッチであって、第１５のスイッチの第１の端部は第４のコンデンサの第２の端部に結合され、第１５のスイッチの第２の端部は接地に結合される、第１５のスイッチと、第１の端部および第２の端部を有する第１６のスイッチであって、第１６のスイッチの第１の端部は第４のコンデンサの第２の端部に結合され、第１６のスイッチの第２の端部は演算増幅器の第２の入力に結合される、第１６のスイッチと、第１の端部および第２の端部を有する第１７のスイッチであって、第１７のスイッチの第１の端部は第１６のスイッチの第２の端部に結合される、第１７のスイッチと、第１の端部および第２の端部を有する第１８のスイッチであって、第１８のスイッチの第１の端部は第１７のスイッチの第２の端部に結合され、第１８のスイッチの第２の端部は第２の基準電圧に結合される、第１８のスイッチと、第１の端部および第２の端部を有する第５のコンデンサであって、第５のコンデンサの第１の端部は第１７のスイッチの第２の端部に結合される、第５のコンデンサと、第１の端部および第２の端部を有する第１９のスイッチであって、第１９のスイッチの第１の端部は第５のコンデンサの第２の端部に結合され、第１９のスイッチの第２の端部は第１の基準電圧に結合される、第１９のスイッチと、第１の端部および第２の端部を有する第２０のスイッチであって、第２０のスイッチの第１の端部は第５のコンデンサの第２の端部に結合され、第２０のスイッチの第２の端部は演算増幅器の第２の出力に結合される、第２０のスイッチと、第１の端部および第２の端部を有する第２１のスイッチであって、第２１のスイッチの第１の端部は第１６のスイッチの第２の端部に結合される、第２１のスイッチと、第１の端部および第２の端部を有する第２２のスイッチであって、第２２のスイッチの第１の端部は第２１のスイッチの第２の端部に結合され、第２２のスイッチの第２の端部は第２の基準電圧に結合される、第２２のスイッチと、第１の端部および第２の端部を有する第６のコンデンサであって、第６のコンデンサの第１の端部は第２１のスイッチの第２の端部に結合される、第６のコンデンサと、第１の端部および第２の端部を有する第２３のスイッチであって、第２３のスイッチの第１の端部は第６のコンデンサの第２の端部に結合され、第２３のスイッチの第２の端部は第１の基準電圧に結合される、第２３のスイッチと、第１の端部および第２の端部を有する第２４のスイッチであって、第２４のスイッチの第１の端部は第６のコンデンサの第２の端部に結合され、第２４のスイッチの第２の端部は演算増幅器の第２の出力に結合される、第２４のスイッチとをさらに含み得、第１のスイッチおよび第１３のスイッチは第１の制御信号を受信するように構成され、第２のスイッチおよび第１４のスイッチは第２の制御信号を受信するように構成され、第３のスイッチおよび第１５のスイッチは第３の制御信号を受信するように構成され、第４のスイッチおよび第１６のスイッチは第４の制御信号を受信するように構成され、第５のスイッチ、第１０のスイッチ、第１７のスイッチおよび第２２のスイッチは第５の制御信号を受信するように構成され、第６のスイッチ、第９のスイッチ、第１８のスイッチおよび第２１のスイッチは第６の制御信号を受信するように構成され、第７のスイッチ、第１２のスイッチ、第１９のスイッチおよび第２４のスイッチは第７の制御信号を受信するように構成され、第８のスイッチ、第１１のスイッチ、第２０のスイッチおよび第２３のスイッチは第８の制御信号を受信するように構成される。
【００２９】
別の例示的な実施形態では、たとえば、サンプルホールド回路が提供される。サンプルホールド回路は、限定ではないが、第１の端部および第２の端部を有する第１のスイッチであって、第１のスイッチの第１の端部は入力信号を受信するように構成される、第１のスイッチと、第１の端部および第２の端部を有する第２のスイッチであって、第２のスイッチの第１の端部は第１のスイッチの第２の端部に結合され、第２のスイッチの第２の端部は第１の基準電圧に結合される、第２のスイッチと、第１の端部および第２の端部を有する第１のコンデンサであって、第１のコンデンサの第１の端部は第１のスイッチの第２の端部に結合される、第１のコンデンサと、第１の端部および第２の端部を有する第３のスイッチであって、第３のスイッチの第１の端部は第１のコンデンサの第２の端部に結合され、第３のスイッチの第２の端部は第２の基準電圧に結合される、第３のスイッチと、第１の端部および第２の端部を有する第４のスイッチであって、第４のスイッチの第１の端部は第１のコンデンサの第２の端部に結合される、第４のスイッチと、第１の入力、第２の入力、ならびに第１の出力および第２の出力を有する演算増幅器であって、第１の入力は第４のスイッチの第２の端部に結合される、演算増幅器と、第１の端部および第２の端部を有する第５のスイッチであって、第５のスイッチの第１の端部は第４のスイッチの第２の端部に結合される、第５のスイッチと、第１の端部および第２の端部を有する第６のスイッチであって、第６のスイッチの第１の端部は第５のスイッチの第２の端部に結合され、第６のスイッチの第２の端部は第２の基準電圧に結合される、第６のスイッチと、第１の端部および第２の端部を有する第２のコンデンサであって、第２のコンデンサの第１の端部は第５のスイッチの第２の端部に結合される、第２のコンデンサと、第１の端部および第２の端部を有する第７のスイッチであって、第７のスイッチの第１の端部は第２のコンデンサの第２の端部に結合され、第７のスイッチの第２の端部は第１の基準電圧に結合される、第７のスイッチと、第１の端部および第２の端部を有する第８のスイッチであって、第８のスイッチの第１の端部は第２のコンデンサの第２の端部に結合され、第８のスイッチの第２の端部は演算増幅器の第１の出力に結合される、第８のスイッチと、第１の端部および第２の端部を有する第９のスイッチであって、第９のスイッチの第１の端部は第４のスイッチの第２の端部に結合される、第９のスイッチと、第１の端部および第２の端部を有する第１０のスイッチであって、第１０のスイッチの第１の端部は第９のスイッチの第２の端部に結合され、第１０のスイッチの第２の端部は第２の基準電圧に結合される、第１０のスイッチと、第１の端部および第２の端部を有する第３のコンデンサであって、第３のコンデンサの第１の端部は第９のスイッチの第２の端部に結合される、第３のコンデンサと、第１の端部および第２の端部を有する第１１のスイッチであって、第１１のスイッチの第１の端部は第３のコンデンサの第２の端部に結合され、第１１のスイッチの第２の端部は第１の基準電圧に結合される、第１１のスイッチと、第１の端部および第２の端部を有する第１２のスイッチであって、第１２のスイッチの第１の端部は第３のコンデンサの第２の端部に結合され、第１２のスイッチの第２の端部は演算増幅器の第１の出力に結合される、第１２のスイッチとを含み得、第１のスイッチは第１の制御信号を受信するように構成され、第２のスイッチは第１の制御信号とは異なる第２の制御信号を受信するように構成され、第３のスイッチは第１の制御信号および第２の制御信号とは異なる第３の制御信号を受信するように構成され、第４のスイッチは第１の制御信号、第２の制御信号、および第３の制御信号とは異なる第４の制御信号を受信するように構成され、第５のスイッチおよび第１０のスイッチは第１の制御信号、第２の制御信号、第３の制御信号、および第４の制御信号とは異なる第５の制御信号を受信するように構成され、第６のスイッチおよび第９のスイッチは第１の制御信号、第２の制御信号、第３の制御信号、第４の制御信号、および第５の制御信号とは異なる第６の制御信号を受信するように構成され、第７のスイッチおよび第１２のスイッチは第１の制御信号、第２の制御信号、第３の制御信号、第４の制御信号、第５の制御信号、および第６の制御信号とは異なる第７の制御信号を受信するように構成され、第８のスイッチおよび第１１のスイッチは第１の制御信号、第２の制御信号、第３の制御信号、第４の制御信号、第５の制御信号、第６の制御信号、および第７の制御信号とは異なる第８の制御信号を受信するように構成される。１つの実施形態において、たとえば、演算増幅器の第２の入力は第１の基準電圧に結合される。別の実施形態では、たとえば、サンプルホールド回路は、第１の端部および第２の端部を有する第１３のスイッチであって、第１３のスイッチの第１の端部は第２の入力信号を受信するように構成される、第１３のスイッチと、第１の端部および第２の端部を有する第１４のスイッチであって、第１４のスイッチの第１の端部は第１３のスイッチの第２の端部に結合され、第１４のスイッチの第２の端部は第１の基準電圧に結合される、第１４のスイッチと、第１の端部および第２の端部を有する第４のコンデンサであって、第４のコンデンサの第１の端部は第１３のスイッチの第２の端部に結合される、第４のコンデンサと、第１の端部および第２の端部を有する第１５のスイッチであって、第１５のスイッチの第１の端部は第４のコンデンサの第２の端部に結合され、第１５のスイッチの第２の端部は第２の基準電圧に結合される、第１５のスイッチと、第１の端部および第２の端部を有する第１６のスイッチであって、第１６のスイッチの第１の端部は第４のコンデンサの第２の端部に結合され、第１６のスイッチの第２の端部は演算増幅器の第２の入力に結合される、第１６のスイッチと、第１の端部および第２の端部を有する第１７のスイッチであって、第１７のスイッチの第１の端部は第１６のスイッチの第２の端部に結合される、第１７のスイッチと、第１の端部および第２の端部を有する第１８のスイッチであって、第１８のスイッチの第１の端部は第１７のスイッチの第２の端部に結合され、第１８のスイッチの第２の端部は第２の基準電圧に結合される、第１８のスイッチと、第１の端部および第２の端部を有する第５のコンデンサであって、第５のコンデンサの第１の端部は第１７のスイッチの第２の端部に結合される、第５のコンデンサと、第１の端部および第２の端部を有する第１９のスイッチであって、第１９のスイッチの第１の端部は第５のコンデンサの第２の端部に結合され、第１９のスイッチの第２の端部は第１の基準電圧に結合される、第１９のスイッチと、第１の端部および第２の端部を有する第２０のスイッチであって、第２０のスイッチの第１の端部は第５のコンデンサの第２の端部に結合され、第２０のスイッチの第２の端部は演算増幅器の第２の出力に結合される、第２０のスイッチと、第１の端部および第２の端部を有する第２１のスイッチであって、第２１のスイッチの第１の端部は第１６のスイッチの第２の端部に結合される、第２１のスイッチと、第１の端部および第２の端部を有する第２２のスイッチであって、第２２のスイッチの第１の端部は第２１のスイッチの第２の端部に結合され、第２２のスイッチの第２の端部は第２の基準電圧に結合される、第２２のスイッチと、第１の端部および第２の端部を有する第６のコンデンサであって、第６のコンデンサの第１の端部は第２１のスイッチの第２の端部に結合される、第６のコンデンサと、第１の端部および第２の端部を有する第２３のスイッチであって、第２３のスイッチの第１の端部は第６のコンデンサの第２の端部に結合され、第２３のスイッチの第２の端部は第１の基準電圧に結合される、第２３のスイッチと、第１の端部および第２の端部を有する第２４のスイッチであって、第２４のスイッチの第１の端部は第６のコンデンサの第２の端部に結合され、第２４のスイッチの第２の端部は演算増幅器の第２の出力に結合される、第２４のスイッチとをさらに含み得、第１のスイッチおよび第１３のスイッチは第１の制御信号を受信するように構成され、第２のスイッチおよび第１４のスイッチは第２の制御信号を受信するように構成され、第３のスイッチおよび第１５のスイッチは第３の制御信号を受信するように構成され、第４のスイッチおよび第１６のスイッチは第４の制御信号を受信するように構成され、第５のスイッチ、第１０のスイッチ、第１７のスイッチおよび第２２のスイッチは第５の制御信号を受信するように構成され、第６のスイッチ、第９のスイッチ、第１８のスイッチおよび第２１のスイッチは第６の制御信号を受信するように構成され、第７のスイッチ、第１２のスイッチ、第１９のスイッチおよび第２４のスイッチは第７の制御信号を受信するように構成され、第８のスイッチ、第１１のスイッチ、第２０のスイッチおよび第２３のスイッチは第８の制御信号を受信するように構成される。
【００３０】
別の実施形態では、たとえば、第１のコンデンサと、第２のコンデンサと、第３のコンデンサと、演算増幅器と、複数のスイッチとを備えるサンプルホールド回路を制御するための方法が提供される。方法は、限定ではないが、第１のフェーズにおいて、複数のスイッチを介して、第１のコンデンサを第１の入力電圧に、第２のコンデンサを演算増幅器に対する第１の入力と演算増幅器の第１の出力との間に、および、第３のコンデンサを第１の基準電圧と第２の基準電圧との間に選択的に結合することと、第２のフェーズにおいて、複数のスイッチを介して、第１のコンデンサを第１の基準電圧と演算増幅器の第１の入力との間に、第３のコンデンサを演算増幅器の第１の入力と演算増幅器の第１の出力との間に、および、第２のコンデンサを第１の基準電圧と第２の基準電圧との間に選択的に結合することとを含み得、第２のフェーズにおいて第２のコンデンサは第１のコンデンサおよび第３のコンデンサから抵抗的に分離される。方法は、後続の第１のフェーズにおいて、複数のスイッチを介して、第１のコンデンサを第１の入力電圧に、第３のコンデンサを演算増幅器に対する第１の入力と演算増幅器の第１の出力との間に、および、第２のコンデンサを第１の基準電圧と第２の基準電圧との間に選択的に結合することと、後続の第２のフェーズにおいて、複数のスイッチを介して、第１のコンデンサを第１の基準電圧と演算増幅器の第１の入力との間に、第２のコンデンサを演算増幅器の第１の入力と演算増幅器の第１の出力との間に、および、第３のコンデンサを第１の基準電圧と第２の基準電圧との間に選択的に結合することとをさらに含み得、後続の第２のフェーズにおいて第３のコンデンサは第１のコンデンサおよび第２のコンデンサから抵抗的に分離される。１つの実施形態では、たとえば、サンプルホールド回路は、第４のコンデンサと、第５のコンデンサと、第６のコンデンサとをさらに含み、方法は、第１のフェーズにおいて、複数のスイッチを介して、第４のコンデンサを第２の入力電圧に、第５のコンデンサを演算増幅器に対する第２の入力と演算増幅器の第２の出力との間に、および、第６のコンデンサを第１の基準電圧と第２の基準電圧との間に選択的に結合することと、第２のフェーズにおいて、複数のスイッチを介して、第４のコンデンサを第１の基準電圧と演算増幅器の第２の入力との間に、第６のコンデンサを演算増幅器の第２の入力と演算増幅器の第２の出力との間に、および、第５のコンデンサを第１の基準電圧と第２の基準電圧との間に選択的に結合することとをさらに含む。１つの実施形態では、たとえば、方法は、後続の第１のフェーズにおいて、複数のスイッチを介して、第４のコンデンサを第２の入力電圧に、第６のコンデンサを演算増幅器に対する第２の入力と演算増幅器の第２の出力との間に、および、第５のコンデンサを第１の基準電圧と第２の基準電圧との間に選択的に結合することと、後続の第２のフェーズにおいて、複数のスイッチを介して、第４のコンデンサを第１の基準電圧と演算増幅器の第２の入力との間に、第５のコンデンサを演算増幅器の第２の入力と演算増幅器の第２の出力との間に、および、第６のコンデンサを第１の基準電圧と第２の基準電圧との間に選択的に結合することとをさらに含み得る。
【００３１】
「例示的な」という用語は、本明細書においては、任意の数の代替形態を有し得る１つの例、事例または実例を表すのに使用される。「例示的」として本明細書に記載される全ての実施例は、必ずしも他の実施例よりも好適であるかまたは優位であるとは解釈されるべきではない。
【００３２】
上記の記載においていくつかの例示的な実施形態が提示されたが、膨大な数の代替的であるが均等な変形形態が存在し、本明細書において提示されている例は実施形態の範囲、適用可能性、または構成を決して限定することは意図されていないことが諒解されるべきである。逆に、添付の特許請求の範囲およびそれらの合法の均等物から逸脱することなく本明細書において記載されているさまざまな特徴の機能および構成にさまざまな変更を成すことができる。
【図１】
2013229868.tif 000003
【図２】
2013229868.tif 000004
【図３】
2013229868.tif 000005
【図４】
2013229868.tif 000006