(57)【要約】【課題】高密度化に伴ってダイシングエリアが細くなったとしても、確実に識別部を認識できる半導体装置を提供する。【解決手段】デバイス領域１の外周領域１ｂからダイシングエリア２にかけて識別マーキング３を形成する。これにより、必ず外周領域１ｂには識別マーキング３が残るようにできる。すなわち、ダイシングソーのずれなどにより、ダイシングエリア２内においてダイシングラインがずれることがあるが、ずれたとしてもダイシングラインはダイシングエリア２内となる。このため、少なくとも識別マーキング３のうち外周領域１ｂに形成されている部分については残るようにできる。この識別マーキング３を利用して、半導体素子などのデバイス特性、もしくは半導体装置の製造ナンバーなどを認識することが可能となる。【選択図】図１
2013229440.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が形成されたセル領域（１ａ）および該セル領域を囲む外周に形成された外周領域（１ｂ）が備えられたデバイス領域（１）と、
前記デバイス領域の周囲に設けられるダイシングエリア（２）とを有し、
前記デバイス領域における前記外周領域から前記ダイシングエリアにかけて識別マーキング（３）が形成されていることを特徴とする半導体装置。
【請求項２】
前記デバイス領域には、前記半導体素子に接続される電極（１ｃ）が備えられており、
前記識別マーキングは、前記電極から離れた位置から前記ダイシングエリアに向けて形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記識別マーキングは、前記半導体素子を含めたデバイス特性もしくは製造ナンバーを記録したものであることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記識別マーキングは、凹部、凸部、濃淡もしくは金属材料のいずれか１つもしくは複数の組み合わせによって構成されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
【請求項５】
前記識別マーキングは、図形、記号、数字、文字、バーコードもしくはＱＲコードのいずれか１つもしくは複数の組み合わせによって構成されていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
【請求項６】
請求項１ないし５のいずれか１つに記載の半導体装置の製造に用いられる半導体ウェハであって、
前記デバイス領域は、長方形状とされており、
前記デバイス領域が複数個配列されていると共に、隣り合う該デバイス領域の間に前記ダイシングエリアが設けられており、
前記識別マーキングが前記ダイシングエリアを跨いで隣り合う前記デバイス領域を繋いで形成されていると共に、前記デバイス領域の長方形状を構成する直交する２辺と平行かつ前記デバイス領域のうちの中心を通る２直線（Ｘ、Ｙ）に対して非対称に配置されていることを特徴とする半導体ウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイシングカット後にも半導体素子が形成された半導体チップに識別マーキングが残されるようにした半導体装置およびその製造に用いられる半導体ウェハに関するものである。
【背景技術】
【０００２】
従来、特許文献１において、ダイシングエリアの内部に凹部または凸部からなる識別部を備えることで、ダイシングカット後にもダイシングエリア内部に識別部が残るようにした半導体装置が提案されている。具体的には、半導体ウェハのうちのダイシングエリア内部、つまり半導体素子が形成されるデバイス領域以外の部分に、ダイシングラインよりも幅広な識別部を形成している。このため、ダイシングカットにてチップ単位に分割されたときに、ダイシングライン以外の部分、つまり半導体装置のデバイス領域の外周に識別部を残すことができる。
【０００３】
したがって、半導体素子が形成されるデバイス領域には識別部を備えないようにできることから、デバイス領域を犠牲にすることなく、識別部を備えた構造の半導体装置とすることができる。この識別部を利用することで、半導体装置の識別などを行うことが可能となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２９２６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、半導体ウェハ内における半導体素子の高密度化に伴ってダイシングエリアがより細くなることで、識別部が微小となり、ダイシング後に残る識別部の範囲が狭くなって確認できなくなるという問題がある。
【０００６】
具体的には、図７（ａ）に示すダイシングエリアＪ１内においてダイシングカットが行われる。この際に、図７（ｂ）に示すように、ダイシングエリアＪ１の幅よりもダイシングライン（ダイシングカットにより除去された部分）Ｊ２の幅が狭くなり、カットされずに残った部分に識別部Ｊ３が残ることになる。ところが、ダイシングエリアＪ１が細くなることで、カットされずに残る部分が狭くなる。したがって、識別部Ｊ３の範囲が狭くなるのである。また、ダイシングソーによるカット箇所のバラツキにより、図７（ｃ）に示すようにダイシングラインＪ２がダイシングエリアＪ１の中心からずれ、識別部Ｊ３が消失してしまうこともある。また、図７（ｄ）に示すようにダイシングラインＪ２に対して識別部Ｊ３が残された方と反対側においてチップ端部Ｊ４が欠けるチッピングが発生したときに、識別部Ｊ３の幅が狭いために識別部Ｊ３を認識できなくなることもある。
【０００７】
本発明は上記点に鑑みて、高密度化に伴ってダイシングエリアが細くなったとしても、確実に識別マーキングを認識できる半導体装置およびその製造に用いられる半導体ウェハを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１ないし６に記載の発明では、半導体素子が形成されたセル領域（１ａ）および該セル領域を囲む外周に形成された外周領域（１ｂ）が備えられたデバイス領域（１）と、デバイス領域の周囲に設けられるダイシングエリア（２）とを有し、デバイス領域における外周領域からダイシングエリアにかけて識別マーキング（３）が形成されていることを特徴としている。
【０００９】
このように、デバイス領域の外周領域からダイシングエリアにかけて識別マーキングを形成していることから、ダイシングカット後にも必ず外周領域には識別マーキングが残るようにできる。すなわち、ダイシングソーのずれなどにより、ダイシングエリア内においてダイシングラインがずれることがあるが、ずれたとしてもダイシングラインはダイシングエリア内となる。このため、ダイシングラインがずれたとしても、少なくとも識別マーキングのうち外周領域に形成されている部分については残るようにできる。
【００１０】
したがって、半導体装置には必ず識別マーキングが残るようにでき、この識別マーキングを利用して、半導体素子などのデバイス特性、もしくは半導体装置の製造ナンバーなどのように、識別マーキングが示す情報を認識することが可能となる。
【００１１】
請求項６に記載の発明では、請求項１ないし６のいずれか１つに記載の半導体装置の製造に用いられる半導体ウェハであって、デバイス領域が複数個配列されていると共に、隣り合う該デバイス領域の間にダイシングエリアが設けられており、識別マーキングがダイシングエリアを跨いで隣り合うデバイス領域を繋いで形成されていると共に、デバイス領域の長方形状を構成する直交する２辺と平行かつデバイス領域のうちの中心を通る２直線（Ｘ、Ｙ）に対して非対称に配置されていることを特徴としている。
【００１２】
このように、識別マーキングがダイシングエリアを跨いで隣り合うデバイス領域を繋ぐように形成されるようにする場合、識別マーキングの形成位置の数を少なくできる。このため、例えば機械加工やレーザ加工のようなマーキング加工によって識別マーキングを形成する場合に、各デバイス領域それぞれに対応して１つずつ同じ位置に識別マーキングを形成する場合と比較して、マーキング加工回数を半分にすることが可能となる。
【００１３】
また、このような識別マークを形成する場合、ダイシングカットにてチップ単位に分割して半導体装置としたときに、ウェハ状態の際に隣り合っていたもの同士で識別マーキングの位置が異なった位置となる。しかしながら、本実施形態では識別マーキングをデバイス領域のうちの中心を通る２直線Ｘ、Ｙに対して非対称となるように配置している。このため、ダイシングカット後の各半導体装置の上下もしくは左右が逆になったときに、識別マーキングの位置が同じ位置にならない。したがって、識別マーキングの位置が異なっていたとしても、半導体装置の正しい方向を識別マーキングの位置に基づいて確認することが可能となる。
【００１４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態にかかるダイシングカット後の半導体装置の上面レイアウト図である。
【図２】図１に示す半導体装置をII−II線上で切断したときの断面図である。
【図３】ダイシングカット前後の半導体ウェハの上面レイアウトを示した図である。
【図４】ダイシングカット前後の半導体ウェハの断面図である。
【図５】本発明の第２実施形態にかかるダイシングカット前後の半導体ウェハの上面レイアウトを示した図である。
【図６】半導体装置内における識別マーキング３の位置の比較図である。
【図７】従来の識別部とダイシング時の様子を示した断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１７】
（第１実施形態）
本発明の第１実施形態について、図１〜図４を参照して説明する。図１に示すように、本実施形態の半導体装置は、半導体素子が形成されたセル領域１ａやセル領域１ａを囲むように形成された外周領域１ｂをデバイス領域１として、その周囲にダイシングエリア２が備えられた構造とされている。
【００１８】
セル領域１ａに形成される半導体素子は、例えば炭化珪素（以下、ＳｉＣという）からなる半導体ウェハに対して周知の素子製造工程を実施することにより形成され、例えばＭＯＳＦＥＴやダイオードなどによって構成される。セル領域１ａには、電極１ｃが形成されており、この電極１ｃを囲むように外周領域１ｂが備えられている。例えば、電極１ｃは半導体素子に接続されており、ＭＯＳＦＥＴであればソース電極、ダイオードであればアノード電極などによって構成される。図１では電極１ｃがセル領域１ａの全域に形成されているような図として記載しているが、セル領域１ａの一部で構わないし、複数の電極に別れていても良い。例えば、ＭＯＳＦＥＴであればソース電極以外にゲート電極や、センス用の各種電極などが形成されていても良い。
【００１９】
外周領域１ｂは、外周耐圧構造などが備えられた領域であり、例えば、半導体基板の表層部においてセル領域１ａを囲むように形成されたリサーフ層やガードリング層などを備えた構成とされている。外周耐圧構造は、外周領域１ｂの全域に形成されている必要はなく、外周領域１ｂのうちの内側部分にのみ形成されていても構わない。
【００２０】
ダイシングエリア２は、セル領域１ａおよび外周領域１ｂを含めたデバイス領域１の周囲を囲むように設けられた領域である。このダイシングエリア２内においてダイシングソーなどを用いてダイシングカットが行われ、半導体素子や外周耐圧構造が形成された半導体ウェハがチップ単位に分割される。ダイシングエリア２のうちダイシングカットされて除去されたダイシングライン以外の部分については残ることになるが、残る部分についてはダイシングラインのズレによって異なった場所となることもある。なお、デバイス領域１は、ダイシングエリア２とは異なり、ダイシングカットが行われたとしても必ず残る部分である。
【００２１】
そして、このように構成された半導体装置において、デバイス領域１のうちの外周領域１ｂからダイシングエリア２にかけて識別マーキング３を形成してある。具体的には、識別マーキング３は、デバイス領域のうちの外周領域１ｂにおいて、電極１ｃから離れた位置からダイシングエリア２に向けて形成されている。このため、より確実に半導体素子に識別マーキング３が形成されることによる影響が与えられないようにされる。本実施形態の場合、複数本のマーキングが長方形で構成されたセル領域１ａの一辺に対して垂直方向に延設された構成としてある。
【００２２】
識別マーキング３は、少なくとも光学顕微鏡などを通じて認識可能なものとされ、半導体素子を含めたデバイス特性、もしくは半導体装置の製造ナンバーなどを記録したものである。例えば、識別マーキング３は、図に示したようなバーコードによって構成される。
【００２３】
具体的には、識別マーキング３は、例えば図２に示すような半導体基板表面に形成された凹部の他、凸部や濃淡、金属などのいずれか１つ、もしくは、これらに凹部を含めたいずれか複数の組み合わせによって構成される。濃淡については、識別マーキング３とその周囲との色彩が異なっていることによって構成されるものであっても良いが、光学顕微鏡などを介して識別マーキング３を確認したときに濃淡として現れるようなもの、例えば凹凸であっても良い。また、金属については識別マーキング３の周囲の領域と材質的に異なっていて、色彩が異なっていたり光沢などが異なっていたり、もしくは、金属の有無に基づく凹凸の変化によって識別マーキング３として認識できるものである。例えば、金属としては、デバイス領域１に形成される電極１ｃを構成する電極材料の少なくとも一部、例えばボンディング用の金などの金属メッキを用いることができる。このような金属メッキなどの電極材料を用いて識別マーキング３を形成すれば、電極１ｃと同じ工程により識別マーキング３を形成できる。
【００２４】
続いて、上記のように構成された半導体装置の製造方法について、図３および図４を参照して説明する。なお、図３および図４では、図１および図２に示した半導体装置を製造する際の半導体ウェハの一部のみを図示しているが、実際には図３および図４に示した構造を半導体ウェハに対して数多く形成してある。
【００２５】
まず、半導体ウェハに対して周知の素子形成工程を行うことで、半導体素子を形成する。そして、この素子形成工程の途中もしくは素子形成工程の後に、識別マーキング３を形成する工程を行う。
【００２６】
例えば、識別マーキング３を凹部によって構成する場合には、凹部形成領域を開口させたマスクを用いたエッチングを行うことで識別マーキング３を形成することができる。また、識別マーキング３を凸部によって構成する場合には、凸部形成領域の周囲を開口させたマスクを用いたエッチングを行うことで、凹部に囲まれた凸部を形成し、識別マーキング３を形成することができる。素子製造工程にトレンチや凹部を形成する工程が含まれる場合、例えば半導体素子としてＭＯＳＦＥＴを形成する場合において、ＭＯＳＦＥＴをトレンチゲート型とする場合には、そのゲート用のトレンチ形成工程によって識別マーキング３の形成工程を兼ねても良い。このようにすれば、製造工程の共通化による製造工程の簡略化を図ることが可能となる。
【００２７】
また、識別マーキング３を濃淡によって構成する場合には、半導体基板の表面（ＳｉＣ）と異なる材料のものを成膜した後、パターニングすることによって識別マーキング３を形成することができる。識別マーキング３を金属によって構成する場合にも、半導体基板の表面もしくは層間絶縁膜の表面に金属材料を成膜したのちパターニングすること、もしくは、パターニング後の金属材料の表面に金属メッキを行うことにより、識別マーキング３を形成することができる。素子製造工程に電極１ｃの形成工程が含まれているため、識別マーキング３とする濃淡を金属により構成する場合もしくは識別マーキング３を金属により構成する場合、その電極１ｃの形成工程によって識別マーキング３の形成工程を兼ねることもできる。このようにしても、製造工程の共通化による製造工程の簡略化を図ることが可能となる。
【００２８】
これにより、図３および図４のダイシングカット前の図に示す構造の半導体ウェハが形成される。すなわち、複数のデバイス領域１が形成されていると共に各デバイス領域１の周囲がダイシングエリア２によって囲まれ、かつ、デバイス領域１の外周領域１ｂからダイシングエリア２にかけて識別マーキング３が形成された半導体ウェハが形成される。
【００２９】
そして、ダイシングソーなどによってダイシングエリア２内においてセル領域１ａの各辺に平行にダイシングカットを行う。これにより、図３および図４のダイシングカット後の図に示すように、ダイシングラインにおいて複数のデバイス領域１がチップ単位に分割され、図１に示した半導体装置が完成する。このようにして完成した半導体装置は、デバイス領域１の外周領域１ｂからダイシングエリア２にかけて識別マーキング３を形成していることから、必ず外周領域１ｂには識別マーキング３が残るようにできる。すなわち、ダイシングソーのずれなどにより、ダイシングエリア２内においてダイシングラインがずれることがあるが、ずれたとしてもダイシングラインはダイシングエリア２内となる。このため、ダイシングラインがずれたとしても、少なくとも識別マーキング３のうち外周領域１ｂに形成されている部分については残るようにできる。
【００３０】
したがって、半導体装置には必ず識別マーキング３が残るようにでき、この識別マーキング３を利用して、半導体素子などのデバイス特性、もしくは半導体装置の製造ナンバーなどを認識することが可能となる。
【００３１】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して識別マーキング３を変更したものであり、それ以外の部分については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００３２】
図５に示すように、本実施形態では、半導体ウェハ上においてダイシングエリア２を挟んで隣り合って配置されているデバイス領域１を繋ぐように形成している。つまり、一方のデバイス領域１の外周領域１ｂからダイシングエリア２を跨いで更にもう一方のデバイス領域１の外周領域１ｂに至るように識別マーキング３を形成するようにしている。
【００３３】
そして、識別マーキング３を、ダイシングエリア２が構成する相互に直交する２辺それぞれに対して平行（長方形とされたセル領域１ａの直交する２辺と平行）でデバイス領域１のうちの中心を通る２直線Ｘ、Ｙに対して非対称となるように配置してある。本実施形態の場合、識別マーキング３を２直線Ｘ、Ｙからずらした位置に形成している。すなわち、隣り合うデバイス領域１ａにおいて、図中左側に示された一方のデバイス領域１ａの右下位置より図中右側に示された他方のデバイス領域１ａの左下位置にかけて識別マーキング３を形成している。
【００３４】
このように、識別マーキング３がダイシングエリア２を跨いで隣り合うデバイス領域１を繋ぐように形成されるようにする場合、識別マーキング３の形成位置の数を少なくできる。このため、例えば機械加工やレーザ加工のようなマーキング加工によって識別マーキング３を形成する場合に、各デバイス領域１それぞれに対応して１つずつ同じ位置に識別マーキング３を形成する場合と比較して、マーキング加工回数を半分にすることが可能となる。
【００３５】
また、このような識別マーキング３を形成する場合、図５に示されるようにダイシングカットにてチップ単位に分割して半導体装置としたときに、ウェハ状態の際に隣り合っていたもの同士で識別マーキング３の位置が異なった位置となる。しかしながら、本実施形態では識別マーキング３をデバイス領域１のうちの中心を通る２直線Ｘ、Ｙに対して非対称となるように配置している。このため、例えば図６に示すように、ダイシングカット後の各半導体装置の上下もしくは左右が逆になったときに、識別マーキング３の位置が同じ位置にならない。したがって、識別マーキング３の位置が異なっていたとしても、半導体装置の正しい方向を識別マーキング３の位置に基づいて確認することが可能となる。
【００３６】
（他の実施形態）
上記各実施形態では、識別マーキング３の一例としてバーコードを示したが、その他の構成、例えば、図形、記号、数字、文字やＱＲコードのいずれか１つ、もしくは、これらにバーコードを含めたいずれか複数の組み合わせからなるマーキング群によって構成されていても良い。また、識別マーキング３をセル領域１ａの一辺に対して垂直方向に延設しているが、垂直方向に限るものではない。なお、識別マーキング３もダイシングカット時に一部消失することになり得るため、全体で一つの情報を示すのではなく、同じ情報を繰り返して表した構成とすると好ましい。勿論、全体で一つの情報を示していても、残っている部分によって識別マーキング３が表している情報を認識できれば問題ない。
【符号の説明】
【００３７】
１    デバイス領域
１ａ  セル領域
１ｂ  外周領域
１ｃ  電極
２    ダイシングエリア
３    識別マーキング
【図１】
2013229440.tif 000003
【図２】
2013229440.tif 000004
【図３】
2013229440.tif 000005
【図４】
2013229440.tif 000006
【図５】
2013229440.tif 000007
【図６】
2013229440.tif 000008
【図７】
2013229440.tif 000009