(57)【要約】【課題】半導体装置の製造において半導体装置の形状や意匠への制限を抑制でき、高生産性、かつ低コストで高品質の半導体装置の製造を可能にする半導体装置用パッケージの製造方法及び半導体装置用パッケージを提供することを目的とする。【解決手段】成型部を成型するためのキャビティ凹部を有する上金型と平坦面を有する下金型との間にリードフレームをチップ搭載領域が上側になるようにセットし、キャビティ凹部内で連結部と該連結部に隣接する信号接続端子との一部を押圧ブロックによりクランプしながらキャビティ凹部内に成型材料を充填し、複数のチップ搭載領域のダイパッド部と押圧ブロックによりクランプした信号接続端子の一部とが上面に対して露出し、チップ搭載領域の反対側の信号接続端子が下面に対して露出して上下両面に複数の外部電極が露出するように成型部を成型する工程を含む半導体装置用パッケージの製造方法。【選択図】  図１
2013089698.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップを搭載するための複数のチップ搭載領域と前記各チップ搭載領域同士の間の連結部とを有し、前記チップ搭載領域に外部電極となる信号接続端子と前記半導体チップを支持するダイパッド部が設けられたリードフレームを用い、前記チップ搭載領域のダイパッド部を除く部分と前記連結部との上部に成型部を成型して半導体装置用パッケージを製造する製造方法であって、
前記成型部を成型するためのキャビティ凹部を有する上金型と平坦面を有する下金型との間に前記リードフレームを前記チップ搭載領域が上側になるようにセットし、前記キャビティ凹部内で前記連結部と該連結部に隣接する前記信号接続端子との一部を押圧ブロックによりクランプしながら前記キャビティ凹部内に成型材料を充填し、前記複数のチップ搭載領域のダイパッド部と前記押圧ブロックによりクランプした前記信号接続端子の一部とが上面に対して露出し、前記チップ搭載領域の反対側の前記信号接続端子が下面に対して露出して上下両面に複数の前記外部電極が露出するように前記成型部を成型する工程を含むことを特徴とする半導体装置用パッケージの製造方法。
【請求項２】
前記押圧ブロックとして、垂直断面の側壁形状が２直線以上からなるテーパ形状、あるいは、曲線又は曲線と直線の組合せからなるテーパ形状であるものを用いることを特徴とする請求項１に記載の半導体装置用パッケージの製造方法。
【請求項３】
前記押圧ブロックとして、水平断面形状が円形又は角型であるものを用いることを特徴とする請求項１又は請求項２に記載の半導体装置用パッケージの製造方法。
【請求項４】
前記成型材料として、熱硬化性樹脂、熱可塑性樹脂、硝子、及びセラミックから選ばれる１種又は２種以上からなるものを用いることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置用パッケージの製造方法。
【請求項５】
半導体チップを搭載するための複数のチップ搭載領域と前記各チップ搭載領域同士の間の連結部とを有し、前記チップ搭載領域に外部電極となる信号接続端子と前記半導体チップを支持するダイパッド部が設けられたリードフレームを用い、前記チップ搭載領域のダイパッド部を除く部分と前記連結部との上部に成型部を成型して製造された半導体装置用パッケージであって、
前記成型時に用いられた押圧ブロックにより前記連結部と該連結部に隣接する前記信号接続端子との一部をクランプすることによって形成されたクランプ痕を有し、前記複数のチップ搭載領域のダイパッド部と前記クランプ痕に位置する前記信号接続端子の一部とが上面に対して露出し、前記チップ搭載領域の反対側の前記信号接続端子が下面に対して露出して上下両面に複数の前記外部電極が露出したものであることを特徴とする半導体装置用パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に発光ダイオード（ＬＥＤ）等の半導体装置の製造に適用される上下両面に電極端子を露出させた半導体装置用パッケージの製造方法及び該製造方法により製造された半導体装置用パッケージに関する。
【背景技術】
【０００２】
近年、半導体チップを樹脂で封止した例えばＬＥＤ等の半導体装置が広く用いられている。
一般に、この樹脂封止型の半導体装置はリードフレームに半導体チップを搭載し、これを樹脂で封止した構造をもつものであり、例えば以下のような製造方法が知られている（特許文献１参照）。
【０００３】
まず、半導体チップを搭載して封止するのに用いられるリードフレームを準備する。図７に示すように、リードフレーム１０２は、半導体チップを搭載する領域である複数のチップ搭載領域１０３が上面側に設けられており、各チップ搭載領域１０３は半導体チップを支持するためのダイパッド部１０７と信号接続用端子１０６とを有している。また、各チップ搭載領域１０３同士の間に連結部１０５を有している。
【０００４】
次に、準備したリードフレーム１０２のダイパッド部１０７上に半導体チップを接着剤により接合し（ダイボンド工程）、ダイパッド部１０７上に接合された半導体チップと信号接続端子１０６とを金属細線により電気的に接合する（ワイヤーボンド工程）。
その後、リードフレーム１０２の下面側に封止テープを貼り付け、キャビティ凹部を有する下金型と、平坦面を有する上金型を用いて樹脂封止を行う。具体的には、リードフレーム１０２の各半導体チップが接合されている上面側を下方に向けて、各半導体チップが下金型の共通のキャビティ凹部に入り込むようにし、上金型と下金型とのパーティング面で挟圧しながらキャビティ凹部に樹脂を充填する。
その後、リードフレームの外枠１０８に接続される信号接続端子の延長部や各チップ搭載領域間の連結部を含むカット線に沿って切断機を用いて切断し、下面側が外部電極として露出した個々の半導体装置が得られる。
【０００５】
上記のようにリードフレームを準備してからそのままチップを搭載して樹脂封止を行うのではなく、まず、半導体チップを支持するためのダイパッド部を除く部分と連結部との上部に成型部を成型した半導体装置用パッケージ（プレモールドパッケージと呼ぶこともある）を製造し、この半導体装置用パッケージを用いて半導体装置を製造することがある。
この半導体装置用パッケージは、成型部を成型するためのキャビティ凹部を有する上金型と平坦面を有する下金型とを用いてリードフレームに成型部をトランスファモールドなどにより成型することによって製造される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１２４２３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、この成型の際には、リードフレームの信号接続端子の下面側を下金型の平坦なパーティング面に密着させた状態で成型しているが、それでも成型材料が信号接続端子の下面側に回り込んで成型バリ（成型材料のはみ出し分）が発生してしまう。そのため従来では、この成型バリを吹き飛ばすためにブラスト処理工程又はウォータージェット工程などを導入しているが、このような成型バリ除去処理工程には多大の手間を要し、半導体装置用パッケージの製造工程における製造コスト、製造時間が増加してしまう。このような成型バリの発生は半導体装置の量産工程における工程削減などの工程簡略化、及びコスト削減のための大きな阻害要因となっている。また、ブラスト処理工程等によって、成型バリだけでなく柔らかい金属メッキも剥がれるという品質上の大きな問題が発生するおそれもある。
【０００８】
さらに、成型バリを防止するために、リードフレームをクランプする金型のパーティング面の部分の面積を広く取る必要があり、すなわち、リードフレームのチップ搭載領域側の露出させる部分を広くする必要があり、これが半導体装置の成型形状や意匠の制限を設ける一因となっている。従って、この従来の半導体装置用パッケージを用いてＬＥＤなどの光半導体装置を製造する場合には、高反射材料を用いた成型部の面積が狭められるため光半導体装置の反射率を向上できないという問題を生じる。
また、チップ搭載領域とは別に利用できる外部電極などを有した半導体装置用パッケージが求められることもあり、このような半導体装置用パッケージを効率的に製造することが課題となっている。
【０００９】
本発明は前述のような問題に鑑みてなされたもので、半導体装置の製造において半導体装置の形状や意匠への制限を抑制でき、高生産性、かつ低コストで高品質の半導体装置の製造を可能にする半導体装置用パッケージの製造方法及び半導体装置用パッケージを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明によれば、半導体チップを搭載するための複数のチップ搭載領域と前記各チップ搭載領域同士の間の連結部とを有し、前記チップ搭載領域に外部電極となる信号接続端子と前記半導体チップを支持するダイパッド部が設けられたリードフレームを用い、前記チップ搭載領域のダイパッド部を除く部分と前記連結部との上部に成型部を成型して半導体装置用パッケージを製造する製造方法であって、前記成型部を成型するためのキャビティ凹部を有する上金型と平坦面を有する下金型との間に前記リードフレームを前記チップ搭載領域が上側になるようにセットし、前記キャビティ凹部内で前記連結部と該連結部に隣接する前記信号接続端子との一部を押圧ブロックによりクランプしながら前記キャビティ凹部内に成型材料を充填し、前記複数のチップ搭載領域のダイパッド部と前記押圧ブロックによりクランプした前記信号接続端子の一部とが上面に対して露出し、前記チップ搭載領域の反対側の前記信号接続端子が下面に対して露出して上下両面に複数の前記外部電極が露出するように前記成型部を成型する工程を含むことを特徴とする半導体装置用パッケージの製造方法が提供される。
【００１１】
このような製造方法であれば、押圧ブロックによるクランプ力の増加によって成型バリの発生を極めて少なくすることができるので、成型バリ除去工程を行うことなく、バリ落としによる悪影響を抑制できる。その結果、上下両面に外部電極が露出した高品質の半導体装置用パッケージを高生産性で、かつ低コストで製造できる。これに加え、リードフレームをクランプする金型のパーティング面の部分の面積、すなわち露出させるチップ搭載領域の大きさを低減しても成型バリを抑制できるので、半導体装置の形状や意匠の自由度を向上可能な半導体装置用パッケージを製造できる。さらに、押圧ブロックでクランプした信号接続端子の一部を上面に対して露出させて外部電極などとして利用可能な半導体装置用パッケージを工程を増やすことなく効率的に製造できる。
【００１２】
このとき、前記押圧ブロックとして、垂直断面（鉛直方向の断面）の側壁形状が２直線以上、特には３直線以上からなるテーパ形状、あるいは、曲線又は曲線と直線との組合せからなるテーパ形状であるものを用いることが好ましい。
このようにすれば、成型時に押圧ブロックに付着する空気溜まりをテーパ角の調整で低減できる。
【００１３】
またこのとき、前記押圧ブロックとして、水平断面形状が円形又は角型であるものを用いることが好ましい。
このようにすれば、成型時に充填される溶融した成型材料の流れの乱れを抑制でき、高品質な成型部を成型できるとともに、上面に露出させる信号接続端子の形状も適切になる。
【００１４】
またこのとき、前記成型材料として、熱硬化性樹脂、熱可塑性樹脂、硝子、及びセラミックから選ばれる１種又は２種以上からなるものを用いることができる。
このようなものを用いれば、耐久性に優れた高品質な半導体装置用パッケージを製造できる。
【００１５】
また、本発明によれば、半導体チップを搭載するための複数のチップ搭載領域と前記各チップ搭載領域同士の間の連結部とを有し、前記チップ搭載領域に外部電極となる信号接続端子と前記半導体チップを支持するダイパッド部が設けられたリードフレームを用い、前記チップ搭載領域のダイパッド部を除く部分と前記連結部との上部に成型部を成型して製造された半導体装置用パッケージであって、前記成型時に用いられた押圧ブロックにより前記連結部と該連結部に隣接する前記信号接続端子との一部をクランプすることによって形成されたクランプ痕を有し、前記複数のチップ搭載領域のダイパッド部と前記クランプ痕に位置する前記信号接続端子の一部とが上面に対して露出し、前記チップ搭載領域の反対側の前記信号接続端子が下面に対して露出して上下両面に複数の前記外部電極が露出したものであることを特徴とする半導体装置用パッケージが提供される。
【００１６】
このような半導体装置用パッケージは、バリ落としによる悪影響が極めて抑制され、高生産性で、かつ低コストで生産された高品質な半導体装置用パッケージであり、リードフレームをクランプする金型のパーティング面の部分の面積を低減して製造可能なので半導体装置の形状や意匠の自由度を向上可能なものである。さらに、形成されたクランプ痕に位置する信号接続端子の一部が上面に対して露出し外部電極などとして利用可能なものである。
【発明の効果】
【００１７】
本発明の半導体装置用パッケージの製造方法は、キャビティ凹部内で連結部と該連結部に隣接する信号接続端子との一部を押圧ブロックによりクランプしながらキャビティ凹部内に成型材料を充填し、複数のチップ搭載領域のダイパッド部と押圧ブロックによりクランプした信号接続端子の一部とが上面に対して露出し、チップ搭載領域の反対側の信号接続端子が下面に対して露出して上下両面に複数の外部電極が露出するように成型部を成型する工程を含むので、以下のような顕著な効果を発揮できる。
第１に、押圧ブロックを用いてクランプ力を増加させることで、成型バリの発生が極めて少なく高品質な半導体装置用パッケージを高生産性で低コストで製造でき、また、半導体装置の形状や意匠への制限を抑制できる。
第２に、成型時の押圧ブロックの連結部のクランプによって、連結部が成型材料の圧力を受けて水平方向に変形するのを抑制でき、リードフレームの反りや変形を抑制できる。
第３に、成型部を成型しつつ、上面側の電極、はんだ接合部温度の測定点、画像認識のアライメントマークとして利用できるクランプ痕を効率的に設けることができ、例えば穴加工工程などの後工程の簡略化に寄与できる。
第４に、本発明の半導体装置用パッケージを用いれば、高生産性で、かつ低コストで高品質な半導体装置を製造できる。また、チップ搭載領域の露出面積を適切に設計することで、高反射率を有する半導体装置を製造できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の半導体装置用パッケージの一例を示す概略図である。（Ａ）半導体装置用パッケージの上面図。（Ｂ）半導体装置用パッケージの一部を示す拡大斜視図。
【図２】本発明の半導体装置用パッケージのチップ搭載領域の部分を拡大した概略図である。（Ａ）上面図。（Ｂ）下面図。（Ｃ）断面図。
【図３】本発明の半導体装置用パッケージの製造で用いるリードフレームの一例を示す概略図である。
【図４】本発明の半導体装置用パッケージの製造方法における成型工程を説明する概略説明図である。
【図５】押圧ブロックの垂直断面の側壁形状を示す断面図である。
【図６】押圧ブロックによりクランプする位置を説明する概略説明図である。
【図７】従来の半導体装置の製造時に用いられるリードフレームの一例を示す概略図である。
【発明を実施するための形態】
【００１９】
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
上記したように、例えばＬＥＤなどの半導体装置の製造にはリードフレームと一体形成した半導体装置用パッケージが用いられ、そのチップ搭載領域に半導体チップを実装し、これを封止材料で封止することにより製造される。この半導体装置の製造において、半導体装置の形状や意匠への制限を抑制でき、高生産性で、かつ低コストで高品質の半導体装置の製造を可能にする半導体装置用パッケージが求められている。また、チップ搭載領域とは別の外部電極やアライメントマークとして用いられる加工穴などを有する半導体装置用パッケージを効率的に製造する方法が課題となっている。
【００２０】
そこで、本発明者はこのような問題を解決すべく鋭意検討を重ねた。その結果、キャビティ凹部を有する金型を用いて成型部を成型する際に、キャビティ凹部内で押圧ブロックによりリードフレームの連結部と該連結部に隣接する信号接続端子との一部をクランプすれば、成型バリを極めて効果的に抑制しつつ、チップ搭載領域とは別の外部電極などを効率的に形成できることに想到し、本発明を完成させた。
【００２１】
まず、本発明の半導体装置用パッケージについて説明する。図１（Ａ）（Ｂ）に本発明の半導体装置用パッケージの概略図を示す。
図１（Ａ）（Ｂ）に示すように本発明の半導体装置用パッケージ１は、複数のチップ搭載領域３を上面側に有し、各チップ搭載領域３が成型部５によって取り囲まれた構造になっている。図２（Ａ）−（Ｃ）はこのチップ搭載領域３の部分を拡大した概略図である。図２（Ａ）に示すように、成型部５により囲まれ、上面に対して露出しているチップ搭載領域３には半導体チップを支持するためのダイパッド部７が設けられており、これに近接して上下両面が実装基板や電源コードとの接続面となる、すなわち外部電極となる信号接続端子６が設けられている。
【００２２】
図２（Ｂ）に示すように、半導体装置用パッケージの下面側には成型部５が形成されておらず、信号接続端子６の下面全面が露出している。図２（Ｃ）は図２（Ａ）の直線ａ−ａ’における断面図であり、この断面形状はチップ搭載領域３の周囲に成型部５が形成されたカップ形状となっており、露出したダイパッド部上に半導体チップを搭載できるようになっている。
【００２３】
このような本発明の半導体装置用パッケージは、図３に示すようなリードフレーム２を用いて製造されるものである。具体的には、上記した複数のチップ搭載領域３と各チップ搭載領域３同士の間の連結部１３とを有し、チップ搭載領域３に信号接続端子とダイパッド部が設けられたリードフレームを用いて、図１（Ａ）（Ｂ）に示すように、チップ搭載領域３のダイパッド部を除く部分と連結部１３との上部に成型部５を成型することによって本発明の半導体装置用パッケージ１は製造される。なお、連結部１３は信号接続端子の付け根にもなる。
【００２４】
また、本発明の半導体装置用パッケージは、図１（Ａ）（Ｂ）に示すように、成型部５の成型時に用いられた押圧ブロックにより連結部と該連結部に隣接する信号接続端子との一部をクランプすることによって形成されたクランプ痕４を有している。このクランプ痕４に位置する信号接続端子の一部は上面に対して露出しており、外部電極として利用できるようになっている。このように、本発明の半導体装置用パッケージは上下両面に複数の外部電極が露出したものである。
【００２５】
このような本発明の半導体装置用パッケージは、成型時にキャビティ凹部内でリードフレームを押圧ブロックによりクランプして製造されるものなので、成型バリの発生が極めて抑制され、そのためブラスト処理工程などの成型バリ除去工程を行わずに済む。その結果、バリ落としによる例えば金属メッキを剥してしまうといったような悪影響が抑制された非常に高品質なものであり、高生産性で、かつ低コストで生産できるものである。また、有機物等の付着が少ないため、メッキ面の品質が良く、プリント基板への実装品質の安定性が確保できるものである。
【００２６】
また、成型バリが極めて少なく抑制されつつ、露出させるチップ搭載領域の大きさを小さくすることもできるので、チップ搭載領域の設計自由度を向上できるものである。例えば、高反射材料を用いて成型する成型部の面積を大きくして高反射率を有するＬＥＤ装置を製造するなどといった場合に好適に用いられる。
さらに、形成されたクランプ痕に位置する信号接続端子の一部が上面に対して露出し、外部電極として、或いははんだ接合温度の測定点として、又は画像認識用のアライメントマークとして利用可能なものであり、後工程でこれらを形成するための工程時間やコストを低減可能なものである。
このように上下両面に複数の外部電極が露出した高品質な本発明の半導体装置用パッケージは、特にＬＥＤのような半導体装置の製造に好適に利用される。
【００２７】
次に本発明の半導体装置用パッケージの製造方法について説明する。
まず、図３に示すような、リードフレームを準備する。上記したように、このリードフレーム２には、複数のチップ搭載領域３と各チップ搭載領域３同士の間の連結部１３とを有し、チップ搭載領域３に信号接続端子６とダイパッド部７が設けられている。また、後述する成型工程において溶融した成型材料の注入経路であるランナーは外枠８のみに設けられてる。
次に、成型部を成型するためのキャビティ凹部を有する上金型と平坦面を有する下金型を用い、このようなリードフレームに対して以下のようにして成型部を成型する。
【００２８】
まず、図４に示すように、リードフレーム２の複数のチップ搭載領域３が上側になるように、すなわち、リードフレーム２の成型部５を成型する面を上金型９のキャビティ凹部１１に対向するようにし、リードフレーム２の下面側を下金型１０の平坦面に対向するようにして位置合わせし、上金型９と下金型１０との間にセットする。そして、リードフレーム２を上下金型のパーティング面で押圧するとともに、キャビティ凹部１１内で連結部と連結部に隣接する信号接続端子との一部を押圧ブロック１２によりクランプする。
【００２９】
このように上下金型９、１０のパーティング面でリードフレーム２を押圧し、かつ押圧ブロック１２で連結部の水平方向への移動を妨げるようにしてクランプしながら、例えばトランスファーモールドにより、外枠に設けられたランナーを介してキャビティ凹部１１内で形成される成型材料圧入部に溶融状態の成型材料を圧入し、充填された成型材料の圧力によりキャビティ凹部１１に対向する下金型１０のパーティング面に連結部、信号接続端子などを押圧しながら成型する。この成型によって、複数のチップ搭載領域のダイパッド部と押圧ブロックによりクランプした信号接続端子の一部、すなわちクランプ痕に位置する信号接続端子の一部とが上面に対して露出し、チップ搭載領域の反対側の信号接続端子が下面に対して露出した状態となる。すなわち、上下両面に複数の外部電極が露出した半導体装置用パッケージが得られる。
【００３０】
ここで、成型材料として、熱硬化性樹脂、熱可塑性樹脂、硝子、及びセラミックから選ばれる１種又は２種以上からなるものが好適に用いられる。このような成型材料として具体的には、例えば、エポキシ樹脂、ユリア樹脂、シリコーン樹脂、シリコーン変性エポキシ樹脂、芳香族ナイロン系樹脂、ポリフタルアミド樹脂、サルホン系樹脂、ポリイミド樹脂、ポリイミドシリコーン樹脂、ポリアミドイミド樹脂、ポリケトン樹脂、ポリカーボネート樹脂、ポリフェニルレンサンファイド、液晶ポリマー、ＡＢＳ樹脂、ＰＢＴ樹脂、エポキシ樹脂、フェノール樹脂、アクリル樹脂、セラミック、硝子などが挙げられる。尚、これらの成型材料には高反射率を得るために、例えば二酸化チタン等の白色顔料を必要に応じて適宜配合することができる。
【００３１】
このような本発明の半導体装置用パッケージの製造方法であれば、成型時に金型とリードフレームの僅かな隙間から漏れた成型材料が下面側に回り込んで発生する成型バリを極めて効果的に抑制できるとともに、成型中に成型材料の圧力が上金型の方向に作用したときにも連結部が成型材料の圧力を受けて水平方向に変形するのを抑制できるので、リードフレームの変形や反りをより効果的に抑制できる。このとき、特に限定されることはないが、図６に示すような、四角形のチップ搭載領域の各コーナー部、すなわち連結部の交差部での信号接続端子の一部とそれに隣接する連結部の位置を押圧ブロックによりクランプすることができる（図中の４ａ参照）。このようにすればより効果的に成型バリの発生を抑制できる。
【００３２】
また、成型バリ除去のためのブラスト処理工程などが不要となるので生産性が向上し、コストを低減できる。さらに、押圧ブロックでクランプ力を増加することによって、リードフレームをクランプする金型のパーティング面の部分の面積、すなわち露出させるチップ搭載領域の大きさを低減しても成型バリを抑制できるので、チップ搭載領域の設計自由度を向上できる。さらに、押圧ブロックは成型時のジェッティング対策にもなり、成型不良を抑制できる。また、用いる金型の構造も簡素であり、製造コストを抑えることができる。
また、上記したクランプ痕の位置で露出した信号接続端子は電極としてだけでなく、例えばはんだ接合部温度の測定点や、半導体製造工程で半導体チップの封止後の半導体装置をダイサー等の切断機で切断する際の位置決めに用いる画像認識のアライメントマークなどとしても利用可能である。このように、本発明の半導体装置用パッケージを用いることによって、穴加工等施す必要もなく半導体装置を効率的に精度良く製造できる。
【００３３】
ここで、成型時に使用する押圧ブロックの高さ、側壁形状、水平断面の面積などは、製造する半導体装置用パッケージの大きさ、成型部の高さや幅、所望のクランプ痕の大きさなどに応じて適宜設定することができるが、特に成型時の成型材料の流動性に影響を与えない構造であることが望ましい。
【００３４】
例えば、押圧ブロックとして、図５（Ａ）に示すような、垂直断面の側壁形状が２直線以上、特には３直線以上からなるテーパ形状、又は図５（Ｂ）に示すような、曲線又は曲線と直線の組合せからなるテーパ形状であるものを用いることが好ましい。
このようにすれば、成型時に押圧ブロックに付着する空気溜まりをテーパ角の調整で低減でき、成型部内への空気混入（ボイドの発生）を低減できる。ここで、図５（Ａ）に示すように、例えばテーパの角度αを１１〜３０°、βを８０〜９０°の範囲とすることができる。
【００３５】
また、押圧ブロックとして、水平断面形状が円形又は角型（例えば、四角形以上の多角形）であるものを用いることが好ましい。
このようにすれば、成型時に充填される、溶融した成型材料の流れの乱れを抑制でき、成型部を高品質に成型できる。
またこのとき、図６に示すように、リードフレームの周辺部では押圧ブロックとして縦方向に半分に割ったものを用いてクランプ痕が半円形（図中に４ｂ）となるようにし、また、リードフレームのコーナー部では押圧ブロックとして縦方向に４分の１に割った形状を用いてクランプ痕が扇形（図中の４ｃ）となるようにしても良い。このように、押圧ブロックの水平断面形状は、必要とされるクランプ痕の形状により種々採用し得る。
【実施例】
【００３６】
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
【００３７】
（実施例１）
図１に示すような本発明の半導体装置用パッケージを本発明の製造方法に従って製造した。ここで、使用した押圧ブロックは、図５（Ａ）に示すような垂直断面の側壁形状が２直線以上（ここでは３直線）からなるテーパ形状であり、水平断面形状が円形であるものを用いた。また、この押圧ブロックで図６に示すように円形の斜線で示す部分（４ａ〜４ｃ）、すなわちリードフレームのチップ搭載領域の各コーナー部付近の位置をクランプするようにした。
【００３８】
また、成型材料として、トランスファー成型用タブレット形状となったシリコーン樹脂組成物を用いた。また、成型温度を該シリコーン樹脂の熱硬化開始温度１５０°〜１８０°とし、成型圧力を１０〜２０ＭＰａとした。また、反射率の高い半導体装置を製造するためにチップ搭載領域の露出部分の面積を従来のパッケージより小さくして製造した。
その結果、成型バリ等の外観不良の発生なく半導体装置用パッケージを製造でき、ブラスト処理などの成型バリ除去工程を省略することができた。この本発明の半導体装置用パッケージを用いて半導体装置を製造したところ、反射率が９０％以上の高反射率を有する半導体装置を製造できた。この際、クランプ痕をアライメントマークとして利用したため切断工程で用いるアライメントマーク形成のための穴加工工程も省略できた。
【００３９】
このように、本発明の半導体装置用パッケージの製造方法は、半導体装置の製造において半導体装置の形状や意匠への制限を抑制でき、高生産性、かつ低コストで高品質の半導体装置の製造を可能にする半導体装置用パッケージを製造できることが確認できた。
【００４０】
（比較例）
成型部の成型時に押圧ブロックを用いない従来の半導体装置用パッケージの製造方法に従い、極力成型バリが発生しないようにチップ搭載領域を露出するための金型のパーティング面面積を広くとり半導体装置用パッケージを製造した。しかし、成型バリが発生してしまったためブラスト処理を行う必要があり、実施例と比べ製造コスト、製造時間が増加してしまった。また、この半導体装置用パッケージを用いて半導体装置を製造したところ、反射率が８０％と実施例の結果と比べ悪化していた。また、切断時にアライメントマーク形成のための穴加工が必要であった。
【００４１】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００４２】
１…半導体装置用パッケージ、  ２…リードフレーム、  ３…チップ搭載領域、
４、４ａ、４ｂ、４ｃ…クランプ痕、  ５…成型部、  ６…信号接続端子、
７…ダイパッド部、  ８…外枠、  ９…上金型、  １０…下金型、
１１…キャビティ凹部、  １２…押圧ブロック、  １３…連結部。
【図１】
2013089698.tif 000003
【図２】
2013089698.tif 000004
【図３】
2013089698.tif 000005
【図４】
2013089698.tif 000006
【図５】
2013089698.tif 000007
【図６】
2013089698.tif 000008
【図７】
2013089698.tif 000009