(57)【要約】【課題】  より確実にラッチングリレーをオフ状態に設定可能なラッチングリレー駆動回路を提供する。【解決手段】  ラッチングリレー駆動回路は、セットパルス及びリセットパルスを出力可能な論理回路１と、セットパルスにより駆動されて、オン状態で負荷を例えば１２Ｖ電源に接続するラッチングリレー２をオン状態に設定する第１のトランジスタＴｒ１，Ｔｒ４と、リセットパルスにより駆動されて、ラッチングリレー２をオフ状態に設定する第２のトランジスタＴｒ２，Ｔｒ３と、リセットパルスにより駆動されて、ラッチングリレー２をオフ状態に設定する第３のトランジスタＴｒ５，Ｔｒ６を備える。第２のトランジスタ及び第３のトランジスタは、１２Ｖ電源に対して並列に接続され、１２Ｖ電源及び第２のトランジスタが接続される第１の線路の系統は、１２Ｖ電源及び第３のトランジスタが接続される第２の線路の系統と異なる。【選択図】  図１
2013089411.tif 000002
【特許請求の範囲】
【請求項１】
セットパルス及びリセットパルスを出力可能な論理回路と、
前記セットパルスにより駆動されて、オン状態で負荷を電源に接続するラッチングリレーを前記オン状態に設定する第１のトランジスタと、
前記リセットパルスにより駆動されて、前記ラッチングリレーをオフ状態に設定する第２のトランジスタと、
を備えるラッチングリレー駆動回路であって、
前記リセットパルスにより駆動されて、前記ラッチングリレーを前記オフ状態に設定する第３のトランジスタを更に備え、
前記第２のトランジスタ及び前記第３のトランジスタは、前記電源に対して並列に接続され、
前記電源及び前記第２のトランジスタが接続される第１の線路の系統は、前記電源及び前記第３のトランジスタが接続される第２の線路の系統と異なることを特徴とするラッチングリレー駆動回路。
【請求項２】
前記論理回路及び前記第１のトランジスタが接続される第３の線路と前記論理回路及び前記第２のトランジスタが接続される第４の線路とに、予備電源線路が接続され、
前記第３の線路及び前記第４の線路の前記論理回路側に断線が生じた場合に、前記予備電源線路は、前記第１のトランジスタ及び前記第２のトランジスタに前記電源からの電力を供給することを特徴とする請求項１に記載のラッチングリレー駆動回路。
【請求項３】
前記ラッチングリレーは、コイル及び接点を有し、前記コイルに流れる電流の方向が異なることによって前記接点の開状態及び閉状態が切り替えられ、
前記第１のトランジスタ及び前記第２のトランジスタの各々は、前記論理回路から同時に出力されるハイ信号及びロー信号の組み合わせによって駆動される一対のトランジスタによって構成され、
前記第３の線路は、前記第１のトランジスタの駆動時に前記ロー信号が前記セットパルスとして出力される線路であり、
前記第４の線路は、前記第２のトランジスタの駆動時に前記ハイ信号が前記リセットパルスとして出力される線路であり、
前記論理回路及び前記第２のトランジスタが接続される第５の線路に接地線路が接続され、前記第５の線路は、前記第２のトランジスタの駆動時に前記ロー信号が前記リセットパルスとして出力される線路であることを特徴とする請求項２に記載のラッチングリレー駆動回路。
【請求項４】
前記電源及び前記ラッチングリレーが接続される線路の系統は、前記第１の線路及び前記第２の線路の少なくとも一方の系統と異なることを特徴とする請求項１乃至３の何れか１項に記載のラッチングリレー駆動回路。
【請求項５】
前記負荷は、車両に搭載される車載機器であり、
前記ラッチングリレーは、前記車載機器を制御する電子制御ユニットに設けられ、
前記電源及び前記第３のトランジスタが接続される前記第２の線路に接続されるコンデンサは、前記第２の線路に接続される前記電源として機能し、前記コンデンサは、前記電子制御ユニット又は前記車両に搭載される他の電子制御ユニットに設けられ、
前記第１の線路に前記電源及び前記第２のトランジスタだけでなく、前記第１のトランジスタも接続され、
前記第２の線路の前記系統又は前記第１の線路の前記系統の何れか一方に前記車両のイグニッションスイッチが設けられ、前記第２の線路の前記系統又は前記第１の線路の前記系統の何れか他方に前記イグニッションスイッチが設けられていないことを特徴とする請求項１乃至４の何れか１項に記載のラッチングリレー駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ラッチングリレーを駆動する駆動回路等に関する。
【背景技術】
【０００２】
一般に、電磁石を形成するコイルを有するリレーは、コイルに直流電流を流して接点を開閉制御することができる。リレー（又は接点）をオン状態（又は閉状態）に設定するためには、コイルに直流電流を流し続ける必要があるが、ラッチングリレーは、コイルに瞬間的に直流電流を流すだけで、オン状態を自己保持することできる。例えば特許文献１は、ラッチングリレーを駆動するラッチングリレー駆動回路を開示する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３３２１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ラッチングリレーは、コイルに瞬間的に直流電流を流すだけでオン状態を自己保持できるので、低消費電力であるという利点を有する。しかしながら、ラッチングリレーをオン状態に設定した後に、駆動回路が故障する場合、ラッチングリレーをオフ状態に設定することができない。
【０００５】
本発明の１つの目的は、より確実にラッチングリレーをオフ状態に設定可能なラッチングリレー駆動回路を提供することである。本発明の他の目的は、以下に例示する態様及び好ましい実施形態、並びに添付の図面を参照することによって、当業者に明らかになるであろう。
【課題を解決するための手段】
【０００６】
以下に、本発明の概要を容易に理解するために、本発明に従う態様を例示する。
【０００７】
本発明に従う第１の態様は、セットパルス及びリセットパルスを出力可能な論理回路と、
前記セットパルスにより駆動されて、オン状態で負荷を電源に接続するラッチングリレーを前記オン状態に設定する第１のトランジスタと、
前記リセットパルスにより駆動されて、前記ラッチングリレーをオフ状態に設定する第２のトランジスタと、
を備えるラッチングリレー駆動回路であって、
前記リセットパルスにより駆動されて、前記ラッチングリレーを前記オフ状態に設定する第３のトランジスタを更に備え、
前記第２のトランジスタ及び前記第３のトランジスタは、前記電源に対して並列に接続され、
前記電源及び前記第２のトランジスタが接続される第１の線路の系統は、前記電源及び前記第３のトランジスタが接続される第２の線路の系統と異なることを特徴とするラッチングリレー駆動回路に関係する。
【０００８】
第１のトランジスタによってラッチングリレーをオン状態に設定した後に、第２のトランジスタが故障する場合、第２のトランジスタによってラッチングリレーをオフ状態に設定することができない。また、第２のトランジスタが故障しない場合であっても、第１の線路に断線が生じると、第２のトランジスタによってラッチングリレーをオフ状態に設定することができない。しかしながら、このような場合であっても、第２のトランジスタと並列に接続され、別系統によって電源と接続される第３のトランジスタによってラッチングリレーをオフ状態に設定することができる。
【０００９】
また、本発明に従う第１の態様によれば、ラッチングリレー駆動回路は、第２のトランジスタの故障及び第１の線路の断線を検出する回路を備える必要がない。別系統によって電源と接続される第３のトランジスタを備えることにより、低コストで信頼性の高いラッチングリレー駆動回路を提供することができる。
【００１０】
第１の態様において、前記論理回路及び前記第１のトランジスタが接続される第３の線路と前記論理回路及び前記第２のトランジスタが接続される第４の線路とに、予備電源線路が接続されてもよく、
前記第３の線路及び前記第４の線路の前記論理回路側に断線が生じた場合に、前記予備電源線路は、前記第１のトランジスタ及び前記第２のトランジスタに前記電源からの電力を供給してもよい。
【００１１】
論理回路と第３の線路及び第４の線路との接続が断絶しても、第３の線路及び第４の線路には予備電源線路が接続されているので、第１のトランジスタによってラッチングリレーをオン状態に設定することなく、第２のトランジスタによってラッチングリレーをオフ状態に設定することができる。この時、第２のトランジスタと並列に接続される第３のトランジスタによってもラッチングリレーをオフ状態に設定することができる。
【００１２】
第１の態様において、前記ラッチングリレーは、コイル及び接点を有してもよく、前記コイルに流れる電流の方向が異なることによって前記接点の開状態及び閉状態が切り替えられてもよく、
前記第１のトランジスタ及び前記第２のトランジスタの各々は、前記論理回路から同時に出力されるハイ信号及びロー信号の組み合わせによって駆動される一対のトランジスタによって構成されてもよく、
前記第３の線路は、前記第１のトランジスタの駆動時に前記ロー信号が前記セットパルスとして出力される線路であってもよく、
前記第４の線路は、前記第２のトランジスタの駆動時に前記ハイ信号が前記リセットパルスとして出力される線路であってもよく、
前記論理回路及び前記第２のトランジスタが接続される第５の線路に接地線路が接続されてもよく、前記第５の線路は、前記第２のトランジスタの駆動時に前記ロー信号が前記リセットパルスとして出力される線路であってもよい。
【００１３】
第１のトランジスタ及び第２のトランジスタの各々を一対のトランジスタによって構成する場合であっても、第１のトランジスタによってラッチングリレーの接点を閉状態に設定することなく、第２のトランジスタによってラッチングリレーの接点を開状態に設定することができる。なお、第１のトランジスタの駆動時に第２のトランジスタは非駆動に設定される一方、第２のトランジスタの駆動時に第１のトランジスタは非駆動に設定されることで、コイルに流れる電流の方向が切り替えられ、Ｈブリッジ回路を形成することができる。
【００１４】
第１の態様において、前記電源及び前記ラッチングリレーが接続される線路の系統は、前記第１の線路及び前記第２の線路の少なくとも一方の系統と異なってよい。
【００１５】
第１の線路及び第２の線路の少なくとも一方に断線が生じた場合であっても、電源からラッチングリレーに電力を供給することができ、ラッチングリレーは正常に機能することができる。
【００１６】
第１の態様において、前記負荷は、車両に搭載される車載機器であってもよく、
前記ラッチングリレーは、前記車載機器を制御する電子制御ユニットに設けられてもよく、
前記電源及び前記第３のトランジスタが接続される前記第２の線路に接続されるコンデンサは、前記第２の線路に接続される前記電源として機能してもよく、前記コンデンサは、前記電子制御ユニット又は前記車両に搭載される他の電子制御ユニットに設けられてもよく、
前記第１の線路に前記電源及び前記第２のトランジスタだけでなく、前記第１のトランジスタも接続されてもよく、
前記第２の線路の前記系統又は前記第１の線路の前記系統の何れか一方に前記車両のイグニッションスイッチが設けられてもよく、前記第２の線路の前記系統又は前記第１の線路の前記系統の何れか他方に前記イグニッションスイッチが設けられていなくてもよい。
【００１７】
電子制御ユニット内の既存のコンデンサを第２の線路に接続される電源として機能させることで、第２の線路の系統を第１の線路の系統と異ならせることができる。この場合、第２の線路の系統を第１の線路の系統と異ならせるために必要な回路を追加する必要がなく、コストの上昇を抑制することができる。また、イグニッションスイッチがオフされて、電源が第１の線路又は第２の線路に接続されない場合であっても、コンデンサに蓄積されている電荷を有効に利用して、電源として機能するコンデンサと接続される第３のトランジスタによってラッチングリレーをオフ状態に設定することができる。
【００１８】
当業者は、例示した本発明に従う態様が、本発明の精神を逸脱することなく、さらに変更され得ることを容易に理解できるであろう。
【図面の簡単な説明】
【００１９】
【図１】本発明に従うラッチングリレー駆動回路の構成例を示す。
【図２】図１のラッチングリレーの負荷電源、第２のトランジスタが接続される電源１及び第３のトランジスタが接続される電源２の構成例を示す。
【図３】ラッチングリレーがオン状態に設定される時のラッチングリレー駆動回路の動作説明図を示す。
【図４】ラッチングリレーがオフ状態に設定される時のラッチングリレー駆動回路の動作説明図を示す。
【図５】ラッチングリレーのコイルに流れる電流の時間変化例を示す。
【図６】第２のトランジスタが故障した時のラッチングリレー駆動回路の動作説明図を示す。
【図７】電源１が喪失した時のラッチングリレー駆動回路の動作説明図を示す。
【図８】論理回路が故障した時のラッチングリレー駆動回路の動作説明図を示す。
【図９】本発明に従うラッチングリレー駆動回路の他の構成例を示す。
【発明を実施するための形態】
【００２０】
以下に説明する好ましい実施形態は、本発明を容易に理解するために用いられている。従って、当業者は、本発明が、以下に説明される実施形態によって不当に限定されないことを留意すべきである。
【００２１】
図１は、本発明に従うラッチングリレー駆動回路の構成例を示す。図１の例において、ラッチングリレー２を駆動する駆動回路は、概して、論理回路１及びスイッチングトランジスタを備え、ラッチングリレー２の電磁石を形成するコイルに流れる電流を制御することができる。スイッチングトランジスタは、図１の例に限定されず、本発明の原理に従って構成することができる。
【００２２】
図１の例において、ラッチングリレー２は、例えば１巻線型のラッチングリレーであり、オフ状態に設定されているラッチングリレー２が示されている。図１の例において、ラッチングリレー２の例えば１２Ｖ電源等の電源（負荷電源）側の接点と負荷３側の接点とは離れて、開状態が形成されている。なお、１２Ｖ電源側の接点が負荷３側の接点に近づいて接すると、閉状態が形成され、ラッチングリレー２はオン状態に設定される。負荷３は１２Ｖ電源（負荷電源）に接続されると、供給される電力を消費することができる。図１の例において、負荷３の一端に接点が設けられ、負荷３の他端は例えばＧＮＤレベルに接地されている。
【００２３】
図１の例において、論理回路１は、セットパルス及びリセットパルスを出力可能であり、スイッチングトランジスタは、セットパルスにより駆動される第１のトランジスタとリセットパルスにより駆動される第２のトランジスタとで構成することができる。論理回路１は、例えば５Ｖ電源等の電源１に接続され、例えば４つの出力端子Ｔ１〜Ｔ４を有する。論理回路１は、例えばＧＮＤレベルに接地されている。
【００２４】
論理回路１がセットパルス及びリセットパルスの何れも出力しない時、出力端子Ｔ１は、例えば５Ｖに設定され、出力端子Ｔ２は、例えば０Ｖ（ＧＮＤレベル）に設定され、出力端子Ｔ３は、例えば５Ｖに設定され、出力端子Ｔ４は、例えば０Ｖに設定される。出力端子Ｔ１〜Ｔ４から出力される電圧の組み合わせにより、セットパルス又はリセットパルスの何れか一方を生成することができる。
【００２５】
論理回路１からセットパルスを第１のトランジスタに出力している間、第１のトランジスタは、ラッチングリレー２の接点が閉状態になるように、ラッチングリレー２のコイルに電流を第１の方向に流すことができる。論理回路１からリセットパルスを第２のトランジスタに出力している間、第２のトランジスタは、ラッチングリレー２の接点が開状態になるように、ラッチングリレー２のコイルに電流を第１の方向と逆方向である第２の方向に、流すことができる。ラッチングリレー２のコイルに流れる電流の方向が異なることによってラッチングリレー２の接点の開状態及び閉状態が切り替えられる。
【００２６】
図１の例において、ラッチングリレー２をオン状態に設定する第１のトランジスタは、例えばトランジスタＴｒ１及びトランジスタＴｒ４で構成することができる。ラッチングリレー２をオフ状態に設定する第２のトランジスタは、例えばトランジスタＴｒ２及びトランジスタＴｒ３で構成することができる。
【００２７】
図１の例において、トランジスタＴｒ１は、ＰＮＰ型のトランジスタであり、トランジスタＴｒ１のベースは、出力端子Ｔ１と接続されている。トランジスタＴｒ１のエミッタは、例えば５Ｖ電源等の電源１に接続されている。また、トランジスタＴｒ１のエミッタとベースとの間に抵抗Ｒ１が設けられている。さらに、トランジスタＴｒ１のコレクタは、トランジスタＴｒ２のコレクタに接続され、トランジスタＴｒ１のコレクタとトランジスタＴｒ２のコレクタとの接続ノードは、ラッチングリレー２のコイルの一端に接続されている。
【００２８】
図１の例において、トランジスタＴｒ４は、ＮＰＮ型のトランジスタであり、トランジスタＴｒ４のベースは、出力端子Ｔ４と接続されている。トランジスタＴｒ４のエミッタは、例えばＧＮＤレベルに接地されている。また、トランジスタＴｒ４のエミッタとベースとの間に抵抗Ｒ４が設けられている。さらに、トランジスタＴｒ４のコレクタは、トランジスタＴｒ３のコレクタに接続され、トランジスタＴｒ４のコレクタとトランジスタＴｒ３のコレクタとの接続ノードは、ラッチングリレー２のコイルの他端に接続されている。
【００２９】
図１の例において、トランジスタＴｒ３は、ＰＮＰ型のトランジスタであり、トランジスタＴｒ３のベースは、出力端子Ｔ３と接続されている。トランジスタＴｒ３のエミッタは、例えば５Ｖ電源等の電源１に接続されている。また、トランジスタＴｒ３のエミッタとベースとの間に抵抗Ｒ３が設けられている。
【００３０】
図１の例において、トランジスタＴｒ２は、ＮＰＮ型のトランジスタであり、トランジスタＴｒ２のベースは、出力端子Ｔ２と接続されている。トランジスタＴｒ２のエミッタは、例えばＧＮＤレベルに接地されている。また、トランジスタＴｒ２のエミッタとベースとの間に抵抗Ｒ２が設けられている。
【００３１】
第１のトランジスタＴｒ１，Ｔｒ４によってラッチングリレー２をオン状態に設定した後に、第２のトランジスタＴｒ２，Ｔｒ３が故障する場合、第２のトランジスタＴｒ２，Ｔｒ３によってラッチングリレー２をオフ状態に設定することができない。しかしながら、第２のトランジスタＴｒ２，Ｔｒ３が故障する場合であっても、第２のトランジスタＴｒ２，Ｔｒ３と並列に接続される第３のトランジスタによってラッチングリレー２をオフ状態に設定することができる。
【００３２】
本発明に従うラッチングリレー駆動回路は、第３のトランジスタを備えることを特徴としている。第３のトランジスタは、第２のトランジスタＴｒ２，Ｔｒ３と同様に、リセットパルスにより駆動される。第３のトランジスタの駆動時に、ラッチングリレー２はオフ状態に設定され、第３のトランジスタは、例えばトランジスタＴｒ５及びトランジスタＴｒ６で構成することができる。
【００３３】
図１の例において、トランジスタＴｒ６は、ＰＮＰ型のトランジスタであり、トランジスタＴｒ６のベースは、トランジスタＴｒ３のベースに接続され、トランジスタＴｒ６のベースとトランジスタＴｒ３のベースとの接続ノードは、出力端子Ｔ３と接続されている。トランジスタＴｒ６のエミッタは、例えば５Ｖ電源等の電源２に接続されている。また、トランジスタＴｒ６のエミッタとベースとの間に抵抗Ｒ６が設けられている。トランジスタＴｒ６のコレクタは、ラッチングリレー２のコイルの他端に接続されている。
【００３４】
図１の例において、トランジスタＴｒ５は、ＮＰＮ型のトランジスタであり、トランジスタＴｒ５のベースは、トランジスタＴｒ２のベースに接続され、トランジスタＴｒ５のベースとトランジスタＴｒ２のベースとの接続ノードは、出力端子Ｔ２と接続されている。トランジスタＴｒ５のエミッタは、例えばＧＮＤレベルに接地されている。また、トランジスタＴｒ５のエミッタとベースとの間に抵抗Ｒ５が設けられている。トランジスタＴｒ５のコレクタは、ラッチングリレー２のコイルの一端に接続されている。
【００３５】
図１の例において、好ましくは、第１のトランジスタＴｒ１，Ｔｒ４の電源１側のトランジスタＴｒ１と論理回路１が接続される線路に電源１からの電力を供給可能な予備電源線路が接続されている。同様に、第２のトランジスタＴｒ２，Ｔｒ３のＧＮＤレベル側のトランジスタＴｒ２と論理回路１が接続される線路に電源２からの電力を供給可能な予備電源線路が接続されている。さらに、第２のトランジスタＴｒ２，Ｔｒ３の電源１側のトランジスタＴｒ３と論理回路１が接続される線路に接地可能な接地線路が接続されている。なお、予備電源線路及び接地線路については後述し、予備電源線路及び接地線路は、論理回路１側に設けられてもよい。
【００３６】
図２は、図１のラッチングリレー２の負荷電源、第２のトランジスタＴｒ２，Ｔｒ３が接続される電源１及び第３のトランジスタＴｒ５，Ｔｒ６が接続される電源２の構成例を示す。図２の例において、ラッチングリレー２の負荷電源は、１２Ｖ電源そのものであり、ラッチングリレー２は、１２Ｖ電源に直接に接続されている。電源１は、定電圧回路４ａからの出力であり、電源１は、定電圧回路４ａを介して１２Ｖ電源に接続されている。定電圧回路４ａは、１２Ｖ電源からの電力を取り込み、電源１の出力電圧は、５Ｖに設定されている。電源２は、定電圧回路４ｂからの出力であり、電源２は、定電圧回路４ｂ及びスイッチＳＷ（例えば、イグニッションスイッチ）を介して１２Ｖ電源に接続されている。スイッチＳＷがオンされる時、定電圧回路４ｂは、１２Ｖ電源からの電力を取り込み、電源２の出力電圧は、５Ｖに設定されている。なお、スイッチＳＷは、省略してもよく、１２Ｖ電源とラッチングリレー２との間に他の定電圧回路を設けてもよい。
【００３７】
図２の例において、ラッチングリレー２、定電圧回路４ａ及び定電圧回路４ｂは、例えば電子制御ユニット（ＥＣＵ）５ａに設けられ、１２Ｖ電源は、直流電源であり、例えばバッテリで構成することができる。直流電源の出力電圧は、１２Ｖに限定されず、例えば負荷３の種類に応じて設定することができる。電源１の出力電圧及び電源２の出力電圧も、５Ｖに限定されず、例えばスイッチングトランジスタの種類に応じて設定することができる。ＥＣＵ５ａは、１２Ｖを５Ｖに変換するＤＣ／ＤＣコンバータ等の定電圧回路４ａ及び定電圧回路４ｂを内部に備えるが、定電圧回路４ａ及び定電圧回路４ｂがＥＣＵ５ａに設けられず、ＥＣＵ５ａは、例えば５Ｖの直流電源からの電力を入力してもよい。
【００３８】
本発明に従うラッチングリレー駆動回路又はＥＣＵ５ａは、複数の電源系統を備えることを特徴としている。言い換えれば、スイッチングトランジスタは、電源１（例えば５Ｖの直流電源）から電力を供給される第２のトランジスタＴｒ２，Ｔｒ３と、電源１と異なる電源２（例えば５Ｖの直流電源）から電力を供給される第３のトランジスタＴｒ５，Ｔｒ６とを備えることを特徴としている。第２のトランジスタＴｒ２，Ｔｒ３及び第３のトランジスタＴｒ５，Ｔｒ６は、１２Ｖ電源に対して並列に接続され、１２Ｖ電源及び第２のトランジスタＴｒ２，Ｔｒ３が接続される第１の線路の系統（電源系統又は電源１）は、１２Ｖ電源及び第３のトランジスタＴｒ５，Ｔｒ６が接続される第２の線路の系統（電源系統又は電源２）と異なる。なお、第１の線路には、第２のトランジスタＴｒ２，Ｔｒ３だけでなく、第１のトランジスタＴｒ１，Ｔｒ４も接続されている。
【００３９】
ところで、第２のトランジスタＴｒ２，Ｔｒ３が故障しない場合であっても、第１の線路に断線が生じると、第２のトランジスタＴｒ２，Ｔｒ３によってラッチングリレー２をオフ状態に設定することができない。言い換えれば、定電圧回路４ａが故障して電源１から電力が供給されないと、第２のトランジスタＴｒ２，Ｔｒ３によってラッチングリレー２をオフ状態に設定することができない。しかしながら、このような場合であっても、第２のトランジスタＴｒ２，Ｔｒ３と並列に接続され、別系統によって１２Ｖ電源と接続される第３のトランジスタＴｒ５，Ｔｒ６によってラッチングリレー２をオフ状態に設定することができる。言い換えれば、定電圧回路４ａが故障しても、定電圧回路４ｂが正常に動作する限り、電源２から電力が供給されて、第３のトランジスタＴｒ５，Ｔｒ６によってラッチングリレー２をオフ状態に設定することができる。
【００４０】
また、ラッチングリレー２は、１２Ｖ電源に直接に接続され、定電圧回路４ａ（電源１）及び定電圧回路４ｂ（電源２）を介して１２Ｖ電源（負荷電源）に接続されていない。１２Ｖ電源及びラッチングリレー２が接続される線路の系統（負荷電源系又は負荷電源）は、第１の線路の系統（駆動回路電源系統又は電源１）及び第２の線路の系統（駆動回路電源系統又は電源２）と独立しており、異なっている。第１の線路及び第２の線路に断線が生じた場合であっても、１２Ｖ電源（負荷電源）からラッチングリレー２に電力を供給することができる。
【００４１】
但し、定電圧回路４ａ又は定電圧回路４ｂの出力電圧が負荷３に適合している場合、ラッチングリレー２は、定電圧回路４ａ又は定電圧回路４ｂから電力を供給されてもよい。
【００４２】
図３は、ラッチングリレー２がオン状態に設定される時のラッチングリレー駆動回路の動作説明図を示す。図３の例において、出力端子Ｔ１から出力される電圧が５Ｖから例えば０Ｖに変更されると同時に、出力端子Ｔ４から出力される電圧が０Ｖから例えば５Ｖに変更される。これにより、トランジスタＴｒ１をオン駆動する電流Ｉｂ１が電源１側から抵抗Ｒ１を介して出力端子Ｔ１に流れると同時に、トランジスタＴｒ４をオン駆動する電流Ｉｂ４が出力端子Ｔ４から抵抗Ｒ４介してＧＮＤレベル側に流れる。トランジスタＴｒ１，Ｔｒ４のベースに電流Ｉｂ１，Ｉｂ４が流れると、コレクタ−エミッタ間が導通し、電流Ｉｏｕｔ１は、電源１側からトランジスタＴｒ１、ラッチングリレー２のコイル及びトランジスタＴｒ４を介して、ＧＮＤレベル側に流れる。電流Ｉｏｕｔ１の方向（第１の方向）は、ラッチングリレー２の接点を閉状態に設定して、ラッチングリレー２をオン状態に設定する。
【００４３】
このように、一対のトランジスタＴｒ４，Ｔｒ１（第１のトランジスタ）は、論理回路１から同時に出力されるハイ信号（Ｔ４）及びロー信号（Ｔ１）の組み合わせによって駆動される。
【００４４】
図４は、ラッチングリレー２がオフ状態に設定される時のラッチングリレー駆動回路の動作説明図を示す。図４の例において、出力端子Ｔ２から出力される電圧が０Ｖから例えば５Ｖに変更されると同時に、出力端子Ｔ３から出力される電圧が５Ｖから例えば０Ｖに変更される。これにより、トランジスタＴｒ３をオン駆動する電流Ｉｂ３が電源１側から抵抗Ｒ３を介して出力端子Ｔ３に流れると同時に、トランジスタＴｒ２をオン駆動する電流Ｉｂ２が出力端子Ｔ２から抵抗Ｒ２介してＧＮＤレベル側に流れる。この時、トランジスタＴｒ６をオン駆動する電流Ｉｂ６が電源２側から抵抗Ｒ６を介して出力端子Ｔ３に流れると同時に、トランジスタＴｒ５をオン駆動する電流Ｉｂ５が出力端子Ｔ２から抵抗Ｒ５介してＧＮＤレベル側に流れる。トランジスタＴｒ３，Ｔｒ２，Ｔｒ６，Ｔｒ５のベースに電流Ｉｂ３，Ｉｂ２，Ｉｂ６，Ｉｂ５が流れると、コレクタ−エミッタ間が導通し、電流Ｉｏｕｔ２は、電源１及び電源２側からトランジスタＴｒ３，Ｔｒ６、ラッチングリレー２のコイル及びトランジスタＴｒ２，Ｔｒ５を介して、ＧＮＤレベル側に流れる。電流Ｉｏｕｔ２の方向（第２の方向）は、ラッチングリレー２の接点を開状態に設定して、ラッチングリレー２をオフ状態に設定する。
【００４５】
このように、一対のトランジスタＴｒ２，Ｔｒ３（第２のトランジスタ）は、論理回路１から同時に出力されるハイ信号（Ｔ２）及びロー信号（Ｔ３）の組み合わせによって駆動される。一対のトランジスタＴｒ５，Ｔｒ６（第２のトランジスタ）も、論理回路１から同時に出力されるハイ信号（Ｔ２）及びロー信号（Ｔ３）の組み合わせによって駆動される。
【００４６】
図５は、ラッチングリレー２のコイルに流れる電流の時間変化例を示す。図５の例において、時刻ｔ１から時刻ｔ２まで、セットパルスに起因する電流がラッチングリレー２のコイルに流れ、時刻ｔ３から時刻ｔ４まで、リセットパルスに起因する電流がラッチングリレー２のコイルに流れる。図３の電流Ｉｏｕｔ１の方向（第１の方向）を正の電流とすると、図４の電流Ｉｏｕｔ２の方向（第２の方向）は負の電流で示される。
【００４７】
図５の例において、時刻ｔ１で、出力端子Ｔ１から出力される電圧が５Ｖから０Ｖに変更されると同時に、出力端子Ｔ４から出力される電圧が０Ｖから５Ｖに変更され、時刻ｔ２で、出力端子Ｔ１から出力される電圧が再び５Ｖに設定されると同時に、出力端子Ｔ４から出力される電圧が再び０Ｖに設定される。時刻ｔ３で、出力端子Ｔ２から出力される電圧が０Ｖから５Ｖに変更されると同時に、出力端子Ｔ３から出力される電圧が５Ｖから０Ｖに変更され、時刻ｔ４で、出力端子Ｔ２から出力される電圧が再び０Ｖに設定されると同時に、出力端子Ｔ３から出力される電圧が再び５Ｖに設定される。このようなラッチングリレー駆動回路の動作によって、セットパルス及びリセットパルスが生成される。
【００４８】
時刻ｔ１まで、ラッチングリレー２はオフ状態に設定され、その後、オフ状態からオン状態への変更に必要な電流を運ぶセットパルスにより、例えば時刻ｔ２で、ラッチングリレー２はオン状態に設定される。なお、図２の例において、ラッチングリレー２のオン状態に必要なセットパルスの幅は、時刻ｔ１から時刻ｔ２までの期間で示されているが、例えば時刻ｔ２よりも後の時刻まで、セットパルスが印加されてもよい。時刻ｔ３まで、ラッチングリレー２はオン状態に設定され、その後、オン状態からオフ状態への変更に必要な電流を運ぶリセットパルスにより、例えば時刻ｔ４で、ラッチングリレー２は再びオフ状態に設定される。なお、図２の例において、ラッチングリレー２のオフ状態に必要なセットパルスの幅は、時刻ｔ３から時刻ｔ４までの期間で示されているが、例えば時刻ｔ４よりも後の時刻まで、リセットパルスが印加されてもよい。このようにして、図２の例では、セットパルス及びリセットパルスに起因して、時刻ｔ２から時刻ｔ４まで、ラッチングリレー２はオン状態に設定されている。
【００４９】
図３の例において、トランジスタＴｒ１と論理回路１が接続される線路は、第１のトランジスタＴｒ１，Ｔｒ４の駆動時にロー信号がセットパルスとして出力される線路であり、トランジスタＴｒ４と論理回路１が接続される線路は、第１のトランジスタＴｒ１，Ｔｒ４の駆動時にハイ信号がセットパルスとして出力される線路である。図４の例において、トランジスタＴｒ２と論理回路１が接続される線路は、第２のトランジスタＴｒ２，Ｔｒ３の駆動時にハイ信号がリセットパルスとして出力される線路であり、トランジスタＴｒ３と論理回路１が接続される線路は、第２のトランジスタＴｒ２，Ｔｒ３の駆動時にロー信号がリセットパルスとして出力される線路である。なお、第１のトランジスタＴｒ１，Ｔｒ４の駆動時に第２のトランジスタＴｒ２，Ｔｒ３は非駆動に設定される一方、第２のトランジスタＴｒ２，Ｔｒ３の駆動時に第１のトランジスタＴｒ１，Ｔｒ４は非駆動に設定されることで、ラッチングリレー２のコイルに流れる電流の方向が切り替えられ、Ｈブリッジ回路を形成することができる。
【００５０】
図６は、第２のトランジスタＴｒ２，Ｔｒ３が故障した時のラッチングリレー駆動回路の動作説明図を示す。図６の例において、第２のトランジスタＴｒ２，Ｔｒ３が矢印によって示され、トランジスタＴｒ２及びトランジスタＴｒ３の双方が故障したことが想定されている。論理回路１が正常に動作する時、ラッチングリレー２をオフ状態に設定するために、出力端子Ｔ２から出力される電圧が０Ｖから５Ｖに変更されると同時に、出力端子Ｔ３から出力される電圧が５Ｖから０Ｖに変更される。トランジスタＴｒ６，Ｔｒ５のベースに電流Ｉｂ６，Ｉｂ５が流れると、コレクタ−エミッタ間が導通し、電流Ｉｏｕｔ２は、電源２側からトランジスタＴｒ６、ラッチングリレー２のコイル及びトランジスタＴｒ５を介して、ＧＮＤレベル側に流れる。電流Ｉｏｕｔ２は、ラッチングリレー２の接点を開状態に設定することができ、第２のトランジスタＴｒ２，Ｔｒ３が故障した場合であっても、第３のトランジスタＴｒ５，Ｔｒ６によってラッチングリレー２をオフ状態に設定することができる。
【００５１】
なお、図６の例とは異なり、第２のトランジスタＴｒ２，Ｔｒ３が正常に動作し、第３のトランジスタＴｒ５，Ｔｒ６が故障することもある。第２のトランジスタＴｒ２，Ｔｒ３の代わりに第３のトランジスタＴｒ５，Ｔｒ６が故障する場合であっても、第２のトランジスタＴｒ２，Ｔｒ３によってラッチングリレー２をオフ状態に設定することができる。
【００５２】
図７は、電源１が喪失した時のラッチングリレー駆動回路の動作説明図を示す。図７の例において、電源１が矢印によって示され、例えば図２の定電圧回路４ａが故障して電源１が喪失したことが想定されている。言い換えれば、電源１の喪失によって、図２の１２Ｖ電源及び第２のトランジスタＴｒ２，Ｔｒ３が接続される第１の線路に断線が生じる一方、電源２の維持によって、図２の１２Ｖ電源及び第３のトランジスタＴｒ５，Ｔｒ６が接続される第２の線路に断線が生じないことが想定されている。なお、電源１が喪失すると、出力端子Ｔ１〜Ｔ４は、オープンに設定され、出力端子Ｔ１〜Ｔ４も矢印によって示されている。
【００５３】
電源１が喪失した場合であっても、トランジスタＴｒ６，Ｔｒ５のベースに電流Ｉｂ６，Ｉｂ５が流れると、コレクタ−エミッタ間が導通し、電流Ｉｏｕｔ２は、電源２側からトランジスタＴｒ６、ラッチングリレー２のコイル及びトランジスタＴｒ５を介して、ＧＮＤレベル側に流れる。電流Ｉｏｕｔ２は、ラッチングリレー２の接点を開状態に設定することができ、電源１が喪失した場合であっても、電源２に接続される第３のトランジスタＴｒ５，Ｔｒ６によってラッチングリレー２をオフ状態に設定することができる。なお、トランジスタＴｒ２のベースに電流Ｉｂ２が流れて、電流Ｉｏｕｔ２は、トランジスタＴｒ２を流れてもよい。
【００５４】
図８は、論理回路１が故障した時のラッチングリレー駆動回路の動作説明図を示す。図８の例において、出力端子Ｔ１〜Ｔ４が矢印によって示され、論理回路１が故障したことが想定されている。電源１が喪失した時だけでなく、論理回路１自身が故障した時も、出力端子Ｔ１〜Ｔ４は、オープンに設定される。言い換えれば、論理回路１とスイッチングトランジスタとの間の信号線路において、論理回路１側に断線が生じたことが想定されている。このような場合であっても、信号線路に電源１及び電源２が予備電源として設けられている。具体的には、第１のトランジスタＴｒ１，Ｔｒ４の電源１側のトランジスタＴｒ１と論理回路１が接続される線路（第３の線路、信号線路）に電源１からの電力を供給可能な予備電源線路が接続され、第２のトランジスタＴｒ２，Ｔｒ３のＧＮＤレベル側のトランジスタＴｒ２と論理回路１が接続される線路（第４の線路、信号線路）に電源２からの電力を供給可能な予備電源線路が接続されている。予備電源線路は、出力端子１及び出力端子２がオープンに設定される時に、トランジスタＴｒ１及びトランジスタＴｒ２のベース側に電力を供給可能である。
【００５５】
論理回路１が故障した場合であっても、予備電源線路である電源２及び抵抗Ｒ８を介して第４の線路に電力が供給される。また、第２のトランジスタＴｒ２，Ｔｒ３の電源１側のトランジスタＴｒ３と論理回路１が接続される線路（第５の線路、信号線路）に接地線路（ＧＮＤレベル及び抵抗９）が接続されている。トランジスタＴｒ３，Ｔｒ２のベースに電流Ｉｂ３，Ｉｂ２が流れると、コレクタ−エミッタ間が導通し、電流Ｉｏｕｔ２は、電源１側からトランジスタＴｒ３、ラッチングリレー２のコイル及びトランジスタＴｒ２を介して、ＧＮＤレベル側に流れる。電流Ｉｏｕｔ２は、ラッチングリレー２の接点を開状態に設定することができ、第２のトランジスタＴｒ２，Ｔｒ３によってラッチングリレー２をオフ状態に設定することができる。
【００５６】
予備電源線路である電源２及び抵抗Ｒ８は、トランジスタＴｒ５のベース側にも接続され、接地線路であるＧＮＤレベル及び抵抗９は、トランジスタＴｒ６のベース側にも接続されている。トランジスタＴｒ６，Ｔｒ５のベースに電流Ｉｂ６，Ｉｂ５が流れると、コレクタ−エミッタ間が導通し、電流Ｉｏｕｔ２は、電源２側からトランジスタＴｒ６、ラッチングリレー２のコイル及びトランジスタＴｒ５を介して、ＧＮＤレベル側に流れる。電流Ｉｏｕｔ２は、ラッチングリレー２の接点を開状態に設定することができ、第３のトランジスタＴｒ５，Ｔｒ６によってもラッチングリレー２をオフ状態に設定することができる。
【００５７】
なお、予備電源線路である電源１及び抵抗Ｒ７を介して第３の線路（トランジスタＴｒ１と論理回路１が接続される線路）に電力が供給されている。トランジスタＴｒ１のベース側の電源１の電圧はトランジスタＴｒ１のエミッタ側の電源１の電圧と等しく、トランジスタＴｒ１のベースに電流Ｉｂ１が流れることがない。従って、トランジスタＴｒ１のコレクタ−エミッタ間が導通しない。これにより、トランジスタＴｒ１のベース側の電源１側からラッチングリレー２のコイルに向かって電流が流れて電流Ｉｏｕｔ２と衝突することを抑制することができる。
【００５８】
図９は、本発明に従うラッチングリレー駆動回路の他の構成例を示す。なお、図１等の構成例と同様の部分については同一の符号を付し、それらの部分についての詳細な説明を省略する。図９の例において、電源２は、コンデンサ６で構成されている。コンデンサ６の一端は、トランジスタＴｒ６のエミッタに接続され、コンデンサ６の他端は、例えばＧＮＤレベルに接地されている。なお、コンデンサ６は、予備電源としても機能し、コンデンサ６の一端は、抵抗Ｒ８を介してトランジスタＴｒ２のベース側にも接続されている。
【００５９】
ＥＣＵ５ａは、少なくともラッチングリレー２を備え、図９の例において、ＥＣＵ５ａは、ラッチングリレー駆動回路及び定電圧回路４ａも含むことができる。ラッチングリレー２がオン状態又はオフ状態に設定されることにより、ＥＣＵ５ａは、負荷３を制御することができる。負荷３は、車両に搭載される車載機器（例えば、ヘッドライト）で構成することができる。ＥＣＵ５ａの論理回路１は、車載機器の制御に必要なセンサ、スイッチ等の図示せぬ素子からの信号を入力し、セットパルス又はリセットパルスを出力することができる。
【００６０】
コンデンサ６（電源２）は、ＥＣＵ５ａ内の既存のコンデンサであり、例えば図２の定電圧回路４ｂと同様に、電源１と独立して、１２Ｖ電源及び第３のトランジスタＴｒ５，Ｔｒ６が接続される第２の線路に接続される。第２の線路に接続されるコンデンサ６（電源２）は、１２Ｖ電源として機能する。即ち、コンデンサ６に蓄積されている電荷を有効に利用して、図６等の電流Ｉｏｕｔ２を発生させることができる。なお、コンデンサ６に蓄積されている電荷で、ラッチングリレー２をオフ状態に設定でき、その電荷は、コンデンサ６の容量及びコンデンサ６に印加される電圧によって定まる。図９の例において、ラッチングリレー駆動回路は、例えば図２の定電圧回路４ｂを備える必要がなく、コストの上昇を抑制することができる。
【００６１】
車両はＥＣＵ５ｂ及びイグニッションスイッチも含むことができ、コンデンサ６の代わりに、ＥＣＵ５ｂ内の既存の図示せぬコンデンサで電源２を構成してもよい。イグニッションスイッチは、図２のスイッチＳＷと同様に、コンデンサ６が接続される第２の線路の系統（電源系統又は電源２）に接続されてもよく、代替的に、図２のスイッチＳＷと異なり、定電圧回路４ａが接続される第１の線路の系統（電源系統又は電源１）に接続されてもよい。イグニッションスイッチがオフされて、１２Ｖ電源が第１の線路又は第２の線路に接続されない場合であっても、コンデンサ６に蓄積されている電荷を有効に利用して、ラッチングリレー２をオフ状態に設定することができる。
【００６２】
本発明は、上述の例示的な実施形態に限定されず、また、当業者は、上述の例示的な実施形態を特許請求の範囲に含まれる範囲まで、容易に変更することができるであろう。
【符号の説明】
【００６３】
１・・・論理回路、２・・・ラッチングリレー、３・・・負荷、４ａ，４ｂ・・・定電圧回路、５ａ，５ｂ・・・電子制御ユニット（ＥＣＵ）、６・・・コンデンサ、Ｉ・・・電流、ＳＷ・・・スイッチ、Ｔ１〜Ｔ４・・・出力端子、Ｔｒ１，Ｔｒ４・・・第１のトランジスタ、Ｔｒ２，Ｔｒ３・・・第２のトランジスタ、Ｔｒ５，Ｔｒ６・・・第３のトランジスタ、ｔ・・・時刻。
【図１】
2013089411.tif 000003
【図２】
2013089411.tif 000004
【図３】
2013089411.tif 000005
【図４】
2013089411.tif 000006
【図５】
2013089411.tif 000007
【図６】
2013089411.tif 000008
【図７】
2013089411.tif 000009
【図８】
2013089411.tif 000010
【図９】
2013089411.tif 000011