(57)【要約】      （修正有）【課題】出力波形歪を低減する電力変換装置。【解決手段】共通端子間の第１電圧を所望値にする指令値Vrcを交流入力電圧に同期し発生する指令値発生手段44、共通端子間の第２電圧を所望値にする指令値Vriを交流入力電圧に同期し発生する指令値発生手段45、最大及び最小バイアス電圧値が交互に配置された方形波バイアス電圧Vsを発生するバイアス電圧発生器46、Vrc-Vri+Vsを最大及び最小リミッタ値間に制限した第１値とVri-Vrc+Vsを示す第２値Vr3とVr3-Vri又はVs-Vrc又はVs-Vriを最大及び最小リミッタ値間に制限した第３値を出力する演算手段47〜49、交流入力電圧に同期し出力波形歪を低減する補償電圧を発生する補償波形発生器30、第１乃至第３値の夫々の値から補償電圧を減算し第４乃至第６値を得る演算手段31〜33を有し、第４乃至第６値に基づき第１乃至第６スイッチをオンオフさせる。【選択図】図１
2013046542.tif 000002
【特許請求の範囲】
【請求項１】
交流電源から供給され交流入力電圧を異なるレベルの交流出力電圧に変換して負荷に供給する電力変換装置であって、
前記交流電源の一端を接続する交流入力端子と、前記負荷の一端を接続する交流出力端子と、前記交流電源の他端及び前記負荷の他端を接続する共通端子と、第１及び第２スイッチが直列接続された第１直列回路と、第３及び第４スイッチが直列接続され前記第１直列回路に並列接続された第２直列回路と、第５及び第６スイッチが直列接続され前記第１及び第２直列回路に並列接続された第３直列回路と、前記第１乃至第３直列回路に並列接続されたコンデンサと、リアクトルと、前記第１乃至第６スイッチを制御する制御手段とを有し、
前記第１及び第２スイッチの接続点が前記交流入力端子に接続され、前記第３及び第４スイッチの接続点が前記共通端子に接続され、前記第５及び第６スイッチの接続点が前記交流出力端子に接続され、前記リアクトルは、前記交流入力端子と前記第１及び第２スイッチの接続点との間に接続された第１リアクトルと、前記第５及び第６スイッチの接続点及び前記交流出力端子間に接続された第２リアクトルと、前記第３及び第４スイッチの接続点及び前記共通端子間に接続された第３リアクトルとから任意に選択された少なくとも２つからなり、
前記制御手段は、前記交流入力端子又は前記第１及び第２スイッチの接続点及び前記共通端子間の第１電圧と前記交流出力端子又は前記第５及び第６スイッチの接続点及び前記共通端子間の第２電圧とを略等しくする第１モードの時に前記第１及び第２スイッチと前記第５及び第６スイッチとを第１周期でオン・オフ制御し且つ前記第３及び第４スイッチを前記第１周期よりも短い第２周期でオン・オフ制御する第１機能と、前記第２電圧を前記第１電圧よりも低くする第２モードの時に前記第１及び第２スイッチを前記第１周期でオン・オフ制御し且つ前記第３及び第４スイッチと前記第５及び第６スイッチとを前記第２周期でオン・オフ制御する第２機能と、前記第２電圧を前記第１電圧よりも高くする第３モードの時に前記第１及び第２スイッチと前記第３及び第４スイッチとを前記第２周期でオン・オフ制御し且つ前記第５及び第６スイッチを前記第１周期でオン・オフ制御する第３機能との少なくとも２つの機能を得るために、前記第１及び第２スイッチの接続点及び前記共通端子間の第１電圧を所望値にする第１指令値Ｖｒｃを前記交流入力電圧に同期して発生する第１指令値発生手段と、
前記第５及び第６のスイッチの接続点及び前記共通端子間の第２電圧を所望値にする第２指令値Ｖｒｉを前記交流入力電圧に同期して発生する第２指令値発生手段と、
前記第１周期を有して最大バイアス電圧値＋Ｖｓと最小バイアス電圧値−Ｖｓとが交互に配置された方形波又は近似方形波のバイアス電圧Ｖｓを発生するバイアス電圧発生器と、
前記第１指令値発生手段と前記第２指令値発生手段と前記バイアス電圧発生器とに接続され、Ｖｒｃ−Ｖｒｉ＋Ｖｓを第１最大リミッタ値と第１最小リミッタ値との間に制限した第１値とＶｒｉ−Ｖｒｃ＋Ｖｓを示す第２値Ｖｒ３とＶｒ３−Ｖｒｉ又はＶｓ−Ｖｒｃ又はＶｓ−Ｖｒｉを第１最大リミッタ値と第１最小リミッタ値との間に制限した第３値とを出力する第１演算手段と、
前記交流入力電圧に同期し且つ前記モード切換近傍で発生する出力波形歪を低減するための補償電圧を発生する補償波形発生器と、
前記第１演算手段からの前記第１値乃至第３値の夫々の値から前記補償波形発生器からの補償電圧を減算することにより、第４値乃至第６値を得る第２演算手段と、
前記第２演算手段と前記第１乃至第６スイッチに接続され、前記第２演算手段から得られた前記第４乃至第６値に基づき前記第１乃至第６スイッチをオン・オフ制御するための第１乃至第６の制御信号を形成する制御信号形成手段と、
を有することを特徴とする電力変換装置。
【請求項２】
前記補償波形発生器は、前記交流入力電圧を第２最大リミッタ値と第２最小リミッタ値との間に制限した第７値を出力するリミッタと、
前記交流入力電圧から前記リミッタからの第７値を減算することにより前記補償電圧を得る第３演算回路と、
を有することを特徴とする請求項１記載の電力変換装置。
【請求項３】
前記第１演算手段は、
前記第１指令値発生手段と前記第２指令値発生手段と前記バイアス電圧発生器とに接続され、Ｖｒｃ−Ｖｒｉ＋Ｖｓを演算して前記第１値を出力する第１演算回路と、
前記第１指令値発生手段と前記第２指令値発生手段と前記バイアス電圧発生器とに接続され、Ｖｒｉ−Ｖｒｃ＋Ｖｓを演算して前記第２値を出力する第２演算回路と、
前記第２指令値発生手段と前記第２演算回路とに接続され、Ｖｒ３−Ｖｒｉを演算して前記第３値を出力する第３演算回路と、
前記第１演算回路に接続され，前記第１演算回路の出力を、前記最大バイアス電圧値＋Ｖｓに等しい又は＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓに等しい又は−Ｖｓの絶対値よりも所定値だけ低い絶対値を有している前記最小リミッタ値−ＶＬとの間に制限する第１リミッタと、
前記第２演算回路に接続され，前記第２演算回路の出力を、前記最大バイアス電圧値＋Ｖｓに等しい又は＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓに等しい又は＋Ｖｓの絶対値よりも所定値だけ低い絶対値を有している前記最小リミッタ値−ＶＬとの間に制限する第２リミッタと
を有することを特徴とする請求項１又は請求項２記載の電力変換装置。
【請求項４】
前記第１演算手段は、
前記第１指令値発生手段と前記第２指令値発生手段とに接続され、前記第２指令値Ｖｒｉから前記第１指令値Ｖｒｃを減算して△Ｖ＝Ｖｒｉ−Ｖｒｃを演算する第１演算回路と、
前記第１演算回路と前記バイアス電圧発生器とに接続され、△Ｖ＞０の時、前記第１値としてＶｒ１＝Ｖｓ−△Ｖが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値及び前記第３値としてＶｒ３＝Ｖｓが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値を出力し、△Ｖ＝０の時、前記第１値としてＶｒ１＝Ｖｓが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値、及び前記第３値としてＶｒ３＝Ｖｓが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値を出力し、△Ｖ＜０の時、前記第１値としてＶｒ１＝Ｖｓが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値、及び前記第３値としてＶｒ３＝Ｖｓ＋△Ｖが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値を出力する第２演算回路と、
前記第１指令値発生手段と前記第２演算回路とに接続され、Ｖｒ２＝Ｖｒ１−Ｖｒｃを演算する第３演算回路と、
を有することを特徴とする請求項１又は請求項２記載の電力変換装置。
【請求項５】
前記第１演算手段は、
前記第１指令値発生手段と前記第２指令値発生手段とに接続され、ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する第１演算回路と、
前記第１指令値発生手段と前記第２指令値発生手段とに接続され、Ｖｒｉ−Ｖｒｃを演算する第２演算回路と、
前記第１指令値発生手段と前記第２指令値発生手段とに接続され、第１演算回路から得られた前記ΔＶ１が０の時及び前記ΔＶ１が０より大きい時にＶｒｃを出力し、前記ΔＶ１が０より小さい時にＶｒｉを出力する選択回路と、
前記第１演算回路と前記バイアス電圧発生器とに接続され、Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）から成る第１値を出力する第１加算器と、
前記第２演算回路と前記バイアス電圧発生器とに接続され、Ｖｓ＋（Ｖｒｉ−Ｖｒｃ）から成る第２値を出力する第２加算器と、
前記選択回路と前記バイアス電圧発生器とに接続され、Ｖｓ−Ｖｒｃ又はＶｓ−Ｖｒｉから成る第３値を出力する減算器と、
前記第１加算器に接続され，前記第１加算器の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第１リミッタと、
前記第２加算器に接続され，前記第２加算器の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第２リミッタと、
前記減算器に接続され，前記減算器の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第３リミッタと、
を有していることを特徴とする請求項１又は請求項２記載の電力変換装置。
【請求項６】
前記第１演算手段は、
前記第１指令値発生手段と前記第の指令値発生手段とに接続され、ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する演算回路と、
前記第１指令値発生手段と前記第２指令値発生手段と前記演算回路とに接続され、前記演算回路から得られた前記ΔＶ１が０の時及び前記ΔＶ１が０より大きい時にＶｒｃを出力し、前記ΔＶ１が０より小さい時にＶｒｉを出力する選択回路と、
前記演算回路と前記バイアス電圧発生器とに接続され、Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）から成る第１値を出力する加算器と、
前記演算回路と前記バイアス電圧発生器とに接続され、Ｖｓ−（Ｖｒｃ−Ｖｒｉ）から成る第２値を出力する第１減算器と、
前記選択回路と前記バイアス電圧発生器とに接続され、Ｖｓ−Ｖｒｃ又はＶｓ−Ｖｒｉから成る第３値を出力する第２減算器と、
前記加算器に接続され，前記加算器の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第１リミッタと、
前記第１減算器に接続され，前記第１減算器の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第２リミッタと、
前記第２減算器に接続され，前記第２減算器の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第３リミッタと、
を有していることを特徴とする請求項１又は請求項２記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流入力電圧を複数の形態で電圧変換することができる単相又は多相の電力変換装置に関する。
【背景技術】
【０００２】
図１２に従来の複数の電圧変換形態をとり得るスイッチング方式のＡＣ−ＤＣ−ＡＣ装置からなる電力変換装置を示す。図１２に示す電力変換装置は、交流入力電圧に同期した矩形波状波形とリミッタとを利用して、変換器の入出力電圧レベル非変換モード、降圧モード、昇圧モードを自動的にソフトに切り換え、スイッチング回数を減らして高効率を図るものである。図１２において、変換回路１は、交流入力端子４、入力側共通端子５、スイッチＱ１〜Ｑ６、平滑コンデンサＣ、リアクトルＬ１，Ｌ２、コンデンサＣ１，Ｃ２、交流出力端子６、出力側共通端子７とからなる。
【０００３】
スイッチＱ１〜Ｑ６は、絶縁ゲート型電界効果トランジスタであり、ＦＥＴスイッチＳ１〜Ｓ６とこれに逆並列に接続されたダイオードＤ１〜Ｄ６を有する。スイッチＱ１，Ｑ２の直列回路と、スイッチＱ３，Ｑ４の直列回路と、スイッチＱ５，Ｑ６の直列回路と、コンデンサＣとは並列に接続される。スイッチＱ１，Ｑ２の接続点８はリアクトルＬ１を介して交流入力端子４に接続され、スイッチＱ３，Ｑ４の接続点９は共通端子５に接続される。スイッチＱ５，Ｑ６の接続点１０は出力段のリアクトルＬ２を介して交流出力端子６に接続され、負荷１１の一端は交流出力端子６に接続され、負荷１１の他端は共通端子７に接続される。コンデンサＣ１は交流入力端子４と共通端子５間に接続され、コンデンサＣ２は交流出力端子６と共通端子７間に接続される。
【０００４】
制御回路２Ａは制御信号によりスイッチＱ１〜Ｑ６を制御する。交流入力端子４及び共通端子５がライン１８，１９により、交流出力端子６がライン２０により、平滑コンデンサＣの両端がライン２１，２２により、交流入力端子４に流れる電流を検出する電流検出器２３がライン２４により制御回路２Ａにそれぞれ接続される。
【０００５】
変換回路１は、電圧非変換モード、降圧モード及び昇圧モードから選択された１つのモ−ドで動作する。電圧非変換モードは、電源３の交流入力電圧Ｖｉｎとほぼ同一の出力電圧Ｖ０が交流出力端子６と共通端子７との間に得られる時に発生する。降圧モードは、交流入力電圧Ｖｉｎよりも低い出力電圧Ｖ０が交流出力端子６と共通端子７との間に得られる時に発生する。昇圧モードは、交流入力電圧Ｖｉｎよりも高い出力電圧Ｖ０が交流出力端子６と共通端子７との間に得られる時に発生する。
【０００６】
図１３に示す制御回路２Ａの第１指令値Ｖｒｃと第２指令値Ｖｒｉとの大小関係により、いずれかのモ−ドが決定される。第１指令値Ｖｒｃは、図１２の交流入力端子４と共通端子５との間の電圧Ｖｉｎ又はスイッチＱ１，Ｑ２の接続点８と共通端子５との間の第１電圧Ｖｃｏｎｖと比例関係を有する。第２指令値Ｖｒｉは、図１２の交流出力端子６と共通端子５又は７との間の電圧Ｖｏ又はスイッチＱ５、Ｑ６の接続点１０と共通端子５，７との間の第２電圧Ｖｉｎｖと比例関係を有する。従って、第１電圧Ｖｃｏｎｖと第２電圧Ｖｉｎｖとがほぼ等しい時を非変換モード、第２電圧Ｖｉｎｖが第１電圧Ｖｃｏｎｖよりも低い時を降圧モ−ド、第２電圧Ｖｉｎｖが第１電圧Ｖｃｏｎｖよりも高い時を昇圧モ−ドと呼ぶ。いずれのモードでもスイッチＱ１，Ｑ２とスイッチＱ５，Ｑ６との少なくとも一方の高周波のオン・オフが禁止される。このためスイッチＱ１，Ｑ２とスイッチＱ５，Ｑ６との少なくとも一方の損失低減効果が生じる。
【０００７】
非変換モードの場合には、スイッチＱ１〜Ｑ６に図１４（Ｂ）〜（Ｇ）の制御信号ＶＱ１〜ＶＱ６が供給される。即ち、スイッチＱ１，Ｑ５は電源３の５０Ｈｚの正弦波電圧と同一の周波数の５０Ｈｚ方形波パルスにより１８０度間隔で断続的にオンし、スイッチＱ２，Ｑ６はスイッチＱ１，Ｑ５と反対に動作する。スイッチＱ３，Ｑ４は図１４（Ａ）の交流入力電圧Ｖｉｎの第１周波数の２倍よりも高い第２周波数でオン・オフ制御される。非変換モードの場合、スイッチＱ１，Ｑ２，Ｑ５，Ｑ６は高周波でオン・オフされないので、単位時間当りのスイッチング回数が少なくなり、スイッチング損失による効率低下が少なくなる。
【０００８】
バイアス電圧発生器４６のバイアス電圧Ｖｓの最大及び最小バイアス電圧値＋Ｖｓ、−Ｖｓの絶対値がリミッタ５０、５１の最大及び最小リミッタ値＋ＶＬ、−ＶＬの絶対値よりも高く設定され、不感帯が生じている。従って出力電圧Ｖｏの許容変動範囲例えばＶｏ１〜Ｖｏ２の範囲において出力電圧の制御が実行されない。即ち、出力電圧Ｖｏが許容出力電圧範囲Ｖｏ１〜Ｖｏ２に収まっている時には、スイッチＱ１，Ｑ２，Ｑ５，Ｑ６が高周波でオン・オフ動作しない。このため、スイッチＱ１，Ｑ２，Ｑ５，Ｑ６の高周波スイッチングの回数が従来装置に比べて少なくなる。
【０００９】
降圧モードの場合には、スイッチＱ１〜Ｑ６に図１５（Ｂ）〜（Ｇ）に示す制御信号ＶＱ１〜ＶＱ６が供給される。スイッチＱ１，Ｑ２は図１５（Ａ）の交流入力電圧Ｖｉｎと同一の低周波でオン・オフし、スイッチＱ３〜Ｑ６は高周波パルスでオン・オフする。このため、スイッチＱ１，Ｑ２の高周波スイッチングの回数が従来装置に比べて少なくなる。
【００１０】
昇圧モードの場合には、図１６（Ｂ）〜（Ｇ）に示す制御信号ＶＱ１〜ＶＱ６でスイッチＱ１〜Ｑ６がオン・オフ制御される。スイッチＱ１〜Ｑ４は高周波でオン・オフされ、スイッチＱ５，Ｑ６は電源周波数でオン・オフされるため、スイッチＱ５，Ｑ６の高周波スイッチングの回数が従来装置に比べて少なくなる。
【００１１】
図１７は、非変換モード時の図１３のコンパレータ５３〜５５の入力を示す波形図、図１８は、降圧モード時の図１３のコンパレータ５３〜５５の入力を示す波形図、図１９は、昇圧モード時の図１３のコンパレータ５３〜５５の入力を示す波形図である。コンパレータ５３は、値Ｖｒ１と三角波発生器５２からの三角波電圧Ｖｔとを比較し、比較出力とその反転出力をスイッチＱ１，Ｑ２に出力する。コンパレータ５４は、値Ｖｒ２と三角波発生器５２からの三角波電圧Ｖｔとを比較し、比較出力とその反転出力をスイッチＱ３，Ｑ４に出力する。コンパレータ５５は、値Ｖｒ３と三角波発生器５２からの三角波電圧Ｖｔとを比較し、比較出力とその反転出力をスイッチＱ５，Ｑ６に出力する。
【００１２】
値Ｖｒ１の最大値及び最小値は、非変換モード及び降圧モード時に図１７（Ａ）及び図１８（Ａ）に示すように最大リミッタ値＋ＶＬ及び最小リミッタ値−ＶＬと同じ値となり、昇圧モードの時に図１９（Ａ）に示すように最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬとの間の値となる。値Ｖｒ３の最大値及び最小値は、非変換モード及び昇圧モード時に図１７（Ｃ）及び図１９（Ｃ）に示すように最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬと同一になり、降圧モ−ド時に図１８（Ｃ）に示すように最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬとの間の値となる。値Ｖｒ２は、いずれのモードにおいても図１７（Ｂ）、図１８（Ｂ）及び図１９（Ｂ）に示すように＋ＶＬと−ＶＬとの間の値になる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０００−２６２０７１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
従来技術では、入出力電圧の大小関係により３つのモードに分けて各モードをソフトに切り替えているが、動作モード切換領域の境界ギリギリである場合、デッドタイムの影響が現われ易く、特に出力電流変化率ｄｉ／ｄｔが大きい負荷を接続した場合などには出力波形が歪んでしまい、リアクトルから磁歪音がしたり制御ゲインを低く抑えなければならなかったりする。
【００１５】
例えば、図１４の状態になる境界ギリギリのＶｉｎ≒Ｖｏｕｔである場合、スイッチＱ１，Ｑ２、スイッチＱ５，Ｑ６が基本波スイッチング（半周期オン／オフ）になる直前であり、スイッチＱ１，Ｑ２，Ｑ５，Ｑ６のゲート信号に、幅の細いゲート信号が出力されることになる（図２０、図２１）。このとき、信号幅がデッドタイムの幅以下であると、オフパルスは出力されるが、オンパルスは出力されない。さらに、電力変換装置の負荷がコンデンサインプット型整流器のように出力電流変化率ｄｉ／ｄｔが大きい場合、急峻に変化する出力電流に対してオンパルスが出力されない場合があるため、出力波形が歪む原因となる。
【００１６】
なお、実際には波形の歪みや揺らぎにより１周期内であっても部分的にモードが異なっている場合もあり、１周期内の一部のみ境界ギリギリとなり同様の理由により出力波形が歪む場合もある。
【００１７】
本発明の課題は、動作モード切替近傍において、デッドタイムの影響による出力波形歪を低減することができる電力変換装置を提供することにある。
【課題を解決するための手段】
【００１８】
上記課題を解決するために、本発明は、交流電源から供給され交流入力電圧を異なるレベルの交流出力電圧に変換して負荷に供給する電力変換装置であって、前記交流電源の一端を接続する交流入力端子と、前記負荷の一端を接続する交流出力端子と、前記交流電源の他端及び前記負荷の他端を接続する共通端子と、第１及び第２スイッチが直列接続された第１直列回路と、第３及び第４スイッチが直列接続され前記第１直列回路に並列接続された第２直列回路と、第５及び第６スイッチが直列接続され前記第１及び第２直列回路に並列接続された第３直列回路と、前記第１乃至第３直列回路に並列接続されたコンデンサと、リアクトルと、前記第１乃至第６スイッチを制御する制御手段とを有し、前記第１及び第２スイッチの接続点が前記交流入力端子に接続され、前記第３及び第４スイッチの接続点が前記共通端子に接続され、前記第５及び第６スイッチの接続点が前記交流出力端子に接続され、前記リアクトルは、前記交流入力端子と前記第１及び第２スイッチの接続点との間に接続された第１リアクトルと、前記第５及び第６スイッチの接続点及び前記交流出力端子間に接続された第２リアクトルと、前記第３及び第４スイッチの接続点及び前記共通端子間に接続された第３リアクトルとから任意に選択された少なくとも２つからなり、前記制御手段は、前記交流入力端子又は前記第１及び第２スイッチの接続点及び前記共通端子間の第１電圧と前記交流出力端子又は前記第５及び第６スイッチの接続点及び前記共通端子間の第２電圧とを略等しくする第１モードの時に前記第１及び第２スイッチと前記第５及び第６スイッチとを第１周期でオン・オフ制御し且つ前記第３及び第４スイッチを前記第１周期よりも短い第２周期でオン・オフ制御する第１機能と、前記第２電圧を前記第１電圧よりも低くする第２モードの時に前記第１及び第２スイッチを前記第１周期でオン・オフ制御し且つ前記第３及び第４スイッチと前記第５及び第６スイッチとを前記第２周期でオン・オフ制御する第２機能と、前記第２電圧を前記第１電圧よりも高くする第３モードの時に前記第１及び第２スイッチと前記第３及び第４スイッチとを前記第２周期でオン・オフ制御し且つ前記第５及び第６スイッチを前記第１周期でオン・オフ制御する第３機能との少なくとも２つの機能を得るために、前記第１及び第２スイッチの接続点及び前記共通端子間の第１電圧を所望値にする第１指令値Ｖｒｃを前記交流入力電圧に同期して発生する第１指令値発生手段と、前記第５及び第６のスイッチの接続点及び前記共通端子間の第２電圧を所望値にする第２指令値Ｖｒｉを前記交流入力電圧に同期して発生する第２指令値発生手段と、前記第１周期を有して最大バイアス電圧値＋Ｖｓと最小バイアス電圧値−Ｖｓとが交互に配置された方形波又は近似方形波のバイアス電圧Ｖｓを発生するバイアス電圧発生器と、前記第１指令値発生手段と前記第２指令値発生手段と前記バイアス電圧発生器とに接続され、Ｖｒｃ−Ｖｒｉ＋Ｖｓを第１最大リミッタ値と第１最小リミッタ値との間に制限した第１値とＶｒｉ−Ｖｒｃ＋Ｖｓを示す第２値Ｖｒ３とＶｒ３−Ｖｒｉ又はＶｓ−Ｖｒｃ又はＶｓ−Ｖｒｉを第１最大リミッタ値と第１最小リミッタ値との間に制限した第３値とを出力する第１演算手段と、前記交流入力電圧に同期し且つ前記モード切換近傍で発生する出力波形歪を低減するための補償電圧を発生する補償波形発生器と、前記第１演算手段からの前記第１値乃至第３値の夫々の値から前記補償波形発生器からの補償電圧を減算することにより、第４値乃至第６値を得る第２演算手段と、前記第２演算手段と前記第１乃至第６スイッチに接続され、前記第２演算手段から得られた前記第４乃至第６値に基づき前記第１乃至第６スイッチをオン・オフ制御するための第１乃至第６の制御信号を形成する制御信号形成手段とを有することを特徴とする。
【発明の効果】
【００１９】
本発明によれば、Ｖｒｃ−Ｖｒｉ＋Ｖｓを第１最大リミッタ値と第１最小リミッタ値との間に制限した第１値とＶｒｉ−Ｖｒｃ＋Ｖｓを示す第２値Ｖｒ３とＶｒ３−Ｖｒｉ又はＶｓ−Ｖｒｃ又はＶｓ−Ｖｒｉを第１最大リミッタ値と第１最小リミッタ値との間に制限した第３値との夫々の値から、交流入力電圧波形に同期した補償電圧を減算して第４乃至第６値を得て、第４乃至第６値に基づき第１乃至第６スイッチをオン・オフ制御するので、基本波スイッチング部分の一部を故意にスイッチさせることができる。このため、モード切換近傍において、デッドタイムの影響による出力波形歪を低減することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施形態の電力変換装置内の制御回路を示す回路図である。
【図２】電力変換装置の概略図である。
【図３】電力変換装置の動作概念図である。
【図４】図１の制御回路の補償電圧波形を示す図である。
【図５】図１の制御回路の最適実施例を示す図である。
【図６】図１の電力変換装置の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが略同一レベル時のゲート波形を示す波形図である。
【図７】図１の電力変換装置の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが略同一レベル時のＰＷＭ指令値を示す波形図である。
【図８】本発明の第２の実施形態の制御回路を示す回路図である。
【図９】本発明の第３の実施形態の制御回路を示す回路図である。
【図１０】本発明の第４の実施形態の制御回路を示す回路図である。
【図１１】本発明の第５の実施形態の制御回路を示す回路図である。
【図１２】従来の電力変換装置を示す回路図である。
【図１３】図１２の制御回路を示す回路図である。
【図１４】図１２の電力変換装置を非変換モードで動作させた時の電源電圧と第１〜第６のスイッチの制御信号とを示す波形図である。
【図１５】図１２の電力変換装置を降圧モードで動作させた時の電源電圧と第１〜第６のスイッチの制御信号とを示す波形図である。
【図１６】図１２の電力変換装置を昇圧モードで動作させた時の電源電圧と第１〜第６のスイッチの制御信号とを示す波形図である。
【図１７】非変換モード時の図１３のコンパレータ５３〜５５の入力を示す波形図である。
【図１８】降圧モード時の図１３のコンパレータ５３〜５５の入力を示す波形図である。
【図１９】昇圧モード時の図１３のコンパレータ５３〜５５の入力を示す波形図である。
【図２０】図１２の従来の電力変換装置の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが略同一レベル時のゲート波形を示す波形図である。
【図２１】図１２の従来の電力変換装置の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが略同一レベル時のＰＷＭ指令値を示す波形図である。
【発明を実施するための形態】
【００２１】
次に、図面を参照して本発明の実施形態の電力変換装置を図面を参照しながら詳細に説明する。
【００２２】
（第１の実施形態）
本発明の第１の実施形態の電力変換装置は、基本波スイッチングさせるはずの領域の一部を故意にスイッチングさせてデッドタイムの影響を低減することを特徴とする。即ち、電力変換装置の入力線間電圧と出力線間電圧とを保持しつつ各レグに共通の任意の補償電圧Ｖｃｍを加えることで、基本波スイッチング部分の一部を故意にスイッチさせる。
【００２３】
図１は、本発明の第１の実施形態の電力変換装置内の制御回路を示す回路図である。図１に示す制御回路２は、入力電圧検出回路４１、直流電圧検出回路４２、出力電圧検出回路４３、指令値発生手段４４，４５、バイアス電圧発生器４６、演算回路４７，４８，４９、リミッタ５０，５１、三角波発生器５２、コンパレータ５３，５４，５５、ＮＯＴ回路５６，５７，５８、補償波形発生器３０、演算回路３１，３２，３３を有する。
【００２４】
入力電圧検出回路４１は、ライン１８、１９により交流入力端子４と共通端子５とに接続され電源３の電圧Ｖｉｎを検出し基準正弦波を発生する。直流電圧検出回路４２はライン２１、２２によりコンデンサＣの両端に接続され、コンデンサＣの電圧Ｖｃを示す検出信号を出力する。出力電圧検出回路４３はライン２０，１９により交流出力端子６と共通端子７に接続され、出力電圧Ｖ０を示す検出信号を出力する。各検出回路４１，４２，４３は、電源電圧Ｖｉｎ、コンデンサ電圧Ｖｃ、出力電圧Ｖ０の実際の値よりも低い電圧を出力するが、ここでは実際の電圧と同一の値が出力される。
【００２５】
第１指令値発生手段４４は、直流基準電圧源５９、減算器６０，６３と、比例積分（ＰＩ）回路６１，６４と、乗算器６２とからなる。減算器６０は基準電圧源５９の基準電圧と直流電圧検出回路４２の検出出力の差を示す誤差信号を出力する。この誤差信号は比例積分回路６１を介して乗算器６２に入力し、入力電圧検出回路４１から得られた交流信号、例えば５０Ｈｚの基準正弦波（例えば実効値１００Ｖの正弦波）に乗算される。乗算器６２の出力はコンデンサＣの電圧Ｖｃを一定に保つための入力電流指令値である。減算器６３は乗算器６２の出力（入力電流指令値）と電流検出器２３に接続されたライン２４の検出値（検出電流値）との差を示す信号を出力する。減算器６３の出力は比例積分回路６４を介して出力される。比例積分回路６４の出力は第１指令値Ｖｒｃとなる。第１指令値Ｖｒｃは、スイッチＱ１，Ｑ２の相互接続点８とスイッチＱ３、Ｑ４の相互接続点９との間の基本波の電圧Ｖｃｏｎｖを所望値にするための指令値である。ここで、基本波とは電源電圧Ｖｉｎと同一の周波数の信号である。なお、第１指令値Ｖｒｃは電源電圧Ｖｉｎに同期した正弦波又は正弦波に近似した波形であり、コンデンサＣの電圧を所定値に制御するための情報と入力の力率を改善するための情報とを含む。
【００２６】
第２指令値発生手段４５は、基準出力電圧指令値発生器６６と、減算器６７と、比例積分微分（ＰＩＤ）回路６８とから成る。この具体例では、交流入力電圧Ｖｉｎが一定の状態において交流出力電圧Ｖｏを変えることができるように第２指令値発生手段４５が構成されている。このために、基準出力電圧指令値発生器６６は可変構成であって、非変換モード、降圧モード及び昇圧モードに応じて異なる値の基準出力電圧指令値を発生させることができる。基準出力電圧指令値発生器６６は、非変換モード時には入出力電圧が等しいこと即ちＶｏ＝Ｖｉｎであることを示す第１基準出力電圧指令値Ｖｏ１を発生し、降圧モード時には、出力電圧Ｖｏが交流入力電圧Ｖｉｎよりもａボルト低いこと即ちＶｏ＝Ｖｉｎ−ａを示す第２基準出力電圧指令値Ｖｏ２を発生し、昇圧モード時には、出力電圧Ｖｏが交流入力電圧Ｖｉｎよりもｂボルト高いこと即ちＶｏ＝Ｖｉｎ＋ｂを示す第３基準出力電圧指令値Ｖｏ３を発生する。基準出力電圧指令値発生器６６は入力電圧検出回路４１に接続され、交流入力電圧Ｖｉｎに同期して第１周波数を有する正弦波又は正弦波に近似した波形を有する出力を形成する。
【００２７】
なお、非変換モードと降圧モードと昇圧モードとの全てが要求されず、３つのモ−ドの内の任意の２つのモードのみが要求される場合には、３つのモードから選択された２つのモードのための２つの基準出力電圧指令値を出力するように基準出力電圧指令値発生器６６を構成する。
【００２８】
減算器６７は基準出力電圧指令値発生器６６の出力と出力電圧検出回路４３の出力との差を示す信号を出力する。この減算器６７の出力は比例積分微分（ＰＩＤ）回路６８を介して出力され、第２指令値Ｖｒｉとなる。第２指令値ＶｒｉはスイッチＱ３，Ｑ４の相互接続点９とスイッチＱ５，Ｑ６の相互接続点１０との間の基本波の電圧Ｖｉｎｖを所望値にするための指令値であり、交流入力電圧Ｖｉｎに同期した第１周波数を有する正弦波又は正弦波に近似した波形から成る。
【００２９】
第２指令値発生手段４５から発生する第２指令値Ｖｒｉは、交流入力電圧Ｖｉｎが一定の場合には、非変換モード時に第１指令値Ｖｒｃに等しい値、降圧モード時に第１指令値Ｖｒｃよりも低い値、昇圧モード時に第１指令値Ｖｒｃよりも高い値になる。
【００３０】
交流出力電圧Ｖｏを常に一定に保つ時には、基準出力電圧指令値発生器６６の出力が一定に保たれる。即ち、交流入力電圧Ｖｉｎが例えば１００Ｖの場合と例えば２００Ｖの場合とのいずれであっても、一定の交流出力電圧Ｖｏ（例えば１００Ｖ）を得る時には、基準出力電圧指令値発生器６６の出力が一定に保たれる。このように基準出力電圧指令値発生器６６の出力が一定あっても、交流入力電圧Ｖｉｎが変化すると、入力電圧検出回路４１の出力が変化し、第１指令値発生手段４４から得られる第１指令値Ｖｒｃが変化し、交流出力電圧Ｖｏを一定に保つ制御が生じる。なお、基準出力電圧指令値発生器６６の出力を変えるか否かは、使用者により選択される。
【００３１】
交流出力電圧Ｖｏまたは交流入力電圧Ｖｉｎの変化に基づくスイッチＱ１〜Ｑ６の制御モードの切り換えは後述する演算手段により自動的に行われる。
【００３２】
制御回路２は、降圧モード、昇圧モ−ド、及び非変換モ−ドを選択的に設定するためのバイアス電圧発生器４６と演算回路４７，４８，４９とを有する。
【００３３】
バイアス電圧発生器４６は、増幅器６９とリミッタ７０とからなる。増幅器６９は入力電圧検出回路４１から得られる５０Ｈｚの基準正弦波Ｖｆをピークが２００Ｖよりも十分に高い電圧に増幅する。リミッタ７０は、三角波発生器５２の出力三角波の最大値に等しいか又はほぼ等しいリミッタ５０、５１の最大リミッタ値＋ＶＬに等しいか又は＋ＶＬよりも所定値Ｖａ（例えば２Ｖ）高い最大バイアス電圧値＋Ｖｓ（例えば＋２０２Ｖ）と三角波の最小値に等しい又はほぼ等しいリミッタ５０、５１の最小リミッタ値−ＶＬに等しいか又は−ＶＬよりも所定値Ｖｂ（例えばＶａと同一の２Ｖ）だけ低い最小バイアス電圧値−Ｖｓ（例えば−２０２Ｖ）との間に増幅器６９の出力を制限し、＋Ｖｓ即ち高レベルと−Ｖｓ即ち低レベルとを交互に有する方形波状バイアス電圧Ｖｓを電源電圧Ｖｉｎと同一の周波数、同一周期で発生する。
【００３４】
バイアス電圧発生器４６から発生するバイアス電圧Ｖｓの−Ｖｓから＋Ｖｓ及びこの逆の転換区間は、完全に垂直にならずに微小の傾きを有しているが、三角波電圧Ｖｔの第２周期よりも短いので、この傾きを無視できる。従って、バイアス電圧Ｖｓを方形波電圧又は近似方形波電圧と呼ぶことができ、バイアス電圧発生器４６を方形波発生器と呼ぶこともできる。
【００３５】
演算回路４７は、指令値発生手段４４，４５、及びバイアス電圧発生器４６に接続され、第１指令値Ｖｒｃに方形波バイアス電圧Ｖｓを加算した値から第２指令値Ｖｒｉを減算する。演算回路４８は指令値発生手段４４，４５とバイアス電圧発生器４６とに接続され、第２指令値Ｖｒｉに方形波バイアス電圧Ｖｓを加算した値からコンバータ電圧指令値即ち第１指令値Ｖｒｃを減算する。
【００３６】
リミッタ５０は、演算回路４７の出力を三角波発生器５２から第２周波数、第２周期で出力される三角波電圧Ｖｔの最大値と同一又はこの近傍の値を有する最大リミッタ値＋ＶＬと三角波電圧Ｖｔの最小値と同一又はこの近傍の値を有する最小リミッタ値−ＶＬとの間に制限して第１指令値Ｖｒ１を演算回路３１に出力する。リミッタ５１は演算回路４８の出力をリミッタ５０と同一又は実質的に同一の最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬとの間に制限して第３指令値Ｖｒ３を演算回路３３に出力する。
【００３７】
演算回路４９は第２指令値発生手段４５とリミッタ５１とに接続され、第３指令値Ｖｒ３から第２指令値Ｖｒｉを減算して第２指令値Ｖｒ２を発生し、第２指令値Ｖｒ２を演算回路３２に出力する。
【００３８】
演算回路４７，４８，４９とリミッタ５０，５１とから成る演算手段から得られる出力Ｖｒ１，Ｖｒ２，Ｖｒ３に基づいて、スイッチＱ１〜Ｑ６の制御信号ＶＱ１〜ＶＱ６を形成する手段として、補償波形発生器３０と演算回路３１，３２，３３と三角波発生器５２とコンパレータ５３，５４，５５とＮＯＴ回路５６、５７、５８とが設けられている。
【００３９】
補償波形発生器３０は、スイッチＱ１，Ｑ２のレグ、スイッチＱ３，Ｑ４のレグ、スイッチＱ５，Ｑ６のレグのそれぞれに共通の任意な補償電圧Ｖｃｍを発生する。
【００４０】
演算回路３１は、リミッタ５０からの第１指令値Ｖｒ１から補償波形発生器３０で発生した補償電圧Ｖｃｍを減算してその減算出力をコンパレータ５３に出力する。演算回路３２は、演算回路４９からの第２指令値Ｖｒ２から補償波形発生器３０で発生した補償電圧Ｖｃｍを減算してその減算出力をコンパレータ５４に出力する。演算回路３３は、リミッタ５１からの第３指令値Ｖｒ３から補償波形発生器３０で発生した補償電圧Ｖｃｍを減算してその減算出力をコンパレータ５５に出力する。
【００４１】
三角波発生器５２は電源３の電圧Ｖｉｎの第１周波数（５０Ｈｚ）の２倍よりも高い第２周波数（例えば２０ｋＨｚ）の三角波電圧Ｖｔを発生する。三角波電圧Ｖｔの最大値はリミッタ５０，５１の最大リミッタ値＋ＶＬと同一又はこれよりも少し低い値に設定される。三角波電圧Ｖｔの最小値は、リミッタ５０，５１の最小リミッタ値−ＶＬと同一又はこれよりも少し高く設定される。
【００４２】
コンパレータ５３は演算回路３１と三角波発生器５２とに接続され、第１指令値Ｖｒ１から補償電圧Ｖｃｍを減算して得られた値（Ｖｒ１´）と三角波電圧Ｖｔとを比較してスイッチＱ１のオン・オフ制御信号ＶＱ１をライン１２に出力する。コンパレータ５４は演算回路３２と三角波発生器５２とに接続され、第２指令値Ｖｒ２から補償電圧Ｖｃｍを減算して得られた値（Ｖｒ２´）と三角波電圧Ｖｔとを比較してスイッチＱ３のオン・オフ制御信号ＶＱ３をライン１４に出力する。コンパレータ５５は演算回路３３と三角波発生器５２とに接続され、第３指令値Ｖｒ３から補償電圧Ｖｃｍを減算して得られた値（Ｖｒ３´）と三角波電圧Ｖｔとを比較してスイッチＱ５のオン・オフ制御信号ＶＱ５をライン１６に出力する。
【００４３】
ＮＯＴ回路５６はコンパレータ５３に接続され、スイッチＱ１のオン・オフ制御信号ＶＱ１の逆相信号から成るスイッチＱ２のオン・オフ制御信号ＶＱ２をライン１３に出力する。ＮＯＴ回路５７は、コンパレータ５４に接続され、スイッチＱ３のオン・オフ制御信号ＶＱ３の逆相信号から成るスイッチＱ４のオン・オフ制御信号ＶＱ４をライン１５に出力する。ＮＯＴ回路５８は、コンパレータ５５に接続され、スイッチＱ５のオン・オフ制御信号ＶＱ５の逆相信号から成るスイッチＱ６  のオン・オフ制御信号ＶＱ６をライン１７に出力する。
【００４４】
図２に電力変換装置の概略図を示す。スイッチＱ１，Ｑ２は第１指令値Ｖｒ１で動作し、スイッチＱ３，Ｑ４は第２指令値Ｖｒ２で動作し、スイッチＱ５，Ｑ６は第３指令値Ｖｒ３で動作する。
【００４５】
図３に電力変換装置の動作概念図を示す。図３では、各レグを電圧源Ｖｒ１〜Ｖｒ３に置き換えている。本発明の補償電圧は図３においてＶｃｍである。図１に示す各レグ電圧指令Ｖｒ１〜Ｖｒ３から補償電圧Ｖｃｍを減算すると、図３に示すように、各レグ電圧から補償電圧Ｖｃｍが減算されるが、各レグの補償電圧Ｖｃｍが打ち消し合って入力線間電圧、出力線間電圧に変化がないことがわかる。図１に示す電力変換装置では、電圧Ｖｓは入力電圧検出回路４１の出力から生成しているが、入力電圧に同期した正弦波であれば入力電圧検出値を直接利用しなくても良い。
【００４６】
図１の電力変換装置の電圧関係を以下の式に示す。図１のリミッタ５０，５１により非変換モード、降圧モード、昇圧モードの３モードに分けられる。ここで、Ｖｒｃは入力線間電圧指令、Ｖｒｉは出力線間電圧指令、Ｖｓは基本波スイッチングさせるための印加電圧とする。
【００４７】
（ａ）Ｖｉｎ＞Ｖｏｕｔのとき
Ｖｒ１＝Ｖｓ−Ｖｃｍ
Ｖｒ２＝Ｖｓ−Ｖｒｃ−Ｖｃｍ
Ｖｒ３＝Ｖｓ−（Ｖｒｃ−Ｖｒｉ）−Ｖｃｍ
Ｖｉｎ＝Ｖｒｃ＝Ｖｒ１−Ｖｒ２
Ｖｏｕｔ＝Ｖｒｉ＝Ｖｒ３−Ｖｒ２
（ｂ）Ｖｉｎ＜Ｖｏｕｔ
Ｖｒ１＝Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）−Ｖｃｍ
Ｖｒ２＝Ｖｓ−Ｖｒｉ−Ｖｃｍ
Ｖｒ３＝Ｖｓ−Ｖｃｍ
Ｖｉｎ＝Ｖｒｃ＝Ｖｒ１−Ｖｒ２
Ｖｏｕｔ＝Ｖｒｉ＝Ｖｒ３−Ｖｒ２
（ｃ）Ｖｉｎ＝Ｖｏｕｔ
Ｖｒ１＝Ｖｓ−Ｖｃｍ
Ｖｒ２＝Ｖｓ−Ｖｒｉ−Ｖｃｍ
Ｖｒ３＝Ｖｓ−Ｖｃｍ
Ｖｉｎ＝Ｖｒｃ＝Ｖｒ１−Ｖｒ２
Ｖｏｕｔ＝Ｖｒｉ＝Ｖｒ３−Ｖｒ２
上記のことから全てのモードにおいて、入出力線間電圧に補償電圧Ｖｃｍは関係ないことがわかる。
【００４８】
図５は、図１の制御回路の最適実施例を示す図である。補償波形発生器３０は、リミッタ３４、演算回路３５、係数器３６からなる。リミッタ３４は、入力電圧検出回路４１からの交流入力電圧（図４（Ａ）に示す正弦波電圧）を最大リミット値と最小リミット値との間の電圧に制限して演算回路３５に出力する。演算回路３５は、入力電圧検出回路４１からの交流入力電圧から、リミッタ３４からの最大リミット値と最小リミット値との間の電圧に制限された交流入力電圧を減算する。係数器３６は、演算回路３５からの電圧に係数Ｋを乗算し乗算出力を図４（Ｂ）に示す補償電圧Ｖｃｍとして演算回路３１〜３３に出力する。
【００４９】
演算回路３１は、リミッタ５０からの第１指令値Ｖｒ１から補償波形発生器３０で発生した補償電圧Ｖｃｍを減算してその減算出力をコンパレータ５３に出力する。演算回路３２は、演算回路４９からの第２指令値Ｖｒ２から補償波形発生器３０で発生した補償電圧Ｖｃｍを減算してその減算出力をコンパレータ５４に出力する。演算回路３３は、リミッタ５１からの第３指令値Ｖｒ３から補償波形発生器３０で発生した補償電圧Ｖｃｍを減算してその減算出力をコンパレータ５５に出力する。
【００５０】
図６に、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが略同一レベル時のゲート波形を示す。図７に、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが略同一レベル時のＰＷＭ指令値を示す。
【００５１】
図７（Ａ）からもわかるように、第１値Ｖｒ１´は、補償電圧Ｖｃｍの減算で中央部付近が凹んでいる。中央部付近が凹んでいる第１値Ｖｒ１´と三角波電圧とをコンパレータ５３が比較することで、図６に示すスイッチＱ１，Ｑ２の電圧ＶQ1，ＶQ2が中央部付近で高周波でスイッチングされる。
【００５２】
図７（Ｃ）からもわかるように、第３値Ｖｒ３´は、補償電圧Ｖｃｍの減算で中央部付近が凹んでいる。中央部付近が凹んでいる第３値Ｖｒ３´と三角波電圧とをコンパレータ５５が比較することで、図６に示すスイッチＱ５，Ｑ６の電圧ＶＱ５，ＶＱ６が中央部付近で高周波でスイッチングされる。
【００５３】
このように、第１の実施形態の電力変換装置によれば、補償電圧Ｖｃｍにより出力電流変化率ｄｉ／ｄｔが大きい負荷が接続された場合に、出力波形が歪む部分を故意にスイッチングさせつつそれ以外の部分はスイッチングさせないことで効率低下を抑えつつモード切換付近でのデッドタイムの影響による出力波形歪の低減が図れる。
【００５４】
（第２の実施形態）
次に、図８を参照して第２の実施形態の電力変換装置を説明する。但し、図８において図１と実質的に同一の部分には、同一の符号を付してその説明を省略する。また、第２の実施形態においても必要に応じて図１〜図７を参照する。
【００５５】
第２の実施形態の電圧変換装置は、図１の制御回路２を図８に示す制御回路２ａに変形し、この他は図１と同一に構成している。図８の制御回路２ａは、図１の制御回路２の演算回路４７，４８，４９を変形した演算回路４７ａ，４８ａ，４９ａを設け、この他は図１と同一に形成したものである。
【００５６】
図８の演算回路４７ａは、指令値発生手段４４，４５に接続され、次式の演算を行い、差信号ΔＶを出力する。
【００５７】
ΔＶ＝Ｖｒｉ−Ｖｒｃ
演算回路４８ａは演算回路４７ａとバイアス電圧発生器４６とに接続され、次の演算を行う。
【００５８】
もしΔＶ＞０なら
Ｖｒ１＝Ｖｓ−ΔＶ
Ｖｒ３＝Ｖｓ
もしΔＶ＝０なら
Ｖｒ１＝Ｖｓ
Ｖｒ３＝Ｖｓ
もしΔＶ＜０なら
Ｖｒ１＝Ｖｓ
Ｖｒ３＝Ｖｓ＋ΔＶ
なお、上記の値Ｖｒ１、Ｖｒ３は図１のリミッタ５０、５１と同様なもので制限されている。
【００５９】
演算回路４９ａは指令値発生手段４４と演算回路４８ａとに接続され、次の演算を行う。
【００６０】
Ｖｒ２＝Ｖｒ１−Ｖｒｃ
図８の非変換モード、降圧モード及び昇圧モードで演算回路４８ａ，４９ａから得られるＶｒ１，Ｖｒ２，Ｖｒ３は、図１で同一符号で示すものと同一である。従って、第２の実施形態においても、第１の実施形態と同一の効果を得ることができる。
【００６１】
（第３の実施形態）
次に、図９を参照して第３の実施形態の電圧変換装置の制御回路２ｂを説明する。但し、図９において図１と実質的に同一の部分には、同一の符号を付してその説明を省略する。図９の制御回路２ｂは、図１の制御回路２の演算回路４７，４８，４９を変形した演算回路４７ｂ，４８ｂと選択回路４９ｂとを設け、更に、加算器７１、７３と減算器７２と、リミッタ７４を設け、この他は図１と同一に形成したものである。
【００６２】
図９の演算回路４７ｂは、指令値発生手段４４，４５に接続され、Ｖｒｃ−Ｖｒｉの減算を行い、差信号ΔＶ１を出力する。
【００６３】
演算回路４８ｂは、指令値発生手段４４，４５に接続され、Ｖｒｉ−Ｖｒｃの減算を行い、差信号ΔＶ２を出力する。
【００６４】
選択回路４９ｂは、指令値発生手段４４，４５と演算回路４７ｂとに接続され、演算回路４７ｂの出力ΔＶ１に基づいて次の演算を行う。
【００６５】
もしΔＶ１＝０ならＶｒｃを選択する。
【００６６】
もしΔＶ１＞０ならＶｒｃを選択する。
【００６７】
もしΔＶ１＜０ならＶｒｉを選択する。
【００６８】
加算器７１は、演算回路４７ｂとバイアス電圧発生器４６とに接続され、これらの出力を加算する。従って，図９の演算回路４７ｂと加算器７１との組み合せは図１の演算回路４７と等価である。
【００６９】
減算器７２は、選択回路４９ｂとバイアス電圧発生器７６とに接続され、方形波電圧Ｖｓから選択回路４９ｂの出力を減算し、図１の演算回路４９の出力と実質的に同じ信号を出力する。従って、図９の選択回路４９ｂと減算器７２との組み合せは図１の演算回路４９と等価である。
【００７０】
加算器７３は、第２演算回路４８ｂとバイアス電圧発生器７６とに接続され、これらの出力を加算する。従って，図９の演算回路４８ｂと加算器７２との組み合せは図１の演算回路４８と等価であり、Ｖｒｉ―Ｖｒｃ＋Ｖｓを出力する。
【００７１】
リミッタ７４は減算器７２とコンパレータ５４との間に接続され、減算器７２の出力を最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬとの間に制限する。
【００７２】
非変換、降圧及び昇圧のモードにおいて、図９のリミッタ５０，５１，７４から得られるＶｒ１，Ｖｒ２，Ｖｒ３は、図１で同一符号で示すものと同一である。従って、第３の実施形態も第１の実施形態と同一の効果を得ることができる。
【００７３】
（第４の実施形態）
次に、図１０を参照して第４の実施形態の電圧変換装置の制御回路２ｃを説明する。但し、図１０において図１及び図９と実質的に同一の部分には、同一の符号を付してその説明を省略する。
【００７４】
図１０の制御回路２ｃは、図９の制御回路２ｂの演算回路４８ｂを省き、図９の加算器７３を減算器７３´に変形し、この他は図９と同一に形成したもので
ある。
【００７５】
図１０の減算器７３´は、演算回路４７ｂとバイアス電圧発生器４６とに接続され、バイアス電圧Ｖｓから演算回路４７ｂの出力を減算し、Ｖｓ―（Ｖｒｃ―Ｖｒｉ）＝Ｖｓ―Ｖｒｃ＋Ｖｒｉを出力する。従って，図１０の減算器７３´から図９の加算器７３と同じ出力を得ることができる。
【００７６】
非変換、降圧及び昇圧モードにおいて、図１０のリミッタ５０，５１，７４から得られるＶｒ１，Ｖｒ２，Ｖｒ３は、図１及び図９で同一符号で示すものと同一である。従って、第４の実施形態も、第１及び第３の実施形態と同一の効果を得ることができる。
【００７７】
（第５の実施形態）
図１１に示す第５の実施形態の制御回路２ｄは、図１の制御回路２のＮＯＴ回路５６，５７，５８の代りに、コンパレータ５６’、５７’、５８’を設け、この他は図１と同一に形成したものである。コンパレータ５６’、５７’、５８’の負入力端子は、リミッタ５０と、演算回路４９と、リミッタ５１とにそれぞれ接続され、Ｖｒ１，Ｖｒ２，Ｖｒ３の供給を受ける。コンパレータ５６’、５７’、５８’の正入力端子は三角波発生器５２に接続されている。コンパレータ５６’、５７’、５８’は、コンパレータ５３，５４，５５から出力される制御信号ＶＱ１，ＶＱ３，ＶＱ５に対して逆位相の制御信号ＶＱ２，ＶＱ４，ＶＱ６を形成してライン１３，１５，１７に送出する。この図１１の制御回路２ｄにより図１の制御回路２と同一の効果を得ることができる。
【００７８】
なお、図８，図９及び図１０のＮＯＴ回路５６，５７，５８を図１１のコンパレータ５６’、５７’５８’と同様なものに置き換えることができる。
【符号の説明】
【００７９】
１  変換回路
２，２ａ、２ｂ、２ｃ、２ｄ  制御回路
３  電源
４４，４５  指令値発生手段
４６  バイアス電圧発生器
３０  補償波形発生器
３１〜３３、４７〜４９  演算回路
５０、５１  リミッタ
５２  三角波発生器
５３、５４、５５  コンパレータ
５６、５７、５８  ＮＯＴ回路
Ｑ１〜Ｑ６  スイッチ
Ｃ  コンデンサ
Ｌ１、Ｌ２  リアクトル
【図１】
2013046542.tif 000003
【図２】
2013046542.tif 000004
【図３】
2013046542.tif 000005
【図４】
2013046542.tif 000006
【図５】
2013046542.tif 000007
【図６】
2013046542.tif 000008
【図７】
2013046542.tif 000009
【図８】
2013046542.tif 000010
【図９】
2013046542.tif 000011
【図１０】
2013046542.tif 000012
【図１１】
2013046542.tif 000013
【図１２】
2013046542.tif 000014
【図１３】
2013046542.tif 000015
【図１４】
2013046542.tif 000016
【図１５】
2013046542.tif 000017
【図１６】
2013046542.tif 000018
【図１７】
2013046542.tif 000019
【図１８】
2013046542.tif 000020
【図１９】
2013046542.tif 000021
【図２０】
2013046542.tif 000022
【図２１】
2013046542.tif 000023