(57)【要約】【課題】ヒューズの切断または非切断をより正しく判定することが可能な半導体装置および判定方法を提供する。【解決手段】半導体装置は、ヒューズの切断または非切断の判定を行う半導体装置であって、多数のヒューズと、多数のヒューズのうち切断状態である切断ヒューズの数が所定の切断閾値を超える場合には、ヒューズの切断を示す切断信号を出力し、切断ヒューズの数が切断閾値よりも小さい場合には、ヒューズの非切断を示す非切断信号を出力する判定回路と、を含む。【選択図】図１
2013004668.tif 000002
【特許請求の範囲】
【請求項１】
ヒューズの切断または非切断の判定を行う半導体装置であって、
多数のヒューズと、
前記多数のヒューズのうち切断状態である切断ヒューズの数が所定の閾値を超える場合には前記切断を示す切断信号を出力し、前記切断ヒューズの数が前記所定の閾値よりも小さい場合には前記非切断を示す非切断信号を出力する判定回路と、を含む半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
第１電位を供給する第１電位線と、
前記第１電位線に一端が接続された抵抗と、
前記抵抗の他端と接続された接続ノードと、
前記第１電位と異なる第２電位を供給する第２電位線と、を備え、
前記ヒューズのそれぞれでは、該ヒューズの一端が前記接続ノードに接続され、該ヒューズの他端が前記第２電位線に接続され、
前記判定回路は、前記切断ヒューズの数が前記所定の閾値を超えているときに前記抵抗の他端に生じる電位と、前記切断ヒューズの数が前記所定の閾値よりも小さいときに前記抵抗の他端に生じる電位との間の参照電位と、前記抵抗の他端に生じたノード電位と、を比較し、該比較の結果に応じて前記切断信号と前記非切断信号を択一的に出力する、半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記判定回路は、
プリチャージ信号を受け付けると、前記第１電位線と前記接続ノードとを接続状態にするスイッチ回路と、
前記スイッチ回路が前記第１電位線と前記接続ノードとを前記接続状態にした後に前記判定を指示する判定信号を受け付けると、前記抵抗の他端に生じたノード電位と前記参照電位とを比較し、該比較の結果に応じて前記切断信号と前記非切断信号を択一的に出力する出力回路と、を含む、半導体装置。
【請求項４】
多数のヒューズと、第１電位を供給する第１電位線と、前記第１電位線に一端が接続された抵抗と、前記抵抗の他端と接続された接続ノードと、前記第１電位と異なる第２電位を供給する第２電位線と、を備える半導体装置がヒューズの切断または非切断の判定を行う判定方法であって、
前記接続ノードに前記ヒューズのそれぞれを接続する接続ステップと、
前記切断ヒューズの数が前記所定の閾値を超えているときに前記抵抗の他端に生じる電位と、前記切断ヒューズの数が前記所定の閾値よりも小さいときに前記抵抗の他端に生じる電位との間の参照電位と、前記抵抗の他端に生じたノード電位とを比較し、該比較の結果に応じて、前記切断を示す切断信号と前記前記非切断を示す非切断信号を択一的に出力する判定ステップと、を含む判定方法。
【請求項５】
請求項４に記載の判定方法において、
前記接続ステップでは、プリチャージ信号を受け付けると、前記第１電位線と前記接続ノードとを接続状態にし、
前記判定ステップでは、前記第１電位線と前記接続ノードとが前記接続状態にされた後に前記判定を指示する判定信号を受け付けると、前記抵抗の他端に生じたノード電位と前記参照電位とを比較し、該比較の結果に応じて前記切断信号と前記非切断信号を択一的に出力する、判定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および判定方法に関し、特にヒューズを有する半導体装置および判定方法に関する。
【背景技術】
【０００２】
特許文献１には、ヒューズが導通状態か非導通状態かを判定するヒューズ回路が記載されている。特許文献１に記載のヒューズ回路は、第１のヒューズユニットと、第２のヒューズユニットと、ＯＲ回路と、を備えている。特許文献１に記載のヒューズユニットのそれぞれは、アンチヒューズを有する。アンチヒューズは、アンチヒューズに書込み電圧を供給する電気的な書込み処理が行われると、書込み電圧により絶縁体が破壊されて導通状態になる。書込み処理が行われなければアンチヒューズは非導通状態である。なお、書込み処理は、アンチヒューズを切断するための切断処理とも称される。このアンチヒューズは、ヒューズの１つであり、比較的少ない電流で書込みが可能であるという特徴を有している。
【０００３】
特許文献１に記載のヒューズユニットのそれぞれは、アンチヒューズが導通状態である場合にはＨレベルの信号をＯＲ回路に出力し、アンチヒューズが非導通状態である場合にはＬレベルの信号をＯＲ回路に出力する。
【０００４】
このため、第１および第２のヒューズユニットのそれぞれで、アンチヒューズに切断処理が行われたときに、少なくとも一方のアンチヒューズが切断されて導通状態になると、Ｈレベルの信号がＯＲ回路に出力され、ＯＲ回路の出力がＨレベルの信号となるので、ヒューズ回路はアンチヒューズが切断状態であると正しく判定する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１０８３９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した従来のヒューズ回路では、回路の製造過程でヒューズユニット内のアンチヒューズが誤って切断されてしまうこともある。このため、アンチヒューズが切断状態か非切断状態かを誤って判定してしまう可能性があるという問題があることを本願発明者らは明らかにした。すなわち、ヒューズ回路の製造過程でアンチヒューズが誤って切断されて導通状態となった場合、アンチヒューズに切断処理が行われなかったヒューズユニットから、Ｈレベルの信号がＯＲ回路に出力され、ＯＲ回路の出力がＨレベルの信号となるため、アンチヒューズが切断状態であると誤って判定される可能性がある。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、ヒューズの切断または非切断の判定を行う半導体装置であって、多数のヒューズと、前記多数のヒューズのうち切断状態である切断ヒューズの数が所定の閾値を超える場合には前記切断を示す切断信号を出力し、前記切断ヒューズの数が前記所定の閾値よりも小さい場合には前記非切断を示す非切断信号を出力する判定回路と、を含む。
【０００８】
本発明の判定方法は、多数のヒューズと、第１電位を供給する第１電位線と、前記第１電位線に一端が接続された抵抗と、前記抵抗の他端と接続された接続ノードと、前記第１電位と異なる第２電位を供給する第２電位線と、を備える半導体装置がヒューズの切断または非切断の判定を行う判定方法であって、前記接続ノードに前記ヒューズのそれぞれを接続する接続ステップと、前記切断ヒューズの数が前記所定の閾値を超えているときに前記抵抗の他端に生じる電位と、前記切断ヒューズの数が前記所定の閾値よりも小さいときに前記抵抗の他端に生じる電位との間の参照電位と、前記抵抗の他端に生じたノード電位とを比較し、該比較の結果に応じて、前記切断を示す切断信号と、前記非切断を示す非切断信号を択一的に出力する判定ステップと、を含む。
【発明の効果】
【０００９】
本発明によれば、半導体装置は、多数のヒューズと判定回路とを備え、判定回路は、多数のヒューズのうち切断状態である切断ヒューズの数が、所定の切断閾値を超える場合には、ヒューズの切断を示す切断信号を出力し、切断ヒューズの数が切断閾値よりも小さい場合には、ヒューズの非切断を示す非切断信号を出力する。
【００１０】
よって、本発明では、判定回路は、多数のヒューズのうち切断状態である切断ヒューズの数が所定の切断閾値を超えるか否かを判断して、ヒューズが切断状態か非切断状態かを判定する。
【００１１】
このため、ヒューズに切断処理が行われなかった半導体装置では、製造過程でヒューズが誤って切断されて切断状態となった切断ヒューズの数が切断閾値よりも小さい場合、判定回路は、ヒューズが非切断状態であると正しく判定する。よって、半導体装置内に、製造過程で切断状態となった切断ヒューズが存在する場合にも、判定回路は、ヒューズが非切断状態であると正しく判定することが可能となる。
【００１２】
また、ヒューズに切断処理が行われた半導体装置では、切断ヒューズの数が切断閾値を超える場合、判定回路は、ヒューズが切断状態であると正しく判定することができる。
【００１３】
したがって、判定回路は、半導体装置に多数備えられたヒューズのうち切断状態であるヒューズの数に応じて切断信号または非切断信号の一方を出力するため、半導体装置内に、製造過程で切断状態となったヒューズが存在する場合にも、ヒューズの切断または非切断を正しく判定することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態における半導体装置の構成例を示すブロック図である。
【図２】半導体装置で行われるヒューズ判定の動作を説明するための図である。
【図３】半導体装置の変形例を示すブロック図である。
【図４】図３に示した半導体装置で行われるヒューズ判定の動作を説明するための図である。
【図５】第２実施形態における半導体装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、本発明の各実施形態について図面を参照して説明する。
【００１６】
図１は、本発明の第１実施形態における半導体装置の構成例を示すブロック図である。
【００１７】
半導体装置１ａは、ヒューズの切断または非切断を判定するヒューズ判定を行い、その判定結果に応じた機能（動作モード）を半導体装置１ａに設定する。
【００１８】
半導体装置１ａは、ヒューズ回路１０と判定回路１１とを備える。ヒューズ回路１０は、多数のヒューズユニット１００を備える。ヒューズユニット１００のそれぞれは、互いに同じ構成である。
【００１９】
ヒューズユニット１００は、書込み回路１１０と、ヒューズ１２０と、抵抗Ｒ０１と、読出し回路１３０と、接続ノード１４０と、を備える。ヒューズユニット１００では、ヒューズ１２０の一端が、書込み回路１１０と抵抗Ｒ０１の一端とに接続され、ヒューズ１２０の他端が接地線１２１に接続される。接地線１２１には接地電位が供給される。また、抵抗ＲＯ１の他端が、読出し回路１３０と接続される。
【００２０】
ヒューズ１２０としては、例えば、レーザー溶断型の金属薄膜ヒューズや、ＤＲＡＭ（Dynamic Random Access Memory）のセル容量をヒューズとして用いたアンチヒューズ（容量ヒューズ）などが挙げられる。
【００２１】
本実施形態では、ヒューズ１２０としてアンチヒューズが用いられる。ヒューズ１２０として用いられるアンチヒューズは、電気的な書込み処理が行われて書込み電圧が供給されると、絶縁膜が破壊されて導通状態となるヒューズである。
【００２２】
書込み回路１１０は、ヒューズ１２０に書込み電圧を供給してヒューズ１２０を切断することが可能な回路である。
【００２３】
書込み回路１１０には、入力端子１０２から、Ｈ（Ｈｉｇｈ）レベルの書込み信号Ｗｒｉｔｅが供給され、入力端子１０３から、接地電位よりも書込み電圧だけ大きな値の書込み電位ＶＷＰＰが供給される。このときに書込み回路１１０は、入力端子１０１から、例えば、Ｈレベルの選択信号ＳＥＬを受け付けると、ヒューズ１２０に書込み電圧を供給してヒューズ１２０を切断状態にする。
【００２４】
一方、書込み回路１１０は、入力端子１０１から、Ｌ（Ｌｏｗ）レベルの選択信号ＳＥＬを受け付けると、ヒューズ１２０に書込み電圧の供給を行わない。よって、ヒューズ１２０は、切断されないので非切断状態、すなわち非導通状態を維持する。
【００２５】
書込み回路１１０は、ＮＡＮＤ回路１１１と、インバータ１１２と、ＮＯＲ回路１１３と、ｐチャネルＭＯＳ（Metal Oxide Semiconductor）トランジスタ１１４と、ｎチャネルＭＯＳトランジスタ１１５と、を備える。
【００２６】
書込み回路１１０では、入力端子１０１が、ＮＡＮＤ回路１１１の第１入力端子とＮＯＲ回路１１３の第１入力端子とに接続される。入力端子１０２は、ＮＡＮＤ回路１１１の第２入力端子とインバータ１１２の入力端子とに接続され、インバータ１１２の出力端子がＮＯＲ回路１１３の第２入力端子に接続される。
【００２７】
また、入力端子１０３は、電源供給線としてＮＡＮＤ回路１１１に接続されると共に、ｐチャネルＭＯＳトランジスタ１１４のソース端子に接続される。ｐチャネルＭＯＳトランジスタ１１４は、ゲート端子にＮＡＮＤ回路１１１の出力端子が接続され、ドレイン端子にヒューズ１２０の一端とｎチャネルＭＯＳトランジスタ１１５のドレイン端子とが接続される。ｎチャネルＭＯＳトランジスタ１１５は、ゲート端子にＮＯＲ回路１１３の出力端子が接続され、ソース端子に接地線が接続される。
【００２８】
書込み回路１１０は、入力端子１０２からＨレベルの書込み信号Ｗｒｉｔｅが供給され、かつ、入力端子１０３から書込み電位ＶＷＰＰが供給されているときに、例えば、入力端子１０１からＨレベルの選択信号ＳＥＬを受け付ける。この場合に書込み回路１１０では、ＮＡＮＤ回路１１１の第１入力端子および第２入力端子にＨレベルの信号が供給されるため、ｐチャネルＭＯＳトランジスタ１１４のゲート端子がＬレベルとなり、ｐチャネルＭＯＳトランジスタ１１４は導通状態となる。一方、ＮＯＲ回路１１３の第１入力端子にはＨレベルの信号が供給されるため、ｎチャネルＭＯＳトランジスタ１１５のゲート端子がＬレベルとなり、ｎチャネルＭＯＳトランジスタ１１５は非導通状態となる。
【００２９】
このため、ヒューズ１２０の一端に書込み電位ＶＷＰＰが供給され、ヒューズ１２０の絶縁膜が切断されてヒューズ１２０は導通状態となる。
【００３０】
読出し回路１３０は、入力端子１０４から読出し信号ＲＥＡＤを受け付けると、ヒューズ１２０の他端と接続ノード１４０とを接続状態にする。
【００３１】
本実施形態では、読出し回路１３０は、ｐチャネルＭＯＳトランジスタにより実現される。読出し回路１３０として用いられるｐチャネルＭＯＳトランジスタは、ゲート端子に入力端子１０４が接続され、ドレイン端子に抵抗Ｒ０１の他端が接続され、ソース端子に接続ノード１４０が接続される。読出し回路１３０は、入力端子１０４からＬレベルの読出し信号ＲＥＡＤを受け付けると、読出し回路１３０が導通状態となり、ヒューズ１２０の他端と接続ノード１４０との間を接続する。
【００３２】
なお、抵抗Ｒ０１は、ヒューズユニット１００内の配線抵抗などに起因するヒューズユニット１００間の抵抗のバラツキを調整するために用いられる可変抵抗である。
【００３３】
判定回路１１は、ヒューズの切断または非切断を判定するヒューズ判定を行う。
【００３４】
判定回路１１は、ヒューズ回路１０に設けられた多数のヒューズ１２０のうち切断状態である切断ヒューズの数が所定の切断閾値を超える場合には、ヒューズの切断を示す切断信号を出力し、切断ヒューズの数が切断閾値よりも小さい場合には、ヒューズの非切断を示す非切断信号を出力する。判定回路１１は、判定ユニット２０とラッチ回路３０とを備える。
【００３５】
判定ユニット２０は、内部電源電位Ｖｉｎｔを供給する内部電源線２１１に接続される。内部電源電位は、接地線１２１に供給される接地電位よりも内部電圧だけ高い電位値である。判定ユニット２０は、抵抗Ｒ０２と、抵抗Ｒ０３と、検出ノード２１０と、出力回路２２０と、を備える。
【００３６】
判定ユニット２０では、抵抗Ｒ０３の一端が内部電源線２１１に接続され、抵抗Ｒ０３の他端が検出ノード２１０に接続される。また、抵抗Ｒ０２の一端が、接続ノード１４０に接続され、抵抗Ｒ０２の他端が検出ノード２１０に接続される。なお、本実施形態では、抵抗Ｒ０３の他端は、間接的に接続ノード１４０と接続されているが、抵抗Ｒ０３の他端は、接続ノード１４０に直接接続されてもよい。
【００３７】
判定ユニット２０は、切断ヒューズの数が所定の切断閾値を超えているときに抵抗Ｒ０３の他端に生じる電位と、切断ヒューズの数が切断閾値よりも小さいときに抵抗Ｒ０３の他端に生じる電位との間の参照電位Ｖｒｅｆと、抵抗Ｒ０３の他端に生じたノード電位と、を比較し、その比較の結果に応じて切断信号と非切断信号を択一的に出力する。
【００３８】
本実施形態では、判定ユニット２０は、各ヒューズユニット１００の入力端子１０４に読出し信号ＲＥＡＤが供給され、全てのヒューズ１２０が内部電源線２１１に接続されると、内部電源線２１１から接地線１２１に切断ヒューズの数に応じたノード電流が流れる。検出ノード２１０では、導通状態である切断ヒューズの数が多くなるにつれて、抵抗ＲＯ３を流れる電流の電流量が増加するので、検出ノード２１０に生じるノード電位は低くなる。
【００３９】
判定ユニット２０は、検出ノード２１０に生じたノード電位を検出し、その検出されたノード電位が参照電位Ｖｒｅｆを超える場合には非切断信号をラッチ回路３０に出力し、ノード電位が参照電位Ｖｒｅｆよりも低い場合には切断信号をラッチ回路３０に出力する。
【００４０】
なお、参照電位Ｖｒｅｆは、切断ヒューズの数が切断閾値を超えているときに抵抗Ｒ０３の他端に生じる電位よりも低く、かつ、切断ヒューズの数が切断閾値よりも小さいときに抵抗Ｒ０３の他端に生じる電位よりも高い電位値に調整される。本実施形態では、参照電位Ｖｒｅｆは、切断ヒューズの数が半数以上のときに切断信号が出力されるように予め調整されている。
【００４１】
出力回路２２０は、ヒューズ判定を指示する判定信号を受け付けると、抵抗Ｒ０３の他端に生じたノード電位と参照電位Ｖｒｅｆとを比較し、その比較の結果に応じて切断信号と非切断信号を択一的に出力する。
【００４２】
本実施形態では、出力回路２２０は、多数のヒューズ１２０のうち切断ヒューズの数が半数を超える場合に切断信号を出力し、切断ヒューズの数が半数よりも少ない場合に非切断信号を出力する。出力回路２２０は、差動増幅回路により実現される。
【００４３】
出力回路２２０には、入力端子２０１から、ヒューズ判定の実行を指示するＨレベルの判定信号ＬＯＡＤが供給され、入力端子２０２から参照電位Ｖｒｅｆが供給される。
【００４４】
出力回路２２０は、ｐチャネルＭＯＳトランジスタ２２１〜２２４と、ｎチャネルＭＯＳトランジスタ２２５〜２２９と、を備える。また、出力回路２２０には、電源電位ＶＤＤを供給する電源線２０３が接続されている。
【００４５】
出力回路２２０では、入力端子２０１が、ｐチャネルＭＯＳトランジスタ２２１および２２２のそれぞれのゲート端子と、ｎチャネルＭＯＳトランジスタ２２９のゲート端子とに接続される。電源線２０３は、ｐチャネルＭＯＳトランジスタ２２１〜２２４のそれぞれのソース端子に接続される。
【００４６】
また、相補線２９２は、ｐチャネルＭＯＳトランジスタ２２１および２２３のそれぞれのドレイン端子と、ｎチャネルＭＯＳトランジスタ２２５のドレイン端子と、ｐチャネルＭＯＳトランジスタ２２４のゲート端子と、ｎチャネルＭＯＳトランジスタ２２６のゲート端子とに接続される。相補線２９１は、ｐチャネルＭＯＳトランジスタ２２２および２２４のそれぞれのドレイン端子と、ｎチャネルＭＯＳトランジスタ２２６のドレイン端子と、ｐチャネルＭＯＳトランジスタ２２３のゲート端子と、ｎチャネルＭＯＳトランジスタ２２５のゲート端子とに接続される。
【００４７】
さらに、ｎチャンネルＭＯＳトランジスタ２２５のソース端子は、ｎチャネルＭＯＳトランジスタ２２７のドレイン端子に接続され、ｎチャネルＭＯＳトランジスタ２２７のゲート端子が検出ノード２１０に接続される。ｎチャンネルＭＯＳトランジスタ２２６のソース端子は、ｎチャネルＭＯＳトランジスタ２２８のドレイン端子に接続され、ｎチャネルＭＯＳトランジスタ２２８のゲート端子が入力端子２０２に接続される。
【００４８】
また、ｎチャネルＭＯＳトランジスタ２２７および２２８のそれぞれのソース端子は、ｎチャネルＭＯＳトランジスタ２２９のドレイン端子に接続され、ｎチャネルＭＯＳトランジスタ２２９のソース端子が接地線２０４に接続される。
【００４９】
出力回路２２０では、入力端子２０１から、プリチャージ信号としてＬレベルの準備信号ＬＯＡＤが供給されると、ｐチャネルＭＯＳトランジスタ２２１および２２２がそれぞれ導通状態となり、相補線２９１および２９２のそれぞれに同等の電荷がチャージ（蓄積）される。その後、入力端子２０１から、ヒューズ判定の実行を指示するＨレベルの判定信号ＬＯＡＤが供給されると、ｐチャネルＭＯＳトランジスタ２２１および２２２がそれぞれ非導通状態となり、チャージが停止されるとともに、ｎチャネルＭＯＳトランジスタ２２９が導通状態となる。
【００５０】
例えば、多数のヒューズ１２０のうち切断ヒューズの数が半数よりも少なく、検出ノード２１０の電位が参照電位Ｖｒｅｆよりも高い場合には、ｎチャネルＭＯＳトランジスタ２２７から接地線２０４に流れる電流量が、ｎチャネルＭＯＳトランジスタ２２８から接地線２０４に流れる電流量よりも大きくなる。このため、相補線２９２にチャージされた電荷が一定の電荷量まで減少する時間は、相補線２９１にチャージされた電荷が減少する時間よりも短くなるので、相補線２９２の電位は、相補線２９１の電位よりも速く下がり、Ｌレベルの電位に達する。相補線２９２がＬレベルの電位になると、ｎチャネルＭＯＳトランジスタ２２６が非導通状態となり、かつ、ｐチャネルＭＯＳトランジスタ２２４が導通状態となるので、電源線２０３から相補線２９１に電荷が供給され、相補線２９１はＨレベルの電位となる。
【００５１】
したがって、出力回路２２０は、非切断信号として、相補線２９１からＨレベルの電位を、相補線２９２からＬレベルの電位をラッチ回路３０にそれぞれ供給する。
【００５２】
また、多数のヒューズ１２０のうち切断ヒューズの数が半数よりも多く、検出ノード２１０の電位が参照電位Ｖｒｅｆよりも低い場合には、ｎチャネルＭＯＳトランジスタ２２８から接地線２０４に流れる電流量が、ｎチャネルＭＯＳトランジスタ２２７から接地線２０４に流れる電流量よりも大きくなる。このため、相補線２９１にチャージされた電荷が一定の電荷量まで減少する時間は、相補線２９２にチャージされた電荷が減少する時間よりも短くなるので、相補線２９１の電位は、相補線２９２の電位よりも速く下がり、Ｌレベルの電位に達する。相補線２９１がＬレベルの電位になると、ｎチャネルＭＯＳトランジスタ２２５が非導通状態となり、かつ、ｐチャネルＭＯＳトランジスタ２２３が導通状態となるので、電源線２０３から相補線２９２に電荷が供給され、相補線２９２はＨレベルの電位となる。
【００５３】
したがって、出力回路２２０は、切断信号として、相補線２９１からＬレベルの電位を、相補線２９２からＨレベルの電位をラッチ回路３０にそれぞれ供給する。
【００５４】
なお、抵抗Ｒ０２およびＲ０３は、検出ノード２１０の電位を所定のレベルに調整するためにも用いられる。
【００５５】
ラッチ回路３０は、判定ユニット２０で行われたヒューズ判定の結果を保持する。すなわち、ラッチ回路３０は、判定ユニット２０から供給された切断信号または非切断信号を保持する。例えば、ラッチ回路３０は、切断信号として相補線２９１からＬレベルの電位を、相補線２９２からＨレベルの電位を受けると、出力端子９１にＬレベルの電位を出力し、出力端子９２にＨレベルの電位を出力する。
【００５６】
ラッチ回路３０は、ＮＡＮＤ回路３１およびＮＡＮＤ回路３２を備える。ラッチ回路３０では、ＮＡＮＤ回路３１の一方の入力端子が相補線２９１に接続され、ＮＡＮＤ回路３２の他方の入力端子が、ＮＡＮＤ回路３２の出力端子と半導体装置１ａの出力端子９２とに接続される。また、ＮＡＮＤ回路３２の一方の入力端子がＮＡＮＤ回路３１の出力端子と半導体装置１ａの出力端子９１とに接続され、ＮＡＮＤ回路３２の他方の入力端子が相補線２９２に接続される。
【００５７】
すなわち、第１実施形態による半導体装置１ａでは、多数のヒューズ１２０と、多数のヒューズ１２０のうち切断状態である切断ヒューズの数が所定の切断閾値を超える場合にはヒューズの切断を示す切断信号を出力し、切断ヒューズの数が切断閾値よりも小さい場合にはヒューズの非切断を示す非切断信号を出力する判定回路１１とを有して構成されている。
【００５８】
具体的には、半導体装置１ａは、第１電位を供給する第１電位線２１１と、第１電位線に一端が接続された抵抗Ｒ０３と、抵抗Ｒ０３の他端と接続された接続ノード１４０と、第１電位と異なる第２電位を供給する第２電位線１２１と、を備え、ヒューズ１２０のそれぞれでは、ヒューズ１２０の一端が接続ノード１４０に接続され、ヒューズ１２０の他端が第２電位線１２１に接続される。そして判定回路１１は、切断ヒューズの数が切断閾値を超えているときに抵抗Ｒ０３の他端に生じる電位と、切断ヒューズの数が切断閾値よりも小さいときに抵抗Ｒ０３の他端に生じる電位との間の参照電位Ｖｒｅｆと、抵抗Ｒ０３の他端、すなわち検出ノード１２０に生じたノード電位と、を比較し、その比較の結果に応じて切断信号と非切断信号を択一的に出力する。
【００５９】
図２は、半導体装置１ａで行われるヒューズ判定の動作を説明するための図である。
【００６０】
まず、多数のヒューズユニット１００のそれぞれの入力端子１０４にはＨレベルの信号が供給されており、多数のヒューズ１２０と判定ユニット２０とが絶縁されている。また、出力回路２２０の入力端子２０１にはＬレベルの信号が供給され、相補線２９１および２９２に電荷がプリチャージされている。
【００６１】
時刻ｔ１において、ヒューズユニット１００のそれぞれの入力端子１０４にＬレベルの読出し信号ＲＥＡＤが供給されると、読出し回路１３０が導通状態となり、多数のヒューズ１２０のそれぞれが内部電源線２１１に接続される。
【００６２】
時刻ｔ１では、多数のヒューズ１２０の全てが非切断状態（全ヒューズ非切断状態）である場合、全てのヒューズ１２０が非導通状態であるため、検出ノード２１０の電位は、最高電位ＶHを維持する。また、全てのヒューズ１２０が切断状態（全ヒューズ切断状態）である場合、全てのヒューズ１２０が導通状態であるため、内部電源線２１１から抵抗Ｒ０３に流れる電流の量が最大となるので、検出ノード２１０に生じる電位は最低電位ＶLに下がる。
【００６３】
時刻ｔ２において、出力回路２２０は、入力端子２０１から、ヒューズ判定の実行を指示するＨレベルの判定信号ＬＯＡＤを受け付けると、検出ノード２１０の電位と参照電位Ｖｒｅｆとを比較する。本実施形態では、参照電位Ｖｒｅｆは、最高電位ＶHと最低電位ＶLとの中間の値に予め調整され、入力端子２０２から出力回路２２０に供給される。よって、判定ユニット２０は、切断状態のヒューズと非切断状態のヒューズのうち、数の多い方のヒューズの状態を判定結果として出力する。
【００６４】
時刻ｔ２から時刻ｔ３までの間に出力回路２２０は、非切断信号または切断信号をラッチ回路３０に出力する。例えば、切断状態のヒューズの数が半数よりも多い場合に検出ノード２１０の電位が参照電位Ｖｒｅｆよりも低くなるため、出力回路２２０は、ヒューズが切断状態であると判定し、切断信号をラッチ回路３０に供給する。そしてラッチ回路３０に保持された信号が出力端子９１および９２に出力される。
【００６５】
第１実施形態によれば、ヒューズの切断または非切断の判定を行う半導体装置１ａでは、多数のヒューズ１２０が設けられ、判定回路１１は、多数のヒューズ１２０のうち切断状態である切断ヒューズの数が所定の切断閾値を超える場合には、ヒューズの切断を示す切断信号を出力し、切断ヒューズの数が所定の切断閾値よりも小さい場合には、ヒューズの非切断を示す非切断信号を出力する。
一般にヒューズ１２０として用いられるアンチヒューズを切断するには、半導体装置１ａの電源電圧と比較して４〜５倍の電圧値の書込み電圧をヒューズ１２０に供給する必要がある。このため、図１に示した書込み回路１１０の接地線１２１に供給する接地電位を０Ｖ（ボルト）よりも特定の電圧だけ低く設定する場合がある。この場合には、ヒューズ１２０への書込み電圧の供給が行われない状況でも、ヒューズ１２０に特定の電圧が生じてしまう。よって、半導体装置１ａの製造過程でヒューズ１２０が切断して切断状態となることがある。一方、ヒューズ１２０の切断を行うために書込み回路１１０がヒューズ１２０に書込み電圧を供給した場合であっても、ヒューズ１２０が切断状態とならないこともある。
【００６６】
このため、半導体装置１ａは、多数のヒューズ１２０のうち切断状態である切断ヒューズの数が所定の切断閾値を超えるか否かを判断して、ヒューズが切断状態か非切断状態かを判定する。
【００６７】
すなわち、ヒューズに切断処理が行われなかった半導体装置１ａでは、製造過程でヒューズ１２０が切断して切断状態となった切断ヒューズの数が所定の切断閾値よりも小さい場合、判定回路１１は、ヒューズが非切断状態であると正しく判定する。よって、半導体装置１ａ内に、製造過程で切断状態となったヒューズ１２０が存在する場合にも、判定回路１１は、ヒューズが非切断であると正しく判定することが可能となる。
【００６８】
また、ヒューズに切断処理が行われた半導体装置では、切断ヒューズの数が切断閾値を超える場合、判定回路１１は、ヒューズが切断状態であると正しく判定することができる。
【００６９】
したがって、判定回路１１は、切断状態であるヒューズの数に応じて切断信号または非切断信号の一方を出力するため、半導体装置１ａ内に、製造過程で切断状態となったヒューズ１２０が存在する場合にも、ヒューズの切断または非切断を正しく判定することが可能となる。
【００７０】
本実施形態では、半導体装置１ａは、内部電源電位を供給する内部電源線２１１と、内部電源線２１１に一端が接続された抵抗Ｒ０３と、抵抗Ｒ０３の他端と間接的または直接的に接続された接続ノード１４０と、内部電源電位と異なる接地電位を供給する接地線１２０と、を備え、ヒューズ１２０のそれぞれでは、ヒューズ１２０の一端が接続ノード１４０に接続され、ヒューズ１２０の他端が接地線１２１に接続される。そして判定回路１１は、切断ヒューズの数が所定の切断閾値を超えているときに抵抗Ｒ０３の他端に生じる電位と、切断ヒューズの数が切断閾値よりも小さいときに抵抗Ｒ０３の他端に生じる電位との間の参照電位Ｖｒｅｆと、抵抗Ｒ０３の他端に生じた検出ノード２１０のノード電位と、を比較し、その比較の結果に応じて切断信号と前記非切断信号を択一的に出力する。
【００７１】
例えば、内部電源線２１１に供給される内部電源電位Ｖｉｎｔが、接地線１２１に供給される接地電位よりも高い半導体装置１ａにおいて、判定回路１１は、ノード電位が参照電位Ｖｒｅｆを超える場合には非切断信号を出力し、ノード電位が参照電位Ｖｒｅｆよりも小さい場合には切断信号を出力する。
【００７２】
また、内部電源線２１１に供給される内部電源電位Ｖｉｎｔが、接地線１２１に供給される接地電位よりも低い半導体装置１ａでは、判定回路１１は、ノード電位が参照電位Ｖｒｅｆを超える場合には切断信号を出力し、ノード電位が参照電位Ｖｒｅｆよりも小さい場合には非切断信号を出力する。
【００７３】
本実施形態では、参照電位Ｖｒｅｆとして、ヒューズ１２０の全てが切断状態のときのノード電位と、ヒューズ１２０の全てが非切断状態のときの電位の中間の電位値が用いられる。このため、半導体装置１ａは、切断ヒューズの数が半数よりも多い場合には、ヒューズが切断状態であると判定し、切断ヒューズの数が半数よりも少ない場合には、ヒューズが非切断状態であると判定する。したがって、半導体装置１ａは、多数決方式を用いて、切断状態のヒューズの数と、非切断状態のヒューズの数とのうち数の多い方のヒューズの状態を判定結果として出力する多数決回路を構成する。よって、半導体装置１ａは、製造過程で切断状態となったヒューズが存在する場合にも、ヒューズの切断または非切断を正しく判定することが可能となる。
【００７４】
次に第１実施形態の半導体装置１ａの変形例について説明する。
【００７５】
図３は、第１実施形態の半導体装置１ａの変形例を示すブロック図である。
【００７６】
半導体装置１ｂは、図１に示した半導体装置１ａの構成に加えてスイッチ回路４１を判定ユニット２０に備えている。
【００７７】
スイッチ回路４１は、内部電源線２１１から検出ノード２１０に電荷を一時的にチャージする。スイッチ回路４１は、プリチャージ信号を受け付けると、内部電源線２１１と接続ノード１４０とを接続状態にする。
【００７８】
本実施形態では、スイッチ回路４１として、ｐチャネルＭＯＳトランジスタが用いられる。スイッチ回路４１として用いられるｐチャネルＭＯＳトランジスタでは、ゲート端子に入力端子４０１が接続され、ソース端子に内部電源線２１１が接続され、ドレイン端子に可変抵抗ＲＯ３が接続される。スイッチ回路４１では、入力端子４０１から、Ｌレベルのプリチャージ信号ＰＲＤが供給されると、内部電源線２１１と検出ノード２１０とを接続する。
【００７９】
出力回路２２０は、スイッチ回路４１が内部電源線２１１と接続ノード１４０とを接続状態にした後にヒューズ判定を指示する判定信号を受け付けると、抵抗Ｒ０３の他端に生じたノード電位と参照電位Ｖｒｅｆとを比較し、その比較の結果に応じて切断信号と非切断信号を択一的に出力する。本実施形態では、出力回路２２０は、判定信号を受け付けると、ノード電位が参照電位Ｖｒｅｆを超える場合に非切断信号を出力し、ノード電位が参照電位Ｖｒｅfよりも低い場合に切断信号を出力する。
【００８０】
図４は、半導体装置１ｂで行われるヒューズ判定の動作を説明するための図である。
【００８１】
まず、多数のヒューズユニット１００のそれぞれの入力端子１０４にはＨレベルの信号が供給されており、多数のヒューズ１２０と判定ユニット２０とが絶縁されている。また、出力回路２２０の入力端子２０１にはＬレベルの信号が供給され、入力端子４０１にはＨレベルの信号が供給されている。
【００８２】
時刻ｔ１１において、ヒューズユニット１００のそれぞれの入力端子１０４にＬレベルの読出し信号ＲＥＡＤが供給されると、読出し回路１３０が導通状態となり、全てのヒューズ１２０が内部電源線２１１に接続される。
【００８３】
そしてスイッチ回路４１は、入力端子４０１から、Ｌレベルのプリチャージ信号ＰＲＤを受け付けると、内部電源線２１１と検出ノード２１０とを接続状態にし、時刻ｔ１１から時刻ｔ２１までの間、内部電源線２１１から検出ノード２１０に電荷をチャージする。
【００８４】
時刻ｔ１２では、入力端子４０１からＨレベルの信号が供給され、スイッチ回路４１が非導通状態となり、検出ノード２１０への電荷のチャージが停止される。このとき、全てのヒューズ１２０が検出ノード２１０に接続されているので、切断状態のヒューズ１２０の数に応じて、検出ノード２１０にチャージされた電荷量の単位時間あたりの減少量が変化する。
【００８５】
例えば、全てのヒューズ１２０が非切断状態（全ヒューズ非切断状態）である場合、全てのヒューズ１２０が非導通状態であるため、検出ノード２１０の電位は変化しない。また、全てのヒューズ１２０が切断状態（全ヒューズ切断状態）である場合、全てのヒューズ１２０が導通状態であるため、検出ノード２１０にチャージされた電荷が全てのヒューズ１２０を通じて接地線１２１に供給される。よって、検出ノード２１０の電位が低下していく速度は最も速くなる。
【００８６】
そして時刻ｔ１３において、出力回路２２０は、入力端子２０１からＨレベルの判定信号ＬＯＡＤを受け付けると、検出ノード２１０の電位と参照電位Ｖｒｅｆとを比較する。なお、検出ノード２１０の電位は、時間が経過するにつれて低下していくので、ヒューズ判定期間を適切に調整する必要がある。
【００８７】
時刻ｔ１４では、出力回路２２０が、非切断信号または切断信号をラッチ回路３０に出力し、ラッチ回路３０に保持された信号が出力端子９１および９２に出力される。
【００８８】
すなわち、本実施形態による半導体装置１ｂでは、判定回路１１は、プリチャージ信号を受け付けると、第１電位線２１１と接続ノード１４０とを接続状態するスイッチ回路４１と、スイッチ回路４１が第１電位線２１１と接続ノード１４０とを接続状態にした後にヒューズ判定を指示する判定信号を受け付けると、抵抗Ｒ０３の他端に生じたノード電位を検出し、そのノード電位と参照電位Ｖｒｅｆとを比較し、その比較の結果に応じて切断信号と非切断信号を択一的に出力する出力回路２２０と、を有して構成される。
【００８９】
本実施形態によれば、半導体装置１ｂは、図１に示した半導体装置１ａと異なり、ヒューズ判定を行う間は、内部電源線２１１とヒューズ１２０のそれぞれを切断状態にするため、ヒューズ１２０や抵抗Ｒ０１〜Ｒ０３に供給される電流（貫通電流）の電流量を削減することができる。よって、半導体装置１ｂは、半導体装置１ａと比較してヒューズ１２０や抵抗Ｒ０１〜Ｒ０３で消費される電力を低減することができる。
【００９０】
次に本発明の第２実施形態の半導体装置について説明する。
【００９１】
図５は、第２実施形態の半導体装置の構成例を示すブロック図である。
【００９２】
半導体装置１ｃは、第１〜第３の半導体装置２ａと、ＡＮＤ回路５１〜５３と、ＯＲ回路５４と、を備える。半導体装置２ａは、図１に示された、ヒューズユニット１００を１つだけ有するヒューズ回路１０と判定回路１１とを備える。よって、半導体装置２ａは、ヒューズ回路１０に設けられたヒューズユニット１００の数以外は半導体装置１ａと同じであるので、ここでは半導体装置２ａの詳細な説明を省略する。なお、半導体装置２ａのそれぞれは、図１に示した出力端子９３から切断信号または非切断信号を出力する。
【００９３】
ＡＮＤ回路５１では、第１入力端子に第１の半導体装置２ａの出力端子９１が接続され、第２入力端子に第２の半導体装置２ａの出力端子が接続される。
【００９４】
ＡＮＤ回路５２では、第１入力端子に第２の半導体装置２ａの出力端子９１が接続され、第２入力端子に第３の半導体装置２ａの出力端子が接続される。
【００９５】
ＡＮＤ回路５３では、第１入力端子に第３の半導体装置２ａの出力端子９１が接続され、第２入力端子に第１の半導体装置２ａの出力端子が接続される。
【００９６】
ＯＲ回路５４では、３つの入力端子にＡＮＤ回路５１〜５３のそれぞれの出力端子が接続され、ＯＲ回路５４の出力端子に半導体装置１ｃの出力端子９３が接続される。
【００９７】
よって、第２実施形態による半導体装置１ｃでは、切断信号を出力した半導体装置２ａと、非切断信号を出力した半導体装置２ａのうち、数が多い方の半導体装置２ａが出力した信号を出力端子９３から出力する。すなわち、半導体装置１ｃは、図１に示した半導体装置１ａと同じ多数決回路を構成する。
【００９８】
以上説明した実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。
【符号の説明】
【００９９】
１ａ、２ａ、１ｂ、１ｃ  半導体装置
１０  ヒューズ回路
１００  ヒューズユニット
１１０  書込み回路
１１１、３１、３２  ＮＡＮＤ回路
１１２  インバータ
１１３  ＮＯＲ回路
１１４、２２１〜２２４  ｐチャネルＭＯＳトランジスタ
１１５、２２５〜２２９  ｎチャネルＭＯＳトランジスタ
１２０  ヒューズ
１３０  読出し回路
１１  判定回路
２０  判定ユニット
２２０  出力回路
３０  ラッチ回路
４１  スイッチ回路
５１〜５３  ＡＮＤ回路
５４  ＯＲ回路
【図１】
2013004668.tif 000003
【図２】
2013004668.tif 000004
【図３】
2013004668.tif 000005
【図４】
2013004668.tif 000006
【図５】
2013004668.tif 000007