(57)【要約】【課題】制御信号を用いずに入力信号の電源が遮断された場合には貫通電流が流れないように状態を保持するレベルシフタ回路、レベルシフタ回路を備える半導体集積回路、レベルシフタ回路の制御方法を提供する。【解決手段】第１電源系から電源が供給される入力回路部と、前記第１電源系より絶対値が高電圧である第２電源系から電源が供給され、互いに論理反転した第１電源系の相補信号を一対の入力端子から入力し、第１電源系より絶対値が高電圧である第２電源系の相補出力信号に変換して一対の出力端子から出力する振幅変換回路部と、一対の出力端子の電圧を低電圧信号に変換して、貫通電流が流れないように一対の入力端子に帰還するフィードバック回路部と、を備える。【選択図】図１
2013187712.tif 000002
【特許請求の範囲】
【請求項１】
第１電源系から電源が供給され、第１電源系の信号に基づいて、互いに論理反転した第１電源系の第１入力信号と第２入力信号と、を生成する入力回路部と、
前記第１電源系より絶対値が高電圧である第２電源系から電源が供給され、前記第１入力信号が接続された第１入力端子と、前記第２入力信号が接続された第２入力端子と、前記第１入力端子と第２入力端子との電圧に基づいて前記第１、第２入力信号の電圧レベルを互いに論理反転した第２電源系の電圧レベルに変換して出力する第１出力端子及び第２出力端子と、を有する振幅変換回路部と、
前記第１出力端子及び第２出力端子の電圧を低電圧系の信号に変換して第１フィードバック信号及び第２フィードバック信号として前記第１入力端子及び第２入力端子に接続し、前記第１電源系の電源が供給されないときに、前記振幅変換回路部の論理を維持するフィードバック回路部と、
を備えることを特徴とするレベルシフタ回路。
【請求項２】
前記フィードバック回路部の出力インピーダンスは、前記入力回路部に第１電源系が供給されているときの前記入力回路部の出力インピーダンスより高いことを特徴とする請求項１記載のレベルシフタ回路。
【請求項３】
前記第１入力端子は、前記第１入力信号と、前記フィードバック回路部が出力する第１フィードバック信号と、に接続され、
前記第２入力端子は、前記第２入力信号と、前記フィードバック回路部が出力する第２フィードバック信号と、に接続され、
前記フィードバック回路部が出力する第１フィードバック信号及び第２フィードバック信号の出力インピーダンスは、前記入力回路部が出力する第１入力信号及び第２入力信号の出力インピーダンスより高いことを特徴とする請求項１又は２記載のレベルシフタ回路。
【請求項４】
前記第１フィードバック信号及び第２フィードバック信号のうち、絶対値が高い方の電圧は、高々前記第１の電源系の電源電圧程度の低電圧であることを特徴とする請求項１乃至３いずれか１項記載のレベルシフタ回路。
【請求項５】
前記第１フィードバック信号及び第２フィードバック信号のうち、絶対値の電圧が高い方の電圧は、前記フィードバック回路部から第１電源系の回路へ流れ込む電流を十分抑制する程度に低電圧であり、かつ、第１電源系の遮断時に前記第１フィードバック信号と第２フィードバック信号との電位差は、前記振幅変換回路部の論理状態を維持するに十分な電位差があることを特徴とする請求項１乃至４いずれか１項記載のレベルシフタ回路。
【請求項６】
前記フィードバック回路部は、
前記第１出力端子及び第２出力端子の出力電圧に基づいて、第１入力端子及び第２入力端子のうち、一方の入力端子に実質的に接地電圧を出力し、他方の入力端子に接地電圧よりは絶対値の高い低電圧を出力することを特徴とする請求項１乃至５いずれか１項記載のレベルシフタ回路。
【請求項７】
前記フィードバック回路部は、複数のトランジスタの縦積み構成を備え、第２電源系に接続されるトランジスタから少なくとも一つ以上のトランジスタのピンチオフによる電圧降下によって、入力するハイレベル電位を降下させることを特徴とする請求項１乃至６いずれか１項記載のレベルシフタ回路。
【請求項８】
前記フィードバック回路部は、
第１の電圧降下素子と、
第２の電圧降下素子と、
ゲートが前記第２出力端子に接続され、ソースとドレインとの間の電流路が前記第１電圧降下素子と直列に前記第２電源系と前記第１入力端子との間に接続された第１のトランジスタと、
ゲートが前記第１出力端子に接続され、ソースとドレインとの間の電流路が接地と前記第１入力端子との間に接続された第２のトランジスタと、
ゲートが前記第１出力端子に接続され、ソースとドレインとの間の電流路が前記第２電圧降下素子と直列に前記第２電源系と前記第２入力端子との間に接続された第３のトランジスタと、
ゲートが前記第２出力端子に接続され、ソースとドレインとの間の電流路が接地と前記第２入力端子との間に接続された第４のトランジスタと、
を含むことを特徴とする請求項請求項１乃至７いずれか１項記載のレベルシフタ回路。
【請求項９】
前記第１及び第２の電圧降下素子は、其々ゲートがドレインに接続されドレインとソースとの間で電圧降下を生じさせる第５及び第６のトランジスタであり、
前記第１乃至第６のトランジスタは、同一導電型の電界効果型トランジスタであることを特徴とする請求項８記載のレベルシフタ回路。
【請求項１０】
前記第２電源系と前記第１入力端子との間に第１のトランジスタと直列に複数の電圧降下素子が接続され、
前記第２電源系と前記第２入力端子との間に第３のトランジスタと直列に複数の電圧降下素子が接続されていることを特徴とする請求項８又は９記載のレベルシフタ回路。
【請求項１１】
第１電源系から電源が供給される内部回路と、
前記第１電源系より絶対値が高電圧である第２電源系から電源が供給される入出力回路と、
前記内部回路から第１電源系の信号を受けて前記第２電源系の信号に変換して前記入出力回路に伝えるレベルシフタ回路と、
を備える半導体集積回路であって、
前記レベルシフタ回路は、
前記第１電源系から電源が供給され、前記内部回路から入力される信号に基づいて、互いに論理反転した第１電源系の第１入力信号と第２入力信号とを生成する入力回路部と、
前記第２電源系から電源が供給され、前記第１入力信号が接続された第１入力端子と、前記第２入力信号が接続された第２入力端子と、前記第１入力端子と第２入力端子との電圧に基づいて前記第１入力信号、第２入力信号の電圧レベルを互いに論理反転した第２電源系の電圧レベルに変換して出力する第１出力端子と第２出力端子と、を有する振幅変換回路部と、
前記第１出力端子及び第２出力端子の電圧を低電圧系の信号に変換して前記第１入力端子及び第２入力端子に伝え、前記第１電源系の電源が供給されないときに、前記振幅変換回路部の論理を維持するフィードバック回路部と、
を有することを特徴とする半導体集積回路。
【請求項１２】
第１電源系の回路が出力する互いに論理が反転した第１入力信号と第２入力信号とを第１入力端子と第２入力端子とに其々受けて、前記第１電源系より絶対値が高電圧である第２電源系の互いに論理が反転した第１出力信号と第２出力信号とを出力するレベルシフタ回路の制御方法であって、
前記第１電源系の回路に電源が供給されていないときは、前記第１出力信号と第２出力信号との出力電圧に基づいて、前記第１入力端子及び第２入力端子に帰還する高出力インピーダンスの帰還系によりレベルシフタ回路の状態を維持し、
前記帰還系が出力する電圧の絶対値が高い方の電圧を高々第１電源系の電源電圧程度の低電圧とすることにより、前記第１電源系の回路に電源が供給されレベルシフタ回路が動作しているときに前記帰還系と第１電源系の回路との間で貫通電流が流れないようにすることを特徴とするレベルシフタ回路の制御方法。
【請求項１３】
前記第１入力端子及び第２入力端子に接続される前記帰還系の出力インピーダンスは、前記第１入力信号及び第２入力信号より高インピーダンスに制御することを特徴とする請求項１２記載のレベルシフタ回路の制御方法。
【請求項１４】
前記帰還系は、前記第１出力信号と第２出力信号のうち、絶対値が高い方の出力信号の電圧を、前記第１電源系の回路との間で電流が流れない程度の低電圧であって、かつ、第１入力端子と第２入力端子との電位差がレベルシフタ出力の論理を維持する程度の電位差が得られる電圧に変換し、第１出力信号と第２出力信号との出力電圧に基づいて、前記第１入力端子及び第２入力端子に帰還することを特徴とする請求項１２又は１３記載のシフタ回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レベルシフタ回路及び半導体集積回路並びにレベルシフタ回路の制御方法に関する。特に、電源電圧の絶対値が低電圧系の信号をより高電圧系の信号にレベルシフトするレベルシフタ回路、及びレベルシフタ回路を備えた半導体集積回路、並びにレベルシフタ回路の制御方法に関する。
【背景技術】
【０００２】
近年の半導体集積回路は、低消費電力動作のため内部回路の低電圧化が進んでいる。半導体集積回路に搭載する回路の大半はこの低電圧で動作する回路（内部回路）で占められるが、半導体集積回路の外部との電圧レベルの整合をとるため、入出力インターフェース回路（以下、単に入出力回路と呼ぶ）は外部と同じ電圧レベルの高電圧電源で動作する回路を使用している。このような半導体集積回路において、特に電源電圧の絶対値が低い電源系で動作する回路から絶対値が高い電源系で動作する回路へ信号伝達を行うには、信号振幅を低い方の電源系の信号を高い方の電源系の信号に昇圧し、信号振幅を変換する回路が必要である。この機能を実現するため、レベルシフタ回路が一般的に使用される。
【０００３】
また、低電圧化が進んだ内部回路では、そこに用いられるＭＯＳトランジスタのしきい値電圧の絶対値も低くなっている。その結果、ＭＯＳトランジスタのオフリーク電流が大きくなり、消費電流増大の原因となっている。このオフリーク電流を低減する技術として、動作していない内部回路への電源の供給を停止することにより電流を削減する電源遮断の技術が広く用いられている。
【０００４】
前述のレベルシフタ回路の昇圧回路において、例えば内部回路における低電圧回路を電源遮断した場合、高電圧回路の入力が不安定となり、高電圧回路に貫通電流が流れ、消費電力の増大や素子寿命の低減になってしまう問題があった。
【０００５】
この問題を解決するため、特許文献１では、低電圧回路の電源遮断時に、電源遮断を制御する信号を用いて高電圧回路の貫通電流を抑制する技術が記載されている。図５は特許文献１に記載されているレベルシフタ回路の構成を示す回路図である。
【０００６】
図５において、入力端子Ａから入力される、低電圧電源で動作する回路からの信号は、入力回路部１５０を構成する、低電圧電源で動作するインバータ１０１、１０２によって逆位相・同位相の２つの信号に変換される。インバータ１０２の出力は、電源遮断制御を行う入力信号Ｃをゲートに受けるＮｃｈトランジスタ１１０と、高電圧電源で動作するインバータ１１６によって生成される入力信号Ｃの逆位相の信号をゲートに受けるＰｃｈトランジスタ１０９と、からなるアナログスイッチ１６１を介して、入力信号Ｃの逆位相の信号がゲートに接続され、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ１１３のドレインに接続されるとともに、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ１０３のゲートに接続される。インバータ１０１によって逆位相に変換された信号は、入力信号Ｃをゲートに受けるＮｃｈトランジスタ１１２と、インバータ１１６によって生成される入力信号Ｃの逆位相の信号をゲートに受けるＰｃｈトランジスタ１１１と、からなるアナログスイッチ１６２を介して、入力信号Ｃの逆位相の信号がゲートに接続され、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ１１４のドレインに接続されるとともに、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ１０４のゲートに接続される。
【０００７】
また、Ｎｃｈトランジスタ１０３のドレインは、インバータ１１６によって生成される入力信号Ｃの逆位相の信号がゲートに接続され、ソースが高電圧電源に接続されたＰｃｈトランジスタ１１５のドレインがソースに接続されたＰｃｈトランジスタ１０５のドレインに接続されるとともに、Ｐｃｈトランジスタ１１５のドレインがソースに接続されたＰｃｈトランジスタ１０６のゲートに接続される。Ｎｃｈトランジスタ１０４のドレインは、Ｐｃｈトランジスタ１０５のゲートに接続されるとともに、Ｐｃｈトランジスタ１０６のドレインに接続され、高電圧電源で動作するインバータ１０７、１０８を介して、レベルシフタ回路の出力端子Ｙから出力される。
【０００８】
また、インバータ１０７の出力は、高電圧電源で動作するインバータ１１７を介してインバータ１０７の入力に戻されることにより、ラッチ回路Ｌを構成している。Ｎｃｈトランジスタ１０３、１０４、Ｐｃｈトランジスタ１０５、１０６、及びインバータ１０７、１０８、１１７により、出力回路部１４０が構成される。
【０００９】
以下、このように構成された特許文献１記載のレベルシフタ回路の動作について説明する。動作例として、入力端子ＡにＨレベル、電源遮断制御入力端子ＣにＨレベルが設定されているとする。この時、第１のスイッチ回路を構成するアナログスイッチ１６１、１６２の、それぞれ形成するＰｃｈトランジスタ１０９、およびＰｃｈトランジスタ１１１は、それらのゲートに、入力信号Ｃがインバータ１１６により逆位相とされた、Ｌレベルの信号が入力されるため、ＯＮ状態に設定される。また、アナログスイッチ１６１、１６２を、それぞれ形成するＮｃｈトランジスタ１１０、およびＮｃｈトランジスタ１１２は、それらのゲートに、入力信号Ｃと同じＨレベルの信号が入力されるため、ＯＮ状態に設定される。よって、Ｎｃｈトランジスタ１０３はそのゲートがＨレベルとなり、ＯＮ状態に、逆にＮｃｈトランジスタ１０４はそのゲートがＬレベルとなり、ＯＦＦ状態に設定される。
【００１０】
Ｎｃｈトランジスタ１０３、１０４のゲートに接続されているＮｃｈトランジスタ１１３、１１４は、電源遮断制御入力端子Ｃから入力されるＨレベルの信号がインバータ１１６により逆位相とされた、Ｌレベルをゲートに受けるので、これらのＮｃｈトランジスタ１１３、１１４は、ＯＦＦ状態に設定され、上記電源遮断制御入力端子Ｃから入力される信号がＨレベルである間は、本回路の動作に影響を及ぼさない。また、Ｐｃｈトランジスタ１１５は、入力端子Ｃの逆位相であるＬレベルをゲートに受けるので、ＯＮ状態に設定される。したがって、上記電源遮断制御入力端子Ｃから入力される信号がＨレベルである、この状態では、本回路は従来のレベルシフタ回路と全く同一の動作をする。
【００１１】
上記電源遮断制御入力端子の信号ＣがＬレベルに変化した場合、Ｐｃｈトランジスタ１０９、１１１、及びＮｃｈトランジスタ１１０、１１２のゲート電圧が反転するため、アナログスイッチ１６１、１６２はＯＦＦ状態に設定され、かつ、Ｎｃｈトランジスタ１１３、１１４は、それらのゲートに入力信号Ｃの逆位相であるＨレベルが印加されることにより、ＯＮ状態となり、これによりＮｃｈトランジスタ１０３、１０４は、それらのゲートにＬレベルが印加され、共にＯＦＦ状態となる。また、入力信号Ｃの逆位相であるＨレベルをゲートに受けるＰｃｈトランジスタ１１５は、ＯＦＦ状態に設定されるため、Ｐｃｈトランジスタ１０５、１０６のソースが高電圧電源から切り離され、インバータ１０７の入力は、インバータ１１７により入力信号Ｃを切り替える直前の値に保持される。
【００１２】
このように、特許文献１記載の従来技術によるレベルシフタ回路では、電位の異なる複数の電源によって動作する半導体集積回路内に設けられ、低電圧電源で動作する回路の信号振幅を、高電圧電源で動作する回路の信号振幅に変換するレベルシフタ回路において、前記低電圧電源で動作する回路からの入力信号を受ける入力回路部と、前記高電圧電源で動作する回路への出力信号を保持するラッチ回路を含む出力回路部と、外部から与えられる制御信号に応じて、前記入力回路部から前記出力回路部への信号の出力を停止させる第１のスイッチ回路と、外部から与えられる制御信号に応じて、前記ラッチ回路を除く出力回路部への電源の供給を停止させる第２のスイッチ回路と、を備えた構成とし、低電圧電源を遮断したときには、従来かかる時に不定となっていた入力回路部１５０の出力を、外部からの制御信号Ｃに応じて第１のスイッチ回路１６１、１６２で出力回路部１４０から切り離し、かつ、トランジスタ１１３、１１４によって出力回路部１４０に入力される電位を固定するとともに、第２のスイッチ回路１１５によって出力回路部１４０への電源供給を、同じく上記制御信号Ｃに応じて停止することにより、低電圧電源を遮断した際のＮｃｈトランジスタ１０３、１０４、およびＰｃｈトランジスタ１０５、１０６での貫通電流の発生を防ぐことができる。また、出力回路部１４０にインバータ１０７、１１７からなるラッチ回路を設けることにより、レベルシフタ回路からの出力は低電圧電源を遮断する直前の値に保持することができる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００４−１２８５９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
以下の分析は、本発明によって与えられたものである。
【００１５】
上記特許文献１に記載されているような従来のレベルシフタ回路は、入力信号を供給する回路の電源が遮断されたり、不定になることがある場合、入力信号の論理レベルが不定になり、レベルシフタ回路にリーク電流が流れたり、レベルシフタ回路の出力信号が不定になってしまわないようにするため、制御信号（たとえば、特許文献１の制御信号Ｃ）を用いて、レベルシフタ回路を制御することが必要であった。このため、制御信号を受けて入力信号を固定化し貫通電流が流れないように切り替える回路（たとえば、特許文献１の第１のスイッチ回路１６１、１６２と第２のスイッチ回路１１５、およびインバータ１１６、トランジスタ１１３、１１４等）が増え、構成が複雑になるという問題点があった。
【００１６】
また、消費電力を削減する目的から、近年の半導体集積回路の内部回路のほとんどは低電圧回路になっている。しかしながら従来のレベルシフタ回路は、前記貫通電流を阻止する制御信号（入力信号Ｃ）を生成するために、高電圧電源の制御回路を必要とし、且つその制御回路によって生成された高電圧電源の制御信号（入力信号Ｃ）を引き回す必要がある。制御回路を必要とすることで全体の回路規模が増大し、且つ高電圧電源の配線と低電圧電源の配線の並走はチャージシェアによる誤動作を引き起こす可能性が高くなることから、高電圧電源の信号は低電圧電源の信号と離して配線するなどの特別な考慮が必要であり、このことが設計の複雑度を上げているという問題点があった。
【課題を解決するための手段】
【００１７】
本発明の第１の視点によれば、第１電源系から電源が供給され、第１電源系の信号に基づいて、互いに論理反転した第１電源系の第１入力信号と第２入力信号と、を生成する入力回路部と、前記第１電源系より絶対値が高電圧である第２電源系から電源が供給され、前記第１入力信号が接続された第１入力端子と、前記第２入力信号が接続された第２入力端子と、前記第１入力端子と第２入力端子との電圧に基づいて前記第１、第２入力信号の電圧レベルを互いに論理反転した第２電源系の電圧レベルに変換して出力する第１出力端子及び第２出力端子と、を有する振幅変換回路部と、前記第１出力端子及び第２出力端子の電圧を低電圧系の信号に変換して第１フィードバック信号及び第２フィードバック信号として前記第１入力端子及び第２入力端子に接続し、前記第１電源系の電源が供給されないときに、前記振幅変換回路部の論理を維持するフィードバック回路部と、を備えるレベルシフタ回路が提供される。
【００１８】
本発明の第２の視点によれば、第１電源系から電源が供給される内部回路と、前記第１電源系より絶対値が高電圧である第２電源系から電源が供給される入出力回路と、前記内部回路から第１電源系の信号を受けて前記第２電源系の信号に変換して前記入出力回路に伝えるレベルシフタ回路と、を備える半導体集積回路であって、前記レベルシフタ回路は、前記第１電源系から電源が供給され、前記内部回路から入力される信号に基づいて、互いに論理反転した第１電源系の第１入力信号と第２入力信号とを生成する入力回路部と、前記第２電源系から電源が供給され、前記第１入力信号が接続された第１入力端子と、前記第２入力信号が接続された第２入力端子と、前記第１入力端子と第２入力端子との電圧に基づいて前記第１入力信号、第２入力信号の電圧レベルを互いに論理反転した第２電源系の電圧レベルに変換して出力する第１出力端子と第２出力端子と、を有する振幅変換回路部と、前記第１出力端子及び第２出力端子の電圧を低電圧系の信号に変換して前記第１入力端子及び第２入力端子に伝え、前記第１電源系の電源が供給されないときに、前記振幅変換回路部の論理を維持するフィードバック回路部と、を有する半導体集積回路が提供される。
【００１９】
本発明の第３の視点によれば、第１電源系の回路が出力する互いに論理が反転した第１入力信号と第２入力信号とを第１入力端子と第２入力端子とに其々受けて、前記第１電源系より絶対値が高電圧である第２電源系の互いに論理が反転した第１出力信号と第２出力信号とを出力するレベルシフタ回路の制御方法であって、前記第１電源系の回路に電源が供給されていないときは、前記第１出力信号と第２出力信号との出力電圧に基づいて、前記第１入力端子及び第２入力端子に帰還する高出力インピーダンスの帰還系によりレベルシフタ回路の状態を維持し、前記帰還系が出力する電圧の絶対値が高い方の電圧を高々第１電源系の電源電圧程度の低電圧とすることにより、前記第１電源系の回路に電源が供給されレベルシフタ回路が動作しているときに前記帰還系と第１電源系の回路との間で貫通電流が流れないようにするレベルシフタ回路の制御方法が提供される。
【発明の効果】
【００２０】
本発明の第１の視点によれば、第１電源系の電源が供給されているか否かにかかわらず、振幅変換回路部の第１及び第２の出力端子電圧を低電圧系の信号に変換して、第１及び第２の入力端子に帰還するフィードバック回路部を備えているので、外部から制御信号を与えなくとも、第１電源系の電源が遮断された場合には、遮断前の状態を保持する動作が可能になる。しかも、出力端子電圧を低電圧系の信号に変換して入力端子に接続しているので、第１電源系の回路との間でリーク電流が流れないようにすることができる。
【００２１】
本発明の第２の視点によれば、第１電源系から電源が供給される内部回路と、より絶対値が高電圧である第２電源系から電源が供給される入出力回路と、内部回路の信号をレベル変換して入出力回路に伝えるレベルシフタ回路と、を備える半導体集積回路において、レベルシフタ回路は、制御信号を用いなくとも、内部回路の電源が遮断している場合には、貫通電流が流れないように状態を固定し、内部回路が動作しているときは、その信号を入出力回路に伝えることができる。
【００２２】
本発明の第３の視点によれば、第１電源系の回路に電源が供給されていないときは、出力信号の出力電圧に基づいて、入力端子に帰還し、レベルシフタ回路の状態を貫通電流が流れない状態で維持し、かつ、第１電源系の回路に電源が供給されているときにはレベルシフト動作を妨げないようにすることができる。第１電源系の回路に電源が供給されているか否かを示す制御信号を用いなくともレベルシフタ回路を制御することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態によるレベルシフタ回路の回路構成図である。
【図２】図１記載のレベルシフタ回路の電圧変換動作と低電圧電源遮断時の動作を示すタイミングチャートである。
【図３】本発明の一実施形態によるレベルシフタ回路の概念を示す機能ブロック図である。
【図４】別の実施形態による半導体集積回路のブロック図である。
【図５】特許文献１記載の従来のレベルシフタ回路の回路構成図である。
【発明を実施するための形態】
【００２４】
本発明の実施形態の概要について説明する。
【００２５】
一例を図１、図３に示すように、一実施形態のレベルシフタ回路（１００）は、第１電源系から電源（ＬＶｃｃ）が供給され、第１電源系の信号（Ａ）に基づいて、互いに論理反転した第１電源系の第１入力信号（ＶＬ−；Ｎ１０１）と第２入力信号（ＶＬ＋；Ｎ１０２）と、を生成する入力回路部（１５０）を備える。また、レベルシフタ回路（１００）は、第１電源系より絶対値が高電圧である第２電源系から電源（ＨＶｃｃ）が供給され、第１入力信号（ＶＬ−；Ｎ１０１）が接続された第１入力端子と、第２入力信号（ＶＬ＋；Ｎ１０２）が接続された第２入力端子と、第１入力端子と第２入力端子との電圧に基づいて第１、第２入力信号の電圧レベルを互いに論理反転した第２電源系の電圧レベルに変換して出力する第１出力端子（ノードＮ１０３）及び第２出力端子（ノードＮ１０４）と、を有する振幅変換回路部（１３０）を備える。さらに、レベルシフタ回路（１００）は、第１出力端子及び第２出力端子の電圧（ＶＨ＋とＶＨ−；ノードＮ１０３とＮ１０４の電圧）を低電圧系の信号（ＶＬＬ−とＶＬＬ＋）に変換して第１フィードバック信号及び第２フィードバック信号として第１入力端子（ノードＮ１０１）及び第２入力端子（ノードＮ１０２）に接続し、第１電源系の電源（ＬＶｃｃ）が供給されないときに、振幅変換回路部の論理を維持するフィードバック回路部（１７０）と、を備える。
【００２６】
フィードバック回路部（１７０）は、互いに論理反転した第２電源系の第１出力端子（ノードＮ１０３）及び第２出力端子（ノードＮ１０４）の電圧を第１電源系の動作時または遮断時にかかわらずレベルシフタ回路（１００）に貫通電流の流れない低電圧信号に変換して第１入力端子（ノードＮ１０１）及び第２入力端子（ノードＮ１０２）に帰還しているので、レベルシフタ回路（１００）の外部から第１電源系が動作しているか遮断しているかを示す制御信号を与えなくとも、レベルシフタ回路に貫通電流が流れることを防ぐことができる。
【００２７】
フィードバック回路部（１７０）の出力インピーダンスは、入力回路部（１５０）に第１電源系が供給されているときの入力回路部（１５０）の出力インピーダンスより高いことが好ましい。振幅変換回路部（１３０）は、フィードバック回路部（１７０）の出力の如何にかかわらず、入力回路部（１５０）から入力する信号に基づいて動作する。
【００２８】
第１入力端子（ノードＮ１０１）は、第１入力信号と、フィードバック回路が出力する第１フィードバック信号と、に接続される。第２入力端子（ノードＮ１０２）は、第２入力信号と、フィードバック回路部（１７０）が出力する第２フィードバック信号と、に接続される。フィードバック回路部（１７０）が出力する第１フィードバック信号及び第２フィードバック信号の出力インピーダンスは、入力回路部（１５０）が出力する第１入力信号及び第２入力信号の出力インピーダンスより高いことが好ましい。
【００２９】
第１フィードバック信号及び第２フィードバック信号のうち、絶対値が高い方の電圧は、高々第１の電源系の電源電圧程度の低電圧であることが好ましい。第１の電源系が供給されているときに、入力回路部（１５０）とフィードバック回路部（１７０）との間で入力信号の切り替え時以外に常時電流が流れることを防ぐことができる。
【００３０】
第１フィードバック信号及び第２フィードバック信号のうち、絶対値の電圧が高い方の電圧は、フィードバック回路部（１７０）から第１電源系（ＬＶｃｃ）の回路へ流れ込む電流を十分抑制する程度に低電圧である。さらに、第１電源系（ＬＶｃｃ）の遮断時に第１フィードバック信号と第２フィードバック信号との電位差は、振幅変換回路部（１３０）の論理状態を維持するに十分な電位差があることが好ましい。
【００３１】
フィードバック回路部（１７０）の出力は、第１電源系の回路である入力回路部（１５０）の出力とも接続されて振幅変換回路部（１３０）の入力端子（Ｎ１０１、Ｎ１０２）に接続されるが、フィードバック回路部（１７０）の出力電圧が、入力端子（Ｎ１０１、Ｎ１０２）に接続される第１電源系の回路の電源電圧より高いとフィードバック回路部の出力端子から入力端子（Ｎ１０１、Ｎ１０２）に接続される第１電源系の回路へ電流が流れる恐れがある。したがって、第１電源系の回路が動作している場合も、電源が遮断されている場合も、第１電源系の回路へ電流が流れ込まないような低電圧（接地電圧に近い電圧）であることが消費電流抑制の観点からは望ましい。また、第１電源系（ＬＶｃｃ）の遮断時に第１フィードバック信号と第２フィードバック信号との電位差が、振幅変換回路部（１３０）で増幅できる程度の電位差があれば、振幅変換回路部（１３０）が増幅して出力信号を低電圧信号に変換して帰還することにより、振幅変換回路部（１３０）の状態を維持することができる。
【００３２】
一例を図１に示すように、フィードバック回路部は、第１出力端子及び第２出力端子の出力電圧に基づいて、第１入力端子及び第２入力端子のうち、一方の入力端子に実質的に接地電圧を出力し、他方の入力端子に接地電圧よりは絶対値の高い低電圧を出力することが好ましい。
【００３３】
一例を図１に示すように、フィードバック回路部は、複数のトランジスタの縦積み構成を備え、第２電源系に接続されるトランジスタから少なくとも一つ以上のトランジスタのピンチオフによる電圧降下によって、入力するハイレベル電位を降下させる
【００３４】
一例を図１に示すように、フィードバック回路部（１７０）は、第１の電圧降下素子（１１０９）と、第２の電圧降下素子（１１１２）と、ゲートが第２出力端子（Ｎ１０４）に接続され、ソースとドレインとの間の電流路が第１電圧降下素子（１１０９）と直列に第２電源系（ＨＶｃｃ）と第１入力端子（Ｎ１０１）との間に接続された第１のトランジスタ（１１０８）と、を含む。また、フィードバック回路部（１７０）は、ゲートが第１出力端子（Ｎ１０３）に接続され、ソースとドレインとの間の電流路が接地と第１入力端子（Ｎ１０１）との間に接続された第２のトランジスタ（１１１０）と、を含む。さらに、フィードバック回路部（１７０）は、ゲートが第１出力端子（Ｎ１０３）に接続され、ソースとドレインとの間の電流路が第２電圧降下素子（１１１２）と直列に第２電源系（ＨＶｃｃ）と第２入力端子（Ｎ１０２）との間に接続された第３のトランジスタ（１１１１）と、ゲートが第２出力端子（Ｎ１０４）に接続され、ソースとドレインとの間の電流路が接地と第２入力端子（Ｎ１０２）との間に接続された第４のトランジスタ（１１１３）と、を含むものであってもよい。
【００３５】
一例を図１に示すように、第１及び第２の電圧降下素子は、其々ゲートがドレインに接続されドレインとソースとの間で電圧降下を生じさせる第５及び第６のトランジスタであり、第１乃至第６のトランジスタは、同一導電型の電界効果型トランジスタであることが好ましい。
【００３６】
また、第２電源系（ＨＶｃｃ）と第１入力端子（Ｎ１０１）との間に第１のトランジスタ（１１０８）と直列に複数の電圧降下素子が接続され、第２電源系（ＨＶｃｃ）と第２入力端子（Ｎ１０２）との間に第３のトランジスタ（１１１１）と直列に複数の電圧降下素子が接続されているものであってもよい。フィードバック信号の電圧を大きく降下させる必要がある場合には、直列に複数の電圧降下素子を接続することにより降下させる電圧を大きくすることができる。
【００３７】
一例を図４に示すように、一実施形態の半導体集積回路（２００）は、第１電源系から電源（ＬＶｃｃ）が供給される内部回路（２０１）と、第１電源系より絶対値が高電圧である第２電源系から電源（ＨＶｃｃ）が供給される入出力回路（２０２）と、内部回路（２０１）から第１電源（ＬＶｃｃ）系の信号を受けて第２電源（ＨＶｃｃ）系の信号に変換して入出力回路（２０２）に伝えるレベルシフタ回路（１００）と、を備える半導体集積回路（２００）である。一例を図１、図３に示すように、レベルシフタ回路（１００）は、第１電源系から電源（ＬＶｃｃ）が供給され、内部回路（２０１）から入力される信号に基づいて、互いに論理反転した第１電源系の第１入力信号と第２入力信号とを生成する入力回路部（１５０）を有する。また、レベルシフタ回路（１００）は、第２電源系から電源（ＨＶｃｃ）が供給され、第１入力信号が接続された第１入力端子と、第２入力信号が接続された第２入力端子と、第１入力端子と第２入力端子との電圧に基づいて第１入力信号、第２入力信号の電圧レベルを互いに論理反転した第２電源系の電圧レベルに変換して出力する第１出力端子と第２出力端子と、を有する振幅変換回路部（１３０）を有する。さらに、第１出力端子及び第２出力端子の電圧を低電圧系の信号に変換して第１入力端子及び第２入力端子に伝え、第１電源系の電源が供給されないときに、振幅変換回路部（１３０）の論理を維持するフィードバック回路部（１７０）と、を有する。
【００３８】
一実施形態のレベルシフタ回路の制御方法は、第１電源（ＬＶｃｃ）系の回路が出力する互いに論理が反転した第１入力信号と第２入力信号とを第１入力端子と第２入力端子とに其々受けて、第１電源系より絶対値が高電圧である第２電源（ＨＶｃｃ）系の互いに論理が反転した第１出力信号と第２出力信号とを出力するレベルシフタ回路の制御方法である。また、上記制御方法は、第１電源系の回路に電源（ＬＶｃｃ）が供給されていないときは、第１出力信号と第２出力信号との出力電圧に基づいて、第１入力端子及び第２入力端子に帰還する高出力インピーダンスの帰還系によりレベルシフタ回路の状態を維持する。さらに、上記制御方法は、帰還系が出力する電圧の絶対値が高い方の電圧を高々第１電源系の電源電圧程度の低電圧とすることにより、第１電源系の回路に電源が供給されレベルシフタ回路が動作しているときに帰還系と第１電源系の回路との間で貫通電流が流れないようにする。
【００３９】
また、第１入力端子及び第２入力端子に接続される帰還系の出力インピーダンスは、第１入力信号及び第２入力信号より高インピーダンスに制御することが好ましい。第１電源系の回路に電源が供給されていないときは、帰還系によりレベルシフタ回路の状態を維持するとともに、動作時においても、第１入力信号及び第２入力信号より帰還系の出力インピーダンスが高インピーダンスであれば、入力信号に基づくレベルシフト動作を妨げることがない。したがって、第１電源系の回路の動作状態を示す制御信号を外部から与えなくとも、第１電源系の回路の動作状態に基づく制御を行うことができる。
【００４０】
さらに、帰還系は、第１出力信号と第２出力信号のうち、絶対値が高い方の出力信号の電圧を、第１電源系の回路との間で電流が流れない程度の低電圧であって、かつ、第１入力端子と第２入力端子との電位差がレベルシフタ出力の論理を維持する程度の電位差が得られる電圧に変換し、第１出力信号と第２出力信号との出力電圧に基づいて、第１入力端子及び第２入力端子に帰還することが好ましい。
【００４１】
なお、実施形態の概要は以上のとおりであるが、概要に付記した図面参照符号は専ら理解を助けるための例示であり、発明の範囲を図示の態様に限定することを意図するものではない。次に、具体的な実施形態について、図面を参照してより詳細に説明する。
【００４２】
［第１の実施形態］
図３は、第１の実施形態によるレベルシフタ回路１００の機能ブロック図である。入力回路部１５０は、信号Ａを入力し、信号ＶＬ＋とＶＬ−を出力する。信号Ａは、低電圧電源ＬＶｃｃが供給されて動作する回路からの入力信号である。入力回路部１５０は、低電圧電源ＬＶｃｃ系の入力信号Ａを波形整形して低電圧電源ＬＶｃｃ系の非反転信号ＶＬ＋と反転信号ＶＬ−として出力する。入力回路部１５０には、電源として低電圧電源ＬＶｃｃと接地が接続される。非反転信号ＶＬ＋と反転信号ＶＬ−は共にハイレベルがＬＶｃｃレベル、ロウレベルが接地レベルの信号である。入力信号Ａがハイレベルであると、非反転信号ＶＬ＋はハイレベル、反転信号ＶＬ−はロウレベルを出力する。逆に、入力信号Ａがロウレベルであると、非反転信号ＶＬ＋はロウレベル、反転信号ＶＬ−はハイレベルを出力する。なお、低電圧電源ＬＶｃｃが遮断されると信号Ａの電圧レベルは不定となり、入力回路部１５０自体にも電源が供給されないので、入力回路部１５０の出力信号である非反転信号ＶＬ＋と反転信号ＶＬ−は共に出力ハイインピーダンス状態となる。
【００４３】
振幅変換回路部１３０は、入力回路部１５０が出力する低電圧電源ＬＶｃｃ系の非反転信号ＶＬ＋と反転信号ＶＬ−とを入力し、信号の電圧振幅を変換して、高電圧電源ＨＶｃｃ系の非反転出力信号ＶＨ＋と反転出力信号ＶＨ−を出力する。なお、反転信号ＶＬ−は振幅変換回路部１３０の第１入力端子、非反転信号ＶＬ＋振幅変換回路部１３０の第２入力端子に接続され、非反転出力信号ＶＨ＋は第１出力端子、反転出力信号ＶＨ−は第２出力端子からそれぞれ出力される。
【００４４】
振幅変換回路部１３０には、電源として高電圧電源ＨＶｃｃと接地が接続される。高電圧電源ＨＶｃｃは低電圧電源ＬＶｃｃより接地に対して絶対値が高い電源電圧が供給される。振幅変換回路部１３０に対する入力信号である非反転信号ＶＬ＋と反転信号ＶＬ−はハイレベルがＬＶｃｃレベル、ロウレベルが接地レベルであるのに対して非反転出力信号ＶＨ＋と反転出力信号ＶＨ−はハイレベルがＨＶｃｃレベル、ロウレベルが接地レベルの信号である。すなわち、ハイレベルである入力信号のレベルＬＶｃｃをＨＶｃｃレベルまで引き上げてハイレベルの信号として出力する。ロウレベルは入力信号も出力信号も共に接地レベルである。
【００４５】
振幅変換回路部１３０は、非反転信号ＶＬ＋が反転信号ＶＬ−より高電圧（ハイレベル）であるときには、非反転出力信号ＶＨ＋としてハイレベル、反転出力信号ＶＨ−としてロウレベルを出力する。逆に、非反転信号ＶＬ＋が反転信号ＶＬ−より低電圧（ロウレベル）であるときには、非反転出力信号ＶＨ＋としてロウレベル、反転出力信号ＶＨ−としてハイレベルを出力する。
【００４６】
なお、振幅変換回路部１３０の出力信号ＶＨ＋、ＶＨ−をさらに波形形成して外部に出力する必要がある場合には、振幅変換回路部１３０の出力信号ＶＨ＋、ＶＨ−を受けてインバータ等により波形整形する波形整形部１３５を設けることができる。なお、波形整形部１３５は、インバータの段数等により非反転信号も反転信号も自由に外部へ出力することができる。図３では、出力信号ＶＨ−を反転してレベルシフタ出力信号Ｙとして、出力信号ＶＨ＋を反転してレベルシフタ出力信号ＹＢとして出力している。
【００４７】
フィードバック回路部１７０は、振幅変換回路部１３０が、第１、第２出力端子から出力する非反転出力信号ＶＨ＋と反転出力信号ＶＨ−とを入力し、低電圧系の信号に変換して振幅変換回路部１３０の第１、第２入力端子に出力する。なお、振幅変換回路部１３０の第１、第２入力端子には、入力回路部１５０の出力信号も接続されるが、フィードバック回路部１７０の出力信号は低電圧系の信号に変換されて出力されてフィードバック回路部１７０の出力から入力回路部１５０の出力へ定常的に電流が流れることを阻止することができる。
【００４８】
フィードバック回路部１７０は、低電圧電源ＬＶｃｃが遮断され、入力回路部１５０に電源が供給されていないときは、振幅変換回路部１３０の出力信号を振幅変換回路部１３０の入力端子に帰還することにより入力回路部１５０の電源が遮断される前の振幅変換回路部１３０の論理を保持する。また、振幅変換回路部１３０の入力端子の状態が固定されるので、振幅変換回路部１３０に不要な貫通電流が流れることもない。
【００４９】
一方、入力回路部１５０に低電圧電源ＬＶｃｃが供給され、入力信号Ａの論理に基づいて、入力回路部１５０が動作しているときは、入力回路部１５０の出力信号に基づいて振幅変換回路部１３０が動作するように、フィードバック回路部１７０の出力信号は、入力回路部１５０の出力信号より出力インピーダンスを高くしている。したがって、入力回路部１５０が動作しているときは、フィードバック回路部１７０の出力信号の論理にかかわらず、入力回路部１５０の出力信号に基づいて、振幅変換回路部１３０は動作する。
【００５０】
次に、第１の実施形態の各機能ブロックの具体的な回路構成について説明する。図１は、第１の実施形態によるレベルシフタ回路１００の回路構成図である。入力回路部１５０は、インバータ回路１０１、１０２を備える。レベルシフタ入力端子ＩＮから入力される低電圧電源ＬＶｃｃで動作する内部回路（低電圧回路：図示せず）からの信号Ａは、インバータ回路１０１によって反転され、その出力はノードＮ１０１に接続される。また、ノードＮ１０１はインバータ回路１０２の入力に接続され、そのインバータ回路１０２の出力はノードＮ１０２に接続される。インバータ回路１０１、１０２は共に低電圧電源ＬＶｃｃから電源が供給される回路である。
【００５１】
振幅回路変換部１３０は、Ｎチャネル型トランジスタ（以下、単にＮｃｈトランジスタと略す）１０３及び１０４、Ｐチャネル型トランジスタ（以下、単にＰｃｈトランジスタと略す）１０５及び１０６を備える。Ｎｃｈトランジスタ、Ｐｃｈトランジスタは好ましくは、ＭＯＳトランジスタを用いることができる。また、出力信号を外部へ出力する波形整形回路としてインバータ１１０７を備える。
【００５２】
ノードＮ１０１は、振幅変換回路部１３０の第１入力端子であるＮｃｈトランジスタ１０３のゲートに接続される。Ｎｃｈトランジスタ１０３のソースは接地され、ドレインは、ノードＮ１０３に接続される。ノードＮ１０３は振幅変換回路部１３０の第１出力端子となるノードである。また、Ｎｃｈトランジスタ１０３のドレインは、Ｐｃｈトランジスタ１０５のドレインとＰｃｈトランジスタ１０６のゲートに接続される。
【００５３】
ノードＮ１０２は、振幅変換回路部１３０の第２入力端子であるＮｃｈトランジスタ１０４のゲートに接続される。Ｎｃｈトランジスタ１０４のソースは接地され、Ｎｃｈトランジスタ１０４のドレインは、ノードＮ１０４に接続される。ノードＮ１０４は振幅変換回路部１３０の第２出力端子となるノードである。また、Ｎｃｈトランジスタ１０４のドレインは、Ｐｃｈトランジスタ１０６のドレインとＰｃｈトランジスタ１０５のゲートに接続される。なお、Ｐｃｈトランジスタ１０５とＰｃｈトランジスタ１０６のソースは共に高電圧系の電源ＨＶｃｃに接続される。インバータ１１０７は、ノードＮ１０４を入力として、出力がレベルシフタ回路出力信号Ｙとして外部に出力される。
【００５４】
図１に示す例では、フィードバック回路部１７０は、６つのＮｃｈトランジスタ１１０８、１１０９、１１１０、１１１１、１１１２、１１１３を備える。Ｎｃｈトランジスタ１１１０のソースは接地に、ゲートは振幅変換回路部１３０の第１出力端子であるノードＮ１０３に接続される。Ｎｃｈトランジスタ１１１０のドレインは、Ｎｃｈトランジスタ１１０９のソースと共に振幅変換回路部１３０の第１入力端子であるノードＮ１０１に接続される。Ｎｃｈトランジスタ１１０９のドレインとゲートはＮｃｈトランジスタ１１０８のソースに共通に接続される。Ｎｃｈトランジスタ１１０８のドレインは高電圧電源ＨＶｃｃに接続され、ゲートは振幅変換回路部１３０の第２出力端子であるノードＮ１０４に接続される。
【００５５】
また、フィードバック回路部１７０のＮｃｈトランジスタ１１１３のソースは接地に、ゲートは振幅変換回路部１３０の第２出力端子であるノードＮ１０４に接続される。Ｎｃｈトランジスタ１１１３のドレインは、Ｎｃｈトランジスタ１１１２のソースと共に振幅変換回路部１３０の第２入力端子であるノードＮ１０２に接続される。Ｎｃｈトランジスタ１１１２のドレインとゲートはＮｃｈトランジスタ１１１１のソースに共通に接続される。Ｎｃｈトランジスタ１１１１のドレインは高電圧電源ＨＶｃｃに接続され、ゲートは振幅変換回路部１３０の第１出力端子であるノードＮ１０３に接続される。
【００５６】
上記Ｎｃｈトランジスタ１１０８〜１１１０とＮｃｈトランジスタ１１１１〜１１１３は互いに対称な回路構成になっており、共に高電圧電源ＨＶｃｃと接地との間にソースとドレインが３段直列に接続されている。特に、高電圧電源ＨＶｃｃと振幅変換回路部１３０の第１入力端子であるノードＮ１０１との間にＮｃｈトランジスタ１１０８と１１０９のソースとドレインを直列に接続し、フィードバック回路部１７０が帰還回路として機能するときにＮｃｈトランジスタ１１０８と１１０９を介してハイレベルに駆動している。このことにより、第１入力端子にハイレベルを帰還するときの電圧を十分低い電圧とすることができる。すなわち、Ｎｃｈトランジスタ１１０８、１１０９は、共にゲートとソース間の電位差が、Ｎｃｈトランジスタの閾値以下になるとピンチオフし、ドレインとソースの間に電流が流れなくなる。したがって、Ｎｃｈトランジスタ１１０８、１１０９によって振幅変換回路部１３０の第１入力端子であるノードＮ１０１に与える電圧は、高電圧電源ＨＶｃｃよりＮｃｈトランジスタの閾値２段分低い電圧（Ｎｃｈトランジスタ１１０８、１１０９が共にピンチオフする電圧）より高い電圧になることはない。
【００５７】
同様に、高電圧電源ＨＶｃｃと振幅変換回路部１３０の第２入力端子であるノードＮ１０２との間にＮｃｈトランジスタ１１１１と１１１２のソースとドレインを直列に接続し、フィードバック回路部１７０が帰還回路として機能するときにＮｃｈトランジスタ１１１１と１１１２を介してハイレベルに駆動している。このことにより、第２入力端子にハイレベルを与えるときの電圧を十分低い電圧とすることができる。すなわち、Ｎｃｈトランジスタ１１１１、１１１２は、共にゲートとソース間の電位差が、Ｎｃｈトランジスタの閾値以下になるとピンチオフし、ドレインとソースとの間に電流が流れなくなる。したがって、Ｎｃｈトランジスタ１１１１、１１１２によって振幅変換回路部１３０の第２入力端子であるノードＮ１０２に与える電圧は、高電圧電源ＨＶｃｃよりＮｃｈトランジスタの閾値２段分低い電圧（Ｎｃｈトランジスタ１１１１、１１１２が共にピンチオフする電圧）より高い電圧になることはない。
【００５８】
図１に示す回路では、高電圧電源ＨＶｃｃと振幅変換回路部１３０の入力端子との間に２段直列に接続されたＮｃｈトランジスタを用いて入力端子に与えるハイレベル電圧を低電圧にしているが、直列に接続するトランジスタの段数を任意に変えることにより、入力端子に与えるハイレベル電圧を任意の低電圧とすることができる。また、トランジスタのチャネル幅やチャネル長を変えることによっても入力端子に与えるハイレベル電圧を制御することもできる。
【００５９】
また、図１に示す第１の実施形態の回路を構成するＮｃｈトランジスタおよびＰｃｈトランジスタは、一例を示したものであり、同等の動作および特性を有する構成であれば、どちらを用いても良い。たとえば、高電圧系、低電圧系の電源を接地より低い負の電源電圧を用いる場合は、図１に示すＮｃｈトランジスタとＰｃｈトランジスタとを互いにすべて入れ替えることにより、図１に示す回路と同様な機能を負電源電圧を用いて実現することができる。この場合には、高電圧系の電源電圧は、動作しているときの低電圧系の電源電圧より低い（絶対値の高い）負の電源電圧が供給される。
【００６０】
次に第１の実施形態について、図２のタイミングチャートを用いて動作を説明する。
【００６１】
図２は、図１に示す第１の実施形態によるレベルシフタ回路の電圧変換動作と低電圧電源遮断時の動作を示すタイミングチャートである。
【００６２】
図２は、図１の回路における各ノードの波形を示しており、上から順に低電圧電源で動作する回路からの信号Ａ（レベルシフタ入力端子ＩＮ）、ノードＮ１０１（振幅変換回路部１３０の第１入力端子）、ノードＮ１０２（振幅変換回路部１３０の第２入力端子）、ノードＮ１０３（振幅変換回路部１３０の第１出力端子）、ノードＮ１０４（振幅変換回路部１３０の第２出力端子）、レベルシフタ回路１００全体の出力信号Ｙ（レベルシフタ出力端子ＯＵＴ）を示している。
【００６３】
まず、タイミングＴ１にて入力端子ＩＮから入力する信号Ａが低電圧電源ＬＶｃｃのハイレベルからロウレベルへ変化した場合、入力回路部１５０は、インバータ回路１０１の出力（ノードＮ１０１）が低電圧電源ＬＶｃｃのハイレベルとなり、インバータ回路１０２の出力（ノードＮ１０２）がロウレベルとなる。振幅変換回路部１３０は、第１入力端子であるノードＮ１０１に低電圧電源ＬＶｃｃのハイレベルが入力され、第２入力端子であるノードＮ１０２に接地レベルのロウレベルが入力されるので、Ｎｃｈトランジスタ１０３はＯＮ状態に、Ｎｃｈトランジスタ１０４はＯＦＦ状態に設定される。するとＮｃｈトランジスタ１０３のソースドレイン間に電流が流れるので振幅変換回路部１３０の第１出力端子であるノードＮ１０３の電圧は接地レベルへ向けて降下する。ノードＮ１０３の電圧が降下するとＰｃｈトランジスタ１０６がＯＮし、ノードＮ１０４の電圧が上昇する。さらにノードＮ１０４の電圧上昇がＰｃｈトランジスタ１０５をＯＦＦさせる。このようにして振幅変換回路部１３０は、第１出力端子であるノードＮ１０３がロウレベル、第２出力端子であるノードＮ１０４が高電圧電源ＨＶｃｃのハイレベルで安定した状態になる。また、インバータ１１０７を介してノードＮ１０４の論理が反転され、レベルシフタ回路出力信号Ｙ（レベルシフタ出力端子ＯＵＴ）からはロウレベルが出力される。
【００６４】
この状態では、フィードバック回路部１７０はＮｃｈトランジスタ１１１０、１１１１、１１１２がＯＦＦ状態、Ｎｃｈトランジスタ１１０８、１１０９、１１１３がＯＮ状態になる。このとき、ノードＮ１０１は、入力回路部１５０（インバータ１０１）が出力する低電圧電源ＬＶｃｃのハイレベルとフィードバック回路部１７０が出力する高電圧電源ＨＶｃｃからＮｃｈトランジスタ１１０８と１１０９を介して供給されるハイレベルが競合することになる。しかし、フィードバック回路部１７０が出力するハイレベルは高電圧電源ＨＶｃｃから少なくともＮｃｈトランジスタ１１０８の閾値とＮｃｈトランジスタ１１０９の閾値の和だけ高電圧電源ＨＶｃｃより低い電圧がノードＮ１０１に供給されることになる。このフィードバック回路部１７０が出力するハイレベル電圧が、低電圧電源ＬＶｃｃとほぼ同電圧か、低電圧電源ＬＶｃｃより低い電圧ならば、入力回路部１５０（インバータ１０１）の出力とフィードバック回路部１７０との間にノードＮ１０１を介して定常的に電流が流れることはない。フィードバック回路部１７０がノードＮ１０１に出力するハイレベル電圧が入力回路部１５０（インバータ１０１）から出力するハイレベル電圧より低く、電位差があってもＮｃｈトランジスタ１１０９のゲートとソースとの電位差は閾値以下の電圧となるため、Ｎｃｈトランジスタ１１０９はＯＦＦ状態となる。また、Ｎｃｈトランジスタ１１０９が形成されているＰウェルも低電位（たとえば接地電位）に接続されているのでノードＮ１０１に接続されるＮｃｈトランジスタ１１０９のソースとＰウェルとのＰＮ接合も逆バイアスされるので、ＰＮ接合の逆方向耐圧を超えない限りリーク電流が流れることもない。
【００６５】
次に、タイミングＴ２で入力端子ＩＮから入力する信号Ａがロウレベルから低電圧電源ＬＶｃｃのハイレベルに移行した時の動作を説明する。
【００６６】
入力回路部１５０は、インバータ回路１０１の出力（ノードＮ１０１）がロウレベルとなり、インバータ回路１０２の出力（ノードＮ１０２）が低電圧電源ＬＶｃｃのハイレベルとなる。振幅変換回路部１３０は、第１入力端子であるノードＮ１０１にロウレベルが入力され、第２入力端子であるノードＮ１０２に低電圧電源ＬＶｃｃのハイレベルが入力されるので、Ｎｃｈトランジスタ１０３はＯＦＦ状態に、Ｎｃｈトランジスタ１０４はＯＮ状態に設定される。するとＮｃｈトランジスタ１０４のソースドレイン間に電流が流れるので振幅変換回路部１３０の第２出力端子であるノードＮ１０４の電圧は接地レベルへ向けて降下する。ノードＮ１０４の電圧が降下するとＰｃｈトランジスタ１０５がＯＮし、ノードＮ１０３の電圧が上昇する。さらに、ノードＮ１０３の電圧上昇がＰｃｈトランジスタ１０６をＯＦＦさせる。このようにして振幅変換回路部１３０は、第１出力端子であるノードＮ１０３が高電圧電源ＨＶｃｃのハイレベル、第２出力端子であるノードＮ１０４がロウレベルで安定した状態になる。インバータ１１０７を介してノードＮ１０４の論理が反転され、レベルシフタ回路出力信号Ｙ（レベルシフタ出力端子ＯＵＴ）からは高電圧電源ＨＶｃｃのハイレベルが出力される。
【００６７】
この状態では、フィードバック回路部１７０はＮｃｈトランジスタ１１１０、１１１１、１１１２がＯＮ状態、Ｎｃｈトランジスタ１１０８、１１０９、１１１３がＯＦＦ状態になる。このとき、ノードＮ１０２は、入力回路部１５０（インバータ１０２）が出力する低電圧電源ＬＶｃｃのハイレベルとフィードバック回路部１７０が出力する高電圧電源ＨＶｃｃからＮｃｈトランジスタ１１１１と１１１２を介して供給されるハイレベルが競合することになる。しかし、フィードバック回路部１７０が出力するハイレベルは高電圧電源ＨＶｃｃから少なくともＮｃｈトランジスタ１１１１の閾値とＮｃｈトランジスタ１１１２の閾値の和だけ高電圧電源ＨＶｃｃより低い電圧がノードＮ１０２に供給されることになる。このフィードバック回路部１７０が出力するハイレベル電圧が、低電圧電源ＬＶｃｃとほぼ同電圧か、低電圧電源ＬＶｃｃより低い電圧ならば、入力回路部１５０（インバータ１０２）の出力とフィードバック回路部１７０との間にノードＮ１０２を介して定常的に電流が流れることはない。
【００６８】
以上、ここまでは通常のレベルシフタの動作である。次にタイミングＴ３で低電圧電源ＬＶｃｃを遮断した場合の動作を説明する。
【００６９】
低電圧電源ＬＶｃｃが遮断されると、入力回路部１５０には電源が供給されなくなり、インバータ回路１０１、１０２の出力（ノードＮ１０１、Ｎ１０２）は不安定な電位になってしまう。しかしながら、Ｎｃｈトランジスタ１１１１、１１１２、１１１０がＯＮしていることにより、ノードＮ１０１、Ｎ１０２の電位は状態を保持したまま、それぞれロウレベル、ハイレベルで安定する。この結果、振幅変換回路１３０の状態が保持され、レベルシフタ出力端子ＯＵＴは高電圧のハイレベルを安定してレベルシフタ回路出力Ｙとして出力し続ける。
【００７０】
また、第１の実施形態において、図２のタイミングチャートには示していないが、上述の説明と同様の動作によりロウ出力電圧変換時もロウ出力を安定して行うことができる。
【００７１】
また、第１の実施形態において、フィードバック回路部１７０を構成する複数のＮｃｈトランジスタは、入力回路部１５０を構成するインバータ回路１０１や１０２よりもドライブ能力を弱めておく。これにより、通常動作時は入力信号Ａの変化を受けた入力回路部１５０の出力信号の変化が、フィードバック回路部１７０の出力電圧を反転させて、振幅変換回路１３０に伝わり、レベルシフト動作を行うことが出来る。
【００７２】
第１の実施形態では、高電圧電源ＨＶｃｃで動作する振幅変換回路部１３０の出力端子（ノードＮ１０３とＮ１０４）から入力端子（ノードＮ１０１とＮ１０２）へ、フィードバック回路部１７０を介してフィードバック（正帰還）している。具体的にはロウレベルはＮｃｈトランジスタ１１１０と１１１３を介してフィードバックし、またハイレベルはＮｃｈトランジスタ１１０８、１１０９の縦積み２段構成と、同じくＮｃｈトランジスタ１１１１、１１１２の縦積み２段構成を介してフィードバックしている。このフィードバック回路部１７０の作用によって、低電圧電源ＬＶｃｃで動作する入力回路部１５０の電源が遮断された場合でも、入力回路部１５０からの不定状態を振幅変換回路部１３０に影響を与えないようにすることができ、不要な貫通電流の発生を阻止し、レベルシフタ回路１００からの出力を、低電圧電源を遮断する直前の値に保持することができる。
【００７３】
また、ノードＮ１０１、ノードＮ１０２において、フィードバック回路部１７０のＮｃｈトランジスタ１１０８、１１０９の縦積み２段構成と、同じくＮｃｈトランジスタ１１１１、１１１２の縦積み２段構成のピンチオフによって高電圧電源ＨＶｃｃから電圧降下した電位と、入力回路部１５０の出力の低電圧電源ＬＶｃｃのハイレベルがほぼ同じ電位になるようにすれば、ノードＮ１０１、ノードＮ１０２に無用な電流が流れることなく通常動作を行うことが出来る。
【００７４】
さらに、フィードバック回路部１７０がノードＮ１０１またはノードＮ１０２に出力するハイレベルは、低電圧電源ＬＶｃｃより低くても、Ｎｃｈトランジスタ１１０９または
Ｎｃｈトランジスタ１１１２がＯＦＦ状態となるため定常的に電流が流れることはない。低電圧電源ＬＶｃｃから流れこむ電流によりＮｃｈトランジスタ１１０９またはＮｃｈトランジスタ１１１２のソース電位が上昇すれば、Ｎｃｈトランジスタのゲートソース間電圧がＯＦＦ状態となるようにバイアスされるためである。
【００７５】
また、入力回路部１５０の低電圧電源ＬＶｃｃが遮断されているときに、フィードバック回路部１７０がノードＮ１０１又はＮ１０２に出力するハイレベルが、入力回路部１５０のインバータ回路（１０１または１０２）の図示しないＰｃｈトランジスタのドレインからＮウェルを介して低電圧電源ＬＶｃｃに電流が流れ、これがさらに接地へとリーク電流が流れることも考えられる。このリーク電流がもし問題になるレベルであれば、フィードバック回路部１７０がノードＮ１０１又はＮ１０２に出力するハイレベルの電圧を低電圧電源ＬＶｃｃよりさらに低い電圧とすることもできる。フィードバック回路部１７０が出力するハイレベルの電圧が低ければ、電源が遮断されている入力回路部１５０へと流れ込むリーク電流をより小さくできるからである。また、振幅変換回路部１３０は入力端子であるノードＮ１０１、Ｎ１０２に与えるハイレベルの電圧がＮｃｈトランジスタ１０３、１０４の閾値以上の電圧であれば、振幅変換回路部１３０の増幅作用により、出力端子であるノードＮ１０３、Ｎ１０４を十分なハイレベルとロウレベルに駆動し、状態を維持することができる。したがって、ノードＮ１０１、Ｎ１０２に与える電圧がＮｃｈトランジスタ１０３、１０４の閾値以上の電圧であれば、フィードバック回路部１７０が出力するハイレベルの電圧を低くすることができる。
【００７６】
これらのことにより、特許文献１記載のような従来技術では必要であった低電圧電源遮断時に貫通電流を遮断するための付加回路が減少し、レベルシフタ回路の回路規模が小さくなるという効果が得られる。
【００７７】
また、上記実施形態に示すように電源遮断の制御信号を使う必要がないため、従来技術で問題であった高電圧制御信号の引き回しが不要となり、レベルシフタを持つ半導体集積回路の回路規模が小さくなるという効果も得られる。
【００７８】
［第２の実施形態］
図４は、第２の実施形態による半導体集積回路のブロック図である。図４に示す第２の実施形態による半導体集積回路２００は、第１の実施形態のレベルシフタ回路１００を半導体集積回路２００の内部に用いた実施形態である。言い換えるならば、第２の実施形態は第１の実施形態の一つの応用例である。
【００７９】
半導体集積回路２００は内部回路２０１と内部回路２０１と外部との間で入出力動作を行う入出力回路２０２を備える。内部回路２０１には電源電圧を低電圧化して、より微細な回路を用いることができるように低い電源電圧である低電圧電源ＬＶｃｃが供給される。また、外部との間で入出力動作を行う入出力回路２０２には、外部回路とのインターフェースのためより高い電源電圧である高電圧電源ＨＶｃｃが供給される。さらに、低電圧電源ＬＶｃｃで動作する内部回路２０１が出力する低電圧電源ＬＶｃｃ系の論理信号を高電圧電源ＨＶｃｃ系の論理信号に振幅変換して入出力回路２０２に伝える第１の実施形態のレベルシフタ回路１００が内部回路２０１と入出力回路２０２との間に設けられている。
【００８０】
電源供給回路２０３は、接地端子を含む電源端子２０５から供給される電源をそのまま入出力回路２０２に高電圧電源ＨＶｃｃとして供給する。また、電源供給回路２０３は図示しない内部電圧生成回路を備え、電源端子２０５から供給される電源電圧を降圧して低電圧電源ＬＶｃｃを生成し、内部回路２０１へ供給する。また、入出力回路２０２には入出力端子２０４が接続され、入出力端子２０４を介して外部との間でデータの入出力を行う。なお、内部回路２０１から入出力回路２０２に出力される信号はレベルシフタ回路１００を介して信号の出力を行うが、入出力回路２０２から内部回路２０１へ入力される信号は、レベルシフタ回路等を介さず、直接入出力回路２０２から内部回路２０１へ信号が接続される。
【００８１】
なお、図４では模式的に内部回路２０１をひとつのものとして示しているが、実際の半導体集積回路では、内部回路２０１を複数のブロックに分け、ブロック毎に電源を管理し、内部回路２０１の複数のブロックのうち使用しないブロックへ供給される電源は遮断される。このような場合、レベルシフタ回路１００は内部回路２０１からの制御信号による制御を必要とせず、対応する内部回路２０１のブロックの電源が遮断されていれば、フィードバック回路により入力端子の状態を電流が流れない安定した状態に保ち、レベルシフタ回路１００の出力の状態を保つ。一方、対応する内部回路２０１のブロックに電源が供給され、動作している場合には、フィードバック回路は内部回路２０１からレベルシフタ回路１００に入力される信号のレベルシフト動作を妨げることがない。
【００８２】
本発明の全開示（特許請求の範囲及び図面を含む）の枠内において、さらにその基本的技術思想に基づいて、実施例ないし実施例の変更・調整が可能である。また、本発明の特許請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせないし選択が可能である。すなわち、本発明は、特許請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００８３】
１００：レベルシフタ回路
１０１、１０２：低電圧電源で動作するインバータ
１０３、１０４、１１０、１１２、１１３、１１４、１１０８、１１０９、１１１０、１１１１、１１１２、１１１３：Ｎｃｈトランジスタ
１０５、１０６、１０９、１１１、１１５：Ｐｃｈトランジスタ
１０７、１０８、１１６、１１７、１１０７：高電圧電源で動作するインバータ
１３０：振幅変換回路部
１３５：波形整形部
１４０：出力回路部
１５０：入力回路部
１７０：フィードバック回路部
２００：半導体集積回路
２０１：内部回路
２０２：入出力回路
２０３：電源供給回路
２０４：入出力端子
２０５：電源端子
Ｎ１０１、Ｎ１０２、Ｎ１０３、Ｎ１０４：回路接続ノード
ＬＶｃｃ：低電圧系（第１電源系）電源
ＨＶｃｃ：高電圧系（第２電源系）電源
ＩＮ：レベルシフタ入力端子
ＯＵＴ：レベルシフタ出力端子
Ａ：低電圧電源で動作する回路からの信号
Ｃ：電源遮断時にＬレベルに設定する信号
Ｙ：レベルシフタ回路出力
【図１】
2013187712.tif 000003
【図２】
2013187712.tif 000004
【図３】
2013187712.tif 000005
【図４】
2013187712.tif 000006
【図５】
2013187712.tif 000007