(57)【要約】【課題】スイッチング損失およびサージ電圧を抑制しつつ、小型化、および製造コストの低減化を達成することのできるモータ制御装置を提供する。【解決手段】第１のＦＥＴ５１と第２のＦＥＴ５２との接続点１４が、第１のリレー１１を介して電動モータ１のＵ相界磁巻線３Ｕに接続されている。接続点１４と第２のＦＥＴ５２との間に第１のインダクタ２１が接続されている。制御部５は、第１のリレー１１に回生電流ｉ１が流れているときに、第１のリレー１１をターンオフする。これにより、第１のインダクタ２１に、回生電流ｉ１の変化を妨げる方向に誘起電圧Ｖｂが生じる。この結果、第１のＦＥＴ５１のソース電位が高くなるので、第１のＦＥＴ５１に端子間電圧が低減される。第１のＦＥＴ５１に端子間電圧が低減した状態で、第１のＦＥＴ５１がターンオンされる。【選択図】図１
2013102662.tif 000002
【特許請求の範囲】
【請求項１】
電動モータを制御するためのモータ制御装置であって、
ハイサイド・スイッチング素子とローサイド・スイッチング素子との直列回路を複数組備え、それらの直列回路が主電源に並列に接続されている駆動回路と、
前記各ハイサイド・スイッチング素子の出力側端子と前記電動モータとの間にそれぞれ介在するリレーと、
前記リレーがターンオフされたときに、当該リレーに対応する前記ハイサイド・スイッチング素子の端子間電圧を低減させるための端子間電圧低減手段と、
前記各スイッチング素子および前記各リレーを制御する制御手段とを含み、
前記制御手段は、前記ハイサイド・スイッチング素子をターンオンさせるときには、当該ハイサイド・スイッチング素子をターンオンさせる前に、当該ハイサイド・スイッチング素子に対応する前記リレーをターンオフさせ、当該ハイサイド・スイッチング素子をターンオンさせた後に当該リレーをターンオンさせるリレー制御手段を含む、モータ制御装置。
【請求項２】
前記端子間電圧低減手段は、補助電源と、前記リレーがターンオフされたときに、当該リレーに対応する前記直列回路内の前記ハイサイド・スイッチング素子の出力側端子に前記補助電源の電圧を印加させる手段とを含む、請求項１に記載のモータ制御装置。
【請求項３】
前記端子間電圧低減手段は、前記リレーがターンオフされたときに、当該リレーに対応する前記ハイサイド・スイッチング素子の出力側端子に、前記主電源の電圧を印加させるための手段を含む、請求項１に記載のモータ制御装置。
【請求項４】
前記端子間電圧低減手段は、前記各リレーに並列に接続された共振回路を含む、請求項１に記載のモータ制御装置。
【請求項５】
前記端子間電圧低減手段は、前記各直列回路内において、前記ハイサイド・スイッチング素子とそれに対応する前記リレーとの接続点と、前記ローサイド・スイッチング素子との間に接続されたインダクタを含む、請求項１に記載のモータ制御装置。
【請求項６】
前記制御手段は、フィードフォワード制御により、前記各スイッチング素子を制御するスイッチング素子制御手段を含み、
前記スイッチング素子制御手段は、
前記電動モータに供給すべき目標電流に応じた電圧指令値を設定する電圧指令値設定手段と、
前記電圧指令値設定手段によって設定された電圧指令値を、その絶対値が増加するように補正する電圧指令値補正手段と、
前記電圧指令値補正手段による補正後の電圧指令値に基づいて、前記各スイッチング素子を制御する手段とを含む、請求項１〜５のいずれか一項に記載のモータ制御装置。
【請求項７】
前記電圧指令値補正手段は、前記電圧指令値設定手段によって設定された電圧指令値の絶対値が所定値以下であるときに、前記電圧指令値設定手段によって設定された電圧指令値を、その絶対値が増加するように補正するように構成されている、請求項６に記載のモータ制御装置。
【請求項８】
前記電圧指令値補正手段は、前記電圧指令値設定手段によって設定された電圧指令値に、１より大きい所定のゲインを乗算することにより、当該電圧指令値を補正するように構成されている、請求項６または７に記載のモータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ制御装置に関する。
【背景技術】
【０００２】
種々の電気回路（例えば、特許文献１，２参照）のうち、３相ブラシレスモータ等の電動モータを駆動するモータ駆動回路は、直流電源からの電力を交流電力に変換するインバータ回路を含む。インバータ回路は、ＦＥＴ（Field effect transistor）等の半導体素子のスイッチング素子を直列に２つ並べた直流回路を３つ並列に接続した構成を有している。
【０００３】
インバータ回路は、制御回路からの制御信号に応じて電源から電動モータへの電力の供給経路を切り替える。この経路の切り替えに伴い、各スイッチング素子がオン・オフされる。特許文献１では、インバータ回路と並列的に接続されたスナバ回路によって、スイッチング素子をオフする際に生じるスイッチング損失を抑制している
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１６６６８１号公報（[ 要約] 、[ ００３３] ）
【特許文献２】特開平５−１１１１５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
モータ駆動回路では、スイッチング素子の制御により、電動モータに流れる大電流を制御する。このようなモータ駆動回路では、通常、スイッチング素子に大きな電圧が加わっている状態でスイッチング素子がターンオンされる。つまり、スイッチング素子がいわゆるハードスイッチングされる。このため、スイッチング素子がターンオンした瞬間、スイッチング素子に大きな電流が流れる。これにより、スイッチング損失の増大、サージ電圧の増大を招くとともに、電源電圧が変動する。
【０００６】
電源電圧の変動を抑制するために、例えば、電源と並列に大容量のコンデンサを接続することが考えられる。しかしながら、大型のコンデンサは、高価であり、モータ駆動回路の小型化、および製造コストの低減にとって好ましくない。また、このコンデンサは、温度上昇に対して弱く、温度上昇に伴う寿命の低下という課題を抱えている。
本発明は、かかる背景のもとでなされたもので、スイッチング損失およびサージ電圧を抑制しつつ、小型化、および製造コストの低減化を達成することのできるモータ制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
通常、モータ制御装置には、駆動回路と電動モータとの間にフェールセーフ用のリレーが設けられている。異常発生時にはリレーがオフされことにより、電動モータへの電力供給が遮断される。本願発明者は、このリレーに着目し、このリレーを利用してスイッチング損失およびサージ電圧を抑制する方法を研究することにより、本発明を想到するに至った。
【０００８】
本発明は、電動モータ（１）を制御するためのモータ制御装置（２）であって、ハイサイド・スイッチング素子（５１，５３，５５）とローサイド・スイッチング素子（５２，５４，５６）との直列回路を複数組備え、それらの直列回路が主電源（６）に並列に接続されている駆動回路と、前記各ハイサイド・スイッチング素子の出力側端子と前記電動モータとの間にそれぞれ介在するリレー（１１，１２，１３）と、前記リレーがターンオフされたときに、当該リレーに対応する前記直列回路内の前記ハイサイド・スイッチング素子の端子間電圧を低減させるための端子間電圧低減手段（２１，２２，２３；２１Ｂ，２２Ｂ，２３Ｂ；２１Ｃ，２２Ｃ，２３Ｃ；３７，４１，４２，４３；４５，４１，４２，４３；６，４１，４２，４３；６，４６，４７）と、前記各スイッチング素子および前記各リレーを制御する制御手段（５）とを含み、前記制御手段は、前記ハイサイド・スイッチング素子をターンオンさせるときには、当該ハイサイド・スイッチング素子をターンオンさせる前に、当該ハイサイド・スイッチング素子に対応する前記リレーをターンオフさせ、当該ハイサイド・スイッチング素子をターンオンさせた後に当該リレーをターンオンさせるリレー制御手段を含む、モータ制御装置である（請求項１）。なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表すが、むろん、この発明の範囲は当該実施形態に限定されない。以下、この項において同じ。
【０００９】
本発明では、ハイサイド・スイッチング素子がターンオンされる前に、当該ハイサイド・スイッチング素子に対応するリレーがターンオフされる。これにより、当該ハイサイド・スイッチング素子と電動モータとの間の電流経路が遮断される。当該リレーがターンオフされると、端子間電圧低減手段によって、当該ハイサイド・スイッチング素子の端子間電圧が低減される。この後に当該ハイサイド・スイッチング素子がターンオンされ、その後に当該リレーがターンオンされる。
【００１０】
この発明によれば、ハイサイド・スイッチング素子の端子間電圧が低減された状態で、ハイサイド・スイッチング素子をオンさせることができる。これにより、ハイサイド・スイッチング素子をソフトスイッチングすることができるので、ハイサイド・スイッチング素子のターンオン時に発生する電源電圧変動、スイッチング素子損失およびサージ電流を抑制することができる。これにより、スイッチング素子の寿命をより長くできるので、モータ制御装置の寿命をより長くできる。また、容量の大きな大型のコンデンサを用いる必要がないので、モータ制御装置の小型化および製造コストの低減化が図れる。また、リレーとしてフェールセーフ用リレーを用いることが可能であるので、製造コストを低くできる。
【００１１】
この発明の一実施形態では、前記端子間電圧低減手段は、補助電源（３７）と、前記リレーがターンオフされたときに、当該リレーに対応する前記ハイサイド・スイッチング素子の出力側端子に前記補助電源の電圧を印加させる手段（４１，４２，４３）とを含む（請求項２）。この構成では、リレーがターンオフされたときに、当該リレーに対応するハイサイド・スイッチング素子の出力側端子に補助電源の電圧が印加されるので、当該ハイサイド・スイッチング素子の端子間電圧を低減させることができる。
【００１２】
この発明の一実施形態では、前記端子間電圧低減手段は、前記リレーがターンオフされたときに、当該リレーに対応する前記ハイサイド・スイッチング素子の出力側端子に、前記主電源の電圧を印加させるための手段（４１，４２，４３；４６，４７）を含む（請求項３）。この構成では、リレーがターンオフされたときに、当該リレーに対応するハイサイド・スイッチング素子の出力側端子に主電源の電圧が印加されるので、当該ハイサイド・スイッチング素子の端子間電圧を低減させることができる。ハイサイド・スイッチング素子の端子間電圧を低減させるために主電源が用いられているので、主電源とは別の補助電源は不要である。
【００１３】
この発明の一実施形態では、前記端子間電圧低減手段は、前記各リレーに並列に接続された共振回路（２１Ｃ，２２Ｃ，２３Ｃ）を含む（請求項４）。この構成では、リレーがターンオフされたときに、当該リレーに並列に接続されている共振回路によって、当該リレーに対応するハイサイド・スイッチング素子の端子間電圧を低減させることができる。
この発明の一実施形態では、前記端子間電圧低減手段は、前記各直列回路内において、前記ハイサイド・スイッチング素子とそれに対応する前記リレーとの接続点と、前記ローサイド・スイッチング素子との間に接続されたインダクタ（２１，２２，２３）を含む（請求項５）。この構成では、リレーがターンオフされたときに、当該リレーに対応するインダクタによって、対応するハイサイド・スイッチング素子の出力側端子に電圧が印加されるので、当該ハイサイド・スイッチング素子の端子間電圧を低減させることができる。
【００１４】
この発明の一実施形態では、前記制御手段は、フィードフォワード制御により、前記各スイッチング素子を制御するスイッチング素子制御手段を含み、前記スイッチング素子制御手段は、前記電動モータに供給すべき目標電流に応じた電圧指令値を設定する電圧指令値設定手段（８１）と、前記電圧指令値設定手段によって設定された電圧指令値を、その絶対値が増加するように補正する電圧指令値補正手段（８２）と、前記電圧指令値補正手段による補正後の電圧指令値に基づいて、前記各スイッチング素子を制御する手段（８３）とを含む（請求項６）。この構成では、リレーがターンオフされることによるモータ電流不足（モータトルク不足）を補うことができる。
【００１５】
この発明の一実施形態では、前記電圧指令値補正手段（８２）は、前記電圧指令値設定手段によって設定された電圧指令値の絶対値が所定値以下であるときに、前記電圧指令値設定手段によって設定された電圧指令値を、その絶対値が増加するように補正するように構成されている（請求項７）。この構成では、電圧指令値設定手段によって設定された電圧指令値の絶対値が所定値以下であるときに、リレーがターンオフされることによるモータトルク不足を補うことができる。
【００１６】
この発明の一実施形態では、前記電圧指令値補正手段は、前記電圧指令値設定手段によって設定された電圧指令値に、１より大きい所定のゲインを乗算することにより、当該電圧指令値を補正するように構成されている（請求項８）。この構成では、電圧指令値設定手段によって設定された電圧指令値の絶対値に応じて、電圧指令値を増加させることができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の一実施形態に係るモータ制御装置の構成を示す電気回路図である。
【図２】図２は、制御部の動作を説明するためのタイミングチャートである。
【図３】図３は、第１のＦＥＴをターンオンする際に、第１のリレーをターンオフさせない場合の動作を説明するためのタイムチャートである。
【図４】図４は、本発明の他の実施形態の主要部を示す電気回路図である。
【図５】図５は、本発明のさらに他の実施形態の主要部を示す電気回路図である。
【図６】図６は、本発明のさらに他の実施形態の主要部を示す電気回路図である。
【図７】図７は、本発明のさらに他の実施形態の主要部を示す電気回路図である。
【図８】図８は、本発明のさらに他の実施形態を示す電気回路図である。
【図９】図９は、図８の実施形態における制御部の動作を説明するためのタイミングチャートである。
【図１０】図１０は、本発明のさらに他の実施形態を示す電気回路図である。
【図１１】図１１は、本発明のさらに他の実施形態を示す電気回路図である。
【図１２】図１２は、本発明のさらに他の実施形態の主要部を示す電気回路図である。
【図１３】図１３は、図１２の実施形態における制御部の動作を説明するためのタイミングチャートである。
【図１４】図１４は、図１４は、主として制御部の電気的構成を説明するためのブロック図である。
【図１５】図１５は、検出操舵トルクに対する電圧指令値の設定例を示すグラフである。
【図１６】図１６は、各リレーがターンオフされる毎に電動モータに供給される電流が低下することを説明するための模式図である。
【図１７】図１７は、電動モータをフィードフォワード制御によって制御する場合に、モータ電流の実効値が目標電流よりも小さくなることを説明するための模式図である。
【発明を実施するための形態】
【００１８】
以下では、本発明の実施形態について、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係るモータ制御装置の構成を示す電気回路図である。
電動モータ１は、モータ制御装置としてのＥＣＵ（Electronic Control Unit ）２によって制御される。電動モータ１は、例えば、四輪自動車等の車両に備えられる電動パワーステアリング装置の電動モータであり、運転者によるステアリングホイールの回転操作を補助する操舵補助力を発生するように構成されている。電動モータ１は、例えば、３相ブラシレスモータである。電動モータ１は、Ｕ相界磁巻線３Ｕと、Ｖ相界磁巻線３Ｖと、Ｗ相界磁巻線３Ｗとを含んでいる。
【００１９】
ＥＣＵ２は、電動モータ１に電力を供給するソフトスイッチングインバータ（ＳＳＩ：Soft Switching inverter）４と、ソフトスイッチングインバータ４を制御するための制御部５と、ソフトスイッチングインバータ４に電力を供給する主電源６と、主電源６に並列に接続された平滑コンデンサ７とを備えている。主電源６は、車両のバッテリ等の直流電源である。主電源６の電圧Ｖｆは、例えば、１２Ｖである。
【００２０】
制御部５は、ＣＰＵ（中央処理装置）と、このＣＰＵの動作プログラム等を記憶したメモリ（ＲＯＭ，ＲＡＭ、書き換え可能な不揮発性メモリ等）とを含むマイクロコンピュータで構成されている。
ソフトスイッチングインバータ４は、複数のスイッチング素子を含む駆動回路と、駆動回路内のスイッチング素子をソフトスイッチングさせるための補助回路とを含んでいる。この実施形態では、駆動回路は、三相インバータ回路から構成されている。スイッチング素子は、電界効果トランジスタ（ＦＥＴ：Field effect transistor）によって構成されている。
【００２１】
駆動回路は、電動モータ１のＵ相に対応した第１のＦＥＴ５１および第２のＦＥＴ５２の直列回路と、Ｖ相に対応した第３のＦＥＴ５３および第４のＦＥＴ５４の直列回路と、Ｗ相に対応した第５のＦＥＴ５５および第６のＦＥＴ５６の直列回路とを備えている。これら３つの直列回路は、主電源６に並列に接続されている。
各ＦＥＴ５１〜ＦＥＴ５６は、ＰＮ接合ダイオード（ボディダイオード）５１ａ〜５６ａをそれぞれ内蔵している。各ＰＮ接合ダイオード５１ａ〜５６ａのアノードは対応するＦＥＴ５１〜５６のソースに電気的に接続され、そのカソードは対応するＦＥＴ５１〜５６のドレインに電気的に接続されている。
【００２２】
以下において、各相の一対のＦＥＴのうち、主電源６の正極端子側のＦＥＴであるＦＥＴ５１，５３，５５を「ハイサイドＦＥＴ」といい、主電源６の負極端子側（ＧＮＤ側）のＦＥＴであるＦＥＴ５２，５４，５６を「ローサイドＦＥＴ」という場合がある。
各ハイサイドＦＥＴ５１，５３，５５のドレイン（電源側端子）は、主電源６の正極端子に接続されている。ハイサイドＦＥＴ５１，ＦＥＴ５３およびＦＥＴ５５のソース（出力側端子）は、それぞれ、対応するローサイドＦＥＴ５２，５４，５６のドレイン電極に接続されている。各ローサイドＦＥＴ５２，５４，５６のソースは、主電源６の負極端子に接続されている。各ＦＥＴ５１〜５６のゲートは、制御部５に接続されている。各ＦＥＴ５１〜５６のゲートには、制御部５からの制御信号が入力される。
【００２３】
補助回路は、Ｕ相に対応して設けられた第１のリレー１１および第１のインダクタ２１と、Ｖ相に対応して設けられた第２のリレー１２および第２のインダクタ２２と、Ｗ相に対応して設けられた第３のリレー１３および第３のインダクタ２３とを含んでいる。
各リレー１１，１２，１３は、駆動回路と電動モータ１との間の電流経路を遮断するために設けられている。具体的には、第１のＦＥＴ５１と第２のＦＥＴ５２との接続点１４が、第１のリレー１１を介して電動モータ１のＵ相界磁巻線３Ｕに接続されている。第３のＦＥＴ５３と第４のＦＥＴ５４との接続点１５が、第２のリレー１２を介して電動モータ１のＶ相界磁巻線３Ｖに接続されている。第５のＦＥＴ５５と第６のＦＥＴ５６との接続点１６が、第３のリレー１３を介して電動モータ１のＷ相界磁巻線３Ｗに接続されている。
【００２４】
この実施形態では、各リレー１１〜１３は、電界効果トランジスタ（ＦＥＴ：Field effect transistor）によって構成されている。これにより、各リレー１１〜１３は、ターンオン（オフ状態からオン状態への切り替え）と、ターンオフ（オン状態からオフ状態への切り替え）とを、それぞれ、数マイクロ秒程度の短時間の間に行うことが可能となっている。
【００２５】
各リレー１１〜１３のドレインは接続点１４，１５，１６側（駆動回路側）に接続され、それらのソースは電動モータ１側に接続されている。各リレー１１〜１３は、ＰＮ接合ダイオード（ボディダイオード）１１ａ〜１３ａをそれぞれ内蔵している。各ＰＮ接合ダイオード１１ａ〜１３ａのアノードは対応するリレー１１〜１３のソースに電気的に接続され、そのカソードは対応するリレー１１〜１３のドレインに電気的に接続されている。各リレー１１〜１３のゲートは、制御部５に接続されている。各リレー１１〜１３のゲートには、制御部５からの制御信号が入力される。
【００２６】
第１のインダクタ２１は、接続点１４と第２のＦＥＴ５２との間に接続されている。第１のインダクタ２１は、第１のリレー１１がターンオフされたときに、第１のＦＥＴ５１の端子間電圧を低減させるための第１の端子間電圧低減手段として機能する。第２のインダクタ２２は、接続点１５と第４のＦＥＴ５４との間に接続されている。第２のインダクタ２２は、第２のリレー１２がターンオフされたときに、第３のＦＥＴ５３の端子間電圧を低減させるための第２の端子間電圧低減手段として機能する。第３のインダクタ２３は、接続点１６と第６のＦＥＴ５６との間に接続されている。第３のインダクタ２３は、第３のリレー１３がターンオフされたときに、第５のＦＥＴ５５の端子間電圧を低減させるための第３の端子間電圧低減手段として機能する。
【００２７】
電動モータ１の周囲には、電動モータ１のロータの回転位置（ロータ回転角）を検出するための回転位置センサ１９が設けられている。回転位置センサ１９は、制御部５に接続されている。
制御部５は、回転位置センサ１９からの入力信号等に基づいて、ＦＥＴ５１〜５６およびリレー１１〜１３を制御することにより、電動モータ１を駆動させる。
【００２８】
図２は、制御部５の動作を説明するためのタイミングチャートである。図１および図２を参照して、第１のＦＥＴ５１をターンオンする際の制御部５の動作を説明する。
通常はソフトスイッチングインバータ４内（補助回路内）の各リレー１１〜１３はオン状態となっている。そして、制御部５は、ソフトスイッチングインバータ４内（駆動回路内）の各ＦＥＴ５１〜５６を制御することにより、電動モータ１のＵ相界磁巻線３Ｕ、Ｖ相界磁巻線３ＶおよびＷ相界磁巻線３Ｗに、主電源６からの電力を供給する。例えば、Ｕ相のハイサイドＦＥＴ５１がオンでかつＶ相およびＷ相のローサイドＦＥＴ５４，５６のうちの少なくとも一方がオンであり、他のＦＥＴがオフである場合には、主電源６の正極端子から、第１のＦＥＴ５１、第１のリレー１１を通って電動モータ１に電流が流れる。この状態から、全てのＦＥＴ５１〜５６がオフ状態にされると、電動モータ１が有するインダクタンスは電動モータ１に流れている電流を維持しようする。このため、図１に鎖線で示すように、ＰＮ接合ダイオード５２ａ、第１のインダクタ２１、第１のリレー１１および電動モータ１に、ＰＮ接合ダイオード５２ａから電動モータ１に向かう方向に回生電流ｉ１が流れる。
【００２９】
制御部５は、第１のリレー１１に回生電流ｉ１が流れているときに、第１のリレー１１をターンオフする（タイミングｔ１）。これにより、接続点１４と電動モータ１との間の電流経路が遮断されるので、第１のインダクタ２１を流れている回生電流ｉ１が急激に減少する。このため、第１のインダクタ２１に、回生電流ｉ１の変化を妨げる方向（回生電流ｉ１を増加させる方向）に誘起電圧Ｖｂが生じる。
【００３０】
タイミングｔ１から所定時間（例えば、数μ秒）経過すると、誘起電圧Ｖｂが充分に高くなる（タイミングｔ２）。これにより、第１のＦＥＴ５１のソース（出力側端子）の電位が高くなるので、第１のＦＥＴ５１のドレイン電位Ｖｆ（電源電圧）とソース電位Ｖｂ（誘起電圧Ｖｂ）との差が小さくなる。つまり、第１のＦＥＴ５１の端子間電圧が低減される。制御部５は、タイミングｔ２で、第１のＦＥＴ５１をターンオンする。
【００３１】
この後、制御部５は、第１のリレー１１をターンオンする（タイミングｔ３）。これにより、主電源６から第１のＦＥＴ５１および第１のリレー１１を介して電動モータ１に電流が流れるようになる。このように第１のＦＥＴ５１の端子間電圧が低減された状態で第１のＦＥＴ５１がターンオン（ソフトスイッチング）されるので、そのターンオン時に第１のＦＥＴ５１に流れる電流を低減することができる。このため、第１のＦＥＴ５１のターンオン時における電源電圧Ｖｆの低下が抑制されるとともに、スイッチング損失およびサージ電圧が抑制される。図２に示すように、このときの電源電圧Ｖｆの低下量はΔＶ１となる。なお、タイミングｔ１〜ｔ３の間の時間は、例えば、数マイクロ秒である。
【００３２】
図３に示すように、第１のＦＥＴ５１をターンオンする際に、第１のリレー１１をターンオフさせないとすると、第１のＦＥＴ５１の端子間電圧が電源電圧Ｖｆとほぼ等しい状態で、第１のＦＥＴ５１がターンオンされることになる。このため、第１のＦＥＴ５１をタイミングｔ２でターンオンした瞬間に、第１のＦＥＴ５１に大きな電流が流れるので、主電源電圧Ｖｆの低下量ΔＶ２が大きくなる。
【００３３】
図１を参照して、第３のＦＥＴ５３をターンオンさせる際には、上記と同様に、第３のＦＥＴ５３をターンオンさせる前に第２のリレー１２がターンオフされる。これにより、第２のインダクタ２２を流れる回生電流が遮断されるので、第２のインダクタ２２に誘起電圧が発生し、第３のＦＥＴ５３のソース電位が高くなる。これにより、第３のＦＥＴ５３の端子間電圧が低減される。この状態で第３のＦＥＴ５３がターンオンされ、その後に第２のリレー１２がターンオンされる。
【００３４】
また、第５のＦＥＴ５５をターンオンさせる際には、上記と同様に、第５のＦＥＴ５５をターンオンさせる前に第３のリレー１３がターンオフされる。これにより、第３のインダクタ２３を流れる回生電流が遮断されるので、第３のインダクタ２３に誘起電圧が発生し、第５のＦＥＴ５５のソース電位が高くなる。これにより、第５のＦＥＴ５５の端子間電圧が低減される。この状態で第５のＦＥＴ５５がターンオンされ、その後に第３のリレー１３がターンオンされる。
【００３５】
以上説明したように、前記実施形態によれば、ハイサイドＦＥＴ５１，５３，５５のターンオン時における電源電圧Ｖｆの低下を抑制することができるとともに、スイッチング損失およびサージ電圧を抑制することができる。これにより、ハイサイドＦＥＴ５１，５３，５５の寿命をより長くできるので、ＥＣＵ２の寿命をより長くできる。また、主電源６の電圧低下を抑制するために容量の大きな大型のコンデンサを用いる必要がないので、平滑コンデンサ７を小型にできる。これにより、ＥＣＵ２の小型化および製造コストの低減化が図れる。また、リレー１１〜１３としてフェールセーフ用リレーを用いることが可能であるので、製造コストを低くできる。
【００３６】
以上、この発明の一実施形態について説明したが、この発明はさらに他の形態で実施することもできる。
例えば、図４に示すように、ローサイドＦＥＴ５２，ＦＥＴ５４およびＦＥＴ５６と主電源６の負極端子とを接続するための各接続線に、電動モータ１の各相電流を検出するための電流センサ１０１，１０２，１０３を設け、電流センサ１０１，１０２，１０３の出力信号を制御部５に入力させる。そして、制御部５は、電流センサ１０１〜１０３の出力信号を監視し、リレー１１〜１３をターンオフするタイミングを、対応する電流センサ１０１〜１０３の出力信号を参照して決定する。例えば、第１のＦＥＴ５１をターンオンさせる前に第１のリレー１１をターンオフさせる際には、制御部５は、電流センサ１０１の出力信号によって第１のインダクタ２１に回生電流ｉ１が流れていることが検出されているときに、第１のリレー１１をターンオフさせる。このようにすると、第１のインダクタ２１に回生電流ｉ１が流れているときに、第１のリレー１１をターンオフさせることができるから、インダクタ２１に確実に誘起電圧Ｖｂを発生させることができる。第２および第３のリレー１２，１３をターンオフさせる際も、同様である。
【００３７】
なお、前記実施形態では、第１〜第３のインダクタ（コイル）２１，２２，２３によって、第１〜第３の端子間電圧低減手段が構成されているが、図５に示すように、インダクタ２１，２２，２３を省略することも可能である。つまり、接続点１４と第２のＦＥＴ５２との間の接続線（内部配線）２１Ａにはインダクタンスが寄生しているので、この接続線２１Ａによって第１の端子間電圧低減手段を構成するようにしてもよい。同様に、接続点１５と第４のＦＥＴ５４との間の接続線２２Ａによって第２の端子間電圧低減手段を構成するようにしてもよい。同様に、接続点１６と第６のＦＥＴ５６との間の接続線２３Ａによって第３の端子間電圧低減手段を構成するようにしてもよい。
【００３８】
また、図６に示すように、図１の第１〜第３のインダクタ２１，２２，２３に代えて、第１〜第３のコンデンサ２１Ｂ，２２Ｂ，２３Ｂを設けてもよい。つまり、図６に示される第１〜第３のコンデンサ２１Ｂ，２２Ｂ，２３Ｂを、第１〜第３の端子間電圧低減手段として用いてもよい。第１のコンデンサ２１Ｂは、第２のＦＥＴ５２に並列に接続されている。第２のコンデンサ２２Ｂは、第４のＦＥＴ５４に並列に接続されている。第３のコンデンサ２３Ｂは、第６のＦＥＴ５６に並列に接続されている。
【００３９】
図６において、第１のＦＥＴ５１がターンオフされる前に第１のリレー１１がターンオフされたときには、第１のコンデンサ２１Ｂの保持電圧によって、第１のＦＥＴ５１のソース電位が高くなる。これにより、第１のＦＥＴ５１の端子間電圧が低減される。また、第３のＦＥＴ５３がターンオフされる前に第２のリレー１２がターンオフされたときには、第２のコンデンサ２２Ｂの保持電圧によって、第３のＦＥＴ５３のソース電位が高くなる。これにより、第３のＦＥＴ５３の端子間電圧が低減される。また、第５のＦＥＴ５５がターンオフされる前に第３のリレー１３がターンオフされたときには、第３のコンデンサ２３Ｂの保持電圧によって、第５のＦＥＴ５５のソースが高くなる。これにより、第５のＦＥＴ５５の端子間電圧が低減される。
【００４０】
また、図７に示すように、図１の第１〜第３のインダクタ２１，２２，２３に代えて、第１〜第３のＲＬＣ共振回路２１Ｃ，２２Ｃ，２３Ｃを設けてもよい。つまり、図７に示される第１〜第３のＲＬＣ共振回路２１Ｃ，２２Ｃ，２３Ｃを、第１〜第３の端子間電圧低減手段として用いてもよい。
第１のＲＬＣ共振回路２１Ｃは、インダクタ３１ａとコンデンサ３１ｂと抵抗３１ｃとの直列回路からなり、第１のリレー１１に並列に接続されている。第２のＲＬＣ共振回路２２Ｃは、インダクタ３２ａとコンデンサ３２ｂと抵抗３２ｃとの直列回路からなり、第２のリレー１２に並列に接続されている。第３のＲＬＣ共振回路２３Ｃは、インダクタ３３ａとコンデンサ３３ｂと抵抗３３ｃとの直列回路からなり、第３のリレー１３に並列に接続されている。
【００４１】
各リレー１１〜１３がターンオフされたときには、そのリレーに並列に接続されているＲＬＣ共振回路２１Ｃ〜２３Ｃによって、対応するハイサイドＦＥＴ５１，５３，５５のソース電位が高くなる。これにより、対応するハイサイドＦＥＴ５１，５３，５５の端子間電圧が低減される。なお、各ＲＬＣ共振回路２１Ｃ〜２３Ｃの代わりに、インダクタとコンデンサとの直列回路からなるＬＣ共振回路を用いてもよい。
【００４２】
図８は、この発明のさらに他の実施形態を示す電気回路図である。図８において、図１と同じものには、図１と同じ符号を付してその説明を省略する。
この実施形態では、図１の第１〜第３のインダクタ２１，２２，２３は設けられていない。この実施形態では、１つの補助電源３７と、第１〜第３のサブトランジスタ４１〜４３とによって、端子間電圧低減手段が構成されている。補助電源３７の出力電圧Ｖｓは、主電源６の出力電圧Ｖｆとほぼ等しい。補助電源３７の負極端子は接地されている。補助電源３７の正極端子は、第１のサブトランジスタ４１を介して、第１のＦＥＴ５１と第２のＦＥＴ５２との接続点１４に接続されている。また、補助電源３７の正極端子は、第２のサブトランジスタ４２を介して、第３のＦＥＴ５３と第４のＦＥＴ５４との接続点１５に接続されている。さらに、補助電源３７の正極端子は、第３のサブトランジスタ４３を介して、第５のＦＥＴ５５と第６のＦＥＴ５６との接続点１６に接続されている。
【００４３】
この実施形態では、第１〜第３サブトランジスタ４１〜４３は、ＰＮＰ型バイポーラトランジスタによって構成されており、そのエミッタが補助電源３７の正極端子に接続され、そのコレクタが対応する接続点１４，１５，１６に接続されている。各サブトランジスタ４１〜４３のベースは、制御部５に接続されている。
制御部５は、第１〜第３サブトランジスタ４１〜４３をそれぞれ制御する。具体的には、制御部５は、各リレー１１〜１３のゲート信号を生成して各リレー１１〜１３に与えるとともに、各サブトランジスタ４１〜４３のベース信号を生成して各サブトランジスタ４１〜４３に与える。
【００４４】
図９は、制御部５の動作を説明するためのタイミングチャートである。図８および図９を参照して、第１のＦＥＴ５１をターンオンさせる際の制御部５の動作を説明する。
制御部５は、第１のＦＥＴ５１をターンオンさせるタイミングの少し前に、第１のリレー１１をターンオフする（タイミングｔ１１）。これにより、接続点１４と電動モータ１との間の電流経路が遮断される。次に、制御部５は、第１のサブトランジスタ４１のベース信号をＬレベルにする（タイミングｔ１２）。これにより、第１のサブトランジスタ４１がオン状態となるので、補助電源３７の電圧Ｖｓが、第１のサブトランジスタ４１を介して第１のＦＥＴ５１のソースに印加される。これにより、第１のＦＥＴ５１の端子間電圧がほぼ零となる。
【００４５】
この後、制御部５は、第１のＦＥＴ５１をターンオンする（タイミングｔ１３）。これにより、第１のＦＥＴ５１の端子間電圧がほぼ零の状態で、第１のＦＥＴ５１がターンオン（ソフトスイッチング）される。タイミングｔ１３と同時またはタイミングｔ１３の直後（例えば、数マイクロ秒後）のタイミングｔ１４に、制御部５は、第１のリレー１１をターンオンするとともに、第１のサブトランジスタ４１のベース信号をＨレベルに反転させる。これにより、第１のサブトランジスタ４１がオフ状態になる。また、主電源６から第１のＦＥＴ５１および第１のリレー１１を介して電動モータ１に電流が流れるようになる。タイミングｔ１１〜ｔ１４の間の時間は、例えば、数マイクロ秒である。
【００４６】
なお、第３のＦＥＴ５３をターンオンさせる際には、上記と同様に、第３のＦＥＴ５３がターンオンされる前に、第２のリレー１２がターンオフされ、続いて第２のサブトランジスタ４２のベース信号がＬレベルにされる。これにより、第２のサブトランジスタ４２がオン状態となり、補助電源３７の電圧Ｖｓが第３のＦＥＴ５３のソースに印加される。その後、第３のＦＥＴ５３がターンオンされ、続いて第２のリレー１２がターンオンされるとともに第２のサブトランジスタ４２のベース電流がＨレベルに反転される。
【００４７】
また、第５のＦＥＴ５５をターンオンさせる際には、上記と同様に、第５のＦＥＴ５５がターンオンされる前に、第３のリレー１３がターンオフされ、続いて第３のサブトランジスタ４３のベース信号がＬレベルにされる。これにより、第３のサブトランジスタ４３がオン状態となり、補助電源３７の電圧Ｖｓが第５のＦＥＴ５５のソースに印加される。その後、第５のＦＥＴ５５がターンオンされ、続いて第３のリレー１３がターンオンされるとともに第３のサブトランジスタ４３のベース電流がＨレベルに反転される。
【００４８】
この実施形態によれば、補助電源３７の電圧Ｖｓを各ハイサイドＦＥＴ５１，５３，５５のソースに印加することにより、各ハイサイドＦＥＴ５１，５３，５５の端子間電圧を低減させているため、各ハイサイドＦＥＴ５１，５３，５５の端子間電圧を確実に小さくできる。また、各ハイサイドＦＥＴ５１，５３，５５の端子間電圧の低減のために、インダクタによって誘起電圧を発生させていないので共振現象を抑制できる。これにより、より安定した電圧Ｖｓを各ハイサイドＦＥＴ５１，５３，５５のソースに印加できる。  
【００４９】
図８に示す補助電源３７は、蓄電池であってもよいが、これに限定されない。例えば、図１０に示すように、制御部５からの微弱電力を昇圧するブースター（昇圧器）４５を制御部５に接続し、このブースター４５を各サブトランジスタ４１〜４３のエミッタに接続するようにしてもよい。
また、図１１に示すように、主電源６の正極端子を各サブトランジスタ４１〜４３のエミッタに接続するようにしてもよい。
【００５０】
また、図１２に示すように、図１１の各サブトランジタ４１，４２，４３を、２つのトランジスタを組み合わせた回路に置き換えることもできる。図１２には、Ｕ相に対応する構成のみが示されている。図１２では、図１１のサブトランジタ４１が、２つのトランジタ４６，４７を組み合わせた回路に置き換えられている。
この例では、一方のトランジスタ４６は、ＰＮＰ型トランジスタであり、他方のトランジスタ４７は、ＮＰＮ型トランジスタである。ＰＮＰ型トランジスタ４６のコレクタは主電源６の正極端子に接続され、エミッタは接続点１４に接続されている。ＰＮＰ型トランジスタ４６のベースは、ＮＰＮ型トランジスタ４７のコレクタに接続されている。ＮＰＮ型トランジスタ４７のエミッタは、主電源６の負極端子に接続されている。ＮＰＮ型トランジスタ４７のベースは、制御部５に接続されている。
【００５１】
図１２および図１３を参照して、第１のＦＥＴ５１がオフ状態にあり、第２のＦＥＴ５２がオン状態にあるときから、第１のＦＥＴ５１をターンオンする際の制御部５の動作について説明する。
制御部５は、第２のＦＥＴ５２をターンオフするとともにＮＰＮ型トランジスタ４７のベース信号をＨレベルにする（タイミングｔ２１）。これにより、ＮＰＮ型トランジスタ４７がオン状態となり、ＰＮＰ型トランジスタ４６がオン状態になるので、接続点１４の電位が上昇する（タイミングｔ２１）。次に、制御部５は、第１のリレー１１をターンオフする（タイミングｔ２２）。
【００５２】
続いて、制御部５は、接続点１４の電位が上昇して第１のＦＥＴ５１の端子間電圧がほぼ零となっている状態で、第１のＦＥＴ５１をターンオン（ソフトスイッチング）するとともにＮＰＮ型トランジスタ４７のベース信号をＬレベルに反転させる（タイミングｔ２３）。これにより、ＮＰＮ型トランジスタ４７がオフ状態となり、ＰＮＰ型トランジスタ４６がオフ状態になるので、接続点１４の電位上昇がなくなるが、電位は保持される。この後、制御部５は、第１のリレー１１をターンオンする（タイミングｔ２４）。
【００５３】
そして、タイミングｔ２５で第１のＦＥＴ５１がターンオフされ、その後のタイミングｔ２６で、第２のＦＥＴ５２がターンオンされる。
次に、前述のモータ制御装置としてのＥＣＵ２を、電動パワーステアリング装置に適用した場合の制御部５の具体例について説明する。
図１４は、主として制御部の構成を説明するためのブロック図である。
【００５４】
電動パワーステアリング装置は、図示しないステアリングホイールに与えられた操舵トルクを検出する操舵トルクセンサ７１を含んでいる。操舵トルクセンサ７１の出力信号は、ステアリングホイールが左方向（正転方向）に操舵される場合には正の値となり、ステアリングホイールに加えられる操舵トルクが大きいほど大きくなるように変化する。また、操舵トルクセンサ７１の出力信号は、ステアリングホイールが右方向（逆転方向）に操舵される場合には負の値となり、ステアリングホイールに加えられる操舵トルクが大きいほど小さくなるように変化する。
【００５５】
この実施形態では、ＥＣＵ２は、電動モータ１をフィードフォワード制御（オープンループ制御）によって制御する。電動モータ１をフィードフォワード制御によって制御する場合、検出操舵トルクＴに基づいて、電動モータ１に供給すべき目標電流値に応じた電圧制御値を設定し、この電圧指令値に基づいてソフトスイッチングインバータ４内のＦＥＴ５１〜５６をＰＷＭ（Pulse Width Modulation）制御することが考えられる。
【００５６】
しかしながら、前述したように、ソフトスイッチングインバータ４内の各リレー１１，１２，１３は、対応するハイサイドＦＥＴ５１，５３，５５がターンオンされるタイミングに合わせてオフ、オンされる。このため、各リレー１１，１２，１３がターンオフされる毎に電動モータ１に供給される電流が低下する。
例えば、Ｕ相のハイサイドＦＥＴ５１がターンオンされる場合について説明すると、図１６に示すように、Ｕ相のハイサイドＦＥＴ５１がターンオンされる前にリレー１１がターンオンされ、ハイサイドＦＥＴ５１がターンオンされた後にリレー１１がターンオンされる。このため、電動モータ１に供給されるＵ相電流Ｉｕは、図１６に示すように、リレー１１がターンオフされる毎に低下する。
【００５７】
したがって、電動モータ１に供給されるモータ電流Ｉは、リレー１１，１２，１３がターンオフされるごとに低下される。このため、検出操舵トルクＴに対応する目標電流をＩｏとすると、電動モータ１に供給されるモータ電流Ｉは、図１７に示すように変化する。この結果、電動モータ１に供給される実効電流（平均電流）Ｉｒが目標電流Ｉｏに比べて小さくなる。これにより、操舵補助力（アシスト力）が低下するため、運転者はアシスト力不足を感じる。特に、操舵開始時のように、電圧指令値の絶対値が小さいとき（目標電流Ｉｏが小さいとき）に、運転者はアシスト力不足を感じやすい。
【００５８】
なお、電動モータ１を電流フィードバック制御する場合には、目標電流Ｉｏと実モータ電流Ｉとの偏差（Ｉｏ−Ｉ）に応じた電圧制御値が設定されるため、リレー１１，１２，１３がターンオフされるごとにモータ電流Ｉが遮断されても、その電流低下分を補うように電圧制御値の絶対値が大きくなるので、操舵補助力は低下しない。
図１４を参照して、ＥＣＵ２は、前述したように、ソフトスイッチングインバータ４と、ソフトスイッチングインバータ４を制御する制御部５とからなる。制御部５は、フィードフォワード制御によって、ソフトスイッチングインバータ４内の各ＦＥＴ５１〜５６を制御する。ソフトスイッチングインバータ４は、前述した図１、図４、図５、図６または図７に示される構成を有しているものとする。
【００５９】
制御部５は、機能処理部として、電圧指令値設定部８１と、電圧指令値補正部８２と、ＦＥＴ・リレー制御部８３を含んでいる。電圧指令値設定部８１は、操舵トルクセンサ７１によって検出された検出操舵トルクＴに基づいて電動モータ１に供給すべき電流に対応した電圧指令値（制御指令値）を設定する。この実施形態では、電圧指令値設定部８１は、図１５に示すように、検出操舵トルクＴに比例した電圧指令値を設定する。
【００６０】
電圧指令値補正部８２は、電圧指令値設定部８１によって設定された電圧指令値を、その絶対値が増加するように補正する。具体的には、電圧指令値補正部８２は、ゲイン設定部９１と、ゲイン乗算部９２とを備えている。
ゲイン設定部９１は、電圧指令値を補正するためのゲインＧを発生する。この実施形態では、ゲインＧは、１より大きな所定値Ａに設定されている。所定値Ａは、例えば、１．２に設定される。ゲイン乗算部９２は、電圧指令値設定部８１によって設定された電圧指令値に、ゲイン設定部９１によって設定されたゲインＧを乗算する。
【００６１】
ＦＥＴ・リレー制御部８３は、ゲイン乗算部９２によって得られた補正後の電圧指令値と、回転位置センサ１９によって検出されるロータ回転角とに基づいて、ソフトスイッチングインバータ４内の各ＦＥＴ５１〜５６、各リレー１１〜１３等を制御する。具体的には、ＦＥＴ・リレー制御部８３は、ゲイン乗算部９２によって得られた補正後の電圧指令値に応じたデューティ比を有するＰＷＭ信号を生成する。そして、ＦＥＴ・リレー制御部８３は、このＰＷＭ信号と、回転位置センサ１９によって検出されるロータ回転角とに基づいて、各ＦＥＴ５１〜５６および各リレー１１〜１３をオン、オフ制御する。この際、各リレー１１〜１３は、既に説明したようなタイミングでオフ、オンされる。
【００６２】
図８、図１０または図１１に示すように、ソフトスイッチングインバータ４が第１〜第３のサブトランジスタ４１〜４３を含んでいる場合には、ＦＥＴ・リレー制御部８３は、前記ＰＷＭ信号と検出ロータ回転角とに基づいて、第１〜第３のサブトランジスタ４１〜４３のベース信号も制御する。また、図１２に示すように、ソフトスイッチングインバータ４がトランジスタ４６，４７を含んでいる場合には、ＦＥＴ・リレー制御部８３は、前記ＰＷＭ信号と検出ロータ回転角とに基づいて、トランジスタ４７のベース信号も制御する。
【００６３】
この実施形態では、操舵トルクセンサ７１によって検出される操舵トルクＴに基づいて、目標電流に応じた電圧指令値が設定され、電圧指令値の絶対値が増加するように、電圧指令値が補正される。そして、補正後の電圧指令値に基づいて、ソフトスイッチングインバータ４内の各ＦＥＴ５１〜５６がＰＷＭ制御される。このため、リレー１１〜１３がターンオフされることによるモータトルク不足（アシスト力不足）を補うことができる。これにより、運転者がアシスト力不足を感じにくくなり、操舵感が向上する。
【００６４】
前述したように、操舵開始時のように電圧指令値の絶対値が小さいときに、運転者はアシストトルク不足を感じやすい。そこで、電圧指令値の絶対値が小さいときにのみ、電圧指令値設定部８１によって設定された電圧指令値を、その絶対値が増加するように補正するようにしてもよい。具体的には、ゲイン設定部９１は、図１４に破線で示すように、電圧指令値設定部８１によって設定された電圧指令値に基づいてゲインＧを設定するものであってもよい。より具体的には、ゲイン設定部９１は、電圧指令値設定部８１によって設定された電圧指令値の絶対値が所定値以下のときには、ゲインＧを１より大きな所定値Ａに設定し、電圧指令値の絶対値が所定値より大きいときには、ゲインＧを１に設定する。
【００６５】
なお、ゲイン設定部９１は、操舵トルクセンサ７１によって検出される検出操舵トルクＴの絶対値が所定値以下のときにゲインＧを１より大きな所定値Ａに設定し、検出操舵トルクＴの絶対値が所定値より大きいときには、ゲインＧを１に設定するものであってもよい。
本発明は、以上の実施形態の内容に限定されるものではなく、請求項記載の範囲内において種々の変更が可能である。
【００６６】
例えば、端子間電圧低減手段は、各リレー１１〜１３をオフしたときに対応するハイサイドＦＥＴ５１，５３，５５のソース電極に電圧を印加できればよく、各上記実施形態で説明した構成に限定されない。
また、前記実施形態では、スイッチング素子としてＦＥＴが用いられているが、スイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）等のＦＥＴ以外の半導体素子を用いてもよい。同様に、リレーとしてＦＥＴを用いる構成を説明したけれども、ＦＥＴ以外のリレーを用いてもよい。
【符号の説明】
【００６７】
１…電動モータ、２…ＥＣＵ（モータ制御装置）、５…制御部、６…主電源（電源）、１１，１２，１３…リレー、２１〜２３…インダクタ、２１Ａ〜２３Ａ…接続線、２１Ｂ〜２３Ｂ…コンデンサ、２１Ｃ〜２３Ｃ…ＲＬＣ共振回路、３７…補助電源、４１〜４３…サブトランジスタ、５１〜５６…ＦＥＴ
【図１】
2013102662.tif 000003
【図２】
2013102662.tif 000004
【図３】
2013102662.tif 000005
【図４】
2013102662.tif 000006
【図５】
2013102662.tif 000007
【図６】
2013102662.tif 000008
【図７】
2013102662.tif 000009
【図８】
2013102662.tif 000010
【図９】
2013102662.tif 000011
【図１０】
2013102662.tif 000012
【図１１】
2013102662.tif 000013
【図１２】
2013102662.tif 000014
【図１３】
2013102662.tif 000015
【図１４】
2013102662.tif 000016
【図１５】
2013102662.tif 000017
【図１６】
2013102662.tif 000018
【図１７】
2013102662.tif 000019