(57)【要約】【課題】固体撮像装置の消費電力を低減する。【解決手段】固体撮像装置は、受光した光量に応じた光電荷に基づく信号を増幅する増幅トランジスタを有する画素が複数配置されている画素アレイ部と、画素アレイ部の垂直信号線を介して増幅トランジスタに供給するバイアス電流を垂直信号線毎にオン又はオフするバイアス電流制御部と、画素信号の読み出しを行う垂直信号線のバイアス電流をオンし、画素信号の読み出しを行わない垂直信号線のバイアス電流をオフするようにバイアス電流制御部を制御する駆動制御部とを備える。本技術は、例えば、固体撮像素子に適用できる。【選択図】図８
2013240002.tif 000002
【特許請求の範囲】
【請求項１】
受光した光量に応じた光電荷に基づく信号を増幅する増幅トランジスタを有する画素が複数配置されている画素アレイ部と、
前記画素アレイ部の垂直信号線を介して前記増幅トランジスタに供給するバイアス電流を前記垂直信号線毎にオン又はオフするバイアス電流制御部と、
画素信号の読み出しを行う前記垂直信号線の前記バイアス電流をオンし、画素信号の読み出しを行わない前記垂直信号線の前記バイアス電流をオフするように前記バイアス電流制御部を制御する駆動制御部と
を備える固体撮像装置。
【請求項２】
前記駆動制御部は、さらに、画素信号を読み出す画素列を時系列で切り替える第１のモードと、全ての画素列から画素信号を読み出し、複数の画素列の画素信号を平滑化する第２のモードの切り替えを制御する
請求項１に記載の固体撮像装置。
【請求項３】
前記駆動制御部は、前記第１のモードの場合に、画素信号の読み出しを行う前記垂直信号線の前記バイアス電流をオンし、画素信号の読み出しを行わない前記垂直信号線の前記バイアス電流をオフするように制御する
請求項２に記載の固体撮像装置。
【請求項４】
前記画素アレイ部の２以上の画素列毎に設けられているＡＤコンバータを
さらに備え、
前記駆動制御部は、前記第１のモードと前記第２のモードとで使用する前記ＡＤコンバータの数が異なる場合、使用する前記ＡＤコンバータの数が少ないモードにおいて、使用しない前記ＡＤコンバータの動作を停止するように制御する
請求項２に記載の固体撮像装置。
【請求項５】
受光した光量に応じた光電荷に基づく信号を増幅する増幅トランジスタを有する画素が複数配置されている画素アレイ部を備える固体撮像装置が、
前記画素アレイ部の垂直信号線を介して前記増幅トランジスタに供給するバイアス電流のうち、画素信号の読み出しを行う前記垂直信号線の前記バイアス電流をオンし、画素信号の読み出しを行わない前記垂直信号線の前記バイアス電流をオフする
ステップを含む固体撮像装置の駆動方法。
【請求項６】
受光した光量に応じた光電荷に基づく信号を増幅する増幅トランジスタを有する画素が複数配置されている画素アレイ部と、
前記画素アレイ部の垂直信号線を介して前記増幅トランジスタに供給するバイアス電流を前記垂直信号線毎にオン又はオフするバイアス電流制御部と、
画素信号の読み出しを行う前記垂直信号線の前記バイアス電流をオンし、画素信号の読み出しを行わない前記垂直信号線の前記バイアス電流をオフするように前記バイアス電流制御部を制御する駆動制御部と
を備える固体撮像装置と、
前記画素から出力される画素信号に対して信号処理を行う信号処理部と
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置、固体撮像装置の駆動方法、及び、電子機器に関し、特に、消費電力を低減できるようにした固体撮像装置、固体撮像装置の駆動方法、及び、電子機器に関する。
【背景技術】
【０００２】
従来、ＣＭＯＳイメージセンサにおいて、画素列毎にＡＤＣ（ＡＤコンバータ）を設け、ＡＤＣを並列に動作させることにより、読み出し速度を高速化するカラムＡＤ方式が知られている。また、カラムＡＤ方式のＣＭＯＳイメージセンサにおいて、複数の画素列でＡＤＣを共有する技術が提案されている（例えば、特許文献１参照）。
【０００３】
一方、近年、携帯電話機やスマートフォン等、カメラが搭載された携帯用の電子機器が普及している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−９３６５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような携帯用の電子機器においては、バッテリの持続時間をできる限り長くすることが要求されている。これに伴い、カメラに用いられているＣＭＯＳイメージセンサ等の固体撮像装置の消費電力の低減が望まれている。
【０００６】
そこで、本技術は、固体撮像装置の消費電力を低減できるようにするものである。
【課題を解決するための手段】
【０００７】
本技術の第１の側面の固体撮像装置は、受光した光量に応じた光電荷に基づく信号を増幅する増幅トランジスタを有する画素が複数配置されている画素アレイ部と、前記画素アレイ部の垂直信号線を介して前記増幅トランジスタに供給するバイアス電流を前記垂直信号線毎にオン又はオフするバイアス電流制御部と、画素信号の読み出しを行う前記垂直信号線の前記バイアス電流をオンし、画素信号の読み出しを行わない前記垂直信号線の前記バイアス電流をオフするように前記バイアス電流制御部を制御する駆動制御部とを備える。
【０００８】
前記駆動制御部には、さらに、画素信号を読み出す画素列を時系列で切り替える第１のモードと、全ての画素列から画素信号を読み出し、複数の画素列の画素信号を平滑化する第２のモードの切り替えを制御させることができる。
【０００９】
前記駆動制御部には、前記第１のモードの場合に、画素信号の読み出しを行う前記垂直信号線の前記バイアス電流をオンし、画素信号の読み出しを行わない前記垂直信号線の前記バイアス電流をオフするように制御させることができる。
【００１０】
前記画素アレイ部の２以上の画素列毎に設けられているＡＤコンバータをさらに設け、前記駆動制御部には、前記第１のモードと前記第２のモードとで使用する前記ＡＤコンバータの数が異なる場合、使用する前記ＡＤコンバータの数が少ないモードにおいて、使用しない前記ＡＤコンバータの動作を停止するように制御させることができる。
【００１１】
本技術の第１の側面の固体撮像装置の駆動方法は、受光した光量に応じた光電荷に基づく信号を増幅する増幅トランジスタを有する画素が複数配置されている画素アレイ部を備える固体撮像装置が、前記画素アレイ部の垂直信号線を介して前記増幅トランジスタに供給するバイアス電流のうち、画素信号の読み出しを行う前記垂直信号線の前記バイアス電流をオンし、画素信号の読み出しを行わない前記垂直信号線の前記バイアス電流をオフするステップを含む。
【００１２】
本技術の第２の側面の電子機器は、受光した光量に応じた光電荷に基づく信号を増幅する増幅トランジスタを有する画素が複数配置されている画素アレイ部と、前記画素アレイ部の垂直信号線を介して前記増幅トランジスタに供給するバイアス電流を前記垂直信号線毎にオン又はオフするバイアス電流制御部と、画素信号の読み出しを行う前記垂直信号線の前記バイアス電流をオンし、画素信号の読み出しを行わない前記垂直信号線の前記バイアス電流をオフするように前記バイアス電流制御部を制御する駆動制御部とを備える固体撮像装置と、前記画素から出力される画素信号に対して信号処理を行う信号処理部とを備える。
【００１３】
本技術の第１の側面又は第２の側面においては、画素アレイ部の垂直信号線を介して画素の増幅トランジスタに供給するバイアス電流のうち、画素信号の読み出しを行う前記垂直信号線の前記バイアス電流がオンされ、画素信号の読み出しを行わない前記垂直信号線の前記バイアス電流がオフされる。
【発明の効果】
【００１４】
本技術の第１の側面又は第２の側面によれば、固体撮像装置の消費電力を低減することができる。
【図面の簡単な説明】
【００１５】
【図１】本技術を適用した固体撮像装置の比較対象となる固体撮像装置の基本的なシステム構成の概略図である。
【図２】単位画素の構成例を示す図である。
【図３】図１の固体撮像装置の高解像度撮像モード時の動作を説明するためのタイミングチャートである。
【図４】図１の固体撮像装置の高画質撮像モード時の動作を説明するためのタイミングチャートである。
【図５】図１の固体撮像装置の入力制御部をより具体化した構成例を示す回路図である。
【図６】図５の回路の高解像度撮像モード時の動作を説明するためのタイミングチャートである。
【図７】図５の回路の高画質撮像モード時の動作を説明するためのタイミングチャートである。
【図８】本技術を適用した固体撮像装置の基本的なシステム構成の概略図である。
【図９】図９の固体撮像装置の高解像度撮像モード時の動作を説明するためのタイミングチャートである。
【図１０】図９の固体撮像装置の高画質撮像モード時の動作を説明するためのタイミングチャートである。
【図１１】図９の固体撮像装置の入力制御部をより具体化した構成例を示す回路図である。
【図１２】図１１の回路の高解像度撮像モード時の動作を説明するためのタイミングチャートである。
【図１３】図１１の回路の高画質撮像モード時の動作を説明するためのタイミングチャートである。
【図１４】本技術を適用した固体撮像装置の基本的なシステム構成の変形例を示す概略図である。
【図１５】本技術に係る電子機器、例えば撮像装置の構成の一例を示すブロック図である。
【発明を実施するための形態】
【００１６】
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．本技術の比較対象となる固体撮像装置の例
２．本技術を適用した固体撮像装置の例
３．変形例
４．電子機器（撮像装置）
【００１７】
＜１．本技術の比較対象となる固体撮像装置の例＞
まず、図１乃至図７を参照して、本技術を適用した固体撮像装置の比較対象となる固体撮像装置の例について説明する。
【００１８】
［１−１．基本的なシステム構成］
図１は、本技術を適用した固体撮像装置と比較対象となる固体撮像装置、例えばＸ−Ｙアドレス方式固体撮像装置の一種であるＣＭＯＳイメージセンサの基本的なシステム構成の概略図である。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。
【００１９】
ＣＭＯＳイメージセンサ１００は、図示せぬ半導体基板（チップ）上に形成された画素アレイ部１１１と、当該画素アレイ部１１１と同じ半導体基板上に集積された周辺回路部とを有する構成となっている。周辺回路部は、例えば、バイアス電流制御部１１２、入力制御部１１３、ＡＤ変換部１１４、垂直駆動部１１５、駆動制御部１１６、及び、水平駆動部１１７を含むように構成されている。
【００２０】
画素アレイ部１１１は、受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部を有する単位画素Ｐ（１，１）乃至Ｐ（ｍ，ｎ）が行方向及び列方向に、即ち、ｍ行×ｎ列の行列状に２次元配置された構成となっている。ここで、行方向とは画素行の画素の配列方向（即ち、水平方向）を言い、列方向とは画素列の画素の配列方向（即ち、垂直方向）を言う。
【００２１】
また、画素アレイ部１１１では、単位画素Ｐ（１，１）乃至Ｐ（ｍ，ｎ）が、ベイヤ配列方式に従って配置されている。具体的には、例えば、単位画素Ｐ（２ｉ−１，２ｊ−１）（ｉ，ｊは自然数）がＲ（赤）成分の検出に用いられ、単位画素Ｐ（２ｉ−１，２ｊ）及び単位画素Ｐ（２ｉ，２ｊ−１）がＧ（緑）成分の検出に用いられ、単位画素Ｐ（２ｉ，２ｊ）がＢ（青）成分の検出に用いられる。従って、画素アレイ部１１１の奇数列の単位画素は、Ｒ及びＧ成分の検出に用いられ、偶数列の単位画素は、Ｂ及びＧ成分の検出に用いられる。
【００２２】
なお、以下、画素アレイ部１１１の奇数列をＲ列とも称し、偶数列をＢ列とも称する。また、以下、単位画素Ｐ（１，１）乃至Ｐ（ｍ，ｎ）を個々に区別する必要がない場合、単に単位画素Ｐと称する。さらに、以下、単位画素のことを単に画素と称する場合もある。
【００２３】
画素アレイ部１１１において、行列状の画素配列に対して、画素行毎にリセット制御線ＬＲＳＴ１乃至ＬＲＳＴｍ、転送制御線ＬＴＧＡ１乃至ＬＴＧＡｍ、転送制御線ＬＴＧＢ１乃至ＬＴＧＢｍ、及び、行選択制御線ＬＳＥＬ１乃至ＬＳＥＬｍが行方向に沿って配線されている。また、画素アレイ部１１１において、行列状の画素配列に対して、画素列ごとに垂直信号線ＬＶ１乃至ＬＶｎが列方向に沿って配線されている。
【００２４】
なお、以下、リセット制御線ＬＲＳＴ１乃至ＬＲＳＴｍを個々に区別する必要がない場合、単にリセット制御線ＬＲＳＴと称する。また、以下、転送制御線ＬＴＧＡ１乃至ＬＴＧＡｍを個々に区別する必要がない場合、単に転送制御線ＬＴＧＡと称する。さらに、以下、転送制御線ＬＴＧＢ１乃至ＬＴＧＢｍを個々に区別する必要がない場合、単に転送制御線ＬＴＧＢと称する。また、以下、行選択制御線ＬＳＥＬ１乃至ＬＳＥＬｍを個々に区別する必要がない場合、単に行選択制御線ＬＳＥＬと称する。さらに、以下、垂直信号線ＬＶ１乃至ＬＶｎを個々に区別する必要がない場合、単に垂直信号線ＬＶと称する。
【００２５】
バイアス電流制御部１１２は、駆動制御部１１６の制御の下に、単位画素Ｐ内の増幅トランジスタ（後述）を駆動するためのバイアス電流のオン及びオフを制御する。
【００２６】
具体的には、バイアス電流制御部１１２は、スイッチ１３１−１乃至１３１−ｎ、及び、電流源１３２−１乃至１３２−ｎを含むように構成される。スイッチ１３１−１乃至１３１−ｎは、それぞれ垂直信号線ＬＶ１乃至ＬＶｎと電流源１３２−１乃至１３２−ｎの間に接続されている。電流源１３２−１乃至１３２−ｎのスイッチ１３１−１乃至１３１−ｎに接続されている一端と異なる一端は、接地されている。
【００２７】
なお、以下、スイッチ１３１−１乃至１３１−ｎを個々に区別する必要がない場合、単にスイッチ１３１と称する。また、以下、電流源１３２−１乃至１３２−ｎを個々に区別する必要がない場合、単に電流源１３２と称する。
【００２８】
各スイッチ１３１には、駆動制御部１１６から制御信号Φｏｎが供給される。そして、制御信号Φｏｎが所定のＨｉｇｈレベル（以下、Ｈレベルと称する）のとき、各スイッチ１３１がオンし、各垂直信号線ＬＶにバイアス電流が流れ、各単位画素Ｐ内の増幅トランジスタにバイアス電流が供給される。一方、制御信号Φｏｎが所定のＬｏｗレベル（以下、Ｌレベルと称する）のとき、各スイッチ１３１がオフし、各垂直信号線ＬＶにバイアス電流が流れなくなる。このように、バイアス電流制御部１１２は、駆動制御部１１６の制御の下に、各スイッチ１３１により、単位画素Ｐの増幅トランジスタに供給するバイアス電流を垂直信号線ＬＶ毎にオン又はオフする。
【００２９】
入力制御部１１３は、駆動制御部１１６の制御の下に、ＡＤ変換部１１４のＡＤＣ１５１−１乃至１５１−ｎへの信号の入力の制御を行う。
【００３０】
具体的には、入力制御部１１３は、スイッチ１４１−１乃至１４１−ｎ、平均化回路（ＡＶＥ）１４２−１乃至１４２−ｐ（＝ｎ／３）、及び、マルチプレクサ（ＭＵＸ）１４３−１乃至１４３−ｑ（＝ｎ／２）を含むように構成されている。
【００３１】
なお、以下、スイッチ１４１−１乃至１４１−ｎを個々に区別する必要がない場合、単にスイッチ１４１と称する。また、以下、平均化回路１４２−１乃至１４２−ｐを個々に区別する必要がない場合、単に平均化回路１４２と称する。さらに、以下、マルチプレクサ１４３−１乃至１４３−ｑを個々に区別する必要がない場合、単にマルチプレクサ１４３と称する。
【００３２】
スイッチ１４１は、画素アレイ部１１１の各画素列に１つずつ設けられている。平均化回路１４２は、画素アレイ部１１１の６つの画素列毎に２つずつ設けられている。マルチプレクサ１４３は、画素アレイ部１１１の２つの画素列毎に１つずつ設けられている。そして、６つのスイッチ１４１、２つの平均化回路１４２、及び、３つのマルチプレクサ１４３により１つのユニットが形成される。
【００３３】
ここで、スイッチ１４１−１乃至１４１−６、平均化回路１４２−１，１４２−２、及び、マルチプレクサ１４３−１乃至１４３−３から構成されるユニットについて説明する。
【００３４】
スイッチ１４１−１の一端は、垂直信号線ＬＶ１に接続され、他の一端は平均化回路１４２−１の入力端子のうちの１つ及びマルチプレクサ１４３−１の入力端子ａに接続されている。スイッチ１４１−１は、駆動制御部３１６から供給される制御信号Φａｖｅにより、垂直信号線ＬＶ１を平均化回路１４２−１又はマルチプレクサ１４３−１のいずれか一方に接続する。
【００３５】
スイッチ１４１−２の一端は、垂直信号線ＬＶ２に接続され、他の一端は平均化回路１４２−２の入力端子のうちの１つ及びマルチプレクサ１４３−１の入力端子ｂに接続されている。スイッチ１４１−２は、駆動制御部３１６から供給される制御信号Φａｖｅにより、垂直信号線ＬＶ２を平均化回路１４２−２又はマルチプレクサ１４３−１のいずれか一方に接続する。
【００３６】
スイッチ１４１−３の一端は、垂直信号線ＬＶ３に接続され、他の一端は平均化回路１４２−１の入力端子のうちの１つ及びマルチプレクサ１４３−２の入力端子ａに接続されている。スイッチ１４１−３は、駆動制御部３１６から供給される制御信号Φａｖｅにより、垂直信号線ＬＶ３を平均化回路１４２−１又はマルチプレクサ１４３−２のいずれか一方に接続する。
【００３７】
スイッチ１４１−４の一端は、垂直信号線ＬＶ４に接続され、他の一端は平均化回路１４２−２の入力端子のうちの１つ及びマルチプレクサ１４３−２の入力端子ｂに接続されている。スイッチ１４１−４は、駆動制御部３１６から供給される制御信号Φａｖｅにより、垂直信号線ＬＶ４を平均化回路１４２−２又はマルチプレクサ１４３−２のいずれか一方に接続する。
【００３８】
スイッチ１４１−５の一端は、垂直信号線ＬＶ５に接続され、他の一端は平均化回路１４２−１の入力端子のうちの１つ及びマルチプレクサ１４３−３の入力端子ａに接続されている。スイッチ１４１−５は、駆動制御部３１６から供給される制御信号Φａｖｅにより、垂直信号線ＬＶ５を平均化回路１４２−１又はマルチプレクサ１４３−３のいずれか一方に接続する。
【００３９】
スイッチ１４１−６の一端は、垂直信号線ＬＶ６に接続され、他の一端は平均化回路１４２−２の入力端子のうちの１つ及びマルチプレクサ１４３−３の入力端子ｂに接続されている。スイッチ１４１−６は、駆動制御部３１６から供給される制御信号Φａｖｅにより、垂直信号線ＬＶ６を平均化回路１４２−２又はマルチプレクサ１４３−３のいずれか一方に接続する。
【００４０】
平均化回路１４２−１の出力端子は、マルチプレクサ１４３−１の入力端子ｃに接続されている。平均化回路１４２−１は、垂直信号線ＬＶ１、ＬＶ３及びＬＶ５から供給される画素信号の平均をとることにより平滑化した画素信号（以下、平滑化画素信号と称する）をマルチプレクサ１４３−１に供給する。従って、マルチプレクサ１４３−１に供給される平滑化画素信号は、３列分の奇数列（Ｒ列）の画素信号の平均を示す。
【００４１】
平均化回路１４２−２の出力端子は、マルチプレクサ１４３−２の入力端子ｃに接続されている。平均化回路１４２−２は、垂直信号線ＬＶ２、ＬＶ４及びＬＶ６を介して入力される画素信号の平均をとることにより平滑化した平滑化画素信号をマルチプレクサ１４３−２に供給する。従って、マルチプレクサ１４３−２に供給される平滑化画素信号は、３列分の偶数列（Ｂ列）の画素信号の平均を示す。
【００４２】
マルチプレクサ１４３−１の出力端子は、ＡＤ変換部１１４のＡＤＣ（ＡＤコンバータ）１５１−１の入力端子に接続されている。そして、マルチプレクサ１４３−１は、駆動制御部１１６から供給される制御信号Φｍｕｘに基づいて、入力端子ａ乃至ｃに入力される信号の中から１つを選択して、ＡＤＣ１５１−１に供給する。従って、マルチプレクサ１４３−１からＡＤＣ１５１−１には、画素アレイ部１１１の１列目の画素列の画素信号、２列目の画素列の画素信号、又は、１、３、５列目の画素列の平滑化画素信号のうちのいずれかが供給される。
【００４３】
マルチプレクサ１４３−２の出力端子は、ＡＤ変換部１１４のＡＤＣ１５１−２の入力端子に接続されている。そして、マルチプレクサ１４３−２は、駆動制御部１１６から供給される制御信号Φｍｕｘに基づいて、入力端子ａ乃至ｃに入力される信号の中から１つを選択して、ＡＤＣ１５１−２に供給する。従って、マルチプレクサ１４３−２からＡＤＣ１５１−２には、画素アレイ部１１１の３列目の画素列の画素信号、４列目の画素列の画素信号、又は、２、４、６列目の画素列の平滑化画素信号のうちのいずれかが供給される。
【００４４】
マルチプレクサ１４３−３の出力端子は、ＡＤ変換部１１４のＡＤＣ１５１−３の入力端子に接続されている。また、マルチプレクサ１４３−３の入力端子ｃは接地されている。そして、マルチプレクサ１４３−３は、駆動制御部１１６から供給される制御信号Φｍｕｘに基づいて、入力端子ａ及びｂに入力される信号の中から１つを選択して、ＡＤＣ１５１−３に供給する。従って、マルチプレクサ１４３−３からＡＤＣ１５１−３には、画素アレイ部１１１の５列目の画素列の画素信号、又は、６列目の画素列の画素信号のうちのいずれかが供給される。
【００４５】
なお、入力制御部１１３の他のユニットも、上述したユニットと同様の構成を有している。
【００４６】
ＡＤ変換部１１４は、入力制御部１１３から供給される画素信号のＡＤ変換を行う。具体的には、ＡＤ変換部１１４は、ＡＤＣ１５１−１乃至１５１−ｑを含むように構成されている。
【００４７】
なお、以下、ＡＤＣ１５１−１乃至１５１−ｑを個々に区別する必要がない場合、単にＡＤＣ１５１と称する。
【００４８】
ＡＤＣ１５１は、画素アレイ部１１１の２つの画素列毎に１つ設けられている。すなわち、ＣＭＯＳイメージセンサ１００は、２つの画素列毎にＡＤＣを共有する方式のカラムＡＤ方式の固体撮像装置である。各ＡＤＣ１５１は、水平駆動部１１７の制御の下に、各マルチプレクサ１４３から供給される画素信号のＡＤ変換を行い、変換後のデジタルの画素信号を水平信号線ＬＨに出力する。
【００４９】
垂直駆動部１１５は、リセット制御線ＬＲＳＴを介して、画素アレイ部１１１の単位画素Ｐに行単位でリセット信号Φｒｓｔを供給することにより、単位画素Pのリセットを行単位で実行させる。
【００５０】
また、垂直駆動部１１５は、転送制御線ＬＴＧＡを介して、画素アレイ部１１１の奇数列の単位画素Ｐに行単位で転送信号Φｔｇａを供給することにより、奇数列の単位画素Ｐのフォトダイオードに蓄積されている光電荷の転送を行単位で実行させる。さらに、垂直駆動部１１５は、転送制御線ＬＴＧＢを介して、画素アレイ部１１１の偶数列の単位画素Ｐに行単位で転送信号Φｔｇｂを供給することにより、偶数列の単位画素Ｐのフォトダイオードに蓄積されている光電荷の転送を行単位で実行させる。
【００５１】
また、垂直駆動部１１５は、行選択制御線ＬＳＥＬを介して、画素アレイ部１１１の単位画素Ｐに行単位で選択信号Φｓｅｌを供給することにより、単位画素Ｐから垂直信号線ＬＶへの画素信号の出力を行単位で実行させる。
【００５２】
駆動制御部１１６は、上述したように、バイアス電流制御部１１２に制御信号Φｏｎを供給することにより、各垂直信号線ＬＶを流れるバイアス電流のオン及びオフを制御する。また、駆動制御部１１６は、上述したように、入力制御部１１３に制御信号Φａｖｅ及び制御信号Φｍｕｘを供給することにより、ＡＤ変換部１１４の各ＡＤＣ１５１に入力される画素信号の制御を行う。さらに、駆動制御部１１６は、後述するように、画素信号を読み出す画素列を時系列で切り替えることにより高解像度の画像を撮像する高解像度撮像モードと、全ての画素列から画素信号を読み出し、複数の画素列の画素信号を平滑化することにより高画質の画像を撮像する高画質撮像モードの切り替えを制御する。
【００５３】
水平駆動部１１７は、ＡＤ変換部１１４の各ＡＤＣ１５１を制御して、各単位画素Ｐの画素信号のＡＤ変換、及び、変換後のデジタルの画素信号の水平信号線ＬＨへの出力を制御する。
【００５４】
［１−２．単位画素Ｐの構成例］
図２は、図１の画素アレイ部１１１に適用可能な単位画素の構成例を示している。
【００５５】
図２の単位画素Ｐａは、フォトダイオードＰＤ、転送トランジスタＴＧ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、及び、選択トランジスタＳＥＬを含むように構成されている。
【００５６】
フォトダイオードＰＤは、入射光をその光量に応じた量の光電荷に光電変換する。
【００５７】
転送トランジスタＴＧは、フォトダイオードＰＤと出力ノードとしてのフローティングディフュージョンＦＤとの間に接続されている。転送トランジスタＴＧのゲート（転送ゲート）は、単位画素Ｐａが奇数列に配置されている場合、転送制御線ＬＴＧＡに接続され、単位画素Ｐａが偶数列に配置されている場合、転送制御線ＬＴＧＢに接続される。そして、転送トランジスタＴＧは、転送制御線ＬＴＧＡ又は転送制御線ＬＴＧＢを介して、そのゲートに転送信号Φｔｇａ又は転送信号Φｔｇｂが与えられると、フォトダイオードＰＤで光電変換された光電荷をフローティングディフュージョンＦＤに転送する。
【００５８】
リセットトランジスタＲＳＴは、電源ＶｄｄとフローティングディフュージョンＦＤとの間に接続されている。リセットトランジスタＲＳＴは、リセット制御線ＬＲＳＴを介して、そのゲートにリセット信号ＲＳＴが与えられると、フローティングディフュージョンＦＤの電位を電源Ｖｄｄの電位にリセットする。
【００５９】
フローティングディフュージョンＦＤには、増幅トランジスタＡＭＰのゲートが接続されている。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬを介して垂直信号線ＬＶに接続され、バイアス電流制御部１１２の電流源１３２とソースフォロアを形成する。
【００６０】
そして、行選択制御線ＬＳＥＬを介して制御信号Φｓｅｌが選択トランジスタＳＥＬのゲートに与えられると、選択トランジスタＳＥＬがオンする。選択トランジスタＳＥＬがオンすると、増幅トランジスタＡＭＰはフローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧を垂直信号線ＬＶに出力する。すなわち、フォトダイオードＰＤが受光した光量に応じた光電荷に基づく信号を増幅した画素信号が、単位画素Ｐａから垂直信号線ＬＶに出力される。そして、各単位画素Ｐａから出力された画素信号は、垂直信号線ＬＶを介して入力制御部１１３に供給される。
【００６１】
これらの動作は、例えば、転送トランジスタＴＧのゲートが行単位かつ奇数列及び偶数列単位で接続され、リセットトランジスタＲＳＴのゲート及び選択トランジスタＳＥＬゲートが行単位で接続されていることから、奇数列の１行分の各画素、又は、偶数列の１行分の各画素について同時に行われる。
【００６２】
［１−３．ＣＭＯＳイメージセンサ１００の動作］
次に、図３及び図４のタイミングチャートを参照して、ＣＭＯＳイメージセンサ１００の動作について説明する。
【００６３】
まず、図３のタイミングチャートを参照して、高解像度撮像モード時のＣＭＯＳイメージセンサ１００の動作について説明する。
【００６４】
撮像が開始される時刻ｔ０より前において、制御信号Φｏｎ及び制御信号Φａｖｅは、Ｌレベルに設定されている。また、制御信号Φｍｕｘは出力されていない。
【００６５】
時刻ｔ０において、制御信号Φｏｎが、Ｈレベルに設定される。これにより、各スイッチ１３１がオンし、各垂直信号線ＬＶにバイアス電流が流れる。
【００６６】
また、制御信号Φｍｕｘの値が、各マルチプレクサ１４３が入力端子ａに入力される画素信号を出力するように設定される。これにより、各マルチプレクサ１４３は、入力端子ａに入力される画素信号、すなわち、画素アレイ部１１１の奇数列の垂直信号線ＬＶから供給される画素信号を出力する。
【００６７】
そして、時刻ｔ０から時刻ｔ１の間に、垂直駆動部１１５及び水平駆動部１１７の制御の下に、１フレーム分の奇数列の画素信号の読み出しが行単位で行われる。
【００６８】
次に、時刻ｔ１において、制御信号Φｍｕｘの値が、各マルチプレクサ１４３が入力端子ｂに入力される画素信号を出力するように設定される。これにより、各マルチプレクサ１４３は、入力端子ｂに入力される画素信号、すなわち、画素アレイ部１１１の偶数列の垂直信号線ＬＶから供給される画素信号を出力する。
【００６９】
そして、時刻ｔ１から時刻ｔ２の間に、垂直駆動部１１５及び水平駆動部１１７の制御の下に、１フレーム分の偶数列の画素信号の読み出しが行単位で行われる。
【００７０】
次に、時刻ｔ２において、制御信号Φｍｕｘの値が、各マルチプレクサ１４３が入力端子ａに入力される画素信号を出力するように設定され、時刻ｔ０と同じ状態になる。
【００７１】
そして、時刻ｔ２から時刻ｔ３の間に、垂直駆動部１１５及び水平駆動部１１７の制御の下に、１フレーム分の奇数列の画素信号の読み出しが行単位で行われる。
【００７２】
次に、時刻ｔ３において、制御信号Φｍｕｘの値が、各マルチプレクサ１４３が入力端子ｂに入力される画素信号を出力するように設定され、時刻ｔ１と同じ状態になる。
【００７３】
そして、時刻ｔ３から時刻ｔ４の間に、垂直駆動部１１５及び水平駆動部１１７の制御の下に、１フレーム分の偶数列の画素信号の読み出しが行単位で行われる。
【００７４】
以降、同様の動作が繰り返される。
【００７５】
このようにして、画素アレイ部１１１の奇数列（Ｒ列）と偶数列（Ｂ列）の画素の画素信号が交互に読み出される。これにより、画素アレイ部１１１に配置されている画素数と同じ解像度の高解像度の画像を得ることができる。
【００７６】
次に、図４のタイミングチャートを参照して、高画質撮像モード時のＣＭＯＳイメージセンサ１００の動作について説明する。
【００７７】
撮像が開始される時刻ｔ０より前において、制御信号Φｏｎ及び制御信号Φａｖｅは、Ｌレベルに設定されている。また、制御信号Φｍｕｘは、出力されていない。
【００７８】
時刻ｔ０において、制御信号Φｏｎが、Ｈレベルに設定される。これにより、各スイッチ１３１がオンし、各垂直信号線ＬＶにバイアス電流が流れる。
【００７９】
また、制御信号Φａｖｅが、Ｈレベルに設定される。これにより、ｉ、ｉ＋２、ｉ＋４列目の垂直信号線ＬＶ１の画素信号の平均を示す平滑化画素信号が、マルチプレクサ１４３−（３ｉ−２）からＡＤＣ１５１−（３ｉ−２）に入力される。また、ｉ＋１、ｉ＋３、ｉ＋５列目の垂直信号線ＬＶ１の画素信号の平均を示す平滑化画素信号が、マルチプレクサ１４３−（３ｉ−１）からＡＤＣ１５１−（３ｉ−１）に入力される。
【００８０】
そして、垂直駆動部１１５及び水平駆動部１１７の制御の下に、奇数列（Ｒ列）３列分の画素信号の平均を示す平滑化画素信号、及び、偶数列（Ｂ列）３列分の画素信号の平均を示す平滑化画素信号の読み出しが、並行して行単位で行われる。
【００８１】
これにより、高解像度撮像モードより解像度が落ちるが、平滑化によりノイズを低減した高画質の画像を得ることができる。また、Ｒ列とＢ列の画素信号が同時に読み出されるので、高解像度撮像モードより高速に撮像することが可能になる。
【００８２】
［１−４．入力制御部１１３の具体例］
図５は、図１の入力制御部１１３をより具体化したＣＭＯＳイメージセンサ１００の構成例の一部を示している。なお、図中、図１と対応する部分には、同じ符号を付してある。
【００８３】
なお、この構成例においては、図２の単位画素Ｐａと回路構成が異なる共有画素Ｐｂ（１，１）乃至Ｐｂ（ｒ，ｓ）が、画素アレイ部１１１に設けられている。この共有画素Ｐｂ（１，１）乃至Ｐｂ（ｒ，ｓ）は、２行×２列の画素間で構成素子の一部を共有している。従って、画素アレイ部１１１にｍ行×ｎ列の画素が配置される場合、ｒ＝ｍ／２、ｓ＝２／ｎとなる。
【００８４】
なお、以下、共有画素Ｐｂ（１，１）乃至Ｐｂ（ｒ，ｓ）を個々に区別する必要がない場合、単に共有画素Ｐｂと称する。
【００８５】
共有画素Ｐｂは、フォトダイオードＰＤａ乃至ＰＤｄ、転送トランジスタＴＧａ乃至ＴＧｄ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、及び、選択トランジスタＳＥＬを含むように構成される。そして、フォトダイオードＰＤａ乃至ＰＤｄ、及び、転送トランジスタＴＧａ乃至ＴＧｄが画素ごとに設けられ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、及び、選択トランジスタＳＥＬが、２行×２列の画素間で共有される。
【００８６】
上述したように、画素アレイ部１１１では、各画素がベイヤ配列に従って配置されている。従って、例えば、フォトダイオードＰＤａ及び転送トランジスタＴＧａが、Ｒ成分の検出に用いられ、フォトダイオードＰＤｂ，ＰＤｃ及び転送トランジスタＴＧｂ，ＴＧｃが、Ｇ成分の検出に用いられ、フォトダイオードＰＤｄ及び転送トランジスタＴＧｄが、Ｂ成分の検出に用いられる。
【００８７】
また、例えば、転送トランジスタＴＧａのゲートが、ｉ行目の転送制御線ＬＴＧＡに接続され、転送トランジスタＴＧｂのゲートが、ｉ行目の転送制御線ＬＴＧＢに接続される。さらに、例えば、転送トランジスタＴＧｃのゲートが、ｉ＋１行目の転送制御線ＬＴＧＡに接続され、転送トランジスタＴＧｄのゲートが、ｉ＋１行目の転送制御線ＬＴＧＢに接続される。
【００８８】
従って、転送トランジスタＴＧａは、ｉ行目の転送制御線ＬＴＧＡを介して、そのゲートに転送信号Φｔｇａが与えられると、フォトダイオードＰＤａで光電変換された光電荷をフローティングディフュージョンＦＤに転送する。そして、フローティングディフュージョンＦＤに蓄積された光電荷に応じた画素信号が、垂直信号線ＬＶに出力される。
【００８９】
また、転送トランジスタＴＧｂは、ｉ行目の転送制御線ＬＴＧＢを介して、そのゲートに転送信号Φｔｇｂが与えられると、フォトダイオードＰＤｂで光電変換された光電荷をフローティングディフュージョンＦＤに転送する。そして、フローティングディフュージョンＦＤに蓄積された光電荷に応じた画素信号が、垂直信号線ＬＶに出力される。
【００９０】
さらに、転送トランジスタＴＧｃは、ｉ＋１行目の転送制御線ＬＴＧＡを介して、そのゲートに転送信号Φｔｇａが与えられると、フォトダイオードＰＤｃで光電変換された光電荷をフローティングディフュージョンＦＤに転送する。そして、フローティングディフュージョンＦＤに蓄積された光電荷に応じた画素信号が、垂直信号線ＬＶに出力される。
【００９１】
また、転送トランジスタＴＧｄは、ｉ＋１行目の転送制御線ＬＴＧＢを介して、そのゲートに転送信号Φｔｇｂが与えられると、フォトダイオードＰＤｄで光電変換された光電荷をフローティングディフュージョンＦＤに転送する。そして、フローティングディフュージョンＦＤに蓄積された光電荷に応じた画素信号が、垂直信号線ＬＶに出力される。
【００９２】
このように、共有画素Ｐｂでは、フォトダイオードＰＤａ乃至ＰＤｄに蓄積された光電荷に基づく画素信号を個別に読み出すことが可能である。
【００９３】
また、この構成例において、入力制御部１１３は、スイッチ２０１−１乃至２０１−２ｓ／３、スイッチ２０２−１乃至２０２−２ｓ／３、スイッチ２０３−１乃至２０３−２ｓ／３、スイッチ２０４−１乃至２０４−ｓ、スイッチ２０５−１乃至２０５−（ｓ−１）、スイッチ２０６−１乃至２０６−（ｓ−１）、スイッチ２０７−１乃至２０７−（ｓ−１）、及び、加算部２０８−１乃至２０８−ｓを含むように構成される。
【００９４】
なお、図５には、入力制御部１１３の１つの動作単位となる範囲が示されている。以下、図５に示される範囲の入力制御部１１３の回路構成及び動作について説明する。
【００９５】
スイッチ２０１−１は、垂直信号線ＬＶ１と加算部２０８−１の入力端子ａの間に接続されている。スイッチ２０１−２は、垂直信号線ＬＶ２と加算部２０８−２の入力端子ｃの間に接続されている。スイッチ２０１−３は、垂直信号線ＬＶ４と加算部２０８−４の入力端子ａの間に接続されている。
【００９６】
スイッチ２０２−１は、垂直信号線ＬＶ１と加算部２０８−１の入力端子ｃの間に接続されている。スイッチ２０２−２は、垂直信号線ＬＶ２と加算部２０８−２の入力端子ａの間に接続されている。スイッチ２０２−３は、垂直信号線ＬＶ４と加算部２０８−４の入力端子ｃの間に接続されている。
【００９７】
スイッチ２０３−１は、垂直信号線ＬＶ３と加算部２０８−３の入力端子ａの間に接続されている。スイッチ２０３−２は、垂直信号線ＬＶ３と加算部２０８−３の入力端子ｃの間に接続されている。
【００９８】
スイッチ２０４−１は、垂直信号線ＬＶ１と加算部２０８−１の入力端子ｂの間に接続されている。スイッチ２０４−２は、垂直信号線ＬＶ２と加算部２０８−２の入力端子ｂの間に接続されている。スイッチ２０４−３は、垂直信号線ＬＶ３と加算部２０８−３の入力端子ｂの間に接続されている。スイッチ２０４−４は、垂直信号線ＬＶ４と加算部２０８−４の入力端子ｂの間に接続されている。
【００９９】
スイッチ２０５−１は、加算部２０８−１の入力端子ａと加算部２０８−２の入力端子ａの間に接続されている。スイッチ２０５−２は、加算部２０８−２の入力端子ａと加算部２０８−３の入力端子ａの間に接続されている。スイッチ２０５−３は、加算部２０８−３の入力端子ａと加算部２０８−４の入力端子ａの間に接続されている。
【０１００】
スイッチ２０６−１は、加算部２０８−１の入力端子ｂと加算部２０８−２の入力端子ｂの間に接続されている。スイッチ２０６−２は、加算部２０８−２の入力端子ｂと加算部２０８−３の入力端子ｂの間に接続されている。スイッチ２０６−３は、加算部２０８−３の入力端子ｂと加算部２０８−４の入力端子ｂの間に接続されている。
【０１０１】
スイッチ２０７−１は、加算部２０８−１の入力端子ｃと加算部２０８−２の入力端子ｃの間に接続されている。スイッチ２０７−２は、加算部２０８−２の入力端子ｃと加算部２０８−３の入力端子ｃの間に接続されている。スイッチ２０７−３は、加算部２０８−３の入力端子ｃと加算部２０８−４の入力端子ｃの間に接続されている。
【０１０２】
スイッチ２０１−１乃至２０１−３は、駆動制御部１１６から制御信号Φａが供給され、制御信号ΦａがＨレベルのときオンし、Ｌレベルのときオフする。
【０１０３】
スイッチ２０２−１乃至２０２−３は、駆動制御部１１６から制御信号Φｂが供給され、制御信号ΦｂがＨレベルのときオンし、Ｌレベルのときオフする。
【０１０４】
スイッチ２０３−１及び２０３−２は、駆動制御部１１６から制御信号Φｃが供給され、制御信号ΦｃがＨレベルのときオンし、Ｌレベルのときオフする。
【０１０５】
スイッチ２０４−１乃至２０４−４は、駆動制御部１１６から制御信号Φｄが供給され、制御信号ΦｄがＨレベルのときオンし、Ｌレベルのときオフする。
【０１０６】
スイッチ２０５−１及びスイッチ２０７−１は、駆動制御部１１６から制御信号Φｅが供給され、制御信号ΦｅがＨレベルのときオンし、Ｌレベルのときオフする。
【０１０７】
スイッチ２０５−２及びスイッチ２０７−２は、駆動制御部１１６から制御信号Φｆが供給され、制御信号ΦｆがＨレベルのときオンし、Ｌレベルのときオフする。
【０１０８】
スイッチ２０５−３及びスイッチ２０７−３は、駆動制御部１１６から制御信号Φｇが供給され、制御信号ΦｇがＨレベルのときオンし、Ｌレベルのときオフする。
【０１０９】
スイッチ２０６−１乃至２０６−３は、常時オフされている。
【０１１０】
加算部２０８−１乃至２０８−４は、それぞれ入力端子ａ乃至ｃから入力される信号を加算して、ＡＤＣ１５１−１乃至１５１−４に供給する。
【０１１１】
なお、入力制御部１１３の図示されていない範囲も、図示されている範囲と同様の構成を有している。
【０１１２】
［１−５．図５の回路の動作］
次に、図６及び図７のタイミングチャートを参照して、図５の回路の動作について説明する。
【０１１３】
まず、図６のタイミングチャートを参照して、高解像度撮像モード時の図５の回路の動作について説明する。
【０１１４】
撮像が開始される時刻ｔ０より前において、制御信号Φｏｎ乃至Φｇは、全てＬレベルに設定されている。
【０１１５】
時刻ｔ０において、制御信号Φｏｎが、Ｈレベルに設定される。これにより、スイッチ１３１−１乃至１３１−４がオンし、垂直信号線ＬＶ１乃至ＬＶ４にバイアス電流が流れる。
【０１１６】
また、制御信号Φａ乃至Φｄが、Ｈレベルに設定される。これにより、スイッチ２０１−１乃至２０１−３、スイッチ２０２−１乃至２０２−３、スイッチ２０３−１，２０３−２、及び、スイッチ２０４−１乃至２０４−４がオンされる。
【０１１７】
そして、垂直信号線ＬＶ１を流れる画素信号が、３つに分岐されて加算部２０８−１に入力され、加算される。その結果、加算部２０８−１からは、垂直信号線ＬＶ１を流れる画素信号がそのまま出力され、ＡＤＣ１５１−１に入力される。同様に、加算部２０８−２乃至２０８−４からは、それぞれ垂直信号線ＬＶ２乃至ＬＶ４を流れる画素信号がそのまま出力され、ＡＤＣ１５１−１乃至１５１−４に入力される。
【０１１８】
そして、垂直駆動部１１５及び水平駆動部１１７の制御の下に、１フレーム分の奇数列（Ｒ列）の画素信号の行単位の読み出し、１フレーム分の偶数列（Ｂ列）の画素信号の行単位の読み出しが交互に行われる。これにより、画素アレイ部１１１に配置されている画素数と同じ解像度の高解像度の画像を得ることができる。
【０１１９】
次に、図７のタイミングチャートを参照して、高画質撮像モード時の図５の回路の動作について説明する。
【０１２０】
撮像が開始される時刻ｔ０より前において、制御信号Φｏｎ乃至Φｇは、全てＬレベルに設定されている。
【０１２１】
時刻ｔ０において、制御信号Φｏｎが、Ｈレベルに設定される。これにより、スイッチ１３１−１乃至１３１−４がオンし、垂直信号線ＬＶ１乃至ＬＶ４にバイアス電流が流れる。
【０１２２】
また、制御信号Φａ及びΦｄ乃至Φｆが、Ｈレベルに設定される。これにより、スイッチ２０１−１乃至２０１−３、スイッチ２０４−１乃至２０４−４、スイッチ２０５−１及び２０５−２、並びに、スイッチ２０７−１及びスイッチ２０７−２がオンされる。
【０１２３】
これにより、垂直信号線ＬＶ１を流れる画素信号が、スイッチ２０１−１、スイッチ２０５−１、及び、スイッチ２０５−２を介して、加算部２０８−３の入力端子ａに入力される。垂直信号線ＬＶ２を流れる画素信号が、スイッチ２０１−２及びスイッチ２０７−２を介して、加算部２０８−３の入力端子ｃに入力される。垂直信号線ＬＶ３を流れる画素信号が、スイッチ２０４−３を介して加算部２０８−３の入力端子ｂに入力される。従って、加算部２０８−３からは、垂直信号線ＬＶ１乃至ＬＶ３を流れる画素信号を加算することにより平滑化した平滑化画素信号が出力され、ＡＤＣ１５１−３に入力される。
【０１２４】
そして、時刻ｔ０から時刻ｔ１の間に、垂直駆動部１１５及び水平駆動部１１７の制御の下に、１フレーム分の奇数列（Ｒ列）３列分の画素信号の平均を示す平滑化画素信号読み出しが行単位で行われる。
【０１２５】
次に、時刻ｔ１において、制御信号Φａ及びΦｅがＬレベルに設定され、制御信号Φｂ及びΦｇがＨレベルに設定される。これにより、スイッチ２０１−１乃至２０１−３、スイッチ２０５−１、及び、スイッチ２０７−１がオフされ、スイッチ２０２−１乃至２０２−３、スイッチ２０５−３、及び、スイッチ２０７−３がオンされる。
【０１２６】
これにより、垂直信号線ＬＶ２を流れる画素信号が、スイッチ２０２−２、及び、スイッチ２０５−２を介して、加算部２０８−３の入力端子ａに入力される。垂直信号線ＬＶ３を流れる画素信号が、スイッチ２０４−３を介して、加算部２０８−３の入力端子ｂに入力される。垂直信号線ＬＶ４を流れる画素信号が、スイッチ２０２−３及びスイッチ２０７−３を介して、加算部２０８−３の入力端子ｃに入力される。従って、加算部２０８−３からは、垂直信号線ＬＶ２乃至ＬＶ４を流れる画素信号を加算した画素信号が出力され、ＡＤＣ１５１−３に入力される。
【０１２７】
そして、時刻ｔ１から時刻ｔ２の間に、垂直駆動部１１５及び水平駆動部１１７の制御の下に、１フレーム分の偶数列（Ｂ列）３列分の画素信号の平均を示す平滑化画素信号の読み出しが行単位で行われる。
【０１２８】
時刻ｔ２において、制御信号Φｂ及びΦｇがＬレベルに設定され、制御信号Φａ及びΦｅがＨレベルに設定され、時刻ｔ０と同じ状態になる。
【０１２９】
そして、時刻ｔ２から時刻ｔ３の間に、垂直駆動部１１５及び水平駆動部１１７の制御の下に、１フレーム分の奇数列（Ｒ列）３列分の画素信号の平均を示す平滑化画素信号読み出しが行単位で行われる。
【０１３０】
時刻ｔ３において、制御信号Φａ及びΦｅがＬレベルに設定され、制御信号Φｂ及びΦｇがＨレベルに設定され、時刻ｔ１と同じ状態になる。
【０１３１】
そして、時刻ｔ３から時刻ｔ４の間に、垂直駆動部１１５及び水平駆動部１１７の制御の下に、１フレーム分の偶数列（Ｂ列）３列分の画素信号の平均を示す平滑化画素信号読み出しが行単位で行われる。
【０１３２】
以後、同じ処理が繰り返される。
【０１３３】
このようして、高解像度撮像モードより解像度が落ちるが、平滑化によりノイズを低減した高画質の画像を得ることができる。
【０１３４】
なお、図５の回路の高画質撮像モードでは、Ｒ列とＢ列の画素信号の読み出しを同時に実行することができず、交互に行う必要がある。従って、上述した図４のタイミングチャートの場合と比較して、撮像スピードが約２倍になる。
【０１３５】
＜２．本技術を適用した固体撮像装置の例＞
次に、図８乃至図１３を参照して、本技術を適用した固体撮像装置の例について説明する。
【０１３６】
［２−１．基本的なシステム構成］
図８は、本技術が適用される固体撮像装置、例えばＸ−Ｙアドレス方式固体撮像装置の一種であるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。
【０１３７】
ＣＭＯＳイメージセンサ３００は、図示せぬ半導体基板（チップ）上に形成された画素アレイ部３１１と、当該画素アレイ部３１１と同じ半導体基板上に集積された周辺回路部とを有する構成となっている。周辺回路部は、例えば、バイアス電流制御部３１２、入力制御部３１３、ＡＤ変換部３１４、垂直駆動部３１５、駆動制御部３１６、及び、水平駆動部３１７を含むように構成されている。
【０１３８】
そのうち、画素アレイ部３１１、入力制御部３１３、ＡＤ変換部３１４、垂直駆動部３１５、及び、水平駆動部３１７は、図１のＣＭＯＳイメージセンサ１００の画素アレイ部１１１、入力制御部１１３、ＡＤ変換部１１４、垂直駆動部１１５、及び、水平駆動部１１７と同様の構成を有しており、その説明は、繰り返しになるので省略する。
【０１３９】
バイアス電流制御部３１２は、駆動制御部３１６の制御の下に、単位画素Ｐ内の増幅トランジスタＡＭＰを駆動するためのバイアス電流のオン及びオフを制御する。
【０１４０】
具体的には、バイアス電流制御部３１２は、スイッチ３３１−１乃至３３１−ｎ、及び、電流源３３２−１乃至３３２−ｎを含むように構成される。スイッチ３３１−１乃至３３１−ｎは、それぞれ垂直信号線ＬＶ１乃至ＬＶｎと電流源３３２−１乃至３３２−ｎの間に接続されている。電流源３３２−１乃至３３２−ｎのスイッチ３３１−１乃至３３１−ｎに接続されている一端と異なる一端は、接地されている。
【０１４１】
なお、以下、スイッチ３３１−１乃至３３１−ｎを個々に区別する必要がない場合、単にスイッチ３３１と称する。また、以下、電流源３３２−１乃至３３２−ｎを個々に区別する必要がない場合、単に電流源３３２と称する。
【０１４２】
奇数列の垂直信号線ＬＶに設けられているスイッチ３３１には、駆動制御部３１６から制御信号Φｏｄｄが供給される。そして、制御信号ΦｏｄｄがＨレベルのとき、奇数列のスイッチ３３１がオンし、奇数列の垂直信号線ＬＶにバイアス電流が流れ、奇数列の単位画素Ｐ内の増幅トランジスタＡＭＰに供給される。一方、制御信号ΦｏｄｄがＬレベルのとき、奇数列のスイッチ３３１がオフし、奇数列の垂直信号線ＬＶにバイアス電流が流れなくなる。
【０１４３】
偶数列の垂直信号線ＬＶに設けられているスイッチ３３１には、駆動制御部３１６から制御信号Φｅｖｅｎが供給される。そして、制御信号ΦｅｖｅｎがＨレベルのとき偶数列のスイッチ３３１がオンし、偶数列の垂直信号線ＬＶにバイアス電流が流れ、偶数列の単位画素Ｐ内の増幅トランジスタＡＭＰに供給される。一方、制御信号ΦｅｖｅｎがＬレベルのとき、偶数列のスイッチ３３１がオフし、偶数列の垂直信号線ＬＶにバイアス電流が流れなくなる。
【０１４４】
駆動制御部３１６は、上述したように、バイアス電流制御部３１２に制御信号Φｏｄｄ及び制御信号Φｅｖｅｎを供給することにより、各垂直信号線ＬＶを流れるバイアス電流のオン及びオフを制御する。また、駆動制御部３１６は、入力制御部３１３に制御信号Φａｖｅ及び制御信号Φｍｕｘを供給することにより、ＡＤ変換部３１４の各ＡＤＣ３５１に入力される画素信号の制御を行う。さらに、駆動制御部３１６は、画素信号を読み出す画素列を時系列で切り替えることにより高解像度の画像を撮像する高解像度撮像モードと、全ての画素列から画素信号を読み出し、複数の画素列の画素信号を平滑化することにより高画質の画像を撮像する高画質撮像モードの切り替えを制御する。
【０１４５】
［２−２．ＣＭＯＳイメージセンサ３００の動作］
次に、図９及び図１０のタイミングチャートを参照して、ＣＭＯＳイメージセンサ３００の動作について説明する。
【０１４６】
まず、図９のタイミングチャートを参照して、高解像度撮像モード時のＣＭＯＳイメージセンサ３００の動作について説明する。
【０１４７】
撮像が開始される時刻ｔ０より前において、制御信号Φｏｄｄ乃至制御信号Φａｖｅは、Ｌレベルに設定されている。また、制御信号Φｍｕｘは、出力されていない。
【０１４８】
時刻ｔ０において、制御信号Φｏｄｄが、Ｈレベルに設定される。これにより、奇数列の各スイッチ３３１がオンし、奇数列の垂直信号線ＬＶにバイアス電流が流れる。一方、偶数列の垂直信号線ＬＶにはバイアス電流が流れない。
【０１４９】
また、制御信号Φｍｕｘの値が、各マルチプレクサ３４３が入力端子ａに入力される画素信号を出力するように設定される。これにより、各マルチプレクサ３４３は、入力端子ａに入力される画素信号、すなわち、画素アレイ部３１１の奇数列の垂直信号線ＬＶから供給される画素信号を出力する。
【０１５０】
そして、時刻ｔ０から時刻ｔ１の間に、垂直駆動部３１５及び水平駆動部３１７の制御の下に、１フレーム分の奇数列の画素信号の読み出しが行単位で行われる。
【０１５１】
次に、時刻ｔ１において、制御信号Φｏｄｄが、Ｌレベルに設定され、制御信号Φｅｖｅｎが、Ｈレベルに設定される。これにより、奇数列の各スイッチ３３１がオフし、奇数列の垂直信号線ＬＶにバイアス電流が流れなくなる。一方、偶数列の各スイッチ３３１がオンし、偶数列の垂直信号線ＬＶにバイアス電流が流れる。
【０１５２】
また、制御信号Φｍｕｘの値が、各マルチプレクサ３４３が入力端子ｂに入力される画素信号を出力するように設定される。これにより、各マルチプレクサ３４３は、入力端子ｂに入力される画素信号、すなわち、画素アレイ部３１１の偶数列の垂直信号線ＬＶから供給される画素信号を出力する。
【０１５３】
そして、時刻ｔ１から時刻ｔ２の間に、垂直駆動部３１５及び水平駆動部３１７の制御の下に、１フレーム分の偶数列の画素信号の読み出しが行単位で行われる。
【０１５４】
次に、時刻ｔ２において、制御信号Φｅｖｅｎが、Ｌレベルに設定され、制御信号Φｏｄｄが、Ｈレベルに設定され、制御信号Φｍｕｘの値が、各マルチプレクサ３４３が入力端子ａに入力される画素信号を出力するように設定される。すなわち、時刻ｔ０と同じ状態になる。
【０１５５】
そして、時刻ｔ２から時刻ｔ３の間に、垂直駆動部３１５及び水平駆動部３１７の制御の下に、１フレーム分の奇数列の画素信号の読み出しが行単位で行われる。
【０１５６】
次に、時刻ｔ３において、制御信号Φｏｄｄが、Ｌレベルに設定され、制御信号Φｅｖｅｎが、Ｈレベルに設定され、制御信号Φｍｕｘの値が、各マルチプレクサ３４３が入力端子ｂに入力される画素信号を出力するように設定される。すなわち、時刻ｔ１と同じ状態になる。
【０１５７】
そして、時刻ｔ３から時刻ｔ４の間に、垂直駆動部３１５及び水平駆動部３１７の制御の下に、１フレーム分の偶数列の画素信号の読み出しが行単位で行われる。
【０１５８】
以降、同様の動作が繰り返される。
【０１５９】
このようにして、画素アレイ部３１１の奇数列（Ｒ列）と偶数列（Ｂ列）の画素の画素信号が交互に読み出される。これにより、画素アレイ部３１１に配置されている画素数と同じ解像度の高解像度の画像を得ることができる。
【０１６０】
また、読み出しが行われない画素列の垂直信号線ＬＶに、バイアス電流が流れなくなる。これにより、ＣＭＯＳイメージセンサ３００の消費電力を低減することができる。
【０１６１】
次に、図１０のタイミングチャートを参照して、高画質撮像モード時のＣＭＯＳイメージセンサ３００の動作について説明する。
【０１６２】
撮像が開始される時刻ｔ０より前において、制御信号Φｏｄｄ乃至制御信号Φａｖｅは、Ｌレベルに設定されている。また、制御信号Φｍｕｘは、出力されていない。
【０１６３】
時刻ｔ０において、制御信号Φｏｄｄ及び制御信号Φｅｖｅｎが、Ｈレベルに設定される。これにより、奇数列及び偶数列に関わらず各スイッチ３３１がオンし、垂直信号線ＬＶにバイアス電流が流れる。
【０１６４】
また、制御信号Φａｖｅが、Ｈレベルに設定される。これにより、ｉ、ｉ＋２、ｉ＋４列目の垂直信号線ＬＶ１の画素信号の平均を表す平滑化画素信号が、マルチプレクサ３４３−（３ｉ−２）からＡＤＣ３５１−（３ｉ−２）に入力される。また、ｉ＋１、ｉ＋３、ｉ＋５列目の垂直信号線ＬＶ１の画素信号の平均を表す平滑化画素信号が、マルチプレクサ３４３−（３ｉ−１）からＡＤＣ３５１−（３ｉ−１）に入力される。
【０１６５】
そして、垂直駆動部３１５及び水平駆動部３１７の制御の下に、奇数列（Ｒ列）３列分の画素信号の平均を示す平滑化画素信号、及び、偶数列（Ｂ列）３列分の画素信号の平均を示す平滑化画素信号の読み出しが、並行して行単位で行われる。
【０１６６】
これにより、高解像度撮像モードより解像度が落ちるが、平滑化によりノイズを低減した高画質の画像を得ることができる。また、Ｒ列とＢ列の画素信号が同時に読み出されるので、高解像度撮像モードより高速に撮像することが可能になる。
【０１６７】
［２−３．入力制御部３１３の具体例］
図１１は、図８の入力制御部３１３をより具体化したＣＭＯＳイメージセンサ３００の構成例の一部を示している。なお、図中、図８と対応する部分には、同じ符号を付してある。
【０１６８】
なお、この構成例においては、図２の単位画素Ｐａと回路構成が異なる共有画素Ｐｃ（１，１）乃至Ｐｃ（ｒ，ｎ）が、画素アレイ部３１１に設けられている。この共有画素Ｐｃ（１，１）乃至Ｐｃ（ｒ，ｎ）は、２行×１列の画素間で構成素子の一部を共有している。従って、画素アレイ部１１１にｍ行×ｎ列の画素が配置される場合、ｒ＝ｍ／２となる。
【０１６９】
なお、以下、共有画素Ｐｃ（１，１）乃至Ｐｃ（ｒ，ｎ）を個々に区別する必要がない場合、単に共有画素Ｐｃと称する。
【０１７０】
共有画素Ｐｃは、フォトダイオードＰＤａ，ＰＤｂ、転送トランジスタＴＧａ，ＴＧｂ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、及び、選択トランジスタＳＥＬを含むように構成される。そして、フォトダイオードＰＤａ，ＰＤｂ、及び、転送トランジスタＴＧａ，ＴＧｂが画素ごとに設けられ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、及び、選択トランジスタＳＥＬが、２行×１列の画素間で共有される。
【０１７１】
上述したように、画素アレイ部３１１では、各画素がベイヤ配列に従った配置されている。従って、例えば、奇数列の共有画素Ｐｃにおいて、フォトダイオードＰＤａ及び転送トランジスタＴＧａが、Ｒ成分の検出に用いられ、フォトダイオードＰＤｂ及び転送トランジスタＴＧｂが、Ｇ成分の検出に用いられる。また、例えば、偶数列の共有画素Ｐｃにおいて、フォトダイオードＰＤａ及び転送トランジスタＴＧａが、Ｇ成分の検出に用いられ、フォトダイオードＰＤｂ及び転送トランジスタＴＧｂが、Ｂ成分の検出に用いられる。
【０１７２】
また、奇数列の共有画素Ｐｃでは、例えば、転送トランジスタＴＧａのゲートが、ｉ行目の転送制御線ＬＴＧＡに接続され、転送トランジスタＴＧｂのゲートが、ｉ＋１行目の転送制御線ＬＴＧＡに接続される。
【０１７３】
従って、転送トランジスタＴＧａは、ｉ行目の転送制御線ＬＴＧＡを介して、そのゲートに転送信号Φｔｇａが与えられると、フォトダイオードＰＤａで光電変換された光電荷をフローティングディフュージョンＦＤに転送する。そして、フローティングディフュージョンＦＤに蓄積された光電荷に応じた画素信号が、垂直信号線ＬＶに出力される。
【０１７４】
また、転送トランジスタＴＧｂは、ｉ＋１行目の転送制御線ＬＴＧＡを介して、そのゲートに転送信号Φｔｇａが与えられると、フォトダイオードＰＤｂで光電変換された光電荷をフローティングディフュージョンＦＤに転送する。そして、フローティングディフュージョンＦＤに蓄積された光電荷に応じた画素信号が、垂直信号線ＬＶに出力される。
【０１７５】
一方、偶数列の共有画素Ｐｃでは、例えば、転送トランジスタＴＧａのゲートが、ｉ行目の転送制御線ＬＴＧＢに接続され、転送トランジスタＴＧｂのゲートが、ｉ＋１行目の転送制御線ＬＴＧＢに接続される。
【０１７６】
従って、転送トランジスタＴＧａは、ｉ行目の転送制御線ＬＴＧＢを介して、そのゲートに転送信号Φｔｇｂが与えられると、フォトダイオードＰＤａで光電変換された光電荷をフローティングディフュージョンＦＤに転送する。そして、フローティングディフュージョンＦＤに蓄積された光電荷に応じた画素信号が、垂直信号線ＬＶに出力される。
【０１７７】
また、転送トランジスタＴＧｂは、ｉ＋１行目の転送制御線ＬＴＧＢを介して、そのゲートに転送信号Φｔｇａが与えられると、フォトダイオードＰＤｂで光電変換された光電荷をフローティングディフュージョンＦＤに転送する。そして、フローティングディフュージョンＦＤに蓄積された光電荷に応じた画素信号が、垂直信号線ＬＶに出力される。
【０１７８】
このように、共有画素Ｐｃでは、フォトダイオードＰＤａ及びＰＤｂに蓄積された光電荷に基づく画素信号を個別に読み出すことが可能である。
【０１７９】
また、この構成例において、入力制御部３１３は、スイッチ４０１−１乃至４０１−n／２、スイッチ４０２−１乃至４０２−n／２、スイッチ４０３ａ−１乃至４０３ａ−ｎ／２、スイッチ４０３ｂ−１乃至４０３ｂ−n／２、スイッチ４０４ａ−１乃至４０４ａ−n／２、スイッチ４０４ｂ−１乃至４０４ｂ−n／２、スイッチ４０５ａ−１乃至４０５ａ−ｎ／６、スイッチ４０５ｂ−１乃至４０５ｂ−ｎ／６、及び、加算部４０６−１乃至４０６−n／２を含むように構成される。
【０１８０】
なお、図１１には、入力制御部３１３の１つの動作単位となる範囲が示されている。以下、図１１に示される範囲の入力制御部３１３の回路構成及び動作について説明する。
【０１８１】
スイッチ４０１−１は、垂直信号線ＬＶ１と加算部４０６−１の入力端子ｂの間に接続されている。スイッチ４０１−２は、垂直信号線ＬＶ３と加算部４０６−２の入力端子ｂの間に接続されている。スイッチ４０１−３は、垂直信号線ＬＶ５と加算部４０６−３の入力端子ｂの間に接続されている。スイッチ４０１−４は、垂直信号線ＬＶ７と加算部４０６−４の入力端子ｂの間に接続されている。
【０１８２】
スイッチ４０２−１は、垂直信号線ＬＶ２と加算部４０６−１の入力端子ｂの間に接続されている。スイッチ４０２−２は、垂直信号線ＬＶ４と加算部４０６−２の入力端子ｂの間に接続されている。スイッチ４０２−３は、垂直信号線ＬＶ６と加算部４０６−３の入力端子ｂの間に接続されている。スイッチ４０２−４は、垂直信号線ＬＶ８と加算部４０６−４の入力端子ｂの間に接続されている。
【０１８３】
スイッチ４０３ａ−１は、垂直信号線ＬＶ１と加算部４０６−２の入力端子ａの間に接続されている。スイッチ４０３ａ−２は、垂直信号線ＬＶ３と加算部４０６−２の入力端子ｂの間に接続されている。スイッチ４０３ａ−３は、垂直信号線ＬＶ５と加算部４０６−２の入力端子ｃの間に接続されている。
【０１８４】
スイッチ４０３ｂ−２は、垂直信号線ＬＶ４と加算部４０６−３の入力端子ａの間に接続されている。スイッチ４０３ｂ−３は、垂直信号線ＬＶ６と加算部４０６−３の入力端子ｂの間に接続されている。スイッチ４０３ｂ−４は、垂直信号線ＬＶ８と加算部４０６−３の入力端子ｃの間に接続されている。
【０１８５】
スイッチ４０４ａ−１は、加算部４０６−１の入力端子ａと入力端子ｂの間に接続されている。スイッチ４０４ｂ−１は、加算部４０６−１の入力端子ｂと入力端子ｃの間に接続されている。スイッチ４０４ａ−２は、加算部４０６−２の入力端子ａと入力端子ｂの間に接続されている。スイッチ４０４ｂ−２は、加算部４０６−２の入力端子ｂと入力端子ｃの間に接続されている。スイッチ４０４ａ−３は、加算部４０６−３の入力端子ａと入力端子ｂの間に接続されている。スイッチ４０４ｂ−３は、加算部４０６−３の入力端子ｂと入力端子ｃの間に接続されている。スイッチ４０４ａ−４は、加算部４０６−４の入力端子ａと入力端子ｂの間に接続されている。スイッチ４０４ｂ−４は、加算部４０６−４の入力端子ｂと入力端子ｃの間に接続されている。
【０１８６】
スイッチ４０５ａ−１は、一端が加算部４０６−１の入力端子ａに接続され、他の一端が接地されている。スイッチ４０５ｂ−１は、一端が加算部４０６−１の入力端子ｃに接続され、他の一端が接地されている。スイッチ４０５ａ−２は、一端が加算部４０６−４の入力端子ａに接続され、他の一端が接地されている。スイッチ４０５ｂ−２は、一端が加算部４０６−４の入力端子ｃに接続され、他の一端が接地されている。
【０１８７】
スイッチ４０１−１乃至４０１−４は、駆動制御部３１６から制御信号Φ０が供給され、制御信号ΦａがＨレベルのときオンし、Ｌレベルのときオフする。
【０１８８】
スイッチ４０２−１乃至４０２−４は、駆動制御部３１６から制御信号Φ１が供給され、制御信号Φ１がＨレベルのときオンし、Ｌレベルのときオフする。
【０１８９】
スイッチ４０３ａ−１乃至４０３ｂ−４は、駆動制御部３１６から制御信号Φ３が供給され、制御信号Φ３がＨレベルのときオンし、Ｌレベルのときオフする。
【０１９０】
スイッチ４０４ａ−１乃至４０４ｂ−４は、駆動制御部３１６から制御信号Φ２が供給され、制御信号Φ２がＨレベルのときオンし、Ｌレベルのときオフする。
【０１９１】
スイッチ４０５ａ−１乃至４０５ｂ−２は、駆動制御部３１６から制御信号Φ３’が供給され、制御信号Φ３’がＨレベルのときオンし、Ｌレベルのときオフする。
【０１９２】
加算部４０６−１乃至４０６−４は、それぞれ入力端子ａ乃至ｃから入力される信号を加算して、ＡＤＣ３５１−１乃至３５１−４に供給する。
【０１９３】
なお、入力制御部３１３の図示されていない範囲も、図示されている範囲と同様の構成を有している。
【０１９４】
［２−４．図１１の回路の動作］
次に、図１２及び図１３のタイミングチャートを参照して、図１１の回路の動作について説明する。
【０１９５】
まず、図１２のタイミングチャートを参照して、高解像度撮像モード時の図１１の回路の動作について説明する。
【０１９６】
撮像が開始される時刻ｔ０より前において、制御信号Φｏｄｄ乃至Φ３’は、全てＬレベルに設定されている。
【０１９７】
時刻ｔ０において、制御信号Φｏｄｄが、Ｈレベルに設定される。これにより、スイッチ３３１−１、３３１−３、スイッチ３３１−５、及び、スイッチ３３１−７がオンし、垂直信号線ＬＶ１、垂直信号線ＬＶ３、垂直信号線ＬＶ５、及び、垂直信号線ＬＶ７にバイアス電流が流れる。一方、垂直信号線ＬＶ２、垂直信号線ＬＶ４、垂直信号線ＬＶ６、及び、垂直信号線ＬＶ８には、バイアス電流は流れない。
【０１９８】
また、制御信号Φ０及び制御信号Φ２が、Ｈレベルに設定される。これにより、スイッチ４０１−１乃至４０１−４、及び、スイッチ４０４ａ−１乃至４０４ｂ−４がオンする。
【０１９９】
その結果、垂直信号線ＬＶ１を流れる画素信号が、スイッチ４０１−１及びスイッチ４０４ａ−１，４０４ｂ−１を介して、３つに分岐されて加算部４０６−１に入力され、加算される。従って、加算部４０６−１からは、垂直信号線ＬＶ１を流れる画素信号がそのまま出力され、ＡＤＣ３５１−１に入力される。
【０２００】
また、垂直信号線ＬＶ３を流れる画素信号が、スイッチ４０１−２及びスイッチ４０４ａ−２，４０４ｂ−２を介して、３つに分岐されて加算部４０６−２に入力され、加算される。従って、加算部４０６−２からは、垂直信号線ＬＶ３を流れる画素信号がそのまま出力され、ＡＤＣ３５１−２に入力される。
【０２０１】
さらに、垂直信号線ＬＶ５を流れる画素信号が、スイッチ４０１−３及びスイッチ４０４ａ−３，４０４ｂ−３を介して、３つに分岐されて加算部４０６−３に入力され、加算される。従って、加算部４０６−３からは、垂直信号線ＬＶ５を流れる画素信号がそのまま出力され、ＡＤＣ３５１−３に入力される。
【０２０２】
また、垂直信号線ＬＶ７を流れる画素信号が、スイッチ４０１−４及びスイッチ４０４ａ−４，４０４ｂ−４を介して、３つに分岐されて加算部４０６−４に入力され、加算される。従って、加算部４０６−４からは、垂直信号線ＬＶ７を流れる画素信号がそのまま出力され、ＡＤＣ３５１−４に入力される。
【０２０３】
そして、時刻ｔ０から時刻ｔ１の間に、垂直駆動部３１５及び水平駆動部３１７の制御の下に、１フレーム分の奇数列（Ｒ列）の画素信号の読み出しが行単位で行われる。
【０２０４】
次に、時刻ｔ１において、制御信号Φｏｄｄが、Ｌレベルに設定され、制御信号Φｅｖｅｎが、Ｈレベルに設定される。これにより、スイッチ３３１−１、３３１−３、スイッチ３３１−５、及び、スイッチ３３１−７がオフし、垂直信号線ＬＶ１、垂直信号線ＬＶ３、垂直信号線ＬＶ５、及び、垂直信号線ＬＶ７に、バイアス電流が流れなくなる。一方、スイッチ３３１−２、３３１−４、スイッチ３３１−６、及び、スイッチ３３１−８がオンし、垂直信号線ＬＶ２、垂直信号線ＬＶ４、垂直信号線ＬＶ６、及び、垂直信号線ＬＶ８にバイアス電流が流れる。
【０２０５】
また、制御信号Φ０が、Ｌレベルに設定され、制御信号Φ１が、Ｈレベルに設定される。これにより、スイッチ４０１−１乃至４０１−４がオフし、スイッチ４０２−１乃至４０２−４がオンする。
【０２０６】
その結果、垂直信号線ＬＶ２を流れる画素信号が、スイッチ４０２−１及びスイッチ４０４ａ−１，４０４ｂ−１を介して、３つに分岐されて加算部４０６−１に入力され、加算される。従って、加算部４０６−１からは、垂直信号線ＬＶ２を流れる画素信号がそのまま出力され、ＡＤＣ３５１−１に入力される。
【０２０７】
また、垂直信号線ＬＶ４を流れる画素信号が、スイッチ４０２−２及びスイッチ４０４ａ−２，４０４ｂ−２を介して、３つに分岐されて加算部４０６−２に入力され、加算される。従って、加算部４０６−２からは、垂直信号線ＬＶ４を流れる画素信号がそのまま出力され、ＡＤＣ３５１−２に入力される。
【０２０８】
さらに、垂直信号線ＬＶ６を流れる画素信号が、スイッチ４０２−３及びスイッチ４０４ａ−３，４０４ｂ−３を介して、３つに分岐されて加算部４０６−３に入力され、加算される。従って、加算部４０６−３からは、垂直信号線ＬＶ６を流れる画素信号がそのまま出力され、ＡＤＣ３５１−３に入力される。
【０２０９】
また、垂直信号線ＬＶ８を流れる画素信号が、スイッチ４０２−４及びスイッチ４０４ａ−４，４０４ｂ−４を介して、３つに分岐されて加算部４０６−４に入力され、加算される。従って、加算部４０６−４からは、垂直信号線ＬＶ８を流れる画素信号がそのまま出力され、ＡＤＣ３５１−４に入力される。
【０２１０】
そして、時刻ｔ１から時刻ｔ２の間に、垂直駆動部３１５及び水平駆動部３１７の制御の下に、１フレーム分の偶数列（Ｂ列）の画素信号の読み出しが行単位で行われる。
【０２１１】
次に、時刻ｔ２において、制御信号Φｅｖｅｎ及び制御信号Φ１がＬレベルに設定され、制御信号Φｏｄｄ及び制御信号Φ０がＨレベルに設定され、時刻ｔ０と同じ状態になる。
【０２１２】
そして、時刻ｔ２から時刻ｔ３の間に、垂直駆動部３１５及び水平駆動部３１７の制御の下に、１フレーム分の奇数列（Ｒ列）の画素信号の読み出しが行単位で行われる。
【０２１３】
次に、時刻ｔ３において、制御信号Φｏｄｄ及び制御信号Φ０がＬレベルに設定され、制御信号Φｅｖｅｎ及び制御信号Φ１がＨレベルに設定され、時刻ｔ１と同じ状態になる。
【０２１４】
そして、時刻ｔ３から時刻ｔ４の間に、垂直駆動部３１５及び水平駆動部３１７の制御の下に、１フレーム分の偶数列（Ｂ列）の画素信号の読み出しが行単位で行われる。
【０２１５】
以降、同様の動作が繰り返される。
【０２１６】
このようにして、１フレーム分の奇数列（Ｒ列）と偶数列（Ｂ列）の画素信号が交互に読み出される。これにより、画素アレイ部３１１に配置されている画素数と同じ解像度の高解像度の画像を得ることができる。
【０２１７】
また、読み出しが行われる画素列の垂直信号線ＬＶにのみバイアス電流が流れ、読み出しが行われない画素列の垂直信号線ＬＶにはバイアス電流が流れなくなる。これにより、ＣＭＯＳイメージセンサ３００の消費電力を低減することができる。
【０２１８】
次に、図１３のタイミングチャートを参照して、高画質撮像モード時の図１１の回路の動作について説明する。
【０２１９】
撮像が開始される時刻ｔ０より前において、制御信号Φｏｄｄ乃至Φ３’は、全てＬレベルに設定されている。
【０２２０】
時刻ｔ０において、制御信号Φｏｄｄ及び制御信号Φｅｖｅｎが、Ｈレベルに設定される。これにより、スイッチ３３１−１乃至３３１−８がオンし、垂直信号線ＬＶ１乃至ＬＶ８にバイアス電流が流れる。
【０２２１】
また、制御信号Φ３がＨレベルに設定される。これにより、スイッチ４０３ａ−１乃至４０３ｂ−４がオンされる。
【０２２２】
その結果、垂直信号線ＬＶ１を流れる画素信号が、スイッチ４０３ａ−１を介して、加算部４０６−２の入力端子ａに入力される。垂直信号線ＬＶ３を流れる画素信号が、スイッチ４０３ａ−２を介して、加算部４０６−２の入力端子ｂに入力される。垂直信号線ＬＶ５を流れる画素信号が、スイッチ４０３ａ−３を介して、加算部４０６−２の入力端子ｃに入力される。これにより、加算部４０６−２からは、垂直信号線ＬＶ１、ＬＶ３、及び、ＬＶ５を流れる画素信号を加算した画素信号が出力され、ＡＤＣ３５１−２に入力される。すなわち、奇数列の３列分の画素信号を加算することにより平滑化した平滑化画素信号が、ＡＤＣ３５１−２に入力される。
【０２２３】
また、垂直信号線ＬＶ４を流れる画素信号が、スイッチ４０３ｂ−２を介して、加算部４０６−３の入力端子ａに入力される。垂直信号線ＬＶ６を流れる画素信号が、スイッチ４０３ｂ−３を介して、加算部４０６−３の入力端子ｂに入力される。垂直信号線ＬＶ８を流れる画素信号が、スイッチ４０３ａ−４を介して、加算部４０６−３の入力端子ｃに入力される。これにより、加算部４０６−３からは、垂直信号線ＬＶ４、ＬＶ６、及び、ＬＶ８を流れる画素信号を加算した画素信号が出力され、ＡＤＣ３５１−３に入力される。すなわち、偶数列の３列分の画素信号を加算することにより平滑化した平滑化画素信号が、ＡＤＣ３５１−３に入力される。
【０２２４】
そして、垂直駆動部３１５及び水平駆動部３１７の制御の下に、奇数列（Ｒ列）３列分の画素信号を加算した平滑化画素信号、及び、偶数列（Ｂ列）３列分の画素信号を加算した平滑化画素信号の読み出しが、並行して行単位で行われる。
【０２２５】
これにより、高解像度撮像モードより解像度が落ちるが、平滑化によりノイズを低減した高画質の画像を得ることができる。また、Ｒ列とＢ列の画素信号が同時に読み出されるので、高解像度撮像モードより高速に撮像することが可能になる。
【０２２６】
さらに、制御信号Φ３’がＨレベルに設定される。これにより、スイッチ４０５ａ−１乃至４０５ｂ−２がオンされる。これにより、高画質撮像モード時に使用されない加算部４０６−１及び加算部４０６−４の入力端子ａ及び入力端子ｃが接地される。
【０２２７】
従って、加算部４０６−１及び加算部４０６−４の入力電圧が不安定になり、誤動作等が発生することが防止される。また、加算部４０６−１及び加算部４０６−４の入力端子ｂには信号が入力されないため、加算部４０６−１及び加算部４０６−４からＡＤＣ３５１−１及びＡＤＣ３５１−４に信号が供給されなくなる。これにより、ＡＤＣ３５１−１及びＡＤＣ３５１−４の動作が停止し、消費電力を低減することができる。
【０２２８】
＜３．変形例＞
本技術は、上述した例以外にも、画素信号を読み出す画素列と画素信号を読み出さない画素列が存在する場合に適用することができる。例えば、上述した高画質撮影モード時のように、複数の画素列の画素信号を平滑化するモードにおいても、画素信号の読み出しを行わない画素列が存在する場合には、その画素列に対応する垂直信号線にバイアス電流を流さないようにすることが可能である。
【０２２９】
また、以上の説明では、２つの画素列毎にＡＤＣを共有し、画素信号を読み出す画素列を２列毎に時系列に切り替える例を示したが、３以上の画素列毎にＡＤＣを共有し、画素信号を読み出す画素列を３列以上毎に時系列に切り替える場合にも、本技術を適用することができる。
【０２３０】
さらに、以上の説明では、３列毎に画素信号の平滑化を行う例を示したが、本技術は、２以上の複数の画素列毎に画素信号の平滑化を行う場合にも適用することができる。
【０２３１】
図１４は、２列毎に画素信号の平滑化を行うように変更したＣＭＯＳイメージセンサ５００の構成の概略を示すシステム構成図である。なお、図中、図８と対応する部分には、同じ符号を付してある。
【０２３２】
ＣＭＯＳイメージセンサ５００を図８のＣＭＯＳイメージセンサ３００と比較すると、入力制御部３１３の代わりに入力制御部５１３が設けられている点が異なる。また、入力制御部５１３は、入力制御部３１３と比較して、平均化回路３４２の数と、配線方法が異なっている。
【０２３３】
例えば、平均化回路３４２−１は、垂直信号線ＬＶ１及び垂直信号線ＬＶ３から供給される画素信号の平均を示す平滑化画素信号をマルチプレクサ３４３−１に供給する。すなわち、マルチプレクサ３４３−１に供給される平滑化画素信号は、２列分のＲ列の画素信号の平均を示す。また、平均化回路３４２−２は、垂直信号線ＬＶ２及び垂直信号線ＬＶ４から供給される画素信号の平均を示す平滑化画素信号をマルチプレクサ３４３−２に供給する。すなわち、マルチプレクサ３４３−２に供給される平滑化画素信号は、２列分のＢ列の画素信号の平均を示す。
【０２３４】
従って、ＣＭＯＳイメージセンサ５００では、高画質撮像モード時に、２列毎に画素信号の平滑化を行うことができる。
【０２３５】
また、本技術は、画素列毎にＡＤＣを設けた固体撮像装置であっても、画素信号の読み出しを行う画素列を時系列に切り替える場合に適用することが可能である。
【０２３６】
さらに、本技術は、１つ又は複数の画素列毎にＡＤＣを設けた場合に、動作モードによって、使用しないＡＤＣが存在する場合に適用することが可能である。上述した例では、高画質撮像モードの方が高解像度撮像モードよりも使用するＡＤＣの数が少ないため、高画質撮像モード時に使用しないＡＤＣを停止するように制御する例を示した。しかし、画素信号を読み出す画素列を時系列に切り替える数や、画素信号の平滑化を行う画素列の数によっては、高解像度撮像モードの方が高画質撮像モードよりも使用するＡＤＣの数が少なくなる場合が想定される。その場合も、高解像度撮像モードにおいて、使用しないＡＤＣの動作を停止するように制御するようにすればよい。
【０２３７】
また、上記実施形態では、ＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本技術はＣＭＯＳイメージセンサへの適用に限られるものではない。すなわち、本技術は、単位画素又は共有画素毎に増幅トランジスタを有する固体撮像装置全般に対して適用可能である。
【０２３８】
また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置全般に対して適用可能である。
【０２３９】
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０２４０】
また、上述した回路の各スイッチは、例えば、ＭＯＳＦＥＴ等の各種のトランジスタにより構成される。
【０２４１】
＜４．電子機器＞
本技術は、固体撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【０２４２】
図１５は、本技術に係る電子機器、例えば撮像装置の構成の一例を示すブロック図である。
【０２４３】
図１５に示すように、本技術に係る撮像装置７００は、レンズ群７０１等を含む光学系、撮像素子（撮像デバイス）７０２、ＤＳＰ回路７０３、フレームメモリ７０４、表示装置７０５、記録装置７０６、操作系７０７及び電源系７０８等を有する。そして、ＤＳＰ回路７０３、フレームメモリ７０４、表示装置７０５、記録装置７０６、操作系７０７及び電源系７０８がバスライン７０９を介して相互に接続されている。
【０２４４】
レンズ群７０１は、被写体からの入射光（像光）を取り込んで撮像素子７０２の撮像面上に結像する。撮像素子７０２は、レンズ群７０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
【０２４５】
表示装置７０５は、液晶表示装置や有機ＥＬ（electro luminescence）表示装置等のパネル型表示装置からなり、撮像素子７０２で撮像された動画または静止画を表示する。記録装置７０６は、撮像素子７０２で撮像された動画または静止画を、ビデオテープやＤＶＤ（Digital Versatile Disk）等の記録媒体に記録する。
【０２４６】
操作系７０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系７０８は、ＤＳＰ回路７０３、フレームメモリ７０４、表示装置７０５、記録装置７０６及び操作系７０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０２４７】
上記の構成の撮像装置は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置として用いることができる。そして、当該撮像装置において、撮像素子７０２として、先述した実施形態に係るＣＭＯＳイメージセンサ３００又はＣＭＯＳイメージセンサ５００等の固体撮像装置を用いることで、上述したように消費電力を低減することが可能になる。
【０２４８】
また、例えば、本技術は以下のような構成も取ることができる。
【０２４９】
（１）
受光した光量に応じた光電荷に基づく信号を増幅する増幅トランジスタを有する画素が複数配置されている画素アレイ部と、
前記画素アレイ部の垂直信号線を介して前記増幅トランジスタに供給するバイアス電流を前記垂直信号線毎にオン又はオフするバイアス電流制御部と、
画素信号の読み出しを行う前記垂直信号線の前記バイアス電流をオンし、画素信号の読み出しを行わない前記垂直信号線の前記バイアス電流をオフするように前記バイアス電流制御部を制御する駆動制御部と
を備える固体撮像装置。
（２）
前記駆動制御部は、さらに、画素信号を読み出す画素列を時系列で切り替える第１のモードと、全ての画素列から画素信号を読み出し、複数の画素列の画素信号を平滑化する第２のモードの切り替えを制御する
前記（１）に記載の固体撮像装置。
（３）
前記駆動制御部は、前記第１のモードの場合に、画素信号の読み出しを行う前記垂直信号線の前記バイアス電流をオンし、画素信号の読み出しを行わない前記垂直信号線の前記バイアス電流をオフするように制御する
前記（２）に記載の固体撮像装置。
（４）
前記画素アレイ部の２以上の画素列毎に設けられているＡＤコンバータを
さらに備え、
前記駆動制御部は、前記第１のモードと前記第２のモードとで使用する前記ＡＤコンバータの数が異なる場合、使用する前記ＡＤコンバータの数が少ないモードにおいて、使用しない前記ＡＤコンバータの動作を停止するように制御する
前記（２）に記載の固体撮像装置。
（５）
受光した光量に応じた光電荷に基づく信号を増幅する増幅トランジスタを有する画素が複数配置されている画素アレイ部を備える固体撮像装置が、
前記画素アレイ部の垂直信号線を介して前記増幅トランジスタに供給するバイアス電流のうち、画素信号の読み出しを行う前記垂直信号線の前記バイアス電流をオンし、画素信号の読み出しを行わない前記垂直信号線の前記バイアス電流をオフする
ステップを含む固体撮像装置の駆動方法。
（６）
受光した光量に応じた光電荷に基づく信号を増幅する増幅トランジスタを有する画素が複数配置されている画素アレイ部と、
前記画素アレイ部の垂直信号線を介して前記増幅トランジスタに供給するバイアス電流を前記垂直信号線毎にオン又はオフするバイアス電流制御部と、
画素信号の読み出しを行う前記垂直信号線の前記バイアス電流をオンし、画素信号の読み出しを行わない前記垂直信号線の前記バイアス電流をオフするように前記バイアス電流制御部を制御する駆動制御部と
を備える固体撮像装置と、
前記画素から出力される画素信号に対して信号処理を行う信号処理部と
を備える電子機器。
【０２５０】
３００  ＣＭＯＳイメージセンサ，  ３１１  画素アレイ部，  ３１２  バイアス電流制御部，  ３１３  入力制御部，  ３１４  ＡＤ変換部，  ３１５  垂直駆動部，  ３１６  駆動制御部，  ３１７  水平駆動部，  ３３１  スイッチ，  ３３２  電流源，  ３４１  スイッチ，  ３４２  平均化回路，  ３４３  マルチプレクサ，  ３５１  ＡＤＣ，  ４０１乃至４０５  スイッチ，  ４０６  加算部，  ５００  ＣＭＯＳイメージセンサ，  ５１３  入力制御部，  ７００  撮像装置，  ７０２  撮像素子，  Ｐ，Ｐａ  単位画素，  Ｐｂ，Ｐｃ  共有画素，  ＰＤ  フォトダイオード，  ＴＧ  転送トランジスタ，  ＲＳＴ  リセットトランジスタ，  ＡＭＰ  増幅トランジスタ，  ＳＥＬ  選択トランジスタ，  ＬＶ  垂直信号線，  ＬＨ  水平信号線
【図１】
2013240002.tif 000003
【図２】
2013240002.tif 000004
【図３】
2013240002.tif 000005
【図４】
2013240002.tif 000006
【図５】
2013240002.tif 000007
【図６】
2013240002.tif 000008
【図７】
2013240002.tif 000009
【図８】
2013240002.tif 000010
【図９】
2013240002.tif 000011
【図１０】
2013240002.tif 000012
【図１１】
2013240002.tif 000013
【図１２】
2013240002.tif 000014
【図１３】
2013240002.tif 000015
【図１４】
2013240002.tif 000016
【図１５】
2013240002.tif 000017