(57)【要約】【課題】アンプが必要とする電源を提供するために用いられ、発生される電源は入力信号の大小に従い適切に変化し、これにより、大幅なエネルギーの損失を省くことができ、電池の作動時間を延長させることが可能なだけでなく、熱量の発生と排出を減少させることが可能な電源発生システムを提供する。【解決手段】少なくとも一つの信号追跡ユニットは入力信号を受信し、これに基づき追跡信号を発生させ、前記追跡信号の波形は入力信号のピークを追跡する。少なくとも一つのＤＣ−ＤＣコンバータは前記追跡信号を受信し、これに基づき電源を発生させる。【選択図】図２Ａ
2013046405.tif 000002
【特許請求の範囲】
【請求項１】
電源発生システムであって、
入力信号を受信し、これに基づき追跡信号を発生させ、前記追跡信号の波形は前記入力信号のピークを追跡するための少なくとも一つの信号追跡ユニットと、
前記追跡信号を受信し、これに基づき電源を発生させる少なくとも一つのＤＣ−ＤＣコンバータと、
を含むことを特徴とする、電源発生システム。
【請求項２】
前記信号追跡ユニットはさらに定格作動電圧を受信し、発生する前記電源の絶対値は最小定格作動電圧より低くならないように確保されることを特徴とする、請求項１に記載の電源発生システム。
【請求項３】
前記少なくとも一つの信号追跡ユニットは第一信号追跡ユニットと第二信号追跡ユニットを含み、かつ、前記少なくとも一つのＤＣ−ＤＣコンバータは第一ＤＣ−ＤＣコンバータと第二ＤＣ−ＤＣコンバータを含み、
ここでは、前記第一信号追跡ユニットは前記入力信号に基づき第一追跡信号を発生させ、かつ、前記第二信号追跡ユニットは前記入力信号に基づき、第二追跡信号を発生させ、前記第一ＤＣ−ＤＣコンバータは前記第一追跡信号に基づき第一電源を発生させ、かつ、前記第二ＤＣ−ＤＣコンバータは前記第二追跡信号に基づき第二電源を発生させることを特徴とする、
請求項１に記載の電源発生システム。
【請求項４】
前記追跡信号は前記ＤＣ−ＤＣコンバータの参考信号であり、かつ、発生させられる前記電源と前記参考信号は電源＝参考信号＊利得の関係を有することを特徴とする、請求項１に記載の電源発生システム。
【請求項５】
前記信号追跡ユニットは
その陽極は前記入力信号に接続し、前記入力信号の正波形を通過させるために用いられる第一ダイオードと、
前記第一ダイオードの陰極に接続し、これにより前記参考電圧を発生させる積分回路と、
を含むことを特徴とする、請求項４に記載の電源発生システム。
【請求項６】
前記積分回路は直列するコンデンサと抵抗器を含み、前記第一ダイオードの陰極との接地との間に接続させられることを特徴とする、請求項５に記載の電源発生システム。
【請求項７】
前記信号追跡ユニットはさらに、
その陽極は定格作動電圧に接続し、陰極は前記積分回路に接続する第二ダイオードを含み、
前記入力信号が前記定格作動電圧より小さい時、前記第二ダイオードはオンとなり、これにより前記参考電圧は前記定格作動電圧を維持することを特徴とする、
請求項５に記載の電源発生システム。
【請求項８】
前記信号追跡ユニットは
その入力端が前記入力信号に接続されているトランジスタと、
前記トランジスタの制御端に接続されているツェナーダイオードと、
前記トランジスタの出力端に接続され、これにより前記参考電圧を発生させる積分回路を含み、
前記ツェナーダイオードの降伏電圧は定格作動電圧に前記トランジスタの制御端と出力端の間の圧力降下を加えたものとほぼ等しいことを特徴とする、
請求項４に記載の電源発生システム。
【請求項９】
前記信号追跡ユニットは
その陽極は前記入力信号に接続し、前記入力信号の正波形を通過させるために用いられる第一ダイオードと、
前記第一ダイオードの陰極に接続される積分回路と、
発生させられる前記電源が最小定格作動電圧より低くならないよう確保するために用いられる少なくとも一つの直流補償調整回路と、
を含むことを特徴とする、請求項４に記載の電源発生システム。
【請求項１０】
前記直流補償調整回路は
その一端は前記積分器の出力に接続され、別の一端は調整電圧に接続される分圧回路と、
前記分圧回路が発生させる分圧電圧を受信する非反転アンプと、
を含むことを特徴とする、請求項９に記載の電源発生システム。
【請求項１１】
前記信号追跡ユニットは
前記入力信号をデジタル信号に変換させるために用いられるＡ／Ｄ変換回路（ＡＤＣ）と、
前記デジタル信号を受信し、デジタル領域に基づき前記追跡信号を発生させるデジタル信号プロセッサーと、
前記追跡信号を前記ＤＣ−ＤＣコンバータへと伝送させるインターフェイスと、
を含むことを特徴とする、請求項１に記載の電源発生システム。
【請求項１２】
前記デジタル信号プロセッサーはさらに入力やプレセットされた定格作動電圧に基づき、発生させられる前記電源の絶対値が前記最小定格作動電圧より低くならないよう確保するために用いられることを特徴とする、請求項１１に記載の電源発生システム。
【請求項１３】
前記インターフェイスはＡ／Ｄ変換回路（ＡＤＣ）を含むことを特徴とする、請求項１１に記載の電源発生システム。
【請求項１４】
前記インターフェイスはデジタルインターフェイスを含むことを特徴とする、請求項１１に記載の電源発生システム。
【請求項１５】
前記デジタルインターフェイスは汎用入出力（ＧＰＩＯ）、アイ・スクエアド・シー（Ｉ2Ｃ）、シリアル・ペリフェラル・インタフェース（ＳＰＩ）、万能非同期送受信機（ＵＡＲＴ）のいずれかの一つを含むことを特徴とする、請求項１４に記載の電源発生システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源発生システムに関し、より詳しくは入力信号の追跡が可能な電源発生システムに関する。
【背景技術】
【０００２】
アンプは信号出力を拡大させるための回路であり、電子システム中でよく使用される。図１Ａはオペアンプ１０を使用した従来のアンプを示しており、ここでのオペアンプ１０は電源Ｖｐ＋とＶｐ−が提供される必要がある。図１Ｂの信号波形に示されているように、従来のアンプの電源Ｖｐ＋とＶｐ−は固定値である。言い換えるならば、入力信号Ｓｉｎと出力信号Ｓｏｕｔがどのように変化したとしても、電源Ｖｐ＋とＶｐ−はどれも固定であり、変化しない。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
図１Ａで示されるアンプの効率はとても低く、例えば、出力信号値が正のとき、アンプが損失する電力量はＩｏｕｔ＊（（Ｖｐ＋）−Ｓｏｕｔ電圧）であり、出力信号値が負のとき、アンプが損失する電力量はＩｏｕｔ＊（（−Ｖｐ−）−Ｓｏｕｔ電圧）となり、これらの損失した電力量は熱量に変換される。ポータブル式電子装置に関して言えば、その電池の容量には限度があり、電力量の損失を減らせるのであれば、電池の作動時間を延長させることができる。さらに、ポータブル式電子装置は空間の制限を受けるため、放熱を行うことが容易ではない。そのため、熱量の発生を減少させることができるのであれば、ポータブル式電子装置の放熱装置を簡素化させることができる。したがって、適切に電源を発生させることにより、電力量の損失を減少させることができる新しい電源発生構造を提供することが求められている。
【０００４】
本発明はこのような従来の問題に鑑みてなされたものである。上記課題解決のため、本発明はアンプが必要とする電源を提供するために用いられ、発生される電源は入力信号の大小に従い適切な変更がなされ、これにより、大幅なエネルギーの損失を省くことができ、電池の作動時間を延長させることが可能なだけでなく、熱量の発生と排出を減少させることが可能な電源発生システムを提供することを主目的とする。
【課題を解決するための手段】
【０００５】
上述した課題を解決し、目的を達成するために、本発明に係る電源発生システムは、入力信号を受信し、これに基づき追跡信号を発生させ、前記追跡信号の波形は前記入力信号のピークを追跡するための少なくとも一つの信号追跡ユニットと、前記追跡信号を受信し、これに基づき電源を発生させる少なくとも一つのＤＣ−ＤＣコンバータと、を含むことを特徴とする。
【発明の効果】
【０００６】
本発明によれば、適切に電源を発生させ、電力量の損失を減少できるという効果が得られる。
【図面の簡単な説明】
【０００７】
【図１Ａ】オペアンプを使用した従来のアンプを示す。
【図１Ｂ】図１Ａの関連する信号波形を示す。
【図２Ａ】本発明の実施形態に係る電源発生システムの機能ブロック図であり、アンプが必要とする電源を提供する。
【図２Ｂ】本発明の別の実施形態に係る電源発生システムの機能ブロック図である。
【図２Ｃ】図２Ｂの関連する信号波形を示す。
【図３Ａ】本発明の比較的好ましい第１実施形態に係る電源発生システムの電気回路図である。
【図３Ｂ】図３Ａに示す第一信号追跡ユニットと効果の等しい電気回路を示す。
【図３Ｃ】本発明の比較的好ましい第１実施形態変化型に係る電源発生システムの電気回路図である。
【図３Ｄ】図３Ｃの関連する信号波形を示す。
【図４】本発明の比較的好ましい第２実施形態に係る電源発生システムの電気回路図である。
【図５】本発明の比較的好ましい第３実施形態に係る電源発生システムの電気回路図である。
【発明を実施するための形態】
【０００８】
以下に本発明の実施形態を図面に基づいて説明する。なお、本発明は、以下に説明する実施形態に限定されるものではない。
【実施例】
【０００９】
本発明の実施形態に係る電源発生システムは図２Ａの機能ブロック図に示されている本発明の実施形態に係る電源発生システム２０であり、アンプ２２が必要とする電源Ｖｐを提供するために用いられる。アンプ２２は入力信号Ｓｉｎを拡大させ、出力信号Ｓｏｕｔを発生させるために用いられる。前記アンプ２２は様々な型のものでよく、例えば、図１Ａに示すような拡大電気回路であったりするが、これに限られるわけではない。
【００１０】
本実施形態では、電源発生システム２０は主に信号追跡（ｓｉｇｎａｌ  ｔｒａｃｉｎｇ）ユニット２０１とＤＣ−ＤＣコンバータ（ＤＣ  ｔｏ  ＤＣ  ｃｏｎｖｅｒｔｅｒ）２０３を含む。ここでは、信号追跡ユニット２０１はアンプ２２の入力信号を受信し、追跡信号Ｖｔｒを発生させるために用いられ、その波形は入力信号Ｓｉｎのピークをほぼ追跡する。ＤＣ−ＤＣコンバータ２０３は追跡信号Ｖｔｒを受信し、これに基づき電源Ｖｐを発生させ、アンプ２２に提供するための電源として用いられる。本実施形態では、電源Ｖｐは電源電圧を指し示す。これ以外に、信号追跡ユニット２０１は（プラスの値の）定格作動電圧Ｖｌｅｖｅｌを受信し、発生する電源Ｖｐの絶対値が最小定格作動電圧Ｖｍｉｎより低くならないよう確保するために用いられる。さらに、入力信号Ｓｉｎの駆動能力が信号追跡ユニット２０１を駆動させるに足りない時、入力信号Ｓｉｎの歪みが引き起こされる。この時、まず入力信号Ｓｉｎの駆動能力を強化させた後、信号追跡ユニット２０１へ伝送される。
【００１１】
図２Ａで示されている電源発生システム２０は単一の追跡信号Ｖｔｒに基づき、単電源Ｖｐを発生させる。図２Ｂで示されている電源発生システム２０は入力信号Ｓｉｎに基づき、二つの追跡信号Ｖｔｒ＋とＶｔｒ−を発生させ、二つの電源Ｖｐ＋とＶｐ−を発生させる。より詳しく言えば、第一信号追跡ユニット２０１Ａと第二信号追跡ユニット２０１Ｂはアンプ２２の入力信号Ｓｉｎを受信し、それぞれ第一追跡信号Ｖｔｒ＋と第二追跡信号Ｖｔｒ−を発生させ、その波形はそれぞれ入力信号Ｓｉｎの正ピークと負ピークを追跡する。第一ＤＣ−ＤＣコンバータ２０３Ａと第二ＤＣ−ＤＣコンバータＢはそれぞれ第一追跡信号Ｖｔｒ＋と第二追跡信号Ｖｔｒ−を受信し、これに基づきそれぞれ第一電源Ｖｐ＋と第二電源Ｖｐ−を発生させ、アンプ２２に提供するための電源として用いられる。
【００１２】
図２Ｃは図２Ｂの関連する信号波形である。図に示されているように、第一追跡信号Ｖｔｒ＋と第二追跡信号Ｖｔｒ−は入力信号Ｓｉｎのピークを追跡し、入力信号の周波数が比較的低いとき（例えば、図の右側）、電気回路中の電荷の放電によって、第一追跡信号Ｖｔｒ＋と第二追跡信号Ｖｔｒ−を入力信号Ｓｉｎのピークの間にさせ、その振幅は少し降下するという現象がおきる。注目に値することは、第一追跡信号Ｖｔｒ＋及び第二追跡信号Ｖｔｒ−と、入力信号Ｓｉｎのピークは接触しているが、実際の電気回路では、第一追跡信号Ｖｔｒ＋と第二追跡信号Ｖｔｒ−は入力信号Ｓｉｎのピーク値より低い（あるいは、高い）。これ以外に、入力信号Ｓｉｎの正波形が定格作動電圧Ｖｌｅｖｅｌより低いとき、第一電源Ｖｐ＋は最小定格作動電圧Ｖｍｉｎより大きくなるよう維持され、入力信号Ｓｉｎの負波形の絶対値が定格作動電圧Ｖｌｅｖｅｌより低いとき、第二電源Ｖｐ−は最小定格作動電圧Ｖｍｉｎの負の値（つまり、−Ｖｍｉｎ）より小さくなるよう維持される。
アンプ２０に提供される第一／第二電源Ｖｐ＋／Ｖｐ−は入力信号Ｓｉｎの大きさに従い適切に変化するため、大幅なエネルギーの損失を省くことができ、電池の作動時間を延長させることが可能なだけでなく、熱量の発生と排出を減少させることが可能となる。上述の図２Ａや図２Ｂで示されている構造は各種アナログやデジタル電気回路に使用し、実施することができ、以下その中からいくつかの好ましい実施形態を紹介する。
まず、本発明の電源発生システムの第１実施形態について説明する。
（第１実施形態）
【００１３】
図３Ａは電気回路図は本発明の比較的好ましい第１実施形態の電源発生システム２０を示している。本実施形態では、第一／第二追跡信号Ｖｔｒ＋／Ｖｔｒ−はそれぞれ第一／第二ＤＣ−ＤＣコンバータ２０３Ａ／２０３Ｂの第一／第二参考電圧Ｖｒｅｆ＋／Ｖｒｅｆ−であり、発生する第一／第二電源Ｖｐ＋／Ｖｐ−は以下の関係を有する。
Ｖｐ＋＝（Ｖｒｅｆ＋）＊利得
Ｖｐ−＝（Ｖｒｅｆ−）＊利得
【００１４】
本実施形態の第一信号追跡ユニット２０１Ａは第一ダイオードＤ１を含んでおり、その陽極は入力信号Ｓｉｎに接続されており、入力信号Ｓｉｎの正波形を通過させるために用いられ、第一ダイオードＤ１の出力端（陰極）と接地の間で直列するコンデンサＣと抵抗器Ｒａによる積分電気回路と接続され、これにより、第一参考電圧Ｖｒｅｆ＋が発生させられる。これ以外に、抵抗器ＲｂはコンデンサＣに併接しており、放電のために用いられ、これは第一参考電圧Ｖｒｅｆ＋が入力信号Ｓｉｎを追跡する速度を決定する。
これ以外に、第一信号追跡ユニット２０１Ａは第二ダイオードＤ２をさらに含んでもよく、その陽極は定格作動電圧Ｖｌｅｖｅｌに接続されており、陰極は前記積分回路Ｒａ／Ｃに接続されている。入力信号Ｓｉｎが定格作動電圧Ｖｌｅｖｅｌより小さい時、第二ダイオードＤ２はオンとなり（第一ダイオードＤ１はオフ）、これにより、第一参考電圧Ｖｒｅｆ＋は定格作動電圧Ｖｌｅｖｅｌを維持し、かつ、第一電源Ｖｐ＋は最小定格作動電圧Ｖｍｉｎより大きくなるよう維持される。第二信号追跡ユニット２０１Ｂの構造は第一信号追跡ユニット２０１Ａと類似しているが、インバーター２０１０が加えられており、入力信号Ｓｉｎの負波形をまず反転させるために用いられ、さらに、第一信号追跡ユニット２０１Ａと同様の作動原理によって第二参考電圧Ｖｔｒ−を発生させる。
【００１５】
図３Ｂは図３Ａで示されている第一信号追跡ユニット２０１Ａと効果の等しい電気回路を示している。この実施形態では、第一信号追跡ユニット２０１ＡはトランジスタＴを含み、その入力端（コレクタ）は入力信号Ｓｉｎに接続され、出力端（エミッタ）はコンデンサＣと抵抗器Ｒａ（つまり、積分回路）に接続される。トランジスタＴの制御端（ベース端子）はツェナー（Ｚｅｎｅｒ）ダイオードに接続されており、その降伏（ｂｒｅａｋｄｏｗｎ）電圧は定格作動電圧ＶｌｅｖｅｌにトランジスタＴのベース・エミッタ端子電圧ＶBEを加えたものにほぼ等しい。
【００１６】
図３Ｃは電気回路図は本発明の比較的好ましい第１実施形態変化型に係る電源発生システム２０を示しており、図３Ｄは図３Ｃの関連する信号波形を示している。図３Ａで示す実施形態と異なるのは、本実施形態変化型は定格作動電圧Ｖｌｅｖｅｌとその第二ダイオードＤ２が省略されている点である。取り換えられている点は、第一／第二ＤＣ−ＤＣコンバータ２０３Ａ／２０３Ｂ内部に偏圧回路が用いられている点であり、第一／第二参考電圧Ｖｒｅｆ＋／Ｖｒｅｆ−の絶対値が定格作動電圧より小さい時、第一電源Ｖｐ＋は最小定格作動電圧Ｖｍｉｎより大きくなるよう維持され、かつ、第二電源Ｖｐ−は最小定格作動電圧Ｖｍｉｎの負の値（つまり、−Ｖｍｉｎ）より小さくなるよう維持される。
次は、本発明の電源発生システムの第２実施形態について説明する。
（第２実施形態）
【００１７】
図４は電気回路図は本発明の比較的好ましい第２実施形態に係る電源発生システム２０を示しており、信号追跡ユニット２０１の電気回路のみが示されており、他は省略されている。第１実施形態（図３Ａ）と類似しており、信号追跡ユニット２０１は第一ダイオードＤ１を含んでおり、その陽極は入力信号Ｓｉｎに接続されており、入力信号Ｓｉｎの正波形を通過させるために用いられ、第一ダイオードＤ１の出力端（陰極）と接地の間で直列するコンデンサＣと抵抗器Ｒａによる積分電気回路と接続されている。本実施形態は直流補償（ｏｆｆｓｅｔ）調整回路２０１２を使用しており、発生される電源Ｖｐが最小定格作動電圧Ｖｍｉｎより低くならないよう確保するために用いられる。より詳しく言えば、直流補償調整回路２０１２は抵抗器Ｒ１とＲ２を組み合わせた分圧電圧を含んでおり、その一端は（間接的に）積分器の出力に接続され、別の一端は調整電圧Ｖｔに接続されている。発生させられる分圧電圧はオペアンプ２０１２Ａが構成する非反転（ｎｏｎ−ｉｎｖｅｒｔｉｎｇ）アンプによって拡大させられる。
【００１８】
本実施形態の信号追跡ユニット２０１は複数個の同様な直流補償調整回路を使用でき、例えば、図中に示すブロック２０１４であり、これは調整電圧Ｖｇを使用している。他の電気回路設計の考慮に基づき、本実施形態の信号追跡ユニット２０１はその他の電気回路を含ませることも可能であり、例えば、信号を拡大／縮小させるために用いられるオペアンプ２０１６Ａによって構成される非反転アンプ２０１６や、電流駆動能力を高めるために用いられるオペアンプ２０１８Ａによって構成されるユニティ利得（ｕｎｉｔｙ  ｇａｉｎ）バッファアンプ２０１８が挙げられる。
次は、本発明の電源発生システムの第３実施形態について説明する。
（第３実施形態）
【００１９】
図５のブロック図は本発明の比較的好ましい第３実施形態に係る電源発生システム２０を示している。本実施形態では、信号追跡ユニット２０１はＡ／Ｄ変換回路（ＡＤＣ）２０１１を含んでおり、入力信号Ｓｉｎをデジタル信号に変換させるために用いられる。前記デジタル信号はデジタル信号プロセッサー２０１３へと伝送され、デジタル領域（ｄｉｇｉｔａｌ  ｄｏｍａｉｎ）に基づき、第一／第二追跡信号Ｖｔｒ＋／Ｖｔｒ−を発生させ、それぞれ第一／第二ＤＣ−ＤＣコンバータ２０３Ａ／２０３Ｂへ提供させられる。デジタル信号プロセッサー２０１３は入力やプレセットされた定格作動電圧Ｖｌｅｖｅｌに基づき、発生させられる電源Ｖｐの絶対値が最小定格作動電圧Ｖｍｉｎより低くならないよう確保させるために用いられる。
【００２０】
第一／第二ＤＣ−ＤＣコンバータ２０３Ａ／２０３Ｂがアナログ入力インターフェイスの場合、デジタル信号プロセッサー２０１３と第一／第二ＤＣ−ＤＣコンバータ２０３Ａ／２０３Ｂの間にＡ／Ｄ変換回路（ＡＤＣ）を信号インターフェイス２０１５として使用する必要があり、第一／第二ＤＣ−ＤＣコンバータ２０３Ａ／２０３Ｂがデジタル入力インターフェイスである場合、デジタル信号プロセッサー２０１３と第一／第二ＤＣ−ＤＣコンバータ２０３Ａ／２０３Ｂの間でデジタル信号インターフェイス２０１５を使用することができ、例えば、汎用入出力（ＧＰＩＯ）、アイ・スクエアド・シー（Ｉ2Ｃ）、シリアル・ペリフェラル・インタフェース（ＳＰＩ）、万能非同期送受信機（ＵＡＲＴ）がある。上述のＡ／Ｄ変換回路（ＡＤＣ）２０１１やインターフェイス２０１５はデジタル信号プロセッサー２０１３と同一チップ上に作られたり、同一密封されたりしてもよく、あるいは、別途製造や密封されたものでもよい。
【００２１】
上述の実施形態は本発明の技術思想及び特徴を説明するためのものにすぎず、当該技術分野を熟知する者に本発明の内容を理解させると共にこれをもって実施させることを目的とし、本発明の特許請求の範囲を限定するものではない。従って、本発明の精神を逸脱せずに行う各種の同様の効果をもつ改良又は変更は、後述の請求項に含まれるものとする。
【符号の説明】
【００２２】
１０          オペアンプ
２０          電源発生システム
２２          アンプ
２０１        信号追跡ユニット
２０１Ａ      第一信号追跡ユニット
２０１Ｂ      第二信号追跡ユニット
２０１０      インバーター
２０１１      Ａ／Ｄ変換回路
２０１２Ａ    オペアンプ
２０１２      直流補償調整回路
２０１３      デジタル信号プロセッサー
２０１４      直流補償調整回路
２０１５      インターフェイス
２０１６      非反転アンプ
２０１６Ａ    オペアンプ
２０１８      ユニティ利得バッファアンプ
２０１８Ａ    オペアンプ
２０３        ＤＣ−−ＤＣコンバータ
２０３Ａ      第一ＤＣ−ＤＣコンバータ
２０３Ｂ      第二ＤＣ−ＤＣコンバータ
Ｉｏｕｔ      出力電流
Ｓｉｎ        入力信号
Ｓｏｕｔ      出力信号
Ｖｔｒ        追跡信号
Ｖｔｒ＋      第一追跡信号
Ｖｔｒ−      第二追跡信号
Ｖｐ          電源
Ｖｐ＋        第一電源
Ｖｐ−        第二電源
Ｖｍｉｎ      最小定格作動電圧
Ｖｌｅｖｅｌ  定格作動電圧
Ｄ１          第一ダイオード
Ｄ２          第二ダイオード
Ｄｚ          ツェナーダイオード
Ｔ            トランジスタ
Ｃ            コンデンサ
Ｒａ          抵抗器
Ｒｂ          抵抗器
Ｒ１          抵抗器
Ｒ２          抵抗器
Ｖｔ          調整電圧
Ｖｇ          調整電圧
Ｖｒｅｆ＋    第一参考電圧
Ｖｒｅｆ−    第二参考電圧
【図１Ａ】
2013046405.tif 000003
【図１Ｂ】
2013046405.tif 000004
【図２Ａ】
2013046405.tif 000005
【図２Ｂ】
2013046405.tif 000006
【図２Ｃ】
2013046405.tif 000007
【図３Ａ】
2013046405.tif 000008
【図３Ｂ】
2013046405.tif 000009
【図３Ｃ】
2013046405.tif 000010
【図３Ｄ】
2013046405.tif 000011
【図４】
2013046405.tif 000012
【図５】
2013046405.tif 000013