(57)【要約】【課題】数十ＧＨｚまでの広帯域での精度良い乗算が可能な広帯域アナログ演算器を用いることなく、高ビットレートの信号に対して復調することのできる光位相同期ループ装置を提供する。【解決手段】干渉信号生成手段２０と、変調電気信号生成手段２２と、強度保持手段３０と、アナログ演算手段４０と、局部発振光生成手段５０とを備えて構成される。強度保持手段は、干渉信号生成手段と変調電気信号生成手段で生成された、Ｉ軸信号及びＱ軸信号の強度を所定の期間保持して、第１及び第２の強度保持信号を生成する。アナログ演算手段は、第１及び第２の強度保持信号から、位相誤差信号を生成する。局部発振光生成手段は、位相誤差信号に基づいて、局部発振光の位相又は周波数を設定する。【選択図】図１
2013183171.tif 000002
【特許請求の範囲】
【請求項１】
入力された位相変調信号と局部発振光を干渉させて、両信号の位相差を反映した第１及び第２の干渉信号を生成する干渉信号生成手段と、
前記第１の干渉信号から、第１の変調電気信号を生成する第１の変調電気信号生成手段と、
前記第２の干渉信号から、第２の変調電気信号を生成する第２の変調電気信号生成手段と、
前記第１の変調電気信号の強度を所定の期間保持して、第１の強度保持信号を生成する第１の強度保持手段と、
前記第２の変調電気信号の強度を所定の期間保持して、第２の強度保持信号を生成する第２の強度保持手段と、
前記第１及び第２の強度保持信号から、位相誤差信号を生成するアナログ演算手段と、
前記局部発振光を生成する手段であって、前記位相誤差信号に基づいて、前記局部発振光の位相又は周波数を設定する局部発振光生成手段と
を備えることを特徴とする光位相同期ループ装置。
【請求項２】
クロック信号生成手段を備え、
前記入力された位相変調信号は２分岐されて一方が前記干渉信号生成手段に送られ、他方が前記クロック信号生成手段に送られ、
前記クロック信号生成手段は、位相変調信号からクロックを抽出して、クロック信号を生成し、
前記第１及び第２の強度保持手段は、それぞれ、前記クロック信号の周期に対応する期間、前記第１及び第２の強度保持手段の強度を保持する
ことを特徴とする請求項１に記載の光位相同期ループ装置。
【請求項３】
前記クロック信号生成手段は、
前記位相変調信号を２分岐して、一方を１ビット遅延させた後干渉させて、１ビット遅延干渉信号を生成する１ビット遅延干渉器と、
前記１ビット遅延干渉信号を光電変換して遅延干渉電気信号を生成する光電変換器と、
前記遅延干渉電気信号からクロックを抽出するクロック抽出器と、
前記クロックを分周してクロック信号を生成する分周器と
を備える
ことを特徴とする請求項２に記載の光位相同期ループ装置。
【請求項４】
前記アナログ演算手段が、第１の強度保持信号と第２の強度保持信号を乗算するアナログ乗算器を備える
ことを特徴とする請求項１〜３のいずれか一項に記載の光位相同期ループ装置。
【請求項５】
前記アナログ演算手段が、アナログ加算器、アナログ減算器、第１〜３のアナログ乗算器を備え、
前記アナログ演算手段に入力された前記第１及び第２の強度保持信号はそれぞれ３分岐されて、前記アナログ加算器、前記アナログ減算器及び第１のアナログ乗算器に送られ、
前記アナログ加算器は、第１の強度保持信号と第２の強度保持信号を加算し、
前記アナログ減算器は、第１の強度保持信号と第２の強度保持信号を減算し、
前記第１のアナログ乗算器は、第１の強度保持信号と第２の強度保持信号を乗算し、
前記第２のアナログ乗算器は、前記アナログ加算器で生成された加算信号と、前記アナログ減算器で生成された減算信号とを乗算し、
前記第３のアナログ乗算器は、前記第１のアナログ乗算器で生成された乗算信号と、前記第２のアナログ乗算器で生成された乗算信号とを乗算して、位相誤差信号を生成する
ことを特徴とする請求項１〜３のいずれか一項に記載の光位相同期ループ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、特に、ホモダイン検波による位相変調信号の受信に用いて好適な光位相同期ループ装置に関する。
【背景技術】
【０００２】
昨今の光通信の大容量化に伴い、従来の強度変調と比べて、多値化による帯域利用効率の向上が容易な、位相変調などを用いたコヒーレント通信が注目されている。位相変調を用いた通信では、位相に情報を重畳して送信する。
【０００３】
コヒーレント通信での受信方法には、ホモダイン検波による受信方法や、ヘテロダイン検波による受信方法がある。ホモダイン検波では、位相変調された受信信号の搬送波と、周波数及び位相が一致した局部発振光を受信端で生成し、受信信号の搬送波と、局部発振光とを干渉させて復調を行う。ヘテロダイン検波では、位相変調された受信信号の搬送波と、周波数がわずかに異なる局部発振光とを干渉させて、ダウンコンバートして復調を行う。ホモダイン検波及びヘテロダイン検波は、いずれも、受信信号と局部発振光の位相同期回路を用いて実現可能である。
【０００４】
ホモダイン検波による通信では、非特許文献１に開示されている光位相同期ループ技術が知られている。この非特許文献１に開示されている技術では、受信する２値位相変調（ＢＰＳＫ：Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）信号の変調度を１００％未満に設定することにより、ＢＰＳＫ信号にキャリアを残留させ、この残留したキャリアに対する位相同期を行うことでホモダイン検波を実施している。この場合、キャリアが残留しているため、すなわち、変調度が１００％でないため、理論的に復調信号の信号／ノイズ比（ＳＮＲ：Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  Ｒａｔｉｏ）が劣化する。これは、受信信号の搬送波と局部発振光とを干渉させた際にＢＰＳＫ信号のベースバンドが混入することに起因する。
【０００５】
一方、変調度１００％の位相変調（ＰＳＫ）信号を復調するには、ＰＳＫ信号に搬送波のスペクトル成分が含まれないため、ＰＳＫ信号から受信信号の搬送波と局部発振光の位相差を抽出する手段が必要である。この位相差を抽出する手段として、逓倍法やコスタスループが知られている。
【０００６】
例えば、ＢＰＳＫ信号では、搬送波に対して位相がπだけずれた２値で位相変調が施されている。搬送波を単純に逓倍する逓倍法を用いると、例えば２逓倍の場合、搬送波の位相０又はπが２逓倍されて、０又は２πとなって現れる。三角関数の周期性により、それぞれのタイムスロットでの波形は同形になるので、結果的に搬送波の２逓倍の周波数を持つ信号の抽出が可能になる。しかしながら、搬送波周波数が数１００ＴＨｚに及ぶ光通信では、電気デバイスの特性などから、逓倍法を用いることは困難である。
【０００７】
非特許文献２に開示されているコスタスループの場合、搬送波と局部発振光の位相差の２倍を抽出することが可能となる。このコスタスループでは、Ｉ軸信号はｓｉｎ（θ＋ｄ）、Ｑ軸信号は−ｃｏｓ（θ＋ｄ）となる。ここで、θは受信信号の搬送波と局部発振光との位相差を表す。また、ｄは、データ列を表し、タイムスロットごとに、π／２又は−π／２をとる。これらを乗算すると、データ列のｄの変化はキャンセルされ、ｓｉｎ２θが出力される。このため、この乗算信号を位相同期ループの制御信号とすることができる。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Ｓｔｅｆａｎｏ  Ｃａｍａｔｅｌ  ｅｔ  ａｌ．，“１０  ＧＢＩＴ／Ｓ  ２−ＰＳＫ  ＴＲＡＮＳＭＩＳＳＩＯＮ  ＡＮＤ  ＨＯＭＯＤＹＮＥ  ＣＯＨＥＲＥＮＴ  ＤＥＴＥＣＴＩＯＮ  ＵＳＩＮＧ  ＣＯＭＭＥＲＣＩＡＬ  ＯＰＴＩＣＡＬ  ＣＯＭＰＯＮＥＮＴＳ”ＥＣＯＣ２００３，Ｖｏｌ．３，Ｗｅ．Ｐ．１２２，ｐｐ．８００−８０１
【非特許文献２】Ｙ．Ｃｈｉｏｕ  ａｎｄ  Ｌ．Ｗａｎｇ，“Ｅｆｆｅｃｔ  ｏｆ  Ｏｐｔｉｃａｌ  Ａｍｐｌｉｆｉｅｒ  Ｎｏｉｓｅ  ｏｎ  Ｌａｓｅｒ  Ｌｉｎｅｗｉｄｔｈ  Ｒｅｑｕｉｒｅｍｅｎｔｓ  ｉｎ  Ｌｏｎｇ  Ｈａｕｌ  Ｏｐｔｉｃａｌ  Ｆｉｂｅｒ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍｓ  ｗｉｔｈ  Ｃｏｓｔａｓ  ＰＬＬ  ｒｅｃｅｉｖｅｒｓ”Ｊｏｕｒｎａｌ  ｏｆ  Ｌｉｇｈｔｗａｖｅ  Ｔｅｃｈｎｏｌｏｇｙ，Ｖｏｌ．１４，Ｎｏ．１０，ｐｐ．２１２６−２１３４（１９９６）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述の従来例のコスタスループでは、Ｉ軸信号とＱ軸信号を乗算する乗算器が、回路構成上のボトルネックとなる。乗算器での乗算結果が位相差となるため、π／２だけ位相のずれたＩ軸信号及びＱ軸信号は、厳密に乗算される必要がある。
【００１０】
例えば、４０ＧｂｐｓのＢＰＳＫ信号を復調するには、この乗算器が、直流（ＤＣ）成分に近い周波数から、受信信号のクロック周波数とほぼ同一の数十ＧＨｚまで、広帯域の信号を精度よく乗算できる必要がある。しかしながら、既存の高周波デバイスでは、高周波領域の非線形性などが顕在化するために、広帯域の乗算器の入手は困難である。
【００１１】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、数十ＧＨｚまでの広帯域での精度良い乗算が可能な広帯域アナログ演算器を用いることなく、数十Ｇｂｐｓ又はそれ以上のビットレートの信号に対して復調することのできる位相同期ループ装置を提供することである。
【課題を解決するための手段】
【００１２】
上述した目的を達成するために、この発明の光位相同期ループ装置は、干渉信号生成手段と、第１及び第２の変調電気信号生成手段と、第１及び第２の強度保持手段と、アナログ演算手段と、局部発振光生成手段とを備えて構成される。
【００１３】
干渉信号生成手段は、入力された位相変調信号と局部発振光を干渉させて、両信号の位相差を反映した第１及び第２の干渉信号を生成する。第１及び第２の変調電気信号生成手段は、それぞれ、第１及び第２の干渉信号から、第１及び第２の変調電気信号を生成する。第１及び第２の強度保持手段は、それぞれ、第１及び第２の変調電気信号の強度を所定の期間保持して、第１及び第２の強度保持信号を生成する。アナログ演算手段は、第１及び第２の強度保持信号から、位相誤差信号を生成する。局部発振光生成手段は、局部発振光を生成する手段であって、位相誤差信号に基づいて、局部発振光の位相又は周波数を設定する。
【発明の効果】
【００１４】
この発明の光位相同期ループ装置によれば、第１及び第２の変調電気信号は、強度を所定の期間保持された、いわゆるサンプルホールドされた状態で、第１及び第２の強度保持信号としてアナログ演算手段に入力される。この場合、アナログ演算手段に入力される第１及び第２の強度保持信号の周波数は、第１及び第２の変調電気信号の周波数よりも低くなる。このため、入手が困難な、広帯域かつ非線形性のないアナログ乗算器を用いずに、変調度１００％の位相変調信号を高いＳＮＲで復調することができる。
【図面の簡単な説明】
【００１５】
【図１】ＢＰＳＫ信号を受信するホモダイン受信器の概略構成図である。
【図２】サンプルホールド回路の一構成例を示す概略図である。
【図３】光ＶＣＯの一構成例を示す概略図である。
【図４】信号処理を説明するための概略図（１）である。
【図５】信号処理を説明するための概略図（２）である。
【図６】信号処理を説明するための概略図（３）である。
【図７】ＱＰＳＫ信号を受信するホモダイン受信器の概略構成図である。
【発明を実施するための形態】
【００１６】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。なお、各図において光信号を太線で示し、電気信号を細線で示してある。
【００１７】
（ＢＰＳＫ信号に対するホモダイン受信器）
図１〜３を参照して、光位相同期ループ装置の実施形態として、ＢＰＳＫ信号を復調可能なホモダイン受信器について説明する。図１は、ＢＰＳＫ信号を受信するホモダイン受信器の概略構成図である。なお、ここでのＢＰＳＫ信号は、ＮＲＺ（Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）−ＢＰＳＫ信号とＲＺ（Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）−ＢＰＳＫ信号のいずれでも良い。
【００１８】
ホモダイン受信器１０は、９０°ハイブリッドカプラ２０、第１及び第２のバランス検波器２２−１及び２２−２、第１及び第２のサンプルホールド回路３０−１及び３０−２、アナログ演算手段４０、ループフィルタ２４、光電圧制御発振器（光ＶＣＯ）５０、クロック信号生成手段６０、並びに、第１及び第２の遅延器２６−１及び２６−２を備えて構成される。
【００１９】
干渉信号生成手段である９０°ハイブリッドカプラ２０は、非特許文献２と同様に構成でき、内部に、第１及び第２のビームコンバイナと、９０°位相器とを備えている。なお、第１及び第２のビームコンバイナと、９０°位相器の図示を省略している。
【００２０】
受信信号として入力されたＢＰＳＫ信号ｏ１０は２分岐されて、一方が９０°ハイブリッドカプラ２０に送られ（図中、矢印ｏ１２で示す）、他方がクロック信号生成手段６０に送られる（図中、矢印ｏ１４で示す）。ＢＰＳＫ信号ｏ１２と、光ＶＣＯ５０で生成された局部発振光ｏ１６は、偏波面が一致した状態で、９０°ハイブリッドカプラ２０に入力される。９０°ハイブリッドカプラ２０は、ＢＰＳＫ信号ｏ１２と局部発振光ｏ１６とを干渉させて、両信号の位相差を反映した第１の干渉信号ｏ１８及び第２の干渉信号ｏ２０を生成する。なお、９０°ハイブリッドカプラ２０に入力されるＢＰＳＫ信号ｏ１２と局部発振光ｏ１６の偏波面を一致させるために、従来周知の偏波面コントローラを用いることができるが、ここでは、説明及び図示を省略する。
【００２１】
第１のビームコンバイナは、ＢＰＳＫ信号ｏ１２と局部発振光ｏ１６とを合波することにより、第１の干渉信号ｏ１８として、これらの和成分と差成分を得る。また、第２のビームコンバイナは、ＢＰＳＫ信号ｏ１２と、局部発振光ｏ１６をπ／２（９０°）だけ移相した光信号とを合波することにより、第２の干渉信号ｏ２０として、これらの和成分と差成分を得る。
【００２２】
９０°ハイブリッドカプラ２０で生成された第１の干渉信号ｏ１８及び第２の干渉信号ｏ２０は、それぞれ、第１及び第２のバランス検波器２２−１及び２２−２に送られる。
【００２３】
第１の変調電気信号生成手段としての第１のバランス検波器２２−１は、第１の干渉信号ｏ１８から第１の変調電気信号ｅ３０を生成する。第１のバランス検波器２２−１は、内部に２つのフォトディテクタを備えている。第１のバランス検波器２２−１は、第１の干渉信号ｏ１８に含まれる和成分及び差成分をそれぞれ光電変換した後、和成分の光電変換信号から差成分の光電変換信号を減算した信号を、第１の変調電気信号ｅ３０として生成する。
【００２４】
第２の変調電気信号生成手段としての第２のバランス検波器２２−２は、第２の干渉信号ｏ２０から第２の変調電気信号ｅ３６を生成する。第２のバランス検波器２２−２は、内部に２つのフォトディテクタを備えている。第２のバランス検波器２２−２は、第２の干渉信号ｏ２０に含まれる和成分及び差成分をそれぞれ光電変換した後、和成分の光電変換信号から差成分の光電変換信号を減算した信号を、第２の変調電気信号ｅ３６として生成する。
【００２５】
以下の説明では、第１の変調電気信号ｅ３０をＩ軸信号と称し、第２の変調電気信号ｅ３６をＱ軸信号と称することもある。ここでは、Ｉ軸信号ｅ３０は２分岐され、その一方が復調信号ｅ３２として、ホモダイン受信器１０から出力される。
【００２６】
Ｉ軸信号ｅ３０が２分岐された他方は、第１のサンプルホールド回路３０−１に送られる（図中、矢印ｅ３４で示す）。また、Ｑ軸信号ｅ３６は、第２のサンプルホールド回路３０−２に送られる。
【００２７】
第１の強度保持手段としての、第１のサンプルホールド回路３０−１は、Ｉ軸信号ｅ３０の強度を所定の期間保持する。第１のサンプルホールド回路３０−１が保持する期間は、クロック信号生成手段６０で生成されたクロック信号の周期Ｔに対応して定められる。
【００２８】
ここで、第１のサンプルホールド回路３０−１について、図２を参照して説明する。図２は、サンプルホールド回路３０−１の一構成例を示す概略図である。この構成例のサンプルホールド回路３０−１は、第１のバッファ３２、第２のバッファ３６、キャパシタ３８及びスイッチ３４を備えて構成される。スイッチ３４が、クロック信号の周期Ｔに対応して開閉し、それによりキャパシタ３８に信号強度に対応する電圧が、周期Ｔで定まる期間保持される。なお、サンプルホールド回路３０−１は、所定の期間強度を保持する機能を有していればよく、この構成例には限定されない。また、第２の強度保持手段としての第２のサンプルホールド回路３０−２は、第１のサンプルホールド回路３０−１と同様に構成することができるので説明を省略する。
【００２９】
第１及び第２のサンプルホールド回路３０−１及び３０−２は、それぞれ、Ｉ軸信号及びＱ軸信号の強度を所定の期間保持した、すなわち、サンプルホールドした第１の強度保持信号ｅ３８及び第２の強度保持信号ｅ４０を生成する。第１及び第２の強度保持信号ｅ３８及びｅ４０は、アナログ演算手段４０に送られる。
【００３０】
受信信号ｏ１０が、ＢＰＳＫ信号の場合、アナログ演算手段４０は、アナログ乗算器４２を備えて構成される。この場合、アナログ演算手段４０は、第１の強度保持信号ｅ３８と第２の強度保持信号ｅ４０を乗算した信号を、位相誤差信号ｅ４２として生成する。第１の強度保持信号ｅ３８は、Ｉ軸信号（ｓｉｎ（θ＋ｄ））をサンプルホールドしたものであり、第２の強度保持信号ｅ４０は、Ｑ軸信号（−ｃｏｓ（θ＋ｄ））をサンプルホールドしたものである。このとき、乗算信号である位相誤差信号ｅ４２は、−ｃｏｓ（θ＋ｄ）・ｓｉｎ（θ＋ｄ）＝−２ｓｉｎ（２θ＋２ｄ）となる。
【００３１】
ＢＰＳＫ信号の場合、データ列ｄは、ｄ＝π／２、−π／２となる。従って、位相誤差信号ｅ４２はｓｉｎ２θとなり、位相誤差の２倍が抽出される。この位相誤差信号をフィードバック制御信号とすることにより、ＢＰＳＫ用の位相同期ループが構成できる。アナログ演算手段で生成された位相誤差信号ｅ４２は、ループフィルタ２４に送られる。
【００３２】
なお、ここでは、Ｉ軸信号をサンプルホールドした第１の強度保持信号ｅ３８と、Ｑ軸信号をサンプルホールドした第２の強度保持信号都ｅ４０の乗算を行う。これら、第１の強度保持信号ｅ３８と第２の強度保持信号ｅ４０は、周波数帯域が狭窄化された状態でアナログ演算手段４０に送られるので、広帯域のアナログ乗算器を用いずに、ひずみのない乗算が実施される。
【００３３】
ループフィルタ２４は、位相誤差信号ｅ４２を平滑化する。ループフィルタ２４の低域通過特性が、位相同期ループの追従速度を規定する。ループフィルタ２４で平滑化された位相誤差信号ｅ４４は、光ＶＣＯ５０に送られる。
【００３４】
図３を参照して光ＶＣＯ５０について説明する。図３は、光ＶＣＯ５０の一構成例を示す概略図である。局部発振光生成手段としてのＶＣＯ５０は、非特許文献１と同様に構成でき、電気的ＶＣＯ５２、ＣＷ光源５４及び変調器５６を備える。電気的ＶＣＯ５２は、位相誤差信号ｅ４４に応じて、自己の発信周波数ｆＶＣＯを変更する。ＣＷ光源５４は、ＢＰＳＫ信号の搬送波周波数ｆ０の連続光ｏ２２を生成する。変調器５６は、電気的ＶＣＯ５２が生成した発振信号ｅ４６に応じて、連続光ｏ２２を変調して、局部発振光ｏ１６を得る。光ＶＣＯ５０が生成した局部発振光ｏ１６は、９０°ハイブリッドカプラ２０に送られる。
【００３５】
クロック信号生成手段６０は、１ビット遅延干渉器６２と、光電変換器６４と、クロック抽出器６６と、分周器６８とを備える。
【００３６】
１ビット遅延干渉器６２は、ＢＰＳＫ信号ｏ１４を２分岐して、一方を１ビット遅延させた後干渉させて、１ビット遅延干渉信号ｏ２４を生成する。干渉の際、両者の位相差が０の場合は強め合い、πの場合は弱め合う。この結果、１ビット遅延干渉信号ｏ２４は、光強度変調信号と同様の信号として生成される。
【００３７】
光電変換器６４は、１ビット遅延干渉信号ｏ２４を光電変換して遅延干渉電気信号ｅ４０を生成する。  
【００３８】
クロック抽出器６６は、遅延干渉電気信号ｅ４６から、周期Ｔｓのクロックｅ４８を抽出する。
【００３９】
分周器６８は、クロック抽出器６６で抽出された、周期Ｔｓのクロックｅ４８を分周して周期Ｔのクロック信号ｅ５０を生成する。このクロック信号ｅ５０の周期Ｔが、サンプルホールド回路３０での保持期間を規定する。従って、分周することにより、アナログ乗算器４２で正確な演算が可能な程度に低い周波数とする。なお、位相誤差の変動成分は数ＭＨｚ程度になることがあるので、クロック抽出信号の周波数は、これより十分高い周波数とするのが良い。
【００４０】
なお、クロック信号生成手段６０の構成は、任意好適な従来周知の構成とすることができる。
【００４１】
クロック信号ｅ５０は２分岐されて、一方（図中、矢印ｅ５２で示す。）が第１の遅延器２６−１に送られ、他方（図中、矢印ｅ５４で示す。）が第２の遅延器２６−２に送られる。第１及び第２の遅延器２６−１及び２６−２で、それぞれタイミングが調整されたクロック信号ｅ５６及びｅ５８は、第１及び第２のサンプルホールド回路３０−１及び３０−２に送られる。
【００４２】
（信号処理）
図４〜６を参照して、サンプルホールド回路及びアナログ演算器での信号処理について、説明する。図４〜６は、信号処理を説明するための図である。図４〜６では、横軸に時間を取って示し、縦軸に信号強度を任意単位で取って示している。
【００４３】
図４（Ａ）は、Ｉ軸信号を示し、図４（Ｂ）は、Ｑ軸信号を示している。Ｉ軸信号は、ｓｉｎ（θ＋ｄ）であるので、ｄ＝π／２、−π／２の場合、±ｃｏｓθとなる。一方、Ｑ軸信号は、−ｃｏｓ（θ＋ｄ）であるので、ｄ＝π／２、−π／２の場合、±ｓｉｎθとなる。斜線部分は、ｄ＝π／２あるいは−π／２に従って現れる、信号の振幅部分である。Ｉ軸信号の包絡線には±ｃｏｓθが現れ、Ｑ軸信号の包絡線には±ｓｉｎθが現れる。
【００４４】
図５（Ａ）は、Ｉ軸信号をサンプルホールドして得られる第１の強度保持信号を示し、図５（Ｂ）は、Ｑ軸信号をサンプルホールドして得られる第２の強度保持信号を示している。サンプルホールドして得られる第１の強度保持信号は、±ｃｏｓθｎとなり、第２の強度保持信号は、±ｓｉｎθｎとなる。ここで、θｎはサンプリングされたθ、すなわち、離散化されたθを表す。なお、図５では、サンプリング周期Ｔが、受信信号のクロック周期Ｔｓの３倍である状態を示しているが、実際には、サンプリング周期Ｔは、受信信号のクロック周期Ｔｓの１００倍以上に設定されることもある。
【００４５】
図６は、第１及び第２の強度保持信号を乗算して得られる位相誤差信号を示している。位相誤差信号は、ｓｉｎθｎ・ｃｏｓθｎ＝ｓｉｎ２θｎとなる。また、包絡線にはｓｉｎ２θが現れている。
【００４６】
次に、サンプリングによる誤差について説明する。サンプリングを行うと、理想的に乗算が可能であった場合の位相誤差信号（以下、理想誤差信号と称する。）に対して、誤差（以下、サンプリング誤差と称する。）が発生する。図６の矩形状の信号が、位相誤差信号であり、点線で示す曲線状の信号が、理想誤差信号である。
【００４７】
しかし、以下説明するように、このサンプリング誤差は無視することができる。
【００４８】
ｘ（ｔ）＝ｓｉｎ２θとして、ｘ（ｔ）を仮想的なサンプルホールド回路に入力した際のサンプリング波形をｘ＊（ｔ）とし、サンプルホールド回路からの出力をｙ（ｔ）とする。また、これら、ｘ（ｔ）、ｘ＊（ｔ）及びｙ（ｔ）のフーリエ変換をそれぞれ、Ｘ（ω）、Ｘ＊（ω）及びＹ（ω）とする。また、サンプルホールド回路及びループフィルタの伝達関数をそれぞれ、Ｒ（ω）及びＦ（ω）とする。
【００４９】
先ず、サンプリング波形ｘ＊（ｔ）は、以下の式（１）で表される。
【００５０】
【数１】
2013183171.tif 000003
【００５１】
サンプリング周波数ω０としたときの、ｘ＊（ｔ）のフーリエ変換は、以下の式（２）で表される。
【００５２】
【数２】
2013183171.tif 000004
【００５３】
また、サンプルホールド回路の伝達関数Ｒ（ω）は、以下の式（３）で表される。
【００５４】
【数３】
2013183171.tif 000005
【００５５】
式（２）及び式（３）から、サンプルホールド回路からの出力波形ｙ（ｔ）のフーリエ変換は、以下の式（４）で表される。
【００５６】
【数４】
2013183171.tif 000006
【００５７】
ここで、ｙ（ｔ）は矩形状となっている。この信号をそのままループフィルタに入力した場合の、ループフィルタからの出力波形ｚ（ｔ）のフーリエ変換は、以下の式（５）で表される。
【００５８】
【数５】
2013183171.tif 000007
【００５９】
ここで、ｓｉｎ（ωＴ／２）／（ωＴ／２）は、低周波側で１、高周波側で０の平坦な形状となる。従って、式（５）を、以下の式（６）のように近似することができる。
【００６０】
【数６】
2013183171.tif 000008
【００６１】
また、ループフィルタの伝達関数Ｆ（ω）はローパス特性を持っており、高周波側で急峻に利得が低下するため、以下の式（７）で示す近似が成り立つ。
【００６２】
【数７】
2013183171.tif 000009
【００６３】
ここで、Ｘ（ω）は直流近傍の成分であることを考慮すると、以下の式（８）が得られる。
【００６４】
【数８】
2013183171.tif 000010
【００６５】
位相の変化分を表すｅｘｐ（−ｊωＴ／２）の部分は、線形特性となっている。このため、ｅｘｐ（−ｊωＴ／２）の部分による波形のひずみは生じない。すなわち、サンプリング周波数をｘ（ｔ）＝ｓｉｎ２θの周波数帯域に比較して十分大きく選ぶことにより、位相誤差をほぼ忠実に抽出することができる。
【００６６】
（ＱＰＳＫ信号に対するホモダイン受信器）
図７を参照して、光位相同期ループ装置の実施形態として、４値位相変調（ＱＰＳＫ：Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）信号を復調可能なホモダイン受信器について説明する。図７は、ＱＰＳＫ信号を受信するホモダイン受信器の概略構成図である。
【００６７】
ＱＰＳＫ信号を受信するホモダイン受信器は、Ｉ軸信号及びＱ軸信号の両者を復調信号として出力する点と、アナログ演算手段の構成が、ＢＰＳＫ信号を受信するホモダイン受信器と異なっている。それ以外の構成及び動作については、ＢＰＳＫ信号を受信するホモダイン受信器と同様なので、重複する説明を省略する場合がある。
【００６８】
Ｉ軸信号ｅ３０及びＱ軸信号ｅ３６はそれぞれ２分岐され、それぞれの一方の信号ｅ３２及びｅ３７が復調信号として、ホモダイン受信器１２から出力される。Ｉ軸信号及びＱ軸信号が２分岐された他方の信号ｅ３６及びｅ３９は、それぞれ第１及び第２のサンプルホールド回路３０−１及び３０−２に送られる。
【００６９】
アナログ演算手段７０は、アナログ加算器７２、アナログ減算器７４、第１〜３のアナログ乗算器７６、７８及び８０を備えて構成される。アナログ演算手段７０に入力された第１の強度保持信号はそれぞれ３分岐されて（図中、矢印ｅ６０、ｅ６２及びｅ６４で示す）、アナログ加算器７２、アナログ減算器７４及び第１のアナログ乗算器７６に送られる。同様に、アナログ演算手段７０に入力された第２の強度保持信号はそれぞれ３分岐されて（図中、矢印ｅ６６、ｅ６８及びｅ７０で示す）、アナログ加算器７２、アナログ減算器７４及び第１のアナログ乗算器７６に送られる。
【００７０】
アナログ加算器７２は、第１の強度保持信号ｅ６０と第２の強度保持信号ｅ６６を加算して、加算信号ｅ７２を生成する。第１の強度保持信号ｅ６０は、Ｉ軸信号（ｓｉｎ（θ＋ｄ））をサンプルホールドしたものであり、第２の強度保持信号ｅ６６は、Ｑ軸信号（−ｃｏｓ（θ＋ｄ））をサンプルホールドしたものである。従って、加算信号ｅ７２はｓｉｎ（θ＋ｄ）−ｃｏｓ（θ＋ｄ）となる。
【００７１】
アナログ減算器７４は、第１の強度保持信号ｅ６２と第２の強度保持信号ｅ６８との減算を行って、減算信号ｅ７４を生成する。このとき、減算信号ｅ７４は、ｓｉｎ（θ＋ｄ）＋ｃｏｓ（θ＋ｄ）となる。
【００７２】
第１のアナログ乗算器７６は、第１の強度保持信号ｅ６４と第２の強度保持信号ｅ７０を乗算して、乗算信号ｅ７６を生成する。このとき、乗算信号ｅ７６は、−ｃｏｓ（θ＋ｄ）・ｓｉｎ（θ＋ｄ）＝−２ｓｉｎ（２θ＋２ｄ）となる。
【００７３】
第２のアナログ乗算器７８は、アナログ加算器７２で生成された加算信号ｅ７２と、アナログ減算器７４で生成された減算信号ｅ７４とを乗算する。このとき、第２のアナログ乗算器７４での乗算信号ｅ７８は、｛ｓｉｎ（θ＋ｄ）−ｃｏｓ（θ＋ｄ）｝・｛ｓｉｎ（θ＋ｄ）＋ｃｏｓ（θ＋ｄ）｝＝ｓｉｎ２（θ＋ｄ）−ｃｏｓ２（θ＋ｄ）＝−ｃｏｓ（２θ＋２ｄ）となる。
【００７４】
第３のアナログ乗算器８０は、第１のアナログ乗算器７６で生成された乗算信号ｅ７６と、第２のアナログ乗算器７８で生成された乗算信号ｅ７８とを乗算して、位相誤差信号ｅ８０を生成する。このとき、位相誤差信号ｅ８０は、｛−２ｓｉｎ（２θ＋２ｄ）｝・｛−ｃｏｓ（２θ＋２ｄ）｝＝−ｓｉｎ（４θ＋４ｄ）となる。
【００７５】
ＱＰＳＫ信号の場合、データ列ｄは、ｄ＝ｋπ／２（ｋ＝０、１、２、３）となる。従って、位相誤差信号はｓｉｎ４θとなり、位相誤差の４倍が抽出される。この位相誤差信号をフィードバック制御信号とすることにより、ＱＰＳＫ用の位相同期ループが構成できる。
【符号の説明】
【００７６】
１０、１２    ホモダイン受信器
２０    ９０°ハイブリッドカプラ
２２    バランス検波器
２４    ループフィルタ
２６    遅延器
３０    サンプルホールド回路
３２、３６    バッファ
３４    スイッチ
３８    キャパシタ
４０、７０    アナログ演算手段
４２、７６、７８、８０    アナログ乗算器
５０    光ＶＣＯ
５２    電気的ＶＣＯ
５４    ＣＷ光源
５６    変調器
６０    クロック信号生成手段    
６２    １ビット遅延干渉器
６４    光電変換器
６６    クロック抽出器
６８    分周器
７２    アナログ加算器
７４    アナログ減算器
【図１】
2013183171.tif 000011
【図２】
2013183171.tif 000012
【図３】
2013183171.tif 000013
【図４】
2013183171.tif 000014
【図５】
2013183171.tif 000015
【図６】
2013183171.tif 000016
【図７】
2013183171.tif 000017