(57)【要約】      （修正有）【課題】オフセットの影響、回路規模の増大、フリッカ等を抑制し、画質の向上に好適なドライバの提供。【解決手段】切換制御信号が第１の論理値のとき、第１、第３の電圧が第１、第３の差動段に、第２、第４の電圧が第２、第４の差動段に入力され、第１、第３の差動段の出力が第１、第３の出力段の入力に、第２、第４の差動段の出力が第２、第４の出力段の入力にそれぞれ接続され、ガンマ抵抗１両端には第１、第２の電圧が、ガンマ抵抗２両端には第３、第４の電圧が印加され、切換制御信号が第２の論理値のとき、第１、第３の電圧が第３、第１の差動段に、第２、第４の電圧が第４、第２の差動段に入力され、第３、第１の差動段の出力が第１、第３の出力段の入力に、第４、第２の差動段の出力が第２、第４の出力段の入力にそれぞれ接続され、ガンマ抵抗１両端には第１、第２の電圧が、ガンマ抵抗２両端には第３、第４の電圧が印加される。【選択図】図１
2013068915.tif 000002
【特許請求の範囲】
【請求項１】
正極性の第１及び第２の電圧がそれぞれ与えられる第１及び第２の電圧端子と、
負極性の第３及び第４の電圧がそれぞれ与えられる第３及び第４の電圧端子と、
第１乃至第４の差動段と、
直列に接続した複数の抵抗を含む第１及び第２の抵抗アレイと、
前記第１の抵抗アレイの第１及び第２のノードにそれぞれ出力が接続された第１及び第２の出力段と、
前記第２の抵抗アレイの第１及び第２のノードにそれぞれ出力が接続された第３及び第４の出力段と、
前記第１及び第３の電圧端子と前記第１及び第３の差動段の入力間に接続された第１のスイッチと、
前記第２及び第４の電圧端子と前記第２及び第４の差動段の入力間に接続された第２のスイッチと、
前記第１及び第３の差動段の出力と前記第１及び第３の出力段の入力の間に接続された第３のスイッチと、
前記第２及び第４の差動段の出力と前記第２及び第４の出力段の入力の間に接続された第４のスイッチと、
前記第１の抵抗アレイで抵抗分割された電圧を受け、入力デジタル信号に応じた電圧を出力する第１のデジタルアナログ変換器と、
前記第２の抵抗アレイで抵抗分割された電圧を受け、入力デジタル信号に応じた電圧を出力する第２のデジタルアナログ変換器と、
を備え、
切換制御信号に応答して、前記切換制御信号が第１の論理値のとき、前記第１乃至第４のスイッチにより、
前記第１及び第２の電圧端子が前記第１及び第２の差動段の入力にそれぞれ接続され、
前記第３及び第４の電圧端子が前記第３及び第４の差動段の入力にそれぞれ接続され、
前記第１及び第２の差動段の出力が前記第１及び第２の出力段の入力にそれぞれ接続され、
前記第３及び第４の差動段の出力が前記第３及び第４の出力段の入力にそれぞれ接続され、
前記切換制御信号が第２の論理値のとき、前記第１乃至第４のスイッチにより、
前記第１及び第３の電圧端子が前記第３及び第１の差動段の入力にそれぞれ接続され、
前記第２及び第４の電圧端子が前記第４及び第２の差動段の入力にそれぞれ接続され、
前記第３及び第１の差動段の出力が前記第１及び第３の出力段の入力にそれぞれ接続され、
前記第４及び第２の差動段の出力が前記第２及び第４の出力段の入力に接続される、ドライバ装置。
【請求項２】
前記第１乃至第４の差動段は、前記第１及び第２のスイッチから出力される電圧を非反転入力端子にそれぞれ入力し、
前記第１及び第３の差動段の反転入力端子と、前記第１及び第３の出力段の出力との間に接続された第５のスイッチと、
前記第２及び第４の差動段の反転入力端子と、前記第２及び第４の出力段の出力との間に接続された第６のスイッチと、
を備え、
前記制御信号が第１の論理値のとき、
前記第１及び第３の出力段の出力は、前記第１及び第３の差動段の反転入力端子にそれぞれ接続され、
前記第２及び第４の出力段の出力は、前記第２及び第４の差動段の反転入力端子にそれぞれ接続され、
前記制御信号が第２の論理値のとき、
前記第１及び第３の出力段の出力は、前記第３及び第１の差動段の反転入力端子にそれぞれ接続され、
前記第２及び第４の出力段の出力は、前記第４及び第２の差動段の反転入力端子にそれぞれ接続される、請求項１記載のドライバ装置。
【請求項３】
前記第１及び第２の出力段が接続される前記第１の抵抗アレイの第１及び第２のノードが、前記第１の抵抗アレイの両端ノードであり、
前記第３及び第４の出力段が接続される前記第２の抵抗アレイの第１及び第２のノードが、前記第２の抵抗アレイの両端ノードである請求項１記載のドライバ装置。
【請求項４】
正極性の前記第１の電圧は前記第２の電圧よりも高く、
負極性の前記第３の電圧は前記第４の電圧よりも低い、請求項１記載のドライバ装置。
【請求項５】
正極性の第５の電圧を入力する第５の差動段の出力にスイッチを介さずに直接接続された第５の出力段の出力に、前記第１の抵抗アレイの一端に接続され、
負極性の第６の電圧を入力する第６の差動段の出力にスイッチを介さずに直接接続された第６の出力段の出力に、前記第２の抵抗アレイの一端に接続される、請求項１記載のドライバ装置。
【請求項６】
正極性の前記第１の電圧は前記第２の電圧よりも高く、
負極性の前記第３の電圧は前記第４の電圧よりも低い、
正極性の前記第５の電圧は前記第１の電圧よりも高く、
負極性の前記第６の電圧は前記第３の電圧よりも低い、請求項５記載のドライバ装置。
【請求項７】
前記差動段が、第１及び第２の電源端子にそれぞれ接続される第１及び第２の電流源でそれぞれ駆動される導電型の異なる第１及び第２の差動対と、前記第２及び第１の電源と前記第１及び第２の差動対の出力対間にそれぞれ接続される第１及び第２負荷回路と、
を備え、
差動対と負荷回路の接続ノードの１つを出力ノードとし、
前記出力段が、前記第１の電源と出力端子、及び前記第２の電源と前記出力端子間にそれぞれ接続された異なる導電型の第１、第２の出力段トランジスタを備え、
対応する前記スイッチを介して接続される前記差動段の出力ノードの電圧を受けるトランジスタの出力に基づき前記第１及び第２の出力段トランジスタが駆動される、請求項１記載のドライバ装置。
【請求項８】
前記差動段が、第１及び第２の電源端子にそれぞれ接続される第１及び第２の電流源でそれぞれ駆動される導電型の異なる第１及び第２の差動対を備え、
前記出力段が、対応する前記スイッチを介して接続される前記差動段の前記第１の差動対の出力対に接続され、前記第２の電源に接続された第１のカスコードカレントミラーと、
対応する前記スイッチを介して接続される前記差動段の前記第２の差動対の出力対に接続され、前記第１の電源に接続された第２のカスコードカレントミラーと、
前記第１及び第２のカスコードカレントミラーの入力ノードと出力ノード間にそれぞれ接続された第１及び第２の浮遊電流源と、
前記第１の電源と出力端子、及び前記第２の電源と前記出力端子間にそれぞれ接続された異なる導電型の第１及び第２の出力段トランジスタを備え、
第１及び第２の出力段トランジスタの制御端子は前記第１及び第２のカスコードカレントミラーの出力ノードに接続される、請求項１記載のドライバ装置。
【請求項９】
前記差動段が、第１及び第２の電源端子にそれぞれ接続される第１及び第２の電流源でそれぞれ駆動される導電型の異なる第１及び第２の差動対と、
前記第１の差動対の出力対に接続され、前記第２の電源に接続された第１のカスコードカレントミラーと、
前記第２の差動対の出力対に接続され、前記第１の電源に接続された第２のカスコードカレントミラーと、
前記第１及び第２のカスコードカレントミラーの入力ノードと出力ノード間にそれぞれ接続された第１及び第２の浮遊電流源と、
を備え、
前記出力段が、前記第１の電源と出力端子、及び前記第２の電源と前記出力端子間にそれぞれ接続された異なる導電型の第１及び第２の出力段トランジスタを備え、
前記第１及び第２の出力段トランジスタの制御端子は、対応する前記スイッチを介して接続される前記差動段の前記第１及び第２のカスコードカレントミラーの出力ノードに接続される、請求項１記載のドライバ装置。
【請求項１０】
前記差動段が、第１及び第２の電源端子にそれぞれ接続される第１及び第２の電流源でそれぞれ駆動される導電型の異なる第１及び第２の差動対と、
前記第１の差動対の出力対に接続され、前記第２の電源に接続された第１のカスコードカレントミラーと、
前記第２の差動対の出力対に接続され、前記第１の電源に接続された第２のカスコードカレントミラーと、
前記第１及び第２のカスコードカレントミラーの入力ノード間に接続された第１の浮遊電流源と、
を備え、
前記出力段が、前記第１の電源と出力端子、及び前記第２の電源と前記出力端子間にそれぞれ接続された異なる導電型の第１及び第２の出力段トランジスタを備え、
前記第１及び第２の出力段トランジスタの制御端子間に接続された第２の浮遊電流源と、
を備え、
前記第１及び第２の出力段トランジスタの制御端子は、対応する前記スイッチを介して接続される前記差動段の前記第１及び第２のカスコードカレントミラーの出力ノードに接続される、請求項１記載のドライバ装置。
【請求項１１】
前記第１のデジタルアナログ変換器の出力に接続され、出力が第１の信号線に接続された第１の出力アンプと、
前記第２のデジタルアナログ変換器の出力に接続され、出力が第２の信号線に接続された第２の出力アンプを備えた請求項１記載のドライバ装置。
【請求項１２】
前記第１の出力アンプの出力と、前記第２の出力アンプの出力は、前記制御信号で切替制御される出力スイッチを介して第１、第２のデータ線にストレート接続又は交差接続する、請求項１１記載のドライバ装置。
【請求項１３】
請求項１乃至１２のいずれか１項に記載のドライバ装置を備え、前記ドライバ装置は液晶表示パネルを駆動する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置の駆動装置に関し、特にデータ線側の液晶表示装置の駆動装置（ソースドライバ）に関する。
【背景技術】
【０００２】
近時、液晶表示装置は、タブレット型端末、携帯電話機（モバイルフォン、セルラフォン）やノートＰＣのほか、大画面液晶テレビとしての需要も拡大している。これらの液晶表示装置は、高精細表示が可能なアクティブマトリクス駆動方式の液晶表示装置が利用されている。はじめに、図１７を参照して、アクティブマトリクス駆動方式の液晶表示装置の典型的な構成について概説しておく。なお、図１７には、液晶表示部の１画素に接続される主要な構成が、等価回路によって模式的に示されている。一般に、アクティブマトリクス駆動方式の液晶表示装置の表示部９６０は、透明な画素電極９６４及び薄膜トランジスタ（ＴＦＴ）９６３をマトリクス状に配置した半導体基板と、面全体に１つの透明な電極９６７を形成した対向基板と、これら２枚の基板を対向させて間に液晶を封入した構造からなる。スイッチング機能を持つＴＦＴ９６３のオン・オフを走査信号により制御し、ＴＦＴ９６３がオンとなるときに、映像データ信号に対応した階調信号電圧が画素電極９６４に印加され、各画素電極９６４と対向基板電極９６７との間の電位差により液晶の透過率が変化し、ＴＦＴ９６３がオフとされた後も該電位差を液晶容量９６５及び補助容量９６６で一定期間保持することで画像を表示するものである。半導体基板上には、各画素電極９６４へ印加する複数のレベル電圧（階調信号電圧）を送るデータ線（ソース線）９６２と、走査信号を送る走査線９６１とが格子状に配線される。走査信号はゲートドライバ９７０より走査線９６１に供給され、また各画素電極９６４への階調信号電圧の供給はソースドライバ９８０よりデータ線９６２を介して行われる。またゲートドライバ９７０及びソースドライバ９８０は表示コントローラー９５０で制御され、それぞれ必要なクロックＣＬＫ、制御信号、電源電圧等が表示コントローラー９５０より供給され、映像データはデータドライバ９８０に供給される。１画面分のデータの書き換えは、１フレーム期間で行われ、各走査線で１画素行毎（ライン毎）、順次、選択され、選択期間内に、各データ線より階調電圧信号が供給される。
【０００３】
なお、ゲートドライバ９７０は２値の走査信号を走査線に供給するが、ソースドライバ９８０は、データ線を階調数に応じた多値レベルの階調電圧信号で駆動する。このため、ソースドライバ９８０は、複数の参照電圧を入力し、映像データに対応した参照電圧（階調電圧）を選択するデコーダと、デコーダで選択された電圧（階調信号電圧）を、ソース線９６２に増幅出力する出力アンプよりなるデジタルアナログ変換回路（ＤＡＣ）を備えている。
【０００４】
液晶テレビなどの大画面表示装置の駆動方法には、例えば、ドット反転駆動やカラム反転駆動方式等が採用されている。ドット反転駆動方式は、図１７の表示部（表示パネル）９６０において、対向基板電極電圧ＶＣＯＭを一定電圧とし、ＶＣＯＭ電圧以上の画素電圧を正極性、ＶＣＯＭ電圧以下の画素電圧を負極性とする時、隣接画素に保持される電圧極性を互いに逆極性となるように駆動する方式である。このため、隣り合うデータ線（９６２）に出力される電圧極性は、ＶＣＯＭ電圧に対して正極及び負極となる。
【０００５】
近時、大型の表示パネルを有する液晶表示装置では、表示パネルを複数のソースドライバを用いて駆動する構成が用いられている。このような液晶表示装置では、表示パネルがソースドライバの数と同数の領域に区分されており、各領域はそれぞれに対応するソースドライバによって駆動される。
【０００６】
しかしながら、液晶表示装置には、いわゆる「ブロックむら」と呼ばれる不具合が発生するという問題点がある。「ブロックむら」とは、ソースドライバによって駆動される液晶表示パネルの各領域（ブロック間）での表示画像の色合い（色相）や輝度等が、各領域（各ブロック）を駆動するソースドライバに依存して相違する現象である。
【０００７】
特許文献１には、ソースドライバ毎に搭載する階調電源回路を構成するアンプのオフセットばらつきに起因して発生するブロックむらを抑制することを目的として、階調電圧発生回路において、バイアス電圧を発生するアンプがオフセットの方向をフレーム単位で切換え可能とした構成が開示されている。
【０００８】
特許文献２には、データ信号の示す階調レベルに応じた階調電圧を選択して表示画素に供給することで階調表示を行う液晶表示装置において、極性反転前後における階調アンプのオフセットの影響をキャンセルする構成が開示されている。なお、図１８は、特許文献２の図４を引用した図である。
【０００９】
図１８を参照すると、階調電圧生成部２３は、極性反転スイッチ部２３１と、ガンマアンプ２３２ａ、２３２ｂと、ガンマ抵抗部２３３とを有している。階調アンプ部２４は、階調レベルに応じたｎ個の階調アンプＶ１、Ｖ２、・・・Ｖｎを有している。
【００１０】
極性反転スイッチ部２３１は、極性反転スイッチＳＷａ、ＳＷｂと、を有している。極性反転スイッチＳＷａは一端が電源電圧発生回路（不図示）において生成された電圧ＶγＬ又はＶγＨの入力端子に接続され、他端がガンマアンプ２３２ａに接続されている。
【００１１】
極性反転スイッチＳＷｂは一端が電源電圧発生回路（不図示）において生成された電圧ＶγＨ又はＶγＬの別の入力端子に接続され、他端がガンマアンプ２３２ｂに接続されている。
【００１２】
ガンマ抵抗部２３３は、表示パネルの各表示画素の表示階調数に応じた数の抵抗Ｒ１、Ｒ２、・・・Ｒｎを有し、これら抵抗Ｒ１、Ｒ２、・・・Ｒｎが直列に接続されて構成されている。各抵抗Ｒ１、Ｒ２、・・・Ｒｎは、ガンマアンプ２３２ａ及び２３２ｂを介して供給される電圧ＶγＨと電圧ＶγＬとの間に発生する電圧を分割してｎ個の階調電圧（ガンマカーブに対応）を生成する。階調アンプ部２４は、ガンマ抵抗部２３３によって生成されるｎ個の階調電圧にそれぞれ対応したｎ個の階調アンプＶ１、・・・Ｖｎを有している。各階調アンプＶ１、・・・Ｖｎは、バッファ回路として動作し、ガンマ抵抗部２３３の各抵抗間に発生する階調電圧をそれぞれ増幅する。
【００１３】
極性反転スイッチＳＷａ、ＳＷｂは、何れも極性制御信号ＰＯＬの極性に応じて接続状態が切り替わるスイッチである。即ち、極性制御信号ＰＯＬがＨｉｇｈレベルのときに極性反転スイッチＳＷａは電圧ＶγＬの入力端子に接続され、極性反転スイッチＳＷｂは電圧ＶγＨの入力端子に接続される。逆に、極性制御信号ＰＯＬがＬｏｗレベルのときに極性反転スイッチＳＷａは電圧ＶγＨの入力端子に接続され、極性反転スイッチＳＷｂは電圧ＶγＬの入力端子に接続される。このような構成により、極性制御信号ＰＯＬのレベル変化に応じてガンマアンプ２３２ａ、２３２ｂに入力される電圧の極性が反転する。
【００１４】
ガンマアンプ２３２ａは、バッファ回路として動作し、極性反転スイッチＳＷａを介して供給される電圧を増幅する。同様に、ガンマアンプ２３２ｂは、極性反転スイッチＳＷｂを介して供給される電圧を増幅する。即ち、極性の反転時において、ガンマ抵抗部２３３の各抵抗Ｒ１、Ｒ２、・・・Ｒｎの接続を切換えずに、ガンマ抵抗部２３３へ入力する電圧の極性を切換えるようにしている。これにより、同一の階調レベルに対しては常に同一の階調アンプからの階調電圧をＤＡＣ部２５において選択することができる。即ち、階調電圧の極性反転の前後において、表示データ（階調レベル）に対して階調アンプが固定となる。ここで、オフセットの（正／負を考慮した）値は、極性制御信号ＰＯＬの変化の前後で同じであるので、実際には、ユーザの目には、極性制御信号ＰＯＬがＬｏｗレベルのときとＨｉｇｈレベルのときの中間の階調の表示がなされていると認識される。
【００１５】
ガンマアンプ２３２ａ、２３２ｂに入力される電圧の極性を反転して交流駆動を行うようにしたことで、１つの階調アンプが正極と負極とで同一階調を駆動するためにオフセットの影響をキャンセルし、階調アンプにオフセットがあっても自然な表示が可能で且つＤＣアンバランスも起きることがない。また、ガンマアンプ２３２ａ、２３２ｂに入力される電圧の極性を反転して交流駆動を行うようにしたことで、ガンマアンプ２３２ａ、２３２ｂにもオフセットがあった場合に、その影響をもキャンセルすることが可能である。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００７−２１９２００号公報
【特許文献２】特開２００９−１３９４４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
以下に関連技術の分析を与える。  
【００１８】
図１８を参照して説明した関連技術（特許文献２）では、階調電圧生成部２３のガンマアンプ２３２ａ、２３２ｂに入力される電圧の極性を反転して交流駆動を行うようにしている。
【００１９】
この関連技術においては、正極性と負極性とで、ガンマ抵抗及びＤＡＣ回路を共用している場合に適用が限定されている。ただし、＋極性と−極性とでガンマ抵抗及びＤＡＣ回路を共用している場合には、関連技術でオフセットのキャンセルが実現可能である。
【００２０】
例えば図１６に示すように、正極性と負極性とで、別々のガンマ抵抗及びＤＡＣ回路を備えた一般的なソースドライバにはそのまま適用することが出来ない。図１６において、正極性（Ｖｐ１、Ｖｐｎ）をガンマアンプＡＰ１、ＡＰｎで増幅した電圧がガンマ抵抗１（ラダー抵抗）の両端の端子電圧として供給され、ガンマ抵抗１の抵抗分割電圧がＤＡＣｐ１に入力され、ＤＡＣｐ１から正極性電圧が出力される。また負極性（Ｖｎ１、Ｖｎｎ）をガンマアンプＡｎ１、Ａｎｎで増幅した電圧がガンマ抵抗２（ラダー抵抗）の両端の端子電圧として供給され、ガンマ抵抗２の抵抗分割電圧がＤＡＣｎ１に入力され、ＤＡＣｎ１から負極性電圧が出力される。
【００２１】
ここで、図１６の構成に対して、図１８を参照して説明した関連技術（特許文献２）を適用した例（参考例）を考える。この場合、ガンマアンプとガンマ抵抗１、２との間にも、切換スイッチを挿入する必要がある。この場合、切換スイッチの抵抗分だけ、ガンマ抵抗に印加される電圧がシフトすることになる。さらに、切換スイッチの抵抗によるガンマ抵抗の電圧のシフト量も、切換スイッチの抵抗のバラツキによって変動する。
【００２２】
さらに上記問題点とは別の観点において、図１８を参照して説明した関連技術（特許文献２）の構成は、所謂ＶＣＯＭ反転駆動でのみ、その作用効果を奏することができるドライバであり、例えば低消費電力化と高画質化の両方が同時に要求される大型テレビ等のドライバに、そのまま適用することはできない。その理由は以下の通りである。
【００２３】
対向基板電極電圧ＶＣＯＭは、正極性の最低電圧（ＶγＬ）以下の電圧であり、且つ、負極性の最高電圧（ＶγＨ）以上の電圧である必要がある。図１８に示した回路において、この条件を満たすためには、例えば、ＳＷａがＶγＨを選択し、ＳＷｂがＶγＬを選択して正極性を出力するものとした場合、ＶＣＯＭ電圧は、ＶγＬ以下の電圧である必要がある。その後、極性が切り替わって、負極性を出力するときには、ＶＣＯM電圧はＶγＨ以上の電圧である必要がある。つまり、図１８の回路を備えたドライバを表示装置に用いるには、ＶＣＯＭ電圧は、正極性の時にはＶγＬ以下の電圧であり、且つ、負極性の時にはＶγＨよりも高い電圧である必要がある。この条件を満たすためには、ＶＣＯＭ電圧は、極性に応じてその電圧値を変化させるＶＣＯＭ反転駆動にしか適用できないことが明らかにされたものと思料される。ＶＣＯＭ電圧が印加される対向電極は、全ての画素容量、補助容量とデータ配線の主な寄生容量の対向電極であり、表示パネルの中で最も容量値が大きい。この電圧値をライン毎（ライン反転駆動）またはフレーム毎（フレーム反転駆動）に変える必要があるということは、低消費電力化に限界があることを意味する。
【００２４】
また図１８に示した回路構成において、ＶＣＯＭ反転駆動では、出力Ｙ１乃至Ｙｐは同時にはいずれか一方の極性しか出力することができず、大型液晶テレビ等の良好な画質（高画質）が期待される駆動方式に用いられるドット反転やカラム反転駆動のための、同一ラインの隣接画素間で逆極性の電圧で駆動するドライバには適用できない。
【００２５】
ＶＣＯＭ反転駆動は、ドライバの電源電圧を半分にすることができるという利点があるため、対向電極の容量値が問題とならない小型の表示パネルであって、ライン反転又はフレーム反転方式の駆動でも、画質に問題が起きない、階調数が比較的少ない表示パネルに用いられることが多い。
【００２６】
つまり、大型テレビ等に要求される、大画面化及び低消費電力化と、高画質化を実現するためのドット反転又はカラム反転駆動が要求されるドライバには、関連技術（特許文献２等）の回路をそのまま用いることはできない。
【課題を解決するための手段】
【００２７】
本発明は、上記問題点の少なくとも１つを解決するものであり、概略以下の構成とされる（ただし、限定されるものでない）。本発明によれば、正極性の第１及び第２の電圧が与えられる第１及び第２の電圧端子と、
負極性の第３及び第４の電圧が与えられる第３及び第４の電圧端子と、
第１乃至第４の差動段と、
直列に接続した複数の抵抗を含む第１及び第２の抵抗アレイと、
前記第１の抵抗アレイの第１及び第２のノードにそれぞれ出力が接続された第１及び第２の出力段と、
前記第２の抵抗アレイの第１及び第２のノードにそれぞれ出力が接続された第３及び第４の出力段と、
前記第１及び第３の電圧端子と前記第１及び第３の差動段の入力間に接続された第１のスイッチと、
前記第２及び第４の電圧端子と前記第２及び第４の差動段の入力間に接続された第２のスイッチと、
前記第１及び第３の差動段の出力と前記第１及び第３の出力段の入力の間に接続された第３のスイッチと、
前記第２及び第４の差動段の出力と前記第２及び第４の出力段の入力の間に接続された第４のスイッチと、
前記第１の抵抗アレイで抵抗分割された電圧を受け、入力デジタル信号に応じた電圧を出力する第１のデジタルアナログ変換器と、
前記第２の抵抗アレイで抵抗分割された電圧を受け、入力デジタル信号に応じた電圧を出力する第２のデジタルアナログ変換器と、
を備え、
切換制御信号に応答して、前記切換制御信号が第１の論理値のとき、前記第１乃至第４のスイッチにより、
前記第１及び第２の電圧端子が前記第１及び第２の差動段の入力にそれぞれ接続され、
前記第３及び第４の電圧端子が前記第３及び第４の差動段の入力にそれぞれ接続され、
前記第１及び第２の差動段の出力が前記第１及び第２の出力段の入力にそれぞれ接続され、
前記第３及び第４の差動段の出力が前記第３及び第４の出力段の入力にそれぞれ接続され、
前記切換制御信号が第２の論理値のとき、前記第１乃至第４のスイッチにより、
前記第１及び第３の電圧端子が前記第３及び第１の差動段の入力にそれぞれ接続され、
前記第２及び第４の電圧端子が前記第４及び第２の差動段の入力にそれぞれ接続され、
前記第３及び第１の差動段の出力が前記第１及び第３の出力段の入力にそれぞれ接続され、
前記第４及び第２の差動段の出力が前記第２及び第４の出力段の入力に接続される、ドライバ装置（ドライバ）が提供される。
【発明の効果】
【００２８】
本発明によれば、階調電圧を生成する抵抗ラダー（ガンマ抵抗）へ電圧を印加するアンプのオフセットの影響を抑制し、回路規模の増大を抑制しながら、ブロックむら、フリッカ等を抑制し、画質の向上させることができる。さらに、ガンマアンプのオフセットキャンセル回路を不要としている。正極性と負極性で別の抵抗アレイ、ＤＡＣを備えたドライバに適用して好適とされる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施形態を示す図である。
【図２】本発明の一実施形態を示す図である。
【図３】本発明の一実施形態を説明するための図である。
【図４】本発明の別の実施形態を示す図である。
【図５】図１のガンマアンプ差動段と出力段の構成を示す図である。
【図６】図１のＳＷａ１、ＳＷａ２の構成例を示す図である。
【図７】図１のＳＷｂ１、ＳＷｂ２の構成例を示す図である。
【図８】図２のＳＷｃ１、ＳＷｃ２の構成例を示す図である。
【図９】極性反転信号ＰＯＬ／ＰＯＬＢの波形を示す図である。
【図１０】図１のガンマアンプ差動段と出力段の別の構成を示す図である。
【図１１】図１のガンマアンプ差動段と出力段のさらに別の構成を示す図である。
【図１２】図１のガンマアンプ差動段と出力段のさらに別の構成を示す図である。
【図１３】図１０のガンマアンプ差動段と出力段間のＳＷｂ１、ＳＷｂ２の構成例を示す図である。
【図１４】図１１のガンマアンプ差動段と出力段間のＳＷｂ１、ＳＷｂ２の構成例を示す図である。
【図１５】カラム反転駆動、ドット反転駆動への適用例を模式的に示す図である。
【図１６】正極性、負極性用のガンマ抵抗、ＤＡＣを備えたドライバの構成を示す図である。
【図１７】液晶表示装置の概略構成を示す図である。
【図１８】特許文献２の図４を引用した図である。
【発明を実施するための形態】
【００３０】
以下に好ましい形態を説明する。駆動装置のいくつかの好ましい形態において、正極性側、負極性側のガンマ抵抗に対して基準電圧をそれぞれ与えるアンプ（ガンマアンプ）を構成する差動段（ＡＤｐ１、ＡＤｎ１）、（ＡＤｐ２、ＡＤｎ２）の前段と後段に、切換スイッチ（ＳＷａ１、ＳＷｂ１）、（ＳＷａ２、ＳＷｂ２）を挿入し、例えば極性制御信号（ＰＯＬ）の値の反転に応答して、正極性側と負極性側の差動段の接続を切換える。
【００３１】
より詳細には、正極性の第１及び第２の電圧が与えられる第１及び第２の電圧端子（図１のＶｐ１、Ｖｐ２）と、負極性の第３及び第４の電圧が与えられる第３及び第４の電圧端子（図１のＶｎ１、Ｖｎ２）と、第１乃至第４の差動段（図１のＡＤｐ１、ＡＤｐ２、ＡＤｎ１、ＡＤｎ２）と、直列に接続した複数の抵抗を含む第１及び第２の抵抗アレイ（図１のガンマ抵抗１、２）と、前記第１の抵抗アレイの第１及び第２のノードにそれぞれ出力が接続された第１及び第２の出力段（図１のＡＯｐ１、ＡＯｐ２）と、前記第２の抵抗アレイの第１及び第２のノードにそれぞれ出力が接続された第３及び第４の出力段（図１のＡＯｎ１、ＡＯｎ２）と、前記第１及び第３の電圧端子（Ｖｐ１、Ｖｎ１）と前記第１及び第３の差動段（ＡＤｐ１、ＡＤｎ１）の入力間に接続された第１のスイッチ（図１のＳＷａ１）と、前記第２及び第４の電圧端子（Ｖｐ２、Ｖｎ２）と前記第２及び第４の差動段（ＡＤｐ２、ＡＤｎ２）の入力間に接続された第２のスイッチ（図１のＳＷａ２）と、前記第１及び第３の差動段（ＡＤｐ１、ＡＤｎ１）の出力と前記第１及び第３の出力段（ＡＯｐ１、ＡＯｎ１）の入力の間に接続された第３のスイッチ（図１のＳＷｂ１）と、前記第２及び第４の差動段（ＡＤｐ２、ＡＤｎ２）の出力と前記第２及び第４の出力段（ＡＯｐ２、ＡＯｎ２）の入力の間に接続された第４のスイッチ（図１のＳＷｂ２）と、前記第１の抵抗アレイ（ガンマ抵抗１）で抵抗分割された電圧を受け、入力デジタル信号に応じた電圧を出力する第１のデジタルアナログ変換器（図１のＤＡＣｐ１）と、前記第２の抵抗アレイ（ガンマ抵抗２）で抵抗分割された電圧を受け、入力デジタル信号に応じた電圧を出力する第２のデジタルアナログ変換器（図１のＤＡＣｎ１）と、を備えている。
【００３２】
前記第１乃至第４のスイッチ（ＳＷａ１、ＳＷａ２、ＳＷｂ１、ＳＷｂ２）は、入力される切換制御信号（例えば極性判定信号ＰＯＬ）が第１の論理値のとき、前記第１及び第２の電圧端子（Ｖｐ１、Ｖｐ２）を前記第１及び第２の差動段（ＡＤｐ１、ＡＤｐ２）の入力にそれぞれ接続し、前記第３及び第４の電圧端子（Ｖｎ１、Ｖｎ２）を前記第３及び第４の差動段（ＡＤｎ１、ＡＤｎ２）の入力にそれぞれ接続し、前記第１及び第２の差動段（ＡＤｐ１、ＡＤｐ２）の出力を前記第１及び第２の出力段（ＡＯｐ１、ＡＯｐ２）の入力にそれぞれ接続し、前記第３及び第４の差動段（ＡＤｎ１、ＡＤｎ２）の出力を前記第３及び第４の出力段（ＡＯｎ１、ＡＯｎ２）の入力にそれぞれ接続する。
【００３３】
前記第１乃至第４のスイッチ（ＳＷａ１、ＳＷａ２、ＳＷｂ１、ＳＷｂ２）は、前記切換制御信号が第２の論理値のとき、前記第１及び第３の電圧端子（Ｖｐ１、Ｖｎ１）を前記第３及び第１の差動段（ＡＤｎ１、ＡＤｐ１）の入力にそれぞれ接続し、前記第２及び第４の電圧端子（Ｖｐ２、Ｖｎ２）を前記第４及び第２の差動段（ＡＤｎ２、ＡＤｐ２）の入力にそれぞれ接続し、前記第３及び第１の差動段（ＡＤｎ１、ＡＤｐ１）の出力を前記第１及び第３の出力段（ＡＯｐ１、ＡＯｎ１）の入力にそれぞれ接続し、前記第４及び第２の差動段（ＡＤｎ２、ＡＤｐ２）の出力を前記第２及び第４の出力段（ＡＯｐ２、ＡＯｎ２）の入力にそれぞれ接続する。
【００３４】
さらに、前記第１乃至第４の差動段（ＡＤｐ１、ＡＤｐ２、ＡＤｎ１、ＡＤｎ２）は、前記第１及び第２のスイッチ（ＳＷａ１、ＳＷａ２）から出力される電圧を非反転入力端子にそれぞれ入力し、前記第１及び第３の差動段（ＡＤｐ１、ＡＤｎ１）の反転入力端子と、前記第１及び第３の出力段（ＡＯｐ１、ＡＯｎ１）の出力との間に接続された第５のスイッチ（図２のＳＷｃ１）と、前記第２及び第４の差動段（ＡＤｐ２、ＡＤｎ２）の反転入力端子と、前記第２及び第４の出力段（ＡＯｐ２、ＡＯｎ２）の出力との間に接続された第６のスイッチ（図２のＳＷｃ２）と、を備えている。
【００３５】
例えば極性反転信号（切換制御信号）（ＰＯＬ）が第１の論理値のとき、正極性側の第１の電圧（Ｖｐ１）、及び負極性側の第１の電圧（Ｖｎ１）は第１のスイッチ（ＳＷａ１）を介して、それぞれ第１及び第３のガンマアンプの差動段（ＡＤｐ１、ＡＤｎ１）の非反転入力端子に入力され、それぞれのガンマアンプの差動段（ＡＤｐ１、ＡＤｎ１）の出力は第３のスイッチ（ＳＷｂ１）からそれぞれ第１及び第３のガンマアンプの出力段（ＡＯｐ１、ＡＯｎ１）を介してそれぞれ第１及び第２のガンマ抵抗の一端に出力されるとともに、第５のスイッチ（ＳＷｃ１）によってそれぞれ第１及び第３のガンマアンプの差動段（ＡＤｐ１、ＡＤｎ１）の反転入力端子に入力される。
【００３６】
一方、このとき、正極性側の第２の電圧（Ｖｐ２）、及び負極正側の第２の電圧（Ｖｎ２）は、第２のスイッチ（ＳＷａ２）を介して、それぞれ第２及び第４のガンマアンプの差動段（ＡＤｐ２、ＡＤｎ２）の非反転入力端子に入力され、それぞれ第２及び第４のガンマアンプの差動段（ＡＤｐ２、ＡＤｎ２）の出力は、第４のスイッチ（ＳＷｂ２）からそれぞれ第２及び第４のガンマアンプの出力段（ＡＯｐ２、ＡＯｎ２）を介してそれぞれ第１及び第２のガンマ抵抗の他端に出力されるとともに、第６のスイッチ（ＳＷｃ２）によってそれぞれ第２及び第４のガンマアンプの差動段（ＡＤｐ２、ＡＤｎ２）の反転入力端子に入力される。
【００３７】
これにより、第１及び第２のガンマアンプの差動段と第１及び第２のガンマアンプの出力段とがそれぞれボルテージフォロアアンプを構成するため、正極性の第１の電圧（Ｖｐ１）は第１のガンマアンプの差動段（ＡＤｐ１）のオフセットを持ってガンマ抵抗１の一端に出力され、正極性の第２の電圧（Ｖｐ２）は第２のガンマアンプの差動段（ＡＤｐ２）のオフセットを持ってガンマ抵抗１の他端に出力される。
【００３８】
また、第３及び第４のガンマアンプの差動段と第３及び第４のガンマアンプの出力段とがそれぞれボルテージフォロアアンプを構成するため、負極性の第１の電圧（Ｖｎ１）は第３のガンマアンプの差動段（ＡＤｎ１）のオフセットを持ってガンマ抵抗２の一端に出力され、負極性の第２の電圧（Ｖｎ２）は第４のガンマアンプの差動段（ＡＤｎ２）のオフセットを持ってガンマ抵抗２の他端に出力される。
【００３９】
極性反転信号（ＰＯＬ）が第１の論理値から反転し第２の論理値のとき、正極性側の第１の電圧（Ｖｐ１）、及び負極性側の第１の電圧（Ｖｎ１）は、第１のスイッチ（ＳＷａ１）を介して、それぞれ第３及び第１のガンマアンプの差動段（ＡＤｎ１、ＡＤｐ１）の非反転入力端子に入力され、それぞれのガンマアンプの差動段（ＡＤｎ１、ＡＤｐ１）の出力は第３のスイッチ（ＳＷｂ１）からそれぞれ第１及び第３のガンマアンプの出力段（ＡＯｐ１、ＡＯｎ１）を介してそれぞれ第１及び第２のガンマ抵抗の一端に出力されるとともに、第５のスイッチ（ＳＷｃ１）によってそれぞれ第３及び第１のガンマアンプの差動段（ＡＤｎ１、ＡＤｐ１）の反転入力端子に入力される。
【００４０】
一方、このとき、正極性の第２の電圧（Ｖｐ２）、及び負極性側の第２の電圧（Ｖｎ２）は、第２のスイッチ（ＳＷａ２）を介して、それぞれ第４及び第２のガンマアンプの差動段（ＡＤｎ２、ＡＤｐ２）の非反転入力端子に入力され、それぞれ第４及び第２のガンマアンプの差動段（ＡＤｎ２、ＡＤｐ２）の出力は、第４のスイッチ（ＳＷｂ２）からそれぞれ第２及び第４のガンマアンプの出力段（ＡＯｐ２、ＡＯｎ２）を介してそれぞれ第１及び第２のガンマ抵抗の他端に出力されるとともに、第６のスイッチ（ＳＷｃ２）によってそれぞれ第４及び第２のガンマアンプの差動段（ＡＤｎ２、ＡＤｐ２）の反転入力端子に入力される。
【００４１】
これにより、第３及び第４のガンマアンプの差動段と第１及び第２のガンマアンプの出力段とがそれぞれボルテージフォロアアンプを構成するため、正極性の第１の電圧（Ｖｐ１）は第３のガンマアンプの差動段（ＡＤｎ１）のオフセットを持ってガンマ抵抗１の一端に出力され、正極性の第２の電圧（Ｖｐ２）は第４のガンマアンプの差動段（ＡＤｎ２）のオフセットを持ってガンマ抵抗１の他端に出力される。
【００４２】
また、第１及び第２のガンマアンプの差動段と第３及び第４のガンマアンプの出力段とがそれぞれボルテージフォロアアンプを構成するため、負極性の第１の電圧（Ｖｎ１）は第１のガンマアンプの差動段（ＡＤｐ１）のオフセットを持ってガンマ抵抗２の一端に出力され、負極性の第２の電圧（Ｖｎ２）は第２のガンマアンプの差動段（ＡＤｐ２）のオフセットを持ってガンマ抵抗２の他端に出力される。
【００４３】
極性反転信号（ＰＯＬ）の値に応じて正極性側の電圧を出力するときと、変化した極性反転信号（ＰＯＬ）の値に応じて負極性側の電圧を出力するときとで、ガンマアンプの差動段が同一であることから、極性反転信号（ＰＯＬ）の値が変わった時の１つの出力端子について、符号を含むオフセット値が同一となるのに対して、対向基板電極電圧ＶＣＯＭを基準とした映像信号電圧が正極と負極とで極性が異なるため、正極性側と負極性側の出力の振幅差において、オフセットが、空間積分（ディザリング；dithering）及び時間積分によって、キャンセルされ、表示装置の観察者にとって、ガンマアンプのオフセットが見えなくなる。
【００４４】
参考例として前述したように、図１８の構成を図１６に適用した場合、ガンマアンプ（図１８の２３２ａ、ｂ）とガンマ抵抗（図１８の２３３）との間にも切換スイッチを挿入して接続を切換えないと、階調アンプ（図１８の２４）自体の持つオフセットを直接的にキャンセルすることはできない。ガンマアンプ（図１８の２３２ａ、ｂ）とガンマ抵抗（図１８の２３３）との間にも切換スイッチを入れた場合、スイッチの抵抗分だけガンマ抵抗（図１８の２３３）に掛かる電圧がシフトしてしまい、シフトする値もスイッチの抵抗バラツキによって変動してしまうという問題が発生する。これに対して、本発明の形態によれば、ガンマアンプを差動段と出力段に分離し、その間に接続を切り換えることで、階調電圧を生成する抵抗ラダー（ガンマ抵抗）へ電圧を印加するアンプのオフセットの影響を抑制している。
【００４５】
また、特に制限されるものではないが、本発明の形態によれば、大画面テレビ等、低消費電力で、高画質のドット反転又はカラム反転に必要な、対向基板電極電圧ＶＣＯＭが一定値の表示装置において、ガンマアンプの差動部のオフセットの影響を抑制することができる。例示的な実施形態について説明する。
【００４６】
＜実施形態１＞
図１は、実施形態１の駆動装置（ドライバ）の構成を示す図である。図１を参照すると、正極性側の外部入力電源Ｖｐ１、Ｖｐ２（外部入力電源Ｖｐ１、Ｖｐ２に接続する電源端子の電源電圧）が、スイッチＳＷａ１、ＳＷａ２、ガンマアンプ差動段、スイッチＳＷｂ１、ＳＷｂ２、ガンマアンプ出力段ＡＯｐ１、ＡＯｐ２を介して、正極性用のガンマ抵抗１へと入力される。ガンマ抵抗１にて抵抗分割された階調電圧群が、ＤＡＣ回路ＤＡＣｐ１へと入力され、ＤＡＣ回路ＤＡＣｐ１では、入力デジタル信号（映像デジタル信号）に対応した階調電圧が選択され、正極性側の出力電圧が決まる。ＤＡＣ回路ＤＡＣｐ１の出力は出力アンプ（出力ＡＭＰ）（不図示）へ入力され、出力アンプの出力は、図示されない出力スイッチを介して液晶表示装置（ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｉｓｔａｌ  Ｄｉｓｐｌａｙ）パネル）（不図示）のデータ線に接続される。なお、ガンマ抵抗１からＤＡＣ回路に出力される階調電圧群は、複数の出力アンプのそれぞれに対応して設けられる複数のＤＡＣｐ１（不図示）に共通に供給される。
【００４７】
負極性側の外部入力電源Ｖｎ１、Ｖｎ２（外部入力電源Ｖｎ１、Ｖｎ２に接続する電源端子の電源電圧）が、スイッチＳＷａ１、ＳＷａ２、ガンマアンプ差動段、スイッチＳＷｂ１、ＳＷｂ２、ガンマアンプ出力段ＡＯｎ１、ＡＯｎ２を介して負極性用のガンマ抵抗２へと入力される。ガンマ抵抗２にて抵抗分割された階調電圧群が、ＤＡＣ回路ＤＡＣｎ１へと入力され、ＤＡＣ回路ＤＡＣｎ１では、入力デジタル信号（映像デジタル信号）に対応した階調電圧が選択され、負極性側の出力電圧が決まる。ＤＡＣ回路ＤＡＣｎ１の出力は出力アンプ（出力ＡＭＰ）（不図示）へ入力され、出力アンプの出力は、図示されない出力スイッチを介して液晶表示装置（ＬＣＤパネル）（不図示）のデータ線に接続される。なお、ガンマ抵抗２からＤＡＣ回路に出力される階調電圧群は、複数の出力アンプのそれぞれに対応して設けられる複数のＤＡＣｎ１（不図示）に共通に供給される。なお、図１では、簡単のため、ＤＡＣ回路ＤＡＣｐ１、ＤＡＣｎ１へ共通に入力されるデジタル信号（映像デジタル信号）は図示されていない。ＤＡＣｐ１、ＤＡＣｎ１にそれぞれ接続する出力アンプの出力対は、極性反転信号（不図示）に基づき、出力スイッチ（不図示）を介して、対応するデータ線対にストレート接続されるか、クロス（交差）接続される。
【００４８】
ガンマアンプを、ガンマアンプ差動段（入力差動段）と、ガンマアンプ出力段に分割し、ガンマアンプ差動段と、ガンマアンプ差動段の出力を受けるガンマアンプ出力段とで、１つのガンマアンプとして機能する。すなわち、
ガンマアンプ差動段ＡＤｐ１、ＡＤｐ２と、
ガンマアンプ差動段ＡＤｎ１、ＡＤｎ２と、
ガンマアンプ出力段ＡＯｐ１、ＡＯｐ２と、
ガンマアンプ出力段ＡＯｎ１、ＡＯｎ２と、
Ｖｐ１、Ｖｎ１と、ガンマアンプ差増段ＡＤｐ１、ＡＤｎ１の入力（非反転入力）間に配設されたスイッチＳｗａ１と、
Ｖｐ２、Ｖｎ２と、ガンマアンプ差増段ＡＤｐ２、ＡＤｎ２の入力（非反転入力）間に配設されたスイッチＳｗａ２と、
ガンマアンプ差増段ＡＤｐ１、ＡＤｎ１の出力と、ガンマアンプ出力段ＡＯｐ１、ＡＯｎ１の入力との間に配設されたスイッチＳＷｂ１と、
ガンマアンプ差増段ＡＤｐ２、ＡＤｎ２の出力と、ガンマアンプ出力段ＡＯｐ２、ＡＯｎ２の入力との間に配設されたスイッチＳＷｂ２と、
を備えている。
【００４９】
スイッチＳｗａ１、Ｓｗａ２、ＳＷｂ１、ＳＷｂ２は、極性反転信号ＰＯＬ（図１では図示されない）によって、例えば、ＰＯＬ＝Ｈｉｇｈのとき、２入力を２つの出力にストレート出力し、ＰＯＬ＝Ｌｏｗのとき、２入力を２つの出力にクロス（交差）出力する構成とされ、正極性側のガンマアンプ差動段（例えばＡＤｐ１）と負極性側のガンマアンプ差動段（例えばＡＤｎ１）の入れ換えが行われる。すなわち、極性反転毎に、スイッチＳＷａ１、ＳＷａ２、スイッチＳＷｂ１、ＳＷｂ２を切換えることで、共通のガンマアンプ出力段に対して、正極性側のガンマアンプ差動段と負極性側のガンマアンプ差動段を入れ換えて使用する。
【００５０】
例えば、極性反転信号ＰＯＬ＝Ｈｉｇｈのとき、
・Ｖｐ１→ＳＷａ１→ＡＤｐ１→ＳＷｂ１→ＡＯｐ１→ガンマ抵抗１の一端；
・Ｖｎ１→ＳＷａ１→ＡＤｎ１→ＳＷｂ１→ＡＯｎ１→ガンマ抵抗２の一端；
・Ｖｐ２→ＳＷａ２→ＡＤｐ２→ＳＷｂ２→ＡＯｐ２→ガンマ抵抗１の他端；
Ｖｎ２→ＳＷａ２→ＡＤｎ２→ＳＷｂ２→ＡＯｎ２→ガンマ抵抗２の他端；
の接続形態とされる。
【００５１】
極性反転信号ＰＯＬ＝Ｌｏｗのとき、
・Ｖｐ１→ＳＷａ１→ＡＤｎ１→ＳＷｂ１→ＡＯｐ１→ガンマ抵抗１の一端；
・Ｖｎ１→ＳＷａ１→ＡＤｐ１→ＳＷｂ１→ＡＯｎ１→ガンマ抵抗２の一端；
・Ｖｐ２→ＳＷａ２→ＡＤｎ２→ＳＷｂ２→ＡＯｐ２→ガンマ抵抗１の他端；
・Ｖｎ２→ＳＷａ２→ＡＤｐ２→ＳＷｂ２→ＡＯｎ２→ガンマ抵抗２の他端；
の接続形態とされる。
【００５２】
すなわち、ＰＯＬ＝Ｈｉｇｈのとき、ＡＯｐ１がＡＤｐ１の出力を受けガンマ抵抗１の一端に電圧Ｖｐ１を供給し、ＡＯｐ２がＡＤｐ２の出力を受けガンマ抵抗１の他端に電圧Ｖｐ２を供給し、ＡＯｎ１がＡＤｎ１の出力を受けガンマ抵抗２の一端に電圧Ｖｎ１を供給し、ＡＯｎ２がＡＤｎ２の出力を受けガンマ抵抗２の他端に電圧Ｖｎ２を供給する。
【００５３】
ＰＯＬ＝Ｌｏｗのとき、ＡＯｐ１がＡＤｎ１の出力を受けガンマ抵抗１の一端に電圧Ｖｐ１を供給し、ＡＯｐ２がＡＤｎ２の出力を受けガンマ抵抗１の他端に電圧Ｖｐ２を供給し、ＡＯｎ１がＡＤｐ１の出力を受けガンマ抵抗２の一端に電圧Ｖｎ１を供給し、ＡＯｎ２がＡＤｐ２の出力を受けガンマ抵抗２の他端に電圧Ｖｎ２を供給する。
【００５４】
なお、特に制限されないが、正極性側は、ＶＤＤ≧Ｖｐ１＞Ｖｐ２、負極性側は、Ｖｎ２＞Ｖｎ１≧ＶＳＳとされる。この場合、ガンマ抵抗１の一端（ＡＯｐ１の出力）は他端（ＡＯｐ２の出力）よりも高電位とされ、ガンマ抵抗２の一端（ＡＯｎ１の出力）は他端（ＡＯｎ２の出力）よりも低電位とされる。
【００５５】
上記の通り、例えばガンマアンプ出力段ＡＯｐ１は、極性反転信号ＰＯＬ＝Ｈｉｇｈのとき、正極性側のガンマアンプ差動段ＡＤｐ１に接続して１つのガンマアンプを構成し、ＰＯＬ＝Ｌｏｗのときは、負極性側のガンマアンプ差動段ＡＤｎ１の出力に接続して１つのガンマアンプを構成する。ガンマアンプ出力段ＡＯｐ２は、ＰＯＬ＝Ｈｉｇｈのとき、正極性側のガンマアンプ差動段ＡＤｐ２の出力に接続して１つのガンマアンプを構成し、ＰＯＬ＝Ｌｏｗのときは、負極性側のガンマアンプ差動段ＡＤｎ２に接続して１つのガンマアンプを構成する。ガンマアンプ出力段ＡＯｎ１は、ＰＯＬ＝Ｈｉｇｈのとき、負極性側のガンマアンプ差動段ＡＤｎ１の出力に接続して１つのガンマアンプを構成し、ＰＯＬ＝Ｌｏｗのときは、正極性側のガンマアンプ差動段ＡＤｐ１の出力に接続して１つのガンマアンプを構成する。ガンマアンプ出力段ＡＯｎ２は、ＰＯＬ＝Ｈｉｇｈのとき、負極性側のガンマアンプ差動段ＡＤｎ２の出力に接続してガンマアンプを構成し、ＰＯＬ＝Ｌｏｗのときは、正極性側のガンマアンプ差動段ＡＤｐ２の出力に接続してガンマアンプを構成する。
【００５６】
なお、本実施形態において、ドット反転等、１ライン分の映像アナログデータ出力タイミングを示すストローブ信号ＳＴＢ（パルス）（不図示）の入力ごとに極性が入替わる場合の駆動において、ストローブ信号ＳＴＢの周期が短く、極性切換えごとに、スイッチＳｗａ１、Ｓｗａ２、ＳＷｂ１、ＳＷｂ２において、ガンマアンプ差動段の切換えが時間的に間に合わない場合は、フレーム毎にガンマアンプの差動段の入れ替えを行うようにしてもよい。この場合、スイッチＳｗａ１、Ｓｗａ２、ＳＷｂ１、ＳＷｂ２の切り換えには、ストローブ信号ＳＴＢではなく、フレーム信号を用いればよい。この場合、フレーム毎にガンマアンプ差動段が切り替えられる構成とされる。なお、ストローブ信号（ロウ駆動ストローブ信号）ＳＴＢは、図１７の表示コントローラー９５０から１水平期間毎に出力される信号であり、図１７のデータドライバ９８０から、表示部（ＬＣＤパネル）９６０上の全てのデータ線９６２に１ライン分の映像アナログ信号を出力する期間を制御する。
【００５７】
本実施形態によれば、出力電圧（ＤＡＣの出力が接続される出力アンプの出力電圧）について、正極性側を出力する場合と、負極性側を出力する場合とで、同一のガンマアンプ差動段が使用される。すなわち、連続した２つのドット又は連続した２フレームに亘って一つのドットが同じ映像デジタル信号を表示する場合、極性反転信号ＰＯＬ＝Ｈｉｇｈで、電圧Ｖｐ１を出力している出力端子（ＤＡＣｐ１の出力を受ける出力アンプの出力が接続されるドライバの出力端子）は、極性反転信号ＰＯＬ＝Ｌｏｗでは、ＤＡＣｎ１の出力を受ける出力アンプからの電圧Ｖｎ１を出力することになるが、極性反転信号ＰＯＬ＝ＨｉｇｈでＶｐ１を出力する場合と、極性反転信号ＰＯＬ＝ＬｏｗでＶｎ１を出力する場合のいずれにおいても、ガンマアンプ差動段としてＡＤｐ１を使用することになる。
【００５８】
また、極性反転信号ＰＯＬ＝Ｈｉｇｈで電圧Ｖｎ１を出力している出力端子（ＤＡＣｎ１の出力を受ける出力アンプの出力が接続されるドライバの出力端子）は、極性反転信号ＰＯＬ＝Ｌｏｗでは、電圧Ｖｐ１を出力することになるが（ＤＡＣｐ１の出力を受ける出力アンプの出力からＶｐ１が出力される）、ＰＯＬ＝ＨｉｇｈでＶｎ１を出力する場合、ＰＯＬ＝ＬｏｗでＶｐ１を出力する場合のいずれにおいても、ガンマアンプ差動段としてＡＤｎ１を使用することになる。
【００５９】
ガンマアンプ（差動増幅器）のオフセットは、ほとんど差動段（ガンマアンプ差動段）の特性によって決まることから、差動段が同一であれば、出力段が切り換わっても、ガンマアンプのオフセット値は、切り換え前後で一定となる。その結果、極性反転（ＰＯＬのＨｉｇｈとＬｏｗの切り換え）の前後での出力振幅差で見ると、ガンマアンプのオフセット値は見えなくなる。
【００６０】
例えばガンマアンプ差動段ＡＤｐ１のオフセットをＡ、ガンマアンプ差動段ＡＤｎ１のオフセットをａとした場合、ＰＯＬ＝Ｈｉｇｈで電圧Ｖｐ１を出力している第１出力端子（ドライバの第１出力端子）は、Ｖｐ１と当該第１出力端子の経路に、ガンマアンプ差動段ＡＤｐ１が含まれることから、出力電圧はＶｐ１＋Ａとなる。
【００６１】
ＰＯＬ＝Ｌｏｗにおいて、Ｖｎ１を出力する前記第１出力端子（ドライバの前記第１出力端子）は、Ｖｎ１と当該出力端子の経路に、ガンマアンプ差動段ＡＤｐ１が含まれることから、出力電圧はＶｎ１＋Ａとなる。
【００６２】
その結果、極性反転前後での前記第１出力端子の出力振幅差は、
Ｖｐ１＋Ａ−（Ｖｎ１＋Ａ）＝Ｖｐ１−Ｖｎ１
となり、ガンマアンプのオフセットは見えなくなる。その結果、ブロック毎（チップ毎）のガンマアンプのオフセットの差分によって発生するブロックむらは抑制される。
【００６３】
また、ＰＯＬ＝Ｈｉｇｈで電圧Ｖｎ１を出力している第２出力端子（第１出力端子の隣の端子）は、Ｖｎ１と前記第２出力端子の経路に、ガンマアンプ差動段ＡＤｎ１が含まれることから、出力電圧はＶｎ１＋ａとなる。
【００６４】
同様に、ＰＯＬ＝Ｌｏｗにおいて、Ｖｐ１を出力する前記第２出力端子は、Ｖｐ１と当該出力端子の経路に、ガンマアンプ差動段ＡＤｎ１が含まれることから、出力電圧はＶｐ１＋ａとなる。
【００６５】
その結果、極性反転前後での前記第２の出力端子の出力振幅差は、
Ｖｎ１＋ａ−（Ｖｐ１＋ａ）＝Ｖｎ１−Ｖｐ１
となり、ガンマアンプのオフセットは見えなくなる。
【００６６】
ところで、反転駆動の液晶画素の、連続した画素、及び複数のフレームに亘って同一の透過率を期待する場合の均一性の評価に、“出力振幅差”を用いたが、これは、当業者には良く利用されているの評価関数である。ここで、簡単に説明すると、以下のようになる。液晶画素の透過率は、画素に印加される電圧（画素電圧）の絶対値で決定し、その画素電圧の極性によらない。また、液晶画素の反転駆動では、連続した２つの画素や同一の画素の連続した２つのフレームで画素電圧は、対向基板電極電圧ＶＣＯＭを基準にして必ず逆の極性になる。このため、隣り合った逆の極性の画素電圧の差や、前のフレームの画素電圧と後のフレームの画素電圧の差は、２つの画素の透過率の平均値の２倍に比例することになる。電圧の差を見るだけで、液晶画素の透過率の空間的及び時間的平均が求められることから、この評価関数は、当業者の間で広く使用されている。
【００６７】
図１５は、本実施形態における液晶表示パネル上での表示イメージを模式的に示したものである。
【００６８】
図１５（Ａ）は、カラム反転駆動方式の場合の正極性と負極性のオフセットＡ、ａを画素毎に表示した図である。フレーム１（Ｆｒａｍｅ１）において、ガンマアンプ差動段ＡＤｐ１を使用したドットについては、画素容量の充電電圧にオフセット電圧Ａ、ガンマアンプ差動段ＡＤｎ１を使用したドットについては画素容量の充電電圧にオフセット電圧ａを持っている。フレーム２（Ｆｒａｍｅ２）に切り替わると、ドットは、カラム単位に全て逆極性となるが（ＰＯＬが反転）、使用するガンマアンプ差動段は入れ替わらない。このため、画素の充電電圧が持つオフセット値は、Ｆｒａｍｅ１と代わらない。
【００６９】
例えば、１列目のドットと２列目のドットは、フレーム１では（例えばＰＯＬ＝Ｈｉｇｈ）、図１のＤＡＣｐ１、ＤＡＣｎ１の出力でそれぞれ駆動され、それぞれの画素容量の充電電圧のオフセットはＡ、ａであり、フレーム２では、極性反転し（ＰＯＬ＝Ｌｏｗ）、図１のＤＡＣｎ１、ＤＡＣｐ１の出力で駆動されるが、使用するガンマアンプ差動段は正極性駆動時と同一であるため、画素容量の充電電圧のオフセットはＡ、ａである。すなわち、フレーム１（Ｆｒａｍｅ１）でオフセット電圧Ａを持っていたドットは、フレーム２（Ｆｒａｍｅ２）でもオフセットＡ、フレーム１（Ｆｒａｍｅ１）でオフセット電圧ａをも持っていたドットはフレーム２（Ｆｒａｍｅ２）でもオフセットａを持つことになる。この原理は、カラム反転駆動でもドット反転駆動でも同じである。極性反転に対して、ガンマアンプの差動段は入れ換えず、出力段側を入れ換えることで、オフセット値が常に同じとなり、フリッカは発生しない
【００７０】
図１５（Ｂ）は、ドット反転駆動方式の場合の正極性と負極性のオフセットＡ、ａを画素毎に表示した図である。例えば、第１行第１列のドットと第１行第２列のドットは、フレーム１では（例えばＰＯＬ＝Ｈｉｇｈ）、図１のＤＡＣｐ１とＤＡＣｎ１の出力でそれぞれ駆動され、それぞれの画素容量の充電電圧のオフセットはＡ、ａであり、フレーム２では、図１のＤＡＣｎ１とＤＡＣｐ１の出力でそれぞれ駆動され、それぞれの画素容量の充電電圧のオフセットはＡ、ａである。１行下の第２行第１列のドットと第２行第２列のドットは、フレーム１では、図１のＤＡＣｎ１とＤＡＣｐ１の出力でそれぞれ駆動され、それぞれの画素容量の充電電圧のオフセットはＡ、ａであり、フレーム２では、図１のＤＡＣｐ１とＤＡＣｎ１の出力でそれぞれ駆動され、それぞれの画素容量の充電電圧のオフセットはＡ、ａである。各ドットのオフセット値が常に同じとなり、フリッカは発生しない。
【００７１】
なお、ストローブ信号ＳＴＢの周期が短く、極性反転ごとに、スイッチＳｗａ１、Ｓｗａ２、ＳＷｂ１、ＳＷｂ２の切換えが時間的に間に合わない場合は、図１５（Ｃ）のように、フレーム毎にのみ、図１のスイッチＳＷａ１、ＳＷａ２、ＳＷｂ１、ＳＷｂ２の切り換えを行う。
【００７２】
本実施形態によれば、時間平均だけでオフセットを見えなくしているのではなく、隣接又は斜め隣接の空間的にもオフセットをキャンセルするため、ガンマアンプのオフセット値が大きい場合、あるいは、フレーム周期が長い場合でも、フリッカが目立つことが無い。
【００７３】
また、上記参考例で説明したように、ガンマアンプ前後にスイッチを挿入する構成とした場合、ガンマアンプの出力に接続されるスイッチの抵抗分だけ電圧が変動し、スイッチの抵抗値のバラツキによってブロックむらの発生が起こることが考えられる。
【００７４】
本実施形態によれば、差動段のみを入れ替えるようにすることで、ガンマアンプの出力にはスイッチは不要となり、スイッチの抵抗バラツキによる影響も無くなる。
【００７５】
液晶表示パネルのドットごとの振幅差偏差に対するオフセット電圧の影響がキャンセルされるため、ブロックムむら、フリッカの抑制／解消に貢献する。さらに、ガンマアンプにオフセットキャンセル回路を設けることを不要とし、回路規模の増大を抑制する。このように、本実施形態は、正極性と負極性とで別々のガンマ抵抗及びＤＡＣ回路を備えたソースドライバに適用可能である。
【００７６】
＜出力段の出力の差動段への帰還接続形態＞
なお、図１では、ボルテージフォロワ構成のガンマアンプの差動段ＡＤｐ１、ＡＤｎ１、ＡＤｐ２、ＡＤｎ２の反転入力端子（−端子）の接続について示していない。これは、ガンマアンプ差動段ＡＤｐ１、ＡＤｎ１、ＡＤｐ２、ＡＤｎ２の反転入力端子（−端子）の接続を記載した場合、配線が多くなり、配線の交差等で、発明の理解の容易化に資することにならないためである。そこで、図２を用いて、ガンマアンプ差動段ＡＤｐ１、ＡＤｎ１の接続構成について説明する。
【００７７】
図２（Ａ）に示すように、ガンマアンプ差動段ＡＤｐ１、ＡＤｎ１の非反転入力端子（＋）は、スイッチＳｗａ１を介してＶｐ１又はＶｎ１に接続され、ガンマアンプ差動段ＡＤｐ１、ＡＤｎ１の反転入力端子（−）は、２入力２出力スイッチＳＷｃ１を介して出力段ＡＯｐ１又はＡＯｎ１の出力に接続される。
【００７８】
図２（Ｂ）に示すように、ガンマアンプ差動段ＡＤｐ２、ＡＤｎ２の非反転入力端子（＋）は、スイッチＳｗａ２を介してＶｐ２又はＶｎ２に接続され、ガンマアンプ差動段ＡＤｐ２、ＡＤｎ２の反転入力端子（−）は、２入力２出力スイッチＳＷｃ２を介して、出力段ＡＯｐ２又はＡＯｎ２の出力に接続される。
【００７９】
図２（Ａ）において、ＰＯＬ＝Ｈｉｇｈのとき、差動段ＡＤｐ１、ＡＤｎ１の非反転入力端子（＋）には、スイッチＳＷａ１を介して、Ｖｐ１、Ｖｎ１がそれぞれ入力され、差動段ＡＤｐ１、ＡＤｎ１の出力はスイッチＳｗｂ１を介して、出力段ＡＯｐ１、ＡＯｎ１にそれぞれ入力され、出力段ＡＯｐ１、ＡＯｎ１の出力は、スイッチＳＷｃ１を介して、それぞれ、差動段ＡＤｐ１、ＡＤｎ１の反転入力端子（−）に帰還入力され、図３（Ａ）に示すように、ＡＤｐ１とＡＯｐ１、ＡＤｎ１とＡＯｎ１とは、それぞれ理想的には電圧ゲイン１のボルテージフォロワを構成する。同様に、図２（Ｂ）のＡＤｐ２とＡＯｐ２、ＡＤｎ２とＡＯｎ２とは、それぞれ理想的には電圧ゲイン１のボルテージフォロワを構成する。
【００８０】
ＰＯＬ＝Ｌｏｗのとき、図２（Ａ）において、差動段ＡＤｐ１、ＡＤｎ１の非反転入力端子（＋）には、スイッチＳＷａ１を介して、Ｖｎ１、Ｖｐ１がそれぞれ入力され、差動段ＡＤｐ１、ＡＤｎ１の出力は、スイッチＳＷｂ１を介して、出力段ＡＯｎ１、ＡＯｐ１に入力され、ＡＯｎ１、ＡＯｐ１の出力は、スイッチＳＷｃ１を介して、差動段ＡＤｐ１、ＡＤｎ１の反転入力端子（−）にそれぞれ帰還入力される（図３（Ｂ）参照）。すなわち、図３（Ｂ）に示すように、ＡＤｐ１とＡＯｎ１で理想的には電圧ゲイン１のボルテージフォロワを構成し、ＡＤｎ１とＡＯｐ１で理想的には電圧ゲイン１のボルテージフォロワを構成する。同様に、図２（Ｂ）のＡＤｐ２とＡＯｎ２、ＡＤｎ２とＡＯｐ２とは、それぞれ理想的には電圧ゲイン１のボルテージフォロワを構成する。
【００８１】
＜差動段と出力段の構成例１＞
図５は、本実施形態において、ガンマアンプの差動段と出力段への切り分けを説明するための図であり、切り分け後の差段段と出力段を一般的な等価回路を用いて示した図である。
【００８２】
図５（Ａ）を参照すると、電源（低位側電源）ＶＳＳに一端が接続された定電流源の他端に共通ソースが接続され、非反転入力端子ＩＮ＋、反転入力端子ＩＮ−にゲートがそれぞれ接続されるＮＭＯＳ差動対（Ｎ１、Ｎ２）と、ＶＤＤに一端が接続された定電流源の他端に共通ソースが接続され非反転入力端子ＩＮ＋、反転入力端子ＩＮ−にゲートがそれぞれ接続されるＰＭＯＳ差動対（Ｐ１、Ｐ２）と、電源（高位側電源）ＶＤＤに接続され、差動対（Ｎ１、Ｎ２）の出力対（Ｎ１、Ｎ２のドレイン）にそれぞれの入力ノードが接続された第１、第２のカレントミラー（Ｐ３、Ｐ４）、（Ｐ５、Ｐ６）と、電源（低位側電源）ＶＳＳに接続され、差動対（Ｐ１、Ｐ２）の出力対（Ｐ１、Ｐ２のドレイン）に入力ノードと出力ノードが接続された第３のカレントミラー（Ｎ３、Ｎ４）を備え、第１、第２のカレントミラー（Ｐ３、Ｐ４）、（Ｐ５、Ｐ６）の出力ノード（Ｐ３、Ｐ６のドレイン）は第３のカレントミラーの入力ノード（Ｎ３のドレイン）と出力ノード（Ｎ４のドレイン）にそれぞれ接続されている。トランジスタＰ２とＮ４のドレインの接続点が、スイッチＳＷｂ１又はＳＷｂ２を介して、出力段の入力端子（後述のトランジスタＮ５のゲート）に接続される。
【００８３】
出力段は、電源ＶＤＤに接続されたカレントミラー（Ｐ５、Ｐ６、Ｐ７）と、カレントミラー（Ｐ５、Ｐ６、Ｐ７）の入力にドレインが接続され、ＶＳＳにソースが接続され、差動段の出力をゲートに受けるＮＭＯＳトランジスタＮ５と、電源ＶＤＤとＶＳＳ間に接続された出力段トランジスタＰ８、Ｎ６と、カレントミラー（Ｐ５、Ｐ６、Ｐ７）の出力ノード（Ｐ６のドレイン）にソースが接続され、ドレインとゲートが接続されたＰＭＯＳトランジスタＰ９（Ｐ９とＰ８は、Ｐ９を入力とするカレントミラーを構成）と、を備え、ＰＭＯＳトランジスタＰ９のドレインとＰ７のドレインはそれぞれ定電流源を介してＶＳＳに接続され、ＰＭＯＳトランジスタＰ８のゲートは、ＰＭＯＳトランジスタＰ９のゲートに接続され、ＮＭＯＳトランジスタＮ６のゲートは、カレントミラー（Ｐ５、Ｐ６、Ｐ７）の別の出力ノードであるＰＭＯＳトランジスタＰ７のドレインに接続されている。
【００８４】
図５（Ｂ）においては、差動段は図５（Ａ）と同様とされ、出力段の構成が、図５（Ａ）と相違しており、カレントミラー（Ｐ５、Ｐ６、Ｐ７）のＰ６のドレインは、ドレインとゲートが接続されたＮＭＯＳトランジスタＮ７（Ｎ７とＮ６はカレントミラーを構成）とを介して定電流源に接続され、ＰＭＯＳトランジスタＰ８のゲートは、ＰＭＯＳトランジスタＰ７のドレインに接続され、ＮＭＯＳトランジスタＮ６のゲートは、ＮＭＯＳトランジスタＮ７のゲートドレインに接続されている。特に制限されないが、図５（Ａ）は正極性側のガンマアンプ、図５（Ｂ）は負極性側のガンマアンプとして用いられる。
【００８５】
＜スイッチＳＷａ１（ＳＷａ２）の構成例＞
図６は、図１のスイッチＳＷａ１（ＳＷａ２）の構成を等価回路で示した図である。
【００８６】
電源Ｖｐ１（Ｖｐ２）からの電圧を受ける第１の入力端子と、
電源Ｖｎ１（Ｖｎ２）からの電圧を受ける第２の入力端子と、
差動段ＡＤｐ１（ＡＤｐ２）の非反転入力端子（＋入力）へ接続する第１の出力端子と、
差動段ＡＤｎ１（ＡＤｎ２）の非反転入力端子（＋入力）へ接続する第２の出力端子と、
第１の入力端子と第１の出力端子の間に挿入されたスイッチＳＷｓＰと、
第２の入力端子と第２の出力端子との間に挿入されたスイッチＳＷｓＮと、
第２の入力端子と第１の出力端子との間に挿入されたスイッチＳＷｒＰと、
第１の入力端子と第２の出力端子との間に挿入されたスイッチＳＷｒＮ
を備えている。スイッチＳＷｓＰ、ＳＷｓＮは、極性反転信号ＰＯＬの値に応じて共通にオン又はオフする。スイッチＳＷｒＰ、ＳＷｒＮは、極性反転信号ＰＯＬＢの値に応じてオン又はオフする。ＰＯＬ＝Ｈｉｇｈのとき、スイッチＳＷａ１（ＳＷａ２）はストレート接続とされ、Ｖｐ１はＡＤｐ１の＋入力、Ｖｎ１はＡＤｎ１の＋入力に接続され、ＰＯＬ＝Ｌｏｗのとき、スイッチＳＷａ１（ＳＷａ２）はクロス接続とされ、Ｖｐ１はＡｄｎ１の＋入力、Ｖｎ１はＡＤｐ１の＋入力に接続される。ＰＯＬＢは、極性反転信号ＰＯＬのコンプリメンタリ（相補）信号であり、ＰＯＬ＝Ｈｉｇｈの時に、ＰＯＬＢ＝Ｌｏｗ、ＰＯＬ＝Ｌｏｗの時にＰＯＬＢ＝Ｈｉｇｈとなる（図９参照）。
【００８７】
＜スイッチＳＷｂ１（ＳＷｂ２）の構成例＞
図７は、図１のスイッチＳＷｂ１（ＳＷｂ２）の構成を等価回路で示した図である。図７に示すように、第１、第２の入力端子と第１、第２の出力端子の接続先が図６と異なるだけであり、構成と動作は図６と同一である。
【００８８】
＜スイッチＳＷｃ１（ＳＷｃ２）の構成例＞
図８は、図２（Ａ）、（Ｂ）のスイッチＳＷｃ１（ＳＷｃ２）の構成を等価回路で示した図である。図８に示すように、第１、第２の入力端子と第１、第２の出力端子に接続先が図６と異なるだけであり、構成と動作は図６と同一である。
【００８９】
＜極性反転信号ＰＯＬのタイミング波形＞
図９は、極性反転信号ＰＯＬとＰＯＬＢのタイミング波形を模式的に示す図である。極性反転信号ＰＯＬは、映像信号の垂直同期信号Ｖｓｙｎｃの立ち上がりに同期してＨｉｇｈ／Ｌｏｗをトグルする（フレームごとに値を反転させる）。極性反転信号ＰＯＬＢは、極性反転信号ＰＯＬの反転信号である。
【００９０】
＜差動段と出力段の構成例２＞
図１０（Ａ）、（Ｂ）は、ガンマアンプ差動段と出力段の別の構成例を示す図である。図１０（Ａ）を参照すると、この差動段は、電源ＶＳＳに一端が接続された第１の定電流源と、第１の定電流源の他端に共通ソースがに接続され、ゲートがＩｎ＋、Ｉｎ−を接続された第１の差動対（Ｎ１、Ｎ２）と、電源ＶＤＤに一端が接続された第２の定電流源と、第２の定電流源の他端に共通ソースがに接続され、ゲートにＩｎ＋、Ｉｎ−が接続された第２の差動対（Ｐ１、Ｐ２）を備え、能動負荷及び出力プッシュプルアンプ（Ｐ９、Ｎ９）を出力段としている。極性切替時に出力段の電位関係の変化が最小限のため、出力が安定するまでの時間が短くなる。
【００９１】
差動対（Ｎ１、Ｎ２）の能動負荷はＰＭＯＳトランジスタＰ３、Ｐ４、Ｐ５、Ｐ６からなる第１のカスコードカレントミラーからなり、差動対（Ｐ１、Ｐ２）の能動負荷はＮＭＯＳトランジスタＮ３、Ｎ４、Ｎ５、Ｎ６からなる第２のカスコードカレントミラーからなり、第１のカスコードカレントミラーと第２のカスコードカレントミラーの入力間には、バイアス電圧ＢＰ１、ＢＮ１でバイアスされるＰＭＯＳトランジスタＰ７とＮＭＯＳトランジスタＮ７からなる第１の浮遊電流源、第１のカスコードカレントミラーと第２のカスコードカレントミラーの出力間には、バイアス電圧ＢＰ１、ＢＮ１でバイアスされるＰＭＯＳトランジスタＰ８とＮＭＯＳトランジスタＮ８からなる第２の浮遊電流源が接続され、出力段トランジスタＰ９、Ｎ９のゲートは第２の浮遊電流源（Ｎ８、Ｐ８）の両端ノードに接続されている。一端が出力ＯＵＴに接続された位相補償容量Ｃｐの他端は、入力ノードＴｉ１２と第１のカスコードカレントミラーの接続ノード（Ｐ４とＰ６のドレインの接続ノード）に接続され、一端が出力ＯＵＴに接続された位相補償容量Ｃｎの他端は、入力ノードＴｉ１３と第２のカスコードカレントミラーの接続ノード（Ｎ４とＮ６のドレインの接続ノード）に接続されている。
【００９２】
図１０の構成においては、極性切替時（極性反転時）に、出力段の電位関係の変化が最小限のため、出力が安定するまでの時間が短くなる。極性が変化する差動段が小さいため（負荷がない）、寄生容量が小さく、極性の切換えに伴う消費電力が小さい。極性切り換え時の出力段の位相補償容量Ｃｐ、Ｃｎの電圧変動がほとんど無いため、切換えに伴う消費電力の増大を抑制する。
【００９３】
＜差動段と出力段の構成例３＞
図１１（Ａ）、（Ｂ）は、ガンマアンプ差動段と出力段のさらに別の構成例を示す図である。図１１（Ａ）、（Ｂ）に示すように、図１０（Ａ）、（Ｂ）の構成において、差動段側に、能動負荷を含めたものである。すなわち、第１のカスコードカレントミラー（Ｐ３、Ｐ４、Ｐ５、Ｐ６）、第２のカスコードカレントミラー（Ｎ３、Ｎ４、Ｎ５、Ｎ６）、第１の浮遊電流源（Ｎ７、Ｐ７）、第２の浮遊電流源（Ｎ８、Ｐ８）が差動段を構成している。出力段は出力段トランジスタＰ９、Ｎ９と位相補償容量Ｃｐ、Ｃｎを備えている。位相補償容量ＣｐはＯＵＴと入力Ｔｉ２１間に接続され、Ｔｉ２１は、差動段の第１のカスコードカレントミラーのＰ４とＰ６のドレインの接続ノードに接続される。位相補償容量ＣｎはＯＵＴと入力Ｔｉ２４間に接続され、Ｔｉ２４は、第２のカスコードカレントミラーのＮ４とＮ６のドレインの接続ノードに接続される。
【００９４】
出力段トランジスタＰ９、Ｎ９のゲートはＴｉ２２、Ｔｉ２３にそれぞれ接続され、Ｔｉ２２、Ｔｉ２３は、差動段の第１、第２のカスコードカレントミラーＰ６、Ｎ６のドレインと第２の浮遊電流源（Ｎ８、Ｐ８）の接続ノードにスイッチＳＷｂ１（ＳＷｂ２）を介してそれぞれ接続される。差動アンプの電流が、極性切換え時に遮断されないため、差動段が安定するための時間が入力電圧の変化に対応するだけの最短時間になる。
【００９５】
＜差動段と出力段の構成例４＞
図１２（Ａ）、（Ｂ）は、ガンマアンプ差動段と出力段のさらに別の構成例を示す図である。図１２（Ａ）、（Ｂ）に示すように、図１０（Ａ）、（Ｂ）の構成において、差動段側に能動負荷と第１の浮遊電流源を含めた構成である。すなわち、第１のカスコードカレントミラー（Ｐ３、Ｐ４、Ｐ５、Ｐ６）、第２のカスコードカレントミラー（Ｎ３、Ｎ４、Ｎ５、Ｎ６）、第１の浮遊電流源（Ｎ７、Ｐ７）が差動段を構成している。
【００９６】
出力段は出力段トランジスタＰ９、Ｎ９と、第２の浮遊電流（Ｎ８、Ｐ８）と、位相補償容量Ｃｐ、Ｃｎを備えている。位相補償容量ＣｐはＯＵＴと入力Ｔｉ２１間に接続され、Ｔｉ２１は、第１のカスコードカレントミラーのＰ４とＰ６のドレインの接続ノードに接続される。位相補償容量ＣｎはＯＵＴと入力Ｔｉ２４間に接続され、Ｔｉ２４は、第２のカスコードカレントミラーのＮ４とＮ６のドレインの接続ノードに接続される。
【００９７】
出力段トランジスタＰ９、Ｎ９のゲートはＴｉ２２、Ｔｉ２３にそれぞれ接続され、Ｔｉ２２、Ｔｉ２３は、差動段の第１、第２のカスコードカレントミラーＰ６、Ｎ６のドレインにスイッチＳＷｂ１（ＳＷｂ２）を介してそれぞれ接続される。
【００９８】
出力プッシュプルアンプを構成するトランジスタＰ９、Ｎ９のゲート電圧が、極性切替時にも維持されるため、負荷容量が最大の出力の変化が最小限で済む。これにより、出力電圧の安定に必要な時間が短くなり、極性切替による余計な消費電力も低く抑えることができる。
【００９９】
＜スイッチＳＷｂ１（ＳＷｂ２）の構成例２＞
図１３は、図１０（Ａ）、（Ｂ）に示した差動段と出力段間を接続するスイッチＳＷｂ１（ＳＷｂ２）の構成例を示す図である。
【０１００】
差動段ＡＤｐ１の出力Ｔｏ１１、ＡＤｎ１の出力Ｔｏ１１と、出力段ＡＯｐ１の入力Ｔｉ１１、ＡＯｎ１のＴｉ１１間には、図６の２入力、２出力のスイッチが設けられている。ＡＤｐ１の出力Ｔｏ１２、ＡＤｎ１の出力Ｔｏ１２と、ＡＯｐ１の入力Ｔｉ１２、ＡＯｎ１の入力Ｔｉ１２間には、図６の２入力、２出力のスイッチが設けられている。
【０１０１】
差動段ＡＤｐ１の出力Ｔｏ１３、ＡＤｎ１の出力Ｔｏ１３と、出力段ＡＯｐ１の入力Ｔｉ１３、ＡＯｎ１の入力Ｔｉ１３間には、図６の２入力、２出力のスイッチが設けられている。
【０１０２】
差動段ＡＤｐ１の出力Ｔｏ１４、ＡＤｎ１の出力Ｔｏ１４と、ＡＯｐ１の入力Ｔｉ１４、ＡＯｎ１の入力Ｔｉ１４間には、図６の２入力、２出力のスイッチが設けられている。
【０１０３】
＜スイッチＳＷｂ１（ＳＷｂ２）の構成例３＞
図１４は、図１１（Ａ）、（Ｂ）、図１２（Ａ）、（Ｂ）に示した差動段と出力段間を接続するスイッチＳＷｂ１（ＳＷｂ２）の構成例を示す図である。
【０１０４】
差動段ＡＤｐ１の出力Ｔｏ２１、差動段ＡＤｎ１の出力Ｔｏ２１と、差動段ＡＯｐ１の入力Ｔｉ２１、差動段ＡＯｎ１の入力Ｔｉ２１間には、図６の２入力、２出力のスイッチが設けられている。
【０１０５】
差動段ＡＤｐ１の出力Ｔｏ２２、ＡＤｎ１の出力Ｔｏ２２と、ＡＯｐ１の入力Ｔｉ２２、ＡＯｎ１の入力Ｔｉ２２間には、図６の２入力、２出力のスイッチが設けられている。
ＡＤｐ１の出力Ｔｏ２３、ＡＤｎ１の出力Ｔｏ２３と、ＡＯｐ１の出力Ｔｉ２３、ＡＯｎ１の出力Ｔｉ２３間には、図６の２入力、２出力のスイッチが設けられている。
【０１０６】
差動段ＡＤｐ１の出力Ｔｏ２４、差動段ＡＤｎ１の出力Ｔｏ２４と、出力段ＡＯｐ１の入力Ｔｉ２４、出力段ＡＯｎ１の入力Ｔｉ２４間には、例えば図６の２入力、２出力のスイッチが設けられている。
【０１０７】
図１４に示すように、出力段の位相補償容量Ｃｐ、Ｃｎの一端が接続する端子（Ｔｉ２１、Ｔｉ２４）と、差動段の端子（Ｔｏ２１、Ｔｏ２１）の接続の切り換えを制御するスイッチのオン、オフを制御する制御信号線（ＰＯＬ、ＰＯＬＢ）に、遅延バッファＢ１、Ｂ２がそれぞれ挿入されている。これにより、差動段の切換えタイミングより位相保証容量のスイッチの切換えタイミングを遅くすることができ、位相補償容量の無駄な充放電を押さえることができるようになる。遅延バッファＢ１、Ｂ２の遅延時間は、極性切替時に差動段の出力の値が安定するまでの時間と同じ程度になるようにする。
【０１０８】
＜実施形態２＞
ガンマ抵抗には、両端及び中間の複数点にガンマ階調電位補正用の基準電圧を入力してもよい。すなわち、前記実施形態では、正極性側の外部入力電源Ｖｐ１、Ｖｐ２、及び負極性側の外部入力電源Ｖｎ１、Ｖｎ２とそれぞれ２本ずつの場合にいて記載したが、３本以上（ｎ本）の場合、ガンマ抵抗の両側だけでなく、途中にも外部電源電圧が印加される構成となる。この場合、ガンマアンプ差動段、ガンマアンプ出力段、スイッチを、全てｎ個で構成することで、同様な効果を得ることが可能となる。
【０１０９】
＜実施形態３＞
図４は、実施形態３の構成を示す図である。ガンマアンプ差動段を、正極性側と負極性側とで入替えながら使用するため、差動段は、Ｐｃｈ差動対とＮｃｈ差動対の両方を備えた、コンプリメント（相補型）構成にする必要がある。その場合、Ｖｐ１、Ｖｎ１がそれぞれガンマアンプのＶＤＤ電源電圧、ＶＳＳ電源電圧に近づくと、Ｖｐ１に接続されたガンマアンプ差動段は、Ｎｃｈ差動対のみ、Ｖｎ１に接続されたガンマアンプ差動段は、Ｐｃｈ差動対のみで動作することとなり、常に同一の差動段を使用するという効果が得られなくなる。したがって、完全なレール・ツー・レール（ｒａｉｌ−ｔｏ−ｒａｉｌ）アンプを実現する場合、上記の理由で、電源ＶＤＤ、ＧＮＤに近い差動段を入れ換えても無駄である。そこで、例えば図４のように、Ｖｐ１、Ｖｎ１用のガンマアンプについては、スイッチによる差動段の切換えを行わない。Ｖｐ１を非反転入力端子（＋）に入力する差動段ＡＤｐ１の出力は出力段ＡＯｐ１に入力され、出力段ＡＯｐ１の出力が差動段ＡＤｐ１の反転入力端子（−）に帰還接続されている。Ｖｎ１を非反転入力端子（＋）に入力する差動段ＡＤｎ１の出力は出力段ＡＯｎ１に入力され、出力段ＡＯｎ１の出力が差動段ＡＤｎ１の反転入力端子（−）に帰還接続されている。Ｖｐ２〜Ｖｐｎ、Ｖｎ２〜Ｖｎｎ用のガンマアンプについてのみ差動段の切換えを行うという構成としてもよい。すなわち、Ｖｐ２、Ｖｎ２はスイッチＳＷａ２を介して差動段ＡＤｐ２、ＡＤｎ２に入力され、差動段ＡＤｐ２、ＡＤｎ２の出力はスイッチＳＷｂ２を介して出力段ＡＯｐ２、ＡＯｎ２に入力される。出力段ＡＯｐ２、ＡＯｎ２の出力は、図２に示したスイッチＳＷｃ２（図４では不図示）を介して、差動段ＡＤｐ２、ＡＤｎ２の反転入力端子に帰還接続される。同様に、Ｖｐｎ、ＶｎｎはスイッチＳＷａｎを介して差動段ＡＤｐｎ、ＡＤｎｎに入力され、差動段ＡＤｐｎ、ＡＤｎｎの出力はスイッチＳＷｂｎを介して出力段ＡＯｐｎ、ＡＯｎｎに入力される。出力段ＡＯｐｎ、ＡＯｎｎの出力は、スイッチＳＷｃｎ（図２のスイッチＳＷｃ１、ＳＷｃ２に相当する、図４では不図示）を介して差動段ＡＤｐｎ、ＡＤｎｎの反転入力端子に帰還接続される。なお、図４において、特に制限されないが、正極性側は、ＶＤＤ≧Ｖｐ１＞Ｖｐ２＞・・・Ｖｐｎ、負極性側は、Ｖｎｎ＞・・・＞Ｖｎ１＞Ｖｎ１≧ＶＳＳとされる。
【０１１０】
液晶表示パネルの特性上、駆動電圧が電源ＶＤＤ及びＧＮＤ（ＶＳＳ）に近い時（白又は黒表示）は、ＬＣＤパネルの電圧−光透過率特性の傾きが小さい。このため、多少の表示誤差は、ユーザ側で認識しにくくなる。したがって、電源ＶＤＤ及びＧＮＤ（ＶＳＳ）に近い出力電圧についてはオフセット電圧がか且つていても、表示のブロックむらを抑制可能としている。
【０１１１】
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【０１１２】
ＡＤｐ１、ＡＤｐ２、ＡＤｎ１、ＡＤｎ２  差動段
ＡＯｐ１、ＡＯｐ２、ＡＯｎ１、ＡＯｎ２  出力段
ＳＷａ１、ＳＷａ２、ＳＷｂ１、ＳＷｂ２、ＳＷｃ１、ＳＷｃ２  スイッチ
ＤＡＣｐ１、ＤＡＣｎ１  ＤＡＣ回路（デジタルアナログ変換回路）
２３  階調電圧生成部
２４  階調アンプ部
２５  ＤＡＣ部
２３１  極性反転スイッチ部
２３２ａ、２３２ｂ  ガンマアンプ
２３３  ガンマ抵抗部
９５０  表示コントローラー
９６０  表示部
９６１  走査線
９６２  データ線（ソース線）
９６３  薄膜トランジスタ（ＴＦＴ）
９６４  画素電極
９６５  液晶容量
９６６  補助容量
９６７  対向基板電極
９７０  ゲートドライバ
９８０  ソースドライバ（データドライバ）
【図１】
2013068915.tif 000003
【図２】
2013068915.tif 000004
【図３】
2013068915.tif 000005
【図４】
2013068915.tif 000006
【図５】
2013068915.tif 000007
【図６】
2013068915.tif 000008
【図７】
2013068915.tif 000009
【図８】
2013068915.tif 000010
【図９】
2013068915.tif 000011
【図１０】
2013068915.tif 000012
【図１１】
2013068915.tif 000013
【図１２】
2013068915.tif 000014
【図１３】
2013068915.tif 000015
【図１４】
2013068915.tif 000016
【図１５】
2013068915.tif 000017
【図１６】
2013068915.tif 000018
【図１７】
2013068915.tif 000019
【図１８】
2013068915.tif 000020