(57)【要約】【課題】不必要に高いサンプリング周波数を必要とせず、サーボ系全体の消費電力を削減することが可能なサーボ制御装置および光ディスク装置を提供する。【解決手段】サーボ誤差検出回路とサーボ信号処理装置の間において標本化周波数を変換する標本化周波数変換部を有し、Ａ／Ｄコンバータの標本化クロックおよびサーボ誤差検出回路の処理クロックとして第１のクロックを含み、サーボ信号処理装置の処理クロックとして第２のクロックを含み、標本化周波数変換部は、サーボ誤差検出回路によるサーボ誤差信号を第１のクロックに同期して処理し、第１のクロックに同期して処理したサーボ誤差検出信号を第２のクロックに同期して処理し、標本化周波数の変換を行う。【選択図】図２
2013030248.tif 000002
【特許請求の範囲】
【請求項１】
記録メディアの情報を再生する複数の再生チャネルと、
上記複数の再生チャネルの複数の入力信号をそれぞれサンプリングし量子化する複数のアナログ／デジタル（Ａ／Ｄ）コンバータと、
上記Ａ／Ｄコンバータでディジタイズされた上記複数の入力信号に所定の処理を施しサーボ誤差信号を生成するサーボ誤差検出回路と、
上記サーボ誤差信号に所定の処理を施しサーボ系制御のための制御信号を生成するサーボ信号処理装置と、
上記サーボ誤差検出回路と上記サーボ信号処理装置の間において標本化周波数を変換する標本化周波数変換部と、を有し、
上記Ａ／Ｄコンバータの標本化クロックおよび上記サーボ誤差検出回路の処理クロックとして第１のクロックを含み、
上記サーボ信号処理装置の処理クロックとして第２のクロックを含み、
上記標本化周波数変換部は、
上記サーボ誤差検出回路によるサーボ誤差信号を上記第１のクロックに同期して処理し、当該第１のクロックに同期して処理した信号を上記第２のクロックに同期して処理して、標本化周波数の変換を行う
サーボ制御装置。
【請求項２】
上記第１のクロックはデータ再生系起源であり、
上記第２のクロックはサーボ信号処理系起源であり、
上記第１のクロックと上記第２のクロックは非同期である
請求項１に記載のサーボ制御装置。
【請求項３】
上記標本化周波数変換部は、
非同期型であり、
上記第１のクロックに同期した積分または累算を行う積分器またはアキュムレータを含む
請求項１に記載のサーボ制御装置。
【請求項４】
記録メディアはディスク状メディアであって、
上記第１のクロックの周波数は、記録メディアまたはスピンドルの回転数と記録メディア上のデータ再生位置における半径の積に比例すべく可変される
請求項１に記載のサーボ制御装置。
【請求項５】
上記ディスク状メディアの最内周またはシーク開始半径をｒｉ、最外周またはシーク目標半径をｒｏとした場合、上記第１のクロックの周波数は、半径ｒｉにおける再生信号の最高繰り返し周波数の２＊（ｒｏ／ｒｉ）倍以上である
請求項４に記載のサーボ制御装置。
【請求項６】
記録メディアは光ディスクであり、
上記サーボ誤差検出回路は、
ＤＰＤ(Differential Phase Detection)方式のトラッキングエラー(Tracking Error:TE)検出回路を含む
請求項１に記載のサーボ制御装置
【請求項７】
上記ＤＰＤ方式のＴＥ検出回路は相関器を含み、当該相関器は積分器を含み、
上記標本化周波数変換部は、
非同期型であり、
上記第１のクロックに同期した積分または累算を行う積分器またはアキュムレータを含み、
上記ＴＥ検出回路の上記積分器と上記標本化周波数変換部の上記積分器またはアキュムレータが一体化され共用されている
請求項６に記載のサーボ制御装置。
【請求項８】
上記サーボ信号処理装置は、
サーボ系の駆動制御を行う制御部を含み、
上記制御部はコアクロックとして、第４のクロックが供給され、
上記第４のクロックの周波数は上記第２のクロックの周波数以上であり、
上記第４のクロックと上記第２のクロックは同期関係にある
請求項１に記載のサーボ制御装置。
【請求項９】
上記Ａ／Ｄコンバータは、
標本化クロックとして第０のクロックが供給され、
上記サーボ誤差検出回路は、
処理クロックとして上記第１のクロックが供給され、
上記標本化周波数変換部は、
非同期型であり、
上記第１のクロックに同期した積分または累算を行う積分器またはアキュムレータを含み、
クロックとして上記第２のクロックが供給され、かつ、
上記積分器またはアキュムレータの積分区間または累算周期を決定する第３のクロックが供給され、
上記サーボ信号処理装置は、
サーボ系の駆動制御を行う制御部を含み、
クロックとして上記第２のクロックが供給され、かつ、
上記制御部のコアクロックとして第４のクロックが供給され、
上記第１のクロックは第０のクロックに同期し、かつ、上記第１のクロックの周波数は上記第０のクロックの周波数の１／Ｋ（Ｋは１以上の整数）であり、
上記第２のクロックと上記第３のクロックは上記第４のクロックに同期し、かつ、上記第２のクロックの周波数は上記第４のクロックの周波数の１／Ｎ（Ｎは１以上の整数）であり、
上記第３のクロックの周波数は上記第４のクロックの周波数の１／Ｍ（Ｍは２以上の整数）であり、
上記第３のクロックの周期は、上記制御部の処理周期の１以上の整数倍である、
請求項１に記載のサーボ制御装置。
【請求項１０】
上記標本化周波数変換部は、
上記積分器またはアキュムレータの積分または累算結果を取り込む保持部を含み、
上記積分器またはアキュムレータは、
上記第１のクロックで動作するとともに、第１のイネーブル信号で積分または累算結果をホールドしリセット(初期化)し、
上記保持部は、
上記第２のクロックまたは第４のクロックで動作するとともに、第２のイネーブル信号でホールドされた積分または累算結果を取り込み、
上記第１のイネーブル信号は、
上記第３のクロックの立ち上がりまたは立下りエッジ、または両エッジを上記第１のクロックでデジタル微分して得られ、
上記第２のイネーブル信号は、
上記第３のクロックの立ち上がりまたは立下りエッジ、または両エッジを上記第２のクロックまたは上記第４のクロックでデジタル微分して得られる
請求項９に記載のサーボ制御装置。
【請求項１１】
光ディスクの情報を光学的な手段で再生する複数の再生チャネルと、
上記複数の再生チャネルの複数の入力信号をそれぞれサンプリングし量子化する複数のアナログ／デジタル（Ａ／Ｄ）コンバータと、
上記Ａ／Ｄコンバータでディジタイズされた上記複数の入力信号に所定の処理を施しサーボ誤差信号を生成するサーボ誤差検出回路と、
上記サーボ誤差信号に所定の処理を施しサーボ系制御のための制御信号を生成するサーボ信号処理装置と、
上記サーボ誤差検出回路と上記サーボ信号処理装置の間において標本化周波数を変換する標本化周波数変換部と、を有し、
上記Ａ／Ｄコンバータの標本化クロックおよび上記サーボ誤差検出回路の処理クロックとして第１のクロックを含み、
上記サーボ信号処理装置の処理クロックとして第２のクロックを含み、
上記標本化周波数変換部は、
上記サーボ誤差検出回路によるサーボ誤差信号を上記第１のクロックに同期して処理し、当該第１のクロックに同期して処理した信号を上記第２のクロックに同期して処理して、標本化周波数の変換を行う
光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、たとえばトラッキングエラー信号(ＴＥ)検出のためＤＰＤ（Differential Phase Detection）回路を備えたサーボ制御装置および光ディスク装置に関するものである。
【背景技術】
【０００２】
光ディスクコントローラＬＳＩでは、ＢＤやＤＶＤなどのＲＯＭ型ＤｉｓｃにおけるＴＥ(Tracking Error)信号検出のため、ＤＰＤ回路の装備が必須となっている。
従来、ＤＰＤ回路はフルアナログ構成となっていたが、近年は高密度プロセスにおける回路規模削減と消費電力抑制を図るため、デジタルＤＰＤが採用されるようになってきた（たとえば特許文献１，２，３参照）。
【０００３】
デジタルＤＰＤを採用したサーボ系では、サーボＤＳＰでサーボ制御を行う関係上、ＤＰＤ用アナログデジタル（Ａ／Ｄ）変換のサンプリング周波数（ｆｓ)をサーボ系クロックに同期した固定周波数とする必要がある。
かつ、標本化定理により、サンプリング周波数（標本化周波数）ｆｓをＲＦの最高繰り返し周波数(ｒｍｔｒ：repeated minimum toggle runlength)の２倍以上に保つ必要がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６-２６０６４５号公報
【特許文献２】特開２００１-６７６９０号公報
【特許文献３】特開２００９-９６６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、ＣＡＶ(Constant Angler Velocity)方式に対応する場合、最内周から最外周のフルシーク(ＲＦ周波数２．４倍)に対応する必要があり、回路実装や消費電力の観点では不必要に高いサンプリング周波数ｆｓ（ｒｍｔｒの4.8倍以上）を必要とする。
このため、サーボ系全体の消費電力が大きくなってしまう。
【０００６】
本技術は、不必要に高いサンプリング周波数を必要とせず、サーボ系全体の消費電力を削減することが可能なサーボ制御装置および光ディスク装置を提供することにある。
【課題を解決するための手段】
【０００７】
本技術の第１の観点のサーボ制御装置は、記録メディアの情報を再生する複数の再生チャネルと、上記複数の再生チャネルの複数の入力信号をそれぞれサンプリングし量子化する複数のアナログ／デジタル（Ａ／Ｄ）コンバータと、上記Ａ／Ｄコンバータでディジタイズされた上記複数の入力信号に所定の処理を施しサーボ誤差信号を生成するサーボ誤差検出回路と、上記サーボ誤差信号に所定の処理を施しサーボ系制御のための制御信号を生成するサーボ信号処理装置と、上記サーボ誤差検出回路と上記サーボ信号処理装置の間において標本化周波数を変換する標本化周波数変換部と、を有し、上記Ａ／Ｄコンバータの標本化クロックおよび上記サーボ誤差検出回路の処理クロックとして第１のクロックを含み、上記サーボ信号処理装置の処理クロックとして第２のクロックを含み、上記標本化周波数変換部は、上記サーボ誤差検出回路によるサーボ誤差信号を上記第１のクロックに同期して処理し、当該第１のクロックに同期して処理した信号を上記第２のクロックに同期して処理して、標本化周波数の変換を行う。
【０００８】
本技術の第２の観点の光ディスク装置は、光ディスクの情報を光学的な手段で再生する複数の再生チャネルと、上記複数の再生チャネルの複数の入力信号をそれぞれサンプリングし量子化する複数のアナログ／デジタル（Ａ／Ｄ）コンバータと、上記Ａ／Ｄコンバータでディジタイズされた上記複数の入力信号に所定の処理を施しサーボ誤差信号を生成するサーボ誤差検出回路と、上記サーボ誤差信号に所定の処理を施しサーボ系制御のための制御信号を生成するサーボ信号処理装置と、上記サーボ誤差検出回路と上記サーボ信号処理装置の間において標本化周波数を変換する標本化周波数変換部と、を有し、上記Ａ／Ｄコンバータの標本化クロックおよび上記サーボ誤差検出回路の処理クロックとして第１のクロックを含み、上記サーボ信号処理装置の処理クロックとして第２のクロックを含み、上記標本化周波数変換部は、上記サーボ誤差検出回路によるサーボ誤差信号を上記第１のクロックに同期して処理し、当該第１のクロックに同期して処理した信号を上記第２のクロックに同期して処理して、標本化周波数の変換を行う。
【発明の効果】
【０００９】
本技術によれば、不必要に高いサンプリング周波数を必要とせず、サーボ系全体の消費電力を削減することができる。
【図面の簡単な説明】
【００１０】
【図１】本実施形態に係るサーボ制御装置を採用可能な光ディスク装置の構成例を示す図である。
【図２】本実施形態に係るサーボ制御装置の構成例を示す図である。
【図３】本実施形態に係る標本化周波数変換部の構成例を示す図である。
【図４】標本化周波数変換部における第１および第２のイネーブル信号の生成部の構成例を示す図である。
【図５】本実施形態に係る標本化周波数変換部で用いられる第１のクロック、第２のクロック、第３のクロック、第１のイネーブル信号、および第２のイネーブル信号の波形例を示す図である。
【図６】本実施形態に係る標本化周波数変換部の各部の入出力波形を示す図である。
【図７】本実施形態に係るＤＰＤ方式を採用したＴＥ（トラキングエラー）検出回路の構成例を示す回路図である。
【図８】本実施形態に係る相関器の構成例を示す回路図である。
【発明を実施するための形態】
【００１１】
以下、本技術の実施形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．光ディスク装置の構成例
２．サーボ制御装置の構成例
３．標本化周波数変換部の構成例
４．ＤＰＤ方式のＴＥ検出回路の構成例
【００１２】
＜１．光ディスク装置の構成例＞
図１は、本実施形態に係るサーボ制御装置を採用可能な光ディスク装置（光記録再生装置）の構成例を示す図である。
【００１３】
この光ディスク装置１は、図１に示すように、記録媒体たとえば光ディスク２、光ピックアップ（光ヘッド）３、サーボ制御装置４、駆動部５、ＲＦ再生信号処理部６、デコード誤り訂正部７、およびホストインタフェース（ＩＦ）８を有する。
なお、図１では、トラッキングエラー信号（ＴＥ信号）の処理系を示し、フォーカスエラー信号の処理系は省略している。
【００１４】
光ピックアップ３は、レーザ駆動回路により駆動されデジタルデータの記録再生用のレーザダイオード３１、レーザダイオード３１が放射したレーザ光を検出する受光素子３２、光学系３３、対物レンズ３４等を有する。
【００１５】
サーボ制御装置４は、サーボ誤差検出回路４１、サーボフィルタ等を含むサーボ信号処理装置４２、標本化周波数変換部４３、ＭＣＵやＤＳＰ等の制御部４４、および駆動部５をＰＷＭ（あるいはＰＤＭ）制御するＰＷＭ（ＰＤＭ）回路４５を含んで構成されている。
このサーボ制御装置４については、後で詳述する。
【００１６】
駆動部５は、トラッキングドライバ５１を有し、対物レンズ３４のトラッキング機構部をドライブする。
【００１７】
ＲＦ再生信号処理部６は、光ピックアップ３により光ディスク２の記録情報が読み出されたＲＦ信号の復調処理等の再生処理を行う。
デコード誤り訂正部７は、ＲＦ再生信号部による再生信号やホストインタフェース８を介してパーソナルコンピュータ（ＰＣ）等のホスト装置９からのデータに対するデコード処理や誤り訂正処理を行う。
なお、この光ディスク装置（光記録再生装置）は、一例であって、本技術が適用される光記録再生装置は、図１の構成に限るものではないことはいうまでもない。
【００１８】
＜２．サーボ制御装置の構成例＞
以下に、本実施形態に係るサーボ制御装置４の構成および機能について具体的に説明する。
図２は、本実施形態に係るサーボ制御装置の構成例を示す図である。
【００１９】
サーボ制御装置４は、上述したように、サーボ誤差検出回路４１、サーボフィルタを含むサーボ信号処理装置４２、標本化周波数変換部４３、ＭＣＵやＤＳＰ等の制御部４４、および駆動部５をＰＷＭ（あるいはＰＤＭ）制御するＰＷＭ（ＰＤＭ）回路４５を有する。
サーボ制御装置４は、さらに、複数の再生チャネル４６−１〜４６−ｎ、複数のアナログ／デジタル（Ａ／Ｄ）コンバータ４７−１〜４７−ｎ、および分周器４８，４９−１，４９−２を有する。
【００２０】
サーボ制御装置４において、Ａ／Ｄコンバータ４７−１〜４７−ｎ、サーボ誤差検出回路４１、および標本化周波数変換部４３の前段部は、ＲＦ系クロック（ＣＬＫ）に同期して動作する。
後述するように、Ａ／Ｄコンバータ４７−１〜４７−ｎは、第０のクロックＣＬＫ０（ＲＦクロック）に同期して動作し、サーボ誤差検出回路４１、および標本化周波数変換部４３の前段部は、第１のクロックＣＬＫ１に同期して動作する。
サーボ制御装置４において、標本化周波数変換部４３の後段部、サーボ信号処理装置４２、および制御部４４は、サーボ系クロックに同期して動作する。
後述するように、標本化周波数変換部４３の後段部は第２のクロックＣＬＫ２および第３のクロックＣＬＫ３に同期して動作し、サーボ信号処理装置４２は第２のクロックＣＬＫ２に同期して動作し、制御部４４は第４のクロックＣＬＫ４に同期して動作する。
【００２１】
複数の再生チャネル４６−１〜４６−ｎは、記憶メディアである光ディスク２からの読み出し情報を再生するためのチャネルである。
【００２２】
Ａ／Ｄコンバータ４７−１〜４７−ｎは、複数の再生チャネル４６−１〜４６−ｎの複数の入力信号をそれぞれサンプリングし量子化して取り込む。
各Ａ／Ｄコンバータ４７−１〜４７−ｎは、ディジタイズした信号をサーボ誤差検出回路４１に出力する。
【００２３】
サーボ誤差検出回路４１は、Ａ／Ｄコンバータ４７−１〜４７−ｎでディジタイズされた複数の入力信号に所定の処理を施しサーボ誤差信号である位相差信号Φを生成する。
サーボ誤差検出回路４１は、生成した位相差信号Φを標本化周波数変換部４３に出力する。
【００２４】
図２のサーボ制御装置４においては、Ａ／Ｄコンバータ４７−１〜４７−ｎは、標本化クロックとして第０のクロックＣＬＫ０が供給され、サーボ誤差検出回路４１は、処理クロックとして第１のクロックＣＬＫ１が供給される。
第１のクロックＣＬＫ１は第０のクロックＣＬＫ０に同期し、かつ、第１のクロックＣＬＫ１の周波数は第０のクロックＣＬＫ０の周波数の１／Ｋ（Ｋは１以上の整数）である。
図２の構成では、第０のクロックＣＬＫ０が分周器４８で分周されて第１のクロックＣＬＫ１が生成される。
【００２５】
標本化周波数変換部４３は、サーボ誤差検出回路４１とサーボ信号処理装置４２の間において標本化周波数（サンプリング周波数）を変換するサンプリングレートコンバータ（Sampling Rate Converter:SRC）として機能する。
標本化周波数変換部４３は、サーボ誤差検出回路４１によるサーボ誤差信号である位相差信号Φを第１のクロックＣＬＫ１に同期して処理する。
標本化周波数変換部４３は、第１のクロックＣＬＫ１に同期して処理したサーボ誤差検出信号である位相差信号Φを第２のクロックＣＬＫ２に同期して処理し、標本化周波数の変換を行う。
第１のクロックＣＬＫ１はデータ再生系起源であり、第２のクロックＣＬＫ２はサーボ信号処理系起源であり、第１のクロックＣＬＫ１と第２のクロックＣＬＫ２は非同期である。
【００２６】
本実施形態において、記録メディアはディスク状メディアとしての光ディスク２である。そして、第１のクロックＣＬＫ１の周波数は、光ディスク（記録メディア）２または図示しないスピンドルの回転数と光ディスク２上のデータ再生位置における半径の積に比例すべく可変される。
光ディスク（ディスク状メディア）２の最内周またはシーク開始半径をｒｉ、最外周またはシーク目標半径をｒｏとした場合、第１のクロックＣＬＫ１の周波数は、半径ｒｉにおける再生信号の最高繰り返し周波数の２＊（ｒｏ／ｒｉ）倍以上である。
【００２７】
本実施形態の標本化周波数変換部４３は、非同期型のＳＲＣ(Asynchronous SRC)であり、前段部に、第１のクロックＣＬＫ１に同期した積分または累算を行う積分器またはアキュムレータ（Accumlator）を含んで構成される。
標本化周波数変換部４３は、後段部に、クロックとして第２のクロックＣＬＫ２が供給される。
また、標本化周波数変換部４３は、積分器またはアキュムレータの積分区間または累算周期を決定する第３のクロックＣＬＫ３が供給される。
上述したように、サーボ信号処理装置４２側の制御部４４にコアクロックとして、第４のクロックＣＬＫ４が供給される。第４のクロックＣＬＫ４の周波数は第２のクロックＣＬＫ２の周波数以上であり、第４のクロックＣＬＫ４と第２のクロックはＣＬＫ２および第３のクロックＣＬＫ３同期関係にある。
かつ、第２のクロックＣＬＫ２の周波数は第４のクロックＣＬＫ４の１／Ｎ（Ｎは１以上の整数）である。
図２の構成では、第４のクロックＣＬＫ４が分周器４９−１で分周されて第２のクロックＣＬＫ２が生成される。
第３のクロックＣＬＫ３の周波数は第４のクロックＣＬＫ４の１／Ｍ（Ｍは２以上の整数）である。
図２の構成では、第４のクロックＣＬＫ４が分周器４９−２で分周されて第３のクロックＣＬＫ３が生成される。
また、第３のクロックＣＬＫ３の周期は、制御部４４の処理周期（サーボ制御に係る一連のタスクを完了するに要する期間をいう）の１以上の整数倍である。
【００２８】
＜３．標本化周波数変換部の構成例＞
図３は、本実施形態に係る標本化周波数変換部４３の構成例を示す図である。
【００２９】
図３の標本化周波数変換部４３は、積分器（またはアキュムレータ）４３１、第１の保持部としての第１のダンパ（Dumper）４３２、および第２の保持部としての第２のダンパ４３３を有する。
標本化周波数変換部４３において、積分器４３１および第１のダンパ４３２が標本化周波数変換部４３の前段部を形成し、ＲＦ系クロック（ＣＬＫ）の第１のクロックＣＬＫ１に同期して動作する。
標本化周波数変換部４３において、第２のダンパ４３３が標本化周波数変換部４３の後段部を形成し、サーボ系クロックの第２のクロックＤＬＫ２に同期して動作する。
【００３０】
積分器（またはアキュムレータ）３１は、第１のクロックＣＬＫ１で動作するとともに、第１のイネーブル信号ＬＤ１で積分（または累算）結果をホールドしリセット(初期化)し、ホールドした結果、たとえば積分結果∫Φｄｔを第１のダンパ４３２に出力する。
積分器（またはアキュムレータ）３１は、第１のイネーブル信号ＬＤ１に応答して取り込みとリセット（初期化）を同時並列的に行う。
【００３１】
図３の積分器４３１は、加算器４３１１、セレクタ４３１２、およびＤ型フリップフロップ（ＤＦＦ）４３１３を有する。
加算器４３１１は、サーボ誤差検出回路４１からの位相差信号（サーボ誤差信号）φとＤＦＦ４３１３の保持データ（ラッチデータ）とを加算してセレクタ４３１２に出力する。
セレクタ４３１２は、第１のイネーブル信号ＬＤ１がハイレベルのときは入力される位相差信号Φを選択してＤＦＦ４３１３に出力してＤＦＦ４３１３をリセット（初期化）させる。
セレクタ４３１２は、第１のイネーブル信号ＬＤ１がローレベルのときは加算器４３１１の加算結果を選択してＤＦＦ４３１３に出力してＤＦＦ４３１３に積分結果（累算結果）を保持（ホールド）させる。
ＤＦＦ４３１３は、第１のクロックＣＬＫ１に同期してセレクタ４３１２で選択された位相差信号Φまたは加算器４３１１の加算結果を保持する。
ＤＦＦ４３１３は、保持データを加算器４３１１および第１のダンパ４３２に出力する。
【００３２】
第１のダンパ４３２は、第１のクロックＣＬＫ１で動作し、第１のイネーブル信号ＬＤ１で保持された積分器（またはアキュムレータ）４３１の積分または累算結果を一旦取り込む。
第１のダンパ４３２は、取り込んだデータを、サーボ系クロックである第２のクロックＣＬＫ２に同期して動作する第２のダンパ４３３に出力する。
【００３３】
図３の第１のダンパ４３２は、セレクタ４３２１およびＤＦＦ４３２２を有する。
セレクタ４３２１は、第１のイネーブル信号ＬＤ１がハイレベルのときは入力される積分（累算）結果∫Φｄｔを選択してＤＦＦ４３２２にホールドさせる。
セレクタ４３２１は、第１のイネーブル信号ＬＤ１がローレベルのときはＤＦＦ４３２２の出力を選択してＤＦＦ４３２２に出力する。
ＤＦＦ４３２２は、第１のクロックＣＬＫ１に同期してセレクタ４３２１で選択された積分（累算）結果∫Φｄｔまたは自身の出力を保持する。
ＤＦＦ４３２２は、保持データを信号Ｓ４３２としてセレクタ４３２１および第２のダンパ４３３に出力する。
【００３４】
第２のダンパ４３３は、第４のクロックＣＬＫ４に同期した第２のクロックＣＬＫ２で動作し、第２のイネーブル信号ＬＤ２で第１のダンパ４３２に一旦保持された積分器（またはアキュムレータ）４３１の積分または累算結果を取り込む。
第２のダンパ４３３は、取り込んだデータを、サーボ系クロックである第２のクロックＣＬＫ２に同期して動作するサーボ信号処理装置４２に出力する。
【００３５】
図３の第２のダンパ４３３は、セレクタ４３３１およびＤＦＦ４３３２を有する。
セレクタ４３３１は、第２のイネーブル信号ＬＤ２がハイレベルのときは信号Ｓ４３２として入力される積分（累算）結果∫Φｄｔを選択してＤＦＦ４３３２にホールドさせる。
セレクタ４３３１は、第２のイネーブル信号ＬＤ２がローレベルのときはＤＦＦ４３３２の出力を選択してＤＦＦ４３３２に出力する。
ＤＦＦ４３３２は、第２のクロックＣＬＫ２に同期してセレクタ４３３１で選択された積分（累算）結果∫Φｄｔまたは自身の出力を保持する。
ＤＦＦ４３３２は、保持データをセレクタ４３３１に出力するとともに、ＴＥ信号Ｓ４３３としてサーボ信号処理装置４２に出力する。
【００３６】
第１のイネーブル信号ＬＤ１は、第３のクロックＣＬＫ３の立ち上がりまたは立下りエッジ、または両エッジを第１のクロックＣＬＫ１でデジタル微分して得られる。
第２のイネーブル信号ＬＤ２は、第３のクロックＣＬＫ３の立ち上がりまたは立下りエッジ、または両エッジを第２のクロックＣＬＫ２（または第４のクロックＣＬＫ４）でデジタル微分して得られる。
【００３７】
図４（Ａ）および（Ｂ）は、標本化周波数変換部４３における第１および第２のイネーブル信号の生成部の構成例を示す図である。図４（Ａ）が第１のイネーブル信号ＬＤ１を生成する第１のイネーブル信号生成部を示し、図４（Ｂ）が第２のイネーブル信号ＬＤ２を生成する第２のイネーブル信号生成部を示している。
【００３８】
第１のイネーブル信号生成部４３４は、図４（Ａ）に示すように、ラッチとしてのＤＦＦ４３４１，４３４２，４３４３、およびゲート回路４３４４を有する。
ＤＦＦ４３４１は、第１のクロックＣＬＫ１に同期して第３のクロックＣＬＫ３をラッチ（保持）する。
ＤＦＦ４３４２は、第１のクロックＣＬＫ１に同期してＤＦＦ４３４１の出力をラッチする。
ＤＦＦ４３４３は、第１のクロックＣＬＫ１に同期してＤＦＦ４３４２の出力をラッチする。
ゲート回路４３４４は、正入力に供給されるＤＦＦ４３４２の出力と負入力に供給されるＤＦＦ４３４３の出力との論理演算により第１のイネーブル信号ＬＤ１を生成する。
すなわち、第１のイネーブル信号ＬＤ１は、第３のクロックＣＬＫ３の立ち上がりまたは立下りエッジ、または両エッジを第１のクロックＣＬＫ１でデジタル微分して得られる。
【００３９】
第２のイネーブル信号生成部４３５は、図４（Ｂ）に示すように、ラッチとしてのＤＦＦ４３５１，４３５２，４３５３、およびゲート回路４３５４を有する。
ＤＦＦ４３５１は、第２のクロックＣＬＫ２に同期して第３のクロックＣＬＫ３をラッチ（保持）する。
ＤＦＦ４３５２は、第２のクロックＣＬＫ２に同期してＤＦＦ４３５１の出力をラッチする。
ＤＦＦ４３５３は、第２のクロックＣＬＫ２に同期してＤＦＦ４３５２の出力をラッチする。
ゲート回路４３５４は、負入力に供給されるＤＦＦ４３５２の出力と正入力に供給されるＤＦＦ４３５３の出力との論理演算により第２のイネーブル信号ＬＤ２を生成する。
すなわち、第２のイネーブル信号ＬＤ２は、第３のクロックＣＬＫ３の立ち上がりまたは立下りエッジ、または両エッジを第２のクロックＣＬＫ２（または第４のクロックＣＬＫ４）でデジタル微分して得られる。
【００４０】
図５（Ａ）〜（Ｅ）は、本実施形態に係る標本化周波数変換部４３で用いられる第１のクロック、第２のクロック、第３のクロック、第１のイネーブル信号、および第２のイネーブル信号の波形例を示す図である。
図５（Ａ）は第１のイネーブル信号ＬＤ１を、図５（Ｂ）は第１のクロックＣＬＫ１を、図５（Ｃ）は第３のクロックＣＬＫ３を、図５（Ｄ）は第２のイネーブル信号ＬＤ２を、図５（Ｅ）は第２のクロックＣＬＫ２を、それぞれ示している。
【００４１】
図５の例において、第１のクロックＣＬＫ１の周波数は任意、一例として６７ＭＨｚであり、第２のクロックＣＬＫ２は固定の３３．３３３ＭＨｚであり、第３のクロックＣＬＫ３の周波数は３４７ｋＨｚである。
そして、第１のイネーブル信号ＬＤ１は第３のクロックＣＬＫ３の立ち上がりエッジを第２のクロックＣＬＫ２でデジタル微分して得られる。
また、第２のイネーブル信号ＬＤ２は第３のクロックＣＬＫ３の立ち下がりエッジを第２のクロックＣＬＫ２でデジタル微分して得られる。
図５の例では、標本化周波数変換部４３は、前段部が第１のクロックＣＬＫ１で動作し、第１のイネーブル信号ＬＤ１に応答して積分器４３１の積分処理および第１のダンパ４３２による取り込み処理を行う。
続いて、標本化周波数変換部４３は、後段部が第２のクロックＣＬＫ２で動作し、第２のイネーブル信号ＬＤ２に応答して、積分結果の取り込みを行う。
【００４２】
図６（Ａ）〜（Ｄ）は、本実施形態に係る標本化周波数変換部の各部の入出力波形を示す図である。
図６（Ａ）は光ピックアップ３によるＲＦ信号を、図６（Ｂ）は標本化周波数変換部４３の積分器４３１の入力である位相差信号Φを示している。図６（Ｃ）は積分器４３１の出力信号∫Φ（ｔ）ｄｔを、図６（Ｄ）は第１のダンパ４３２、第２のダンパ４３３の出力であるＴＥ信号を示している。
【００４３】
図６（Ａ）〜（Ｄ）に示すように、光ピックアップ３によるＲＦ信号はサーボ誤差検出回路４１に入力されて位相差信号Φが生成され、標本化周波数変換部４３の積分器４３１に入力される。
位相差信号Φは、積分器４３１で積分され、その結果が第１のクロックＣＬＫ１に同期した第１のイネーブル信号ＬＤ１に応答して第１のダンパ４３２で一旦保持される。次いで、第２のクロックＣＬＫ２に同期した第２のイネーブル信号ＬＤ２に応答して周波数変換されて第２のダンパ４３３に保持され、良好なＴＥ信号が得られる。
【００４４】
サーボ信号処理装置４２は、サーボマトリクスやサーボフィルタを含み、サーボ系クロックである第２のクロックＣＬＫ２で動作し、サーボ誤差信号であるＴＥ信号に所定の処理を施しサーボ系制御のための制御信号Ｓ４２を生成する。
サーボ信号処理装置４２は、生成した制御信号Ｓ４２を制御部４４およびＰＷＭ回路４５に出力する。
上述したように、サーボ信号処理装置４２側の制御部４４にコアクロックとして、第４のクロックＣＬＫ４が供給される。第４のクロックＣＬＫ４の周波数は第２のクロックＣＬＫ２の周波数以上であり、第４のクロックＣＬＫ４と第２のクロックはＣＬＫ２および第３のクロックＣＬＫ３と同期関係にある。
かつ、第２のクロックＣＬＫ２の周波数は第４のクロックＣＬＫ４の１／Ｎ（Ｎは１以上の整数）である。
図２の構成では、第４のクロックＣＬＫ４が分周器４９−１で分周されて第２のクロックＣＬＫ２が生成され、サーボ信号処理装置４２に供給される。
【００４５】
＜４．ＤＰＤ方式のＴＥ検出回路の構成例＞
次に、ＤＰＤ方式のＴＥ（トラッキングエラー）検出回路の構成例について説明する。
本実施形態の光ディスク装置１は、たとえばサーボ誤差検出回路４１がＤＰＤ方式のＴＥ検出回路を含んで構成される。
ＤＰＤ方式のＴＥ検出回路は相関器を含み、相関器は積分器を含む。
そして、ＴＥ検出回路の積分器と標本化周波数変換部４３の積分器（またはアキュムレータ）が一体化され共用される。
【００４６】
図７は、本実施形態に係るＤＰＤ方式を採用したＴＥ（トラキングエラー）検出回路の構成例を示す回路図である。
【００４７】
本実施形態に係るＴＥ検出回路１００は、たとえば光ディスク装置１の光ピックアップ（ＯＰＵ）３に配置される受光素子１０１を有する。
ＴＥ検出回路１００は、第１のＡＣ結合部１０２、第２のＡＣ結合部１０３、第３のＡＣ結合部１０４、第４のＡＣ結合部１０５、第１の加算器１０６、および第２の加算器１０７を有する。
ＴＥ検出回路１００は、第１の増幅器（ＡＭＰ）１０８、第２の増幅器１０９、第１の微分器１１０、第２の微分器１１１、第１のＡ／Ｄコンバータ（ＡＤＣ）１１２、第２のＡ／Ｄコンバータ１１３、および分周器１１４を有する。
ＴＥ検出回路１００は、ヒルベルト(Hilbert)変換器１１５、遅延回路１１６、および相互相関器１１７を有する。
【００４８】
これらの構成要素のうち、第１のＡＣ結合部１０２、第３のＡＣ結合部１０４、第１の加算器１０６、第１の増幅器１０８、および第１の微分器１１０により図２の複数の再生チャネルのうちの再生チャネル４６−１が形成される。
同様に、第２のＡＣ結合部１０３、第４のＡＣ結合部１０５、第２の加算器１０７、第２の増幅器１０９、および第２の微分器１１１により図２の複数の再生チャネルのうちの再生チャネル４６−２（ｎ＝２）が形成される。
すなわち、図７の例では、再生チャネルは２つのチャネルＣＨ１、ＣＨ２である。
また、Ａ／Ｄコンバータ１１２は図２のＡ／Ｄコンバータ４７−１に相当し、Ａ／Ｄコンバータ１１３は図２のＡ／Ｄコンバータ４７−２（ｎ＝２）に相当し、分周器１１４が図２の分周器４８に相当する。
そして、たとえばヒルベルト変換器１１５、遅延回路１１６、および相互相関器１１７を含んで図２のサーボ誤差検出回路４１が形成される。
【００４９】
受光素子１０１は、４分割され、分割受光素子１０１−Ａは第１のＲＦ信号ＲＦ１を第１のＡＣ結合部１０２に出力し、分割受光素子１０１−Ｂは第４のＲＦ信号ＲＦ４を第４のＡＣ結合部１０５に出力する。
分割受光素子１０１−Ｃは第３のＲＦ信号ＲＦ３を第３のＡＣ結合部１０４に出力し、分割受光素子１０１−Ｄは第４のＲＦ信号ＲＦ４を第２のＡＣ結合部１０３に出力する。
【００５０】
第１〜第４のＡＣ結合部１０２〜１０５は、たとえばキャパシタにより構成される。
第１〜第４のＡＣ結合部１０２〜１０５、光ピックアップ（ＯＰＵ）の受光素子１０１から出力される、トラッキング誤差に応じて相互の位相差（時間差）が変化する、第１・第２・第３・第４のＲＦ信号ＲＦ１〜４の直流成分をそれぞれ除去する。
【００５１】
第１の加算器１０６は、第１のＡＣ結合部１０２で直流成分が除去された第１のＲＦ信号１と第３のＡＣ結合部１０４で直流（ＤＣ）成分が除去された第３のＲＦ信号ＲＦ３とを加算して、第１の増幅器１０８に出力する。
【００５２】
第２の加算器１０７は、第２のＡＣ結合部１０３で直流成分が除去された第２のＲＦ信号２と第４のＡＣ結合部１０５で直流（ＤＣ）成分が除去された第４のＲＦ信号ＲＦ４とを加算して、第２の増幅器１０９に出力する。
【００５３】
第１の増幅器１０８は、第１の加算器１０６の出力を所定のレベルまで増幅し、第１の微分器１１０に出力する。
【００５４】
第２の増幅器１０９は、第２の加算器１０７の出力を所定のレベルまで増幅し、第２の微分器１１１に出力する。
【００５５】
第１の増幅器１０８および第２の増幅器１０９は、後段のＡ／Ｄコンバータ１１２，１１３の入力に対してオーバースケール効果を与えるものである。
第１の増幅器１０８および第２の増幅器１０９のゲイン（利得）は、Ａ／Ｄコンバータ１１２，１１３の入力振幅がフルスケールを超過する振幅となるように定められる。
その目的は、Ａ／Ｄコンバータのオーバースケールリミット効果を用いて、振幅変動成分を除去すると共に、量子化分解能を有効利用し、低ビット（bit）数のＡ／Ｄコンバータを用いるためである。等価的には、位相差情報の抽出に関して重要なゼロクロス近傍にのみ、量子化分解能を割り当てるものである。
【００５６】
第１の微分器１１０は、第１の増幅器１０８の出力のＤＣ成分を除去し、微分して第１のＡ／Ｄコンバータ１１２に出力する。
【００５７】
第２の微分器１１１は、第２の増幅器１０９の出力のＤＣ成分を除去し、微分して第２のＡ／Ｄコンバータ１１３に出力する。
【００５８】
第１の微分器１１０および第２の微分器１１１は、前段までのＤＣオフセットを除去すると共に、微分特性を与え、後段の、検出感度が微分特性を有する位相復調器の、復調Ｓ／Ｎ比を良好ならしめるためのものである。第１の微分器１１０および第２の微分器１１１は１次のハイパスフィルタ（ＨＰＦ）により構成可能である。
【００５９】
第１のＡ／Ｄコンバータ１１２は、第１の微分器１１０の出力を振幅制限しサンプリングし量子化してヒルベルト変換器１１５に出力する。
【００６０】
第２のＡ／Ｄコンバータ１１３は、第１の微分器１１１の出力を振幅制限しサンプリングし量子化して遅延回路１１６に出力する。
【００６１】
第１のＡ／Ｄコンバータ１１２および第２のＡ／Ｄコンバータ１１３は、同一のサンプリングクロックである第０のＣＬＫ０で駆動される。
このサンプリングクロックとしての第０のクロックＣＬＫは、ＲＦに対して非同期でよい。
Ａ／Ｄコンバータ１１２，１１３のサンプリング周波数は、記録媒体である光ディスク２の最内周またはシーク開始半径をｒｉ，最外周またはシーク目標半径をｒｏ、かつ[ｒｏ＞ｒｉ]、とする場合は次のように設定されることが望ましい。
すなわち、半径ｒｉにおけるＲＦ最高繰り返し周波数(Ｂｌｕ-ｒａｙでは２Ｔ=ｆｃｃｋ／４，ＤＶＤ／ＣＤでは３Ｔ=ｆｃｃｋ／６，ｆｃｃｋ：チャネルクロック周波数)の２＊（ｒｏ／ｒｉ）倍(１２cmディスクでは４.８倍)よりも高く定められることが望ましい。
その理由は、ディスクの最内周から最外周へのフルシーク動作においても、ＴＥ信号を適正に検出するためである。
【００６２】
分周器１１４は、第０のクロックＣＬＫ０の周波数ｆｓを１／Ｋに分周して、周波数ｆｓ／Ｋの第１のクロックＣＬＫ１を生成し、ヒルベルト変換器１１５および遅延回路１１６に供給する。
【００６３】
ヒルベルト変換器１１５は、処理クロックとして第１のクロックＣＬＫ１が供給され、第１のＡ／Ｄコンバータ１１２の出力を、信号成分の周期と無関係に９０度位相シフトし、その結果を信号Ｓ１１５として位相比較器としての相互相関器１１７に出力する。
【００６４】
遅延回路１１６は、第２のＡ／Ｄコンバータ１１３の出力を、ヒルベルト変換器１１５の遅延量に一致するように遅延させ、信号Ｓ１１６として相互相関器１１７に出力する。
遅延回路１１６は、ヒルベルト変換器１１５に等しい振幅周波数特性を持つバンドパスフィルタ（ＢＰＦ）により構成可能である。
【００６５】
また、ヒルベルト変換器に代えて第１のＦＩＲフィルタを、また、遅延回路のＢＰＦに代えて第２のＦＩＲフィルタを持ち、第１と第２のＦＩＲフィルタの出力信号の位相差は、信号周期と無関係に９０度であるように構成することも可能である。
特に、第１のＦＩＲフィルタの位相シフト量は信号周期と無関係に＋４５度（または−４５度）であり、第２のＦＩＲフィルタの位相シフト量は信号周期と無関係に−４５度（または＋４５度）であるように構成することが可能である。
【００６６】
相互相関器１１７は、ヒルベルト変換器１１５の出力と遅延回路１１６の出力により入力ＲＦ信号の位相差を表す相関係数ＣＣを演算し、その結果を位相差信号Φとして出力する。
【００６７】
図８は、本実施形態に係る相関器の構成例を示す回路図である。
図８の相関器１１７は、乗算器１１７１および積分器（またはアキュムレータ）１１７２を含んで構成されている。
【００６８】
乗算器１１７１は、第１のクロックＣＬＫ１に同期して取り込まれるヒルベルト変換器１１５の出力信号Ｓ１１５と遅延回路１１６の出力信号Ｓ１１６を乗算して、サーボ誤差検出信号としての位相差信号Φを生成して、積分器１１７２に出力する。
【００６９】
本実施形態において、ＤＰＤ方式のＴＥ検出回路１００における相関器１１７は積分器１１７２を含み、この相関器１１７の積分器（またはアキュムレータ）１１７２と標本化周波数変換部４３の積分器（またはアキュムレータ）４３１が一体化され共用される。
この共用積分器１１７２（４３１）は、たとえば図３と同様の構成を有する。
共用積分器１１７２（４３１）は、第１のクロックＣＬＫ１で動作するとともに、第１のイネーブル信号ＬＤ１で積分（または累算）結果をホールドしリセット(初期化)し、ホールドした結果、たとえば積分結果∫Φｄｔを第１のダンパ４３２（図３）に出力する。
【００７０】
なお、上述したＴＥ検出回路１００は、たとえば波長が４００ｎｍ帯の半導体レーザを搭載するブルーレイディスク（Ｂｌｕ-ｒａｙ  ｄｉｓｃ）等の光記録再生装置(光ディスク装置)に適用可能である。
【００７１】
次に、上記ＤＰＤ方式を採用した構成による動作を説明する。
【００７２】
光ディスク２からの情報読み出し光は、受光素子１０１において、４分割され、分割受光素子１０１−Ａから第１のＲＦ信号ＲＦ１が第１のＡＣ結合部１０２に出力され、分割受光素子１０１−Ｂから第４のＲＦ信号ＲＦ４が第４のＡＣ結合部１０５に出力される。
同様にして、分割受光素子１０１−Ｃから第３のＲＦ信号ＲＦ３が第３のＡＣ結合部１０４に出力され、分割受光素子１０１−Ｄから第４のＲＦ信号ＲＦ４が第２のＡＣ結合部１０３に出力される。
【００７３】
第１〜第４のＡＣ結合部１０２〜１０５では、光ピックアップ（ＯＰＵ）の受光素子１０１から出力される、トラッキング誤差に応じて相互の位相差（時間差）が変化する、第１・第２・第３・第４のＲＦ信号ＲＦ１〜４の直流成分がそれぞれ除去される。
そして、第１の加算器１０６において、第１のＡＣ結合部１０２で直流成分が除去された第１のＲＦ信号１と第３のＡＣ結合部１０４で直流（ＤＣ）成分が除去された第３のＲＦ信号ＲＦ３とが加算される。その加算結果が第１の増幅器１０８で増幅作用を受けて第１の微分器１１０に出力される。
また、第２の加算器１０７において、第２のＡＣ結合部１０３で直流成分が除去された第２のＲＦ信号２と第４のＡＣ結合部１０５で直流（ＤＣ）成分が除去された第４のＲＦ信号ＲＦ４とが加算される。その加算結果が第２の増幅器１０９で増幅作用を受けて第２の微分器１１１に出力される。
【００７４】
第１の微分器１１０では、第１の増幅器１０８の出力のＤＣ成分が除去され、微分されて第１のＡ／Ｄコンバータ１１２に出力される。また、第２の微分器１１１では、第２の増幅器１０９の出力のＤＣ成分が除去され、微分されて第２のＡ／Ｄコンバータ１１３に出力される。
【００７５】
そして、第１のＡ／ＤコンバータＣ１１２で、ＲＦ系クロックである第０のクロックＣＬＫ０に同期して、第１の微分器１１０の出力が振幅制限されてサンプリング、量子化作用を受け、デジタル信号としてヒルベルト変換器１１５に出力される。
同様に、第２のＡ／Ｄコンバータ１１３で、第０のクロックＣＬＫ０に同期して、第２の微分器１１１の出力が振幅制限されてサンプリング、量子化作用を受け、デジタル信号として遅延回路１１６に出力される。
【００７６】
ヒルベルト変換器１１５においては、第１のＡ／Ｄコンバータ１１２の出力が、信号成分の周期と無関係に９０度位相シフトされ、その結果が相互相関器１１７に出力される。
また、遅延回路１１６では、第２のＡ／Ｄコンバータ１１３の出力が、ヒルベルト変換器１１５の遅延量に一致するように遅延されて相互相関器１１７に出力される。
【００７７】
相互相関器１１７では、ヒルベルト変換器１１５の出力と遅延回路１１６の出力により入力ＲＦ信号の位相差を表す相関係数ＣＣが演算される。そして、その結果が位相差信号Φとして、相互相関器１１７と標本化周波数変換部４３で共用するように一体化された共用積分器１１７２（４３１）に出力される。
【００７８】
共用積分器１１７２（４３１）では、第１のクロックＣＬＫ１で動作するとともに、第１のイネーブル信号ＬＤ１で積分（または累算）結果がホールドされリセット(初期化)される。そして、ホールドした結果、たとえば積分結果∫Φｄｔが第１のダンパ４３２（図３）に出力される。
【００７９】
標本化周波数変換部４３の第１のダンパ４３２では、第１のクロックＣＬＫ１で動作し、第１のイネーブル信号ＬＤ１で保持された積分器（またはアキュムレータ）４３１の積分または累算結果が一旦取り込まれる。
第１のダンパ４３２では、取り込んだデータが、サーボ系クロックである第２のクロックＣＬＫ２に同期して動作する第２のダンパ４３３に出力される。
第２のダンパ４３３では、第４のクロックＣＬＫ４に同期した第２のクロックＣＬＫ２で動作し、第２のイネーブル信号ＬＤ２で第１のダンパ４３２に一旦保持された積分器（またはアキュムレータ）４３１の積分または累算結果が取り込まれる。
第２のダンパ４３３では、取り込んだデータがＴＥ信号が、サーボ系クロックである第２のクロックＣＬＫ２に同期して動作するサーボ信号処理装置４２に出力される。
【００８０】
このように、標本化周波数変換部４３においては、サーボ誤差検出回路４１とサーボ信号処理装置４２の間において標本化周波数（サンプリング周波数）が変換される。
具体的には、標本化周波数変換部４３では、サーボ誤差検出回路４１によるサーボ誤差信号である位相差信号Φが第１のクロックＣＬＫ１に同期して処理される。
標本化周波数変換部４３では、第１のクロックＣＬＫ１に同期して処理された結果信号が第２のクロックＣＬＫ２に同期して処理されて、標本化周波数の変換が行われる。
【００８１】
サーボ信号処理装置４２では、サーボ系クロックである第２のクロックＣＬＫ２で動作し、ＴＥ信号に所定の処理を施しサーボ系制御のための制御信号Ｓ４２が生成され、生成した制御信号Ｓ４２が制御部４４およびＰＷＭ回路４５に出力される。
そして、制御部４４の制御の下、ＰＷＭ回路４５により駆動部５が駆動されて、トラッキングドライバ５１により光ピックアップ３の対物レンズ３４のトラッキング機構部がドライブされる。
【００８２】
以上説明したように、本実施形態の光ディスク装置１は、サーボ入力系のＡ／Ｄコンバータとサーボ誤差検出回路４１のクロックを可変周波数クロックとし、サーボ制御系のクロックは固定周波数としている。
そして、本実施形態のサーボ制御装置４において、サーボ誤差検出回路４１とサーボ信号処理装置４２との間に（両クロックドメインの間）にＡＳＲＣとしての標本化周波数変換部４３を挿入してサーボ誤差信号を受けわたすように構成されている。
特に、サーボ制御装置４は、相関検出を利用したサーボ誤差検出回路４１を有し、相関器の構成要素である積分器を非同期積分器とすることにより、ハードウェア規模を増やすことなく、サーボ制御に必要な十分な精度で等価的にＡＳＲＣを構成することができる。
また、ＣＡＶ対応の場合も、高速クロック動作部はサーボ誤差検出回路４１のみに限定され、サーボ系全体のクロックを高く設定して消費電力が増大してしまうことを回避できる。
また、Ａ／Ｄコンバータとサーボ誤差検出回路の可変周波数クロックとしてＲＦ系（データ再生系）の処理クロックを用いることにより、ＲＦ系の標本化周波数は必ずｒｍｔｒに対し（ＲＦ信号）に対して標本化定理を満足するように設定される。
このため、サーボファームウェア（ＦＷ）側でＣＡＶに関するサーボ誤差検出回路の周波数設定を管理する必要がなくなり、サーボＦＷ開発時の負担が軽減される。
【００８３】
この光ディスク装置は、一例であって、本技術が適用される光記録再生装置は、図１の構成に限るものではないことはいうまでもない。
【００８４】
なお、本技術は以下のような構成もとることができる。
（１）記録メディアの情報を再生する複数の再生チャネルと、
上記複数の再生チャネルの複数の入力信号をそれぞれサンプリングし量子化する複数のアナログ／デジタル（Ａ／Ｄ）コンバータと、
上記Ａ／Ｄコンバータでディジタイズされた上記複数の入力信号に所定の処理を施しサーボ誤差信号を生成するサーボ誤差検出回路と、
上記サーボ誤差信号に所定の処理を施しサーボ系制御のための制御信号を生成するサーボ信号処理装置と、
上記サーボ誤差検出回路と上記サーボ信号処理装置の間において標本化周波数を変換する標本化周波数変換部と、を有し、
上記Ａ／Ｄコンバータの標本化クロックおよび上記サーボ誤差検出回路の処理クロックとして第１のクロックを含み、
上記サーボ信号処理装置の処理クロックとして第２のクロックを含み、
上記標本化周波数変換部は、
上記サーボ誤差検出回路によるサーボ誤差信号を上記第１のクロックに同期して処理し、当該第１のクロックに同期して処理した信号を上記第２のクロックに同期して処理して、標本化周波数の変換を行う
サーボ制御装置。
（２）上記第１のクロックはデータ再生系起源であり、
上記第２のクロックはサーボ信号処理系起源であり、
上記第１のクロックと上記第２のクロックは非同期である
上記（１）に記載のサーボ制御装置。
（３）上記標本化周波数変換部は、
非同期型であり、
上記第１のクロックに同期した積分または累算を行う積分器またはアキュムレータを含む
上記（１）または（２）に記載のサーボ制御装置。
（４）記録メディアはディスク状メディアであって、
上記第１のクロックの周波数は、記録メディアまたはスピンドルの回転数と記録メディア上のデータ再生位置における半径の積に比例すべく可変される
上記（１）から（３）のいずれか一に記載のサーボ制御装置。
（５）上記ディスク状メディアの最内周またはシーク開始半径をｒｉ、最外周またはシーク目標半径をｒｏとした場合、上記第１のクロックの周波数は、半径ｒｉにおける再生信号の最高繰り返し周波数の２＊（ｒｏ／ｒｉ）倍以上である
上記（４）に記載のサーボ制御装置。
（６）記録メディアは光ディスクであり、
上記サーボ誤差検出回路は、
ＤＰＤ(Differential Phase Detection)方式のトラッキングエラー(Tracking Error:TE)検出回路を含む
上記（１）から（５）のいずれか一に記載のサーボ制御装置
（７）上記ＤＰＤ方式のＴＥ検出回路は相関器を含み、当該相関器は積分器を含み、
上記標本化周波数変換部は、
非同期型であり、
上記第１のクロックに同期した積分または累算を行う積分器またはアキュムレータを含み、
上記ＴＥ検出回路の上記積分器と上記標本化周波数変換部の上記積分器またはアキュムレータが一体化され共用されている
上記（６）に記載のサーボ制御装置。
（８）上記サーボ信号処理装置は、
サーボ系の駆動制御を行う制御部を含み、
上記制御部はコアクロックとして、第４のクロックが供給され、
上記第４のクロックの周波数は上記第２のクロックの周波数以上であり、
上記第４のクロックと上記第２のクロックは同期関係にある
上記（１）から（７）のいずれか一に記載のサーボ制御装置。
（９）上記Ａ／Ｄコンバータは、
標本化クロックとして第０のクロックが供給され、
上記サーボ誤差検出回路は、
処理クロックとして上記第１のクロックが供給され、
上記標本化周波数変換部は、
非同期型であり、
上記第１のクロックに同期した積分または累算を行う積分器またはアキュムレータを含み、
クロックとして上記第２のクロックが供給され、かつ、
上記積分器またはアキュムレータの積分区間または累算周期を決定する第３のクロックが供給され、
上記サーボ信号処理装置は、
サーボ系の駆動制御を行う制御部を含み、
クロックとして上記第２のクロックが供給され、かつ、
上記制御部のコアクロックとして第４のクロックが供給され、
上記第１のクロックは第０のクロックに同期し、かつ、上記第１のクロックの周波数は上記第０のクロックの周波数の１／Ｋ（Ｋは１以上の整数）であり、
上記第２のクロックと上記第３のクロックは上記第４のクロックに同期し、かつ、上記第２のクロックの周波数は上記第４のクロックの周波数の１／Ｎ（Ｎは１以上の整数）であり、
上記第３のクロックの周波数は上記第４のクロックの周波数の１／Ｍ（Ｍは２以上の整数）であり、
上記第３のクロックの周期は、上記制御部の処理周期の１以上の整数倍である、
上記（１）から（８）のいずれか一に記載のサーボ制御装置。
（１０）上記標本化周波数変換部は、
上記積分器またはアキュムレータの積分または累算結果を取り込む保持部を含み、
上記積分器またはアキュムレータは、
上記第１のクロックで動作するとともに、第１のイネーブル信号で積分または累算結果をホールドしリセット(初期化)し、
上記保持部は、
上記第２のクロックまたは第４のクロックで動作するとともに、第２のイネーブル信号でホールドされた積分または累算結果を取り込み、
上記第１のイネーブル信号は、
上記第３のクロックの立ち上がりまたは立下りエッジ、または両エッジを上記第１のクロックでデジタル微分して得られ、
上記第２のイネーブル信号は、
上記第３のクロックの立ち上がりまたは立下りエッジ、または両エッジを上記第２のクロックまたは上記第４のクロックでデジタル微分して得られる
上記（９）に記載のサーボ制御装置。
（１１）光ディスクの情報を光学的な手段で再生する複数の再生チャネルと、
上記複数の再生チャネルの複数の入力信号をそれぞれサンプリングし量子化する複数のアナログ／デジタル（Ａ／Ｄ）コンバータと、
上記Ａ／Ｄコンバータでディジタイズされた上記複数の入力信号に所定の処理を施しサーボ誤差信号を生成するサーボ誤差検出回路と、
上記サーボ誤差信号に所定の処理を施しサーボ系制御のための制御信号を生成するサーボ信号処理装置と、
上記サーボ誤差検出回路と上記サーボ信号処理装置の間において標本化周波数を変換する標本化周波数変換部と、を有し、
上記Ａ／Ｄコンバータの標本化クロックおよび上記サーボ誤差検出回路の処理クロックとして第１のクロックを含み、
上記サーボ信号処理装置の処理クロックとして第２のクロックを含み、
上記標本化周波数変換部は、
上記サーボ誤差検出回路によるサーボ誤差信号を上記第１のクロックに同期して処理し、当該第１のクロックに同期して処理した信号を上記第２のクロックに同期して処理して、標本化周波数の変換を行う
光ディスク装置。
【符号の説明】
【００８５】
１・・・光ディスク装置、２・・・光ディスク、３・・・光ピックアップ（光ヘッド）、４・・・サーボ制御装置、４１・・・サーボ誤差検出回路、４２・・・サーボ信号処理装置、４３・・・標本化周波数変換部、４４・・・制御部、４５・・・ＰＷＭ回路、５・・・駆動部、１００・・・ＴＥ検出回路、１０１・・・受光素子、１０２〜１０３・・・第１〜第４のＡＣ結合部、１０６・・・第１の加算器、１０７・・・第２の加算器、１０８・・・第１の増幅器、１０９・・・第２の増幅器、１１０・・・第１の微分器、１１１・・・第２の微分器、１１２・・・第１のＡ／Ｄコンバータ（ＡＤＣ）、１１３・・・第２のＡ／Ｄコンバータ、１１４・・・分周器、１１５・・・ヒルベルト(Hilbert)変換器、１１６・・・遅延回路、１１７・・・相互相関器。
【図１】
2013030248.tif 000003
【図２】
2013030248.tif 000004
【図３】
2013030248.tif 000005
【図４】
2013030248.tif 000006
【図７】
2013030248.tif 000007
【図８】
2013030248.tif 000008
【図５】
2013030248.tif 000009
【図６】
2013030248.tif 000010