(57)【要約】【課題】無負荷・軽負荷状態には定格電圧よりも低い待機電圧へ自動的に出力電圧を切り替えるスイッチング電源装置を提供する。【解決手段】交流電圧を整流平滑し、所定の直流電圧に変換するスイッチング電源装置であって、スイッチング電源装置に備えられるトランスと、トランスには１次巻線と２次巻線とが備えられ、２次巻線にはダイオードと第１コンデンサとスイッチ素子からなる整流平滑回路と、第１コンデンサとスイッチ素子と並列接続された第２コンデンサと、前記整流平滑回路の電圧を所定の直流電圧に制御するための制御信号を送出するエラーアンプを備え、２次巻線に発生するパルス電圧のデューティーを検出するデューティー検出回路を備え、デューティー検出回路は予め定められたデューティー未満になった場合に、制御信号を変化させて、定格電圧よりも低い待機電圧にすることを特徴とするスイッチング電源装置。【選択図】図１
2013046423.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を整流平滑し、所定の直流電圧に変換して出力するスイッチング電源装置であって、
前記スイッチング電源装置に備えられるトランスと、前記トランスには少なくとも１次巻線と２次巻線とが備えられ、
前記２次巻線の両端にはダイオードと、第１のコンデンサとスイッチ素子の直列回路からなる２次側整流平滑回路と、
前記２次側整流平滑回路と並列に接続された第２のコンデンサとを備え、
前記２次側整流平滑回路の出力電圧と第１の基準電圧とを比較して、前記所定の直流電圧に制御するための信号を送出するエラーアンプを備え、
前記２次巻線には、前記２次巻線に発生するパルス電圧のデューティー検出手段が接続され、
前記デューティー検出手段は、前記パルス電圧のオンデューティーが予め定められたデューティー未満になった場合に、前記第１のコンデンサと直列接続された前記スイッチ素子をオフさせる機能を備え、
前記スイッチ素子がオフ状態となったことを検出して、前記所定の直流電圧よりも低い待機電圧にする電圧切替手段を備えたことを特徴とするスイッチング電源装置。
【請求項２】
前記電圧切替手段は、前記スイッチ素子がオフ状態時の出力電圧の最大値と第２の基準電圧とを検出して、前記出力電圧の最大値が第２の基準電圧値を超えた時、前記所定の直流電圧よりも低い待機電圧に切り替えることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記電圧切替手段は、前記スイッチ素子がオフ状態時に前記第１のコンデンサと前記スイッチ素子との接続点電位がGND電位から開放されることを検出して、
前記所定の直流電圧から前記待機電圧に切り換える手段を備えたことを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に係り、特にＡＣアダプタなどの軽負荷、無負荷状態において所定の出力電圧を必要としない場合には、自動で出力電圧を低下させる切り替え制御に関するものである。
【背景技術】
【０００２】
図４に示すスイッチング電源装置１ｂは、出力電圧可変形電源回路で構成されており、スイッチングレギュレータに、出力電流を検出する電流検出回路ＣＤを設け、この電流検出回路ＣＤにより出力電流を検出している。もし、電源と負荷との接続に使用されているケーブルが外れて出力電流がゼロとなった場合に、電流検出回路ＣＤから信号が送出され、出力電圧の誤差電圧生成回路ＥＡの検出抵抗の抵抗値を変化させて出力電圧を本来の電圧値よりも低く制御させるものである。
【０００３】
【特許文献１】特開２０００−９２８３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１では出力に電流検出抵抗を配して出力電流を監視するため、常時、電流検出抵抗の損失が生じる。また、無負荷・軽負荷〜定格電流までを１つの検出抵抗で賄うには、少なくとも軽負荷時の出力電流を正確に検出できるだけの検出電圧が必要であり、電流検出抵抗値を前述の検出値に設定すると、定格電流が流れた時の抵抗損失が出力電流の２乗に比例するので甚大になってしまう問題がある。
すなわち、無負荷・軽負荷時の消費電力を改善できても、定格負荷時の消費電力を増大してしまうおそれがあった。
【０００５】
そこで本発明では従来技術を鑑み、無負荷・軽負荷時の検出を、トランスの2次巻線に生じるパルス電圧信号を基に判断し、出力電流を検出せずに無負荷・軽負荷時の出力電圧を低電圧に切り換えて消費電力を削減することを提案する。
【課題を解決するための手段】
【０００６】
交流電圧を整流平滑し、所定の直流電圧に変換して出力するスイッチング電源装置であって、スイッチング電源装置に備えられるトランスと、トランスには少なくとも１次巻線と２次巻線とが備えられ、２次巻線の両端にはダイオードと、第１のコンデンサとスイッチ素子の直列回路からなる２次側整流平滑回路と、２次側整流平滑回路と並列に接続された第２のコンデンサとを備え、２次側整流平滑回路の出力電圧と第１の基準電圧とを比較して、所定の直流電圧に制御するための信号を送出するエラーアンプを備え、２次巻線には、２次巻線に発生するパルス電圧のデューティー検出手段が接続され、デューティー検出手段は、パルス電圧のオンデューティーが予め定められたデューティー未満になった場合に、第１のコンデンサと直列接続されたスイッチ素子をオフさせる機能を備え、スイッチ素子がオフ状態となったことを検出して、所定の直流電圧よりも低い待機電圧にする電圧切替手段を備えたことを特徴とする。
また、電圧切替手段は、スイッチ素子がオフ状態時の出力電圧の最大値と第２の基準電圧とを検出して、出力電圧の最大値が第２の基準電圧値を超えた時、所定の直流電圧よりも低い待機電圧に切り替えることを特徴とする。
また、電圧切替手段は、スイッチ素子がオフ状態時に第１のコンデンサとスイッチ素子との接続点電位がGND電位から開放されることを検出して、所定の直流電圧から待機電圧に切り換える手段を備えたことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、無負荷・軽負荷状態を電流検出抵抗により検出しないので、定格負荷状態における電流検出抵抗の電力損失と部品を無くし、無負荷〜軽負荷における出力電圧の切り替え機能と定格負荷状態での効率向上とを両立し、負荷状態の全域で省エネ効果を得ることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例のスイッチング電源装置の回路構成図である。
【図２】図１に示した実施例の各部の信号を示すタイミングチャートである。
【図３】本発明の負荷電流対出力電圧特性図である。
【図４】従来のスイッチング電源装置の回路構成図である。
【発明を実施するための形態】
【０００９】
次に、本発明による実施形態を、図面を参照して具体的に説明する。
【実施例】
【００１０】
図１は、本発明の実施例であるスイッチング電源装置１の回路構成を示した図である。
図１は、フライバック方式スイッチング電源回路を示し、交流電源を整流器ＤＢ１と平滑コンデンサＣ１により整流平滑した電圧は、トランスＴの1次巻線Ｐを介して接続されたスイッチング素子Ｑ１のオンオフ動作により、前述のオフ期間にトランスＴの2次巻線Ｓに出力される。2次巻線Ｓの電圧はダイオードＤ３及び平滑コンデンサＣ５により整流平滑された出力電圧が負荷に供給され、出力電圧は抵抗Ｒ４，Ｒ５により分圧された出力電圧がエラーアンプＩＣ２に入力され、エラーアンプＩＣ２に内蔵される図示しない基準電圧Ｖｒと抵抗Ｒ４と抵抗Ｒ５により分圧された出力電圧とが比較され、その差分が誤差信号としてフォトカプラＰＣ１−１、ＰＣ１−２を介して1次側の制御回路ＩＣ１にフィードバック制御される。1次側の制御回路ＩＣ１は、フォトカプラＰＣ１−２のフィードバック信号に基づき、スイッチング素子Ｑ１のオンオフのパルス制御を行い、出力電圧が一定になるように制御する。
【００１１】
制御回路ＩＣ１は、スイッチング素子であるＭＯＳＦＥＴ（Ｑ１）に流れるドレイン電流を抵抗Ｒ２で検出し、さらに、フォトカプラＰＣ１−２からのフィードバック信号を抵抗Ｒ２の電圧信号に重畳し、重畳した信号と図示しない制御回路ＩＣ１に内蔵される所定のしきい値電圧と比較して、ＭＯＳＦＥＴ（Ｑ１）のオンオフ制御をしている。
本発明では、２次巻線Ｓの端子間に無負荷或いは軽負荷時を検出するためのデューティー検出回路２を接続している。デューティー検出回路２は、ダイオードＤ４、抵抗Ｒ７、Ｒ８、コンデンサＣ６、Ｎ型ＭＯＳＦＥＴ（Ｑ２）からなる。
デューティー検出回路２は、２次巻線Ｓの端子間にダイオードＤ４と抵抗Ｒ７、Ｒ８とが直列に接続され、抵抗Ｒ８にコンデンサＣ５とＮ型ＭＯＳＦＥＴ（Ｑ２）のゲート・ソース端子とが並列に接続されている。ここで、Ｎ型ＭＯＳＦＥＴ（Ｑ２）のソース端子は、２次巻線ＳのＧＮＤ端子側に接続されている。
また、２次巻線Ｓの端子間には、ダイオードＤ３とコンデンサＣ６とＮ型ＭＯＳＦＥＴ（Ｑ２）のドレイン・ソース端子とが直列接続され、ダイオードＤ３とコンデンサＣ６との接続点が出力電圧の正極端子として出力されている。
デューティー検出回路２は、トランスＴの２次巻線Ｓのパルス電圧Ｖｓを整流し積分して、Ｎ型ＭＯＳＦＥＴ（Ｑ２）のゲート電圧信号を得ている。ここで、無負荷・軽負荷状態ではパルス電圧Ｖｓのオンデューティーが狭まることにより、Ｎ型ＭＯＳＦＥＴ（Ｑ２）のゲート電圧が低下し、Ｎ型ＭＯＳＦＥＴ（Ｑ２）はオフ状態となる。
【００１２】
図２は、図１に示した実施例の各部の信号を示すタイミングチャートである。図２に示すように、時刻ｔ１において負荷電流Ｉｏが０Ａになると、２次巻線Ｓのパルス電圧Ｖｓのデューティーが狭まり、Ｎ型ＭＯＳＦＥＴ（Ｑ２）のゲート電圧波形が低下することがわかる。
なお、図２ではＰＷＭ制御方式のパルス波形を図示したが、ＰＷＭ制御の間欠発振動作であっても、また、ＰＦＭ制御方式の周波数を変調しても、デューティー検出回路２の積分定数を最適化することでそれぞれの方式のデューティー変化を検出することは可能である。
【００１３】
図１に示すリップル検出・電圧切替回路３は、ダイオードＤ５、ツェナーダイオードＺＤ１、ＺＤ２、ＮＰＮトランジスタＱ３、ＰＮＰトランジスタＱ４、コンデンサＣ７、抵抗Ｒ９〜１３からなる。
このリップル検出・電圧切替回路３におけるリップル検出は、以下の機能を有する。無負荷・軽負荷状態時にＮ型ＭＯＳＦＥＴ（Ｑ２）がオフ状態になることでコンデンサＣ５のＧＮＤ側の接続が開放されることにより、２次側整流平滑回路の平滑容量はコンデンサＣ８のみの容量となる。ここで、コンデンサＣ５の容量と比較してコンデンサＣ８の容量は、例えば１／１０以下などの小さい容量値に設定されている。
Ｎ型ＭＯＳＦＥＴ（Ｑ２）がオフ状態になりコンデンサＣ５の容量が無くなることで、２次巻線Ｓからの電力は容量の大きいコンデンサＣ５から容量の小さいコンデンサＣ８へ充電するため、コンデンサの容量比分だけ充電電圧が上昇し、所定の出力電圧を超える。
ここで、出力電圧制御を行う２次側制御回路ＩＣ２により、フォトカプラＰＣ１−１を介してスイッチング素子Ｑ１のオンオフを一時的に停止させ、コンデンサＣ８の放電をさせて、出力電圧を所定の出力電圧に下がるまで低下させようとする。このとき、２次側制御回路ＩＣ２及びフォトカプラＰＣ１−１の応答遅れの要因もあって、出力電圧の変化にフィードバック制御が追い付かず間欠発振動作となり、出力電圧にリップル電圧が重畳される。リップル検出・電圧切替回路３は、この出力電圧に重畳されたリップル電圧の最大ピーク値を検出することで、軽負荷以下であることを判定して、所定の出力電圧よりも低い待機電圧へ切替させる機能を備える。
【００１４】
リップル検出・電圧切替回路３は、以下のように構成されている。
リップル検出・電圧切替回路３は出力電圧端子間に接続され、ＰＮＰトランジスタＱ４とＮＰＮトランジスタＱ３によるラッチ回路から構成されている。
詳しくは、ＰＮＰトランジスタＱ４のエミッタ・ベース間に抵抗Ｒ１０が接続され、エミッタは出力電圧端子の正極側に接続されている。ベースは抵抗Ｒ１１を介してＮＰＮトランジスタＱ３のコレクタに接続されている。ＰＮＰトランジスタＱ４のコレクタとＮＰＮトランジスタＱ３のベースは抵抗Ｒ１２を介して接続され、ＮＰＮトランジスタＱ３のベース・エミッタ間にはコンデンサＣ７が接続され、エミッタは出力端子のＧＮＤへ接続されている。
また、ＮＰＮトランジスタＱ３のベースには出力電圧端子の正極側からツェナーダイオードＺＤ２と抵抗Ｒ１３の直列回路を介して接続され、ツェナーダイオードＺＤ２以上の出力電圧が印加されるとオン状態になるように接続されている。
また、ＮＰＮトランジスタＱ３のベースにはダイオードＤ５のアノードが接続され、ダイオードＤ５のカソードは、Ｎ型ＭＯＳＦＥＴ（Ｑ２）のドレインに接続されている。
ＮＰＮトランジスタＱ３のコレクタにはツェナーダイオードＺＤ１のアノードが接続され、ツェナーダイオードＺＤ１のカソードは抵抗Ｒ９を介してフォトカプラＰＣ１−１のカソードに接続されている。
【００１５】
図２に示す負荷電流Ｉｏは時刻ｔ１から０Ａに減少し、時刻ｔ１〜ｔ３にかけて無負荷状態が続く。
図３は、本発明の負荷電流対出力電圧特性図である。図３に示すように、負荷電流が０．０３Ａ以下の軽負荷になると、デューティー検出回路のＮ型ＭＯＳＦＥＴ（Ｑ２）はオフ状態になり、コンデンサＣ５の接続は解放され、スイッチング電源１は間欠発振動作に移行し、出力電圧はリップル重畳され、出力電圧のピーク値は２２Ｖまで振れ幅を生じる。
また、Ｎ型ＭＯＳＦＥＴ（Ｑ２）のオフ状態と同時に、ダイオードＤ５を介してＮＰＮトランジスタＱ３のベースも解放され、リップル重畳された出力電圧のピーク値がツェナーダイオードＺＤ２のツェナー電圧２１Ｖを超えると抵抗Ｒ１３を介してコンデンサＣ７に充電が開始される。
時刻ｔ２において、コンデンサＣ７の充電電圧はＮＰＮトランジスタＱ３のベース・エミッタ間電圧Ｖｂｅに達し、ＮＰＮトランジスタＱ３はオン状態になり、ＰＮＰトランジスタＱ４とのラッチ動作に移行する。ここで、ＮＰＮトランジスタＱ３のコレクタ電圧はＧＮＤ電位になることから、ツェナーダイオードＺＤ１と抵抗Ｒ９を介して、フォトカプラＰＣ１−１に電流が流れ、出力電圧はツェナーダイオードＺＤ１とＮＰＮトランジスタＱ３のベース・エミッタ間電圧Ｖｂｅとによる電圧にクランプされることになる。なお、ツェナーダイオードＺＤ１のツェナー電圧は、所定の出力電圧よりも低い待機電圧に相当する電圧値に設定されている。
【００１６】
時刻ｔ３にて、負荷電流が増加すると、２次巻線Ｓのデューティーが増加するのでデューティー検出回路２のＮ型ＭＯＳＦＥＴ（Ｑ２）がオン状態に復帰する。このとき、リップル検出・電圧切替回路３のＮＰＮトランジスタＱ３は、ダイオードＤ５を介してベース電圧がＧＮＤに落とされ、オフ状態になる。従って、リップル検出・電圧切替回路３による待機電圧にクランプする動作は解除され、出力電圧は所定の電圧に復帰する。
【００１７】
以上により、負荷電流Ｉｏを電流検出抵抗で検出することなく、デューティー検出回路２により無負荷・軽負荷を判定し、コンデンサＣ５を解放することで、リップル検出・電圧切替回路により出力電圧を所定の出力電圧から待機電圧へ切り替え、電流検出抵抗による損失を低減し、負荷電流が流れている場合の効率を向上することができる。
【００１８】
以上、本発明を実施形態で具体的に説明したが、本発明は上記実施形態に限定されないことは言うまでもなく、本発明の主旨を逸脱しない範囲で変形して実施できる。
【符号の説明】
【００１９】
１・・・スイッチング電源装置
２・・・デューティー検出回路
３・・・リップル検出・電圧切替回路
ＤＢ１・・・整流器
Ｃ１〜Ｃ８・・・コンデンサ
Ｑ１・・・スイッチング素子
Ｑ２・・・Ｎ型ＭＯＳＦＥＴ
Ｑ３・・・ＮＰＮトランジスタ
Ｑ４・・・ＰＮＰトランジスタ
Ｄ１〜Ｄ５・・・ダイオード
ＩＣ１・・・１次側の制御回路
ＩＣ２・・・２次側エラーアンプ
Ｒ１〜１３・・・抵抗
Ｔ・・・トランス
Ｐ・・・トランスＴの１次巻線
Ｓ・・・トランスＴの２次巻線
ＺＤ１、ＺＤ２・・・ツェナーダイオード
ＰＣ１−１、−２・・・フォトカプラ
【図１】
2013046423.tif 000003
【図２】
2013046423.tif 000004
【図３】
2013046423.tif 000005
【図４】
2013046423.tif 000006