(57)【要約】【課題】配線板に内蔵される電子部品の電気特性について高い信頼性を維持しながら、配線板を薄く（薄型化）する。【解決手段】電子部品内蔵配線板は、基板１００と、基板１００上に形成される導体層３０１、３０２及び絶縁層１０１、１０２と、基板１００を貫通する開口部Ｒ１００内に収容される電子部品２００ａと、電子部品２００ａの電極２２０に接続されるビア導体３２２ｂと、を有する。本体部２０１の第３面Ｆ３１上及び第４面Ｆ３２上にはそれぞれ、電極２２０が形成されており、基板１００の厚さは、電子部品２００ａの本体部２０１の厚さよりも小さく、基板１００の厚さと基板１００の第１面Ｆ１１上の導体層３０１の厚さと基板１００の第２面Ｆ１２上の導体層３０２の厚さとの合計は、本体部２０１の第３面Ｆ３１上及び第４面Ｆ３２上の電極２２０を含めた電子部品２００ａの厚さ以上である。【選択図】図２
2013183027.tif 000002
【特許請求の範囲】
【請求項１】
第１面及びその反対側の第２面と、前記第１面から前記第２面までを貫通する開口部と、を有する基板と、
前記基板の前記第１面上に形成される第１導体層と、
前記基板の前記第２面上に形成される第２導体層と、
第３面及びその反対側の第４面を有する本体部と、該本体部上に形成される外部電極と、を有し、前記第３面が前記第１面と同じ向きになるように、前記開口部内に収容される電子部品と、
前記基板の前記第１面上、前記第１導体層上、及び前記電子部品上に形成される第１絶縁層と、
前記基板の前記第２面上、前記第２導体層上、及び前記電子部品上に形成される第２絶縁層と、
前記第２絶縁層に形成され、前記外部電極に接続されるビア導体と、
を有する電子部品内蔵配線板であって、
前記本体部の前記第３面上及び前記第４面上にはそれぞれ、前記外部電極が形成されており、
前記基板の厚さは、前記電子部品の前記本体部の厚さよりも小さく、
前記基板の厚さと前記第１導体層の厚さと前記第２導体層の厚さとの合計は、前記第３面上及び前記第４面上の前記外部電極を含めた前記電子部品の厚さ以上である、
ことを特徴とする電子部品内蔵配線板。
【請求項２】
前記本体部は、第１側面及びその反対側の第２側面を有し、
前記電子部品は、前記本体部の前記第３面上、前記第４面上、及び第１側面上にわたって一体的に形成される第１外部電極を有し、
前記基板の厚さと前記第１導体層の厚さと前記第２導体層の厚さとの合計は、前記第１外部電極の前記第３面上の厚さと前記第１外部電極の前記第４面上の厚さと前記本体部の厚さとの合計以上である、
ことを特徴とする請求項１に記載の電子部品内蔵配線板。
【請求項３】
前記電子部品は、前記本体部の前記第３面上、前記第４面上、及び第２側面上にわたって一体的に形成される第２外部電極を有し、
前記基板の厚さと前記第１導体層の厚さと前記第２導体層の厚さとの合計は、前記第１外部電極の前記第３面上の厚さと前記第１外部電極の前記第４面上の厚さと前記本体部の厚さとの合計以上であり、且つ、前記第２外部電極の前記第３面上の厚さと前記第２外部電極の前記第４面上の厚さと前記本体部の厚さとの合計以上である、
ことを特徴とする請求項２に記載の電子部品内蔵配線板。
【請求項４】
前記第２絶縁層には、前記第１外部電極に接続される第１ビア導体と、前記第２外部電極に接続される第２ビア導体と、が形成される、
ことを特徴とする請求項３に記載の電子部品内蔵配線板。
【請求項５】
前記本体部の前記第３面及び前記第４面の少なくとも一方において、前記本体部と前記外部電極との境界には段差が形成される、
ことを特徴とする請求項１乃至４のいずれか一項に記載の電子部品内蔵配線板。
【請求項６】
前記第１導体層及び前記第２導体層の表面はそれぞれ、粗化処理されており、
前記第３面上及び前記第４面上の前記外部電極の表面はそれぞれ、粗化処理されていない、
ことを特徴とする請求項１乃至５のいずれか一項に記載の電子部品内蔵配線板。
【請求項７】
前記第３面上及び前記第４面上の前記外部電極の十点平均粗さ（Ｒzjis）はそれぞれ、前記第１導体層及び前記第２導体層のいずれの十点平均粗さ（Ｒzjis）よりも小さい、
ことを特徴とする請求項１乃至６のいずれか一項に記載の電子部品内蔵配線板。
【請求項８】
前記基板の厚さは、６０μｍ以下である、
ことを特徴とする請求項１乃至７のいずれか一項に記載の電子部品内蔵配線板。
【請求項９】
前記第３面上及び前記第４面上の前記外部電極の厚さはそれぞれ、１０μｍ以下である、
ことを特徴とする請求項１乃至８のいずれか一項に記載の電子部品内蔵配線板。
【請求項１０】
前記基板の厚さと前記第１導体層の厚さと前記第２導体層の厚さとの合計において、前記第１導体層の厚さと前記第２導体層の厚さとの合計が占める割合は、２５％以上である、
ことを特徴とする請求項１乃至９のいずれか一項に記載の電子部品内蔵配線板。
【請求項１１】
前記第３面上及び前記第４面上の前記外部電極の面積はそれぞれ、０．２ｍｍ２以下である、
ことを特徴とする請求項１乃至１０のいずれか一項に記載の電子部品内蔵配線板。
【請求項１２】
前記第１絶縁層及び前記第２絶縁層はそれぞれ、心材を含む樹脂からなる、
ことを特徴とする請求項１乃至１１のいずれか一項に記載の電子部品内蔵配線板。
【請求項１３】
前記電子部品は、積層セラミックコンデンサである、
ことを特徴とする請求項１乃至１２のいずれか一項に記載の電子部品内蔵配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品内蔵配線板に関する。
【背景技術】
【０００２】
特許文献１には、コンデンサを内蔵する配線板が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３４５５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載される配線板では、基板に形成された開口部（収容部）に電子部品（コンデンサ）が収容されている。基板の厚さは、電子部品の本体部（素子本体）の厚さよりも大きくなっている（特許文献１の図１（ｂ）を参照）。
【０００５】
こうした電子部品内蔵配線板を薄くするためには、上記基板及び電子部品を薄くすることが考えられる。
【０００６】
しかしながら、基板を薄くすると、基板に形成された収容部内に電子部品を完全に収容することが困難になる。電子部品が収容部からはみ出てしまうと、電子部品に衝撃が加わり易くなり、電子部品の故障リスクが高まると考えられる。
【０００７】
また、電子部品の電極を薄くすると、例えば電子部品を基板の開口部に収容する際、又は電子部品の両面に絶縁層を形成する際に、電子部品にクラックが発生し易くなる。こうしたクラックは、電子部品の本体部と、その本体部上に形成された外部電極との境界に段差が形成される場合に、その段差部分を起点にして生じ易くなる。
【０００８】
本発明は、こうした実情に鑑みてなされたものであり、配線板に内蔵される電子部品の電気特性について高い信頼性を維持しながら、配線板を薄く（薄型化）することを目的とする。また、本発明は、基板に形成された開口部（詳しくは、基板の一側に形成される導体層から他側に形成される導体層までの収容部）内に電子部品の全体を収容し、電子部品の故障リスクを低減することを他の目的とする。また、本発明は、電子部品の主面において電極形成部と電極非形成部との境界に形成される段差部分におけるクラックを抑制することを他の目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る配線板は、
第１面及びその反対側の第２面と、前記第１面から前記第２面までを貫通する開口部と、を有する基板と、
前記基板の前記第１面上に形成される第１導体層と、
前記基板の前記第２面上に形成される第２導体層と、
第３面及びその反対側の第４面を有する本体部と、該本体部上に形成される外部電極と、を有し、前記第３面が前記第１面と同じ向きになるように、前記開口部内に収容される電子部品と、
前記基板の前記第１面上、前記第１導体層上、及び前記電子部品上に形成される第１絶縁層と、
前記基板の前記第２面上、前記第２導体層上、及び前記電子部品上に形成される第２絶縁層と、
前記第２絶縁層に形成され、前記外部電極に接続されるビア導体と、
を有する電子部品内蔵配線板であって、
前記本体部の前記第３面上及び前記第４面上にはそれぞれ、前記外部電極が形成されており、
前記基板の厚さは、前記電子部品の前記本体部の厚さよりも小さく、
前記基板の厚さと前記第１導体層の厚さと前記第２導体層の厚さとの合計は、前記第３面上及び前記第４面上の前記外部電極を含めた前記電子部品の厚さ以上である。
【００１０】
前記本体部は、第１側面及びその反対側の第２側面を有し、前記電子部品は、前記本体部の前記第３面上、前記第４面上、及び第１側面上にわたって一体的に形成される第１外部電極を有し、前記基板の厚さと前記第１導体層の厚さと前記第２導体層の厚さとの合計は、前記第１外部電極の前記第３面上の厚さと前記第１外部電極の前記第４面上の厚さと前記本体部の厚さとの合計以上である、ことが好ましい。
【００１１】
前記電子部品は、前記本体部の前記第３面上、前記第４面上、及び第２側面上にわたって一体的に形成される第２外部電極を有し、前記基板の厚さと前記第１導体層の厚さと前記第２導体層の厚さとの合計は、前記第１外部電極の前記第３面上の厚さと前記第１外部電極の前記第４面上の厚さと前記本体部の厚さとの合計以上であり、且つ、前記第２外部電極の前記第３面上の厚さと前記第２外部電極の前記第４面上の厚さと前記本体部の厚さとの合計以上である、ことが好ましい。
【００１２】
前記第２絶縁層には、前記第１外部電極に接続される第１ビア導体と、前記第２外部電極に接続される第２ビア導体と、が形成される、ことが好ましい。
【００１３】
前記本体部の前記第３面及び前記第４面の少なくとも一方において、前記本体部と前記外部電極との境界には段差が形成される、ことが好ましい。
【００１４】
前記第１導体層及び前記第２導体層の表面はそれぞれ、粗化処理されており、前記第３面上及び前記第４面上の前記外部電極の表面はそれぞれ、粗化処理されていない、ことが好ましい。
【００１５】
前記第３面上及び前記第４面上の前記外部電極の十点平均粗さ（Ｒzjis）はそれぞれ、前記第１導体層及び前記第２導体層のいずれの十点平均粗さ（Ｒzjis）よりも小さい、ことが好ましい。
【００１６】
前記基板の厚さは、６０μｍ以下である、ことが好ましい。
【００１７】
前記第３面上及び前記第４面上の前記外部電極の厚さはそれぞれ、１０μｍ以下である、ことが好ましい。
【００１８】
前記基板の厚さと前記第１導体層の厚さと前記第２導体層の厚さとの合計において、前記第１導体層の厚さと前記第２導体層の厚さとの合計が占める割合は、２５％以上である、ことが好ましい。
【００１９】
前記第３面上及び前記第４面上の前記外部電極の面積はそれぞれ、０．２ｍｍ２以下である、ことが好ましい。
【００２０】
前記第１絶縁層及び前記第２絶縁層はそれぞれ、心材を含む樹脂からなる、ことが好ましい。
【００２１】
前記電子部品は、積層セラミックコンデンサである、ことが好ましい。
【発明の効果】
【００２２】
本発明によれば、配線板に内蔵される電子部品の電気特性について高い信頼性を維持しながら、配線板を薄く（薄型化）することが可能になる。また、本発明によれば、この効果に加えて又はこの効果に代えて、基板に形成された開口部（詳しくは、基板の一側に形成される導体層から他側に形成される導体層までの収容部）内に電子部品の全体を収容し、電子部品の故障リスクを低減することが可能になるという効果が奏される場合がある。また、本発明によれば、上記効果に加えて又は上記効果に代えて、電子部品の主面において電極形成部と電極非形成部との境界に形成される段差部分におけるクラックを抑制することが可能になるという効果が奏される場合がある。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態に係る配線板の断面図である。
【図２】図１の部分拡大図である。
【図３Ａ】本発明の実施形態に係る配線板に内蔵されるチップコンデンサの第１の断面形状を示す図である。
【図３Ｂ】本発明の実施形態に係る配線板に内蔵されるチップコンデンサの第２の断面形状を示す図である。
【図４Ａ】本発明の実施形態に係る配線板に内蔵されるチップコンデンサの平面図である。
【図４Ｂ】本発明の実施形態に係る配線板に内蔵されるチップコンデンサの各側面に形成される電極を示す図である。
【図５】電子部品がキャビティに収容された状態を示す平面図である。
【図６】電子部品にクラックが生じる様子を示す図である。
【図７】クラック発生のメカニズムを説明するための図である。
【図８】本発明の実施形態に係る配線板の製造方法を示すフローチャートである。
【図９Ａ】図８に示す製造方法において、基板上に導体層を形成する第１の工程を説明するための図である。
【図９Ｂ】図８に示す製造方法において、基板上に導体層を形成する第２の工程を説明するための図である。
【図９Ｃ】図８に示す製造方法において、基板上に導体層を形成する第３の工程を説明するための図である。
【図９Ｄ】図８に示す製造方法において、基板上に導体層を形成する第４の工程を説明するための図である。
【図１０】図８に示す製造方法において、基板上の導体層を粗化処理する工程を説明するための図である。
【図１１Ａ】図８に示す製造方法において、基板に開口部を形成するための第１の方法を説明するための図である。
【図１１Ｂ】図８に示す製造方法において、基板に開口部を形成するための第２の方法を説明するための図である。
【図１２】図８に示す製造方法において、基板に形成された開口部を示す図である。
【図１３】図８に示す製造方法において、開口部（キャビティ）が形成された基板をキャリアに取り付ける工程を説明するための図である。
【図１４】図８に示す製造方法において、キャビティに電子部品を収容する工程を説明するための図である。
【図１５】図８に示す製造方法において、キャビティに電子部品が収容された状態を示す図である。
【図１６】図８に示す製造方法において、キャビティにおける基板と電子部品との隙間に絶縁体を充填する第１の工程を説明するための図である。
【図１７】図１６の工程の後の第２の工程を説明するための図である。
【図１８】図１７の工程の後の第３の工程を説明するための図である。
【図１９】図８に示す製造方法において、基板からキャリアを取り除く工程を説明するための図である。
【図２０】図８に示す製造方法において、下層ビルドアップ部を形成する第１の工程を説明するための図である。
【図２１】図２０の工程の後の第２の工程を説明するための図である。
【図２２】図２１の工程の後の第３の工程を説明するための図である。
【図２３】図２２の工程の後の第４の工程を説明するための図である。
【図２４】図８に示す製造方法において、上層ビルドアップ部を形成する工程を説明するための図である。
【図２５】本発明の他の実施形態において、１つのキャビティ（開口部）につき１つの電子部品を収容する例を示す図である。
【図２６】本発明の他の実施形態において、下層ビルドアップ部を構成する絶縁層が心材を含み、上層ビルドアップ部を構成する絶縁層は心材を含まない例を示す図である。
【図２７】本発明の他の実施形態において、両面ビア構造を有する配線板を示す図である。
【図２８】本発明の他の実施形態において、金属板を内蔵する基板を有する配線板を示す図である。
【図２９Ａ】図２８に示す配線板に用いられる基板を製造する第１の工程を説明するための図である。
【図２９Ｂ】図２９Ａの工程の後の第２の工程を説明するための図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。なお、図中、矢印Ｚ１、Ｚ２は、それぞれ配線板の主面（表裏面）の法線方向に相当する配線板の積層方向（又は配線板の厚み方向）を指す。一方、矢印Ｘ１、Ｘ２及びＹ１、Ｙ２は、それぞれ積層方向に直交する方向（又は各層の側方）を指す。配線板の主面は、Ｘ−Ｙ平面となる。また、配線板の側面は、Ｘ−Ｚ平面又はＹ−Ｚ平面となる。積層方向において、コアに近い側を下層（又は内層側）、コアから遠い側を上層（又は外層側）という。
【００２５】
導体層は、一乃至複数の導体パターンで構成される層である。導体層は、電気回路を構成する導体パターン、例えば配線（グランドも含む）、パッド、又はランド等を含む場合もあれば、電気回路を構成しない面状の導体パターン等を含む場合もある。
【００２６】
開口部には、孔や溝のほか、切欠や切れ目等も含まれる。孔は貫通孔に限られず、非貫通の孔も含めて、孔という。孔には、ビアホール及びスルーホールが含まれる。以下、ビアホール内（壁面又は底面）に形成される導体をビア導体といい、スルーホール内（壁面）に形成される導体をスルーホール導体という。
【００２７】
めっきには、電解めっき等の湿式めっきのほか、ＰＶＤ（Physical Vapor Deposition）やＣＶＤ（Chemical Vapor Deposition）等の乾式めっきも含まれる。
【００２８】
以下、本発明を具体化した実施形態について、図面を参照しつつ詳細に説明する。
【００２９】
本実施形態に係る配線板１０（電子部品内蔵配線板）は、図１及び図２（図１の部分拡大図）に示すように、基板１００（絶縁基板）と、スルーホール導体３００ｂと、絶縁層１０１、１０２、１０３、１０４（それぞれ層間絶縁層）と、導体層３０１、３０２、１１０、１２０、１３０、１４０と、電子部品２００ａ及び２００ｂと、ビア導体３１３ｂ、３２１ｂ、３２２ｂ、３２３ｂ、３３３ｂ、３４３ｂと、ソルダーレジスト１１、１２と、を有する。なお、本実施形態の配線板１０は、例えば矩形板状のリジッド配線板である。ただしこれに限られず、配線板１０は、矩形板状以外の形状を有していてもよいし、フレキシブル配線板であってもよい。
【００３０】
本実施形態では、基板１００が、配線板１０のコア基板となる。基板１００には、開口部Ｒ１００（図２）が形成される。電子部品２００ａ及び２００ｂはそれぞれ、開口部Ｒ１００に収容されることにより、配線板１０のコア部に内蔵される。本実施形態の配線板１０では、基板１００と、スルーホール導体３００ｂと、導体層３０１、３０２と、電子部品２００ａ及び２００ｂとが、コア部に相当する。以下、基板１００の表裏面（２つの主面）の一方を第１面Ｆ１１、他方を第２面Ｆ１２という。また、電子部品２００ａ及び２００ｂの本体部２０１の表裏面（２つの主面）のうち、第１面Ｆ１１と同じ方向を向く面を第３面Ｆ３１といい、他方を第４面Ｆ３２という。
【００３１】
コア部上に積層される導体層、層間絶縁層、及びビア導体は、ビルドアップ部に相当する。以下、最も下層に位置するビルドアップ部を、下層ビルドアップ部といい、下層ビルドアップ部よりも上層のビルドアップ部を、上層ビルドアップ部という。本実施形態では、下層ビルドアップ部が、絶縁層１０１、１０２と、導体層１１０、１２０と、ビア導体３１３ｂ、３２１ｂ、３２２ｂ、３２３ｂと、から構成される。また、上層ビルドアップ部が、絶縁層１０３、１０４と、導体層１３０、１４０と、ビア導体３３３ｂ、３４３ｂと、から構成される。
【００３２】
基板１００（コア基板）にはスルーホール３００ａが形成され、スルーホール３００ａ内に導体（例えば銅めっき）が充填されることにより、スルーホール導体３００ｂが形成される。スルーホール導体３００ｂの形状は、例えば砂時計状（鼓状）である。すなわち、スルーホール導体３００ｂは括れ部３００ｃを有し、スルーホール導体３００ｂの幅は、第１面Ｆ１１から括れ部３００ｃに近づくにつれて徐々に小さくなり、また、第２面Ｆ１２から括れ部３００ｃに近づくにつれて徐々に小さくなる。しかしこれに限られず、スルーホール導体３００ｂの形状は任意であり、例えば略円柱であってもよい。
【００３３】
基板１００の第１面Ｆ１１上には導体層３０１が形成され、基板１００の第２面Ｆ１２上には導体層３０２が形成される。導体層３０１、３０２にはそれぞれ、スルーホール導体３００ｂのランドが含まれる。導体層３０１と導体層３０２とは、スルーホール導体３００ｂを介して、互いに電気的に接続される。導体層３０１及び３０２はそれぞれ、例えば電源又はグランドに電気的に接続される。以下、導体層３０１の上面を第５面Ｆ２１といい、導体層３０２の上面を第６面Ｆ２２という。
【００３４】
基板１００は、基板１００の第１面Ｆ１１から第２面Ｆ１２までを貫通する開口部Ｒ１００（例えば孔）を有する。開口部Ｒ１００が基板１００に形成されることにより、配線板１０のコア部には、基板１００の一側に形成される導体層３０１の第５面Ｆ２１から他側に形成される導体層３０２の第６面Ｆ２２までの厚さを有するキャビティＲ１０（収容部）が形成される。本実施形態では、キャビティＲ１０が、基板１００を貫通する孔から構成される。導体層３０１及び３０２はそれぞれ、例えばキャビティＲ１０周辺に面状の導体パターンを有する。なお、キャビティＲ１０の平面形状（寸法を含む）は、開口部Ｒ１００と同じである。
【００３５】
本実施形態では、キャビティＲ１０内に、電子部品２００ａ及び２００ｂの全体が収容される。電子部品２００ａ及び２００ｂはそれぞれ、キャビティＲ１０に配置されることにより、基板１００の側方（Ｘ方向又はＹ方向）に位置する。本実施形態では、１つの開口部（キャビティＲ１０）内に２つの電子部品（電子部品２００ａ及び２００ｂ）が配置される。
【００３６】
絶縁層１０１は、基板１００の第１面Ｆ１１上、導体層３０１上、及び電子部品２００ａ、２００ｂ上（詳しくは、後述の第３面Ｆ３１上及び第７面Ｆ４１上）に形成される。絶縁層１０２は、基板１００の第２面Ｆ１２上、導体層３０２上、及び電子部品２００ａ、２００ｂ上（詳しくは、後述の第４面Ｆ３２上及び第８面Ｆ４２上）に形成される。絶縁層１０１は、キャビティＲ１０の一方（第１面Ｆ１１側）の開口を塞いでおり、絶縁層１０２は、キャビティＲ１０の他方（第２面Ｆ１２側）の開口を塞いでいる。
【００３７】
導体層１１０は、絶縁層１０１上に形成され、導体層１２０は、絶縁層１０２上に形成される。
【００３８】
キャビティＲ１０における電子部品２００ａ、２００ｂと基板１００及び絶縁層１０１、１０２との間、並びに、電子部品２００ａと電子部品２００ｂとの間にはそれぞれ、絶縁体１０１ａが充填される。本実施形態では、絶縁体１０１ａが、絶縁層１０１等（例えば樹脂絶縁層）を構成する絶縁材料（例えば樹脂）からなる。本実施形態では、絶縁体１０１ａが、基板１００及び電子部品２００ａ、２００ｂのいずれよりも大きな熱膨張係数を有する。
【００３９】
絶縁層１０１上及び導体層１１０上には、絶縁層１０３が形成され、絶縁層１０２上及び導体層１２０上には、絶縁層１０４が形成される。絶縁層１０３上には導体層１３０が形成され、絶縁層１０４上には導体層１４０が形成される。本実施形態では、導体層１３０及び１４０が、最外層となる。ただしこれに限られず、より多くの層間絶縁層及び導体層を積層してもよい。
【００４０】
絶縁層１０１には、孔３１３ａ（ビアホール）が形成され、絶縁層１０２には、孔３２１ａ、３２２ａ、３２３ａ（それぞれビアホール）が形成されている。絶縁層１０３には孔３３３ａ（ビアホール）が形成され、絶縁層１０４には孔３４３ａ（ビアホール）が形成される。孔３１３ａ、３２１ａ、３２２ａ、３２３ａ、３３３ａ、３４３ａ内にそれぞれ導体（例えば銅のめっき）が充填されることにより、各孔内の導体がそれぞれ、ビア導体３１３ｂ、３２１ｂ、３２２ｂ、３２３ｂ、３３３ｂ、３４３ｂ（それぞれフィルド導体）となる。
【００４１】
ビア導体３２１ｂは、電子部品２００ａ又は２００ｂの電極２１０に接続され、ビア導体３２２ｂは、電子部品２００ａ又は２００ｂの電極２２０に接続される。ビア導体３２１ｂ及び３２２ｂはいずれも、絶縁層１０２に形成される。このように、本実施形態では、電子部品２００ａ及び２００ｂが片面のみでビア導体に接続されている。以下、この構造を、片面ビア構造という。
【００４２】
上記片面ビア構造により、電子部品２００ａ又は２００ｂの電極２１０と絶縁層１０２上の導体層１２０とが、ビア導体３２１ｂを介して、互いに電気的に接続され、電子部品２００ａ又は２００ｂの電極２２０と絶縁層１０２上の導体層１２０とが、ビア導体３２２ｂを介して、互いに電気的に接続される。こうした構造では、内層に電気的接続が形成されるため、小型化に有利である。
【００４３】
ビア導体３１３ｂ、３２３ｂ、３３３ｂ、３４３ｂはそれぞれ、スルーホール導体３００ｂの直上（Ｚ方向）に配置され、隣接する導体同士は接触している。これにより、スルーホール導体とビア導体とが、又はビア導体同士が、互いに電気的に接続される。本実施形態では、ビア導体３１３ｂ、３２３ｂ、３３３ｂ、３４３ｂ及びスルーホール導体３００ｂが、いずれもフィルド導体であり、これらはＺ方向にスタックされている。こうしたスタック構造は、小型化に有利である。
【００４４】
導体層３０１と導体層１１０とは、ビア導体３１３ｂを介して、互いに電気的に接続され、導体層３０２と導体層１２０とは、ビア導体３２３ｂを介して、互いに電気的に接続される。また、導体層１１０と導体層１３０とは、ビア導体３３３ｂを介して、互いに電気的に接続され、導体層１２０と導体層１４０とは、ビア導体３４３ｂを介して、互いに電気的に接続される。
【００４５】
導体層１３０、１４０（それぞれ最外導体層）上にはそれぞれ、ソルダーレジスト１１、１２が形成される。ただし、ソルダーレジスト１１、１２にはそれぞれ、開口部１１ａ、１２ａが形成されている。このため、導体層１３０の所定の部位（開口部１１ａに位置する部位）は、ソルダーレジスト１１に覆われず露出しており、パッドＰ１１となる。また、導体層１４０の所定の部位（開口部１２ａに位置する部位）は、パッドＰ１２となる。パッドＰ１１は、例えば他の配線板と電気的に接続するための外部接続端子となり、パッドＰ１２は、例えば電子部品を実装するための外部接続端子となる。ただしこれに限られず、パッドＰ１１、Ｐ１２の用途は任意である。
【００４６】
本実施形態の配線板１０は、電子部品２００ａ又は２００ｂの直上（Ｚ方向）に、パッドＰ１１、Ｐ１２（外部接続端子）を有する。また、配線板１０は、基板１００の直上（Ｚ方向）にも、パッドＰ１１、Ｐ１２（外部接続端子）を有する。パッドＰ１１、Ｐ１２は、その表面に、例えばＮｉ／Ａｕ膜からなる耐食層を有する。耐食層は、電解めっき又はスパッタリング等により形成することができる。また、ＯＳＰ処理を行うことにより、有機保護膜からなる耐食層を形成してもよい。なお、耐食層は必須の構成ではなく、必要がなければ割愛してもよい。
【００４７】
本実施形態では、電子部品２００ａ及び２００ｂが、互いに同種の電子部品から構成される。具体的には、電子部品２００ａ及び２００ｂがそれぞれ、図３Ａ〜図４Ｂに示す構造を有するチップコンデンサからなる。電子部品２００ａを構成する電子部品（チップコンデンサ）と電子部品２００ｂを構成する電子部品（チップコンデンサ）とを入れ替えても、各電子部品は動作する。本実施形態では、キャビティＲ１０に配置される全ての電子部品（電子部品２００ａ及び２００ｂ）が同種の電子部品から構成されるため、１種類の電子部品だけを準備すれば足りる。また、電子部品をキャビティＲ１０に配置するための作業が単純になることで、製造が容易になる。
【００４８】
以下、図３Ａ〜図４Ｂを参照して、本実施形態に係る配線板１０に内蔵される電子部品２００ａ及び２００ｂ（チップコンデンサ）の構造について説明する。図３Ａは、電子部品２００ａ及び２００ｂの第１の断面形状（Ｘ−Ｚ断面）を示す図である。図３Ｂは、電子部品２００ａ及び２００ｂの第２の断面形状（Ｙ−Ｚ断面）を示す図である。図４Ａは、電子部品２００ａ及び２００ｂの平面図である。図４Ｂは、電子部品２００ａ及び２００ｂの本体部２０１の各側面に形成される電極を示す図である。
【００４９】
電子部品２００ａ及び２００ｂはそれぞれ、例えば図３Ａ〜図４Ｂに示すように、チップ型のＭＬＣＣ（積層セラミックコンデンサ）である。コンデンサの電気容量は、例えば０．２２μＦである。
【００５０】
電子部品２００ａ及び２００ｂはそれぞれ、本体部２０１と、電極２１０及び２２０（それぞれ外部電極）と、を有する。本体部２０１は、図３Ａに示すように、複数の誘電層２３１〜２３９と複数の導体層２１１〜２１４及び２２１〜２２４（それぞれ内部電極）とが交互に積層されて構成される。誘電層２３１〜２３９はそれぞれ、例えばセラミックからなる。本体部２０１は、Ｘ方向に沿って、第１側面Ｆ３３及びその反対側の第２側面Ｆ３４を有し、Ｙ方向に沿って、第３側面Ｆ３５及びその反対側の第４側面Ｆ３６を有する。第１乃至第４側面Ｆ３３〜Ｆ３６の各々は、第３面Ｆ３１と第４面Ｆ３２とをつないでいる。
【００５１】
電極２１０及び２２０はそれぞれ、図３Ａに示すように、Ｕ字状の断面形状（Ｘ−Ｚ断面）を有する。本実施形態では、図３Ａ及び図４Ｂに示されるように、電極２１０が、本体部２０１の第３面Ｆ３１上、第４面Ｆ３２上、第１側面Ｆ３３上、第３側面Ｆ３５上、及び第４側面Ｆ３６上に形成される。また、電極２２０は、本体部２０１の第３面Ｆ３１上、第４面Ｆ３２上、第２側面Ｆ３４上、第３側面Ｆ３５上、及び第４側面Ｆ３６上に形成される。
【００５２】
以下、電極２１０のうち、第１側面Ｆ３３上、第３側面Ｆ３５上、第４側面Ｆ３６上に形成される部分をそれぞれ、第１側部２１０ｂ、第３側部２１０ｄ、第４側部２１０ｅという（図４Ｂ参照）。電極２２０のうち、第２側面Ｆ３４上、第３側面Ｆ３５上、第４側面Ｆ３６上に形成される部分をそれぞれ、第２側部２２０ｂ、第３側部２２０ｄ、第４側部２２０ｅという（図４Ｂ参照）。また、電極２１０、２２０のうち、第３面Ｆ３１上に形成される部分を、上部２１０ａ、２２０ａといい、第４面Ｆ３２上に形成される部分を、下部２１０ｃ、２２０ｃという（図３Ａ参照）。また、上部２１０ａ、２２０ａの上面を第７面Ｆ４１といい、下部２１０ｃ、２２０ｃの上面を第８面Ｆ４２という（図３Ａ参照）。
【００５３】
電極２１０は、本体部２０１の第１側面Ｆ３３全体を覆う第１側部２１０ｂと、本体部２０１の第３面Ｆ３１の一部、第４面Ｆ３２の一部、第３側面Ｆ３５の一部、第４側面Ｆ３６の一部をそれぞれ覆う上部２１０ａ、下部２１０ｃ、第３側部２１０ｄ、第４側部２１０ｅと、から構成される。また、電極２２０は、本体部２０１の第２側面Ｆ３４全体を覆う第２側部２２０ｂと、本体部２０１の第３面Ｆ３１の一部、第４面Ｆ３２の一部、第３側面Ｆ３５の一部、第４側面Ｆ３６の一部をそれぞれ覆う上部２２０ａ、下部２２０ｃ、第３側部２２０ｄ、第４側部２２０ｅと、から構成される。
【００５４】
本実施形態では、電極２１０における上部２１０ａと第１側部２１０ｂと第３側部２１０ｄと第４側部２１０ｅと下部２１０ｃとが一体的に形成され、電極２２０における上部２２０ａと第２側部２２０ｂと第３側部２２０ｄと第４側部２２０ｅと下部２２０ｃとが一体的に形成される。本体部２０１の両端部は、第４面Ｆ３２から、側面（第１側面Ｆ３３、第２側面Ｆ３４、第３側面Ｆ３５、第４側面Ｆ３６）、そして第３面Ｆ３１にかけて、電極２１０又は２２０で覆われる。導体層２１１〜２１４（それぞれ内部電極）は、第１側部２１０ｂ（電極２１０の一部）に接続され、導体層２２１〜２２４（それぞれ内部電極）は、第２側部２２０ｂ（電極２２０の一部）に接続される。
【００５５】
電極２１０及び２２０は、電子部品２００ａ又は２００ｂの両端部に位置する。電極２１０と電極２２０との間に位置する本体部２０１の中央部は、図３Ａに示されるように、電極２１０、２２０に覆われず、本体部２０１の第３面Ｆ３１及び第４面Ｆ３２（詳しくは、誘電層２３１、２３９）が露出する。このため、本体部２０１の第３面Ｆ３１及び第４面Ｆ３２の各々において、本体部２０１と電極２１０及び２２０（それぞれ外部電極）との境界部Ｐ１００には段差が形成される。
【００５６】
図５に、電子部品２００ａ及び２００ｂがコア部のキャビティＲ１０に収容された状態を示す。
【００５７】
図５に示されるように、本実施形態の配線板１０では、キャビティＲ１０の両端（第１面Ｆ１１側及び第２面Ｆ１２側）の開口形状がそれぞれ、長方形状になっている。キャビティＲ１０において、電子部品２００ａ及び２００ｂは一方向（例えばＸ方向）に沿って配置される。電子部品２００ａ及び２００ｂはそれぞれ、電子部品２００ａ及び２００ｂが並ぶ方向（例えばＸ方向）に沿って並ぶ一対の側面電極（第１側部２１０ｂ及び第２側部２２０ｂ）を有する。
【００５８】
本実施形態では、電子部品２００ａ及び２００ｂの長手方向と電極２１０及び２２０が並ぶ方向とが、共にＸ方向であり、一致する。ただしこれに限定されず、電子部品２００ａ及び２００ｂの短手方向に沿って電極２１０及び２２０が並んでもよい。
【００５９】
本実施形態では、電極２１０を正極（＋）とし、電極２２０を負極（−）とする。また、本実施形態では、電子部品２００ａの電極２１０（特に、第１側部２１０ｂ）と電子部品２００ｂの電極２１０（特に、第１側部２１０ｂ）とが互いに対向し、これら対向する電極２１０、２１０は、配線を介して又は互いに接触して、互いに電気的に接続される。電子部品２００ａの電極２１０と電子部品２００ｂの電極２１０とは、例えばＤｉｅを介して電源に電気的に接続される。また、電子部品２００ａの電極２２０と電子部品２００ｂの電極２２０とは、例えば共通の又は別々のグランドに電気的に接続される。本実施形態では、電子部品２００ａの電極２１０と電子部品２００ｂの電極２１０とが、互いに同一の極性（正極）で、略同じ大きさの電位になっている。また、電子部品２００ａの電極２２０と電子部品２００ｂの電極２２０とは、互いに同一の極性（負極）で、略同じ大きさの電位になっている。
【００６０】
本実施形態の電子部品２００ａ及び２００ｂでは、図３Ａ〜図４Ｂに示されるように、Ｘ方向の一端側（例えば電極２１０側）と他端側（例えば電極２２０側）とが対称的な構造を有するため、電極２１０と電極２２０との極性を逆にしても、電子部品２００ａ、２００ｂは動作する。このため、本実施形態の配線板１０では、電子部品をキャビティＲ１０に配置する際に、電子部品の向きを気にする必要がない。
【００６１】
以下、本実施形態の配線板１０に係る材料の好ましい例を示す。
【００６２】
基板１００は、例えばガラスクロス（心材）にエポキシ樹脂を含浸させたもの（以下、ガラエポという）からなる。心材は、主材料（本実施形態ではエポキシ樹脂）よりも熱膨張率の小さい材料である。心材としては、例えばガラス繊維（例えばガラス布又はガラス不織布）、アラミド繊維（例えばアラミド不織布）、又はシリカフィラー等の無機材料が好ましいと考えられる。ただし、基板１００の材料は、基本的に任意である。例えばエポキシ樹脂に代えて、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を用いてもよい。基板１００は、異種材料からなる複数の層から構成されていてもよい。
【００６３】
本実施形態では、絶縁層１０１、１０２、１０３、１０４の各々が、心材を樹脂に含浸してなる。具体的には、絶縁層１０１、１０２、１０３、１０４はそれぞれ、例えばガラエポからなる。
【００６４】
本実施形態では、絶縁層１０１及び１０２がそれぞれ心材を含む樹脂からなる。これにより、絶縁層１０１及び１０２に窪みが形成されにくくなり、絶縁層１０１及び１０２上に形成される導体パターンの断線が抑制されるようになる。また、電子部品２００ａ及び２００ｂのＺ方向の移動が抑制され、電子部品２００ａ及び２００ｂのＺ方向の位置ずれが生じにくくなる。ただし、プレス工程時（図１７参照）に、コア部への衝撃が大きくなることが懸念される。
【００６５】
ただしこれに限定されず、例えば絶縁層１０１、１０２、１０３、１０４は心材を含まない樹脂からなってもよい。また、絶縁層１０１、１０２、１０３、１０４の材料は、基本的に任意である。例えばエポキシ樹脂に代えて、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を用いてもよい。各絶縁層は、異種材料からなる複数の層から構成されていてもよい。
【００６６】
本実施形態では、ビア導体３１３ｂ、３２１ｂ、３２２ｂ、３２３ｂ、３３３ｂ、３４３ｂの各々が、例えば銅めっきからなる。各ビア導体の形状は、例えばコア部から上層に向かって拡径されるようにテーパしたテーパ円柱（円錐台）である。しかしこれに限定されず、ビア導体の形状は任意である。
【００６７】
導体層３０１、３０２、１１０、１２０、１３０、１４０はそれぞれ、例えば銅箔（下層）と、銅めっき（上層）と、から構成される。導体層１１０、１２０、１３０、１４０はそれぞれ、例えば電気回路を構成する配線、ランド、又は配線板１０の強度を高めるための面状の導体パターンなどを有する。
【００６８】
なお、各導体層及び各ビア導体の材料は、導体であれば任意であり、金属でも非金属でもよい。各導体層及び各ビア導体は、異種材料からなる複数の層から構成されていてもよい。
【００６９】
以下、本実施形態の配線板１０に係る寸法の好ましい例を示す。
【００７０】
図４Ａにおいて、電子部品２００ａの長手方向（Ｘ方向）の幅Ｄ２１は、例えば約１０００μｍであり、電子部品２００ａの短手方向（Ｙ方向）の幅Ｄ２２は、例えば約５００μｍである。電極２１０の上部２１０ａ又は下部２１０ｃの幅Ｄ２３は、例えば約２３０μｍである。
【００７１】
電極２１０の上部２１０ａ及び下部２１０ｃ（第３面Ｆ３１上及び第４面Ｆ３２上の外部電極）の面積は、例えば約０．１１５ｍｍ２（＝２３０μｍ×５００μｍ）である。電極２１０の上部２１０ａ及び下部２１０ｃ（第３面Ｆ３１上及び第４面Ｆ３２上の外部電極）の面積はそれぞれ、０．２ｍｍ２以下であることが好ましい。
【００７２】
なお、電極２２０の寸法は、例えば電極２１０と同様である。また、電子部品２００ｂの寸法は、例えば電子部品２００ａと同様である。ただしこれに限られず、電極２１０と電極２２０とが、互いに異なる寸法を有していてもよい。また、異なる寸法を有する複数の電子部品を内蔵する配線板であってもよい。
【００７３】
図４Ａにおいて、ビア導体３２１ｂとビア導体３２２ｂとのピッチＤ２４は、例えば約７７０μｍである。
【００７４】
図５において、キャビティＲ１０の長手方向（Ｘ方向）の幅Ｄ１０１は、例えば約２１６０μｍであり、キャビティＲ１０の短手方向（Ｙ方向）の幅Ｄ１０２は、例えば約５８０μｍである。
【００７５】
図５において、電子部品２００ａ又は２００ｂとキャビティＲ１０とのクリアランスは、長手方向（Ｘ方向）について例えば約１６０μｍ（＝約２１６０μｍ−約１０００μｍ×２）であり、短手方向（Ｙ方向）について例えば約８０μｍ（＝約５８０μｍ−約５００μｍ）である。
【００７６】
図５において、隣り合う電子部品２００ａ及び２００ｂの間隔Ｄ１０、すなわち対向する第１側部２１０ｂ（図４Ｂ参照）同士の最小間隔は、例えば１５０μｍ以下である。ただしこれに限られず、対向する第１側部２１０ｂ同士が接触していてもよい。
【００７７】
図２において、基板１００の厚さＤ１０は、６０μｍ以下であることが好ましく、４０〜６０μｍの範囲にあることがより好ましい。絶縁層１０１の厚さＤ１及び絶縁層１０２の厚さＤ２はそれぞれ、例えば約２５μｍである。絶縁層１０１の厚さＤ１と絶縁層１０２の厚さＤ２とは、例えば互いに同一である。ただしこれに限られず、これらは互いに異なっていてもよい。
【００７８】
絶縁層１０３の厚さＤ３及び絶縁層１０４の厚さＤ４はそれぞれ、例えば約２５μｍである。絶縁層１０３の厚さＤ３と絶縁層１０４の厚さＤ４とは、例えば互いに同一である。ただしこれに限られず、これらは互いに異なっていてもよい。
【００７９】
なお、上記各絶縁層の厚さは、下層の絶縁層（下層ビルドアップ部の場合はコア基板）の上面を基準（ゼロ）にしている（図２参照）。すなわち、例えば絶縁層１０１の厚さＤ１及び絶縁層１０２の厚さＤ２はそれぞれ、絶縁体１０１ａを含んだ厚さに相当する。
【００８０】
導体層３０１の厚さＤ１１及び導体層３０２の厚さＤ１２はそれぞれ、例えば約１５μｍである。導体層３０１の厚さＤ１１と導体層３０２の厚さＤ１２とは、例えば互いに同一である。ただしこれに限られず、これらは互いに異なっていてもよい。
【００８１】
導体層１１０の厚さＤ１３、導体層１２０の厚さＤ１４、導体層１３０の厚さＤ１５、及び導体層１４０の厚さＤ１６はそれぞれ、例えば約１５μｍである。導体層１１０の厚さＤ１３、導体層１２０の厚さＤ１４、導体層１３０の厚さＤ１５、及び導体層１４０の厚さＤ１６は、例えば互いに同一である。ただしこれに限られず、これらは互いに異なっていてもよい。
【００８２】
図２において、電子部品２００ａの本体部２０１の厚さＤ２０は、例えば約６５μｍである。電子部品２００ａの電極２２０の上部２２０ａの厚さＤ２０１（本体部２０１からの突き出し量）は、１０μｍ以下であることが好ましく、３〜１０μｍの範囲にあることがより好ましい。電子部品２００ａの電極２２０の下部２２０ｃの厚さＤ２０２（本体部２０１からの突き出し量）は、１０μｍ以下であることが好ましく、３〜１０μｍの範囲にあることがより好ましい。上部２２０ａの厚さＤ２０１と下部２２０ｃの厚さＤ２０２とは、例えば互いに同一である。ただしこれに限られず、これらは互いに異なっていてもよい。電極２１０の厚さは、例えば電極２２０と同じである。
【００８３】
本実施形態の配線板１０では、基板１００の厚さＤ１０と導体層３０１（第１導体層）の厚さＤ１１と導体層３０２（第２導体層）の厚さＤ１２との合計（以下、第１コア厚という）が、第３面Ｆ３１上及び第４面Ｆ３２上の電極２１０を含めた電子部品２００ａの厚さ（以下、第２コア厚という）よりも大きく、且つ、第３面Ｆ３１上及び第４面Ｆ３２上の電極２２０を含めた電子部品２００ａの厚さ（以下、第３コア厚という）よりも大きく、且つ、第３面Ｆ３１上及び第４面Ｆ３２上の電極２１０を含めた電子部品２００ｂの厚さ（以下、第４コア厚という）よりも大きく、且つ、第３面Ｆ３１上及び第４面Ｆ３２上の電極２２０を含めた電子部品２００ｂの厚さ（以下、第５コア厚という）よりも大きい。
【００８４】
本実施形態では、第２コア厚及び第４コア厚がそれぞれ、電子部品２００ａ又は２００ｂの上部２１０ａの厚さ（電極２１０の第３面Ｆ３１上の厚さ）と下部２１０ｃの厚さ（電極２１０の第４面Ｆ３２上の厚さ）と本体部２０１の厚さＤ２０との合計に相当する。また、第３コア厚及び第５コア厚がそれぞれ、電子部品２００ａ又は２００ｂの上部２２０ａの厚さ（電極２２０の第３面Ｆ３１上の厚さ）と下部２２０ｃの厚さ（電極２２０の第４面Ｆ３２上の厚さ）と本体部２０１の厚さＤ２０との合計に相当する。
【００８５】
本実施形態の配線板１０では、上記構成により、コア部に形成されたキャビティＲ１０内に電子部品２００ａ及び２００ｂの全体を収容し、電子部品２００ａ及び２００ｂの故障リスクを低減することが可能になる。その結果、配線板の歩留まりが向上する。
【００８６】
本実施形態では、第２コア厚、第３コア厚、第４コア厚、及び第５コア厚が互いに略同一である。具体的には、第２コア厚、第３コア厚、第４コア厚、及び第５コア厚の各々が、例えば約８７μｍである。一方、第１コア厚は、例えば約９０μｍである。
【００８７】
キャビティＲ１０内に電子部品２００ａ及び２００ｂの全体を収容するためには、第１コア厚が、第２コア厚、第３コア厚、第４コア厚、及び第５コア厚のいずれよりも大きいことが好ましい。
【００８８】
なお、第１コア厚、第２コア厚、第３コア厚、第４コア厚、及び第５コア厚が、互いに同じであっても、こうした効果に準ずる効果が得られると考えられる。
【００８９】
さらに、本実施形態では、上記構成に加えて、基板１００の厚さが、電子部品２００ａ及び２００ｂの各々の本体部２０１の厚さよりも小さい。こうした構成は、下記の点で、配線板１０の薄型化に有利である。
【００９０】
上記構成によれば、基板１００の厚さが小さくなることで、コア部全体の厚さは小さいまま、導体層３０１及び３０２を厚くし易くなる。導体層３０１及び３０２が厚ければ、例えば後述のプレス工程時（図１７参照）などにおいて、キャビティＲ１０内の電子部品２００ａ及び２００ｂを保護し易くなる。このため、配線板１０に、強度の低い電子部品（例えば薄い電子部品）を内蔵し易くなる。また、絶縁層１０１及び１０２に心材を含ませ易くなる。さらに、導体層３０１及び３０２をそれぞれ例えば電源又はグランドに電気的に接続し、電源用の配線として用いる場合には、導体層３０１及び３０２が厚いほど、大電流を流し易くなる。
【００９１】
こうした効果を得るためには、第１コア厚（＝Ｄ１０＋Ｄ１１＋Ｄ１２）において、導体層３０１の厚さＤ１１と導体層３０２の厚さＤ１２との合計が占める割合（＝（Ｄ１１＋Ｄ１２）／（Ｄ１０＋Ｄ１１＋Ｄ１２））が、２５％以上であることが好ましい。
【００９２】
また、電子部品２００ａ及び２００ｂの本体部２０１の厚さを大きくすることで、電子部品全体の厚さが小さくても、必要な強度又は電気容量を確保し易くなる。また、電極２１０及び２２０（特に、上部２１０ａ、２２０ａ及び下部２１０ｃ、２２０ｃ）を薄くし易くなることで、電子部品２００ａ及び２００ｂのクラックを抑制することが可能になる。以下、このことについて説明する。
【００９３】
電極２１０及び２２０（特に、上部２１０ａ、２２０ａ及び下部２１０ｃ、２２０ｃ）が厚くなると、図６に示すように、本体部２０１にクラックＣＫが生じ易くなる。クラックＣＫは、本体部２０１（電極非形成部）と電極２１０及び２２０（電極形成部）との境界部Ｐ１００（段差部分）で、特に生じ易い。これは、モーメントに起因すると考えられる。なお、モーメントは、回転をしようとする力に相当する。
【００９４】
例えば後述のプレス工程時（図１７参照）などにおいて、図７に示すように、境界部Ｐ１００における上部２２０ａの第７面Ｆ４１の端（角）に位置する点Ｐ１０１に、外から第７面Ｆ４１に対して垂直ではない方向（例えばθ１＞９０°）の力Ｆ１００が加わることがある。この場合、力Ｆ１００は、境界部Ｐ１００における上部２２０ａの側面を伝わって第３面Ｆ３１上に位置する点Ｐ１０２に伝達される。そして、点Ｐ１０２で、縦方向（上部２２０ａの厚み方向）の力Ｆ１０１と、横方向（第３面Ｆ３１に平行な方向）の力Ｆ１０２と、に分かれる。その結果、点Ｐ１０１と点Ｐ１０２との間にモーメントが発生する。「モーメント＝距離×力」であるため、点Ｐ１０１と点Ｐ１０２との距離に相当する上部２２０ａの厚さＤ２０１が大きくなるほど、モーメントが大きくなる。そして、モーメントが大きくなると応力が大きくなり、クラックＣＫが生じ易くなると考えられる。このため、電極２１０及び２２０（特に、上部２１０ａ、２２０ａ及び下部２１０ｃ、２２０ｃ）を薄くすることで、上記モーメントを小さくすること、ひいては電子部品２００ａ及び２００ｂのクラックを抑制することが可能になる。
【００９５】
本実施形態の配線板１０では、導体層３０１及び導体層３０２の表面（第５面Ｆ２１及び第６面Ｆ２２）がそれぞれ、粗化処理されている一方、第３面Ｆ３１上及び第４面Ｆ３２上の外部電極の表面（詳しくは、上部２１０ａ、２２０ａの第７面Ｆ４１及び下部２１０ｃ、２２０ｃの第８面Ｆ４２）はそれぞれ、粗化処理されていない（図２参照）。
【００９６】
上記粗化処理の有無により、第３面Ｆ３１上及び第４面Ｆ３２上の外部電極（詳しくは、第７面Ｆ４１及び第８面Ｆ４２）の十点平均粗さ（Ｒzjis）はそれぞれ、導体層３０１の第５面Ｆ２１及び導体層３０２の第６面Ｆ２２のいずれの十点平均粗さ（Ｒzjis）よりも小さい。導体層３０１の第５面Ｆ２１の十点平均粗さ（Ｒzjis）は、例えば約４．５μｍであり、導体層３０２の第６面Ｆ２２の十点平均粗さ（Ｒzjis）は、例えば約４．５μｍである。また、上部２１０ａ、２２０ａの第７面Ｆ４１の十点平均粗さ（Ｒzjis）はそれぞれ、例えば約２．０μｍであり、下部２１０ｃ、２２０ｃの第８面Ｆ４２の十点平均粗さ（Ｒzjis）はそれぞれ、例えば約２．０μｍである。
【００９７】
本実施形態の配線板１０では、導体層３０１及び導体層３０２の表面（第５面Ｆ２１及び第６面Ｆ２２）がそれぞれ、粗化処理され、十点平均粗さの大きい粗面になっていることで、導体層３０１と絶縁層１０１との間、及び導体層３０２と絶縁層１０２との間にそれぞれ、高い密着性が得られ易くなる。本実施形態では、導体層１１０、１２０、１３０、１４０の各々の上面が、第５面Ｆ２１又は第６面Ｆ２２と同じ程度の粗さを有する。これにより、これら上面とその上に形成される絶縁層等との密着性が向上する。
【００９８】
また、前述のように、電子部品２００ａ又は２００ｂのクラックＣＫ（図６）を抑制するためには、電極２１０及び２２０（特に、上部２１０ａ、２２０ａ及び下部２１０ｃ、２２０ｃ）を薄くすることが好ましい。しかし、薄い電極に粗化処理を行う場合、電極の電気的特性を低下させてしまう可能性がある。この点、本実施形態の配線板１０では、第７面Ｆ４１及び第８面Ｆ４２を粗化処理しないため、電極２１０及び２２０の電気的特性について高い信頼性が維持される。また、第７面Ｆ４１及び第８面Ｆ４２の高い反射率も維持されるため、例えばレーザにより第７面Ｆ４１又は第８面Ｆ４２に達するビアホールを形成する際に（図２１参照）電極２１０及び２２０のダメージを低減し易くなる。
【００９９】
また、本実施形態の配線板１０では、コア部に形成されたキャビティＲ１０内に電子部品２００ａ及び２００ｂの全体が収容される。これにより、電子部品２００ａ及び２００ｂは、キャビティＲ１０内に充填される絶縁体（例えば絶縁体１０１ａ）によって覆われると考えられるため、その絶縁体と電子部品２００ａ及び２００ｂとの間には高い密着性が得られ易いと考えられる。
【０１００】
以上説明したように、本実施形態の配線板１０によれば、配線板１０に内蔵される電子部品２００ａ及び２００ｂの電気特性について高い信頼性を維持しながら、配線板１０を薄く（薄型化）することが可能になる。また、基板に形成された開口部（詳しくは、導体層３０１の第５面Ｆ２１から導体層３０２の第６面Ｆ２２までの厚さを有するキャビティＲ１０）内に電子部品２００ａ及び２００ｂの全体を収容し、電子部品２００ａ及び２００ｂの故障リスクを低減することが可能になる。また、電子部品２００ａ及び２００ｂの主面（第３面Ｆ３１及び第７面Ｆ４１、又は第４面Ｆ３２及び第８面Ｆ４２）において電極形成部と電極非形成部との境界（例えば境界部Ｐ１００）に形成される段差部分におけるクラックを抑制することが可能になる。
【０１０１】
以下、図８等を参照して、本実施形態に係る配線板１０の製造方法について説明する。図８は、本実施形態に係る配線板１０の製造方法の概略的な内容及び手順を示すフローチャートである。
【０１０２】
図８のステップＳ１１では、配線板１０のコア基板を準備して、その両面に導体層を形成する。
【０１０３】
具体的には、図９Ａに示すように、出発材料として両面銅張積層板１０００を準備する。両面銅張積層板１０００は、基板１００（コア基板）と、基板１００の第１面Ｆ１１上に形成された金属箔１００１（例えば銅箔）と、基板１００の第２面Ｆ１２上に形成された金属箔１００２（例えば銅箔）と、から構成される。本実施形態では、この段階において、基板１００が、完全に硬化した状態（Ｃステージ）のガラエポからなる。
【０１０４】
続けて、図９Ｂに示すように、例えばＣＯ２レーザを用いて、第１面Ｆ１１側からレーザを両面銅張積層板１０００に照射することにより孔１００３ａを形成し、第２面Ｆ１２側からレーザを両面銅張積層板１０００に照射することにより孔１００３ｂを形成する。孔１００３ａと孔１００３ｂとは、Ｘ−Ｙ平面において略同じ位置に形成され、最終的にはつながって、両面銅張積層板１０００を貫通するスルーホール３００ａとなる。スルーホール３００ａの形状は、例えば砂時計状（鼓状）である。孔１００３ａと孔１００３ｂとの境界は括れ部３００ｃ（図１）に相当する。第１面Ｆ１１に対するレーザ照射と第２面Ｆ１２に対するレーザ照射とは、同時に行っても、片面ずつ行ってもよい。スルーホール３００ａを形成した後には、スルーホール３００ａについてデスミアを行うことが好ましい。デスミアにより、不要な導通（ショート）が抑制される。また、レーザ光の吸収効率を高めるため、レーザ照射に先立って金属箔１００１、１００２の表面を黒化処理してもよい。なお、スルーホール３００ａの形成は、ドリル又はエッチングなど、レーザ以外の方法で行ってもよい。ただし、レーザ加工であれば、微細な加工をし易い。
【０１０５】
続けて、例えばパネルめっき法により、図９Ｃに示すように、金属箔１００１、１００２上及びスルーホール３００ａ内に、例えば銅のめっき１００４を形成する。具体的には、まず無電解めっきを行い、続けてめっき液を用いて、その無電解めっき膜をシード層として電解めっきを行うことにより、めっき１００４を形成する。これにより、スルーホール３００ａにめっき１００４が充填され、スルーホール導体３００ｂが形成される。
【０１０６】
続けて、例えばエッチングレジスト及びエッチング液を用いて、基板１００の第１面Ｆ１１及び第２面Ｆ１２に形成された各導体層のパターニングを行う。具体的には、導体層３０１、３０２に対応したパターンを有するエッチングレジストで各導体層を覆い、各導体層の、エッチングレジストで覆われない部分（エッチングレジストの開口部で露出する部位）を、エッチングで除去する。これにより、図９Ｄに示すように、基板１００の第１面Ｆ１１上に導体層３０１（第１導体層）が形成され、基板１００の第２面Ｆ１２上に導体層３０２（第２導体層）が形成される。なお、エッチングは、湿式に限られず、乾式であってもよい。
【０１０７】
本実施形態では、導体層３０１及び３０２がそれぞれ、例えば銅箔（下層）、無電解銅めっき（中間層）、及び電解銅めっき（上層）の３層構造からなる。本実施形態では、導体層３０１及び３０２が、電源用の配線を含む。ただしこれに限られず、導体層３０１及び３０２のパターンは任意である。例えば導体層３０１又は３０２に、後工程（電子部品２００ａ及び２００ｂを配置する工程等）で使用するアライメントマークを形成しておいてもよい。また、導体層３０１及び３０２における開口部Ｒ１００の形状に対応する部分の導体を除去しておいてもよい（後述の図１１Ａ及び図１１Ｂ参照）。
【０１０８】
続けて、図８のステップＳ１２で、例えば化学エッチングにより、図１０に示すように、導体層３０１及び３０２の表面（第５面Ｆ２１及び第６面Ｆ２２）をそれぞれ粗化する。ただしこれに限られず、粗化処理の方法は任意である。例えばエッチングは、湿式であっても、乾式であってもよい。
【０１０９】
続けて、図８のステップＳ１３で、例えば第１面Ｆ１１側から基板１００にレーザ光を照射して開口部Ｒ１００（後述の図１２参照）を形成する。具体的には、例えば図１１Ａに示すように、開口部Ｒ１００の形状（図５参照）を描くようにレーザ光を照射することにより、基板１００における、開口部Ｒ１００に対応した領域を、その周りの部分から切り取る。レーザの照射角度は、例えば基板１００の第１面Ｆ１１に対して略垂直の角度とする。
【０１１０】
上記レーザ光の照射に先立って、例えば図１１Ａに示すように開口部Ｒ１００の形状に対応して、基板１００上の導体層３０１を（必要に応じて、その反対側の導体層３０２も）除去しておくことが好ましい。また、図１１Ｂに示すようにレーザ照射路に沿って、基板１００上の導体層３０１を（必要に応じて、その反対側の導体層３０２も）除去しておいてもよい。図１１Ａ又は図１１Ｂに示すような形態に導体層３０１を加工しておくことで、開口部Ｒ１００の位置及び形状が明確になるため、レーザ照射のアライメントが容易になる。また、加工部分の導体が除去されることで、レーザ加工が容易になる。
【０１１１】
第１面Ｆ１１側から基板１００にレーザ光を照射した場合、第２面Ｆ１２側に向かうほどレーザによる加工量が減少して、基板１００の切断面はテーパ面になり易い。しかし、基板１００が薄くなると、基板１００の主面（第１面Ｆ１１又は第２面Ｆ１２）に対して略垂直な切断面が得られ易くなる。本実施形態では、基板１００の厚さが、約６０μｍ以下である。このため、図１２に示すように、開口部Ｒ１００に面する基板１００の壁面Ｆ１０が、基板１００の主面に対して略垂直になり易い。
【０１１２】
なお、開口部Ｒ１００の形成方法はレーザに限られず任意であり、例えば金型で形成してもよい。
【０１１３】
これにより、図１２に示すように、第１面Ｆ１１及びその反対側の第２面Ｆ１２と、第１面Ｆ１１から第２面Ｆ１２までを貫通する開口部Ｒ１００と、を有する基板１００が形成される。本実施形態では、開口部Ｒ１００が、基板１００を貫通する孔からなる。
【０１１４】
開口部Ｒ１００は、電子部品２００ａ及び２００ｂの収容スペースを構成する。以下、導体層３０１の第５面Ｆ２１から導体層３０２の第６面Ｆ２２までの厚さを有する部分（電子部品２００ａ及び２００ｂの収容スペース）を、キャビティＲ１０という。
【０１１５】
続けて、図８のステップＳ１４で、電子部品２００ａ及び２００ｂを、基板１００のキャビティＲ１０に収容する。
【０１１６】
具体的には、図１３に示すように、例えばＰＥＴ（ポリ・エチレン・テレフタレート）からなるキャリア１００５を、基板１００の片側（例えば第２面Ｆ１２）に設ける。これにより、キャビティＲ１０（孔）の一方の開口がキャリア１００５で塞がれる。本実施形態では、キャリア１００５が、粘着シート（例えばテープ）からなり、基板１００側に粘着性を有する。キャリア１００５は、例えばラミネートにより、基板１００（詳しくは、導体層３０２）と接着される。
【０１１７】
続けて、図１４に示すように、キャビティＲ１０（孔）の塞がれた開口とは反対側（Ｚ１側）から、キャビティＲ１０に電子部品２００ａ及び２００ｂを入れる。
【０１１８】
電子部品２００ａ及び２００ｂはそれぞれ、第３面Ｆ３１及びその反対側の第４面Ｆ３２を有する本体部２０１と、本体部２０１上に形成される電極２１０及び２２０（それぞれ外部電極）と、を有する。本体部２０１の第３面Ｆ３１上及び第４面Ｆ３２上にはそれぞれ、１つの外部電極（電極２１０又は２２０）の部分（上部２１０ａ及び下部２１０ｃ、又は上部２２０ａ及び下部２２０ｃ）が形成されている。
【０１１９】
電子部品２００ａ及び２００ｂはそれぞれ、例えば部品実装機によりキャビティＲ１０に入れられる。例えば電子部品２００ａ及び２００ｂはそれぞれ、真空チャック等により保持され、キャビティＲ１０の上方（Ｚ１側）に運ばれた後、そこから鉛直方向に沿って下降し、キャビティＲ１０に入れられる。これにより、図１５に示すように、電子部品２００ａ及び２００ｂが、第３面Ｆ３１が第１面Ｆ１１と同じ向きになるように、キャビティＲ１０（開口部Ｒ１００）内に収容される。電子部品２００ａ及び２００ｂは、キャリア１００５（粘着シート）上に、隣り合うように配置される。
【０１２０】
本実施形態では、基板１００の厚さが、電子部品２００ａ及び２００ｂの各々の本体部２０１の厚さよりも小さく、且つ、基板１００の厚さと導体層３０１（第１導体層）の厚さと導体層３０２（第２導体層）の厚さとの合計が、第３面Ｆ３１上及び第４面Ｆ３２上の外部電極（電極２１０の上部２１０ａ及び下部２１０ｃ、並びに電極２２０の上部２２０ａ及び下部２２０ｃ）を含めた電子部品２００ａ及び２００ｂの各々の厚さ以上である（図２及び図３Ａ参照）。このため、コア部に形成されたキャビティＲ１０内に電子部品２００ａ及び２００ｂの全体が収容される。
【０１２１】
続けて、図８のステップＳ１５で、図１６に示すように、半硬化の状態（Ｂステージ）で、導体層３０１の第５面Ｆ２１上に、絶縁層１０１及び金属箔１００６（例えば樹脂付き銅箔）を形成する。絶縁層１０１は、例えば熱硬化性を有するガラエポのプリプレグからなる。続けて、図１７に示すように、絶縁層１０１を半硬化の状態でプレスすることにより、絶縁層１０１から樹脂を流出させてキャビティＲ１０へ流し込む。これにより、図１８に示すように、キャビティＲ１０における電子部品２００ａ及び２００ｂと基板１００との間、及び、電子部品２００ａと電子部品２００ｂとの間にそれぞれ、絶縁体１０１ａ（絶縁層１０１を構成する樹脂）が充填される。
【０１２２】
キャビティＲ１０に絶縁体１０１ａが充填されたら、その充填樹脂（絶縁体１０１ａ）と電子部品２００ａ及び２００ｂとの仮溶着を行う。具体的には、加熱により充填樹脂に電子部品２００ａ及び２００ｂを支持できる程度の保持力を発現させる。これにより、キャリア１００５に支持されていた電子部品２００ａ及び２００ｂが、充填樹脂によって支持されるようになる。その後、図１９に示すように、キャリア１００５を除去する。
【０１２３】
なお、この段階では、絶縁体１０１ａ（充填樹脂）及び絶縁層１０１は半硬化しているにすぎず、完全には硬化していない。ただしこれに限られず、例えば、この段階で絶縁体１０１ａ及び絶縁層１０１を完全に硬化させてもよい。
【０１２４】
続けて、図８のステップＳ１６で、下層ビルドアップ部を形成する。
【０１２５】
具体的には、図２０に示すように、導体層３０２の第６面Ｆ２２上、並びに電子部品２００ａ、２００ｂの各々の電極２１０及び２２０の第８面Ｆ４２上に、絶縁層１０２及び金属箔１００７（例えば樹脂付き銅箔）を形成する。絶縁層１０２は、例えば熱硬化性を有するガラエポのプリプレグからなる。続けて、例えばプレスにより、絶縁層１０２を半硬化の状態（Ｂステージ）で導体層３０２及び電極２１０、２２０に接着させた後、加熱して絶縁層１０１、１０２の各々を硬化させる。
【０１２６】
これにより、基板１００の第１面Ｆ１１上、導体層３０１の第５面Ｆ２１上、及び電子部品２００ａ及び２００ｂ上（詳しくは、第３面Ｆ３１上及び第７面Ｆ４１上）に、第１絶縁層（絶縁層１０１及び絶縁体１０１ａ）が形成され、基板１００の第２面Ｆ１２上、導体層３０２の第６面Ｆ２２上、及び電子部品２００ａ及び２００ｂ上（詳しくは、第４面Ｆ３２上及び第８面Ｆ４２上）に、第２絶縁層（絶縁層１０２及び絶縁体１０１ａ）が形成される（図２１参照）。
【０１２７】
本実施形態では、絶縁層１０１、１０２の硬化を同時に行う。基板１００の両面に形成される絶縁層１０１、１０２の硬化を同時に行うことにより、基板１００の反りが抑制される。その結果、基板１００を薄くし易くなる。
【０１２８】
なお、上記プレスにより絶縁層１０２から樹脂を流出させて、絶縁層１０２から流出した樹脂が、絶縁層１０１から流出した樹脂と一緒に絶縁体１０１ａを構成してもよい。
【０１２９】
また、上記プレス及び加熱処理は、複数回に分けて行ってもよい。また、加熱処理とプレスとは別々に行ってもよいし、同時に行ってもよい。
【０１３０】
本実施形態では、キャビティＲ１０内に、電子部品２００ａ及び２００ｂの全体が収容される。また、コア部の厚さ（第１コア厚）における導体層３０１及び３０２の厚さが占める割合が大きくなっており、例えば２５％以上である。このため、上記プレス時において、キャビティＲ１０内の電子部品２００ａ及び２００ｂに衝撃が加わりにくい。
【０１３１】
続けて、図２１に示すように、例えばレーザにより、絶縁層１０１及び金属箔１００６に孔３１３ａ（ビアホール）を形成し、絶縁層１０２及び金属箔１００７に孔３２１ａ〜３２３ａ（それぞれビアホール）を形成する。孔３１３ａは金属箔１００６及び絶縁層１０１を貫通し、孔３２１ａ〜３２３ａの各々は金属箔１００７及び絶縁層１０２を貫通する。そして、孔３２１ａは、電子部品２００ａ及び２００ｂの電極２１０に至り、孔３２２ａは、電子部品２００ａ及び２００ｂの電極２２０に至る。また、孔３１３ａ及び３２３ａの各々は、スルーホール導体３００ｂの直上の導体層３０１、３０２に至る。その後、必要に応じて、デスミアを行う。
【０１３２】
本実施形態では、電極２１０及び２２０の第８面Ｆ４２を粗化処理しないため、第８面Ｆ４２の高い反射率が維持される。このため、上記ビアホールの形成において、レーザによる電極２１０及び２２０のダメージが抑制されると考えられる。
【０１３３】
続けて、例えば化学めっき法により、金属箔１００６、１００７上及び孔３１３ａ及び３２１ａ〜３２３ａ内に、例えば銅の無電解めっき膜１００８、１００９を形成する（図２２参照）。なお、無電解めっきに先立って、例えば浸漬により、パラジウム等からなる触媒を、絶縁層１０１、１０２の表面に吸着させてもよい。
【０１３４】
続けて、リソグラフィ技術又は印刷等により、第１面Ｆ１１側の主面（無電解めっき膜１００８上）に、開口部１０１０ａを有するめっきレジスト１０１０を、また、第２面Ｆ１２側の主面（無電解めっき膜１００９上）に、開口部１０１１ａを有するめっきレジスト１０１１を、それぞれ形成する（図２２参照）。開口部１０１０ａ、１０１１ａはそれぞれ、導体層１１０、１２０（図２３）に対応したパターンを有する。
【０１３５】
続けて、図２３に示すように、例えばパターンめっき法により、めっきレジスト１０１０、１０１１の開口部１０１０ａ、１０１１ａに、それぞれ例えば銅の電解めっき１０１２、１０１３を形成する。具体的には、陽極にめっきする材料である銅を接続し、陰極に被めっき材である無電解めっき膜１００８、１００９を接続して、めっき液に浸漬する。そして、両極間に直流の電圧を印加して電流を流し、無電解めっき膜１００８、１００９の表面に銅を析出させる。これにより、孔３１３ａ及び３２１ａ〜３２３ａにそれぞれ、無電解めっき膜１００８、１００９及び電解めっき１０１２、１０１３が充填され、例えば銅のめっきからなるビア導体３１３ｂ及び３２１ｂ〜３２３ｂが形成される。ビア導体３２１ｂ（第１ビア導体）は、絶縁層１０２（第２絶縁層）に形成され、電極２１０（第１外部電極）に接続される。また、ビア導体３２２ｂ（第２ビア導体）は、絶縁層１０２（第２絶縁層）に形成され、電極２２０（第２外部電極）に接続される。
【０１３６】
その後、例えば所定の剥離液により、めっきレジスト１０１０及び１０１１を除去し、続けて不要な無電解めっき膜１００８、１００９及び金属箔１００６、１００７を除去することにより、図２３に示すように、導体層１１０及び導体層１２０が形成される。導体層１１０、１２０の上面はそれぞれ、例えば化学エッチングにより粗化する。本実施形態では、導体層１１０及び１２０がそれぞれ、例えば銅箔（下層）、無電解銅めっき（中間層）、及び電解銅めっき（上層）の３層構造からなる。これにより、下層ビルドアップ部が完成する。
【０１３７】
なお、電解めっきのためのシード層は無電解めっき膜に限られず、無電解めっき膜１００８、１００９に代えて、スパッタ膜等をシード層として用いてもよい。
【０１３８】
続けて、図８のステップＳ１７で、例えば図２４に示すように、上層ビルドアップ部を形成する。上層ビルドアップ部は、例えば下層ビルドアップ部と同じように、すなわち絶縁層及び金属箔（例えば樹脂付き銅箔）の積層、プレス、樹脂の硬化、ビア導体の形成、及び導体層の形成（粗化処理を含む）を行うことで、形成することができる。
【０１３９】
続けて、図８のステップＳ１８で、絶縁層１０３、１０４上及び導体層１３０及び１４０上にそれぞれ、開口部１１ａを有するソルダーレジスト１１、開口部１２ａを有するソルダーレジスト１２を形成する（図１参照）。導体層１３０、１４０はそれぞれ、開口部１１ａ、１２ａに位置する所定の部位（パッドＰ１１、Ｐ１２等）を除いて、ソルダーレジスト１１、１２で覆われる。ソルダーレジスト１１及び１２は、例えばスクリーン印刷、スプレーコーティング、ロールコーティング、又はラミネート等により、形成することができる。
【０１４０】
続けて、電解めっき又はスパッタリング等により、導体層１３０、１４０上、詳しくはソルダーレジスト１１、１２に覆われないパッドＰ１１、Ｐ１２（図１参照）の表面にそれぞれ、例えばＮｉ／Ａｕ膜からなる耐食層を形成する。また、ＯＳＰ処理を行うことにより、有機保護膜からなる耐食層を形成してもよい。
【０１４１】
以上の工程により、本実施形態の配線板１０（図１）が完成する。その後、必要があれば、電子部品２００ａ、２００ｂの電気テスト（容量値及び絶縁性などのチェック）を行う。
【０１４２】
本実施形態の製造方法は、配線板１０の製造に適している。こうした製造方法であれば、低コストで、良好な配線板１０が得られると考えられる。
【０１４３】
本実施形態の配線板１０は、例えば電子部品又は他の配線板と電気的に接続することができる。例えば半田により、配線板１０のパッドＰ１１又はＰ１２に電子部品（例えばＩＣチップ）を実装することができる。また、パッドＰ１１又はＰ１２により、配線板１０を他の配線板（例えばマザーボード）に実装することができる。本実施形態の配線板１０は、例えば携帯電話等の携帯機器の回路基板として用いることができる。
【０１４４】
本発明は、上記実施形態に限定されない。例えば以下のように変形して実施することもできる。
【０１４５】
上記実施形態では、第２コア厚、第３コア厚、第４コア厚、及び第５コア厚の各々を第１コア厚よりも小さくして、電子部品２００ａ及び２００ｂの故障リスクを低減しているが、これに限られない。例えば電子部品２００ｂの耐久性が高い場合などにおいては、少なくとも第２コア厚及び第３コア厚の各々を第１コア厚以下にすることで、キャビティＲ１０内に電子部品２００ａの全体を収容し、電子部品２００ａの故障リスクを低減することが可能になる。
【０１４６】
上記実施形態において、第２コア厚と第３コア厚とが互いに異なる場合（電子部品２００ａの厚さが均一でない場合）は、電子部品２００ａの最大の厚さ、例えば第２コア厚が第３コア厚よりも大きい場合は第２コア厚が、第１コア厚以下であれば、キャビティＲ１０内に電子部品２００ａの全体を収容し、電子部品２００ａの故障リスクを低減することが可能になる。
【０１４７】
上記実施形態の配線板１０は２つの電子部品２００ａ及び２００ｂを内蔵しているが、これに限られない。配線板１０が内蔵する電子部品の数は任意であり、例えば１つであってもよいし、３つ以上であってもよい。
【０１４８】
上記実施形態の配線板１０では、１つのキャビティＲ１０（開口部）に複数の電子部品（電子部品２００ａ及び２００ｂ）が収容されるが、これに限られない。例えば図２５に示すように、１つのキャビティＲ１０につき１つの電子部品を収容することにより、複数の電子部品（例えば電子部品２００ａ、２００ｂ、２００ｃ、２００ｄ）を内蔵する配線板であってもよい。
【０１４９】
上記実施形態では、絶縁層１０１、１０２、１０３、１０４がそれぞれ心材を含む樹脂からなるが、これに限られない。例えば各層間絶縁層の平坦性を確保する上では、下層ビルドアップ部を構成する絶縁層１０１及び１０２が心材を含む樹脂からなることが、特に重要である。このため、例えば図２６に示すように、絶縁層１０３及び１０４が心材を含んでいなくても、絶縁層１０１及び１０２が心材を含んでいれば、必要な平坦性が得られることが多い。なお、図２６では、層間絶縁層における心材の有無を、ハッチングの有無で示している。また、必要な平坦性が確保できる場合には、絶縁層１０１、１０２、１０３、１０４のいずれにも心材を含ませなくてもよい。
【０１５０】
上記実施形態では、電子部品２００ａ、２００ｂが片面ビア構造を有しているが、これに限定されない。例えば図２７に示すように、電子部品２００ａ、２００ｂの電極２１０、２２０に電気的に接続されるビア導体３１１ｂ、３１２ｂ、３２１ｂ、３２２ｂを電子部品２００ａ、２００ｂの両側に有する配線板であってもよい。
【０１５１】
図２８に示すように、基板１００（例えば配線板のコア基板）が、金属板１００ａ（例えば銅箔）を内蔵する絶縁基板であってもよい。こうした基板１００では、金属板１００ａにより放熱性が向上する。図２８の例では、金属板１００ａに至るビア導体１００ｂが基板１００に形成され、金属板１００ａと電源用の配線（例えばグランドに電気的に接続される導体層３０１、３０２）とが、ビア導体１００ｂを介して、互いに電気的に接続されている。金属板１００ａの平面形状（Ｘ−Ｙ平面）は任意であり、四角形であってもよく、円であってもよい。
【０１５２】
以下、図２９Ａ及び図２９Ｂを参照して、図２８に示す基板１００（コア基板）の製造方法の一例について説明する。
【０１５３】
まず、図２９Ａに示すように、例えば銅箔からなる金属板１００ａを挟むように、絶縁層２００１及び金属箔１００１（例えば樹脂付き銅箔）と、絶縁層２００２及び金属箔１００２（例えば樹脂付き銅箔）と、を配置する。絶縁層２００１、２００２はそれぞれ、例えばガラエポのプリプレグからなる。
【０１５４】
続けて、プレスにより、金属板１００ａに向けて圧力を加える。絶縁層２００１、２００２を半硬化の状態（Ｂステージ）でプレスすることにより、図２９Ｂに示すように、絶縁層２００１、２００２からそれぞれ樹脂を流出させる。これにより、金属板１００ａの側方に絶縁層２００３が形成される。その後、加熱して絶縁層２００１、２００２、２００３の各々を硬化させる。これにより、金属板１００ａを内蔵する基板１００が完成する。
【０１５５】
なお、上記プレス及び加熱処理は、複数回に分けて行ってもよい。また、加熱処理とプレスとは別々に行ってもよいし、同時に行ってもよい。
【０１５６】
キャビティＲ１０（開口部）に収容されるチップコンデンサの電極の形状は任意である。
【０１５７】
キャビティＲ１０（開口部）に収容される電子部品の種類は、任意である。例えばコンデンサ、抵抗、又はコイル等の受動部品のほか、ＩＣ回路等の能動部品など、任意の電子部品を採用することができる。また、２種類以上の電子部品（例えばコンデンサ及びダイオードなど）を１つのキャビティＲ１０（開口部）に収容してもよい。
【０１５８】
配線板１０の構成、特に、その構成要素の種類、性能、寸法、材質、形状、層数、又は配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。
【０１５９】
例えばビルドアップ部の層数は任意である。また、基板１００の第１面Ｆ１１側と基板１００の第２面Ｆ１２側とで、ビルドアップ部の層数が異なっていてもよい。ただし、応力を緩和するためには、基板１００の第１面Ｆ１１側と基板１００の第２面Ｆ１２側とで、ビルドアップ部の層数を同じにして、表裏の対称性を高めることが好ましいと考えられる。
【０１６０】
各ビア導体は、フィルド導体に限られず、例えばコンフォーマル導体であってもよい。
【０１６１】
電子部品及び開口部（収容部）の平面形状（Ｘ−Ｙ平面）は任意であり、例えば略円であってもよいし、略正方形、略正六角形、又は略正八角形など、略長方形以外の略多角形であってもよい。多角形の角の形状は任意であり、例えば略直角でも、鋭角でも、鈍角でも、丸みを帯びていてもよい。ただし、基板上の配線領域を増やすなどの目的で開口部（収容部）を小さくするためには、開口部（収容部）の平面形状（Ｘ−Ｙ平面）を、収容される電子部品の平面形状（Ｘ−Ｙ平面）に対応させることが好ましい。
【０１６２】
配線板の製造方法は、上記図８に示した順序や内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に順序や内容を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。
【０１６３】
例えば各導体層の形成方法は任意である。例えばパネルめっき法、パターンめっき法、フルアディティブ法、セミアディティブ（ＳＡＰ）法、サブトラクティブ法、転写法、及びテンティング法のいずれか１つ、又はこれらの２以上を任意に組み合わせた方法で、導体層を形成してもよい。
【０１６４】
また、レーザに代えて、湿式又は乾式のエッチングで加工してもよい。エッチングで加工する場合には、予め除去したくない部分をレジスト等で保護しておくことが好ましいと考えられる。
【０１６５】
上記実施形態及び変形例は、任意に組み合わせることができる。用途等に応じて適切な組み合わせを選ぶことが好ましいと考えられる。例えば図２５〜図２７のいずれかに示す構造に、図２８に示す金属板を内蔵する基板を適用してもよい。
【０１６６】
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
【産業上の利用可能性】
【０１６７】
本発明の電子部品内蔵配線板は、携帯機器等の回路基板に適している。
【符号の説明】
【０１６８】
１０  配線板
１１、１２  ソルダーレジスト
１１ａ、１２ａ  開口部
１００  基板
１００ａ  金属板
１００ｂ  ビア導体
１０１〜１０４  絶縁層
１０１ａ  絶縁体
１１０、１２０、１３０、１４０  導体層
２００ａ、２００ｂ、２００ｃ、２００ｄ  電子部品
２０１  本体部
２１０、２２０  電極
２１０ａ、２２０ａ  上部
２１０ｂ  第１側部
２１０ｃ、２２０ｃ  下部
２１０ｄ、２２０ｄ  第３側部
２１０ｅ、２２０ｅ  第４側部
２１１〜２１４  導体層
２２０ｂ  第２側部
２２１〜２２４  導体層
２３１〜２３９  誘電層
３００ａ  スルーホール
３００ｂ  スルーホール導体
３００ｃ  括れ部
３０１、３０２  導体層
３１１ｂ〜３１３ｂ、３２１ｂ〜３２３ｂ、３３３ｂ、３４３ｂ  ビア導体
３１３ａ、３２１ａ〜３２３ａ、３３３ａ、３４３ａ  孔
１０００  両面銅張積層板
１００１、１００２  金属箔
１００３ａ、１００３ｂ  孔
１００４  めっき
１００５  キャリア
１００６、１００７  金属箔
１００８、１００９  無電解めっき膜
１０１０、１０１１  レジスト
１０１０ａ、１０１１ａ  開口部
２００１〜２００３  絶縁層
ＣＫ  クラック
Ｆ１０  壁面
Ｆ１１  第１面
Ｆ１２  第２面
Ｆ２１  第５面
Ｆ２２  第６面
Ｆ３１  第３面
Ｆ３２  第４面
Ｆ３３  第１側面
Ｆ３４  第２側面
Ｆ３５  第３側面
Ｆ３６  第４側面
Ｆ４１  第７面
Ｆ４２  第８面
Ｐ１００  境界部
Ｐ１１、Ｐ１２  パッド
Ｒ１０  キャビティ
Ｒ１００  開口部
【図１】
2013183027.tif 000003
【図２】
2013183027.tif 000004
【図３Ａ】
2013183027.tif 000005
【図３Ｂ】
2013183027.tif 000006
【図４Ａ】
2013183027.tif 000007
【図４Ｂ】
2013183027.tif 000008
【図５】
2013183027.tif 000009
【図６】
2013183027.tif 000010
【図７】
2013183027.tif 000011
【図８】
2013183027.tif 000012
【図９Ａ】
2013183027.tif 000013
【図９Ｂ】
2013183027.tif 000014
【図９Ｃ】
2013183027.tif 000015
【図９Ｄ】
2013183027.tif 000016
【図１０】
2013183027.tif 000017
【図１１Ａ】
2013183027.tif 000018
【図１１Ｂ】
2013183027.tif 000019
【図１２】
2013183027.tif 000020
【図１３】
2013183027.tif 000021
【図１４】
2013183027.tif 000022
【図１５】
2013183027.tif 000023
【図１６】
2013183027.tif 000024
【図１７】
2013183027.tif 000025
【図１８】
2013183027.tif 000026
【図１９】
2013183027.tif 000027
【図２０】
2013183027.tif 000028
【図２１】
2013183027.tif 000029
【図２２】
2013183027.tif 000030
【図２３】
2013183027.tif 000031
【図２４】
2013183027.tif 000032
【図２５】
2013183027.tif 000033
【図２６】
2013183027.tif 000034
【図２７】
2013183027.tif 000035
【図２８】
2013183027.tif 000036
【図２９Ａ】
2013183027.tif 000037
【図２９Ｂ】
2013183027.tif 000038