(57)【要約】【課題】コア割れ等に対する信頼性向上を図るとともにコロナ放電の抑制を図るもの。【解決手段】貫通孔９および複数の分割巻線溝１２を有するボビン８と、貫通孔９に挿入される棒状コア１０と、分割巻線溝１２に巻回された一次巻線１３、１４および二次巻線１５、１６と、ボビン８を格納するケース１８とを備え、ケース１８内においてはボビン８および棒状コア１０の周囲は充填樹脂１９によって密封され、一次巻線は第１一次巻線１３と第２一次巻線１４とを直列接続することで形成されるとともに、二次巻線は第１二次巻線１５と第２二次巻線１６とダイオード１７とを直列接続することでトランスを形成したもの。【選択図】図１
2013102018.tif 000002
【特許請求の範囲】
【請求項１】
貫通孔および複数の分割巻線溝を有するボビンと、
前記貫通孔に挿入される棒状コアと、
前記分割巻線溝に巻回された一次巻線および二次巻線と、
前記ボビンを格納するケースとを備え、
前記ケース内においては前記ボビンおよび前記棒状コアの周囲は充填樹脂によって密封され、
前記一次巻線は第１一次巻線と第２一次巻線とを直列接続することで形成されるとともに、
前記二次巻線は第１二次巻線と第２二次巻線とダイオードとを直列接続することで形成されたトランス。
【請求項２】
第１一次巻線と第２一次巻線とは、
棒状コアの長手方向中央において左右対称に配置するとともに、
第１二次巻線は前記第１一次巻線に対して前記棒状コアの一方の端部側に配置し、
第２二次巻線は前記第２一次巻線に対して前記棒状コアの他方の端部側に配置し、
前記第１二次巻線と第２二次巻線とは前記棒状コアの長手方向において左右対称に配置した
請求項１に記載のトランス。
【請求項３】
第２二次巻線は一端を接地して他端をダイオードのアノード側に接続し、
前記ダイオードのカソード側を第１二次巻線の一端に接続した
請求項２に記載のトランス。
【請求項４】
第１二次巻線と第２二次巻線との巻回数比を２対１とした
請求項３に記載のトランス。
【請求項５】
ケースは、棒状コアの長手方向において内周壁と外周壁とからなる二重構造とした
請求項１に記載のトランス。
【請求項６】
内周壁における棒状コアの長手方向との対向部は、前記内周壁の他の部分に比較して厚みを薄くした請求項５に記載のトランス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は各種電子機器に使用されるトランスに関するものである。
【背景技術】
【０００２】
以下、従来のトランスについて図面を用いて説明する。図８は従来のトランスを示す断面図であり、貫通孔１を有したボビン２へ、低圧側である一次巻線３と高圧側である二次巻線４とを巻回して設け、また、貫通孔１へ磁心５を挿入させた状態とし、一次巻線３に信号を加えることによって低電圧から高電圧を生成するものであった。また、ボビン２および磁心５を固定するために、外装固定用樹脂６を外装ケース７と磁心５の外周との間に設けるとともにボビン２の周囲に充填させているものであった。
【０００３】
なお、この出願の発明に関する先行技術文献情報としては例えば特許文献１、２が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１７３９１７号公報
【特許文献２】特開２００４−１４８３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のトランスでは二次巻線４に高電圧を発生させるにあたり、二次巻線４と磁心５との間に生じる可能性があるコロナ放電を防止するために、特にその原因となり易い二次巻線４を巻回したボビン２と磁心５との間のエアギャップの生成を抑制するよう、貫通孔１に当たる部分においても外装固定用樹脂６をボビン２と磁心５との間に十分に満たすことが求められるものであった。
【０００６】
ここで、この構造においてトランス全体の小型化を図ろうとした場合、磁心５を図８のようにほぼ閉磁路となる日の字型とすることや或いは図示していないがロの字型とすることによって磁心５の実効透磁率を向上させることが必要となる。しかしながら、これらの形状では実効透磁率を向上させることはできるものの、磁心５を外装固定用樹脂６によって固定することで生じる応力、たとえば外装固定用樹脂６の充填時と硬化時などで、磁心５と外装固定用樹脂６との熱膨張係数の差異による応力によって、磁心５の一部に機械的負荷が集中し易い構造となる。そしてその結果として、磁心５の破損が生じる可能性があり、トランスとしての信頼性を低下させる恐れがあるものであった。
【０００７】
そこで本発明は、コロナ放電を抑制するとともに、磁心の破損を抑制することでトランスの信頼性を向上させることを目的とするものである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明は、貫通孔および複数の分割巻線溝を有するボビンと、前記貫通孔に挿入される棒状コアと、前記分割巻線溝に巻回される一次巻線および二次巻線と、前記ボビンを格納するケースとを備え、前記ケース内においては前記ボビンおよび前記棒状コアの周囲は充填樹脂によって密封され、前記一次巻線は第１一次巻線と第２一次巻線とを直列接続することで形成されるとともに、前記二次巻線は第１二次巻線と第２二次巻線とダイオードとを直列接続することを特徴としたものである。
【発明の効果】
【０００９】
本発明によれば、磁心を棒状とすることで樹脂により密閉された状態であっても磁心の破損が生じにくくさせることができ、同時にダイオードの接続によりコロナ放電を抑制することができるため、磁気的特性および絶縁特性の双方においてトランスの信頼性を向上させることを可能とするものである。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例におけるトランスの断面図
【図２】本発明の実施例におけるトランスを使用した電源の第１の回路図
【図３】（ａ）本発明の実施例におけるトランスを使用した電源回路の大分布容量での一次側の波形図、（ｂ）本発明の実施例におけるトランスを使用した電源回路の小分布容量での一次側の波形図
【図４】本発明の実施例におけるトランスを使用した電源の第２の回路図
【図５】（ａ）本発明の実施例におけるトランスを使用した電源回路の第１の二次側の波形図、（ｂ）本発明の実施例におけるトランスを使用した電源回路の第２の二次側の波形図、（ｃ）本発明の実施例におけるトランスを使用した電源回路の第３の二次側の波形図、（ｄ）本発明の実施例におけるトランスを使用した電源回路の第４の二次側の波形図
【図６】（ａ）本発明の実施例におけるトランスを使用した電源回路の仮想接地における第１の波形図、（ｂ）本発明の実施例におけるトランスを使用した電源回路の仮想接地における第２の波形図
【図７】本発明の実施例におけるトランスの第２の断面図
【図８】従来のトランスの断面図
【発明を実施するための形態】
【００１１】
以下、実施例を用いて、本発明について説明する。
【実施例】
【００１２】
図１は本発明の実施例におけるトランスを示した断面図であり、ボビン８は貫通孔９を有し、この貫通孔９へは棒状コア１０が挿入されており、また、ボビン８の外周側には貫通孔９の軸方向に対して垂直方向に複数の分割壁１１を設けることにより、複数の分割巻線溝１２を形成している。そして、分割巻線溝１２には貫通孔９の軸方向で棒状コア１０を二分する位置を中央として、第１一次巻線１３と第２一次巻線１４とが左右に対称な位置に巻回配置されている。また、第１一次巻線１３に対して棒状コア１０の一方の端部側に第１二次巻線１５が、第２一次巻線１４に対して棒状コア１０の他方の端部側に第２二次巻線１６がそれぞれ巻回配置されている。ここでは、第１二次巻線１５と第２二次巻線１６ともまた、貫通孔９の軸方向で棒状コア１０を二分する位置を中央として左右に対称な位置に巻回配置されている。そして、第１二次巻線１５と第２二次巻線１６とはダイオード１７を介して直列に接続された状態としている。また、棒状コア１０を挿入しているボビン８はケース１８に格納されたうえで、充填樹脂１９によってボビン８の周囲を全面にわたり、外部との接続手段となる部位を除いて密閉された状態としている。特に、ボビン８の貫通孔９の内部においては、ボビン８と棒状コア１０とが面において直接に接触することはなく貫通孔９の内周に設けたリブ（図示せず）によって点接触あるいは線接触することで棒状コア１０を貫通孔９のほぼ中心となるように位置決めを行い、貫通孔９の内部での大部分においてはボビン８と棒状コア１０との間には必ず充填樹脂１９が介在することとしている。さらに、ボビン８と棒状コア１０との間における充填樹脂１９には空気塊のような大きな気泡が存在せず、充填樹脂１９のみによって満たされた状態としている。
【００１３】
以上の構成により、大きな電位差が生じる第１二次巻線１５および第２二次巻線１６からなる二次側と棒状コア１０との間には必ずボビン８と充填樹脂１９とが介在することとなる。これはつまり、二次側と棒状コア１０との間に気泡などの大気が存在しない領域となるため、コロナ放電に対して耐圧を高い水準で維持することが可能となるものである。また、この耐圧を維持するために棒状コア１０は充填樹脂１９により完全に覆われた状態となっているものの、棒状の単純な形状としているためロの字形（図示せず）や日の字形（図示せず）とは異なり、充填樹脂１９によって封入されて充填樹脂１９が硬化する際に生じる応力が磁路に及ぼす影響を非常に小さく抑制することができる。すなわち、棒状コア１０とすることで、磁路の破損をはじめとする特性の劣化を抑制することとなり、結果として棒状コア１０を含めてトランス全体としての信頼性を高い水準で維持することができるものである。ここでは磁心を棒状コア１０として一例を示しているが、板状であっても構わないものであり、特定の一部に応力が集中してしまうこととなる屈曲部を有さない直線状の単純な形状であればよいものである。
【００１４】
また、磁路を棒状コア１０として開磁路に近い状態としているために、一次側である第１一次巻線１３および第２一次巻線１４と、二次側である第１二次巻線１５および第２二次巻線１６との磁気結合を向上させるには、一次側と二次側の双方の巻回数を多くする必要があるものの、巻回数を多くした場合には特に二次側で線輪間に生じる分布容量が大きな値となる。このため、図２の回路図に示すように二次側は第１二次巻線１５と第２二次巻線１６とに分割するとともに、第１二次巻線１５と第２二次巻線１６との間にはダイオード１７を接続し、分布容量２０、２１をダイオード１７によって個別のインピーダンス素子として切り離したうえで、それぞれを直列に接続した状態としている。これにより、巻回数の増加に伴う分布容量２０、２１の増加を抑制することとなる。ここでは回路図上でダイオード１７を接続した状態としているが、このダイオードはトランスに組み込む形態であっても、あるいはトランスとは別に基板上（図示せず）などに設けても構わないものであり、ダイオード１７を接続することにより分布容量を抑制する機能を有するよう接続すればよいものである。
【００１５】
この分布容量２０、２１の増加を抑制することで、ＦＥＴ２２の制御端子２２ａへ流す電流のデューティー比を小さくすることができ、結果として電力損失を小さくすることができるものである。
【００１６】
これは、ＦＥＴ２２の動作と第１一次巻線１３および第２一次巻線１４に生じる電圧とを図３（ａ）に示す大分布容量における波形図、あるいは図３（ｂ）に示す小分布容量における波形図のように、一次側の電力を供給するために動作することとなる制御信号２３のＯＮ、ＯＦＦ切り替えに応じて一次側電圧２４ａ、２４ｂが生じることとなる反応の動作により説明ができる。例えば、分布容量（図示せず）が大きな値となると一次側電圧２４ａに示すように波高値Ｖａが、比較のうえで分布容量（図示せず）が小さな値である一次側電圧２４ｂでの波高値Ｖｂの場合に比較して低下し、同時に分布容量（図示せず）が大きな値であるときの波の継続時間Ｔａが、分布容量（図示せず）が小さな値であるときの波の継続時間Ｔｂに比較して長くなる方向となる。
【００１７】
ここで、ピーク電圧として高い値の二次側電圧が必要な場合、分布容量（図示せず）が大きな値であると当然ながら波高値Ｖａの低下分を補うために一次側エネルギーを多く必要とされる。その際は、制御信号２３における制御信号ＯＮ時間２３ａを長くするＯＮデューティーの比率を大きくすることが必要となり、一次側へ供給する電力も必然的に大きくすることが必要となる。この一方で、分布容量（図示せず）が小さな値であると一次側電圧２４ｂの波高値Ｖｂが高くなり、二次側のピーク電圧として高い値が必要な場合であっても一次側エネルギーとして蓄える必要量は少なくても構わない状態となる。つまり、ＯＮデューティーの比率が小さなもので済むこととなり、一次側へ供給する電力も必然的に小さなもので済むこととなる。
【００１８】
従って、同一の値の一次側電圧２４ａ、２４ｂを得るに当たっても分布容量（図示せず）を小さくすることにより、ＯＮデューティーの比率を小さくすることができる。よって、図２に示すダイオード１７を第１二次巻線１５と第２二次巻線１６との間に設けることで、例えば、二次側に高電圧を必要とする高電圧電源回路においては、高電圧を発生させるにあたっての電力効率を向上させ、損失を抑制できるものとなる。
【００１９】
また同時に、ダイオード１７を用いて二次側を第１二次巻線１５と第２二次巻線１６とに分割することで分布容量２０、２１を低減することで図３に示すように、制御信号２３がＯＦＦとなる状態の期間である際に生じる振動波形２５の振幅を小さくすることとなる。これは分布容量（図示せず）が小さくなることで共振時のエネルギーもまた小さくなることにより振幅が小さくなるものであり、これにより、あるＯＮ状態から一旦ＯＦＦ状態となり、次にＯＮ状態となった制御信号２３が発信された際の電力損失を小さくできる可能性を高めることができる。この共振時のエネルギーに伴う突入電流は振動波形２５において、制御信号２３が発信されたタイミングでの突入電圧値２５ａ、２５ｂによって決定されるもので、振動波形２５の振幅が大きければ、突入電圧値２５ａ、２５ｂが必ずしも高くなるものではないものの、通常の電源電位である破線ＶＢに比較して突入電圧が非常に高い値となる機会が存在することとなり、結果として図２に示すＦＥＴ２２での電力損失が大きくなることともなる。
【００２０】
またさらに、図２に示すように第１二次巻線１５をダイオード１７のカソード側に、ダイオード１７のアノード側を第２二次巻線１６の一端側に、第２二次巻線１６の他端側を接地側にそれぞれを接続し、かつ、第１二次巻線１５と第２二次巻線１６とをほぼ同一の巻回数とした場合、第１二次巻線１５および第２二次巻線１６と図１に示す棒状コア１０との間に発生するコロナ放電を抑制する効果を得ることができる。
【００２１】
ここで図４に示すような、ダイオード１７を第１二次巻線１５と第２二次巻線１６との間に、カソード側を第１二次巻線１５に、アノード側を第２二次巻線１６にそれぞれ接続した際に、二次側におけるＡ点、Ｂ点、Ｃ点、Ｄ点それぞれに現れる電圧波形を図５（ａ）〜図５（ｄ）に示す。ここでは先にも述べたように、図４に示す第１二次巻線１５と第２二次巻線１６とをほぼ同一の巻回数としていることから、二次側全体での出力電圧をＶとした場合には、第１二次巻線１５および第２二次巻線１６からはそれぞれＶ／２の電圧が出力されることとなる。
【００２２】
そこでまず、図５（ａ）は図４におけるＡ点の第２二次巻線１６での半波整流後の波形を示しているものであり、変動する波形であることから、このＶ／２相当の電圧が第２二次巻線１６と棒状コア１０との間に生じる可能性があるコロナ放電の要因となり得ることとなる。
【００２３】
次に図５（ｂ）は図４におけるＢ点の波形を示しているものである。ここでは、ダイオード１７のカソード側には接地間に分布容量２６が存在するため、Ｂ点ではこの分布容量２６による平滑動作が行われることとなる。よって図５（ｂ）では半波整流後の波形を平滑したものとなっている。
【００２４】
その次に、図５（ｃ）は図４におけるＣ点の波形を示しているものである。ここでは、Ｂ点における波形に第１二次巻線１５で生じることとなるＶ／２相当の電圧が重畳された状態のものとなり、この変動する波形である重畳分のＶ／２相当の電圧が第１二次巻線１５と棒状コア１０との間に生じる可能性があるコロナ放電の主たる要因となり得る。ここでは第１二次巻線１５に生じる電圧をＶ／２相当として簡略化して示しているが、実際には第１二次巻線１５は接地された状態ではないため第１二次巻線１５の概ね半分の巻数の位置に仮想接地２７が存在し、その両側にＶ／４相当の互いに逆相の一対の電圧が発生していることとなる。
【００２５】
さらに、図５（ｄ）は図４におけるＤ点の波形を示しているものである。ここでは、Ｃ点での波形が整流ダイオード２８で整流されるとともに、平滑キャパシタ２９による平滑動作が行われることとなり、図５（ｄ）の波形は変動が小さなものとなる。
【００２６】
先にも述べているように、一般にコロナ放電は脈流や交流波形の振幅の大きさに応じて生じることとなるが、図５（ａ）〜図５（ｄ）の各部位においての波形で示したように、図４に示す接続を行った場合は振幅がＶ／２の脈流が第１二次巻線１５および第２二次巻線１６のそれぞれに生じることとなる。このため、二次側を分割することにより、二次側を非分割にした場合の電圧の変動幅でかつ振幅であるＶと比較して個々の巻線における電圧の変動幅を小さくすることで、コロナ放電の発生する確率を抑制することとなる。つまり、第１二次巻線１５と第２二次巻線１６との間にダイオード１７を接続することにより、コロナ放電を抑制する効果を有することとなる。
【００２７】
ここまでの実施例では、第１二次巻線１５と第２二次巻線１６とを、ほぼ同一の巻回数として２つに分割した場合について説明したが、コロナ放電の一層の抑制という点において、第１二次巻線１５よりも第２二次巻線１６の巻回数を多くし、この巻回数比を概ね２対１とすることが望ましい。これは、先に述べた第１二次巻線１５における仮想接地２７に関係するものである。
【００２８】
ここで例えば、第１二次巻線１５と第２二次巻線１６との巻回数比を２対１とすると、Ａ点における波形の電圧値は図５（ａ）に示すＶ／２からＶ／３へと低下し、図４のＣ点において重畳される電圧値は図５（ｃ）に示すＶ／２から２Ｖ／３へと上昇することとなる。よって、見かけの上では図４に示す第１二次巻線１５においての電圧の変動幅がＶ／２から２Ｖ／３へと大きくなるために、第１二次巻線１５と棒状コアとの間でのコロナ放電は起こり易くなることとなる。しかしながら、第１二次巻線１５は非接地状態の回路上での接続であることから、その両端に現れる電圧は実際には仮想接地２７を境界として、図６（ａ）、（ｂ）に示すように正側にＶ／３と負側にＶ／３とからなる電圧が合成された状態となっている。
【００２９】
つまり、図４に示す第１二次巻線１５と第２二次巻線１６との巻回数比を２対１とすることで、この比率が１対１としていた際には第２二次巻線１６でのＶ／２と、第１二次巻線１５での仮想接地２７の両側においてＶ／４であった二次側と棒状コア１０との間の電位差をＶ／３へとすることとなり、二次側全体での電位差を概ね均一として一層のコロナ放電の抑制を行うことができる。
【００３０】
以上のように本発明では、図１に示すように開磁路に近い棒状コア１０を適用することに伴い分布容量が増大することに起因する電力損失を、ダイオード１７を用いることによって抑制し、このダイオード１７によって電気回路の側面からコロナ放電を抑制すると同時に、棒状コア１０を適用することで可能となった全面封止を実施することでの絶縁の側面からコロナ放電を抑制するものであり、電力損失の抑制と、絶縁と電位均等化との２段階でのコロナ放電の抑制との効果が得られるものである。
【００３１】
ここで、棒状コア１０を全面封止することでの絶縁を強化することの観点からコロナ放電を一層抑制するために、図７の断面図に示すように棒状コア１０と充填樹脂１９とケース１８とが棒状コア１０の歪や応力吸収が容易な関係とすることが望ましい。これは、ケース１８における棒状コア１０の長手方向に、充填樹脂１９を介してあるいは直接に対向させる内周壁３０と、この内周壁３０の外側に開口した密閉状態ではない空気層３１を介して形成した外周壁３２とを設けてケース１８における棒状コア１０の延伸方向については二重構造とする、あるいはこれに加えて、内周壁３０の厚さ寸法を外周壁３２の厚さ寸法よりも小さく、０．５〜０．８倍程度とするものである。また内周壁３０の厚さ寸法については、棒状コア１０の延伸方向で対向する部位を非対向部位に比較して局部的に薄くすることで、棒状コア１０の寸法の変化やそれに伴う応力を吸収させてもよい。さらに、内周壁３０の形状変化のみならず、内周壁３０を突き破って棒状コア１０を内周壁３０と外周壁３２との間において露出させることによって応力吸収が容易な状態としてもよい。あるいは、棒状コア１０の長手方向端部に寸法の変化を吸収する軟らかい材質の応力吸収対を棒状コア１０の表面もしくは棒状コア１０と内周壁３０との間に配置しても構わない。
【００３２】
これにより、屈曲部を有さずにその一部に応力の集中が生じることのない棒状コア１０であるが故に、その形状から長手方向に温度変化などによる寸法変化が生じ易くなるものの、ケース１８の構造から応力を開放し易い形態となることで貫通孔９内への大量の充填樹脂１９を注入および配置させることが可能となるため、絶縁構造の観点からのコロナ放電の一層の抑制が可能となる。そして、仮に内周壁３０が破れて棒状コア１０が内周壁３０からはみ出した状態となっても、棒状コア１０は破損させずに磁気特性を劣化させることなく、外周壁３２によってトランスの外部と棒状コア１０との絶縁は維持できるものでもある。また、内周壁３０が破れて棒状コア１０が内周壁３０からはみ出した状態としても、ボビン８を充填樹脂１９によって密閉した状態を維持していればコロナ放電に対する絶縁性の劣化を起こすこともない。
【産業上の利用可能性】
【００３３】
本発明のトランスは、コアの破損を抑制するとともにコロナ放電を抑制する効果を有し、トランスを各種電子機器に適用するにあたって有用である。
【符号の説明】
【００３４】
８  ボビン
９  貫通孔
１０  棒状コア
１１  分割壁
１２  分割巻線溝
１３  第１一次巻線
１４  第２一次巻線
１５  第１二次巻線
１６  第２二次巻線
１７  ダイオード
１８  ケース
１９  充填樹脂
２０、２１、２６  分布容量
２２  ＦＥＴ
２２ａ  制御端子
２３  制御信号
２３ａ  制御信号ＯＮ時間
２４ａ、２４ｂ  一次側電圧
２５  振動波形
２５ａ、２５ｂ  突入電圧値
２７  仮想接地
２８  整流ダイオード
２９  平滑キャパシタ
３０  内周壁
３１  空気層
３２  外周壁
【図１】
2013102018.tif 000003
【図２】
2013102018.tif 000004
【図３】
2013102018.tif 000005
【図４】
2013102018.tif 000006
【図５】
2013102018.tif 000007
【図６】
2013102018.tif 000008
【図７】
2013102018.tif 000009
【図８】
2013102018.tif 000010