(57)【要約】【課題】データハンドリングが容易で、制御が簡単な撮像装置を提供する。【解決手段】複数の撮像手段と、複数の撮像手段により撮像された複数の画像データをそれぞれ検出する複数の検出手段と、それぞれ検出された複数の画像データをそれぞれ所定のタイミングで所定の数に時分割し、所定のタイミングで時分割されたそれぞれの画像データを、所定のタイミングの経過時間毎に順次格納する複数の時分割記憶手段と、複数の時分割記憶手段にそれぞれ格納され、経過時間が同一である時分割された複数の画像データ同士を読み出して出力する読出出力手段と、読出出力手段により時分割された所定の数の複数の画像データが読み出され出力されると、複数の画像データを取り込んで画像処理を行う画像処理手段と、を含む。【選択図】図２
2013183383.tif 000002
【特許請求の範囲】
【請求項１】
複数の撮像手段と、
前記複数の撮像手段により撮像された複数の画像データをそれぞれ検出する複数の検出手段と、
前記それぞれ検出された複数の画像データをそれぞれ所定のタイミングで所定の数に時分割し、前記所定のタイミングで時分割されたそれぞれの画像データを、前記所定のタイミングの経過時間毎に順次格納する複数の時分割記憶手段と、
前記複数の時分割記憶手段にそれぞれ格納され、前記経過時間が同一である前記時分割された複数の画像データ同士を読み出して出力する読出出力手段と、
前記読出出力手段により前記時分割された前記所定の数の複数の画像データが読み出され出力されると、前記複数の画像データを取り込んで画像処理を行う画像処理手段と、
を含むことを特徴とする撮像装置。
【請求項２】
前記複数の検出手段は、前記画像処理手段が前記複数の画像データを取り込むタイミングに同期する同期信号を出力する同期信号出力手段をそれぞれ含み、前記同期信号出力手段からそれぞれ出力される前記同期信号同士が同期しているか否かを判断する同期検出手段をさらに含むことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記同期検出手段により前記同期信号同士が同期しない同期ずれが検出されると、前記複数の画像データは前記画像処理手段に取り込まれず、前記複数の検出手段は初期化されることを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記同期ずれの範囲は、前記時分割記憶手段において時分割された前記所定の数以内であることを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記読出出力手段は、前記同期検出手段から出力される読出開始指示信号に基づいて、前記時分割された複数の画像データ同士を読み出して出力することを特徴とする請求項２から４の何れか１項に記載の撮像装置。
【請求項６】
前記読出出力手段により読み出される前記複数の画像データの前記所定の数は、前記検出手段の数であることを特徴とする請求項１から５の何れか１項に記載の撮像装置。
【請求項７】
前記画像データの画素単位に同期する画素クロック信号をさらに含み、前記画素クロック信号は、前記画像データを前記時分割記憶手段に対して格納するための格納クロック信号として用いられることを特徴とする請求項１から６の何れか１項に記載の撮像装置。
【請求項８】
前記格納クロック信号と、前記時分割記憶手段から前記画像データを読み出すための読出クロック信号とは周波数が異なっており、前記読出クロック信号の周波数は、前記格納クロック信号の周波数の２倍以上であることを特徴とする請求項７に記載の撮像装置。
【請求項９】
複数の撮像手段を用いた撮像方法であって、
複数の検出手段が、前記複数の撮像手段により撮像された複数の画像データをそれぞれ検出する工程と、
複数の時分割記憶手段が、前記それぞれ検出された複数の画像データをそれぞれ所定のタイミングで所定の数に時分割する工程と、前記時分割する工程により前記所定のタイミングで時分割されたそれぞれの画像データを、前記所定のタイミングの経過時間毎に順次格納する工程と、
読出出力手段が、前記複数の時分割記憶手段にそれぞれ格納され、前記経過時間が同一である前記時分割された複数の画像データ同士を読み出して出力する工程と、
画像処理手段が、前記読み出して出力する工程により前記時分割された前記所定の数の複数の画像データが読み出され出力されると、前記複数の画像データを取り込んで画像処理を行う工程と、
を含むことを特徴とする撮像方法。
【請求項１０】
複数の撮像手段を有する撮像装置のコンピュータに実行させるプログラムであって、
複数の検出手段が、前記複数の撮像手段により撮像された複数の画像データをそれぞれ検出する処理と、
複数の時分割記憶手段が、前記それぞれ検出された複数の画像データをそれぞれ所定のタイミングで所定の数に時分割する処理と、前記時分割する処理により前記所定のタイミングで時分割されたそれぞれの画像データを、前記経過時間毎に順次格納する処理と、
読出出力手段が、前記複数の時分割記憶手段にそれぞれ格納され、前記所定のタイミングの経過時間が同一である前記時分割された複数の画像データ同士を読み出して出力する処理と、
画像処理手段が、前記読み出して出力する処理により前記時分割された前記所定の数の複数の画像データが読み出され出力されると、前記複数の画像データを取り込んで画像処理を行う処理と、
を含むことを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像方法、及びプログラムに関する。
【背景技術】
【０００２】
複数の撮像素子を用いて全方位を撮影し、撮影で得られた複数の画像データに対して合成処理を行い、パノラマ画像を生成する全方位撮像装置は既に知られている。全方位撮像装置は、複数の撮像素子を使用するため、撮像素子の増加に伴い画像処理のためのハードウェア回路を多く必要とし、複数の画像データを別々に扱うためにデータハンドリング（データ処理、データ加工）が煩雑となる。さらに、それに伴いコストが上昇する。
【０００３】
そのため、撮像素子の出力する複数の画像データをパッキング（結合）し、撮像処理装置回路全体のコストダウン、及びデータハンドリング（データ処理、データ加工）の簡素化を目的として、複数の画像データを１つの画像データとして後段の画像処理回路に伝達する構成を有する全方位撮像装置も既に知られている。
【０００４】
ここで、従来の全方位（複眼用）撮像装置と、従来の単眼用撮像装置について図４及び図５を用いて説明する。図４は、従来の全方位（複眼用）撮像装置の回路構成について説明する図であり、図５は、従来の単眼用撮像装置の回路構成について説明する図である。
【０００５】
図４に示す全方位（複眼用）撮像装置４０は、複数の魚眼レンズを用いて３６０度（全方位）の画像を撮影するもので、複数の魚眼レンズにより撮影された画像を、複数の魚眼レンズに夫々対応するＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサ４１、４１´により読み取り、夫々得られた画像が夫々に対応する画像処理回路４２、４２´において処理され、ダイナミックメモリ４３に格納された後、画像合成器４４により画像合成され、ＵＳＢ（Universal Serial Bus）Ｉ／Ｆ（Inter／Face）４５を介して外部のモニタ等に表示される。
【０００６】
一方、図５に示す単眼用撮像装置５０は、図示しない単一の魚眼レンズを用いてある特定の方位の画像を撮影するもので、図示しない魚眼レンズにより撮影された画像を、単一の魚眼レンズに対応するＣＭＯＳセンサ５１により読み取り、得られた画像が画像処理回路５２において処理され、ダイナミックメモリ５３に格納された後、画像合成器５４により画像合成され、ＵＳＢ  Ｉ／Ｆ５５を介して図示しない外部のモニタ等に表示される。
【０００７】
図４に示す全方位（複眼用）撮像装置４０と、図５に示す単眼用撮像装置５０との最大の相違点は、全方位撮像装置４０は３６０度（全方位）の画像を撮影するものであるから、複数の撮像素子を使用すると共に、これら複数の撮像素子に夫々対応する画像処理回路を必要とするため、回路構成が大規模化、複雑化すると共に、回路規模の拡大に応じてコストが上昇する。
【０００８】
特許文献１には、パノラマネットワークカメラとして、ハードウェアを共有することを目的として、複数のイメージセンサ、複数の画像プロセッサ、１つの圧縮エンジン、及び１つのネットワークハードウェアを用いることにより、パノラマ画像を撮影する構成が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した従来の全方位（複眼用）撮像装置では、後段の画像合成処理回路の性能によっては、転送する画像サイズに制限がかかり、所望の画像サイズをパッキング（結合）して後段の画像合成処理回路へ送ることができないという問題があった。
【００１０】
また、上記特許文献１に記載されたパノラマネットワークカメラでは、複数の撮像素子（イメージセンサ）間に画像処理回路（画像プロセッサ）等は共有されておらず、イメージセンサの数だけ画像処理回路（画像プロセッサ）が存在するため、ハードウェア回路を構成する部品を多く必要とし、コストが上昇してしまうという問題は解決されていない。
【００１１】
そこで、本発明は、上記従来の問題点に鑑みてなされたもので、複数の撮像素子を使用する撮像装置において、撮影画像のデータハンドリング（データ処理、データ加工）が容易となり、制御が簡単な撮像装置、撮像方法、及びプログラムを提供することを目的とする。また、この撮像装置等を用いることで、撮像素子の数に伴うハードウェア回路の増加に伴うコスト上昇を抑制することができる。なお、撮像装置としては、例えば、全方位（複眼用）撮像装置が挙げられる。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、請求項１に記載の本発明における撮像装置は、複数の撮像手段と、前記複数の撮像手段により撮像された複数の画像データをそれぞれ検出する複数の検出手段と、前記それぞれ検出された複数の画像データをそれぞれ所定のタイミングで所定の数に時分割し、前記所定のタイミングで時分割されたそれぞれの画像データを、前記所定のタイミングの経過時間毎に順次格納する複数の時分割記憶手段と、前記複数の時分割記憶手段にそれぞれ格納され、前記経過時間が同一である前記時分割された複数の画像データ同士を読み出して出力する読出出力手段と、前記読出出力手段により前記時分割された前記所定の数の複数の画像データが読み出され出力されると、前記複数の画像データを取り込んで画像処理を行う画像処理手段と、を含むことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、撮像素子からのデータの読み出しを適切に行うことにより、複数の撮像素子の画像データを１つのデータとして取り扱うことにより、データハンドリング（データ処理、データ加工）が容易で、ソフトウェア制御が簡単な撮像装置、撮像方法、及びプログラムを得ることができる。また、撮像素子数の増加に伴うハードウェア回路を構成する部品の増加に伴うコスト上昇を抑制することもできる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態における撮像装置の全体構成を簡略して示した図である。
【図２】本発明の実施形態における撮像装置の回路構成について説明する図である。
【図３】本発明の実施形態における撮像装置の画像データの転送状態とラインメモリの構成について説明するタイミングチャートである。
【図４】従来の全方位（複眼用）撮像装置の回路構成について説明する図である。
【図５】従来の単眼用撮像装置の回路構成について説明する図である。
【発明を実施するための形態】
【００１５】
次に、本発明を実施するための形態について図面を参照して詳細に説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化乃至省略する。本発明は、全方位撮像装置の画像処理を行う回路として、単眼用の撮像装置の画像処理回路を用いることが特徴になっている。
【００１６】
まず、最初に、本発明の実施形態における撮像装置について説明する。図１は、本発明の実施形態における撮像装置の全体構成を簡略して示した図である。図１において、撮像装置の一例である全方位（複眼用）撮像装置１０は、各々が半球画像を結像するために１８０度以上の画角を有する第１及び第２の広角レンズ、いわゆる魚眼レンズ１１、１１を有し、半球画像の結像先には、例えば、２つの撮像素子の一例であるＣＭＯＳセンサ１２、１２´が夫々備えられている。なお、広角レンズは、１８０度以上の画角としているが、撮像素子の個数に応じて、広角レンズの画角を変更する。たとえば、４つの場合は、画角が９０度以上であれば良い。なお、広角レンズと記載しているが、撮像素子の個数が多くなると、広角と一般的に呼ばれる範囲よりも狭くなるが、本明細書では広角レンズと称する。
【００１７】
２つのＣＭＯＳセンサ１２、１２が夫々出力する２つの半球画像は、互いにオーバーラップ領域を有しており、所定の画像処理が施された後、全方位（複眼用）撮像装置１０内部のダイナミックメモリ１３に蓄積される。そして、画像合成器１４により、当該オーバーラップ領域に基づいて全方位画像として合成され、再度ダイナミックメモリ１３に蓄えられた後、必要に応じて各種インタフェースを通して、例えば、ＵＳＢ  Ｉ／Ｆインタフェース１５を通して、パーソナルコンピュータ（ＰＣ）１６に全方位画像が転送される。インタフェースとしては、例えば、シリアルインタフェース、ネットワークインタフェースが挙げられる。本発明の実施形態においては、撮像装置１０には、表示部が設けられていないが、適宜に設けて良いことはいうまでもない。
【００１８】
次に、本発明の実施形態における撮像装置の内部の詳細な回路構成について説明する。図２は、本発明の実施形態における撮像装置の回路構成について説明する図である。図２の右側の太線で囲んだ回路群２１は、上述した図５における単眼用撮像装置５０の太線で囲んだ回路と同様の役割、機能を有している。つまり、複数の撮像素子を有するにも関わらず、上述した図４における全方位（複眼用）撮像装置４０のように、２つの画像処理回路４２、４２´でそれぞれ画像処理が施すということはしない。なお、回路群２１には、先述している画像処理回路２５、ダイナミックメモリ１３、画像合成器１４、ＵＳＢ  Ｉ／Ｆ１５、撮像制御回路（ＣＰＵ）２９が構成として含まれているが、必ずしもすべての構成が含まれている必要はない。
【００１９】
図２において、２つのＣＭＯＳセンサ１２、１２´で夫々検出された画像データはライン（走査）単位で出力される。画像処理回路２５で行われる画像処理の種類としては、黒レベル補正、色補間、欠陥画素補正等に加えて、ＣＭＯＳセンサ１２、１２´からの画像データを後段のダイナミックメモリ１３に取り込む機能がある。
【００２０】
ここで、黒レベル補正とは、黒色に近い画素を純粋な黒色に変更し、白色に近い画素を純粋な白色に変更することにより、画像のコントラストを向上させることをいう。また、色補間とは、色が変化する部分について、滑らかに色を変化させることをいう。さらに、欠陥画素補正とは、発生した画素欠陥周辺の情報を用いて画素を補間する機能をいう。
【００２１】
本発明の実施形態においては、図２に示すようにラインメモリ２２、２２´を用いて、ＣＭＯＳセンサ１２、１２´から出力される画像データをライン単位毎にラインメモリ２２、２２´に蓄積する。ラインメモリリード回路２４において、２つのＣＭＯＳセンサ１２、１２´からラインメモリ２２、２２´に蓄積された各ライン毎の画像データを時分割で取り出し、ＣＭＯＳセンサ１２、１２´と同様の信号形式で、後段の回路群２１にデータを転送している。ここで、ラインメモリ２２、２２´とは、画像の走査線１本分を記憶するメモリであり、時分割された画像が、夫々のラインメモリに格納されている。
【００２２】
図２の後段の回路群２１において、画像処理回路２５で画像処理される画像には、複数のＣＭＯＳセンサ１２、１２´の画像データを纏めて処理することができる画像処理（上述した黒レベル補正等）と、纏めて処理することができない画像処理とが存在する。纏めて処理することができない画像処理（例えば、レンズ補正（レンズによって生じる歪みを簡単に素早く補正する機能）等）は、一旦、回路群２１のダイナミックメモリ１３の任意の処理後の画像データに保持し、再度ダイナミックメモリ１３から読み出して画像処理を行う。
【００２３】
つまり、ラインメモリ２２，２２´、ラインメモリリード回路２４を利用して、画像データを回路群２１に提供しているので、図４に示した全方位（複眼用）画像処理回路を必要とせず、ハードウェア回路の部品点数が大幅に削減される。例えば、回路群の構成としては、図５に示された太線枠内の回路の構成となる。
【００２４】
撮像制御回路（ＣＰＵ：Central Processing Unit）２９は、撮影する際のシャッタボタンが押下されたタイミングで、ＣＭＯＳセンサ１２、１２´に対して画像データの出力を指示する仕様のケースも存在する。また、撮像装置によっては、ディスプレイによるプレビュー表示機能や、動画対応機能を有するケースも存在し、その場合には、ＣＭＯＳセンサ１２、１２´からの画像データの出力は、所定のフレームレート（枚／分）で連続して実行される。
【００２５】
同期検出回路２３は、図２に示した２つのＣＭＯＳセンサ１２、１２´から出力される同期信号同士が同期しているか否かを、ラインのずれの数で検出することとしている。
【００２６】
すなわち、本実施形態では、４ライン分のずれの数を、ラインメモリ２２、２２´で許容することができない同期ずれ（ラインずれ）として定め、２つのＣＭＯＳセンサ１２、１２´からの出力信号に基づいて検出する。同期検出回路２３からラインメモリリード回路２４に伝達される情報としては、ラインメモリリード回路２４のリード開始を指示する信号である。
【００２７】
ラインメモリ２２、２２´の数は、ＣＭＯＳセンサ１２、１２´の特性に応じてシステム毎に定めれば良いが、本実施形態では、各ＣＭＯＳセンサ１２、１２´に対し、夫々が４ライン分のラインメモリ２２、２２´を有する構成としている。ラインメモリリード回路２４は、同期検出回路２３から伝達されるラインメモリ２２、２２のリード開始指示信号により、４ライン以内の同期ずれの範囲内で、既に画像データが格納されたラインメモリをリング形式で常時一定の順番で選択する。これにより、画像データを正確に回路群２１の画像処理回路２５に送信することができる。
【００２８】
また、ラインメモリリード回路２４は、ラインメモリ２２、２２´から画像データを読み出し、ＣＭＯＳセンサ１２、１２´から出力される単一の同期信号と共に後段の画像処理回路２５に画像データ送信する役割を担う。
【００２９】
仮に、同期ずれが発生した場合、ラインメモリリード回路２４は、後段の画像処理回路２５に画像データを送信せずに、同期ずれが発生した旨を撮像制御回路（ＣＰＵ）２９に伝達する。撮像制御回路（ＣＰＵ）２９は、同期ずれが発生したことを検知すると、ＣＭＯＳセンサ１２、１２´に対して出力信号の同期を取るよう制御するコマンド信号を送信する。これによりＣＭＯＳセンサ１２、１２´の出力信号がリセットされ、出力信号の同期が図られる。よって、後段の回路群２１の構成を簡便し、安価で高品質な撮像装置を提供することができるのである。
【００３０】
本実施形態における撮像装置は、２つのＣＭＯＳセンサ１２、１２´からなる構成を用いて説明しているが、ＣＭＯＳセンサ１２、すなわち撮像素子が３つ以上ある場合であっても、回路群２１の画像処理回路２５を用いる点に変わりはない。
【００３１】
次に、本発明の実施形態における撮像装置の動作について説明する。図３は、本発明の実施形態における撮像装置の画像データの転送状態とラインメモリの構成について説明するタイミングチャートである。
【００３２】
図３において、タイミングチャートは時間軸を横軸として書かれている。Ｖｓｙｎｃ＿Ａ、Ｖｓｙｎｃ＿Ｂは、ＣＭＯＳセンサＡ  １２、ＣＭＯＳセンサＢ  １２´から出力される垂直同期信号（２次元画像の１ページ目の先頭に１度だけ“Ｈ”出力する。）、であり、ＤＥ＿Ａ、ＤＥ＿Ｂは、ＣＭＯＳセンサＡ  １２、ＣＭＯＳセンサＢ  １２´のライン単位に出力されるデータイネーブル信号（“Ｈ”で、データ有効を示す。）である。
【００３３】
まず、横寸法Ｘ、縦寸法Ｙの広角レンズ１１、１１´で夫々結像された○印、△印の画像データが、撮像素子であるＣＭＯＳセンサＡ  １２、ＣＭＯＳセンサＢ  １２´に夫々入力される。２つのＣＭＯＳセンサＡ  １２、Ｂ  １２´からはそれぞれ、同期信号（Ｖｓｙｎｃ＿Ａ、Ｖｓｙｎｃ＿Ｂ）と、所定のタイミングで時分割された画像データ（（Ａ（１）〜Ａ（ｎ）、Ｂ（１）〜Ｂ（ｎ））とが出力される。出力された時分割後の画像データ（（Ａ（１）〜Ａ（ｎ）、Ｂ（１）〜Ｂ（ｎ））は、一旦ラインメモリ２２、２２´に夫々蓄積され、２つのＣＭＯＳセンサＡ  １２、Ｂ  １２´の出力ラインが揃ったタイミング、図３の例では、１ライン目の時分割後の画像データ（Ａ１）、（Ｂ１）がラインメモリ２２、２２´に入力されたタイミング（時分割された画像データ（（Ａ（１）〜Ａ（ｎ）、Ｂ（１）〜Ｂ（ｎ））の経過時間が同一である画像データ同士）で、１ライン目の画像データが読み出されて後段のラインメモリリード回路２４に出力される。
【００３４】
次に、ラインメモリリード回路２４は、まず、ＣＭＯＳセンサＡ  １２の画像データＡ（１）を取り出して１ラインのデータとして読み出し、次にＣＭＯＳセンサＢ  １２´の画像データＢ（１）を取り出して１ラインのデータとして読み出すように構成されている。ラインメモリ２２、２２´の後段に出力される画像データのライン数は、ＣＭＯＳセンサＡ  １２、又はＣＭＯＳセンサＢ  １２´が出力するライン数のｎ倍（ｎは撮像素子の数、本実施形態ではＣＭＯＳセンサの数を示し、本実施形態では、ｎ＝２倍）としている。このとき、ダイナミックメモリ２６（図２）に格納される画像データ３５は、横寸法がＸ、縦寸法が２Ｙの縦長状態となる。
【００３５】
本実施形態では、ラインメモリ２２、２２´の後段に出力される画像データのライン数をｎ（撮像素子の一例であるＣＭＯＳセンサの数）倍としているが、１ラインの画像データ数をｎ倍とする転送方式も存在する。この転送方式を採用した場合、図３の例では、ダイナミックメモリ２６（図２）に格納される画像データ３６は、横寸法が２Ｘ、縦寸法がＹの横長状態となる。
【００３６】
画像データのライン数をｎ倍とする転送方式を採用するメリットとしては、回路群２１の画像処理回路２５（図２）において、１ラインにつき扱うことができる最大画素数に制限があることが多いためである。すなわち、１ラインの画像データ数をｎ倍とする転送方式を採用すると、ラインメモリ２２、２２´のメモリ量を多く必要とする。他方、ライン数をｎ倍とする転送方式では、取り扱う最大ライン数が、カウンタのみの論理回路で構成することができるため、処理能力に対する制約が少ない。
【００３７】
ＣＭＯＳセンサＡ  １２、Ｂ  １２´からラインメモリ２２、２２´に対して画像データを転送するには、画素単位に同期した図示しない画素クロック信号を必要とし、ＣＭＯＳセンサＡ  １２、Ｂ  １２´から夫々出力されラインメモリ２２、２２´に対する画像データの書き込み用のクロックとして用いられる。
【００３８】
本実施形態では、ラインメモリ２２、２２´への書き込み用のクロック信号と読み出し用のクロック信号とを互いに異なる周波数とすることが可能なラインメモリ２２、２２´を採用する。書き込み用のクロック信号と比較して、２倍以上、すなわち、ＣＭＯＳセンサ１２、１２´が構成されている個数以上の周波数を有する読み出し用のクロック信号で画像データを読み出すことにより、１ライン当たりの画像データのリアルタイム処理の高速化を実現できる。
【００３９】
なお、図３に示した本発明の実施形態におけるタイミングチャートに係る動作は、コンピュータ上のプログラムに実行させることができる。すなわち、撮像装置２０（図２）の動作を制御する撮像制御回路（ＣＰＵ）２９が、図示しないＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等の記憶媒体に格納されたプログラムをロードし、プログラムの処理ステップが順次実行されることによって行われる。
【００４０】
以上説明してきたように、本実施形態によれば、ラインメモリ２２、２２´、ラインメモリリード回路２４を利用して、画像データを回路群２１内の画像処理回路２５に提供しているので、ハードウェア回路を構成する部品点数を抑制し、複数の撮像素子の画像データを１つの画像データとして取り扱うことにより、データハンドリングが容易となり、ソフトウェア制御を簡単にすることができるのである。
【００４１】
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範囲な趣旨及び範囲から逸脱することなく、これら具体例に様々な修正及び変更が可能である。
【符号の説明】
【００４２】
１０、２０    （全方位）撮像装置
１１、１１´    広角レンズ（魚眼レンズ）
１２、１２´    撮像素子（ＣＭＯＳセンサ）
１３    ダイナミックメモリ
１４    画像合成器
１５    ＵＳＢ  Ｉ／Ｆ
１６    パーソナルコンピュータ（ＰＣ）
２１    回路群
２２、２２´    ラインメモリ
２３    同期検出回路
２４    ラインメモリリード回路
２５    画像処理回路
２９    撮像制御回路（ＣＰＵ）
３０、３０´    結像された画像データの例示
３５、３６    ダイナミックメモリに格納される画像データの例示
【先行技術文献】
【特許文献】
【００４３】
【特許文献１】特開２００６−０３３８１０号公報
【図１】
2013183383.tif 000003
【図２】
2013183383.tif 000004
【図３】
2013183383.tif 000005
【図４】
2013183383.tif 000006
【図５】
2013183383.tif 000007