(57)【要約】【課題】データの誤書換を防止することが可能な低消費電力の半導体装置を提供する。【解決手段】マイクロコンピュータ１は、電源電圧ＶＣＣが正常範囲から外れた場合にリセット信号ＲＥを出力する電圧検出器２と、各々がデータを不揮発的に記憶する複数のメモリセルを含むメモリアレイ５と、イレーズコマンドまたはプログラムコマンドに応答して、電圧検出器２の応答時間ＴＲ以上の保留時間ＴＳだけ経過した後にデータのイレーズまたはプログラムを実行し、リセット信号ＲＥに応答してリセットされる制御部７とを備える。したがって、電圧検出器２の応答時間ＴＲが長い場合でも、データの誤書換を防止できる。【選択図】図１
2013030244.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧が正常範囲から外れた場合にリセット信号を出力する電圧検出器と、
各々がデータを不揮発的に記憶する複数のメモリセルを含むメモリアレイと、
イレーズコマンドまたはプログラムコマンドに応答して、前記電圧検出器の応答時間以上の予め定められた時間だけ経過した後に前記データのイレーズまたは前記データのプログラムを実行し、前記リセット信号に応答して初期状態にリセットされる制御部とを備える、半導体装置。
【請求項２】
前記制御部は、前記イレーズコマンドまたは前記プログラムコマンドに応答して計時を開始し、計時開始から前記予め定められた時間が経過したことに応じて計時を終了するタイマを含み、前記タイマの計時の終了後に前記データのイレーズまたは前記データのプログラムを実行する、請求項１に記載の半導体装置。
【請求項３】
前記予め定められた時間は変更可能になっている、請求項１または請求項２に記載の半導体装置。
【請求項４】
さらに、第１および第２のモードのうちのいずれか１つのモードが選択可能になっており、
前記制御部は、
前記第１のモードが選択された場合は、前記イレーズコマンドまたは前記プログラムコマンドに応答して前記予め定められた時間が経過した後に前記データのイレーズまたは前記データのプログラムを実行し、
前記第２のモードが選択された場合は、前記イレーズコマンドまたは前記プログラムコマンドに応答して前記予め定められた時間の経過を待たずに前記データのイレーズまたは前記データのプログラムを実行する、請求項１から請求項３までのいずれかに記載の半導体装置。
【請求項５】
前記制御部は、前記メモリアレイの記憶内容の変更を伴わないコマンドを受けた場合は、前記コマンドに応答して前記予め定められた時間の経過を待たずに前記コマンドを実行する、請求項１から請求項３までのいずれかに記載の半導体装置。
【請求項６】
前記制御部は、複数の前記イレーズコマンドまたは複数の前記プログラムコマンドを連続的に受けた場合は、最初の前記イレーズコマンドまたは前記プログラムコマンドを受けてから前記予め定められた時間が経過した後に前記データのイレーズまたは前記データのプログラムを行ない、２つ目以降の前記イレーズコマンドまたは前記プログラムコマンドに応答して前記予め定められた時間の経過を待たずに前記データのイレーズまたは前記データのプログラムを行なう、請求項１から請求項３までのいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置に関し、特に、電源電圧が正常範囲から外れた場合にリセットされる半導体装置に関する。
【背景技術】
【０００２】
電源電圧が安定しない状態でマイクロコンピュータを使用すると、電源電圧の大きな瞬時的な変動を契機として、マイクロコンピュータが所定の命令列を踏み外して所謂暴走状態になり、意図しないプログラムコードを実行してしまうことがある。
【０００３】
製品では電源電圧の変動に関する規定が設けられているので、通常はそのような暴走状態になることはなく、規定が守られていない場合や大きな外来ノイズが発生した場合に問題が発生する。たとえば、マイクロコンピュータの量産時におけるバーンイン工程中などでは、ＩＣソケットに多数のサンプルをアレイ状にセットして動作させるといった劣悪な電源環境となるので、マイクロコンピュータが暴走状態に陥る頻度が高くなる。
【０００４】
プログラム領域やデータ領域として不揮発性半導体メモリを持つマイクロコンピュータでは、意図しないイレーズやプログラムは応用セットの動作不良となるため、これを避けるための誤イレーズ、誤プログラムを防止するプロテクト機能が設けられている。しかし、ソフトウェアでイレーズやプログラムを行なうためには、プロテクトもソフトウェアで解除できる必要がある、したがって、正規の手続きに沿ってプロテクトが解除されてイレーズやプログラムのコマンドが発行されてしまえば、そのイレーズやプログラムの実行を防ぐことはできない。
【０００５】
つまり、劣悪な電源環境に置かれた不揮発性半導体メモリ搭載マイクロコンピュータは、その電源変動による暴走を機にイレーズやプログラムの処理ルーチンに意図せずジャンプし、その結果として意図しないイレーズやプログラムを実行してしまうことがある。意図しないイレーズやプログラムの実行を防止する従来技術としては、以下のものがある。
【０００６】
特許文献１には、電源投入時や障害発生時に、一定期間だけライトイネーブル信号の出力を禁止することにより、プログラムの暴走などによる不揮発性半導体メモリのデータの誤書込み、誤消去によるデータ破壊を防止する方法が開示されている。
【０００７】
また特許文献２には、フラッシュメモリシステムに供給される電源電圧が所定の電圧よりも低くなったときに、フラッシュメモリに対する処理を停止させるメモリコントローラおよびフラッシュメモリシステムが開示されている。また特許文献３には、電源電圧が正常範囲内であるか否かをチェックし、正常範囲内でない場合は書込みを行わないＩＤ（Identification）システムが開示されている。
【０００８】
また特許文献４には、ある電源電圧以上で外部から入力された書込制御信号を出力し、別のある電圧以下で制御信号の出力を接地するスリーステートバッファを有し、メモリのインヒビット端子への書込制御信号の供給を制御することで、メモリの誤書込を防止する方法が開示されている。
【０００９】
また特許文献５には、カウンタを用いてＣＰＵ（Central Processing Unit）の暴走を検知し、内蔵ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）の書込許可を非アクティブにすることで、内蔵ＥＥＰＲＯＭへの書込みを禁止するマイクロコンピュータが開示されている。
【００１０】
また特許文献６には、データ書換装置からＥＥＰＲＯＭに印加される書換電圧が上限と下限の間の範囲にない場合、ＥＥＰＲＯＭに書換電圧を印加しないことで、不揮発性半導体メモリの書換処理を精度良く行なう車載用システムが開示されている。
【００１１】
また特許文献７には、電源電圧を監視して異常を感知した際に出力される電圧不確定信号により、素子外部からのメモリ制御信号を抑止し、書込失敗フラグをセットすることでデータの誤書込を防止する不揮発性半導体メモリ装置が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００１−１４８７２号公報
【特許文献２】特開２００７−２０６７７５号公報
【特許文献３】特開昭６３−２４９２８４号公報
【特許文献４】特開平３−２６３１４９号公報
【特許文献５】特開平７−４４４６３号公報
【特許文献６】特開平７−２１１０８７号公報
【特許文献７】特開平８−２２４２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
これらの従来技術はいずれも、電圧検出器によって電圧の異常が検出された場合に、不揮発性半導体メモリのイレーズ動作やプログラム動作を禁止または保留するものであるが、昨今のマイクロコンピュータに求められる性能の１つである超低消費電力を実現することはできない。
【００１４】
すなわち、電圧検出器の消費電流を小さくすると応答速度が遅くなり、電圧の異常を検出する前に誤イレーズや誤プログラムが実行されてしまう。逆に、電圧検出器の消費電流を大きくして応答速度を速くすると、誤書換を防止できても消費電力が増大してしまう。
【００１５】
それゆえに、この発明の主たる目的は、データの誤書換を防止することが可能な低消費電力の半導体装置を提供することである。
【課題を解決するための手段】
【００１６】
この発明に係る半導体装置は、電源電圧が正常範囲から外れた場合にリセット信号を出力する電圧検出器と、各々がデータを不揮発的に記憶する複数のメモリセルを含むメモリアレイと、イレーズコマンドまたはプログラムコマンドに応答して、電圧検出器の応答時間以上の予め定められた時間だけ経過した後にデータのイレーズまたはデータのプログラムを実行し、リセット信号に応答して初期状態にリセットされる制御部とを備えたものである。
【発明の効果】
【００１７】
この発明に係る半導体装置では、イレーズコマンドまたはプログラムコマンドに応答して、電圧検出器の応答時間以上の予め定められた時間だけ経過した後にデータのイレーズまたはデータのプログラムを実行し、リセット信号に応答して初期状態にリセットされる制御部が設けられる。したがって、電圧検出器の応答時間が経過した後にデータのイレーズまたはデータのプログラムを行なうので、電圧検出器の消費電流を減らしてもデータの誤書換が生じることがない。よって、データの誤書換を防止することが可能な低消費電力の半導体装置を実現することができる。
【図面の簡単な説明】
【００１８】
【図１】この発明の実施の形態１によるマイクロコンピュータの構成を示すブロック図である。
【図２】図１に示した制御部の構成を示すブロック図である。
【図３】図１に示したマイクロコンピュータの動作および効果を示すタイムチャートである。
【図４】この発明の実施の形態２によるマイクロコンピュータの制御部の構成を示すブロック図である。
【図５】実施の形態１の問題点を説明するためのタイムチャートである。
【図６】この発明の実施の形態３によるマイクロコンピュータの制御部の構成を示すブロック図である。
【図７】実施の形態１の他の問題点を説明するためのタイムチャートである。
【図８】この発明の実施の形態４によるマイクロコンピュータの制御部の構成を示すブロック図である。
【発明を実施するための形態】
【００１９】
［実施の形態１］
本発明の実施の形態１によるマイクロコンピュータ１は、図１に示すように、電圧検出器２、ＣＰＵ３、および不揮発性半導体メモリ４を備える。電圧検出器２は、外部電源電圧ＶＣＣが正常範囲から外れたことに応じて、マイクロコンピュータ１全体をリセットさせるためのリセット信号ＲＥを活性化レベルの「Ｌ」レベルにする。電圧検出器２は、外部電源電圧ＶＣＣが正常範囲から外れてからリセット信号ＲＥを活性化レベルの「Ｌ」レベルにするまでに所定の応答時間ＴＲを要する。
【００２０】
ＣＰＵ３は、不揮発性半導体メモリ４に種々のコマンドを与える。不揮発性半導体メモリ４は、メモリアレイ５、チャージポンプ回路６、および制御部７を含む。メモリアレイ５は、複数行複数列に配置された複数のメモリセル（図示せず）を含む。各メモリセルは、データを不揮発的に記憶する。各メモリセルには、固有のアドレスが割り当てられている。チャージポンプ回路６は、制御部７によって制御され、データのイレーズやプログラムに必要な電圧を生成してメモリアレイ５に与える。
【００２１】
制御部７は、図２に示すように、タイマ８およびシーケンサ９を含む。タイマ８は、シーケンサ９からの起動信号に応答して計時を開始し、計時を開始してから予め定められた保留時間ＴＳの経過後に計時を終了してアンダーフロー信号を出力する。保留時間ＴＳは、電圧検出器２の応答時間ＴＲ以上の時間に設定されている。タイマ８のビット数やカウント周期を調整することにより、保留時間ＴＳが調整される。
【００２２】
シーケンサ９は、ＣＰＵ３からのコマンドに応答してタイマ８に起動信号を与え、タイマ８からのアンダーフロー信号に応答してコマンドの内容（イレーズ、プログラムなど）を実行する。具体的には、シーケンサ９は、ＣＰＵ３からのイレーズコマンドを受けてから保留時間ＴＳの経過後に、メモリアレイ５のうちの選択されたメモリセルのデータを消去する。また、シーケンサ９は、ＣＰＵ３からプログラムコマンドを受けてから保留時間ＴＳの経過後に、メモリアレイ５のうちの選択されたメモリセルにデータをプログラムする。
【００２３】
また、シーケンサ９は、コマンドを受けた場合であっても、電圧検出器２からのリセット信号ＲＥが活性化レベルの「Ｌ」レベルにされた場合は初期状態にリセットされる。初期状態にリセットされたシーケンサ９は、リセットされる前に受けたコマンドを実行しない。
【００２４】
図３（ａ）〜（ｄ）は、従来のマイクロコンピュータと本実施の形態１のマイクロコンピュータ１の動作を示すタイムチャートである。ここでは図３（ａ）に示すように、外部電源電圧ＶＣＣが変動して時刻ｔ０において所定のしきい値電圧ＶＴＨよりも低下したものとする。図３（ａ）の実線は外部電源電圧ＶＣＣのレベルが一旦低下した後に回復した場合を示し、図３（a）の点線は外部電源電圧ＶＣＣのレベルが低下して安定した状態を示している。ここでは、外部電源電圧ＶＣＣが安定した状態では、マイクロコンピュータ１は正常に動作するものとする。
【００２５】
時刻ｔ０において外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも低下すると、図３（ｂ）に示すように、電圧検出器２によってリセット信号ＲＥが非活性化レベルの「Ｈ」レベルから活性化レベルの「Ｌ」レベルに立ち下げられる。ただし、リセット信号ＲＥが実際に「Ｈ」レベルから「Ｌ」レベルに立ち下げられるのは、時刻ｔ０から電圧検出器２の応答時間ＴＲが経過した後の時刻ｔ４である。リセット信号ＲＥが「Ｌ」レベルに立ち下げられると、マイクロコンピュータ１がリセットされる。
【００２６】
また、時刻ｔ０において外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも低下してマイクロコンピュータ１が暴走し、時刻ｔ０から所定時間ＴＤ経過後の時刻ｔ１においてシーケンサ９の動作がプログラムルーチンに到達したとする。この場合、シーケンサ９は、時刻ｔ１にＣＰＵ３からのプログラムコマンドを受けた場合と同様に動作する。
【００２７】
従来はタイマ８が無かったので、図３（ｃ）に示すように、シーケンサ９は時刻ｔ１から時刻ｔ３までの期間ＴＰＲにデータのプログラムを実行する。ただし、プログラム期間ＴＰＲのうちの時刻ｔ１から時刻ｔ２までの期間ＴＣＰはチャージポンプ回路６が運転される期間であり、この期間ＴＣＰは未だデータのプログラムは行なわれない。したがって従来は、時刻ｔ２から時刻ｔ４の期間ＴＥＲＲで誤プログラムが行なわれる恐れがあった。時刻ｔ４以降はリセット信号ＲＥによってシーケンサ９がリセットされるので、誤プログラムが開始される恐れはない。
【００２８】
この場合、電圧検出器２の消費電流を大きくして応答時間ＴＲを短縮し、時刻ｔ０から時刻ｔ２の間でリセット信号ＲＥが「Ｈ」レベルから「Ｌ」レベルに立ち下げられるようにすれば、シーケンサ９を初期状態にリセットして誤プログラムが行なわれるのを防止することができる。しかし、それではマイクロコンピュータ１の消費電力が増大してしまう。
【００２９】
これに対して本実施の形態１ではタイマ８が設けられているので、図３（ｄ）に示すように、シーケンサ９はプログラムコマンドを受けてから所定の保留時間ＴＳが経過し、かつリセット信号ＲＥによってリセットされていない場合にデータのプログラムを実行する。
【００３０】
したがって、マイクロコンピュータ１が暴走したために発生したプログラムコマンドがシーケンサ９に与えられた場合、シーケンサ９は時刻ｔ４でリセットされるので、データのプログラムは実行されない。マイクロコンピュータ１が暴走したために発生したイレーズコマンドをシーケンサ９が受けた場合も、同様であり、データのイレーズは実行されない。よって、マイクロコンピュータ１の暴走によるデータの誤書換を防止することができる。
【００３１】
以上のように、本実施の形態１では、イレーズやプログラムのコマンドを受け付けた場合、タイマ８を起動させて一定期間ＴＳだけイレーズやプログラムの実行を保留する。また、電圧検出器２は、外部電源電圧ＶＣＣの低下を検出した場合、応答時間ＴＲ（ＴＲ≦ＴＳ）経過後にマイクロコンピュータ１をリセットする。したがって、外部電源電圧ＶＣＣの低下を契機とした暴走が引き起こしたイレーズやプログラムが実行される前にマイクロコンピュータ１がリセットされる。よって、誤イレーズや誤プログラムを抑止することができる。
【００３２】
また、外部電源電圧ＶＣＣの低下が検出されなかった場合は、コマンドは暴走の結果によるものでは無く、信頼できるソフトウェアによる意図的なものとして、保留時間ＴＳの経過後にイレーズやプログラムが実行される。この場合、ＣＰＵ３側からは、イレーズやプログラムの実行時間が単に延びたように見える。
【００３３】
このようにすることで、電圧検出器２に必要な消費電流を不揮発性半導体メモリ４のコマンドの実行遅延時間に合わせて削減することが可能となり、昨今の重要な要求スペックである低消費電力を実現しつつ、誤イレーズや誤プログラムを防止することができる。
【００３４】
なお、この実施の形態１では、コマンドの種類によらずにコマンドの実行を保留したが、イレーズコマンドやプログラムコマンドのようにメモリアレイ５の記憶内容の変更を伴うコマンドを受けた場合だけコマンドの実行を保留し、メモリアレイ５の記憶内容の変更を伴わないコマンドを受けた場合は直ぐにコマンドを実行してもよい。メモリアレイ５の記憶内容の変更を伴わないコマンドとしては、たとえばステータスリードなどがある。これにより、不要なコマンド処理時間の増大を抑えることができる。
【００３５】
［実施の形態２］
実施の形態１では、イレーズやプログラムのコマンドを受け付けた場合、常に一定期間ＴＳだけイレーズやプログラムの実行を保留した。これにより、誤イレーズや誤プログラムを防止できる反面、イレーズやプログラムに要する時間が保留時間ＴＳ分だけ延びてしまい、イレーズやプログラムの遅いマイクロコンピュータ１となる。
【００３６】
そこで、本実施の形態２では、マイクロコンピュータ１の用途に応じてコマンドの実行を遅延をさせるかどうかを選択できるようにする。たとえば、書換速度より信頼性を重視する用途や、外来ノイズの多い環境での使用を想定する用途、マイクロコンピュータの製造工程中のバーンイン工程での動作させる用途には、コマンドの実行を遅延させる。一方、安定した電源電圧ＶＣＣで動作させることが可能な用途では、コマンドの実行を遅延させないこととし、イレーズ、プログラムのレスポンスを最大にすることができる。
【００３７】
具体的には図４に示すように、制御部７内にレジスタ１０が設けられる。コマンドの実行を遅延させる第１のモードでは、レジスタ１０に「Ｈ」レベルの信号が格納され、コマンドの実行を遅延させない第２のモードでは、レジスタ１０に「Ｌ」レベルの信号が格納される。レジスタ１０の信号は、書換可能になっている。シーケンサ９は、レジスタ１０に格納された信号のレベルに基いて、第１のモードまたは第２のモードを実行する。
【００３８】
この実施の形態２では、マイクロコンピュータ１の用途に応じてコマンドの実行を遅延をさせるかどうかを選択することができる。
【００３９】
なお、レジスタ１０の代わりにモード選択用の外部端子を設けてもよい。たとえば、外部端子に外部電源電圧ＶＣＣが印加された場合は第１のモードが選択され、外部端子に接地電圧ＶＳＳが印加された場合は第２のモードが選択される。シーケンサ９は、外部端子に印加された電圧に基いて、第１のモードまたは第２のモードを実行する。
【００４０】
［実施の形態３］
実施の形態１で説明したように、電圧検出器２は、外部電源電圧ＶＣＣが所定のしきい値電圧ＶＴＨよりも低下した場合、リセット信号ＲＥを「Ｈ」レベルから「Ｌ」レベルに立ち下げる。リセット信号ＲＥが実際に「Ｌ」レベルに立ち下げられるのは、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも低下した時刻から所定の応答時間ＴＲが経過した後である。シーケンサ９は、コマンドを受けてから応答時間ＴＲ以上の保留時間ＴＳが経過するまでコマンドの実行を保留する。
【００４１】
ここで、電圧検出器２の応答時間ＴＲは、図５（ａ）（ｂ）に示すように、しきい値電圧ＶＴＨのレベルに応じて変化する。たとえば、ＧＮＤ＜ＶＴＨ１＜ＶＴＨ２＜ＶＣＣとすると、ＴＲ２≠ＴＲ１となる。しきい値電圧がＶＴＨ１，ＶＴＨ２である場合のリセット信号をそれぞれＲＥ１，ＲＥ２とする。
【００４２】
外部電源電圧ＶＣＣが低下してＶＣＣ＜ＶＴＨ２となった場合、その時刻ｔ０から応答時間ＴＲ２の経過後の時刻ｔ２にリセット信号ＲＥ２が「Ｈ」レベルから「Ｌ」レベルに立ち下げられる。また、外部電源電圧ＶＣＣがさらに低下してＶＣＣ＜ＶＴＨ１となった場合、その時刻ｔ１から応答時間ＴＲ１の経過後の時刻ｔ３にリセット信号ＲＥ１が「Ｈ」レベルから「Ｌ」レベルに立ち下げられる。このとき、ＴＲ１≠ＴＲ２となる。
【００４３】
実施の形態１では、電圧検出器２の応答時間ＴＲは一定であるとして保留時間ＴＳを設定した。しかし、実際には、応答時間ＴＲはしきい値電圧ＶＴＨに応じて変化するので、応答時間ＴＲに応じて保留時間ＴＳを変えれば、無駄な保留時間を削減できる。そこで、本実施の形態３では、保留時間ＴＳは変更可能にされる。
【００４４】
具体的には図６に示すように、制御部７内にレジスタ１１が設けられる。レジスタ１１には、ダウンカウント方式のタイマ８のリロード値が格納される。したがって、リロード値を変更することによって保留時間ＴＳを変更することができる。電圧検出器２の応答時間ＴＲが長い場合は、大きなリロード値をレジスタ１１に格納してコマンドの保留時間ＴＳを長くする。逆に、電圧検出器２の応答時間ＴＲが短い場合は、小さなリロード値をレジスタ１１に格納してコマンドの保留時間ＴＳを短くする。したがって、コマンドの保留時間ＴＳを必要最小限の時間に設定することができ、無駄な保留時間を削減することができる。
【００４５】
［実施の形態４］
実施の形態１では、図７（ａ）に示すように、複数のコマンドＣが連続的に発行される場合でも、コマンドＣが発行される毎に保留時間ＴＳを設けた。しかし、一度正当なコマンドＣが発行された場合、その後に続くコマンドＣの発行も正当である可能性が高い。そこで、本実施の形態４では、図７（ｂ）に示すように、複数のコマンドＣが連続的に発行される場合、最初のコマンドＣが発行されたときは保留時間ＴＳの経過後にコマンドＣを実行し、２つ目以降のコマンドＣが発行されたときは保留時間ＴＳを設けずにコマンドＣを直ぐに実行する。これにより、無駄な保留時間ＴＳを削減することができる。
【００４６】
具体的には図８に示すように、制御部７内にタイマ１２が追加される。タイマ８は、実施の形態１と同様に使用される。タイマ１２は、前回のコマンドＣの完了から次のコマンドＣの発行までの時間間隔を計るために用いられる。最初のコマンドＣが発行されたとき、タイマ１２は停止しており、シーケンサ９はタイマ８を用いて保留時間ＴＳを挿入する。タイマ１２は、コマンドＣの終了の度に起動される。ただし、コマンドＣの終了時にタイマ１２がカウント中である場合は、タイマ１２にリロード値が与えられる。
【００４７】
タイマ１２がカウント中であるときに次のコマンドＣが発行された場合、タイマ８による保留時間ＴＳの挿入は行なわれない。一方、タイマ１２がカウントを停止した後に次のコマンドＣが発行された場合は、タイマ８による保留時間ＴＳの挿入を行なう。以後、同様の動作を繰り返す。
【００４８】
この実施の形態４では、複数のコマンドＣが連続的に発行される場合、最初のコマンドＣが発行されたときだけ保留時間ＴＳを挿入し、２つ目以降のコマンドが発行された場合は保留時間ＴＳを挿入しないので、コマンド処理性能の低下を初回のコマンドＣに対する保留時間ＴＳのみに抑えることができる。
【００４９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００５０】
１  マイクロコンピュータ、２  電圧検出器、４  不揮発性半導体メモリ、５  メモリアレイ、６  チャージポンプ回路、７  制御部、８，１２  タイマ、９  シーケンサ、１０，１１  レジスタ。
【図１】
2013030244.tif 000003
【図２】
2013030244.tif 000004
【図３】
2013030244.tif 000005
【図４】
2013030244.tif 000006
【図５】
2013030244.tif 000007
【図６】
2013030244.tif 000008
【図７】
2013030244.tif 000009
【図８】
2013030244.tif 000010