(57)【要約】【課題】配線基板に対し電極を高い精度で配置することができる半導体装置を提供する。【解決手段】ドレイン電極４０は、半導体素子３０の上面に形成され、ソース電極５０およびゲート電極６０は、半導体素子３０の下面に形成されている。脚部８０，８１，８２，８３は、絶縁性を有する。配線基板９０には、脚部８０，８１，８２，８３が接触する状態で半導体素子３０が搭載される。接合材Ｓ１，Ｓ２は、脚部８０，８１，８２，８３が配線基板９０に接触することによりソース電極５０およびゲート電極６０と配線基板９０との間に形成された空隙に配置され、ソース電極５０およびゲート電極６０と配線基板９０とを接合する。【選択図】図１
2013183104.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子の上面に形成された上部電極と、
前記半導体素子の下面に形成された下部電極と、
絶縁性を有する脚部と、
前記脚部が接触する状態で前記半導体素子が搭載された配線基板と、
前記脚部が前記配線基板に接触することにより前記下部電極と前記配線基板との間に形成された空隙に配置され、前記下部電極と前記配線基板とを接合する接合材と、
を備えることを特徴とする半導体装置。
【請求項２】
前記脚部は、前記半導体素子を封止する樹脂に一体形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体素子を前記配線基板に搭載したとき前記配線基板と係合する位置決め用部材を更に備えたことを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するものである。
【背景技術】
【０００２】
表面実装に用いることができるようにＭＯＳＦＥＴのドレイン側の電極を工夫することによりソース、ゲート、ドレインの３つの電極が同一平面上にくる構造が知られている（特許文献１）。具体的には、図７に示すように、パワーＭＯＳＦＥＴ素子１００の上面を覆うように金属クリップ１０１が設けられ、金属クリップ１０１はパワーＭＯＳＦＥＴ素子１００のドレイン電極と電気的に接続され、金属クリップ１０１の周縁リム部１０１ａがパワーＭＯＳＦＥＴ素子１００のソース電極およびゲート電極と同一面上に配置されている。これにより、ソース電極１１０、ゲート電極１１１、ドレイン電極１１２が同一平面上に位置している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３７６８１５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、このような構成の半導体デバイスを基板（図７（ｂ）参照）に実装してインバータ等を構成する場合において、平面的な配線構造となり、電極の平面精度が要求される。つまり、同じ平面を出すために、部品（特に、電極）の製作精度が求められる。
【０００５】
本発明の目的は、配線基板に対し電極を高い精度で配置することができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明では、半導体素子と、前記半導体素子の上面に形成された上部電極と、前記半導体素子の下面に形成された下部電極と、絶縁性を有する脚部と、前記脚部が接触する状態で前記半導体素子が搭載された配線基板と、前記脚部が前記配線基板に接触することにより前記下部電極と前記配線基板との間に形成された空隙に配置され、前記下部電極と前記配線基板とを接合する接合材と、を備えることを要旨とする。
【０００７】
請求項１に記載の発明によれば、半導体素子が配線基板に搭載されるとき脚部が配線基板に接触し、この状態で下部電極と配線基板との間に空隙が形成される。この空隙には接合材が配置されて下部電極と配線基板とが接合される。このようにして配線基板に対し下部電極を高い精度で配置することができる。
【０００８】
請求項２に記載のように、請求項１に記載の半導体装置において、前記脚部は、前記半導体素子を封止する樹脂に一体形成されているとよい。
請求項３に記載のように、請求項１または２に記載の半導体装置において、前記半導体素子を前記配線基板に搭載したとき前記配線基板と係合する位置決め用部材を更に備えると、半導体素子を配線基板に搭載したとき位置決め用部材が配線基板と係合して位置決めすることができる。
【発明の効果】
【０００９】
本発明によれば、配線基板に対し電極を高い精度で配置することができる。
【図面の簡単な説明】
【００１０】
【図１】（ａ）は実施形態における半導体装置の平面図、（ｂ）は（ａ）のＡ−Ａ線での縦断面図、（ｃ）は半導体装置の右側面図。
【図２】（ａ）は封止前の半導体デバイスの平面図、（ｂ）は封止前の半導体デバイスの正面図、（ｃ）は封止前の半導体デバイスの右側面図。
【図３】（ａ）は実施形態における半導体デバイスの平面図、（ｂ）は（ａ）のＡ−Ａ線での縦断面図、（ｃ）は半導体デバイスの右側面図。
【図４】（ａ）は接合前の半導体装置の平面図、（ｂ）は（ａ）のＡ−Ａ線での縦断面図、（ｃ）は半導体装置の右側面図。
【図５】（ａ）は別例の半導体装置の平面図、（ｂ）は（ａ）のＡ−Ａ線での縦断面図、（ｃ）は半導体装置の右側面図。
【図６】（ａ），（ｂ），（ｃ）は別例の半導体デバイスの正面図。
【図７】（ａ）は背景技術を説明するための半導体デバイスの断面図、（ｂ）は（ａ）のＡ−Ａ線での縦断面図。
【発明を実施するための形態】
【００１１】
以下、本発明を具体化した一実施形態を図面に従って説明する。
なお、図面において、水平面を、直交するＸ，Ｙ方向で規定するとともに、上下方向をＺ方向で規定している。
【００１２】
図１に示すように、半導体装置１０は、半導体デバイス２０と配線基板９０を備えている。配線基板９０に半導体デバイス２０がはんだ付け等にて実装されている。
半導体デバイス２０は、半導体素子３０と、上部電極としてのドレイン電極４０と、下部電極としてのソース電極５０およびゲート電極６０と、モールド樹脂７０を備えている。
【００１３】
図２に示すように、半導体素子３０は、半導体チップにパワーＭＯＳＦＥＴが作り込まれている。四角板状をなす半導体素子３０におけるパワーＭＯＳＦＥＴは縦型ＭＯＳ構造を有し、上面にドレイン電極部が形成されるとともに下面にソース電極部およびゲート電極部が形成されている。
【００１４】
ドレイン電極４０は四角板状をなし、半導体素子（チップ）３０よりも小さい。ドレイン電極４０は半導体素子３０の上面のドレイン電極部と接合されている。ソース電極５０も四角板状をなし、半導体素子（チップ）３０よりも小さい。ソース電極５０は半導体素子３０の下面のソース電極部と接合されている。ドレイン電極４０とソース電極５０とは同一形状・同一寸法である。ゲート電極６０は四角板状をなし、半導体素子３０の下面のゲート電極部と接合されている。
【００１５】
図３に示すように、モールド樹脂７０により、半導体素子３０、ドレイン電極４０、ソース電極５０およびゲート電極６０が封止されている。ドレイン電極４０の上面は樹脂７０から露出しており、ドレインパッド４１となっている。また、ソース電極５０の下面は樹脂７０から露出しており、ソースパッド５１となっている。ゲート電極６０における下面は樹脂７０から露出しており、ゲートパッド６１となっている。
【００１６】
図３に示すように、四角板状をなすモールド樹脂７０における下面での四隅には、下方に延びる脚部８０，８１，８２，８３が一体形成されている。つまり、モールド樹脂７０により半導体素子３０が封止されるとともに、モールド樹脂７０に脚部８０，８１，８２，８３が一体形成された構成となっている。つまり、半導体素子３０と脚部８０，８１，８２，８３とは、互いに連結支持されている。脚部８０，８１，８２，８３は断面四角形状をなし、真下に真直ぐ延びている。脚部８０，８１，８２，８３の下面は配線基板９０の上面に接触する（接合前の状態を示す図４参照）。
【００１７】
このとき、図４に示すように、ソース電極５０と配線基板９０との間に空隙Ｇ１が形成され、この空隙Ｇ１に、図１に示すように、接合材（はんだ等）Ｓ１が配置され、接合材Ｓ１によりソース電極５０と配線基板９０とが接合されている。同様に、図４に示すように、ゲート電極６０と配線基板９０との間に空隙Ｇ２が形成され、この空隙Ｇ２に、図１に示すように、接合材（はんだ等）Ｓ２が配置され、接合材Ｓ２によりゲート電極６０と配線基板９０とが接合されている。
【００１８】
図３に示すように、脚部８０，８１，８２，８３の先端面には、下方に延びる位置決め突起８４がそれぞれ一体形成されている。位置決め突起８４は、真下に真直ぐ延びている。位置決め突起８４が図４に示すように、配線基板９０に形成した凹部９１に嵌入され、位置決めがなされている。つまり、位置決め用部材としての位置決め突起８４は、半導体素子３０を配線基板９０に搭載したとき配線基板９０と係合する。
【００１９】
次に、このように構成した半導体装置１０の作用について説明する。
図３において半導体デバイス２０は、半導体素子３０の下面にソース電極５０およびゲート電極６０が形成されているとともに半導体素子３０の上面にドレイン電極４０が形成され、モールド樹脂７０により封止されている。配線基板９０の上において、ソース電極５０とゲート電極６０が下になる状態で配置される。
【００２０】
また、図１に示すように、樹脂製の脚部８０，８１，８２，８３はソース電極５０およびゲート電極６０よりも少し長く形成されている。換言すれば、ソース電極５０およびゲート電極６０は樹脂製の脚部８０，８１，８２，８３よりも少し短くなっている。よって、半導体素子３０の下面側において樹脂製の脚部８０，８１，８２，８３の下端はソース電極５０およびゲート電極６０の下面よりも少し下に位置している。
【００２１】
樹脂製の脚部８０，８１，８２，８３の下端が配線基板９０に接触して縦方向の位置が決められている。この状態においては、ソース電極５０は配線基板９０と離間し、当該箇所が接合材（はんだ等）Ｓ１による接合箇所となっている。また、ゲート電極６０も配線基板９０と離間しており、当該箇所が接合材（はんだ等）Ｓ２による接合箇所となっている。
【００２２】
また、半導体デバイス２０の位置決め突起８４が、配線基板９０に形成した凹部９１に嵌入され、半導体デバイス２０が配線基板９０に対し横方向に位置決めされている。
次に、半導体装置１０の製造方法について説明する。
【００２３】
まず、図３に示した半導体デバイス２０を用意する。これは、図２に示すように半導体素子３０の上面においてドレイン電極４０を接合するとともに半導体素子３０の下面にソース電極５０およびゲート電極６０を接合したものを、図３に示すように樹脂７０でモールドして得る。
【００２４】
そして、図４に示すように、配線基板９０の上に半導体デバイス２０を配置する。このとき、配線基板９０に形成した凹部９１に半導体デバイス２０の位置決め突起８４を嵌入する。これにより、配線基板９０に対し半導体デバイス２０を横方向（Ｘ，Ｙ方向）に位置決めできる。また、半導体デバイス２０の脚部８０，８１，８２，８３の下面は配線基板９０に接触している。これにより、配線基板９０に対し半導体デバイス２０を縦方向（Ｚ方向）に位置決めできる。
【００２５】
この状態において、ソース電極５０と配線基板９０との間に空隙Ｇ１が形成されているとともにゲート電極６０と配線基板９０との間に空隙Ｇ２が形成されている。
そして、ソース電極５０と配線基板９０との間の空隙Ｇ１に、接合材（はんだ等）Ｓ１を配置して接合材Ｓ１によりソース電極５０と配線基板９０とを接合する。同様に、ゲート電極６０と配線基板９０との間の空隙Ｇ２に、接合材（はんだ等）Ｓ２を配置して接合材Ｓ２によりゲート電極６０と配線基板９０とを接合する。
【００２６】
その結果、図１に示す半導体装置１０が得られる。
配線基板９０に半導体デバイス２０を載せたときにソースパッド５１とゲートパッド６１が同時に配線基板９０に当接せずにガタガタする場合がある（ちゃんと座らない）。これに対し本実施形態では、電極部分の端面（パッド５１，６１）が合っていなくても（電極５０，６０の下面の形状によらず）半導体素子３０を配線基板９０に対して平行（または任意の状態）に置くことが可能となる。ソース電極５０とゲート電極６０は少し隙間（空隙Ｇ１，Ｇ２）が空いており、この隙間（空隙Ｇ１，Ｇ２）には接合材（はんだＳ１，Ｓ２）が配されて接合される。
【００２７】
従って、樹脂成型後に、平面出しの加工をする必要がない。また、ソース電極５０およびゲート電極６０の下側面が平坦でなくてもよい。
このように、脚部８０，８１，８２，８３を利用して配線基板９０への位置決めが可能となる。つまり、樹脂成型時に脚部８０，８１，８２，８３が形成され、脚部８０，８１，８２，８３により半導体素子３０の縦方向（Ｚ方向）の位置が決定されるため、ソース電極５０の加工精度によらず、半導体素子３０を配線基板９０に対して平行（または任意の位置）に搭載することが可能となる。
【００２８】
以上のごとく本実施形態によれば、以下のような効果を得ることができる。
（１）半導体装置１０の構成として、半導体素子３０と、上部電極としてのドレイン電極４０と、下部電極としてのソース電極５０およびゲート電極６０と、脚部８０，８１，８２，８３と、配線基板９０と、接合材Ｓ１，Ｓ２と、を備える。ドレイン電極４０は、半導体素子３０の上面に形成され、ソース電極５０およびゲート電極６０は、半導体素子３０の下面に形成されている。脚部８０，８１，８２，８３は、絶縁性を有する。配線基板９０には、脚部８０，８１，８２，８３が接触する状態で半導体素子３０が搭載される。接合材Ｓ１，Ｓ２は、脚部８０，８１，８２，８３が配線基板９０に接触することによりソース電極５０およびゲート電極６０と配線基板９０との間に形成された空隙Ｇ１，Ｇ２に配置され、ソース電極５０およびゲート電極６０と配線基板９０とを接合する。
【００２９】
これにより、半導体素子３０が配線基板９０に搭載されるとき脚部８０，８１，８２，８３が配線基板９０に接触し、この状態で下部電極としてのソース電極５０およびゲート電極６０と配線基板９０との間に空隙Ｇ１，Ｇ２が形成される。この空隙Ｇ１，Ｇ２には接合材Ｓ１，Ｓ２が配置されて下部電極としてのソース電極５０およびゲート電極６０と配線基板９０とが接合される。つまり、成形用の樹脂７０に脚部８０，８１，８２，８３を設けて半導体素子３０を配線基板９０に位置決めでき、接合材Ｓ１，Ｓ２により固定することができる。これにより、配線基板に対し下部電極を高い精度で配置することができる。
【００３０】
（２）脚部８０，８１，８２，８３は、半導体素子３０を封止する樹脂７０に一体形成されているので、容易に脚部８０，８１，８２，８３を形成することができる。
（３）半導体素子３０を配線基板９０に搭載したとき配線基板９０と係合する位置決め用部材としての位置決め突起８４を更に備える。よって、半導体素子３０を配線基板９０に搭載したとき位置決め突起８４が配線基板９０と係合して容易に位置決めすることができる。
【００３１】
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・図１に代わり図５に示すように位置決め用部材としての脚部（ピン）８５を設けて脚部（ピン）８５により位置決めを行ってもよい。つまり、２本の脚部（ピン）８５が配線基板９０への位置決めを担い、横方向、即ち、Ｘ，Ｙ方向の位置を決める脚部（ピン）８５と縦方向、即ち、Ｚ方向の位置を決める脚部８０，８１，８２，８３を持つ構成としてもよい。
【００３２】
・図６（ａ）に示すように、上側および下側に脚部８２，８３，８６を設けてもよい。この場合、ゲート電極６０をＵ字状に延設して上下にゲートパッド６１ａ，６１ｂを形成する。これにより、上面側からも下面側からもゲート電極６０と接続することができる。その結果、裏返して使うことが可能となる。
【００３３】
・図６（ｂ）に示すように、位置決め用部材としての脚部８７を樹脂７０以外で構成してもよい。例えばセラミック製でもよく、この場合、セラミック製脚部８７を同時に樹脂７０で封止する。
【００３４】
・図６（ｃ）に示すように、脚部８０，８１，８２，８３の内側（脚部を線で結んだ領域内）ではなく外側にゲート電極６５があってもよい。
・半導体素子はＭＯＳＦＥＴであったが、これに限ることはなく、他にも例えばＩＧＢＴ、ダイオード等であってもよい。
【００３５】
・脚部の数は問わない。要は基板に座ればよい。
【符号の説明】
【００３６】
１０…半導体装置、３０…半導体素子、４０…ドレイン電極、５０…ソース電極、６０…ゲート電極、７０…樹脂、８０…脚部、８１…脚部、８２…脚部、８３…脚部、８４…位置決め突起、９０…配線基板、Ｓ１…接合材、Ｓ２…接合材。
【図１】
2013183104.tif 000003
【図２】
2013183104.tif 000004
【図３】
2013183104.tif 000005
【図４】
2013183104.tif 000006
【図５】
2013183104.tif 000007
【図６】
2013183104.tif 000008
【図７】
2013183104.tif 000009