(57)【要約】【課題】垂直信号線から出力される複数の画素信号を重み付け加算する場合に、画素信号を増幅器（ＰＧＡ）により増幅する際に発生する誤差（ノイズや応答遅れによる誤差）や、画素信号をＡ／Ｄ変換する際に発生する誤差（ノイズによる変換誤差や量子化誤差）を含むことなく重み付け加算を行うことができる、固体撮像装置を提供する。【解決手段】本発明の固体撮像装置では、垂直信号線ＶＬから出力される複数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれを、重み付け加算回路１０内の複数のコンデンサＣ１，Ｃ２，Ｃ３により一旦保持する。そして、コンデンサＣ１，Ｃ２，Ｃ３に保持されたそれぞれの画素信号（より正確には画素信号により充電された電荷）をコンデンサＣ１,Ｃ２，Ｃ３上で加算し、ノードＮａ上に重み付け加算された画素信号を生成する。その後、ノードＮａ上に生成された画素信号をＰＧＡ１１に出力する。【選択図】図２
2013183291.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の受光画素中の選択行の画素信号を列ごとに出力する垂直信号線と、
前記垂直信号線から出力される画素信号を所定数ごとに一旦保持するとともに、この保持した複数の画素信号から１つの画素信号を合成して出力する信号合成部と、
前記信号合成部から出力される合成された画素信号を増幅する増幅器と、
を備えることを特徴とする固体撮像装置。
【請求項２】
前記信号合成部は、
前記所定数の画素信号のそれぞれに対応して設けられる容量素子であって、前記画素信号のそれぞれを保持するための複数の容量素子と、
前記所定数の画素信号のそれぞれを前記容量素子に保持することにより、前記行列状に配置された受光画素中の所定数の選択行の画素信号を保持する画素信号保持手段と、
前記複数の容量素子に保持されたそれぞれの画素信号を１つの画素信号に合成する画素信号合成手段と、
を備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記信号合成部は、
前記所定数の画素信号のそれぞれに対応して設けられる容量素子であって、その静電容量が前記画素信号のそれぞれの重み付けの割り合いに応じて設定される複数の容量素子を備え、
前記画素信号保持手段は、
前記画素信号のそれぞれを当該画素信号に対応する容量素子を充電することにより保持し、
前記画素信号合成手段は、
前記画素信号のそれぞれが当該画素信号に対応する容量素子により全て保持された後に、前記複数の容量素子に充電された電荷を当該複数の容量素子上で再配分することにより前記複数の画素信号の重み付け加算を行う
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記信号合成部は、
静電容量が同じ値の複数の容量素子を備え、
前記画素信号保持手段は、
前記画素信号の重み付けの割り合いに応じて、それぞれの画素信号に対して前記複数の容量素子の内から１または複数個の容量素子を割り当て、それぞれの画素信号を当該画素信号に割り当てられた容量素子を充電することにより保持し、
前記画素信号合成手段は、
前記それぞれの画素信号が当該画素信号に割り当てられた容量素子により全て保持された後に、前記複数の容量素子に充電された電荷を当該複数の容量素子上で再配分することにより前記複数の画素信号の重み付け加算を行う
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項５】
前記所定数の画素信号は、同色の画素信号が３つ以上の奇数個の画素信号である
ことを特徴とする請求項１から４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記所定数の画素信号に対する重み付けの割り合いは、前記容量素子に順次に保持される複数の画素信号の内の真ん中の画素信号に対する重み付けが最も大きくなるように設定される
ことを特徴とする請求項５に記載の固体撮像装置。
【請求項７】
前記信号合成部は、
前記垂直信号線の信号出力側のノードと前記複数の容量素子のそれぞれとを選択的に接続する複数の第１スイッチを備え、
前記画素信号保持手段は、
前記画素信号を保持する際に、当該画素信号に対応する容量素子と前記ノードとを前記第１スイッチにより接続し、当該画素信号により当該画素信号に対応する容量素子を充電させ、
前記画素信号合成手段は、
前記画素信号を合成する際に、前記複数の容量素子と前記ノードとをそれぞれ接続する前記第１スイッチを一括してオンにすることにより、前記複数の容量素子に充電された電荷により前記ノード上に重み付け加算された画素信号を生成する
ことを特徴とする請求項２から６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記信号合成部は、
前記ノードと前記増幅器とを選択的に接続する第２スイッチを備え、
前記画素信号保持手段は、
前記垂直信号線から前記所定数の画素信号のそれぞれが出力される際に、当該画素信号に対応する前記第１スイッチをオンにし、当該画素信号により当該画素信号に対応する前記容量素子を充電し、
前記画素信号合成手段は、
前記所定数の画素信号のそれぞれによる前記容量素子への充電が全て完了した後に、
前記複数の容量素子と前記ノードとを接続するそれぞれの前記第１スイッチを一括してオンにし、前記複数の容量素子に充電された電荷により前記ノード上に重み付け加算された画素信号を生成させるととともに、
前記ノード上に前記重み付け加算された画素信号が生成された後に、前記ノードと前記増幅器とを接続する前記第２スイッチをオンにすることにより当該重み付け加算された画素信号を前記増幅器に向けて出力する
ことを特徴とする請求項７に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
近年、ビデオカメラや電子カメラが広く普及している。これらのカメラには、ＣＣＤ型やＣＭＯＳ型の撮像装置が使用されている。ＣＭＯＳ型撮像装置とは、受光画素に蓄積された信号電荷を画素部に備わったＭＯＳトランジスタの制御電極に導き、増幅された信号を主電極から出力するものである。
【０００３】
例えば、図８は、ＣＭＯＳ型の固体撮像装置を示す回路図である。この図８に示すように、固体撮像装置１Ａは、２次元状に配置された複数の画素ＰＸからなる画素部２と、垂直走査回路３と、水平走査回路４と、画素ＰＸの各列に対応して設けられ対応する列の画素ＰＸの画素信号が供給される垂直信号線ＶＬと、各垂直信号線ＶＬに接続されたＰＧＡ（Programmable-Gain Amplifiers）と、このＰＧＡから出力される信号をＡ／Ｄ（アナログ／デジタル）変換するＡＤＣとを有している。なお、画素ＰＸの数は、この図８に示す例では、６×４（６行、４列）であるが、その数はこれに限定されない。また、図８において、符号Ｇｒで示す画素ＰＸは、Ｇｒ（緑）を感知する画素であり、符号Ｒで示す画素ＰＸは、Ｒ（赤）を感知する画素であり、符号Ｂで示す画素ＰＸは、Ｂ（青）を感知する画素である。このように、画素部２には、Ｇｒ（緑）を感知する画素と、Ｒ（赤）を感知する画素と、Ｂ（青）を感知する画素とが交互に配列されている。なお、画素ＰＸの構成（回路構成）は、図９に示す構成となる（詳細については後述する）。
【０００４】
そして、上記ＣＭＯＳ型の固体撮像装置において画素信号のダイナミックレンジを拡大する場合には、中心となる画素とその周辺の複数点の画素とを合成してダイナミックレンジを拡大する方法が用いられることがある。例えば、図１０の画像の重み付けの例に示すように、同色の画素Ｒ１と、画素Ｒ２と、画素Ｒ３とを重み付けして加算することがある。すなわち、画素Ｒ１から垂直信号線ＶＬを介して出力される信号Ｓｉｇ１と、画素Ｒ２から垂直信号線ＶＬを介して出力される信号Ｓｉｇ２と、画素Ｒ３から垂直信号線ＶＬを介して出力される信号Ｓｉｇ３との、それぞれの信号レベルを重み付け加算し（一定の割り合いで加算し）、ノイズに対する信号のダイナミックレンジを改善することがある。
【０００５】
例えば、画素Ｒ１の出力信号Ｓｉｇ１の信号レベルをＳｉｇ１とし、画素Ｒ２の出力信号Ｓｉｇ２の信号レベルをＳｉｇ２とし、画素Ｒ３の出力信号Ｓｉｇ３の信号レベルをＳｉｇ３とした場合に、「重み付け加算値＝Ｓｉｇ１＋２×Ｓｉｇ２＋Ｓｉｇ３」などと重み付け加算する。
【０００６】
なお、このような重み付け加算を行う場合は、画素Ｒ１，Ｒ２，Ｒ３からそれぞれ出力される出力信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を、固体撮像装置１Ａ内（チップ内）のＡＤＣ（Ａ／Ｄ変換回路）または外部に設けたＡ／Ｄ変換回路によりデジタルデータ（デジタル値）に変換し、このデジタル値に変換された画素信号を用いて重み付け加算する方法が用いられている。
これは、垂直信号線ＶＬから出力される信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３は、垂直信号線ＶＬから同時には出力されず時系列的に順次に出力されるため、信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を一旦デジタルデータに変換してメモリ等に格納した後に、このメモリ等に格納されたデジタル値を用いて重み付け加算を行うためである。
【０００７】
なお、関連する固体撮像装置がある（特許文献１を参照）。この特許文献１に記載の固体撮像装置は、限られたスペースに配置することが可能なＡＤＣを含んだ固定撮像装置を提供することを目的としている。この固体撮像装置では、垂直読出線を介して出力された画素の信号がノードに電位として保持され、複数のコンデンサが、画素の信号が保持されるノードと容量結合されている。そして、トランジスタを制御して複数のコンデンサの対極の電圧を順次切替えることにより、ノードの電位を階段状に下降させる。比較器は、ノードの電位と画素の暗状態における電位とを比較しており、ノードの電位の方が低くなったときにデジタル値の上位ビットを決定する。それに続いて、デジタル値の下位ビットの変換を開始する。
【０００８】
また、関連する撮像装置がある（特許文献２を参照）。この特許文献２に記載の撮像装置は、撮像装置において、固体撮像素子の蓄積期間を動的に変更することなく、できる限り人間の目の特性に合ったリニアリティの実現と、ダイナミックレンジの拡大を図ることを目的とする。この特許文献２に記載の撮像装置では、センサチップは、規格に定められた既存の１フレーム期間より短い露光期間で、１フレーム期間内で複数回画素部から読み出した撮像信号をＮチャンネル並列に出力する。フレームメモリはこの撮像信号を複数フレーム分蓄積する。フレーム加算回路はフレームメモリから読み出した複数フレームの信号を加算して、規格の１フレーム分の信号を作成する。これにより、ダイナミックレンジは最大でＮの２乗倍にすることができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１０−２３９６０４号公報
【特許文献２】特開２００９−２３９３９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述のように、ＣＭＯＳ型固体撮像装置において画素信号のダイナミックレンジを拡大する方法として、画素から出力された画素信号を撮像装置内または外部に設けたＡ／Ｄ変換回路によりＡ／Ｄ（アナログ／デジタル）変換処理を行った後に、このデジタル値に変換された画素信号を用いて重み付け加算する方法が用いられている。
【００１１】
図１１は、上述した画素信号をデジタル値に変換するＡ／Ｄ変換回路の例を示す図であり、通常のＡ／Ｄ変換回路の構成を示す図である。この図１１に示すＡ／Ｄ変換回路において、ＰＧＡ（増幅器）１１及びＡＤＣ（Ａ／Ｄ変換回路）１２の構成は、上記特許文献１に記載の固体撮像装置と同様な構成である。この図１１に示す回路は、ＰＧＡ１１の後段に積分型のＡＤＣ１２を接続して構成されており、このＰＧＡ１１とＡＤＣ１２とは、図８に示す固体撮像装置１Ａにおいて、各列の垂直信号線ＶＬごとに設けられているものである。
【００１２】
このＡＤＣ１２では、最初にダーク信号Ｖｄａｒｋを読み込み、これをコンパレータＣＰ１の入力端子（−）に接続されるコンデンサＣ１０に保持し、次に、ＰＧＡ１１から画素信号を読み込み、この画素信号の電圧レベルをノードＶｃｍに保持する。そして、コンデンサＣの対極の電位を変化させることにより、ノードＶｃｍの電圧を変化させ、このノードＶｃｍの電圧とコンデンサＣ１０に蓄積された電圧（ダーク電位Ｖｄａｒｋ）とをコンパレータＣＰ１によって比較することでＡ／Ｄ変換を行っている。なお、このＡ／Ｄ変換の際には、コース（ｃｏａｒｓｅ）変換により画素信号のデジタル値の上位ビット（例えば、上位３ビット）を決定し、ファイン（ｆｉｎｅ）変換により画素情報の下位ビット（例えば、下位１２ビット）を決定するようにし、画素信号のＡ／Ｄ変換処理を高速に行なうようにしている（詳細については特許文献１を参照）。
【００１３】
そして、図１０に示す同色の画素Ｒ１，Ｒ２，Ｒ３の出力信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３に対して重み付け加算を行う場合は、個々の信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３をＰＧＡにより増幅し、この増幅された画素信号をＡＤＣ１２によりデジタルデータ（デジタル値）に変換して一旦メモリに格納し、このメモリに格納されたデジタル値を用いて重み付け加算を行う方法が用いられている。
【００１４】
しかしながら、このデジタル値に変換された画素データにより重み付け加算する方法においては、画素信号をＰＧＡにより増幅する際に発生する誤差や、画像信号をＡ／Ｄ変換する際に発生する変換誤差をそのまま含んで加算が行われることになる。例えば、画素信号をＰＧＡにより増幅する際に発生するノイズや応答遅れに起因する誤差や、ＡＤＣ１２内で発生するノイズ（例えば、切り替えスイッチにより発生するノイズ等）に起因する変換誤差や量子化誤差が、重み付け加算の際にそのまま加算されることになる。このため、画素信号をＰＧＡにより増幅する際に発生する誤差や、画素信号をデジタル値（デジタルデータ）に変換する際に発生する変換誤差や量子化誤差を含むことなく、画素信号の重み付け加算を行える方法が提供されることが望まれていた。
【００１５】
本発明は、斯かる実情に鑑みなされたものであり、本発明の目的は、固体撮像装置の垂直信号線から出力される複数の画素信号を重み付け加算する場合に、画素信号を増幅器により増幅する際に発生する誤差（ノイズや応答遅れに起因する誤差）や、画素信号をＡ／Ｄ変換する際に発生する誤差（ノイズによる変換誤差や量子化誤差）を含むことなく重み付け加算を行うことができる、固体撮像装置を提供することにある。
【課題を解決するための手段】
【００１６】
本発明は、上記課題を解決するためになされたものであり、本発明の固体撮像装置は、行列状に配置された複数の受光画素中の選択行の画素信号を列ごとに出力する垂直信号線と、前記垂直信号線から出力される画素信号を所定数ごとに一旦保持するとともに、この保持した複数の画素信号から１つの画素信号を合成して出力する信号合成部と、前記信号合成部から出力される合成された画素信号を増幅する増幅器と、を備えることを特徴とする。
【発明の効果】
【００１７】
本発明の固体撮像装置においては、固体撮像装置の垂直信号線と、この垂直信号線から出力される画素信号を増幅する増幅器との間に、上記垂直信号線から順次に出力される複数の画素信号を一旦保持するとともに、この保持された複数の画素信号から１つの画素信号を合成する信号合成部を設ける。
これにより、固体撮像装置の垂直信号線から出力される複数の画素信号を重み付け加算する場合に、画素信号を増幅器により増幅する際に発生する誤差（ノイズや応答遅れに起因する誤差）や、画素信号をＡ／Ｄ変換する際に発生する誤差（ノイズによる変換誤差や量子化誤差）を含むことなく重み付け加算を行うことができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施形態に係わる固体撮像装置の構成を示す図である。
【図２】重み付け加算回路１０の構成を示す図である。
【図３】重み付け加算回路の動作（重み付け加算あり）を説明するためのタイムチャートである。
【図４】重み付け加算回路１０の動作（重み付け加算なし）を説明するためのタイムチャートである。
【図５】本発明の第２の実施形態に係わる固体撮像装置の構成を示す図である。
【図６】第２の実施形態の変形例を示す図である。
【図７】本発明の第３の実施形態に係わる固体撮像装置の構成を示す図である。
【図８】ＣＭＯＳ型の固体撮像装置の例を示す図である。
【図９】画素回路の例を示す図である。
【図１０】画素信号の重み付けの例を示す図である。
【図１１】一例としてのＡ／Ｄ変換回路の構成を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態を添付図面を参照して説明する。
【００２０】
［第１の実施形態］
（画素回路についての説明）
最初に、ＣＭＯＳ型固体撮像装置内の画素部を構成する画素ＰＸについて簡単に説明する。図９は、画素回路の構成を示す図であり、１つの画素ＰＸ、垂直信号線ＶＬ、及び定電流源ＴＤを示す回路図である。
図９に示す画素回路は、光電変換部としてのフォトダイオードＰＤと、電荷を受け取って電荷を電圧に変換する電荷電圧変換部としてのフローティングディフュージョンＦＤと、フローティングディフュージョンＦＤの電位をリセットするリセットトランジスタＲＳＴと、フローティングディフュージョンＦＤの電位に応じた信号を垂直信号線ＶＬに供給する選択トランジスタＳＥＬと、フォトダイオードＰＤからフローティングディフュージョンＦＤに電荷を転送する電荷転送部としての転送トランジスタＴＸと、フローティングディフュージョンＦＤの電位に応じた信号を出力する増幅部としての増幅トランジスタＳＦとを有している。
【００２１】
図９において、ＶＤＤは電源電位である。なお、画素ＰＸのトランジスタＳＦ，ＴＸ，ＲＳＴ，ＳＥＬは、全てＮＭＯＳトランジスタである。転送トランジスタＴＸのゲートは行毎に共通に接続され、そこには、転送トランジスタＴＸを制御する制御信号φＴＸが垂直走査回路３から供給される。リセットトランジスタＲＳＴのゲートは行毎に共通に接続され、そこには、リセットトランジスタＲＳＴを制御する制御信号φＲＳＴが垂直走査回路３（図８を参照）から供給される。選択トランジスタＳＥＬのゲートは行毎に共通に接続され、そこには、選択トランジスタＳＥＬを制御する制御信号φＳＥＬが垂直走査回路３から供給される。
【００２２】
各画素ＰＸのフォトダイオードＰＤは、入射光の光量（被写体光）に応じて信号電荷を生成する。各画素ＰＸの転送トランジスタＴＸは、制御信号φＴＸのハイレベル期間にオンし、フォトダイオードＰＤの電荷をフローティングディフュージョンＦＤに転送する。リセットトランジスタＲＳＴは、制御信号φＲＳＴのハイレベル期間（電源電位ＶＤＤの期間）にオンし、フローティングディフュージョンＦＤをリセットする。
【００２３】
増幅トランジスタＳＦは、そのドレインが電源電位ＶＤＤに接続され、そのゲートがフローティングディフュージョンＦＤに接続され、そのソースが選択トランジスタＳＥＬのドレインに接続されている。選択トランジスタＳＥＬのソースは、垂直信号線ＶＬに接続されている。定電流源ＴＤは、垂直信号線ＶＬに対応する画素ＰＸの選択トランジスタＳＥＬがオンされたときに、当該垂直信号線ＶＬに電流を流す。
【００２４】
各画素ＰＸの増幅トランジスタＳＦは、フローティングディフュージョンＦＤの電圧値に応じて、選択トランジスタＳＥＬを介して垂直信号線ＶＬに電圧を出力する。選択トランジスタＳＥＬは、制御信号φＳＥＬのハイレベル期間にオンし、増幅トランジスタＳＦのソースを垂直信号線ＶＬに接続する。
【００２５】
なお、以下の説明において、画素Ｒ１（図１０を参照）内のフォトダイオードＰＤを「フォトダイオードＰＤ１」と呼び、画素Ｒ１内の転送トランジスタＴＸを「転送トランジスタＴＸ１」と呼び、画素Ｒ１内のフローティングディフュージョンＦＤを「フローティングディフュージョンＦＤ１」と呼び、画素Ｒ１内の増幅トランジスタＳＦを「増幅トランジスタＳＦ１」と呼ぶことがある。画素Ｒ２および画素Ｒ３についても同様である。
【００２６】
（固体撮像装置の構成の説明）
次に、本発明の固体撮像装置の構成について説明する。図１は、本発明の第１の実施形態に係わる固体撮像装置の構成を示す図である。この図１に示す固体撮像装置１は、図８に示す従来の固体撮像装置１Ａと比較して、垂直信号線ＶＬのそれぞれに重み付け加算回路１０を新たに追加した点が異なり、他の構成は、図８に示す固体撮像装置１Ａと同様である。このため、対応する構成には同一の符号を付し、重複する説明は省略する。
【００２７】
この図１に示すように、重み付け加算回路１０は、垂直信号線ＶＬの信号出力側のノードＮａ接続される回路であり、垂直信号線ＶＬから順次に出力される所定の複数の画素信号（例えば、図１０に示す画素Ｒ１，Ｒ２，Ｒ３の出力信号）を保持するとともに、この保持した画素信号に対して重み付け加算を行い、この重み付け加算された画素信号をノードＮａ上に出力する。この重み付け加算回路１０からノードＮａ上に出力される重み付け加算された画素信号は、可変ゲインアンプであるＰＧＡ１１により増幅され、このＰＧＡ１１により増幅された画素信号が、ＡＤＣ１２によりデジタル値（デジタルデータ）に変換される。
【００２８】
図２は、上記重み付け加算回路１０の構成を示す図である。
この図２に示す重み付け加算回路１０は、垂直信号線ＶＬから順次に出力される複数の画素信号（この図に示す例では、３つの画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３）のそれぞれを、スイッチＳＷ１，ＳＷ２，ＳＷ３を介してコンデンサＣ１,Ｃ２，Ｃ３に保持し、このコンデンサＣ１,Ｃ２，Ｃ３に保持された画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を重み付け加算する。すなわち、コンデンサＣ１,Ｃ２，Ｃ３に保持された電荷を加算（より正確には電荷をコンデンサＣ１,Ｃ２，Ｃ３上で再分配）することにより、ノードＮａ上に電圧信号（重み付け加算された画素信号）を生成する。この重み付け加算された画素信号は、スイッチＳＷ４を介してＰＧＡ１１に出力される。
【００２９】
ＰＧＡ１１は、差動増幅器（ＡＭ１）と、スイッチＰＧＡ＿ＡＺと、コンデンサＣ１１と、可変コンデンサＣ１２とを備える。差動増幅器ＡＭ１の正（＋）入力にはリファレンス電圧ＶＲＥＦが接続され、負（−）入力にはコンデンサＣ１１を介して画素信号入力が接続される。差動増幅器ＡＭ１の出力は、負帰還用の可変コンデンサＣ１２およびスイッチＰＧＡ＿ＡＺに接続されると共に、ＡＤＣ１２内のスイッチＳＰＬ（図１１を参照）に接続される。また、可変コンデンサＣ１２によってＰＧＡ１１のゲインを変更可能である。このＰＧＡ１１のゲインは、フィルムのＩＳＯ感度（例えば、ＩＳＯ１００，２００等）に応じて切り替えられるものである。
【００３０】
上述したように重み付け加算回路１０は、コンデンサＣ１,Ｃ２，Ｃ３と、スイッチＳＷ１，ＳＷ２，ＳＷ３とで構成される。
そして、コンデンサＣ１の一端はスイッチＳＷ１を介してノードＮａに接続され、このコンデンサＣ１の他端は回路グランドＧに接続されている。このスイッチＳＷ１は、垂直信号線ＶＬから出力される画素信号Ｓｉｇ１をコンデンサＣ１に保持するためのスイッチである。例えば、画素信号Ｓｉｇ１が垂直信号線ＶＬ（ノードＮａ）に出力されるタイミング（信号Ｓｉｇ１の出力期間）において、スイッチＳＷ１をオンにすると（スイッチＳＷ２，ＳＷ３，ＳＷ４はオフ状態）、このスイッチＳＷ１を通してコンデンサＣ１に電荷が充電され、このコンデンサＣ１に画素信号Ｓｉｇ１が保持される。
【００３１】
また、コンデンサＣ２の一端はスイッチＳＷ２を介してノードＮａに接続され、このコンデンサＣ２の他端は回路グランドＧに接続されている。このスイッチＳＷ２は、画素信号Ｓｉｇ２をコンデンサＣ２に保持するためのスイッチである。例えば、画素信号Ｓｉｇ２が垂直信号線ＶＬ（ノードＮａ）に出力されるタイミング（信号Ｓｉｇ２の出力期間）において、スイッチＳＷ２をオンにすると（スイッチＳＷ１，ＳＷ３，ＳＷ４はオフ状態）、このスイッチＳＷ２を通してコンデンサＣ２に電荷が充電され、このコンデンサＣ２に画素信号Ｓｉｇ２が保持される。
【００３２】
また、コンデンサＣ３の一端はスイッチＳＷ３を介してノードＮａに接続され、このコンデンサＣ３の他端は回路グランドＧに接続されている。このスイッチＳＷ３は、画素信号Ｓｉｇ３をコンデンサＣ３に保持するためのスイッチである。例えば、画素信号Ｓｉｇ３が垂直信号線ＶＬ（ノードＮａ）に出力されるタイミング（信号Ｓｉｇ３の出力期間）において、スイッチＳＷ３をオンにすると（スイッチＳＷ１，ＳＷ２，ＳＷ４はオフ状態）、このスイッチＳＷ３を通してコンデンサＣ３に電荷が充電され、このコンデンサＣ３に画素信号Ｓｉｇ３が保持される。
なお、図２に示す回路において、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４は接点記号で示されているが、実際にはＭＯＳトランジスタや半導体スイッチ等である。また、ＰＧＡ１１内のスイッチＰＧＡ＿ＡＺ等についても同様である。
【００３３】
また、重み付け加算回路１０の動作は、重み付け加算制御部２１により制御される。この重み付け加算制御部２１は、重み付け加算回路１０内の各スイッチＳＷ１，ＳＷ２，ＳＷ３のオン／オフを制御するとともに、ノードＮａとＰＧＡ１１の入力端子（−）との間に挿入されるスイッチＳＷ４のオン／オフ（接続／開放）（すなわち、導通状態と非導通状態との切り替え）を制御する。この重み付け加算制御部２１内には、画素信号保持部２２と、画素信号合成部２３とが設けられている。
【００３４】
画素信号保持部２２は、垂直信号線ＶＬ上に画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３が出力されるそれぞれのタイミングに合わせて、スイッチＳＷ１，ＳＷ２，ＳＷ３のオン／オフを制御することにより、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれを、当該画素信号に対応するコンデンサＣ１,Ｃ２，Ｃ３のそれぞれに保持させる。
また、画素信号合成部２３は、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれが対応するコンデンサＣ１,Ｃ２，Ｃ３に保持された後に、スイッチＳＷ１，ＳＷ２，ＳＷ３を一括してオンにすることにより、コンデンサＣ１,Ｃ２，Ｃ３に充電された電荷を加算し（より正確には電荷をコンデンサＣ１,Ｃ２，Ｃ３上で再分配し）、ノードＮａ上に重み付け加算された画素信号（電圧信号）を生成させる。また、画素信号合成部２３は、ノードＮａ上に重み付け加算された画素信号が生成された後に、スイッチＳＷ４をオンにし、この重み付け加算された画素信号をＰＧＡ１１に向けて出力する。
【００３５】
（重み付け加算回路１０の動作の説明）
上述したように、重み付け加算回路１０では、コンデンサＣ１を信号Ｓｉｇ１により充電し、コンデンサＣ２を信号Ｓｉｇ２により充電し、コンデンサＣ３を信号Ｓｉｇ３により充電した後に、スイッチＳＷ１，ＳＷ２，ＳＷ３を同時にオンし（スイッチＳＷ４はオフ）、コンデンサＣ１,Ｃ２，Ｃ３に充電された電荷によりノードＮａ上に電位を発生させることにより、信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３の重み付け加算を行う。この場合、信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３に対する重み付けの割り合いは、コンデンサＣ１、コンデンサＣ２、コンデンサＣ３の静電容量比で決まる。
【００３６】
この場合に、信号Ｓｉｇ１によりコンデンサＣ１に保持される電荷Ｑ１は、
Ｑ１＝Ｃ１×Ｓｉｇ１、となり、
信号Ｓｉｇ２によりコンデンサＣ２に保持される電荷Ｑ２は、
Ｑ２＝Ｃ２×Ｓｉｇ２、となり、
信号Ｓｉｇ３によりコンデンサＣ３に保持される電荷Ｑ３は、
Ｑ３＝Ｃ３×Ｓｉｇ３、となる。
【００３７】
従って、コンデンサＣ１，Ｃ２，Ｃ３に保持されている電荷の合計Ｑｔｏｔａｌは、
Ｑｔｏｔａｌ＝Ｃ１×Ｓｉｇ１＋Ｃ２×Ｓｉｇ２＋Ｃ３×Ｓｉｇ３、
となる。
また、コンデンサＣ１，Ｃ２，Ｃ３の合計容量Ｃｔｏｔａｌは、
Ｃｔｏｔａｌ＝Ｃ１+Ｃ２+Ｃ３、となる。
【００３８】
従って、スイッチＳＷ１，ＳＷ２，ＳＷ３を同時にオン（スイッチＳＷ４はオフ）にした場合のノードＮａの電位をＶＮａで表すと、
ＶＮａ＝Ｑｔｏｔａｌ／（Ｃ１＋Ｃ２＋Ｃ３）、となる。
【００３９】
ここで、Ｃ１：Ｃ２：Ｃ３＝ａ：ｂ：ｃ、とすると、
Ｑｔｏｔａｌ＝Ｃ１×Ｓｉｇ１＋（ｂ／ａ）×Ｃ１×Ｓｉｇ２＋（ｃ／ａ）×Ｃ１×Ｓｉｇ３、となる。
従って、ＶＮａ＝Ｑｔｏｔａｌ／Ｃｔｏｔａｌ、であるので、
ＶＮａ＝｛Ｃ１×Ｓｉｇ１＋（ｂ／ａ）×Ｃ１×Ｓｉｇ２＋（ｃ／ａ）×Ｃ１×Ｓｉｇ３｝／（Ｃ１＋Ｃ２＋Ｃ３）、
となる。
【００４０】
さらに、上記に説明したように、Ｃ１：Ｃ２：Ｃ３＝ａ：ｂ：ｃ、であるので、
ＶＮａ＝｛Ｃ１×Ｓｉｇ１＋（ｂ／ａ）×Ｃ１×Ｓｉｇ２＋（ｃ／ａ）×Ｃ１×Ｓｉｇ３｝／（Ｃ１＋（ｂ／ａ）Ｃ１＋（ｃ／ａ）Ｃ１）
＝｛Ｓｉｇ１＋（ｂ／ａ）×Ｓｉｇ２＋（ｃ／ａ）×Ｓｉｇ３｝／（１＋（ｂ／ａ）＋（ｃ／ａ））
となる。
【００４１】
そして、例えば、Ｃ１：Ｃ２：Ｃ３＝ａ：ｂ：ｃ＝１：２：１、とすると、
ＶＮａ＝（Ｓｉｇ１＋（２／１）×Ｓｉｇ２＋（１／１）×Ｓｉｇ３）／（１＋（２／１）＋（１／１））、
＝（Ｓｉｇ１＋２×Ｓｉｇ２＋Ｓｉｇ３）／４、となる。
すなわち、信号Ｓｉｇ１と、Ｓｉｇ２と、Ｓｉｇ３に対して、「１：２：１」の重み付け加算を行うことができる。
【００４２】
このように、図２に示す重み付け加算回路１０では、垂直信号線ＶＬから出力される画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を、アナログ信号のままで重み付け加算してノードＮａに電位（電圧信号）を発生させ、このノードＮａに発生した電位をＰＧＡ１１により増幅して、ＡＤＣ１２に出力する。このため、垂直信号線ＶＬから出力される画素信号に対して重み付け加算を行う際に、ＰＧＡ１１において発生するノイズや、ＡＤＣ１２における変換誤差（例えば、スイッチの切り替えノイズの影響による誤差や量子化誤差）の影響を受けることなく、アナログ信号により重み付け加算を行うことができる。
【００４３】
なお、上述した例では、重み付けを行う３つの画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３に対して、中心の画素信号Ｓｉｇ２に最も高い重み付けを与える例を示したが（通常は中心の画素信号Ｓｉｇ２に対して最も高い重み付けを与える）、とくにこれに限定されず、画素信号Ｓｉｇ１やＳｉｇ３に対して最も高い重み付けを与えるようにしてもよい。
【００４４】
また、重み付け加算を行う画素信号の数は３つに限定されず、５つの画素信号や、７つの画素信号（基本的には奇数個の画素信号）に対して重み付け加算を行うこともできる。なお、基本的には奇数個の画素信号に対して重み付け加算であるが、偶数個の画素信号に対して重み付け加算することも可能である。
また、コンデンサＣ１，Ｃ２，Ｃ３の静電容量の比を、「Ｃ１：Ｃ２：Ｃ３＝１：１：１」とすることにより、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３の平均化を行うこともできる。さらには、スイッチＳＷ１，ＳＷ２，ＳＷ３を定常的にオフのままとすることにより、固体撮像装置１を、重み付け加算なしの通常の回路（後述する図４を参照）として動作させることもできる。
【００４５】
（重み付け加算回路１０の動作タイミングについて説明）
図３は、重み付け加算回路１０の動作を説明するためのタイムチャートである。この図に示すタイムチャートにおいて、図３（Ａ）は、赤色の画素Ｒ１（図１０を参照）内の選択トランジスタＳＥＬ１と、リセットトランジスタＲＳＴ１と、転送トランジスタＴＸ１のオン／オフ状態（Ｈ状態にてオン）を示している。また、図３（Ｂ）は、赤色の画素Ｒ２（図１０を参照）内の選択トランジスタＳＥＬ２と、リセットトランジスタＲＳＴ２と、転送トランジスタＴＸ２のオン／オフ状態（Ｈ状態にてオン）を示し、図３（Ｃ）は、赤色の画素Ｒ３（図１０を参照）内の選択トランジスタＳＥＬ３と、リセットトランジスタＲＳＴ３と、転送トランジスタＴＸ３のオン／オフ状態（Ｈ状態にてオン）を示している。
【００４６】
また、図３（Ｄ）は、重み付け加算回路１０内の各スイッチＳＷ１，ＳＷ２，ＳＷ３のオン／オフ状態（Ｈ状態にてオン）と、スイッチＳＷ４のオン／オフ状態（Ｈ状態にてオン）を示している。また、図３（Ｅ）は、ＰＧＡ１１内のスイッチＰＧＡ＿ＡＺのオン／オフ状態（Ｈ状態にてオン）と、ＰＧＡ１１の出力信号ＰＧＡ＿ｏｕｔとを示している。
【００４７】
以下、図３を参照して、重み付け加算回路１０における動作の流れについて説明する。
まず、最初に、時刻Ｔ１以前においては、図３（Ａ）〜図３（Ｃ）に示すトランジスタ（ＳＥＬ，ＲＳＴ，ＴＸ）が全てオフであり、また、図３（Ｄ）に示すスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４も全てオフであるとする。また、図３（Ｅ）に示すように、ＰＧＡ１１内のスイッチＰＧＡ＿ＡＺもオフであるとする。なお、この時刻Ｔ１以前の状態においては、スイッチＳＷ４がオフのため、ＰＧＡ１１からは信号ＰＧＡ＿ｏｕｔは出力されていない。
【００４８】
そして、時刻Ｔ１から画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３に対する重み付け加算処理が開始される。また、この重み付け加算処理の開始の際に、スイッチＳＷ４をオフにするとともに、ＰＧＡ１１内のスイッチＰＧＡ＿ＡＺをオン（増幅ゲインを“０”）にし、ＰＧＡ１１における信号増幅動作を停止させておく。
【００４９】
そして、時刻Ｔ２に至ると、画素Ｒ１の画素信号Ｓｉｇ１のコンデンサＣ１への保持動作（コンデンサＣ１への充電動作）が開始される。この場合、図３（Ａ）に示すように、時刻Ｔ１において、画素Ｒ１内の選択トランジスタＳＥＬ１がオンとなり、リセットトランジスタＲＳＴ１がオフとなり、この状態が時刻Ｔ４まで継続される。
また、図３（Ｄ）に示すように、時刻Ｔ１において、画素信号保持部２２により、重み付け加算回路１０内のコンデンサＣ１に繋がるスイッチＳＷ１がオンにされ、この状態が時刻Ｔ４まで継続される。
【００５０】
そして、時刻Ｔ１と時刻Ｔ４との間の時刻Ｔ３において、図３（Ａ）に示すように、期間ｔの間、画素Ｒ１内において転送トランジスタＴＸ１がオンになる。これにより、フォトダイオードＰＤ１により検出された電荷が転送トランジスタＴＸ１を介してフローティングディフュージョンＦＤ１に転送されて電圧信号が生成され、この電圧信号を増幅トランジスタＳＦ１により増幅した信号が選択トランジスタＳＥＬ１を介して垂直信号線ＶＬに出力される。そして、この垂直信号線ＶＬから出力される信号（画素信号Ｓｉｇ１）によりスイッチＳＷ１を介してコンデンサＣ１を充電する。
【００５１】
そして、時刻Ｔ４に至り、図３（Ａ）に示すように、画素Ｒ１において、選択トランジスタＳＥＬ１がオフになり、リセットトランジスタＲＳＴ１がオンになることにより、垂直信号線ＶＬへの画素信号Ｓｉｇ１の出力が停止する。画素信号保持部２２では、時刻Ｔ４においてスイッチＳＷ１をオフにすることにより、画素信号Ｓｉｇ１のコンデンサＣ１による保持が完了する。
【００５２】
続いて、時刻Ｔ５に至ると、画素Ｒ２の画素信号Ｓｉｇ２のコンデンサＣ２への保持動作（コンデンサＣ２の充電動作）が開始される。この場合、図３（Ｂ）に示すように、時刻Ｔ５において、画素Ｒ２内の選択トランジスタＳＥＬ２がオンとなり、リセットトランジスタＲＳＴ２がオフとなり、この状態が時刻Ｔ７まで継続される。
また、図３（Ｄ）に示すように、時刻Ｔ５において、画素信号保持部２２により、重み付け加算回路１０内のコンデンサＣ２に繋がるスイッチＳＷ２がオンにされ、この状態が時刻Ｔ７まで継続される。
【００５３】
そして、時刻Ｔ５と時刻Ｔ７との間の時刻Ｔ６において、図３（Ｂ）に示すように、期間ｔの間、画素Ｒ２内の転送トランジスタＴＸ２がオンになる。これにより、画素Ｒ２内のフォトダイオードＰＤ２により検出された電荷が転送トランジスタＴＸ２を介してフローティングディフュージョンＦＤ２に転送されて電圧信号が生成され、この電圧信号を増幅トランジスタＳＦ２により増幅した信号が選択トランジスタＳＥＬ２を介して垂直信号線ＶＬに出力される。そして、この垂直信号線ＶＬから出力される信号（画素信号Ｓｉｇ２）によりスイッチＳＷ２を介してコンデンサＣ２を充電する。
【００５４】
そして、時刻Ｔ７に至り、図３（Ｂ）に示すように、画素Ｒ２において、選択トランジスタＳＥＬ２がオフになり、リセットトランジスタＲＳＴ２がオンになることにより、垂直信号線ＶＬへの画素信号Ｓｉｇ２の出力が停止する。画素信号保持部２２では、時刻Ｔ７においてスイッチＳＷ２をオフにすることにより、画素信号Ｓｉｇ２のコンデンサＣ２による保持が完了する。
【００５５】
続いて、時刻Ｔ８に至ると、画素Ｒ３の画素信号Ｓｉｇ３のコンデンサＣ３への保持動作（コンデンサＣ３の充電動作）が開始される。この場合、図３（Ｃ）に示すように、時刻Ｔ８において、画素Ｒ３内の選択トランジスタＳＥＬ３がオンとなり、リセットトランジスタＲＳＴ３がオフとなり、この状態が時刻Ｔ１０まで継続される。
また、図３（Ｄ）に示すように、時刻Ｔ８において、画素信号保持部２２により、重み付け加算回路１０内のコンデンサＣ３に繋がるスイッチＳＷ３がオンにされ、この状態が時刻Ｔ１０まで継続される。
【００５６】
そして、時刻Ｔ８と時刻Ｔ１０との間の時刻Ｔ９において、図３（Ｃ）に示すように、期間ｔの間、画素Ｒ３内において転送トランジスタＴＸ３がオンになる。これにより、画素Ｒ３内のフォトダイオードＰＤ３により検出された電荷が転送トランジスタＴＸ３を介してフローティングディフュージョンＦＤ３に転送されて電圧信号が生成され、この電圧信号を増幅トランジスタＳＦ３により増幅した信号が選択トランジスタＳＥＬ３を介して垂直信号線ＶＬに出力される。そして、この垂直信号線ＶＬから出力される信号（画素信号Ｓｉｇ３）によりスイッチＳＷ３を介してコンデンサＣ３を充電する。
【００５７】
そして、時刻Ｔ１０に至り、図３（Ｃ）に示すように、画素Ｒ３において、選択トランジスタＳＥＬ３がオフになり、リセットトランジスタＲＳＴ３がオンになることにより、垂直信号線ＶＬへの画素信号Ｓｉｇ３の出力が停止する。画素信号保持部２２では、時刻Ｔ１０においてスイッチＳＷ３をオフにすることにより、画素信号Ｓｉｇ３のコンデンサＣ３による保持が完了する。
【００５８】
そして、時刻Ｔ１０において、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれについて、コンデンサＣ１，Ｃ２，Ｃ３への保持が完了した後、時刻Ｔ１１において、図３（Ｅ）に示すように、ＰＧＡ１１内のスイッチＰＧＡ＿ＡＺをオフすることにより、この時刻Ｔ１１以降、ＰＧＡ１１における画素信号の増幅動作を開始させる。
【００５９】
そして、時刻Ｔ１２に至り、重み付け加算が開始される。すなわち、図３（Ｄ）に示すように、時刻Ｔ１２において、画素信号合成部２３によりスイッチＳＷ１，ＳＷ２，ＳＷ３を同時にオンし、この状態を時刻Ｔ１３まで継続させる。これにより、コンデンサＣ１，Ｃ２，Ｃ３に充電された電荷が加算され、この電荷により重み付け加算された電圧信号（画素信号）がノードＮａ上に生成される。
【００６０】
その後、時刻Ｔ１４において、図３（Ｄ）に示すように、画素信号合成部２３によりスイッチＳＷ４をオンにし、このスイッチＳＷ４のオン状態を時刻Ｔ１５まで継続させる。これにより、ノードＮａの生成された電圧信号（重み付け加算された画素信号）がＰＧＡ１１に向けて出力される。
このため、図３（Ｄ）に示すように、時刻Ｔ１４以降、ＰＧＡ１１から信号ＰＧＡ＿ｏｕｔ（重み付け加算した画素信号を増幅した信号）が出力される。このＰＧＡ１１から出力される信号ＰＧＡ＿ｏｕｔはＡＤＣ１２に入力され（図１１を参照）、ＡＤＣ１２内のノードＶｃｍにその信号レベルが保持されるとともに、このノードＶｃｍに保持された信号のＡ／Ｄ変換が行われる。
【００６１】
また、図４は、重み付け加算なしの場合の動作を説明するためのタイムチャートである。上述したように、重み付け加算回路１０を、重み付け加算なしの回路として動作させることもできる。この重み付け加算回路１０を、重み付け加算なしの回路として動作させる場合は、この図４に示すように、画素信号保持部２２は、コンデンサＣ１，Ｃ２，Ｃ３のそれぞれに繋がるスイッチＳＷ１，ＳＷ２，ＳＷ３を常時オフにする。
そして、時刻Ｔ１において、ＰＧＡ１１内のスイッチＰＧＡ＿ＡＺをオフにし、この時刻Ｔ１以降において、ＰＧＡ１１における画素信号の増幅動作を開始させる。そして、画素信号保持部２２は、時刻Ｔ２〜時刻Ｔ３の期間において、スイッチＳＷ４をオンし、垂直信号線ＶＬから出力される画素信号（図示せず）をＰＧＡ１１に入力させ、ＰＧＡ１１から画素信号を増幅した信号ＰＧＡ＿ｏｕｔを出力させる。
このようにして、重み付け加算回路１０を、重み付け加算なしの回路として動作させることも可能である。
【００６２】
［第２の実施形態］
上述した第１の実施形態の重み付け加算回路１０においては、信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３の重み付け加算を行うために、コンデンサＣ１,Ｃ２，Ｃ３のそれぞれの静電容量を、重み付けの割り合いに応じて異なる値に設定していた。これに対して、本発明の第２の実施形態として、同じ静電容量のコンデンサを使用して重み付け加算を行う例について説明する。
【００６３】
図５は、本発明の第２の実施形態に係わる重み付け加算回路１０Ａの構成を示す図である。図５（Ａ）に示す重み付け加算回路１０Ａは、図２に示す重み付け加算回路１０と比較して、コンデンサＣ１,Ｃ２，Ｃ２’，Ｃ３の静電容量を全て同じ値とし、スイッチＳＷ２に２つのコンデンサＣ２とＣ２’とを並列に接続した点が異なる。他の構成は、図２に示す重み付け加算回路１０と同様である。このため、対応する構成には同一の符号を付し、重複する説明は省略する。
このように、同じ静電容量である２つのコンデンサＣ２，Ｃ２’を並列に接続することにより、同じ静電容量のコンデンサＣ１,Ｃ２，Ｃ２’，Ｃ３を用いて、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３に対する重み付けの割り合いを「１：２：１」とすることができる。
また、固体撮像装置（チップ）上に異なる静電容量のコンデンサ素子を形成することなく、同じ静電容量のコンデンサ素子を形成すればよいので、固体撮像装置の製造工程を簡易にすることもできる。
【００６４】
また、図５（Ａ）示す例では、１つのスイッチＳＷ２に２つのコンデンサＣ２，Ｃ２’を並列に接続する例を示しているが、例えば、図５（Ｂ）に示すように、２つのコンデンサＣ２，Ｃ２’をそれぞれを独立にし、２つのスイッチＳＷ２，ＳＷ２’を用いて個々にノードＮａに接続するようにしてもよい。そして、重み付け加算を行う場合は、２つのスイッチＳＷ２，ＳＷ２’を同時にオン／オフする。
【００６５】
このようにしても、同じ静電容量のコンデンサＣ１,Ｃ２，Ｃ２’，Ｃ３を用いて、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３に対する重み付けの割り合いを「１：２：１」とすることができる。
なお、このような構成にすることにより、例えば、スイッチＳＷ２を常時オフに制御することにより、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３の平均化を行うことができる。また、図６（Ａ）に示すように、コンデンサＣ２’に繋がるスイッチＳＷ２’の一端を、コンデンサＣ２とスイッチＳＷ１との接続点に接続する構成とすることもできる。
【００６６】
また、スイッチＳＷ１，ＳＷ２，ＳＷ３のそれぞれに接続するコンデンサの個数は、任意に設定することが可能である。例えば、スイッチＳＷ１に１個のコンデンサを、スイッチＳＷ２に２個のコンデンサを、スイッチＳＷ３に３個のコンデンサをそれぞれ接続することにより、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３に対する重み付けの割り合いを「１：２：３」とすることができる。
【００６７】
また、各スイッチＳＷ１，ＳＷ２，ＳＷ３に複数のコンデンサを接続する場合には、各コンデンサごとにスイッチを設けるようにしてもよい。例えば、図６（Ｂ）に示すように、スイッチＳＷ２に２つのコンデンサＣ２，Ｃ２’を接続する場合に、コンデンサＣ２’に対してスイッチＳＷ２’を設け、また、スイッチＳＷ３に３つのコンデンサＣ３，Ｃ３’，Ｃ３’’を接続する場合に、コンデンサＣ３’，Ｃ３’’のそれぞれに対してスイッチＳＷ３’，ＳＷ３’’を設けるようにしてもよい。この図６（Ｂ）に示す例では、各コンデンサＣ２’，Ｃ３’，Ｃ３’’のそれぞれに設けたスイッチＳＷ２’，ＳＷ３’，ＳＷ３’’のオン／オフを制御することにより、重み付けの割り合いを適宜に変更することが可能になる。
また、スイッチＳＷ１，ＳＷ２，ＳＷ３は数は、３つに限定されず、例えば、５個や７個（基本的には奇数個）であってもよく、それぞれのスイッチに接続されるコンデンサの個数を設定することにより、所望の割り合いで重み付け加算を行うことができる。すなわち、重み付け加算回路１０Ａでは、任意の個数のコンデンサのそれぞれに対してスイッチを設けることにより、任意の数の画素信号に対して、任意の重み付けを設定することが可能になる。
【００６８】
［第３の実施形態］
上述した第１の実施形態の重み付け加算回路１０、および第２の実施形態の重み付け加算回路１０Ａにおいては、垂直信号線ＶＬとＰＧＡ１１との信号接続点であるノードＮａに重み付け加算回路を接続する例を示したが、これに限定されず、重み付け加算回路を、ＰＧＡ１１の出力側に配置することもできる。
【００６９】
図７は、本発明の第３の実施形態に係わる重み付け加算回路１０Ｂの構成を示す図である。この図７に示す重み付け加算回路１０Ｂは、図２に示す重み付け加算回路１０と同様の構成であり、この重み付け加算回路１０ＢがＰＧＡ１１の出力側のノードＮｂに接続される点だけが異なる。
すなわち、図２に示す重み付け加算回路１０では、垂直信号線ＶＬから出力される信号に対して重み付け加算を行うが、図７に示す重み付け加算回路１０Ｂでは、ＰＧＡ１１の出力信号ＰＧＡ＿ｏｕｔに対して重み付け加算を行うものである。なお、図７に示す重み付け加算回路１０Ｂの動作は、図２に示す重み付け加算回路１０と同様であり、重複する説明は省略する。
【００７０】
以上、本発明の実施形態について説明したが、ここで本発明と上記実施形態とにおける対応関係について補足して説明する。
上記実施形態において、本発明における固体撮像装置は、固体撮像装置１が対応し、本発明における受光画素は、図８および図９に示す画素ＰＸが対応する。また、本発明における合成部は、重み付け加算回路１０が対応し、本発明における増幅器はＰＧＡ１１が対応する。また、本発明における容量素子は、コンデンサＣ１,Ｃ２，Ｃ３が対応し、本発明における第１スイッチは、スイッチＳＷ１，ＳＷ２，ＳＷ３が対応し、本発明における第２スイッチは、スイッチＳＷ４が対応する。
【００７１】
また、本発明における画素信号保持手段は、画素信号保持部２２と、この画素信号保持部２２により制御されるスイッチＳＷ１，ＳＷ２，ＳＷ３と、コンデンサＣ１,Ｃ２，Ｃ３とが対応する（「画素信号保持部２２」で総称される）。
また、本発明における画素信号合成手段は、画素信号合成部２３と、この画素信号合成部２３により制御されるスイッチＳＷ１，ＳＷ２，ＳＷ３と、コンデンサＣ１,Ｃ２，Ｃ３とが対応する（「画素信号合成部２３」で総称される）。
【００７２】
（１）そして、上記実施形態において、固体撮像装置１は、行列状に配置された複数の受光画素ＰＸ中の選択行の画素信号を列ごとに出力する垂直信号線ＶＬと、垂直信号線ＶＬから出力される画素信号を所定数ごとに一旦保持するとともに、この保持した複数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３から１つの画素信号を合成して出力する重み付け加算回路１０と、重み付け加算回路１０から出力される合成された画素信号を増幅するＰＧＡ１１と、を備える。
【００７３】
このような構成の固体撮像装置１では、固体撮像装置１の垂直信号線ＶＬと、画素信号を増幅するＰＧＡ１１との間に、重み付け加算回路１０を配置する。この重み付け加算回路１０は、垂直信号線ＶＬから順次に出力される複数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を一旦保持するとともに、この保持した複数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３から１つの画素信号を合成し、この合成された画素信号をＰＧＡ１１に出力する。
これにより、固体撮像装置１の垂直信号線ＶＬから出力される複数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を重み付け加算する場合に、画素信号をＰＧＡ１１により増幅する際に発生する誤差（ノイズや応答遅れに起因する誤差）や、画素信号をＡ／Ｄ変換する際に発生する誤差（ノイズによる変換誤差や量子化誤差）を含むことなく重み付け加算を行うことができる。
【００７４】
（２）また、上記実施形態において、重み付け加算回路１０は、所定数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれに対応して設けられる容量素子であって、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれを保持するための複数のコンデンサＣ１,Ｃ２，Ｃ３と、所定数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれをコンデンサＣ１,Ｃ２，Ｃ３に保持することにより、行列状に配置された受光画素ＰＸ中の所定数の選択行の画素信号を保持する画素信号保持部２２と、複数のコンデンサＣ１,Ｃ２，Ｃ３に保持されたそれぞれの画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を１つの画素信号に合成する画素信号合成部２３と、を備える。
このような構成の固体撮像装置１では、重み付け加算回路１０を備え、この重み付け加算回路１０では、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれが垂直信号線ＶＬから出力された際に、画素信号保持部２２によりスイッチＳＷ１，ＳＷ２，ＳＷ３のオン／オフを制御し、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれを当該画素信号に対応するコンデンサＣ１,Ｃ２，Ｃ３に保持する。そして、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれがコンデンサＣ１,Ｃ２，Ｃ３に保持された後に、画素信号合成部２３によりスイッチＳＷ１，ＳＷ２，ＳＷ３を一括してオンにすることにより、複数のコンデンサＣ１,Ｃ２，Ｃ３に保持されたそれぞれの画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を１つの画素信号に合成する。
これにより、固体撮像装置１の垂直信号線ＶＬから出力される複数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を重み付け加算する場合に、コンデンサＣ１,Ｃ２，Ｃ３を用いた簡易な方法により、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を、垂直信号線ＶＬの出力点（ノードＮａ）上においてアナログ信号により重み付け加算することができる。このため、画素信号をＰＧＡ１１により増幅する際に発生する誤差や、画素信号をＡ／Ｄ変換する際に発生する誤差を含むことなく重み付け加算を行うことができる。
【００７５】
（３）また、上記実施形態において、重み付け加算回路１０は、所定数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれに対応して設けられるコンデンサＣ１,Ｃ２，Ｃ３であって、その静電容量が画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれの重み付けの割り合いに応じて設定される複数のコンデンサＣ１,Ｃ２，Ｃ３を備え、画素信号保持部２２は、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれを当該画素信号に対応するコンデンサＣ１,Ｃ２，Ｃ３を充電することにより保持し、画素信号合成部２３は、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれが当該画素信号に対応するコンデンサＣ１,Ｃ２，Ｃ３により全て保持された後に、複数のコンデンサＣ１,Ｃ２，Ｃ３に保持された電荷を当該複数のコンデンサＣ１,Ｃ２，Ｃ３上で再分配することにより複数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３の重み付け加算を行う。
これにより、コンデンサＣ１,Ｃ２，Ｃ３のそれぞれの静電容量を所望の値に設定することにより、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３に対する重み付けの割り合いを所望の値に設定することができる。
【００７６】
（４）また、上記実施形態において、重み付け加算回路１０は、静電容量が同じ値の複数のコンデンサＣ１,Ｃ２，Ｃ２’，Ｃ３を備え、画素信号保持部２２は、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３の重み付けの割り合いに応じて、それぞれの画素信号に対して複数のコンデンサＣ１,Ｃ２，Ｃ２’，Ｃ３の内から１または複数個のコンデンサを割り当て、それぞれの画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を当該画素信号に割り当てられたコンデンサを充電することにより保持し、画素信号合成部２３は、それぞれの画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３が当該画素信号に割り当てられたコンデンサにより全て保持された後に、複数のコンデンサＣ１,Ｃ２，Ｃ２’，Ｃ３に充電された電荷を当該複数のコンデンサＣ１,Ｃ２，Ｃ２’，Ｃ３上で再分配することにより複数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３の重み付け加算を行う。
【００７７】
このような構成の固体撮像装置１では、図５に示すように、複数のコンデンサＣ１,Ｃ２，Ｃ２’，Ｃ３の静電容量を同じ値とし、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３の重み付けの割り合いに応じて、それぞれの画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３に対して上記複数のコンデンサＣ１,Ｃ２，Ｃ２’，Ｃ３の内から１または複数個のコンデンサを割り当てる。そして、それぞれの画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３により当該画素信号に割り当てられた１または複数のコンデンサを充電することにより、当該画素信号を保持させる。そして、それぞれの画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のコンデンサによる保持が全て完了した後に、コンデンサＣ１,Ｃ２，Ｃ２’，Ｃ３に保持された電荷をコンデンサＣ１,Ｃ２，Ｃ２’，Ｃ３上で加算することにより画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を重み付け加算する。
これにより、同じ静電容量のコンデンサＣ１,Ｃ２，Ｃ２’，Ｃ３を用いて、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３の重み付け加算を行うことができる。
【００７８】
（５）また、上記実施形態において、上記所定数の画素信号は、同色の画素信号が３つ以上の奇数個（たとえば、３つまたは５つ）の画素信号である。
これにより、同色の３つの画素信号または５つの画素信号などの奇数個の画素信号に対して、垂直信号線ＶＬの出力点（ノードＮａ）上においてアナログ信号による重み付け加算を行うことができる。
【００７９】
（６）また、上記実施形態において、上記所定数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３に対する重み付けの割り合いは、上記コンデンサＣ１,Ｃ２，Ｃ３に順次に保持される複数の画素信号の内の真ん中の画素信号に対する重み付けが最も大きくなるように設定される。
これにより、中心となる画素信号Ｓｉｇ２の画素情報を強調するとともに、周辺の画素信号Ｓｉｇ１，Ｓｉｇ２を重み付け加算することにより、ノイズに対するダイナミックレンジを改善することができる。
【００８０】
（７）また、上記実施形態において、重み付け加算回路１０は、垂直信号線ＶＬの信号出力側のノードＮａと複数のコンデンサＣ１,Ｃ２，Ｃ３のそれぞれとを選択的に接続するスイッチＳＷ１，ＳＷ２，ＳＷ３を備え、画素信号保持部２２は、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を保持する際に、当該画素信号に対応するコンデンサとノードＮａとをスイッチＳＷ１，ＳＷ２，ＳＷ３により接続し、当該画素信号により当該画素信号に対応するコンデンサＣ１,Ｃ２，Ｃ３を充電させ、画素信号合成部２３は、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を合成する際に、複数のコンデンサＣ１,Ｃ２，Ｃ３とノードＮａとをそれぞれ接続するスイッチＳＷ１，ＳＷ２，ＳＷ３を一括してオンにすることにより、複数のコンデンサＣ１,Ｃ２，Ｃ３に充電された電荷によりノードＮａ上に重み付け加算された画素信号を生成する。
【００８１】
このような構成の固体撮像装置１では、垂直信号線ＶＬに画素信号Ｓｉｇ１が出力された際に、スイッチＳＷ１をオンにし、画素信号Ｓｉｇ１によりコンデンサＣ１を充電することにより、画素信号Ｓｉｇ１をコンデンサＣ１に保持する。また、垂直信号線ＶＬに画素信号Ｓｉｇ２が出力された際に、スイッチＳＷ２をオンにし、画素信号Ｓｉｇ２によりコンデンサＣ２を充電することにより、画素信号Ｓｉｇ２をコンデンサＣ２に保持する。また、垂直信号線ＶＬに画素信号Ｓｉｇ３が出力された際に、スイッチＳＷ３をオンにし、画素信号Ｓｉｇ３によりコンデンサＣ３を充電することにより、画素信号Ｓｉｇ３をコンデンサＣ３に保持する。そして、画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３がコンデンサＣ１,Ｃ２，Ｃ３に保持された後に、コンデンサＣ１,Ｃ２，Ｃ３とノードＮａとを接続するスイッチＳＷ１，ＳＷ２，ＳＷ３を一括してオンにすることにより、コンデンサＣ１,Ｃ２，Ｃ３に充電された電荷によりノードＮａ上に重み付け加算された画素信号を生成させる。
これにより、スイッチＳＷ１，ＳＷ２，ＳＷ３をオン／オフ制御することにより、垂直信号線ＶＬから出力される画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を、当該画素信号に対応するコンデンサＣ１,Ｃ２，Ｃ３に保持することができる。また、スイッチＳＷ１，ＳＷ２，ＳＷ３をオン／オフ制御することにより、コンデンサＣ１,Ｃ２，Ｃ３に充電された電荷を加算し、ノードＮａ上に重み付け加算された画素信号を生成させることができる。
【００８２】
（８）また、上記実施形態において、重み付け加算回路１０は、ノードＮａとＰＧＡ１１とを選択的に接続するＳＷ４を備え、画素信号保持部２２は、垂直信号線ＶＬから所定数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれが出力される際に、当該画素信号に対応するスイッチＳＷ１，ＳＷ２，ＳＷ３をオンにし、当該画素信号により当該画素信号に対応するコンデンサＣ１,Ｃ２，Ｃ３を充電し、画素信号合成部２３は、上記所定数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれによるコンデンサＣ１,Ｃ２，Ｃ３への充電が全て完了した後に、複数のコンデンサＣ１,Ｃ２，Ｃ３とノードＮａとを接続するそれぞれのスイッチＳＷ１，ＳＷ２，ＳＷ３を一括してオンにし、複数のコンデンサＣ１,Ｃ２，Ｃ３に充電された電荷によりノードＮａ上に重み付け加算された画素信号を生成させるととともに、ノードＮａ上に重み付け加算された画素信号が生成された後に、ノードＮａとＰＧＡ１１とを接続するスイッチＳＷ４をオンにすることにより当該重み付け加算された画素信号をＰＧＡ１１に向けて出力する。
【００８３】
このような構成の固体撮像装置１では、垂直信号線ＶＬから複数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３のそれぞれが出力された際に、当該画素信号に対応するスイッチをオンにし、当該画素信号により当該画素信号に対応するコンデンサを充電する。そして、複数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３によるコンデンサＣ１,Ｃ２，Ｃ３への充電が全て完了した後に、スイッチＳＷ１，ＳＷ２，ＳＷ３を一括してオンにし、コンデンサＣ１,Ｃ２，Ｃ３に充電された電荷を加算（より正確にはコンデンサＣ１,Ｃ２，Ｃ３上で電荷を再分配）してノードＮａに重み付け加算された画素信号を生成させる。そして、ノードＮａ上に重み付け加算された画素信号が生成された後に、ノードＮａとＰＧＡ１１とを接続するスイッチＳＷ４をオンにすることにより当該重み付け加算された画素信号をＰＧＡ１１に向けて出力する。
これにより、固体撮像装置１の垂直信号線ＶＬから出力される複数の画素信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を垂直信号線ＶＬの出力点（ノードＮａ）上において重み付け加算した後に、この重み付け加算された画素信号をＰＧＡ１１に向けて出力することができる。このため、重み付け加算回路１０において重み付け加算処理を行う際に、ＰＧＡ１１からの影響を受けることがなくなる。また、重み付け加算処理中にＰＧＡ１１から不要な信号が出力されることを回避できる。
【００８４】
以上、本発明の実施の形態について説明したが、本発明の固体撮像装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【符号の説明】
【００８５】
１  固体撮像装置
２  画素部
３  垂直走査回路
４  水平走査回路
１０，１０Ａ，１０Ｂ  重み付け加算回路
１１  ＰＧＡ
１２  ＡＤＣ（Ａ／Ｄ変換回路）
２０  重み付け加算制御部
２１  画素信号保持部
２２  画素信号合成部
Ｃ１，ｃ２，Ｃ３  コンデンサ
ＰＸ，Ｒ１，Ｒ２，Ｒ３  画素
Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３  画素信号
Ｎａ  ノード
【図１】
2013183291.tif 000003
【図２】
2013183291.tif 000004
【図３】
2013183291.tif 000005
【図４】
2013183291.tif 000006
【図５】
2013183291.tif 000007
【図６】
2013183291.tif 000008
【図７】
2013183291.tif 000009
【図８】
2013183291.tif 000010
【図９】
2013183291.tif 000011
【図１０】
2013183291.tif 000012
【図１１】
2013183291.tif 000013