(57)【要約】【課題】微細な構造であっても高い電気特性を有するトランジスタを歩留まりよく提供する。該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成する。【解決手段】酸化物半導体層と電気的に接続するソース電極層及びドレイン電極層を、酸化物半導体層上のゲート絶縁層及び絶縁層の開口を埋め込むように設ける。ソース電極層を設けるための開口とドレイン電極層を設けるための開口は、それぞれ別のマスクを用いた別のエッチング処理によって形成される。これにより、ソース電極層（またはドレイン電極層）と酸化物半導体層が接する領域と、ゲート電極層との距離を十分に縮小することができる。また、ソース電極層またはドレイン電極層は、開口を埋め込むように絶縁層上に導電膜を形成し、絶縁層上の導電膜を化学的機械研磨処理によって除去することで形成される。【選択図】図１
2013102134.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面上に酸化物半導体層を形成し、
前記酸化物半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層を介して前記酸化物半導体層上にゲート電極層を形成し、
前記ゲート電極層上に絶縁層を形成し、
第１のマスクを用いて、前記絶縁層及び前記ゲート絶縁層をエッチングして、前記酸化物半導体層に達する第１の開口を形成し、
第２のマスクを用いて、前記絶縁層及び前記ゲート絶縁層をエッチングして、前記ゲート電極層を挟んで前記第１の開口と逆側の領域に前記酸化物半導体層に達する第２の開口を形成し、
前記第１の開口及び前記第２の開口を埋め込むように前記絶縁層上に導電膜を形成し、
前記導電膜に研磨処理を行うことにより、前記絶縁層上に設けられた前記導電膜を除去して、前記第１の開口または前記第２の開口にソース電極層またはドレイン電極層を形成し、
前記ソース電極層または前記ドレイン電極層上に、ソース配線層またはドレイン配線層を形成する半導体装置の作製方法。
【請求項２】
請求項１において、前記導電膜の研磨処理は、化学的機械研磨処理を用いて行う半導体装置の作製方法。
【請求項３】
請求項１または２において、前記絶縁層の形成前に、前記ゲート電極層をマスクとして、前記酸化物半導体層に不純物を導入し、前記酸化物半導体層に自己整合的に第１の低抵抗領域、第２の低抵抗領域、及び前記第１の低抵抗領域と前記第２の低抵抗領域に挟まれたチャネル形成領域を形成する半導体装置の作製方法。
【請求項４】
酸化物半導体層と、
前記酸化物半導体層上に設けられたゲート絶縁層と、
前記ゲート絶縁層を介して、前記酸化物半導体層上に設けられたゲート電極層と、
前記ゲート電極層上に設けられた絶縁層と、
前記ゲート絶縁層及び前記絶縁層の第１の開口または第２の開口に埋め込まれ、前記酸化物半導体層と電気的に接続するソース電極層またはドレイン電極層と、
前記ソース電極層または前記ドレイン電極層上に接して設けられたソース配線層またはドレイン配線層と、を有し、
前記ソース電極層と前記ドレイン電極層とのチャネル長方向の距離は、前記ソース配線層と前記ドレイン配線層とのチャネル長方向の距離よりも小さい半導体装置。
【請求項５】
請求項４において、前記ソース電極層または前記ドレイン電極層は、化学的機械研磨処理によって平坦化された表面を有する半導体装置。
【請求項６】
請求項４または請求項５において、前記酸化物半導体層は、第１の低抵抗領域、第２の低抵抗領域、及び前記第１の低抵抗領域と前記第２の低抵抗領域に挟まれたチャネル形成領域を含む半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
開示する発明は、半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光表示装置、半導体回路及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような半導体電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、酸化物半導体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、トランジスタの動作の高速化、トランジスタの低消費電力化、高集積化等を達成するためにはトランジスタの微細化が必須である。
【０００７】
より高性能な半導体装置を実現するため、微細化されたトランジスタのオン特性（例えば、オン電流や電界効果移動度）を向上させて、半導体装置の高速応答、高速駆動を実現する構成およびその作製方法を提供することを目的の一とする。
【０００８】
また、トランジスタの微細化に伴って作製工程における歩留まりの低下が懸念される。
【０００９】
微細な構造であっても高い電気特性を有するトランジスタを歩留まりよく提供することを目的の一とする。
【００１０】
また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成することを目的の一とする。
【課題を解決するための手段】
【００１１】
開示する発明の一態様では、酸化物半導体層と電気的に接続するソース電極層及びドレイン電極層が、酸化物半導体層上のゲート絶縁層及びゲート電極層上の絶縁層に設けられた開口を埋め込むように設けられており、ソース電極層を設けるための開口とドレイン電極層を設けるための開口とは、それぞれ別のマスクを用いた別のエッチング処理によって形成される。これにより、ソース電極層（またはドレイン電極層）と酸化物半導体層が接する領域と、ゲート電極層との距離を十分に縮小することができる。また、ソース電極層またはドレイン電極層は、開口を埋め込むように絶縁層上に導電膜を形成し、絶縁層上の導電膜を研磨（切削、研削）して除去することで形成される。研磨（切削、研削）方法としては化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理を好適に用いることができる。より具体的には、例えば以下の作製方法とすることができる。
【００１２】
本発明の一態様は、絶縁表面上に酸化物半導体層を形成し、酸化物半導体層上にゲート絶縁層を形成し、ゲート絶縁層を介して酸化物半導体層上にゲート電極層を形成し、ゲート電極層上に絶縁層を形成し、第１のマスクを用いて、絶縁層及びゲート絶縁層をエッチングして、酸化物半導体層に達する第１の開口を形成し、第２のマスクを用いて、絶縁層及びゲート絶縁層をエッチングして、ゲート電極層を挟んで第１の開口と逆側の領域に酸化物半導体層に達する第２の開口を形成し、第１の開口及び第２の開口を埋め込むように絶縁層上に導電膜を形成し、導電膜に研磨処理を行うことにより、絶縁層上に設けられた導電膜を除去して、第１の開口または第２の開口にソース電極層またはドレイン電極層を形成し、ソース電極層またはドレイン電極層上に、ソース配線層またはドレイン配線層を形成する半導体装置の作製方法である。
【００１３】
上記の半導体装置の作製方法において、絶縁層の形成前に、ゲート電極層をマスクとして、酸化物半導体層に不純物を導入し、酸化物半導体層に自己整合的に第１の低抵抗領域、第２の低抵抗領域、及び第１の低抵抗領域と第２の低抵抗領域に挟まれたチャネル形成領域を形成するのが好ましい。
【００１４】
また、本発明の他の一態様は、酸化物半導体層と、酸化物半導体層上に設けられたゲート絶縁層と、ゲート絶縁層を介して、酸化物半導体層上に設けられたゲート電極層と、ゲート電極層上に設けられた絶縁層と、ゲート絶縁層及び絶縁層の第１の開口または第２の開口に埋め込まれ、酸化物半導体層と電気的に接続するソース電極層またはドレイン電極層と、ソース電極層またはドレイン電極層上に接して設けられたソース配線層またはドレイン配線層と、を有し、ソース電極層とドレイン電極層とのチャネル長方向（キャリアの流れる方向）の距離は、ソース配線層とドレイン配線層とのチャネル長方向の距離よりも小さい半導体装置である。
【００１５】
上記の半導体装置において、ソース電極層またはドレイン電極層は、化学的機械研磨処理によって平坦化された表面を有することが好ましい。
【００１６】
また、上記の半導体装置において、酸化物半導体層は、第１の低抵抗領域、第２の低抵抗領域、及び第１の低抵抗領域と第２の低抵抗領域に挟まれたチャネル形成領域を含むことが好ましい。
【００１７】
なお、酸化物半導体は、単結晶、多結晶（ポリクリスタルともいう）、または非晶質（アモルファスともいう）などの状態をとる。
【００１８】
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いたトランジスタは動作させた際の界面散乱を低減でき、比較的容易に、比較的高い電界効果移動度を得ることができる。
【００１９】
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めれば、該結晶性を有する酸化物半導体を用いたトランジスタは、アモルファス状態の酸化物半導体を用いたトランジスタ以上の電界効果移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が０．１５ｎｍ以下、好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【００２０】
なお、Ｒａとは、ＪＩＳ  Ｂ  ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義される。
【００２１】
【数１】
2013102134.tif 000003
【００２２】
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
【００２３】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【００２４】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００２５】
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【００２６】
本明細書等において厚さに関する「略等しい」の用語は、完全に等しい場合のみでなく、実質的に等しい場合をも含む趣旨で用いる。例えば、「略等しい」には、完全に等しい場合と比較して半導体装置の特性に与える影響が無視できる程度の差（特性に与える影響が５％以下）である場合や、意図せずに僅かに研磨された場合（研磨量が５ｎｍ未満程度の場合）などが含まれる。
【発明の効果】
【００２７】
開示する発明の一態様によって、トランジスタサイズの微細化を達成することが可能である。また、開示する発明の一態様によって、微細化されたトランジスタを歩留まりよく作製することができる。
【００２８】
また、開示する発明の一態様によって、良好な電気的特性を維持しつつ、トランジスタサイズを十分に小さくすることが可能になる。
【００２９】
トランジスタサイズを十分に小さくすることで、半導体装置の占める面積が小さくなり、一基板あたりの半導体装置の取り数が増大する。これにより、半導体装置の製造コストは抑制される。また、半導体装置が小型化されるため、同程度の大きさでさらに機能が高められた半導体装置を実現することができる。また、チャネル長の縮小による、動作の高速化、低消費電力化などの効果を得ることもできる。つまり、開示する発明の一態様により酸化物半導体を用いたトランジスタの微細化が達成されることで、上述のような、微細化に付随する様々な効果を得ることが可能である。
【図面の簡単な説明】
【００３０】
【図１】半導体装置の一態様を示す平面図及び断面図。
【図２】半導体装置の作製工程の一例を示す断面図。
【図３】半導体装置の作製工程の一例を示す断面図。
【図４】半導体装置の一形態を説明する断面図。
【図５】半導体装置の一形態を示す断面図、平面図及び回路図。
【図６】半導体装置の一形態を示す回路図及び斜視図。
【図７】半導体装置の一形態を示す断面図及び平面図。
【図８】半導体装置の一形態を示す回路図。
【図９】半導体装置の一形態を示すブロック図。
【図１０】半導体装置の一形態を示すブロック図。
【図１１】半導体装置の一形態を示すブロック図。
【図１２】半導体装置の一形態を説明する図。
【図１３】半導体装置の一形態を説明する図。
【図１４】半導体装置の一形態を説明する図。
【図１５】電子機器を示す図。
【図１６】実施例のトランジスタの電気特性評価を示す図。
【発明を実施するための形態】
【００３１】
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様の機能を有する部分には、同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００３２】
なお、本明細書等において、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
【００３３】
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一態様を図１乃至図４を用いて説明する。
【００３４】
〈半導体装置の構成例〉
図１（Ａ）乃至図１（Ｃ）に半導体装置の例として、トランジスタ４２０の平面図及び断面図を示す。図１（Ａ）は、トランジスタ４２０の平面図であり、図１（Ｂ）は、図１（Ａ）のＸ−Ｙにおける断面図であり、図１（Ｃ）は、図１（Ａ）のＶ−Ｗにおける断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ４２０の構成要素の一部（例えば、絶縁層４０７）を省略して図示している。
【００３５】
図１（Ａ）乃至図１（Ｃ）に示すトランジスタ４２０は、絶縁表面を有する基板４００上に、酸化物半導体層４０３と、酸化物半導体層４０３上に設けられたゲート絶縁層４０２と、ゲート絶縁層４０２を介して酸化物半導体層４０３上に設けられたゲート電極層４０１と、ゲート電極層４０１上に設けられた絶縁層４０７と、ゲート絶縁層４０２及び絶縁層４０７の開口を介して、酸化物半導体層４０３と電気的に接続するソース電極層４０５ａまたはドレイン電極層４０５ｂと、ソース電極層４０５ａまたはドレイン電極層４０５ｂ上に接して設けられたソース配線層４６５ａまたはドレイン配線層４６５ｂと、を含んで構成される。
【００３６】
トランジスタ４２０において、ソース電極層４０５ａ及びドレイン電極層４０５ｂは、ゲート絶縁層４０２及び絶縁層４０７に設けられた開口を埋め込むように設けられており、酸化物半導体層４０３とそれぞれ接している。これらの電極層は、ゲート絶縁層４０２及び絶縁層４０７に設けられた酸化物半導体層４０３に達する開口を埋め込むように絶縁層４０７上に導電膜を形成し、当該導電膜に研磨処理を行うことにより、絶縁層４０７上（少なくともゲート電極層４０１と重畳する領域）の導電膜を除去することで、導電膜を分断して形成されたものである。
【００３７】
また、チャネル長方向の断面図においてソース電極層４０５ａとドレイン電極層４０５ｂとのチャネル長方向の距離（図１（Ｂ）のＬ１）は、ソース配線層４６５ａとドレイン配線層４６５ｂとのチャネル長方向の距離（図１（Ｂ）のＬ２）よりも小さい。
【００３８】
本実施の形態において、酸化物半導体層４０３は、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜であることが好ましい。
【００３９】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部及び非晶質部を有する結晶−非晶質混相構造の酸化物半導体層である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【００４０】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書等において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００４１】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００４２】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００４３】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射によるトランジスタの電気特性の変動が低減することが可能である。よって、当該トランジスタは信頼性が高い。
【００４４】
また、トランジスタ４２０において、酸化物半導体層４０３は、ゲート電極層４０１と重畳するチャネル形成領域４０３ｃと、チャネル形成領域４０３ｃを挟んでチャネル形成領域４０３ｃよりも抵抗が低く、ドーパントを含む低抵抗領域４０３ａ及び低抵抗領域４０３ｂを含むのが好ましい。低抵抗領域４０３ａ及び低抵抗領域４０３ｂは、ゲート電極層４０１を形成後に、該ゲート電極層４０１をマスクとして不純物元素を導入することによって、自己整合的に形成することができる。また、当該領域は、トランジスタ４２０のソース領域またはドレイン領域として機能させることができる。低抵抗領域４０３ａ及び低抵抗領域４０３ｂを設けることによって、当該一対の低抵抗領域の間に設けられたチャネル形成領域４０３ｃに加わる電界を緩和させることができる。また、ソース電極層４０５ａ及びドレイン電極層４０５ｂがそれぞれ低抵抗領域と接する構成とすることで、酸化物半導体層４０３と、ソース電極層４０５ａ及びドレイン電極層４０５ｂと、のコンタクト抵抗を低減することができる。
【００４５】
〈半導体装置の作製方法〉
以下、図２（Ａ）乃至図３（Ｃ）を用いて、図１に示すトランジスタ４２０の作製工程の例について説明する。
【００４６】
まず、絶縁表面を有する基板４００上に、酸化物半導体層４０３を形成する。
【００４７】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理工程に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００として用いてもよい。
【００４８】
また、基板４００として、可とう性基板を用いて半導体装置を作製してもよい。可とう性を有する半導体装置を作製するには、可とう性基板上に酸化物半導体層４０３を含むトランジスタ４２０を直接作製してもよいし、他の作製基板に酸化物半導体層４０３を含むトランジスタ４２０を作製し、その後可とう性基板に剥離、転置してもよい。なお、作製基板から可とう性基板に剥離、転置するために、作製基板と酸化物半導体層を含むトランジスタ４２０との間に剥離層を設けるとよい。
【００４９】
なお、基板４００上に下地絶縁層を形成してもよい。下地絶縁層は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、酸化ガリウム、またはこれらの混合材料を含む膜から選ばれた、単層または積層構造とすることができる。但し、下地絶縁層は、酸化物絶縁膜を含む単層または積層構造として、該酸化物絶縁膜が後に形成される酸化物半導体層と接する構造とすることが好ましい。
【００５０】
また、下地絶縁層は化学量論的組成を超える酸素を含む領域（以下、酸素過剰領域とも表記する）を有すると、下地絶縁層に含まれる過剰な酸素によって、後に形成される酸化物半導体層の酸素欠損を補填することが可能であるため好ましい。下地絶縁層が積層構造の場合は、少なくとも酸化物半導体層と接する層において酸素過剰領域を有するのが好ましい。下地絶縁層に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて下地絶縁層を成膜すればよい。または、成膜後の下地絶縁層に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を注入して、酸素過剰領域を形成しても良い。酸素の注入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【００５１】
酸化物半導体層４０３は、単層構造であってもよいし、積層構造であってもよい。また、非晶質構造であってもよいし、結晶性酸化物半導体としてもよい。酸化物半導体層４０３を非晶質構造とする場合には、後の作製工程において、酸化物半導体層に熱処理を行うことによって、結晶性酸化物半導体層としてもよい。非晶質酸化物半導体層を結晶化させる熱処理の温度は、２５０℃以上７００℃以下、好ましくは、４００℃以上、より好ましくは５００℃以上、さらに好ましくは５５０℃以上とする。なお、当該熱処理は、作製工程における他の熱処理を兼ねることも可能である。
【００５２】
酸化物半導体層４０３の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体層４０３は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタリング装置を用いて成膜してもよい。
【００５３】
酸化物半導体層４０３を形成する際、できる限り酸化物半導体層４０３に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を行う場合には、スパッタリング装置の処理室内に供給する雰囲気ガスとして、水素、水、水酸基または水素化物などの不純物が除去された高純度の希ガス（代表的にはアルゴン）、酸素、及び希ガスと酸素との混合ガスを適宜用いる。
【００５４】
また、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入して成膜を行うことで、成膜された酸化物半導体層の水素濃度を低減させることができる。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等の排気能力が高いため、当該成膜室で成膜した酸化物半導体層４０３に含まれる不純物の濃度を低減できる。
【００５５】
また、酸化物半導体層４０３をスパッタリング法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上９９．９％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層を緻密な膜とすることができる。
【００５６】
なお、酸化物半導体層４０３として、ＣＡＡＣ−ＯＳ膜を成膜する場合、該ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜することができる。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状又はペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
【００５７】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【００５８】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【００５９】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
【００６０】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを低減すると好ましい。成膜ガス中の酸素割合は３０体積％以上、好ましくは１００体積％とする。
【００６１】
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
【００６２】
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
【００６３】
また、基板４００を高温に保持した状態で酸化物半導体層４０３を形成することも、酸化物半導体層４０３中に含まれうる不純物濃度を低減するのに有効である。基板４００を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。また、成膜時に基板を高温で加熱することで、結晶性酸化物半導体層を形成することができる。
【００６４】
酸化物半導体層４０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。
【００６５】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００６６】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００６７】
なお、酸化物半導体層４０３は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
【００６８】
また酸化物半導体層４０３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【００６９】
酸化物半導体層４０３としてＣＡＡＣ−ＯＳ膜を適用する場合、該ＣＡＡＣ−ＯＳ膜を得る方法としては、三つ挙げられる。一つ目は、成膜温度を２００℃以上４５０℃以下として酸化物半導体層の成膜を行い、表面に概略垂直にｃ軸配向させる方法である。二つ目は、酸化物半導体層を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行い、表面に概略垂直にｃ軸配向させる方法である。三つ目は、一層目の膜厚を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、二層目の成膜を行い、表面に概略垂直にｃ軸配向させる方法である。
【００７０】
酸化物半導体層４０３の成膜前に、酸化物半導体層４０３の成膜表面に平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨法）、ドライエッチング処理、プラズマ処理を用いることができる。
【００７１】
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、酸化物半導体層４０３の成膜表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
【００７２】
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、酸化物半導体層４０３の成膜表面の凹凸状態に合わせて適宜設定すればよい。
【００７３】
成膜後の酸化物半導体層をフォトリソグラフィ工程により加工して、島状の酸化物半導体層４０３が形成する。島状の酸化物半導体層４０３へ加工するためのレジストマスクをインクジェットで形成してもよい。レジストマスクをインクジェットで形成するとフォトマスクを使用しないため、製造コストを低減することができる。
【００７４】
また、酸化物半導体層４０３に、当該酸化物半導体層４０３に含まれる過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための熱処理を行うのが好ましい。熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。熱処理は減圧下または窒素雰囲気下などで行うことができる。
【００７５】
この熱処理によって、ｎ型不純物である水素を酸化物半導体から除去することができる。例えば、脱水化又は脱水素化処理後の酸化物半導体層１０２に含まれる水素濃度を、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下とすることができる。
【００７６】
なお、脱水化または脱水素化のための熱処理は、酸化物半導体層の成膜後であればトランジスタ４２０の作製工程においてどのタイミングで行ってもよい。但し、ゲート絶縁層４０２または絶縁層４０７として酸化アルミニウム膜を用いる場合には、当該酸化アルミニウム膜を形成する前に行うのが好ましい。また、脱水化又は脱水素化のための熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
【００７７】
なお、基板４００上に酸素を含む下地絶縁層を設ける場合、脱水化または脱水素化のための熱処理を酸化物半導体層４０３の島状への加工前に行うと、下地絶縁層に含まれる酸素が熱処理によって放出されるのを防止することができるため好ましい。
【００７８】
熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００７９】
また、熱処理で酸化物半導体層４０３を加熱した後、加熱温度を維持、またはその加熱温度から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガスまたは一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層４０３を高純度化及びｉ型（真性）化することができる。
【００８０】
また、脱水化又は脱水素化処理を行った酸化物半導体層に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよい。
【００８１】
脱水化または脱水素化処理を行った酸化物半導体層４０３に、酸素を導入して膜中に酸素を供給することによって、酸化物半導体層４０３を高純度化、及びｉ型（真性）化することができる。高純度化し、ｉ型（真性）化した酸化物半導体層４０３を有するトランジスタは、電気特性変動が抑制されており、電気的に安定である。
【００８２】
酸素の導入工程は、酸化物半導体層４０３に酸素導入する場合、酸化物半導体層４０３に直接導入してもよいし、後に形成されるゲート絶縁層４０２や絶縁層４０７などの他の膜を通過して酸化物半導体層４０３へ導入してもよい。酸素を他の膜を通過して導入する場合は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが、露出された酸化物半導体層４０３へ直接酸素を導入する場合は、上記の方法に加えてプラズマ処理なども用いることができる。
【００８３】
酸化物半導体層４０３への酸素の導入は、脱水化又は脱水素化処理を行った後であればよく、特に限定されない。また、上記脱水化または脱水素化処理を行った酸化物半導体層４０３への酸素の導入は複数回行ってもよい。
【００８４】
次いで、酸化物半導体層４０３を覆うゲート絶縁層４０２を形成する（図２（Ａ）参照）。
【００８５】
ゲート絶縁層４０２は、１ｎｍ以上２０ｎｍ以下の膜厚で、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いて形成することができる。また、ゲート絶縁層４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
【００８６】
ゲート絶縁層４０２の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコン等を用いることができる。ゲート絶縁層４０２は、酸化物半導体層４０３と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁層４０２は、膜中（バルク中）に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層４０２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とするのが好ましい。本実施の形態では、ゲート絶縁層４０２として、ＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層４０２として用いることで、酸化物半導体層４０３に酸素を供給することができ、特性を良好にすることができる。さらに、ゲート絶縁層４０２は、作製するトランジスタのサイズやゲート絶縁層４０２の段差被覆性を考慮して形成することが好ましい。
【００８７】
また、ゲート絶縁層４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層４０２は、単層構造としてもよいし、積層構造としてもよい。
【００８８】
次いで、ゲート絶縁層４０２を介して島状の酸化物半導体層４０３上にゲート電極層４０１を形成する。ゲート電極層４０１は、プラズマＣＶＤ法またはスパッタリング法等により形成することができる。また、ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、ゲート電極層４０１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層構造としてもよい。
【００８９】
また、ゲート電極層４０１の材料は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
【００９０】
また、ゲート絶縁層４０２と接するゲート電極層４０１の一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【００９１】
なお、ゲート電極層４０１は、ゲート絶縁層４０２上に設けられた導電膜（図示しない）を、マスクを用いて加工することによって形成することができる。ここで、加工に用いるマスクは、フォトリソグラフィ法などによって形成されたマスクに、スリミング処理を行って、より微細なパターンを有するマスクとするのが好ましい。
【００９２】
スリミング処理としては、例えば、ラジカル状態の酸素（酸素ラジカル）などを用いるアッシング処理を適用することができる。ただし、スリミング処理はフォトリソグラフィ法などによって形成されたマスクをより微細なパターンに加工できる処理であれば、アッシング処理に限定する必要はない。また、スリミング処理によって形成されるマスクによってトランジスタのチャネル長（Ｌ）が決定されることになるため、当該スリミング処理としては制御性の良好な処理を適用することができる。
【００９３】
スリミング処理の結果、フォトリソグラフィ法などによって形成されたマスクを、露光装置の解像限界以下、好ましくは１／２以下、より好ましくは１／３以下の線幅まで微細化することが可能である。例えば、線幅は、３０ｎｍ以上２０００ｎｍ以下、好ましくは５０ｎｍ以上３５０ｎｍ以下とすることができる。これにより、トランジスタのさらなる微細化を達成することができる。
【００９４】
次に、ゲート電極層４０１をマスクとして酸化物半導体層４０３にドーパント４３１を導入し、自己整合的に低抵抗領域４０３ａ、低抵抗領域４０３ｂ及びチャネル形成領域４０３ｃを形成する（図２（Ｂ）参照）。
【００９５】
ドーパント４３１は、酸化物半導体層４０３の導電率を変化させる不純物である。ドーパント４３１としては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、及びアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。
【００９６】
ドーパント４３１は、注入法により、他の膜（例えば絶縁層４０７）を通過して、酸化物半導体層４０３に導入することもできる。ドーパント４３１の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパント４３１の単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
【００９７】
ドーパント４３１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント４３１としてホウ素を用いて、イオン注入法でホウ素イオンの注入を行う。なお、ドーパント４３１のドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
【００９８】
低抵抗領域４０３ａ及び低抵抗領域４０３ｂにおけるドーパント４３１の濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
【００９９】
ドーパント４３１を導入する際に、基板４００を加熱しながら行ってもよい。
【０１００】
なお、酸化物半導体層４０３にドーパント４３１を導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。
【０１０１】
また、ドーパント４３１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。
【０１０２】
酸化物半導体層４０３を結晶性酸化物半導体層とした場合、ドーパント４３１の導入により、一部非晶質化する場合がある。この場合、ドーパント４３１の導入後に加熱処理を行うことによって、酸化物半導体層４０３の結晶性を回復することができる。
【０１０３】
次いで、ゲート絶縁層４０２及びゲート電極層４０１上に絶縁層４０７を形成する（図２（Ｃ）参照）。
【０１０４】
絶縁層４０７は、プラズマＣＶＤ法、スパッタリング法、または蒸着法等により成膜することができる。絶縁層４０７は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または酸化ガリウム膜などの無機絶縁膜などを用いることができる。
【０１０５】
また、絶縁層４０７として、酸化アルミニウム膜、酸化ハフニウム膜、酸化マグネシウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化バリウム膜、または金属窒化物膜（例えば、窒化アルミニウム膜）も用いることができる。
【０１０６】
絶縁層４０７は、単層でも積層でもよく、例えば酸化シリコン膜及び酸化アルミニウム膜の積層を用いることができる。酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高く、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体層４０３への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体層４０３からの放出を防止する保護膜として機能するため好ましく適用することができる。
【０１０７】
絶縁層４０７は、スパッタリング法など、絶縁層４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することが好ましい。
【０１０８】
酸化物半導体層４０３の成膜時と同様に、絶縁層４０７の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層４０７に含まれる不純物の濃度を低減できる。また、絶縁層４０７の成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
【０１０９】
本実施の形態では、絶縁層４０７として、ゲート電極層４０１に接する側から酸化アルミニウム膜と酸化シリコン膜の積層構造を用いるものとする。なお、酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ４２０に安定な電気特性を付与することができる。膜密度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ  Ｒｅｆｌｅｃｔｉｏｎ）によって測定することができる。
【０１１０】
次いで、絶縁層４０７上にマスク４４０を形成し、マスク４４０を用いて絶縁層４０７及びゲート絶縁層４０２をエッチングして、酸化物半導体層４０３（より具体的には、低抵抗領域４０３ａ）に達する開口４４２を形成する（図２（Ｄ）参照）。
【０１１１】
マスク４４０は、フォトレジストなどの材料を用い、フォトリソグラフィ法などによって形成することができる。マスク４４０形成時の露光には、波長が数ｎｍ〜数１０ｎｍと短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）を用いるのが望ましい。超紫外線による露光は、解像度が高く焦点深度も大きい。したがって、微細なパターンを有するマスク４４０を形成することができる。
【０１１２】
なお、十分に微細なパターンのマスク４４０を形成できるのであれば、インクジェット法などの他の方法を用いてマスク４４０を形成してもよい。この場合には、マスク４４０の材料として、フォトレジストなどの感光性を有する材料を用いる必要はない。
【０１１３】
マスク４４０を除去した後、開口４４２及び絶縁層４０７上にマスク４４４を形成する。マスク４４４は、マスク４４０と同様に形成することができる。そしてマスク４４４を用いて絶縁層４０７及びゲート絶縁層４０２をエッチングして、酸化物半導体層４０３（より具体的には、低抵抗領域４０３ｂ）に達する開口４４６を形成する（図２（Ｅ）参照）。これによって、ゲート絶縁層４０２及び絶縁層４０７に、ゲート電極層４０１を挟んで一対の開口が形成されることとなる。開口４４６を形成後、マスク４４４を除去する。
【０１１４】
次いで、開口４４２及び開口４４６を埋め込むように、絶縁層４０７上にソース電極層及びドレイン電極層となる導電膜４０５を形成する（図３（Ａ）参照）。
【０１１５】
導電膜４０５は、後の加熱処理に耐えられる材料を用いる。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としてもよい。また、ソース電極層、及びドレイン電極層に用いる導電膜としては、導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１１６】
次に、導電膜４０５にＣＭＰ処理を行う（図３（Ｂ）参照）。絶縁層４０７上（少なくともゲート電極層４０１と重畳する領域）に設けられた導電膜４０５を除去するように、導電膜４０５に対してＣＭＰ処理を行うことで、開口４４２または開口４４６に埋め込まれたソース電極層４０５ａ及びドレイン電極層４０５ｂを形成することができる。本実施の形態では、導電膜４０５に対して、絶縁層４０７の表面が露出する条件でＣＭＰ処理を行うことにより、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成する。なお、ＣＭＰ処理の条件によっては絶縁層４０７の表面またはゲート電極層４０１の表面も研磨される場合がある。
【０１１７】
ここで、ＣＭＰ処理とは、被加工物の表面を化学的、機械的な複合作用により平坦化する手法である。より具体的には、研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて、被加工物の表面を、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械的研磨の作用により、被加工物の表面を研磨する方法である。
【０１１８】
なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うことが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、絶縁層４０７の表面の平坦性をより向上させることができる。
【０１１９】
なお、本実施の形態では、絶縁層４０７と重畳する領域の導電膜４０５の除去にＣＭＰ処理を用いたが、他の研磨（研削、切削）処理を用いてもよい。または、ＣＭＰ処理等の研磨処理と、エッチング（ドライエッチング、ウェットエッチング）処理や、プラズマ処理などを組み合わせてもよい。例えば、ＣＭＰ処理後、ドライエッチング処理やプラズマ処理（逆スパッタリングなど）を行い、処理表面の平坦性向上を図ってもよい。研磨処理に、エッチング処理、プラズマ処理などを組み合わせて行う場合、工程順は特に限定されず、導電膜４０５の材料、膜厚、及び表面の凹凸状態に合わせて適宜設定すればよい。
【０１２０】
上述したように、ソース電極層４０５ａまたはドレイン電極層４０５ｂは、ゲート絶縁層４０２及び絶縁層４０７に設けられた開口を埋め込むように設けられる。したがって、トランジスタ４２０において、ソース電極層４０５ａと酸化物半導体層４０３が接する領域（ソース側コンタクト領域）とゲート電極層４０１との距離（図３（Ｂ）におけるＬＳＧ）は、開口４４２の端部とゲート電極層４０１端部との距離によって決定される。同様に、トランジスタ４２０において、ドレイン電極層４０５ｂと酸化物半導体層４０３が接する領域（ドレイン側コンタクト領域）とゲート電極層４０１との距離（図３（Ｂ）におけるＬＤＧ）は、開口４４６の端部とゲート電極層４０１端部との距離によって決定される。
【０１２１】
ソース電極層４０５ａを設けるための開口４４２と、ドレイン電極層４０５ｂを設けるための開口４４６を、一度のエッチング処理によって形成する場合、開口４４２と開口４４６との間のチャネル長方向の距離の最小加工寸法は、マスクの形成に用いる露光装置の解像限界に制約される。したがって、開口４４２と開口４４６との距離を十分に縮小することが難しく、結果としてソース側コンタクト領域及びドレイン側コンタクト領域と、ゲート電極層４０１との距離（ＬＳＧ及びＬＤＧ）の微細化が困難である。
【０１２２】
しかしながら、本実施の形態で示す作製方法においては、開口４４２と開口４４６を、それぞれ別のマスクを用いた別のエッチング処理によって形成するため、露光装置の解像限界に依存せず、自由に開口の位置を設定することが可能である。よって、ソース側コンタクト領域またはドレイン側コンタクト領域と、ゲート電極層４０１との距離（ＬＳＧまたはＬＤＧ）を、例えば０．０５μｍ以上０．１μｍ以下まで縮小することができる。ＬＳＧ及びＬＤＧを縮小することで、トランジスタ４２０のソースとドレイン間の抵抗を低減することができるため、トランジスタの電気的特性（例えばオン電流特性）を向上させることができる。
【０１２３】
また、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成するために絶縁層４０７上の導電膜４０５を除去する工程において、レジストマスクを用いたエッチング処理を用いないため、ソース電極層４０５ａ及びドレイン電極層４０５ｂ間のチャネル長方向の距離が微細化されている場合でも精密な加工を正確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつきの少ない微細な構造を有するトランジスタ４２０を歩留まりよく作製することができる。
【０１２４】
次いで、ソース電極層４０５ａ、ドレイン電極層４０５ｂ及び絶縁層４０７上にソース配線層またはドレイン配線層（これと同じ層で形成される配線も含む）となる導電膜を成膜し、該導電膜を加工してソース配線層４６５ａ及びドレイン配線層４６５ｂを形成する（図３（Ｃ）参照）。
【０１２５】
ソース配線層４６５ａ及びドレイン配線層４６５ｂはゲート電極層４０１と同様の材料及び作製方法を用いて形成することができる。例えば、ソース配線層４６５ａ及びドレイン配線層４６５ｂとして窒化タンタル膜と銅膜との積層、または窒化タンタル膜とタングステン膜との積層などを用いることができる。
【０１２６】
上述のように、ソース電極層４０５ａとドレイン電極層４０５ｂとのチャネル長方向の距離は、露光装置の解像限界に依存せずに微細に加工することが可能である。一方、ソース配線層４６５ａ及びドレイン配線層４６５ｂは、フォトリソグラフィ法によって形成したマスクを用いて加工されるため、その幅（チャネル長方向の距離）は、ソース電極層４０５ａとドレイン電極層４０５ｂよりも大きくなる。トランジスタ４２０の微細化のためには、ソース配線層４６５ａとドレイン配線層４６５ｂとの間隔を、露光装置の解像限界に合わせて設定することが好ましい。
【０１２７】
以上の工程によって、本実施の形態のトランジスタ４２０が形成される。
【０１２８】
トランジスタ起因の表面凹凸を低減するためにトランジスタ４２０上に平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン系樹脂等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【０１２９】
なお、トランジスタ４２０では、ソース電極層４０５ａ及びドレイン電極層４０５ｂに挟まれた領域におけるゲート絶縁層４０２と絶縁層４０７の合計の膜厚（酸化物半導体層４０３表面から絶縁層４０７の上面までの距離と言い換えることもできる）と、ソース電極層４０５ａ及びドレイン電極層４０５ｂの膜厚は、略等しい厚さであり、ソース電極層４０５ａ、ドレイン電極層４０５ｂ及び絶縁層４０７の上面が略一致する構成を示したが、本実施の形態はこれに限られない。
【０１３０】
例えば、図４（Ａ）に示すトランジスタ４２２のように、導電膜４０５の研磨処理の条件によっては、ソース電極層４０５ａまたはドレイン電極層４０５ｂの上面と、絶縁層４０７の上面と、に高低差が形成されることもある。または、図４（Ｂ）に示すトランジスタ４２３のように、導電膜４０５及び絶縁層４０７の研磨処理によって、ゲート電極層４０１の上面を露出させてもよい。また、ゲート電極層４０１も上方の一部が研磨処理によって除去されてもよい。トランジスタ４２３のようにゲート電極層４０１を露出する構造は、トランジスタ４２３上に他の配線や半導体素子を積層する集積回路において用いることができる。
【０１３１】
上述のように、開示する発明の一態様では、ソース電極層４０５ａを設けるための開口４４２とドレイン電極層４０５ｂを設けるための開口４４６は、それぞれ別のマスクを用いた別のエッチング処理によって形成する。これにより、トランジスタ４２０の十分な微細化を達成することが可能であり、ソース側コンタクト領域及びドレイン側コンタクト領域と、ゲート電極層４０１との距離を十分に縮小することができるため、トランジスタ４２０のソースとドレイン間の抵抗を低減することができる。よって、トランジスタの電気的特性（例えばオン電流特性）を向上させることができる。
【０１３２】
また、ソース電極層４０５ａ及びドレイン電極層４０５ｂの形成するために絶縁層４０７上の導電膜４０５を除去する工程において、レジストマスクを用いたエッチング処理を用いないため、ソース電極層４０５ａ及びドレイン電極層４０５ｂの間隔が微細化されている場合でも精密な加工を正確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつきの少ない微細な構造を有するトランジスタ４２０を歩留まりよく作製することができる。
【０１３３】
このように、開示する発明の一態様によって、不良を抑制しつつ、または、良好な特性を維持しつつ、微細化を達成した半導体装置を提供することができる。
【０１３４】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。
【０１３５】
図５は、半導体装置の構成の一例である。図５（Ａ）に、半導体装置の断面図を、図５（Ｂ）に半導体装置の平面図を、図５（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで、図５（Ａ）は、図５（Ｂ）のＣ１−Ｃ２、及びＤ１−Ｄ２における断面に相当する。
【０１３６】
図５（Ａ）及び図５（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有するものである。トランジスタ１６２は、実施の形態１で示すトランジスタ４２０の構造を適用する例である。
【０１３７】
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
【０１３８】
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いてもよい。また、情報を保持するために酸化物半導体を用いた実施の形態１に示すようなトランジスタに用いる他、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
【０１３９】
図５（Ａ）におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む基板１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１２０と、不純物領域１２０に接する金属間化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁膜１０８と、ゲート絶縁膜１０８上に設けられたゲート電極１１０と、を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。
【０１４０】
基板１００上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けられており、トランジスタ１６０を覆うように絶縁層１２８、及び絶縁層１３０が設けられている。なお、トランジスタ１６０において、ゲート電極１１０の側面に側壁絶縁層（サイドウォール絶縁層）を設け、不純物濃度が異なる領域を含む不純物領域１２０としてもよい。
【０１４１】
単結晶半導体基板を用いたトランジスタ１６０は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。
【０１４２】
トランジスタ１６０とトランジスタ１６２との間には絶縁膜が形成されている。図５（Ａ）では、トランジスタ１６０上に、絶縁層１２８及び絶縁層１３０が形成されている。なお、トランジスタ１６２および容量素子１６４の形成前の処理として、トランジスタ１６０上の絶縁層にＣＭＰ処理を施して、平坦化した絶縁層１２８、絶縁層１３０を形成し、同時にゲート電極１１０の上面を露出させる。
【０１４３】
絶縁層１２８、絶縁層１３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁層１２８、絶縁層１３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。
【０１４４】
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁層１２８、絶縁層１３０を形成してもよい。
【０１４５】
なお、本実施の形態において、絶縁層１２８として窒化シリコン膜、絶縁層１３０として酸化シリコン膜を用いる。
【０１４６】
絶縁層１３０表面において、酸化物半導体層１４４形成領域に、平坦化処理を行うことが好ましい。本実施の形態では、研磨処理（例えばＣＭＰ処理）により十分に平坦化した（好ましくは絶縁層１３０表面の平均面粗さを０．１５ｎｍ以下とした）絶縁層１３０上に酸化物半導体層１４４を形成する。
【０１４７】
図５（Ａ）に示すトランジスタ１６２は、酸化物半導体をチャネル形成領域に用いたトランジスタである。ここで、トランジスタ１６２に含まれる酸化物半導体層１４４は、高純度化されたものであることが望ましい。高純度化された酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ１６２を得ることができる。
【０１４８】
トランジスタ１６２は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
【０１４９】
トランジスタ１６２は作製工程において、絶縁層１３５上に設けられた導電膜を化学的機械研磨処理により除去する工程を用いて、ソース電極層及びドレイン電極層として機能する電極層１４２ａ、１４２ｂを形成する。
【０１５０】
また、電極層１４２ａ、１４２ｂに接続してソース配線層又はドレイン配線層として機能する配線層１３８ａ、１３８ｂを設ける。
【０１５１】
トランジスタ１６２は、ソース電極層又はドレイン電極層として機能する電極層１４２ａ、１４２ｂと酸化物半導体層１４４が接する領域（コンタクト領域）と、ゲート電極１４８との距離を短くすることができるため、電極層１４２ａ、１４２ｂと酸化物半導体層１４４とが接する領域（コンタクト領域）、及びゲート電極１４８間の抵抗が減少し、トランジスタ１６２のオン特性を向上させることが可能となる。
【０１５２】
電極層１４２ａ、１４２ｂの形成工程におけるゲート電極１４８上の導電膜を除去する工程において、レジストマスクを用いたエッチング工程を用いないため、精密な加工を正確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつきを少ない微細な構造を有するトランジスタを歩留まりよく作製することができる。
【０１５３】
トランジスタ１６２上には、絶縁膜１５０が単層または積層で設けられている。本実施の形態では、絶縁膜１５０として、酸化アルミニウム膜を用いる。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ１６２に安定な電気特性を付与することができる。
【０１５４】
また、酸化物半導体層１４４、ゲート絶縁膜１４６及びゲート電極１４８を覆うように保護膜となる無機絶縁膜（好ましくは酸化アルミニウム膜）を設けてもよい。
【０１５５】
また、絶縁膜１５０を介して、トランジスタ１６２の電極層１４２ａと電気的に接続する配線層１３８ａと重畳する領域には、導電層１５３が設けられており、配線層１３８ａと、絶縁膜１５０と、導電層１５３とによって、容量素子１６４が構成される。すなわち、トランジスタ１６２の電極層１４２ａは、容量素子１６４の一方の電極として機能し、導電層１５３は、容量素子１６４の他方の電極として機能する。なお、容量が不要の場合には、容量素子１６４を設けない構成とすることもできる。また、容量素子１６４は、別途、トランジスタ１６２の上方に設けてもよい。なお、図５（Ａ）において、トランジスタ１６２の酸化物半導体層１４４の低抵抗領域の一方は、絶縁層１３０から露出したトランジスタ１６０のゲート電極１１０と接して設けられている。従って、トランジスタ１６０のゲート電極１１０と、容量素子１６４の電極の一方である配線層１３８ａとは、電極層１４２ａを介して電気的に接続される。
【０１５６】
トランジスタ１６２および容量素子１６４の上には絶縁膜１５２が設けられている。そして、絶縁膜１５２上にはトランジスタ１６２と、他のトランジスタを接続するための配線１５６が設けられている。図５（Ａ）には図示しないが、配線１５６は、絶縁膜１５０、絶縁膜１５２などに形成された開口に形成された電極を介して配線層１３８ｂ及び電極層１４２ｂと電気的に接続される。ここで、該電極は、少なくともトランジスタ１６２の酸化物半導体層１４４の一部と重畳するように設けられることが好ましい。
【０１５７】
図５（Ａ）及び図５（Ｂ）において、トランジスタ１６０と、トランジスタ１６２とは、少なくとも一部が重畳するように設けられており、トランジスタ１６０のソース領域またはドレイン領域と酸化物半導体層１４４の一部が重畳するように設けられているのが好ましい。また、トランジスタ１６２及び容量素子１６４が、トランジスタ１６０の少なくとも一部と重畳するように設けられている。例えば、容量素子１６４の導電層１５３は、トランジスタ１６０のゲート電極１１０と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【０１５８】
なお、配線層１３８ｂ及び配線１５６の電気的接続は、配線層１３８ｂ及び配線１５６を直接接触させて行ってもよいし、配線層１３８ｂ及び配線１５６の間の絶縁膜に電極を設けて、該電極を介して行ってもよい。また、間に介する電極は、複数でもよい。
【０１５９】
次に、図５（Ａ）及び図５（Ｂ）に対応する回路構成の一例を図５（Ｃ）に示す。
【０１６０】
図５（Ｃ）において、第１の配線（１ｓｔ  Ｌｉｎｅ）とトランジスタ１６０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ  Ｌｉｎｅ）とトランジスタ１６０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ  Ｌｉｎｅ）とトランジスタ１６２のソース電極またはドレイン電極の一方とは、電気的に接続され、第４の配線（４ｔｈ  Ｌｉｎｅ）と、トランジスタ１６２のゲート電極とは、電気的に接続されている。そして、トランジスタ１６０のゲート電極と、トランジスタ１６２のソース電極またはドレイン電極の他方は、容量素子１６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ  Ｌｉｎｅ）と、容量素子１６４の電極の他方は電気的に接続されている。
【０１６１】
図５（Ｃ）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０１６２】
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ１６０のゲート電極、および容量素子１６４に与えられる。すなわち、トランジスタ１６０のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート電極に与えられた電荷が保持される（保持）。
【０１６３】
トランジスタ１６２のオフ電流は極めて小さいため、トランジスタ１６０のゲート電極の電荷は長時間にわたって保持される。
【０１６４】
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ１６０をｎチャネル型とすると、トランジスタ１６０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ１６０のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
【０１６５】
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態にかかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
【０１６６】
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０１６７】
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
【０１６８】
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
【０１６９】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１７０】
（実施の形態３）
本実施の形態においては、実施の形態１に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態２に示した構成と異なる構成について、図６及び図７を用いて説明を行う。
【０１７１】
図６（Ａ）は、半導体装置の回路構成の一例を示し、図６（Ｂ）は半導体装置の一例を示す概念図である。まず、図６（Ａ）に示す半導体装置について説明を行い、続けて図６（Ｂ）に示す半導体装置について、以下説明を行う。
【０１７２】
図６（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１６２のソース電極又はドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１６２のゲート電極とは電気的に接続され、トランジスタ１６２のソース電極又はドレイン電極と容量素子２５４の第１の端子とは電気的に接続されている。
【０１７３】
次に、図６（Ａ）に示す半導体装置（メモリセル２５０）に、情報の書き込みおよび保持を行う場合について説明する。
【０１７４】
まず、ワード線ＷＬの電位を、トランジスタ１６２がオン状態となる電位として、トランジスタ１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１６２がオフ状態となる電位として、トランジスタ１６２をオフ状態とすることにより、容量素子２５４の第１の端子の電位が保持される（保持）。
【０１７５】
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ１６２をオフ状態とすることで、容量素子２５４の第１の端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。
【０１７６】
次に、情報の読み出しについて説明する。トランジスタ１６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積された電荷）によって、異なる値をとる。
【０１７７】
例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態として、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０１７８】
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
【０１７９】
このように、図６（Ａ）に示す半導体装置は、トランジスタ１６２のオフ電流が極めて小さいという特徴から、容量素子２５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
【０１８０】
次に、図６（Ｂ）に示す半導体装置について、説明を行う。
【０１８１】
図６（Ｂ）に示す半導体装置は、上部に記憶回路として図６（Ａ）に示したメモリセル２５０を複数有するメモリセルアレイ２５１ａ及び２５１ｂを有し、下部に、メモリセルアレイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）を動作させるために必要な周辺回路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１と電気的に接続されている。
【０１８２】
図６（Ｂ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）の直下に設けることができるため半導体装置の小型化を図ることができる。
【０１８３】
周辺回路２５３に設けられるトランジスタは、トランジスタ１６２とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
【０１８４】
なお、図６（Ｂ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセルアレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層するメモリセルの数はこれに限定されない。３つ以上のメモリセルを積層する構成としても良い。
【０１８５】
次に、図６（Ａ）に示したメモリセル２５０の具体的な構成について図７を用いて説明を行う。
【０１８６】
図７は、メモリセル２５０の構成の一例である。図７（Ａ）に、メモリセル２５０の断面図を、図７（Ｂ）にメモリセル２５０の平面図をそれぞれ示す。ここで、図７（Ａ）は、図７（Ｂ）のＦ１−Ｆ２、及びＧ１−Ｇ２における断面に相当する。
【０１８７】
図７（Ａ）及び図７（Ｂ）に示すトランジスタ１６２は、実施の形態１で示した構成と同様の構成とすることができる。
【０１８８】
トランジスタ１６２上には、絶縁膜２５６が単層または積層で設けられている。また、絶縁膜２５６を介して、トランジスタ１６２の電極層１４２ａと電気的に接続する配線層１３８ａと重畳する領域には、導電層２６２が設けられており、電極層１４２ａと電気的に接続する配線層１３８ａと、絶縁層１３５と、絶縁膜２５６と、導電層２６２とによって、容量素子２５４が構成される。すなわち、トランジスタ１６２の電極層１４２ａは、容量素子２５４の一方の電極として機能し、導電層２６２は、容量素子２５４の他方の電極として機能する。
【０１８９】
トランジスタ１６２および容量素子２５４の上には絶縁膜２５８が設けられている。そして、絶縁膜２５８上にはメモリセル２５０と、隣接するメモリセル２５０を接続するための配線２６０が設けられている。図示しないが、配線２６０は、絶縁膜２５６及び絶縁膜２５８などに形成された開口を介してトランジスタ１６２の電極層１４２ａと電気的に接続する配線層１３８ａと電気的に接続されている。但し、開口に他の導電層を設け、該他の導電層を介して、配線２６０と電極層１４２ａと電気的に接続する配線層１３８ａとを電気的に接続してもよい。なお、配線２６０は、図６（Ａ）の回路図におけるビット線ＢＬに相当する。
【０１９０】
図７（Ａ）及び図７（Ｂ）において、トランジスタ１６２の電極層１４２ｂは、隣接するメモリセルに含まれるトランジスタのソース電極としても機能することができる。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【０１９１】
以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
【０１９２】
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
【０１９３】
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
【０１９４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１９５】
（実施の形態４）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図８乃至図１１を用いて説明する。
【０１９６】
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴がある。
【０１９７】
通常のＳＲＡＭは、図８（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高い。
【０１９８】
それに対して、ＤＲＡＭはメモリセルが図８（Ｂ）に示すようにトランジスタ８１１、保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。
【０１９９】
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ消費電力が低減することができる。
【０２００】
図９に携帯機器のブロック図を示す。図９に示す携帯機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス９０９（ＩＦ９０９）を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２０１】
図１０に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用した例を示す。図１０に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。また、メモリ回路９５０は、信号線から入力された画像データ（入力画像データ）、メモリ９５２、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示するディスプレイ９５７が接続されている。
【０２０２】
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成される（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ、表示される。
【０２０３】
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から読み出される。
【０２０４】
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ９５２に記憶されるまで継続される。
【０２０５】
このようにメモリ９５２及びメモリ９５３は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９５２及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２０６】
図１１に電子書籍のブロック図を示す。図１１はバッテリー１００１、電源回路１００２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、ディスプレイコントローラ１０１０によって構成される。
【０２０７】
ここでは、図１１のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合にはフラッシュメモリ１００４にコピーしてもよい。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２０８】
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。
【０２０９】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２１０】
（実施の形態５）
上記実施の形態で一例を示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０２１１】
図１２（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図１２（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
【０２１２】
図１２（Ｂ）（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図１２（Ｂ）（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図１２（Ｂ）（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２１３】
また図１２（Ｂ）（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装してもよい。
【０２１４】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方法などを用いることができる。図１２（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図１２（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１２（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０２１５】
また、表示装置は、表示素子が封止された状態にあるパネル（表示パネル、発光パネル）と、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【０２１６】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２１７】
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で一例を示したトランジスタを適用することができる。
【０２１８】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０２１９】
半導体装置の一形態について、図１２及び図１３を用いて説明する。図１３は、図１２（Ｂ）のＭ−Ｎにおける断面図に相当する。
【０２２０】
図１２及び図１３で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
【０２２１】
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース配線層及びドレイン配線層と同じ導電膜で形成されている。
【０２２２】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図１２及び図１３では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図１３（Ａ）では、トランジスタ４０１０、４０１１上には層間絶縁膜４０２０、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３は下地膜として機能する絶縁膜である。また、トランジスタ４０１０、４０１１と重畳する領域には遮光膜４０５０が設けられている。
【０２２３】
トランジスタ４０１０、４０１１としては、上記実施の形態で示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示したトランジスタ４２０と同様な構造を有するトランジスタを適用する例を示す。
【０２２４】
トランジスタ４０１０、４０１１は作製工程において、層間絶縁膜４０２０上に設けられた導電膜を化学的機械研磨処理することによって除去することによって、ソース電極層及びドレイン電極層を形成する。
【０２２５】
従って、ソース電極層又はドレイン電極層と酸化物半導体層とが接する領域（コンタクト領域）と、ゲート電極層との距離を短くすることができるため、ソース電極層又はドレイン電極層と酸化物半導体層とが接する領域（コンタクト領域）、及びゲート電極層間の抵抗が減少し、トランジスタ４０１０、４０１１のオン特性を向上させることが可能となる。
【０２２６】
ソース電極層及びドレイン電極層の形成工程におけるゲート電極層上の導電膜を除去する工程において、レジストマスクを用いたエッチング工程を用いないため、精密な加工を正確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつきを少ない微細な構造を有するトランジスタ４０１０、４０１１を歩留まりよく作製することができる。
【０２２７】
よって、図１２及び図１３で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができる。
【０２２８】
また、駆動回路用のトランジスタ４０１１の酸化物半導体層のチャネル形成領域と重なる位置にさらに導電層を設けてもよい。導電層を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、バイアス−熱ストレス試験（ＢＴ試験）前後におけるトランジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０２２９】
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
【０２３０】
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
【０２３１】
図１３（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図１３（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
【０２３２】
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていてもよい。
【０２３３】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０２３４】
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層４００８と、第１の電極層４０３０及び第２の電極層４０３１とが接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
【０２３５】
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
【０２３６】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。
【０２３７】
本実施の形態で用いる酸化物半導体層を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０２３８】
また、本実施の形態で用いる酸化物半導体層を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
【０２３９】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２４０】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０２４１】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０２４２】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０２４３】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２４４】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２４５】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２４６】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【０２４７】
図１３（Ｂ）に表示素子として発光素子を用いた発光装置（発光パネル）の例を示す。表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【０２４８】
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２４９】
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
【０２５０】
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２５１】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
【０２５２】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２５３】
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０２５４】
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０２５５】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものである。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０２５６】
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を、表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
【０２５７】
なお、図１２及び図１３において、第１の基板４００１、第２の基板４００６としては、ガラス基板の他、可とう性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０２５８】
層間絶縁膜４０２０は酸化物絶縁膜を用いることができ、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混合材料を用いて形成することができる。また、上記酸化物絶縁膜上に窒化物絶縁膜を積層してもよく、窒化物絶縁膜は窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム、又はこれらの混合材料を用いて形成することができる。
【０２５９】
なお、トランジスタ４０１０、４０１１を覆うように、保護膜として酸化アルミニウム膜を用いることが好ましい。保護膜はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
【０２６０】
酸化物半導体層上に保護膜として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０２６１】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体層への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体層からの放出を防止する保護膜として機能する。
【０２６２】
また、平坦化絶縁膜として機能する絶縁膜４０２１は、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
【０２６３】
絶縁膜４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷）等の方法、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等のツール（設備）を用いることができる。
【０２６４】
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
【０２６５】
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
【０２６６】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
【０２６７】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
【０２６８】
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
【０２６９】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０２７０】
以上のように上記実施の形態で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
【０２７１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２７２】
（実施の形態６）
実施の形態１で一例を示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
【０２７３】
図１４（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１４（Ａ）はフォトセンサの等価回路であり、図１４（Ｂ）はフォトセンサの一部を示す断面図である。
【０２７４】
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
【０２７５】
なお、本明細書における回路図において、酸化物半導体層を用いるトランジスタと明確に判明できるように、酸化物半導体層を用いるトランジスタの記号には「ＯＳ」と記載している。図１４（Ａ）において、トランジスタ６４０、トランジスタ６５６は上記実施の形態に示したトランジスタが適用でき、酸化物半導体層を用いるトランジスタである。本実施の形態では、実施の形態１で示したトランジスタ４２０と同様な構造を有するトランジスタを適用する例を示す。
【０２７６】
図１４（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
【０２７７】
絶縁膜６３１上に設けられたトランジスタ６４０上には層間絶縁膜６３２、絶縁膜６３３、層間絶縁膜６３４が設けられている。フォトダイオード６０２は、絶縁膜６３３上に設けられ、絶縁膜６３３上に形成した電極層６４１ａ及び電極層６４１ｂと、層間絶縁膜６３４上に設けられた電極層６４２との間に、絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
【０２７８】
なお、トランジスタ６４０と重畳する領域に遮光膜６５０が設けられている。
【０２７９】
電極層６４１ｂは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１ａを介して導電層６４５と電気的に接続している。導電層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
【０２８０】
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜６０６ｂとして高抵抗な半導体膜（Ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
【０２８１】
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
【０２８２】
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
【０２８３】
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
【０２８４】
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ  Ａｍｏｒｐｈｏｕｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
【０２８５】
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【０２８６】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの珪素を含む化合物を水素で希釈して形成することができる。また、珪素を含む化合物（例えば水素化珪素）及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの珪素を含む化合物（例えば水素化珪素）に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等の炭化物気体、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよい。
【０２８７】
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
【０２８８】
絶縁膜６３１、層間絶縁膜６３２、絶縁膜６３３としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）の方法、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等のツール（設備）を用いて形成することができる。
【０２８９】
本実施の形態では、絶縁膜６３３として酸化アルミニウム膜を用いる。絶縁膜６３３はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
【０２９０】
酸化物半導体層上に絶縁膜６３３として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０２９１】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体層への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体層からの放出を防止する保護膜として機能する。
【０２９２】
本実施の形態において、トランジスタ６４０は、作製工程において、層間絶縁膜６３２上に設けられた導電膜を化学的機械研磨処理することによって除去し導電膜を分断することによって、ソース電極層及びドレイン電極層を形成する。
【０２９３】
従って、ソース電極層又はドレイン電極層と酸化物半導体層とが接する領域（コンタクト領域）と、ゲート電極層との距離を短くすることができるため、ソース電極層又はドレイン電極層と酸化物半導体層とが接する領域（コンタクト領域）、及びゲート電極層間の抵抗が減少し、トランジスタ６４０のオン特性を向上させることが可能となる。
【０２９４】
ソース電極層及びドレイン電極層の形成工程におけるゲート電極層上の導電膜を除去する工程において、レジストマスクを用いたエッチング工程を用いないため、精密な加工を正確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつきを少ない微細な構造を有するトランジスタ６４０を歩留まりよく作製することができる。
【０２９５】
絶縁膜６３１、層間絶縁膜６３２、絶縁膜６３３としては、無機絶縁材料を用いることができ、例えば、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、又は酸化窒化アルミニウム膜などの酸化物絶縁膜、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などの窒化物絶縁膜の単層、又は積層を用いることができる。
【０２９６】
また、層間絶縁膜６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁膜が好ましい。
【０２９７】
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
【０２９８】
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
【０２９９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３００】
（実施の形態７）
本実施の形態では、本発明の一態様の電子機器について説明する。具体的には、上記実施の形態で示すトランジスタを有する表示パネル、又は発光パネルを搭載した電子機器について図１５を用いて説明する。
【０３０１】
半導体装置を適用した電子機器として、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。これらの電子機器の具体例を図１５に示す。
【０３０２】
図１５（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置７１００は、筐体７１０１に表示部７１０３が組み込まれている。表示部７１０３により、映像を表示することが可能であり、表示パネルを表示部７１０３に用いることができる。また、ここでは、スタンド７１０５により筐体７１０１を支持した構成を示している。
【０３０３】
テレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１０により行うことができる。リモコン操作機７１１０が備える操作キー７１０９により、チャンネルや音量の操作を行うことができ、表示部７１０３に表示される映像を操作することができる。また、リモコン操作機７１１０に、当該リモコン操作機７１１０から出力する情報を表示する表示部７１０７を設ける構成としてもよい。
【０３０４】
なお、テレビジョン装置７１００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３０５】
図１５（Ｂ）はコンピュータであり、本体７２０１、筐体７２０２、表示部７２０３、キーボード７２０４、外部接続ポート７２０５、ポインティングデバイス７２０６等を含む。なお、コンピュータは、表示パネルをその表示部７２０３に用いることにより作製される。
【０３０６】
図１５（Ｃ）は携帯型遊技機であり、筐体７３０１と筐体７３０２の２つの筐体で構成されており、連結部７３０３により、開閉可能に連結されている。筐体７３０１には表示部７３０４が組み込まれ、筐体７３０２には表示部７３０５が組み込まれている。また、図１５（Ｃ）に示す携帯型遊技機は、その他、スピーカ部７３０６、記録媒体挿入部７３０７、ＬＥＤランプ７３０８、入力手段（操作キー７３０９、接続端子７３１０、センサ７３１１（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン７３１２）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも表示部７３０４および表示部７３０５の両方、または一方に表示パネルを用いていればよく、その他付属設備が適宜設けられた構成とすることができる。図１５（Ｃ）に示す携帯型遊技機は、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図１５（Ｃ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０３０７】
図１５（Ｄ）は、携帯電話機の一例を示している。携帯電話機７４００は、筐体７４０１に組み込まれた表示部７４０２の他、操作ボタン７４０３、外部接続ポート７４０４、スピーカ７４０５、マイク７４０６などを備えている。なお、携帯電話機７４００は、表示パネルを表示部７４０２に用いることにより作製される。
【０３０８】
図１５（Ｄ）に示す携帯電話機７４００は、表示部７４０２を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを作成するなどの操作は、表示部７４０２を指などで触れることにより行うことができる。
【０３０９】
表示部７４０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０３１０】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部７４０２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部７４０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０３１１】
また、携帯電話機７４００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機７４００の向き（縦か横か）を判断して、表示部７４０２の画面表示を自動的に切り替えるようにすることができる。
【０３１２】
また、画面モードの切り替えは、表示部７４０２を触れること、または筐体７４０１の操作ボタン７４０３の操作により行われる。また、表示部７４０２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０３１３】
また、入力モードにおいて、表示部７４０２の光センサで検出される信号を検知し、表示部７４０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０３１４】
表示部７４０２は、イメージセンサとして機能させることもできる。例えば、表示部７４０２に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０３１５】
図１５（Ｅ）は、平板状のコンピュータの一例を示している。平板状のコンピュータ７４５０は、ヒンジ７４５４で接続された筐体７４５１Ｌと筐体７４５１Ｒを備えている。また、操作ボタン７４５３、左側スピーカ７４５５Ｌおよび右側スピーカ７４５５Ｒの他、コンピュータ７４５０の側面には図示されていない外部接続ポート７４５６を備える。なお、筐体７４５１Ｌに設けられた表示部７４５２Ｌと、筐体７４５１Ｒに設けられた表示部７４５２Ｒが互いに対峙するようにヒンジ７４５４を折り畳むと、表示部を筐体で保護することができる。
【０３１６】
表示部７４５２Ｌと表示部７４５２Ｒは、画像を表示する他、指などで触れると情報を入力できる。例えば、インストール済みのプログラムを示すアイコンを指でふれて選択し、プログラムを起動できる。または、表示された画像の二箇所に触れた指の間隔を変えて、画像を拡大または縮小できる。または、表示された画像の一箇所に触れた指を移動して画像を移動できる。また、キーボードの画像を表示して、表示された文字や記号を指で触れて選択し、情報を入力することもできる。
【０３１７】
また、コンピュータ７４５０に、ジャイロ、加速度センサ、ＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）受信機、指紋センサ、ビデオカメラを搭載することもできる。例えば、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、コンピュータ７４５０の向き（縦か横か）を判断して、表示する画面の向きを自動的に切り替えるようにすることができる。
【０３１８】
また、コンピュータ７４５０はネットワークに接続できる。コンピュータ７４５０はインターネット上の情報を表示できる他、ネットワークに接続された他の機器を遠隔から操作する端末として用いることができる。
【０３１９】
図１５（Ｆ）は、照明装置の一例を示している。照明装置７５００は、筐体７５０１に光源として本発明の一態様の発光パネル７５０３ａ、７５０３ｂ、７５０３ｃ、７５０３ｄが組み込まれている。照明装置７５００は、天井や壁等に取り付けることが可能である。
【０３２０】
また、本発明の一態様の発光パネルは、発光パネルが薄膜状であるため、曲面を有する基体に貼り付けることで、曲面を有する半導体装置とすることができる。また、その発光パネルを、曲面を有する筐体に配置することで、曲面を有する電子機器または照明装置を実現することができる。
【０３２１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【実施例】
【０３２２】
本実施例では、実施の形態１に示すトランジスタを作製し、電気特性の評価を行った。
【０３２３】
本実施例に用いたトランジスタの作製方法を以下に示す。
【０３２４】
はじめにシリコン基板をスパッタリング装置内に搬入し、アルゴン雰囲気下（流量５０ｓｃｃｍ）で、圧力０．６Ｐａ、電源電力（電源出力）２００Ｗとし３分間逆スパッタリングを行い、表面を平坦化させた。その後、大気開放せずに連続的に、下地絶縁層として膜厚３００ｎｍの酸化シリコン膜をスパッタリング法により成膜した。酸化シリコン膜の成膜条件は、酸素雰囲気下（流量５０ｓｃｃｍ）で、圧力０．４Ｐａ、電源電力（電源出力）１．５ｋＷとし、シリコン基板とターゲットとの間の距離を６０ｍｍ、基板温度１００℃とした。
【０３２５】
次に、下地絶縁層上に、酸化物半導体層としてＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］の酸化物ターゲットを用いたスパッタリング法により、膜厚２０ｎｍのＩＧＺＯ膜を形成した。成膜条件は、アルゴン及び酸素（Ａｒ：Ｏ２＝３０ｓｃｃｍ：１５ｓｃｃｍ）雰囲気下、圧力０．４Ｐａ、電源電力０．５ｋＷ、基板温度２００℃とした。
【０３２６】
成膜した酸化物半導体層へ、イオン注入法を用いて酸素イオンを注入した。酸素イオンの注入条件は加速電圧５ｋＶ、ドーズ量を５．０×１０１５ｉｏｎｓ／ｃｍ２、チルト角を７°、ツイスト角を７２°とした。
【０３２７】
その後、酸化物半導体層をＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法により、エッチングし、島状に加工した。エッチング条件は、エッチングガスとして三塩化ホウ素と塩素の混合ガスを用い（ＢＣｌ３：Ｃｌ２＝６０ｓｃｃｍ：２０ｓｃｃｍ）、電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．９Ｐａとした。
【０３２８】
次いで、島状の酸化物半導体層上に、ゲート絶縁層としてＣＶＤ法によって窒化酸化シリコン膜を膜厚２０ｎｍで成膜した。
【０３２９】
ゲート絶縁層上に、スパッタリング法により膜厚３０ｎｍの窒化タンタル膜と膜厚１３５ｎｍのタングステン膜の積層を成膜し、エッチング法によって加工してゲート電極層を形成した。窒化タンタル膜の成膜条件は、アルゴン及び窒素（Ａｒ：Ｎ２＝５０ｓｃｃｍ：１０ｓｃｃｍ）雰囲気下、圧力０．６Ｐａ、電源電力１ｋＷとした。また、タングステン膜の成膜条件は、アルゴン雰囲気下（流量１００ｓｃｃｍ）、圧力２．０Ｐａ、電源電力４ｋＷとし、基板を加熱するために、加熱したアルゴンガスを流量１０ｓｃｃｍで流した。
【０３３０】
また、窒化タンタル膜とタングステン膜のエッチング条件は、第１エッチング条件として、エッチングガスとして塩素、四フッ化メタン及び酸素の混合ガス（Ｃｌ２：ＣＦ４：Ｏ２＝４５ｓｃｃｍ：５５ｓｃｃｍ：５５ｓｃｃｍ）を用い、電源電力３ｋＷ、バイアス電力１１０Ｗ、圧力０．６７Ｐａ、基板温度４０℃としてタングステン膜をエッチングした。その後、第２エッチング条件として、エッチングガスとして塩素ガス（Ｃｌ２＝１００ｓｃｃｍ）を用い、電源電力２ｋＷ、バイアス電力５０Ｗ、基板温度−１０℃として、１５秒間エッチングした後、第３エッチング条件として、エッチングガスとして塩素ガス（Ｃｌ２＝１００ｓｃｃｍ）を用い、電源電力１ｋＷ、バイアス電力２５Ｗ、基板温度−１０℃として５０秒間エッチングして窒化タンタル膜をエッチングした。
【０３３１】
次いで、ゲート電極層をマスクとしてイオン注入法により酸化物半導体層に、リン（Ｐ）イオンを注入して、一対の低抵抗領域と、一対の低抵抗領域に挟まれたチャネル形成領域を自己整合的に形成した。リン（Ｐ）イオンの注入条件は加速電圧３０ｋＶ、ドーズ量を１．０×１０１５ｉｏｎｓ／ｃｍ２とした。
【０３３２】
次いで、酸化物半導体層及びゲート電極層上に、絶縁層として、酸化アルミニウム膜と窒化酸化シリコン膜を順に積層させた。酸化アルミニウム膜は、スパッタリング法によって成膜し、膜厚を２５ｎｍとした。酸化アルミニウム膜の成膜条件は、アルゴン及び酸素雰囲気下（Ａｒ：Ｏ２＝２５ｓｃｃｍ：２５ｓｃｃｍ）で、圧力０．４Ｐａ、電源電力（電源出力）２．５ｋＷとし、シリコン基板とターゲットとの間の距離を６０ｍｍ、基板温度２５０℃とした。その後、酸化アルミニウム膜上に、ＣＶＤ法によって窒化酸化シリコン膜を膜厚３５０ｎｍで成膜した。
【０３３３】
絶縁層上にレジストマスクを形成し、絶縁層及びゲート絶縁層をＩＣＰエッチング法によりエッチングして、低抵抗領域の一方に達する開口を形成した。開口を形成するためのエッチング条件は、エッチングガスとしてトリフルオロメタンとヘリウムの混合ガスを用い（ＣＨＦ３：Ｈｅ＝７．５ｓｃｃｍ：１４２．５ｓｃｃｍ）、電源電力４７０Ｗ、バイアス電力３００Ｗ、圧力５．５Ｐａとして第１のエッチングを行い、その後バイアス電力を１５０Ｗへ変化させて第２のエッチングを行った。
【０３３４】
レジストマスクを剥離した後、絶縁層上に別のレジストマスクを形成し、絶縁層及びゲート絶縁層をＩＣＰエッチング法によりエッチングして、低抵抗領域の他方に達する開口を形成した。開口を形成するためのエッチング条件は上述と同じ条件とした。
【０３３５】
開口にスパッタリング法により膜厚６００ｎｍのタングステン膜を形成した。タングステン膜の成膜条件は、アルゴン雰囲気下（流量８０ｓｃｃｍ）で、圧力０．８Ｐａ、電源電力１ｋＷとし、基板を加熱するために、加熱したアルゴンガスを流量１０ｓｃｃｍで流した。
【０３３６】
次いで、タングステン膜にＣＭＰ処理を行い、絶縁層上（少なくともゲート電極層と重畳する領域）に設けられたタングステン膜を除去して、開口に埋め込まれたソース電極層及びドレイン電極層を形成した。ＣＭＰ処理の条件は、ＣＭＰ研磨パッドとしてポリウレタン系研磨布を用い、スラリーはＳＳＷ２０００（Ｃａｂｏｔ社製）に過酸化水素水を４体積％添加して用い、研磨圧０．０８ＭＰａ、基板を固定している側のスピンドル回転数、及び、研磨布が固定されているテーブル回転数をともに５０ｒｐｍとした。
【０３３７】
次いで、ソース電極層、ドレイン電極層及び絶縁層上に、導電膜を成膜し、該導電膜を加工してソース配線層及びドレイン配線層を形成した。導電膜は、膜厚５０ｎｍのチタン膜と、膜厚１００ｎｍのアルミニウム膜と、膜厚５０ｎｍのチタン膜の積層構造とした。チタン膜の成膜条件は、アルゴン雰囲気下（流量２０ｓｃｃｍ）で、圧力０．１Ｐａ、電源電圧１２ｋＷとし、室温で成膜した。また、アルミニウム膜の成膜条件は、アルゴン雰囲気下（流量５０ｓｃｃｍ）で、圧力０．４Ｐａ、電源電圧１ｋＷとし、室温で成膜した。
【０３３８】
また、導電膜のエッチングにはＩＣＰエッチング法を用いた。エッチング条件は、エッチングガスとして三塩化ホウ素と塩素（ＢＣｌ３：Ｃｌ２＝６０ｓｃｃｍ：２０ｓｃｃｍ）、電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．９Ｐａとした。
【０３３９】
その後、ポリイミド膜を１．５μｍの膜厚で塗布法によって成膜し、大気雰囲気下、３００℃で１時間の熱処理を行った。
【０３４０】
以上によって、本実施例のトランジスタを作製した。
【０３４１】
なお、本実施例のトランジスタは、チャネル長（Ｌ）を０．２５μｍ、チャネル幅（Ｗ）を１０μｍ、ソース側コンタクト領域及びドレイン側コンタクト領域と、ゲート電極層との距離を０．０５μｍとした。
【０３４２】
図１６に、本実施例で作製したトランジスタの電気特性を測定した結果を示す。図１６に示す電気特性は、ドレイン電圧（Ｖｄ）を１Ｖまたは０．１Ｖとし、ゲート電圧（Ｖｇ）を−４Ｖから４Ｖまでとした際の、ドレイン電流（Ｉｄ：［Ａ］）及び電界効果移動度（μＦＥ：［ｃｍ２／Ｖｓ］の値を測定した結果である。なお、ドレイン電圧（Ｖｄ）とは、ソースを基準としたドレインとソースとの電位差である。
【０３４３】
図１６に示すように本実施例のトランジスタは、スイッチング素子としての電気特性を示した。また、本実施例のトランジスタにおけるドレイン電圧（Ｖｄ）が１Ｖの場合の電気特性の中央値（ｎ数＝１２）は、しきい値電圧が−１．２Ｖ、Ｓ値（サブスレッショルド値）が９３．０ｍＶ／ｄｅｃ、電界効果移動度が７．２ｃｍ２／Ｖｓであり、ドレイン電圧（Ｖｄ）が１Ｖでゲート電圧（Ｖｇ）が２．７Ｖにおいて１２６．８μＡというオン電流値が得られた。
【０３４４】
以上より、本実施例のトランジスタは微細な構造であっても高い電気的特性を付与されたトランジスタであることが示された。
【符号の説明】
【０３４５】
４００    基板
４０１    ゲート電極層
４０２    ゲート絶縁層
４０３    酸化物半導体層
４０３ａ    低抵抗領域
４０３ｂ    低抵抗領域
４０３ｃ    チャネル形成領域
４０５    導電膜
４０５ａ    ソース電極層
４０５ｂ    ドレイン電極層
４０７    絶縁層
４２０    トランジスタ
４２２    トランジスタ
４２３    トランジスタ
４３１    ドーパント
４４０    マスク
４４２    開口
４４４    マスク
４４６    開口
４６５ａ    ソース配線層
４６５ｂ    ドレイン配線層
【図１】
2013102134.tif 000004
【図２】
2013102134.tif 000005
【図３】
2013102134.tif 000006
【図４】
2013102134.tif 000007
【図５】
2013102134.tif 000008
【図６】
2013102134.tif 000009
【図７】
2013102134.tif 000010
【図８】
2013102134.tif 000011
【図９】
2013102134.tif 000012
【図１０】
2013102134.tif 000013
【図１１】
2013102134.tif 000014
【図１２】
2013102134.tif 000015
【図１３】
2013102134.tif 000016
【図１４】
2013102134.tif 000017
【図１５】
2013102134.tif 000018
【図１６】
2013102134.tif 000019