(57)【要約】【課題】ＥＢＧ構造体が大型化せずとも、不要放射や表面伝播の抑制効果をより高める。【解決手段】第一基板３の一方の面３ａにグランド層４を形成し、第二基板１０の一方の面１０ａにシード層２７を形成した後、第一レジスト２８をパターニングし、電解メッキにより第一レジスト２８の開口２９内に導体層２２を成長させ、第一レジスト２８の除去後に厚い第二レジスト３０をパターニングし、電解メッキを行うことで第二レジスト３０の開口３１内に柱状導体２４を成長させ、第二レジスト３０の除去後にシード層２７をエッチングによりパターニングし、第二基板１０の一方の面１０ａに誘電体層１７を形成し、誘電体層１７の表面を研削することで柱状導体２４の上面を露出させ、半田バンプ５により柱状導体２４の上面とグランド層４を接合する。【選択図】図１
2013030952.tif 000002
【特許請求の範囲】
【請求項１】
第一基板の一方の面にグランド層を形成し、
第二基板の一方の面に導体エレメントと、前記導体エレメントに接続された柱状導体と、前記導体エレメント及び前記柱状導体の周側面を覆う誘電体層を形成し、
前記第一基板の前記グランド層と、前記第二基板の前記柱状導体と、を、半田バンプを介して接合することを特徴とするエレクトロマグネティック・バンド・ギャップ構造体の製造方法。
【請求項２】
前記導体エレメントは、前記第二基板の一方の面に、二次元配列するように複数形成することを特徴とする請求項１に記載のエレクトロマグネティック・バンド・ギャップ構造体の製造方法。
【請求項３】
前記第一基板の一方の面に前記グランド層を形成した後、
前記第二基板の一方の面にシード層を形成し、前記シード層上に第一レジストをパターニングすることで、二次元配列された複数の第一開口を前記第一レジストに開け、  前記シード層を電極として電解メッキを行うことで前記第一開口内であって前記シード層上に導体層を前記シード層よりも厚く成長させて、前記導体エレントを形成し、
前記第一レジストの除去後、前記シード層及び前記導体層上に前記導体層よりも厚い第二レジストをパターニングすることで、二次元配列された複数の第二開口を前記第二レジストに開けて前記第二開口を前記導体層の中心に重ね、
前記シード層及び前記導体層を電極として電解メッキを行うことで前記第二開口内であって前記導体層上に柱状導体を前記導体層よりも厚く成長させて、前記柱状導体を形成し、
前記第二レジストの除去後、前記シード層のうち前記導体層及び前記柱状導体に重なってない部分をエッチングにより除去し、
前記第二基板の前記一方の面に誘電体層を形成することで前記柱状導体及び前記導体層を前記誘電体層に埋め込み、
前記誘電体層の表面を研削することで前記柱状導体の上面を露出させることを特徴とする請求項１または２に記載のエレクトロマグネティック・バンド・ギャップ構造体の製造方法。
【請求項４】
一方の面にグランド層が設けられた第一基板と、
第二基板と、前記第二基板の一方の面に設けられた導体エレメントと、前記導体エレメントに接続された柱状導体と、前記導体エレメント及び前記柱状導体の周側面を覆う誘電体層と、を有するチップと、
を備え、
前記グランド層と、前記柱状導体と、が半田バンプ介して接合されていることを特徴とするエレクトロマグネティック・バンド・ギャップ構造体。
【請求項５】
前記第二基板が、半導体基層と、その半導体基層の前記第一基板側に積層された回路層と、前記回路層に設けられた複数の可変インダクタンスと、を有し、
前記導体エレメントが前記可変インダクタンスに接続されていることを特徴とする請求項４に記載のエレクトロマグネティック・バンド・ギャップ構造体。
【請求項６】
前記第二基板が、半導体基層と、その半導体基層の前記第一基板側に積層された回路層と、前記回路層に設けられた複数の可変キャパシタと、を有し、
前記導体エレメントが前記可変キャパシタに接続されていることを特徴とする請求項４に記載のエレクトロマグネティック・バンド・ギャップ構造体。
【請求項７】
前記第二基板が、半導体基層と、その半導体基層の前記第一基板側に積層された回路層と、前記回路層に設けられた複数の可変インダクタンスと、を有し、
前記可変インダクタンスが隣り合う前記導体エレメントの間に接続されていることを特徴とする請求項４に記載のエレクトロマグネティック・バンド・ギャップ構造体。
【請求項８】
前記第二基板が、半導体基層と、その半導体基層の前記第一基板側に積層された回路層と、前記回路層に設けられた複数の可変キャパシタと、を有し、
前記可変キャパシタが隣り合う前記導体エレメントの間に接続されていることを特徴とする請求項４に記載のエレクトロマグネティック・バンド・ギャップ構造体。
【請求項９】
前記第二基板の前記第一基板に対向した面に形成された誘電体層を更に備え、
前記導体エレメントが前記誘電体層によって覆われ、前記柱状導体が前記誘電体層を貫通するように前記誘電体層に埋設されていることを特徴とする請求項４から８の何れか一項に記載のエレクトロマグネティック・バンド・ギャップ構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロマグネティック・バンド・ギャップ（Electromagnetic Band Gap）構造体及びその製造方法に関する。
【背景技術】
【０００２】
エレクトロマグネティック・バンド・ギャップ（ＥＢＧ）構造体は、複数のトップ電極を所定間隔で二次元的に配列し、それらのトップ電極をビアによってグランド電極に接続したものである（例えば、特許文献１〜３参照）。隣り合うトップ電極の間隔にキャパシタが形成され、トップ電極からビア、グランド電極及び隣のビアを経由して隣のトップ電極までの経路にインダクタが形成され、そのキャパシタ及びインダクタがＬＣ並列共振回路を構成する。つまり、キャパシタンス成分Ｃとインダクタンス成分Ｌからなるユニットが隣接することにより、ＬＣ並列共振回路が形成される。複数のトップ電極が二次元配列されているから、ＬＣ並列共振回路も二次元配列されていると考えられる。ＬＣ並列共振回路の配列構造は共振周波数において高インピーダンス特性を有し、バンドギャップがＥＢＧ構造体に形成される。バンドギャップによって電磁波の不要放射や表面伝播を抑制することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２１８９６６号公報
【特許文献２】特開２００９−２１８９６８号公報
【特許文献３】特開２００９−２１８９７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
不要放射や表面伝播の抑制効果をより高めるためには、トップ電極及びビアの数をできる限り多くする必要がある。トップ電極及びビアの数が増えると、ＥＢＧ構造体が大型化してしまうという問題がある。
そこで、本発明が解決しようとする課題は、ＥＢＧ構造体が大型化せずとも、不要放射や表面伝播の抑制効果をより高めることである。また、プリント配線基板の一方の面に複数のアンテナが実装されている構造において、アンテナ間の相互干渉を減らすことである。
【課題を解決するための手段】
【０００５】
以上の課題を解決するための本発明に係るエレクトロマグネティック・バンド・ギャップ構造体の製造方法は、
第一基板の一方の面にグランド層を形成し、
第二基板の一方の面に導体エレメントと、前記導体エレメントに接続された柱状導体と、前記導体エレメント及び前記柱状導体の周側面を覆う誘電体層を形成し、
前記第一基板の前記グランド層と、前記第二基板の前記柱状導体と、を、半田バンプを介して接合する方法である。
【０００６】
本発明に係るエレクトロマグネティック・バンド・ギャップ構造体は、
一方の面にグランド層が設けられた第一基板と、
第二基板と、前記第二基板の一方の面に設けられた導体エレメントと、前記導体エレメントに接続された柱状導体と、前記導体エレメント及び前記柱状導体の周側面を覆う誘電体層と、を有するチップと、
を備え、
前記グランド層と、前記柱状導体と、が半田バンプ介して接合されている。
【発明の効果】
【０００７】
本発明によれば、導体層や導体エレメントを微細化することができる。単位面積あたりの導体層や導体エレメントの数が増やすことができ、ＥＢＧ構造体が大型化せずとも、不要放射及び表面伝播の抑制効果をより高めることができる。また、プリント配線基板に複数のアンテナが実装されている構造において、ＥＢＧ構造体をアンテナの間に配置することで、アンテナ間の相互干渉を減らすことができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係るＥＢＧ構造体の斜視図。
【図２】同実施の形態に係るチップの断面図。
【図３】同実施の形態に係るＥＢＧ構造体の断面図。
【図４】同実施の形態に係るＥＢＧ構造体の概略斜視図。
【図５】同実施の形態に係る単位構造の概略斜視図。
【図６】同実施の形態に係る単位構造の等価回路図。
【図７】同実施の形態に係るＥＢＧ構造体の簡易モデル図。
【図８】同実施の形態に係るＥＢＧ構造体を有したアンテナ装置の斜視図。
【図９】同実施の形態に係るＥＢＧ構造体を有したアンテナ装置の斜視図。
【図１０】同実施の形態に係るＥＢＧ構造体の使用例を示した斜視図。
【図１１】同実施の形態に係るＥＢＧ構造体の使用例を示した斜視図。
【図１２】同実施の形態に係るＥＢＧ構造体の製造方法の一工程における断面図。
【図１３】図１２の工程の後の工程における断面図。
【図１４】図１３の工程の後の工程における断面図。
【図１５】図１４の工程の後の工程における断面図。
【図１６】図１５の工程の後の工程における断面図。
【図１７】図１６の工程の後の工程における断面図。
【図１８】図１７の工程の後の工程における断面図。
【図１９】図１８の工程の後の工程における断面図。
【図２０】図１９の工程の後の工程における断面図。
【図２１】図２０の工程の後の工程における断面図。
【図２２】図２１の工程の後の工程における断面図。
【図２３】図２２の工程の後の工程における断面図。
【図２４】本発明の第２実施形態に係るＥＢＧ構造体の断面図。
【図２５】同実施の形態に係る単位構造の概略斜視図。
【図２６】同実施の形態に係る単位構造の等価回路図。
【図２７】本発明の第３実施形態に係るＥＢＧ構造体の断面図。
【図２８】同実施の形態に係る２つの単位構造の概略斜視図。
【図２９】同実施の形態に係る単位構造の等価回路図。
【図３０】同実施の形態に係る２つの単位構造の概略斜視図。
【図３１】本発明に係るＥＢＧ構造体を使用した電子機器の斜視図。
【図３２】前記電子機器に用いる半導体チップの概略斜視図。
【発明を実施するための形態】
【０００９】
以下に、本発明を実施するための形態について、図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１０】
〔第１実施形態〕
図１は、ＥＢＧ構造体１の斜視図である。ＥＢＧ構造体１は、チップ２、第一基板３、グランド層４及び複数の半田バンプ５（図２、図３等に図示）等を備える。ＥＢＧ構造体１は、ＢＧＡ（Ball Grid Array）方式によりチップ２を第一基板３に表面実装したものである。
【００１１】
第一基板３はプリント配線基板、絶縁基板、ガラス基板、樹脂基板、セラミック基板その他の基板である。
【００１２】
第一基板３の一方の面３ａの上には、グランド層４が形成されている。平面視した場合、グランド層４がチップ２よりも面積が大きく、チップ２がグランド層４の縁の内側に配置されている。グランド層４は導体からなる。
【００１３】
チップ２は、チップサイズにパッケージしたものであって、いわゆるＣＳＰ（Chip Size Package）である。特に、チップ２は、個片化する前のマザー基板の表面を樹脂によって封止した後に、それをチップサイズに個片化したものである。つまり、チップ２は、ＣＳＰの中でも特にＷＬＰ（Wafer Level Package）である。
【００１４】
図２は、実装する前のチップ２の一部を示した断面図である。図２を用いた説明では、チップ２の上下の向きについては、第一基板３に向いた側を上側とし、その反対側を下側とする。
【００１５】
チップ２は、第二基板１０、パッシベーション膜１３、絶縁膜１５、誘電体層１７、複数の導体エレメント２０及び複数の柱状導体２４を備える。
【００１６】
第二基板１０は、絶縁基板、半導体基板、シリコン基板、ガラス基板、樹脂基板、セラミック基板その他の基板である。第二基板１０は金属製ではなく、絶縁性である。
【００１７】
パッシベーション膜１３が第二基板１０の一方の面１０ａ上に成膜され、第二基板１０の一方の面１０ａがパッシベーション膜１３によって被覆されている。パッシベーション膜１３は、酸化シリコン又は窒化シリコンを含有する。
絶縁膜１５がパッシベーション膜１３の上全体に成膜され、パッシベーション膜１３が絶縁膜１５によって被覆されている。絶縁膜１５は、エポキシ系樹脂、ポリイミド系樹脂その他の樹脂を含有する。例えば、絶縁膜１５には、ポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）、エポキシ系、フェノール系、シリコン系等のプラスチック材料又はこれらの複合材料等を用いることができる。なお、パッシベーション膜１３と絶縁膜１５のうち片方又は両方を省略してもよい。
【００１８】
導体エレメント２０が、第二基板１０の一方の面１０ａとの間に絶縁膜１５及びパッシベーション膜１３を介して、一方の面１０ａ上に形成されている。導体エレメント２０は、導体下地（シード層）２１と導体層２２の積層体である。導体下地２１及び導体層２２は銅、チタンその他の金属からなる。なお、導体エレメント２０は導体の単層であってもよいし、更に多くの導体層を積層したものでもよい。
【００１９】
導体エレメント２０をその上から平面視して、導体エレメント２０が凸多角形（例えば、凸三角形、凸正四角形、凸六角形、凸五角形、凸八角形）に形作られている。具体的には、導体エレメント２０は、平面視して、正三角形、正四角形、正六角形、正八角形その他の正多角形に形作られている。
【００２０】
導体エレメント２０は、第二基板１０の一方の面１０ａに沿って規則正しく周期的に配列されている（図１参照）。つまり、導体エレメント２０は、等間隔で規則的に配列されている。例えば、導体エレメント２０が正方形に形作られている場合、導体エレメント２０が格子状に配列され、導体エレメント２０が正六角形である場合、導体エレメント２０が亀甲模様状（ハニカム状）に配列されている。これら導体エレメント２０の配列が導体エレメントアレイである。なお、隣り合う２つの導体エレメント２０の間隔とは、隣り合う２つの導体エレメント２０の中心間の距離をいう。
【００２１】
導体エレメント２０の上に柱状導体２４が形成され、柱状導体２４と導体エレメント２０が接続されている。柱状導体２４は導体エレメント２０の中心で導体エレメント２０に対して起立している。柱状導体２４は銅その他の金属からなる。
【００２２】
誘電体層１７が絶縁膜１５の上（絶縁膜１５が無い場合にはパッシベーション膜１３の上、パッシベーション膜１３及び絶縁膜１５が無い場合には第二基板１０の上）に形成され、導体エレメント２０が誘電体層１７によって覆われている。柱状導体２４が誘電体層１７を貫通するように誘電体層１７に埋設されている。柱状導体２４の上面が誘電体層１７によって覆われていないが、柱状導体２４の周側面が誘電体層１７によって覆われて保護されている。誘電体層１７の表面が、柱状導体２４の上面と面一に設けられているか、又は、柱状導体２４の上面よりも僅かに高い位置にある。なお、誘電体層１７は、封止層でもある。
【００２３】
誘電体層１７は、誘電体であって絶縁体である。誘電体層１７は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂を含有し、好ましくは、絶縁性樹脂（エポキシ系樹脂、ポリイミド系樹脂等）にフィラー（例えば、ガラスフィラー）を配合した繊維強化樹脂からなる。
【００２４】
チップ２の実装前では、半田バンプ５が柱状導体２４の上面上に形成されている。
【００２５】
図３は、チップ２の実装後のＥＢＧ構造体１の一部を示した断面図である。図４は、ＥＢＧ構造体１を概略的に示した斜視図である。図１、図３、図４に示すように、チップ２が第一基板３に表面実装されて、第一基板３と第二基板１０が互いに対向している。
【００２６】
チップ２のおもて面・裏面のうち誘電体層１７の表面がグランド層４に対向し、半田バンプ５がグランド層４と柱状導体２４との間に挟まれ、グランド層４が共通電極として半田バンプ５に接続されている。導体エレメント２０がグランド層４から離間している。このように、図３に示すＥＢＧ構造体は、誘電体層１７の上面側に導体エレメント２０が周期的に二次元配置されている。導体エレメント２０と、誘電体層１７の下側のグランド層４と、を柱状導体２４と半田バンプ５で電気的に接続することにより、隣接する導体エレメント２０間のギャップがキャパシタンス成分Ｃを形成する。更に、導体エレメント２０→柱状導体２４→半田バンプ５→グランド層４→半田バンプ５→柱状導体２４→導体エレメント２０の電流経路により、インダクタンス成分Ｌを形成するようにしたものである。これらキャパシタンス成分Ｃおよびインダクタンス成分Ｌからなるユニットが隣接することにより、ＬＣ並列共振回路が形成される。このＬＣ並列共振回路がグランド層４上に多数形成されたものが共振周波数において高いインピーダンス特性を有することにより、バンドギャップを形成する。
なお、図４では、理解しやすいように、グランド層４、半田バンプ５、柱状導体２４及び導体エレメント２０以外の部分の図示が省略されている。
【００２７】
図５は、１つの半田バンプ５、導体エレメント２０及び柱状導体２４を示すとともに、グランド層４のうちその導体エレメント２０に対向する部分を示した斜視図である。図６は、図５に示された部分の等価回路図である。図５及び図６に示すように、柱状導体２４、半田バンプ５及びグランド層４がインダクタンス成分Ｌ１となり、導体エレメント２０からグランド層４までのすき間がキャパシタンス成分Ｃ１となる。導体エレメント２０のうち中心から縁までの部分がインダクタンス成分Ｌ２となり、導体エレメント２０からその隣の導体エレメント２０までのすき間がキャパシタンス成分Ｃ２となる。導体エレメント２０、柱状導体２４及び半田バンプ５が等間隔で格子状に配列されているとともにグランド層４が導体エレメント２０の配列範囲の全体に及ぶから、図６に示す等価回路が並列される。
【００２８】
図７は、図４に示す等価回路とは別の観点で表したＥＢＧ構造体１の簡易モデル図である。図７に示すように、ＥＢＧ構造体１のうち隣り合う２つの柱状導体２４の間の領域が単位セルＵとなる。単位セルＵにおいて、隣り合う２つの導体エレメント２０の間隔がキャパシタンス成分Ｃとなり、その部分（キャパシタ）に電荷が蓄えられる。単位セルＵにおいて、導体エレメント２０の縁から柱状導体２４、半田バンプ５、グランド層４、隣の半田バンプ５、隣の柱状導体２４を順に経由して隣の導体エレメント２０の縁までの経路がインダクタンス成分Ｌであり、その経路（インダクタ）に電流が流れる。
【００２９】
単位セルＵは、上述のようなキャパシタ及びインダクタからなるＬＣ並列共振回路とみなせる。そのＬＣ並列共振回路の共振周波数ωを角周波数で表すと、式（１）の通りであり、その共振周波数ｆをヘルツで表すと、式（２）の通りである。
【数１】
2013030952.tif 000003
【数２】
2013030952.tif 000004
【００３０】
半田バンプ５、導体エレメント２０及び柱状導体２４が第二基板１０の一方の面１０ａに沿って規則的に二次元配列されているから、ＬＣ並列共振回路が第二基板１０の一方の面１０ａに沿って規則的に二次元配列されているとみなせる。従って、ＥＢＧ構造体１は、ＬＣ並列共振回路の共振周波数において高インピーダンス特性を有することになる。ＥＢＧ構造体１のインピーダンスがＬＣ並列共振回路の共振周波数で高くなって、バンドギャップが形成される。バンドギャップでは、電磁波の表面伝播が抑制される。そのため、ＥＢＧ構造体１では、共振周波数及びその近傍の周波数成分を有する表面電流が流れず、共振周波数及びその近傍の周波数の電磁波の伝搬が抑圧される。また、共振周波数の電磁波がＥＢＧ構造体１に入射して反射すると、その入射波と反射波は位相が同相である。
【００３１】
共振周波数は、導体エレメント２０の幅Ｗ（図５参照）、柱状導体２４の半径Ｒ（図５参照）、導体エレメント２０からグランド層４までの間隔Ｈ（図３参照）及び隣り合う導体エレメント２０の間のすき間Ｇ（図４参照）に基づき設定される。幅Ｗが大きくなるにつれて、キャパシタンス成分Ｃが高くなって、共振周波数が低くなる。すき間Ｇが広がるにつれて、キャパシタンス成分Ｃが低くなって、共振周波数が高くなる。間隔Ｈが広がるにつれて、インダクタンス成分Ｌが高くなって、共振周波数が高くなる。半径Ｒが大きくなるにつれて、インダクタンス成分Ｌが低くなって、共振周波数が高くなる。そのほか、共振周波数は、浮遊成分及び材料特性（例えば、第二基板１０及び誘電体層１７等の誘電率及び透磁率等）の影響を受ける。
【００３２】
ＥＢＧ構造体１の特性を利用すれば、複数のアンテナ間の相互干渉を減らすことができる。具体的に、図８を参照して説明する。図８は、ＥＢＧ構造体１を用いたアンテナ装置４０を示した斜視図である。図８に示すように、このアンテナ装置４０は、ＥＢＧ構造体１、回路基板４１及び複数（図８では、２つ）のアンテナ４２を備える。アンテナ４２が相互に間隔をおいて回路基板４１の上に搭載され、ＥＢＧ構造体１がこれらアンテナ４２の間に位置するように回路基板４１に搭載されている。ＥＢＧ構造体１が共振周波数において磁気壁として作用するため、アンテナ４２間の相互干渉を減らすことができる。また、ＥＢＧ構造体１が共振周波数において同相反射用のリフレクタとして機能するので、アンテナ４２からチップ２の反対方向への放射を強めることができる。なお、アンテナ４２とＥＢＧ構造体１の一方又は両方が回路基板４１の内部に埋め込まれていてもよい。
【００３３】
図９は、ＥＢＧ構造体１を用いたアンテナ装置５０を示した斜視図である。ＥＢＧ構造体１の第一基板３が回路基板であり、複数（図９では、２つ）のアンテナ５２がチップ２及びグランド層４の周囲において第一基板３の上に搭載されている。アンテナ５２が第一基板３の内部に埋め込まれていてもよい。図９に示すような場合でも、アンテナ５２の間の相互干渉を減らすことができるとともに、放射も強めることができる。なお、アンテナ装置４０、５０はＭＩＭＯ（Multiple-Input Multiple-Output）アンテナ装置であってもよい。
【００３４】
図１０は、ＥＢＧ構造体１の応用例を示した斜視図である。図１０に示すように、金属材料６１がＥＢＧ構造体１の裏側に、つまり、基板３の下面の下に配置されている。裏側の金属材料６１の影響を低減することができる。例えば、アンテナと金属材料６１との間にＥＢＧ構造体１が配置されている場合、ＬＣ並列共振回路の共振周波数に相当する周波数の電磁波が金属材料６１の影響を受けずにアンテナによって送受される。
従って、ＥＢＧ構造体１をチップ間通信技術等への応用することができる。
【００３５】
図１１は、ＥＢＧ構造体１の別の応用例を示した斜視図である。図１１に示すように、ＥＢＧ構造体１が２つの無線ＩＣチップ６３の間に配置されている。ＥＢＧ構造体１によって不要放射（狙った方向以外に放射する電磁波）が抑制できるので、不要方向への電磁波の干渉を軽減することができる。
【００３６】
ＥＢＧ構造体１の製造方法について説明する。
ＷＬＰ技術を利用して、チップ２を作成する。以下、具体的に説明する。
まず、図１２に示すように、細分割する前の大きな第二基板１０を準備し、第二基板１０の一方の面１０ａにパッシベーション膜１３及び絶縁膜１５をこれらの順に積層する。パッシベーション膜１３の成膜は、ＣＶＤ法、ＡＬＤ法、スパッタリング法その他の気相成長法によって行う。絶縁膜１５の成膜は、気相成長法又は塗布法によって行う。なお、パッシベーション膜１３と絶縁膜１５のうち一方又は両方の成膜を省略してもよい。
【００３７】
次に、サブトラクト法及びアディティブ法等の微細配線形成技術を利用して、複数の導体エレメント２０及び柱状導体２４を絶縁膜１５の上（絶縁膜１５が無い場合にはパッシベーション膜１３の上、絶縁膜１５及びパッシベーション膜１３が無い場合には第二基板１０の上）に形成する（図１８参照）。
【００３８】
図１３〜図１８を参照して、導体エレメント２０及び柱状導体２４の形成方法の一例について具体的に説明する。まず、図１３に示すように、気相成長法若しくは無電解メッキ法又はそれらの組み合わせによって、シード層２７を絶縁膜１５の上（絶縁膜１５が無い場合にはパッシベーション膜１３の上、絶縁膜１５及びパッシベーション膜１３が無い場合には第二基板１０の上）に成長させる。
【００３９】
次に、図１４に示すように、シード層２７の上に第一レジスト２８を形成する。その第一レジスト２８を露光・現像することによってその第一レジスト２８のパターニングをする。第一レジスト２８のパターニングによって、等間隔で規則的に配列された複数の第一開口２９が第一レジスト２８に開けられる。第一開口２９の形状は、凸多角形であり、具体的には、正三角形、正四角形、正六角形、正八角形その他の正多角形である。
【００４０】
次に、図１５に示すように、シード層２７を電極として電解メッキを行う。これにより、第一レジスト２８の第一開口２９内であってシード層２７の上に導体層２２を成長させる。導体層２２は、シード層２７よりも厚く成長させる。
次に、第一レジスト２８を除去する。
【００４１】
次に、図１６に示すように、導体層２２よりも厚い第二レジスト３０をシード層２７及び導体層２２の上全体に形成する。例えば、ドライフィルムレジストである第二レジスト３０を第二レジスト３０をシード層２７及び導体層２２の上全体に貼り付けるか、又は、ウェットレジストをシード層２７及び導体層２２の上に塗布することによって第二レジスト３０を形成してもよい。
【００４２】
その後、第二レジスト３０の露光・現像を行うことによって、第二レジスト３０のパターニングをする。第二レジスト３０のパターニングによって第二レジスト３０に複数の第二開口３１を開ける。第二開口３１の形成位置は導体層２２の中心の上である。
【００４３】
次に、図１７に示すように、シード層２７及び導体層２２を電極として電解メッキを行う。これにより、第二開口３１内であって導体層２２の中心の上に柱状導体２４を成長させる。柱状導体２４の厚さ（高さ）は、導体層２２の厚さよりも充分に厚くする。
次に、第二レジスト３０を除去する。
【００４４】
次に、図１８に示すように、シード層２７のうち導体層２２に重なっていない部分をエッチングにより除去することにより、シード層２７を形状加工する。シード層２７のうちエッチングされずに残留した部分が導体下地２１である。シード層２７のエッチングの際には、導体層２２及び柱状導体２４の表面が一部エッチングされるが、導体層２２及び柱状導体２４がシード層２７と比較して充分に厚いため、導体層２２及び柱状導体２４が残留する。
【００４５】
導体エレメント２０及び柱状導体２４の形成後、印刷法、液滴吐出法（インクジェット法）、スピンコート法、滴下法その他の塗布法によって封止樹脂を絶縁膜１５の上（絶縁膜１５が無い場合にはパッシベーション膜１３の上、パッシベーション膜１３及び絶縁膜１５が無い場合には第二基板１０の上）に塗布し、その封止樹脂によって導体層２２、柱状導体２４及び絶縁膜１５を覆って、その封止樹脂を硬化させる。これにより、図１９に示すように、誘電体層１７を形成し、導体層２２、導体下地２１及び柱状導体２４を誘電体層１７に埋め込む。なお、プリプレグを絶縁膜１５に（絶縁膜１５が無い場合にはパッシベーション膜１３に、パッシベーション膜１３及び絶縁膜１５が無い場合には第二基板１０に）貼り付けて、そのプリプレグを硬化させて、そのプリプレグから誘電体層１７を形成してもよい。
【００４６】
次に、図２０に示すように、誘電体層１７の表面を研削し、柱状導体２４の上面を露出させる。この際、柱状導体２４の上面も研削される。そのため、これら柱状導体２４の厚さ（高さ）を互いに等しくすることができる。また、柱状導体２４が誘電体層１７によって支えられた状態で、誘電体層１７の表面と一緒に柱状導体２４の上面を研削したので、柱状導体２４の損傷を防止することができる。
その後、必要に応じて、第二基板１０の裏側も研削し、柱状導体２４の上面を軽くエッチングする。
【００４７】
次に、図２１に示すように、印刷法等によって半田バンプ５を柱状導体２４の上面に形成する。
次に、第二基板１０、パッシベーション膜１３、絶縁膜１５及び誘電体層１７の積層体をダイシングブレード等によって格子状に細分割する。これにより、複数のチップ２が完成する。なお、個片化処理はＤＢＧ（Dicing Before Grinding）処理であってもよい。つまり、第二基板１０の裏側の研削を行う前に、誘電体層１７の表面から第二基板１０の中途部までの切り込みを格子状に形成し、その後第二基板１０の裏側を切り込みの底まで研削する。
【００４８】
一方、図２２に示すように、サブトラクト法、アディティブ法等によってグランド層４を第一基板３の一方の面３ａの上に形成する。
【００４９】
そして、図２３に示すように、チップ２の両面のうち誘電体層１７側の面をグランド層４に向けて、第二基板１０の一方の面１０ａを第一基板３の一方の面３ａに対向させる。そして、チップ２を第一基板３の一方の面３ａ上に載せ、半田バンプ５をグランド層４に接触させ、半田バンプ５を柱状導体２４の上面とグランド層４との間に挟む。そして、半田バンプ５をリフローして、半田バンプ５により柱状導体２４の上面とグランド層４を接合する。
以上な工程を経て、ＥＢＧ構造体１が完成する。
【００５０】
以上のような製造方法によれば、導体エレメント２０、柱状導体２４及び半田バンプ５を微細化することができる。つまり、ステッパ（縮小投影型露光装置）を用いて第一レジスト２８及び第二レジスト３０を露光したため、導体エレメント２０及び柱状導体２４が微細である。印刷法等によって半田バンプ５を形成したため、半田バンプ５が微細である。
【００５１】
導体エレメント２０、柱状導体２４及び半田バンプ５の微細化が可能となったことで、導体エレメント２０、柱状導体２４及び半田バンプ５が高密度に分布する。つまり、単位面積あたりの導体エレメント２０、柱状導体２４及び半田バンプ５の数を増やすことができる。そのため、単位セルＵ（図７参照）を無限周期的に配列することができ、ＥＢＧ構造体１の特性をより効率的に得られる。つまり、ＥＢＧ構造体１が大型化せずとも、不要放射及び表面伝播の抑制効果を高めることができる。
【００５２】
単位面積あたりの導体エレメント２０、柱状導体２４及び半田バンプ５の数を増やせることにより、今まで対応できなかった共振周波数にも対応することができる。
【００５３】
〔第２実施形態〕
図２４は、ＥＢＧ構造体１０１の断面図である。
図２４に示すように、ＥＢＧ構造体１０１は、半導体チップ１０２、第一基板１０３、グランド層１０４及び複数の半田バンプ１０５等を備える。
【００５４】
グランド層１０４、第一基板１０３及び半田バンプ１０５は、第１実施形態におけるグランド層４、第一基板３及び半田バンプ５とそれぞれ同じである。
【００５５】
半導体チップ１０２は、第二基板１１０、パッシベーション膜１１３、絶縁膜１１５、誘電体層１１７、複数の導体エレメント１２０及び複数の柱状導体１２４等を備える。パッシベーション膜１１３、絶縁膜１１５、誘電体層１１７、導体エレメント１２０及び柱状導体１２４は、第１実施形態におけるパッシベーション膜１３、絶縁膜１５、誘電体層１７、導体エレメント２０及び柱状導体２４とそれぞれ同じである。なお、符号１２１は導体エレメント１２０の導体下地であり、符号１２２は導体エレメント１２０の導体層である。
【００５６】
第二基板１１０は、半導体基板である。第二基板１１０は、集積回路が焼き付けられた半導体ウエハを個片化したものである。そのため、第二基板１１０の表層部分には、集積回路が形成されている。つまり、第二基板１１０は、例えばシリコンからなる半導体基層１１１と、半導体基層１１１に積層された回路層１１２と、を有し、集積回路が回路層１１２に設けられている。
【００５７】
第二基板１１０の一方の面１１０ａ、つまり、回路層１１２の表面には、複数の接続パッド１２６が形成されている。接続パッド１２６は、回路層１１２に含まれる集積回路の配線の一部であったり、その集積回路の構成要素である各種電気素子（例えば、ダイオード、トランジスタ、抵抗、コンデンサ等）の電極であったりする。
【００５８】
接続パッド１２６は、導体エレメント１２０と同様に、等間隔で規則的に配列されている。平面視すると、接続パッド１２６が導体エレメント１２０の中心に重なっている。
【００５９】
パッシベーション膜１１３及び絶縁膜１１５のうち接続パッド１２６に重なる位置には、開口１１６が形成されている。導体エレメント１２０の一部が開口１１６内に埋められ、導体エレメント１２０が接続パッド１２６に接続されている。
【００６０】
図２５は、１つの半田バンプ１０５、導体エレメント１２０及び柱状導体１２４を示した斜視図である。図２６は、図２５に示された部分の等価回路図である。
【００６１】
回路層１１２には、可変インダクタＶＬが設けられている。可変インダクタＶＬがグランドと導体エレメント１２０の間に接続されている。回路層１１２に設けられる可変インダクタＶＬの数が導体エレメント１２０の数に等しく、１つの導体エレメント１２０につき１つの可変インダクタＶＬが接続パッド１２６を介して接続されている。
【００６２】
可変インダクタＶＬのインダクタンスが可変であるから、単位セルＵにおけるＬＣ並列共振回路と可変インダクタＶＬを組み合わせた系の共振周波数も可変である。つまり、ＥＢＧ構造体１０１は、同相反射することができる電磁波の共振周波数が可変である。更に、ＥＢＧ構造体１０１は、抑制できる不要放射の共振周波数が可変である。更に、ＥＢＧ構造体１０１は、表面伝播を抑制できる電磁波の共振周波数が可変である。
【００６３】
なお、可変インダクタＶＬの代わりに複数の可変キャパシタＶＣが回路層１１２に含まれ、可変キャパシタＶＣがグランドと導体エレメント１２０の間に接続されていてもよい。その場合でも、抑制できる不要放射の共振周波数等が可変である。
【００６４】
ＥＢＧ構造体１０１の製造方法は、第１の実施の形態におけるＥＢＧ構造１の製造方法とほぼ同様である。但し、ＥＢＧ構造体１０１の製造に際しては、集積回路が焼き付けられた半導体ウエハを用いる。また、パッシベーション膜１１３及び絶縁膜１１５に開口１１６を形成した後に、導体エレメント１２０及び柱状導体１２４の形成を行う。そうすることで、導体エレメント１２０の形成時に導体エレメント１２０が開口１１６を通じて接続パッド１２６に接続される。
【００６５】
〔第３実施形態〕
図２７は、ＥＢＧ構造体２０１の断面図である。
グランド層２０４、第一基板２０３及び半田バンプ２０５は、第１実施形態におけるグランド層４、第一基板３及び半田バンプ５とそれぞれ同じである。
【００６６】
半導体チップ２０２のパッシベーション膜２１３、絶縁膜２１５、誘電体層２１７、導体エレメント２２０及び柱状導体２２４は、第１実施形態におけるチップ２のパッシベーション膜１３、絶縁膜１５、誘電体層１７、導体エレメント２０及び柱状導体２４とそれぞれ同じである。なお、符号２２１は導体エレメント２２０の導体下地であり、符号２２２は導体エレメント２２０の導体層である。
【００６７】
第二基板２１０の半導体基層２１１が例えばシリコン、ＧａＡｓ等からなり、第二基板２１０の回路層２１２には集積回路が形成されている。
【００６８】
第二基板２１０の一方の面２１０ａには、複数の接続パッド２２６が形成されている。接続パッド２２６が規則的に配列されている。平面視すると、１つの導体エレメント２２０につき複数（例えば、４つ）の接続パッド２２６が重なっており、接続パッド２２６が導体エレメント２２０の縁近傍（例えば、辺近傍や角近傍）に重なっている。
【００６９】
パッシベーション膜２１３及び絶縁膜２１５のうち接続パッド２２６に重なる位置には、開口２１６が形成されている。導体エレメント２２０の一部が開口２１６内に埋められ、１つの導体エレメント２２０につき複数（例えば、４つ）の接続パッド２２６に接続されている。
【００７０】
図２８は、隣り合う２つの半田バンプ２０５、導体エレメント２２０及び柱状導体２２４を示した斜視図である。図２９は、１つの半田バンプ２０５、導体エレメント２２０及び柱状導体２２４並びにそれに対向するグランド層２０４の等価回路図である。
【００７１】
回路層２１２には、複数の可変インダクタＶＬが設けられている。可変インダクタＶＬが隣り合う導体エレメント２２０の間に接続されている。そのため、キャパシタンス成分Ｃ２が可変とみなせる。そのため、単位セルＵにおけるＬＣ並列共振回路と可変インダクタＶＬを組み合わせた系の共振周波数も可変できる。つまり、ＥＢＧ構造体２０１は、同相反射することができる電磁波の共振周波数が可変できる。更に、ＥＢＧ構造体２０１は、抑制できる不要放射の共振周波数が可変できる。更に、ＥＢＧ構造体２０１は、表面伝播を抑制できる電磁波の共振周波数が可変できる。
【００７２】
なお、図３０に示すように、可変インダクタＶＬの代わりに可変キャパシタＶＣが回路層２１２に含まれ、可変キャパシタＶＣが隣り合う導体エレメント２２０の間に接続されていてもよい。この場合でも、キャパシタンス成分Ｃ２が可変とみなせる。そのため、抑制できる不要放射の共振周波数等が可変である。
【００７３】
ＥＢＧ構造体２０１の製造方法は、第２の実施の形態におけるＥＢＧ構造体１０１の製造方法とほぼ同様である。但し、開口２１６の形成位置が異なる。
【００７４】
〔応用例〕
図３１は、上述のＥＢＧ構造体１，１０１，２０１の何れかを用いた電子機器３００である。図３２は、この電子機器３００に用いられる半導体チップ３０２を一部破断した状態で示した斜視図である。
【００７５】
この電子機器３００は、無線通信装置である。電子機器３００は、半導体チップ３０２、プリント配線基板３０３、グランド層３０４、複数の半田バンプ３０５、コントローラチップ３８１、複数のアンテナ３８２、複数の電子部品３８３等を備える。
【００７６】
プリント配線基板３０３の内部や表面等には、配線パターンが形成されている。コントローラチップ３８１、アンテナ３８２及び電子部品３８３がプリント配線基板３０３の一方の面に表面実装されている。アンテナ３８２は互いに間隔をおいて配置されている。
【００７７】
プリント配線基板３０３の一方の面であってアンテナ３８２によって囲われる領域には、グランド層３０４が形成されている。半導体チップ３０２の一部がグランド層３０４に重なるようにして、半導体チップ３０２がプリント配線基板３０３の一方の面に表面実装されている。半導体チップ３０２のうちグランド層３０４に重なった部分３０２ａは、第１の実施の形態におけるチップ２、第２の実施の形態における半導体チップ１０２、第３の実施の形態における半導体チップ２０２と同様に設けられている。その部分３０２ａには、複数の導体エレメント３２０及び複数の柱状導体が第二基板３１０の一方の面に沿って規則的に二次元配列されている。そのため、柱状導体が半田バンプ３０５によってグランド層３０４に接合され、ＥＢＧ構造体３０１が構成されている。ＥＢＧ構造体３０１がアンテナ３８２の間に配置されているから、アンテナ３８２間の相互干渉を減らすことができる。このように、プリント配線基板３０３の一方の面に複数のアンテナ３８２が実装されている構造において、ＥＢＧ構造体３０１をアンテナ３８２の間に配置することで、アンテナ３８２間の相互干渉を減らすことができる。
【００７８】
半導体チップ３０２のうちグランド層３０４に重なっていない部分３０２ｂについて以下に説明する。
【００７９】
第二基板３１０、パッシベーション膜３１３及び絶縁膜３１５は、グランド層３０４の外側の部分３０２ｂまで及んでいる。
【００８０】
第二基板３１０は半導体基板であり、第二基板３１０の表層に集積回路が形成されている。第二基板３１０の両面のうちパッシベーション膜３１３によって被覆された面には、複数のインナー端子３７１が形成されている。インナー端子３７１は、第二基板３１０に形成された集積回路の配線の一部であったり、各種電気素子（例えば、ダイオード、トランジスタ、抵抗、コンデンサ等）の電極であったりする。パッシベーション膜３１３及び絶縁膜３１５のうちインナー端子３７１に重なる位置には、コンタクト用開口が形成されている。
【００８１】
配線３７２が、絶縁膜３１５上（絶縁膜３１５が無い場合には、パッシベーション膜３１３上）に形成されている。配線３７２がパッシベーション膜３１３及び絶縁膜３１５に開けられたコンタクト用開口を介してインナー端子３７１に接続されている。配線３７２は、導体下地（シード層）と導体層の積層体である。配線３７２は、導体エレメント３２０と一緒にパターニングされたものである。なお、配線３７２は導体の単層であってもよいし、更に多くの導体層を積層したものでもよい。
【００８２】
配線３７２の一部がランド３７３となっている。ランド３７３上には、アウター端子３７４が形成され、配線３７２がアウター端子３７４に接続されている。そのため、アウター端子３７４は、配線３７２によってインナー端子３７１に導通している。ＥＢＧ構造体３０１の柱状導体とアウター端子３７４が一緒にパターニングされ、アウター端子３７４が柱状に設けられた柱状電極である。
【００８３】
アウター端子３７４が誘電体層３１７を貫通するように誘電体層３１７に埋設されている。アウター端子３７４の上面が誘電体層３１７によって覆われていないが、アウター端子３７４の周面が誘電体層３１７によって覆われて保護されている。誘電体層３１７の表面が、アウター端子３７４の上面と面一に設けられているか、又は、アウター端子３７４の上面よりも僅かに高い位置にある。
【００８４】
半田バンプ３７５がアウター端子３７４の上面上に形成されている。
【００８５】
半導体チップ３０２がプリント配線基板３０３に表面実装されていることで、半田バンプ３７５がプリント配線基板３０３の配線に接合されている。これにより、コントローラチップ３８１と第二基板３１０の集積回路との間で信号が転送される。ＥＢＧ構造体３０１が第２の実施の形態における半導体チップ１０２又は第３の実施の形態における半導体チップ２０２と同様に設けられている場合、コントローラチップ３８１がプリント配線基板３０３の配線、半田バンプ３７５、アウター端子３７４、配線３７２及びインナー端子３７１を介して可変インダクタ又は可変キャパシタに信号を出力することによって、可変インダクタのインダクタンス又は可変キャパシタのキャパシタンスが可変される。
【００８６】
本発明のいくつかの実施形態を説明したが、本発明の範囲は、上述の実施の形態に限定するものではなく、特許請求の範囲に記載された発明の範囲とその均等の範囲を含む。
【００８７】
〔付記〕
以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。
＜請求項１＞
第一基板の一方の面にグランド層を形成し、
第二基板の一方の面に導体エレメントと、前記導体エレメントに接続された柱状導体と、前記導体エレメント及び前記柱状導体の周側面を覆う誘電体層を形成し、
前記第一基板の前記グランド層と、前記第二基板の前記柱状導体と、を、半田バンプを介して接合することを特徴とするエレクトロマグネティック・バンド・ギャップ構造体の製造方法。
＜請求項２＞
前記導体エレメントは、前記第二基板の一方の面に、二次元配列するように複数形成することを特徴とする請求項１に記載のエレクトロマグネティック・バンド・ギャップ構造体の製造方法。
＜請求項３＞
前記第一基板の一方の面に前記グランド層を形成した後、
前記第二基板の一方の面にシード層を形成し、前記シード層上に第一レジストをパターニングすることで、二次元配列された複数の第一開口を前記第一レジストに開け、  前記シード層を電極として電解メッキを行うことで前記第一開口内であって前記シード層上に導体層を前記シード層よりも厚く成長させて、前記導体エレントを形成し、
前記第一レジストの除去後、前記シード層及び前記導体層上に前記導体層よりも厚い第二レジストをパターニングすることで、二次元配列された複数の第二開口を前記第二レジストに開けて前記第二開口を前記導体層の中心に重ね、
前記シード層及び前記導体層を電極として電解メッキを行うことで前記第二開口内であって前記導体層上に柱状導体を前記導体層よりも厚く成長させて、前記柱状導体を形成し、
前記第二レジストの除去後、前記シード層のうち前記導体層及び前記柱状導体に重なってない部分をエッチングにより除去し、
前記第二基板の前記一方の面に誘電体層を形成することで前記柱状導体及び前記導体層を前記誘電体層に埋め込み、
前記誘電体層の表面を研削することで前記柱状導体の上面を露出させることを特徴とする請求項１または２に記載のエレクトロマグネティック・バンド・ギャップ構造体の製造方法。
＜請求項４＞
一方の面にグランド層が設けられた第一基板と、
第二基板と、前記第二基板の一方の面に設けられた導体エレメントと、前記導体エレメントに接続された柱状導体と、前記導体エレメント及び前記柱状導体の周側面を覆う誘電体層と、を有するチップと、
を備え、
前記グランド層と、前記柱状導体と、が半田バンプ介して接合されていることを特徴とするエレクトロマグネティック・バンド・ギャップ構造体。
＜請求項５＞
前記第二基板が、半導体基層と、その半導体基層の前記第一基板側に積層された回路層と、前記回路層に設けられた複数の可変インダクタンスと、を有し、
前記導体エレメントが前記可変インダクタンスに接続されていることを特徴とする請求項４に記載のエレクトロマグネティック・バンド・ギャップ構造体。
＜請求項６＞
前記第二基板が、半導体基層と、その半導体基層の前記第一基板側に積層された回路層と、前記回路層に設けられた複数の可変キャパシタと、を有し、
前記導体エレメントが前記可変キャパシタに接続されていることを特徴とする請求項４に記載のエレクトロマグネティック・バンド・ギャップ構造体。
＜請求項７＞
前記第二基板が、半導体基層と、その半導体基層の前記第一基板側に積層された回路層と、前記回路層に設けられた複数の可変インダクタンスと、を有し、
前記可変インダクタンスが隣り合う前記導体エレメントの間に接続されていることを特徴とする請求項４に記載のエレクトロマグネティック・バンド・ギャップ構造体。
＜請求項８＞
前記第二基板が、半導体基層と、その半導体基層の前記第一基板側に積層された回路層と、前記回路層に設けられた複数の可変キャパシタと、を有し、
前記可変キャパシタが隣り合う前記導体エレメントの間に接続されていることを特徴とする請求項４に記載のエレクトロマグネティック・バンド・ギャップ構造体。
＜請求項９＞
前記第二基板の前記第一基板に対向した面に形成された誘電体層を更に備え、
前記導体エレメントが前記誘電体層によって覆われ、前記柱状導体が前記誘電体層を貫通するように前記誘電体層に埋設されていることを特徴とする請求項４から８の何れか一項に記載のエレクトロマグネティック・バンド・ギャップ構造体。
【符号の説明】
【００８８】
１、１０１、２０１、３０１  ＥＢＧ構造体
３、１０３、２０３  第一基板
４、１０４、２０４、３０４  グランド層
５、１０５、２０５、３０５  半田バンプ
１０、１１０、２１０、３１０  第二基板
１７、１１７、２１７、３１７  誘電体層
２０、１２０、２２０、３２０  導体エレメント
２４、１２４、２２４  柱状導体
２７  シード層
２８  第一レジスト
２９  第一開口
３０  第二レジスト
３１  第二開口
３０３  プリント配線基板（第一基板）
ＶＣ  可変キャパシタ
ＶＬ  可変インダクタ
【図１】
2013030952.tif 000005
【図２】
2013030952.tif 000006
【図３】
2013030952.tif 000007
【図４】
2013030952.tif 000008
【図５】
2013030952.tif 000009
【図６】
2013030952.tif 000010
【図７】
2013030952.tif 000011
【図８】
2013030952.tif 000012
【図９】
2013030952.tif 000013
【図１０】
2013030952.tif 000014
【図１１】
2013030952.tif 000015
【図１２】
2013030952.tif 000016
【図１３】
2013030952.tif 000017
【図１４】
2013030952.tif 000018
【図１５】
2013030952.tif 000019
【図１６】
2013030952.tif 000020
【図１７】
2013030952.tif 000021
【図１８】
2013030952.tif 000022
【図１９】
2013030952.tif 000023
【図２０】
2013030952.tif 000024
【図２１】
2013030952.tif 000025
【図２２】
2013030952.tif 000026
【図２３】
2013030952.tif 000027
【図２４】
2013030952.tif 000028
【図２５】
2013030952.tif 000029
【図２６】
2013030952.tif 000030
【図２７】
2013030952.tif 000031
【図２８】
2013030952.tif 000032
【図２９】
2013030952.tif 000033
【図３０】
2013030952.tif 000034
【図３１】
2013030952.tif 000035
【図３２】
2013030952.tif 000036