(57)【要約】【課題】位相余裕を確保することができる電源の制御回路を提供する。【解決手段】制御回路３は、出力電圧Ｖｏの交流成分を利得調整する利得調整回路１０と、利得調整回路１０の出力信号Ｓａを出力電圧Ｖｏの分圧電圧Ｖｎに付加して帰還電圧ＶＦＢを生成する付加回路３０と、基準電圧ＶＲ０を所定の割合で変化させて参照電圧ＶＲ１を生成する参照電圧生成回路５０とを有する。また、制御回路３は、帰還電圧ＶＦＢと参照電圧ＶＲ１との比較結果に応じたタイミングで、メイン側のトランジスタＴ１をオンさせるための信号Ｓ１を出力する比較器４０を有する。【選択図】図１
2013046496.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源の制御回路において、
前記出力電圧の交流成分を利得調整する利得調整回路と、
前記利得調整回路の出力信号を前記出力電圧に応じた第１帰還電圧に付加して第２帰還電圧を生成する、又は前記利得調整回路の出力信号を前記出力電圧の目標値に応じて設定された第１基準電圧に付加して第２基準電圧を生成する付加回路と、
前記第１基準電圧を所定の割合で変化させて第１参照電圧を生成する、又は前記第２基準電圧を所定の割合で変化させて第２参照電圧を生成する電圧生成回路と、
前記第２帰還電圧と前記第１参照電圧との比較結果、又は、前記第１帰還電圧と前記第２参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングさせるスイッチング制御回路と、
を有することを特徴とする制御回路。
【請求項２】
前記利得調整回路は、
前記出力電圧の交流成分を電流変換する電流変換回路と、
前記電流変換した信号を電圧変換する電圧変換回路と、を有することを特徴とする請求項１に記載の制御回路。
【請求項３】
前記電流変換回路は、
前記出力電圧の交流成分のみの信号が非反転入力端子に入力される第１の増幅回路と、
前記第１の増幅回路の出力がゲートに入力される第１のトランジスタと、
前記第１のトランジスタのソースと前記第１の増幅回路の反転入力端子に接続された第１の抵抗と、を有し、
前記電圧変換回路は、
前記電流変換回路の出力端子が接続された第２の抵抗を有し、
前記付加回路は、
前記第１帰還電圧又は前記第１基準電圧が非反転入力端子に入力され、出力端子が前記第２の抵抗を介して反転入力端子に接続された第２の増幅回路を有し、
前記利得調整回路は、前記第１の抵抗と前記第２の抵抗の比に応じて、前記出力電圧の交流成分の利得を調整することを特徴とする請求項２に記載の制御回路。
【請求項４】
前記利得調整回路は、
前記出力信号の交流成分を抽出するＡＣカップリング回路を有し、
前記第１の増幅回路の非反転入力端子には、前記ＡＣカップリング回路で抽出された前記出力信号の交流成分が入力されることを特徴とする請求項３に記載の制御回路。
【請求項５】
前記利得調整回路は、
前記第１のトランジスタのドレインに接続されるカレントミラー回路を有することを特徴とする請求項３に記載の制御回路。
【請求項６】
前記利得調整回路は、
前記カレントミラー回路のミラー比に応じて、前記利得を調整することを特徴とする請求項５に記載の制御回路。
【請求項７】
前記付加回路は、
前記第１帰還電圧が生じるノードとは別のノードで、前記利得調整回路の出力信号を前記第１帰還電圧又は前記第１基準電圧に付加することを特徴とする請求項１〜６のいずれか１つに記載の制御回路。
【請求項８】
入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源の制御回路において、
前記出力電圧の交流成分を利得調整した信号を差動出力する利得調整回路と、
前記利得調整回路の第１出力信号を前記出力電圧に応じた第１帰還電圧に付加して第２帰還電圧を生成する第１付加回路と、
前記利得調整回路の第２出力信号を前記出力電圧の目標値に応じて設定された第１基準電圧に付加して第２基準電圧を生成する第２付加回路と、
前記第２基準電圧を所定の割合で変化させて参照電圧を生成する電圧生成回路と、
前記第２帰還電圧と前記参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングさせるスイッチング制御回路と、
を有することを特徴とする制御回路。
【請求項９】
入力電圧が供給されるスイッチ回路と、前記スイッチ回路をスイッチング制御する制御回路とを有し、前記入力電圧から出力電圧を生成する電源装置であって、
前記制御回路は、
前記出力電圧の交流成分を利得調整する利得調整回路と、
前記利得調整回路の出力信号を前記出力電圧に応じた第１帰還電圧に付加して第２帰還電圧を生成する、又は前記利得調整回路の出力信号を前記出力電圧の目標値に応じて設定された第１基準電圧に付加して第２基準電圧を生成する付加回路と、
前記第１基準電圧を所定の割合で変化させて第１参照電圧を生成する、又は前記第２基準電圧を所定の割合で変化させて第２参照電圧を生成する電圧生成回路と、
前記第２帰還電圧と前記第１参照電圧との比較結果、又は、前記第１帰還電圧と前記第２参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングさせるスイッチング制御回路と、
を有することを特徴とする電源装置。
【請求項１０】
入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源の制御方法であって、
前記出力電圧の交流成分を利得調整した出力信号を生成し、
前記出力信号を前記出力電圧に応じた第１帰還電圧に付加して第２帰還電圧を生成、又は前記出力信号を前記出力電圧の目標値に応じて設定された第１基準電圧に付加して第２基準電圧を生成し、
前記第１基準電圧を所定の割合で変化させて第１参照電圧を生成、又は前記第２基準電圧を所定の割合で変化させて第２参照電圧を生成し、
前記第２帰還電圧と前記第１参照電圧との比較結果、又は、前記第１帰還電圧と前記第２参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングさせることを特徴とする電源の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御回路、電源装置及び電源の制御方法に関するものである。
【背景技術】
【０００２】
電子機器等において、負荷への電力供給にスイッチング電源が用いられており、例えば直流電圧を別の直流電圧に変換するＤＣ−ＤＣコンバータが用いられている。従来、負荷急変に高速応答できるＤＣ−ＤＣコンバータとして、コンパレータ方式のＤＣ−ＤＣコンバータが知られている（例えば、特許文献１参照）。
【０００３】
図１４は、従来のコンパレータ方式のＤＣ−ＤＣコンバータの一例を示す。このＤＣ−ＤＣコンバータ４は、コンバータ部５と制御回路６とを有している。コンバータ部５は、トランジスタＴ１１，Ｔ１２と、コイルＬ１１と、コンデンサＣ１１とを有している。
【０００４】
制御回路６内の比較器８０には、出力電圧Ｖｏ１に応じた帰還電圧ＶＦＢ１（ここでは、出力電圧Ｖｏ１が抵抗Ｒ１１，Ｒ１２によって分圧された分圧電圧に、出力電圧Ｖｏ１の交流成分が抵抗Ｒ１１に並列接続されたコンデンサＣ１２を通じて重畳された電圧）と、参照電圧ＶＲ１１とが入力される。この比較器８０は、帰還電圧ＶＦＢ１と参照電圧ＶＲ１１とを比較し、その比較結果に応じたレベルの出力信号Ｓ１１をＲＳ−フリップフロップ（ＲＳ−ＦＦ回路）８１のセット端子Ｓに出力する。発振器８２は、一定周波数のクロック信号ＣＬＫをＲＳ−ＦＦ回路８１のリセット端子Ｒに出力する。
【０００５】
ＲＳ−ＦＦ回路８１は、Ｈレベルのクロック信号ＣＬＫに応答してリセット状態になってＬレベルの出力信号Ｓ１２を出力する。すると、駆動回路８３は、Ｈレベルの制御信号ＤＨ，ＤＬを出力し、トランジスタＴ１１をオフさせるとともにトランジスタＴ１２をオンさせる。このとき、ＲＳ−ＦＦ回路８１から出力されるＬレベルの出力信号Ｓ１２に応答してスイッチ回路ＳＷ１１がオフされる。すると、電流源８４から供給される電流Ｉ１１に応じてコンデンサＣ１３が充電されるため、参照電圧ＶＲ１１が基準電圧ＶＲ０から固定の傾斜（＝Ｉ１１／Ｃ１３）にて上昇する。
【０００６】
この参照電圧ＶＲ１１が帰還電圧ＶＦＢ１よりも高くなると、比較器８０からＨレベルの信号Ｓ１１が出力される。このＨレベルの信号Ｓ１１に応答して、ＲＳ−ＦＦ回路８１は、セット状態になってＨレベルの出力信号Ｓ１２を出力する。すると、駆動回路８３は、Ｌレベルの制御信号ＤＨ，ＤＬを出力し、トランジスタＴ１１をオンさせるとともにトランジスタＴ１２をオフさせる。
【０００７】
このように、コンパレータ方式のＤＣ−ＤＣコンバータ４では、出力電圧Ｖｏ１に応じた帰還電圧ＶＦＢ１と参照電圧ＶＲ１１とが比較器８０にて常に比較され、その比較結果に応じて即時にメイン側のトランジスタＴ１１がスイッチングされる。このため、コンパレータ方式のＤＣ−ＤＣコンバータ４は、負荷急変に対して高速に応答することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１０−０５１０７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、近年のＤＣ−ＤＣコンバータでは、安価である等の理由から、コンバータ部５内のコンデンサＣ１１には、等価直列抵抗（ＥＳＲ）の低いセラミックコンデンサが採用されることが多い。しかし、そのセラミックコンデンサの等価直列抵抗ＥＳＲが低くなりすぎると、位相余裕を十分に確保することができなくなり、負荷急変時などの高周波動作において、出力電圧Ｖｏ１にリンギングが生じるという問題が発生する。
【課題を解決するための手段】
【００１０】
本発明の一観点によれば、入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源の制御回路において、前記出力電圧の交流成分を利得調整する利得調整回路と、前記利得調整回路の出力信号を前記出力電圧に応じた第１帰還電圧に付加して第２帰還電圧を生成する、又は前記利得調整回路の出力信号を前記出力電圧の目標値に応じて設定された第１基準電圧に付加して第２基準電圧を生成する付加回路と、前記第１基準電圧を所定の割合で変化させて第１参照電圧を生成する、又は前記第２基準電圧を所定の割合で変化させて第２参照電圧を生成する電圧生成回路と、前記第２帰還電圧と前記第１参照電圧との比較結果、又は、前記第１帰還電圧と前記第２参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングさせるスイッチング制御回路と、を有する。
【発明の効果】
【００１１】
本発明の一観点によれば、位相余裕を確保することができるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】一実施形態のＤＣ−ＤＣコンバータを示すブロック回路図。
【図２】制御回路の動作を示すタイミングチャート。
【図３】利得調整回路及び付加回路の内部構成例を示す回路図。
【図４】（ａ）、（ｂ）は、一実施形態のＤＣ−ＤＣコンバータの周波数特性を説明するための特性図。
【図５】負荷急変時のシミュレーション結果を示す説明図。
【図６】負荷急変時のシミュレーション結果を示す説明図。
【図７】変形例の利得調整回路及び付加回路の内部構成例を示す回路図。
【図８】変形例のＤＣ−ＤＣコンバータを示すブロック回路図。
【図９】変形例の利得調整回路及び付加回路の内部構成例を示す回路図。
【図１０】変形例のＤＣ−ＤＣコンバータを示すブロック回路図。
【図１１】変形例の利得調整回路及び付加回路の内部構成例を示す回路図。
【図１２】変形例のＤＣ−ＤＣコンバータを示すブロック回路図。
【図１３】電子機器を示す概略構成図。
【図１４】従来のＤＣ−ＤＣコンバータを示すブロック回路図。
【発明を実施するための形態】
【００１３】
以下、一実施形態を図１〜図６に従って説明する。
図１に示すように、ＤＣ−ＤＣコンバータ１は、入力電圧Ｖｉに基づいてその入力電圧Ｖｉよりも低い出力電圧Ｖｏを生成するコンバータ部２と、そのコンバータ部２を制御する制御回路３とを有している。
【００１４】
まず、コンバータ部２の内部構成例を説明する。
入力電圧Ｖｉの供給される入力端子Ｐｉと、入力電圧Ｖｉよりも低い電位の電源線（ここでは、グランド）との間には、メイン側のトランジスタＴ１と同期側のトランジスタＴ２とが直列に接続されている。なお、メイン側のトランジスタＴ１はＰチャネルＭＯＳトランジスタであり、同期側のトランジスタＴ２はＮチャネルＭＯＳトランジスタである。
【００１５】
トランジスタＴ１は、その第１端子（ソース）が入力端子Ｐｉに接続されるとともに、第２端子（ドレイン）がトランジスタＴ２の第１端子（ドレイン）に接続されている。このトランジスタＴ２の第２端子（ソース）は、グランドに接続されている。
【００１６】
また、トランジスタＴ１の制御端子（ゲート）には制御回路３から制御信号ＤＨが供給されるのに対し、トランジスタＴ２の制御端子（ゲート）には制御回路３から制御信号ＤＬが供給される。これらトランジスタＴ１，Ｔ２は、制御信号ＤＨ，ＤＬに応答して相補的にオンオフする。
【００１７】
両トランジスタＴ１，Ｔ２間の接続点は、コイルＬ１の第１端子に接続されている。このコイルＬ１の第２端子は、出力電圧Ｖｏを出力する出力端子Ｐｏに接続されている。このように、入力端子Ｐｉと出力端子Ｐｏとの間には、メイン側のトランジスタＴ１とコイルＬ１とが直列に接続されている。また、上記コイルＬ１の第２端子は平滑用コンデンサＣ１の第１端子に接続されるとともに、そのコンデンサＣ１の第２端子はグランドに接続されている。この平滑用コンデンサＣ１は、出力電圧Ｖｏを平滑化する平滑回路に含まれる。なお、コイルＬ１に直列に接続される抵抗は、コイルＬ１に含まれる等価直流抵抗ＤＣＲであり、コンデンサＣ１に直列に接続される抵抗は、コンデンサＣ１に含まれる等価直列抵抗ＥＳＲである。
【００１８】
このようなコンバータ部２では、メイン側のトランジスタＴ１がオンし同期側のトランジスタＴ２がオフした場合に、入力電圧Ｖｉと出力電圧Ｖｏとの電位差に応じたコイル電流ＩＬがコイルＬ１に流れる。これにより、コイルＬ１にはエネルギーが蓄積される。また、メイン側のトランジスタＴ１がオフし同期側のトランジスタＴ２がオンすると、コイルＬ１が蓄えたエネルギーを放出するため、そのコイルＬ１に誘導電流（コイル電流ＩＬ）が流れる。このような動作により、入力電圧Ｖｉよりも降圧された出力電圧Ｖｏが生成される。そして、その出力電圧Ｖｏが出力端子Ｐｏに接続される負荷（図示略）に供給される。なお、負荷には出力電流Ｉｏも供給される。
【００１９】
制御回路３は、コンバータ部２から帰還される出力電圧Ｖｏに基づいて、制御信号ＤＨ，ＤＬのパルス幅を調整する。次に、この制御回路３の内部構成例を説明する。
制御回路３は、抵抗Ｒ１，Ｒ２と、利得調整回路１０と、付加回路３０と、比較器４０と、参照電圧生成回路５０と、ＲＳ−フリップフロップ（ＲＳ−ＦＦ回路）６０と、発振器６１と、駆動回路６２とを有している。
【００２０】
上記コンバータ部２の出力端子Ｐｏは、抵抗Ｒ１，Ｒ２を介してグランドに接続されている。これら抵抗Ｒ１と抵抗Ｒ２との間のノードＮ１は、付加回路３０に接続されている。そして、これら抵抗Ｒ１，Ｒ２は、それぞれの抵抗値に応じて、出力電圧Ｖｏを分圧した分圧電圧Ｖｎを生成する。この分圧電圧Ｖｎの値は、抵抗Ｒ１，Ｒ２の抵抗値の比と、出力電圧Ｖｏとグランドの電位差とに対応する。このため、抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏに比例した分圧電圧Ｖｎを生成することになる。
【００２１】
利得調整回路１０は、出力電圧Ｖｏが上記抵抗Ｒ１，Ｒ２の分圧回路を通じて比較器４０に帰還する経路とは別の経路に設けられている。利得調整回路１０は、出力電圧ＶｏのＡＣ成分（交流成分）を利得調整し、その調整後の出力信号Ｓａを付加回路３０に供給する。この利得調整回路１０では、ＡＣカップリング部１１によって出力電圧ＶｏのＡＣ成分がＡＣ信号Ｖａとして抽出され、利得調整部２０によってＡＣ信号Ｖａが所定の利得で増幅されて上記出力信号Ｓａが生成される。
【００２２】
付加回路３０は、分圧電圧Ｖｎに利得調整回路１０の出力信号Ｓａを付加する。本実施形態では、付加回路３０は、分圧電圧Ｖｎに出力信号Ｓａを加算して帰還電圧ＶＦＢを生成し、その帰還電圧ＶＦＢを比較器４０の反転入力端子に供給する。すなわち、付加回路３０は、出力電圧Ｖｏの交流成分（変動成分）を所定の利得で増幅した信号Ｓａを出力電圧Ｖｏの分圧電圧Ｖｎに加算して生成した帰還電圧ＶＦＢを、比較器４０の反転入力端子に供給する。
【００２３】
比較器４０の非反転入力端子には、参照電圧生成回路５０から出力される参照電圧ＶＲ１が供給される。
参照電圧生成回路５０は、定電流源５１と、コンデンサＣ２と、スイッチ回路ＳＷ１と、基準電源Ｅ１とを有している。
【００２４】
定電流源５１は、一定の電流Ｉ１を流す。この定電流源５１は、第１端子がバイアス電圧ＶＢの供給される電源線に接続され、第２端子がコンデンサＣ２の第１端子に接続されている。なお、上記バイアス電圧ＶＢは、例えば図示しない電源回路により生成された電圧、又は入力電圧Ｖｉである。コンデンサＣ２の第２端子は基準電源Ｅ１のプラス側端子に接続され、その基準電源Ｅ１のマイナス側端子はグランドに接続されている。この基準電源Ｅ１は、出力電圧Ｖｏの目標値に応じて電圧値が設定された基準電圧ＶＲ０を生成する。コンデンサＣ２には、スイッチ回路ＳＷ１が並列に接続されている。スイッチ回路ＳＷ１は、ＲＳ−ＦＦ回路６０から出力される出力信号Ｓ３に応答してオンオフする。このスイッチ回路ＳＷ１は、例えばＰチャネルＭＯＳトランジスタである。
【００２５】
そして、コンデンサＣ２の第１端子（ノードＮ２）が上記比較器４０の非反転入力端子に接続され、そのコンデンサＣ２の第１端子の電位が参照電圧ＶＲ１として比較器４０の非反転入力端子に供給される。
【００２６】
この参照電圧生成回路５０では、スイッチ回路ＳＷ１がオンされると、コンデンサＣ２の両端子間が短絡されるため、コンデンサＣ２の第１端子における電位が基準電圧ＶＲ０と等しくなる。すなわち、この場合には、基準電圧ＶＲ０が参照電圧ＶＲ１として比較器４０の非反転入力端子に供給される。一方、スイッチ回路ＳＷ１がオフされると、コンデンサＣ２の両端子間の電位差は、定電流源５１から供給される電流Ｉ１に応じて大きくなる。そして、その電位差の変化量は、電流Ｉ１に比例する。このとき、コンデンサＣ２の第２端子における電位は基準電圧ＶＲ０となる。したがって、コンデンサＣ２の第１端子における電位は、基準電圧ＶＲ０に、当該コンデンサＣ２の両端子間の電位差を重畳した電位となる。そして、そのコンデンサＣ２の第１端子における電位が参照電圧ＶＲ１として比較器４０の非反転入力端子に供給される。
【００２７】
したがって、参照電圧ＶＲ１は、スイッチ回路ＳＷ１がオンしている間、一定の基準電圧ＶＲ０となり、スイッチ回路ＳＷ１がオフすると、基準電圧ＶＲ０から所定の割合（傾斜）にて変化（上昇）する。換言すると、参照電圧ＶＲ１は、基準電圧ＶＲ０に対して、所定の傾斜にて上昇するスロープを付加した電圧である。
【００２８】
比較器４０は、帰還電圧ＶＦＢと参照電圧ＶＲ１との比較結果に応じた信号Ｓ１を生成する。具体的には、比較器４０は、帰還電圧ＶＦＢが参照電圧ＶＲ１よりも高いときにＬレベルの信号Ｓ１を生成し、帰還電圧ＶＦＢが参照電圧ＶＲ１よりも低いときにＨレベルの信号Ｓ１を生成する。この信号Ｓ１は、ＲＳ−ＦＦ回路６０のセット端子Ｓに供給される。
【００２９】
ＲＳ−ＦＦ回路６０のリセット端子Ｒには、発振器６１が接続されている。発振器６１は、所定周波数のクロック信号ＣＬＫ（例えば、一定周期で生成されるパルス信号を有する信号）を生成する。上記ＲＳ−ＦＦ回路６０は、セット端子Ｓに供給されるＨレベルの信号Ｓ１に応答して、出力端子ＱからＨレベルの出力信号Ｓ２を出力するとともに、反転出力端子ＸＱからＬレベルの出力信号Ｓ３を出力する。また、ＲＳ−ＦＦ回路６０は、リセット端子Ｒに供給されるＨレベルのクロック信号ＣＬＫに応答して、Ｌレベルの出力信号Ｓ２及びＨレベルの出力信号Ｓ３を出力する。すなわち、ＲＳ−ＦＦ回路６０に対して、Ｈレベルの信号Ｓ１はセット信号であるとともに、Ｈレベルのクロック信号ＣＬＫはリセット信号である。そして、ＲＳ−ＦＦ回路６０から出力される出力信号Ｓ２が駆動回路６２に供給されるとともに、出力信号Ｓ３が上記参照電圧生成回路５０のスイッチ回路ＳＷ１に供給される。
【００３０】
駆動回路６２は、ＲＳ−ＦＦ回路６０からの出力信号Ｓ２，Ｓ３に基づいて、コンバータ部２のトランジスタＴ１，Ｔ２を相補的にオンオフさせる制御信号ＤＨ，ＤＬを生成する。具体的には、駆動回路６２は、Ｈレベルの出力信号Ｓ２及びＬレベルの出力信号Ｓ３に応答してＬレベルの制御信号ＤＨ，ＤＬを生成し、Ｌレベルの出力信号Ｓ２及びＨレベルの出力信号Ｓ３に応答してＨレベルの制御信号ＤＨ，ＤＬを生成する。メイン側のトランジスタＴ１は、Ｌレベルの制御信号ＤＨに応答してオンする一方、Ｈレベルの制御信号ＤＨに応答してオフする。同様に、同期側のトランジスタＴ２は、Ｈレベルの制御信号ＤＬに応答してオンする一方、Ｌレベルの制御信号ＤＬに応答してオフする。なお、上記駆動回路６２において、両トランジスタＴ１，Ｔ２が同時にオンしないように、制御信号ＤＨ，ＤＬにデッドタイムを設定するようにしてもよい。
【００３１】
このような制御回路３では、参照電圧ＶＲ１が帰還電圧ＶＦＢよりも高くなると（図２の時刻ｔ１参照）、比較器４０からＨレベルの信号Ｓ１が出力される。このＨレベルの信号Ｓ１に応答して、ＲＳ−ＦＦ回路６０は、Ｈレベルの出力信号Ｓ２及びＬレベルの出力信号Ｓ３を出力する。そして、駆動回路６２は、それらＨレベルの出力信号Ｓ２及びＬレベルの出力信号Ｓ３に応答してＬレベルの制御信号ＤＨ，ＤＬを生成する。すると、Ｌレベルの制御信号ＤＨに応答してメイン側のトランジスタＴ１がオンされ、Ｌレベルの制御信号ＤＬに応答して同期側のトランジスタＴ２がオフされる。このように、制御回路３は、参照電圧ＶＲ１が帰還電圧ＶＦＢを横切ると、メイン側のトランジスタＴ１をオンさせるためのＨレベルの制御信号ＤＨを生成する。換言すると、帰還電圧ＶＦＢと参照電圧ＶＲ１との比較結果に応じてトランジスタＴ１のオンタイミングが設定される。なお、以下の説明では、メイン側のトランジスタＴ１がオンしている期間をオン期間（Ｔｏｎ）という（時刻ｔ１〜ｔ２参照）。
【００３２】
また、上述のようにＲＳ−ＦＦ回路６０からＬレベルの出力信号Ｓ３が出力されると（時刻ｔ１）、参照電圧生成回路５０内のスイッチ回路ＳＷ１がオンされる。すると、コンデンサＣ２の第１端子と第２端子が短絡される。これにより、コンデンサＣ２に蓄えられた電荷が放電されてコンデンサＣ２の第１端子（ノードＮ２）の電圧、つまり参照電圧ＶＲ１がコンデンサＣ２の第２端子の電圧にリセットされる。このため、トランジスタＴ１のオン期間における参照電圧ＶＲ１は、基準電圧ＶＲ０と等しい一定レベルとなる（時刻ｔ１〜ｔ２）。
【００３３】
また、上述のように参照電圧ＶＲ１がコンデンサＣ２の第２端子の電圧にリセットされると、換言すると、参照電圧ＶＲ１が帰還電圧ＶＦＢよりも低くなると、比較器４０からＬレベルの信号Ｓ１が出力される。すなわち、比較器４０から出力される信号Ｓ１は、参照電圧ＶＲ１が帰還電圧ＶＦＢよりも高くなる時点（時刻ｔ１）から、ＲＳ−ＦＦ回路６０からＬレベルの出力信号Ｓ３が出力され、スイッチ回路ＳＷ１がオンされて参照電圧ＶＲ１の放電によって該参照電圧ＶＲ１が帰還電圧ＶＦＢよりも低くなる時点までの遅延時間分だけＨレベルで出力される。
【００３４】
続いて、発振器６１からＨレベルのクロック信号ＣＬＫが一定周期で出力される（時刻ｔ２）。このＨレベルのクロック信号ＣＬＫに応答して、ＲＳ−ＦＦ回路６０は、Ｌレベルの出力信号Ｓ２及びＨレベルの出力信号Ｓ３を出力する。そして、駆動回路６２は、それらＬレベルの出力信号Ｓ２及びＨレベルの出力信号Ｓ３に応答してＨレベルの制御信号ＤＨ，ＤＬを生成する。すると、Ｈレベルの制御信号ＤＨに応答してメイン側のトランジスタＴ１がオフされ、Ｈレベルの制御信号ＤＬに応答して同期側のトランジスタＴ２がオンされる。このように、制御回路３は、一定周期毎に、メイン側のトランジスタＴ１をオフさせるためのＨレベルの制御信号ＤＨを生成する。なお、以下の説明では、メイン側のトランジスタＴ１がオフしている期間をオフ期間（Ｔｏｆｆ）という（時刻ｔ２〜ｔ３参照）。
【００３５】
また、上述のようにＲＳ−ＦＦ回路６０からＨレベルの出力信号Ｓ３が出力されると（時刻ｔ２）、参照電圧生成回路５０内のスイッチ回路ＳＷ１がオフされる。すると、上記コンデンサＣ２は、定電流源５１から供給される電流Ｉ１により充電される。これにより、時刻ｔ２〜ｔ３に示すように、トランジスタＴ１のオフ期間に、参照電圧ＶＲ１が電流Ｉ１に応じた傾斜（割合）にて上昇する。具体的には、オフ期間に電流Ｉ１に応じた傾斜にて上昇する電圧が基準電圧ＶＲ０に加算され、その加算された電圧が参照電圧ＶＲ１として比較器４０に供給される。
【００３６】
そして、再び参照電圧ＶＲ１が帰還電圧ＶＦＢを横切ると（時刻ｔ３）、制御回路３は、メイン側のトランジスタＴ１をオンする。このような動作が繰り返されることにより、出力電圧Ｖｏが基準電圧ＶＲ０に応じた目標電圧に維持される。
【００３７】
次に、上記利得調整回路１０及び付加回路３０の内部構成例を図３に従って説明する。
ＡＣカップリング部１１は、コンデンサＣ３と、抵抗Ｒ３とを有している。コンデンサＣ３は、その第１端子が出力端子Ｐｏに接続され、第２端子が抵抗Ｒ３の第１端子に接続されている。抵抗Ｒ３の第２端子はグランドに接続されている。これらコンデンサＣ３と抵抗Ｒ３との間の接続点は、利得調整部２０の入力端子、つまり利得調整部２０内の増幅回路２１の非反転入力端子に接続されている。上記コンデンサＣ３は、カップリングコンデンサとして機能する。すなわち、コンデンサＣ３は、ＡＣカップリングにより出力電圧ＶｏからＤＣ成分を除去し、出力電圧ＶｏのＡＣ成分のみをＡＣ信号Ｖａとして利得調整部２０に出力する。
【００３８】
利得調整部２０は、増幅回路２１と、ＮチャネルＭＯＳトランジスタＴ２１と、抵抗Ｒｓと、定電流源２２と、抵抗Ｒｄとを有している。
増幅回路２１の非反転入力端子には、上記ＡＣ信号Ｖａが供給される。この増幅回路２１の出力端子はＮチャネルＭＯＳトランジスタＴ２１のゲートに接続されている。トランジスタＴ２１は、そのドレインが定電流源２２の第１端子に接続されるとともに、ソースが増幅回路２１の反転入力端子と抵抗Ｒｓの第１端子とに接続されている。この抵抗Ｒｓの第２端子はグランドに接続されている。また、定電流源２２の第２端子は、バイアス電圧ＶＢの供給される電源線に接続されている。
【００３９】
上記増幅回路２１は、例えばボルテージフォロアとして機能するバッファであって、増幅率が「１」倍のオペアンプである。この増幅回路２１は、反転入力端子の電圧をＡＣ信号Ｖａの電圧値と等しくするように、トランジスタＴ２１を制御する。すなわち、抵抗Ｒｓの第１端子の電圧がＡＣ信号Ｖａの電圧値になるように制御される。したがって、抵抗Ｒｓの両端子間には、この抵抗Ｒｓの抵抗値と、両端子間の電位差（ＡＣ信号Ｖａ）とに応じた電流が流れる。このように、増幅回路２１、トランジスタＴ２１、定電流源２２及び抵抗Ｒｓでは、ＡＣ信号Ｖａの電圧値が電流に変換される。
【００４０】
定電流源２２とトランジスタＴ２１との間の接続点は、抵抗Ｒｄの第１端子に接続されている。この抵抗Ｒｄの第１端子は、付加回路３０内の増幅回路３１の反転入力端子に接続されている。また、抵抗Ｒｄの第２端子は、増幅回路３１の出力端子に接続されている。この抵抗ＲｄにはＡＣ信号Ｖａに応じた電流が流れ、この抵抗Ｒｄにおいて、ＡＣ信号Ｖａに応じた電流が電圧に変換される。ここで、抵抗Ｒｄの両端子間に生じる電位差が上記出力信号Ｓａに相当する。
【００４１】
このような利得調整部２０では、抵抗Ｒｓ，Ｒｄの抵抗比により調整された利得Ａ（＝Ｒｄ／Ｒｓ）によってＡＣ信号Ｖａが増幅される。
付加回路３０内の増幅回路３１の非反転入力端子には、上記抵抗Ｒ１，Ｒ２間のノードＮ１が接続され、上記分圧電圧Ｖｎが供給される。増幅回路３１の出力端子は上記抵抗Ｒｄを介して増幅回路３１の反転入力端子に接続されている。すなわち、増幅回路３１は、抵抗Ｒｄの両端子間に生じた電位差を反転入力端子にフィードバックしている。また、増幅回路３１と抵抗Ｒｄとの間のノードＮ３は、上記比較器４０（図１参照）の反転入力端子に接続されている。すなわち、増幅回路３１の出力電圧、つまりノードＮ３の電圧が上記帰還電圧ＶＦＢになる。
【００４２】
増幅回路３１は、例えばボルテージフォロアとして機能するバッファであって、増幅率が「１」倍のオペアンプである。この増幅回路３１は、抵抗Ｒｄの第１端子の電圧を、非反転入力端子に供給される分圧電圧Ｖｎと等しくなるように出力電圧（帰還電圧ＶＦＢ）を変更する。このような増幅回路３１及びノードＮ３によって、ＡＣ信号Ｖａを利得調整した信号Ｓａが分圧電圧Ｖｎに加算された帰還電圧ＶＦＢが生成される。
【００４３】
なお、本実施形態において、ＤＣ−ＤＣコンバータ１は電源装置の一例、トランジスタＴ１はスイッチ回路の一例、分圧電圧Ｖｎは第１帰還電圧の一例、帰還電圧ＶＦＢは第２帰還電圧の一例、基準電圧ＶＲ０は第１基準電圧の一例、参照電圧ＶＲ１は第１参照電圧の一例である。また、参照電圧生成回路５０は電圧生成回路の一例、比較器４０、ＲＳ−ＦＦ回路６０、発振器６１及び駆動回路６２はスイッチング制御回路の一例、増幅回路２１、トランジスタＴ２１、定電流源２２及び抵抗Ｒｓは電流変換回路の一例、抵抗Ｒｄは電圧変換回路の一例である。また、増幅回路２１は第１の増幅回路の一例、トランジスタＴ２１は第１のトランジスタの一例、抵抗Ｒｓは第１の抵抗の一例、抵抗Ｒｄは第２の抵抗の一例、ＡＣカップリング部１１はＡＣカップリング回路の一例、ＡＣ信号Ｖａは出力電圧の交流成分の一例である。
【００４４】
次に、従来例と対比しつつＤＣ−ＤＣコンバータ１（とくに、利得調整回路１０及び付加回路３０）の作用を説明する。
ここでは、まず、従来のＤＣ−ＤＣコンバータ４において、コンデンサＣ１２で確保可能な位相余裕について説明する。コンデンサＣ１２で確保できる位相余裕は、出力端子Ｐｏから比較器８０の反転入力端子までの伝達関数Ｈ２（ｓ）から算出することができる。この伝達関数Ｈ２（ｓ）は、
【００４５】
【数１】
2013046496.tif 000003
と表わすことができる。ここで、基準電圧ＶＲ０に加算されるスロープの電圧値が基準電圧ＶＲ０に比して十分に小さい場合には、
【００４６】
【数２】
2013046496.tif 000004
と近似することができる。このため、コンデンサＣ１２で確保可能な位相余裕∠φ２ｍａｘは、上記式（１）、（２）より、
【００４７】
【数３】
2013046496.tif 000005
と求めることができる。上記式（３）より、出力電圧Ｖｏ１と基準電圧ＶＲ０がＶｏ１＞＞ＶＲ０という関係であれば、理論上９０度の位相余裕を確保することができる。但し、比較器８０の入力オフセットが（Ｖｏ１／ＶＲ０）倍されるため、Ｖｏ１＞＞ＶＲ０という関係では出力電圧精度が悪い。そこで、実際には例えば
【００４８】
【数４】
2013046496.tif 000006
という関係になるように基準電圧ＶＲ０が設定される。出力電圧Ｖｏ１と基準電圧ＶＲ０の関係が式（４）で表わされるときに、コンデンサＣ１２で確保可能な位相余裕∠φ２ｍａｘは、上記式（３）より、１９．４７度になる。ここで、位相余裕は、発振に対する安定性を得るためには、３０度以上確保することが好ましい。したがって、コンデンサＣ１２だけでは位相余裕を十分に確保することができない。
【００４９】
さらに、例えば抵抗Ｒ１２がＲ１２＝∞となって出力電圧Ｖｏ１と基準電圧ＶＲ０とが等しくなると（Ｖｏ１＝ＶＲ０）、上記式（３）より、コンデンサＣ１２で確保可能な位相余裕∠φ２ｍａｘは０度となる。このため、Ｖｏ１＝ＶＲ０になると、コンデンサＣ１２による位相補償の効果がなくなる。このように、従来のＤＣ−ＤＣコンバータ４では、抵抗Ｒ１，Ｒ２によって生成された出力電圧Ｖｏ１の分圧電圧Ｖｎが生じる点（ノードＮ１）で、その分圧電圧Ｖｎに対してコンデンサＣ１２で抽出された出力電圧Ｖｏ１のＡＣ成分が加算されるため、抵抗Ｒ１２の影響を受けてコンデンサＣ１２の位相補償の効果がなくなる場合がある。
【００５０】
これに対し、本実施形態のＤＣ−ＤＣコンバータ１では、出力電圧ＶｏのＡＣ成分をカップリングするＡＣカップリング部１１と、ＡＣカップリング部１１から出力されるＡＣ信号Ｖａを所定の利得Ａで増幅する利得調整部２０とを、抵抗Ｒ１，Ｒ２の分圧回路を通る負帰還経路とは別の経路に設けるようにした。そして、上記負帰還経路で帰還される分圧電圧Ｖｎが生じる点（ノードＮ１）とは別の点（ノードＮ３）で、その分圧電圧Ｖｎに対して利得調整部２０で生成された出力信号Ｓａを加算する付加回路３０を設けるようにした。この場合の伝達関数、具体的には出力端子Ｐｏから比較器４０の反転入力端子までの伝達関数Ｈ１（ｓ）は、
【００５１】
【数５】
2013046496.tif 000007
と表わすことができる。ここで、基準電圧ＶＲ０に加算されるスロープの電圧値が基準電圧ＶＲ０に比して十分に小さい場合には、
【００５２】
【数６】
2013046496.tif 000008
と近似することができる。このため、上記式（５）及び式（６）から、利得調整回路１０により確保可能な位相余裕∠φ１ｍａｘは、
【００５３】
【数７】
2013046496.tif 000009
と求めることができる。したがって、上記式（７）から明らかなように、利得調整部２０における利得Ａを調整することにより、位相余裕∠φ１ｍａｘを十分に確保することができる。例えば出力電圧Ｖｏと基準電圧ＶＲ０がＶｏ＝２ＶＲ０のときに、利得調整部２０における利得Ａを、
【００５４】
【数８】
2013046496.tif 000010
に調整すると、上記式（７）より、利得調整回路１０で確保可能な位相余裕∠φ１ｍａｘが４１．８１度となる。すなわち、利得調整回路１０及び付加回路３０を設けたことにより、従来のコンデンサＣ１２を設けた場合の位相余裕∠φ２ｍａｘ（＝１９．４７度）よりも位相余裕を約２０度多く確保することが可能となる。
【００５５】
また、抵抗Ｒ２がＲ２＝∞となって出力電圧Ｖｏと基準電圧ＶＲ０とが等しくなる場合（Ｖｏ＝ＶＲ０）には、利得調整回路１０で確保可能な位相余裕∠φ１ｍａｘは、上記式（７）より、
【００５６】
【数９】
2013046496.tif 000011
となる。このとき、利得調整部２０における利得Ａを「２」に調整すると、利得調整回路１０で確保可能な位相余裕∠φ１ｍａｘが３０度となる。このように、利得調整回路１０及び付加回路３０によれば、出力電圧Ｖｏと基準電圧ＶＲ０とが等しくなる場合であっても、位相余裕を確保することができる。
【００５７】
さらに、利得調整回路１０及び付加回路３０によれば、利得Ａを調整することによりそれらの回路１０，３０のみで十分な位相余裕（３０度以上の位相余裕）を確保することができるため、コンデンサＣ１の等価直列抵抗ＥＳＲが小さくなっても十分な位相余裕を確保することができる。以下に、この点について図４及び図５に示したシミュレーション結果を参照して説明する。
【００５８】
図４は、本実施形態のＤＣ−ＤＣコンバータ１と従来のＤＣ−ＤＣコンバータ４との周波数特性についてシミュレーションした結果を示したものである。なお、図４（ａ）には、周波数に対するＤＣ−ＤＣコンバータ１，４の負帰還ループの利得の変化を表わすゲイン曲線が示され、図４（ｂ）には、周波数に対する利得の位相の変化を表わす位相曲線が示されている。また、図５は、ＤＣ−ＤＣコンバータ１，４において、出力電流Ｉｏを急変させたときの出力電圧Ｖｏ，Ｖｏ１の変化についてシミュレーションした結果を示したものである。なお、図４及び図５のシミュレーション条件は、入力電圧Ｖｉが３．６［Ｖ］、出力電圧Ｖｏ，Ｖｏ１が１．２［Ｖ］、基準電圧ＶＲ０が０．６［Ｖ］、クロック信号ＣＬＫの周波数が３［ＭＨｚ］、コンデンサＣ１，Ｃ１１の容量値が２０［μＦ］、コイルＬ１，Ｌ１１のインダクタンス値が１．５［μＨ］である。また、上記シミュレーション条件は、コンデンサＣ１２の容量値が８［ｐＦ］、抵抗Ｒ１，Ｒ２の抵抗値が１００［ｋΩ］、利得Ａが２倍、コンデンサＣ３の容量値が３［ｐＦ］、抵抗Ｒ３の抵抗値が１００［ｋΩ］である。そして、図４及び図５は、等価直列抵抗ＥＳＲを小さい値（ここでは、３［ｍΩ］）に設定したときのシミュレーション結果を示している。
【００５９】
ここで、等価直列抵抗ＥＳＲで出来る零点Ｚ１は、
【００６０】
【数１０】
2013046496.tif 000012
と表わすことができる。この等価直列抵抗ＥＳＲが小さくなると零点周波数が高周波になり、等価直列抵抗ＥＳＲでの位相余裕の確保が困難になる。このため、従来のＤＣ−ＤＣコンバータ４では、主にコンデンサＣ１２によって位相余裕が確保される。しかし、上述したように、従来のＤＣ−ＤＣコンバータ４では、コンデンサＣ１２のみで十分な位相余裕を確保することができない。したがって、図４のシミュレーション結果に示されるように、従来のＤＣ−ＤＣコンバータ４では、等価直列抵抗ＥＳＲが小さくなると、位相余裕を２８．２度しか確保できず、位相余裕を十分に確保することができない。すると、図５に示すように、出力電流Ｉｏが急変して高周波動作になったときに、位相余裕が足りないために、出力電圧Ｖｏ１にリンギングが生じるという問題が発生する。
【００６１】
これに対し、本実施形態のＤＣ−ＤＣコンバータ１では、等価直列抵抗ＥＳＲでの位相余裕の確保が困難になった場合であっても、利得調整回路１０及び付加回路３０によって十分な位相余裕を確保することができる。具体的には、ＤＣ−ＤＣコンバータ１は、図４のシミュレーション結果では、位相余裕が５１．８度となり、従来のＤＣ−ＤＣコンバータ４よりも約２０度位相余裕を多く確保することができる。なお、ＤＣ−ＤＣコンバータ１では、出力端子Ｐｏから抵抗Ｒ１，Ｒ２を通じて比較器４０に帰還する経路とは別の経路に利得調整回路１０が設けられているため、従来のＤＣ−ＤＣコンバータ４よりも周波数帯域が高周波側に広がっている。そして、上述のように十分な位相余裕が確保されたＤＣ−ＤＣコンバータ１では、図５に示すように、出力電流Ｉｏが急変して高周波動作になっても、出力電圧Ｖｏにリンギングが発生することが抑制される。すなわち、ＤＣ−ＤＣコンバータ１は、十分な位相余裕を確保できたことにより、従来のＤＣ−ＤＣコンバータ４よりも発振に対する安定性が向上している。
【００６２】
次に、負荷が急変した場合におけるＤＣ−ＤＣコンバータ１（利得調整回路１０及び付加回路３０）の動作について、図６のシミュレーション結果を参照して説明する。
今、時刻ｔ５において、負荷が急増して出力電流Ｉｏが０［Ａ］から１［Ａ］に急激に増加すると、出力電圧Ｖｏが急激に低下する。このとき、出力端子Ｐｏから抵抗Ｒ１，Ｒ２の分圧回路を通じて比較器４０に帰還する負帰還経路では、抵抗Ｒ１，Ｒ２で出力電圧Ｖｏを分圧して分圧電圧Ｖｎが生成されるが、出力電圧Ｖｏの変動値も分圧して分圧電圧Ｖｎに伝わるため、負荷応答性が悪くなる。これに対し、利得調整回路１０では、出力電圧Ｖｏの変動分（低下分）がＡＣ信号Ｖａとして迅速に抽出され、そのＡＣ信号Ｖａが所定の利得Ａで増幅されて出力信号Ｓａが生成される。そして、利得調整回路１０の出力信号Ｓａが分圧電圧Ｖｎに加算されて帰還電圧ＶＦＢが生成されるため、上記出力電圧Ｖｏの急激な低下分が利得調整回路１０を通じて帰還電圧ＶＦＢに迅速に伝達される。このため、時刻ｔ５の後に、出力電圧Ｖｏの低下に伴って帰還電圧ＶＦＢが迅速に低下する。すると、参照電圧ＶＲ１が帰還電圧ＶＦＢを横切るタイミングが、例えば帰還電圧ＶＦＢが分圧電圧Ｖｎと等しい場合よりも早くなる。そして、参照電圧ＶＲ１が帰還電圧ＶＦＢを横切ると、比較器４０からＨレベルの出力信号Ｓ１が出力され、ＲＳ−ＦＦ回路６０からＨレベルの出力信号Ｓ２が出力され、メイン側のトランジスタＴ１がオンされる。これにより、オン期間Ｔｏｎが迅速に変更され、オンデューティが迅速に変更される。具体的には、負荷急変後から直ぐにオン期間Ｔｏｎが長くなるように変更され、オンデューティが大きくなるように変更される。このため、上記低下した出力電圧Ｖｏを迅速に上昇させることができ、負荷急変から短時間で出力電圧Ｖｏを目標電圧に収束させることができる。このように、本実施形態のＤＣ−ＤＣコンバータ１では、利得調整回路１０及び付加回路３０を設けたことにより、出力電圧Ｖｏの変動成分を帰還電圧ＶＦＢに迅速に伝達することができるため、負荷応答性を向上させることができる。
【００６３】
以上説明したように、本実施形態によれば、以下の効果を奏することができる。
（１）出力電圧ＶｏのＡＣ成分を所定の利得Ａで増幅した信号Ｓａを、出力電圧Ｖｏの分圧電圧Ｖｎに加算して帰還電圧ＶＦＢを生成するようにした。これにより、利得Ａを調整することで、確保可能な位相余裕を制御することができるようになる。したがって、利得Ａを適切に調整することにより、十分な位相余裕を確保することができる。
【００６４】
（２）さらに、出力電圧Ｖｏの変動成分を帰還電圧ＶＦＢに迅速に伝達することができるため、負荷応答性を向上させることができる。
（３）抵抗Ｒｓ，Ｒｄの抵抗比によって利得調整部２０における利得Ａを調整するようにした。これにより、抵抗Ｒｓ，Ｒｄの抵抗値を調整するだけで利得Ａを調整することができるため、利得Ａを容易に調整でき、ひいては確保可能な位相余裕を容易に制御することができる。
【００６５】
（４）利得調整回路１０のみで十分な位相余裕を確保することができるため、コンデンサＣ１として、等価直列抵抗ＥＳＲの小さいセラミックコンデンサを用いることができる。これにより、ＤＣ−ＤＣコンバータ１の小型化及び低コスト化を図ることができる。
【００６６】
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図７に示されるように、利得調整回路１０の利得調整部２０に、カレントミラー回路２３，２４を追加するようにしてもよい。詳述すると、カレントミラー回路２３は、ＰチャネルＭＯＳトランジスタＴ２２，Ｔ２３を有し、カレントミラー回路２４はＮチャネルＭＯＳトランジスタＴ２４，Ｔ２５を有している。増幅回路２１の出力端子がゲートに接続されるＮチャネルＭＯＳトランジスタＴ２１のドレインは、トランジスタＴ２２のドレインに接続されている。トランジスタＴ２２は、そのソースにバイアス電圧ＶＢが供給されるとともに、ゲートが同トランジスタＴ２２のドレインとトランジスタＴ２３のゲートに接続されている。トランジスタＴ２３は、そのソースにはバイアス電圧ＶＢが供給され、ドレインがトランジスタＴ２４のドレインに接続されている。これらトランジスタＴ２２，Ｔ２３を有するカレントミラー回路２３は、両トランジスタＴ２２，Ｔ２３の電気的特性（ミラー比）に応じて、抵抗Ｒｓに流れる電流に比例した電流をトランジスタＴ２３に流す。
【００６７】
トランジスタＴ２４は、そのソースがグランドに接続され、ゲートが同トランジスタＴ２４のドレインとトランジスタＴ２５のゲートに接続されている。トランジスタＴ２５は、そのソースがグランドに接続され、ドレインが抵抗Ｒｄと付加回路３０内の増幅回路３１の反転入力端子に接続されている。これらトランジスタＴ２４，Ｔ２５を有するカレントミラー回路２４は、両トランジスタＴ２４，Ｔ２５の電気的特性（ミラー比）に応じて、トランジスタＴ２３に流れる電流に比例した電流をトランジスタＴ２５及び抵抗Ｒｄに流す。
【００６８】
このようなカレントミラー回路２３，２４の追加された利得調整部２０では、カレントミラー回路２３，２４のミラー比によっても上記利得Ａを調整することができる。
・上記実施形態では、基準電圧ＶＲ０と帰還電圧ＶＦＢのうち、帰還電圧ＶＦＢ側に出力電圧ＶｏのＡＣ成分を利得調整した出力信号Ｓａを付加するようにした。これに限らず、例えば基準電圧ＶＲ０に上記出力信号Ｓａを付加するようにしてもよい。
【００６９】
例えば図８に示すように、制御回路３Ａは、利得調整回路１０Ａと、付加回路３０Ａと、比較器４０Ａと、参照電圧生成回路５０Ａとを有している。なお、先の図１〜図７に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
【００７０】
利得調整回路１０Ａは、ＡＣカップリング部１１Ａと、利得調整部２０Ａとを有している。ＡＣカップリング部１１Ａは、上記ＡＣカップリング部１１と同様に、出力電圧ＶｏのＡＣ成分を抽出してＡＣ信号Ｖａを生成する。利得調整部２０Ａは、上記利得調整部２０と同様に、ＡＣ信号Ｖａを利得調整して出力信号Ｓａを生成する。
【００７１】
付加回路３０Ａには、利得調整部２０Ａから出力される出力信号Ｓａと、基準電源Ｅ１で生成される基準電圧ＶＲ０とが入力される。この付加回路３０Ａの出力端子には、コンデンサＣ２及びスイッチ回路ＳＷ１が接続されている。付加回路３０Ａは、基準電圧ＶＲ０から出力信号Ｓａを減算して補正基準電圧ＶＮ４を生成する。このため、付加回路３０Ａの出力端子とコンデンサＣ２及びスイッチ回路ＳＷ１との間のノードＮ４の電位が補正基準電圧ＶＮ４となる。
【００７２】
参照電圧生成回路５０Ａでは、スイッチ回路ＳＷ１がオンされると、コンデンサＣ２の両端子間が短絡されるため、コンデンサＣ２の第１端子における電位が補正基準電圧ＶＮ４と等しくなる。すなわち、この場合には、補正基準電圧ＶＮ４が参照電圧ＶＲ２として比較器４０Ａの非反転入力端子に供給される。一方、スイッチ回路ＳＷ１がオフされると、コンデンサＣ２の両端子間の電位差は、定電流源５１から供給される電流Ｉ１に応じて大きくなる。このとき、コンデンサＣ２の第２端子における電位は補正基準電圧ＶＮ４となる。したがって、コンデンサＣ２の第１端子における電位は、補正基準電圧ＶＮ４に、当該コンデンサＣ２の両端子間の電位差を重畳した電位となる。そして、そのコンデンサＣ２の第１端子（ノードＮ２）における電位が参照電圧ＶＲ２として比較器４０Ａの非反転入力端子に供給される。
【００７３】
したがって、参照電圧ＶＲ２は、スイッチ回路ＳＷ１がオンしている間、補正基準電圧ＶＮ４となり、スイッチ回路ＳＷ１がオフすると、補正基準電圧ＶＮ４から所定の割合（傾斜）にて変化（上昇）する。
【００７４】
比較器４０Ａの反転入力端子には、出力電圧Ｖｏを抵抗Ｒ１，Ｒ２によって分圧した分圧電圧Ｖｎが供給される。この比較器４０Ａは、分圧電圧Ｖｎが参照電圧ＶＲ２よりも高いときにＬレベルの出力信号Ｓ１を生成し、分圧電圧Ｖｎが参照電圧ＶＲ２よりも低いときにＨレベルの信号Ｓ１を生成する。
【００７５】
次に、上記利得調整回路１０Ａ及び付加回路３０Ａの内部構成例を図９に従って説明する。
ＡＣカップリング部１１Ａは、ＡＣカップリング部１１と同様に、出力端子Ｐｏとグランドとの間に直列に接続されたコンデンサＣ３及び抵抗Ｒ３を有している。
【００７６】
利得調整部２０Ａは、ＡＣカップリング部１１ＡからＡＣ信号Ｖａが非反転入力端子に供給される増幅回路２１と、増幅回路２１の出力端子がゲートに接続されるトランジスタＴ２１と、トランジスタＴ２１とグランドとの間に接続される抵抗Ｒｓと、カレントミラー回路２３と、抵抗Ｒｄとを有している。抵抗Ｒｄは、その第１端子がカレントミラー回路２３の出力端子（トランジスタＴ２３のドレイン）と付加回路３０Ａ内の増幅回路３２の反転入力端子とが接続され、第２端子が増幅回路３２の出力端子に接続されている。
【００７７】
このような利得調整部２０Ａでは、抵抗Ｒｓ，Ｒｄの抵抗比及びカレントミラー回路２３のミラー比により調整された利得ＡによってＡＣ信号Ｖａが増幅される。
付加回路３０Ａ内の増幅回路３２の非反転入力端子には、基準電源Ｅ１で生成された基準電圧ＶＲ０が供給される。この増幅回路３２の出力端子と抵抗Ｒｄとの接続点が上記ノードＮ４になる。すなわち、増幅回路３２の出力電圧、つまりノードＮ４の電圧が上記補正基準電圧ＶＮ４になる。
【００７８】
増幅回路３２は、例えばボルテージフォロアとして機能するバッファであって、増幅率が「１」倍のオペアンプである。この増幅回路３２は、抵抗Ｒｄの第１端子の電圧を、非反転入力端子に供給される基準電圧ＶＲ０と等しくなるように出力電圧（補正基準電圧ＶＮ４）を変更する。このような増幅回路３２及びノードＮ４によって、ＡＣ信号Ｖａを利得調整した信号Ｓａが基準電圧ＶＲ０から減算された補正基準電圧ＶＮ４が生成される。
【００７９】
このようなＤＣ−ＤＣコンバータ１Ａであっても、出力信号Ｓａを基準電圧ＶＲ０から減算することによって、出力電圧ＶｏのＡＣ成分を利得調整した信号が参照電圧ＶＲ２に伝達されるため、上記実施形態と同様の効果を奏する。
【００８０】
なお、参照電圧生成回路５０Ａは電圧生成回路の一例、分圧電圧Ｖｎは第１帰還電圧の一例、補正基準電圧ＶＮ４は第２基準電圧の一例、参照電圧ＶＲ２は第２参照電圧の一例、ＡＣカップリング部１１ＡはＡＣカップリング回路の一例、増幅回路３２は第２の増幅回路の一例である。
【００８１】
・上記実施形態では、基準電圧ＶＲ０と帰還電圧ＶＦＢのうち、帰還電圧ＶＦＢ側のみに出力電圧ＶｏのＡＣ成分を利得調整した出力信号Ｓａを付加するようにした。これに限らず、例えば基準電圧ＶＲ０側及び帰還電圧ＶＦＢ側の双方に上記出力信号Ｓａを付加するようにしてもよい。
【００８２】
例えば図１０に示すように、制御回路３Ｂは、利得調整回路１０Ｂと、付加回路３０Ｂ，３０Ｃと、比較器４０Ｂと、参照電圧生成回路５０Ｂとを有している。なお、先の図１〜図９に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
【００８３】
利得調整回路１０Ｂは、ＡＣカップリング部１１Ｂと、利得調整部２０Ｂとを有している。ＡＣカップリング部１１Ｂは、上記ＡＣカップリング部１１と同様に、出力電圧ＶｏのＡＣ成分を抽出してＡＣ信号Ｖａを生成する。利得調整部２０Ｂは、差動の利得調整回路であり、ＡＣ信号Ｖａを利得調整した信号を差動出力する。具体的には、利得調整部２０Ｂは、ＡＣ信号Ｖａを上記利得調整部２０と同様に利得調整した出力信号Ｓａを出力するとともに、グランドを基準にして上記出力信号Ｓａを反転させた反転信号ＸＳａを出力する。
【００８４】
付加回路３０Ｂは、付加回路３０と同様に、分圧電圧Ｖｎに利得調整部２０Ｂの出力信号Ｓａを加算して帰還電圧ＶＦＢを生成し、その帰還電圧ＶＦＢを比較器４０の反転入力端子に供給する。
【００８５】
付加回路３０Ｃは、基準電圧ＶＲ０に利得調整部２０Ｂの反転信号ＸＳａを加算して補正基準電圧ＶＮ４を生成する。ここで、反転信号ＸＳａは、上記出力信号Ｓａをグランドを基準にして反転させた信号である。このため、付加回路３０Ｃで生成された補正基準電圧ＶＮ４は、基準電圧ＶＲ０から利得調整部２０Ｂの出力信号Ｓａを減算した電圧である、とも言える。
【００８６】
参照電圧生成回路５０Ｂは、上記参照電圧生成回路５０Ａと同様に、スイッチ回路ＳＷ１がオンしている間は補正基準電圧ＶＮ４となり、スイッチ回路ＳＷ１がオフしている間は補正基準電圧ＶＮ４から所定の割合で上昇する参照電圧ＶＲ２を生成する。そして、参照電圧生成回路５０Ｂは、生成した参照電圧ＶＲ２を比較器４０Ｂの非反転入力端子に供給する。
【００８７】
比較器４０Ｂは、帰還電圧ＶＦＢが参照電圧ＶＲ２よりも高いときにＬレベルの出力信号Ｓ１を生成し、帰還電圧ＶＦＢが参照電圧ＶＲ２よりも低いときにＨレベルの信号Ｓ１を生成する。
【００８８】
次に、上記利得調整回路１０Ｂ及び付加回路３０Ｂ，３０Ｃの内部構成例を説明する。
図１１に示すように、コンデンサＣ３と抵抗Ｒ３との間の接続点は、ＰチャネルＭＯＳトランジスタＴ２６のゲートに接続されている。トランジスタＴ２６の第１端子は抵抗Ｒｓ１の第１端子に接続されている。また、トランジスタＴ２６の第２端子は、抵抗Ｒｄ１の第１端子に接続されている。この抵抗Ｒｄ１の第２端子はグランドに接続されている。そして、これらトランジスタＴ２６と抵抗Ｒｄ１との間のノードＮ５が、比較器４０Ｂ（図１０参照）の反転入力端子に接続されている。
【００８９】
抵抗Ｒｓ１の第２端子は、抵抗Ｒｓ２の第１端子に接続されている。抵抗Ｒｓ２の第２端子は、ＰチャネルＭＯＳトランジスタＴ２７の第１端子に接続されている。このトランジスタＴ２７のゲートには、グランドが接続されている。また、トランジスタＴ２７の第２端子は、抵抗Ｒｄ２の第１端子に接続されている。この抵抗Ｒｄ２の第２端子はグランドに接続されている。そして、これらトランジスタＴ２７と抵抗Ｒｄ２との間のノードが、参照電圧生成回路５０Ｂ（図１０参照）内のノードＮ４になる。
【００９０】
上記抵抗Ｒｓ１，Ｒｓ２間の接続点は、定電流源２５の第１端子に接続されている。この定電流源２５の第２端子は、バイアス電圧ＶＢが供給される電源線に接続されている。
一方、出力電圧Ｖｏの分圧電圧Ｖｎが生じるノードＮ１は、ＰチャネルＭＯＳトランジスタＴ３１のゲートに接続されている。トランジスタＴ３１の第１端子は、定電流源３３の第１端子に接続されている。このトランジスタＴ３１の第２端子は、抵抗Ｒｄ１の第１端子及び上記トランジスタＴ２６の第２端子、つまりノードＮ５に接続されている。
【００９１】
基準電源Ｅ１で生成された基準電圧ＶＲ０は、ＰチャネルＭＯＳトランジスタＴ３２のゲートに供給される。トランジスタＴ３２の第１端子は、定電流源３３の第１端子と上記トランジスタＴ３１の第１端子に接続されている。なお、定電流源３３の第２端子は、バイアス電圧ＶＢが供給される電源線に接続されている。上記トランジスタＴ３２の第２端子は、抵抗Ｒｄ２の第１端子及び上記トランジスタＴ２７の第２端子、つまりノードＮ４に接続されている。
【００９２】
そして、上記ノードＮ５から、分圧電圧Ｖｎに出力信号Ｓａが加算された帰還電圧ＶＦＢが出力される。また、上記ノードＮ４から、基準電圧ＶＲ０に反転信号ＸＳａが加算された補正基準電圧ＶＮ４が出力される。
【００９３】
このようなＤＣ−ＤＣコンバータ１Ｂであっても、出力電圧ＶｏのＡＣ成分を利得調整した信号が帰還電圧ＶＦＢ及び参照電圧ＶＲ２に伝達されるため、上記実施形態と同様の効果を奏する。
【００９４】
なお、付加回路３０Ｂは第１付加回路の一例、付加回路３０Ｃは第２付加回路の一例、参照電圧生成回路５０Ｂは電圧生成回路の一例、定電流源２５、トランジスタＴ２６，Ｔ２７及び抵抗Ｒｓ１，Ｒｓ２は電流変換回路の一例、抵抗Ｒｄ１，Ｒｄ２は電圧変換回路の一例である。また、定電流源３３及びトランジスタＴ３１は第１付加回路の一例、定電流源３３及びトランジスタＴ３２は第２付加回路の一例、出力信号Ｓａは第１出力信号の一例、反転信号ＸＳａは第２出力信号の一例である。
【００９５】
・図１２に示されるように、ＤＣ−ＤＣコンバータ１の抵抗Ｒ１に対して並列にコンデンサＣ４を接続するようにしてもよい。このコンデンサＣ４によって、上記利得調整回路１０とは別に位相余裕を確保することができるため、より多くの位相余裕を確保することができる。なお、上記同様に、ＤＣ−ＤＣコンバータ１Ａ，１Ｂの抵抗Ｒ１に対して並列にコンデンサＣ４を接続するようにしてもよい。
【００９６】
・上記実施形態では、出力電圧Ｖｏを抵抗Ｒ１，Ｒ２にて分圧した分圧電圧Ｖｎに、利得調整回路１０の出力信号Ｓａを付加するようにした。これに限らず、例えば出力電圧Ｖｏに、利得調整回路１０の出力信号Ｓａを付加するようにしてもよい。なお、この場合には、出力電圧Ｖｏが第１帰還電圧の一例になる。
【００９７】
・上記実施形態では、スロープ生成用のコンデンサＣ２と並列に接続されたスイッチ回路ＳＷ１に出力信号Ｓ３を供給するようにしたが、メイン側のトランジスタＴ１のオン期間又はオフ期間に対応する信号であれば特に制限されない。例えば制御信号ＤＨ，ＤＬやトランジスタＴ１，Ｔ２間の接続点の電圧であってもよい。
【００９８】
・上記実施形態の参照電圧生成回路５０では、基準電圧ＶＲ０を一定の傾斜（割合）で変化させて参照電圧ＶＲ１を生成するようにした。これに限らず、例えば参照電圧生成回路５０において、入力電圧Ｖｉや出力電圧Ｖｏや負荷の変動に応じて可変される傾斜で基準電圧ＶＲ０を変化させて参照電圧ＶＲ１を生成するようにしてもよい。
【００９９】
・上記実施形態では、所定周期で立ち上がるＨレベルのクロック信号ＣＬＫに従ってトランジスタＴ１をオフさせるようにした。これに限らず、例えば比較器４０から出力される信号Ｓ１の立ち上がりタイミング（トランジスタＴ１のオンタイミング）から所定時間経過後にトランジスタＴ１をオフさせるようにしてもよい。この場合、例えば発振器６１の代わりに、上記信号Ｓ１の立ち上がりタイミングから、入力電圧Ｖｉや出力電圧Ｖｏに依存した時間経過後にＨレベルのパルス信号をＲＳ−ＦＦ回路６０のリセット端子Ｒに出力するタイマ回路を設けてもよい。あるいは、ＲＳ−ＦＦ回路６０及び発振器６１に代えて１ショットフリップフロップ回路を設けるようにしてもよい。
【０１００】
・上記実施形態では、スイッチ回路の一例としてＰチャネルＭＯＳトランジスタＴ１を開示したが、ＮチャネルＭＯＳトランジスタを用いてもよい。また、スイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、複数のトランジスタを含むスイッチ回路を用いてもよい。
【０１０１】
・上記実施形態における基準電圧ＶＲ０を制御回路３の外部で生成するようにしてもよい。
・上記実施形態におけるトランジスタＴ１，Ｔ２を制御回路３に含めるようにしてもよい。また、コンバータ部２を制御回路３に含めるようにしてもよい。
【０１０２】
・上記実施形態では、同期整流方式のＤＣ−ＤＣコンバータに具体化したが、非同期整流方式のＤＣ−ＤＣコンバータに具体化してもよい。
・上記実施形態では、帰還電圧ＶＦＢと参照電圧ＶＲ１とを比較し、その比較結果に応じてメイン側のトランジスタＴ１のオンタイミングを設定するＤＣ−ＤＣコンバータに具体化した。これに限らず、例えば帰還電圧ＶＦＢと参照電圧ＶＲ１とを比較し、その比較結果に応じてメイン側のトランジスタＴ１のオフタイミングを設定するＤＣ−ＤＣコンバータに具体化してもよい。
【０１０３】
・図１３に、上記ＤＣ−ＤＣコンバータ１（又はＤＣ−ＤＣコンバータ１Ａ，１Ｂ）を有する電子機器１００の一例を示す。電子機器１００は、本体部１１０と、本体部１１０に電力を供給する電源部１３０とを有している。
【０１０４】
まず、本体部１１０の内部構成例を説明する。
プログラムを実行する中央処理装置（ＣＰＵ）１１１には、そのＣＰＵ１１１で実行されるプログラム又はＣＰＵ１１１が処理するデータを記憶するメモリ１１２が接続されている。また、ＣＰＵ１１１には、インタフェース（Ｉ／Ｆ）１１３を介してキーボード１１４Ａ及びポインティングデバイス１１４Ｂが接続されている。ポインティングデバイス１１４Ｂは、例えばマウス、トラックボール、タッチパネルや静電センサを有するフラットデバイス等である。
【０１０５】
また、ＣＰＵ１１１には、インタフェース１１５を介してディスプレイ１１６が接続され、インタフェース１１７を介して通信部１１８が接続されている。ディスプレイ１１６は、例えば液晶ディスプレイやエレクトロルミネッセンスパネル等である。通信部１１８は、例えばローカルエリアネットワークボード等である。
【０１０６】
また、ＣＰＵ１１１には、インタフェース１１９を介して外部記憶装置１２０が接続され、インタフェース１２１を介して着脱可能記録媒体アクセス装置１２２が接続されている。外部記憶装置１２０は、例えばハードディスクである。アクセス装置１２２がアクセスする着脱可能な記録媒体としては、例えばＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disk）、フラッシュメモリカード等が挙げられる。
【０１０７】
次に、電源部１３０の内部構成例を説明する。
ＤＣ−ＤＣコンバータ１と交流アダプタ１３１は、スイッチＳＷを介して上記本体部１１０に接続されている。これらＤＣ−ＤＣコンバータ１及び交流アダプタ１３１のいずれか一方から電力が本体部１１０に供給される。ＤＣ−ＤＣコンバータ１は、図１３の例では、例えば電池１３２からの入力電圧Ｖｉを出力電圧Ｖｏに変換し、その出力電圧Ｖｏを本体部１１０に供給する。
【０１０８】
このような電子機器としては、ノート型のパーソナルコンピュータ、携帯電話等の通信機器、携帯情報端末（ＰＤＡ）等の情報処理装置、デジタルカメラやビデオカメラ等の映像機器、テレビジョン装置等の受信機などが挙げられる。
【符号の説明】
【０１０９】
１，１Ａ，１Ｂ  ＤＣ−ＤＣコンバータ
３，３Ａ，３Ｂ  制御回路
１０，１０Ａ，１０Ｂ  利得調整回路
１１，１１Ａ，１１Ｂ  ＡＣカップリング部
２０，２０Ａ，２０Ｂ  利得調整部
２１  増幅回路
２２  定電流源
２３，２４  カレントミラー回路
Ｔ２１  ＮチャネルＭＯＳトランジスタ
Ｒｓ，Ｒｓ１，Ｒｓ２  抵抗
Ｒｄ，Ｒｄ１，Ｒｄ２  抵抗
３０，３０Ａ〜３０Ｃ  付加回路
３１，３２  増幅回路
４０  比較器
５０，５０Ａ，５０Ｂ  参照電圧生成回路
６０  ＲＳ−ＦＦ回路
６１  発振器
６２  駆動回路
Ｔ１  ＰチャネルＭＯＳトランジスタ
【図１】
2013046496.tif 000013
【図２】
2013046496.tif 000014
【図３】
2013046496.tif 000015
【図４】
2013046496.tif 000016
【図５】
2013046496.tif 000017
【図６】
2013046496.tif 000018
【図７】
2013046496.tif 000019
【図８】
2013046496.tif 000020
【図９】
2013046496.tif 000021
【図１０】
2013046496.tif 000022
【図１１】
2013046496.tif 000023
【図１２】
2013046496.tif 000024
【図１３】
2013046496.tif 000025
【図１４】
2013046496.tif 000026