(57)【要約】【課題】データ線における電位変動を抑え、電位変動による画質の劣化の少ない表示を行うことができるようにする。【解決手段】複数の一対のデータ線のそれぞれに対して、一対のデータ線同士を短絡する短絡回路を設ける。画素に対して映像信号の書き込みを行う前に、一対のデータ線をハイインピーダンス状態とする。画素に対して前記映像信号の書き込みが行われる前に一旦、一対のデータ線同士を短絡回路によって短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、短絡状態を解除して映像信号の書き込みを行う。【選択図】図１
2013068837.tif 000002
【特許請求の範囲】
【請求項１】
一対のデータ線が複数、第１の方向に並列的に配置されてなるデータ線群と、
ゲート線が複数、第２の方向に並列的に配置されてなるゲート線群と、
複数の画素を有し、前記各画素が前記一対のデータ線と前記ゲート線との交点に配置されてなる表示部と、
前記一対のデータ線の一方に正相のデータ信号を供給すると共に、前記一対のデータ線の他方に前記正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路と、
前記ゲート線にゲート信号を供給するゲート線駆動回路と、
前記複数の一対のデータ線のそれぞれに対して設けられ、前記複数の一対のデータ線のそれぞれにおいて、前記一対のデータ線同士を短絡する短絡回路と
を備え、
前記画素は、前記一対のデータ線の少なくとも１つに接続され、前記正相のデータ信号と前記逆相のデータ信号との少なくとも１つのデータ信号が、映像信号として書き込まれるようになされ、
前記データ線駆動回路は、前記画素に対して前記映像信号の書き込みを行う前に、前記一対のデータ線をハイインピーダンス状態とし、
前記短絡回路は、前記画素に対して前記映像信号の書き込みが行われる前に一旦、前記一対のデータ線同士を短絡状態とし、前記一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、前記短絡状態を解除して前記映像信号の書き込みが行われるようにする
表示装置。
【請求項２】
前記画素は、前記一対のデータ線の両方に接続され、前記正相のデータ信号と前記逆相のデータ信号との差動による映像信号の書き込みが行われる
請求項１に記載の表示装置。
【請求項３】
前記画素が前記第２の方向に複数配置され、
前記複数の画素は、前記第２の方向において１画素ごとに前記一対のデータ線の一方と他方とに交互に接続され、前記第２の方向において１画素ごとに前記正相のデータ信号と前記逆相のデータ信号とが交互に前記映像信号として書き込まれる
請求項１に記載の表示装置。
【請求項４】
前記短絡回路が、前記表示部と前記データ線駆動回路との間に配置されている
請求項１に記載の表示装置。
【請求項５】
前記表示部を挟んで、前記短絡回路と前記データ線駆動回路とが互いに反対側に配置されている
請求項１に記載の表示装置。
【請求項６】
一対のデータ線が複数、第１の方向に並列的に配置されてなるデータ線群と、
ゲート線が複数、第２の方向に並列的に配置されてなるゲート線群と、
複数の画素を有し、前記各画素が前記一対のデータ線と前記ゲート線との交点に配置されてなる表示部と、
前記一対のデータ線の一方に正相のデータ信号を供給すると共に、前記一対のデータ線の他方に前記正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路と、
前記ゲート線にゲート信号を供給するゲート線駆動回路と
を備え、
前記画素が、前記一対のデータ線の少なくとも１つに接続され、前記正相のデータ信号と前記逆相のデータ信号との少なくとも１つのデータ信号が、映像信号として書き込まれるようになされた表示装置に対して、
前記複数の一対のデータ線のそれぞれに対して、前記一対のデータ線同士を短絡する短絡回路を設け、
前記画素に対して前記映像信号の書き込みを行う前に、前記一対のデータ線をハイインピーダンス状態とし、
前記画素に対して前記映像信号の書き込みが行われる前に一旦、前記一対のデータ線同士を前記短絡回路によって短絡状態とし、前記一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、前記短絡状態を解除して前記映像信号の書き込みを行う
表示装置の駆動方法。
【請求項７】
表示装置を備え、
前記表示装置は、
一対のデータ線が複数、第１の方向に並列的に配置されてなるデータ線群と、
ゲート線が複数、第２の方向に並列的に配置されてなるゲート線群と、
複数の画素を有し、前記各画素が前記一対のデータ線と前記ゲート線との交点に配置されてなる表示部と、
前記一対のデータ線の一方に正相のデータ信号を供給すると共に、前記一対のデータ線の他方に前記正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路と、
前記ゲート線にゲート信号を供給するゲート線駆動回路と、
前記複数の一対のデータ線のそれぞれに対して設けられ、前記複数の一対のデータ線のそれぞれにおいて、前記一対のデータ線同士を短絡する短絡回路と
を含み、
前記画素は、前記一対のデータ線の少なくとも１つに接続され、前記正相のデータ信号と前記逆相のデータ信号との少なくとも１つのデータ信号が、映像信号として書き込まれるようになされ、
前記データ線駆動回路は、前記画素に対して前記映像信号の書き込みを行う前に、前記一対のデータ線をハイインピーダンス状態とし、
前記短絡回路は、前記画素に対して前記映像信号の書き込みが行われる前に一旦、前記一対のデータ線同士を短絡状態とし、前記一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、前記短絡状態を解除して前記映像信号の書き込みが行われるようにする
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、マトリクス状に配置された複数の画素を有し、例えば差動のデジタル信号によってデジタル駆動を行う表示装置およびその駆動方法、ならびにそのような表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
図１２は、一般的なアクティブマトリクス型の表示装置の構成例を示している。この表示装置は、データ線群とゲート線群とを備え、データ線群とゲート線群との各交点に画素１１１が配置されて表示領域１１０（破線領域内）を構成している。データ線群は、複数のデータ線Ｄ１〜Ｄｎが並列に配置されてなる。ゲート線群は、データ線群に対して電気的に絶縁され、複数のゲート線Ｇ１〜Ｇｍが、データ線群に直行して並列に配置されてなる。表示領域１１０の周囲にはデータ線群とゲート線群とを駆動するデータ線駆動回路１１２とゲート線駆動回路１１３とが配置されている。特許文献１．２には、このようなアクティブマトリクス型の表示装置に関する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−２４３９９８号公報
【特許文献２】特開２０１０−２５６９１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
アクティブマトリクス型の表示装置において、画質に影響する要素の一つとして、画素部の電源電位およびグランド電位の変動がある。これは画素への書き込み時のデータ線充放電電流による電圧降下を主要因として発生する。書き込み時の電流は常に一定ではなく、書き込み前のデータ線電位と次のタイミングで書き込む信号電位との関係で決まるため、書き込みデータ（階調）に依存して電源電位およびグランド電位の変動量が変わる。特に、デジタル値で画素への書き込みを行うパルス幅変調（ＰＷＭ）方式の液晶表示装置において、Ｈ（ハイ）レベルのデータは電源電位、Ｌ（ロー）レベルのデータはグランド電位が画素に印加されるが、画素電極と対向電極間との電圧が液晶にかかることで表示を行うため、電源電位の変動が画質劣化に直結し問題となっている。このような画質劣化は高解像度化によるデータ線本数の増加＝データ線充放電電流の増加により顕著になるため、対応が必要となる。
【０００５】
本開示の目的は、データ線における電位変動を抑え、電位変動による画質の劣化の少ない表示を行うことができるようにした表示装置およびその駆動方法、ならびに電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
本開示による表示装置は、一対のデータ線が複数、第１の方向に並列的に配置されてなるデータ線群と、ゲート線が複数、第２の方向に並列的に配置されてなるゲート線群と、複数の画素を有し、各画素が一対のデータ線とゲート線との交点に配置されてなる表示部と、一対のデータ線の一方に正相のデータ信号を供給すると共に、一対のデータ線の他方に正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路と、ゲート線にゲート信号を供給するゲート線駆動回路と、複数の一対のデータ線のそれぞれに対して設けられ、複数の一対のデータ線のそれぞれにおいて、一対のデータ線同士を短絡する短絡回路とを備え、画素が、一対のデータ線の少なくとも１つに接続され、正相のデータ信号と逆相のデータ信号との少なくとも１つのデータ信号が、映像信号として書き込まれるようになされているものである。そして、データ線駆動回路が、画素に対して映像信号の書き込みを行う前に、一対のデータ線をハイインピーダンス状態とし、短絡回路が、画素に対して映像信号の書き込みが行われる前に一旦、一対のデータ線同士を短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、短絡状態を解除して映像信号の書き込みが行われるようにするようにしたものである。
【０００７】
本開示による表示装置の駆動方法は、一対のデータ線が複数、第１の方向に並列的に配置されてなるデータ線群と、ゲート線が複数、第２の方向に並列的に配置されてなるゲート線群と、複数の画素を有し、各画素が一対のデータ線とゲート線との交点に配置されてなる表示部と、一対のデータ線の一方に正相のデータ信号を供給すると共に、一対のデータ線の他方に正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路と、ゲート線にゲート信号を供給するゲート線駆動回路とを備え、画素が、一対のデータ線の少なくとも１つに接続され、正相のデータ信号と逆相のデータ信号との少なくとも１つのデータ信号が、映像信号として書き込まれるようになされた表示装置に対して、以下の駆動方法で駆動するようにしたものである。すなわち、複数の一対のデータ線のそれぞれに対して、一対のデータ線同士を短絡する短絡回路を設け、画素に対して映像信号の書き込みを行う前に、一対のデータ線をハイインピーダンス状態とし、画素に対して映像信号の書き込みが行われる前に一旦、一対のデータ線同士を短絡回路によって短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、短絡状態を解除して映像信号の書き込みを行うようにしたものである。
【０００８】
本開示による電子機器は、上記本開示による表示装置を備えたものである。
【０００９】
本開示による表示装置、その駆動方法、または電子機器では、画素に対して映像信号の書き込みを行う前に、一対のデータ線をハイインピーダンス状態とする。また、画素に対して映像信号の書き込みが行われる前に一旦、一対のデータ線同士を短絡回路によって短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、短絡状態を解除して映像信号の書き込みを行う。
【発明の効果】
【００１０】
本開示の表示装置、その駆動方法、または電子機器によれば、画素に対して映像信号の書き込みが行われる前に一旦、一対のデータ線同士を短絡回路によって短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、短絡状態を解除して映像信号の書き込みを行うようにしたので、データ線における電位変動を抑え、電位変動による画質の劣化の少ない表示を行うことができる。
【図面の簡単な説明】
【００１１】
【図１】本開示の第１の実施の形態に係る表示装置の一構成例を示すブロック図である。
【図２】第１の実施の形態に係る表示装置における画素ごとの駆動回路の具体例を示す回路図である。
【図３】（Ａ）は一対のデータ線の電位を示す波形図である。（Ｂ）はゲート線の電位を示す波形図である。（Ｃ）は電源電流（グランド電流）を示す波形図である。（Ｄ）は電源電位を示す波形図である。（Ｅ）はグランド電位を示す波形図である。
【図４】（Ａ）は画素電極電位を示す波形図である。（Ｂ）は対向電極電位を示す波形図である。
【図５】第１の実施の形態に係る表示装置の変形例を示すブロック図である。
【図６】第２の実施の形態に係る表示装置の一構成例を示すブロック図である。
【図７】第２の実施の形態に係る表示装置における画素ごとの駆動回路の具体例を示す回路図である。
【図８】第２の実施の形態に係る表示装置の変形例を示すブロック図である。
【図９】比較例に係る表示装置の構成例を示すブロック図である。
【図１０】比較例に係る表示装置における波形図であり、（Ａ）はデータ線の電位を示し、（Ｂ）はゲート線の電位を示し、（Ｃ）は電源電流（グランド電流）を示し、（Ｄ）は電源電位を示し、（Ｅ）はグランド電位を示す。
【図１１】比較例に係る表示装置における電位の変動の例を示した波形図であり、（Ａ）は画素電極電位を示し、（Ｂ）は対向電極電位を示す。
【図１２】従来の表示装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下、本開示の実施の形態について図面を参照して詳細に説明する。
【００１３】
＜第１の実施の形態＞
［表示装置の構成］
図１は、本開示の第１の実施の形態に係る表示装置の一構成例を示している。この表示装置は、データ線群とゲート線群とを備え、データ線群とゲート線群との各交点に画素１１１がマトリクス状に配置されて表示領域（表示部）１０（破線領域内）を構成している。
【００１４】
データ線群は、複数のデータ線Ｄ１〜Ｄｎ，ＸＤ１〜ＸＤｎが第１の方向（水平方向）に並列的に配置されてなる。複数のデータ線Ｄ１〜Ｄｎ，ＸＤ１〜ＸＤｎは、差動構成であり、一方のデータ線Ｄ１〜Ｄｎが正相、他方のデータ線ＸＤ１〜ＸＤｎが逆相となる差動の構成となっており、例えば一方のデータ線Ｄｎと他方のデータ線ＸＤｎとが一対のデータ線となっている。従って、データ線群は、一対のデータ線が複数、水平方向に並列的に配置されたものとなっている。以下では複数の一対のデータ線のうちの１つを、例えば一対のデータ線Ｄｎ／ＸＤｎと表記する。ゲート線群は、データ線群に対して電気的に絶縁されている。ゲート線群は、複数のゲート線Ｇ１〜Ｇｍが、第２の方向（垂直方向）に並列的に配置されてなる。
【００１５】
表示領域１０の周囲には、データ線群とゲート線群とを駆動するデータ線駆動回路１２とゲート線駆動回路１３とが配置されている。データ線駆動回路１２は、データ線群を介して、複数の画素１１に対して水平方向に順次、映像信号に基づく画像データ信号（階調信号）を供給するものである。より具体的には、一対のデータ線（例えばＤｎ／ＸＤｎ）の一方（例えばＤｎ）に正相のデータ信号を供給すると共に、一対のデータ線の他方（例えばＸＤｎ）に正相のデータ信号とは逆相のデータ信号を供給するようになっている。ゲート線駆動回路１３は、ゲート線群を介して、複数の画素１１に対して垂直方向に順次、ゲート信号（走査信号）を供給するものである。
【００１６】
各画素１１は、一対のデータ線（例えばＤｎ／ＸＤｎ）とゲート線（例えばＧｍ）との交点に配置されている。各画素１１は、一対のデータ線（例えばＤｎ／ＸＤｎ）の両方に接続され、正相のデータ信号と逆相のデータ信号との差動による映像信号の書き込みが行われるようになっている。この表示装置は、例えばパルス幅変調（ＰＷＭ）方式で駆動されるようになっており、映像信号としては例えば０，１のデジタル値で書き込まれるようになっている。
【００１７】
この表示装置は、短絡回路１４を備えている。短絡回路１４は、表示領域１０とデータ線駆動回路１２との間に配置されている。短絡回路１４は、複数の一対のデータ線のそれぞれに対して設けられ、複数の一対のデータ線のそれぞれにおいて、一対のデータ線同士を短絡するものである。短絡回路１４は、画素１１に対して映像信号の書き込みが行われる前に一旦、一対のデータ線同士を短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、短絡状態を解除して映像信号の書き込みが行われるようにするものである。データ線駆動回路１２は、画素１１に対して映像信号の書き込みを行う前に、一対のデータ線をハイインピーダンス状態とするようになっている。
【００１８】
複数の画素１１は、例えば液晶表示パネルによって構成されている。液晶表示パネルは例えば、画素基板と対向基板との間に液晶層を挟み込み、画素基板と対向基板との間に電界を印加することで、液晶層を透過する光を変調させるものである。
【００１９】
（画素１１ごとの駆動回路の具体例）
図２は、画素１１ごとの駆動回路の具体例を示している。ここでは、表示装置が、デジタル値で画素１１への書き込みを行うパルス幅変調方式の液晶表示装置であるものとする。また、図２では一対のデータ線Ｄｎ／ＸＤｎとゲート線Ｇｍとの交点に配置された画素１１を代表して示している。この駆動回路は、画素電極２１および対向電極２２と、画素電極２１と対向電極２２との間に形成された液晶容量２０とを備えている。画素電極２１は例えば、複数の画素１１に対応して図示しない画素基板上にマトリクス状に配置されている。対向電極２２は例えば、複数の画素１１に共通する電極として、図示しない対向基板上に配置されている。
【００２０】
この駆動回路はまた、第１のトランスファゲートＴＧ１と、第２のトランスファゲートＴＧ２と、第３のトランスファゲートＴＧ３と、第４のトランスファゲートＴＧ４と、第１のインバータＩＮＶ１と、第２のインバータＩＮＶ２とを備えている。
【００２１】
第１のトランスファゲートＴＧ１は、ゲート線Ｇｍおよび一方のデータ線Ｄｎに接続されている。第２のトランスファゲートＴＧ２は、ゲート線Ｇｍおよび他方のデータ線ＸＤｎに接続されている。第１のトランスファゲートＴＧ１と第２のトランスファゲートＴＧ２との間に第１のインバータＩＮＶ１および第２のインバータＩＮＶ２が配置されている。第３のトランスファゲートＴＧ３および第４のトランスファゲートＴＧ４は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型回路となっている。第３のトランスファゲートＴＧ３の第１の端子は、第１のトランスファゲートＴＧ１と第１のインバータＩＮＶ１および第２のインバータＩＮＶ２との間に接続されている。第４のトランスファゲートＴＧ４の第１の端子は、第２のトランスファゲートＴＧ２と第１のインバータＩＮＶ１および第２のインバータＩＮＶ２との間に接続されている。画素電極２１は、第３のトランスファゲートＴＧ３の第２の端子と第４のトランスファゲートＴＧ４の第２の端子とに接続されている。対向電極２２には、共通電位（Ｖｃｏｍ）が印加される。
【００２２】
［表示装置の動作］
（比較例に係る表示装置の動作）
まず、比較例として、短絡回路１４を設けなかった場合の表示装置（図９参照）の動作およびその問題点について説明する。この比較例に係る表示装置の構成は、短絡回路１４を設けていないことを除いて、図１および図２と同様の構成となっている。
【００２３】
図９に示した比較例に係る表示装置の書き込み時の波形イメージを図１０（Ａ）〜（Ｅ）に示す。なお、図１０（Ａ）〜（Ｅ）では一対のデータ線Ｄｎ／ＸＤｎとゲート線Ｇｍとの交点に配置された画素１１に対して書き込み動作を行う場合を代表して示している。Ａ期間にはデータ線駆動回路１２の出力データの切り替わりにより一対のデータ線Ｄｎ／ＸＤｎの電位（図１０（Ａ））が変化し、その後、ゲート線ＧｍのＨ（ハイ）レベル期間（図１０（Ｂ））に画素１１へデータの書き込みを行う。このとき、一対のデータ線Ｄｎ／ＸＤｎの充放電のために電源電流およびグランド電流（図１０（Ｃ））が流れることで電圧降下による電源電位およびグランド電位の変動が発生している（図１０（Ｄ），（Ｅ））。一方、Ｂ期間では一対のデータ線Ｄｎ／ＸＤｎの電位に変化はなく、電源電流およびグランド電流が流れないため電位の変動も起こらない。
【００２４】
このようにデータの状態により電源電位およびグランド電位の変動に差が発生するが、より長い時間で考えた画素電極２１の電位と対向電極２２の電位とのイメージを図１１（Ａ），（Ｂ）に示す。あるＨレベルのデータを保持した画素１１に注目し、Ｃ期間ではそれ以外のデータ線電位の変化による電源電位の変動が発生し、Ｄ期間ではそれ以外のデータ線電位の変化がなく電源電位の変動が発生していない場合を考える。このとき、Ｈレベルを保持した画素電極電位＝電源電位となるため、Ｃ期間では画素電極電位のレベルが低下するが、Ｄ期間では画素電極電位の低下は発生しない。対向電極電位は回路動作の影響を受けず一定となっているため、理想的にはＤ期間内のΔＶ２で示す画素電極電位と対向電極電位との差電圧が液晶に印加されるはずのものが、Ｃ期間では液晶印加電圧ΔＶ１へと低下することになり、本来の階調表現とはならず画質の劣化となって現れることが問題となる。また、電源電位およびグランド電位の変動を加味して外部からのデータ入力に補正を行うことを考えた場合にも、電源電位およびグランド電位の変動量がデータにより変わるため、これを見込んで補正を行うことは難しい。
【００２５】
（改善動作例）
上述の比較例を改善した、本実施の形態に係る表示装置の動作を、図３〜図４を参照して説明する。
【００２６】
本実施の形態に係る表示装置では、映像信号書き込み時のデータ線群の充放電電流による電源電位およびグランド電位の変動による画質劣化を低減するために、映像信号の書き込み前に一旦、データ線群をハイインピーダンス状態とする。かつ、対となる正相のデータ線および逆相のデータ線を短絡回路１４によって短絡し、データ線群の電位を正相の電位と逆相の電位との丁度中間となる電位（（１／２）×（Ｈレベル＋Ｌレベル））としてから書き込みを行う。これにより、繰り返し映像信号を書き込む際のデータ線群の充放電電流を均一化することにより電源電位およびグランド電位の変動を抑えることで、液晶に印加される電圧の変動による輝度の低下や輝度の時間的な変動による画面のちらつきを抑えた画質向上を実現する。
【００２７】
この表示装置の書き込み動作時の波形イメージを図３（Ａ）〜（Ｅ）に示す。上述の図１０（Ａ）〜（Ｅ）の場合と同様、一対のデータ線Ｄｎ／ＸＤｎの電位はＡ期間で変化し、Ｂ期間では不変という条件でのイメージを示している。この構成での動作としてはＡ，Ｂ期間中のＡ１期間およびＢ１期間に対である一方のデータ線Ｄｎと他方のデータ線ＸＤｎとを短絡回路１４を介してショートさせ、中間電位とする。ショートする前の一方のデータ線Ｄｎと他方のデータ線ＸＤｎとの電位は常に一方がＨ（ハイ）レベル、他方がＬ（ロー）レベルという関係であるため、ショート後の中間電位は常に（（１／２）×（Ｈレベル＋Ｌレベル））となる。このとき同時にデータ線駆動回路１２の出力をハイインピーダンス状態としておき、データ線駆動回路１２の出力がショートすることを防ぐ。一対のデータ線Ｄｎ／ＸＤｎが中間電位となったあとのＡ２期間およびＢ２期間では、短絡回路１４を切断状態として短絡状態を解除し、データ線駆動回路１２からの駆動により一対のデータ線Ｄｎ／ＸＤｎの充放電を完了させ、その後ゲート線ＧｍをＨレベルとし画素１１へデータの書き込みを行う。このような駆動方法を取ることで一対のデータ線Ｄｎ／ＸＤｎの変化は書き込むデータによりＡ期間およびＢ期間でＤｎとＸＤｎの変化の方向が変わるだけで、常に同じ中間電位から一方が電源電位レベルへの変化、他方がグランド電位レベルへの変化をすることになる。これにより一対のデータ線Ｄｎ／ＸＤｎの充放電を担う電源電流およびグランド電流の電流もＡ期間とＢ期間で差がなくなり、電源電位およびグランド電位の変動も同様にＡ期間とＢ期間で差がなくなる。
【００２８】
図４（Ａ），（Ｂ）に、図１１（Ａ），（Ｂ）と同様の条件で、あるＨレベルのデータを保持した画素１１に注目し、Ｃ期間ではそれ以外のデータ線電位の変化があり、Ｄ期間ではそれ以外のデータ線電位の変化がない場合の画素電極２１の電位と対向電極２２の電位とのイメージを示す。Ｃ期間およびＤ期間ともに電源電位の変動に差がないため、画素電極電位はＣ期間とＤ期間とで差がなくなる。このような駆動方法でも図４（Ａ），（Ｂ）中に示したΔＶ１とΔＶ２のように過渡的に発生する電源電位の変動はあり、完全に一定になるわけではないが、上述の比較例で問題となっていた前後の書き込みデータに依存した電源電位およびグランド電位の変動を抑えることが可能であり、書き込みデータに依存した画質劣化を抑え、画質の向上が可能となる。
【００２９】
［効果］
以上説明したように、本実施の形態に係る表示装置によれば、データ線における電位変動を抑え、電位変動による画質の劣化の少ない表示を行うことができる。
【００３０】
［第１の実施の形態の変形例］
図１の構成では短絡回路１４をデータ駆動回路１２側に配置していたが、図５に示すように、データ駆動回路１２とは反対側に短絡回路１４を配置しても良い。すなわち、表示領域１０を挟んで、短絡回路１４とデータ線駆動回路１２とが互いに反対側に配置されていても良い。
【００３１】
＜第２の実施の形態＞
次に、本開示の第２の実施の形態に係る表示装置について説明する。なお、上記第１の実施の形態に係る表示装置と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【００３２】
図１および図２に示した構成では、１つの画素１１に対して一対のデータ線の両方を接続し、１つの画素に正相のデータ信号と逆相のデータ信号とを印加して差動による映像信号の書き込みを行うようにしたが、１つの画素に対して１つのデータ線のみを接続するようにしても良い。そして、１つの画素１１に正相のデータ信号と逆相のデータ信号とのいずれか一方のみを印加することで、映像信号の書き込みを行うようにしても良い。
【００３３】
そのような回路の構成例を図６および図７に示す。図６に示したように、垂直方向の画素列において、各画素１１が、１画素ごとに一対のデータ線（例えばＤｎ／ＸＤｎ）の一方（例えばＤｎ）と、他方（例えばＸＤｎ）とに交互に接続されている。
【００３４】
図７は、画素１１ごとの駆動回路の具体例を示している。図７では、一対のデータ線Ｄｎ／ＸＤｎのうちの他方のデータ線ＸＤｎとゲート線Ｇｍとに接続された画素１１を代表して示している。この駆動回路は、ＴＦＴからなるトランジスタＴ１と、画素電極２１および対向電極２２と、画素電極２１と対向電極２２との間に形成された液晶容量２０とを備えている。トランジスタＴ１は、データ線ＸＤｎおよびゲート線Ｇｍを介して、データ線駆動回路１２およびゲート線駆動回路１３に接続されている。
【００３５】
図６および図７に示した表示装置では、垂直方向において、１画素ごとに正相のデータ信号と逆相のデータ信号とが交互に映像信号として書き込まれる。この表示装置においても、上記第１の実施の形態に係る表示装置と同様に、画素１１に対して映像信号の書き込みが行われる前に一旦、一対のデータ線同士を短絡回路１４によって短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、短絡状態を解除して映像信号の書き込みを行うことで、データ線における電位変動を抑え、電位変動による画質の劣化の少ない表示を行うことができる。
【００３６】
［第２の実施の形態の変形例］
図６の構成では短絡回路１４をデータ駆動回路１２側に配置していたが、図８に示すように、データ駆動回路１２とは反対側に短絡回路１４を配置しても良い。すなわち、表示領域１０を挟んで、短絡回路１４とデータ線駆動回路１２とが互いに反対側に配置されていても良い。
【００３７】
＜その他の実施の形態＞
本開示による技術は、上記各実施の形態の説明に限定されず種々の変形実施が可能である。
例えば、上記各実施の形態に係る表示装置はいずれも、表示機能を有する種々の電子機器に適用可能である。例えば、投射型のプロジェクタ、テレビジョン装置またはパーソナルコンピュータ等に適用可能である。
【００３８】
また例えば、本技術は以下のような構成を取ることができる。
（１）
一対のデータ線が複数、第１の方向に並列的に配置されてなるデータ線群と、
ゲート線が複数、第２の方向に並列的に配置されてなるゲート線群と、
複数の画素を有し、前記各画素が前記一対のデータ線と前記ゲート線との交点に配置されてなる表示部と、
前記一対のデータ線の一方に正相のデータ信号を供給すると共に、前記一対のデータ線の他方に前記正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路と、
前記ゲート線にゲート信号を供給するゲート線駆動回路と、
前記複数の一対のデータ線のそれぞれに対して設けられ、前記複数の一対のデータ線のそれぞれにおいて、前記一対のデータ線同士を短絡する短絡回路と
を備え、
前記画素は、前記一対のデータ線の少なくとも１つに接続され、前記正相のデータ信号と前記逆相のデータ信号との少なくとも１つのデータ信号が、映像信号として書き込まれるようになされ、
前記データ線駆動回路は、前記画素に対して前記映像信号の書き込みを行う前に、前記一対のデータ線をハイインピーダンス状態とし、
前記短絡回路は、前記画素に対して前記映像信号の書き込みが行われる前に一旦、前記一対のデータ線同士を短絡状態とし、前記一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、前記短絡状態を解除して前記映像信号の書き込みが行われるようにする
表示装置。
（２）
前記画素は、前記一対のデータ線の両方に接続され、前記正相のデータ信号と前記逆相のデータ信号との差動による映像信号の書き込みが行われる
上記（１）に記載の表示装置。
（３）
前記画素が前記第２の方向に複数配置され、
前記複数の画素は、前記第２の方向において１画素ごとに前記一対のデータ線の一方と他方とに交互に接続され、前記第２の方向において１画素ごとに前記正相のデータ信号と前記逆相のデータ信号とが交互に前記映像信号として書き込まれる
上記（１）に記載の表示装置。
（４）
前記短絡回路が、前記表示部と前記データ線駆動回路との間に配置されている
上記（１）ないし（３）のいずれか１つに記載の表示装置。
（５）
前記表示部を挟んで、前記短絡回路と前記データ線駆動回路とが互いに反対側に配置されている
上記（１）ないし（３）のいずれか１つに記載の表示装置。
（６）
一対のデータ線が複数、第１の方向に並列的に配置されてなるデータ線群と、
ゲート線が複数、第２の方向に並列的に配置されてなるゲート線群と、
複数の画素を有し、前記各画素が前記一対のデータ線と前記ゲート線との交点に配置されてなる表示部と、
前記一対のデータ線の一方に正相のデータ信号を供給すると共に、前記一対のデータ線の他方に前記正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路と、
前記ゲート線にゲート信号を供給するゲート線駆動回路と
を備え、
前記画素が、前記一対のデータ線の少なくとも１つに接続され、前記正相のデータ信号と前記逆相のデータ信号との少なくとも１つのデータ信号が、映像信号として書き込まれるようになされた表示装置に対して、
前記複数の一対のデータ線のそれぞれに対して、前記一対のデータ線同士を短絡する短絡回路を設け、
前記画素に対して前記映像信号の書き込みを行う前に、前記一対のデータ線をハイインピーダンス状態とし、
前記画素に対して前記映像信号の書き込みが行われる前に一旦、前記一対のデータ線同士を前記短絡回路によって短絡状態とし、前記一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、前記短絡状態を解除して前記映像信号の書き込みを行う
表示装置の駆動方法。
（７）
表示装置を備え、
前記表示装置は、
一対のデータ線が複数、第１の方向に並列的に配置されてなるデータ線群と、
ゲート線が複数、第２の方向に並列的に配置されてなるゲート線群と、
複数の画素を有し、前記各画素が前記一対のデータ線と前記ゲート線との交点に配置されてなる表示部と、
前記一対のデータ線の一方に正相のデータ信号を供給すると共に、前記一対のデータ線の他方に前記正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路と、
前記ゲート線にゲート信号を供給するゲート線駆動回路と、
前記複数の一対のデータ線のそれぞれに対して設けられ、前記複数の一対のデータ線のそれぞれにおいて、前記一対のデータ線同士を短絡する短絡回路と
を含み、
前記画素は、前記一対のデータ線の少なくとも１つに接続され、前記正相のデータ信号と前記逆相のデータ信号との少なくとも１つのデータ信号が、映像信号として書き込まれるようになされ、
前記データ線駆動回路は、前記画素に対して前記映像信号の書き込みを行う前に、前記一対のデータ線をハイインピーダンス状態とし、
前記短絡回路は、前記画素に対して前記映像信号の書き込みが行われる前に一旦、前記一対のデータ線同士を短絡状態とし、前記一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、前記短絡状態を解除して前記映像信号の書き込みが行われるようにする
電子機器。
【符号の説明】
【００３９】
１０，１１０…表示領域（表示部）、１１，１１１…画素、１２，１１２…データ線駆動回路、１３，１１３…ゲート線駆動回路、１４…短絡回路、２０…液晶容量、２１…画素電極、２２…対向電極、Ｄ１，Ｄ２，Ｄｎ，ＸＤ１，ＸＤ２，ＸＤｎ…データ線、Ｇ１，Ｇ２，Ｇｍ，ＸＧ１，ＸＧ２，ＸＧｍ…ゲート線、Ｔ１…トランジスタ、ＴＧ１…第１のトランスファゲート、ＴＧ２…第２のトランスファゲート、ＴＧ３…第３のトランスファゲート、ＴＧ４…第４のトランスファゲート、ＩＮＶ１…第１のインバータ、ＩＮＶ２…第２のインバータ。
【図１】
2013068837.tif 000003
【図２】
2013068837.tif 000004
【図３】
2013068837.tif 000005
【図４】
2013068837.tif 000006
【図５】
2013068837.tif 000007
【図６】
2013068837.tif 000008
【図７】
2013068837.tif 000009
【図８】
2013068837.tif 000010
【図９】
2013068837.tif 000011
【図１０】
2013068837.tif 000012
【図１１】
2013068837.tif 000013
【図１２】
2013068837.tif 000014