(57)【要約】【課題】入力電圧が低下しても、ハイサイドスイッチとローサイドスイッチのゲート−ソース間電圧が低下しないようにして、導通損失の増大を抑制する。【解決手段】ＤＣ−ＤＣコンバータの制御回路は、出力電圧と基準電圧との電圧差を検出する誤差電圧検出部と、電圧差に基づいて、ハイサイドスイッチおよびローサイドスイッチの切替を制御する制御信号を生成する信号処理部と、入力電圧を検出する入力電圧検出部と、制御信号に基づいて、ハイサイドスイッチの切替を制御するハイサイド制御電圧を生成するハイサイド制御部と、制御信号に基づいて、ローサイドスイッチの切替を制御するローサイド制御電圧を生成するローサイド制御部と、入力電圧検出部が所定電圧以下になったことを検出した場合、ハイサイド制御電圧またはローサイド制御電圧の電圧レベルを切り替える制御電圧切替部と、を備える。【選択図】図１
2013198277.tif 000002
【特許請求の範囲】
【請求項１】
ハイサイドスイッチおよびローサイドスイッチを有し入力電圧から矩形波電圧を生成し、前記矩形波電圧を平滑化して直流の出力電圧を生成するＤＣ−ＤＣコンバータの制御回路であって、
前記出力電圧と基準電圧との電圧差を検出する誤差電圧検出部と、
前記電圧差に基づいて、前記ハイサイドスイッチおよび前記ローサイドスイッチの切替を制御する制御信号を生成する信号処理部と、
前記入力電圧を検出する入力電圧検出部と、
前記制御信号に基づいて、前記ハイサイドスイッチの切替を制御する前記ハイサイド制御電圧を生成するハイサイド制御部と、
前記制御信号に基づいて、前記ローサイドスイッチの切替を制御する前記ローサイド制御電圧を生成するローサイド制御部と、
前記入力電圧検出部が所定電圧以下になったことを検出した場合、前記ハイサイド制御電圧または前記ローサイド制御電圧の電圧レベルを切り替える制御電圧切替部と、を備えることを特徴とする制御回路。
【請求項２】
前記制御電圧切替部は、前記入力電圧検出部が前記所定電圧以下になったことを検出した場合、前記ハイサイドスイッチをオンする際の前記ハイサイド制御電圧の電圧レベルと、前記ローサイドスイッチをオンする際の前記ローサイド制御電圧の電圧レベルとを切り替えることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記制御電圧切替部は、前記入力電圧検出部が前記所定電圧以下になったことを検出した場合には、オンする前記ハイサイドスイッチまたは前記ローサイドスイッチのゲート−ソース間電圧の低下が抑制されるように前記ハイサイド制御電圧または前記ローサイド制御電圧の電圧レベルを制御することを特徴とする請求項１または２に記載の制御回路。
【請求項４】
前記制御電圧切替部は、前記入力電圧検出部が前記所定電圧以下になったことを検出した場合には、オンする前記ハイサイドスイッチまたは前記ローサイドスイッチに対応する前記ハイサイド制御電圧または前記ローサイド制御電圧を、予め定めた所定電圧に切り替えることを特徴とする請求項３に記載の制御回路。
【請求項５】
前記ハイサイドスイッチは、ＰＭＯＳトランジスタであり、
前記ローサイドスイッチは、ＮＭＯＳトランジスタであり、
前記制御電圧切替部は、
前記入力電圧検出部が前記所定電圧以下になったことを検出した場合に、前記ハイサイドスイッチをオンする際の前記ハイサイド制御電圧に対応する前記ハイサイドスイッチのゲート電圧を接地電圧に設定する第１電圧設定部と、
前記入力電圧検出部が前記所定電圧以下になったことを検出した場合に、前記ローサイドスイッチをオンする際の前記ローサイド制御電圧に対応する前記ローサイドスイッチのゲート電圧を前記入力電圧に設定する第２電圧設定部と、を有することを特徴とする請求項４に記載の制御回路。
【請求項６】
前記入力電圧検出部は、前記ハイサイドスイッチおよび前記ローサイドスイッチのオン抵抗が所定の抵抗値を超えないように前記制限電圧を設定することを特徴とする請求項１乃至５のいずれかに記載の制御回路。
【請求項７】
入力電圧を供給する入力電圧線と、接地線との間に直列接続されるハイサイドスイッチおよびローサイドスイッチと、
請求項１乃至６のいずれかに記載の制御回路と、を備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項８】
前記ハイサイドスイッチと前記ローサイドスイッチとの間の接続線と、出力電圧を出力する出力電圧線との間に接続されるローパスフィルタを備えることを特徴とする請求項７に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、減電圧検出を行うＤＣ−ＤＣコンバータおよびその制御回路に関する。
【背景技術】
【０００２】
半導体集積回路内部の基準電圧発生回路は、５Ｖ以下の基準電圧を生成することを前提としていることが多い。ところが、バッテリで駆動される携帯電子機器は、電源電圧が一定とは限らず、バッテリの残容量が少なくなるにつれて、電源電圧が低下する。電源電圧が５Ｖ未満にまで下がると、基準電圧発生回路は、正常に動作しなくなり、所望の電圧レベルの基準電圧を生成できなくなる。
【０００３】
また、携帯電子機器は、ＤＣ−ＤＣコンバータで電源電圧を生成するのが一般的であるが、ＤＣ−ＤＣコンバータ内のハイサイドトランジスタ（ハイサイドスイッチ）とローサイドトランジスタ（ローサイドスイッチ）のゲート電圧が低下すると、これらトランジスタのゲート−ソース間電圧が低下してオン抵抗が高くなり、導通損失が増大してしまうという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１７２２０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態は、入力電圧が低下しても、導通損失の増大を抑制可能なＤＣ−ＤＣコンバータおよびその制御回路を提供するものである。
【課題を解決するための手段】
【０００６】
本実施形態によれば、ハイサイドスイッチおよびローサイドスイッチを有し入力電圧から矩形波電圧を生成し、前記矩形波電圧を平滑化して直流の出力電圧を生成するＤＣ−ＤＣコンバータの制御回路であって、前記出力電圧と基準電圧との電圧差を検出する誤差電圧検出部と、前記電圧差に基づいて、前記ハイサイドスイッチおよび前記ローサイドスイッチの切替を制御する制御信号を生成する信号処理部と、前記入力電圧を検出する入力電圧検出部と、前記制御信号に基づいて、前記ハイサイドスイッチの切替を制御する前記ハイサイド制御電圧を生成するハイサイド制御部と、前記制御信号に基づいて、前記ローサイドスイッチの切替を制御する前記ローサイド制御電圧を生成するローサイド制御部と、前記入力電圧検出部が所定電圧以下になったことを検出した場合、前記ハイサイド制御電圧または前記ローサイド制御電圧の電圧レベルを切り替える制御電圧切替部と、を備えることを特徴とする制御回路が提供される。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係るＤＣ−ＤＣコンバータの概略構成を示すブロック図。
【図２】ローサイドスイッチ５に用いられるＮＭＯＳトランジスタのゲート−ソース間電圧Ｖgsとオン抵抗との関係を示すグラフ。
【図３】第２の実施形態に係るＤＣ−ＤＣコンバータ１の概略構成を示すブロック図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら、本発明の実施形態を説明する。
【０００９】
（第１の実施形態）
図１は第１の実施形態に係るＤＣ−ＤＣコンバータ１の概略構成を示すブロック図である。図１のＤＣ−ＤＣコンバータ１は、パワー段回路２と、制御回路３とを備えている。
【００１０】
パワー段回路２は、直流の入力電圧線Ｖinと接地線Ｖssとの間に直列接続されるハイサイドスイッチ４およびローサイドスイッチ５と、ハイサイドスイッチ４とローサイドスイッチ５との間の接続ノードに接続されるローパスフィルタ６とを有する。ローパスフィルタ６内の平滑コンデンサＣoutに並列に負荷抵抗ＲLoadが接続されている。
【００１１】
ローパスフィルタ６は、ハイサイドスイッチ４とびローサイドスイッチ５との間の接続ノードとＤＣ−ＤＣコンバータ１の出力電圧線Ｖoutとの間に接続されるインダクタＬ１と、出力電圧線Ｖoutと接地線Ｖssとの間に接続される平滑コンデンサＣoutとを有する。
【００１２】
制御回路３は、誤差電圧検出部１１と、信号処理部１２と、減電圧検出部（入力電圧検出部）１３と、制御電圧切替部１４とを有する。誤差電圧検出部１１は、出力電圧Ｖoutと基準電圧との電圧差を検出し、検出された電圧差に応じた信号を出力する。信号処理部１２は、誤差電圧検出部１１から出力された信号に基づいて、ハイサイドスイッチ４およびローサイドスイッチ５の切替を制御する制御信号を生成する。この制御信号は、減電圧検出部１３に入力される。
【００１３】
減電圧検出部１３は、入力電圧Ｖinを検出する。より具体的には、入力電圧Ｖinが所定の制限電圧（所定電圧）以下になったか否かを常にモニターし、入力電圧Ｖinが制限電圧以下になった場合には、そのことを示す信号を制御電圧切替部１４に与える。減電圧検出部１３は、ＤＣ−ＤＣコンバータ１が動作している間は継続して動作しており、入力電圧Ｖinが制限電圧以下になったことを迅速に検出できるようにしている。
【００１４】
制御電圧切替部１４は、入力電圧Ｖinが所定の制限電圧以下になったことを減電圧検出部１３が検出した場合、ハイサイド制御電圧ＶHまたはローサイド制御電圧ＶLの電圧レベルを切り替える。より具体的には、制御電圧切替部１４は、入力電圧Ｖinが制限電圧以下になったことを減電圧検出部１３が検出したか否かで、ハイサイドスイッチ４をオンする際のハイサイド制御電圧ＶHの電圧レベルと、ローサイドスイッチ５をオンする際のローサイド制御電圧ＶLの電圧レベルとを切り替える。
【００１５】
より具体的には、制御電圧切替部１４は、入力電圧Ｖinが制御電圧以下になった場合には、ハイサイドスイッチ４をオンにする際にはハイサイドスイッチ４のオン抵抗の上昇を抑制するような電圧レベルにハイサイド制御電圧ＶHを設定し、また、ローサイドスイッチ５をオンにする際にはローサイドスイッチ５のオン抵抗の上昇を抑制するような電圧レベルにローサイド制御電圧ＶLを設定する。
【００１６】
また、制御電圧切替部１４は、入力電圧Ｖinが制御電圧より高い場合には、信号処理部１２が生成した制御信号に基づいて、ハイサイド制御電圧ＶHとローサイド制御電圧ＶLを設定する。
【００１７】
入力電圧Ｖinが制御電圧以下のときに、制御電圧切替部１４がハイサイドスイッチ４およびローサイドスイッチ５のオン抵抗の上昇を抑制するようにハイサイド制御電圧ＶHとローサイド制御電圧ＶLを設定する理由は、以下の通りである。
【００１８】
図２はローサイドスイッチ５に用いられるＮＭＯＳトランジスタのゲート−ソース間電圧Ｖgsとオン抵抗との関係を示すグラフである。図示のように、ＮＭＯＳトランジスタのＶgsが小さくなるに従ってオン抵抗が急激に増大する。図１に示すように、ハイサイドスイッチ４とローサイドスイッチ５は、入力電圧線Ｖinと接地線Ｖssとの間に直列接続されており、制御電圧切替部１４で生成されるハイサイド制御電圧ＶHとローサイド制御電圧ＶLは、入力電圧Ｖinと接地電圧との間の電圧である。このため、入力電圧Ｖinの電圧レベルが低くなると、ハイサイド制御電圧ＶHとローサイド制御電圧ＶLも低くなり、結果として、ハイサイドスイッチ４のＶgsとローサイドスイッチ５のＶgsはともに小さくなる。図２からわかるように、Ｖgsが小さくなるにしたがって、オン抵抗が大きくなるため、Ｖgsの値によっては、導通損失が極端に大きくなってしまう。
【００１９】
そこで、本実施形態では、ハイサイドスイッチ４とローサイドスイッチ５のＶgsが、オン抵抗の上がり方が顕著になる値以下にならないように、ハイサイド制御電圧ＶHとローサイド制御電圧ＶLを制御する。
【００２０】
より具体的には、入力電圧Ｖinが所定の制限電圧以下になったか否かを減電圧検出部１３で検出する。制限電圧の値は、実際に使用するハイサイドスイッチ４とローサイドスイッチ５のＶgsとオン抵抗との関係を考慮に入れて設定される。
【００２１】
減電圧検出部１３により、入力電圧Ｖinが制限電圧以下になったことが検出されると、ハイサイドスイッチ４とローサイドスイッチ５のうちオンにするスイッチについては、制御電圧切替部１４でハイサイド制御電圧ＶHまたはローサイド制御電圧ＶLを制御して、オン抵抗がそれほど大きくならないようなＶgsを設定する。
【００２２】
上述した図１のＤＣ−ＤＣコンバータ１の少なくとも一部は半導体集積化が可能である。具体的には、少なくとも制御回路３は同一の半導体基板上に形成される。平滑コンデンサＣoutは外付けされることが多いが、半導体集積化しても構わない。また、ハイサイドスイッチ４とローサイドスイッチ５は、半導体集積化される場合と外付けされる場合との両方が考えられる。ただし、半導体集積化した方が、ハイサイドスイッチ４とローサイドスイッチ５のＶgsを小さくできるという利点がある。
【００２３】
このように、第１の実施形態では、ＤＣ−ＤＣコンバータ１の入力電圧Ｖinが制限電圧以下になったか否かを減電圧検出部１３で常にモニターし、入力電圧Ｖinが制限電圧以下になると、ハイサイドスイッチ４およびローサイドスイッチ５のオン抵抗が急激に大きくならないように、制御電圧切替部１４にてハイサイド制御電圧ＶHおよびローサイド制御電圧ＶLの電圧レベルを設定するため、入力電圧Ｖinが低下しても、導通損失の増大を抑制して、安定してＤＣ−ＤＣコンバータ１を動作させることができる。
【００２４】
（第２の実施形態）
以下に説明する第２の実施形態は、第１の実施形態をより具体化したものである。
【００２５】
図３は第２の実施形態に係るＤＣ−ＤＣコンバータ１の概略構成を示すブロック図である。図３では、図１と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
【００２６】
図３のＤＣ−ＤＣコンバータ１は、図１と同様に、パワー段回路２と制御回路３とを備えている。パワー段回路２は、ＰＭＯＳトランジスタからなるハイサイドスイッチ４と、ＮＭＯＳトランジスタからなるローサイドスイッチ５と、ローパスフィルタ６とを有する。
【００２７】
ハイサイドスイッチ４のソースは入力電圧線Ｖinに接続され、ドレインはローサイドスイッチ５のドレインとローパスフィルタ６内のインダクタＬ１に接続されている。ローサイドスイッチ５のソースは接地線Ｖssに接続されている。
【００２８】
制御回路３は、図１と同様に、誤差電圧検出部１１と、信号処理部１２と、減電圧検出部１３と、制御電圧切替部１４とを有する。制御電圧切替部１４は、ハイサイド・プリドライバ部２１と、ローサイド・プリドライバ部２２と、高耐圧Ｎch＿ＬＤＭＯＳ２３と、高耐圧Ｐch＿ＬＤＭＯＳ２４とを有する。
【００２９】
ハイサイド・プリドライバ部２１は、信号処理部１２が生成した制御信号の電圧レベル変換を行うレベルシフト回路２５と、レベルシフト回路２５で電圧レベル変換を行った制御信号を反転するインバータ２６と、このインバータ２６の負側基準電圧を生成するＰＭＯＳトランジスタ２７とを有する。インバータ２６の出力信号はハイサイド制御電圧ＶHとしてハイサイドスイッチ４のゲートに入力される。
【００３０】
ローサイド・プリドライバ部２２は、信号処理部１２が生成した制御信号を反転するインバータ２８と、このインバータ２８の正側基準電圧を生成するＮＭＯＳトランジスタ２９とを有する。インバータ２８の出力信号はローサイド制御電圧ＶLとしてローサイドスイッチ５のゲートに入力される。
【００３１】
高耐圧Ｎch＿ＬＤＭＯＳ２３のドレインはハイサイド・プリドライバ部２１の出力線に接続され、ソースは接地線Ｖssに接続されている。高耐圧Ｐch＿ＬＤＭＯＳ２４のソースは入力電圧線Ｖinに接続され、ドレインはローサイド・プリドライバ部２２の出力線に接続されている。
【００３２】
高耐圧Ｎch＿ＬＤＭＯＳ２３のゲート電圧と高耐圧Ｐch＿ＬＤＭＯＳ２４のゲート電圧は、減電圧検出部１３により設定される。
【００３３】
減電圧検出部１３は、入力電圧線Ｖinと接地線Ｖssとの間に直列接続される不図示の複数の抵抗と、これら抵抗の段間から出力される分圧電圧を予め定めた制限電圧用の基準電圧と比較する比較器とを有し、比較器の出力により、入力電圧Ｖinが制限電圧以下になったか否かを検出する。
【００３４】
図３のＤＣ−ＤＣコンバータ１において、ハイサイド・プリドライバ部２１、ローサイド・プリドライバ部２２、高耐圧Ｎch＿ＬＤＭＯＳ２３および高耐圧Ｐch＿ＬＤＭＯＳ２４が制御電圧切替部１４に対応する。
【００３５】
ＤＣ−ＤＣコンバータ１内の各素子は、動作が保証されている最低電源電圧が決まっており、減電圧検出部１３の本来的な機能は、電源電圧がこの最低電源電圧を下回ったか否かを検出することである。本実施形態では、減電圧検出部１３が本来の機能のために設定する最低電源電圧を下回ったか否かを検出するための制限電圧とは別個の制限電圧を設定して、高耐圧Ｎch＿ＬＤＭＯＳ２３と高耐圧Ｐch＿ＬＤＭＯＳ２４のオン／オフを制御する。
【００３６】
入力電圧Ｖinが制限電圧以下になったことを減電圧検出部１３が検出した場合、減電圧検出部１３は、信号処理部１２からの制御信号の論理に基づいて、高耐圧Ｎch＿ＬＤＭＯＳ２３のゲート電圧をハイにして高耐圧Ｎch＿ＬＤＭＯＳ２３をオンさせるか、あるいは高耐圧Ｐch＿ＬＤＭＯＳ２４のゲート電圧をロウにして高耐圧Ｐch＿ＬＤＭＯＳ２４をオフさせる。減電圧検出部１３が高耐圧Ｎch＿ＬＤＭＯＳ２３と高耐圧Ｐch＿ＬＤＭＯＳ２４の両方を同時にオンさせることはない。
【００３７】
例えば、入力電圧Ｖinが制限電圧以下になったことを減電圧検出部１３が検出し、かつ出力電圧Ｖoutが基準電圧よりも低い場合には、減電圧検出部１３は、高耐圧Ｎch＿ＬＤＭＯＳ２３をオンさせる。これにより、ハイサイドスイッチ４のゲート電圧は強制的に接地レベルになり、ハイサイドスイッチ４のＶgsが大きくなって、オン抵抗の上昇を抑制できる。
【００３８】
なお、通常の入力電圧Ｖinのときに、高耐圧Ｎch＿ＬＤＭＯＳ２３をオンさせると、ハイサイド・プリドライバ部２１から接地線Ｖssにかけて大量の電流が流れて回路部品が破壊するおそれがあるが、高耐圧Ｎch＿ＬＤＭＯＳ２３がオンになるのは、入力電圧Ｖinが十分に低い場合だけであり、回路部品が破壊する等の不具合は起きない。
【００３９】
一方、入力電圧Ｖinが制限電圧以下になったことを減電圧検出部１３が検出し、かつ出力電圧Ｖoutが基準電圧よりも高い場合には、減電圧検出部１３は、高耐圧Ｐch＿ＬＤＭＯＳ２４をオンさせる。これにより、ローサイドスイッチ５のゲート電圧は入力電圧Ｖinになり、ローサイドスイッチ５のＶgsが大きくなって、オン抵抗の上昇を抑制できる。
【００４０】
このように、第２の実施形態では、減電圧検出部１３で入力電圧Ｖinが制限電圧以下になったことが検出されると、ハイサイドスイッチ４をオンする際には高耐圧Ｎch＿ＬＤＭＯＳ２３をオンにして、ハイサイドスイッチ４のゲート電圧を強制的に接地電圧に設定し、ローサイドスイッチ５をオンする際には高耐圧Ｐch＿ＬＤＭＯＳ２４をオンにして、ローサイドスイッチ５のゲート電圧を強制的に入力電圧Ｖinに設定するため、ハイサイドスイッチ４とローサイドスイッチ５のＶgsを大きくすることができ、オン抵抗の上昇と導通損失の増大を抑制可能となる。
【００４１】
本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
【符号の説明】
【００４２】
１  ＤＣ−ＤＣコンバータ、２  パワー段回路、３  制御回路、４  ハイサイドスイッチ、５  ローサイドスイッチ、６  ローパスフィルタ、１１  誤差電圧検出部、１２  信号処理部、１３  減電圧検出部、１４  制御電圧切替部、２１  ハイサイド・プリドライバ部、２２  ローサイド・プリドライバ部、２３  高耐圧Ｎch＿ＬＤＭＯＳ、２４高耐圧Ｐch＿ＬＤＭＯＳ
【図１】
2013198277.tif 000003
【図２】
2013198277.tif 000004
【図３】
2013198277.tif 000005