(57)【要約】【課題】半導体集積回路に対し、ダミーパターン配置後に、ダミーパターンを使用したＥＣＯ（Ｅｎｇｉｎｅｅｒｉｎｇ  Ｃｈａｎｇｅ  Ｏｒｄｅｒ）配線設計を行う。【解決手段】配線設計装置は、半導体集積回路にダミーパターンを配置し、ダミーパターンをＥＣＯ配線に変更し、ダミーパターンの再配置及び電気的ショートを発生することなくＥＣＯ配線を行う。これにより、ＥＣＯ配線を行う時に、ダミーパターン再挿入や、既存配線とのショートを発生せずに、設計ＴＡＴ（Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ）増を抑制することを可能とする。【選択図】図１
2013102094.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路にダミーパターンを配置するダミーパターン配置処理部と、
前記ダミーパターンをＥＣＯ配線に変更し、ダミーパターンの再配置及び電気的ショートを発生することなくＥＣＯ配線を行うＥＣＯ配線処理部と
を具備する
配線設計装置。
【請求項２】
請求項１に記載の配線設計装置であって、
前記ＥＣＯ配線処理部は、前記ダミーパターンの配置後に論理修正が発生した場合、前記ダミーパターンを使用して、ＥＣＯ配線による論理修正を行う
配線設計装置。
【請求項３】
請求項１又は２に記載の配線設計装置であって、
前記ＥＣＯ配線処理部は、前記ダミーパターンをＥＣＯ配線に変更した際、既存配線同士を接続しているビアコンタクトのうち、不要となったビアコンタクトを削除する
配線設計装置。
【請求項４】
計算機により実施される配線設計方法であって、
半導体集積回路にダミーパターンを配置することと、
前記ダミーパターンをＥＣＯ配線に変更し、ダミーパターンの再配置及び電気的ショートを発生することなくＥＣＯ配線を行うことと
を含む
配線設計方法。
【請求項５】
半導体集積回路にダミーパターンを配置するステップと、
前記ダミーパターンをＥＣＯ配線に変更し、ダミーパターンの再配置及び電気的ショートを発生することなくＥＣＯ配線を行うステップと
を計算機に実行させるための
プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線設計装置に関し、特に半導体集積回路におけるダミーパターン配置を行う配線設計装置に関する。
【背景技術】
【０００２】
既存の配線設計装置は、半導体集積回路の設計工程のうち、特にＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程において、回路がレイアウトされた半導体基板（配線膜厚）を完全に平坦化処理できるように、ダミーパターンを配置している。このような配線設計装置は、配線膜厚を完全に平坦化する装置として幅広く使用されている。
【０００３】
近年、プロセス微細化に伴い、半導体集積回路も大規模化している。大規模化に伴い、ダミーパターン配置後に論理修正が多く発生する。そのため、ダミーパターン配置後に論理修正が発生した場合、ＥＣＯ（Ｅｎｇｉｎｅｅｒｉｎｇ  Ｃｈａｎｇｅ  Ｏｒｄｅｒ）配線が実行され、一度ダミーパターンを削除して、再度ダミーパターンを配置する手法が取られている。
【０００４】
しかし、再度ダミーパターン処理を行うために、多くの処理時間がかかってしまう問題や、再度ダミーパターンを配置するために、論理修正の前後でダミーパターン形状が異なってしまい、タイミング（Ｔｉｍｉｎｇ）が異なってしまう問題が発生している。
【０００５】
例えば、特許文献１（特開２００６−２５３４９８号公報）に、ダミーパターンを配置する方法として、タイミングに影響が少ないように配置する方法が開示されている。当該手法では、ＥＣＯ配線が配置した場合、ダミーパターンを配置前のデータに対してＥＣＯ配線処理を行い、再度タイミングに影響しないようにダミーパターンを配置している。
【０００６】
上記の手法では、ダミーパターンを再配置することで、微少なタイミング違反が発生するという問題と、再度ダミーパターンを配置するための処理時間がかかるという問題が発生する。
【０００７】
また、ＥＤＡツールで実現されている機能として、ダミーパターン挿入後のＥＣＯ配線を行う機能が知られている。当該機能では、ダミーパターンが存在する部分を配線可能領域と判断し、ＥＣＯ配線を行い、ダミーパターンと電気的にショート（短絡）する部分のダミーパターンを削除して、ＥＣＯ配線を行う。
【０００８】
上記の機能では、ＥＣＯ配線時にダミー配線の形状・配線層を認識しないため、ＥＣＯ配線とダミーパターンと電気的なショートが発生し、エラーを取り除く処理に時間がかかるという問題が発生する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−２５３４９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、半導体集積回路に対し、ダミーパターン配置後に、ダミーパターンを使用したＥＣＯ配線設計を行う配線設計装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明に係る配線設計装置は、半導体集積回路にダミーパターンを配置するダミーパターン配置処理部と、ダミーパターンをＥＣＯ配線に変更し、ダミーパターンの再配置及び電気的ショートを発生することなくＥＣＯ配線を行うＥＣＯ配線処理部とを具備する。
【００１２】
本発明に係る配線設計方法は、計算機により実施される配線設計方法であって、半導体集積回路にダミーパターンを配置することと、ダミーパターンをＥＣＯ配線に変更し、ダミーパターンの再配置及び電気的ショートを発生することなくＥＣＯ配線を行うこととを含む。
【００１３】
本発明に係るプログラムは、半導体集積回路にダミーパターンを配置するステップと、ダミーパターンをＥＣＯ配線に変更し、ダミーパターンの再配置及び電気的ショートを発生することなくＥＣＯ配線を行うステップとを計算機に実行させるためのプログラムである。なお、本発明に係るプログラムは、記憶装置や記憶媒体に格納することが可能である。
【発明の効果】
【００１４】
ＥＣＯ配線を行う時に、ダミーパターン再挿入や、既存配線とのショートを発生せずに、設計ＴＡＴ（Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ）増を抑制することを可能とする。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る配線設計装置の構成例を示すブロック図である。
【図２】ダミーパターンを配置するレイアウト図である。
【図３】実施例１のＥＣＯ配線に変更するレイアウト図である。
【図４】実施例２の論理修正前のレイアウト図である。
【図５】実施例２のＥＣＯ配線に変更するレイアウト図である。
【発明を実施するための形態】
【００１６】
［配線設計装置の構成］
図１を参照して、本発明に係る配線設計装置の構成例について説明する。
【００１７】
本発明に係る配線設計装置１０は、ダミーパターン配置処理部１１と、ＥＣＯ配線処理部１２を備える。
【００１８】
ダミーパターン配置処理部１１は、半導体集積回路にダミーパターンを配置する。
【００１９】
ＥＣＯ配線処理部１２は、ダミーパターンをＥＣＯ配線に変更する。ここでは、ＥＣＯ配線処理部１２は、ダミーパターンをＥＣＯ配線に変更することで、ダミーパターンを再配置することや、電気的ショートを発生することなく、ＥＣＯ配線を可能とする。
【００２０】
［ハードウェアの例示］
以下に、本発明に係る配線設計装置１０を実現するための具体的なハードウェアの例について説明する。
【００２１】
ここでは、本発明に係る配線設計装置１０の例として、ＰＣ（パソコン）、アプライアンス（ａｐｐｌｉａｎｃｅ）、シンクライアントサーバ、ワークステーション、メインフレーム、スーパーコンピュータ等の計算機を想定している。なお、本発明に係る配線設計装置１０は、端末やサーバに限らず、中継機器や周辺機器でも良い。また、本発明に係る配線設計装置１０は、計算機等に搭載される拡張ボードや、物理マシン上に構築された仮想マシン（ＶＭ：Ｖｉｒｔｕａｌ  Ｍａｃｈｉｎｅ）でも良い。
【００２２】
図示しないが、本発明に係る配線設計装置１０のダミーパターン配置処理部１１及びＥＣＯ配線処理部１２は、プログラムに基づいて駆動し所定の処理を実行するプロセッサと、当該プログラムや各種データを記憶するメモリと、ネットワークとの通信に用いられるインターフェースによって実現される。
【００２３】
上記のプロセッサの例として、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、ネットワークプロセッサ（ＮＰ：Ｎｅｔｗｏｒｋ  Ｐｒｏｃｅｓｓｏｒ）、マイクロプロセッサ（ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ）、マイクロコントローラ、或いは、専用の機能を有する半導体集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等が考えられる。
【００２４】
上記のメモリの例として、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）やフラッシュメモリ等の半導体記憶装置、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）やＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）等の補助記憶装置、又は、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）等のリムーバブルディスクや、ＳＤメモリカード（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ  ｍｅｍｏｒｙ  ｃａｒｄ）等の記憶媒体（メディア）等が考えられる。また、バッファ（ｂｕｆｆｅｒ）やレジスタ（ｒｅｇｉｓｔｅｒ）でも良い。或いは、ＤＡＳ（Ｄｉｒｅｃｔ  Ａｔｔａｃｈｅｄ  Ｓｔｏｒａｇｅ）、ＦＣ−ＳＡＮ（Ｆｉｂｒｅ  Ｃｈａｎｎｅｌ  −  Ｓｔｏｒａｇｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＮＡＳ（Ｎｅｔｗｏｒｋ  Ａｔｔａｃｈｅｄ  Ｓｔｏｒａｇｅ）、ＩＰ−ＳＡＮ（ＩＰ  −  Ｓｔｏｒａｇｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）等を用いたストレージ装置でも良い。
【００２５】
なお、上記のプロセッサ及び上記のメモリは、一体化していても良い。例えば、近年では、マイコン等の１チップ化が進んでいる。従って、電子機器等に搭載される１チップマイコンが、上記のプロセッサ及び上記のメモリを備えている事例が考えられる。
【００２６】
上記のインターフェースの例として、ネットワーク通信に対応した基板（マザーボード、Ｉ／Ｏボード）やチップ等の半導体集積回路、ＮＩＣ（Ｎｅｔｗｏｒｋ  Ｉｎｔｅｒｆａｃｅ  Ｃａｒｄ）等のネットワークアダプタや同様の拡張カード、アンテナ等の通信装置、接続口（コネクタ）等の通信ポート等が考えられる。
【００２７】
また、ネットワークの例として、インターネット、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、無線ＬＡＮ（Ｗｉｒｅｌｅｓｓ  ＬＡＮ）、ＷＡＮ（Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、バックボーン（Ｂａｃｋｂｏｎｅ）、ケーブルテレビ（ＣＡＴＶ）回線、固定電話網、携帯電話網、ＷｉＭＡＸ（ＩＥＥＥ  ８０２．１６ａ）、３Ｇ（３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ）、専用線（ｌｅａｓｅ  ｌｉｎｅ）、ＩｒＤＡ（Ｉｎｆｒａｒｅｄ  Ｄａｔａ  Ａｓｓｏｃｉａｔｉｏｎ）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、シリアル通信回線、データバス等が考えられる。
【００２８】
なお、ダミーパターン配置処理部１１及びＥＣＯ配線処理部１２の各々は、モジュール（ｍｏｄｕｌｅ）、コンポーネント（ｃｏｍｐｏｎｅｎｔ）、或いは専用デバイス、又はこれらの起動（呼出）プログラムでも良い。
【００２９】
また、ダミーパターン配置処理部１１及びＥＣＯ配線処理部１２の各々は、独立した計算機等でも良い。
【００３０】
但し、実際には、これらの例に限定されない。
【００３１】
［配線設計方法］
本発明に係る配線設計装置１０は、半導体集積回路に対し、以下の実施形態に示す配線設計方法でダミーパターン配置を行う。
【００３２】
ここでは、ダミーパターン配置前に、ダミーパターンではない配線は既に配置されているものとする。また、図示しないが、ダミーパターンではない配線同士の交点には、当該配線同士を接続するためのビアコンタクト（ＶＩＡ）が既に配置されているものとする。
【００３３】
＜第１実施形態＞
以下に、本発明の第１実施形態について説明する。
【００３４】
［ダミーパターン配置後のレイアウト］
図２を参照して、本実施形態におけるダミーパターン配置後で論理修正前のレイアウトについて説明する。
【００３５】
図２のダミーパターン１、ダミーパターン２、ダミーパターン３の各々は、異なる配線層を表すダミーパターンである。ここでは、４本のダミーパターン１、１本のダミーパターン２、１本のダミーパターン３を例示して説明する。
【００３６】
ここでは、配線設計装置１０のダミーパターン配置処理部１１は、ダミーパターンを配置する際に、異なる上下層を交差する交点が１箇所以上発生するようにダミーパターンの配置を行う。
【００３７】
図２のダミーパターン１とダミーパターン２の関係は、ダミーパターン１が下層を表し、ダミーパターン２が上層を表す。すなわち、ダミーパターン２は、ダミーパターン１の上層配線である。
【００３８】
配線設計装置１０のダミーパターン配置処理部１１は、ダミーパターン１とダミーパターン２に交点が発生するようにダミーパターンを配置する。ここでは、４本のダミーパターン１のうち、１本目のダミーパターン１とダミーパターン２に交点「Ａ１」、２本目のダミーパターン１とダミーパターン２に交点「Ａ２」、３本目のダミーパターン１とダミーパターン２に交点「Ａ３」、４本目のダミーパターン１とダミーパターン２に交点「Ａ４」が発生するようにダミーパターンを配置する。
【００３９】
ダミーパターン２とダミーパターン３の関係は、ダミーパターン２が下層を表し、ダミーパターン３が上層を表す。すなわち、ダミーパターン３は、ダミーパターン２の上層配線である。
【００４０】
配線設計装置１０のダミーパターン配置処理部１１は、ダミーパターン２とダミーパターン３に交点「Ａ５」が発生するようにダミーパターンを配置する。
【００４１】
［ＥＣＯ配線変更後のレイアウト］
図３を参照して、ＥＣＯ（Ｅｎｇｉｎｅｅｒｉｎｇ  Ｃｈａｎｇｅ  Ｏｒｄｅｒ）配線による論理変更が発生する場合のレイアウト（ＥＣＯ配線に変更するレイアウト）について説明する。
【００４２】
ここでは、配線設計装置１０のＥＣＯ配線処理部１２が、ＥＣＯ配線による論理変更にて、図３の配線「Ｂ１」から配線「Ｂ２」の配線を、配線「Ｂ１」からダミーパターン３への配線に変更した場合のレイアウトについて説明する。
【００４３】
配線「Ｂ１」は、ダミーパターン２と同じ配線層の配線である。配線「Ｂ２」は、ダミーパターン３と同じ配線層の配線である。
【００４４】
配線設計装置１０のＥＣＯ配線処理部１２は、ダミーパターン１と配線「Ｂ１」を接続するためのビアコンタクト（ＶＩＡ）を交点「Ｃ１」に配置する。
【００４５】
配線設計装置１０のＥＣＯ配線処理部１２は、ダミーパターン１とダミーパターン２を接続するためのビアコンタクト（ＶＩＡ）を交点「Ａ１」に配置する。
【００４６】
配線設計装置１０のＥＣＯ配線処理部１２は、ダミーパターン２とダミーパターン３を接続するためのビアコンタクト（ＶＩＡ）を交点「Ａ５」に配置する。
【００４７】
配線設計装置１０のＥＣＯ配線処理部１２は、ダミーパターン３と他の配線層を接続するためのビアコンタクト（ＶＩＡ）を交点「Ｃ２」に配置する。
【００４８】
配線設計装置１０のＥＣＯ配線処理部１２は、配線「Ｂ１」とダミーパターン３が接続され、ダミーパターン３が配線「Ｂ２」の代わりとなり、配線「Ｂ１」と配線「Ｂ２」を接続する必要がなくなったため、配線「Ｂ１」と配線「Ｂ２」を接続するために交点「Ｄ１」に配置されていたビアコンタクト（ＶＩＡ）を削除する。
【００４９】
上記の処理により、配線「Ｂ１」からダミーパターン３への配線が完成する。
【００５０】
これにより、再度ダミーパターンを配置することなく、また、電気的なショートを発生することなく、ＥＣＯ配線が可能となる。
【００５１】
＜第２実施形態＞
以下に、本発明の第２実施形態について説明する。
【００５２】
［ダミーパターン配置後のレイアウト］
図４を参照して、本実施形態におけるダミーパターン配置後で論理修正前のレイアウトについて説明する。
【００５３】
図４のダミーパターン１、ダミーパターン２、ダミーパターン３の各々は、異なる配線層を表すダミーパターンである。ダミーパターン２とダミーパターン４は、同じ配線層を表すダミーパターンである。ここでは、４本のダミーパターン１、１本のダミーパターン２、１本のダミーパターン３、１本のダミーパターン４を例示して説明する。
【００５４】
ここでは、配線設計装置１０のダミーパターン配置処理部１１は、ダミーパターンを配置する際に、異なる上下層を交差する交点が１箇所以上発生するようにダミーパターンの配置を行う。
【００５５】
図４のダミーパターン１とダミーパターン２の関係は、ダミーパターン１が下層を表し、ダミーパターン２が上層を表す。すなわち、ダミーパターン２は、ダミーパターン１の上層配線である。
【００５６】
配線設計装置１０のダミーパターン配置処理部１１は、ダミーパターン１とダミーパターン２に交点が発生するようにダミーパターンを配置する。ここでは、４本のダミーパターン１のうち、１本目のダミーパターン１とダミーパターン２に交点「Ａ１」、２本目のダミーパターン１とダミーパターン２に交点「Ａ２」、３本目のダミーパターン１とダミーパターン２に交点「Ａ３」、４本目のダミーパターン１とダミーパターン２に交点「Ａ４」が発生するようにダミーパターンを配置する。
【００５７】
ダミーパターン２とダミーパターン３の関係は、ダミーパターン２が下層を表し、ダミーパターン３が上層を表す。すなわち、ダミーパターン３は、ダミーパターン２の上層配線である。
【００５８】
配線設計装置１０のダミーパターン配置処理部１１は、ダミーパターン２とダミーパターン３に交点「Ａ５」が発生するようにダミーパターンを配置する。
【００５９】
配線設計装置１０のダミーパターン配置処理部１１は、配線「Ｂ１」と配線「Ｂ２」に交点「Ｄ１」が発生するようにダミーパターンを配置する。
【００６０】
配線「Ｂ１」は、ダミーパターン２と同じ配線層の配線である。配線「Ｂ２」は、ダミーパターン３と同じ配線層の配線である。
【００６１】
配線設計装置１０のダミーパターン配置処理部１１は、ダミーパターン２と配線「Ｂ２」に交点「Ｄ２」が発生するようにダミーパターンを配置する。
【００６２】
配線設計装置１０のダミーパターン配置処理部１１は、ダミーパターン４と配線「Ｂ２」に交点「Ｄ３」が発生するようにダミーパターンを配置する。
【００６３】
配線設計装置１０のダミーパターン配置処理部１１は、ダミーパターン４と配線「Ｂ３」に交点「Ｄ４」が発生するようにダミーパターンを配置する。
【００６４】
配線「Ｂ３」は、配線「Ｂ２」及びダミーパターン１と同じ配線層の配線である。
【００６５】
配線設計装置１０のダミーパターン配置処理部１１は、配線「Ｂ２」のうち、交点「Ｄ２」と交点「Ｄ３」の間の配線を、配線「Ｅ１」とする。
【００６６】
配線設計装置１０のダミーパターン配置処理部１１は、配線「Ｂ２」のうち、交点「Ｄ１」と交点「Ｄ２」の間の配線を、配線「Ｅ２」とする。
【００６７】
［ＥＣＯ配線変更後のレイアウト］
図５を参照して、図４のレイアウトをＥＣＯ配線に変更する場合のレイアウトについて説明する。
【００６８】
ここでは、ＥＣＯ配線による論理変更にて、配線「Ｂ１」から配線「Ｂ２」の配線を、配線「Ｂ１」からダミーパターン３への配線と、ダミーパターン４から配線「Ｂ２」への配線に変更する場合のレイアウトについて説明する。
【００６９】
配線設計装置１０のＥＣＯ配線処理部１２は、図４の配線「Ｅ１」から、図５の配線「Ｆ１」及び配線「Ｆ２」を削除する。
【００７０】
配線「Ｆ１」は、配線「Ｅ１」のうち、交点「Ｄ３」の近傍にある配線である。
【００７１】
配線「Ｆ２」は、配線「Ｅ１」のうち、交点「Ｄ２」の近傍にある配線である。
【００７２】
上記の処理により、配線「Ｂ１」と配線「Ｂ２」とは電気的に分断される。
【００７３】
また、配線設計装置１０のＥＣＯ配線処理部１２は、図４の配線「Ｅ１」から図５の配線「Ｆ１」及び配線「Ｆ２」を削除した残りの部分を、図５のダミーパターン５に変更する。ダミーパターン５は、ダミーパターン１と同じ配線層のダミーパターンである。ダミーパターン５は、配線「Ｆ１」と配線「Ｆ２」との間にあるため、配線「Ｆ１」及び配線「Ｆ２」が削除された場合、電気的に孤立した状態となる。
【００７４】
配線設計装置１０のＥＣＯ配線処理部１２は、論理修正前に配線「Ｂ１」と配線「Ｅ２」を接続するためのビアコンタクト（ＶＩＡ）を交点「Ｄ１」に配置する。ここでは、配線「Ｅ２」は配線「Ｂ２」の一部であるため、配線「Ｂ１」と配線「Ｅ２」を接続するためのビアコンタクト（ＶＩＡ）は、配線「Ｂ１」と配線「Ｂ２」を接続するためのビアコンタクト（ＶＩＡ）として既に交点「Ｄ１」に配置されている。
【００７５】
配線設計装置１０のＥＣＯ配線処理部１２は、配線「Ｅ２」とダミーパターン２を接続するためのビアコンタクト（ＶＩＡ）を交点「Ｄ２」に配置する。
【００７６】
配線設計装置１０のＥＣＯ配線処理部１２は、ダミーパターン２とダミーパターン３を接続するためのビアコンタクト（ＶＩＡ）を交点「Ａ５」に配置する。
【００７７】
配線設計装置１０のＥＣＯ配線処理部１２は、ダミーパターン３と他の配線層を接続するためのビアコンタクト（ＶＩＡ）を交点「Ｃ２」に配置する。
【００７８】
上記の処理により、配線「Ｂ１」からダミーパターン３への配線が完成する。
【００７９】
同様に、配線設計装置１０のＥＣＯ配線処理部１２は、ダミーパターン４と配線「Ｂ２」を接続するためのビアコンタクト（ＶＩＡ）を交点「Ｄ３」に配置する。
【００８０】
また、配線設計装置１０のＥＣＯ配線処理部１２は、配線「Ｂ３」とダミーパターン４とを接続するためのビアコンタクト（ＶＩＡ）を交点「Ｄ４」に配置する。
【００８１】
上記の処理により、ダミーパターン４から配線「Ｂ２」への配線が完成する。
【００８２】
これにより、再度ダミーパターンの配置、電気的なショートを発生することなく、ＥＣＯ配線が可能となる。
【００８３】
＜本発明の特徴＞
以上のように、本発明は、半導体集積回路において配置されたダミーパターンを使用したＥＣＯ（Ｅｎｇｉｎｅｅｒｉｎｇ  Ｃｈａｎｇｅ  Ｏｒｄｅｒ）配線を行う配線設計装置に関する。
【００８４】
また、本発明では、ダミーパターン配置後に論理修正が発生した場合、再度ダミーパターンの配置を行わず、ダミーパターンを使用してＥＣＯ修正を行うことで、電気的なエラー修正を発生することなく、論理修正が可能となる。
【００８５】
今後、プロセスの微細化が進むにつれて、ダミーパターンのルール、制限が厳しくなる。本発明では、ＥＣＯ配線を行う時に、ダミーパターン再挿入や、既存配線とのショートが発生しないため、設計ＴＡＴ（Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ）増を抑制することを可能とする。
【００８６】
＜備考＞
以上、本発明の実施形態を詳述してきたが、実際には、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【符号の説明】
【００８７】
１、２、３、４、５…  ダミーパターン
１０…  配線設計装置
１１…  ダミーパターン配置処理部
１２…  ＥＣＯ（Ｅｎｇｉｎｅｅｒｉｎｇ  Ｃｈａｎｇｅ  Ｏｒｄｅｒ）配線処理部
【図１】
2013102094.tif 000003
【図２】
2013102094.tif 000004
【図３】
2013102094.tif 000005
【図４】
2013102094.tif 000006
【図５】
2013102094.tif 000007