(57)【要約】【課題】より検査時間の短いレジストパターンの検査方法を提供する。【解決手段】本発明にかかるレジストパターンの検査方法は、半導体基板の表面にフォトレジスト１２を形成し、フォトレジスト１２に、半導体素子を形成するためのレジストパターンを形成するのと同時に、半導体素子が形成される領域以外の領域に、レジストパターンの寸法の公差の幅を有するフォトマスクを用いて、凸型レジストパターン１６及び凹型レジストパターン１７をテストレジストパターンとして形成し、テストレジストパターンを検査することにより、レジストパターンの寸法が許容範囲内であるか否か判定する。【選択図】図５
2013102049.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面にフォトレジストを形成し、
前記フォトレジストに、半導体素子を形成するためのレジストパターンを形成するのと同時に、前記半導体素子が形成される領域以外の領域に、前記レジストパターンの寸法の公差の幅を有するフォトマスクを用いて、凸型レジストパターン及び凹型レジストパターンをテストレジストパターンとして形成し、
前記テストレジストパターンを検査することにより、前記レジストパターンの寸法が許容範囲内であるか否か判定するレジストパターンの検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レジストパターン検査方法に関する。
【背景技術】
【０００２】
半導体素子を形成する際、半導体基板にフォトレジストを塗布し、フォトレジストを乾燥させ、露光して、現像することにより、半導体基板上にレジストパターンを形成する。一般に、レジストパターンの検査には、走査型電子顕微鏡を用いる方法が主流である。
【０００３】
特許文献１には、レジストパターンの欠陥検査方法が記載されている。特許文献１に記載の技術は、レジストパターンをマスクとして基板をエッチングし、該エッチングされた基板を検査することにより、レジストパターンの欠陥を検出するものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１７９７０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の技術では、レジストパターンの欠陥の検査のために、基板をエッチングし、エッチングした基板を検査する必要がある。検査の際には、基板の全面を、例えば走査型電子顕微鏡等を用いて検査する。よって特許文献１に記載の技術では測定時間が長く、また設備コストが高いという問題がある。
【０００６】
本発明は、このような問題点を解決するためになされたものであり、より検査時間の短いレジストパターンの検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明にかかるレジストパターンの検査方法は、半導体基板の表面にフォトレジストを形成し、フォトレジストに、半導体素子を形成するためのレジストパターンを形成するのと同時に、半導体素子が形成される領域以外の領域に、レジストパターンの寸法の公差の幅を有するフォトマスクを用いて、凸型レジストパターン及び凹型レジストパターンをテストレジストパターンとして形成し、テストレジストパターンを検査することにより、レジストパターンの寸法が許容範囲内であるか否か判定するものである。
【０００８】
これにより、レジストパターンの寸法を直接測定することなく、レジストパターンの寸法が所定の寸法であるか否か検査することができる。
【発明の効果】
【０００９】
本発明にかかる技術によれば、より簡易なレジストパターンの検査方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態にかかるレジストパターン検査方法の工程を示すフローチャートである。
【図２】実施の形態にかかるレジストパターン検査方法が適用される露光前のウェハを示す図である。
【図３】図２に示す素子領域１１ａにおいて、ウェハ上にレジストを塗布し、フォトマスクを配置した状態を示す断面図である。
【図４】図２に示す、テスト領域１１ｂにおいて、ウェハ上にレジストを塗布し、フォトマスクを配置した状態を示す断面図である。
【図５】露光時間が最適な場合に形成されるレジストパターンを示す図である。
【図６】露光時間が最適な露光時間より短い場合に形成されるレジストパターンを示す図である。
【図７】露光時間が最適な露光時間より長い場合に形成されるレジストパターンを示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、パターン基板の製造工程で、半導体素子を形成する際に用いられるレジストパターンを検査するものである。本実施の形態においては、露光された部分のレジストが現像液で溶解除去されるポジ型のフォトレジストを用いた場合について説明する。
【００１２】
図１は、レジストパターンの検査方法の工程を示すフローチャートである。ここではレジストパターンを形成する工程の一例を説明する。まず、ウェハの上面に、ポジ型のフォトレジストを例えば１（μｍ）の厚みになるよう塗布する（ステップＳ１）。次に、フォトレジストを塗布したウェハを、９０℃で５分間乾燥し、フォトレジストの溶媒を揮発させる（ステップＳ２）。
【００１３】
次に、フォトレジストが塗布されたウェハと、パターンを形成するためのフォトマスクとの位置を合わせ、例えば波長３５６（ｎｍ）のｉ線を射出する水銀灯を用いて露光する（ステップＳ３）。フォトマスクには、半導体素子を形成する際のエッチングに用いる素子レジストパターンを形成するための素子パターンと、レジストパターン形成後に、素子レジストパターンの判定に用いる、凸型及び凹型テストレジストパターンを形成するための、凸型及び凹型テストパターンとが描画されている。
【００１４】
次に、ウェハを２．３８（ｗｔ％）のＴＭＡＨ（Tetra-Methyl-Ammonium-Hydroxide）水溶液に浸し、露光した部分を溶かして現像し、純粋で洗浄する（ステップＳ４）。次に、ウェハを１１０（℃）で５分間加熱し、水分を除去して、素子レジストパターン及びテストレジストパターンを硬化する（ステップＳ５）。
【００１５】
次に、テストレジストパターンを検査し、半導体素子を形成するためのパターンである、素子レジストパターンが所望の寸法であるか否か判定する（ステップＳ６）。
【００１６】
ステップ６の後、形成された素子レジストパターンを用いてエッチングすることで、複数の半導体素子が形成される。テストレジストパターンは、素子レジストパターンの寸法公差の幅が描画されたフォトマスクを用いて形成され、凸型テストレジストパターンと、凹型テストレジストパターンとを有する。
【００１７】
本実施の形態においては、素子レジストパターンが所望の寸法であるか否か、テストレジストパターンの検査をすることにより判定する。従来は、素子レジストパターンが所望の寸法であるか否か、走査型電子顕微鏡を用いて検査していた。しかし、本実施の形態では、テストレジストパターンの検査は、テストレジストパターンが良好に形成されているか否か検査すればよいため、走査型電子顕微鏡等を用いることなく、光学顕微鏡を用いて検査できる。従って、より測定時間の短縮、及び設備投資費の節約をすることができる。
【００１８】
更に詳細に説明する。図２は、露光前のウェハ１０を示す図である。ウェハ１０は、半導体材料、例えば単結晶シリコンから切り出された円形のプレートの表面が加工されたものである。ウェハ１０上において、エッチング加工されることにより半導体チップが形成される領域を、チップ領域１１とする。
【００１９】
チップ領域１１は、素子パターンがマスクされた領域である素子領域１１ａと、テストパターンがマスクされた領域であるテスト領域１１ｂとを有する。なお、ここでは、素子領域１１ａとテスト領域１１ｂとを明確に分けているが、素子パターンが形成されない領域であれば、テストパターンはどこに形成されてもよい。
【００２０】
図３は、図２に示す素子領域１１ａにおいて、ウェハ１０上にフォトレジスト１２を塗布し、素子パターン１３を配置した状態を示す断面図である。
【００２１】
ここでは一例として、半導体素子を形成するための素子パターン１３の寸法は、３．３（μｍ）として説明する。また、素子パターン１３により形成される、半導体素子を形成するための素子レジストパターンは、３．３±０．１（μｍ）を許容範囲とする。すなわち、本実施の形態において、寸法公差は０．２（μｍ）であるものとする。
【００２２】
図４（ａ）は、図２に示す素子領域１１ｂにおいて、ウェハ１０上にフォトレジスト１２を塗布し、凸型テストパターン１４を配置した状態を示す断面図である。本実施の形態では、半導体素子を形成するためのレジストパターンの寸法公差が０．２（μｍ）であるため、凸型テストパターン１４の寸法は、０．２（μｍ）である。
【００２３】
図４（ｂ）は、図２に示す素子領域１１ｂにおいて、ウェハ１０上にフォトレジスト１２を塗布し、凹型テストパターン１５を配置した状態を示す断面図である。本実施の形態では、半導体素子を形成するためのレジストパターンの寸法公差が０．２（μｍ）であるため、凹型テストパターン１５の寸法は、０．２（μｍ）である。
【００２４】
ここで、フォトレジストに形成されるレジストパターンは、露光される時間により、形成される形状が変化する。ポジ型のフォトレジストでは、露光時間が短い場合、光量不足によってフォトレジストが十分に反応せず、レジストパターンの寸法は所望の寸法より大きくなる。一方、露光時間が長い場合、光量過多により、レジストパターンの寸法は所望の寸法より小さくなる。
【００２５】
本実施の形態においては、テストレジストパターンの幅は、素子レジストパターンの寸法公差の幅に設定されている。また、テストレジストパターンは、素子レジストパターン１８が形成されるのと同時に形成されるため、フォトレジストの厚さや露光時間等の条件は同じである。よって、テストレジストパターンの形成が良好か否か調べることにより、露光時間が最適であるか否か判断することができる。
【００２６】
例えば、露光時間が長い場合には、凸型テストパターン１４により形成される、凸型テストレジストパターンは、現像後に残っていない。一方、露光時間が短い場合には、凹型テストパターン１５により形成される、凹型テストレジストパターンは、ウェハ１０の表面まで、孔の深さが達しない。従って、テストレジストパターンが良好に形成されている場合、素子レジストパターンは所望の寸法で形成されていると判断できる。
【００２７】
図５は、露光時間が３２５（ｍｓｅｃ）であった場合に形成される素子レジストパターンと、凸型及び凹型テストレジストパターンとを示す図である。図５（ａ）は、素子レジストパターン１８を、図５（ｂ）は、凸型テストレジストパターン１６を、図５（ｃ）は、凹型テストレジストパターン１７を示す。
【００２８】
図５において、凸型テストレジストパターン１６は０．２（μｍ）より小さい寸法で形成され、凹型テストレジストパターン１７は、チップ領域１１の表面まで達していることが確認できる。つまり、テストレジストパターンは良好に形成されている。したがって、露光時間は適切であると判断できる。この際、素子レジストパターン１８は、目的の寸法である３．２〜３．４（μｍ）で形成されている。
【００２９】
図６は、露光時間が２００（ｍｓｅｃ）であった場合に形成される素子レジストパターンと、凸型及び凹型テストレジストパターンとを示す図である。図６（ａ）は、素子レジストパターン１８を、図６（ｂ）は、凸型テストレジストパターン１６を、図６（ｃ）は、凹型テストレジストパターン１７を示す。
【００３０】
図６において、凹型テストレジストパターン１７は、チップ領域１１の表面まで達していない。つまり、露光時間が短いと判断できる。この際、素子レジストパターン１８は、露光時間が短かったために、寸法が３．４（μｍ）より大きく形成されている。
【００３１】
図７は、露光時間が４００（ｍｓｅｃ）であった場合に形成される素子レジストパターンと、凸型及び凹型テストレジストパターンとを示す図である。図７（ａ）は、素子レジストパターン１８を、図７（ｂ）は、凸型テストレジストパターン１６を、図７（ｃ）は、凹型テストレジストパターン１７を示す。
【００３２】
図７において、凸型テストレジストパターン１６は、現像の際にレジストパターンが残っていない。つまり、露光時間が長すぎると判断できる。この際、素子レジストパターン１８は、露光時間が長かったために、寸法が３．２（μｍ）より小さく形成されている。
【００３３】
以上より、凹型及び凸型のテストレジストパターンを検査することにより、素子レジストパターンが所定の寸法であるか否か、判断することができる。すなわち、テストレジストパターンが良好に形成されない場合、素子レジストパターンは所望の寸法に形成されていないものと判断でき、テストレジストパターンが良好に形成されていた場合、素子レジストパターンは所望の寸法で形成されていると判断できる。また、素子レジストパターンとテストレジストパターンの形成には、露光時間が影響するため、テストレジストパターンを検査することにより、最適な露光時間を定めることができる。
【００３４】
なお、本実施の形態では、露光された部分のレジストが現像液で溶解除去されるポジ型のフォトレジストを例として説明したが、露光されなかった部分のレジストが現像液で融解除去されるネガ型のフォトレジストにも適用可能であることはもちろんである。ネガ型のフォトレジストに適用する場合には、図４（ａ）の場合に凹型テストレジストパターンが形成され、図４（ｂ）の場合に凸型テストレジストパターンが形成される。そして、ネガ型のフォトレジストの場合、露光時間が短いと凸型テストレジストパターンが消滅し、露光時間が長いと凹型テストレジストパターンがチップ領域１１の表面まで達しない。
【００３５】
さらに、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【符号の説明】
【００３６】
１０  ウェハ
１１  チップ
１１ａ  素子領域
１１ｂ  テスト領域
１２  フォトレジスト
１３  素子パターン
１４  凸型テストパターン
１５  凹型テストパターン
１６  凸型テストレジストパターン
１７  凹型テストレジストパターン
１８  素子レジストパターン
【図１】
2013102049.tif 000003
【図２】
2013102049.tif 000004
【図３】
2013102049.tif 000005
【図４】
2013102049.tif 000006
【図５】
2013102049.tif 000007
【図６】
2013102049.tif 000008
【図７】
2013102049.tif 000009