(57)【要約】【課題】電源回路を小型化するとともに、当該電源回路の出力におけるノイズの発生を抑制することができる電子機器を提供する。【解決手段】電子機器は、スイッチング方式のＤＣ−ＤＣコンバータ回路のスイッチングを制御する制御ＩＣが当該ＤＣ−ＤＣコンバータ回路に含まれるコイル導体を内蔵する磁性絶縁基板に実装されている電源モジュールと、電源モジュールが実装されているプリント基板と、を備え、プリント基板には、複数のＤＣ−ＤＣコンバータ回路が設けられており、ＤＣ−ＤＣコンバータ回路それぞれには、制御ＩＣがそれぞれ対応して設けられており、それぞれの制御ＩＣは、互いに共振しないスイッチング周波数に基づいてそれぞれ対応するＤＣ−ＤＣコンバータ回路を制御する。【選択図】図１
2013081330.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング方式のＤＣ−ＤＣコンバータ回路のスイッチングを制御する制御ＩＣが当該ＤＣ−ＤＣコンバータ回路に含まれるコイル導体を内蔵する磁性絶縁基板に実装されている電源モジュールと、
前記電源モジュールが実装されているプリント基板と、
を備え、
前記プリント基板には、複数の前記ＤＣ−ＤＣコンバータ回路が設けられており、
前記ＤＣ−ＤＣコンバータ回路それぞれには、前記制御ＩＣがそれぞれ対応して設けられており、
それぞれの前記制御ＩＣは、互いに共振しないスイッチング周波数に基づいてそれぞれ対応する前記ＤＣ−ＤＣコンバータ回路を制御する
ことを特徴とする電子機器。
【請求項２】
それぞれの前記制御ＩＣのスイッチング周波数は、対応するそれぞれの前記ＤＣ−ＤＣコンバータ回路の出力負荷電流の大きさに応じて設定されている
ことを特徴とする請求項１に記載の電子機器。
【請求項３】
複数の前記ＤＣ−ＤＣコンバータ回路のうち、第１の出力負荷電流が設定されているＤＣ−ＤＣコンバータ回路を制御する前記制御ＩＣのスイッチング周波数は、前記第１の出力負荷電流よりも小さい第２の出力負荷電流が設定されているＤＣ−ＤＣコンバータ回路を制御する前記制御ＩＣのスイッチング周波数に対して高い周波数に設定されている
ことを特徴とする請求項１または請求項２に記載の電子機器。
【請求項４】
前記プリント基板には、複数の前記電源モジュールが実装されている
ことを特徴とする請求項１から請求項３の何れか１項に記載の電子機器。
【請求項５】
複数の前記電源モジュールそれぞれは、電源端子とグランド端子とを有しており、
複数の前記電源モジュールのうち、第１電源モジュールが有している電源端子とグランド端子との少なくとも一方と、前記第１電源モジュールと異なる第２電源モジュールが有している電源端子とグランド端子との少なくとも一方と、が互いに向かい合わない位置に配置されている
ことを特徴とする請求項４に記載の電子機器。
【請求項６】
前記電源モジュールは、１つの前記制御ＩＣを有する
ことを特徴とする請求項１から請求項５の何れか１項に記載の電子機器。
【請求項７】
前記電源モジュールは、複数の前記制御ＩＣを有する
ことを特徴とする請求項１から請求項５の何れか１項に記載の電子機器。
【請求項８】
複数の前記制御ＩＣそれぞれは、電源端子とグランド端子とを有しており、
複数の前記制御ＩＣのうち、第１制御ＩＣが有している電源端子とグランド端子との少なくとも一方と、前記第１制御ＩＣと異なる第２制御ＩＣが有している電源端子とグランド端子との少なくとも一方と、が互いに向かい合わない位置に配置されている
ことを特徴とする請求項７に記載の電子機器。
【請求項９】
それぞれの前記制御ＩＣのスイッチング周波数は、前記制御ＩＣそれぞれにおいて予め設定されている
ことを特徴とする請求項１から請求項８の何れか１項に記載の電子機器。
【請求項１０】
設定された周波数のクロック信号を生成して前記制御ＩＣに供給する発振回路、
を備え、
それぞれの前記制御ＩＣのスイッチング周波数は、前記発振回路から供給される前記クロック信号に基づく周波数である
ことを特徴とする請求項１から請求項８の何れか１項に記載の電子機器。
【請求項１１】
複数の前記ＤＣ−ＤＣコンバータ回路それぞれは、前記ＤＣ−ＤＣコンバータ回路の電源線に一端が接続されグランド線に他端が接続されているコンデンサを有し、
前記コンデンサの静電容量は、前記第１電源モジュールが有している電源端子とグランド端子との少なくとも一方と、前記第２電源モジュールが有している電源端子とグランド端子との少なくとも一方と、の互いの距離に応じて生じる電源ノイズを低減するように設定された静電容量である
ことを特徴とする請求項５に記載の電子機器。
【請求項１２】
複数の前記ＤＣ−ＤＣコンバータ回路それぞれは、前記ＤＣ−ＤＣコンバータ回路の電源線に一端が接続されグランド線に他端が接続されているコンデンサを有し、
前記コンデンサの静電容量は、前記第１制御ＩＣが有している電源端子とグランド端子との少なくとも一方と、前記第２制御ＩＣが有している電源端子とグランド端子との少なくとも一方と、の互いの距離に応じて生じる電源ノイズを低減するように設定された静電容量である
ことを特徴とする請求項８に記載の電子機器。
【請求項１３】
前記プリント基板は、前記磁性絶縁基板が実装される面に放熱用の導電パターンを有し、
前記導電パターンと前記磁性絶縁基板とは、熱的に結合されている
ことを特徴とする請求項１から請求項１２の何れか１項に記載の電子機器。
【請求項１４】
前記磁性絶縁基板は、フェライト基板である
ことを特徴とする請求項１から請求項１３の何れか１項に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に関する。
【背景技術】
【０００２】
電子機器の小型化の要望に伴い、電子機器に内蔵される電源回路の小型化が要求されている。電源回路の小型化を図る場合、電源回路を構成する部品のうち特にインダクタ等の磁気誘導部品の体積が大きいことが制約となっている。そこで、例えば、フェライト基板にめっき配線を施す等により形成されたインダクタ（コイル導体）を内蔵するとともに、当該フェライト基板の表面上にＤＣ−ＤＣコンバータ回路を制御する制御ＩＣを配置することにより、電源回路を小型化した電源モジュールがある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−７２８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電子機器を動作させるために必要となる複数の電力を供給するために、特許文献１に示すような小型化された複数の電源モジュールを、電子機器に内蔵される電源回路として近接配置させて基板に実装した場合、従来と比較して基板の小型化が可能となり電子機器の小型化が図れる。しかしながら、その反面、複数の電源モジュールが極めて接近して配置されることになるため、それぞれのＤＣ−ＤＣコンバータ回路の出力電圧変動が干渉することによりノイズが発生しやすくなるという問題がある。
【０００５】
本発明は、このような事情に鑑みてなされたもので、その目的は、電源回路を小型化するとともに、当該電源回路の出力におけるノイズの発生を抑制することができる電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
この発明は上述した課題を解決するためになされたもので、本発明は、スイッチング方式のＤＣ−ＤＣコンバータ回路のスイッチングを制御する制御ＩＣが当該ＤＣ−ＤＣコンバータ回路に含まれるコイル導体を内蔵する磁性絶縁基板に実装されている電源モジュールと、前記電源モジュールが実装されているプリント基板と、を備え、前記プリント基板には、複数の前記ＤＣ−ＤＣコンバータ回路が設けられており、前記ＤＣ−ＤＣコンバータ回路それぞれには、前記制御ＩＣがそれぞれ対応して設けられており、それぞれの前記制御ＩＣは、互いに共振しないスイッチング周波数に基づいてそれぞれ対応する前記ＤＣ−ＤＣコンバータ回路を制御することを特徴とする電子機器である。
【発明の効果】
【０００７】
この発明によれば、電源回路を小型化するとともに、当該電源回路の出力におけるノイズの発生を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態における撮像装置の構成の一例を示すブロック図である。
【図２】第１実施形態における電源モジュールの構成の一例を示す模式図である。
【図３】第１実施形態におけるＤＣ−ＤＣコンバータ回路の構成の一例を示す概略ブロック図である。
【図４】第１実施形態におけるＤＣ−ＤＣコンバータ回路の実装面積を比較した図である。
【図５】第１実施形態におけるプリント基板の部品配置の一例を示す図である。
【図６】第２実施形態におけるＤＣ−ＤＣコンバータ回路の構成の一例を示す概略ブロック図である。
【図７】発振回路から制御ＩＣにクロック信号が供給される場合の例を示す図である。
【図８】プリント基板に実装された電源モジュールのそれぞれの端子の配置を説明する図である。
【図９】第３実施形態における電源モジュールの端子の配置例を示す図である。
【図１０】第４実施形態における撮像装置の構成の一例を示すブロック図である。
【図１１】第４実施形態におけるプリント基板の部品配置の一例を示す図である。
【図１２】電源モジュールの配置に応じた静電容量のコンデンサがプリント基板に配置されている例を示す図である。
【図１３】電源モジュールの配置に応じた静電容量のコンデンサが電源モジュールのフェライト基板に配置されている例を示す図である。
【図１４】電源モジュールおよびプリント基板にそれぞれ設けられている放熱用の導電パターンの一例を示す図である。
【発明を実施するための形態】
【０００９】
＜第１実施形態＞
以下、図面を参照して、本発明の第１実施形態について説明する。図１は、この発明の第１実施形態における電子機器として、撮像装置１を例とした構成の一例を示す概略ブロック図である。
図１に示す撮像装置１は、撮像部２、制御部３、画像処理部４、記憶部５、バッファメモリ部６、記憶装置７、電源部８、操作部９、及びバス１５を備えている。
【００１０】
撮像部２は、レンズ部２１、撮像素子２２、及びＡ/Ｄ変換部２３を備えており、被写体を撮像して画像データを生成する。この撮像部２は設定された撮像条件（例えば絞り値、露出値等）に基づいて制御部３により制御され、レンズ部２１を介して入射した被写体の光学像を撮像素子２２の撮像面上に結像させる。また、撮像部２は、撮像素子２２から出力されたアナログ信号をＡ/Ｄ変換部２３においてデジタル信号に変換し、画像データを生成する。
なお、上述したレンズ部２１は、撮像装置１に取り付けられて一体とされていてもよいし、撮像装置１に着脱可能に取り付けられてもよい。
また、撮像素子２２は、例えばＣＣＤ（Charge Coupled Device）またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサなどを備えている。
【００１１】
例えば、撮像部２は、操作部９による動画撮像操作に応じて、動画の画像データを出力する。また、撮像部２は、操作部９による静止画撮像操作に応じて、静止画の画像データを出力する。そして、撮像部２によって撮像された動画の画像データ及び静止画の画像データは、制御部３により、バッファメモリ部６や画像処理部４を介して記憶装置７に記録される。また、撮像部２は、静止画撮像を行うための待機状態中、所定の間隔で連続的に得られるスルー画の画像データを出力する。
【００１２】
制御部３は、撮像装置１が有している各部の制御および各種演算処理を行う。画像処理部４は、記憶部５に記憶されている画像処理条件に基づいて、バッファメモリ部６に記憶されている画像データに対して画像処理を実行する。ここで、バッファメモリ部６に記憶されている画像データとは、例えば、撮像部２によって撮像された動画の画像データ、静止画の画像データ、もしくはスルー画の画像データ、または記憶装置７から読み出された画像データである。
【００１３】
記憶部５には、例えば、ＲＯＭ（Read Only Memory）が備えられており、撮像装置１を制御するための、予め定められた撮像制御条件、画像処理条件、再生制御条件、及び記録制御条件、などが記憶されている。なお、記憶部５には、撮像された動画の画像データ及び静止画の画像データが記録されてもよい。この場合、例えば、記憶部５には、フラッシュメモリ等が備えられていてもよい。
【００１４】
バッファメモリ部６は、制御部３が撮像装置１を制御する際の作業領域として利用される。撮像部２によって撮像された動画の画像データ、スルー画の画像データ、もしくは静止画の画像データ、また記憶装置７から読み出された画像データは、制御部３の制御による画像処理の過程においてバッファメモリ部６に一時的に記憶される。例えば、バッファメモリ部６には、ＲＡＭ（Random Access Memory）が備えられている。
【００１５】
記憶装置７には、カードメモリ等の着脱可能な記憶媒体７１が挿入される。記憶装置７は、この記憶媒体７１に画像データの書込み、読み出し、または消去を実行する。
なお、記憶装置７は、ハードディスク装置や光磁気ディスク装置、フラッシュメモリ等の不揮発性のメモリや、ＣＤ−ＲＯＭ等の読み出しのみが可能な記憶媒体、ＲＡＭのような揮発性のメモリ、あるいはこれらの組み合わせにより構成されてもよい。
【００１６】
電源部８は、撮像装置１が備えている各部に電力を供給する。例えば、電源部８は、スイッチング方式のＤＣ−ＤＣコンバータ回路を備えており、バッテリ（不図示）から供給された直流電力の電圧を撮像装置１が備えている各部を駆動する電圧に変換する。そして、電源部８は、上述のＤＣ−ＤＣコンバータ回路において電圧を変換した電力を撮像装置１が備えている各部に供給する。また、電源部８が備えているＤＣ−ＤＣコンバータ回路は、当該ＤＣ−ＤＣコンバータ回路のスイッチングを制御する制御ＩＣ（Integrated Circuit）を有する電源モジュールを備えている。
【００１７】
例えば、図１に示すように、電源部８は、スイッチング方式のＤＣ−ＤＣコンバータ回路として、第１ＤＣ−ＤＣコンバータ回路８１と、第２ＤＣ−ＤＣコンバータ回路８２とを備えている。第１ＤＣ−ＤＣコンバータ回路８１は、第１ＤＣ−ＤＣコンバータ回路８１のスイッチングを制御する制御ＩＣ８１ａが実装されている第１電源モジュール８１ｍを有している。また、第２ＤＣ−ＤＣコンバータ回路８２は、第２ＤＣ−ＤＣコンバータ回路８２のスイッチングを制御する制御ＩＣ８２ａが実装されている第２電源モジュール８２ｍを有している。なお、第１電源モジュール８１ｍおよび第２電源モジュール８２ｍは、それぞれのＤＣ−ＤＣコンバータ回路に含まれるインダクタ（コイル導体）を内蔵するフェライト基板（磁性絶縁基板）を有している。この電源モジュールの構成についての詳細は、図２および図３を用いて後述する。
【００１８】
例えば、第１ＤＣ−ＤＣコンバータ回路８１は、撮像素子２２を駆動するための電圧に変換した電力を撮像素子２２に供給する。また、第２ＤＣ−ＤＣコンバータ回路８２は、例えば、制御部３、画像処理部４、記憶部５、バッファメモリ部６、記憶装置７、操作部９、およびＡ/Ｄ変換部２３など、主にシステム制御系回路１０を駆動するための電圧に変換した電力をシステム制御系回路１０の各部に供給する。なお、このシステム制御系回路１０に含まれる各部、またはその一部は、ＡＳＩＣ（Application Specific Integrated Circuit）、ＣＰＵ（Central Processing Unit）、またはマイコン（マイクロコントローラ）として構成されていてもよい。
【００１９】
なお、電源部８は、上述の第１ＤＣ−ＤＣコンバータ回路８１および第２ＤＣ−ＤＣコンバータ回路８２の他に、レンズ部２１が有するズームレンズ、フォーカスレンズ等を駆動するための電力、または、絞り駆動のための電力を供給する電源回路（不図示）を備えている。また、図示していないが、表示部、発光部、音入出力部（例えば、マイクまたはスピーカー）などを撮像装置１が備えている場合、電源部８は、これらの各部を駆動するための電力を供給する電源回路を備えている構成としてもよい。
【００２０】
操作部９は、撮像装置１に対して操作者が操作入力するための操作スイッチを備えている。例えば、操作部９は、電源スイッチ、レリーズスイッチ、モードスイッチ、メニュースイッチ、上下左右選択スイッチ、確定スイッチ、取消スイッチ、及びその他の操作スイッチを備えている。なお、操作部９は、タッチパネルなどの入力デバイスを備えていてもよい。
【００２１】
バス１５は、撮像部２、制御部３、画像処理部４、記憶部５、バッファメモリ部６、記憶装置７、電源部８、及び操作部９と接続され、各部から出力された画像データや制御信号等を転送する。
【００２２】
（電源モジュールの構成）
次に、図２および図３を用いて、電源モジュールの構成について説明する。
図２は、電源モジュールの構成の一例を示す模式図である。なお、この図は第１電源モジュール８１ｍとして符号を付しているが、第２電源モジュール８２ｍも同様の構成である。また、図２は、第１電源モジュール８１ｍの側面図である。
【００２３】
第１電源モジュール８１ｍは、第１ＤＣ−ＤＣコンバータ回路８１に含まれるインダクタＬ１を内蔵するフェライト基板１００と、第１ＤＣ−ＤＣコンバータ回路８１のスイッチングを制御する制御ＩＣ８１ａを有している。すなわち、この図に示す第１電源モジュール８１ｍは、１つの制御ＩＣ８１ａを有している。
フェライト基板１００は、例えば、銅箔などのめっき配線により形成されたコイル導体を、インダクタＬ１として内蔵している。なお、フェライト基板１００の一方の表面（上面）には、制御ＩＣ８１ａが実装される実装用のランドが設けられている。また、フェライト基板１００の他方の表面（底面）には、プリント基板に実装される際の端子として、第１電源モジュール８１ｍの入出力端子が設けられている。そして、制御ＩＣ８１ａは、フェライト基板１００に実装されている。
【００２４】
図３は、ＤＣ−ＤＣコンバータ回路の構成の一例を示す概略ブロック図である。なお、この図は第１ＤＣ−ＤＣコンバータ回路８１として符号を付しているが、第２ＤＣ−ＤＣコンバータ回路８２も同様の構成である。
第１ＤＣ−ＤＣコンバータ回路８１は、制御ＩＣ８１ａ、インダクタＬ１、入力側の電圧平滑用のコンデンサＣ１、および、出力側の電圧平滑用のコンデンサＣ２を備えている。
【００２５】
制御ＩＣ８１ａは、スイッチング方式のＤＣ−ＤＣコンバータ回路のスイッチングを制御するＩＣであり、内部に例えばＭＯＳＦＥＴなどのスイッチング素子を有している。
第１ＤＣ−ＤＣコンバータ回路８１において、制御ＩＣ８１ａの端子ｉｎには入力電圧Ｖｉが供給され、制御ＩＣ８１ａの端子ｏｕｔからは、インダクタＬ１を介して出力電圧Ｖｏが出力される。また、コンデンサＣ２の一端は出力電圧Ｖｏの電源線に接続され、コンデンサＣ２の他端はグランド（ＧＮＤ）線に接続されている。また、コンデンサＣ１の一端は入力電圧Ｖｉの電源線に接続され、コンデンサＣ１の他端はグランド（ＧＮＤ）線に接続されている。さらに、制御ＩＣ８１ａの端子ＦＢは出力電圧Ｖｏの電源線に接続され、制御ＩＣ８１ａの端子Ｇはグランド（ＧＮＤ）線に接続されている。
【００２６】
この第１ＤＣ−ＤＣコンバータ回路８１は、制御ＩＣ８１ａの端子ｉｎに供給された入力電圧Ｖｉを、制御ＩＣ８１ａに内蔵されているスイッチング素子をスイッチングさせ、インダクタＬ１とコンデンサＣ２とにより平滑することにより、出力電圧Ｖｏを出力する。また、制御ＩＣ８１ａは、端子ＦＢに入力された出力電圧Ｖｏに基づいて、スイッチング周波数を一定としてパルス幅を可変するＰＷＭ（Pulse Width Modulation）制御をすることによって、出力電圧Ｖｏを設定されている電圧に安定させるように制御する。
【００２７】
なお、制御ＩＣ８１ａに内蔵されているスイッチング素子をスイッチングさせる周波数は、例えば、制御ＩＣ８１ａに内蔵されている発振回路に予め設定されている。
また、図３に示す制御ＩＣ８１ａがインダクタＬ１を内蔵するフェライト基板１００に実装されて一体化された構成が、図２に示す第１電源モジュール８１ｍである。
【００２８】
図４は、ＤＣ−ＤＣコンバータ回路の実装面積を比較した図である。図４（ａ）は、上述の第１電源モジュール８１ｍを用いた第１ＤＣ−ＤＣコンバータ回路８１の部品配置を示している。これに対して、図４（ｂ）は、電源モジュール（第１電源モジュール８１ｍまたは第２電源モジュール８２ｍ）を用いていないＤＣ−ＤＣコンバータ回路８０との部品配置を示している。
【００２９】
図４（ｂ）に示すＤＣ−ＤＣコンバータ回路８０では、部品面積が大きいインダクタＬ０が他の部品と並べて配置されている。一方、図４（ａ）に示す第１ＤＣ−ＤＣコンバータ回路８１ではインダクタＬ１と制御ＩＣ８１ａとが重ねて配置されている。そのため、図４（ａ）に示す第１ＤＣ−ＤＣコンバータ回路８１の実装面積Ｓ１は、図４（ｂ）に示すＤＣ−ＤＣコンバータ回路８０の実装面積Ｓ２に対して大幅に低減されている。
このように、インダクタＬ１を内蔵したフェライト基板１００に制御ＩＣ８１ａが実装されている第１電源モジュール８１ｍを用いることにより、撮像装置１の電源回路を小型化することができる。
【００３０】
なお、図２から図４を用いて説明した第１電源モジュール８１ｍは、制御ＩＣ８１ａがフェライト基板１００に実装されている構成であるが、これに限られるものではない。例えば、第１電源モジュール８１ｍは、制御ＩＣ８１ａに加えてコンデンサＣ１またはコンデンサＣ２などの制御ＩＣ８１ａ以外の部品がフェライト基板１００に実装されている構成としてもよい。
【００３１】
（発生するノイズの説明）
次に、ＤＣ−ＤＣコンバータ回路の出力電圧において生じるビートノイズについて説明する。
図５は、撮像装置１に内蔵されているプリント基板２００の部品配置の一例を示す図である。この図に示すプリント基板２００の第１面には、制御部３、画像処理部４、バッファメモリ部６、記憶装置７、第１電源モジュール８１ｍ、および第２電源モジュール８２ｍが配置されている。
なお、図５に示されている撮像装置１が備えている各部の配置は、単に一例であってこの配置に限られるものではない。また、この図に示されていない撮像装置１が備えている各部（撮像部２、記憶部５など）は、プリント基板２００の第１面、第１面の裏面である第２面、または、プリント基板２００以外のプリント基板に配置されていてもよい。
【００３２】
この図に示すように、プリント基板２００には、複数の（２つの）電源モジュールが実装されている。第１電源モジュール８１ｍと第２電源モジュール８２ｍとを近接配置させて基板に実装した場合、上述の電源モジュールを用いない場合と比較してＤＣ−ＤＣコンバータ回路の実装面積が小さいためプリント基板２００の小型化が可能となり撮像装置１の小型化が図れる。その反面、第１電源モジュール８１ｍと第２電源モジュール８２ｍとが極めて接近して配置されることになるため、互いの出力電圧変動が干渉しやすくなる。ここで、第１電源モジュール８１ｍと第２電源モジュール８２ｍとは、それぞれ独立した制御ＩＣ８１ａと制御ＩＣ８２ａによって、互いに異なる周波数または非同期の周波数によるスイッチング周波数で、それぞれのＤＣ−ＤＣコンバータ回路をスイッチング制御している場合が一般的である。その場合、それぞれのスイッチング周波数の差に応じて共振して生じるビートノイズが発生しやすくなるという問題がある。
【００３３】
なお、第１電源モジュール８１ｍに実装されている制御ＩＣ８１ａと、第２電源モジュール８２ｍに実装されている制御ＩＣ８２ａとに予め設定されているスイッチング周波数が同じ周波数になるように設定しても、制御ＩＣを構成する内部の部品の定数のばらつきや制御ＩＣに外付けされる部品の定数のばらつきなどによって、それぞれの制御ＩＣのスイッチング周波数には意図しない周波数の差が生じる場合がある。また、それぞれの制御ＩＣのスイッチング周波数が非同期である場合、ビートノイズが発生しやすい。
【００３４】
そして、撮像素子２２に電力を供給する第１ＤＣ−ＤＣコンバータ回路８１の出力電圧にビートノイズが発生した場合、例えば、撮像部２により撮像される画像にノイズが発生する場合がある。そして、この発生したビートノイズの対策は困難であることが多く、多大な対策時間を要するという問題や、対策部品の追加によりコストが増大するという問題がある。
このように、電源モジュールを用いて撮像装置１の小型化を図る場合、ビートノイズが発生しやすくなる。そのため、そのビートノイズの発生を抑制することが望まれている。
【００３５】
なお、上述の第１電源モジュール８１ｍと第２電源モジュール８２ｍとの近接配置とは、電源モジュールが互いに隣接されて配置される場合もあれば、互いに配置されている間に少なくとも１つの部品が配置されていて、互いに近い位置に配置されている場合も含む。
【００３６】
（スイッチング周波数の制御の例）
次に、ＤＣ−ＤＣコンバータ回路のスイッチング周波数の制御により、ビートノイズの発生を抑制する例を説明する。
例えば、プリント基板２００には、第１ＤＣ−ＤＣコンバータ回路８１および第２ＤＣ−ＤＣコンバータ回路８２が設けられており、それぞれのＤＣ−ＤＣコンバータ回路には、制御ＩＣ８１ａと制御ＩＣ８２ａとがそれぞれ対応して設けられている。すなわち、図５を用いて説明したように、プリント基板２００には、第１電源モジュール８１ｍと第２電源モジュール８２ｍとが、近接配置されて実装されている。また、第１電源モジュール８１ｍには、第１ＤＣ−ＤＣコンバータ回路８１を制御する制御ＩＣ８１ａが実装されており、第２電源モジュール８２ｍには、第２ＤＣ−ＤＣコンバータ回路８２を制御する制御ＩＣ８２ａが実装されている。
【００３７】
ここで、制御ＩＣ８１ａと制御ＩＣ８２ａとは、互いに共振しない周波数に基づいてそれぞれ対応するＤＣ−ＤＣコンバータ回路のスイッチングを制御する。すなわち、制御ＩＣ８１ａと制御ＩＣ８２ａとに予め設定されているスイッチング周波数が、互いに共振しない程度に異なる周波数となるようにする。例えば、制御ＩＣ８１ａと制御ＩＣ８２ａとに予め設定されているスイッチング周波数が、それぞれの周波数の整数倍の周波数に近い周波数とならないように設定されている。
【００３８】
つまり、制御ＩＣ８１ａと制御ＩＣ８２ａとは、予め設定されている互いに共振しない周波数に基づいて、第１ＤＣ−ＤＣコンバータ回路８１と第２ＤＣ−ＤＣコンバータ回路８２とのそれぞれのスイッチングを制御する。
一例として、制御ＩＣ８１ａは、８００ｋＨｚの周波数で第１ＤＣ−ＤＣコンバータ回路８１のスイッチングを制御し、制御ＩＣ８２ａは、１ＭＨｚの周波数で第２ＤＣ−ＤＣコンバータ回路８２のスイッチングを制御する。
なお、この例において、制御ＩＣ８１ａと制御ＩＣ８２ａとのスイッチング周波数は、上述したような制御ＩＣを構成する内部の部品の定数のばらつきや制御ＩＣに外付けされる部品の定数のばらつきなどを考慮して、互いに共振しない周波数（例えば、それぞれの周波数の整数倍にならない周波数）となるように設定されている。
これにより、第１ＤＣ−ＤＣコンバータ回路８１および第２ＤＣ−ＤＣコンバータ回路８２の出力電圧のビートノイズの発生を抑制することができる。
【００３９】
なお、制御ＩＣ８１ａと制御ＩＣ８２ａとのスイッチング周波数は、対応するそれぞれの第１ＤＣ−ＤＣコンバータ回路８１と第２ＤＣ−ＤＣコンバータ回路８２との出力負荷電流の大きさに応じて設定されてもよい。
例えば、第１ＤＣ−ＤＣコンバータ回路８１の出力負荷電流は、第２ＤＣ−ＤＣコンバータ回路８２の出力負荷電流よりも小さいとする。この場合、第２ＤＣ−ＤＣコンバータ回路８２を制御する制御ＩＣ８２ａのスイッチング周波数は、第１ＤＣ−ＤＣコンバータ回路８１を制御する制御ＩＣ８１ａのスイッチング周波数に対して高い周波数に設定されている。
すなわち、複数のＤＣ−ＤＣコンバータ回路のうち、第１の出力負荷電流が設定されているＤＣ−ＤＣコンバータ回路を制御する制御ＩＣのスイッチング周波数は、第１の出力負荷電流よりも小さい第２の出力負荷電流が設定されているＤＣ−ＤＣコンバータ回路を制御する制御ＩＣのスイッチング周波数に対して高い周波数に設定されている。
【００４０】
つまり、制御ＩＣ８１ａと制御ＩＣ８２ａとは、互いに異なるスイッチング周波数でそれぞれのＤＣ−ＤＣコンバータ回路を制御する場合、出力負荷電流が大きいと設定されている方のＤＣ−ＤＣコンバータ回路を高い周波数でスイッチング制御し、出力負荷電流が小さいと設定されている方のＤＣ−ＤＣコンバータ回路を低い周波数でスイッチング制御する。例えば、第１ＤＣ−ＤＣコンバータ回路８１から供給される撮像素子２２の電力が、第２ＤＣ−ＤＣコンバータ回路８２から供給されるシステム制御系回路１０の電力よりも小さいとする。この場合、制御ＩＣ８１ａは、８００ｋＨｚの周波数で第１ＤＣ−ＤＣコンバータ回路８１のスイッチングを制御し、制御ＩＣ８２ａは、１ＭＨｚの周波数で第２ＤＣ−ＤＣコンバータ回路８２のスイッチングを制御する。
このように、出力負荷電流の大きさに応じたスイッチング周波数が設定されることにより、ＤＣ−ＤＣコンバータ回路の出力電圧を安定させることができる。
【００４１】
＜第２実施形態＞
（スイッチング周波数の制御の別の例）
第２実施形態は、制御ＩＣ８１ａおよび制御ＩＣ８２ａのスイッチング周波数が予め設定されている周波数ではなく、制御ＩＣ８１ａおよび制御ＩＣ８２ａに入力されるクロック信号に基づく周波数である点が、第１実施形態と相違する。その他の構成は、第１実施形態と同様である。
【００４２】
図６は、第２実施形態におけるＤＣ−ＤＣコンバータ回路の構成の一例を示す概略ブロック図である。同図において図３の各部に対応する部分には同一の符号を付け、その説明を省略する。
制御ＩＣ８１ａの端子ｃｌｋｉｎには、クロック信号ＣＬＫが供給される。制御ＩＣ８１ａは、供給されたクロック信号ＣＬＫの周波数に基づいて、第１ＤＣ−ＤＣコンバータ回路８１のスイッチングを制御する。
【００４３】
例えば、撮像装置１は、設定された周波数のクロック信号を生成して制御ＩＣに供給する発振回路１２（後述の図７参照）を備えており、制御ＩＣ８１ａの端子ｃｌｋｉｎには、発振回路１２からクロック信号ＣＬＫが供給される。制御ＩＣ８１ａは、発振回路１２から供給されたクロック信号ＣＬＫの周波数に基づいて、第１ＤＣ−ＤＣコンバータ回路８１のスイッチングを制御する。すなわち、制御ＩＣ８１ａのスイッチング周波数は、発振回路１２から供給されるクロック信号ＣＬＫに基づく周波数である。
なお、第２ＤＣ−ＤＣコンバータ回路８２の構成も、上述の第１ＤＣ−ＤＣコンバータ回路８１の構成と同様である。
【００４４】
図７は、発振回路１２から制御ＩＣ８１ａおよび制御ＩＣ８２ａにクロック信号が供給される場合の例を示す図である。
図７（ａ）は、発振回路１２から制御ＩＣ８１ａおよび制御ＩＣ８２ａにそれぞれ互いに異なる周波数のクロック信号が供給される例を示している。発振回路１２には、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とがそれぞれ予め設定されている。発振回路１２には、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とが互いに共振しない周波数のクロック信号として、例えば、８００ｋＨｚの周波数のクロック信号ＣＬＫ１と１ＭＨｚの周波数のクロック信号ＣＬＫ２とが設定されている。発振回路１２は、クロック信号ＣＬＫ１を制御ＩＣ８１ａに供給し、クロック信号ＣＬＫ２を制御ＩＣ８２ａに供給する。これにより、制御ＩＣ８１ａと制御ＩＣ８２ａとは、第１ＤＣ−ＤＣコンバータ回路８１と第２ＤＣ−ＤＣコンバータ回路８２とを互いに共振しない周波数でスイッチング制御することができる。
【００４５】
よって、第１ＤＣ−ＤＣコンバータ回路８１および第２ＤＣ−ＤＣコンバータ回路８２の出力電圧のビートノイズの発生を抑制することができる。
また、発振回路１２は、例えば、基準となる周波数から分周回路などにより２種類の周波数のクロック信号を生成して、制御ＩＣ８１ａおよび制御ＩＣ８２ａに供給する。そのため、発振回路１２は、制御ＩＣ８１ａおよび制御ＩＣ８２ａそれぞれにおいて独立に周波数が予め設定されている場合に対して、精度のよい周波数のクロック信号を供給することができる。
【００４６】
なお、第１実施形態において説明したように、発振回路１２から制御ＩＣ８１ａおよび制御ＩＣ８２ａにそれぞれ供給されるクロック信号ＣＬＫ１の周波数とクロック信号ＣＬＫ２の周波数とは、第１ＤＣ−ＤＣコンバータ回路８１と第２ＤＣ−ＤＣコンバータ回路８２との出力負荷電流の大きさに応じて設定されてもよい。
例えば、第１ＤＣ−ＤＣコンバータ回路８１の出力負荷電流が第２ＤＣ−ＤＣコンバータ回路８２の出力負荷電流よりも小さいと設定されている場合、クロック信号ＣＬＫ１の周波数がクロック信号ＣＬＫ２の周波数に対して低い周波数に設定されてもよい。
【００４７】
図７（ｂ）は、発振回路１２から制御ＩＣ８１ａおよび制御ＩＣ８２ａに１種類のクロック信号が供給される例を示している。発振回路１２には、所定の周波数（例えば、１ＭＨｚ）のクロック信号ＣＬＫ１が予め設定されている。発振回路１２は、クロック信号ＣＬＫ１を制御ＩＣ８１ａおよび制御ＩＣ８２ａに供給する。これにより、制御ＩＣ８１ａと制御ＩＣ８２ａとは、第１ＤＣ−ＤＣコンバータ回路８１と第２ＤＣ−ＤＣコンバータ回路８２とを互いに同期した同じ周波数でスイッチング制御することができる。
よって、第１ＤＣ−ＤＣコンバータ回路８１および第２ＤＣ−ＤＣコンバータ回路８２の出力電圧のビートノイズの発生を抑制することができる。
【００４８】
なお、図７（ｃ）は、図７（ｂ）の接続の別の例である。発振回路１２は、クロック信号ＣＬＫ１を制御ＩＣ８１ａに供給する。制御ＩＣ８１ａは、発振回路１２から供給されたクロック信号ＣＬＫ１を出力する出力端子を有し、当該出力端子からクロック信号ＣＬＫ１を出力して制御ＩＣ８２ａに供給する。これにより、図７（ｂ）に示す例と同様に、制御ＩＣ８１ａと制御ＩＣ８２ａとは、第１ＤＣ−ＤＣコンバータ回路８１と第２ＤＣ−ＤＣコンバータ回路８２とを互いに同期した同じ周波数でスイッチング制御することができる。
よって、第１ＤＣ−ＤＣコンバータ回路８１および第２ＤＣ−ＤＣコンバータ回路８２の出力電圧のビートノイズの発生を抑制することができる。
【００４９】
＜第３実施形態＞
（電源モジュールの配置）
第３実施形態は、プリント基板２００に配置されている第１電源モジュール８１ｍの電源端子またはグランド端子と、第２電源モジュール８２ｍの電源端子またはグランド端子との空間的な距離を離すことにより、ビートノイズの発生を抑制する例である。
第３実施形態における撮像装置１の構成は、第１実施形態と同様でありその説明を省略する。
【００５０】
図８は、プリント基板２００に実装された第１電源モジュール８１ｍおよび第２電源モジュール８２ｍのそれぞれの端子の配置を説明する図である。
第１電源モジュール８１ｍおよび第２電源モジュール８２ｍは、プリント基板２００に実装される端子ｊ１〜ｊ１２をそれぞれ有している。また、この端子ｊ１〜ｊ１２は、第１電源モジュール８１ｍおよび第２電源モジュール８２ｍのフェライト基板の底面（プリント基板２００に実装される側の面）に設けられている。そして、第１電源モジュール８１ｍの外周の４つの辺８１ｅ〜８１ｈにおいて、辺８１ｅ側に端子ｊ１〜ｊ３、辺８１ｆ側にｊ４〜ｊ６、辺８１ｇ側にｊ７〜ｊ９、辺８１ｈ側にｊ１０〜ｊ１２が設けられている。また、同様に、第２電源モジュール８２ｍの外周の４つの辺８２ｅ〜８２ｈにおいて、辺８２ｅ側に端子ｊ１〜ｊ３、辺８２ｆ側にｊ４〜ｊ６、辺８２ｇ側にｊ７〜ｊ９、辺８２ｈ側にｊ１０〜ｊ１２が設けられている。また、第１電源モジュール８１ｍと第２電源モジュール８２ｍとは、それぞれ電源端子とグランド端子とを有している。そして、第１電源モジュール８１ｍと第２電源モジュール８２ｍとは、それぞれ、端子ｊ１〜ｊ１２の中に少なくとも電源端子とグランド端子とが割り当てられている。
【００５１】
図８において、第１電源モジュール８１ｍと第２電源モジュール８２ｍとは、第１電源モジュール８１ｍの辺８１ｇと第２電源モジュール８２ｍの辺８２ｅとが互いに向き合うように隣接して配置されている。
このように電源モジュールが配置されている場合、第１電源モジュール８１ｍの電源端子とグランド端子との少なくとも一方と、第２電源モジュール８２ｍの電源端子とグランド端子との少なくとも一方と、が互いに向かい合わない位置に配置されるようにする。例えば、第１電源モジュール８１ｍの辺８１ｇ側に設けられている端子ｊ７〜ｊ９と、第２電源モジュール８２ｍの辺８２ｅ側に設けられている端子ｊ１〜ｊ３と、に電源端子またはグランド端子がそれぞれ配置されないようにする。
【００５２】
図９は、第３実施形態における電源モジュールの端子の配置例を示す図である。
なお、図９において、図８の各部に対応する部分には同一の符号を付け、その説明を省略する。
この図において、第１電源モジュール８１ｍの電源端子とグランド端子との少なくとも一方と、第２電源モジュール８２ｍの電源端子とグランド端子との少なくとも一方と、が互いに向かい合わない位置に配置されてプリント基板２００に実装されている例を示している。
【００５３】
図９（ａ）は、第１電源モジュール８１ｍの辺８１ｅ側に設けられている端子ｊ１〜ｊ３と、第２電源モジュール８２ｍの辺８２ｇ側に設けられている端子ｊ７〜ｊ９と、に電源端子およびグランド端子が配置されている例を示している。このように、プリント基板２００に配置されている第１電源モジュール８１ｍの電源端子またはグランド端子と、第２電源モジュール８２ｍの電源端子またはグランド端子との空間的な距離を離すことにより、電源端子またはグランド端子とが近い位置にある場合に対してビートノイズの発生を抑制することができる。すなわち、第１電源モジュール８１ｍの辺８１ｇ側に設けられている端子ｊ７〜ｊ９と、第２電源モジュール８２ｍの辺８２ｅ側に設けられている端子ｊ１〜ｊ３と、に電源端子またはグランド端子が配置されている（互いに向かい合う位置に配置されている）場合に対して、ビートノイズの発生を抑制することができる。
【００５４】
図９（ｂ）は、第１電源モジュール８１ｍの辺８１ｅ側に設けられている端子ｊ１〜ｊ３および辺８１ｆ側に設けられている端子ｊ４〜ｊ６と、第２電源モジュール８２ｍの辺８２ｇ側に設けられている端子ｊ７〜ｊ９および辺８２ｈ側に設けられている端子ｊ１０〜ｊ１２と、に電源端子およびグランド端子が配置されている例を示している。この場合も、プリント基板２００に配置されている第１電源モジュール８１ｍの電源端子またはグランド端子と、第２電源モジュール８２ｍの電源端子またはグランド端子との空間的な距離を離すことにより、同様にビートノイズの発生を抑制することができる。
【００５５】
なお、互いに向かい合わない位置に配置されている例として図９（ａ）および図９（ｂ）に２つの例を示したが、これらの配置に限られるものではなく、第１電源モジュール８１ｍの辺８１ｇ側と第２電源モジュール８２ｍの辺８２ｅ側との両方に電源端子またはグランド端子が配置されない構成であれば他の配置であってもよい。例えば、第１電源モジュール８１ｍの辺８１ｅ側と第２電源モジュール８２ｍの辺８２ｅ側とに電源端子およびグランド端子が配置されてもよい。また、第１電源モジュール８１ｍの辺８１ｆ側と第２電源モジュール８２ｍの辺８２ｆ側とに電源端子およびグランド端子が配置されてもよい。
【００５６】
このように、互いに向かい合わない位置となる各種の端子配置を選択することができるが、例えば、図９（ａ）に示すような端子配置のように、第１電源モジュール８１ｍの電源端子およびグランド端子と第２電源モジュール８２ｍの電源端子およびグランド端子との空間的な距離がなるべく遠い方が望ましい。なぜならば、空間的な距離がなるべく遠い方が、互いの出力電圧変動の干渉が少なくなり、ビートノイズの発生を抑制することができるためである。
【００５７】
なお、図８および図９において、第１電源モジュール８１ｍおよび第２電源モジュール８２ｍの端子ｊ１〜ｊ１２は、便宜上付した符号であって、第１電源モジュール８１ｍおよび第２電源モジュール８２ｍがこの端子ｊ１〜ｊ１２によって示される向きでプリント基板２００に配置されることに制限されるものではない。
よって、第１電源モジュール８１ｍおよび第２電源モジュール８２ｍは、プリント基板２００の基板面に対して垂直な軸を中心に回転（通常は９０度単位で回転）されて、プリント基板２００に配置されてもよい。
つまり、互いに向かい合わない位置に電源端子またはグランド端子が配置される場合、電源モジュールの端子の割り当てが変更された配置構成としてもよいし、電源モジュールの実装の向きが回転された配置構成としてもよい。
【００５８】
なお、上述の第１電源モジュール８１ｍの電源端子またはグランド端子と、第２電源モジュール８２ｍの電源端子またはグランド端子とは、入力側の電源端子またはグランド端子であってもよいし、出力側の電源端子またはグランド端子であってもよいし、その両方であってもよい。
【００５９】
また、図８および図９において、第１電源モジュール８１ｍおよび第２電源モジュール８２ｍが隣接して配置されている例を示したが、第１電源モジュール８１ｍおよび第２電源モジュール８２ｍが配置されている間に少なくとも１つの部品が配置されていて、互いに近い位置に配置（近接配置）されている場合であってもよい。
【００６０】
＜第４実施形態＞
（電源モジュールに制御ＩＣが２つ実装されている例）
第４実施形態は、電源モジュールに２つの制御ＩＣが実装されている例である。
図１０は、第４実施形態における撮像装置１の構成の一例を示すブロック図である。同図において図１の各部に対応する部分には同一の符号を付け、その説明を省略する。
図１０の電源部８は、第１電源モジュール８１ｍおよび第２電源モジュール８２ｍに代えて、制御ＩＣ８１ａおよび制御ＩＣ８２ａが実装されている第３電源モジュール８３ｍを備えている点が、図１と相違する。
【００６１】
第３電源モジュール８３ｍには、第１ＤＣ−ＤＣコンバータ回路８１のスイッチングを制御する制御ＩＣ８１ａと第２ＤＣ−ＤＣコンバータ回路８２のスイッチングを制御する制御ＩＣ８２ａとが実装されている。なお、第３電源モジュール８３ｍのフェライト基板には、第１ＤＣ−ＤＣコンバータ回路８１に含まれるインダクタＬ１に加えて、第２ＤＣ−ＤＣコンバータ回路８２に含まれるインダクタも内蔵されている。
【００６２】
図１１は、第４実施形態におけるプリント基板２００の部品配置の一例を示す図である。同図において図５の各部に対応する部分には同一の符号を付け、その説明を省略する。図１１においては、図５において第１電源モジュール８１ｍおよび第２電源モジュール８２ｍが配置されているのに代えて、第３電源モジュール８３ｍが配置されている。
【００６３】
図１１に示すように、第３電源モジュール８３ｍにおいて、制御ＩＣ８１ａおよび制御ＩＣ８２ａが近接配置されている。この場合、第１実施形態と同様に基板の小型化が可能となり撮像装置１の小型化が図れるが、その反面、制御ＩＣ８１ａおよび制御ＩＣ８２ａが極めて接近して配置されているため、互いの出力電圧変動が干渉しやすくなる。そのため、第１実施形態と同様に、第４実施形態における第３電源モジュール８３ｍの制御ＩＣ８１ａと制御ＩＣ８２ａとは、互いに共振しない周波数に基づいてそれぞれ対応するＤＣ−ＤＣコンバータ回路のスイッチングを制御する。
これにより、第１ＤＣ−ＤＣコンバータ回路８１および第２ＤＣ−ＤＣコンバータ回路８２の出力電圧のビートノイズの発生を抑制することができる。
【００６４】
なお、第１実施形態と同様に、制御ＩＣ８１ａと制御ＩＣ８２ａとのスイッチング周波数は、対応するそれぞれの第１ＤＣ−ＤＣコンバータ回路８１と第２ＤＣ−ＤＣコンバータ回路８２との出力負荷電流の大きさに応じて設定されてもよい。
また、第２実施形態と同様に、発振回路１２から制御ＩＣ８１ａおよび制御ＩＣ８２ａにクロック信号が供給される構成としてもよい。
【００６５】
さらに、第３実施形態における電源モジュールの電源端子またはグランド端子の配置を、第４実施形態の制御ＩＣの電源端子またはグランド端子の配置に対して同様に適用できる。すなわち、制御ＩＣ８１ａ（第１制御ＩＣ）の電源端子とグランド端子との少なくとも一方と、制御ＩＣ８２ａ（第２制御ＩＣ）の電源端子とグランド端子との少なくとも一方と、が互いに向かい合わない位置に配置されるように第３電源モジュール８３ｍに実装する。この場合、制御ＩＣ８１ａの電源端子またはグランド端子と制御ＩＣ８２ａの電源端子またはグランド端子との空間的な距離を離すことにより、ビートノイズの発生を抑制することができる。
【００６６】
＜第５実施形態＞
（コンデンサの容量を変更する例）
第５実施形態は、第３実施形態および第４実施形態において説明した、電源モジュールまたは制御ＩＣの配置に応じて、ＤＣ−ＤＣコンバータ回路の電圧平滑用コンデンサの静電容量を変更してビートノイズの発生を抑制する例である。
【００６７】
第１ＤＣ−ＤＣコンバータ回路８１および第２ＤＣ−ＤＣコンバータ回路８２それぞれは、ＤＣ−ＤＣコンバータ回路の電源線に一端が接続されグランド線に他端が接続されているコンデンサを有している。このコンデンサは、ＤＣ−ＤＣコンバータ回路の電圧平滑用コンデンサである。
そして、上述のコンデンサの静電容量は、第１電源モジュール８１ｍが有している電源端子とグランド端子との少なくとも一方と、第２電源モジュール８２ｍが有している電源端子とグランド端子との少なくとも一方と、の互いの距離に応じて生じる電源ノイズを低減するように設定された静電容量である。
【００６８】
なお、上述のコンデンサの静電容量は、制御ＩＣ８１ａ（第１制御ＩＣ）が有している電源端子とグランド端子との少なくとも一方と、制御ＩＣ８２ａ（第２制御ＩＣ）が有している電源端子とグランド端子との少なくとも一方と、の互いの距離に応じて生じる電源ノイズを低減するように設定された静電容量であってもよい。
【００６９】
例えば、図３を用いて説明したように、第１ＤＣ−ＤＣコンバータ回路８１は、電源線に一端が接続されグランド線に他端が接続されているコンデンサＣ１（入力側の電圧平滑用コンデンサ）およびコンデンサＣ２（出力側の電圧平滑用コンデンサ）を有している。また、第２ＤＣ−ＤＣコンバータ回路８２および第２電源モジュール８２ｍそれぞれも、同様に電源線に一端が接続されグランド線に他端が接続されているコンデンサを有している。
【００７０】
以下に、図１２および図１３を用いて、第１電源モジュール８１ｍと第２電源モジュール８２ｍとの配置に応じて、ＤＣ−ＤＣコンバータ回路の出力側のコンデンサの静電容量が設定されている例を説明する。
【００７１】
図１２は、電源モジュールの配置に応じた静電容量のコンデンサがプリント基板２００に配置されている例を示す図である。
なお、図１２において、図８の各部に対応する部分には同一の符号を付け、その説明を省略する。
この図は、第１電源モジュール８１ｍと第２電源モジュール８２ｍとの配置に応じて、第１ＤＣ−ＤＣコンバータ回路８１の出力側のコンデンサＣ２および第２ＤＣ−ＤＣコンバータ回路８２の出力側のコンデンサＣ２‘の静電容量が設定されて、それぞれプリント基板２００に配置されている例を示している。
【００７２】
図１２（ａ）は、第１電源モジュール８１ｍの電源端子またはグランド端子と、第２電源モジュール８２ｍの電源端子およびグランド端子とが互いに向かいあわない位置に配置されている例を示している。第１電源モジュール８１ｍの辺８１ｅ側に設けられている端子と、第２電源モジュール８２ｍの辺８２ｇ側に設けられている端子と、に電源端子およびグランド端子が配置されている。この場合、第１電源モジュール８１ｍの電源端子およびグランド端子と、第２電源モジュール８２ｍの電源端子およびグランド端子との空間的な距離が離れているため、第１ＤＣ−ＤＣコンバータ回路８１と第２ＤＣ−ＤＣコンバータ回路８２との互いの出力電圧変動の干渉が少ない。よって、比較的小さい静電容量のコンデンサＣ２およびコンデンサＣ２‘であっても、ビートノイズの発生が抑制されている。
【００７３】
一方、図１２（ｂ）は、第１電源モジュール８１ｍの電源端子またはグランド端子と、第２電源モジュール８２ｍの電源端子およびグランド端子とが互いに向かいあう位置に配置されている例を示している。第１電源モジュール８１ｍの辺８１ｇ側に設けられている端子と、第２電源モジュール８２ｍの辺８２ｅ側に設けられている端子と、に電源端子およびグランド端子が配置されている。この場合、第１電源モジュール８１ｍの電源端子およびグランド端子と、第２電源モジュール８２ｍの電源端子およびグランド端子との空間的な距離が近いため、第１ＤＣ−ＤＣコンバータ回路８１と第２ＤＣ−ＤＣコンバータ回路８２との互いの出力電圧変動の干渉が大きい。そのため、図１２（ａ）に示す例に対して大きい静電容量のコンデンサＣ２およびコンデンサＣ２‘を用いることにより、ビートノイズの発生を抑制している。
【００７４】
これにより、回路、部品、基板などの制約により、第１電源モジュール８１ｍの電源端子およびグランド端子と、第２電源モジュール８２ｍの電源端子およびグランド端子との空間的な距離が近い場合は、空間的な距離が遠い場合に対して大きい静電容量のコンデンサを、ＤＣ−ＤＣコンバータ回路の出力側の電圧平滑用コンデンサとして配置することにより、ビートノイズの発生を抑制することができる。
【００７５】
図１３は、電源モジュールの配置に応じた静電容量のコンデンサが電源モジュールのフェライト基板に配置されている例を示す図である。
この図は、第１電源モジュール８１ｍと第２電源モジュール８２ｍとの配置に応じて、第１ＤＣ−ＤＣコンバータ回路８１の出力側のコンデンサＣ２および第２ＤＣ−ＤＣコンバータ回路８２の出力側のコンデンサＣ２‘の静電容量が設定されて、それぞれの電源モジュールのフェライト基板に配置されている例を示している。
【００７６】
図１３は、図１２に対して、コンデンサが電源モジュールに配置されていることを除いて同様である。図１３（ａ）は、第１電源モジュール８１ｍの電源端子またはグランド端子と、第２電源モジュール８２ｍの電源端子およびグランド端子とが互いに向かいあわない位置に配置されている例を示しており、比較的小さい静電容量のコンデンサが配置されている。一方、図１３（ｂ）は、第１電源モジュール８１ｍの電源端子またはグランド端子と、第２電源モジュール８２ｍの電源端子およびグランド端子とが互いに向かいあう位置に配置されている例を示しており、図１３（ａ）に示す例に対して大きい静電容量のコンデンサが配置されている。また、コンデンサが電源モジュールに配置されているため、コンデンサの静電容量に応じて電源モジュールの大きさも変更されている。
【００７７】
これにより、回路、部品、基板などの制約により、第１電源モジュール８１ｍの電源端子およびグランド端子と、第２電源モジュール８２ｍの電源端子およびグランド端子との空間的な距離が近い場合は、空間的な距離が遠い場合に対して大きい静電容量のコンデンサを、ＤＣ−ＤＣコンバータ回路の出力側の電圧平滑用コンデンサとして配置することにより、ビートノイズの発生を抑制することができる。
【００７８】
なお、図１２および図１３では、電源モジュールの配置に応じてコンデンサＣ２（ＤＣ−ＤＣコンバータ回路の出力側の電圧平滑用コンデンサ）の静電容量が設定される例について説明したが、これに限られるものではない。例えば、電源モジュールの配置に応じてコンデンサＣ１（ＤＣ−ＤＣコンバータ回路の入力側の電圧平滑用コンデンサ）の静電容量が設定されてもよいし、ＤＣ−ＤＣコンバータ回路の入力側の電圧平滑用コンデンサおよび出力側の電圧平滑用コンデンサの両方の静電容量が設定されてもよい。
【００７９】
なお、図１２および図１３では、電源モジュールの配置に応じた例を示しているが、制御ＩＣの配置に応じてコンデンサの静電容量が設定されてもよい。
また、第３電源モジュール８３ｍのように、複数の制御ＩＣが配置されている電源モジュールにおいても、同様に複数の制御ＩＣそれぞれの配置に応じてコンデンサの静電容量が設定されてもよい。
【００８０】
＜第６実施形態＞
（電源モジュールの放熱の例）
第６実施形態は、電源モジュールと当該電源モジュールが実装されているプリント基板２００が熱的に結合されている場合の例である。
第１電源モジュール８１ｍ、第２電源モジュール８２ｍ、および第３電源モジュール８３ｍは、上述したように、フェライト基板にインダクタを内蔵している。この内蔵されたインダクタとしてのコイル導体は、電源モジュールの小型化を図るために、銅箔などにより薄膜形成されている。このようなインダクタをＤＣ−ＤＣコンバータ回路に用いた場合、インダクタのコイル導体の厚みが薄く直流抵抗値が大きいことにより、熱損失が大きくなり電源モジュールからの発熱が問題になる場合がある。
そのため、第６実施形態では、上述の電源モジュールからの発熱を放熱するために、電源モジュールのフェライト基板に設けられている放熱用の導電パターンと、プリント基板に設けられている放熱用の導電パターンとが熱的に結合されている例について説明する。
【００８１】
図１４は、電源モジュールおよびプリント基板２００にそれぞれ設けられている放熱用の導電パターンの一例を示す図である。
図１４（ａ）は、第１電源モジュール８１ｍの上面図と底面図とを示している。第１電源モジュール８１ｍのフェライト基板１００の第１面（上面）には、制御ＩＣ８１ａが実装されている。一方、第１電源モジュール８１ｍのフェライト基板１００の第２面（底面）には、プリント基板２００に実装される端子と放電用の導電パターンＰＴ１とが設けられている。導電パターンＰＴ１は、フェライト基板１００の第２面（底面）のうち、プリント基板２００に実装される端子と重ならない位置に設けられている。なお、図１４に示す導電パターンＰＴ１は、第１電源モジュール８１ｍが有する端子のうちのグランド端子と接続されていてもよい。また、第２電源モジュール８２ｍにも同様に放電用の導電パターンＰＴ２が設けられている。
【００８２】
図１４（ｂ）は、プリント基板２００の第１電源モジュール８１ｍおよび第２電源モジュール８２ｍが実装される面である第１面のパターン図を示している。なお、この図では配線パターンは省略しており、電源モジュールの実装用のランドのみを示している。プリント基板２００の第１面には、第１電源モジュール８１ｍの放電用の導電パターンＰＴ１と第２電源モジュール８２ｍの放電用の導電パターンＰＴ２とに対応する導電パターンＰＴ２００がそれぞれ設けられている。また、導電パターンＰＴ２００は、プリント基板２００のグランドパターンと接続されている。
【００８３】
また、プリント基板２００の導電パターンＰＴ２００を含む実装用のランドには、例えば、はんだペーストが塗布されている。第１電源モジュール８１ｍおよび第２電源モジュール８２ｍが実装されると、導電パターンＰＴ１および導電パターンＰＴ２は、それぞれの導電パターンＰＴ２００とはんだ接合されて固着される。これにより、プリント基板２００の導電パターンＰＴ２００と電源モジュールのフェライト基板とは、熱的に結合される。
よって、第１電源モジュール８１ｍおよび第２電源モジュール８２ｍにおいて発生する熱を放熱用の導電パターンを介してプリント基板２００に放熱することができる。
【００８４】
なお、図１４では、第１電源モジュール８１ｍおよび第２電源モジュール８２ｍを例に説明したが、第３電源モジュール８３ｍであっても同様に適用できる。
また、プリント基板２００の導電パターンＰＴ２００は、プリント基板２００のグランドパターンと接続されていない構成であってもよい。
【００８５】
以上のように、撮像装置１は、インダクタが内蔵されたフェライト基板に制御ＩＣが実装されている小型の電源モジュールを用いて回路を構成することにより電源回路を小型化するとともに、当該電源回路の出力におけるノイズの発生を抑制することができる。また、撮像装置１は、インダクタが内蔵されたフェライト基板に制御ＩＣが実装されている小型の電源モジュールを用いて回路を構成することにより電源回路を小型化するとともに、小型化により増加する電源モジュールからの発熱を放熱することにより抑制するができる。
【００８６】
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
例えば、プリント基板２００に配置されている第１電源モジュール８１ｍおよび第２電源モジュール８２ｍは、プリント基板２００の同一面上に配置されている場合に限らず、互いに表裏の位置関係となる第１面と第２面とに配置されていてもよい。この場合、プリント基板２００の表裏に配置される位置関係によって、互いの空間的な距離が定められる。
【００８７】
また、上記実施形態において、第１電源モジュール８１ｍを有する第１ＤＣ−ＤＣコンバータ回路８１が撮像素子２２に電力を供給し、第２電源モジュール８２ｍを有する第２ＤＣ−ＤＣコンバータ回路８２がシステム制御系回路１０の各部に電力を供給する例を説明したがこれに限られるものではない。それぞれのＤＣ−ＤＣコンバータ回路は、適宜、定められている各部に電力を供給してもよい。
【００８８】
なお、上記実施形態において、プリント基板２００に２つの電源モジュールが配置されている例を示したが、これに限られるものではない。プリント基板２００には、３つ以上の複数の電源モジュールが配置されている場合であっても同様に適用できる。
また、上記実施形態において、電源モジュールに２つの制御ＩＣが配置されている例を示したが、これに限られるものではない。電源モジュールには、３つ以上の複数の制御ＩＣが配置されている場合であっても同様に適用できる。さらに、複数の制御ＩＣが配置されている電源モジュールが複数個、プリント基板２００に配置されている場合であっても同様に適用できる。
【００８９】
なお、上記実施形態において、撮像装置１を例にして説明したが、これに限られるものではなく、その他の電子機器にも本発明は適用できる。例えば、本発明における電子機器は、携帯電話、携帯型ゲーム機、携帯型コンピュータ、電子辞書、などの様々な電子機器であってもよい。
【符号の説明】
【００９０】
１  撮像装置、８１  第１ＤＣ−ＤＣコンバータ回路、８２  第２ＤＣ−ＤＣコンバータ回路、８１ａ  制御ＩＣ（第１制御ＩＣ）、８２ａ  制御ＩＣ（第２制御ＩＣ）、８１ｍ  第１電源モジュール、８２ｍ  第２電源モジュール、１２  発振回路、１００  フェライト基板、２００  プリント基板、ＰＴ２００  導電パターン、Ｃ１,Ｃ２  コンデンサ
【図１】
2013081330.tif 000003
【図２】
2013081330.tif 000004
【図３】
2013081330.tif 000005
【図４】
2013081330.tif 000006
【図５】
2013081330.tif 000007
【図６】
2013081330.tif 000008
【図７】
2013081330.tif 000009
【図８】
2013081330.tif 000010
【図９】
2013081330.tif 000011
【図１０】
2013081330.tif 000012
【図１１】
2013081330.tif 000013
【図１２】
2013081330.tif 000014
【図１３】
2013081330.tif 000015
【図１４】
2013081330.tif 000016