(57)【要約】【課題】本発明は、信頼性に優れた電子部品及びその製造方法に関する。【解決手段】本発明による電子部品は、内部に多数の内部電極が形成されたセラミック素体と、上記セラミック素体の外部に形成される外部電極と、を含み、上記外部電極は、上記内部電極と電気的に連結される銅（Ｃｕ）材質の電極層と、上記電極層の外部に形成される銅（Ｃｕ）−スズ（Ｓｎ）合金層と、上記合金層の外部に形成されるスズ（Ｓｎ）メッキ層と、を含むことができる。【選択図】図３
2013128090.tif 000002
【特許請求の範囲】
【請求項１】
セラミック素体を製造する段階と、
前記セラミック素体の外側に少なくとも一つの電極層を形成する段階と、
前記電極層を第１溶融半田にディッピング（ｄｉｐｐｉｎｇ）して合金層を形成する１次ディッピング段階と、
前記合金層を第２溶融半田にディッピングしてメッキ層を形成する２次ディッピング段階と
を含む電子部品の製造方法。
【請求項２】
前記電極層は銅（Ｃｕ）材質で形成される請求項１に記載の電子部品の製造方法。
【請求項３】
前記第１溶融半田は、ニッケル（Ｎｉ）、銅（Ｃｕ）、及びスズ（Ｓｎ）が含まれた組成物である請求項１または２に記載の電子部品の製造方法。
【請求項４】
前記合金層は、ニッケル（Ｎｉ）が含まれた銅（Ｃｕ）−スズ（Ｓｎ）合金からなる請求項３に記載の電子部品の製造方法。
【請求項５】
前記第２溶融半田は、スズ（Ｓｎ）及びビスマス（Ｂｉ）が含まれた組成物からなる請求項１から４の何れか１項に記載の電子部品の製造方法。
【請求項６】
前記メッキ層は、ビスマス（Ｂｉ）が含まれたスズ（Ｓｎ）メッキ層である請求項５に記載の電子部品の製造方法。
【請求項７】
前記１次ディッピング段階は所定の温度に溶融された前記第１溶融半田を用いる段階であり、前記２次ディッピング段階は前記所定の温度より低い温度に溶融された前記第２溶融半田を用いる段階である請求項１から６の何れか１項に記載の電子部品の製造方法。
【請求項８】
前記第１溶融半田は２６０℃以上の温度に溶融され、前記第２溶融半田は２２０℃以下の温度に溶融される請求項７に記載の電子部品の製造方法。
【請求項９】
前記１次ディッピング段階は、前記２次ディッピング段階より短い時間ディッピングが行われる請求項１から８の何れか１項に記載の電子部品の製造方法。
【請求項１０】
前記電子部品は積層型セラミックキャパシタである請求項１から９の何れか１項に記載の電子部品の製造方法。
【請求項１１】
内部に複数の内部電極が形成されたセラミック素体と、
前記セラミック素体の外部に形成される外部電極と
を含み、
前記外部電極は、
前記内部電極と電気的に連結される銅（Ｃｕ）材質の電極層と、
前記電極層の外部に形成される銅（Ｃｕ）−スズ（Ｓｎ）合金層と、
前記合金層の外部に形成されるスズ（Ｓｎ）メッキ層と
を含む電子部品 。
【請求項１２】
前記合金層はニッケル（Ｎｉ）を含む請求項１１に記載の電子部品。
【請求項１３】
前記メッキ層はビスマス（Ｂｉ）を含む請求項１１または１２に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信頼性に優れた電子部品及びその製造方法に関する。
【背景技術】
【０００２】
一般的に、キャパシタ、インダクタ、圧電体素子、バリスタ、またはサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設けられた外部電極と、を備える。
【０００３】
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、誘電体層を介して対向配置される内部電極と、内部電極に電気的に接続された外部電極と、を含んで構成される。
【０００４】
このような積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという長所により、コンピュータ、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。
【０００５】
電子製品が小型化及び多機能化するに伴い、チップ部品も小型化及び高機能化する傾向にあるため、積層セラミックキャパシタもそのサイズが小さいながらも容量が大きい高容量の製品が求められている。
【０００６】
これにより、外部電極層の厚さを減少させることによって、全体チップサイズは同様に維持しながら積層セラミックキャパシタを小型化及び大容量化することが試されている。
【０００７】
また、最近は積層セラミックキャパシタを基板上に実装する場合、基板との接合が容易であるように外部電極上にニッケル／スズ（Ｎｉ／Ｓｎ）メッキ層を形成する方法が用いられている。
【０００８】
従来の場合、上記のメッキ層を形成するために電気メッキ（Ｅｌｅｃｔｒｉｃ  Ｄｅｐｏｓｉｔｉｏｎ）または電解メッキなどのようにメッキ液を用いる方式が主に用いられている。
【０００９】
しかし、このようにメッキ液を用いてメッキを行う場合、メッキ工程でメッキ液が内部に侵透したり、メッキ時に発生する水素ガスによって積層セラミック電子部品が破損されるなどの問題が発生している。
【００１０】
従って、メッキ液を用いることなく、外部電極上にメッキ層を容易に形成することができる方法が求められている状況である。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、メッキ液を用いることなく、外部電極上にメッキ層を形成することができる電子部品及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の実施例による電子部品は、内部に多数の内部電極が形成されたセラミック素体と、上記セラミック素体の外部に形成される外部電極と、を含み、上記外部電極は、上記内部電極と電気的に連結される銅（Ｃｕ）材質の電極層と、上記電極層の外部に形成される銅（Ｃｕ）−スズ（Ｓｎ）合金層と、上記合金層の外部に形成されるスズ（Ｓｎ）メッキ層と、を含むことができる。
【００１３】
本実施例において、上記合金層はニッケル（Ｎｉ）を含むことができる。
【００１４】
本実施例において、上記メッキ層はビスマス（Ｂｉ）を含むことができる。
【００１５】
また、本発明の実施例による電子部品の製造方法は、セラミック素体を製造する段階と、上記セラミック素体の外側に少なくとも一つの電極層を形成する段階と、上記電極層を第１溶融半田にディッピング（ｄｉｐｐｉｎｇ）して合金層を形成する１次ディッピング段階と、上記合金層を第２溶融半田にディッピングしてメッキ層を形成する２次ディッピング段階と、を含むことができる。
【００１６】
本実施例において、上記電極層は銅（Ｃｕ）材質で形成されることができる。
【００１７】
本実施例において、上記第１溶融半田は、ニッケル（Ｎｉ）、銅（Ｃｕ）、及びスズ（Ｓｎ）が含まれた組成物であることができる。
【００１８】
本実施例において、上記合金層は、ニッケル（Ｎｉ）が含まれた銅（Ｃｕ）−スズ（Ｓｎ）合金からなることができる。
【００１９】
本実施例において、上記第２溶融半田は、スズ（Ｓｎ）及びビスマス（Ｂｉ）が含まれた組成物からなることができる。
【００２０】
本実施例において、上記メッキ層は、ビスマス（Ｂｉ）が含まれたスズ（Ｓｎ）メッキ層であることができる。
【００２１】
本実施例において、上記１次ディッピング段階は高温に溶融された上記第１溶融半田を用いる段階であり、上記２次ディッピング段階は低温に溶融された上記第２次溶融半田を用いる段階であることができる。
【００２２】
本実施例において、上記第１溶融半田は２６０℃以上の温度に溶融され、上記第２溶融半田は２２０℃以下の温度に溶融されることができる。
【００２３】
本実施例において、上記１次ディッピング段階は、上記２次ディッピング段階より短い時間ディッピングが行われることができる。
【００２４】
本実施例において、上記電子部品は積層型セラミックキャパシタであることができる。
【発明の効果】
【００２５】
本発明による電子部品及びその製造方法は、外部電極を形成する過程でメッキ液を用いる従来の工程によらず、溶融半田に電極層をディッピングしてメッキ層を形成する方法を用いる。
【００２６】
これにより、メッキ液を用いる従来のメッキ工程が含まれないため、メッキ液が電子部品の内部に侵透したり、メッキ時に発生する水素ガスによって電子部品が破損されるなどの問題を解消することができる。従って、電子部品の信頼性を大きく向上させることができる。
【００２７】
また、本発明による電子部品の製造方法は、合金層を先に形成した後にメッキ層を形成するため、ディッピング過程で高温によって銅電極層が溶脱されることを抑制しながらメッキ層を形成することができる。従って、高温の溶融半田を用いても電極層の外部にメッキ層を容易に形成することができる。
【００２８】
また、本発明による電子部品の合金層は、ニッケルが含まれた銅（Ｃｕ）−スズ（Ｓｎ）合金で形成される。これにより、製造過程や実際の使用過程で合金層で熱が発生しても、熱によって合金層が持続的に成長することを抑制することができる。従って、合金層の過度な成長によって電子部品の性能が低下することを防止することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施例による電子部品を概略的に図示した斜視図である。
【図２】図１のＡ−Ａ'線に沿った断面図である。
【図３】図１に図示された電子部品の製造方法を概略的に示すフローチャートである。
【図４ａ】図３の電子部品の製造方法を説明するための断面図である。
【図４ｂ】図３の電子部品の製造方法を説明するための断面図である。
【図４ｃ】図３の電子部品の製造方法を説明するための断面図である。
【発明を実施するための形態】
【００３０】
本発明を詳細に説明するに当たり、以下で説明される本明細書及び特許請求の範囲に用いられた用語や単語は、通常的かつ辞書的な意味に限定して解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されなければならない。従って、本明細書に記載された実施例と図面に図示された構成は本発明の最も好ましい実施例に過ぎず、本発明の技術的思想の全部を代弁しているわけではないため、本出願時点においてこれらを代替することができる多様な均等物と変形例があり得ることを理解しなければならない。
【００３１】
以下、添付の図面を参照して本発明の好ましい実施例を詳細に説明する。この際、添付の図面で同一の構成要素はできるだけ同一の符号で示していることに留意しなければならない。また、本発明の要旨を不要に不明確にする可能性がある公知機能及び構成に対する詳細な説明は省略する。同じ理由から、添付図面において一部の構成要素は誇張されたり省略されたりまたは概略的に図示されており、各構成要素の大きさは実際の大きさを必ずしも反映するものではない。
【００３２】
図１は本発明の実施例による電子部品を概略的に図示した斜視図であり、図２は図１のＡ−Ａ'線に沿った断面図である。
【００３３】
図１及び図２を参照すると、本実施例による電子部品１００は、積層型セラミックキャパシタであり、セラミック素体１０と、内部電極２１、２２と、外部電極３１、３２と、を含む。
【００３４】
セラミック素体１０は複数の誘電体層１を積層した後に焼結させたものであり、隣接する誘電体層同士は境界が確認できないほど一体化されることができる。セラミック誘電体層１は高い誘電率を有するセラミック材料からなることができるが、これに限定されるものではない。即ち、誘電体層１は、チタン酸バリウム（ＢａＴｉＯ３）系材料、鉛複合ペロブスカイト系材料、またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などを用いて形成されることもできる。
【００３５】
このようなセラミック素体１０の内部には内部電極２１、２２が形成され、外部面には外部電極３１、３２が形成される。
【００３６】
内部電極２１、２２は、複数の誘電体層１の積層過程で誘電体層１の間に介在される形態で配置されることができる。
【００３７】
内部電極２１、２２は、相違する極性を有する一対の電極であり、誘電体層１の積層方向に沿って交互に対向配置され、誘電体層１によって互いに電気的に絶縁されている。
【００３８】
このような内部電極２１、２２は、一端が交互に上記セラミック素体１０の両側面に露出される。この際、セラミック素体１０の側面に露出される内部電極２１、２２の一端は、後述する外部電極３１、３２とそれぞれ電気的に連結される。
【００３９】
内部電極２１、２２は導電性金属材質で形成されることができる。ここで、導電性金属は特に制限されず、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）または銅（Ｃｕ）などを用いることができ、これらを単独または２種以上混合して用いることができる。
【００４０】
外部電極３１、３２は、セラミック素体１０の側面に露出される内部電極２１、２２の一端と電気的に連結されるように形成される。従って、外部電極３１、３２はセラミック素体１０の両端にそれぞれ形成されることができる。
【００４１】
本実施例による外部電極３１、３２は、電極層３１ａ、３２ａと、合金層３１ｂ、３２ｂと、メッキ層３１ｃ、３２ｃと、を含んで構成されることができる。
【００４２】
電極層３１ａ、３２ａは銅（Ｃｕ）材質で形成されることができる。従って、本実施例による電極層３１ａ、３２ａは、銅粉末が含まれた導電性ペースト（ｐａｓｔｅ）をセラミック素体１０の外側に塗布した後、焼成することにより形成されることができる。ここで、導電性ペーストを塗布する方法は特に制限されず、例えば、ディッピング（ｄｉｐｐｉｎｇ）やペインティング（ｐａｉｎｔｉｎｇ）、プリンティング（ｐｒｉｎｔｉｎｇ）などの多様な方法を用いることができる。
【００４３】
合金層３１ｂ、３２ｂは電極層３１ａ、３２ａの外部面に形成される。本実施例による合金層３１ｂ、３２ｂは、高温の溶融半田にディッピング（ｄｉｐｐｉｎｇ）する方式によりメッキ層３１ｃ、３２ｃを製造する場合、ディッピング過程で銅電極層３１ａ、３２ａが溶融半田によって溶脱（ｌｅａｃｈｉｎｇ）されることを最小化するために備えられる。
【００４４】
一般的に、スズ（Ｓｎ）が溶融された溶融半田は高温であるため、銅（Ｃｕ）で形成された電極層３１ａ、３２ａがディッピングされると、銅（Ｃｕ）電極層３１ａ、３２ａは溶融半田によって溶脱される。従って、この場合、電極層３１ａ、３２ａが溶融半田に浸されている時間に比例して電極層３１ａ、３２ａの厚さが薄くなる。
【００４５】
このような電極層３１ａ、３２ａの溶脱を最小化するために、本実施例による電子部品１００は、メッキ層３１ｃ、３２ｃを形成する前に合金層３１ｂ、３２ｂを先に形成し、これによって電極層３１ａ、３２ａとメッキ層３１ｃ、３２ｃとの間には合金層３１ｂ、３２ｂが配置される。
【００４６】
本実施例による合金層３１ｂ、３２ｂは、ニッケル（Ｎｉ）が含まれた銅（Ｃｕ）−スズ（Ｓｎ）合金で形成されることができる。ここで、ニッケル（Ｎｉ）は、銅（Ｃｕ）−スズ（Ｓｎ）合金が熱によって過度に成長することを抑制するために含まれる。
【００４７】
合金層３１ｂ、３２ｂにニッケル（Ｎｉ）が含まれていない状態で合金層３１ｂ、３２ｂに熱が加えられる場合、合金層３１ｂ、３２ｂが持続的に成長し、これによって電極層３１ａ、３２ａや後述するメッキ層３１ｃ、３２ｃが全て合金層３１ｂ、３２ｂに変わる可能性がある。この場合、電気伝導度が急激に低下するため、電子部品１００がその機能をうまく奏することが困難になる。
【００４８】
従って、電極層３１ａ、３２ａやメッキ層３１ｃ、３２ｃが合金層３１ｂ、３２ｂに変わることを抑制するために、本実施例による電子部品１００は、合金層３１ｂ、３２ｂに少量のニッケル（Ｎｉ）を含む。ニッケル（Ｎｉ）が含まれることにより、銅（Ｃｕ）−スズ（Ｓｎ）合金層３１ｂ、３２ｂは熱が加えられても成長が抑制され、これによって電極層３１ａ、３２ａ及びメッキ層３１ｃ、３２ｃはその状態を持続的に維持することができる。
【００４９】
メッキ層３１ｃ、３２ｃは合金層３１ｂ、３２ｂの外部面に形成される。メッキ層３１ｃ、３２ｃは、本実施例による電子部品１００を基板（不図示）に形成された電極に容易に接合させるために備えられる。従って、メッキ層３１ｃ、３２ｃは、半田付けなどを用いた接合過程で基板の電極と容易に接合される材質で形成されることができる。
【００５０】
特に、本実施例によるメッキ層３１ｃ、３２ｃは、少量のビスマス（Ｂｉ）が含まれたスズ（Ｓｎ）材質で形成されることができる。ここで、ビスマス（Ｂｉ）は、本実施例による電子部品１００の製造過程で溶融半田の温度を下げるために備えられる。これについては、後述する電子部品１００の製造方法で詳細に説明する。
【００５１】
上述のように構成される本実施例による電子部品１００は、溶融半田にディッピングする方法によって合金層３１ｂ、３２ｂとメッキ層３１ｃ、３２ｃが形成される。このように、ディッピングによって合金層３１ｂ、３２ｂとメッキ層３１ｃ、３２ｃを形成する場合、従来のようにメッキ液を用いないため、メッキ工程でメッキ液が電子部品１００の内部に侵透したり、メッキ工程で発生する水素ガスによって電子部品１００が破損されるなどの問題を解消することができる。
【００５２】
特に、本実施例による電子部品１００は、合金層３１ｂ、３２ｂを形成するための１次ディッピングが高温で行われ、メッキ層３１ｃ、３２ｃを形成するための２次ディッピングが低温で行われることを特徴とする。これは、電子部品１００の製造方法でより詳細に説明する。
【００５３】
以下、本発明の実施例による電子部品１００の製造方法を説明する。本実施例では、電子部品１００として積層セラミックキャパシタの製造方法を例にとって説明するが、本発明がこれに限定されるものではない。
【００５４】
図３は図１に図示された電子部品の製造方法を概略的に示すフローチャートであり、図４ａから図４ｃは図３の電子部品の製造方法を説明するための断面図である。
【００５５】
これをともに参照すると、本発明の実施例による電子部品１００、即ち、積層セラミックキャパシタの製造方法は、先ず、図４ａに図示されたように、チップ状のセラミック素体１０を製造する段階（Ｓ１）が行われる。
【００５６】
セラミック素体１０の形状は直方体であることができるが、これに制限されるものではない。
【００５７】
チップ状のセラミック素体１０を製造する段階は、特に制限されず、通常のセラミック積層体の製造方法によって製造されることができる。
【００５８】
より具体的に説明すると、先ず、複数のセラミックグリーンシートを準備する過程が行われる。ここで、セラミックグリーンシートは、セラミック粉末、バインダ、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法により数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作されることができる。
【００５９】
次に、セラミックグリーンシートの表面に、内部電極２１、２２を形成するための導電性ペースト（ｐａｓｔｅ）を塗布して内部電極パターンを形成する。この際、内部電極パターンはスクリーン印刷法により形成されることができるが、これに限定されるものではない。
【００６０】
導電性ペーストは、ニッケル（Ｎｉ）またはニッケル（Ｎｉ）合金からなる粉末を有機バインダ及び有機溶剤に分散させてペースト状に製造されることができる。
【００６１】
ここで、有機バインダは当業界において公知されたものを用いることができるが、これに限定されるものではない。例えば、セルロース系樹脂、エポキシ樹脂、アリール樹脂、アクリル樹脂、フェノール−ホルムアルデヒド樹脂、不飽和ポリエステル樹脂、ポリカーボネート樹脂、ポリアミド樹脂、ポリイミド樹脂、アルキド樹脂、またはロジンエステルなどからなるバインダを用いることができる。
【００６２】
また、有機溶剤も当業界において公知されたものを用いることができ、これに限定されない。例えば、ブチルカルビトール、ブチルカルビトールアセテート、テルピン油、α−テルピネオール、エチルセロソルブ、またはブチルフタレートなどの溶剤を用いることができる。
【００６３】
次に、内部電極パターンが形成されたセラミックグリーンシートを積層及び加圧して、積層されたセラミックグリーンシートと内部電極パターンとを互いに圧着させる過程が行われる。
【００６４】
こうしてセラミックグリーンシートと内部電極パターンとが交互に積層されたセラミック積層体が製造されると、これを焼成して切断する過程を経てチップ状のセラミック素体１０を製造することができる。
【００６５】
これにより、セラミック素体１０は、複数の誘電体層１と内部電極２１、２２とが交互に積層される形態で形成されることができる。
【００６６】
次に、図４ｂに図示されたように、セラミック素体１０の外側に電極層３１ａ、３２ａを形成する段階（Ｓ２）が行われる。
【００６７】
電極層３１ａ、３２ａは銅（Ｃｕ）材質で形成されることができるが、これに限定されるものではない。また、電極層３１ａ、３２ａは、銅（Ｃｕ）粉末にガラスフリットを添加して製造された導電性ペーストをセラミック素体１０の外側に塗布した後、焼成することにより形成されることができる。
【００６８】
導電性ペーストを塗布する方法は特に制限されず、例えば、ディッピング（ｄｉｐｐｉｎｇ）、ペインティング（ｐａｉｎｔｉｎｇ）、プリンティング（ｐｒｉｎｔｉｎｇ）などの方法を用いることができる。
【００６９】
次に、図４ｃに図示されたように、電極層３１ａ、３２ａ上に合金層３１ｂ、３２ｂを形成する１次ディッピング段階（Ｓ３）が行われる。
【００７０】
本実施例による合金層３１ｂ、３２ｂは、上述したように、銅材質の電極層３１ａ、３２ａが溶融半田によって溶脱（ｌｅａｃｈｉｎｇ）されることを最小化するために備えられる。
【００７１】
本実施例による電子部品の製造方法は、合金層３１ｂ、３２ｂ及びメッキ層３１ｃ、３２ｃをディッピング（ｄｉｐｐｉｎｇ）方法により形成することを特徴とする。合金層３１ｂ、３２ｂを形成する本段階は、電子部品１００の電極層３１ａ、３２ａを金属が溶融された第１溶融半田にディッピング（ｄｉｐｐｉｎｇ）する方法により行われることができる。
【００７２】
合金層３１ｂ、３２ｂは上述のように、ニッケル（Ｎｉ）が含まれた銅（Ｃｕ）−スズ（Ｓｎ）合金であることができる。従って、合金層３１ｂ、３２ｂの形成に用いられる第１溶融半田は、組成物に銅（Ｃｕ）、スズ（Ｓｎ）、及びニッケル（Ｎｉ）を含むことができる。
【００７３】
これにより、電極層３１ａ、３２ａが溶融半田にディッピングされると、溶融半田の銅（Ｃｕ）とスズ（Ｓｎ）が電極層３１ａ、３２ａと反応して電極層３１ａ、３２ａの外部に薄い膜形態の銅（Ｃｕ）−スズ（Ｓｎ）合金層３１ｂ、３２ｂを形成する。また、この過程で第１溶融半田に含まれたニッケル（Ｎｉ）は、銅（Ｃｕ）−スズ（Ｓｎ）合金層３１ｂ、３２ｂに均一に分散される。
【００７４】
このようにニッケル（Ｎｉ）が銅（Ｃｕ）−スズ（Ｓｎ）合金層３１ｂ、３２ｂ内に混合されていることにより、上述したように、銅（Ｃｕ）−スズ（Ｓｎ）合金層３１ｂ、３２ｂの過度な成長が抑制される。
【００７５】
また、本段階における電極層３１ａ、３２ａは、第１溶融半田に非常に短い時間ディッピングされる。これについて具体的に説明すると次の通りである。
【００７６】
本実施例による第１溶融半田は、含まれる組成物、即ち、銅（Ｃｕ）、スズ（Ｓｎ）、及びニッケル（Ｎｉ）によって２６０℃以上の非常に高い溶融温度が形成されることができる。
【００７７】
しかし、このように高い温度でディッピングが行われる場合、銅（Ｃｕ）−スズ（Ｓｎ）合金層３１ｂ、３２ｂに熱が持続的に加えられるため、銅（Ｃｕ）−スズ（Ｓｎ）合金層３１ｂ、３２ｂは速く成長するようになる。従って、本段階におけるディッピング時間を長く設定する場合、銅（Ｃｕ）−スズ（Ｓｎ）合金層３１ｂ、３２ｂの厚さが厚く形成される可能性があり、これは電子部品１００の性能を低下させる原因として作用する。
【００７８】
従って、本実施例による電子部品の製造方法は、合金層３１ｂ、３２ｂの形成段階のディッピング時間が非常に短いことを特徴とする。具体的には、本段階のディッピングは数秒以内で行われることができる。しかし、これに限定されるものではなく、第１溶融半田の温度や第１溶融半田組成物の組成比などによってディッピング時間は調整されることができる。
【００７９】
次に、メッキ層３１ｃ、３２ｃを形成する２次ディッピング段階（Ｓ４）が行われる。
【００８０】
上述のように、本実施例による電子部品の製造方法は、メッキ層３１ｃ、３２ｃもディッピング（ｄｉｐｐｉｎｇ）方法により形成する。従って、メッキ層３１ｃ、３２ｃを形成する本段階は、電子部品１００の合金層３１ｂ、３２ｂを金属が溶融された第２溶融半田にディッピング（ｄｉｐｐｉｎｇ）する方法により行われることができる。
【００８１】
メッキ層３１ｃ、３２ｃは上述のように、ビスマス（Ｂｉ）が含まれたスズ（Ｓｎ）で形成される。メッキ層３１ｃ、３２ｃの形成に用いられる第２溶融半田は、組成物にスズ（Ｓｎ）とビスマス（Ｂｉ）を含み、これに金属間の結合力を高めるために銀（Ａｇ）がさらに含まれることができる。
【００８２】
一方、本段階におけるメッキ層３１ｃ、３２ｃは、上述の合金層３１ｂ、３２ｂの場合に比べ、比較的長い時間ディッピングされることができる。また、第１溶融半田に比べて低い低温でディッピングが行われることができる。これについて具体的に説明すると次の通りである。
【００８３】
上述のように、高い温度でディッピングが行われる場合、銅（Ｃｕ）−スズ（Ｓｎ）合金層３１ｂ、３２ｂに熱が持続的に加えられるため、銅（Ｃｕ）−スズ（Ｓｎ）合金層３１ｂ、３２ｂは速く成長するようになる。
【００８４】
従って、合金層３１ｂ、３２ｂの成長を抑制するために、本実施例による２次ディッピング段階は、２２０℃以下の低温（例えば、約１５０℃〜２２０℃）で行われることができる。また、本実施例による第２溶融半田は、このように溶融温度を下げるためにビスマス（Ｂｉ）を含む。
【００８５】
このように溶融温度が下がることにより、２次ディッピング段階では、合金層３１ｂ、３２ｂに熱が加えられて合金層３１ｂ、３２ｂが成長することを抑制することができる。
【００８６】
本段階を経て合金層３１ｂ、３２ｂが第２溶融半田にディッピングされると、第２溶融半田のスズ（Ｓｎ）が銅（Ｃｕ）−スズ（Ｓｎ）合金層３１ｂ、３２ｂと反応して合金層３１ｂ、３２ｂ上にスズ（Ｓｎ）のメッキ層３１ｃ、３２ｃが形成される。
【００８７】
この際、電極層３１ａ、３２ａの外部には既に合金層３１ｂ、３２ｂが形成されているため、電極層３１ａ、３２ａは合金層３１ｂ、３２ｂによって保護され、電極層３１ａ、３２ａの溶脱が抑制される。これに加えて、第２溶融半田は低温に形成されるため、電極層３１ａ、３２ａが溶脱される可能性をさらに低めることができる。
【００８８】
このように、本実施例による電子部品の製造方法は電極層３１ａ、３２ａの溶脱を抑制することができるため、ディッピング方法によりメッキ層３１ｃ、３２ｃを電極層３１ａ、３２ａの外部に容易に形成することができる。メッキ層３１ｃ、３２ｃが形成されることにより、本実施例による電子部品１００は図２に図示されたように完成される。
【００８９】
上述のように構成される本実施例による電子部品の製造方法は、外部電極を形成する過程でメッキ液を用いる従来の工程によらず、溶融半田に電極層をディッピングしてメッキ層を形成する方法を用いる。
【００９０】
メッキ液が外部電極の内部に侵透する場合、メッキ液と内部電極との反応による劣化によって、電子部品の信頼性に深刻な問題が発生する可能性がある。また、外部電極内にメッキ液が入っていたり、あるいはセラミック素体内にメッキ液が流入された状態で電気メッキを行うと、メッキ過程で発生する水素の圧力によってセラミック素体が破損される問題がある。
【００９１】
しかし、本実施例による電子部品の製造方法は、メッキ液を用いるメッキ工程が含まれないため、メッキ液が電子部品の内部に侵透したり、メッキ時に発生する水素ガスによって電子部品が破損されるなどの問題を解消することができる。従って、電子部品の信頼性を大きく向上させることができる。
【００９２】
また、本実施例による電子部品の製造方法は、合金層を先に形成した後にメッキ層を形成するため、ディッピング過程で高温によって銅電極層が溶脱されることを抑制しながらメッキ層を形成することができる。従って、高温の溶融半田を用いても電極層の外部にメッキ層を容易に形成することができる。
【００９３】
また、本実施例による合金層は、ニッケルが含まれた銅（Ｃｕ）−スズ（Ｓｎ）合金で形成される。これにより、製造過程や実際の使用過程で合金層で熱が発生しても、熱によって合金層が持続的に成長することを抑制することができる。従って、合金層の過度な成長によって電子部品の性能が低下することを防止することができる。
【００９４】
一方、本発明による電子部品及びその製造方法は上述の実施例に限定されず、本発明の技術的思想内で当分野において通常の知識を有する者によって多様な変形が可能である。
【００９５】
例えば、上述の実施例では積層型セラミックキャパシタ及びその製造方法を例にとって説明したが、本発明はこれに限定されず、外部に電極が形成され、この外部電極にメッキ層が形成される電子部品であれば、幅広く適用されることができる。
【符号の説明】
【００９６】
１００  電子部品
１  誘電体層
１０  セラミック素体
２１、２２  内部電極
３１、３２  外部電極
３１ａ、３２ａ  電極層
３１ｂ、３２ｂ  合金層
３１ｃ、３２ｃ  メッキ層
【図１】
2013128090.tif 000003
【図２】
2013128090.tif 000004
【図３】
2013128090.tif 000005
【図４ａ】
2013128090.tif 000006
【図４ｂ】
2013128090.tif 000007
【図４ｃ】
2013128090.tif 000008