(57)【要約】【課題】ストリーキングを低減することができるようにする。【解決手段】  入射された光に対応する画素読み出し信号を出力する複数の単位画素から出力された画素読み出し信号が信号線により伝達され、信号線に接続され、単位画素から画素読み出し信号を読み出すための読み出し電流を供給され、画素読み出し信号のレベルをディジタルデータに変換するための参照信号が生成され、信号線の電圧の振幅の変化を制限する閾値を参照信号のゲインに連動して切り替えて、信号線の電圧の振幅の変化が制限される。【選択図】図７
2013102312.tif 000002
【特許請求の範囲】
【請求項１】
入射された光に対応する画素読み出し信号を出力する複数の単位画素と、
前記単位画素から出力された前記画素読み出し信号を伝達する信号線と、
前記信号線に接続され、前記単位画素から前記画素読み出し信号を読み出すための読み出し電流を供給する読み出し電流源部と、
前記画素読み出し信号のレベルをディジタルデータに変換するための参照信号を生成する参照信号生成部と、
前記信号線の電圧の振幅の変化を制限する閾値を前記参照信号のゲインに連動して切り替えて、前記信号線の電圧の振幅の変化を制限する振幅制限部と
を備える固体撮像装置。
【請求項２】
前記振幅制限部は、前記信号線と前記振幅制限部の接続点に前記閾値を規定する定電圧を供給する
請求項１に記載の固体撮像装置。
【請求項３】
前記参照信号生成部は、少なくとも２つの異なるゲインの前記参照信号を生成し、
前記振幅制限部は、前記参照信号のゲインが所定の閾値より大きいときに前記定電圧を供給する
請求項２に記載の固体撮像装置。
【請求項４】
前記定電圧は、外部から入力される
請求項３に記載の固体撮像装置。
【請求項５】
前記画素は、マトリックス状に配置されており、
前記振幅制限部は、前記マトリックスの一方の端部の前記単位画素と他方の端部の前記単位画素の近傍に配置されている
請求項３に記載の固体撮像装置。
【請求項６】
前記信号線により伝達されたアナログの前記画素読み出し信号のレベルと前記参照信号のレベルとを比較する電圧比較部と、
前記電圧比較部での比較処理と並行してカウント処理を行うカウンタ部と
をさらに備える請求項３に記載の固体撮像装置。
【請求項７】
入射された光に対応する画素読み出し信号を出力する複数の単位画素と、
前記単位画素から出力された前記画素読み出し信号を伝達する信号線と、
前記信号線に接続され、前記単位画素から前記画素読み出し信号を読み出すための読み出し電流を供給する読み出し電流源部と、
前記画素読み出し信号のレベルをディジタルデータに変換するための参照信号を生成する参照信号生成部と、
前記信号線の電圧の振幅の変化を制限する閾値を前記参照信号のゲインに連動して切り替えて、前記信号線の電圧の振幅の変化を制限する振幅制限部と
を備える撮像装置。
【請求項８】
入射された光に対応する画素読み出し信号を出力する複数の単位画素から出力された前記画素読み出し信号を信号線により伝達し、
前記信号線に、前記単位画素から前記画素読み出し信号を読み出すための読み出し電流を供給し、
前記画素読み出し信号のレベルをディジタルデータに変換するための参照信号を生成し、
前記信号線の電圧の振幅の変化を制限する閾値を前記参照信号のゲインに連動して切り替えて、前記信号線の電圧の振幅の変化を制限する
撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置、撮像装置および撮像方法に関し、特にストリーキングを低減することができるようにした固体撮像装置、撮像装置および撮像方法に関する。
【背景技術】
【０００２】
ビデオカメラ、デジタルカメラなどには、被写体を撮像するために個体撮像装置（例えば特許文献１）が使用されている。個体撮像装置には、画素ムラなど、種々の問題が存在するが、本技術はストリーキングに関係する。以下、従来の個体撮像装置について説明する。
【０００３】
図１は、従来の個体撮像装置１の構成を示すブロック図である。この個体撮像装置1は、列並列ADC（analog-digital converter）搭載CMOS（Complementary Metal-oxide Semiconductor ）イメージセンサを構成している。個体撮像装置1は、複数の単位画素３１を有し、それらはマトリックス状に配置される。単位画素３１から得られるアナログの画素読み出し信号は、行駆動信号線２１毎に垂直信号線２２に読み出される。電圧比較部５１は、画素読み出し信号と参照信号生成部１４により生成された参照信号（RAMP）のレベルが一致するまで比較する。なお、行駆動信号線２１のそれぞれにはV0,V1,・・・,Vmの記号が付されており、各行駆動信号線２１は、行V0,V1,・・・,Vmのようにも記述される。
【０００４】
カウンタ部５２は、電圧比較部５１による比較時間をクロックをカウントすることで計測する。メモリ５３はカウント部５２によるカウント値を記憶する。電圧比較部５１、カウント部５２、およびメモリ５３によりカラムＡＤ回路４１が構成される。
【０００５】
個体撮像装置１はまた、撮像部の通信制御および信号を順次読み出すための制御回路として通信・タイミング制御部１３を有する他、行アドレスや行走査を制御する行走査回路１２、そして列アドレスや列走査を制御する列走査回路１５を有している。
【０００６】
図２は、単位画素３１の構成を示す回路図である。単位画素３１は、フォトダイオード（PD）８１、電荷を一時的に保持するフローティングディフュージョン（FD）８２、および４つのトランジスタ８３乃至８６で構成される。トランジスタ８３は、フォトダイオード８１の電荷をフローティングディフュージョン８２に転送する。リセットトランジスタ８４は、フォトダイオード８１およびフローティングディフュージョン８２をリセットする。増幅用トランジスタ８５は、フローティングディフュージョン８２の信号を読み出す。セレクトトランジスタ８６は、画素を選択する。
【０００７】
同列の単位画素３１には、画素信号読み出し用の動作電流（読み出し電流）を供給する読み出し電流源部３２を構成する負荷MOSトランジスタ９１が配置され、増幅用トランジスタ８５と負荷MOSトランジスタ９１で構成されるソースフォロワ回路により画素読み出し信号が読み出される。
【０００８】
この個体撮像装置１では、Ｐ相とＤ相の読み出しが行われる。本明細書において、Ｐ相の読み出しとは、画素リセット信号の読み出しを意味し、Ｄ相の読み出しとは、画素データ信号の読み出しを意味する。
【０００９】
最初にＰ相の読み出しが行われる。任意の行Vxの単位画素３１から垂直信号線２２（各線にはH0,H1,・・・,Hnの記号が付されており、各垂直信号線２２を、列H0,H1,・・・,Hnのようにも記述する）に、リセット時の読み出しが行われる。リセットレベルが安定した後、参照信号生成部１４により参照電圧（RAMP）を時間変化させたスロープ状の波形の参照信号が生成される。電圧比較部５１は、任意の列Hxの読み出し信号の電圧を参照信号の電圧と比較する。
【００１０】
電圧比較部５１への参照信号の入力と同時に、カウンタ部５２でＰ相のカウントがなされる。このときカウンタ部５２は、クロックのダウンカウントを行う。 参照信号と列Hxの画素読み出し信号の電圧が等しくなったとき、電圧比較部５１の出力は反転する。カウンタ部５２は、電圧比較部５１の出力が反転したとき、比較期間に応じたカウント値を、Ｐ相のＡＤ変換値として保持する。Ｐ相のＡＤ変換は、画素のリセットレベルの変換なので、信号の取りうる範囲はかなり限定される為、Ｄ相と比べて変換時間は短くて済む。
【００１１】
Ｄ相の読み出し時においては、単位画素３１から入射光量に応じた信号成分が読み出され、Ｐ相の読み出しと同様の動作が行われるが、この時カウンタ部５２はアップカウントを行う。参照信号と垂直信号線２２の画素読み出し信号の電圧が等しくなったとき、電圧比較部５１の出力は再び反転する。この時カウンタ部５２内では、Ｐ相のリセットレベルの変換結果との差分が保持されていることになる。これによりCDS(Correlated Double Sampling ；相関２重サンプリング）が行われる。
【００１２】
以上のＡＤ変換期間終了後、カウンタ部５２内のデータがメモリ５３に転送され、次の行Vx+1のＡＤ変換が開始される。メモリ５３内のデータは、それと同期間に並行して列走査回路１５により順に選択され、センス回路を用いて読み出される。
【００１３】
図１に代表されるＡＤ変換方式では、ＡＤ変換の分解能（１LSB（Least Significant Bit）の大きさ）は、参照信号を変化させている間のカウンタのカウントスピードと、参照信号の傾きによって決定される。この参照信号の傾きをアナログゲインと定義し、参照信号の傾きが大きい場合を低ゲイン、参照信号の傾きが小さい場合を高ゲインとする。低ゲインではよりダイナミックレンジの大きな画素読み出し信号をＡＤ変換可能であるが、分解能が粗い。逆に高ゲインの場合は、低ゲインと比較してＡＤ変換可能なダイナミックレンジは小さいが、分解能が細かく、小さなアナログ信号をより大きなデジタル信号に変換できる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２０１１−１８８５１５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ここで、図３に示されるような同一行に、黒い部分１０１と白い部分１０２とが混在するような画像を撮影した場合を考える。白い部分１０２の画素を読み出すセレクトトランジスタ８６の垂直信号線２２との接続点の電圧VSLは大きく振幅することになる。この場合、セレクトトランジスタ８６と垂直信号線２２との接続点と、負荷MOSトランジスタ９１のゲート電極との間の寄生容量により、接続点の電圧VSLの振幅量に依存してゲート電極の電圧VLOADが変動する。
【００１６】
読み出し電流源部３２の負荷MOSトランジスタ９１のゲート電極は、水平方向に全列において共通に接続されており、黒い部分１０１の信号を読み出す列の負荷MOSトランジスタ９１のゲート電極とも共通に接続されている。このため、負荷MOSトランジスタ９１のゲート電極に加わるバイアス電圧VLOADが変動し、本来の黒レベルとは異なる信号が出力される。その結果、図３に示すような画像のパターンを撮影した場合、図４に示すような横帯状のノイズ（以下、ストリーキングと称する）が出力されてしまう。つまり、本来黒い部分１０１であった白い部分１０２の左右に、より黒い部分１１１が出現した画像が表示されてしまう。
【００１７】
図５は、ストリーキングの発生の原理を説明する図である。図５を使ってストリーキングの詳細な発生メカニズムを説明する。図４に示すように白い画素の画素読み出し信号が入力された列のフローティングディフュージョン８２からの信号であるＦＤ信号をFDw、同列の接続点の電圧をVSLwとし、黒い画素の画素読み出し信号が入力された列のＦＤ信号をFDb、同列の接続点の電圧をVSLbとする。
【００１８】
図６のタイミングチャートに示すように、Ｄ相での画素読み出し信号の読み出しタイミングと同時にＦＤ信号FDwの電圧は大きく低下し、電圧VSLwも同様に低下する。白い画素読み出し信号を出力しているセレクトトランジスタ８６−１とその負荷MOSトランジスタ９１−１との接続点（電圧VSLwの接続点）と、その負荷MOSトランジスタ９１−１のゲート電極との間には、寄生容量Cvbwが存在する。この寄生容量Cvbwのカップリングにより、負荷MOSトランジスタ９１−１のゲート電極の電圧VLOADが一時的に低下する。負荷MOSトランジスタ９１−１のゲート電極は、水平方向に全ての列において共通に接続されている。そのため、全ての列の負荷MOSトランジスタ９１のゲート電極の電圧VLOADが低下し、負荷MOSトランジスタ９１の流す電流が減少する。その結果、黒い画素の画素読み出し信号を出力している列のセレクトトランジスタ８６−２とその負荷MOSトランジスタ９１−２との接続点の電圧VSLbが上昇する。
【００１９】
負荷MOSトランジスタ９１のゲート電極の電圧VLOADの変動は交流的なものであるため、接続点の電圧VSLbは時間の経過と共に元に戻る。ただし、Ｄ相信号判別のタイミングの時刻ｔＤでも電圧が戻っていなかった場合は、その電圧がそのままＡＤ変換され、図４に示されるようなストリーキングが発生する。
【００２０】
本技術は、このような状況に鑑みてなされたものであり、ストリーキングを低減することを目的とする。
【課題を解決するための手段】
【００２１】
本技術に係る固体撮像装置は、入射された光に対応する画素読み出し信号を出力する複数の単位画素と、前記単位画素から出力された前記画素読み出し信号を伝達する信号線と、前記信号線に接続され、前記単位画素から前記画素読み出し信号を読み出すための読み出し電流を供給する読み出し電流源部と、前記画素読み出し信号のレベルをディジタルデータに変換するための参照信号を生成する参照信号生成部と、前記信号線の電圧の振幅の変化を制限する閾値を前記参照信号のゲインに連動して切り替えて、前記信号線の電圧の振幅の変化を制限する振幅制限部とを備える固体撮像装置である。
【００２２】
前記振幅制限部は、前記信号線と前記振幅制限部の接続点に前記閾値を規定する定電圧を供給することができる。
【００２３】
前記参照信号生成部は、少なくとも２つの異なるゲインの前記参照信号を生成し、前記振幅制限部は、前記参照信号のゲインが所定の閾値より大きいときに前記定電圧を供給することができる。
【００２４】
前記定電圧は、外部から入力することができる。
【００２５】
前記画素は、マトリックス状に配置されており、前記振幅制限部は、前記マトリックスの一方の端部の前記単位画素と他方の端部の前記単位画素の近傍に配置されていることができる。
【００２６】
前記信号線により伝達されたアナログの前記画素読み出し信号のレベルと前記参照信号のレベルとを比較する電圧比較部と、前記電圧比較部での比較処理と並行してカウント処理を行うカウンタ部とをさらに備えることができる。
【００２７】
本技術に係る撮像装置は、入射された光に対応する画素読み出し信号を出力する複数の単位画素と、前記単位画素から出力された前記画素読み出し信号を伝達する信号線と、前記信号線に接続され、前記単位画素から前記画素読み出し信号を読み出すための読み出し電流を供給する読み出し電流源部と、前記画素読み出し信号のレベルをディジタルデータに変換するための参照信号を生成する参照信号生成部と、前記信号線の電圧の振幅の変化を制限する閾値を前記参照信号のゲインに連動して切り替えて、前記信号線の電圧の振幅の変化を制限する振幅制限部とを備える撮像装置である。
【００２８】
本技術に係る撮像方法は、入射された光に対応する画素読み出し信号を出力する複数の単位画素から出力された前記画素読み出し信号を信号線により伝達し、前記信号線に、前記単位画素から前記画素読み出し信号を読み出すための読み出し電流を供給し、前記画素読み出し信号のレベルをディジタルデータに変換するための参照信号を生成し、前記信号線の電圧の振幅の変化を制限する閾値を前記参照信号のゲインに連動して切り替えて、前記信号線の電圧の振幅の変化を制限する撮像方法である。
【００２９】
本技術に係る固体撮像装置においては、入射された光に対応する画素読み出し信号を出力する複数の単位画素から出力された画素読み出し信号が信号線により伝達され、信号線に接続され、単位画素から画素読み出し信号を読み出すための読み出し電流を供給され、画素読み出し信号のレベルをディジタルデータに変換するための参照信号が生成され、信号線の電圧の振幅の変化を制限する閾値を参照信号のゲインに連動して切り替えて、信号線の電圧の振幅の変化が制限される。
【発明の効果】
【００３０】
本技術によれば、ストリーキングを低減することができる。
【図面の簡単な説明】
【００３１】
【図１】従来の固体撮像装置の構成を示すブロック図である。
【図２】単位画素の構成を示す回路図である。
【図３】ストリーキングが発生する前の画像を示す図である。
【図４】ストリーキングが発生した状態の画像を示す図である。
【図５】ストリーキングが発生する原理を説明する図である。
【図６】図５の回路の動作を説明するタイミングチャートである。
【図７】本技術の固体撮像装置の一実施の形態の構成を示すブロック図である。
【図８】単位画素と振幅制限回路の構成を示す回路図である。
【図９】基準電圧生成部の構成を示す回路図である。
【図１０】基本的なＡＤ変換動作を説明するタイミングチャートである。
【図１１】振幅制限が行われる場合のＡＤ変換動作を説明するタイミングチャートである。
【図１２】参照信号のゲインを説明する図である。
【図１３】振幅を制限する場合におけるストリーキングの大きさ説明する図である。
【図１４】本技術の固体撮像装置の第２の実施の形態の構成を示すブロック図である。
【図１５】本技術の固体撮像装置の第３の実施の形態の構成を示すブロック図である。
【図１６】本技術の撮像装置の実施の形態の構成を示すブロック図である。
【発明を実施するための最良の形態】
【００３２】
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１  第1の実施の形態
（１）固体撮像装置の構成
（２）振幅制限部の構成
（３）基準電圧生成部の構成
（４）固体撮像装置の動作
（５）参照信号のゲイン
（６）画素読み出し信号の大きさと制限の関係
２  第２の実施の形態
３  第３の実施の形態
４  第４の実施の形態
５  その他
【００３３】
＜第１の実施の形態＞
［固体撮像装置の構成］
【００３４】
以下、図面を参照して本技術の実施の形態について詳細に説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、CMOS固体撮像装置をデバイスとして使用した場合を例に説明する。また、CMOS固体撮像装置は、全ての画素がNMOSよりなるものであるとして説明する。
【００３５】
図７は、本技術の固体撮像装置２０１の一実施の形態の構成を示すブロック図である。
【００３６】
固体撮像装置２０１は、入射光量に応じた信号を出力するフォトダイオード２８１（後述する図８参照）を含む複数個の単位画素２３１が、行および列に（すなわち２次元マトリクス状に）配列された画素アレイ部２１１を有する。また固体撮像装置２０１は、各単位画素２３１からの信号出力が電圧信号であって、CDS(Correlated Double Sampling ；相関２重サンプリング）処理機能部やディジタル変換部（ADC：Analog Digital Converter）などが列並列に設けられているものである。
【００３７】
“列並列にCDS処理機能部やディジタル変換部が設けられている”とは、垂直列の垂直信号線（列信号線の一例）２２２に対して実質的に並列に複数のCDS処理機能部やディジタル変換部が設けられていることを意味する。
【００３８】
複数の各機能部は、デバイスを平面視したときに、ともに画素アレイ部２１１に対して列方向の一方の端縁側（図７の下側に配されている出力側）にのみ配されている形態のものであってもよい。あるいは、画素アレイ部２１１に対して列方向の一方の端縁側（図７の下側に配されている出力側）とその反対側である他方の端縁側（図７の上側）に分けて配されている形態のものであってもよい。後者の場合、行方向の読み出し走査（水平走査）を行なう列走査回路２１５も、各端縁側に分けて配して、それぞれが独立に動作可能に構成するのがよい。
【００３９】
例えば、列並列にCDS処理機能部やディジタル変換部が設けられている典型例としては、撮像部の出力側に設けたカラム領域と呼ばれる部分に、CDS処理機能部やディジタル変換部を垂直列ごとに設け、順次出力側に読み出すカラム型のものである。また、カラム型（列並列型）に限らず、隣接する複数（例えば２つ分）の垂直信号線２２２（垂直列）に対して１つのCDS処理機能部やディジタル変換部を割り当てる形態を採ることもできる。さらに、Ｎ本おき（Ｎは正の整数；間にＮ−１本を配する）のＮ本分の垂直信号線２２２（垂直列）に対して１つのCDS処理機能部やディジタル変換部を割り当てる形態などを採ることもできる。
【００４０】
カラム型を除くものは、何れの形態も、複数の垂直信号線２２２（垂直列）が１つのCDS処理機能部やディジタル変換部を共通に使用する構成となる。そこで、画素アレイ部２１１側から供給される複数列分の画素読み出し信号を１つのCDS処理機能部やディジタル変換部に供給する切替回路（スイッチ）が設けられる。なお、後段の処理によっては、出力信号を保持するメモリを設けるなどの対処が必要になる。
【００４１】
何れにしても、複数の垂直信号線２２２（垂直列）に対して１つのCDS処理機能部やディジタル変換部を割り当てる形態などを採ることができる。これにより、各画素読み出し信号の信号処理を画素列単位で読み出した後に行なうことで、同様の信号処理を各単位画素内で行なうものに比べて、各単位画素内の構成を簡素化することができる。また、イメージセンサの多画素化、小型化、低コスト化などに対応できる。
【００４２】
さらに、列並列に配された複数の信号処理部にて１行分の画素読み出し信号を同時並行処理することができるので、出力回路側やデバイスの外部で１つのCDS処理機能部やディジタル変換部にて処理を行なう場合に比べて、信号処理部を低速で動作させることができる。そして、消費電力や帯域性能やノイズなどの面で有利である。逆に言えば、消費電力や帯域性能などを同じにする場合、センサー全体の高速動作が可能となる。
【００４３】
なお、カラム型の構成の場合、低速で動作させることができ消費電力や帯域性能やノイズなどの面で有利であるとともに切替回路（スイッチ）が不要である利点もある。以下の実施の形態では、特に断りのない限り、このカラム型で説明する。
【００４４】
図７に示すように、本実施の形態の固体撮像装置２０１は、複数の単位画素２３１が行および列に配列された画素部や撮像部などとも称される画素アレイ部２１１、および垂直列ごとに配されたカラムＡＤ回路２４１を有するカラム処理部２１６を有する。固体撮像装置２０１はまた、ＡＤ変換用の参照信号RAMPを生成し、カラム処理部２１６に供給する参照信号生成部（DAC）２１４を備えている。参照信号RAMPは、画素読み出し信号のレベルをディジタルデータに変換するための信号である。これらの各機能部は、同一の半導体基板上に設けられている。
【００４５】
なお、参照信号RAMPは、全体的にある傾きを持って線形に変化する波形（例えばランプ波形）を持つ信号であればよく、その変化が滑らかなスロープ状を呈するものであってもよいし、階段状に順次変化するものであってもよい。
【００４６】
本実施の形態のカラムＡＤ回路２４１は、画素読み出し信号VSLの基準レベルであるリセットレベルと信号レベルとを独立にディジタルデータに変換するＡＤ変換部の機能を備えている。つまりＰ相の読み出しと、Ｄ相の読み出しができるように構成されている。また、カラムＡＤ回路２４１は、差分処理部の機能を備えている。すなわち、リセットレベルのＡＤ変換結果と信号レベルのＡＤ変換結果との間で差分処理を実行することで、リセットレベルと信号レベルの差で示される信号成分のディジタルデータを取得する機能を備えている。このためカラムＡＤ回路２４１は、電圧比較部２５１、カウンタ部２５２、およびメモリ２５３を有している。
【００４７】
なお、カラム処理部２１６の前段または後段には、必要に応じて信号増幅機能を持つAGC(Auto Gain Control) 回路などをカラム処理部２１６と同一の半導体領域に設けることも可能である。カラム処理部２１６の前段でAGCを行なう場合にはアナログ増幅、カラム処理部２１６の後段でAGCを行なう場合にはディジタル増幅となる。ｎビットのディジタルデータを単純に増幅してしまうと、階調が損なわれてしまう可能性があるため、どちらかというとアナログにて増幅した後にディジタル変換するのが好ましいと考えられる。
【００４８】
画素アレイ部２１１の信号を順次読み出すため、列アドレスや列走査を制御する列走査回路２１５、行アドレスや行走査を制御する行走査回路２１２、および内部クロックを生成したり、撮像部の通信制御および信号を順次読み出すなどの機能を持つ通信・タイミング制御部２１３が設けられている。
【００４９】
カラム処理部２１６から出力されるパラレルデータをシリアルデータ化してデバイス外部に画像データDPOUTを出力することもできる。こうすることで、ＡＤ変換されたディジタルデータのビット分よりも少ない端子で高速動作出力する構成を採ることができる。
【００５０】
図７では、簡単のため行および列の一部を省略して示しているが、現実には、各行や各列には、数十から数千の単位画素２３１が配置される。
【００５１】
画素アレイ部２１１には、マトリックス状に配置された複数の単位画素２３１の下方に、振幅制限部２３３と読み出し電流源部２３２が順次配置されている。振幅制限部２３３は、各列に配置された振幅制限回路２４１と、各振幅制限回路２４１に基準電圧を供給する基準電圧生成部２４２を有している。画素信号読出用の動作電流（読み出し電流）を供給する読み出し電流源部２３２は、各列毎に負荷MOSトランジスタ２９１（後述する図８参照）を有している。
【００５２】
［振幅制限部の構成］
【００５３】
図８は、単位画素２３１と振幅制限回路２４１の構成を示す回路図である。単位画素２３１は、フォトダイオード２８１、フローティングディフュージョン２８２、並びにトランジスタ２８３乃至２８６から構成されている。
【００５４】
フォトダイオード２８１は、光を受光して電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えている。読み出し選択用トランジスタ２８３は、転送信号ＴＧにより駆動されたとき、フォトダイオード２８１の電荷をフローティングディフュージョン２８２に転送する。リセットトランジスタ２８４は、リセット信号RSTにより駆動されたとき、フローティングディフージョン２８２の電荷をリセットする。垂直セレクトトランジスタ２８６は、垂直選択信号SELにより駆動されたとき、増幅用トランジスタ２８５により読み出されたフローティングディフージョン２８２からの信号を、垂直信号線２２２に画素読み出し信号VSLとして出力する。垂直セレクトトランジスタ２８６の出力電極は垂直信号線２２２を介して負荷MOSトランジスタ２９１に接続されている。負荷MOSトランジスタ２９１のゲートには、基準電圧生成部２４２（または外部）から制御電圧VLOADが供給されている。
【００５５】
垂直セレクトトランジスタ２８６の出力電極と負荷MOSトランジスタ２９１が接続されている垂直信号線２２２にはまた、振幅制限回路２４１の選択用トランジスタ３０２の出力電極が接続されている。選択用トランジスタ３０２のゲートには、行走査回路２１２から選択信号SELが供給される。選択用トランジスタ３０２の入力電極には、増幅用トランジスタ３０１の出力電極が接続され、増幅用トランジスタ３０１のゲート電極には、基準電圧生成部２４２により生成された基準電圧Ｖｃが入力されている。増幅用トランジスタ３０１の入力電極は、所定の基準電圧に接続されている。
【００５６】
振幅制限回路２４１は、縦続接続された増幅用トランジスタ３０１と選択用トランジスタ３０２により構成されており、素子数が少なく、回路面積も小さくすることができる。また振幅制限回路２４１は単位画素２３１と類似した構成を有するので、画素アレイ部２１１内に配置することができ、カラム処理部２１６の面積が大きくなるのを防止することができる。１つの基準電圧生成部２４２で生成した基準電圧を各列の振幅制限回路２４１に供給し、共通に使用するようにすることで、列毎に基準電圧を生成する場合に比べて、列毎のバラツキを抑制し、縦筋の悪化（つまり、縦方向の段差が見える現象）を防ぐことができる。
【００５７】
［基準電圧生成部の構成］
【００５８】
図９は、基準電圧生成部２４２の構成を示す回路図である。基準電圧生成部２４２は、直列に接続された抵抗３２１−１乃至３２１−５により分圧された４つの異なる電圧のいずれかを選択し、基準電圧Ｖｃとして各振幅制限回路２４１に供給する。いずれの電圧を選択するかは、通信・タイミング制御部２１３より供給されるゲイン設定信号により決定される。つまり、ゲインの大きさに応じて基準電圧が切り替えられる。
【００５９】
［固定撮像装置の動作］
【００６０】
図１０は、基本的なＡＤ変換動作を説明するタイミングチャートである。次に、この図１０を参照して、固定撮像装置２０１の基本的なＡＤ変換動作について説明する。
【００６１】
Ｐ相の読み出し時においては、所定のタイミングでゲート電極に信号RSTが供給され、リセットトランジスタ２８４がオンし、フローティングディフージョン２８２がリセットされる。このとき、増幅用トランジスタ２８５と垂直セレクトトランジスタ２８６がオンしている。そこで、フローティングディフージョン２８２の電圧が増幅用トランジスタ２８５と垂直セレクトトランジスタ２８６を介して画素読み出し信号VSLとして垂直信号線２２２に読み出される。
【００６２】
画素読み出し信号のレベルが安定した時刻ｔＰのタイミングで、参照信号生成部２１４が参照信号（RAMP）を生成し、電圧比較部２５１に供給する。電圧比較部２５１は、垂直信号線２２２より供給された画素読み出し信号VSLと参照信号を比較し、両者の大きさが等しくなったとき、出力を反転する。
【００６３】
時刻ｔＰのタイミングで、カウンタ部２５２にはカウンタクロックCLKが供給される。カウンタ部２５２は電圧比較部２５１の出力が反転するまでこのカウンタクロックCLKをカウントダウンする。このカウント値はＰ相における画素読み出し信号のＡＤ変換値である。
【００６４】
次にＤ相の読み出しが行われる。Ｄ相の読み出し時においては、ゲート電極に信号ＴＧが入力され、読み出し選択用トランジスタ２８３がオンする。その結果、フォトダイオード２８１の電荷が、読み出し選択用トランジスタ２８３、フローティングディフュージョン２８２、増幅用トランジスタ２８５、および垂直セレクトトランジスタ２８６を介して、垂直信号線２２２に画素読み出し信号VSLとして読み出される。
【００６５】
画素読み出し信号のレベルが安定した時刻ｔＤのタイミングで、参照信号生成部２１４が参照信号（RAMP）を生成し、電圧比較部２５１に供給する。電圧比較部２５１は、垂直信号線２２２より供給された画素読み出し信号VSLと参照信号を比較し、両者の大きさが等しくなったとき、出力を反転する。
【００６６】
時刻ｔＤのタイミングで、カウンタ部２５２にはカウンタクロックCLKが供給される。カウンタ部２５２は電圧比較部２５１の出力が反転するまでこのカウンタクロックCLKをカウントアップする。このカウント値はメモリ２５３に記憶された後、Ｄ相における画素読み出し信号のＡＤ変換値として出力される。カウンタ部２５２には、Ｐ相の読み出し時にカウントダウンした画素読み出し信号が記憶されており、そこからカウントアップが行われる。従って、Ｄ相の読み出し時のカウント値は、Ｐ相時のカウント値との差分となり、CDS（相関２重サンプリング）が行われたことになる。
【００６７】
図１１は、振幅制限が行われる場合のＡＤ変換動作を説明するタイミングチャートである。次に図１１を参照して、ＡＤ変換動作時における振幅制限について説明する。便宜上、図５の回路を必要に応じて参照する。ただし、図５を本技術の図として援用する場合、そのトランジスタの符号８５−１，８５−２，８６−１，８６−２，９１−１，９１−２は、それぞれ符号２８５−１，２８５−２，２８６−１，２８６−２，２９１−１，２９１−２と読み替える。
【００６８】
図４を参照して説明したように、白い画素の画素読み出し信号が入力された列のフローティングディフュージョン２８２からの信号であるＦＤ信号をFDw、その列の対応する読み出し信号の電圧をVSLwとし、黒い画素の画素読み出し信号が入力された列のＦＤ信号をFDb、その列の対応する読み出し信号の電圧をVSLbとする。
【００６９】
最初に、図１１のタイミングチャートにおけるＰ相の読み出し時の動作について説明する。白い画像を読み出す単位画素２３１と、黒い画像を読み出す単位画素２３１のいずれにおいても、所定のタイミングでリセット信号RSTがゲート電極に入力され、リセットトランジスタ２８４がオンする。これによりフローティングディフージョン２８２がリセットされる。このとき、増幅用トランジスタ２８５と垂直セレクトトランジスタ２８６がオンしている。
【００７０】
そこで、白い画素のフローティングディフージョン２８２の電圧FDwに対応する電圧が、増幅用トランジスタ２８５−１から出力され、垂直セレクトトランジスタ２８６−１を介して画素読み出し信号VSLwとして垂直信号線２２２に読み出される。同様に、黒い画素のフローティングディフージョン２８２の電圧FDbに対応する電圧が、増幅用トランジスタ２８５−２から出力され、垂直セレクトトランジスタ２８６−２を介して画素読み出し信号VSLbとして垂直信号線２２２に読み出される。
【００７１】
各垂直信号線２２２の画素読み出し信号は、図１０を参照して説明したように、ＡＤ変換され、出力される。
【００７２】
Ｄ相の読み出し時においては、白い画像を読み出す単位画素２３１においてのみ読み出しが行われ、黒い画像を読み出す単位画素２３１においては読み出しが行われないものとする。
【００７３】
白い画像を読み出す単位画素２３１おいては、ゲート電極に信号ＴＧが入力され、読み出し選択用トランジスタ２８３がオンする。その結果、フォトダイオード２８１の電荷がフローティングディフュージョン２８２に転送される。その結果、フローティングディフュージョン２８２の電圧FDwに対応する電圧が増幅用トランジスタ２８５−１から出力され、垂直セレクトトランジスタ２８６−１を介して、垂直信号線２２２に画素読み出し信号VSLwとして読み出される。
【００７４】
図１０を参照して説明したように、画素読み出し信号のレベルが安定した時刻ｔＤのタイミングで、参照信号（RAMP）が生成され、電圧比較部２５１において、画素読み出し信号VSLwと比較され、両者の大きさが等しくなったときのカウンタクロックCLKのカウント値がメモリ２５３に記憶される。
【００７５】
振幅制限回路２４１が動作していない場合、上述したように、ゲート電極に信号ＴＧが入力され、読み出し選択用トランジスタ２８３がオンすると同時にＦＤ信号FDwの電圧は大きく低下し、画素読み出し信号の電圧VSLwも同様に低下する。白い画素の画素読み出し信号を出力している垂直セレクトトランジスタ２８６−１とその負荷MOSトランジスタ２９１−１との接続点（電圧VSLwが出力されている点）と、その負荷MOSトランジスタ２９１−１のゲート電極との間に寄生容量Cvbwが存在する。この寄生容量Cvbwのカップリングにより、負荷MOSトランジスタ２９１−１のゲート電極の電圧VLOADが低下する。図１１においてはこの電圧VLOADの変化が２点鎖線で示されている。
【００７６】
負荷MOSトランジスタ２９１−１のゲート電極は、水平方向に全ての列で共通に接続されている。そのため、黒い画像を読み出す単位画素２３１の負荷MOSトランジスタ２９１−２のゲート電極の電圧VLOADも低下し、負荷MOSトランジスタ２９１−２の流す電流が減少する。その結果、黒い画素の画素読み出し信号を出力している垂直セレクトトランジスタ２８６−２とその負荷MOSトランジスタ２９１−２との接続点の電圧VSLbが上昇する。図１１においてはこの電圧VSLbの変化が２点鎖線で示されている。
【００７７】
Ｄ相信号判別のタイミングの時刻ｔＤにおいて、黒い画素の画素読み出し信号の電圧VSLbが元に戻らない場合、その電圧がそのままＡＤ変換され、図４に示されるようなストリーキングが発生する。しかしながら、この実施の形態の場合、Ｄ相の読み出し時において、読み出しが行われている画素（いまの場合、白い画像を読み出す単位画素２３１）において、増幅用トランジスタ３０１のゲート電極に基準電圧Ｖｃが供給され、選択用トランジスタ３０２のゲート電極に選択信号SELが入力される。
【００７８】
この場合における単位画素２３１のFD電圧をＶp、振幅制限回路２４１の基準電圧をＶｃ、垂直信号線２２２に流す電流をＩＶＳＬとすると、基準電圧ＶｃがFD電圧Ｖpより十分大きい場合、次の式（１）に示されるように、垂直信号線２２２の電圧ＶＶＳＬは、FD電圧Ｖpには依存せず、基準電圧Ｖｃにより一意に規定される一定の値（すなわち定電圧）となる。
【００７９】
【数１】
2013102312.tif 000003
【００８０】
式（１）におけるＶthは負荷MOSトランジスタ２９１の閾値電圧を表し、βは利得係数を表す。
【００８１】
これにより、垂直信号線２２２の電圧は一定となり、ストリーキングの発生が抑制される。
【００８２】
［参照信号のゲイン］
【００８３】
図１２は、参照信号のゲインを説明する図である。図１２に示すようにシングルスロープ型のカラムADCでは、画素信号のＡＤ変換に必要な画素読み出し信号VSLのダイナミックレンジは、アナログゲイン（参照信号の傾き）によって決まる。低ゲインＧＬでは必要なダイナミックレンジＤＬが広く、逆に高ゲインＧＨでは必要なダイナミックレンジＤＨが狭い。
【００８４】
図１２の例では、２つの異なるゲインの参照信号が生成される。低ゲイン動作時に振幅制限動作を行った場合、本来必要なダイナミックレンジを減少させてしまうため画質特性が悪化する。そこで予め定めた所定の閾値ＧＴＨより高いゲインで振幅制限回路２４１を動作させ、閾値ＧＴＨより低いゲインでは動作させないことで、必要なダイナミックレンジを確保しつつ、振幅制限動作が可能となる。
【００８５】
このことは、各ゲイン毎に閾値を設定することと理解することもできる。つまり、高ゲインＧＨで振幅制限回路２４１が動作する閾値としてはＧＴＨが設定されるが、低ゲインＧＬで動作する閾値としては十分低い値が設定されていると理解することができる。この場合、実際に設定される低ゲインＧＬは、その十分低い閾値より高い値なので、実際には振幅制限回路２４１が動作しないことになる。
【００８６】
［画素読み出し信号の大きさと制限の関係］
【００８７】
図１３は、振幅を制限する場合におけるストリーキングの大きさを説明する図である。ストリーキングは画素信号読み出し点の電圧VSLwの振幅量に依存し、その電圧VSLwの振幅が大きいほど悪化する。図１３に示されるように、ストリーキングの大きさ（図１３の縦軸）を出力画像として、白くなる方向を正、逆に黒くなる方向を負と定義した場合、画素信号読み出し点の電圧VSLの振幅（図１３の横軸）が大きくなるほど、負の方向（つまり、黒くなる方向）に増大する特性を持つ。さらに画素信号読み出し点とゲート電極とのカップリングが原因であるため、ストリーキング量は同一行に存在する画素信号読み出し点の電圧VSLwの数に依存し、数が多いほど悪化する。
【００８８】
つまり、振幅制限回路２４１を動作させない場合、図１３に破線Ｌ２で示すように、画素振幅が大きくなるにしたがってストリーキングが悪化する。しかし振幅制限回路２４１を動作させることで、図１３に実線Ｌ１で示すように、ある画素信号出力VSLＴＨ以上では画素読み出し信号VSLが振幅しなくなるため、画素信号出力が大きい場合のストリーキングを低減することができる。
【００８９】
図１２の例では、ゲインを高ゲインＧＨと低ゲインＧＬのいずれかに切り替えるようにしたが、例えば高ゲインＧＨと低ゲインＧＬの他、その中間の中ゲインＧＭのいずれかに切り替えるようにすることができる。この場合は、高ゲインＧＨと中ゲインＧＭの間に閾値ＧＴＨ１が設定され、中ゲインＧＭと低ゲインＧＬの間に閾値ＧＴＨ２が設定される。そしてゲインに連動して、閾値（すなわち基準電圧）が切り替えられる。
【００９０】
このように２種類以上のゲインが設定される場合に、図９を参照して説明したように、ゲインに連動して基準電圧を切り替えることで、ゲイン毎に最適な振幅制限を行うことができるため、ストリーキングの低減効果をより高めることができる。
【００９１】
＜第２の実施の形態＞
【００９２】
図１４は、固定撮像装置２０１の第２の実施の形態の構成を示すブロック図である。この実施の形態においては、図７の個体撮像装置２０１の基準電圧生成部２４２が省略された構成とされており、その他の構成は図７の個体撮像装置２０１と同様である。
【００９３】
この実施の形態においては、基準電圧がチップ外部から供給される。従って、より小型化することができる。
【００９４】
＜第３の実施の形態＞
【００９５】
図１５は、固定撮像装置２０１の第３の実施の形態の構成を示すブロック図である。図７の実施の形態においては、振幅制限部２３３が、マトリックス状に配置された単位画素２３１の下方の端部の近傍にのみ設けられている。この第３の実施の形態においても、マトリックス状に配置された単位画素２３１の下方の端部の近傍に振幅制限部２３１−１が設けられている。しかしこれ以外に、マトリックス状に配置された単位画素２３１の上方の端部の近傍にも振幅制限部２３１−２が設けられている。基準電圧は、いずれも基準電圧生成部２４２から供給されているが、勿論、外部から供給するようにすることもできる。
【００９６】
垂直信号線２２２も抵抗成分を有しているので、振幅制限部２３３から距離が遠い位置にある単位画素２３１は、近い位置の単位画素２３１に比べて、振幅制限の効果が薄くなる。そこで、第３の実施の形態のように、振幅制限部２３３を上下の端部にそれぞれ設けることで、効果のバラツキを抑制することができる。
【００９７】
さらに、振幅制限部２３３を、単位画素２３３のＮ（Ｎは任意の整数値）行おき毎に配置することもできる。これにより、よりバラツキを抑制することができる。
【００９８】
＜第４の実施の形態＞
［撮像装置の構成］
【００９９】
図１６は、本技術の撮像装置の実施の形態の構成を示すブロック図である。同図に示されるように、この撮像装置４０１は、光学系４１１、個体撮像装置４１２、信号処理部４１３、記録再生部４１４、記録部４１５、および制御部４１６により構成されている。撮像装置４０１は、ビデオカメラ、デジタルカメラなどの他、カメラ付きの携帯電話機やスマートフォンなどを構成する。
【０１００】
光学系４１１はレンズ等を含み、被写体からの光を集光し、個体撮像装置４１２に入射する。個体撮像装置４１２は、上述した個体撮像装置２０１と同様の構成を有し、光学系４１１からの光に対応する画像信号を生成し、信号処理部４１３に出力する。信号処理部４１３は、個体撮像装置４１２からの画像信号を処理し、記録部４１５に記録するのに適した信号を生成する。記録再生部４１４は、信号処理部４１３から供給された信号を記録部４１５に供給し、記録させる。記録再生部４１４はまた、記録部４１５に記録された信号を再生し、図示せぬ表示部に出力する。記録部４１５は、ハードディスク、半導体メモリなどの記録媒体により構成される。制御部４１６は例えばマイクロプロセッサなどにより構成され、ユーザからの指令に応じて各部を制御する。
【０１０１】
以上、本技術について実施の形態を用いて説明したが、本技術の技術的範囲は上記実施の形態に記載の範囲には限定されない。技術の要旨を逸脱しない範囲で上記実施の形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本技術の技術的範囲に含まれる。
【０１０２】
また、上記の実施の形態は、クレーム（請求項）に係る技術を限定するものではなく、また実施の形態の中で説明されている特徴の組合せの全てが技術の解決手段に必須であるとは限らない。上述した実施の形態には種々の段階の技術が含まれており、開示される複数の構成要件における適宜の組合せにより種々の技術を抽出できる。実施の形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が技術として抽出され得る。
【０１０３】
＜その他＞
【０１０４】
本技術は、以下のような構成もとることができる。
【０１０５】
（１）
入射された光に対応する画素読み出し信号を出力する複数の単位画素と、
前記単位画素から出力された前記画素読み出し信号を伝達する信号線と、
前記信号線に接続され、前記単位画素から前記画素読み出し信号を読み出すための読み出し電流を供給する読み出し電流源部と、
前記画素読み出し信号のレベルをディジタルデータに変換するための参照信号を生成する参照信号生成部と、
前記信号線の電圧の振幅の変化を制限する閾値を前記参照信号のゲインに連動して切り替えて、前記信号線の電圧の振幅の変化を制限する振幅制限部と
を備える固体撮像装置。
（２）
前記振幅制限部は、前記信号線と前記振幅制限部の接続点に前記閾値を規定する定電圧を供給する
前記（１）に記載の固体撮像装置。
（３）
前記参照信号生成部は、少なくとも２つの異なるゲインの前記参照信号を生成し、
前記振幅制限部は、前記参照信号のゲインが所定の閾値より大きいときに前記定電圧を供給する
前記（２）に記載の固体撮像装置。
（４）
前記定電圧は、外部から入力される
前記（２）または（３）に記載の固体撮像装置。
（５）
前記画素は、マトリックス状に配置されており、
前記振幅制限部は、前記マトリックスの一方の端部の前記単位画素と他方の端部の前記単位画素の近傍に配置されている
前記（１）乃至（４）のいずれかに記載の固体撮像装置。
（６）
前記信号線により伝達されたアナログの前記画素読み出し信号のレベルと前記参照信号のレベルとを比較する電圧比較部と、
前記電圧比較部での比較処理と並行してカウント処理を行うカウンタ部と
をさらに備える前記（１）乃至（５）のいずれかに記載の固体撮像装置。
（７）
入射された光に対応する画素読み出し信号を出力する複数の単位画素と、
前記単位画素から出力された前記画素読み出し信号を伝達する信号線と、
前記信号線に接続され、前記単位画素から前記画素読み出し信号を読み出すための読み出し電流を供給する読み出し電流源部と、
前記画素読み出し信号のレベルをディジタルデータに変換するための参照信号を生成する参照信号生成部と、
前記信号線の電圧の振幅の変化を制限する閾値を前記参照信号のゲインに連動して切り替えて、前記信号線の電圧の振幅の変化を制限する振幅制限部と
を備える撮像装置。
（９）
入射された光に対応する画素読み出し信号を出力する複数の単位画素から出力された前記画素読み出し信号を信号線により伝達し、
前記信号線に、前記単位画素から前記画素読み出し信号を読み出すための読み出し電流を供給し、
前記信号線の電圧の振幅の変化を制限する閾値を前記参照信号のゲインに連動して切り替えて、前記信号線の電圧の振幅の変化を制限する
撮像方法。
【符号の説明】
【０１０６】
２０１  固体撮像装置，  ２１１  画素アレイ部，  ２１２  行走査回路，  ２１３  通信・タイミング制御部,  ２１４  参照信号生成部，  ２１５  列走査回路，  ２１６  カラム処理部，  ２３２  読み出し電流源部，  ２３３  振幅制限部，  ２２１  行駆動信号線，  ２２２  垂直信号線，  ２３１  単位画素，  ２４１  カラムＡＤ回路，  ２５１  電圧比較部，  ２５２  カウンタ部，  ２５３  メモリ
【図１】
2013102312.tif 000004
【図２】
2013102312.tif 000005
【図３】
2013102312.tif 000006
【図４】
2013102312.tif 000007
【図５】
2013102312.tif 000008
【図６】
2013102312.tif 000009
【図７】
2013102312.tif 000010
【図８】
2013102312.tif 000011
【図９】
2013102312.tif 000012
【図１０】
2013102312.tif 000013
【図１１】
2013102312.tif 000014
【図１２】
2013102312.tif 000015
【図１３】
2013102312.tif 000016
【図１４】
2013102312.tif 000017
【図１５】
2013102312.tif 000018
【図１６】
2013102312.tif 000019