(57)【要約】【課題】負荷に供給する電圧の大きさに係わらず、昇圧回路の昇圧率が常に一定以上になるようにして、昇圧動作の安定を図る。【解決手段】電源電圧Ｖppを昇圧回路1によって昇圧して負荷２を動作させる出力電圧Ｖoutを生成する。昇圧制御回路５は、昇圧回路１に、出力電圧Ｖoutが常に負荷を動作させるのに必要な所定電圧になるように入力電圧Ｖinを昇圧させるための制御をする。入力電圧制御回路１０は、出力電圧Ｖoutと電源電圧Ｖppとの比が昇圧回路１の予め設定した最低昇圧率未満になる場合には、電源電圧Ｖppを出力電圧Ｖoutに基づいてその比が最低昇圧率以上になるように降下させて入力電圧Ｖinを生成し、上記比が最低昇圧率以上になる場合には、電源電圧Ｖppをそのまま入力電圧Ｖinとして、昇圧回路1へ入力させる。【選択図】        図２
2013198348.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧を昇圧して負荷を動作させるのに必要な出力電圧を生成する昇圧回路を有する電源装置であって、
前記昇圧回路に、前記出力電圧が常に前記負荷を動作させるのに必要な所定電圧になるように入力電圧を昇圧させるための制御をする昇圧制御回路と、
前記出力電圧と前記電源電圧との比が、前記昇圧回路の予め設定した最低昇圧率未満になる場合には、前記電源電圧を前記出力電圧に基づいて前記比が前記最低昇圧率以上になるように降下させて前記入力電圧を生成し、前記比が前記最低昇圧率以上になる場合には前記電源電圧を降下させずに前記入力電圧として、前記昇圧回路へ入力させる入力電圧制御回路とを設けたことを特徴とする電源装置。
【請求項２】
前記入力電圧制御回路は抵抗分圧回路を有し、該抵抗分圧回路によって前記出力電圧を分圧して得られる電圧レべルに応じて、前記出力電圧と前記電源電圧との比が前記最低昇圧率未満になる場合に前記電源電圧を降下させて前記入力電圧を生成する回路であることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記入力電圧制御回路は、前記電源電圧がコレクタに印加されるトランジスタによるエミッタフォロワ回路を有し、前記電圧レベルに応じて該エミッタフォロワ回路のトランジスタを制御し、該エミッタフォロワ回路から出力する電圧を前記入力電圧とする回路であることを特徴とする請求項２に記載の電源装置。
【請求項４】
前記エミッタフォロワ回路の前記トランジスタは、ダーリントン接続された複数のトランジスタからなることを特徴とする請求項３に記載の電源装置。
【請求項５】
前記入力電圧制御回路は、外部からの信号によって動作状態と非動作状態を切り替える回路を有することを特徴とする請求項１から４のいずれか一項に記載の電源装置。
【請求項６】
請求項１から５のいずれか一項に記載の電源装置と、前記負荷として前記出力電圧によって点灯駆動される発光ダイオードからの照射光によって原稿を照明し、該原稿からの反射光を受光して画像信号に変換して読み取る画像読取部とを備えたことを特徴とする画像読取装置。
【請求項７】
請求項６に記載の画像読取装置と、該画像読取装置によって読み取った画像データに基づいて記録媒体上に画像を形成する画像形成部とを備えたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源装置とそれを備えた画像読取装置、およびその画像読取装置を備えた画像形成装置に関する。
【背景技術】
【０００２】
例えば、スキャナ装置のような画像読取装置の光源として、従来のＸｅ（キセノン）ランプ等に比べ、大きな省エネルギー効果を持つチップＬＥＤ（発光ダイオード）を多数アレイ状に配置した光源を使用したものが知られている。
そのチップＬＥＤを多数駆動する際、電源電圧を昇圧して供給すると、１駆動回路あたりの駆動可能なチップＬＥＤの個数が、昇圧しない場合に比べて２倍以上になるので、有効な駆動方法である。また、その他の一般的な駆動回路においても、使用可能な電源電圧は限られる場合が多いが、負荷の駆動に電源電圧より高い電圧が必要な場合には昇圧は有効な手段であり、一般的な駆動制御方式としてすでに実用化されている。
【０００３】
しかし、昇圧回路における昇圧率（昇圧した出力電圧／入力電圧）が小さい（１に近い）場合は、昇圧回路の昇圧動作が断続的になることによって出力電圧に変動が生じ、電圧変動や給電システムの不安定化を引き起こしてしまうという問題があった。それによって、前述したような画像読取装置の光源としてチップＬＥＤを駆動する場合、光量変動や周囲への電磁ノイズ放射などが懸念される。
昇圧回路として、コイル又はトランスとスイッチング回路を用いたＤＣ／ＤＣコンバータを使用する場合、その昇圧率は、入力電圧（電源電圧)と出力電圧、およびスイッチングデューティ（コイル又はトランスの励磁回路のオン時間とスイッチング周期との比率〔％〕）によって決定される。
【０００４】
一方、入力電圧と出力電圧が決まってしまっている昇圧回路の場合、微小な昇圧率の実現、すなわちスイッチング回路の微小なオン時間（およそ数十〜数百ｎｓオーダ）の実現が必要になる。しかし、一般的な昇圧回路では、このような僅かなオン時間幅でのスイッチング制御は難しい。そのため、昇圧回路のスイッチングのデューティが必要以上に大きくなって、わずかな昇圧動作で必要以上の出力電圧が生成されてしまうことがある。
それによって、出力電圧が一時的に過電圧状態になってしまい、再び昇圧が必要な電圧レベルに低下するまで、スイッチング動作すなわち昇圧動作を停止させることになる。
そして、電圧レベルが十分低下したことを検知すると再び昇圧動作を開始するが、再び僅かな昇圧動作で過電圧状態になることを繰り返すため、結果として出力電圧に大きな変動を生じてしまう。
【０００５】
図１３は、そのような昇圧回路による昇圧率が小さい昇圧動作と昇圧電圧の挙動を実測した波形例を示す。
この図１３を見て分かるように、数回のスイッチング動作によって出力電圧が上昇し、その後所定の電圧レベルに低下するまでスイッチング動作が停止している。
したがって、このように昇圧率が小さい昇圧動作を行うと、電圧変動やシステムの不安定化を引き起こしてしまう懸念がある。
【０００６】
その対策として、従来から昇圧回路の入力あるいは出力ラインに抵抗を挿入して、昇圧率を上げる手法がある。この方法によれば、次の（ａ）と（ｂ）のいずれの場合にも昇圧回路での昇圧率を上げることが可能になる。
（ａ）入力側に抵抗挿入
入力電流と抵抗によって電圧を降下させ、昇圧回路への入力電圧を低くする。それにより、昇圧率（出力電圧／入力電圧）を高くすることができる。
（ｂ）出力側に抵抗挿入
出力電流と抵抗によって昇圧回路の出力電圧を降下させて負荷へ供給する。それにより、昇圧回路での昇圧率を高くすることができる。
【０００７】
しかし、各素子のばらつきを考慮すると、標準として必要以上の昇圧率を確保しなければならないことから、次のような副作用を引き起こすという問題があった。
・許容損失の大きな抵抗素子が必要である。
・一般に許容損失の大きな抵抗素子はサイズも大きいため、広い実装スペースを必要とする。
・抵抗による電力消費分はすべて熱になるため、無駄な消費電力の割合が大きくなる。
・上記より発熱が大きくなるため、周辺部品への熱による悪影響が生じる。
【０００８】
さらに、負荷に供給すべき電圧あるいは電流が大きく変化した場合には、次のような問題も生じる。
・負荷に供給すべき電圧あるいは電流が増加すると、それに比例して挿入抵抗による無駄な消費電力および発熱が大きくなる。
・負荷に供給すべき電圧あるいは電流が減少すると、挿入抵抗による昇圧率が確保できなくなる。
【０００９】
そこで、例えば特許文献１には、チャージポンプ式の昇圧回路を備えた発光ダイオード駆動装置（ＬＥＤドライバ）において、ＬＥＤの輝度の低下もしくは消灯を防止するために、ＬＥＤのアノードまたはカソードの端子電圧を監視する監視回路を設け、その端子電圧の状態に応じて昇圧回路の昇圧率を段階的に切り替えることが開示されている。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記特許文献１に記載のＬＥＤドライバでは、昇圧回路の昇圧率の切り替えがセレクタによって段階的に行われるため、上述した抵抗挿入による方法と同様に、負荷に供給すべき電圧の大きさによっては安定した昇圧動作ができないという問題を、充分に解決することはできない。また、それを解決するために昇圧率の選択範囲を広げて、選択可能な昇圧率の種類を増やそうとすると、それに比例してコンデンサやスイッチング素子等の必要な部品数が大幅に増加してしまうという問題もある。
この発明は、上記の点に鑑みてなされたものであり、負荷に供給すべき電圧の大きさに係わらず、昇圧回路の昇圧率を、常に安定した昇圧動作を保証できる所定の昇圧率以上にすることを目的とする。
【課題を解決するための手段】
【００１１】
この発明は、電源電圧を昇圧して負荷を動作させるのに必要な出力電圧を生成する昇圧回路を有する電源装置であって、上記の目的を達成するため、上記昇圧回路に、出力電圧が常に負荷を動作させるのに必要な所定電圧になるように入力電圧を昇圧させるための制御をする昇圧制御回路と、上記出力電圧と上記電源電圧との比が、上記昇圧回路の予め設定した最低昇圧率未満になる場合には、上記電源電圧を上記出力電圧に基づいて上記比が上記最低昇圧率以上になるように降下させて上記入力電圧を生成し、上記比が上記最低昇圧率以上になる場合には上記電源電圧を降下させずに上記入力電圧として、上記昇圧回路へ入力させる入力電圧制御回路とを設けたことを特徴とする。
【発明の効果】
【００１２】
この発明によれば、負荷に供給する電圧の大きさに係わらず、昇圧回路の昇圧率を常に予め設定した最低昇圧率以上にすることができる。それによって、昇圧回路が常に安定して動作するため出力電圧が安定し、負荷を安定して駆動することができる。
【図面の簡単な説明】
【００１３】
【図１】この発明による電源装置の概念図である。
【図２】この発明による電源装置の第１実施形態である基本構成を示す回路図である。
【図３】この発明による電源装置の第２実施形態を示す回路図である。
【図４】この発明による電源装置の第３実施形態を示す回路図である。
【図５】この発明による電源装置の第４実施形態を示す回路図である。
【図６】図５におけるＬＥＤドライバＩＣの回路構成例を示すブロック回路図である。
【図７】図５に示した電源装置における入力電圧と出力電圧の挙動をシミュレーションした結果の一例を示す線図である。
【００１４】
【図８】図５に示した電源装置における入力電圧と出力電圧の挙動をシミュレーションした結果の他の例を示す線図である。
【図９】この発明による画像読取装置の一実施形態の機構部を示す全体構成図である。
【図１０】図９に示した画像読取装置の画像信号処理部の一部の構成例を示すブロック図である。
【図１１】この発明による画像形成装置の一実施形態の機構部を示す全体構成図である。
【図１２】従来の電源装置の概念図である。
【図１３】従来の電源装置における昇圧動作と昇圧電圧の挙動を実測した波形例を示す図である。
【発明を実施するための形態】
【００１５】
以下、この発明を実施するための形態について図面を参照して説明する。
電源電圧を昇圧して負荷に供給する昇圧回路を有する電源装置（電源回路）においては、昇圧回路の出力電圧と入力電圧の比である昇圧率が「１」に近い場合、前述したように昇圧回路による昇圧動作が不安定になり、出力電圧の変動やシステムの不安定化を招く。  そこで、この発明による電源装置は、負荷の駆動電圧の大きさに依存せずに昇圧回路の昇圧動作が安定してなされるようにするため、負荷に供給する電圧に基づいて昇圧回路へ入力する入力電圧を制御する。また、その実施形態では入力電圧をアナログ的に制御することにより、電圧制御に伴う消費電力の増加分を最小限に抑える。
【００１６】
そこで、まずこの発明による電源装置の概要について、図１と図１２によって従来の電源装置と比較して説明する。
図１２は、従来の電源装置の概念図である。この例では、電源電圧Ｖppを２４Ｖとした場合の電源装置を示している。
図１はこの発明による電源装置の概念図であり、図１２と同じ部分（昇圧回路１）には同一符号を付している。
これらの例は、電源電圧Ｖppが２４Ｖ、昇圧回路１に必要な最低昇圧率が１．２であるものとし、負荷が必要とする昇圧回路１の出力電圧Voutが２５Vの場合をケース（Case）Ａ、出力電圧Vout が４０Vの場合をケース（Case）Ｂとして示している。
【００１７】
図１２に示す従来の電源装置では、電源電圧Ｖppをそのまま入力電圧Ｖinとして昇圧回路１へ入力していたために、出力電圧（負荷側で必要な電圧）Ｖoutによっては最低昇圧率が確保されない場合があった。
この発明による電源装置は、昇圧回路１の入力側に入力電圧制御回路１０を備えており、昇圧回路１の出力電圧を入力電圧制御回路１０へフィードバックして、入力電圧を制御することによって常に最低昇圧率以上の昇圧率を確保することを可能にしている。
それを、ケースＡの場合とケースＢの場合について具体的に説明する。
【００１８】
・ケースＡの場合
従来の電源装置では、入力電圧Ｖinが電源電圧Ｖppの２４Ｖで、出力電圧Ｖout
が２５Ｖであるため、昇圧率（出力電圧／入力電圧）が１．０４になり、最低昇圧率の１．２より小さくなる。そのため、出力電圧が変動する懸念がある。
この発明による電源装置では、入力電圧制御回路１０によって電源電圧Ｖppを２０．８Ｖに降圧して、それを昇圧回路１の入力電圧Ｖinとしているため、出力電圧Ｖoutが２５Ｖでも昇圧率が１．２になり、最低昇圧率の１．２を確保できる。
【００１９】
・ケースＢの場合
従来の電源装置では、入力電圧Ｖinが電源電圧Ｖppの２４Ｖでも、出力電圧Ｖoutが４０Ｖであるため昇圧率が１．７になり、最低昇圧率の１．２以上になる。
この発明による電源装置でも、出力電圧Ｖout が４０Ｖであるから、電源電圧Ｖppの２４Ｖをそのまま入力電圧Ｖinにしても昇圧率が１．７になるため、最低昇圧率の１．２以上になる。そのため、この場合は入力電圧制御回路１０による電源電圧Ｖｐｐの降圧調整を行う必要がない。
【００２０】
このように、この発明による電源装置では、入力電圧制御回路１０によって必要に応じて電源電圧Ｖｐｐを降圧して昇圧回路１の入力電圧にすることにより、常に設定された最低昇圧率を確保することができる。なお、この最低昇圧率は、任意に設定可能である。
【００２１】
〔第１実施形態〕
次に、この発明の第１実施形態について具体的に説明する。
図２はその電源装置の基本構成を示す回路図であり、図１と同じ部分には同一符号を付している。
この第１実施形態の電源装置は、基準電源３と、その電源電圧Ｖppに基づく入力電圧Ｖinを昇圧して、負荷２を動作させるのに必要な出力電圧Ｖoutを生成する昇圧回路１と、その昇圧回路１を制御する昇圧制御回路５と、昇圧回路１の入力側に設けた入力電圧制御回路１０とから構成されている。そして、昇圧回路１の出力電圧Ｖoutを入力電圧制御回路１０へフィードバックして、入力電圧制御回路１０が基準電源３から昇圧回路１への入力電圧Ｖinをアナログ的に制御する。
【００２２】
昇圧制御回路５は、昇圧回路１の出力電圧Ｖoutが常に負荷２を動作させるのに必要な所定電圧になるように、入力電圧Ｖinを昇圧する昇圧回路１の昇圧動作を制御をする。その具体例は図６によって後述する。
入力電圧制御回路１０は、出力電圧Ｖoutと電源電圧Ｖppとの比が、昇圧回路１の予め設定した最低昇圧率（例えば前述した１．２）未満になる場合には、電源電圧Ｖppを出力電圧Ｖoutに基づいて上記比が最低昇圧率以上になるように降下させて入力電圧Ｖinを生成し、上記比が最低昇圧率以上になる場合には電源電圧Ｖppを降下させずに入力電圧Ｖinとして、昇圧回路1へ入力させるための回路である。
【００２３】
その入力電圧制御回路１０は、抵抗分圧回路を構成する抵抗１１，１２と、トランジスタ１３によるエミッタフォロワ回路とを備えている。この例では、トランジスタ１３はＮＰＮ型トランジスタであり、コレクタに基準電源３から電源電圧Ｖppが印加され、エミッタは抵抗値が比較的小さい（例えば１０ＫΩ程度）抵抗１４を介してアース（グランドライン）に接続されている。
抵抗分圧回路を構成する抵抗１１，１２は、昇圧回路１の出力端子とアース（グランドライン）との間に直列に接続され、昇圧回路１の出力電圧Ｖout を分圧して、その分圧点ａの分圧電圧Ｖｄをトランジスタ１３のベースに印加する。
【００２４】
また、そのトランジスタ１３のコレクタとエミッタの間に、抵抗値が大きい（例えば１００ＫΩ程度）プルアップ用の抵抗１７が接続されている。
そして、分圧電圧Ｖｄの電圧レベルに応じてトランジスタ１３のコレクタ・エミッタ間を通して抵抗１４に流れる電流を制御し、そのエミッタと抵抗１４との接続点ｂの電圧（エミッタ電圧）を出力して入力電圧Ｖinとして昇圧回路１に入力させる。
【００２５】
この電源装置の電源投入時（基準電源３が電源電圧Ｖppを出力したとき）には、そのときまで昇圧回路１の入力電圧Ｖinはほぼ０Ｖになっており、出力電圧Ｖoutもほぼ０Ｖになっていたため、抵抗分圧回路による分圧電圧Ｖｄも０Ｖであり、エミッタフォロワ回路のトランジスタ１３はオフになっている。
しかし、電源投入によって入力電圧制御回路１０に電源電圧Ｖppが印加されると、その電源電圧Ｖppによって抵抗１７と抵抗１４を通して電流が流れ、エミッタとの接続点ｂに発生する電圧が入力電圧Ｖinとなって昇圧回路１に入力する。
【００２６】
昇圧回路１は、昇圧制御回路５が動作していないときには、入力端子と出力端子が単に導通して昇圧率が「１」の状態になっており、入力電圧Ｖinがそのまま出力電圧Ｖout として出力される。その出力電圧Ｖout が入力電圧制御回路１０にフィードバックされると、抵抗１１，１２による分圧電圧Ｖｄが発生する。その分圧電圧Ｖｄは出力電圧Ｖoutより低くなるが、その分圧電圧Ｖｄがトランジスタ１３のベース電圧に印加されるため、トランジスタ１３にベース電流が流れ、コレクタ・エミッタ間にも電流が流れる。
その時のトランジスタ１３のコレクタ・エミッタ間の抵抗値は、プルアップ用の抵抗１７の抵抗値より各段に小さいので、接続点ｂの電圧すなわち入力電圧Ｖinは、おおむね電源電圧Ｖppからトランジスタ１３のコレクタ・エミッタ間での電圧降下分を減じた電圧になる。
【００２７】
一方、昇圧回路１の出力電圧Ｖout が負荷２に印加されると、昇圧制御回路５は、その出力電圧Ｖout
が負荷２を動作させるのに必要な所定電圧になるように、入力電圧Ｖinを昇圧する昇圧回路１の昇圧動作を、後述するようにスイッチングパルスのデューティを変化させて制御する。
それによって、出力電圧Ｖout が上昇し、それに応じて抵抗１１，１２による分圧電圧Ｖｄも上昇し、トランジスタ１３の導通度を増加させるので、接続点ｂの電圧すなわち入力電圧Ｖinが上昇し、昇圧回路１の出力電圧Voutもさらに上昇する。そして、その出力電圧Vout が上記の所定電圧に達すると、その状態を維持するように、昇圧制御回路５が昇圧回路１を制御する
【００２８】
例えば、電源電圧Ｖppが２４Ｖで、負荷２を動作させるのに必要な所定電圧が２５Ｖである場合は、出力電圧Ｖoutが２５Ｖになるように、昇圧制御回路５が昇圧回路１を制御し、出力電圧Ｖout が２５Ｖになるとその状態を維持するように制御する。
そのとき、その出力電圧Ｖout の２５Ｖが入力電圧制御回路１０にフィードバックされ、抵抗１１，１２による分圧電圧Ｖｄによってトランジスタ１３の導通度が制御される。それによりトランジスタ１３のコレクタ・エミッタ間での電圧降下が３．２Ｖになり、電源電圧２４Ｖから３．２Ｖ降下した電圧２０．８Ｖが入力電圧Ｖinになる。
このように制御すれば、昇圧回路１の昇圧率は次のようになり、最低昇圧率の１．２以上にすることができる。
昇圧率＝出力電圧Ｖout／入力電圧Ｖin=２５／２０．８=１．２
【００２９】
そのための、抵抗分圧回路の抵抗１１，１２による分圧率（分圧比）の決定方法については後述する。
抵抗１１，１２による分圧率が同じ状態で、負荷２を動作させるのに必要な所定電圧が４０Ｖになった場合は、昇圧回路１が出力電圧Ｖout を４０Ｖにするように昇圧制御回路５がその昇圧動作を制御する。そのため、出力電圧Ｖout を抵抗１１，１２によって分圧した分圧電圧Ｖｄが大きく上昇する。それによって、トランジスタ１３の導通度が飽和状態に制御され、トランジスタ１３のコレクタ・エミッタ間での電圧降下が殆どなくなり、入力電圧Ｖinは電源電圧の２４Ｖと略等しくなる。
【００３０】
しかし、このときの昇圧回路１の昇圧率は、出力電圧Ｖout／入力電圧Ｖin=４０／２４≒１．７となり、最低昇圧率の１．２を大きく上回る。
このように、昇圧回路１の出力電圧Ｖout を分圧した分圧電圧Ｖｄのレベルから入力電圧Ｖinを決定し、その電圧をエミッタフォロワ回路で出力することによって、昇圧回路１の入力電圧Ｖin（トランジスタ１３のエミッタ電圧）を支配的に制御する。
【００３１】
ここで、この第１実施形態における入力電圧制御回路１０に設けた抵抗分圧回路の分圧率決定方法について説明する。
まず、昇圧回路１の出力電圧と入力電圧及び昇圧率と、抵抗分圧回路の分圧率との間には次の（ａ）と（ｂ）の関係がある。なお、トランジスタ１３のベース・エミッタ間電圧（約０．７Ｖ）は無視することにする。
（ａ）入力電圧＝出力電圧×分圧率（但し最大値は電源電圧）
（ｂ）出力電圧＝入力電圧×昇圧率
【００３２】
上記(ａ）と（ｂ）の関係から、分圧率は次式によって求められる。
分圧率≒１／昇圧率
したがって、この分圧率を昇圧回路１において確保すべき最低昇圧率（回路特性に応じて設定する）の逆数として決定する。
例えば、前述した例のように最低昇圧率を１．２に設定する場合は、抵抗分圧回路の分圧率を、１／１．２≒０．８３に設定する。したがって、抵抗分圧回路を構成する抵抗１１の抵抗値Ｒ１１と抵抗１２の抵抗値Ｒ１２を、次の関係を満たすように設定する。
Ｒ１２／（Ｒ１１＋Ｒ１２）＝０．８３
【００３３】
次に、電源電圧Ｖppを降圧して入力電圧Ｖinを生成することの要／不要が自動的に切り替わることについて説明する。
入力電圧Ｖin＝出力電圧Ｖout×分圧率＜電源電圧Ｖpp
になる場合は、電源電圧Ｖppを降圧して入力電圧Ｖinを生成する必要があり、その降圧分をトランジスタ１３のコレクタ・エミッタ間の電圧ＶCEで消費する。
入力電圧Ｖin＝出力電圧Ｖout×分圧率≧電源電圧Ｖpp
になる場合は、電源電圧Ｖppを降圧する必要がなく、トランジスタ１３は飽和状態となり、電源電圧Ｖppが略そのまま入力電圧Ｖinになる。
このような電源電圧Ｖppの降圧の要／不要が、出力電圧Ｖout の分圧電圧Ｖｄによって制御されるエミッタフォロワ回路のトランジスタ１３の動作状態（能動／飽和）によって、自動的に切り替わることになる。
【００３４】
前述の例のように、電源電圧Ｖppが２４Ｖ、最低昇圧率を１．２、分圧率を０．８３に設定した場合は、
出力電圧＝電源電圧／分圧率＝２４Ｖ／０．８３≒２８．９Ｖ  のときに、
入力電圧＝出力電圧×分圧率＝２８．９Ｖ×０．８３≒２４Ｖ  になるので、
出力電圧Ｖout が２８．９Ｖ未満の場合は、電源電圧Ｖppを降圧して入力電圧Ｖinを生成し、出力電圧Ｖout
が２８．９Ｖ以上の場合は、電源電圧Ｖppを降圧せずにそのまま入力電圧Ｖinにする。それによって、昇圧回路１の昇圧率（出力電圧／入力電圧）は常に最低昇圧率の１．２以上になる。
【００３５】
この第１実施形態の電源装置によれば、次のような作用効果を得ることができる。
（ａ）入力電圧制御回路１０は、昇圧回路１へ入力する入力電圧を昇圧回路１の出力電圧に基づいて決定し、その決定した入力電圧を、電源電圧Ｖｐｐを降圧調整することによって生成する。それによって、負荷への出力電圧の大きさや動作環境の変化（温度や負荷変動等）に依存せず、常に昇圧回路１が最低昇圧率以上の昇圧率を確保することができる。
つまり、負荷電圧の大きさや駆動環境の変化が生じても、最低昇圧率は変化せず、かつ個体差による特性のばらつきも小さい。そのため、昇圧回路１が常に安定した昇圧動作を行い、安定した出力電圧を供給することができる。
【００３６】
（ｂ）入力電圧制御回路１０は、昇圧回路１の入力電圧を、昇圧回路１の出力電圧を抵抗分圧回路によって分圧して得る分圧電圧のレベルに基づいて決定し、その決定した入力電圧を、電源電圧をエミッタフォロワ回路によって降圧調整することにより生成する。
そのため、コストを抑え、実装スペースも小さくて済む。また、入力電圧を出力電圧に応じて、常に最低昇圧率を確保できるように任意の電圧レベルに設定できる。
【００３７】
〔第２実施形態〕
次に、この発明による電源装置の第２実施形態について説明する。
図３はその電源装置を示す回路図であり、図２と同じ部分および対応する部分には同一符号を付している。
この第２実施形態の電源装置は、入力電圧制御回路１０の待機状態（非動作時）における消費電力を「０」にする省エネルギー対応の例である。
【００３８】
この図３に示す電源装置は、図２に示した第１実施形態の電源装置と殆ど同じ構成であるが、その入力電圧制御回路１０に、抵抗分圧回路を構成する抵抗１２のアース側とトランジスタ１３のエミッタに接続した抵抗１４のアース側との接続点と、アース（グランドライン）との間にスイッチ回路として機能をするトランジスタ１５を介挿している。
すなわち、そのトランジスタ１５は、コレクタを抵抗１２及び抵抗１４のアース側の端子に、エミッタをアースにそれぞれ接続し、ベースに外部からのＯＮ／ＯＦＦ制御信号が印加される。
【００３９】
したがって、外部からのＯＮ／ＯＦＦ制御信号がローレベルのＯＦＦ信号の間は、トランジスタ１５がオフでコレクタ・エミッタ間が非導通状態になっているため、抵抗１２及び抵抗１４のアース側がアースに接続されない。そのため、入力電圧制御回路１０は動作せず、電流を消費しない。しかし、この状態でも基準電源３が電源電圧Vppを出力していれば、その電源電圧Ｖppが抵抗１７を通して入力電圧Ｖinとなり、それは昇圧回路１を通してそのまま出力電圧Ｖout となる。但し、トランジスタ１３にも、抵抗分圧回路の抵抗１１，１２にも電流は流れないので、入力電圧制御回路１０は電力を消費しない。
【００４０】
外部からのＯＮ／ＯＦＦ制御信号がハイレベルのＯＮ信号になると、トランジスタ１５がオンになって、抵抗１２及び抵抗１４のアース側がアースに接続される。それによって、図２に示した第１実施形態の入力電圧制御回路１０と同様に、コレクタ・エミッタ間の導通状態が抵抗１１，１２による分圧電圧Ｖｄによって制御され、昇圧回路１の入力電圧Ｖinを出力電圧Ｖout に基づいて決定するように動作する。
【００４１】
ＯＮ／ＯＦＦ制御信号を、負荷２の駆動及び昇圧制御回路５の動作をオン／オフさせるための信号と兼用するようにすれば、昇圧回路１を動作させて負荷２を駆動する時にのみ、トランジスタ１５をオンにして入力電圧制御回路１０を動作可能にすることができる。
この第２実施形態の電源装置によっても、第１実施形態の電源装置と同様な作用効果を得ることができる。さらに、昇圧制御回路５によって昇圧回路１に昇圧動作をさせて負荷２を駆動するときにのみ、入力電圧制御回路１０に電流が流れて動作するようにできるので、待機時の無駄な消費電力をなくすことができる。
【００４２】
〔第３実施形態〕
次に、この発明による電源装置の第３実施形態について説明する。
図４はその電源装置を示す回路図であり、図２と同じ部分および対応する部分には同一符号を付している。
この第３実施形態の電源装置は、負荷２における消費電流が数百ｍＡ（ミリアンペア）以上となるケースを想定した大電流駆動対応の例である。
【００４３】
図２に示した電源装置において、負荷２の消費電流が数百ｍＡ以上の駆動能力を確保するためには、トランジスタ１３の電流増幅率ｈＦＥが実質数千以上必要となり、現実的ではない。
そのため、この第３実施形態の電源装置では、エミッタフォロワ回路を構成するトランジスタとして、実用的なトランジスタ（一般的な電流増幅率ｈＦＥが５０〜２００程度のトランジスタ）をダーリントン接続して使用することによって駆動能力をアップする。
【００４４】
図４に示す実施形態では、２個のトランジスタ１３と１６をダーリントン接続している。そのトランジスタ１３の接続状態は図２に示した第１の実施形態とほぼ同じであるが、そのベースにはトランジスタ１６のベース・エミッタ間を介して分圧電圧Ｖｄが印加される。また、プルアップ用の抵抗１７をトランジスタ１３のコレクタとベースの間に接続している。
【００４５】
この第３実施形態の電源装置の場合には、昇圧回路１の入力電圧Ｖin及び出力電圧Vout
が０Ｖになっている状態で、電源を投入して基準電源３に電源電圧Ｖppを出力させても、入力電圧制御回路１０のトランジスタ１３のベースにプルアップ用の抵抗１７を介して電源電圧Ｖppが印加されるため、トランジスタ１３が飽和導通状態になる。
したがって、入力電圧Ｖinが電源電圧Ｖppになった状態から、昇圧制御回路５及び昇圧回路１と入力電圧制御回路１０による、第１実施形態で説明したのと同様な動作が始まる。
【００４６】
この第３実施形態の電源装置によっても、第１実施形態の電源装置と同様な作用効果を得ることができる。さらに、ダーリントン接続した複数のトランジスタによってエミッタフォロワ回路を構成したことにより、負荷を大電流駆動することが可能になる。
なお、第２実施形態と同様に、トランジスタ１５によるスイッチ回路を追加して、待機時の無駄な消費電力をなくす、省エネルギー対応にすることもできる。
【００４７】
〔第４実施形態〕
次に、この発明による電源装置の第４実施形態について具体的に説明する。
図５はその電源装置を示す回路図であり、図２〜図４と同じ部分および対応する部分には同一符号を付している。図６はそのＬＥＤドライバＩＣの回路構成例を示すを示すブロック回路図である。
この第４実施形態の電源装置は、図２〜図４に示した各電源装置を基に、負荷２として多数のＬＥＤ（発光ダイオード）が直列および並列に接続されたＬＥＤ群３１を点灯駆動する回路を構成した省エネルギー対応で大電流駆動対応の例である。
【００４８】
図５に示す電源装置において、入力電圧制御回路１０は図４に示した第３実施形態と同様に、２個のトランジスタ１３と１６をダーリントン接続してエミッタフォロワ回路を構成している。また、図３に示した第２実施形態と同様に、抵抗１２と１４のアース側とアース（グランドライン）との間に、トランジスタ１５によるスイッチ回路を介挿している。
【００４９】
さらに、抵抗１１，１２による抵抗分圧回路の分圧点ａとアース間に、ノイズ成分を吸収するコンデンサ１８を接続している。
なお、このトランジスタ１５のベースにＬＥＤ ＯＮ信号を印加するが、その電圧レベルが第２実施形態のＯＮ／ＯＦＦ制御信号より大きいため、そのベースへの入力ラインに保護用の抵抗Ｒａを介挿し、ベースとエミッタ間にも保護用の抵抗Ｒｂを接続している。
【００５０】
プルアップ用の抵抗１７は、待機状態（非駆動時）の各部の電圧レベルを確定するためのプルアップ用の抵抗である。これは、トランジスタ１３のベース電位が不定となってしまうことを防ぎ、かつ各部の電圧を電源電圧Ｖpp付近に維持することで駆動開始時の突入電流を防ぐ機能も果す。
この第４実施形態の入力電圧制御回路１０では、ＬＥＤ ＯＮ信号がローレベルでトランジスタ１５がオフになっている待機状態でも、基準電源３が電源電圧Ｖppを出力していれば、昇圧回路１の入力電圧Ｖinがほぼ電源電圧Ｖppになり、出力電圧Ｖout もそれと同じ電圧になっている。
【００５１】
すなわち、電源電圧Ｖppがプルアップ用の抵抗１７を通してトランジスタ１３のベースに印加され、ベース・エミッタ間が通常の動作時の電位差（約０．７V）よりも小さい僅かな電位差でほぼ導通状態になっている。そのため、エミッタ電圧もほぼ電源電圧Ｖppになり、それが入力電圧Ｖinになっている。したがって、トランジスタ１３のベース電位、および昇圧回路１の入力電圧Ｖinと出力電圧Ｖoutのレベルが確定している。
しかし、この状態では入力電圧制御回路１０に電流は流れず、ＬＥＤドライバＩＣ３２もオフ状態になっていてＬＥＤ群３１にも電流が流れないので、電力消費は生じない。
【００５２】
入力電圧制御回路１０のトランジスタ１５は、ベースに外部からＬＥＤ ＯＮ信号が印加され、その信号がハイレベル（ＯＮレベル）になるとオンになり、入力電圧制御回路１０を起動して動作状態にする。
【００５３】
図５においては、昇圧回路１として非絶縁型のＤＣ／ＤＣコンバータの具体的な回路例を示している。この昇圧回路１は、入力側の昇圧素子であるインダクタ（昇圧コイル）２１と出力側のショットキーバリアダイオード（ＳＢＤと略称する）２２とが直列に接続されている。そのインダクタ２１とＳＢＤ２２との接続点とアース間に、スイッチング素子としてｎ型のＭＯＳ ＦＥＴ（Field-Effect Transistor）２３とダイオード２４との並列回路が接続されている。また、インダクタ２１の入力側とアース間に入力電圧蓄積用のコンデンサ２５を、ＳＢＤ２２の出力側（カソード側）とアース間に出力電圧蓄積用のコンデンサ２６をそれぞれ接続している。
【００５４】
そして、ＬＥＤドライバＩＣ３２には図２〜図４に示した昇圧制御回路５を含んでおり、そこで発生されるスイッチングパルスＳｐがＭＯＳ ＦＥＴ２３のゲートに入力して、ＭＯＳ ＦＥＴ２３をオン／オフさせる。それによって、ＭＯＳ ＦＥＴ２３がオンの期間に、入力電圧Ｖinによってインダクタ２１に電流が流れて電流エネルギーが蓄えられる。ＭＯＳ ＦＥＴ２３がＯＦＦの期間に、そのインダクタ２１に蓄えた電流エネルギーをＳＢＤ２２を通して放出し、それを入力電圧Ｖinに加えてコンデンサ２６に蓄え、昇圧した出力電圧Ｖoutとして出力する。
したがって、スイッチングパルスＳｐのデューティをＰＷＭ制御することにより、スイッチング周期ごとのＭＯＳ ＦＥＴ２３がオンの期間とオフの期間の比率を変えて、この昇圧回路１の昇圧動作を制御し、その昇圧率を変えることができる。
【００５５】
ここで、昇圧回路１は効率や損失を無視すると、入力電圧Ｖin及び入力電流Ｉinと出力電圧Ｖout
及び出力電流Ｉout との間に、次式の関係式が成立する。
Ｖin×Ｉin＝Ｖout×Ｉout
よって、入力電流を電圧に変換し、それを入力電圧に重畳することによって、高い出力電圧を得ることができる。インダクタ２１のインダクタンスをＬとすると、そのインダクタ２１に電流変化ΔＩを生じさせることにより電圧（ΔＩＬ）が発生する。その電圧（ΔＩＬ）と入力電圧Ｖin及び出力電圧Ｖout とは次式の関係がある。
Ｖout＝Ｖin＋ΔＩＬ
【００５６】
負荷２は、ＬＥＤ群３１とＬＥＤドライバＩＣ３２とからなっている。そのＬＥＤドライバＩＣ３２の回路構成例を図６によって説明する。
このＬＥＤドライバＩＣ３２には、複数の定電流回路３３、最小値選択回路３６、鋸歯状波発生回路３７、比較回路（コンパレータ）３８、及びスイッチ回路としてトランジスタ３９が設けられている。その各部の機能について以下に説明する。
【００５７】
各定電流回路３３は、それぞれ多数のＬＥＤを直列に接続した複数のチャンネルｃｈ１〜ｃｈＮごとに一定の電流Ｉ１〜ＩＮを流すための回路である。
その定電流回路３３は、ＭＯＳ ＦＥＴ３４と抵抗Ｒｃの直列回路と、オペアンプ３５及び一定電圧の電源Ｅｃとによって構成されている。そして、そのオペアンプ３５の正入力端子に電源Ｅｃの電圧を印加し、負端子をＭＯＳ ＦＥＴ３４のソースと抵抗Ｒｃとの接続点に接続すると共に、出力端子をＭＯＳ ＦＥＴ３４のゲートに接続している。
【００５８】
オペアンプ３５は正負の入力端子の電圧レベルが同じになるようにＭＯＳ ＦＥＴ３４を制御するので、例えば電源Ｅｃが２Ｖであれば、ＭＯＳ ＦＥＴ３４のソース電圧（抵抗Ｒｃの端子電圧）が常に２Ｖになるように、そのチャンネルのＬＥＤの直列回路に一定電流（チャンネルｃｈ１であれば電流Ｉ１）を流す。そのとき、そのチャンネルの電圧印加端である昇圧回路１の出力電圧供給線の電圧、すなわち出力電圧Ｖout が、そのチャンネルの各ＬＥＤを点灯させるのに適した所定電圧、例えば２５Ｖあるいは４０Ｖになるようにしている。
【００５９】
最小値選択回路３６は、各チャンネルｃｈ１〜ｃｈＮの各定電流回路３３の入力端の電圧（ＭＯＳ ＦＥＴ３４のドレイン電圧）Ｖ１〜ＶＮを入力して、その最小レベルの電圧を選択して電圧信号として出力する。この各チャンネルｃｈ１〜ｃｈＮの電圧Ｖ１〜ＶＮは、昇圧回路１の出力電圧Ｖout から、各チャンネルの直列に接続された複数のＬＥＤによる電圧降下分を差し引いたレベルの電圧になる。
【００６０】
鋸歯状波発生回路３７は、一定周期で一定波高値の鋸歯状波信号を発生して出力する。  比較回路３８は、鋸歯状波発生回路３７からの鋸歯状波信号を非反転入力端子に、最小値選択回路３６からの電圧信号を反転入力端子のそれぞれに入力して比較する。そして、鋸歯状波信号の各周期ごとに、鋸歯状波信号の方が電圧信号より大きい期間だけ出力をハイレベルにして、スイッチングパルスＳｐを生成して昇圧回路１へ出力する。
したがって、そのスイッチングパルスＳｐは、最小値選択回路３６からの電圧信号のレベルによってパルス幅変調（ＰＷＭ）された一定周期のパルス信号になる。
【００６１】
このスイッチングパルスＳｐを図５に示した昇圧回路１のＭＯＳ ＦＥＴ２３のゲートに入力させるので、スイッチングパルスＳｐがハイレベルの期間だけＭＯＳ ＦＥＴ２３がオンになり、入力電圧Ｖinによってインダクタ２１に電流が流れて電流エネルギーが蓄えられ、スイッチングパルスＳｐがローレベルの期間にはＭＯＳ ＦＥＴ２３がオフになり、インダクタ２１に蓄えられた電流エネルギーをＳＢＤ２２を通して放出し、それを入力電圧Ｖinに加えてコンデンサ２６に蓄えて、昇圧した出力電圧Ｖoutとして出力する。
【００６２】
すなわち、スイッチングパルスＳｐのデューティを大きくする程、インダクタ２１に電流エネルギーを蓄える１周期ごとの期間が長くなるので、昇圧率が大きくなり、昇圧回路１の入力電圧Ｖinが同じであれば、出力電圧Ｖout が高くなる。
出力電圧Ｖout がＬＥＤ群３１を点灯させるのに適した所定の電圧より低いと、最小値選択回路３６に入力する各チャンネルの電圧Ｖ１〜ＶＮが低下し、最小値選択回路３６が出力する電圧信号も低下する。そのため、比較回路３８に入力する鋸歯状波信号がその電圧信号より大きくなる期間が増加するので、比較回路３８が出力するスイッチングパルスＳｐのデューティが大きくなる。それによって、昇圧回路１の昇圧率が大きくなり、出力電圧Ｖoutが上昇する。
【００６３】
出力電圧Ｖout が上記所定の電圧より高くなると、最小値選択回路３６に入力する各チャンネルの電圧Ｖ１〜ＶＮが上昇し、最小値選択回路３６が出力する電圧信号も上昇する。そのため、比較回路３８に入力する鋸歯状波信号がその電圧信号より大きくなる期間が減少するので、比較回路３８が出力するスイッチングパルスＳｐのデューティが小さくなる。それによって、昇圧回路１の昇圧率が小さくなり、出力電圧Ｖoutが下がる。
このような動作によって、このＬＥＤドライバＩＣ３２は、トランジスタ３９がオンになっている間は、ＬＥＤ群３１を点灯駆動するドライバの機能と共に、昇圧回路１の出力電圧が常にＬＥＤ群３１を点灯させるのに必要な所定電圧になるように、昇圧回路１に入力電圧を昇圧させるための制御を行う昇圧制御回路の機能も果たしている。
【００６４】
トランジスタ３９は、上述した各部の少なくとも各定電流回路３３と鋸歯状波発生回路３７のアース側を共通にコレクタに接続し、エミッタをアースに接続している。そして、べースに外部からＬＥＤ ＯＮ信号が印加され、その信号がハイレベル（ＯＮレベル）になるとこのトランジスタ３９がオンになり、ＬＥＤドライバＩＣ３２をイネーブルにして起動し、上述した各動作を行えるようにする。
なお、このトランジスタ３９のベース側にも、入力電圧制御回路１０のトランジスタ１５のベース側の保護用の抵抗Ｒａ，Ｒｂと同様に、保護用の抵抗を接続するとよいが、それらは図示を省略している。
【００６５】
このＬＥＤドライバＩＣ３２と前述した入力電圧制御回路１０の起動が、ＬＥＤ ＯＮ信号によって同時に行われる。
そのＬＥＤ ＯＮ信号は、例えば後述する画像読取装置の図１０に示すタイミングクロック生成部２５４によって発生することができる。
【００６６】
この第４実施形態の電源装置における図５に示した入力電圧制御回路１０において、ＬＥＤ ＯＮ信号がローレべル（ＯＦＦレベル）の間は、トランジスタ１５がオフになっている。そのため、トランジスタ１３，１６及び抵抗分圧回路の抵抗１１，１２に電流が流れないため、電力は消費しない。
しかし、基準電源３が電源電圧Ｖppを出力していれば、その電源電圧Ｖppがプルアップ用の抵抗１７を介してトランジスタ１３のベースに印加されているため、前述したようにエミッタ電圧もほぼ電源電圧Ｖppになる。
【００６７】
そのため、昇圧回路１の入力電圧Ｖinはほぼ電源電圧Ｖppを保ち、昇圧回路１が昇圧動作をしていないので、その入力電圧Ｖinがインダクタ２１及びＳＢＤ２２を通してそのまま出力電圧Ｖoutになる。
その出力電圧Ｖout が入力電圧制御回路１０にフィードバックされ、抵抗１１を介してトランジスタ１６のベースに印加されるが、ダーリントン接続されているトランジスタ１３のエミッタがアースから切り離されているので、電流が流れることはなく、そのままの状態を維持する。
【００６８】
したがって、このオフ期間（非動作期間）が長く続いても、入力電圧Ｖin及び出力電圧Ｖoutはほぼ電源電圧Ｖppに固定され、コンデンサ２５，２６の蓄積電圧がリーク電流により電圧が降下していくことはない。
このオフ期間には、ＬＥＤドライバＩＣ３２の図６に示したトランジスタ３９もオフになっている。そのため、各定電流回路３３がアースから切り離されており、ＬＥＤ群３１の各ＬＥＤに電流が流れず、点灯することはない。また、鋸歯状波発生回路３７も電源回路が遮断されていて動作せず、鋸歯状波信号を発生しないので、比較回路３８がスイッチングパルスＳｐを出力しない。そのため、昇圧回路１はＭＯＳ ＦＥＴ２３がオフのままになっており、昇圧動作を行わない。
【００６９】
その後、ＬＥＤ ＯＮ信号がハイレべル（ＯＮレベル）になって、入力電圧制御回路１０のトランジスタ１５及びＬＥＤドライバＩＣ３２のトランジスタ３９がオンになると、
ＬＥＤドライバＩＣ３２によるＬＥＤ群３１を点灯させるための定電流制御動作と昇圧制御動作、及び入力電圧制御回路１０による入力電圧制御動作が開始される。
その入力電圧制御回路１０による入力電圧制御動作は、図４に示した第３実施形態と同様であり、抵抗１１，１２による分圧率の決め方などは、第１実施形態について説明したのと同様である。
【００７０】
図７および図８は、図５に示した電源装置が以下に示す駆動条件で動作した場合に、入力電圧Ｖinと出力電圧Ｖout の挙動をシミュレーションした結果の異なる例を示す線図である。図７に示すシミュレーション結果は、出力電圧Ｖout を２５Ｖにする場合の例を、図８に示すシミュレーション結果は、出力電圧Ｖoutを４０Ｖにする場合の例をそれぞれ示している。
【００７１】
＜駆動条件＞
・電源電圧Ｖpp：２４Ｖ
・出力電圧Ｖout：２５Ｖ／４０Ｖ（電源電圧の降圧調整が要／不要の場合を想定）
・消費電流：１０００ｍＡ（負荷２と昇圧回路１における消費電流）
・トランジスタ１３，１６の電流増幅率ｈＦＥ：１００
・最低昇圧率：１．２
【００７２】
図７および図８に示す各シミュレーション結果のいずれも、駆動前のオフ状態では、入力電圧Ｖinと出力電圧Ｖout はいずれも電源電圧Vppのレベルである略２４Ｖを維持している。駆動開始後のオン状態になると、出力電圧Ｖout はそれぞれ所定電圧である２５Ｖ又は４０Ｖに向かって昇圧回路１の昇圧動作によって上昇し、その所定電圧に達するとその電圧レベルを維持する。
【００７３】
入力電圧Ｖinは、図７に示す例では、出力電圧Ｖout に応じた分圧電圧の発生によって電源電圧の降圧調整がなされて２０Ｖ程度まで降下した後、出力電圧Ｖoutの上昇に伴って幾分上昇して、２０．８Ｖになると、そのレベルを維持する。その状態での昇圧率は、２５／２０．８＝１．２となり、最低昇圧率：１．２を確保している。
図８の例では、出力電圧Ｖout に応じた分圧電圧の発生によって入力電圧Ｖinが一時的に少し降下するが、出力電圧Ｖoutの急激な上昇によって短期間で電源電圧の２４Ｖに戻って、そのレベルを維持する。
出力電圧Ｖout が４０Ｖに達した後の昇圧率は、４０／２４≒１．７になり、最低昇圧率：１．２を大きく上回っている。
このように、設計通りの回路動作が確認された。
【００７４】
この第４実施形態の電源装置では、第１〜第３実施形態の電源装置と同様の作用効果を得ることができる。また、負荷２としてＬＥＤ群３１を使用することにより、光量変動の小さいＬＥＤ駆動およびＬＥＤ光源システムを提供することができる。
なお、この第４実施形態では、負荷２としてＬＥＤ群３１を使用したが、他の光源やモータ等の各種負荷を使用することもできる。また、第１〜３実施形態でも、負荷２として各種負荷を使用することができる。
【００７５】
〔画像読取装置の実施形態〕
次に、この発明による画像読取装置の実施形態について説明する。
図９はその画像読取装置の機構部を示す全体構成図である。
この画像読取装置２００は、デジタル複写機，デジタル複合機，ファクシミリ装置等の画像形成装置に搭載されるスキャナ装置あるいは単体のスキャナ装置である。そして、図９には示していないが、図５に示した電源装置に相当する電源装置及び画像信号処理部を含む画像読取部を備えている。
【００７６】
そして、その読取光学系には、電源装置の出力電圧が印加されて動作する負荷として、光源であるＬＥＤ群４１（図５のＬＥＤ群３１に相当する）を有している。そのＬＥＤ群４１による照射光によって被写体である原稿を照明し、その原稿からの反射光をＣＣＤで受光して光電変換し、Ａ／Ｄ変換部で画像信号に変換して画像処理を行い、原稿の画像データを読み取ることができる。
【００７７】
この画像読取装置２００は、図９に示すように、原稿を載置する原稿ガラスであるコンタクトガラス２０１と、読取光学系として、原稿露光用の光源であるＬＥＤ群４１および第１反射ミラー２０３からなる第１キャリッジ２０６とを備えている。また、第２反射ミラー２０４及び第３反射ミラー２０５からなる第２キャリッジ２０７と、ＣＣＤリニアイメージセンサ(以下単に「ＣＣＤ」という)２０９も備えている。さらに、ＣＣＤ２０９に結像するためのレンズユニット２０８と、シェーディング補正などに用いる白基準板２１０と、シートスルー読み取り用スリット２１１も備えている。
【００７８】
この画像読取装置２００の上部には、自動原稿給送装置（以下「ＡＤＦ」と略称する）２２０が搭載されており、このＡＤＦ２２０をコンタクトガラス２０１に対して開閉できるように、図示しないヒンジ等を介して連結している。
ＡＤＦ２２０は、複数枚の原稿からなる原稿束を載置可能な原稿トレイ２２１を備えている。また、その原稿トレイ２２１に載置された原稿束から原稿を１枚ずつ分離してシートスルー読み取り用スリット２１１へ向けて自動給送する給送ローラ２２２を含む分離・給送手段も備えている。
【００７９】
このように構成された画像読取装置２００において、コンタクトガラス２０１上に載置された原稿の画像面をスキャン（走査）して、その原稿の画像を読み取るスキャンモードの場合には、第１キャリッジ２０６および第２キャリッジ２０７が、図示しないステッピングモータによって矢示Ａ方向（副走査方向）に原稿を走査する。このとき、コンタクトガラス２０１からＣＣＤ２０９までの光路長を一定に維持するために、第２キャリッジ２０７は第１キャリッジ２０６の１／２の速度で移動する。
【００８０】
同時に、コンタクトガラス２０１上に載置された原稿の下面である画像面が第１キャリッジ２０６のＬＥＤ群４１の照射光によって照明（露光）される。すると、その画像面からの反射光が、第１キャリッジ２０６の第１反射ミラー２０３、第２キャリッジ２０７の第２反射ミラー２０４及び第３反射ミラー２０５、並びにレンズユニット２０８を経由して、ＣＣＤ２０９上で結像される。そして、ＣＣＤ２０９から光電変換によるアナログ信号が出力され、後段の信号処理部によりデジタル信号に変換される。それによって、原稿の画像が読み取られ、デジタルの画像データが得られる。
【００８１】
一方、原稿を自動給送して原稿の画像を読み取るシートスルーモードの場合には、第１キャリッジ２０６および第２キャリッジ２０７が、シートスルー読み取り用スリット２１１の下側の固定位置へ移動する。その後、原稿トレイ２２１に載置された原稿が給送ローラ２２２によって矢示Ｂ方向（副走査方向）へ自動給送され、シートスルー読み取り用スリット１１１の位置において原稿が走査される。
【００８２】
このとき、自動給送される原稿の下面（画像面）が第１キャリッジ２０６のＬＥＤ群４１の照射光によって照明される。そのため、その画像面からの反射光が第１キャリッジ２０６の第１反射ミラー２０３、第２キャリッジ２０７の第２反射ミラー２０４及び第３反射ミラー２０５、並びにレンズユニット２０８を経由してＣＣＤ２０９上で結像される。そして、ＣＣＤ２０９から光電変換によるアナログ信号が出力され、後段の信号処理部によりデジタル信号に変換される。それによって、原稿の画像が読み取られ、デジタルの画像データが得られる。このようにして画像の読み取りが完了した原稿は、図示しない排出口に排出される。
【００８３】
なお、スキャンモード時又はシートスルーモード時に、画像読み取り前に開始される光源であるＬＥＤ群４１による照明により、白基準板２１０からの反射光がＣＣＤ２０９でアナログ信号に変換され、後段の信号処理部によりデジタル信号に変換される。それによって白基準板２１０が読み取られ、その読取データに基づいて原稿読み取り時のシェーディング補正が行われる。このシェーディング補正は周知技術なので、その内容の詳細な説明は省略する。
また、ＡＤＦ２２０に搬送ベルトを備えている場合には、スキャンモードであっても、ＡＤＦ２２０によって原稿をコンタクトガラス２０１上の読み取り位置に自動給送して、その原稿の画像を読み取ることができる。
【００８４】
図１０は、図９に示した画像読取装置２００の読取光学系と共に画像読取部を構成する画像信号処理部の一部の構成例を示すブロック図である。
この画像信号処理部２５０において、ＣＣＤ２０９で光電変換されたアナログ画像信号は、アナログ処理回路部２５１へ出力される。
アナログ処理回路部２５１は、ＣＣＤ２０９から入力されるアナログ画像信号に対して、サンプルホールド処理、黒レベル補正などの各種画像処理を施した後、Ａ／Ｄ変換回路部２５２へ出力する。
【００８５】
Ａ／Ｄ変換回路部２５２は、アナログ処理回路部２５１から入力されるアナログ画像信号をデジタル画像信号（画像データ）へ変換し、さらに信号インタフェース変換部２５３により適切な伝送パターンに変換して、後段の画像信号処理部へ出力する。
この画像信号処理部２５０内のＣＣＤ２０９、アナログ処理回路部２５１、Ａ／Ｄ変換回路部２５２、信号インタフェース変換部２５３、および図示しないステッピングモータや電源装置へ入力する各種タイミングクロック信号は、タイミングクロック生成部２５４が発振器２５５からの基準クロックに基づいて生成し、供給するようにしている。
【００８６】
タイミングクロック生成部２５４により、光源であるＬＥＤ群４１の駆動信号として、読み取りラインに同期した光源駆動信号（図５及び図６で説明したＬＥＤ ＯＮ信号に相当する）を生成して出力する。そして、この発明による前述した電源装置によってＬＥＤ群４１を点灯駆動することによって、光量ムラや光量変動等の画像への悪影響を最小限に抑えることができる。それによって、読み取り画像の高品質化および高画質化を実現することができる。
【００８７】
ＬＥＤ群４１を点灯駆動するための電源装置として図５及び図６によって説明した第４実施形態の電源装置に代えて、図２〜図４に示した第１〜第３実施形態のいずれかの電源装置を使用してもよい。
なお、タイミングクロック生成部２５４、アナログ処理回路部２５１、Ａ／Ｄ変換回路部２５２、および信号インタフェース変換部２５３の一部あるいは全部は、１つのＡＳＩＣ（特定用途用集積回路）として構成されている場合もある。
【００８８】
〔画像形成装置の実施形態〕
次に、この発明による画像形成装置の一実施形態について説明する。
図１１は、その画像形成装置の機構部を示す全体構成図であり、図９と同じ部分には同一符号を付している。
この画像形成装置３００は、図９に示した画像読取装置２００（図５等に示した電源装置を含む）を搭載したデジタル複写機である。
【００８９】
この画像形成装置３００は、図１１に示すように、原稿を載置するコンタクトガラス２０１の上部にＡＤＦ４００を搭載しており、このＡＤＦ４００をコンタクトガラス２０１に対して開閉できるように、図示しないヒンジ等を介して連結している。
ＡＤＦ４００は、複数の原稿からなる原稿束を載置可能な原稿トレイ４０１を備えている。また、図示しない操作部上のプリントキーの押下により、原稿トレイ４０１に画像面を上にして載置された原稿束から原稿を１枚ずつ分離して自動給送し、シートスルー読み取り用スリット２１１又はコンタクトガラス２０１へ向けて搬送する給送ローラ４０２および搬送ベルト４０３を含む分離・給送手段を備えている。
【００９０】
給送ローラ４０２又は搬送ベルト４０３によって給送された原稿は、図９によって説明したように画像読取装置２００によって画像読み取りが行われた後、搬送ベルト４０３および排送ローラ４０４によってＡＤＦ４００の上面に排出される。
ここで、ＡＤＦ４００によって原稿をコンタクトガラス２０１の読み取り位置に搬送するスキャンモードの場合の図示しないコントローラおよびＡＤＦ４００の動作について説明する。
【００９１】
ＡＤＦ４００の給送モータはコントローラからの出力信号によって駆動されるようになっており、コントローラは、操作部上のプリントキーの押下によって発生した給送スタート信号が入力されると、給送モータを正・逆転駆動するようになっている。給送モータが正転駆動されると、給送ローラ４０２が時計方向に回転して原稿束から最上位に位置する原稿が自動給送され、シートスルー読み取り用スリット２１１又はコンタクトガラス２０１へ向けて搬送される。
【００９２】
この原稿の先端が原稿セット検知センサ４０５によって検知されると、コントローラは原稿セット検知センサ４０５からの出力信号に基づいて給送モータを逆転駆動させる。これにより、後続する原稿が進入するのを防止する。
コントローラはまた、原稿セット検知センサ４０５が原稿の後端を検知したとき、この検知時点からの図示しない搬送ベルトモータの回転パルスを計数し、回転パルスが所定値に達したときに、搬送ベルト４０３の駆動を停止して搬送ベルト４０３を停止することにより、原稿をコンタクトガラス２０１上の読み取り位置に停止させる。
【００９３】
さらに、原稿セット検知センサ４０５によって原稿の後端が検知された時点で、給送モータを再び駆動して、後続する原稿を上述したように自動給送させる。そして、コンタクトガラス２０１に向けて搬送させ、この原稿が原稿セット検知センサ４０５によって検知された時点からの給送モータのパルスが所定パルスに到達したときに、給送モータを停止させて次の原稿を先出し待機させる。
【００９４】
そして、原稿がコンタクトガラス２０１上の読み取り位置に停止したとき、画像読取装置２００によって原稿の画像読み取りが行なわれる。この画像読み取りが終了すると、その旨を示す信号がコントローラに入力されるため、コントローラは、この信号により、搬送ベルトモータを正転駆動して、搬送ベルト４０３によって原稿をコンタクトガラス２０１から排送ローラ４０４へ向けて搬出させる。
給紙トレイである第１トレイ３０１、第２トレイ３０２、および第３トレイ３０３のいずれかが選択され、そこに積載された記録媒体である転写紙が、第１給紙ユニット３１１、第２給紙ユニット３１２、第３給紙ユニット３１３のいずれかによって給紙され、縦搬送ユニット３１４によって像担持体である感光体ドラム３１５に当接する位置まで搬送される。
【００９５】
一方、画像読取装置２００によって読み取った画像データは、画像メモリに一旦記憶され、その画像データを読み出して、画像形成手段であるプリンタ内の書き込みユニット３５０からのレーザ光を変調させ、その光走査によって図示しない帯電ユニットにより予め帯電された感光体ドラム３１５の表面に静電潜像を書き込む。その静電潜像が現像ユニット３２７を通過することにより、トナーによって現像されてトナー画像が形成される。
【００９６】
その作像を行う感光体ドラム３１５、図示していない帯電ユニット、書き込みユニット３５０、現像ユニット３２７、および後述する搬送ベルト３１６や定着ユニット３１７等によって、記録媒体上に画像を形成する画像形成部を構成している。
選択された給紙トレイから給紙された転写紙は、感光体ドラム３１５の回転と等速で搬送ベルト３１６によって搬送されながら、感光体ドラム３１５上のトナー画像が転写される。更に、定着ユニット３１７にてトナー画像を定着され、排紙ユニット３１８によって機外の排紙トレイ３１９に排紙される。
【００９７】
このとき、例えばフェースダウン（転写紙をページ順に揃えるため画像面を下向きにする）排紙のために、一方の面にトナー画像が形成された転写紙を反転したい場合、その転写紙は排紙ユニット３１８により両面入紙搬送路３２０に搬送され、反転ユニット３２１でスイッチバック反転された後、反転排紙搬送路３２２を通って排紙トレイ３１９に排出される。
【００９８】
また、転写紙の両面に画像を形成する場合には、一方の面に画像が形成された転写紙は排紙ユニット３１８により両面入紙搬送路３２０に搬送され、反転ユニット３２１でスイッチバック反転された後、両面搬送ユニット３２３に送られる。
両面搬送ユニット３２３に送られた転写紙は、再び感光体ドラム３１５に作像されたトナー画像を転写するために、両面搬送ユニット３２３から再給紙され、再度縦搬送ユニット３１４によって感光体ドラム３１５に当接する位置まで搬送される。そして、他方の面にトナー画像が転写された後、定着ユニット３１７によってトナー画像が定着され、排紙ユニット３１８によって排紙トレイ３１９に排出される。
【００９９】
感光体ドラム３１５、搬送ベルト３１６、定着ユニット３１７、排紙ユニット３１８、現像ユニット３２７は図示しないメインモータによって駆動され、各給紙ユニット３１１〜３１３はメインモータの駆動力が各々給紙クラッチによって伝達されて駆動される。縦搬送ユニット３１４は、そのメインモータの駆動力が中間クラッチを介して伝達されて駆動される。
【０１００】
書き込みユニット３５０は、レーザ出力ユニット３５１，結像レンズ３５２，ミラー３５３で構成され、レーザ出力ユニット３５１の内部には、レーザ光源であるレーザダイオードと、レーザ光を走査する回転多面鏡（ポリゴンミラー）又は振動ミラーを備えている。レーザ出力ユニット３５１より照射されるレーザ光は、ポリゴンミラー又は振動ミラーで偏向走査され、結像レンズ３５２を通り、ミラー３５３で折り返されて感光体ドラム３１５の表面上に集光結像する。
【０１０１】
この画像形成装置（デジタル複写機）によれば、前述した画像読取装置を備え、その画像読取装置によって読み取った画像データに基づいて記録媒体上に画像形成を行うため、形成画像の画質低下を回避することができる。つまり、形成画像の高品質化および高画質化を実現することができる。
この実施形態の画像形成装置は、この発明をデジタル複写機に適用したものであるが、この発明による画像形成装置はこれに限らず、アナログ複写機には勿論、デジタル複合機やファクシミリ装置等でもよい。なお、デジタル複写機のようなデジタル式画像形成装置の場合には、電源装置を含む画像読取装置と、それによって読み取った画像データに基づいて記録媒体上に画像形成を行う画像形成部とを備えている。
【０１０２】
しかし、アナログ複写機のようなアナログ式画像形成装置の場合には、光源（ＬＥＤ群）からの照射光によって原稿を照明し、その原稿からの反射光により予め帯電された像担持体上を露光して作像する作像手段を備えている。
また、この発明は上述した各実施形態に限定されるものではなく、特許請求の範囲に記載された技術的事項の範囲内で適宜変更又は追加あるいは組合わせ等ができることは言うまでもない。
【符号の説明】
【０１０３】
１：昇圧回路    ２：負荷    ３：基準電源    １０：入力電圧制御回路
１１，１２，１４，１７：抵抗    １３，１５，１６，３９：トランジスタ
１８，２５，２６：コンデンサ    ２１：インダクタ
２２：ショットキーバリアダイオード（ＳＢＤ）    ２３：ＭＯＳ ＦＥＴ    
３１：ＬＥＤ群    ３２：ＬＥＤドライバＩＣ    ３３：定電流回路    
３４：：ＭＯＳ ＦＥＴ    ３５：オペアンプ    ３６：最小値選択回路    
３７：鋸歯状波発生回路    ３８：比較回路（コンパレータ）    
４１：ＬＥＤ群（光源）    ２００：画像読取装置    ２０９：ＣＣＤ
２２０，４００：ＡＤＦ    ２５０：画像信号処理部    
２５１：アナログ処理回路部    ２５２：Ａ／Ｄ変換回路部
２５３：信号インタフェース変換部    ３００：画像形成装置    
３１５：感光体ドラム    ３１７：定着ユニット    ３２７：現像ユニット    
３５０：書き込みユニット
【先行技術文献】
【特許文献】
【０１０４】
【特許文献１】特開２０１０−１３０８１０号公報
【図１】
2013198348.tif 000003
【図２】
2013198348.tif 000004
【図３】
2013198348.tif 000005
【図４】
2013198348.tif 000006
【図５】
2013198348.tif 000007
【図６】
2013198348.tif 000008
【図７】
2013198348.tif 000009
【図８】
2013198348.tif 000010
【図９】
2013198348.tif 000011
【図１０】
2013198348.tif 000012
【図１１】
2013198348.tif 000013
【図１２】
2013198348.tif 000014
【図１３】
2013198348.tif 000015