(57)【要約】【課題】システムバスの故障等によって演算処理部からの異常通知信号の出力指令が不能となった場合においても、異常の発生を外部に通知することが可能なディジタル保護制御装置を提供する。【解決手段】電力系統２の電気量および系統機器の状態を示すディジタル信号を入力し、所定のディジタル演算処理を実行することにより系統の保護制御を行うディジタル保護制御装置１において、保護制御演算基板３０と、ディジタル入出力基板５０および異常出力基板４０とをシリアルバス８０によって接続し、異常出力基板４０が、保護制御演算基板３０からシリアルバス８０上に送信される所定パターンの健全性信号を監視し、その信号の送信が途絶えたことを検出したときに装置の異常を外部に通知する異常通知信号を出力するものとした。【選択図】図１
2013081300.tif 000002
【特許請求の範囲】
【請求項１】
電力系統の電気量を示すアナログ信号をサンプリングして前記電気量をディジタルデータに変換するアナログ入力手段と、系統機器の状態を示すディジタル信号の入力手段と、前記系統機器の保護制御動作を指示するディジタル信号の出力手段と、所定のディジタル演算処理を実行することにより前記保護制御動作の内容を決定する保護制御演算手段と、自装置の異常を外部に通知する異常通知手段とを備えるディジタル保護制御装置であって、
前記保護制御演算手段と、前記ディジタル信号の入力手段、出力手段および前記異常通知手段とは、シリアルバスによって接続され、
前記保護制御演算手段は、前記シリアルバス上に所定パターンの健全性信号を送信し、
前記異常通知手段は、前記シリアルバス上における前記健全性信号の送信の有無を監視し、その送信が途絶えたことを検出したときに装置の異常を外部に通知する第１の異常通知信号を出力する
ことを特徴とするディジタル保護制御装置。
【請求項２】
請求項１に記載のディジタル保護制御装置において、
前記健全性信号は、前記シリアルバス上で伝送される通信フレーム内の所定位置のビットデータを所定周期で０と１とに交互に変化させることによって送信され、
前記異常通知手段は、前記所定位置のビットデータが所定の閾値時間を超えて変化しないときに、前記健全性信号の送信が途絶えたことを検出する
ことを特徴とするディジタル保護制御装置。
【請求項３】
請求項２に記載のディジタル保護制御装置において、
前記健全性信号の送信が途絶えたことは１つの監視ＩＣによって検出される
ことを特徴とするディジタル保護制御装置。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載のディジタル保護制御装置において、
前記保護制御演算手段は、自己診断機能によって自装置の異常を検出した場合に、前記シリアルバス上に所定の異常検出データを送信し、
前記異常通知手段は、前記シリアルバス上における前記異常検出データの送信の有無を監視し、前記異常検出データの送信を検出したときに、装置の異常を外部に通知する第２の異常通知信号を出力する
ことを特徴とするディジタル保護制御装置。
【請求項５】
請求項４に記載のディジタル保護制御装置において、
前記異常通知手段は、前記第１の異常通知信号と前記第２の異常通知信号との論理和をとった第３の異常通知信号を出力する
ことを特徴とするディジタル保護制御装置。
【請求項６】
請求項４に記載のディジタル保護制御装置において、
前記異常検出データには、検出された異常の種類を示す異常コードを含み、
前記異常通知手段は、前記異常検出データの送信を検出したときに、前記異常コードとともに装置の異常を外部に通知する
ことを特徴とするディジタル保護制御装置。
【請求項７】
請求項１乃至請求項６に記載のディジタル保護制御装置において、
前記装置の外部から目視可能な位置に異常の発生を知らせる異常表示手段を備え、
前記異常通知手段と前記異常表示手段とは、単一のプリント基板上に搭載される
ことを特徴とするディジタル保護制御装置。
【請求項８】
請求項７に記載のディジタル保護制御装置において、
前記単一のプリント基板は、前記保護制御演算手段、前記ディジタル信号の入力手段、出力手段および前記異常通知手段とともに、単一のユニット内に収容される
ことを特徴とするディジタル保護制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル保護制御装置に係り、特に、ディジタル保護制御装置が正常な保護制御動作ができない状態になったときにその旨を上位の装置に伝達するための技術に関する。
【背景技術】
【０００２】
従来のディジタル保護制御装置として、例えば、非特許文献１に記載されている第二世代ディジタルリレーが知られている。図６に示すように、従来のディジタル保護制御装置１ａは、保護制御ユニット１００ａ、補助リレーユニット２００、リレーの整定値の確認や設定などを行うＨＩ（Human Interface）表示器６０などから構成される。保護制御ユニット１００ａは、電力系統２から電圧や電流などのアナログ電気量を入力する入力変換器２０、遮断器などの系統機器４の状態を示すディジタル信号の入力と、遮断器の引外し指令など系統機器４の動作を指示するディジタル信号の出力とを行うディジタル入出力基板５０ａ、入力したアナログ電気量およびディジタル信号を用いて所定の保護制御演算を実行することにより事故等を検知して系統機器４を制御する保護制御演算基板３０ａを備える。入力変換器２０が入力したアナログ電気量は、アナログバス７０を介して保護制御演算基板３０ａに伝送され、保護制御演算基板３０ａが備えるＡ／Ｄ（Analog to Digital）変換器によって所定周期（例えば、電気角７．５度）でディジタルデータに変換されて入力される。また、保護制御演算基板３０ａとディジタル入出力基板５０ａとはシステムバスであるパラレルバス８１によって接続され、保護制御演算基板３０ａが備える演算処理部は、このパラレルバス８１を介してディジタル入出力基板５０ａが入力したディジタル信号を取り込み、ディジタル入出力基板５０ａが出力するディジタル信号の指示を行う。
【０００３】
ディジタル保護制御装置１ａは、電力系統２に異常が発生したときに確実に保護制御動作が実行されるように、自装置の動作状態を常時監視し、自装置の異常を検出した場合には上位系制御装置３に異常通知信号を送信する異常通知機能が必要とされる（例えば、特許文献１参照）。このうち、保護制御演算基板３０ａの機能停止などの重篤な障害については、保護制御演算基板３０ａから出力されるＷＤＴ（Watchdog Timer）信号を監視し、ＷＤＴ信号が途絶えたときに異常出力回路（補助リレーユニット２００）から異常通知信号（例えば、Ｅａ：異常出力ａ）を送信する。一方、保護制御演算基板３０ａが備える演算処理部が診断プログラムを実行することによって異常を検出した場合は、パラレルバス８１を介してディジタル入出力基板５０ａに異常通知信号を送信するためのディジタル信号の出力（ＤＯ（Digital Output）出力）を指示し、そのＤＯ出力を補助リレーユニット２００にユニット間を接続する信号ケーブルによって伝送することで異常通知信号（例えば、Ｅｂ：異常出力ｂ）を送信するようになっていた。また、異常表示器４１は、異常出力回路（補助リレーユニット２００）からの出力によって異常ランプの点灯などを行っていた。
【０００４】
図７は、これら異常通知に係る信号の流れを示した説明図である。補助リレーユニット２００が備えるＷＤＴ回路２０２は、保護制御演算基板３０ａが正常に動作しているときに所定周期でパルス出力されるＷＤＴ信号を監視し、パルスが途絶えたことを検出した場合にＥａ：異常出力ａを出力するための不図示の補助リレーを駆動する。一方、診断プログラムによって異常が検出された場合は、保護制御演算基板３０ａからパラレルバス８１を介してディジタル入出力基板５０ａに該当するＤＯ出力の指示が行われ、そのＤＯ出力によって補助リレー２０１を駆動してＥｂ：異常出力ｂを送信するようになっていた。また、異常表示器４１は、これらの補助リレーの出力によって表示ランプを駆動するようになっていた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−１４９５３７号公報
【非特許文献】
【０００６】
【非特許文献１】電気協同研究第５０巻第１号「第二世代ディジタルリレー」、平成６年
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、従来のディジタル保護制御装置１ａは、演算処理部が異常を検出した場合は、パラレルバス８１を介してディジタル入出力基板５０ａに該当するＤＯ出力を指示していたため、パラレルバス８１に障害が発生すると、上位系制御装置３に検出した異常を通知できないという問題点があった。
【０００８】
また、パラレルバス８１は、アドレスバス、データバスおよびコントロールバスといった多数の信号線から構成されるため、その障害を検知しようとすると回路規模が肥大化するとともに、監視に必要な演算処理時間も長くなることから、必ずしも充分な監視機能が実装されるようになっていなかった。
【０００９】
本発明は、このような従来技術の課題を解決するためになされたものであり、システムバスの故障等によって演算処理部からの異常通知信号の出力指令が不能となった場合においても、異常の発生を外部に通知することが可能なディジタル保護制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記の目的を達成するために、本発明は、電力系統の電気量を示すアナログ信号をサンプリングして前記電気量をディジタルデータに変換するアナログ入力手段と、系統機器の状態を示すディジタル信号の入力手段と、前記系統機器の保護制御動作を指示するディジタル信号の出力手段と、所定のディジタル演算処理を実行することにより前記保護制御動作の内容を決定する保護制御演算手段と、自装置の異常を外部に通知する異常通知手段とを備えるディジタル保護制御装置において、前記保護制御演算手段と、前記ディジタル信号の入力手段、出力手段および前記異常通知手段とをシリアルバスによって接続し、前記保護制御演算手段が、前記シリアルバス上に所定パターンの健全性信号を送信し、前記異常通知手段が、前記シリアルバス上における前記健全性信号の送信の有無を監視し、その送信が途絶えたことを検出したときに装置の異常を外部に通知する異常通知信号を出力するものとした。
【発明の効果】
【００１１】
本発明によれば、システムバスの故障等によって演算処理部からの異常通知信号の出力指令が不能となった場合においても、異常の発生を外部に通知することが可能なディジタル保護制御装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係るディジタル保護制御装置の構成および接続例を示すブロック図である。
【図２】本発明における異常通知に係る信号の流れを示した説明図である。
【図３】シリアルバス上で伝送される通信フレームのデータ構成例である。
【図４】健全性データの送信動作についての説明図である。
【図５】上位系制御装置への異常通知信号の出力方法についての説明図である。
【図６】従来のディジタル保護制御装置の構成および接続例を示すブロック図である。
【図７】従来技術における異常通知に係る信号の流れを示した説明図である。
【図８】従来技術におけるバス監視処理についての説明図である。
【発明を実施するための形態】
【００１３】
以下、本発明を実施するための形態を適宜図面を参照しながら説明するが、本発明の実施態様はこれに限定されるものではなく、本発明の趣旨を逸脱しない範囲内において各種変形が可能である。
【００１４】
図１は、本発明に係るディジタル保護制御装置の構成および接続例を示すブロック図である。ディジタル保護制御装置１は、保護制御ユニット１００を含むいくつかのユニットから構成されるが、他のユニットについては説明および図示を省略する。
【００１５】
図１に示すように、保護制御ユニット１００は、入力変換器２０、保護制御演算基板３０、異常出力基板４０、ディジタル入出力基板５０、ＨＩ（Human Interface）表示器６０などから構成される。入力変換器２０と保護制御演算基板３０とはアナログバス７０によって接続され、保護制御演算基板３０、異常出力基板４０、およびディジタル入出力基板５０は、システムバスであるシリアルバス８０によって接続されている。
【００１６】
電力系統２において短絡、地絡等の事故（系統事故）が発生した場合に系統の保護制御を行うために、ディジタル保護制御装置１は、電力系統２から不図示の変成器によって電流および電圧値を示すアナログ信号を入力変換器２０に取り込み、内部処理に適した信号レベルに変換してアナログバス７０を介して保護制御演算基板３０に伝送する。保護制御演算基板３０が備える不図示の演算処理部は、これらのアナログ信号を所定の周期（例えば、電気角７．５度）でサンプリングしてディジタル化し、所定の保護制御演算処理を行うことによって系統事故の発生を検知すると、遮断器の引き外しなど系統機器４の保護制御動作を指令する信号をシリアルバス８０を介してディジタル入出力基板５０に送信することによって、系統の保護制御を行う。
【００１７】
また、従来の装置では、保護制御演算基板３０ａから送信されるＷＤＴ信号をＷＤＴ回路２０２にて監視していたが（図７参照）、ＷＤＴ信号と同様なパルス信号からなる健全性信号を保護制御演算基板３０がシリアルバス８０上で伝送される通信フレーム内に埋め込み、これを監視する機能を異常出力基板４０に配備することにより、シリアルバス８０の障害および保護制御演算基板３０の機能停止などの重篤な障害を検出して第１の異常通知信号Ｅ１：異常出力Ａを出力するものとした。
【００１８】
また、系統事故が発生した際に、保護制御動作を確実に実行できるように、ディジタル保護制御装置１は、非特許文献１に記載されているような手法によって自装置の健全性を常時監視し、演算処理部が異常を検出した場合には、保護制御演算基板３０からシリアルバス８０を介して異常出力基板４０に第２の異常通知信号Ｅ２：異常出力Ｂの出力を指示し、異常出力基板４０に搭載されている不図示の補助リレーを駆動することによって、外部配線９０経由で上位系制御装置３に装置の異常を通知する。もしくは、保護制御演算基板３０に通信機能を備えていれば、上位系制御装置３に保護制御演算基板３０から直接装置の異常を通知することも可能である。
【００１９】
図２は、これら異常通知に係る信号の流れを示した説明図である。保護制御演算基板３０には、パラレル信号をシリアル信号に変換してシリアルバス８０上に送信するパラレル／シリアル変換回路３１を備え、異常出力基板４０には、シリアルバス８０から受信したシリアル信号をパラレル信号に変換するシリアル／パラレル変換回路４２を備える。
【００２０】
パラレル／シリアル変換回路３１は、保護制御演算基板３０が備える演算処理部が出力するパラレル信号である異常検出信号、異常コードおよび健全性信号を、所定の周期で伝送されるシリアル信号の通信フレームに埋め込んでシリアルバス８０上に送信する。また、シリアル／パラレル変換回路４２は、受信した通信フレームに埋め込まれている異常検出信号、異常コードおよび健全性信号を抽出し、これらをパラレル信号に変換して出力する。
【００２１】
異常検出信号は、演算処理部が自装置の異常を検出したか否かを示す信号であり、異常を未検出のときには「０」が、異常を検出したときには「１」が出力される。異常出力基板４０は、シリアル／パラレル変換回路４２から出力されるこの異常検出信号によって補助リレー４４を駆動し、制御電源と接続することによって第２の異常通知信号Ｅ２：異常出力Ｂ（例えば、ＤＣ１１０Ｖ）を出力するとともに、異常出力基板４０に搭載される異常表示器４１に制御電源からの電力を供給することで、装置の外部から目視可能な位置に配置される異常ランプを点灯させる。さらに、英数字などを表示可能なＬＥＤ表示器を備えることにより、受信した異常コードに応じた所定の文字列を表示させるようにしてもよい。
【００２２】
健全性信号は、演算処理部によって所定の周期で「０」と「１」とが交互に出力されるパルス信号であり、異常出力基板４０は、シリアル／パラレル変換回路４２から出力されるこの健全性信号をパルス検出回路４３に入力する。パルス検出回路４３は、所定の周期でパルスが入力されている間は「０」を出力し、パルスの入力が所定の周期よりも長い所定の閾値時間を超えて途絶えたときには「１」を出力する。この出力によって補助リレー４５を駆動し、前記と同様に補助リレー４５を駆動することによって第１の異常通知信号Ｅ１：異常出力Ａを出力するとともに、異常表示器４１の異常ランプの点灯などを行わせる。
【００２３】
このように、パルス検出回路４３によって健全性信号を常時監視することにより、演算処理部におけるソフトウエア障害や保護制御演算基板３０のハードウェア障害などの理由で正常な健全性信号が出力されなくなった場合に加え、健全性信号の伝送ルートを構成するシリアルバス８０やシルアル／パラレル変換回路４２の故障等の理由で健全性信号がパルス検出回路４３まで到達しなくなった場合にも、正しく異常を検出することができる。
【００２４】
ここで、図２に示した本実施形態に係るディジタル保護制御装置１と、図８に示した従来のディジタル保護制御装置１ａとの構成の差異について説明する。図２のように、本実施形態に係るディジタル保護制御装置１が、保護制御演算基板３０と異常出力基板４０や不図示のディジタル入出力基板５０とを接続するためのシステムバスとして、シリアルバス８０を採用しているのに対して、図８のように、従来のディジタル保護制御装置１ａは、保護制御演算基板３０ａとディジタル入出力基板５０ａとを接続するためのシステムバスとして、パラレルバス８１を採用している。
【００２５】
シリアルバス８０の信号線本数が２乃至４本で済むのに対し、パラレルバス８１はデータ用、アドレス用、制御信号用の信号線が少なくとも計２０本程度必要であるため、バス制御回路３２やデコード／エンコード回路５１などの回路規模が大きなものとなっていた。このシステムバスを従来のパラレルバス８１からシリアルバス８０に変更することにより、本実施形態のディジタル保護制御装置１ではシステムバスの制御に係る回路規模を従来に比べて大幅に縮小した。
【００２６】
また、従来は、パラレルバス８１の異常を検出するために、図８のように、ディジタル入出力基板５０ａに保護制御演算基板３０ａから送信された出力データを折り返す折返し回路５３を設け、例えば、８ビットのデータバスの場合には、保護制御演算基板３０ａの演算処理部から１６進数表現で’ＡＡ’と’５５’との出力データを送信（DATA Write）し、演算処理部がその折り返しデータを受信して照合する（DATA Read & Verify）とともに、保護制御演算基板３０ａ自体の異常を検出するためにはＷＤＴ回路２０２を備えていた。
【００２７】
これに対し、本実施形態に係るディジタル保護制御装置１では、シリアルバス８０の異常と保護制御演算基板３０自体の異常とを、従来のＷＤＴ回路２０２と同レベルの回路規模であって１チップＩＣ（Integrated Circuit）化されたパルス検出回路４３によって検出可能としている。これにより、装置の小型化、低コスト化を実現することができる。また、演算処理部による処理を要せずにシリアルバス８０の異常を検出できるので、系統保護動作の即時性を損ねることがなくなる。
【００２８】
このような回路規模の縮小により、従来は補助リレーユニット２００によって構成されていた異常出力回路と、これとは分離していた異常表示器４１とを、１枚の異常出力基板４０上に搭載することが可能となり、この間の配線をプリント基板配線化することで従来は必要であったラッピング配線等の手配線を削減し、信号線の接触不良や断線、誤配線等による信頼性低下を回避することができる。
【００２９】
図３は、シリアルバス８０によって伝送される通信フレームの構成例を示したものである。図３（ａ）に示すように、通信フレームは、例えば、フレームヘッダと、ディジタル入力／ディジタル出力およびその他からなるフレームボディと、ＣＲＣ（Cyclic Redundancy Check）との各領域から構成される。
【００３０】
フレームヘッダには、通信フレームの種別やサイズなどの情報が格納される。ディジタル入力／ディジタル出力には、通信フレームの種別に応じてディジタル入力またはディジタル出力のどちらかのデータが格納される。その他には、必要に応じてディジタル入出力以外の制御用データなどが格納される。また、ＣＲＣには、通信フレームのデータの誤りを検出するための巡回冗長検査データが格納される。
【００３１】
図３（ｂ）に示すように、演算処理部がディジタル入出力基板５０にディジタル出力を指示するために所定の周期で送信する通信フレームのフレームヘッダは、例えば、通信フレームの開始位置を識別するために用いられる所定のビットパターンからなるプリアンブルと、通信フレームの種別を示すフレーム種別と、健全性データと、通信フレーム全体の長さを示すフレーム長とから構成される。
【００３２】
図３（ｃ）は、健全性データの構成およびデータ例を示すものであり、左側が正常時、右側が異常検出時の構成およびデータ例である。この例では、健全性データは８ビットから構成されており、先頭の１ビットが「１」と「０」とに交互に値を変化させることで健全性信号を形成するための健全性ビット、次の１ビットが異常検出信号を形成するための異常検出ビット、残る６ビットが異常検出時に異常の種類を示す異常コードに割り当てられている。
【００３３】
図３（ｃ）の左側に示すように、この健全性データ領域に設定される健全性データは、演算処理部が異常を未検出のとき（正常時）には、健全性ビットだけが「１」と「０」とに交互に値が変化し、残る７ビットの値はすべて「０」に設定される。また、図３（ｃ）の右側に示すように、演算処理部が異常を検出したとき(異常検出時）には、健全性ビットが「１」と「０」とに交互に値が変化し、異常検出ビットの値は「１」に、異常コードの部分には検出された異常の種類を示す異常コードの値が設定される。
【００３４】
図４は、演算処理部がディジタル出力を指示するために所定の周期で送信する通信フレームに含まれる健全性データを、送信順序の早いものから順番に抽出して並べたものであり、図４（ａ）が正常時、図４（ｂ）が異常検出時のデータ例である。
【００３５】
図４（ａ）に示すように、正常時には、健全性ビットの値が「１」と「０」とに交互に変化し、残る７ビットの値はすべて「０」となっている。また、図４（ｂ）において２行目と３行目との間で異常が検出されたものとすると、健全性ビットの値の交互変化は継続する一方で、異常が検出された時点以降は異常検出ビットが「１」に設定されるとともに、検出された異常コードの値が同時に設定されている。
【００３６】
異常出力基板４０のシリアル／パラレル変換回路４２は、シリアルバス８０上を伝送される通信フレームのなかから、図４に示したような順序で健全性データを抽出してパラレル変換することにより、健全性信号、異常検出信号、および異常コードを出力する。
【００３７】
なお、以上では、ディジタル出力を指示する通信フレームのうちのフレームヘッダの部分に健全性データを含めて送信する例について説明したが、健全性データをフレームボディのなかに含めてもよいし、ディジタル出力の指示とは異なる通信フレームを用いて独立した形で送信するようにしてもよい。また、健全性ビットの値を変化させるタイミングを調整することにより、生成する健全性信号のパルス周期やパルス幅は適宜設定することが可能である。
【００３８】
また、異常出力基板４０が検出した異常を通知する第１の異常通知信号Ｅ１：異常出力Ａと、演算処理部が検出した異常を通知する第２の異常通知信号Ｅ２：異常出力Ｂとの２種類の異常通知信号を上位系制御装置３へ伝送する方法としては、図５（ａ）に示すように、この両者を並行配線とすることで、双方の異常を別々に通知することも可能であるし、図５（ｂ）に示すように、両者を合成配線（ワイヤードＯＲ）して異常通知信号Ｅ１とＥ２との論理和をとった第３の異常通知信号Ｅ３により、どちらの異常かを区別せずに通知することも可能である。
【００３９】
以上説明したように、本実施形態によれば、保護制御演算基板やシステムバスの故障などの重大な障害が発生した場合においても、上位系制御装置へ確実に装置の異常を通知することが可能な経済性に優れたディジタル保護制御装置を提供することができる。これにより、ディジタル保護制御装置の健全性を常に保証することができ、異常時には代替の保護制御装置による監視に切り替えるなど、適切な運用を行うことで、系統事故等が発生したときの影響範囲を局所化して、安全・安定な電力供給を継続することができる。
【００４０】
また、システムバスのシリアルバス化、並びに、異常検出回路の簡素化や異常表示器との一体化により、従来は数多く必要であったユニット間配線を削減し、装置の信頼性を向上させることができる。
【符号の説明】
【００４１】
１，１ａ  ディジタル保護制御装置
２    電力系統
３    上位系制御装置
４    系統機器
２０  入力変換器
３０，３０ａ  保護制御演算基板（保護制御演算手段）
３１  パラレル／シリアル変換回路
３２  バス制御回路
４０  異常出力基板（異常通知手段、プリント基板）
４１  異常表示器（異常表示手段）
４２  シリアル／パラレル変換回路
４３  パルス検出回路（監視ＩＣ）
４４，４５，２０１  補助リレー
５０，５０ａ  ディジタル入出力基板（ディジタル信号の入力手段、出力手段）
５１  デコード／エンコード回路
５２  出力回路
５３  折返し回路
６０  ＨＩ表示器
７０  アナログバス
８０  シリアルバス
８１  パラレルバス
１００，１００ａ  保護制御ユニット（ユニット）
２００  補助リレーユニット（異常出力回路）
２０２  ＷＤＴ回路
Ｅ１  異常出力Ａ（第１の異常通知信号）
Ｅ２  異常出力Ｂ（第２の異常通知信号）
Ｅ３  第３の異常通知信号
【図１】
2013081300.tif 000003
【図２】
2013081300.tif 000004
【図３】
2013081300.tif 000005
【図４】
2013081300.tif 000006
【図５】
2013081300.tif 000007
【図６】
2013081300.tif 000008
【図７】
2013081300.tif 000009
【図８】
2013081300.tif 000010