(57)【要約】【課題】発電源から出力される変動幅の大きな電圧に対処し得るスイッチング電源および風力発電装置を提供する。【解決手段】スイッチング電源１Ａは、変圧器２４と、変圧器２４に生じた電圧波形を整流平滑する整流平滑回路２５と、それぞれの一方の端が変圧器２４の捲線比が異なる位置に接続された複数のインダクタを含む直列インダクタ２３と、交流入力電圧を直流入力電圧に変換する三相整流ダイオード２１と、直流入力電圧に対して並列に接続されるとともに、複数のインダクタの他方の端にそれぞれ接続された複数のコンバータを含む順次制御型ブリッジコンバータ２２と、交流入力電圧の実効値に応じた制御信号を出力する入力電圧検出部３１と、入力電圧検出部３１から出力された制御信号に応じて複数のコンバータをスイッチング動作させるゲート順次制御部３２と、を備える。【選択図】図１
2013081307.tif 000002
【特許請求の範囲】
【請求項１】
１次コイルと２次コイルとを含む変圧器と、
前記変圧器の２次コイルに生じた電圧パルスを整流平滑する整流平滑部と、
それぞれの一方の端が前記１次コイルまたは前記２次コイルの捲線比が異なる位置にそれぞれ接続された複数のインダクタと、
交流入力電圧を直流入力電圧に変換する整流部と、
前記直流入力電圧に対して並列に接続されるとともに、前記複数のインダクタの他方の端にそれぞれ接続された複数のコンバータを含むブリッジコンバータと、
前記交流入力電圧の実効値に応じた制御信号を出力する検出部と、
前記検出部から出力された制御信号に応じて前記複数のコンバータをスイッチング動作させる制御部と、
を備え、
前記制御部は、前記検出部から出力された前記制御信号に応じて前記ブリッジコンバータをスイッチングして前記変圧器の巻線比を切り替えることで、前記整流平滑部から出力される出力電圧の電圧値を実質的に一定に保つことを特徴とするスイッチング電源。
【請求項２】
前記検出部は、前記交流入力電圧の実効値が予め定められた許容範囲から逸した場合、前記制御部による前記ブリッジコンバータの制御を停止させることを特徴とする請求項１に記載のスイッチング電源。
【請求項３】
各コンバータは、直列に接続された２つの半導体スイッチよりなり、
各インダクタは、前記直列に接続された２つの半導体スイッチの間にそれぞれ接続されることを特徴とする請求項１に記載のスイッチング電源。
【請求項４】
各半導体スイッチは、パワーＭＯＳＦＥＴであり、
各コンバータは、各パワーＭＯＳＦＥＴのソースにそれぞれ順方向に設けられた逆電流防止用のダイオードを含むことを特徴とする請求項３に記載のスイッチング電源。
【請求項５】
前記検出部は、前記交流入力電圧のラインにそれぞれ設けられ、各ラインを終端する１つ以上の絶縁アンプを含み、該絶縁アンプから出力された電圧に応じた前記制御信号を出力することを特徴とする請求項１に記載のスイッチング電源。
【請求項６】
前記整流平滑部から出力された前記出力電圧の電圧値に応じたパルス幅のパルス幅制御信号を出力するパルス幅制御部をさらに備え、
前記検出部は、少なくとも第１〜第３制御信号を前記制御部へ出力し、
前記制御部は、位相シフト回路と、順次制御部とを備え、
前記位相シフト回路は、
前記パルス幅制御信号が入力されるＤ−ＦＦ回路と、
前記Ｄ−ＦＦ回路の非反転出力と前記パルス幅制御信号とを入力する第１排他的論理和回路と、
前記Ｄ−ＦＦ回路の反転出力と前記パルス幅制御信号とを入力する第２排他的論理和回路と
を含み、
前記順次制御部は、
前記第１制御信号を入力するとともに前記第２制御信号を反転入力する第１論理積回路と、
前記第２制御信号と入力するとともに前記第３制御信号を反転入力する第２論理積回路と、
前記第１排他的論理和回路の出力を入力するとともに前記第１制御信号を反転入力する第３論理積回路と、
前記第２排他的論理和回路の出力を入力するとともに前記第１制御信号を反転入力する第４論理積回路と、
前記第１排他的論理和回路の出力と前記第１論理積回路の出力とを入力する第５論理積回路と、
前記第２排他的論理和回路の出力と前記第１論理積回路の出力とを入力する第６論理積回路と、
前記第１排他的論理和回路の出力と前記第２論理積回路の出力とを入力する第７論理積回路と、
前記第２排他的論理和回路の出力と前記第２論理積回路の出力とを入力する第８論理積回路と、
前記第１排他的論理和回路の出力と前記第３制御信号とを入力する第９論理積回路と、
前記第２排他的論理和回路の出力と前記第３制御信号とを入力する第１０論理積回路と、
を含む
ことを特徴とする請求項１に記載のスイッチング電源。
【請求項７】
前記検出部は、第４制御信号を前記制御部へさらに出力し、
前記制御部は、主ゲート遮断部をさらに含み、
前記位相シフト回路は、
前記Ｄ−ＦＦ回路の非反転出力を入力する第３排他的論理和回路と、
前記Ｄ−ＦＦ回路の反転出力を入力する第４排他的論理和回路と
をさらに含み、
前記主ゲート遮断部は、
前記第３排他的論理和回路の出力と前記第４制御信号とを入力する第１１論理積回路と、
前記第４排他的論理和回路の出力と前記第４制御信号とを入力する第１２論理積回路と、
前記第３論理積回路の出力と前記第４制御信号とを入力する第１３論理積回路と、
前記第４論理積回路の出力と前記第４制御信号とを入力する第１４論理積回路と、
を含む
ことを特徴とする請求項６に記載のスイッチング電源。
【請求項８】
翼に生じた回転エネルギーから交流入力電圧を生成する発電機と、
前記発電機に接続されて前記交流入力電圧を入力する請求項１〜７のいずれか一つに記載のスイッチング電源と、
を備えることを特徴とする風力発電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発電機などからの出力電圧を整流して所望の直流電圧を生成する広域入力型スイッチング電源および風力発電装置の直流変換方式に関する。
【背景技術】
【０００２】
従来の小型風力発電装置では、永久磁石型同期発電機を採用することが一般的である。この同期発電機は、通常、回転数の変動範囲が非常に広い。そのため、出力電圧も、回転数に比例して大幅に変化する。
【０００３】
例えば、高速回転型の永久磁石型同期発電機を用いた風力発電装置には、直流電圧に整流された出力電圧の変動幅が、最低５６Ｖから最大７５０Ｖまで変化するものが存在する。このような同期発電機の場合、直流変換部のスイッチング構成が一段の方式では出力電圧の変動に対応しきれない。そのため、二段のスイッチング方式が採用されることが多かった。二段のスイッチング方式では、たとえば直流５６Ｖを最大電圧まで昇圧し、その後、昇圧された電圧を絶縁されたコンバータで適切な電圧値に変換する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２５３０７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の風力発電機や太陽光電池を利用した発電装置では、安定した交流電力を得るために、インバータの入力電源として使われる直流変換部を安定させる必要があった。しかしながら、上述したように、風力発電機や太陽電池から出力される電圧の変動幅は非常に大きい。そのため、直流変換部に適用可能なスイッチング方式が制限されていた。
【０００６】
スイッチング方式としては、フライバック原理を利用した昇圧コンバータや昇降圧コンバータを用いることが一般的であった。ただし、インバータが非絶縁方式の場合には、さらに別の絶縁コンバータを用いてコンバータの入出力間を絶縁する必要があった。そのため、発電装置の構成が複雑になるという欠点があった。
【０００７】
そこで本発明は、上記の問題に鑑みてなされたものであり、発電源から出力される変動幅の大きな電圧に対処し得るスイッチング電源および風力発電装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
かかる目的を達成するために、本発明によるスイッチング電源は、１次コイルと２次コイルとを含む変圧器と、前記変圧器の２次コイルに生じた電圧波形を整流平滑する整流平滑部と、それぞれの一方の端が前記１次コイルまたは前記２次コイルの巻線比が異なる位置にそれぞれ接続された複数のインダクタと、交流入力電圧を直流入力電圧に変換する整流部と、前記直流入力電圧に対して並列に接続されるとともに、前記複数のインダクタの他方の端にそれぞれ接続された複数のコンバータを含むブリッジコンバータと、前記交流入力電圧の実効値に応じた制御信号を出力する検出部と、前記検出部から出力された制御信号に応じて前記複数のコンバータをスイッチング動作させる制御部と、を備え、前記制御部が、前記検出部から出力された前記制御信号に応じて前記ブリッジコンバータをスイッチングして前記変圧器の巻線比を切り替えることで、前記整流平滑部から出力される出力電圧の電圧値を実質的に一定に保つことを特徴とする。
【０００９】
また、本発明による風力発電装置は、翼に生じた回転エネルギーから交流電力を生成する発電機と、前記発電機に接続されて前記交流電力を直流電力に変換する上述したスイッチング電源と、を備えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、発電源から出力される変動幅の大きな電圧に対処し得るスイッチング電源および風力発電装置を実現することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の一実施の形態による風力発電装置の概略構成を示すブロック図である。
【図２】図２は、図１に示す順次制御型ブリッジコンバータの構成例を示す回路図である。
【図３】図３は、図１に示す直列インダクタ、変圧器、および整流平滑回路の回路図を示す。
【図４】図４は、図１に示す入力電圧検出部の回路図を示す。
【図５】図５は、図１に示すゲート順次制御部の回路図を示す。
【図６】図６は、図５に示す位相シフト回路の回路構成を示す。
【図７】図７は、実施の形態によるパルス幅制御信号のパルス波形と各ノードに出現する信号波形とを示す。
【図８】図８は、実施の形態における三相交流電圧を直流に換算した電圧に対する、各制御端子に印加される制御信号の信号波形と、範囲超過信号の信号波形と、出力電圧の電圧波形とを示す。
【発明を実施するための形態】
【００１２】
以下、本発明を実施するための形態を図面と共に詳細に説明する。なお、以下の説明では、風力を利用した風力発電装置を例に挙げるが、本発明はこれに限定されず、水力発電装置や太陽光発電装置や波力発電装置などの種々の発電装置に適用可能である。
【００１３】
通常、永久磁石を用いるＰＭＳＧなどの発電機では、無負荷の状態から定格負荷の状態に至るまでに出力される電圧（以下、入力電圧という）の変動幅が非常に広い。たとえばＰＭＳＧを採用した発電装置では、ＰＭＳＧから出力された交流電圧を整流することで得られた直流入力電圧が、最低５６Ｖ程度から最大７５０Ｖ程度まで変化する場合がある。このように直流入力電圧が広範囲に変化する場合、従来の一段のスイッチング方式では、対応することが困難であった。
【００１４】
そこで、以下の実施の形態では、一段のフルブリッジスイッチングコンバータ方式に半導体スイッチアームを追加し、そのアームのスイッチング順序を入力電圧の実効値に比例してシフト制御する。この方式によれば、入力電圧が広範囲に変化する場合でも、一段のスイッチング方式で対応することが可能である。
【００１５】
具体的には、入力電圧の実効値の変化を検出し、変圧器の捲線タップのうち、検出した実効値に対応している捲線タップに接続されている半導体スイッチアームを電子的にシフト制御する。この方式によれば、多相型フルブリッジスイッチングコンバータ方式が実現される。
【００１６】
また、各アーム間の短絡を防止させるため、半導体スイッチに対してスイッチング電流が流れる方向に逆流防止用ダイオードを追加する。このダイオードは、各アーム間の短絡電流を遮断する。
【００１７】
スイッチング素子には、パワーＭＯＳＦＥＴを採用しているが、これに限定されず、その他のパワートランジスタや絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などの代替が可能である。
【００１８】
また、一般的なＰＷＭ制御ＩＣを出力電圧や出力電流の制御へ適用してもよい。その場合、ＰＷＭ制御ＩＣのパルス出力波形をそのまま、本実施の形態の順次制御部に入力するとよい。それにより、順次制御部の内部回路が自動的に制御方式を位相シフト型ＺＶＳ共振コンバータで変換する。この構成によれば、高価な位相シフト型ＺＶＳ共振制御専用ＩＣを使用せずに位相シフト型ＺＶＳ共振コンバータを実現できるため、コストダウンが可能となる。
【００１９】
つづいて、本実施の形態にかかる風力発電装置を、図面を用いて詳細に説明する。図１は、本実施の形態による風力発電装置１の概略構成を示すブロック図である。図１に示すように、風力発電装置１は、発電機１０と、スイッチング電源１Ａとを備える。発電機１０は、風などの自然エネルギーから電気的エネルギーを生成する。スイッチング電源１Ａは、発電機１０で発生した電力から所望する電力の電圧値（たとえば１０７Ｖ）を生成する。
【００２０】
発電機１０は、たとえば、翼１１と、シャフト１２と、ＰＭＳＧ１３とを備える。風等によって翼１１に生じた回転エネルギーは、シャフト１２を介してＰＭＳＧ１３へ伝達される。ＰＭＳＧ１３は、入力された回転エネルギーから三相交流電力を生成する。生成された三相交流電力は、電源線Ｌ１〜Ｌ３を介してスイッチング電源１Ａへ入力される。
【００２１】
スイッチング電源１Ａは、三相整流ダイオード（整流部）２１と、順次制御型ブリッジコンバータ２２と、直列インダクタ２３と、変圧器２４と、整流平滑回路２５と、入力電圧検出部３１と、ゲート順次制御部３２と、パルス幅制御部３３とを備える。
【００２２】
三相整流ダイオード２１は、発電機１０から出力された三相交流電力を整流して直流の入力電圧を生成する。順次制御型ブリッジコンバータ２２は、直流入力電圧から矩形の電圧波形を生成する。順次制御型ブリッジコンバータ２２は、電圧波形の出力端子として、共通端子ｃｏｍと複数の端子Ｗ１〜Ｗ４とを備える。共通端子ｃｏｍに対してペアとして動作する端子には、直流入力電圧に応じて適宜、端子Ｗ１〜Ｗ４のうち１つが選択される。
【００２３】
変圧器２４は、一方の端が順次制御型ブリッジコンバータ２２の共通端子ｃｏｍに接続された１次コイルと、負荷２６側の２次コイルとを備える。１次コイルには、２次コイルに対する１次コイルの巻数を切り替える複数の端子が設けられている。直列インダクタ２３は、変圧器２４の１次コイルに設けられた複数の端子にそれぞれ直列に接続する複数のインダクタを備える。各インダクタの他方の端子は、順次制御型ブリッジコンバータ２２の端子Ｗ１〜Ｗ４にそれぞれ接続される。なお、本実施の形態では、１次コイルの巻数を切り替える構成を例に挙げるが、これに限らず、２次コイルの巻数を切り替える構成であってもよい。整流平滑回路２５は、変圧器２４で変圧された電圧波形を整流および平滑することで、所望する電圧値の直流出力電圧を生成する。
【００２４】
入力電圧検出部３１は、発電機１０から電力線Ｌ１〜Ｌ３へ出力された三相交流電圧の実効値を検出し、検出された実効値に応じた制御信号を出力する。ゲート順次制御部３２は、制御信号に応じて順次制御型ブリッジコンバータ３２をスイッチング制御する。
【００２５】
パルス幅制御部３３は、整流平滑回路２５から負荷２６へ供給された直流出力電圧を検出し、検出された電圧に応じてゲート順次制御部３２が順次制御型ブリッジコンバータ２２に出力させる矩形波のパルス幅（時間幅）を制御する。
【００２６】
ここで、図１に示す順次制御型ブリッジコンバータ２２と、入力電圧検出部３１と、ゲート順次制御部３２とを、図面を用いてより詳細に説明する。
【００２７】
図２は、順次制御型ブリッジコンバータ２２の構成例を示す回路図である。図２に示すように、順次制御型ブリッジコンバータ２２は、１０個の半導体スイッチＱ１〜Ｑ１０と、１０個のダイオードＤ１〜Ｄ１０と、電解コンデンサＣ１と、制御端子Ｇ１〜Ｇ１０と、共通端子ｃｏｍと、端子Ｗ１〜Ｗ４とを備える。半導体スイッチＱ１〜Ｑ１０は、電界効果トランジスタ（ＦＥＴ）や絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などで構成され得る。ここでは、半導体スイッチＱ１〜Ｑ１０にｎ型のパワーＭＯＳＦＥＴを用いている。
【００２８】
半導体スイッチＱ１およびＱ２は、三相整流ダイオード２１の２本の出力線（直流（＋）および直流（−））の間に直列に接続されて、コンバータを構成する。各半導体スイッチＱ１およびＱ２のソースには、逆流防止用のダイオードＤ１およびＤ２がそれぞれ順方向に接続される。これにより、各半導体スイッチＱ１およびＱ２に逆電流が流れることが防止される。各半導体スイッチＱ１およびＱ２のゲートは、制御端子Ｇ１およびＧ２にそれぞれ接続される。ダイオードＤ１のカソードと半導体スイッチＱ２のドレインとを結ぶ配線は、共通端子ｃｏｍに接続される。
【００２９】
上述した半導体スイッチＱ１、Ｑ２およびダイオードＤ１、Ｄ２よりなるコンバータ構成は、他の半導体スイッチＱ３〜Ｑ１０およびダイオードＤ３〜Ｄ１０についても同様である。それらのコンバータは、三相整流ダイオード２１の２本の出力線（直流（＋）および直流（−））の間に並列に接続される。また、電解コンデンサＣ１も、三相整流ダイオード２１の２本の出力線（直流（＋）および直流（−））の間に並列に接続される。
【００３０】
ダイオードＤ３のカソードと半導体スイッチＱ４のドレインとを結ぶ配線、ダイオードＤ５のカソードと半導体スイッチＱ６のドレインとを結ぶ配線、ダイオードＤ７のカソードと半導体スイッチＱ８のドレインとを結ぶ配線、および、ダイオードＤ９のカソードと半導体スイッチＱ１０のドレインとを結ぶ配線は、端子Ｗ１、Ｗ２、Ｗ３およびＷ４にそれぞれ接続される。したがって、ゲート順次制御部３２から制御端子Ｇ１〜Ｇ１０に入力する制御信号を適宜組み合わせることで、端子Ｗ１〜Ｗ４のうちから何れか１つを共通端子ｃｏｍとペアに動作する端子として選択することができる。
【００３１】
図３に、図１に示す直列インダクタ２３、変圧器２４、および整流平滑回路２５の回路図を示す。図３に示すように、直列インダクタ２３は、複数のインダクタＣＨ１〜ＣＨ４を備える。順次制御型ブリッジコンバータ２２の端子Ｗ１〜Ｗ４は、インダクタＣＨ１〜ＣＨ４のいずれかにそれぞれ接続される。各インダクタＣＨ１〜ＣＨ４は、変圧器２４の１次コイルにおける巻数の異なる位置に接続される。したがって、共通端子ｃｏｍとペアに動作する端子を選択することで、変圧器２４における変圧比を選択することができる。
【００３２】
整流平滑回路２５は、変圧器２４の出力側である２次コイルに発生した振幅が一定（１０７Ｖ）の矩形波を整流および平滑することで、安定した直流出力電圧を負荷２６へ供給する。この整流平滑回路２５は、ブリッジダイオード回路ＢＤ１と、インダクタＣＨ５と、電解コンデンサＣ２とを備える。変圧器２４の２次コイルは、ブリッジダイオード回路ＢＤ１の対向する２つの端に接続される。ブリッジダイオード回路ＢＤ１の残りの２つの端は、負荷２６に接続される。ただし、負荷２６に接続する２つの端のうち一方には、インダクタＣＨ５が直列に接続される。また、負荷２６には、電解コンデンサＣ２が並列に接続される。
【００３３】
なお、三相整流ダイオード２１から順次制御型ブリッジコンバータ２２に入力する直流入力電圧の変動幅は大きい。そのため、順次制御型ブリッジコンバータ２２に用いる半導体素子の耐圧と変圧器２４の巻線間の耐圧とは、各要素にかかる電圧の最大値以上に設定されることが望ましい。
【００３４】
つぎに、入力電圧検出部３１の構成を、図面を用いて詳細に説明する。入力電圧検出部３１は、発電機１０から出力される三相交流電圧の実効値を検出する。また、入力電圧検出部３１は、検出した三相交流電圧の実効値から、ゲート順次制御部３２を制御するための制御信号（Ｗ１制御信号（第４制御信号）、Ｗ２制御信号（第１制御信号）、Ｗ３制御信号（第２制御信号）、Ｗ４制御信号（第３制御信号）、範囲超過信号、起動制御信号）を生成する。制御信号のうち、Ｗ１〜Ｗ４制御信号は、ゲート順次制御部３２に入力される。範囲超過信号および起動制御信号は、順次制御型ブリッジコンバータ２２に入力される。図４は、入力電圧検出部３１の回路図を示す。
【００３５】
図４に示すように、入力電圧検出部３１は、３つの絶縁アンプ３０１、３０２および３０３と、ローパスフィルタ３０４と、欠相検出回路３０５と、５つの比較器Ｕ１〜Ｕ５と、４つのＡＮＤ回路Ｕ６〜Ｕ９と、インバータＵ１０と、を備える。なお、ＡＮＤ回路Ｕ７〜Ｕ９は、３入力ＡＮＤ回路である。
【００３６】
発電機１０から出力された三相交流電圧Ｌ１、Ｌ２およびＬ３は、絶縁アンプ３０１、３０２および３０３にそれぞれ入力され、実効値に変換される。絶縁アンプ３０１、３０２および３０３で実効値に変換された入力電圧は、ローパスフィルタ３０４を介して比較器Ｕ１〜Ｕ５の非反転入力端子に入力される。ローパスフィルタ３０４は、入力電圧に重畳している高周波ノイズを除去する。なお、比較器Ｕ１〜Ｕ５へ入力される直流電圧は、三相交流電圧のうち何れか１つの交流電圧の実効値であってもよい。
【００３７】
比較器Ｕ１〜Ｕ５の反転入力端子には、たとえば制御手順の切り替えポイントを示す電圧ポイントとして、基準電圧Ｒｅｆ１〜Ｒｅｆ５がそれぞれ入力されるが、順次制御型ブリッジコンバータ２２には、三相交流電圧Ｌ１〜Ｌ３の実効値が三相整流ダイオード２１により整流されて入力される。そのため、順次制御型ブリッジコンバータ２２へ入力される直流入力電圧値は、三相交流電圧Ｌ１〜Ｌ３の実効値に√２を掛算した値になる。そこで、検出した三相交流電圧Ｌ１〜Ｌ３と制御する直流入力電圧との電圧レベルを合わせるために、表１の直流入力電圧を√２で割り算して得られる電圧を、それぞれ比較器Ｕ１〜Ｕ５の反転入力端子に入力する基準電圧Ｒｅｆ１〜Ｒｅｆ５とする必要がある。
【００３８】
たとえば、比較器Ｕ１〜Ｕ５の反転入力端子に入力される基準電圧Ｒｅｆ１〜Ｒｅｆ５は、すべて表１の直流入力電圧を√２で割り算した値になっている。その場合、５６Ｖの直流入力電圧に対応する基準電圧Ｒｅｆ１には、５６Ｖを√２で割り算して得られる約４０Ｖの電圧が用いられる。同様に、１１３Ｖ、２３３Ｖ、４８０Ｖ、および７５０Ｖの直流入力電圧にそれぞれ対応する基準電圧Ｒｅｆ２〜Ｒｅｆ５には、約８０Ｖ、約１６５Ｖ、約３４０Ｖ、および約５３０Ｖの電圧がそれぞれ用いられる。
【００３９】
入力電圧検知部３１は、三相整流ダイオード２１から出力される直流入力電圧に対する許容範囲の下限値から上限値までの全範囲と、順次制御型ブリッジコンバータ２２のアームを切り替えるように設定された電圧ポイントとを検出し、この検出結果を４つの制御信号（Ｗ１〜Ｗ４制御信号）として出力する。たとえば、比較器Ｕ１の反転入力端子には、約４０Ｖの基準電圧Ｒｅｆ１が入力される。したがって、比較器Ｕ１は、三相交流電圧Ｌ１〜Ｌ３の実効値が約４０Ｖ以上であると、Ｗ１制御信号を‘Ｈ’とする。このＷ１制御信号は、ＡＮＤ回路Ｕ６を介してゲート順次制御部３２へ入力される。比較器Ｕ２〜Ｕ４も同様に、それぞれの反転入力端子には、約８０Ｖ、約１６５Ｖ、または、約３４０Ｖの基準電圧Ｒｅｆ２〜Ｒｅｆ４が入力される。各比較器Ｕ２〜Ｕ４は、三相交流電圧Ｌ１〜Ｌ３の実効値がそれぞれ基準電圧Ｒｅｆ２〜４以上であると、Ｗ２〜Ｗ４制御信号をそれぞれ‘Ｈ’とする。これらのＷ２〜Ｗ４制御信号は、ＡＮＤ回路Ｕ７〜Ｕ９を介してゲート順次制御部３２へ入力される。なお、ＡＮＤ回路Ｕ７〜Ｕ９には、比較器Ｕ１からのＷ１制御信号も入力される。
【００４０】
比較器Ｕ１からのＷ１制御信号は、インバータＵ１０を介して順次制御型ブリッジコンバータ２２に入力される。インバータＵ１０を介した信号は、三相交流電圧Ｌ１〜Ｌ３を整流して得られる直流入力電圧が許容範囲の下限値（たとえば５６Ｖ）を超えるまで、すなわち、三相交流電圧Ｌ１〜Ｌ３の実効値が基準電圧Ｒｅｆ１（たとえば４０Ｖ）を超えるまで、順次制御型ブリッジコンバータ２２の動作を待機させるための起動制御信号として使用することができる。
【００４１】
比較器Ｕ５の反転入力端子には、たとえば直流入力電圧に対する許容範囲の上限値（たとえば７５０Ｖ）を√２で割り算した電圧に相当する基準電圧Ｒｅｆ５（たとえば５３０Ｖ）が入力される。比較器Ｕ５は、三相交流電圧Ｌ１〜Ｌ３を整流して得られる直流入力電圧が許容範囲の上限値（たとえば７５０Ｖ）を超えた場合、すなわち、三相交流電圧Ｌ１〜Ｌ３の実効値が基準電圧Ｒｅｆ５（たとえば５３０Ｖ）を超えた場合、順次制御型ブリッジコンバータ２２を停止させるための範囲超過信号を出力することができる。
【００４２】
また、絶縁アンプ３０１、３０２および３０３で実効値に変換された入力電圧は、欠相検出回路３０５に入力される。欠相検出回路３０５は、入力電圧の全範囲で動作して、三相入力の欠相を検知する。この欠相検出回路３０５は、三相入力の何れか１つでも入力が無くなった場合、順次制御型ブリッジコンバータ２２を保護するために、スイッチングしている全てのコンバータアームのゲート信号を停止させる。たとえば、三相入力の全てが正常に入力されているのであれば、欠相検出回路３０５は、‘Ｈ’の信号をＡＮＤ回路Ｕ６〜Ｕ９に入力する。その結果、ＡＮＤ回路Ｕ６〜Ｕ９からは、比較器Ｕ１〜Ｕ４による比較結果に応じたＷ１〜Ｗ４制御が出力される。一方、三相入力の何れか１つでも入力が無くなった場合、欠相検出回路３０５は、‘Ｌ’の信号をＡＮＤ回路Ｕ６〜Ｕ９に入力する。それにより、ＡＮＤ回路Ｕ６〜Ｕ９それぞれから出力されるＷ１〜Ｗ４制御は、常に‘Ｌ’となる。
【００４３】
ここで、以下の表１に、発電機１０から入力された三相交流電圧の実効値に対する入力電圧検知部３１の動作手順を示す。なお、表１では、三相交流電圧を三相整流ダイオード２１により整流することで得られる直流入力電圧の電圧値が用いられている。そのため、直流入力電圧範囲の下限値を５６Ｖとし、その上限値を７５０Ｖとしているが、これに限定されず、入力電圧仕様によって適宜変更することが可能である。たとえば上述した説明では、下限値となる基準電圧Ｒｅｆ１には三相交流電圧の実効値である約４０Ｖの電圧が用いられ、上限値となる基準電圧Ｒｅｆ５には三相交流電圧の実効値である約５３０Ｖの電圧が用いられる。
【００４４】
【表１】
2013081307.tif 000003
【００４５】
表１に示すように、直流入力電圧が５６Ｖ〜１２０Ｖまでの場合（動作手順Ｓ１）、Ｗ１制御信号のみを‘Ｈ（Ｈｉｇｈ）’とし、その他のＷ２〜Ｗ４制御信号を‘Ｌ（Ｌｏｗ）’とする。同様に、直流入力電圧が１１３Ｖ〜２４０Ｖまでの場合（動作手順Ｓ２）は、Ｗ１およびＷ２制御信号を‘Ｈ’とし、その他のＷ３およびＷ４制御信号を‘Ｌ’とし、直流入力電圧が２３３Ｖ〜４９４Ｖまでの場合（動作手順Ｓ３）は、Ｗ１〜Ｗ３制御信号を‘Ｈ’とし、その他のＷ４制御信号を‘Ｌ’とし、直流入力電圧が４８０Ｖ〜７５０Ｖまでの場合（動作手順Ｓ４）は、全てのＷ１〜Ｗ４制御信号を‘Ｈ’とする。上記いずれの場合でも、２次コイル側に発生する直流出力電圧は１０７Ｖとなる。すなわち、広範囲で変化する入力電圧に対しても、所望する電圧値（たとえば１０７Ｖ）の直流出力電圧を得ることが可能である。なお、表１に示した場合では、直流入力電圧が７５０Ｖ以上であると、直流出力電圧の出力が停止される。
【００４６】
表１に示す各動作手順Ｓ１〜Ｓ５間で直流入力電圧範囲の重複があるが、これはヒステリシス制御を実行するためである。このヒステリシス制御によって、制御信号のチャタリングを防止することが可能である。たとえば、動作手順Ｓ１から動作手順Ｓ２へ切り替わる際は、直流入力電圧が１２０Ｖ（三相交流電圧の実効値換算では約８５Ｖ）を超えたことをトリガとする一方、動作手順Ｓ２から動作手順Ｓ１へ切り替わる際は、直流入力電圧が１１３Ｖ（三相交流電圧の実効値換算では約８０Ｖ）を下回ったことをトリガとする。これにより、直流入力電圧が１２０Ｖまたは１１３Ｖ付近でジッタした場合でも、制御信号のチャタリングを防止できる。
【００４７】
つぎに、ゲート順次制御部３２の構成を、図面を用いて詳細に説明する。ゲート順次制御部３２は、入力電圧検出部３１から入力された制御信号（Ｗ１〜Ｗ４制御信号）に従って、順次制御型ブリッジコンバータ２２における半導体スイッチＱ１〜Ｑ１０のゲートを順次制御するための制御信号を制御端子Ｇ１〜Ｇ１０に出力する。図５は、ゲート順次制御部３２の回路図を示す。
【００４８】
図５に示すように、ゲート順次制御部３２は、位相シフト回路３２１と、順次制御部３２２、主ゲート遮断部３２３とを備える。
【００４９】
図６に、位相シフト回路３２１の回路構成を抜粋する。図６に示すように、位相シフト回路３２１は、Ｄ−ＦＦ回路Ｕ１１と、排他的論理和回路Ｕ１２〜Ｕ１５と、バッファＵ１６およびＵ１７と、セラミックコンデンサＣ３およびＣ４とを備える。排他的論理和回路Ｕ１２およびＵ１３と、排他的論理和回路Ｕ１４およびＵ１５とは、それぞれペアで動作する。パルス幅制御部３３は、通常のＰＷＭ制御ＩＣを用いて構成することができる。パルス幅制御部３３のＰＷＭパルス出力をパルス幅制御信号としてＤ−ＦＦ回路Ｕ１１に入力すると、Ｄ−ＦＦ回路Ｕ１１は、パルス幅制御信号を１８０度の位相差がある２つのパルスに分離して出力する。一方の位相のハルス幅制御信号は、各ペアの一方の排他的論理和回路Ｕ１２およびＵ１４にそれぞれ入力される。他方の位相のパルス幅制御信号は、各ペアの他方の排他的論理和回路Ｕ１３およびＵ１５にそれぞれ入力される。したがって、各ペアに入力される２つのパルス幅制御信号は、それぞれ１８０度の位相差を持っている。
【００５０】
排他的論理和回路Ｕ１２およびＵ１３のペアに対する排他的論理和回路Ｕ１４およびＵ１５のペアの位相差は、パルス幅制御信号の一周期のデューティ比に比例して調節される。これにより生成された信号は、順次制御型ブリッジコンバータ２２の出力電圧や出力電流の制御基準パルス波形として用いられる。ここで、図７に、パルス幅制御信号のパルス波形とノードＡ〜Ｄに出現する信号波形とを示す。図７において、（ａ）は、パルス幅制御信号のパルス波形を示す。（ｂ）〜（ｅ）は、ノードＡ〜Ｄそれぞれに出現する信号波形を示す。（ｆ）は、ノードＡに出現した信号波形とノードＣに出現した信号波形とを
加算することで得られる信号波形を示している。
【００５１】
図７（ｂ）および（ｃ）に示すように、排他的論理和回路Ｕ１２の出力であるノードＡに出現する信号波形と、排他的論理和回路Ｕ１３の出力であるノードＢに出現する信号波形とは、図７（ａ）に示すパルス幅制御信号の立ち上がりに同期し、且つ、互いに１８０度の位相差を持つ。同様に、図７（ｄ）および（ｅ）に示すように、排他的論理和回路Ｕ１４の出力であるノードＣに出現する信号波形と、排他的論理和回路Ｕ１５の出力であるノードＤに出現する信号波形とは、図７（ａ）に示すパルス幅制御信号の立ち下がりに同期し、且つ、互いに１８０度の位相差を持つ。したがって、図７（ｆ）に示すノードＡとノードＣとの合成波形からも明らかなように、パルス幅制御信号のデューティ比は、ノードＡ、ＢとノードＣ、Ｄとの間で維持される（図７（ｆ）の位相差ΔＴ１、ΔＴ２、ΔＴ３等参照）。
【００５２】
また、図５の順次制御部３２２は、インバータＵ１８〜Ｕ２１と、ＡＮＤ回路Ｕ２２（第１論理積回路）、ＡＮＤ回路Ｕ２３（第２論理積回路）、ＡＮＤ回路Ｕ２４（第３論理積回路）、ＡＮＤ回路Ｕ２５（第４論理積回路）、ＡＮＤ回路Ｕ２６（第５論理積回路）、ＡＮＤ回路Ｕ２７（第６論理積回路）、ＡＮＤ回路Ｕ２８（第７論理積回路）、ＡＮＤ回路Ｕ２９（第８論理積回路）、ＡＮＤ回路Ｕ３０（第９論理積回路）およびＡＮＤ回路Ｕ３１（第１０論理積回路）とを備える。主ゲート遮断部３２３は、ＡＮＤ回路Ｕ３２（第１１論理積回路）、ＡＮＤ回路Ｕ３３（第１２論理積回路）、ＡＮＤ回路Ｕ３４（第１３論理積回路）、およびＡＮＤ回路Ｕ３５（第１４論理積回路）を備える。
【００５３】
基本的なスイッチングアームのパルス制御手順では、入力電圧が許容範囲以内の場合、制御端子Ｇ１およびＧ２から出力パルスが継続して出力される。制御端子Ｇ１は、順次制御型ブリッジコンバータ２２における半導体スイッチＱ１のゲートに接続されている。制御端子Ｇ２は、半導体スイッチＱ２のゲートに接続されている。したがって、半導体スイッチＱ１およびＱ２の間は、位相シフト回路３２１の排他的論理和回路Ｕ１２およびＵ１３によって１８０度の位相差を持つコンバータとして動作する。
【００５４】
同様に、制御端子Ｇ３およびＧ４に接続された半導体スイッチＱ３およびＱ４と、制御端子Ｇ５およびＧ６に接続された半導体スイッチＱ５およびＱ６と、制御端子Ｇ７およびＧ８に接続された半導体スイッチＱ７およびＱ８と、制御端子Ｇ９およびＧ１０に接続された半導体スイッチＱ９およびＱ１０とのそれぞれの間は、１８０度の位相差を持つコンバータとして動作する。それぞれのコンバータは、入力電圧の変化範囲に応じて順次制御される。出力電圧の制御は、制御端子Ｇ１およびＧ２で構成されたコンバータアームの全体位相と、順次制御される各アームの全体位相差とで制御される。それにより、定電圧出力や定電流出力を維持することができる。
【００５５】
ここで、図８に、三相整流ダイオード２１から出力される直流入力電圧に対する、制御端子Ｇ１、Ｇ３、Ｇ５、Ｇ７およびＧ９にそれぞれ印加される制御信号の信号波形と、範囲超過信号の信号波形と、出力電圧の電圧波形とを示す。図８において、（ａ）は三相整流ダイオード２１から出力される直流入力電圧の変化の一例を示す。（ｂ）〜（ｆ）は、（ａ）に示す波形に対して制御端子Ｇ１、Ｇ３、Ｇ５、Ｇ７およびＧ９にそれぞれ印加される制御信号の信号波形を示す。（ｇ）は、（ａ）に示す波形に対して生成される範囲超過信号の信号波形を示す。（ｈ）は、（ａ）に示す波形に対して出力される出力電圧の電圧波形を示す。
【００５６】
図８（ａ）に示すように、三相整流ダイオード２１から出力される直流入力電圧、すなわち三相交流電圧を整流することで得られる直流入力電圧は、立ち上がり後、タイミングＴ１で、直流入力電圧範囲の下限値である５６Ｖに達している。その後、タイミングＴ２で、第１の電圧ポイントである１２０Ｖに達し、つづいて、タイミングＴ３で、第２の電圧ポイントである２４０Ｖに達している。その後、タイミングＴ４で、第３の電圧ポイントである４９４Ｖに達し、タイミングＴ５で、直流入力電圧範囲の上限値である７５０Ｖを超過している。つぎに、タイミングＴ６で、上限値である７５０Ｖを下回り、タイミングＴ７〜Ｔ９で、第３〜第１の電圧ポイントである４８０Ｖ、２３３Ｖ、１１３Ｖを順次下回り、その後、タイミングＴ１０で、下限値である５６Ｖを下回っている。
【００５７】
これに対し、図８（ｂ）に示すように、制御端子Ｇ１には、直流入力電圧が下限値である５６Ｖを上回るタイミングＴ１で立ち上がり、下限値５６Ｖを下回るタイミングＴ１０で立ち下がる信号波形が出現する。
【００５８】
制御端子Ｇ３には、図８（ｃ）に示すように、直流入力電圧が下限値５６Ｖを上回るタイミングＴ１および電圧ポイント１１３Ｖを下回るタイミングＴ９で立ち上がり、電圧ポイント１２０Ｖを上回るタイミングＴ２および下限値５６Ｖを下回るタイミングＴ１０で立ち下がる信号波形がそれぞれ出現する。
【００５９】
制御端子Ｇ５には、図８（ｄ）に示すように、直流入力電圧が電圧ポイント１２０Ｖを上回るタイミングＴ２および電圧ポイント２３３Ｖを下回るタイミングＴ８で立ち上がり、電圧ポイント２４０Ｖを上回るタイミングＴ３および電圧ポイント１１３Ｖを下回るタイミングＴ９で立ち下がる信号波形がそれぞれ出現する。
【００６０】
制御端子Ｇ７には、図８（ｅ）に示すように、直流入力電圧が電圧ポイント２４０Ｖを上回るタイミングＴ３および電圧ポイント４８０Ｖを下回るタイミングＴ７で立ち上がり、電圧ポイント４９４を上回るタイミングＴ４および電圧ポイント２３３Ｖを下回るタイミングＴ８で立ち下がる信号波形がそれぞれ出現する。
【００６１】
制御端子Ｇ９には、図８（ｆ）に示すように、直流入力電圧が電圧ポイント４９４Ｖを上回るタイミングＴ４で立ち上がり、電圧ポイント４８０Ｖを下回るタイミングＴ７で立ち下がる信号波形が出現する。
【００６２】
また、図８（ｇ）に示すように、順次制御型ブリッジコンバータ２２の動作を停止させる範囲超過信号の信号波形は、直流入力電圧が上限値７５０Ｖを上回るタイミングＴ５で立ち上がり、上限値７５０Ｖを下回るタイミングＴ６で立ち下がる信号波形となる。
【００６３】
以上のような動作波形とすることで、図１の整流平滑回路２５からは、図８（ｈ）に示すように、直流入力電圧が５６Ｖ以上７５０Ｖ以下の期間、略１０７Ｖで安定した直流出力電圧が出力される。
【００６４】
なお、本実施の形態では、変圧器２４の巻線比を４段階に切り替える場合を例に挙げたが、これに限定されず、たとえば順次制御型ブリッジコンバータ２２におけるコンバータおよび直列インダクタ２３におけるインダクタの段数を増やすことで、より細かいステップで巻数比を切り替えることが可能である。
【００６５】
以上のように、本実施の形態では、フライバックを用いたスイッチング方式ではなく、位相シフト型ＺＶＳ共振コンバータ方式を採用し、発電機１０からの三相交流電力の電圧実効値に応じて変圧器２４の巻線比を切り替えることが可能である。そのため、入力される三相交流電圧の広範囲な変化に対応可能であって且つ出力電圧の選定が容易なスイッチング電源１Ａおよび風力発電装置１を実現することが可能である。
【００６６】
また、上記実施の形態およびその変形例は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、仕様等に応じて種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施の形態が可能であることは上記記載から自明である。例えば各実施の形態に対して適宜例示した変形例は、他の実施の形態に対して適用することも可能であることは言うまでもない。たとえば上述では、制御手順の切り替えポイントを基準電圧Ｒｅｆ１〜Ｒｅｆ５の合計５ポイントとした場合を例に挙げたが、本発明はこれに限定されるものではない。たとえば切り替えポイントを３ポイントまたはそれ以下とすることも、６ポイントまたはそれ以上とすることも可能である。その場合、本発明の範囲内においてその論理回路構成を組み換えることで、適宜実施することが可能である。
【符号の説明】
【００６７】
１  風力発電装置
１Ａ  スイッチング電源
１０  発電機
１１  翼
１２  シャフト
１３  ＰＭＳＧ
２１  三相整流ダイオード
２２  順次制御型ブリッジコンバータ
２３  直列インダクタ
２４  変圧器
２５  整流平滑回路
２６  負荷
３１  入力電圧検出部
３２  ゲート順次制御部
３３  パルス幅制御部
３０１、３０２、３０３  絶縁アンプ
３０４  ローパスフィルタ
３０５  欠相検出回路
３２１  位相シフト回路
３２２  順次制御部
３２３  主ゲート遮断部
ＢＤ１  ブリッジダイオード回路
Ｃ１、Ｃ２  電解コンデンサ
Ｃ３、Ｃ４  セラミックコンデンサ
ＣＨ１〜ＣＨ４、ＣＨ５  インダクタ
ｃｏｍ  共通端子
Ｄ１〜Ｄ１０  ダイオード
Ｇ１〜Ｇ１０  制御端子
Ｑ１〜Ｑ１０  半導体スイッチ
Ｕ１〜Ｕ５  比較器
Ｕ６〜Ｕ９、Ｕ２２〜Ｕ３５  ＡＮＤ回路
Ｕ１０、Ｕ１８〜Ｕ２１  インバータ
Ｕ１１  Ｄ−ＦＦ回路
Ｕ１２〜Ｕ１５  排他的論理和回路
Ｕ１６、Ｕ１７  バッファ
Ｗ１〜Ｗ４  端子
【図１】
2013081307.tif 000004
【図２】
2013081307.tif 000005
【図３】
2013081307.tif 000006
【図４】
2013081307.tif 000007
【図５】
2013081307.tif 000008
【図６】
2013081307.tif 000009
【図７】
2013081307.tif 000010
【図８】
2013081307.tif 000011