(57)【要約】【課題】クロック位相誤差の検出精度を向上させると共に、マルチパス妨害に拘わらず正確なクロック位相誤差の検出を可能にする。【解決手段】  本実施の形態のクロック位相誤差検出装置は、シンボルレートよりも高い周波数でサンプリングされた受信信号をシンボルレートにダウンサンプリングするダウンサンプリング部と、受信信号に含まれるフレーム同期信号の同期系列を発生する同期系列発生部と、ダウンサンプリングされた受信信号と同期系列との相関演算を行う第１の相関演算部と、第１の相関演算部の相関演算結果のピーク位置を検出して、検出したピーク位置を含む所定の演算範囲を設定するピーク検出部と、所定の演算範囲において、シンボルレートよりも高い周波数でサンプリングされた受信信号と同期系列との相関演算を行う第２の相関演算部と、第２の相関演算部の相関演算結果に基づいてクロック位相誤差を検出する位相誤差検出部とを具備する。【選択図】図１
2013198114.tif 000002
【特許請求の範囲】
【請求項１】
１フレームが所定のシンボル数で構成された受信信号がシンボルレートよりも高い周波数でサンプリングされて入力され、入力された前記受信信号をシンボルレートにダウンサンプリングするダウンサンプリング部と、
前記受信信号に含まれるフレーム同期信号の同期系列を発生する同期系列発生部と、
前記ダウンサンプリング部によってダウンサンプリングされた受信信号と前記同期系列との相関演算を行う第１の相関演算部と、
前記第１の相関演算部の相関演算結果のピーク位置を検出して、検出したピーク位置を含む所定の演算範囲を設定するピーク検出部と、
前記所定の演算範囲において、前記シンボルレートよりも高い周波数でサンプリングされた受信信号と前記同期系列との相関演算を行う第２の相関演算部と、
前記第２の相関演算部の相関演算結果に基づいてクロック位相誤差を検出する位相誤差検出部と
を具備するクロック位相誤差検出装置。
【請求項２】
前記ピーク検出部は、検出した前記ピーク位置の前後の期間を含む所定の演算範囲を設定する
クロック位相誤差検出装置。
【請求項３】
前記位相誤差検出部は、前記ピーク検出部が検出した前記ピーク位置の前後のタイミングにおける前記第２の相関演算部の相関演算結果同士を比較することにより、前記クロック位相誤差を検出する
請求項１又は２に記載のクロック位相誤差検出装置。
【請求項４】
前記ピーク検出部は、初期状態では１フレーム中の第１の範囲において前記第１の相関演算部の相関演算結果のピーク位置を検出して前記所定の演算範囲を設定し、以後、検出した前記ピーク位置を含み前記第１の範囲よりも狭い第２の範囲において前記第１の相関演算部の相関演算結果のピーク位置を検出して前記所定の演算範囲を設定する
請求項１乃至３のいずれか１つに記載のクロック位相誤差検出装置。
【請求項５】
１フレームが所定のシンボル数で構成された受信信号がシンボルレートよりも高い周波数でサンプリングされて入力され、入力された前記受信信号をシンボルレートにダウンサンプリングし、
前記受信信号に含まれるフレーム同期信号の同期系列を発生し、
ダウンサンプリングされた受信信号と前記同期系列との第１の相関演算を行い、
前記第１の相関演算結果のピーク位置を検出して、検出したピーク位置を含む所定の演算範囲を設定し、
前記所定の演算範囲において、前記シンボルレートよりも高い周波数でサンプリングされた受信信号と前記同期系列との第２の相関演算を行い、
前記第２の相関演算結果に基づいてクロック位相誤差を検出する
クロック位相誤差検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック位相誤差検出装置及び方法に関する。
【背景技術】
【０００２】
放送及び通信分野においては、フレーム等の一定長のブロック単位でデータ伝送が行われる。受信装置は、伝送データ中にフレーム単位で格納されているフレーム同期信号等の識別子を検出し、これによりフレーム同期を確立して、フレーム単位での復調処理を行っている。
【０００３】
例えば、中国（中華人民共和国）地上デジタル放送規格のＤＴＭＢ（Digital Terrestrial Multimedia Broadcast）においては、フレームは、フレームボディ（以下、ＦＢともいう）とフレームヘッダー（以下、ＦＨともいう）とによって構成されている。フレームボディには、変調されたソースストリームデータとシステム情報とが組み合わさった３７８０個のシンボルが格納されている。また、フレームヘッダーには、フレームを識別するための既知の擬似ランダムノイズ系列（以下、ＰＮ系列という）が格納されている。
【０００４】
ところで、このようなＤＴＭＢ放送規格の信号受信時に、クロック周波数誤差及びクロック位相誤差を検出してクロック再生を行う手法として、ＬＦＳＲの初期値のテーブルを利用したパターンマッチングによる手法が考えられる。テーブルに格納した既知パターンとフレームヘッダのＰＮ系列パターンとのパターンマッチングによって相関ピークを検出する。クロック周波数誤差及びクロック位相誤差が存在すると、パターンマッチングによって得た相関ピークの検出タイミングにずれが生じる。この相関ピークの検出タイミングのずれを検出することで、クロック周波数誤差及びクロック位相誤差を推定して、正確なクロック再生を可能にする。
【０００５】
即ち、相関ピークは、再生するクロックと同じ周期（シンボル周期）のクロックを発生し、このクロックのタイミングでテーブルから読み出したパターンとフレームヘッダのＰＮ系列パターンとのパターンマッチングを行うことで検出される。従って、クロック位相誤差は、シンボル周期で検出されることになり、シンボル周期以上の位相誤差しか検出することはできない。
【０００６】
このようにパターンマッチングによる手法では、クロック位相誤差の検出精度が比較的低いという欠点がある。そこで、ゼロクロス法による位相誤差の検出方法を採用することも考えられる。フレームヘッダはＢＰＳＫ変調されており、フレームヘッダ部分の時間波形は、シンボル周波数の２倍の周波数を有し、１／２シンボル周期で０をクロスする。ゼロクロス法では、０クロスのタイミングを検出することで、クロック位相誤差を高精度に検出することができる。
【０００７】
しかしながら、マルチパス妨害が存在するような伝送路条件では、マルチパス妨害波のゼロクロスポイントも検出されることになり、クロック位相誤差を正しく検出することはできない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１０−２０６５１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、クロック位相誤差の検出精度を向上させると共に、マルチパス妨害に拘わらず正確なクロック位相誤差の検出を可能にすることができるクロック位相誤差検出装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の実施形態に係るクロック位相誤差検出装置は、１フレームが所定のシンボル数で構成された受信信号がシンボルレートよりも高い周波数でサンプリングされて入力され、入力された前記受信信号をシンボルレートにダウンサンプリングするダウンサンプリング部と、前記受信信号に含まれるフレーム同期信号の同期系列を発生する同期系列発生部と、前記ダウンサンプリング部によってダウンサンプリングされた受信信号と前記同期系列との相関演算を行う第１の相関演算部と、前記第１の相関演算部の相関演算結果のピーク位置を検出して、検出したピーク位置を含む所定の演算範囲を設定するピーク検出部と、前記所定の演算範囲において、前記シンボルレートよりも高い周波数でサンプリングされた受信信号と前記同期系列との相関演算を行う第２の相関演算部と、前記第２の相関演算部の相関演算結果に基づいてクロック位相誤差を検出する位相誤差検出部とを具備する。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施の形態に係るクロック位相誤差検出装置を示すブロック図。
【図２】ＤＴＭＢのフレームの構成を示す説明図。
【図３】ＤＴＭＢのフレームヘッダーを生成するＬＦＳＲの具体的な回路構成を示す回路図。
【図４】横軸にシンボル番号をとり縦軸に相関値をとってパターンマッチングの相関結果を示すグラフ。
【図５】図１中の相関演算部２１の具体的な構成を示すブロック図。
【図６】相関演算部２１及び位相誤差検出部２３の作用を説明するための説明図。
【図７】横軸にシンボル番号をとり縦軸に相関値をとって、所定の１フレーム期間におけるパターンマッチングの相関結果を示すグラフ。
【図８】実施の形態の動作を説明するためのフローチャート。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の一実施の形態に係るクロック位相誤差検出装置を示すブロック図である。本実施の形態はＤＴＭＢのクロック位相誤差検出に適用した例である。
【００１３】
先ず、図２乃至図４を参照してＤＴＭＢの放送信号について説明する。図２はＤＴＭＢのフレームの構成を示し、図２（ａ）乃至（ｃ）は夫々ＦＨモード１〜ＦＨモード３を示している。
【００１４】
ＤＴＭＢは、ＦＨモード１〜ＦＨモード３の３つのモードを有しており、ＦＨモード１，ＦＨモード３は、フレームヘッダーのＰＮ系列が毎フレーム同一パターンではなく、フレーム単位で変化するパターンを有する。従って、これらのＦＨモード１，ＦＨモード３において、フレームヘッダーのＰＮ系列をパイロット信号として利用するためには、フレーム単位でフレームヘッダーのＰＮ系列を推定する必要がある。
【００１５】
図２に示すように、ＤＴＭＢの各フレームは、フレームヘッダー（ＦＨ）とフレームボディ（ＦＢ）によって構成される。フレームボディはいずれのモードにおいても、３７８０シンボル長に構成される。フレームヘッダーのシンボル長はモード毎に異なり、ＦＨモード１では４２０シンボル長、ＦＨモード２では５９５シンボル長、ＦＨモード３では９４５シンボル長である。
【００１６】
フレームヘッダーのＰＮ系列は、ＬＦＳＲ（線形帰還シフトレジスタ）によって生成される。ＬＦＳＲは、周期性を有する既知のＰＮ系列を生成することができ、生成多項式で定義された生成系列ＰＮ２５５を循環拡張することで、既知のフレームヘッダーを得ている。フレームヘッダーが既知のＰＮ系列であることから、フレームヘッダーは、フレーム同期の検出に用いられるだけでなく、パイロット信号としても用いられて、伝送路応答推定等の復調処理に利用可能である。
【００１７】
図３はＤＴＭＢのフレームヘッダーを生成するＬＦＳＲの具体的な回路構成を示す回路図である。ＬＦＳＲは、ＬＦＳＲに設定する初期値の相違によって、ＦＨモード１では２５５種類、ＦＨモード３では５１１種類のＰＮ系列を生成することができる。ＦＨモード１，ＦＨモード３においては、フレームヘッダーに採用されるＰＮ系列パターンは、ＬＦＳＲによって発生可能な２５５種類あるいは５１１種類のＰＮ系列のうちの一部のＰＮ系列である。ＦＨモード１，ＦＨモード３では、各フレームヘッダーのＰＮ系列は、ＬＦＳＲの初期値に夫々対応し、各フレームに割り当てられたフレーム番号とＬＦＳＲの初期値との対応は、規格書において規定されている。
【００１８】
ＤＴＭＢでは、モードに応じた所定個数のフレームによって１スーパーフレームが定義される。１スーパーフレームの時間長は１２５ｍｓに固定されており、ＧＰＳ等の時間照合が必要なシステムでの利用が想定されている。フレーム番号を推定することによって、スーパーフレーム同期の確立が可能である。
【００１９】
図３（ａ）はＦＨモード１のフレームヘッダーを生成するＬＦＳＲの構成を示し、図３（ｂ）はＦＨモード３のフレームヘッダーを生成するＬＦＳＲの構成を示している。図３（ａ）に示すＬＦＳＲは、縦続接続された８個の遅延器Ｄ１〜Ｄ８及び３個の加算器によって構成されている。図３（ａ）のＬＦＳＲは、各遅延器Ｄ１〜Ｄ８に所定の初期値が与えられると、ＦＨモード１の所定のフレームのフレームヘッダーのＰＮ系列を生成することができる。同様に、図３（ｂ）に示すＬＦＳＲは、縦続接続された９個の遅延器Ｄ１〜Ｄ９及び３個の加算器によって構成されている。図３（ｂ）のＬＦＳＲは、各遅延器Ｄ１〜Ｄ９に所定の初期値が与えられると、ＦＨモード３の所定のフレームのフレームヘッダーのＰＮ系列を生成することができる。
【００２０】
図１のクロック位相誤差検出装置１０の入力端子１１に入力される受信信号は、ＦＨモード１又はＦＨモード３のＤＴＭＢ放送信号である。この受信信号は、例えばチューナ（図示せず）がアンテナに誘起した放送信号から選局して得たものである。この受信信号は、Ａ／Ｄ変換器１２に供給される。Ａ／Ｄ変換器１２は、入力された受信信号を、シンボルレートよりも高い周波数でオーバーサンプリングしてデジタル信号に変換する。例えば、Ａ／Ｄ変換器１２は、シンボルレートの４倍の周波数で受信信号をデジタル化した後、直交検波部１３に出力する。直交検波部１３は、入力された受信信号をＩ，Ｑ軸の複素ベースバンド信号に変換して、波形整形フィルタ１４に出力する。波形整形フィルタ１４は、所定のロールオフ特性を有し、複素ベースバンド信号に変換された受信信号の不要な高域成分を除去した後、ダウンサンプリング部１５及び相関演算部２１に出力する。
【００２１】
ダウンサンプリング部１５は、Ａ／Ｄ変換器１２によってオーバーサンプリングされている受信信号をシンボルレートまでダウンサンプリングした後、復調部１６に出力する。復調部１６は、受信信号に対して所定の復調処理を行い、出力端子２４に復調データ出力を出力する。
【００２２】
ダウンサンプリング部１５の出力は、クロック再生のためにパターンマッチング部１７にも出力される。クロック再生部１８は、図示しないＰＬＬ回路によって構成されて、シンボルクロックを発生する。クロック再生部１８は、受信信号の周波数と発生したシンボルクロックとの周波数誤差を示す周波数誤差信号及び後述するクロック位相誤差信号に基づいて、発生するシンボルクロックの周波数及び位相を調整する。
【００２３】
同期系列発生部１９は、受信信号のフレームヘッダーに含まれるＰＮ系列の一部又は全部と同じパターン（以下、同期系列という）を発生する。パターンマッチング部１７には、同期系列発生部１９からの同期系列も与えられる。パターンマッチング部１７は、受信信号の各シンボルが順次入力されて、シンボルクロックタイミングで、所定シンボル長の受信信号と同期系列とのパターンマッチングを行う。パターンマッチング部１７は、このパターンマッチング結果（相関結果）をピーク検出部２０に出力する。
【００２４】
なお、パターンマッチング部１７におけるパターンマッチング処理としては、種々の方法を採用することができ、例えばスライディング相関やマッチングフィルタ処理等が考えられる。例えば、パターンマッチング部１７からはインパルス形状の相関性を示す相関波形が出力される。
【００２５】
図４は横軸に時間をとり縦軸に相関値をとってパターンマッチングの相関結果を示すグラフである。図４に示すように、パターンマッチング部１７からは所定の期間毎に、極めて相関値が高い相関結果が出力される。極めて高い相関値は、パターンマッチング部１７によるパターンマッチング処理において、受信信号に含まれるＰＮ系列の一部又は全部と同期系列発生部１９からの同期系列との一致が検出されたタイミングにおいて得られる。
【００２６】
ピーク検出部２０は、相関結果のピーク位置を検出し、検出タイミングを示すタイミング制御信号を発生する。このタイミング制御信号を図示しないタイミング発生回路に与えることで、タイミング発生回路においてフレームタイミングを生成することができる。
【００２７】
ピーク検出部２０におけるピーク検出は、シンボルクロック周期で行われることから、ピーク検出部２０の検出結果だけでは、高い精度でクロック位相誤差を検出することはできない。そこで、本実施の形態においては、オーバーサンプリングされた受信信号を用いた相関演算によって、高精度にクロック位相誤差を検出する。しかし、オーバーサンプリングされた受信信号に対して相関演算を行おうとすると、回路規模が増大する。そこで、本実施の形態においては、ダウンサンプリングされた受信信号に対する相関演算結果を用いて、オーバーサンプリングされた受信信号に対する相関演算の範囲を限定することで、回路規模が増大することを防止するようになっている。また、オーバーサンプリングされた受信信号に対する相関演算の範囲を制限することによって、マルチパス妨害の影響を受けない正確なクロック位相誤差の検出も可能にする。
【００２８】
ピーク検出部２０は、ピーク位置の検出結果に基づいて、ピーク位置を含む所定範囲（以下、高精度演算範囲という）を示す期間信号を同期系列発生部２２に出力する。また、ピーク検出部２０は、フレームヘッダ長と同一期間に、オーバーサンプリングクロックに同期した演算制御信号を発生して相関演算部２１に出力する。同期系列発生部２２は、同期系列発生部１９と同様に、受信信号のフレームヘッダーに含まれるＰＮ系列を発生することができる。本実施の形態においては、同期系列発生部２２は、ピーク検出部２０からの期間信号によって示される高精度演算範囲の同期系列のみを発生して相関演算部２１に出力するようになっている。
【００２９】
相関演算部２１には、オーバーサンプリングされた受信信号が入力される。相関演算部２１は、演算制御信号に基づいて、入力された受信信号と同期系列発生部２２からの同期系列との相関演算を行って演算結果を位相誤差検出部２３に出力する。
【００３０】
図５は図１中の相関演算部２１の具体的な構成を示すブロック図である。相関演算部２１の入力端子３１にはオーバーサンプリングされている受信信号が入力され、入力端子３２には同期系列発生部２２からの同期系列が入力され、入力端子３３には演算制御信号が入力される。
【００３１】
相関演算部２１は、相関演算回路３４Ａ〜３４Ｆ（以下、代表して相関演算回路３４という）によって構成されている。相関演算部２１の構成は、パターンマッチング部１７の構成と同様であり、同期系列数に基づく数の相関演算回路３４を有する。即ち、パターンマッチング部１７は、フレームヘッダーのシンボル数と同数の相関演算回路によって構成されており、各相関演算回路においてシンボル位置に対応した同期系列と受信信号との相関演算が行われる。
【００３２】
一方、相関演算部２１は、高精度演算範囲内のオーバーサンプリングによって得られた系列の数に基づく数の相関演算回路３４によって構成されている。図５の例は、高精度演算範囲を約１シンボル期間に設定し、Ａ／Ｄ変換器１２が４倍オーバーサンプリングを行った場合の例を示している。この場合には、相関演算部２１は、所定のシンボルクロックに基づくサンプル位置と１つ前のシンボルクロックに基づくサンプル位置との間にオーバーサンプリングによって設けられた３つのサンプル位置における相関演算を夫々行う相関演算回路３４Ａ〜３４Ｃと、所定のシンボルクロックに基づくサンプル位置と１つ後のシンボルクロックに基づくサンプル位置との間にオーバーサンプリングによって設けられた３つのサンプル位置における相関演算を夫々行う相関演算回路３４Ｄ〜３４Ｆとによって構成される。
【００３３】
相関演算回路３４Ａ〜３４Ｆは相互に同一構成であり、符号反転部３５、積分器３６及び電力算出部３７によって構成される。符号反転部３５は、入力端子３１からの受信信号の符号を入力端子３２からの同期系列に従って反転する。受信信号は、例えば論理値“０”に所定の正のアナログ値が割当てられ、論理値“１”に所定の負のアナログ値が割当てられている。符号反転部３５は、同期系列の“１”で受信信号の符号を反転させ、“０”では受信信号をそのまま出力する。符号反転部３５の出力は積分器３６に供給され、積分器３６は、入力端子３３からの演算制御信号に基づいてフレームヘッダ長と同期間の符号反転部３５の出力を積分する。
【００３４】
演算制御信号によって、積分器３６は、相関演算回路３４Ａ〜３４Ｆの各サンプル位置に対応したタイミングで積分を行う。従って、同期系列の論理と受信信号の論理が一致した場合には受信信号のレベルに応じた正の値が累積加算され、不一致の場合には受信信号のレベルに応じた正又は負の値が累積加算される。受信信号の値は時間と共に変化しており、積分器３６の出力は演算制御信号の元となるオーバーサンプリングクロックの位相と受信信号との位相とが一致しているほど大きな値となる。
【００３５】
積分器３６の出力は電力算出部３７に供給される。電力算出部３７は、積分器３６の出力から電力を算出して算出結果を位相誤差検出部２３に出力する。相関演算回路３４Ａ〜３４Ｃからの電力算出結果Ａ〜Ｃは位相誤差検出部２３の加算器４１に供給され、相関演算回路３４Ｄ〜３４Ｆからの電力算出結果Ｄ〜Ｆは位相誤差検出部２３の加算器４２に供給される。
【００３６】
加算器４１，４２は夫々入力された電力算出結果を加算して、加算結果を減算器４３に出力する。減算器４３は、加算器４１，４２の出力を減算して、減算結果をクロック位相誤差信号として出力端子２５に出力する。
【００３７】
図６は相関演算部２１及び位相誤差検出部２３の作用を説明するための説明図である。図６は図６（ａ）はクロック位相誤差が０の場合の例を示し、図６（ｂ）はクロック位相誤差が発生している場合の例を示している。図７は横軸にシンボル番号をとり縦軸に相関値をとって、所定の１フレーム期間におけるパターンマッチングの相関結果を示すグラフである。図７においては、パターンマッチング部１７によって、所定の１フレーム期間において、希望波による相関ピークとマルチパス妨害波による相関ピークとが得られることを示している。
【００３８】
例えば、Ｄ／Ｕ＝０ｄＢの場合には、希望波とマルチパス妨害波とで、等しい電力の相関値が検出されることとなり、ピーク検出部２０で単純にピークを検出すると、希望波だけでなくマルチパス妨害波についてピークが検出され、その結果、クロック位相誤差の検出に悪影響が生じる。そこで、ピーク検出部２０は、２箇所の相関ピークのうちのいずれか一方の相関ピーク位置を含む高精度演算範囲を設定して、期間信号を同期系列発生部２２に出力する。以後、ピーク検出部２０は、最初に検出したピーク位置を基準に、以降のフレームのピーク位置を検出する。これにより、マルチパス妨害が存在するような伝送路条件でも安定にクロック位相誤差検出が可能となる。
【００３９】
図６は図７のピーク位置近傍の相関演算結果（電力算出結果）を示しており、ピーク位置以外では電力算出結果は極めて小さい値となっている。図６の丸印はダウンサンプリング後の受信信号に対するパターンマッチング部１７からの電力算出結果を示しており、黒丸はオーバーサンプリングによって得られる各サンプル点における相関演算回路３４Ａ〜３４Ｆの電力算出結果を示している。
【００４０】
ピーク位置近傍では、相関演算回路３４Ａ〜３４Ｆの電力算出結果は、図６に示すように、ピーク位置の電力算出結果よりも小さい値となる。図６（ａ）に示すように、クロック位相誤差が生じていない場合には、相関演算回路３４Ａ〜３４Ｃの電力算出結果は、夫々相関演算回路３４Ｆ〜３４Ｄの電力算出結果と略同一の値となる。クロック位相誤差が生じると、相関演算回路３４Ａ〜３４Ｆの電力算出結果は、位相ずれに応じて変化し、サンプル位置がピーク位置からずれるほど、相関演算回路３４Ａ〜３４Ｆの電力算出結果は、小さい値となる。
【００４１】
従って、相関演算回路３４Ａ〜３４Ｃの電力算出結果Ａ〜Ｃの加算値と相関演算回路３４Ｆ〜３４Ｄの電力算出結果Ｆ〜Ｄの加算値とは、クロック位相のずれに応じた値となり、これらの加算値同士の差分は、クロック位相のずれ量及び方向に応じた値となる。位相誤差検出部２３において、これらの加算処理及び減算処理を行うことで、クロック位相誤差に基づくクロック位相誤差信号を得ることができる。
【００４２】
このように、相関演算部２１は、ピーク近傍の相関演算のみを求めればよく、相関演算回路３４の個数は少なくてよく、演算回路の規模を小さくすることができる。また、相関演算回路３４は、ピーク近傍の電力が大きいところを使用しており、雑音に対する耐性は十分に高い。
【００４３】
なお、図６の例では、シンボルクロック位置前の３つのサンプル点及び後の３つのサンプル点における相関演算を求める例を説明したが、シンボルクロック位置前後の各１以上のサンプル点における相関演算結果の差分によって、クロック位相誤差を検出することができることは明らかである。なお、図６の例では、複数のサンプル点における相関演算結果の和同士の差分によってクロック位相誤差を求めており、クロック位相誤差の精度を向上させることができる。
【００４４】
次に、このように構成された実施の形態の動作について図８のフローチャートを参照して説明する。
【００４５】
オーバーサンプリングされてデジタル信号に変換された受信信号は、ダウンサンプリング部１５によってシンボルレートにダウンサンプリングされた後、パターンマッチング部１７に与えられる。パターンマッチング部１７は、受信信号と同期系列とを順次パターン比較して、相関を求める（ステップＳ１）。
【００４６】
ピーク検出部２０は、パターンマッチング部１７の出力からフレーム毎に相関値のピーク位置を検出して、順次入力される受信信号に含まれる同期系列の検出タイミングを取得する（ステップＳ２）。ピーク検出部２０は、ピーク位置を含む所定の高精度演算範囲を設定して、高精度演算範囲を示す期間信号を同期系列発生部２２に出力する（ステップＳ３）。また、ピーク検出部２０は、フレームヘッダー期間に相関演算を行うための演算制御信号を発生して相関演算部２１に出力する。
【００４７】
同期系列発生部２２は、高精度演算範囲の同期系列を発生して相関演算部２１に出力する。相関演算部２１は、オーバーサンプリングされた受信信号と、同期系列発生部２２からの同期系列との相関演算を行う。この場合には、相関演算部２１は、演算制御信号に基づいて、高精度演算範囲における受信信号と同期系列との相関演算を行う。こうして、相関演算部２１は、演算制御信号に基づいて、シンボルクロック位置前後のタイミングにおける相関演算結果を出力する。
【００４８】
位相誤差検出部２３は、シンボルクロック位置前のタイミングにおける相関演算結果と、シンボルクロック位置後のタイミングにおける相関演算結果との比較によって、クロック位相誤差を検出する（ステップＳ５）。このクロック位相誤差は出力端子２５を介してクロック再生部１８に供給される。クロック再生部１８は、クロック位相誤差信号を用いてシンボルクロックの位相誤差を除去する。
【００４９】
以後、ステップＳ４，Ｓ５の処理が繰り返される。即ち、次のフレームの受信信号については、ピーク検出部２０は、前回検出したピーク位置から１フレーム期間後の位置にピーク位置が存在するものと推定し、推定した位置近傍で検出したピーク位置を含む所定範囲に高精度演算範囲を設定する。図７に示すように、推定したピーク位置は、マルチパス妨害波による相関ピーク位置とは異なる位置である可能性が高く、以後、相関演算部２１及び位相誤差検出部２３による相関演算及び位相誤差の算出をマルチパス妨害波の影響を受けないタイミングで行うことができ、マルチパス妨害の悪影響を防止することができる。
【００５０】
なお、クロック位相誤差検出開始直後において、マルチパス妨害波による相関ピーク位置に対応する高精度演算範囲が設定されることも考えられる。この場合には、以後、マルチパス妨害波による相関ピーク位置近傍に高精度演算範囲が設定されることになり、相関演算部２１は、以後、マルチパス妨害波による相関ピーク位置に基づく相関結果のみを出力することになる。この場合でも、クロック位相誤差を安定的に検出することが可能である。
【００５１】
このように本実施の形態においては、オーバーサンプリングされた受信信号を用いた相関演算によって、高精度にクロック位相誤差を検出する。この場合において、シンボルレートの受信信号と同期系列に対する相関演算によって求めた相関ピーク位置近傍に高精度演算範囲を設定し、この高精度演算範囲内においてのみオーバーサンプリングされた受信信号を用いた相関演算を行うことで、回路規模が増大することを防止しながら、高精度のクロック位相誤差の検出を可能にしている。また、以後、略フレーム周期で高精度演算範囲を設定することから、マルチパス妨害の影響を受けない正確なクロック位相誤差の検出も可能にする。
【００５２】
なお、上記実施の形態ではシンボルレートの４倍の周波数で動作する相関演算部の例を説明したが、それに限らず例えばシンボルレートの２倍の周波数で動作する相関演算部を採用してもよい。
【００５３】
また、回路規模が増大してもよい場合には、シンボルレートの受信信号の相関演算を行う回路部分を省略して、オーバーサンプリングされた受信信号についての相関演算のみによってクロック位相誤差を検出するようにすることも可能である。
【００５４】
本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００５５】
１２…Ａ／Ｄ変換器、１５…ダウンサンプリング部、１７…パターンマッチング部、１８…クロック再生部、１９，２２…同期系列発生部、２０…ピーク検出部、２１…相関演算部、２３…位相誤差検出部。
【図１】
2013198114.tif 000003
【図２】
2013198114.tif 000004
【図３】
2013198114.tif 000005
【図４】
2013198114.tif 000006
【図５】
2013198114.tif 000007
【図６】
2013198114.tif 000008
【図７】
2013198114.tif 000009
【図８】
2013198114.tif 000010