(57)【要約】【課題】本発明は、等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ、「ＥＳＲ」）の散布が小さくて信頼性の高い積層セラミック電子部品に関する。【解決手段】本発明による積層セラミック電子部品は、第３及び第４内部電極層に第１及び第２端子電極に接続されたダミー電極を導入することにより、内部電極と外部電極との間の連結性を確保することを特徴とする。本発明による積層セラミック電子部品はＥＳＲの散布が減少して、高い信頼性を確保することができる。【選択図】図３
2013128092.tif 000002
【特許請求の範囲】
【請求項１】
内部に内部電極が積層配置された誘電体本体と、
前記誘電体本体に長さ方向に形成された第１及び第２端子電極と、
前記誘電体本体に幅方向に形成された第１及び第２外部電極と、を含み、
前記内部電極は、第１端子電極及び第１外部電極に同時に接続された第１内部電極、第２外部電極及び第２端子電極に同時に接続された第２内部電極、第１外部電極にのみ接続された第３内部電極、第２外部電極にのみ接続された第４内部電極を含み、
前記第３内部電極が配置された層及び前記第４内部電極が配置された層のうち少なくとも一つの層には、前記第１端子電極に接続された第１ダミー電極または前記第２端子電極に接続された第２ダミー電極が配置された積層セラミック電子部品。
【請求項２】
前記第３内部電極が配置された層及び第４内部電極が配置された層には、第１及び第２ダミー電極のうち何れか一つのみが配置される請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１及び第２ダミー電極は、互いに重なり合わないように千鳥状に配置される請求項２に記載の積層セラミック電子部品。
【請求項４】
前記第１端子電極の幅に対する前記第１ダミー電極と前記第１端子電極が接続された接続部の長さの比率、及び前記第２端子電極の幅に対する前記第２ダミー電極と前記第２端子電極が接続された接続部の長さの比率は、０．３以上０．８以下である請求項２に記載の積層セラミック電子部品。
【請求項５】
前記第３内部電極が配置された層及び前記第４内部電極が配置された層には、それぞれ前記第１及び第２ダミー電極がともに配置される請求項１に記載の積層セラミック電子部品。
【請求項６】
前記第１端子電極の幅に対する前記第１ダミー電極と前記第１端子電極が接続された接続部の長さの比率、及び前記第２端子電極の幅に対する前記第２ダミー電極と前記第２端子電極が接続された接続部の長さの比率は、０．２以上０．８以下である請求項５に記載の積層セラミック電子部品。
【請求項７】
前記第１及び第２ダミー電極は、複数個に分割される請求項１に記載の積層セラミック電子部品。
【請求項８】
前記第１〜第４内部電極と前記第１及び第２ダミー電極は、同一の材料からなる請求項１に記載の積層セラミック電子部品。
【請求項９】
内部に内部電極が積層配置された誘電体本体と、
前記誘電体本体に長さ方向に形成された第１及び第２外部電極と、
前記誘電体本体に幅方向に形成された第１及び第２端子電極と、を含み、
前記内部電極は、第１端子電極及び第１外部電極に同時に接続された第１内部電極、第２外部電極及び第２端子電極に同時に接続された第２内部電極、第１外部電極にのみ接続された第３内部電極、第２外部電極にのみ接続された第４内部電極を含み、
前記第３内部電極が配置された層及び前記第４内部電極が配置された層のうち少なくとも一つの層には、前記第１端子電極に接続された第１ダミー電極または前記第２端子電極に接続された第２ダミー電極が配置された積層セラミック電子部品。
【請求項１０】
前記第３内部電極が配置された層及び前記第４内部電極が配置された層には、前記第１及び第２ダミー電極のうち何れか一つのみが配置される請求項９に記載の積層セラミック電子部品。
【請求項１１】
前記第１及び第２ダミー電極は、互いに重なり合わないように千鳥状に配置される請求項１０に記載の積層セラミック電子部品。
【請求項１２】
前記第１端子電極の幅に対する前記第１ダミー電極と前記第１端子電極が接続された接続部の長さの比率、及び前記第２端子電極の幅に対する前記第２ダミー電極と前記第２端子電極が接続された接続部の長さの比率は、０．４以上０．８以下である請求項１０に記載の積層セラミック電子部品。
【請求項１３】
前記第３内部電極が配置された層及び前記第４内部電極が配置された層には、それぞれ前記第１及び第２ダミー電極がともに配置される請求項９に記載の積層セラミック電子部品。
【請求項１４】
前記第１端子電極の幅に対する前記第１ダミー電極と前記第１端子電極が接続された接続部の長さの比率、及び前記第２端子電極の幅に対する前記第２ダミー電極と前記第２端子電極が接続された接続部の長さの比率は、０．３以上０．８以下である請求項１３に記載の積層セラミック電子部品。
【請求項１５】
前記第１及び第２ダミー電極は、複数個に分割される請求項９に記載の積層セラミック電子部品。
【請求項１６】
前記第１〜第４内部電極と前記第１及び第２ダミー電極は、同一の材料からなる請求項９に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品に関し、より具体的には、等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ、以下「ＥＳＲ」という）の散布が小さくて信頼性の高い積層セラミック電子部品に関する。
【背景技術】
【０００２】
最近、マイクロプロセッサユニット（ＭＰＵ、Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ）の動作周波数が増加するにつれて、ロード電流（ｌｏａｄ  ｃｕｒｒｅｎｔ）の変化がより激しくなっている。
【０００３】
従って、マイクロプロセッサユニット（ＭＰＵ、Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ）の電力分配網（Ｐｏｗｅｒ  Ｄｉｓｔｒｉｂｕｔｉｏｎ  Ｎｅｔｗｏｒｋ）に用いられるデカップリングキャパシタ（Ｄｅｃｏｕｐｌｉｎｇ  Ｃａｐａｃｉｔｏｒ）の容量及びＥＳＲを増加させ、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｉｎｄｕｃｔａｎｃｅ）を減少させることが求められている。
【０００４】
これは、広帯域の周波数範囲で電力分配網のインピーダンス（ｉｍｐｅｄａｎｃｅ）の大きさが小さく一定に維持されるようにするためであり、究極的には、ロード電流の急な変化による供給直流電圧ノイズを抑制するためである。
【０００５】
ＥＳＲを高めるために、外部電極にのみ接続される内部電極及び端子電極及び外部電極の全てに接続される内部電極を用いる方法が試されているが、ＥＳＲは内部電極の積層数に反比例し、最近は内部電極の積層数が多いため、このような方法でＥＳＲを増加させるには限界がある。
【０００６】
また、ＥＳＲを高めるために、端子電極と外部電極の全てに連結された内部電極の層数を少なくしたり、または内部電極の形状を変更する方法が試されている。しかし、これは、端子電極と内部電極が接続される部分の連結性が低下する可能性があるため製品のＥＳＲ散布が大きくなり、これによって製品の電気的特性を予測することができなくなるため、信頼性において問題が生じる可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、ＥＳＲの散布が小さくて信頼性の高い積層セラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施形態によると、内部に内部電極が積層配置された誘電体本体と、上記誘電体本体に長さ方向に形成された第１及び第２端子電極と、上記誘電体本体に幅方向に形成された第１及び第２外部電極と、を含み、上記内部電極は、第１端子電極及び第１外部電極に同時に接続された第１内部電極、第２外部電極及び第２端子電極に接続された第２内部電極、第１外部電極にのみ接続された第３内部電極、第２外部電極にのみ接続された第４内部電極を含み、上記第３内部電極が配置された層及び上記第４内部電極が配置された層のうち少なくとも一つの層には、上記第１端子電極に接続された第１ダミー電極または上記第２端子電極に接続された第２ダミー電極が配置された積層セラミック電子部品が提供される。
【０００９】
上記第３内部電極が配置された層及び第４内部電極が配置された層には、第１及び第２ダミー電極のうち何れか一つのみが配置されることができる。
【００１０】
上記第１及び第２ダミー電極は、互いに重なり合わないように千鳥状に配置されることができる。
【００１１】
上記第１端子電極の幅に対する上記第１ダミー電極と上記第１端子電極が接続された接続部の長さの比率、及び上記第２端子電極の幅に対する上記第２ダミー電極と上記第２端子電極が接続された接続部の長さの比率は、０．３以上０．８以下にすることが好ましい。
【００１２】
上記第３内部電極が配置された層及び上記第４内部電極が配置された層には、それぞれ上記第１及び第２ダミー電極がともに配置されることができる。
【００１３】
上記第１端子電極の幅に対する上記第１ダミー電極と上記第１端子電極が接続された接続部の長さの比率、及び上記第２端子電極の幅に対する上記第２ダミー電極と上記第２端子電極が接続された接続部の長さの比率は、０．２以上０．８以下にすることが好ましい。
【００１４】
上記第１及び第２ダミー電極は、複数個に分割されることができる。
【００１５】
上記第１〜第４内部電極と上記第１及び第２ダミー電極は、同一の材料からなることができる。
【００１６】
本発明の他の実施形態によると、内部に内部電極が積層配置された誘電体本体と、上記誘電体本体に長さ方向に形成された第１及び第２外部電極と、上記誘電体本体に幅方向に形成された第１及び第２端子電極と、を含み、上記内部電極は、第１端子電極及び第１外部電極に接続された第１内部電極、第２外部電極及び第２端子電極に接続された第２内部電極、第１外部電極にのみ接続された第３内部電極、第２外部電極にのみ接続された第４内部電極を含み、上記第３内部電極が配置された層及び上記第４内部電極が配置された層のうち少なくとも一つの層には、上記第１端子電極に接続された第１ダミー電極または上記第２端子電極に接続された第２ダミー電極が配置された積層セラミック電子部品が提供される。
【００１７】
上記第３内部電極が配置された層及び上記第４内部電極が配置された層には、上記第１及び第２ダミー電極のうち何れか一つのみが配置されることができる。
【００１８】
上記第１及び第２ダミー電極は、互いに重なり合わないように千鳥状に配置されることができる。
【００１９】
上記第１端子電極の幅に対する上記第１ダミー電極と上記第１端子電極が接続された接続部の長さの比率、及び上記第２端子電極の幅に対する上記第２ダミー電極と上記第２端子電極が接続された接続部の長さの比率は、０．４以上０．８以下にすることが好ましい。
【００２０】
上記第３内部電極が配置された層及び上記第４内部電極が配置された層には、それぞれ上記第１及び第２ダミー電極がともに配置されることができる。
【００２１】
上記第１端子電極の幅に対する上記第１ダミー電極と上記第１端子電極が接続された接続部の長さの比率、及び上記第２端子電極の幅に対する上記第２ダミー電極と上記第２端子電極が接続された接続部の長さの比率は、０．３以上０．８以下にすることが好ましい。
【００２２】
上記第１及び第２ダミー電極は、複数個に分割されることができる。
【００２３】
上記第１〜第４内部電極と上記第１及び第２ダミー電極は、同一の材料からなることができる。
【発明の効果】
【００２４】
本発明によると、ＥＳＲの散布が小さくて信頼性の高い積層セラミック電子部品を得ることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態による積層セラミック電子部品の外観斜視図である。
【図２】図１のＡ−Ａ’線に沿った各内部電極の平面図である（ダミー電極が１個の場合）。
【図３】図１の分解斜視図である。
【図４】図１のＡ−Ａ’線に沿った各内部電極の平面図である（ダミー電極が２個の場合）。
【図５】本発明の一実施形態による積層セラミック電子部品のＥＳＲ散布を示したグラフである。
【図６】本発明の他の実施形態による積層セラミック電子部品の外観斜視図である。
【図７】図６のＢ−Ｂ’線に沿った各内部電極の平面図である（ダミー電極が１個の場合）。
【図８】図６の分解斜視図である。
【図９】図６のＢ−Ｂ’線に沿った各内部電極の平面図である（ダミー電極が２個の場合）。
【発明を実施するための形態】
【００２６】
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。
【００２７】
但し、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。
【００２８】
また、本発明の実施形態は当技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
【００２９】
従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上において同一の符号で表される要素は同一の要素である
【００３０】
図１は本発明の一実施形態による積層セラミック電子部品の外観斜視図であり、図２は図１のＡ−Ａ’線に沿った各内部電極の平面図である（ダミー電極が１個の場合）。図３は図１の分解斜視図であり、図４は図１のＡ−Ａ’線に沿った各内部電極の平面図である（ダミー電極が２個の場合）。
【００３１】
積層セラミック電子部品としては、積層セラミックキャパシタ、チップインダクタ、チップビーズなどが挙げられる。ここでは、積層セラミックキャパシタを例に取って本発明について詳細に説明するが、本発明はこれに制限されるものではない。
【００３２】
図１及び図２を参照すると、本実施形態による積層セラミック電子部品は、誘電体本体１０と、第１及び第２端子電極２１、２２と、第１及び第２外部電極３１、３２と、第１〜第４内部電極４１〜４４と、第１及び第２ダミー電極５１、５２と、を含むことができる。
【００３３】
誘電体本体１０は直方体状であることができる。図１の「Ｌ方向」は「長さ方向」、「Ｗ方向」は「幅方向」、「Ｔ方向」は「厚さ方向」と定義することができ、上記厚さ方向は内部電極の積層方向を意味することもできる。
【００３４】
誘電体本体１０は、長さが幅及び厚さより大きいことができ、幅と厚さが同一であることもできる。
【００３５】
誘電体本体１０は、高い誘電率を有するセラミック材料からなることができ、これに制限されるものではないが、チタン酸バリウム（ＢａＴｉＯ３）系材料、鉛複合ペロブスカイト系材料、またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などを用いることができる。
【００３６】
誘電体本体１０は、複数のセラミック誘電体層１１を積層した後に焼結させたものであり、隣接する誘電体層１１同士は境界を確認することができないほど一体化されることができる。
【００３７】
第１及び第２端子電極２１、２２は、誘電体本体１０に長さ方向に対向して形成されることができ、互いに反対極性の電気が印加されることができる。
【００３８】
第１及び第２端子電極２１、２２は、導電性金属及びガラスフリットを含む導電性ペーストを用いて形成されることができ、これに制限されるものではないが、導電性金属は、銅、銅合金、ニッケル、ニッケル合金、銀、パラジウムなどからなることができる。
【００３９】
第１及び第２外部電極３１、３２は、誘電体本体１０に幅方向に対向して形成されることができ、第１及び第２端子電極を構成する材料と同一の材料からなることができる。
【００４０】
図２は内部電極の種類を示しており、内部電極は第１〜第４内部電極４１〜４４の４種類を含むことができる。図２の（ａ）〜（ｄ）はそれぞれ第１〜第４内部電極の平面図であり、端子電極２１、２２及び外部電極３１、３２との接続関係を示している。
【００４１】
図２（ａ）を参照すると、第１内部電極４１は第１端子電極２１及び第１外部電極３１に接続されることができる。
【００４２】
外部から印加された電気は、第１端子電極２１及び第１内部電極４１を順に通過して第１外部電極３１に流れることができる。従って、第１内部電極４１のパターンを適切に設計することにより積層セラミックキャパシタのＥＳＲを調節することができる。即ち、第１内部電極４１の幅を狭くしたり、電流が流れる経路を長くすることにより、ＥＳＲを増加させることができる。
【００４３】
図２（ｂ）を参照すると、第２内部電極４２は第２外部電極３２及び第２端子電極２２に接続されることができる。
【００４４】
第２端子電極２２に印加された電気は、第２内部電極４２を通過して第２外部電極３２に流れることができる。従って、第２内部電極４２のパターン形状を適切に設計することによりＥＳＲを調節することができる。これは第１内部電極４１の場合と同様であり、第２内部電極４２には第１内部電極とは反対極性の電気が流れるという点のみで異なり、その作用効果は同様である。
【００４５】
図２（ｃ）を参照すると、第３内部電極４３は第１外部電極３１にのみ接続されることができる。
【００４６】
第１端子電極２１に印加された電気は、順に第１内部電極４１、第１外部電極３１を通過して第３内部電極４３に印加されることができる。従って、第１内部電極と第３内部電極は同一極性に帯電されることができる。
【００４７】
図２（ｄ）を参照すると、第４内部電極４４は第２外部電極３２にのみ接続されることができる。
【００４８】
第２端子電極２２に印加された電気は、順に第２内部電極４２、第２外部電極３２を通過して第４内部電極４４に印加されることができる。従って、第２内部電極と第４内部電極は同一極性に帯電されることができる。
【００４９】
換言すれば、第１及び第３内部電極は第１外部電極に接続されているため、互いに同一極性に帯電されることができる。また、第２及び第４内部電極は第２外部電極に接続されているため、互いに同一極性に帯電されることができる。従って、第１及び第３内部電極は第２及び第４内部電極と反対極性に帯電されることができる。
【００５０】
以下、図３を参照して第１〜第４内部電極４１〜４４の積層順序について説明する。
【００５１】
図３を参照すると、上から第１／第４／第３／第２／第３／第４／第１内部電極が積層されることができる。
【００５２】
図３には、第１及び第２内部電極４１、４２の間に第３及び第４内部電極４３、４４がそれぞれ１個ずつ形成された場合が図示されているが、本実施形態はこれに制限されるものではなく、第１及び第２内部電極４１、４２の間に多数の第３及び第４内部電極４３、４４が形成されることができる。
【００５３】
第３及び第４内部電極４３、４４は交互に積層されることができ、第１及び第２内部電極４１、４２は第３及び第４内部電極４３、４４の積層体の上下または中間の任意の地点に配置されることができる。
【００５４】
換言すれば、第３及び第４内部電極４３、４４が多数積層されており、その各々の間に第１及び第２内部電極４１、４２が配置されている形態であることができる。
【００５５】
所望の容量を具現するために第３及び第４内部電極４３、４４を多数積層し、第１及び第２内部電極４１、４２を適切に第３及び第４内部電極４３、４４の間に位置させることにより、ＥＳＲを適切に調節することができる。
【００５６】
隣合う内部電極は、互いに反対極性の電気が印加されるように配置されることが好ましい。
【００５７】
第１及び第２内部電極４１、４２は電流の経路を調節してＥＳＲを調節するためのものであるが、隣合う内部電極が互いに反対極性を有するようにすることで、静電容量の形成に寄与することができる。
【００５８】
図２及び図３を参照すると、内部電極層にはダミー電極がさらに形成されることができる。
【００５９】
ダミー電極（ｄｕｍｍｙ  ｅｌｅｃｔｒｏｄｅ）は、静電容量に寄与しない電極（または導体）を意味することができる。
【００６０】
ダミー電極は、第１端子電極２１に接続された第１ダミー電極５１と、第２端子電極２２に接続された第２ダミー電極５２と、を含むことができる。
【００６１】
ダミー電極５１、５２は、第３内部電極４３が配置された層（以下、「第３内部電極層」という）及び第４内部電極４４が配置された層（以下、「第４内部電極層」という）のうち少なくとも一つ以上の層に形成されることができる。
【００６２】
但し、これに制限されるものではなく、第１及び第２内部電極層にもダミー電極が形成されることができる。
【００６３】
図２及び図３を参照すると、第３内部電極層及び第４内部電極層には、それぞれ第１及び第２ダミー電極５１、５２のうち何れか一つのみが配置されることができる。
【００６４】
第３及び第４内部電極層に配置されたダミー電極は、互いに重なり合って形成されてもよく（第３及び第４内部電極層の全てに第１端子電極２１に接続された第１ダミー電極５１が配置された場合）、互いに重なり合わないように千鳥状に配置されてもよい（第３内部電極層に第１端子電極２１に接続された第１ダミー電極５１が配置され、第４内部電極層に第２端子電極２２に接続された第２ダミー電極５２が配置された場合）。
【００６５】
ダミー電極５１、５２が千鳥状に配置されている場合、第１ダミー電極５１及び第１端子電極２１の接続と第２ダミー電極５２及び第２端子電極２２の接続のバランスを取ることができ、これにより、全体的に内部電極４１〜４４と外部電極２１、２２との間の連結性のバランスを取ることもできる。
【００６６】
第１端子電極２１の幅Ｗ１に対する第１ダミー電極５１と第１端子電極２１が接続された接続部（以下、「第１接続部」という）の長さＷ２の比率、及び第２端子電極の幅Ｗ４に対する第２ダミー電極５２と第２端子電極２２が接続された接続部（以下、「第２接続部」という）の長さＷ３の比率は、０．３以上０．８以下にすることが好ましい。
【００６７】
第１端子電極の幅Ｗ１に対する第１接続部の長さＷ２の比率が０．３未満であると、内部電極４１〜４４と外部電極３１、３２（または端子電極２１、２２）との間の連結性が一定でないため、ＥＳＲの散布が大きく、これにより安定した電気的特性を得ることができない。
【００６８】
一方、第１端子電極の幅Ｗ１に対する第１接続部の長さＷ２の比率が０．８を超過すると、電極露出不良が発生し、信頼性が低下する可能性がある。
【００６９】
第１接続部と第２接続部を総称して「接続部」という。
【００７０】
ＥＳＲ散布は、ＥＳＲ値が散らばっている程度を意味することができる。
【００７１】
ＥＳＲ散布が大きいほどＥＳＲが分布する範囲が広いため、安定したＥＳＲ特性を期待することができず、信頼性の問題が発生する可能性がある。ＥＳＲ散布が小さいほどＥＳＲが分布する範囲が狭いため、より安定したＥＳＲ特性を期待することができ、信頼性を向上させることができる。
【００７２】
ＥＳＲ散布は次のように計算することができる。
【００７３】
積層セラミックキャパシタチップを３０個準備し、それぞれに対してＥＳＲ値を測定して平均と標準偏差を求めた後、標準偏差の２倍を平均値で徐した値をＥＳＲ散布とすることができる。
【００７４】
第１端子電極２１の幅Ｗ１は第２端子電極の幅Ｗ３と同一であることができる。また、第１接続部の長さＷ２は第２接続部の長さＷ４と同一であることができる。
【００７５】
これにより、製造工程を単純化することができ、内部電極４１〜４４と外部電極３１、３２（または端子電極２１、２２）との間の連結性を容易に制御することができる。
【００７６】
図４は第３及び第４内部電極層にそれぞれ２個のダミー電極が形成された場合を示す模式図である。
【００７７】
図４を参照すると、第３内部電極４３が配置された第３内部電極層及び第４内部電極４４が配置された第４内部電極層には、それぞれ第１及び第２ダミー電極５１、５２がともに配置されることができる。
【００７８】
即ち、第３内部電極層に第１及び第２ダミー電極５１、５２がともに配置されることができ、また第４内部電極層にも第１及び第２ダミー電極５１、５２がともに配置されることができる。即ち、各内部電極層に２個のダミー電極が配置されているのである。
【００７９】
第１端子電極２１の幅Ｗ１に対する第１接続部の長さＷ２の比率、及び第２端子電極２２の幅Ｗ４に対する第２接続部の長さＷ３の比率は、０．２以上０．８以下にすることが好ましい。
【００８０】
端子電極２１、２２の幅Ｗ１、Ｗ４に対する接続部の長さＷ２、Ｗ３の比率が０．２未満であると、内部電極４１〜４４と外部電極３１、３２（または端子電極２１、２２）との間の連結性が一定でないため、ＥＳＲの散布が大きく、これにより安定した電気的特性を得ることができない。
【００８１】
一方、端子電極２１、２２の幅Ｗ１、Ｗ４に対する接続部の長さＷ２、Ｗ３の比率が０．８を超過すると、電極露出不良が発生し、信頼性が低下する可能性がある。
【００８２】
ダミー電極５１、５２は複数個に分割されて形成されることができる（不図示）。
【００８３】
端子電極の幅Ｗ１、Ｗ４に対する接続部の長さＷ２、Ｗ３の比率が上述した範囲を維持するかぎり、ダミー電極５１、５２は複数個に分割されて形成されてもよい。
【００８４】
図３を参照すると、上から第１／第４／第３／第２／第３／第４／第１内部電極が順に配置されている。
【００８５】
第１及び第２端子電極２１、２２には反対極性の電気が印加されることができる。第１端子電極２１に印加された電気は、第１内部電極４１及び第１外部電極３１を順に通過して第３内部電極４３に到逹することができる。
【００８６】
第２端子電極２２に印加された電気は、第２内部電極４２及び第２外部電極３２を順に通過して第４内部電極４４に到逹することができる。
【００８７】
第３内部電極４３と第４内部電極４４は互いに反対極性に帯電され、第３内部電極４３と第４内部電極４４の間で静電容量が形成されることができる。
【００８８】
また、隣合う第１内部電極４１と第４内部電極４４は互いに反対極性に帯電され、隣合う第２内部電極４２と第３内部電極４３は互いに反対極性に帯電されることができる。
【００８９】
これにより、第１及び第４内部電極４１、４４の間で静電容量が形成され、第２及び第３内部電極４２、４３の間でも静電容量が形成されることができる。
【００９０】
ダミー電極５１、５２は静電容量に寄与しない。第３内部電極層に配置された第１または第２ダミー電極５１、５２と第４内部電極層に配置された第１または第２ダミー電極５１、５２は静電容量に寄与しない。
【００９１】
第３内部電極層に第１端子電極２１に接続された第１ダミー電極５１が配置され、第４内部電極層に第２端子電極２２に接続された第２ダミー電極５２が配置された場合、第１及び第２ダミー電極５１、５２は重なり合わないため、静電容量に寄与しない。
【００９２】
第３及び第４内部電極層の全てに第１ダミー電極５１が配置されたり、または第２ダミー電極５２が配置された場合、ダミー電極は互いに重なり合うが、ダミー電極の間に帯電された電気の極性が同一であるため静電容量に寄与しない。
【００９３】
即ち、第３内部電極層に配置されたダミー電極と第４内部電極層に配置されたダミー電極が互いに重なり合うと極性が同一であり、互いに極性が相違すると重なり合わないため、ダミー電極は静電容量の形成に寄与しない。
【００９４】
以下、図６から図９を参照して、本発明の他の実施形態について説明する。
【００９５】
図６は本発明の他の実施形態による積層セラミック電子部品の外観斜視図であり、図７は図６のＢ−Ｂ’線に沿った各内部電極の平面図である（ダミー電極が１個の場合）。図８は図６の分解斜視図であり、図９は図６のＢ−Ｂ’線に沿った各内部電極の平面図である（ダミー電極が２個の場合）。
【００９６】
図６及び図７を参照すると、本実施形態による積層セラミック電子部品は、誘電体本体１１０と、第１及び第２端子電極１２１、１２２と、第１及び第２外部電極１３１、１３２と、第１〜第４内部電極１４１〜１４４と、第１及び第２ダミー電極１５１、１５２と、を含むことができる。
【００９７】
誘電体本体１１０は直方体状であることができる。図６の「Ｌ方向」を「長さ方向」、「Ｗ方向」を「幅方向」、「Ｔ方向」を「厚さ方向」と定義することができ、上記厚さ方向は内部電極の積層方向を意味することもできる。
【００９８】
誘電体本体１１０は、長さが幅及び厚さより大きいことができ、幅と厚さが同一であることもできる。
【００９９】
本実施形態では、誘電体本体１１０の幅方向に第１及び第２端子電極１２１、１２２が対向して配置され、誘電体本体１１０の長さ方向に第１及び第２外部電極１３１、１３２が対向して配置されることができる。
【０１００】
図７は第３及び第４内部電極層にダミー電極が１個配置された場合を図示している。図７は内部電極の種類を示しており、内部電極は第１〜第４内部電極１４１〜１４４の４種類を含むことができる。
【０１０１】
図７の（ａ）〜（ｄ）はそれぞれ第１〜第４内部電極１４１〜１４４の平面図であり、端子電極１２１、１２２及び外部電極１３１、１３２との接続関係を示している。
【０１０２】
図７（ａ）を参照すると、第１内部電極１４１は第１端子電極１２１及び第１外部電極１３１に接続されることができる。
【０１０３】
外部から印加された電気は、第１端子電極１２１及び第１内部電極１４１を順に通過して第１外部電極１３１に流れることができる。従って、第１内部電極１４１のパターンを適切に設計することにより積層セラミックキャパシタのＥＳＲを調節することができる。即ち、第１内部電極１４１の幅を狭くしたり、電流が流れる経路を長くすることにより、ＥＳＲを増加させることができる。
【０１０４】
図７（ｂ）を参照すると、第２内部電極１４２は第２外部電極１３２及び第２端子電極１２２に接続されることができる。
【０１０５】
第２端子電極１２２に印加された電気は、第２内部電極１４２を通過して第２外部電極１３２に流れることができる。従って、第２内部電極１４２のパターン形状を適切に設計することによりＥＳＲを調節することができる。これは、第１内部電極１４１の場合と同様であり、第２内部電極１４２には第１内部電極とは反対極性の電気が流れるという点のみで異なり、その作用効果は同様である。
【０１０６】
図７（ｃ）を参照すると、第３内部電極１４３は第１外部電極１３１にのみ接続されることができる。
【０１０７】
第１端子電極１２１に印加された電気は、順に第１内部電極１４１、第１外部電極１３１を通過して第３内部電極１４３に印加されることができる。従って、第１内部電極１４１と第３内部電極１４３は同一極性に帯電されることができる。
【０１０８】
図７（ｄ）を参照すると、第４内部電極１４４は第２外部電極１３２にのみ接続されることができる。
【０１０９】
第２端子電極１２２に印加された電気は、順に第２内部電極１４２、第２外部電極１３２を通過して第４内部電極１４４に印加されることができる。従って、第２内部電極１４２と第４内部電極１４４は同一極性に帯電されることができる。
【０１１０】
換言すれば、第１及び第３内部電極１４１、１４３は第１端子電極１２１に接続されているため、互いに同一極性に帯電されることができる。第２及び第４内部電極１４２、１４４は第２端子電極１２２に接続されているため、互いに同一極性に帯電されることができる。また、第１及び第３内部電極１４１、１４３は第２及び第４内部電極１４２、１４４と反対極性に帯電されることができる。
【０１１１】
以下、図８を参照して第１〜第４内部電極１４１〜１４４の積層順序について説明する。
【０１１２】
図８を参照すると、上から第１／第４／第３／第２／第３／第４／第１内部電極が積層されることができる。
【０１１３】
図８には、第１及び第２内部電極１４１、１４２の間に第３及び第４内部電極１４３、１４４がそれぞれ１個ずつ形成された場合が図示されているが、本実施形態はこれに制限されるものではなく、第１及び第２内部電極１４１、１４２の間に多数の第３及び第４内部電極１４３、１４４が形成されることができる。
【０１１４】
第３及び第４内部電極１４３、１４４は交互に積層されることができ、第１及び第２内部電極１４１、１４２は第３及び第４内部電極１４３、１４４の積層体の上下または中間の任意の地点に配置されることができる。
【０１１５】
換言すれば、第３及び第４内部電極１４３、１４４が多数積層されており、その各々の間に第１及び第２内部電極１４１、１４２が配置されている形態であることができる。
【０１１６】
所望の容量を具現するために第３及び第４内部電極１４３、１４４を多数積層し、第１及び第２内部電極１４１、１４２を適切に第３及び第４内部電極１４３、１４４の間に位置させることにより、ＥＳＲを適切に調節することができる。
【０１１７】
隣合う内部電極は、互いに反対極性の電気が印加されるように配置されることが好ましい。
【０１１８】
第１及び第２内部電極１４１、１４２は電流の経路を調節してＥＳＲを調節するためのものであるが、隣合う内部電極が互いに反対極性を有するようにすることで、静電容量の形成に寄与することができる。
【０１１９】
図７及び図８を参照すると、第３内部電極層及び第４内部電極層には、それぞれ第１及び第２ダミー電極１５１、１５２のうち何れか一つのみが配置されることができる。
【０１２０】
第３及び第４内部電極層に配置されたダミー電極は、互いに重なり合って形成されてもよく（第３及び第４内部電極層の全てに第１端子電極１２１に接続された第１ダミー電極１５１が配置された場合）、互いに重なり合わないように千鳥状に配置されてもよい（第３内部電極層に第１端子電極１２１に接続された第１ダミー電極１５１が配置され、第４内部電極層に第２端子電極１２２に接続された第２ダミー電極１５２が配置された場合）。
【０１２１】
ダミー電極１５１、１５２が千鳥状に配置されている場合、第１ダミー電極１５１及び第１端子電極１２１の接続と第２ダミー電極１５２及び第２端子電極１２２の接続のバランスを取ることができ、これにより、全体的に内部電極１４１〜１４４と外部電極１２１、１２２との間の連結性のバランスを取ることもできる。
【０１２２】
第１端子電極１２１の幅Ｗ１１に対する第１ダミー電極１５１と第１端子電極１２１が接続された接続部（以下、「第１接続部」という）の長さＷ１２の比率、及び第２端子電極の幅Ｗ１４に対する第２ダミー電極１５２と第２端子電極１２２が接続された接続部（以下、「第２接続部」という）の長さＷ１３の比率は、０．４以上０．８以下にすることが好ましい。
【０１２３】
第１端子電極の幅Ｗ１１に対する第１接続部の長さＷ１２の比率が０．４未満であると、内部電極１４１〜１４４と外部電極１３１、１３２（または端子電極１２１、１２２）との間の連結性が一定でないため、ＥＳＲの散布が大きく、これにより安定した電気的特性を得ることができない。
【０１２４】
一方、第１端子電極の幅Ｗ１１に対する第１接続部の長さＷ１２の比率が０．８を超過すると、電極露出不良が発生し、信頼性が低下する可能性がある。
【０１２５】
第１端子電極１２１の幅Ｗ１１は第２端子電極の幅Ｗ１３と同一であることができ、第１接続部の長さＷ１２は第２接続部の長さＷ１４と同一であることができる。
【０１２６】
これにより、製造工程を単純化することができ、内部電極１４１〜１４４と外部電極１３１、１３２（または端子電極１２１、１２２）との間の連結性を容易に制御することができる。
【０１２７】
上述の実施形態と比較すると、端子電極１２１、１２２の幅Ｗ１１、Ｗ１４に対する接続部の長さＷ１２、Ｗ１３の比率は、上述の実施形態では０．３以上の場合に安定した電気的特性を得ることができたが、本実施形態では０．４以上の場合に、初めて安定した電気的特性を得ることができる。
【０１２８】
図９は第３及び第４内部電極層にそれぞれ２個のダミー電極が形成された場合を示す模式図である。
【０１２９】
図９を参照すると、第３内部電極１４３が配置された第３内部電極層及び第４内部電極１４４が配置された第４内部電極層には、それぞれ第１及び第２ダミー電極１５１、１５２がともに配置されることができる。
【０１３０】
即ち、第３内部電極層に第１及び第２ダミー電極１５１、１５２がともに配置されることができ、また第４内部電極層にも第１及び第２ダミー電極１５１、１５２がともに配置されることができる。即ち、各内部電極層に２個のダミー電極が配置されているのである。
【０１３１】
第１端子電極１２１の幅Ｗ１１に対する第１接続部の長さＷ１２の比率、及び第２端子電極１２２の幅Ｗ１４に対する第２接続部の長さＷ１３の比率は、０．３以上０．８以下にすることが好ましい。
【０１３２】
端子電極１２１、１２２の幅Ｗ１１、Ｗ１４に対する接続部の長さＷ１２、Ｗ１３の比率が０．３未満であると、内部電極１４１〜１４４と外部電極１３１、１３２（または端子電極１２１、１２２）との間の連結性が一定でないため、ＥＳＲの散布が大きく、これにより安定した電気的特性を得ることができない。
【０１３３】
一方、端子電極１２１、１２２の幅Ｗ１１、Ｗ１４に対する接続部の長さＷ１２、Ｗ１３の比率が０．８を超過すると、電極露出不良が発生し、信頼性が低下する可能性がある。
【０１３４】
上述の実施形態と比較すると、端子電極の幅Ｗ１１、Ｗ１４に対する接続部の長さＷ１２、Ｗ１３の比率は、上述の実施形態では０．２以上の場合に安定した電気的特性を得ることができたが、本実施形態では０．３以上である場合に、初めて安定した電気的特性を得ることができる。
【０１３５】
第１及び第２ダミー電極１５１、１５２は複数個に分割されて形成されることができ（不図示）、第１〜第４内部電極１４１〜１４４と第１及び第２ダミー電極１５１、１５２は同一の材料からなることができる。
【０１３６】
端子電極１２１、１２２の幅Ｗ１１、Ｗ１４に対する接続部の長さＷ１２、Ｗ１３の比率が上述した範囲を維持するかぎり、ダミー電極１５１、１５２は複数個に分割されて形成されてもよい。
【０１３７】
本実施形態は上述の実施形態と比較して、端子電極と外部電極の位置が互いに変えられている構造である。本実施形態は上述の実施形態に比べ、第１及び第２端子電極１２１、１２２の間の距離が小さいことができる。本実施形態は、電流ループ（ｃｕｒｒｅｎｔ  ｌｏｏｐ）が小さくなり、これによってＥＳＬ（等価直列インダクタンス）が低くなることができるという付加的な効果も有することができる。
【０１３８】
本実施形態によると、上述の実施形態と比較して、端子電極と外部電極の位置が変えられることにより広い範囲のＥＳＲを具現することができ、また電流経路（ｃｕｒｒｅｎｔ  ｐａｔｈ）が短くなってＥＳＬを低めることができる。
【０１３９】
［実施例］
以下、実施例を用いて本発明について具体的に説明する。下記方法によって積層セラミックキャパシタを準備し、ＥＳＲ散布を測定して比較した。
【０１４０】
積層セラミックキャパシタを準備する過程は概略的に次のとおりである。
【０１４１】
ボールミリングを用いてチタン酸バリウムを主成分とする誘電体スラリーを製造し、ドクターブレード方法を用いて誘電体スラリーで誘電体グリーンシートを製造した。ニッケルを主成分とする導電性ペーストを誘電体グリーンシート上に印刷して、第１〜第４内部電極及びダミー電極を形成した。
【０１４２】
内部電極及びダミー電極が印刷された誘電体グリーンシートを積層した後、加圧切断してグリーンチップを製造し、グリーンチップを焼結して焼成チップを製造した。焼成チップの外部面に、ディッピング及び印刷方法によって銅を主成分とする外部電極を形成した。
【０１４３】
表１には、第３及び第４電極層それぞれに、第１及び第２ダミー電極が配置されていない場合、第１または第２ダミー電極のうち１個のみが配置されている場合（第１ダミー電極と第２ダミー電極は千鳥状に配置されている）、第１及び第２ダミー電極が全て配置されている積層セラミックキャパシタに対して、ＥＳＲ散布を測定して示した。
【０１４４】
【表１】
2013128092.tif 000003
【０１４５】
表１を参照すると、比較例１はダミー電極が配置されていない場合で、ＥＳＲ散布が２４０％であり、実施例１はダミー電極が１個配置されている場合で、ＥＳＲ散布が１８％であり、実施例３はダミー電極が２個の場合で、ＥＳＲ散布が１６％である。
【０１４６】
ダミー電極を配置すると、ダミー電極がない場合に比べＥＳＲ散布が著しく減少するが、ダミー電極が２個である場合はダミー電極が１個である場合に比べＥＳＲ散布の減少程度が小さい。
【０１４７】
表１から、ＥＳＲ散布特性に大きな影響を与える因子はダミー電極の存在有無であり、ダミー電極の個数はＥＳＲ散布特性に与える影響が相対的に少ないことが分かる。
【０１４８】
表２には、端子電極の幅Ｗ１、Ｗ４に対する接続部の長さＷ２、Ｗ３の比率によるＥＳＲ散布特性を示した。
【０１４９】
チップサイズは１６０８サイズ（１．６ｍｍ×０．８ｍｍ×０．８ｍｍ）であり、第１及び第４内部電極４１、４４はそれぞれ２層ずつ構成し、ＥＳＲ値は５００ｍΩになるように設計した。また、第１端子電極の幅Ｗ１と第２端子電極の幅Ｗ４は同一であり、第２接続部の長さＷ２と第２接続部の長さＷ３は同一にした。第２及び第３内部電極層には、それぞれ第１または第２ダミー電極５１、５２のうち１個を配置したり、または第１及び第２ダミー電極５１、５２をともに形成した。
【０１５０】
【表２】
2013128092.tif 000004
＊：本発明の範囲を外れるものである。
【０１５１】
表２を参照すると、第３及び第４内部電極層にそれぞれダミー電極が１個ずつ形成された場合は、端子電極の幅に対する端子電極とダミー電極が接続される接続部の長さの比率が０．３０以上の場合に、初めてＥＳＲの散布が２０％より小さくなり、安定した電気的特性を示した（実施例３〜５）。
【０１５２】
第３及び第４内部電極層にそれぞれダミー電極が２個ずつ形成された場合、端子電極の幅に対する端子電極とダミー電極が接続される接続部の長さの比率が０．２０以上の場合に、初めてＥＳＲ散布が２０％以下になり、安定した電気的特性を示した（実施例６〜９）。
【０１５３】
端子電極の幅に対する接続部の長さの比率が、ダミー電極が２個である場合には２０％以上、ダミー電極が１個である場合には３０％以上であると安定した電気的特性を示した。これにより、ダミー電極が２個である場合には、ダミー電極が１個である場合に比べ、端子電極の幅に対する接続部の長さの比率が小さい場合にも安定した電気的特性を確保できることを確認することができる。
【０１５４】
図５には表２のＥＳＲ散布に対するグラフを示している。
【０１５５】
図５のａはダミー電極が１個の場合であり、図５のｂはダミー電極が２個の場合である。
【０１５６】
図５を参照すると、端子電極の幅に対する接続部の長さの比率が増加するほど、ＥＳＲ散布は益々減少することを確認することができる。
【０１５７】
また、ダミー電極が２個の場合（図５のｂ）には、ダミー電極が１個の場合（図５のａ）に比べ、ＥＳＲ散布がより小さいことを確認することができる。これにより、ダミー電極を２個形成する場合、電気的特性がより安定し、信頼性が高いといえる。
【０１５８】
表３には、本発明の他の実施形態である端子電極と外部電極の位置が互いに変えられた場合（図６参照）のＥＳＲ散布特性を示している。
【０１５９】
第１及び第４内部電極１４１、１４４はそれぞれ２層ずつ構成し、ＥＳＲは２００ｍΩになるように設計した。第１端子電極の幅Ｗ１１と第２端子電極の幅Ｗ１４は８００μｍと同一であり、第２接続部の長さＷ１２と第２接続部の長さＷ１３は同一にした。第３及び第４内部電極層には、それぞれ第１または第２ダミー電極１５１、１５２のうち１個を配置したり、または第１及び第２ダミー電極１５１、１５２をともに形成した。
【０１６０】
【表３】
2013128092.tif 000005
＊：本発明の範囲を外れるものである。
【０１６１】
表３を参照すると、第３及び第４内部電極層にそれぞれダミー電極が１個配置された場合は、端子電極の幅Ｗ１１、Ｗ１４に対する接続部の長さＷ１２、Ｗ１３の比率が０．４０以上の場合に、初めてＥＳＲの散布が２０％より小さくなり、安定した電気的特性を示した（実施例１１及び１２）。
【０１６２】
第３及び第４内部電極層にそれぞれダミー電極が２個配置された場合は、端子電極の幅に対する接続部の長さの比率が０．３０以上の場合に、初めてＥＳＲ散布が２０％より小さくなる（実施例１２〜１４）。
【０１６３】
端子電極の幅に対する接続部の長さの比率が、ダミー電極が２個の場合は３０％以上、ダミー電極が１個の場合は４０％以上の場合に、安定した電気的特性を確保することができる。これにより、ダミー電極が２個の場合には、ダミー電極が１個の場合に比べ、端子電極の幅に対する接続部の比率がより小さい場合にも安定した電気的特性を確保できることを確認することができる。
【０１６４】
本発明は、上述の実施形態及び添付の図面により限定されず、添付の特許請求の範囲により限定される。従って、特許請求の範囲に記載された本発明の技術的思想を外れない範囲内で様々な形態の置換、変形及び変更が出来るということは当技術分野の通常の知識を有する者には明白であり、これも本発明の範囲に属する。
【符号の説明】
【０１６５】
１０、１１０  誘電体本体
１１、１１１  誘電体層
２０、１２０  端子電極
２１、２２、１２１、１２２  第１及び第２端子電極
３０、１３０  外部電極
３１、３２、１３１、１３２  第１及び第２外部電極
４１〜４４、１４１〜１４４  第１〜第４内部電極
５１、５２、１５１、１５２  第１及び第２ダミー電極
Ｗ１、Ｗ４、Ｗ１１、Ｗ１４  第１及び第２端子電極の幅
Ｗ２、Ｗ３、Ｗ１２、Ｗ１３  第１及び第２接続部の長さ
【図１】
2013128092.tif 000006
【図２】
2013128092.tif 000007
【図３】
2013128092.tif 000008
【図４】
2013128092.tif 000009
【図５】
2013128092.tif 000010
【図６】
2013128092.tif 000011
【図７】
2013128092.tif 000012
【図８】
2013128092.tif 000013
【図９】
2013128092.tif 000014