(57)【要約】【課題】本発明は、特別な装置を用いずに、微細素子の容量を直接測定することができる容量測定回路、半導体装置および容量測定方法を提供する。【解決手段】本発明に係る容量測定回路１は、少なくとも１つの第１リングオシレータ（測定用リングオシレータ４）と、第１周辺回路部（測定用周辺回路部５）と、第２リングオシレータ（参照用リングオシレータ６）と、第２周辺回路部（参照用周辺回路部７）とを備えている。第１リングオシレータおよび第２リングオシレータに電力を供給する電源と、第１周辺回路部および第２周辺回路部に電力を供給する電源とは異なる。容量測定回路１は、第１出力信号の周波数および第１リングオシレータに流れる電流値より算出した第１容量から、第２出力信号の周波数および第２リングオシレータに流れる電流値より算出した第２容量を差引くことで測定対象の容量を測定することができる。【選択図】図１
2013007691.tif 000002
【特許請求の範囲】
【請求項１】
容量を測定することが可能な容量測定回路であって、
第１論理回路をリング状に複数接続し、前記第１論理回路ごとに測定対象の容量を接続してある少なくとも１つの第１リングオシレータと、
前記第１リングオシレータに接続され、前記第１リングオシレータからの第１出力信号の発振周波数を分周する第１分周器を少なくとも１つ有する第１周辺回路部と、
前記第１論理回路をリング状に複数接続してある第２リングオシレータと、
前記第２リングオシレータに接続され、前記第２リングオシレータからの第２出力信号の発振周波数を分周する第２分周器を少なくとも１つ有する第２周辺回路部と
を備え、
前記第１リングオシレータおよび前記第２リングオシレータに電力を供給する電源と、前記第１周辺回路部および前記第２周辺回路部に電力を供給する電源とが異なる容量測定回路。
【請求項２】
前記第１周辺回路部は、異なる発振周波数を分周する前記第１分周器および前記第２分周器を複数接続してあり、
前記第２周辺回路部は、異なる発振周波数を分周する前記第２分周器を複数接続してあり、
前記第１リングオシレータからの前記第１出力信号の発振周波数に応じて、前記第１出力信号を入力する前記第１分周器を切替え、
前記第２リングオシレータからの前記第２出力信号の発振周波数に応じて、前記第２出力信号を入力する前記第２分周器を切替える請求項１に記載の容量測定回路。
【請求項３】
前記第１リングオシレータを複数備え、
複数の前記第１リングオシレータのうち、駆動する前記第１リングオシレータを切替え、前記第１リングオシレータに接続してある前記測定対象の容量の測定を制御する制御部をさらに備える請求項１または請求項２に記載の容量測定回路。
【請求項４】
前記第１分周器と前記第２分周器とを共通の分周器で構成し、
前記制御部は、前記共通の分周器と接続する前記第１リングオシレータおよび前記第２リングオシレータを切替える請求項３に記載の容量測定回路。
【請求項５】
第１論理回路をリング状に複数接続し、前記第１論理回路ごとに測定対象の容量を接続してある少なくとも１つの第１リングオシレータと、
前記第１リングオシレータに接続され、前記第１リングオシレータからの第１出力信号の発振周波数を分周する第１分周器を少なくとも１つ有する第１周辺回路部と、
前記第１論理回路をリング状に複数接続してある第２リングオシレータと、
前記第２リングオシレータに接続され、前記第２リングオシレータからの第２出力信号の発振周波数を分周する第２分周器を少なくとも１つ有する第２周辺回路部と、
前記第１リングオシレータおよび前記第２リングオシレータに電力を供給する電源と接続するための第１電源パッドと、
前記第１リングオシレータおよび前記第２リングオシレータを接地するための第１グランドパッドと、
前記第１周辺回路部および前記第２周辺回路部に電力を供給する電源と接続するための第２電源パッドと、
前記第１周辺回路部および前記第２周辺回路部を接地するための第２グランドパッドと
を備える半導体装置。
【請求項６】
前記第１周辺回路部は、異なる発振周波数を分周する前記第１分周器を複数接続してあり、
前記第２周辺回路部は、異なる発振周波数を分周する前記第２分周器を複数接続してあり、
前記第１リングオシレータからの前記第１出力信号の発振周波数に応じて、前記第１出力信号を入力する前記第１分周器を切替え、
前記第２リングオシレータからの前記第２出力信号の発振周波数に応じて、前記第２出力信号を入力する前記第２分周器を切替える請求項５に記載の半導体装置。
【請求項７】
前記第１リングオシレータを複数備え、
複数の前記第１リングオシレータのうち、駆動する前記第１リングオシレータを切替え、前記第１リングオシレータに接続してある前記測定対象の容量の測定を制御する制御部をさらに備える請求項５または請求項６に記載の半導体装置。
【請求項８】
前記第１分周器と前記第２分周器とを共通の分周器で構成し、
前記制御部は、前記共通の分周器と接続する前記第１リングオシレータおよび前記第２リングオシレータを切替える請求項７に記載の半導体装置。
【請求項９】
前記第１リングオシレータおよび前記第２リングオシレータと、前記第１電源パッドおよび前記第１グランドパッドとの距離が均等になるように、前記第１電源パッドと、前記第１グランドパッドとを交互に配置してある請求項５〜請求項８のいずれか１項に記載の半導体装置。
【請求項１０】
前記第１リングオシレータと、前記第２リングオシレータとは近傍に配置してある請求項５〜請求項９のいずれか１項に記載の半導体装置。
【請求項１１】
前記第１リングオシレータおよび前記第２リングオシレータと、前記第１周辺回路部および前記第２周辺回路部と、前記第１電源パッドおよび前記第２電源パッドと、前記第１グランドパッドおよび前記第２グランドパッドとは、スクライブライン上に配置してある請求項５〜請求項１０のいずれか１項に記載の半導体装置。
【請求項１２】
第１論理回路をリング状に複数接続し、前記第１論理回路ごとに測定対象の容量を接続してある少なくとも１つの第１リングオシレータと、
前記第１リングオシレータに接続され、前記第１リングオシレータからの第１出力信号の発振周波数を分周する第１分周器を少なくとも１つ有する第１周辺回路部と、
前記第１論理回路をリング状に複数接続してある第２リングオシレータと、
前記第２リングオシレータに接続され、前記第２リングオシレータからの第２出力信号の発振周波数を分周する第２分周器を少なくとも１つ有する第２周辺回路部と
を備え、
前記第１リングオシレータおよび前記第２リングオシレータに電力を供給する電源と、前記第１周辺回路部および前記第２周辺回路部に電力を供給する電源とが異なる容量測定回路を用いて前記測定対象の容量を測定する容量測定方法であって、
前記第１分周器で分周した前記第１出力信号の周波数および前記第１リングオシレータに流れる電流値より第１容量を算出するステップと、
前記第２分周器で分周した前記第２出力信号の周波数および前記第２リングオシレータに流れる電流値より第２容量を算出するステップと、
算出した前記第１容量から、算出した前記第２容量を差引いて前記測定対象の容量を測定するステップと
を含む容量測定方法。
【請求項１３】
第１論理回路をリング状に複数接続し、前記第１論理回路ごとに測定対象の容量を接続してある少なくとも１つの第１リングオシレータと、
前記第１リングオシレータに接続され、前記第１リングオシレータからの第１出力信号の発振周波数を分周する第１分周器を少なくとも１つ有する第１周辺回路部と、
前記第１論理回路をリング状に複数接続してある第２リングオシレータと、
前記第２リングオシレータに接続され、前記第２リングオシレータからの第２出力信号の発振周波数を分周する第２分周器を少なくとも１つ有する第２周辺回路部と
を備え、
前記第１リングオシレータおよび前記第２リングオシレータに電力を供給する電源と、前記第１周辺回路部および前記第２周辺回路部に電力を供給する電源とが異なる容量測定回路を用いて前記測定対象の容量を測定する容量測定方法であって、
前記第１分周器で分周した前記第１出力信号の周波数および前記第１リングオシレータに流れる電流値を測定するステップと、
前記第２分周器で分周した前記第２出力信号の周波数および前記第２リングオシレータに流れる電流値を測定するステップと、
測定した前記第１出力信号の周波数および前記第１リングオシレータに流れる電流値と、測定した前記第２出力信号の周波数および前記第２リングオシレータに流れる電流値とから、前記測定対象の容量を直接算出するステップと
を含む容量測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量測定回路、半導体装置および容量測定方法に関し、特に、特殊な測定装置を用いることなしに微細素子の容量を測定することが可能な容量測定回路、半導体装置および容量測定方法に関する。
【背景技術】
【０００２】
従来、半導体基板上に形成した素子の容量を測定する場合、ＬＣＲメータを用いて素子の容量を測定していた。しかし、ＬＣＲメータを用いた測定では、測定装置の構成上、ｐＦオーダの大きな容量値を有している素子の容量を測定しなければ、ある程度の測定精度を確保することができなかった。そのため、素子の容量を測定するために、実際の回路では使用しないトランジスタサイズの素子を半導体基板上に形成し、ＬＣＲメータを用いて、当該素子の容量を測定している。
【０００３】
一方、半導体基板上に形成したトランジスタ特性を評価するために、トランジスタに流れる電流を測定する場合、測定対象のトランジスタのレイアウトパターンは、実際の回路で使用するトランジスタサイズの素子である。そのため、ＳＰＩＣＥ（Simulation  Program  with  Integrated  Circuit  Emphasis）を用いて回路シミュレーションを行なう場合に、ＬＣＲメータを用いて測定した容量値と、評価したトランジスタ特性とを用いると、測定対象のトランジスタサイズが異なるため、そのままの値を利用することができない。
【０００４】
また、近年、トランジスタの微細化により、プロセス条件の変化に対するトランジスタ特性の感度が高く、少しプロセス条件が変化しただけでトランジスタ特性が大きく変動する。そのため、定常的にトランジスタ特性や容量値をモニタして管理することが必要となる。モニタして管理する対象のトランジスタサイズは微細であるため、ＬＣＲメータを用いた測定では、素子の容量の測定精度を確保することができない。
【０００５】
測定精度を確保しつつ、微細素子の容量を測定する方法として、非特許文献１に開示してあるＣＭＣＢ（Charge  Based  Capacitance  Measurement）法がある。また、トランジスタ特性を評価するために、特許文献１〜３に開示してあるリングオシレータ回路を利用する方法がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−５７１６４号公報
【特許文献２】特許第４３４９２５７号公報
【特許文献３】特開２０１０−１０５１５号公報
【非特許文献】
【０００７】
【非特許文献１】ジェイ・シー・チェン（J.C.Chen）、外５名、「アン・オン−チップ，インターコネクト・キャパシタンス・キャラクタライゼーション・メソッド・ウイズ・サブ−フェムト−ファラッド・リゾリューション（“An On-Chip, interconnect capacitance characterization method with sub-femto-Farad resolution”）、IEEE 1997 Int. Conference on Microelectronic Test Structures、Vol 10、１９９７年３月
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、微細素子の容量を測定するＣＢＣＭ法は、容量を測定するために、入力パルスが２系統必要となり、その２系統の入力パルスを生成するためにパルスジェネレータが必要となる。パルスジェネレータは、半導体製造ラインにおいて、ＬＣＲメータのように通常利用される装置ではなく、定常的にトランジスタ特性や容量値をモニタして管理する場合、ＣＢＣＭ法を行なうためだけに別途購入する必要があった。
【０００９】
また、ＬＣＲメータを用いて素子の容量を測定する場合、微細素子の容量を直接測定できないため、実際の回路では使用しないトランジスタサイズの素子の容量を測定することになり、ＬＣＲメータを用いて測定した容量値と、評価したトランジスタ特性とを回路シミュレーションに用いると整合性が取れないという問題があった。
【００１０】
それゆえに、本発明は、上記問題点を解決するためになされたものであり、ＣＢＣＭ法のように特別な装置を用いずに、微細素子の容量を直接測定することができる容量測定回路、半導体装置および容量測定方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の一実施の形態によれば容量を測定することが可能な容量測定回路が提供される。本発明に係る容量測定回路は、第１リングオシレータと、その出力を分周する第１周辺回路部と、第２リングオシレータと、その出力を分周する第２周辺回路部とを備えている。第１のリングオシレータには、第２のリングオシレータとは異なり、測定対象の容量を接続してある。第１リングオシレータおよび第２リングオシレータに電力を供給する電源と、第１周辺回路部および第２周辺回路部に電力を供給する電源とは異なる。
【発明の効果】
【００１２】
本発明に係る容量測定回路は、第１分周器で分周した第１出力信号の周波数および第１リングオシレータに流れる電流値より算出した第１容量から、第２分周器で分周した第２出力信号の周波数および第２リングオシレータに流れる電流値より算出した第２容量を差引くことで測定対象の容量を測定することができる。そのため、本発明によれば、ＣＢＣＭ法よりも高い周波数で測定対象の容量を充放電することができ、微小な容量を精度よく測定することができる。また、本発明によれば、第１リングオシレータに寄生する容量を差引くことで、微小な容量を精度よく測定することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１に係る容量測定回路の回路構成を示す回路図である。
【図２】本発明の実施の形態１に係る測定用リングオシレータのインバータ回路に接続した測定対象の容量Ｃｔのレイアウトパターンを示す模式図である。
【図３】本発明の実施の形態１に係る参照用リングオシレータのインバータ回路と測定対象の容量Ｃｔとのレイアウトパターンを示す模式図である。
【図４】本発明の実施の形態１に係る測定用リングオシレータのインバータ回路に接続した別の測定対象の容量のレイアウトパターンを示す模式図である。
【図５】本発明の実施の形態１に係る測定用リングオシレータのインバータ回路に接続したさらに別の測定対象の容量のレイアウトパターンを示す模式図である。
【図６】半導体ウエハの外観を示す概略図である。
【図７】容量測定回路をスクライブライン上に配置した半導体装置の構成を示す模式図である。
【図８】本発明の実施の形態１に係る容量測定回路１を用いて測定対象の容量を測定する方法を説明するためのフローチャートである。
【図９】本発明の実施の形態１に係る容量測定回路を用いて測定対象の容量Ｃｔを測定するための構成を示すブロック図である。
【図１０】本発明の実施の形態１に係る容量測定回路を用いて測定対象の容量Ｃｔを測定する別の方法を説明するためのフローチャートである。
【図１１】本発明の実施の形態２に係る容量測定回路の構成を示す概略図である。
【図１２】本発明の実施の形態３に係る半導体装置の構成を示す概略図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る実施の形態について図面を参照して説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る容量測定回路の回路構成を示す回路図である。図１に示す容量測定回路１は、測定用回路部２、参照用回路部３を含んでいる。測定用回路部２は、測定用リングオシレータ４、測定用周辺回路部５を含んでいる。参照用回路部３は、参照用リングオシレータ６、参照用周辺回路部７を含んでいる。
【００１５】
測定用リングオシレータ４は、ＮＡＮＤゲート回路４１、複数のインバータ回路４２、インバータ回路４２ごとに接続してある測定対象の容量Ｃｔを含んでいる。測定用リングオシレータ４は、ＮＡＮＤゲート回路４１と、複数のインバータ回路４２とがリング状に接続してある。ＮＡＮＤゲート回路４１は、前段に接続するインバータ回路４２の出力信号と、イネーブル（ｅｎａｂｌｅ）信号とが入力され、後段に接続するインバータ回路４２に信号を出力する。ＮＡＮＤゲート回路４１は、“１”のイネーブル信号を入力することで測定用リングオシレータ４を起動させ、“０”のイネーブル信号を入力することで測定用リングオシレータ４を停止させる。
【００１６】
ＮＡＮＤゲート回路４１の後段に接続したインバータ回路４２は、ＮＡＮＤゲート回路４１から入力した信号を処理し、処理した信号を後段に接続したインバータ回路４２に出力する。ＮＡＮＤゲート回路４１の前段に接続したインバータ回路４２は、前段に接続したインバータ回路４２から入力した信号を処理し、処理した信号をＮＡＮＤゲート回路４１に出力するとともに、測定用周辺回路部５にも出力する。
【００１７】
測定用リングオシレータ４は、ＮＡＮＤゲート回路４１に“１”のイネーブル信号を入力することにより起動され、所定の周波数で発振動作を行う。ここで、測定用リングオシレータ４は、電源電圧を供給するための端子Ｖｄｄ１と、接地するための端子ＧＮＤとを有している。また、測定用リングオシレータ４は、インバータ回路４２ごとに接続してある測定対象の容量Ｃｔ以外に、寄生容量Ｃｒを有している。寄生容量Ｃｒは、測定対象の容量Ｃｔに並列した容量として図示してある。さらに、測定用リングオシレータ４は、リング状に接続する論理回路にインバータ回路４２を用いる場合に限定されるものではなく、ＮＡＮＤゲート回路やＮＯＲゲート回路などの論理回路を用いてもよい。
【００１８】
測定用周辺回路部５は、測定用リングオシレータ４からの出力信号の発振周波数を分周する分周器５１を有している。また、測定用周辺回路部５では、分周する発振周波数が異なる複数の分周器５１を直列に接続してある。最終段の分周器５１は、増幅器５２に接続され、出力信号が増幅されて出力端子Ｏｕｔｐｕｔ＿ｔから出力される。
【００１９】
なお、測定用周辺回路部５は、分周する発振周波数が異なる複数の分周器５１を有する場合に限定されるものではなく、測定用リングオシレータ４からの出力信号の発振周波数を分周することができれば、少なくとも１つの分周器５１を有していればよい。また、測定用周辺回路部５は、電源電圧を供給するための端子Ｖｄｄ２と、接地するための端子ＧＮＤとを有している。
【００２０】
測定用周辺回路部５は、測定用リングオシレータ４で発振させた出力信号の発振周波数を分周することで、測定対象の容量Ｃｔおよび寄生容量Ｃｒを充放電させた出力信号を取出すことができ、取出した出力信号の周波数および端子Ｖｄｄ１から測定用リングオシレータ４に流れる電流値Ｉｄｄ１ｔを測定することで測定対象の容量Ｃｔおよび寄生容量Ｃｒの合成容量を算出することができる。
【００２１】
ここで、測定用回路部２では、測定用リングオシレータ４に設けた端子Ｖｄｄ１と、測定用周辺回路部５に設けた端子Ｖｄｄ２とが異なるので、測定用リングオシレータ４に電力を供給する電源と、測定用周辺回路部５に電力を供給する電源とが異なる。そのため、測定用リングオシレータ４に電力を供給する電源は、測定用周辺回路部５に利用されることがないので、測定用回路部２では、インバータ回路４２ごとに接続してある測定対象の容量Ｃｔおよび寄生容量Ｃｒに充電される電荷量を検出することができる。
【００２２】
しかし、測定用リングオシレータ４は、前述したように測定対象の容量Ｃｔ以外に寄生容量Ｃｒを有している。そのため、測定用回路部２は、測定対象の容量Ｃｔのみを算出することができず、測定対象の容量Ｃｔおよび寄生容量Ｃｒの合成容量を算出することになる。
【００２３】
そこで、容量測定回路１は、測定用回路部２以外に、参照用回路部３を設けている。参照用回路部３は、参照用リングオシレータ６、参照用周辺回路部７を含んでいる。参照用リングオシレータ６は、測定用リングオシレータ４と同じ回路構成であり、ＮＡＮＤゲート回路６１、複数のインバータ回路６２を含んでいる。ただし、参照用リングオシレータ６は、測定用リングオシレータ４と異なり、インバータ回路６２ごとに測定対象の容量Ｃｔを接続していない。参照用リングオシレータ６も、ＮＡＮＤゲート回路６１と、複数のインバータ回路６２とがリング状に接続してある。ＮＡＮＤゲート回路６１は、前段に接続するインバータ回路６２の出力信号と、イネーブル（ｅｎａｂｌｅ）信号とが入力され、後段に接続するインバータ回路６２に信号を出力する。ＮＡＮＤゲート回路６１は、“１”のイネーブル信号を入力することで参照用リングオシレータ６を起動させ、“０”のイネーブル信号を入力することで参照用リングオシレータ６を停止させる。
【００２４】
ＮＡＮＤゲート回路６１の後段に接続したインバータ回路６２は、ＮＡＮＤゲート回路６１から入力した信号を処理し、処理した信号を後段に接続したインバータ回路６２に出力する。ＮＡＮＤゲート回路６１の前段に接続したインバータ回路６２は、前段に接続したインバータ回路６２から入力した信号を処理し、処理した信号をＮＡＮＤゲート回路６１に出力するとともに、測定用周辺回路部５にも出力する。
【００２５】
参照用リングオシレータ６は、ＮＡＮＤゲート回路６１に“１”のイネーブル信号を入力することにより起動され、所定の周波数で発振動作を行う。ここで、参照用リングオシレータ６は、電源電圧を供給するための端子Ｖｄｄ１と、接地するための端子ＧＮＤとを有している。また、参照用リングオシレータ６は、インバータ回路４２ごとに測定対象の容量Ｃｔを接続していないが、測定用リングオシレータ４と同様に寄生容量Ｃｒを有している。寄生容量Ｃｒは、インバータ回路６２ごとに接続するように図示してある。さらに、参照用リングオシレータ６も、リング状に接続する論理回路にインバータ回路６２を用いる場合に限定されるものではなく、測定用リングオシレータ４と同じ回路構成であればＮＡＮＤゲート回路やＮＯＲゲート回路などの論理回路を用いてもよい。
【００２６】
参照用周辺回路部７は、参照用リングオシレータ６からの出力信号の発振周波数を分周する分周器７１を有している。また、参照用周辺回路部７では、分周する発振周波数が異なる複数の分周器７１を直列に接続してある。最終段の分周器７１は、増幅器７２に接続され、出力信号が増幅されて出力端子Ｏｕｔｐｕｔ＿ｒから出力される。
【００２７】
なお、参照用周辺回路部７は、分周する発振周波数が異なる複数の分周器７１を有する場合に限定されるものではなく、参照用リングオシレータ６からの出力信号の発振周波数を分周することができれば、少なくとも１つの分周器７１を有していればよい。また、参照用周辺回路部７は、電源電圧を供給するための端子Ｖｄｄ２と、接地するための端子ＧＮＤとを有している。
【００２８】
参照用周辺回路部７は、参照用リングオシレータ６で発振させた出力信号の発振周波数を分周することで、寄生容量Ｃｒを充放電させた出力信号を取出すことができ、取出した出力信号の周波数および端子Ｖｄｄ１から参照用リングオシレータ６に流れる電流値Ｉｄｄ１ｒ電流値を測定することで寄生容量Ｃｒを算出することができる。
【００２９】
容量測定回路１は、測定用回路部２で算出した測定対象の容量Ｃｔおよび寄生容量Ｃｒの合成容量から、参照用回路部３で算出した寄生容量Ｃｒを差引くことで測定対象の容量Ｃｔのみを測定することができる。
【００３０】
なお、容量測定回路１は、測定用リングオシレータ４および参照用リングオシレータ６で発振させるため、各論理回路のスイッチング時間が非常に短く、また各論理回路を構成するＮＭＯＳ（negative-channel  metal  oxide  semiconductor）、ＰＭＯＳ（positive-channel  Metal  Oxide  Semiconductor）が同時に飽和領域で動作することがない。そのため、容量測定回路１は、測定用リングオシレータ４および参照用リングオシレータ６を発振させたとき、インバータ回路４２およびインバータ回路６２の端子Ｖｄｄ１と端子ＧＮＤとの間に流れる貫通電流を無視することができる。また、容量測定回路１は、測定対象の容量Ｃｔの容量負荷を大きくした場合、遅延時間が増加することになるが、測定対象の容量Ｃｔの測定には影響を与えることはない。
【００３１】
次に、各インバータ回路４２に接続する測定対象の容量Ｃｔについて説明する。図２は、本発明の実施の形態１に係る測定用リングオシレータ４のインバータ回路４２に接続した測定対象の容量Ｃｔのレイアウトパターンを示す模式図である。図２に示すレイアウトパターンでは、端子ＧＮＤに接続してある配線２１と、端子Ｖｄｄ２に接続してある配線２２との間に形成してあるトランジスタ２３を複数設けてある。インバータ回路４２は、配線４３を介して、トランジスタ２３のゲート配線２４と電気的に接続してある。なお、配線４３と、ゲート配線２４とは、接続部４４で電気的に接続してある。そのため、インバータ回路４２に接続する測定対象の容量Ｃｔは、トランジスタ２３のゲート配線２４の容量である。
【００３２】
図３は、本発明の実施の形態１に係る参照用リングオシレータ６のインバータ回路６２と測定対象の容量Ｃｔとのレイアウトパターンを示す模式図である。図３に示すレイアウトパターンでも、端子ＧＮＤに接続してある配線２１と、端子Ｖｄｄ２に接続してある配線２２との間に形成してあるトランジスタ２３を複数設けてある。しかし、インバータ回路６２は、トランジスタ２３のゲート配線２４近傍まで、配線６３を配置してあるが、電気的に接続していない。つまり、配線６３と、ゲート配線２４とは、電気的に接続する接続部がない。そのため、インバータ回路６２には、測定対象の容量Ｃｔのトランジスタ２３のゲート配線２４の容量が接続されていない。なお、配線６３が、トランジスタ２３のゲート配線２４近傍まで配置してあるのは、配線４３と形状をあわせることで寄生容量Ｃｒが、測定用リングオシレータ４と、参照用リングオシレータ６とで変化しないようにするためである。
【００３３】
各インバータ回路４２に接続する測定対象の容量Ｃｔは、トランジスタ２３のゲート配線２４の容量に限定されるものではなく、他の容量でもよい。図４は、本発明の実施の形態１に係る測定用リングオシレータ４のインバータ回路４２に接続した別の測定対象の容量Ｃｔのレイアウトパターンを示す模式図である。図４に示すレイアウトパターンでは、互いに隙間を空けて噛合状態に配置された一対の櫛形配線４５，４６と、一対の櫛形配線４５，４６の一方主面側に隙間を空けて直交して配置された平行配線４７とから構成されている。
【００３４】
各インバータ回路４２は、櫛形配線４５の一端に接続され、端子Ｖｄｄ２は、櫛形配線４６の一端に接続され、端子ＧＮＤは、平行配線４７のそれぞれの一端に接続されている。なお、端子Ｖｄｄ２は、平行配線４７のそれぞれの一端に接続され、端子ＧＮＤは、櫛形配線４６の一端に接続されてもよい。
【００３５】
測定用リングオシレータ４は、各インバータ回路４２に櫛形配線４５の一端を接続することで、櫛形配線４５，４６間の容量、一方の櫛形配線４５と平行配線４７間の容量を測定対象の容量Ｃｔとして測定することができる。なお、容量測定回路１は、測定用リングオシレータ４の各インバータ回路４２に櫛形配線４５の一端を接続する場合、図２および図３のトランジスタ２３のゲート配線２４の容量で示したように、参照用リングオシレータ６にも同様の寄生容量Ｃｒを有する配線と接続する。
【００３６】
図５は、本発明の実施の形態１に係る測定用リングオシレータ４のインバータ回路４２に接続したさらに別の測定対象の容量Ｃｔのレイアウトパターンを示す模式図である。図５に示すレイアウトパターンでは、端子ＧＮＤに接続してある配線５３と、端子Ｖｄｄ２に接続してある配線５４との間に形成してあるｎ型の拡散領域５５と、ｐ型の拡散領域５６とを複数設けてある。さらに、図５に示すレイアウトパターンでは、配線５３とｎ型の拡散領域５５とを接合する配線５７ａ、ｎ型の拡散領域５５とｐ型の拡散領域５６とを接合する配線５７ｂ、ｐ型の拡散領域５６と配線５４とを接合する配線５７ｃ、配線５３とゲート配線５８とを接合する配線５７ｄを設けてある。
【００３７】
インバータ回路４２は、配線４３を介して、配線５７ｂと電気的に接続してある。なお、配線４３と、配線５７ｂとは、接続部４４で電気的に接続してある。そのため、インバータ回路４２に接続する測定対象の容量Ｃｔは、ｎ型の拡散領域５５と、ｐ型の拡散領域５６との接合容量である。
【００３８】
容量測定回路１は、半導体ウエハ上のいずれの場所に配置されてもよいが、たとえば半導体ウエハのスクライブライン上にＴＥＧ（Test  Element  Group）として配置されてもよい。以下、容量測定回路１が、ＴＥＧとして半導体ウエハのスクライブライン上に配置される場合について説明する。
【００３９】
なお、ＴＥＧは、製造プロセス評価用、電気的特性評価用等のパターン、素子等であり、チップ面積の有効利用のため、チップの境界にあたるスクライブライン上に配置される場合が多い。
【００４０】
図６は、半導体ウエハの外観を示す概略図である。図６に示す半導体ウエハ１００には、マトリックス状に配置された複数のチップ１０１と、チップ１０１とチップ１０１との境界にあるスクライブライン１０２とが図示されている。
【００４１】
スクライブライン１０２上に、図１に示した容量測定回路１が配置されている。図７は、容量測定回路１をスクライブライン１０２上に配置した半導体装置の構成を示す模式図である。図７示す半導体装置は、図示していないスクライブライン上に形成した複数の電極パッド１０３、電極パッド１０３に接続する容量測定回路１を含んでいる。電極パッド１０３には、たとえば、アドレスを入力するための電極パッドＡ１〜Ａ６、イネーブル信号を入力するための電極パッドｅｎ、測定用回路部２の出力信号を出力する出力端子Ｏｕｔｐｕｔ＿ｔと接続する電極パッドＯＵＴ、接地する電極パッドＧＮＤ、端子Ｖｄｄ１と接続する電極パッドＶＤＤ１、端子Ｖｄｄ２と接続する電極パッドＶＤＤ２がある。
【００４２】
容量測定回路１は、電極パッド１０３と電極パッド１０３との間または近傍に配置してある。図７では、電極パッドｅｎと電極パッドＯＵＴとの間に配置してある容量測定回路１の測定用回路部２のみを図示してある。なお、電極パッドｅｎと電極パッドＯＵＴとの間には、容量測定回路１の参照用回路部３も配置してもよい。また、電極パッドｅｎと電極パッドＯＵＴとの間に、容量測定回路１の参照用回路部３を配置せずに、電極パッドＯＵＴと電極パッドＧＮＤの間に、容量測定回路１の参照用回路部３を配置してもよい。
【００４３】
次に、容量測定回路１を用いて測定対象の容量Ｃｔを測定する方法について説明する。図８は、本発明の実施の形態１に係る容量測定回路１を用いて測定対象の容量Ｃｔを測定する方法を説明するためのフローチャートである。図９は、本発明の実施の形態１に係る容量測定回路１を用いて測定対象の容量Ｃｔを測定するための構成を示すブロック図である。図９に示すブロック図には、測定対象の容量Ｃｔを接続した容量測定回路１に、電極パッドＶＤＤ１、電極パッドＶＤＤ２や電極パッドＯＵＴなどを介して接続された計測機器２００、および電源３００、計測機器２００、および電源３００を制御するためのコンピュータ４００が図示されている。
【００４４】
まず、容量測定回路１は、測定用回路部２のＮＡＮＤゲート回路４１に“１”のイネーブル信号が入力されると測定用リングオシレータ４が発振し、出力端子Ｏｕｔｐｕｔ＿ｔから出力信号を出力する。計測機器２００は、出力端子Ｏｕｔｐｕｔ＿ｔから出力された出力信号の周波数Ｆｔ、および端子Ｖｄｄ１から測定用リングオシレータ４に流れる電流値Ｉｄｄ１ｔを測定する。コンピュータ４００は、以下の式１に測定した周波数Ｆｔおよび電流値Ｉｄｄ１ｔを代入することで、測定対象の容量Ｃｔと寄生容量Ｃｒとを結合した容量Ａを算出する（ステップＳ８１）。
【００４５】
Ｉｄｄ１ｔ＝（Ｃｔ＋Ｃｒ）×Ｖｄｄ１ｔ×Ｆｔ・・・（式１）
なお、電圧値Ｖｄｄ１ｔは、測定用リングオシレータ４に電流値Ｉｄｄ１ｔが流れたときの端子Ｖｄｄ１における電圧値である。
【００４６】
次に、容量測定回路１は、参照用リングオシレータ６のＮＡＮＤゲート回路６１に“１”のイネーブル信号が入力されると参照用リングオシレータ６が発振し、出力端子Ｏｕｔｐｕｔ＿ｒから出力信号を出力する。計測機器２００は、出力端子Ｏｕｔｐｕｔ＿ｒから出力された出力信号の周波数Ｆｒ、および端子Ｖｄｄ１から参照用リングオシレータ６に流れる電流値Ｉｄｄ１ｒを測定する。コンピュータ４００は、以下の式２に測定した周波数Ｆｒおよび電流値Ｉｄｄ１ｒを代入することで、寄生容量Ｃｒの容量Ｂを算出することができる（ステップＳ８２）。
【００４７】
Ｉｄｄ１ｒ＝Ｃｒ×Ｖｄｄ１ｒ×Ｆｒ・・・（式２）
なお、電圧値Ｖｄｄ１ｒは、参照用リングオシレータ６に電流値Ｉｄｄ１ｒが流れたときの端子Ｖｄｄ１における電圧値である。
【００４８】
次に、コンピュータ４００は、算出した容量Ａから算出した容量Ｂを差引いて測定対象の容量Ｃｔを算出する（ステップＳ８３）。
【００４９】
容量測定回路１を用いて測定対象の容量Ｃｔを測定する方法は、図８に示すフローチャートに示す方法に限定されるものではない。図１０は、本発明の実施の形態１に係る容量測定回路１を用いて測定対象の容量Ｃｔを測定する別の方法を説明するためのフローチャートである。
【００５０】
まず、容量測定回路１は、測定用回路部２のＮＡＮＤゲート回路４１に“１”のイネーブル信号が入力されると測定用リングオシレータ４が発振し、出力端子Ｏｕｔｐｕｔ＿ｔから出力信号を出力する。計測機器２００は、出力端子Ｏｕｔｐｕｔ＿ｔから出力された出力信号の周波数Ｆｔ、および端子Ｖｄｄ１から測定用リングオシレータ４に流れる電流値Ｉｄｄ１ｔを測定する（ステップＳ１０１）。
【００５１】
次に、容量測定回路１は、参照用リングオシレータ６のＮＡＮＤゲート回路６１に“１”のイネーブル信号が入力されると参照用リングオシレータ６が発振し、出力端子Ｏｕｔｐｕｔ＿ｒから出力信号を出力する。計測機器２００は、出力端子Ｏｕｔｐｕｔ＿ｒから出力された出力信号の周波数Ｆｒ、および端子Ｖｄｄ１から参照用リングオシレータ６に流れる電流値Ｉｄｄ１ｒを測定する（ステップＳ１０２）。
【００５２】
次に、コンピュータ４００は、式１および式２から以下の式３を導く。
Ｃｔ＝Ｉｄｄ１ｔ／Ｖｄｄ１ｔ／Ｆｔ−（Ｉｄｄ１ｒ／Ｖｄｄ１ｒ／Ｆｒ）  （式３）
コンピュータ４００は、式３に、測定した周波数Ｆｔ，Ｆｒおよび電流値Ｉｄｄ１ｔ，Ｉｄｄ１ｒを代入することで、測定対象の容量Ｃｔを直接算出する（ステップＳ１０３）。
【００５３】
なお、容量測定回路１を用いて測定対象の容量Ｃｔを測定する方法は、計測機器２００、電源３００、およびコンピュータ４００を容量測定回路１に接続する構成に限定されるものではない。たとえば、電源３００、およびコンピュータ４００を内蔵した計測機器２００を容量測定回路１に接続する構成で、容量測定回路１を用いて、測定対象の容量Ｃｔを測定してもよい。
【００５４】
以上のように、本発明の実施の形態１に係る容量測定回路１は、測定用リングオシレータ４および参照用リングオシレータ６に電力を供給する電源（端子Ｖｄｄ１に接続する電源）と、測定用周辺回路部５および参照用周辺回路部７に電力を供給する電源（端子Ｖｄｄ２に接続する電源）とが異なる。そして、容量測定回路１は、インバータ回路４２ごとに測定対象の容量Ｃｔを接続した測定用リングオシレータ４を発振させて測定対象の容量Ｃｔを測定するので、ＣＢＣＭ法よりも高い周波数（約１０００倍）で測定対象の容量Ｃｔを充放電することができ、微小な容量を精度よく測定することができる。
【００５５】
容量測定回路１は、微小な容量を精度よく測定することができるので、トランジスタ（ゲート配線や接合等）、及び配線の容量値を、実回路と同じレイアウトパターンのまま、直接測定することができる。
【００５６】
また、容量測定回路１は、分周器５１で分周した出力信号の周波数Ｆｔおよび測定用リングオシレータ４に流れる電流値Ｉｄｄ１ｔより算出した容量Ａから、分周器７１で分周した出力信号の周波数Ｆｒおよび参照用リングオシレータ６に流れる電流値Ｉｄｄ１ｒより算出した容量Ｂを差引いて測定対象の容量Ｃｔを測定するので、測定用リングオシレータ４に寄生する寄生容量Ｃｒを差引くことができ、微小な容量を精度よく測定することができる。
【００５７】
なお、容量測定回路１は、リングオシレータを利用しているので、容量を測定するのと同時に、その容量負荷におけるリングオシレータの遅延の影響も評価することができる。
【００５８】
また、容量測定回路１の測定対象となる容量は、トランジスタ（ゲート配線など）、配線容量など配線接続できるものであれば、特に制限無く使用でき、その容量値を得ることができる。
【００５９】
さらに、容量測定回路１は、ＣＢＣＭ法で必要となるパルス生成装置が必要ではなく、コリレーションで一般的に利用されるリングオシレータを用いた測定を行なうことができる環境があれば容易に実施することができる。
【００６０】
（実施の形態２）
実施の形態１に係る容量測定回路１は、１つの参照用リングオシレータ６に対して１つの測定用リングオシレータ４を設け、１つのリングオシレータに対して１つの周辺回路部を設ける構成であった。しかし、本発明の実施の形態２に係る容量測定回路１は、１つの参照用リングオシレータ６に対して複数の測定用リングオシレータ４を設け、複数のリングオシレータに対して共通の周辺回路部を設ける構成である。
【００６１】
図１１は、本発明の実施の形態２に係る容量測定回路１の構成を示す概略図である。図１１に示す容量測定回路１は、３つの測定用リングオシレータ４、１つの参照用リングオシレータ６、共通の周辺回路部８、制御回路部９を含んでいる。なお、容量測定回路１には、１つの参照用リングオシレータ６に対して３つの測定用リングオシレータ４を設けた組が複数組設けてある。
【００６２】
測定用リングオシレータ４および参照用リングオシレータ６は、図１に示した構成と同じであるため、同じ構成要素に同じ符号を付して詳細な説明を繰返さない。なお、１組に含まれる３つの測定用リングオシレータ４と１つの参照用リングオシレータ６とは、近傍に配置してある。そのため、測定用リングオシレータ４および参照用リングオシレータ６を構成する素子を製造するプロセスのバラツキを抑えることができ、容量値を測定する精度が向上する。
【００６３】
共通の周辺回路部８は、分周する発振周波数が異なる分周器８１，８２，８３、分周器８１，８２，８３の入出力を切替えるスイッチング回路８４，８５，８６、組を切替えるＯＲ回路８７を含んでいる。
【００６４】
スイッチング回路８４は、３つの測定用リングオシレータ４および１つの参照用リングオシレータ６からの出力を切替えて分周器８１に入力する。分周器８１は、測定用リングオシレータ４および参照用リングオシレータ６からの比較的高い発振周波数の出力信号を分周する。
【００６５】
スイッチング回路８５は、分周器８１で分周した出力信号を切替えてＯＲ回路８７に入力する。ＯＲ回路８７は、各組のスイッチング回路８５から出力された出力信号のいずれかを分周器８２に入力する。分周器８２は、分周器８１で分周して発振周波数が低くなった出力信号を分周し、分周器８３およびスイッチング回路８６に出力する。分周器８３は、分周器８２で分周して発振周波数がさらに低くなった出力信号を分周し、スイッチング回路８６に出力する。スイッチング回路８６は、図示しない電極パッドＳＥＬから入力される周波数切替え信号に基づいて、分周器８２で分周した出力信号または分周器８３で分周した出力信号を切替えて、図示しない電極パッドＯＵＴから出力する。
【００６６】
制御回路部９は、測定用リングオシレータ４、参照用リングオシレータ６、分周器８１、およびスイッチング回路８４，８５に制御信号を供給して動作を制御している。具体的に、制御回路部９は、３つの測定用リングオシレータ４および１つの参照用リングオシレータ６に制御信号を供給して、起動するリングオシレータを制御する。また、制御回路部９は、スイッチング回路８４に制御信号を供給して、３つの測定用リングオシレータ４および１つの参照用リングオシレータ６からの出力信号のうち、いずれの出力信号を分周器８１に入力するかの切替えを制御する。
【００６７】
制御回路部９は、６ビットのアドレスが入力されると、６４ビットの制御信号が出力され、各組の測定用リングオシレータ４やスイッチング回路８４などに４ビットずつ供給されている。
【００６８】
なお、共通の周辺回路部８に含まれる分周器８１，８２，８３、スイッチング回路８４，８５，８６、ＯＲ回路８７は、測定用リングオシレータ４および参照用リングオシレータ６に電力を供給する端子Ｖｄｄ１と異なる端子Ｖｄｄ２にそれぞれ接続してある。
【００６９】
以上のように、本実施の形態２に係る容量測定回路１は、制御回路（制御部）９が、複数の測定用リングオシレータ４のうち、駆動する測定用リングオシレータ４を切替え、測定用リングオシレータ４に接続してある測定対象の容量の測定を制御する。そのため、複数の種類の測定対象の容量を、それぞれの測定用リングオシレータ４に接続して形成しておくことで、本実施の形態２に係る容量測定回路１は、駆動する測定用リングオシレータ４を切替えることで複数の測定対象の容量を容易に測定することができる。
【００７０】
また、本実施の形態２に係る容量測定回路１は、測定用リングオシレータ４に接続する分周器と、参照用リングオシレータ６に接続する分周器とを共通の分周器で構成するため、共通の周辺回路部８を設けている。そして、制御回路（制御部）９は、共通の周辺回路部８の分周器と接続する測定用リングオシレータ４および参照用リングオシレータ６をスイッチング回路８４で切替えている。そのため、本実施の形態２に係る容量測定回路１は、重複した分周器を設ける必要がなく、回路規模を小さくすることができる。また、本実施の形態２に係る容量測定回路１をＴＥＧとして半導体ウエハのスクライブライン上に配置された場合であっても、ＴＥＧを搭載する面積を小さくすることができる。
【００７１】
さらに、本実施の形態２に係る容量測定回路１は、共通の周辺回路部８は、異なる発振周波数を分周する分周器８１，８２，８３を複数接続してあり、測定用リングオシレータ４および参照用リングオシレータ６からの出力信号の発振周波数に応じて、出力信号を入力する分周器８１，８２，８３を切替える。容量測定回路１は、図示しない電極パッドＯＵＴから出力する信号の周波数を、スペクトラムアナライザ等の装置で測定するが、接続する装置の検出可能な周波数帯域には制限がある。しかし、測定用リングオシレータ４に接続する測定対象の容量の大きさによって、出力信号の発振周波数も大きく変化するため、接続する装置の検出可能な周波数帯域内に収まらない場合がある。そのため、本実施の形態２に係る容量測定回路１は、出力信号を入力する分周器８１，８２，８３を切替えることで、接続する装置の検出可能な周波数帯域内に収まるように出力信号の発振周波数を調整することができる。
【００７２】
（実施の形態３）
図１１に示した容量測定回路１を、ＴＥＧとして半導体ウエハのスクライブライン上に、複数の電極パッドとともに配置した構成について説明する。図１２は、本発明の実施の形態３に係る半導体装置の構成を示す概略図である。図１２に示す半導体装置は、図示していないスクライブライン上に形成した複数の電極パッド１０３、電極パッド１０３に接続する容量測定回路１を含んでいる。電極パッド１０３には、たとえば、アドレスを入力するための電極パッドＡ１〜Ａ６、周波数切替え信号を入力するための電極パッドＳＥＬ、容量測定回路１の出力信号を出力するスイッチング回路８６と接続する電極パッドＯＵＴがある。さらに、電極パッド１０３には、たとえば、測定用リングオシレータ４および参照用リングオシレータ６と接続する電極パッドＶＤＤ１，ＶＤＤ２，・・・、測定用リングオシレータ４および参照用リングオシレータ６を接地する電極パッドＧＮＤ１，ＧＮＤ２，・・・、共通の周辺回路部８と接続する電極パッドＶＤＤｃ、共通の周辺回路部８を接地する電極パッドＧＮＤｃである。
【００７３】
容量測定回路１は、電極パッド１０３と電極パッド１０３との間または近傍に配置してある。図１２では、例えば、電極パッドＶＤＤ１から電極パッドＧＮＤまでの間に配置した容量測定回路１のみを図示してある。
【００７４】
また、容量測定回路１は、測定用リングオシレータ４および参照用リングオシレータ６と、電極パッドＶＤＤ１，ＶＤＤ２，・・・、および電極パッドＧＮＤ１，ＧＮＤ２，・・・との距離が均等になるように、電極パッドＶＤＤ１，ＶＤＤ２，・・・と、電極パッドＧＮＤ１，ＧＮＤ２，・・・とを交互に配置してある。そのため、容量測定回路１は、測定用リングオシレータ４および参照用リングオシレータ６から電極パッドＶＤＤ１，ＶＤＤ２，・・・までの抵抗値と、測定用リングオシレータ４および参照用リングオシレータ６から電極パッドＧＮＤ１，ＧＮＤ２，・・・までの抵抗値とが均等になり、電源ドロップの影響を抑えることができる。
【００７５】
なお、図１２に示す容量測定回路１は、図１１に示した容量測定回路１と同じ回路構成であるため、同じ構成要素に同じ符号を付して詳細な説明を省略する。制御回路部９は、入力側の端子を電極パッドＡ１〜Ａ６にそれぞれ接続してある。また、スイッチング回路８６は、周波数切替え信号を入力するため、電極パッドＳＥＬと接続してある。
【００７６】
以上のように、本発明の実施の形態３に係る半導体装置は、測定用リングオシレータ４および参照用リングオシレータ６と、電極パッドＶＤＤ１，ＶＤＤ２，・・・、および電極パッドＧＮＤ１，ＧＮＤ２，・・・との距離が均等になるように、電極パッドＶＤＤ１，ＶＤＤ２，・・・と、電極パッドＧＮＤ１，ＧＮＤ２，・・・とを交互に配置してあるので、電源ドロップの影響を抑えることができ、測定用リングオシレータ４の遅延値および容量値を精度よく測定することができる。
【００７７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７８】
１  容量測定回路、２  測定用回路部、３  参照用回路部、４  測定用リングオシレータ、５  測定用周辺回路部、６  参照用リングオシレータ、７  参照用周辺回路部、８  周辺回路部、９  制御回路部、２１，２２，４３，５３，５４，５７ａ，５７ｂ，５７ｃ，５７ｄ，６３  配線、２３  トランジスタ、２４，５８  ゲート配線、４１，６１  ゲート回路、４２，６２  インバータ回路、４４  接続部、４５，４６  櫛形配線、４７  平行配線、５１，７１，８１，８２，８３  分周器、５２，７２  増幅器、５５，５６  拡散領域、８４，８５，８６  スイッチング回路、８７  ＯＲ回路、１００  半導体ウエハ、１０１  チップ、１０２  スクライブライン、１０３  電極パッド。
【図１】
2013007691.tif 000003
【図２】
2013007691.tif 000004
【図３】
2013007691.tif 000005
【図４】
2013007691.tif 000006
【図５】
2013007691.tif 000007
【図６】
2013007691.tif 000008
【図７】
2013007691.tif 000009
【図８】
2013007691.tif 000010
【図９】
2013007691.tif 000011
【図１０】
2013007691.tif 000012
【図１１】
2013007691.tif 000013
【図１２】
2013007691.tif 000014