(57)【要約】【課題】補償回路と減衰器とを設ける構成であっても、結合特性の結合量の低下を抑制しながら、デバイス面積や挿入損失の増加を防ぐことができる方向性結合器を実現する。【解決手段】方向性結合器１は、主線路２と、副線路３と、補償回路６Ａ，６Ｂと、減衰器５Ａ，５Ｂと、を備えている。補償回路６Ａ，６Ｂは、副線路に接続されていて、カップリングポートと信号入力ポートとの間での結合量の周波数偏差を補償する。減衰器５Ａ，５Ｂは、副線路３と補償回路６Ａ，６Ｂとの間に接続されていて、通過する信号を減衰させる。補償回路６Ａ，６Ｂは、信号ラインとグランドとの間に直列に接続されている抵抗Ｒと、抵抗Ｒと減衰器５Ａ，５Ｂとの間に接続されているリアクタンス回路４Ａ，４Ｂ部とを備えている。【選択図】図１
2013183351.tif 000002
【特許請求の範囲】
【請求項１】
信号入力ポートと信号出力ポートの間に接続されている主線路と、
カップリングポートとアイソレーションポートとの間に接続されていて、結合容量と相互インダクタンスとにより前記主線路に結合している副線路と、
前記カップリングポートと前記副線路との間に接続されていて、前記カップリングポートと前記信号入力ポートとの間での結合量の周波数偏差を補償する補償回路と、
前記副線路と前記補償回路との間に接続されていて、通過する信号を減衰させる減衰器と、
を備え、
前記補償回路は、前記カップリングポートとグランドとの間に接続されている抵抗部と、前記抵抗部と前記減衰器との間に接続されているリアクタンス部と、を備える、方向性結合器。
【請求項２】
前記リアクタンス部は、共振回路を備える、請求項１に記載の方向性結合器。
【請求項３】
前記リアクタンス部は、前記共振回路の共振Ｑを調整する調整用リアクタンスを備える、請求項２に記載の方向性結合器。
【請求項４】
前記共振回路は、信号ラインに対して第一端が接続される第１のリアクタンスと、第１のリアクタンスの第二端とグランドとの間に接続される第２のリアクタンスとを備えていて、前記調整用リアクタンスは、前記第１のリアクタンスの第二端とグランドとの間に第一端が接続されていて、前記抵抗部は前記調整用リアクタンスの第二端とグランドとの間に接続されている、請求項３に記載の方向性結合器。
【請求項５】
前記第１のリアクタンスはキャパシタであり、前記第２のリアクタンスはインダクタであり、前記調整用リアクタンスはキャパシタである、請求項４に記載の方向性結合器。
【請求項６】
前記補償回路を第１の補償回路とし、前記減衰器を第１の減衰器として、
前記アイソレーションポートと前記副線路との間に接続されていて、前記アイソレーションポートと前記信号出力ポートとの間での結合量の周波数偏差を補償する第２の補償回路と、
前記副線路と前記第２の補償回路との間に接続されていて、通過する信号を減衰させる第２の減衰器と、
を備え、
前記第２の補償回路は、前記アイソレーションポートとグランドとの間に接続されている抵抗部と、前記抵抗部と前記第２の減衰器との間に接続されているリアクタンス部と、を備える、請求項１〜５のいずれかに記載の方向性結合器。
【請求項７】
前記主線路、前記副線路、前記補償回路、および、前記減衰器は、要部が薄膜プロセスにより形成されている、請求項１〜６のいずれかに記載の方向性結合器。
【請求項８】
前記主線路、前記副線路、前記補償回路、および、前記減衰器が同一主面上に形成されている半絶縁性基板を備える、請求項１〜７のいずれかに記載の方向性結合器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波信号の測定などの用途に利用される方向性結合器に関し、特に伝送線路型の方向性結合器に関する。
【背景技術】
【０００２】
従来、高周波信号の測定などの用途に方向性結合器が用いられている。
【０００３】
図８（Ａ）は、携帯電話装置等のＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）送信回路１００の一般的なブロック図である。ＲＦ送信回路１００は、アンテナ１１１、方向性結合器１２０Ａ、送信電力増幅器１１３、変調回路１１２、および検波回路１１４を備えている。方向性結合器１２０Ａは伝送線路型のものであり、主線路１２１と結合線路（副線路）１２２とを備えている。主線路１２１はアンテナ１１１と送信電力増幅器１１３との間に接続されている。検波回路１１４は方向性結合器１２０Ａの副線路１２２に接続されていて、主線路１２１と結合する副線路１２２からの信号に基づいて送信電力増幅器１１３を制御する。
【０００４】
図８（Ｂ）は、方向性結合器１２０Ａの実施例に係る等価回路図である。ここでは、方向性結合器１２０Ａは、主線路１２１と副線路１２２との間に発生する相互インダクタンスの磁界結合係数Ｋｍ、および、結合容量の電界結合係数Ｋｃ、が１の理想的な回路としている。主線路１２１と副線路１２２とは、両線路間の分布容量（結合容量）により互いに電界結合するとともに、相互インダクタンスにより互いに磁界結合する。主線路１２１の両端は信号入力ポートＲＦｉｎと信号出力ポートＲＦｏｕｔとに接続されている。副線路１２２の両端はカップリングポートＣＰＬとアイソレーションポートＩＳＯとに接続されている。なお、信号入力ポートＲＦｉｎは、送信電力増幅器が接続されるものである。信号出力ポートＲＦｏｕｔは、アンテナが接続されるものである。カップリングポートＣＰＬは、検波回路が接続されるものである。アイソレーションポートＩＳＯは、終端負荷が接続されるものである。
【０００５】
この方向性結合器１２０Ａでは、信号入力ポートＲＦｉｎから信号Ｓ１が入力されると、電界結合によって、副線路１２２でカップリングポートＣＰＬの方向に信号Ｓ２が、アイソレーションポートＩＳＯの方向に信号Ｓ３が伝搬する。また、磁界結合によって、副線路１２２とグランドとによる閉ループでアイソレーションポートＩＳＯからカップリングポートＣＰＬの方向に信号Ｓ４、信号Ｓ５が伝搬する。カップリングポートＣＰＬに流れる信号Ｓ２，Ｓ４は位相が揃い、カップリングポートＣＰＬからは信号Ｓ２と信号Ｓ４の電力を加算した信号が出力される。一方、アイソレーションポートＩＳＯに流れる信号Ｓ３，Ｓ５は位相が逆相であり、アイソレーションポートＩＳＯでは信号Ｓ３と信号Ｓ５の電力が打ち消し合うことになる。したがって、カップリングポートＣＰＬの出力から、ＲＦ送信回路１００の出力電力を検出することが可能である。
【０００６】
なお、通常は、アイソレーションポートＩＳＯには、終端抵抗が接続され、アンテナからの反射信号をグランドに逃がすように構成される。しかしながら近年では、アンテナからの反射を検出するために検波回路が設けられることもある。その場合、アンテナからの反射信号に対して、各ポート（信号入力ポートと信号出力ポート、カップリングポートとアイソレーションポート）の機能が逆に作用することになる。
【０００７】
また、近年では、広帯域で方向性結合器を利用することに対する要望が大きくなっている。例えば、携帯電話システムで利用される７００ＭＨｚから９００ＭＨｚの信号に対して、単一の方向性結合器や検波回路を対応させることが求められている。
【０００８】
図８（Ｃ）は、方向性結合器１２０Ａにおける出力特性を示す図である。なお、図中に示す結合特性とは、信号入力ポートＲＦｉｎとカップリングポートＣＰＬとの間での結合量の周波数特性を指している。アイソレーション特性とは、信号入力ポートＲＦｉｎとアイソレーションポートＩＳＯとの間での結合量（アイソレーション）の周波数特性を指している。挿入損失特性とは、信号入力ポートＲＦｉｎと信号出力ポートＲＦｏｕｔとの間での結合量（挿入損失）の周波数特性を指している。反射損失特性とは、信号入力ポートＲＦｉｎでの入出力の結合量（反射損失）の周波数特性を指している。方向性特性とは、アイソレーション特性と結合特性との差分にあたる周波数特性を指している。
【０００９】
この方向性結合器１２０Ａでは、７００ＭＨｚから９００ＭＨｚにかけて、電磁界結合の周波数特性（例えば＋６ｄＢ／Ｏｃｔ．）により、結合量が一定の割合で変化する結合特性を有している。具体的には、結合特性が、７００ＭＨｚと９００ＭＨｚとで約２．１ｄＢの周波数偏差を有している。このように結合量に周波数偏差がある場合には、方向性結合器１２０Ａとして、利用可能な周波数帯域を異ならせた数種のものを用意して、携帯電話システムの周波数帯域に応じて、検波回路の種類を異ならせる必要があり、単一の方向性結合器で対応することができない場合が生じる。
【００１０】
そこで、単一の構成の方向性結合器を広帯域に対応させるために、カップリングポートやアイソレーションポートに周波数特性の補償回路が接続されることがある（例えば、特許文献１参照）。
図９（Ａ）は、補償回路が接続された方向性結合器の実施例に係る等価回路図である。この方向性結合器１２０Ｂは、カップリングポートＣＰＬに補償回路１２３Ａが接続され、アイソレーションポートＩＳＯにも補償回路１２３Ｂが接続されている。補償回路１２３Ａ，１２３Ｂは、それぞれ、信号ラインとグランドとの間に接続されているキャパシタンスからなる。この補償回路１２３Ａ，１２３Ｂは、カットオフ周波数以上で、減衰量が一定の割合（例えば−６ｄＢ／Ｏｃｔ．）で変化する減衰特性を有する。このような補償回路１２３Ａ，１２３Ｂを設けることにより、特定の周波数帯域（７００ＭＨｚ〜９００ＭＨｚ）において、結合特性やアイソレーション特性を平坦化することができる。ただし、このような補償回路１２３Ａ，１２３Ｂを接続することで、周波数によっては、補償回路１２３Ａ，１２３Ｂと副線路１２２との間での信号の反射（不整合）が大きくなる。そこで、この方向性結合器１２０Ｂでは、補償回路１２３Ａ，１２３Ｂと副線路１２２との間に、アッテネータ（減衰器）１２４Ａ，１２４Ｂが接続されている。減衰器１２４Ａ，１２４Ｂは、たとえば、−１０ｄＢの通過特性を有するものである。減衰器１２４Ａ，１２４Ｂを設けることで、補償回路１２３Ａ，１２３Ｂと副線路１２２との間で発生する信号の反射（不整合）の影響を低減することができる。
【００１１】
図９（Ｂ）は、方向性結合器１２０Ｂの出力特性を示す図である。この方向性結合器１２０Ｂでは、結合特性において、７００ＭＨｚと９００ＭＨｚとの間での結合量の周波数偏差が約１．０ｄＢ以下である。ただし、減衰器１２４Ａ，１２４Ｂにより信号を減衰させているため、図８（Ｃ）に示す減衰器を設けない場合よりも、結合特性の結合量が約１５ｄＢ低下して約３６ｄＢとなっている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００９−０４４３０３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
前述の方向性結合器１２０Ｂでは、結合特性における結合量の周波数偏差を低減することができるが、結合特性における結合量自体が低下し、検波回路での正確な検波に必要な結合量（例えば、−２５ｄＢ程度）を確保できないことがある。それを防ぐためには、主線路と副線路との間での相互インダクタンスや結合容量を大きくして、結合特性の結合量自体を大きくする必要がある。
【００１４】
図１０（Ａ）は、主線路と副線路との間の結合量を大きくした方向性結合器１２０Ｃの実施例に係る等価回路図である。この方向性結合器１２０Ｃは、前述の方向性結合器１２０Ｂと比べ、主線路１２１や副線路１２２のリアクタンス値を５倍にしている。図１０（Ｂ）は、方向性結合器１２０Ｃの出力特性を示す図である。この方向性結合器１２０Ｃでは、結合特性における７００ＭＨｚと９００ＭＨｚとでの結合量の周波数偏差が約１．０ｄＢ以下である。また、結合特性の結合量は約２３ｄＢである。このように、主線路や副線路のリアクタンス値を大きくすることで、結合特性における周波数偏差を低減しながら、結合量を大きくすることができる。
【００１５】
ただし、方向性結合器１２０Ｃでは、主線路１２１と副線路１２２との間の結合量を大きく増大させているために、挿入損失特性の劣化（挿入損失の増大）が起こることになる。また、そのような結合量を得るリアクタンス値を実現するためには、前述のようにリアクタンス値を５倍にする必要があり、その結果、主線路と副線路とが占めるデバイス面積が大幅に増加してしまう。
【００１６】
そこで、この発明の目的は、補償回路と減衰器とを設ける構成であっても、結合特性における結合量の低下を抑制しながら、デバイス面積や挿入損失の増加を防ぐことができる方向性結合器を実現することにある。
【課題を解決するための手段】
【００１７】
この発明に係る方向性結合器は、主線路と、副線路と、補償回路と、減衰器と、を備えている。主線路は、信号入力ポートと信号出力ポートの間に接続されている。副線路は、カップリングポートとアイソレーションポートとの間に接続されていて、結合容量と相互インダクタンスとにより主線路に結合している。補償回路は、副線路に接続されていて、カップリングポートと信号入力ポートとの間での結合量の周波数偏差を補償する。減衰器は、副線路と補償回路との間に接続されていて、通過する信号を減衰させる。ここで、補償回路は、カップリングポートとグランドとの間に接続されている抵抗部と、抵抗部と減衰器との間に接続されているリアクタンス部と、を備えている。
【００１８】
この構成では、補償回路にリアクタンス部を設けることで、信号入力ポートとカップリングポートとの間での結合量の周波数偏差を補償することができる。そして、補償回路に損失のある抵抗部を設けることで、補償回路と減衰器との間での信号の反射（不整合）を小さなものにできる。これにより、減衰量が小さな減衰器を用いても、補償回路での反射（不整合）の影響を抑えることができる。したがって、結合量を確保するために必要な、主線路や副線路のリアクタンス値が小さくなり、デバイス面積や挿入損失の増加を防ぐことができる。
【００１９】
上述の方向性結合器において、リアクタンス部は、共振回路を備えると好適である。
【００２０】
上述の方向性結合器において、リアクタンス部は、共振回路の共振Ｑを調整する調整用リアクタンスを備えると好適である。
【００２１】
上述の方向性結合器において、共振回路は、信号ラインに対して第一端が接続される第１のリアクタンスと、第１のリアクタンスの第二端とグランドとの間に接続される第２のリアクタンスとを備えていて、調整用リアクタンスは、第１のリアクタンスの第二端とグランドとの間に第一端が接続されていて、抵抗部は調整用リアクタンスの第二端とグランドとの間に接続されていると好適である。
【００２２】
上述の方向性結合器において、第１のリアクタンスはキャパシタであり、第２のリアクタンスはインダクタであり、調整用リアクタンスはキャパシタであってもよい。
【００２３】
上述の方向性結合器において、主線路、副線路、補償回路、および、減衰器は、要部が薄膜プロセスにより形成されていると好適である。
【００２４】
上述の方向性結合器において、主線路、副線路、補償回路、および、減衰器が同一主面上に形成されている半絶縁性基板を備えると好適である。
【発明の効果】
【００２５】
この発明によれば、抵抗部を備える補償回路を方向性結合器に設けることにより、結合特性における結合量の周波数偏差を補償しながら、補償回路での信号の反射（不整合）を小さなものにできる。これにより、補償回路での信号の反射（不整合）を抑制するための減衰器の減衰量が小さい場合であっても、補償回路での反射（不整合）の影響を抑えることができる。したがって、結合量を確保するために必要な、主線路や副線路のリアクタンス値が小さくなり、デバイス面積や挿入損失の増加を防ぐことができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施形態に係る方向性結合器の模式図である。
【図２】本発明の実施例に係る方向性結合器の平面図である。
【図３】本発明の実施例に係る方向性結合器の等価回路図である。
【図４】本発明の実施例に係る方向性結合器の出力特性図である。
【図５】本発明の実施例に係る補償回路と比較形態に係る補償回路との等価回路図である。
【図６】本発明の実施例に係る補償回路と従来構成に係る補償回路との出力特性である。
【図７】本発明の他の実施形態に係る補償回路について説明する図である。
【図８】方向性結合器の従来構成例を説明する図である。
【図９】方向性結合器の従来構成例を説明する図である。
【図１０】方向性結合器の従来構成例を説明する図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施形態に係る方向性結合器の概略構成および動作について説明する。
【００２８】
図１は、本発明の実施形態に係る方向性結合器１の模式図である。
【００２９】
方向性結合器１は、外部接続端子として、信号入力ポートＲＦｉｎと信号出力ポートＲＦｏｕｔとカップリングポートＣＰＬとアイソレーションポートＩＳＯとを備えている。この方向性結合器１は、ＲＦ送信回路に用いられる場合は、信号入力ポートＲＦｉｎが、送信電力増幅器に接続される。そして、信号出力ポートＲＦｏｕｔが、アンテナに接続され、カップリングポートＣＰＬが、検波回路または終端抵抗に接続され、アイソレーションポートＩＳＯが、終端負荷または検波回路に接続される。
【００３０】
また、方向性結合器１は、内部要素として、主線路２と結合線路（副線路）３と減衰器５Ａ，５Ｂと補償回路６Ａ，６Ｂとを備えている。補償回路６Ａ，６Ｂは、リアクタンス回路４Ａ，４Ｂと抵抗Ｒとを備えている。抵抗Ｒは本実施形態における抵抗部に相当する。リアクタンス回路４Ａ，４Ｂは、本実施形態におけるリアクタンス部に相当する。
【００３１】
主線路２は、信号入力ポートＲＦｉｎと信号出力ポートＲＦｏｕｔとの間に接続されている。副線路３は、主線路２との間の分布容量（結合容量）により主線路２と容量結合し、主線路２との間の相互インダクタンスにより主線路２と磁界結合する。
リアクタンス回路４Ａ，４Ｂと抵抗Ｒとは、損失を有する補償回路６Ａ，６Ｂを構成している。リアクタンス回路４Ａは、カップリングポートＣＰＬと、副線路３の第一端との間に接続されている。このリアクタンス回路４Ａは、所定の減衰特性に設定されたものである。リアクタンス回路４Ａの減衰特性は、所定の周波数帯域で、信号入力ポートＲＦｉｎとカップリングポートＣＰＬとの間での結合量の周波数偏差を補償するように設定される。リアクタンス回路４Ｂは、アイソレーションポートＩＳＯと、副線路３の第二端との間に接続されている。このリアクタンス回路４Ｂは、所定の減衰特性が設定されたものである。リアクタンス回路４Ｂの減衰特性は、所定の周波数帯域で、信号出力ポートＲＦｏｕｔとアイソレーションポートＩＳＯとの間での結合量の周波数偏差を補償するように設定される。
【００３２】
減衰器５Ａは、リアクタンス回路４Ａと、副線路３の第一端との間に接続されている。この減衰器５Ａは、所定の減衰量を持ち、補償回路６Ａからの反射信号を減衰させ、補償回路６Ａの不整合の影響を低減する。減衰器５Ｂは、リアクタンス回路４Ｂと、副線路３の第二端との間に接続されている。この減衰器５Ｂは、所定の減衰量を持ち、補償回路６Ｂからの反射信号を減衰させ、補償回路６Ｂの不整合の影響を低減する。
【００３３】
リアクタンス回路４Ａとともに補償回路６Ａを構成する抵抗Ｒは、リアクタンス回路４Ａとグランド電位との間に接続されていて、補償回路６Ａの挿入損失を増加させ、補償回路６Ａの反射損失を減少させる。即ち、補償回路６Ａの反射信号を小さくする。リアクタンス回路４Ｂとともに補償回路６Ｂを構成する抵抗Ｒは、リアクタンス回路４Ｂとグランド電位との間に接続されていて、補償回路６Ｂの挿入損失を増加させ、補償回路６Ｂの反射損失を減少させる。即ち、補償回路６Ｂの反射信号を小さくする。
【００３４】
このような構成の方向性結合器１では、補償回路６Ａ，６Ｂの反射が小さいので、減衰器５Ａ，５Ｂとして、減衰量が比較的小さなものを採用することができる。そのため、信号入力ポートＲＦｉｎとカップリングポートＣＰＬとの間の結合量や、信号出力ポートＲＦｏｕｔとアイソレーションポートＩＳＯとの間の結合量は、減衰器５Ａ，５Ｂによる影響が少なく、あまり低下することがない。したがって、主線路２や副線路３のリアクタンス値を大幅に増加させる必要が無く、方向性結合器１のデバイス面積や挿入損失が過大になることを防ぐことができる。
【００３５】
≪実施例≫
次に、本実施形態に係る方向性結合器の実施例について説明する。
【００３６】
図２は、本発明の実施例に係る方向性結合器１１の平面図である。
【００３７】
方向性結合器１１は、半絶縁性のＧａＡｓ基板１０Ａと誘電体膜１０Ｂとを備えている。
【００３８】
図２（Ａ）に示すＧａＡｓ基板１０Ａの主面上には、主線路１２、副線路１３、高抵抗ラインからなる抵抗Ｒ１Ａ，Ｒ２Ａ，Ｒ３Ａ，Ｒ４Ａ，Ｒ１Ｂ，Ｒ２Ｂ，Ｒ３Ｂ，Ｒ４Ｂ、および、電極１７Ａ〜１７Ｄ，１８Ａ，１８Ｂ，１９Ａ，１９Ｂ，２０Ａ，２０Ｂ，２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂ，２４Ａ，２４Ｂが形成されている。
また、図２（Ｂ）に示す誘電体膜１０Ｂの主面上には、電極３１Ａ，３１Ｂ，３２Ａ，３２Ｂ，３３Ａ，３３Ｂ，３４Ａ，３４Ｂと、線路電極からなるインダクタＬ１Ａ，Ｌ１Ｂと、が形成されている。
【００３９】
主線路１２と副線路１３とは互いの長手方向が同方向（図２（Ａ）中の左右方向）を向き、互いに並行するように形成されていて、互いの間に作用する相互インダクタンスと分布容量とにより結合している。
【００４０】
ここで、電極１７Ｃは、信号入力ポートＲＦｉｎ端子を構成する。電極１７Ｄは、信号出力ポートＲＦｏｕｔ端子を構成する。
また、電極１７Ａは、カップリングポートＣＰＬ端子を構成する。電極１７Ｂは、アイソレーションポートＩＳＯ端子を構成する。
【００４１】
電極１８Ａは、グランドＧＮＤ端子を構成する。電極１８Ｂも、グランドＧＮＤ端子を構成する。
【００４２】
副線路１３とカップリングポートＣＰＬとの間は、副線路１３側から順に、抵抗Ｒ１Ａ、電極１９Ａ、抵抗Ｒ３Ａ、電極２０Ａを介して接続されている。また、副線路１３とアイソレーションポートＩＳＯとの間は、副線路１３側から順に、抵抗Ｒ１Ｂ、電極１９Ｂ、抵抗Ｒ３Ｂ、電極２０Ｂを介して接続されている。
抵抗Ｒ１Ａと抵抗Ｒ３Ａとの接続点にあたる電極１９Ａは、抵抗Ｒ２Ａ、を介してグランドＧＮＤに接続されている。また、抵抗Ｒ１Ｂと抵抗Ｒ３Ｂとの接続点にあたる電極１９Ｂは、抵抗Ｒ２Ｂを介してグランドＧＮＤに接続されている。
抵抗Ｒ３Ａと電極１７Ａ（カップリングポートＣＰＬ）との接続点にあたる電極２０Ａは、電極２１Ａと電極３１Ａとが構成するキャパシタＣ１Ａを介して電極３２Ａに接続されている。電極３２Ａは、電極３３Ａと電極２２Ａとが構成するキャパシタＣ２Ａ、電極２３Ａ、抵抗Ｒ４Ａを順に介して、また、電極３３Ａ、インダクタＬ１Ａ、電極３４Ａ、電極２４Ａ、を順に介して、電極１８Ａ（グランドＧＮＤ）に接続されている。
また、抵抗Ｒ３Ｂと電極１７Ｂ（アイソレーションポートＩＳＯ）との接続点にあたる電極２０Ｂは、電極２１Ｂと電極３１Ｂとが構成するキャパシタＣ１Ｂを介して電極３２Ｂに接続されている。電極３２Ｂは、電極３３Ｂと電極２２Ｂとが構成するキャパシタＣ２Ｂ、電極２３Ｂ、抵抗Ｒ４Ｂを順に介して、また、電極３３Ｂ、インダクタＬ１Ｂ、電極３４Ｂ、電極２４Ｂ、を順に介して、電極１８Ｂ（グランドＧＮＤ）に接続されている。
【００４３】
この方向性結合器１１は、ウェハ状のＧａＡｓ基板１０Ａを用いた半導体薄膜プロセスにより形成されている。半導体薄膜プロセスでは、蒸着、スパッタリング、またはメッキ等により、半導体材料に電極材を形成した後、フォトリソグラフィプロセスによりレジスト膜を形成し、不要な電極材をエッチングにより除去する。または、先にフォトリソグラフィプロセスによりレジスト膜のパターンを形成した後、蒸着、スパッタリング、またはメッキ等によりレジスト膜パターン以外の部分に電極材を堆積させ、最後にレジスト膜を剥離（リフトオフ）することによって電極パターンを形成する。
【００４４】
より具体的には、まず、ウェハ状のＧａＡｓ基板１０Ａの主面上に、抵抗Ｒ１Ａ，Ｒ１Ｂ，Ｒ２Ａ，Ｒ２Ｂ，Ｒ３Ａ，Ｒ３Ｂ，Ｒ４Ａ，Ｒ４Ｂとなる高抵抗ラインが一度に形成される。次に、ウェハ状のＧａＡｓ基板１０Ａの主面上に、主線路１２、副線路１３、電極１７Ａ〜１７Ｄ，１８Ａ，１８Ｂ，１９Ａ，１９Ｂ，２０Ａ，２０Ｂ，２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂ，２４Ａ，２４Ｂが一度に形成される。次に、ウェハ状のＧａＡｓ基板１０Ａの主面上に、誘電体膜１０Ｂが成膜される。次に、誘電体膜１０Ｂに、エッチングや電極充填処理などが施されて、ビア電極が形成される。次に、誘電体膜１０Ｂの主面上に、電極３１Ａ，３１Ｂ，３２Ａ，３２Ｂ，３３Ａ，３３Ｂ，３４Ａ，３４ＢおよびインダクタＬ１Ａ，Ｌ１Ｂとなる線路電極が一度に形成される。そして、ウェハ分割により、複数の方向性結合器１１が一度に製造される。
【００４５】
このように半導体薄膜プロセスを用いて方向性結合器１１を製造すれば、各電極の形状精度を極めて高くでき、入力電力に対して−30dB〜−60dBと極めて小さい結合量やアイソレーションの出力特性であっても安定して実現することができる。そのため、方向性結合器１１を歩留まり良く実現できる。また、半導体薄膜プロセスを用いる場合、一般的なＳｉ基板を用いると基板の損失が大きく、方向性結合器１１の挿入損失が増加するが、ＧａＡｓ基板のような半絶縁性の基板を用いることで、挿入損失を小さくすることができる。また、半絶縁性の基板に、方向性結合器だけでなく他の能動素子を混載して、デバイスの小型化や低価格化などを進めることもできる。
【００４６】
図３は、方向性結合器１１の等価回路図である。
【００４７】
方向性結合器１１は、主線路１２および副線路１３がそれぞれ１．６ｎＨのインダクタンスを有する。主線路１２と副線路１３との間の磁界結合係数Ｋｍは１であり、これらの主線路１２と副線路１３との相互インダクタンスは１．６ｎＨである。また、主線路１２と副線路１３とは、電界結合係数Ｋｃが１であり、０．３２ｐＦ×２の分布容量を有する。
【００４８】
抵抗Ｒ１Ａ，Ｒ２Ａ，Ｒ３Ａは、減衰器２５Ａを構成している。抵抗Ｒ１Ａと抵抗Ｒ３Ａとの抵抗値は、１６．７Ωである。抵抗Ｒ２Ａの抵抗値は、６６．７Ωである。減衰器２５Ａは、副線路１３とカップリングポートＣＰＬとの間に接続されている。抵抗Ｒ１Ａと抵抗Ｒ３Ａとは、副線路１３とカップリングポートＣＰＬとの間に直列に接続されている。抵抗Ｒ２Ａは、抵抗Ｒ１Ａ，Ｒ３Ａの接続点とグランド電位との間に接続されている。このように減衰器２５Ａは構成されていて、ここでは−６ｄＢの減衰器として機能している。
また、抵抗Ｒ１Ｂ，Ｒ２Ｂ，Ｒ３Ｂは、減衰器２５Ｂを構成している。抵抗Ｒ１Ｂと抵抗Ｒ３Ｂとの抵抗値は、１６．７Ωである。抵抗Ｒ２Ｂの抵抗値は、６６．７Ωである。減衰器２５Ｂは、副線路１３とアイソレーションポートＩＳＯとの間に接続されている。抵抗Ｒ１Ｂと抵抗Ｒ３Ｂとは、副線路１３とアイソレーションポートＩＳＯとの間で直列に接続されている。抵抗Ｒ２Ｂは、抵抗Ｒ１Ｂ，Ｒ３Ｂの接続点とグランド電位との間に接続されている。このように減衰器２５Ｂは構成されていて、ここでは−６ｄＢの減衰器として機能している。
【００４９】
キャパシタンスＣ１Ａ，Ｃ２ＡとインダクタンスＬ１Ａとは、リアクタンス回路２４Ａを構成している。リアクタンス回路２４Ａは、減衰器２５ＡとカップリングポートＣＰＬとの接続点とグランド電位との間に接続されている。キャパシタンスＣ１ＡとインダクタＬ１Ａとは、ＬＣ直列共振回路を構成していて、キャパシタンスＣ１Ａは、減衰器２５ＡとカップリングポートＣＰＬとの接続点に接続され、インダクタＬ１Ａは、キャパシタンスＣ１Ａとグランド電位との間に接続されている。また、キャパシタンスＣ２Ａは、キャパシタンスＣ１ＡとインダクタンスＬ１Ａとの接続点に接続されている。抵抗Ｒ４Ａは、キャパシタンスＣ２Ａとグランド電位との間に接続されている。キャパシタンスＣ２Ａは、ＬＣ直列共振回路の共振Ｑを調整するために設けられていて、本実施例における調整用リアクタンスに相当する。
キャパシタンスＣ１Ｂ，Ｃ２ＢとインダクタンスＬ１Ｂとは、リアクタンス回路２４Ｂを構成している。リアクタンス回路２４Ｂは、減衰器２５ＢとアイソレーションポートＩＳＯとの接続点とグランド電位との間に接続されている。キャパシタンスＣ１ＢとインダクタＬ１Ｂとは、ＬＣ直列共振回路を構成していて、キャパシタンスＣ１Ｂは、減衰器２５ＢとアイソレーションポートＩＳＯとの接続点に接続され、インダクタＬ１Ｂは、キャパシタンスＣ１Ｂとグランド電位との間に接続されている。また、キャパシタンスＣ２Ｂは、キャパシタンスＣ１ＢとインダクタンスＬ１Ｂとの接続点に接続されている。抵抗Ｒ４Ｂは、キャパシタンスＣ２Ｂとグランド電位との間に接続されている。キャパシタンスＣ２Ｂは、ＬＣ直列共振回路の共振Ｑを調整するために設けられていて、本実施例における調整用リアクタンスに相当する。
【００５０】
ここでは、リアクタンス回路２４Ａ，２４Ｂは、いわゆる帯域阻止フィルタを構成していて、その帯域阻止フィルタの共振周波数は、利用対象周波数帯域（例えば７００ＭＨｚ〜９００ＭＨｚ）よりも、若干高い周波数となるように構成されている。そのため、この帯域阻止フィルタは容量性で動作することになる。
【００５１】
図４は、本発明の実施例に係る方向性結合器１１の出力特性を説明する図である。なお、図中に示す結合特性は、信号入力ポートＲＦｉｎとカップリングポートＣＰＬとの間での結合量の周波数特性を指している。アイソレーション特性は、信号入力ポートＲＦｉｎとアイソレーションポートＩＳＯとの間での結合量（アイソレーション）の周波数特性を指している。挿入損失特性は、信号入力ポートＲＦｉｎと信号出力ポートＲＦｏｕｔとの間での結合量（挿入損失）の周波数特性を指している。反射損失特性は、信号入力ポートＲＦｉｎでの入出力の結合量（反射損失）の周波数特性を指している。方向性特性とは、アイソレーション特性と結合特性との差分にあたる周波数特性を指している。
【００５２】
この方向性結合器１１では、７００ＭＨｚから９００ＭＨｚにかけて、信号入力ポートＲＦｉｎとカップリングポートＣＰＬとの結合量（結合特性）が安定していて、周波数偏差が１ｄＢ以下である。このように安定した周波数偏差の少ない結合特性であれば、方向性結合器１１を、７００ＭＨｚ帯の携帯電話システムや、８００ＭＨｚ帯の携帯電話システムで、そのまま利用することができる。また、７００ＭＨｚから９００ＭＨｚにかけて、信号入力ポートＲＦｉｎとカップリングポートＣＰＬとの結合特性は、約−２４ｄＢよりも大きい。この結合量は、図８（Ｃ）や図１０（Ｂ）で示した理想的な結合量に匹敵する大きさであり、また、図９（Ｂ）で示した従来例よりも十分に大きい結合量である。そのため、この方向性結合器１１では、結合量を確保するために主線路１２や副線路１３のリアクタンス値を大きくする必要が無く、デバイス面積や挿入損失が過大になることを防ぐことができる。
【００５３】
なお、図８（Ｃ）で示したように、７００ＭＨｚから９００ＭＨｚにかけて、信号入力ポートＲＦｉｎとカップリングポートＣＰＬとの本来の結合量は逓増する周波数偏差を有している。そのような本来の結合特性を補償するために、ここでは、リアクタンス回路２４Ａ，２４Ｂとして帯域阻止フィルタを構成し、その共振周波数を９００ＭＨｚ以上にして、帯域阻止フィルタが容量性で機能する周波数帯域、即ち、７００ＭＨｚから９００ＭＨｚにかけての通過量が逓減する周波数帯域を利用している。
【００５４】
次に、補償回路単体の周波数特性について具体的に説明する。
図５（Ａ）は本実施例に係る補償回路の等価回路図であり、図５（Ｂ）は、従来例に係る補償回路の等価回路図である。図６（Ａ）は、本実施例に係る補償回路と従来例に係る補償回路との単体での挿入損失特性を示す図であり、図６（Ｂ）は、本実施例に係る補償回路と従来例に係る補償回路との単体での反射損失特性を示す図である。
【００５５】
図６（Ｂ）に示すように、本実施例での反射量は、７００ＭＨｚから９００ＭＨｚを含む全帯域で、従来例での反射量よりも小さい。一方、図６（Ａ）より、本実施例での通過量は、７００ＭＨｚから９００ＭＨｚを含む全帯域で、従来例での通過量よりも大きい。これは、本実施例の補償回路が単一のリアクタンス成分のみではなく、損失を有する抵抗とリアクタンス成分とにより構成されていることによる。また、図６において示される特性は、所望の周波数帯域（７００ＭＨｚから９００ＭＨｚ）で適切な通過量差が得られるように補償回路内の抵抗値およびリアクタンス値を設定した結果であり、この通過量差により、結合量の周波数偏差を補償している。
【００５６】
したがって、本実施形態および本実施例に示すような、抵抗を有する補償回路を構成して、方向性結合器の結合特性を補償することにより、補償回路での反射（不整合）を抑制することができる。そして、補償回路と副線路との間に接続する減衰器として、減衰量の小さな構成を採用することが可能になる。そして、減衰量の小さな減衰器を用いることにより、主線路や副線路の構成するリアクタンスを抑制することが可能になり、その結果、デバイス面積の抑制と、方向性結合器の挿入損失の低減とを実現することが可能になる。また、本実施例では補償回路の通過量が従来例より大きいため、方向性結合器全体での結合量の低下を抑制することが可能となり、このことによっても、デバイス面積の抑制、方向性結合器の挿入損失低減とを実現することが可能となる。
【００５７】
≪他の実施形態≫
次に、本発明の他の実施形態に係る方向性結合器について説明する。
【００５８】
図７は、他の実施形態に係る方向性結合器に設けることができる補償回路を示す等価回路図である。
【００５９】
図７（Ａ）に示す補償回路３６Ａは、信号経路とグランドとの間に直列に接続されたＬＣ直列回路と抵抗Ｒとを備えている。このＬＣ直列回路は帯域阻止フィルタとして機能するものである。このような回路構成であっても、補償回路３６Ａに損失を持たせることができる。
【００６０】
図７（Ｂ）に示す補償回路４６Ａは、信号経路に直列に接続されたＬＣ直列回路と、そのＬＣ直列回路とカップリングポートとの接続点とグランドとの間に接続された抵抗Ｒとを備えている。このＬＣ直列回路は帯域通過フィルタとして機能するものである。このような帯域通過フィルタを構成する場合には、前述した帯域阻止フィルタを構成する場合とは逆に、ＬＣ直列回路の共振周波数を、方向性結合器が利用される周波数帯域よりも低くすることで、帯域通過フィルタを誘導性で機能させる。これにより、帯域通過フィルタを用いても、方向性結合器における本体の結合特性を補償することができる。また、ＬＣ直列回路とカップリングポートとの接続点とグランドとの間に抵抗Ｒを接続することで、補償回路４６Ａに損失を持たせることができる。
【００６１】
図７（Ｃ）に示す補償回路５６Ａは、信号経路に直列に接続されたＬＣ並列回路と、そのＬＣ並列回路とカップリングポートとの接続点とグランドとの間に接続された抵抗Ｒとを備えている。このような回路構成であっても、ＬＣ並列回路の共振周波数を適切に調整することで、方向性結合器における本体の結合特性を補償することができる。また、ＬＣ並列回路とカップリングポートとの接続点とグランドとの間に抵抗Ｒを接続することで、補償回路５６Ａに損失を持たせることができる。
【００６２】
図７（Ｄ）に示す補償回路６６Ａは、信号経路とグランドとの間に直列に接続されたＬＣ並列回路と、そのＬＣ並列回路に直列に接続された抵抗Ｒとを備えている。このＬＣ並列回路は帯域通過フィルタとして機能するものである。このような回路構成であっても、ＬＣ並列回路の共振周波数を適切に調整することで、方向性結合器における本体の結合特性を補償することができる。また、ＬＣ並列回路に直列に抵抗Ｒを接続することで、補償回路６６Ａに損失を持たせることができる。
【００６３】
図７（Ｅ）に示す補償回路７６Ａは、信号経路とグランドとの間に直列にキャパシタンスＣ１と抵抗Ｒとを備えている。このような回路構成であっても、キャパシタンスＣ１の通過特性を適切に調整することで、方向性結合器における本体の結合特性を補償することができる。また、キャパシタンスＣ１とグランドとの間に抵抗Ｒを接続することで、補償回路７６Ａに損失を持たせることができる。
【００６４】
図７（Ｆ）に示す補償回路８６Ａは、信号経路に直列に接続されたインダクタンスＬ１と、そのインダクタンスＬ１とカップリングポートＣＰＬとの接続点とグランドとの間に接続された抵抗Ｒとを備えている。このような回路構成であっても、インダクタンスＬ１の通過特性を適切に調整することで、方向性結合器における本体の結合特性を補償することができる。また、インダクタンスＬ１とカップリングポートＣＰＬの接続点とグランドとの間に抵抗Ｒを接続することで、補償回路８６Ａに損失を持たせることができる。
【００６５】
これらのような補償回路の構成であっても、本発明の方向性結合器は好適に実施することができる。
【００６６】
以上に示した実施形態や実施例のように本発明は実施できるが、本発明の範囲は上述の実施形態の記載に制限されるものではない。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６７】
１，１１…方向性結合器
２，１２…主線路
３，１３…副線路
４Ａ，４Ｂ，２４Ａ，２４Ｂ…リアクタンス回路
５Ａ，５Ｂ，２５Ａ，２５Ｂ…減衰器
６Ａ，６Ｂ，３６Ａ，４６Ａ，５６Ａ，６６Ａ，７６Ａ，８６Ａ…補償回路
１０Ａ…ＧａＡｓ基板
１０Ｂ…誘電体膜
【図１】
2013183351.tif 000003
【図２】
2013183351.tif 000004
【図３】
2013183351.tif 000005
【図４】
2013183351.tif 000006
【図５】
2013183351.tif 000007
【図６】
2013183351.tif 000008
【図７】
2013183351.tif 000009
【図８】
2013183351.tif 000010
【図９】
2013183351.tif 000011
【図１０】
2013183351.tif 000012