(57)【要約】【課題】複数のＡＤ変換器の変換結果を時分割で評価すると、検査精度が低下してしまう。そのため、検査精度を低下させることなく、複数チャンネルを備えるＡＤ変換器を並列に検査し、検査時間を削減するＡＤ変換器の検査回路及びＡＤ変換器の検査方法が、望まれる。【解決手段】ＡＤ変換器の検査回路は、複数のＡＤ変換器の出力するデジタル信号を受け付けると共に、テスタより出力されるカウントＵＰ信号に基づいて、複数のＡＤ変換器が出力すべき期待値を生成し、複数のＡＤ変換器の出力する変換結果のうち、期待値から最も乖離する変換結果をテスタに出力する変換結果検証回路を備えている。【選択図】図１
2013183411.tif 000002
【特許請求の範囲】
【請求項１】
複数のＡＤ変換器の出力するデジタル信号を受け付けると共に、テスタより出力されるカウントＵＰ信号に基づいて、前記複数のＡＤ変換器が出力すべき期待値を生成し、前記複数のＡＤ変換器の出力する変換結果のうち、前記期待値から最も乖離する変換結果を前記テスタに出力する変換結果検証回路を備えることを特徴とするＡＤ変換器の検査回路。
【請求項２】
さらに、前記テスタが出力する前記アナログ信号を、前記複数のＡＤ変換器に分配するアナログ信号分配器を含む請求項１のＡＤ変換器の検査回路。
【請求項３】
前記複数のＡＤ変換器により、１つのマルチチャンネル対応のＡＤ変換器を構成し、前記テスタは、前記変換結果検証回路の出力する変換結果に基づき、前記マルチチャンネル対応のＡＤ変換器の良否判定を行う請求項１又は２のＡＤ変換器の検査回路。
【請求項４】
前記変換結果検証回路は、
前記複数のＡＤ変換器の変換結果を保持する複数のレジスタと、
前記カウントＵＰ信号をカウントし、前記期待値を生成するカウンタと、
前記複数のレジスタと接続され、前記複数のレジスタが保持する変換結果から１つの変換結果を選択するセレクタと、
前記複数のレジスタに保持された複数の変換結果と前記期待値との差分の絶対値に基づき、前記期待値から最も乖離する変換結果を判定し、前記複数のレジスタから、前記期待値から最も乖離する変換結果を保持するレジスタの変換結果の出力を前記セレクタに指示する差分演算判定部と、
を含む請求項１乃至３のいずれか一に記載のＡＤ変換器の検査回路。
【請求項５】
複数のＡＤ変換器の検査信号となるアナログ信号及び前記アナログ信号と同期したカウントＵＰ信号、を出力する工程と、
前記カウントＵＰ信号から、前記複数のＡＤ変換器が出力すべき期待値を生成する工程と、
前記複数のＡＤ変換器の変換結果と前記期待値とに基づいて、前記複数のＡＤ変換器の良否判定を行う工程と、
を含むことを特徴とするＡＤ変換器の検査方法。    
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＤ変換器の検査回路及びＡＤ変換器の検査方法に関する。特に、複数のチャンネルを備えるＡＤ変換器の検査回路及びＡＤ変換器の検査方法、に関する。
【背景技術】
【０００２】
アナログ信号をデジタル信号に変換するＡＤ変換器が、様々な回路に用いられている。このようなＡＤ変換器には、複数のアナログ信号をＡＤ変換可能なマルチチャンネル対応のＡＤ変換器が用いられる場合が多い。ＡＤ変換器を必要とする回路では、複数のアナログ信号をデジタル信号に変換することが多いためである。
【０００３】
ＡＤ変換器の製造工程では、製造したＡＤ変換器が予め定めた規格を満たしているか検査する必要がある。ＡＤ変換器の検査は、ＡＤ変換器とテスタを接続し、テスタから各種の試験信号や制御信号を入力し、ＡＤ変換器が出力するデジタル信号をテスタに入力して行う（図２参照）。テスタは、受け付けたデジタル信号に基づいて、ＡＤ変換器のリニアリティ等の特性を検査し、ＡＤ変換器の良否を判定する。
【０００４】
ここで、マルチチャンネル対応のＡＤ変換器が検査対象のＡＤ変換器であれば、すべてのチャンネルについて検査を行う必要がある。しかし、すべてのチャンネルをシリアルに検査したのでは、ＡＤ変換器の検査に要する時間が長時間必要になってしまう。
【０００５】
そこで、特許文献１において、デジタル信号セレクタ回路を用いて、複数のＡＤ変換器の出力信号を任意の順序で選択することで、並列に、ＡＤ変換器の検査を行う技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−３３３２４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
なお、上記先行技術文献の開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明の観点からなされたものである。
【０００８】
上述のように、特許文献１で開示された技術によれば、複数のＡＤ変換器を並列に検査することができる。しかし、特許文献１で開示された検査回路では、デジタル信号セレクタ回路を用いて、複数チャンネルの変換結果から選択されたデジタル信号をテスタに入力している。即ち、デジタル信号セレクタ回路を用いて、時分割で変換結果を比較している。図３は、特許文献１の図７である。図３（ｆ）から明らかなとおり、特許文献１で開示された検査回路は、ＡＤ変換器Ａ及びＢの変換結果を時分割し、時分割した変換結果をテスタに取り込んで検査を行っている。
【０００９】
しかし、このような時分割で変換結果を比較する方法では、特定のＡＤ変換器に着目すると、一部の変換結果に限り検査しているにすぎない。そのため、検査精度は低下する。
【００１０】
以上のとおり、複数チャンネルを備えるＡＤ変換器の検査には、解決すべき問題点が存在する。そのため、検査精度を低下させることなく、複数チャンネルを備えるＡＤ変換器を並列に検査し、検査時間を削減するＡＤ変換器の検査回路及びＡＤ変換器の検査方法が、望まれる。
【課題を解決するための手段】
【００１１】
本発明の第１の視点によれば、複数のＡＤ変換器の出力するデジタル信号を受け付けると共に、テスタより出力されるカウントＵＰ信号に基づいて、前記複数のＡＤ変換器が出力すべき期待値を生成し、前記複数のＡＤ変換器の出力する変換結果のうち、前記期待値から最も乖離する変換結果を前記テスタに出力する変換結果検証回路を備えるＡＤ変換器の検査回路が提供される。
【００１２】
本発明の第２の視点によれば、複数のＡＤ変換器の検査信号となるアナログ信号及び前記アナログ信号と同期したカウントＵＰ信号、を出力する工程と、前記カウントＵＰ信号から、前記複数のＡＤ変換器が出力すべき期待値を生成する工程と、前記複数のＡＤ変換器の変換結果と前記期待値とに基づいて、前記複数のＡＤ変換器の良否判定を行う工程と、を含むＡＤ変換器の検査方法が提供される。
【発明の効果】
【００１３】
本発明の各視点によれば、検査精度を低下させることなく、複数チャンネルを備えるＡＤ変換器を並列に検査し、検査時間を削減するＡＤ変換器の検査回路及びＡＤ変換器の検査方法が、提供される。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態の概要を説明するための図である。
【図２】ＡＤ変換器とそのテスタの関係を説明するための図である。
【図３】特許文献１の図７である。
【図４】本発明の第１の実施形態に係るＡＤ変換器の検査回路１を含むシステム構成の一例を示す図である。
【図５】図４に示す変換結果検証回路３０の内部構成の一例を示す図である。
【図６】本発明の第１の実施形態に係るＡＤ変換器の検査回路１を含むシステムの動作の一例を示すフローチャートである。
【図７】テスタ２が出力するアナログランプ信号とカウントＵＰ信号の関係の一例を示す図である。
【発明を実施するための形態】
【００１５】
初めに、図１を用いて一実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではない。
【００１６】
上述のように、複数のＡＤ変換器の検査をシリアルに行うと、検査時間が長くなってしまう。一方、ＡＤ変換器の変換結果を時分割で評価すると、検査精度が低下してしまう。そのため、検査精度を低下させることなく、複数チャンネルを備えるＡＤ変換器を並列に検査し、検査時間を削減するＡＤ変換器の検査回路及びＡＤ変換器の検査方法が、望まれる。
【００１７】
そこで、一例として図１に示すＡＤ変換器の検査回路を提供する。図１に示すＡＤ変換器の検査回路は、複数のＡＤ変換器の出力するデジタル信号を受け付けると共に、テスタより出力されるカウントＵＰ信号に基づいて、複数のＡＤ変換器が出力すべき期待値を生成し、複数のＡＤ変換器の出力する変換結果のうち、期待値から最も乖離する変換結果をテスタに出力する変換結果検証回路を備えている。
【００１８】
テスタからはＡＤ変換器を検査するためのアナログ信号を出力すると共に、アナログ信号と同期したカウントＵＰ信号を出力する。このカウントＵＰ信号は、アナログ信号が被検査対象となるＡＤ変換器の１ＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）に相当する電圧分変化するタイミングで出力される。その結果、このカウントＵＰ信号をカウントした値は、被検査対象となるＡＤ変換器が出力すべき値（期待値）に等しくなる。
【００１９】
ここで、ＡＤ変換器の検査時には、複数のＡＤ変換器を同時に動作させ（並列に動作させ）、各ＡＤ変換器の変換結果を得る。この変換結果と期待値を比較し、期待値から最も乖離している変換結果を用いてＡＤ変換器の良否判定を行う。
【００２０】
この期待値から最も乖離している変換結果が、求められる規格を満足するものであれば、他のＡＤ変換器が出力する変換結果については、良否判定を行わなくても良品であることが担保できる。その結果、検査精度を低下させることなく、複数チャンネルを備えるＡＤ変換器を並列に検査し、検査時間を削減することができる。
【００２１】
本発明において下記の形態が可能である。
【００２２】
［形態１］上記第１の視点に係るＡＤ変換器の検査回路のとおり。
【００２３】
［形態２］前記ＡＤ変換器の検査回路は、さらに、前記テスタが出力する前記アナログ信号を、前記複数のＡＤ変換器に分配するアナログ信号分配器を含むことが好ましい。
【００２４】
［形態３］前記ＡＤ変換器の検査回路は、前記複数のＡＤ変換器により、１つのマルチチャンネル対応のＡＤ変換器を構成し、前記テスタは、前記変換結果検証回路の出力する変換結果に基づき、前記マルチチャンネル対応のＡＤ変換器の良否判定を行うことが好ましい。
【００２５】
［形態４］前記変換結果検証回路は、前記複数のＡＤ変換器の変換結果を保持する複数のレジスタと、前記カウントＵＰ信号をカウントし、前記期待値を生成するカウンタと、前記複数のレジスタと接続され、前記複数のレジスタが保持する変換結果から１つの変換結果を選択するセレクタと、前記複数のレジスタに保持された複数の変換結果と前記期待値との差分の絶対値に基づき、前記期待値から最も乖離する変換結果を判定し、前記複数のレジスタから、前記期待値から最も乖離する変換結果を保持するレジスタの変換結果の出力を前記セレクタに指示する差分演算判定部と、を含むことが好ましい。
【００２６】
［形態５］上記第２の視点に係るＡＤ変換器の検査方法のとおり。
【００２７】
以下に具体的な実施の形態について、図面を参照してさらに詳しく説明する。
【００２８】
［第１の実施形態］
本発明の第１の実施形態について、図面を用いてより詳細に説明する。
【００２９】
図４は、本実施形態に係るＡＤ変換器の検査回路１を含むシステム構成の一例を示す図である。
【００３０】
図４に示すＡＤ変換器の検査システムは、ＡＤ変換器の検査回路１と、テスタ２から構成されている。さらに、ＡＤ変換器の検査回路１は、ＡＤ変換器１０と、アナログ信号分配器２０と、変換結果検証回路３０から構成されている。
【００３１】
ＡＤ変換器１０は、マルチチャンネル対応のＡＤ変換器である。ＡＤ変換器１０は、ｍ（但し、ｍは２以上の整数とする。以下同じ）チャンネル対応のＡＤ変換器とする。従って、ＡＤ変換器１０には、ｍ個のＡＤ変換器ＡＤＣ１〜ＡＤＣｍが含まれている。さらに、ＡＤ変換器１０に含まれる各ＡＤ変換器ＡＤＣ１〜ＡＤＣｍは、ｎ（但し、ｎは２以上の整数とする。以下、同じ）ビットの分解能を有するＡＤ変換器とする。
【００３２】
アナログ信号分配器２０は、テスタ２が出力するアナログ信号を受け付ける。アナログ信号分配器２０は、テスタ２が出力するアナログ信号を、ＡＤ変換器ＡＤＣ１〜ＡＤＣｍに分配する。より具体的には、アナログ信号分配器２０は、入力されたアナログ信号をサンプリングし、その後、サンプリングしたアナログ信号をホールドすることで、１系統のアナログ信号からｍ系統のアナログ信号を生成し、各ＡＤ変換器ＡＤＣ１〜ＡＤＣｍに分配する。
【００３３】
変換結果検証回路３０は、ＡＤ変換器ＡＤＣ１〜ＡＤＣｍがデジタル変換した結果を受け付ける。変換結果検証回路３０は、ＡＤ変換器ＡＤＣ１〜ＡＤＣｍが出力する複数の変換結果から１つの変換結果を選択し、テスタ２に出力する。変換結果検証回路３０の構成については、後述する。
【００３４】
テスタ２は、変換結果検証回路３０が選択する変換結果を受け付ける。テスタ２は、アナログ信号分配器２０に対して、ＡＤ変換器１０の特性を検査するためのアナログ信号を出力する。テスタ２は、変換結果検証回路３０に対し、カウントＵＰ信号を出力する。
【００３５】
次に、変換結果検証回路３０の構成について説明する。
【００３６】
図５は、変換結果検証回路３０の内部構成の一例を示す図である。
【００３７】
変換結果検証回路３０は、複数のレジスタＲ１〜Ｒｍと、カウンタ３０１と、セレクタ３０２と、差分演算判定部３０３と、出力回路３０４から構成されている。
【００３８】
レジスタＲ１〜Ｒｍは、それぞれ、ＡＤ変換器ＡＤＣ１〜ＡＤＣｍの変換結果（デジタル信号）を受け付け、その値を保持する。
【００３９】
カウンタ３０１は、カウントＵＰ信号をカウントする。
【００４０】
セレクタ３０２は、レジスタＲ１〜Ｒｍから１つの変換結果を選択し、出力回路３０４に出力する。
【００４１】
差分演算判定部３０３は、レジスタＲ１〜Ｒｍに保持された変換結果と、カウンタ３０１のカウント値との差分を評価する。差分演算判定部３０３は、レジスタＲ１〜Ｒｍに保持された変換結果とカウンタ３０１のカウント値の評価結果に基づいて、セレクタ３０２から出力すべき変換結果をセレクタ３０２に指示する。
【００４２】
次に、本実施形態に係るＡＤ変換器の検査回路１を含むシステムの動作について説明する。
【００４３】
図６は、本実施形態に係るＡＤ変換器の検査回路１を含むシステムの動作の一例を示すフローチャートである。
【００４４】
ステップＳ０１において、テスタ２が出力するアナログランプ信号が、アナログ信号分配器２０を介して、ＡＤ変換器１０に入力される。
【００４５】
ステップＳ０２において、ＡＤ変換器ＡＤＣ１〜ＡＤＣｍがデジタル変換を行う。ＡＤ変換器ＡＤＣ１〜ＡＤＣｍが変換したデジタル信号は、変換結果検証回路３０に出力され、レジスタＲ１〜Ｒｍに保持される。
【００４６】
ステップＳ０３において、カウンタ３０１がカウントＵＰ信号をカウントする。
【００４７】
ここで、カウントＵＰ信号は、テスタ２が出力するアナログランプ信号と同期して出力されるものとする。より具体的には、カウントＵＰ信号の周期は、アナログランプ信号の傾きに応じて変更される。
【００４８】
図７は、テスタ２が出力するアナログランプ信号とカウントＵＰ信号の関係の一例を示す図である。テスタ２は、カウントＵＰ信号を、アナログランプ信号がＡＤ変換器ＡＤＣ１〜ＡＤＣｍの１ＬＳＢに相当する電圧分変化するタイミングで出力する。アナログランプ信号及びカウントＵＰ信号は共に、テスタ２が生成する信号であるため、両信号を同期させて出力することができる。このようにして生成されたカウントＵＰ信号に基づいて、カウントされたカウント値はＡＤ変換器ＡＤＣ１〜ＡＤＣｍが出力すべき値、即ち、ＡＤ変換時の期待値に相当する。
【００４９】
ステップＳ０４において、差分演算判定部３０３は、レジスタＲ１〜Ｒｍに保持された変換結果と、カウンタ３０１のカウント値との差分を算出する。さらに、算出した差分に基づいて、カウント値からの差分の絶対値が最も大きい変換結果を保持するレジスタを特定（判定）する。
【００５０】
ステップＳ０５において、差分演算判定部３０３は、特定したレジスタが保持する変換結果を出力する指示をセレクタ３０２に行う。
【００５１】
ステップＳ０６において、セレクタ３０２は、指示されたレジスタが保持する変換結果を、出力回路３０４を介して、テスタ２に出力する。
【００５２】
ステップＳ０７において、テスタ２は、受け付けた変換結果が許容できるか否かを判定する。変換結果が、ＡＤ変換器１０に求められる規格を満たさないと判断する場合には、不良の判定を行うことになる。テスタ２は、ＡＤ変換器１０に含まれる複数のＡＤ変換器ＡＤＣ１〜ＡＤＣｍのうち、１つのＡＤ変換器に不良が存在すれば、ＡＤ変換器１０全体が不良であると判断することになる。
【００５３】
以上が、本実施形態に係るＡＤ変換器の検査回路１を含むシステムの動作の説明である。
【００５４】
このように、差分演算判定部３０３において、ＡＤ変換器ＡＤＣ１〜ＡＤＣｍの変換結果のうち、最も期待値（カウンタ３０１のカウント値）から乖離した変換結果を用いてＡＤ変換器１０の良否判定を行う。期待値から最も乖離した変換結果が、検査規格を満たすものであれば、他のＡＤ変換器の変換結果も検査規格を満たすことを担保することができる（検査精度は低下しない）。その結果、検査精度を低下させることなく、複数チャンネルを備えるＡＤ変換器を並列に検査し、検査時間を削減することができる。
【００５５】
なお、ＡＤ変換器を内蔵し、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）として動作する半導体集積回路においては、ＣＰＵに実行させるプログラムにて、ＡＤ変換器１０の検査を実現することができる。その場合には、新たに論理回路を追加することなく、ＡＤ変換器１０の検査が行える。
【００５６】
以上のように、マルチチャンネル対応のＡＤ変換器の検査を並列に行うことで、実質的に１チャンネル相当の検査でマルチチャンネル対応のＡＤ変換器の検査を行うことができる。そのため、検査時間が削減され、検査コストが低減できる。
【００５７】
また、特許文献１で開示された検査方法のように、時分割で変換結果を比較していないので、検査精度が低下することもない。
【００５８】
さらに、テスタ２は既存のテスタを使用することができる。即ち、テスタ２を動作させるにあたり、検査の対象となっているＡＤ変換器が１チャンネル対応のＡＤ変換器か、マルチチャンネル対応のＡＤ変換器か、意識する必要はない。より具体的には、テスタ２には、１チャンネル相当のアナログ検査ユニットを搭載すれば足り、複数チャンネル分のユニットは不要である。従って、マルチチャンネル対応のＡＤ変換器を検査するために、テスタを新たに開発する等の投資は不要（既存のテスタが流用可能）であり、検査コストの低減に寄与する。
【００５９】
さらに、本実施形態に係るＡＤ変換器の検査回路１に必要な追加回路は、差分演算、大小比較、信号の選択といった機能が実現できれば良く、小規模な構成で実現可能である。従って、これらの回路を単体のＡＤ変換器に含めることも可能である。
【００６０】
なお、引用した上記の特許文献の開示は、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００６１】
１  ＡＤ変換器の検査回路
２  テスタ
１０、ＡＤＣ１〜ＡＤＣｍ  ＡＤ変換器
２０  アナログ信号分配器
３０  変換結果検証回路
３０１  カウンタ
３０２  セレクタ
３０３  差分演算判定部
３０４  出力回路
Ｒ１〜Ｒｍ  レジスタ
【図１】
2013183411.tif 000003
【図２】
2013183411.tif 000004
【図３】
2013183411.tif 000005
【図４】
2013183411.tif 000006
【図５】
2013183411.tif 000007
【図６】
2013183411.tif 000008
【図７】
2013183411.tif 000009