(57)【要約】【課題】小さいオン抵抗と大きい耐圧との間のトレードオフを改善する。【解決手段】窒化ガリウム基板１は、第１電極３１上に設けられており、窒化ガリウム半導体から作られている。ドリフト領域１１は、窒化ガリウム基板１上に設けられ、窒化ガリウム半導体のエネルギーギャップに比して大きなエネルギーギャップを有するＩＩＩ族窒化物半導体から作られている。半導体素子はドリフト領域１１上に設けられている。第２電極１３２は、半導体素子によって第１電極３１との電気的接続が制御されるように半導体素子上に設けられている。【選択図】図１
2013183034.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、
前記第１電極上に設けられ、窒化ガリウム半導体から作られた窒化ガリウム基板と、
前記窒化ガリウム基板上に設けられ、前記窒化ガリウム半導体のエネルギーギャップに比して大きなエネルギーギャップを有するＩＩＩ族窒化物半導体から作られたドリフト領域と、
前記ドリフト領域上に設けられた半導体素子と、
前記半導体素子によって前記第１電極との電気的接続が制御されるように前記半導体素子上に設けられた第２電極とを備える、電力用半導体装置。
【請求項２】
前記ＩＩＩ族窒化物半導体はＩＩＩ族元素として、ＧａおよびＩｎの少なくともいずれかとＡｌとを含む、請求項１に記載の電力用半導体装置。
【請求項３】
前記ＩＩＩ族窒化物半導体はＩＩＩ属元素として、ＧａおよびＩｎの一方のみとＡｌとを含む、請求項１に記載の電力用半導体装置。
【請求項４】
前記ＩＩＩ族窒化物半導体はＡｌxＧａ1-xＮ（０＜ｘ＜１）である、請求項１に記載の電力用半導体装置。
【請求項５】
前記ＩＩＩ族窒化物半導体は、ＡｌxＩｎyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、ｘ＋ｙ＜１）である、請求項１に記載の電力用半導体装置。
【請求項６】
前記半導体素子は、前記第２電極に接しかつ窒化ガリウム半導体から作られた窒化ガリウム領域を含む、請求項１〜５のいずれか１項に記載の電力用半導体装置。
【請求項７】
前記ＩＩＩ族窒化物半導体は前記窒化ガリウム半導体の格子定数と同じ格子定数を有する、請求項１〜６のいずれか１項に記載の電力用半導体装置。
【請求項８】
前記半導体素子は、ＨＦＥＴ、ＪＦＥＴ、ＭＩＳＦＥＴ、およびダイオードの少なくともいずれかを含む、請求項１〜７のいずれか１項に記載の電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力用半導体装置に関し、特に窒化ガリウム基板を有する電力用半導体装置に関するものである。
【背景技術】
【０００２】
電力用半導体装置において、一般に、小さいオン抵抗と大きい耐圧とはトレードオフの関係にある。これを解消する目的で、従来から広く用いられているシリコン半導体に代わって、窒化ガリウム（ＧａＮ）系半導体などのワイドバンドギャップ半導体を用いることが検討されている。たとえば、ヘテロ接合を用いて設けられた２次元電子ガス（２ＤＥＧ）を利用したものが提案されている。
【０００３】
たとえば特開２００６−２８６９４２号公報による半導体装置は、開口部を有するＧａＮ系半導体層と、開口部の側面に形成された電子走行層と、電子走行層の開口部側の側面に形成され電子走行層よりバンドギャップの大きい電子供給層と、電子供給層の開口部側の側面に形成されたゲート電極と、ＧａＮ系半導体層上に形成されたソース電極と、ＧａＮ系半導体層のソース電極と相対する面に接続されたドレイン電極とを有する。ここでＧａＮ系半導体とは、たとえば、ＧａＮ、ＡｌＮおよびＩｎＮのいずれか、またはこれらの混晶である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２８６９４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年の電力用半導体装置の性能に対する要求の高まりにより、小さいオン抵抗と大きい耐圧との間のトレードオフをより一層解消することが望まれている。
【０００６】
本発明は、上記のような課題を解決するために成されたものであり、その目的は、小さいオン抵抗と大きい耐圧との間のトレードオフを改善することである。
【課題を解決するための手段】
【０００７】
本発明の電力用半導体装置は、第１電極と、窒化ガリウム基板と、ドリフト領域と、半導体素子と、第２電極とを有する。窒化ガリウム基板は、第１電極上に設けられており、窒化ガリウム半導体から作られている。ドリフト領域は、窒化ガリウム基板上に設けられ、窒化ガリウム半導体のエネルギーギャップに比して大きなエネルギーギャップを有するＩＩＩ族窒化物半導体から作られている。半導体素子はドリフト領域上に設けられている。第２電極は、半導体素子によって第１電極との電気的接続が制御されるように半導体素子上に設けられている。
【０００８】
この電力用半導体装置によれば、ドリフト領域に、窒化ガリウム半導体のエネルギーギャップに比して大きなエネルギーギャップを有するＩＩＩ族窒化物半導体が用いられる。これにより、窒化ガリウム半導体から作られたドリフト領域が用いられる場合に比して、小さいオン抵抗と大きい耐圧との間のトレードオフを改善することができる。
【０００９】
ＩＩＩ族窒化物半導体はＩＩＩ族元素として、ＧａおよびＩｎの少なくともいずれかとＡｌとを含んでもよい。これにより、窒化ガリウム半導体のエネルギーギャップに比して大きなエネルギーギャップを有するＩＩＩ族窒化物半導体が得られる。
【００１０】
ＩＩＩ族窒化物半導体はＩＩＩ属元素として、ＧａおよびＩｎの一方のみとＡｌとを含んでもよい。これにより、ＧａおよびＩｎの両方が用いられる場合に比して、用いられる元素の種類を少なくすることができる。これにより製造方法をより簡素化することができる。ＩＩＩ族窒化物半導体はＡｌxＧａ1-xＮ（０＜ｘ＜１）であってもよい。
【００１１】
ＩＩＩ族窒化物半導体は、ＡｌxＩｎyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、ｘ＋ｙ＜１）であってもよい。これにより、ｘおよびｙの２つのパラメータを調整することで、窒化ガリウム基板の格子定数との整合性が取りやすくなる。
【００１２】
好ましくは、半導体素子は、第２電極に接しかつ窒化ガリウム半導体から作られた窒化ガリウム領域を含む。これにより、半導体素子と第２電極との間の接続をよりオーミックなものとすることができる。
【００１３】
好ましくは、ＩＩＩ族窒化物半導体は窒化ガリウム半導体の格子定数と同じ格子定数を有する。これにより、ドリフト領域の格子定数と、窒化ガリウム基板の格子定数とが同じとなる。よってドリフト領域と窒化ガリウム基板との間での格子定数の不整合を抑制することができる。
【００１４】
上記半導体素子は、たとえば、ＨＦＥＴ（ヘテロ接合電界効果トランジスタ）、ＪＦＥＴ（接合型電界効果トランジスタ）、ＭＩＳＦＥＴ（Metal  Insulator  Semiconductor  Field  Effect  Transistor）、およびダイオードの少なくともいずれかを含む。これにより、ＨＦＥＴ、ＪＦＥＴ、ＭＩＳＦＥＴ、およびダイオードの少なくともいずれかを有する半導体装置において、小さいオン抵抗と大きい耐圧との間のトレードオフを改善することができる。
【発明の効果】
【００１５】
上述したように、本発明によれば、小さいオン抵抗と大きい耐圧との間のトレードオフを改善することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１における電力用半導体装置の構成を概略的に示す、図２の線Ｉ−Ｉに沿う部分断面図である。
【図２】図１の概略平面図である。
【図３】ＧａＮ、ＡｌＮ、およびＩｎＮと、これらの混晶とについて、格子定数およびエネルギーギャップを概略的に示すグラフ図である。
【図４】図１における電流経路を概略的に示す図である。
【図５】本発明の実施の形態２における電力用半導体装置の構成を概略的に示す部分断面図である。
【図６】図５の半導体層の構成を概略的に示す部分斜視図である。
【図７】図５の半導体層の構成を概略的に示す部分平面図である。
【図８】図７の半導体層の構成をより詳細に示す部分平面図である。
【図９】本発明の実施の形態３における電力用半導体装置の構成を概略的に示す部分断面図である。
【図１０】本発明の実施の形態４における電力用半導体装置の構成を概略的に示す部分断面図である。
【発明を実施するための形態】
【００１７】
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００１８】
（実施の形態１）
はじめに本実施の形態の電力用半導体装置１００の構成の概要について説明する。
【００１９】
図１および図２を参照して、電力用半導体装置１００は、ＧａＮ基板１（窒化ガリウム基板）と、ドレイン電極３１（第１電極）と、ソース電極１３２（第２電極）と、ゲート電極１３０と、半導体層１１０と、電子走行層１２１と、電子供給層１２２とを有する。
【００２０】
ＧａＮ基板は、ｎ型（第１導電型）を有するように導電型不純物が添加された窒化ガリウム半導体から作られている。ＧａＮ基板１は、オーミック電極であるドレイン電極３１上に設けられている。
【００２１】
半導体層１１０は、ｎ型のｎドリフト領域１１と、ｐ型のｐ領域１１２と、ｎ型のｎ領域１１３とを有する。ｎドリフト領域１１はＧａＮ基板１上に設けられている。ｎドリフト領域１１上には、ｎ型のチャネルを有するＨＦＥＴ（半導体素子）が設けられている。ソース電極１３２は、ＨＦＥＴによってドレイン電極３１との電気的接続がスイッチングされるように、ＨＦＥＴ上に設けられている。
【００２２】
ｎ領域１１３は、窒化ガリウム（ＧａＮ）半導体から作られた窒化ガリウム領域であり、ソース電極１３２にオーミックに接している。好ましくはｐ領域１１２も、窒化ガリウム（ＧａＮ）半導体から作られた窒化ガリウム領域であり、ソース電極１３２にオーミックに接している。
【００２３】
図３を参照して、ｎドリフト領域１１は、窒化ガリウム（ＧａＮ）半導体のエネルギーギャップＥGaNに比して大きなエネルギーギャップＥgを有するＩＩＩ族窒化物半導体から作られている。ＩＩＩ族窒化物半導体はＩＩＩ族元素として、ＧａおよびＩｎの少なくともいずれかと、Ａｌとを含んでもよい。このようなＩＩＩ族窒化物半導体は、図中、ハッチングを付した部分に対応する。ＩＩＩ族窒化物半導体はＩＩＩ属元素として、ＧａおよびＩｎの一方のみと、Ａｌとを含んでもよい。たとえば、ＩＩＩ族窒化物半導体はＡｌxＧａ1-xＮ（０＜ｘ＜１）である。あるいはＩＩＩ族窒化物半導体は、ＡｌxＩｎyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、ｘ＋ｙ＜１）であってもよい。好ましくはＩＩＩ族窒化物半導体は窒化ガリウム半導体の格子定数ＬGaNと同じ格子定数Ｌcを有する。
【００２４】
次に電力用半導体装置１００の細部について説明する。
再び図１および図２を参照して、半導体層１１０は、厚さ方向（図１中での縦方向）に互いに対向する裏面Ｆ１および上面Ｆ２を有する。半導体層１１０のうちｎドリフト領域１１は、ＧａＮ基板１に対向する裏面Ｆ１をなしている。ｐ領域１１２は、ｎドリフト領域１１によって裏面Ｆ１から隔てられるようにｎドリフト領域１１上に設けられている。ｎ領域１１３は、ｐ領域１１２によってｎドリフト領域１１から隔てられるようにｐ領域１１２上に設けられており、上面Ｆ２をなしている。
【００２５】
半導体層１１０の上面Ｆ２には、ｎ領域１１３およびｐ領域１１２を貫通してｎドリフト領域１１に至り、底部ＢＴおよび側壁ＳＧを有するゲートトレンチＧＴが設けられている。ゲート電極１３０は、側壁ＳＧ上において電子供給層１２２を介してｐ領域１１２と対向するように電子供給層１２２上に設けられたショットキー電極である。ゲート電極１３０は、たとえばＮｉ／Ａｕ電極である。好ましくは半導体層１１０の上面Ｆ２に対してゲートトレンチＧＴの側壁ＳＧは０°よりも大きく９０°よりも小さい角度だけ傾斜している。
【００２６】
電子走行層１２１は、ゲートトレンチＧＴの側壁ＳＧ上において半導体層１１０のｐ領域１１２を被覆している。また電子走行層１２１は、アンドープＧａＮから作られている。すなわち電子走行層はＧａＮ膜である。電子供給層１２２は電子走行層１２１上に設けられている。また電子供給層１２２は、アンドープＧａＮのバンドギャップに比して大きいバンドギャップを有するＡｌＧａＮから作られている。すなわち電子供給層１２２はＡｌＧａＮ膜である。この構成により、電子走行層１２１と電子供給層１２２との界面におけるヘテロ接合によって２ＤＥＧを生成することができる。よって電子走行層１２１と電子供給層１２２との界面に沿った、抵抗の低い電流経路を設けることができる。
【００２７】
ドレイン電極３１およびソース電極１３２は、オーミック電極であり、たとえばＡｌ系電極である。好ましくはソース電極１３２は電子走行層１２１と電子供給層１２２との界面に接している。
【００２８】
図４を参照して、電力用半導体装置１００の動作について説明する。電力用半導体装置１００は、ドレイン電極３１とソース電極１３２との間の電流経路（図中、矢印参照）のスイッチングを行うスイッチング素子として用いられる。ドレイン電極３１にはソース電極１３２に対して正の電圧が印加される。チャネルは、ゲートトレンチＧＴの側壁ＳＧ上において電子走行層１２１と電子供給層２２との界面に生成される２ＤＥＧによって形成される。またこのチャネルは、ｐ領域１１２とゲート電極１３０との間に挟まれている。ゲート電極１３０の電圧がしきい値に比してより正の電圧の場合、電力用半導体装置１００はオン状態にある。すなわち、ソース電極１３２から供給された電子は、上記チャネルを経由してｎドリフト領域１１に至りドレイン電極３１から排出される。電力用半導体装置１００をオフ状態とするためには、電流経路をゲート電極１３０とｐ領域１１２との間で遮断するために、ゲート電極１３０の電圧がしきい値に比してより負の電圧とされる。
【００２９】
本実施の形態の電力用半導体装置１００によれば、ｎドリフト領域１１に、窒化ガリウム半導体のエネルギーギャップに比して大きなエネルギーギャップを有するＩＩＩ族窒化物半導体が用いられる。これにより、窒化ガリウム半導体から作られたｎドリフト領域１１が用いられる場合に比して、小さいオン抵抗と大きい耐圧との間のトレードオフを改善することができる。
【００３０】
ＩＩＩ族窒化物半導体はＩＩＩ族元素として、ＧａおよびＩｎの少なくともいずれかとＡｌとを含んでもよい。これにより、窒化ガリウム半導体のエネルギーギャップに比して大きなエネルギーギャップを有するＩＩＩ族窒化物半導体が得られる。
【００３１】
ＩＩＩ族窒化物半導体はＩＩＩ属元素として、ＧａおよびＩｎの一方のみとＡｌとを含んでもよい。これにより、ＧａおよびＩｎの両方が用いられる場合に比して、用いられる元素の種類を少なくすることができる。これにより製造方法をより簡素化することができる。
【００３２】
ＩＩＩ族窒化物半導体は、ＡｌxＩｎyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、ｘ＋ｙ＜１）であってもよい。これにより、ｘおよびｙの２つのパラメータを調整することで、ＧａＮ基板１の格子定数との整合性が取りやすくなる。
【００３３】
ＨＦＥＴは、ソース電極１３２に接しかつ窒化ガリウム半導体から作られた窒化ガリウム領域として、ｐ領域１１２およびｎ領域１１３を含む。これにより、ＨＦＥＴとソース電極１３２との間の接続をよりオーミックなものとすることができる。
【００３４】
またｎドリフト領域１１の導電型（第１導電型）はｎ型である。これによりｎドリフト領域１１の電気抵抗を小さくすることができる。よって電力用半導体装置１００のオン抵抗をより小さくすることができる。
【００３５】
好ましくはＩＩＩ族窒化物半導体は窒化ガリウム半導体の格子定数と同じ格子定数を有する。これにより、ｎドリフト領域１１の格子定数と、ＧａＮ基板１の格子定数とが同じとなる。よってｎドリフト領域１１とＧａＮ基板１との間での格子定数の不整合を抑制することができる。
【００３６】
（実施の形態２）
図５〜図８に示すように、電力用半導体装置２００は、半導体素子としてＭＩＳＦＥＴが設けられたものである。電力用半導体装置２００は、ＧａＮ基板１と、半導体層２１０と、ドレイン電極３１と、ソース電極２３２と、ゲート絶縁膜２２１と、層間絶縁膜２２２と、ゲート電極２３０と、ソース配線層２３３とを有する。
【００３７】
半導体層２１０は、厚さ方向（図１の縦方向）に互いに対向する裏面Ｆ１および上面Ｆ２を有する。裏面Ｆ１および上面Ｆ２は実質的に互いに平行である。また半導体層２１０は、ｎドリフト領域１１と、ｐ型のｐ領域２１２と、ｎ型のｎ領域２１３と、ｐ型のｐ+コンタクト領域２１５とを有する。ｐ領域２１２は、ｎ-ドリフト領域１１上に設けられている。ｎ領域２１３は、ｐ領域２１２上に設けられ、ｐ領域２１２によってｎ-ドリフト領域１１と分離されている。ｐ+コンタクト領域２１５はｐ領域２１２の一部の上に直接設けられている。ｐ+コンタクト領域２１５は半導体層２１０の上面Ｆ２の一部をなしている。
【００３８】
好ましくはｐ領域２１２は、窒化ガリウム（ＧａＮ）半導体から作られた窒化ガリウム領域である。また好ましくはｐ+コンタクト領域２１５も、窒化ガリウム（ＧａＮ）半導体から作られた窒化ガリウム領域である。
【００３９】
半導体層２１０の上面Ｆ２には、ｎ領域２１３およびｐ領域２１２を貫通してｎ-ドリフト領域１１に至り、底部ＢＴおよび側壁ＳＳを有するゲートトレンチＧＴが設けられている。側壁ＳＳはｎ-ドリフト領域１１とｐ領域２１２とｎ領域２１３との各々からなる部分を有する。
【００４０】
ゲート絶縁膜２２１は、ｎ-ドリフト領域１１およびｎ領域２１３の間をつなぐようにｐ領域２１２上に設けられている。具体的には、ゲート絶縁膜２２１は側壁ＳＳ上において半導体層２１０のｐ領域２１２を被覆している。ゲート電極２３０はゲート絶縁膜２２１上に設けられている。これによりゲート電極２３０はゲート絶縁膜２２１を介して半導体層２１０のｐ領域２１２上に位置している。ソース電極２３２は、半導体層２１０のｎ領域２１３およびｐ+コンタクト領域２１５上に直接設けられたオーミック電極である。
【００４１】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００４２】
本実施の形態によれば、ｎドリフト領域１１上に設けられたＭＩＳＦＥＴを有する電力用半導体装置２００において、実施の形態１とほぼ同様の効果が得られる。
【００４３】
（実施の形態３）
図９に示すように、電力用半導体装置３００は、半導体素子としてＪＦＥＴが設けられたものである。電力用半導体装置３００は、ドレイン電極３１と、ＧａＮ基板１と、半導体層３１０と、ソース電極３３２とを有する。
【００４４】
半導体層３１０は、ｎドリフト領域１１と、ｐ型のｐゲート領域３１２と、ｎ+層３１３とを有する。ｐゲート領域３１２は、ｎ-ドリフト領域１１中に埋め込まれており、ＪＦＥＴにおけるゲートとしての機能を有する。ｎ+層３１３は、ＧａＮ基板１との間にｎ-ドリフト領域１１を挟むように、ｎ-ドリフト領域１１上に設けられている。好ましくはｎ+層３１３は、窒化ガリウム（ＧａＮ）半導体から作られた窒化ガリウム領域である。ソース電極３３２はｎ+層３１３上に設けられている。
【００４５】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００４６】
本実施の形態によれば、ｎドリフト領域１１上に設けられたＪＦＥＴを有する電力用半導体装置２００において、実施の形態１とほぼ同様の効果が得られる。
【００４７】
（実施の形態４）
図１０に示すように、電力用半導体装置４００は、半導体素子としてダイオードが設けられたものである。電力用半導体装置４００は、ｎ型のＧａＮ基板１と、半導体層４１０と、カソード電極４３１（第１の電極）と、アノード電極４３２（第２電極）とを有する。
【００４８】
半導体層４１０はメサ構造を有する。また半導体層４１０は、ドリフト領域４１１と、ドリフト領域４１１上に設けられたｐ型のｐ領域４１２とを有する。ドリフト領域４１１はＧａＮ基板上に設けられている。ドリフト領域４１１は、ＧａＮ基板１の導電型不純物の濃度よりも低い不純物濃度を有する。ドリフト領域４１１は、意図的なドープがなされていない領域である。ドリフト領域４１１は、実施の形態１のｎドリフト領域１１と同様のＩＩＩ族窒化物半導体から作られている。
【００４９】
カソード電極４３１は、実施の形態１のドレイン電極３１とほぼ同様の構成を有する。アノード電極４３２は、ｐ領域４１２上に設けられたオーミック電極である。
【００５０】
好ましくはｐ領域４１２は、窒化ガリウム（ＧａＮ）半導体から作られた窒化ガリウム領域である。
【００５１】
本実施の形態によれば、ドリフト領域４１１上に設けられたダイオードを有する電力用半導体装置４００において、実施の形態１とほぼ同様の効果が得られる。
【００５２】
なお上記各実施の形態においては第１導電型がｎ型であり、第２導電型がｐ型であるが、これらの導電型が入れ替えられてもよい。
【００５３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の特許請求の範囲は上記した説明ではなくて請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００５４】
１  ＧａＮ基板（窒化ガリウム基板）、１１  ｎドリフト領域（ドリフト領域）、４１１  ドリフト領域、１２１  電子走行層、１２２  電子供給層、３１  ドレイン電極（第１電極）、１００，２００，３００，４００  電力用半導体装置、１１０，２１０，３１０，４１０  半導体層、１３０，２３０  ゲート電極、１３２，２３２，３３２  ソース電極（第２電極）、４３１  カソード電極（第１電極）、４３２  アノード電極（第２電極）。
【図１】
2013183034.tif 000003
【図２】
2013183034.tif 000004
【図３】
2013183034.tif 000005
【図４】
2013183034.tif 000006
【図５】
2013183034.tif 000007
【図６】
2013183034.tif 000008
【図７】
2013183034.tif 000009
【図８】
2013183034.tif 000010
【図９】
2013183034.tif 000011
【図１０】
2013183034.tif 000012