(57)【要約】【課題】半導体の気密封止パッケージ構造及びその製造方法である。【解決手段】本発明は半導体の気密封止パッケージ構造及びその製造方法を示すものである。基板と第一導体層、半導体部品、第二導体層、蓋が含まれている。基板は第一表面と第二表面を持っている。第一導体層は基板の第一表面に設置されており、半導体部品は第一導体層に電気的に接続されている。第二導体層は基板の第一表面に設置されており、半導体部品と第一導体層を取り囲んでいる。また第二導体層は第一導体層より層厚が厚い。蓋は半導体部品を気密封止するために第二導体層のトップに粘着されている。【選択図】図９
2013128113.tif 000002
【特許請求の範囲】
【請求項１】
第一表面と第二表面、そして基板の第一表面から第二表面まで貫いている金属接点が含まれている基板、
基板の第一表面に設置され、金属接点に接続されている第一導体層、
基板の第一表面での第一導体層に電気的に接続されている半導体部品、
基板の第一表面に設置され、第一導体層と半導体部品を取り囲んでおり、また第一導体層より層厚が厚い第二導体層、
半導体部品を封止するために第二導体層のトップに粘着されている蓋、
を少なくとも含むことを特徴とする半導体封止パッケージ構造。
【請求項２】
基板がセラミック基板であることを特徴とする請求項１に記載の半導体封止パッケージ構造。
【請求項３】
基板の第一表面と第二導体層の間に設置され、第一導体層を取り囲んでいる第三導体層が更に含まれていることを特徴とする請求項１に記載の半導体封止パッケージ構造。
【請求項４】
第一導体層と第二導体層のそれぞれの表面にメッキされている表面処理層が更に含まれていることを特徴とする請求項１に記載の半導体封止パッケージ構造。
【請求項５】
第一導体層と第二導体層、第三導体層のそれぞれの表面にメッキされている表面処理層が更に含まれていることを特徴とする請求項３に記載の半導体封止パッケージ構造。
【請求項６】
蓋の材料が、金属又は金属合金、金属複合材料、プラスチック、セラミックス、並びに前記材料を組み合わせた材料から選択された材料によって構成されたものであることを特徴とする請求項１に記載の半導体封止パッケージ構造。
【請求項７】
半導体部品が導電材料であるワイヤーで第一導体層に電気的に接続されていることを特徴とする請求項１に記載の半導体封止パッケージ構造。
【請求項８】
半導体部品が導電材料である接点を通じて第一導体層に電気的に接続されていることを特徴とする請求項１に記載の半導体封止パッケージ構造。
【請求項９】
基板の第二表面にメッキされ、金属接点に電気的に接続され、そして表面には表面処理層がメッキされた再配線層を更に含むことを特徴とする請求項４に記載の半導体封止パッケージ構造。
【請求項１０】
基板の第二表面にメッキされ、金属接点に電気的に接続され、そして表面には表面処理層がメッキされた再配線層を更に含むことを特徴とする請求項５に記載の半導体封止パッケージ構造。
【請求項１１】
表面処理層の材質が、銀、金、ニッケル、パラジウム、又は前記材質を組み合わせたものによって構成されたものであることを特徴とする請求項４に記載の半導体封止パッケージ構造。
【請求項１２】
表面処理層の材質が、銀、金、ニッケル、パラジウム、又は前記材質を組み合わせたものによって構成されたものであることを特徴とする請求項５に記載の半導体封止パッケージ構造。
【請求項１３】
表面処理層の材質が、銀、金、ニッケル、パラジウム、又は前記材質を組み合わせたものによって構成されたものであることを特徴とする請求項９に記載の半導体封止パッケージ構造。
【請求項１４】
表面処理層の材質が、銀、金、ニッケル、パラジウム、又は前記材質を組み合わせたものによって構成されたものであることを特徴とする請求項１０に記載の半導体封止パッケージ構造。
【請求項１５】
セラミック基板が多層セラミック基板であることを特徴とする請求項２に記載の半導体封止パッケージ構造。
【請求項１６】
以下のステップが含まれていることを特徴とする半導体封止パッケージ構造の製造方法。
ａ．第一表面と第二表面を持っており、また第一表面から第二表面まで貫いている穴がある基板を用意する
ｂ．穴に金属接点を作り出す
ｃ．金属接点に電気的に接続されている第一導体層を基板の第一表面にメッキする
ｄ．半導体部品と第一導体層を取り囲んでおり、また第一導体層より層厚が厚い第二導体層を第一表面にメッキする
ｅ．第一表面において、半導体部品を第一導体層に電気的に接続させる
ｆ．半導体部品を気密封止するために第二導体層のトップに蓋を粘着する
【請求項１７】
基板がセラミック基板であることを特徴とする請求項１６に記載の半導体封止パッケージ構造の製造方法。
【請求項１８】
表面処理層を第一導体層と第二導体層のそれぞれの表面にメッキするステップを、ステップｄとステップｅとの間に含み、前記表面処理層の材質が、銀、金、ニッケル、パラジウム、又は前記材質を組み合わせたものによって構成されたものであることを特徴とする請求項１６に記載の半導体封止パッケージ構造の製造方法。
【請求項１９】
表面処理層が電気化学メッキで堆積することによって形成されたものであることを特徴とする請求項１８に記載の半導体封止パッケージ構造の製造方法。
【請求項２０】
蓋が、金属、金属合金、金属複合材料、プラスチック、セラミックス、並びに前記材料を組み合わせた材料から選択された材料によって構成されたものであることを特徴とする請求項１６に記載の半導体封止パッケージ構造の製造方法。
【請求項２１】
半導体部品がワイヤーで第一導体層に電気的に接続されていることを特徴とする請求項１６に記載の半導体封止パッケージ構造の製造方法。
【請求項２２】
半導体部品がフリップチップ方法で第一導体層に電気的に接続されていることを特徴とする請求項１６に記載の半導体封止パッケージ構造の製造方法。
【請求項２３】
ステップｃが、半導体部品と第一導体層を取り囲んでいる第三導体層を基板の第一表面と第二導体層の間にメッキするステップを更に含むことを特徴とする請求項１６に記載の半導体封止パッケージ構造の製造方法。
【請求項２４】
ステップｂが、再配線層を基板の第二表面にメッキし、また金属接点に電気的に接続させるステップを更に含むことを特徴とする請求項１６に記載の半導体封止パッケージ構造の製造方法。
【請求項２５】
再配線層を基板の第二表面にメッキし、また金属接点に電気的に接続させるというステップが含まれていることを特徴とする請求項２３に記載の半導体封止パッケージ構造の製造方法。
【請求項２６】
ステップｂとステップｃが同時に行われることを特徴とする請求項１６に記載の半導体封止パッケージ構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体の封止パッケージ構造及び製造方法に関し、特に、半導体の気密封止パッケージ構造及びその製造方法に関するものである。
【背景技術】
【０００２】
マイクロエレクトロニクス業界では、エレクトロニクスシステムのスピードと効率を上げるため、封止材は絶えずに微細化されていく。これによってＶＬＳＩといった、ＩＣチップや受動部品、ファイバーカップリング部品などいくつかの電子部品を単一封止に集積するものが生み出される。水晶振動子または発振器などの部品も、マイクロ化されつつある。このような部品において、セラミック回路基板は主に用いられる封止基板材である。安定した空気室、そして高信頼性と高気密性を有するため、水晶振動子や発振器のほか、表面弾性波フィルターとマイクロ電子部品、他の感知部品にも用いられている。セラミック基板のなかでは、高温同時焼成セラミックス（以下、ＨＴＣＣという）で作られた基板は現在、水晶振動子において、最も広く使われている封止材である。
【０００３】
ＨＴＣＣと低温同時焼成セラミックス（以下、ＬＴＣＣという）は、焼結で導体をセラミック成形体と共に同時焼成することで、良い機械強度と気密性を持っている。しかし、どれも高温焼結プロセスの関係で縮小化、また封止の寸法と導体の厚さ、線幅、線間隔を精確に制御できないなどの問題がある。そのため、小型の封止パッケージ作業は困難になる。また、この二つの方法では、焼結する前にプリントで導体をコーティングするため、導体の均一性は良くない。さらに、最小線幅の間隔を例えば４ミルぐらい小さくすることができないこと、及びセラミック基板が焼結されている間変形しやすいことなどは、その後の工程の封止パッケージ作業に影響をもたらす。
【０００４】
直接銅メッキプロセス（Ｄｉｒｅｃｔ  Ｐｌａｔｅｄ  Ｃｏｐｐｅｒ。以下、「ＤＰＣ」プロセスという。）とは、セラミック基板で薄膜プロセスとメッキプロセスを結びつけるプロセスで、パターン転写を通じて焼結されたセラミック基板で金属化回路とビアを形成するという成熟したプロセス技術である。現在は高効率、高放熱、高信頼性の製品に使われている。ＤＰＣプロセスでは、金属シード層はセラミック基板の上にスパッタリングされ、メッキする際に必要な導電金属層となる。そしてパターン転写を通じてフォトレジスト露出・現像により回路パターンを形成し、銅メッキで銅回路という堅固な回路構造を作り出す。最後に、銅導体の酸素化を防ぐための表面処理層（ニッケル・金、ニッケル・パラジウム・金、銀或いはニッケル・銀など）が形成される。ＤＰＣプロセスは既に焼結されたセラミック基板で完成されるため、高温プロセスの必要性がなく、ＤＰＣ基板には縮小や反りの問題がない。
【０００５】
ＤＰＣ基板は半導体材料と相性の良い熱膨張率と、高熱伝導、低導体抵抗、高温での信頼性（＞３４０℃）、そして精度の高い回路製作などポイントとなる特性を持っているので、後ほどの封止パッケージプロセスにはよい効果をもたらす。また、パターン転写プロセスによって、セラミック基板は良い線幅解析が実現でき、また高密度部品と電気回路（２ｍｉｌｓ  ｆｏｒ  ｍｉｎ  Ｌ  ／  Ｓ）、そしてリーズナブルなコストが可能になる。ＤＰＣプロセスは各セラミックや半導体材料、例えば窒化アルミ（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）、ジルコニア強化アルミナ（ＺＴＡ）、シリコン（Ｓｉ）、窒化ケイ素（Ｓｉ３Ｎ４）、酸化ベリリウム（ＢｅＯ）などに適用できる。
【０００６】
ＤＰＣプロセスによるセラミック電機回路板は、銅の厚さを精密に制御することができる。厚さの範囲は需要と応用に応じて、１ミクロンから、３００ミクロンまで調整することができる。したがって、空気室が必要とされる気密性を求める特定の封止パッケージに対して、ＤＰＣ基板は簡単に電解メッキによって空気室を生み出す。例えば、メッキの薄い銅層を電気と熱の内部接続するための回路にし、そしてもう一つのメッキの厚い銅層を銅壁として薄い銅層を包むことによって、空気室の構造が形成される。
【０００７】
空気室構造を有したＤＰＣ基板において、空気室の大きさと石英ガラス板の厚さは需要によって変えることができる。また、精度の高い回路や導体との一致性は水晶振動子の組立歩留まり率を上げることができる。なお、コバールリッドを封止するように金・スズ（ＡｕＳｎ）層は直接ＤＰＣ基板の銅壁にメッキされることができる。ここで、セラミックスとメッキ金属には均一性があるので、元のＨＴＣＣ基板の反りをカバーするために金・スズ（ＡｕＳｎ）層を厚くするという必要がなく、コストダウンにもなる。
【０００８】
図１９のように、台湾特許明細書第３６８１８４号で開示された気密チップ封止パッケージ構造は、セラミック基板と金属フレーム、金属蓋が含まれている。金属フレームは高温溶接によってセラミック基板に接続されている。この構造は良い気密性を提供しているが、寸法が精確に把握できないこと、及び小型の封止パッケージが形成しにくいことという問題がある。
【０００９】
図２０のように、台湾特許明細書第３３１３７８号で開示されたマイクロ機電（ＭＥＭＳ）気密チップ封止パッケージ構造は、セラミック基板とダム、金属蓋が含まれている。ダムは粘着によってセラミック基板に接続されている。この構造は良い気密性を提供しているが、寸法が精確に把握できないこと、及び小型の封止パッケージが形成しにくいことという問題がある。
【００１０】
図２１のように、台湾特許明細書第Ｉ２５６７０９号で開示された半導体封止パッケージ構造はセラミック基板と壁、金属蓋が含まれている。壁はセラミック基板の上に設置されているが、どのように壁とセラミック基板を接続するかということは開示していない。
【００１１】
前記の背景技術と先行特許の欠点を解決するために、本発明は精度が高い半導体構造を提供するものである。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、封止パッケージ構造と線幅、線間隔を精確に制御できる半導体封止パッケージ構造を提供することである。
【課題を解決するための手段】
【００１３】
前記目的を達成するための、本発明の半導体封止パッケージ構造及びその製造方法は、
第一表面と第二表面、そして第一表面から第二表面まで貫いている金属接点が含まれている基板、
基板の第一表面に設置され、金属接点に接続されている第一導体層、
基板の第一表面にある第一導体層に電気的に接続されている半導体部品、
基板の第一表面に設置され、第一導体層と半導体部品を取り囲んでおり、また第一導体層より層厚が厚い第二導体層、
半導体部品を封止するために第二導体層のトップに粘着されている蓋、
が含まれている。
【００１４】
前記半導体封止パッケージ構造での基板は、セラミック基板である。
【００１５】
前記半導体封止パッケージ構造での第二導体層の層厚は半導体部品の厚さより厚い。
【００１６】
前記半導体封止パッケージ構造には、更に第一導体層と第二導体層の表面に設置される表面処理層が含まれている。
【００１７】
前記半導体封止パッケージ構造には、更に第一表面と第二導体層の間に設置され、第一導体層を取り囲んでいる第三導体層が含まれている。
【００１８】
前記半導体封止パッケージ構造には、第一導体層と第二導体層、第三導体層のそれぞれの表面に設置される表面処理層が含まれている。
【００１９】
前記半導体封止パッケージ構造の表面処理層は、メッキや化学メッキなど電気化学析出法で形成されるものであるが、他の方法であってもよい。
【００２０】
前記半導体封止パッケージ構造の蓋は純金属と、金属合金、金属複合材料或いは金属・セラミック複合材料によって構成されたものである。
【００２１】
前記半導体封止パッケージ構造の半導体部品は、ワイヤーで第一導体層に電気的に接続されている。ワイヤーは金やアルミ、銅、銀など任意の導電性材料であるが、他の導電性材料であってもよい。
【００２２】
前記半導体封止パッケージ構造の半導体部品は、接点を通じて第一導体層に電気的に接続されている。接点の材質ははんだや銀ペースト、金、銅など任意の導電性材料であるが、他の導電性材料であってもよい。
【００２３】
前記半導体封止パッケージ構造は、基板の第二表面にメッキされ、また金属接点に電気的に接続され、そして表面には表面処理層がメッキされている再配線層が更に含まれている。
【００２４】
前記半導体封止パッケージ構造の表面処理層は、周知の方法で作られたサビを防止するものである。
【００２５】
前記半導体封止パッケージ構造の表面処理層の材質は、銀と金、ニッケル、パラジウム、及び上記のものの組合せによって構成されたものである。
【００２６】
前記半導体封止パッケージ構造の表面処理層の構造とは、周知の表面処理技術による構造である。用いられている金属層は、決まった順番がある。例えば表面処理層がニッケル・金層の場合、銅の表面にニッケルをメッキしてから金をメッキする。ニッケル・パラジウム層の表面処理層であれば、ニッケルをメッキしてから、次はパラジウムをメッキし、そして最後に最外層の構造としての金をメッキする。
【００２７】
前記半導体封止パッケージ構造での基板はセラミック基板である。
【００２８】
前記半導体封止パッケージ構造のセラミック基板は多層セラミック基板である。
【００２９】
前記の目的を達成するための、本発明に関する半導体封止パッケージ構造の製造方法は、下記のステップが含まれている。
ａ．第一表面と第二表面を持っており、また第一表面から第二表面まで貫いている穴がある基板を用意する、
ｂ．穴に金属接点を作り出す、
ｃ．金属接点に電気的に接続されている第一導体層を基板の第一表面にメッキする、
ｄ．半導体部品と第一導体層を取り囲んでおり、また第一導体層より層厚が厚い第二導体層を基板の第一表面にメッキする、
ｅ．基板の第一表面において、半導体部品を第一導体層に電気的に接続させる、
ｆ．半導体部品を気密封止するために第二導体層のトップに蓋を粘着する。
【００３０】
前記半導体封止パッケージ構造の製造方法とは、表面処理層を第一導体層と第二導体層のそれぞれの表面にメッキするというステップを、ステップｄとステップｅとの間に更に加えることである。表面処理層の材質は銀と金、ニッケル、パラジウム、又は前記材質を組み合わせたもので構成されているが、他の材質であってもよい。
【００３１】
前記半導体封止パッケージ構造の製造方法の表面処理層は、電気化学析出法によるものである。
【００３２】
前記半導体封止パッケージ構造の製造方法の蓋は、純金属と、金属合金、金属複合材料、プラスチック、セラミックス、又は前記材料を組み合わせたものによって構成されたものである。
【００３３】
前記半導体封止パッケージ構造の製造方法の半導体部品は、ワイヤーで第一導体層に電気的に接続されている。
【００３４】
前記半導体封止パッケージ構造の製造方法の半導体部品は、フリップチップ方法で第一導体層に電気的に接続されている。
【００３５】
前記半導体封止パッケージ構造の製造方法のステップｃには、半導体部品と第一導体層を取り囲んでいる第三導体層を基板の第一表面と第二導体層の間にメッキすることが更に含まれている。
【００３６】
前記半導体封止パッケージ構造の製造方法には、再配線層を基板の第二表面にメッキし、また金属接点に電気的に接続させるというステップが更に含まれている。
【００３７】
前記半導体封止パッケージ構造の製造方法のステップｂには、再配線層を第二表面にメッキし、また金属接点に電気的に接続させることが更に含まれている。
【００３８】
前記半導体封止パッケージ構造の製造方法では、ステップｂとステップｃは同時発生とされるものである。
【００３９】
前記半導体封止パッケージ構造の製造方法では、金属接点、第一導体層、及び再配線層は、同時にメッキして形成される。
【００４０】
前記半導体封止パッケージ構造の製造方法では、金属接点、第一導体層、再配線層、及び第三導体層は、同時にメッキして形成される。
【図面の簡単な説明】
【００４１】
【図１】図１は本発明である半導体気密封止パッケージ構造及びその製造方法のステップ１に関する断面図である。
【図２】図２は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１で示したステップに引き続くステップの断面図である。
【図３】図３は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図２で示したステップに引き続くステップの断面図である。
【図４】図４は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図３で示したステップに引き続くステップの断面図である。
【図５】図５は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図４で示したステップに引き続くステップの断面図である。
【図６】図６は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図５で示したステップに引き続くステップの断面図である。
【図７】図７は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図６で示したステップに引き続くステップの断面図である。
【図８】図８は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図７で示したステップに引き続くステップの断面図である。
【図９】図９は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図８で示したステップに引き続くステップの断面図である。
【図１０】図１０は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図９で示したステップに引き続くステップの断面図である。
【図１１】図１１は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１０で示したステップに引き続くステップの断面図である。
【図１２】図１２は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１１で示したステップに引き続くステップの断面図である。
【図１３】図１３は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１２で示したステップに引き続くステップの断面図である。
【図１４】図１４は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１３で示したステップに引き続くステップの断面図である。
【図１５】図１５は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１４で示したステップに引き続くステップの断面図である。
【図１６】図１６は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１５で示したステップに引き続くステップの断面図である。
【図１７】図１７は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１６で示したステップに引き続くステップの断面図である。
【図１８】図１８は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１７で示したステップに引き続くステップの断面図である。
【図１９】図１９はよく知られている封止パッケージ構造である。
【図２０】図２０はよく知られている封止パッケージ構造である。
【図２１】図２１はよく知られている封止パッケージ構造である。
【００４２】
この分野での専門家が本発明を理解し、また実施できるように、下記の図式と記号について詳細に説明する。ただし、本発明は下記述べる実施例により限定されるものではない。
【実施例】
【００４３】
図９は本発明である半導体気密封止パッケージ構造及びその製造方法に関して、最も好ましい実施例の断面図である。半導体封止パッケージ構造（１０）とは、第一表面と第二表面、そして第一導体層（１２）、第二導体層（１４）、第一表面処理層（１５）、半導体部品（２０）、蓋（１６）を持つ基板（１１）が含まれている。基板（１１）はセラミック基板である。第一導体層（１２）と第二導体層（１４）は基板の第一表面にメッキされており、また半導体部品（２０）は基板の第一表面にある第一導体層（１２）に電気的に接続されている。第二導体層（１４）は半導体部品（２０）と第一導体層（１２）を取り囲んでいる。第一表面処理層（１５）は、第一導体層（１２）と第二導体層（１４）を保護するため、第一導体層（１２）と第二導体層（１４）の表面に化学メッキされている。蓋（１６）は、半導体部品（２０）を気密封止するために第二導体層（１４）のトップに粘着されている。
【００４４】
直接銅メッキ技術は、極めて薄いものから極めて厚いものまで銅層の厚さを上手く制御することができる。線幅を精確にデザインするように、例えば２ミルの最小ワイヤーの線幅とピッチは簡単に得ることができる。また銅を穴に埋め込むことによって良い電気性と熱特性を得ることも可能である。そのため、本発明の第一導体層（１２）と第二導体層（１４）は直接銅メッキ技術で作り出されることが好ましい。それにより、ＨＴＣＣとＬＴＣＣなど焼結で作り上げたセラミック基板より精確に線幅と線間隔を把握することが可能で、また小型封止パッケージにも対応できる。
【００４５】
図９で示した通り、基板（１１）は、第一導体層（１２）に電気的に接続させるように第一表面から第二表面まで基板（１１）を貫いている金属接点（１７）が更に含まれている。第一表面処理層（１５）は化学メッキで第一導体層（１２）と第二導体層（１４）の表面に形成されている。蓋（１６）はセラミックス材である。半導体部品（２０）はフリップチップ法で第一導体層（１２）に電気的に接続されている。また、当該半導体封止パッケージ構造（１０）は、再配線層（１８）が更に含まれている。当該再配線層（１８）は、金属接点（１７）に電気的に接続させるように基板（１１）の第二表面にメッキされており、また再配線層（１８）の表面には保護のための第一表面処理層（１５）が化学メッキされている。第一表面処理層（１５）はニッケル・金化学メッキで組合せたものであり、第一導体層（１２）と第二導体層（１４）と再配線層（１８）を保護するために、再配線層（１８）の上にニッケルをメッキしてから金をメッキすることで形成されたものである。従って、半導体部品（２０）は第一導体層（１２）と金属接点（１７）と再配線層（１８）を通じて周辺回路に電気伝導をすることが可能である。
【００４６】
図１から図９までは本発明である半導体気密封止パッケージ構造及びその製造方法の図式である。図１で示した通り、まずは第一表面と第二表面を持つ基板（１１）を用意し、基板（１１）の上にある穴（１１２）はレーザードリルで第一表面から第二表面まで貫いている。第一導体層（１２）と再配線層（１８）を図２で示した位置の通りに定義し、また導体層を基板（１１）の決まった場所でメッキするために、フォトレジスト（１１１）を基板（１１）の第一表面と第二表面にパターン化させる。また、基板（１１）はセラミック基板である。
【００４７】
図２は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１で示したステップに引き続くステップの断面図である。図面で示した通り、金属接点（１７）は穴（１１２）に形成され、基板（１１）の第一表面から第二表面まで貫いている。一方、ＤＰＣ法によって、第一導体層（１２）は基板（１１）の第一表面に、再配線層（１８）は基板（１１）の第二表面にメッキされている。また、第一導体層（１２）は金属接点（１７）を通して再配線層（１８）に電気的に接続されている。
【００４８】
図３は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図２で示したステップに引き続くステップの断面図である。図面で示した通り、再配線層（１８）と第一導体層（１２）が形成された後、フォトレジスト（１１１）を剥離、エッチングで除去する。
【００４９】
図４は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図３で示したステップに引き続くステップの断面図である。図面で示した通り、フォトレジスト（１１３）は基板（１１）の第一表面と第二表面、また再配線層（１８）と第一導体層（１２）にパターン化されている。一方、第一導体層（１２）を取り囲んでいるスリット（１３）は、図５で示した第二導体層（１４）の位置を定義するために基板（１１）の第一表面に形成されている。
【００５０】
図５は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図４で示したステップに引き続くステップの断面図である。図面で示した通り、第二導体層（１４）はＤＰＣ法で基板（１１）の第一表面にあるスリットのなかにメッキされている。また、第二導体層（１４）は第一導体層（１２）より層厚が厚い。
【００５１】
図６は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図５で示したステップに引き続くステップの断面図である。図面で示した通り、第二導体層（１４）が形成された後、剥離・エッチングでフォトレジスト（１１３）を除去する。
【００５２】
図７は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図６で示したステップに引き続くステップの断面図である。図面で示した通り、表面処理層（１５）は、第一導体層（１２）と第二導体層（１４）、再配線層（１８）を保護するために、化学メッキで第一導体層（１２）と第二導体層（１４）、再配線層（１８）の表面に形成されている。また、表面処理層（１５）はＮｉ層とＡｕ層を順次に堆積することによって形成されたものである。
【００５３】
図８は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図７で示したステップに引き続くステップの断面図である。図面で示した通り、粘着層（１９）は第二導体層（１４）のトップにメッキされている。また、粘着層（１９）はＡｕＳｎ合金のような金属粘着層であるが、それらに限定されるものではない。
【００５４】
図９は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図８で示したステップに引き続くステップの断面図である。図面で示した通り、半導体部品（２０）は基板（１１）の第一表面の上にある第一導体層（１２）と金属接点（１７）に電気的に接続されている。当該半導体部品（２０）はフリップチップ法で第一導体層（１２）の接点（２１）に電気的に接続されている。また、この接点（２１）は、はんだのような導電材料である。そして、蓋（１６）は図６で示した通り粘着層（１９）を通して第二導体層（１４）のトップに粘着されている。第二導体層（１４）は第一導体層（１２）より層厚が厚いため、半導体部品（２０）は気密封止されている。なお、蓋（１６）はセラミック材である。
【００５５】
図１８は本発明である半導体気密封止パッケージ構造及びその製造方法の断面図式である。当該半導体封止パッケージ構造（１０）には、基板（１１）が含まれている。基板（１１）は第一表面と第二表面、第一導体層（１２）、第二導体層（１４）、第三導体層（１３１）、第一表面処理層（１５）、半導体部品（２０）、蓋（１６）を持つセラミック基板である。第一導体層（１２）と第三導体層（１３１）は基板（１１）の第一表面にメッキされ、第三導体層（１３１）は第一導体層（１２）を取り囲んでいる。半導体部品（２０）は基板（１１）の第一表面にある第一導体層（１２）に接続されており、第一導体層（１２）と金属接点（１７）に電気的に接続されているためである。第二導体層（１４）は第三導体層（１３１）にメッキされ、半導体部品（２０）と第一導体層（１２）を取り囲んでいる。第一表面処理層（１５）は、第一導体層（１２）と第二導体層（１４）の表面を保護するために、第一導体層（１２）と第二導体層（１４）の表面に形成されている。蓋（１６）は半導体部品（２０）を気密封止するために、第二導体層（１４）のトップに粘着されている。
【００５６】
図１８で示した通り、基板（１１）は、第一導体層（１２）に電気的に接続するために基板（１１）の第一表面から第二表面まで伸びている金属接点（１７）が更に含まれている。蓋（１６）は金属で構成されたものである。半導体部品（２０）はフリップチップ法で第一導体層（１２）に電気的に接続されている。また、当該半導体封止パッケージ構造（１０）は、金属接点（１７）に電気的に接続するために基板（１１）の第二表面にメッキされている再配線層（１８）が更に含まれている。なお、当該再配線層（１８）には表面処理層（１５）がメッキされている。従って、半導体部品（２０）は第一導体層（１２）と金属接点（１７）、再配線層（１８）を通して、周辺回路に電気伝導している。ニッケル、パラジウム、ゴールドで形成された表面処理層（１５）は、サビ防止のために、第一導体層（１２）と第二導体層（１４）、再配線層（１８）の表面にメッキされている。
【００５７】
図１０から図１８までの図式は、本発明である半導体気密封止パッケージ構造及びその製造方法である。図面で示した通り、まずは第一表面と第二表面を持つ基板（１１）を用意する。なお、基板は、レーザードリルで基板（１１）の第一表面から第二表面まで伸びていく穴（１１２）をあけてもよいし、穴があいている基板を用いてもよい。。基板（１１）の決まった位置に導体層をメッキするために、フォトレジスト（１１１）は基板（１１）の第一表面と第二表面にパターン化されている。また、基板（１１）はセラミック基板である。
【００５８】
図１１は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１０で示したステップに引き続くステップの断面図である。図面で示した通り、金属接点（１７）は穴（１１２）に形成され、基板（１１）の第一表面から第二表面まで伸びていく。再配線層（１８）はＤＰＣ法で基板（１１）の第二表面にメッキされており、また第一導体層（１２）と第三導体層（１３１）もＤＰＣ法で基板（１１）の第一表面に同時にメッキされている。なお、第一導体層（１２）は金属接点（１７）を通して、再配線層（１８）に電気的に接続されている。
【００５９】
図１２は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１１で示したステップに引き続くステップの断面図である。図面で示した通り、フォトレジスト（１１３）は基板（１１）の第一表面と第二表面、そして再配線層（１８）と第一導体層（１２）にパターン化されている。また、第二導体層（１４）の位置を定義するために、第一導体層（１２）を取り囲んでいるスリット（１３）は第三導体層（１３１）の上に形成されている。
【００６０】
図１３は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１２で示したステップに引き続くステップの断面図である。図面で示した通り、第二導体層（１４）はＤＰＣ法で第三導体層（１３１）の上にあるスリット（１３）にメッキされている。また、第二導体層（１４）は第一導体層（１２）より層厚が厚い。
【００６１】
図１４は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１３で示したステップに引き続くステップの断面図である。図面で示した通り、第二導体層（１４）が形成された後、エッチングでフォトレジスト（１１３）を除去する。
【００６２】
図１５は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１４で示したステップに引き続くステップの断面図である。図面で示した通り、表面処理層（１５）は、第一導体層（１２）、第三導体層（１３１）、第二導体層（１４）、及び再配線層（１８）を保護するため、第一導体層（１２）、第三導体層（１３１）、第二導体層（１４）、及び再配線層（１８）のそれぞれの表面に形成されている。また、表面処理層（１５）は、第一導体層（１２）、第三導体層（１３１）、第二導体層（１４）、及び再配線層（１８）の表面に、メッキ法でニッケル層、パラジウム層、ゴールド層を順次に堆積するように形成されたものである。
【００６３】
図１６は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１５で示したステップに引き続くステップの断面図である。図面で示した通り、粘着層（１９）は第二導体層（１４）のトップに粘着されている。当該粘着層（１９）は、ＡｕＳｎ合金などのような金属粘着層であるが、それらに限定されるものではない。
【００６４】
図１７は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１６で示したステップに引き続くステップの断面図である。図面で示した通り、半導体部品（２０）は第一導体層（１２）と金属接点（１７）に電気的に接続するために、基板（１１）の第一表面にある第一導体層（１２）に接続されている。なお、当該半導体部品（２０）はフリップチップ法で第一導体層（１２）とはんだなどの導電材料である接点（２１）に電気的に接続されている。
【００６５】
図１８は本発明である半導体気密封止パッケージ構造及びその製造方法に基づき、図１７で示したステップに引き続くステップの断面図である。金属またはセラミック材である蓋（１６）は図１６で示した通り、粘着層（１９）によって第二導体層（１４）のトップに粘着されている。第二導体層（１４）は第一導体層（１２）より層厚が厚いため、半導体部品（２０）が気密封止されている。
【００６６】
前記は本発明に関するより好ましい実施例であるが、本発明の特許請求範囲を限るものではない。本発明で掲示する概念の下で完成された変更又は修正は、下記の特許請求範囲内に含まれるものとするものである。
【符号の説明】
【００６７】
１１：基板
１２：第一導体層
１３：スリット
１４：第二導体層
１５：表面処理層
１６：蓋
１７：金属接点
１８：再配線層
１９：粘着層
１０：半導体封止パッケージ構造
２０：半導体部品
２１：接点
１１１：フォトレジスト
１１２：穴
１１３：フォトレジスト
１３１：第三導体層
【図１】
2013128113.tif 000003
【図２】
2013128113.tif 000004
【図３】
2013128113.tif 000005
【図４】
2013128113.tif 000006
【図５】
2013128113.tif 000007
【図６】
2013128113.tif 000008
【図７】
2013128113.tif 000009
【図８】
2013128113.tif 000010
【図９】
2013128113.tif 000011
【図１０】
2013128113.tif 000012
【図１１】
2013128113.tif 000013
【図１２】
2013128113.tif 000014
【図１３】
2013128113.tif 000015
【図１４】
2013128113.tif 000016
【図１５】
2013128113.tif 000017
【図１６】
2013128113.tif 000018
【図１７】
2013128113.tif 000019
【図１８】
2013128113.tif 000020
【図１９】
2013128113.tif 000021
【図２０】
2013128113.tif 000022
【図２１】
2013128113.tif 000023