(57)【要約】      （修正有）【課題】高密度磁気記録に対応した書込みプロセスを改善する。【解決手段】多値書込み電流波形を用いる磁気記録のための装置は、磁気書込みヘッドによって書き込まれるデータのパターンを検出し、パターンインジケーター信号を生成するように動作可能なパターン検出回路と、磁気書込みヘッドのための多値書込み電流波形を生成するように動作可能な書込みドライバーとを備える。多値書込み電流波形の少なくとも１つの電気的特性は、パターン検出回路によって検出されたパターンに基づく。【選択図】なし【特許請求の範囲】
【請求項１】
多値書込み電流波形を用いる磁気記録のための装置であって、
磁気書込みヘッドと、
該磁気書込みヘッドによって書き込まれることになるデータ内のパターンを検出し、パターンインジケーター信号を生成するように動作可能なパターン検出回路と、
該磁気書込みヘッドのための該多値書込み電流波形を生成するように動作可能な書込みドライバーと、
を備え、該多値書込み電流波形の少なくとも１つの電気的特性は、該パターン検出回路によって検出された該パターンに基づく、多値書込み電流波形を用いる磁気記録のための装置。
【請求項２】
磁気書込みヘッドによって書き込まれることになる該データ内の該パターンは該磁気書込みヘッドの磁気飽和レベルを表す、請求項１に記載の装置。
【請求項３】
書込みドライバーは、該磁気書込みヘッドの該磁気飽和レベルが特定の飽和レベルよりも高いときに、書き込まれることになる該データ内の遷移の第１の書込み電流レベルを生成し、該磁気書込みヘッドの該磁気飽和レベルが該特定の飽和レベルよりも低いときに、第２の書込み電流レベルを生成するように動作可能であり、該第１の書込み電流レベルは該第２の書込み電流レベルよりも強力である、請求項２に記載の装置。
【請求項４】
パターン検出回路は、該磁気書込みヘッドによって書き込まれることになる該データ内の少なくとも第１のラン長及び第２のラン長を検出するように動作可能である、請求項１に記載の装置。
【請求項５】
パターン検出回路は、遷移に先行するデータが第１の持続時間よりも長く変化しないままであるか否か、及び該遷移に後続するデータが第２の持続時間よりも長く変化しないままになるか否かを検出するように動作可能である、請求項１に記載の装置。
【請求項６】
第１の持続時間及び該第２の持続時間は、該磁気書込みヘッドによって書き込まれることになる該データのビット周期を含む、請求項５に記載の装置。
【請求項７】
書込みドライバーは、該遷移に先行する該データが該第１の持続時間よりも長く変化しないままではなく、かつ該遷移に後続する該データが該第２の持続時間よりも長く変化しないままであるときに、第１の特性を有する該多値書込み電流波形を生成するように動作可能であり、
該書込みドライバーは、該遷移に先行する該データが該第１の持続時間よりも長く変化しないままであり、かつ該遷移に後続する該データが該第２の持続時間よりも長く変化しないままであるときに、第２の特性を有する該多値書込み電流波形を生成するように動作可能であり、
該書込みドライバーは、該遷移に先行する該データが該第１の持続時間よりも長く変化しないままではなく、かつ該遷移に後続する該データが該第２の持続時間よりも長く変化しないままでないときに、第３の特性を有する該多値書込み電流波形を生成するように動可能であり、
該書込みドライバーは、該遷移に先行する該データが該第１の持続時間よりも長く変化しないままであり、かつ該遷移に後続する該データが該第２の持続時間よりも長く変化しないままでないときに、第４の特性を有する該多値書込み電流波形を生成するように動作可能であり、
該第２の特徴は該第１の特徴よりも強力であり、該第３の特徴は該第２の特徴よりも強力であり、該第４の特徴は該第３の特徴よりも強力である、請求項５に記載の装置。
【請求項８】
多値書込み電流波形の該少なくとも１つの電気的特性は、オーバーシュートパルス振幅と、オーバーシュートパルス幅と、オーバーシュートパルス後の定常電流レベルとからなる群から選択される、請求項１に記載の装置。
【請求項９】
パターンインジケーター信号は、該磁気書込みヘッドによって書き込まれることになる該データが第１のパルス持続時間を有するときを示す第１の信号と、書き込まれることになる該データが第２のパルス持続時間を有するときを示す第２の信号とを含み、該装置は、該パターンインジケーター信号に基づいて３値信号を生成するように動作可能である多値差動信号発生器回路を更に備える、請求項１に記載の装置。
【請求項１０】
３値信号の状態を求め、該３値信号の該状態に基づいて該書込みドライバーを制御するように動作可能な受信機を更に備える、請求項９に記載の装置。
【請求項１１】
受信機はゼロクロス検出器及び複数のスライサーを含む、請求項１０に記載の装置。
【請求項１２】
パターン検出回路及び該多値差動信号発生器回路はチャネル回路内に配置され、該受信機及び該書込みドライバーは前置増幅器回路内に配置される、請求項１０に記載の装置。
【請求項１３】
書込みドライバーは、書き込まれることになる該データ内の遷移において該多値書込み電流波形内のオーバーシュートパルスを与えるように動作可能なオーバーシュートパルス発生器を備える、請求項１に記載の装置。
【請求項１４】
書込みドライバーは、出力ドライバーブリッジと、該出力ドライバーブリッジに接続される複数の基準電流源とを備える、請求項１に記載の装置。
【請求項１５】
出力ドライバーブリッジは、該磁気書込みヘッドを通じて該多値書込み電流波形を切り替えるように動作可能な複数の電流源を備える、請求項１４に記載の装置。
【請求項１６】
複数の電流源はそれぞれ複数のカレントミラーを備え、該複数のカレントミラーはそれぞれ、該基準電流源のうちの１つから該多値書込み電流波形への電流に寄与する、請求項１５に記載の装置。
【請求項１７】
パターン検出回路及び該書込みドライバーは前置増幅器回路内に配置され、該装置は、該前置増幅器内に、該磁気書込みヘッドによって書き込まれることになる該データからクロック信号を再生するように動作可能な位相同期ループを更に備える、請求項１に記載の装置。
【請求項１８】
磁気書込みヘッド、該パターン検出回路及び該書込みドライバーは記憶デバイス内に組み込まれる、請求項１に記載の装置。
【請求項１９】
多値書込み電流波形を用いて磁気記憶デバイス内にデータを記録する方法であって、
データ遷移に隣接するデータ系列のラン長に基づいて書込みヘッド内の磁極端の磁化状態を求めることと、
該磁極端の該磁化状態を表す少なくとも１つの信号を生成することと、
該少なくとも１つの信号に基づいて該書込みヘッドのための該多値書込み電流波形を生成することと、
を含み、該多値書込み電流波形は、該磁化状態が飽和しているときの該データ遷移の場合に、より強力であり、該磁化状態が飽和していないときの該データ遷移の場合に、より強力でない、多値書込み電流波形を用いて磁気記憶デバイス内にデータを記録する方法。
【請求項２０】
記憶システムであって、
データセットを保持する記憶媒体と、
該記憶媒体に該データセットを磁気的に記録するように動作可能な書込みヘッドと、
遷移に隣接する該データセット内のラン長を検出するように動作可能なパターン検出回路と、
該書込みヘッド内のコイルの多値書込み電流波形を生成するように動作可能な書込みドライバーと、
を備え、該多値書込み電流波形の少なくとも１つの電気的特性は、該パターン検出回路によって検出された該ラン長に基づく、記憶システム。
【発明の詳細な説明】
【背景技術】
【０００１】
ハードディスクドライブのような種々の磁気記録システムは、書込みヘッドを用いて、磁気媒体上にデータを記録する。記録されるデータは、交流電流として書込みヘッドコイルに与えられる。電流は書込みヘッドに巻き付いている金属コイルを通って流れ、磁界を生成する。磁界によって、書込みヘッド内の磁極端の磁化状態が切り替えられる。磁化された磁極端が磁気記憶媒体、例えば、回転している強磁性プラッターの上方を通過するとき、磁極端下方の磁気媒体領域の磁化が変更され、後に、リードバックしてデータを検索することができる。
【０００２】
磁気記録において高速での書込み（記録）プロセスは難しい。書込みヘッドを駆動して所与のトラック上にデータを記録するために用いられる従来の書込み電流波形は、その書込み電流パルス特性に関して一定である。しかしながら、磁気システムのスイッチング応答は線形ではない。１つの書込みパルスに関する磁気応答は３段階のプロセス：スイッチング（段階Ｉ）、飽和への移行（段階ＩＩ）及び飽和（段階ＩＩＩ）とみなすことができる。ビットセル周期（Ｔ）が磁気的なスイッチング時間未満であるとき、高密度に記録されるパターンの場合に、第３段階、場合によっては第２段階も打ち切られる場合がある。データ速度が速いほど、そしてビット系列の遷移の頻度が高いほど、励起信号と応答信号との間の非線形性が顕著になる。この記録プロセスには以下の悪影響が伴う。第一に、遷移の歪みが大きくなる。第二に、ビット間の遷移が劣化する。第三に、トラック幅変調が生じる。結果として、全体的な記録性能が劣化し、データ速度及び面密度が制限される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
磁気記録システムでは面密度及びデータ速度が絶えず高められつつあるので、当該技術分野において、書込みプロセスを改善することが必要とされている。
【課題を解決するための手段】
【０００４】
本発明の種々の実施の形態は、多値書込み電流を用いる磁気記録のための装置、システム及び方法を提供する。例えば、多値書込み電流を用いる磁気記録のための装置が開示され、その装置は、磁気書込みヘッドによって書き込まれるデータのパターンを検出し、パターンインジケーター信号を生成するように動作可能なパターン検出回路と、磁気書込みヘッドのための多値書込み電流を生成するように動作可能な書込みドライバーとを含む。多値書込み電流の少なくとも１つの電気的特性は、パターン検出回路によって検出されたパターンに基づく。そのパターンは磁気書込みヘッドの磁気飽和レベルを表す場合がある。ときには、書込みドライバーは、磁気書込みヘッドの磁気飽和レベルが特定の飽和レベルよりも高い場合に、書き込まれるデータの遷移の第１の書込み電流レベルを生成し、磁気書込みヘッドの磁気飽和レベルがその特定の飽和レベルよりも低い場合に、第２の書込み電流レベルを生成するように動作可能であり、第１の書込み電流レベルは第２の書込み電流レベルよりも強力である。幾つかの実施の形態では、多値書込み電流波形の電気的特性は、オーバーシュートパルス振幅、オーバーシュートパルス幅、及びオーバーシュートパルス後の定常電流レベルのうちの１つ又は複数を含むことができる。
【０００５】
この概要は、本発明の幾つかの実施の形態の概略のみを提供するものである。本発明の多くの他の目的、特徴、利点及び他の実施の形態は、以下の詳細な説明、添付の特許請求の範囲及び添付の図面からより完全に明らかとなるであろう。
【０００６】
図面を参照することにより、本発明の種々の実施形態の更なる理解を実現することができ、これらの実施形態については明細書の残りの部分で説明する。図面において、同様の参照符号は、幾つかの図面の全てにわたって類似の構成要素を指すのに用いることができる。幾つかの場合には、小文字からなるサブラベルが、複数の類似の構成要素のうちの１つを表すように参照符号に関連付けられている。存在するサブラベルを指定することなく参照符号が参照されるとき、そのような複数の類似の構成要素全てを指すことが意図される。
【図面の簡単な説明】
【０００７】
【図１】本発明の幾つかの実施形態による、書込みチャネル回路と、前置増幅器と、書込みヘッドとを含む磁気記憶システムを示す図である。
【図２】本発明の幾つかの実施形態による、多値書込み電流の一例における符号化された書込みデータ及び関連する書込み電流パルスの波形を示す図である。
【図３Ａ】本発明の幾つかの実施形態による、多値書込み電流が使用不可能である場合のチャネルデータ、前置増幅器書込み電流、及び書込みヘッド磁界応答の波形例を示す図である。
【図３Ｂ】本発明の幾つかの実施形態による、多値書込み電流が使用可能である場合のチャネルデータ、前置増幅器書込み電流、及び書込みヘッド磁界応答のための波形例を示す図である。
【図４】本発明の幾つかの実施形態による、パターン検出回路の回路図である。
【図５】本発明の幾つかの実施形態による、多値差動信号発生器回路を示す図である。
【図６】本発明の幾つかの実施形態による、パターン検出回路及び多値差動信号発生器回路内の種々の信号のタイミング図である。
【図７】本発明の幾つかの実施形態による、前置増幅器回路において用いることができる、多値差動信号受信機及び出力ドライバーを備える多値書込みドライバーを示す図である。
【図８】本発明の幾つかの実施形態による、出力ドライバーにおいて用いることができる電流源を示す図である。
【図９】本発明の幾つかの実施形態による、電流源において用いることができるスイッチトカレントミラーを示す図である。
【図１０】本発明の幾つかの実施形態による、前置増幅器回路において用いることができる、位相同期ループと、パターン検出回路と、多値書込みドライバーとを含む前置増幅器を示す図である。
【図１１】本発明の幾つかの実施形態による、多値書込み電流を用いて磁気記憶デバイスにデータを記録する方法の流れ図である。
【発明を実施するための形態】
【０００８】
本発明の種々の実施形態は、多値書込み電流を用いる磁気記録のための装置、システム及び方法を提供する。限定はしないが、オーバーシュート振幅、オーバーシュート持続時間、定常電流ＩＷ、電流立ち上がり時間等を含む、書込みヘッド内の磁極端の磁化を強制的に切り替えるために用いられる書込み電流波形の種々の特性を制御して、記録性能を改善することができる。幾つかの実施形態では、書込み電流の適応又は変化は、磁極端の初期の磁気的状態（飽和又は非飽和）、及び記録される一定のデータ系列の長さ（短い又は長い）に基づく。幾つかの実施形態では、磁極端の初期の磁気的状態は、先行するデータ系列の長さによって決まる。特定の状態の長いデータ系列が書き込まれたばかりである場合には、磁極端は、磁気的に飽和状態になるだけの十分な時間を有していたことになる。データ信号が状態を変更したばかりである場合には、磁極端は、最後に磁気的に飽和状態になるほど十分な時間を有していなかったことになる。磁極端を一方の飽和状態から反対の飽和状態に迅速かつ効果的に切り替えるためには、強力な（aggressive）書込み電流パルス設定が用いられる。磁極端を非飽和状態から切り替えるためには、あまり強力でない（less aggressive）設定が用いられる。別の要因は、記録されることになる、遷移間のデータ系列の長さである。所与の状態の後続のデータ系列が単一のビットであるか又は非常に短い場合、より迅速な磁気スイッチングのために強力な設定が用いられる。所与の状態のこれから生じる系列が長い場合、強力でない設定が用いられる。
【０００９】
本明細書において開示される多値書込み電流は、明確な磁極端スイッチングを提供し、書込みヘッドの磁気的なスイッチング挙動が非線形であっても、データが実質的に一定のトラック幅及び良好なビット間遷移で磁気媒体に正確に書き込まれるのを確実にする。
【００１０】
本明細書において開示される多値書込み電流を用いる磁気記録はいかなる特定の応用形態にも限定されないが、１つの例示的な応用形態は、図１に示されるハードディスクドライブのような磁気記憶システム１００である。記憶システム１００は、インターフェースコントローラー１０２と、チャネル回路１０４と、前置増幅器１０６と、ハードディスクコントローラー１１０と、モーターコントローラー１１２と、スピンドルモーター１１４と、ディスクプラッター１１６と、読取り／書込みヘッドアセンブリ１２０とを含む。インターフェースコントローラー１０２は、ディスクプラッター１１６との間のデータのアドレッシング及びタイミングを制御する。インターフェースコントローラー１０２は、プロセッサ、バッファメモリ、フォーマット制御、誤り訂正回路及びインターフェース回路のようなデバイスを含むことができる。ディスクプラッター１１６上のデータは、読取り／書込みヘッドアセンブリ１２０がディスクプラッター１１６上に正確に位置決めされるときに、アセンブリによって書き込み、検出することができる磁気信号のグループからなる。一実施形態では、ディスクプラッター１１６は、長手記録方式又は垂直記録方式に従って記録される磁気信号を含む。
【００１１】
通常の書込み動作において、インターフェースコントローラー１０２は、ディスクプラッター１１６上に格納されることになるデジタルデータ１２２を受信し、対応するデジタル書込みデータ１２４をチャネル回路１０４内の書込みチャネル１２６に与える。デジタルデータ１２２は、シリアルアドバンスドテクノロジーアタッチメント（ＳＡＴＡ）インターフェースのような標準化されたデバイスインターフェース上でシリアル形式において受信することができる。書込み動作中に、デジタルデータ１２２は、ローカルバッファメモリ内に格納され、フォーマットされて、誤り訂正符号を用いて強化される。
【００１２】
書込みチャネル１２６は、データをシリアル化すること、データを変調符号化し、パリティビットを追加すること、所望のビット速度においてデータをシリアル化すること、及びライトプリコンペンセーションを実行することのような、幾つかの方法においてデジタル書込みデータ１２４を処理することができる。書込みチャネル１２６は、符号化された書込みデータ１３０を、前置増幅器１０６内の書込みドライバー１３２に与える。幾つかの実施形態では、前置増幅器１０６はアクチュエータアーム１３４上に取り付けられ、符号化された書込みデータ１３０は、送信機によってチャネル回路１０４から送出され、フレックスケーブルを介して、差動ポジティブエミッタカップルドロジック（ＰＥＣＬ）形式において、アームに取り付けられた前置増幅器１０６内の書込みドライバー１３２に送達される。前置増幅器１０６は、符号化された書込みデータ１３０をアナログ信号に変換し、波形整形を実行し、オーバーシュートパルスを追加して記録プロセスを支援し、読取り／書込みヘッドアセンブリ１２０の書込みヘッド部分に、ＰＥＣＬ入力の極性によって決まる極性を有する両極性のプログラム可能な書込み電流１３６を印加する。オーバーシュートパルス後の定常電流のレベルを含む、オーバーシュートパルスの特性は、読取り／書込みヘッドアセンブリ１２０内の磁極端の初期の磁気的状態に基づいて制御される。
【００１３】
通常の読取り動作において、読取り／書込みヘッドアセンブリ１２０は、モーターコントローラー１１２によって、ディスクプラッター１１６上の所望のデータトラック上に正確に位置決めされる。モーターコントローラー１１２は、ハードディスクコントローラー１１０の指示に従って、読取り／書込みヘッドアセンブリ１２０をディスクプラッター１１６上の適切なデータトラックに動かすことによって、ディスクプラッター１１６に対して読取り／書込みヘッドアセンブリ１２０を位置決めし、かつスピンドルモーター１１４を駆動する。スピンドルモーター１１４は、決められた回転速度（ＲＰＭ）においてディスクプラッター１１６を回転させる。前置増幅器１０６内の読取り回路１４０は、読取り／書込みヘッドアセンブリ１２０上の磁気抵抗書込みヘッド内のバイアス電流を設定する。読取り／書込みヘッドアセンブリ１２０が適切なデータトラックに隣接して位置決めされると、ディスクプラッター１１６がスピンドルモーター１１４によって回転するのに応じて、ディスクプラッター１１６上のデータを表す磁気信号が読取り／書込みヘッドアセンブリ１２０によって検知される。検知された磁気信号は、ディスクプラッター１１６上の磁気データを表す連続的な微小アナログ信号１４２として与えられる。この微小アナログ信号１４２は、読取り／書込みヘッドアセンブリ１２０から前置増幅器１０６内の読取り回路１４０に転送され、読取り回路において増幅されて、アナログ読取りデータ１４６として、チャネル回路１０４内の読取りチャネル１４４に伝達される。次に、読取りチャネル１４４は、受信されたアナログ信号を復号及びデジタル化して、ディスクプラッター１１６に当初に書き込まれたユーザーデータを再現し、かつサーボ情報を抽出する。
【００１４】
アナログ読取りデータ１４６を処理することの一部として、読取りチャネル回路８０２が、アナログフィルタリング、可変利得増幅、アナログ／デジタル変換、等化、タイミング再生、データ検出、復号、非シリアル化、並びにユーザーデータ及びサーボ情報を得るためのサーボ復調のような、１つ又は複数の処理を実行することができる。ユーザーデータは、読取りチャネル１４４によって、デジタル読取りデータ１５０としてインターフェースコントローラー１０２に与えられ、インターフェースコントローラーにおいて、誤り訂正され、特殊なフォーマッティングフィールドを除去され、そして、デジタルデータ１２２としてユーザーデバイスに送信するためにバッファメモリにおいてリアセンブルされる。また、読取りチャネル１４４は、インターフェースコントローラー１０２に、ハードディスクコントローラー１１０及びモーターコントローラー１１２を駆動する際に用いるためのサーボデータ１５２も与える。読取り及び書込みの両方の動作中に、正確なトラック追従を維持し、かつトラック間を探索するために、インターフェースコントローラー１０２内のマイクロコードが、スピンドル速度を制御し、ヘッド位置を調節する。これらの機能のためのサーボ位置情報は、データ記録間の合間に、ディスクプラッター１１６上にあらかじめ記録された専用フィールドから読取りチャネル１４４によって復調される。
【００１５】
記憶システム１００は、例えば、ＲＡＩＤ（低価格ディスプレイ冗長アレイ又は独立ディスク冗長アレイ）に基づく記憶システムのような、更に大きな記憶システムに組み込むことができることに留意されたい。また、記憶システム１００の種々の機能又はブロックは、ソフトウェア又はファームウェアのいずれかにおいて実施することができ、一方、機能又はブロックによっては、ハードウェアにおいて実施されるものもあることに留意されたい。本明細書において開示される種々のブロックは、他の機能とともに、集積回路において実施することができる。そのような集積回路は、所与のブロック、システム若しくは回路の機能の全て、又はブロック、システム若しくは回路の一部のみを含むことができる。さらに、ブロック、システム又は回路の要素は、複数の集積回路にわたって実施することができる。そのような集積回路は、限定はしないが、モノリシック集積回路、フリップチップ集積回路、マルチチップモジュール集積回路及び／又は混合信号集積回路を含む、当該技術分野において既知の任意のタイプの集積回路のとすることができる。また、本明細書において検討されるブロック、システム又は回路の種々の機能は、ソフトウェア又はファームウェアのいずれかにおいて実施することができることにも留意されたい。そのような幾つかの場合には、システム、ブロック又は回路全体がそれらのソフトウェア又はファームウェア相当物を用いて実施することができる。他の場合には、所与のシステム、ブロック又は回路の一部をソフトウェア又はファームウェアにおいて実施し、他の部分をハードウェアにおいて実施することができる。
【００１６】
ここで図２を参照すると、本発明の幾つかの実施形態による、種々の入力データパターンの場合に生成される書込み電流特性が示されている。ここでも、書込み電流特性を磁極端の初期の磁気的状態に適合させることによって、磁極端の磁化スイッチングを制御して、記録性能を改善する。幾つかの実施形態において、磁極端の初期の磁気的状態は、直前に書き込まれたデータ系列によって決まる。左列２０２には、４つのデータ系列２０４、２０６、２１０及び２１２が示される。右列２２０には、結果として生成される４つの書込み電流波形２２２、２２４、２２６及び２３０が示される。言い換えると、データ系列２０４が書込みのために受信されることになるとき、書込み電流波形２２２を用いて、磁極端を磁化することになる。これらの例では、データ２０４、２０６、２１０及び２１２、並びに結果として生成される書込み電流波形２２２、２２４、２２６及び２３０における正の遷移２３２が示される。しかしながら、極性は反対であるが、対応する負の遷移を用いて、図２に示されるように制御された特性を有する書込み電流波形を生成することもできる。
【００１７】
第１のデータ系列２０４は短い先行系列２４０を含み、そのデータ系列は遷移２３２の直前に書き込まれた１つ又は複数の「０」を含むことができ、遷移２３２の後に長い後続系列２４２が書き込まれる。長い後続系列２４２は、遷移２３２から始まる、書き込まれる一連の「１」を含むことができる。ビット数は、データ速度、磁気飽和までの時間に影響を及ぼす磁極端の磁気的特性等に基づいて適応させることができるので、短い系列及び長い系列内のビット数はいかなる特定の値にも限定されない。本明細書において開示される幾つかの実施形態において、短い系列及び長い系列は１Ｔ及び２Ｔの持続時間を有するとされ、２Ｔの持続時間は１Ｔの２倍の長さである。幾つかの実施形態において、１Ｔ持続時間は１ビットセルと定義されるが、他の実施形態では、１Ｔ持続時間を、２データビット以上を含むように定義することもできる。
【００１８】
データ系列２０４に起因して磁極端を通る書込み電流２２２は弱いオーバーシュート設定を有し、それは、小さなオーバーシュートパルス２４４が生成され、その後、定常書込み電流レベル２４６に達することを意味する。先行系列２４０が短いので、磁極端は遷移２３２の前に飽和されていることはなく、後続系列２４２が長いので、磁極端を急速に磁気飽和に移行させる必要はない。これら２つの要因の組み合わせに起因して、書込み電流２２２のために、弱いオーバーシュート設定が用いられる。ここでも、限定はしないが、オーバーシュート振幅、オーバーシュート持続時間、定常電流ＩＷ、電流立ち上がり時間等を含む、書込み電流の種々の特性を制御することができる。本明細書では、これらの特性は、全体を通して、書込み電流２２２の弱いオーバーシュート設定のような、オーバーシュート強度に関して参照される。
【００１９】
データ系列２０６は、長い先行系列２５０及び長い後続系列２５２を含む。この場合、磁極端は遷移２３２の前に飽和していることになるが、この系列とのバランスを保つのが、長い後続系列２５２である。結果として生成される書込み電流２２４では、従来のオーバーシュート設定が用いられる。データ系列２１０は、短い先行系列２５４及び短い後続系列２５６を含む。この場合、磁極端は遷移２３２の前に飽和していないことになるが、この系列とのバランスを保つのが短い後続系列２５２である。結果として生成される書込み電流２２６では、強力なオーバーシュート設定が用いられる。データ系列２１２は、長い先行系列２６０及び短い後続系列２６２を含む。この場合、磁極端は遷移２３２の前に飽和していることになり、後続系列２５２は短い。これら２つの要因の組み合わせに起因して、結果として生成される書込み電流２３０において、極めて強力なオーバーシュート設定が用いられる。
【００２０】
幾つかの実施形態の書込み電流特性対データ系列特性が以下の表１に要約される。
【００２１】
【表１】
2013109815.tif 000002
【００２２】
幾つかの実施形態では、表１に記述される４つのオーバーシュート設定例が用いられる。他の実施形態では、磁極端の磁気的状態を示す種々の特性に基づいて、それよりも多いか、又は少ないオーバーシュート設定が用いられる。例えば、データ系列を更に細かく分割することができ、それにより付加的なオーバーシュート設定を使用できるようになる。他の実施形態では、例えば、データ系列２０４、２０６及び２１０をグループ化にして弱いオーバーシュート設定を使用し、データ系列２１２に対して強いオーバーシュート設定を使用して、図２のデータ系列から、結果としてオーバーシュート設定を少なくすることができる。
【００２３】
ここでも、オーバーシュート振幅、オーバーシュート持続時間、定常電流ＩＷ、及び電流立ち上がり時間のような、書込み電流のためのオーバーシュート設定の特定の特性はいかなる特定の値にも限定されない。オーバーシュート設定状態は、弱いオーバーシュート、従来のオーバーシュート、強力なオーバーシュート、又は極めて強力なオーバーシュートのいずれであっても、これらの書込み電流特性、又は他の書込み電流特性のうちの１つ又は複数の特性のレベルを規定することができる。書込みヘッドスイッチングは、磁気記録システムにおける全体的な記録性能に影響を及ぼす特に複雑なプロセスである。書込みヘッド内の磁極端のスイッチングは、磁極端に巻き付けられたコイルからの磁界によって開始される。高速の書込みプロセスにとって、磁極端磁化の迅速なスイッチングが障害である。コイルを通って流れる書込み電流、及び磁極端の磁化状態（それゆえ、ディスクプラッター上のビットのスイッチングに影響を及ぼす磁界）は、磁気媒体の特性、及び磁化プロセスの固有の時間スケールに起因して非線形に関連付けられる。磁極端の磁気スイッチングプロセス中に、磁壁（ＤＷ）核形成によって、約２００ピコ秒〜３００ピコ秒の時間フレームにおいてスイッチングプロセスが開始される。次に、ＤＷが概ね約１００ピコ秒〜３００ピコ秒の有限の速度で伝搬することによって、磁化スイッチングが生じる。最後に、概ね約０．５ナノ秒〜１ナノ秒の期間に磁気整列を達成することによって、磁化飽和によってスイッチングプロセスが完結する。結果として、磁気応答は、書込み電流から時間的に著しく（２００ピコ秒〜５００ピコ秒）遅延し、書込み電流とは異なる飽和波形を有する。したがって、多値書込み電流の特定の特性は、磁極端及び磁気データ記憶媒体又はディスプラッターの磁気的特性、データが書き込まれる速度、磁気媒体上のデータ記憶の面密度等を含む、磁気記録システムの特性及び要件に適合される。
【００２４】
ここで図３Ａ及び図３Ｂを参照すると、多値書込み電流システムが使用不可能である場合（図３Ａ）及び使用可能である場合（図３Ｂ）の、特定のデータ系列及び書込み電流の場合に磁極端において生成される磁界の例が示されている。この例では、１Ｔ周期は単一のデータビット周期に対応する。最初に、多値書込み電流システムが使用不可能である図３Ａを参照すると、符号化された書込みデータの流れ３００は、値「１１１１０００１０１１０００００」を含む。各遷移３０２、３０４、３０６、３０８、３１０及び３１２の場合に、書込みヘッド内のコイルへの前置増幅器書込み電流３２６において、対応するオーバーシュートパルス３１４、３１６、３１８、３２０、３２２及び３２４が生成される。磁極端磁化３２８は、１つの書込みパルスに対して３つの段階、すなわち、ＤＷ動作を伴う段階１  ３３０と、飽和に入る段階２  ３３２と、飽和状態にある段階３  ３３４とを有すると言うことができる（磁気媒体に「１」又は「０」が書き込まれるレベルは破線の水平線によって特定される）。特に、符号化された書込みデータ３００内の遷移３１０は、短い先行データ系列（「０」）と、長い後続データ系列（「１１」）とを有し、磁極端磁化３２８が飽和３３６に達することができるようにする。しかしながら、遷移３０６は長い先行データ系列（「０００」）と、短い後続データ系列（「１」）とを有し、結果として書込み不良３３８が生じ、磁極端磁化３２８が、飽和に届かないレベル３４０に達する。同様に、遷移３０８は短い先行データ系列（「１」）と、短い後続データ系列（「０」）とを有し、結果として、まだ飽和状態であるレベル３４４にあるときに、磁極端磁化が次の遷移３１０によって中断されると、劣化した書込み３４２が生じる。
【００２５】
図３Ｂを参照すると、多値書込み電流システムが使用可能であり、符号化された書込みデータの流れ３５０はここでも、値「１１１１０００１０１１０００００」を含む。各遷移３５２、３５４、３５６、３５８、３６０及び３６２の場合に、書込みヘッド内のコイルへの前置増幅器書込み電流３７６において、対応するオーバーシュートパルス３６４、３６６、３６８、３７０、３７２及び３７４が生成される。特に、多値書込み電流システムが使用可能である場合、前置増幅器書込み電流３７６において、種々のオーバーシュート設定が適用される。遷移３５４は、長い先行データ系列と、長い後続データ系列とを有するので、オーバーシュートパルス３６６は、表１及び図２に示されるような、従来のオーバーシュート設定を有する。遷移３５６は、長い先行データ系列と、短い後続データ系列とを有するので、対応するオーバーシュートパルス３６８は、極めて強力なオーバーシュート設定を有する。遷移３５８は、短い先行データ系列と、短い後続データ系列とを有するので、対応するオーバーシュートパルス３７０は強力なオーバーシュート設定を有する。遷移３６０は、短い先行データ系列と、長い後続データ系列とを有するので、対応するオーバーシュートパルス３７２は弱いオーバーシュート設定を有する。遷移３６２は、長い先行データ系列と、長い後続データ系列とを有するので、対応するオーバーシュートパルス３７４は従来のオーバーシュート設定を有する。オーバーシュートパルス（例えば、３６６、３６８、３７０、３７２及び３７４）の設定を変化させる結果として、磁極端磁化３８０は、例えば、多値書込み電流システムが使用不可能であったときに誤りを引き起こした場所３８２及び３８４において、磁気媒体上にデータビットを適切に格納するのに十分に長い時間にわたって完全に飽和した状態に達する。
【００２６】
ここでも、オーバーシュート設定に基づいて前置増幅器書込み電流３７６において調整される特性は、本明細書において開示される特性には限定されず、中でも、オーバーシュートパルス振幅及び幅、並びに定常電流レベルを含むことができる。例えば、極めて強力なオーバーシュートパルス３６８は、従来のオーバーシュートパルス３６６よりも大きなオーバーシュートパルス振幅及び幅、並びに高い定常電流レベルを有する。
【００２７】
種々の実施形態において、先行データ系列の長さ及び後続データ系列の長さは、チャネル回路１０４若しくは前置増幅器１０６において、又は他の構成要素において決定することができる。図４を参照すると、１つの例示的な実施形態では、パターン検出回路４００が書込みドライバー１３２内に配置され、符号化された書込みデータ１３０をパースして、遷移間のデータ系列の長さを特定する。パターン検出回路４００は、３つの差動信号、１Ｔ＊信号４０２と、２Ｔ＊信号４０４と、ＷＤ＊信号４０６とを生成する。１Ｔ＊信号４０２は、符号化された書込みデータ１３０が１Ｔ周期の持続時間にわたってのみ特定の状態のままであるときを示し、２Ｔ＊信号４０４は、符号化された書込みデータ１３０が２Ｔ周期の持続時間にわたってのみ特定の状態のままであるときを示す。１Ｔ＊信号４０２も２Ｔ＊信号４０４もアクティブでないとき、符号化された書込みデータ１３０は、２Ｔ周期よりも長い時間にわたって特定の状態にある。１Ｔ＊信号４０２及び２Ｔ＊信号４０４は２Ｔ周期だけ遅延される。ＷＤ＊信号４０６は、１Ｔ＊信号４０２及び２Ｔ＊信号４０４と整列させるために、符号化された書込みデータ１３０を２Ｔ周期だけ遅延させたバージョンを与える。図４の例示的なパターン検出回路４００は、３つのパターン依存書込み電流レベル（１Ｔ、２Ｔ及び３Ｔ以上の場合）のみを割り当てるが、パターン検出回路４００は、それよりも少ないか、又は多いレベルを特定するように構成することもできる。符号化された書込みデータ１３０は、シフトレジスタ４１０及びＸＯＲゲート４１２において１Ｔだけ遅延して、極性変化又は遷移に対してパースされる。パターン検出回路４００内のシフトレジスタ及びフリップフロップは、ＴＢＩＴ間隔クロック４１４においてクロックを供給される。ライトプリコンペンセーションが適用される場合には、ライトプリコンペンセーションはＴＢＩＴ周期クロックエッジの位置の調節として実施することができる。符号化された書込みデータ１３０のその時点のビット、及びシフトレジスタ４１０の出力Ｑ０  ４１６からの１Ｔ遅延したビットが異なる場合には、ＸＯＲゲート４１２の出力Ｘ４２０がアサートされることになる。出力Ｘ４２０は、シフトレジスタ４２２への入力として用いられる。シフトレジスタ４２２の出力Ｑ０  ４２４及び出力Ｑ１  ４２６はＡＮＤゲート４３０において結合される。ＸＯＲゲート４１２の出力Ｘ４２０は、その時点のビット周期及び先行するビット周期からの符号化された書込みデータ１３０の変化した状態を示すので、シフトレジスタ４２２からの出力Ｑ０  ４２４及び出力Ｑ１  ４２６がいずれもアサートされる場合には、これは、３つの連続したビット周期が異なる値を有すること、それゆえ、その時点のビット周期が１Ｔ周期のみに関する特定の値を維持しており、差動１Ｔ＊信号４０２をアサートすることを示す。ＸＯＲゲート４１２の出力Ｘ４２０がＮＡＮＤゲート４３２において、シフトレジスタ４２２からの反転出力Ｑ０  ４２４及び出力Ｑ１  ４２６と結合される。３つ全てが真である場合には、符号化された書込みデータ１３０は、２Ｔ周期にわたって同じビット値を維持したが、３Ｔ周期前には異なっていた。���号化された書込みデータ１３０内の２Ｔ系列が検出されるとき、Ｄフリップフロップ４３４及びＯＲゲート４３６を用いて、単一のＴ周期だけでなく、２Ｔ周期にわたって２Ｔ＊信号４０４をアサートされたままにする。幾つかの実施形態において、１Ｔ＊信号４０２、２Ｔ＊信号４０４及びＷＤ＊信号４０６は、付加的なフリップフロップ階層（図示せず）を通してスキューを除去することによって、ＴＢＩＴクロック４１４に再同期することができる。
【００２８】
パターン検出回路４００の挙動が、図６のタイミング図に示される。シフトレジスタ４１０の出力Ｑ０  ４１６は、シフトレジスタ４１０において１Ｔだけ遅延した、符号化された書込みデータ１３０に対応し、そのシフトレジスタは１Ｔの間隔においてクロック４１４によってクロックを供給される。ノードＸ４４０は、符号化された書込みデータ１３０と、シフトレジスタ４１０からの出力Ｑ０  ４１６とのＸＯＲである。シフトレジスタ４２２の出力Ｑ０  ４２４は、シフトレジスタ４２２において１Ｔだけ遅延した、Ｘ４４０における信号に対応し、そのシフトレジスタも１Ｔの間隔においてクロック４１４によってクロックを供給される。シフトレジスタ４２２の出力Ｑ１  ４２６は、シフトレジスタ４２２において２Ｔだけ遅延した、Ｘ４４０における信号に対応する。ＷＤ＊信号４０６は、１Ｔ＊信号４０２及び２Ｔ＊信号４０４がパターン検出回路４００において生成されるときに、それらの信号と同じ２Ｔ遅延を有する符号化された書込みデータ１３０に対応する。１Ｔ＊信号４０２は、出力Ｑ０  ４２４及び出力Ｑ１  ４２６がいずれもハイであるとき、ＷＤ＊信号４０６が１Ｔにわたって特定の状態にあるときにアサートされる。信号Ｘ４４０及び出力Ｑ１  ４２６がハイであり、かつ出力Ｑ０  ４２４がローであるとき、ＷＤ＊信号４０６が２Ｔにわたって特定の状態にあるときに、中間信号２Ｔ−１  ４４２が、１Ｔにわたってハイになる。２Ｔ＊信号４０４は信号２Ｔ−１  ４４２に対応するが、ＷＤ＊信号４０６が２Ｔにわたって特定の状態にある間、２Ｔにわたってハイのままである。
【００２９】
図５を参照すると、本発明の幾つかの実施形態による、多値差動信号発生器回路５００が示されている。１つの例示的な実施形態では、多値差動信号発生器回路５００は、書込みチャネル１２６内に配置され、１Ｔ＊信号４０２、２Ｔ＊信号４０４及びＷＤ＊信号４０６に基づいて、多値３値信号ＴＷ５０２を生成する。３値信号ＴＷ５０２は、磁極端の状態の指示及び書き込まれるデータとして、チャネル回路１０４内の書込みチャネル１２６から前置増幅器１０６内の書込みドライバー１３２に送信することができ、それにより、書込みドライバー１３２が、磁極端に適した多値書込み電流を適用できるようにする。３値信号ＴＷ５０２又は他の信号は磁極端の状態の表現を提供し、本明細書においてパターンインジケーター信号とも呼ばれる。図５に示される多値差動信号発生器回路５００の例示的な実施形態は、電流モードＣＭＯＳ論理出力段であるが、代替の実施形態では、磁極端の状態の３値信号ＴＷ５０２又は他の指示は任意の適切な回路又はデバイスにおいて生成することができる。ロングテールペア５０４は、共通テール電流源５１０並びに補助テール電流源５２０及び５３０から３値信号ＴＷ５０２への全テール電流Ｉ４の流れを制御するトランジスタ５０６及び５０８を含む。第１の補助テール電流源５２０はテール電流ノード５２２に接続され、２Ｔ＊信号４０４によって制御される差動対トランジスタ５２４及び５２６によってテール電流ノード５２２に向かって導かれるか、又はノード５２２から切り離される。第２の補助テール電流源５３０はテール電流ノード５２２に接続され、１Ｔ＊信号４０２によって制御される差動対トランジスタ５３２及び５３４によってテール電流ノード５２２に向かって導かれるか、又はノード５２２から切り離される。図５及び図６の実施形態では、テール電流源５１０からのＩ１は、第１の付加的なテール電流源５２０からのＩ２未満であり、第１の付加的なテール電流源５２０からのＩ２は、第２の付加的なテール電流源５３０からのＩ３未満である。
【００３０】
動作時に、ＷＤ＊信号４０６が電流ルーティングペア５０６及び５０８に加えられ、それにより、ＮＲＺ符号化された書込みデータ１３０の極性に従って、電流が３値信号ＴＷ５０２出力の一方又は他方に誘導され、幾つかの実施形態では、出力は一対のフレックスケーブル導体を含む。符号化された書込みデータ１３０内に１Ｔランも２Ｔランも存在しない場合、トランジスタ５０６及び５０８は、３値信号ＴＷ５０２出力間でテール電流源５１０からのテール電流を切り替える。２Ｔラン中に２Ｔ＊信号４０４がアサートされるとき、テール電流源５１０からのテール電流ノード５２２における電流は、第１の付加的なテール電流源５２０からの電流によって補われる。同様に、１Ｔラン中に１Ｔ＊信号４０２がアサートされるとき、テール電流源５１０からのテール電流ノード５２２における電流は、第２の付加的なテール電流源５３０からの電流によって補われる。テール電流ノード５２２における電流波形が図６に示される。電流源５１０、５２０及び５３０の個々の電流レベルは図６に示される電流レベル、更には図６に示される相対レベルには限定されず、前置増幅器１０６内の受信回路が異なる磁極端状態及び／又は符号化された書込みデータ１３０内のラン長を区別できるようにする、任意の適切なレベルに設定することができる。結果として生成される３値信号ＴＷ５０２も図６に示される。
【００３１】
対称な差動出力波形ＴＷ５０２を達成するために、Ｐ型デバイスから構成される多値差動信号発生器回路５００の相補的な部分が、上記で開示されたＮ型デバイス５０６、５０８、５２４、５２６、５３２及び５３４を忠実に再現する。Ｐ型トランジスタ５４０及び５４２はトランジスタ５０６及び５０８に対して相補的に切り替わり、ＷＤ’＊信号５４６の制御下でテール電流をノード５４４から３値信号ＴＷ５０２に導く。Ｐ型トランジスタ５５０及び５５２はＮ型トランジスタ５２４及び５２６に相当するものであり、２Ｔ’＊信号５５６の制御下で、付加的なテール電流源５５４からテール電流ノード５４４に電流を切り替える。Ｐ型トランジスタ５６０及び５６２はＮ型トランジスタ５３２及び５３４に相当するものであり、１Ｔ’＊信号５６６の制御下で、付加的なテール電流源５６４からテール電流ノード５４４に電流を切り替える。制御信号ＷＤ’＊信号５４６、２Ｔ’＊信号５５６及び１Ｔ’＊信号５６６はＷＤ＊信号４０６、２Ｔ＊信号４０４及び１Ｔ＊信号４０２と同時に切り替わるが、当業者には理解されるように、それらの信号はレベルシフトすることもできる。
【００３２】
特に、多値差動信号発生器回路５００は、図６の３値信号ＴＷ５０２の波形の場合にレベル「０」として特定される、コモンモード電圧について対称な３値波形ＴＷ５０２を与えるように適合される。しかしながら、多値書込み電流システムの種々の実施形態は、代替の回路又はデバイスを用いて、３値波形を生成することもできるし、別の方法で種々の状態を書込みドライバー１３２に伝達することもできる。例えば、多値差動信号発生器回路５００の例示的な実施形態は、スタック電流スイッチとして実施される。代替の実施形態では、その回路は、適切な論理ゲーティングを伴う３つ１組の１レベルスイッチとして実施され、電源ヘッドルームが問題であるときには特に、Ｐ型相補部分を省くことができる。
【００３３】
多値差動信号発生器回路５００は、フレックスケーブル導体又は他の適切な導体（図１の１３０を参照）を介して、前置増幅器１０６内に配置される書込みドライバー１０２に、３レベル差動信号３値信号ＴＷ５０２を送達する。他の実施形態では、上記で開示されたように、パターン検出回路４００は、開示された状態数の例よりも多くの、又は少ない状態を検出することができ、それにより、３値信号ＴＷ５０２内に他のレベル数が生じることができる。３値信号ＴＷ５０２内の２・Ｉ１・ＲＴの基本（符号化された書込みデータ１３０内のランが３Ｔ以上の場合）ピーク間差動レベルから、２Ｔランの場合に２・Ｉ２・ＲＴだけ、そして１Ｔランの場合に２・Ｉ３・ＲＴだけ、信号電圧が上昇する（ＲＴは、図７内の終端抵抗器７０６の抵抗であり、Ｉ１はテール電流源５１０からの電流であり、Ｉ２は第１の付加的なテール電流源５２０からの電流であり、Ｉ３は第２の付加的なテール電流源５３０からの電流である）。Ｉ１、Ｉ２及びＩ３は、固定又は可変のいずれかとすることができる。
【００３４】
図７を参照すると、多値差動信号受信機７０２及び出力ドライバー７０４を備える多値書込みドライバー７００が開示され、そのドライバーは、本発明の幾つかの実施形態による前置増幅器回路１０６において用いることができる。書込みドライバー７００は、図１の書込みドライバー１３２の代わりに用いるのに適しているとすることもできる。当業者によって理解されるような、多値書込みドライバー内に含めることもできるヘッド消磁のような磁気書込みドライバー機構は、明確にするために、図７に示される書込みドライバー７００から省かれている。受信機７０２は、終端抵抗器７０６、バッファトランジスタ７１０及び７１２、並びに電流源７１４及び７１６から構成されるバッファ／終端段への３値信号ＴＷ５０２を受信し、バッファリングされた３値信号７２０を生成する。終端抵抗器７０６は全抵抗ＲＴ＝Ｚ０を有する。ただし、Ｚ０は図１の相互接続１３０の特性インピーダンスである。終端抵抗器７０６はセンタータップ付きであり、中点は内部電圧源７５８によって設定されるコモンモード電圧基準に合わせられる。バッファリング後の３値信号７２０は、高速ゼロクロスコンパレーター７２２に、並びに２つのスライサー７２４及び７２６に与えられる。ゼロクロスコンパレーター７２２の出力７３０は遷移配置を決定し、マスタータイミングチャネルとして機能し、前置増幅器１０６内の複数の経路の厳密なスキュー制御、及び立ち上がり時間に起因する、しきい値までの時間のシフトの必要性を低減する。
【００３５】
スライサー７２４及び７２６は、コモンモード電圧より高いプログラム可能なシフトとして独立して設定されるしきい値を有する。幾つかの実施形態において、スライサーは、入力差動対７３２を備える絶対値検知入力を有するように構成され、その差動対は、一方の側において、逆極性のバッファリング後の３値信号７２０を受信するために、２つの並列トランジスタのベースに２つの（逆極性信号）端子７３４及び７３６を有し、他方の側において、第３のトランジスタ７４２のベースに基準入力７４０を有する。スライサー７２４及び７２６のしきい値は、デジタル／アナログコンバーター７４４及び７４６によって設定される。デジタル／アナログコンバーター７４４は、しきい値信号７４８によって、２Ｔランレベル６０２（図６）と１Ｔランレベル６０４との間の中間レベルにプログラムされる。デジタル／アナログコンバーター７４６は、しきい値信号７５０によって、基本（３Ｔ以上）ランレベル６０６と２Ｔランレベル６０２との間の中間レベルにプログラムされる。スライスレベルは、デジタル／アナログコンバーター７４４及び７４６の各出力７５２及び７５４と、コモンモード電圧源７５８によって与えられるバッファリング後の３値信号７２０のコモンモード電圧信号７５６とを加算することによって設定される。場合によっては、ピーク検出器（図示せず）を用いて追跡クリップレベルを得るか、又は初期可変利得増幅器（図示せず）を制御することによって、適応的スライシング及び入力レベル追跡を達成することができる。更に他の場合には、スライスレベルはハードワイヤードとすることができる。
【００３６】
受信機７０２から、ゼロクロスコンパレーター７２２の出力７３０、並びにスライサー７２４及び７２６の出力７６０及び７６２は、書込みヘッド７６４内の電流を切り替える出力ドライバー７０４に与えられる（実施形態によっては、書込みヘッド７６４は前置増幅器１０６の外部に配置され、書込みヘッド７６４と書込みドライバー７００との間にフレックスオンサスペンション（ＦＯＳ）コネクタが用いられる）。マルチヘッド前置増幅器に、書込みヘッドごとに別個の出力ドライバーを設けることができる。ゼロクロスコンパレーター７２２は、双方向にクロック供給される２つのフリップフロップ７６４及び７６６にクロックを供給し、時間調整されたイネーブル信号１Ｔｃｕｒｒ７６８及び２Ｔｃｕｒｒ７７０を生成し、１Ｔ電流及び２Ｔ電流を増やす役割を担うドライバーブリッジ７７２の部分において書込み電流の流れを同期させる（フリップフロップ７６４及び７６６の双方向性は、図７において並列の反転／非反転クロック入力端子によって示される）。ゼロクロスコンパレーター７２２の出力７３０は、フリップフロップ７６４及び７６６のＣ→Ｑ遅延に等価な遅延を有する遅延素子７７４においても作られ、定常イネーブル信号ＳＳ７７６及び
【数１】
2013109815.tif 000003
７７８を生成する。幾つかの実施形態において、スライサー出力７６０及び７６２に遅延素子７８０及び７８２を挿入して、フリップフロップ７６４及び７６６における十分な設定／保持時間を確保することができる。このような再同期は、前置増幅器１０６及び読取り／書込みヘッドアセンブリ１２０内のコア−ヘッドセルルーティングにおいて、厳密な時間整合を強制する必要性を緩和する。
【００３７】
定常イネーブル信号ＳＳ７７６及び
【数２】
2013109815.tif 000004
７７８は双方向オーバーシュート発生器７８４に与えられ、双方向オーバーシュート発生器は、イネーブル信号ＳＳ７７６の立ち上がり及び立ち下がりエッジによってそれぞれ開始される、プログラム可能幅オーバーシュートパルスＯＳＰ７８６及びＯＳＮ７８８を生成する。５つの信号１Ｔｃｕｒｒ７６８、２Ｔｃｕｒｒ７７０、ＯＳＰ７８６、ＯＳＮ７８８及びＳＳ７７６は共同で前置増幅器の書込み出力ドライバー７０４を制御し、書込み出力ドライバーは、多値書込みに対応するために改善された従来のブリッジ７７２として構成される。ブリッジ７７２は、４つの同様の電流源ＰＣＳセル７９０、７９２、７９４及び７９６を含む。同一の「高位側」ＰＣＳセル７９０及び７９２は、幾つかの実施形態において同一であり、正の（ＶＣＣ）電源７９８を基準とする。それらに相当する「低位側」ＰＣＳセル７９４及び７９６は、幾つかの実施形態において互いに同一であり、「高位側」ＰＣＳセル７９０及び７９２に対して負の極性を有し、負の（ＶＥＥ）レール８００を基準とする。ＳＳ信号７７６及びその相補信号
【数３】
2013109815.tif 000005
７７８は、いずれもゼロクロスコンパレーター７２２において生じ、正反対のＰＣＳセル（それぞれ７９０及び７９６、７９２及び７９４）を起動し、それにより、書込み電流極性のトグルを制御する。ＰＣＳセル７９０及び７９６を使用可能にすることによって、「正の」ヘッド電流が与えられる一方で、ＰＣＳセル７９２及び７９４を使用可能にすることによって、「負の」ヘッド電流が与えられる。
【００３８】
書込みヘッド７６４は、伝送路又はフレックスオンサスペンション導体８０２及び８０４（図１において要素１３０によって示される）によって前置増幅器１０６に結合される。それに応じて、書込みドライバー７００又は前置増幅器１０６内のいずれかの場所に、終端及び反射吸収用の抵抗器８０６及び８０８を設けることができる。抵抗器８０６及び８０８はグランドを基準にして示されており、｜ＶＣＣ｜＝｜ＶＥＥ｜の場合に適しており、抵抗器８０６及び８０８の合計抵抗値は伝送路８０２の特性インピーダンス（Ｚ０）に等しいが、抵抗器はこの構成には限定されない。
【００３９】
ＳＳ＿Ｒｅｆ８１２、ＯＳ＿Ｒｅｆ８１４、１ＴＳＳ＿Ｒｅｆ８１６、１ＴＯＳ＿Ｒｅｆ８１８、２ＴＳＳ＿Ｒｅｆ８２０及び２ＴＯＳ＿Ｒｅｆ８２２を含む、６つの電流基準信号８１０がＰＣＳセル７９０、７９２、７９４及び７９６に送達され、書込み電流の大きさを設定する。電流基準信号８１０は以下のように規定される。
ＳＳ＿Ｒｅｆ８１２：定常基本書込み電流（ラン長が３Ｔ以上の場合）
ＯＳ＿Ｒｅｆ８１４：オーバーシュート基本書込み電流（ラン長が３Ｔ以上の場合）
１ＴＳＳ＿Ｒｅｆ８１６：ＳＳ＿Ｒｅｆ８１２より大きな増分定常電流（ラン長＝１Ｔの場合）
１ＴＯＳ＿Ｒｅｆ８１８：ＯＳ＿Ｒｅｆ８１４より大きな増分オーバーシュート電流（ラン長＝１Ｔの場合）
２ＴＳＳ＿Ｒｅｆ８２０：ＳＳ＿Ｒｅｆ８１２より大きな増分定常電流（ラン長＝２Ｔの場合）
２ＴＯＳ＿Ｒｅｆ８２２：ＯＳ＿Ｒｅｆ８１４より大きな増分オーバーシュート電流（ラン長＝２Ｔの場合）
【００４０】
電流基準信号８１０は、全てのヘッドセルによって共有されるデジタル／アナログコンバーター（図示せず）から導出することができ、１Ｔ、２Ｔ及び３Ｔ以上のラン長ごとに、定常状態（ＳＳ）及びオーバーシュート（ＯＳ）書込み電流の、独立してプログラム可能な値に対応することができる。
【００４１】
図８を参照すると、ＰＣＳセル７９６の代わりに用いるのに適している、本発明の幾つかの実施形態による、低位側ＰＣＳセル８３０の簡略化された図が示される。ＰＣＳセル８３０は、６つのカレントミラー８３２、８３４、８３６、８３８、８４０及び８４２と、ＳＳ信号７７６及びＯＳＰ信号７８６によって切り替えられる関連するゲート／イネーブルロジックとを含む。カレントミラー８３２、８３４、８３６、８３８、８４０及び８４２の出力８５０、８５２、８５４、８５６、８５８及び８６０はそれぞれ、それらのカレントミラーが使用可能にされると、ＰＣＳセル出力８６２への電流に寄与する。カレントミラー８３２は、ＳＳ信号７７６がアサートされると、出力８５０においてＳＳ＿Ｒｅｆ８１２基準電流を与える。カレントミラー８３４は、ＯＳＰ信号７８６がアサートされると、出力８５２においてＯＳ＿Ｒｅｆ８１４基準電流を与える。カレントミラー８３６は、ＳＳ信号７７６及び２Ｔｃｕｒｒ信号７７０の両方がアサートされると、出力８５４において２ＴＳＳ＿Ｒｅｆ８２０基準電流を与える。カレントミラー８３８は、ＯＳＰ信号７８６及び２Ｔｃｕｒｒ信号７７０の両方がアサートされると、出力８５６において２ＴＯＳ＿Ｒｅｆ８２２基準電流を与える。カレントミラー８４０は、ＳＳ信号７７６及び１Ｔｃｕｒｒ信号７６８の両方がアサートされると、出力８５８において１ＴＳＳ＿Ｒｅｆ８１６基準電流を与える。カレントミラー８４２は、ＯＳＰ信号７８６及び１Ｔｃｕｒｒ信号７６８の両方がアサートされると、出力８６０において１ＴＯＳ＿Ｒｅｆ８１８基準電流を与える。幾つかの実施形態では、複数のカレントミラーの出力においてではなく、高速カレントミラーへの入力において電流加算が実行される。
【００４２】
図９を参照すると、本発明の幾つかの実施形態による、図８のカレントミラー８３２、８３４、８３６、８３８、８４０又は８４２のうちの１つとして用いるのに適している、スイッチトカレントミラー９００が示される。幾つかの実施形態では、図９に示されるように、スイッチトカレントミラー９００は、ＢＶｃｂｏ方式においてオフであるときにバイポーラトランジスタ９０２及び９０４が動作している、ＢｉＣＭＯＳエミッタ起動（emitter-enabled）カレントミラーである。幾つかの他の実施形態は、エミッタ縮退によって電流が設定され、ベースがその電圧レベルに切り替えられる、全てバイポーラトランジスタである電流ルーティングバイポーラ対（current-routingall-bipolar pairs）を含む。スイッチトカレントミラー９００は、ＳＳ＿Ｒｅｆ８１２、ＯＳ＿Ｒｅｆ８１４、１ＴＳＳ＿Ｒｅｆ８１６、１ＴＯＳ＿Ｒｅｆ８１８、２ＴＳＳ＿Ｒｅｆ８２０及び２ＴＯＳ＿Ｒｅｆ８２２を含む、６つの電流基準信号８１０のうちの１つによって、電流基準入力９０６を通して供給される。ＣＭＯＳイネーブルトランジスタ９１０は出力バイポーラトランジスタ９０４と直列に接続され、図７に示されるように、ＳＳ信号７７６によって、ＯＳＰ信号７８６によって、又はＳＳ信号７７６、ＯＳＰ信号７８６、１Ｔｃｕｒｒ信号７６８及び２Ｔｃｕｒｒ信号７７０の組み合わせによって制御される。スイッチトカレントミラー９００において電流振幅が正確に再生されるように、イネーブルトランジスタ９１０の有限抵抗を考慮に入れるために、ダミーＣＭＯＳトランジスタ９１２が入力バイポーラトランジスタ９０２と直列に接続される。トランジスタ９１４が電流基準入力９０６と共通ベースノード９１６との間に接続され、高速ダイオードのようにして入力バイポーラトランジスタ９０２を接続する。デバイスサイズは、各ミラー内の最大電流レベルに相応しいように拡大縮小することができる。
【００４３】
高位側ＰＣＳセル７９０及び７９２も同様であるが、図９のＮＭＯＳ及びＮＰＮデバイスの代わりに、ＰＭＯＳ及びＰＮＰデバイスを用いる相補極性デバイスを使用する。
【００４４】
明確にするために、図７及び図８はレベルシフターを省いているが、レベルシフターを用いて、ブリッジ制御信号をＶＣＣ／ＶＥＥレール電位に変換するか、又は関係付けることができる。「電流モード」アーキテクチャが説明されるが、多値書込み電流に対応する代替の実施形態も本発明の範囲内にある。多値書込み電流方式を拡張して、オーバーシュート幅をラン長に応じて制御可能にすることもできるし、簡単にして、１つ又は複数の書込み電流レベルを省くこともできる。
【００４５】
図１０を参照すると、位相同期ループ１００２、パターン検出回路１００４及び多値書込みドライバー１００６を含む、前置増幅器１０００の別の実施形態が示されており、その前置増幅器では、チャネル回路内に特殊な回路機構を用いることなく、多値書込み制御が実行される。したがって、従来の記録チャネルを用いるときでも、多値書込みの利点を確保することができる。ＰＥＣＬ受信機（図示せず）によって、前置増幅器１０００内のチャネルから２値ＮＲＺ符号化書込みデータ１０１０が受信され、位相同期ループ（ＰＬＬ）１００２、及び直並列変換器１０１２、すなわち、ビットセル周期の中心において位相同期ループ１００２によってクロックを供給される低設定／保持時間Ｄフリップフロップに送達される。位相同期ループ１００２は、位相検出器１０１４と、チャージポンプ１０１６と、電圧制御発振器１０２０とを含む。位相検出器１０１４が位相同期ループ１００２によって生成されるクロック１０２２及び符号化された書込みデータ１０１０において差を検出するのに応じて、位相検出器はチャージポンプを制御して、出力１０２４において、より高い電圧又はより低い電圧を生成する。チャージポンプ１０１６の出力１０２４の電圧に応答して、電圧制御発振器（ＶＣＯ）１０２０によってクロック１０２２の位相及び／又は周波数が制御される。広範なデータ速度に対応するために、ＶＣＯ中心周波数１０２６及びＰＬＬループ利得１０３０は、前置増幅器内のユーザー設定可能レジスタを通じてプログラム可能にされる。幾つかの実施形態では、符号化された書込みデータ１３０は、データリードバック中にクロック再生を支援するために、チャネル入力によってランレングス符号化されている。それに応じて、位相同期ループ１００２内のクロック抽出は、アレクサンダ型又はホッジ型の遷移検知位相検出器を利用することができる。電圧制御発振器１０２０はビット速度において動作する。
【００４６】
迅速な読取り／書込みモード遷移時間を可能にするために、位相同期ループ１００２が、本明細書において予想ロックイン（anticipatory lock-in）と呼ばれるロックを達成できるように、符号化された書込みデータ１０１０は、書込み動作に十分先行して一定周波数パターンを用いて駆動することができる。
【００４７】
直並列変換器１０１２の出力１０３２及びクロック１０２２はパターン検出回路１００４に与えられ、幾つかの実施形態では、パターン検出回路は図４と同様に作製される。前置増幅器１０００は、多値パターン検出ロジックを実現するのに十分な速度の高速ＣＭＯＳデバイスを含む、高性能ＳｉＧｅ  ＢｉＣＭＯＳプロセスにおいて作製することができる。
【００４８】
幾つかの実施形態では、位相同期ループ１００２、直並列変換器１０１２及びパターン検出回路１００４は前置増幅器１０００のコア回路内に配置され、複数のヘッドセルに対して働く。各ヘッドセルは多値書込みドライバー１００６を含み、幾つかの実施形態では、多値書込みドライバーは図７と同様に作製される。多値書込みドライバー１００６の出力１０３４は、例えば、上記で開示されたようなフレキシブル伝送路（ＦＯＳ）１０４０を介して、書込みヘッド１０３６に加えられる。
【００４９】
パターン検出回路１００４と多値書込みドライバー１００６との間のインターフェースは、３値波形を用いて、図５、及び図７の受信機７０２と同様に具現することができる。他の実施形態では、パターン検出回路１００４と多値書込みドライバー１００６との間に、幾つかの実施形態においてチャネル回路１０４と前置増幅器１０６との間に用いられるようなフレキシブル伝送路が不要であるので、図４のパターン検出回路のようなパターン検出回路１００４によって与えられる１Ｔ＊信号１０４２、２Ｔ＊信号１０４４及びＷＤ＊信号１０４６を、中間の３値波形伝送を用いることなく、多値書込みドライバー１００６によって直接処理することができる。
【００５０】
幾つかの実施形態において、パターン検出回路４００及び１００４は、ライトプリコンペンセーション回路を含むことができる。
【００５１】
上記で開示され、図４〜図１０に示される、パターン検出回路４００、多値差動信号発生器回路５００、並びに受信機７０２及びドライバーブリッジ７７２を含む書込みドライバー７００は、特定の遷移後のランの長さ（又は後続系列）を検出し、その遷移におけるオーバーシュートレベルを調整する。制御することができる特性は、限定はしないが、１Ｔ、２Ｔ若しくは３Ｔ又はそれより長い後続系列の場合のレベルを区別する、オーバーシュートパルス振幅及び幅、並びに定常電流レベルを含む。遷移に対してオーバーシュートパルスが生成されるときに、先行系列及び後続系列の両方のラン長が既知であるように、前置増幅器１０６内にバッファ（図示せず）を含み、書込みデータを数Ｔ周期だけ遅延させることによって、これらの実施形態を用いて、先行系列に基づいて遷移におけるオーバーシュートレベルを制御することもできる。
【００５２】
図１１を参照すると、流れ図１１００は、例えば、図１の記憶システム１００内にあるようなチャネル回路１０４及び前置増幅器１０６における、本発明の幾つかの実施形態による、多値書込み電流を用いて磁気記憶デバイス内にデータを記録する方法を示す。流れ図１１００を受けて、データ遷移に隣接するデータ系列のラン長に基づいて、書込みヘッド内の磁極端の磁化状態を求める（ブロック１１０２）。磁極端の磁化状態を表す少なくとも１つの信号が生成される（ブロック１１０４）。その信号は、磁極端の磁化状態を直接表すこともできるし、データ遷移に隣接する先行データ系列及び／又は後続データ系列に基づいて、磁極端の磁化状態を間接的に表すこともできる。その信号に基づいて、書込みヘッドのための多値書込み電流が生成される（ブロック１１０６）。
【００５３】
本明細書において開示される多値書込み電流を用いる磁気記録システムは、幾つかの実施形態においては書き込まれるデータパターンに基づいて、書込み電流を磁極端の磁化状態に適合させることによって、高密度のデータパターンをより高い品質で磁気媒体上に記録することを可能にする。遷移中の磁気的な遷移の湾曲はより小さく、それゆえ、ビット間遷移はより良好であり、トラック幅の変化がより小さい。
【００５４】
結論として、本発明は多値書込み電流を用いる磁気記録のための新規な装置、システム及び方法を提供する。本発明の１つ又は複数の実施形態の詳細な説明が上記で与えられてきたが、本発明の趣旨から逸脱することなく、種々の代替形態、変更形態及び均等物が当業者には明らかであろう。したがって、上記の説明は本発明の範囲を限定するものとして解釈されるべきではなく、本発明の範囲は添付の特許請求の範囲によって規定される。
【符号の説明】
【００５５】
図１
１０２ Interface Controller  インターフェースコントローラー
１０４ Channel  チャネル
１０６ Preamplifier  前置増幅器
１１０ Hard Disk Controller  ハードディスクコントローラー
１１２ Motor Controller  モーターコントローラー
１１４ Spindle Motor  スピンドルモーター
１１６ Disk Platter  ディスクプラッター
１２０ Read/Write Head  読取り／書込みヘッド
１２６ Write Channel  書込みチャネル
１３２ Write Driver  書込みドライバー
１４０ Read Circuit  読取り回路
１４４ Read Channel  読取りチャネル
図３Ａ
３００ Encoded Write Data  符号化された書込みデータ
３２６ Preamp Write Current  前置増幅器書込み電流
３２８ Pole Tip Magnetization  磁極端磁化
３３８ Write Fault  書込み不良
３４２ Degraded Write  劣化した書込み
図３Ｂ
３５０ Encoded Write Data  符号化された書込みデータ
３７６ Preamp Write Current  前置増幅器書込み電流
３８０ Pole Tip Magnetization  磁極端磁化
図４
１３０ Encoded Write Data  符号化された書込みデータ
４１０ Shift Register  シフトレジスタ
４１４ Clock  クロック
図６
１３０ Encoded Write Data  符号化された書込みデータ
図７
７０２ Receiver  受信機
７０４ Output Driver  出力ドライバー
図１０
１００４ Pattern Detection Circuit  パターン検出回路
１００６ Multi-Level Write Driver  多値書込みドライバー
１０１０ Encoded Write Data  符号化された書込みデータ
１０３６ Write Head  書込みヘッド
Data  データ
Clock  クロック
Gain  利得
【図１】
2013109815.tif 000006
【図２】
2013109815.tif 000007
【図３Ａ】
2013109815.tif 000008
【図３Ｂ】
2013109815.tif 000009
【図４】
2013109815.tif 000010
【図５】
2013109815.tif 000011
【図６】
2013109815.tif 000012
【図７】
2013109815.tif 000013
【図８】
2013109815.tif 000014
【図９】
2013109815.tif 000015
【図１０】
2013109815.tif 000016
【図１１】
2013109815.tif 000017