Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【誤訳訂正書】
【提出日】平成26年11月4日(2014.11.4)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
メモリシステムであって、
それぞれ複数の行を有する複数のバンクを有する揮発性メモリと、
前記揮発性メモリに対して自動リフレッシュモードで動作するよう命令するように、更に、前記揮発性メモリに目標バンクアドレスを提供するように構成されたメモリコントローラとを備え、
前記揮発性メモリは、バンクアドレスラッチに前記目標バンクアドレスを格納するように、及び前記自動リフレッシュモードにおいて自動リフレッシュ動作を実行するように構成され、前記自動リフレッシュ動作は、前記目標バンクアドレスによって識別された目標バンクについて実行され、
前記自動リフレッシュ動作が、前記目標バンクについて実行されている間、前記目標バンク以外の複数のバンクにおける残りのバンクはメモリアクセスのために利用可能であり、
前記メモリコントローラは更に、前記揮発性メモリに対して自己リフレッシュモードで動作するよう命令するように構成され、
前記揮発性メモリは、複数のリフレッシュ行カウンタを備え、各リフレッシュ行カウンタは、対応するバンクに関連付けられ、前記バンクアドレスラッチに目標行アドレスを保持するように構成され、
自己リフレッシュ動作中、前記揮発性メモリは更に、前記目標行アドレスに基づいて、前記目標バンクをリフレッシュするように構成され、前記目標バンクは、最後の自動リフレッシュ動作で使用された前記目標バンクアドレスを表す前記バンクアドレスラッチに格納された前記目標バンクアドレスによって識別され、
前記揮発性メモリは更に、前記目標バンクアドレスをインクリメントすることによって、前記自己リフレッシュモードにおいて前記複数のバンクを循環し、現在の目標バンクアドレスを生成するように構成され、
各自己リフレッシュ動作中、前記揮発性メモリは更に、関連付けられたリフレッシュ行カウンタに格納された前記目標行アドレスに基づいて、前記バンクアドレスラッチの内の前記現在の目標バンクアドレスによって識別された前記バンクをリフレッシュするように構成されたメモリシステム。
【請求項２】
請求項１のメモリシステムにおいて、
前記揮発性メモリは更に、前記目標バンクに関連付けられた前記リフレッシュ行カウンタに格納された前記目標行アドレスを用いて、前記目標バンクについて自動リフレッシュ動作を実行するように構成されたメモリシステム。
【請求項３】
請求項２のメモリシステムにおいて、前記複数のリフレッシュ行カウンタ内にそれぞれ格納された前記目標行アドレスは互いに独立しているメモリシステム。
【請求項４】
請求項１のメモリシステムにおいて、前記揮発性メモリは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）又はシンクロナスＤＲＡＭのうちの１つであるメモリシステム。
【請求項５】
請求項１に記載のメモリシステムにおいて、
前記目標バンクがアイドルであれば、前記揮発性メモリは更に、前記自動リフレッシュモードで前記目標バンクについて１つ又は複数の追加自動リフレッシュ動作を実行し、前記目標バンクのために、規則的にスケジュールされたリフレッシュを実行する前に、１つ又は複数の先行したリフレッシュを生成するメモリシステム。
【請求項６】
複数のバンクを有する揮発性メモリのためにメモリリフレッシュを提供する方法であって、
前記複数のバンクの各々のための目標行アドレスを保持することであって、前記複数のバンクのための目標行アドレスは、互いに独立していることと、
バンクアドレスラッチ内の目標バンクアドレスを格納することと、
前記揮発性メモリに対して、自動リフレッシュモードに入り、前記目標バンクに対応する前記目標行アドレスを用いて前記目標バンクアドレスによって識別された目標バンクについて自動リフレッシュ動作を実行するように命令することと、
自己リフレッシュモードで動作するように前記揮発性メモリに命令することと、
自己リフレッシュ動作中、前記目標バンクに対応する前記目標行アドレスを用いて最後の自動リフレッシュ動作で使用された前記目標バンクアドレスを表す前記バンクアドレスラッチに格納された前記目標バンクアドレスによって識別された前記目標バンクについてのリフレッシュを実行することと、
前記バンクアドレスラッチ内の前記目標バンクアドレスをインクリメントすることによって、前記自己リフレッシュモードにおいて前記複数のバンクを循環し、各自己リフレッシュ動作中、前記識別されたバンクに対応する前記目標行アドレスに基づいて前記バンクアドレスラッチ内の前記目標バンクアドレスによって識別された前記バンクについて前記リフレッシュを実行することとを備えた方法。
【請求項７】
請求項６に記載の方法において、前記自動リフレッシュ動作が、前記目標バンクについて実行されている間、前記目標バンク以外の複数のバンクにおける残りのバンクはメモリアクセスのために利用可能である方法。
【請求項８】
請求項６の方法において、前記揮発性メモリは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）又はシンクロナスＤＲＡＭのうちの１つである方法。
【請求項９】
請求項６に記載の方法において、
前記目標バンクがアイドルであれば、前記自動リフレッシュモードで前記目標バンクについて１つ又は複数の追加自動リフレッシュ動作を実行し、前記目標バンクのために、規則的にスケジュールされたリフレッシュを実行する前に、１つ又は複数のリフレッシュを生成することを更に備える方法。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】００２１
【訂正方法】変更
【訂正の内容】
【００２１】
図２は更に、独立したリフレッシュ方法を実現するために使用することができる揮発性メモリ１１０の１つの実施例を示す。揮発性メモリ１１０は更に、バンクアドレスラッチ２００、リフレッシュトリガ２３０、多くのリフレッシュ行カウンタ２１０ａ〜ｄ、及び多くのバンク２２０ａ〜ｄを含む。バンクアドレスラッチ２００は、リフレッシュされるべき具体的なバンクについての目標バンクアドレスを格納するために使用される。バンク２２０ａ〜ｄは、対応するリフレッシュ行カウンタ２１０ａ〜ｄにそれぞれ関連付けられる。リフレッシュ行カウンタ２１０ａ〜ｄのための初期値は、パワーアップまたはリセットして初期化される。例えば、リフレッシュ行カウンタ２１０ａは、バンク２２０ａに関連付けられる。リフレッシュ行カウンタ２１０ａ〜ｄは、それぞれのバンク２２０ａ〜ｄにおいてリフレッシュされるべきである行についての目標行アドレスを保持するのに使用される。リフレッシュ行カウンタ２１０ａ〜ｄに格納される目標行アドレスは、互いに独立している。リフレッシュトリガ２３０は、以下にさらに記述されるように、自己リフレッシュモード中、バンクアドレスラッチ２００を制御するのに使用される。例えば、リフレッシュトリガ２３０は、クロックまたは他のタイミングメカニズムであることができる。
【手続補正書】
【提出日】平成26年5月1日(2014.5.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に第１の絶縁層を形成し、
前記第１の絶縁層上に接して酸化物半導体層を形成し、
熱処理を行うことで、前記第１の絶縁層から前記酸化物半導体層に酸素を供給し、
前記酸化物半導体層上に第２の絶縁層を形成し、
前記第２の絶縁層上にゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項２】
基板上に第１のゲート電極を形成し、
前記第１のゲート電極上に第１の絶縁層を形成し、
前記第１の絶縁層上に接して酸化物半導体層を形成し、
熱処理を行うことで、前記第１の絶縁層から前記酸化物半導体層に酸素を供給し、
前記酸化物半導体層上に第２の絶縁層を形成し、
前記第２の絶縁層上に第２のゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、
前記熱処理は、１００℃以上６５０℃以下で行うことを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記熱処理は、不活性ガス雰囲気で行う第１の期間と、前記第１の期間の後、酸化性ガスを含む雰囲気で行う第２の期間とを有することを特徴とする半導体装置の作製方法。
【請求項５】
加熱により酸素を放出する第１の絶縁層と、
前記第１の絶縁層上に接して設けられた酸化物半導体層と、
前記酸化物半導体層上の第２の絶縁層と、
前記第２の絶縁層上のゲート電極と、を有することを特徴とする半導体装置。
【請求項６】
請求項５において、
前記第１の絶縁層は、酸化シリコン、酸化窒化シリコン、酸化アルミニウムまたは酸化ハフニウムを含むことを特徴とする半導体装置。
【請求項７】
請求項５又は請求項６おいて、
前記第１の絶縁層は、昇温脱離ガス分光法において、酸素分子の放出量が１×１０１８個／ｃｍ３以上であることを特徴とする半導体装置。
【請求項８】
請求項５至請求項７いずれか一において、
前記酸化物半導体層は、チャネル領域と、前記酸化物半導体層を低抵抗化したソース領域及びドレイン領域と、を有し、
前記ソース領域及び前記ドレイン領域は、それぞれソース電極及びドレイン電極と電気的に接続することを特徴とする半導体装置。
【手続補正書】
【提出日】平成26年5月13日(2014.5.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
チャネル形成領域に酸化物半導体を含む第１のトランジスタと、
前記第１のトランジスタによって、ゲート電極への電位の供給が制御される第２のトランジスタと、
前記ゲート電極の電位を保持する容量素子と、
遮光性を有する配線と、
を有し、
前記容量素子が有する一対の電極のうち、少なくとも一方の電極は遮光性を有しており、
前記チャネル形成領域は、前記一方の電極と、前記配線との間において、前記一方の電極及び前記配線と重なっており、
前記配線は、前記第１のトランジスタが有するソース電極またはドレイン電極と電気的に接続されていることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第２のトランジスタは、チャネル形成領域にシリコンを含むことを特徴とする半導体装置。
【手続補正書】
【提出日】平成26年5月1日(2014.5.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板上の第１の絶縁層と、
前記第１の絶縁層上のゲート電極と、
前記ゲート電極上の第２の絶縁層と、
前記第２の絶縁層上の酸化物半導体層と、
前記酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、を有し、
前記第１の絶縁層は、容量換算で、単位面積当たりの容量が２×１０−４Ｆ／ｍ２以下となる厚さを有することを特徴とする半導体装置。
【請求項２】
基板と、
前記基板上の第１の絶縁層と、
前記第１の絶縁層上の酸化物半導体層と、
前記酸化物半導体層上の第２の絶縁層と、
前記第２の絶縁層上のゲート電極と、
前記酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、を有し、
前記第１の絶縁層は、容量換算で、単位面積当たりの容量が２×１０−４Ｆ／ｍ２以下となる厚さを有することを特徴とする半導体装置。
【請求項３】
基板と、
前記基板上の第１の酸化アルミニウム層と、
前記第１の酸化アルミニウム層上の、酸化シリコン又は酸化窒化シリコンを含む第１の絶縁層と、
前記第１の絶縁層上の酸化物半導体層と、
前記酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、
前記酸化物半導体層上の、酸化シリコン又は酸化窒化シリコンを含む第２の絶縁層と、
前記第２の絶縁層上の第２の酸化アルミニウム層と、
前記第２の酸化アルミニウム層上のゲート電極と、を有し、
前記第１の酸化アルミニウム層と前記第１の絶縁層とでなる絶縁層は、容量換算で、単位面積当たりの容量が２×１０−４Ｆ／ｍ２以下となる厚さを有することを特徴とする半導体装置。
【手続補正書】
【提出日】平成26年3月7日(2014.3.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の信号が入力され、第２の信号を出力する論理回路を具備し、
前記論理回路は、ゲートに前記第１の信号が入力され、前記ゲートの電圧に応じて前記第２の信号の電圧を第１の電圧に設定するか否かを制御するＰ型トランジスタと、
エンハンスメント型であり、閾値電圧の絶対値が前記Ｐ型トランジスタより大きく、ゲートに前記第１の信号が入力され、前記ゲートの電圧に応じて前記第２の信号の電圧を前記第１の電圧より高い第２の電圧に設定するか否かを制御するＮ型トランジスタと、を備え、
前記Ｐ型トランジスタは、第１４族の元素を含有する半導体層を有し、
前記Ｎ型トランジスタは、キャリア濃度が１×１０１４／ｃｍ３未満である酸化物半導体層を有する半導体装置。
【請求項２】
第１の信号が入力され、第２の信号を出力する第１のインバータと、
前記第２の信号が入力され、第３の信号を出力する第２のインバータと、を具備し、
前記第１のインバータは、ゲートに前記第１の信号が入力され、前記ゲートの電圧に応じて前記第２の信号の電圧を第１の電圧に設定するか否かを制御するＰ型トランジスタと、
エンハンスメント型であり、閾値電圧の絶対値が前記Ｐ型トランジスタより大きく、ゲートに前記第１の信号が入力され、前記ゲートの電圧に応じて前記第２の信号の電圧を前記第１の電圧より低い第２の電圧に設定するか否かを制御するＮ型トランジスタと、を備え、
前記Ｐ型トランジスタは、第１４族の元素を含有する半導体層を有し、
前記Ｎ型トランジスタは、キャリア濃度が１×１０１４／ｃｍ３未満である酸化物半導体層を有する半導体装置。
【請求項３】
第１の信号が入力され、第２の信号を出力する第１のインバータと、
前記第２の信号が入力され、第３の信号を出力する第２のインバータと、を具備し、
前記第２のインバータは、ゲートに前記第２の信号が入力され、前記ゲートの電圧に応じて前記第３の信号の電圧を第１の電圧に設定するか否かを制御するＰ型トランジスタと、
エンハンスメント型であり、閾値電圧の絶対値が前記Ｐ型トランジスタより大きく、ゲートに前記第２の信号が入力され、前記ゲートの電圧に応じて前記第３の信号の電圧を前記第１の電圧より低い第２の電圧に設定するか否かを制御するＮ型トランジスタと、を備え、
前記Ｐ型トランジスタは、第１４族の元素を含有する半導体層を有し、
前記Ｎ型トランジスタは、キャリア濃度が１×１０１４／ｃｍ３未満である酸化物半導体層を有する半導体装置。
【手続補正書】
【提出日】平成26年2月20日(2014.2.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上方に、シリコン過酸化ラジカルを含み、２０ｎｍ以上の厚さの第１の絶縁層を形成し、
前記第１の絶縁層上方に、前記基板の温度を２００℃以上４００℃以下としてスパッタリング法により、酸化物半導体層を前記第１の絶縁層に接するように形成し、
２５０℃以上６００℃以下の温度で熱処理をすることを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
前記酸化物半導体層上方に第２の絶縁層を形成し、
前記第２の絶縁層上方に、ゲート電極を形成することを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成26年2月20日(2014.2.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上方に、電子スピン共鳴法で得られたスペクトルにおいてｇ値が２．００１６及び２．００７８に信号を有する、絶縁層を形成し、
前記絶縁層上方に、前記基板の温度を２００℃以上４００℃以下としてスパッタリング法により、酸化物半導体層を前記絶縁層に接するように形成し、
２５０℃以上６００℃以下の温度で熱処理をすることを特徴とする半導体装置の作製方法。
【請求項２】
基板上方に、酸素を放出することができる機能を有する絶縁層を形成し、
前記絶縁層上方に、前記基板の温度を２００℃以上４００℃以下としてスパッタリング法により、酸化物半導体層を前記絶縁層に接するように形成し、
２５０℃以上６００℃以下の温度で熱処理をすることを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成26年6月11日(2014.6.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
太陽電池の処理方法であって、
バッチ処理用に構成された縦型炉を用意するステップであって、前記炉は、互いに離隔された集積回路処理用の円形半導体ウェーハの配列を受容するようになっている、鉛直方向に延在する、ほぼ円筒形のプロセスチャンバを備える、ステップと、
複数の太陽電池用基板を用意するステップであって、前記太陽電池用基板は処理対象の第１の表面を有し、前記第１の表面に沿って延在する前記太陽電池用基板のサイズは前記円形半導体ウェーハの対応サイズより小さい、ステップと、
複数の前記太陽電池用基板用にプロセスチャンバ装填構成を構成するステップであって、前記装填構成は、太陽電池用基板の配列を複数含み、各配列はほぼ鉛直に向けられてほぼ水平方向に離隔された複数の太陽電池用基板を含み、前記それぞれの配列は前記縦型炉内の前記プロセスチャンバの中心軸に沿って位置する複数のレベルに配置され、前記プロセスチャンバ内に収容可能な太陽電池用基板の数は円形半導体ウェーハの数より大幅に多い、ステップと、  
前記太陽電池用基板を前記プロセスチャンバ内で処理にかけるステップと、
を含む方法であって、前記構成するステップはさらに、
ほぼ鉛直に向けられてほぼ水平方向に離隔された複数の前記太陽電池用基板の前記各配列を、前記プロセスチャンバの位置から水平方向に離れた位置においてボートに装填するステップと、
前記複数のレベルに配置された各配列が装填された各ボートをラック内に配置するステップと、
前記複数の太陽電池用基板が装填された前記複数のボートが配置された前記ラックを前記プロセスチャンバに装填するステップと、
を含むことを特徴とする方法。
【請求項２】
前記プロセスチャンバ内の前記太陽電池用基板は、薄膜を前記太陽電池用基板の表面に設けるために、原子層堆積（ＡＬＤ）プロセスにかけられる、請求項１に記載の方法。
【請求項３】
前記配列は互いに離隔されてほぼ平行に配置された複数の太陽電池用基板から成るスタックである、請求項１に記載の方法。
【請求項４】
１つの配列の各太陽電池用基板の中心点は、前記太陽電池の表面に対してほぼ直角に延在する仮想線上に位置付けられ、前記それぞれの配列の前記仮想線は一定の相互間距離で、好ましくはほぼ平行に、延在する、請求項１に記載の方法。
【請求項５】
配列内の隣接太陽電池用基板間の間隔は５ｍｍより小さい、請求項１に記載の方法。
【請求項６】
前記太陽電池用基板は円形または正方形の形状を有する、請求項１に記載の方法。
【請求項７】
配列内の隣接太陽電池用基板間の間隔は３ｍｍより小さい、請求項１に記載の方法。
【請求項８】
配列内の隣接太陽電池用基板間の間隔は約２ｍｍである、請求項１に記載の方法。
【請求項９】
前記プロセスチャンバの前記中心軸に沿って前記複数のレベルに配置された前記複数の配列は共に第１の配列セットを形成し、前記装填構成は、少なくとも第２の配列セットをさらに含み、前記第２のセットも前記中心軸に沿って位置する複数のレベルに配置された複数の配列を備え、前記第１のセットおよび前記第２のセットは、互いに水平方向にずらされる、請求項１に記載の方法。
【請求項１０】
各配列は放射状構成を有し、各基板、少なくとも各基板の処理対象面、は前記それぞれの基板の前記中心点を通る前記仮想線がほぼ円形の形状を有するように、ほぼ半径方向に向けられる、請求項１に記載の方法。
【請求項１１】
第１の配列の太陽電池用基板が隣接する第２の配列内の隣接する２つの太陽電池用基板の間に少なくとも一部延在するように、前記装填構成内の隣接配列同士が一部重なり合う、請求項１に記載の方法。
【手続補正書】
【提出日】平成26年5月16日(2014.5.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
平坦部及び突出部を含む表面を有するビア構造物と、
前記ビア構造物の前記平坦部のうち、少なくとも一部上に形成され、前記突出部のうち、少なくとも一部上には形成されない導電構造物と、を含む半導体素子。
【請求項２】
前記導電構造物は、前記平坦部上のみに形成されて前記突出部上には形成されないことを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記導電構造物は、前記ビア構造物の前記表面領域の５〜８０％に形成されることを特徴とする請求項１に記載の半導体素子。
【請求項４】
前記ビア構造物の前記突出部上のみに形成されるバッファ膜をさらに含むことを特徴とする請求項１に記載の半導体素子。
【請求項５】
前記ビア構造物の前記突出部上に形成され、及び前記導電構造物を取り囲む誘電膜をさらに含むことを特徴とする請求項４に記載の半導体素子。
【請求項６】
前記ビア構造物は、少なくとも一つの誘電膜及び半導体基板を貫通する開口内に形成されたＴＳＶであることを特徴とする請求項４に記載の半導体素子。
【請求項７】
前記ＴＳＶは、
前記開口の内壁上に形成された絶縁膜と、
前記開口内の前記絶縁膜上に形成されたバリア膜と、
前記バリア膜が形成された前記開口内に形成されて前記バリア膜によって少なくとも一部が取り囲まれる導電パターンと、を含むことを特徴とする請求項６に記載の半導体素子。
【請求項８】
前記ＴＳＶは、前記導電パターンが形成された前記開口内に形成されて、前記導電パターンによって少なくとも一部が取り囲まれる中心充填部を含むことを特徴とする請求項７に記載の半導体素子。
【請求項９】
前記中心充填部は、前記導電パターンに比べて低い熱膨張係数を有し、これによって、前記突出部はリング形状を有することを特徴とする請求項８に記載の半導体素子。
【請求項１０】
前記ＴＳＶは、また他の半導体素子のコンタクト構造物と結合して積層型半導体素子を形成することを特徴とする請求項６に記載の半導体素子。
【請求項１１】
前記積層型半導体素子は、メモリ素子であることを特徴とする請求項１０に記載の半導体素子。
【請求項１２】
前記ビア構造物の前記平坦部の少なくとも一部上に形成され、前記突出部上には形成されない他の導電構造物と、
前記導電構造物及び前記他の導電構造物を結合する接続構造物と、をさらに含むことを特徴とする請求項１に記載の半導体素子。
【請求項１３】
前記導電構造物は、前記ビア構造物の前記突出部の少なくとも一部上に形成された開口を含むことを特徴とする請求項１に記載の半導体素子。
【請求項１４】
平坦部及び突出部を含む表面を有する他のビア構造物をさらに含むが、
前記導電構造物は前記複合ビア構造物の平坦部上に形成され、前記突出部上には形成されないことを特徴とする請求項１に記載の半導体素子。
【請求項１５】
各々が平坦部及び突出部を含む各表面を有する複数個のビア構造物と、
前記複数個のビア構造物のうち、少なくとも二つを含む各セットの平坦部上には形成され、突出部上には形成されない複数個の導電構造物をさらに含むことを特徴とする請求項１に記載の半導体素子。
【請求項１６】
前記複数個の導電構造物を結合する結合構造物をさらに含むことを特徴とする請求項１５に記載の半導体素子。
【請求項１７】
平坦部及び突出部を含む表面を有するビア構造物と、前記ビア構造物の前記平坦部のうち、少なくとも一部上に形成され、前記突出部のうち、少なくとも一部上には形成されない導電構造物とを含む第１集積回路チップと、
前記第１集積回路チップの前記ビア構造物に結合されるコンタクト構造物を含む第２集積回路チップを具備する積層型半導体素子。
【請求項１８】
前記導電構造物は、前記平坦部上のみに形成されて前記突出部上には形成されないことを特徴とする請求項１７に記載の積層型半導体素子。
【請求項１９】
前記導電構造物は、前記ビア構造物の前記表面領域の５〜８０％に形成されることを特徴とする請求項１７に記載の積層型半導体素子。
【請求項２０】
前記ビア構造物の前記突出部上に形成されるバッファ膜と、
前記ビア構造物の前記突出部上に形成され、及び前記導電構造物を取り囲む誘電膜と、をさらに含むことを特徴とする請求項１７に記載の積層型半導体素子。
【請求項２１】
前記ビア構造物は、前記第１集積回路チップの少なくとも一つの誘電膜及び半導体基板を貫通する開口内に形成されたＴＳＶであることを特徴とする請求項１７に記載の積層型半導体素子。
【請求項２２】
前記積層型半導体素子は、メモリ素子であることを特徴とする請求項１７に記載の積層型半導体素子。
【請求項２３】
中心部及び外郭部を含む表面を有し、半導体基板を貫通するビア構造物と、
前記ビア構造物の前記外郭部のうち、少なくとも一部上に形成され、前記中心部上には形成されない導電構造物を含む半導体素子。
【請求項２４】
前記ビア構造物の前記外郭部と前記中心部は、平坦であることを特徴とする請求項２３に記載の半導体素子。
【請求項２５】
前記ビア構造物の前記中心部は、前記外郭部から突出していることを特徴とする請求項２３に記載の半導体素子。
【手続補正書】
【提出日】平成26年5月13日(2014.5.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層にハロゲンドープ処理を行い、
前記ゲート絶縁層上に第１の酸化物半導体膜を形成し、
第１の加熱処理を行って前記第１の酸化物半導体膜の表面から内部に向かって結晶成長させ、第１の結晶層を有する第１の酸化物半導体膜を形成し、
前記第１の結晶層上に接して第２の酸化物半導体膜を形成し、
第２の加熱処理を行って前記第１の結晶層から前記第２の酸化物半導体膜表面に向かって結晶成長させ、第２の結晶層を有する第２の酸化物半導体膜を形成し、
前記第１の酸化物半導体膜上及び前記第２の酸化物半導体膜上に、ソース電極層とドレイン電極層とを形成することを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
前記第２の結晶層を形成した後、さらに酸素ドープ処理を行って前記第２の結晶層に酸素原子を供給することを特徴とする半導体装置の作製方法。
【請求項３】
ゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に第１の酸化物半導体膜を形成し、第１の加熱処理を行って前記第１の酸化物半導体膜の表面から内部に向かって結晶成長させ、第１の結晶層を有する第１の酸化物半導体膜を形成し、
前記第１の結晶層上に接して第２の酸化物半導体膜を形成し、
第２の加熱処理を行って前記第１の結晶層から前記第２の酸化物半導体膜表面に向かって結晶成長させ、第２の結晶層を形成し、
前記第１の結晶層及び前記第２の結晶層の積層上にソース電極層およびドレイン電極層を形成し、前記第２の結晶層を有する第２の酸化物半導体膜を形成し、
前記第２の結晶層を有する第２の酸化物半導体膜を形成した後、酸素ドープ処理を行って前記第２の結晶層に酸素原子を供給する工程を有することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一において、
前記第１の結晶層は、前記第１の結晶層の表面に対して略垂直方向にｃ軸配向をしていることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一において、
前記第２の結晶層は、前記第２の結晶層の表面に対して略垂直方向にｃ軸配向をしていることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一において、
前記第２の酸化物半導体膜の厚さは、前記第１の酸化物半導体膜の厚さよりも厚いことを特徴とする半導体装置の作製方法。
【請求項７】
ゲート電極層上にハロゲン元素を含むゲート絶縁層と、
前記ゲート絶縁層上に設けられ、表面に対して略垂直方向にｃ軸配向をしている第１の結晶層を有する第１の酸化物半導体膜と、
前記第１の結晶層上に接して設けられ、表面に対して略垂直方向にｃ軸配向をしている第２の結晶層を有する第２の酸化物半導体膜と、
前記第１の酸化物半導体膜上及び前記第２の酸化物半導体膜上の、ソース電極層と、
前記第１の酸化物半導体膜上及び前記第２の酸化物半導体膜上の、ドレイン電極層と、を有することを特徴とする半導体装置。
【手続補正書】
【提出日】平成26年4月25日(2014.4.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲート電極と、
酸化物半導体層と、
前記酸化物半導体層と接する領域を有する、ソース電極及びドレイン電極と、
前記ゲート電極及び前記酸化物半導体層の間に設けられたゲート絶縁層と、
前記酸化物半導体層を介して、前記ゲート絶縁層と対向する側に設けられた絶縁層と、を有し、
前記絶縁層は、前記酸化物半導体層と接する領域を有し、
前記絶縁層は、水素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３未満である領域を有することを特徴とする半導体装置。
【請求項２】
ゲート電極と、
酸化物半導体層と、
前記酸化物半導体層と接する領域を有する、ソース電極及びドレイン電極と、
前記ゲート電極及び前記酸化物半導体層の間に設けられたゲート絶縁層と、
前記酸化物半導体層を介して、前記ゲート絶縁層と対向する側に設けられた絶縁層と、を有し、
前記絶縁層は、前記酸化物半導体層と接する領域を有し、
前記絶縁層は、水素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３未満である領域を有し、
前記ゲート絶縁層は、水素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３未満である領域を有することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記絶縁層は、酸化物絶縁層であることを特徴とする半導体装置。
【請求項４】
請求項１または請求項２において、
前記絶縁層は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ハフニウム、酸化アルミニウム、または酸化タンタルを含むことを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、
前記ゲート絶縁層は、酸化物絶縁層であることを特徴とする半導体装置。
【請求項６】
請求項１乃至４のいずれか一において、
前記ゲート絶縁層は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ハフニウム、酸化アルミニウム、または酸化タンタルを含むことを特徴とする半導体装置。
【手続補正書】
【提出日】平成26年1月14日(2014.1.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路基板にフリップチップ実装する半導体発光素子であって、
発光層を含む半導体層と、
前記半導体層を保護するための保護層と、
前記半導体層を回路基板と接続するためのＮ側バンプ電極と、
前記半導体層を回路基板と接続するためのＰ側バンプ電極と、を有し、
前記Ｎ側バンプ電極及び前記Ｐ側バンプ電極のそれぞれが、アンダーバンプメタル層及び電界メッキ法によって形成されたメッキ金属層を含み、
前記アンダーバンプメタル層が、前記半導体層側に配置された高反射性金属層及び前記半導体層と反対側に配置された金属層を含み、
前記メッキ金属層の厚さが３μｍ以上、３０μｍ以下であり、
前記発光層と前記保護層との間に配置された材料は透明であり、
前記Ｎ側バンプ電極及び前記Ｐ側バンプ電極は、前記発光層の上に配置されている、
ことを特徴とする半導体発光素子。
【請求項２】
前記メッキ金属層の厚さが１０μｍ以上、３０μｍ以下である、請求項１に記載の半導体発光素子。
【請求項３】
前記高反射性金属層はＡｌ層またはＡｇ層である、請求項１又は２に記載の半導体発光素子。
【請求項４】
前記Ｐ側バンプ電極及び前記Ｎ側バンプ電極の平面形状と、前記Ｐ側バンプ電極及び前記Ｎ側バンプ電極に含まれるそれぞれの前記アンダーバンプメタル層の平面形状が等しい、請求項１〜３の何れか一項に記載の半導体発光素子。
【請求項５】
前記アンダーバンプメタル層は前記メッキ金属層が占める領域よりも広い面積を占める、請求項１〜３の何れか一項に記載の半導体発光素子。
【請求項６】
前記保護層は開口部を有し、
前記開口部において前記Ｎ側バンプ電極及び前記Ｐ側バンプ電極のそれぞれが前記半導体層と電気的に接続される、請求項１〜５の何れか一項に記載の半導体発光素子。
【請求項７】
前記Ｎ側バンプ電極が前記発光層と平面的に重なるように配置されている、請求項１〜６の何れか一項に記載の半導体発光素子。
【請求項８】
前記金属層は、原子拡散防止用金属層である、請求項１〜７の何れか一項に記載の半導体発光素子。
【手続補正書】
【提出日】平成26年3月10日(2014.3.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
酸化物半導体層を形成し、
前記酸化物半導体層を不活性ガス、乾燥空気または酸素雰囲気中で昇温し、
前記酸化物半導体層に酸素雰囲気で熱処理を行い、
前記酸化物半導体層に減圧状態で熱処理を行い、
前記酸化物半導体層に酸素雰囲気で徐冷を行うことを特徴とする半導体装置の作製方法。
【請求項２】
酸化物半導体層を形成し、
前記酸化物半導体層を不活性ガス、乾燥空気または酸素雰囲気中で昇温し、
前記酸化物半導体層に減圧状態で熱処理を行い、
前記酸化物半導体層に酸素雰囲気で熱処理を行った後、同じ雰囲気で徐冷を行うことを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、
前記昇温時、前記熱処理時、及び前記徐冷時に用いる雰囲気ガスの露点は、−５０℃以下であることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記熱処理の温度は、２５０℃以上６５０℃以下であることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記昇温時、及び前記熱処理時に波長３５０ｎｍ以上４５０ｎｍ以下の光を前記酸化物半導体層に照射することを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記減圧状態での熱処理と前記乾燥した酸素を含む雰囲気での熱処理を複数回繰り返して行うことを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記徐冷後の前記酸化物半導体層に対して、酸素ドープ処理を行うことを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成26年4月17日(2014.4.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体素子
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上の絶縁表面に設けられ、一導電型を付与する不純物元素が添加されたソース領域、及びドレイン領域と、前記ソース領域とドレイン領域の間のチャネル形成領域を備える単結晶半導体層と、
前記単結晶半導体層に接して酸化ガリウムを含むゲート絶縁膜と、
前記酸化ガリウムを含むゲート絶縁膜に接して、前記チャネル形成領域と重畳するゲート電極と、
前記酸化ガリウムを含むゲート絶縁膜に設けた第１の開口部を介して前記ソース領域と電気的に接続するソース電極と、
前記酸化ガリウムを含むゲート絶縁膜に設けた第２の開口部を介して前記ドレイン領域と電気的に接続するドレイン電極を有し、
前記酸化ガリウムを含むゲート絶縁膜の比誘電率が１０以上である半導体素子。
【請求項２】
基板上の絶縁表面に設けられ、一導電型を付与する不純物元素が添加されたソース領域、及びドレイン領域と、前記ソース領域とドレイン領域の間のチャネル形成領域を備える単結晶半導体層と、
前記単結晶半導体層に接してゲート絶縁膜と、
前記ゲート絶縁膜に接して、前記チャネル形成領域と重畳するゲート電極と、
前記ゲート絶縁膜に設けた第１の開口部を介して前記ソース領域と電気的に接続するソース電極と、
前記ゲート絶縁膜に設けた第２の開口部を介して前記ドレイン領域と電気的に接続するドレイン電極を有し、
前記ゲート絶縁膜の比誘電率が１０以上であり、
前記ゲート絶縁膜は、前記単結晶半導体層に接して第１の酸化珪素膜と、
前記第１の酸化珪素膜上に接して酸化ガリウム膜と、
前記酸化ガリウム膜上に接して第２の酸化珪素膜を有し、
前記第１の酸化珪素膜及び前記第２の酸化珪素膜は、前記酸化ガリウム膜よりも薄い半導体素子。
【手続補正書】
【提出日】平成26年5月21日(2014.5.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表面に形成された第１電極と微細穴の底部に形成された第２電極を有する基板を準備し、吐出ヘッドにより導電性材料を含有する液体を前記微細穴に吐出し、前記液体を固化させて前記第１電極と前記第２電極とを導通させる導電膜を形成する配線基板の製造方法において、
前記微細穴は、前記表面と平行な方向の断面形状が長辺と短辺を有する長穴となるように形成され、
前記吐出ヘッドは、前記基板に対して相対的に、前記長辺と平行な方向に走査させながら前記微細穴に前記液体を吐出させることを特徴とする配線基板の製造方法。
【請求項２】
前記微細穴は、前記微細穴の底部から前記表面に向かって延びる凹部が形成され、前記凹部に前記導電性材料が吐出されることを特徴とする請求項１記載の配線基板の製造方法。
【請求項３】
表面に形成された第１電極と、微細穴の底部に形成された第２電極と、前記第１電極と前記第２電極とを導通させる、導電性材料を含有する液体を固化させて形成された導電膜とを備えた配線基板において、
前記微細穴は、前記表面と平行方向の断面形状が長辺と短辺を有する長穴となるように形成されており、
前記微細穴の長辺方向の一端部に、前記導電膜が形成されていることを特徴とする配線基板。
【請求項４】
前記微細穴の長辺方向の一端部に、前記微細穴の底部から前記表面に向かって延びる凹部が形成されていることを特徴とする請求項３記載の配線基板。
【請求項５】
前記導電膜は、導電性粒子インクの焼結体であることを特徴とする請求項３または４記載の配線基板。
【請求項６】
表面に形成された第１電極と、微細穴の底部に形成された第２電極と、前記第１電極と前記第２電極とを導通させる、導電性材料を含有する液体を固化させて形成された導電膜とを備えた配線基板において、
前記微細穴は、前記微細穴の底部から前記表面に向かって延びる凹部を有し、前記凹部に前記導電膜が形成されていることを特徴とする配線基板。
【請求項７】
前記導電膜は、導電性粒子インクの焼結体であることを特徴とする請求項６記載の配線基板。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明の配線基板の製造方法は、表面に形成された第１電極と微細穴の底部に形成された第２電極を有する基板を準備し、吐出ヘッドにより導電性材料を含有する液体を前記微細穴に吐出し、前記液体を固化させて前記第１電極と前記第２電極とを導通させる導電膜を形成する配線基板の製造方法において、前記微細穴は、前記表面と平行な方向の断面形状が長辺と短辺を有する長穴となるように形成され、前記吐出ヘッドは、前記基板に対して相対的に、前記長辺と平行な方向に走査させながら前記微細穴に前記液体を吐出させることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
また、本発明の配線基板は、表面に形成された第１電極と、微細穴の底部に形成された第２電極と、前記第１電極と前記第２電極とを導通させる、導電性材料を含有する液体を固化させて形成された導電膜とを備えた配線基板において、前記微細穴は、前記表面と平行方向の断面形状が長辺と短辺を有する長穴となるように形成されており、前記微細穴の長辺方向の一端部に、前記導電膜が形成されていることを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
また、本発明の配線基板は、表面に形成された第１電極と、微細穴の底部に形成された第２電極と、前記第１電極と前記第２電極とを導通させる、導電性材料を含有する液体を固化させて形成された導電膜とを備えた配線基板において、前記微細穴は、前記微細穴の底部から前記表面に向かって延びる凹部を有し、前記凹部に前記導電膜が形成されていることを特徴とする。
【手続補正書】
【提出日】平成26年4月25日(2014.4.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
交互に積層された複数の導体層および複数の絶縁層を含む基板本体と、
複数の放熱ビアと、を備え、
前記複数の導体層は、最上導体層と、最下導体層と、を含み、
前記最上導体層は、複数の半導体素子が、それぞれ、実装された複数の導体パターンを含み、
前記最下導体層は、複数の放熱パターンを含む複数の導体パターンを含み、
前記複数の放熱パターンは、それぞれ、前記複数の半導体素子に１対１で対応するように設けられ、
各前記放熱パターンは、それぞれ対応する半導体素子の面積以上の面積を有しており、  各前記放熱パターンは、それぞれ対応する放熱ビアを介してそれぞれ対応する半導体素子に接続されている多層回路基板。
【請求項２】
請求項１において、前記半導体素子が実装された前記最上導体層の前記複数の導体パターンのうちの一部の導体パターンの面積よりも、当該導体パターンの直下の放熱ビアを介して当該導体パターンと接続された前記最下導体層の対応する放熱パターンの面積が、大きくされている多層回路基板。
【請求項３】
請求項１または２において、前記放熱パターンは、絶縁性の樹脂層を介して前記放熱板に接続されている多層回路基板。
【請求項４】
請求項３において、前記樹脂層に、熱伝導向上材が添加されている多層回路基板。
【請求項５】
請求項４において、前記熱伝導向上材は、絶縁性セラミックスを含む多層回路基板。
【請求項６】
請求項４または５において、前記熱伝導向上材は、金属またはカーボンを含む多層回路基板。
【請求項７】
請求項１から６の何れか１項において、前記最上導体層の各前記導体パターンと、前記最上導体層の各前記導体パターンにそれぞれ対応する放熱パターンとが、複数の前記放熱ビアを介して接続されている多層回路基板。
【請求項８】
請求項１から７の何れか１項において、前記半導体素子は、スイッチング素子のベアチップである多層回路基板。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
なお、括弧内の英数字は、後述する実施形態における対応構成要素等を表すが、このことは、むろん、本発明がそれらの実施形態に限定されるべきことを意味するものではない。以下、この項において同じ。
また、請求項２のように、前記半導体素子が実装された前記最上導体層の前記複数の導体パターンのうちの一部の導体パターンの面積よりも、当該導体パターンの直下の放熱ビアを介して当該導体パターンと接続された前記最下導体層の対応する放熱パターンの面積が、大きくされていてもよい。
また、請求項３のように、前記放熱パターン(141,142,143,144,145,146) は、絶縁性の樹脂層(4) を介して放熱板(3) に接続されていてもよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
また、請求項４のように、前記樹脂層(4) に、熱伝導向上材(42)が添加されていてもよい。
また、請求項５のように、前記熱伝導向上材(42)は、絶縁性セラミックスを含んでいてもよい。
また、請求項６のように、前記熱伝導向上材(42)は、金属またはカーボンを含んでいてもよい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また、請求項７のように、前記最上導体層(11)の各前記導体パターン(111,112,113,114,115,116) と、前記最上導体層(11)の各前記導体パターン(111,112,113,114,115,116) にそれぞれ対応する放熱パターン(141,142,143,144,145,146) とが、複数の前記放熱ビア(61)を介して接続されていてもよい。
また、請求項８のように、前記半導体素子(51,52,53,54,55,56) は、スイッチング素子のベアチップであってもよい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
また、請求項３の発明によれば、放熱パターンが樹脂層を介して放熱板に接続されているので、多層回路基板全体としての放熱効果を高くすることができる。
また、請求項４の発明によれば、放熱パターンを放熱板に接続する樹脂層に、熱伝導向上材が添加されているので、樹脂層の熱伝導性を向上することより、放熱効果を高くすることができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
また、請求項５の発明によれば、樹脂層に添加する熱伝導向上材として絶縁性セラミックスを用いることにより、樹脂層として絶縁性を維持しつつ熱伝導性を高めて放熱効果を高くすることができる。
また、請求項６の発明によれば、樹脂層に添加する熱伝導向上材として金属またはカーボンを用いることにより、樹脂層の熱伝導性を向上することができるので、放熱効果を高くすることができる。ただし、通例、金属およびカーボンは導電性を有するので、母材の絶縁抵抗を下げない範囲の添加率で添加されることが好ましい。これにより、樹脂層として絶縁性を維持しつつで熱伝導性を高めて放熱効果を高くすることができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
また、請求項７の発明によれば、最上導体層の各導体パターンと、各導体パターンにそれぞれ対応する放熱パターンとが複数の放熱ビアを介して接続されているので、各導体パターンから対応する放熱パターンへの熱伝導性を格段に高くすることができ、ひいては、全体としての放熱効果を格段に高くすることができる。
また、請求項８の発明によれば、半導体素子がスイッチング素子のベアチップであるので、スイッチング素子の高温化を防止することができ、例えば電動モータを安定して駆動することができる。
【手続補正書】
【提出日】平成26年5月15日(2014.5.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の金属元素を含む集電体上に、前記第１の金属元素とは異なる第２の金属元素を含む金属層を形成し、
前記金属層をエッチングして、互いに離間して配置された複数の金属層とし、
エッチング後の前記金属層上に、シリコンを含む堆積性ガスを原料に用いて、低圧化学蒸着法によりシリコンウィスカを含む活物質層を形成することを特徴とする蓄電装置の作製方法。
【請求項２】
請求項１において、
前記第２の金属元素として、シリサイドを形成する金属元素を用いることを特徴とする蓄電装置の作製方法。
【請求項３】
請求項１又は２において、
前記第２の金属元素として、ジルコニウム、チタン、ハフニウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステン、コバルト、またはニッケルから選択される一以上の金属元素を用いることを特徴とする蓄電装置の作製方法。
【請求項４】
第１の金属元素を含む集電体と、
前記集電体上の矩形状の金属層と、
前記金属層及び前記集電体上のシリコンウィスカを含む活物質層と、を有し、
前記金属層は、前記第１の金属元素とは異なる第２の金属元素を有し、
前記シリコンウィスカは、前記金属層の辺縁部と重畳する領域において、高密度に配置されることを特徴とする蓄電装置。
【請求項５】
請求項４において、
前記活物質層と前記金属層との間に、シリコンと前記第１の金属元素を含む第１の混合領域を有し、
前記活物質層と前記集電体との間に、シリコンと前記第２の金属元素とを含む第２の混合領域を有することを特徴とする蓄電装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
〈実験例１〉
シリコンウィスカを含む結晶性シリコン層を、蓄電装置の電極の一部に用いる場合の効果を確認した。具体的には、負極の活物質層としてシリコンウィスカを含む結晶性シリコン層を用いた蓄電装置（実験例１）と、負極の活物質層として平坦な結晶性シリコン層を用いた蓄電装置（比較例）とを用意して、これらの特性を比較した。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
なお、実験例１に係る蓄電装置の構成と、比較例に係る蓄電装置の構成は、負極の活物質層を除いて同様とした。つまり、本実験例において示す結果は、負極の活物質層の相違に起因するものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
実験例１に係る蓄電装置の負極の活物質層には、多数のシリコンウィスカが含まれていた。このため、活物質層の表面積は、活物質層が平坦である場合と比較して大きくなっている。シリコンウィスカの長さは、長いもので１５〜２０μｍ程度であった。また、シリコンウィスカの根本付近における径は、１μｍ〜２μｍ程度であった。また、シリコンウィスカの向きは不揃いであった。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
比較例に係る蓄電装置の負極の活物質層には、平坦な結晶性シリコン層を用いた。当該結晶性シリコン層は、プラズマＣＶＤ法により形成された、リンが添加された非晶質シリコン層を熱処理して得られたものである。なお、熱処理の雰囲気はＡｒ雰囲気、熱処理の温度は７００℃、熱処理の時間は６時間とした。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
上述のような負極の活物質層が相違する２種類の蓄電装置について、充放電測定器を用いて放電容量を測定した。当該測定は、２．０ｍＡの電流を約０．２Ｃのレートで充放電する定電流方式で行った。上限電圧は１．０Ｖ、下限電圧は０．０３Ｖとした。また、すべての測定は室温（約２５℃）で行った。
【手続補正書】
【提出日】平成26年5月20日(2014.5.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】蓄電装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集電体上に、炭素を含む層と粒子状の結晶を含む活物質層とが、順にｎ回（ｎは自然数）積層された正極を有し、
前記活物質層はリチウム金属酸化物を含むことを特徴とする蓄電装置。
【請求項２】
集電体上に、炭素を含む層と粒子状の結晶を含む活物質層とが、順にｎ回（ｎは自然数）積層された正極を有し、
前記正極が有する第ｎ層目の活物質層上に、第ｎ＋１層目の炭素を含む層が積層され、
前記活物質層はリチウム金属酸化物を含むことを特徴とする蓄電装置。
【請求項３】
集電体上に、粒子状の結晶を含む活物質層と炭素を含む層とが、順にｎ回（ｎは自然数）積層された正極を有し、
前記活物質層はリチウム金属酸化物を含むことを特徴とする蓄電装置。
【請求項４】
請求項１乃至３のいずれか一項において、
前記ｎは、２以上１０以下であることを特徴とする蓄電装置。
【請求項５】
請求項１乃至４のいずれか一項において、
前記リチウム金属酸化物は、ＬｉＦｅＰＯ４、ＬｉＭｎＰＯ４、ＬｉＮｉＰＯ４、ＬｉＣｒＰＯ４のいずれか一であることを特徴とする蓄電装置。