Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成26年3月24日(2014.3.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】表示装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲート電極と、
前記ゲート電極上の、ゲート絶縁膜と、
前記ゲート絶縁膜上の、半導体膜と、
前記半導体膜上の、ソース電極と、
前記半導体膜上の、ドレイン電極と、を有し、
前記半導体膜は、ソース領域を有し、
前記半導体膜は、ドレイン領域を有し、
前記ソース電極の上方からみたとき、前記ソース領域の端部は、前記ソース電極の端部の外側にあり、
前記ドレイン電極の上方からみたとき、前記ドレイン領域の端部は、前記ドレイン電極の端部の外側にあり、
前記ソース電極又は前記ドレイン電極の一方は、前記ソース電極又は前記ドレイン電極の他方を部分的に囲む形状を有することを特徴とする表示装置。
【請求項２】
ゲート電極と、
前記ゲート電極上の、ゲート絶縁膜と、
前記ゲート絶縁膜上の、半導体膜と、
前記半導体膜上の、ソース電極と、
前記半導体膜上の、ドレイン電極と、を有し、
前記半導体膜は、ソース領域を有し、
前記半導体膜は、ドレイン領域を有し、
前記ソース電極の上方からみたとき、前記ソース領域の端部は、前記ソース電極の端部の外側にあり、
前記ドレイン電極の上方からみたとき、前記ドレイン領域の端部は、前記ドレイン電極の端部の外側にあり、
前記ソース電極又は前記ドレイン電極の一方は、前記ソース電極又は前記ドレイン電極の他方を部分的に囲む、Ｕ字型の形状を有することを特徴とする表示装置。
【請求項３】
ゲート電極と、
前記ゲート電極上の、ゲート絶縁膜と、
前記ゲート絶縁膜上の、半導体膜と、
前記半導体膜上の、ソース電極と、
前記半導体膜上の、ドレイン電極と、を有し、
前記半導体膜は、ソース領域を有し、
前記半導体膜は、ドレイン領域を有し、
前記ソース電極の上方からみたとき、前記ソース領域の端部は、前記ソース電極の端部の外側にあり、
前記ドレイン電極の上方からみたとき、前記ドレイン領域の端部は、前記ドレイン電極の端部の外側にあり、
前記ソース電極又は前記ドレイン電極の一方は、前記ソース電極又は前記ドレイン電極の他方を部分的に囲む、Ｃ字型の形状を有することを特徴とする表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記ソース電極の上方からみたとき、前記ゲート電極の内側に、前記ソース電極があり、
前記ドレイン電極の上方からみたとき、前記ゲート電極の内側に、前記ドレイン電極があることを特徴とする表示装置。
【手続補正書】
【提出日】平成26年3月26日(2014.3.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
可撓性を有する基板と、
前記基板上の、第１の層と、
前記第１の層上の、半導体層と、
前記半導体層上の、導電層と、
前記導電層上の、第２の層とを有し、
前記導電層は、トランジスタのゲート電極となることができる機能を有し、
前記半導体層は、前記ゲート電極と重なる領域に、チャネル形成領域を有し、
前記第２の層上からみたとき、前記第１の層は、前記半導体層の端を越えた領域を有し、
前記第２の層上からみたとき、前記第２の層は、前記半導体層の端を越えた領域を有し、
前記第２の層上からみたとき、前記第２の層は、前記第１の層の端を越えた領域を有し、
前記第１の層は、窒化珪素、窒化酸化珪素、金属酸化物、または金属窒化物を有し、
前記第２の層は、窒化珪素、窒化酸化珪素、金属酸化物（ただし、前記導電層を陽極酸化した陽極酸化膜を除く）、または金属窒化物を有することを特徴とする半導体装置。
【請求項２】
可撓性を有する基板と、
前記基板上の、第１の層と、
前記第１の層上の、半導体層と、
前記半導体層上の、導電層と、
前記導電層上の、第２の層とを有し、
前記導電層は、トランジスタのゲート電極となることができる機能を有し、
前記半導体層は、前記ゲート電極と重なる領域に、チャネル形成領域を有し、
前記第２の層上からみたとき、前記第１の層は、前記半導体層の端を越えた領域を有し、
前記第２の層上からみたとき、前記第２の層は、前記半導体層の端を越えた領域を有し、
前記第２の層上からみたとき、前記第２の層は、前記第１の層の端を越えた領域を有し、
前記第１の層は、前記半導体層よりヤング率の高い材料を有し、
前記第２の層は、前記半導体層よりヤング率の高い材料を有することを特徴とする半導体装置。
【請求項３】
シート状の基板と、
前記基板上の、第１の層と、
前記第１の層上の、半導体層と、
前記半導体層上の、導電層と、
前記導電層上の、第２の層とを有し、
前記導電層は、トランジスタのゲート電極となることができる機能を有し、
前記半導体層は、前記ゲート電極と重なる領域に、チャネル形成領域を有し、
前記第２の層上からみたとき、前記第１の層は、前記半導体層の端を越えた領域を有し、
前記第２の層上からみたとき、前記第２の層は、前記半導体層の端を越えた領域を有し、
前記第２の層上からみたとき、前記第２の層は、前記第１の層の端を越えた領域を有し、
前記第１の層は、窒化珪素、窒化酸化珪素、金属酸化物、または金属窒化物を有し、
前記第２の層は、窒化珪素、窒化酸化珪素、金属酸化物（ただし、前記導電層を陽極酸化した陽極酸化膜を除く）、または金属窒化物を有することを特徴とする半導体装置。
【請求項４】
シート状の基板と、
前記基板上の、第１の層と、
前記第１の層上の、半導体層と、
前記半導体層上の、導電層と、
前記導電層上の、第２の層とを有し、
前記導電層は、トランジスタのゲート電極となることができる機能を有し、
前記半導体層は、前記ゲート電極と重なる領域に、チャネル形成領域を有し、
前記第２の層上からみたとき、前記第１の層は、前記半導体層の端を越えた領域を有し、
前記第２の層上からみたとき、前記第２の層は、前記半導体層の端を越えた領域を有し、
前記第２の層上からみたとき、前記第２の層は、前記第１の層の端を越えた領域を有し、
前記第１の層は、前記半導体層よりヤング率の高い材料を有し、
前記第２の層は、前記半導体層よりヤング率の高い材料を有することを特徴とする半導体装置。
【請求項５】
プラスチックフィルムと、
前記プラスチックフィルム上の、第１の層と、
前記第１の層上の、半導体層と、
前記半導体層上の、導電層と、
前記導電層上の、第２の層とを有し、
前記導電層は、トランジスタのゲート電極となることができる機能を有し、
前記半導体層は、前記ゲート電極と重なる領域に、チャネル形成領域を有し、
前記第２の層上からみたとき、前記第１の層は、前記半導体層の端を越えた領域を有し、
前記第２の層上からみたとき、前記第２の層は、前記半導体層の端を越えた領域を有し、
前記第２の層上からみたとき、前記第２の層は、前記第１の層の端を越えた領域を有し、
前記第１の層は、窒化珪素、窒化酸化珪素、金属酸化物、または金属窒化物を有し、
前記第２の層は、窒化珪素、窒化酸化珪素、金属酸化物（ただし、前記導電層を陽極酸化した陽極酸化膜を除く）、または金属窒化物を有することを特徴とする半導体装置。
【請求項６】
プラスチックフィルムと、
前記プラスチックフィルム上の、第１の層と、
前記第１の層上の、半導体層と、
前記半導体層上の、導電層と、
前記導電層上の、第２の層とを有し、
前記導電層は、トランジスタのゲート電極となることができる機能を有し、
前記半導体層は、前記ゲート電極と重なる領域に、チャネル形成領域を有し、
前記第２の層上からみたとき、前記第１の層は、前記半導体層の端を越えた領域を有し、
前記第２の層上からみたとき、前記第２の層は、前記半導体層の端を越えた領域を有し、
前記第２の層上からみたとき、前記第２の層は、前記第１の層の端を越えた領域を有し、
前記第１の層は、前記半導体層よりヤング率の高い材料を有し、
前記第２の層は、前記半導体層よりヤング率の高い材料を有することを特徴とする半導体装置。
【手続補正書】
【提出日】平成25年9月19日(2013.9.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＲＦＩＤタグを利用する方法であって、
リーダから呼び掛けを受信し、
Ｓ＝ｆ（ｓ，ＯE），Ｕ＝ｆ（ｕ，ＯO），Ｂ＝Ｅ（ｎ，ｋE），Ｇ＝ｆ（Ａ，ｋO）を計算し、
ここで、Ａは、前記呼び掛け及び前記ＲＦＩＤタグのプライベートキーの関数、
ｓ及びｕは、前記ＲＦＩＤタグによって生成された乱数、
ｎは、前記タグの識別子、
ｋE及びｋOは、それぞれ前記リーダの第１パブリックキー及び第２パブリックキーの関数、及び
ＯE及びＯOは、前記リーダによって提供されるオリジネータであり、
Ｓ、Ｕ、Ｂ、及びＧを前記リーダに返信し、
前記返信データは、呼び掛け応答及び前記タグの識別子を含み、同一の呼び掛けに対して応答するときであっても、それぞれの応答で特有であることを特徴とする方法。
【請求項２】
請求項１において、
前記オリジネータＯE及びＯOは、楕円曲線上のポイントであることを特徴とする方法。
【請求項３】
請求項１において、
前記オリジネータＯE及びＯOは、大きい素数のジェネレータであることを特徴とする方法。
【請求項４】
請求項１において、
前記ＲＦＩＤタグの初期化を含み、
前記初期化は、機密性のための第１キー対の第１パブリックキーと、難読化のための第２キー対の第２パブリックキーと、タグの識別子とを、前記リーダから受信することを含むことを特徴とする方法。
【請求項５】
請求項４において、
前記初期化は、認証のための第３のキー対を選択し、前記第３キー対のパブリックキーを前記リーダへ送信することを含むことを特徴とする方法。
【請求項６】
請求項４において、
前記初期化は、認証のための第３キー対のプライベートキーを前記リーダから受信し、前記第３キー対の前記プライベートキーが前記ＲＦＩＤタグによってのみ格納されることを特徴とする方法。
【請求項７】
データを送信及び受信するトランシーバと、
暗号計算を実行する暗号ロジックと、を有し
前記トランシーバは、リーダシステムから呼び掛けを受信し、
前記暗号ロジックは、Ｓ＝ｆ（ｓ，ＯE），Ｕ＝ｆ（ｕ，ＯO），Ｂ＝Ｅ（ｎ，ｋE），Ｇ＝ｆ（Ａ，ｋO）を計算し、
Ａは、前記呼び掛け及び前記低処理電力システムのプライベートキーの関数であり、    ｓ及びｕは、乱数であり、
ｎは、前記低処理電力システムの識別子であり、
ｋE及びｋOは、それぞれ前記リーダの第１パブリックキー及び第２パブリックキーの関数であり、
ＯE及びＯOは、前記リーダによって提供されるオリジネータであり、
前記トランシーバは、Ｓ，Ｕ，Ｂ，及びＧを前記リーダシステムに返信し、前記返信データは、呼び掛け応答及び前記タグの識別子を含み、同一の呼び掛けに対して応答するときであっても、それぞれの応答で特有であることを特徴とする低処理電力システム。
【請求項８】
請求項７において、
前記低処理電力システムのプライベートキーと、前記低処理電力システムの識別子とを格納する安全なメモリを有することを特徴とする低処理電力システム。
【請求項９】
請求項７において、
前記暗号ロジックは、乱数ｓ及びｕを生成することを特徴とする低処理電力システム。
【請求項１０】
請求項７において、
前記リーダの前記パブリックキーと、前記タグの識別子とを含む初期化データを格納するメモリを有することを特徴とする低処理電力システム。
【請求項１１】
請求項７において、
前記オリジネータＯE及びＯOは、楕円曲線上のポイントであり、
前記オリジネータＯE及びＯOは、同じ楕円曲線上の同じポイントであることを特徴とする低処理電力システム。
【請求項１２】
リーダシステムによって安全に質問されるように設計された低処理電力システムであって、
前記リーダシステムから呼び掛けを受信するトランシーバと、
前記呼び掛けに対する応答を計算する暗号ロジックと、を有し、
前記応答は、前記低処理電力システムのプライベートキーを含み、
前記暗号ロジックは、前記リーダシステムへ返信するための返信データを計算し、
前記返信データは、前記呼び掛けに対する応答と、暗号化キーと、認証キーと、難読化キーとの組み合わせであることを特徴とする低処理電力システム。
【請求項１３】
請求項１２において、
前記暗号化キーは、２つの乱数を生成するものであり、第１乱数を暗号化キーで暗号化し、第２乱数を難読化キーで暗号化し、認証キーを前記リーダシステムのパブリックキーで暗号化することを特徴とする低処理電力システム。
【手続補正書】
【提出日】平成26年6月10日(2014.6.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明に係る電動機のステータは、複数のティースを有するステータコアと、ティースのそれぞれに巻線されたコイルと、を備えた電動機のステータであって、コイルは、横断面形状が略長方形に形成されるものと、横断面形状が略台形に形成されるものと、で構成されており、ステータコアをティースが内側となるように円環状に形成した状態において、横断面形状が略長方形に形成されるコイルと、横断面形状が略台形に形成されるコイルと、が周方向に交互に配置され、横断面形状が略台形に形成されるコイルにおいては、外周側の辺が内周側の辺よりも長いものである。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のティースを有するステータコアと、
前記ティースのそれぞれに巻線されたコイルと、を備えた電動機のステータであって、
前記コイルは、
横断面形状が略長方形に形成されるものと、横断面形状が略台形に形成されるものと、で構成されており、
前記ステータコアを前記ティースが内側となるように円環状に形成した状態において、
横断面形状が略長方形に形成されるコイルと、横断面形状が略台形に形成されるコイルと、が周方向に交互に配置され、
前記横断面形状が略台形に形成されるコイルにおいては、外周側の辺が内周側の辺よりも長い
ことを特徴とする電動機のステータ。
【請求項２】
前記横断面形状が略長方形に形成されるコイルと、前記横断面形状が略台形に形成されるコイルと、において、
互いに隣り合う辺がそれぞれ略平行である
ことを特徴とする請求項１に記載の電動機のステータ。
【請求項３】
電動機を駆動するためのＩＣが搭載され、前記コイルとの間に隙間を介して組み付けられる基板を含み、
前記ＩＣは、前記基板が組み付けられた際に前記横断面形状が略長方形に形成されるコイル上に位置する
ことを特徴とする請求項１又は２に記載の電動機のステータ。
【請求項４】
請求項１〜３のいずれか一項に記載の電動機のステータを備えた
ことを特徴とする電動機。
【手続補正書】
【提出日】平成26年9月1日(2014.9.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
屈折率が１．６以上であり、透光性を有する基板と、
前記基板の一方の面上に設けられた、屈折率が１．６以上の発光領域を含む固体発光素子と、
前記基板の他方の面上に設けられた、屈折率が１．６以上であり、透光性を有する部材と、
屈折率が１．６以上であり透光性を有する層と、
を有し、
前記部材は、大気に接する表面に凹凸構造を有し、
前記部材は、前記基板と前記層を介して重なる領域を有し、
前記層は、前記発光領域と重なる領域を有する発光装置。
【請求項２】
屈折率が１．６以上であり、透光性を有する基板と、
前記基板の一方の面に設けられた、屈折率が１．６以上の発光領域を含む固体発光素子と、
前記基板の他方の面に設けられた、屈折率が１．６以上であり、透光性を有する半球状の部材と、
屈折率が１．６以上であり透光性を有する層と、
を有し、
前記部材は、前記基板と前記層を介して重なる領域を有し、
前記層は、前記発光領域と重なる領域を有する発光装置。
【請求項３】
請求項１又は請求項２において、
前記固体発光素子は、前記基板上に形成された屈折率が１．６以上であり透光性を有する第１の電極と、前記第１の電極に重畳する第２の電極との間に挟持された前記発光領域を含み、
前記発光領域は、発光性の有機化合物を含む発光層を有する発光装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記層は、流動性を有する発光装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記層は、流動性を有する液体である発光装置
【請求項６】
請求項１乃至請求項５のいずれか一項に記載の発光装置を発光部に備える照明装置。
【手続補正書】
【提出日】平成26年9月1日(2014.9.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
可視光に対する透光性を有し、表裏に、それぞれ独立に、凹凸構造を有する構造体と、
前記構造体の一方の面上に設けられた、第１の層と、
前記第１の層上に設けられた、屈折率が１．６以上の発光領域を含む発光体と、を有し、
前記第１の層は、前記構造体に接する面より他方の面の平坦性が高く、
前記第１の層の屈折率は、１．６以上であり、
前記構造体の屈折率は、１．０より高く、前記第１の層の屈折率より低い固体発光素子。
【請求項２】
可視光に対する透光性を有し、表裏に、それぞれ独立に、凹凸構造を有する構造体と、
前記構造体の一方の面上に設けられた、第１の層と、
前記第１の層上に設けられた、第１の電極と、
前記第１の電極上に設けられた、発光物質を含む層と、
前記発光物質を含む層上に設けられた、第２の電極と、を有し、
前記第１の層は、前記構造体に接する面より他方の面の平坦性が高く、
前記第１の層の屈折率、前記第１の電極の屈折率、及び前記発光物質を含む層の屈折率は、それぞれ１．６以上であり、
前記構造体の屈折率は、１．０より高く、前記第１の層の屈折率より低い固体発光素子。
【請求項３】
請求項２において、
前記第１の層と前記第１の電極との間に、屈折率が１．６以上の窒素を有する膜を有する固体発光素子。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記構造体の屈折率が１．３以上であり、前記第１の層の屈折率よりも低い固体発光素子。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１の層の屈折率が、１．７以上である固体発光素子。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記構造体は、前記第１の層と接する第２の層と、前記第２の層と一方の面で接する第３の層からなり、
前記第２の層の屈折率と前記第３の層の屈折率の差は、０．１５以下であり、
前記第２の層は、前記第１の層と接する面に凹凸構造を有し、
前記第３の層は、他方の面に凹凸構造を有する固体発光素子。
【請求項７】
請求項１乃至請求項５のいずれか一項において、
前記構造体は、前記第１の層と接する第２の層と、前記第２の層と接する第３の層と、前記第３の層と接する第４の層からなり、
前記第２の層の屈折率、前記第３の層の屈折率、及び前記第４の層の屈折率の差は、０．１５以下であり、
前記第２の層は、前記第１の層と接する面に凹凸構造を有し、
前記第４の層は、前記第３の層と接する面とは逆側の面に凹凸構造を有する固体発光素子。
【請求項８】
請求項１乃至請求項７のいずれか一項に記載の固体発光素子を備える発光装置。
【請求項９】
請求項８に記載の発光装置を備える照明装置。
【手続補正書】
【提出日】平成26年8月26日(2014.8.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ハウジング（１）とケーブル（５）を接続する少なくとも１つの穿刺接触部（４）とを備え、前記ハウジング（１）が少なくとも１つの基体（２）と前記基体（２）と係合可能な操作部（３）とを有し、前記操作部（３）を開放位置（６）または接触位置（７）にロックする接続端子（５０）であって、
前記基体（２）と操作部（３）とを開放位置（６）にロックする第１ロック手段（８）と前記基体（２）と操作部（３）とを接触位置（７）にロックする第２ロック手段（９）とが設けられていることを特徴とする接続端子（５０）。
【請求項２】
前記操作部（３）には、少なくとも１つのケーブル案内部（１２）が設けられていることを特徴とする請求項１に記載の接続端子（５０）。
【請求項３】
前記操作部（３）が、前記基体（２）に回動可能に取り付けられ、かつ、ハウジングカバー（１３）を兼ねていることを特徴とする請求項１または請求項２に記載の接続端子（５０）。
【請求項４】
前記基体（２）側に突き出す少なくとも１つの係合柱（１４、１５）が、前記操作部（３）に設けられていることを特徴とする請求項１乃至請求項３のいずれか１つに記載の接続端子（５０）。
【請求項５】
前記基体（２）には、少なくとも１つの係合アーム（１６、１７）および少なくとも１つの係合ロッド（１８、１９）が設けられていることを特徴とする請求項４に記載の接続端子（５０）。
【請求項６】
前記第１ロック手段（８）が、相互作用し、かつ、前記係合柱（１４、１５）および係合アーム（１６、１７）にそれぞれ設けられる複数のロック部（１１）を有し、一方のロック部（１１）が係合フック（２０、２１）であり、他方のロック部（１１）が係合溝（２２、２３）であることを特徴とする請求項５に記載の接続端子（５０）。
【請求項７】
前記係合溝（２２、２３）の一方側（２４）に鋭角の部分（２５）が設けられ、前記係合溝（２２、２３）の他方側（２５）に鈍角の部分（２７）が設けられていることを特徴とする請求項６に記載の接続端子（５０）。
【請求項８】
前記第２ロック手段（９）が、相互作用し、かつ、前記係合柱（１４、１５）および係合ロッド（１８、１９）にそれぞれ設けられる複数のロック部（２８）を有し、一方のロック部（２８）が係合部（２９、３０）であり、他方のロック部（２８）が係合フック（３１、３２）であることを特徴とする請求項５乃至請求項７のいずれか１つに記載の接続端子（５０）。
【請求項９】
前記係合部（２９、３０）が、後部突起（３３、３４）であることを特徴とする請求項８に記載の接続端子（５０）。
【請求項１０】
前記操作部（３）が、１つの窓口３５を備えていることを特徴とする請求項１乃至請求項９のいずれか１つに記載の接続端子（５０）。
【請求項１１】
前記基体および／または前記操作部（３）が、耐高温プラスチックにより形成されていることを特徴とする請求項１乃至請求項１０のいずれか１つに記載の接続端子（５０）。
【請求項１２】
前記基体（２）に対称的に配置された２つの係合アーム（１６、１７）の間隔（３６）が、上部に行けばいくほど小さくなっていることを特徴とする請求項１乃至請求項１１のいずれか１つに記載の接続端子（５０）。
【請求項１３】
前記基体（２）の中央エリア（３７）に対称的に配置された２つの係合ロッド（１８、１９）の間に１つの支持部材（３８）が設けられていることを特徴とする請求項１２に記載の接続端子（５０）。
【請求項１４】
前記接触位置（７）のとき、前記２つの係合ロッド（１８、１９）が２つの前記係合柱（１４、１５）の間にあり、前記２つの係合柱（１４、１５）が２つの係合アーム（１６、１７）の間にあることを特徴とする請求項１３に記載の接続端子（５０）。
【請求項１５】
前記２つの係合ロッド（１８、１９）を互いに向かって押圧し、前記支持部材（３８）に向かって前記２つの係合ロッド（１８、１９）を押すことにより、前記第２ロック手段９によるロックが解除されることを特徴とする請求項１３または請求項１４に記載の接続端子（５０）。
【請求項１６】
前記係合ロッド（１８、１９）が、前に突き出していることを特徴とする請求項５乃至請求項９および請求項１３乃至請求項１５のいずれか１つに記載の接続端子（５０）。
【請求項１７】
前記ケーブル（５）と接触する穿刺接触部（４）が、少なくとも２つ設けられているとともに、縦方向（３９）に沿って互いにずらして配置されていることを特徴とする請求項１乃至請求項１６のいずれか１つに記載の接続端子（５０）。
【手続補正書】
【提出日】平成26年7月18日(2014.7.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のマスタと省電力状態に遷移可能な複数のメモリと接続されたメモリ制御装置であって、
前記複数のマスタからのメモリアクセス要求を調停し、前記複数のマスタの１つにメモリアクセス要求を許可する調停手段と、
前記複数のメモリのそれぞれが省電力状態であるか否かを監視する監視手段とを有し、
前記調停手段は、前記監視手段の検出結果に応じて、省電力状態であるメモリに対するメモリアクセス要求と省電力状態でないメモリに対するメモリアクセス要求が競合する場合、省電力状態でないメモリに対するメモリアクセス要求を優先的に選択することを特徴とするメモリ制御装置。
【請求項２】
前記調停手段は、前記監視手段の検出結果に応じて省電力状態でないメモリに対するメモリアクセス要求を候補として、当該候補の中から許可するメモリアクセス要求を選択する請求項１に記載のメモリ制御装置。
【請求項３】
前記調停手段は、前記候補の中に選択すべきメモリアクセス要求がない場合に、省電力状態にあるメモリに対するメモリアクセス要求を候補として、当該候補の中から許可するメモリアクセス要求を選択する請求項２に記載のメモリ制御装置。
【請求項４】
前記調停手段は、マスタからのメモリアクセス要求が、省電力状態に投入されているメモリに対するアクセスであった場合に、メモリアクセス要求の優先順位を低くすることを特徴とする請求項１に記載のメモリ制御装置。
【請求項５】
前記調停手段は、省電力状態に投入されているメモリに対するメモリアクセス要求が所定回数以上、受け付けられなかった場合に、省電力状態にあるメモリへのメモリアクセス要求を含む複数のメモリから選択すること特徴とする請求項１乃至４のいずれか１項に記載のメモリ制御装置。
【請求項６】
前記調停手段は、省電力状態に投入されているメモリに対するメモリアクセス要求が所定時間以上、受け付けられなかった場合に、省電力状態にあるメモリへのメモリアクセス要求を含む複数のメモリから選択すること特徴とする請求項１乃至５のいずれか１項に記載のメモリ制御装置。
【請求項７】
前記複数のマスタからの前記メモリアクセス要求が共通のバスを介して前記調停手段に送信されることを特徴とする請求項１乃至６のいずれか１項に記載のメモリ制御装置。
【請求項８】
複数のマスタと省電力状態に遷移可能な複数のメモリと接続されたメモリ制御装置であって、
前記メモリへの複数のメモリアクセス要求を保持するアクセス保持手段と、
前記複数のメモリのそれぞれが省電力状態であるか否かを監視する監視手段と、
省電力状態であるメモリに対するメモリアクセス要求と省電力状態でないメモリに対するメモリアクセス要求が競合する場合、前記監視手段の検出結果に応じて、省電力状態でないメモリに対するメモリアクセス要求を前記アクセス保持手段から優先的に発行するコマンド生成手段と、を有することを特徴とするメモリ制御装置。
【請求項９】
複数のマスタと省電力状態に遷移可能な複数のメモリと接続されたメモリ制御装置におけるメモリ制御方法であって、
前記複数のマスタからのメモリアクセスを調停し、前記複数のマスタの１つにメモリアクセス要求を許可する調停工程と、
前記複数のメモリのそれぞれが省電力状態であるか否かを監視する監視工程とを有し、
前記調停工程では、前記監視工程の検出結果に応じて、省電力状態であるメモリに対するメモリアクセス要求と省電力状態でないメモリに対するメモリアクセス要求が競合する場合、省電力状態でないメモリに対するメモリアクセス要求を優先的に選択することを特徴とするメモリ制御方法。
【請求項１０】
複数のマスタと省電力状態に遷移可能な複数のメモリと接続され、前記メモリへの複数のメモリアクセス要求を保持するアクセス保持手段を有するメモリ制御装置におけるメモリ制御方法であって、
前記複数のメモリのそれぞれが省電力状態であるか否かを監視する監視工程と、
省電力状態であるメモリに対するメモリアクセス要求と省電力状態でないメモリに対するメモリアクセス要求が競合する場合、前記監視工程の検出結果に応じて、省電力状態でないメモリに対するメモリアクセス要求を前記アクセス保持手段から優先的に発行するコマンド生成工程と、を有することを特徴とするメモリ制御方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
上記課題を解決するために本発明に係るメモリ制御装置は、複数のマスタと省電力状態に遷移可能な複数のメモリと接続されたメモリ制御装置であって、前記複数のマスタからのメモリアクセス要求を調停し、前記複数のマスタの１つにメモリアクセス要求を許可する調停手段と、前記複数のメモリのそれぞれが省電力状態であるか否かを監視する監視手段とを有し、前記調停手段は、前記監視手段の検出結果に応じて、省電力状態であるメモリに対するメモリアクセス要求と省電力状態でないメモリに対するメモリアクセス要求が競合する場合、省電力状態でないメモリに対するメモリアクセス要求から優先的に選択することを特徴とする。
【手続補正書】
【提出日】平成26年9月1日(2014.9.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アンテナ回路と、共振周波数調整回路と、電圧検出回路と、第１の容量素子と、を有し、
前記共振周波数調整回路は、第２の容量素子と、トランジスタと、を有し、
前記アンテナ回路の第１の端子は、前記第２の容量素子の一方の端子と電気的に接続され、
前記アンテナ回路の第２の端子は、前記トランジスタのソース又はドレインの一方と電気的に接続され、
前記第２の容量素子の他方の端子は、前記トランジスタのソース又はドレインの他方と電気的に接続され、
前記トランジスタのゲートは、前記第１の容量素子と、前記電圧検出回路と、電気的に接続されていることを特徴とする半導体装置。
【請求項２】
アンテナ回路と、共振周波数調整回路と、電圧検出回路と、第１の容量素子と、抵抗素子と、を有し、
前記共振周波数調整回路は、第２の容量素子と、トランジスタと、を有し、
前記アンテナ回路の第１の端子は、前記第２の容量素子の一方の端子と電気的に接続され、
前記アンテナ回路の第２の端子は、前記トランジスタのソース又はドレインの一方と電気的に接続され、
前記第２の容量素子の他方の端子は、前記トランジスタのソース又はドレインの他方と電気的に接続され、
前記トランジスタのゲートは、前記第１の容量素子と、前記抵抗素子の一方の端子と、電気的に接続され、
前記抵抗素子の他方の端子は、前記電圧検出回路と電気的に接続されていることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記トランジスタは、酸化物半導体を含むことを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記電圧検出回路は、前記アンテナ回路が受信した信号に基づいて生成された駆動電圧を監視し、当該駆動電圧が任意の値に達したときに前記共振周波数調整回路を制御して、前記アンテナ回路の共振周波数を変化させる機能を有することを特徴とする半導体装置。
【手続補正書】
【提出日】平成26年7月31日(2014.7.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】成膜装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
成膜室と前記成膜室と連結する加熱室とを有し、
前記成膜室と前記加熱室との間を移動する移動手段と、
前記移動手段に固定された基板支持部と、を有し、
前記基板支持部は、基板の処理面と鉛直方向との成す角が１°以上３０°以内となるように基板を固定する機能を有する成膜装置。
【請求項２】
請求項１において、
前記成膜室はスパッタリング装置を有する成膜装置。
【請求項３】
請求項１又は請求項２において、
前記成膜室は加熱手段を有し、
前記加熱手段は、前記基板支持部の前記基板が設けられる側とは反対側に位置するように設けられる成膜装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記成膜室と前記加熱室との連結方向と、前記移動手段の移動方向とは平行である成膜装置。
【手続補正書】
【提出日】平成26年9月11日(2014.9.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲート電極を形成し、
前記ゲート電極を覆うゲート絶縁膜と、半導体膜と、不純物半導体膜と、導電膜と、をこの順に積層して形成し、
前記導電膜を加工してソース電極及びドレイン電極を形成し、
前記不純物半導体膜を離間させつつ前記半導体膜の上部を加工して、ソース領域及びドレイン領域と、前記ソース領域及び前記ドレイン領域と重畳しない部分の上部が除去された半導体層と、を形成し、
前記ゲート絶縁膜、前記半導体層、前記ソース領域及び前記ドレイン領域、前記ソース電極及び前記ドレイン電極上にパッシベーション膜を形成し、
前記パッシベーション膜上にエッチングマスクを形成し、
前記エッチングマスクにより、前記ソース電極または前記ドレイン電極に達する開口部を形成しつつ、前記パッシベーション膜、前記半導体層及び前記ゲート絶縁膜を島状に加工し、
前記エッチングマスクを除去し、
前記ゲート絶縁膜及び前記パッシベーション膜上に電極を形成することを特徴とする半導体装置の作製方法。
【請求項２】
ゲート電極を形成し、
前記ゲート電極を覆うゲート絶縁膜と、半導体膜と、不純物半導体膜と、導電膜と、をこの順に積層して形成し、
前記導電膜を加工してソース電極及びドレイン電極を形成し、
前記不純物半導体膜を離間させつつ前記半導体膜の上部を加工して、ソース領域及びドレイン領域と、前記ソース領域及び前記ドレイン領域と重畳しない部分の上部が除去された半導体層と、を形成し、
前記ゲート絶縁膜、前記半導体層、前記ソース領域及び前記ドレイン領域、前記ソース電極及び前記ドレイン電極上にパッシベーション膜を形成し、
前記パッシベーション膜上にエッチングマスクを形成し、
前記エッチングマスクにより、前記ソース電極または前記ドレイン電極に達する開口部を形成しつつ、前記パッシベーション膜と前記半導体層を島状に加工し、
前記エッチングマスクを除去し、
前記ゲート絶縁膜及び前記パッシベーション膜上に電極を形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、
前記電極の形成後に前記基板の端部の一部が少なくとも前記ゲート絶縁膜及び前記パッシベーション膜を除去するエッチャントに浸漬されて前記ゲート電極、前記ソース電極、前記ドレイン電極または前記電極のいずれかと同一の層により形成された端子電極を露出させることを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成26年7月3日(2014.7.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に、剥離層を形成し、
前記剥離層上に、第１の絶縁膜を形成し、
前記第１の絶縁膜上に、第１の導電膜を形成し、
前記第１の導電膜を加工して、ゲート電極、及び容量配線を形成し、
前記ゲート電極、及び前記容量配線上に、第２の絶縁膜を形成し、
前記第２の絶縁膜上に、酸化物半導体層を形成し、
前記酸化物半導体層上に、第２の導電膜を形成し、
前記第２の導電膜を加工して、ソース電極、及びドレイン電極を形成し、
前記ソース電極、及び前記ドレイン電極上に、第３の絶縁膜を形成し、
前記第３の絶縁膜に、第１のコンタクトホールを形成し、かつ前記第３の絶縁膜及び前記酸化物半導体層に、第２のコンタクトホールを形成し、
前記第１のコンタクトホールを介して、前記ソース電極又は前記ドレイン電極と電気的に接続された、画素電極を形成し、
前記第２のコンタクトホールを介して、前記画素電極は、前記第１の絶縁膜と接する領域を有することを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
配線交差部を有し、
前記第２の導電膜を加工して、前記ソース電極、及び前記ドレイン電極を形成する際、前記配線交差部において、第３の導電層を形成し、
前記配線交差部において、前記酸化物半導体層は、前記第２の絶縁膜と、前記第３の導電層との間に配置された領域を有することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、
入力端子部を有し、
前記第２の導電膜を加工して、前記ソース電極、及び前記ドレイン電極を形成する際、前記入力端子部において、第４の導電層を形成し、
前記入力端子部において、前記酸化物半導体層は、前記第２の絶縁膜と、前記第４の導電層との間に配置された領域を有し、
前記第１のコンタクトホール、及び前記第２のコンタクトホールを形成する際、前記入力端子部において、前記第３の絶縁膜に、第３のコンタクトホールを形成し、
前記第３のコンタクトホールを介して、前記第４の導電層と電気的に接続された第５の導電層を有し、
前記画素電極を加工する際、前記第５の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記剥離層から前記基板を剥離した面に、支持体を貼り付け、
前記支持体は、１．５［ＭＰａ・ｍ１／２］以上の破壊じん性値を有することを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成26年8月6日(2014.8.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
スパッタリング法により、基板上に酸化物半導体の膜を形成するに際し、
何らかの刺激があれば前記酸化物半導体が結晶化する温度を第１の温度とし、
刺激がなくとも自発的に前記酸化物半導体が結晶化する温度を第２の温度とし、
典型的な長さをある部分の面積を円周率で除したものの平方根と定義するとき、
前記基板を前記第１の温度以上前記第２の温度未満に加熱しつつ、エネルギー線を照射して、前記典型的な長さが１ｎｍ乃至１μｍの部分だけ、前記第２の温度以上の温度とすることを特徴とする結晶性酸化物半導体膜の作製方法。
【請求項２】
請求項１において、前記エネルギー線はレーザー光であることを特徴とする結晶性酸化物半導体膜の作製方法。
【請求項３】
請求項１または２において、前記酸化物半導体はインジウムとガリウムと亜鉛を主たる金属元素として含むことを特徴とする結晶性酸化物半導体膜の作製方法。
【請求項４】
請求項１乃至３のいずれか一において、前記結晶性酸化物半導体膜は単結晶であることを特徴とする結晶性酸化物半導体膜の作製方法。
【手続補正書】
【提出日】平成26年9月9日(2014.9.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
六方晶の結晶構造を有する第１の材料膜と、
前記第１の材料膜上に接する領域を有する、六方晶の結晶構造を有する第２の材料膜と、
前記第２の材料膜上の、ゲート絶縁層と、
前記ゲート絶縁層上の、ゲート電極層と、を有し、
前記第２の材料膜は、前記第１の材料膜よりも厚い膜厚を有し、
前記第２の材料膜は、酸化物半導体膜であって、
前記酸化物半導体膜は、結晶性を有することを特徴とする半導体装置。
【請求項２】
ゲート電極層と、
前記ゲート電極層上の、ゲート絶縁層と、
前記ゲート絶縁層上の、六方晶の結晶構造を有する第１の材料膜と、
前記第１の材料膜上に接する領域を有する、六方晶の結晶構造を有する第２の材料膜と、を有し、
前記第２の材料膜は、前記第１の材料膜よりも厚い膜厚を有し、
前記第２の材料膜は、酸化物半導体膜であって、
前記酸化物半導体膜は、結晶性を有することを特徴とする半導体装置。
【請求項３】
六方晶の結晶構造を有する第１の材料膜と、
前記第１の材料膜上に接する領域を有する、六方晶の結晶構造を有する第２の材料膜と、を有し、
前記第２の材料膜は、前記第１の材料膜よりも厚い膜厚を有し、
前記第２の材料膜は、酸化物半導体膜であって、
前記酸化物半導体膜は、結晶性を有し、
前記酸化物半導体膜は、チャネル形成領域を有することを特徴とする半導体装置。
【請求項４】
第１の材料膜と、
前記第１の材料膜上に接する領域を有する、第２の材料膜と、を有し、
前記第２の材料膜は、前記第１の材料膜よりも厚い膜厚を有し、
前記第２の材料膜は、酸化物半導体膜であって、
前記酸化物半導体膜は、結晶性を有し、
前記酸化物半導体膜は、チャネル形成領域を有し、
前記結晶性を有する酸化物半導体膜は、ａ−ｂ面において六角形の格子を有し、前記ａ−ｂ面に概略平行な平面に概略垂直なｃ軸を有する結晶構造を有することを特徴とする半導体装置。
【請求項５】
第１の材料膜と、
前記第１の材料膜上に接する領域を有する、第２の材料膜と、を有し、
前記第２の材料膜は、前記第１の材料膜よりも厚い膜厚を有し、
前記第２の材料膜は、酸化物半導体膜であって、
前記酸化物半導体膜は、結晶性を有し、
前記酸化物半導体膜は、チャネル形成領域を有し、
前記結晶性を有する酸化物半導体膜は、アモルファス酸化物半導体膜と比較して、金属と酸素の結合が秩序化した結晶構造を有することを特徴とする半導体装置。
【手続補正書】
【提出日】平成26年8月19日(2014.8.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】液晶表示装置の作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に、第１のフォトリソグラフィ工程によりゲート電極とゲート配線を形成し、
前記ゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上に半導体層を形成し、
前記半導体層上に、第２のフォトリソグラフィ工程によりソース電極及びドレイン電極を形成することにより複数のトランジスタを設け、
前記ソース電極及び前記ドレイン電極上に絶縁層を形成し、
第３のフォトリソグラフィ工程により、前記ドレイン電極と重なる前記絶縁層の一部を選択的に除去して行うコンタクトホールの形成と、前記ソース電極及び前記ドレイン電極と重ならない前記絶縁層の一部と前記半導体層の一部と前記ゲート絶縁層の一部の除去を行ない、
前記絶縁層上に第４のフォトリソグラフィ工程により画素電極を形成し、
前記第３のフォトリソグラフィ工程は、前記複数のトランジスタの間に位置する前記ゲート配線の一部を露出させ、前記半導体層を分断する工程を含み、
前記第４のフォトリソグラフィ工程は、前記画素電極と前記露出したゲート配線とが電気的に分離するように行なわれ、
前記露出したゲート配線の上に、液晶を充填する間隔を維持するスペーサとなる絶縁層を形成することを特徴とする液晶表示装置の作製方法。
【請求項２】
請求項１において、
前記基板と、前記ゲート電極の間に、下地層が形成されることを特徴とする液晶表示装置の作製方法。
【請求項３】
請求項１または請求項２において、
前記半導体層は、酸化物半導体を含むことを特徴とする液晶表示装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか１項において、
前記ゲート電極、前記ゲート配線、前記ソース電極、または前記ドレイン電極は、銅を含む材料で形成されていることを特徴とする液晶表示装置の作製方法。
【請求項５】
請求項４において、
前記ゲート電極、前記ゲート配線、前記ソース電極、または前記ドレイン電極を形成した後のプロセス最高温度が４５０℃以下であることを特徴とする液晶表示装置の作製方法。
【請求項６】
請求項１乃至請求項３のいずれか１項において、
前記ゲート電極、前記ゲート配線、前記ソース電極、または前記ドレイン電極は、アルミニウムを含む材料で形成されていることを特徴とする液晶表示装置の作製方法。
【請求項７】
請求項６において、
前記ゲート電極、前記ゲート配線、前記ソース電極、または前記ドレイン電極を形成した後のプロセス最高温度が３８０℃以下であることを特徴とする液晶表示装置の作製方法。
【手続補正書】
【提出日】平成26年9月8日(2014.9.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の方向に配列されたｎ個（ｎは２以上の整数）のセルと、
ｎ本の入力信号線と、
ｎ本の出力信号線と、を有し、
ｎ個の前記セルそれぞれは、入力端子と、出力端子と、を有し、
ｎ本の前記入力信号線それぞれは、ｎ個の前記セルのうち互いに異なる一個のセルの入力端子と電気的に接続され、
ｎ本の前記出力信号線それぞれは、ｎ個の前記セルのうち互いに異なる一個のセルの出力端子と電気的に接続され、
ｎ本の前記入力信号線及びｎ本の前記出力信号線は、前記第１の方向に延在し、
（ｎ−１）本の前記入力信号線と、（ｎ−１）本の前記出力信号線とは、屈曲した領域を有し、
ｎ個の前記セルそれぞれの上に設けられる前記入力信号線と前記出力信号線の合計の本数が（ｎ−１）本である半導体装置。
【手続補正書】
【提出日】平成26年8月5日(2014.8.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のメモリセルを有するメモリセルアレイと、
第１の駆動回路と、
第２の駆動回路と、
を有し、
前記メモリセルの一は、
第１のゲート電極、第１のソース電極、第１のドレイン電極、及び第１のチャネル形成領域を含む第１のトランジスタと、
第２のゲート電極、第２のソース電極、第２のドレイン電極、及び第２のチャネル形成領域を含む第２のトランジスタと、
第１の容量素子と、を有し、
前記第１のチャネル形成領域は、第１の半導体材料を含み、
前記第２のチャネル形成領域は、前記第１の半導体材料とは異なる第２の半導体材料を含み、
前記第１のゲート電極と、前記第２のドレイン電極と、前記第１の容量素子の一方の電極と、は電気的に接続され、
前記第１の駆動回路は、前記第１のドレイン電極及び前記第２のソース電極と電気的に接続され、
前記第２の駆動回路は、前記第１の容量素子の他方の電極及び前記第２のゲート電極と電気的に接続され、
前記第２の駆動回路と前記メモリセルアレイとの間に第２の容量素子を有し、
前記第２の容量素子の一方の電極は、前記第２のゲート電極と電気的に接続されていることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第２の駆動回路と前記メモリセルアレイとの間に前記第２の容量素子と、抵抗素子と、を有し、
前記第２の容量素子の一方の電極は、前記第２のゲート電極及び前記抵抗素子の一方の端子と電気的に接続され、
前記抵抗素子の他方の端子は、前記第２の駆動回路と電気的に接続されていることを特徴とする半導体装置。
【請求項３】
複数のメモリセルを有するメモリセルアレイと、
第１の駆動回路と、
第２の駆動回路と、
を有し、
前記メモリセルの一は、
第１のゲート電極、第１のソース電極、第１のドレイン電極、及び第１のチャネル形成領域を含む第１のトランジスタと、
第２のゲート電極、第２のソース電極、第２のドレイン電極、及び第２のチャネル形成領域を含む第２のトランジスタと、
第１の容量素子と、を有し、
前記第１のチャネル形成領域は、第１の半導体材料を含み、
前記第２のチャネル形成領域は、前記第１の半導体材料とは異なる第２の半導体材料を含み、
前記第１のゲート電極と、前記第２のドレイン電極と、前記第１の容量素子の一方の電極と、は電気的に接続され、
前記第１の駆動回路は、前記第１のドレイン電極及び前記第２のソース電極と電気的に接続され、
前記第２の駆動回路は、前記第１の容量素子の他方の電極及び前記第２のゲート電極と電気的に接続され、
前記第２の駆動回路は、前記第２のゲート電極と電気的に接続されたノイズ除去回路を有し、
前記ノイズ除去回路は、第１のインバータ回路と、第２のインバータ回路と、第２の容量素子と、を有し、
前記第２の容量素子の一方の電極は、前記第１のインバータ回路の出力端子及び前記第２のインバータ回路の入力端子と電気的に接続され、
前記第２のインバータ回路の出力端子は、前記第２のゲート電極と電気的に接続されていることを特徴とする半導体装置。
【請求項４】
請求項３において、
前記ノイズ除去回路は、抵抗素子を有し、
前記抵抗素子の一方の端子は、前記第１のインバータ回路の出力端子と電気的に接続され、
前記抵抗素子の他方の端子は、前記第２のインバータ回路の入力端子と電気的に接続されていることを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、
前記第２の容量素子は、第１の導電層と、前記第１の導電層上の絶縁層と、前記絶縁層上の第２の導電層と、前記第２の導電層に接する第３の導電層と、前記第３の導電層に接する第４の導電層と、を有し、
前記第１の導電層は、前記第１の半導体材料と同一材料を有し、
前記絶縁層は、前記第１のトランジスタのゲート絶縁膜と同一層に設けられ、
前記第２の導電層は、前記第１のゲート電極と同一層に設けられ、
前記第３の導電層は、前記第２のソース電極及び前記第２のドレイン電極と同一層に設けられ、
前記第４の導電層は、前記第２のゲート電極と同一層に設けられていることを特徴とする半導体装置。
【請求項６】
複数のメモリセルを有するメモリセルアレイと、
第１の駆動回路と、
第２の駆動回路と、
を有し、
前記メモリセルの一は、
第１のゲート電極、第１のソース電極、第１のドレイン電極、及び第１のチャネル形成領域を含む第１のトランジスタと、
第２のゲート電極、第２のソース電極、第２のドレイン電極、及び第２のチャネル形成領域を含む第２のトランジスタと、
容量素子と、を有し、
前記第１のチャネル形成領域は、第１の半導体材料を含み、
前記第２のチャネル形成領域は、前記第１の半導体材料とは異なる第２の半導体材料を含み、
前記第１のゲート電極と、前記第２のドレイン電極と、前記容量素子の一方の電極と、は電気的に接続され、
前記第１の駆動回路は、前記第１のドレイン電極及び前記第２のソース電極と電気的に接続され、
前記第２の駆動回路は、前記容量素子の他方の電極及び前記第２のゲート電極と電気的に接続され、
前記第２の駆動回路は、前記第２のゲート電極と電気的に接続されたノイズ除去回路を有し、
前記ノイズ除去回路は、第１のインバータ回路と、第２のインバータ回路と、抵抗素子と、を有し、
前記抵抗素子の一方の端子は、前記第１のインバータ回路の出力端子と電気的に接続され、
前記抵抗素子の他方の端子は、前記第２のインバータ回路の入力端子と電気的に接続され、
前記第２のインバータ回路の出力端子は、前記第２のゲート電極と電気的に接続されていることを特徴とする半導体装置。
【請求項７】
請求項１乃至６のいずれか一において、
前記第２のチャネル形成領域は、酸化物半導体を含むことを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一において、
前記第２のトランジスタのオフ電流は、室温（２５℃）において１０ｚＡ以下であることを特徴とする半導体装置。
【手続補正書】
【提出日】平成26年8月20日(2014.8.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に酸化物絶縁膜を形成し、
前記基板を２００℃以上４００℃以下で加熱しながら、前記酸化物絶縁膜上に酸化物半導体膜を形成し、
前記酸化物半導体膜は、ａ−ｂ面において六角形の格子を有する結合を有し、且つ基板平面に概略垂直なｃ軸を有する六方晶構造の結晶を有することを特徴とする半導体装置の作製方法。
【請求項２】
基板上に酸化物絶縁膜を形成する工程と、
前記基板を２００℃以上４００℃以下で加熱しながら、前記酸化物絶縁膜上に酸化物半導体膜を形成する工程と、
前記酸化物半導体膜を不活性ガス雰囲気で加熱する工程と、を有し、
前記酸化物半導体膜は、ａ−ｂ面において六角形の格子を有する結合を有し、且つ基板平面に概略垂直なｃ軸を有する六方晶構造の結晶を有することを特徴とする半導体装置の作製方法。
【請求項３】
請求項２において、
前記酸化物半導体膜を加熱する工程において、前記酸化物絶縁膜から前記酸化物半導体膜に酸素が供給されることを特徴とする半導体装置の作製方法。
【請求項４】
請求項２または請求項３において、
前記酸化物半導体膜を加熱する工程における加熱温度は、前記酸化物半導体膜を形成する工程での前記基板の加熱温度よりも、高いことを特徴とする半導体装置の作製方法。