(57)【要約】【課題】半導体素子上にカバー部材が貼り合わされることによってパッケージングされた半導体装置において、半導体素子へのクラックの発生を抑制し、歩留まりの向上を図る。【解決手段】半導体素子２上にリング状のシール部材３を介してカバー部材４を貼り合わせた構成の半導体装置１において、シール部材３の内周面の形状を、半導体素子２からカバー部材４に向けて側段階的に変化するように形成する。半導体素子１側からカバー部材側に押圧する外力が加えられた場合、内周面が、半導体素子１の面に対して垂直方向に段階的に変化するように形成されることにより、半導体素子１にかかる応力が緩和される。【選択図】図１
2013012552.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に所望の配線回路を備え、一方の面にはんだボールを有する半導体素子と、
前記半導体素子の他方の面側に形成されるカバー部材と、
前記半導体素子の素子形成領域の周縁にリング状に形成され、前記半導体素子の他方の面を前記カバー部材との間で気密に保持するシール部材であって、内周面の形状が前記半導体素子の他方の面に対して垂直方向、又は／及び水平方向に段階的、又は連続的に変化するように形成されたシール部材と、
を備える半導体装置。
【請求項２】
前記シール部材の前記半導体素子の他方の面に対して水平方向の断面幅は、前記半導体素子側から前記カバー部材側に向かって段階的、又は連続的に小さくなるように形成されている
請求項１記載の半導体装置。
【請求項３】
前記シール部材の前記半導体素子の他方の面に対して水平方向の断面幅が、前記半導体素子側から前記カバー部材側に向かって段階的に小さくなるように形成されており、
前記シール部材は、段毎に異なる硬度の材料で形成されている
請求項２に記載の半導体装置。
【請求項４】
前記シール部材の内周面の形状は、前記半導体素子の他方の面に対して水平方向に凹凸形状を為すように形成されている
請求項１に記載の半導体装置。
【請求項５】
前記シール部材の内周面はテーパ形状とされている
請求項２に記載の半導体装置。
【請求項６】
半導体基板上に所望の配線回路を有する半導体素子と、前記半導体素子の一方の面上に貼り合わせるカバー部材とを準備する工程と、
前記半導体素子、又は前記カバー部材の貼り合わせ面において、前記半導体素子の素子形成領域の周縁に相当する領域に、内周面の形状が、前記半導体素子の一方の面に対して垂直方向、又は／及び水平方向に段階的、又は連続的に変化するように形成されたリング状のシール部材を形成する工程と、
前記半導体素子と前記カバー部材とを前記シール部材を介して貼り合わせる工程と、
前記半導体素子の他方の面上に、前記配線回路に接続されるはんだボールを形成する工程と、
を有する半導体装置の製造方法。
【請求項７】
前記シール部材の前記半導体素子の一方の面に対して水平方向の断面幅を、前記半導体素子側から前記カバー部材側に向かって段階的、又は連続的に小さくなるように形成する
請求項６に記載の半導体装置の製造方法。
【請求項８】
前記シール部材の前記半導体素子の一方の面に対して水平方向の断面幅を、前記半導体素子側から前記カバー部材側に向かって段階的に小さくなるように形成し、前記シール部材は、段毎に硬度の異なる材料で形成する
請求項７に記載の半導体装置の製造方法。
【請求項９】
前記シール部材の内周面の形状は、前記半導体素子の一方の面に対して水平方向に凹凸形状を為すように形成する
請求項６に記載の半導体装置の製造方法。
【請求項１０】
前記シール部材の内周面をテーパ形状に形成する
請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置に関し、特に、素子毎にパッケージングされた半導体装置に関する。また、その半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、ＣＭＯＳイメージセンサなどの固体撮像素子をＣＳＰ（Chip Size Package）化する際、固体撮像素子の表面側のチップ外周部にリング状にシール樹脂を形成し、その上にガラス基板を乗せる。これにより、固体撮像素子の光入射面側は、ガラス基板とシール樹脂とによって気密にされたキャビティ構造内に封止される。
【０００３】
ところで、固体撮像素子では、ガラス基板を貼り合わせた後、固体撮像素子の裏面側に、配線層のパッド部へ貫通するＴＳＶ（ThroughSilicon Via）が形成され、ＴＳＶを通して固体撮像素子の配線に電気的に接続されたはんだボールが形成される。このＴＳＶの形成を容易にするため、一般的に、固体撮像素子の半導体基板の厚さが１００μｍ以下まで薄くされる。
【０００４】
このように、パッケージングされた固体撮像素子の半導体基板の厚さは１００μｍ程度にまで薄くされるので、固体撮像素子自体の強度が低下してしまう。そうすると、ＣＳＰ化した後に、はんだボールにプローブピンを刺して電気測定する場合など、固体撮像素子の裏面側から力が加わる際、シール樹脂のエッジに沿ってクラックが発生してしまうという問題がある。このようなクラックの発生は、電気測定時にとどまらず、ダイシング時や、バックグラインド（ＢＧＲ）時など、固体撮像素子の裏面側からの外力が加わる際に起こり得る。
【０００５】
ＣＳＰ化後における半導体基板のクラックの発生を回避するため、特許文献１に記載の発明では、シール樹脂の直下における半導体基板のみを薄くするという提案がなされている。また、特許文献２に記載の発明では、固体撮像素子の表面のオンチップレンズに、ガラス基板を接触させるという提案がなされている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１５８８６３号公報
【特許文献２】特開２００９−２９５７３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、半導体基板の裏面側に段差を設ける場合、段差部分の壁面に配線パターンを形成することが困難であるという問題や、その配線パターン上部に形成される保護膜などの膜厚が段差部分で急激に変わり、膜厚が不安定となる問題がある。これにより、品質の低下が引き起こされる可能性がある。
【０００８】
また、固体撮像素子のオンチップレンズにガラス基板を接触させる構成では、オンチップレンズ表面が変形してしまうおそれがある。オンチップレンズの形状は微小に変化するだけでも集光能力が変化してしまうため、非常に繊細に取り扱う必要がある。したがって、オンチップレンズをガラス基板に接触させた場合、固体撮像素子のセンサー能力の低下につながる可能性がある。
【０００９】
上述の点に鑑み、本開示は、半導体素子上にカバー部材が貼り合わされることによってパッケージングされた半導体装置において、半導体素子へのクラックの発生を抑制し、歩留まりの向上を図る。
【課題を解決するための手段】
【００１０】
本開示の半導体装置は、半導体素子と、カバー部材と、シール部材とを備える。半導体素子は、半導体基板上に所望の配線回路を備え、一方の面にはんだボールを有する。カバー部材は、半導体素子の他方の面側に形成されるものである。シール部材は、半導体素子の素子形成領域の周縁にリング状に形成され、半導体素子の他方の面をカバー部材との間で気密に保持する。そして、このシール部材は、内周面の形状が半導体素子の他方の面に対して垂直方向、又は／及び水平方向に段階的、又は連続的に変化するように形成されている。
【００１１】
本開示の半導体装置では、シール部材の内周面の形状が、半導体素子の他方の面に対して垂直方向、又は／及び水平方向に段階的、又は連続的に変化するように形成される。このため、半導体素子の一方の面からカバー部材側に外力が加わった場合、段階的、又は連続的に変化するように形成されたシール部材により、半導体素子に発生する応力が緩和される。
【００１２】
本開示の半導体装置の製造方法は、半導体基板上に所望の配線回路を有する半導体素子と、半導体素子の一方の面上に貼り合わせるカバー部材とを準備する工程を有する。また、半導体素子、又はカバー部材の貼り合わせ面において、半導体素子の素子形成領域の周縁に相当する領域にリング状のシール部材を形成する工程を有する。このシール部材は、その内周面の形状が半導体素子の一方の面に対して垂直方向、又は／及び水平方向に段階的、又は連続的に変化するように形成されるものである。また、半導体素子とカバー部材とをシール部材を介して貼り合わせる工程を有する。また、半導体素子の他方の面上に、配線回路に接続されるはんだボールを形成する工程を有する。
【００１３】
本開示の半導体装置の製造方法では、シール部材の内周面の形状を、半導体素子の一方の面に対して垂直方向、又は／及び水平方向に段階的、又は連続的に変化するように形成する。このため、半導体素子の一方の面からカバー部材側に外力が加わった場合、段階的、又は連続的に変化するように形成されたシール部材により、半導体素子に発生する応力が緩和される。
【発明の効果】
【００１４】
本開示によれば、半導体装置に外力が加わった場合においても、半導体素子内のクラックの発生が抑制され、歩留まりの向上が図られる。
【図面の簡単な説明】
【００１５】
【図１】本開示の第１の実施形態に係る半導体装置の断面構成を示す図である。
【図２】Ａ，Ｂ，Ｃ  本開示の第１の実施形態に係る半導体装置の製造方法を示す工程図（その１）である。
【図３】Ｄ，Ｅ  本開示の第１の実施形態に係る半導体装置の製造方法を示す工程図（その２）である。
【図４】Ｆ，Ｇ  本開示の第１の実施形態に係る半導体装置の製造方法を示す工程図（その３）である。
【図５】Ｈ，Ｉ  本開示の第１の実施形態に係る半導体装置の製造方法を示す工程図（その４）である。
【図６】Ａ，Ｂ  従来の半導体装置の断面構成図と、従来の半導体装置におけるシール部材の平面構成図である。
【図７】従来の半導体装置において電気測定を行う場合の概略構成図である。
【図８】本開示の第１の実施形態に係る半導体装置において電気測定を行う場合の概略構成図である。
【図９】本開示の第２の実施形態に係る半導体装置の断面構成を示す図である。
【図１０】Ａ，Ｂ  本開示の第２の実施形態に係る半導体装置の製造方法を示す工程図である。
【図１１】Ａ，Ｂ，Ｃ，Ｄ  本開示の第３の実施形態に係る半導体装置のシール部材の平面構成を示す図である。
【発明を実施するための形態】
【００１６】
以下に、本開示の実施形態に係る半導体装置、及び半導体装置の製造方法の一例を、図１〜図１１を参照しながら説明する。本開示の実施形態は以下の順で説明する。なお、本開示は以下の例に限定されるものではない。
１．第１の実施形態：シール部材の断面形状が階段状とされる例
１−１  半導体装置の構成
１−２  半導体装置の製造方法
１−３  比較例
２．第２の実施形態：シール部材の断面形状がテーパ状とされる例
３．第３の実施形態：シール部材の面内方向の形状が凹凸状とされる例
【００１７】
〈１．第１の実施形態：半導体装置〉
［１−１  半導体装置の構成］
まず、本開示の第１の実施形態に係る半導体装置について説明する。本実施形態例では、半導体装置として、固体撮像素子がパッケージングされた例を説明する。
図１は、本実施形態例の半導体装置１の断面構成を示す図である。図１に示すように、本実施形態例の半導体装置１は、固体撮像素子２と、カバー部材４と、シール部材３とで構成されている。
【００１８】
固体撮像素子２は、一方の面にはんだボール５が形成され、そのはんだボール５が形成された面とは反対側の他方の面が撮像面（光入射面）とされている。固体撮像素子２では、光電変換部からなる複数の画素が形成されており、撮像面に入射した光の光量に応じた信号電荷が生成され、画素信号として出力される。はんだボール５は、配線層８の配線パッド部９（図５Ｉ参照）に接続されており、ダイソートテストや他の電子機器への電気的接続に用いられる。
【００１９】
カバー部材４は、固体撮像素子２の撮像面側に設けられており、撮像面から所定の空間１７を介して撮像面をカバーするように設けられている。カバー部材４としては、光透過性の基板を用いることができ、例えば、ホウケイ酸ガラス、石英ガラス、無アルカリガラス、耐熱ガラス、アクリル樹脂などを用いることができる。
【００２０】
シール部材３は、固体撮像素子２とカバー部材４を接着するものであり、固体撮像素子２の撮像面において、素子形成領域を囲むようにリング状（本実施形態例では、矩形状）に設けられている。ここで、素子形成領域とは、チップ毎に形成された画素や周辺回路を含む領域を示すものとする。シール部材３の、撮像面に垂直な方向の断面の高さは、撮像面とカバー部材４との間に必要な距離分の高さに設定されており、このシール部材３により、撮像面がカバー部材４とシール部材３とで囲まれる空間１７に気密に保持されている。
【００２１】
また、リング状に形成されたシール部材３の撮像面に面する側の内周面の形状は、撮像面に垂直な方向に２段の階段状をなすように形成され、その断面の幅は、撮像面側からカバー部材４側に向かって小さくなるように形成されている。すなわち、シール部材３は、撮像面側に形成された第１部材１４と、その第１部材１４の上部に積層され、第１部材１４の断面の幅よりも小さい幅で形成された第２部材１５とからなる２層構造とされている。
【００２２】
このシール部材３を構成する材料としては、例えば、熱硬化性樹脂や紫外線硬化性樹脂等の感光性樹脂を用いることができ、エポキシ樹脂、アクリル系樹脂、シリコーン樹脂、シロキ酸系樹脂ｓ、シアノエステル系樹脂などを用いることができる。
【００２３】
［１−２  半導体装置の製造方法］
次に、本実施形態例の半導体装置１の製造方法について説明する。図２〜図５は、本実施形態例の半導体装置１の製造方法を示す工程図である。
【００２４】
まず、ウェハ状のシリコン基板７に、複数の画素を形成することにより、固体撮像素子２を形成する。すなわち、図２Ａに示すように、シリコン基板７上の素子形成領域毎に光電変換部を構成するフォトダイオードＰＤや、そのフォトダイオードＰＤで生成された信号電荷を読み出すための画素トランジスタ（図示せず）などを形成する。さらに、シリコン基板７上に、層間絶縁膜６を介して複数層（図２Ａでは３層）に積層された配線１０や、後の工程ではんだボール５に接続される配線パッド部９が形成される配線層８を形成する。配線層８に形成される配線１０、及び配線パッド部９は、各画素を駆動する配線回路を構成する。
【００２５】
配線層８の形成後は、カラーフィルタ層１１、オンチップレンズ１２を順に形成する。この固体撮像素子２の製造方法は、一般的な固体撮像素子の製造方法と同様の工程であり、種々の形態を取ることができる。そして、オンチップレンズ１２が形成された面が撮像面とされ、半導体装置１の光入射面側、すなわち、カバー部材４側とされる。
【００２６】
次に、図２Ｂに示すように、シール部材３の第１部材１４となる感光性樹脂層１４ａを撮像面全面に形成する。本実施形態例では、露光した部分が硬化するネガ型の樹脂層を形成する例とする。そして、感光性樹脂層１４ａ上部に、第１部材１４が形成される部分のみが開口したマスク１３を形成し、そのマスク１３を介して露光を行う。
【００２７】
次に、図２Ｃに示すように、現像する。これにより、マスク１３で露出された部分のみが残り、撮像面の各素子形成領域を囲む領域に第１部材１４が形成される。ここでは、固体撮像素子２はウェハ状とされているため、第１部材１４は各チップとなる部分を区画するように形成されるものである。
【００２８】
次に、図３Ｄに示すように、第１部材１４を被覆するように撮像面全面に、第２部材１５となるネガ型の感光性樹脂層１５ａを形成する。この場合、第２部材１５の高さに必要な樹脂層を形成する。そして、感光性樹脂層１５ａ上部に、第２部材１５が形成される部分のみが開口したマスク１６を形成し、そのマスク１６を介して露光を行う。
【００２９】
次に、現像することにより、図３Ｅに示すように、第１部材１４上部に積層した第２部材１５が形成される。以上のようにして、固体撮像素子２の撮像面では、各素子形成領域の周縁にリング状のシール部材３が形成される。
【００３０】
次に、図４Ｆに示すように、ウェハ状の固体撮像素子２の撮像面にシール部材３を介してカバー部材４を貼り合わせる。これにより、撮像面とシール部材３とカバー部材４に囲まれる空間１７は気密に保持される。
【００３１】
次に、図４Ｇに示すように、バックグラインド加工により、固体撮像素子２のシリコン基板７を裏面側から薄肉化する。ここでは、次に行うＴＳＶ加工が容易となるように、例えば、シリコン基板７の厚みが７５μｍ〜１００μｍとなるように薄肉化する。
【００３２】
次に、図５Ｈに示すように、シリコン基板７の裏面側から配線層８に形成された配線パッド部９が露出するように開口することにより、シリコン基板７を貫通する貫通孔（ＴＳＶ）２８を形成する。前段の工程において、シリコン基板７が１００μｍ以下にまで薄くされているので、このＴＳＶ加工では、シリコン基板７への貫通孔２８の形成が容易となる。
【００３３】
次に、図５Ｉに示すように、貫通孔２８の側面及びシリコン基板７の裏面側を被覆する絶縁膜１８を形成する。次に、配線パッド部９に接続されると共に、シリコン基板７の裏面側に張り出す電極層１９を形成する。そして、シリコン基板７の裏面側に張り出した電極層１９上部にはんだボール５を形成する。その後、貫通孔２８内を埋め込み、シリコン基板７の裏面側を被覆する絶縁層２０を形成する。
【００３４】
そして、このようにして形成されたウェハ状の半導体装置１を、ダイシングライン（図示を省略する）に沿ってチップ毎に分離する。これにより、固体撮像素子２毎にパッケージングされた図１に示す半導体装置１が完成する。
【００３５】
［１−３  比較例］
図６Ａに、比較例として、従来の半導体装置２３の断面構成を示し、図６Ｂに、従来の半導体装置２３におけるシール部材２２の平面構成を示す。また、図７に、従来の半導体装置２３において電気測定を行う場合の概略構成を示す。図６において、図１に対応する部分には同一符号を付し重複説明を省略する。
【００３６】
従来の半導体装置２３では、図６Ａ示すようにシール部材２２が１段構成とされ、その断面形状がほぼ長方形とされている。さらに、図６Ｂに示すように、従来のシール部材２２は、撮像面の素子形成領域を囲む周縁に形成され、その内周面はほぼ四角形状をなすように形成されている。従来の半導体装置２３において、製品の良否判定のための電気測定（ダイソートテスト）を行う場合には、図７に示すように固体撮像素子２の裏面側に形成されたはんだボール５にプローブピン２１が立てられる。
【００３７】
このように、固体撮像素子２の裏面側からプローブピン２１を立てる際、固体撮像素子２がカバー部材４側に押圧される。そうすると、カバー部材４と固体撮像素子２の撮像面との間には空間１７があるため、固体撮像素子２の周縁よりも中央部分がカバー部材４側に変位しやすく、シール部材３の撮像面側のエッジ部分に応力が集中する。このため、図７に示すように、シール部材３のエッジ部分に沿って固体撮像素子２にクラック２４が発生してしまう。特に、図５Ｈに示したように、貫通孔２８の形成のためにシリコン基板７を１００μｍ以下に薄肉化した場合には、シリコン基板７が脆弱化しているため、クラック２４が発生しやすくなり、製品の歩留まりが低下してしまう。
【００３８】
図８に、本実施形態例の半導体装置において、はんだボール５にプローブピン２１を立てた場合の概略構成を示す。本実施形態例では、半導体装置１において、シール部材３の撮像面に面する内周面側が、撮像面に対して垂直方向に２段の階段状をなすように形成され、かつ、固体撮像素子２側の第１部材１４の断面が、第２部材１５の断面よりも幅広に形成されている。このため、固体撮像素子２がカバー部材４側に押圧された場合には、応力が強くかかる場所が第１部材１４の撮像面側のエッジ部分と、第２部材１５の撮像面側のエッジ部分に分散する。そうすると、固体撮像素子２がカバー部材４側に押圧された場合に応力が狭い範囲に集中することがなくなるため、固体撮像素子２におけるクラックの発生を抑制することができる。これにより、歩留まりの向上が図られる。
【００３９】
ところで、本実施形態例の半導体装置１の製造方法では、シール部材３を介して固体撮像素子２とカバー部材４とを貼り合わせた後に、シリコン基板７のグライディング加工、ＴＳＶ加工、ダイシング加工などが行われる。これらの工程では、固体撮像素子２の裏面側からカバー部材４側に向かう力が発生する。本実施形態例では、シール部材３の撮像面に面する内周面側が、撮像面に対して垂直方向に２段の階段状をなすように形成されているため、これらの製造工程で発生する応力も２段のシール部材３で緩和することができる。これにより、製造工程における固体撮像素子２のクラックの発生も抑制することができる。
【００４０】
本実施形態例では、ネガ型の感光性樹脂層を用いて断面が階段状のシール部材３を形成する構成としたが、ポジ型の感光性樹脂層を用い、２回の露光を行うことにより、断面が階段状のシール部材３を形成する構成としてもよい。この場合には、シール部材３の製造工程数を削減することができる。
【００４１】
また、第１部材１４と第２部材１５に用いる材料を異ならせてもよい。例えば、第１部材１４を第２部材１５の材料よりも硬い接着材料で形成することにより、固体撮像素子２の裏面側から外力が加えられた際、シリコン基板７がより固定されるためダイシング時に有利となる。反対に、第２部材１５を第１部材１４の材料よりも硬い接着材料で形成することにより、シリコン基板７の撓みに対する応力をより緩和することができる。
【００４２】
第１部材１４及び第２部材１５に用いる材料の硬度は、例えば、エポキシ樹脂、又はアクリル系樹脂からなる接着材料に添加するシリコーン樹脂の量を変えることで設定することができ、適宜変更が可能である。
【００４３】
〈２．第２の実施形態：シール部材の断面形状がテーパ状とされる例〉
次に、本開示の第２の実施形態に係る半導体装置について説明する。図９は、本実施形態例の半導体装置２６の断面構成を示す図である。図９において図１に対応する部分には同一符号を付し重複説明を省略する。
【００４４】
本実施形態例では、シール部材２５の内周面の形状が撮像面側からカバー部材４側に掛けて連続的に小さくなるようなテーパ形状とされている例である。このとき、シール部材２５のテーパ面はシール部材２５の撮像面に面する側の内周面に形成され、テーパ角は、約４５度に設定されている。
【００４５】
本実施形態例の半導体装置２６においても、固体撮像素子２の裏面側からカバー部材４側に向かう外力が加えられた場合、固体撮像素子２がカバー部材４側に曲がるような応力が発生する。しかしながら、本実施形態例では、シール部材２５がテーパ状に形成されているため、シール部材２５と固体撮像素子２とが当接する面内で、固体撮像素子２側に発生する応力の急激な変化が緩和される。これにより、固体撮像素子２に発生する応力が狭い範囲に集中することがなくなるため、固体撮像素子２へのクラックの発生を抑えることができる。
【００４６】
シール部材２５をテーパ状に形成する場合のテーパ角は、固体撮像素子２を裏面側からカバー部材４側に押圧したときに発生する応力を緩和できる角度であり、かつ、固体撮像素子２の撮像面側にカバー部材４を気密に保持できる角度であればよい。本実施形態例では、シール部材２５のテーパ角を４５度としたが、４５度以下であれば十分に応力の緩和が図られる。
【００４７】
図１０Ａ及び図１０Ｂは、本実施形態例の半導体装置２６において、シール部材２５を形成する工程を示す図である。
テーパ形状のシール部材２５を形成する場合には、図２Ａと同様にして固体撮像素子２を形成した後、図１０Ａに示すように、オンチップレンズ１２上部に例えばポジ型の感光性樹脂層２５ａを形成する。その後、感光性樹脂層２５ａ上部にシール部材２５が形成される部分以外を露出するマスク２７を形成し、マスク２７を介してアンダー露光する。
【００４８】
次に、現像することにより、図１０Ｂに示すように、上面から撮像面側に掛けて連続的に断面幅が大きくなるようなテーパ形状を有するシール部材２５を形成することができる。
【００４９】
〈３．第３の実施形態：シール部材の平面形状が、内周面側において凹凸状とされる例〉
次に、本開示の第３の実施形態に係る半導体装置について説明する。図１１Ａは、本実施形態例の半導体装置のシール部材３０の平面構成を示す図であり、撮像面と平行な面における形状を示す図である。本実施形態例では、シール部材３０の平面形状が第１の実施形態と異なる例であるから、シール部材３０のみ図示し、その他の図示を省略する。
【００５０】
本実施形態例の半導体装置では、リング状に形成されたシール部材３０の内周面側が、撮像面に対して水平な方向に正弦曲線を描く凹凸形状をなすように形成されている。また、図示を省略するが、本実施形態例の半導体装置において、シール部材３０の断面構成は、図６Ａに示した従来例の半導体装置２３と同様、長方形状をなすように形成されている。
【００５１】
本実施形態例の半導体装置では、固体撮像素子の裏面側からカバー部材側に外力が加わった際、固体撮像素子にかかる応力はシール部材３０の凹凸形状のエッジ部分に沿うように発生する。そうすると、本実施形態例ではシール部材３０の内周面は凹凸形状とされているので、固体撮像素子内において、応力が発生する部分が凹凸形状の振幅分の領域に分散する。すなわち、図１１Ａに示す幅ａの領域内に応力が分散される。
【００５２】
図６Ｂに示すように、従来の半導体装置２３では、シール部材２２の撮像面に面する側の内周面は、撮像面に水平な方向に直線状に形成されるため、応力がシール部材２２のエッジ部分に沿って直線上に集中する。これにより、図７に示すように、固体撮像素子２側にクラックが発生するおそれがあった。
【００５３】
本実施形態例では、シール部材３の内周面を凹凸形状に形成することにより、応力が凹凸形状の振幅分の領域に分散されるため、固体撮像素子側の急激な応力の変化が緩和され、クラックの発生が抑制される。
【００５４】
図１１Ｂ〜図１１Ｄに、変形例に係るシール部材の平面構成を示す。図１１Ｂは、リング状に形成されたシール部材３１の内周面側が、撮像面に対して水平な方向に矩形の凹凸形状をなすように形成された例である。また、図１１Ｃは、リング状に形成されたシール部材３２の内周面側が、撮像面に対して水平な方向に頂点が鈍角又は鋭角の三角形をなす凹凸形状に形成された例である。また、図１１Ｄは、リング状に形成されたシール部材３３の内周面側が、撮像面に対して水平な方向に台形をなす凹凸形状に形成された例である。
【００５５】
図１１Ｂ〜図１１Ｄに示す例においても、図１１Ａと同様、固体撮像素子の裏面側からカバー部材側に外力が加わった場合、応力が凹凸形状の振幅分の領域に分散されるため、固体撮像素子側の急激な応力の変化が緩和される。これにより、固体撮像素子の裏面側からカバー部材側に外力が加わった場合でも、固体撮像素子内にクラックが発生するのを抑制することができる。
【００５６】
図１１Ａ〜図１１Ｄに示すシール部材は、図２Ｂに示す工程において、マスクの開口部を図１１Ａ〜図１１Ｄに示す形状とし、ネガ型の感光性樹脂層を露光することで形成することができる。また、本実施形態例では、シール部材の、撮像面に対して垂直方向の断面が長方形であるとしたが、第１の実施形態、及び第２の実施形態のように、階段状、又はテーパ状としてもよく、種々の組み合わせが可能である。
【００５７】
上述した第１〜第３の実施形態における半導体装置では、シール部材を固体撮像素子側に形成する例としたが、これに限られるものではなく、シール部材をカバー部材側に形成してもよい。シール部材をカバー部材側に形成する場合は、固体撮像素子の撮像面を汚すおそれがなく、撮像面の精度を保つことができる。
【００５８】
また、上述した第１〜第３の実施形態では、半導体装置として、固体撮像素子にシール部材を介してカバー部材を貼り合わせた例を示したが、これに限られるものではない。例えば、ＭＥＭＳ（Micro Electro Mechanical Systems）等の半導体素子にカバー部材を貼り合わせる際にも、本開示のシール部材を適用することにより、同様の効果を得ることができる。
【００５９】
なお、本開示は、以下のような構成をとることができる。
（１）
半導体基板上に所望の配線回路を備え、一方の面にはんだボールを有する半導体素子と、
前記半導体素子の他方の面側に形成されるカバー部材と、
前記半導体素子の素子形成領域の周縁にリング状に形成され、前記半導体素子の他方の面を前記カバー部材との間で気密に保持するシール部材であって、内周面の形状が前記半導体素子の他方の面に対して垂直方向、又は／及び水平方向に段階的、又は連続的に変化するように形成されたシール部材と、
を備える半導体装置
（２）
前記シール部材の前記半導体素子の他方の面に対して垂直方向の幅は、前記半導体素子側から前記カバー部材側に向かって段階的、又は連続的に小さくなるように形成されている
（１）記載の半導体装置。
（３）
前記シール部材の前記半導体素子の他方の面に対して垂直方向の幅が、前記半導体素子側から前記カバー部材側に向かって段階的に小さくなるように形成されており、
前記シール部材は、段毎に異なる硬度の材料で形成されている
（２）に記載の半導体装置。
（４）
前記シール部材の内周面の形状は、前記半導体素子の他方の面に対して水平方向に凹凸形状を為すように形成されている
（１）に記載の半導体装置。
（５）
前記シール部材の内周面はテーパ形状とされている
（２）に記載の半導体装置。
（６）
半導体基板上に所望の配線回路を有する半導体素子と、前記半導体素子の一方の面上に貼り合わせるカバー部材とを準備する工程と、
前記半導体素子、又は前記カバー部材の貼り合わせ面において、前記半導体素子の素子形成領域の周縁に相当する領域に、内周面の形状が、前記半導体素子の一方の面に対して垂直方向、又は／及び水平方向に段階的、又は連続的に変化するように形成されたリング状のシール部材を形成する工程と、
前記半導体素子と前記カバー部材とを前記シール部材を介して貼り合わせる工程と、
前記半導体素子の他方の面上に、前記配線回路に接続されるはんだボールを形成する工程と、
を有する半導体装置の製造方法。
（７）
前記シール部材の前記半導体素子の一方の面に対して垂直方向の幅を、前記半導体素子側から前記カバー部材側に向かって段階的、又は連続的に小さくなるように形成する
（６）に記載の半導体装置の製造方法。
（８）
前記シール部材の前記半導体素子の一方の面に対して垂直方向の幅を、前記半導体素子側から前記カバー部材側に向かって段階的に小さくなるように形成し、前記シール部材は、段毎に硬度の異なる材料で形成する
（７）に記載の半導体装置の製造方法。
（９）
前記シール部材の内周面の形状は、前記半導体素子の一方の面に対して水平方向に凹凸形状を為すように形成する
（６）に記載の半導体装置の製造方法。
（１０）
前記シール部材の内周面をテーパ形状に形成する
（７）に記載の半導体装置の製造方法。
【符号の説明】
【００６０】
１，２３，２６・・・半導体装置、２・・・固体撮像素子、３，２２，２５，３０，３１，３２，３３・・・シール部材、４・・・カバー部材、５・・・はんだボール、６・・・層間絶縁膜、７・・・シリコン基板、８・・・配線層、９・・・配線パッド部、１０・・・配線、１１・・・カラーフィルタ層、１２・・・オンチップレンズ、１３，１６，２７・・・マスク、１４・・・第１部材、１４ａ，１５ａ，２５ａ・・・感光性樹脂層、１５・・・第２部材、１７・・・空間、１８・・・絶縁膜、１９・・・電極層、２０・・・絶縁層、２１・・・プローブピン、２８・・・貫通孔
【図１】
2013012552.tif 000003
【図２】
2013012552.tif 000004
【図３】
2013012552.tif 000005
【図４】
2013012552.tif 000006
【図５】
2013012552.tif 000007
【図６】
2013012552.tif 000008
【図７】
2013012552.tif 000009
【図８】
2013012552.tif 000010
【図９】
2013012552.tif 000011
【図１０】
2013012552.tif 000012
【図１１】
2013012552.tif 000013