(57)【要約】【課題】シリコンウェハ等のベース基板上方に窒化物半導体からなる半導体結晶層を形成する場合に、当該半導体結晶層の転位密度を低減する。【解決手段】ベース基板、接着層、バッファ層および活性層を有し、前記ベース基板、前記接着層、前記バッファ層および前記活性層がこの順に位置し、前記ベース基板の前記接着層と接する領域にＳｉが存在し、前記接着層、前記バッファ層および前記活性層が、窒化物半導体からなる半導体基板の製造方法であって、前記ベース基板を洗浄装置の洗浄室に設置し、前記ベース基板の表面をＨＦ水溶液により洗浄する第１洗浄工程と、前記ベース基板をエピタキシャル結晶成長装置の成長室に設置した後、前記ベース基板の上に、前記接着層、前記バッファ層および前記活性層をエピタキシャル成長法により順次形成する層形成工程と、を有する半導体基板の製造方法を提供する。【選択図】図１
2013069936.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板、接着層、バッファ層および活性層を有し、前記ベース基板、前記接着層、前記バッファ層および前記活性層がこの順に位置し、
前記ベース基板の前記接着層と接する領域にＳｉが存在し、
前記接着層、前記バッファ層および前記活性層が、窒化物半導体からなる半導体基板の製造方法であって、
前記ベース基板を洗浄装置の洗浄室に設置し、前記ベース基板の表面をＨＦ水溶液により洗浄する第１洗浄工程と、
前記ベース基板をエピタキシャル結晶成長装置の成長室に設置した後、前記ベース基板の上に、前記接着層、前記バッファ層および前記活性層をエピタキシャル成長法により順次形成する層形成工程と、
を有する半導体基板の製造方法。
【請求項２】
前記第１洗浄工程の前に、前記ベース基板の表面を硝酸および過酸化水素水により洗浄する第２洗浄工程
をさらに有する請求項１に記載の半導体基板の製造方法。
【請求項３】
前記第１洗浄工程および前記第２洗浄工程を繰り返して実施する
請求項２に記載の半導体基板の製造方法。
【請求項４】
前記第１洗浄工程の後、前記ベース基板を前記洗浄室から前記成長室に移送し、前記層形成工程に移行する
請求項１から請求項３の何れか一項に記載の半導体基板の製造方法。
【請求項５】
前記第１洗浄工程の後、前記ベース基板を水洗する水洗工程をさらに有し、
前記水洗工程の後、前記ベース基板を前記成長室に移送し、前記層形成工程に移行する
請求項１から請求項３の何れか一項に記載の半導体基板の製造方法。
【請求項６】
前記ベース基板を前記成長室に設置した後、前記層形成工程の前に、前記ベース基板の温度を１０００℃以上１１５０℃以下に維持しつつ前記ベース基板の表面を水素ガスに暴露する水素ガス暴露工程をさらに有する
請求項１から請求項５の何れか一項に記載の半導体基板の製造方法。
【請求項７】
前記水素ガス暴露工程の後、前記層形成工程の前に、前記ベース基板の温度を１０００℃以上に維持しつつ前記ベース基板の表面をアンモニアガスとキャリアガスとの混合ガスに暴露するアンモニアガス暴露工程をさらに有する
請求項６に記載の半導体基板の製造方法。
【請求項８】
前記混合ガスにおけるアンモニアガスの分圧が０．５ｋＰａ以上１．５ｋＰａ未満であり、前記ベース基板の表面を前記混合ガスに暴露する時間が３０秒以上１２０秒以下である
請求項７に記載の半導体基板の製造方法。
【請求項９】
前記混合ガスにおけるアンモニアガスの分圧が１．５ｋＰａ以上４．５ｋＰａ未満であり、前記ベース基板の表面を前記混合ガスに暴露する時間が１０秒以上６０秒以下である
請求項７に記載の半導体基板の製造方法。
【請求項１０】
前記混合ガスにおけるアンモニアガスの分圧が４．５ｋＰａ以上８．０ｋＰａ未満であり、前記ベース基板の表面を前記混合ガスに暴露する時間が１０秒以上４５秒以下である、
請求項７に記載の半導体基板の製造方法。
【請求項１１】
前記アンモニアガス暴露工程の後、前記層形成工程の前に、前記ベース基板の温度を１０００℃以上１１５０℃以下に維持しつつ前記ベース基板の表面を水素ガスに暴露する第2の水素ガス暴露工程をさらに有する
請求項７から請求項１０の何れか一項に記載の半導体基板の製造方法。
【請求項１２】
前記ベース基板の表面を水素ガスに暴露する時間が、１分以上４０分以下である
請求項６から請求項１１の何れか一項に記載の半導体基板の製造方法。
【請求項１３】
前記接着層が、前記ベース基板に接する第１結晶層と、前記第１結晶層と前記バッファ層との間に位置する第２結晶層とを含み、
前記第１結晶層が、ＡｌｘＧａ１−ｘＮ、（但し０＜ｘ≦１）で表される結晶からなり、
前記第２結晶層が、ＡｌｙＧａ１−ｙＮ、（但し０≦ｙ＜１、ｘ＞ｙ）で表される結晶からなり、
前記層形成工程における前記接着層を形成する工程が、３族原料ガスとアンモニアガスを供給することにより前記第１結晶層を形成する工程と、３族原料ガスとアンモニアガスを供給することにより前記第２結晶層を形成する工程と、を有し、
前記第１結晶層の形成後であって前記第２結晶層の形成前の第１の段階、および、前記第２結晶層の形成後であって前記バッファ層の形成前の第２の段階、からなる群から選択された少なくとも１つの段階において、前記３族原料ガスの供給を停止するとともに前記成長室の内部を、アンモニアを含むガスの雰囲気に一定時間だけ維持する雰囲気維持工程を有する
請求項１から請求項１２の何れか一項に記載の半導体基板の製造方法。
【請求項１４】
前記第１の段階および前記第２の段階の何れの段階においても、前記雰囲気維持工程を有する場合、前記第１段階において前記成長室の内部を前記雰囲気に維持する一定時間Ｔ１が、前記第２段階において前記成長室の内部を前記雰囲気に維持する一定時間Ｔ２より短い
請求項１３に記載の半導体基板の製造方法。
【請求項１５】
前記バッファ層が、第３結晶層と第４結晶層が交互に複数積層された積層構造体であり、
前記第３結晶層が、ＡｌｍＧａ１−ｍＮ、（但し０≦ｍ≦１）で表される結晶からなり、
前記第４結晶層が、ＡｌｎＧａ１−ｎＮ、（但し０≦ｎ≦１、ｍ＞ｎ）で表される結晶からなり、
前記第３結晶層の格子緩和度が、前記第４結晶層の格子緩和度より大きい
請求項１から請求項１４の何れか一項に記載の半導体基板の製造方法。
【請求項１６】
前記第３結晶層のアルミニウム組成比ｍと前記第４結晶層のアルミニウム組成比ｎとが、ｍ−ｎ＞０．５、の関係を満足する
請求項１５に記載の半導体基板の製造方法。
【請求項１７】
前記積層構造体における前記第３結晶層および前記第４結晶層の繰り返し数が、２以上１６０以下である
請求項１５または請求項１６に記載の半導体基板の製造方法。
【請求項１８】
前記活性層が、ＡｌｚＧａ１−ｚＮ、（但し０≦ｚ≦１）で表される結晶からなり、
前記活性層のアルミニウム組成比ｚが、０以上０．３以下である
請求項１から請求項１７の何れか一項に記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の製造方法に関する。
【背景技術】
【０００２】
ＧａＮ、ＡｌＧａＮ等の窒化物半導体は、絶縁破壊電圧が高い、飽和ドリフト速度が大きい、化学的・熱的に安定である、バンドギャップが大きい等の優れた物性を有する。このため、トランジスタ等電子デバイスの活性層に当該窒化物半導体を適用することが期待されている。
【０００３】
窒化物半導体は、一般に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法等のエピタキシャル結晶成長法を用いて形成される。すなわち、ベース基板をエピタキシャル結晶成長装置の成長室に設置し、成長室内での３族原料ガスと窒素原料ガスとの熱反応を利用して、当該ベース基板の上に窒化物半導体からなる結晶層を形成する。
【０００４】
なお、窒化物半導体からなる結晶層を活性層に用いた電子デバイスのコストを低減しようとすれば、シリコンデバイス用の量産装置が転用でき、価格も低いシリコン基板をベース基板に用いることが好ましい。よって、シリコンからなるベース基板に窒化物半導体を形成することも試みられている。
【０００５】
非特許文献１は、シリコン基板上にＡｌＧａＮ層とＧａＮ層とをエピタキシャル成長法を用いて繰り返し形成し、その上にＩｎＧａＮ多重量子井戸からなる活性層をエピタキシャル成長法を用いて形成すると、当該活性層の転位密度が低下することを開示する。
【０００６】
特許文献１は、格子定数あるいは熱膨張係数が異なる結晶層を積層した積層体の繰り返し構造において、繰り返し構造を構成する結晶層の組み合わせ方等を制御することで発生する応力を制御し、繰り返し構造の破壊を避けることができる技術を開示する。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】S.A.Nikishin, et.al., Jpn. J. Appl. Phys. 40 (2001) pp. L738-L740
【特許文献】
【０００８】
【特許文献１】特開２００９−２８９９５６
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、窒化物半導体からなる結晶層（以下単に「半導体結晶層」という。）を単にエピタキシャル成長法により作成するだけでは、半導体結晶層に高密度な転位が発生し、当該半導体結晶層を用いてトランジスタ等の電子デバイスを製造しても、耐電圧特性、電子移動度特性などのデバイス特性において理論的に期待される値を大きく下回ることが多くなる。よって、半導体結晶層の転位密度を低減する技術が望まれる。
【００１０】
また、半導体結晶層は、アルミニウム、ガリウム等の３族原子と窒素原子との化合物半導体であるところ、３族原子の組成比たとえばアルミニウムとガリウムの比率により、熱膨張係数、格子定数が異なる。このため、組成の異なる半導体結晶層を積層すると、各層に応力が発生し、この応力が弾性限界を超えて結晶が破壊される場合がある。結晶の破壊を免れるには、発生する応力が弾性限界を超えないよう制御する必要がある。
【００１１】
上記した転位密度の低減要求に対し、非特許文献１に記載の繰り返し構造は、窒化物半導体からなる活性層の転位密度を低減する可能性がある。また、上記した結晶破壊の抑制要求に対し、特許文献１に記載の繰り返し構造は、窒化物半導体結晶の応力を制御し、結晶破壊を免れる効果が期待できる。
【００１２】
しかしながら、現状における転位密度が十分に低いとは言えず、より一層の転位密度の低減が必要である。また、ベース基板にシリコン基板を用いようとすると、基板と結晶層とが格子整合しないため、間にバッファ層が必要になり、一方、シリコン基板は、従来結晶層形成用基板として用いられてきたサファイア基板、ＳｉＣ基板等と比較して絶縁性に劣るため、バッファ層を厚くして絶縁性を確保する必要がある。バッファ層を厚くすると、バッファ層を含む結晶層の全体が厚くなり、結晶層全体の応力による結晶破壊が発生しやすくなる。このため、より一層結晶破壊を抑制する技術が望まれる。結晶破壊は、下地層との接着性が劣る場合に頻繁に発生することから、バッファ層とベース基板との接着性を向上する技術の開発も望まれる。
【００１３】
本発明の目的は、シリコンウェハ等のベース基板上方に窒化物半導体からなる半導体結晶層を形成する場合に、当該半導体結晶層の結晶性を向上することにある。結晶性の向上は転位密度の低減にも寄与し、デバイス性能の向上が期待できる。また、本発明の目的は、シリコンウェハ等のベース基板上方に窒化物半導体からなる半導体結晶層を形成する場合に、ベース基板と半導体結晶層との間に形成されるバッファ層の結晶破壊を抑制することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明の第１の態様においては、ベース基板、接着層、バッファ層および活性層を有し、前記ベース基板、前記接着層、前記バッファ層および前記活性層がこの順に位置し、前記ベース基板の前記接着層と接する領域にＳｉが存在し、前記接着層、前記バッファ層および前記活性層が、窒化物半導体からなる半導体基板の製造方法であって、前記ベース基板を洗浄装置の洗浄室に設置し、前記ベース基板の表面をＨＦ水溶液により洗浄する第１洗浄工程と、前記ベース基板をエピタキシャル結晶成長装置の成長室に設置した後、前記ベース基板の上に、前記接着層、前記バッファ層および前記活性層をエピタキシャル成長法により順次形成する層形成工程と、を有する半導体基板の製造方法を提供する。
【００１５】
前記第１洗浄工程の前に、前記ベース基板の表面を硝酸および過酸化水素水により洗浄する第２洗浄工程をさらに有してもよい。この場合、前記第１洗浄工程および前記第２洗浄工程を繰り返して実施することができる。前記第１洗浄工程の後、前記ベース基板を前記洗浄室から前記成長室に移送し、前記層形成工程に移行することができる。あるいは、前記第１洗浄工程の後、前記ベース基板を水洗する水洗工程をさらに有してもよく、前記水洗工程の後、前記ベース基板を前記成長室に移送し、前記層形成工程に移行することができる。
【００１６】
前記ベース基板を前記成長室に設置した後、前記層形成工程の前に、前記ベース基板の温度を１０００℃以上１１５０℃以下に維持しつつ前記ベース基板の表面を水素ガスに暴露する水素ガス暴露工程をさらに有してもよい。さらに、前記水素ガス暴露工程の後、前記層形成工程の前に、前記ベース基板の温度を１０００℃以上に維持しつつ前記ベース基板の表面をアンモニアガスとキャリアガスとの混合ガスに暴露するアンモニアガス暴露工程を有してもよい。この場合、前記混合ガスにおけるアンモニアガスの分圧が０．５ｋＰａ以上１．５ｋＰａ未満であることが好ましく、アンモニアガスの分圧が前記範囲である場合、前記ベース基板の表面を前記混合ガスに暴露する時間は３０秒以上１２０秒以下であることが好ましい。あるいは、前記混合ガスにおけるアンモニアガスの分圧が１．５ｋＰａ以上４．５ｋＰａ未満であることが好ましく、アンモニアガスの分圧が前記範囲である場合、前記ベース基板の表面を前記混合ガスに暴露する時間は１０秒以上６０秒以下であることが好ましい。あるいは、前記混合ガスにおけるアンモニアガスの分圧が４．５ｋＰａ以上８．０ｋＰａ未満であることが好ましく、アンモニアガスの分圧が前記範囲である場合、前記ベース基板の表面を前記混合ガスに暴露する時間は１０秒以上４５秒以下であることが好ましい。前記アンモニアガス暴露工程の後、前記層形成工程の前に、前記ベース基板の温度を１０００℃以上１１５０℃以下に維持しつつ前記ベース基板の表面を水素ガスに暴露する第2の水素ガス暴露工程をさらに有してもよい。前記ベース基板の表面を水素ガスに暴露する時間として、１分以上４０分以下が挙げられる。
【００１７】
前記接着層が、前記ベース基板に接する第１結晶層と、前記第１結晶層と前記バッファ層との間に位置する第２結晶層とを含んでもよく、前記第１結晶層として、ＡｌｘＧａ１−ｘＮ、（但し０＜ｘ≦１）で表される結晶からなるものが挙げられ、前記第２結晶層として、ＡｌｙＧａ１−ｙＮ、（但し０≦ｙ＜１、ｘ＞ｙ）で表される結晶からなるものが挙げられ、前記層形成工程における前記接着層を形成する工程が、３族原料ガスとアンモニアガスを供給することにより前記第１結晶層を形成する工程と、３族原料ガスとアンモニアガスを供給することにより前記第２結晶層を形成する工程と、を有してもよく、前記第１結晶層の形成後であって前記第２結晶層の形成前の第１の段階、および、前記第２結晶層の形成後であって前記バッファ層の形成前の第２の段階、からなる群から選択された少なくとも１つの段階において、前記３族原料ガスの供給を停止するとともに前記成長室の内部を、アンモニアを含むガスの雰囲気に一定時間だけ維持する雰囲気維持工程を有してもよい。
【００１８】
前記第１の段階および前記第２の段階の何れの段階においても、前記雰囲気維持工程を有する場合、前記第１段階において前記成長室の内部を前記雰囲気に維持する一定時間Ｔ１が、前記第２段階において前記成長室の内部を前記雰囲気に維持する一定時間Ｔ２より短いことが好ましい。
【００１９】
前記バッファ層が、第３結晶層と第４結晶層が交互に複数積層された積層構造体であってもよく、前記第３結晶層として、ＡｌｍＧａ１−ｍＮ、（但し０≦ｍ≦１）で表される結晶からなるものが挙げられ、前記第４結晶層として、ＡｌｎＧａ１−ｎＮ、（但し０≦ｎ≦１、ｍ＞ｎ）で表される結晶からなるものが挙げられ、前記第３結晶層の格子緩和度が、前記第４結晶層の格子緩和度より大きいことが好ましい。
【００２０】
前記第３結晶層のアルミニウム組成比ｍと前記第４結晶層のアルミニウム組成比ｎとが、ｍ−ｎ＞０．５、の関係を満足することが好ましい。前記積層構造体における前記第３結晶層および前記第４結晶層の繰り返し数が、２以上１６０以下であることが好ましい。前記活性層として、ＡｌｚＧａ１−ｚＮ、（但し０≦ｚ≦１）で表される結晶からなるものが挙げられ、前記活性層のアルミニウム組成比ｚが、０以上０．３以下であることが好ましい。
【図面の簡単な説明】
【００２１】
【図１】半導体基板１００の断面を示す。
【発明を実施するための形態】
【００２２】
図１は、半導体基板１００の断面を示す。半導体基板１００は、ベース基板１０２、接着層１０４、バッファ層１０６および活性層１０８を有する。ベース基板１０２、接着層１０４、バッファ層１０６および活性層１０８は、ベース基板１０２、接着層１０４、バッファ層１０６、活性層１０８の順に位置する。接着層１０４、バッファ層１０６および活性層１０８は、窒化物半導体からなる。
【００２３】
ベース基板１０２は、ベース基板１０２の接着層１０４と接する領域にＳｉが存在する。ベース基板１０２として、シリコン基板（たとえばシリコンウェハ）、ＳＯＩ（Silicon on Insulator）基板が挙げられる。ベース基板１０２としてシリコン基板を用いることで、サファイア基板、ＳｉＣ基板等の高価な基板を用いる必要がなく、シリコンデバイス用の既存の製造装置および既存の製造プロセスが利用できるので、製造コストを低くすることができる。
【００２４】
接着層１０４は、バッファ層１０６の結晶性を高めるために、ベース基板１０２とバッファ層１０６との間に形成する結晶層である。接着層１０４は、ベース基板１０２に接する第１結晶層１１０と、第１結晶層１１０とバッファ層１０６との間に位置する第２結晶層１１２と含んでもよい。第１結晶層１１０として、ＡｌｘＧａ１−ｘＮ、（但し０＜ｘ≦１）で表される結晶層が挙げられ、第２結晶層１１２として、ＡｌｙＧａ１−ｙＮ、（但し０≦ｙ＜１、ｘ＞ｙ）で表される結晶層が挙げられる。より具体的には、第１結晶層１１０としてＡｌＮ層が挙げられ、第２結晶層１１２としてＡｌＧａＮ層が挙げられる。第１結晶層１１０がＡｌＮ層である場合、その厚さとして、５ｎｍ以上５００ｎｍ以下が挙げられる。第２結晶層１１２がＡｌＧａＮ層である場合、その厚さとして、５ｎｍ以上５００ｎｍ以下が挙げられる。
【００２５】
接着層１０４の結晶性は必ずしも高くなくてよい。接着層１０４は、不純物原子をドープしないノンドープ層であることが好ましい。接着層１０４としてノンドープ層を用いることで、接着層１０４の電気抵抗を高め、活性層１０８に形成される電子デバイスとベース基板１０２とを電気的に分離することができる。
【００２６】
バッファ層１０６は、活性層１０８の結晶性を高めるために、接着層１０４と活性層１０８との間に形成する結晶層である。バッファ層１０６を形成することで活性層１０８の結晶性を高め、活性層１０８の転位密度が低減される。バッファ層１０６は、第３結晶層１１４と第４結晶層１１６が交互に複数積層された積層構造体であってもよく、第３結晶層１１４として、ＡｌｍＧａ１−ｍＮ、（但し０≦ｍ≦１）で表される結晶が挙げられ、第４結晶層１１６として、ＡｌｎＧａ１−ｎＮ、（但し０≦ｎ≦１、ｍ＞ｎ）で表される結晶層が挙げられる。より具体的には、第３結晶層１１４としてＡｌＮ層が挙げられ、第４結晶層１１６としてＧａＮ層が挙げられる。第３結晶層１１４がＡｌＮ層である場合、その厚さとして、２ｎｍ以上１０ｎｍ以下が挙げられる。第４結晶層１１６がＧａＮ層である場合、その厚さとして、５ｎｍ以上４０ｎｍ以下が挙げられる。
【００２７】
第３結晶層１１４の格子緩和度は、第４結晶層１１６の格子緩和度より大きい。ここで、格子緩和度（Ｘ）は、その結晶層の平均格子定数（ｄ１）を、歪がない場合の格子定数（ｄ２）で規格化した値として定義され、Ｘ＝ｄ１／ｄ２、で表される。一般に、結晶層が下地結晶との間でヘテロ界面を構成する場合、当該ヘテロ界面では下地結晶および結晶層の一方または双方の格子定数が、本来の格子定数（歪がない場合の格子定数）からずれて形成され（擬格子整合）、その結果として下地結晶および結晶層の一方または双方に歪（ストレス）が内蔵される。ただし、このような格子定数のズレは、ヘテロ界面の全面に渡って確実に発生しているとは限らず、ヘテロ界面の一部で下地結晶と結晶層との結合が切断された結果、当該一部において歪（ストレス）が解放されている一部格子緩和状態が発生していると、本発明者は考えている。格子緩和度は、このような一部格子緩和状態を定量的に表したものであり、格子緩和度に応じて、下地結晶と結晶層との間の歪（ストレス）が変化する。なお、格子緩和度は、Ｘ線分析法等により現実の格子定数を測定し、測定した格子定数と物質に固有な格子定数の値から計算により求めることができる。
【００２８】
結晶層のストレスが圧縮応力となるか引張応力となるか、あるいはその大きさは、ベース基板１０２や他の結晶層との熱膨張係数の相違、厚さ等が複雑に関係するので、一概に特定することはできない。しかし、ベース基板１０２がシリコン基板であり、活性層１０８がＧａＮ層である場合、結晶層形成時の温度と室温における各材料の熱膨張係数の相違から、活性層１０８には引張応力が発生すると考えられる。よって、バッファ層１０６に圧縮応力が発生すれば、活性層１０８の引張応力と相殺され、半導体基板１００の全体としての応力が小さくなり好ましい。このようなバッファ層１０６に圧縮応力を発生させる条件として、本発明者らは、第３結晶層１１４の格子緩和度が第４結晶層１１６の格子緩和度より大きいという条件を見出した。すなわち、第３結晶層１１４の格子緩和度を第４結晶層１１６の格子緩和度より大きくすることで、バッファ層１０６の応力を圧縮応力に制御し、半導体基板１００の全体のストレス（応力）を低減して、バッファ層１０６および活性層１０８の結晶破壊を免れることができる。
【００２９】
バッファ層１０６は、前記の通り第３結晶層１１４と第４結晶層１１６の繰り返し構造である。繰り返し構造とすることで活性層１０８の結晶性を高め、活性層１０８の転位密度が低減される。バッファ層１０６における第３結晶層１１４および第４結晶層１１６の繰り返し数は、２以上１６０以下であることが好ましい。２以上の繰り返し数とすることで、繰り返し構造を形成できる。ただし、繰り返し数は、前記した繰り返し構造の効果（活性層１０８の転位密度を低減する効果およびバッファ層１０６自体の結晶破壊を免れる効果）が発現する程度の繰り返し数とすることがより好ましい。繰り返し数が１６０を超えると、繰り返し構造の効果が概ね飽和する一方、製造コストが増大する。よって、繰り返し数は１６０以下とするのが適切である。
【００３０】
バッファ層１０６は、ベース基板１０２から活性層１０８に向かう方向に沿って、第３結晶層１１４／第４結晶層１１６／・・・／第３結晶層１１４／第４結晶層１１６の順に形成される第１の場合（図１に示す場合）と、第４結晶層１１６／第３結晶層１１４／・・・／第４結晶層１１６／第３結晶層１１４の順に形成される第２の場合（図示しない場合）の何れの場合であってもよい。
【００３１】
第３結晶層１１４は、ＡｌｍＧａ１−ｍＮ、（但し０≦ｍ≦１）からなり、第４結晶層１１６は、ＡｌｎＧａ１−ｎＮ、（但し０≦ｎ≦１、ｍ＞ｎ）からなる。第３結晶層１１４と第４結晶層１１６は、互いに組成が異なるものの、共にアルミニウム・ガリウム窒素系化合物半導体の結晶層である。第３結晶層１１４および第４結晶層１１６の組成および厚さを制御して、バッファ層１０６の応力、結晶性等を制御できる。また、第３結晶層１１４のアルミニウム組成比を高めてバンドギャップを大きくし、バッファ層１０６の絶縁性を高くできる。あるいは、第４結晶層１１６のガリウム組成比を高めて活性層１０８と接する層の組成を活性層１０８に近づけ、活性層１０８の転位密度を低減することができる。たとえば、第３結晶層１１４のアルミニウム組成比ｍと第４結晶層１１６のアルミニウム組成比ｎとが、ｍ−ｎ＞０．５、の関係を満足するようにすることができる。ｍ−ｎが０．５を超えれば、前記したバッファ層１０６の応力制御および活性層１０８の転位密度の低減が共に充足できるようになる。
【００３２】
活性層１０８は、ＡｌｚＧａ１−ｚＮ、（但し０≦ｚ≦１）からなる。活性層１０８は、電子デバイスの活性層として機能する結晶層であり、転位の少ない良質な結晶であることが求められる。活性層として機能することを考慮して、活性層１０８のアルミニウム組成比ｚは、０以上０．３以下とすることが好ましい。
【００３３】
活性層１０８の厚みとして、０．５μｍ以上３μｍ以下が挙げられる。活性層１０８の厚さが０．５μｍ以上になると、活性層１０８の膜応力が大きくなり、転位等による結晶性の低下、膜剥離（結晶破壊）等の問題が顕在化してくる。本発明は、このような状況においても活性層１０８の結晶性を良好にし、剥離を抑制するものであり、活性層１０８の厚みが０．５μｍ以上の場合に本発明の効果がより顕著に発揮される。ただし、活性層１０８の厚みが３μｍを超えるとバッファ層１０６とのストレスバランスの調整が困難となり、膜剥離（結晶破壊）が発生するようになる。よって活性層１０８の厚みは３μｍ以下とするのが好適である。なお、活性層１０８とバッファ層１０６との間に中間層１１８を形成してもよい。
【００３４】
次に、半導体基板１００の製造方法を説明する。まず、ベース基板１０２を洗浄装置の洗浄室に設置し、ベース基板１０２の表面をＨＦ水溶液により洗浄する第１洗浄工程を実施する。ＨＦ水溶液のＨＦ濃度は、０．１％から１０％の間、たとえば５％とすることができる。ＨＦ水溶液による洗浄時間は、０．５分から１０分の間、たとえば１分とすることができる。第１洗浄工程により、シリコン表面をＨ原子またはＦ原子で終端し、大気雰囲気等酸素が存在する環境においても、ベース基板１０２のシリコン表面が酸化されることを抑制することができる。
【００３５】
第１洗浄工程の前に、ベース基板１０２の表面を硝酸および過酸化水素水により洗浄する第２洗浄工程を実施してもよい。第２洗浄工程により、ベース基板１０２の表面に付着した有機物が除去され、第１洗浄工程後のベース基板１０２の表面を、より清浄にすることができる。また、硝酸および過酸化水素水による洗浄により、ベース基板１０２であるシリコン表面の凸部が酸化され、その後第１洗浄工程のＨＦ巣水溶液による洗浄によって酸化された凸部がエッチングされ除去される。ここで、第１洗浄工程および第２洗浄工程は、繰り返し実施することが好ましい。第１洗浄工程および第２洗浄工程を繰り返し実施することで、ベース基板１０２の表面を、さらに清浄にすることができるとともに、前記した凸部がより平坦にエッチングされ、シリコン表面が原子レベルまで平滑にできる。
【００３６】
第１洗浄工程の後、ベース基板１０２を洗浄室から成長室に移送し、接着層１０４以降の層形成工程に移行する。あるいは、第１洗浄工程の後、ベース基板１０２を水洗する水洗工程をさらに有してもよく、当該水洗工程の後、ベース基板１０２をエピタキシャル結晶成長装置の成長室に移送し、接着層１０４以降の層形成工程に移行してもよい。第１洗浄工程の後、水洗工程を経ないで層形成工程に移行する場合、水洗によりベース基板１０２の表面が酸化されることなく、清浄な表面を維持した状態で接着層１０４の形成工程に移行できる。一方、第１洗浄工程の後にベース基板１０２を水洗する場合、ベース基板１０２の表面に残留したＨＦ分子等が除去できる。
【００３７】
第１洗浄工程の後、ベース基板１０２の上に、接着層１０４、バッファ層１０６および活性層１０８をエピタキシャル成長法により順次形成する層形成工程に移行する。なお、上記洗浄工程から層形成工程に至る手順として下記（１）から（５）の手順（４通り×２＝８通りの手順）が可能である。
（１）第１洗浄工程から層形成工程に移行する手順
（２）第２洗浄工程から第１洗浄工程に移行し、層形成工程に移行する手順
（３）第１洗浄工程から第２洗浄工程に移行し、第１洗浄工程および第２洗浄工程を繰り返し、第１洗浄工程に移行し、層形成工程に移行する手順
（４）第２洗浄工程から第１洗浄工程に移行し、第２洗浄工程に移行し、第１洗浄工程および第２洗浄工程を繰り返し、第１洗浄工程に移行し、層形成工程に移行する手順
（５）上記（１）〜（４）の各手順において、最終の第１洗浄工程から層形成工程に移行する間に水洗工程を経由する手順
【００３８】
前記した洗浄工程の後、ベース基板１０２を、エピタキシャル結晶成長装置の成長室に設置し、ベース基板１０２の温度を１０００℃以上１１５０℃以下に維持しつつベース基板１０２の表面を水素ガスに暴露する水素ガス暴露工程を実施する。水素ガス暴露工程により、ベース基板１０２の表面に存在する酸化層を除去することができる。酸化層を除去することで、ベース基板１０２の上に良質な窒化物半導体結晶層が形成できる。
【００３９】
水素ガス暴露工程では、ベース基板１０２の表面の酸化シリコン膜を還元性ガスである水素との熱反応により除去する。反応が十分でなければ酸化シリコン膜が除去されず、反応が強すぎるとベース基板１０２の表面に荒れが発生して好ましくない。よって、水素ガス暴露工程における暴露温度には最適範囲が存在し、下限である１０００℃は、酸化シリコン膜が十分に除去できる温度から選択され、上限である１１５０℃は、ベース基板１０２の表面に荒れが発生しない温度から選択されている。
【００４０】
水素ガス暴露工程の後、ベース基板１０２の温度を１０００℃以上に維持しつつベース基板１０２の表面をアンモニアガスとキャリアガスとの混合ガスに暴露するアンモニアガス暴露工程を実施する。キャリアガスとして水素ガスまたは窒素ガスが挙げられる。アンモニアガス暴露工程により、ベース基板１０２の表面を部分的に覆う窒化シリコン膜が形成できる。このような、ベース基板１０２の表面を部分的に覆う窒化シリコン膜により、後に形成する接着層１０４を高温条件にて形成できる。
【００４１】
シリコン基板上にＧａＮ層を形成する場合、５族原料であるアンモニアを３族原料であるトリメチルガリウム（ＴＭＧ)やトリメチルアルミニウム（ＴＭＡ）より前に供給を開始するとＧａＮ単結晶層が成長できないことが知られている。これは、ＧａＮ単結晶層の成長前にシリコン基板表面が窒化されるためであると考えられている。よって、シリコン基板の表面にＧａＮ層、ＡｌＧａＮ層あるいはＡｌＮ層を形成する場合、５族原料より前に３族原料の供給を開始し、多くの場合ＡｌＮ層を中間層として形成する。ただし、このようなＡｌＮ中間層は、成長温度を低温条件としなければ形成できず、低温条件で形成したＡｌＮ層はピンチオフ性、オンオフ比の点で高温条件で形成したＡｌＮ層に劣るものであった。
【００４２】
しかし、本発明者は、ベース基板１０２の表面を部分的に覆う窒化シリコン膜を形成することで、高温条件でもＡｌＮ層等の窒化物半導体結晶層が形成できることを見出した。シリコン基板からなるベース基板１０２であっても高温条件で窒化物半導体結晶層が形成できるのは、窒化シリコン膜で覆われていない部分のシリコン（露出部）を起点として窒化物半導体結晶層の結晶成長が開始し、窒化シリコン膜で覆われている部分で窒化物半導体結晶層が横方向成長しているからであると考えられる。
【００４３】
このように、アンモニアガス暴露工程を実施することで、良質な接着層１０４を形成することができるようになる。なお、水素ガス暴露工程の後にアンモニアガス暴露工程を実施するのは、ベース基板１０２の表面を部分的に覆う窒化シリコン膜（ＳｉＮマスク）をベース基板１０２の全面に渡り同様の粗密性で均一に形成できることに寄与する。すなわち、水素ガス暴露工程によってベース基板１０２の表面が極めて清浄にされているが故にＳｉＮマスクが均一な粗密性で形成され、それ故に良質な接着層１０４が均質に形成できると言える。
【００４４】
上記のようなメカニズムから、アンモニアガス暴露工程におけるベース基板１０２の表面の窒化は、少な過ぎても多すぎても好ましくない。ベース基板１０２の表面の窒化を適度に制御することが必要であり、このため、アンモニアをキャリアガスで希釈し、反応速度を低下させることができる。キャリアガスとして、水素ガスまたは窒素ガスが挙げられる。ベース基板１０２の表面の窒化反応は、アンモニアガスの分圧と反応時間で制御できるので、各パラメータの組み合わせにおいて最適範囲が存在する。
【００４５】
混合ガスにおけるアンモニアガスの分圧が０．５ｋＰａ以上１．５ｋＰａ未満である場合、ベース基板１０２の表面を混合ガスに暴露する時間が３０秒以上１２０秒以下であることが好ましい。あるいは、混合ガスにおけるアンモニアガスの分圧が１．５ｋＰａ以上４．５ｋＰａ未満である場合、ベース基板１０２の表面を混合ガスに暴露する時間が１０秒以上６０秒以下であることが好ましい。あるいは、混合ガスにおけるアンモニアガスの分圧が４．５ｋＰａ以上８．０ｋＰａ未満である場合、ベース基板１０２の表面を混合ガスに暴露する時間が１０秒以上４５秒以下であることが好ましい。
【００４６】
アンモニアガス暴露工程の後、ベース基板１０２の温度を１０００℃以上１１５０℃以下に維持しつつベース基板１０２の表面を水素ガスに暴露する第２の水素ガス暴露工程をさらに実施することができる。アンモニアガス暴露工程の後さらに水素ガス暴露工程を実施することで、アンモニアガス暴露工程において反応室壁面から揮発した３族原料とアンモニアとの反応により生成された微量な多結晶または非結晶３族窒化物物質を、ベース基板１０２の表面から除去できる。
【００４７】
アンモニアガス暴露工程の後、必要に応じて第２の水素ガス暴露工程を実施し、ベース基板１０２の上に、接着層１０４、バッファ層１０６および活性層１０８をエピタキシャル成長法により順次形成する。エピタキシャル結晶成長法としてＭＯＣＶＤ法を用いる場合、原料ガスとして、ＴＭＡ（トリメチルアルミニウム）、ＴＭＧ（トリメチルガリウム）、ＮＨ３（アンモニア）を用いることができ、シリコンドーピングガスとしてＳｉ２Ｈ６（ジシラン）、ＳｉＨ４（シラン）を用いることができ、キャリアガスとして、Ｈ２（水素ガス）、Ｎ２（窒素ガス）を用いることができる。
【００４８】
接着層１０４を形成する工程では、３族原料ガスとアンモニアガスを供給することにより第１結晶層１１０を形成する工程を実施し、その後、３族原料ガスとアンモニアガスを供給することにより第２結晶層１１２を形成する工程を実施する。ただし、第１結晶層１１０の形成後であって第２結晶層１１２の形成前の第１の段階、および、第２結晶層１１２の形成後であってバッファ層１０６の形成前の第２の段階、からなる群から選択された少なくとも１つの段階において、３族原料ガスの供給を停止するとともに成長室の内部を、アンモニアを含むガスの雰囲気に一定時間だけ維持する雰囲気維持工程を有する。ここで、アンモニアを含むガスの雰囲気には、アンモニアガス単体の雰囲気、アンモニアガスおよび水素ガスからなる雰囲気を含む。
【００４９】
すなわち、以下の何れかのパターンにより接着層１０４を形成する。
（１）第１結晶層１１０の形成工程の後、第１の段階の雰囲気維持工程を実施し、第２結晶層１１２の形成工程を実施し、連続してバッファ層１０６の形成工程に移行する第１のパターン
（２）第１結晶層１１０の形成工程の後、雰囲気維持工程を実施することなく連続して第２結晶層１１２の形成工程を実施し、第２の段階の雰囲気維持工程を実施した後、バッファ層１０６の形成工程に移行する第２のパターン
（３）第１結晶層１１０の形成工程の後、第１の段階の雰囲気維持工程を実施し、第２結晶層１１２の形成工程を実施し、第２の段階の雰囲気維持工程を実施した後、バッファ層１０６の形成工程に移行する第３のパターン
【００５０】
第１の段階あるいは第２の段階の雰囲気維持工程により、成長面のファセットが形成され、水素パッシベーションによる結晶層の高抵抗化が図れる利点がある。他方、雰囲気維持工程により表面に荒れが発生する可能性もある。よって、上記（１）から（３）のパターンには各々メリット・デメリットがある。すなわち、（１）の第１のパターンにおいては、第１結晶層１１０のファセット形成とファセット面を基点とした第２結晶層１１２の横方向成長による欠陥の低減が期待できる。
（２）の第２のパターンにおいては、第１結晶層１１０と比較して抵抗率が小さいと思われる第２結晶層１１２の高抵抗化が図れる。（３）の第３のパターンにおいては、第１結晶層１１０および第２結晶層１１２のファセット形成と高抵抗化を共に図ることができる。ただし、雰囲気維持工程により表面に荒れが発生することも予測されるため、要求特性によっては雰囲気維持工程実施の可否を比較検討する必要がある。なお、（３）の第３のパターンにおいて第１結晶層１１０および第２結晶層１１２の高抵抗化を目的とする場合、第１結晶層１１０より第２結晶層１１２のバンドギャップの方が狭いことから高抵抗化に要する時間は第２結晶層１１２の方が長くなる。よって、第１段階において成長室の内部を雰囲気に維持する一定時間Ｔ１は、第２段階において成長室の内部を雰囲気に維持する一定時間Ｔ２より短いことが好ましい。
【００５１】
以上説明した半導体基板１００とその製造方法によれば、ベース基板１０２の表面をＨＦ水溶液により洗浄する第１洗浄工程を実施するため、その後、水素ガス暴露工程およびアンモニアガス暴露工程を経てベース基板１０２上に形成される接着層１０４が、良好な結晶性と接着性を有するものとすることができる。この結果、接着層１０４より上方に形成されるバッファ層１０６および活性層１０８の品質を向上し、活性層１０８における転位密度を低減することができる。
【００５２】
また、水素ガス暴露工程を実施することで、アンモニアガス暴露工程で形成されるベース基板１０２表面の窒化物の開口サイズを均一なものとすることができ、接着層１０４の第１結晶層１１０を、良好な結晶性と接着性を有するものとすることができる。この結果、第２結晶層１１２、バッファ層１０６および活性層１０８の品質を向上し、活性層１０８における転位密度を低減することができる。
【００５３】
また、アンモニアガス暴露工程を実施することで、ベース基板１０２の表面にその一部を覆う窒化物を形成することができ、接着層１０４の第１結晶層１１０を高温条件において形成し、良好な結晶性と接着性を有するものとすることができる。この結果、第２結晶層１１２、バッファ層１０６および活性層１０８の品質を向上し、活性層１０８における転位密度を低減することができる。
【００５４】
また、接着層１０４の形成工程において第１結晶層１１０の形成後、または第２結晶層１１２の形成後、またはその両方において３族原料ガスの供給を停止するとともに成長室の内部を、アンモニアを含むガスの雰囲気に一定時間だけ維持する雰囲気維持工程を実施することで、接着層１０４の結晶性を向上し、あるいは接着層１０４の抵抗率を高くできる。この結果、バッファ層１０６および活性層１０８の品質を向上し、活性層１０８における転位密度を低減するとともに、活性層１０８を電子デバイスに適用した場合のベース基板１０２との絶縁性を向上できる。
【００５５】
なお、本発明は、活性層１０８の一部を活性領域とする電子デバイスとして把握することも可能である。電子デバイスとして、電界効果トランジスタが例示できる。また活性層１０８が、その厚さを０．５μｍ以上３μｍ以下と厚く形成できる利点を活かして、活性領域内のキャリアが半導体基板１００の縦方向に移動する縦型構造を備えた電子デバイスとすることもできる。縦型構造を備えた電子デバイスとして、ショットキーバリアダイオード、ＰＩＮダイオード、絶縁ゲートバイポーラトランジスタが挙げられる。
【００５６】
（実施例）
ベース基板１０２としてシリコン基板を用い、当該シリコン基板を洗浄装置の洗浄室に設置して洗浄した。洗浄の条件については後に説明する。その後、シリコン基板をエピタキシャル結晶成長装置の成長室に設置し、水素分圧３０ｋＰａ、温度１１００℃、の雰囲気で２０分間の水素ガス暴露工程を実施した。さらに、キャリアガスを水素とするアンモニア分圧３ｋＰａの雰囲気で３０秒間のアンモニアガス暴露工程を実施した。
【００５７】
その後、３族原料ガスおよび５族原料ガスを供給し、第１結晶層１１０としてＡｌＮ層を４０ｎｍの厚さで形成した。水素および窒素の分圧比が１対１であるキャリアガスに、アンモニア分圧１．５ｋＰａ、温度１１０℃、時間６０秒の条件で第１の段階の雰囲気維持工程を実施した。次いで３族原料ガスおよび５族原料ガスを供給し、第２結晶層１１２としてＡｌＧａＮ層を１００ｎｍの厚さで形成した。その後、第２の段階の雰囲気維持工程を実施することなく連続的にバッファ層１０６の形成に移行した。
【００５８】
第３結晶層１１４としてＡｌＮ層を５ｎｍの厚さで、第４結晶層１１６としてＧａＮ層を２０ｎｍの厚さで形成し、ＡｌＮ層およびＧａＮ層の積層を１００回繰り返してバッファ層１０６を形成した。さらに中間層１１８としてＡｌＮ層を５ｎｍの厚さで形成し、活性層１０８としてＧａＮ層を１２００ｎｍの厚さで形成した。
【００５９】
表１は、洗浄の条件を変えた実施例１〜５と各実施例におけるＧａＮ層（活性層１０８）の表面粗さＲｑを示す。表面粗さＲｑの値が小さいほど平坦であることを示し、ＧａＮ層の結晶性が良好であることを示す。表１において、第１洗浄工程を実施しない比較例１および比較例２も同時に示す。なお、第１洗浄工程は、ＨＦ水溶液の濃度を５％、時間を１分とした。第２洗浄工程は、硝酸対過酸化水素水の比を１対１とし、時間を１分とした。水洗工程は、時間を１分とした。
【表１】
2013069936.tif 000003
【００６０】
表１において、第１洗浄工程の有無で明確に表面粗さＲｑが相違し、ＨＦ水溶液による洗浄が極めて効果的であることがわかる。第１洗浄工程が有の場合、第２洗浄工程の有無による変化は第１洗浄工程の有無による変化程大きくないものの、第２洗浄工程が有の方が良好な結果を示している。繰り返し回数は多いほど良好な結果を示し、水洗工程はこの条件においては無い方が結果は良好であることが分かった。
【符号の説明】
【００６１】
１００  半導体基板、１０２  ベース基板、１０４  接着層、１０６  バッファ層、１０８  活性層、１１０  第１結晶層、１１２  第２結晶層、１１４  第３結晶層、１１６  第４結晶層、１１８  中間層。
【図１】
2013069936.tif 000004