【手続補正書】
【提出日】平成26年6月4日(2014.6.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
下地基板の上に、少なくともＡｌとＧａを含む、Ｉｎｘ１Ａｌｙ１Ｇａｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層を、ＭＯＣＶＤ法によってエピタキシャル形成するチャネル層形成工程と、
前記チャネル層の上に、少なくともＩｎとＡｌを含む、Ｉｎｘ２Ａｌｙ２Ｇａｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層を、ＭＯＣＶＤ法によってエピタキシャル形成する障壁層形成工程と、
を備え、
前記第１のIII族窒化物の組成をｘ１＝０、０≦ｙ１≦０．３で定まる範囲内から選択するとともに、
前記第２のIII族窒化物の組成を、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、前記第１のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内から選択する、
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
【数１】
2014053639.tif 000001
【数２】
2014053639.tif 000002
【数３】
2014053639.tif 000003
【数４】
2014053639.tif 000004
【請求項２】
請求項１に記載の半導体素子用エピタキシャル基板の作製方法であって、
前記チャネル層を形成する温度Ｔ１（℃）を９５０℃≦Ｔ１≦１２５０℃なる範囲内で定め、
前記障壁層を形成する温度Ｔ２（℃）を、前記第２のIII族窒化物におけるＩｎＮのモル分率ｘ２に応じて定まる、
８００−６６７・ｘ２（℃）≦Ｔ２≦８６０−６６７・ｘ２（℃）
かつ、６００℃≦Ｔ２≦８５０℃
なる範囲内で定める、
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
【請求項３】
請求項１または請求項２に記載の半導体素子用エピタキシャル基板の作製方法であって、
前記障壁層形成工程における原料ガス以外の雰囲気ガスを窒素ガスとする、
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
【請求項４】
請求項１ないし請求項３のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって、
前記チャネル層形成後、前記チャネル層の上に、少なくともＡｌを含み、前記障壁層よりも大きなバンドギャップエネルギーを有する、Ｉｎｘ３Ａｌｙ３Ｇａｚ３Ｎ（ｘ３＋ｙ３＋ｚ３＝１）なる組成の第３のIII族窒化物からなるスペーサ層を、ＭＯＣＶＤ法によって形成するスペーサ層形成工程、
をさらに備え、
前記スペーサ層の上に前記障壁層を形成する、
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
【請求項５】
請求項４に記載の半導体素子用エピタキシャル基板の作製方法であって、
前記スペーサ層形成工程における前記スペーサ層の形成温度Ｔ３（℃）を前記チャネル層の形成温度Ｔ１（℃）と略同一にする、
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
【請求項６】
請求項１ないし請求項５のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって、
前記障壁層形成工程におけるリアクタ内の圧力を１ｋＰａ以上３０ｋＰａ以下とする、
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
【請求項７】
請求項６に記載の半導体素子用エピタキシャル基板の作製方法であって、
前記障壁層形成工程におけるリアクタ内の圧力を１ｋＰａ以上２０ｋＰａ以下とする、
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
【請求項８】
請求項１ないし請求項７のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって、
前記障壁層形成工程におけるＶ／III比を３０００以上２００００以下とする、
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
【請求項９】
請求項１ないし請求項８のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって、
前記下地基板の直上に、ＡｌＮからなるバッファ層を形成し、
前記バッファ層の直上に前記チャネル層を形成する、
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
【請求項１０】
下地基板と、
前記下地基板の直上に形成された、ＡｌＮからなるバッファ層と、
前記バッファ層の直上に形成された、少なくともＡｌとＧａを含む、Ｉｎｘ１Ａｌｙ１Ｇａｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層と、
少なくともＩｎとＡｌを含む、Ｉｎｘ２Ａｌｙ２Ｇａｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層と、
を備えるノーマリーオフ動作する半導体素子用のエピタキシャル基板であって、
前記第１のIII族窒化物の組成がｘ１＝０、０≦ｙ１≦０．３で定まる範囲内にあるとともに、
前記第２のIII族窒化物の組成が、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、前記第１のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内にあり、
前記障壁層の厚みが５ｎｍ以下である、
ことを特徴とする半導体素子用エピタキシャル基板。
【数５】
2014053639.tif 000005
【数６】
2014053639.tif 000006
【数７】
2014053639.tif 000007
【数８】
2014053639.tif 000008
【請求項１１】
請求項１０に記載のノーマリーオフ動作する半導体素子用のエピタキシャル基板であって、
前記チャネル層と前記障壁層との間に、少なくともＡｌを含み、前記障壁層よりも大きなバンドギャップエネルギーを有する、Ｉｎｘ３Ａｌｙ３Ｇａｚ３Ｎ（ｘ３＋ｙ３＋ｚ３＝１）なる組成の第３のIII族窒化物からなるスペーサ層をさらに備え、
前記スペーサ層と前記障壁層との厚みの総和が５ｎｍ以下である、
ことを特徴とする半導体素子用エピタキシャル基板。
【請求項１２】
請求項１０または請求項１１に記載のノーマリーオフ動作する半導体素子用のエピタキシャル基板であって、
前記第１のIII族窒化物の組成がｘ１＝０、０＜ｙ１≦０．１で定まる範囲内にあることを特徴とする半導体素子用エピタキシャル基板。
【請求項１３】
請求項１０または請求項１１に記載のノーマリーオフ動作する半導体素子用のエピタキシャル基板であって、
前記第１のIII族窒化物の組成がｘ１＝０、０．１＜ｙ１≦０．３で定まる範囲内にあることを特徴とする半導体素子用エピタキシャル基板。
【請求項１４】
請求項１１に記載のノーマリーオフ動作する半導体素子用のエピタキシャル基板であって、
前記第３のIII族窒化物の組成がｘ３＝０、０≦ｚ３≦０．０５で定まる範囲内にあることを特徴とする半導体素子用エピタキシャル基板。
【請求項１５】
請求項１４に記載のノーマリーオフ動作する半導体素子用のエピタキシャル基板であって、
前記第３のIII族窒化物がＡｌＮであることを特徴とする半導体素子用エピタキシャル基板。
【請求項１６】
請求項１０ないし請求項１５のいずれかに記載のノーマリーオフ動作する半導体素子用のエピタキシャル基板の前記障壁層の上に、ソース電極、ドレイン電極、およびゲート電極が設けられてなるノーマリーオフ動作する半導体素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体素子用エピタキシャル基板の作製方法、半導体素子用エピタキシャル基板、および半導体素子
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
請求項８の発明は、請求項１ないし請求項７のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって、前記障壁層形成工程におけるＶ／III比を３０００以上２００００以下とする、ことを特徴とする。
請求項９の発明は、請求項１ないし請求項８のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって、前記下地基板の直上に、ＡｌＮからなるバッファ層を形成し、前記バッファ層の直上に前記チャネル層を形成する、ことを特徴とする。
請求項１０の発明は、下地基板と、前記下地基板の直上に形成された、ＡｌＮからなるバッファ層と、前記バッファ層の直上に形成された、少なくともＡｌとＧａを含む、Ｉｎｘ１Ａｌｙ１Ｇａｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層と、少なくともＩｎとＡｌを含む、Ｉｎｘ２Ａｌｙ２Ｇａｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層と、を備えるノーマリーオフ動作する半導体素子用のエピタキシャル基板であって、前記第１のIII族窒化物の組成がｘ１＝０、０≦ｙ１≦０．３で定まる範囲内にあるとともに、前記第２のIII族窒化物の組成が、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、前記第１のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内にあり、前記障壁層の厚みが５ｎｍ以下である、ことを特徴とする。
【数５】
2014053639.tif 000009
【数６】
2014053639.tif 000010
【数７】
2014053639.tif 000011
【数８】
2014053639.tif 000012
請求項１１の発明は、請求項１０に記載のノーマリーオフ動作する半導体素子用のエピタキシャル基板であって、前記チャネル層と前記障壁層との間に、少なくともＡｌを含み、前記障壁層よりも大きなバンドギャップエネルギーを有する、Ｉｎｘ３Ａｌｙ３Ｇａｚ３Ｎ（ｘ３＋ｙ３＋ｚ３＝１）なる組成の第３のIII族窒化物からなるスペーサ層をさらに備え、前記スペーサ層と前記障壁層との厚みの総和が５ｎｍ以下である、ことを特徴とする。
請求項１２の発明は、請求項１０または請求項１１に記載のノーマリーオフ動作する半導体素子用のエピタキシャル基板であって、前記第１のIII族窒化物の組成がｘ１＝０、０＜ｙ１≦０．１で定まる範囲内にあることを特徴とする。
請求項１３の発明は、請求項１０または請求項１１に記載のノーマリーオフ動作する半導体素子用のエピタキシャル基板であって、前記第１のIII族窒化物の組成がｘ１＝０、０．１＜ｙ１≦０．３で定まる範囲内にあることを特徴とする。
請求項１４の発明は、請求項１１に記載のノーマリーオフ動作する半導体素子用のエピタキシャル基板であって、前記第３のIII族窒化物の組成がｘ３＝０、０≦ｚ３≦０．０５で定まる範囲内にあることを特徴とする。
請求項１５の発明は、請求項１４に記載のノーマリーオフ動作する半導体素子用のエピタキシャル基板であって、前記第３のIII族窒化物がＡｌＮであることを特徴とする。
請求項１６の発明は、半導体素子であって、請求項１０ないし請求項１５のいずれかに記載のノーマリーオフ動作する半導体素子用のエピタキシャル基板の前記障壁層の上に、ソース電極、ドレイン電極、およびゲート電極が設けられてなるノーマリーオフ動作することを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
請求項１ないし請求項１６の発明によれば、１×１０１３／ｃｍ２以上という従来に比して高い濃度で二次元電子ガスが生成するとともにノーマリーオフ動作可能な半導体素子を作製可能なエピタキシャル基板、および当該半導体素子が実現される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
また、請求項４、５および請求項１１の発明によれば、高い濃度で二次元電子ガスが生成し、かつ高い移動度を有するノーマリーオフ動作可能な半導体素子を作製可能なエピタキシャル基板、および当該半導体素子が実現される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
【数９】
2014053639.tif 000013
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
【数１０】
2014053639.tif 000014
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
【数１１】
2014053639.tif 000015
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
【数１２】
2014053639.tif 000016