(57)【要約】【課題】配線レイアウトのパターン形状に依存した効果をＬＰＥに容易に取込む。【解決手段】半導体集積回路の設計支援装置は、図形演算機能を有する第１の情報処理部１１０と、第２の情報処理部１２０とを備える。第１の情報処理部１１０は、レイアウト情報に含まれる各配線層のレイアウトパターンに対して図形演算を施すことによって、予め定める特定形状の配線パターンを抽出する。第２の情報処理部１２０は、製造プロセスに依存した配線または配線層間の絶縁層の厚みの設計値からのずれの大きさを、レイアウト情報から抽出した配線幅および配線密度の情報と、抽出された特定形状の配線パターンに関する情報とに基づいて予測する。そして、第２の情報処理部１２０は、予測した設計値からのずれの大きさを取り入れた配線および配線層間の絶縁層の厚みに基づいて、配線の寄生パラメータを抽出する。【選択図】図２
2013109498.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路のレイアウト情報を格納する記憶部と、
図形演算機能を有する第１の情報処理部と、
前記レイアウト情報に基づいて寄生パラメータを抽出する第２の情報処理部とを備え、
前記第１の情報処理部は、前記記憶部から読み出した前記レイアウト情報に含まれる各配線層のレイアウトパターンに対して図形演算を施すことによって、予め定める特定形状の配線パターンを抽出するパターン抽出部を含み、
前記第２の情報処理部は、
製造プロセスに依存した配線または配線層間の絶縁層の厚みの設計値からのずれの大きさを、前記レイアウト情報から抽出した配線幅および配線密度の情報と、前記パターン抽出部によって抽出された前記特定形状の配線パターンに関する情報とに基づいて予測するプロセス影響予測部と、
前記プロセス影響予測部によって予測された設計値からのずれの大きさを取り入れた配線および配線層間の絶縁層の厚みに基づいて、配線の寄生パラメータを抽出する配線寄生パラメータ抽出部とを含む、設計支援装置。
【請求項２】
前記第２の情報処理部は、さらに、
前記半導体集積回路が配置される各配線層のレイアウト領域を複数の領域に区分したとき、各区分領域における配線密度を前記レイアウト情報から抽出する配線密度抽出部と、
前記パターン抽出部によって抽出された前記特定形状の配線パターンが配置されている区分領域において、前記配線密度抽出部によって抽出された配線密度の値を補正する配線密度補正部とを含み、
前記プロセス影響予測部は、前記レイアウト情報から抽出した配線幅の情報と、前記配線密度補正部による補正後の配線密度の情報とに基づいて、配線または配線層間の絶縁層の厚みの設計値からのずれの大きさを予測する、請求項１に記載の設計支援装置。
【請求項３】
前記第１の情報処理部は、さらに、
予め実験的に得られた配線または配線層間の絶縁層の厚みの設計値からのずれの大きさと配線密度との関係に基づいて、前記特定形状の配線パターンによって生じる配線または配線層間の絶縁層の厚みの設計値からのずれの大きさを、配線密度の大きさに換算するプロセス影響換算部と、
前記プロセス影響換算部で換算した配線密度と同じ大きさのパターン密度を有するダミー図形が、前記特定形状の配線パターンの近辺に配置されているようなダミーレイアウト情報を生成し、生成した前記ダミーレイアウト情報を前記記憶部に記憶させるダミーレイアウト情報生成部とを含み、
前記配線密度補正部は、前記記憶部から読み出した前記ダミーレイアウト情報に基づいて前記ダミー図形のパターン密度を算出し、前記ダミー図形が配置されている区分領域の本来の配線密度に前記ダミー図形のパターン密度を加算することによって、前記配線密度抽出部によって抽出された配線密度の値を補正する、請求項２に記載の設計支援装置。
【請求項４】
前記ダミーレイアウト情報のデータ形式は、前記半導体集積回路のレイアウト情報のデータ形式と同一である、請求項３に記載の設計支援装置。
【請求項５】
前記第１の情報処理部は、前記半導体集積回路のレイアウト情報に対して、前記図形演算機能を利用して設計規則検査およびレイアウト・ネットリストの照合を行なう、請求項１〜４のいずれか１項に記載の設計支援装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は設計支援装置に関し、特に半導体集積回路の設計支援装置に関する。
【背景技術】
【０００２】
半導体集積回路の設計では、回路シミュレーションを行なうために、レイアウトパターンに基づいて配線寄生パラメータ（配線抵抗、配線容量および配線インダクタンス）の抽出（レイアウト寄生パラメータ抽出（ＬＰＥ:layout  Parasitic  Extraction））が行なわれる。
【０００３】
このＬＰＥでは、製造プロセスの影響を受けて配線の実際の寸法が設計値（レイアウト寸法）からずれることも考慮される。たとえば、配線密度が高い場合、配線のＣＭＰ（Chemical  Mechanical  Polishing）プロセスにおいてエロージョン現象が起きる。そうなると、配線用の膜が周辺に比べて深く削り込まれることになり、配線の膜厚が薄くなる。このため、製造プロセスの影響を考慮しないと正確な寄生パラメータの抽出ができない。
【０００４】
製造プロセスの影響をＬＰＥに取込む具体的な方法として、たとえば、配線幅と配線密度を入力パラメータとして、配線膜厚と配線層間の絶縁層の膜厚を補正する。これによって、ＬＰＥによる配線寄生抵抗および配線寄生容量の値が実シリコン上で得られる値と一致するようにする。ＬＰＥソフトウェアのユーザは、ＴＥＧ（Test  Element  Group）等で得られたデータを用いて、配線幅、配線間隔および配線密度と配線膜厚との関係、もしくは配線幅、配線間隔および配線密度と配線層間の絶縁層（層間絶縁層）の膜厚との関係を表わす数式または参照テーブルを作成し、ＬＰＥツールに与える。
【０００５】
特開２００９−２１７３６６号公報（特許文献１）は、上記のように製造プロセスの影響をＬＰＥに取り込む際に、適切に配線データ率（配線密度）を算出可能とする方法を開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２１７３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、発明者らは、ＣＭＰの影響を詳しく調べたところ、上記で説明した配線幅、配線間隔および配線密度と配線または層間絶縁層の膜厚との関係だけでは、実シリコン上での配線膜厚の測定結果または層間絶縁層の膜厚の測定結果を説明できないこと見出した。実際に測定された膜厚は、配線幅、配線間隔および配線密度に加えて、レイアウト形状（図形の形状そのもの）に依存している。このため、レイアウト形状に依存した効果をＬＰＥに取込む手段が必要となる。
【０００８】
レイアウト形状に依存した効果をＬＰＥに反映させるためには、レイアウト形状を認識するとともに、認識したレイアウト形状から配線膜厚または配線層間の絶縁層の膜厚への影響度の計算をする必要がある。このためには、従来のＤＲＣ（Design  Rule  Check）／ＬＶＳ（Layout  Versus  Schematic）用のソフトウェアに用いられているレイアウトパターン認識機能と同等の機能をＬＰＥ用のソフトウェアにも実装する必要があるため、そのための工数とコストとがかかることになる。
【０００９】
この発明は上記の問題点を考慮してなされたものであり、その発明の目的は、配線のパターン形状に依存して生じる膜厚の設計値からのずれを、ＬＰＥに容易に取込むことが可能な半導体集積回路の設計支援装置を提供することである。
【課題を解決するための手段】
【００１０】
この発明の実施の一形態による設計支援装置は、半導体集積回路のレイアウト情報を格納する記憶部と、図形演算機能を有する第１の情報処理部と、レイアウト情報に基づいて寄生パラメータを抽出する第２の情報処理部とを備える。第１の情報処理部は、記憶部から読み出したレイアウト情報に含まれる各配線層のレイアウトパターンに対して図形演算を施すことによって、予め定める特定形状の配線パターンを抽出するパターン抽出部を含む。第２の情報処理部は、プロセス影響予測部と配線寄生パラメータ抽出部とを含む。プロセス影響予測部は、製造プロセスに依存した配線または配線層間の絶縁層の厚みの設計値からのずれの大きさを、レイアウト情報から抽出した配線幅および配線密度の情報と、パターン抽出部によって抽出された特定形状の配線パターンに関する情報とに基づいて予測する。配線寄生パラメータ抽出部は、プロセス影響予測部によって予測された設計値からのずれの大きさを取り入れた配線および配線層間の絶縁層の厚みに基づいて、配線の寄生パラメータを抽出する。
【発明の効果】
【００１１】
上記の実施の形態によれば、図形演算機能を有する第１の情報処理部と、配線ＬＰＥ用の第２の情報処理部とを連携させることによって、配線のパターン形状に依存した効果をＬＰＥに容易に取込むことができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態における半導体集積回路の設計支援装置の構成例を表わす図である。
【図２】図１のＣＰＵ１０が半導体集積回路の設計支援プログラムを実行することによって実現される機能を表わす機能ブロック図である。
【図３】図形演算処理によって、ある太さ以上の配線のコーナー内側部分を取り出す例について説明するための図である。
【図４】図３の図形演算処理を実行するためのルール（図形演算プログラム）を示す図である。
【図５】図３、図４の例で抽出した特定形状から決定された膜厚の補正量の情報を、ＬＰＥソフトウェアに引き渡すまでの手順を示すフローチャートである。
【図６】図５のステップＳ１０５で生成するダミー図形の一例を示す図である。
【図７】パターン抽出および受渡しデータ作成の他の例を説明するための図である。
【図８】図２の第２の情報処理部１２０が配線ＬＰＥを実行する手順を示すフローチャートである。
【図９】配線ＬＰＥソフトウェアによるダミーパターンファイルの読み込み機能について説明するための図である。
【図１０】配線ＬＰＥソフトウェアによる配線膜厚の補正機能について説明するための図である。
【図１１】配線密度の補正手順を具体的に説明するための図である。
【発明を実施するための形態】
【００１３】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
【００１４】
［設計支援装置の構成］
図１は、本発明の実施の形態における半導体集積回路の設計支援装置の構成例を表わす図である。この設計支援装置は、コンピュータ本体１、ディスプレイ装置２、ＦＤ（Flexible  Disk）４が装着されるＦＤドライブ３、キーボード５、マウス６、ＣＤ−ＲＯＭ（Compact  Disc-Read  Only  Memory）またはＤＶＤ（Digital  Versatile  Disk）などの光ディスク８が装着される光ディスクドライブ７、およびネットワーク通信装置９を含む。
【００１５】
半導体集積回路の設計支援プログラムは、ＦＤ４または光ディスク８等の記録媒体によって供給される。設計支援プログラムがコンピュータ本体１によって実行されることによって、半導体集積回路の設計支援が行なわれる。設計支援プログラムは他のコンピュータより通信回線を経由し、コンピュータ本体１に供給されてもよい。
【００１６】
コンピュータ本体１は、ＣＰＵ（Central  Processing  Unit）１０、ＲＯＭ（Read  Only  Memory）１１、ＲＡＭ（Random  Access  Memory）１２およびハードディスク１３を含む。ＣＰＵ１０は、ディスプレイ装置２、ＦＤドライブ３、キーボード５、マウス６、光ディスクドライブ７、ネットワーク通信装置９、ＲＯＭ１１、ＲＡＭ１２またはハードディスク１３との間でデータを入出力しながら処理を行なう。ＦＤ４または光ディスク８に記録された半導体集積回路の設計プログラムは、ＣＰＵ１０によりＦＤドライブ３または光ディスクドライブ７を介して一旦ハードディスク１３に格納される。ＣＰＵ１０が、ハードディスク１３から適宜設計支援プログラムをＲＡＭ１２にロードして実行することによって、半導体集積回路の設計が行なわれる。
【００１７】
［設計支援装置の機能の概要］
図２は、図１のＣＰＵ１０が半導体集積回路の設計支援プログラムを実行することによって実現される機能を表わす機能ブロック図である。図２では設計支援プログラムのうち、ＤＲＣ（設計規則検査：Design  Rule  Check）／ＬＶＳ（レイアウト・ネットリストの照合：Layout  Versus  Schematic）用のＥＤＡ（Electronic  Design  Automation）ソフトウェアを実行することによって実現される機能（第１の情報処理部１１０）と、ＬＰＥ（レイアウト寄生パラメータ抽出:layout  Parasitic  Extraction）ソフトウェアを実行することによって実現される機能（第２の情報処理部１２０）とが図示されている。
【００１８】
（第１の情報処理部１１０）
ＤＲＣは、作成されたパターンレイアウト情報１３２が、ＬＳＩ（Large  Scale  Integration：この明細書では半導体集積回路と同義）の製造装置の制約から決まる幾何学的な設計ルールに違反していないかどうかをチェックするものである。パターンレイアウト情報１３２は、記憶部（図１のＲＡＭ１２またはハードディスク１３）からＣＰＵ１０によって読み出される。ＬＶＳは、パターンレイアウト情報１３２から抽出されたネットリストと回路図のネットリスト１３３とを比較して、回路図における素子間の接続関係がレイアウト設計で正しく実現されているかを検証するものである。
【００１９】
一般に、レイアウト情報は、マスク層ごとに分類された多角形の集合体であるので、ＤＲＣおよびＬＶＳのための前処理として、複数の図形データの論理和（ＯＲ）、論理積（ＡＮＤ）、差分（ＳＵＢ）などに代表される図形論理演算が行なわれる。通常、図形演算機能としてその他に、図形のエッジの抽出、図形の拡大・縮小などが実装されている。
【００２０】
図２に示す第１の情報処理部１１０は、さらに、ＤＲＣ／ＬＶＳソフトウェアに標準的に実装されているこのような図形演算機能を用いて、配線または層間絶縁層の膜厚に影響を及ぼす特定形状のレイアウトパターンを抽出する。配線パターンの形状に応じて、製造プロセス（特にＣＭＰ）の影響をどの程度受けるかについての情報は、ＴＥＧ等を用いて実験的に予め得られる。具体例については、図４〜図７を参照して後述することとして、以下ではその概要について説明する。
【００２１】
図２に示すように、第１の情報処理部１１０は、パターン抽出部１１１と、プロセス影響換算部１１２と、ダミーレイアウト情報生成部１１３とを含む。
【００２２】
パターン抽出部１１１は、記憶部１２，１３から読み出したレイアウト情報１３２に含まれる各配線層（レイヤ）のレイアウトパターンに対して図形演算を施すことによって、ユーザが予め定めた特定形状の配線パターンを抽出する。具体的に、ユーザは特定形状の配線パターンを抽出するための図形演算プログラムに相当する形状認識ルールファイル１３１を予め作成し、記憶部１２，１３に格納しておく。パターン抽出部１１１は、この形状認識ルールファイルに従って特定形状の配線パターンを抽出する。
【００２３】
プロセス影響換算部１１２は、抽出した配線パターンの情報を第２の情報処理部１２０（ＬＰＥソフトウェア）に引き渡すための処理を行なう。具体的に、プロセス影響換算部１１２は、ＴＥＧ等を利用して予め実験的に得られた、配線または層間絶縁層の厚みの設計値からのずれの大きさと配線密度との関係に基づいて、特定形状の配線パターンによって生じる配線または層間絶縁層の厚みの設計値からのずれの大きさを、配線密度の大きさに換算する。
【００２４】
ダミーレイアウト情報生成部１１３は、プロセス影響換算部１１２で換算した配線密度と同じ大きさのパターン密度を有するダミー図形が、特定形状の配線パターンの近辺に配置されているようなダミーレイアウト情報を生成する。このダミーレイアウト情報のデータ形式は、ＬＳＩのレイアウト情報のデータ形式と同じであり、汎用で用いられているＧＤＳIIである。これによって、特定形状の配線パターンの膜厚に対する影響を、次のＬＰＥソフトウェア（第２の情報処理部１２０）に引き渡すことができるようになる。ダミーレイアウト情報生成部１１３は、生成したダミーレイアウト情報を一旦、記憶部１２，１３に格納する。
【００２５】
（第２の情報処理部１２０）
ＬＰＥソフトウェアによって実現される第２の情報処理部１２０は、製造プロセスに依存した配線または層間絶縁層の膜厚の設計値からのずれの大きさを予測し、予測したずれの大きさを取り入れて各配線の寄生パラメータ（配線抵抗、配線容量）を抽出する。設計値からの膜厚のずれの大きさを予測する際には、レイアウト情報１３２から抽出した配線幅、配線間隔および配線密度の情報（もしくは、配線幅および配線密度の情報）と、パターン抽出部に１１１よって抽出された特定形状の配線パターンに関する情報とに基づいて予測が行なわれる。具体例については、図８〜図１１を参照して後述することとし、以下ではその概要について説明する。
【００２６】
図２に示すように、第２の情報処理部１２０は、配線パラメータ抽出部１２１と、配線密度補正部１２２と、プロセス影響予測部と１２３と、寄生パラメータ抽出部１２４と、ネットリスト生成部１２５とを含む。
【００２７】
配線パラメータ抽出部１２１（配線密度抽出部）は、各配線の幅、隣接する配線間の間隔および配線密度を、記憶部１２，１３から読み出したＬＳＩのレイアウト情報１３２（ＧＤＳII形式）から抽出する。ここで、配線密度は、半導体集積回路が配置される各配線層のレイアウト領域を複数の領域に区分したとき、各区分領域の面積に対する配線パターン率として区分領域ごとに計算される。
【００２８】
配線密度補正部１２２は、第１の情報処理部１１０のパターン抽出部１１１によって抽出された特定形状の配線パターンが配置されている区分領域において、配線パラメータ抽出部１２１によって抽出された配線密度の値を補正する。具体的には、配線密度補正部１２２は、記憶部１２，１３から読み出したダミーレイアウト情報１３６（ＧＤＳII形式）に基づいてダミー図形のパターン密度を算出し、ダミー図形が配置されている区分領域の本来の配線密度にダミー図形のパターン密度を加算することによって配線密度の値を補正する。
【００２９】
プロセス影響予測部１２３は、レイアウト情報から抽出した配線幅および配線間隔の情報と、配線密度補正部１２２による補正後の配線密度の情報とに基づいて、配線または配線層間の絶縁層の厚みの設計値からのずれの大きさを予測する。具体的には、ＴＥＧ等を利用して予め実験的に取得した、配線または層間絶縁層の厚みの設計値からのずれの大きさと、配線幅、配線間隔および配線密度との関係（図２では、プロセス情報１３４として、数式またはテーブルの形式で予め準備される）に基づいて、設計値からのずれの大きさが推定される。
【００３０】
配線寄生パラメータ抽出部１２４は、プロセス影響予測部によって予測された設計値からのずれの大きさを取り入れた配線および配線層間の絶縁層の厚みに基づいて、各配線の寄生パラメータを抽出する。たとえば、配線抵抗は、予め規定されたシート抵抗値に基づいて決定され、配線容量は、電磁界解析ツールを利用して算出される。
【００３１】
ネットリスト生成部１２５は、レイアウトに対応したネットリスト１３３とＬＶＳ結果データベースを利用して、ＬＰＥの結果を取込んだ実負荷情報付きのネットリスト１３７を生成する。以下、より詳細に説明する。
【００３２】
［形状認識（特定形状の配線パターンの抽出）］
本実施の形態による設計支援装置では、既存のＤＲＣ／ＬＶＳ用ＥＤＡソフトウェアを用いることにより、配線ＬＰＥ用のソフトウェアに複雑な形状認識機能を追加することなく、高速かつユーザによる柔軟な形状認識規則の指定が可能なルールベースの形状認識を実現する。
【００３３】
ルールベースの形状認識では、一般的な認識形状そのものを記憶して一致するものを認識するパターンマッチングと異なり、入力されたレイアウト情報にユーザの記述するルール（図形演算プログラム）に従って図形演算処理を行い、特定形状の配線パターンを抽出する。ルールベースの形状認識の例を以下に具体的に説明する。
【００３４】
図３は、図形演算処理によって、ある太さ以上の配線のコーナー内側部分を取り出す例について説明するための図である。
【００３５】
図４は、図３の図形演算処理を実行するためのルール（図形演算プログラム）を示す図である。図３、図４を参照して、図３（Ａ）に示すような配線パターンのレイアウト情報が存在したとする。
【００３６】
図３（Ａ）を参照して、まず、対象レイヤに対して一定の幅以上の配線（ハッチングを付した配線２０１，２０２）のみを取り出す処理を行なう。この処理は、図４（Ａ）に示すように、ｌａｙｅｒ１に対して、幅（ＷＩＤＴＨ）が１μｍよりも大きい（ＬＡＲＧＥＲ）ものを取り出して、ｗｉｄｅ＿ｌｉｎｅと名付けるというルールとして記述される。
【００３７】
図３（Ｂ）を参照して、次に、図３（Ａ）で取り出した配線２０１，２０２のエッジ２０１ｘ，２０１ｙ，２０２ｘ，２０２ｙを取り出す処理を行なう。この処理は、図４（Ｂ１），（Ｂ２）に示すように、ｗｉｄｅ＿ｌｉｎｅと名付けた配線に対して、ｘ方向のエッジ（ＥＤＧＥ）を取り出してｅｄｇｅｘと名付け、ｙ方向のエッジ（ＥＤＧＥ）を取り出してｅｄｇｅｙと名付けるというルールとして記述される。
【００３８】
図３（Ｃ）を参照して、次に、図３（Ｂ）で取り出した配線のエッジ２０１ｘ，２０１ｙ，２０２ｘ，２０２ｙに対して幅を与える処理を行なう。この処理は、図４（Ｃ１），（Ｃ２）に示すように、ｅｄｇｅｘと名付けたエッジ部分２０１ｘ、２０２ｘをＹ方向に０．００１μｍ拡張（ＷＩＤＥＮ）して（Ｘ方向には０）ｅｄｇｅｘ２と名付け、ｅｄｇｅｙと名付けたエッジ部分２０１ｙ，２０２ｙをＸ方向に０．００１μｍ拡張（ＷＩＤＥＮ）して（Ｘ方向には０）ｅｄｇｅｙ２と名付けるというルールとして記述される。
【００３９】
図３（Ｄ）を参照して、次に、図３（Ｃ）で幅を広げたエッジ部分２０１ｘと２０１ｙの論理積をとる。この処理は、図４（Ｄ）に示すように、ｅｄｇｅｘ２と名付けた部分とｅｄｇｅｙ２と名付けた部分との論理積（ＡＮＤ）を実行し、演算結果をｃｏｒｎｅｒと名付けるというルールとして記述される。
【００４０】
図３（Ｅ）を参照して、次に、図３（Ｄ）の図形演算結果２０３ａ〜２０３ｄのうち対象レイヤと重なる部分を取除く処理を行なうことによって、最終的にコーナー部分２０３ｂを得る。この処理は、対象レイヤ（ｌａｙｅｒ１）とｃｏｎｒｎｅｒと名付けた部分との論理否定を実行し、演算結果をｉｎｎｅｒ＿ｃｏｒｎｅｒと名付けるというルールとして記述される。
【００４１】
［ＤＲＣ／ＬＶＳ用ソフトウェアと配線ＬＰＥソフトウェアのデータ受渡し］
ＤＲＣ／ＬＶＳ用ソフトウェアと配線ＬＰＥソフトウェアの間での情報の受け渡しはＧＤＳII形式のファイルを用いて行なう。具体的には、ＤＲＣ／ＬＶＳ用ＥＤＡソフトウェアは対象形状を認識した後、その形状によって生じる配線または層間絶縁層の厚みにおける設計値からのずれの大きさを決定する。そして、決定した設計値からのずれを、同じずれの大きさが生じる配線密度の大きさに換算する。その後、換算によって得られた配線密度と同じパターン密度を有するＧＤＳIIファイルのダミー図形を生成する。生成したダミー図形のＧＤＳIIファイル（ダミーレイアウト情報）を図２の第２の情報処理部１２０（配線ＬＰＥソフトウェア）に渡す。このとき、配線ＬＰＥソフトウェアの仕様に合わせてダミー図形情報を生成する必要があるので、ＧＤＳII形式としている。第２の情報処理部では、ダミー図形の密度を実際の配線密度に加算することによって実際の配線密度を補正する計算を行なう。以下、具体的に説明する。
【００４２】
図５は、図３、図４の例で抽出した特定形状から決定された膜厚の補正量の情報を、ＬＰＥソフトウェアに引き渡すまでの手順を示すフローチャートである。図５を参照して、ステップＳ１０１で、図２の第１の情報処理部１１０は、図形演算ルールを用いて図３（Ｅ）に示す特定形状（配線のコーナー）の箇所２０３ｂを認識したとする。
【００４３】
次のステップＳ１０２で、第１の情報処理部１１０は、図形演算ルールを用いて特定箇所における配線の太さを取得する。配線または層間絶縁層の厚みにおける設計値からのずれの大きさは、特定形状の箇所２０３ｂでの配線の太さに関係するからである。
【００４４】
次のステップＳ１０３で、第１の情報処理部１１０は、配線幅ｗから膜厚補正量Δｔを所定の計算式Δｔ＝ｆ（ｗ）に従って計算する。この計算式は、事前にＴＥＧなどを用いた測定結果から用意しておく必要がある。
【００４５】
次のステップＳ１０４で、第１の情報処理部１１０は、ステップＳ１０３で計算した膜厚補正量Δｔに相当する配線密度ｄを所定の計算式ｄ＝ｇ（Δｔ）に従って計算する。この計算式は、事前にＴＥＧなどを用いた測定結果から用意しておく必要がある。
【００４６】
次のステップＳ１０５で、第１の情報処理部１１０は、ステップＳ１０４で計算した配線密度ｄと同じパターン密度を有するダミー図形を、抽出した特定箇所の周辺の座標に生成する。具体例を図６に示す。
【００４７】
図６は、図５のステップＳ１０５で生成するダミー図形の一例を示す図である。抽出した配線のコーナーの近傍の領域２０４にダミー図形２０５が生成される。
【００４８】
再び図５を参照して、次のステップＳ１０６で、第１の情報処理部１１０は、ステップＳ１０５で生成したダミー図形の情報（ダミーレイアウト情報）をＧＤＳIIファイル形式で格納し、受け渡しデータとする。
【００４９】
［パターン抽出および受渡しデータ作成の他の例］
図７は、パターン抽出および受渡しデータ作成の他の例を説明するための図である。図７（Ａ）に示すような３重配線のコーナー部分が製造プロセスの影響を受けて設計値の膜厚からずれが生じるものとする。
【００５０】
図７（Ｂ）を参照して、図２の第１の情報処理部１１０は、図３、図４で説明したのと同様の方法で各配線のコーナー内側部分３０１〜３０３を認識する。
【００５１】
図７（Ｃ）を参照して、第１の情報処理部１１０は、各配線のコーナー内側部分をＸ方向、Ｙ方向に所定の長さ伸張させた図形３０１ｅ〜３０３ｅを生成する。そして、第１の情報処理部１１０は、生成した図形３０１ｅ〜３０３ｅに基づいて、膜厚が製造プロセスに影響される領域３０４を認識する。
【００５２】
図７（Ｄ）を参照して、第１の情報処理部１１０は、図７（Ｃ）で認識した領域３０４の近辺にダミー図形３０５を生成する。
【００５３】
［配線ＬＰＥソフトウェア（第２の情報処理部１２０）による処理］
第２の情報処理部１２０は、第１の情報処理部（ＤＲＣ／ＬＶＳ用のＥＤＡソフトウェア）で生成された補正情報（ダミーレイアウト情報）を受け取り、受取った補正情報から補正量を求めて膜厚補正を行なう。その後、実際のＬＰＥ処理が実行される。
【００５４】
補正情報から補正量を求める方法は、配線ＬＰＥソフトウェア（第２の情報処理部１２０）が決定する。したがって、補正情報を生成するＤＲＣ／ＬＶＳ用のＥＤＡソフトウェア（第１の情報処理部１１０）側では、この方法に合うように補正情報のＧＤＳIIファイル（ダミーレイアウト情報）を生成する必要がある。これは、適切な補正情報の計算式と図形形状の認識ルールとを、ユーザがＤＲＣ／ＬＶＳ用のＥＤＡソフトウェアに入力することで実現されるので、ＤＲＣ／ＬＶＳ用のＥＤＡソフトウェアそのものを修正する必要はない。
【００５５】
以下に具体例を示す。補正量を求める具体的方法は、ダミーレイアウト情報からパターン密度を計算し、計算したダミー図形の密度を実際の配線密度に加えることによるものとする。
【００５６】
図８は、図２の第２の情報処理部１２０が配線ＬＰＥを実行する手順を示すフローチャートである。
【００５７】
図８を参照して、第２の情報処理部１２０は、ＬＳＩのレイアウト情報１３２（ＧＤＳII形式）を読み込み（ステップＳ４０１）、読み込んだＬＳＩのレイアウト情報１３２に基づいて配線幅、配線間隔、および配線密度を計算する（Ｓ４０２）。配線密度は、半導体集積回路が配置される各配線層のレイアウト領域を複数の領域に区分したとき、各区分領域の面積に対する配線パターン率として区分領域ごとに計算される。
【００５８】
第２の情報処理部１２０は、さらに、ダミーレイアウト情報１３６（ＧＤＳII形式）を読み込み（ステップＳ４０３）、読み込んだダミーレイアウト情報１３６からダミー図形のパターン密度を実際の配線密度の補正量として計算する（ステップＳ４０４）。
【００５９】
次のステップＳ４０５で、第２の情報処理部１２０は、ダミー図形の配置されている区分領域において実際の配線密度にダミー図形のパターン密度を加算することによって、配線密度の値を補正する。
【００６０】
次にステップＳ４０６で、第２の情報処理部１２０は、ステップＳ４０２で計算した配線幅および配線間隔とステップＳ４０５による補正後の配線密度とを用いて、配線または層間絶縁層の膜厚の設計値を製造プロセスの影響を取り入れた値に補正する。
【００６１】
次のステップＳ４０７で、第２の情報処理部１２０は、ステップＳ４０６による補正後の配線膜厚および層間絶縁層の膜厚を用いて、配線の寄生抵抗および寄生容量を抽出する。
【００６２】
次のステップＳ４０８で、第２の情報処理部１２０は、ステップＳ４０７で抽出した実負荷情報（寄生パラメータ）を取り入れたネットリストを生成する。
【００６３】
（１．配線ＬＰＥソフトウェアによるダミーパターンの読み込み機能について）
商用の配線ＬＰＥツールでは、ＬＰＥ対象となるＬＳＩのパターンレイアウトデータ（ＧＤＳIIファイル）に加えて、配線密度調整用のダミーパターンのみを含んだＧＤＳIIファイルを追加で読み込む機能が既に実装されている。たとえば、ＣＭＰ処理では、配線のメタル材料の分布がチップ全体にわたってほぼ均一であることが望ましいので、配線の無い領域にダミーメタルを挿入してメタル密度を均一にする処理が一般に行なわれている。このダミーメタルのＧＤＳファイルは、ＬＳＩのパターンレイアウトデータとは別に作成されて、設計支援装置に読み込まれる。
【００６４】
図９は、配線ＬＰＥソフトウェアによるダミーパターンファイルの読み込み機能について説明するための図である。図９を参照して、本来のＬＰＥ対象のレイアウト情報を表わすＧＤＳファイルとは別に、ダミーパターンのＧＤＳファイルを読み込み、これらのパターンを合わせたパターンレイアウトに対して配線密度計算およびＬＰＥが実行される。
【００６５】
このように、ＬＰＥ対象のレイアウト情報に加えて別のダミーのレイアウト情報を読み込んで処理を行なう機能自体は既に実装されているため、本実施の形態による設計支援装置で用いられる配線ＬＰＥ用ソフトウェアに、配線密度補正のためのダミーパターンを追加で読み込む機能を実装するのにかかるコストは小さいものと考えられる。一方で、既存の機能では追加的に読み込んだダミーレイアウトを本来のレイアウト情報にマージ（merge）する処理しか想定されていない。これに対して、本実施の形態の場合には、ダミーのレイアウト情報は配線密度の補正情報としてのみ取扱われ、本来のパターンレイアウトと同列に扱われるものでない。この点で本実施の形態による処理方法は、従来のＬＰＥ用ソフトウェアによる処理方法と異なっている。
【００６６】
（２．配線密度に応じた配線膜厚の補正機能について）
商用ＬＰＥツールでは、配線密度に応じて配線の膜厚を補正する機能が既に実装されている。
【００６７】
図１０は、配線ＬＰＥソフトウェアによる配線膜厚の補正機能について説明するための図である。図１０を参照して、配線膜厚を補正するために、まず、入力されたＬＳＩのレイアウトが複数の領域３１１〜３１８に区分される。そして、区分領域３１１〜３１８ごとに配線密度（パターン占有率）ｄ１〜ｄ８（％）が計算される。次に、事前にテクノロジファイルの作成者が入力した膜厚の補正量を表わす式Δｔ＝ｆ（ｗ，ｓ，ｄ）に従って、配線幅ｗ、配線間隔ｓ、および配線密度ｄから配線膜厚の補正量Δｔが計算される。たとえば、図１０の区分領域３１８では、配線３２０の幅がｗであり、配線３１９，３２０間の間隔がｓであり、これらの値と配線密度ｄ８によって補正量Δｔが計算される。そして、この補正量Δｔを膜厚設計値に加算したものに対して、配線抵抗および配線容量を抽出する処理が行なわれる。
【００６８】
本実施の形態による設計支援装置は、上記の配線密度ｄを補正するものであるので、容易に実装することが可能である。
【００６９】
図１１は、配線密度の補正手順を具体的に説明するための図である。
図２、図１１を参照して、本実施の形態では、配線ＬＰＥを実行する図２の第２の情報処理部１２０は、従来必要としていたファイル（ＬＰＥ対象レイアウト１３２、ネットリスト１３３、プロセス情報１３４、およびＬＶＳ結果１３５）に加えて、膜厚補正用のダミーパターンである第１の情報処理部１１０（ＤＲＣ／ＬＶＳ用ソフトウェア）が出力したダミーレイアウト情報１３６を読み込む。具体的に、図１１（Ａ）に示すように、配線レイアウト（３３１〜３３３など）と補正用ダミーレイアウト３３４とが読み込まれる。
【００７０】
次に、図１１（Ｂ）に示すように、配線膜厚および層間絶縁層の膜厚を補正する段階で、配線レイアウトから実配線密度が計算され、補正用ダミーレイアウトから３３４からダミー密度が計算される。ダミー密度は、補正用ダミーレイアウト３３４が存在する区分領域３３０でのみ計算されている。そして、この区分領域３３０では、実配線密度にダミー密度を加算することによって配線密度が補正される。
【００７１】
次に、図１１（Ｃ）に示すように、配線膜厚および補正後の配線密度の情報を用いて、膜厚補正値が決定される。したがって、ダミー図形３３４が配置されている区分領域３３０では、形状依存性を考慮した膜厚補正値が得られる。このように補正された膜厚を用いてＬＰＥの処理を行い、配線の寄生抵抗、寄生容量が求められる。求めた寄生抵抗、寄生容量を含むネットリストを出力することによってＬＰＥ処理が完了する。
【００７２】
今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７３】
１  コンピュータ本体、１０  ＣＰＵ、１２  ＲＡＭ（記憶部）、１３  ハードディスク（記憶部）、１１０  第１の情報処理部、１１１  パターン抽出部、１１２  プロセス影響換算部、１１３  ダミーレイアウト情報生成部、１２０  第２の情報処理部、１２１  配線パラメータ抽出部、１２２  配線密度補正部、１２３  プロセス影響予測部、１２４  配線寄生パラメータ抽出部、１２５  ネットリスト生成部、１３１  形状認識ルールファイル、１３２  ＬＳＩのレイアウト情報、１３３  ネットリスト、１３６  ダミーレイアウト情報、１３７  実負荷情報付きネットリスト、２０５，３０５，３３４  ダミー図形、３１１〜３１８  区分領域。
【図１】
2013109498.tif 000003
【図２】
2013109498.tif 000004
【図３】
2013109498.tif 000005
【図４】
2013109498.tif 000006
【図５】
2013109498.tif 000007
【図６】
2013109498.tif 000008
【図７】
2013109498.tif 000009
【図８】
2013109498.tif 000010
【図９】
2013109498.tif 000011
【図１０】
2013109498.tif 000012
【図１１】
2013109498.tif 000013