【誤訳訂正書】
【提出日】平成26年8月28日(2014.8.28)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
お互いが隣接しあったｎ個の操作トランスコンダクタンス増幅器と、ｎ−１個のＯＴＡ−Ｃ副回路系統と、ｎ個の接地キャパシタと、を備えた第ｎ次のフェースシフト正弦波オシレータであって、
前記操作トランスコンダクタンス増幅器のそれぞれが、
入力リンクに接続された第１入力と、
接地された第２入力と、
第１操作トランスコンダクタンス増幅器の前記入力リンクに接続された第１出力と、
を有し、
前記ＯＴＡ−Ｃ副回路系統のそれぞれが、
第２操作トランスコンダクタンス増幅器から第ｎ操作トランスコンダクタンス増幅器のうちの１つの操作トランスコンダクタンス増幅器の前記入力リンクに接続された副回路第１入力と
接地された副回路第２入力と、
前記副回路第１入力に接続された副回路出力と、
を有し、
前記接地キャパシタのそれぞれが、
対応する前記入力リンクに接続された一端と、
接地された他端と、
を有し、
第１操作トランスコンダクタンス増幅器から第ｎ−１トランスコンダクタンス増幅器のそれぞれは、隣接した前記操作トランスコンダクタンス増幅器の前記入力リンクに接続された第２出力をさらに有する、
第ｎ次のフェースシフト正弦波オシレータ。
【請求項２】
前記操作トランスコンダクタンス増幅器のトランスコンダクタンス値を発振条件に設定する、請求項１に記載の第ｎ次のフェースシフト正弦波オシレータ。
【請求項３】
２つの隣接し合った操作トランスコンダクタンス増幅器の間の出力位相差が９０度よりも小さい場合には、前記２つの隣接し合った操作トランスコンダクタンス増幅器の間に接続された前記ＯＴＡ−Ｃ副回路系統のトランスコンダクタンス値を正値（＋Ｇ）として、非理想的な効果により生じる位相差及び周波数差を補償し、
２つの隣接し合った操作トランスコンダクタンス増幅器の間の出力位相差が９０度よりも大きい場合には、前記２つの隣接し合った操作トランスコンダクタンス増幅器の間に接続された前記ＯＴＡ−Ｃ副回路系統のトランスコンダクタンス値を負値（−Ｇ）として、非理想的な効果により生じる位相差及び周波数差を補償する、
請求項１に記載の第ｎ次のフェースシフト正弦波オシレータ。
【請求項４】
前記ＯＴＡ−Ｃ副回路系統のトランスコンダクタンス値を増加することにより前記操作トランスコンダクタンス増幅器の出力位相差を増加させ、前記ＯＴＡ−Ｃ副回路系統のトランスコンダクタンス値を減少することにより前記操作トランスコンダクタンス増幅器の出力位相差を減少させる、
請求項１に記載の第ｎ次のフェースシフト正弦波オシレータ。
【請求項５】
前記接地キャパシタのキャパシタンス値により動作周波数を決定する、請求項１に記載の第ｎ次のフェースシフト正弦波オシレータ。
【請求項６】
前記ＯＴＡ−Ｃ副回路系統のそれぞれは、第２代電流制御コンベヤーである、請求項１に記載の第ｎ次のフェースシフト正弦波オシレータ。
【請求項７】
前記ＯＴＡ−Ｃ副回路系統のそれぞれは、第２代電流コンベヤー（ＣＣＩＩ）であり、前記ＯＴＡ−Ｃ副回路系統の前記副回路第１入力に接続され抵抗値が前記ＯＴＡ−Ｃ副回路系統のトランスコンダクタンス値の逆数に関係する接地抵抗を有する、
請求項１に記載の第ｎ次のフェースシフト正弦波オシレータ。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】０１３５
【訂正方法】変更
【訂正の内容】
【０１３５】
上記の3つの式は未だ、標準の第3次特性方程式の形を保っている。もし、図12に示した2つ、または3組のOTA-C副回路系統で、2つまたは3つの接地キャパシタを置き換えれば、それら最後の特性方程式は依然として標準方程式の形を保っていることは、明らかであらう。そして、90°以上180°以下の固定フェース・シフトのある、正弦波オシレータ構造が実現できるのである。90°以上180°以下のフェース・シフトのある、電圧モードと電流モードの第n次単一端末入OTA接地キャパシタ・オシレータ構造は図13（ｎは奇数）と図14（ｎは偶数）にそれぞれ示されている。実際の位相差はアドミタンスsC+gの実数部と、虚数部の大きさに左右されることに注意されたい。
図１３及び１４は、ｎ個の操作トランスコンダクタンス増幅器（ＯＴＡ−Ｃ）と、ｎ個の接地キャパシタと、図１２に示したｎ−１個のＯＴＡ−Ｃ副回路系統と、を備えた第ｎ次のフェースシフト正弦波オシレータを示す。
上記のＯＴＡ−Ｃは互いに隣接し合っており、それぞれのＯＴＡ−Ｃは、２つの入力と第１出力とを有している。２つの入力のうちの１つは入力リンク（図１３及び図１４のＶ１、Ｖ２、・・・Ｖｎと記載された接続ノード）に接続され、他の入力は接地されている。第１出力は、第１ＯＴＡ−Ｃの入力リンク（「Ｖ１」と記載された接続ノード）に接続されている。接地キャパシタの一端は対応する入力リンクに接続され、他端は接地されている。
ＯＴＡ−Ｃ副回路系統のそれぞれは、さらに、副回路第１入力と、副回路第２入力と、副回路出力と、を有している。副回路第１入力は、第２操作トランスコンダクタンス増幅器から第ｎ操作トランスコンダクタンス増幅器のうちの１つの操作トランスコンダクタンス増幅器の入力リンクに接続されている。副回路第２入力は、接地されている。副回路出力は副回路第１入力に接続されている。
第１ＯＴＡ−Ｃから第ｎ−１ＯＴＡ−ＣまでのＯＴＡ−Ｃは、それぞれ、第２出力を有している。それぞれの第２出力は、隣接するＯＴＡ−Ｃの入力リンクに接続される。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】０１３６
【訂正方法】変更
【訂正の内容】
【０１３６】
5つの単一端末入力OTAs、と3つの接地キャパシタを使用した、電圧モード３相(フェース・シフト120°)と、電流モード6相(フェース・シフト60°)オシレータ構造を図１４Aに示す。C1=C2=C3=C、ωＣ＝ｓｑｒｔ（３）＊ｇ（ｓｑｒｔ（３）は、３の平方根を意味する）と の場合、これは容易に実現できる。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】０１３９
【訂正方法】変更
【訂正の内容】
【０１３９】
これは依然として標準特性方程式である。C1=C2=C3=CでありかつωＣ＝ｓｑｒｔ（３）＊ｇ（ｓｑｒｔ（３）は、３の平方根を意味する）、V1はV2に120°遅れ、V2はV3に120°遅れている。そして、電圧モードと電量モードの出力シグナルの間の位相関係は図15に示されている。これは電圧モード３相（フェース・シフト120°)と、電流モード６相(フェース・シフト60°)のオシレータ構造である。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】０１５８
【訂正方法】変更
【訂正の内容】
【０１５８】
5つの単一端末入力OTAsと3つの接地キャパシタを使って製作した電流モード６相(フェース・シフト60°)正弦波オシレータ構造(図21を参照)はC1=C2=C3=C、ωＣ＝ｓｑｒｔ（３）＊ｇ（ｓｑｒｔ（３）は、３の平方根を意味する）で、V1はV2に60°遅れ、V2はV3に60°遅れている場合、実現できる。図21に示された電流モード６相オシレータ構造の特性方程式は、
【誤訳訂正６】
【訂正対象書類名】明細書
【訂正対象項目名】０１６７
【訂正方法】変更
【訂正の内容】
【０１６７】
これはもし、係数がみな正のとき、上記の式は標準の特性式と一致する。C1=C2=C3=C、ωＣ＝ｓｑｒｔ（３）＊ｇ（ｓｑｒｔ（３）は、３の平方根を意味する）で、V1はV2に60°遅れ、V2はV3に60°遅れる場合、電圧モードと、電流モードの出力シグナルの間の位相関係を図22に示す。故に図20に示した回路は電流モード６相オシレータで、そのフェース・シフトは60°である。
【誤訳訂正７】
【訂正対象書類名】明細書
【訂正対象項目名】０２２３
【訂正方法】変更
【訂正の内容】
【０２２３】
集積回路のサイズが小さければ小さいほどICチップに乗せる部品の特性値を正確に定めることは困難になる。このことはレジスタとキャパシタの長い間の問題であった。一体どういうように工夫したら、ICチップ上のオームやファラッド値の精度を向上できるのか？ただ2つのアクティブ素子、即ち操作トランスコンダクタンス増幅器(OTAs)と、第2代電流制御コンベヤー（second-generation current controlled conveyors (CCCIIs) [29]だけがこの利益に予かれるのである。これらのアクティブ素子は、通常のアクティブ素子として働く状態と、抵抗（レジスタ）として働く状態との両方の２つの状態を１つの素子自体においてとりうるため、回路設計において抵抗が必要なくなる。そのため、これらのアクティブ素子は、他の種類のアクティブ素子に勝るのである。故に集積回路のサイズが小さくなるほど、ICチップに乗せる高精度のレジスタの製造が困難となり、2つのアクティブ素子、OTAsとCCCIIsは回路設計上、その重要性を益すことになる。明らかに、レジスタのないアクティブ回路は、レジスタを有する通常の回路と比べて、その構造が大いに簡単となる。前者は、集積回路が小さくなった時に高精度の抵抗をどのように製造するかという問題がなくなる。これは我々がOTAsとCCCIIsを設計上アクティブ素子に使う由縁である。一方、CCCII-C回路は、ＣＣＣＩＩを第２代電流コンベヤー（ＣＣＩＩ）とＣＣＩＩのＸ端子における直列抵抗とに置き換えることにより、容易に対応するＣＣＩＩ [30]−ＲＣ回路に変換可能であるが、ＣＣＩＩ−ＲＣ回路において追加された抵抗は、抵抗を必要としない回路と比べてチップ面積を増加させ、また、ＩＣチップ上に抵抗を製造すると抵抗のオーム値が正確でなくなるため、出力信号の性能を低下させる。