【手続補正書】
【提出日】平成26年10月23日(2014.10.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の信号源からの電流信号が出力される出力線と、
前記出力線に電気的に接続されたカレントミラー回路と、
基準電流信号と、前記カレントミラー回路が出力するミラー電流信号とが入力され、前記基準電流信号と前記ミラー電流信号との大きさを比較した結果に応じた信号を出力する比較部と、
を有することを特徴とする電子回路。
【請求項２】
前記複数の信号源を有し、
前記複数の信号源のそれぞれが、光電変換部と、前記光電変換部で発生した電荷の量に応じた大きさの電流を前記電流信号として出力する増幅回路と、を含むことを特徴とする請求項１に記載の電子回路。
【請求項３】
前記基準電流信号はランプ電流信号であり、
前記比較部から出力される前記信号に基づいて、前記ミラー電流信号の大きさをデジタル信号に変換するアナログデジタル変換部を有することを特徴とする請求項２に記載の電子回路。
【請求項４】
前記ランプ電流信号を出力するランプ電流信号源を有し、
前記増幅回路に含まれる少なくとも１つのトランジスタ、及び当該１つのトランジスタに接続された素子が構成する回路が、前記ランプ電流信号源に含まれる１つのトランジスタ、及び当該１つのトランジスタに接続された素子が構成する回路と同一であることを特徴とする請求項３に記載の電子回路。
【請求項５】
前記複数の信号源から出力される前記電流信号に対する前記ミラー電流信号の増幅率を切り替える増幅率制御手段を有することを特徴とする請求項１乃至請求項４のいずれか一項に記載の電子回路。
【請求項６】
前記カレントミラー回路の出力側には、複数のトランジスタが並列に接続され、
前記増幅率制御手段は前記複数のトランジスタのうち並列に接続されるトランジスタの数を変化させることによって、前記増幅率を切り替えることを特徴とする請求項５に記載の電子回路。
【請求項７】
前記増幅率制御手段は、前記複数の信号源のうち１つの信号源のみが前記電流信号を出力しているときに、前記増幅率を切り替えることを特徴とする請求項５または請求項６に記載の電子回路。
【請求項８】
前記増幅率制御手段は、前記複数の信号源のうち２つ以上の信号源が並行して前記電流信号を出力しているときの増幅率に対して、前記複数の信号源のうち１つのみの画素が前記電流信号を出力しているときの増幅率が大きくなるように、前記増幅率を切り替えることを特徴とする請求項５乃至請求項７のいずれか一項に記載の電子回路。
【請求項９】
前記複数の信号源のうち２つ以上の信号源からの前記電流信号が並行して前記出力線に出力され、
該２つ以上の信号源からの前記電流信号が前記カレントミラー回路に入力される前に加算されることを特徴とする請求項１乃至請求項８のいずれか一項に記載の電子回路。
【請求項１０】
前記複数の信号源には、共通のバイアス電流源からバイアス電流が供給され、
共通のバイアス電流源の電流の大きさは、前記複数の信号源のうち１つの信号源のみから前記電流信号が出力されるときに比べて、前記複数の信号源のうち２つ以上の信号源から並行して前記電流信号が出力されるときのほうが大きいことを特徴とする請求項９に記載の電子回路。
【請求項１１】
前記比較部の前記信号が出力される出力ノードには、前記ミラー電流信号を出力するトランジスタ、及び前記基準電流信号を出力するトランジスタが接続されたことを特徴とする請求項１乃至請求項１０のいずれか一項に記載の電子回路。
【請求項１２】
前記比較部の前記信号が出力される出力ノードに接続されたトランジスタの数は、前記出力線に前記電流信号を出力する前記複数の信号源の数よりも少ないことを特徴とする請求項１乃至請求項１１のいずれか一項に記載の電子回路。
【請求項１３】
半導体基板を有し、
前記半導体基板に前記光電変換部が配され、
前記半導体基板の第１主面に前記出力線が配され、
前記第１主面とは反対側の第２主面から前記光電変換部に光が入射することを特徴とする請求項２に記載の電子回路。
【請求項１４】
第２半導体基板を有し、
前記半導体基板、及び前記第２半導体基板が前記出力線を間に挟んで対向して配され、
前記第２半導体基板に前記増幅回路、または前記カレントミラー回路のいずれかが配されることを特徴とする請求項１３に記載の電子回路。
【請求項１５】
複数の信号源からの電流信号が出力される出力線と、
前記出力線に電気的に接続されたインピーダンス変換部と、
基準電流信号と、前記インピーダンス変換部から出力される第２の電流信号とが入力され、前記基準電流信号と前記第２の電流信号との大きさを比較した結果に応じた信号を出力する比較部と、
を有することを特徴とする電子回路。
【請求項１６】
前記インピーダンス変換部が、ゲート接地回路であることを特徴とする請求項１５に記載の電子回路。
【請求項１７】
前記インピーダンス変換部が、カレントミラー回路であることを特徴とする請求項１５に記載の電子回路。
【請求項１８】
第１の出力線と、
第２の出力線と、
光電変換部、および、前記第１の出力線に第１の電流を出力する第１のトランジスタをそれぞれが含む複数の画素と、
前記第２の出力線に電気的に接続され、前記第２の出力線に第２の電流を出力する第２のトランジスタに、アナログデジタル変換のための信号を供給する信号源と、
前記第１の出力線に電気的に接続された第３のトランジスタ、および、前記第２の出力線に電気的に接続された第４のトランジスタを含む回路と、を有し、
前記第３のトランジスタのゲートは、前記第４のトランジスタのゲートおよび前記ぢあ１の出力線にそれぞれ接続され、
前記第１のトランジスタからの前記第１の電流と前記第２のトランジスタからの前記第２の電流とを比較し、比較の結果を示す信号を出力する、
ことを特徴とする電子回路。
【請求項１９】
第１の出力線と、
第２の出力線と、
光電変換部、および、前記第１の出力線に第１の電流を出力する第１のトランジスタをそれぞれが含む複数の画素と、
第２のトランジスタにアナログデジタル変換のための信号を供給する信号源と、
前記第１の出力線と前記第２の出力線との間の電気経路に配され、バイアス電源が供給されるゲートを備える増幅トランジスタを含む増幅部と、を有し、
前記第１のトランジスタからの前記第１の電流と前記第２のトランジスタからの前記第２の電流とを比較し、比較の結果を示す信号を出力する、
ことを特徴とする電子回路。
【請求項２０】
第１の出力線と、
第２の出力線と、
光電変換部、および、前記第１の出力線に第１の電流を出力する第１のトランジスタをそれぞれが含む複数の画素と、
前記第１のトランジスタと同じ構造を有し、前記第２の出力線に第２の信号を出力する第２のトランジスタに、基準信号を供給する信号源と、
前記第１の出力線、および、前記第２の出力線のそれぞれに接続されたカレントミラー回路と、を有し、
前記第１のトランジスタと、前記第２のトランジスタと、前記カレントミラー回路とが、前記第１のトランジスタからの前記第１の電流と前記第２のトランジスタからの前記第２の電流とを比較し、比較の結果を示す信号を出力する、
ことを特徴とする電子回路。
【請求項２１】
前記第１のトランジスタに接続された第１の負荷と、
前記第２のトランジスタに接続された第２の負荷と、を有し、
前記第１の負荷のインピーダンスと、前記第２の負荷のインピーダンスとが等しい、
ことを特徴とする請求項２０に記載の電子回路。
【請求項２２】
前記信号源が容量素子を含む、
ことを特徴とする請求項１８乃至請求項２１のいずれか一項に記載の電子回路。
【請求項２３】
前記比較の結果を示す信号に基づいて、アナログ信号をデジタル信号に変換するアナログデジタル変換部を有する、
ことを特徴とする請求項１８乃至請求項２２のいずれか一項に記載の電子回路。
【請求項２４】
前記複数の画素のそれぞれが、前記第１のトランジスタに接続された選択トランジスタを含む、
ことを特徴とする請求項１８乃至請求項２３のいずれか一項に記載の電子回路。