(57)【要約】      （修正有）【課題】デフォーカス時において、レジストパターンのコーナー部での断線の抑制が可能であり、マスク作成工程におけるプロセスマージンを拡大する。【解決手段】第１のコーナー部を有する帯状パターンを含むマスクパターンの設計レイアウトデータに対してＯＰＣ処理を行う工程ＳＴＥＰ１と、ＯＰＣ処理されたマスクパターンを用いて、プロセスコンディション変動時の条件で露光した際のレジストパターンの形状を取得する工程ＳＴＥＰ２と、第１のコーナー部に対応するレジストパターンの第２のコーナー部の幅を取得する工程ＳＴＥＰ６と、第２のコーナー部の幅が所定の基準値以下である場合、透光性基板に形成された帯状パターンの第１のコーナー部の内側に補正パターンを配置する工程ＳＴＥＰ８と、を有する。【選択図】図１
2013109289.tif 000002
【特許請求の範囲】
【請求項１】
第１のコーナー部を有する帯状パターンを含むマスクパターンの設計レイアウトデータに対してＯＰＣ処理を行う工程と、
前記ＯＰＣ処理された前記マスクパターンを用いて、プロセスコンディション変動時の条件で露光した際のレジストパターンの形状を取得する工程と、
前記第１のコーナー部に対応する前記レジストパターンの第２のコーナー部の幅を取得する工程と、
前記第２のコーナー部の幅が所定の基準値以下である場合、透光性基板に形成された前記帯状パターンの前記第１のコーナー部の内側に補正パターンを配置する工程と、
を有することを特徴とするマスク作成方法。
【請求項２】
前記第１のコーナー部が９０度の角度で曲がっている場合、前記補正パターンとして、前記第１のコーナー部の内側を構成する前記帯状パターンの第１及び第２の辺と接触する三角形パターンを配置することを特徴とする請求項１記載のマスク作成方法。
【請求項３】
前記第１のコーナー部が４５度の角度で曲がっている場合、前記第１のコーナー部の内側に、前記補正パターンとして四角形パターンを配置することを特徴とする請求項１記載のマスク作成方法。
【請求項４】
前記四角形パターンは、２つ長辺及び２つの短辺を有し、
前記第１のコーナー部の内側は、前記帯状パターンの第１及び第２の辺により構成されており、
前記四角形パターンは、該四角形パターンの一方の長辺が前記第１の辺と接触し、かつ前記四角形パターンの他方の長辺と１つの短辺とで構成される角が、前記第２の辺上に位置するように配置することを特徴とする請求項３記載のマスク作成方法。
【請求項５】
請求項１ないし４のうち、いずれか１項記載のマスク作成方法を用いて作成されたマスクを準備する工程と、
前記マスクを用いたフォトリソグラフィ技術により、基板上に加工用レジストパターンを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記加工用レジストパターンを介して、前記基板を加工する工程と、
前記基板を加工後に、前記加工用レジストパターンを除去する工程と、
を含むことを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マスク作成方法、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造工程では、所望の形状とされたマスクパターンを有するフォト用マスク（「レチクル」ともいう）を用いて、フォトリソグラフィ技術により半導体基板上に上記マスクパターンを転写することが一般的に行われている。
【０００３】
フォト用マスクは、ガラス等の透光性基板上に遮光膜となる金属膜(モリブデンやモリブデンシリサイド等)を堆積させ、次いで、該金属膜上にレジスト膜（感光性樹脂膜）を塗布し、次いで、マスクパターンを形成するためのレイアウトデータに基づき、電子線等を用いてレジスト膜に描画を行い、その後、現像したレジストパターンをマスクとするエッチングにより金属膜をパターニングすることで作成される。
【０００４】
近年の半導体装置の微細化は、マスクプロセス技術、光リソグラフィ技術、及びエッチング技術等の微細パターン形成技術の飛躍的な進歩により実現されている。
【０００５】
パターンサイズが充分大きい時代には、半導体基板上に形成したいパターンの平面形状をそのまま設計パターンとして描き、該設計パターンに忠実なマスクパターンを作成した後、マスクパターンを投影光学系によって半導体基板上に転写し、下地をエッチングすることによって、半導体基板上に略設計パターン通りのマスクパターンを形成することができた。
【０００６】
しかしパターンの微細化が進むにつれて、各プロセスでパターンを忠実に形成することが困難になってきており、最終仕上がり寸法が設計パターン通りにならないという問題が生じてきた。
【０００７】
これらの問題を解決するために、各プロセスでの変換差を考慮して、最終仕上がり寸法が設計パターンと等しくなるように、設計パターンと異なるマスクパターンを作成するマスクデータ処理が非常に重要になってきている。
【０００８】
フォト用マスクに形成された微細なマスクパターンを、できるだけ正確に半導体基板上に転写するための一つの方法として、ＯＰＣ（光学近接効果補正）を適用したフォトマスクを用いることが一般的に行われている。
このようなＯＰＣ処理を行うことで、最終仕上がり寸法が所望になるように、マスクパターンを適切に補正している。
【０００９】
図１０は、９０度でクランクしたマスクパターン、及び該マスクパターンにより形成されるベストフォーカスでのレジストパターンを模式的に示す平面図である。
しかしながら、図１０に示すように、９０度でクランクしたマスクパターン１０１を用いて、ベストフォーカスでレジストパターン１０２を形成する場合、９０度でクランクする箇所において、ＯＰＣ処理による補正が過剰となり、レジストパターン１０２の形状にうねりが生じる恐れがあった。
【００１０】
図１１は、４５度でクランクするマスクパターン、及び該マスクパターンにより形成されるベストフォーカスでのレジストパターンを模式的に示す平面図である。
特許文献１には、レジストパターン１０２に生じるうねりを抑制する方法として、図１１に示すように、図１０において９０度でクランクする部分を面取りして、４５度でクランクするマスクパターン１０４を形成し、マスクパターン１０４により形成されるベストフォーカスでのレジストパターン１０５に発生するうねりを抑制可能な光学近似補正が開示されている。
【００１１】
また、特許文献２には、コンピュータに、第１の配線と、第１の配線と直角に接続する第２の配線とが存在する図形を、設計データから抽出させる工程と、第１の配線と第２の配線が直角に接続している部分を９０度以外の角度で接続させるように変更した新たな設計データを作成する工程と、を具備する半導体装置の設計データ処理方法が開示されている。
【００１２】
一方、近年、プロセスウインドＯＰＣ（Ｐｒｏｃｅｓｓ  Ｗｉｎｄｏｗ  ＯＰＣ）と呼ばれる技術が開発されている（例えば、特許文献３参照。）。
プロセスウインドとは、良好な形状とされたレジストパターンを形成可能なパラメータ（具体的には、フォーカス、露光量、マスクの寸法ばらつき等）の範囲のことをいう。
【００１３】
プロセスウインドＯＰＣでは、プロセスパラメータ（フォーカス／露光量）を振ってプロセスウインドが無いかチェックし、プロセスウインドの狭いパターンがあった場合には、プロセスウインドの狭いパターンのターゲットをシフトさせてマージンを向上させる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００５−３０１２９６号公報
【特許文献２】特開２００７−３３９１９号公報
【特許文献３】特開２０１０−１５２３５６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
図１２は、図１１に示すベストフォーカス時のレジストパターン、及びデフォーカス時のレジストパターン（デフォーカス＋６０ｎｍ）を模式的に示す平面図である。
【００１６】
しかしながら、図１２に示すように、特許文献１記載の光学近似補正を用いた場合、ベストフォーカス時には所望の形状（レイアウトで描かれた半導体基板上に形成したい形状）とされたレジストパターン１０５を得ることができても、デフォーカス時では、ＯＰＣによる補正量が十分でないため、コーナー付近のレジストパターン１０７の幅が顕著に細くなり、プロセスマージンが減少するという問題があった。
【００１７】
上記問題は、特に、半導体装置のうちの１つであるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のように、微細な繰り返しパターンを形成する場合、繰り返しパターンに特化した光学条件（具体的には、斜入射照明）では繰り返し性の崩れるコーナー部のフォーカスマージンが減少してしまう。
【００１８】
また、特許文献２に記載の方法では、様々なケースがあるため、自動（ツール等）で補正をすることが難しく、プロセスマージンを確保するためには人による補正が必要になってしまうという問題があった。
【００１９】
また、特許文献３に記載のプロセスウインドＯＰＣでは、ターゲットパターンのシフトによりマージンを向上させるため、マージンの改善効果が不十分な場合があった。
特に、露光特性に方向依存性のある照明（例えば、０／９０度方向、及び４５／１３５度方向のパターンの方向により焦点深度が異なる４点照明）では、デフォーカスでコーナー部の凸角がなくなるため、断線しやすいという問題があった。
【課題を解決するための手段】
【００２０】
本発明の一観点によれば、第１のコーナー部を有する帯状パターンを含むマスクパターンの設計レイアウトデータに対してＯＰＣ処理を行う工程と、前記ＯＰＣ処理された前記マスクパターンを用いて、プロセスコンディション変動時の条件で露光した際のレジストパターンの形状を取得する工程と、前記第１のコーナー部に対応する前記レジストパターンの第２のコーナー部の幅を取得する工程と、前記第２のコーナー部の幅が所定の基準値以下である場合、透光性基板に形成された前記帯状パターンの前記第１のコーナー部の内側に補正パターンを配置する工程と、を有することを特徴とするマスク作成方法が提供される。
【発明の効果】
【００２１】
本発明のマスク作成方法の製造方法によれば、第１のコーナー部を有する帯状パターンを含むマスクパターンの設計レイアウトデータに対してＯＰＣ処理を行い、次いで、ＯＰＣ処理されたマスクパターンを用いて、プロセスコンディション変動時の条件で露光した際のレジストパターンの形状を取得し、次いで、第１のコーナー部に対応するレジストパターンの第２のコーナー部の幅を取得し、第２のコーナー部の幅が所定の基準値以下である場合、透光性基板に形成された帯状パターンの第１のコーナー部の内側に補正パターンを配置することにより、第１のコーナー部の内側はデフォーカス時に寸法変化が小さいため、周辺に位置するパターンへの影響を抑制した上で、レジストパターンの第２のコーナー部の幅を所定の基準値以上にすることが可能となる。
【００２２】
これにより、レジストパターンの第２のコーナー部での断線が抑制でき、マスク作成工程におけるプロセスマージンを拡大させることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の本実施の形態に係るマスク作成方法を説明するためのフローチャートを示す図である。
【図２】９０度の角度で曲がる第１のコーナー部を有する帯状パターンを含むマスクパターンを部分的に拡大した平面図である。
【図３】図２に示すマスクパターンをＯＰＣ処理後にデフォーカス条件（デフォーカス＋６０ｎｍ）で露光した際のレジストパターンを示す平面図である。
【図４】９０度の角度で曲がる第１のコーナー部の内側に補正パターンである三角形パターンが配置されたマスクを模式的に示す平面図である。
【図５】図４に示すマスクを用いてデフォーカス条件（デフォーカス＋６０ｎｍ）で露光した際のレジストパターンを示す平面図である。
【図６】４５度の角度で曲がる第１のコーナー部を有する帯状パターンを含むマスクパターンを部分的に拡大した平面図である。
【図７】図６に示すマスクパターンをＯＰＣ処理後にデフォーカス条件（デフォーカス＋６０ｎｍ）で露光した際のレジストパターンを示す平面図である。
【図８】４５度の角度で曲がる第１のコーナー部の内側に補正パターンである四角形パターンが配置されたマスクを模式的に示す平面図である。
【図９】図８に示すマスクを用いてデフォーカス条件（デフォーカス＋６０ｎｍ）で露光した際のレジストパターンを示す平面図である。
【図１０】９０度でクランクしたマスクパターン、及び該マスクパターンにより形成されるベストフォーカスでのレジストパターンを模式的に示す平面図である。
【図１１】４５度でクランクするマスクパターン、及び該マスクパターンにより形成されるベストフォーカスでのレジストパターンを模式的に示す平面図である。
【図１２】図１１に示すベストフォーカス時のレジストパターン、及びデフォーカス時のレジストパターン（デフォーカス＋６０ｎｍ）を模式的に示す平面図である。
【発明を実施するための形態】
【００２４】
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際のマスク及びレジストパターンの寸法関係とは異なる場合がある。
【００２５】
（実施の形態）
図１は、本発明の本実施の形態に係るマスク作成方法を説明するためのフローチャートを示す図である。図２は、９０度の角度で曲がる第１のコーナー部を有する帯状パターンを含むマスクパターンを部分的に拡大した平面図である。
【００２６】
図３は、図２に示すマスクパターンをＯＰＣ処理後にデフォーカス条件（デフォーカス＋６０ｎｍ）で露光した際のレジストパターンを示す平面図である。図４は、９０度の角度で曲がる第１のコーナー部の内側に補正パターンである三角形パターンが配置されたマスクを模式的に示す平面図である。
図５は、図４に示すマスクを用いてデフォーカス条件（デフォーカス＋６０ｎｍ）で露光した際のレジストパターンを示す平面図である。
【００２７】
図６は、４５度の角度で曲がる第１のコーナー部を有する帯状パターンを含むマスクパターンを部分的に拡大した平面図である。図７は、図６に示すマスクパターンをＯＰＣ処理後にデフォーカス条件（デフォーカス＋６０ｎｍ）で露光した際のレジストパターンを示す平面図である。
【００２８】
図８は、４５度の角度で曲がる第１のコーナー部の内側に補正パターンである四角形パターンが配置されたマスクを模式的に示す平面図である。図９は、図８に示すマスクを用いてデフォーカス条件（デフォーカス＋６０ｎｍ）で露光した際のレジストパターンを示す平面図である。
【００２９】
図１〜図９を参照して、本実施の形態のマスク作成方法について説明する。
始めに、図１に示す処理が開始されると、ＳＴＥＰ１では、図２に示す第１のコーナー部１１を有する帯状パターン１２を含むマスクパターン１３（マスク１５を構成する全てのパターンに相当する）の設計レイアウトデータに対してＯＰＣ処理を行う。
【００３０】
なお、図１では、１つの帯状パターン１２の一部のみを図示しているが、実際には、マスクパターン１３は、複数の帯状パターンを有する。また、マスクパターン１３は、透光性基板１４上に形成されている。また、透光性基板１４及びマスクパターン１３よりなる図２に示すフォト用のマスク１５は、まだ完成されていない（補正が完了していない）段階のマスクである。
【００３１】
続く、ＳＴＥＰ２では、ＯＰＣ処理されたマスクパターン１３を用いて、プロセスコンディション変動時の条件（具体的には、デフォーカス条件（デフォーカス＋６０ｎｍ））で露光した際のレジストパターン１８（図３参照）の形状を取得する。
図３に示すレジストパターン１８の第２のコーナー部１９は、図２に示すマスクパターン１３の第１のコーナー部１１に対応する部分である。
【００３２】
なお、本実施の形態において、上記プロセスコンディション変動とは、フォトリソグラフィ工程において、大きな影響を占める、フォトマスク起因の変動(マスク作成時の寸法変動や誤差)、露光機起因の変動(焦点位置、露光量、マスク、ウェハステージの精度(傾斜等)他)、及び現像機起因の変動(温度や膜厚などのばらつき)のことをいう。
なお、プロセスコンディション変動に最も大きな影響を及ぼす要素は、デフォーカスである。
【００３３】
次いで、ＳＴＥＰ３では、図３に示すように、レジストパターン１８のＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）値を取得する。このとき、レジストパターン１８を構成する全てのパターンに対してＣＤ値を取得する。
【００３４】
次いで、ＳＴＥＰ４では、プロセスコンディション変動時のＣＤ値（ＳＴＥＰ３で取得したＣＤ値）が、予め入力された所定の基準値Ａ（ＣＤ±１０％）の範囲内かどうかの判定が行われる。
【００３５】
ＳＴＥＰ４において、Ｙｅｓと判定された場合（ＣＤ値が所定の基準値Ａ内と判定された場合）、処理はＳＴＥＰ５へと進む。
また、ＳＴＥＰ４において、Ｎｏと判定された場合（ＣＤ値が所定の基準値Ａの範囲から外れたと判定された場合）、処理はＳＴＥＰ５へと進む。
【００３６】
ＳＴＥＰ５では、レジストパターン１８のうち、所定の基準値Ａ未満とされた部分に対応するマスクパターン１３のエッジ（側壁）に対して補正を行い、その後、処理は、ＳＴＥＰ１へと戻る。
【００３７】
続く、ＳＴＥＰ６では、図３に示すように、レジストパターン１８の第２のコーナー部１９を取得する。露光装置の照明として露光特性に方向依存性が生じる照明を用いた場合、図３に示すように、レジストパターン１８の第２のコーナー部１９の形状が丸くなると共に、幅が細く（狭く）なる。
【００３８】
なお、露光特性に方向依存性が生じる照明としては、例えば、Ａｎｎ.（輪帯）、Ｃｒｏｓ．（９０度４点照明）、クエーサー（４５度４点照明）、ダイポール、６点照明、８点照明等を例に挙げることができる。
【００３９】
また、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）露光装置には、Ａｎｎ.、Ｃｒｏｓ.、クエーサー、及びダイポールが標準でインストールされているので、本実施の形態は、ＥＵＶ露光装置を用いた場合にも適用できる。
さらに、Ａｎｎ.、Ｃｏｒｓｓ.、及びダイポールが標準でインストールされているので液浸露光機（ＡＳＭＬ）にも適用可能である。
【００４０】
続く、ＳＴＥＰ７では、第２のコーナー部１９の幅（ＣＤ値）が所定の基準値Ｂ（例えば、４０ｎｍ）以上であるか否かの判定が行われる。ＳＴＥＰ７において、第２のコーナー部１９の幅（ＣＤ値）が所定の基準値Ｂ（例えば、４０ｎｍ）以上であると判定される（Ｙｅｓと判定される）と、処理はＳＴＥＰ９へと続く。
【００４１】
また、ＳＴＥＰ７において、第２のコーナー部１９の幅（ＣＤ値）が所定の基準値Ｂ以下であると判定された場合（Ｎｏと判定された場合）には、処理はＳＴＥＰ８へと進む。
そして、ＳＴＥＰ８では、図４に示すように、透光性基板１４に形成された帯状パターン１２の第１のコーナー部１１の内側１１Ａに補正パターンＣを配置する。
【００４２】
具体的には、例えば、図２に示すように、第１のコーナー部１１が９０度の角度で曲がっている場合、補正パターンＣとして、第１のコーナー部１１の内側１１Ａを構成する帯状パターン１２の第１及び第２の辺１２Ａ，１２Ｂと接触する三角形パターン２２を配置し、その後、処理はＳＴＥＰ１へと戻り、ＳＴＥＰ１において、もう一度、ＯＰＣ処理が行われる。
【００４３】
図４に示す帯状パターン１２の幅が５０ｎｍの場合、例えば、三角形パターン２２の高さの初期値を５ｎｍとし、５ｎｍのステップで三角形パターン２２の高さを大きくしていくことができる。
【００４４】
このとき、ベストフォーカス時には、フォトリソ後の第２のコーナー部１９の幅が広くなるため、レジストパターンの形状は、ターゲットとする寸法よりずれる。しかしながら、デフォーカス時に第２のコーナー部１９の幅（ＣＤ値）が軽減される。
【００４５】
本実施の形態では、図１に示すＳＴＥＰ１〜ＳＴＥＰ８の処理を繰り返し行うことで、第２のコーナー部１９の幅（ＣＤ値）が所定の基準値Ｂ（例えば、４０ｎｍ）以上なるように、補正を行う。
【００４６】
このように、デフォーカス時において、第１のコーナー部１１（９０度に曲がるコーナー部）の外側と比較して形状変化の起こりにくい第１のコーナー部１１の内側１１Ａに、補助パターンＣである三角形パターン２２を配置することにより、レジストパターン１８の第２のコーナー部１９の幅が所定の基準値Ｂよりも狭くなることを抑制可能となる。
これにより、レジストパターン１８の第２のコーナー部１９の断線が抑制でき、マスク１５の作成工程におけるプロセスマージンを拡大させることができる。
【００４７】
なお、三角形パターン２２の寸法（大きさ）の初期値として最小寸法の４分の１の値から設計最小寸法までの範囲内の値を用いてもよい。この場合、過補正となった箇所は、三角形パターン２２のサイズを小さくして、必要な寸法補正が得られるようにする。コーナー部の補正量は、コーナー部の周辺に位置する周辺パターンとの関係で最適化が変化する。
【００４８】
ここで、図６〜図９を参照して、マスクパターン１３を構成し、かつ４５度の曲がりとされた第１のコーナー部２４を有する帯状パターン２３を補正する場合について説明する。
図６に示す第１のコーナー部２４の内側２４Ａは、帯状パターン２３の第１及び第２の辺２３ａ，２３ｂにより構成されている。
【００４９】
始めに、図６に示すマスクパターン１３をＯＰＣ処理し、ＯＰＣ処理されたマスクパターン１３を、デフォーカス条件（デフォーカス＋６０ｎｍ）で露光する。
これにより、図７に示すレジストパターン２５の形状が取得される。図７に示すように、デフォーカス時のレジストパターン２５の第２のコーナー部２６は幅が細くなる。
【００５０】
次いで、レジストパターン２５の第２のコーナー部２６の断線を抑制するために、図８に示すように、第１のコーナー部２４の内側２４Ａに、補正パターンＤとして四角形パターン２８を配置する。
【００５１】
四角形パターン２８は、２つ長辺２８ａ,２８ｂ及び２つの短辺２８ｃ,２８ｄを有する。四角形パターン２８は、四角形パターン２８の一方の長辺２８ａが第１の辺２３ａと接触し、かつ四角形パターン２８の他方の長辺２８ｂと１つの短辺２８ｃとで構成される角２８Ａが、第２の辺２３ｂ上に位置するように配置する。
【００５２】
このとき、第１の辺２３ａと接触する四角形パターン２８の長辺２８ａの長さＬは、帯状パターン２３の幅Ｗの１〜２倍の値にすると共に、第２の辺２３ｂの長さ（言い換えれば、四角形パターン２８の高さ）をパラメータとして、デフォーカス時の第２のコーナー部２６の幅が狭くならないように設定する。
【００５３】
この場合、ベストフォーカス時には、４５度で曲がる第２のコーナー部の幅が広くなるが、デフォーカス時には、レジストパターン２５の幅が十分広くすることが可能となる。
これにより、レジストパターン２５の第２のコーナー部２６の断線が抑制でき、マスク１５の作成工程におけるプロセスマージンを拡大させることができる。
【００５４】
ところで、従来技術であるプロセスウインドＯＰＣでは、エッジをシフトさせるだけなので、コーナー部を大幅に太らせないと断線を防止することができなかった。
一方、本発明では、第１のコーナー部１１，２４の内側１１Ａ，２４Ａに補正パターンＣ，Ｄを配置することで、効果的にレジストパターン１８，２５の断線を抑制できる。
【００５５】
また、本発明によれば、補正するパターンの周辺に位置するパターンに及ぼす影響を小さくすることができる。具体的には、例えば、コーナー部の幅が広くなると、その周辺に位置するスペースパターンの焦点深度が低下するが、本発明では、周辺パターンの焦点深度の低下を抑制できる。
【００５６】
続く、ＳＴＥＰ９では、レジストパターン１８，２５の全ての第２のコーナー部１１，１２の幅（ＣＤ値）のチェックが完了したかどうかの判定が行われる。
ＳＴＥＰ９において、レジストパターン１８，２５の全ての第２のコーナー部１１，１２の幅（ＣＤ値）のチェックが完了していないと判定された場合（Ｎｏと判定された場合）、処理はＳＴＥＰ６へと戻る。
【００５７】
また、ＳＴＥＰ９において、レジストパターン１８，２５の全ての第２のコーナー部１１，１２の幅（ＣＤ値）のチェックが完了したと判定された場合（Ｙｅｓと判定された場合）、図１に示す処理は終了する。
【００５８】
本実施の形態のマスク作成方法によれば、第１のコーナー部１１，２４を有する帯状パターン１２，２３を含むマスクパターン１３の設計レイアウトデータに対してＯＰＣ処理を行い、次いで、ＯＰＣ処理されたマスクパターン１３を用いて、デフォーカス条件（プロセスコンディション変動に最も影響を及ぼす要素）で露光した際のレジストパターン１８，２５の形状を取得し、次いで、第１のコーナー部１１，２４に対応するレジストパターン１８，２５の第２のコーナー部１９，２６の幅を取得し、第２のコーナー部１９，２６の幅が所定の基準値Ｂ以下である場合、透光性基板１４に形成された帯状パターン１２，２３の第１のコーナー部１１，２４の内側１１Ａ，２４Ａに補正パターンＣ，Ｄを配置することにより、第１のコーナー部１１，２４の内側はデフォーカス時に寸法変化が小さいため、周辺に位置するパターンへの影響を抑制した上で、レジストパターン１８，２５の第２のコーナー部１９，２６の幅を所定の基準値Ｂ以上にすることが可能となる。
【００５９】
これにより、レジストパターン１８，２５の第２のコーナー部１９，２６での断線が抑制でき、マスク１５の作成工程におけるプロセスマージンを拡大させることができる。
【００６０】
なお、図１に示すＳＴＥＰ７の位置は、ＯＰＣ処理（ＳＴＥＰ１）以降であれば、どこに配置してもよい。
上記マスク１５（補正が完了したマスク）を用いて半導体装置を製造する場合には、先に図１〜図９で説明したマスク作成方法を用いて作成されたマスクを準備し、その後、マスク１５を用いたフォトリソグラフィ技術により、図示していない基板（例えば、半導体基板）上に加工用レジストパターン（図示せず）を形成する。
【００６１】
上記加工用レジストパターンは、実際には、基板に形成された絶縁膜或いは導電膜の上面に形成される。
例えば、該導電膜上に、上記加工用レジストパターンを形成し、その後、加工用レジストパターンを介したエッチングにより、導電膜をパターニングすることで、該導電膜よりなる配線のクランク部において、配線が断線することを抑制できる。
また、加工用レジストパターンは、導電膜をエッチング後に除去する。
【００６２】
本発明は、例えば、半導体装置のうちの１つであるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のように、微細な繰り返しパターンを形成する場合に有効であり、繰り返しパターンに特化した光学条件（具体的には、斜入射照明）を用いてもコーナー部のフォーカスマージンを拡大することができる。
【００６３】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【００６４】
本発明は、マスク作成方法及び半導体装置の製造方法に適用可能である。
【符号の説明】
【００６５】
１１,２４…第１のコーナー部、１１Ａ，２４Ａ…内側、１２,２３…帯状パターン、１２Ａ…第１の辺、１２Ｂ…第２の辺、１３…マスクパターン、１４…透光性基板、１５…マスク、１８,２５…レジストパターン、１９,２６…第２のコーナー部、２２…三角形パターン、２３ａ…第１の辺、２３ｂ…第２の辺、２８…四角形パターン、２８ａ,２８ｂ…長辺、２８ｃ,２８ｄ…短辺、２８Ａ…角、Ｌ…長さ、Ｗ…幅
【図１】
2013109289.tif 000003
【図２】
2013109289.tif 000004
【図３】
2013109289.tif 000005
【図４】
2013109289.tif 000006
【図５】
2013109289.tif 000007
【図６】
2013109289.tif 000008
【図７】
2013109289.tif 000009
【図８】
2013109289.tif 000010
【図９】
2013109289.tif 000011
【図１０】
2013109289.tif 000012
【図１１】
2013109289.tif 000013
【図１２】
2013109289.tif 000014