【手続補正書】
【提出日】平成26年2月12日(2014.2.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
トランジスタと、第１乃至第３のスイッチと、容量素子と、導電層と、前記導電層上方の絶縁層と、を有し、
前記第１のスイッチの第１の端子は、第１の配線と電気的に接続され、
前記第１のスイッチの第２の端子は、前記容量素子の第１の端子と電気的に接続され、
前記第２のスイッチの第１の端子は、前記容量素子の第２の端子と電気的に接続され、
前記第２のスイッチの第２の端子は、前記トランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のスイッチの第１の端子は、前記トランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のスイッチの第２の端子は、前記導電層と電気的に接続され、
前記トランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記トランジスタのゲートは、前記容量素子の第２の端子と電気的に接続され、
前記導電層は、画素電極となる領域を有し、
前記絶縁層は、開口部を有し、
前記絶縁層は、テーパー形状を有する側壁を有することを特徴とする半導体装置。
【請求項２】
トランジスタと、第１乃至第３のスイッチと、容量素子と、第１の絶縁層と、前記第１の絶縁層上方の導電層と、前記導電層上方の第２の絶縁層と、を有し、
前記第１のスイッチの第１の端子は、第１の配線と電気的に接続され、
前記第１のスイッチの第２の端子は、前記容量素子の第１の端子と電気的に接続され、
前記第２のスイッチの第１の端子は、前記容量素子の第２の端子と電気的に接続され、
前記第２のスイッチの第２の端子は、前記トランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のスイッチの第１の端子は、前記トランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のスイッチの第２の端子は、前記第１の絶縁層の開口部を介して前記導電層と電気的に接続され、
前記トランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記トランジスタのゲートは、前記容量素子の第２の端子と電気的に接続され、
前記導電層は、画素電極となる領域を有し、
前記第２の絶縁層は、前記開口部に設けられた領域を有することを特徴とする半導体装置。
【請求項３】
トランジスタと、第１乃至第３のスイッチと、容量素子と、第１の導電層と、前記第１の導電層上方の有機材料を含む層と、前記有機材料を含む層上方の第２の導電層と、前記第２の導電層上方の絶縁層と、を有し、
前記第１のスイッチの第１の端子は、第１の配線と電気的に接続され、
前記第１のスイッチの第２の端子は、前記容量素子の第１の端子と電気的に接続され、
前記第２のスイッチの第１の端子は、前記容量素子の第２の端子と電気的に接続され、
前記第２のスイッチの第２の端子は、前記トランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のスイッチの第１の端子は、前記トランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のスイッチの第２の端子は、前記第１の導電層と電気的に接続され、
前記トランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記トランジスタのゲートは、前記容量素子の第２の端子と電気的に接続され、
前記第１の導電層は、画素電極となる領域を有し、
前記絶縁層は、炭素を有することを特徴とする表示装置。
【請求項４】
第１乃至第４のトランジスタと、容量素子と、を有し、
前記第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記容量素子の第１の端子と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記容量素子の第２の端子と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、負荷と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第１のトランジスタのゲートは、前記容量素子の第２の端子と電気的に接続され、
前記第１乃至第４のトランジスタは、同じ極性であることを特徴とする半導体装置。
【請求項５】
第１乃至第４のトランジスタと、容量素子と、を有し、
前記第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記容量素子の第１の端子と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記容量素子の第２の端子と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、画素電極と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第１のトランジスタのゲートは、前記容量素子の第２の端子と電気的に接続され、
前記第１乃至第４のトランジスタは、同じ極性であることを特徴とする半導体装置。
【請求項６】
第１乃至第４のトランジスタと、容量素子と、を有し、
前記第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記容量素子の第１の端子と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記容量素子の第２の端子と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、表示素子と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第１のトランジスタのゲートは、前記容量素子の第２の端子と電気的に接続され、
前記第１乃至第４のトランジスタは、同じ極性であることを特徴とする表示装置。
【請求項７】
請求項６において、
前記表示素子は、発光素子を有することを特徴とする表示装置。
【請求項８】
半導体装置又は表示装置と、
ＦＰＣと、
を有し、
前記半導体装置は、請求項１、請求項２、請求項４又は請求項５に記載の半導体装置であり、
前記表示装置は、請求項３、請求項６又は請求項７に記載の表示装置であることを特徴とする表示モジュール。
【請求項９】
半導体装置、表示装置又は表示モジュールと、
記憶媒体、操作キー又はスピーカーと、
を有し、
前記半導体装置は、請求項１、請求項２、請求項４又は請求項５に記載の半導体装置であり、
前記表示装置は、請求項３、請求項６又は請求項７に記載の表示装置であり、
前記表示モジュールは、請求項８に記載の表示モジュールであることを特徴とする電子機器。