(57)【要約】【課題】酸化物を半導体層として用いた薄膜トランジスタにおいて、可能な限り高キャリア移動度化を図る。【解決手段】基板の上方に形成された活性層１２と、活性層１２に対して絶縁膜を介した状態で形成されたゲート電極と、活性層１２に接触し互いに間隔をあけて形成されたソース電極およびドレイン電極とを備え、活性層１２は、実質的にアモルファス状態である第１酸化物からなる第１半導体層１３と、第１半導体層１３と隣接して形成され第１酸化物よりも伝導帯下端エネルギーが高い第２酸化物からなる第２半導体層１４と、を含み、ソース電極とドレイン電極の各々は、少なくとも第１半導体層１３における第２半導体層１４側の界面領域１３ａと接触している。【選択図】図２
2013225551.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方に形成された活性層と、
前記活性層に対して絶縁膜を介した状態で形成されたゲート電極と、
前記活性層に接触し、互いに間隔をあけて形成されたソース電極およびドレイン電極と、を備える薄膜トランジスタであって、
前記活性層は、
実質的にアモルファス状態である第１酸化物からなる第１半導体層と、
前記第１半導体層と隣接して形成され、前記第１酸化物よりも伝導帯下端エネルギーが高い第２酸化物からなる第２半導体層と、を含み、
前記ソース電極と前記ドレイン電極の各々は、少なくとも前記第１半導体層における前記第２半導体層側の界面領域と接触している
ことを特徴とする薄膜トランジスタ。
【請求項２】
前記第２半導体層のキャリア濃度は、前記第１半導体層のキャリア濃度よりも高く、
前記活性層中のキャリア濃度は、前記界面領域において最大となる
ことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記活性層は、前記基板側から順に前記第１半導体層および前記第２半導体層が積層され、かつ、前記第２半導体層が前記第１半導体層の上面の一部に積層されており、
前記第１半導体層の上面において、前記第２半導体層により覆われていない領域の高さは、前記第２半導体層により覆われている領域の高さよりも低く、かつ、その高さの差は前記界面領域の厚さ以上であり、
前記ソース電極と前記ドレイン電極の各々は、さらに、前記高さの違いにより形成される前記第１半導体層の側面の少なくとも一部と接触している
ことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記第１酸化物における酸素の含有量が、前記第２酸化物における酸素の含有量よりも高い
ことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
前記第２酸化物の伝導帯下端エネルギーと前記第１酸化物の伝導帯下端エネルギーとの差は、０．２〜１ｅＶである
ことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
前記第１酸化物は、少なくともＺｎ、Ｉｎを含む酸化物であり、
前記第２酸化物は、少なくともＺｎ、Ｉｎ、Ａｌを含む酸化物、または少なくともＺｎ、Ｉｎ、Ｍｇを含む酸化物である
ことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項７】
前記活性層は、前記第１半導体層と前記第２半導体層とが交互に複数積層されてなる
ことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項８】
前記ゲート電極は、前記活性層の上方に形成されており、
前記活性層は、前記基板側から順に前記第１半導体層および前記第２半導体層が積層されてなり、
前記絶縁膜は、前記第２半導体層と前記ゲート電極との間に介挿されている
ことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項９】
前記ゲート電極は、前記活性層の下方に形成されており、
前記活性層は、前記基板側から順に前記第２半導体層および前記第１半導体層が積層されてなり、
前記絶縁膜は、前記ゲート電極と前記第２半導体層との間に介挿されている
ことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項１０】
基材上に複数配列された、請求項１に記載の薄膜トランジスタと、
前記各薄膜トランジスタに接続された複数の発光部または光変調部と、を備える
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ等に関し、特にアモルファス酸化物を半導体層として用いた薄膜トランジスタ等に関する。
【背景技術】
【０００２】
アモルファスシリコンやポリシリコンを半導体層として用いた薄膜トランジスタ（ＴＦＴ）は、液晶表示素子や有機ＥＬ素子を表示素子とする表示装置における駆動素子として、広く実用化されている。
さらに近年、アモルファス酸化物を半導体層として用いた薄膜トランジスタに関する研究が行われている（例えば、非特許文献１、特許文献１）。非特許文献１では、ＩｎＧａＯ3・ＺｎＯで示されるアモルファス酸化物からなる半導体膜を有する薄膜トランジスタが開示されている。このアモルファス酸化物は、真空成膜法の一種であるパルスレーザーアブレーション法を用いて室温で成膜することができる。また、ＺｎＯにＩｎやＧａを含有させることにより、アモルファスシリコンより高いキャリア移動度を実現している。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Ｋｅｎｊｉ  Ｎｏｍｕｒａ  ｅｔ  ａｌ．，Ｎａｔｕｒｅ  ４３２，４８８−４９２（２００４）
【特許文献】
【０００４】
【特許文献１】特開２００６−１６５５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、薄膜トランジスタを表示装置等の駆動素子として用いる場合には、キャリア移動度は高い方が望ましい。
本発明は、アモルファス酸化物を半導体層として用いた薄膜トランジスタにおいて、高キャリア移動度化を図ることを目的とする。
【課題を解決するための手段】
【０００６】
本発明の薄膜トランジスタは、基板の上方に形成された活性層と、前記活性層に対して絶縁膜を介した状態で形成されたゲート電極と、前記活性層に接触し、互いに間隔をあけて形成されたソース電極およびドレイン電極と、を備える薄膜トランジスタであって、前記活性層は、実質的にアモルファス状態である第１酸化物からなる第１半導体層と、前記第１半導体層と隣接して形成され、前記第１酸化物よりも伝導帯下端エネルギーが高い第２酸化物からなる第２半導体層と、を含み、前記ソース電極と前記ドレイン電極の各々は、少なくとも前記第１半導体層における前記第２半導体層側の界面領域と接触している。
【発明の効果】
【０００７】
本発明の薄膜トランジスタにおける活性層は、実質的にアモルファス状態である第１酸化物からなる第１半導体層と、当該第１半導体層と隣接して形成され、第１酸化物よりも伝導帯下端エネルギーが高い第２酸化物からなる第２半導体層との２層構造としている。その上で、ソース電極とドレイン電極の各々が、少なくとも第１半導体層における第２半導体層側の界面領域と接触するように形成されている。このような構成とすることで、非特許文献１および特許文献１の場合のように、第１半導体層と隣接した第２半導体層を含まない構成の活性層である場合と比較して、活性層におけるキャリア移動度を向上させることが可能である。
【０００８】
したがって、本発明によれば、酸化物を半導体層として用いた薄膜トランジスタにおいて、可能な限り高キャリア移動度化を図ることができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る薄膜トランジスタ１０の断面図を示す図である。
【図２】活性層１２におけるバンド構造を説明するための図である。
【図３】活性層とソース電極との接合部分の拡大図である。
【図４】ソース電極１５（またはソース電極１５１）およびドレイン電極１６の形成方法を説明するための図である。
【図５】（ａ）第１半導体層を形成する際の酸素分圧と、各酸素分圧における第１半導体層単層のキャリア濃度およびキャリア移動度を示す表と、（ｂ）第２半導体層の成膜対象である第１半導体層の種類と、第２半導体層を形成する際の酸素分圧と、各酸素分圧における活性層のキャリア移動度を示す表である。
【図６】実験用薄膜トランジスタの構造を模式的に示す図である。
【図７】実験用薄膜トランジスタのＩ−Ｖ特性を示す図である。
【図８】第２の実施形態に係る薄膜トランジスタ１０２の断面図を示す図である。
【図９】有機ＥＬ表示装置の構成の一例を示す模式的な部分断面図である。
【発明を実施するための形態】
【００１０】
≪第１の実施形態≫
［全体構成］
図１は、第１の実施形態に係る薄膜トランジスタ１０の断面図を示す図である。
薄膜トランジスタ１０は、主な構成として、活性層１２、ゲート電極１８、ソース電極１５、ドレイン電極１６、絶縁膜としてのゲート絶縁膜１７を備える。以下、薄膜トランジスタ１０の各部構成について説明する。
【００１１】
［各部構成］
＜基板＞
基板１１は、薄膜トランジスタ１０の基台となる部材である。基板１１は、例えば、ガラス、プラスチック、絶縁膜を設けたステンレスなどの金属フォイル等からなる。後述するように活性層１２は室温で成膜することが可能であるため、基板１１は必ずしも耐熱性を有している必要はない。
【００１２】
＜活性層＞
活性層１２は、基板１１の上方に形成されている。活性層１２は、基板１１側から順に、第１半導体層１３と第２半導体層１４が積層されてなる。
（第１半導体層）
第１半導体層１３は実質的にアモルファス状態である第１酸化物からなる。第１酸化物としては、例えば、酸化インジウムガリウム亜鉛、酸化インジウム錫亜鉛、酸化インジウム錫、酸化インジウムハフニウム亜鉛等を用いることができる。このように、第１酸化物は、少なくともＺｎ、Ｉｎを含む酸化物である。
【００１３】
ここで「実質的にアモルファス状態である第１酸化物」には、アモルファス状態である第１酸化物のほか、ランダムな微結晶状態である第１酸化物も含まれる。また、第１酸化物は、酸素の含有量が高く、かつ、酸素欠損の少ないものが望ましい。このようにすることで、第１半導体層１３全体としてのキャリア濃度を低くすることができる結果、第１半導体層１３は高抵抗化する。したがって、薄膜トランジスタ１０のオフ状態におけるリーク電流を抑制することができる。第１半導体層１３は、例えば、上述のパルスレーザーアブレーション法、スパッタなどの気相成膜法、ゾルゲル法等の液相成膜等で形成することができる。第１半導体層１３の膜厚は、例えば、約２０〜５０［ｎｍ］が望ましい。
【００１４】
（第２半導体層）
第２半導体層１４は、第１半導体層１３と隣接して形成されている。第２半導体層１４は、第１酸化物よりも伝導帯下端エネルギーが高い第２酸化物で構成されている。具体的には、第１酸化物における第１３属金属（ＩｎまたはＧａ）の一部をＡｌに変えたものや、Ｚｎの一部をＭｇに変えたものが第２酸化物として用いられている。例えば、第１酸化物がＩｎＧａＺｎＯ4である場合、第２酸化物としては、Ｉｎ1-xＧａＡｌxＺｎＯ4（ｘ＝０．０５５〜０．１８）や、ＩｎＧａＺｎ1-xＭｇxＯ4（ｘ＝０．０６７〜０．２２）等を用いることができる。このように、第２酸化物は、少なくともＺｎ、Ｉｎ、Ａｌを含む酸化物、または少なくともＺｎ、Ｉｎ、Ｍｇを含む酸化物である。
【００１５】
第２酸化物は、第１酸化物と同様にアモルファスでもよいし、微結晶や多結晶等のいずれの形態であってもよい。また、第２酸化物は、第１酸化物よりも酸素の含有量が低く、かつ、酸素欠損が多いものが望ましい。このようにすることで、第２半導体層１４のキャリア量を第１半導体層１よりも高くすることができる。この結果、第１半導体層１３におけるキャリア濃度をより高くし、キャリア移動度を向上させることができる。この効果の詳細については後述する。
【００１６】
なお、第１および第２半導体層における酸素欠損量の大小関係は、各半導体層の深さ方向の組成分布を把握できれば確認することが可能である。各層の深さ方向の組成分布は、例えばＳＩＭＳ（二次イオン質量分析法：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）等で調べることができる。深さ方向の組成分布の結果、第１および第２半導体層の化学量論組成での酸素の含有量比が同じである場合、第２半導体層における酸素の含有量が第１半導体層よりも低ければ、第２半導体層の方が酸素欠損量が多いと確認できる。また、酸素の化学量論組成が第１および第２半導体層で異なる場合は、化学量論組成比から酸素欠損量を換算することができる。
【００１７】
第２半導体層１４は、第１半導体層１３と同様の方法を用いて成膜することができる。第２酸化物の組成比は、気相成膜法で用いるターゲットの組成や、液相成膜法で用いる有機金属原料の混合比を変えることで変化させることができる。第２半導体層１４の膜厚は、例えば約５〜２０［ｎｍ］が望ましい。
ここで、酸化物にＡｌやＭｇを添加することで、伝導帯下端エネルギーを高くできることが知られている。したがって、上述のように第１酸化物におけるＩｎまたはＧａの一部をＡｌに変えたり、Ｚｎの一部をＭｇに変えたりすることで、第２酸化物の伝導帯下端エネルギーと第１酸化物の伝導帯下端エネルギーとの差を調整することができる。
【００１８】
（第１半導体層における第２半導体層側の界面領域付近におけるキャリア移動度）
特許文献１に記載されているように、酸化物半導体は通常の半導体と異なり、キャリア濃度が高くなるとキャリア移動度も高くなる。これは、伝導帯中にあるエネルギー障壁がキャリア移動の邪魔をしているところ、キャリア濃度が高くなることによりこの障壁を超えるキャリアが増えるからであると考えられている。
【００１９】
従来は、酸化物の酸素の含有量を下げたり、ＩｎやＺｎの組成を増やしたり、ドーピングを行ったりすることでキャリアを増やし、このキャリア濃度とキャリア移動度の相関を利用してキャリア移動度の向上が図られてきた。しかしながら、本発明者が、酸化物中の酸素の含有量を変えた場合におけるキャリア移動度の温度依存を調べたところ、キャリア濃度が１×１０17［ｃｍ-3］以上になるとキャリア移動度の向上は概ね飽和してしまうことが判明した。キャリア濃度の高い酸化物においてキャリア移動度の温度依存が見られなくなったのは、格子欠陥がキャリア移動度の支配要素になっているからではないかと本発明者は考えた。
【００２０】
そこで、本発明者は、よりキャリア移動度を向上させる活性層の膜構造について鋭意検討した。その結果、第１酸化物からなる第１半導体層１３と、第１酸化物よりも伝導帯下端エネルギーが高い第２酸化物からなる第２半導体層１４とを隣接して形成するという膜構造を有する活性層を着想するに至った。そして、このような膜構造を有する活性層は、酸素の含有量等を調整することによってキャリア濃度を高めた単層の酸化物半導体層よりも、キャリア移動度が高くなることを発見した。
【００２１】
次に、第１酸化物からなる第１半導体層１３と、第１酸化物よりも伝導帯下端エネルギーが高い第２酸化物からなる第２半導体層１４とを隣接して形成することによりキャリア移動度が高くなる原理について、図２を用いて説明する。
図２は、活性層１２におけるバンド構造を説明するための図である。
図２（ａ），（ｂ）の各図において、右側に第１半導体層１３の伝導帯下端を、左側に第２半導体層１４の伝導帯下端をそれぞれ示している。また、各図の上方にいくほど電子のエネルギーは大きく、電位は低い。一方、下方にいくほど電子のエネルギーは小さく、電位は高い。したがって、第２酸化物は、第１酸化物よりも伝導帯下端エネルギーが高い。
【００２２】
まず、図２（ａ）に示すように、伝導帯下端エネルギーの大きな第２半導体層１４のキャリアは、隣接する伝導帯下端エネルギーの小さな第１半導体層１３に移動する。このキャリア移動により、図２（ｂ）に示すように第２半導体層１４は空乏化する結果、高抵抗化する（図２（ｂ）における「空乏化した領域」）。また、第２半導体層１４から第１半導体層１３に移動してきたキャリアが、第１半導体層１３における第２半導体層１４側の界面領域１３ａ付近に溜まることにより、この界面領域１３ａ付近のキャリア濃度は高くなる。この結果、活性層１２におけるキャリア移動度が高くなる。また、活性層１２におけるキャリア移動度が向上することで、薄膜トランジスタ１０をオン状態にする際のオン抵抗が低減されるという効果も奏される。
【００２３】
第１半導体層１３は、上述したように、酸素欠損が少なくなるようにすることが望ましい。酸素欠損が少ないことで酸素欠損による散乱を少なくすることができるために、キャリア濃度の高い領域でもキャリア移動度が飽和せず、従来よりも高いキャリア移動度が得られる。
第２半導体層１４から第１半導体層１３に流入するキャリア量を増やすためには、第２半導体層１４のキャリア濃度を、第１半導体層１３のキャリア濃度よりも高くすることが望ましい。これにより、界面領域１３ａ付近のキャリア濃度はさらに高くなり、活性層１２におけるキャリア移動度を向上させることができる。第２半導体層１４のキャリア濃度を第１半導体層１３のキャリア濃度よりも高くする方法としては、例えば、第１酸化物における酸素の含有量を、第２酸化物における酸素の含有量よりも高くする方法等が挙げられる。このようにすることで、第１酸化物の酸素欠損よりも、第２酸化物の酸素欠損を多くすることができる結果、第２半導体層１４のキャリア濃度を第１半導体層１３よりも高くすることができる。
【００２４】
活性層１２におけるキャリア移動度は、Ｃ−Ｖ測定や走査容量顕微鏡等の手法を用いて、活性層１２の深さ方向のキャリア濃度分布を評価すれことで確認できる。本実施形態に係る活性層１２のキャリア濃度分布を評価したところ、第２半導体層１４は空乏化してキャリア濃度は低くなっていた。一方で、図２（ｂ）に示すように、第１半導体層１３においては、第１半導体層１３と第２半導体層１４との界面から約５［ｎｍ］ほど第１半導体層１３内に入った領域にて最もキャリア濃度が高くなることがわかった。また、この最もキャリア濃度が高くなる部分から遠ざかると、本来の第１半導体層１３のキャリア濃度の値まで低下していく、というキャリア濃度分布を示した。
【００２５】
本明細書における「第１半導体層１３における第２半導体層１４側の界面領域１３ａ」とは、図２（ｂ）に示すように、第１半導体層１３と第２半導体層１４との界面から、第１半導体層１３におけるキャリア濃度が最大となる部分までの領域を指すこととする。
また、第２酸化物の伝導帯下端エネルギーと第１酸化物の伝導帯下端エネルギーとの差は、例えば、０．２〜１［ｅＶ］程度が望ましい。０．２［ｅＶ］未満である場合には、第２半導体層１４から第１半導体層１３へのキャリア移動が不十分となるおそれがある。一方、伝導帯下端エネルギーの差が１［ｅＶ］を超える場合や、第２半導体層１４のバンドギャップが５［ｅＶ］を超える場合は、第２半導体層１４が高抵抗化するおそれがある。なお、伝導帯下端エネルギーは、光学的な吸収スペクトルから計測できるし、組成から算出することもできる。
【００２６】
＜ソース電極、ドレイン電極＞
ソース電極１５とドレイン電極１６は、活性層１２に接触するように、互いに間隔をあけて形成されている。図２で説明したようなキャリア移動度向上の効果を十分に得、かつ、オン抵抗を下げるためには、ソース電極１５とドレイン電極１６は、少なくとも第１半導体層１３における第２半導体層側の界面領域１３ａと接触するように形成されている必要がある。ソース電極１５とドレイン電極１６は、例えば、Ｔｉ、Ａｌ、Ｃｕ等の金属膜で構成されている。
【００２７】
図３（ａ）は、図１における活性層１２とソース電極１５との接合部分の拡大図である。
図３（ａ）に示すように、第２半導体層１４は、第１半導体層１３の上面の一部に積層されている。換言すると、第１半導体層１３の上面には、第２半導体層１４により覆われていない領域１３ｂと、第２半導体層１４により覆われている領域１３ｃとがある。以下、第１半導体層１３上面における第２半導体層１４により覆われていない領域１３ｂ、第１半導体層１３上面における第２半導体層１４により覆われている領域１３ｃを、それぞれ単に上面１３ｂ、上面１３ｃと記載する。本実施形態においては、上面１３ｂの高さは、上面１３ｃの高さよりも低く、かつ、その高さの差は界面領域１３ａの厚さ（例えば、５［ｎｍ］程度である。）以上である。そして、ソース電極１５とドレイン電極１６は、上面１３ｂおよび上面１３ｃの高さの違いにより形成される第１半導体層１３の側面１３ｄの少なくとも一部と接触している。これにより、ソース電極１５とドレイン電極１６は、少なくとも第１半導体層１３における第２半導体層側の界面領域１３ａと接触するように形成されている。
【００２８】
図３（ａ）においては、上面１３ｂおよび上面１３ｃの高さの差は、界面領域１３ａの厚さを超えるものであったが、これに限定されるものではない。上面１３ｂが界面領域１３ａと接していればよい。したがって、図３（ｂ）に示すように、活性層１２１における上面１３ｂおよび上面１３ｃの高さの差が界面領域１３ａの厚さと同程度であってもよい。このような構成であっても、ソース電極１５１が第１半導体層１３１における第２半導体層側の界面領域１３ａと接触するようにすることができる。
【００２９】
なお、図３（ａ），（ｂ）においては、活性層１２（または活性層１２１）とソース電極１５との接合部分について説明したが、ドレイン電極１６においても同様である。
図４は、ソース電極１５（またはソース電極１５１）およびドレイン電極１６の形成方法を説明するための図である。
まず、図４（ａ）に示すように、基板１１上に第１酸化物１３Ａ、第２酸化物１４Ａ、ゲート絶縁膜１７を構成する絶縁材料１７Ａを順に積層する。
【００３０】
次に、図４（ｂ）に示すように、ソース電極形成領域（Ｘ）およびドレイン電極形成領域（Ｙ）における絶縁材料１７Ａ、第２酸化物１４Ａをフォトリソグラフィーとエッチングにより除去する。このとき、第１酸化物１３Ａも同時に除去するが、図４（ｂ）は第１酸化物１３Ａを上面から約５［ｎｍ］除去した時点でエッチングを停止させることで、第１半導体層１３１を形成した状態を示している。この状態の領域（Ｘ）および領域（Ｙ）に、例えばＴｉ、Ａｌ、Ｃｕ等の金属膜を成膜することにより、図３（ｂ）に示すような構成が得られる。
【００３１】
また、図４（ｂ）に示すような状態でエッチングを停止させるのが困難な場合は、図４（ｃ）に示すように、第１酸化物１３Ａをさらに下方まで除去してからエッチングを停止させることとしてもよい。これにより、第１半導体層１３が形成される。そして、領域（Ｘ）および領域（Ｙ）に、例えばＴｉ、Ａｌ、Ｃｕ等の金属膜を成膜することにより、図１および図３（ａ）に示すような構成が得られる。
【００３２】
図４（ｂ），（ｃ）いずれの状態でエッチングを停止させた場合であっても、ソース電極１５またはドレイン電極１６と活性層中において最もキャリア濃度が高い界面領域１３ａとを接触させることができる。これにより、活性層におけるキャリア移動度を向上させるとともに、薄膜トランジスタ１０のオン抵抗を小さくすることが可能である。一方のオフ状態においては、キャリア濃度の高い界面領域１３ａは狭いので空乏化しやすく、また、界面領域１３ａから基板１１側における第１半導体層１３のキャリア濃度は低くすることができる。したがって、オフ状態におけるリーク電流を低減することができる。よって、本実施形態に係る薄膜トランジスタ１０は、低いオン抵抗と高いオンオフ比を両立することがきる。
【００３３】
さらに、薄膜トランジスタ１０の活性層１２におけるキャリアが移動するのは、第１半導体層１３における第２半導体層１４側の界面領域１３ａである。ここで、一般に、ゲート絶縁膜と活性層との界面は、深いトラップ準位が多いことが知られている。そのため、キャリアが移動する領域がゲート絶縁膜と活性層との界面近傍に存在している場合には、キャリアがトラップされて移動できなくなる結果、経時的に薄膜トランジスタの閾値電圧が変化するという問題が生じ易い。しかしながら、本実施形態での活性層１２におけるキャリアが移動する領域は、ゲート絶縁膜１７と活性層１２との界面（ゲート絶縁膜１７と第２半導体層１４との界面）から離れている。したがって、閾値電圧が経時的に変化するという問題は招来しにくくなる。
【００３４】
＜ゲート電極＞
ゲート電極１８は、活性層１２に対してゲート絶縁膜１７を介した状態で形成されている。本実施形態においては、図１に示すように、ゲート電極１８は活性層１２の上方に形成されている。ゲート電極１８は、例えば、銅、金、アルミ等で形成されている。また、ゲート絶縁膜１７との密着性を上げるために、膜厚の薄いクロムや白金等との２層膜としてもよい。ゲート電極１８の膜厚は、例えば、１００〜５００［ｎｍ］程度が望ましい。
【００３５】
＜ゲート絶縁膜＞
ゲート絶縁膜１７は、活性層１２とゲート電極１８との間の電気絶縁性を確保するために設けられている。ここで、上述したようにゲート電極１８は活性層１２の上方に形成されている。そのため、ゲート絶縁膜１７は、図１に示すように、第２半導体層１４とゲート電極１８との間に介挿されている。
【００３６】
ゲート絶縁膜１７は、例えば、二酸化珪素、窒化珪素、酸化ハフニウム、酸化イットリウムなどの誘電体で形成されており、これらの材料をスパッタやＣＶＤ等により成膜することで形成できる。ゲート絶縁膜１７の膜厚は、例えば、５０〜５００［ｎｍ］程度が望ましい。
［検証実験］
＜活性層のキャリア移動度＞
まず、酸素分圧［Ｐａ］を変えてパルスレーザーデポジション法に基づき第１半導体層を作成した場合の、当該第１半導体層のキャリア移動度［ｃｍ2／Ｖ・ｓ］およびキャリア濃度［ｃｍ-3］の違いについて検討した。ＩｎＧａＺｎＯ4の焼結ターゲットを用い、第１半導体層の膜厚は４０［ｎｍ］とした。各第１半導体層のサンプルに電極を形成し、ｖａｎ  ｄｅｒ  Ｐａｕｗ法に基づき、キャリア移動度とキャリア濃度を測定した。
【００３７】
図５（ａ）は、第１半導体層を形成する際の酸素分圧と、各酸素分圧における第１半導体層単層のキャリア移動度およびキャリア濃度を示す表である。
酸素分圧は、ｅｎｔｒｙ１においては１［Ｐａ］、ｅｎｔｒｙ２においては３［Ｐａ］、ｅｎｔｒｙ３においては６．５［Ｐａ］とした。なお、ｅｎｔｒｙ１〜３は第１半導体層のみで構成される比較例である。図５（ａ）の表に示すように、第１半導体層のみであるｅｎｔｒｙ１〜３においては、酸素分圧が低いほど、キャリア濃度、キャリア移動度ともに上昇するという傾向が見られた。
【００３８】
次に、比較例であるｅｎｔｒｙ１〜３の各第１半導体層の上に、ＩｎＧａ0.8Ａｌ0.2ＺｎＯ4をターゲットとしたパルスレーザーデポジション法に基づき、第２半導体層を１５［ｎｍ］成膜した。酸素分圧は、１［Ｐａ］，６．５［Ｐａ］の２条件で行った。
図５（ｂ）は、第２半導体層の成膜対象である第１半導体層の種類と、第２半導体層を形成する際の酸素分圧と、各酸素分圧における活性層のキャリア移動度を示す表である。なお、第１半導体層の種類の下方に、対応するｅｎｔｒｙに係る第１半導体層におけるキャリア移動度（図５（ａ）に示したものと同じものである。）を括弧書きにて示している。
【００３９】
図５（ｂ）に示すように、ｅｎｔｒｙ４，５ではｅｎｔｒｙ１の第１半導体層上に、ｅｎｔｒｙ６，７ではｅｎｔｒｙ２の第１半導体層上に、ｅｎｔｒｙ８，９ではｅｎｔｒｙ３の第１半導体層上に、それぞれ第２半導体層を成膜した。ｅｎｔｒｙ４，６，８では酸素分圧を１［Ｐａ］とし、ｅｎｔｒｙ５，７，９では酸素分圧を６．５［Ｐａ］とした。ｅｎｔｒｙ４〜９は、各半導体層を形成する際の酸素分圧が異なるものの、いずれも第１半導体層上により伝導帯下端エネルギーが高い第２半導体層が積層された実施形態に相当するものである。
【００４０】
酸素分圧が６．５［Ｐａ］であるｅｎｔｒｙ５，７，９では、第１半導体層がいずれのｅｎｔｒｙのものであっても、活性層のキャリア移動度は第１半導体層単層の場合よりも向上し、それぞれ１０．２［ｃｍ2／Ｖ・ｓ］，９．５［ｃｍ2／Ｖ・ｓ］，３．３［ｃｍ2／Ｖ・ｓ］となった。さらに、酸素分圧が１［Ｐａ］であるｅｎｔｒｙ４，６，８では、第１半導体層がいずれのｅｎｔｒｙのものでも、第１半導体層単層の場合よりキャリア移動度が向上し、それぞれ１１［ｃｍ2／Ｖ・ｓ］，１１．５［ｃｍ2／Ｖ・ｓ］，１８［ｃｍ2／Ｖ・ｓ］となった。特に、第１半導体層の酸素分圧を６．５［Ｐａ］、第２半導体層の酸素分圧を１［Ｐａ］としたｅｎｔｒｙ８に係る活性層のキャリア移動度は、第１半導体層単層の場合のキャリア移動度（３［ｃｍ2／Ｖ・ｓ］）から大幅に向上し、１８［ｃｍ2／Ｖ・ｓ］となった。
【００４１】
このように、ｅｎｔｒｙ４〜９のいずれにおいても、活性層が第１半導体層と隣接した第２半導体層を含まない構成である場合と比較して、活性層におけるキャリア移動度が向上することが示された。すなわち、ｅｎｔｒｙ４〜９のいずれにおいても、ｅｎｔｒｙ４〜９の各々に対応する比較例と比べて、活性層におけるキャリア移動度が向上した。
ｅｎｔｒｙ８に係る活性層のＣ−Ｖ特性を測定し、ｄＣ／ｄＶからキャリア濃度分布を評価した。すると、第１半導体層と第２半導体層との界面から第１半導体層側へ約５［ｎｍ］入った領域のキャリア濃度が最大となっており、第２半導体層から第１半導体層へのキャリアの移動が確認された。
【００４２】
＜ソース電極およびドレイン電極と界面領域との接触の有無の違い＞
ソース電極およびドレイン電極が界面領域と接触しているか否かの違いによる、薄膜トランジスタの特性の違いについて検討した。ソース電極およびドレイン電極と活性層との接触度合がことなるｅｎｔｒｙ１０から１２の３つの実験用薄膜トランジスタを準備した。
【００４３】
図６は、実験用薄膜トランジスタの構造を模式的に示す図である。図６（ａ），（ｂ），（ｃ）は、それぞれｅｎｔｒｙ１０，ｅｎｔｒｙ１１，ｅｎｔｒｙ１２に係る実験用薄膜トランジスタの構造を示している。
ｅｎｔｒｙ１０（図６（ａ））の実験用薄膜トランジスタは、まず、図５（ｂ）のｅｎｔｒｙ８に係る活性層の上に、スパッタ法によりゲート絶縁膜としてＳｉＯ2膜を１００［ｎｍ］成膜した。この後、フォトリソグラフィーと希フッ酸によるエッチングにより、ソース電極形成領域およびドレイン電極形成領域に相当するゲート絶縁膜、第２半導体層を除去した。さらに、第１半導体層と第２半導体層との界面から１５［ｎｍ］の深さまで第１半導体層を除去した。次に、Ｔｉを１０［ｎｍ］、Ａｌを５０［ｎｍ］蒸着してから、パターニングによりソース電極およびドレイン電極を形成した。そして、膜厚２［ｎｍ］の白金箔、膜厚３０［ｎｍ］の金箔からなるゲート電極をゲート絶縁膜上に形成した。
【００４４】
ｅｎｔｒｙ１１の実験用薄膜トランジスタ（図６（ｂ））は、次のようにして形成した。まず、ゲート絶縁膜を成膜する段階まではｅｎｔｒｙ１０と同じである。ソース電極形成領域およびドレイン電極形成領域に相当するゲート絶縁膜をエッチングした。エッチングは第１半導体層と第２半導体層との界面で停止させ、第１半導体層の上面に上記と同様の方法でソース電極およびドレイン電極を形成した。そして、上記と同様の膜厚の白金箔、金箔からなるゲート電極をゲート絶縁膜上に形成した。
【００４５】
ｅｎｔｒｙ１２の実験用薄膜トランジスタ（図６（ｃ））は、ゲート絶縁膜を成膜する段階まではｅｎｔｒｙ１０と同様とした。ソース電極形成領域およびドレイン電極形成領域に相当するゲート絶縁膜をエッチングし、第１半導体層と第２半導体層との界面から第２半導体層側へ１０［ｎｍ］の位置で停止させた。つまり、エッチングを第２半導体層の途中で停止させ、第２半導体層の上面に上記と同様の方法でソース電極およびドレイン電極を形成した。このように、第２半導体層の上面にソース電極およびドレイン電極が形成されているので、これらの電極は界面領域と接触していない。そして、上記と同様の膜厚の白金箔、金箔からなるゲート電極をゲート絶縁膜上に形成した。
【００４６】
図７は、実験用薄膜トランジスタのＩ−Ｖ特性を示す図である。横軸はゲート電圧［Ｖ］、縦軸はソース−ドレイン間電流Ｉds［Ａ］である。ソース−ドレイン間電圧Ｖdsは５［Ｖ］とした。ｅｎｔｒｙ１０の結果を実線で、ｅｎｔｒｙ１１の結果を一点鎖線で、ｅｎｔｒｙ１２の結果を破線でそれぞれ示している。
図７に示すように、ｅｎｔｒｙ１０では、ゲート電圧が４［Ｖ］である場合においてＩdsが３［ｍＡ］となり、オンオフ比で３×１０6という優れた特性が得られた。一方、ｅｎｔｒｙ１２では、ゲート電圧が４［Ｖ］であるときのＩdsがｅｎｔｒｙ１０の場合と比較して約１／３０に大幅減少した。また、ｅｎｔｒｙ１１では、ゲート電圧が４［Ｖ］である場合にＩdsが１［ｍＡ］となり、ｅｎｔｒｙ１０と比較的近い値となった。
【００４７】
図７の結果から分かるように、ソース電極およびドレイン電極が第１半導体層と第２半導体層との界面に接触するように設けられることで、オン電流が増加することが確認された。さらに、ソース電極およびドレイン電極が界面領域と接触するように設けられることで、オン電流がさらに増大することも確認できた。この結果は、実施形態に係る活性層のキャリア濃度が、第１半導体層と第２半導体層の界面から第１半導体層側へ５［ｎｍ］程度深い領域で最も高くなっていること、および第２半導体層が空乏化することで高抵抗していることと対応している。
【００４８】
また、本発明者は、ソース電極形成領域およびドレイン電極形成領域に相当する第１半導体層を第１半導体層と第２半導体層との界面から２０［ｎｍ］の深さまで除去した上で、ソース電極およびドレイン電極を形成した場合であっても、オン電流の増加が殆ど見られないことも確認している。一方、第１半導体層をこれ以上の深さまで除去した場合には、今度は薄膜トランジスタがオフ状態であるときのリーク電流が増えるおそれがある。したがって、ソース電極形成領域およびドレイン電極形成領域に相当する第１半導体層を、第１半導体層と第２半導体層との界面から数［ｎｍ］〜２０［ｎｍ］程度除去した上で、ソース電極およびドレイン電極を形成した場合が最も望ましい特性が得られると考えられる。
【００４９】
なお、上記の数［ｎｍ］〜２０［ｎｍ］程度という深さに限定されるわけではなく、例えば、製造のし易さに鑑み、第１半導体層を第１半導体層と第２半導体層との界面から２０［ｎｍ］を超える深さまで除去することとしてもよい。かかる場合、オフ状態時のゲート電圧を負側に大きくする等、リーク電流を抑えるような薄膜トランジスタの駆動を行うことが望ましい。
【００５０】
［まとめ］
本実施形態に係る薄膜トランジスタでは、活性層１２を、第１酸化物からなる第１半導体層１３と、第１酸化物よりも伝導帯下端エネルギーが高い第２酸化物からなる第２半導体層１４との２層構造としている。これにより、キャリアは第２半導体層１４から第１半導体層１３へ流入することで、第１半導体層１３における第２半導体層１４側の界面領域１３ａにおいてキャリア移動度を向上させることが可能となる。これにより高速駆動を実現することが可能となる。また、活性層１２におけるキャリア移動度が向上することで、薄膜トランジスタ１０のオン抵抗を低減する効果も奏され、加えて、高いオンオフ比、閾値電圧の高い安定性を実現することができる。
【００５１】
≪第２の実施形態≫
第１の実施形態においては、いわゆるトップゲート型の薄膜トランジスタについて説明した。本実施形態では、いわゆるボトムゲート型の薄膜トランジスタについて説明する。
図８は、第２の実施形態に係る薄膜トランジスタ１０２の断面図を示す図である。
薄膜トランジスタ１０２は、主な構成として、活性層１２２、ゲート電極１８２、ソース電極１５２、ドレイン電極１６２、ゲート絶縁膜１７２を備える。以下、薄膜トランジスタ１０２の構成について、第１の実施形態に係る薄膜トランジスタ１０との相違点を中心に説明する。
【００５２】
基板１１は、第１の実施形態に係るものと同様である。
活性層１２２は第１の実施形態ものと異なり、第１半導体層１３２と第２半導体層１４２とが交互に複数積層されてなる。すなわち、本実施形態に係る薄膜トランジスタは、いわゆるマルチチャネル型となっている。図８においては、第１半導体層１３２と第２半導体層１４２とが交互に２層ずつ積層されてなる。第１半導体層１３２は第１の実施形態と同じ第１酸化物からなる。第２半導体層１４２も第２の実施形態と同じく、第１酸化物よりも伝導帯下端エネルギーが高い第２酸化物からなる。また、第１の実施形態ものと異なり、基板１１側から順に第２半導体層１４２および第１半導体層１３２が積層されてなる。
【００５３】
第１半導体層１３２と第２半導体層１４２とが交互に複数積層されてなるため、キャリア濃度の高い界面領域が複数層形成されることになる。さらに、図８に示すように、ソース電極１５２およびドレイン電極１６２はこの複数層の界面領域と接触するように形成されている。これにより、第１の実施形態に係る薄膜トランジスタ１０と比較して、オン抵抗をより低減することができる。
【００５４】
各第１半導体層１３２の膜厚は５〜２０［ｎｍ］程度、各第２半導体層１４２の膜厚は２０〜５０［ｎｍ］程度が望ましい。また、活性層１２２全体で５０〜２００［ｎｍ］の膜厚とするのが望ましい。活性層１２２の膜厚が厚すぎると、オフ状態時のリーク電流が増えるおそれがあり、一方で、膜厚が薄すぎると抵抗値が大きくなってしまうおそれがある。第１半導体層１３２と第２半導体層１４２の積層数は特に限定されるものではないが、例えば、各々、３層以下が望ましい。
【００５５】
ゲート絶縁膜１７２は、第１の実施形態のものと同様に、活性層１２２とゲート電極１８２との間の電気絶縁性を確保するために設けられている。ただし、活性層１２２は、基板１１側から順に第２半導体層１４２、第１半導体層１３２が積層されてなるため、ゲート絶縁膜１７２は、ゲート電極１８２と第２半導体層１４２との間に介挿されることになる。
【００５６】
本実施形態に係るゲート電極１８２は、活性層１２２の下方に形成されている。そのため、活性層１２２は、基板１１側から順に第２半導体層１４２、第１半導体層１３２が積層されている。
エッチングストッパー層１９２は、ソース電極１５２およびドレイン電極１６２をエッチングによりパターンニングする際に、活性層１２２が浸食されるのを防ぐために設けられている。エッチングストッパー層１９２を構成する材料としては、例えば、二酸化珪素や窒化珪素、酸化アルミ等が適している。膜厚は、例えば５〜２０［ｎｍ］程度が望ましい。
【００５７】
以下、本実施形態に係る薄膜トランジスタ１０２の製造方法を簡単に説明する。
まず、基板１１上にゲート電極１８２を設け、その上をゲート絶縁膜１７２で覆う。ゲート電極およびゲート絶縁膜の材料、膜厚は第１の実施形態と同様である。ゲート絶縁膜１７２の上に第２半導体層１４２と第１半導体層１３２を交互に複数層積層することにより活性層１２２を構成する。次に、活性層１２２の上にエッチングストッパー層１９２を成膜する。そして、フォトリソグラフィーとエッチングにより、ソース電極形成領域およびドレイン電極形成領域におけるエッチングストッパー層１９２と活性層１２２を除去する。最後に、ソース電極１５２、ドレイン電極１６２をパターニングにより形成することにより、本実施形態に係る薄膜トランジスタ１０２が完成する。
【００５８】
本実施形態に係る薄膜トランジスタでは、活性層を第１半導体層と第２半導体層とが交互に複数積層されてなる構成としている。このような構成により、第１の実施形態に係る薄膜トランジスタと比較して、さらなる低オン抵抗化を実現することができる。また、ボトムゲート型の薄膜トランジスタは、トップゲート型よりも少ない工程数で製造できるため、製造効率を向上させることも可能である。さらに、界面領域においては、第１の実施形態に係るものと同様に高いキャリア移動度が得られるので、薄膜トランジスタの高速駆動が可能となる。これに加え、高いオンオフ比、閾値電圧の高い安定性という効果も得ることができる。
【００５９】
≪第３の実施形態≫
本実施形態においては、第２の実施形態に係る薄膜トランジスタを用いた有機ＥＬ表示装置について説明する。
図９は、有機ＥＬ表示装置の構成の一例を示す模式的な部分断面図である。
有機ＥＬ表示装置は、基材としての基板１１上に複数配列された第２の実施形態に係る薄膜トランジスタ１０２と、各薄膜トランジスタ１０２に接続された複数の発光部としての有機ＥＬ素子２０と、を備える。つまり、薄膜トランジスタ１０２と有機ＥＬ素子２０は１対１対応しており、１組の薄膜トランジスタ１０２と有機ＥＬ素子２０とで１画素を構成している。図９は、１画素分の構成を示す断面図となっている。有機ＥＬ表示装置は、図９に示す１画素分の構成が行列状に配列されてなる。以下、各構成について説明する。
【００６０】
薄膜トランジスタ１０２は、第２の実施形態において説明したものである。薄膜トランジスタ１０２の上方には、当該薄膜トランジスタ１０２を保護するための保護層２１が形成されている。保護層２１を構成する材料としては、例えば、二酸化珪素や窒化珪素等があり、その膜厚は１００〜２００［ｎｍ］程度が望ましい。保護層２１は、例えばスパッタ等の方法により形成することができる。
【００６１】
有機ＥＬ素子２０は、画素電極２２、有機発光層２３、共通電極２４を含む。有機ＥＬ素子２０は、固体蛍光性物質の電界発光現象を利用した発光素子であり、自発光を行うため視認性が高く、さらに完全固体素子であるため耐衝撃性に優れるなどの特徴を有する。
画素電極２２は陽極である。有機ＥＬ表示装置を、基板１１と反対側から光を取り出すいわゆるトップエミッション型とする場合には、画素電極２２は、例えば、ＡＰＣ（銀、パラジウム、銅の合金）、ＡＲＡ（銀、ルビジウム、金の合金）、ＭｏＣｒ（モリブデンとクロムの合金）、ＮｉＣｒ（ニッケルとクロムの合金）等の反射性金属で形成する。また、基板１１側から光を取り出すいわゆるボトムエミッション型とする場合には、画素電極２２は、ＩＴＯ（酸化インジウム錫）、ＩＺＯ（酸化インジウム亜鉛）等の透明導電性材料で構成する。いずれの型の場合であっても、画素電極２２は、各画素に対応するように行列状に形成される。
【００６２】
有機発光層２３は、キャリア（正孔と電子）の再結合による発光を行う部位である。有機ＥＬ表示装置が、例えば赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の各発光色に対応する発光素子が複数配列されてなる場合、Ｒに対応する有機発光材料を含む有機発光層２３と、Ｇに対応する有機発光材料を含む有機発光層２３と、Ｂに対応する有機発光材料を含む有機発光層２３とが形成される。有機発光層２３は、高分子材料からなる塗布型の有機発光層でもよいし、蒸着により形成する低分子型の有機発光層でもよい。
【００６３】
有機発光層２３として用いることが可能な材料としては、ポリパラフェニレンビニレン（ＰＰＶ）、ポリフルオレンや、例えば、特許公開公報（特開平５−１６３４８８号公報）に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、シアニン化合物、アクリジン化合物、８−ヒドロキシキノリン化合物の金属錯体、２−ビピリジン化合物の金属錯体、シッフ塩とＩＩＩ族金属との錯体、オキシン金属錯体、希土類錯体等の蛍光物質等が挙げられる。
【００６４】
共通電極２４は陰極である。有機ＥＬ表示装置をトップエミッション型とする場合には、共通電極２４はＩＴＯ、ＩＺＯ等の透明導電性材料で構成する。また、ボトムエミッション型とする場合には、例えば、ＡＰＣ、ＡＲＡ、ＭｏＣｒ、ＮｉＣｒ等の反射性金属で形成する。共通電極２４は、画素電極２２とは異なり、複数の画素間で共通に設けられている。
【００６５】
本実施形態における基板１１は、薄膜トランジスタ１０２の基材としての機能と、有機ＥＬ素子２０の基材としての機能を併有したものとなっている。基板１１は、例えば、無アルカリガラス、ソーダガラス、無蛍光ガラス、燐酸系ガラス、硼酸系ガラス、石英、アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹脂、ポリエチレン、ポリエステル、シリコーン系樹脂、又はアルミナ等の絶縁性材料の何れかを用いて形成することができる。
【００６６】
図９において特に図示していないが、画素電極２２と共通電極２４との間に、さらに、公知の正孔注入層、正孔輸送層、電子輸送層、電子注入層等を介挿することとしてもよい。
また、有機ＥＬ素子のような電流駆動型の表示素子の場合、オン電流が流れる際の薄膜トランジスタの抵抗成分が電力消費の大きな部分を占めている。そのため、オン抵抗を低減することが、有機ＥＬ表示装置の省電力化にとっては非常に重要である。本実施形態における有機ＥＬ表示装置においては、発光素子を駆動させる駆動素子として、低オン抵抗化を実現可能な第２の実施形態に係る薄膜トランジスタを用いられている。そのため、本実施形態における有機ＥＬ表示装置によれば、省電力化に大いに貢献することができる。
【００６７】
さらに、上述したように、第２の実施形態に係る薄膜トランジスタでは高速駆動が可能であり、かつ、高いオンオフ比を有する。したがって、このような薄膜トランジスタを駆動素子として用いることで、高精細な表示装置を実現することができる。
なお、本実施形態においては、第２の実施形態に係る薄膜トランジスタを駆動素子として用いる例を示したが、第１の実施形態に係る薄膜トランジスタを駆動素子として用いることとしてもよい。この場合であっても、第２の実施形態に係る薄膜トランジスタを用いた表示装置と同様の効果を得ることができる。
【００６８】
また、本実施形態においては表示素子を有機ＥＬ素子とする表示装置に説明したが、第１および第２の実施形態に係る薄膜トランジスタは液晶表示素子等を表示素子とする表示装置にも適用することは可能である。液晶表示装置の場合、薄膜トランジスタには光変調部が接続されることになる。
［変形例・その他］
以上、第１および第２の実施形態について説明したが、本発明はこれらの実施形態に限られない。例えば、以下のような変形例等が考えられる。
【００６９】
（１）上記の実施形態における薄膜トランジスタは、第１酸化物からなる第１半導体層と、第１酸化物よりも伝導帯下端エネルギーが高い第２酸化物からなる第２半導体層とを隣接して形成することにより、第１半導体層における第２半導体層側の界面領域において高いキャリア移動度が得られるようにしたものである。これは、酸化物だけでなく、有機材料を半導体層として用いた薄膜トランジスタにも適用することができる。
【００７０】
（２）特許文献１においては、Ｉｎ，Ｚｎ，Ｓｎを含む酸化物を半導体層として用いた薄膜トランジスタが開示されている。そして、半導体層におけるゲート絶縁膜に近い領域のＺｎやＩｎの組成を増やすことにより、酸素欠損を増やし、キャリア濃度およびキャリア移動度を増加させている。しかしながら、この方法では、酸素欠損によりキャリア濃度が増えすぎるとキャリア移動度が飽和してしまい、さらなるキャリア移動度の向上は見込めない。また、キャリア量が増えすぎると、リーク電流が増大してしまうという問題も生じる。
【００７１】
一方、第１および第２の実施形態に係る薄膜トランジスタにおいては、本来的にはキャリア濃度が低い第１半導体層中に、キャリア濃度の高い領域を作り出すようにすることにより、キャリア移動度の向上を図っている。そのため、特許文献１とは異なり、キャリア濃度が増えすぎることによるキャリア移動度の飽和の問題は招来しない。
（３）第２半導体層から第１半導体層へキャリアを流入させることにより、第１半導体層における第２半導体層側の界面領域において高いキャリア移動度が得られるようになっている。しかしながら、この効果は、単にキャリア濃度の低い第１半導体層に隣接するように、第１半導体層よりも伝導帯下端エネルギーの大きな絶縁性の層を形成しただけでは得ることはできないものである。上記の効果を得るためには、第１半導体層に流入させるためのキャリアが存在している必要があるところ、絶縁性の層にはこのようなキャリアが非常に少ないからである。したがって、第１半導体層に隣接するように伝導帯下端エネルギーの大きな絶縁性の層を形成したとしても、第１および第２の実施形態に係る活性層とは異なり、第１半導体層内のキャリア濃度はどの領域においても概ね均一のままとなる。
【００７２】
（４）図２においては、キャリアが電子である、すなわち活性層がｎ型であるとして説明したが、本発明はこれに限定されない。キャリアを正孔、活性層がｐ型である場合にも同様の原理での説明が可能である。
（５）第３の実施形態では、表示素子として有機ＥＬ素子を例に挙げた。そして、第１および第２の実施形態に係る薄膜トランジスタを有機ＥＬ表示装置に適用した場合には、特に大きな省電力化の効果が得られることについて説明した。しかしながら、薄膜トランジスタの抵抗成分が電力消費の大きな部分を占めるという問題は、有機ＥＬ素子に限って生じるものではない。電流駆動型であって、かつ、アクティブマトリクス方式を採用している表示装置全般において生じ得る問題である。したがって、第１および第２の実施形態に係る薄膜トランジスタを適用することで得られる大きな省電力化の効果は、電流駆動型アクティブマトリクス表示装置一般に享受できるものである。
【００７３】
なお、言うまでもなく、電流駆動型アクティブマトリクス方式でない他方式の表示装置に第１および第２の実施形態に係る薄膜トランジスタを適用した場合であっても、省電力化の効果は得られる。
（６）上記の実施形態で使用している、材料、数値等は好ましい例を例示しているだけであり、この態様に限定されることはない。また、本発明の技術的思想の範囲を逸脱しない範囲で、適宜変更は可能である。さらに、各図面における部材の縮尺は実際のものとは異なる。なお、数値範囲を示す際に用いる符号「〜」は、その両端の数値を含む。
【産業上の利用可能性】
【００７４】
本発明の薄膜トランジスタ等は、例えば、家庭用もしくは公共施設、あるいは業務用の各種ディスプレイ、テレビジョン装置、携帯型電子機器用ディスプレイ等の駆動素子として用いられる薄膜トランジスタに好適に利用可能である。
【符号の説明】
【００７５】
１０、１０２  薄膜トランジスタ
１１  基板
１２、１２１、１２２  活性層
１３、１３１、１３２  第１半導体層
１３ａ  界面領域
１３Ａ  第１アモルファス酸化物
１４、１４２  第２半導体層
１４Ａ  第２アモルファス酸化物
１５、１５１、１５２  ソース電極
１６、１６２  ドレイン電極
１７、１７２  ゲート絶縁膜
１７Ａ  絶縁材料
１８、１８２  ゲート電極
１９２  エッチングストッパー層
２０  有機ＥＬ素子
２１  保護層
２２  画素電極
２３  有機発光層
２４  共通電極
【図１】
2013225551.tif 000003
【図２】
2013225551.tif 000004
【図３】
2013225551.tif 000005
【図４】
2013225551.tif 000006
【図５】
2013225551.tif 000007
【図６】
2013225551.tif 000008
【図７】
2013225551.tif 000009
【図８】
2013225551.tif 000010
【図９】
2013225551.tif 000011