【誤訳訂正書】
【提出日】平成26年7月8日(2014.7.8)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
入出力コアで発生された制御信号を用いて、フェイルセーフ・モード時、およびトレラント・モード時に動作する入出力ドライバー回路を構成するための方法であって、前記方法は、
フェイルセーフ・モード動作時及びトレラント・モード動作時、インターフェース回路の入出力ドライバーの電源電圧と入出力パッドを通して供給される外部電圧との間にカスケード接続された複数のＰチャネルＭＯＳトランジスタのうちの一つのＰチャネルＭＯＳトランジスタの入力側のドレイン端子の電圧と前記ＰチャネルＭＯＳトランジスタの出力側のソース端子の電圧とを同じ電圧とすることによって、入出力パッドを通して供給される外部電圧から電源電圧への電流経路を切り離しするステップ、
前記電流経路を切り離しするステップによって作られたフローティング・ノードに、電圧を印加するステップ、及び、
前記フェイルセーフ・モード動作時、前記トレラント・モード動作時、及びドライバー・モード動作時において、前記電源電圧と、前記入出力パッドを通して供給される外部電圧、のうちの一つから作られたゲート電圧を、前記カスケード接続された複数のＰチャネルＭＯＳトランジスタのそれぞれのＰチャネルＭＯＳトランジスタに印加することによって、前記カスケード接続された複数のＰチャネルＭＯＳトランジスタのそれぞれのＰチャネルＭＯＳトランジスタに印加される電圧を動作電圧耐容上限以下に制御するステップで構成され、
前記ドライバー・モード動作時には前記入出力パッドを通して供給される外部電圧が０Ｖから前記電源電圧までの範囲で変化し、
前記フェイルセーフ・モード動作時には前記電源電圧が０Ｖであり、
前記トレラント・モード動作時には前記入出力パッドを通して供給される外部電圧が前記電源電圧より高い電圧まで増加すること、を特徴とする方法。
【請求項２】
前記ゲート電圧は、前記電源電圧を分割した電圧のうちの少なくとも一つ、もしくは、入出力パッドを通して供給される外部電圧から１つ以上の能動回路素子のしきい電圧を引き算することによって発生した電圧、であることを特徴とする請求項１に記載の方法。
【請求項３】
前記ゲート電圧は、制御信号がＬＯＷかＨＩＧＨであるかに応じて、前記電源電圧から発生した電圧と、入出力パッドを通して供給される外部電圧から発生した電圧と、を切り替えた電圧であることを特徴とする請求項１に記載の方法。
【請求項４】
前記フェイルセーフ・モード動作時および前記トレラント・モード動作時において前記入出力パッドを通して供給される外部電圧から前記電源電圧への電流経路を切り離しするステップは、前記カスケード接続された複数のＰチャネルＭＯＳトランジスタのうちの一つのＰチャネルＭＯＳトランジスタであって、入力側のドレイン端子に入出力パッドを通して供給される外部電圧が印加されているＰチャネルＭＯＳトランジスタの、出力側のソース端子の電圧を入出力パッドを通して供給される外部電圧と同じ電圧にすることを特徴とする請求項１に記載の方法。
【請求項５】
前記ドライバー・モード動作時、複数のカスケード接続された経路トランジスタから、前記入出力ドライバーのカスケード接続された複数のＰチャネルＭＯＳトランジスタのうちの一つのＰチャネルＭＯＳトランジスタのゲート端子に前記電源電圧から発生した電圧が印加されることを特徴とする請求項１に記載の方法。
【請求項６】
前記入出力ドライバーのカスケード接続された複数のＰチャネルＭＯＳトランジスタのうちの一つのＰチャネルＭＯＳトランジスタと、前記入出力ドライバーのカスケード接続された複数のＰチャネルＭＯＳトランジスタのうちの別のＰチャネルＭＯＳトランジスタと、を接続する経路から、前記別のＰチャネルＭＯＳトランジスタの前置ドライバーへ電圧をフィードバックする制御回路を、さらに含むことを特徴とする請求項１に記載の方法。
【請求項７】
前記フェイルセーフ・モード動作時及び前記トレラント・モード動作時において、入力側のドレイン端子の電圧を出力側のソース端子の電圧と同じ電圧にするＰチャネルＭＯＳトランジスタの、出力側のソース端子は前記ＰチャネルＭＯＳトランジスタの基板端子に接続されていることを特徴とする請求項１に記載の方法。
【請求項８】
フェイルセーフ・モード動作時及びトレラント・モード動作時において、入力側のドレイン端子の電圧を出力側のソース端子の電圧と同じ電圧にするＰチャネルＭＯＳトランジスタ以外の、入出力ドライバーのカスケード接続された複数のＰチャネルＭＯＳトランジスタそれぞれの基板端子にフローティングウエル回路の出力電圧を印加することを特徴とする請求項１に記載の方法。
【請求項９】
前記ドライバー・モード動作時において、入出力ドライバーのカスケード接続された複数のＰチャネルＭＯＳトランジスタのうちの前記電源電圧に直接接続されたＰチャネルＭＯＳトランジスタのゲート端子に、インバータ回路の出力が印加されることを特徴とする請求項１に記載の方法。
【請求項１０】
入出力ドライバーのカスケード接続された複数のＰチャネルＭＯＳトランジスタのうちの、前記入出力パッドを通して供給される外部電圧に入力側のドレイン端子が接続されるＰチャネルＭＯＳトランジスタの出力側のソース端子に直接接続される少なくとも一つの経路トランジスタを備え、前記経路トランジスタは、フェイルセーフ・モード動作時及びトレラント・モード動作時において、前記入出力パッドを通して供給される外部電圧に直接接続するＰチャネルＭＯＳトランジスタに隣接するＰチャネルＭＯＳトランジスタのゲート端子に印加するために、前記入出力パッドを通して供給される外部電圧を出力することを特徴とする請求項４に記載の方法。
【請求項１１】
前記トレラント・モード動作時と前記フェイルセーフ・モード動作時のそれぞれに合わせて、前記電源電圧から発生した電圧と前記入出力パッドを通して供給される外部電圧のうちの一つを出力する、少なくとも一つの経路トランジスタを備えることを特徴とする請求項９に記載の方法。
【請求項１２】
フェイルセーフ・モード動作時、およびトレラント・モード動作時に動作する入出力ドライバー回路であって、前記入出力ドライバー回路は、
電源電圧と入出力パッドを通して供給される外部電圧との間にカスケード接続された複数のＰチャネルＭＯＳトランジスタ、及び、
入出力コア回路で発生される制御信号に基づいて決まる動作モードに合わせて、前記電源電圧もしくは前記入出力パッドを通して供給される外部電圧から発生された電圧をそれぞれの前記ＰチャネルＭＯＳトランジスタのゲート電圧として印加し、それぞれの前記ＰチャネルＭＯＳトランジスタ間に印加される電圧を動作電圧耐容上限以下に制御するための、前記カスケード接続された複数のＰチャネルＭＯＳトランジスタのそれぞれに接続された前置ドライバー回路、を含み、
前記動作モードにはドライバー・モード、前記ファイルセーフ・モード、及び前記トレラント・モードが含まれ、
前記フェイルセーフ・モード動作時及び前記トレラント・モード動作時、前記カスケード接続された複数のＰチャネルＭＯＳトランジスタのうちの一つのＰチャネルＭＯＳトランジスタの入力側のドレイン端子の電圧と前記ＰチャネルＭＯＳトランジスタの出力側のソース端子の電圧とが同じ電圧とされることによって、前記入出力パッドを通して供給される外部電圧から前記電源電圧への電流経路が切り離され、
前記電流経路の切り離しにより発生したフローティング・ノードに電圧が印加され、
前記ドライバー・モード動作時には前記入出力パッドを通して供給される外部電圧が０Ｖから前記電源電圧までの範囲で変化し、
前記フェイルセーフ・モード動作時には前記電源電圧が０Ｖであり、
前記トレラント・モード動作時には前記入出力パッドを通して供給される外部電圧が前記電源電圧より高い電圧まで増加すること、を特徴とする入出力ドライバー回路。
【請求項１３】
前記ゲート電圧は、前記電源電圧を分割した電圧、及び、前記入出力パッドを通して供給される外部電圧から１つ以上の能動回路素子のしきい電圧を引き算した電圧、のうちの少なくとも一つから発生されることを特徴とする請求項１２に記載の入出力ドライバー回路。
【請求項１４】
前記ゲート電圧は、前記入出力コアが出す制御信号がＬＯＷであるかＨＩＧＨであるかに応じて切り替えられることを特徴とする請求項１２に記載の入出力ドライバー回路。
【請求項１５】
前記フェイルセーフ・モード動作時および前記トレラント・モード動作時における、前記入出力パッドを通して供給される外部電圧から前記電源電圧への電流経路の切り離しは、カスケード接続された複数のＰチャネルＭＯＳトランジスタのうちの一つのＰチャネルＭＯＳトランジスタであって、入力側のドレイン端子に入出力パッドを通して供給される外部電圧が印加されているＰチャネルＭＯＳトランジスタの、出力側のソース端子の電圧を前記入出力パッドを通して供給される外部電圧と同じ電圧にすることを特徴とする請求項１２に記載の入出力ドライバー回路。
【請求項１６】
前記カスケード接続された複数のＰチャネルＭＯＳトランジスタのうちの一つのＰチャネルＭＯＳトランジスタに接続された前置ドライバー回路が、さらに、カスケード接続された複数のＰチャネルＭＯＳトランジスタのうちの別のＰチャネルＭＯＳトランジスタへ接続する経路から前記別のＰチャネルＭＯＳトランジスタの前置ドライバー回路へ電圧をフィードバックするための制御回路を含むことを特徴とする請求項１２に記載の入出力ドライバー回路。
【請求項１７】
前記フェイルセーフ・モード動作時および前記トレラント・モード動作時において、入力側のドレイン端子の電圧と出力側のソース端子の電圧とを同じ電圧にするＰチャネルＭＯＳトランジスタの、出力側のソース端子が前記ＰチャネルＭＯＳトランジスタの基板端子に接続されていることを特徴とする請求項１２に記載の入出力ドライバー回路。
【請求項１８】
前記フェイルセーフ・モード動作時及び前記トレラント・モード動作時において、入力側のドレイン端子の電圧と出力側のソース端子の電圧とを同じ電圧にするＰチャネルＭＯＳトランジスタ以外の、入出力ドライバーのカスケード接続された複数のＰチャネルＭＯＳトランジスタそれぞれの基板端子にフローティングウエル回路の出力電圧が印加されることを特徴とする請求項１２に記載の入出力ドライバー回路。
【請求項１９】
フェイルセーフ・モード動作時、およびトレラント・モード動作に動作する入出力回路システムであって、前記入出力回路システムは、
制御信号を発生する入出力コア、
外部電圧を供給する入出力パッド、
前記入出力コアで発生された制御信号に基づき、入出力パッドを通して供給される外部電圧とインターフェースする入出力ドライバー回路、を含み、
前記入出力ドライバー回路は、
電源電圧と前記入出力パッドを通して供給される外部電圧との間にカスケード接続された複数のＰチャネルＭＯＳトランジスタ、
動作モードに合わせて、前記電源電圧もしくは前記入出力パッドを通して供給される外部電圧から発生された電圧をそれぞれのＰチャネルＭＯＳトランジスタのゲート電圧として印加し、それぞれのＰチャネルＭＯＳトランジスタ間に印加される電圧を動作電圧耐容上限以下に制御するための、前記カスケード接続された複数のＰチャネルＭＯＳトランジスタのそれぞれに接続された前置ドライバー回路、を含み、
前記動作モードにはドライバー・モード、前記ファイルセーフ・モード、及び前記トレラント・モードが含まれ、
前記フェイルセーフ・モード動作時及び前記トレラント・モード動作時、前記カスケード接続された複数のＰチャネルＭＯＳトランジスタのうちの一つのＰチャネルＭＯＳトランジスタの入力側のドレイン端子の電圧と前記ＰチャネルＭＯＳトランジスタの出力側のソース端子の電圧とを同じ電圧とすることによって、前記入出力パッドを通して供給される外部電圧から前記電源電圧への電流経路が切り離され、
前記電流経路の切り離しにより発生したフローティング・ノードに電圧が印加され、
前記ドライバー・モード動作時には前記入出力パッドを通して供給される外部電圧が０Ｖから前記電源電圧までの範囲で変化し、
前記フェイルセーフ・モード動作時には前記電源電圧が０Ｖであり、
前記トレラント・モード動作時には前記入出力パッドを通して供給される外部電圧が前記電源電圧より高い電圧まで増加すること、を特徴とする入出力回路システム。
【請求項２０】
前記フェイルセーフ・モード動作時及び前記トレラント・モード動作時において、入力側のドレイン端子の電圧と出力側のソース端子の電圧とを同じ電圧にするＰチャネルＭＯＳトランジスタ以外の、入出力ドライバーのカスケード接続された複数のＰチャネルＭＯＳトランジスタそれぞれの基板端子にフローティングウエル回路の出力電圧が印加されることを特徴とする請求項１９に記載の入出力回路システム。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【発明の詳細な説明】
【発明の名称】入出力ドライバー回路を構成するための方法、入出力ドライバー回路、及び入出力回路システム
【技術分野】
【０００１】
当情報開示は、概して、入力／出力（ＩＯ）回路に関するものであり、綿密には、フェイルセーフ・ドライバーおよびトレラント・ドライバーの構造を明確にする手法、器具ならびにシステムに関するものである。
【背景技術】
【０００２】
集積回路（ＩＣ）に含まれる複数の構成部分は、全てが同じ電圧で動作しているとは限らない。異なる電圧で動作しているふたつの構成部分をインターフェースで連結させるには、その端子における電圧よりも低い電圧（例：  １．８ｖ）で動作している能動素子（例：  金属酸化物半導体（ＭＯＳ）トランジスタ）を含むバッファー回路が必要な場合もある。
【０００３】
図１は、より高い電圧を使用しての、ＩＯドライバー１００のインターフェース連結を示した概略図である。ＩＯドライバー１００は、Ｐ−チャネル金属酸化物半導体（ＰＭＯＳ）トランジスタＭ１１０２とＮ−チャネルＭＯＳ（ＮＭＯＳ）トランジスタＭ２１０４等を含む。Ｍ１１０２のソース（Ｓ）端子は、電源電圧であるＶＤＤＩＯ１０６に接続することが可能であり、Ｍ２１０４のソース（Ｓ）端子は、電源電圧であるＶＳＳ１１０に接続される。トランジスタ（Ｍ１１０２、Ｍ２１０４）のバルク（Ｂ）端子をそのソース（Ｓ）端子と短絡させることによって、トランジスタ（Ｍ１１０２、Ｍ２１０４）のバルク（Ｂ）端子をＶＤＤＩＯ１０６とＶＳＳ１１０にも個々に接続する。Ｍ１１０２兼Ｍ２１０４のドレイン（Ｄ）端子は、図１で示されているように、互いに接続される。
【０００４】
ＩＣのＩＯパッド１０８からの外部電圧は、Ｍ１１０２兼Ｍ２１０４のドレイン端子それぞれに供給される。トランジスタ（Ｍ１１０２、Ｍ２１０４）のゲート（Ｇ）端子は、ＩＯドライバー１００用のコントロール・回路から作られているコントロール・シグナル（ＣＴＲＬ１  １１２、ＣＴＲＬ２  １１４）で駆動させられる。ＩＯパッド１０８の電圧（例：  ３．４６５Ｖ）が電源電圧であるＶＤＤＩＯ１０６（例：  １．８Ｖ、２．５Ｖ）よりも高い場合、もしくはＶＤＤＩＯ１０６がゼロの場合においては、図１に見られるようにＭ１１０２に関連のある寄生ダイオードＤ１１１６はオンとなり、その結果として、ＩＯパッド１０８の電圧と電源電圧ＶＤＤＩＯ１０６の間に直接路が作られる。Ｄ１１１６をオンにすることによって多量の電流が導かれた場合、続いて多量の漏洩電流が流れる。図１では、Ｑ２１０４に関連のある寄生ダイオードＤ２１１８も示されている。
【０００５】
従って、ＩＯパッド１０８の電圧が高いということは、ＶＤＤＩＯ１０６の有無に関わらず、ＩＯドライバー１００の信頼度を低下させる。多量の電流が導かれる際の影響を抑える為に、複数のｐ−チャネルあるいはｎ−チャネル・トランジスタを積み重ねるという手法もある。しかし、この手法では、多量電流の影響を抑えるまでに限られ、問題解決には繋がらないと見られる。
【発明の概要】
【課題を解決するための手段】
【０００６】
ここに開示されているのは、フェイルセーフ・ドライバーおよびトレラント・ドライバーの構造を明確にする手法、器具ならびにシステムである。
【０００７】
インターフェース・回路用ＩＯドライバーの直列トランジスタは複数あるが、そのうちのひとつの入力端子からその出力端子へ、フェイルセーフ・モードかつトレラント・モードでの動作中に同量の電圧を流すことによって、ＩＯパッドを通じて電源電圧に供給されている外部電圧から電流路を切り離す為には、ＩＯコアによって作り出されているコントロール・シグナルを、制御できる範囲で活用するというのもひとつの手法である、という見方もある。また、その際には、電流路を切り離した際にできたフローティング・ノードへ適量の電圧をフィードバックする。更には、複数ある直列トランジスタのうちのひとつひとつにゲート電圧を流すことによって、複数ある直列トランジスタの各トランスミッタに流れている電圧が、各々の耐容最高限度を超えないように制御する為に、コントロール・シグナルを、制御できる範囲で活用する。
【０００８】
ゲート電圧は、電源電圧もしくはＩＯパッドを通じて供給されている外部電圧から導出されており、その際の動作モードは、フェイルセーフ・モード、トレラント・モード、もしくはドライバー・モードにいずれかに限る。電源電圧は、フェイルセーフ・モードの際にはゼロであり、ＩＯパッドを通じて供給されている外部電圧は、トレラント・モードの際には電源電圧以上にまで上昇する。
【０００９】
また別の見解では、ＩＯドライバー・回路には複数の直列トランジスタに加えて、そのトランジスタひとつひとつに専用のドライバー前回路が含まれている。ドライバー前回路は、各トランジスタにゲート電圧を流すことによって、トランジスタ各々の耐容最高限度を超えないように制御する。ゲート電圧は、電源電圧もしくはＩＯパッドを通じて供給されている外部電圧から導出されており、ＩＯコアによって作り出されたコントロール・シグナルを制御できる範囲で活用するという点に基づいている。
【００１０】
外部電圧からの電流回路は、ＩＯパッドを通じて電源電圧に供給されており、複数ある直列トランジスタのうちのひとつの入力端子から、同量の電圧をその出力端子に流すことによって切り離されている。また、電流回路が切り離された際に作られたフローティング・ノードには、適量の電圧がフィードバックされている。
【００１１】
ＩＯパッドを通じて供給されている外部電圧の量は、最少ではゼロ、最多ではドライバー・モードで動作中の電源電圧量までの範囲内で変化する。電源電圧は、フェイルセーフ・モードで動作の際にはゼロであり、ＩＯパッドを通じて供給されている外部電圧は、トレラント・モードの際には電源電圧以上にまで上昇する。
【００１２】
また更に別の見解では、ＩＯ回路・システムは、ＩＯコアを併せてコントロール・シグナルを駆動し、ＩＯパッドを併せて外部電圧を供給し、ＩＯドライバー・回路を併せて外部電圧とインターフェースで連結させる。その際の外部電圧は、ＩＯコアによって作り出されたコントロール・シグナルを制御できる範囲で活用することに基づいたＩＯパッドによって供給される。ＩＯドライバー・回路は複数のトランジスタを含んでおり、そのトランジスタひとつひとつにドライバー前回路が備えられているが、それは、電源電圧もしくは動作モード中のＩＯパッドを通じて供給されている外部電圧から導出されている各トランジスタにゲート電圧を流すことによって、トランジスタ各々の耐容最高限度を超えないように制御する為である。その際の動作モードは、ドライバー・モード、フェイルセーフ・モード、あるいはトレラント・モードに限る。
【００１３】
ＩＯパッドを通じて供給されている外部電圧からの電流回路は、複数ある直列トランジスタのうちのひとつの入力端子から、同量の電圧をその出力端子に流すことによって切り離されている。また、電流回路が切り離された際に作られたフローティング・ノードには、適量の電圧がフィードバックされている。
【００１４】
ＩＯパッドを通じて供給されている外部電圧の量は、最少ではゼロ、最多ではドライバー・モードで動作中の電源電圧量までの範囲内で変化する。電源電圧は、フェイルセーフ・モードで動作の際にはゼロであり、ＩＯパッドを通じて供給されている外部電圧は、トレラント・モードの際には電源電圧以上にまで上昇する。
【００１５】
ここで開示されている手法及びシステムは、多様な見解を得る為に実行され得るものであり、実行手段は限られてはいない。また、ここに開示されているいずれかの工程を機械で行うという複数の手順をひとつにまとめた上で、機械で読み取ることのできるメディアを通して履行することも可能である。その他の特性は、添付のイラスト及び後述の詳細記述から明確であるといえる。
【図面の簡単な説明】
【００１６】
この開発の実施例は、あくまで一例としてイラストされており、イラストに付随の参照図を限度としているものではない。また、その際、同様の参照が同様の素子を示していることもあり、特に下記の参照図においてはそれぞれ記述されている通りである。
【図１】図１は、ＩＯドライバーの概略図である。
【図２】図２は、インターフェース・回路の概略図であり、１件あるいは複数件の実施例に基づいている。
【図３】図３は、ドライバー構造の概略図であり、１件あるいは複数件の実施例に基づいている。
【図４】図４は、図３のドライバー構造に含まれるマルチプレクサーの概略図であり、１件あるいは複数件の実施例に基づいている。
【図５】図５は、図３のドライバー構造におけるトランジスタ施行の概略図であり、１件あるいは複数件の実施例に基づいている。
【図６】図６は、ドライバー・モードで動作中の図３のドライバー構造におけるトランジスタ施行のＤＣ特性を示しており、１件あるいは複数件の実施例に基づいている。
【図７】図７は、ドライバー・モードで動作中の図３のドライバー構造におけるトランジスタ施行の過渡電流特性を示しており、１件あるいは複数件の実施例に基づいている。
【図８】図８は、フェイルセーフ・モードで動作中の図３のドライバー構造におけるトランジスタ施行のＤＣ特性を示しており、１件あるいは複数件の実施例に基づいている。
【図９】図９は、トレラント・モードで動作中の図３のドライバー構造におけるトランジスタ施行のＤＣ特性を示しており、１件あるいは複数件の実施例に基づいている。
【図１０】図１０は、フェイルセーフ・モードで動作中の図３のドライバー構造におけるトランジスタ施行の過渡電流特性示しており、１件あるいは複数件の実施例に基づいている。
【図１１】図１１は、トレラント・モードで動作中の図３のドライバー構造におけるトランジスタ施行の過渡電流特性示しており、１件あるいは複数件の実施例に基づいている。
【図１２】図１２は、図３のドライバー構造の信頼性を確保する手法の際の工程を、詳細を含めて示した実施順序であり、１件あるいは複数件の実施例に基づいている。
【００１７】
当面の実施例に関するこの他の特性は、添付のイラスト及び後述の詳細記述から明確であるといえる。
【発明を実施するための形態】
【００１８】
下記の実施例は、フェイルセーフ・ドライバーもしくはトレラント・ドライバーの構造を明確にする目的での使用が可能である。当面の実施例は特定の参照例を用いているが、多様な実施例の上位概念やスコープを変えない上での修正及び変更は明らかに可能である。
【００１９】
図２は、インターフェース・回路２００を示しており、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、インターフェース・回路２００は、電源電圧２０４から導出される第１バイアス電圧２０６、及びＩＯパッド（ここではＩＯパッド２１６電圧）を通じて供給されている外部電圧から導出される第２バイアス電圧２０８の入力用に作られたマルチプレクサー・ブロック２０２を含む。１件あるいは複数件の実施例において、ＩＯコア（ここでは省略）から作り出されたコントロール・シグナル２１８は、制御可能な範囲で活用されることによって、コントロール・シグナル２１８が「高い」状態では第１バイアス電圧２０６からの出力電圧を導出、同シグナルが「低い」状態では第２バイアス電圧２０８からの出力電圧を導出することができる。１件あるいは複数件の実施例において、「高い」状態とはロジック「１」に類似し、「低い」状態とはロジック「０」に類似する。
【００２０】
１件あるいは複数件の実施例において、コントロール・シグナル２１８の「低い」状態とはフェイルセーフ・モードもしくはトレラント・モードでの動作を意味し、同シグナルの「高い」状態とはドライバー・モードでの動作を意味する。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧は、最少ではゼロ、最多ではドライバー・モードで動作中の電源電圧２０４の量までの範囲内で変化する。電源電圧は、フェイルセーフ・モードで動作の際にはゼロであり、ＩＯパッドを通じて供給されている外部電圧は、トレラント・モードの際には電源電圧以上にまで上昇する。１件あるいは複数件の実施例において、電源電圧２０４の量は、フェイルセーフ・モードで動作中の際にはゼロとする。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧は、トレラント・モードで動作中の電源電圧２０４の量以上にまで上昇する。
【００２１】
従って図２で見られるように、１件あるいは複数件の実施例において、マルチプレクサー・ブロック２０２の出力は、コントロール・シグナル２１８の状態が「高い」であるか「低い」であるかによって判断された上で、ドライバー・モードで動作中の第１バイアス電圧２０６から導出、もしくはフェイルセーフ・モード及びトレラント・モードで動作中の第２バイアス電圧２０８から導出される。１件あるいは複数件の実施例において、マルチプレクサー・ブロック２０２の出力は、ノードのＩＯパッド（ここではＰＡＤ２１４）を通して外部電圧の供給を受けているドライバー２１２回路へ連結される。１件あるいは複数件の実施例において、マルチプレクサー・ブロック２０２の出力とドライバー２１２回路の連結はドライバー２１２回路の動作を安定させ、その結果、ドライバー２１２回路における構成要素の回路能動素子全体を流れる電圧はその耐容最高限度を超えないように制限される。
【００２２】
図３は、ドライバー３００の構造を示しており、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、ドライバー３００は、Ｎ−ドライバー３０４の上に積み重ねられたＰ−ドライバー３０２を含む。１件あるいは複数件の実施例において、Ｐ−ドライバー３０２は複数のｐ−チャネル・トランジスタを含み、Ｎ−ドライバー３０４は複数のｎ−チャネル・トランジスタを含む。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧は、Ｐ−ドライバー３０２とＮ−ドライバー３０４の間にあるノードにおいて加えられる。図３では、Ｐ−ドライバー３０２及びＮ−ドライバー３０４は、出力ゲート電圧（ＰＧ１３１８、ＰＧ２３２０、ＰＧ３３２２、ＮＧ１３２６、ＮＧ２３２５、ＮＧ３３２４）に繋がっているドライバー前回路（Ｐ１３２８、Ｐ  ２３３０、Ｐ３３３２、Ｎ１３３６、Ｎ２３３４）を含む。１件あるいは複数件の実施例において、ゲート電圧は、Ｐ−ドライバー３０２及びＮ−ドライバー３０４それぞれの構成要素である金属酸化物半導体（ＭＯＳ）トランジスタのゲート（Ｇ）端子に加えられ、それによってＰ−ドライバー３０２及びＮ−ドライバー３０４の構成要素、ＭＯＳトランジスタ全体を流れる電圧はその耐容最高限度を超えないように制限される。
【００２３】
図３においては、ＰＢＩＡＳ３１６とＮＢＩＡＳ３０８は電源電圧２０４から導出される第１バイアス電圧２０６とする。例えば、ＰＢＩＡＳ３１６を０．４５ＶＤＤＩＯとすると、ＶＤＤＩＯは電源電圧２０４であり、ＮＢＩＡＳ３０８は０．５５ＶＤＤＩＯとなる。１件あるいは複数件の実施例において、コントロール・シグナル２１８（例：  出力可（ＯＥ））はＩＯコアによって作り出されており、バイアス電圧発電機ブロック３０６による入力として入力される。１件あるいは複数件の実施例において、コントロール・シグナル２１８は、回路の動作モード（ドライバー、フェイルセーフあるいはトレラント）を表している。１件あるいは複数件の実施例において、バイアス電圧発電機ブロック３０６は、ＩＯパッドからのフィードバックとしてＩＯパッド２１６電圧を入力することがある。更にその結果、コントロール・シグナル２１８をロジック「１」とすると、バイアス電圧３１０は、バイアス電圧発電機ブロック３０６の入力として入力されるＮＢＩＡＳ３０８と同量となる。
【００２４】
１件あるいは複数件の実施例において、コントロール・シグナル２１８をロジック「０」とした場合、
バイアス電圧３１０は以下の参照方程式１のように示される：
【数１】
2011096220.tif 000001
【００２５】
ＶＢがバイアス電圧３１０の場合、ＩＯＰＡＤはＩＯパッド２１６電圧である可能性があり、Ｖｔｎは回路能動素子（例：  ｎ−チャネルＭＯＳ（ＮＭＯＳ）トランジスタ）の微量のダイオードである。ここでは、ふたつの回路能動素子を想定している。回路能動素子の個数は、そのつど変化する。１件あるいは複数件の実施例において、バイアス電圧３１０はＮ２３３４へ入力されることが可能で、ＰＢＩＡＳ３１６はＰ２３３０へ入力することが可能である。１件あるいは複数件の実施例において、Ｐ１３２８及びＮ１３３６のドライバー前入力であるＡ３１２はＩＯコアを通じて届いている。１件あるいは複数件の実施例において、Ｐ１３２８及びＰ２３３０への入力であるＣＳＬ３１４は、レベルシフトした形のコントロール・シグナル２１８である可能性がある。従って、コントロール・シグナル２１８は制御できる範囲で活用されるが、それは、１件あるいは複数件の実施例に基づいている。
【００２６】
図３で見られるように、１件あるいは複数件の実施例において、ＩＯパッド２１６電圧はＰ３３３２及びＮ２３３４に受け渡される。１件あるいは複数件の実施例において、Ｐ−ドライバー３０２及びＮ−ドライバー３０４の構成要素トランジスタは大型であり、高電圧とインターフェースする為には、Ｐ−ドライバー３０２及びＮ−ドライバー３０４は最低でも各２台のトランジスタを必要とする。図３は、参照例として、Ｐ−ドライバー３０２及びＮ−ドライバー３０４それぞれにおいて各３台のトランジスタの同時実施を表している。１件あるいは複数件の実施例において、Ｐ−ドライバー３０２及びＮ−ドライバー３０４における複数のトランジスタは、インターフェースされている高電圧に依存している（信頼性の必要性）。１件あるいは複数件の実施例において、Ｐ−ドライバー３０２及びＮ−ドライバー３０４を構成する為に、複数の直列トランジスタが積み重ねられている。
【００２７】
１件あるいは複数件の実施例において、コントロール・シグナル３１８の状態によっては、ＰＧ１３１８、ＰＧ２３２０あるいはＰＧ３３２２は、第１バイアス電圧２０６及び第２バイアス電圧２０８を電圧切り替えすることによって導出された電圧である。図４は、ドライバー前回路のＮ出力（ＰＧ１４０４１、ＰＧ２４０４２．．．ＰＧＮ４０４Ｎ）が前述の電圧切り替えの工程から導出されている様子を示している。図３では、電源電圧２０４とＩＯパッド２１６電圧から導出される電圧を電圧切り替えすることによって、ＰＧ１３１８を作り出す。更には、ＰＢＩＡＳ３１６とＩＯパッド２１６電圧を電圧切り替えすることによってＰＧ２３２０を導出する。
【００２８】
１件あるいは複数件の実施例において、図３のＮＧ１３２６の出力は、ＮＢＩＡＳ３０８とＶＳＳ（図２での第２参照電圧２１０）の間で変化する。更には、Ｎ−ドライバー３０４の第２ドライバー・トランジスタをバイアス電圧３１０と連結する。１件あるいは複数件の実施例において、バイアス電圧３１０及びＩＯパッド２１６電圧からＮ２３３４を入力として入力し、従って、出力ＮＧ３３２４は、ＩＯパッド２１６電圧とバイアス電圧３１０のうちより高い方と等しくなる。
【００２９】
１件あるいは複数件の実施例において、ドライバー前回路であるＰ１３２８、Ｐ  ２３３０及びＰ３３３２は、あらゆるモードに対応するべく修正される。あらゆるモードとは、つまり、動作用ドライバー・モード、フェイルセーフ・モードすなわちトレラント・モードを意味する。１件あるいは複数件の実施例において、ドライバー・モードでの動作中（ＣＳＬ３１４  ＝  「高」）にＰ１３２８がインバーターの役目を果たし、その際には、ＰＧ１３１８はＶＤＤＩＯ２０４とＰＢＩＡＳ３１６の間で変化する。１件あるいは複数件の実施例において、フェイルセーフ・モードあるいはトレラント・モードでの動作中（ＣＳＬ３１４  ＝  「低」）に、ＰＧ１３１８がＶＤＤＩＯ２０４とバイアス電圧３１０のうちより高い方と等しくなる。例えば、ＰＧ１３１８は、フェイルセーフ・モードで動作の際にはバイアス電圧３１０と、トレラント・モードで動作の際にはＶＤＤＩＯ２０４と等しくなる。
【００３０】
１件あるいは複数件の実施例において、ドライバー・モードでの動作中（ＣＳＬ３１４  ＝  「高」）にＰＧ２３２０はＰＢＩＡＳ３１６と等しくなる。１件あるいは複数件の実施例において、フェイルセーフ・モードあるいはトレラント・モードでの動作中（ＣＳＬ３１４  ＝  「低」）に、ＰＧ２３２０はＩＯパッド２１６電圧と等しくなる。１件あるいは複数件の実施例において、Ｐ３３３２はＩＯパッド２１６電圧及びバイアス電圧３１０から入力を入力し、あるいはバイアス電圧３１０及びＩＯパッド２１６電圧の最低量をＰＧ３３２２として出力する。
【００３１】
１件あるいは複数件の実施例において、フェイルセーフ・モードで動作の際に、Ｎ−ドライバー３０４のトランジスタ内のドライバー前回路のゲート電圧はゼロである。また、第２参照電圧２１０（ＶＳＳ）はゼロに近く、Ｎ−ドライバー３０４はＰ−ドライバー３０２に比べて比較的安全である。従って、Ｐ−ドライバー３０２の構造は一例としてプルアップ・ブロックの構造であるが、それについての解説のみでも、前記述に関連するコンセプトを説明するには充分であると言える。
【００３２】
図５は、１件あるいは複数件の実施例に基づいて、ドライバー３００の構造におけるトランジスタ実行５００を示している。１件あるいは複数件の実施例において、トランジスタ実行５００は、Ｑ１５０２、Ｑ２５０４及びＱ３５０６、計３種のドライバーｐ−チャネル・トランジスタＭＯＳ（ＰＭＯＳ）を含む。その際のソース（Ｓ）端子は、ＶＤＤＩＯ２０４に連結されたＱ３５０６である。１件あるいは複数件の実施例において、Ｑ３５０６、Ｑ２５０４及びＱ１５０２は互いに直列で繋がっている。前述のように、３台のトランジスタは単に、関連するコンセプトを解説する目的のみで使われている。ＭＯＳトランジスタのソース（Ｓ）端子およびドレイン（Ｄ）端子に互換性があること、従って、ある電圧をソース（Ｓ）端子に連結させてドレイン（Ｄ）端子から別の電圧を出力することと、ある電圧をドレイン（Ｄ）端子に連結させてソース（Ｓ）端子から別の電圧を出力することは同じものを意味するということは明白であり、これを理解するのには、この分野における特別なスキルを要さない。ドレイン同士（Ｄ−Ｄ）の経路もまた、ソース−ドレイン（Ｓ−Ｄ）の経路と等しいと言える。
【００３３】
ドライバー・回路の一部としての直列のｐ−チャネル・トランジスタ及びｎ−チャネル・トランジスタが一般的な個数であるとして、トレラント・モードで動作の際にＩＯパッド２１６電圧が電源電圧ＶＤＤＩＯ２０４を上回る場合、あるいはフェイルセーフ・モードで動作の際にＶＤＤＩＯ２０４がゼロで、更にＩＯパッド２１６電圧がトランジスタのソース（Ｓ）端子またはドレイン（Ｄ）端子に直接連結されている場合、ＩＯパッド２１６電圧をＶＤＤＩＯ２０４に加えた際のノードを連結する経路が、多量の電流をシンクさせ、結果的にドライバー・回路の信頼性を低下させる。
【００３４】
従って、１件あるいは複数件の実施例において、トレラント・モードで動作中もしくはフェイルセーフ・モードで動作中に、ＩＯパッド２１６電圧とＶＤＤＩＯ２０４間の電流経路は図５のトランジスタ実行５００内で切り離されている。電流経路は、Ｑ１５０２、Ｑ２５０４及びＱ３５０６のいずれにおいても切り離されることが可能であるが、解説目的で構造をシンプルにする場合には、Ｑ１５０２で切り離される。図５及び下記参照。
【００３５】
１件あるいは複数件の実施例において、Ｐ１３２８、Ｐ２３３０及びＰ３３３２は、Ｑ  １５０２、Ｑ２５０４及びＱ３５０６それぞれと関連しているドライバー前回路である。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧とＶＤＤＩＯ２０４間の電流経路は、Ｑ１５０２の入力（例：  ドレイン（Ｄ）端子）からＱ１５０２の出力（例：  ソース（Ｓ）端子）に向けて同量の電圧を流すことによって切り離されている。これによって、１件あるいは複数件の実施例において、Ｑ１５０２のソース（Ｓ）端子とＱ２５０４のドレイン（Ｄ）端子を連結させているノードは「フローティング」状態となる。１件あるいは複数件の実施例において、ノードをプログラムする目的で作られた「フローティング」状態のノードに、電圧が強制的にかかる。１件あるいは複数件の実施例において、ＰＦＢＫ１  ５４２は、「フローティング状態のノード」に強制的にかけられたフィードバック電圧である。１件あるいは複数件の実施例において、フェイルセーフ・モードで動作中もしくはトレラント・モードで動作中に、ＰＦＢＫ１  ５４２はＩＯパッド２１６電圧と同量である。１件あるいは複数件の実施例において、その他のノードは、ドライバー前回路でありＱ３５０６及びＱ２５０４それぞれに関わるＰ１３２８及びＰ２３３０経由で適宜に設計されるが、その際、ＰＧ１３１８及びＰＧ２３２０が出力され、Ｑ３５０６及びＱ２５０４のゲート（Ｇ）端子で加えられる。
【００３６】
１件あるいは複数件の実施例において、ドライバー・モード、フェイルセーフ・モード及びトレラント・モードで動作の際に、制御できる範囲内でのコントロール・シグナル２１８の活用を基に、Ｐ３３３２がバイアス電圧３１０とＩＯパッド２１６電圧の最低量をＰＧ３３２２として出力する。ＰＧ３３２２は、Ｑ１５０２のゲート（Ｇ）端子で加えられ、そのソース（Ｓ）端子及びバルク（Ｂ）端子は互いに連結される。１件あるいは複数件の実施例において、Ｐ３３３２の電圧切り替えは、入力の際のＩＯパッド２１６高電圧によるストレスからＱ１５０２を守る役目を果たす。
【００３７】
１件あるいは複数件の実施例において、Ｐ２３３０は、制御できる範囲内でのコントロール・シグナル２１８の活用を基に、ＶＤＤＩＯ２０４とバイアス電圧３１０とをＢＩＡＳ＿ＣＴ  ５５４ノードに向けて電圧切り替えする。１件あるいは複数件の実施例において、ドライバー・モードで動作の際に、コントロール・シグナル２１８が「高」になり、更にはＣＳＬ１  ５４０がレベルシフトの形に変換されたコントロール・シグナル２１８として得られる。例えば、ＣＳＬ１  ５４０は０．１ＶＤＤＩＯに等しく、ＣＳＬ３１４（レベルシフトしたコントロール・シグナル２１８）はＶＤＤＩＯに等しい。１件あるいは複数件の実施例において、ＰＭＯＳトランジスタ、Ｑ１５５３０のソース（Ｓ）端子がバイアス電圧３１０に連結されていて、更に、ドレイン（Ｄ）端子はＱ１６５３２のソース（Ｓ）端子に連結されている。１件あるいは複数件の実施例において、Ｑ１６５３２のドレイン（Ｄ）端子はＶＤＤＩＯ２０４に連結されている。１件あるいは複数件の実施例において、ドライバー・モードで動作の際に、ゲート（Ｇ）端子、ＣＳＬ１  ５４０が加えられているＱ１６５３２は、電源「オン」に設定されており、ゲート（Ｇ）端子、ＣＳＬ３１４が加えられているＱ１５５３０は電源「オフ」に設定されている。
【００３８】
従って、１件あるいは複数件の実施例において、ＢＩＡＳ＿ＣＴ  ５４０ノードがＶＤＤＩＯ２０４に続く。１件あるいは複数件の実施例において、ドライバー・モードで動作の際にＰＢＩＡＳ３１６をＰＧ２３２０に送信する用の経路を作り上げる為に、経路トランジスタ、Ｑ９５１８、Ｑ１０５２０及びＱ１２５２４は直列で繋げられる。従って、１件あるいは複数件の実施例において、ＰＭＯＳトランジスタ、Ｑ９５１８のドレイン（Ｄ）端子はＰＢＩＡＳ３１６に設けられており、更にＱ９５１８のソース（Ｓ）端子はＮＭＯＳトランジスタ、Ｑ１０５２０のソース（Ｓ）端子に連結されている。１件あるいは複数件の実施例において、Ｑ１０５２０のドレイン（Ｄ）端子はＮＭＯＳトランジスタ、Ｑ  １２５２４のドレイン（Ｄ）端子に連結されている。１件あるいは複数件の実施例において、Ｑ１０５２０のゲート（Ｇ）端子はＶＤＤＩＯ２０４に設けられており、更にＱ１２５２４のゲート（Ｇ）端子はＰＭＯＳトランジスタ、Ｑ１１５２２のドレイン（Ｄ）端子に連結されている。１件あるいは複数件の実施例において、Ｑ１１５２２のソース（Ｓ）端子はＱ１０５２０のドレイン（Ｄ）端子に連結されており、更にＱ１１５２２のゲート（Ｇ）端子はＶＤＤＩＯ２０４に設けられている。１件あるいは複数件の実施例において、Ｑ１２５２４のゲート（Ｇ）端子とＱ１１５２２のドレイン（Ｄ）端子は同時に第１バイアス電圧２０６に設けられている。その際には、ＶＤＤＩＯ＿ＢＩＡＳ  ５５２として表示される。
【００３９】
１件あるいは複数件の実施例において、ＮＭＯＳトランジスタ、Ｑ１０５２０及びＱ１２５２４のバルク（Ｂ）端子が第２参照電圧２１０、ＶＳＳ２１０に設けられており、更にフローティング・ウェル（ＦＷ  ５４８）の回路の出力はＰＭＯＳトランジスタ、Ｑ１１５２２のバルク（Ｂ）端子に連結されている。１件あるいは複数件の実施例において、ＦＷ  ５４８は、ＰＭＯＳトランジスタ、Ｑ１１５２２に関わる寄生ダイオードの順方向バイアスを妨害する役目を果たす。下記に述べられているように、１件あるいは複数件の実施例において、ＰＭＯＳトランジスタ、Ｑ１１５２２が保護目的で供給される。１件あるいは複数件の実施例において、ＰＭＯＳトランジスタ、Ｑ９５１８のバルク（Ｂ）端子はＶＤＤＩＯ２０４に設けられている。
【００４０】
１件あるいは複数件の実施例において、ドライバー・モードで動作の際にＣＳＬ１  ５４０は低下し、その際にはＱ９５１８の電源は「オン」となる。１件あるいは複数件の実施例において、ＶＤＤＩＯ２０４が高い際（例：  ＶＤＤＩＯ２０４が２．７５Ｖ）には、Ｑ１０５２０の電源もまた「オン」となる。１件あるいは複数件の実施例において、Ｖ  ＤＤＩＯ＿ＢＩＡＳ  ５５２が高い際には、Ｑ１２５２４の電源もまた「オン」にするが、その場合Ｑ１１５２２の電源は「オフ」にする。ＶＤＤＩＯ２０４がＱ１１５２２のゲート（Ｇ）端子に設けられている為である。１件あるいは複数件の実施例において、Ｑ９５１８、Ｑ１０５２０及びＱ１２５２４を直列で並んだトランジスタとして使用する場合、ＰＧ２３２０はＰＢＩＡＳ３１６に引き寄せられる。
【００４１】
１件あるいは複数件の実施例において、ＩＯパッド２１６電圧がＶＤＤＩＯ２０４のレベル近くにまで引き寄せられる場合、ＩＯパッド２１６電圧はＱ１５０２を通してＰＦＢＫ１  ５４２ノードで見つかる。１件あるいは複数件の実施例において、ＰＦＢＫ１  ５４２での電圧は、ＰＭＯＳトランジスタ、Ｑ１３５２６のソース（Ｓ）端子で見つかる。その際、そのソース（Ｓ）端子はＱ１２５２４のソース（Ｓ）端子に連結されている。１件あるいは複数件の実施例において、ＰＭＯＳトランジスタ、Ｑ１４５２８のドレイン（Ｄ）端子はＰＦＢＫ１  ５４２に連結されているが、そのゲート（Ｇ）端子はバイアス電圧３１０に設けられており、比較するとこの方がより低い電圧である為に、Ｑ１４５２８がＰＦＢＫ１  ５４２での電圧を妨げることはない。１件あるいは複数件の実施例において、図５で示されているように、Ｑ１４５２８のソース（Ｓ）端子はＱ１３５２６のドレイン（Ｄ）端子に連結されている。１件あるいは複数件の実施例において、Ｑ１３５２６のゲート（Ｇ）端子はＢＩＡＳ＿ＣＴ  ５５４ノードに連結されている。
【００４２】
しかし、１件あるいは複数件の実施例において、そのゲート（Ｇ）端子が高く引き寄せられている為にＰＦＢＫ１  ５４２での電圧はＱ１３５２６のソース（Ｓ）端子で妨げられる。従って、１件あるいは複数件の実施例において、ＩＯパッド２１６の高電圧が存在する為にＰＧ２３２０が妨害される、ということはない。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧がＶＤＤＩＯ２０４と同量の際に、ＰＦＢＫ１  ５４２もＶＤＤＩＯ２０４と同量となる。この時点で、１件あるいは複数件の実施例において、バイアス電圧３１０は参照方程式１から導出される。
【００４３】
１件あるいは複数件の実施例において、ＩＯパッド２１６電圧がゼロの場合、ＰＦＢＫ１  ５４２がＰＢＩＡＳ３１６及びＱ１５０２のしきい電圧の両方と等しくなる。この値は、１件あるいは複数件の実施例において、あらゆるトランジスタの動作電圧の耐容最高限度以下に収まっている。（例：  １．８Ｖデバイスに対して１．９８Ｖ以下  ＋  １０％トレラント）。
【００４４】
１件あるいは複数件の実施例において、ＣＳＬ３１４が「低」（例：  ０．１ＶＤＤＩＯ）に引き下げられ、かつＣＳＬ１  ５４０が「高」（例：  ０．８ＶＤＤＩＯ）に引き上げられた状態でのフェイルセーフ・モードで動作中に、ＢＩＡＳ＿ＣＴ  ５５４ノードはバイアス電圧３１０の後をたどるように設計されている。その理由としては、１件あるいは複数件の実施例に基づくと、Ｑ１５５３０が「オン」であると同時にＱ１６５３２は「オフ」になっている、という例が挙げられる。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧が高い場合、同時にＰＦＢＫ１  ５４２での電圧は高く、例としてＩＯパッド２１６電圧と同量となる。例えば、ＩＯパッド２１６電圧が３．４６５Ｖ（３．３Ｖ  ＋  ５％トレラント）に達した場合、同時にＰＦＢＫ１  ５４２での電圧が３．４６５Ｖである。１件あるいは複数件の実施例において、参照方程式１で見られるように、Ｑ１３５２６及びＱ１４５２８のゲート（Ｇ）端子は共に可能性の低いものである。従って、１件あるいは複数件の実施例において、ＰＦＢＫ１  ５４２での電圧が、ＰＧ２３２０として制限されていないように見える。
【００４５】
１件あるいは複数件の実施例において、ＶＤＤＩＯ２０４がゼロである際に、Ｑ１１５２２が「オン」でＱ１０５２０「オフ」であり、その結果として、ＰＦＢＫ＿ＦＳ  ５４６ノードがＶＤＤＩＯ＿ＢＩＡＳ５５２（第１バイアス電圧２０６）の後を追ってバイアス電圧３１０に向かう。１件あるいは複数件の実施例において、バイアス電圧３１０がＰＦＢＫ＿ＦＳ  ５４６に流れることによって、Ｑ１２５２４は保護される。１件あるいは複数件の実施例において、Ｑ１０５２０がバイアス電圧３１０の「通過」を妨害する。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧が低い場合、トランジスタ内の電圧はいずれもその動作電圧の耐容最高限度（例：  １．９８Ｖ）を超えてはならない。トランジスタの安全性を提供する為である。
【００４６】
１件あるいは複数件の実施例において、ＰＦＢＫ＿ＦＳ  ５４６は、Ｑ３５０６とＱ２５０４の間に位置するＰＦＢＫ  ５４４ノードとＰ２３３０の間のフィードバックである。１件あるいは複数件の実施例において、ＰＭＯＳトランジスタ、Ｑ１７５５６のソース（Ｓ）端子がＰＦＢＫ＿ＦＳ  ５４６に連結されていると同時に、そのドレイン（Ｄ）端子はＰＦＢＫ  ５４４に連結されている。１件あるいは複数件の実施例において、Ｑ１７５５６のゲート（Ｇ）端子はＣＳＬ３１４に設けられている。１件あるいは複数件の実施例において、ＦＷ５４８がＰＭＯＳトランジスタ、Ｑ１３５２６、Ｑ１４５２８、Ｑ１５５３０、Ｑ１６５３２、Ｑ１７５５６、Ｑ２５０４及びＱ３５０６のバルク（Ｂ）端子に出力され、それは前述のＰＭＯＳトランジスタに関わる寄生ダイオードの順方向バイアスを妨害する為である。
【００４７】
１件あるいは複数件の実施例において、ＣＳＬ３１４が「低」に引き下げられた状態でのトレラント・モードで動作中に、Ｑ１１５２２が「オフ」で、かつＢＩＡＳ＿ＣＴ  ５５４ノードはバイアス電圧３１０の後を追うように設定されている。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧は高く、同時にＰＦＢＫ１  ５４２も高くなる。１件あるいは複数件の実施例において、Ｑ１３５２６及びＱ１４５２８の低ゲート（Ｇ）電圧が原因で、ＰＧ２３２０はＰＦＢＫ１  ５４２の後を追う。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧が高い（例：  ３．４６５Ｖ）際にＰＧ２３２０はＩＯパッド２１６電圧と等しくなる。１件あるいは複数件の実施例において、同時にＶＤＤＩＯ＿ＢＩＡＳ  ５５２（第１バイアス電圧２０６）も高いゆえに、Ｑ１１５２２がオフになり、Ｑ１２５２４のしきい電圧によって下げられたＶＤＤＩＯ＿ＢＩＡＳ  ５５２をＱ１２５２４が超える。１件あるいは複数件の実施例に基づくと、これによって全てのトランジスタの安全性が確保される。
【００４８】
１件あるいは複数件の実施例において、ＩＯパッド２１６電圧が低く、ＰＧ２３２０はバイアス電圧３１０の後を追う。その際、電圧の「低下」はＱ１４５２８のしきい電圧と等しい。１件あるいは複数件の実施例においてＱ１４５２８がＰＦＢＫ１  ５４２の電圧を「通過」させないことが原因ともいえる。１件あるいは複数件の実施例において、そのしきい電圧の低下に加え、Ｑ１４５２８は、代わりにそのゲート（Ｇ）電圧（バイアス電圧３１０）に負担をかける。１件あるいは複数件の実施例において、ＰＧ２３２０はまた別の電圧を追い、Ｑ１２５２４の原動力が変更される。１件あるいは複数件の実施例において、Ｑ１２５２４がトランジスタを通過する際、ＰＦＢＫ＿ＦＳ  ５４６ノードはＰＧ  ２３２０を追う。
【００４９】
１件あるいは複数件の実施例において、バイアス電圧３１０は安全域にとどまり、それによって、ＶＤＤＩＯ２０４にゲート（Ｇ）端子が繋がれている全てのトランジスタの安全性が確保される。１件あるいは複数件の実施例において、ＦＷ５４８の出力がＶＤＤＩＯ２０４及びＩＯパッド２１６電圧間の高い方になるように作り出され、それは、あらゆるＰＭＯＳトランジスタのバルク（Ｂ）端子、例えば回路基板等、がより高い方の電圧にバイアスすることを確保する為である。
【００５０】
１件あるいは複数件の実施例において、Ｐ１３２８はＣＳＬ３１４のセレクト・ラインを備えたマルチプレクサーである。１件あるいは複数件の実施例において、入力はＶＤＤＩＯ２０４及びＶＤＤＩＯ＿ＢＩＡＳ  ５５２である。１件あるいは複数件の実施例において、ドライバー・モードで動作の際に、ＣＳＬ３１４が高く（例：  ＶＤＤＩＯ）、同時に、レベルシフトの形に変換されたコントロール・シグナル２１８、ＣＳＬ２  ５５８は低くなる（例：  ０．４ＶＤＤＩＯ）。１件あるいは複数件の実施例において、Ｐ１３２８は、ＩＯコアで作られたドライバー前回路入力Ａ  ３１２を入力するように設計されたインバーターを含む。１件あるいは複数件の実施例において、インバーターは、Ｑ６５１２のドレイン（Ｄ）端子にＱ５５１０のドレイン（Ｄ）端子を連結することによってＮＭＯＳトランジスタ、Ｑ６５１２に連結されているＰＭＯＳトランジスタ、Ｑ５５１０を含む。１件あるいは複数件の実施例において、ＦＷ５４８はＱ５５１０のバルク（Ｂ）端子に出力される。１件あるいは複数件の実施例において、Ｑ６５１２のソース（Ｓ）端子がＰＢＩＡＳ３１６に設けられており、同時にそのバルク（Ｂ）端子は第２参照電圧２１０（ＶＳＳ）に設けられている。
【００５１】
１件あるいは複数件の実施例において、Ｑ５５１０ソース（Ｓ）端子はＰＭＯＳトランジスタ、Ｑ４５０８のドレイン（Ｄ）端子に適用される。１件あるいは複数件の実施例において、Ｑ４５０８のソース（Ｓ）端子がＶＤＤＩＯ２０４に設けられており、同時にＦＷ５４８がそのバルク（Ｂ）端子に出力される。１件あるいは複数件の実施例において、Ｑ４５０８のゲート（Ｇ）端子はＣＳＬ２  ５５８に設けられている。１件あるいは複数件の実施例において、ＩＮＴ５５０ノードは、Ｑ５５１０とＱ４５０８を連結させる経路でＰＭＯＳトランジスタ、Ｑ７５１４のドレイン（Ｄ）端子に連結されている。Ｑ７５１４のソース（Ｓ）端子は別のＰＭＯＳトランジスタ、Ｑ８５１６のドレイン（Ｄ）端子に連結されている。１件あるいは複数件の実施例において、ＣＳＬ３１４は、Ｑ７５１４及びＱ８５１６のゲート（Ｇ）端子に適用される。１件あるいは複数件の実施例において、Ｑ７５１４のソース（Ｓ）端子及びＱ８５１６のドレイン（Ｄ）端子は同時にＶＤＤＩＯ＿ＢＩＡＳ  ５５２に設けられている。１件あるいは複数件の実施例において、Ｑ８５１６のソース（Ｓ）端子の出力はＰＧ１３１８に連結されており、その出力がＱ３５０６のゲート（Ｇ）端子に加えられている。
【００５２】
１件あるいは複数件の実施例において、Ｑ５５１０のドレイン（Ｄ）端子とＱ６５１２のドレイン（Ｄ）端子を連結させている経路で、ＰＧ１３１８がインバーターの出力とされる。１件あるいは複数件の実施例において、ＦＷ５４８は、Ｑ４５０８、Ｑ７５１４及びＱ８５１６のバルク（Ｂ）端子に出力される。１件あるいは複数件の実施例において、ＰＦＢＫ  ５４４がＱ３５０６の入力（例：  ドレイン（Ｄ）端子）の電圧である。
【００５３】
１件あるいは複数件の実施例において、ドライバー・モードでの動作中に、ＣＳＬ３１４が高い際、ＩＮＴ５５０ノードはＶＤＤＩＯ２０４の後を追う。１件あるいは複数件の実施例において、この原因として、ＣＳＬ２  ５５８が引き下げられている為にＱ４５０８がオンになっている、ということが挙げられる。１件あるいは複数件の実施例において、Ｑ７５１４及びＱ８５１６がオフである為に、ＰＧ１３１８での電圧はＡ３１２入力での電圧の反転である。
【００５４】
１件あるいは複数件の実施例において、フェイルセーフ・モードもしくはトレラント・モードで動作中に、コントロール・シグナル２１８とＣＳＬ３１４は共に低くなる。例えば、ＣＳＬ３１４が、フェイルセーフ・モードで動作の際にはゼロ、そしてトレラント・モードで動作の際には０．４ＶＤＤＩＯである。１件あるいは複数件の実施例において、ＣＳＬ２  ５５８は高くなる。（例：  トレラント・モードで動作の際にＶＤＤＩＯ２０４。）従って、１件あるいは複数件の実施例において、Ｑ４５０８がオフで、同時にＱ７５１４及びＱ８５１６はオンである。この結果として、１件あるいは複数件の実施例において、ＩＮＴ５５０ノードがＶＤＤＩＯ＿ＢＩＡＳ  ５５２の後を追うようになる。１件あるいは複数件の実施例において、ＰＧ１３１８は、ＶＤＤＩＯ＿ＢＩＡＳ  ５５２で固定される。１件あるいは数件の実施例において、ＶＤＤＩＯ＿ＢＩＡＳ  ５５２は、フェイルセーフ・モードで動作の際にはバイアス電圧３１０と、そしてトレラント・モードで動作の際にはＶＤＤＩＯ２０４と等しい。
【００５５】
１件あるいは複数件の実施例において、Ｐ１３２８、Ｐ２３３０及びＰ３３３２における電圧切り替えは、ＰＧ１３１８、ＰＧ２３２０及びＰＧ３３２２を作り出す。そして、それらはＱ３５０６、Ｑ２５０４及びＱ１５０２それぞれのゲート（Ｇ）端子に適応され、Ｑ  ３５０６、Ｑ２５０４及びＱ１５０２はフェイルセーフ・モード及びトレラント・モードで動作の際に保護される。追加として、１件あるいは複数件の実施例において、Ｐ１３２８、Ｐ２３３０及びＰ３３３２の電圧レベルを切り替えるためにコントロール・シグナル２１８が用いられる。
【００５６】
図６は、図３のドライバー３００の構造におけるトランジスタ実行５００が、ドライバー・モードで動作中のＤＣの特性を、１件あるいは複数件の実施例に基づいて表している。１件あるいは複数件の実施例において、ｘ−軸６０２は、ＩＯで作られたドライバー前入力電圧Ａ３１２を表しており、ｙ−軸６０４は、電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、図４で見られるように、ゼロと高値の間でのＡ３１２の動きにより、ＰＧ３３２２はＮＢＩＡＳ３０８（もしくはＰＢＩＡＳ３１６）とＶＤＤＩＯ２０４の間で変化する。１件あるいは複数件の実施例において、類似のＮＧ３３２４は、ゼロとＰＢＩＡＳ３１６（もしくはＮＢＩＡＳ３０８）との間で変化する。１件あるいは複数件の実施例において、ＰＢＩＡＳ３１６及びＮＢＩＡＳ３０８は、ＶＤＤＩＯ２０４の一部（例：  ０．４５ＶＤＤＩＯと等しいＰＢＩＡＳ３１６及び０．５５ＶＤＤＩＯと等しいＮＢＩＡＳ３０８）である。
【００５７】
図７は、図３に見られるドライバー構造３００の、ドライバー・モードで動作中のトランジスタ施行５００の過渡電流特性を、１件あるいは複数件の実施例に基づいて表している。１件あるいは複数件の実施例において、ｘ−軸７０２は時間（ｔ）を表し、ｙ−軸７０４は、電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧がゼロとＶＤＤＩＯ２０４の間を行き来する際、ＰＧ３３２２は、ＮＢＩＡＳ３０８（もしくはＰＢＩＡＳ３１６）とＶＤＤＩＯ２０４の間で変化する。そして、ＮＧ３３２４は、ゼロとＰＢＩＡＳ３１６（もしくはＮＢＩＡＳ３０８）との間で変化する。図７参照。
【００５８】
図８は、図３に見られるドライバー構造３００の、フェイルセーフ・モードで動作中のトランジスタ施行５００のＤＣ特性を、１件あるいは複数件の実施例に基づいて表している。１件あるいは複数件の実施例において、ｘ−軸８０２はＩＯパッド２１６電圧を表し、ｙ−軸８０４は、電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、上記に述べられているように、フェイルセーフ・モードで動作の際の電源電圧ＶＤＤＩＯ２０４はゼロである。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧がゼロとその高値（例：  ３．４６５Ｖ）の間を行き来する際、ＰＧ１３１８がＮＧ２３２５の後を追う。１件あるいは複数件の実施例において、ＰＦＢＫ  ５４４（ここでは省略）もまたＮＧ２３２５の後を追う。１件あるいは複数件の実施例において、ＰＧ２３２０はＩＯパッド２１６電圧の後を追い、更にはＩＯパッド２１６電圧と同量となる。
【００５９】
図９は、図３に見られるドライバー構造３００の、トレラント・モードで動作中のトランジスタ施行５００のＤＣ特性を、１件あるいは複数件の実施例に基づいて表している。１件あるいは複数件の実施例において、ｘ−軸９０２はＩＯパッド２１６電圧を表し、ｙ−軸９０４は、電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧は、ゼロとＶＤＤＩＯ２０４よりも高い値（例：  ３．４６５Ｖ）の間で変化し、その間ＰＧ１３１８はＶＤＤＩＯ２０４で安定している場合もある。上記及び図９参照。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧が上昇し、同時にＰＦＢＫ  ５４４が、トランジスタのしきい電圧によって下げられたＶＤＤＩＯ２０４にとどまる際に、ＰＧ２３２０はＩＯパッド２１６電圧の後を追う。図９参照。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧が、上昇する際に、ＮＧ２３２５はＩＯパッド２１６電圧の後を追い、更に、ふたつの回路要素における電圧の低下によって下げられたＩＯパッド２１６電圧で安定する。
【００６０】
図１０は、図３に見られるドライバー構造３００の、フェイルセーフ・モードで動作中のトランジスタ施行５００の過渡電流特性を、１件あるいは複数件の実施例に基づいて表している。１件あるいは複数件の実施例において、ｘ−軸１００２は時間（ｔ）を表し、ｙ−軸１００４は電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧はゼロとその最高値（例：  ３．４６５Ｖ）の間を行き来し、ＰＧ  １３１８及びＰＦＢＫ  ５４４がＮＧ２３２５の後を追う。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧が減少する際に、ＮＧ２３２５（故に、及びＰＧ１３１８）がゼロ以上の値で固定される。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧が増加する際にはＰＧ２３２０はＩＯパッド２１６電圧と等しく、更に、ＩＯパッド２１６電圧が減少する際にはゼロ以上の値で固定される。
【００６１】
図１１は、図３に見られるドライバー構造３００の、トレラント・モードで動作中のトランジスタ施行５００の過渡電流特性を、１件あるいは複数件の実施例に基づいて表している。
１件あるいは複数件の実施例において、ｘ−軸１１０２は時間（ｔ）を表し、ｙ−軸１１０４は電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧がゼロとその最高値（例：  ３．４６５Ｖ）の間を行き来する際、ＰＧ１３１８はＶＤＤＩＯ２０４で安定する。上記及び図１１参照。１件あるいは複数件の実施例において、２１６電圧が増加する際にはＰＧ２３２０がＩＯパッド２１６電圧と等しく、更に、ＩＯパッド２１６電圧が減少する際にはゼロ以上の値で固定される。
【００６２】
図１２は、工程手順の略図であり、ＩＯドライバー３００の信頼性を確保する方法に関係する工程の詳細を、１件あるいは複数件の実施例に基づいて説明している。１件あるいは複数件の実施例において、その方法は、ＩＯコアにて作られたコントロール・シグナル２１８の、制御できる範囲での活用も含む。１件あるいは複数件の実施例において、工程１２０２には、ＩＯパッド２１６電圧からＶＤＤＩＯ２０４までの電流路を、インターフェース・回路のＩＯドライバー３００における複数の直列トランジスタの一部であるトランジスタ１台（例：  ＭＯＳトランジスタ）の入力端子からその出力端子へ向けて、フェイルセーフ・モード及びトレラント・モードで動作の際に、同量の電圧（例：  ＩＯパッド２１６電圧）を送信することによって切り離す、という作業も含まれている。
【００６３】
１件あるいは複数件の実施例において、工程１２０４には、前述で電流路が切り離された際に生み出された「フローティング」しているノードに、適量の電圧をフィードバックする作業も含まれている。１件あるいは複数件の実施例において、工程１２０６には、電源電圧２０４（ＶＤＤＩＯ２０４）もしくはＩＯパッド２１６電圧から、フェイルセーフ・モード、トレラント・モード及びドライバー・モードで動作の際に導出された、複数ある直列トランジスタのひとつひとつにゲート電圧を加えることによって、複数ある直列トランジスタのそれぞれの電圧が各耐容最高値以下に収まるように制御する作業も含まれている。
【００６４】
１件あるいは複数件の実施例において、ドライバー・モードで動作の際に、ＩＯパッド２１６電圧はゼロとＶＤＤＩＯ２０４の間で変化する。１件あるいは複数件の実施例において、フェイルセーフ・モードで動作の際にはＶＤＤＩＯ２０４はゼロであり、トレラント・モードで動作の際には、ＩＯパッド２１６電圧はＶＤＤＩＯ２０４よりも高い値にまで上昇する。
【００６５】
当面の実施例は特定の参照例を用いているが、多様な実施例の上位概念やスコープを変えない上での修正及び変更は明らかに可能である。例えば、動作電圧かつ外部電圧の双方、もしくはそのうちどちらかひとつのみの電圧を変更したとしても、典型的な実施例のスコープは変わらない。また別の例として、ここで述べられている多様なデバイス及びモジュールを活用する際に、それに併せてハードウェア電気回路（例：  ロジック電気回路を基にしたＣＭＯＳ）、ファームウェア、ソフトウェア、あるいはハードウェア、ファームウェア及びソフトウェア（例：  機械で読み取ることのできるメディアに埋め込まれた状態等で）のいかなる組み合わせを使用することは、可能である。また別の例として、多様な電化構造及び手法を具体化する際には、トランジスタ、ロジックゲート及び電気回路等（例：  特定用途向け集積回路（ＡＳＩＣ）及びデジタル・シグナル・プロセッサー回路（ＤＳＰ）の双方、もしくはどちらか一方）を使うことも可能である。
【００６６】
並びに、ここに開示されている多様な作業、工程及び手法は、機械で読み取ることのできるメディアかつ機械でアクセスできる、データ・プロセス・システム（例：  コンピューター・デバイス）対応のメディアの双方、あるいはそのうちのどちらかひとつのみで具体化して頂くと有り難く、工程が実行される順序は問わない。それ故に、特記事項及びイラストはあくまで解説目的であり、規則づけるためのものではない。