(57)【要約】【課題】本発明の目的は、障害の種別を判別することのできる、マルチＣＰＵシステムの監視システム及び監視方法を提供することにある。【解決手段】シリアルバス２で接続された複数のＣＰＵ端末（ＣＰＵ１、ＣＰＵ２、…ＣＰＵｎ＋１）を備えた、マルチＣＰＵシステムの監視システム１であって、複数のＣＰＵ端末（ＣＰＵ１、ＣＰＵ２、…ＣＰＵｎ＋１）に接続された障害判別用バス３を備え、一のＣＰＵ端末（ＣＰＵ１）が、シリアルバス２を介して他のＣＰＵ端末（ＣＰＵ２）に送信した第１の応答要求信号に対する応答信号を受信しない場合に、一のＣＰＵ端末（ＣＰＵ１）から障害判別用バス３を介して他のＣＰＵ端末（ＣＰＵ２）に第２の応答要求信号を送信し、当該第２の応答要求信号に対する応答信号の受信の有無に基づいて他のＣＰＵ端末（ＣＰＵ２）の障害の種別を判別するものである。【選択図】図１
2013025539.tif 000002
【特許請求の範囲】
【請求項１】
シリアルバスで接続された複数のＣＰＵ端末を備えた、マルチＣＰＵシステムの監視システムであって、
前記複数のＣＰＵ端末に接続された障害判別用バスを備え、
一のＣＰＵ端末が、前記シリアルバスを介して他のＣＰＵ端末に送信した第１の応答要求信号に対する応答信号を受信しない場合に、前記一のＣＰＵ端末から前記障害判別用バスを介して前記他のＣＰＵ端末に第２の応答要求信号を送信し、当該第２の応答要求信号に対する応答信号の受信の有無に基づいて前記他のＣＰＵ端末の障害の種別を判別する、マルチＣＰＵシステムの監視システム。
【請求項２】
前記シリアルバスは、同期式シリアルインタフェースであり、前記障害判別用バスは、非同期式シリアルインタフェースである、請求項１に記載のマルチＣＰＵシステムの監視システム。
【請求項３】
シリアルバスを介して接続された複数のＣＰＵ端末の一のＣＰＵ端末から他のＣＰＵ端末に送信した第１の応答要求信号に対する応答信号の受信の有無に基づいて前記他のＣＰＵ端末の障害の発生の有無を判定する工程と、
前記他のＣＰＵ端末に障害が発生したと判定した場合に、前記複数の端末が接続された障害判別用バスを介して前記一のＣＰＵ端末から前記他のＣＰＵ端末に第２の応答要求信号を送信して、その応答信号の受信の有無に基づいて前記他のＣＰＵ端末の障害の種別を判別する工程と、
を含む、マルチＣＰＵシステムの監視方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチＣＰＵシステムの監視システム及び監視方法に関するものである。
【背景技術】
【０００２】
従来、例えば銀行のオンラインシステム等においては、リスクの分散やデータ処理の効率化のため、情報処理を複数のＣＰＵ端末で分担して行う、分散処理システムが用いられている。
このようなシステム構成においては、各ＣＰＵ端末のうちの１つでも故障すると、システム全体の機能障害の原因となるため、各ＣＰＵ端末の動作を監視する必要がある。
【０００３】
この監視方法としては、例えば、図３に示すように、シリアルバスを介した各ＣＰＵ端末間での信号の送受信により、他のＣＰＵ端末の状態が正常であるか否かを判断する方法がある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４１２６８４９号
【０００５】
しかし、上記の技術では、障害の発生の有無は判定できるものの、障害の種別までは特定できず、各ＣＰＵ端末の通信機能に障害が発生しているのか、他の部分に障害が発生しているのかを判別することができなかった。
従って、上記の技術では、通信機能に障害が発生している場合でも、ＣＰＵ全体をリセットすることにより対処するため、これによるシステム全体への影響が大きかった。
【０００６】
本発明は、上記の問題を解決しようとするものであり、その目的は、障害の種別をより詳細に判別することのできる、マルチＣＰＵシステムの監視システム及び監視方法を提供することにある。
【発明の概要】
【課題を解決するための手段】
【０００７】
本発明に係るマルチＣＰＵシステムの監視システムは、シリアルバスで接続された複数のＣＰＵ端末を備えた、マルチＣＰＵシステムの監視システムであって、前記複数のＣＰＵ端末に接続された障害判別用バスを備え、一のＣＰＵ端末が、前記シリアルバスを介して他のＣＰＵ端末に送信した第１の応答要求信号に対する応答信号を受信しない場合に、前記一のＣＰＵ端末から前記障害判別用バスを介して前記他のＣＰＵ端末に第２の応答要求信号を送信し、当該第２の応答要求信号に対する応答信号の受信の有無に基づいて前記他のＣＰＵ端末の障害の種別を判別するものである。
【０００８】
本発明の好適一実施形態によれば、前記シリアルバスは、同期式シリアルインタフェースであり、前記障害判別用バスは、非同期式シリアルインタフェースである。
【０００９】
また、本発明に係るマルチＣＰＵシステムの監視方法は、シリアルバスを介して接続された複数のＣＰＵ端末の一のＣＰＵ端末から他のＣＰＵ端末に送信した第１の応答要求信号に対する応答信号の受信の有無に基づいて前記他のＣＰＵ端末の障害の発生の有無を判定する工程と、前記他のＣＰＵ端末に障害が発生したと判定した場合に、前記複数の端末が接続された障害判別用バスを介して前記一のＣＰＵ端末から前記他のＣＰＵ端末に第２の応答要求信号を送信して、その応答信号の受信の有無に基づいて前記他のＣＰＵ端末の障害の種別を判別する工程と、を含むものである。
【発明の効果】
【００１０】
本発明によれば、障害の発生の有無のみならず、障害の種別をより詳細に判別することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明のマルチＣＰＵシステムの監視システムの一例を示すブロック図である。
【図２】本発明のマルチＣＰＵシステムの監視システムの動作を説明するための図である。
【図３】従来のマルチＣＰＵシステムを示すブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一実施形態について図面を参照して詳細に説明する。
図１に示すように、本発明のマルチＣＰＵシステムの監視システム１は、複数のＣＰＵ端末ＣＰＵ１、ＣＰＵ２、…ＣＰＵｎ＋１が、シリアルバス２と障害判別用バス３を介して接続されている。
【００１３】
シリアルバス２は、各ＣＰＵ端末間でシリアル通信を行うためのインタフェースであり、図示例では、同期式シリアルバスである。
各ＣＰＵ端末ＣＰＵ１、ＣＰＵ２、…ＣＰＵｎ＋１は、シリアルバス２を介して他のＣＰＵ端末と信号の送受信を行い、他のＣＰＵ端末の障害の発生の有無を監視する。
【００１４】
障害判別用バス３は、シリアルバス２を介したＣＰＵ端末間の障害の発生の有無の監視により障害が発生したと判定した場合に、障害の種別を判別するのに用いるインタフェースであり、図示例では、非同期式シリアルバスである。
【００１５】
以下、本発明に係るマルチＣＰＵシステムの監視システムの動作について説明する。
まず、一のＣＰＵ端末は、シリアルバス２を介して他のＣＰＵ端末とシリアル通信を実行して、当該他のＣＰＵ端末に対し応答要求信号を送信する。そして、所定の時間内に応答信号を受信した場合は、当該他のＣＰＵ端末は正常であるものと判定する。
一方で、一のＣＰＵ端末は、所定の時間内にシリアルバス２を介して応答信号の受信がない場合には、他のＣＰＵ端末に障害が発生したものと判定する。
【００１６】
具体的には、監視側のＣＰＵ端末は、被監視側のＣＰＵ端末に第１の応答要求信号を送信すると共に、その送信に同期してタイマを起動する。そして、タイマによる計測時間が所定の監視時間Ｔ１に達するまでに被監視側のＣＰＵ端末からの応答信号を受信した場合は、当該ＣＰＵ端末は正常と判定し、タイマをリセットする。これに対し、タイマの計測時間が監視時間Ｔ１に達しても被監視側のＣＰＵ端末からの応答信号が受信されない場合は、当該ＣＰＵ端末に障害が発生したものと判定し、タイマをリセットする。
【００１７】
このようにして、一のＣＰＵ端末がシリアルバス２を介して他の一のＣＰＵ端末を監視し、所定の監視時間内に応答信号の受信が確認された場合は、当該他の一のＣＰＵ端末が正常に動作していることを確認することができる。
【００１８】
一方で、図２に示すように、シリアルバス２を介した通信で、例えばＣＰＵ１からＣＰＵ２への第１の応答要求信号に対して、所定の監視時間Ｔ１内に応答信号が受信されず、ＣＰＵ２に障害が発生したと判定した場合には、障害判別用バス３を介してＣＰＵ１からＣＰＵ２に対して第２の応答要求信号を送信し、所定の監視時間内Ｔ２（Ｔ１と同じであっても異なっていても良い）内でのＣＰＵ２からの応答信号の有無を確認する。
【００１９】
これにより、障害判別用バス３を介した通信で、所定の監視時間Ｔ２内にＣＰＵ２からの応答信号が受信された場合には、ＣＰＵ２の通信機能に障害があるものと判定する。
この場合には、ＣＰＵ２の通信機能のみリセットすればよい。従って、ＣＰＵ２全体をリセットする場合に比べて、マルチＣＰＵシステム全体に与える影響が少なくて済む。
【００２０】
一方で、障害判別用バス３を介した通信でも、所定の監視時間Ｔ２内にＣＰＵ２からの応答信号がない場合には、ＣＰＵ２の通信機能以外の部分に障害が発生しているものと判定する。
この場合には、ＣＰＵ２全体をリセットすることにより、ＣＰＵ２の機能を正常に回復させることができる。
【００２１】
ここで、シリアルバス２と、障害判別用バス３とは、異なる通信方式とすることが好ましく、特に、シリアルバス２を同期式シリアルインタフェースとし、障害判別用バス３を、非同期式シリアルインタフェースとすることが好ましい。
【００２２】
これは、ＣＰＵ端末の通信機能に障害が発生している場合、その通信方式に依存した障害であることが考えられ、そのような場合に、障害判別用バスの通信方式を異ならせることにより、障害判別用バスを介した通信で同様の原因による障害が発生することを回避して、より確実に故障の発生箇所が通信機能であることを判別できるようにするためである。
【００２３】
例えば、図１に示す例では、シリアルバス２は、同期式シリアルバスであるため、同期式の通信に用いるクロック系にノイズ等が影響し、ジッタが発生する場合がある。
このような場合に、障害判別用バス３が同様の通信方式、すなわち同期式シリアルバスである場合、同様にノイズが影響することにより、障害が発生したとされるＣＰＵ端末との通信が成功しない場合があり、この場合、通信機能に障害が発生しているにもかかわらず、ＣＰＵ端末全体に故障が発生しているものと誤って判別してしまう可能性がある。
そこで、障害判別用バス３を非同期式のバスとすることにより、障害判別用バス３を介した通信に、同様の障害の原因が作用することを避けることができる。
【００２４】
以上説明したように、本実施形態によれば、ＣＰＵ端末に障害が発生したと判定した場合に、障害判別用バスを介して通信を行うことにより、障害が発生したと判定されたＣＰＵ端末の通信機能に障害が発生したのか、あるいは、それ以外の箇所に障害が発生したのかを判別することができる。
従って、ＣＰＵ端末の障害が発生した箇所のみをリセットすることができるため、障害の復旧作業における、マルチＣＰＵシステム全体への影響を最小限に留めることができる。
【００２５】
なお、本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、障害判別用バスは、シリアルバスに限定されずにパラレルバスとすることもできる。
【符号の説明】
【００２６】
１  マルチＣＰＵシステムの監視システム
２  シリアルバス
３  障害判別用バス
【図１】
2013025539.tif 000003
【図２】
2013025539.tif 000004
【図３】
2013025539.tif 000005