【手続補正書】
【提出日】平成26年6月17日(2014.6.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力電圧を受け取り、かつ調整出力を生成するスイッチングレギュレータ回路であって、前記回路は、
トランジスタスイッチ制御信号を生成するコントローラ（１９）と、
前記コントローラによって制御される第１のスイッチ（１４Ａ）であって、前記コントローラは、調節可能なデューティサイクルにおける単一のスイッチングサイクルの間、前記第１のスイッチが導電状態と非導電状態との間でスイッチされるように制御して、前記スイッチングレギュレータ回路の前記調整出力を制御し、前記デューティサイクルは、前記第１のスイッチが前記単一のスイッチングサイクルの間に導電状態にある時間のパーセンテージである、第１のスイッチ（１４Ａ）と、
前記第１のスイッチを有するカレントループの一部として、前記第１のスイッチへ連結された第１のバイパスコンデンサ（２０Ａ）と、
前記第１のスイッチ（１４Ａ）と並列に接続された第２のスイッチ（１４Ｂ）であって、前記第２のスイッチは、前記第１のスイッチと同じデューティサイクルを有するように前記第１のスイッチと同じ状態にあるように前記コントローラによって制御されて、前記スイッチングレギュレータ回路の前記調整出力を制御する、第２のスイッチ（１４Ｂ）と
を含み、
前記第１のスイッチは、導電状態へとスイッチされると、第１のカレントループ（２５）を発生させるように位置付けられ、第１の電流は、前記第１のカレントループにおいて第１の方向に流れて第１の磁場を生成し、前記第１の磁場は、第１の大きさを第１の方向に有し、
前記第２のスイッチは、導電状態へとスイッチされると、第２のカレントループ（２４）を発生させるように位置付けられ、第２の電流は、前記第２のカレントループにおいて第２の方向に流れて第２の磁場を生成し、前記第２の方向は前記第１の方向と反対方向であり、前記第２の磁場は、第２の大きさを第２の方向に有し、これにより、前記第１の磁場および前記第２の磁場が協働して、前記スイッチングレギュレータ回路によって発生した電磁干渉（ＥＭＩ）を低減する、回路。
【請求項２】
前記第１の大きさは、前記第２の大きさとほぼ同じである、請求項１に記載の回路。
【請求項３】
スイッチングレギュレータ回路であって、前記回路は、
トランジスタスイッチ制御信号を生成するコントローラ（１９）と、
前記コントローラによって制御される少なくとも第１のスイッチ（１２）であって、前記第１のスイッチのデューティサイクルは、前記スイッチングレギュレータ回路の調整出力を制御し、前記コントローラは、調節可能なデューティサイクルにおける単一のスイッチングサイクルの間、前記第１のスイッチが導電状態と非導電状態との間でスイッチされるように制御して、前記スイッチングレギュレータ回路の前記調整出力を制御し、前記デューティサイクルは、前記第１のスイッチが前記単一のスイッチングサイクルの間に導電状態にある時間のパーセンテージである、少なくとも第１のスイッチ（１２）と、
前記第１のスイッチを有するカレントループの一部として、前記第１のスイッチへ連結された第１のバイパスコンデンサ（２０）と、
前記第１のスイッチのスイッチングによって同時に発生させられる少なくとも第１のカレントループ（５２）および第２のカレントループ（５４）であって、第１の電流は、前記第１のカレントループにおいて第１の方向に流れて第１の磁場を生成し、前記第１の磁場は、第１の大きさを第１の方向に有し、第２の電流は、前記第２のカレントループにおいて第２の方向に流れて第２の磁場を生成し、前記第２の方向は前記第１の方向と反対方向であり、前記第２の磁場は、第２の大きさを第２の方向に有し、これにより、前記第１の磁場および前記第２の磁場が協働して、前記スイッチングレギュレータ回路によって発生した電磁干渉（ＥＭＩ）を低減する、少なくとも第１のカレントループ（５２）および第２のカレントループ（５４）と、
前記第１のスイッチの第１の端子と前記第１のバイパスコンデンサの第１の端子との間に接続された第１の導体（５５）と、
前記第１のバイパスコンデンサの第２の端子と基準電圧との間に接続された第２の導体と
を含み、
前記第１の導体および前記第２の導体は相互に交差して、電流を互いに反対方向に伝導する前記第１のカレントループおよび前記第２のカレントループを形成するように８字型形状を形成する、回路。
【請求項４】
前記８字型形状は、前記第１のバイパスコンデンサ（２０）の下側に交差点を形成することによって構築される、請求項３に記載の回路。
【請求項５】
前記回路は、第３のスイッチ（１２）をさらに含み、
前記第１のスイッチ（１４Ａ）および前記第２のスイッチ（１４Ｂ）は、前記第３のスイッチの対向する側に置かれ、これにより、前記第１のスイッチおよび前記第３のスイッチ内へ流れる前記第１の電流によって前記第１のカレントループ（２５）を発生させ、前記第２のスイッチおよび前記第３のスイッチ内に流れる前記第２の電流によって前記第２のカレントループ（２４）を発生させる、請求項１に記載の回路。
【請求項６】
前記第１のスイッチ（１４Ａ）および第２のスイッチ（１４Ｂ）がオンであり、かつ前記第３のスイッチ（１２）がオフになると、前記第１の電流が前記第１のスイッチを通じて前記第３のスイッチの寄生コンデンサ内へと流れ、前記第２の電流が前記第２のスイッチを通じて前記第３のスイッチの前記寄生コンデンサ内へと流れる、請求項５に記載の回路。
【請求項７】
前記第１のバイパスコンデンサ（２０Ａ）は、前記第３のスイッチ（１２）と前記第１のスイッチ（１４Ａ）との間に連結され、前記第１のバイパスコンデンサは前記第１のカレントループ（２５）の一部である、請求項５に記載の回路。
【請求項８】
前記第３のスイッチ（１２）と前記第２のスイッチ（１４Ｂ）との間に連結された第２のバイパスコンデンサ（２０Ｂ）をさらに含み、前記第２のバイパスコンデンサは、前記第２のカレントループ（２４）の一部である、請求項７に記載の回路。
【請求項９】
前記第１のバイパスコンデンサ（５０）も前記第３のスイッチと前記第２のスイッチとの間に連結され、前記第１のバイパスコンデンサも前記第２のカレントループ（２４）の一部である、請求項７に記載の回路。
【請求項１０】
前記第１のバイパスコンデンサ（５０）は、前記第１のスイッチおよび前記第２のスイッチから実質的に等距離となるように、前記第１のスイッチ（１４Ａ）と前記第２のスイッチ（１４Ｂ）との間に対称に設置される、請求項９に記載の回路。
【請求項１１】
前記回路は、同時に伝導するように並列接続された第３のスイッチ（１４Ａ）および第４のスイッチ（１２Ｂ）をさらに含み、前記第３のスイッチは前記第１のスイッチ（１４Ａ）に対向して位置付けられ、前記第４のスイッチ（１２Ｂ）は前記第２のスイッチ（１４Ｂ）に対向して位置付けられ、前記第４のスイッチは前記第３のスイッチに隣接し、前記第１のスイッチは前記第２のスイッチに隣接し、前記第１のカレントループ（３０）を、前記第１のスイッチおよび前記第３のスイッチ内へと流れる前記第１の電流によって発生させ、前記第２のカレントループ（３２）を、前記第２のスイッチおよび前記第４のスイッチ内へと流れる前記第２の電流によって発生させる、請求項１に記載の回路。
【請求項１２】
前記第１のスイッチ（１４Ａ）および第２のスイッチ（１４Ｂ）がオンになり、かつ前記第３のスイッチ（１２Ａ）および第４のスイッチ（１２Ｂ）がオフになると、前記第１の電流は、前記第１のスイッチを通じて前記第３のスイッチの寄生コンデンサ内へと流れ、前記第２の電流は、前記第２のスイッチを通じて前記第４のスイッチの前記寄生コンデンサ内へと流れる、請求項１１に記載の回路。
【請求項１３】
前記第１のバイパスコンデンサ（３４）は、前記第３のスイッチ（１２Ａ）と前記第１のスイッチ（１４Ａ）との間に連結され、前記第１のバイパスコンデンサは前記第１のカレントループ（３０）の一部である、請求項１１に記載の回路。
【請求項１４】
前記第４のスイッチ（１２Ｂ）と前記第２のスイッチ（１４Ｂ）との間に連結された第２のバイパスコンデンサ（３６）をさらに含み、前記第２のバイパスコンデンサは、前記第２のカレントループ（３２）の一部である、請求項１３に記載の回路。
【請求項１５】
前記回路は、同時にスイッチされ、かつ前記第１のスイッチ（１４Ａ）と前記第２のスイッチ（１４Ｂ）のスイッチングに対向してスイッチされるように並列接続された第３のスイッチ（１２Ａ）および第４のスイッチ（１２Ｂ）をさらに含み、
前記第１のスイッチおよび前記第２のスイッチは、スイッチからなる対向する対を発生させるために、前記第３のスイッチおよび前記第４のスイッチに対向して位置付けられ、
前記対向する対は、複数のカレントループを発生させ、前記複数のカレントループは、前記第１のカレントループ（３０）および前記第２のカレントループ（３２）を含み、いくつかのカレントループは、前記カレントループのうち他のカレントループと反対方向に流れて、反対方向の複数の磁場を発生させ、これにより、前記スイッチングレギュレータ回路によって生成されたＥＭＩを低減させる、請求項１に記載の回路。
【請求項１６】
前記第１のバイパスコンデンサ（３４）を含む複数のバイパスコンデンサ（３４，３６）をさらに含み、前記バイパスコンデンサのうち関連付けられたバイパスコンデンサは、前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、および前記第４のスイッチの間に連結されて、前記カレントループを形成する、請求項１５に記載の回路。
【請求項１７】
少なくとも４つのカレントループ（２４Ａ，２４Ｂ，２５Ａ，２５Ｂ）を、前記第１のカレントループ（２４Ａ）および前記第２のカレントループ（２４Ｂ）と、第３のカレントループ（２５Ａ）および第４のカレントループ（２５Ｂ）とを含んで発生させ、前記第３のカレントループ中の電流の方向は、前記第４のカレントループ中の電流の方向と反対方向である、請求項１６に記載の回路。
【請求項１８】
前記第１のカレントループ（２５）および前記第２のカレントループ（２４）は平面であり、前記第１のスイッチ（１４Ａ）および前記第２のスイッチ（１４Ｂ）が形成された基板表面に対して実質的に平行である、請求項１に記載の回路。
【請求項１９】
前記第１のカレントループ（６０）および前記第２のカレントループ（６２）は垂直コンポーネントを有し、前記垂直コンポーネントは、前記第１のスイッチ（１４Ａ）および前記第２のスイッチ（１４Ｂ）が形成された基板表面に対して非平面である、請求項１に記載の回路。
【請求項２０】
前記第１のバイパスコンデンサ（７０）は、前記第１のスイッチ（１４Ａ）および前記第２のスイッチ（１４Ｂ）と共に非平面である、請求項１９に記載の回路。
【請求項２１】
前記第１のスイッチ（１４Ａ）および前記第２のスイッチ（１４Ｂ）はＭＯＳＦＥＴである、請求項１に記載の回路。
【請求項２２】
前記第１のスイッチ（１４Ａ）および前記第２のスイッチ（１４Ｂ）は、集積回路チップ（４６，５８）上に形成される、請求項１に記載の回路。
【請求項２３】
前記集積回路チップ（４６）は、交互またはインターリーブ配置された外部端子を前記第１のスイッチ（１４Ａ）および前記第２のスイッチ（１４Ｂ）に対して有する、請求項２２に記載の回路。
【請求項２４】
前記集積回路チップ（４６）は、前記第１のスイッチ（１４Ａ）および前記第２のスイッチ（１４Ｂ）に対して２組の外部端子を有し、１組が前記集積回路パッケージの各側部にある、請求項２２に記載の回路。
【請求項２５】
前記集積回路チップ（４６）は、前記チップを収容する集積回路パッケージの外部にある複数のコンデンサ（２０，４８，５０）を利用して、前記第１のスイッチ（１４Ａ）および前記第２のスイッチ（１４Ｂ）の前記端子全てまたはその一部へと接続する、請求項２２に記載の回路。
【請求項２６】
前記集積回路チップ（４６）は、前記チップを収容する集積回路パッケージの内部にある複数のコンデンサを利用して、いくつかの位置において前記第１のスイッチ（１４Ａ）および前記第２のスイッチ（１４Ｂ）へと接続する、請求項２２に記載の回路。
【請求項２７】
前記第１のスイッチ（１４Ａ）および前記第２のスイッチ（１４Ｂ）は、端子を有する同一パッケージ中に収容され、前記第１のバイパスコンデンサ（４８）が前記パッケージの外部にある前記端子へ接続されたときに前記第１のカレントループおよび前記第２のカレントループが形成されるように、前記端子が前記パッケージ上に配置される、請求項１に記載の回路。