【手続補正書】
【提出日】平成26年4月18日(2014.4.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
以上の課題を解決するために、本発明に係る半導体装置は、集積回路を有するとともに複数の端子を上面に有する半導体チップと、前記半導体チップ上に積層された多層配線構造と、前記多層配線構造内に埋設された電子部品と、を備え、前記多層配線構造は、平面視における前記半導体チップの外縁の内側においてパシベーション膜上に交互に積層された複数の絶縁層及び複数の配線パターンを有し、前記複数の配線パターン及び前記電子部品は、平面視における前記半導体チップの外縁の内側に配置されている。
また、本発明に係る半導体装置は、半導体基板と、前記半導体基板に形成された集積回路と、前記半導体基板に形成された複数の端子と、前記半導体基板上に形成されたパシベーション膜と、前記パッシベーション膜の上に積層された多層配線構造と、前記多層配線構造内に埋設された電子部品と、を備え、前記多層配線構造は、平面視における前記半導体基板の外縁の内側において前記パシベーション膜上に交互に積層された複数の絶縁層及び複数の配線パターンを有し、前記複数の配線パターン及び前記電子部品は、平面視における前記半導体基板の外縁の内側に配置されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
好ましくは、前記多層配線構造は、前記絶縁層を貫通するよう前記絶縁層に設けられ、前記複数の配線パターンを導通させる層間接続導体を更に有しており、前記半導体チップの前記端子と前記電子部品の端子とが前記配線パターン及び層間接続導体を介して導通している。
好ましくは、前記複数の配線パターンのうち前記電子部品よりも上層に形成された配線パターンは、平面視して前記電子部品の内側から外側にまで及ぶように形成されている。
好ましくは、前記電子部品の端子は、前記複数の配線パターンのうち前記電子部品よりも上層に形成された配線パターンに導通している。
好ましくは、前記複数の配線パターンのうち前記電子部品よりも下層に形成された配線パターンは、平面視して前記電子部品の内側から外側にまで及ぶように形成されている。
好ましくは、前記電子部品の端子は、前記複数の配線パターンのうち前記電子部品よりも下層に形成された配線パターンに導通している。
好ましくは、前記半導体装置が、平面視における前記半導体チップの外縁の内側において前記多層配線構造上に設けられた複数のバンプを備えており、
好ましくは、前記電子部品は、前記複数のバンプのうち平面視して前記電子部品の外側に配置されたバンプに前記複数の配線パターンを介して導通している端子を有する。
好ましくは、前記半導体装置が、平面視における前記半導体チップの外縁の内側において前記多層配線構造上に設けられた複数のバンプを備えており、前記電子部品は、前記複数のバンプのうち平面視して前記電子部品の内側に配置されたバンプに前記複数の配線パターンを介して導通している端子を有する。
好ましくは、前記電子部品は、能動部品又は受動部品である表面実装型チップ部品である。
好ましくは、前記電子部品が複数あり、それら電子部品が前記複数の絶縁層のうち同じ絶縁層に埋設されている。
好ましくは、前記複数の絶縁層のうち少なくとも１層は、ガラス繊維若しくはカーボン繊維で強化された樹脂又はガラス布基材樹脂若しくはカーボン布基材樹脂からなる。
好ましくは、前記半導体基板の裏面が研削されて前記半導体基板が薄型化されており、前記多層配線構造の外周面が前記半導体基板の外周面に揃っている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明に係る半導体装置の製造方法は、集積回路を有するとともに複数の端子を上面に有する半導体ウエハの上面の上に絶縁層と配線パターンを交互に積層することによって、これら絶縁層と配線パターンとからなる多層配線構造を形成するとともに、前記多層配線構造を形成するに際して電子部品を前記多層配線構造に埋め込む第一工程と、前記半導体ウエハをチップサイズに切り分ける第二工程と、を備える。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
好ましくは、前記半導体装置の製造方法が、前記第一工程後に、前記半導体ウエハの裏面を研削して前記半導体ウエハを薄型化する工程を更に備え、前記第一工程は、層間接続導体を前記絶縁層に貫通させるように設けて、前記層間接続導体によって前記複数の配線パターンを導通させる工程を有する。
好ましくは、前記半導体装置の製造方法が、前記第一工程の後であって前記第二工程の前に前記多層配線構造上にバンプを形成する工程を更に備え、前記半導体ウエハの裏面を研削して前記半導体ウエハを薄型化する工程は、前記バンプ形成工程後に行う。
好ましくは、前記第一工程は、前記電子部品を複数前記多層配線構造に埋め込むに際して前記複数の絶縁層のうち同じ絶縁層にこれら電子部品を埋設する工程を有し、前記複数の電子部品の少なくとも１つは、半導体チップであり、他の少なくとも１つは、能動部品又は受動部品である表面実装型チップ部品である。
好ましくは、前記第二工程は、前記半導体ウエハを切り分けることによって得られたチップサイズのものの外周面を露出させる工程を有する。
【手続補正５】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路を有するとともに複数の端子を上面に有する半導体チップと、
前記半導体チップ上に積層された多層配線構造と、
前記多層配線構造内に埋設された電子部品と、を備え、
前記多層配線構造は、平面視における前記半導体チップの外縁の内側においてパシベーション膜上に交互に積層された複数の絶縁層及び複数の配線パターンを有し、
前記複数の配線パターン及び前記電子部品は、平面視における前記半導体チップの外縁の内側に配置されていることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板に形成された集積回路と、
前記半導体基板に形成された複数の端子と、
前記半導体基板上に形成されたパシベーション膜と、
前記パッシベーション膜の上に積層された多層配線構造と、
前記多層配線構造内に埋設された電子部品と、を備え、
前記多層配線構造は、平面視における前記半導体基板の外縁の内側において前記パシベーション膜上に交互に積層された複数の絶縁層及び複数の配線パターンを有し、
前記複数の配線パターン及び前記電子部品は、平面視における前記半導体基板の外縁の内側に配置されていることを特徴とする半導体装置。
【請求項３】
前記多層配線構造は、前記絶縁層を貫通するよう前記絶縁層に設けられ、前記複数の配線パターンを導通させる層間接続導体を更に有しており、
前記半導体チップの前記端子と前記電子部品の端子とが前記配線パターン及び層間接続導体を介して導通していることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記複数の配線パターンのうち前記電子部品よりも上層に形成された配線パターンは、平面視して前記電子部品の内側から外側にまで及ぶように形成されていることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
【請求項５】
前記電子部品の端子は、前記複数の配線パターンのうち前記電子部品よりも上層に形成された配線パターンに導通していることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記複数の配線パターンのうち前記電子部品よりも下層に形成された配線パターンは、平面視して前記電子部品の内側から外側にまで及ぶように形成されていることを特徴とする請求項１乃至４の何れか一項に記載の半導体装置。
【請求項７】
前記電子部品の端子は、前記複数の配線パターンのうち前記電子部品よりも下層に形成された配線パターンに導通していることを特徴とする請求項６に記載の半導体装置。
【請求項８】
平面視における前記半導体チップの外縁の内側において前記多層配線構造上に設けられた複数のバンプを備えており、
前記電子部品は、前記複数のバンプのうち平面視して前記電子部品の外側に配置されたバンプに前記複数の配線パターンを介して導通している端子を有することを特徴とする請求項１又は３に記載の半導体装置。
【請求項９】
平面視における前記半導体チップの外縁の内側において前記多層配線構造上に設けられた複数のバンプを備えており、
前記電子部品は、前記複数のバンプのうち平面視して前記電子部品の内側に配置されたバンプに前記複数の配線パターンを介して導通している端子を有することを特徴とする請求項１又は３に記載の半導体装置。
【請求項１０】
前記電子部品は、能動部品又は受動部品である表面実装型チップ部品であることを特徴とする請求項１乃至９の何れか一項に記載の半導体装置。
【請求項１１】
前記電子部品が複数あり、それら電子部品が前記複数の絶縁層のうち同じ絶縁層に埋設されていることを特徴とする請求項１乃至１０の何れか一項に記載の半導体装置。
【請求項１２】
前記複数の絶縁層のうち少なくとも１層は、ガラス繊維若しくはカーボン繊維で強化された樹脂又はガラス布基材樹脂若しくはカーボン布基材樹脂からなる請求項１乃至１１の何れか一項に記載の半導体装置。
【請求項１３】
前記半導体基板の裏面が研削されて前記半導体基板が薄型化されており、前記多層配線構造の外周面が前記半導体基板の外周面に揃っていることを特徴とする請求項２に記載の半導体装置。
【請求項１４】
集積回路を有するとともに複数の端子を上面に有する半導体ウエハの上面の上に絶縁層と配線パターンを交互に積層することによって、これら絶縁層と配線パターンとからなる多層配線構造を形成するとともに、前記多層配線構造を形成するに際して電子部品を前記多層配線構造に埋め込む第一工程と、
前記半導体ウエハをチップサイズに切り分ける第二工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項１５】
前記第一工程後に、前記半導体ウエハの裏面を研削して前記半導体ウエハを薄型化する工程を更に備え、
前記第一工程は、層間接続導体を前記絶縁層に貫通させるように設けて、前記層間接続導体によって前記複数の配線パターンを導通させる工程を有することを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記第一工程の後であって前記第二工程の前に前記多層配線構造上にバンプを形成する工程を更に備え、
前記半導体ウエハの裏面を研削して前記半導体ウエハを薄型化する工程は、前記バンプ形成工程後に行うことを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記第一工程は、前記電子部品を複数前記多層配線構造に埋め込むに際して前記複数の絶縁層のうち同じ絶縁層にこれら電子部品を埋設する工程を有し、前記複数の電子部品の少なくとも１つは、半導体チップであり、他の少なくとも１つは、能動部品又は受動部品である表面実装型チップ部品であることを特徴とする請求項１４乃至１６の何れか一項に記載の半導体装置の製造方法。
【請求項１８】
前記第二工程は、前記半導体ウエハを切り分けることによって得られたチップサイズのものの外周面を露出させる工程を有することを特徴とする請求項１４乃至１７の何れか一項に記載の半導体装置の製造方法。