(57)【要約】      （修正有）【課題】コスト低減、製造簡易化可能な２倍ＦＧ信号を出力可能なモーター駆動回路を提供する。【解決手段】制御ユニット１、制御ユニット１に電気的に接続する第一ホールユニット２、モーター、ローターに対応する位置に設置する第二ホールユニット３、制御ユニット１及び第二ホールユニット３にそれぞれ電気的に接続するロジックユニット４からなる。制御ユニット１は第一ホールユニット２が伝送するホール信号に基づき第一周波数発生信号を発生し、第二ホールユニット３は磁場変化を検出し、第二周波数発生信号を発生してロジックユニット４に伝送し、ロジックユニット４は制御ユニット１及び第二ホールユニット３にそれぞれ電気的に接続し、受信した第一、二周波数発生信号に基づきロジック演算を行い２倍周波数発生信号に転換し、外部システムに提供する。【選択図】図１
0003160714.tif 000002
【実用新案登録請求の範囲】
【請求項１】
2倍FG信号を出力可能なモーター駆動回路であって、制御ユニット、該制御ユニットに電気的に接続する第一ホールユニット、モーターローターに対応する位置に設置する第二ホールユニット、該制御ユニット及び該第二ホールユニットにそれぞれ電気的に接続するロジックユニットからなり、
該制御ユニットは、該第一ホールユニットが伝送するホール信号に基づき、第一周波数発生信号を発生し、
該第二ホールユニットは、磁場変化を感知し、第二周波数発生信号を発生し、
該ロジックユニットは、該制御ユニット及び該第二ホールユニットにそれぞれ電気的に接続し、受信した該第一、二周波数発生信号に基づき、ロジック演算を行い、2倍周波数発生信号に転換したことを特徴とする、2倍FG信号を出力可能なモーター駆動回路。
【請求項２】
前記ロジックユニットは、排他的論理和或いはゲートを備え、
該排他的論理和或いはゲートは、第一ピン、第二ピン、第三ピン、第四ピン、第五ピンを備え、
該第一ピンは、第一レジスターの第一端に接続し、該第一レジスターの第二端は、該第五ピンと参考電圧にそれぞれ接続し、
該第三ピンは、アース端に接続し、
該第四ピンは、第二レジスターの第一端に接続し、該第二レジスターの第二端と該第五ピンとは相互に接続したことを特徴とする、請求項１記載の2倍FG信号を出力可能なモーター駆動回路。
【請求項３】
前記第二ホールユニットは、第二ホールセンサーを備え、
該第二ホールセンサーは、第一ピン、第二ピン、第三ピンを備え、
該第一ピンは、該参考電圧と第三レジスターの第一端及び第一レジスターの第二端にそれぞれ接続し、
該第二ピンは、該アース端に接続し、
該第三ピンは、該第三レジスターの第二端及び該排他的論理和或いはゲートの第二ピンとそれぞれ相互に接続したことを特徴とする、請求項２記載の2倍FG信号を出力可能なモーター駆動回路。
【請求項４】
前記制御ユニットは、制御チップを備え、
該制御チップは、第一ピン、第二ピン、第三ピン、第四ピン、第五ピン、第六ピン、第七ピン、第八ピンを備え、
該第一、七ピンは、モーターにそれぞれ電気的に接続し、
該第五ピンは、該第一レジスターの第一端に接続し、
該第六ピンは、キャパシターの第一端及び該参考電圧にそれぞれ接続し、該キャパシターの第二端及び該第八ピンは、アース端にそれぞれ接続したことを特徴とする、請求項２記載の2倍FG信号を出力可能なモーター駆動回路。
【請求項５】
前記第一ホールユニットは、第一ホールセンサーを備え、
該第一ホールセンサーは、第一ピン、第二ピン、第三ピン、第四ピンを備え、
該第一、二ピンは、該制御チップの該第三ピンと第二ピンにそれぞれ接続し、
該第三、四ピンは、該アース端及び該制御チップの第四ピンにそれぞれ接続したことを特徴とする、請求項４記載の2倍FG信号を出力可能なモーター駆動回路。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、モーター駆動回路に関し、特に製造工程にかかる時間を短縮可能で、使用上の利便性を向上させ、コスト節減の効果を達成することができる2倍FG信号を出力可能なモーター駆動回路に関するものである。
【背景技術】
【０００２】
高温によるシステムの損壊を防ぐため、電子製品の多くでは、システム中に通常、放熱ファンを設置する。
システムの温度が過度に上がると、ファンは起動し、全体の温度を下げ、放熱の目的を達成する。
【０００３】
上記した放熱ファンは主に、モーターにより駆動する。
一般に、直流ブラシレスモーター(Brushless dc motors、BLDCと略称)は、メンテナンスが容易で、制御性に優れ、性能及び効率が高いという長所を備えるため、工業界で広く用いられている。
そのため、ハードディスクドライブ、光ディスクドライブ内部のモーターなどに低消費電力の応用、電動車のモーター装置など高消費電力の応用分野共に、直流ブラシレスモーターは採用されており、高い効率、安定した回転速度、高いトルク、高い耐久性、メンテナンスが容易、という特性を備えている。
【０００４】
上記した従来の直流ブラシレスモーターは主に、モーター駆動回路により、モーターの回転速度制御などのモーター運転を制御している。
該モーター駆動回路は、制御ユニット及びホールパーツからなる。
該ホールパーツは、モーターローターのフェーズ位置変化を感知し、ホール信号を発し、該ホール信号を制御ユニットに出力し、該制御ユニットは、該ホール信号に対して演算処理を行い、制御信号を発生してモーターの運転を制御する。
該制御ユニットはさらに、周波数発生出力端を具えて周波数発生(Frequency Generator、FGと略称)信号を出力する。
該FG信号は、ホール信号に基づき、ホール信号と対応する周波数の信号を出力する。
該周波数発生出力端には、外部システム (コンピューターなど)を接続して使用し、これにより外部システムは、受信したFG信号に基づき、モーターに対して、回転速度のモニターを行う。
【０００５】
しかし、一般の四極ブラシレスモーターは、F(周波数)=2N/60により計算されるように、もともと1倍FG信号を出力して、外部システムの使用に提供できるだけであるため、2倍FG信号が必要な場合には、通常は、八極ブラシレスモーターを使用し、F(周波数)=4N/60により計算されるように、2倍FG信号の出力を実現し、外部システムの使用に供する。
ここでNは、ファンの回転速度であるため、実際の使用において、非常に不便である。
この他、製造においては、四極ブラシレスモーターと八極ブラシレスモーターの金型は共用できないため、八極ブラシレスモーター用の金型を別に製造しなければならず、製造工程にかかる時間が長くなり、ひいてはコスト増に繋がっている。
【０００６】
上記したように、従来の技術中には、以下のような欠点が存在する。
1.利便性が劣る。
2.コストを拡大する。
3.製造工程にかかる時間を要する。
本考案は、従来のFG信号を出力するモーター駆動回路の上記した欠点に鑑みてなされたものである。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−３３８３４号公報
【考案の概要】
【考案が解決しようとする課題】
【０００８】
本考案が解決しようとする第一の課題は、制御ユニット、第一ホールユニット、第二ホールユニット、ロジックユニットを、モーター駆動回路上の構成に結合し、コスト節減及び利便性向上の効果を達成することができる2倍FG信号を出力可能なモーター駆動回路を提供することである。
本考案が解決しようとする第二の課題は、製造工程にかかる時間を短縮可能な2倍FG信号を出力可能なモーター駆動回路を提供することである。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本考案は下記の2倍FG信号を出力可能なモーター駆動回路を提供する。
2倍FG(Frequency Generator)信号を出力可能なモーター駆動回路は、制御ユニット、該制御ユニットに電気的に接続する第一ホールユニット、モーターローターに対応する位置に設置する第二ホールユニット、該制御ユニット及び該第二ホールユニットにそれぞれ電気的に接続するロジックユニットからなり、
該制御ユニットは、該第一ホールユニットが伝送するホール信号に基づき、第一周波数発生信号を発生し、
該第二ホールユニットは、モーターローターの磁場フェーズ変化を感知し、第二周波数発生信号を発生し、
該ロジックユニットは、該制御ユニット及び該第二ホールユニットにそれぞれ電気的に接続し、受信した該第一、二周波数発生信号に基づき、ロジック演算を行った後、2倍周波数発生信号に転換し、外部システムの使用に供し、
該制御ユニット、該第一ホールユニット、該第二ホールユニット、該ロジックユニットを、モーター駆動回路上の構成に結合し、これにより使用上の利便性を大幅に高め、こうして製造工程にかかる時間を効果的に短縮し、コスト節減の効果を達成することができる。
【考案の効果】
【００１０】
本考案2倍FG信号を出力可能なモーター駆動回路は、制御ユニット、第一ホールユニット、第二ホールユニット、ロジックユニットを、モーター駆動回路上の設計に結合し、コスト節減及び利便性向上の効果を達成することができ、製造工程にかかる時間を短縮可能である。
【図面の簡単な説明】
【００１１】
【図１】本考案実施例のブロックチャートである。
【図２】本考案実施例のもう一つのブロックチャートである。
【図３】本考案実施例の回路模式図である。
【図４】本考案実施例の波形模式図である。
【考案を実施するための形態】
【００１２】
以下に図面を参照しながら本考案を実施するための最良の形態について詳細に説明する。
【実施例】
【００１３】
図１、２に示すように、本考案2倍FG信号を出力可能なモーター駆動回路の実施例において、該モーター駆動回路は、制御ユニット1、該制御ユニット1に電気的に接続する第一ホールユニット2、モーター5ローターに対応する位置に設置する第二ホールユニット3、該制御ユニット1及び該第二ホールユニット3にそれぞれ電気的に接続するロジックユニット4からなる。
【００１４】
該第一ホールユニット2は、モーター5ローターのフェーズ位置変化の検出に用いられてホール信号を発生し、該制御ユニット1に伝送する。
該制御ユニット1は、該第一ホールユニット2伝送のホール信号に基づき演算処理後、第一周波数発生(Frequency Generator、FGと略称)信号を発生する。
【００１５】
該第一FG信号は、該制御ユニット1により、該第一ホールユニット2の監視を受けるモーター5ローター所定位置の検知サイクルが発生するホール信号に基づき、演算処理後に出力する矩形波信号(いわゆる第一FG信号)である。
【００１６】
該第二ホールユニット3は、モーター5ローターの磁場変化を検出して、第二周波数発生(Frequency Generator、FGと略称)信号を発生する。
【００１７】
該第二FG信号は、該第二ホールユニット3により、モーター5ローターのフェーズ位置変化を検出し、さらにその内部での演算処理を経て発生するもう一つの矩形波信号(いわゆる第二FG信号)である。
【００１８】
該ロジックユニット4は、該第一FG信号及び該第二FG信号を受け取り、ロジック演算を行った後、2倍周波数発生(Frequency Generator、FGと略称)信号に転換する。
【００１９】
該ロジックユニット4により、第一FG信号と第二FG信号とを同時に受信するが、この時の第一FG信号と第二FG信号とは、一フェーズ分互い違いになり、継続して該ロジックユニット4を経て、ロジック「排他的論理和或いはゲート」演算により、該2倍FG信号を発生する。
【００２０】
しかも、該ロジックユニット4の出力端には、外部システム(図示なし)を接続して使用する。
これにより、該外部システムは、該ロジックユニット4の出力端が伝送する2倍FG信号により、該モーター5に対して、回転速度の監視、或いは測定を行い、或いは他の用途に応用することができる。
【００２１】
本実施例は、四極ブラシレスモーターにより説明するため、本考案のモーター駆動回路の設計により、四極ブラシレスモーターは、2倍FG信号を出力することができる。
【００２２】
従来の技術においては、八極ブラシレスモーターに交換して使用しなければならなかったが、それが不要になり、よって使用時の交換における煩雑なステップを省くことができ、使用上の利便性向上という効果を達成することができる。
【００２３】
また、四極ブラシレスモーターのモーター金型だけを製造して、上記したモーター駆動回路に組み合わせるだけで、2倍FG信号の出力を達成することができる。
これにより、製品の標準化に役立ち、しかも製造工程にかかる時間を短縮することができ、こうしてコスト節減の効果を達成することができる。
【００２４】
図２、３を示し、各パーツの構造について詳細に説明する。
該制御ユニット1は、制御チップ (IC) 10を備える。
【００２５】
該制御チップ10は、第一ピン、第二ピン、第三ピン、第四ピン、第五ピン、第六ピン、第七ピン、第八ピンを備える。
【００２６】
該第一、七ピンは、モーター5にそれぞれ電気的に接続し、該第五ピンは、該第一レジスターR1の第一端に接続し、該第一レジスターR1の第二端は、参考電圧VCCに電気的に接続する。
【００２７】
該第一レジスターR1は、プルアップ抵抗で、出力電位を引き上げ、ノイズの干渉を防止する。
これにより、該制御チップ10の第五ピン(或いは、開集合コレクター出力端と呼称)は、接続する第一レジスターR1自身の特性を通して、高電位(或いは、高レベルと呼称)の矩形波信号(すなわち、上記した第一FG信号)を出力する(図４参照)。
【００２８】
第六ピンは、それぞれキャパシターCの第一端及び参考電圧VCCに接続し、該キャパシターCの第二端及び第八ピンは、それぞれアース端GNDに接続する。
【００２９】
該第一ホールユニット2は、第一ホールセンサー20を備える。
該第一ホールセンサー20は、第一ピン、第二ピン、第三ピン、第四ピンを備える。
該第一、二ピンは、それぞれ該制御チップ10の第三ピンと第二ピンに接続し、第三、四ピンは、それぞれ該アース端GND及び該制御チップ10の第四ピンに接続する。
【００３０】
該ロジックユニット4は、排他的論理和或いはゲート(XOR) 40を備える。
該排他的論理和或いはゲート40は、第一ピン、第二ピン、第三ピン、第四ピン(すなわち、上記したロジックユニット4の出力端)、第五ピンを備える。
【００３１】
該第一ピンは、該第一レジスターR1の第一端に接続し、該第一レジスターR1の第二端は、第五ピンと該参考電圧VCCにそれぞれ接続し、該第三ピンは、アース端GNDに接続する。
【００３２】
該第四ピンは、該第二レジスターR2の第一端に接続し、該第二レジスターR2の第二端と第五ピンとは相互に電気的に接続する。
【００３３】
該第二レジスターR2は、プルアップ抵抗で、しかも該第一レジスターR1と同様に、出力電位を高め、ノイズの干渉を防止する効果を備える。
【００３４】
これにより、該排他的論理和或いはゲート40の第四ピンは、接続する第二レジスターR2自身の特性により、高電位の2倍FG信号を出力する(図４参照)。
【００３５】
さらに、図２、３に示すように、該第二ホールユニット3は、第二ホールセンサー30を備える。
該第二ホールセンサー30は、ラッチ機能を備え、しかも第一ピン、第二ピン、第三ピンを備える。
【００３６】
該第一ピンは、それぞれ該参考電圧VCCと第三レジスターR3の第一端及び第一レジスターR1の第二端に接続する。
該第三レジスターR3と該第一、二レジスターR1、R2とは同様にプルアップ抵抗で、その特性及び機能は、上記した第一、二レジスターR1、R2と相同である。
【００３７】
よって、該第二ホールセンサー30の第三ピンは、接続する第三レジスターR3自身の特性により、高電位(或いは、高レベルと呼称)のもう一つの矩形波信号(すなわち、該第二FG信号)を出力する(図４参照)。
【００３８】
さらに、該第二ホールセンサー30の第二ピンは、アース端GNDと相互に接続し、第三ピンは、第三レジスターR3の第二端及び排他的論理和或いはゲート40の第二ピンとそれぞれ電気的に接続する。
【００３９】
すなわち、本考案の制御ユニット1、第一ホールユニット2、第二ホールユニット3、ロジックユニット4をモーター駆動回路上の設計に統合することで、使用時に煩雑な交換のステップを省くことができるため、使用上の利便性を提供することができ、製造工程においても時間を効果的に節減可能であるため、コスト削減の効果を達成することができる。
【００４０】
上記したように、本考案2倍FG信号を出力可能なモーター駆動回路は、コスト節減が可能で、利便性が高く、製造工程にかかる時間を短縮することができるという効果を備える。
【００４１】
上記の本考案名称と内容は、本考案技術内容の説明に用いたのみで、本考案を限定するものではない。本考案の精神に基づく等価応用或いは部品（構造）の転換、置換、数量の増減はすべて、本考案の保護範囲に含むものとする。
【産業上の利用可能性】
【００４２】
本考案は実用新案登録請求の要件である新規性を備え、従来の同類製品に比べ十分な進歩を有し、実用性が高く、社会のニーズに合致しており、産業上の利用価値は非常に大きい。
【符号の説明】
【００４３】
1  制御ユニット
5  モーター
10  制御チップ
R1  第一レジスター
2  第一ホールユニット
R2  第二レジスター  
20  第一ホールセンサー
R3  第三レジスター
3  第二ホールユニット
VCC  参考電圧
30  第二ホールセンサー
C  キャパシター 
4  ロジックユニット
GND  アース端
40  排他的論理和或いはゲート    
【図１】
0003160714.tif 000003
【図２】
0003160714.tif 000004
【図３】
0003160714.tif 000005
【図４】
0003160714.tif 000006