【手続補正書】
【提出日】平成26年3月31日(2014.3.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
対向する第１および第２の短辺と、対向する第１および第２の長辺とを有する長方形状の基板であって、少なくとも前記第１の長辺、前記第２の長辺、および、前記第１の短辺に囲まれる第１の領域と、少なくとも前記第１の長辺、前記第２の長辺、および、前記第２の短辺に囲まれる第２の領域と、前記第１の領域と前記第２の領域との間に設けられた第３の領域とを有する基板と、
前記基板の第１の領域に設けられた第１のメモリーデバイスと、
前記基板の第２の領域に設けられた第２のメモリーデバイスと、
前記基板の第３の領域に設けられたバッファデバイスと、
前記基板の第１の領域にて、前記第１の長辺と前記第１のメモリーデバイスとの間に設けられた第１のコネクタ端子と、
前記基板の第２の領域にて、前記第１の長辺と前記第２のメモリーデバイスとの間に設けられた第２のコネクタ端子と、
前記基板の第３の領域にて、前記第１の長辺と前記バッファデバイスとの間に設けられ、前記バッファデバイスと電気的に接続された第３のコネクタ端子と、
前記第１のコネクタ端子と前記バッファデバイスとの間に設けられた第１の配線と、
前記第２のコネクタ端子と前記バッファデバイスとの間に設けられた第２の配線と、
前記バッファデバイスと前記第２のメモリーデバイスとの間に設けられた第３の配線と、
前記バッファデバイスと前記第１のメモリーデバイスとの間に設けられた第４の配線とを有し、
前記第１の配線および前記第４の配線は、前記第２の配線および前記第３の配線と、配線の数が等しいことを特徴とするメモリモジュール。
【請求項２】
第１の面および前記第１の面の反対側に位置する第２の面を備え、前記第１の面は、第１の領域、第２の領域、および、前記第１の領域と前記第２の領域との間に設けられた第３の領域を有する基板と、
前記基板の第１の面の第１の領域に設けられた第１のメモリーデバイスと、
前記基板の第１の面の第２の領域に設けられた第２のメモリーデバイスと、
前記基板の第１の面の第２の領域に設けられ、前記第１のメモリーデバイスのデータの入出力端子である第１のコネクタ端子と、
前記基板の第１の面の第１の領域に設けられ、前記第２のメモリーデバイスのデータの入出力端子である第２のコネクタ端子と、
前記基板の第１の面の第３の領域に設けられたバッファデバイスと、
前記第１のコネクタ端子と前記バッファデバイスとを接続し、前記第１のコネクタ端子と前記バッファデバイスとの間におけるＤＱ信号の伝送に用いられる複数の第１の配線と、
前記第２のコネクタ端子と前記バッファデバイスとを接続し、前記第２のコネクタ端子と前記バッファデバイスとの間におけるＤＱ信号の伝送に用いられる複数の第２の配線と、
前記バッファデバイスと前記第１のメモリーデバイスとを接続し、前記バッファデバイスと前記第１のメモリーデバイスとの間におけるＤＱ信号の伝送に用いられる複数の第３の配線と、
前記バッファデバイスと前記第２のメモリーデバイスとを接続し、前記バッファデバイスと前記第２のメモリーデバイスとの間におけるＤＱ信号の伝送に用いられる複数の第４の配線とを有し、
前記第１の配線および前記第４の配線は、前記第２の配線および前記第３の配線と、配線の数が等しいことを特徴とするメモリモジュール。
【請求項３】
対向する第１および第２の短辺と、対向する第１および第２の長辺とにより定められる長方形状であって、前記第１の長辺、前記第２の長辺、および、前記第１の短辺に囲まれる第１の領域と、前記第１の長辺、前記第２の長辺、および、前記第２の短辺に囲まれる第２の領域と、前記第１の領域と前記第２の領域との間に設けられた第３の領域とを有する基板であるＰＣＢと、
前記ＰＣＢの第１の領域に設けられた第１のメモリーデバイスのセットと、
前記ＰＣＢの第２の領域に設けられた第２のメモリーデバイスのセットと、
前記ＰＣＢの第３の領域に設けられた第１のバッファデバイスと、
前記ＰＣＢの第３の領域に設けられた第２のバッファデバイスと、
前記ＰＣＢの第１の領域にて、前記第１の長辺と前記第１のメモリーデバイスのセットとの間に設けられた第１のコネクタ端子のセットと、
前記ＰＣＢの第２の領域にて、前記第１の長辺と前記第２のメモリーデバイスのセットとの間に設けられた第２のコネクタ端子のセットと、
前記ＰＣＢの第３の領域にて、前記第１のコネクタ端子のセットと前記第２のコネクタ端子のセットとの間に設けられた第３のコネクタ端子のセットと、
前記第１のコネクタ端子のセットと前記第１のバッファデバイスとの間に設けられ、第１のデータの伝送に用いられる第１の配線群と、
前記第２のコネクタ端子のセットと前記第２のバッファデバイスとの間に設けられ、第２のデータの伝送に用いられる第２の配線群と、
前記第１のバッファデバイスと前記第２のバッファデバイスとの間に設けられた第３の配線群と、
前記第３の配線群と前記第３のコネクタ端子のセットとの間に設けられ、コマンド信号、アドレス信号、コントロール信号、および、クロック信号の伝送に用いられる第４の配線群と、
前記第１のバッファデバイスと前記第２のメモリーデバイスのセットとの間に設けられた第５の配線群と、
前記第２のバッファデバイスと前記第１のメモリーデバイスのセットとの間に設けられた第６の配線群とを有するメモリモジュール。
【請求項４】
対向する第１および第２の短辺と、対向する第１および第２の長辺とにより定められる長方形状の基板であって、前記第１の長辺、前記第２の長辺、および、前記第１の短辺に囲まれる第１の領域と、前記第１の長辺、前記第２の長辺、および、前記第２の短辺に囲まれる第２の領域とを有する基板と、
前記基板の第１の領域に設けられた第１のメモリーデバイスのセットと、
前記基板の第２の領域に設けられた第２のメモリーデバイスのセットと、
前記基板に設けられた第１のバッファデバイスと、
前記基板に設けられた第２のバッファデバイスと、
前記基板の第１の領域にて、前記第１の長辺と前記第１のメモリーデバイスのセットとの間に設けられた第１のコネクタ端子のセットと、
前記基板の第２の領域にて、前記第１の長辺と前記第２のメモリーデバイスのセットとの間に設けられた第２のコネクタ端子のセットと、
前記第１のコネクタ端子のセットと前記第１のバッファデバイスとの間に設けられ、第１のデータの伝送に用いられる第１の配線群と、
前記第２のコネクタ端子のセットと前記第２のバッファデバイスとの間に設けられ、第２のデータの伝送に用いられる第２の配線群と、
前記第１のバッファデバイスと前記第２のメモリーデバイスのセットとの間に設けられ、前記第１のデータの伝送に用いられる第３の配線群と、
前記第２のバッファデバイスと前記第１のメモリーデバイスのセットとの間に設けられ、前記第２のデータの伝送に用いられる第４の配線群とを有するメモリモジュール。
【請求項５】
対向する第１および第２の短辺と、対向する第１および第２の長辺とにより定められる長方形状の基板であって、前記第１の長辺、前記第２の長辺、および、前記第１の短辺に囲まれる第１の領域と、前記第１の長辺、前記第２の長辺、および、前記第２の短辺に囲まれる第２の領域とを有する基板と、
前記基板の第１の領域に設けられた第１のメモリーデバイスのセットと、
前記基板の第２の領域に設けられた第２のメモリーデバイスのセットと、
前記基板に設けられた第１のバッファデバイスと、
前記基板に設けられた第２のバッファデバイスと、
前記基板に設けられ、コマンド信号、アドレス信号、コントロール信号、クロック信号のうちの少なくとも１つの信号を受信するコネクタ端子のセットと、
前記第１のバッファデバイスと前記第２のバッファデバイスとの間に設けられた第１の配線群と、
前記第１の配線群と前記コネクタ端子のセットとの間に設けられた第２の配線群と、
前記第１のバッファデバイスと前記第２のメモリーデバイスとの間に設けられ、前記少なくとも１つの信号の伝送に用いられる第３の配線群と、
前記第２のバッファデバイスと前記第１のメモリーデバイスとの間に設けられ、前記少なくとも１つの信号の伝送に用いられる第４の配線群とを有するメモリモジュール。