【手続補正書】
【提出日】平成26年3月7日(2014.3.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
【図１】本開示の第１の実施の形態に係る有機ＥＬ表示装置の断面構造を表すものである。
【図２】図１に示した保持容量素子の断面構造を拡大したものである。
【図３】図１に示した有機ＥＬ表示装置の周辺回路を含む全体構成を表す図である。
【図４】図３に示した画素の回路構成を表す図である。
【図５】図１に示した有機ＥＬ表示装置の製造方法を工程順に表す図である。
【図６】図５に続く工程を表す図である。
【図７】図６に続く工程を表す図である。
【図８】図７に続く工程を表す図である。
【図９】図８に続く工程を表す図である。
【図１０】比較例１に係る保持容量素子の断面構造を表す模式図である。
【図１１】比較例２に係る保持容量素子の断面構造を表す模式図である。
【図１２】本開示の第２の実施の形態に係る有機ＥＬ表示装置の断面構造を表すものである。
【図１３】図１２に示した保持容量素子の断面構造を拡大したものである。
【図１４】図１２に示した有機ＥＬ表示装置の製造方法を説明するための図である。
【図１５】図１２に続く工程を表す図である。
【図１６】変形例に係る液晶表示装置の断面構造を表すものである。
【図１７】表示装置を含むモジュールの概略構成を表す平面図である。
【図１８】適用例１の外観を表す斜視図である。
【図１９】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図２０】適用例３の外観を表す斜視図である。
【図２１】適用例４の外観を表す斜視図である。
【図２２】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
以下、本開示の実施の形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．第１の実施の形態（一対の導電膜間に酸化物半導体層とゲート絶縁膜とが挟持されてなる（酸化物半導体層よりも下層に導電膜を有する）保持容量素子を備えた有機ＥＬ表示装置の例）
２．第２の実施の形態（一対の導電膜間にゲート絶縁膜が挟持されてなる（酸化物半導体層よりも上層に導電膜を有する）保持容量素子を備えた有機ＥＬ表示装置の例）
３．変形例（液晶表示装置の例）
４．適用例（モジュール，電子機器の例）
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
ゲート電極１３Ａは、トランジスタ１０Ｂに印加されるゲート電圧（Ｖｇ）によって半導体層１１中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１３Ａは、例えばモリブデン（Ｍｏ），チタン（Ｔｉ），アルミニウム，銀，ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種からなる単体もしくは合金、もしくはこれらのうちの２種以上からなる積層膜である。具体的には、アルミニウムや銀などの低抵抗金属をモリブデンまたはチタンにより挟み込んだ積層構造や、アルミニウムとネオジウムとの合金（ＡｌＮｄ合金）が挙げられる。このゲート電極１３Ａは、あるいはＩＴＯ等の透明導電膜から構成されていてもよい。このゲート電極１３Ａの厚みは、例えば１０ｎｍ〜５００ｎｍである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
ソース・ドレイン電極層１６は、トランジスタ１０Ｂのソース電極またはドレイン電極として機能するものである。このソース・ドレイン電極層１６は、例えば、厚みが２００ｎｍ程度であり、上記ゲート電極１３Ａにおいて列挙したものと同様の金属または透明導電膜により構成されている。このソース・ドレイン電極層１６は、例えば、アルミニウムまたは銅などの低抵抗金属により構成されていることが好ましく、このような低抵抗金属を、チタンまたはモリブデンよりなるバリア層により挟み込んでなる積層膜であることがより好ましい。このような積層膜を用いることにより、配線遅延の少ない駆動が可能となる。また、ソース・ドレイン電極層１６は、ゲート電極１３Ａの直上の領域を回避して設けられていることが望ましい。ゲート電極１３Ａとソース・ドレイン電極層１６との交差領域に寄生容量が形成されることを防ぐためである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
絶縁膜１２Ｂは、例えばトランジスタ１０Ｂのゲート絶縁膜１２Ａと同一材料からなり、互いに同一の工程においてそれぞれ形成することができる。導電膜１３Ｂについても同様で、例えばゲート電極１３Ａと同一材料からなり、互いに同一の工程においてそれぞれ形成可能である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
（周辺回路および画素回路の構成）
次に、上記のような有機ＥＬ表示装置１Ａの周辺回路および画素回路の構成について説明する。図３は、有機ＥＬ表示装置１Ａの周辺回路を含む全体構成を表すものである。このように、例えば駆動側基板１０上には、有機ＥＬ素子１０Ａを含む複数の画素ＰＸＬがマトリクス状に配置されてなる表示領域５０が形成され、この表示領域５０の周辺に、信号線駆動回路としての水平セレクタ（ＨＳＥＬ）５１と、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）５２と、電源線駆動回路としての電源スキャナ（ＤＳＣＮ）５３とが設けられている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
この後、図８（Ｂ）に示したように、例えば３００℃程度の温度で熱処理を行うことにより、金属膜１４ａが酸化され、これによって金属酸化膜からなる高抵抗膜１４が形成される。この際、ゲート電極１３Ａおよび保持容量素子１０Ｃに非対向な領域には、低抵抗領域（ソース・ドレイン領域１１ＳＤを含む）が形成される。この金属膜１４ａの酸化反応には、酸化物半導体に含まれる酸素の一部が利用されるため、金属膜１４ａの酸化の進行に伴って、半導体層１１では、その金属膜１４ａと接する面側から酸素濃度が低下していく。一方、金属膜１４ａから、アルミニウム等の金属が半導体層１１中に拡散する。この金属元素がドーパントとして機能し、金属膜１４ａと接する半導体層１１の上面側の領域が低抵抗化される。これにより、電気抵抗の低いソース・ドレイン領域１１ＳＤが形成される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
尚、金属膜１４ａの熱処理としては、例えば３００℃程度の温度でアニールすることが好ましい。その際、酸素等を含む酸化性のガス雰囲気でアニールを行うことで、上記低抵抗領域の酸素濃度が低くなりすぎるのを抑え、半導体層１１に十分な酸素を供給することが可能となる。よって、後工程で行うアニール工程を削減することが可能となり、工程の簡略化が可能となる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
ここで、図１０に、本実施の形態の比較例（比較例１）に係る保持容量素子１００の積層構造について示す。比較例１では、例えば駆動側基板１０１上に、トランジスタのゲート絶縁膜の一部を利用して絶縁膜１０２が設けられ、この絶縁膜１０２上（トランジスタのゲート電極と同層）に、導電膜１０３が配設されている。導電膜１０３上には、厚みの大きな層間絶縁膜１０４が設けられ、この層間絶縁膜１０４上のソースドレイン電極層と同層には、導電膜１０５が形成されている。このように、比較例１では、トランジスタのゲート電極およびソース・ドレイン電極とそれぞれ同層に設けられた導電膜１０３，１０５間に、層間絶縁膜１０４を挟み込んだ構造となっている。このような積層構造によっても、容量形成が可能である。ところが、このような保持容量素子１００では、層間絶縁膜１０４の厚みが比較的大きい（マイクロオーダーである）ため、容量が小さくなり、寄生容量の影響を受け易くなる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
一方、本実施の形態では、上記のように、保持容量素子１０Ｃが、導電膜２７Ａおよび導電膜１３Ｂ間に半導体層１１および絶縁膜１２Ｂを挟んだ積層構造により形成される。これにより、半導体層１１および絶縁膜１２Ｂ（ゲート絶縁膜１２Ａ）の厚みの総和は、層間絶縁膜１５よりも小さくなることから、本実施の形態の保持容量素子１０Ｃでは、上記比較例１に比べ大きな容量を確保することができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
また、ここで、図１１に、本実施の形態の比較例（比較例２）に係る保持容量素子１００Ａの積層構造について示す。保持容量素子１００Ａでは、半導体層１０１上に、ゲート絶縁膜を利用した絶縁膜１０２を介して導電膜１０３が設けられており、このような積層構造によって容量が形成されている。このような保持容量素子１００Ａでは、本実施の形態と同様、比較的大きな容量を確保することができるが、半導体層１０１および導電膜１０３間に印加される電圧によって、容量が変動し易い。容量変動が生じると、画素回路の駆動条件によっては十分な容量を用いることができないことから、画質劣化を引き起こすことがある。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正の内容】
【００７９】
このような構成においても、絶縁膜１２Ｂは、例えばトランジスタ１０Ｂのゲート絶縁膜１２Ａと同一材料からなり、互いに同一の工程においてそれぞれ形成することができる。また、導電膜１３Ｂは、例えばゲート電極１３Ａと同一材料からなり、互いに同一の工程においてそれぞれ形成可能である。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１０２
【補正方法】変更
【補正の内容】
【０１０２】
更に、上記実施の形態等では、高抵抗膜１４を設けた構造を例に挙げて説明したが、この高抵抗膜１４は設けられていなくともよい。但し、上述のように、高抵抗膜１４を設けた場合の方が、トランジスタ１０Ｂおよび保持容量素子１０Ｃ，２０Ｃの電気特性を安定的に保持することができるため望ましい。
【手続補正１４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に、
表示素子と、
前記表示素子の駆動素子としてのトランジスタと、
映像信号に対応した電荷を保持する保持容量素子とを備え、
前記保持容量素子は、前記基板側から順に、第１導電膜と、酸化物半導体よりなる第１半導体層と、絶縁膜と、第２導電膜とを有する
表示装置。
【請求項２】
前記トランジスタは、前記基板側から順に、
酸化物半導体よりなる第２半導体層と、
前記第２半導体層上の選択的な領域に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に配設されたゲート電極と、
前記第２半導体層に電気的に接続されて設けられたソース・ドレイン電極層とを有する
請求項１に記載の表示装置。
【請求項３】
前記第１導電膜は、前記基板上の選択的な領域に配設され、
前記第１半導体層および前記第２半導体層は、同一材料により前記基板上に一体的に設けられ、
前記絶縁膜は、前記ゲート絶縁膜と同一材料により構成され、かつ
前記第２導電膜は、前記ゲート電極と同一材料により構成されている
請求項２に記載の表示装置。
【請求項４】
前記第１半導体層および前記第２半導体層は、前記保持容量素子および前記ゲート電極の両方に非対向な領域に、他の領域よりも電気抵抗が低い低抵抗領域を有し、
前記ソース・ドレイン電極層は、前記低抵抗領域に電気的に接続されている
請求項２に記載の表示装置。
【請求項５】
前記保持容量素子と、前記ゲート電極と、前記第１半導体層および前記第２半導体層の前記低抵抗領域とを覆って高抵抗膜が設けられている
請求項２に記載の表示装置。
【請求項６】
前記表示素子として有機電界発光素子を有する
請求項１に記載の表示装置。
【請求項７】
前記表示素子として液晶表示素子を有する
請求項１に記載の表示装置。
【請求項８】
基板上に、
表示素子と、
前記表示素子の駆動素子としてのトランジスタと、
映像信号に対応した電荷を保持する保持容量素子とを備え、
前記保持容量素子は、前記基板側から順に、酸化物半導体よりなる第１半導体層と、第１導電膜と、絶縁膜と、第２導電膜とを有する
表示装置。
【請求項９】
前記トランジスタは、前記基板側から順に、
酸化物半導体よりなる第２半導体層と、
前記第２半導体層上の選択的な領域に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に配設されたゲート電極と、
前記第２半導体層に電気的に接続されて設けられたソース・ドレイン電極層とを有する
請求項８に記載の表示装置。
【請求項１０】
前記第１半導体層および前記第２半導体層は、同一材料により前記基板上に一体的に設けられ、
前記絶縁膜と前記ゲート絶縁膜とが同一材料により構成され、かつ
前記第２導電膜と前記ゲート電極とが同一材料により構成されている
請求項９に記載の表示装置。
【請求項１１】
前記第１導電膜は、前記第２半導体層上の選択的な領域に設けられると共に、アルミニウム（Ａｌ），モリブデン（Ｍｏ），チタン（Ｔｉ）のうちの１種よりなる単層膜または２種以上を積層した積層膜よりなり、
前記第１半導体層および前記第２半導体層は、酸化インジウムスズ亜鉛（ＩＴＺＯ），酸化インジウム亜鉛（ＩＺＯ），酸化インジウムガリウム（ＩＧＯ），酸化インジウムガリウム亜鉛（ＩＧＺＯ）のうちのいずれかよりなる
請求項９に記載の表示装置。
【請求項１２】
前記第１半導体層および前記第２半導体層は、前記保持容量素子および前記ゲート電極のそれぞれに非対向な領域に、他の領域よりも電気抵抗が低い低抵抗領域を有し、
前記ソース・ドレイン電極層は、前記低抵抗領域に電気的に接続されている
請求項９に記載の表示装置。
【請求項１３】
前記保持容量素子と、前記ゲート電極と、前記第１半導体層および前記第２半導体層の前記低抵抗領域とを覆って高抵抗膜が設けられている
請求項９に記載の表示装置。
【請求項１４】
前記表示素子として有機電界発光素子を有する
請求項８に記載の表示装置。
【請求項１５】
前記表示素子として液晶表示素子を有する
請求項８に記載の表示装置。
【請求項１６】
基板上に、
表示素子と、
前記表示素子の駆動素子としてのトランジスタと、
映像信号に対応した電荷を保持する保持容量素子とを備え、
前記保持容量素子は、前記基板側から順に、第１導電膜と、酸化物半導体よりなる第１半導体層と、絶縁膜と、第２導電膜とを有する
表示装置を備えた電子機器。
【請求項１７】
基板上に、
表示素子と、
前記表示素子の駆動素子としてのトランジスタと、
映像信号に対応した電荷を保持する保持容量素子とを備え、
前記保持容量素子は、前記基板側から順に、酸化物半導体よりなる第１半導体層と、第１導電膜と、絶縁膜と、第２導電膜とを有する
表示装置を備えた電子機器。
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2012212077.tif 000001
【図２】
2012212077.tif 000002
【図３】
2012212077.tif 000003
【図４】
2012212077.tif 000004
【図５】
2012212077.tif 000005
【図６】
2012212077.tif 000006
【図７】
2012212077.tif 000007
【図８】
2012212077.tif 000008
【図９】
2012212077.tif 000009
【図１０】
2012212077.tif 000010
【図１１】
2012212077.tif 000011
【図１２】
2012212077.tif 000012
【図１３】
2012212077.tif 000013
【図１４】
2012212077.tif 000014
【図１５】
2012212077.tif 000015
【図１６】
2012212077.tif 000016
【図１７】
2012212077.tif 000017
【図１８】
2012212077.tif 000018
【図１９】
2012212077.tif 000019
【図２０】
2012212077.tif 000020
【図２１】
2012212077.tif 000021
【図２２】
2012212077.tif 000022