(57)【要約】  画素回路、駆動方法及び表示パネルであって、画素回路は、駆動トランジスタＭＤと、制御電極Ｇが一つの第１の走査線に接続され、且つ二つの被制御電極Ｄ、Ｓがそれぞれ一つのデータ線及び駆動トランジスタＭＤの制御電極に接続される第１のトランジスタＭ１と、制御電極（Ｇ）が一つの制御線に接続され、且つ二つの被制御電極Ｄ、Ｓがそれぞれ一つの第１の電源線及び駆動トランジスタＭＤの一つの被制御電極Ｄに接続される第２のトランジスタＭ２と、制御電極Ｇが一つの第２の走査線に接続され、且つ二つの被制御電極Ｓ、Ｄがそれぞれ一つの第２の電源線及び駆動トランジスタＭＤのもう一つの被制御電極Ｓに接続される第３のトランジスタＭ３と、両端がそれぞれ駆動トランジスタＭＤの制御電極Ｇ及び前記もう一つの被制御電極Ｓに接続される駆動コンデンサＣＳＴと、一つの第３の電源線と駆動トランジスタＭＤの前記もう一つの被制御電極Ｓとの間に並列接続される発光ダイオードＤＯＬＥＤ及び前記発光ダイオードＤＯＬＥＤの一つの誘導コンデンサＣＯＬＥＤを含む発光素子と、を含む。上記構成は、表示效果に対する駆動トランジスタＭＤの閾値電圧の影響を解消する。【選択図】  図２
2018528455.tif 000002
【特許請求の範囲】
【請求項１】
駆動トランジスタと、
制御電極が一つの第１の走査線に接続され、且つ二つの被制御電極がそれぞれ一つのデータ線及び前記駆動トランジスタの制御電極に接続される第１のトランジスタと、
制御電極が一つの制御線に接続され、且つ二つの被制御電極がそれぞれ一つの第１の電源線及び前記駆動トランジスタの一つの被制御電極に接続される第２のトランジスタと、
制御電極が一つの第２の走査線に接続され、且つ二つの被制御電極がそれぞれ一つの第２の電源線及び前記駆動トランジスタのもう一つの被制御電極に接続される第３のトランジスタと、
両端がそれぞれ前記駆動トランジスタの制御電極及び前記もう一つの被制御電極に接続される駆動コンデンサと、
一つの第３の電源線と前記駆動トランジスタの前記もう一つの被制御電極との間に並列接続される発光ダイオード及び自体の一つの誘導コンデンサを含む発光素子と、
を含む画素回路。
【請求項２】
前記駆動トランジスタと、第１のトランジスタと、第２のトランジスタと、第３のトランジスタとは、いずれも薄膜電界効果トランジスタである、
ことを特徴とする請求項１に記載の画素回路。
【請求項３】
前記第１の電源線によって供給された第１の電圧が、前記第２の電源線によって供給された第２の電圧より大きい、
ことを特徴とする請求項１に記載の画素回路。
【請求項４】
前記第１の電圧と第２の電圧との差が前記駆動トランジスタの閾値電圧より大きく、前記第２の電圧と前記第３の電源線によって供給された第３の電圧との差が、前記発光ダイオードの閾値電圧より小さい、
ことを特徴とする請求項３に記載の画素回路。
【請求項５】
前記第３の電圧が接地電圧である、
ことを特徴とする請求項４に記載の画素回路。
【請求項６】
一つのゲートを有する駆動トランジスタと、
一つのデータ線と前記駆動トランジスタのゲートとの間に接続され、且つ一つの第１の走査線に接続される一つのゲートを有する第１のトランジスタと、
一つの第１の電源線と前記駆動トランジスタとの間に接続され、且つ一つの制御線に接続される一つのゲートを有する第２のトランジスタと、
一つの第２の電源線と前記駆動トランジスタとの間に接続され、且つ一つの第２の走査線に接続される一つのゲートを有する第３のトランジスタと、
一つの第３の電源線と前記駆動トランジスタとの間に接続される発光素子と、
前記駆動トランジスタのゲートと前記発光素子との間に接続される駆動コンデンサと、
前記発光素子に並列接続される付加コンデンサと、
を含む画素回路。
【請求項７】
前記駆動トランジスタのドレイン及びソースが、それぞれ前記第２のトランジスタ及び前記発光素子に接続される、
ことを特徴とする請求項６に記載の画素回路。
【請求項８】
前記第１のトランジスタのドレイン及びソースが、それぞれ前記データ線及び前記駆動トランジスタのゲートに接続される、
ことを特徴とする請求項６に記載の画素回路。
【請求項９】
前記第２のトランジスタのドレイン及びソースが、それぞれ前記第１の電源線及び前記駆動トランジスタに接続される、
ことを特徴とする請求項６に記載の画素回路。
【請求項１０】
前記第３のトランジスタのドレイン及びソースが、それぞれ前記駆動トランジスタ及び前記第２の電源線に接続される、
ことを特徴とする請求項６に記載の画素回路。
【請求項１１】
前記発光素子は、発光ダイオードを含み、前記発光ダイオードの陽極が前記駆動トランジスタに接続され、且つ前記発光ダイオードの陰極が前記第３の電源線に接続される、
ことを特徴とする請求項６に記載の画素回路。
【請求項１２】
前記第３の電源線によって供給された電圧が、接地電圧である、
ことを特徴とする請求項１１に記載の画素回路。
【請求項１３】
前記第１の電源線によって供給された第１の電圧が、前記第２の電源線によって供給された第２の電圧より大きい、
ことを特徴とする請求項１１に記載の画素回路。
【請求項１４】
前記第１の電圧と第２の電圧との差が、前記駆動トランジスタの閾値電圧より大きく、前記第２の電圧と、前記第３の電源線によって供給された第３の電圧との差が、前記発光ダイオードの閾値電圧より小さい、
ことを特徴とする請求項１３に記載の画素回路。
【請求項１５】
アレイされて配列される複数の請求項１または６に記載の画素回路と、
それぞれ前記第１の走査線及び第２の走査線に走査信号を供給する走査駆動ユニットと、
前記制御線に発射制御信号を供給する発射制御駆動ユニットと、
前記データ線にデータ信号を供給するデータ駆動ユニットと、
前記第１の電源線に第１の電圧を供給する第１の電源と、
前記第２の電源線に第２の電圧を供給する第２の電源と、
前記第３の電源線に第３の電圧を供給する第３の電源と、
を含む表示パネル。
【請求項１６】
請求項１または６に記載の画素回路に応用される画素回路の駆動方法であって、前記駆動トランジスタは、一つの閾値電圧を有し、前記駆動方法は、
前記第１のトランジスタ、第２のトランジスタ、及び第３のトランジスタを導通させ、前記駆動コンデンサによって貯蔵された電荷が、それぞれ前記第１のトランジスタ及び第３のトランジスタを介して前記データ線及び第２の電源線に放出されるステップと、
前記第１のトランジスタ及び第２のトランジスタを導通させ、第３のトランジスタを遮断させ、前記データ線が、前記第１のトランジスタを介して前記駆動トランジスタに一つの参照電圧を出力し、前記駆動トランジスタの制御電極と一つの被制御電極との両端電圧が前記閾値電圧になるまで、前記第１の電源線によって供給された第１の電圧が、前記第２のトランジスタ及び駆動トランジスタを介して前記駆動コンデンサを充電するステップと、
前記第１のトランジスタを導通させ、第２のトランジスタ及び第３のトランジスタを遮断させ、前記データ線が、前記参照電圧より高い一つのデータ電圧を出力し、前記駆動コンデンサの両端電圧が、前記閾値電圧ともう一つの電圧値との合計値まで充電され、前記もう一つの電圧値が、前記データ電圧と参照電圧との差に関連するステップと、
前記第１のトランジスタ及び第３のトランジスタを遮断させ、第２のトランジスタを導通させ、前記駆動コンデンサにより、前記駆動トランジスタが導通するように駆動し、前記第１の電圧により、前記発光素子が発光するように駆動するステップと、
を含む画素回路の駆動方法。
【請求項１７】
前記駆動コンデンサによって貯蔵された電荷が、それぞれ前記第１のトランジスタ及び第３のトランジスタを介して前記データ線及び第２の電源線に放出されるステップは、
前記データ線に前記参照電圧を供給させ、前記第２の電源線に一つの第２の電圧を供給させ、且つ前記第１の電圧と第２の電圧との差を前記閾値電圧より大きくするステップ、を更に含む、
ことを特徴とする請求項１６に記載の駆動方法。
【請求項１８】
前記駆動コンデンサによって貯蔵された電荷が、それぞれ前記第１のトランジスタ及び第３のトランジスタを介して前記データ線及び第２の電源線に放出されるステップは、
前記第２の電圧と前記第３の電源線によって供給された第３の電圧との電圧差を、前記発光素子の閾値電圧より小さくするステップ、を更に含む、
ことを特徴とする請求項１７に記載の駆動方法。
【請求項１９】
請求項１または６に記載の画素回路に応用される画素回路の駆動方法であって、前記駆動トランジスタは一つの閾値電圧を有し、前記駆動方法は、
前記第１のトランジスタ、第２のトランジスタ、及び第３のトランジスタを導通させることにより、駆動トランジスタを導通させ、且つ前記駆動コンデンサ及び前記発光素子のそれぞれの両端の電圧がリセットされるステップと、
前記第１のトランジスタ及び第２のトランジスタを導通させ、第３のトランジスタを遮断させ、前記データ線に一つの参照電圧を出力させることにより、前記駆動コンデンサと駆動トランジスタと発光素子とが相互に接続される第１のノードの電圧が、前記参照電圧と前記閾値電圧との差になるステップと、
前記第１のトランジスタ及び第２のトランジスタを導通させ、第３のトランジスタを遮断させ、前記データ線に前記参照電圧より高い一つのデータ電圧を出力させることにより、前記駆動コンデンサの両端電圧が、前記閾値電圧ともう一つの電圧値との合計値になり、前記もう一つの電圧値が、前記データ電圧と前記参照電圧との差に関連するステップと、
前記第１のトランジスタ及び第３のトランジスタを遮断させ、第２のトランジスタを導通させることにより、前記駆動コンデンサにより前記駆動トランジスタが導通するように駆動し、第１の電源線によって供給された第１の電圧により前記発光素子が発光するように駆動するステップと、
を含む画素回路の駆動方法。
【請求項２０】
前記データ線に前記参照電圧を供給させ、前記第２の電源線に一つの第２の電圧を供給させ、且つ前記第１の電圧と第２の電圧との差が前記閾値電圧より大きく、前記第２の電圧と前記第３の電源線によって供給された第３の電圧との電圧差が、前記発光素子の閾値電圧より小さい、
ことを特徴とする請求項１９に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光表示パネルに関し、特に、有機発光表示パネルにおける閾値電圧を補償することができる画素駆動回路及び駆動方法に関する。
【背景技術】
【０００２】
電流型発光素子として、有機エレクトロル発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、ＯＬＥＤ）は、ますます性能の高い有機発光表示パネルに応用されてきている。図１を参照すると、従来のＯＬＥＤ表示パネル画素回路は、駆動トランジスタ（Ｔｒａｎｓｉｓｔｏｒ）ＭＤと、スイッチとして機能するトランジスタＭ１と、一つのコンデンサＣＳＴと、一つの有機発光素子である２Ｔ１Ｃと、を含む。ここで、有機発光素子は、一つの有機発光ダイオードＤＯＬＥＤと当該発光ダイオードＤＯＬＥＤの一つの誘導コンデンサＣＯＬＥＤとを含む。トランジスタＭ１は、データ信号ＶＤＡＴＡに接続され、且つ走査信号ＶＳＣＡＮによって制御される。駆動トランジスタＭＤは、画素電源ＶＤＤに接続され、且つトランジスタＭ１を介してデータ信号ＶＤＡＴＡにも接続される。コンデンサＣＳＴの両端が、それぞれ画素電源ＶＤＤ、及びトランジスタＭ１と駆動トランジスタＭＤとの間のノードＡに接続され、有機発光ダイオードＤＯＬＥＤ及び誘導コンデンサＣＯＬＥＤは、トランジスタＭＤと外部電源ＶＳＳとの間に並列接続される。ここで、外部電源ＶＳＳの電圧が画素電源ＶＤＤの電圧より低く、例えば、接地電圧であっても良い。トランジスタＭ１のゲートが、走査信号ＶＳＣＡＮに応答してトランジスタＭ１をオンにした場合に、データ信号ＶＤＡＴＡはコンデンサＣＳＴを充電し始め、その後、コンデンサＣＳＴの電圧が駆動トランジスタＭＤのゲートに印加され、これにより、駆動トランジスタＭＤはオンにされて、電流が有機発光素子を流れて有機発光素子を発光させる。
【０００３】
駆動トランジスタＭＤを介して有機発光素子に供給される電流は、以下の式により算出される。
IＯＬＥＤ=１/２*β(ＶＧＳ-ＶＴＨ)２  ・・・式１
ただし、IＯＬＥＤは有機発光素子を流れる電流であり、ＶＧＳは駆動トランジスタＭＤのゲートとソースとの間に印加される電圧であり、ＶＧＳはＣＳＴ両端の電圧によって決定され、ＶＴＨは駆動トランジスタＭＤの閾値電圧であり、βは駆動トランジスタＭＤのゲイン係数であり、素子の寸法及び半導体のキャリアの移動度によって決定される。式１によると、有機発光素子を流れる電流は、駆動トランジスタＭＤの閾値電圧に影響される。生産プロセスで有機発光表示パネルにおける各トランジスタの閾値電圧及び電子の移動度は、いずれも同じでないことから、同じＶＧＳが印加されても、回路に生成された電流IＯＬＥＤは、依然としてばらつきがあるので、輝度が不均一である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
これに鑑み、本発明は、表示效果に対する閾値のばらつきまたはドリフトによる電流の変動の影響を解消することができる画素回路及びその駆動方法、及び表示パネルを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一つの実施形態は、画素回路を提供し、前記画素回路は、駆動トランジスタと、制御電極が一つの第１の走査線に接続され、且つ二つの被制御電極がそれぞれ一つのデータ線及び当該駆動トランジスタの制御電極に接続される第１のトランジスタと、制御電極が一つの制御線に接続され、且つ二つの被制御電極がそれぞれ一つの第１の電源線及び当該駆動トランジスタの一つの被制御電極に接続される第２のトランジスタと、制御電極が一つの第２の走査線に接続され、且つ二つの被制御電極がそれぞれ一つの第２の電源線及び当該駆動トランジスタのもう一つの被制御電極に接続される第３のトランジスタと、両端がそれぞれ当該駆動トランジスタの制御電極及び前記もう一つの被制御電極に接続される駆動コンデンサと、一つの第３の電源線と当該駆動トランジスタの前記もう一つの被制御電極との間に並列接続される発光ダイオード及び自体の一つの誘導コンデンサを含む発光素子と、を含む。
【０００６】
本発明のもう一つの実施形態は、画素回路を提供し、前記画素回路は、一つのゲートを有する駆動トランジスタと、一つのデータ線と当該駆動トランジスタのゲートとの間に接続され、且つ一つの第１の走査線に接続される一つのゲートを有する第１のトランジスタと、一つの第１の電源線と当該駆動トランジスタとの間に接続され、且つ一つの制御線に接続される一つのゲートを有する第２のトランジスタと、一つの第２の電源線と当該駆動トランジスタとの間に接続され、且つ一つの第２の走査線に接続される一つのゲートを有する第３のトランジスタと、一つの第３の電源線と当該駆動トランジスタとの間に接続される発光素子と、当該駆動トランジスタのゲートと当該発光素子との間に接続される駆動コンデンサと、当該発光素子に並列接続される付加コンデンサと、を含む。
【０００７】
本発明のもう一つの実施形態は、表示パネルを更に提供し、前記表示パネルは、アレイされて配列される複数の上記の画素回路と、それぞれ当該第１の走査線及び第２の走査線に走査信号を供給する走査駆動ユニットと、当該制御線に発射制御信号を供給する発射制御駆動ユニットと、当該データ線にデータ信号を供給するデータ駆動ユニットと、当該第１の電源線に第１の電圧を供給する第１の電源と、当該第２の電源線に第２の電圧を供給する第２の電源と、当該第３の電源線に第３の電圧を供給する第３の電源と、を含む。
【０００８】
本発明のもう一つの実施形態は、上記の画素回路に応用される画素回路の駆動方法を更に提供し、当該駆動トランジスタは一つの閾値電圧を有し、前記駆動方法は、当該第１のトランジスタ、第２のトランジスタ、及び第３のトランジスタを導通させ、当該駆動コンデンサに貯蔵された電荷は、それぞれ当該第１のトランジスタ及び第３のトランジスタを介して当該データ線及び第２の電源線に放出されるステップと、当該第１のトランジスタ及び第２のトランジスタを導通させ、第３のトランジスタを遮断させ、当該データ線が当該第１のトランジスタを介して当該駆動トランジスタに一つの参照電圧を出力し、当該駆動トランジスタの制御電極と一つの被制御電極との両端電圧が当該閾値電圧になるまで、当該第１の電源線によって供給された第１の電圧が当該第２のトランジスタ及び駆動トランジスタを介して当該駆動コンデンサを充電するステップと、当該第１のトランジスタを導通させ、第２のトランジスタ及び第３のトランジスタを遮断させ、当該データ線が当該参照電圧より高い一つのデータ電圧を出力し、当該駆動コンデンサの両端の電圧が当該閾値電圧ともう一つの電圧値との合計値まで充電され、当該もう一つの電圧値が、当該データ電圧と参照電圧との差に関連するステップと、当該第１のトランジスタ及び第３のトランジスタを遮断させ、第２のトランジスタを導通させ、当該駆動コンデンサが、当該駆動トランジスタが導通するように駆動し、当該第１の電圧が当該発光素子が発光するように駆動するステップと、を含む。
【０００９】
本発明のもう一つの実施形態は、上記の画素回路に応用される画素回路の駆動方法を更に提供し、当該駆動トランジスタは一つの閾値電圧を有し、当該駆動方法は、当該第１のトランジスタ、第２のトランジスタ、及び第３のトランジスタを導通させることにより、駆動トランジスタを導通させ、且つ当該駆動コンデンサ及び当該発光素子のそれぞれの両端の電圧がリセットされるステップと、当該第１のトランジスタ及び第２のトランジスタを導通させ、第３のトランジスタを遮断させ、当該データ線に一つの参照電圧を出力させることにより、当該駆動コンデンサと駆動トランジスタと発光素子とが相互に接続される第１のノードの電圧が、当該参照電圧と当該閾値電圧との差になるステップと、当該第１のトランジスタ及び第２のトランジスタを導通させ、第３のトランジスタを遮断させ、当該データ線に当該参照電圧より高い一つのデータ電圧を出力させることにより、当該駆動コンデンサの両端電圧が、当該閾値電圧ともう一つの電圧値との合計値になり、当該もう一つの電圧値が、当該データ電圧と当該参照電圧との差に関連するステップと、当該第１のトランジスタ及び第３のトランジスタを遮断させ、第２のトランジスタを導通させることにより、当該駆動コンデンサにより当該駆動トランジスタが導通するように駆動し、当該第１の電圧により当該発光素子が発光するように駆動するステップと、を含む。
【発明の効果】
【００１０】
本発明において、発光素子を流れる電流は、データ信号前後の二つの電圧にしか関連しないため、発光素子を流れる電流に対する閾値電圧の変動の影響が減らされる。従来の２Ｔ１Ｃの構成と比べ、閾値電圧の変動が同じである場合に、電流の変動が明らかに低下し、表示の效果が良く改善される。
以下の図面は、具体的な実施形態を合わせて本発明の各実施形態を詳しく説明するためのものである。図面に示す各構成要素は、実際の大きさ及び比例関係を表すものでなく、明確に説明するために示された概略図に過ぎなく、本発明を限定するものと理解してはいけない。
【図面の簡単な説明】
【００１１】
【図１】従来の画素回路の概略図である。
【図２】本発明の表示パネルの概略ブロック図である。
【図３】図１の表示パネルの第１の実施形態における画素回路の概略図である。
【図４】それぞれ本発明の第１の実施形態によって提供されるタイミング図及び当該タイミング図の第１の段階での図３の画素回路の概略作動図である。
【図５】それぞれタイミング図及び当該タイミング図の第２の段階での図３の画素回路の概略作動図である。
【図６】それぞれタイミング図及び当該タイミング図の第３の段階での図３の画素回路の概略作動図である。
【図７】それぞれタイミング図及び当該タイミング図の第４の段階での図３の画素回路の概略作動図である。
【図８】図３の画素回路の駆動トランジスタの閾値と発光ダイオードを流れる電流の変動との関係図である。
【図９】図１の表示パネルの第２の実施形態における画素回路の概略図である。
【図１０】それぞれ図３の画素回路の第２の実施形態におけるタイミング図及び当該タイミング図の第３の段階での当該画素回路の概略作動図である。
【図１１】図１０ｂのタイミング図での画素回路の駆動トランジスタのキャリアの移動度と発光ダイオードの電流変動との概略関係図。
【発明を実施するための形態】
【００１２】
本発明の目的、技術案及び利点をより明確にするために、以下に、複数の実施形態及び図面を参照しながら、本発明を更に詳しく説明する。なお、ここで説明される具体的な実施形態は、本発明を説明するためのものだけであり、本発明を限定するものではない。
【００１３】
図２を参照し、表示パネル８は、走査駆動ユニット１０と、データ駆動ユニット２０と、発射制御駆動ユニット３０と、表示ユニット４０と、第１の電源５０と、第２の電源６０と、第３の電源６５と、を含む。表示ユニット４０は、複数のマトリックス配列の画素回路７０を含む。走査駆動ユニット１０、データ駆動ユニット２０、及び発射制御駆動ユニット３０は、それぞれ各画素回路７０に走査信号ＶＳＣＡＮ（第１の走査信号ＶＳＣＡＮ１及び第２の走査信号ＶＳＣＡＮ２を含む）、データ信号ＶＤＡＴＡ、及び発射制御信号ＶＥＭを供給する。第１の電源５０、第２の電源６０、及び第３の電源６５は、それぞれ各画素回路７０に第１の電圧ＶＤＤ、第２の電圧ＶＲＳＴ、及び第３の電圧ＶＳＳを供給する。
【００１４】
図３を参照し、本発明の第１の実施形態における画素回路７０は、第１の走査信号ＶＳＣＡＮ１を伝送する第１の走査線と、第２の走査信号ＶＳＣＡＮ２を伝送する第２の走査線と、第１の電源５０を伝送する第１の電源線と、第２の電源６０を伝送する第２の電源線と、第３の電源６５を伝送する第３の電源線と、データ信号ＶＤＡＴＡを伝送するデータ線と、発射制御信号ＶＥＭを伝送する制御線と、含む。画素回路７０は、
駆動トランジスタＭＤと、
制御電極が当該第１の走査線に接続され、且つ二つの被制御電極がそれぞれ当該データ線及び当該駆動トランジスタＭＤの制御電極に接続される第１のトランジスタＭと、
制御電極が当該制御線に接続され、且つ二つの被制御電極がそれぞれ当該第１の電源線及び当該駆動トランジスタＭＤの一つの被制御電極に接続される第２のトランジスタＭ２と、
制御電極が当該第２の走査線に接続され、且つ二つの被制御電極がそれぞれ当該第２の電源線及び当該駆動トランジスタＭＤのもう一つの被制御電極に接続される第３のトランジスタＭ３と、
両端がそれぞれ当該駆動トランジスタＭＤの制御電極及び前記もう一つの被制御電極に接続される駆動コンデンサＣＳＴと、
当該第３の電源線と当該駆動トランジスタＭＤの前記もう一つの被制御電極との間に並列接続される発光ダイオードＤＯＬＥＤ及び自体の一つの誘導コンデンサＣＯＬＥＤを含む発光素子と、を更に含む。
【００１５】
具体的には、下記の実施例において、発光素子は、有機発光ダイオード（ＯＬＥＤ）として例示されるが、本発明は、これに限定されない。例えば、当該発光素子は、無機発光ダイオードであっても良い。また、下記実施例における駆動トランジスタＭＤと、第１のトランジスタＭ１と、第２のトランジスタＭ２と、第３のトランジスタＭ３とは、薄膜電界効果トランジスタであることが好ましい。具体的には、いずれもＮ型薄膜電界効果トランジスタであるが、これに限定されなく、Ｐ型またはスイッチング機能を実現できる他の電子デバイス、例えば三極管であっても良い。当業者であれば、下記の実施形態の説明により、他のタイプのトランジスタが如何に作動するかを知ることができるため、本発明では、他のタイプのトランジスタの説明を省略する。この場合、第２の電圧ＶＲＳＴの電圧値が第１の電圧ＶＤＤの電圧値より低く、第３の電圧ＶＳＳが接地電圧であっても良い。
【００１６】
駆動トランジスタＭＤは、一つの制御電極と、当該制御電極に制御されて相互に導通されるまたは導通されない二つの被制御電極と、を含む。ここで、制御電極が駆動トランジスタＭＤのゲートＧであり、二つの被制御電極がドレインＤ及びソースＳであり、第１のトランジスタＭ１、第２のトランジスタＭ２、及び第３のトランジスタＭ３も同様である。第１のトランジスタＭ１のドレインＤ及びソースＳが、それぞれ当該データ線及び駆動トランジスタＭＤのゲートＧに接続され、ゲートＧが第１の走査線に接続される。第２のトランジスタＭ２のドレインＤ及びソースＳが、それぞれ第一第１の電源線及び駆動トランジスタＭＤのドレインＤに接続され、ゲートＧが当該制御線に接続される。第３のトランジスタＭ３のドレインＤ及びソースＳが、それぞれ駆動トランジスタＭＤのソースＳ及び第２の電源線に接続され、ゲートＧが当該第２の走査線に接続される。駆動コンデンサＣＳＴの両端がそれぞれ駆動トランジスタＭＤのゲートＧ及びソースＳに接続される。発光素子の発光ダイオードＤＯＬＥＤ及び自体の誘導コンデンサＣＯＬＥＤが、駆動トランジスタＭＤのソースＳ及び当該第３の電源線に並列接続され、且つ発光ダイオードＤＯＬＥＤの陰極が当該第３の電源線に接続される。本実施形態において、第１のトランジスタＭ１、駆動コンデンサＣＳＴ、及び駆動トランジスタＭＤが相互に接続されるノードを、ＮＧとし、駆動コンデンサＣＳＴ、駆動トランジスタＭＤ、発光素子、及び第３のトランジスタＭ３が相互に接続されるノードを、ＮＯとする。
【００１７】
図４ａ及び４ｂを参照し、図３の画素回路７０は、図４ａに示す実施形態のタイミング図に従って作動する。図４ａに示すタイミング図において、画素回路７０の各作動周期は、四つの段階に分けることができる。第１の段階において、画素回路７０の作動状況は、図４ｂに示される。第１の段階において、駆動コンデンサＣＳＴ及び誘導コンデンサＣＯＬＥＤはリセットされる。具体的には、発射制御信号ＶＥＭ、第１の走査信号ＶＳＣＡＮ１、及び第２の走査信号ＶＳＣＡＮ２は、ハイレベルであり、この場合、第１のトランジスタＭ１、第２のトランジスタＭ２、及び第３のトランジスタＭ３は導通され、駆動コンデンサＣＳＴの両端、即ち、ノードＮＧ及びノードＮＯが、それぞれ第１のトランジスタＭ１及び第３のトランジスタＭ３により、この場合の当該データ線によって書き込まれた参照電圧ＶＲＥＦ及び第２の電圧ＶＲＳＴまで充電され、且つ参照電圧ＶＲＥＦと第２の電圧ＶＲＳＴとの電圧差が駆動トランジスタＭＤの閾値電圧ＶＴＨより大きく、即ち、ＶＲＥＦ-ＶＲＳＴ>ＶＴＨである同時に、第２の電圧ＶＲＳＴと第３の電圧ＶＳＳとの電圧の差が発光ダイオードＤＯＬＥＤの閾値電圧より小さい。この場合、駆動トランジスタＭＤが導通状態にあり、且つ発光素子が発光しなく、駆動コンデンサＣＳＴが一つの所定の電圧ＶＲＥＦ-ＶＲＥＦ２にリセットされ、誘導コンデンサＣＯＬＥＤが一つの所定の第２の電圧ＶＲＥＦ２-ＶＳＳにリセットされるようになる。ここで、ＶＲＥＦ２は、当該段階でのノードＮＯの電圧であり、ＶＳＣＡＮ２のバイアス電圧設定によるＭ３の駆動電圧が大きいため、ドレインとソースとの間の電圧は低く、ノードＮＯの電圧ＶＲＥＦ２はＶＲＳＴに近い。
【００１８】
本実施形態において、第２の電圧ＶＲＳＴと第３の電圧ＶＳＳとを異なるように設定し、且つ異なる閾値電圧のトランジスタと協力することにより、第１の段階で各コンデンサ/各ノードをプリ充電する柔軟性を向上させることができる。なお、第２の電圧ＶＲＳＴが第３の電圧ＶＳＳと同じレベルであっても良く、電圧差の関係が以上の条件を満足すれば良い。即ち、この場合、第３の電源６５が省略されても良い。これにより、発光ダイオードＤＯＬＥＤ及び誘導コンデンサＣＯＬＥＤは、直接に第２の電源線に接続することができ、この場合、第２の電源６０が接地電圧を出力することができる。そのため、本明細書及び請求の範囲において、第３の電源６５と第２の電源６０とに供給される電圧は同じであっても良い。更に、第３の電源６５と第２の電源６０とが同じ電源を指しても良く、即ち第２の電源線と第３の電源線とが同じ線であっても良い。上記の電源をそれぞれ説明することが、本発明の保護範囲を限定するための必ず別個の二つの電源と理解すべきではない。
【００１９】
図５ａ及び５ｂを参照し、第２の段階において、画素回路７０の作動状況は、図５ｂに示される。第２の段階において、ノードＮＯ、即ち、駆動コンデンサＣＳＴと駆動トランジスタＭＤのソースＳとが接続される一端は、参照電圧ＶＲＥＦと駆動トランジスタＭＤの閾値電圧ＶＴＨとの差まで充電される。具体的には、発射制御信号ＶＥＭ、第１の走査信号ＶＳＣＡＮ１、及び第２の走査信号ＶＳＣＡＮ２は、それぞれハイレベル、ハイレベル、及びローレベルであり、この場合、第１のトランジスタＭ１が導通され、第２のトランジスタＭ２が導通され、第３のトランジスタＭ３が遮断される。こ場合、駆動トランジスタＭＤが依然として導通状態にあり、且つ当該データ線によって書き込まれたのが依然として参照電圧ＶＲＥＦであるため、ノードＮＧの電圧Ｖｇが当該参照電圧ＶＲＥＦに維持される。駆動トランジスタＭＤが導通されているため、ノードＮＯの電圧Ｖｏが参照電圧ＶＲＥＦと駆動トランジスタＭＤの閾値電圧ＶＴＨとの差（ＶＲＥＦ-ＶＴＨ）になるように充電されるまで、第１の電圧ＶＤＤが駆動トランジスタＭＤを介して駆動コンデンサＣＳＴを次第に充電する。この場合、駆動トランジスタＭＤのゲートＧとソースＳとの電圧差ＶＧＳは、ＶＴＨである。ノードＮＯの電圧Ｖｏが更に増大すると、駆動トランジスタＭＤが遮断されるようになるため、ノードＮＯの電圧Ｖｏは（ＶＲＥＦ-ＶＴＨ）に維持される。この段階において、駆動トランジスタＭＤは、導通状態にあり、最后に遮断状態になり、発光素子は依然として発光しない。
【００２０】
第３のトランジスタＭ３がダイオードの接続方式で接続される方式、即ち第３のトランジスタＭ３のドレインとゲートとが接続されることにより、ＶＴＨが正である駆動トランジスタＭＤしか補償することができない方式と異なり、本実施形態において、二つのノードＮＧ及びノードＮＯは、それぞれ異なるレベルを充電することができ、且つドレインとゲートとは接続される必要がないため、閾値が負である駆動トランジスタを補償することができる。そのため、上記の第２の段階の補償プロセスは、駆動トランジスタＭＤの閾値電圧ＶＴＨの値に対して別途な要求がない。ＶＴＨは、正の値であっても良いし、負の値であっても良い。
【００２１】
図６ａ及び６ｂを参照し、第３の段階において、画素回路７０の作動状況は、図６ｂに示される。第３の段階において、第２のトランジスタＭ２を遮断させることにより、第１の電源ＶＤＤと駆動トランジスタＭＤとの接続が遮断され、且つデータ電圧が駆動トランジスタＭＤのゲートに入力される。具体的には、発射制御信号ＶＥＭ、第１の走査信号ＶＳＣＡＮ１、及び第２の走査信号ＶＳＣＡＮ２は、それぞれローレベル、ハイレベル、及びローレベルである。この場合、第１のトランジスタＭ１が導通され、第２のトランジスタＭ２及び第３のトランジスタＭ３が遮断されるため、駆動トランジスタＭＤを流れる電流はない。この場合、データ線の出力電圧は、参照電圧ＶＲＥＦより高いデータ電圧ＶＤＡＴＡになり、これにより、ノードＮＧの電圧もＶＤＡＴＡに昇圧される。ノードＮＧの電圧変動は、駆動コンデンサＣＳＴ及び誘導コンデンサＣＯＬＥＤに分担され、この場合、ノードＮＯにおける電圧変動値ΔＶは、
（ＶＤＡＴＡ-ＶＲＥＦ）*[１/ＣＯＬＥＤ１/(１/ＣＳＴ１+１/ＣＯＬＥＤ１)]=（ＶＤＡＴＡ-ＶＲＥＦ）*ＣＳＴ１/(ＣＯＬＥＤ１+ＣＳＴ１)。
ただし、ＣＳＴ１及びＣＯＬＥＤ１は、駆動コンデンサＣＳＴ及び誘導コンデンサＣＯＬＥＤの容量値である。この場合、ノードＮＯの電圧は、（ＶＲＥＦ-ＶＴＨ）+ΔＶであり、駆動コンデンサＣＳＴの両端の電圧ＶＳＴは、
ＶＤＡＴＡ-[（ＶＲＥＦ-ＶＴＨ）+ΔＶ]
=ＶＤＡＴＡ-[（ＶＲＥＦ-ＶＴＨ）+（ＶＤＡＴＡ-ＶＲＥＦ）*ＣＳＴ１/(ＣＯＬＥＤ１+ＣＳＴ１)]
=ＶＴＨ+（ＶＤＡＴＡ-ＶＲＥＦ）*ＣＯＬＥＤ１/(ＣＯＬＥＤ１+ＣＳＴ１)。
【００２２】
図７ａ及び７ｂを参照し、第４の段階において、画素回路７０の作動状況が図７ｂに示される。第４の段階において、発射制御信号ＶＥＭ、第１の走査信号ＶＳＣＡＮ１、及び第２の走査信号ＶＳＣＡＮ２は、それぞれハイレベル、ローレベル、ローレベルであり、この場合、第１のトランジスタＭ１及び第３のトランジスタＭ３は遮断され、第２のトランジスタＭ２は導通され、駆動コンデンサＣＳＴによって貯蔵されたエネルギーの作用で、ＶＧＳがＶＴＨより高くなり、駆動トランジスタＭＤが導通されるようになる。この場合、第１の電源ＶＤＤによって生成された電流は、発光ダイオードＤＯＬＥＤを流れて発光させるとともに、コンデンサＣＯＬＥＤを充電する。第４の段階の開始段階において、Ｖｏのレベルが低く、発光ダイオードＤＯＬＥＤがオフ状態にあるため、電流の殆どはＣＯＬＥＤを流れてＣＯＬＥＤを充電し、ＮＯのレベルＶｏを向上させる。駆動トランジスタＭＤのゲートとソースとの電圧差ＶＧＳがＣＳＴの両端の電圧によって決定され、この段階でＭ１トランジスタがオフ状態にあり、電流が導通されないため、ＣＳＴの両端の電圧は一定に維持され、ノードＮＧのレベルＶＧは、Ｖｏの向上につれて向上し、最後にＶｏが一定のレベルに向上して安定になり、電源ＶＤＤからの電流の全部は、発光ダイオードＤＯＬＥＤを流れる。背景技術に言及された式１によると、この場合、発光素子を流れる電流は、
IＯＬＥＤ=１/２*β(ＶＴＨ+（ＶＤＡＴＡ-ＶＲＥＦ）*ＣＯＬＥＤ１/(ＣＯＬＥＤ１+ＣＳＴ１)-ＶＴＨ)２
=１/２*β((ＶＤＡＴＡ-ＶＲＥＦ)*ＣＯＬＥＤ１/(ＣＯＬＥＤ１+ＣＳＴ１))２。
上の式から分かるように、第４の段階において、発光素子を流れる電流は、データ信号ＶＤＡＴＡ前後の二つの電圧ＶＲＥＦ及びＶＤＡＴＡ、駆動コンデンサＣＳＴの容量値ＣＳＴ１、及び誘導コンデンサＣＯＬＥＤの容量値ＣＯＬＥＤ１にしか関連しないため、発光素子を流れる電流に対する閾値電圧の変動の影響が減らされる。図８に示すように、本発明の４Ｔ１Ｃ構成は、従来の２Ｔ１Ｃ構成と比べ、閾値電圧ＶＴＨの変動が同じである場合に、電流の変動が明らかに低下し、表示パネル８の輝度の均一性が良く改善された。
【００２３】
図９を参照し、図９が本発明の第２の実施形態における画素回路７０’の概略図である。画素回路７０’と第１の実施形態の画素回路７０との相違点は、画素回路７０’が発光素子に並列接続される付加コンデンサＣＤを更に含むことである。付加コンデンサＣＤは、誘導コンデンサＣＯＬＥＤの容量値ＣＯＬＥＤ１が小さい場合に、誘導コンデンサＣＯＬＥＤと並列接続する並列容量値を増やし、且つ当該並列容量値を駆動コンデンサＣＳＴの容量値ＣＳＴより遥かに大きくし、これにより、第３の段階でデータ線の電圧がＶＲＥＦからＶＤＡＴＡまで変動した場合に、ノードＮＯの電圧変動は、第１の実施形態で説明された電圧を算出する方式で算出することができる。この場合、ノードＮＯの電圧変動値ΔＶは、
（ＶＤＡＴＡ-ＶＲＥＦ）*[１/ＣＯＬＥＤ１’/(１/ＣＳＴ１+１/ＣＯＬＥＤ１’)]。
ただし、ＣＯＬＥＤ１’は、誘導コンデンサＣＯＬＥＤとコンデンサＣＤとの並列容量値である。その計算原理は、上記内容に類似し、その作動原理も上記内容に類似しているため、ここでは、説明を省略する。
【００２４】
図１０ａを参照し、図１０ａが本発明の画素回路７０の第２の実施形態のタイミング図である。当該第１の実施形態との相違点は、発射制御信号ＶＥＭが第１の段階から第４の段階までずっとハイレベルに維持され、これにより、当該画素回路７０が移動率を補償することは許容されることである。具体的には、第２の実施形態のタイミング図において、第１の段階及び第２の段階での作動プロセスは、第１の実施形態と同じなので、ここで詳しく説明しない。第３の段階において、画素回路７０の作動状況は、図１０ｂに示すように、第１のトランジスタＭ１及び第２のトランジスタＭ２がオンにされ、第３のトランジスタＭ３がオフにされ、第１の電源ＶＤＤが駆動トランジスタＭＤを介してノードＮＯを充電し、充電效率が駆動トランジスタＭＤの移動度によって決定される。駆動トランジスタＭＤの移動度が高い場合に、充電效率が高く、ノードＮＯが一つの高い電圧まで充電され、これにより、駆動コンデンサＣＳＴの両端の電圧が小さくなる。駆動トランジスタＭＤの移動度が低い場合に、ノードＮＯが一つの低い電圧まで充電され、これにより、移動度の補償が実現されるようになった。もちろん、第３の段階の長さによって補償の程度が決定される。上記のダイナミック補償效果は、図１１から分かるように、従来な２Ｔ１Ｃ構成と比べ、４Ｔ１Ｃ構成は、移動度の変動に対する影響を良く補償することができる。なお、上記の第２の実施形態における画素回路７０’は、当該タイミング図での駆動方式にも適する。
【００２５】
本発明の説明において、「第１」、「第２」の用語は目的を説明するためだけのものであり、比較的な重要性を指示又は暗示する、或いは示された技術的特徴の数を黙示的に指示すると理解してはいけない。そこで、「第１」、「第２」が限定される特徴は、一つ又はより多くの当該特徴を含むことを明示又は暗示するものである。本発明の説明において、明確且つ具体的な限定がない限り、「複数」とは、二つ以上のことを意味する。
【００２６】
本発明の説明において、明確な規定と限定がない限り、「取り付け」、「互いに接続」、「接続」の用語の意味は広く理解されるべきである。例えば、固定接続や、着脱可能な接続や、或いは一体的な接続でも可能である。机械的な接続や、電気的な接続や、或いは互いに通信することも可能である。直接的に接続することや、中間媒体を介して間接的に接続することや、二つの部品の内部が連通することや、或いは二つの部品の間に相互の作用関係があることも可能である。当業者であれば、具体的な場合によって上記用語の本発明においての具体的な意味を理解することができる。
【００２７】
以上の内容は、本発明の好ましい実施形態に過ぎず、本発明を限定するものではない。本発明の趣旨及び原則を逸脱しない範囲内での各種の修正、同等な取り替え及び改善等は、いずれも本発明の保護範囲内に含まれる。
【図１】
2018528455.tif 000003
【図２】
2018528455.tif 000004
【図３】
2018528455.tif 000005
【図４】
2018528455.tif 000006
【図５】
2018528455.tif 000007
【図６】
2018528455.tif 000008
【図７】
2018528455.tif 000009
【図８】
2018528455.tif 000010
【図９】
2018528455.tif 000011
【図１０】
2018528455.tif 000012
【図１１】
2018528455.tif 000013
【国際調査報告】
2018528455.tif 000014
2018528455.tif 000015
2018528455.tif 000016
2018528455.tif 000017
2018528455.tif 000018