(57)【要約】  入力電圧を受け取り、出力としてクリーンな折り返し波形を生じるための電力変換器を含む、容量性負荷を有する回路のためのドライバが開示される。入力電圧に関連されるアンフォールディング段は、電力変換器からクリーンな折り返し波形を受け取って、折り返し波形を全波形に広げるように構成される。ドライバは、ドライバを制御するためのコントローラを含む。変換器は、双方向で動作し得る。【選択図】図１
2018528756.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧ｖｉｎを入力として受け取って、クリーンな折り返し波形を出力として生成するための電力変換器と、
前記クリーンな折り返し波形を前記電力変換器から受け取って、前記折り返し波形を全波形に広げるための、ｖｉｎに関連されたアンフォールディング段と、
前記ドライバを制御するためのコントローラと
を備え、
前記変換器が双方向で動作する、
容量性負荷を有する回路のためのドライバ。
【請求項２】
前記容量性負荷が、圧電アクチュエータを含む、請求項１に記載のドライバ。
【請求項３】
前記圧電アクチュエータがデュアル圧電冷却ジェット（ＤＣＪ）を含む、請求項１に記載のドライバ。
【請求項４】
前記電力変換器が、フォワードブースト／リバースバック変換器をさらに含む、請求項１に記載のドライバ。
【請求項５】
前記電力変換器が、２スイッチ電力段をさらに含む、請求項４に記載のドライバ。
【請求項６】
前記電力変換器が、境界伝導モード（ＢＣＭ）で作動する、請求項５に記載のドライバ。
【請求項７】
前記変換器が、擬似共振同期バック変換器として動作する、請求項４に記載のドライバ。
【請求項８】
前記コントローラが、電力変換器状態に従って、比例利得および積分利得を動的に調整するように構成された適応ＰＩコントローラをさらに含む、請求項１に記載のドライバ。
【請求項９】
出力低域通過フィルタなしで、アナログ出力制御波形を直接生成するために２スイッチ双方向電力変換器をさらに含む、請求項１に記載のドライバ。
【請求項１０】
前記電力変換器がフルブリッジ構成をさらに含む、請求項９に記載の負荷駆動回路。
【請求項１１】
前記フルブリッジが接地に関連される、請求項１０に記載の負荷駆動回路。
【請求項１２】
前記フルブリッジが前記入力電圧に関連される、請求項１０に記載の負荷駆動回路。
【請求項１３】
前記電力変換器が、前記容量性負荷に対する可変基準をさらに含む、請求項９に記載の負荷駆動回路。
【請求項１４】
前記フルブリッジが、可変基準フルブリッジを含む、請求項１０に記載の負荷駆動回路。
【請求項１５】
前記コントローラと共に、単一パッケージ内に統合された複数の電力スイッチをさらに含む、請求項９に記載の回路。
【請求項１６】
前記コントローラと共に、単一ダイ上に統合された複数の電力スイッチをさらに含む、請求項９に記載の回路。
【請求項１７】
前記容量性負荷が圧電アクチュエータを含む、請求項９に記載の回路。
【請求項１８】
前記容量性負荷が静電気アクチュエータを含む、請求項９に記載の回路。
【請求項１９】
前記複数の電力スイッチが、少なくとも１つのハイサイドスイッチと、少なくとも１つのローサイドスイッチとを含み、かつ前記少なくとも１つのハイサイドスイッチが、前記ハイサイドスイッチのゲートを直接制御するために、３つのスイッチとコンデンサとを含むチャージポンプで制御される、請求項１５に記載の回路。
【請求項２０】
前記少なくとも１つのハイサイドスイッチのゲートとソースとの間に配置されたコンデンサをさらに含む、請求項１９に記載の回路。
【請求項２１】
前記入力が、
第１のゲートを含む第１のカスケード接続されたデバイスに接続された第１の出力線と、
第２のゲートを含む第２のカスケード接続されたデバイスに接続された補完的な第２の出力線と
を含み、
前記第１のゲートおよび前記第２のゲートが同じ電圧を有するように構成される、
デジタル／アナログ変換器（ＤＡＣ）
をさらに含む、請求項１に記載の回路。
【請求項２２】
容量性負荷を有する回路のためのドライバにおいてスイッチング損失と波形歪みとを低減するための方法であって、前記ドライバは、
入力電圧ｖｉｎを入力として受け取って、クリーンな折り返し波形を出力として生成するための電力変換器と、前記クリーンな折り返し波形を前記変換器から受け取って、前記折り返し波形を全波形に広げるための、ｖｉｎに関連されたアンフォールディング段と、前記ドライバを制御するためのコントローラとを備え、前記変換器が双方向に動作し、
前記方法が、全ての動作状態下で前記アンフォールディング段のハイサイドスイッチのゼロ電圧およびゼロ電流スイッチングを達成するために、可変プリドライブパルスを生成するステップを含む、方法。
【請求項２３】
前記可変プリドライブパルスをデジタルコントローラで計算するステップをさらに含む、請求項２２に記載の方法。
【請求項２４】
ゼロ電圧スイッチング状態ポイントおよびまたはゼロ電圧スイッチング状態ポイントを、電流センサーを通して検出するステップをさらに含む、請求項２３に記載の方法。
【請求項２５】
前記電流センサーが、前記電力変換器インダクタと直列な検出抵抗器である、請求項２４に記載の方法。
【請求項２６】
デジタル／アナログ変換器（ＤＡＣ）を含む変換器に対するスイッチング事象の後、消去時間を低減するための方法であって、
第１のＤＡＣ出力線を、第１のゲートを含む第１のカスケード接続されたデバイスに接続することと、
補完的な第２の出力線を第２のゲートを含む第２のカスケード接続されたデバイスに接続することと、
前記第１のゲートおよび前記第２のゲートが同じ電圧を有するように構成することと
を行うステップを含む、方法。
【請求項２７】
容量性負荷を有するコントローラ回路のための波形歪みを低減するための方法であって、
前記コントローラ回路の入力パラメータを受け取ることと、
前記コントローラ回路の基準電圧（Ｖｒｅｆ）を識別することと、
前記コントローラ回路の比例利得（Ｋｐ）および積分利得（Ｋｉ）を変換器伝達関数（Ｈ（ｚ））に従って適応させることと
を行うステップを含む、方法。
【請求項２８】
前記コントローラが比例積分（ＰＩ）コントローラに基づき、前記比例および積分パラメータが動的に調整される、請求項２７に記載の方法。
【請求項２９】
前記コントローラが比例積分微分（ＰＩＤ）コントローラに基づき、前記比例、積分、および微分利得が動的に調整される、請求項２７に記載の方法。
【請求項３０】
前記入力パラメータが、前記コントローラ回路の所望の出力電圧および前記電流スイッチング周波数を含む、請求項２７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
［0001］  本出願は、２０１５年９月２８日に出願された「ＣＯＭＰＡＣＴ，ＬＯＷ−ＰＯＷＥＲ，ＡＮＤ  ＮＯＩＳＥＬＥＳＳ  ＡＣＴＵＡＴＯＲ  ＤＲＩＶＥＲ」という名称の米国仮特許出願第６２／２３３，６３１号および２０１５年１２月１１月に出願された「Ｐｉｅｚｏｅｌｅｃｔｒｉｃ  Ｄｒｉｖｅｒ」という名称の米国仮特許出願第６２／２６６，３１８号の利益を主張し、その両方が参照により全体として本明細書に組み込まれる。
【０００２】
本発明の分野
［0002］  本発明は、高電圧容量性アクチュエータ、例えば、静電気、電気機械高分子（ＥＭＰ）、電気活性高分子（ＥＡＰ）、および圧電アクチュエータ、のための制御回路（ドライバ）に関する。
【背景技術】
【０００３】
［0003］  ファンなどの能動冷却システムは、タブレットまたはラップトップコンピュータなどの、極薄装置内で実装する場合、いくつもの難題に直面する。Ｇｅｎｅｒａｌ  Ｅｌｅｃｔｒｉｃ（ＧＥ）は、デュアル圧電冷却ジェット（ＤＣＪ：Ｄｕａｌ  Ｐｉｅｚｏｅｌｅｃｔｒｉｃ  Ｃｏｏｌｉｎｇ  Ｊｅｔ）と呼ばれる、２枚の圧電膜を使用する冷却装置を開発している。圧電膜は、電気的に作動され、拡大および収縮されて、例えば、ふいご（ｂｅｌｌｏｗ）のように、高速で空気を送り出す空洞を形成する。しかし、ＤＣＪは、エネルギーを消費する装置であり、ＤＣＪドライバは大きくて高価であり得る。さらに、ＤＣＪ膜はスピーカー／トランスデューサのように動作し、そのため、例えば、ドライバ信号内のノイズまたは歪みに起因した、人間の聴覚帯域（ほぼ２００Ｈｚ〜２０ＫＨｚ）内のいかなる振動も可聴的に検出され得る。
【０００４】
［0004］  図１９は、再生可能エネルギー源のための単相電圧形インバータに対する従来技術トポロジを示す。回路は、入力段、バックブースト段、およびアンフォールディング段を含む。それは、加工するための高電力に起因して、個別部品で実装された。この回路は、典型的なＰＩコントローラまたはエネルギーコントローラおよび超低固定周波数スイッチングに基づく。これは、典型的には、非常に高い歪みレベル（＞５％）、低出力での低い電力効率および非常に限定されたブースト電圧比≒３．５（Ｖｏｕｔ／Ｖｉｎ）につながる。従って、業界には、上述した欠点の１つ以上に対処する必要性がある。
【発明の概要】
【０００５】
［0005］  本発明の実施形態は、高電圧容量性アクチュエータのためのドライバを提供する。簡単に述べると、本発明は、入力電圧を受け取り、出力としてクリーンな折り返し波形を生じるための電力変換器を含む、容量性負荷を有する回路のためのドライバを対象とする。入力電圧に関連されるアンフォールディング段は、電力変換器からクリーンな折り返し波形を受け取って、折り返し波形を全波形に広げるように構成される。ドライバは、ドライバを制御するためのコントローラを含む。変換器は、双方向で動作し得る。
【０００６】
［0006］  本発明の他のシステム、方法および特徴は、以下の図面および発明を実施するための形態を検討すると、当業者には明らかであるか、または明らかになるであろう。全てのかかる追加のシステム、方法および特徴が本記述に含まれて、本発明の範囲内であり、付随するクレームによって保護されることを意図する。
【０００７】
［0007］  添付の図面は、本発明のさらなる理解を提供し、本明細書に組み込まれて本明細書の一部を構成する。図面は、本発明の実施形態を例示し、記述と一緒に、本発明の原理を説明するのに役立つ。
【図面の簡単な説明】
【０００８】
【図１】［0008］例示的な第１の実施形態ドライバトポロジを示す概略図である。
【図２Ａ】［0009］図１のバックブーストドライバに対する第１の代替である、２スイッチバックブーストドライバ用の回路図である。
【図２Ｂ】［0010］図１のバックブーストドライバに対する第２の代替である、２スイッチタップ付きインダクタバックブーストドライバ用の回路図である。
【図２Ｃ】［0011］図１のバックブーストドライバに対する第３の代替である、２スイッチフライバックバックブーストドライバ用の回路図である。
【図２Ｄ】［0012］図１のバックブーストドライバに対する第４の代替である、２スイッチフライバックバックブーストローサイド２次スイッチ用の回路図である。
【図３Ａ】［0013］容量性負荷に接続されたフルブリッジを備えた出力構成を示す回路図である。
【図３Ｂ】［0014］個別電圧基準選択を備えたフルブリッジが容量性負荷に接続されている出力構成を示す回路図である。
【図３Ｃ】［0015］アナログ可変基準を備えたフルブリッジが容量性負荷に接続されている出力構成を示す回路図である。
【図３Ｄ】［0016］個別可変基準に接続された負荷をもつ出力構成を示す回路図である。
【図３Ｅ】［0017］可変アナログ基準に接続された負荷をもつ出力構成を示す回路図である。
【図４】［0018］電力変換器の従来技術の擬似共振動作を示す回路図である。
【図５】［0019］図４の回路と同様の原理を使用する、電力変換器のもっと最近の従来技術の擬似共振動作を示す回路図である。
【図６Ａ】［0020］単方向電力入力の第１の代替実施形態を示す。
【図６Ｂ】［0021］入力内の損失が能動スイッチを使用することによって低減される、単方向電力入力の第２の代替実施形態を示す。
【図６Ｃ】［0022］より一般的に、任意の電力変換器が使用できる、単方向電力入力の第３の代替実施形態を示す。
【図６Ｄ】［0023］入力のための双方向変換器を備えた変換器の第１の代替実施形態を示す。
【図７】［0024］双方向変換器に単方向電力入力を供給する効果を例示する２つの電圧グラフを示す。
【図８】［0025］例示的なフローティング低電圧供給の概略図である。
【図９】［0026］一般的なハイサイドゲートドライバ対新しいドライバを有するドライバ回路実施形態の回路図である。
【図１０Ａ】［0027］標準的な電流ＤＡＣ変換器の回路図である。
【図１０Ｂ】［0028］電流出力ノードを迅速に安定させるための強化された電流ＤＡＣの回路図である。
【図１１】［0029］ＤＡＣ出力と代替経路との間の電圧差を減少させる効果を示すグラフである。
【図１２】［0030］図１０ＢからのＤＡＣを備えた例示的な単一センサー双方向電流検出回路の回路図である。
【図１３】［0031］本発明のためのコントローラの一例を示す概略図である。
【図１４Ａ】［0032］ドライバコントローラに対する例示的な実施形態の概略ブロック図である。
【図１４Ｂ】［0033］例示的な制御構成の概略図である。
【図１５】［0034］１５０ｎＦ容量性負荷における、測定された１０１．８Ｖｐｐ、１５０Ｈｚ波形のための例示的なドライバの出力のグラフ、および１ＭＨｚ帯域幅において０．３８％ＴＨＤ＋Ｎを有するそのスペクトルのグラフである。
【図１６】［0035］擬似共振同期バック動作が、５Ｖ入力からの１５０ｎＦコンデンサにおける１００Ｖｐｐ出力に対する正規のバック動作に対して、どのように８．９％まで節電するかを示すグラフである。
【図１７】［0036］正確なオン／オフ動作を達成するための電流目標のリアルタイム調整の概略図である。
【図１８Ａ】［0037］図１の変換器のブーストモードにおける波形のプロット図である。
【図１８Ｂ】［0038］図１の変換器の正規バックモードにおける波形のプロット図である。
【図１９】［0039］従来技術のドライバトポロジを示す概略図である。
【発明を実施するための形態】
【０００９】
［0040］  ここで、本発明の実施形態を詳細に参照すると、その例が添付の図面に示されている。可能な限り、図面および説明で使用される同じ参照番号は同じかまたは同様の部分を参照する。
【００１０】
［0041］  図１９に示す従来技術のドライバとは対照的に、本発明下のドライバの実施形態は、１０を上回る電圧比をブーストし得、低電力出力において非常に効率的でありながら、１％よりも低い歪みレベルを達成し得る。圧電ドライバのための個別部品を使用してトポロジを実装することは、サイズおよび費用の制約条件のために選択肢ではないが、ほとんどのＣＭＯＳプロセスは加工限界のために変換器の効率的な双方向動作に対応できないので、高度に統合されたトポロジは簡単ではない。
【００１１】
［0042］  本実施形態で使用されるトポロジは、図１９の回路と類似点があるが、圧電アクチュエータなどの容量性負荷を駆動するために使用されながら、著しく低い歪みおよび高い電力効率を達成する単一集積回路におけるトポロジの実装は、とりわけ、モバイル機器、および圧電冷却ファンにおいて、高解像度触覚フィードバックなどの様々な新しい用途を可能にするための将来への重要なステップである。
【００１２】
［0043］  容量性ドライバの例示的な実施形態、例えば、デュアル圧電冷却ジェット（ＤＣＪ）用のドライバは、入力電圧ｖｉｎを入力として受け取って、クリーンな折り返し正弦波形を出力として生成するように構成された電力変換器、ｖｉｎに関連されて、クリーンな折り返し正弦波形を変換器から受け取り、折り返し正弦波形を正弦波形に広げるように構成された、アンフォールディング段、およびドライバを制御するように構成されたコントローラを含む。変換器は、双方向動作のために構成され得る。
【００１３】
［0044］  図１は、単相電圧形に対するトポロジの例示的な第１の実施形態１００を示す。第１の実施形態１００は、０．５％よりも低い全高調波歪み（ＴＨＤ）を提供して、電力を負荷によって使用される有効電力に近づける、単一インダクタＬ１を備えた擬似ｄｃリンク双方向ドライバとして記述され得る。プロトタイプからの例示的な結果は、６４．０４ｍＷの総出力、および３．６Ｖ電源からの１５０ｎＦ負荷における１００Ｖｐｐ  １５０Ｈｚ正弦曲線に対する０．３８％のＴＨＤ＋Ｎを生じた。
【００１４】
［0045］  第１の実施形態１００の回路は、入力段１１０、フォワードブースト／リバースバック段１２０、およびアンフォールディング段１６０を含む。第１の実施形態１００の回路は、加工するための高電力に起因して、個別部品で実装され得る。入力段は、電池などの電圧源Ｖｉｎを含み得る。入力段については、以下でさらに詳細に説明する（図７Ａ〜図７Ｄを参照）。バックブースト段１２０は、クリーンな折り返し正弦波形を生じるフォワードブースト／リバースバック変換器である。バックブースト段１２０は、Ｖｉｎに接続されたインダクタＬ１、Ｌ１と接地との間に接続された第１のローサイドスイッチＱ１、およびＬ１とアンフォールディング段１６０との間に接続された第２のスイッチＱ２を含む。第１のスイッチＱ１および第２のスイッチ内のトランジスタのゲートは、ゲートドライバ（図示せず）に接続され得る。
【００１５】
［0046］  第１の実施形態は、正弦波形に対して使用されていると説明されるが、本明細書で説明する実施形態は、例えば、矩形、三角、ＡＭ変調、ＦＭ変調などの、任意および複合波形に作用し得、正弦波形に作用することに限定されないことを当業者は理解するであろう。
【００１６】
［0047］  例えば、ＤＣＪを備えた、インダクタＬ１は、１００μＨインダクタであり得る。インダクタＬ１値は、（１）目標歪み（低インダクタンスはスイッチング周波数を増加させて、歪み／ＴＨＤ＋Ｎを低下させる）を達成する、かつ／または（２）スイッチング周波数を最小限にする、ために選択され得る。一般に、低スイッチング周波数は、低電力消費に対応する。
【００１７】
［0048］  混合スイッチを備えた実施形態が使用され得るが、スイッチＱ１およびＱ２は、同じタイプであり得、それは、集積回路（ＩＣ）実装に対して最も実用的な選択であり得る。スイッチＱ１およびＱ２は、考えられる数あるスイッチの中で、例えば、ＧａＮ、ＰＭＯＳ、ＭＥＭＳスイッチであり得る。
【００１８】
［0049］  アンフォールディング段１６０は、ＧＮＤの代わりにＶｉｎに関連される。アンフォールディング段は、負荷１６５、例えば、コンデンサまたは圧電冷却ジェット、ならびにスイッチＱ３、Ｑ４、Ｑ５、およびＱ６を含む。従って、０Ｖ差を獲得するために、出力と入力の電圧は等しい。負荷１６５にわたる出力電圧が入力電圧Ｖｉｎを上回って上昇すると、信号振幅を生じる。出力波形の極性は、アンフォールディング段１６０の構成によって選択され得る。その結果として、入力電圧だけを増大する必要があるので、バックブースト段１２０の２スイッチブースト変換器トポロジを電力段として使用することで十分である。
【００１９】
［0050］  バックブースト段１２０の双方向動作は、容量性負荷１６５のエネルギー効率の良い制御を可能にする。フルブリッジ構成が、接地の代わりに入力段１１０の入力電圧（Ｖｉｎ）に関連されて、信号をアンフォールディング段１６０の負荷１６５にわたって正弦波形に広げる。
【００２０】
［0051］  最大出力電圧は、Ｖｉｎ＋Ｖｐの値を有し得、式中、Ｖｐは、差動出力信号振幅である。その電圧オーバーヘッドＶｉｎは、システム効率に限定的な影響しか及ぼさない。負荷を通過する電流は、ＧＮＤではなく、Ｖｉｎに戻る。従って、いかなる直接的な電力散逸も電圧オーバーヘッドに関係していない。それにもかかわらず、より高い変換率における変換器１００のわずかに低い効率に起因する小さいペナルティがあり得る。
【００２１】
［0052］  第１の実施形態の変換器１００によって処理される電力が、５０Ｖを超える出力電圧をもつ約１００ｍＷであると仮定すると、ＤＣおよびスイッチング損失の両方が重要である。変換器１００を境界伝導モード（ＢＣＭ）で作動することは、両方を最小限にするための良好なトレードオフを提供する。このモードでは、インダクタＬ１を通過する電流は、スイッチングサイクルの終わりでゼロに戻り、次いで、次のサイクルのために直ちに増加し始める。連続伝導モード（ＣＣＭ）と比較すると、ＢＣＭは、ゼロ電圧スイッチング（ＺＶＳ）の機会を提供して、それによりスイッチング損失（
【数１】
2018528756.tif 000003
）を低減し、式中、ｆはスイッチング周波数で、Ｃはスイッチングノードにおける寄生容量であり、Ｖは、スイッチングノードにおける最小電圧値と最大電圧値との間の電圧差である。非連続伝導モード（ＤＣＭ）と比較すると、第１の実施形態１００は、さらに低い二乗平均平方根（ＲＭＳ）電流を提供して、それによりＤＣ損失（
【数２】
2018528756.tif 000004
）を低減し、式中、Ｉｒｍｓは、二乗平均平方根電流および電流路内の抵抗である。
【００２２】
［0053］  以下で、第１の実施形態１００のとおり、高変換率をもつ変換器におけるＢＣＭおよびその制限を説明する。この場合、変換率は、３．６Ｖ入力から５０Ｖａｃ出力に対して１４．９まで上昇する。図１８Ａに、ブーストモードで動作している変換器１００の典型的な波形が提示されている。最初に、Ｑ１がオンになってインダクタＬ１電流が直線的に増加する。Ｑ１がオフになると、スイッチングノードにおける電圧が出力電圧値まで増加する。ここで、Ｑ２のボディーダイオードがオンになって、出力を充電する。インダクタＬ１電流が０に達すると、ダイオードがオフになって、スイッチングノード電圧Ｖｓｗが振動し始める。第１の実施形態１００では、ブースト変換器電圧利得がほとんどの時間、２よりも大きいので、Ｖｓｗは、少し０未満まで低下して、Ｑ１のボディーダイオードをオンにする。その後すぐに、Ｑ１がゼロ電圧スイッチング状態（ＺＶＳ）下で再度オンになり、従って、スイッチングノードにおいて寄生容量に関連したスイッチング損失を低減する。
【００２３】
［0054］  図１８Ｂは、バックモードに対する類似の事例を示す。スイッチＱ２がオンになって、Ｖｓｗが出力電圧に等しくなり、その間インダクタＬ１電流量は増加する。Ｑ２がオフになると、ＶｓｗはＧＮＤに向かい、Ｑ１ボディーダイオードがオンになる。この場合、ダイオード電圧降下は、低Ｖｉｎに起因した無視できないＤＣ損失を生じる。インダクタ電流が０に達すると、ＬＣタンクが振動を始める。この場合、ＬはＬ１であり、Ｃはノードスイッチにおける全寄生容量の総計である。Ｖｓｗは約２Ｖｉｎにおいて最大値に達し、そのポイントでＱ２が次のサイクルのためにオンになる。出力電圧とＶｉｎとの間のかなりの差は、バックモードでのそのスイッチング機構の節電を制限する。
【００２４】
［0055］  バックブースト段１２０がバック動作を実行している場合、それは、本明細書ではバック変換器１２０と呼ぶ。バック変換器１２０を擬似共振同期バック変換器として作動させると、ＳＷノード容量に起因したスイッチング損失を実質的に除去し、ダイオード電圧降下に起因したＤＣ損失を低減することにより、その一般的な効率が改善される。このモードでは、２つのスイッチがバックモードで使用される。Ｑ２がオフになると、Ｑ１はＺＶＳ状態でオンになる。ダイオードを通過する代わりに、インダクタＬ１電流は、ＤＣ損失を低減するＱ１を通過する。次いで、Ｑ１は、インダクタがＶｓｗをＶｏｕｔに充電するために十分なエネルギーを蓄積するまで、オンのままである。Ｑ１がオフになると、ＶｓｗはＶｏｕｔにリング（ｒｉｎｇ）し、Ｑ２はＺＶＳ状態下でオンになり、従ってスイッチング損失を低減する。
【００２５】
［0056］  図２Ａ〜図２Ｄに示して、以下で説明する、代替回路ブロックは、低電力出力において非常に効率的でありながら、出力電圧と入力電圧との間の電圧比を、１０：１を上回ってブーストし得、１％よりも低い歪みレベルを達成し得る。圧電ドライバのための個別部品を使用してトポロジを実装することは、サイズおよび費用の制約条件のために現実的な課題を伴い得るが、ほとんどのＣＭＯＳプロセスは加工限界のために変換器の効率的な双方向動作に対応しないので、トポロジを統合することは簡単ではない可能性がある。
【００２６】
［0057］  図２Ａ〜図２Ｄの代替実施形態で使用されるトポロジは、図１の回路と類似点があるが、本トポロジは、圧電アクチュエータなどの容量性負荷を駆動するための著しく低い歪みおよび高い電力効率を備えた単一集積回路（通常インダクタＬを除く）で実装され得る。これは、様々な新しい用途を可能にするための将来への重要なステップである。
【００２７】
［0058］  図２Ａ〜図２Ｄの代替実施形態は、低歪みアナログ波形をもつ容量性負荷を制御するために、２スイッチ電力変換器セルを双方向ドライバとして使用する。所望の性能レベルを達成するために、２スイッチ電力変換器は、スイッチング周波数が十分に高くて、出力波形が目標とする低歪みレベルに達するのを可能にすることを確実にするように設計される。必要な周波数は：
【数３】
2018528756.tif 000005
によって推定でき、式中、ｆｓｗは、変換器スイッチング周波数であり、ｆｓｉｇは、出力信号の周波数である。標準的なアナログ理論に従い、分解能は理想的な歪みレベルにリンクできる。
【００２８】
［0059］  図２Ａ〜図２Ｄは、容量性負荷を制御するために出力波形を直接的に生成するために使用され得る２スイッチ電力変換器の代替実施形態の４つの例を示す。図２Ａは、２スイッチバックブースト変換器２２１に対するドライバトポロジを示す回路図である。２スイッチバックブースト変換器２２１は、変圧器も結合インダクタも必要とせず、負荷上のユニポーラ信号（常に０を上回る）を駆動するために直接的に使用され得る。図２Ｂは、２スイッチタップ付きインダクタバックブースト変換器２２２に対するドライバトポロジを示す回路図である。図２Ｃは、２スイッチフライバックバックブースト変換器２２３に対するドライバトポロジを示す回路図である。図２Ｄは、２スイッチフライバックバックブーストローサイド２次スイッチ変換器２２３に対するドライバトポロジを示す回路図である。図２Ｂ、図２Ｃおよび図２Ｄは、図２Ａと同じ原理を使用する。それらは、より低い電力を達成し得るので、出力電圧が高い場合に２Ａより好ましくあり得る。実装の選択は、用途（例えば、サイズ、電力、製造工程）に対する正確な要件によって決まる。代替変換器２２１〜２２４は、低歪みアナログ波形を必要とする容量性負荷は、２スイッチ双方向変換器から直接的に駆動され得ることを示す。選択される正確なトポロジは、用途固有であり得る。変換器２２１は、用途に対して最善の性能を達成するために、同期スイッチング、正規スイッチング、または両方の組合せを使用し得る。
【００２９】
［0060］  図３Ａ〜図３Ｅは、アンフォールディング段１６０（図１）、または、容量性負荷３６５とインタフェースをとるために異なるドライバ実施形態に対して使用され得る、出力段の異なる構成３０１〜３０５を示す。標準的なフルブリッジ構成３０１が図３Ａに提示されており、それは、アンフォールディング段１６０（図１）に類似している。構成３０１は、負荷３６５、例えば、コンデンサまたはアクチュエータ、およびスイッチＱ３、Ａ４、Ｑ５、およびＱ６を含む。この構成は、有効出力電圧信号を負荷３６５上で倍にするのを可能にし、それは、アクチュエータに対してほぼ２倍のさらなる変位として変換する。フルブリッジは、２スイッチバックブースト（図２Ａ）などの電力変換器と共に使用される入力電圧に関連され得る。図３Ｂは、個別電圧基準選択を備えたフルブリッジ出力３０２を示す。図３Ｃは、アナログ可変基準Ｖｒｅｆを備えたフルブリッジ出力段３０３を示す。図３Ｄは、個別可変基準に接続された負荷３６５をもつ出力段３０４を示し、他方、図３Ｅは、可変アナログ基準Ｖｒｅｆに接続された負荷３６５をもつ出力段３０５を示す。
【００３０】
［0061］  図３Ｂの変換器３０３によって示されるように、第１の段が２スイッチフライバック構成２２３（図２Ｃ）、２２４（図２Ｄ）である場合、フルブリッジはＧＮＤに関連され得る。他の場合には、個別可変基準（図３Ｃ）をもつフルブリッジ変換器３０４が、より高い電力供給効率を可能にする。２つの代替基準点（図３ＢでのＧＮＤおよびＶｉｎ）と共に示されているが、例示されている概念は、任意の数の個別基準点に拡張され得ることに留意されたい。超低歪みの用途では、可変アナログ基準をもつフルブリッジは、歪みを低減して、変換器段効率を改善し得る。ユニポーラ出力が望ましい場合、同じアプローチが、図３Ｄおよび図３Ｅに示すのと同じ利点と共に使用され得る。図３Ｃに示す変換器出力段３０３および図３Ｅに示す出力段３０５に関して、三角形の記号は、可変入力Ｖｒｅｆを供給して、負荷３６５のその側を制御し得る増幅器を表す。
【００３１】
［0062］  図３Ｂおよび図Ｃまたは図３Ｄおよび図３Ｅの回路を組み合わせると、単純なスイッチよりも効率的ではない、可変アナログ基準は、遷移中にだけアクティブであり得るので、より高い電力効率を可能にしながら、個別の基準電圧間の遷移を円滑にする。かかる組合せは、個別基準アプローチのほとんどの電力優位性を保持しながら、アナログ基準のより低い歪み優位性を提供し得る。
【００３２】
［0063］  前述した実施形態下で、折り返し波形は「半分の」波形（正弦波）として示され、それは、アンフォールディング出力段１６０によって全波形に広げられる。しかし、いくつかのシナリオでは、図３Ａ〜図３Ｅからの出力段のない図２Ａの回路に、より良いアプローチが直接適用され、そこでは、ドライバが全波形を生成する。従って、折り返し波形が半分の波形であり得るシナリオがあり得るが、実施形態は、折り返し（半分の）波形を生成することに限定されるのを意図しない。
【００３３】
［0064］  図４は、高周波数変換器におけるスイッチング損失を低減するために１９９１年に最初に提案された電力変換器４００の擬似共振動作を示す。本設計は、固定入力および出力条件の知識ならびにインダクタおよびコンデンサから成る共振回路網の包含に基づく。
【００３４】
［0065］  図５は、図４の回路と同様の原理を使用する、回路５００の実装を示す。ここで再度、本実装は、利益を達成するために、受動部品を含む。高電圧コンデンサＣ１およびＣ２が回路内に含まれており、従って、ソリューションのコストおよびサイズが増大する。その上、本実装は、ＤＣ／ＤＣ変換器で、そのため、入力／出力電圧関係は静的であり、従って、問題を単純化する。
【００３５】
［0066］  例えば、図１９で示されるような、以前の回路と比較すると、第１の実施形態１００（図１）は、いかなる専用の無効分（誘導（Ｌ）または容量分（Ｃ））を追加することなく、擬似共振モードで動作し得る。これは、追加の構成要素を使用することなく、擬似共振動作の利益を提供する。擬似共振動作は、出力電圧を絶えず監視する。出力電圧は、スイッチングノードの出力電圧までの擬似共振充電を達成するために第１のローサイドスイッチＱ１で必要な電流を計算するために使用される。さらに、出力／入力関係は常に変化しているので、コントローラは、各スイッチングサイクルにおいてＱ１で必要な電流を現在の動作状態に動的に適応させる。ある時点において、変換器はその性能を下回っている電力レベルを処理する必要があるので、擬似共振実装は、非連続伝導モード（ＤＣＭ）を認識して、回路内の余分のエネルギーを失うことなく、同期スイッチングサイクルを終了するために、ゼロ電流スイッチング（ＺＣＳ）モードでＱ１をオフにする。変換器がＤＣＭであって、新しいパルスがエネルギーを伝達する必要がある場合、回路はまずＱ１をオンにすることによって再開し、擬似共振パルスを生成して第１のスイッチＱ２のハードスイッチングからの高スイッチング損失を回避する。
【００３６】
［0067］  電力変換器の双方向動作は、多くの用途で使用されるが、単一ダイ（ｓｉｎｇｌｅ  ｄｉｅ）の双方向変換器は、電流が逆方向に流れる場合に形成される寄生トランジスタに起因して標準的なＣＭＯＳ技術においては実用的でない。この問題を解決するために、第１の実施形態ドライバ１００は、シリコンオンインシュレータ（ＳＯＩ）技術を使用して実装され得る。これは、ドライバが、その全てのスイッチＱ１〜Ｑ６を単一ダイ上に実装されるのを可能にし、それは、ソリューションのサイズおよびコストを低減する。
【００３７】
［0068］  双方向変換器は、電力を２つの方向：入力から出力、および出力から入力、で転送する。双方向変換器が容量性負荷を駆動するために使用される場合、（出力が開始して同じ電圧レベルで終了する）波形期間にわたるエネルギーのネットフローは、エネルギー保存の法則に起因して、入力から出力であり得ることが推測できる。システムにおける損失は、システムから出るよりも多くのエネルギーがシステムに入るのを不可避にする。また、電力変換器では、電圧変換率が１に近ければ、変換効率はより低い損失に起因してより高い可能性があるのが一般的場合である。
【００３８】
［0069］  双方向変換器に単方向電力入力を供給すると、以下を引き起こす。第１に、電力変換器が順モード（入力から出力）にある場合、電力が入力源から引き出される。第２に、逆モード（出力から入力）にある場合、回収されたエネルギーが、入力エネルギー貯蔵装置、たとえばコンデンサ上に蓄積する。
【００３９】
［0070］  コンデンサ上にエネルギーを蓄積すると、入力電圧を上げ、従って電圧変換率を低下させて、より高い全体的な電力効率となる。これは、図７における電圧グラフによって示されている。Ｖｐ１（上のグラフ）は、負荷にわたる差動電圧で、Ｖｉｎ（下のグラフ）は、システムの入力電圧であり、Ｖｉｎ１は、双方向変換器の入力における電圧である。フェーズ０において、変換器が初めて順モードで動作する場合、Ｖｉｎ１は、Ｖｉｎと同じ値である。フェーズ１において、変換器は逆モードに変わる。回収されたエネルギーが、双方向変換器入力エネルギー貯蔵装置上に蓄積する。その結果として、Ｖｉｎが増加する。フェーズ２において、変換器が順モードに戻ると、変換器は、Ｃ１上に蓄積されたエネルギーを消費することから始まる（このフェーズではＶｉｎからの電流の流れはない）。Ｖｉｎ１がＶｉｎに達すると、変換器は、再度、Ｖｉｎからのエネルギーを使用し始める（フェーズ３）。フェーズ１、２、および３は、変換器が作動する限り、繰返して現れる。節電は、２つの方法で実現される。第１にフェーズ２および３の間、電圧変換率が低下して、より高い効率をもたらす。第２に、Ｖｉｎへ／Ｖｉｎから流れるＲＭＳ電流（Ｉｒｍｓ）が減り、従って、ＤＣ損失（
【数４】
2018528756.tif 000006
）が減り、式中、ＲはＶｉｎとＶｉｎ１との間の電流路の寄生抵抗である。
【００４０】
［0071］  正確な電圧上昇は、第１に、負荷から回収され得る最大エネルギーを計算し、次いで、所望の電圧上昇を達成するために入力コンデンサ（ＣＩ）を適切なサイズにすることにより、調整できる。
【００４１】
［0072］  図７Ａ〜図７Ｄは、単方向電力入力の４つの代替実施形態を示す。最も単純な実施態様は、図６Ａに示すようなダイオードＤ１であり、電源、ダイオードＤ１、コンデンサＣ１、双方向電力変換器７０５、および負荷７６５を有する。図６Ｂは、入力内の損失が、ダイオードＤ１の代わりに、能動スイッチ７２１を使用することによって低減される、実施態様を示す。スイッチ７２１が、両方向の電流を許可する能力を有する場合、変換器が電源を切る準備ができると、逆伝導機能は、コンデンサＣ１内に貯蔵されたエネルギーを回収するためにも使用され得る。図６Ｃは、より一般的に、任意の電力変換器、例えば、単方向電力変換器７３５、が使用され得ることを示す。単方向電力変換器７３５を含むことの潜在的な利点は、それがＶｉｎ１の基本値をＶｉｎより上に増加できることである。その電圧上昇は、主電力変換器がより低い電圧変換率で動作できるようにし、従って、より良い全体的な効率となる。チャージポンプおよびインダクタベースの変換器は、考えられる電力入力段の例である。最適な実施態様は、用途によって決まる。図６Ｂと同様に、図６Ｄは、双方向変換器７４５の入力のための使用を提示する。図６Ｄのドライバは双方向機能を有するが、その逆電力転送機能は、コンデンサＣ１上で利用可能なエネルギーを回収するために、主変換器がまさに電源を切ろうとしている時にだけ使用され得る。逆電力機能は、回路の故障を防ぐために、過電圧状態がコンデンサＣ１上で検出された場合にも使用できる。
【００４２】
［0073］  典型的な昇圧型コンバータでは、出力装置、例えば、スイッチＱ２（図１）は、標準的なＣＭＯＳプロセスにおいて寄生トランジスタをトリガーするのを回避するために、好ましくは、個別部品であるか、または異なるダイ上である。これらの寄生デバイスをトリガーすると、かなりの量のエネルギーがこれらの寄生経路を通して基板に接続されるので、入力から出力へ伝達されるエネルギーの量が著しく減少する。現在、単一の順方向ダイオードを変換器に統合することは、一般的ではなく、データシートで強調される特徴である。
【００４３】
［0074］  図１のトポロジでは、最大で５つの問題のあるデバイスがあり得、具体的には、任意のブースト変換器配列で出力ダイオードとして機能する、Ｑ２、しかし、変換器がエネルギーを出力から入力へ伝達する場合にはＱ３〜Ｑ６も、である。この問題を解決するために、第１の実施形態は、シリコンオンインシュレータＣＭＯＳ技術を採用し得る。その技術は、寄生デバイスを取り除き、従って、ドライバの完全な統合またはほぼ完全な統合を可能にする。
【００４４】
［0075］  低コストで高度に統合されたＩＣに対するフルブリッジ（Ｑ３、Ｑ４、Ｑ５、Ｑ６）の使用は、４つのスイッチが、それらを制御するために必要な領域、サイズおよび電力を増加する、ＧＮＤに関連されていないので、問題であり得る。それに応じて、ＳＯＩ技術機能が利用され得る。図４は、Ｖｉｎ電圧レベルの上にある低電圧供給を示す。チャージポンプを使用することにより、入力電圧の２倍の出力電圧が生じ得る。しかし、入力電圧の２倍は、トランジスタに過剰電圧ストレスを加える。その問題を解決するために、フルブリッジドライバが、ｇｎｄの代わりにＶｉｎに関連される。その結果として、フルブリッジドライバ装置にわたる電圧がＶｉｎ、正常な動作電圧になる。
【００４５】
［0076］  図８の回路８００は、Ｖｉｎに関連されるＱ４およびＱ６を駆動するための問題だけを解決する。Ｑ３およびＱ５に対して、異なる回路が使用され得る。Ｑ３を駆動する一般的な実装９００を図９に示す。ここで、Ｑ３を駆動することは、Ｑ３の電源電圧は高いが、Ｑ３を制御するドライバに供給できるだけの十分なエネルギーを貯蔵するために、非常に大きなコンデンサ、例えば、１０ｓ  ｎＦ  Ｃ１を使用する。一旦、Ｑ３の電源電圧が再度低くなると、コンデンサＣ１は、次のサイクルに備えて、再充電できる。Ｃ１は、その高容量のためにチップ上に統合できない可能性があるので、そのアプローチは、高度に統合されたソリューションに対して役に立たない可能性がある。また、そのアプローチでは、ドライバが適切に機能するのを確実にできるようにするため、設計者は、Ｃ１のあるリフレッシュレートを保証する必要がある。それは、高電圧が、長い間、持続できないことを意味する。
【００４６】
［0077］  図９の回路９００は、これらの問題に対処する。ノード２が低い（＝Ｖｉｎ）場合、Ｑ５ゲートは、Ｄ３を通してＣ２を充電することにより作動され得る。Ｄ３はＱ４のゲートに接続される。この充電経路は本質的ではないが、Ｑ５がより迅速にオンになるのを可能にする。次いで、ノード２が高くなり始めると、Ｑ５の寄生容量および漏れ経路に関連した電流を妨げるために、Ｃ２上の荷電がリフレッシュされ得る。それを行うために、Ｄ１、Ｄ２およびＣ３の組合せが、チャージポンプとして機能して、Ｑ５のゲートをそのソースより高いほぼＶｉｎＶに保つ。Ｑ５をオフにするために、スイッチＱ７がオンにされる。ここに示す全ての構成要素は、ほとんどの電荷がＣ２上で置き換えられる必要がないので、非常に小さくてもよい。例えば、コンデンサはｐＦ範囲であり、非常に小さい電力しか必要としないので、ダイオードは非常に小さい。また、この配置は、ユーザーに対していかなるリフレッシュレート制約も課すことなく、任意の波形を処理するのを可能にする。このフルブリッジドライバは、非常に小さいドライバ領域オーバーヘッドで、フルブリッジのダイ上での統合を可能にする。
【００４７】
［0078］  典型的には、現在のデジタル／アナログ変換器（ＤＡＣ）は、図１０Ａの回路１０１０のとおり、電源電圧に接続された代替電流路を有する。しかし、ＤＡＣ値が変化すると、各ビット線の寄生容量は、ノード１とノード２との間の電圧における大きな変動のために安定するまでに長い時間がかかる。それを改善するために、図１０Ｂの回路１０２０によって示されるように、両方の電流路が、適切な電圧Ｖｂｉａｓでバイアスされた一対のカスコードデバイスを通して接続される。これは、ＤＡＣ値の変化と、ＤＡＣの出力が新しい値に安定するまでの時間との間の時間を短縮する。図１１は、シミュレーション結果を示す。Ｖｃａｓｃ＝０．４５結果は、代替電流路が、出力に類似した電圧レベルで電圧源に接続される場合である。
【００４８】
［0079］  図１１は、ＤＡＣ出力と代替経路との間の電圧差を減少させる効果を表す。差がより小さい場合、過渡電圧がより小さくて、安定するのがより速い。本実施形態下で、これは回路が電流検出のために、より小さい消去時間を使用できるようにする。本明細書では、「消去時間（ｂｌａｎｋｉｎｇ  ｔｉｍｅ）」は、電流値における変化が検出された時に、基準が所望の値に安定するまでの限られた時間を指す。消去時間中、間違ったトリガーを防ぐために、センサー出力は、動作を停止され得る。さらに高いレベルで、これは、より正確な電流検出および最終波形のより低い出力歪みを可能にする。
【００４９】
［0080］  一般に、電流制御は、インダクタ、並列ＲＣ回路またはｓｅｎｓｅＦｅｔを各スイッチに並行にして、直列抵抗器を通して達成され得る。かかるドライバでは、スイッチは（コントローラによって自動的に補正され得るピーク電流検出とは対照的に）絶対ゼロ電流でオフにすべきなので、同期モードで動作するために高精度電流検出が望ましい。並列ＲＣ回路はＤＣＭで動作するので、並列ＲＣ回路の使用は、選択肢ではない。ｓｅｎｓｅＦｅｔアプローチは、ローサイドスイッチ（Ｑ１）に対して機能し得る。しかし、スイッチＱ２に対して高精度ｓｅｎｓｅＦｅｔを実装することは、Ｑ２の大きな電圧振幅のために、困難である。また、Ｑ２  ＺＶＳに対してハイサイドＺＶＳ検出回路を作製する必要を回避するために、両方のスイッチがオフの場合でさえ、直列抵抗器が、良好な電流検出能力を提供する。それは、追加の回路なしで、Ｑ２をオンにする理想的なポイントを検出するのを可能にする。
【００５０】
［0081］  本実施形態で使用される電流検出回路は、好ましくは、変換器の高効率を可能にするために、スイッチングサイクルごとに最大で３つの異なる事象を検出する。全てのそれらの事象を単一のセンサーに再編成すると、３つのセンサーを置き換えるので、より高い性能のためにより高いセンサーパワーを提供する。
【００５１】
［0082］  変換器における多種多様な状態に起因して、電流検出回路の比較的一定した待ち時間は、所望のスイッチングポイントと実際のスイッチングポイントとの間に異なるオフセットが生じ得ることを意味し、それは、同期整流器が、０ｍＡの代わりに、−３０ｍＡでオフになる場合、効率はずっと低いので、重要である。それに応じて、コントローラは、瞬間状態に従って電流検出回路に対して異なるオフセットを計算し、スイッチが正しい時間に作動できるようにし得る。
【００５２】
［0083］  双方向検出方式に関して前述した強化された電流ＤＡＣの組合せは、両方向の電流を検出するために、同じＤＡＣおよびコンパレータを再使用するのを可能にする。それは、非常に低い領域コストで、有効ＤＡＣ分解能における１ビット増加も可能にする。例えば、ＤＡＣが９ビットＤＡＣである場合、この構成は、従来の接続における０〜５１１の範囲の代わりに、−５１１〜５１１ｍＡの電流の検出を可能にする。かかる回路の構成を図１２に示す。検出される対象電流はＳ１を流れる。Ｓ１構成に応じて、電流の値は、回路により正または負として解釈される。Ｑ１、Ｑ２、およびＱ３は、以下で説明する強化された電流ＤＡＣを形成する。２つの電流源Ｉ１およびＩ２が整合され（同じ電流）、ＤＡＣ電流が０で、かつ検出された電流も０の場合、コンパレータの２つの入力が同じ電圧でバイアスされる。Ｒ２およびＲ３は整合された抵抗で、双方向検出を可能にし、また、コンパレータの動作を軽減するために、ＤＣオフセットを提供する。電流がＲ１を通って流れる場合、コンパレータの入力における電圧は、Ｉ＊Ｒ１に従って変化する。ＤＡＣ値が変化すると、Ｒ１で必要な電流が変化し、そのため、コンパレータの２つの入力が、同じ電圧レベルに戻り得る。次いで、コンパレータは、所望の電流閾値が達成されたことを示すために赤くなる（ｆｉｒｅ）。
【００５３】
［0084］  現在の実装では電力スイッチに対してトランジスタが使用されているが、将来は、電力路抵抗を低くして、ハイサイドスイッチの制御を軽減するために、ＭＥＭＳスイッチが使用されるかも知れない。ＭＥＭＳスイッチの一例が、Ｇｅｎｅｒａｌ  Ｅｌｅｃｔｒｉｃによって製造されている（２０１５）。
【００５４】
［0085］  低歪みは、圧電アクチュエータドライバにとって重要な性能基準である。電力段設計およびフィードバック経路の分解能は歪みレベルを制約するが、制御アルゴリズムは、完全なソリューションが、より高い歪みレベルの代わりに、優れたシナリオに達することを確実にする。固定されたＰＩコントローラは、多種多様な動作状態のために十分であり得るが、コントローラパラメータは、全ての場合において安定性を確実にするために、最も保守的な設定に設定する必要があろう。しかし、これは歪みを十分には低減しない。デジタルコントローラの柔軟性を利用すると、本実施形態下のドライバに対して設計されたコントローラは、その比例利得および積分利得を瞬間動作状態（出力／入力電圧、周波数）に適応して、最大で２０ｄＢの歪みの改善となる。
【００５５】
［0086］  電流ＤＡＣの自動オフセット調整は、正確なゼロ電流スイッチングを常に可能にする。電力変換器状態は大幅に変化するので、コントローラを通して固定された待ち時間は、スイッチング時間精度の観点から、常には同じ結果を生じない。ある場合には、スイッチを０ｍＡでオフにしようとして、それを−２ｍＡでオフにする可能性があり、他方、別の状態のセットでは、それは−３０ｍＡでのオフという結果になり得る。その不確実性は、電力損失および出力の品質（歪み）の両方の観点からも、コントローラに対して問題を生じる。その問題を解決するために、コントローラは、目標電流を「擬似電流目標（ａｒｔｉｆｉｃｉａｌ  ｃｕｒｒｅｎｔ  ｔａｒｇｅｔ）」に自動的に補正する。電流センサーがその擬似値でトリガーする場合、コントローラは意図されたスイッチをオン／オフにする。補正機能（ｆ（変換器状態））はシステムを知っているので、「擬似電流目標」でトリガーしたスイッチは、意図された目標電流値で有益にオン／オフする。重要なことには、これは、ゼロ電流スイッチングを達成するためにハイサイドスイッチ（Ｑ２）を正しい時間にオンにする機能を可能にして、より低い電力、おそらくはさらに重要なことに、より低い歪みにつながる。
【００５６】
［0087］  ドライバを制御するためのコントローラ１３００、例えば、デジタルコントローラは、コンピュータであり得、その一例を図１３の概念図に示す。コントローラ１３００は、プロセッサ１３０２、記憶装置１３０４、前述した機能を定義するソフトウェア１３０８をその上に格納したメモリ１３０６、入力および出力（Ｉ／Ｏ）装置１３１０（または周辺機器）、ならびにローカルバス、またはコントローラ内部での通信を可能にするローカルインタフェース１３１２を含む。ローカルインタフェース１３１２は、当技術分野で周知のように、例えば、１つ以上のバスまたは他の有線もしくは無線接続であり得るが、それらに限定されない。ローカルインタフェース１３１２は、簡潔にするために省略されているが、通信を可能にするために、コントローラ、バッファ（キャッシュ）、ドライバ、リピータ、および受信機などの、追加の要素を有し得る。さらに、ローカルインタフェース１３１２は、前述した構成要素間での適切な通信を可能にするために、アドレス、制御、および／またはデータ接続を含み得る。
【００５７】
［0088］  プロセッサ１３０２は、ソフトウェア、特に、メモリ１３０６内に格納されたソフトウェアを実行するためのハードウェア装置である。プロセッサ１３０２は、任意のカスタムメードもしくは市販のシングルコアもしくはマルチコアプロセッサ、中央処理装置（ＣＰＵ）、本コントローラ１３００と関連付けられたいくつかのプロセッサ中の補助プロセッサ、セミコンダクタベースのマイクロプロセッサ（マイクロチップまたはチップセットの形）、マクロプロセッサ、またはソフトウェア命令を実行するための一般に任意の装置であり得る。
【００５８】
［0089］  メモリ１３０６は、揮発性記憶素子（例えば、ランダムアクセスメモリ（例えば、ＤＲＡＭ，ＳＲＡＭ，ＳＤＲＡＭなどのＲＡＭ））および不揮発性記憶素子（例えば、ＲＯＭ、ハードドライブ、テープ、ＣＤＲＯＭなど）の任意の１つまたは組合せを含むことができる。その上、メモリ１３０６は、電子、磁気、光学、および／または他のタイプの記憶媒体を組み込み得る。メモリ１３０６は、様々な構成要素が相互に遠隔に置かれるが、プロセッサ１３０２によってアクセスできる、分散アーキテクチャを有し得ることに留意されたい。
【００５９】
［0090］  ソフトウェア１３０８は、本発明に従って、コントローラ１３００によって実行される機能を定義する。メモリ１３０６内のソフトウェア１３０８は、以下で説明するように、各々が、コントローラ１３００の論理機能を実装するために実行可能な命令の順序付きリストを含む、１つ以上の別個のプログラムを含み得る。メモリ１３０６は、オペレーティングシステム（Ｏ／Ｓ）１３２０を含み得る。オペレーティングシステムは、基本的に、コントローラ１３００内のプログラムの実行を制御して、スケジューリング、入出力制御、ファイルおよびデータ管理、メモリ管理、および通信制御ならびに関連サービスを提供する。
【００６０】
［0091］  Ｉ／Ｏ装置１３１０は、例えば、キーボード、マウス、スキャナ、マイクロホンなどであるが、それらに限定されない、入力装置を含み得る。さらに、Ｉ／Ｏ装置１３１０は、例えば、プリンタ、ディスプレイなどであるが、それらに限定されない、出力装置も含み得る。最後に、Ｉ／Ｏ装置１３１０は、例えば、変調／復調装置（別の装置、システム、またはネットワークにアクセスするためのモデム）、無線周波数（ＲＦ）もしくは他の送受信機、電話インタフェース、ブリッジ、ルーター、または他の装置であるが、それらに限定されない、入力および出力の両方を経由して通信する装置をさらに含み得る。
【００６１】
［0092］  コントローラが動作中の場合、プロセッサ１３０２は、上記で説明したように、データをメモリ１３０６に、およびメモリ１３０６から通信するために、ならびにソフトウェア１３０８に従ってコントローラの動作を一般に制御するために、メモリ１３０６内に格納されたソフトウェア１３０８を実行するように構成される。
【００６２】
［0093］  コントローラの機能が動作中の場合、プロセッサ１３０２は、データをメモリ１３０６に、およびメモリ１３０６から通信するために、ならびにソフトウェア１３０８に従ってコントローラの動作を一般に制御するために、メモリ１３０６内に格納されたソフトウェア１３０８を実行するように構成される。オペレーティングシステム１３２０は、プロセッサ１３０２によって読み取られ、おそらくプロセッサ１３０２内にバッファリングされ、次いで実行される。
【００６３】
［0094］  コントローラがソフトウェア１３０８で実装される場合、コントローラを実装するための命令は、任意のコンピュータ関連装置、システム、もしくは方法によって、またはそれらと関連して、使用するために、任意のコンピュータ可読媒体上に格納できることに留意されたい。かかるコンピュータ可読媒体は、いくつかの実施形態では、メモリ１３０６または記憶装置１３０４のいずれかもしくは両方に対応し得る。本文書のコンテキストでは、コンピュータ可読媒体は、コンピュータ関連装置、システム、もしくは方法によって、またはそれらと関連して、使用するために、コンピュータプログラムを含むか、または格納できる、電子、磁気、光学、もしくは他の物理的デバイスまたは手段である。本システムを実装するための命令は、プロセッサまたは他のかかる命令実行システム、機器、もしくは装置によって、またはそれらと関連して、使用するために、任意のコンピュータ可読媒体内で具現化できる。例としてプロセッサ１３０２に言及してきたが、かかる命令実行システム、機器、もしくは装置は、いくつかの実施形態では、任意のコンピュータベースシステム、プロセッサを含むシステム、または命令実行システム、機器、もしくは装置から命令をフェッチして、その命令を実行できる他のシステムであり得る。本文書のコンテキストでは、「コンピュータ可読媒体」は、プログラムを、プロセッサまたは他のかかる命令実行システム、機器、もしくは装置によって、またはそれらと関連して、使用するために、格納、通信、伝搬、もしくは運搬できる、任意の手段であり得る。
【００６４】
［0095］  かかるコンピュータ可読媒体は、例えば、電子、磁気、光学、電磁気、赤外線、もしくはセミコンダクタシステム、機器、装置、または伝搬媒体であり得るが、それらに限定されない。コンピュータ可読媒体のさらに具体的な例（完全に網羅されていないリスト）は、以下を含み得る：１本以上のワイヤーを有する電気接続（電子）、可搬式コンピュータディスケット（磁気）、ランダムアクセスメモリ（ＲＡＭ）（電子）、読み取り専用メモリ（ＲＯＭ）（電子）、消去可能プログラマブル読取り専用メモリ（ＥＰＲＯＭ、ＥＥＰＲＯＭ、またはフラッシュメモリ）（電子）、光ファイバ（光学）、および可搬式コンパクトディスク読み取り専用メモリ（ＣＤＲＯＭ）（光学）。プログラムは、例えば、紙または他の媒体の光学スキャンによって電子的に捕捉され、次いでコンパイルされて、解釈されるか、または必要ならば、適切な方法で処理され、その後、コンピュータメモリ内に格納できるので、コンピュータ可読媒体は、その上にプログラムが印刷される、紙または別の適切な媒体でさえあり得ることに留意されたい。
【００６５】
［0096］  コントローラがハードウェアで実装される、代替実施形態では、コントローラは、各々が当技術分野で周知である、以下の技術のいずれかまたは組合せで実装できる：データ信号に関する論理関数を実装するための論理ゲートを有する個別論理回路（複数可）、適切な組み合わせ論理ゲートを有する特定用途向け集積回路（ＡＳＩＣ）、プログラマブルゲートアレイ（複数可）（ＰＧＡ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）など。
【００６６】
［0097］  本開示では、比例積分微分コントローラ（ＰＩＤコントローラ）は、制御ループフィードバック機構（コントローラ）を記述する。ＰＩＤコントローラは、誤差を、所望のセットポイントと測定されたプロセス変数との間の差として連続的に計算する。コントローラは、誤差を、アクチュエータの位置などの、制御変数の調整によって、徐々に、加重和によって決定される新しい値に最小化しようと試みる。比例応答は、誤差を一定の比例利得（Ｋｐ）によって乗じることにより調整され得る。
【００６７】
［0098］  図１４Ａおよび図１４Ｂは、コンパクトで、低出力、低ノイズの圧電冷却を提供する、制御ドライバの例示的な実施形態１４１０、１４２０の２つのブロック図である。これらの実施形態では、コントローラ１４１０、１４２０は、コントローラの比例利得Ｋｐおよび積分利得（Ｋｉ）を適応させるために、ドライバの現在の状態に関して、デジタルコントローラ内部の異なる状態変数を通して利用可能な情報を使用する。結果として、波形歪みが低減される。図１４Ａは、より具体的である。図１４Ｂは、もっと一般的に、ドライバ状態変数の関数に従ったＫｐおよびＫｉのスケーリングがどのようにシステム性能を強化するかを示す。図１４Ａおよび図１４Ｂは、変換器スイッチング周波数（ｆｓｗ）、追跡する電圧基準（Ｖｒｅｆ）、比例利得（Ｋｐ）、積分利得（Ｋｉ）、変換器伝達関数（Ｈ（ｚ））、外部擾乱（Ｄ）、フィードバック利得（利得）、および変換器の出力電圧（Ｖｏｕｔ）を示す。最も単純な実施形態では、Ｋｐは出力電圧で線形にスケーリングされ得（
【数５】
2018528756.tif 000007
）、Ｋｉはスイッチング周波数（ｆｓｗ）で線形にスケーリングされ得る（
【数６】
2018528756.tif 000008
）。Ｄは、実用的な実装に存在し得る任意の擾乱を表す。Ｈ（ｚ）は、システムの伝達関数を離散時間表現で表す。ｚ−１は、離散時間表現を使用するコントローラで一般に使用されるｚ変換と関連付けられた演算子である。例示的な実施形態では、ｆｓｗは、１５０ｋＨｚ〜１ＭＨｚの間の範囲内である。
【００６８】
［0099］  図１５および図１６は、図１１のプロトタイプを使用した結果を示す。図１５は、３．６Ｖ供給からプロトタイプで生成された１５０ｎＦ容量性負荷における、１５０Ｈｚ、１０１．８Ｖｐｐ正弦曲線を表す。磁気出力フィルタがない場合でさえ、プロトタイプは、１ＭＨｚ帯域幅において０．３８％のＴＨＤ＋Ｎに達する。スペクトルは、数百ｋＨｚの範囲内の変換器のスイッチングノイズは、波形を著しくは劣化させないことを示す。その動作点において、プロトタイプは、電力路からの４０．００ｍＷと、ＦＰＧＡを除くコントローラからの２４．０４ｍＷの、６４．０４ｍＷを消費する。この結果は、高電圧で、低歪みの出力を提供する以前の単一インダクタソリューションよりも７．８１〜１３．８５倍低い。擬似共振同期バックモードは、図１６に見られる正規バックモードと比較して、最大で８．９％の低減を達成する。
【００６９】
［0100］  様々な修正および変形が、本発明の範囲または精神から逸脱することなく、本発明の構造に対して行うことができることが当業者には明らかであろう。例えば、例示的なドライバでは、ＤＣＪ以外の他のタイプの圧電アクチュエータ、例えば、触覚フィードバックアクチュエータ、またはマイクロロボティクスアクチュエータが使用され得る。より一般的には、例示的なドライバは、マイクロミラー、電気機械高分子、電気活性高分子、または別のタイプのＭＥＭＳデバイスのような静電気アクチュエータなどの、高電圧／低歪み波形を必要とする任意の容量性負荷と共に使用される場合に好都合であり得る。
【００７０】
［0101］  前述した実施形態の利益に加えて、別の重要な利益は、回路を広範なエネルギー源と適合可能にすることである。例えば、双方向電力変換器をあるタイプの電池に入力エネルギー源として接続する場合、以前の変換器では、電池は電流をシンクできない（例えば、非充電式電池）か、または潜在的な失敗を回避するために非常に制御された方法で電流をシンクする必要がある（例えば、Ｌｉイオン）可能性があった。単方向電力は、例えば、システム統合中に、この問題に対処する。
【００７１】
［0102］  要約すれば、本発明下のドライバの実施形態は、以下の特徴の１つ以上を含み得る：
【００７２】
［0103］  １．２スイッチ双方向電力変換器を有する容量性負荷駆動回路は、低歪みアナログ波形を（出力低域通過フィルタなしで）生成する。図２Ａ、図２Ｂ、図２Ｃ、および図２Ｄの任意の回路構成は、特定の容量性負荷に応じて置き換えられ得る可変回路である。図２Ａ、図２Ｂ、図２Ｃ、および図２Ｄの回路構成は、同期または通常のスイッチングモードで動作され得る。順方向および逆方向動作は、異なるモードを使用し得る。例えば、順方向動作は、通常のスイッチングを、逆方向動作は、同期スイッチングを使用し得る。
【００７３】
［0104］  ２．図３Ａ、図３Ｂ、図３Ｃ、図３Ｄ、および図３Ｅのいずれかからの出力段構成は、より高い出力ピークトゥピーク電圧を可能にするために、図２Ａ、図２Ｂ、図２Ｃ、および図２Ｄの任意の回路構成に付加され得る。また、図３Ａは、Ｖｉｎの代わりに、ＧＮＤに関連することによって修正できることに留意されたい。
【００７４】
［0105］  ３．図３Ｃに示す出力段３０３および図３Ｅに示す出力段３０５に関して、三角形の記号は、可変入力Ｖｒｅｆを供給して、負荷３６５のその側を制御し得る増幅器を表す。
【００７５】
［0106］  ４．他の出力段の組合せ（図示せず）も可能である。例えば、図３Ｂと図Ｃの混合、または図３Ｄと図３Ｅの混合は、遷移中に増幅器の電力コストを支払う必要があるだけで、異なる電圧基準間の非常にクリーンな遷移（低歪み）を提供する。
【００７６】
［0107］  ５．変換器スイッチング損失および波形歪みを低減するための方法は、前述した回路のいずれかと組み合わせて、全ての動作状態（擬似共振動作）下でハイサイドスイッチのゼロ電圧およびゼロ電流スイッチングを達成するために、可変プリドライブパルスの生成を提供する。
【００７７】
［0108］  ６．電力効率を高めるために単方向電力入力を供給する方法は、前述のように、前述した回路の１つ以上と組み合わせ得る。
【００７８】
［0109］  ７．（上の）５の可変プリドライブパルスは、デジタルコントローラによって計算され得る。
【００７９】
［0110］  ８．５の方法が実装され得、ＺＶＳ／ＺＣＳポイントが電流センサーを通して検出される。
【００８０】
［0111］  ９．７の電流センサーが実装され得、電流センサーは、図１２に示すように実装される。
【００８１】
［0112］  １０．図１０ＢのＤＡＣ強化が実装され得、ＺＶＳ／ＺＣＳポイントが電流センサーを通して検出される。
【００８２】
［0113］  １１．図９からのハイサイドフローティングドライバが、ドライバ内に組み込まれ得る。そのドライバの最小実現は、Ｄ１、Ｄ２、Ｃ３およびＱ７だけを使用することに留意されたい。追加のコンデンサＣ２は、増大したノイズ耐性を提供する。ダイオードＤ３は、Ｑ５をオンにする速度を上げるためにより高速な充電経路を提供する。
【００８３】
１２．図１４Ｂの制御アルゴリズムが、出力歪みをさらに低下するために組み込まれ得る。
【００８４】
［0114］  １３．図１７のリアルタイム電流調整が組み込まれ得る。
【００８５】
１４．回路の具現化は、全てのスイッチ（インダクタのような、いくつかの受動素子は個別部品であり得るが）についてモノリシック（ｍｏｎｏｌｉｔｈｉｃ）であり得、例えば、コントローラおよび電力回路は２つの異なるダイ上であるが、その２つのダイは単一パッケージ内に一緒に含まれ得るシステム・イン・パッケージ（ＳｉＰ）であり得る。回路は、完全な個別実現、または完全な統合と完全な個別実装との間の任意の妥協としても実装され得る。
【００８６】
［0115］  １５．電力トランジスタの一部または全部は、いくつかの実施態様ではＭＥＭＳスイッチとして実装され得る。
【００８７】
［0116］  これらの回路は、好ましくは、例えば、圧電アクチュエータ、電気活性高分子、または静電気アクチュエータなど（であるが、それらに限定されない）の、容量性負荷を駆動し得る。前述を考慮して、本発明は、本発明の修正および変形が以下のクレームおよびそれらの同等物の範囲に含まれるという条件で、それらを包含することを意図する。
【図１】
2018528756.tif 000009
【図２Ａ】
2018528756.tif 000010
【図２Ｂ】
2018528756.tif 000011
【図２Ｃ】
2018528756.tif 000012
【図２Ｄ】
2018528756.tif 000013
【図３Ａ】
2018528756.tif 000014
【図３Ｂ】
2018528756.tif 000015
【図３Ｃ】
2018528756.tif 000016
【図３Ｄ】
2018528756.tif 000017
【図３Ｅ】
2018528756.tif 000018
【図４】
2018528756.tif 000019
【図５】
2018528756.tif 000020
【図６Ａ】
2018528756.tif 000021
【図６Ｂ】
2018528756.tif 000022
【図６Ｃ】
2018528756.tif 000023
【図６Ｄ】
2018528756.tif 000024
【図７】
2018528756.tif 000025
【図８】
2018528756.tif 000026
【図９】
2018528756.tif 000027
【図１０Ａ】
2018528756.tif 000028
【図１０Ｂ】
2018528756.tif 000029
【図１１】
2018528756.tif 000030
【図１２】
2018528756.tif 000031
【図１３】
2018528756.tif 000032
【図１４Ａ】
2018528756.tif 000033
【図１４Ｂ】
2018528756.tif 000034
【図１５】
2018528756.tif 000035
【図１６】
2018528756.tif 000036
【図１７】
2018528756.tif 000037
【図１８Ａ】
2018528756.tif 000038
【図１８Ｂ】
2018528756.tif 000039
【図１９】
2018528756.tif 000040
【国際調査報告】
2018528756.tif 000041
2018528756.tif 000042
2018528756.tif 000043
2018528756.tif 000044