(57)【要約】【課題】内蔵ＦＷＤのリカバリ動作が高速で、低閾値動作をするゲート絶縁型半導体装置を提供する。【解決手段】本発明の実施形態の半導体装置は、第１導電形の第１の半導体層、第２導電形の第２の半導体層、第１導電形の第３の半導体層、ゲート電極、層間絶縁膜、第１の電極、第２の電極、及び第２導電形の第４の半導体層を備える。ゲート電極は、第１の半導体層上、第２の半導体層上、及び第３の半導体層上に、ゲート絶縁膜を介して設けられる。第４の半導体層は、第２の半導体層のゲート絶縁膜を介してゲート電極に隣接する表面に設けられ、ゲート絶縁膜に隣接し且つゲート絶縁膜に沿って第３の半導体層から第１の半導体層へ向かって延伸する。第４の半導体層は、第２の半導体層が有する第２導電形不純物濃度よりも高い第２導電形不純物濃度を有する。【選択図】図１
2013069801.tif 000002
【特許請求の範囲】
【請求項１】
第１の表面と前記第１の表面とは反対側の第２の表面とを有する第１導電形の第１の半導体層と、
前記第１の半導体層の前記第１の表面に設けられた第２導電形の第２の半導体層と、
前記第２の半導体層の前記第１の半導体層とは反対側の表面に選択的に設けられた第１導電形の第３の半導体層と、
前記第１の半導体層上と、前記第２の半導体層上と、前記第３の半導体層上とに、ゲート絶縁膜を介して設けられたゲート電極と、
前記ゲート電極の前記第１の半導体層とは反対側の部分を覆う層間絶縁膜と、
前記第１の半導体層の前記第２の表面に電気的に接続された第１の電極と、
前記層間絶縁膜を介して前記ゲート電極上に形成され、前記層間絶縁膜により前記ゲート電極とは絶縁され、前記第２の半導体層及び前記第３の半導体層に電気的に接続された第２の電極と、
前記第２の半導体層の、前記ゲート絶縁膜を介して前記ゲート電極に隣接する表面に設けられ、前記ゲート絶縁膜に隣接し且つ前記ゲート絶縁膜に沿って前記第３の半導体層から前記第１の半導体層へ向かって延伸し、前記第２の半導体層が有する第２導電形不純物濃度よりも高い第２導電形不純物濃度を有する、第２導電形の第４の半導体層と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記第４の半導体層は、前記第２の半導体層を間に介して前記第２の電極と離間していることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２の電極と前記第２の半導体層との間に、さらに前記第２の半導体層が有する前記第２導電形不純物濃度よりも高い第２導電形不純物濃度を有する前記第２導電形の第５の半導体層を備え、前記第４の半導体層とは前記第２の半導体層を介して離間していることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第５の半導体層は、前記第２の半導体層の前記第１の半導体層とは反対側の表面に選択的に形成されていることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記第２の半導体層の前記第１の半導体層とは反対側の表面に、前記第５の半導体層及び前記第３の半導体層と隣接する前記第１導電形の第６の半導体層をさらに備え、前記第６の半導体層は、前記第１の半導体層が有する第１導電形不純物濃度よりも高い第１導電形不純物濃度を有することを特徴とする請求項４記載の半導体装置。
【請求項６】
前記第４の半導体層は、前記第３の半導体層と直接接続されていることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記第４の半導体層は、前記第１の半導体層と直接接続されていることを特徴とする請求項１〜６のいずれか１つに記載の半導体装置。
【請求項８】
前記第４の半導体層は、前記第２の半導体層を介して前記第１の半導体層とは離間していることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【請求項９】
前記第３の半導体層と隣接し、前記第３の半導体層の前記第２の半導体層とは反対側の表面から前記第２の半導体層を通り抜けて前記第１の半導体層中に至るトレンチが設けられ、前記ゲート電極は、前記ゲート絶縁膜を介して前記トレンチ内に設けられていることを特徴とする請求項１〜８のいずれか１つに記載の半導体装置。
【請求項１０】
前記第２の半導体層は、前記第１の半導体層の第１の表面に選択的に設けられ、
前記ゲート電極は、前記第１の半導体層の前記第１の表面と平行な平面に沿って前記第１の半導体層上、前記第２の半導体層上、及び前記第３の半導体層上に設けられていることを特徴とする請求項１〜８のいずれか１つに記載の半導体装置。
【請求項１１】
第２導電形の第６の半導体層及び前記第６の半導体層と前記第１の半導体層の前記第２の表面に沿って隣接する第１導電形の第７の半導体層を、前記第１の電極と前記第１の半導体層との間にさらに備え、前記第１の電極は、前記第６の半導体層及び前記第７の半導体層を介して前記第１の半導体層と電気的に接続されることを特徴とする請求項１〜１０のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
ダイオードを内蔵する絶縁ゲート形半導体装置に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、及びＩＥＧＴ（Injection Enhanced Gate Transistor）等の、ゲート絶縁型の半導体装置は、電源回路やインバータ回路のスイッチング素子に用いられる。これらの半導体装置は、電源回路やインバータ回路中では、環流ダイオード（ＦＷＤ；Free Wheel Diode）と逆並列に接続されて用いられる。電源回路やインバータ回路を小型化するために、これらの半導体装置は、ＦＷＤを内蔵することが望まれる。ＭＯＳＦＥＴは、もともとソース電極及びドレイン電極をそれぞれアノード電極及びカソード電極とする内蔵ダイオードとして寄生ダイオードを逆並列に有する。この寄生ダイオードをＦＷＤとして用いることが可能である。また、ＩＧＢＴ及びＩＥＧＴは、ｐ形半導体層からなるコレクタ層中にｎ形半導体層のカソード層を設けることにより、内蔵ダイオードとして寄生ダイオードを逆並列に有することができる。この寄生ダイオードをＦＷＤとして用いることが可能となる。このような、ＩＧＢＴは、逆導通型ＩＧＢＴ（ＲＣ−ＩＧＢＴ）と称される。
【０００３】
これら半導体装置に内蔵されたＦＷＤのアノード層は、ＭＯＳＦＥＴやＩＧＢＴ等のｐ形ベース層である。一般に、ＦＷＤは、リカバリ動作の高速性が要求されるので、そのアノード層のｐ形不純物濃度は低いことが望まれる。また、ＭＯＳＦＥＴやＩＧＢＴにおいては、低閾値動作が要求されるので、ｐ形ベース層のｐ形不純物濃度が低いことが要求される。従って、逆導通接続されたＦＷＤを内蔵する絶縁ゲート形半導体装置では、トランジスタとしての低閾値動作とＦＷＤとしてのリカバリ動作の高速化とは、トレードオフの関係を有する。リカバリ動作が高速なＦＷＤを内蔵し、低閾値動作をする逆導通形の絶縁ゲート形半導体装置が望まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１７１３８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
内蔵ＦＷＤのリカバリ動作が高速で、低閾値動作をするゲート絶縁型半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本発明の実施形態の半導体装置は、第１導電形の第１の半導体層、第２導電形の第２の半導体層、第１導電形の第３の半導体層、ゲート電極、層間絶縁膜、第１の電極、第２の電極、及び第２導電形の第４の半導体層を備える。第１の半導体層は、第１の表面と、第１の表面とは反対側の第２の表面とを有する。第２の半導体層は、第１の半導体層の第１の表面に設けられる。第３の半導体層は、第２の半導体層の第１の半導体層とは反対側の表面に選択的に設けられる。ゲート電極は、第１の半導体層上、第２の半導体層上、及び第３の半導体層上に、ゲート絶縁膜を介して設けられる。層間絶縁膜は、ゲート電極の第１の半導体層とは反対側の部分を覆う。第１の電極は、第１の半導体層の第２の表面に電気的に接続される。第２の電極は、層間絶縁膜を介してゲート電極上に形成され、層間絶縁膜によりゲート電極とは絶縁され、第２の半導体層及び第３の半導体層に電気的に接続される。第４の半導体層は、第２の半導体層のゲート絶縁膜を介してゲート電極に隣接する表面に設けられ、ゲート絶縁膜に隣接し且つゲート絶縁膜に沿って第３の半導体層から第１の半導体層へ向かって延伸する。また、第４の半導体層は、第２の半導体層が有する第２導電形不純物濃度よりも高い第２導電形不純物濃度を有する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る半導体装置の要部模式断面図。
【図２】第２の実施形態に係る半導体装置の要部模式断面図。
【図３】第３の実施形態に係る半導体装置の、（ａ）要部模式断面図、（ｂ）（ａ）のＡ−Ａ線における平面図。
【図４】第４の実施形態に係る半導体装置の、図３（ａ）のＡ−Ａ線に相当する位置における平面図。
【図５】第５の実施形態に係る半導体装置の、図３（ａ）のＡ−Ａ線に相当する位置における平面図。
【図６】第５の実施形態の変形例に係る半導体装置の、図３（ａ）のＡ−Ａ線に相当する位置における平面図。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態について図を参照しながら説明する。実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。第１導電形をｐ形で、第２導電形をｎ形で説明するが、それぞれこの逆の導電形とすることも可能である。半導体としては、シリコンを一例に説明するが、ＳｉＣやＧａＮなどの化合物半導体にも適用可能である。絶縁膜としては、シリコン酸化膜を一例に説明するが、シリコン窒化膜、シリコン酸窒化膜、アルミナなどの他の絶縁体を用いることも可能である。ｎ形の導電形をｎ＋、ｎ、ｎ−で表記した場合は、この順にｎ形不純物濃度が低いものとする。ｐ形においても同様に、ｐ＋、ｐ、ｐ−の順にｐ形不純物濃度が低いものとする。絶縁ゲート形半導体装置の一例として、ＩＧＢＴを用いて説明するが、ＭＯＳＦＥＴやＴＥＧＴにおいても本発明の実施形態は同様に適用されることが可能である。
【０００９】
（第１の実施形態）
図１を用いて、第１の実施形態に係る半導体装置について説明する。図１は、本実施形態に係る逆導通形ＩＧＢＴ（以後ＲＣ−ＩＧＢＴ）１００の、要部の断面図を模式的に示したものである。この要部断面図は、素子領域の単位セルであり、ＲＣ−ＩＧＢＴは、素子領域にこの単位セルを繰り返した構造を有する。ＲＣ−ＩＧＢＴ１００は、シリコンの半導体層により構成される。ＲＣ−ＩＧＢＴ１００は、ｎ−形ドリフト層１（第１導電形の第１の半導体層）、ｐ−形ベース層（第２導電形の第２の半導体層）２、ｎ＋形ソース層（第１導電形の第３の半導体層）３、ゲート電極６、層間絶縁膜８、ｐ＋形コレクタ層（第２導電形の第６の半導体層）９、ｎ＋形カソード層（第１導電形の第７の半導体層）１０、コレクタ電極（第１の電極）１１、エミッタ電極（第２の電極）１２、及びｐ＋形高不純物濃度層（第２導電形の第４の半導体層）７を備える。ｎ−形ドリフト層１、ｐ−形ベース層２、ｎ＋形ソース層３、ｐ＋形コレクタ層９、ｎ＋形カソード層１０、及びｐ＋形高不純物濃度層７は、シリコンからなる半導体層である。
【００１０】
ｎ−形ドリフト層１は、第１の表面（上面）と第１の表面とは反対側の第２の表面（下面）を有する。ｐ−形ベース層２は、ｎ−形ドリフト層１の第１の表面に設けられる。ｎ＋形ソース層３は、ｐ−形ベース層のｎ−形ドリフト層１とは反対側の表面（上面）に選択的に設けられる。トレンチ４が、ｎ＋形ソース層３のｎ−形ドリフト層１とは反対側の表面（上面）からｎ＋形ソース層３及びｐ−形ベース層２を通り抜け、ｎ−形ドリフト層１中に至るように設けられる。言い換えると、トレンチ７は、ｎ＋形ソース層のｎ−形ドリフト層１とは反対側の表面からｎ＋形ソース層３に隣接しｐ−形ベース層２を通り抜けｎ−形ドリフト層１中に至るように設けられる。トレンチ７は、本実施例では、一例として、図１中の紙面に垂直方向にストライプ状に延伸するよう形成される場合で説明するが、トレンチゲート構造としては周知のとおり、紙面垂直方向に、格子状または、オフセット格子状、若しくは蜂の巣状などの形状で延伸されるように形成されることも可能である。この場合、上記ｎ＋形ソース層３及び後述のゲート電極は、トレンチ７の形状に合わせた形状に形成されればよい。例えば、トレンチ７の形状が蜂の巣状の時は、ｎ＋形ソース層３及びゲート電極の形状もトレンチ７に沿った蜂の巣状を有すればよい。以後説明する他の実施形態においても同様である。
【００１１】
ゲート絶縁膜５が、トレンチ７の側壁上及び底面上に設けられる。ゲート絶縁膜５は、例えば、シリコン酸化膜により形成される。ゲート絶縁膜５は、シリコン窒化膜、シリコン酸窒化膜、アルミナなどの他の絶縁体や他の誘電体等を用いることも可能である。ゲート電極６が、ゲート絶縁膜５を介してトレンチ７の中に設けられる。ゲート電極６は、トレンチ内で、ｎ＋形ソース層３上、ｐ−形ベース層２上、及びｎ−形ドリフト層１上にゲート絶縁膜５を介して隣接して形成される。ゲート電極６は、例えば、不純物がドープされて導電性があるポリシリコンにより形成されることが可能である。
【００１２】
ｐ＋形高不純物濃度層７は、ゲート絶縁膜５を介してゲート電極６と隣接するｐ−形ベース層２の表面（トレンチ４の側壁となる部分）に設けられ、ゲート絶縁膜５に隣接し且つゲート絶縁膜５に沿ってｎ＋形ソース層３からｎ−形ドリフト層１へ向かって延伸する。ｐ＋形高不純物濃度層７は、ｎ＋形ソース層３に直接接続され、ｎ−形ドリフト層１とは直接接続されていない。すなわち、ｐ＋形高不純物濃度層７は、ｎ−形ドリフト層１とは、間にｐ−形ベース層２を介して離間している。しかしながら、これは一例であり、ｐ＋形高不純物濃度層７は、一端でｎ＋形ソース層３に直接接続され、他端でｎ−形ドリフト層１に直接接続されていてもよい。後述するように、ｐ＋形高不純物濃度層７が、間にｐ−形ベース層２を介してｎ−形ドリフト層１と離間している方が、ｎ−形ドリフト層１と直接接続される場合より、エミッタ電極１２からｎ−形ドリフト層１へ正孔が注入されることが抑制されるので、内蔵されたＦＷＤのリカバリ特性が少しながら向上する。また、ｐ＋形高不純物濃度層７は、ｐ−形ベース層２が有するｐ形不純物濃度よりも高いｐ形不純物濃度を有する。ｐ＋形高不純物濃度層７は、直接エミッタ電極１２に接続されず、間にｐ−形ベース層２を介してエミッタ電極と電気的に接続される。これにより、内蔵ＦＷＤがオンの時に、エミッタ電極１２から直接ｐ＋形高不純物濃度層７へ正孔が供給されることを防止する。
【００１３】
層間絶縁膜８は、ゲート電極６のｎ−形ドリフト層１とは反対側の部分（上端）を覆うように、ゲート電極６上及びゲート絶縁膜５上に設けられる。層間絶縁膜８は、ゲート絶縁膜と同様に、例えば、シリコン酸化膜で形成されるが、シリコン窒化膜、シリコン酸窒化膜、アルミナなどの他の絶縁体や他の誘電体等を用いることも可能である。
【００１４】
ｐ＋形コレクタ層９は、ｎ−形ドリフト層１の第２の表面上に設けられ、ｐ−形ベース層２よりも高いｐ形不純物濃度を有する。ｎ＋形カソード層１０は、ｎ−形ドリフト層１の第２の表面上に設けられ、ｎ−形ドリフト層１の第２の表面に沿ってｐ＋形コレクタ層と隣接する。コレクタ電極１１が、ｐ＋形コレクタ層９及びｎ＋形カソード層１０のｎ−形ドリフト層１とは反対側のそれぞれの表面上に設けられ、ｐ＋形コレクタ層９及びｎ＋形カソード層１０と電気的に接続される。なお、ｎ−形ドリフト層１と、ｐ＋形コレクタ層９及びｎ＋形カソード層１０と、の間に、さらにｎ形またはｎ＋形半導体層が設けられことも可能である。
【００１５】
エミッタ電極１２は、層間絶縁膜８を介してゲート電極６上に設けられ、層間絶縁膜８によりゲート電極６とは絶縁される。エミッタ電極１２は、ｐ−形ベース層２のｎ−形ドリフト層とは反対側でｐ−形ベース層２と電気的に接続し、ｎ＋形ソース層３と電気的に接続する。エミッタ電極１２及びコレクタ電極１１は、アルミニウムまたは銅などの、周知の金属材料とすることができる。
【００１６】
図１は、本実施形態に係るＲＣ−ＩＧＢＴ１００の素子領域における単位セルを示した断面図であり、ＲＣ−ＩＧＢＴ１００の特性に応じて、素子領域はこの単位セルをｎ−形ドリフト層１の第１の表面に沿って複数繰り返した構造を有する。
【００１７】
次に、本実施形態に係るＲＣ−ＩＧＢＴ１００の動作について説明する。コレクタ電極１１にソース電極１２に対して正の電圧を印加した状態で、ゲート電極６に閾値以上の電圧が印加されると、ゲート電極６にゲート絶縁膜５を介して隣接するｐ−形ベース層２の表面に反転分布によるチャネル層が形成される。チャネル層は、ｎ＋形エミッタ層３からｎ−形ドリフト層１まで形成される。このチャネル層を介して、電子がエミッタ電極１２から、ｎ＋形エミッタ層３、チャネル層、ｎ−形ドリフト層１、及びｎ＋形カソード層１０を介して、コレクタ電極へ流れる。電子がｎ−形ドリフト層１からｎ＋形カソード層１０に流れる際の電位降下により、ｐ＋形コレクタ層９とｎ−形ドリフト層１とのｐ−ｎ接合には順バイアス電圧が印加される。この結果、正孔が、コレクタ電極１１から、ｐ＋形コレクタ層９、ｎ−形ドリフト層１、及びｐ−形ベース層２を介して、エミッタ電極１２へ流れる。以上により、ＲＣ−ＩＧＢＴ１００はオン状態となり、この電子及び正孔により、コレクタ電極１１からエミッタ電極１２へ電流が流れる。
【００１８】
また、ゲート電圧が閾値以下の時は、ＲＣ−ＩＲＢＴ１００はオフ状態となる。このとき、ＲＣ−ＩＧＢＴ１００が接続されている回路内のインダクタンスにより、ＲＣ−ＩＧＢＴ１００のエミッタ電極１２にコレクタ電極１１に対して正の電圧が印加されることがある。この場合、エミッタ電極をアノード電極とし、コレクタ電極をカソード電極として、エミッタ電極１２から、ｐ−形ベース層２、ｎ−形ドリフト層、及びｎ＋形カソード層１０を介して、コレクタ電極へ電流が流れる。すなわち、ｐ−形ベース層２、ｎ−形ドリフト層１、及びｎ＋形カソード層から構成される寄生ダイオードが環流ダイオードとして動作する。以上より、ＲＣ−ＩＧＢＴ１００は、エミッタ電極１２とコレクタ電極１１との間に逆導通接続した環流ダイオード（ＦＷＤ）を内蔵する。
【００１９】
ここで、ＲＣ−ＩＧＢＴ１００のエミッタ電極１２に対してゲート電極５に印加される電圧（ゲート電圧）の閾値は、ｐ−形ベース層２のｐ形不純物濃度によりきまる。ｐ形不純物濃度が高いほど、ゲート絶縁膜５とｐ−形ベース層２との界面に反転分布が発生しやすくなるので、ゲート電圧の閾値が低くなる。従って、ＲＣ−ＩＧＢＴ１００において、ｐ−形ベース層２のｐ形不純物濃度を高く設定することにより、ゲート電圧の閾値を低減することが可能である。しかしながら、ｐ−形ベース層は、ＲＣ−ＩＧＢＴ１００が内蔵するＦＷＤのアノード層である。アノード層のｐ形不純物濃度が高いほど、ＦＷＤのリカバリ動作の応答速度が低下する。そのため、ＦＷＤのリカバリ損失も増大する。すなわち、ＲＣ−ＩＧＢＴにおいては、ＩＧＢＴとしての低閾値化と、内蔵するＦＷＤのリカバリ特性の向上とは、トレードオフの関係にある。
【００２０】
本実施形態に係るＲＣ−ＩＧＢＴ１００では、以下に説明するようにこのトレードオフの関係が改善される。本実施形態に係るＲＣ−ＩＧＢＴ１００は、内蔵するＦＷＤのリカバリ特性を向上させるために、ｐ−形ドリフト層２のｐ形不純物濃度は、所望のＦＷＤのリカバリ特性が得られるように低く設定される。また、ＲＣ−ＩＧＢＴ１００は、ゲート電極６がゲート絶縁膜５を介して隣接するｐ−形ベース層２の表面にｐ＋形高不純物濃度層７を有する。ゲート電極６にエミッタ電極１２に対して正の電圧を印加すると、反転分布がｐ＋形高不純物濃度層７とゲート電極５との界面に発生する。ｐ＋形高不純物濃度層７は、ｐ−形ベース層２よりも高い不純物濃度を有するので、反転分布が発生するためのゲート電圧（閾値）が低い。このため、ＲＣ−ＩＧＢＴ１００は、ゲート電極６がゲート絶縁膜５を介して隣接するｐ−形ベース層２の表面にｐ＋形高不純物濃度層７が存在しないＲＣ−ＩＧＢＴと比べて、低い閾値のゲート電圧を有する。また、ＲＣ−ＩＧＢＴ１００は、内蔵するＦＷＤの電流の通り道となるｐ−形ベース層２のｐ形不純物濃度を低くすることができるので、内蔵するＦＷＤのリカバリ特性を向上させることもできる。従って、本実施形態に係るＲＣ−ＩＧＢＴ１００は、ゲート電極６がゲート絶縁膜５を介して隣接するｐ−形ベース層２の表面にｐ＋形高不純物濃度層７を有することにより、ゲート電圧の低閾値化と内蔵ＦＷＤのリカバリ特性向上の両方を実現することができる。
【００２１】
なお、本実施形態では、ｐ＋形高不純物濃度層７は、ｎ＋形エミッタ層３とは直接接続され、ｎ−形ドリフト層１とは、間にｐ−形ベース層２を介して離間している。さらに、ｐ＋形高不純物濃度層７は、エミッタ電極１２に直接接続されないで、ｐ−形ベース層２を間に介して接続される。これにより、ｐ＋形高不純物濃度層７は、ｎ−形ドリフト層１と離間することにより、内蔵ＦＷＤがオン状態の時に、正孔が、エミッタ電極１２から、ｐ−形ベース層２、ｐ＋形高不純物濃度層７を経由してｎ−形ドリフト層１へ供給されにくくなるので、内蔵ＦＷＤのリカバリ特性低減がわずかながら可能となる。しかしながら、ｐ＋形高不純物濃度層７は、ｎ−形ドリフト層１と離間することなく、直接ｎ−形ドリフト層１に接続されることも可能である。この場合は、チャネル層がｎ＋形エミッタ層３からｎ−形ドリフト層１にかけて形成されるため、上記に比べて安定して閾値の低減が可能である。
【００２２】
なお、本実施形態は、絶縁ゲート型半導体装置としてＩＧＢＴを一例に説明した。しかしながら、ＭＯＳＦＥＴなどの他の絶縁ゲート形半導体装置においても同様に適用が可能である。本実施形態のＲＣ−ＩＧＢＴ１００において、Ｐ＋形コレクタ層９及びｎ＋形カソード層１０の代わりに、ｎ＋形ドレイン層を用いると、ＭＯＳＦＥＴの構造となる。このようなＭＯＳＦＥＴにおいても、ｐ−形ベース層、ｎ−形ドリフト層１、ｎ＋形ドレイン層からなる寄生ダイオードが内蔵ＦＷＤとして機能することができるので、本実施形態と同様な効果を得ることができる。以下の実施形態においても、ＲＣ−ＩＧＢＴを例に説明するが、本実施形態同様にＭＯＳＦＥＴにも適用可能であることは勿論のことである。
【００２３】
（第２の実施形態）
第２の実施形態に係る半導体装置について図２を用いて説明する。図２は、本実施形態に係るＲＣ−ＩＧＢＴ２００の要部模式断面図を示し、素子領域の単位セルの断面図である。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。
【００２４】
本実施形態に係るＲＣ−ＩＧＢＴ２００は、ゲート電極部において、第１の実施形態に係るＲＣ−ＩＧＢＴ１００がトレンチゲート構造を有していたのに対して、プレーナゲート構造を有する点で相異する。これ以外は、両者は同じ構造である。本実施形態に係るＲＣ−ＩＧＢＴ２００は、以下のようなプレーナゲート電極を有する。
【００２５】
ｐ−形ベース層２Ｐは、ｎ−形ドリフト層１の第１の表面に選択的に形成される。ｎ＋形エミッタ層３Ｐは、ｐ−形ベース層２Ｐのｎ−形ドリフト層１とは反対側の表面に選択的に形成される。ゲート電極６Ｐは、ｎ−形ドリフト層１上と、ｐ−形ベース層２Ｐ上と、ｎ＋形エミッタ層３Ｐ上とに、ゲート絶縁膜５Ｐを介して設けられる。すなわち、ゲート電極６Ｐは、ｎ−形ドリフト層１の第１の表面と平行な平面に沿って、ｎ−形ドリフト層１上、ｐ−形ベース層２Ｐ上、及びｎ＋形エミッタ層３Ｐ上にゲート絶縁膜５Ｐを介して設けられる。ｐ＋形高不純物濃度層７Ｐは、ゲート電極６Ｐがゲート絶縁膜５Ｐを介して隣接するｐ−形ベース層２Ｐの表面に設けられ、ゲート絶縁膜５Ｐに隣接し且つゲート絶縁膜５Ｐに沿ってｎ＋形エミッタ層３Ｐからｎ−形ドリフト層１へ向かって延伸する。ｐ＋形高不純物濃度層７Ｐは、ｐ−形ベース層２Ｐが有するｐ形不純物濃度よりも高いｐ形不純物濃度を有する。本実施形態では、ｐ＋形高不純物濃度層７は、ｎ＋形エミッタ層３Ｐ及びｎ−形ドリフト層１の両者に接続されているが、第１の実施形態と同様に、ｐ＋形高不純物濃度層７は、間にｐ−形ベース層２Ｐを介してｎ−形ドリフト層１と離間していてもよい。
【００２６】
本実施形態に係るＲＣ−ＩＧＢＴ２００においても、第１の実施形態に係るＲＣ−ＩＧＢＴ１００と同様に、ゲート電極６Ｐがゲート絶縁膜５Ｐを介して隣接するｐ−形ベース層２Ｐの表面にｐ＋形高不純物濃度層７Ｐを有することにより、ゲート電圧の低閾値化と内蔵ＦＷＤのリカバリ特性向上の両方を実現することができる。
【００２７】
（第３の実施形態）
第３の実施形態に係る半導体装置について図３を用いて説明する。図３は、本実施形態に係るＲＣ−ＩＧＢＴ３００の、（ａ）要部模式断面図を示し、（ｂ）（ａ）のＡ−Ａ線における平面図を示す。すなわち図３（ａ）は、素子領域の単位セルの断面図である。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。
【００２８】
第３の実施形態に係るＲＣ−ＩＧＢＴ３００は、ｐ−形ベース層２とエミッタ電極１２との間に、ｐ−形ベース層２よりもｐ形不純物濃度が高いｐ＋形コンタクト層を備える。ｐ＋形コンタクト層１３は、ｐ−形ベース層のｎ−形ドリフト層１とは反対側の表面に設けられ、ｎ＋形ソース層と隣接する。図３（ｂ）に示したように、ｐ＋形コンタクト層１３は、ゲート電極６に沿って延伸する。ｐ＋形コンタクト層１３は、直接ｐ＋形高不純物濃度層７と接続されないで、ｐ−形ベース層２を間に介してｐ＋形高不純物濃度層７とは離間する。これにより、内蔵ＦＷＤがオン状態の時に、正孔がエミッタ電極１２からｐ＋形コンタクト層、Ｐ＋形高不純物濃度層７を介してｎ−形ドリフト層中に注入されることを抑制する。
【００２９】
本実施形態に係るＲＣ−ＩＧＢＴ３００においても、第１の実施形態に係るＲＣ−ＩＧＢＴ１００と同様に、ゲート電極６がゲート絶縁膜５を介して隣接するｐ−形ベース層２の表面にｐ＋形高不純物濃度層７を有することにより、ゲート電圧の低閾値化と内蔵ＦＷＤのリカバリ特性向上の両方を実現することができる。さらに、本実施形態に係るＲＣ−ＩＧＢＴ３００が、ｐ−形ベース層２とエミッタ電極１２との間にｐ＋形コンタクト層１３を有することにより、ｐ−形ベース層２とエミッタ電極１２とのオーミックコンタクトが向上すると共に、内蔵ＦＷＤのリカバリ特性が向上する。
【００３０】
（第４の実施形態）
第４の実施形態に係る半導体装置について図４を用いて説明する。図４は、本実施形態に係るＲＣ−ＩＧＢＴ４００の図３（ａ）のＡ−Ａ線における平面図を示す。なお、第３の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第３の実施形態との相異点について主に説明する。
【００３１】
本実施形態に係るＲＣ−ＩＧＢＴ４００は、図３（ａ）に示した要部模式断面図と同じ構造を有するので図示を省略する。図４は、図３（ａ）のＡ−Ａ線における平面図を示す。図４に示したとおり、本実施形態に係るＲＣ−ＩＧＢＴ４００は、第３の実施形態と同様に、ｐ−形ベース層２とエミッタ電極１２との間に、ｐ−形ベース層２よりもｐ形不純物濃度が高いｐ＋形コンタクト層１３Ａを備える。しかしながら、本実施形態に係るＲＣ−ＩＧＢＴ４００は、ｐ＋形コンタクト層１３Ａが、複数に分割されて間にｐ−形ベース層２を介して互いに離間している点で、第３の実施形態にかかるＲＣ−ＩＧＢＴ３００と相異する。ｐ＋形コンタクト層１３Ａは、ゲート電極６が延伸する方向に沿って互いに離間するので、本実施形態に係るＲＣ−ＩＧＢＴ４００では、第３の実施形態に係るＲＣ−ＩＧＢＴ３００と比べて、正孔がエミッタ電極１２からｐ−形ベース層２を介してｎ−形ドリフト層１中へ供給されにくくなり、内蔵ＦＷＤのリカバリ特性が改善する。
【００３２】
本実施形態に係るＲＣ−ＩＧＢＴ４００においても、第１の実施形態に係るＲＣ−ＩＧＢＴ１００と同様に、ゲート電極６がゲート絶縁膜５を介して隣接するｐ−形ベース層２の表面にｐ＋形高不純物濃度層７を有することにより、ゲート電圧の低閾値化と内蔵ＦＷＤのリカバリ特性向上の両方を実現することができる。さらに、本実施形態に係るＲＣ−ＩＧＢＴ４００が、ｐ−形ベース層２とエミッタ電極１２との間にｐ＋形コンタクト層１３を有することにより、ｐ−形ベース層２とエミッタ電極１２とのオーミックコンタクトが向上すると共に、内蔵ＦＷＤのリカバリ特性が向上する。
【００３３】
（第５の実施形態）
第５の実施形態に係る半導体装置について図４を用いて説明する。図５は、本実施形態に係るＲＣ−ＩＧＢＴ５００の図３（ａ）のＡ−Ａ線における平面図を示す。なお、第３の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第３の実施形態との相異点について主に説明する。
【００３４】
本実施形態に係るＲＣ−ＩＧＢＴ５００は、図３（ａ）に示した要部模式断面図と同じ構造を有するので図示を省略する。図５は、図３（ａ）のＡ−Ａ線における平面図を示す。図５に示したとおり、本実施形態に係るＲＣ−ＩＧＢＴ５００は、第４の実施形態と同様に、ｐ−形ベース層２とエミッタ電極１２との間に、ｐ−形ベース層２よりもｐ形不純物濃度が高いｐ＋形コンタクト層１３Ａを備える。しかしながら、本実施形態に係るＲＣ−ＩＧＢＴ５００では、ｐ＋形コンタクト層１３は複数に分割されており、複数に分割されたｐ＋形コンタクト層１３Ａのそれぞれの間には、ｐ−形ベース層２の表面上に設けられたｎ＋形コンタクト層１４を有する点で、第３の実施形態にかかるＲＣ−ＩＧＢＴ３００と相異する。第４の実施形態に係るＲＣ−ＩＧＢＴ４００と同様に、ｐ＋形コンタクト層１３Ａはゲート電極６が延伸する方向に沿って互いに離間するので、本実施形態に係るＲＣ−ＩＧＢＴ４００では、第３の実施形態に係るＲＣ−ＩＧＢＴ３００と比べて、正孔がエミッタ電極１２からｐ−形ベース層２を介してｎ−形ドリフト層１中へ供給されにくくなり、内蔵ＦＷＤのリカバリ特性が改善する。
【００３５】
本実施形態に係るＲＣ−ＩＧＢＴ５００においても、第１の実施形態に係るＲＣ−ＩＧＢＴ１００と同様に、ゲート電極６がゲート絶縁膜５を介して隣接するｐ−形ベース層２の表面にｐ＋形高不純物濃度層７を有することにより、ゲート電圧の低閾値化と内蔵ＦＷＤのリカバリ特性向上の両方を実現することができる。さらに、本実施形態に係るＲＣ−ＩＧＢＴ５００が、ｐ−形ベース層２とエミッタ電極１２との間にｐ＋形コンタクト層１３を有することにより、ｐ−形ベース層２とエミッタ電極１２とのオーミックコンタクトが向上すると共に、内蔵ＦＷＤのリカバリ特性が向上する。
【００３６】
図６は、本実施形態の変形例に係るＲＣ−ＩＧＢＴ６００の図３（ａ）のＡ−Ａ線における平面図を示す。本変形例に係るＲＣ−ＩＧＢＴ６００は、本実施形態に係るＲＣ−ＩＧＢＴ５００とは、ｐ＋形コンタクト層１３Ａ及びｎ＋形コンタクト層１４の平面形状が相異するだけである。すなわち、ＲＣ−ＩＧＢＴ６００の、上記ｐ＋形コンタクト層１３Ａ及びｎ＋形コンタクト層１４は、図６に示したように、市松模様となるように、ｐ−形ベース層２上に設けられている。この場合でも、本実施形態の上記効果と同様な効果が得られる。
【００３７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３８】
１  ｎ−形ドリフト層
２、２Ｐ  ｐ−形ベース層
３  ｎ＋形エミッタ層
４  トレンチ
５、５Ｐ  ゲート絶縁膜
６、６Ｐ  ゲート電極
７  ｐ＋形高不純物濃度層
８、８Ｐ  層間絶縁膜
９  ｐ＋形コレクタ層
１０  ｎ＋形カソード層
１１  コレクタ電極
１２  エミッタ電極
１３、１３Ａ  ｐ＋形コンタクト層
１００、２００、３００、４００、５００、６００  ＲＣ−ＩＧＢＴ
【図１】
2013069801.tif 000003
【図２】
2013069801.tif 000004
【図３】
2013069801.tif 000005
【図４】
2013069801.tif 000006
【図５】
2013069801.tif 000007
【図６】
2013069801.tif 000008