(57)【要約】【課題】温度サイクルに対する信頼性が高い半導体装置を提供する。【解決手段】本発明の実施形態の半導体装置は、第１の半導体チップと、緩衝体と、ターミナルリードと、を備える。第１の半導体チップは、第１の電極と、第１の電極とは反対側に設けられた第２の電極と、を有し、第１の電極と第２の電極との間に電流が流れる。緩衝体は、第２の電極に電気的に接続された下部金属箔と、下部金属箔を介して第２の電極上に設けられたセラミックス片と、セラミックス片の下部金属箔とは反対側に設けられ下部金属と電気的に接続された上部金属箔と、を有する。ターミナルリードは、一端が、上部金属箔上に設けられ、上部金属箔と電気的に接続される。【選択図】図２
2013069782.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、前記第１の電極とは反対側に設けられた第２の電極と、を有し、前記第１の電極と前記第２の電極との間に電流が流れる第１の半導体チップと、
前記第２の電極に電気的に接続された下部金属箔と、前記下部金属箔を介して前記第２の電極上に設けられたセラミックス片と、前記セラミックス片の前記下部金属箔とは反対側に設けられ前記下部金属箔と電気的に接続された上部金属箔と、を有する緩衝体と、
一端が、前記上部金属箔上に設けられ、前記上部金属箔と電気的に接続されたターミナルリードと、
を備えたことを特徴とする半導体装置。
【請求項２】
前記セラミックス片は、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＮのうちのいずれか１つで構成されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記下部金属箔と、前記上部金属箔と、は、接続導体により電気的に接続されていることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記接続導体は、前記セラミックス片の側端部に設けられ、
前記下部金属箔、前記上部金属箔、及び前記接続導体は、同一金属で一体的に形成されていることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記接続導体は、前記セラミックス片を貫通する孔に設けられていることを特徴とする請求項３記載の半導体装置。
【請求項６】
前記接続導体は、銀鑞であることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記上部金属箔及び前記下部金属箔は、銅又はアルミニウムで構成されていることを特徴とする請求項１〜６のいずれか１つに記載の半導体装置。
【請求項８】
前記第２の電極と前記下部金属箔とは、半田により電気的に接続されていることを特徴とする請求項１〜７のいずれか１つに記載の半導体装置。
【請求項９】
前記第１の半導体チップは、ダイオードであることを特徴とする請求項１〜８いずれか１つに記載の半導体装置。
【請求項１０】
前記第１の半導体チップは、前記第２の電極が設けられた側に、前記第１の電極と前記第２の電極との間に流れる前記電流を制御する制御電極を有することを特徴とする請求項１〜８のいずれか１つに記載の半導体装置。
【請求項１１】
前記第１の半導体チップは、ＭＯＳＦＥＴ及びＩＧＢＴのいずれかであることを特徴とする請求項１０記載の半導体装置。
【請求項１２】
第１の配線パターンと、前記第１の配線パターンと離間して設けられた第２の配線パターンと、を一表面に有するセラミックス基板を、さらに備え、
前記第１の半導体チップは、前記第１の電極を介して前記第１の配線パターン上に電気的に接続して設けられ、
前記ターミナルリードの前記一端とは反対側の他端は、前記第２の配線パターン上に電気的に接続され、
ていることを特徴とする請求項１〜９のいずれか１つに記載の半導体装置。
【請求項１３】
第３の電極と、前記第３の電極とは反対側に設けられた第４の電極と、を有し、前記第３の電極と前記第４の電極との間に流れる電流を制御する第５の電極を前記第４の電極側の表面に有する第２の半導体チップをさらに備え、
前記セラミックス基板は、前記一表面に、前記第１の配線パターンに関して前記第２の配線パターンとは反対側に設けられた第３の配線パターンをさらに有し、
前記第２の半導体チップは、前記第３の電極を介して前記第１の配線パターン上に電気的に接続するよう設けられ、
前記第２の半導体チップの前記第４の電極は、前記第２の配線パターンに電気的に接続され、
前記第２の半導体チップの前記第５の電極は、前記第３の配線パターンに電気的に接続され、
ていることを特徴とする請求項１２記載の半導体装置。
【請求項１４】
表面に前記セラミックス基板が搭載された金属放熱板と、
前記金属放熱板の前記表面上で前記セラミックス基板を取り囲む環状構造を有する樹脂ケースと、
前記樹脂ケースの前記金属放熱板とは反対側の前記環状構造の開口部に設けられた樹脂蓋と、
前記樹脂蓋を貫通し前記樹脂蓋に固定され前記第１の配線パターン上に電気的に接続された第１の外部取り出し端子と、
前記樹脂蓋を貫通し前記樹脂蓋に固定され前記第２の配線パターン上に電気的に接続された第２の外部取り出し端子と、
前記樹脂蓋を貫通し前記樹脂蓋に固定され前記第３の配線パターン上に電気的に接続された第３の外部取り出し端子と、
前記ケース内に充填され、前記第１の半導体チップ及び前記第２の半導体チップを覆うシリコーンゲルと、
をさらに備えたことを特徴とする請求項１３記載の半導体装置。
【請求項１５】
前記第１の電極は、カソード電極であり、
前記第２の電極は、アノード電極であることを特徴とする請求項１２〜１４のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
後述する実施形態は、半導体装置に関する。
【背景技術】
【０００２】
インバータ等に用いられるパワーモジュールなどの半導体装置は、配線パターンが表面に設けられたセラミックス基板上にＩＧＢＴ（Insulated Gate Bipolar Transistor）とこれに逆並列接続された環流ダイオードとを有する。ＩＧＢＴやダイオードなどの半導体チップの表面にある電極は、セラミックス基板上の配線パターンにボンディングワイヤ又は短冊状の金属片など（以後、引出リード）により引き出され、その後、外部取り出し端子により配線パターンからパッケージの外へ引き出される。半導体チップ表面の電極と引出リードは、半田により電気的に接続される。近年、半導体チップの特性が向上し小型化している。特に環流ダイオードに関しては、Ｓｉ（シリコン）に替わってＳｉＣ（炭化シリコン）で構成されるようになり、小型化が進んでいる。半導体チップが小型化することによって、電流密度が増大し、半導体チップからの発熱量が増大する。発熱量の増大により、半導体チップのオン・オフによる温度サイクルの振れが大きくなる。この温度サイクルは、半導体チップと引出リードとの熱膨張計数差によって生じるストレスのサイクルを引き起こし、半田に金属疲労を引き起こす。この結果、半導体チップは動作不良を引き起こす。電流密度が高い動作においても、温度サイクルに対する信頼性が高い半導体装置が望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１０９８８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
温度サイクルに対する信頼性が高い半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態の半導体装置は、第１の半導体チップと、緩衝体と、ターミナルリードと、を備える。第１の半導体チップは、第１の電極と、前記第１の電極とは反対側に設けられた第２の電極とを有し、第１の電極と第２の電極との間に電流が流れる。緩衝体は、第２の電極に電気的に接続された下部金属箔と、下部金属箔を介して第２の電極上に設けられたセラミックス片と、セラミックス片の下部金属箔とは反対側に設けられ下部金属と電気的に接続された上部金属箔と、を有する。ターミナルリードは、一端が、上部金属箔上に設けられ、上部金属箔と電気的に接続される。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る半導体装置の（ａ）要部斜視図、（ｂ）（ａ）の一部拡大図。
【図２】第１の実施形態に係る半導体装置の図１のＡ−Ａ線における断面図。
【図３】第１の実施形態に係る半導体装置の図１のＡ−Ａ線断面図における緩衝体の断面拡大図。
【図４】第２の実施形態に係る半導体装置の図２の断面図における緩衝体の断面拡大図。
【図５】第３の実施形態に係る半導体装置の斜視図。
【図６】第３の実施形態に係る半導体装置の図５のＢ−Ｂ線における断面図。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態について図を参照しながら説明する。実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。
【０００８】
（第１の実施形態）
図１から図３を用いて、第１の実施形態に係る半導体装置について説明する。図１は、第１の実施形態に係る半導体装置１００の、（ａ）要部を模式的に示した斜視図、及び、（ｂ）環流ダイオードとして用いているＦＲＤ（Fast Recovery Diode）２周辺を拡大して模式的に示した斜視図である。図２は、図１（ａ）のＡ−Ａ線における断面図である。図３は、図２の断面図における緩衝体６を拡大して示した断面図である。
【０００９】
図１〜図３に示したように、第１の実施形態に係る半導体装置は、金属放熱板１４、セラミックス基板９、ＦＲＤチップ（主として第１の半導体チップ）２、ＩＧＢＴ（Insulated Gate Bipolar Transistor）チップ（第１の半導体チップ又は第２の半導体チップ）１１、緩衝体６、ターミナルリード７、及びボンディングワイヤ１２、を備える。第１の実施形態に係る半導体装置１００は、実施形態の一例として、ＩＧＢＴチップ１１のエミッタ−コレクタ間に環流ダイオードが逆並列に接続された例を示す。環流ダイオードのチップ２としては、ＦＲＤのチップが一例として用いられるが、ＳＢＤ（Schottkey Barrier Diode）のチップを用いることもできる。また、ＩＧＢＴチップ１１の替わりに、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）又はＩＥＧＴ（Injection Enhanced Gate Transistor）など、第１と第２の電極との間に流れる電流をゲート電極で制御される半導体素子のチップを用いることができる。
【００１０】
セラミックス基板９は、セラミックスからなり、その一表面には、回路配線のために、例えば、コレクタパターン（第１の配線パターン）１、エミッタパターン（第２の配線パターン）８、及びゲートパターン（第３の配線パターン）１０を有する。これらの配線パターンは、一例として厚さが０．３ｍｍ程度の銅（Ｃｕ）箔（銅の板状の薄いもの）が用いられる。厚さやパターン形状は、回路配線の用途に応じて設計される。銅箔以外にも、例えば、アルミニウム（Ａｌ）箔などの他の金属箔とすることも可能である。コレクタパターン１、エミッタパターン８、及びゲートパターン１０は、例えば、銀鑞によりセラミックス基板の上記一表面に固定される。セラミックス基板１は、熱伝導性が高く、絶縁性が高く、熱膨張係数が小さいものが好ましい。
【００１１】
セラミックス基板１は、上記コレクタパターン１、エミッタパターン８、及びゲートパターン１０が設けられた表面とは反対側の表面に、銅箔１３をさらに有する。この銅箔１３も、アルミニウム箔又は他の金属箔とすることが可能である。セラミックス基板１は、銅箔１３及び半田３を介して金属放熱板１４の一表面上に固定される。
【００１２】
ＩＧＢＴチップ１１は、下面にコレクタ電極（第１の電極又は第３の電極）、下面とは反対側の上面にエミッタ電極（第２の電極又は第４の電極）及びゲート電極（制御電極又は第５の電極）を有し、オン状態の時は、コレクタ電極からエミッタ電極に向かって電流が流れる（各電極の詳細は図示せず）。この電流は、ゲート電極によって制御される。ＩＧＢＴチップ１１は、コレクタ電極を介して、セラミックス基板１上のコレクタパターン１上に設けられる。コレクタ電極は、例えば半田を介して（図示せず）、コレクタパターン１と電気的に接続される。
【００１３】
ＩＧＢＴチップ１１のエミッタ電極は、ボンディングワイヤ１２によりエミッタパターン８に電気的に接続される。ボンディングワイヤ１２は、例えば、アルミニウムより構成されるが、銅などの他の金属でも可能である。ボンディングワイヤ１２は、エミッタ電極及びエミッタパターン８と、半田又は超音波接合により電気的に接続される。ボンディングワイヤ１２は、複数本で用いられる。複数本用いることにより、ボンディングワイヤ１２の電流が流れる断面積を増やし、ボンディングワイヤ１２に流れる電流密度を低減することができる。
【００１４】
ＩＧＢＴチップ１１のゲート電極は、上記と同様にして、ボンディングワイヤ１２によりゲート配線パターン１０に電気的に接続される。ゲート電極を流れる電流は、エミッタ電極に流れる電流と比べて非常に少ないので、ボンディングワイヤ１２は一本で十分である。
【００１５】
コレクタパターン１、エミッタパターン８、及びゲートパターン１０は、それぞれ、図示しない部分で外部取り出し端子により図示しないコレクタ端子、エミッタ端子、ゲート端子に接続される。
【００１６】
ＦＲＤチップ２は、下面にカソード電極（第１の電極）を有し、下面とは反対側の上面にアノード電極（第２の電極）を有する（各電極の詳細は図示せず）。ＦＲＤチップ２は、窒化シリコン（ＳｉＣ）により構成される。これにより、Ｓｉにより構成される場合と比べてＦＲＤチップが低抵抗を有することとなるので、ＦＲＤチップ２のチップ面積を縮小することができる。本実施形態に係るＦＲＤチップ２の面積は、４．０ｍｍ×４．０ｍｍである。
【００１７】
ＦＲＤチップ２は、カソード電極を介してコレクタパターン１上に設けられる。カソード電極は、例えば半田を介して（図示せず）コレクタパターン１と電気的に接続される。アノード電極は、緩衝体６を介してターミナルリード７と電気的に接続される。
【００１８】
緩衝体６は、セラミックス片４とこれを上下に挟み電気的に接続された金属箔５からなる。すなわち、緩衝体６は、ＦＲＤチップ２のアノード電極に電気的に接続された下部金属箔５Ｂと、この下部金属箔５ｂを介してアノード電極上に設けられたセラミックス片４と、セラミックス片４の下部金属箔５ｂとは反対側に設けられ下部金属箔５ｂと電気的に接続された上部金属箔５ａとを有する。下部金属箔５ｂと上部金属箔５ａとは、接続導体５ｃにより電気的に接続される。緩衝体６の下部金属箔５ｂは、ＦＲＤチップ２のアノード電極と半田３により電気的に接続される。セラミックス片４は、ターミナルリードに用いられる銅又はアルミニウムなどの金属よりも熱膨張係数が小さく、窒化シリコン又はシリコンと熱膨張係数が近いセラミックスが用いられる。例えば、Ａｌ２Ｏ３（アルミナ）、ＡｌＮ（窒化アルミニウム）、ＢＮ（窒化臭素）、又はＳｉＮ（窒化珪素）等を用いることができる。セラミックス片４の厚みは、例えば、０．３２ｍｍである。
【００１９】
本実施形態に係る半導体装置１００では、セラミックス片４の側端部において、接続導体５ｃは、下部金属箔５ｂと上部金属箔５ａとを電気的に接続する。接続導体５ｃ、下部金属５ｂ、及び上部金属５ａは、同一材料で一体的に形成される。例えば、厚さが０．３ｍｍの１つの銅箔をＵ字状に曲げることにより、又は、Ｕ字状に金型成形することにより、接続導体５ｃ、下部金属５ｂ、及び上部金属５ａを一体的に有する金属箔５が形成される。金属箔５は、銅以外にも、アルミニウム又は他の金属とすることも可能である。下部金属箔５ｂ及び上部金属箔５ａは、セラミックス基板とは例えば銀鑞により接着される。
【００２０】
ターミナルリード７は、一端で緩衝体６の上部金属箔５ａと電気的に接続される。また、ターミナルリード７の他端は、エミッタパターンと電気的に接続される。ターミナルリード７は、帯状の又は短冊状の金属片からなり、本実施形態の場合は、幅２．５ｍｍで厚さが０．４ｍｍの銅片である。ターミナルリード７は、その両端（前述の一端と他端）が両端以外の部分よりもセラミックス基板１側になるように、長手方向において屈曲している。ターミナルリード７は、銅以外にもＡｌなどの他の金属で構成することも可能であり、幅と厚さは、流れる電流の量により設定される。ターミナルリード７は、緩衝体６の上部金属箔５ａ及びエミッタパターン８とは、半田又は超音波接合により電気的に接続されることができる。
【００２１】
以上のように構成される本実施形態に係る半導体装置１００は、以下の特徴を有する。ＦＲＤチップ２は、負荷のインダクタンス成分により生じる環流電流を半導体装置１００中に流すための、環流ダイオードとして機能する。モーター駆動用のインバータ回路などに半導体装置１００が用いられると、環流ダイオードに流れる環流電流は、５０Ａを超える大電流となる。このような大電流がＦＲＤチップ２に流れると、ＦＲＤチップ２は発熱する。
【００２２】
ここで、ＦＲＤチップ２に直接ターミナルリード７が半田を介して接続された場合を比較例として考える。この比較例の場合、この発熱により、ＦＲＤチップ２及びこれに半田３を介して接続されたターミナルリード７は熱膨張を起こす。環流電流が減衰して消失すると、放熱により、ＦＲＤチップ２とターミナルリード７は、収縮する。ＦＲＤチップを構成するＳｉ又はＳｉＣの熱膨張係数と、ターミナルリードを構成する銅又はアルミニウムの熱膨張係数とは、以下に示す影響を生じさせるほど差が大きい。両者の熱膨張計数差が大きいので、上記熱膨張と上記収縮により、両者を接合する半田３に大きなストレスが印加される。半導体装置がオン状態とオフ状態を繰り返すことで、温度サイクルが生じる。この温度サイクルが、ストレスのサイクルを発生させ、ＦＲＤチップ２とターミナルリード７とを接合する半田３の金属疲労を引き起こし、半田３が劣化する。この結果、温度サイクルを経たことで、半導体装置は、通電不良を引き起こすなどの特性不良を有するようになる。
【００２３】
しかしながら、本実施形態に係る半導体装置１００は、上記比較例とは違い、ＦＲＤチップ２とターミナルリード７との間に、緩衝体６を備える。緩衝体６は、セラミックス片４を下部金属箔５ｂと上部金属箔５ａとにより上下で挟んだ構造である。下部金属箔５ｂと上部金属箔５ａとは、セラミックス片４に銀鑞などの接着剤で固着されており、セラミックス片４が０．２ｍｍ以上の厚さであれば、緩衝体６の熱膨張係数は、経験的にほぼセラミックス片４の熱膨張係数できまるとみなせる。セラミックス片４は、Ｓｉ又はＳｉＣと熱膨張係数が非常に近いＡｌ２Ｏ３、ＡｌＮ、ＢＮ、又はＳｉＮにより構成されるので、緩衝体６の熱膨張係数は、ＦＲＤチップ２の熱膨張係数とほぼ等しいと見なせる。
【００２４】
この結果、ＦＲＤチップ２、緩衝体６、及びターミナルリード７のそれぞれの接合部には、熱膨張係数の差によるストレスの発生が抑制される。温度サイクルが発生しても、ＦＲＤチップ２と緩衝体６とを接合する半田３の劣化が抑制される。緩衝体６とターミナルリード７とは、超音波接合により接合されているときは、温度サイクルによる接合不良が発生しにくい。半田により接合されている場合でも、本実施形態では、ターミナルリード７とＦＲＤチップ２との間に緩衝体６が存在するので、ＦＲＤチップ２の発熱は、ターミナルリード７と緩衝体６との接合へはほとんど影響を与えない。
【００２５】
以上説明したように、本実施形態に係る半導体装置１００は、ＦＲＤチップ２とターミナルリード７との間に緩衝体６を備えることにより、温度サイクルが発生しても通電不良の発生が抑制され、信頼性が向上する。
【００２６】
（第２の実施形態）
第２の実施形態に係る半導体装置について図４を用いて説明する。図４は、本実施形態に係る半導体装置２００の図２に相当する断面図における緩衝体の断面拡大図である。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。
【００２７】
本実施形態に係る半導体装置２００は、図２に緩衝体６の断面図を示したとおり、第１の実施形態に係る半導体装置１００とは、緩衝体６の構造において相異する。本実施形態に係る半導体装置２００においては、接続導体５ｃは、セラミックス片４を貫通する孔４ａに設けられている。この接続導体５ｃは、例えば、銀鑞１５により構成される。製造工程の一例を示すと、セラミックス片４の上面と下面の表面全体に銀鑞１５を設け、下部金属箔５ｂ及び上部金属箔５ａをセラミックス片４の下面及び上面にそれぞれ銀鑞を介して接合させる。これにより、セラミックス片４と下部金属箔５ｂ及び上部金属箔５ａとの間にある銀鑞１５が、セラミックス片４の孔４ａに侵入して充填される。この結果、接続導体５ｃは、セラミックス片４を貫通する孔４ａに充填された銀鑞１５により構成される。下部金属箔５ｂ及び上部金属箔５ａは、接続導体５ｃにより電気的に接続される。
【００２８】
本実施形態に係る半導体装置２００は、第１の実施形態に係る半導体装置１００と同様に、ＦＲＤチップ２とターミナルリード７との間にＦＲＤチップ２の熱膨張係数とほぼ等しい熱膨張係数を有するセラミックス片４を有する緩衝体６を備えることにより、温度サイクルが発生しても通電不良の発生が抑制され、半導体装置２００の信頼性が向上する。
【００２９】
（第３の実施形態）
第３の実施形態に係る半導体装置について図５及び図６を用いて説明する。図５は、本実施形態に係る半導体装置３００を模式的に示した斜視図である。図６は、図５のＢ−Ｂ線における断面図を模式的に示す。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。
【００３０】
図５及び図６に示したように、本実施形態に係る半導体装置３００は、第１の実施形態で用いていた複数本のボンディングワイヤ１２に替えて、ＩＧＢＴ１１のエミッタ電極とエミッタパターン８とを２本のターミナルリード７７を用いている点で、第１の実施形態に係る半導体装置１００と相異する。本実施形態に係る半導体装置３００では、ＦＲＤチップ２（第１の半導体チップ）とエミッタパターン８（第２の配線パターン）とがターミナルリード７により電気的に接続されるのと同様に、ＩＧＢＴチップ１１（第２の半導体チップ）のエミッタ電極とエミッタパターン８とが２本のターミナルリード７７により電気的に接続される。
【００３１】
すなわち、ＩＧＢＴチップ１１のエミッタ電極は、緩衝体６６を介して２本のうちのそれぞれのターミナルリード７７と電気的に接続される。ＩＧＢＴチップ１１のエミッタ電極とエミッタパターン８とを接続する緩衝体６６の構造及びターミナルリード７７の構造は、それぞれ、ＦＲＤチップ２のアノード電極とエミッタパターン８とを接続する緩衝体６の構造及びターミナルリード７の構造と全く同様である。ただし、それぞれの寸法は、それぞれのチップの仕様に対応させて設定される。
【００３２】
本実施形態に係る半導体装置３００は、第１の実施形態に係る半導体装置１００においてさらに具体的なパッケージ構造を有する。半導体装置３００は、樹脂ケース１６と、樹脂蓋１７と、第１の外部取り出し端子と、第２の外部取り出し端子と、第３の外部取り出し端子と、シリコーンゲル１９と、をさらに備える。
【００３３】
樹脂ケース１６は、金属放熱板１４のセラミックス基板１が搭載された表面上で、セラミックス基板１を取り囲む環状構造を有する。樹脂ケース１６は、例えば、ＰＰＳ（Poly Phenylene Sulfide）又はＰＢＴ（Poly Butylene Terephthalate）などの樹脂で構成される。樹脂ケース１６は、金属放熱板とは反対側の上部で環状構造の開口部を有する。樹脂蓋１７は、この開口部に設けられ、樹脂蓋１７を貫通する第１の外部取り出し端子（図示せず）、第２の外部取り出し端子１８Ｅ、及び第３の外部取り出し端子１８Ｇを有する。これらの外部取り出し端子は、樹脂蓋１７により固定される。樹脂蓋１７は、樹脂ケース１６と同じ樹脂材料で構成される。
【００３４】
第１の外部取り出し端子の一端は、セラミックス基板１上のコレクタパターン１に電気的に接続される。第１の外部取り出し端子の他端は、樹脂蓋１７の外側でコレクタ端子に接続される。第２の外部取り出し端子１８Ｅの一端は、セラミックス基板１上のエミッタパターン８に電気的に接続される。第２の外部取り出し端子１８Ｅの他端は、樹脂蓋１７の外側でエミッタ端子に電気的に接続される。第３の外部取り出し端子１８Ｇの一端は、ゲートパターン１０に電気的に接続される。第３の外部取り出し端子１８Ｇの他端は、樹脂蓋１７の外側でゲート端子に電気的に接続される。
【００３５】
樹脂ケース１６、樹脂蓋１７、及び金属放熱板１４により囲まれた内部には、シリコーンゲル１９が充填される。シリコーンゲル１９は、ＦＲＤチップ２、ＩＧＢＴチップ１１、コレクタパターン１、エミッタパターン８、ゲートパターン１０、緩衝体６、６６、及びターミナルリード７、７７を覆う。
【００３６】
本実施形態に係る半導体装置３００は、第１の実施形態に係る半導体装置１００と同様に、ＦＲＤチップ２とターミナルリード７との間にＦＲＤチップ２の熱膨張係数とほぼ等しい熱膨張係数を有するセラミックス片４を有する緩衝体６を備えることにより、温度サイクルが発生しても通電不良の発生が抑制され、半導体装置３００の信頼性が向上する。
【００３７】
さらに、ＩＧＢＴチップ１１とエミッタパターン８とは、ＦＲＤチップ２と同様に緩衝体６６を介してターミナルリード７７により接続される。ＩＧＢＴチップ１１とターミナルリード７７との間にも、ＩＧＢＴチップ１１の熱膨張係数とほぼ等しい熱膨張係数を有するセラミックス片４を有する緩衝体６６を備える。このことにより、温度サイクルが発生してもＩＧＢＴチップ１１においても通電不良の発生が抑制され、信頼性が向上する。
【００３８】
以上示した実施形態に係る半導体装置１００〜３００は、ＩＧＢＴチップ１１とＦＲＤチップ１１が逆並列接合された構造を有する。しかしながら、本発明における効果は、これらに限られることなく、例えば、半導体装置が、ＦＲＤチップ２だけを備える場合、又は、ＩＧＢＴチップ１１だけを備える場合においても、同様にして適用可能である。すなわち、半導体装置は、少なくとも、半導体チップとターミナルリードとが、セラミックスを有する緩衝体を介して電気的に接合された構造を備えることで、温度サイクルに対して信頼性が向上する。
【００３９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４０】
１  コレクタパターン
２  ＦＲＤチップ
３  半田
４、４４  セラミックス片
４ａ  ビア
５、５ａ、５ｂ、５ｃ、５５  銅箔
６、６６  緩衝体
７、７７  ターミナルリード
８  エミッタパターン
９  セラミックス基板
１０  ゲートパターン
１１  ＩＧＢＴチップ
１２  ボンディングワイヤ
１３  銅箔
１４  金属放熱板
１５  銀鑞
１６  樹脂ケース
１７  樹脂上蓋
１８Ｅ、１８Ｇ  外部取り出し端子
１９  シリコーンゲル
１００、２００、３００  半導体装置
【図１】
2013069782.tif 000003
【図２】
2013069782.tif 000004
【図３】
2013069782.tif 000005
【図４】
2013069782.tif 000006
【図５】
2013069782.tif 000007
【図６】
2013069782.tif 000008