(57)【要約】【課題】簡単な駆動回路で、ソース、ドレイン電極がどのような電圧であっても確実にゲートをオン、オフすることが可能な双方向トランジスタを提供する。【解決手段】Ｓｉ（１１１）基板１１と、Ｓｉ（１１１）基板１１上に積層されたＧａＮ層１３と、ＧａＮ層１３上に積層され、ＧａＮ層１３とヘテロ接合されたＡｌＧａＮ層１５と、ＡｌＧａＮ層１５の表面に形成された２つのオーミック電極１８２、１８３と、２つのオーミック電極１８２、１８３の間のＡｌＧａＮ層１５の表面から、ＧａＮ層１３の内部に亘って形成されたゲート電極１８１と、ＧａＮ層１３に内包され、所定の電位に固定される電位固定部１４とを備え、電位固定部１４は、ゲート電極１８１とゲート絶縁膜１７を介して重畳する位置に配置されていることを特徴とする。【選択図】図１
2013225594.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に積層された第１のＧａＮ系化合物を含む第１の半導体層と、
前記第１の半導体層上に積層され、前記第１のＧａＮ系化合物とヘテロ接合された第２のＧａＮ系化合物を含む第２の半導体層と、
前記第２の半導体層の表面に形成された２つのオーミック電極と、
前記２つのオーミック電極の間の前記第２の半導体層の表面から、前記第１の半導体層の内部に亘って形成されたゲート電極と、
前記第１の半導体層に内包され、所定の電位に固定される電位固定部とを備え、
前記電位固定部は、前記ゲート電極とゲート絶縁膜を介して重畳し、前記オーミック電極と重畳しない位置に配置されていることを特徴とする双方向トランジスタ。
【請求項２】
前記電位固定部は、ｎ型半導体層又はｐ型半導体層からなることを特徴とする請求項１記載の双方向トランジスタ。
【請求項３】
前記第１の半導体層はＧａＮ半導体層からなり、
前記第２の半導体層はＡｌＧａＮ半導体層からなり、
前記電位固定部はｐ型半導体層からなることを特徴とする請求項２記載の双方向トランジスタ。
【請求項４】
前記第１の半導体層はＧａＮ半導体層からなり、
前記第２の半導体層はＡｌＧａＮ半導体層からなり、
前記電位固定部はｎ型半導体層からなることを特徴とする請求項２記載の双方向トランジスタ。
【請求項５】
前記電位固定部は、前記ゲート酸化膜と接していることを特徴とする請求項１記載の双方向トランジスタ。
【請求項６】
前記第１の半導体層が積層されていない前記基板の表面から前記電位固定部に亘って形成され、該電位固定部と電気的に接続する接続部を更に備える請求項１記載の双方向トランジスタ。
【請求項７】
前記接続部は、当該双方向トランジスタの基準電位点に接続されることを特徴とする請求項６記載の双方向トランジスタ。
【請求項８】
第１のＧａＮ系化合物を含む第１の半導体層と、該第１の半導体層上に積層され該第１のＧａＮ系化合物とヘテロ結合された第２のＧａＮ系化合物を含む第２の半導体層と、該第１の半導体層に内包され、所定の電位に固定される電位固定部とを備える基板の、該電位固定部と対向する位置に、該第２のＧａＮ系化合物の表面から該第１の半導体層の内部に亘ってエッチングしてトレンチを形成するステップと、
前記第２の半導体層の表面から前記第１の半導体層の内部に亘ってエッチングして形成された前記トレンチに、ゲート絶縁膜を介して前記ゲート電極を形成するステップと、
前記第２の半導体層の表面における前記電位固定部と重畳しない位置に、２つのオーミック電極を、該オーミック電極の間に前記ゲート電極が位置するように形成するステップとを有する双方向トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つのオーミック電極間で双方向に電流を流すことが可能なＧａＮ系化合物を用いた双方向トランジスタ、及び、その製造方法に関する。
【背景技術】
【０００２】
マトリクスコンバータは、交流−交流直接変換を行うため、電圧形ＰＷＭインバータを用いて交流−直流−交流変換する場合に比べて効率が高いという特徴がある。このようなマトリクスコンバータには、双方向に電流を流せる双方向スイッチが必要である。
【０００３】
このような双方向スイッチには、Ｓｉに比べて高耐圧で低抵抗なワイドギャップ半導体であるＧａＮ系化合物からなる双方向トランジスタを用いることが、更なる高効率を実現する観点から適している。
【０００４】
例えば、特許文献１に記載されているように、双方向トランジスタには、大きく分けて、シングルゲート型とダブルゲート型が存在する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−４０７０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
シングルゲート型は、ソース電極とゲート電極との間を広げ、ソースに高電圧をかけても耐圧が持つようにしたタイプである。ＧａＮ系化合物からなる横型トランジスタを用いた双方向トランジスタでは、高抵抗のＧａＮ層の上にソース電極とドレイン電極とゲート電極とが存在するため、ゲート電極直下の電位がソース電極とドレイン電極との中間電位となる。したがって、ゲートをオフにするために負電源電圧を印加しても、オフにすることができない場合がある。
【０００７】
これに対して、ダブルゲート型では、ソース電極又はドレイン電極が、ゲート電極と近いので、ゲート電極直下の電位は、ほぼ近くのソース電極又はドレイン電極と同じと考えられるが、ゲート電極の絶対電位が、当該トランジスタの基準電位点（グランド電位ともいう。）に比べて高くなるため、ゲート駆動回路をグランドから浮かす必要があり、結果として、駆動回路が複雑になるという欠点がある。
【０００８】
以上のように、従来の双方向トランジスタでは、シングルゲート型でソース電極又はドレイン電極の電圧によってはゲートをオフすることができなかった。また、ダブルゲート型ではゲート駆動回路が複雑になる欠点があった。
【０００９】
本発明は、このような実情に鑑みて提案されたものであり、簡単な駆動回路で、ソース、ドレイン電極がどのような電圧であっても確実にゲートをオン、オフすることが可能な双方向トランジスタ、及び、その製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る双方向トランジスタは、基板と、基板上に積層された第１のＧａＮ系化合物を含む第１の半導体層と、第１の半導体層上に積層され、第１のＧａＮ系化合物とヘテロ接合された第２のＧａＮ系化合物を含む第２の半導体層と、第２の半導体層の表面に形成された２つのオーミック電極と、２つのオーミック電極の間の第２の半導体層の表面から、第１の半導体層の内部に亘って形成されたゲート電極と、第１の半導体層に内包され、所定の電位に固定される電位固定部とを備え、電位固定部は、ゲート電極とゲート絶縁膜を介して重畳する位置に配置されていることを特徴とする。
【００１１】
また、本発明に係る双方向トランジスタの製造方法は、第１のＧａＮ系化合物を含む第１の半導体層と、第１の半導体層上に積層され第１のＧａＮ系化合物とヘテロ結合された第２のＧａＮ系化合物を含む第２の半導体層と、第１の半導体層に内包され、所定の電位に固定される電位固定部とを備える基板の、電位固定部と対向する位置に、第２のＧａＮ系化合物の表面から第１の半導体層の内部に亘ってエッチングするステップと、第２の半導体層の表面から電位固定部の表面に亘ってエッチングされた基板の孔部に、ゲート絶縁膜を介してゲート電極を形成するステップと、２つのオーミック電極を、オーミック電極の間にゲート電極が位置するように形成するステップとを有する。
【発明の効果】
【００１２】
本発明は、ゲート電極とゲート絶縁膜を介して重畳し、オーミック電極と重畳しない位置に、所定の電位に固定される電位固定部が配置されているので、ゲート電極直下の電位を固定することができる。このため、本発明は、簡単な駆動回路で、ソース電極とドレイン電極とがどのような電圧であっても確実にゲートをオン、オフすることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明が適用された双方向トランジスタの構成を説明するための断面模式図である。
【図２】図２（Ａ）乃至図２（Ｊ）は、本発明が適用された双方向トランジスタを製造する製造工程について説明するための断面模式図である。
【図３】ゲート電極側にボディー電極を形成する工程について説明するための図である。
【図４】図４（Ａ）乃至図４（Ｃ）は、ゲート電極側にボディー電極を形成する工程について説明するための断面模式図である。
【発明を実施するための形態】
【００１４】
本発明は、２つのオーミック電極間で双方向に電流を流すことが可能なＧａＮ系化合物を用いた双方向トランジスタ、及び、その製造方法に関する。
【００１５】
本発明が適用された本実施の形態に係る双方向トランジスタ１は、例えば図１に示すように、Ｓｉ（１１１）基板１１上に積層されたＧａＮ層１３と、ＧａＮ層１３上に積層され、ＧａＮ層１３とヘテロ接合されたＡｌＧａＮ層１５とを備える。さらに、双方向トランジスタ１は、ＡｌＧａＮ層１５の表面に形成された２つのオーミック電極１８２、１８３と、２つのオーミック電極１８２、１８３の間のＡｌＧａＮ層１５の表面から、ＧａＮ層１３の内部に亘って形成されたゲート電極１８１と、ＧａＮ層１３に内包された電位固定部１４とを備える。
【００１６】
また、双方向トランジスタ１は、ＧａＮ層１３ａとＡｌＧａＮ層１５とがヘテロ結合された界面に、２次元電子ガス層１３１が形成され、ｎチャネルのキャリアが発生し、双方向スイッチとして機能する。また、電位固定部１４は、後述する製造工程によって、ゲート電極１８１とゲート絶縁膜１７を介して重畳する位置に配置される。また、側面がＳｉＯ２層１９３に覆われたボディー電極２０を、ＳｉＯ２層１９２が成膜されているＳｉ（１１１）基板の裏面１１ｂから電位固定部１４に亘って形成し、電位固定部１４と電気的に接続する。
【００１７】
以上のような構成からなる双方向トランジスタ１を製造する具体的な製造方法について、図２を参照して説明する。
【００１８】
まず、図２（Ａ）に示すように、本発明に係る基板の具体例として、Ｓｉ（１１１）基板１１を準備し、このＳｉ（１１１）基板１１をＭＯＣＶＤ装置内に導入して、次のような結晶成長を行うことにより、バッファ層１２を形成する。すなわち、Ｓｉ（１１１）基板１１の表面１１ａに厚さ１００ｎｍのＡｌＮを成長させ、その後、厚さ２０ｎｍのＡｌＮと厚さ２００ｎｍＧａＮを交互に８回繰り返し成長させることにより、バッファ層１２を形成する。
【００１９】
次に、図２（Ｂ）に示すようにして、本発明に係る第１のＧａＮ系化合物の具体例として、炭素濃度が１×１０１９ｃｍ−３以上の高抵抗ＧａＮ層１３ａを、バッファ層１２の表面から厚さ５００ｎｍまで成長させる。
【００２０】
次に、図２（Ｃ）に示すようにして、ＧａＮ層１３ａの表面に、後述するトレンチ１６を形成するのに行われるエッチング処理のエッチストップ層として、例えばＡｌＮ層を厚さ１００ｎｍ成長させ、その後ｐ型ＧａＮ層を厚さ１００ｎｍ成長させることによって、後述する固定電位部１４となるボディー層１４ａを形成する。なお、ＧａＮ層１３ａの表面に、ＡＩＮ層を介することなく、直接ボディー層１４ａを成長させてもよい。
【００２１】
なお、ボディー層１４ａは、ｐ型ＧａＮ層に限らず、ｐ型半導体又はｎ型半導体であってもよい。ここで、後述の工程で説明するように、ＧａＮ層１３ａの表面にＡｌＧａＮ層１５が積層される積層構造を採用する場合には、ＧａＮ層１３ａとＡｌＧａＮ層１５とがヘテロ結合された界面に、２次元電子ガス層１３１が形成されｎチャネルのキャリアが発生する。したがって、このような積層構造を採用する場合には、ボディー層１４ａとして、ｎチャネルとは異なるｐ型ＧａＮ層などのｐ型半導体を用いた方が、後述のオーミック電極１８２、１８３に印加される電圧の影響をできるだけ受けないように、ゲート電極１８１直下の電位を固定できるという点で特に好ましい。
【００２２】
次に、図２（Ｄ）に示すようにして、フォトリソグラフィーとドライエッチングにより、固定電位部１４となる領域以外の部分のボディー層１４ａを除去する。
【００２３】
次に、図２（Ｅ）に示すようにして、再びＭＯＣＶＤ装置内にＳｉ（１１１）基板１１を戻し、第１のＧａＮ系化合物の具体例として、炭素濃度が１×１０１７ｃｍ−３以下の低抵抗ＧａＮを厚さ１００ｎｍ成長させることで、固定電位部１４を内包するＧａＮ層１３を形成する。
【００２４】
次に、図２（Ｆ）に示すようにして、ＧａＮ層１３の表面に、第１のＧａＮ系化合物とヘテロ結合される本発明に係る第２のＧａＮ系化合物の具体例として、Ａｌ組成が２５％のＡｌＧａＮを２５ｎｍ成長させて、ＡｌＧａＮ層１５を形成する。
【００２５】
次に、図２（Ｇ）に示すようにして、後述するゲート電極１８１になる部分を、フォトリソグラフィーとドライエッチングにより、Ｓｉ（１１１）基板１１の厚み方向に、ＡｌＧａＮ層１５の全てとＧａＮ層１３を２５ｎｍ程度削り、さらにフォトリソグラフィーとドライエッチングにより固定電位部１４の表面が露出するまでエッチングすることで、トレンチ１６を形成する。このようにして、電位固定部１４と対向する位置に、ＡｌＧａＮ層１５の表面からＧａＮ層１３の内部に亘ってエッチングすることで、トレンチ１６を形成する。
【００２６】
トレンチ１６は、ＧａＮ層１３の内部に亘ってエッチングして形成すればよいが、特に固定電位部１４の表面が露出するまでエッチングして形成することで、後述するように、オーミック電極１８２、１８３の影響をより抑えながらゲート電極１８１直下の電位を固定することができる。
【００２７】
その後、トレンチ１６とＡｌＧａＮ層１５の表面全体とを覆うようにして、ＰＥＣＶＤ装置を用いて、例えば厚さが６０ｎｍのＳｉＯ２からなるゲート酸化膜１７を成膜する。
【００２８】
次に、図２（Ｈ）に示すようにして、濃度が１×１０２０ｃｍ−３以上となるようにＢをドーピングしたポリシリコンを成膜し、フォトリソグラフィーとドライエッチングによりゲート電極部分１８１以外を除去する。このようにしてトレンチ１６に、ゲート酸化膜１７を介してゲート電極１８１を形成する。
【００２９】
次に、図２（Ｉ）に示すようにして、Ｓｉ（１１１）基板１１の裏面１１ｂにＳｉＯ２膜１９１を厚さ２μｍ成膜し、その後レジストでパターンニングを行う。まず、フッ酸又はフッ素系のドライエッチングによりＳｉ（１１１）基板１１の裏面１１ｂまでＳｉＯ２膜１９１を除去し、ボッシュ法によりバッファ層１２が露出するまでエッチングする。その後レジストを除去して、塩素系ガスを使ったドライエッチングにより、電位固定部１４が露出するまでエッチングする。ここで、このエッチング深さをプラズマモニタなどで監視し、電位固定部１４が露出する深さでエッチングが止まるようにして、Ｓｉ（１１１）基板１１の裏面１１ｂから電位固定部１４が露出する深さに亘るトレンチ１９２を形成する。なお、Ｓｉ（１１１）基板１１にバッファ層１２を成長させる処理の前など、本製造工程の初期段階において、Ｓｉ（１１１）基板１１の裏面１１ｂを研磨して、上述したトレンチ１９２に対応する凹部を予め形成してもよい。
【００３０】
その後、トレンチ１９２を覆うように、厚さ２μｍのＳｉＯ２層１９３を新たに成膜する。そして、フッ素系ガスを使ったドライエッチングにより、トレンチ１９２の溝側壁のＳｉＯ２層１９３を残しつつ、トレンチ１９２の溝底のＳｉＯ２層１９３を除去する。
【００３１】
次に、図２（Ｊ）に示すようにして、トレンチ１９２の底部に、ＮｉとＡｕとを厚さがそれぞれ１０ｎｍとなるように成膜して、常圧の酸素雰囲気下で５００℃、１０分アニール処理を行う。
【００３２】
続いて、ＡｌＧａＮ層１５の表面に積層されているゲート絶縁膜１７のうち、電位固定部１４と重畳しない部分を除去して、オーミック電極１８２、１８３を形成する。具体的には、ＴｉとＡｌとの厚さがそれぞれ１００ｎｍ、５００ｎｍとなるようにオーミック電極１８２、１８３を形成し、不活性雰囲気、例えば常圧の窒素雰囲気下で６００℃、１０分アニール処理を行う。このオーミック電極１８２、１８３は、それぞれソース電極、ドレイン電極として機能する。
【００３３】
さらに、その後、ＮｉとＡｕとが成膜されアニール処理がなされたトレンチ１９２の底部に、ＴｉとＡｌとの厚さがそれぞれ１００ｎｍ、２０００ｎｍとなるように成膜して、電位固定部１４と電気的に接続されたボディー電極２０を形成する。このようなボディー電極２０を、当該トランジスタ１の基準電位点であるグランド端子ＧＮＤに接続することで、確実にオーミック電極１８２、１８３の影響をより抑えながら、ゲート電極１８１直下の電位を基準電位と同電位に固定することができる。
【００３４】
以上のような図２（Ａ）乃至図２（Ｊ）に示すような工程を実行することによって、Ｓｉ（１１１）基板１１に窒化ガリウム化合物を含む半導体層が積層され、ゲート電極１８１とオーミック電極１８２、１８３とが形成された双方向トランジスタ１を製造することができる。
【００３５】
このような本発明が適用された双方向トランジスタ１は、ゲート電極１８１とゲート絶縁膜１７を介して重畳し、オーミック電極１８２、１８３と重畳しない位置に電位固定部１４が配置されているので、オーミック電極１８２、１８３の影響をより抑えながらゲート電極１８１直下の電位を固定することができる。このため、本発明が適用された双方向トランジスタ１は、比較的簡単な駆動回路で、どのような電圧がオーミック電極に印加されても、ソース、ドレイン電極に印加されている電圧の影響を受けることなく、確実にゲート電極をオン、オフすることができる。
【００３６】
具体的には、本発明が適用された双方向トランジスタ１は、比較的簡単な駆動回路で、例えばＡｌＧａＮ／ＧａＮ等を用いたトランジスタのように高電圧がオーミック電極に印加される回路であっても、ソース、ドレイン電極に印加されている電圧の影響を受けることなく、確実にゲート電極をオン、オフすることができる。
【００３７】
なお、電位固定部１４と電気的に接続されるボディー電極は、Ｓｉ（１１１）基板１１の裏面１１ｂ側から形成する場合に限定されず、例えば図３及び図４に示すように、ゲート電極１８１側に形成するようにしてもよい。ここで、図３は、Ｓｉ（１１１）基板１１の表面を示す図であり、図４は、各部の断面形状を示す図である。
【００３８】
すなわち、ゲート電極１８１の表面から電位固定部１４が露出する深さに亘って例えば４つの孔部を形成して、露出した電位固定部１４の表面にＮｉＡｕ層２３０を積層する。続いて、ＮｉＡｕ層２３０の中央部にトレンチ２１１、２１２、２１３、２１４を形成するようにして、ＳｉＯ２からなる層間絶縁膜２２ａを積層する。この層間絶縁膜２２ａは、後述するボディー電極２２とゲート電極１８１とを電気的に絶縁する部材として機能する。続いて、トレンチ２１１、２１２、２１３、２１４に、ＮｉＡｕ層２２ａを介して電位固定部１４と電気的に接続するＴｉＡｌからなるボディー電極２２を形成する。このボディー電極２２は、グランド端子ＧＮＤに接続してもよい。
【００３９】
なお、本発明に係る双方向トランジスタは、ＭＯＳ型に限定されず、ＭＩＳ型、ＳＯＩ型デバイスにも適用してもよい。
【符号の説明】
【００４０】
１１  Ｓｉ（１１１）基板
１３  ＧａＮ層
１４  電位固定部
１５  ＡｌＧａＮ層
１８１  ゲート電極
１８２、１８３  オーミック電極
【図１】
2013225594.tif 000003
【図２−１】
2013225594.tif 000004
【図２−２】
2013225594.tif 000005
【図２−３】
2013225594.tif 000006
【図２−４】
2013225594.tif 000007
【図３】
2013225594.tif 000008
【図４】
2013225594.tif 000009