【手続補正書】
【提出日】平成26年8月8日(2014.8.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の主表面と、前記第１の主表面に対向する第２の主表面とを有する半導体層と、
前記半導体層内に形成され、光電変換が行なわれる複数の受光素子と、
前記半導体層の前記第２の主表面の上方に配置され、前記受光素子に光を供給する受光レンズと、
前記半導体層の内部に形成される位置合わせ用マークとを備え、
前記位置合わせ用マークは、前記第１の主表面から前記第２の主表面に向かって延在し、
前記位置合わせ用マークは、前記第２の主表面よりも前記受光レンズが配置される方向に突出するように形成される突起部を含む、半導体装置。
【請求項２】
前記位置合わせ用マークは前記半導体層に形成された溝部の内部の少なくとも一部を充填する、導電膜または半導体膜からなる第１の層により形成される、請求項１に記載の半導体装置。
【請求項３】
第１の主表面と、前記第１の主表面に対向する第２の主表面とを有する半導体層と、
前記半導体層内に形成され、光電変換が行なわれる複数の受光素子と、
前記半導体層の前記第２の主表面の上方に配置され、前記受光素子に光を供給する受光レンズと、
前記半導体層の内部に形成される位置合わせ用マークと、
前記受光素子との間で電気信号を入出力するトランジスタとを備え、
前記トランジスタはゲート電極を含み、
前記位置合わせ用マークは、前記第１の主表面から前記第２の主表面に向かって延在し、
前記位置合わせ用マークは前記半導体層に形成された溝部の内部の少なくとも一部を充填する、導電膜または半導体膜からなる第１の層により形成され、
前記第１の層は、前記ゲート電極と同一の層である、半導体装置。
【請求項４】
前記位置合わせ用マークは、前記第２の主表面よりも前記受光レンズが配置される方向に突出するように形成される突起部を含む、請求項３に記載の半導体装置。
【請求項５】
前記位置合わせ用マークの、前記第１および第２の主表面に沿う幅は、前記ゲート電極を構成する前記第１の層の厚みの２倍以下である、請求項３または４に記載の半導体装置。
【請求項６】
前記半導体層はシリコンの単結晶からなり、前記第１の層はシリコンまたは金属材料を含む、請求項２〜５のいずれかに記載の半導体装置。
【請求項７】
前記溝部の内部には前記第１の層の内側に形成される絶縁膜からなる第２の層をさらに含み、前記位置合わせ用マークは前記溝部の内部の前記第１および第２の層により形成される、請求項２〜６のいずれかに記載の半導体装置。
【請求項８】
前記第２の層はシリコン酸化膜またはシリコン窒化膜である、請求項７に記載の半導体装置。
【請求項９】
第１の主表面と、前記第１の主表面に対向する第２の主表面とを有する半導体層と、
前記半導体層内に形成され、光電変換が行なわれる複数の受光素子と、
前記半導体層の前記第２の主表面の上方に配置され、前記受光素子に光を供給する受光レンズと、
前記半導体層の内部に形成される位置合わせ用マークとを備え、
前記位置合わせ用マークは、前記第１の主表面から前記第２の主表面に向かって延在し、
前記位置合わせ用マークは前記半導体層に形成された溝部の内部を充填するように形成され、
前記溝部の内部には導電膜または半導体膜からなる第１の層と、前記第１の層の内側に形成される絶縁膜からなる第２の層とを含み、前記位置合わせ用マークは前記溝部の内部の前記第１および第２の層により形成される、半導体装置。
【請求項１０】
前記受光素子との間で電気信号を入出力するトランジスタをさらに有し、
前記トランジスタはゲート電極を含み、
前記溝部の内部の前記第１の層は、前記ゲート電極と同一の層であり、前記第２の層は、前記ゲート電極に接するように形成される絶縁膜と同一の層である、請求項９に記載の半導体装置。
【請求項１１】
前記位置合わせ用マークの、前記第１および第２の主表面に沿う幅は、前記ゲート電極を構成する前記第１の層および前記第２の層の厚みの和の２倍以下である、請求項１０に記載の半導体装置。
【請求項１２】
前記半導体層はシリコンの単結晶からなり、前記第１の層はシリコンまたは金属材料を含み、前記第２の層はシリコン酸化膜またはシリコン窒化膜である、請求項９〜１１のいずれか記載の半導体装置。
【請求項１３】
前記位置合わせ用マークの最上面と前記半導体層の前記第１の主表面との間に段差部を有する、請求項２〜１２のいずれかに記載の半導体装置。
【請求項１４】
前記段差部は、前記位置合わせ用マークが、前記第１の主表面よりも前記受光レンズが配置される方向と反対の方向に突出するように形成された鍔状部である、請求項１３に記載の半導体装置。
【請求項１５】
前記段差部は、前記位置合わせ用マークが、前記第１の主表面よりも前記受光レンズが配置される方向に窪むように形成された窪み部である、請求項１３に記載の半導体装置。
【請求項１６】
前記位置合わせ用マークは、平面視における前記半導体層の外周部の一部のみに形成される、請求項１〜１５のいずれかに記載の半導体装置。
【請求項１７】
第１の主表面と、前記第１の主表面に対向する第３の主表面とを有し、内部に前記第１および第３の主表面に沿うように絶縁膜層が埋め込まれた半導体基板を準備する工程と、
前記半導体基板の前記第１の主表面を覆うように単一層の溝加工用マスクを形成する工程と、
前記溝加工用マスクを用いて前記第１の主表面から少なくとも前記絶縁膜層に達する溝部を形成する工程と、
導電膜または半導体膜からなる第１の層により、前記溝部の内部を充填する工程と、
前記溝部の内部に充填された前記第１の層を残して、前記溝部の内部以外に形成された前記第１の層の少なくとも一部を除去することにより、前記溝部の内部における前記第１の層により構成される位置合わせ用マークを形成する工程と、
前記半導体基板の前記第１の主表面と前記絶縁膜層との間の領域を半導体層として、前記第１の主表面から前記半導体層内に複数の受光素子を形成する工程と、
前記半導体基板のうち、前記第３の主表面から前記絶縁膜層の上面までの領域を除去する工程と、
前記位置合わせ用マークを用いて、前記半導体層のうち前記第１の主表面に対向する第２の主表面の上に、前記受光素子に光を供給する受光レンズを配置する工程とを備える、半導体装置の製造方法。
【請求項１８】
前記溝部は、前記第１の主表面から少なくとも前記絶縁膜層の内部に達するように形成される、請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記溝部の内部を充填する工程においては、前記溝部の内部に前記第１の層と絶縁膜からなる第２の層とがこの順に形成され、前記位置合わせ用マークは、前記第１および第２の層により形成される、請求項１７または１８に記載の半導体装置の製造方法。
【請求項２０】
前記第２の層はシリコン酸化膜またはシリコン窒化膜である、請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記位置合わせ用マークを形成する工程においては、前記第１の主表面上に形成される、前記受光素子との間で電気信号を入出力するトランジスタを構成するゲート電極とを形成する工程をさらに有し、
前記第１の層は、前記第１の主表面上に形成される前記ゲート電極と同一の層である、請求項１７または１８に記載の半導体装置の製造方法。
【請求項２２】
前記溝部の内部を充填する工程においては、前記溝部の内部に前記第１の層と絶縁膜からなる第２の層とがこの順に形成され、前記位置合わせ用マークは、前記第１および第２の層により形成される、請求項２１に記載の半導体装置の製造方法。
【請求項２３】
前記第２の層はシリコン酸化膜またはシリコン窒化膜である、請求項２２に記載の半導体装置の製造方法。
【請求項２４】
前記第２の層は前記ゲート電極を形成するための前記第１の層を覆うように形成されるゲート加工用マスクと同一の層である、請求項２２または２３に記載の半導体装置の製造方法。
【請求項２５】
第１の主表面と、前記第１の主表面に対向する第３の主表面とを有し、内部に前記第１および第３の主表面に沿うように絶縁膜層が埋め込まれた半導体基板を準備する工程と、
前記第１の主表面から前記絶縁膜層に達する溝部を形成する工程と、
前記第１の主表面を覆う、導電膜または半導体膜からなる第１の層により、前記溝部の内部を充填する工程と、
前記溝部の内部に充填された前記第１の層を残して、前記溝部の内部以外に形成された前記第１の層の一部を除去することにより、前記溝部の内部における前記第１の層により構成される位置合わせ用マークと、受光素子との間で電気信号を入出力するトランジスタを構成するゲート電極とを形成する工程と、
前記半導体基板の前記第１の主表面と前記絶縁膜層との間の領域を半導体層として、前記第１の主表面から前記半導体層内に複数の前記受光素子を形成する工程と、
前記半導体基板のうち、前記第３の主表面から前記絶縁膜層の上面までの領域を除去する工程と、
前記位置合わせ用マークを用いて、前記半導体層のうち前記第１の主表面に対向する第２の主表面の上に、前記受光素子に光を供給する受光レンズを配置する工程とを備える、半導体装置の製造方法であり、
前記溝部の内部を充填する工程において充填される前記第１の層は、前記第１の主表面上に形成される前記ゲート電極と同一の層である、半導体装置の製造方法。
【請求項２６】
前記溝部は、前記第１の主表面から少なくとも前記絶縁膜層の内部に達するように形成される、請求項２５に記載の半導体装置の製造方法。
【請求項２７】
前記位置合わせ用マークの、前記第１および第３の主表面に沿う幅は、前記第１の層の厚みの２倍以下である、請求項２５または２６に記載の半導体装置の製造方法。
【請求項２８】
前記溝部の内部を充填する工程においては、前記溝部の内部に前記第１の層と絶縁膜からなる第２の層とがこの順に形成されることにより、前記位置合わせ用マークは前記第１および第２の層により形成され、
前記第２の層は前記ゲート電極を形成するために前記ゲート電極上に形成されるゲート加工用マスクと同一の層である、請求項２６または２７に記載の半導体装置の製造方法。
【請求項２９】
前記第２の層はシリコン酸化膜またはシリコン窒化膜である、請求項２８に記載の半導体装置の製造方法。
【請求項３０】
前記半導体層はシリコンの単結晶からなり、前記第１の層はシリコンまたは金属材料を含む、請求項１７〜２９のいずれかに記載の半導体装置の製造方法。
【請求項３１】
第１の主表面と、前記第１の主表面に対向する第３の主表面とを有する半導体基板を準備する工程と、
前記第１の主表面から前記半導体基板の内部に達する溝部を形成する工程と、
前記第１の主表面の少なくとも一部の上に、導電膜または半導体膜からなる第１の層と、絶縁膜からなる第２の層とがこの順に形成されることにより、前記溝部の内部を充填する工程と、
前記溝部の内部に充填された前記第１および第２の層を残して、前記溝部の内部以外に形成された前記第１および第２の層の少なくとも一部を除去することにより、前記溝部の内部における前記第１および第２の層により構成される位置合わせ用マークを形成する工程と、
前記半導体基板内の、半導体層として形成される領域に複数の受光素子を形成する工程と、
前記半導体基板のうち、前記第３の主表面から前記位置合わせ用マークの底部までの領域を除去することにより前記半導体層を形成する工程と、
前記位置合わせ用マークを用いて、前記半導体層のうち前記第１の主表面に対向する第２の主表面の上に、前記受光素子に光を供給する受光レンズを配置する工程とを備える、半導体装置の製造方法。
【請求項３２】
前記位置合わせ用マークを形成する工程において、前記位置合わせ用マークと、前記受光素子との間で電気信号を入出力するトランジスタを構成するゲート電極とが形成され、
前記溝部の内部を充填する工程において充填される前記第１の層は、前記第１の主表面上に形成されるぜ前記ゲート電極と同一の層であり、
前記第２の層は前記ゲート電極を形成するために前記ゲート電極上に形成されるゲート加工用マスクと同一の層である、請求項３１に記載の半導体装置の製造方法。
【請求項３３】
前記位置合わせ用マークの、前記第１および第２の主表面に沿う幅は、前記第１の層および前記第２の層の厚みの和の２倍以下である、請求項３１または３２に記載の半導体装置の製造方法。
【請求項３４】
前記半導体層はシリコンの単結晶からなり、前記第１の層はシリコンまたは金属材料を含み、前記第２の層はシリコン酸化膜またはシリコン窒化膜である、請求項３１〜３３のいずれかに記載の半導体装置の製造方法。
【請求項３５】
前記位置合わせ用マークは、前記第１の主表面よりも前記受光レンズが配置される方向と反対の方向に突出するように形成される鍔状部を有し、
前記複数の受光素子を形成する工程において、前記位置合わせ用マークが用いられる、請求項１７〜３４のいずれかに記載の半導体装置の製造方法。
【請求項３６】
前記位置合わせ用マークは、前記第１の主表面よりも前記受光レンズが配置される方向に窪むように形成される窪み部を有し、
前記複数の受光素子を形成する工程において、前記位置合わせ用マークが用いられる、請求項１７〜３４のいずれかに記載の半導体装置の製造方法。
【請求項３７】
前記位置合わせ用マークは、平面視における前記半導体層の外周部の一部のみに形成される、請求項１７〜３６のいずれかに記載の半導体装置の製造方法。