【手続補正書】
【提出日】平成26年2月3日(2014.2.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
本実施形態による半導体記憶装置の駆動方法は、抵抗変化型の複数の記憶素子と、前記記憶素子に格納されたデータに応じた複数の電圧を保持する信号保持部と、信号保持部に保持された電圧に基づいて記憶素子に格納されたデータを検出するセンスアンプとを備えた半導体記憶装置の駆動方法である。該駆動方法は、複数の記憶素子のうち選択された第１の記憶素子に格納された対象データの読出し動作を含む。信号保持部は、対象データに応じた第１の電圧を保持する。第１の記憶素子に第１論理の第１のサンプルデータを書き込む。信号保持部は、第１のサンプルデータに応じた第２の電圧を保持する。第１の記憶素子に第１論理とは逆論理である第２論理の第２のサンプルデータを書き込む。信号保持部は、第２のサンプルデータに応じた第３の電圧を保持する。センスアンプは、第１の電圧に基づいた読出し信号と第２および第３の電圧に基づいて生成された参照信号とを比較することによって、第１の記憶素子に格納された対象データの論理を検出する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
第１のトランジスタＴ１のゲート電極ＮＧ１は、第１のトランスファゲートＴＧ１を介してノードＮｘに接続されている。第２のトランジスタＴ２のゲート電極ＮＧ２は、第２のトランスファゲートＴＧ２を介してノードＮｘに接続されている。第１のトランジスタＴ１および第２のトランジスタＴ２は、互いに並列に接続されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
図４に示すｔ５〜ｔ６において、センスアンプＳＡが読出し対象データの論理を検出する（Ｓ９０）。より詳細には、センスイネーブル信号ＳＥが論理ハイに活性化されることによって、トランジスタＴｓｅｎ１２およびＴｓｅｎ３４が導通状態になる。尚、センスイネーブル信号ＳＥが論理ロウに不活性状態であるときには、トランジスタＴｓｅｐ１２、Ｔｓｅｐ３４が導通状態となっている。従って、センスノードＳＮ、ｂＳＮは、電源電圧ＶＤＤにプリチャージされている。このとき、トランジスタＴＬＣｎ１、ＴＬＣｎ２は、導通状態となっており、トランジスタＴＬＣｐ１、ＴＬＣｐ２は、非導通状態となっている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
センスイネーブル信号ＳＥが論理ハイに活性化されることによって、トランジスタＴｓｅｎ１２およびＴｓｅｎ３４が導通状態になるとともに、トランジスタＴｓｅｐ１２およびＴｓｅｐ３４が非導通状態になる。これにより、電源電圧ＶＤＤがセンスノードＳＮ、ｂＳＮから切断される。そして、センスノードｂＳＮの電圧は、第１および第２のトランジスタＴ１、Ｔ２の導通状態に応じた電圧になる。センスノードＳＮの電圧は、第３および第４のトランジスタＴ３、Ｔ４の導通状態に応じた電圧になる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正の内容】
【００７７】
その後、ｔ６〜ｔ７において、必要に応じて、データのリストアが実行される（Ｓ１００）。第２のサンプルデータの論理が読出し対象データの論理と異なる場合、ライトバイアス回路ＷＢＣは、読出し対象データと同一論理のデータを選択メモリセルＭＣに書き戻す必要がある。
【手続補正６】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
抵抗変化型の複数の記憶素子と、前記記憶素子に格納されたデータに応じた複数の電圧を保持する信号保持部と、前記信号保持部に保持された電圧に基づいて前記記憶素子に格納されたデータを検出するセンスアンプとを備えた半導体記憶装置の駆動方法であって、
前記複数の記憶素子のうち選択された第１の記憶素子に格納された対象データの読出し動作において、
前記対象データに応じた第１の電圧を前記信号保持部において保持し、
前記第１の記憶素子に第１論理の第１のサンプルデータを書き込み、
前記第１のサンプルデータに応じた第２の電圧を前記信号保持部において保持し、
前記第１の記憶素子に前記第１論理とは逆論理である第２論理の第２のサンプルデータを書き込み、
前記第２のサンプルデータに応じた第３の電圧を前記信号保持部において保持し、
前記センスアンプにおいて、前記第１の電圧に基づいた読出し信号と前記第２および前記第３の電圧に基づいて生成された参照信号とを比較することによって、前記第１の記憶素子に格納された対象データの論理を検出することを具備した半導体記憶装置の駆動方法。
【請求項２】
前記信号保持部は、互いに並列に接続され、前記第１の電圧をゲート電極で受ける第１および第２のトランジスタと、互いに並列に接続され、前記第２の電圧および前記第３の電圧をそれぞれゲート電極で受ける第３および第４のトランジスタとを備え、
前記第１の電圧は、前記第１および前記第２のトランジスタのゲート電極に保持され、
前記第２の電圧は、前記第３のトランジスタのゲート電極に保持され、
前記第３の電圧は、前記第４のトランジスタのゲート電極に保持されることを特徴とする請求項１に記載の半導体記憶装置の駆動方法。
【請求項３】
前記第１および前記第２のトランジスタは、前記第１の電圧に基づいて前記読出し信号を前記センスアンプに与え、
前記第３および前記第４のトランジスタは、前記第２の電圧および前記第３の電圧に基づいて前記参照信号を前記センスアンプに与えることを特徴とする請求項２に記載の半導体記憶装置の駆動方法。
【請求項４】
前記参照信号は、前記第２の電圧および前記第３の電圧の中間電圧によって前記第３および前記第４のトランジスタから得られた信号であることを特徴とする請求項２または請求項３に記載の半導体記憶装置の駆動方法。
【請求項５】
前記第２のサンプルデータの論理が前記対象データの論理と異なる場合、前記対象データと同一論理のデータを前記第１の記憶素子に書き込むことをさらに備えたことを特徴とする請求項１から請求項４のいずれかに記載の半導体記憶装置の駆動方法。
【請求項６】
抵抗変化型の複数の記憶素子と、
前記記憶素子に格納されたデータに応じた複数の電圧を保持する信号保持部と、
前記信号保持部に保持された電圧に基づいて前記記憶素子に格納されたデータを検出するセンスアンプとを備え、
前記信号保持部は、前記複数の記憶素子のうち選択された第１の記憶素子に格納された対象データに応じた第１の電圧を保持し、前記第１の記憶素子に書き込まれた第１論理の第１のサンプルデータに応じた第２の電圧を保持し、前記第１の記憶素子に書き込まれた前記第１論理とは逆論理である第２論理の第２のサンプルデータに応じた第３の電圧を前記信号保持部において保持し、
前記センスアンプは、前記第１の電圧に基づいた読出し信号と前記第２および前記第３の電圧に基づいて生成された参照信号とを比較することによって、前記第１の記憶素子に格納された対象データの論理を検出することを特徴とする半導体記憶装置。
【請求項７】
前記信号保持部は、
互いに並列に接続され、前記第１の電圧をゲート電極で受ける第１および第２のトランジスタと、
互いに並列に接続され、前記第２の電圧および前記第３の電圧をそれぞれゲート電極で受ける第３および第４のトランジスタとを備え、
前記第１および前記第２のトランジスタが前記センスアンプへ前記読出し信号を与え、
前記第３および前記第４のトランジスタが前記センスアンプへ前記参照信号を与えることを特徴とする請求項６に記載の半導体記憶装置。
【請求項８】
前記信号保持部は、
前記第１の電圧を前記第１のトランジスタのゲート電極へ転送する第１のトランスファゲートと、
前記第１の電圧を前記第２のトランジスタのゲート電極へ転送する第２のトランスファゲートと、
前記第２の電圧を前記第３のトランジスタのゲート電極へ転送する第３のトランスファゲートと、
前記第３の電圧を前記第４のトランジスタのゲート電極へ転送する第４のトランスファゲートとを備えたことを特徴とする請求項７に記載の半導体記憶装置。