【手続補正書】
【提出日】平成26年11月11日(2014.11.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の電圧が供給される第１の線と、
第２の電圧が供給される第２の線と、
第１のノードと、
前記第１の線と前記第１のノードとの間に設けられた少なくともひとつの第１のキャパシタと、
前記第１のノードと前記第２の線との間に設けられた少なくともひとつの第２のキャパシタと、
前記第１のノードと前記第２の線との間に前記第２のキャパシタと並列に設けられた保護素子と、を備えることを特徴とする半導体装置。
【請求項２】
前記保護素子は、前記第１のノードに接続されたカソードと、前記第２の線に接続されたアノードとを有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記保護素子は、第１導電型の半導体基板に形成され、
前記カソードは、前記半導体基板に形成された第２導電型の第１の拡散層であり、
前記アノードは、前記半導体基板に形成された第１導電型の第２の拡散層であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記保護素子はさらに、前記半導体基板に形成された第１導電型の別の拡散層を含み、
前記第１の拡散層と前記第２の拡散層とは第１の距離だけ互いに離れて配置され、
前記第１の距離は前記第１の拡散層と前記別の拡散層との距離よりも小さいことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記半導体基板に形成された第１導電型の第３の拡散層をさらに備え、
前記第１の拡散層および前記第２の拡散層は、前記第３の拡散層に形成され、前記アノードは前記第２の拡散層および前記第３の拡散層であることを特徴とする請求項３に記載の半導体装置。
【請求項６】
前記半導体基板に形成された第２導電型の第４の拡散層をさらに備え、
前記第４の拡散層は前記半導体基板と前記第３の拡散層との間にあることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記半導体基板に形成された第２導電型の第５の拡散層をさらに備え、
前記第５の拡散層は少なくとも前記第１から第３の拡散層を囲むよう形成されることを特徴とする請求項５に記載の半導体装置。
【請求項８】
前記半導体基板に形成された第２導電型の第４の拡散層をさらに備え、
前記第４の拡散層は前記半導体基板と前記第３の拡散層とに挟まれるように形成され、
前記第２の拡散層は前記半導体基板についての平面視で前記第１の拡散層を囲むように形成されることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第５の拡散層は前記第４の拡散層を囲むように形成されることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記保護素子は電界効果トランジスタであり、
前記電界効果トランジスタはゲートとソースとドレインとバックバイアスとを有し、
中間接点は前記ドレインに接続され、前記第２の線は前記ゲート、前記ソースおよび前記バックバイアスに接続されることを特徴とする請求項１に記載の半導体装置。
【請求項１１】
第１導電型の半導体基板と、
前記半導体基板に形成された第１導電型の第１の拡散層と、
前記第１の拡散層に形成された第２導電型の第２および３の拡散層と、
前記第１の拡散層に形成された第１導電型の第４の拡散層と、
前記半導体基板の表面に形成された絶縁層を介して形成されるゲート層と、をさらに備え、
前記ドレインは前記第２の拡散層であり、前記ソースは前記第３の拡散層であり、前記バックバイアスは前記第１の拡散層であり、前記第１の拡散層は前記第４の拡散層を通じて前記第２の線に接続されることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記半導体基板に形成された第２導電型の第５の拡散層をさらに備え、
前記第５の拡散層は前記半導体基板と前記第１の拡散層とに挟まれるよう形成されることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記半導体基板に形成された第２導電型の第６の拡散層をさらに備え、
前記第６の拡散層は少なくとも前記第１から第４の拡散層を囲むよう形成されることを特徴とする請求項１１に記載の半導体装置。
【請求項１４】
前記半導体基板に形成された第２導電型の第５の拡散層をさらに備え、
前記第５の拡散層は前記半導体基板と前記第１の拡散層とに挟まれるよう形成され、
前記第４の拡散層は前記第２の拡散層を囲むように形成されることを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記第６の拡散層は前記第５の拡散層を囲むように形成されることを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
外部から第１の電圧が供給される第１の外部端子と、
前記第１の電圧よりも低い第２の電圧が供給される第２の外部端子と、
前記第１および第２の外部端子にそれぞれ接続される第１および第２の電源線と、
前記第１の電源線と第２の電源線との間に直列に接続された複数の容量素子と、
第１導電型の半導体基板と、を備え、
前記複数の容量素子同士を接続する中間接点は、前記半導体基板に形成された第２導電型の第１の領域に接続され、
前記第２の電源線は、前記半導体基板に形成された第１導電型の第２の領域に接続されることを特徴とする半導体装置。
【請求項１７】
前記複数の容量素子は、多層配線間に形成され、筒状の下部電極内に柱状の上部電極が収まる構造を持つ縦構造容量素子であることを特徴とする請求項１に記載の半導体装置。
【請求項１８】
第１の電圧を運ぶ第１の導電線と、
第２の電圧を運ぶ第２の導電線と、
接続ノードと、
前記第１の導電線と前記接続ノードとの間に設けられた第１のキャパシタと、
前記接続ノードと前記第２の導電線との間に設けられた第２のキャパシタと、
ダイオードとして機能する第１の要素であって該第１の要素が前記接続ノードと前記第２の導電線との間の電圧によって逆バイアスされるように前記接続ノードと前記第２の導電線との間に設けられた第１の要素と、を備えることを特徴とする半導体装置。
【請求項１９】
前記第２のキャパシタと前記第２の導電線との間に挿入された第３のキャパシタと、
ダイオードとして機能する第２の要素と、をさらに備え、
前記第２の要素は、前記第２の要素が前記第２のキャパシタと前記第３のキャパシタとの接続点と前記第２の電源線との間の電圧によって逆バイアスされるように前記接続点と前記第２の電源線との間に設けられることを特徴とする請求項１８に記載の半導体装置。
【請求項２０】
前記第１および第２キャパシタのそれぞれは、円柱状電極と、前記円柱状電極を覆う誘電フィルムと、前記誘電フィルム上に形成された対向電極と、を有することを特徴とする請求項１８または１９に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明の第１の視点によれば、第１の電圧が供給される第１の線と、第２の電圧が供給される第２の線と、第１のノードと、前記第１の線と前記第１のノードとの間に設けられた少なくともひとつの第１のキャパシタと、前記第１のノードと前記第２の線との間に設けられた少なくともひとつの第２のキャパシタと、前記第１のノードと前記第２の線との間に前記第２のキャパシタと並列に設けられた保護素子と、を備える半導体装置が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明の第２の視点によれば、外部から第１の電圧が供給される第１の外部端子と、前記第１の電圧よりも低い第２の電圧が供給される第２の外部端子と、前記第１および第２の外部端子にそれぞれ接続される第１および第２の電源線と、前記第１の電源線と第２の電源線との間に直列に接続された複数の容量素子と、第１導電型の半導体基板と、を備え、前記複数の容量素子同士を接続する中間接点は、前記半導体基板に形成された第２導電型の第１の領域に接続され、前記第２の電源線は、前記半導体基板に形成された第１導電型の第２の領域に接続される半導体装置が提供される。
本発明の第３の視点によれば、第１の電圧を運ぶ第１の導電線と、第２の電圧を運ぶ第２の導電線と、接続ノードと、前記第１の導電線と前記接続ノードとの間に設けられた第１のキャパシタと、前記接続ノードと前記第２の導電線との間に設けられた第２のキャパシタと、ダイオードとして機能する第１の要素であって該第１の要素が前記接続ノードと前記第２の導電線との間の電圧によって逆バイアスされるように前記接続ノードと前記第２の導電線との間に設けられた第１の要素と、を備える半導体装置が提供される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
［形態１］外部から第１の電圧が供給される第１の外部端子と、前記第１の電圧よりも低い第２の電圧が供給される第２の外部端子と、前記第１及び第２の外部端子にそれぞれ接続する第１及び第２の電源線と、前記第１及び第２の電源線の間に直列に接続する複数の容量素子と、前記複数の容量素子同士を接続する中間接点と前記第２の電源線の間に接続するダイオードと、を備える半導体装置。