【手続補正書】
【提出日】平成26年5月15日(2014.5.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置、表示装置、表示モジュール及び電子機器
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シフトレジスタを有し、
前記シフトレジスタは、第１乃至第６のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と直接接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのソース又はドレインの一方と直接接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの一方と直接接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのソース又はドレインの一方と直接接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの他方と直接接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのソース又はドレインの他方と直接接続され、
前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートと直接接続され、
前記第３のトランジスタのゲートは、前記第６のトランジスタのゲートと直接接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと直接接続され、
前記第４のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの一方と直接接続されることを特徴とする半導体装置。
【請求項２】
シフトレジスタを有し、
前記シフトレジスタは、第１乃至第６のトランジスタを有し、
前記シフトレジスタは、前記第１のトランジスタのソース又はドレインの一方と前記第２のトランジスタのソース又はドレインの一方とがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第２のトランジスタのソース又はドレインの他方と前記第３のトランジスタのソース又はドレインの一方とがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第４のトランジスタのソース又はドレインの一方と前記第５のトランジスタのソース又はドレインの一方とがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第５のトランジスタのソース又はドレインの他方と前記第６のトランジスタのソース又はドレインの一方とがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第１のトランジスタのソース又はドレインの他方と前記第４のトランジスタのソース又はドレインの他方とがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第３のトランジスタのソース又はドレインの他方と前記第６のトランジスタのソース又はドレインの他方とがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第３のトランジスタのゲートと前記第６のトランジスタのゲートとがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第４のトランジスタのゲートと前記第５のトランジスタのゲートとがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第４のトランジスタのゲートと前記第１のトランジスタのソース又はドレインの一方とがトランジスタを介さずに接続される経路を有することを特徴とする半導体装置。
【請求項３】
シフトレジスタを有し、
前記シフトレジスタは、第１乃至第６のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第６のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続されることを特徴とする半導体装置。
【請求項４】
画素と、走査線駆動回路と、を有し、
前記走査線駆動回路は、シフトレジスタを有し、
前記シフトレジスタは、第１乃至第６のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と直接接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのソース又はドレインの一方と直接接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの一方と直接接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのソース又はドレインの一方と直接接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの他方と直接接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのソース又はドレインの他方と直接接続され、
前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートと直接接続され、
前記第３のトランジスタのゲートは、前記第６のトランジスタのゲートと直接接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと直接接続され、
前記第４のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの一方と直接接続されることを特徴とする表示装置。
【請求項５】
画素と、走査線駆動回路と、を有し、
前記走査線駆動回路は、シフトレジスタを有し、
前記シフトレジスタは、第１乃至第６のトランジスタを有し、
前記シフトレジスタは、前記第１のトランジスタのソース又はドレインの一方と前記第２のトランジスタのソース又はドレインの一方とがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第２のトランジスタのソース又はドレインの他方と前記第３のトランジスタのソース又はドレインの一方とがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第４のトランジスタのソース又はドレインの一方と前記第５のトランジスタのソース又はドレインの一方とがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第５のトランジスタのソース又はドレインの他方と前記第６のトランジスタのソース又はドレインの一方とがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第１のトランジスタのソース又はドレインの他方と前記第４のトランジスタのソース又はドレインの他方とがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第３のトランジスタのソース又はドレインの他方と前記第６のトランジスタのソース又はドレインの他方とがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第３のトランジスタのゲートと前記第６のトランジスタのゲートとがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第４のトランジスタのゲートと前記第５のトランジスタのゲートとがトランジスタを介さずに接続される経路を有し、
前記シフトレジスタは、前記第４のトランジスタのゲートと前記第１のトランジスタのソース又はドレインの一方とがトランジスタを介さずに接続される経路を有することを特徴とする表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一項に記載の表示装置と、
ＦＰＣと、
を有する表示モジュール。
【請求項７】
請求項１乃至請求項５のいずれか一項に記載の表示装置、又は請求項１乃至請求項６のいずれか一項に記載の表示モジュールと、
操作スイッチ、アンテナ又はバッテリと、
を有する電子機器。