(57)【要約】  パルススワローを使用して異なるLO経路内の分周器を同期させるための方法および装置。1つの例示的な装置は、一般に、第1の周期信号から第1の分周信号を生成するように構成された第1の分周器を有する第1の経路と、第2の周期信号から第2の分周信号を生成するように構成された第2の分周器を有する第2の経路と、第1の分周信号に基づく第1の検知信号の位相と第2の分周信号に基づく第2の検知信号の位相とを比較し、第1および第2の検知信号の位相がずれている場合に第1のトリガ信号を生成するように構成された位相検出器と、第1の分周信号の位相を調整するために第1のトリガ信号に応答して少なくとも1サイクルの間第1の周期信号のパルスを抑制するように構成された第1のパルス抑制器とを含む。
2018528675.tif 000002
【特許請求の範囲】
【請求項１】
第1の分周信号を生成するために第1の周期信号を分周するように構成された第1の分周器を有する第1の回路経路と、
第2の分周信号を生成するために第2の周期信号を分周するように構成された第2の分周器を有する第2の回路経路と、
前記第1および第2の回路経路に結合され、
前記第1の分周信号に基づく第1の検知信号の位相と前記第2の分周信号に基づく第2の検知信号の位相とを比較し、
前記第1および第2の検知信号の位相がずれている場合、第1のトリガ信号を生成するように構成された位相検出回路と、
前記位相検出回路に結合され、前記第1の分周信号の位相を調整するために前記第1のトリガ信号に応答して少なくとも1サイクルの間、前記第1の周期信号のパルスを抑制するように構成された第1のパルス抑制回路と
を備える装置。
【請求項２】
前記第1の検知信号が前記第1の分周信号であり、前記第2の検知信号が前記第2の分周信号である、請求項1に記載の装置。
【請求項３】
前記第1の検知信号が前記第1の分周信号のバッファリングされたバージョンであり、前記第2の検知信号が前記第2の分周信号のバッファリングされたバージョンである、請求項1に記載の装置。
【請求項４】
前記位相検出回路に結合された第2のパルス抑制回路をさらに備え、前記位相検出回路が、前記第1および第2の検知信号の位相がずれている場合に第2のトリガ信号を生成するように構成され、前記第2のパルス抑制回路が、前記第2の分周信号の位相を調整するために前記第2のトリガ信号に応答して少なくとも1サイクルの間、前記第2の周期信号のパルスを抑制するように構成された、請求項1に記載の装置。
【請求項５】
第3の分周信号を生成するために前記第1の分周信号を分周するように構成された第3の分周器であって、前記第1の検知信号が前記第3の分周信号である、第3の分周器と、
第4の分周信号を生成するために前記第2の分周信号を分周するように構成された第4の分周器であって、前記第2の検知信号が前記第4の分周信号である、第4の分周器とをさらに備える、請求項1に記載の装置。
【請求項６】
前記位相検出回路に結合された第2のパルス抑制回路をさらに備え、前記位相検出回路が、前記第1および第2の検知信号の位相がずれている場合に第2のトリガ信号を生成するように構成され、前記第2のパルス抑制回路が、前記第3の分周信号の位相を調整するために前記第2のトリガ信号に応答して少なくとも1サイクルの間、前記第1の分周信号のパルスを抑制するように構成された、請求項5に記載の装置。
【請求項７】
前記位相検出回路に結合された第3のパルス抑制回路をさらに備え、前記位相検出回路が、前記第1および第2の検知信号の位相がずれている場合に第3のトリガ信号を生成するように構成され、前記第3のパルス抑制回路が、前記第2の分周信号の位相を調整するために前記第3のトリガ信号に応答して少なくとも1サイクルの間、前記第2の周期信号のパルスを抑制するように構成された、請求項6に記載の装置。
【請求項８】
前記位相検出回路に結合された第4のパルス抑制回路をさらに備え、前記位相検出回路が、前記第1および第2の検知信号の位相がずれている場合に第4のトリガ信号を生成するように構成され、前記第4のパルス抑制回路が、前記第4の分周信号の位相を調整するために前記第4のトリガ信号に応答して少なくとも1サイクルの間、前記第2の分周信号のパルスを抑制するように構成された、請求項7に記載の装置。
【請求項９】
第3の分周信号を生成するために前記第1の分周信号を分周するように構成された第3の分周器であって、前記第1の検知信号が前記第3の分周信号のバッファリングされたバージョンである、第3の分周器と、
第4の分周信号を生成するために前記第2の分周信号を分周するように構成された第4の分周器であって、前記第2の検知信号が前記第4の分周信号のバッファリングされたバージョンである、第4の分周器とをさらに備える、請求項1に記載の装置。
【請求項１０】
第3の分周信号を生成するために第3の周期信号を分周するように構成された第3の分周器を有する第3の回路経路であって、前記位相検出回路が前記第3の回路経路にさらに結合され、
前記第3の分周信号に基づく第3の検知信号の位相と前記第1の検知信号または前記第2の検知信号のいずれかの位相とを比較し、
前記第3の検知信号と前記第1または第2の検知信号のいずれかの位相がずれている場合にそれぞれ第2のトリガ信号を生成するようにさらに構成された、第3の回路経路と、
前記位相検出回路に結合され、前記第3の分周信号の位相を調整するために前記第2のトリガ信号に応答して少なくとも1サイクルの間、前記第3の周期信号のパルスを抑制するように構成された第2のパルス抑制回路と
をさらに備える、請求項1に記載の装置。
【請求項１１】
前記第1のパルス抑制回路が、
複数の遅延(D)フリップフロップと、前記第1の周期信号と前記第1のトリガ信号とに基づいてゲーティングパルスを生成するために前記複数のDフリップフロップの出力とインターフェースされた第1の組合せロジックと、
前記第1の組合せロジックの出力および前記第1の周期信号とインターフェースされ、前記ゲーティングパルスに基づいて前記少なくとも1サイクルの間、前記第1の周期信号の前記パルスを抑制するように構成された第2の組合せロジックと
を備える、請求項1に記載の装置。
【請求項１２】
前記位相検出回路が、
前記第1および第2の検知信号を受信するように構成された排他的論理和(XOR)ロジックと、
前記XORロジックに結合された1つまたは複数のローパスフィルタと、
前記1つまたは複数のローパスフィルタに結合され、前記第1のトリガ信号を含む前記位相検出回路の1つまたは複数の出力を生成するように構成された1つまたは複数の比較器と
を備える、請求項1に記載の装置。
【請求項１３】
前記位相検出回路が、前記装置がリセットまたは電源入れ直しされた場合に前記第1および第2の検知信号の前記位相を比較するように構成された、請求項1に記載の装置。
【請求項１４】
前記第1の分周器が、前記第1の分周信号のIバージョンおよびQバージョンを生成するように構成された第1の同相/直交(I/Q)分周器を備え、
前記第2の分周器が、前記第2の分周信号のIバージョンおよびQバージョンを生成するように構成された第2のI/Q分周器を備える、請求項1に記載の装置。
【請求項１５】
前記第1の検知信号が、前記第1の分周信号の前記Iバージョンに基づき、前記第2の検知信号が、前記第2の分周信号の前記Iバージョンに基づく、請求項14に記載の装置。
【請求項１６】
前記位相検出回路が、前記第1の検知信号と前記第2の検知信号との間の0、90°、180°、または270°の位相差を検出するように構成された、請求項1に記載の装置。
【請求項１７】
電圧制御発振器(VCO)と、
前記VCOの出力信号から前記第1の周期信号を生成するように構成された第1の増幅器と、
前記VCOの前記出力信号から前記第2の周期信号を生成するように構成された第2の増幅器と
をさらに備える、請求項1に記載の装置。
【請求項１８】
複数の周期信号を生成する方法であって、
第1の分周信号を生成するために第1の周期信号を分周するステップと、
第2の分周信号を生成するために第2の周期信号を分周するステップと、
前記第1の分周信号に基づく第1の検知信号の位相を前記第2の分周信号に基づく第2の検知信号の位相と比較するステップと、
前記第1および第2の検知信号の位相がずれている場合に第1のトリガ信号を生成するステップと、
前記第1の分周信号の位相を調整するために前記第1のトリガ信号に応答して少なくとも1サイクルの間、前記第1の周期信号のパルスを抑制するステップと
を備える方法。
【請求項１９】
前記第1の分周信号のバッファリングされたバージョンを形成するために前記第1の分周信号をバッファリングするステップであって、前記第1の検知信号が前記第1の分周信号の前記バッファリングされたバージョンである、ステップと、
前記第2の分周信号のバッファリングされたバージョンを形成するために前記第2の分周信号をバッファリングするステップであって、前記第2の検知信号が前記第2の分周信号の前記バッファリングされたバージョンである、ステップと
をさらに備える、請求項18に記載の方法。
【請求項２０】
前記第1および第2の検知信号の位相がずれている場合に第2のトリガ信号を生成するステップと、
前記第2の分周信号の位相を調整するために前記第2のトリガ信号に応答して少なくとも1サイクルの間、前記第2の周期信号のパルスを抑制するステップと
をさらに備える、請求項18に記載の方法。
【請求項２１】
第3の分周信号を生成するために前記第1の分周信号を分周するステップであって、前記第1の検知信号が前記第3の分周信号である、ステップと、
第4の分周信号を生成するために前記第2の分周信号を分周するステップであって、前記第2の検知信号が前記第4の分周信号である、ステップと
をさらに備える、請求項18に記載の方法。
【請求項２２】
前記第1および第2の検知信号の位相がずれている場合に第2のトリガ信号を生成するステップと、
前記第3の分周信号の位相を調整するために前記第2のトリガ信号に応答して少なくとも1サイクルの間、前記第1の分周信号のパルスを抑制するステップと
をさらに備える、請求項21に記載の方法。
【請求項２３】
前記第1および第2の検知信号の位相がずれている場合に第3のトリガ信号を生成するステップと、
前記第2の分周信号の位相を調整するために前記第3のトリガ信号に応答して少なくとも1サイクルの間、前記第2の周期信号のパルスを抑制するステップと
をさらに備える、請求項22に記載の方法。
【請求項２４】
前記第1および第2の検知信号の位相がずれている場合に第4のトリガ信号を生成するステップと、
前記第4の分周信号の位相を調整するために前記第4のトリガ信号に応答して少なくとも1サイクルの間、前記第2の分周信号のパルスを抑制するステップと
をさらに備える、請求項23に記載の方法。
【請求項２５】
第3の分周信号を生成するために第3の周期信号を分周するステップと、
前記第3の分周信号に基づく第3の検知信号の位相と前記第1の検知信号または前記第2の検知信号のいずれかの位相とを比較するステップと、
前記第3の検知信号と前記第1または第2の検知信号のいずれかの位相がずれている場合にそれぞれ第2のトリガ信号を生成するステップと、
前記第3の分周信号の位相を調整するために前記第2のトリガ信号に応答して少なくとも1サイクルの間、前記第3の周期信号のパルスを抑制するステップと
をさらに備える、請求項18に記載の方法。
【請求項２６】
前記第1の周期信号を分周するステップが、前記第1の分周信号の同相(I)バージョンおよび直交(Q)バージョンを生成するために前記第1の周期信号を分周するステップを備え、
前記第2の周期信号を分周するステップが、前記第2の分周信号のIバージョンおよびQバージョンを生成するために前記第2の周期信号を分周するステップを備え、
前記第1の検知信号が前記第1の分周信号の前記Qバージョンに基づき、
前記第2の検知信号が前記第2の分周信号の前記Qバージョンに基づく、請求項18に記載の方法。
【請求項２７】
前記比較するステップが、前記第1の検知信号と前記第2の検知信号との間の0または180°の位相差を検出するために、前記第1および第2の検知信号の前記位相を比較するステップを備える、請求項18に記載の方法。
【請求項２８】
前記第1の分周信号の前記位相が、前記第1および第2の分周信号が同相になるように調整される、請求項18に記載の方法。
【請求項２９】
電圧制御発振器(VCO)の出力信号から前記第1の周期信号を生成するステップと、
前記VCOの前記出力信号から前記第2の周期信号を生成するステップと
をさらに備える、請求項18に記載の方法。
【請求項３０】
第1の分周信号を生成するために第1の周期信号を分周するための手段と、
第2の分周信号を生成するために第2の周期信号を分周するための手段と、
前記第1の分周信号に基づく第1の検知信号の位相を前記第2の分周信号に基づく第2の検知信号の位相と比較するための手段と、
前記第1および第2の検知信号の位相がずれている場合に第1のトリガ信号を生成するための手段と、
前記第1の分周信号の位相を調整するために前記第1のトリガ信号に応答して少なくとも1サイクルの間、前記第1の周期信号のパルスを抑制するための手段と
を備える装置。
【発明の詳細な説明】
【技術分野】
【０００１】
米国特許法第119条に基づく優先権の主張
本出願は、参照によりその全体が本明細書に組み込まれる、2015年8月19日に出願した米国特許出願第14/829,723号の利益を主張するものである。
【０００２】
本開示のいくつかの態様は、一般には電子回路に関し、より具体的には、パルススワロー技法に基づいて異なる発振器経路における分周器を同期させることに関する。
【背景技術】
【０００３】
ワイヤレス通信ネットワークは、電話、ビデオ、データ、メッセージング、ブロードキャストなどの様々な通信サービスを提供するために広く展開されている。通常は複数のアクセスネットワークであるそのようなネットワークは、利用可能なネットワークリソースを共有することによって、複数のユーザのための通信をサポートする。たとえば、1つのネットワークは、米国電気電子技術者協会(IEEE)802.11規格(たとえば、Wi-Fi)に準拠するワイヤレスローカルエリアネットワーク(WLAN)、またはIEEE802.15規格に準拠するワイヤレスパーソナルエリアネットワーク(WPAN)であり得る。別の例示的なワイヤレスネットワークは、EVDO(エボリューションデータオプティマイズド:Evolution-Data Optimized)、1xRTT(1倍無線伝送技術:1 times Radio Transmission Technology、または単に1x)、W-CDMA(広帯域符号分割多元接続:Wideband Code Division Multiple Access)、UMTS-TDD(ユニバーサルモバイル通信システム-時分割複信:Universal Mobile Telecommunications System-Time Division Duplexing)、HSPA(高速パケットアクセス:High Speed Packet Access)、GPRS(汎用パケット無線サービス:General Packet Radio Service)、またはEDGE(広域展開用拡張データレート:Enhanced Data rates for Global Evolution)を含む様々な無線アクセス技術(RAT)のいずれか1つを介してネットワークサービスを提供することができる3G(モバイル電話規格および技術の第3世代)、4G、またそれ以降の世代のシステムであり得る。3Gネットワークは、音声通話に加えて高速インターネットアクセスおよびビデオ電話を組み込むように進化した広域セルラー電話ネットワークである。さらに、3Gネットワークは、他のネットワークシステムよりも確立され、より大きいカバレッジエリアを提供することができる。そのような多元接続ネットワークはまた、符号分割多元接続(CDMA)システム、時分割多元接続(TDMA)システム、周波数分割多元接続(FDMA)システム、直交周波数分割多元接続(OFDMA)システム、シングルキャリアFDMA(SC-FDMA)ネットワーク、第3世代パートナーシッププロジェクト(3GPP)ロングタームエボリューション(LTE)ネットワーク、およびロングタームエボリューションアドバンスド(LTE-A)ネットワークを含むことができる。
【０００４】
ワイヤレス通信ネットワークは、いくつかの移動局のための通信をサポートすることができるいくつかの基地局を含むことができる。移動局(MS)は、ダウンリンクおよびアップリンクを介して基地局(BS)と通信する場合がある。ダウンリンク(または順方向リンク)は、基地局から移動局への通信リンクを指し、アップリンク(または逆方向リンク)は、移動局から基地局への通信リンクを指す。基地局は、ダウンリンクに関するデータおよび制御情報を移動局に送信することができ、ならびに/またはアップリンク関するデータおよび制御信号を移動局から受信することができる。順方向リンクおよび/または逆方向リンクは、単入力単出力(SISO:single-in single-out)技法、多入力単出力(MISO:multiple-in single-out)技法、または多入力多出力(MIMO:multiple-in multiple-out)技法を介して確立され得る。
【０００５】
MIMOシステムは、データ伝送のために、複数(NT個)の送信アンテナと複数(NR個)の受信アンテナとを用いる。NT個の送信アンテナおよびNR個の受信アンテナによって形成されたMIMOチャネルは、空間チャネルとも呼ばれるNS個の独立チャネルに分解され得、ここで、NS≦min{NT,NR}である。NS個の独立チャネルの各々は、次元に対応する。MIMOシステムは、複数の送信アンテナおよび受信アンテナによって作成される追加の次元が利用される場合、改善された性能(たとえば、より高いスループットおよび/またはより高い信頼性)を提供することができる。
【０００６】
ワイヤレス通信デバイス(たとえば、MIMO通信において用いられる移動局および/または基地局)特定の無線周波数(RF)フロントエンドは、チェーンとしても知られる、複数の受信機(RX)経路、複数の送信機(TX)経路、または複数のトランシーバ経路を有する。マルチパスRFフロントエンドにおけるこれらの経路(チェーン)の各々は、それ自体の局部発振器(LO)を有してもよい。様々なLO信号は、たとえば、各LO経路に関連する2分周(Div2)分周器を使用して、単一の電圧制御発振器(VCO)から生成され得る。すべての分周器は、同じLO周波数を出力することができるが、LO経路における各分周器は、別のLO経路における別の分周器に対して同相(0°)または位相ずれ(180°)のいずれかにおいて任意に起動する場合がある。ビームフォーミングおよびMIMO通信などの、特定の能力を達成するか、または特定の機能を実行するために、異なるLO経路内に配置された分周器を同相で動作させることが望ましい場合がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
したがって、2つ以上の高周波周期信号が同相であるかまたは位相ずれであるかを検出し、位相ずれ信号の位相を調整するための技法および装置が必要とされる。
【課題を解決するための手段】
【０００８】
本開示のいくつかの態様は、一般には、パルス抑制を使用して(たとえば、分周信号を同期させるために)異なる回路経路内の分周器によって出力される信号の位相を調整することに関する。
【０００９】
本開示のいくつかの態様は、複数の周期信号を生成するための装置を提供する。装置は、一般に、第1の分周信号を生成するために第1の周期信号を分周するように構成された第1の分周器を有する第1の回路経路と、第2の分周信号を生成するために第2の周期信号を分周するように構成された第2の分周器を有する第2の回路経路と、第1および第2の回路経路に結合され、第1の分周信号に基づく第1の検知信号の位相と第2の分周信号に基づく第2の検知信号の位相とを比較し、第1および第2の検知信号の位相がずれている場合、第1のトリガ信号を生成するように構成された位相検出回路と、位相検出回路に結合され、第1の分周信号の位相を調整するために第1のトリガ信号に応答して少なくとも1サイクルの間第1の周期信号のパルスを抑制するように構成された第1のパルス抑制回路とを含む。
【００１０】
いくつかの態様によれば、第1の検知信号は、第1の分周信号である(または、第1の分周信号のバッファリングされたバージョンである)。いくつかの態様では、第2の検知信号は、第2の分周信号である(または、第2の分周信号のバッファリングされたバージョンである)。
【００１１】
いくつかの態様によれば、装置は、位相検出回路に結合された第2のパルス抑制回路をさらに含み、位相検出回路は、第1および第2の検知信号の位相がずれている場合に第2のトリガ信号を生成するように構成され、第2のパルス抑制回路は、第2の分周信号の位相を調整するために第2のトリガ信号に応答して少なくとも1サイクルの間第2の周期信号のパルスを抑制するように構成される。
【００１２】
いくつかの態様によれば、装置は、第3の分周信号を生成するために第1の分周信号を分周するように構成された第3の分周器であって、第1の検知信号が第3の分周信号(または、第3の分周信号のバッファリングされたバージョン)である、第3の分周器と、第4の分周信号を生成するために第2の分周信号を分周するように構成された第4の分周器であって、第2の検知信号が第4の分周信号(または、第4の分周信号のバッファリングされたバージョン)である、第4の分周器とをさらに含む。いくつかの態様では、装置は、位相検出回路に結合された第2のパルス抑制回路をさらに含み、位相検出回路は、第1および第2の検知信号の位相がずれている場合に第2のトリガ信号を生成するように構成され、第2のパルス抑制回路は、第3の分周信号の位相を調整するために第2のトリガ信号に応答して少なくとも1サイクルの間第1の分周信号を抑制するように構成される。いくつかの態様では、装置は、位相検出回路に結合された第3のパルス抑制回路をさらに含み、位相検出回路は、第1および第2の検知信号の位相がずれている場合に第3のトリガ信号を生成するように構成され、第3のパルス抑制回路は、第2の分周信号の位相を調整するために第3のトリガ信号に応答して少なくとも1サイクルの間第2の周期信号のパルスを抑制するように構成される。いくつかの態様では、装置は、位相検出回路に結合された第4のパルス抑制回路をさらに含み、位相検出回路は、第1および第2の検知信号の位相がずれている場合に第4のトリガ信号を生成するように構成され、第4のパルス抑制回路は、第4の分周信号の位相を調整するために第4のトリガ信号に応答して少なくとも1サイクルの間第2の分周信号のパルスを抑制するように構成される。
【００１３】
いくつかの態様によれば、装置は、第3の分周信号を生成するために第3の周期信号を分周するように構成された第3の分周器を有する第3の回路経路であって、位相検出回路が第3の回路経路にさらに結合され、第3の分周信号に基づく第3の検知信号の位相と第1の検知信号または第2の検知信号のいずれかの位相とを比較し、第3の検知信号と第1または第2の検知信号のいずれかの位相がずれている場合にそれぞれ第2のトリガ信号を生成するようにさらに構成された、第3の回路経路と、位相検出回路に結合され、第3の分周信号の位相を調整するために第2のトリガ信号に応答して少なくとも1サイクルの間第3の周期信号のパルスを抑制するように構成された第2のパルス抑制回路とをさらに含む。
【００１４】
いくつかの態様によれば、第1のパルス抑制回路は、複数の遅延(D)フリップフロップと、第1の周期信号と位相検出回路からの第1のトリガ信号とに基づいてゲーティングパルスを生成するために複数のDフリップフロップの出力とインターフェースされた第1の組合せロジックと、第1の組合せロジックの出力および第1の周期信号とインターフェースされ、ゲーティングパルスに基づいて少なくとも1サイクルの間第1の周期信号のパルスを抑制するように構成された第2の組合せロジックとを含む。
【００１５】
いくつかの態様によれば、位相検出回路は、第1および第2の検知信号を受信するように構成された排他的論理和(XOR)ロジックと、XORロジックに結合された1つまたは複数のローパスフィルタと、1つまたは複数のローパスフィルタに結合され、第1のトリガ信号を含む位相検出回路の1つまたは複数の出力を生成するように構成された1つまたは複数の比較器とを含む。
【００１６】
いくつかの態様によれば、位相検出回路は、装置がリセットまたは電源入れ直しされた場合に(のみ)第1および第2の検知信号の位相を比較するように構成される。
【００１７】
いくつかの態様によれば、第1の分周器は、第1の分周信号のIバージョンおよびQバージョンを生成するように構成された第1の同相/直交(I/Q)分周器を備え、第2の分周器は、第2の分周信号のIバージョンおよびQバージョンを生成するように構成された第2のI/Q分周器を備える。いくつかの態様では、第1の検知信号は、第1の分周信号のIバージョンに基づき、第2の検知信号は、第2の分周信号のIバージョンに基づく。他の態様では、第1の検知信号は、第1の分周信号のQバージョンに基づき、第2の検知信号は、第2の分周信号のQバージョンに基づく。
【００１８】
いくつかの態様によれば、位相検出回路は、第1の検知信号と第2の検知信号との間の0または180°の位相差を検出するように構成される。他の態様では、位相検出回路は、第1の検知信号と第2の検知信号との間の0、90°、180°、または270°の位相差を検出するように構成される。
【００１９】
いくつかの態様によれば、第1の分周信号の位相は、第1および第2の分周信号が同相であるように調整される。
【００２０】
いくつかの態様によれば、装置は、電圧制御発振器(VCO)と、VCOの出力信号から第1の周期信号を生成するように構成された第1の増幅器と、VCOの出力信号から第2の周期信号を生成するように構成された第2の増幅器とをさらに含む。
【００２１】
本開示のいくつかの態様は、複数の周期信号を生成する方法を提供する。方法は、一般に、第1の分周信号を生成するために第1の周期信号を分周するステップと、第2の分周信号を生成するために第2の周期信号を分周するステップと、第1の分周信号に基づく第1の検知信号の位相を第2の分周信号に基づく第2の検知信号の位相と比較するステップと、第1および第2の検知信号の位相がずれている場合に第1のトリガ信号を生成するステップと、第1の分周信号の位相を調整するために第1のトリガ信号に応答して少なくとも1サイクルの間第1の周期信号のパルスを抑制するステップとを含む。
【００２２】
本開示のいくつかの態様は、複数の周期信号を生成するための装置を提供する。装置は、一般に、第1の分周信号を生成するために第1の周期信号を分周するための手段と、第2の分周信号を生成するために第2の周期信号を分周するための手段と、第1の分周信号に基づく第1の検知信号の位相を第2の分周信号に基づく第2の検知信号の位相と比較するための手段と、第1および第2の検知信号の位相がずれている場合に第1のトリガ信号を生成するための手段と、第1の分周信号の位相を調整するために第1のトリガ信号に応答して少なくとも1サイクルの間第1の周期信号のパルスを抑制するための手段とを含む。
【００２３】
上述した本開示の特徴が詳細に理解され得るように、そのいくつかが添付図面に示される態様を参照することによって、上記で簡単に要約したより詳細な説明が得られ得る。ただし、この説明は他の同様に有効な態様にも当てはまる場合があるので、添付の図面は、本開示のいくつかの典型的な態様のみを示し、したがって、本開示の範囲を限定するものと見なされるべきではないことに留意されたい。
【図面の簡単な説明】
【００２４】
【図１】本開示のいくつかの態様による例示的なワイヤレス通信ネットワークの図である。
【図２】本開示のいくつかの態様による、例示的なアクセスポイント(AP)および例示的なユーザ端末のブロック図である。
【図３】本開示のいくつかの態様による例示的なトランシーバフロントエンドのブロック図である。
【図４】本開示のいくつかの態様による、分周とパルス抑制とを使用して複数の周期信号を生成するための例示的な動作のフロー図である。
【図５】本開示のいくつかの態様による、異なる局所発振器(LO)経路における分周器によって生成される周期(クロック)信号が各LO経路におけるパルススワロー回路を使用して同期され得る、複数の例示的なLO経路のブロック図である。
【図６】本開示のいくつかの態様による、代替的な位相検出技法およびオプションのパルススワロー回路が各LO経路において使用される、複数の例示的なLO経路のブロック図である。
【図７】本開示のいくつかの態様による、図5および図6のパルススワロー回路として利用され得る例示的なパルススワロー回路(および関連するタイミング図)を示す図である。
【図８】本開示のいくつかの態様による、図5および図6の位相検出回路として利用され得る例示的な位相検出回路のブロック図である。
【発明を実施するための形態】
【００２５】
本開示のいくつかの態様は、たとえば、ワイヤレス通信デバイスの送信機、受信機、またはトランシーバにおける異なる局所発振器(LO)経路における独立した分周器によって生成される周期(クロック)信号の位相を同期させる(または少なくとも調整する)ための方法および装置を提供する。この同期化は、2つの異なるLO経路における独立した分周器からの2つの分周信号の位相がずれているかどうかを検出し、そうである場合、分周器のうちの1つから結果として生じる出力の位相を調整するためにこの分周器に入力された周期信号の少なくとも1サイクルを抑制することによって実行され得る。
【００２６】
本開示の様々な態様が以下で説明される。本明細書の教示が多種多様な形態において具体化されてもよく、本明細書に開示されている任意の特定の構造、機能、またはその両方が単に典型的なものであることは明らかである。本明細書の教示に基づいて、当業者は、本明細書に開示された態様が任意の他の態様と独立して実装されてもよいこと、および、これらの態様のうちの2つ以上が様々な方法で組み合わされてもよいことを諒解すべきである。たとえば、本明細書に記載する任意の数の態様を使用して、装置が実装される場合があるか、または、方法が実行される場合がある。さらに、本明細書に記載する態様のうちの1つもしくは複数に加えた、またはそれ以外の、他の構造、機能、または構造および機能を使用して、そのような装置が実装される場合があるか、または、そのような方法が実行される場合がある。さらに、態様は、請求項の少なくとも1つの要素を備える場合がある。
【００２７】
「例示的」という単語は、本明細書では、「例、事例、または例示として役に立つ」ことを意味するために使用される。本明細書で「例示的」と記載されている任意の態様は、他の態様よりも好ましいまたは有利であると解釈されるべきではない。
【００２８】
本明細書で説明される技法は、符号分割多元接続(CDMA)、直交周波数分割多重(OFDM)、時分割多元接続(TDMA)、空間分割多元接続(SDMA)、シングルキャリア周波数分割多元接続(SC-FDMA)、時分割同期符号分割多元接続(TD-SCDMA)などの様々なワイヤレス技術と組み合わせて使用することができる。複数のユーザ端末は、異なる(1)CDMAのための直交符号チャネル、(2)TDMAのためのタイムスロット、または(3)OFDMのためのサブバンドを介して、データを同時に送信/受信することができる。CDMAシステムは、IS-2000、IS-95、IS-856、広帯域CDMA(W-CDMA)、または他のいくつかの規格を実装し得る。OFDMシステムは、電気電子技術者協会(IEEE)802.11(ワイヤレスローカルエリアネットワーク(WLAN))、IEEE802.16(ワールドワイドインターオペラビリティフォーマイクロウェーブアクセス(WiMAX))、ロングタームエボリューション(LTE)(たとえば、TDDおよび/またはFDDモードにおける)、またはいくつかの他の規格を実装し得る。TDMAシステムは、グローバルシステムフォーモバイルコミュニケーションズ(GSM(登録商標))、またはいくつかの他の規格を実装し得る。これらの様々な規格は、当該技術分野において知られている。本明細書で説明する技法は、全地球航法衛星システム(GNSS)、Bluetooth(登録商標)、IEEE802.15(ワイヤレスパーソナルエリアネットワーク(WPAN))、近接場通信(NFC)、スモールセル、周波数変調(FM)などを含む、無線周波数(RF)技術を使用した様々な他の適切なワイヤレスシステムのいずれかにおいて実装される場合もある。
【００２９】
特定の態様について本明細書で説明するが、これらの態様の多くの変形および置換が本開示の範囲内に入る。好ましい態様のいくつかの利益および利点について説明するが、本開示の範囲は特定の利益、使用、または目的に限定されるものではない。むしろ、本開示の態様は、異なる技術、システム構成、ネットワーク、およびプロトコルに広く適用可能であるものとし、それらのうちのいくつかを例として図に、および好ましい態様の以下の説明に示す。詳細な説明および図面は、限定ではなく、本開示の単なる例示であり、本開示の範囲は、添付の特許請求の範囲およびその均等物によって定義される。
【００３０】
例示的なワイヤレスシステム
図1は、そのいずれもが本開示の態様を含むかまたは利用し得るアクセスポイント110とユーザ端末120とを有するワイヤレス通信システム100を示す。簡略化のために、1つのアクセスポイント110のみが図1に示されている。アクセスポイント(AP)は、一般に、ユーザ端末と通信する固定局であり、基地局(BS)、進化型ノードB(eNB)、または何らかの他の用語と呼ばれる場合もある。ユーザ端末(UT)は、固定または可動である場合があり、移動局(MS)、アクセス端末、ユーザ機器(UE)、局(STA)、クライアント、ワイヤレスデバイス、または何らかの他の用語と呼ばれる場合もある。ユーザ端末は、セルラー電話、携帯情報端末(PDA)、ハンドヘルドデバイス、ワイヤレスモデム、ラップトップコンピュータ、タブレット、パーソナルコンピュータなどのワイヤレスデバイスであり得る。本開示のいくつかの態様では、アクセスポイント110またはユーザ端末120は、分周器を有する複数の発振器経路を含む場合があり、発振器経路のうちの1つまたは複数における分周器によって出力される信号の位相は、以下で説明するように、同期されるか、または少なくとも調整され得る。
【００３１】
アクセスポイント110は、ダウンリンクおよびアップリンク上の任意の所与の瞬間において1つまたは複数のユーザ端末120と通信し得る。ダウンリンク(すなわち、順方向リンク)はアクセスポイントからユーザ端末への通信リンクであり、アップリンク(すなわち、逆方向リンク)はユーザ端末からアクセスポイントへの通信リンクである。ユーザ端末はまた、別のユーザ端末とピアツーピアで通信し得る。システムコントローラ130は、アクセスポイントに結合し、アクセスポイントの調整および制御を行う。
【００３２】
システム100は、ダウンリンクおよびアップリンク上のデータ伝送のために複数の送信アンテナと複数の受信アンテナとを用いる。アクセスポイント110は、ダウンリンク伝送のための送信ダイバーシティおよび/またはアップリンク伝送のための受信ダイバーシティを達成するために数Napのアンテナを備え得る。Nu個の選択された端末120のセットは、ダウンリンク伝送を受信し、アップリンク伝送を送信し得る。各選択されたユーザ端末は、アクセスポイントにユーザ固有のデータを送信し、かつ/またはアクセスポイントからユーザ固有のデータを受信する。一般に、各選択されたユーザ端末は、1つまたは複数のアンテナ(すなわち、Nut≧1)を備え得る。Nu個の選択されたユーザ端末は、同じ数または異なる数のアンテナを有することができる。
【００３３】
ワイヤレスシステム100は、時分割複信(TDD)システムまたは周波数分割複信(FDD)システムであり得る。TDDシステムに関して、ダウンリンクおよびアップリンクは、同じ周波数帯域を共有し得る。FDDシステムに関して、ダウンリンクおよびアップリンクは、異なる周波数帯域を使用する。システム100は、送信のために単一のキャリアまたは複数のキャリアを利用する場合もある。各ユーザ端末120は、(たとえば、コストを抑えるために)単一のアンテナまたは(たとえば、追加のコストがサポートされ得る場合)複数のアンテナを備え得る。
【００３４】
図2は、ワイヤレスシステム100におけるアクセスポイント110ならびに2つのユーザ端末120mおよび120xのブロック図を示す。アクセスポイント110は、Nap個のアンテナ224a〜224apを備える。ユーザ端末120mは、Nut,m個のアンテナ252ma〜252muを備え、ユーザ端末120xは、Nut,x個のアンテナ252xa〜252xuを備える。アクセスポイント110は、ダウンリンクでは送信エンティティであり、アップリンクでは受信エンティティである。各ユーザ端末120は、アップリンクでは送信エンティティであり、ダウンリンクでは受信エンティティである。本明細書で使用する場合、「送信エンティティ」は、周波数チャネルを介してデータを送信することができる独立して動作する装置またはデバイスであり、「受信エンティティ」は、周波数チャネルを介してデータを受信することができる独立して動作する装置またはデバイスである。以下の説明では、「dn」という下付き文字は、ダウンリンクを示し、「up」という下付き文字は、アップリンクを示し、Nup個のユーザ端末がアップリンク上の同時伝送のために選択され、Ndn個のユーザ端末がダウンリンク上の同時伝送のために選択され、Nupは、Ndnと等しくても等しくなくてもよく、NupおよびNdnは、静的な値であってもよく、またはスケジューリング間隔ごとに変化してもよい。アクセスポイントおよびユーザ端末において、ビームステアリングまたは何らかの他の空間処理技法が使用され得る。
【００３５】
アップリンク上で、アップリンク伝送のために選択された各ユーザ端末120において、TXデータプロセッサ288は、データソース286からトラフィックデータを受信し、コントローラ280から制御データを受信する。TXデータプロセッサ288は、ユーザ端末のために選択されたレートに関連するコーディングおよび変調方式に基づいてユーザ端末のためのトラフィックデータ{dup}を処理(たとえば、符号化、インターリーブ、および変調)し、Nut,m個のアンテナのうちの1つに対するデータシンボルストリーム{sup}を提供する。トランシーバフロントエンド(TX/RX)254(無線周波数フロントエンド(RFFE(radio frequency front-end))としても知られる)は、アップリンク信号を生成するためにそれぞれのシンボルストリームを受信し処理(たとえば、アナログに変換、増幅、フィルタリング、および周波数アップコンバート)する。トランシーバフロントエンド254はまた、たとえば、RFスイッチを介して送信ダイバーシティのためにNut,m個のアンテナのうちの1つにアップリンク信号をルーティングし得る。コントローラ280は、トランシーバフロントエンド254内のルーティングを制御し得る。メモリ282は、ユーザ端末120のためのデータおよびプログラムコードを記憶し得、コントローラ280とインターフェースし得る。
【００３６】
アップリンク上の同時伝送のために数Nupのユーザ端末がスケジューリングされ得る。これらのユーザ端末の各々は、アップリンク上で処理されたシンボルストリームのそのセットをアクセスポイントに送信する。
【００３７】
アクセスポイント110において、Nap個のアンテナ224a〜224apは、アップリンク上で送信するすべてのNup個のユーザ端末からアップリンク信号を受信する。受信ダイバーシティのために、トランシーバフロントエンド222は、処理するためにアンテナ224のうちの1つから受信した信号を選択し得る。いくつかの態様では、増強した受信ダイバーシティのために、複数のアンテナ224から受信した信号の組合せが組み合わされ得る。アクセスポイントのトランシーバフロントエンド222はまた、ユーザ端末のトランシーバフロントエンド254によって実行されるものと相補的な処理を実行し、回復されたアップリンクデータシンボルストリームを提供する。回復されたアップリンクデータシンボルストリームは、ユーザ端末によって送信されたデータシンボルストリーム{sup}の推定値である。RXデータプロセッサ242は、復号されたデータを取得するために、回復されたアップリンクデータシンボルストリームのために使用されたレートに従ってそのストリームを処理(たとえば、復調、デインターリーブ、および復号)する。ユーザ端末ごとの復号されたデータは、記憶できるようにデータシンク244に与えられ、かつ/またはさらに処理できるようにコントローラ230に与えられる場合がある。本開示のいくつかの態様では、トランシーバフロントエンド222および254のいずれかまたは両方は、分周器を有する複数の局所発振器(LO)経路を含む場合があり、LO経路のうちの1つまたは複数における分周器によって出力される信号の位相は、以下で説明するように、分周器の出力信号を同期させるために調整され得る。
【００３８】
ダウンリンク上で、アクセスポイント110において、TXデータプロセッサ210は、ダウンリンク伝送のためにスケジューリングされたNdn個のユーザ端末のためのデータソース208からトラフィックデータを受信し、コントローラ230から制御データを受信し、場合によってはスケジューラ234から他のデータを受信する。様々なタイプのデータは、異なるトランスポートチャネル上で送られ得る。TXデータプロセッサ210は、そのユーザ端末のために選択されたレートに基づいて各ユーザ端末のためのトラフィックデータを処理(たとえば、符号化、インターリーブ、および変調)する。TXデータプロセッサ210は、Nap個のアンテナのうちの1つから送信されるべきNdn個のユーザ端末のうちの1つまたは複数のためのダウンリンクデータシンボルストリームを提供し得る。トランシーバフロントエンド222は、ダウンリンク信号を生成するためにシンボルストリームを受信し処理(たとえば、アナログに変換、増幅、フィルタリング、および周波数アップコンバート)する。トランシーバフロントエンド222はまた、たとえば、RFスイッチを介して送信ダイバーシティのためにNap個のアンテナ224のうちの1つまたは複数にダウンリンク信号をルーティングし得る。コントローラ230は、トランシーバフロントエンド222内のルーティングを制御し得る。メモリ232は、アクセスポイント110のためのデータおよびプログラムコードを記憶し得、コントローラ230とインターフェースし得る。
【００３９】
各ユーザ端末120において、Nut,m個のアンテナ252は、アクセスポイント110からダウンリンク信号を受信する。ユーザ端末120における受信ダイバーシティのために、トランシーバフロントエンド254は、処理するためにアンテナ252のうちの1つから受信した信号を選択し得る。いくつかの態様では、増強した受信ダイバーシティのために、複数のアンテナ252から受信した信号の組合せが組み合わされ得る。ユーザ端末のトランシーバフロントエンド254はまた、アクセスポイントのトランシーバフロントエンド222によって実行されるものと相補的な処理を実行し、回復されたダウンリンクデータシンボルストリームを提供する。RXデータプロセッサ270は、ユーザ端末のための復号されたデータを取得するために、回復されたダウンリンクデータシンボルストリームを処理(たとえば、復調、デインターリーブ、および復号)する。
【００４０】
当業者は、本明細書で説明する技法が、TDMA、SDMA、直交周波数分割多元接続(OFDMA)、CDMA、SC-FDMA、TD-SCDMA、およびそれらの組合せなどの任意のタイプの多元接続方式を利用するシステムに一般に適用され得ることを認識するであろう。
【００４１】
図3は、本開示の態様が実施され得る図2中のトランシーバフロントエンド222、254などの例示的なトランシーバフロントエンド300のブロック図である。トランシーバフロントエンド300は、1つまたは複数のアンテナ303を介して信号を送信するための少なくとも1つの送信(TX)経路302(送信チェーンとしても知られる)と、アンテナを介して信号を受信するための少なくとも1つの受信(RX)経路304(受信チェーンとしても知られる)とを含む。TX経路302およびRX経路304がアンテナ303を共有する場合、経路は、デュプレクサ、スイッチ、ダイプレクサなどの、様々な適切なRFデバイスのいずれかを含み得るインターフェース306を介してアンテナ303と接続され得る。
【００４２】
デジタル-アナログコンバータ(DAC)308からの同相(I)および/または直交(Q)ベースバンドアナログ信号を受信すると、各TX経路302は、ベースバンドフィルタ(BBF)310と、ミキサ312と、ドライバ増幅器(DA)314と、電力増幅器(PA)316とを含み得る。BBF310、ミキサ312、およびDA314は、無線周波数集積回路(RFIC)内に含まれてもよく、PA316は、RFICの外部にあってもよい。BBF310は、DAC308から受け取ったベースバンド信号をフィルタリングし、ミキサ312は、フィルタリングされたベースバンド信号を送信局部発振(LO)信号と混合し、対象ベースバンド信号を異なる周波数に変換する(たとえば、ベースバンドからRFにアップコンバートする)。この周波数変換プロセスは、LO周波数および対象信号の周波数の和周波数および差周波数を生成する。和周波数および差周波数は、ビート周波数と呼ばれる。ビート周波数は、ミキサ312によって出力される信号が典型的にはRF信号であるように、典型的にはRF範囲内にあり、アンテナ303による伝送の前にDA314およびPA316によって増幅される
【００４３】
各RX経路304は、低雑音増幅器(LNA)322と、ミキサ324と、ベースバンドフィルタ(BBF)326とを含む。LNA322、ミキサ324、およびBBF326は、TX経路構成要素(たとえば、BBF310、ミキサ312、およびDA314)を含むRFICと同じであっても同じでなくてもよい無線周波数集積回路(RFIC)内に含まれ得る。アンテナ303を介して受信されたRF信号は、LNA322によって増幅され得、ミキサ324は、対象RF信号をより低いベースバンド周波数に変換する(すなわち、ダウンコンバート)するために、増幅されたRF信号を受信局所発振器(LO)信号と混合する。ミキサ324によって出力されたベースバンド信号は、アナログ-デジタルコンバータ(ADC)328によってデジタル信号処理のためにデジタルI信号および/またはQ信号に変換される前に、BBF326によってフィルタリングされ得る。
【００４４】
LOの出力が周波数において安定したままであることが望ましいが、異なる周波数に同調させることは、可変周波数発振器を使用することを示し、それは、安定性と同調可能性との間の妥協を伴う。現在のシステムは、特定の同調範囲を有する安定した同調可能なLOを生成するために、電圧制御発振器(VCO)を含む位相同期ループ(PLL)を有する周波数シンセサイザを用いる。したがって、各送信LOは、典型的には、PLL319を有するTX周波数シンセサイザ318内のLO経路317によって生成され、各送信LOは、ミキサ312においてベースバンド信号と混合される前に、増幅器320によってバッファリングまたは増幅され得る。同様に、各受信LOは、典型的には、PLL331を有するRX周波数シンセサイザ330内のLO経路329によって生成され、ミキサ324においてRF信号と混合される前に、増幅器332によってバッファリングまたは増幅され得る。本開示のいくつかの態様では、TXおよび/またはRX周波数シンセサイザ318、330は、分周器を有する複数の局所発振器(LO)経路317、329を含み得、LO経路317、329のうちの1つまたは複数における分周器によって出力される信号の位相は、以下に説明するように、同期されるか、または少なくとも調整され得る。
【００４５】
位相調整のための例示的なパルススワロー技法
多入力多出力(MIMO)およびビームフォーミングなどのいくつかのアプリケーションは、これらの複数の経路に入力される信号とそこから出力される信号との間の固定された位相関係を有する複数の信号経路(たとえば、複数のTX経路302または複数のRX経路304)を利用することを伴う。信号間のこの固定された位相関係により、複数の信号は、組み合わされたときに建設的に加えられ得る。典型的には、これらのTX/RX経路のためのLO信号を生成することに関与する分周器回路は、比較的長い距離にわたって感度の高い同相(I)信号および/または直交(Q)信号をルーティングすることを避けることができるように、独立した回路を用いて実装される。I/Q分周器が同じリセット条件を有する場合、相対的なI-Q位相差が補償され得る。しかしながら、互いからの独立性および物理的距離のために、リセット(または起動)から出た後、異なるLO経路(たとえば、LO経路317、329)内の分周器の各々の間に避けられない時間遅延が存在し得る。これらの時間遅延は、互いに対してランダムでバイモーダル(bimodal)(またはマルチモーダル(multimodal))な位相関係の原因であり、それによって、これらの経路からの結合された信号も(たとえば、ときには建設的に、ときには破壊的に加えて)バイモーダル(またはマルチモーダル)にする。したがって、これらの独立した分周器が固定された位相関係を有することを保証する方法が望まれる。
【００４６】
異なるLO経路内の分周器を同期させるための従来の解決策は、注入同期を含むより複雑な技法、または分周器の出力を反転することを含むより簡単な技法のいずれかに基づいている。前者の技法は、1つまたは複数の代替信号経路を利用し、これは、特に、バッテリ電力が制限され、電力バジェットが厳しいポータブルデバイスにおいて、望ましくなく追加電力を消費する場合がある。後者の技法は、異なるLO経路内の分周器の出力において望ましくないバイモーダル挙動を引き起こす場合がある。
【００４７】
本開示のいくつかの態様は、ワイヤレストランシーバのRFフロントエンドにおいて見られるような、周波数シンセサイザの異なるLO経路内の2つ以上の独立した分周器の位相を同期させるための技法および装置を提供する。1つの例示的な技法は、同期入力の立ち上がりエッジを検出することと、この入力を幅が入力クロック(周期信号)の1周期であるパルスに変換することとを含む。このパルスは、次いで、少なくとも1サイクルの間、LO経路内の分周器への入力クロックをゲートするために使用され得る。ゲートされた(抑制されたまたはスワローされた(swallow))入力パルスを有する分周器の出力は、次いで、特定の所望の周期(たとえば、クロックサイクルの半分)だけ効果的に遅延され、したがって、異なるLO経路内の同期がずれた分周器を同相にする。
【００４８】
図5は、本開示のいくつかの態様による、Nの例示的なLO経路500(たとえば、TX LO経路317またはRX LO経路329)のブロック図であり、ここで、Nは、2以上の整数である。各LO経路500は、分周器504とインターフェースされたパルススワロー回路502を含み得る。各分周器504は、入力周期信号をより低い周波数を有する出力周期信号に分周するように構成される。たとえば、各分周器504は、2分周(Div2)、3分周(Div3)、または4分周(Div4)の分周器であり得る。分周器504は、図5に示すように、同相(I)信号と直交(Q)信号の両方を出力するように構成され得る。各LO経路はまた、入力増幅器507および/または出力増幅器508を含み得る。入力増幅器507は、周波数シンセサイザ(たとえば、TX周波数シンセサイザ318またはRX周波数シンセサイザ330)のPLL内のVCOなどのVCO510から受信した発振信号をバッファリングまたは増幅するように構成され得る。出力増幅器508は、分周器504の出力(たとえば、I出力および/またはQ出力)をバッファリングまたは増幅するように構成され得る。
【００４９】
図5に示すように、VCO510、入力増幅器507、パルススワロー回路502、分周器504、および出力増幅器508は、異なる信号を受信および/または出力する差動構成要素を用いて実装され得る。たとえば、図5に示すようなI出力とQ出力の両方を有する差動分周器504について、I出力は、差動I対であり、Q出力は、差動Q対である。しかしながら、当業者は、これらの構成要素のいずれもがシングルエンド構成要素を用いて実装され得ることを理解するであろう。
【００５０】
各LO経路500内の分周器504のまたは出力増幅器508の出力(I出力またはQ出力)は、位相検出回路506に入力され得る。位相検出回路506は、任意の2つの信号間の位相差を検出するように構成されたロジックを用いて実装され得る。Div2分周器の場合、たとえば、位相検出回路506は、1つのLO経路の(バッファリングされた)分周信号が別のLO経路の(バッファリングされた)分周信号と同相(0°位相シフト)であるのかまたは位相ずれ(180°位相シフト)しているのを決定し得る。位相検出回路506が1対の分周器504間の180°位相差状態を決定した場合、位相検出回路506は、分周器504のうちの1つによって出力された分周信号が対における他方の分周器によって出力された分周信号と同期されるように、その特定の分周器504への入力クロックパルスを抑制(「スワロー」)するために、この分周器とインターフェースされたパルススワロー回路502を起動させ得る。言い換えれば、パルススワロー回路502は、LO経路500における分周された周期信号の位相を効果的に反転させるために使用され得る。
【００５１】
いくつかの態様では(たとえば、Div3分周器またはDiv4分周器などの3分周以上の分周器の場合)、位相検出回路は、0°および180°以外の追加のまたは他の位相差を検出し得る。そのような場合、パルススワロー回路502は、特定の分周器への2つ以上の入力クロックパルスを抑制するように構成され得る。
【００５２】
いくつかの態様では、LO経路500のうちの任意の1つからの(バッファリングされた)分周信号は、他のLO経路500からのすべての他の(バッファリングされた)分周信号が位相検出回路506において比較され得る基準信号として使用され得る。この場合、基準信号は、それ自体と位相がずれていることができないので、(単一の基準信号に関連する)基準LO経路は、パルススワロー回路502を有する必要はない。しかしながら、この特定のパルススワロー回路は、決して起動されない場合があるが、この基準LO経路は、複製されたLO経路500を有するRFICレイアウトの容易さなどの実際的な理由のためにパルススワロー回路502を含み得る。
【００５３】
他の態様では、分周LO信号を反復的に同期させるために、デイジーチェーン技法が使用され得る。このデイジーチェーン技法により、位相検出回路506において、(バッファリングされた)分周信号の任意の対が比較され得る。いくつかの態様では、信号の対は、隣接するLO経路からのものであり得る。2つの信号が同相である場合、いずれのパルススワロー回路502も起動されない場合がある(または、必要に応じて両方の回路が起動され得る)。しかしながら、2つの信号の位相がずれている場合、パルススワロー回路502のいずれか1つに入力された周期信号のクロックサイクルが抑制され、次いで、LO経路500の対における両方の分周信号が同期されるように、その特定の回路502が起動され得る。上記の基準信号技法と同様に、選択された最初の対におけるLO経路500のうちの1つは、パルススワロー回路502を有する必要がない。対における両方の分周信号が同相になると、これらの(バッファリングされた)分周信号のうちの1つは、位相検出回路506において、第3のLO経路からの別の(バッファリングされた)分周信号と比較され得、これら2つの信号の位相がずれている場合、この第3のLO経路内のパルススワロー回路502が起動される。第3のLO経路は、いくつかの態様では、LO経路の最初の対に隣接し得る。この反復プロセスは、様々なLO経路において生成される分周信号のすべてが同期されるまで繰り返され得る。
【００５４】
位相検出に基づくこれらの同期化技法は、複数のLO経路500を有する周波数シンセサイザの各起動、リセット、または電源入れ直し後、実行され得る。基準信号またはデイジーチェーン技法のいずれかを使用することによって、図5中の様々なLO経路500内の分周器504によって生成されるNの周期(クロック)信号は、各LO経路内のパルススワロー回路502(または、上記で説明したように、少なくともN-1のLO経路の各々におけるパルススワロー回路502)を使用して同期され得る。
【００５５】
本開示のいくつかの態様によれば、それぞれ、(より低い周波数における)1つもしくは複数の追加の分周信号を生成するために、または位相検出のための周波数を低減するために、周波数シンセサイザは、(たとえば、各LO経路において、または追加の分周器の1つまたは複数の出力を位相検出回路にインターフェースする別々の位相検出経路において)追加の分周器を備え得る。後者の場合、位相検出回路は、それ自体による最初の分周器による可能な位相差に加えて、余分な位相差(たとえば、0°、90°、180°、および270°の位相差)を検出するように構成され得る。
【００５６】
いずれの場合も、LO経路内の両方の分周器は、追加のドライバの前の各LO経路における追加のパルススワロー回路を使用して、別のLO経路内の分周器の別の対と同期され得る。この手法は、複数のLO信号が(たとえば、異なる帯域に対して)同期されることを可能にし得る。
【００５７】
たとえば、図6は、本開示のいくつかの態様による、各LO経路において代替的な位相検出技法および/またはオプションのパルススワロー回路612が使用され得る、Nの例示的なLO経路600(たとえば、TX LO経路317またはRX LO経路329)のブロック図である。図6に示すように、各LO経路600は、パルススワロー回路502と第1の分周器604とを含み得る。パルススワロー回路602は、本明細書で説明するように、第1の分周器604を対象とする周期信号を変更するために第1の分周器604に接続され得る。いくつかの態様では、各LO経路600はまた、第2の分周器614を含み得、または第2の分周器614は、上記で説明したように、別個の位相検出経路の一部であり得る。各分周器604、614は、入力周期信号をより低い周波数を有する出力周期信号に分周するように構成される。たとえば、各分周器604、614は、Div2、Div3、またはDiv4の分周器であり得る。図6に示すように、第1の分周器604は、I出力信号およびQ出力信号の有無にかかわらず構成され得、第2の分周器614は、I信号およびQ信号を出力するように構成され得る。
【００５８】
各LO経路600はまた、入力増幅器507および/または出力増幅器508(図6に図示せず)を含み得る。入力増幅器507は、上記で説明したように、VCO510から受信した発振信号をバッファリングまたは増幅するように構成され得る。出力増幅器508は、第1の分周器604および/または第2の分周器614の出力(たとえば、I出力および/またはQ出力)をバッファリングまたは増幅するように構成され得る。
【００５９】
いくつかの態様では、第2の分周器614は、様々な理由のために位相検出周波数を低減するために用いられ得る。この場合、各LO経路600は、第2の分周器614を含む別個の位相検出経路に接続され得る。各位相検出経路に関する信号は、第1の分周器604から、または第1の分周器604からの分周信号を第2の分周器614内に入る前に増幅またはバッファリングするように構成された(図6には図示しないが、図5中の出力増幅器508と同様の)増幅器から入力され得る。この場合、位相検出およびパルススワローは、図5について上記で説明したのと同様に動作し得、主な違いは、(1)図6中の位相検出回路606に入力される信号の周波数が、図5中の位相検出回路506に入力される信号の周波数と比較して低減されること、および(2)位相検出回路606が、位相検出回路506よりも多くの位相差を検出するように構成され得ることである。たとえば、分周器504がDiv2分周器である場合、図5中の位相検出回路506は、0°および180°の位相差を検出するように構成され得る。対照的に、第1および第2の分周器604、614が両方ともDiv2分周器である場合、図6中の位相検出回路606は、0°、90°、180°、および270°の位相差を検出するように構成され得る。位相検出回路606は、第1または第2の分周器604、614のいずれかが3分周以上である場合、4よりも多くの位相差を検出するように構成され得る。
【００６０】
いくつかの態様では、各LO経路600(または少なくともN-1のLO経路)はまた、オプションのパルススワロー回路612を含み得る。パルススワロー回路612は、以下に説明するように、第2の分周器614を対象とする周期信号を変更するために第2の分周器614に接続され得る。パルススワロー回路612の使用は、様々なLO経路600間で対応するLO信号を同期させることに加えて、異なる周波数帯域における複数のLO信号を同期させることを提供し得る(たとえば、第1の分周器604からの(バッファリングされた)分周信号は、第2の分周器614からの(バッファリングされた)分周信号と同期され得る)。
【００６１】
この場合、各LO経路600の第2の分周器614の(または出力増幅器の)出力(たとえば、I出力およびQ出力)は、位相検出回路606に入力され得、位相検出回路606は、Div2分周器の場合には0°、90°、180°、および270°の位相差を検出するように構成され得る。位相差を検出すると、位相検出回路606は、その特定の分周信号の位相を調整するために、その特定のLO経路内の第1および/または第2の分周器604、614への1つまたは複数の入力クロックパルスをスワローするための、それぞれ、特定のLO経路600内の第1および/または第2のパルススワロー回路602、612のための適切な起動信号616、618を提供し得る。この位相検出および調整は、図5に関して上記で説明したものと同様に、基準信号を使用して、またはデイジーチェーン方式において反復的に、複数のLO経路600に対して実行され得る。
【００６２】
図7は、本開示のいくつかの態様による、例示的なパルススワロー回路700と、それに対応するタイミング図750とを示す。パルススワロー回路700は、図5に示すパルススワロー回路502の各々のために利用され得る。図7のパルススワロー回路700はまた、図6に示すパルススワロー回路602および612の各々のために実装され得る。
【００６３】
パルススワロー回路700は、Div2分周器の出力の位相を180°反転させるために、1入力クロックパルスをスワローする(すなわち、抑制またはゲートする)ように構成され得る。図7に示すように、相補信号(「clkp」とラベル付けされた)クロックプラス702および(「clkm」とラベル付けされた)クロックマイナス703を含む差動クロック信号が、(「lo_sync」とラベル付けされた)LO同期化制御信号(ビット)704とともにパルススワロー回路700に入力され得る。差動クロック信号は、VCOから生成されたバッファリングされた差動発振信号などの、LO経路内の任意の差動周期信号を表し得る。本開示のいくつかの態様において、LO同期化制御ビット704は、周波数シンセサイザの異なるLO経路内の1対の独立した分周器の間の位相差(たとえば、180°の位相差)の場合、位相検出回路(たとえば、図5からの位相検出回路506または図6からの位相検出回路606)によって設定され得る。
【００６４】
図7に示すように、パルススワロー回路700は、遅延(D)フリップフロップ706および710と、NAND回路714および718と、NOR回路730および736とを備え得る。LO同期化制御ビット704は、clkp702によってクロックされ得るDフリップフロップ706への入力であり得る。Dフリップフロップ706の出力(Q1 708)は、LO同期化制御ビット704が設定されると、clkp702の次の立ち上がりエッジの後、Q1パルスによって示されるように設定され得る(すなわち、0から1に変化し得る)。Q1 708は、clkm703の逆によって(またはいくつかの態様ではclkp702によって)クロックされ得るDフリップフロップ710への入力として提供され得る。Q1 708が設定される(すなわち、0から1に変化する)と、Dフリップフロップ710の出力(Q2 712)は、clkm703の逆の次の立ち上がりエッジ(clkm703の次の立ち下がりエッジに相当)の後、Q2パルスによって示されるように設定され得る。
【００６５】
NAND回路714は、Dフリップフロップ706の出力(Q1 708)と、Q2 712の反対の極性を有するDフリップフロップ710の相補出力(Q2B)とを入力として受信し得る。これらの入力に基づいて、NAND回路714は、タイミング図750に示すように反転パルス(Q1Q2B)*716を生成し得る。NOR回路736は、Dフリップフロップ706の相補出力(Q1B)とDフリップフロップ710の出力(Q2 712)とを入力として受信し得る。NOR回路736の出力は、実質的に反転パルス(Q1Q2B)* 716の逆である(Q1B+Q2)*である。
【００６６】
NAND回路714(たとえば、反転パルス(Q1Q2B)* 716)の出力およびclkm703は、(「clkp_gated」とラベル付けされた)ゲーテッドクロック信号732を生成するために、クロックゲーティング回路720のNAND回路718に入力され得る。ゲーテッドクロック信号732は、clkp702のクロックパルスがスキップされる(すなわち、スワローされる)NAND回路714によって出力される反転パルスの間を除いて、実質的にclkp702を追跡する。NOR回路736の出力およびclkp702は、(「clkm_gated」とラベル付けされた)相補ゲーテッドクロック信号を生成するために、クロックゲーティング回路720のNOR回路730に入力され得る。相補ゲーテッドクロック信号は、clkm703のクロックパルスが抑制されるNOR回路736によって出力されるパルスの間を除いて、実質的にclkm703に追従する。
【００６７】
図7に示すように、clkp_gated 732(およびclkm_gated)は、clkp702の(およびclkm703の)クロックパルスがスワロー(すなわち、抑制またはゲート)されているパルススワロー回路700の出力を表す。結果として、Div2分周器726によって出力される(「Div2_outp」とラベル付けされた)クロック信号724の位相は、LO同期化制御ビット704が設定された後、実質的に180°シフトされ得、このようにして、出力クロック信号724は、周波数シンセサイザの異なるLO経路内の別のDiv2分周器の(「Div2_outp_wo_sync」とラベル付けされた)出力クロック信号728と同期され得る(同相になり得る)。
【００６８】
この説明に基づいて、Dフリップフロップ706、710、NAND回路714、およびNOR回路736は、ゲーティングパルス生成回路734を構成するものと見なされ得、NAND回路714の出力およびNOR回路736の出力は、パルススワロー回路700におけるクロックパルスの抑制を起動するトリガパルスである。実際のクロックパルスの抑制は、NOR回路730とNAND回路718とを含むクロックゲーティング回路720によって実行される。
【００６９】
図8は、本開示のいくつかの態様による例示的な位相検出回路800のブロック図である。本開示のいくつかの態様によれば、位相検出回路800は、0°、90°、180°、および270°の位相差を検出するための図６の位相検出回路606に対応し得る。いくつかの態様では、位相検出回路800の一部は、0°および180°の位相差を検出するための図5の位相検出回路506として利用され得る。
【００７０】
図8に示すように、位相検出回路800は、周波数シンセサイザの異なるLO経路内に配置された1対の独立した分周器によって出力されるI信号およびQ信号の異なる組合せを比較するための排他的論理和(XOR)ゲート802を含み得る。たとえば、図8において、第1のLO経路内の分周器からの正のI信号およびQ信号(IP1およびQP1)は、第2のLO経路内の対応する分周器からの正のI信号およびQ信号(IP2およびQP2)と比較される。XORゲート802のデジタル出力は、(たとえば、平均化によって)DCに変換するためにローパスフィルタ(LPF)804に入力され得る。他の態様では、(正のI信号およびQ信号と相補的な)負のI信号およびQ信号が代わりに使用され得る。ローパスフィルタ804の出力は、デジタル制御出力を生成するために、比較器806のセットに入力され得、デジタル制御出力のビット値は、異なる位相差を表す。図8の例では、4つの異なる2ビット値(たとえば、比較器出力ビット810、812の値00b、01b、10b、および11b)は、4つの異なる位相差(たとえば、0°、90°、180°、および270°の位相差)に対応し得る。
【００７１】
いくつかの態様では、位相検出回路800の一部のみが使用され得る。たとえば、0°/180°位相検出器(たとえば、図5の位相検出回路506)は、XORゲート802および対応するローパスフィルタ804のうちの1つを使用し得る。比較器806は、使用される必要がない。
【００７２】
図4は、本開示のいくつかの態様による、分周とパルス抑制とを使用して複数の周期信号を生成するための例示的な動作400のフロー図である。動作400は、たとえば、図5中のLO経路500または図6中のLO経路600などの各経路内に独立した分周器を有する複数の発振器経路を有する周波数シンセサイザ(たとえば、TXもしくはRX周波数シンセサイザ318、330)または他の装置によって実行され得る。
【００７３】
動作400は、ブロック402において、(たとえば、第1のLO経路500、600内の分周器504、604を用いて)第1の分周信号を生成するために第1の周期信号を分周することによって開始し得る。ブロック404において、(たとえば、異なるLO経路500、600内の異なる分周器504、604を用いて)第2の分周信号を生成するために第2の周期信号が分周され得る。ブロック406において、(第1の分周信号に基づく)第1の検知信号の位相と(第2の分周信号に基づく)第2の検知信号の位相とが比較され得る。ブロック407において、第1および第2の検知信号の位相がずれている場合、第1のトリガ信号が生成され得る。ブロック408において、第1の分周信号の位相を調整するために、第1のトリガ信号に応答して、第1の周期信号のパルスが少なくとも1サイクルの間抑制され得る。いくつかの態様では、第1の分周信号の位相は、第1および第2の分周信号が同相である(同期される)ように調整される。
【００７４】
いくつかの態様によれば、第1の検知信号は、第1の分周信号(たとえば、分周器504の出力)であるか、または第1の分周信号のバッファリングされたバージョン(たとえば、増幅器508の出力)である。同様に、第2の検知信号は、第2の分周信号であり得、または第2の分周信号のバッファリングされたバージョンであり得る。たとえば、動作400は、第1の分周信号のバッファリングされたバージョンを形成するために第1の分周信号をバッファリングすることと、第2の分周信号のバッファリングされたバージョンを形成するために第2の分周信号をバッファリングすることとをさらに含み得る。
【００７５】
いくつかの態様によれば、動作400は、第1および第2の検知信号の位相がずれている場合、第2のトリガ信号を生成することと、第2の分周信号の位相を調整するために、第2のトリガ信号に応答して、少なくとも1サイクルの間第2の周期信号のパルスを抑制することとをさらに伴い得る。
【００７６】
いくつかの態様によれば、動作400は、第3の分周信号を生成するために第1の分周信号を分周することをさらに含み得る。第1の検知信号は、第3の分周信号、または第3の分周信号のバッファリングされたバージョンであり得る。動作400はまた、第4の分周信号を生成するために第2の分周信号を分周することを含み得る。第2の検知信号は、第4の分周信号、または第4の分周信号のバッファリングされたバージョンであり得る。
【００７７】
いくつかの態様によれば、動作400は、第1および第2の検知信号の位相がずれている場合、第2のトリガ信号を生成することと、第3の分周信号の位相を調整するために、第2のトリガ信号に応答して、少なくとも1サイクルの間第1の分周信号のパルスを抑制することとをさらに含み得る。この場合、動作400はまた、第1および第2の検知信号の位相がずれている場合、第3のトリガ信号を生成することと、第2の分周信号の位相を調整するために、第3のトリガ信号に応答して、少なくとも1サイクルの間第2の周期信号のパルスを抑制することとを伴い得る。第1および第2の検知信号の位相がずれている場合、動作400はまた、第4のトリガ信号を生成することと、第4の分周信号の位相を調整するために、第4のトリガ信号に応答して、少なくとも1サイクルの間第2の分周信号のパルスを抑制することとを含み得る。
【００７８】
いくつかの態様によれば、動作400は、第3の分周信号を生成するために第3の周期信号を分周することをさらに含み得る。この場合、第3の分周信号に基づく第3の検知信号の位相と、第1の検知信号または第2の検知信号のいずれかの位相とが比較され得、第3の検知信号と第1または第2の検知信号のいずれかの位相とがずれている場合にそれぞれ第2のトリガ信号が生成され得る。動作400は、第3の分周信号の位相を調整するために、第2のトリガ信号に応答して、少なくとも1サイクルの間第3の周期信号のパルスを抑制することをさらに含み得る。
【００７９】
いくつかの態様によれば、ブロック402において第1の周期信号を分周することは、第1の分周信号の同相(I)バージョンと直交(Q)バージョンとを生成するために第1の周期信号を分周することを伴い得る。いくつかの態様では、ブロック404において第2の周期信号を分周することは、第2の分周信号のIバージョンとQバージョンとを生成するために第2の周期信号を分周することを含み得る。この場合、第1の検知信号は、第1の分周信号のI(またはQ)バージョンに基づき得、第2の検知信号は、第2の分周信号のI(またはQ)バージョンに基づき得る。
【００８０】
いくつかの態様によれば、ブロック406において位相を比較することは、第1の検知信号と第2の検知信号との間の0°または180°の位相差を検出するために第1の検知信号の位相と第2の検知信号の位相とを比較することを含む。他の態様では、第1の検知信号の位相および第2の検知信号の位相は、第1の検知信号と第2の検知信号との間の0°、90°、180°、または270°の位相差を検出するためにブロック406において比較され得る。
【００８１】
いくつかの態様によれば、動作400は、電圧制御発振器(VCO)の出力信号から第1の周期信号を生成することと、VCOの同じ出力信号から第2の周期信号を生成することとをさらに含む。
【００８２】
本開示において提示する同期化技法を適用することによって、トランシーバのRFフロントエンドにおける性能の改善が達成され得る。たとえば、(たとえば、2つのLO経路間のランダムで寄生的な不一致による)バイモダリティ(bimodality)が排除され得る。マルチプレクサを使用するLO信号の反転が本開示の態様に使用される必要がないので、バイモダリティの排除は、RX経路におけるDCオフセットと、TX経路におけるキャリア漏れとを改善し得る。従来の同期化解決策とは異なり、反転されたLO経路と反転されていないLO経路との間にわずかな位相差が存在しない可能性があるので、バイモダリティを排除することはまた、RX経路におけるイメージリジェクション(image rejection)と、TX経路における残留側波帯(RSB:residual side band)とを改善し得る。
【００８３】
本開示で提示する同期化技法はまた、各リセットまたはパワーダウン後のIおよびQベースバンド出力(たとえば、RX経路における)または入力(たとえば、TX経路における)の動的スワッピングを排除し得る。さらに、本開示のいくつかの態様は、固有のバイモーダル挙動がないため、DCオフセット、イメージリジェクション、RSB、およびキャリア漏れの較正を単純化し得る。
【００８４】
上記で説明した様々な動作または方法は、対応する機能を実行することができる任意の適切な手段によって実行され得る。この手段は、限定はしないが、回路、特定用途向け集積回路(ASIC)、またはプロセッサを含む、様々なハードウェアおよび/またはソフトウェア構成要素および/またはモジュールを含んでもよい。一般に、図に示す動作が存在する場合、これらの動作は、同様の番号付けを有する対応する手段プラス機能の構成要素を有し得る。
【００８５】
たとえば、送信するための手段は、送信機(たとえば、図2に示すユーザ端末120のトランシーバフロントエンド254、図2に示すアクセスポイント110のトランシーバフロントエンド222、もしくは図3に示すトランシーバフロントエンド300)、および/またはアンテナ(たとえば、図2に描いたユーザ端末120mのアンテナ252ma〜252mu、図2に示すアクセスポイント110のアンテナ224a〜224ap、もしくは図3に示すトランシーバフロントエンド300のアンテナ303)を備え得る。受信するための手段は、受信機(たとえば、図2に示すユーザ端末120のトランシーバフロントエンド254、図2に示すアクセスポイント110のトランシーバフロントエンド222、もしくは図3に示すトランシーバフロントエンド300)、および/またはアンテナ(たとえば、図2に描いたユーザ端末120mのアンテナ252ma〜252mu、図2に示すアクセスポイント110のアンテナ224a〜224ap、もしくは図3に示すトランシーバフロントエンド300のアンテナ303)を備え得る。処理するための手段または決定するための手段は、1つまたは複数のプロセッサ(たとえば、TXデータプロセッサ210、RXデータプロセッサ242、および/もしくは図2に示すアクセスポイント110のコントローラ230、またはRXデータプロセッサ270、TXデータプロセッサ288、および/もしくは図2に示すユーザ端末120のコントローラ280)を含み得る処理システムを備え得る。分周するための手段は、1つまたは複数の分周回路(たとえば、図5の分周器504、または図6の分周器604、614)を備え得る。比較するための手段は、1つまたは複数の位相比較回路(たとえば、図5の位相検出回路506、図6の位相検出回路606、または図8の位相検出回路800)を備え得る。トリガ信号を生成するための手段は、1つまたは複数のトリガ生成回路(たとえば、図5の位相検出回路506、図6の位相検出回路606、または図8の位相検出回路800)を備え得る。抑制するための手段は、1つまたは複数のパルス抑制回路(たとえば、図5のパルススワロー回路502、図6のパルススワロー回路502、612、または図7のパルススワロー回路700)を備え得る。
【００８６】
本明細書で使用される場合、「決定する」という用語は、多種多様なアクションを包含する。たとえば、「決定する」は、算出する、計算する、処理する、導出する、調査する、検索する(たとえば、テーブル、データベース、または別のデータ構造において検索する)、確認するなどを含み得る。また、「決定する」は、受信する(たとえば、情報を受信する)、アクセスする(たとえば、メモリ内のデータにアクセスする)などを含み得る。また、「決定する」は、解決する、選択する、選出する、確立するなどを含み得る。
【００８７】
本明細書で使用される場合、項目のリストの「のうちの少なくとも1つ」を指す語句は、単一のメンバーを含むそれらの項目の任意の組合せを指す。一例として、「a、b、またはcのうちの少なくとも1つ」は、a、b、c、a-b、a-c、b-c、およびa-b-c、ならびに複数の同じ要素による任意の組合せ(たとえば、a-a、a-a-a、a-a-b、a-a-c、a-b-b、a-c-c、b-b、b-b-b、b-b-c、c-c、およびc-c-c、または、a、b、およびcの任意の他の順序)をカバーすることが意図される。
【００８８】
本開示に関連して説明する様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス(PLD)、ディスクリートゲートもしくはトランジスタ論理、ディスクリートハードウェア構成要素、または本明細書で説明する機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサは、マイクロプロセッサであり得るが、代替的に、プロセッサは、任意の市販のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、DSPおよびマイクロプロセッサの組合せ、複数のマイクロプロセッサ、DSPコアと組み合わせた1つまたは複数のマイクロプロセッサ、または任意の他のそのような構成として実装され得る。
【００８９】
本明細書で開示する方法は、説明した方法を達成するための1つまたは複数のステップまたはアクションを備える。方法ステップおよび/またはアクションは、特許請求の範囲から逸脱することなく相互に入れ替えられ得る。言い換えれば、ステップまたはアクションの特定の順序が指定されない限り、特定のステップおよび/またはアクションの順序および/または使用は、特許請求の範囲から逸脱することなく変更され得る。
【００９０】
説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せにおいて実装され得る。ハードウェアにおいて実装される場合、例示的なハードウェア構成は、ワイヤレスノード内の処理システムを備え得る。処理システムは、バスアーキテクチャを用いて実装されてもよい。バスは、処理システムの特定の適用例および全体的な設計制約に応じて、任意の数の相互接続バスおよびブリッジを含んでもよい。バスは、プロセッサと、機械可読媒体と、バスインターフェースとを含む様々な回路を互いにリンクし得る。バスインターフェースは、とりわけ、バスを介してネットワークアダプタを処理システムに接続するために使用され得る。ネットワークアダプタは、物理(PHY)層の信号処理機能を実装するために使用され得る。ユーザ端末の場合、ユーザインターフェース(たとえば、キーパッド、ディスプレイ、マウス、ジョイスティックなど)をバスに接続することもできる。バスは、タイミングソース、周辺機器、電圧調整器、電力管理回路などの様々な他の回路をリンクさせる場合もあり、これは当技術分野ではよく知られているので、これ以上説明しない。
【００９１】
処理システムは、プロセッサ機能を提供する1つまたは複数のマイクロプロセッサと、すべてが外部バスアーキテクチャを介して他のサポート回路と一緒にリンクされた機械可読媒体の少なくとも一部を提供する外部メモリとを有する汎用処理システムとして構成され得る。代替として、処理システムは、プロセッサを有するASIC(特定用途向け集積回路)、バスインターフェース、ユーザインターフェース(アクセス端末の場合)、サポート回路、単一のチップに統合された機械可読媒体の少なくとも一部分を用いて、あるいは1つまたは複数のFPGA(フィールドプログラマブルゲートアレイ)、PLD(プログラマブル論理デバイス)、コントローラ、状態機械、ゲート論理、ディスクリートハードウェア構成要素、もしくは任意の他の適切な回路、または本開示全体にわたって説明した様々な機能を実行できる回路の任意の組合せを用いて実装され得る。当業者は、特定の適用例およびシステム全体に課せられた全体的な設計制約に応じて処理システムについて説明した機能を最良に実装する方法を認識するであろう。
【００９２】
特許請求の範囲は、上記で例示した正確な構成および構成要素に限定されないことが理解されるべきである。特許請求の範囲から逸脱することなく、上記で説明した方法および装置の構成、動作、および詳細において様々な修正、変更、および変形が行われてもよい。
【符号の説明】
【００９３】
100  ワイヤレス通信システム、システム、ワイヤレスシステム
110  アクセスポイント
120、120m、120x  ユーザ端末
130  システムコントローラ
208  データソース
210  TXデータプロセッサ
222  トランシーバフロントエンド
224、224a〜224ap  アンテナ
230  コントローラ
232  メモリ
234  スケジューラ
242  RXデータプロセッサ
244  データシンク
252、252ma〜252mu、252xa〜252xu  アンテナ
254  トランシーバフロントエンド(TX/RX)、トランシーバフロントエンド
270  RXデータプロセッサ
280  コントローラ
282  メモリ
286  データソース
288  TXデータプロセッサ
300  トランシーバフロントエンド
302  送信(TX)経路、TX経路
303  アンテナ
304  受信(RX)経路、RX経路
306  インターフェース
308  デジタル-アナログコンバータ(DAC)、DAC
310  ベースバンドフィルタ(BBF)、BBF
312  ミキサ
314  ドライバ増幅器(DA)、DA
316  電力増幅器(PA)、PA
317  局所発振器(LO)経路、LO経路
318  TX周波数シンセサイザ
319  PLL
320  増幅器
322  低雑音増幅器(LNA)、LNA
324  ミキサ
326  ベースバンドフィルタ(BBF)、BBF
328  アナログ-デジタルコンバータ(ADC)
329  局所発振器(LO)経路、LO経路
330  RX周波数シンセサイザ
331  PLL
400  動作
500  LO経路
502  パルススワローイング回路
504  分周器
506  位相検出回路
507  入力増幅器
508  出力増幅器
510  VCO
600  LO経路
602  パルススワローイング回路
604  第1の分周器
606  位相検出回路
612  パルススワローイング回路
614  第2の分周器
616  起動信号
618  起動信号
700  パルススワローイング回路
702  クロックプラス、clkp
703  クロックマイナス、clkm
704  LO同期化制御信号(ビット)、LO同期化制御ビット
706  遅延(D)フリップフロップ、Dフリップフロップ
708  Q1
710  遅延(D)フリップフロップ、Dフリップフロップ
712  Q2
714  NAND回路
716  反転パルス(Q1Q2B)*
718  NAND回路
720  クロックゲーティング回路
724  クロック信号、出力クロック信号
726  Div2分周器
728  出力クロック信号
730  NOR回路
732  ゲーテッドクロック信号、clkp_gated
734  ゲーティングパルス生成回路
736  NOR回路
750  タイミング図
800  位相検出回路
802  排他的論理和(XOR)ゲート、XORゲート
804  ローパスフィルタ(LPF)、ローパスフィルタ
806  比較器
810  比較器出力ビット
812  比較器出力ビット
【図１】
2018528675.tif 000003
【図２】
2018528675.tif 000004
【図３】
2018528675.tif 000005
【図４】
2018528675.tif 000006
【図５】
2018528675.tif 000007
【図６】
2018528675.tif 000008
【図７】
2018528675.tif 000009
【図８】
2018528675.tif 000010
【国際調査報告】
2018528675.tif 000011
2018528675.tif 000012