(57)【要約】  ロゴスキーコイルなど電流センサ用の積分回路である。この積分回路は、電流センサから信号を受け取るための入力と、電圧信号を実現するための出力とを有する積分器を含む。ハイパスフィルタは、積分器の出力に結合された入力を有し、電圧信号からＤＣ成分を実質的に除去する。フィードバックループは、積分器の出力とハイパスフィルタの出力とに結合された入力を有し、電圧信号のＤＣ成分を積分器の入力に戻す出力を有する。積分回路は、監視されている線路導体の大きな電流ステップを検出することができ、回線障害検出に使用することができる。【選択図】図２
2018504605.tif 000002
【特許請求の範囲】
【請求項１】
電流センサ用の積分回路であって、
電流センサから信号を受け取るための入力と、電圧信号を供給する出力とを有する積分器と、
前記積分器の前記出力に結合された入力と、出力とを有するハイパスフィルタであって、前記電圧信号からＤＣ成分を実質的に除去するハイパスフィルタと、
前記積分器の前記出力と前記ハイパスフィルタの前記出力とに結合された入力と、前記電圧信号の前記ＤＣ成分を前記積分器の前記入力に供給する出力とを有するフィードバックループとを備える、積分回路。
【請求項２】
前記ハイパスフィルタの前記出力と前記フィードバックループとの間に結合された電圧フォロワを更に備える、請求項１に記載の積分回路。
【請求項３】
前記電圧フォロワは、前記電流センサからの前記信号に関する信号を供給する出力端子を有する、請求項２に記載の積分回路。
【請求項４】
前記フィードバックループは、前記積分器の前記出力に結合された第１の入力と、前記ハイパスフィルタの前記出力に結合された第２の入力と、前記ＤＣ成分を供給する前記出力とを有する差動増幅器を含む、請求項１に記載の積分回路。
【請求項５】
前記積分器の前記入力は、ロゴスキーコイルから前記信号を受け取るように構成されている、請求項１に記載の積分器回路。
【請求項６】
前記積分器は、演算増幅器と、前記演算増幅器と並列に結合されたコンデンサとを含む、請求項１に記載の積分回路。
【請求項７】
電流センサ用の積分回路であって、
電流センサから信号を受け取るための入力と、電圧信号を供給する出力とを有する積分器と、
前記積分器の前記出力に結合された入力と、出力とを有するハイパスフィルタであって、前記電圧信号からＤＣ成分を実質的に除去するハイパスフィルタと、
前記ハイパスフィルタの前記出力に結合された入力と、出力とを有する電圧フォロワと、
前記積分器の前記出力に結合された第１の入力と、前記電圧フォロワの前記出力に結合された第２の入力と、前記電圧信号の前記ＤＣ成分を前記積分器の前記入力に供給する出力とを有する差動増幅器とを備え、
前記電圧フォロアの前記出力は、前記電流センサからの前記信号に関する信号を供給する、積分回路。
【請求項８】
前記積分器の前記入力は、ロゴスキーコイルから前記信号を受け取るように構成されている、請求項７に記載の積分回路。
【請求項９】
前記電圧フォロワは、演算増幅器を含む、請求項７に記載の積分回路。
【請求項１０】
前記積分器は、演算増幅器と、前記演算増幅器と並列に結合されたコンデンサとを含む、請求項７に記載の積分回路。
【請求項１１】
前記積分器の前記入力に結合された可変抵抗器を更に備える、請求項７に記載の積分回路。
【請求項１２】
前記電圧フォロワは、前記電流センサによって検出された電流ステップに応答して呼出信号を供給する、請求項７に記載の積分回路。
【請求項１３】
電流を監視するためのシステムであって、
電流コンダクタに近接して配置される、前記コンダクタの電流を検出するための電流センサと、
前記電流センサに結合された積分回路とを備え、前記積分回路は、
前記電流センサから信号を受け取るための入力と、電圧信号を供給する出力とを有する積分器と、
前記積分器の前記出力に結合された入力と、出力とを有するハイパスフィルタであって、前記電圧信号からＤＣ成分を実質的に除去するハイパスフィルタと、
前記積分器の前記出力と前記ハイパスフィルタの前記出力とに結合された入力と、前記電圧信号の前記ＤＣ成分を前記積分器の前記入力に供給する出力とを有するフィードバックループとを含む、システム。
【請求項１４】
前記電流センサは、ロゴスキーコイルを備える、請求項１３に記載のシステム。
【請求項１５】
前記ハイパスフィルタの前記出力と前記フィードバックループとの間に結合された電圧フォロワを更に備える、請求項１３に記載のシステム。
【請求項１６】
前記電圧フォロアは、前記電流センサからの前記信号に関する信号を供給する出力端子を有する、請求項１５に記載のシステム。
【請求項１７】
前記フィードバックループは、前記積分器の前記出力に結合された第１の入力と、前記ハイパスフィルタの前記出力に結合された第２の入力と、前記ＤＣ成分を供給する前記出力とを有する差動増幅器を含む、請求項１３に記載のシステム。
【請求項１８】
前記積分器は、演算増幅器と、前記演算増幅器と並列に結合されたコンデンサとを含む、請求項１３に記載のシステム。
【請求項１９】
前記積分回路の共振特性は、前記電流コンダクタの電流ステップに応答した前記出力端子における呼出信号を実現する、請求項１６に記載のシステム。
【発明の詳細な説明】
【背景技術】
【０００１】
ロゴスキーコイルセンサ１２が図１に示される。この可撓性コイル１２は、通電導体１０の周囲でこの導体回路を遮ることなく固定することができ、実際の電流範囲の全体にわたって線状であり、したがって交流電源産業において魅力的な電流センサソリューションを構成している。ＡＣラインをコイル１２の中心に配置した状態では、生成される電圧Ｖは次のようになる。
【数１】
2018504605.tif 000003
ここで、μ０は自由空間の透磁率、ｎはコイルの巻数、Ａはコイルの断面、ｒは図１に示す半径、Ｉは線電流である。電圧Ｖは微分された線電流に比例し、したがって信号Ｖ及び信号Ｉは９０度の位相差を示すことになる。電流Ｉと同相の信号Ｖには積分が必要になる。また、高調波が含まれている場合には、積分によって正確な電流プロファイルがもたらされることになる。
【０００２】
図１は、以下の基本高調波伝達関数をもつ端子１６においてコイル１２に結合された積分器１４の一例を示す。
【数２】
2018504605.tif 000004
【０００３】
正確な位相情報が要求される場合には、図示された成分値を有する積分器１４は不適当なソリューションである。６０ＨｚでのＲＣ積は約１．２に過ぎず、その結果、積分器１４は線周波数において実質的に望ましくない位相シフトを有する。Ｒ１を除去すると９０度の所望の位相シフトが得られ、伝達関数は次の純粋な積分器形態を得る。
【数３】
2018504605.tif 000005
【０００４】
この伝達関数の現実的問題は、直流の増幅が無限になることである。その結果、出力に、帰還コンデンサＣ１をＤＣ充電された状態のままにする積分定数を本質的に表す未定義のＤＣレベルが含まれる場合がある。学術的な不定積分微積分学計算では、積分定数を無視する、すなわちゼロにするが、今は、この利便性を現在の実際のケースに拡大することが課題である。１つの改善策は、帰還コンデンサＣ１の両端にトランジスタ（ＭＯＳＦＥＴ）を配置し、時々放電させて、オペアンプ１５のＤＣ出力が再定義されるようにすることである。この手法は、タイミング回路に対して頻繁に放電することを要求しないが、好ましい瞬間に定期的に放電することを依然として要求する。ほぼ完璧なＭＯＳＦＥＴを用いてうまく実装されるときに、この手法は改善策を提供することができる。
【０００５】
したがって、ロゴスキーコイル又は他の電流センサ用の改良された積分器が必要とされている。
【発明の概要】
【０００６】
本発明に適う、電流センサ用の積分回路は、電流センサからの信号を受け取るための入力と電圧信号を供給する出力とを有する積分器を含む。ハイパスフィルタは、積分器の出力に結合された入力と出力とを有し、電圧信号からＤＣ成分を実質的に除去する。フィードバックループは、積分器の出力とハイパスフィルタの出力とに結合された入力を有し、電圧信号のＤＣ成分を積分器の入力に供給する出力を有する。
【図面の簡単な説明】
【０００７】
添付の図面は、本明細書に組み込まれ、本明細書の一部をなし、記載と共に本発明の利点及び原理を説明する。
【図１】ロゴスキーコイルセンサ用のプリアンプを組み込んだ従来技術の図である。
【図２】ロゴスキーコイルセンサ用の積分回路の図である。
【図３】変流器と図２の積分回路とによって測定された線電流を比較したグラフである。
【図４】図２の積分回路の振幅応答のグラフである。
【図５】図２の積分回路の位相応答のグラフである。
【図６】図２の積分回路の線ステップ電流とインパルス応答とのグラフである。
【発明を実施するための形態】
【０００８】
ロゴスキーコイルセンサ又は他の電流センサ用の改良された積分器が開示される。ロゴスキーコイルセンサは、ＡＣ電源グリッド内の６０Ｈｚの線電流を監視又は測定するために日常的に使用されている。スマートグリッドインフラストラクチャの開発には、これらのセンサの膨大な配置が必要となる。ロゴスキーセンサは市販されており、コイル振幅を許容レベルにするためにプリアンプを必要とする。一般に、ロゴスキーコイルは、線電流のアンペアあたり大体２５μＶを生成し、これは、約１ｍＶ／Ａの増幅が好適である処理電子機器に直接使用するには微弱過ぎる。市販のプリアンプ又は変換器が利用可能であるが、これらは多くの場合ＤＣ信号を生成し、ＡＣ位相情報の損失をもたらす。線電流の、位相が正確な６０Ｈｚの増幅されたレプリカを得るために、新しい積分器設計が開示される。この積分器設計は、上述の改善策に対する改良されたソリューションであり、ＤＣレベルを連続的に監視し、安定したフィードバックを通してＤＣレベルをゼロに強制することで、帰還コンデンサの両端にいかなる構成要素も配置する必要なく、純粋な積分器形態のための上記第２の伝達関数を固守することを含む。
【０００９】
図２は、３つのオペアンプ（演算増幅器）２１、２２、２３を含む積分回路２０ソリューションの図である。第１のオペアンプ２１は、端子１６でロゴスキーコイルセンサからの信号を受け取る入力と、信号Ｖａを供給する出力（２５）とを有する純粋な積分器である。オペアンプ２１の反転入力は、例えば、１ＭΩの接地プルダウン抵抗を有し得る。オペアンプ２１に続いて受動一次ハイパスフィルタがあり、このフィルタは、コンデンサＣ２と抵抗器Ｒ２とによって形成され、信号Ｖａを受け取る入力を有し、積分された信号のＤＣフリー版を第２のオペアンプ２２の＋入力に供給する出力を有し、第２のオペアンプ２２は、電圧フォロワとして機能し、信号Ｖｂを供給する出力（２６）を有する。このハイパスフィルタは、信号ＶａのＤＣ成分を除去するか、又は回路２０の動作のために許容量だけＤＣ成分を実質的に除去することができる。電圧フォロワ（オペアンプ２２）は、ハイパスフィルタの出力によって構成される高インピーダンス点の負荷を最小限に抑えるために使用される。第３のオペアンプ２３は、第１のオペアンプ２１の出力のＤＣ成分のコピーを生成する出力（２７）を有する差動増幅器（この場合は増幅しない）である。オペアンプ２３の出力Ｖｃからオペアンプ２１の＋入力Ｖ＋までのＤＣ帰還ループを閉じることで第１のオペアンプ２１の積分器出力がＤＣフリーのままであることが保証される。
【００１０】
積分回路２０は、ロゴスキーコイルセンサ又は他の電流センサからの信号を端子１６で受け取り、端子２４において出力信号Ｖｏｕｔを実現する。回路２０は、電流センサによって監視された線路導体における大きな電流ステップに応答して、端子２４において電流センサからの信号に関する信号、例えば減衰呼出信号を出力する。例えば、回線障害解析などスマートグリッドインフラストラクチャ監視における使用のために対応するデジタル信号をプロセッサに供給するために、回路２０を出力端子２４においてＡＤ変換器に結合することができる。また、回路２０は、三相ケーブルにおける回線障害を監視及び検出するためにも使用することもできる。
【００１１】
変流器（Ｈａｍｍｏｎｄ  ＣＴ５００Ａ）と図２の積分回路２０とによって測定された線電流を比較して、回路２０の性能を図３に示す。回路２０内の電位差計Ｒ１（可変抵抗器）が１ｍＶ／Ａの増幅に調整された状態では、図３のトレースは、精密で一般に許容される位相差とほぼ完全に一致する。
【００１２】
以下に回路２０の動作の高調波解析を示す。非反転入力電圧Ｖ＋が接地電位にある場合、第１のオペアンプ２１積分器の伝達関数は次のようになる。
【数４】
2018504605.tif 000006
式（１）の関数は、極がＤＣにあるか、又は、より現実的には、極が極めて高い増幅を有する非常に低い周波数にある、理想的な積分器の関数である。この例示的な場合のように、主たる用途が６０Ｈｚ信号用の積分器を構成する場合、低周波ノイズの積分は、大きな振幅を有するゆっくりと変化するドリフトとなり、不都合となる。この不都合は、積分器のＤＣ状態を時々リセットするか、又は対象外の低周波での増幅を制限することによって回避することができる。
【００１３】
したがって、１つの改善策としては、ＭＯＳＦＥＴを介して短絡することによりコンデンサＣ１を時々放電させることがあり、これは有効ではあるが、最も洗練されたソリューションではない。低周波数での増幅を制限するもう１つの一般的な改善策は、コンデンサＣ１の両端に大きな帰還抵抗器Ｒｆを配置して、ＤＣでの増幅が抵抗ＲｆとＲ１との比率であるＲｆ／Ｒ１に最大でも等しくなるようにすることである。実際には、この比率は１よりもはるかに大きく、スロードリフトの不都合は、減少するが除去されない。ＤＣの増幅がゼロに近づく傾向がある場合には、更なる改善を得ることができる。このことは、以下の高調波解析により説明されるように、図２の回路２０にも当てはまる。
【００１４】
図２に示す電圧は、すべて接地を基準とする。ωを角周波数すると、次式により２つの基本伝達関数が提供される。
【数５】
2018504605.tif 000007
また、すべての抵抗器Ｒの値が等しい場合、次のようになる。
【数６】
2018504605.tif 000008
【００１５】
任意のＶ＋入力電圧を考慮すると、第１のオペアンプ２１積分器の伝達関数の導出には、次の２つの式が必要である。
【数７】
2018504605.tif 000009
【数８】
2018504605.tif 000010
【００１６】
式（４）及び式（５）から電流ｉを除去する。
【数９】
2018504605.tif 000011
【００１７】
回路２０に示すように、直接フィードバックを通じて電圧Ｖ＋を電圧Ｖｃと等しくして、式（２）、（３）、（６）を結合する。
【数１０】
2018504605.tif 000012
【００１８】
明らかに、τ２＞＞τ１のときに式（７）は理想的な積分器に近づき、次の全体的積分器伝達関数が導出されると結果が明らかになる。
【数１１】
2018504605.tif 000013
【００１９】
以下の２つの条件の両方が満たされた場合、式（８）の全体的伝達関数は優れた積分器になる。
【数１２】
2018504605.tif 000014
【００２０】
望ましい効果は、ωがＤＣに近づく場合に明白になり、これは、その後ωτ２の項に関する微分の結果としてその出力が除去されるからである。これは、ＤＣにおける増幅が無限になる傾向がある式（１）の純粋な積分器とは異なる。
【００２１】
図４及び図５に示すように、式（８）の伝達関数の振幅応答及び位相応答をプロットすることによってその特性が更に示される。図４の回路２０の振幅応答は、積分の目的で使用可能な周波数範囲の絶対下限を表して共振ピークを明確に示している。共振周波数ｆｒｅｓは、最大τ２／（２τ１）の振幅で式（８）の位相をゼロに設定することによって得られる。
【数１３】
2018504605.tif 000015
【００２２】
６０ＨｚのＡＣライン電流積分器の場合、設計上の考慮事項は、ｆｒｅｓが約１０Ｈｚを超えないようにすることであり得る。回路２０は、低ノイズ環境、特に、モノクロの６０Ｈｚのライン信号を楽に想定することができるｆｒｅｓ付近の環境を必要とする。
【００２３】
更なる説明のために、回路２０の動作を、コンデンサＣ１の両端に抵抗器Ｒｆを配置することによって形成された一次フィルタ回路と比較することが可能である。このような比較により、微分からわずか数ヘルツ帯域幅にわたる積分への極めて急な移行を伴う回路２０の利点を説明することになる。
【００２４】
次式は、回路２０のインパルス応答の過渡解析を提供する。回路２０のラプラス変換された伝達関数は、次のように導かれる。
【数１４】
2018504605.tif 000016
また式１０に示されるように、ルートｒを定義することによって、次のように導かれる。
【数１５】
2018504605.tif 000017
【００２５】
周波数ω１及びω２は複素共役として評価される。
【数１６】
2018504605.tif 000018
【数１７】
2018504605.tif 000019
【００２６】
マクスウェル方程式に基づき、抵抗で終端されたロゴスキーコイルインダクタンスが、一次微分方程式によって適切に記述される。インパルス応答は時間の指数表現の形式を有する。同様に、指数形式のインパルス応答は、１０ｎＦのコンデンサと５０Ωの抵抗分割器を通して広帯域関数発生器から低速の１００ｍＨｚの方形波を微分することによって得られる。このようなインパルスは、次式によって記述される。
【数１８】
2018504605.tif 000020
【００２７】
ω０が実数かつ正でラプラス変換すると、次のようになる。
【数１９】
2018504605.tif 000021
【００２８】
式１５を式１０に代入すると、インパルス応答スペクトルは次のようになる。
【数２０】
2018504605.tif 000022
【００２９】
回路２０の逆ラプラス変換インパルス応答が式１７において提供され、ここで、Ｖ０τ０＝ＭＩａｃは入力インパルス成分であり、Ｍはロゴスキーコイル相互インダクタンス係数であり、Ｉａｃは図６に示される電流のステップ振幅である。
【数２１】
2018504605.tif 000023
【００３０】
式（１７）は、｜ω０｜＞＞｜ω１｜，｜ω２｜のときに非常に良い近似であり、インパルス応答ソリューションを常に減衰させて積分回路の安定性を説明している。式（１７）を用いて、本積分器を、６０Ｈｚの線周波数よりかなり低い共振周波数を有する電子音叉として考えることが可能である。
【００３１】
図６は、回路２０の線電流のステップ応答のグラフであり、２５０Ａの実際の線電流ステップ及び得られた積分回路２０の呼出応答を示している。
【００３２】
回路２０内の各抵抗器及び各コンデンサに提供される例示的な構成要素値は、オームとファラドで提供される。他の成分値は、例えば、回路２０の特定の用途に応じて使用することができる。ある構成要素が別の構成要素に結合されていると記載されている場合、それらの構成要素は、直接的に結合するか又はそれらの間の電気通信のための他の構成要素を介して結合することができる。構成要素への入力という用語は、単一の入力又は複数の入力を含み得る。構成要素からの出力という用語は、単一の出力又は複数の出力を含み得る。
【図１】
2018504605.tif 000024
【図２】
2018504605.tif 000025
【図３】
2018504605.tif 000026
【図４】
2018504605.tif 000027
【図５】
2018504605.tif 000028
【図６】
2018504605.tif 000029
【国際調査報告】
2018504605.tif 000030
2018504605.tif 000031