(57)【要約】【課題】ベイヤー配置された画素を有する電気光学装置においてサブフィールド方式を用いる場合において、階調表現能力の低下を抑制すること。【解決手段】電気光学装置は、第１色の画素、第２色の画素、および第３色の画素がベイヤー配置された複数の画素と、複数の画素のうち第１色の画素を選択するための複数の走査線を含む第１走査線群と、複数の画素のうち第２色および第３色の画素を選択するための複数の走査線を含む第２走査線群と、モード信号が第１モードを示している場合、第１走査線群および第２走査線群の中から順次一の走査線を選択し、モード信号が第２モードを示している場合、第１走査線群の中から順次一の走査線を選択する走査線駆動回路とを有する。【選択図】図９
2013109130.tif 000002
【特許請求の範囲】
【請求項１】
第１色の画素、第２色の画素、および第３色の画素がベイヤー配置された複数の画素と、
前記複数の画素のうち前記第１色の画素を選択するための複数の走査線を含む第１走査線群と、
前記複数の画素のうち前記第２色および前記第３色の画素を選択するための複数の走査線を含む第２走査線群と、
モード信号が第１モードを示している場合、前記第１走査線群および前記第２走査線群の中から順次一の走査線を選択し、前記モード信号が第２モードを示している場合、前記第１走査線群の中から順次一の走査線を選択する走査線駆動回路と
を有する電気光学装置。
【請求項２】
画素の階調値を示す画像データから変換され、複数のサブフィールドのオンまたはオフの順列を示すサブフィールドコードに応じた電圧を前記複数の画素に印加するデータ線駆動回路を有し、
前記第１色の画素におけるサブフィールドの数と、前記第２色および前記第３色の画素におけるサブフィールドの数とが異なっている
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記複数の画素は、ｍ行ｎ列のマトリクス状に配置され、
前記第１走査線群および前記第２走査線群は、あわせて（ｍ＋１）本の走査線を有し、
前記第１走査線群の走査線と、前記第２走査線群の走査線とは、交互に配置され、
スタートパルス信号を１段ずつ転送させ、前記（ｍ＋１）本の走査線に対応する（ｍ＋１）段の第１シフトレジスターと、
前記モード信号を１段ずつ転送させ、前記（ｍ＋１）本の走査線に対応する（ｍ＋１）段の第２シフトレジスターと、
前記第１走査線群の走査線には、前記スタートパルス信号に応じた信号を出力し、前記第２走査線群の走査線には、前記スタートパルス信号、前記モード信号の論理積に応じた信号を出力する出力回路と
を有する請求項１または２に記載の電気光学装置。
【請求項４】
前記第１シフトレジスターおよび前記第２シフトレジスターは、クロック信号に応じたタイミングで前記スタートパルス信号および前記モード信号を後段に転送し、
前記クロック信号により示される単位期間において、前記単位期間を複数個に分割した複数のサブ期間のうち一のサブ期間を選択するための第１イネーブル信号を伝送する第１イネーブル信号線を有し、
前記単位期間において、前記一のサブ期間と異なるサブ期間を選択するための第２イネーブル信号を伝送する第２イネーブル信号線を有し、
前記出力回路は、前記第１走査線群の第１走査線には、前記スタートパルス信号および前記第１イネーブル信号の論理積に応じた信号を出力し、前記第１走査線と隣り合う前記第２走査線群の第２走査線には、前記スタートパルス信号、前記モード信号、および前記第１イネーブル信号の論理積に応じた信号を出力し、
前記第１走査線群の第３走査線には、前記スタートパルス信号および前記第２イネーブル信号の論理積に応じた信号を出力し、前記第３走査線と隣り合う前記第２走査線群の第４走査線には、前記スタートパルス信号、前記モード信号、および前記第２イネーブル信号の論理積に応じた信号を出力する
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記第１シフトレジスターは、信号の転送方向を示す方向信号に応じた方向に前記スタートパルス信号を転送させ、
前記第２シフトレジスターは、前記方向信号に応じた方向に前記モード信号を転送させる
ことを特徴とする請求項３または４に記載の電気光学装置。
【請求項６】
請求項１ないし５のいずれか一項に記載の電気光学装置を有する電子機器。
【請求項７】
第１色の画素、第２色の画素、および第３色の画素がベイヤー配置された複数の画素と、前記複数の画素のうち前記第１色の画素を選択するための複数の走査線を含む第１走査線群と、前記複数の画素のうち前記第２色および前記第３色の画素を選択するための複数の走査線を含む第２走査線群とを有する電気光学装置の制御方法であって、
モード信号が第１モードを示している場合、前記第１走査線群および前記第２走査線群の中から順次一の走査線を選択し、前記モード信号が第２モードを示している場合、前記第１走査線群の中から順次一の走査線を選択するステップ
を有する制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ベイヤー配置された複数の画素をサブフィールド駆動する技術に関する。
【背景技術】
【０００２】
液晶素子等の電気光学素子における階調制御方法として、電気光学素子に印加される電圧を変調する電圧変調方式の他、電気光学素子に一定電圧が印加される時間を変調する、いわゆるサブフィールド駆動方式が知られている。サブフィールド駆動方式において、１フレームは複数のサブフィールドに分割される。複数のサブフィールドのうち電圧印加をオンするサブフィールドとオフするサブフィールドとの組み合わせ（正確には順列）により、電気光学素子の階調が制御される。
【０００３】
サブフィールド駆動において階調表現を向上させる手法の一つに、一つのサブフィールドを短くするものがある。サブフィールドを短くする技術としては、いわゆる領域走査駆動が知られている（特許文献１）。
【０００４】
赤（Ｒ）、緑（Ｇ）、および青（Ｂ）の３原色を２次元的に配置する方法として、いわゆるベイヤー配置が知られている（特許文献２）。ベイヤー配置は、ＲおよびＢ各１画素、Ｇ２画素を１組とした配置である。ベイヤー配置では、単位面積あたり、ＧはＲおよびＢの２倍の情報量を有する。これは人間の視感度特性を考慮したものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１７７９３０号公報
【特許文献２】米国特許第３９７１０６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ベイヤー配置された画素を有する電気光学装置においてホワイトバランスをとる際に、Ｇの画素の輝度をＲおよびＢの画素の輝度の半分にすることが考えられる。これをサブフィールド駆動方式で実現しようとすると、Ｇの画素において１フレームのほぼ半分の期間を輝度ゼロの状態にする必要がある。これは、Ｇの画素において階調表現に使えるサブフィールド数がＲおよびＢの画素よりも少なくなることを意味する。すなわち、Ｇの階調表現力が低下してしまう。
これに対し本発明は、ベイヤー配置された画素を有する電気光学装置においてサブフィールド方式を用いる場合において、階調表現能力の低下を抑制する技術を提供する。
【課題を解決するための手段】
【０００７】
本発明は、第１色の画素、第２色の画素、および第３色の画素がベイヤー配置された複数の画素と、前記複数の画素のうち前記第１色の画素を選択するための複数の走査線を含む第１走査線群と、前記複数の画素のうち前記第２色および前記第３色の画素を選択するための複数の走査線を含む第２走査線群と、モード信号が第１モードを示している場合、前記第１走査線群および前記第２走査線群の中から順次一の走査線を選択し、前記モード信号が第２モードを示している場合、前記第１走査線群の中から順次一の走査線を選択する走査線駆動回路とを有する電気光学装置を提供する。
この電気光学装置によれば、第１走査線群の中から順次一の走査線を選択する動作モードを有さない構成と比較して、階調表現能力の低下を抑制することができる。
【０００８】
好ましい態様において、この電気光学装置は、画素の階調値を示す画像データから変換され、複数のサブフィールドのオンまたはオフの順列を示すサブフィールドコードに応じた電圧を前記複数の画素に印加するデータ線駆動回路を有し、前記第１色の画素におけるサブフィールドの数と、前記第２色および前記第３色の画素におけるサブフィールドの数とが異なっていてもよい。
この電気光学装置によれば、サブフィールド数の減少による階調表現能力の低下を抑制することができる。
【０００９】
別の好ましい態様において、前記複数の画素は、ｍ行ｎ列のマトリクス状に配置され、前記第１走査線群および前記第２走査線群は、あわせて（ｍ＋１）本の走査線を有し、前記第１走査線群の走査線と、前記第２走査線群の走査線とは、交互に配置され、前記電気光学装置は、スタートパルス信号を１段ずつ転送させ、前記（ｍ＋１）本の走査線に対応する（ｍ＋１）段の第１シフトレジスターと、前記モード信号を１段ずつ転送させ、前記（ｍ＋１）本の走査線に対応する（ｍ＋１）段の第２シフトレジスターと、前記第１走査線群の走査線には、前記スタートパルス信号に応じた信号を出力し、前記第２走査線群の走査線には、前記スタートパルス信号、前記モード信号の論理積に応じた信号を出力する出力回路とを有してもよい。
この電気光学装置によれば、スタートパルス信号により走査を開始する場合において、階調表現能力の低下を抑制することができる。
【００１０】
さらに別の好ましい態様において、前記第１シフトレジスターおよび前記第２シフトレジスターは、クロック信号に応じたタイミングで前記スタートパルス信号および前記モード信号を後段に転送し、前記電気光学装置は、前記クロック信号により示される単位期間において、前記単位期間を複数個に分割した複数のサブ期間のうち一のサブ期間を選択するための第１イネーブル信号を伝送する第１イネーブル信号線を有し、前記単位期間において、前記一のサブ期間と異なるサブ期間を選択するための第２イネーブル信号を伝送する第２イネーブル信号線を有し、前記出力回路は、前記第１走査線群の第１走査線には、前記スタートパルス信号および前記第１イネーブル信号の論理積に応じた信号を出力し、前記第１走査線と隣り合う前記第２走査線群の第２走査線には、前記スタートパルス信号、前記モード信号、および前記第１イネーブル信号の論理積に応じた信号を出力し、前記第１走査線群の第３走査線には、前記スタートパルス信号および前記第２イネーブル信号の論理積に応じた信号を出力し、前記第３走査線と隣り合う前記第２走査線群の第４走査線には、前記スタートパルス信号、前記モード信号、および前記第２イネーブル信号の論理積に応じた信号を出力してもよい。
この電気光学装置によれば、１クロックにおいて複数の走査を併存させる場合において、階調表現能力の低下を抑制することができる。
【００１１】
さらに別の好ましい態様において、前記第１シフトレジスターは、信号の転送方向を示す方向信号に応じた方向に前記スタートパルス信号を転送させ、前記第２シフトレジスターは、前記方向信号に応じた方向に前記モード信号を転送させてもよい。
この電気光学装置によれば、走査方向を切り換えることができる。
【００１２】
また、本発明は、上記いずれかの電気光学装置を有する電子機器を提供する。
この電子機器によれば、第１走査線群の中から順次一の走査線を選択する動作モードを有さない構成と比較して、階調表現能力の低下を抑制することができる。
【００１３】
さらに、本発明は、第１色の画素、第２色の画素、および第３色の画素がベイヤー配置された複数の画素と、前記複数の画素のうち前記第１色の画素を選択するための複数の走査線を含む第１走査線群と、前記複数の画素のうち前記第２色および前記第３色の画素を選択するための複数の走査線を含む第２走査線群とを有する電気光学装置の制御方法であって、モード信号が第１モードを示している場合、前記第１走査線群および前記第２走査線群の中から順次一の走査線を選択し、前記モード信号が第２モードを示している場合、前記第１走査線群の中から順次一の走査線を選択するステップを有する制御方法を提供する。
この制御方法によれば、第１走査線群の中から順次一の走査線を選択する動作モードを有さない構成と比較して、階調表現能力の低下を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】電子機器１の概要を示す図。
【図２】液晶パネル１００の回路構成を示すブロック図。
【図３】画素１１１の等価回路を示す図。
【図４】画素と走査線との対応関係を示す図。
【図５】走査線駆動回路１３０の構成を示す図。
【図６】シフト回路１３１１の構成を示す図。
【図７】データ線駆動回路１４０の構成を示す図。
【図８】走査線駆動回路１３０の動作の概要を説明する図。
【図９】走査線駆動回路１３０のタイミングチャートを例示する図。
【図１０】変形例１に係る走査線駆動回路１３０の構成を示す図。
【発明を実施するための形態】
【００１５】
１．実施形態
１−１．構成
図１は、一実施形態に係る電子機器１の概要を示す図である。電子機器１は、映像を表示する装置、この例ではプロジェクターである。「映像」とは、静止画および動画を含む概念である。電子機器１は、上位装置から供給される映像信号Ｖｉｄ−ｉｎにより示される画像を、同期信号Ｓｙｎｃに基づいたタイミングで、液晶パネル１００に表示する装置である。
【００１６】
電子機器１は、電気光学装置１０と、映像処理回路２０とを有する。電気光学装置１０は、液晶パネル１００（電気光学パネルの一例）と、制御回路と、光源と、光学系（液晶パネル１００以外は図示略）とを有する。液晶パネル１００は、ｍ行ｎ列のマトリクス状に配置された複数の画素を有する。液晶パネル１００はカラー液晶パネルであり、赤（Ｒ）、緑（Ｇ）、および青（Ｂ）の３原色の画素を有する。
【００１７】
Ｒ、Ｇ、およびＢの画素は、ベイヤー配置されている。ベイヤー配置において、Ｒ、Ｇ、およびＢの画素は、２行２列の４画素を単位（以下「単位領域」という）として配置されている。単位領域には、Ｒ画素およびＢ画素が各１つ、Ｇ画素が２つ含まれる。２つのＧ画素は、斜めに配置されている。
【００１８】
映像処理回路２０は、入力された画像データに対して画像処理、例えばモザイキング処理を行う。以下、入力された画像データを「入力画像データ」といい、入力画像データにより示される画像を「入力画像」という。入力画像データは、１画素につき、Ｒ、Ｇ、およびＢの３つの色成分を含んでいる。いま、入力画像の画素数がｍ×ｎ個、すなわち液晶パネル１００の画素数と等しい場合を考える。この場合、ＲおよびＢについては、液晶パネル１００の画素数は入力画像の１／４、Ｇについては、液晶パネル１００の画素数は入力画像の１／２である。例えばＲについて考えると、入力画像の４画素のデータを１画素のデータに変換する処理（モザイキング処理）が必要である。モザイキング処理のアルゴリズムとしては種々のものが知られており、ここではどのようなアルゴリズムが用いられてもよい。
【００１９】
図２は、液晶パネル１００の回路構成を示すブロック図である。液晶パネル１００は、供給される信号に応じた画像を表示する装置である。液晶パネル１００は、表示領域１０１と、走査線駆動回路１３０と、データ線駆動回路１４０とを有する。表示領域１０１には、複数の画素１１１が配置されている。この例では、ｍ行ｎ列の画素１１１がマトリクス状に配置されている。液晶パネル１００は、素子基板１００ａと、対向基板１００ｂと、液晶層１０５とを有する。素子基板１００ａおよび対向基板１００ｂは一定の間隔を保って貼り合わせられている。素子基板１００ａおよび対向基板１００ｂの間隙には、液晶層１０５が挟まれている。素子基板１００ａには、（ｍ＋１）本の走査線１１２およびｎ本のデータ線１１４が設けられている。走査線１１２およびデータ線１１４は、対向基板１００ｂと対向する面に設けられている。走査線１１２とデータ線１１４とは、電気的に絶縁されている。走査線１１２とデータ線１１４との交差に対応して、画素１１１が設けられている。以下において、複数の走査線１１２を区別する場合には、図２において上から順に、第１、第２、第３、…、第（ｍ−１）、第（ｍ＋１）、第ｍ行の走査線１１２という。同様に、複数のデータ線１１４を区別する場合には、図２において左から順に、第１、第２、第３、…、第（ｎ−１）、第ｎ列のデータ線１１４という。なお、図２において、素子基板１００ａの対向面は紙面裏側であるので、この対向面に設けられる走査線１１２、およびデータ線１１４については破線で示すべきであるが、見難くなるので、それぞれ実線で示している。
【００２０】
対向基板１００ｂには、コモン電極１０８が設けられている。コモン電極１０８は、素子基板１００ａと対向する１面に設けられている。コモン電極１０８は、すべての画素１１１について共通である。すなわち、コモン電極１０８は、対向基板１００ｂのほぼ全面にわたって設けられている、いわゆるベタ電極である。
【００２１】
液晶パネル１００は、さらに、複数のイネーブル信号線、この例では６本のイネーブル信号線ＥＮＢ１〜ＥＮＢ６を有する。イネーブル信号については後述する。
【００２２】
図３は、画素１１１の等価回路を示す図である。画素１１１は、ＴＦＴ（Thin Film Transistor）１１６、液晶素子１２０、および容量素子１２５を有する。ＴＦＴ１１６は、液晶素子１２０への電圧の印加を制御するスイッチング手段の一例であり、この例ではｎチャネル型の電界効果トランジスターである。液晶素子１２０は、印加される電圧に応じて光学状態が変化する素子である。この例で、液晶パネル１００は透過型の液晶パネルであり、変化する光学状態は透過率である。液晶素子１２０は、画素電極１１８、液晶層１０５、およびコモン電極１０８を有する。第ｉ行第ｊ列の画素１１１において、ＴＦＴ１１６のゲートおよびソースは、それぞれ、第ｉ行の走査線１１２および第ｊ列のデータ線１１４に接続されている。ＴＦＴ１１６のドレインは、画素電極１１８に接続されている。容量素子１２５は、画素電極１１８に書き込まれた電圧を保持する素子である。容量素子１２５の一端は画素電極１１８に接続されており、他端は容量線Ｖｃｏｍに接続されている。
【００２３】
第ｉ行の走査線１１２にＨレベルの電圧を示す信号が入力されると、ＴＦＴ１１６のソース・ドレイン間は導通する。ＴＦＴ１１６のソース・ドレイン間が導通すると、画素電極１１８は、（ＴＦＴ１１６のソース・ドレイン間のオン抵抗を無視すれば）第ｊ列のデータ線１１４と同電位になる。第ｊ列のデータ線１１４には、映像信号Ｖｉｄ−ｉｎに応じて、第ｉ行第ｊ列の画素１１１の階調値に応じた電圧（以下、「データ電圧」といい、データ電圧を示す信号を「データ信号」という）が印加される。コモン電極１０８には、図示しない回路により、共通電位ＬＣｃｏｍが与えられる。容量線Ｖｃｏｍには、図示しない回路により、時間的に一定の電位Ｖｃｏｍ（この例では、Ｖｃｏｍ＝ＬＣｃｏｍ）が与えられる。すなわち、液晶素子１２０には、データ電圧と共通電位ＬＣｃｏｍとの差に応じた電圧が印加される。以下、液晶層１０５がＶＡ（Vertical Alignment）型であり、電圧無印加時において液晶素子１２０の階調が暗状態（黒状態）となるノーマリーブラックモードである例を用いて説明する。なお、特に説明しない限り、図示を省略した接地電位を電圧の基準（ゼロＶ）とする。
【００２４】
液晶パネル１００はサブフィールド駆動されるので、液晶素子１２０に印加される電圧の絶対値は、ＶＨ（第１電圧の一例、例えば５Ｖ）またはＶＬ（第２電圧の一例、例えばゼロＶ）の２値のいずれかである。
【００２５】
図４は、画素と走査線との対応関係を示す図である。この例で、Ｇ画素は奇数行（第（２ｋ＋１）行：ｋはゼロを含む自然数）の走査線１１２に、Ｒ画素およびＢ画素は偶数行（第（２ｋ＋２）行）の走査線１１２に、それぞれ接続されている。すなわち、奇数行の走査線１１２を選択するとＧ画素のみを選択し（Ｒ画素およびＢ画素を選択せず）、偶数行の走査線１１２を選択するとＲ画素およびＢ画素のみを選択する（Ｇ画素を選択しない）ことができる。奇数行の走査線１１２は、第１走査線群の一例であり、偶数行の走査線１１２は第２走査線群の一例である。
【００２６】
図５は、走査線駆動回路１３０の構成を示す図である。走査線駆動回路１３０は、入力される制御信号に従って、走査線１１２を選択するための走査信号Ｇを出力する回路である。制御信号としては、スタートパルス信号ＳＰＹ、クロック信号ＣＫＹ、イネーブル信号ＥＮＢ、およびモード信号ＭＯＤＥが用いられる。第ｉ行の走査線１１２に供給される走査信号を、走査信号Ｇｉという。走査信号Ｇｉは、（ｍ＋１）本の走査線１１２の中から一の走査線１１２を選択するための信号である。走査信号Ｇｉは、選択される走査線１１２に対しては選択電圧（Ｈレベル）となり、それ以外の走査線１１２に対しては非選択電圧（Ｌレベル）となる信号である。選択電圧を示す信号を選択信号といい、非選択電圧を示す信号を非選択信号という。
【００２７】
この例において、走査線駆動回路１３０は、単一のクロック（単位期間の一例）において複数の走査線１１２を選択する。より詳細には、１クロックはさらに複数の期間に区分されており（以下この細分化された期間を「番地」といい、サブ期間の一例である）、単一の番地において単一の走査線１１２が選択される。１クロックがａ個の番地で構成される場合、１クロックで最大ａ本の走査線１１２を選択することができる。イネーブル信号は、ａ個の番地のうち使用される番地を特定するための信号である。この例で、液晶パネル１００は６本のイネーブル信号線ＥＮＢ１〜ＥＮＢ６を有するので、１クロックは６番地に区分される（ａ＝６）。
【００２８】
走査線駆動回路１３０は、シフトレジスター１３１と、論理回路１３２と、論理回路１３３と、シフトレジスター１３４と、出力回路１３５とを有する。第ｉ段の論理回路１３２を、論理回路１３２（ｉ）と表す。他の要素についても同様である。シフトレジスター１３１は、スタートパルス信号ＳＰＹを、クロック信号ＣＫＹにより示されるクロック毎に、１段（１行）ずつ転送（シフト）する回路である。シフトレジスター１３１は、（ｍ＋１）段のシフト回路１３１１を有する。各シフト回路１３１１は、走査線１１２と一対一に対応している。
【００２９】
図６は、シフト回路１３１１の構成を示す図である。シフト回路１３１１は、クロックドインバーター１３１１１、クロックドインバーター１３１１２、およびインバーター１３１１３を有する。奇数段のクロックドインバーター１３１１１は、クロック信号ＣＫがＨレベルのときにインバーターとして機能し、クロック信号ＣＫがＬレベルのときに高インピーダンスとなる回路である。奇数段のクロックドインバーター１３１１２は、クロック信号ＣＫＢがＨレベルのときにインバーターとして機能し、クロック信号ＣＫＢがＬレベルのときに高インピーダンスとなる回路である。
【００３０】
奇数段のシフト回路１３１１（ｉ）には、クロック信号ＣＫとしてクロック信号ＣＫＹが、クロック信号ＣＫＢとしてクロック信号ＣＫＹの反転信号が、それぞれ入力される。偶数段のシフト回路１３１１（ｉ＋１）には、クロック信号ＣＫとしてクロック信号ＣＫＹの反転信号が、クロック信号ＣＫＢとしてクロック信号が、それぞれ入力される。クロック信号ＣＫＹがＨレベルのとき、奇数段のシフト回路１３１１（ｉ）の入力ＩＮに入力した入力信号に応じた出力信号を出力ＯＵＴに出力する。奇数段のシフト回路１３１１（ｉ）の入力ＩＮの電位がＨレベルになっていれば、出力ＯＵＴの電位もＨレベルである。このとき、次段（偶数段）のシフト回路１３１１（ｉ＋１）は高インピーダンス状態である。クロック信号ＣＫＹが反転してＬレベルになると、シフト回路１３１１（ｉ）は高インピーダンス状態になり、シフト回路１３１１（ｉ＋１）の入力ＩＮに入力した入力信号に応じた出力信号を出力ＯＵＴに出力する。前のクロックでシフト回路１３１１（ｉ）の出力ＯＵＴがＨレベルであれば、シフト回路１３１１（ｉ＋１）の出力ＯＵＴがＨレベルになる。このようにして、Ｈレベルの信号が１クロックずつ後段のシフト回路１３１１に転送される。
【００３１】
再び図５を参照する。論理回路１３２（ｉ）は、第ｉ段のシフト回路１３１１（ｉ）の入力ＩＮと出力ＯＵＴとの論理積の反転値を出力する回路、すなわちＮＡＮＤ回路である。論理回路１３２（ｉ）の出力信号を、信号ＳＲｉと表す。信号ＳＲｉは、スタートパルス信号ＳＰＹが第ｉ段に転送された場合にＬレベルとなり、それ以外の場合はＨレベルとなる信号である。
【００３２】
シフトレジスター１３４は、（ｍ＋１）段のシフト回路１３４１を有する。シフトレジスター１３４は、モード信号ＭＯＤＥを、信号ＳＲｉにより示されるタイミングで、１段ずつ転送（シフト）する回路である。各シフト回路１３４１は、走査線１１２と一対一に対応している。シフト回路１３４１の構成はシフト回路１３１１と同様である。シフト回路１３４１のクロック信号として信号ＳＲｉおよび信号ＳＲｉの反転信号が用いられるので、信号ＳＲｉがＬレベルのとき、シフト回路１３４１（ｉ）は、入力ＩＮに入力された入力信号に応じた出力信号を出力ＯＵＴに出力する。このとき入力ＩＮの電位がＨレベルであれば、出力ＯＵＴの電位もＨレベルである。信号ＳＲｉがＨレベルになり信号ＳＲｉ＋１がＬレベルになると、第（ｉ＋１）段のシフト回路１３４１（ｉ）の入力ＩＮと出力ＯＵＴは導通し、ともにＨレベルとなる。このようにして、Ｈレベルの信号が１クロックずつ後段のシフト回路１３４１に転送される。第ｉ段のシフト回路１３４１（ｉ）の出力ＯＵＴから出力される信号を、信号ＬＡＴｉと表す。
【００３３】
奇数段の論理回路１３３（ｉ）（すなわちｉが奇数のとき）は、信号ＳＲｉの反転値と、電源電圧ＶＳＳ（Ｌレベルに相当）の反転値との論理積を出力する回路である。すなわち、奇数段の論理回路１３３（ｉ）は、信号ＳＲｉがＨレベルのときＬレベルの信号を出力し、信号ＳＲｉがＬレベルのときＨレベルの信号を出力する。偶数段の論理回路１３３（ｉ）（すなわちｉが偶数のとき）は、信号ＳＲｉの反転値と、シフト回路１３４１（ｉ）の出力信号ＬＡＴｉの反転値との論理積を出力する回路である。すなわち、偶数段の論理回路１３３（ｉ）は、転送したスタートパルス信号ＳＰＹとモード信号ＭＯＤＥが共にＨレベルであるとき（信号ＳＲｉと信号ＬＡＴｉがともにＬレベルであるとき）はＨレベルの信号を出力し、それ以外の場合はＬレベルの信号を出力する。
【００３４】
第ｉ段の出力回路１３５は、イネーブル信号ＥＮＢｒと、論理回路１３３（ｉ）の出力信号との論理積を出力する回路である。ここで、ｒは、偶数行（すなわちｉが偶数のとき）についてはｉ／２をａで除算したときの剰余、すなわちｒ＝（（ｉ／２）  ｍｏｄ  ａ）である（ただし（（ｉ／２）  ｍｏｄ  ａ）＝０のときはｒ＝ａ）。奇数行（すなわちｉが奇数のとき）については、１行後（すなわち第（ｉ＋１）行）のｒと同じ値である。例えば、ａ＝６の場合を考える。第１段の出力回路１３５（１）は、イネーブル信号ＥＮＢ１と、論理回路１３３（１）の出力信号との論理積を出力する回路である。第２段の出力回路１３５（２）は、イネーブル信号ＥＮＢ１と、論理回路１３３（２）の出力信号との論理積を出力する回路である。第３段の出力回路１３５（３）は、イネーブル信号ＥＮＢ２と、論理回路１３３（３）の出力信号との論理積を出力する回路である。第１２段の出力回路１３５（１２）は、イネーブル信号ＥＮＢ６と、論理回路１３３（１２）の出力信号との論理積を出力する回路である。第１３段の出力回路１３５（１３）は、イネーブル信号ＥＮＢ１と、論理回路１３３（１３）の出力信号との論理積を出力する回路である。第１４段の出力回路１３５（１４）は、イネーブル信号ＥＮＢ１と、論理回路１３３（１４）の出力信号との論理積を出力する回路である。
【００３５】
図７は、データ線駆動回路１４０の構成を示す図である。データ線駆動回路１４０は、入力される制御信号に従ってデータ信号ＤＡＴをサンプリングし、画素１１１に書き込まれるデータ電圧を示すデータ信号Ｓを出力する回路である。第ｊ列のデータ線１１４に供給されるデータ信号を、データ信号Ｓｊという。制御信号としては、スタートパルス信号ＳＰＸ、クロック信号ＣＫＸ、およびラッチ信号ＬＡＴが用いられる。
【００３６】
データ線駆動回路１４０は、シフトレジスター１４１と、第１ラッチ回路１４２と、第２ラッチ回路１４３とを有する。シフトレジスター１４１は、スタートパルス信号ＳＰＸを、クロック信号ＣＫＸにより示されるクロック毎に１段（１列）ずつ転送する回路である。第１ラッチ回路１４２は、データ信号ＤＡＴを、シフトレジスター１４１からの出力信号により示されるタイミングでラッチする回路である。データ信号ＤＡＴは点順次のデータであり、第１ラッチ回路１４２は、各画素のデータを順次ラッチする。第２ラッチ回路１４３は、信号ＬＡＴにより示されるタイミングで第１ラッチ回路１４２からの出力信号をラッチし、線順次のデータ信号Ｓｊとしてデータ線１１４に出力する回路である。データ信号Ｓｊは、サブフィールドコードがオンのときは電圧ＶＨを示し、サブフィールドコードがオフのときは電圧ＶＬを示す。
【００３７】
映像処理回路２０は、入力映像データに基づいて、データ信号ＤＡＴおよび制御信号を生成する回路である。映像処理回路２０により生成された制御信号が、走査線駆動回路１３０およびデータ線駆動回路１４０に入力される。この例で、映像処理回路２０は、モザイキング処理およびサブフィールドコード変換処理を行う。モザイキング処理は、１画素につきＲ、Ｇ、およびＢの３つの色成分を含んでいる入力画像のデータを、ベイヤー配置された画素の階調値を示すデータに変換する処理である。
【００３８】
サブフィールドコード変換処理は、モザイキング処理後の各画素の階調値をサブフィールドコードに変換する処理である。サブフィールドは、例えば、基本単位（４ＳＦまたは６ＳＦ）を所定回数繰り返す構成を有している。例えば、１フレームにおいて基本単位が５回繰り返される場合において、基本単位が４ＳＦ（Ｒ画素およびＢ画素）であったときは、１フレームは２０ＳＦで構成される。この場合、サブフィールドコードは各サブフィールドについてオンおよびオフのいずれかを示す２０ビットのデータである。また、この場合において、基本単位が６ＳＦ（Ｇ画素）であったときは、１フレームは３０ＳＦで構成される。この場合、サブフィールドコードは３０ビットのデータである。この例で、サブフィールドコード変換処理は、変換テーブル（図示略）を参照して行われる。変換テーブルは、例えば映像処理回路２０の内蔵メモリに記憶されている。
【００３９】
１−２．動作
図８は、走査線駆動回路１３０の動作の概要を説明する図である。図８において、横軸は時間を、縦軸は選択される行を示している。図面が煩雑になるのを避けるため、図８では、番地については考慮せず、同時に複数の走査線１１２が選択されるように描かれている。ＲおよびＢの画素は、実線（ＳＣＡＮ１、ＳＣＡＮ２、ＳＣＡＮ３、およびＳＣＡＮ６）のとおり選択され、データが書き込まれる。すなわち、ＲおよびＢの画素について、サブフィールドの基本単位は４サブフィールド（ＳＦ１〜ＳＦ４）により構成される。Ｇの画素は、実線に加え、破線（ＳＣＡＮ４およびＳＣＡＮ５）のとおり選択され、データが書き込まれる。すなわち、Ｇの画素について、サブフィールドの基本単位は６サブフィールド（ＳＦ１Ｇ〜ＳＦ６Ｇ）により構成される。
【００４０】
この例で、仮にＧ画素のみの走査を行わなかった場合、サブフィールド数は、すべての色の画素について、ＳＦ１〜ＳＦ４の４つである。この条件で、Ｇの輝度をＲおよびＢの半分にするには、Ｇ画素では例えば常にＳＦ４をオフにすることになる。すると階調表現に使えるサブフィールド数は３つになってしまう。サブフィールド駆動方式においては、理論的には、２k通りの階調表現が可能である（ｋはサブフィールド数）。したがって、階調表現に使えるサブフィールド数が一つ減ると、理論的には、階調表現能力は半分になってしまう。これに対し、Ｇ画素のみの走査を用いれば、以下で説明するように階調表現能力の低下を抑制することができる。
【００４１】
図９は、走査線駆動回路１３０のタイミングチャートを例示する図である。この例では、第１行〜第４行の走査線１１２に対応する信号のみ図示している。クロック信号ＣＫＹは、ＨレベルとＬレベルが交互に切り換わる信号である。ＨレベルとＬレベルの切り換わりのタイミングが、クロックの始期を示している。イネーブル信号ＥＮＢ１〜６は、１クロックのうち使用する番地を示す信号である。イネーブル信号がＨレベルになっている期間が、使用する番地を示している。例えば、第１クロックおよび第２クロックにおいて、イネーブル信号ＥＮＢ１は、第１番地においてＨレベルになっている。同一のイネーブル信号についてみると、Ｈレベルとなる番地は、２クロック毎に１番地ずつ移動している。例えば、イネーブル信号ＥＮＢ１について、Ｈレベルとなる番地は、第１クロックから順に、第１番地、第１番地、第６番地、第６番地、第５番地、第５番地、第４番地、第４番地、第３番地、第３番地、第２番地、第２番地、第１番地、第１番地、第６番地、…というように変化している。また、同一のクロックについてみると、Ｈレベルとなる番地は、イネーブル信号によって異なっている。例えば、第１クロックについて、イネーブル信号ＥＮＢ１〜６がＨレベルとなる番地は、それぞれ、第１番地〜第６番地である。
【００４２】
信号ＳＲ１〜ＳＲ４は、スタートパルス信号ＳＰＹが転送される信号である。スタートパルス信号ＳＰＹが入力されないとき（Ｌレベルのとき）は、信号ＳＲ１〜ＳＲ４はＨレベルである。スタートパルス信号が入力されると、Ｌレベルの状態が信号ＳＲ１から順に転送される。信号ＳＲｉがＬレベルであるクロックのうち、対応するイネーブル信号がＨレベルである番地において、走査信号ＧｉはＨレベルとなる。例えば、第１クロックにおいてスタートパルス信号ＳＰＹが入力されると、信号ＳＲ１がＬレベルになる。第１クロックにおいて信号ＳＲ１がＬレベルであり、このときイネーブル信号ＥＮＢ１は第１番地においてＨレベルであるので、走査信号Ｇ１は第１番地においてＨレベルとなる。第２クロックにおいて信号ＳＲ２がＬレベルであり、このときイネーブル信号ＥＮＢ１は第１番地においてＨレベルであるので、走査信号Ｇ２は第１番地においてＨレベルとなる。第３クロックにおいて信号ＳＲ３がＬレベルであり、このときイネーブル信号ＥＮＢ２は第１番地においてＨレベルであるので、走査信号Ｇ３は第１番地においてＨレベルとなる。走査信号Ｇ４以降の信号は順次、第１番地においてＨレベルとなる。
【００４３】
別の例で、第５クロックにおいてスタートパルス信号ＳＰＹが入力されると、信号ＳＲ１がＬレベルになる。第５クロックにおいて信号ＳＲ１がＬレベルであり、このときイネーブル信号ＥＮＢ１は第５番地においてＨレベルであるので、走査信号Ｇ１は第５番地においてＨレベルとなる。走査信号Ｇ２以降の信号は順次、第５番地においてＨレベルとなる。
【００４４】
既に説明したように、走査線駆動回路１３０は、ａ個（この例では６つ）の走査を並列させることができる。第１番地を使って走査をするときは、第１行に対応するイネーブル信号（この例ではイネーブル信号ＥＮＢ１）が第１番地においてＨレベルとなるクロックにおいて、スタートパルス信号ＳＰＹを入力すればよい。
【００４５】
モード信号ＭＯＤＥは、走査線１１２の走査モードを示す信号である。走査モードは、第１モードおよび第２モードの２つのモードを含む。第１モードは、すべての走査線を順次選択するモードである。Ｌレベルのモード信号ＭＯＤＥは、第１モードを示している。すなわち、これまでの説明は第１モードの説明である。
【００４６】
第２モードは、特定の走査線（この例ではＧ画素に対応する走査線１１２）のみを順次選択するモードである。Ｈレベルのモード信号ＭＯＤＥは、第２モードを示している。Ｈレベルのモード信号ＭＯＤＥは、第２モードの走査を開始させるスタートパルス信号ＳＰＹと同じクロックにおいて入力される。図９の例では、第１５クロックにおいてスタートパルス信号ＳＰＹが入力され、信号ＳＲ１がＬレベルになっているときに、第２モードを示すＨレベルのモード信号ＭＯＤＥが入力されている。Ｈレベルのモード信号ＭＯＤＥは、Ｈレベルの信号としてＬＡＴ１から順に転送される。
【００４７】
奇数行の出力回路１３５は、信号ＬＡＴによらずに選択信号を出力する。したがって、奇数行の走査信号は、信号ＬＡＴによらず、信号ＳＲｉと対応するイネーブル信号ＥＮＢに応じてＨレベルとなる。一方で、偶数行の走査信号は、信号ＬＡＴｉがＨレベルのとき（すなわちモード信号ＭＯＤＥがＨレベルのとき）、信号ＳＲｉによらずにＬレベルとなる。例えば、第１５クロックおよび第１７クロックにおいて走査信号Ｇ１およびＧ３はそれぞれＨレベルとなるが、第１６クロックおよび第１８クロックにおいて走査信号Ｇ２およびＧ４はＬレベルのままである。
【００４８】
図８のＳＣＡＮ１、ＳＣＡＮ２、ＳＣＡＮ３、およびＳＣＡＮ６の走査を行うときは、スタートパルス信号を入力するクロックにおいて、Ｌレベルのモード信号ＭＯＤＥを入力すればよい。ＳＣＡＮ４およびＳＣＡＮ５の走査を行うときは、スタートパルス信号を入力するクロックにおいて、Ｈレベルのモード信号ＭＯＤＥを入力すればよい。
【００４９】
なお、図９の例でいうと、Ｈレベルのモード信号ＭＯＤＥが入力され転送された以降のクロックにおいて、信号ＬＡＴ１〜ＬＡＴ４はＨレベルのままである。しかしこれは、次に新たなスタートパルス信号ＳＰＹが入力されたときにモード信号ＭＯＤＥがＬレベルであれば、信号ＬＡＴ１〜ＬＡＴ４は順次Ｌレベルにリセットされる。
【００５０】
以上で説明したように本実施形態によれば、Ｇ画素に対応する走査線１１２のみを走査することができる。これにより、Ｇ画素とＲ画素およびＢ画素とのサブフィールド数を異ならせることができる。例えば、Ｇ画素の輝度をＲ画素およびＢ画素の半分にするとき、ＳＦ６Ｇを常にオフとしても、ＳＦ１Ｇ〜ＳＦ５Ｇの５つのサブフィールドを用いて階調表現をすることができる。すなわち、ベイヤー配置された画素を有する電気光学装置においてサブフィールド方式を用いる場合において、毎回、Ｒ画素、Ｇ画素、およびＢ画素をすべて走査するときと比較して、階調表現能力の低下を抑制することができる。
【００５１】
なお、この例では、映像処理回路２０は、ＳＣＡＮ１、ＳＣＡＮ２、ＳＣＡＮ３、およびＳＣＡＮ６の走査と同期して、Ｒ画素、Ｇ画素、およびＢ画素のサブフィールドコードに応じたデータをデータ線駆動回路１４０に出力する。また、映像処理回路２０は、ＳＣＡＮ４およびＳＣＡＮ５の走査と同期して、Ｇ画素のＳＦ４ＧおよびＳＦ５Ｇのサブフィールドコードに応じたデータをデータ線駆動回路１４０に出力する。
【００５２】
２．変形例
本発明は上述の実施形態に限定されるものでなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち、２つ以上のものが組み合わせて用いられてもよい。
【００５３】
２−１．変形例１
図１０は、変形例１に係る走査線駆動回路１３０の構成を示す図である。図５で説明した走査線駆動回路１３０は、第１行から第（ｍ＋１）行の順番で走査線１１２を順次選択したが、変形例１の走査線駆動回路１３０は、走査の方向を、第１行から第（ｍ＋１）行に向かう方向と、第（ｍ＋１）行から第１行に向かう方向のいずれかに切り換えることができる。
【００５４】
変形例１に係る走査線駆動回路１３０は、図５の構成に加え、スイッチ回路１３６およびスイッチ回路１３７を有する。スイッチ回路１３６は、方向信号ＤＩＲおよび方向信号ＤＩＲＢに応じて、走査の方向を切り換えるための回路である。方向信号ＤＩＲＢは、方向信号ＤＩＲの反転信号である。スイッチ回路１３６は、スイッチ１３６１およびスイッチ１３６２を有する。スイッチ１３６１およびスイッチ１３６２はトランスミッションゲートである。スイッチ１３６１は、方向信号ＤＩＲがＬレベルの場合にオン状態になるスイッチである。スイッチ１３６２は、方向信号ＤＩＲがＨレベルの場合にオン状態になるスイッチである。
【００５５】
スイッチ回路１３６は、（ｍ＋１）段のシフト回路１３１１に対して、（ｍ＋２）段設けられている。スタートパルス信号ＳＰＹは、第１段のスイッチ１３６２および第（ｍ＋２）段のスイッチ１３６１に入力される。方向信号ＤＩＲがＨレベルの場合、第１段のスイッチ１３６２はオン状態になり、第（ｍ＋２）段のスイッチ１３６１はオフ状態になる。したがって、スタートパルス信号ＳＰＹは、第１段から第（ｍ＋１）段に向かって転送される。すなわち、走査線１１２は、第１行から第（ｍ＋１）行に向かって走査される。一方、方向信号ＤＩＲがＬレベルの場合、第１段のスイッチ１３６２はオフ状態になり、第（ｍ＋２）段のスイッチ１３６１はオン状態になる。したがって、スタートパルス信号ＳＰＹは、第（ｍ＋１）段から第１段に向かって転送される。すなわち、走査線１１２は、第（ｍ＋１）行から第１行に向かって走査される。
【００５６】
スイッチ回路１３７は、スイッチ回路１３６と同様に、（ｍ＋２）段設けられている。スイッチ回路１３７は、スイッチ１３７１およびスイッチ１３７２を有する。スイッチ１３７１およびスイッチ１３７２はトランスミッションゲートである。モード信号ＭＯＤＥは、方向信号ＤＩＲがＨレベルの場合、第１段から第（ｍ＋１）段に向かって転送される。すなわち、走査線１１２は、第１行から第（ｍ＋１）行に向かって走査される。方向信号ＤＩＲがＬレベルの場合、モード信号ＭＯＤＥは、第（ｍ＋１）段から第１段に向かって転送される。すなわち、走査線１１２は、第（ｍ＋１）行から第１行に向かって走査される。
【００５７】
このように、変形例１によれば、方向信号ＤＩＲを用いて、走査線１１２の走査方向を切り換えることができる。
【００５８】
２−２．変形例２
ベイヤー配置の具体例は、実施形態で説明したものに限定されない。ベイヤー配置において、第１色、第２色、および第３色の画素が、２行２列の４画素を基本単位として配置される。基本単位には、第１色の画素が２つ、第２色および第３色の画素が１つずつ含まれる。第１色の画素は、基本単位において斜めに配置される。実施形態において、第１色がＧ、第２色がＲ、第３色がＢである例を説明したが、各色はこれに限定されない。
【００５９】
２−３．変形例３
電気光学装置１０における画素１１１の配置は、図２で例示したものに限定されない。図２の配置においては、第１行の走査線１１２に接続されている負荷（ＴＦＴ１１６および画素電極１１８）および第（ｍ＋１）行の走査線１１２に接続されている負荷の数は、第２行〜第ｍ行の走査線１１２に接続されている負荷の半分である。このように負荷の数が異なると、階調に悪影響を与える場合がある。この悪影響を回避するため、第１行および第（ｍ＋１）行の走査線１１２に、ダミー画素を接続してもよい。ダミー画素とは、構造は画素１１１と同様であるが、画像の表示に貢献しない画素をいう。ダミー画素により負荷の差を低減することにより、階調に与える悪影響を低減することができる。
【００６０】
２−４．他の変形例
本発明に係る電子機器はプロジェクターに限定されない。テレビジョン、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等に本発明が用いられてもよい。
【００６１】
電気光学装置１０の構成は、実施形態で説明したものに限定されない。えば、電気光学装置１０において用いられる電気光学素子は、液晶素子１２０に限定されない。液晶素子１２０に代わり、有機ＥＬ（Electro-Luminescence）素子等、他の電気光学素子が用いられてもよい。また、電気光学装置１０が、実施形態で説明した映像処理回路２０を有していてもよい。
【００６２】
実施形態で説明したパラメーター（例えば、サブフィールド数やフレーム速度、画素数など）および信号の極性やレベルはあくまで例示であり、本発明はこれに限定されない。
【符号の説明】
【００６３】
１…電子機器、１０…電気光学装置、２０…映像処理回路、１００…液晶パネル、１０１…表示領域、１０５…液晶層、１０８…コモン電極、１１１…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１２０…液晶素子、１２５…容量素子、１３０…走査線駆動回路、１３１…シフトレジスター、１３２…論理回路、１３３…論理回路、１３４…シフトレジスター、１３５…出力回路、１３６…スイッチ回路、１３７…スイッチ回路、１４０…データ線駆動回路、１４１…シフトレジスター、１４２…第１ラッチ回路、１４３…第２ラッチ回路、１３１１…シフト回路、１３４１…シフト回路、１３６１…スイッチ、１３６２…スイッチ、１３７１…スイッチ、１３７２…スイッチ、１３１１１…クロックドインバーター、１３１１２…クロックドインバーター、１３１１３…インバーター
【図１】
2013109130.tif 000003
【図２】
2013109130.tif 000004
【図３】
2013109130.tif 000005
【図４】
2013109130.tif 000006
【図５】
2013109130.tif 000007
【図６】
2013109130.tif 000008
【図７】
2013109130.tif 000009
【図８】
2013109130.tif 000010
【図９】
2013109130.tif 000011
【図１０】
2013109130.tif 000012