(57)【要約】  相補的共通ゲートおよび共通ソース増幅器おける利得制御が開示されている。例示的な実施形態において、装置は、第１の増幅された信号を生成するために、入力端子における入力信号を増幅するように構成された第１の増幅段を含む。第１の増幅段は、第１の増幅段の利得を設定するために、選択的に電流を分流する電流分流器を含む。装置はまた、第２の増幅された信号を生成するために、入力端子における入力信号を増幅するように構成された第２の増幅段を含む。第２の増幅段は、第２の増幅段の利得を設定するための、利得制御回路を含む。【選択図】図７
2018504032.tif 000002
【特許請求の範囲】
【請求項１】
第１の増幅された信号を生成するために、入力端子における入力信号を増幅するように構成された第１の増幅段と、前記第１の増幅段は、前記第１の増幅段の利得を設定するために、第１の電流を選択的に分流するように構成された電流分流器を有し、
第２の増幅された信号を生成するために、前記入力端子における前記入力信号を増幅するように構成された第２の増幅段と、前記第２の増幅段は、前記第２の増幅段の利得を設定するための利得制御回路を有する、を備える、装置。
【請求項２】
前記第１の増幅段は、前記入力信号に関して反転されていない、前記第１の増幅された信号を生成する相補的共通ゲート（ＣＣＧ）増幅器として構成され、前記第２の増幅段は、前記入力信号に関して反転されている、前記第２の増幅された信号を生成する相補的共通ソース（ＣＣＳ）増幅器として構成された、請求項１の装置。
【請求項３】
前記利得制御回路は、前記第２の増幅段の前記利得を設定するために、選択的にイネーブルされる相補的カスコードトランジスタの並列分岐を備える、請求項２の装置。
【請求項４】
前記第１の増幅段の前記利得を設定するために、前記電流分流器を制御し、また、前記第２の増幅段の前記利得を設定するために、前記利得制御回路を制御すべく、制御信号を出力するように構成されたコントローラを、さらに備える、請求項３の装置。
【請求項５】
前記コントローラは、選択された利得設定に前記第１の増幅段の前記利得を設定するために、ＡＣ接地を形成するノードに、前記第１の電流の選択された量を分流する、前記電流分流器を制御するための第１の制御信号を出力するように構成され、また、前記コントローラは、前記選択された利得設定に前記第２の増幅段の前記利得を設定するために、
前記相補的カスコードトランジスタの前記並列分岐を選択的にイネーブルすべく、第２の制御信号を出力するように構成された、請求項４の装置。
【請求項６】
前記利得制御回路は、前記第２の増幅段の前記利得を設定するために、第２の電流の選択された量を分流するように構成された第２の電流分流器を備える、請求項１の装置。
【請求項７】
前記電流分流器は、前記第１の電流の選択された量をノードに分流するように構成され、また、前記第２の電流分流器は、前記第２の電流の前記選択された量を前記ノードに分流するように構成され、前記ノードはＡＣ信号接地を形成する、請求項６の装置。
【請求項８】
前記ノードおよび信号接地間に結合されたキャパシタをさらに備え、前記ノードにおいて、前記第１および第２の電流の前記選択された量は、反対方向に流れ、結果として、前記第１または第２の電流よりも小さい第３の電流が、前記ノードおよび前記キャパシタ間に流れる、請求項７の装置。
【請求項９】
前記第１の増幅段の前記利得を設定するために、前記電流分流器を制御し、また、前記第２の増幅段の前記利得を設定するために、前記第２の電流分流器を制御すべく、制御信号を出力するように構成されたコントローラを、さらに備える、請求項７の装置。
【請求項１０】
前記第１および第２の増幅された信号を受信し、差動信号を出力するように構成された加算回路を、さらに備える、請求項１の装置。
【請求項１１】
前記加算回路は、前記第１および第２の増幅段をバイアスする、バイアス信号を生成するバイアス信号ジェネレータを備える、請求項１０の装置。
【請求項１２】
前記加算回路は、第１の巻き線を横切る前記第１および第２の増幅された信号を受信する変圧器を備え、前記第１の巻き線は、前記バイアス信号ジェネレータに共通モード電圧信号を出力するセンタータップを有する、請求項１１の装置。
【請求項１３】
第１の出力端子において第１の増幅された信号を生成するために、入力端子における入力信号を増幅する手段と、前記第１の増幅された信号は、前記入力信号に関して反転されておらず、
前記増幅する手段の利得を設定するために、前記入力信号に応答して生成された、第１の電流を分流する手段と、
第２の出力端子において第２の増幅された信号を生成するために、前記入力端子における前記信号を増幅するように構成された、信号反転を有する、増幅する手段と、
信号反転を有する、前記増幅する手段の利得を設定する手段と
を備える装置。
【請求項１４】
前記利得を設定する手段は、信号反転を有する、前記増幅する手段の前記利得を設定するために、選択的にイネーブルされる相補的カスコードトランジスタの並列分岐を備える、請求項１３の装置。
【請求項１５】
前記増幅する手段は、前記第１の増幅された信号を生成する相補的共通ゲート（ＣＣＧ）増幅器を備える、請求項１３の装置。
【請求項１６】
前記増幅する手段は、前記第２の増幅された信号を生成する相補的共通ソース（ＣＣＳ）増幅器を備える、請求項１３の装置。
【請求項１７】
前記第１の電流を分流する手段は、前記第１の電流の選択された部分を、ＡＣ信号接地を形成するノードに向けるように構成された、請求項１３の装置。
【請求項１８】
前記ノードおよび信号接地間に結合されたキャパシタ、をさらに備える、請求項１７の装置。
【請求項１９】
前記利得を設定する手段は、信号反転を有する前記増幅する手段の前記利得を設定するために、第２の電流を分流する手段を備える、請求項１３の装置。
【請求項２０】
前記第１の電流を分流する手段と、前記利得を設定する手段とを制御する制御信号を出力する、制御する手段、をさらに備える、請求項１３の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]  本開示は、一般的に、増幅器に関し、より具体的には、低ノイズ増幅器における利得制御に関する。
【背景技術】
【０００２】
[0002]  ワイヤレス通信システムにおけるワイヤレスデバイス（たとえば、セルラー電話またはスマートフォン）は、双方向通信のために、データを送信および受信し得る。例えば、ワイヤレスデバイスは、周波数分割複信（ＦＤＤ）システムにおいて、または時分割複信システム（ＴＤＤ）において動作し得る。ワイヤレスデバイスは、データ送信のための送信機、およびデータ受信のための受信機を含み得る。よって、ワイヤレスデバイスは、通信および／またはデータサービスを提供するために、アナログおよびデジタル信号の両方を処理し得る。
【０００３】
[0003]  ワイヤレスデバイスにおける受信機は、ＲＦ信号を受信し、受信したＲＦ信号を復調するために使用される。典型的な受信機は、復調の前に、受信したＲＦ信号を増幅するための低ノイズ増幅器（ＬＮＡ）を含む。インピーダンスマッチング、アイソレーション、および線形性は、受信機中のＬＮＡについての主要な懸念である。例えば、受信アンテナのインピーダンスにマッチングするために、ＬＮＡが、典型的に５０オームの入力インピーダンスを提供することが望ましい。復調の前に、受信したＲＦ信号に適用される増幅が、正確に制御できるように、ＬＮＡはまた、正確な利得制御を提供すべきである。
【０００４】
[0004]  残念ながら、従来のＬＮＡは、所望の入力インピーダンスを提供するために、いくつかの外部コンポーネントを利用するであろう。これは、ＬＮＡにより必要とされる回路面積を増加する。また、従来のＬＮＡにおける利得への調整は、入力インピーダンスに影響を及ぼし得るので、正確な利得制御は問題であろう。
【０００５】
[0005]  それゆえ、従来の回路の不利を克服する、一定入力インピーダンスを伴う利得制御を有する、低電力増幅器を持つことが望ましい。
【図面の簡単な説明】
【０００６】
【図１】[0006]  図１は、ワイヤレスシステム内で通信するワイヤレスデバイスで使用するための、増幅回路の例示的な実施形態を指し示す。
【図２】[0007]  図２は、図１において指し示された増幅回路の例示的な実施形態が、そこで動作し得る、３つの例示的なバンドグループを指し示す。
【図３】[0008]  図３は、増幅回路の例示的な実施形態を指し示す。
【図４】[0009]  図４は、図３に指し示される増幅回路とともに使用するための、バイアス回路の例示的な実施形態を指し示す。
【図５】[0010]  図５は、図３に指し示される増幅回路とともに使用するための、バイアス回路の例示的な実施形態を指し示す。
【図６】[0011]  図６は、図３に指し示される増幅回路とともに使用するための、コンパレータの例示的な実施形態を指し示す。
【図７】[0012]  図７は、図３に指し示され、利得制御を含むように拡張された、増幅回路の詳しい例示的な実施形態を指し示す。
【図８】[0013]  図８は、図７に指し示された増幅回路の利得を設定するために使用される、電流分流器の例示的な動作を例証する。
【図９】[0014]  図９は、図７に指し示された増幅回路の利得を設定するために使用される、電流スライサの例示的な動作を例証する。
【図１０】[0015]  図１０は、図３に指し示され、利得制御を含むように拡張された、増幅回路の詳しい例示的な実施形態を指し示す。
【図１１】[0016]  図１１は、図１０に指し示された利得制御を伴う増幅回路の例示的な動作を例証する。
【図１２】[0017]  図１２は、図７および図１０において指し示される、増幅回路の例示的な実施形態によって実行される、例示的な動作を例証する。
【図１３】[0018]  図１３は、増幅装置の例示的な実施形態を指し示す。
【発明を実施するための形態】
【０００７】
[0019]  下記で説明される詳細な説明は、本開示の例示的な設計の説明を意図しており、本開示が実践され得る唯一の設計を表示することを意図したものではない。「例示的な」という用語は、本明細書で「例、実例、または例証を提供する」という意味で使用される。「例示的な」と本明細書において説明された任意の設計は、他の設計よりも好適または利点があると必ずしも解釈されるべきではない。詳しい説明は、本開示の例示的な設計の完璧な理解を提供する目的で、特定の詳細を含む。本明細書において説明される、例示的な設計が、これらの特定の詳細なしに実施され得ることが、当業者にとって明らかとなるであろう。いくつかの事例において、良く知られている構造およびデバイスは、本明細書において提示されている例示的な設計の新規性を曖昧にすることを避けるために、ブロック図形式で指し示される。
【０００８】
[0020]  図１は、ワイヤレスシステム１２０内で通信するワイヤレスデバイス１１０で使用される、増幅回路１１２の例示的な実施形態を指し示す。ワイヤレスシステム１２０は、ロングタームエボリューション（ＬＴＥ（登録商標））システム、符号分割多元接続（ＣＤＭＡ）システム、グローバルシステム・フォー・モバイル・コミュニケーションズ（ＧＳＭ（登録商標））システム、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）システム、または他の何らかのワイヤレスシステムであり得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＣＤＭＡ  １Ｘ、エボリューションデータ最適化（ＥＶＤＯ）、時分割同期ＣＤＭＡ（ＴＤ−ＳＣＤＭＡ）、または何らかの他のバージョンのＣＤＭＡを実装し得る。簡単のために、図１は、２つの基地局１３０および１３２と、１つのシステムコントローラ１４０とを含む、ワイヤレスシステム１２０を指し示す。一般に、ワイヤレスシステム１２０は、任意の数の基地局および任意のネットワークエンティティのセットを含み得る。
【０００９】
[0021]  ワイヤレスデバイス１１０はまた、ユーザ機器（ＵＥ）、移動局、端末、アクセス端末、加入者ユニット、局、または他の通信デバイスと呼ばれ得る。ワイヤレスデバイス１１０は、セルラー電話、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレス電話、ワイヤレスローカルループ（ＷＬＬ）局、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、または他の通信デバイスであり得る。ワイヤレスデバイス１１０は、ワイヤレスシステム１２０におけるデバイスと通信し得る。ワイヤレスデバイス１１０はまた、ブロードキャスト局（たとえば、ブロードキャスト局１３４）からの信号、１つまたは複数の全地球的航法衛星システム（ＧＮＳＳ）における衛星（たとえば、衛星１５０）からの信号を受信し得る。ワイヤレスデバイス１１０は、ＬＴＥ、ＷＣＤＭＡ、ＣＤＭＡ  １Ｘ、ＥＶＤＯ、ＴＤ−ＳＣＤＭＡ、ＧＳＭ、および８０２．１１のような、ワイヤレス通信のための１つまたは複数の無線技術をサポートし得る。例示的な実施形態において、ワイヤレスデバイス１１０は、ワイヤレスデバイス１１０中の様々な回路とともに使用される、増幅を提供する増幅回路１１２を備える。例えば、増幅回路１１２は、ワイヤレスデバイス１１０における受信機によって受信された信号についての増幅を提供する。増幅回路１１２は、調整可能な利得および一定入力インピーダンスを提供しながら、従来の増幅器よりも、より少ない電力および回路面積を利用するように設計される。
【００１０】
[0022]  図２は、ワイヤレスデバイス１１０の例示的な実施形態が、そこで動作し得る、３つの例示的なバンドグループを指し示す。ワイヤレスデバイス１１０は、１０００メガヘルツ（ＭＨｚ）よりも低い周波数をカバーするローバンド（ＬＢ）、１０００ＭＨｚから２３００ＭＨｚの周波数をカバーするミッドバンド（ＭＢ）、および／または２３００ＭＨｚよりも高い周波数をカバーするハイバンド（ＨＢ）において動作し得る。例えば、図２において指し示されるように、ローバンドは６９８から９６０ＭＨｚをカバーし得、ミッドバンドは１４７５から２１７０ＭＨｚをカバーし得、およびハイバンドは、２３００から２６９０ＭＨｚ、ならびに３４００から３８００ＭＨｚをカバーし得る。ローバンド、ミッドバンド、およびハイバンドは、各バンドグループが沢山の周波数バンド（または、単に「バンド」）を含んでいるバンドの３つグループ（またはバンドグループ）を指す。各バンドは、最大２００ＭＨｚまでカバーし得る。ＬＴＥリリース１１は、３５個のバンドをサポートし、それらはＬＴＥ／ＵＭＴＳバンドと称され、３ＧＰＰ（登録商標）  ＴＳ３６．１０１にリストされている。
【００１１】
[0023]  一般に、任意の数のバンドグループが定義され得る。各バンドグループは、図２において指し示された周波数範囲のいずれかに一致し得る、またはし得ない、周波数の任意の範囲をカバーし得る。各バンドグループは、任意の数のバンドを含み得る。様々な例示的な実施形態において、増幅回路１１２は、ワイヤレスデバイス１１０内で信号を増幅するために、様々なバンドグループ内での使用に適している。
【００１２】
[0024]  図３は、増幅回路３００の例示的な実施形態を指し示す。増幅回路３００は、図１に指し示される増幅器１１２としての使用に適している。増幅回路３００は、相補的共通ゲート増幅段３０２、相補的共通ソース増幅段３０４、および加算回路３０６を含む。
【００１３】
[0025]  相補的共通ゲート増幅段３０２は、ＰＭＯＳトランジスタ３０８、３１０、およびＮＭＯＳトランジスタ３１２、３１４を含む。シングルエンドＲＦ入力信号は、入力端子３１６において受信され、入力端子３１６は、キャパシタ３２２および３２４に接続される。キャパシタ３２２は、ノード３１８に接続され、ノード３１８は、さらにトランジスタ３０８のソース端子に接続される。キャパシタ３２４は、ノード３２０に接続され、ノード３２０は、さらにトランジスタ３１４のソース端子に接続される。ノード３１８は、キャパシタ３２６を通して信号接地に、および変圧器３３０の第１の巻き線を通して電圧供給（ＶＤＤ）に接続される。ノード３２０は、キャパシタ３２８を通して、および変圧器３３０の第２の巻き線を通して信号接地に接続される。同一のｇｍを送出するように、トランジスタ３０８およびトランジスタ３１４も大きさ調整されるので、変圧器３３０は、（１：１）の比の巻き線を備える。例えば、増幅段３０２のＮＭＯＳ側およびＰＭＯＳ側は、より良いＩＩＰ２性能を有するように、対称的に設計される。相補的共通ゲート増幅段３０２は、ノード３４８から、反転されていない第１の増幅された出力信号（ＲＦ＿ｏｕｔｐ）を出力する。
【００１４】
[0026]  トランジスタ３０８は、第１の「Ｐ」バイアス信号（ＶＢＰ１）に接続されたゲート端子を有し、トランジスタ３１０は、第２の「Ｐ」バイアス信号（ＶＢＰ２）に接続されたゲート端子を有する。トランジスタ３１４は、第１の「Ｎ」バイアス信号（ＶＢＮ１）に接続されたゲート端子を有し、トランジスタ３１２は、第２の「Ｎ」バイアス信号（ＶＢＮ２）に接続されたゲート端子を有する。
【００１５】
[0027]  相補的共通ソース増幅段３０４は、ＰＭＯＳトランジスタ３４０、３４２、およびＮＭＯＳトランジスタ３４４、３４６を含む。トランジスタ３４０は、キャパシタ３３２の第１の端子に接続されたゲート端子を有し、キャパシタ３３２の第２の端子は、ノード３１８に接続される。トランジスタ３４０のゲート端子は、抵抗器３３６の第１の端子に接続され、抵抗器３３６の第２の端子は、ＶＢＰ１バイアス信号を受信するように接続される。トランジスタ３４６は、キャパシタ３３４の第１の端子に接続されるゲート端子を有し、キャパシタ３３４の第２の端子は、ノード３２０に接続される。トランジスタ３４６のゲート端子はまた、抵抗器３３８の第１の端子に接続され、抵抗器３３８の第２の端子は、ＶＢＮ１バイアス信号を受信するように接続される。トランジスタ３４２は、ＶＢＰ２バイアス信号を受信するように接続されたゲート端子を有し、トランジスタ３４４は、ＶＢＮ２バイアス信号を受信するように接続されたゲート端子を有する。入力信号から反転された第２の増幅された出力信号（ＲＦ＿ｏｕｔｐ）が、ノード３５０から出力される。
【００１６】
[0028]  例示的な実施形態において、キャパシタ３３２、３２６、３２８、３３４、および３５４は、数ピコファラッド（ｐＦ）のオーダーの容量値を有する。抵抗器３３６および３３８は、２０−４０キロ（２０ｋ〜４０ｋ）オームの範囲内の抵抗値を有する。例示的な実施形態において、図３に指し示されたトランジスタは、所与の電力消費予算に対する選択されたｇｍの量を提供するように、大きさ調整される。例えば、増幅回路３００が、５０オームの入力インピーダンスを提供するように設計されると、トランジスタ３１４のｇｍおよびトランジスタ３０８のｇｍが、各々１０ｍＳとなるべく設計され得る。したがって、トランジスタ３０８および３１４によって生成される、いかなるノイズや歪みの相殺を容易とするために、トランジスタ３４６のｇｍおよびトランジスタ３４０のｇｍが、各々１０ｍＳとなるべく設計される。
【００１７】
[0029]  加算回路３０６は、第１の増幅された出力信号を受信するために、ノード３４８に接続された第１の巻き線の第１の端子、および第２の増幅された出力信号を受信するために、ノード３５０に接続された第１の巻き線の第２の端子を有する変圧器３５２を含む。キャパシタ３５４は、変圧器３５２の第１の巻き線を横切って接続されている。変圧器３５２の第２の巻き線は、（指し示されていない）ダウンコンバーティングミキサ回路に、バランスされた差動ＲＦ信号を出力する。例示的な実施形態において、変圧器３５２は、ＩＦ段（たとえば、ベースバンドＩＦフィルタ）からのノイズを抑制するために、所望の受信機利得および増幅器３００およびダウンストリームミキサが提供するように設計された利得量、に依存して設定された巻き線比を備える。
【００１８】
[0030]  変圧器３５２の第１の巻き線のセンタータップは、コンパレータ３５８の反転されない入力に接続された、共通モード電圧信号（ＶＯＣＭ）を出力する。コンパレータ３５８の反転される入力は、電圧基準信号（ＶＲＥＦ）を受信するように接続される。コンパレータ３５８の出力端子は、バイアス信号ＶＢＮ１を出力する。図６に指し示されたコンパレータ３５８の例示的な実施形態において、コンパレータの出力信号を生成するために、コンパレータ３５８はまた、バイアス信号ＶＢＮ２を受信し、利用する。
【００１９】
[0031]  図４は、図３に指し示される増幅回路３００とともに用いるバイアス回路４００の例示的な実施形態を指し示す。バイアス回路４００は、増幅回路３００において識別されるバイアス信号を生成する。第１のバイアス回路は、抵抗器４０６の第１の端子に接続されたソース端子を有するＰＭＯＳトランジスタ４０２を含み、抵抗器４０６は、電圧供給（ＶＤＤ）に接続された第２の端子を有する。例示的な実施形態において、抵抗器４０６は、（１−５）キロオームの範囲中の抵抗値を有する。トランジスタ４０２は、電流源４０８の第１の端子に接続された、ドレイン端子を有し、電流源４０８は、信号接地に接続される第２の端子を有する。例示的な実施形態において、電流源４０８は、おおよそ０．１ミリアンペアの電流を提供する。例えば、例示的な実施形態において、電流源４０８（および実施形態において指し示された他の電流源）は、所望の電流量を提供する電流源として振る舞うために、飽和領域で動作するＮＭＯＳトランジスタである。トランジスタ４０２のゲート端子は、ドレイン端子に接続され、また、バイアス信号ＶＢＰ２を出力する。
【００２０】
[0032]  第２のバイアス回路は、抵抗器４１２の第１の端子に接続されたソース端子を有するＮＭＯＳトランジスタ４０４を含み、（たとえば、１−５キロオームの）抵抗器４１２は、信号接地に接続された第２の端子を有する。トランジスタ４０４は、電流を受領するために、電流源４１０の第１の端子に接続されたドレイン端子を有し、電流源４１０は、電圧供給（ＶＤＤ）に接続された第２の端子を有する。例示的な実施形態において、電流源４１０は、おおよそ０．１ミリアンペアの電流を供給する。トランジスタ４０４のゲート端子は、ソース端子に接続され、また、バイアス信号ＶＢＮ２を出力する。
【００２１】
[0033]  図５は、図３に指し示される増幅回路３００とともに使用されるバイアス回路５００の例示的な実施形態を指し示す。バイアス回路５００は、増幅回路３００において識別されたバイアス信号を生成する。バイアス回路５００は、ＰＭＯＳトランジスタ５０２および５０４を含む。トランジスタ５０２は、電圧供給（ＶＤＤ）に接続されたソース端子、およびトランジスタ５０４のソース端子に接続されたドレイン端子を有する。トランジスタ５０２のゲート端子は、トランジスタ５０４のドレイン端子に接続され、また、バイアス信号ＶＢＰ１を出力する。トランジスタ５０４のゲート端子は、図４で指し示されるトランジスタ４０２から出力されるバイアス信号ＶＢＰ２を受信する。トランジスタ５０４のドレイン端子は、電流源５０６の第１の端子に接続され、電流源５０６は、信号接地に接続される第２の端子を有する。例示的な実施形態において、電流源５０６は、おおよそ０．１ミリアンペアの電流を供給する。
【００２２】
[0034]  図６は、図３に指し示されるコンパレータ３５８の詳しい例示的な実施形態を指し示す。コンパレータ３５８は、ＶＢＮ２信号、電圧基準信号（ＶＲＥＦ）、および共通モード電圧信号（ＶＯＣＭ）を受信し、バイアス信号ＶＢＮ１を生成する。例示的な実施形態において、ＶＲＥＦ信号は、ＶＤＤ／２の値を有する。ＶＲＥＦ信号は、一連の抵抗器を通して流れる電流源を使用することによって、またはＶＤＤおよびＧＮＤ間に接続された抵抗分割器を使用することによって、生成することができる。
【００２３】
[0035]  コンパレータ３５８は、電流信号を受信するために、電流源６０２の第１の端子に接続されたソース端子、を有するＰＭＯＳトランジスタ６０４、６０６のペアーを含む。電流源６０２の第２の端子は、電圧供給（ＶＤＤ）に接続される。例示的な実施形態において、電流源６０２は、おおよそ０．２ミリアンペアの電流を供給する。トランジスタ６０４は、電圧基準信号（ＶＲＥＦ）を受信するように接続されたゲート端子を有する。トランジスタ６０６は、共通モード電圧信号（ＶＯＣＭ）を受信するように接続されたゲート端子を有する。
【００２４】
[0036]  トランジスタ６０４、６０６のドレイン端子は、第１のＮＭＯＳトランジスタペアー６０８、６１０のドレイン端子に接続される。トランジスタ６０４、６０６のドレイン端子はまた、第２のＮＭＯＳトランジスタペアー６１２、６１４のゲート端子に接続される。トランジスタ６０８、６１０は、トランジスタ６１２、６１４のドレイン端子に接続されたソース端子を有する。トランジスタ６１２、６１４は、信号接地に接続されたソース端子を有する。トランジスタ６１２のゲート端子は、バイアス信号ＶＢＮ１を出力する。トランジスタ６０８、６１０のゲート端子は、図４で指し示されるトランジスタ４０４から出力される、バイアス信号ＶＢＮ２を受信する。例示的な実施形態において、コンパレータ３５８は、段３０２、３０４および加算回路３０６によって形成されたクローズドフィードバックループのための所望の利得量を提供する。
【００２５】
[0037]  図７は、利得制御を含むように拡張された増幅回路３００の、詳しい例示的な実施形態を指し示す。例えば、図７に指し示されるように、破線７６８は、相補的共通ゲート増幅段３０２と、相補的共通ソース増幅段３０４とを分離する。相補的共通ゲート増幅段３０２は、電流分流器７０２を含むように拡張され、相補的共通ソース増幅段３０４は、電流スライサ７０４を含むように拡張される。図７において指し示される増幅回路の利得を設定するように、電流分流器７０２および電流スライサ７０４の動作を制御するための制御信号を出力すべく、コントローラ７６４が提供される。明瞭さのために、図７には、加算回路３０６は指し示されていないが、図７に指し示された増幅回路の一部として、上記で説明されたように動作する。
【００２６】
[0038]  例示的な実施形態において、相補的共通ゲート増幅段３０２のトランジスタ３１０、３１２は、電流分流器７０２で置き換えられる。電流分流器７０２は、２つのＰＭＯＳトランジスタグループ、および２つのＮＭＯＳトランジスタグループを含む。ＰＭＯＳトランジスタの第１のグループは、ＰＭＯＳトランジスタ７０６、７０８、および７１０を含む。トランジスタ７０６、７０８、および７１０は、トランジスタ３０８のドレイン端子に接続されたソース端子を有し、ノード７５６に接続されたドレイン端子を有し、ノード７５６はまた、（たとえば、１−５キロオームの）抵抗器７５８の第１の端子に接続される。（反転されていない）出力信号ＲＦ＿ＯＵＴＰは、ノード７５６から出力される。トランジスタ７０６、７０８、および７１０は、コントローラ７６４によって生成される制御信号Ｄ１、Ｄ２、およびＤ３を、それぞれ受信するように接続されたゲート端子を有する。
【００２７】
[0039]  ＰＭＯＳトランジスタの第２のグループは、ＰＭＯＳトランジスタ７１２、７１４、および７１６を含む。トランジスタ７１２、７１４、および７１６は、トランジスタ３０８のドレイン端子に接続されたソース端子を有し、また、ノード７６０に接続されたドレイン端子を有する。ノード７６０は、抵抗器７５８の第２の端子、およびキャパシタ７６２の第１の端子に接続され、キャパシタ７６２は、信号接地に接続された第２の端子を有する。例示的な実施形態において、所望の周波数範囲で、ダウンストリームミキサに匹敵するインピーダンスを提供するように、キャパシタ７６２は、大きさ調整される。トランジスタ７１２、７１４、および７１６は、コントローラ７６４によって生成される制御信号Ｄ４、Ｄ５、およびＤ６を、それぞれ受信するように接続されたゲート端子を有する。
【００２８】
[0040]  ＮＭＯＳトランジスタの第１のグループは、ＮＭＯＳトランジスタ７１８、７２０、および７２２を含む。トランジスタ７１８、７２０、および７２２は、トランジスタ３１４のドレイン端子に接続されたソース端子を有し、また、ノード７５６に接続されたドレイン端子を有する。トランジスタ７１８、７２０、および７２２は、コントローラ７６４によって生成される制御信号Ｄ７、Ｄ８、およびＤ９を、それぞれ受信するように接続されたゲート端子を有する。
【００２９】
[0041]  ＮＭＯＳトランジスタの第２のグループは、ＮＭＯＳトランジスタ７２４、７２６、および７２８を含む。トランジスタ７２４、７２６、および７２８は、トランジスタ３１４のドレイン端子に接続されたソース端子を有し、また、ノード７６０に接続されたドレイン端子を有する。トランジスタ７２４、７２６、および７２８は、コントローラ７６４によって生成される制御信号Ｄ１０、Ｄ１１、およびＤ１２を、それぞれ受信するように接続されたゲート端子を有する。
【００３０】
[0042]  例示的な実施形態において、電流分流器７０２のＮＭＯＳおよびＰＭＯＳトランジスタのトランジスタグループは、「Ｍ」の表示を有し、「Ｍ」は、トランジスタについてのフィンガーの数（たとえば、トランジスタのための乗数）を示す。例えば、トランジスタ３１２がＷ（ｕｍ）の幅を有する場合、トランジスタ７１８は、Ｗ／４に大きさ調整され、トランジスタ７２０は、Ｗ／２に大きさ調整され、トランジスタ７２２は、Ｗ／４に大きさ調整される。よって、グループは、置き換えられたトランジスタについて、１：２：１の比を提供するように、大きさ調整される。電流分流器７０２の全てのトランジスタグループについても、同様のことが当てはまる。トランジスタについて、他の大きさまたは比が使用され得ることにも、留意すべきである。
【００３１】
[0043]  例示的な実施形態において、相補的共通ソース増幅段３０４のトランジスタ３４０、３４２、３４４、および３４６は、電流スライサ７０４で置き換えられる。電流スライサ７０４は、コントローラ７６４によって選択的にイネーブルでき得る多数の分岐を含む。第１の分岐は、ＰＭＯＳトランジスタ７３０および７３２と、ＮＭＯＳトランジスタ７３４および７３６とを含む。トランジスタ７３０は、電圧供給（ＶＤＤ）に接続されたソース端子、およびトランジスタ７３２のソース端子に接続されたドレイン端子を有する。トランジスタ７３０は、キャパシタ３３２の第１の端子に接続されたゲート端子を有する。
【００３２】
[0044]  トランジスタ７３２は、トランジスタ７３４のドレイン端子およびノード７５４に接続されたドレイン端子を有し、トランジスタ７５４は、増幅された出力信号ＲＦ＿ＯＵＴＮを出力する。トランジスタ７３０は、コントローラ７６４によって生成される制御信号Ｂ１に接続されたゲート端子を有する。
【００３３】
[0045]  トランジスタ７３４は、トランジスタ７３６のドレイン端子に接続されたソース端子を有する。トランジスタ７３４は、コントローラ７６４によって生成される制御信号Ｂ４に接続されたゲート端子を有する。
【００３４】
[0046]  トランジスタ７３６は、信号接地に接続されたソース端子を有する。トランジスタ７３６は、キャパシタ３３４の第１の端子に接続されたゲート端子を有する。
【００３５】
[0047]  第２の分岐は、トランジスタ７３８、７４０、７４２、および７４４を含む。第３の分岐は、トランジスタ７４６、７４８、７５０、および７５２を含む。第２および第３の分岐は、同様に第１の分岐に接続される。制御信号Ｂ２およびＢ５は、第２の分岐を制御し、制御信号Ｂ３およびＢ６は、第３の分岐を制御する。
【００３６】
[0048]  例示的な実施形態において、電流スライサ７０４のトランジスタのトランジスタ分岐は、「Ｍ」の表示を有し、「Ｍ」は、トランジスタについてのフィンガーの数（たとえば、トランジスタのための乗数）を示す。例えば、トランジスタ３４０がＷ（ｕｍ）の幅を有する場合、トランジスタ７３０は、Ｗ／４に大きさ調整され、トランジスタ７３８は、Ｗ／２に大きさ調整され、トランジスタ７４６は、Ｗ／４に大きさ調整される。よって、トランジスタは、置き換えられたトランジスタについて、１：２：１の比を提供するように、大きさ調整される。電流スライサ７０４の全てのトランジスタグループについても、同様のことが当てはまる。トランジスタについて、他の大きさまたは比が使用され得ることにも、留意すべきである。
【００３７】
[0049]  コントローラ７６４は、ＣＰＵ、プロセッサ、ゲートアレイ、ハードウェアロジック、ディスクリート回路、メモリ要素、および／またはハードウェア実行ソフトウェアのうちの少なくとも１つを備える。コントローラ７６４はまた、命令、制御情報、データ、構成パラメータ、測定、および／または他の情報、のような構成情報を受信するために、通信線７６６を使用して、ワイヤレスデバイスにおいて、他のエンティティと通信するように構成される。コントローラ７６４は、図７において指し示された増幅回路の利得を設定するために、電流分流器７０２および電流スライサ７０４の動作を制御すべく、制御信号Ｄ（ｎ）およびＢ（ｎ）を生成するために、受信した構成情報を使用する。
【００３８】
[0050]  図７において指し示された増幅回路の入力インピーダンスは、利得設定が変化しても、変わらないことにも留意すべきである。例えば、入力インピーダンスは、式［１／（トランジスタ３１４のｇｍ＋トランジスタ３０８のｇｍ）］によって決定される。利得が変化されるとき、トランジスタ３１４およびトランジスタ３０８の動作条件は、最高利得条件下とぴったり同一のままである。よって、利得が変化されるとき、トランジスタ３１４からのドレイン電流だけが、電流分流器（７１８、７２０、７２２、７２４、７２６、および７２８）中のトランジスタ間に分流され、分流は、入力インピーダンスには影響を及ぼさない。トランジスタ３０８を含むＰＭＯＳ側についても、同様のことが当てはまる。それゆえ、如何に利得が変化されようとも、入力インピーダンスは同一のままであり、これは、正確な利得ステップを提供する。増幅器７００の利得を設定するために、如何に、コントローラ７６４、電流分流器７０２、および電流スライサ７０４が動作するかの詳しい説明が、以下に提供される。
【００３９】
[0051]  図８は、図７において指し示された増幅回路の利得を設定するための電流分流器７０２の動作を例証する。動作の間中、（図８中には指し示されない）コントローラ７６４は、電流分流器７０２のトランジスタを選択的にイネーブルまたはディセーブルするために、Ｄ（ｎ）制御信号を出力する。例えば、コントローラ７６４は、受信した構成情報に基づいて、制御信号Ｄ（ｎ）の状態を決定する。この例証のために、太字で指し示されたトランジスタ７０８、７１４、７２０、および７２６を、それぞれイネーブルするために、コントローラ７６４は、制御信号Ｄ２、Ｄ５、Ｄ８、およびＤ１１がアクティブ状態となるように、出力することが想定されるであろう。電流分流器７０２の残りのトランジスタをディセーブルするために、残りのＤ（ｎ）制御信号は、非アクティブ状態に設定される。
【００４０】
[0052]  ＲＦ入力が高レベルになるとき、トランジスタ３０８は、バイアス信号ＶＢＰ１によってイネーブルでき、また、トランジスタ３１４は、ディセーブルされる。トランジスタ３０８がＲＦ入力およびバイアス信号ＶＢＰ１によってイネーブルされるとき、電流Ｉは、トランジスタ３０８を通して流れ、２つの信号経路を通して分流される。電流Ｉ１は、イネーブルされたトランジスタ７０８を通して、第１の信号経路で流れ、電流Ｉ２は、イネーブルされたトランジスタ７１４を通して、第２の信号経路で流れる。電流Ｉ１は、ノード７５６まで流れ、出力として利用可能である。電流Ｉ２は、キャパシタ７６２まで、および信号接地まで流れる。よって、出力ノード７５６から電流を離れて分流するように電流分流器を調整することによって、増幅段３０２の利得は設定できる。同様の動作は、ＲＦ入力が低レベルになり、したがって、トランジスタ３０８がディセーブルされ、トランジスタ３１４がイネーブルされたときに生じる。このケースにおいて、電流Ｉ１は、トランジスタ７２０を通して出力から流れ、Ｉ２に等しい電流が、キャパシタ７６２からトランジスタ７２６を通して流れ、トランジスタ３１４を通して流れる電流Ｉが形成される。
【００４１】
[0053]  コントローラ７６４は、電流分流器７０２のトランジスタを通して、電流Ｉを分流した結果として、様々な利得設定が得られるように、電流分流器７０２における、任意のトランジスタをイネーブルまたはディセーブルするためのＤ（ｎ）制御信号を出力できる。よって、より多くのトランジスタがイネーブルされて、より多くの電流が出力に分流し、より少ないトランジスタがイネーブルされて、より少ない電流がキャパシタ７６２に分流するとき、利得は増加する。より少ないトランジスタがイネーブルされて、より少ない電流が出力に分流され、より多くのトランジスタがイネーブルされて、より多くの電流がキャパシタ７６２に分流するとき、利得は減少する。
【００４２】
[0054]  図９は、図７に指し示された増幅回路の利得を設定するための、電流スライサ７０４の動作を例証する。動作の間中、（図９中には指し示されない）コントローラ７６４は、電流スライサ７０４のトランジスタの分岐を選択的にイネーブルまたはディセーブルするために、Ｂ（ｎ）制御信号を出力する。例えば、コントローラ７６４は、受信した構成情報に基づいて、制御信号Ｂ（ｎ）の状態を決定する。この例証のために、それぞれ太字で指し示されたトランジスタ７３８、７４０、７４２、および７４４を含む１つの分岐をイネーブルするために、コントローラ７６４は、制御信号Ｂ２およびＢ５がアクティブ状態となるように、出力することが想定されるであろう。電流分流器７０４のトランジスタの残りの分岐をディセーブルするために、残りのＢ（ｎ）制御信号は、非アクティブ状態に設定される。
【００４３】
[0055]  Ｂ２およびＢ５制御信号によって、トランジスタ７４０および７４２がイネーブルされるとき、電流Ｉｂ２は、トランジスタ７３８、７４０、７４２、および７４４を通して流れることができる。残りのＢ（ｎ）制御信号が、他の分岐におけるトランジスタをディセーブルするので、電流Ｉｂ１およびＩｂ３は、それらの分岐において流れることが、妨げられる。ノード３１８における、ＲＦ入力が低（または、マイナスの）電圧レベルの間、トランジスタ７３８はイネーブルされ、電流Ｉｂ２が、（Ｂ２によってイネーブルされた）トランジスタ７４０を通して、ノード７５４まで流れ、反転されたＲＦ＿ＯＵＴＮ信号を生成する出力が入手可能である。ノード３２０におけるＲＦ入力信号の低（または、マイナス）電圧レベルは、信号接地への電流の流れを妨げるために、トランジスタ７４４をディセーブルする。代替的に、ノード３１８における、ＲＦ入力が高（または、プラスの）電圧レベルの間、電流Ｉｂ２は、ターンオフされたトランジスタ７３８を通して、ノード７５４まで流れない。しかしながら、対応する、ノード３２０におけるＲＦ入力高（または、プラスの）電圧レベルは、トランジスタ７４４をイネーブルし、電流Ｉｂ２が、ノード７５４から信号接地まで流れるようにし、それにより、反転されたＲＦ＿ＯＵＴＮ信号を生成する。
【００４４】
[0056]  よって、１つまたは複数の分岐を活性化し、出力ノード７５６、ヘ／から電流が流れるように電流スライサ７０４を調整することによって、増幅段３０４の利得は設定できる。コントローラ７６４は、様々な利得設定を得ることができるように、電流スライサ７０４におけるトランジスタの分岐をイネーブルまたはディセーブルするために、Ｂ（ｎ）制御信号を出力できる。例えば、第１、第２および第３の分岐の任意の組み合わせは、電流Ｉｂ１、Ｉｂ２、およびＩｂ３が、それぞれの分岐を通して流れるか、否かを制御するために、イネーブルまたはディセーブルできる。さらに、電流スライサ７０４の１つまたは複数の分岐がディセーブルされたとき、対応する電流の節約の結果となる。
【００４５】
[0057]  図１０は、利得制御を含むように拡張された増幅回路３００の詳しい例示的、代替的実施形態を指し示す。例えば、増幅段３０２は、電流分流器７０２を含むように拡張され、上記で説明されたように、電流分流器７０２は、相補的共通ゲート増幅段３０２の利得を設定するように動作する。相補的共通ソース増幅段３０４は、電流分流器１０００を含むように拡張され、電流分流器１０００は、電流分流器７０２と同様に利得を設定するように動作する。コントローラ７６４は、電流分流器７０２および電流分流器１０００の動作を制御するために、制御信号Ｄ（ｎ）およびＤ’（ｎ）を出力する。
【００４６】
[0058]  例示的な実施形態において、相補的共通ソース増幅段３０４のトランジスタ３４２、３４４は、電流分流器１０００で置き換えられる。電流分流器１０００は、ＰＭＯＳトランジスタの２つのグループ、およびＮＭＯＳトランジスタの２つのグループを含む。ＰＭＯＳトランジスタの第１のグループは、トランジスタ１００２、１００４、および１００６を含む。トランジスタ１００２、１００４、および１００６は、トランジスタ３４０のドレイン端子に接続されたソース端子を有し、ノード７６０に接続されたドレイン端子を有し、ノード７６０はまた、（たとえば、１−５キロオームの）抵抗器１０２６の第１の端子に接続される。反転された出力信号ＲＦ＿ＯＵＴＮは、ノード１０２８から出力され、ノード１０２８は、抵抗器１０２６の第２の端子に接続される。トランジスタ１００２、１００４、および１００６は、コントローラ７６４によって生成される制御信号Ｄ’１、Ｄ’２、およびＤ’３を、それぞれ受信するように接続されたゲート端子を有する。
【００４７】
[0059]  ＰＭＯＳトランジスタの第２のグループは、トランジスタ１００８、１０１０、および１０１２を含む。トランジスタ１００８、１０１０、および１０１２は、トランジスタ３４０のドレイン端子に接続されたソース端子を有し、また、ノード１０２８に接続されたドレイン端子を有する。ノード１０２８は、抵抗器１０２６の第２の端子に接続される。トランジスタ１００８、１０１０、および１０１２は、コントローラ７６４によって生成される制御信号Ｄ’４、Ｄ’５、およびＤ’６を、それぞれ受信するように接続されたゲート端子を有する。
【００４８】
[0060]  ＮＭＯＳトランジスタの第１のグループは、トランジスタ１０１４、１０１６、および１０１８を含む。トランジスタ１０１４、１０１６、および１０１８は、トランジスタ３４６のドレイン端子に接続されたソース端子を有し、また、ノード７６０に接続されたドレイン端子を有する。トランジスタ１０１４、１０１６、および１０１８は、コントローラ７６４によって生成される制御信号Ｄ’７、Ｄ’８、Ｄ’９を、それぞれ受信するように接続されたゲート端子を有する。
【００４９】
[0061]  ＮＭＯＳトランジスタの第２のグループは、トランジスタ１０２０、１０２２、および１０２４を含む。トランジスタ１０２０、１０２２、および１０２４は、トランジスタ３４６のドレイン端子に接続されたソース端子を有し、また、ノード１０２８に接続されたドレイン端子を有する。トランジスタ１０２０、１０２２、および１０２４は、コントローラ７６４によって生成される制御信号Ｄ’１０、Ｄ’１１、Ｄ’１２を、それぞれ受信するように接続されたゲート端子を有する。
【００５０】
[0062]  図１１は、図１０において指し示された増幅器の利得を設定するための、電流分流器７０２および１０００の動作を例証する。動作の間中、コントローラ７６４は、電流分流器７０２のトランジスタを、選択的にイネーブルまたはディセーブルするために、Ｄ（ｎ）制御信号を出力する。例えば、コントローラ７６４は、受信した構成情報に基づいて、制御信号Ｄ（ｎ）の状態を決定する。この例証のために、太字で指し示されたトランジスタ７０８、７１４、７２０、および７２６を、それぞれイネーブルするために、コントローラ７６４は、制御信号Ｄ２、Ｄ５、Ｄ８、およびＤ１１がアクティブ状態となるように、出力することが想定されるであろう。電流分流器７０２の残りのトランジスタをディセーブルするために、残りのＤ（ｎ）制御信号は、非アクティブ状態に設定される。
【００５１】
[0063]  コントローラ７６４はまた、電流分流器１０００のトランジスタを、選択的にイネーブルまたはディセーブルするために、Ｄ’（ｎ）制御信号を出力する。例えば、コントローラ７６４は、受信した構成情報に基づいて、制御信号Ｄ’（ｎ）の状態を決定する。この例証のために、太字で指し示されたトランジスタ１００４、１０１０、１０１６、および１０２２を、それぞれイネーブルするために、コントローラ７６４は、制御信号Ｄ’２、Ｄ’５、Ｄ’８、およびＤ’１１がアクティブ状態となるように、出力することが想定されるであろう。電流分流器１０００の残りのトランジスタをディセーブルするために、残りのＤ’（ｎ）制御信号は、非アクティブ状態に設定される。
【００５２】
[0064]  上記で説明されたように設定された制御信号で、ＲＦ入力信号が、低になるとき、トランジスタ３１４および３４０はイネーブルされ、トランジスタ３０８および３４６はディセーブルされる。電流スライサ７０２において、電流は、矢印で示されるように、イネーブルされたトランジスタ７２０および７２６を通して流れる。ノード７６０から流れる電流（Ｉａ）は、イネーブルされたトランジスタ７２６を通して流れる。電流スライサ１０００において、電流は、矢印で示されるように、イネーブルされたトランジスタ１００４および１０１０を通して流れる。ノード７６０に流れ込む電流（Ｉｂ）は、イネーブルされたトランジスタ１００４を通して流れる。
【００５３】
[0065]  この例示的な実施形態において、ノード７６０は、仮想的ＡＣ信号接地を形成する。このノードにおいて、電流ＩａおよびＩｂは、反対方向に流れる。少量の電流が、キャパシタ７６２を通して流れ得る。しかしながら、この少量の電流のため、キャパシタ７６２は、サイズが小さいであろう。例えば、キャパシタ７６２は、加算回路の入力インピーダンスに匹敵するインピーダンスを提供するのに十分な大きさであればよい。例示的な実施形態において、加算回路は受動的ネットワークであり、それゆえ、図１１に指し示された増幅回路に結合されたダウンストリームミキサの入力インピーダンスを反映するだけである。
【００５４】
[0066]  図１２は、図７および図１０において指し示された増幅回路の例示的実施形態によって実行される、例示的な動作を指し示す。例えば、例示的な実施形態において、図７において指し示された増幅回路は、図１において指し示されたワイヤレスデバイス１１０のようなデバイス中で、増幅された信号を生成するための動作１２００を実行する。
【００５５】
[0067]  動作１２０２の間中、差動出力の第１の増幅された信号を生成するために、入力信号の増幅が実行される。増幅は、信号反転を伴わずに実行される。例えば、相補的共通ゲート増幅段７０２が、この動作を実行する。
【００５６】
[0068]  動作１２０４の間中、第１の増幅された信号を生成するために使用される増幅利得は、電流分流を使用して設定される。例えば、コントローラ７６４は、この動作を実行するために、電流分流器７０２のトランジスタを制御する制御信号Ｄ（ｎ）を出力する。
【００５７】
[0069]  動作１２０６の間中、差動出力の第２の増幅された信号を生成するために、入力信号の増幅が実行される。増幅は、信号反転を伴って実行される。例えば、相補的共通ソース増幅段７０４が、この動作を実行する。
【００５８】
[0070]  動作１２０８の間中、第２の増幅された信号を生成するために使用される増幅利得は、電流スライシングを使用して設定される。例えば、コントローラ７６４は、この動作を実行するために、電流スライサ７０４のトランジスタを制御する制御信号Ｂ（ｎ）を出力する。代替的に、電流分流器１０００が、この動作を実行するために使用される。
【００５９】
[0071］  したがって、図７および図１０において指し示された増幅回路は、上記で説明された動作を実行する。動作１２００は、例示的であり、動作１２００への軽微な変化、変更、再配列、および他の変化は、例示的な実施形態の範囲内であるであることに留意すべきである。
【００６０】
[0072]  図１３は、増幅装置１３００の例示的な実施形態を指し示す。例示的な実施形態において、装置１３００は、図７で指し示される増幅回路４００としての使用に適している。
【００６１】
[0073]  装置１３００は、第１の出力端子における第１の増幅された信号を生成するために、入力端子における入力信号を増幅する第１の手段（１３０２）を含み、第１の手段は、例示的な実施形態において、図７において指し示された増幅段３０２を備える。
【００６２】
[0074]  装置１３００はまた、増幅する手段の利得を設定するために、入力信号に応答して生成された電流を分流する第２の手段（１３０４）を備え、第２の手段は、例示的な実施形態において、電流分流器７０２を備える。
【００６３】
[0075]  装置１３００はまた、第２の出力端子において第２の増幅された信号を生成するために、入力端子における信号を増幅するように構成された、信号反転を伴う、増幅する第３の手段（１３０６）を備え、第３の手段は、例示的な実施形態において、図７において指し示された増幅段３０４を備える。
【００６４】
[0076]  装置１３００はまた、信号反転を伴う、増幅する手段の利得を設定する第４の手段（１３０８）を備え、第４の手段は、例示的な実施形態において、電流スライサ７０４または電流分流器１０００を備える。
【００６５】
[0077]  本明細書で説明される増幅回路の例示的な実施形態は、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント回路基板（ＰＣＢ）、電子デバイス、等、上に実装され得る。増幅回路の例示的な実施形態はまた、相補型金属酸化膜半導体（ＣＭＯＳ）、ＮチャネルＭＯＳ（ＮＭＯＳ）、ＰチャネルＭＯＳ（ＰＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、シリコン・オン・インシュレータ（ＳＯＩ）、等のような、様々なＩＣ処理技術を用いて作られ得る。
【００６６】
[0078]  本明細書で説明される増幅回路の例示的な実施形態を実装する装置は、独立型（stand-alone）デバイスであり得、またはより大きなデバイスの一部分であり得る。デバイスは、（ｉ）独立型ＩＣ、（ｉｉ）データおよび／または命令を格納するためのメモリＩＣを含み得る、１つまたは複数のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他のデバイス内に埋め込まれ得るモジュール、（ｖｉ）受信機、セルラー電話、ワイヤレスデバイス、ハンドセット、または移動体ユニット、（ｖｉｉ）等、であり得る。
【００６７】
[0079]  １つまたは複数の例示的な設計において、説明された機能は、ハードウェア、ファームウェア、またはそれらの任意の組み合わせで実装され得る。ソフトウェアを実行するハードウェアによって実装される場合、機能は、１つまたは複数の命令またはコードとして、コンピュータ可読媒体上に記憶され、または、コンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、コンピュータ記憶媒体と、１つの場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶デバイス、あるいは命令もしくはデータ構造の形で、所望のプログラムコードを搬送または記憶するために使用されることができ、コンピュータによってアクセスされることができる任意の他の媒体を備えることができる。また、任意の接続は、適切にコンピュータ可読媒体と称される。例えば、ソフトウェアがウェブサイト、サーバ、または他の遠隔ソースから、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、あるいは赤外線、無線、およびマイクロ波のようなワイヤレス技術を使用して送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、あるいは赤外線、無線、およびマイクロ波のようなワイヤレス技術は媒体の定義に含まれている。ディスク（disk）およびディスク（disc）は、本明細書で使用される場合、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびＢｌｕ−ｒａｙ（登録商標）ディスク（disｃ）を含み、ここで、ディスク（disk）は通常、磁気的にデータを再生し、その一方でディスク（disc）は、レーザーを用いて光学的にデータを再生する。上記の組み合わせも、コンピュータ可読媒体の範囲内に含まれるべきである。
【００６８】
[0080]  本開示の先の説明は、当業者が本開示を製造または使用することを可能にするために提供される。本開示に対する様々な変更は、当業者にとって容易に明らかであり、ここで定義された一般的な原則は、本開示の範囲から逸脱することなく他の変形に適用され得る。よって、本開示は、本明細書において説明された例および設計に限定されるように意図されず、本明細書で開示された原理および新規の特徴と一致する、最も幅広い範囲が付与されるべきである。
【図１】
2018504032.tif 000003
【図２】
2018504032.tif 000004
【図３】
2018504032.tif 000005
【図４】
2018504032.tif 000006
【図５】
2018504032.tif 000007
【図６】
2018504032.tif 000008
【図７】
2018504032.tif 000009
【図８】
2018504032.tif 000010
【図９】
2018504032.tif 000011
【図１０】
2018504032.tif 000012
【図１１】
2018504032.tif 000013
【図１２】
2018504032.tif 000014
【図１３】
2018504032.tif 000015
【手続補正書】
【提出日】平成29年8月22日(2017.8.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の増幅された信号を生成するために、入力端子における入力信号を増幅するように構成された第１の増幅段と、前記第１の増幅段は、前記第１の増幅段の利得を設定するために、第１の電流を選択的に分流するように構成された電流分流器を有し、
第２の増幅された信号を生成するために、前記入力端子における前記入力信号を増幅するように構成された第２の増幅段と、前記第２の増幅段は、前記第２の増幅段の利得を設定するための利得制御回路を有する、を備え、
ここにおいて、前記第１の増幅段は、前記入力信号に関して反転されていない、前記第１の増幅された信号を生成する相補的共通ゲート増幅器として構成され、また、前記第２の増幅段は、前記入力信号に関して反転されている、前記第２の増幅された信号を生成する相補的共通ソース増幅器として構成された、装置。
【請求項２】
前記利得制御回路は、前記第２の増幅段の前記利得を設定するために、選択的にイネーブルされる相補的カスコードトランジスタの並列分岐を備える、請求項１の装置。
【請求項３】
前記第１の増幅段の前記利得を設定するために、前記電流分流器を制御し、また、前記第２の増幅段の前記利得を設定するために、前記利得制御回路を制御すべく、制御信号を出力するように構成されたコントローラを、さらに備える、請求項２の装置。
【請求項４】
前記コントローラは、選択された利得設定に前記第１の増幅段の前記利得を設定するために、ＡＣ接地を形成するノードに、前記第１の電流の選択された量を分流する、前記電流分流器を制御するための第１の制御信号を出力するように構成され、また、前記コントローラは、前記選択された利得設定に前記第２の増幅段の前記利得を設定するために、
前記相補的カスコードトランジスタの前記並列分岐を選択的にイネーブルすべく、第２の制御信号を出力するように構成された、請求項３の装置。
【請求項５】
前記利得制御回路は、前記第２の増幅段の前記利得を設定するために、第２の電流の選択された量を分流するように構成された第２の電流分流器を備える、請求項１の装置。
【請求項６】
前記電流分流器は、前記第１の電流の選択された量をノードに分流するように構成され、また、前記第２の電流分流器は、前記第２の電流の前記選択された量を前記ノードに分流するように構成され、前記ノードはＡＣ信号接地を形成する、請求項５の装置。
【請求項７】
前記ノードおよび信号接地間に結合されたキャパシタをさらに備え、前記ノードにおいて、前記第１および第２の電流の前記選択された量は、反対方向に流れ、結果として、前記第１または第２の電流よりも小さい第３の電流が、前記ノードおよび前記キャパシタ間に流れる、請求項６の装置。
【請求項８】
前記第１の増幅段の前記利得を設定するために、前記電流分流器を制御し、また、前記第２の増幅段の前記利得を設定するために、前記第２の電流分流器を制御すべく、制御信号を出力するように構成されたコントローラを、さらに備える、請求項６の装置。
【請求項９】
前記第１および第２の増幅された信号を受信し、差動信号を出力するように構成された加算回路を、さらに備える、請求項１の装置。
【請求項１０】
前記加算回路は、前記第１および第２の増幅段をバイアスする、バイアス信号を生成するバイアス信号ジェネレータを備える、請求項９の装置。
【請求項１１】
前記加算回路は、第１の巻き線を横切る前記第１および第２の増幅された信号を受信する変圧器を備え、前記第１の巻き線は、前記バイアス信号ジェネレータに共通モード電圧信号を出力するセンタータップを有する、請求項１０の装置。
【請求項１２】
第１の出力端子において第１の増幅された信号を生成するために、入力端子における入力信号を増幅する手段と、前記第１の増幅された信号は、前記入力信号に関して反転されておらず、
前記増幅する手段の利得を設定するために、前記入力信号に応答して生成された、第１の電流を分流する手段と、
第２の出力端子において第２の増幅された信号を生成するために、前記入力端子における前記信号を増幅するように構成された、信号反転を有する、増幅する手段と、
信号反転を有する、前記増幅する手段の利得を設定する手段と、前記利得を設定する手段は、信号反転を有する、前記増幅する手段の前記利得を設定するために、選択的にイネーブルされる相補的カスコードトランジスタの並列分岐を備える、
を備える装置。
【請求項１３】
前記増幅する手段は、前記第１の増幅された信号を生成する相補的共通ゲート増幅器を備える、請求項１２の装置。
【請求項１４】
前記増幅する手段は、前記第２の増幅された信号を生成する相補的共通ソース増幅器を備える、請求項１２の装置。
【請求項１５】
前記第１の電流を分流する手段は、前記第１の電流の選択された部分を、ＡＣ信号接地を形成するノードに向けるように構成された、請求項１２の装置。
【請求項１６】
前記ノードおよび信号接地間に結合されたキャパシタ、をさらに備える、請求項１５の装置。
【請求項１７】
前記利得を設定する手段は、信号反転を有する前記増幅する手段の前記利得を設定するために、第２の電流を分流する手段を備える、請求項１２の装置。
【請求項１８】
前記第１の電流を分流する手段と、前記利得を設定する手段とを制御する制御信号を出力する、制御する手段、をさらに備える、請求項１２の装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
[0080]  本開示の先の説明は、当業者が本開示を製造または使用することを可能にするために提供される。本開示に対する様々な変更は、当業者にとって容易に明らかであり、ここで定義された一般的な原則は、本開示の範囲から逸脱することなく他の変形に適用され得る。よって、本開示は、本明細書において説明された例および設計に限定されるように意図されず、本明細書で開示された原理および新規の特徴と一致する、最も幅広い範囲が付与されるべきである。
以下に、本出願時の特許請求の範囲に記載された発明を付記する。
［付記１］  第１の増幅された信号を生成するために、入力端子における入力信号を増幅するように構成された第１の増幅段と、前記第１の増幅段は、前記第１の増幅段の利得を設定するために、第１の電流を選択的に分流するように構成された電流分流器を有し、
第２の増幅された信号を生成するために、前記入力端子における前記入力信号を増幅するように構成された第２の増幅段と、前記第２の増幅段は、前記第２の増幅段の利得を設定するための利得制御回路を有する、を備える、装置。
[付記２］  前記第１の増幅段は、前記入力信号に関して反転されていない、前記第１の増幅された信号を生成する相補的共通ゲート（ＣＣＧ）増幅器として構成され、前記第２の増幅段は、前記入力信号に関して反転されている、前記第２の増幅された信号を生成する相補的共通ソース（ＣＣＳ）増幅器として構成された、付記１の装置。
[付記３］  前記利得制御回路は、前記第２の増幅段の前記利得を設定するために、選択的にイネーブルされる相補的カスコードトランジスタの並列分岐を備える、付記２の装置。
[付記４］  前記第１の増幅段の前記利得を設定するために、前記電流分流器を制御し、また、前記第２の増幅段の前記利得を設定するために、前記利得制御回路を制御すべく、制御信号を出力するように構成されたコントローラを、さらに備える、付記３の装置。
[付記５］  前記コントローラは、選択された利得設定に前記第１の増幅段の前記利得を設定するために、ＡＣ接地を形成するノードに、前記第１の電流の選択された量を分流する、前記電流分流器を制御するための第１の制御信号を出力するように構成され、また、前記コントローラは、前記選択された利得設定に前記第２の増幅段の前記利得を設定するために、
前記相補的カスコードトランジスタの前記並列分岐を選択的にイネーブルすべく、第２の制御信号を出力するように構成された、付記４の装置。
[付記６］  前記利得制御回路は、前記第２の増幅段の前記利得を設定するために、第２の電流の選択された量を分流するように構成された第２の電流分流器を備える、付記１の装置。
[付記７］  前記電流分流器は、前記第１の電流の選択された量をノードに分流するように構成され、また、前記第２の電流分流器は、前記第２の電流の前記選択された量を前記ノードに分流するように構成され、前記ノードはＡＣ信号接地を形成する、付記６の装置。
[付記８］  前記ノードおよび信号接地間に結合されたキャパシタをさらに備え、前記ノードにおいて、前記第１および第２の電流の前記選択された量は、反対方向に流れ、結果として、前記第１または第２の電流よりも小さい第３の電流が、前記ノードおよび前記キャパシタ間に流れる、付記７の装置。
[付記９］  前記第１の増幅段の前記利得を設定するために、前記電流分流器を制御し、また、前記第２の増幅段の前記利得を設定するために、前記第２の電流分流器を制御すべく、制御信号を出力するように構成されたコントローラを、さらに備える、付記７の装置。
[付記１０］  前記第１および第２の増幅された信号を受信し、差動信号を出力するように構成された加算回路を、さらに備える、付記１の装置。
[付記１１］  前記加算回路は、前記第１および第２の増幅段をバイアスする、バイアス信号を生成するバイアス信号ジェネレータを備える、付記１０の装置。
[付記１２］  前記加算回路は、第１の巻き線を横切る前記第１および第２の増幅された信号を受信する変圧器を備え、前記第１の巻き線は、前記バイアス信号ジェネレータに共通モード電圧信号を出力するセンタータップを有する、付記１１の装置。
[付記１３］  第１の出力端子において第１の増幅された信号を生成するために、入力端子における入力信号を増幅する手段と、前記第１の増幅された信号は、前記入力信号に関して反転されておらず、
前記増幅する手段の利得を設定するために、前記入力信号に応答して生成された、第１の電流を分流する手段と、
第２の出力端子において第２の増幅された信号を生成するために、前記入力端子における前記信号を増幅するように構成された、信号反転を有する、増幅する手段と、
信号反転を有する、前記増幅する手段の利得を設定する手段と
を備える装置。
[付記１４］  前記利得を設定する手段は、信号反転を有する、前記増幅する手段の前記利得を設定するために、選択的にイネーブルされる相補的カスコードトランジスタの並列分岐を備える、付記１３の装置。
[付記１５］  前記増幅する手段は、前記第１の増幅された信号を生成する相補的共通ゲート（ＣＣＧ）増幅器を備える、付記１３の装置。
[付記１６］  前記増幅する手段は、前記第２の増幅された信号を生成する相補的共通ソース（ＣＣＳ）増幅器を備える、付記１３の装置。
[付記１７］  前記第１の電流を分流する手段は、前記第１の電流の選択された部分を、ＡＣ信号接地を形成するノードに向けるように構成された、付記１３の装置。
[付記１８］  前記ノードおよび信号接地間に結合されたキャパシタ、をさらに備える、付記１７の装置。
[付記１９］  前記利得を設定する手段は、信号反転を有する前記増幅する手段の前記利得を設定するために、第２の電流を分流する手段を備える、付記１３の装置。
[付記２０］  前記第１の電流を分流する手段と、前記利得を設定する手段とを制御する制御信号を出力する、制御する手段、をさらに備える、付記１３の装置。
【国際調査報告】
2018504032.tif 000016
2018504032.tif 000017
2018504032.tif 000018
2018504032.tif 000019
2018504032.tif 000020