【手続補正書】
【提出日】平成25年12月25日(2013.12.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｋｅｙと前記ｋｅｙに対応するｖａｌｕｅの組であるｋｅｙ−ｖａｌｕｅ型データを含むｋｅｙ−ｖａｌｕｅストア方式を備えたメモリシステムにおいて、
データの書き込み及び読み出しの要求、及び前記ｋｅｙ−ｖａｌｕｅストア方式に基づく要求を受け付けるインターフェースと、
データを記憶するデータ領域と、前記ｋｅｙ−ｖａｌｕｅ型データを含むメタデータテーブルとを格納する第１のメモリブロックと、
前記ｋｅｙの入力に対して、前記ｋｅｙ−ｖａｌｕｅ型データが記憶された第１のアドレスを取得するアドレス取得回路と、
前記第１のメモリブロックに対する、アドレス指定による前記書き込み及び読み出しの要求を実行すると共に、前記アドレス取得回路により取得された前記第１のアドレスを前記第１のメモリブロックに出力し、前記ｋｅｙ−ｖａｌｕｅストア方式に基づく要求を実行するコントローラとを具備し、
前記コントローラは、前記ｋｅｙに対応する前記ｖａｌｕｅを前記インターフェースを介して出力することを特徴とするメモリシステム。
【請求項２】
ｋｅｙと前記ｋｅｙに対応するｖａｌｕｅの組であるｋｅｙ−ｖａｌｕｅ型データを含むｋｅｙ−ｖａｌｕｅストア方式を備えたメモリシステムにおいて、
データの書き込み及び読み出しの要求、及び前記ｋｅｙ−ｖａｌｕｅストア方式に基づく要求を受け付けるインターフェースと、
データを記憶するデータ領域と、前記ｋｅｙ−ｖａｌｕｅ型データを含むメタデータテーブルとを格納すると共に、前記ｋｅｙの入力に対して、前記ｋｅｙ−ｖａｌｕｅ型データが記憶された第１のアドレスを取得するアドレス取得回路を有する第１のメモリブロックと、
前記第１のメモリブロックに対する、アドレス指定による前記書き込み及び読み出し、および前記ｋｅｙ−ｖａｌｕｅストア方式に基づく要求を実行するコントローラとを具備し、
前記コントローラは、前記ｋｅｙに対応する前記ｖａｌｕｅを前記インターフェースを介して出力することを特徴とするメモリシステム。
【請求項３】
ｋｅｙと前記ｋｅｙに対応するｖａｌｕｅの組であるｋｅｙ−ｖａｌｕｅ型データを含むｋｅｙ−ｖａｌｕｅストア方式を備えたメモリシステムにおいて、
データの書き込み及び読み出しの要求、及び前記ｋｅｙ−ｖａｌｕｅストア方式に基づく要求を受け付けるインターフェースと、
データを記憶するデータ領域と、前記ｋｅｙ−ｖａｌｕｅ型データを含むメタデータテーブルとを格納する第１のメモリブロックと、
前記第１のメモリブロックに対する、アドレス指定による前記書き込み及び読み出し、および前記ｋｅｙ−ｖａｌｕｅストア方式に基づく要求を実行するメモリコントローラと、
前記インターフェースと前記第１のメモリブロックの相互の信号送受信を制御するローカルコントローラとを具備し、
前記ローカルコントローラは、前記第１のメモリブロックから読み出したデータを保存する第２のメモリブロックと、前記ｋｅｙの入力に対して、前記ｋｅｙ−ｖａｌｕｅ型データが記憶された第１のアドレスを取得するアドレス取得回路とを有し、
前記メモリコントローラは、前記ｋｅｙに対応する前記ｖａｌｕｅを前記インターフェースを介して出力することを特徴とするメモリシステム。
【請求項４】
前記アドレス取得回路は、前記ｋｅｙをハッシュ関数によって前記第１のアドレスに変換するハッシュ生成器であることを特徴とする請求項１または３に記載のメモリシステム。
【請求項５】
前記アドレス取得回路は、前記ｋｅｙの入力に対して、前記ｋｅｙと前記アドレス取得回路内に格納されたデータとの比較を行い、一致したデータの前記第１のアドレスを取得するコンテンツ連想メモリ(ＣＡＭ)であることを特徴とする請求項２または３に記載のメモリシステム。
【請求項６】
前記コントローラあるいは前記メモリコントローラは、前記ハッシュ生成器により変換された前記第１のアドレスが衝突した場合に、前記ｖａｌｕｅとしてのデータと前記ｋｅｙとを比較する比較回路と、前記データと前記ｋｅｙとが一致するとき、前記第１のアドレスを変更するアドレス管理回路とを有することを特徴とする請求項４に記載のメモリシステム。
【請求項７】
前記コントローラ、前記ローカルコントローラあるいは前記メモリコントローラは、前記ｋｅｙ−ｖａｌｕｅストア方式に基づく要求に応じて、前記第１のメモリブロックに格納された前記メタデータテーブルの記憶容量を可変することを特徴とする請求項１乃至６のいずれかに記載のメモリシステム。
【請求項８】
前記メタデータテーブルは、前記第１のアドレスと、前記第１のアドレスに記憶された、前記ｋｅｙ、及び前記ｋｅｙに対応するｖａｌｕｅが記憶された第２のアドレスとを格納し、
前記コントローラ、前記ローカルコントローラあるいは前記メモリコントローラは、前記第２のアドレスによって指定された前記データ領域の記憶場所を参照することにより、前記ｖａｌｕｅを得ることを特徴とする請求項１乃至７のいずれかに記載のメモリシステム。
【請求項９】
前記メタデータテーブル内の前記ｋｅｙ−ｖａｌｕｅ型データは論理アドレスに格納され、
前記メタデータテーブルの記憶場所が、前記論理アドレスと、前記第１のメモリブロックの物理アドレスとを対応付ける変換テーブルで管理されることを特徴とする請求項１乃至８のいずれかに記載のメモリシステム。
【請求項１０】
前記第１のメモリブロックは不揮発性メモリであることを特徴とする請求項１乃至９のいずれかに記載のメモリシステム。
【請求項１１】
前記コントローラがデータの書き込み及び読み出しを行う際に、前記データを一時的に記憶するレジスタと、
前記インターフェースと前記第１のメモリブロックの相互の信号送受信を制御するローカルコントローラと、
をさらに具備することを特徴とする請求項１または２に記載のメモリシステム。
【請求項１２】
前記第２のメモリブロックは、前記第１のメモリブロックよりも高速にデータの読み出し及び書き込みが可能なバッファメモリであることを特徴とする請求項３に記載のメモリシステム。
【請求項１３】
前記バッファメモリは不揮発性ＲＡＭであることを特徴とする請求項１２に記載のメモリシステム。
【請求項１４】
前記インターフェースが受け付ける前記ｋｅｙ−ｖａｌｕｅストア方式に基づく要求は、集合へ要素を追加するコマンド、要素が所属する集合のサイズを返すコマンド、及び集合を読み出すコマンドの少なくともいずれかを含むことを特徴とする請求項１乃至１３のいずれかに記載のメモリシステム。
【請求項１５】
前記コントローラ、前記ローカルコントローラあるいは前記メモリコントローラはダイレクトメモリアクセスコントローラをさらに具備することを特徴とする請求項１乃至１４のいずれかに記載のメモリシステム。
【請求項１６】
前記インターフェース、前記第１のメモリブロック、及び前記コントローラ、前記ローカルコントローラあるいは前記メモリコントローラは２種類以上のバス線で接続されることを特徴とする請求項１乃至１５のいずれかに記載のメモリシステム。
【請求項１７】
ｋｅｙと前記ｋｅｙに対応するｖａｌｕｅの組であるｋｅｙ−ｖａｌｕｅ型データを含むｋｅｙ−ｖａｌｕｅストア方式を備えたメモリシステムにおいて、
データを記憶するデータ領域と、前記ｋｅｙ−ｖａｌｕｅ型データを含むメタデータテーブルとを格納する第１のメモリと、
前記第１のメモリに対してアドレス指定による書き込み及び読み出しを実行すると共に、前記ｋｅｙ−ｖａｌｕｅ型データに対する処理を実行するコントローラと、
を具備することを特徴とするメモリシステム。
【請求項１８】
ｋｅｙと前記ｋｅｙに対応するｖａｌｕｅの組であるｋｅｙ−ｖａｌｕｅ型データを含むｋｅｙ−ｖａｌｕｅストア方式を備えたメモリシステムにおいて、
データを記憶するデータ領域と、前記ｋｅｙ−ｖａｌｕｅ型データを含むメタデータテーブルとを格納する第１のメモリと、
前記ｋｅｙ−ｖａｌｕｅ型データを含むメタデータを格納する第２のメモリと、
前記第１のメモリに対してアドレス指定による書き込み及び読み出しを実行すると共に、前記前記ｋｅｙ−ｖａｌｕｅ型データに対する処理を実行し、前記第２のメモリに対して前記ｋｅｙ−ｖａｌｕｅ型データに対する処理を実行するコントローラと、
を具備することを特徴とするメモリシステム。
【請求項１９】
データを記憶する第１のメモリと、
前記ｋｅｙ−ｖａｌｕｅ型データを含むメタデータを格納する第２のメモリと、
前記第１のメモリに対してアドレス指定による書き込み及び読み出しを実行し、前記第２のメモリに対して前記ｋｅｙ−ｖａｌｕｅ型データに対する処理を実行するコントローラと、
を具備することを特徴とするメモリシステム。
【請求項２０】
ｋｅｙと前記ｋｅｙに対応するｖａｌｕｅの組であるｋｅｙ−ｖａｌｕｅ型データを含むｋｅｙ−ｖａｌｕｅストア方式を備えたメモリシステムにおいて、
データを記憶するデータ領域と、前記ｋｅｙ−ｖａｌｕｅ型データを含むメタデータテーブルとを格納する第１のメモリと、
前記第１のメモリに対してアドレス指定による書き込み及び読み出しを実行すると共に、前記ｋｅｙ−ｖａｌｕｅ型データに対する処理を実行するコントローラと、
前記コントローラと外部との間でデータの送受信を行うインターフェースとを具備し、
前記コントローラは、前記ｋｅｙ−ｖａｌｕｅ型データに対する処理結果を前記インターフェースを介して外部の第の２メモリに出力することを特徴とするメモリシステム。
【請求項２１】
ｋｅｙと前記ｋｅｙに対応するｖａｌｕｅの組であるｋｅｙ−ｖａｌｕｅ型データを含むｋｅｙ−ｖａｌｕｅストア方式を備えたメモリシステムにおいて、
データを記憶する第１のメモリと、
前記第１のメモリに対してアドレス指定による書き込み及び読み出しを実行するコントローラと、
前記コントローラと外部との間でデータの送受信を行うインターフェースとを具備し、
前記コントローラは、前記第１のメモリから読み出したデータを前記インターフェースを介して外部の第２のメモリに出力し、前記第２のメモリは前記ｋｅｙ−ｖａｌｕｅ型データを含むメタデータを格納していることを特徴とするメモリシステム。
【請求項２２】
ｋｅｙと前記ｋｅｙに対応するｖａｌｕｅの組であるｋｅｙ−ｖａｌｕｅ型データを含むｋｅｙ−ｖａｌｕｅストア方式を備えたメモリシステム及びホストシステムを有するシステムにおいて、
前記メモリシステムは、
データを記憶するデータ領域と、前記ｋｅｙ−ｖａｌｕｅ型データを含むメタデータテーブルとを格納する第１のメモリと、
前記第１のメモリに対してアドレス指定による書き込み及び読み出しを実行すると共に、前記ｋｅｙ−ｖａｌｕｅ型データに対する処理を実行するコントローラと、
前記コントローラと前記ホストシステムとの間でデータの送受信を行うインターフェースとを備え、
前記ホストシステムは、
データを記憶する第２のメモリと、
前記第２のメモリに対して書き込み及び読み出しを実行するＣＰＵとを備えることを特徴とするシステム。
【請求項２３】
ｋｅｙと前記ｋｅｙに対応するｖａｌｕｅの組であるｋｅｙ−ｖａｌｕｅ型データを含むｋｅｙ−ｖａｌｕｅストア方式を備えたメモリシステム及びホストシステムを有するシステムにおいて、
前記メモリシステムは、
データを記憶するデータ領域と、前記ｋｅｙ−ｖａｌｕｅ型データを含むメタデータテーブルとを格納する第１のメモリと、
前記第１のメモリに対してアドレス指定による書き込み及び読み出しを実行すると共に、前記ｋｅｙ−ｖａｌｕｅ型データに対する処理を実行するコントローラと、
前記コントローラと前記ホストシステムとの間でデータの送受信を行うインターフェースとを備え、
前記ホストシステムは、
前記ｋｅｙ−ｖａｌｕｅ型データを含むメタデータを格納する第２のメモリと、
前記第２のメモリに対して前記ｋｅｙ−ｖａｌｕｅ型データに対する処理を実行するＣＰＵとを備えることを特徴とするシステム。
【請求項２４】
ｋｅｙと前記ｋｅｙに対応するｖａｌｕｅの組であるｋｅｙ−ｖａｌｕｅ型データを含むｋｅｙ−ｖａｌｕｅストア方式を備えたメモリシステム及びホストシステムを有するシステムにおいて、
前記メモリシステムは、
データを記憶する第１のメモリと、
前記第１のメモリに対してアドレス指定による書き込み及び読み出しを実行するコントローラと、
前記コントローラと前記ホストシステムとの間でデータの送受信を行うインターフェースとを備え、
前記ホストシステムは、
前記ｋｅｙ−ｖａｌｕｅ型データを含むメタデータを格納する第２のメモリと、
前記第２のメモリに対して前記ｋｅｙ−ｖａｌｕｅ型データに対する処理を実行するＣＰＵとを備えることを特徴とするシステム。