(57)【要約】デジタル信号をクロック位相に変換するためのシステム及び方法が開示される。例となるデジタル／位相コンバータ回路は、相補的な同相及び直交クロック信号を受け、デジタル位相制御入力によって制御される位相の４つのクロック出力を生成する。デジタル／位相コンバータは、同相及び直交クロック信号をバッファし、制御されたスルーレートを有する対応するバッファされたクロック信号を生成するために第１及び第２のプリドライバモジュールを使用する。ミキサモジュールは、バッファされたクロック信号の重み付き組合せを形成することで、クロック出力を生成する。重み付けは、位相制御入力に基づいて決定される。バッファされたクロック信号の制御されたスルーレートは、デジタルのミキサモジュールが正確な位相制御を提供することを可能にする。デジタル／位相コンバータはまた、クロック出力の位相と位相制御入力との関係における非線形性を補償する出力バッファを含み得る。【選択図】  図２
2018504849.tif 000002
【特許請求の範囲】
【請求項１】
デジタル制御される位相を有するクロック出力を生成するためのデジタル／位相コンバータ回路であって、
相補的な同相クロック信号を受け、制御されたスルーレートを有する第１の対の相補的なバッファされたクロック信号を生成するように構成された第１のプリドライバモジュールと、
相補的な直交クロック信号を受け、制御されたスルーレートを有する第２の対の相補的なバッファされたクロック信号を生成するように構成された第２のプリドライバモジュールと、
位相制御入力に基づいて、前記バッファされたクロック信号の重み付き組合せを形成することで、前記クロック出力を生成するように構成されたミキサモジュールと
を備える回路。
【請求項２】
前記制御されたスルーレートは、前記第１の対の相補的なバッファされたクロック信号及び前記第２の対の相補的なバッファされたクロック信号上のフルスイングを生成するように制御される、請求項１に記載の回路。
【請求項３】
前記第１のプリドライバモジュールは、
前記第１の対の相補的なバッファされたクロック信号の立ち上がりスルーレートを制御するように構成された可変強度発生源と、
前記第１の対の相補的なバッファされたクロック信号の立ち下がりスルーレートを制御するように構成された可変強度吸収源と、
前記可変強度発生源と前記可変強度吸収源との間に結合され、前記相補的な同相クロック信号のうちの一方を受け、前記第１の対の相補的なバッファされたクロック信号のうちの一方を生成する第１のインバータと、
前記可変強度発生源と前記可変強度吸収源との間に結合され、前記相補的な同相クロック信号のうちのもう一方を受け、前記第１の対の相補的なバッファされたクロック信号のうちのもう一方を生成する第２のインバータと
を備える、請求項１に記載の回路。
【請求項４】
前記ミキサモジュールは、
複数のミキサセルと、前記複数のミキサセルの各々は、４つのイネーブル可能なインバータを備え、前記４つのイネーブル可能なインバータの各々は、前記バッファされたクロック信号のうちの１つに結合された入力と、第１のミキサ出力に結合された出力とを有し、ここにおいて、前記イネーブル可能なインバータのうちの１つは、前記位相制御入力に基づいてイネーブルにされる、
前記クロック出力を生成するために、前記第１のミキサ出力をバッファするように構成された出力バッファと
を備える、請求項１に記載の回路。
【請求項５】
前記４つのイネーブル可能なインバータの各々は、
電圧源と前記第１のミキサ出力との間に直列に結合された第１のｐチャネルトランジスタ及び第２のｐチャネルトランジスタと、ここにおいて、前記第１のｐチャネルトランジスタは、前記バッファされたクロック信号の前記それぞれ１つに接続されたゲートを有する、
接地基準と前記第１のミキサ出力との間に直列に結合された第１のｎチャネルトランジスタ及び第２のｎチャネルトランジスタと、ここにおいて、前記第１のｎチャネルトランジスタは、前記バッファされたクロック信号の前記それぞれ１つに接続されたゲートを有する、
を含む、請求項４に記載の回路。
【請求項６】
前記出力バッファは、前記第１のミキサ出力の前記位相と前記位相制御入力との関係における非線形性を補正するように更に構成される、請求項４に記載の回路。
【請求項７】
前記出力バッファは、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度発生源と、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度吸収源と、
前記第１のミキサ出力に結合された入力、と第１の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第１のインバータと、
前記第１の補正された出力に結合された入力と、前記クロック出力に結合された出力とを有する第２のインバータと
を備える、請求項６に記載の回路。
【請求項８】
前記第１のミキサ出力を受け、相補的な出力を生成するように構成された前記出力バッファ、前記出力バッファは、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度発生源と、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度吸収源と、
前記第１のミキサ出力の相補に結合された入力と、第１の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第１のインバータと、
前記第１のミキサ出力に結合された入力と、第２の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第２のインバータと、
前記第１の補正された出力に結合された入力と、前記相補的な出力のうちの一方に結合された出力とを有する第３のインバータと、
前記第２の補正された出力に結合された入力と、前記相補的な出力のうちのもう一方に結合された出力とを有する第４のインバータと
を備える、請求項６に記載の回路。
【請求項９】
制御プロセス条件、電源電圧、温度及び動作周波数のうちのもう１つに基づいて、前記第１のプリドライバモジュール及び前記第２のプリドライバモジュールの前記スルーレートを制御するように構成された制御モジュールを更に備える、請求項１に記載の回路。
【請求項１０】
前記位相制御入力に基づいて、前記バッファされたクロック信号の第２の重み付き組合せを形成することで、第２のクロック出力を生成するように構成された第２のミキサモジュールを更に備える、請求項１に記載の回路。
【請求項１１】
デジタル制御される位相を有するクロック出力を生成するための方法であって、
制御されたスルーレートを有する第１の対の相補的なバッファされたクロック信号を生成するために、同相クロック信号をバッファすることと、
制御されたスルーレートを有する第２の対の相補的なバッファされたクロック信号を生成するために、直交クロック信号をバッファすることと、
前記クロック出力を生成するために、前記バッファされたクロック信号の重み付き組合せを形成することと、ここにおいて、前記重み付き組合せは、前記デジタル制御される位相を生成するために選択される、
を備える方法。
【請求項１２】
前記制御されたスルーレートは、前記第１の対の相補的なバッファされたクロック信号及び前記第２の対の相補的なバッファされたクロック信号上のフルスイングを生成するように制御される、請求項１１に記載の方法。
【請求項１３】
前記第１の対の相補的なバッファされたクロック信号を生成するために前記同相クロック信号をバッファすることは、前記第１の対の相補的なバッファされたクロック信号の立ち上がりスルーレートを制御するために可変強度発生源を、前記第１の対の相補的なバッファされたクロック信号の立ち下がりスルーレートを制御するために可変強度吸収源を利用する、請求項１１に記載の方法。
【請求項１４】
前記クロック出力の前記位相と前記デジタル制御される位相との関係における非線形性を補正することを更に備える、請求項１１に記載の方法。
【請求項１５】
前記クロック出力の前記位相と前記デジタル制御される位相との前記関係における非線形性を補正することは、前記クロック出力をドライブするバッファにおける遅延を制御することを含む、請求項１４に記載の方法。
【請求項１６】
前記制御されたスルーレートは、製造プロセス条件、電源電圧、温度及び動作周波数のうちのもう１つに基づいて調整される、請求項１１に記載の方法。
【請求項１７】
第２のクロック出力を生成するために、前記バッファされたクロック信号の第２の重み付き組合せを形成することを更に備える、請求項１１に記載の方法。
【請求項１８】
デジタル制御される位相を有するクロック出力を生成するための装置であって、
相補的な同相クロック信号を受け、制御されたスルーレートを有する第１の対の相補的なバッファされたクロック信号を生成するように構成された、前記第１の対の相補的なバッファされたクロック信号をドライブするための手段と、
相補的な直交クロック信号を受け、制御されたスルーレートを有する第２の対の相補的なバッファされたクロック信号を生成するように構成された、前記第２の対の相補的なバッファされたクロック信号をドライブするための手段と、
位相制御入力に基づいて、前記バッファされたクロック信号の重み付き組合せを形成することで、前記クロック出力を生成するように構成された、ミキシングのための手段と
を備える装置。
【請求項１９】
前記制御されたスルーレートは、前記第１の対の相補的なバッファされたクロック信号及び前記第２の対の相補的なバッファされたクロック信号上のフルスイングを生成するように制御される、請求項１８に記載の装置。
【請求項２０】
前記第１の対の相補的なバッファされたクロック信号を前記ドライブするための手段は、
前記第１の対の相補的なバッファされたクロック信号の立ち上がりスルーレートを制御するように構成された可変強度発生源と、
前記第１の対の相補的なバッファされたクロック信号の立ち下がりスルーレートを制御するように構成された可変強度吸収源と、
前記可変強度発生源と前記可変強度吸収源との間に結合され、前記相補的な同相クロック信号のうちの一方を受け、前記第１の対の相補的なバッファされたクロック信号のうちの一方を生成する第１のインバータと、
前記可変強度発生源と前記可変強度吸収源との間に結合され、前記相補的な同相クロック信号のうちのもう一方を受け、前記第１の対の相補的なバッファされたクロック信号のうちのもう一方を生成する第２のインバータと
を備える、請求項１８に記載の装置。
【請求項２１】
前記ミキシングのための手段は、
複数のミキサセルと、前記複数のミキサセルの各々は、４つのイネーブル可能なインバータを備え、前記４つのイネーブル可能なインバータの各々は、前記バッファされたクロック信号のうちの１つに結合された入力と、第１のミキサ出力に結合された出力とを有し、ここにおいて、前記イネーブル可能なインバータのうちの１つは、前記位相制御入力に基づいてイネーブルにされる、
前記クロック出力を生成するために、前記第１のミキサ出力をバッファするように構成された出力バッファと
を備える、請求項１８に記載の装置。
【請求項２２】
前記４つのイネーブル可能なインバータの各々は、
電圧源と前記第１のミキサ出力との間に直列に結合された第１のｐチャネルトランジスタ及び第２のｐチャネルトランジスタと、ここにおいて、前記第１のｐチャネルトランジスタは、前記バッファされたクロック信号の前記それぞれ１つに接続されたゲートを有する、
接地基準と前記第１のミキサ出力との間に直列に結合された第１のｎチャネルトランジスタ及び第２のｎチャネルトランジスタと、ここにおいて、前記第１のｎチャネルトランジスタは、前記バッファされたクロック信号の前記それぞれ１つに接続されたゲートを有する、
を含む、請求項２１に記載の装置。
【請求項２３】
前記出力バッファは、前記第１のミキサ出力の前記位相と前記位相制御入力との関係における非線形性を補正するように更に構成される、請求項２１に記載の装置。
【請求項２４】
前記出力バッファは、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度発生源と、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度吸収源と、
前記第１のミキサ出力に結合された入力と、第１の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第１のインバータと、
前記第１の補正された出力に結合された入力と、前記クロック出力に結合された出力とを有する第２のインバータと
を備える、請求項２３に記載の装置。
【請求項２５】
前記第１のミキサ出力を受け、相補的なデジタル／位相コンバータ出力を生成するように構成された前記出力バッファ、前記出力バッファは、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度発生源と、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度吸収源と、
前記第１のミキサ出力の相補に結合された入力と、第１の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第１のインバータと、
前記第１のミキサ出力に結合された入力と、第２の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第２のインバータと、
前記第１の補正された出力に結合された入力と、前記相補的なデジタル／位相コンバータ出力のうちの一方に結合された出力とを有する第３のインバータと、
前記第２の補正された出力に結合された入力と、前記相補的なデジタル／位相コンバータ出力のうちのもう一方に結合された出力とを有する第４のインバータと
を備える、請求項２３に記載の装置。
【請求項２６】
製造プロセス条件、電源電圧、温度及び動作条件のうちのもう１つに基づいて、前記第１の対の相補的なバッファされたクロック信号を前記ドライブするための手段及び前記第２の対の相補的なバッファされたクロック信号を前記ドライブするための手段の前記スルーレートを制御するように構成された制御モジュールを更に備える、請求項１８に記載の装置。
【請求項２７】
前記位相制御入力に基づいて、前記バッファされたクロック信号の第２の重み付き組合せを形成することで、第２のクロック出力を生成するように構成された、混合するための第２の手段を更に備える、請求項１８に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]本発明は、電子回路に関し、より具体的には、デジタル信号をクロック位相に変換するための電子回路に関する。
【背景技術】
【０００２】
[0002]電子システムにおける高速シリアル通信リンクの使用は、成長し続けている。高速シリアル通信リンクは、ＵＳＢ、ＨＤＭＩ（登録商標）、ＳＡＴＡ、ＰＣＩｅのような様々な規格に従って動作することができる。シリアライザ／デシリアライザ（ＳＥＲＤＥＳ）は、シリアル通信リンクからのデータを送信及び受信する。
【０００３】
[0003]図１は、（クロック及びデータリカバリ回路又はＣＤＲとも呼ばれる）デシリアライザの機能ブロック図である。デシリアライザは、クロック信号の周波数がデータレートの半分である「ハーフレート」設計である。
【０００４】
[0004]サンプラモジュール１１１は、デジタル／位相コンバータ１２１からのサンプリングクロック信号Φ０，Φ９０，Φ１８０，Φ２７０に基づいて、受信データ（ＲＸ）をサンプリングする。サンプリングクロック信号は、それらの相対的なタイミングに従って、０，９０，１８０，２７０度のクロック信号と呼ばれ得る。（位相補間器とも呼ばれる）デジタル／位相コンバータ１２１は、（例えば、ＰＬＬから受ける）同相及び直交クロック信号（Ｉ／Ｑ ＣＬＯＣＫ）を補間することでサンプリングクロック信号を生成する。同相及び直交クロック信号は、直交クロック信号が同相クロック信号から９０度シフトされている差動（相補）信号である。デジタル／位相コンバータ１２１は、ループフィルタモジュール１３１からの位相制御（ＰＨＡＳＥ）に基づいて、（同相及び直交クロック信号に対する）位相を有するサンプリングクロック信号を生成する。
【０００５】
[0005]ループフィルタモジュール１３１は、サンプラモジュール１１１からのサンプリングされた受信データを使用して、位相制御を生成する。ループフィルタモジュール１３１は概して、０及び１８０度のサンプリングクロック信号を受信データの中心に置き、９０及び２７０度のサンプリングクロック信号を受信データのエッジに置くように動作する。次に、０度及び１８０度のクロック信号は、受信データ信号をサンプリングして、リカバリされたデータを生成するために使用され、９０度及び２７０度のクロック信号は、タイミングリカバリに使用されたサンプルを用いて受信データ信号をサンプリングするために使用されることができる。
【０００６】
[0006]データデシリアライザモジュール１４１は、サンプラモジュール１１１からのデータサンプルを直列から並列フォーマットに変換する。例えば、データデシリアライザモジュール２４１は、０度及び１８０度のクロック信号を使用してサンプリングされた受信データ信号のサンプルの５つのセットを組み合わせて、１０ビットの並列出力（ＤＡＴＡ）を生成し得る。
【０００７】
[0007]従前のデジタル／位相コンバータは、電流モード論理回路（ＣＭＬ）を使用するが、（サンプラ及びＰＬＬを含む）他の回路は、相補型金属酸化膜半導体（ＣＭＯＳ）論理回路を使用し得る。故に、ＣＭＬ／ＣＭＯＳコンバータが入力上で使用され、ＣＭＯＳ／ＣＭＬコンバータが出力上で使用される。これらのコンバータは、設計するのに複雑であり製造するのに高価であり得る。更に、ＣＭＬ回路は、縮小製造技術にそれ程上手く対応しない。追加的に、従前のデジタル／位相コンバータは、不正確なことがあり、位相制御とサンプリングクロック信号の位相との間で非線形関係を有する。
【発明の概要】
【０００８】
[0008]一態様では、デジタル制御される位相（digitally controlled phase）を有するクロック出力を生成するためのデジタル／位相コンバータ回路が提供される。回路は、相補的な同相クロック信号を受け、制御されたスルーレートを有する第１の対の相補的なバッファされたクロック信号を生成するように構成された第１のプリドライバモジュールと、相補的な直交クロック信号を受け、制御されたスルーレートを有する第２の対の相補的なバッファされたクロック信号を生成するように構成された第２のプリドライバモジュールと、位相制御入力に基づいて、バッファされたクロック信号の重み付き組合せ（weighted combination）を形成することで、クロック出力を生成するように構成されたミキサモジュールとを含む。
【０００９】
[0009]一態様では、デジタル制御される位相を有するクロック出力を生成するための方法が提供される。方法は、制御されたスルーレートを有する第１の対の相補的なバッファされたクロック信号を生成するために同相クロック信号をバッファすることと、制御されたスルーレートを有する第２の対の相補的なバッファされたクロック信号を生成するために直交クロック信号をバッファすることと、クロック出力を生成するために、バッファされたクロック信号の重み付き組合せを形成することとを含み、ここにおいて、重み付き組合せは、デジタル制御される位相を生成するように選択される。
【００１０】
[0010]一態様では、デジタル制御される位相を有するクロック出力を生成するための装置が提供される。装置は、相補的な同相クロック信号を受け、制御されたスルーレートを有する第１の対の相補的なバッファされたクロック信号を生成するように構成された、第１の対の相補的なバッファされたクロック信号をドライブ（励起）するための手段と、相補的な直交クロック信号を受け、制御されたスルーレートを有する第２の対の相補的なバッファされたクロック信号を生成するように構成された、第２の対の相補的なバッファされたクロック信号をドライブするための手段と、位相制御入力に基づいて、バッファされたクロック信号の重み付き組合せを形成することで、クロック出力を生成するように構成された、ミキシングのための手段とを含む。
【００１１】
[0011]本発明の他の特徴及び利点は、例によって、本発明の態様を例示する以下の説明から明らかであるべきである。
【００１２】
[0012]本発明の詳細は、その構造及び動作の両方について、一部は、同様の参照番号が同様の箇所を指す添付の図面の検討によって、収集され得る。
【図面の簡単な説明】
【００１３】
【図１】[0013]図１は、デシリアライザの機能ブロック図である。
【図２】[0014]図２は、本明細書で開示される実施形態に係る、デジタル／位相コンバータの機能ブロック図である。
【図３】[0015]図３は、本明細書で開示される実施形態に係る、プリドライバモジュールの概略図である。
【図４】[0016]図４は、本明細書で開示される実施形態に係る、可変強度発生源（variable strength source）の概略図である。
【図５】[0017]図５は、本明細書で開示される実施形態に係る、別のプリドライバモジュールの概略図である。
【図６】[0018]図６は、本明細書で開示される実施形態に係る、ミキサモジュールの機能ブロック図である。
【図７】[0019]図７は、本明細書で開示される実施形態に係る、ミキサセルの概略図である。
【図８】[0020]図８は、本明細書で開示される実施形態に係る、別のミキサセルの概略図である。
【図９】[0021]図９は、本明細書で開示される実施形態に係る、出力バッファの概略図である。
【図１０】[0022]図１０は、本明細書で開示される実施形態に係る、別の出力バッファの概略図である。
【図１１】[0023]図１１は、本明細書で開示される実施形態に係る、別の出力バッファの概略図である。
【図１２】[0024]図１２は、本明細書で開示される実施形態に係る、デジタル／位相変換のためのプロセスのフローチャートである。
【発明の詳細な説明】
【００１４】
[0025]添付の図面に関連して以下に示される詳細な説明は、様々な構成の説明を意図しており、本明細書で説明される概念が実施され得る唯一の構成を表すことを意図するものではない。詳細な説明は、様々な概念の完全な理解を提供するために特定の詳細を含む。しかしながら、これらの概念がこれらの特定の詳細なしに実施され得ることは、当業者に明らかであるだろう。幾つかの事例では、そのような概念を曖昧にしないために、周知の構造及び構成要素が、簡略化された形式で示される。
【００１５】
[0026]図２は、本明細書で開示される実施形態に係る、デジタル／位相コンバータの機能ブロック図である。デジタル／位相コンバータは、例えば、図１のデシリアライザのデジタル／位相コンバータ１２１を実現し得る。
【００１６】
[0027]図２のデジタル／位相コンバータは、同相クロック入力ＩＣＬＫと直交クロック入力ＱＣＬＫとを受ける。同相及び直交クロック入力は、直交クロック入力が同相クロック入力から９０度シフトされている差動（相補）信号である。デジタル／位相コンバータは、９０度離れている４つのクロック出力Φ０，Φ９０，Φ１８０，Φ２７０を生成する。クロック出力は、クロック入力と同じ周期を有し、位相制御入力ＰＨＡＳＥによって制御された位相を有する。クロック出力の音は、例えば、位相制御値０に対して、相対的であり、０度のクロック出力Φ０の位相は、同相クロック入力ＩＣＬＫの位相に回路遅延を足したものに対応する。図１のデシリアライザで使用されるとき、クロック出力は、サンプラモジュール１１１に供給され、位相制御入力は、ループフィルタモジュール１３１によって供給される。
【００１７】
[0028]デジタル／位相コンバータは、同相クロック入力ＩＣＬＫをバッファして、第１の組の相補的なバッファされたクロック信号Ｐ０，Ｐ１８０を生成する第１のプリドライバモジュール２１１を含む。第１のプリドライバモジュール２１１は、制御されたスルーレートを有するように、第１の組のバッファされたクロック信号Ｐ０，Ｐ１８０を生成する。制御モジュール２５１からの第１のスルーレート制御ＳＬＥＷは、スルーレートを制御する。第１の組のバッファされたクロック信号Ｐ０，Ｐ１８０のスルーレートは、論理信号の速度と比べて低速であり得る。スルーレートは、可変強度発生源及び吸収源、電流デジタル／アナログコンバータ、可変キャパシタ又は可変トランジスタボディーバイアスによって制御され得る。
【００１８】
[0029]デジタル／位相コンバータは、第１のプリドライバモジュール２１１と同じ又は同様である第２のプリドライバモジュール２１２を含む。しかしながら、第２のプリドライバモジュール２１２は、直交クロック入力ＱＣＬＫをバッファして、第２のスルーレート制御ＳＬＥＷ’に基づくスルーレートを有する第２の対の相補的なバッファされたクロック信号Ｐ９０，Ｐ２７０を生成する。第１及び第２の対の相補的なバッファされたクロック信号は、総称して、バッファされたクロック信号と呼ばれ得、それらのラベル（Ｐ０，Ｐ９０，Ｐ１８０，Ｐ２７０）は、バッファされたクロック信号間の相対的な位相関係を示す。
【００１９】
[0030]制御モジュール２５１は、例えば、それら対の相補的なバッファされたクロック信号上のフルスイング（full swing）（レールからレール）に帰着する最も低速のセッティングとなるように第１のスルーレート制御ＳＬＥＷを選択し得る。フルスイングは、おおよそ、例えば、電源電圧の９５％又は電源電圧から５０ｍＶを差し引いたものであり得る。相補的なバッファされたクロック信号上のフルスイングは、これらの信号のＤＣ（又は、平均）レベルの不確実性を回避する。信号レベルの不確実性は、相補的なバッファされたクロック信号を使用した回路の切替え点（タイミング）の不確実性を引き起こすこととなり、これは、クロック出力の位相における誤差につながるだろう。制御モジュール２５１は、第１のスルーレート制御ＳＬＥＷ及び第２のスルーレート制御ＳＬＥＷ’に対して同じセッティングを選択し得る。
【００２０】
[0031]デジタル／位相コンバータは、バッファされたクロック信号を受け、０度のクロック出力Φ０及び１８０度のクロック出力Φ１８０を生成する第１のミキサモジュール２２１を含む。第１のミキサモジュール２２１は、バッファされたクロック信号の重み付き組合せを形成することで、クロック出力を生成する。例えば、０度の位相制御入力の場合、０度のバッファされたクロック信号Ｐ０が１００％重み付けされ、その他のバッファされたクロック信号は０％重み付けされる。９０度の位相制御入力の場合、９０度のバッファされたクロック信号Ｐ９０が１００％重み付けされ、その他のバッファされたクロック信号は０％重み付けされる。２２．５度の位相制御入力の場合、０度のバッファされたクロック信号Ｐ０が７５％重み付けされ、９０度のバッファされたクロック信号Ｐ９０が２５％重み付けされ、その他のバッファされたクロック信号は０％重み付けされる。
【００２１】
[0032]重み付けは、制御モジュール２５１からの第１のイネーブル制御ＥＮＡＢＬＥに基づく。重み付けは、バッファされたクロック信号のうちの１つに結合された入力と、第１のミキサ出力に結合された出力とを有する４つのイネーブル可能なインバータ（enableable inverter）を各々有する複数のミキサセルによって提供され得、イネーブル可能なインバータは、第１のイネーブル制御ＥＮＡＢＬＥに基づいてイネーブルにされる。制御モジュール２５１は、位相制御入力に基づいて第１のイネーブル制御を生成する。
【００２２】
[0033]デジタル／位相コンバータは、第１のミキサモジュール２２１と同じ又は同様である第２のミキサモジュール２３１を含む。しかしながら、第１のミキサモジュール２２１は、制御モジュール２５１からの第２のイネーブル制御ＥＮＡＢＬＥ’に基づいて、９０度のクロック出力Φ９０及び２７０度のクロック出力Φ２７０を生成する。第２のミキサモジュール２３１は、バッファされたクロック信号がミキサモジュールにおいて回路にどのように接続されているかという点で、第１のミキサモジュール２２１とは異なり得る。例えば、第１のミキサモジュール２２１において０度のバッファされたクロック信号Ｐ０に接続されている回路は、第２のミキサモジュール２３１において９０度のバッファされたクロック信号Ｐ９０に接続され得、第１のミキサモジュール２２１において９０度のバッファされたクロック信号Ｐ９０に接続されている回路は、第２のミキサモジュール２３１において１８０度のバッファされたクロック信号Ｐ１８０に接続され得る。このケースでは、第１のイネーブル制御ＥＮＡＢＬＥ及び第２のイネーブル制御ＥＮＡＢＬＥ’は、同じであり得る。代替的に、同じミキサモジュール及び接続が、第１のミキサモジュール２２１及び第２のミキサモジュール２３１に対して使用され得るが、０度のクロック出力Φ０と９０度のクロック出力Φ９０との間の位相差を引き起こすためにイネーブル制御は異なる。
【００２３】
[0034]図２の実施形態における第１のミキサモジュール２２１及び第２のミキサモジュール２３１は、クロック出力の位相と位相制御入力との関係における非線形性に対する補償を含む。ミキサモジュールにおける非線形性補償は、位相−制御関係における誤差を低減する働きをする。量非線形性補償（amount nonlinearity compensation）は、第１のミキサモジュール２２１のための第１の非線形性制御ＮＬＣＯＭＰと、第２のミキサモジュール２３１のための第２の非線形性制御ＮＬＣＯＭＰ’とに基づく。ある実施形態では、第１の非線形性制御ＮＬＣＯＭＰ及び第２の非線形性ＮＬＣＯＭＰは同じであり得る。
【００２４】
[0035]制御モジュール２５１は、プリドライバモジュール２１１，２１２及びミキサモジュール２２１，２３１に制御を与える。制御モジュール２５１は、それが制御の値を基づかせることができる入力を受ける。図２に例示される実施形態では、制御モジュール２５１は、例えば、図１のループフィルタモジュール１３１から、位相制御入力ＰＨＡＳＥを受ける。制御モジュール２５１は、位相−制御関係における誤差についての情報を信号伝達する非線形性補償入力ＮＬＣＯＭＰ、デジタル／位相コンバータの入力及び出力クロックの動作周波数を信号伝達する周波数入力ＦＲＥＱ、回路速度を信号伝達するプロセス−電圧−温度入力ＰＶＴ、という３つのパラメトリック入力を受ける。制御モジュール２５１は、例えば、制御レジスタから、パラメトリック入力を受ける。
【００２５】
[0036]制御モジュール２５１は、位相制御入力ＰＨＡＳＥに基づいて、第１のミキサモジュール２２１に第１のイネーブル制御ＥＮＡＢＬＥを、第２のミキサモジュール２３１に第２のイネーブル制御ＥＮＡＢＬＥ’を供給する。例えば、制御モジュール２５１は、第１のミキサモジュール２２１及び第２のミキサモジュール２３１が、クロック出力を生成するために、バッファされたクロック信号をどのように組み合わせるかに基づいて、イネーブル制御上のサーモメータコード化された値に、位相制御入力ＰＨＡＳＥ上のバイナリコード化された値を再コード化し得る。
【００２６】
[0037]制御モジュール２５１は、周波数入力ＦＲＥＱ及びプロセス−電圧−温度入力ＰＶＴに基づいて、第１のプリドライバモジュール２１１に第１のスルーレート制御ＳＬＥＷを、第２のプリドライバモジュール２１２に第２のスルーレート制御ＳＬＥＷ’を供給し得る。制御モジュール２５１は、周波数入力ＦＲＥＱがより低い動作周波数を信号伝達するとき、スルーレートがより低速となるように、スルーレート制御を設定することができる。同様に、制御モジュール２５１は、プロセス−電圧−温度入力ＰＶＴがより速い回路速度を信号伝達するとき、より低速のセッティングを使用するように、スルーレート制御を設定することができる。
【００２７】
[0038]制御モジュール２５１は、非線形性補償入力ＮＬＣＯＭＰに基づいて、第１のミキサモジュール２２１に第１の非線形性制御ＮＬＣＯＭＰを、第２のミキサモジュール２３１に第２の非線形性制御ＮＬＣＯＭＰ’を供給し得る。制御モジュール２５１は、追加的に、非線形性制御を、周波数入力ＦＲＥＱ及びプロセス−電圧−温度入力ＰＶＴに基づかせ得る。例えば、制御モジュール２５１は、プロセス−電圧−温度入力ＰＶＴが、速い回路速度を信号伝達するとき、補償の量を増加し得る。
【００２８】
[0039]様々な実施形態では、デジタル／位相コンバータは、パラメトリック入力のうちの幾つか、又は全てを省略し得る。例えば、単一の周波数（又は、限られた範囲の周波数）で動作するデジタル／位相コンバータは、周波数入力ＦＲＥＱを省略することができる。追加的に、幾つかのデジタル／位相コンバータの性能は、非線形性補償又はプロセス−電圧−温度補償なしに、満足がいくものである。
【００２９】
[0040]図２のデジタル／位相コンバータに対して多くの変更が可能である。例えば、デジタル／位相コンバータは、２つのクロック出力だけを生成し、故に、第２のミキサモジュール２３１を省略し得る。他の変更例は、異なる信号極性、異なる数の様々なモジュール、バッファの異なる組合せを使用し得る。
【００３０】
[0041]図３は、本明細書で開示される実施形態に係る、プリドライバモジュールの概略図である。プリドライバモジュールは、図２のデジタル／位相コンバータの第１のプリドライバモジュール２１１及び第２のプリドライバモジュール２１２を実現するために使用され得る。
【００３１】
[0042]図３のプリドライバモジュールは、一対の相補的なクロック入力ＩＣＬＫ，ＩＣＬＫｂ（例えば、同相クロック入力ＩＣＬＫ）を受け、一対の相補的なクロック出力Ｐ０，Ｐ１８０（例えば、０度のバッファされたクロック信号Ｐ０及び１８０度のバッファされたクロック信号）を生成する。プリドライバモジュールの入力及び出力は、図２の第１のプリドライバモジュールの信号と一致するようにラベル付されている。プリドライバモジュールが、図２の第２のプリドライバモジュール２１２を実現するとき、一対の相補的なクロック入力は、直交クロック入力ＱＣＬＫに対応し、クロック出力は、９０度のバッファされたクロック信号Ｐ９０及び２７０度のバッファされたクロック信号Ｐ２７０に対応する。プリドライバモジュールは、可変強度発生源（variable strength source）３１１を使用して、クロック出力上の立ち上がり信号のスルーレートを制御し、可変強度吸収源（variable strength sink）３４１を使用して、クロック出力上の立ち下がり信号のスルーレートを制御する。
【００３２】
[0043]可変強度発生源３１１は、正のスルーレート制御ＳＬＥＷｐに基づく強度で、電圧源Ｖｄｄに正の共通ノードＣＯＭｐを結合する。可変強度発生源３１１は、正の共通ノードＣＯＭｐに電流を供給する電流モードのデジタル／アナログコンバータを使用して実現され得、ここで、電流の大きさは、正のスルーレート制御ＳＬＥＷｐに基づく。代替的に、可変強度発生源３１１は、正のスルーレート制御ＳＬＥＷｐに基づいてオン又はオンにされる複数のトランジスタを使用して実現され得る。
【００３３】
[0044]可変強度吸収源３４１は、可変強度発生源３１１に対して相補的であり、負のスルーレート制御ＳＬＥＷｎに基づく強度で、負の共通ノードＣＯＭｎを接地基準に結合する。
【００３４】
[0045]プリドライバモジュールは、真のクロック入力ＩＣＬＫを反転して１８０度のクロック出力Ｐ１８０を生成する（ｐチャネルトランジスタ３２１及びｎチャネルトランジスタ３２２を含む）第１のインバータ３２０と、偽のクロック入力ＩＣＬＫｂを反転して０度のクロック出力Ｐ０を生成する（ｐチャネルトランジスタ３３１及びｎチャネルトランジスタ３３２を含む）第２のインバータ３３０とを含む。第１のインバータ３２０及び第２のインバータ３３０は、可変強度発生源３１１と可変強度吸収源３４１との間に結合される。
【００３５】
[0046]出力バッファの変更例では、第１のインバータ３２０及び第２のインバータ３３０は、別個の可変強度発生源及び別個の可変強度吸収源に接続される。
【００３６】
[0047]図４は、本明細書で開示される実施形態に係る、可変強度発生源の概略図である。可変強度発生源は、図３のプリドライバモジュールの可変強度発生源３１１を実現するために使用され得る。
【００３７】
[0048]可変強度発生源は、共通して電圧源Ｖｄｄに結合されたドレインと、共通して正の共通ノードＣＯＭｐに結合されたソースとを有する複数のｐチャネルトランジスタ４０１，４０２，・・・４０９を含む。イネーブル制御ＥＮｐ１，ＥＮｐ２，・・・ＥＮｐＭは、ｐチャネルトランジスタを個別にオン又はオフに切り替える。オンに切り替えられるｐチャネルトランジスタの数は、発生源の強度を決定する。発生源の強度は、プリドライバモジュールで使用されるとき、立ち上がりスルーレートを制御する。例えば、３つのｐチャネルトランジスタがオンにされるとき、スルーレートは、２つのｐチャネルトランジスタがオンにされるときのスルーレートの約３分の２である。ｐチャネルトランジスタの数は、プリドライバモジュールにおいて望まれるスルーレート制御の範囲に基づいて選択され得る。
【００３８】
[0049]可変強度発生源の変更例では、ｐチャネルトランジスタ４０１，４０２，・・・４０９は、異なるデバイスサイズを有する。別の変更例では、ｐチャネルトランジスタ４０１，４０２，・・・４０９のうちの１つ又は複数は、常時オンである。
【００３９】
[0050]図３のプリドライバモジュールの可変強度吸収源３４１は、ｐチャネルトランジスタがｎチャネルトランジスタと置き換えられる、可変強度発生源に相補的な回路で実現され得る。可変強度発生源３１１及び可変強度吸収源３４１は、共通イネーブル制御を有し得る。
【００４０】
[0051]図５は、本明細書で開示される実施形態に係る、別のプリドライバモジュールの概略図である。プリドライバモジュールは、図２のデジタル／位相コンバータの第１のプリドライバモジュール２１１及び第２のプリドライバモジュール２１２を実現するために使用され得る。
【００４１】
[0052]図５のプリドライバモジュールは、図３のプリドライバモジュールと同様であるが、スルーレートを制御するために、クロック出力に対して可変容量性負荷を使用する。
【００４２】
[0053]プリドライバモジュールは、真のクロック入力ＩＣＬＫを反転して１８０度のクロック出力Ｐ１８０を生成する（ｐチャネルトランジスタ５２１及びｎチャネルトランジスタ５２２を含む）第１のインバータ５２０と、偽のクロック入力ＩＣＬＫｂを反転して０度のクロック出力Ｐ０を生成する（ｐチャネルトランジスタ５３１及びｎチャネルトランジスタ５３２を含む）第２のインバータ５３０とを含む。第１のインバータ５２０及び第２のインバータ５３０は、電圧源Ｖｄｄと接地基準との間に結合される。
【００４３】
[0054]可変キャパシタ５４１，５４２は、クロック出力に結合される。出力上のスルーレートは、増加されたキャパシタンスに伴って増加する。可変キャパシタ５４１，５４２は、例えば、複数のキャパシタを出力に結合すること又は結合解除することで実現され得る。
【００４４】
[0055]図６は、本明細書で開示される実施形態に係る、ミキサモジュールの機能ブロック図である。ミキサモジュールは、図２のデジタル／位相コンバータの第１のミキサモジュール２２１及び第２のミキサモジュール２３１を実現するために使用され得る。
【００４５】
[0056]ミキサモジュールは、ミキサセル６１０，６１１，６１２，６１３のために含む。ミキサセルの各々は、バッファされたクロック信号Ｐ０，Ｐ９０，Ｐ１８０，P２７０を受け、共通に接続されたミキサ出力ＭＩＸをドライブする。各ミキサセルは、イネーブル制御ＥＮ＿０，ＥＮ＿１，ＥＮ＿２，ＥＮ＿３に基づいて、ミキサ出力ＭＩＸに、バッファされたクロック信号のうちの１つを選択的にバッファする。出力バッファ６２１は、ミキサ出力ＭＩＸをバッファして、０度のクロック出力Φ０及び１８０度のクロック出力Φ１８０を生成する。ミキサモジュールの出力は、図２の第１のミキサモジュールの信号と一致するようにラベル付されている。ミキサモジュールが図２の第２のミキサモジュール２３１を実現するとき、出力バッファ６２１は、９０度のクロック出力Φ９０及び２７０度のクロック出力Φ２７０をドライブする。出力バッファ６２１は、図６に例示されているように、シングルエンド信号を差動（相補）信号に変換し得る。
【００４６】
[0057]イネーブル制御は、クロック出力の位相を決定する。制御モジュール２５１は、例えば、位相制御入力からのイネーブル制御を復号し得る。４つのミキサセルがある場合、ミキサモジュールは、１６個の異なる位相（各象限（quadrant）につき４つの位相）を有するクロック出力を生成することができる。
【００４７】
[0058]例となる実施形態では、第０の位相について、各ミキサセルは、ミキサ出力ＭＩＸに、０度のバッファされたクロック信号をバッファし、０度のクロック出力Φ０の位相は、（回路遅延を伴って）０度のバッファされたクロック信号Ｐ０の位相に対応する。
【００４８】
[0059]第１の位相セッティングについて、ミキサ出力ＭＩＸに、３つのミキサセルが、０度のバッファされたクロック信号Ｐ０をバッファし、１つのミキサセルが、９０度のバッファされたクロック信号Ｐ９０をバッファする。これは、第０の位相セッティングの位相に２２．５度（９０度の４分の１）遅れるクロック出力の位相に帰着する。
【００４９】
[0060]第２の位相セッティングについて、ミキサ出力ＭＩＸに、２つのミキサセルが、０度のバッファされたクロック信号Ｐ０をバッファし、２つのミキサセルが、９０度のバッファされたクロック信号Ｐ９０をバッファする。これは、第０の位相セッティングの位相に４５度（９０度の半分）遅れるクロック出力の位相に帰着する。
【００５０】
[0061]第３の位相セッティングについて、ミキサ出力ＭＩＸに、１つのミキサセルが、０度のバッファされたクロック信号Ｐ０をバッファし、３つのミキサセルが、９０度のバッファされたクロック信号Ｐ９０をバッファする。これは、第０の位相セッティングの位相に６７．５度（９０度の４分の３）遅れるクロック出力の位相に帰着する。
【００５１】
[0062]第４の位相セッティングについて、各ミキサセルは、ミキサ出力ＭＩＸに、９０度のバッファされたクロック信号をバッファし、クロック出力の位相は、第０の位相セッティングの位相に９０度遅れ、これは、９０度のバッファされたクロック信号Ｐ９０の位相に（回路遅延を伴って）対応する。
【００５２】
[0063]第５から第１５の位相セッティングは、その位相が、第２、第３及び第４の象限にあるクロック出力を生成する。
【００５３】
[0064]他の数のミキサセルも使用され得る。例えば、実施形態は、６４個の異なる位相セッティングを生成するために、１６個のミキサセルを使用し得る。
【００５４】
[0065]図７は、本明細書で開示される実施形態に係る、ミキサセルの概略図である。ミキサセルは、図６のミキサモジュールのミキサセル６１０，６１１，６１２，６１３を実現するために使用され得る。
【００５５】
[0066]図７のミキサセルは、ミキサ出力ＭＩＸに、バッファされたクロック信号のうちの１つを選択的にバッファするためにイネーブル可能なインバータを使用する。従って、ミキサセルは、反転出力バッファとともに使用され得る。代替的に、入力信号又は出力信号への接続は、１８０度位相シフトに影響を及ぼすように変えられ得る。
【００５６】
[0067]ミキサセルは、４つのイネーブル可能なインバータ７０１，７０２，７０３，７０４を含む。イネーブル可能なインバータの各々は、同じ又は同様であるが、異なる入力接続を有し得る。第１のイネーブル可能なインバータ７０１は、ミキサ出力ＭＩＸに、０度のバッファされたクロック信号Ｐ０を選択的にバッファし、イネーブル制御Ｐ０ｅｎ，Ｐ０ｅｎｂによってイネーブルにされる。第１のイネーブル可能なインバータ７０１は、電圧源Ｖｄｄとミキサ出力との間に直列に結合されたｐチャネルトランジスタ７１１及びｐチャネルトランジスタ７２１と、接地基準とミキサ出力との間に直列に結合されたｎチャネルトランジスタ７３１及びｎチャネルトランジスタ７４１とを含む。第１のイネーブル可能なインバータ７０１は、ｎチャネルトランジスタ７４１及びｐチャネルトランジスタ７１１のゲートに結合された相補的なイネーブル制御Ｐ０ｅｎ，Ｐ０ｅｎｂによってイネーブルにされる。０度のバッファされたクロック信号Ｐ０は、ｎチャネルトランジスタ７３１及びｐチャネルトランジスタ７２１のゲートに結合される。
【００５７】
[0068]（ｐチャネルトランジスタ７１２、ｐチャネルトランジスタ７２２、ｎチャネルトランジスタ７３２及びｎチャネルトランジスタ７４２を含む）第２のイネーブル可能なインバータ７０２は、ミキサ出力ＭＩＸに、９０度のバッファされたクロック信号Ｐ９０を選択的にバッファし、イネーブル制御Ｐ９０ｅｎ，Ｐ９０ｅｎｂによってイネーブルにされる。
【００５８】
[0069]（ｐチャネルトランジスタ７１３、ｐチャネルトランジスタ７２３、ｎチャネルトランジスタ７３３及びｎチャネルトランジスタ７４３を含む）第３のイネーブル可能なインバータ７０３は、ミキサ出力ＭＩＸに、１８０度のバッファされたクロック信号Ｐ１８０を選択的にバッファし、イネーブル制御Ｐ１８０ｅｎ，Ｐ１８０ｅｎｂによってイネーブルにされる。
【００５９】
[0070]（ｐチャネルトランジスタ７１４、ｐチャネルトランジスタ７２４、ｎチャネルトランジスタ７３４及びｎチャネルトランジスタ７４４を含む）第２のイネーブル可能なインバータ７０４は、ミキサ出力ＭＩＸに、２７０度のバッファされたクロック信号Ｐ２７０を選択的にバッファし、イネーブル制御Ｐ２７０ｅｎ，Ｐ２７０ｅｎｂによってイネーブルにされる。
【００６０】
[0071]イネーブル可能なインバータ内のトランジスタは、一般論理ゲートにおいてフォームを実行するために使用される同じタイプのトランジスタを使用し得る。
【００６１】
[0072]図８は、本明細書で開示される実施形態に係る、別のミキサセルの概略図である。ミキサセルは、図７のミキサセルと同様であるが、図８のミキサセルは、相補的な出力を生成する。
【００６２】
[0073]ミキサセルは、図７のミキサセルに対応する第１のミキササブセル８８０と、相補的な出力ＭＩＸ’を生成する第２のミキササブセル８８０’とを含む。イネーブル可能なインバータへの接続が、第１のミキササブセルと第２のミキササブセルとの間で１８０度回転することに留意されたい。例えば、０度のバッファされたクロック信号Ｐ０を選択的にバッファする第１のミキササブセル８８０内の第１のイネーブル可能なコンバータ８０１は、イネーブル制御Ｐ０ｅｎ，Ｐ０ｅｎｂによってイネーブルにされるが、同じく０度のバッファされたクロック信号Ｐ０を選択的にバッファする第２のミキササブセル８８０’内の第１のイネーブル可能なコンバータ８０１’は、イネーブル制御Ｐ１８０ｅｎ，Ｐ１８０ｅｎｂによってイネーブルにされる。
【００６３】
[0074]図９は、本明細書で開示される実施形態に係る、出力バッファの概略図である。出力バッファは、図６のミキサモジュールの出力バッファ６２１を実現し得る。
【００６４】
[0075]図９の出力バッファは、入力ＭＩＸに基づいてクロック出力Φ０をドライブするインバータ９１０を含む。出力バッファが反転しているため、それは、同じく反転している図７及び図８のミキサセルとともに使用されることができる。図８のミキサセルとともに使用したとき、２つの出力バッファが使用され得る（１つはＭＩＸをバッファし、１つはＭＩＸ’をバッファする）。
【００６５】
[0076]図１０は、本明細書で開示される実施形態に係る、別の出力バッファの概略図である。出力バッファは、図６のミキサモジュールの出力バッファ６２１を実現し得る。
【００６６】
[0077]図９の出力バッファは、入力ＭＩＸから、相補的な（差動）クロック出力Φ０，Φ１８０を生成する。出力バッファは、入力ＭＩＸに基づいて正のクロック出力Φ０をドライブするインバータ１０８０を含み、パスゲート１０９０は、入力ＭＩＸから負のクロック出力Φ１８０をドライブする。パスゲート１０９０は、入力ＭＩＸと負のクロック出力Φ１８０との間に結合されたｎチャネルトランジスタ１０９１及びｐチャネルトランジスタ１０９２を含む。両方のトランジスタがオンとなるように、ｎチャネルトランジスタ１０９１のゲートは、電圧源Ｖｄｄに結合され、ｐチャネルトランジスタ１０９２のゲートは、接地基準に結合される。
【００６７】
[0078]インバータ１０８０及びパスゲート１０９０は、入力ＭＩＸから、クロック出力Φ０，Φ１８０の両方に同じ又は同様の遅延を生成する。出力バッファが、シングルエンド信号から差動信号に変換するため、それは、シングルエンド出力を生成する図７のミキサセルとともに使用されることができる。様々な実施形態は、入力及び出力上に、追加のバッファ（例えば、インバータ）を含み得る。
【００６８】
[0079]図１１は、本明細書で開示される実施形態に係る、別の出力バッファの概略図である。出力バッファは、図６のミキサモジュールの出力バッファ６２１を実現し得る。図１１の出力バッファは、クロック出力の位相と位相制御入力との関係における非線形性を補償するために、デジタル／位相コンバータで使用されることができる。
【００６９】
[0080]図１１の出力バッファは、図１０の出力バッファと同様であり、入力ＭＩＸから、相補的な（差動）クロック出力Φ０，Φ１８０を生成する。出力バッファは、入力ＭＩＸを受け、正のバッファされた信号Ｔ及び負のバッファされた信号Ｆを生成するシングルエンド／差動コンバータ１１７０を含む。シングルエンド／差動コンバータ１１７０は、図９の出力バッファと同じ又は同様であり得、インバータ１１８０、ｎチャネルトランジスタ１１９１及びｐチャネルトランジスタ１１９２を含む。
【００７０】
[0081]出力バッファは、遅延調整回路１１１０を含む。出力バッファにおいて遅延を調整することで、デジタル／位相コンバータにおいてクロック出力の位相と位相制御入力との関係における非線形性を補償することができる。例えば、出力バッファは、１０ｐｓ遅延変化を伴って、デジタル／位相コンバータの１ＧＨｚのクロック出力における１％の位相誤差を補償することができる。遅延調整回路１１１０は、ｐ型非線形性制御ＮＬＣＯＭＰｐに基づいて、クロック出力上の立ち下がりエッジについての遅延を調整し、ｎ型非線形性制御ＮＬＣＯＭＰｎに基づいて、クロック出力上の立ち上がりエッジについての遅延を調整する。
【００７１】
[0082]図１１の実施形態では、遅延調整回路１１１０は、遅延を調整するためにスルーレート制御バッファ１１１５を使用する。スルーレート制御バッファ１１１５が、補正された出力Ｐ，Ｎ上のスルーレートを変えると、出力バッファを介した遅延が、相応に変化する。
【００７２】
[0083]様々な実施形態では、スルーレート制御バッファ１１１５は、図３のプリドライバモジュールと同じ又は同様であり得る。スルーレート制御バッファ１１１５は、可変強度発生源１１１１を使用して、補正された出力Ｐ，Ｎ上の立ち上がり信号のスルーレートを制御し、可変強度吸収源１１４１を使用して、バッファ出力Ｐ，Ｎ上の立ち下がり信号のスルーレートを制御する。
【００７３】
[0084]可変強度発生源１１１１は、ｐ型非線形性制御ＮＬＣＯＭＰｐに基づく強度で、正の共通ノードＣＯＭｐを電圧源Ｖｄｄに結合する。可変強度発生源１１１１は、例えば、電流モードのデジタル／アナログコンバータを使用して、又はオン若しくはオフにされる複数のトランジスタを使用して実現され得る。
【００７４】
[0085]可変強度吸収源１１４１は、可変強度発生源１１１に対して相補的であり、ｎ型非線形性制御ＮＬＣＯＭＰｎに基づく強度で、負の共通ノードＣＯＭｎを接地基準に結合する。
【００７５】
[0086]スルーレート制御バッファ１１１５は、正のバッファされた信号Ｔを反転して負のバッファ出力Ｎを生成する（ｐチャネルトランジスタ１１２１及びｎチャネルトランジスタ１１２２を含む）第１のインバータ１１２０と、負のバッファされた信号Ｆを反転して正のバッファ出力Ｐを生成する（ｐチャネルトランジスタ１１３１及びｎチャネルトランジスタ１１３２を含む）第２のインバータ１１３０とを含む。第１のインバータ１１２０及び第２のインバータ１１３０は、可変強度発生源１１１１と可変強度吸収源１１４１との間に結合される。
【００７６】
[0087]遅延調整回路１１１０はまた、クロック出力Φ０をドライブするために負のバッファ出力Ｎをバッファする第３のインバータ１１５１と、クロック出力Φ１８０をドライブするために正のバッファ出力Ｐをバッファする第４のインバータ１１５２とを含む。
【００７７】
[0088]遅延調整回路１１１０は、他の技法を使用して、例えば、可変キャパシタ又は可変ボディバイアスを使用して実現され得る。
【００７８】
[0089]図１２は、本明細書で開示される実施形態に係る、デジタル／位相変換のためのプロセスのフローチャートである。プロセスは、図２のデジタル／位相コンバータに関連して説明されるが、プロセスの様々な実施形態は、何れの適切な装置にも適用可能であり得る。
【００７９】
[0090]ブロック１２１０では、プリドライバモジュール２１１，２１２は、相補的な同相クロック信号と相補的な直交クロック信号とを受け、制御されたエッジスルーレートを有するバッファされたクロック信号Ｐ０，Ｐ９０，Ｐ１８０，Ｐ２７０を生成する。スルーレートは、例えば、制御モジュール２５１に関連して説明された情報に基づいて制御され得る。
【００８０】
[0091]ブロック１２２０では、ミキサモジュール２２１，２３１は、位相制御入力に基づいて、クロック出力Φ０，Φ９０，Φ１８０，Φ２７０を生成するために、バッファされたクロック信号Ｐ０，Ｐ９０，Ｐ１８０，Ｐ２７０の重み付き組合せを形成する。
【００８１】
[0095]ブロック１２３０では、プロセスは、クロック出力の位相と位相制御入力との間の実際の関係対予想される関係における誤差を決定する。これらの誤差は、予測される関係が線形のものであるため、非線形性と呼ばれ得る。プロセスは、例えば、デジタル／位相コンバータを含む集積回路において行われた測定によって、デジタル／位相コンバータの製造中に行われた測定によって、デジタル／位相コンバータの特徴付け中に行われた測定によって、又はデジタル／位相コンバータの設計中に行われた測定によって誤差を決定し得る。ミキサモジュール（及び、位相補間器）における位相−制御関係の誤差は、０，９０，１８０及び２７０度においてゼロに（又は、極めて小さく）なる傾向にあり、ここで、４５，１３５，２２５及び３１５度において最大誤差がある。従って、プロセスは、最大誤差だけを測定し得、他の誤差は、例えば、補間によって推定される。
【００８２】
[0093]ブロック１２４０では、プロセスは、ブロック１２３０で決定された位相誤差を補償する。例えば、図１１の出力バッファは、位相誤差を補償し得る。プロセスは、補償の量を決定するために、補償対位相制御値のテーブルを使用し得る。テーブル値は、例えば、動作周波数、電圧及び他のパラメータに伴って変動し得る。異なるテーブル値の数は、誤差の性質に依存して低減され得る。例えば、プロセスは、最大位相誤差だけを補償し得る。
【００８３】
[0094]図１２のプロセスは、例えば、ステップを追加すること又は変更することで修正され得る。追加的に、複数のステップが同時に実行され得る。
【００８４】
[0095]本明細書で開示されたデジタル／位相コンバータは、従前のデジタル／位相コンバータより優れた幾つかの利点を有し得る。本願のデジタル／位相コンバータは、従前のデジタル／位相コンバータよりも、より少ない電力で動作し、より少ない集積回路面積を占領し得る。本願のデジタル／位相コンバータは、ＣＭＯＳ信号を受け、生成する。故に、（例えば、ＣＭＬレベルへの及びＣＭＬレベルからの）信号コンバータは必要ない。本願のデジタル／位相コンバータは、他の論理回路と同様にスケーリングするＣＭＯＳ回路を使用する。追加的に、本願のデジタル／位相コンバータは、ＣＭＯＳ回路を使用し、僅かな配置制限で、集積回路においてインスタンス化され得る。
【００８５】
[0069]本願のデジタル／位相コンバータは、従前のデジタル／位相コンバータよりも改善された性能を提供し得る。例えば、本願のデジタル／位相コンバータは、プロセス、電圧及び温度の変化を、これらの条件の変化による性能の変動が低減又は除去されるように補償し得る。追加的に、本願のデジタル／位相コンバータは、位相制御とサンプリングクロック信号の位相との間の改善された線形性を提供し得る。改善された性能は、例えば、デジタル／位相コンバータがクロック及びデータリカバリ回路で使用されるとき、リカバリされたデータにおけるより小ない誤差に帰着し得る。
【００８６】
[0097]本発明の実施形態は、特定の実施形態について上述されたが、本発明の多くの変更例が可能であり、それには、例えば、異なる信号極性及びトランジスタタイプを有するものが含まれる。幾つかの機能は削除され得る。更に、１つのモジュールによって実行されるとして説明された機能は、別のモジュールに移動され得る又は複数のモジュールにわたって分散され得る。他の変更例は、異なる数のクロック信号、例えば、４５度離れている８つのクロック信号、を生成し得る。追加的に、様々な実施形態の特徴は、上述されたものとは異なる組合せへと組み合わせられ得る。
【００８７】
[0098]開示された実施形態についての以上の説明は、当業者が本発明を製造又は使用することを可能にするために提供される。これらの実施形態に対する様々な修正は、当業者には容易に明らかであり、本明細書で説明された包括的な原理は、本発明の精神又は範囲から逸脱することなく、他の実施形態に適用され得る。故に、本明細書において提示される説明及び図面が、本発明の現時点での好ましい実施形態を表し、よって、本発明によって広く想定される主題を表すことは理解されるべきである。本発明の範囲が、当業者に自明となり得る他の実施形態を完全に包含すること及び結果として本発明の範囲が添付の特許請求の範囲以外のものによって限定されないことが更に理解される。
【図１】
2018504849.tif 000003
【図２】
2018504849.tif 000004
【図３】
2018504849.tif 000005
【図４】
2018504849.tif 000006
【図５】
2018504849.tif 000007
【図６】
2018504849.tif 000008
【図７】
2018504849.tif 000009
【図８】
2018504849.tif 000010
【図９】
2018504849.tif 000011
【図１０】
2018504849.tif 000012
【図１１】
2018504849.tif 000013
【図１２】
2018504849.tif 000014
【手続補正書】
【提出日】平成29年7月21日(2017.7.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デジタル制御される位相を有するクロック出力を生成するためのデジタル／位相コンバータ回路であって、
相補的な同相クロック信号を受け、制御されたスルーレートを有する第１の対の相補的なバッファされたクロック信号を生成するように構成された第１のプリドライバモジュールと、
相補的な直交クロック信号を受け、制御されたスルーレートを有する第２の対の相補的なバッファされたクロック信号を生成するように構成された第２のプリドライバモジュールと、
位相制御入力に基づいて、前記バッファされたクロック信号の重み付き組合せを形成することで、前記クロック出力を生成するように構成されたミキサモジュールと
を備え、前記ミキサモジュールは、
複数のミキサセルと、前記複数のミキサセルの各々は、４つのイネーブル可能なインバータを備え、前記４つのイネーブル可能なインバータの各々は、前記バッファされたクロック信号のうちの１つに結合された入力と、第１のミキサ出力に結合された出力とを有し、ここにおいて、前記イネーブル可能なインバータのうちの１つは、前記位相制御入力に基づいてイネーブルにされる、
前記クロック出力を生成するために、前記第１のミキサ出力をバッファするように構成された出力バッファと
を備える、回路。
【請求項２】
前記制御されたスルーレートは、前記第１の対の相補的なバッファされたクロック信号及び前記第２の対の相補的なバッファされたクロック信号上のフルスイングを生成するように制御される、請求項１に記載の回路。
【請求項３】
前記第１のプリドライバモジュールは、
前記第１の対の相補的なバッファされたクロック信号の立ち上がりスルーレートを制御するように構成された可変強度電流発生源と、
前記第１の対の相補的なバッファされたクロック信号の立ち下がりスルーレートを制御するように構成された可変強度電流吸収源と、
前記可変強度電流発生源と前記可変強度電流吸収源との間に結合され、前記相補的な同相クロック信号のうちの一方を受け、前記第１の対の相補的なバッファされたクロック信号のうちの一方を生成する第１のインバータと、
前記可変強度電流発生源と前記可変強度電流吸収源との間に結合され、前記相補的な同相クロック信号のうちのもう一方を受け、前記第１の対の相補的なバッファされたクロック信号のうちのもう一方を生成する第２のインバータと
を備える、請求項１に記載の回路。
【請求項４】
前記４つのイネーブル可能なインバータの各々は、
電圧源と前記第１のミキサ出力との間に直列に結合された第１のｐチャネルトランジスタ及び第２のｐチャネルトランジスタと、ここにおいて、前記第１のｐチャネルトランジスタは、前記バッファされたクロック信号の前記それぞれ１つに接続されたゲートを有する、
接地基準と前記第１のミキサ出力との間に直列に結合された第１のｎチャネルトランジスタ及び第２のｎチャネルトランジスタと、ここにおいて、前記第１のｎチャネルトランジスタは、前記バッファされたクロック信号の前記それぞれ１つに接続されたゲートを有する、
を含む、請求項１に記載の回路。
【請求項５】
前記出力バッファは、前記第１のミキサ出力の前記位相と前記位相制御入力との関係における非線形性を補正するように更に構成される、請求項１に記載の回路。
【請求項６】
前記出力バッファは、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度発生源と、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度吸収源と、
前記第１のミキサ出力に結合された入力と、第１の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第１のインバータと、
前記第１の補正された出力に結合された入力と、前記クロック出力に結合された出力とを有する第２のインバータと
を備える、請求項５に記載の回路。
【請求項７】
前記第１のミキサ出力を受け、相補的な出力を生成するように構成された前記出力バッファ、前記出力バッファは、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度発生源と、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度吸収源と、
前記第１のミキサ出力の相補に結合された入力と、第１の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第１のインバータと、
前記第１のミキサ出力に結合された入力と、第２の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第２のインバータと、
前記第１の補正された出力に結合された入力と、前記相補的な出力のうちの一方に結合された出力とを有する第３のインバータと、
前記第２の補正された出力に結合された入力と、前記相補的な出力のうちのもう一方に結合された出力とを有する第４のインバータと
を備える、請求項５に記載の回路。
【請求項８】
製造プロセス条件、電源電圧、温度及び動作周波数のうちのもう１つに基づいて、前記第１のプリドライバモジュール及び前記第２のプリドライバモジュールの前記スルーレートを制御するように構成された制御モジュールを更に備える、請求項１に記載の回路。
【請求項９】
前記位相制御入力に基づいて、前記バッファされたクロック信号の第２の重み付き組合せを形成することで、第２のクロック出力を生成するように構成された第２のミキサモジュールを更に備える、請求項１に記載の回路。
【請求項１０】
デジタル制御される位相を有するクロック出力を生成するための方法であって、
製造プロセス条件、電源電圧、温度及び動作周波数のうちの１つ以上に基づいて、制御されたスルーレートを有する第１の対の相補的なバッファされたクロック信号を生成するために、同相クロック信号をバッファすることと、
製造プロセス条件、電源電圧、温度及び動作周波数のうちの１つ以上に基づいて、制御されたスルーレートを有する第２の対の相補的なバッファされたクロック信号を生成するために、直交クロック信号をバッファすることと、
前記クロック出力を生成するために、前記バッファされたクロック信号の重み付き組合せを形成することと、ここにおいて、前記重み付き組合せは、前記デジタル制御される位相を生成するために選択される、
を備える方法。
【請求項１１】
前記制御されたスルーレートは、前記第１の対の相補的なバッファされたクロック信号及び前記第２の対の相補的なバッファされたクロック信号上のフルスイングを生成するように制御される、請求項１０に記載の方法。
【請求項１２】
前記第１の対の相補的なバッファされたクロック信号を生成するために前記同相クロック信号をバッファすることは、前記第１の対の相補的なバッファされたクロック信号の立ち上がりスルーレートを制御するために可変強度発生源を、前記第１の対の相補的なバッファされたクロック信号の立ち下がりスルーレートを制御するために可変強度吸収源を利用する、請求項１０に記載の方法。
【請求項１３】
前記クロック出力の前記位相と前記デジタル制御される位相との関係における非線形性を補正することを更に備える、請求項１０に記載の方法。
【請求項１４】
前記クロック出力の前記位相と前記デジタル制御される位相との前記関係における非線形性を補正することは、前記クロック出力をドライブするバッファにおける遅延を制御することを含む、請求項１３に記載の方法。
【請求項１５】
第２のクロック出力を生成するために、前記バッファされたクロック信号の第２の重み付き組合せを形成することを更に備える、請求項１０に記載の方法。
【請求項１６】
デジタル制御される位相を有するクロック出力を生成するための装置であって、
相補的な同相クロック信号を受け、制御されたスルーレートを有する第１の対の相補的なバッファされたクロック信号を生成するように構成された、前記第１の対の相補的なバッファされたクロック信号をドライブするための手段と、
相補的な直交クロック信号を受け、制御されたスルーレートを有する第２の対の相補的なバッファされたクロック信号を生成するように構成された、前記第２の対の相補的なバッファされたクロック信号をドライブするための手段と、
位相制御入力に基づいて、前記バッファされたクロック信号の重み付き組合せを形成することで、前記クロック出力を生成するように構成された、ミキシングのための手段と
を含み、前記ミキシングのための手段は、
複数のミキサセルと、前記複数のミキサセルの各々は、４つのイネーブル可能なインバータを備え、前記４つのイネーブル可能なインバータの各々は、前記バッファされたクロック信号のうちの１つに結合された入力と、第１のミキサ出力に結合された出力とを有し、ここにおいて、前記イネーブル可能なインバータのうちの１つは、前記位相制御入力に基づいてイネーブルにされる、
前記クロック出力を生成するために、前記第１のミキサ出力をバッファするように構成された出力バッファと
を備える、装置。
【請求項１７】
前記制御されたスルーレートは、前記第１の対の相補的なバッファされたクロック信号及び前記第２の対の相補的なバッファされたクロック信号上のフルスイングを生成するように制御される、請求項１６に記載の装置。
【請求項１８】
前記第１の対の相補的なバッファされたクロック信号を前記ドライブするための手段は、
前記第１の対の相補的なバッファされたクロック信号の立ち上がりスルーレートを制御するように構成された可変強度電流発生源と、
前記第１の対の相補的なバッファされたクロック信号の立ち下がりスルーレートを制御するように構成された可変強度電流吸収源と、
前記可変強度電流発生源と前記可変強度電流吸収源との間に結合され、前記相補的な同相クロック信号のうちの一方を受け、前記第１の対の相補的なバッファされたクロック信号のうちの一方を生成する第１のインバータと、
前記可変強度電流発生源と前記可変強度電流吸収源との間に結合され、前記相補的な同相クロック信号のうちのもう一方を受け、前記第１の対の相補的なバッファされたクロック信号のうちのもう一方を生成する第２のインバータと
を備える、請求項１６に記載の装置。
【請求項１９】
前記４つのイネーブル可能なインバータの各々は、
電圧源と前記第１のミキサ出力との間に直列に結合された第１のｐチャネルトランジスタ及び第２のｐチャネルトランジスタと、ここにおいて、前記第１のｐチャネルトランジスタは、前記バッファされたクロック信号の前記それぞれ１つに接続されたゲートを有する、
接地基準と前記第１のミキサ出力との間に直列に結合された第１のｎチャネルトランジスタ及び第２のｎチャネルトランジスタと、ここにおいて、前記第１のｎチャネルトランジスタは、前記バッファされたクロック信号の前記それぞれ１つに接続されたゲートを有する、
を含む、請求項１６に記載の装置。
【請求項２０】
前記出力バッファは、前記第１のミキサ出力の前記位相と前記位相制御入力との関係における非線形性を補正するように更に構成される、請求項１６に記載の装置。
【請求項２１】
前記出力バッファは、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度発生源と、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度吸収源と、
前記第１のミキサ出力に結合された入力と、第１の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第１のインバータと、
前記第１の補正された出力に結合された入力と、前記クロック出力に結合された出力とを有する第２のインバータと
を備える、請求項２０に記載の装置。
【請求項２２】
前記第１のミキサ出力を受け、相補的なデジタル／位相コンバータ出力を生成するように構成された前記出力バッファ、前記出力バッファは、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度発生源と、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度吸収源と、
前記第１のミキサ出力の相補に結合された入力と、第１の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第１のインバータと、
前記第１のミキサ出力に結合された入力と、第２の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第２のインバータと、
前記第１の補正された出力に結合された入力と、前記相補的なデジタル／位相コンバータ出力のうちの一方に結合された出力とを有する第３のインバータと、
前記第２の補正された出力に結合された入力と、前記相補的なデジタル／位相コンバータ出力のうちのもう一方に結合された出力とを有する第４のインバータと
を備える、請求項２０に記載の装置。
【請求項２３】
製造プロセス条件、電源電圧、温度及び動作周波数のうちのもう１つに基づいて、前記第１の対の相補的なバッファされたクロック信号を前記ドライブするための手段及び前記第２の対の相補的なバッファされたクロック信号を前記ドライブするための手段の前記スルーレートを制御するように構成された制御モジュールを更に備える、請求項１６に記載の装置。
【請求項２４】
前記位相制御入力に基づいて、前記バッファされたクロック信号の第２の重み付き組合せを形成することで、第２のクロック出力を生成するように構成された、混合するための第２の手段を更に備える、請求項１６に記載の装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正の内容】
【００８７】
[0098]開示された実施形態についての以上の説明は、当業者が本発明を製造又は使用することを可能にするために提供される。これらの実施形態に対する様々な修正は、当業者には容易に明らかであり、本明細書で説明された包括的な原理は、本発明の精神又は範囲から逸脱することなく、他の実施形態に適用され得る。故に、本明細書において提示される説明及び図面が、本発明の現時点での好ましい実施形態を表し、よって、本発明によって広く想定される主題を表すことは理解されるべきである。本発明の範囲が、当業者に自明となり得る他の実施形態を完全に包含すること及び結果として本発明の範囲が添付の特許請求の範囲以外のものによって限定されないことが更に理解される。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
デジタル制御される位相を有するクロック出力を生成するためのデジタル／位相コンバータ回路であって、
相補的な同相クロック信号を受け、制御されたスルーレートを有する第１の対の相補的なバッファされたクロック信号を生成するように構成された第１のプリドライバモジュールと、
相補的な直交クロック信号を受け、制御されたスルーレートを有する第２の対の相補的なバッファされたクロック信号を生成するように構成された第２のプリドライバモジュールと、
位相制御入力に基づいて、前記バッファされたクロック信号の重み付き組合せを形成することで、前記クロック出力を生成するように構成されたミキサモジュールと
を備える回路。
［Ｃ２］
前記制御されたスルーレートは、前記第１の対の相補的なバッファされたクロック信号及び前記第２の対の相補的なバッファされたクロック信号上のフルスイングを生成するように制御される、Ｃ１に記載の回路。
［Ｃ３］
前記第１のプリドライバモジュールは、
前記第１の対の相補的なバッファされたクロック信号の立ち上がりスルーレートを制御するように構成された可変強度発生源と、
前記第１の対の相補的なバッファされたクロック信号の立ち下がりスルーレートを制御するように構成された可変強度吸収源と、
前記可変強度発生源と前記可変強度吸収源との間に結合され、前記相補的な同相クロック信号のうちの一方を受け、前記第１の対の相補的なバッファされたクロック信号のうちの一方を生成する第１のインバータと、
前記可変強度発生源と前記可変強度吸収源との間に結合され、前記相補的な同相クロック信号のうちのもう一方を受け、前記第１の対の相補的なバッファされたクロック信号のうちのもう一方を生成する第２のインバータと
を備える、Ｃ１に記載の回路。
［Ｃ４］
前記ミキサモジュールは、
複数のミキサセルと、前記複数のミキサセルの各々は、４つのイネーブル可能なインバータを備え、前記４つのイネーブル可能なインバータの各々は、前記バッファされたクロック信号のうちの１つに結合された入力と、第１のミキサ出力に結合された出力とを有し、ここにおいて、前記イネーブル可能なインバータのうちの１つは、前記位相制御入力に基づいてイネーブルにされる、
前記クロック出力を生成するために、前記第１のミキサ出力をバッファするように構成された出力バッファと
を備える、Ｃ１に記載の回路。
［Ｃ５］
前記４つのイネーブル可能なインバータの各々は、
電圧源と前記第１のミキサ出力との間に直列に結合された第１のｐチャネルトランジスタ及び第２のｐチャネルトランジスタと、ここにおいて、前記第１のｐチャネルトランジスタは、前記バッファされたクロック信号の前記それぞれ１つに接続されたゲートを有する、
接地基準と前記第１のミキサ出力との間に直列に結合された第１のｎチャネルトランジスタ及び第２のｎチャネルトランジスタと、ここにおいて、前記第１のｎチャネルトランジスタは、前記バッファされたクロック信号の前記それぞれ１つに接続されたゲートを有する、
を含む、Ｃ４に記載の回路。
［Ｃ６］
前記出力バッファは、前記第１のミキサ出力の前記位相と前記位相制御入力との関係における非線形性を補正するように更に構成される、Ｃ４に記載の回路。
［Ｃ７］
前記出力バッファは、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度発生源と、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度吸収源と、
前記第１のミキサ出力に結合された入力、と第１の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第１のインバータと、
前記第１の補正された出力に結合された入力と、前記クロック出力に結合された出力とを有する第２のインバータと
を備える、Ｃ６に記載の回路。
［Ｃ８］
前記第１のミキサ出力を受け、相補的な出力を生成するように構成された前記出力バッファ、前記出力バッファは、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度発生源と、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度吸収源と、
前記第１のミキサ出力の相補に結合された入力と、第１の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第１のインバータと、
前記第１のミキサ出力に結合された入力と、第２の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第２のインバータと、
前記第１の補正された出力に結合された入力と、前記相補的な出力のうちの一方に結合された出力とを有する第３のインバータと、
前記第２の補正された出力に結合された入力と、前記相補的な出力のうちのもう一方に結合された出力とを有する第４のインバータと
を備える、Ｃ６に記載の回路。
［Ｃ９］
制御プロセス条件、電源電圧、温度及び動作周波数のうちのもう１つに基づいて、前記第１のプリドライバモジュール及び前記第２のプリドライバモジュールの前記スルーレートを制御するように構成された制御モジュールを更に備える、Ｃ１に記載の回路。
［Ｃ１０］
前記位相制御入力に基づいて、前記バッファされたクロック信号の第２の重み付き組合せを形成することで、第２のクロック出力を生成するように構成された第２のミキサモジュールを更に備える、Ｃ１に記載の回路。
［Ｃ１１］
デジタル制御される位相を有するクロック出力を生成するための方法であって、
制御されたスルーレートを有する第１の対の相補的なバッファされたクロック信号を生成するために、同相クロック信号をバッファすることと、
制御されたスルーレートを有する第２の対の相補的なバッファされたクロック信号を生成するために、直交クロック信号をバッファすることと、
前記クロック出力を生成するために、前記バッファされたクロック信号の重み付き組合せを形成することと、ここにおいて、前記重み付き組合せは、前記デジタル制御される位相を生成するために選択される、
を備える方法。
［Ｃ１２］
前記制御されたスルーレートは、前記第１の対の相補的なバッファされたクロック信号及び前記第２の対の相補的なバッファされたクロック信号上のフルスイングを生成するように制御される、Ｃ１１に記載の方法。
［Ｃ１３］
前記第１の対の相補的なバッファされたクロック信号を生成するために前記同相クロック信号をバッファすることは、前記第１の対の相補的なバッファされたクロック信号の立ち上がりスルーレートを制御するために可変強度発生源を、前記第１の対の相補的なバッファされたクロック信号の立ち下がりスルーレートを制御するために可変強度吸収源を利用する、Ｃ１１に記載の方法。
［Ｃ１４］
前記クロック出力の前記位相と前記デジタル制御される位相との関係における非線形性を補正することを更に備える、Ｃ１１に記載の方法。
［Ｃ１５］
前記クロック出力の前記位相と前記デジタル制御される位相との前記関係における非線形性を補正することは、前記クロック出力をドライブするバッファにおける遅延を制御することを含む、Ｃ１４に記載の方法。
［Ｃ１６］
前記制御されたスルーレートは、製造プロセス条件、電源電圧、温度及び動作周波数のうちのもう１つに基づいて調整される、Ｃ１１に記載の方法。
［Ｃ１７］
第２のクロック出力を生成するために、前記バッファされたクロック信号の第２の重み付き組合せを形成することを更に備える、Ｃ１１に記載の方法。
［Ｃ１８］
デジタル制御される位相を有するクロック出力を生成するための装置であって、
相補的な同相クロック信号を受け、制御されたスルーレートを有する第１の対の相補的なバッファされたクロック信号を生成するように構成された、前記第１の対の相補的なバッファされたクロック信号をドライブするための手段と、
相補的な直交クロック信号を受け、制御されたスルーレートを有する第２の対の相補的なバッファされたクロック信号を生成するように構成された、前記第２の対の相補的なバッファされたクロック信号をドライブするための手段と、
位相制御入力に基づいて、前記バッファされたクロック信号の重み付き組合せを形成することで、前記クロック出力を生成するように構成された、ミキシングのための手段と
を備える装置。
［Ｃ１９］
前記制御されたスルーレートは、前記第１の対の相補的なバッファされたクロック信号及び前記第２の対の相補的なバッファされたクロック信号上のフルスイングを生成するように制御される、Ｃ１８に記載の装置。
［Ｃ２０］
前記第１の対の相補的なバッファされたクロック信号を前記ドライブするための手段は、
前記第１の対の相補的なバッファされたクロック信号の立ち上がりスルーレートを制御するように構成された可変強度発生源と、
前記第１の対の相補的なバッファされたクロック信号の立ち下がりスルーレートを制御するように構成された可変強度吸収源と、
前記可変強度発生源と前記可変強度吸収源との間に結合され、前記相補的な同相クロック信号のうちの一方を受け、前記第１の対の相補的なバッファされたクロック信号のうちの一方を生成する第１のインバータと、
前記可変強度発生源と前記可変強度吸収源との間に結合され、前記相補的な同相クロック信号のうちのもう一方を受け、前記第１の対の相補的なバッファされたクロック信号のうちのもう一方を生成する第２のインバータと
を備える、Ｃ１８に記載の装置。
［Ｃ２１］
前記ミキシングのための手段は、
複数のミキサセルと、前記複数のミキサセルの各々は、４つのイネーブル可能なインバータを備え、前記４つのイネーブル可能なインバータの各々は、前記バッファされたクロック信号のうちの１つに結合された入力と、第１のミキサ出力に結合された出力とを有し、ここにおいて、前記イネーブル可能なインバータのうちの１つは、前記位相制御入力に基づいてイネーブルにされる、
前記クロック出力を生成するために、前記第１のミキサ出力をバッファするように構成された出力バッファと
を備える、Ｃ１８に記載の装置。
［Ｃ２２］
前記４つのイネーブル可能なインバータの各々は、
電圧源と前記第１のミキサ出力との間に直列に結合された第１のｐチャネルトランジスタ及び第２のｐチャネルトランジスタと、ここにおいて、前記第１のｐチャネルトランジスタは、前記バッファされたクロック信号の前記それぞれ１つに接続されたゲートを有する、
接地基準と前記第１のミキサ出力との間に直列に結合された第１のｎチャネルトランジスタ及び第２のｎチャネルトランジスタと、ここにおいて、前記第１のｎチャネルトランジスタは、前記バッファされたクロック信号の前記それぞれ１つに接続されたゲートを有する、
を含む、Ｃ２１に記載の装置。
［Ｃ２３］
前記出力バッファは、前記第１のミキサ出力の前記位相と前記位相制御入力との関係における非線形性を補正するように更に構成される、Ｃ２１に記載の装置。
［Ｃ２４］
前記出力バッファは、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度発生源と、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度吸収源と、
前記第１のミキサ出力に結合された入力と、第１の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第１のインバータと、
前記第１の補正された出力に結合された入力と、前記クロック出力に結合された出力とを有する第２のインバータと
を備える、Ｃ２３に記載の装置。
［Ｃ２５］
前記第１のミキサ出力を受け、相補的なデジタル／位相コンバータ出力を生成するように構成された前記出力バッファ、前記出力バッファは、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度発生源と、
前記第１のミキサ出力の前記位相と前記位相制御入力との間の非線形性を補正するように設定された強度を有する可変強度吸収源と、
前記第１のミキサ出力の相補に結合された入力と、第１の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第１のインバータと、
前記第１のミキサ出力に結合された入力と、第２の補正された出力に結合された出力とを有する、前記可変強度発生源と前記可変強度吸収源との間に結合された第２のインバータと、
前記第１の補正された出力に結合された入力と、前記相補的なデジタル／位相コンバータ出力のうちの一方に結合された出力とを有する第３のインバータと、
前記第２の補正された出力に結合された入力と、前記相補的なデジタル／位相コンバータ出力のうちのもう一方に結合された出力とを有する第４のインバータと
を備える、Ｃ２３に記載の装置。
［Ｃ２６］
製造プロセス条件、電源電圧、温度及び動作条件のうちのもう１つに基づいて、前記第１の対の相補的なバッファされたクロック信号を前記ドライブするための手段及び前記第２の対の相補的なバッファされたクロック信号を前記ドライブするための手段の前記スルーレートを制御するように構成された制御モジュールを更に備える、Ｃ１８に記載の装置。
［Ｃ２７］
前記位相制御入力に基づいて、前記バッファされたクロック信号の第２の重み付き組合せを形成することで、第２のクロック出力を生成するように構成された、混合するための第２の手段を更に備える、Ｃ１８に記載の装置。
【国際調査報告】
2018504849.tif 000015
2018504849.tif 000016
2018504849.tif 000017