(57)【要約】  本システムおよび方法は、最大供給電圧を受信し、調整電圧を負荷に与える、低ドロップアウト電圧(LDO)電圧レギュレータに関し、負荷は、マルチコア処理システムの処理コアであってもよい。リーク電流供給源は、LDO電圧レギュレータの負荷のリーク電流需要を決定するためのリーク電流センサと、リーク電流需要を供給するためのリーク電流供給回路とを含む。このようにして、リーク電流供給源は、LDO電圧レギュレータがダイナミック電流のみを供給することができるように、電流支援をLDO電圧レギュレータに与える。したがって、最大供給電圧と調整電圧との間の差分である、LDO電圧レギュレータのヘッドルーム電圧を低減することができる。ヘッドルーム電圧を低減することによって、より多数の、負荷のダイナミック電圧および周波数スケーリング状態が可能になる。
2018528547.tif 000002
【特許請求の範囲】
【請求項１】
低ドロップアウト電圧(LDO)電圧レギュレータを動作させる方法であって、
前記LDO電圧レギュレータの負荷のリーク電流需要を決定するステップと、
前記LDO電圧レギュレータの前記負荷の前記リーク電流需要を満たすために、リーク電流供給源からリーク電流を供給するステップと
を含む、方法。
【請求項２】
前記LDO電圧レギュレータの入力として最大供給電圧を受信するステップと、前記LDO電圧レギュレータの前記負荷に出力電圧を与えるステップとを含み、リーク電流供給源から前記リーク電流を供給するステップが、前記LDO電圧レギュレータのヘッドルーム電圧を低減するステップを含み、前記LDO電圧レギュレータの前記ヘッドルーム電圧が、前記最大供給電圧と、前記LDO電圧レギュレータの前記負荷に与えられた前記出力電圧との間の差分である、請求項1に記載の方法。
【請求項３】
前記LDO電圧レギュレータの前記負荷の前記リーク電流需要を決定するステップが、前記負荷に関係する温度、電圧、およびプロセスコーナーに基づいて、前記負荷のリーク電流を検知するステップを含む、請求項1に記載の方法。
【請求項４】
前記負荷の前記検知されたリーク電流に基づいて、リング発振器の周波数を決定するステップをさらに含む、請求項3に記載の方法。
【請求項５】
前記検知されたリーク電流をデジタルコードに変換するステップをさらに含む、請求項1に記載の方法。
【請求項６】
前記デジタルコードから、前記リーク電流供給源から前記リーク電流を供給するために、スイッチがオンにされるべきpチャネル金属酸化物半導体(PMOS)トランジスタの数を決定するステップをさらに含む、請求項5に記載の方法。
【請求項７】
前記デジタルコードのより高い値に対して、前記スイッチがオンにされるべきPMOSトランジスタの数を増加させるステップと、前記デジタルコードのより低い値に対して、前記スイッチがオンにされるべきPMOSトランジスタの数を減少させるステップとを含む、請求項6に記載の方法。
【請求項８】
前記LDO電圧レギュレータの前記負荷が、マルチコア処理システムの処理コアである、請求項1に記載の方法。
【請求項９】
装置であって、
リーク電流供給源
を備え、前記リーク電流供給源が、
低ドロップアウト電圧(LDO)電圧レギュレータの負荷のリーク電流需要を決定するように構成されるリーク電流センサと、
前記LDO電圧レギュレータの前記負荷の前記リーク電流需要を満たすために、リーク電流を供給するように構成されるリーク電流供給回路と
を備える、装置。
【請求項１０】
前記低ドロップアウト電圧(LDO)電圧レギュレータが、最大供給電圧を受信すること、および前記LDO電圧レギュレータの前記負荷に出力電圧を与えることを行うように構成される、請求項9に記載の装置。
【請求項１１】
前記リーク電流供給源が、前記LDO電圧レギュレータのヘッドルーム電圧を低減するように構成され、前記LDO電圧レギュレータの前記ヘッドルーム電圧が、前記最大供給電圧と、前記LDO電圧レギュレータの前記負荷に与えられた前記出力電圧との間の差分である、請求項10に記載の装置。
【請求項１２】
前記リーク電流センサが、前記負荷に関係する温度、電圧、およびプロセスコーナーに基づいて、前記LDO電圧レギュレータの前記負荷の前記リーク電流需要を検知するように構成される、請求項9に記載の装置。
【請求項１３】
前記リーク電流センサが、リング発振器を備え、前記リング発振器の周波数が、前記負荷の前記検知されたリーク電流需要に基づく、請求項12に記載の装置。
【請求項１４】
前記リング発振器は、リング状に接続される奇数個のインバータを備える、請求項13に記載の装置。
【請求項１５】
前記インバータが、リーク電流のみが通過することを可能にするように構成される、ヘッドスイッチ、フットスイッチ、またはそれらの組合せに基づいて、電流不足にされる、請求項14に記載の装置。
【請求項１６】
前記インバータが差動インバータである、請求項14に記載の装置。
【請求項１７】
前記リーク電流センサが、前記検知されたリーク電流需要をデジタルコードに変換するように構成されるアナログデジタル変換器(ADC)を備える、請求項12に記載の装置。
【請求項１８】
前記デジタルコードから、前記リーク電流供給回路から前記リーク電流を供給するために、スイッチがオンにされるべきpチャネル金属酸化物半導体(PMOS)トランジスタの数を決定するように構成される有限ステートマシン(FSM)をさらに備える、請求項12に記載の装置。
【請求項１９】
前記スイッチがオンにされるべきPMOSトランジスタの数が、前記デジタルコードのより高い値に対してより高く、前記スイッチがオンにされるべきPMOSトランジスタの数が、前記デジタルコードのより低い値に対してより低い、請求項18に記載の装置。
【請求項２０】
前記LDO電圧レギュレータの前記負荷が、マルチコア処理システムの処理コアである、請求項9に記載の装置。
【請求項２１】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、モバイルフォン、およびコンピュータからなるグループから選択されるデバイスに組み込まれる、請求項9に記載の装置。
【請求項２２】
システムであって、
電圧を調整するための手段の負荷のリーク電流需要を決定するための手段と、
前記負荷の前記リーク電流需要を満たすために、リーク電流を供給するための手段と
を備える、システム。
【請求項２３】
前記負荷の前記リーク電流需要を前記決定するための手段が、前記負荷に関係する温度、電圧、およびプロセスコーナーに基づいて、前記負荷の前記リーク電流需要を検知するための手段を備える、請求項22に記載のシステム。
【請求項２４】
前記検知されたリーク電流需要をデジタルコードに変換するための手段をさらに備える、請求項23に記載のシステム。
【請求項２５】
前記デジタルコードから、前記負荷の前記リーク電流需要を供給するために、スイッチがオンにされるべきpチャネル金属酸化物半導体(PMOS)トランジスタの数を決定するための手段をさらに備える、請求項24に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
開示する態様は、低ドロップアウト(LDO)電圧レギュレータに関する。より詳細には、例示的な態様は、LDO電圧レギュレータのヘッドルーム電圧を低減することに関する。
【背景技術】
【０００２】
低ドロップアウト(LDO)電圧レギュレータは、電圧調整が望まれる集積回路において適用される。たとえば、LDO電圧レギュレータは、最大未満の電圧を集積回路の選択されたセクションまたは構成要素に供給するために使用されてもよい。LDO電圧レギュレータが配置されてもよい例示的な環境には、マルチプロセッサ、または2つ以上のプロセッサもしくは処理コアを備えるマルチコア処理システムが含まれる。各コアは、コアに固有の動作周波数または処理能力のために構成されてもよく、そのため、コアの電力特性(たとえば、所望の動作周波数における電力消費)は変動する場合がある。たとえば、その最大性能または最高周波数において動作されるべきであるコアは最大電圧供給を与えられてもよいのに対して、電圧供給は、より低い性能/周波数において動作されるコアに対して低減されることが可能である。LDO電圧レギュレータは、いくつかのコアにそれらの個々の電力特性に基づいて最大未満の電圧である電圧(本明細書で調整電圧とも呼ばれる)を供給するために使用されてもよい。
【０００３】
図1は、コア102a〜mとして示される2つ以上のコアを備える従来のマルチコア処理システム100を示す。電力ヘッドスイッチ106a〜mはたとえば、それぞれのコア102a〜mがそれらの最大性能/周波数において動作されるべきである場合には、最大供給電圧(VDD108)をそれぞれのコア102a〜mに供給するために、閉じられるか、またはオンにされることが可能である。より低い性能/周波数が1つまたは複数のコアに対して許容可能である場合、それらの対応する電力ヘッドスイッチ106a〜mは開かれるかまたはオフにされ、LDO電圧レギュレータ104a〜mはより低い調整電圧をそれらのコアに与えるために使用される。したがって、電力ヘッドスイッチ106a〜mとLDO電圧レギュレータ104a〜mとを制御することによって、より低い電圧がコアに供給されてもよい。このようにして、マルチコア処理システム100のエネルギー消費を低減することができる。
【０００４】
LDO電圧レギュレータ104a〜mは、対応するコア102a〜mの性能または速度にとって有害である電圧ドループを軽減しながら、電流需要における高速変動(または、当技術分野で知られている"di/dt")に対する高速応答を可能にするために、高帯域幅を与えるように設計される。電流需要をサポートするために、LDO電圧レギュレータ104a〜mは、大きいヘッドルーム電圧とともに設計されてもよい。しかしながら、LDO電圧レギュレータの従来の設計において達成することが困難である低ヘッドルーム電圧が、いくつかの状況では望ましい。従来のLDO電圧レギュレータの関連する特性について、図2を参照しながら説明する。
【０００５】
図2は、LDO電圧レギュレータ104a〜mのうちのいずれか1つの例示的な設計の詳細図を示す。基準電圧Vref202は、演算増幅器204の1つの入力において受信され、演算増幅器204の出力は、pチャネルまたはp形金属酸化物半導体(PMOS)トランジスタ206のゲートに結合される。電源電圧VDD108(図1からのもの)は、LDO電圧レギュレータ104a〜mのための入力電圧Vin208を供給し、出力電圧Vout210は、対応するコアに供給される調整電圧である。出力電圧Vout210はまた、演算増幅器204の別の入力においてフィードバックされる。入力電圧Vin208および出力電圧Vout210は、それぞれ、PMOSトランジスタ206のソース端子およびドレイン端子において現れる。LDO電圧レギュレータ104a〜mのための対応するコア102a〜mもまた示される。
【０００６】
LDO電圧レギュレータ104a〜mのヘッドルームは、(再び参照されるように、対応するコアの最高性能/速度をサポートする最大電圧である)入力電圧Vin208と、(それらの最大性能/動作周波数において動作されない対応するコアのより低い性能/速度をサポートする電圧に対応する)所望の出力電圧Vout210との間の差分である。ヘッドルームをより小さくすることで、ダイナミック電圧および周波数スケーリング(DVFS)のより多くの状態が得られ、そのことがマルチコア処理システム100のより良いエネルギー最適化につながることが観測される。上記からわかるように、ヘッドルームVin208-Vout210は、PMOSトランジスタ206のドレインソース間電圧(Vds)を表す。
【０００７】
次に図3を参照すると、プロット300が示され、プロット300はその対応するLDO電圧レギュレータ104a〜mのヘッドルームまたはVds310の関数としての、図1のコア102a〜mのうちのいずれか1つの負荷電流312の変動のグラフィカル表現である。図2を参照すると、演算増幅器204からの最小電圧出力が、PMOSトランジスタ206の最大ゲートソース間電圧(Vgs)に対応することが見られる。プロット302、304、306、および308は、Vgsの様々な値についての(示した例では、それぞれ、Vgs=1V、0.8V、0.6V、および0.4Vについての)ヘッドルームまたはVds310による、負荷電流312の変動を表す。前述のように、多数のDVFS状態を達成することが望ましく、そのことはヘッドルームまたはVds310を低減することを伴う場合がある。PMOSトランジスタ206の特定の幅、およびVgsの特定の値(たとえば、プロット302〜308のうちのいずれか1つ)について、PMOSトランジスタ206を考えると、PMOSトランジスタ206は、Vds310が最小値よりも大きいとき、対応するコアの所望の負荷電流312を供給してもよい。PMOSトランジスタ206の幅が増加するにつれて、このVds310の最小値が減少する。しかしながら、LDO電圧レギュレータ104a〜mの利用可能なエリアおよび帯域幅などの制約が、対応するPMOSトランジスタ206の幅を増加することに制限を課す場合がある。
【０００８】
従来のLDO電圧レギュレータ104a〜mにおいて制限されたサイズおよび幅のPMOSトランジスタ206が与えられると、Vds310を低減することで、PMOSトランジスタ206をPMOSトランジスタ206の活性領域内でより深くに配置する(たとえば、図3における電圧314と電圧316との間で降下するVds310の値に対応する)。電圧314と316との間のVds310のこれらの低い値では、PMOSトランジスタ206を通過する対応する負荷電流312(それぞれ、電流315および317によって示される)は、これらの領域における負荷電流312対Vds310のより急な勾配のために、供給雑音に対して極めて敏感である。さらに、負荷電流312のそのような低い値は、対応するコアの電流需要を満たさない場合がある。したがって、Vds310を電圧314〜316に低下させることは電圧供給ドループにつながる可能性があり、対応するコアの性能にとって有害である。したがって、従来のLDO電圧レギュレータ104a〜mにおいて、ヘッドルーム電圧またはVds310を所望のレベルに低下させることが可能ではない場合がある。
【０００９】
したがって、従来のLDO電圧レギュレータ104a〜mのためのヘッドルーム電圧またはVds310の値は所望よりも高くなる傾向がある。言い換えれば、再び図2を参照すると、Vin208にある量よりも近くなるようにVout210を増加させることは困難である場合がある。これは、従来の実装形態では、中間電圧値(中間電圧値は、Vin208と、可能であるVout210の最大値との間に入る)において動作させることができるコア102a〜mは、最後には、(たとえば、対応する電力ヘッドスイッチ106a〜mをオンにし、LDO電圧レギュレータ104a〜mの使用を回避することによって)最大電圧Vin208において動作されるようになることを意味する。したがって、これらの1つまたは複数のコア102a〜mをより低い電圧(中間電圧値)において動作させることが可能である場合があるにもかかわらず、それらの対応するLDO電圧レギュレータ104a〜mのどれだけのヘッドルーム電圧Vds310を低下させることができるかについての制限のために、1つまたは複数のコア102a〜mは、最後にはより高い電圧値(最大電圧Vin208)において動作されるようになる場合がある。したがって、これらの1つまたは複数のコア102a〜mの電力およびエネルギー消費もまた相応して増加するように見える場合がある。
【００１０】
上記の考察からわかるように、より低いヘッドルーム電圧が望ましいが、従来のLDO電圧レギュレータにおいて達成することが可能ではない場合がある。
【発明の概要】
【課題を解決するための手段】
【００１１】
例示的な態様は、低ドロップアウト電圧(LDO)電圧レギュレータのヘッドルーム電圧を低減するためのシステムおよび方法に関する。LDO電圧レギュレータは、最大供給電圧を受信し、かつ調整電圧を負荷に与え、負荷はマルチコア処理システムの処理コアであってもよい。リーク電流供給源は、LDO電圧レギュレータの負荷のリーク電流需要を決定するためのリーク電流センサと、リーク電流需要を供給するためのリーク電流供給回路とを含む。このようにして、リーク電流源は、ダイナミック電流のみを供給するようにLDO電圧レギュレータを設計することができるように、電流支援をLDO電圧レギュレータに与える。したがって、最大供給電圧と調整電圧との間の差分であるLDO電圧レギュレータのヘッドルーム電圧を低減することができる。ヘッドルーム電圧を低減することによって、より多数の負荷のダイナミック周波数および電圧状態が可能になる。
【００１２】
たとえば、例示的な態様は、低ドロップアウト電圧(LDO)電圧レギュレータを動作させる方法に関し、本方法は、LDO電圧レギュレータの負荷のリーク電流需要を決定するステップと、LDO電圧レギュレータの負荷のリーク電流需要を満たすために、リーク電流供給源からリーク電流を供給するステップとを含む。
【００１３】
別の例示的な態様は、リーク電流供給源を備える装置であって、リーク電流供給源が、低ドロップアウト電圧(LDO)電圧レギュレータの負荷のリーク電流需要を決定するように構成されるリーク電流センサと、LDO電圧レギュレータの負荷のリーク電流需要を満たすために、リーク電流を供給するように構成されるリーク電流供給回路とを備える装置に関する。
【００１４】
また別の例示的な態様は、電圧を調整するための手段の負荷のリーク電流需要を決定するための手段と、負荷のリーク電流需要を満たすために、リーク電流を供給するための手段とを備えるシステムに関する。
【００１５】
添付の図面は、本発明の態様についての説明を助けるために提示され、態様の限定ではなく、態様の例示のためのみに提供されている。
【図面の簡単な説明】
【００１６】
【図１】2つ以上のコアと対応するLDO電圧レギュレータとを備える従来のマルチコア処理システムを示す図である。
【図２】従来のLDO電圧レギュレータを示す図である。
【図３】従来のLDO電圧レギュレータのための負荷電流対ヘッドルーム電圧のプロットを示す図である。
【図４Ａ】LDO電圧レギュレータに電流支援を与えるための、例示的なリーク電流供給源の高レベルブロック図である。
【図４Ｂ】図4Aのリーク電流供給源およびLDO電圧レギュレータの詳細図である。
【図５Ａ】リーク電流センサの例示的な実装形態を示す図である。
【図５Ｂ】リーク電流センサの例示的な実装形態を示す図である。
【図５Ｃ】リーク電流センサの例示的な実装形態を示す図である。
【図５Ｄ】リーク電流センサの例示的な実装形態を示す図である。
【図５Ｅ】リーク電流センサの例示的な実装形態を示す図である。
【図５Ｆ】図5C〜図5Eに示す差動インバータの例示的な実装形態を示す図である。
【図５Ｇ】図5C〜図5Eに示す差動インバータの例示的な実装形態を示す図である。
【図６】図5A〜図5Eのいずれかによるリーク電流センサを実装するために使用されるリング発振器の周波数、および対応するリーク電流のプロットの図である。
【図７】例示的なリーク電流供給源によって与えられる電流支援を用いてLDO電圧レギュレータを動作させるプロセスに関係するフローチャートである。
【図８】本開示の態様が有利に採用される場合がある例示的なワイヤレスデバイスを示す図である。
【発明を実施するための形態】
【００１７】
本発明の態様は、本発明の特定の態様に向けられた以下の説明および関連する図面において開示される。本発明の範囲から逸脱することなく代替態様が考案されてもよい。さらに、本発明の関連する詳細を不明瞭にしないように、本発明のよく知られている要素は詳細に説明されないか、または省略されることになる。
【００１８】
「例示的」という単語は、本明細書では、「例、実例、または例証として機能する」を意味するために使用される。「例示的」として本明細書で説明するいずれの態様も、必ずしも他の態様よりも好ましいか、または有利であると解釈されるべきではない。同様に、「本発明の態様」という用語は、本発明のすべての態様が説明された特徴、利点、または動作モードを含むことを必要とするとは限らない。
【００１９】
本明細書で使用する用語は、特定の態様のみについて説明する目的のためのものであり、本発明の態様の限定であることを意図しない。本明細書では、単数形"a"、"an"、および"the"は、文脈が別段明確に示さない限り、複数形も含むものとする。さらに、「備える(comprises)」、「備えている(comprising)」、「含む(includes)」、および/または「含んでいる(including)」という用語は、本明細書で使用されるとき、述べられた特徴、整数、ステップ、動作、要素、および/または構成要素の存在を明示するが、1つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および/またはそれらのグループの存在または追加を排除しないことが理解されよう。
【００２０】
さらに、多くの態様について、たとえばコンピューティングデバイスの要素によって実行されるべきアクションのシーケンスに関して説明する。本明細書で説明する様々なアクションは、特定の回路(たとえば、特定用途向け集積回路(ASIC))によって、1つもしくは複数のプロセッサによって実行されているプログラム命令によって、または両方の組合せによって実行することができることが認識されよう。加えて、本明細書で説明するこれらのアクションのシーケンスは、実行時に、関連するプロセッサに本明細書で説明する機能を実行させる、対応するコンピュータ命令のセットを記憶した、任意の形態のコンピュータ可読記憶媒体内で完全に具現化されるとみなすことができる。したがって、本発明の様々な態様は、いくつかの異なる形態で具現化されてもよく、それらのすべてが請求する主題の範囲内にあることが企図されている。加えて、本明細書で説明する態様の各々について、任意のそのような態様の対応する形態についてはたとえば、説明するアクションを実行する「ように構成される論理」として本明細書で説明する場合がある。
【００２１】
前に説明したように、LDO電圧レギュレータは、最大供給電圧などの入力電圧を受信し、より低い調整電圧を負荷(たとえば、マルチコア処理システムの処理コア)に与えるように設計される、回路である。LDO電圧レギュレータは、たとえば処理コアに電流を供給することにおいて高速応答を可能にするために、高帯域幅を有し、高いdi/dtまたは電流需要における高速変動がある場合がある。ベースラインリーク電流需要に加えて、高いdi/dt値を受け入れるために、LDO電圧レギュレータのヘッドルーム電圧を従来の実装形態において増加させることができるが、例示的な態様は、このようにしてヘッドルーム電圧を増加させることを回避するように構成される。代わりに、リーク電流をLDO電圧レギュレータの負荷(たとえば、コア)に与えるために、電流支援回路が導入される。これによって、全負荷電流を供給するためのLDO電圧レギュレータにおける負担を緩和し、したがってLDO電圧レギュレータを高速に変化する(高いdi/dt)ダイナミック電流のみを供給するように設計することができる(LDO電圧レギュレータがそれを行うようにすでに設計されている)。より具体的には、リーク電流を供給するために、リーク電流供給源(デジタル制御されてもよい)が設けられるが、LDO電圧レギュレータ(アナログ回路であってもよい)は、ダイナミック電流を供給する。これによって、例示的なLDO電圧レギュレータにおいてより低いヘッドルーム電圧が可能になる。
【００２２】
マルチコア処理システムの処理コアへの言及は例としてのものにすぎず、限定として解釈されるべきではないことは理解されよう。したがって、LDO電圧レギュレータのヘッドルーム電圧を低下させるための技法をLDO電圧レギュレータが任意の負荷回路またはサブシステムへの電圧を調整するために使用される任意のシステムに適用することができる。たとえば、いくつかの集積回路は異なる電圧アイランドを有してもよく、その場合、電圧アイランドは周囲の構成要素よりも低い電圧において動作することができるサブシステムを含むことができる。そのようなサブシステムは、所望の電圧を電圧アイランドに与えるために使用されるLDO電圧レギュレータの負荷を含んでもよい。例示的な態様に関係する様々なシナリオを念頭に置いて、以下の説明は、調整電圧を一般的な負荷に与えるように構成されるLDO電圧レギュレータに焦点を当てる。
【００２３】
図4Aを参照すると、システム400の例示的な態様の高レベル図が示される。システム400は、いくつかの処理コア(この図には示されていない)をもつ図1のマルチコア処理システム100と同様のマルチコア処理システムであってもよい。システム400における処理コアごとに、リーク電流供給源402が低速に変化する電流またはリーク電流403を供給するために設けられるが、LDO電圧レギュレータ404は、以前のように(たとえば、図1と同様に)高速に変化する電流またはダイナミック電流405を与えるように構成される。(たとえば、LDO電圧レギュレータ404に結合される処理コアの)全電流需要または負荷電流は、リーク電流403とダイナミック電流405との和である。LDO電圧レギュレータ404は、全電流需要が供給されてもよいヘッドルーム電圧よりも低いダイナミック電流405を供給するためにのみ十分なヘッドルームを維持することができる。したがって、処理コアの全電流需要が満たされながら、例示的なLDO電圧レギュレータ404のヘッドルームを低減することができる。
【００２４】
いくつかの態様では、リーク電流供給源402は、処理コアまたは任意の他の負荷の低速電流変化を扱うために、(対応する処理コア102a〜mが、それぞれのLDO電圧レギュレータ104a〜mを通して電流を供給されているとき、図1の従来の電力ヘッドスイッチ106a〜mなどの)既存の未使用の電力ヘッドスイッチを再使用することによって構成されることが可能である。
【００２５】
いくつかの態様では、リーク電流供給源402は、リーク電流403の低速変化の性質を考慮に入れることによって構成される。リーク電流403は、パラメータ、すなわち、温度、電圧、およびプロセス変動のみに依存するため、低速に変化する電流である。これらのパラメータの性質について次のように簡単に説明する。温度に関して、ダイにおける温度変化は、周囲温度とダイ上に集積された構成要素のアクティビティの量とに基づくため、容易に制御することができない。しかしながら、温度変化は、集積回路が動作する速度に対して低速であり、集積回路が温度変動に適応するための十分な時間をもつことを可能にする。次に電圧を考えると、電圧変化はより制御可能であるが、新しい電圧設定点に達するために要する時間もまた集積回路の速度に大きく関係する。最後に、リーク電流に影響を及ぼす可能性があるプロセス変動はダイ内でほぼ静的であり、その理由は、プロセスが、せいぜいダイごとに、またはそれどころか、ウエハごとに、もしくはロットごとに変動する可能性があるからである。したがって、温度、電圧、およびプロセス変動などのパラメータに基づくリーク電流変動は比較的低速である。リーク電流供給源402の例示的な実装形態は、本開示の以下のセクションにおいて説明するように、リーク電流の低速変化の性質を利用する。
【００２６】
次に図4Bを参照すると、システム400のリーク電流供給源402およびLDO電圧レギュレータ404のより詳細なブロック図が示される。リーク電流供給源402は、リーク電流センサ406と、アナログデジタル変換器(ADC)408と、有限ステートマシン(FSM)410と、1つまたは複数のPMOSトランジスタ412a〜pを備えるリーク電流供給回路412とを含む。リーク電流センサ406は、ダイ上の対応するプロセス、電圧、および温度(PVT)コーナーとも呼ばれる、その上にシステム400が集積される半導体ダイのための上記で説明したパラメータに基づくリーク電流(アナログ値)を検知するように構成される。ADC408は、検知されたリーク電流をデジタル化するように構成される。たとえば、ADC408は、検知されたリーク電流のデジタル符号化である、特定のバイナリ値またはデジタルコードを出力してもよい。
【００２７】
FSM410は、任意の論理、たとえば組み合わせて、所望の検知されたリーク電流を供給することが可能になる、デジタルコードに対応するPMOSトランジスタの数を決定するために使用することができるステートマシンを含むことができる。したがって、FSM410をリーク電流センサ406による検知されたリーク電流に対応する、ADC408によって供給されたデジタルコードに基づいてリーク電流供給回路412における対応する数のPMOSトランジスタ412a〜pを選択的にオンにするために使用することができる。例示的な態様では、リーク電流供給源402を(たとえば、ルックアップテーブルを使用して)特定のパラメータおよび最大供給電圧値について較正することができる。較正されると、リーク電流センサ406は、温度および電圧における変化を追跡して、これらの追跡された変化に基づいて検知されたリーク電流を出力することができる。相応して、ADC408によって出力されたデジタルコードを修正することができ、FSM410は、検知されたリーク電流において、それぞれ増加または減少があったかどうかに基づいてリーク電流供給回路412の1つまたは複数の追加のPMOSトランジスタ412a〜pをオンまたはオフにするために使用されることが可能である。たとえば、スイッチがオンにされるべきPMOSトランジスタ412a〜pの数は、ADC408から受信されたデジタルコードのより高い値に対して一般により高くなり、かつデジタルコードのより低い値に対してより低くなることが可能である。したがって、FSM410は一般に、相応してデジタルコードのより高いかまたはより低い値に基づいて、PMOSトランジスタ412a〜pの数を増加または減少させることを示すように構成されることが可能である。このようにして、リーク電流供給源402によって供給されたリーク電流を温度変化に基づいて調整することができる。
【００２８】
LDO電圧レギュレータ404は、図1〜図2を参照しながら説明した従来のLDO電圧レギュレータ104a〜mと同様に構成される。LDO電圧レギュレータ104a〜mの同様の特徴の説明の網羅的な繰返しなしに、LDO電圧レギュレータ404は、(図1のVDD108など、正または最大供給電圧であってもよい)入力電圧Vin428を受け入れ、入力電圧Vin428よりも低い調整電圧である出力電圧Vout430をその負荷432に与える。負荷432は、いくつかの態様では、処理コア(たとえば、コア102a〜mのうちのいずれか)であってもよい。LDO電圧レギュレータ404はまた、演算増幅器424への1つの入力である、基準電圧Vref422を供給されるが、演算増幅器424への別の入力は、フィードバック経路を通して与えられる出力電圧430である。演算増幅器424の出力は、PMOSトランジスタ426のゲートを駆動し、LDO電圧レギュレータ404のヘッドルーム電圧、すなわちVin428-Vout430は、PMOSトランジスタ426のドレインソース間電圧(Vds)に対応する。前に説明したように、従来のLDO電圧レギュレータ104a〜mとは対照的に、負荷432に供給される電流はLDO電圧レギュレータ404によって完全に与えられるとは限らない。代わりに、LDO電圧レギュレータ404は、高速に変化するダイナミック電流のみを負荷432に与えてもよいが、低速に変化するリーク電流は、リーク電流供給源402によって供給される(その場合、供給されるリーク電流の量または大きさは対応する負荷432または処理コアのリーク電流需要に基づき、かつリーク電流供給回路412においてスイッチがオンにされるPMOSトランジスタ412a〜pの数に比例する)。したがって、従来のLDO電圧レギュレータ104a〜mとは対照的に、例示的なLDO電圧レギュレータ404のヘッドルーム電圧を有利に低減し、より多数のDVFS状態を可能にすることができる。
【００２９】
次に図5A〜図5Eを参照すると、リーク電流センサ406のいくつかの例示的な実装形態が示される。概して、リーク電流センサ406は、温度およびプロセスコーナーにおける変動とともにリーク電流変動を正確に検知するために、幅広い範囲の温度およびプロセスコーナーにわたる変化を追跡するように設計される。電圧に基づくリーク電流変動は、前に述べたようにルックアップテーブル(特に図示せず)から取得されてもよい。たとえば、リーク電流が温度およびプロセスコーナーに基づいて調整されると、リーク電流センサ406を、たとえばVin428およびVout430における変動に基づいて検知されたリーク電流を調整するように(たとえば、ルックアップテーブルに基づいて)較正することができる。したがって、いくつかの態様では、負荷432(たとえば、コア102a〜mなどの処理コア)のリーク電流需要をリーク電流供給源402によって正確に供給して、対応するLDO電圧レギュレータ404から望まれた特定のヘッドルーム電圧(すなわち、Vin428-Vout430)を満たすことができる。したがって、いくつかの態様では、リーク電流供給回路412においてオンにされるべきPMOSトランジスタ412a〜pの対応する数を決定するために、リーク電流センサ406によって検知されたリーク電流をFSM410によって処理することができる。
【００３０】
次に図5Aを参照すると、リーク電流センサ406の第1の実装形態が示される。図5Aのリーク電流センサ406は、インバータ502mの出力が、たとえばフィードバック経路512を通してインバータ502aの入力に接続される、リング状に接続される奇数(たとえば、3つ以上)のインバータ502a〜mを含むリング発振器500を備える。インバータ502a〜mは、それらを通過する電流が制約される場合、電流不足にされる。たとえば、インバータ502a〜mは、ヘッドスイッチ、フットスイッチ、またはそれらの組合せに基づいて、電流不足にされる。図示のように、インバータ502a〜mを通る電流は、対応するPMOSトランジスタまたはpチャネル電界効果トランジスタ(PFET)504a〜m(正供給電圧VDD508をそれぞれのインバータ502a〜mに結合する)と、対応するNMOSトランジスタまたはnチャネル電界効果トランジスタ(NFET)506a〜m(それぞれのインバータ502a〜mをグランド510に結合する)とによって制約される。したがって、PFET504a〜mは、(それらのゲート端子をそれらのソース端子に結びつけることによって)オフにされるヘッドスイッチとして構成され、それらを通過する唯一の電流がリーク電流である。同様に、NFET506a〜mは、(それらのゲート端子をそれらのソース端子に結びつけることによって)同じくオフにされるフットスイッチとして構成され、それらを通過する唯一の電流がリーク電流である。したがって、リーク電流のみが対応するインバータ502a〜mを通過することを可能にされ、対応するインバータ502a〜mが電流不足にされる。
【００３１】
第1の電流不足インバータ、たとえばインバータ502aを考えると、たとえばインバータ502aの入力が"1"に切り替わるとき、インバータ502aの出力は対応する第1のNFET、すなわちNFET506aのリーク電流によって放電されることになる。一方、インバータ502aの入力が"0"であるとき、インバータ502aの出力は、対応する第1のPFET、すなわち、PFET504aのリーク電流によって充電されることになる。したがって、インバータ502aの出力のスルーレート(すなわち、それにおいてインバータ502aの出力が上昇または降下するレート)が、PFET504aおよびNFET506aのリーク電流によって制御されることがわかる。同様に、インバータ502a〜mの各々の出力のスルーレートは、対応するPFET504a〜mおよびNFET506a〜mのリーク電流によって制御される。したがって、それにおいてリング発振器500が切り替わるかまたは発振する周波数は、インバータ502a〜mを通過するリーク電流に依存する。リーク電流が温度上昇によって増加するにつれて、たとえばリング発振器500の周波数が増加する。システム400に関係する特定のプロセスコーナーが、たとえばリーク電流が小さいようである場合、リング発振器500の周波数はより低速になるが、プロセスコーナーが、リーク電流が大きいようである場合、リング発振器500の周波数はより高くなる。したがって、リング発振器500の周波数は、リーク電流に基づいて変動するように見える。より具体的には、リング発振器500の周波数はリーク電流に比例するように見える。
【００３２】
図6を参照すると、例示的なリング発振器(たとえば、図5Aのリング発振器500)の正規化されたリング発振器(RO)周波数602対正規化されたコアリーク電流604のプロットを含むグラフ600が示される。グラフ600は、たとえばシミュレーションモデルに基づいて異なる温度についてプロットされた、低速-低速(ss)、高速-高速(ff)、および典型的-典型的(tt)などのプロセスコーナーのためのサンプル点を含む。プロセッサコアを正または最大電力供給(たとえば、Vdd108)およびグランド電圧に接続される多数のpチャネルデバイスおよびnチャネルデバイス(たとえば、pチャネル電界効果トランジスタまたは"PFET"、およびnチャネル電界効果トランジスタまたは"NFET")でモデル化することができ、コアリーク電流をPFETとNFETとを含むこのモデルについて取得することができる。次いで、コアリーク電流を、たとえば温度が110℃である場合、参照番号606によって特に識別される典型的-典型的(tt)コーナーに対して正規化することができる。コアリーク電流の正規化された値は、x軸上に正規化されたコアリーク電流604としてプロットされる。y軸上で、リーク電流センサ406の周波数が異なる温度における様々なプロセスコーナーについてプロットされる。正規化されたコアリーク電流604が1である、ttコーナー606に対応して、正規化されたRO周波数602もまた110℃において1である。グラフ600から見られるように、正規化されたRO周波数602は、変動する温度においてサンプリングされた異なるプロセスコーナーについて、正規化されたコアリーク電流604における変動との実質的な線形関係において変動する。
【００３３】
図5Aに戻ると、リーク電流センサ406は、図6のグラフ600などのモデル(たとえば、RO周波数とリーク電流との間の実質的な線形関係)を使用し、リング発振器500の周波数を測定することによってリーク電流を検知するように構成される。図5B〜図5Eは、リーク電流を検知するように同様に構成されるリーク電流センサ406の代替実装形態を示す。次に、これらの代替実装形態について、以下のセクションにおいて簡単に説明する。
【００３４】
図5Bにおいて、リング発振器520を備えるリーク電流センサ406の第2の実装形態が示される。リング発振器520において、3つ以上のインバータ502a〜mが、リング発振器500の場合のようにフィードバック経路512を用いてリング状に接続される。しかしながら、PFET504a〜mによって形成された対応するヘッドスイッチ、およびNFET506a〜mによって形成された対応するフットスイッチは、リング発振器520においてオフにされない。むしろ、図5Aの対応するPFET504a〜mおよびNFET506a〜mよりもサイズが小さい図5BのPFET504a〜mおよびNFET506a〜mは、追加の回路に基づいてリーク電流をインバータ502a〜mに供給するようにさせられる(追加の回路は、図5BにおけるPFET504a〜mおよびNFET506a〜mのより小さいサイズを補償するために使用されてもよい)。追加の回路は、たとえばリーク電流がPFET504a〜mを通って流れるようにPFET504a〜mのゲート電圧をバイアスするために、PFET504a〜mに接続される(そのゲートがそのドレイン端子に接続されている)PFET528と、(そのゲートをそのソース端子に接続させている)NFETリークデバイス522とを備える第1のバイアス回路を含む。同様に、追加の回路はまた、リーク電流がNFET506a〜mを通って流れるようにNFET506a〜mのゲート電圧をバイアスするために、NFET506a〜mに接続される(そのゲートがそのソース端子に接続されている)PFETリークデバイス524と、(そのゲートがそのドレイン端子に接続させている)NFETリークデバイス526とを備える第2のバイアス回路を含む。第1のバイアス回路および第2のバイアス回路は、インバータ502a〜mを通過させられるリーク電流の追加の制御のために使用されてもよい。
【００３５】
図5C〜図5Eに示されたリーク電流センサ406の実装形態では、インバータは、正および負の入力および出力を備える差動インバータである。図5F〜図5Gは、図5C〜図5Eに示されたリーク電流センサ406の実装形態において使用されてもよい、例示的な差動インバータの詳細な実装形態を示す。図5C〜図5Eに示されたリーク電流センサ406の実装形態におけるリング発振器が発振するために、各差動インバータは、出力がそれらの入力から反転されるように接続される。これらの実装形態における差動設計の利点は、検知されるリーク電流が電力供給雑音の影響を受けないことであり、そのことは発振周波数が電力供給ではなくリーク電流バイアスのみに依存することを意味する。したがって、リーク電流センサ406の較正が簡略化される。これによって較正段階が簡略化される。
【００３６】
たとえば図5Cは、リング発振器530を備えるリーク電流センサ406の第3の実装形態を示す。リング発振器530の3つ以上の差動インバータ532a〜mは、ネゲートされた1つの入力と、ネゲートされた1つの出力とを有し、差動インバータ532mのネゲートされていない出力がフィードバック経路538を通して差動インバータ532aのネゲートされた入力に接続され、差動インバータ532mのネゲートされた出力がフィードバック経路537を通して差動インバータ532aのネゲートされていない入力に接続される。差動インバータ532a〜mは、たとえばPFET534bなどのPFETを通して正供給電圧に結合されるか、またはNFET536aなどのNFETを通してグランドに結合されるかに基づいて、少なくとも2通りで構成されることが可能である。リング発振器530のリング型ネットワークでは、差動インバータ532a〜mは、第1の構成と第2の構成との間で交互になってもよい。次に、差動インバータのこれらの2つの構成について、図5F〜図5Gを参照しながら説明する。
【００３７】
図5Fは、差動インバータ532aに対応してもよい例示的な差動インバータの第1の構成を示す。図5Cにも示される差動インバータ532cは、差動インバータ532aのような第1の構成において同様に構成されてもよい。同様に、1つおきの差動インバータが、第1の構成において構成されてもよい。図5Fに示されるように、差動インバータ532aは、NFET N1およびPFET P1によって形成された第1のインバータと、NFET N2およびPFET P2によって形成された第2のインバータとを含むことができる。PFET P1およびP2は、ダイオード結合されてもよく、それらのゲート端子がそれらのドレイン端子に接続される。負の出力532a_noはPFET P1のドレイン端子において導出されてもよく、正の出力532a_poはPFET P2のドレイン端子において導出されてもよい。正の入力532a_piはNFET N1のゲート端子に結合されてもよく、負の入力532a_niはNFET N2のゲート端子に結合されてもよい。したがって、次に図5Cおよび図5Fを組み合わせて参照すると、フィードバック経路537が正の入力532a_piに結合され、フィードバック経路538が負の入力532a_niに結合されるが、負の出力532a_noがワイヤ571に結合され、正の出力532a_poがワイヤ573に結合されることが見られる。
【００３８】
図5Gは、差動インバータ532bに対応してもよい別の例示的な差動インバータの第2の構成を示す。同様の構成の他のインバータは明示的に示されていないが、差動インバータ532a〜mの1つおきの差動インバータは、第2の構成において同様に構成されてもよい。図5Gに示されるように、差動インバータ532bは、NFET N3およびPFET P3によって形成された第3のインバータと、NFET N4およびPFET P4によって形成された第4のインバータとを含むことができる。NFET N3およびN4は、ダイオード結合されてもよく、それらのゲート端子がそれらのドレイン端子に接続される。負の出力532b_noはNFET N3のドレイン端子において導出されてもよく、正の出力532b_poはNFET N4のドレイン端子において導出されてもよい。正の入力532b_piはPFET P3のゲート端子に結合されてもよく、負の入力532b_niはPFET P4のゲート端子に結合されてもよい。したがって、次に図5Cおよび図5Gを組み合わせて参照すると、ワイヤ571が正の入力532b_piに結合され、ワイヤ573が負の入力532b_niに結合されるが、負の出力532b_noがワイヤ575に結合され、正の出力532b_poがワイヤ577に結合されることが見られる。
【００３９】
差動インバータ532a〜mの上記の構成では、図5Bと同様に、図5Cにおいて、PFET528とNFETリークデバイス522とを備える第1のバイアス回路は、差動インバータ532bなど、第2の構成の差動インバータに結合されるPFET534bなどのPFETに接続されるが、PFETリークデバイス524とNFETリークデバイス526とを備える第2のバイアス回路は、差動インバータ532a、532cなど、第1の構成の差動インバータに結合されるNFET536a、536cなどのNFETに接続されることが見られる。リング発振器530では、PFET534bのリーク電流は、第2の構成の差動インバータにおける信号の立上りと立下りとを制御するのに対して、NFETリークデバイス526は、第1の構成の形成された差動インバータの信号の立上りと立下りとを制御する。第1の構成および第2の構成のための制御もまた、代替実装形態では逆にすることができる。NFETまたはPFETのいずれかの差動ペアを代替実装形態において使用することができることを示すために、差動インバータ532mを備えるリング発振器530の最終段は、PFET534mとNFET536mの両方に接続されるように示される。
【００４０】
図5Dは、図5Cのリング発振器530を参照しながら説明したタイプの3つ以上の差動インバータ532a〜mを備えるリング発振器540を備える、リーク電流センサ406の第4の実装形態を示す。図5Dでは、NFET536a〜mのみが図5Fに示された第1の構成において構成される差動インバータ532a〜mを通過するリーク電流を制御するために示される。交互のNFET536a〜mを異なるバイアス電圧を用いてバイアスさせることができる。たとえば、NFET536a、536cなどは、第2のバイアス回路によって与えられた第1のバイアス電圧を用いてバイアスされ、第1のバイアス電圧によってバイアスされないNFET536bおよび1つおきのNFETは、第1のバイアス回路によって与えられた第2のバイアス電圧を用いてバイアスされる。第1のバイアス回路および第2のバイアス回路のための電流は、図示のように、PFET544およびNFET542を備える電流ミラーによって供給される。
【００４１】
図5Eは、図5C〜図5Dのリング発振器530および540を参照しながら説明したタイプの3つ以上の差動インバータ532a〜mを同じく備えるリング発振器550を備える、リーク電流センサ406の第5の実装形態を示す。図5Eではまた、NFET536a〜mのみが、差動インバータ532a〜mを通過するリーク電流を制御するために、図5Fの第1の構成においてすべてが構成される差動インバータ532a〜mに結合される。PFET564、552、554、556と、リークデバイス524と、NFETリークデバイス522、558、562、および526とを備えるバイアス回路は、NFET536a〜mのためのバイアス電圧を与える。より具体的には、すべてのNFET536a〜mのためのバイアス電圧は、NFETリークデバイス522およびPFETリークデバイス524によって供給されたバイアス電圧の和である。PFET564および552は、第1の電流ミラーを構成して、NFETリークデバイス522をミラーリングする。NFET562および558、ならびにPFET556および554は、第2の電流ミラーを構成して、PFETリークデバイス524をミラーリングする。第1の電流ミラーおよび第2の電流ミラーによってミラーリングされた電流の和は、PFET554および552のドレインをNFET526のドレインに結合することによって取得される。この和は、NFET536a〜mのための上記のバイアス電圧を与えるために使用される。
【００４２】
再び図4Bを参照すると、図5A〜図5Eに示されたリーク電流センサ406の上記の5つの実装形態のうちのいずれか1つ、または任意の他の好適な代替実装形態を使用して、検知されたリーク電流(リング発振器周波数に基づいて測定された)が、前述のようにADC408に供給される。ADC408は、検知されたリーク電流に対応するデジタルコードを供給する。デジタルコードの値に基づいて、上述のステートマシン、FSM410は、リーク電流供給回路412においてオンにするべき1つまたは複数のPMOSトランジスタ412a〜pの数を決定するために使用されてもよい。
【００４３】
したがって、例示的な態様は、本明細書で開示するプロセス、機能、および/またはアルゴリズムを実行するための様々な方法を含むことが了解されよう。たとえば、図7は、低ドロップアウト電圧(LDO)電圧レギュレータを動作させる方法700を示す。方法700は、以下の態様を含むことができる。
【００４４】
ブロック702で、方法700は、LDO電圧レギュレータの負荷のリーク電流需要を決定するステップを含む。たとえば、リーク電流センサ406を使用して、LDO電圧レギュレータ404の負荷432のリーク電流需要を取得することができる(その場合、思い出されるように、LDO電圧レギュレータ404は、最大供給電圧を受信し、かつ調整電圧を負荷432に与えるように構成されてもよい)。リーク電流センサ406を図5A〜図5Eを参照しながら示しかつ説明した例示的な実装形態のいずれかに従って構成することができる。
【００４５】
ブロック704で、方法700は、LDO電圧レギュレータの負荷のリーク電流需要を満たすためにリーク電流供給源からリーク電流を供給するステップを含む。たとえば、図4Aからのリーク電流403をリーク電流供給源402から負荷432に供給することができる。より具体的には、FSM410は、リーク電流センサ406によって検知された電流の量を表す、ADC408によって供給されたデジタルコードに基づいて、リーク電流供給回路412における適切な数のPMOSトランジスタ412a〜pをオンにすることができる。このようにして、LDO電圧レギュレータ404をダイナミックまたは高速に変化する電流のみを負荷432に供給するように設計することができ、したがって、LDO電圧レギュレータ404のヘッドルーム電圧(すなわち、最大供給電圧と調整電圧との間の差分)を有利に低減することができ、それによって、次には、負荷432のために利用可能なDVFS状態の数を増すことができる。
【００４６】
その上、本開示の1つまたは複数の態様は、負荷の電圧を調整するための手段を含むシステム(マルチコア処理システムまたは他の集積回路にすることができるシステム400など)に関係し、ここにおいて、負荷の電圧を調整するための手段は、最大供給電圧を受信するための手段と、調整電圧を負荷に与えるための手段とを備えることも理解されよう。たとえば、負荷の電圧を調整するための手段は、最大供給電圧または入力電圧Vin428(たとえば、図1に示されたVDD108であってもよい)を受信すること、および入力電圧Vin428よりも低い調整電圧である、出力電圧Vout430を与えることに基づいて、調整電圧を負荷432に供給するために使用される、LDO電圧レギュレータ404にすることができる。
【００４７】
システムは、負荷のリーク電流需要を決定するための手段をさらに含むことができ、負荷のリーク電流需要を決定するための手段は、負荷に関係する温度、電圧、およびプロセスコーナーに基づいて、LDO電圧レギュレータの負荷のリーク電流需要を検知するための手段を含むことができる。たとえば、負荷のリーク電流需要を決定するための手段は、負荷に関係する温度、電圧、およびプロセスコーナーに基づいて、リーク電流を決定するためのリング発振器(たとえば、図5A〜図5Eに示されたリング発振器500〜550)を備えるリーク電流センサ406を含むことができる。加えて、ADC408など、検知されたリーク電流需要をデジタルコードに変換するための手段が設けられてもよい。
【００４８】
システムは、負荷のリーク電流需要を満たすために、リーク電流を供給するための手段をさらに含むことができ、リーク電流を供給するための手段はたとえば、負荷のリーク電流需要を供給するために、スイッチがオンにされるべきpチャネル金属酸化物半導体(PMOS)トランジスタの数を決定するための手段を含むことができる。たとえばリーク電流を供給するための手段は、1つまたは複数のPMOSトランジスタ412a〜pを備えるリーク電流供給回路412を含むことができ、FSM410は、ADC408から受信されたデジタルコードに基づいて、リーク電流需要を満たすためにリーク電流供給回路412においてスイッチがオンにされるべきPMOSトランジスタ412a〜pの数を決定するための手段を備えてもよい。
【００４９】
例示的なリーク電流供給源402が配備されてもよい例示的な装置について、次に図8に関して説明する。図8は、例示的な態様に従って構成されるワイヤレスデバイス800のブロック図を示す。ワイヤレスデバイス800はシステム400を含み、システム400は、1つまたは複数の処理コアを備える処理システムであってもよい。図8では、リーク電流供給源402は、システム400の処理コアまたは他のサブシステムであってもよい、ダイナミック電流405を負荷に供給するLDO電圧レギュレータ404に電流支援を与える、リーク電流403を供給するように示される。システム400は、メモリ810に通信可能に結合されてもよい。
【００５０】
図8はまた、システム400およびディスプレイ828に結合されるディスプレイコントローラ826を示す。コーダ/デコーダ(コーデック)834(たとえば、オーディオおよび/または音声コーデック)をシステム400に結合することができる。(モデムを含んでもよい)ワイヤレスコントローラ840などの他の構成要素も示される。スピーカー836およびマイクロフォン838をコーデック834に結合することができる。図8は、ワイヤレスコントローラ840をワイヤレスアンテナ842に結合できることも示す。特定の態様では、システム400、ディスプレイコントローラ826、メモリ810、コーデック834、およびワイヤレスコントローラ840は、システムインパッケージデバイスまたはシステムオンチップデバイス822内に含まれる。
【００５１】
特定の態様では、入力デバイス830および電源844がシステムオンチップデバイス822に結合される。その上、特定の態様では、図8に示されるように、ディスプレイ828、入力デバイス830、スピーカー836、マイクロフォン838、ワイヤレスアンテナ842、および電源844はシステムオンチップデバイス822の外部にある。しかしながら、ディスプレイ828、入力デバイス830、スピーカー836、マイクロフォン838、ワイヤレスアンテナ842、および電源844の各々をインターフェースまたはコントローラなど、システムオンチップデバイス822の構成要素に結合することができる。
【００５２】
図8はワイヤレス通信デバイスを示すが、システム400およびメモリ810はまた、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、モバイルフォン、コンピュータ、または他の同様のデバイスに統合されてもよいことに留意されたい。
【００５３】
当業者は、情報および信号が、様々な異なる技術および技法のいずれを使用しても表現される場合があることを了解されよう。たとえば、上記の説明全体にわたって言及される場合があるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁性粒子、光場もしくは光学粒子、またはそれらの任意の組合せによって表現される場合がある。
【００５４】
さらに、当業者であれば、本明細書で開示した態様に関して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装される場合があることを了解されよう。ハードウェアおよびソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップについて、上記では概してそれらの機能に関して説明してきた。そのような機能がハードウェアとして実装されるか、ソフトウェアとして実装されるかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装することができるが、そのような実装決定は、本発明の範囲からの逸脱を引き起こすものと解釈されるべきではない。
【００５５】
本明細書で開示した態様に関して説明した方法、シーケンスおよび/またはアルゴリズムは、直接ハードウェアにおいて具現化されても、プロセッサによって実行されるソフトウェアモジュールにおいて具現化されても、またはその2つの組合せにおいて具現化されてもよい。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野で知られている任意の他の形態の記憶媒体内に存在してもよい。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取ること、および記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサに一体化される場合がある。
【００５６】
したがって、本発明の態様は、LDO電圧レギュレータのヘッドルーム電圧を低減するための方法を具現化するコンピュータ可読媒体を含むことができる。したがって、本発明は例示の例に制限されず、本明細書で説明した機能を実行するための任意の手段は、本発明の態様に含まれる。
【００５７】
上記の開示は本発明の例示的な態様を示すが、添付の特許請求の範囲によって規定されるような、本発明の範囲から逸脱することなく、本明細書において様々な変更および変形を行うことができることに留意されたい。本明細書で説明する本発明の態様による方法クレームの機能、ステップ、および/またはアクションは、任意の特定の順序で実行される必要はない。さらに、本発明の要素は、単数形で記載され、特許請求される場合があるが、単数形への制限が明示的に言及されない限り、複数形が企図される。
【符号の説明】
【００５８】
100  従来のマルチコア処理システム、マルチコア処理システム
102a〜m  コア
104a〜m、404  LDO電圧レギュレータ
106a〜m  電力ヘッドスイッチ
108  VDD、電源電圧VDD、Vdd
202、422  基準電圧Vref
204、424  演算増幅器
206  pチャネルまたはp形金属酸化物半導体(PMOS)トランジスタ、PMOSトランジスタ
208  入力電圧Vin、Vin、最大電圧Vin
210  出力電圧Vout、Vout
300、302、304、306、308  プロット
310  Vds、ヘッドルーム電圧Vds
312  負荷電流
315、317  電流
314、316  電圧
400  システム
402  リーク電流供給源
403  低速に変化する電流またはリーク電流、リーク電流
405  高速に変化する電流またはダイナミック電流、ダイナミック電流
406  リーク電流センサ
408  アナログデジタル変換器(ADC)、ADC
410  有限ステートマシン(FSM)、FSM
412  リーク電流供給回路
412a〜p、426  PMOSトランジスタ
428  入力電圧Vin、Vin
430  出力電圧Vout、出力電圧、Vout
432  負荷
500、520、530、540、550  リング発振器
502a〜m  インバータ
504a〜m  PMOSトランジスタまたはpチャネル電界効果トランジスタ(PFET)、PFET
506a〜m  NMOSトランジスタまたはnチャネル電界効果トランジスタ(NFET)、NFET
508  正供給電圧VDD
510  グランド
512、537、538  フィードバック経路
522、524  NFETリークデバイス
526、558、562  NFETリークデバイス、NFET
524  PFETリークデバイス
528、534b、534m、544、552、554、556、564  PFET
532a〜m  差動インバータ
532a_no、532b_no  負の出力
532a_po、532b_po  正の出力
532a_pi、532b_pi  正の入力
532a_ni、532b_ni  負の入力
536a〜m、542  NFET
571、573、575、577  ワイヤ
602  正規化されたリング発振器(RO)周波数、正規化されたRO周波数
604  正規化されたコアリーク電流
606  典型的-典型的(tt)コーナー、ttコーナー
800  ワイヤレスデバイス
810  メモリ
822  システムインパッケージデバイスまたはシステムオンチップデバイス、システムオンチップデバイス
826  ディスプレイコントローラ
828  ディスプレイ
830  入力デバイス
834  コーダ/デコーダ(コーデック)、コーデック
836  スピーカー
838  マイクロフォン
840  ワイヤレスコントローラ
842  ワイヤレスアンテナ
844  電源
【図１】
2018528547.tif 000003
【図２】
2018528547.tif 000004
【図３】
2018528547.tif 000005
【図４Ａ】
2018528547.tif 000006
【図４Ｂ】
2018528547.tif 000007
【図５Ａ】
2018528547.tif 000008
【図５Ｂ】
2018528547.tif 000009
【図５Ｃ】
2018528547.tif 000010
【図５Ｄ】
2018528547.tif 000011
【図５Ｅ】
2018528547.tif 000012
【図５Ｆ】
2018528547.tif 000013
【図５Ｇ】
2018528547.tif 000014
【図６】
2018528547.tif 000015
【図７】
2018528547.tif 000016
【図８】
2018528547.tif 000017
【手続補正書】
【提出日】平成30年3月23日(2018.3.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
低ドロップアウト電圧(LDO)電圧レギュレータを動作させる方法であって、
前記LDO電圧レギュレータの負荷のリーク電流需要を前記負荷のリーク電流を検知することに基づいて決定するステップであって、前記負荷の前記リーク電流を検知することが、
前記リーク電流のみがリング発振器を通過することを可能にされるように、オフにされるように構成されるヘッドスイッチ、オフにされるように構成されるフットスイッチ、またはそれらの組合せのうちの少なくとも1つを使用するステップであって、前記リング発振器の周波数が前記リーク電流に基づく、ステップ
を含む、ステップと、
前記LDO電圧レギュレータの前記負荷の前記リーク電流需要を満たすために、リーク電流供給源から電流を供給するステップと
を含む、方法。
【請求項２】
前記LDO電圧レギュレータの入力として最大供給電圧を受信するステップと、前記LDO電圧レギュレータの前記負荷に出力電圧を与えるステップとを含み、前記リーク電流供給源から前記電流を供給するステップが、前記LDO電圧レギュレータのヘッドルーム電圧を低減するステップを含み、前記LDO電圧レギュレータの前記ヘッドルーム電圧が、前記最大供給電圧と、前記LDO電圧レギュレータの前記負荷に与えられた前記出力電圧との間の差分である、請求項1に記載の方法。
【請求項３】
前記負荷の前記リーク電流が、前記負荷に関係する温度、電圧、およびプロセスコーナーに基づく、請求項1に記載の方法。
【請求項４】
前記ヘッドスイッチのゲート端子とソース端子とを結びつけることによって前記ヘッドスイッチをオフにするステップ、前記フットスイッチのゲート端子とソース端子とを結びつけることによって前記フットスイッチをオフにするステップ、またはそれらの組合せを含む、請求項3に記載の方法。
【請求項５】
前記リーク電流に基づく前記リング発振器の前記周波数をデジタルコードに変換するステップをさらに含む、請求項1に記載の方法。
【請求項６】
前記デジタルコードから、前記リーク電流供給源から前記電流を供給するために、スイッチがオンにされるべきpチャネル金属酸化物半導体(PMOS)トランジスタの数を決定するステップをさらに含む、請求項5に記載の方法。
【請求項７】
前記デジタルコードのより高い値に対して、前記スイッチがオンにされるべきPMOSトランジスタの数を増加させるステップと、前記デジタルコードのより低い値に対して、前記スイッチがオンにされるべきPMOSトランジスタの数を減少させるステップとを含む、請求項6に記載の方法。
【請求項８】
前記LDO電圧レギュレータの前記負荷が、マルチコア処理システムの処理コアである、請求項1に記載の方法。
【請求項９】
装置であって、
低ドロップアウト電圧(LDO)電圧レギュレータと、
前記LDO電圧レギュレータの負荷と、
前記負荷のリーク電流需要を決定するように構成されるリーク電流センサであって、
リング発振器と、
オフにされるように構成されるヘッドスイッチ、オフにされるように構成されるフットスイッチ、または前記リーク電流のみが前記リング発振器を通過することを可能にするように構成されるそれらの組合せのうちの少なくとも1つであって、前記リング発振器の周波数が、前記リーク電流に基づく、少なくとも1つと
を備える、リーク電流センサと、
前記負荷の前記リーク電流需要を満たすために、前記負荷に電流を供給するように構成されるリーク電流供給回路と
を備える、装置。
【請求項１０】
前記低ドロップアウト電圧(LDO)電圧レギュレータが、最大供給電圧を受信すること、および前記LDO電圧レギュレータの前記負荷に出力電圧を与えることを行うように構成される、請求項9に記載の装置。
【請求項１１】
前記リーク電流供給源が、前記LDO電圧レギュレータのヘッドルーム電圧を低減するように構成され、前記LDO電圧レギュレータの前記ヘッドルーム電圧が、前記最大供給電圧と、前記LDO電圧レギュレータの前記負荷に与えられた前記出力電圧との間の差分である、請求項10に記載の装置。
【請求項１２】
前記負荷の前記リーク電流が、前記負荷に関係する温度、電圧、およびプロセスコーナーに基づく、請求項9に記載の装置。
【請求項１３】
前記ヘッドスイッチが、前記ヘッドスイッチのゲート端子とソース端子とを結びつけることによってオフにされるように構成されるか、前記フットスイッチが、前記フットスイッチのゲート端子とソース端子とを結びつけることによってオフにされるように構成されるか、またはそれらの組合せである、請求項12に記載の装置。
【請求項１４】
前記リーク電流センサが、前記リーク電流に基づく前記リング発振器の前記周波数をデジタルコードに変換するように構成されるアナログデジタル変換器(ADC)を備える、請求項9に記載の装置。
【請求項１５】
請求項1から8のいずれか一項に記載の方法を実行するための手段を備える、装置。
【国際調査報告】
2018528547.tif 000018
2018528547.tif 000019
2018528547.tif 000020