【手続補正書】
【提出日】平成26年3月24日(2014.3.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
互いに同一チャネル型の第１トランジスタ、第２トランジスタおよび第３トランジスタと、
第１入力端子、第２入力端子および出力端子と、
第１容量素子と
を備え、
前記第１トランジスタは、前記第１入力端子の電圧と第１電圧線の電圧との電位差またはそれに対応する電位差に応じて前記出力端子と前記第１電圧線との電気的な接続を継断するようになっており、
前記第２トランジスタは、前記第３トランジスタのソースまたはドレインである第１端子の電圧と、前記出力端子の電圧との電位差またはそれに対応する電位差に応じて第２電圧線と前記出力端子との電気的な接続を継断するようになっており、
前記第３トランジスタは、前記第１入力端子の電圧と、前記第２入力端子を介して、当該第３トランジスタのソースおよびドレインのうち前記第１端子とは異なる端子である第２端子に入力される電圧との電位差またはそれに対応する電位差に応じて前記第２トランジスタのゲートと前記第２端子との電気的な接続を継断するようになっており、
前記第１容量素子は、前記第２トランジスタのゲートと、前記第２トランジスタのソースおよびドレインのうち前記第２電圧線側の端子とは異なる端子に接続されている
インバータ回路。
【請求項２】
互いに同一チャネル型の第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタおよび第５トランジスタと、
第１入力端子、第２入力端子および出力端子と、
容量素子と
を備え、
前記第１トランジスタは、前記第１入力端子の電圧と第１電圧線の電圧との電位差またはそれに対応する電位差に応じて前記第５トランジスタのゲートと前記第１電圧線との電気的な接続を継断するようになっており、
前記第２トランジスタは、前記第３トランジスタのソースまたはドレインである第１端子の電圧と、前記第５トランジスタのゲート電圧との電位差またはそれに対応する電位差に応じて第２電圧線と前記第５トランジスタのゲートとの電気的な接続を継断するようになっており、
前記第３トランジスタは、前記第１入力端子の電圧と、前記第２入力端子を介して、当該第３トランジスタのソースおよびドレインのうち前記第１端子とは異なる端子である第２端子に入力される電圧との電位差またはそれに対応する電位差に応じて前記第２トランジスタのゲートと前記第２端子との電気的な接続を継断するようになっており、
前記第４トランジスタは、前記第１入力端子の電圧と第４電圧線の電圧との電位差またはそれに対応する電位差に応じて前記出力端子と前記第４電圧線との電気的な接続を継断するようになっており、
前記第５トランジスタは、当該第５トランジスタのゲート電圧と、前記出力端子の電圧との電位差またはそれに対応する電位差に応じて第５電圧線と前記出力端子との電気的な接続を継断するようになっており、
前記容量素子は、前記第２トランジスタのゲートと前記第２トランジスタのソースおよびドレインのうち前記出力端子側の端子との間に挿入されている
インバータ回路。
【請求項３】
前記第２端子と前記第２入力端子との電気的な接続を継断する第６トランジスタをさらに備えた
請求項１または請求項２に記載のインバータ回路。
【請求項４】
前記第２端子と、前記第１トランジスタのソースおよびドレインのうち前記第１電圧線に電気的に接続された端子との間に挿入された第２容量素子をさらに備えた
請求項３に記載のインバータ回路。
【請求項５】
前記第１トランジスタのオン抵抗は、前記第２トランジスタのオン抵抗よりも小さくなっている
請求項１ないし請求項４のいずれか一項に記載のインバータ回路。
【請求項６】
行状に配置された複数の走査線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
各画素を駆動する駆動部と
を備え、
前記駆動部は、前記走査線ごとに設けられた複数のインバータ回路を有し、
前記インバータ回路は、
互いに同一チャネル型の第１トランジスタ、第２トランジスタおよび第３トランジスタと、
第１入力端子、第２入力端子および出力端子と、
第１容量素子と
を有し、
前記第１トランジスタは、前記第１入力端子の電圧と第１電圧線の電圧との電位差またはそれに対応する電位差に応じて前記出力端子と前記第１電圧線との電気的な接続を継断するようになっており、
前記第２トランジスタは、前記第３トランジスタのソースまたはドレインである第１端子の電圧と、前記出力端子の電圧との電位差またはそれに対応する電位差に応じて第２電圧線と前記出力端子との電気的な接続を継断するようになっており、
前記第３トランジスタは、前記第１入力端子の電圧と、前記第２入力端子を介して、当該第３トランジスタのソースおよびドレインのうち前記第１端子とは異なる端子である第２端子に入力される電圧との電位差またはそれに対応する電位差に応じて前記第２トランジスタのゲートと前記第２端子との電気的な接続を継断するようになっており、
前記第１容量素子は、前記第２トランジスタのゲートと、前記第２トランジスタのソースおよびドレインのうち前記第２電圧線側の端子とは異なる端子に接続されている
表示装置。
【請求項７】
行状に配置された複数の走査線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
各画素を駆動する駆動部と
を備え、
前記駆動部は、前記走査線ごとに設けられた複数のインバータ回路を有し、
前記インバータ回路は、
互いに同一チャネル型の第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタおよび第５トランジスタと、
第１入力端子、第２入力端子および出力端子と、
容量素子と
を備え、
前記第１トランジスタは、前記第１入力端子の電圧と第１電圧線の電圧との電位差またはそれに対応する電位差に応じて前記第５トランジスタのゲートと前記第１電圧線との電気的な接続を継断するようになっており、
前記第２トランジスタは、前記第３トランジスタのソースまたはドレインである第１端子の電圧と、前記第５トランジスタのゲート電圧との電位差またはそれに対応する電位差に応じて第２電圧線と前記第５トランジスタのゲートとの電気的な接続を継断するようになっており、
前記第３トランジスタは、前記第１入力端子の電圧と、前記第２入力端子を介して、当該第３トランジスタのソースおよびドレインのうち前記第１端子とは異なる端子である第２端子に入力される電圧との電位差またはそれに対応する電位差に応じて前記第２トランジスタのゲートと前記第２端子との電気的な接続を継断するようになっており、
前記第４トランジスタは、前記第１入力端子の電圧と第４電圧線の電圧との電位差またはそれに対応する電位差に応じて前記出力端子と前記第４電圧線との電気的な接続を継断するようになっており、
前記第５トランジスタは、当該第５トランジスタのゲート電圧と、前記出力端子の電圧との電位差またはそれに対応する電位差に応じて第５電圧線と前記出力端子との電気的な接続を継断するようになっており、
前記容量素子は、前記第２トランジスタのゲートと前記第２トランジスタのソースおよびドレインのうち前記出力端子側の端子との間に挿入されている
表示装置。
【請求項８】
前記駆動回路は、前記走査線ごとに前記インバータ回路を有するとともに、各インバータ回路の出力端子から出力される信号またはそれに対応する信号を前記走査線に出力するようになっており、さらに、ｉ−ｘ（１≦ｉ≦Ｎ、１≦ｘ≦ｉ−１、Ｎは前記走査線の本数）段目の走査線に対応して設けられたインバータ回路の出力端子から出力される信号もしくはそれに対応する信号を反転させた反転信号を、ｉ段目の走査線に対応して設けられたインバータ回路の第２入力端子に入力するようになっている
請求項６または請求項７に記載の表示装置。
【請求項９】
各前記画素は、
発光素子と、
信号電圧を書き込む書き込みトランジスタと、
前記信号電圧に応じて、前記発光素子への駆動電流を制御する駆動トランジスタと
を備える
請求項６または請求項７記載の表示装置。
【請求項１０】
前記各走査線は、複数の前記画素のうち、対応する行の前記画素の前記書き込みトランジスタにそれぞれ接続されている
請求項９記載の表示装置。
【請求項１１】
前記発光素子は、有機ＥＬ素子である
請求項９記載の表示装置。