【手続補正書】
【提出日】平成26年9月1日(2014.9.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面上に設けられた第１のゲート電極及び第２のゲート電極と、
ゲート絶縁膜を介して、前記第１のゲート電極と重なる領域と、前記第２のゲート電極と重なる領域と、前記第１のゲート電極及び第２のゲート電極と重ならない領域と、を有する酸化物半導体膜と、
前記第１のゲート電極の一部及び前記酸化物半導体膜の一部と重なるソース電極又はドレイン電極の一方と、
前記第２のゲート電極の一部及び前記酸化物半導体膜の一部と重なるソース電極又はドレイン電極の他方と、
前記ゲート絶縁膜、前記第１のゲート電極、前記第２のゲート電極、前記酸化物半導体膜、前記ソース電極又はドレイン電極の一方、及び前記ソース電極又はドレイン電極の他方を覆い、前記酸化物半導体膜と接する絶縁膜と、
を有することを特徴とする半導体装置。
【請求項２】
絶縁表面上に設けられた第１のトランジスタ及び第２のトランジスタを有する半導体装置であり、
前記第１のトランジスタは、
前記絶縁表面上に設けられた第１のゲート電極及び第２のゲート電極と、
ゲート絶縁膜を介して、前記第１のゲート電極と重なる領域と、前記第２のゲート電極と重なる領域と、前記第１のゲート電極及び第２のゲート電極と重ならない領域と、を有する第１の酸化物半導体膜と、
前記第１のゲート電極の一部及び前記第１の酸化物半導体膜の一部と重なる第１のソース電極又は第１のドレイン電極の一方と、
前記第２のゲート電極の一部及び前記第１の酸化物半導体膜の一部と重なる第１のソース電極又は第１のドレイン電極の他方と、
前記ゲート絶縁膜、前記第１のゲート電極、前記第２のゲート電極、前記第１の酸化物半導体膜、前記第１のソース電極又は第１のドレイン電極の一方、及び前記第１のソース電極又は第１のドレイン電極の他方を覆い、前記第１の酸化物半導体膜と接する絶縁膜と、
を有し、
前記第２のトランジスタは、
前記絶縁表面上に設けられた第３のゲート電極と、
前記ゲート絶縁膜を介して、前記第３のゲート電極と重なる領域を有する第２の酸化物半導体膜と、
前記第３のゲート電極の一部及び前記第２の酸化物半導体膜の一部と重なる第２のソース電極及び第２のドレイン電極と、
前記ゲート絶縁膜、前記第３のゲート電極、前記第２の酸化物半導体膜、前記第２のソース電極、及び前記第２のドレイン電極を覆い、前記第２の酸化物半導体膜と接する前記絶縁膜と、
を有することを特徴とする半導体装置。
【請求項３】
絶縁表面上に、複数の画素を有する画素部、及び、前記画素部を駆動する駆動回路を有する表示装置であり、
前記複数の画素はそれぞれ、発光素子と、前記発光素子の電流を制御する電流制御素子と、前記電流制御素子のオン及びオフを制御するスイッチング素子とを有し、
前記電流制御素子はトランジスタを有し、
前記トランジスタは、
前記絶縁表面上に設けられた第１のゲート電極及び第２のゲート電極と、
ゲート絶縁膜を介して、前記第１のゲート電極と重なる領域と、前記第２のゲート電極と重なる領域と、前記第１のゲート電極及び第２のゲート電極と重ならない領域と、を有する酸化物半導体膜と、
前記第１のゲート電極の一部及び前記酸化物半導体膜の一部と重なるソース電極又はドレイン電極の一方と、
前記第２のゲート電極の一部及び前記酸化物半導体膜の一部と重なるソース電極又はドレイン電極の他方と、
前記ゲート絶縁膜、前記第１のゲート電極、前記第２のゲート電極、前記酸化物半導体膜、前記ソース電極又はドレイン電極の一方、及びソース電極又はドレイン電極の他方を覆い、前記酸化物半導体膜と接する絶縁膜と、を有することを特徴とする表示装置。
【請求項４】
絶縁表面上に、複数の画素を有する画素部、及び、前記画素部を駆動する駆動回路を有する表示装置であり、
前記複数の画素はそれぞれ第１のトランジスタを有し、
前記第１のトランジスタは、
前記絶縁表面上に設けられた第１のゲート電極及び第２のゲート電極と、
ゲート絶縁膜を介して、前記第１のゲート電極と重なる領域と、前記第２のゲート電極と重なる領域と、前記第１のゲート電極及び第２のゲート電極と重ならない領域と、を有する第１の酸化物半導体膜と、
前記第１のゲート電極の一部及び前記第１の酸化物半導体膜の一部と重なる第１のソース電極又は第１のドレイン電極の一方と、
前記第２のゲート電極の一部及び前記第１酸化物半導体膜の一部と重なる第１のソース電極又は第１のドレイン電極の他方と、
前記ゲート絶縁膜、前記第１のゲート電極、前記第２のゲート電極、前記第１の酸化物半導体膜、前記第１のソース電極又は第１のドレイン電極の一方、及び前記第１のソース電極又は第１のドレイン電極の他方を覆い、前記第１の酸化物半導体膜と接する絶縁膜と、を有し、
前記駆動回路は第２のトランジスタを有し、
前記第２のトランジスタは、
前記絶縁表面上に設けられた第３のゲート電極と、
前記ゲート絶縁膜を介して、前記第３のゲート電極と重なる領域を有する第２の酸化物半導体膜と、
前記第３のゲート電極の一部及び前記第２の酸化物半導体膜の一部と重なる第２のソース電極及び第２のドレイン電極と、
前記ゲート絶縁膜、前記第３のゲート電極、前記第２の酸化物半導体膜、前記第２のソース電極、及びドレイン電極を覆い、前記第２の酸化物半導体膜と接する絶縁膜と、を有することを特徴とする表示装置。
【請求項５】
請求項４において、前記複数の画素はそれぞれ発光素子を有することを特徴とする表示装置。
【請求項６】
絶縁表面上に、複数の画素を有する画素部、及び、前記画素部を駆動する駆動回路を有する表示装置であり、
前記複数の画素はそれぞれ、発光素子と、前記発光素子の電流を制御する電流制御素子と、前記電流制御素子のオン及びオフを制御するスイッチング素子とを有し、
前記電流制御素子は第１のトランジスタを有し、
前記第１のトランジスタは、
前記絶縁表面上に設けられた第１のゲート電極及び第２のゲート電極と、
ゲート絶縁膜を介して、前記第１のゲート電極と重なる領域と、前記第２のゲート電極と重なる領域と、前記第１のゲート電極及び第２のゲート電極と重ならない領域と、を有する第１の酸化物半導体膜と、
前記第１のゲート電極の一部及び前記第１の酸化物半導体膜の一部と重なる第１のソース電極又は第１のドレイン電極の一方と、
前記第２のゲート電極の一部及び前記第１酸化物半導体膜の一部と重なる第１のソース電極又は第１のドレイン電極の他方と、
前記ゲート絶縁膜、前記第１のゲート電極、前記第２のゲート電極、前記第１の酸化物半導体膜、前記第１のソース電極又は第１のドレイン電極の一方、及び前記第１のソース電極又は第１のドレイン電極の他方を覆い、前記第１の酸化物半導体膜と接する絶縁膜と、
を有し、
前記駆動回路は第２のトランジスタを有し、
前記第２のトランジスタは、
前記絶縁表面上に設けられた第３のゲート電極と、
前記ゲート絶縁膜を介して、前記第３のゲート電極と重なる第２の酸化物半導体膜と、
前記第３のゲート電極の一部及び前記第２の酸化物半導体膜の一部と重なる第２のソース電極及び第２のドレイン電極と、
前記ゲート絶縁膜、前記第３のゲート電極、前記第２の酸化物半導体膜、前記第２のソース電極、及びドレイン電極を覆い、前記第２の酸化物半導体膜と接する絶縁膜と、
を有することを特徴とする表示装置。
【請求項７】
請求項３乃至請求項６のいずれか一項において、
前記駆動回路は、ソースドライバ及びゲートドライバであることを特徴とする表示装置。