(57)【要約】【課題】微細パターンを形成する場合であっても、アスペクト比の高いマスクが倒れることを抑制すること。【解決手段】半導体装置の製造方法は、加工対象を形成する加工対象形成工程と、加工対象上に、第１マスク及び第１マスクの一方の側面側を支持する第１支持体を形成する第１マスク形成工程と、第１マスク及び第１支持体をマスクとして用いて加工対象を加工する第１加工工程と、加工対象及び第１マスクの他方の側面側を支持する第２支持体を形成する第２支持体形成工程と、第１支持体を除去する第１支持体除去工程と、第１マスク及び第２支持体をマスクとして用いて加工対象を加工する第２加工工程と、を含む。【選択図】図３
2013012620.tif 000002
【特許請求の範囲】
【請求項１】
加工対象を形成する加工対象形成工程と、
前記加工対象上に、第１マスク及び前記第１マスクの一方の側面側を支持する第１支持体を形成する第１マスク形成工程と、
前記第１マスク及び前記第１支持体をマスクとして用いて前記加工対象を加工する第１加工工程と、
前記加工対象及び前記第１マスクの他方の側面側を支持する第２支持体を形成する第２支持体形成工程と、
前記第１支持体を除去する第１支持体除去工程と、
前記第１マスク及び前記第２支持体をマスクとして用いて前記加工対象を加工する第２加工工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１マスク形成工程において、前記第１マスクとして、前記第１支持体の両側面に２つのマスクを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１マスク形成工程において、前記第１マスクは前記第１支持体のサイドウォールとして形成することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第２加工工程後において、少なくとも前記加工対象の前記一方の側面側を支持する第３支持体を形成する第３支持体形成工程をさらに含むことを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記第１加工工程及び前記第２加工工程のうち少なくとも１つの工程において、前記加工対象の露出面から下面まで前記加工対象を除去することを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記第１加工工程及び前記第２加工工程のうち少なくとも１つの工程において、前記加工対象の下部を残存させるように、前記加工対象の露出面における上部の一部を除去することを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記第１マスク形成工程前において、第１方向に延在する線状の前記加工対象を形成する加工対象加工工程をさらに含み、
前記第１マスク形成工程において、前記第１マスク及び前記第１支持体は、前記第１方向と交差する第２方向に延在する線状に形成することを特徴とする請求項１〜６のいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記加工対象形成工程前において、前記第１方向に延在する第４支持体を形成する第４支持体形成工程をさらに含み、
前記加工対象加工工程において、前記加工対象は、前記第４支持体のサイドウォールとして形成することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１方向と前記第２方向とは直交することを特徴とする請求項７又は８に記載の半導体装置の製造方法。
【請求項１０】
前記第１加工工程後において、前記第１マスクの他方の側面側に第２マスクを形成する第２マスク形成工程と、
前記第１マスク、前記第１支持体及び前記第２マスクをマスクとして前記加工対象を加工する第３加工工程と、をさらに含み、
前記第１加工工程において、前記加工対象の第１露出面に第１凹部を形成するように、前記加工対象の前記第１露出面における上部の一部を除去し、
前記第２マスク形成工程において、前記第２マスクは、前記第１凹部の底部の一部を覆うと共に、前記第１凹部の底部の残部を露出するように形成され、
前記第３加工工程において、前記加工対象の前記第１凹部の前記残部を除去することを特徴とする請求項１〜９のいずれか一項に記載の半導体装置の製造方法。
【請求項１１】
前記第３加工工程において前記加工対象を除去した領域に第５支持体を形成する第５支持体形成工程と、
前記加工対象が露出するように、前記第１支持体を除去する第１支持体除去工程と、
前記第１支持体除去工程により露出した前記加工対象の第２露出面に第２凹部を形成するように、前記加工対象の前記第２露出面における上部の一部を除去する第４加工工程と、
前記第２凹部の底部の一部を覆うと共に、前記第２凹部の底部の残部を露出するように、前記第１マスクの前記一方の側面側に第３マスクを形成する第３マスク形成工程と、
前記第３マスク、前記第１マスク、前記第２マスク及び前記第５支持体をマスクとして用いて、前記加工対象の前記第２凹部の前記残部を除去する第５加工工程と、
をさらに含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第２マスク形成工程及び前記第３マスク形成工程において、第２マスク及び前記第３マスクは、前記第１マスク及び前記加工対象の前記第１凹部又は前記第２凹部の側面のサイドウォールとして形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
第５加工工程後において、前記第５加工工程において前記加工対象を除去した領域に第６支持体を形成する第６支持体形成工程をさらに含むことを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
【請求項１４】
前記加工対象の加工が終わった後において、前記加工対象が露出するように前記第１マスクを除去する第１マスク除去工程をさらに含むことを特徴とする請求項１〜１３のいずれか一項に記載の半導体装置の製造方法。
【請求項１５】
前記第１マスク除去工程において、前記第１マスク除去工程により露出した前記加工対象の上面において面一となるように、前記加工対象の周囲にある要素を部分的に除去することを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記第１マスク除去工程後において、露出した前記加工対象の上面と電気的に接続する相変化材料を形成する相変化材料形成工程と、
前記相変化材料上に前記相変化材料と電気的に接続する導体を形成する導体形成工程をさらに含み、
前記加工対象の材料は導体であることを特徴とする請求項１４又は１５に記載の半導体装置の製造方法。
【請求項１７】
前記第１マスク除去工程後において、前記第１マスク除去工程により露出した前記加工対象の一部を除去する第６加工工程をさらに含み、
前記相変化材料形成工程において、前記相変化材料は前記第６加工工程において前記加工対象を除去した部分に形成することを特徴とする請求項１４〜１６のいずれか一項に記載の半導体装置の製造方法。
【請求項１８】
前記相変化材料形成工程において、前記相変化材料の上面とその周囲の要素とは面一であることを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記加工対象形成工程前に、電極パッドを形成する電極パッド形成工程をさらに含み、
前記加工対象は導体であり、
前記加工対象形成工程において、前記電極パッドと電気的に接続するように前記加工対象を形成することを特徴とする請求項１〜１８のいずれか一項に記載の半導体装置の製造方法。
【請求項２０】
前記電極パッド形成工程において、複数の電極パッドを格子状に点在するように形成し、
前記加工対象形成工程後において、前記第１方向に沿って配列した電極パッドの列に沿って延在するように、前記加工対象を線状に形成することを特徴とする請求項１９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細なパターンを形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の微細化に伴い、ダブルパターニング技術が開発されている。ダブルパターニング技術とは、微細な回路パターンを作製する技術であり、作製予定の回路パターンを２つに分割して露光する技術である。ダブルパターニング技術においては、サイドウォールをエッチングマスクとして利用して、微細パターンを形成する方法が知られている（例えば、特許文献１参照）。
【０００３】
図２１〜図２２に、背景技術に係る微細パターンの形成方法を説明するための概略工程図（特許文献１の図１（ａ）〜（ｆ）に相当する図含む）を示す。図２１〜図２２において、左図の（Ｚ）図は、半導体装置の概略上面図である。図２１の左上に（Ｚ）図における方向を示す。（Ｚ）図においては、横方向がＸ方向、縦方向がＹ方向、そして図面に対して垂直方向がＺ方向である。中央の（Ｘ）図は左側の（Ｚ）図のＸ−Ｘ線に沿った概略断面図であり、右図の（Ｙ）図は（Ｚ）図のＹ−Ｙ線に沿った概略断面図である。図２１（ａ）においては、半導体基板９１、加工対象膜９２、及び第１層間絶縁膜９３が積層している。ここでは、加工対象膜９２の微細パターンを形成する方法を例にして背景技術を説明する。
【０００４】
まず、第１層間絶縁膜９３をエッチングして両側に開口９４を形成し、これにより層間絶縁膜ライン９３ａを形成する（図２１（ｂ））。次に、加工対象膜９２及び層間絶縁膜ライン９３ａ上にエッチングマスク膜９５を形成する（図２１（ｃ））。次に、エッチングマスク膜９５をエッチバックすることにより層間絶縁膜ライン９３ａのサイドウォールを形成する（図２１（ｄ））。このサイドウォールは、層間絶縁膜ライン９３ａの側壁に沿うエッチングマスク９５ａとなる。次に、２つのエッチングマスク９５ａ間の層間絶縁膜ライン９３ａをエッチングにより除去する（図２２（ｅ））。次に、エッチングマスク９５ａをマスクとして加工対象膜９２をエッチングして、微細パターン９２ａを形成する（図２２（ｆ））。最後に、エッチングマスク９５ａを除去し、微細パターンの周りに第２層間絶縁膜９６を形成する（図２２（ｇ））。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１５６２８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下の分析は、本発明の観点から与えられる。
【０００７】
特許文献１に記載されているような、図２１〜図２２に示す方法においては、図２２（ｆ）に示す状態において、微細パターン９２ａ上にエッチングマスク９５ａが存在することになる。このとき、例えば微細パターン９２ａの膜厚は加工対象膜９２の膜厚であり、またエッチングマスク９５ａは第１層間絶縁膜９３のサイドウォールとして形成されるので、微細パターン９２ａ及びエッチングマスク９５ａの合計膜厚ｔは、各膜の膜厚に依存することになる（例えば合計膜厚ｔ２００ｎｍ）。したがって、微細パターン９２ａの幅ｗが微細になればなるほど（例えば幅ｗ１０ｎｍ〜３０ｎｍ）、微細パターン９２ａとエッチングマスク９５ａの合体パターンのアスペクト比（例えば、膜厚ｔ及び幅ｗが上記例の場合７〜２０）は高くなる。このため、微細パターン９２ａ及びエッチングマスク９５ａの合体パターンは、不安定となり、倒れてしまうおそれがある。このことは、図２２（ｅ）に示すようなエッチングマスクのみの状態においても起こりうる。
【課題を解決するための手段】
【０００８】
本発明の第１視点によれば、加工対象を形成する加工対象形成工程と、加工対象上に、第１マスク及び第１マスクの一方の側面側を支持する第１支持体を形成する第１マスク形成工程と、第１マスク及び第１支持体をマスクとして用いて加工対象を加工する第１加工工程と、加工対象及び第１マスクの他方の側面側を支持する第２支持体を形成する第２支持体形成工程と、第１支持体を除去する第１支持体除去工程と、第１マスク及び第２支持体をマスクとして用いて加工対象を加工する第２加工工程と、を含む半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明においては、第１マスクは、少なくとも第１マスク及び第２マスクのうちいずれかによって支持されている。これにより、加工対象をアスペクト比の高い形状に加工する際に、第１マスクのアスペクト比が高くなる場合であっても、第１マスクが倒れることを抑制することができる。また、アスペクト比が高い形状に加工対象を加工した後であっても、加工対象は第２支持体に支持されているので加工対象が倒れることも抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態に係る半導体装置の製造方法で製造する半導体装置の概略断面図。
【図２】本発明の第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図３】本発明の第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図４】本発明の第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図５】本発明の第２実施形態に係る半導体装置の製造方法で製造する半導体装置の概略断面図。
【図６】本発明の第２実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図７】本発明の第２実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図８】本発明の第２実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図９】本発明の第３実施形態に係る半導体装置の製造方法で製造する半導体装置の概略断面図。
【図１０】本発明の第３実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図１１】本発明の第３実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図１２】本発明の第３実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図１３】本発明の第３実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図１４】本発明の第３実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図１５】本発明の第４実施形態に係る半導体装置の製造方法で製造する半導体装置の概略断面図。
【図１６】本発明の第４実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図１７】本発明の第５実施形態に係る半導体装置の製造方法で製造する半導体装置の概略断面図。
【図１８】本発明の第５実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図１９】本発明の第５実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図２０】本発明の第５実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図２１】背景技術を説明するための概略工程図。
【図２２】背景技術を説明するための概略工程図。
【発明を実施するための形態】
【００１１】
上記第１視点について、第１実施形態を例にして、図１以下の符号を付して説明する。なお、符号は理解を容易にするために付するものであり、図示の形態に限定することを意図するものではない。半導体装置１の製造方法は、加工対象１２を形成する加工対象形成工程と、加工対象１２上に、第１マスク１５ａ及び第１マスクの一方の側面側を支持する第１支持体１３ａを形成する第１マスク形成工程と、第１マスク１５ａ及び第１支持体１３ａをマスクとして用いて加工対象１２を加工する第１加工工程と、加工対象１２及び第１マスク１５ａの他方の側面側を支持する第２支持体１６を形成する第２支持体形成工程と、第１支持体１３ａを除去する第１支持体除去工程と、第１マスク１５ａ及び第２支持体１６をマスクとして用いて加工対象１２を加工する第２加工工程と、を含む。
【００１２】
上記第１視点の好ましい形態を以下に記載する。
【００１３】
上記第１視点の好ましい形態によれば、第１マスク形成工程において、第１マスクとして、第１支持体の両側面に２つのマスクを形成する。
【００１４】
上記第１視点の好ましい形態によれば、第１マスク形成工程において、第１マスクは第１支持体のサイドウォールとして形成する。
【００１５】
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、第２加工工程後において、少なくとも加工対象の一方の側面側を支持する第３支持体を形成する第３支持体形成工程をさらに含む。
【００１６】
上記第１視点の好ましい形態によれば、第１加工工程及び第２加工工程のうち少なくとも１つの工程において、加工対象の露出面から下面まで加工対象を除去する。
【００１７】
上記第１視点の好ましい形態によれば、第１加工工程及び第２加工工程のうち少なくとも１つの工程において、加工対象の下部を残存させるように、加工対象の露出面における上部の一部を除去する。
【００１８】
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、第１マスク形成工程前において、第１方向に延在する線状の加工対象を形成する加工対象加工工程をさらに含む。第１マスク形成工程において、第１マスク及び第１支持体は、第１方向と交差する第２方向に延在する線状に形成する。
【００１９】
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、加工対象形成工程前において、第１方向に延在する第４支持体を形成する第４支持体形成工程をさらに含む。加工対象加工工程において、加工対象は、第４支持体のサイドウォールとして形成する。
【００２０】
上記第１視点の好ましい形態によれば、第１方向と第２方向とは直交する。
【００２１】
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、第１加工工程後において、第１マスクの他方の側面側に第２マスクを形成する第２マスク形成工程と、第１マスク、第１支持体及び第２マスクをマスクとして加工対象を加工する第３加工工程と、をさらに含む。第１加工工程において、加工対象の第１露出面に第１凹部を形成するように、加工対象の第１露出面における上部の一部を除去する。第２マスク形成工程において、第２マスクは、第１凹部の底部の一部を覆うと共に、第１凹部の底部の残部を露出するように形成される。第３加工工程において、加工対象の第１凹部の残部を除去する。
【００２２】
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、第３加工工程において加工対象を除去した領域に第５支持体を形成する第５支持体形成工程と、加工対象が露出するように、第１支持体を除去する第１支持体除去工程と、第１支持体除去工程により露出した加工対象の第２露出面に第２凹部を形成するように、加工対象の第２露出面における上部の一部を除去する第４加工工程と、第２凹部の底部の一部を覆うと共に、第２凹部の底部の残部を露出するように、第１マスクの一方の側面側に第３マスクを形成する第３マスク形成工程と、第３マスク、第１マスク、第２マスク及び第５支持体をマスクとして用いて、加工対象の第２凹部の残部を除去する第５加工工程と、をさらに含む。
【００２３】
上記第１視点の好ましい形態によれば、第２マスク形成工程及び第３マスク形成工程において、第２マスク及び第３マスクは、第１マスク及び加工対象の第１凹部又は第２凹部の側面のサイドウォールとして形成する。
【００２４】
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、第５加工工程後において、第５加工工程において加工対象を除去した領域に第６支持体を形成する第６支持体形成工程をさらに含む。
【００２５】
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、加工対象の加工が終わった後において、加工対象が露出するように第１マスクを除去する第１マスク除去工程をさらに含む。
【００２６】
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、第１マスク除去工程において、第１マスク除去工程により露出した加工対象の上面において面一となるように、加工対象の周囲にある要素を部分的に除去する。
【００２７】
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、第１マスク除去工程後において、露出した加工対象の上面と電気的に接続する相変化材料を形成する相変化材料形成工程と、相変化材料上に相変化材料と電気的に接続する導体を形成する導体形成工程をさらに含む。加工対象の材料は導体である。
【００２８】
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、第１マスク除去工程後において、第１マスク除去工程により露出した加工対象の一部を除去する第６加工工程をさらに含む。相変化材料形成工程において、相変化材料は第６加工工程において加工対象を除去した部分に形成する。
【００２９】
上記第１視点の好ましい形態によれば、相変化材料形成工程において、相変化材料の上面とその周囲の要素とは面一である。
【００３０】
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、電極パッドを形成する電極パッド形成工程をさらに含む。加工対象は、導体である。加工対象形成工程において、電極パッドと電気的に接続するように加工対象を形成する。
【００３１】
上記第１視点の好ましい形態によれば、電極パッド形成工程において、複数の電極パッドを格子状に点在するように形成する。加工対象形成工程後において、第１方向に沿って配列した電極パッドの列に沿って延在するように、加工対象を線状に形成する。
【００３２】
［第１実施形態］
本発明の第１実施形態に係る半導体装置の製造方法について説明する。まず、第１実施形態に係る半導体装置の製造方法で製造する半導体装置について説明する。図１に、第１実施形態に係る半導体装置の製造方法で製造する半導体装置の概略断面図を示す。半導体装置１は、半導体基板１１と、半導体基板１１上に形成された微細パターンとしての第１材料膜フィン１２ｂと、半導体基板１１上、第１材料膜フィン１２ｂの周囲に形成された第１埋め込み膜１６及び第２埋め込み膜１９と、を備える。図１に示す形態において、第１材料膜フィン１２ｂは２つ形成されている。第１材料膜フィン１２ｂの幅Ｔ３は、高さＨ１に対して小さく、アスペクト比が高くなっている（例えばＨ１／Ｔ３が３以上）。例えば、Ｙ方向に２本組みとして形成される第１材料膜フィン１２ｂは、Ｙ方向に５０ｎｍ隔てて、幅Ｔ３１０ｎｍ、高さＨ１４０ｎｍとすることができる。
【００３３】
次に、半導体装置１を製造する方法について説明する。図２〜図４に、本発明の第１実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。図２以下の概略工程図において、左図の（Ｚ）図は、半導体装置の概略上面図である。（ａ）図の左上に（Ｚ）図における方向を示す。（Ｚ）図においては、横方向がＸ方向、縦方向がＹ方向、そして図面に対して垂直方向がＺ方向となっている。中央の（Ｘ）図は左側の（Ｚ）図のＸ−Ｘ線に沿った概略断面図であり、右図の（Ｙ）図は（Ｚ）図のＹ−Ｙ線に沿った概略断面図である。
【００３４】
まず、半導体基板１１を準備する。次に、半導体基板１１上に、微細パターン（例えば、微細な幅を有するフィン状体）を形成する基となる膜厚Ｔ１の第１材料膜１２（特許請求の範囲にいう「加工対象」）を形成する。第１材料膜１２の材料としては、例えば、金属、半導体、絶縁体等を使用することができる。例えば、図１に示す第１材料膜フィン１２ｂが電極である半導体装置１１を製造する場合、第１材料膜１２は膜厚Ｔ１５０ｎｍの窒化チタン膜とすることができる。
【００３５】
次に、第１材料膜１２上に、膜厚Ｔ２の第１マスク膜１３を形成する（図２（ａ））。第１マスク膜１３は、第２マスク膜を形成するための基体となるものである。例えば、第１マスク膜１３としては、膜厚Ｔ２５０ｎｍのシリコン酸化膜を使用することができる。膜厚Ｔ２は、後述する第２マスク膜サイドウォール１５ａの高さとなる。そこで、膜厚Ｔ２は、第２マスク膜サイドウォール１５ａがマスクとして機能可能な高さ、例えば第２マスク膜サイドウォール１５ａがエッチングにより膜減りしてもマスクとして機能する高さを設定すると好ましい。
【００３６】
次に、第１マスク膜１３上に、第１マスク膜１３を成形するためのレジストマスクを形成する（不図示）。次に、このレジストマスクを用いて、第１マスク膜１３を部分的にエッチング除去して第１開口部１４を形成すると共に、これにより第１マスク膜１３をライン状（帯状）に成形した第１マスク膜ライン１３ａ（特許請求の範囲にいう「第１支持体」）を形成する。次に、第１マスク膜１３上のレジストマスクを除去する（図２（ｂ））。図２に示す形態において、第１マスク膜ライン１３ａは、Ｘ方向（図２左上の方向図参照）に延在し、Ｙ方向に幅Ｗ１を有する。上記レジストマスクのＹ方向の幅が第１マスク膜ライン１３ａの幅Ｗ１となる。また、幅Ｗ１は、図１に示す２つの第１材料膜フィン１２ｂ間の間隔となる。第１マスク膜１３の幅Ｗ１は、例えば、５０ｎｍとすることができる。
【００３７】
次に、第１材料膜１２を成形するためのマスクの基となる第２マスク膜１５を形成する。第２マスク膜１５は、第１開口部１４を埋め込まないように、及び第１マスク膜ライン１３ａを覆うように、第１材料膜１２の露出面、第１マスク膜ライン１３ａの側面及び上面に沿って形成される（図２（ｃ））。第２マスク膜１５の材料は、第１材料膜１２を成形するためのマスクとして機能する材料を用いることができる。本実施形態においては、例えば、第２マスク膜１５は、タングステンで形成することができる。第２マスク膜１５の膜厚Ｔ３は、例えば１０ｎｍとすることができる。第２マスク膜１５の膜厚Ｔ３は、図１に示す第１材料膜フィン１２ｂの幅となる。したがって、第２マスク膜１５の膜厚Ｔ３は、第１材料膜１２を成形する幅に応じて設定すると好ましい。
【００３８】
次に、第２マスク膜１５をエッチバックして、第１材料膜１２の上面及び第１マスク膜ライン１３ａの上面を露出させると共に、第１マスク膜ライン１３ａの側壁に沿ってＸ方向に延在し、幅Ｔ３、高さＴ２を有する第２マスク膜サイドウォール１５ａ（特許請求の範囲にいう「第１マスク」）を形成する（図２（ｄ）；第１マスク形成工程）。第２マスク膜サイドウォール１５ａのパターンは、図１に示す第１材料膜フィン１２ｂを形成するためのパターンに対応する。
【００３９】
次に、第２マスク膜サイドウォール１５ａ及び第１マスク膜ライン１３ａをマスクにして、半導体基板１１が露出するように第１開口部１４に露出した第１材料膜１２をエッチングして（第１エッチング）、第１材料膜ライン１２ａを形成する（図３（ｅ）；第１加工工程）。第１材料膜ライン１２ａは、幅（Ｗ＋Ｔ３×２）、高さＴ２を有し、Ｘ方向に延在する。
【００４０】
次に、第１開口部１４を埋め込むように埋め込み膜を成膜する。次に、第１マスク膜ライン１３ａ及び第２マスク膜サイドウォール１５ａの上面を露出させるように、ＣＭＰ（Chemical Mechanical Polishing）法等を用いて、第１マスク膜ライン１３ａ及び第２マスク膜サイドウォール１５ａ上の埋め込み膜を研磨除去して、第１開口部１４を埋め込む第１埋め込み膜１６（特許請求の範囲にいう「第２支持体」）を形成する（図３（ｆ）；第２支持体形成工程）。第１埋め込み膜１６は、エッチバック法などを用いて形成してもよい。第１埋め込み膜１６の材料としては、後のエッチング工程において、第１マスク膜ライン１３ａをエッチングする際のマスクとなることができる材料を用いると好ましい。例えば、上記例においては、第１埋め込み膜１６の材料としてシリコン窒化膜を用いることができる。
【００４１】
次に、第２マスク膜サイドウォール１５ａ及び第１埋め込み膜１６をマスクにして、第１材料膜ライン１２ａの上面が露出するように、選択的に第１マスク膜ライン１３ａをエッチング除去する（図３（ｇ）；第１支持体除去工程）。第１マスク膜ライン１３ａが除去されることにより、第２マスク膜サイドウォール１５ａ及び第１材料膜ライン１２ａによって、第２開口部１７が形成される。
【００４２】
次に、第２マスク膜サイドウォール１５ａ及び第１埋め込み膜１６をマスクにして、半導体基板１１が露出するように、第２開口部１７から露出した第１材料膜ライン１２ａを部分的にエッチング（第２エッチング）して第３開口部１８を形成する。これにより、第１材料膜ライン１２ａが成形され、第１材料膜フィン１２ｂが形成される（図３（ｈ）；第２加工工程）。第１材料膜１２は、第１エッチング（図３（ｅ））及び第２エッチングにより、平面上、第２マスク膜サイドウォール１５ａのパターンが転写され、Ｙ方向に幅Ｔ３を有し、Ｘ方向に延在し、高さＴ１を有するフィン状に加工されることになる。
【００４３】
次に、少なくとも、第２開口部１７及び第３開口部１８を埋め込む第２埋め込み膜１９（特許請求の範囲にいう「第３支持体」）を形成する（図４（ｉ）；第３支持体形成工程）。第２埋め込み膜１９の材料としては、次のＣＭＰ工程で、第１埋め込み膜１６と同時に削り込めるよう、第１埋め込み膜１６と同じ材料（例えばシリコン窒化膜）を用いると好ましい。
【００４４】
次に、第２埋め込み膜１９、第２マスク膜サイドウォール１５ａ及び第１埋め込み膜１６を、ＣＭＰ法を用いて研磨除去して、半導体装置１を作製する（図４（ｊ）；第１マスク除去工程）。この研磨除去は、第２マスク膜サイドウォール１５ａを除去し、第１材料膜フィン１２ｂが露出するまで行う。図４（ｊ）に示す形態においては、第１材料膜フィン１２ｂ上部を削りこみ、第１材料膜フィン１２ｂ、第２埋め込み膜１９及び第１埋め込み膜１６の上面が面一になるようにしてある。これにより、例えば、第１材料膜１２の高さＴ１が５０ｎｍであった場合、ＣＭＰ工程により１０ｎｍ削り込み、第１材料膜フィン１２ｂの高さＨ１を４０ｎｍとすることができる。なお、第２埋め込み膜１９、第２マスク膜サイドウォール１５ａ及び第１埋め込み膜１６の除去は、ＣＭＰ法ではなくエッチング法を用いてもよい。
【００４５】
作製しようとする第１材料膜フィン１２ｂの幅が小さい場合、そのエッチングマスクとなる第２マスク膜サイドウォール１５ａの幅Ｔ３も小さくなる。また、第２マスク膜サイドウォール１５ａの高さは、エッチングによる膜減りを考慮して所定の高さＴ２を確保する必要がある。したがって、第２マスク膜サイドウォール１５ａにおける幅Ｔ３に対する高さＴ２のアスペクト比は高くならざるを得ない。仮に、第２マスク膜サイドウォール１５ａのみを単独で形成すると、そのアスペクト比の高さのために倒れてしまう可能性がある。しかしながら、本発明の第１実施形態に係る半導体装置の製造方法によれば、第２マスク膜サイドウォール１５ａは、いずれか一方の側面は支持されているのでアスペクト比が高くとも倒れるおそれがない。例えば、図２（ｄ）及び図３（ｅ）に示す工程においては、第２マスク膜サイドウォール１５ａの一方の側面は第１マスク膜ライン１３ａによって支持されている。したがって、第２マスク膜サイドウォール１５ａが倒れる可能性は低減されている。また、図３（ｇ）及び（ｈ）に示す工程においては、第２マスク膜サイドウォール１５ａの他方の側面は第１埋め込み膜１６によって支持されている。したがって、第２マスク膜サイドウォール１５ａが倒れる可能性は低減されている。特に、図３（ｈ）に示す工程においては、第１材料膜フィン１２ｂと第２マスク膜サイドウォール１５ａとが積層し、全体としてアスペクト比がさらに高くなっている。しかしながら、本発明の第１実施形態に係る半導体装置の製造方法によれば、第１材料膜フィン１２ｂと第２マスク膜サイドウォール１５ａとが両方とも第１埋め込み膜１６によって支持されている。したがって、第１材料膜フィン１２ｂを形成した後であっても第１材料膜フィン１２ｂ及び第２マスク膜サイドウォール１５ａが倒れる可能性を低減させることができる。
【００４６】
［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置の製造方法について説明する。まず、第２実施形態に係る半導体装置の製造方法で製造する半導体装置について説明する。図５に、第２実施形態に係る半導体装置の製造方法で製造する半導体装置の概略断面図を示す。半導体装置２は、半導体基板フィン２１ｂを有する半導体基板１１を備える。図２に示す形態において、半導体基板フィン２１ｂは２つ形成されている。半導体基板フィン２１ｂの幅Ｔ６は、高さＨ２に対して小さく、アスペクト比が高くなっている（例えばＨ２／Ｔ６が３以上）。例えば、Ｙ方向に２本組みとして形成される半導体基板フィン２１ｂは、Ｙ方向に５０ｎｍ隔てて、幅Ｔ３１０ｎｍ、高さＨ２５０ｎｍとすることができる。
【００４７】
次に、半導体装置２を製造する方法について説明する。図６〜図８に、本発明の第２実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。
【００４８】
まず、膜厚Ｔ４である半導体基板２１を準備する。膜厚Ｔ４は、図５に示す半導体基板フィン２１ｂの高さＨ２よりも大きく設定する。次に、第１実施形態における図２（ａ）と同様にして、半導体基板２１上に、膜厚Ｔ５の第１マスク膜２３を形成する（図６（ａ））。図２（ａ）に示す形態とは第１材料膜の有無が異なる。例えば、第１マスク膜２３としては、膜厚Ｔ５５０ｎｍのシリコン酸化膜とすることができる。
【００４９】
次に、第１実施形態における図２（ｂ）と同様にして、幅Ｗ２を有する第１マスク膜ライン２３ａを形成する（図６（ｂ））。第１マスク膜ライン２３ａの両側には第１開口部２４が形成される。第１マスク膜２３の幅Ｗ２は、例えば、５０ｎｍとすることができる。
【００５０】
次に、第１実施形態における図２（ｃ）と同様にして、膜厚Ｔ６を有する第２マスク膜２５を形成する（図６（ｃ））。例えば、第２マスク膜２５は、膜厚Ｔ６１０ｎｍのタングステン膜とすることができる。
【００５１】
次に、第１実施形態における図２（ｄ）と同様にして、幅Ｔ６、高さＴ５を有する第２マスク膜サイドウォール２５ａを形成する（図６（ｄ））。
【００５２】
次に、第１マスク膜ライン２３ａと第２マスク膜サイドウォール２５ａをマスクにして、半導体基板２１を部分的にエッチングして（第１エッチング）、半導体基板２１に第２開口部２１ｃを形成することにより、高さＨ２及び幅（Ｗ２＋Ｔ６×２）を有する半導体基板ライン２１ａを形成する（図７（ｅ））。高さＨ２は、例えば５０ｎｍとすることができる。
【００５３】
次に、第１実施形態における図３（ｆ）と同様にして、第２開口部２１ｃを埋め込むように第１埋め込み膜２６を形成した。第１埋め込み膜２６としては、例えばシリコン窒化膜を用いることができる（図７（ｆ））。
【００５４】
次に、第１実施形態における図３（ｇ）と同様にして、選択的に第１マスク膜ライン２３ａをエッチング除去して、第３開口部２７を形成した（図７（ｇ））。
【００５５】
次に、第１実施形態における図３（ｈ）と同様にして、第２マスク膜サイドウォール２５ａ及び第１埋め込み膜２６をマスクにして、露出された半導体基板ライン２１ａを部分的にエッチング（第２エッチング）して、第４開口部２８を形成することにより半導体基板フィン２１ｂを形成する（図７（ｈ））。半導体基板２１をエッチングする深さＨ３は、半導体基板ライン２１ａの高さＨ２と同等（好ましくは同一）にすると好ましい。これにより、半導体基板フィン２１ｂは、幅Ｔ６、高さＨ２を有することになる。
【００５６】
次に、第２マスク膜サイドウォール２５ａ及び第１埋め込み膜２６を選択的に除去して、半導体基板フィン２１ｂを露出させて、半導体装置２を作製する（図８（ｉ）；第１マスク除去工程）。
【００５７】
第２実施形態によれば、半導体基板フィン２１ｂは、半導体基板２１の一部として一体的に形成されているので、第１実施形態と異なり、側面を支持していた埋め込み膜を除去しても倒れにくい構成となっている。また、第２実施形態においては、第１実施形態と同様にして、図６（ｄ）、図７（ｅ）、（ｇ）及び（ｈ）に示す工程において、第２マスク膜サイドウォール２５ａは一方の側面が第１マスク膜ライン２３ａや第１埋め込み膜２６で支持されているので、倒れる可能性が低減されている。
【００５８】
［第３実施形態］
次に、本発明の第３実施形態に係る半導体装置の製造方法について説明する。まず、第３実施形態に係る半導体装置の製造方法で製造する半導体装置について説明する。図９に、第３実施形態に係る半導体装置の製造方法で製造する半導体装置の概略断面図を示す。（Ｘ）図はＸ方向に沿った概略断面図であり、（Ｙ）図はＹ方向に沿った概略断面図である。半導体装置３は、相変化メモリ（ＰＲＡＭ；Phase-change Random Access Memory）を備える。詳細には、半導体装置３は、素子分離領域５２によって分離された素子形成領域６５を有する半導体基板５１と、半導体基板５１に形成されたソース／ドレイン領域５１ａと、半導体基板５１上に形成されたゲート電極６４と、ゲート層間膜６０を貫通するビット線コンタクトプラグ５８を介してソース／ドレイン領域５１ａと電気的に接続されたビット線５９と、ゲート層間膜６０及びビット線層間膜６１を貫通する電極コンタクトプラグ５７を介してソース／ドレイン領域５１ａと電気的に接続され、電極パッド層間膜３１中に形成された電極パッド３２と、電極パッド３２の上面と電気的に接続された第１下部電極膜柱状体３５ｃと、Ｘ方向に隣接する第１下部電極膜柱状体３５ｃ間に、第１下部電極膜柱状体３５ｃと同じ幅で延在する第１絶縁膜柱状体３３ｃ及び第２絶縁膜柱状体３６ｂと、第１下部電極膜柱状体３５ｃ、第１絶縁膜柱状体３３ｃ及び第２絶縁膜柱状体３６ｂの間を埋める第１埋め込み膜４１及び第２埋め込み膜４４と、第１下部電極膜柱状体３５ｃの上面と電気的に接続された第１相変化材料膜４５と、第１相変化材料膜４５上に形成された上部電極膜４６と、第１相変化材料膜４５及び上部電極膜４６を覆う上部層間膜６２と、上部層間膜６２上に形成された上部配線６３と、を備える。ゲート電極６４は、ゲート絶縁膜５３と、ゲート導電膜５４と、ゲートキャップ膜５５と、サイドウォール５６と、を有する。
【００５９】
第１下部電極膜柱状体３５ｃ、第１相変化材料膜４５及び上部電極膜４６は相変化メモリを構成する。第１相変化材料膜４５として、例えば熱等により抵抗が変化する材料を用いることができ、例えばカルコゲナイドを含有する化合物を用いることができる。第１下部電極膜柱状体３５ｃは、第１相変化材料膜４５との接触面が四角形である柱状形状を有する。半導体装置３の相変化メモリにおいては、第１下部電極膜柱状体３５ｃと第１相変化材料膜４５との接触面積が非常に小さい（例えば１０ｎｍ×１０ｎｍ）ので、書き換え電流を低減することができる。また、第１下部電極膜柱状体３５ｃ自体の体積も小さくなるので、熱損失の低減によっても書き換え電流を低減することができる。
【００６０】
次に、半導体装置３を製造する方法について説明する。図１０〜図１４に、本発明の第３実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。
【００６１】
まず、図１０（ａ）までの製造方法を簡略的に説明する（図示は省略する）。半導体基板５１上に、素子分離領域５２を形成する。素子分離領域５２で区画されて素子形成領域６５が画定される。ゲート絶縁膜５３、ゲート導電膜５４、ゲートキャップ膜５５及びサイドウォール５６を有するゲート電極６４を形成する。ゲート絶縁膜５３、ゲート導電膜５４及びゲートキャップ膜５５をマスクとして、素子形成領域６５に不純物を導入し、ソース／ドレイン領域５１ａを形成する。半導体基板５１上にゲート層間膜６０を形成する。ゲート層間膜６０を貫いてソース／ドレイン領域５１ａと電気的に接続するビット線コンタクトプラグ５８を形成する。ビット線コンタクトプラグ５８と電気的に接続するビット線５９を形成する。ビット線５９上に、ビット線層間膜６１を形成する。ビット線層間膜６１を貫きソース／ドレイン領域５１ａと電気的に接続する電極コンタクトプラグ５７を形成する。電極コンタクトプラグ５７上に、電極パッド層間膜３１を形成する。電極パッド層間膜３１を貫き、電極コンタクトプラグ５７と電気的に接続する電極パッド３２（特許請求の範囲にいう「電極パッド」）を形成する（電極パッド形成工程）。電極パッド３２は、リソグラフィー技術の最小加工寸法Ｆを用いて、Ｘ方向及びＹ方向にそれぞれ２Ｆピッチで、格子状に配置することができる。
【００６２】
次に、電極パッド層間膜３１及び電極パッド３２上に、膜厚Ｔ７を有する第１絶縁膜３３を形成する（図１０（ｂ））。例えば、第１絶縁膜３３は、膜厚Ｔ７６０ｎｍのシリコン酸化膜とすることができる。
【００６３】
次に、第１実施形態における図２（ｂ）と同様にして、Ｘ方向に延在する第１開口部３４を形成して、幅Ｗ３を有する第１絶縁膜ライン３３ａ（特許請求の範囲にいう「第４支持体」）を形成する（図１０（ｃ）；第４支持体形成工程）。第１絶縁膜ライン３３ａは、Ｙ方向に延在し、所定の間隔でＸ方向に複数本並列的に配列されている。１本の第１絶縁膜ライン３３ａは、Ｘ方向に隣接する電極パッド３２間に、すなわちＹ方向に配列する電極パッド３２の列に沿って形成されている。第１絶縁膜ライン３３ａの両側は各電極パッド３２を半分程度覆っている。電極パッド３２が、例えば２Ｆピッチで格子状に配列されている場合、第１絶縁膜ライン３３ａは、間隔Ｄ１が２Ｆピッチを有するようにＸ方向に４Ｆピッチで形成される。
【００６４】
次に、第１実施形態における図２（ｃ）と同様にして、膜厚Ｔ８を有する下部電極膜３５を形成する（図１０（ｄ））。下部電極膜３５は、例えば、膜厚Ｔ８１０ｎｍの窒化チタン膜とすることができる。
【００６５】
次に、第１実施形態における図２（ｄ）と同様にして、電極パッド３２の上面が露出するように下部電極膜３５をエッチバックすることにより、第１絶縁膜ライン３３ａのサイドウォールとしてＹ方向に延在する下部電極膜フィン３５ａ（特許請求の範囲にいう「加工対象」）を形成する（図１１（ｅ）；加工対象加工工程）。
【００６６】
次に、第１開口部３４に絶縁膜を埋め込み、ＣＭＰ法等を用いて下部電極膜フィン３５ａの上面が露出するように当該絶縁膜を削り込み、第２絶縁膜３６を形成する（図１１（ｆ））。このとき、下部電極膜フィン３５ａ、第１絶縁膜ライン３３ａ及び第２絶縁膜３６の上面が面一となるように、下部電極膜フィン３５ａ及び第１絶縁膜ライン３３ａの上部を削りこんでもよい。これにより、例えば、下部電極膜フィン３５ａ等の高さＨ４を５０ｎｍとすることができる。
【００６７】
次に、第１実施形態における図２（ａ）と同様にして、第１絶縁膜３３等の上に、膜厚Ｔ９を有する第１マスク膜３７を形成する（図１１（ｇ））。例えば、第１マスク膜３７は、膜厚Ｔ９５０ｎｍのシリコン酸化膜とすることができる。
【００６８】
次に、第１実施形態における図２（ｂ）と同様にして、下部電極膜フィン３５ａ、第１絶縁膜ライン３３ａ及び第２絶縁膜３６の上面が露出するように第１マスク膜３７をエッチングして第２開口部３８を形成し、これにより第１マスク膜ライン３７ａを形成する（図１１（ｈ））。第１マスク膜ライン３７ａは、Ｘ方向に延在し、所定の間隔でＹ方向に複数本並列的に配列されている。１本の第１マスク膜ライン３７ａは、Ｙ方向に隣接する電極パッド３２間に、すなわちＸ方向に配列する電極パッド３２の列に沿って形成されている。第１マスク膜ライン３７ａの両側は各電極パッド３２を半分程度覆っている。電極パッド３２が、例えば２Ｆピッチで格子状に配列されている場合、第１マスク膜ライン３７ａは、間隔Ｄ２が２Ｆピッチを有するようにＸ方向に４Ｆピッチで形成される。
【００６９】
次に、第１実施形態における図２（ｃ）と同様にして、第１絶縁膜３３等の上に、膜厚Ｔ１０を有する第２マスク膜３９を形成する（図１２（ｉ））。例えば、第２マスク膜３９は、膜厚Ｔ１０１０ｎｍのタングステン膜とすることができる。
【００７０】
次に、第１実施形態における図２（ｄ）と同様にして、第１マスク膜ライン３７ａの側壁に沿って第２マスク膜サイドウォール３９ａを形成する（図１２（ｊ））。
【００７１】
次に、第１実施形態における図３（ｅ）と同様にして、第２マスク膜サイドウォール３９ａ及び第１マスク膜ライン３７ａをマスクにして、電極パッド３２及び電極パッド層間膜３１が露出するように、下部電極膜フィン３５ａ、第１絶縁膜ライン３３ａ及び第２絶縁膜３６をエッチングして（第１エッチング）、第３開口部４０を形成する。これにより、Ｙ方向に延在していた下部電極膜フィン３５ａ、第１絶縁膜ライン３３ａ及び第２絶縁膜３６は第３開口部４０により分離されて、複数の下部電極膜ブロック３５ｂ、第１絶縁膜ブロック３３ｂ及び第２絶縁膜ブロック３６ａが形成される（図１２（ｋ））。
【００７２】
次に、第１実施形態における図３（ｆ）と同様にして、第２開口部３８及び第３開口部４０に埋め込み膜を形成し、第１マスク膜ライン３７ａ及び第２マスク膜サイドウォール３９ａの上面を露出させて、第１埋め込み膜４１を形成する（図１２（ｌ））。
【００７３】
次に、第１実施形態における図３（ｇ）と同様にして、下部電極膜ブロック３５ｂ、第１絶縁膜ブロック３３ｂ及び第２絶縁膜ブロック３６ａが露出するように、第１マスク膜ライン３７ａを選択的に除去して第４開口部４２を形成する（図１３（ｍ））。
【００７４】
次に、第１実施形態における図３（ｈ）と同様にして、第２マスク膜サイドウォール３９ａ及び第１埋め込み膜４１をマスクとして用いて、電極パッド３２及び電極パッド層間膜３１が露出するように、第４開口部４２の下に露出された下部電極膜ブロック３５ｂ、第１絶縁膜ブロック３３ｂ及び第２絶縁膜ブロック３６ａをエッチング除去して（第２エッチング）、第５開口部４３を形成する。これにより、下部電極膜ブロック３５ｂ、第１絶縁膜ブロック３３ｂ及び第２絶縁膜ブロック３６ａは、第２マスク膜サイドウォール３９ａの幅に成形されて、第１下部電極膜柱状体３５ｃ、第１絶縁膜柱状体３３ｃ及び第２絶縁膜柱状体３６ｂが形成される（図１３（ｎ））。このとき形成された下部電極膜柱状体３６ｂは、後述の図１３（ｐ）に示すように、Ｘ方向に幅Ｔ８、Ｙ方向に幅Ｔ１０、高さＨ４を有する四角柱状に形成される。
【００７５】
次に、第１実施形態における図４（ｉ）と同様にして、第５開口部４３及び第４開口部４２を埋め込むように第２埋め込み膜４４を形成する（図１３（ｏ））。
【００７６】
次に、第１実施形態における図４（ｊ）と同様にして、少なくとも第１下部電極膜柱状体３５ｃの上面が露出するように、第２マスク膜サイドウォール３９ａ、第１埋め込み膜４１及び第２埋め込み膜４４をＣＭＰ法で研磨除去する（図１３（ｐ）；第１マスク除去工程）。第１下部電極膜柱状体３５ｃの上部も研磨除去してもよい。これにより、第１下部電極膜柱状体３５ｃ、第１埋め込み膜４１、第２埋め込み膜４４、第１絶縁膜柱状体３３ｃ及び第２絶縁膜柱状体３６ｂの上面が面一となるようにする。第１下部電極膜柱状体３５ｃは、第１絶縁膜柱状体３３ｃ、第２絶縁膜柱状体３６ｂ、第１埋め込み膜４１及び第２埋め込み膜４４で囲まれることになる。第１下部電極膜柱状体３５ｃの高さＨ５は、例えば、４０ｎｍとすることができる。
【００７７】
次に、第１下部電極膜柱状体３５ｃ上に、第１相変化材料膜４５（特許請求の範囲にいう「相変化材料」）を形成する（相変化材料形成工程）。次に、第１相変化材料膜４５の上に、上部電極膜４６（特許請求の範囲にいう「導体」）を形成する（図１４（ｑ）；導体形成工程）。第１相変化材料膜４５及び上部電極膜４６は、Ｘ方向に配列した電極パッド３２の列に沿って延在している。第１相変化材料膜４５及び上部電極膜４６の幅は、電極パッド３２のＹ方向の幅と同等にすることができる。
【００７８】
次に、第１相変化材料膜４５及び上部電極膜４６を覆う上部層間膜６２を形成する。また、周辺回路領域に、上部層間膜６２から半導体基板５１のソース／ドレイン領域５１ａ、ゲート電極６４、ビット線５９等の各導電層と接続する周辺コンタクトを形成する（不図示）。周辺コンタクト上に上部配線６３を形成する。この後、必要に応じて層間絶縁膜、スルーホール、配線、パッシベーション膜等を形成して、半導体装置３２を製造する。
【００７９】
第３実施形態によれば、図１３（ｐ）に示すような、上面及び下面の面積の小さい第１下部電極膜柱状体３５ｃを形成することができる。第１下部電極膜柱状体３５ｃのアスペクト比が高い場合であっても、第１下部電極膜柱状体３５ｃ等の各要素はその形成過程において倒れる可能性が低減されている。まず、図１１（ｅ）において、下部電極膜フィン３５ａは、その一方の側面を第１絶縁膜ライン３３ａによって支持される。図１２（ｊ）及び（ｋ）において、第２マスク膜サイドウォール３９ａは、その一方の側面を第１マスク膜ライン３７ａによって支持される。図１３（ｍ）において、第２マスク膜サイドウォール３９ａは、その一方の側面を第１埋め込み膜４１によって支持される。図１３（ｎ）において、第１下部電極膜柱状体３５ｃ、第１絶縁膜柱状体３３ｃ及び第２絶縁膜柱状体３６ｂはフィン状体を形成するが、第２マスク膜サイドウォール３９ａ、並びに第１下部電極膜柱状体３５ｃ、第１絶縁膜柱状体３３ｃ及び第２絶縁膜柱状体３６ｂのフィン状体は、その一方の側面を第１埋め込み膜４１によって支持される。このとき、第１下部電極膜柱状体３５ｃは、その両側を第１絶縁膜柱状体３３ｃ及び第２絶縁膜柱状体３６ｂによって支持される。よって、本実施形態によれば、各要素をアスペクト比の高い形状に加工することがあっても、そのいずれかの側面を別の要素で支持することになるので、倒れる可能性を低減することができる。
【００８０】
［第４実施形態］
次に、本発明の第４実施形態に係る半導体装置の製造方法について説明する。まず、第４実施形態に係る半導体装置の製造方法で製造する半導体装置について説明する。図１５に、第４実施形態に係る半導体装置の製造方法で製造する半導体装置の概略断面図を示す。図１５及び図１６において、第３実施形態と同じ要素には同じ符号を付してある。第３実施形態においては、相変化材料は下部電極上に線状に延在していたが、第４実施形態に係る半導体装置４において、第２相変化材料プラグ７２ａは第１下部電極膜柱状体３５ｃと同様の平面面積を有する。すなわち、第２相変化材料プラグ７２ａは、第３実施形態における相変化材料膜よりも微細化されている。これにより、半導体装置４によれば、相変化メモリの書き換え電流を第３実施形態に係る半導体装置よりもさらに低減させることができる。
【００８１】
次に、半導体装置４を製造する方法について説明する。図１６に、本発明の第４実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。図１３（ｐ）に示す工程までは第３実施形態と同様である。
【００８２】
第１下部電極膜柱状体３５ｃを形成した後、第１下部電極膜柱状体３５ｃの上部の一部をエッチング除去してリセス部７１を形成し、下部電極膜を第２下部電極膜柱状体３５ｄとする（図１６（ａ）；第６加工工程）。リセス部７１の深さＤ３は、例えば２０ｎｍとすることができる。
【００８３】
次に、リセス部７１を埋め込むように第２相変化材料膜７２を成膜する（図１６（ｂ））。
【００８４】
次に、リセス部７１に埋め込まれた相変化材料膜が露出するように、第２相変化材料膜７２をＣＭＰ法を用いて研磨し、第２相変化材料プラグ７２ａ（特許請求の範囲にいう「相変化材料」）を形成する（図１６（ｃ）；相変化材料形成工程）。
【００８５】
次に、第２相変化材料プラグ７２ａの上面と電気的に接続するように、パターニングされた上部電極膜４６（特許請求の範囲にいう「導体」）を形成する（図１６（ｄ）；導体形成工程）。これ以後の工程は、第３実施形態と同様である。
【００８６】
第４実施形態によれば、相変化材料膜を第３実施形態よりもさらに微細化することができる。これにより、相変化メモリの書き換え電流をさらに低減させることができる。
【００８７】
［第５実施形態］
次に、本発明の第５実施形態に係る半導体装置の製造方法について説明する。まず、第５実施形態に係る半導体装置の製造方法で製造する半導体装置について説明する。図１７に、第５実施形態に係る半導体装置の製造方法で製造する半導体装置の概略断面図を示す。図１７〜図２０において、第３実施形態及び第４実施形態と同じ要素には同じ符号を付してある。第３実施形態における下部電極膜柱状体は細長い四角柱形状であったが、第５実施形態に係る半導体装置５における下部電極膜柱状体３５ｉのＹ方向の断面は凸形となっている。すなわち、下部電極膜柱状体３５ｉは、その上部に、Ｙ方向の幅が下部よりも小さくなった下部電極膜突起部３５ｈを有し、下部電極膜突起部３５ｈの上面において第１相変化材料膜４５と電気的に接続されている。また、半導体装置５は、下部電極膜突起部３５ｈ以外の下部電極膜柱状体３５ｉの上には、第３マスク膜サイドウォール８２ａ及び第４マスク膜サイドウォール８６ａを有する。下部電極膜突起部３５ｈは、第３マスク膜サイドウォール８２ａと第４マスク膜サイドウォール８６ａとで挟まれている。
【００８８】
本実施形態によれば、下部電極膜柱状体３５ｉの上部は細く、下部は太くなっている。これにより、微細化された下部電極膜突起部３５ｈにおいて第１相変化材料膜４５と接触することにより書き換え電流を低減することができると共に、下部電極膜柱状体３５ｉの下部を太くすることにより機械的強度を高めることができる。
【００８９】
次に、半導体装置５を製造する方法について説明する。図１８〜図２０に、本発明の第５実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。図１２（ｊ）に示す工程までは第３実施形態と同様である。
【００９０】
第２マスク膜サイドウォール３９ａを形成した後、第２マスク膜サイドウォール３９ａ及び第１マスク膜ライン３７ａをマスクにして、電極パッド３２及び電極パッド層間膜３１が露出しないように、下部電極膜フィン３５ａ、第１絶縁膜ライン３３ａ及び第２絶縁膜３６を部分的にエッチングして、第６開口部８１を形成する。これにより、下部電極膜フィン３５ｅ、第１絶縁膜ライン３３ｄ及び第２絶縁膜ライン３６ｃを形成する（図１８（ａ））。例えば、下部電極膜フィン３５ａ等は深さＤ４３０ｎｍ削り込み、下部電極膜フィン３５ｅ等が高さＨ６２０ｎｍ残るようにすることができる。
【００９１】
次に、第２マスク膜サイドウォール３９ａ及び第１マスク膜ライン３７ａ並びに第６開口部８１内面を覆うように、膜厚Ｔ１１を有する第３マスク膜８２を成膜する（図１８（ｂ））。第３マスク膜８２の材料としては、第１マスク膜ライン３７ａをエッチングする際にマスクとなる材料を用いることができる。例えば、第３マスク膜８２の材料としてシリコン窒化膜を用いることができる。第３マスク膜の膜厚Ｔ１１は、第６開口部８１を埋め込まないような厚さであると好ましく、例えば１５ｎｍとすることができる。
【００９２】
次に、第３マスク膜８２をエッチバックして、第６開口部８１の内壁に、第３マスク膜サイドウォール８２ａ（特許請求の範囲にいう「第２マスク」）を形成する（図１８（ｃ）；第２マスク形成工程）。第３マスク膜サイドウォール８２ａは、第２マスク膜サイドウォール３９ａの一方の側面、並びに下部電極膜フィン３５ｅ、第１絶縁膜ライン３３ｄ及び第２絶縁膜ライン３６ｃにおける第６開口部８１の側壁に沿って延在する。
【００９３】
次に、第３マスク膜サイドウォール８２ａ、第２マスク膜サイドウォール３９ａ及び第１マスク膜ライン３７ａをマスクとして、電極パッド層間膜３１及び電極パッド３２（図１８においては電極パッド層間膜３１のみ）が露出するように、第６開口部８１の底部に露出した下部電極膜フィン３５ｅ、第１絶縁膜ライン３３ｄ及び第２絶縁膜ライン３６ｃをエッチング除去して第７開口部８３を形成する。これにより、Ｙ方向に延在していた下部電極膜フィン３５ｅ、第１絶縁膜ライン３３ｄ及び第２絶縁膜ライン３６ｃは第７開口部８３により分離されて、複数の下部電極膜ブロック３５ｆ、第１絶縁膜ブロック３３ｅ及び第２絶縁膜ブロック３６ｄが形成される（図１８（ｄ）；第３加工工程）。（Ｙ）図における下部電極膜ブロック３５ｆ、第１絶縁膜ブロック３３ｅ及び第２絶縁膜ブロック３６ｄの断面形状は凸形となる。
【００９４】
次に、第６開口部８１及び第７開口部８３に埋め込み膜を埋め込み、ＣＭＰ法等で第３マスク膜サイドウォール８２ａ等の上面が露出するように研磨除去して、第３埋め込み膜８４（特許請求の範囲にいう「第５支持体」）を形成する（図１９（ｅ）；第５支持体形成工程）。
【００９５】
次に、第２マスク膜サイドウォール３９ａ、第３マスク膜サイドウォール８２ａ及び第３埋め込み膜８４をマスクとして、下部電極膜ブロック３５ｆ、第１絶縁膜ブロック３３ｅ及び第２絶縁膜ブロック３６ｄが露出するように、第１マスク膜ライン３７ａを選択的にエッチング除去する（第１支持体除去工程）。次に、図１８（ａ）と同様にして、第２マスク膜サイドウォール３９ａ、第３マスク膜サイドウォール８２ａ及び第３埋め込み膜８４をマスクとして、電極パッド３２及び電極パッド層間膜３１が露出しないように、下部電極膜ブロック３５ｆ、第１絶縁膜ブロック３３ｅ及び第２絶縁膜ブロック３６ｄを部分的にエッチングして第８開口部８５を形成する。これにより、下部電極膜ブロック３５ｇ、第１絶縁膜ブロック３３ｆ及び第２絶縁膜ブロック３６ｅを形成する（図１９（ｆ）；第４加工工程）。下部電極膜ブロック３５ｇは、第２マスク膜サイドウォール３９ａの下に、基板垂直方向に張り出した下部電極膜突起部３５ｈを有することになる。下部電極膜ブロック３５ｇの下部電極膜突起部３５ｈの左右の高さが同じとなるようにエッチングすると好ましい。すなわち、エッチング深さＤ５は、図１８（ａ）に示す深さＤ４と同じ（例えば３０ｎｍ）であり、下部電極膜ブロック３５ｇの第８開口部８５における高さＨ７は、図１８（ａ）に示す高さＨ６と同じ（例えば２０ｎｍ）にすると好ましい。
【００９６】
次に、図１８（ｂ）と同様にして、第２マスク膜サイドウォール３９ａ、第３マスク膜サイドウォール８２ａ及び第３埋め込み膜８４並びに第８開口部８５内面を覆うように、膜厚Ｔ１２を有する第４マスク膜８６を成膜する（図１９（ｇ））。第４マスク膜８６の材料としては、下部電極膜ブロック３５ｇをエッチングする際にマスクとなる材料を用いることができる。例えば、第４マスク膜８６の材料としてシリコン窒化膜を用いることができる。第４マスク膜８６の膜厚Ｔ１２は、第８開口部８５を埋め込まないような厚さであると好ましく、例えば１５ｎｍとすることができる。
【００９７】
次に、図１８（ｃ）と同様にして、第４マスク膜８６をエッチバックして、第８開口部８５の内壁に、第４マスク膜サイドウォール８６ａ（特許請求の範囲にいう「第３マスク」）を形成する（図１９（ｈ）；第３マスク形成工程）。第４マスク膜サイドウォール８６ａは、第２マスク膜サイドウォール３９ａの他方の側面、並びに下部電極膜ブロック３５ｇ、第１絶縁膜ブロック３３ｆ及び第２絶縁膜ブロック３６ｅにおける第８開口部８５の側壁に沿って延在する。第２マスク膜サイドウォール３９ａは、第３マスク膜サイドウォール８２ａと第４マスク膜サイドウォール８６ａとで挟まれることとなる。
【００９８】
次に、図１８（ｄ）と同様にして、第３マスク膜サイドウォール８２ａ、第２マスク膜サイドウォール３９ａ、第４マスク膜サイドウォール８６ａ及び第３埋め込み膜８４をマスクとして、電極パッド層間膜３１及び電極パッド３２が露出するように、第８開口部８５の底部に露出した下部電極膜ブロック３５ｇ、第１絶縁膜ブロック３３ｆ及び第２絶縁膜ブロック３６ｅをエッチング除去して第９開口部８７を形成する。これにより、Ｙ方向に延在していた下部電極膜ブロック３５ｇ、第１絶縁膜ブロック３３ｆ及び第２絶縁膜ブロック３６ｅは第９開口部８７により分離されて、複数の下部電極膜柱状体３５ｉ、第１絶縁膜柱状体３３ｇ及び第２絶縁膜柱状体３６ｆが形成される（図２０（ｉ）；第５加工工程）。（Ｙ）図における下部電極膜柱状体３５ｉ、第１絶縁膜柱状体３３ｆ及び第２絶縁膜柱状体３６ｅの断面形状は凸形となる。下部電極膜柱状体３５ｉの上には、第２マスク膜サイドウォール３９ａ、第３マスク膜サイドウォール８２ａ、及び第４マスク膜サイドウォール８６ａが存在する。
【００９９】
次に、図１９（ｅ）と同様にして、第８開口部８５及び第９開口部８７に第４埋め込み膜８８（特許請求の範囲にいう「第６支持体」）を埋め込み（第６支持体形成工程）、下部電極膜突起部３５ｈの上面が露出するように、第３マスク膜サイドウォール８２ａ、第２マスク膜サイドウォール３９ａ、第４マスク膜サイドウォール８６ａ、第３埋め込み膜８４、及び第４埋め込み膜８８をＣＭＰ法等で削り込んだ。下部電極膜突起部３５ｈの上面が確実に露出するように、下部電極膜突起部３５ｈ、第１絶縁膜柱状体３３ｇ及び第２絶縁膜柱状体３６ｆの上面の一部も削りこんでもよい。これにより、下部電極膜柱状体３５ｉ、第１絶縁膜柱状体３３ｇ、第２絶縁膜柱状体３６ｆ、第３埋め込み膜８４及び第４埋め込み膜８８の上面が面一となるようにする（図２０（ｊ）；第１マスク除去工程）。下部電極膜柱状体３５ｉの高さＨ８は、例えば４０ｎｍとすることができる。
【０１００】
次に、図１４（ｑ）と同様にして、下部電極膜突起部３５ｈの上面と電気的に接続するように第１相変化材料膜４５（特許請求の範囲にいう「相変化材料」）を形成する（相変化材料形成工程）。次に、第１相変化材料膜４５の上に上部電極膜４６（特許請求の範囲にいう「導体」）を形成する（図２０（ｋ）；導体形成工程）。この後、第３実施形態と同様の工程を経て、半導体装置５を製造する。
【０１０１】
本発明の半導体装置の製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ・置換ないし選択が可能である。
【０１０２】
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。
【符号の説明】
【０１０３】
１，２，３，４，５            半導体装置
１１，２１          半導体基板
１２          第１材料膜
１２ａ        第１材料膜ライン
１２ｂ        第１材料膜フィン
１３，２３          第１マスク膜
１３ａ，２３ａ        第１マスク膜ライン
１４，２４          第１開口部
１５，２５          第２マスク膜
１５ａ，２５ａ        第２マスク膜サイドウォール
１６，２６          第１埋め込み膜
１７，２１ｃ          第２開口部
１８，２７          第３開口部
１９          第２埋め込み膜
２１ａ        半導体基板ライン
２１ｂ        半導体基板フィン
２８          第４開口部
３１          電極パッド層間膜
３２          電極パッド
３３          第１絶縁膜
３３ａ          第１絶縁膜ライン
３３ｂ          第１絶縁膜ブロック
３３ｃ          第１絶縁膜柱状体
３３ｄ          第１絶縁膜ライン
３３ｅ，３３ｆ          第１絶縁膜ブロック
３３ｇ          第１絶縁膜柱状体
３４          第１開口部
３５          下部電極膜
３５ａ          下部電極膜フィン
３５ｂ          下部電極膜ブロック
３５ｃ          第１下部電極膜柱状体
３５ｄ          第２下部電極膜柱状体
３５ｅ          下部電極膜フィン
３５ｆ，３５ｇ          下部電極膜ブロック
３５ｈ          下部電極膜突起部
３５ｉ          下部電極膜柱状体
３６          第２絶縁膜
３６ａ        第２絶縁膜ブロック
３６ｂ        第２絶縁膜柱状体
３６ｃ        第２絶縁膜ライン
３６ｄ，３６ｅ        第２絶縁膜ブロック
３６ｆ        第２絶縁膜柱状体
３７          第１マスク膜
３７ａ          第１マスク膜ライン
３８          第２開口部
３９          第２マスク膜
３９ａ          第２マスク膜サイドウォール
４０          第３開口部
４１          第１埋め込み膜
４２          第４開口部
４３          第５開口部
４４          第２埋め込み膜
４５          第１相変化材料膜
４６          上部電極膜
５１          半導体基板
５１ａ        ソース／ドレイン領域
５２          素子分離領域
５３          ゲート絶縁膜
５４          ゲート導電膜
５５          ゲートキャップ膜
５６          サイドウォール
５７          電極コンタクトプラグ
５８          ビット線コンタクトプラグ
５９          ビット線
６０          ゲート層間膜
６１          ビット線層間膜
６２          上部層間膜
６３          上部配線
６４          ゲート電極
６５          素子形成領域
７１          リセス部
７２          第２相変化材料膜
７２ａ          第２相変化材料プラグ
８１          第６開口部
８２          第３マスク膜
８２ａ          第３マスク膜サイドウォール
８３          第７開口部
８４          第３埋め込み膜
８５          第８開口部
８６          第４マスク膜
８６ａ          第４マスク膜サイドウォール
８７          第９開口部
８８          第４埋め込み膜
９１          半導体基板
９２          加工対象膜
９２ａ        微細パターン
９３          第１層間絶縁膜
９３ａ        層間絶縁膜ライン
９４          開口
９５          エッチングマスク膜
９５ａ        エッチングマスク
９６          第２層間絶縁膜
【図１】
2013012620.tif 000003
【図２】
2013012620.tif 000004
【図３】
2013012620.tif 000005
【図４】
2013012620.tif 000006
【図５】
2013012620.tif 000007
【図６】
2013012620.tif 000008
【図７】
2013012620.tif 000009
【図８】
2013012620.tif 000010
【図９】
2013012620.tif 000011
【図１０】
2013012620.tif 000012
【図１１】
2013012620.tif 000013
【図１２】
2013012620.tif 000014
【図１３】
2013012620.tif 000015
【図１４】
2013012620.tif 000016
【図１５】
2013012620.tif 000017
【図１６】
2013012620.tif 000018
【図１７】
2013012620.tif 000019
【図１８】
2013012620.tif 000020
【図１９】
2013012620.tif 000021
【図２０】
2013012620.tif 000022
【図２１】
2013012620.tif 000023
【図２２】
2013012620.tif 000024