(57)【要約】【課題】チップ型電子部品が外部から受ける応力を緩和して、チップ型電子部品に発生するクラックを抑制すること。【解決手段】チップ型電子部品１０は、誘電体を含むセラミック素体１１と、セラミック素体１１の内部に配置され、かつ、セラミック素体１１の表面に一部が露出する内部電極１７、１８と、セラミック素体１１の表面に配置された端子電極２０、３０と、を含む。端子電極２０、３０は、第１の導電性材料と第１の樹脂とを含み、かつセラミック素体１１の内部電極１７、１８が露出する端面１３、１４に配置される第１の樹脂層２１、３１と、第２の樹脂を含むとともに、第１の樹脂層２１、３１の少なくとも一部と接触し、かつ第１の樹脂層２１、３１よりもヤング率が低い第２の樹脂層２２、３２と、を含む。【選択図】図２
2013069713.tif 000002
【特許請求の範囲】
【請求項１】
誘電体を含むセラミック素体と、
前記セラミック素体の内部に配置され、かつ、前記セラミック素体の表面に一部が露出する内部電極と、
前記セラミック素体の表面に配置された端子電極と、を含み、
前記端子電極は、
第１の導電性材料と第１の樹脂とを含み、かつ前記セラミック素体の前記内部電極が露出する表面側に配置される第１の樹脂層と、
第２の樹脂を含むとともに、前記第１の樹脂層の少なくとも一部と接触し、かつ前記第１の樹脂層よりもヤング率が低い第２の樹脂層と、を含む
ことを特徴とするチップ型電子部品。
【請求項２】
前記第１の樹脂層は、前記内部電極の露出した部分及び前記内部電極が露出している前記セラミック素体の表面を覆う請求項１に記載のチップ型電子部品。
【請求項３】
前記第２の樹脂層は、第２の導電性材料を含む請求項１又は２に記載のチップ型電子部品。
【請求項４】
前記第１の導電性材料は、第１の導電性粒子と、前記第１の導電性粒子よりも粒径が小さい第２の導電性粒子とを含む請求項１又は２に記載のチップ型電子部品。
【請求項５】
前記第１の導電性粒子の粒径は１μｍ以上１０μｍ以下であり、前記第２の導電性粒子の粒径は０．１μｍ以下である請求項４に記載のチップ型電子部品。
【請求項６】
前記第１の導電性粒子は、前記内部電極の厚みよりも粒径が小さい請求項４又は５に記載のチップ型電子部品。
【請求項７】
前記第１の導電性粒子は、前記内部電極の厚みよりも粒径が大きい請求項４から６のいずれか１項に記載のチップ型電子部品。
【請求項８】
前記第２の樹脂層は、第２の導電性材料の粒子を含む請求項４から７のいずれか１項に記載のチップ型電子部品。
【請求項９】
前記第１の樹脂層に含まれる前記第１の導電性粒子と前記第２の導電性粒子との平均粒径は、前記第２の導電性材料の粒子の平均粒径よりも小さい請求項８に記載のチップ型電子部品。
【請求項１０】
前記第１の樹脂層及び前記第２の樹脂層は、いずれもガラスフリットを含有しない請求項１から９のいずれか１項に記載のチップ型電子部品。
【請求項１１】
前記第１の導電性材料及び前記第２の導電性材料は、Ｃｕ又はＮｉを含む請求項３、８又は９のいずれか１項に記載のチップ型電子部品。
【請求項１２】
さらに、前記第２の樹脂層の表面を覆うめっき層を有する請求項３、８又は９のいずれか１項に記載のチップ型電子部品。
【請求項１３】
前記第２の樹脂層は前記第１の樹脂層の表面を、その一部を残して覆うとともに、前記第１の樹脂層の一部と前記めっき層の一部とが接触する請求項１２に記載のチップ型電子部品。
【請求項１４】
前記端子電極は、前記第２の樹脂層が最外層となり、かつ前記第２の導電性材料はＳｎを含む請求項３、８又は９のいずれか１項に記載のチップ型電子部品。
【請求項１５】
表面に内部電極の一部が露出した引出部を有するセラミック素体を準備する工程と、
前記引出部及び前記セラミック素体の前記引出部が露出した表面に、第１の樹脂と第１の導電性材料とを含む第１混合物を塗布して硬化させることにより、第１の樹脂層を形成する第１樹脂層形成工程と、
前記第１の樹脂層の表面に、第２の樹脂と第２の導電性材料とを含む第２混合物を塗布して硬化させることにより、第２の樹脂層を形成する第２樹脂層形成工程と、を含み、
前記第１樹脂層形成工程及び前記第２樹脂層形成工程においては、前記第１の樹脂層のヤング率よりも、前記第２の樹脂層のヤング率の方が小さくなるように熱処理することを特徴とするチップ型電子部品の製造方法。
【請求項１６】
前記第２樹脂層形成工程において、前記第２混合物を加熱する時間は、前記第１樹脂層形成工程において、前記第１混合物を加熱する時間よりも短い請求項１５に記載のチップ型電子部品の製造方法。
【請求項１７】
前記第２樹脂層形成工程において、前記第２混合物を加熱する温度は、前記第１樹脂層形成工程において、前記第１混合物を加熱する温度よりも低い請求項１５又は１６に記載のチップ型電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電性樹脂を含む端子電極を備えたチップ型電子部品及びチップ型電子部品の製造方法に関する。
【背景技術】
【０００２】
セラミック素体の表面に端子電極を有するチップ型電子部品が知られている。近年は、導電性材料と樹脂とを含む導電性樹脂をチップ型電子部品の端子電極に用いたものが知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平３−２６６４０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
チップ型電子部品は、端子電極を回路基板の端子にはんだ付けすることによって回路基板に実装される。例えば、チップ型電子部品を実装した回路基板が急激な温度変化によって伸縮した場合、チップ型電子部品及び回路基板は、それぞれ伸縮する。このとき、両者の熱膨張係数が異なることに起因して両者の伸縮量が異なる結果、チップ型電子部品は、回路基板から応力を受けて、クラックを発生することがある。
【０００５】
特許文献１には、チップ型電子部品が回路基板から受ける応力については考慮されておらず、改善の余地がある。本発明は、チップ型電子部品が外部から受ける応力を緩和して、チップ型電子部品に発生するクラックを抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、誘電体を含むセラミック素体と、前記セラミック素体の内部に配置され、かつ、前記セラミック素体の表面に一部が露出する内部電極と、前記セラミック素体の表面に配置された端子電極と、を含み、前記端子電極は、第１の導電性材料と第１の樹脂とを含み、かつ前記セラミック素体の前記内部電極が露出する表面側に配置される第１の樹脂層と、第２の樹脂を含むとともに、前記第１の樹脂層の少なくとも一部と接触し、かつ前記第１の樹脂層よりもヤング率が低い第２の樹脂層と、を含むことを特徴とするチップ型電子部品である。
【０００７】
このチップ型電子部品は、第１の樹脂層及び第２の樹脂層を有する端子電極を備える。このため、第１の樹脂層及び第２の樹脂層が、チップ型電子部品の外部から受ける応力（外部応力）を緩和することができる。特に、第２の樹脂層のヤング率が第１の樹脂層のヤング率よりも低いので、外部応力を効果的に緩和することができる。その結果、このチップ型電子部品は、外部から受ける応力に起因して発生するクラックが抑制されて、耐久性低下が抑制される。
【０００８】
本発明において、前記第１の樹脂層は、前記内部電極の露出した部分及び前記内部電極が露出している前記セラミック素体の表面を覆うことが好ましい。このように、第１の樹脂層が、内部電極の露出した部分及び内部電極が露出しているセラミック素体の表面を直接覆うことにより、内部電極と接続するための焼付け層が不要になる。その結果、焼付け層を形成するための高温の熱処理が不要になるので、端子電極のクラックを抑制して、耐久性低下を抑制できる。
【０００９】
本発明において、前記第２の樹脂層は、第２の導電性材料を含むことが好ましい。このようにすれば、第２の樹脂層を回路基板の端子電極に直接接続することができる。また、第２の樹脂層の表面に、電解めっき等を用いてめっき層を形成して、回路基板の端子との接続の信頼性を向上させることができる。
【００１０】
本発明において、前記第１の導電性材料は、第１の導電性粒子と、前記第１の導電性粒子よりも粒径が小さい第２の導電性粒子とを含むことが好ましい。このようにすると、第２の導電性粒子の方が第１の導電性粒子よりも先に溶融するので、第１の樹脂層を加熱により硬化させる際には、第２の導電性粒子がまず溶融する。そして、第２の導電性粒子が、内部電極と第１の導電性粒子とを接続するとともに、第１の導電性粒子同士を接続して、これらの導電性が確保される。また、第１の導電性粒子は、第１の導電性粒子同士の接触抵抗を低減したり、第１の樹脂の収縮を抑制することにより第１の樹脂層に作用する応力を緩和してクラックの発生を抑制したりする。さらに、第１の導電性粒子は、第２の樹脂層及びセラミック素体との密着性を向上させることができる。
【００１１】
本発明において、前記第１の導電性粒子の粒径は１μｍ以上１０μｍ以下であり、前記第２の導電性粒子の粒径は０．１μｍ以下であることが好ましい。第１の導電性粒子及び第２の導電性粒子の粒径を上述した範囲とすることにより、上述した導電性の確保及びクラックの抑制等の効果をより確実に得ることができる。
【００１２】
本発明において、前記第１の導電性粒子は、前記内部電極の厚みよりも粒径が小さいことが好ましい。このようにすれば、第１の樹脂層に含まれる第２の導電性粒子が内部電極と第１の導電性粒子とをより確実に接続して、両者の導電性を確保することができる。
【００１３】
本発明において、前記第１の導電性粒子は、前記内部電極の厚みよりも粒径が大きいことが好ましい。このようにすれば、第１の樹脂層に含まれる第１の導電性粒子による接触抵抗を低減する効果及び第１の樹脂の収縮を抑制する作用によるクラックの発生を抑制する効果をより確実に得ることができる。また、第１の導電性粒子が、第２の樹脂層及びセラミック素体との密着性を向上させる効果をより確実に得ることができる。
【００１４】
本発明において、前記第２の樹脂層は、第２の導電性材料の粒子を含むことが好ましい。このようにすれば、第２の樹脂層を回路基板の端子電極に直接接続することができる。また、第２の樹脂層の表面に、電解めっき等を用いてめっき層を形成して、回路基板の端子との接続の信頼性を向上させることができる。
【００１５】
本発明において、前記第１の樹脂層に含まれる前記第１の導電性粒子と前記第２の導電性粒子との平均粒径は、前記第２の導電性材料の粒子の平均粒径よりも小さいことが好ましい。このようにすれば、第１の樹脂層と内部電極とを確実に接続して、両者間の導電性をより確実に確保することができる。また、第１の樹脂層と第２の樹脂層との固着強度を向上させることができる。
【００１６】
本発明において、前記第１の樹脂層及び前記第２の樹脂層は、いずれもガラスフリットを含有しないことが好ましい。このようにすれば、第１の樹脂層及び第２の樹脂層の導電性が向上する。
【００１７】
本発明において、前記第１の導電性材料及び前記第２の導電性材料は、Ｃｕ又はＮｉを含むことが好ましい。このようにすれば、内部電極と第１の樹脂層との密着性を向上させて、両者の導電性を向上させることができる。また、端子電極の外部からはんだの成分がセラミック素体の内部へ入り込む現象を抑制できる。
【００１８】
本発明において、さらに、前記第２の樹脂層の表面を覆うめっき層を有することが好ましい。このようにすれば、めっき層によりはんだの濡れ性が向上するので、回路基板の端子と端子電極とを確実に接続して、信頼性を向上させることができる。
【００１９】
本発明において、前記第２の樹脂層は前記第１の樹脂層の表面を、その一部を残して覆うとともに、前記第１の樹脂層の一部と前記めっき層の一部とが接触することが好ましい。このようにすれば、相対的に導電性の高い第１の樹脂層とめっき層とが直接電気的に接続するため、端子電極の等価直列抵抗を低減することができる。
【００２０】
本発明において、前記端子電極は、前記第２の樹脂層が最外層となり、かつ前記第２の導電性材料はＳｎを含むことが好ましい。このようにすれば、めっき層を用いなくても端子電極を回路基板の端子にはんだ付けすることができるので、めっき層を設けないことによるチップ型電子部品の製造コストの低減及び生産性の向上を図ることができる。
【００２１】
本発明は、表面に内部電極の一部が露出した引出部を有するセラミック素体を準備する工程と、前記引出部及び前記セラミック素体の前記引出部が露出した表面に、第１の樹脂と第１の導電性材料とを含む第１混合物を塗布して硬化させることにより、第１の樹脂層を形成する第１樹脂層形成工程と、前記第１の樹脂層の表面に、第２の樹脂と第２の導電性材料とを含む第２混合物を塗布して硬化させることにより、第２の樹脂層を形成する第２樹脂層形成工程と、を含み、前記第１樹脂層形成工程及び前記第２樹脂層形成工程においては、前記第１の樹脂層のヤング率よりも、前記第２の樹脂層のヤング率の方が小さくなるように熱処理することを特徴とするチップ型電子部品の製造方法である。
【００２２】
このチップ型電子部品の製造方法は、第１の樹脂層及び第２の樹脂層をセラミック素体に形成して端子電極とするので、焼付け層を形成するような高温に第１の樹脂層及び第２の樹脂層をさらす必要はない。その結果、熱応力によって端子電極に発生するクラックを抑制することができる。また、第２の樹脂層のヤング率を第１の樹脂層のヤング率よりも小さくするにあたって、熱処理の条件を変更すればよいので、比較的容易にヤング率を調整することができる。
【００２３】
本発明において、前記第２樹脂層形成工程において、前記第２混合物を加熱する時間は、前記第１樹脂層形成工程において、前記第１混合物を加熱する時間よりも短いことが好ましい。このチップ型電子部品の製造方法は、第２の樹脂層のヤング率を第１の樹脂層のヤング率よりも小さくするにあたって、熱処理における加熱の時間を変更すればよいので、比較的容易に、かつ確実にヤング率を調整することができる。
【００２４】
本発明において、前記第２樹脂層形成工程において、前記第２混合物を加熱する温度は、前記第１樹脂層形成工程において、前記第１混合物を加熱する温度よりも低いことが好ましい。このチップ型電子部品の製造方法は、第２の樹脂層のヤング率を第１の樹脂層のヤング率よりも小さくするにあたって、熱処理における加熱の温度を変更すればよいので、比較的容易に、かつ確実にヤング率を調整することができる。
【発明の効果】
【００２５】
本発明は、チップ型電子部品が外部から受ける応力を緩和して、チップ型電子部品に発生するクラックを抑制することができる。
【図面の簡単な説明】
【００２６】
【図１】図１は、実施形態１に係るチップ型電子部品の斜視図である。
【図２】図２は、実施形態１に係るチップ型電子部品の断面図である。
【図３】図３は、実施形態１に係るチップ型電子部品が有する端子電極の拡大図である。
【図４】図４は、実施形態１に係るチップ型電子部品が有する端子電極の変形例を示す拡大図である。
【図５】図５は、実施形態１に係るチップ型電子部品が有する端子電極の変形例を示す拡大図である。
【図６】図６は、実施形態１に係るチップ型電子部品の製造方法のフローチャートである。
【図７−１】図７−１は、実施形態１に係るチップ型電子部品の製造方法の説明図である。
【図７−２】図７−２は、実施形態１に係るチップ型電子部品の製造方法の説明図である。
【図７−３】図７−３は、実施形態１に係るチップ型電子部品の製造方法の説明図である。
【図７−４】図７−４は、実施形態１に係るチップ型電子部品の製造方法の説明図である。
【図８】図８は、実施形態２に係るチップ型電子部品の断面図である。
【図９】図９は、実施形態２に係るチップ型電子部品が有する端子電極の拡大図である。
【図１０】図１０は、実施形態２に係るチップ型電子部品が有する端子電極の第１変形例を示す拡大図である。
【図１１】図１１は、実施形態２に係るチップ型電子部品が有する端子電極の第２変形例を示す拡大図である。
【図１２】図１２は、実施形態２に係るチップ型電子部品の製造方法のフローチャートである。
【図１３−１】図１３−１は、実施形態２に係るチップ型電子部品の製造方法の説明図である。
【図１３−２】図１３−２は、実施形態２に係るチップ型電子部品の製造方法の説明図である。
【図１３−３】図１３−３は、実施形態２に係るチップ型電子部品の製造方法の説明図である。
【図１３−４】図１３−４は、実施形態２に係るチップ型電子部品の製造方法の説明図である。
【図１３−５】図１３−５は、実施形態２に係るチップ型電子部品の製造方法の説明図である。
【図１３−６】図１３−６は、実施形態２に係るチップ型電子部品の製造方法の説明図である。
【図１４】図１４は、実施形態３に係るチップ型電子部品の断面図である。
【図１５】図１５は、実施形態４に係るチップ型電子部品の断面図である。
【発明を実施するための形態】
【００２７】
本発明を実施するための形態（以下、実施形態という）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に開示した構成は適宜組み合わせることが可能である。さらに、下記実施形態で開示した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
【００２８】
（実施形態１）
図１は、実施形態１に係るチップ型電子部品の斜視図である。図２は、実施形態１に係るチップ型電子部品の断面図である。図３は、実施形態１に係るチップ型電子部品が有する端子電極の拡大図である。本実施形態において、チップ型電子部品１０はセラミックコンデンサであるが、これに限定されるものではない。例えば、チップ型電子部品１０は、バリスタ、コイル等のインダクタ素子又は抵抗素子等であってもよい。本実施形態において、チップ型電子部品１０は、６個の平面、より具体的には、対向して配置され、かつ平面視が略正方形形状の２個の平面（端面）１３、１４と、２個の端面１３、１４同士を連結する４個の平面（側面）１２とを有する直方体形状をしているが、チップ型電子部品１０の形状はこれに限定されるものではない。
【００２９】
チップ型電子部品１０は、セラミック素体１１と、内部電極１７、１８と、端子電極２０、３０とを含む。セラミック素体１１は、誘電体１５を含む。内部電極１７、１８は、セラミック素体１１の内部に配置され、かつセラミック素体１１の表面に一部が露出する。より具体的には、内部電極１７は、セラミック素体１１の端面１３の表面に一部が露出し、内部電極１８は、セラミック素体１１の端面１４の表面に一部が露出する。端子電極２０、３０は、セラミック素体１１の表面に配置される。より具体的には、端子電極２０は、内部電極１７が露出しているセラミック素体１１の端面１３の表面に配置され、端子電極３０は、内部電極１８が露出しているセラミック素体１１の端面１４の表面に配置される。
【００３０】
チップ型電子部品１０の長手方向、すなわち、一対の端面１３、１４と直交する方向をＹ軸とし、Ｙ軸に直交する軸をそれぞれＸ軸、Ｚ軸とする。端子電極２０、３０の端面（端子端面）２０Ｔ、３０Ｔの辺の長さは、Ｘ軸方向がＬａ、Ｚ軸方向がＬｂである。チップ型電子部品１０の端面１３、１４は略正方形形状であるので、チップ型電子部品１０が有する端子電極２０、３０の端子端面２０Ｔ、３０Ｔも、略正方形形状である。本実施形態において、端子端面２０Ｔ、３０Ｔは正方形に近い形状なので、Ｌａ≒Ｌｂである。チップ型電子部品１０のＹ軸方向の長さ、すなわち、チップ型電子部品１０の長手方向の長さはＬｃである。Ｌｃは、一対の端子端面２０Ｔ、３０Ｔ間の最短距離である。
【００３１】
チップ型電子部品１０は、上述したように略直方体形状であるので、平面視（Ｚ軸又はＸ軸方向から見た状態）は矩形の形状（側面１２の形状が矩形）である。このため、チップ型電子部品１０は、平面視において、長手方向（Ｙ軸方向）と短手方向（Ｘ軸又はＺ軸方向）とがある。本実施形態のチップ型電子部品１０は、寸法は問わない。次に、図１、図２を参照して、チップ型電子部品１０の内部構造について、簡単に説明する。図２は、チップ型電子部品１０を、端子電極２０、３０の端子端面２０Ｔ、３０Ｔ及び内部電極１７、１８と直交する平面で切った断面を示している。
【００３２】
チップ型電子部品１０が有するセラミック素体１１は、内部電極１７、１８と誘電材料の誘電体１５とを含む。内部電極１７、１８は、例えば、パラジウム（Ｐｄ）、銀（Ａｇ）／パラジウム合金、ニッケル（Ｎｉ）、銅（Ｃｕ）等である。誘電体１５は、例えば、チタン酸バリウム（ＢａＴｉＯ３）等である。本実施形態において、セラミック素体１１は、誘電体１５と内部電極１７、１８とが交互に積層される。本実施形態において、誘電体１５は誘電体層に相当する。
【００３３】
セラミック素体１１は、セラミックグリーンシート（未焼成セラミックシート）を複数枚積層した積層体を加熱し、圧着することにより一体化した後、切断し、脱脂し、焼成することにより得られた直方体状の焼結体である。そして、セラミック素体１１は、内部電極１７に端子電極２０が電気的に接続され、かつ内部電極１８に端子電極３０が電気的に接続されてチップ型電子部品１０となる。チップ型電子部品１０が有するセラミック素体１１は、内部電極と絶縁体とを有していれば、本実施形態の構造に限定されるものではない。
【００３４】
セラミック素体１１の端面１３、１４には、それぞれ内部電極１７、１８が露出している。上述したように、一対の端子電極２０、３０は、それぞれ端面１３、１４を別々に覆うとともに、複数の内部電極１７、１８が電気的に接続される。このように、セラミック素体１１の端面１３、１４は、端子電極２０、３０が形成される端子電極形成面となる。本実施形態において、端子電極２０、３０は、端子端面２０Ｔ、３０Ｔと電気的に接続される側面（端子側面）２０Ｓ、３０Ｓを有する。端子側面２０Ｓ、３０Ｓは、端子端面２０Ｔ、３０Ｔからセラミック素体１１の４個の側面１２のうち少なくとも１つに延出し、一部を覆う。本実施形態において、端子側面２０Ｓ、３０Ｓは、セラミック素体１１の４個の側面１２すべてに延出している。次に、端子電極２０、３０の構造を説明する。
【００３５】
図２に示すように、端子電極２０、３０は、第１の樹脂層２１、３１と、第２の樹脂層２２、３２とを含む。図３に示すように、第１の樹脂層２１は、第１の導電性材料４１と第１の樹脂５１とを含み、かつセラミック素体１１の内部電極１７、１８が露出する表面、すなわちセラミック素体１１の端面１３、１４側に配置される。第２の樹脂層２２、３２は、第２の樹脂５２を含むとともに、第１の樹脂層２１、３１の少なくとも一部と接触し、かつ第１の樹脂層２１、３１よりもヤング率が低い。
【００３６】
端子電極２０、３０は、チップ型電子部品１０の内部電極１７、１８と回路基板の実装部とを電気的に接続する。このため、端子電極２０、３０は、導電性を有する。後述するように、本実施形態では、端子電極２０、３０が有する第１の樹脂層２１、３１及び第２の樹脂層２２、３２の両方が導電性を有する。第１の樹脂層２１、３１は第１の導電性材料４１により、第２の樹脂層２２、３２は第２の導電性材料４２により、それぞれ導電性を有する。
【００３７】
本実施形態において、第１の導電性材料４１及び第２の導電性材料４２は、それぞれ一種類であってもよいし、２種類以上であってもよい。例えば、第１の導電性材料４１又は第２の導電性材料４２は、単一の種類の材料から得られた単一種類の粒子であってもよいし、異なる種類の材料から得られた複数種類の粒子であってもよい。本実施形態において、第１の導電性材料４１及び第２の導電性材料４２は、いずれも金属、より具体的には金属の粒子であるが、これに限定されない。例えば、第１の導電性材料４１及び第２の導電性材料４２は、炭素の粒子等であってもよい。第１の導電性材料４１及び第２の導電性材料４２は、同じ種類であってもよいし、異なる種類であってもよいが、後者のようにすれば、第１の樹脂層２１、３１に必要な機能及び特性と第２の樹脂層２２、３２に必要な機能及び特性とを実現しやすくなる。
【００３８】
本実施形態において、第１の導電性材料４１及び第２の導電性材料４２は、いずれも金属の粒子である。より具体的には、第１の導電性材料４１は、Ｃｕの粒子であり、第２の導電性材料４２は、第１粒子４２Ａの少なくとも一部が被覆材料４２Ｓで被覆された形態の粒子である。この例では、第１粒子４２ＡはＮｉの粒子であり、被覆材料４２ＳはＳｎ（スズ）である。しかし、第１の導電性材料４１及び第２の導電性材料４２の種類及び形態は、上述したものに限定されない。
【００３９】
端子電極２０、３０は、回路基板の実装部とはんだによって電気的に接続される。このとき、端子電極２０、３０の外側からはんだに含まれるＳｎ等がセラミック素体１１の内部に入り込む、はんだ喰われと呼ばれる現象が発生することがある。上述したように、第１の導電性材料４１及び第２の導電性材料４２が、Ｎｉを含むようにすると、はんだ喰われを抑制できるので好ましい。また、第１の樹脂層２１、３１がＮｉ又はＣｕを含むと、内部電極１７、１８と第１の樹脂層２１、３１とをより確実に接続して、信頼性を向上させることができる。
【００４０】
本実施形態において、第１の樹脂層２１、３１及び第２の樹脂層２２、３２は、いずれも端子電極２０、３０となる。本実施形態では、第１の樹脂層２１、３１が内部電極１７、１８と電気的に接続されるとともに、第２の樹脂層２２、３２が回路基板の実装部と電気的に接続される。したがって、内部電極１７、１８は、第１の樹脂層２１、３１と第２の樹脂層２２、３２とを介して、前記回路基板の実装部と電気的に接続される。このため、第１の樹脂層２１、３１及び第２の樹脂層２２、３２は、いずれも導電性が必要である。第１の導電性材料４１及び第２の導電性材料４２は、粒径が１μｍ以上１０μｍ以下であることが好ましい。この範囲であれば、第１の樹脂層２１、３１及び第２の樹脂層２２、３２は、十分な導電性を有することができる。
【００４１】
第１の樹脂５１と第２の樹脂５２とは、同じ種類であっても異なる種類であってもよい。本実施形態では、第１の樹脂５１と第２の樹脂５２とが同じ種類である。第１の樹脂５１と第２の樹脂５２とを同一の種類とすることにより、複数の樹脂を用意する必要がなくなるので、チップ型電子部品１０の製造コストを低減することができる。また、第１の樹脂５１と第２の樹脂５２とを異ならせることによって、第１の樹脂層２１、３１に要求される特性及び第２の樹脂層２２、３２に要求される特性を実現しやすくなる。本実施形態において、第１の樹脂５１及び第２の樹脂５２は、エポキシ樹脂である。本実施形態においては、硬化温度が１００℃から２００℃程度のエポキシ樹脂が用いられる。しかし、第１の樹脂５１及び第２の樹脂５２は、エポキシ樹脂に限定されるものではない。例えば、ポリイミド、フェノール等を第１の樹脂５１及び第２の樹脂５２に用いてもよい。
【００４２】
第１の樹脂層２１、３１は、第１の樹脂５１に第１の導電性材料４１が分散している。また、第２の樹脂層２２、３２は、第２の樹脂５２に第２の導電性材料４２が分散している。このため、本実施形態において、第１の樹脂層２１、３１及び第２の樹脂層２２、３２は、いずれも導電性を有している。本実施形態においては、少なくとも第１の樹脂層２１、３１が導電性を有していればよく、第２の樹脂層２２、３２は、必ずしも導電性を有していなくてもよい。この点については、本実施形態以降の実施形態で説明する。第１の導電性材料４１が第１の樹脂層２１、３１の全体積に占める割合及び第２の導電性材料４２が第２の樹脂層２２、３２の全体積に占める割合は、３０体積％以上６０体積％以下であることが好ましい。この範囲であれば、第１の樹脂層２１、３１及び第２の樹脂層２２、３２は、十分な導電性を有することができる。
【００４３】
チップ型電子部品１０は、セラミック素体１１側に配置される第１の樹脂層２１、３１と、第１の樹脂層２１、３１に接触し、かつ第１の樹脂層２１、３１よりもセラミック素体１１から離れた位置に配置される第２の樹脂層２２、３２を含む端子電極２０、３０を介して、回路基板の実装部に実装される。このように、チップ型電子部品１０は、第１の樹脂層２１、３１及び第２の樹脂層２２、３２を有する端子電極２０、３０がセラミック素体１１と回路基板の実装部との間に介在する。その結果、チップ型電子部品１０は、回路基板からチップ型電子部品１０へ伝達される外部からの（機械的な）応力及び２つの端子電極２０、３０がセラミック素体１１を回路基板に固定した状態でチップ型電子部品１０が発熱することにより発生する熱応力が端子電極２０、３０によって緩和される。そして、チップ型電子部品１０は、セラミック素体１１又は端子電極２０、３０へクラックが発生することを抑制することができるので、耐久性低下が抑制される。
【００４４】
端子電極２０、３０は、第１の樹脂層２１、３１をセラミック素体１１の端面１３、１４に設けられて、内部電極１７、１８と電気的に接続する。また、端子電極２０、３０は、内部電極１７、１８が露出するセラミック素体１１の表面、すなわち、端面１３、１４を被覆する。このため、本実施形態において、セラミック素体１１側に配置されて内部電極１７、１８と電気的に接続される第１の樹脂層２１、３１は、内部電極１７、１８と確実に接続する機能及びセラミック素体１１の表面に対して強固に密着する機能が求められる。したがって、本実施形態において、第１の樹脂層２１、３１は、ヤング率を高くして硬度を高くしてある。
【００４５】
第１の樹脂層２１、３１のヤング率が高く、硬度が高い場合にも、チップ型電子部品１０が回路基板に実装された際において、外部からの機械的な応力及びチップ型電子部品１０の熱応力を効果的に緩和するため、端子電極２０、３０は、第１の樹脂層２１、３１よりもヤング率の低い第２の樹脂層２２、３２を含む。すなわち、チップ型電子部品１０の端子電極２０、３０は、第１の樹脂層２１、３１よりもチップ型電子部品１０の表面から離れた位置に、第１の樹脂層２１、３１の少なくとも一部と接触し、かつ第１の樹脂層２１、３１よりもヤング率が低く、硬度が低い第２の樹脂層２２、３２を含む。そして、第２の樹脂層２２、３２は、回路基板の端子とはんだ等によって電気的に接続される。このような構造により、チップ型電子部品１０は、外部からの機械的な応力及び熱応力をより効果的に緩和することができるとともに、端子電極２０、３０と内部電極１７、１８及び端面１３、１４とが確実に接続される。
【００４６】
このように、チップ型電子部品１０は、ヤング率が第２の樹脂層２２、３２よりも大きい第１の樹脂層２１、３１が、チップ型電子部品１０の内部電極１７、１８及び端面１３、１４と強固に密着して、これらと確実に接続される。そして、第１の樹脂層２１、３１と接触し、かつ第１の樹脂層２１、３１よりもヤング率の低い第２の樹脂層２２、３２は、外部からの（機械的な）応力及びチップ型電子部品１０の発熱に起因する熱応力をより効果的かつ確実に緩和する。
【００４７】
また、回路基板に実装されたチップ型電子部品１０は、誘電体１５に発生する電歪現象に起因した音鳴りが発生したり、セラミック素体１１にクラックが発生したりすることがある。端子電極２０、３０は、第１の樹脂層２１、３１及び第２の樹脂層２２、３２を有するので、電歪現象によるチップ型電子部品１０の変形を吸収して、前記音鳴り及び前記クラックを抑制することもできる。特に、端子電極２０、３０は、ヤング率が第１の樹脂層２１、３１よりも低い第２の樹脂層２２、３２を有するので、電歪現象によるチップ型電子部品１０の変形を吸収して、前記音鳴り及び前記クラックをより効果的かつ確実に抑制することができる。このように、チップ型電子部品１０は、誘電体１５を有する場合には、第１の樹脂層２１、３１及び第２の樹脂層２２、３２を含む端子電極２０、３０が音鳴り及びクラックを抑制できるという利点がある。チップ型電子部品１０は、誘電体１５を有していなくてもよく、この場合は、端子電極２０、３０が外部からの応力及び熱応力を緩和するという効果が得られる。
【００４８】
本実施形態において、第１の樹脂層２１、３１のヤング率は第２の樹脂層２２、３２のヤング率よりも高く、２ＧＰａ以上６ＧＰａ以下が好ましい。また、第２の樹脂層２２、３２のヤング率は、０．１ＧＰａ以上３ＧＰａ以下とすることが好ましく、１ＧＰａ以下とすることが特に好ましい。第１の樹脂層２１、３１のヤング率と第２の樹脂層２２、３２のヤング率とを上述した範囲とすることにより、第１の樹脂層２１、３１とチップ型電子部品１０の内部電極１７、１８及び端面１３、１４とを確実に密着させ、かつチップ型電子部品１０に作用する外的な応力及び熱応力を確実に緩和することができる。また、チップ型電子部品１０の第１の樹脂層２１、３１及び第２の樹脂層２２、３２は、誘電体１５の電歪現象に起因した音鳴り及びクラックを抑制することもできる。
【００４９】
第２の樹脂層２２、３２のヤング率を第１の樹脂層２１、３１のヤング率よりも小さくするために、例えば、端子電極２０、３０をセラミック素体１１の端面１３、１４に形成するにあたって、第１の樹脂層２１、３１の熱処理と第２の樹脂層２２、３２の熱処理とを異ならせる方法がある。例えば、第１の樹脂層２１、３１が有する第１の樹脂５１及び第２の樹脂層２２、３２が有する第２の樹脂５２にエポキシ樹脂を用いる場合、第２の樹脂５２の熱硬化時間を第１の樹脂５１の熱硬化時間よりも短くする方法がある。また、第２の樹脂５２の熱硬化温度を第１の樹脂５１の熱硬化温度よりも低くする方法もある。熱処理を異ならせる他にも、第１の樹脂層２１、３１に含まれる第１の導電性材料４１の含有量と第２の樹脂層２２、３２に含まれる第２の導電性材料４２の含有量とを異ならせる方法もある。例えば、第２の樹脂層２２、３２の全体積に対する第２の導電性材料４２の体積比率を、第１の樹脂層２１、３１の全体積に対する第１の導電性材料４１の体積比率よりも小さくする。さらに、第１の樹脂５１の種類と第２の樹脂５２の種類とを異ならせたり、第１の樹脂５１と第２の樹脂５２とで樹脂の成分割合を異ならせたりする方法もある。上述した方法を単独で又は組み合わせて用いることにより、第２の樹脂層２２、３２のヤング率を第１の樹脂層２１、３１のヤング率よりも低くすることができる。
【００５０】
よりヤング率の高い第１の樹脂層２１、３１は、セラミック素体１１の端面１３、１４の全体へ強固に固着してこれを覆うので、端面１３、１４の強度が向上する。また、第１の樹脂層２１、３１は、セラミック素体１１の内部へめっき液等が浸入することを効果的に抑制する。本実施形態において、第１の樹脂層２１、３１及び第２の樹脂層３１、３２は、ガラスフリットを有しないことが好ましい。このようにすれば、第１の樹脂層２１、３１及び第２の樹脂層３１、３２の導電性が向上するので、端子電極２０、３０の等価直列抵抗（Equivalent Series Resistance：ＥＳＲ）の増加を抑制することができる。また、端子電極２０、３０は、ガラスと導電性材料とを含む焼付け層を内部電極１７、１８が露出する端面１３、１４に設ける必要はない。焼付け層が不要になるので、焼付け層を形成するための高温での加熱が不要になる。その結果、チップ型電子部品１０は、端子電極２０、３０の発生するクラックを低減できる。
【００５１】
（端子電極の変形例）
図４、図５は、実施形態１に係るチップ型電子部品が有する端子電極の変形例を示す拡大図である。本変形例に係る端子電極２０ａ、３０ａ及び端子電極２０ｂ、３０ｂは、上述した端子電極２０、３０と同様であるが、第１の樹脂層２１ａ、３１ａが有する第１の導電性材料４１ａ及び第２の樹脂層２２ａ、３２ａが有する第２の導電性材料４２ａ又は第２の樹脂層２２ｂ、３２ｂが有する第２の導電性材料４２ｂの形態が異なる。第１の導電性材料４１ａは、第１の導電性粒子４１Ａと、第１の導電性粒子４１Ａの粒径よりも粒径が小さい第２の導電性粒子４１Ｂとを含む。第１の導電性粒子４１Ａの粒径はｄ１であり、第２の導電性粒子４１Ｂの粒径はｄ２である。粒径ｄ１、ｄ２は、第１の樹脂層２１ａ、３１ａに含まれる第１の導電性粒子４１Ａ及び第２の導電性粒子４１ＢのＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）像等から求めた平均粒径を用いればよい。例えば、第１の樹脂層２１ａ、３１ａを研磨して撮像したＳＥＭ像に現れている複数の第１の導電性粒子４１Ａ（又は第２の導電性粒子４１Ｂ）の粒径から平均粒径を求める。第１の導電性粒子４１Ａ等のＳＥＭ像から平均粒径を求める手法は、これに限定されるものではない。例えば、第１の導電性粒子４１Ａ等のＳＥＭ像に幅及び長さが既知の直線を描き、この直線に含まれる第１の導電性粒子４１Ａ等から平均粒径を求めてもよい。
【００５２】
このようにすることで、第１の導電性粒子４１Ａよりも粒径が小さい第２の導電性粒子４１Ｂは、第１の導電性粒子４１Ａよりも低い温度で溶融する。第１の樹脂層２１ａ、３１ａが含む第１の樹脂５１を熱硬化させる際には、第１の導電性粒子４１Ａが溶融する温度よりも低い温度（１００℃から１５０℃程度）で第２の導電性粒子４１Ｂが溶融して、第１の導電性粒子４１Ａ同士及び第１の導電性粒子４１Ａと内部電極１７、１８とを電気的に接続する。すなわち、熱硬化後における第１の樹脂層２１ａ、３１ａにおいては、第２の導電性粒子４１Ｂを介して、内部電極１７、１８と第１の導電性粒子４１Ａとが電気的に接続され、かつ第１の導電性粒子４１Ａ同士が電気的に接続されることになる。このような構造により、第１の樹脂層２１ａ、３１ａと内部電極１７、１８との導電性が確保される。また、第１の樹脂層２１ａ、３１ａは、第１の導電性粒子４１Ａが接触抵抗の低減を実現するとともに、第１の樹脂層２１ａ、３１ａの収縮を低減することにより、第１の樹脂層２１ａ、３１ａに発生するクラックが緩和される。さらに、第１の樹脂層２１ａ、３１ａは、第１の導電性粒子４１Ａが、第２の樹脂層２２ａ、３２ａとの密着性を向上させる。
【００５３】
第１の導電性粒子４１Ａの粒径ｄ１は１μｍ以上１０μｍ以下であり、第２の導電性粒子４１Ｂの粒径ｄ２は０．５μｍ以下とすることが好ましく、０．１μｍ以下とすることがさらに好ましい。このようにすることで、第１樹脂５１を熱硬化させる際に、第２の導電性粒子４１Ｂが確実に溶融して第１の導電性粒子４１Ａ同士及び内部電極１７、１８と第１の導電性粒子４１Ａとの電気的な接続を確実に実現できる。また、粒径ｄ１及び粒径ｄ２を上述の範囲とすることにより、第１の樹脂層２１ａ、３１ａに発生するクラックをより効果的に緩和できるとともに、第１の樹脂層２１ａ、３１ａと第２の樹脂層２２ａ、３２ａとの密着性をより向上させることができる。また、第１の導電性粒子４１Ａの粒径ｄ１を上述した範囲とすることにより、第１の導電性粒子４１Ａ同士の接触抵抗を低減する効果及び第１の樹脂５１の収縮を抑制することにより第１の樹脂層２１ａ、３１ａに作用する応力を緩和してクラックの発生を抑制する効果をより確実に得ることができる。さらに、第１の導電性粒子４１Ａの粒径ｄ１を上述した範囲とすることにより、第２の樹脂層２２ａ、３２ａ及びセラミック素体１１との密着性をより向上させることができる。本変形例において、第１の導電性粒子４１ＡはＮｉであり、第２の導電性粒子４１ＢはＣｕであるが、両者は同じ材料（例えば、Ｃｕ）であってもよい。
【００５４】
第２の導電性粒子４１Ｂの粒径ｄ２は、内部電極１７、１８の厚みｔよりも小さいことが好ましい。このようにすることで、第２の導電性材料４２ａが、内部電極１７、１８と第１の導電性粒子４１Ａとをより確実に接続して、両者間の導電性をより確実に確保することができる。また、第１の導電性粒子４１Ａの粒径ｄ１は、内部電極１７、１８の厚みｔよりも大きいことが好ましい。このようにすることで、第１の導電性粒子４１Ａは、第１の導電性粒子４１Ａ同士の接触抵抗をより確実に低減するとともに、第１の樹脂層２１ａ、３１ａの収縮をより確実に抑制して、第１の樹脂層２１ａ、３１ａのクラックをより効果的に緩和できる。また、第１の導電性粒子４１Ａは、第１の樹脂層２１ａ、３１ａとセラミック素体１１及び第２の樹脂層２２ａ、３２ａとの固着強度をより向上させ、密着性をより向上させることができる。
【００５５】
本変形例において、第２の導電性材料４２ａは、第２の導電性材料４２ａの粒子として、第１粒子４２Ａ、第２粒子４２Ｂ及び第３粒子４２Ｃを含む。本変形例において、第１粒子４２Ａと第２粒子４２Ｂと第３粒子４２Ｃとは、それぞれ順にＮｉ、Ｃｕ、Ｓｎである。また、図５に示す端子電極２０ｂ、３０ｂの第２の樹脂層２２ｂ、３２ｂは、第２の導電性材料４２ｂの粒子として、第１粒子４２Ａ及び第２粒子４２Ｂを含む。第１粒子４２Ａと第２粒子４２Ｂとは、それぞれ順にＳｎ、Ｃｕである。このように、本変形例において、第１粒子４２Ａと第２粒子４２Ｂと第３粒子４２Ｃとは、異なる３種類の材料であるが、図５に示す第３の第１粒子４２Ａ及び第２粒子４２Ｂのように、異なる２種類の材料であってもよい。さらに、第２の導電性材料４２ａ、４２ｂの粒子は、同一の材料の粒子であってもよいし、異なる４種類以上の材料の粒子であってもよい。
【００５６】
第１の樹脂層２１ａ、３１ａに含まれる第１の導電性粒子４１Ａの平均粒径と第２の導電性粒子４１Ｂの平均粒径とは、第２の樹脂層２２ａ、３２ａに含まれる第２の導電性材料４２ａの粒子の平均粒径又は第２の樹脂層２２ｂ、３２ｂに含まれる第２の導電性材料４２ｂの粒子の平均粒径よりも小さいことが好ましい。このようにすることで、第１の樹脂層２１ａ、３１ａと内部電極１７、１８との導電性をさらに向上させることができる。また、第１の樹脂層２１ａ、３１ａと第２の樹脂層２２ａ、３２ａ又は第２の樹脂層２２ｂ、３２ｂとの固着強度をより向上させることができる。本実施形態において、第１の導電性粒子４１Ａの平均粒径、第２の導電性粒子４１Ｂの平均粒径及び第２の導電性材料４２ａ、４２ｂの粒子の平均粒径は、第１の導電性粒子４１Ａ及び第２の導電性粒子４１Ｂ等のＳＥＭ像観察から求めた。
【００５７】
（チップ型電子部品の製造方法）
図６は、実施形態１に係るチップ型電子部品の製造方法のフローチャートである。図７−１から図７−４は、実施形態１に係るチップ型電子部品の製造方法の説明図である。ここでは、図２に示すチップ型電子部品１０を製造する方法の一例を説明する。チップ型電子部品１０を製造するにあたり、ステップＳ１１で、表面に内部電極１７、１８の一部が露出した引出部１７Ｌ、１８Ｌを有するセラミック素体１１を準備する。図７−１に示すように、引出部１７Ｌ、１８Ｌは、セラミック素体１１の端面１３、１４に引き出されている。
【００５８】
次に、ステップＳ１２で示される第１樹脂層形成工程に進む。第１樹脂層形成工程は、図７−２に示すように、引出部１７Ｌ、１８Ｌ及びセラミック素体１１の引出部１７Ｌ、１８Ｌが露出した表面、すなわち端面１３、１４に、第１の樹脂５１と第１の導電性材料４１とを含む第１混合物２１Ｐ、３１Ｐを塗布して硬化させることにより、第１の樹脂層２１、３１を形成する工程である。次に、第１樹脂層形成工程をより詳細に説明する。第１樹脂層形成工程では、図７−２に示すように、まず、セラミック素体１１の端面１３、１４に、液体状の第１の樹脂５１に第１の導電性材料４１を分散させたペースト状の第１混合物２１Ｐ、３１Ｐを、例えば、ディップ法等により塗布する（ステップＳ１２１）。
【００５９】
次に、第１混合物２１Ｐ、３１Ｐを熱処理（第１の熱処理）することにより硬化させる（ステップＳ１２２）。本実施形態において、第１の樹脂５１は、例えば、エポキシ樹脂のような熱硬化性樹脂を用いるので、第１混合物２１Ｐ、３１Ｐを加熱することにより硬化させる。ステップＳ１２２での第１の熱処理によってセラミック素体１１の端面１３、１４に第１の樹脂層２１、３１が形成されたら、ステップＳ１２の第１樹脂層形成工程が終了する。
【００６０】
次に、ステップＳ１２で示される第２樹脂層形成工程に進む。第２樹脂層形成工程は、図７−３に示すように、第１の樹脂層２１、３１の表面に、第２の樹脂５２と第２の導電性材料４２とを含む第２混合物２２Ｐ、３２Ｐを塗布して硬化させることにより、第２の樹脂層２２、３２を形成する工程である。次に、第２樹脂層形成工程をより詳細に説明する。第２樹脂層形成工程では、図７−３に示すように、まず、第１の樹脂層２１、３１の表面に、液体状の第２の樹脂５２に第２の導電性材料４２を分散させたペースト状の第２混合物２２Ｐ、３２Ｐを、例えば、ディップ法等により塗布する（ステップＳ１３１）。
【００６１】
次に、第２混合物２１Ｐ、３２Ｐを熱処理（第２の熱処理）することにより硬化させる（ステップＳ１３２）。本実施形態において、第２の樹脂５２は、第１の樹脂５１と同様に、例えば、エポキシ樹脂のような熱硬化性樹脂を用いるので、第２混合物２２Ｐ、３２Ｐを加熱することにより硬化させる。本実施形態において、第１樹脂層形成工程（ステップＳ１２）及び第２樹脂層形成工程（ステップＳ１３）においては、第１の樹脂層２１、３１のヤング率よりも、第２の樹脂層２２、３２のヤング率の方が小さくなるように熱処理される。
【００６２】
例えば、第２樹脂層形成工程、より具体的には、第２の熱処理（ステップＳ１３２）において第２混合物２２Ｐ、３２Ｐを加熱する時間を、第１樹脂層形成工程、より具体的には、第１の熱処理（ステップＳ１２２）において第１混合物２１Ｐ、３１Ｐを加熱する時間よりも短くする。このようにすれば、第１の樹脂層２１、３１の方がより硬化するため、相対的に第２の樹脂層２２、３２のヤング率を低くすることができる。また、第２樹脂層形成工程、より具体的には、第２の熱処理（ステップＳ１３２）において第２混合物２２Ｐ、３２Ｐを加熱する温度を、第１樹脂層形成工程、より具体的には、第１の熱処理（ステップＳ１２２）において第１混合物２１Ｐ、３１Ｐを加熱する温度よりも低くしてもよい。このようにしても、第１の樹脂層２１、３１の方がより硬化するため、相対的に第２の樹脂層２２、３２のヤング率を低くすることができる。このように、本実施形態に係るチップ型電子部品に製造方法は、熱処理の条件を変更するので、比較的容易に、かつ確実に、第２の樹脂層２２、３２のヤング率を低くすることができる。
【００６３】
図７−４に示すように、第１の樹脂層２１、３１の表面に第２の樹脂層２２、３２が形成されたら、セラミック素体１１の表面に端子電極２０、３０を有するチップ型電子部品１０が完成する。本実施形態では、第１の熱処理及び第２の熱処理の条件を調整することにより、第２の樹脂層２２、３２のヤング率を第１の樹脂層２１、３１のヤング率よりも低くすることができるので、比較的容易に第２の樹脂層２２、３２及び第１の樹脂層２１、３１のヤング率を調整することができる。なお、第２の樹脂層２２、３２及び第１の樹脂層２１、３１のヤング率は、例えば、第１樹脂５１及び第２樹脂５２の種類並びに第１の導電性材料４１及び第２の導電性材料４２の種類を変更したり、第１樹脂５１と第１の導電性材料４１との比率等を調整したり、これらと熱処理とを併用したりすることによって調整してもよい。
【００６４】
以上、本実施形態に係るチップ型電子部品は、第１の樹脂層及び第２の樹脂層を有する端子電極を備える。このため、第１の樹脂層及び第２の樹脂層が、外部応力及び熱応力を効果的に緩和することができるので、外部応力及び熱応力に起因するセラミック素体又は端子電極のクラックの発生を抑制することができる。本実施形態の構成は、以下の実施形態においても適宜適用することができる。また、本実施形態の構成を備えるものは、本実施形態と同様の作用、効果を奏する。
【００６５】
（実施形態２）
図８は、実施形態２に係るチップ型電子部品の断面図である。図９は、実施形態２に係るチップ型電子部品が有する端子電極の拡大図である。実施形態２に係るチップ型電子部品１０Ａは、実施形態１に係るチップ型電子部品１０と同様であるが、第２の樹脂層２２、３２の表面を覆うめっき層３３を有するとともに、第２の樹脂層２２、３２は第１の樹脂層２１、３１の表面を、その一部を残して覆うとともに、第１の樹脂層２１、３１の一部とめっき層の一部とが接触する点が異なる。
【００６６】
チップ型電子部品１０Ａの端子電極２０Ａ、３０Ａは、第１の樹脂層２１、３１と、第２の樹脂層２２ｃ、３２ｃと、めっき層２３、３３とを含む。第１の樹脂層２１、３１は、実施形態１のチップ型電子部品１０が有する第１の樹脂層２１、３１と同様である。チップ型電子部品１０Ａが有する第２の樹脂層２２ｃ、３２ｃは、第２の樹脂５２と、第２の導電性材料４２ｃとを含む。第２の樹脂層２２ｃ、３２ｃは、第１の樹脂層２１、３１の一部を残して第１の樹脂層２１、３１を覆っている。めっき層３３は、第２の樹脂層２２ｃ、３２ｃよりもセラミック素体１１から離れた位置に配置されるとともに、第２の樹脂層２２ｃ、３２ｃを覆い、かつ第１の樹脂層２１、３１の一部と接触する。すなわち、めっき層２３、３３は、第１の樹脂層２１、３１のうち、第２の樹脂層２２ｃ、３２ｃが覆っていない部分と接触してこれを覆う。
【００６７】
めっき層２３、３３は、Ｓｎめっき又はＮｉ−Ｓｎめっきである。端子電極２０Ａ、３０Ａは、このような材料のめっき層２３、３３を有することにより、回路基板に実装される際には、はんだとの濡れ性が向上する。その結果、端子電極２０Ａ、３０Ａは確実に回路基板の端子電極と接続されるので、信頼性が向上する。なお、Ｓｎめっきでめっき層２３、３３が形成される場合、めっき層２３、３３は、１層である。Ｎｉ−Ｓｎめっきでめっき層２３、３３が形成される場合、めっき層２３、３３は、Ｎｉめっきの層の表面にＳｎめっきの層が設けられた２層のめっき層になる。
【００６８】
めっき層２３、３３は、第２の樹脂層２２ｃ、３２ｃの表面に設けられる。めっき層２３、３３は、電解めっきにより設けられるので、第２の樹脂層２２ｃ、３２ｃは導電性が必要である。このため、第２の樹脂層２２ｃ、３２ｃは、図９に示すように、第２の樹脂５２に第２の導電性材料４２ｃを分散させることにより導電性が確保される。なお、本実施形態において、第２の導電性材料４２ｃは金属の粒子であり、本実施形態ではＣｕである。また、第１の樹脂層２１、３１が含む第１の導電性材料４１も金属の粒子であり、本実施形態ではＣｕである。第１の樹脂層２１、３１及び第２の樹脂層２２ｃ、３２ｃは、いずれも導電性を有していればよいので、第１の導電性材料４１及び第２の導電性材料４２ｃの種類及び形態は上述したものに限定されない。例えば、上述した実施形態１又はその変形例に係る第１の導電性材料４１、４１ａ又は第２の導電性材料４２、４２ａ、４２ｂ等を、チップ型電子部品１０Ａの端子電極２０Ａ、２０Ｂに適用してもよい。この場合、上述した実施形態１又はその変形例における作用、効果を得ることができる。特に、第１の導電性材料４１、４１ａ及び第２の導電性材料４２、４２ａ、４２ｂ、４２ｃは、Ｃｕ以外では、Ｎｉが好ましい。
【００６９】
一般に、導電性樹脂は、導体と比較して電気抵抗が大きい。本実施形態において、端子電極２０Ａ、３０Ａは、導電性を有する第１の樹脂層２１、３１と、同じく導電性を有する第２の樹脂層２２ｃ、３２ｃがと積層されている。このため、端子電極２０Ａ、３０Ａは、等価直列抵抗が増加する傾向がある。特に、本実施形態では、第１の樹脂層２１、３１よりも第２の樹脂層２２ｃ、３２ｃの方がヤング率は低いので、第２の樹脂層２２ｃ、３２ｃの方が第１の樹脂層２１、３１よりも電気抵抗が高くなる傾向がある。結果として、端子電極２０Ａ、３０Ａの等価直列抵抗が増加する傾向が大きい。
【００７０】
このため、本実施形態では、第２の樹脂層２２ｃ、３２ｃが、第１の樹脂層２１、３１を、その一部残して覆う。同時に、めっき層２３、３３が、第２の樹脂層２２ｃ、３２ｃから露出した第１の樹脂層２１、３１（すなわち第２の樹脂層２２に覆われていない第１の樹脂層２１、３１）と、第２の樹脂層２２ｃ、３２ｃとを覆う。このような構造により、チップ型電子部品１０Ａは、めっき層２３、３３と第１の樹脂層２１、３１とが電気的に接続されるので、導電性の低い（すなわち電気抵抗が高い）第２の樹脂層２１、３１による端子電極２０Ａ、３０Ａの導電性の低下を抑制することができる。その結果、チップ型電子部品１０Ａは、端子電極２０Ａ、２０Ｂの等価直列抵抗の増加を抑制することができる。このように、端子電極２０Ａ、３０Ａの構造は、２つの導電性の樹脂層と最外層に金属めっきの層とを有するものに対して好適である。
【００７１】
チップ型電子部品１０Ａが回路基板に実装される場合、そして、めっき層２３、３３が回路基板の端子と電気的に接続される。この場合、チップ型電子部品１０Ａは、第２の樹脂層２２ｃ、３２ｃよりも導電性の高い（すなわち電気抵抗が低い）第１の樹脂層２１、３１及びめっき層２３、３３を介して内部電極１７、１８が回路基板の端子と電気的に接続される。すなわち、チップ型電子部品１０Ａは、導電性の低い第２の樹脂層２２ｃ、２３ｃを介さずに、内部電極１７、１８を回路基板の端子と電気的に接続できる。その結果、チップ型電子部品１０Ａの内部電極１７、１８と回路基板の端子とが、低抵抗で電気的に接続される。また、チップ型電子部品１０Ａは、めっき層２３、３３が回路基板の端子と電気的に接続されるので、はんだと端子電極２０Ａ、３０Ａとのの濡れ性が向上する。その結果、チップ型電子部品１０Ａは、回路基板へ実装されたときの信頼性が向上する。
【００７２】
本実施形態において、チップ型電子部品１０Ａの端子電極２０Ａ、３０Ａが有するめっき層２３、３３の代わりに、第３の導電性材料を含む第３の樹脂層を用いてもよい。この場合、第３の樹脂層と第１の樹脂層２１、３１と一部とが電気的に接続する。第３の樹脂層は、第３の導電性材料を含む樹脂を第１の樹脂層２１、３１の表面に塗布した後、加熱により硬化させて形成することができる。このため、第２の樹脂層２２ｃ、３２ｃに導電性は不要であるので、第２の樹脂層２２ｃ、３２ｃは、第２の導電性材料４２ｃを含まなくてもよい。めっき層２３、３３の代わりに第３の樹脂層を用いる場合、第３の樹脂層が回路基板の端子と電気的に接続されるため、第３の樹脂層はＳｎを含むことが好ましい。このようにすれば、はんだと第３の樹脂層との濡れ性が向上するので、端子電極２０Ａ、３０Ａと回路基板の端子との接続の信頼性が向上する。
【００７３】
（端子電極の変形例）
図１０は、実施形態２に係るチップ型電子部品が有する端子電極の第１変形例を示す拡大図である。本変形例に係る端子電極２０Ａａ、３０Ａａは、上述した端子電極２０Ａ、３０Ａと同様であるが、第２の樹脂層２２ｂ、３２ｂが有する第２の導電性材料４２ｂが、上述した端子電極２０Ａ、３０Ａとは異なる。本変形例において、第２の樹脂層２２ｂ、３２ｂは、上述した実施形態１の変形例（図５参照）と同様である。すなわち、第２の樹脂層２２ｂ、３２ｂは、第２の導電性材料４２ｂの粒子として、第１粒子４２Ａ及び第２粒子４２Ｂを含む。第１粒子４２ＡはＮｉの粒子であり、第２粒子４２ＢはＣｕの粒子である。そして、めっき層２３、３３が第２の樹脂層２２ｂ、３２ｂの表面を覆う。
【００７４】
図１１は、実施形態２に係るチップ型電子部品が有する端子電極の第２変形例を示す拡大図である。本変形例に係る端子電極２０Ａｂ、３０Ａｂは、上述した端子電極２０Ａ、３０Ａと同様であるが、第２の樹脂層２２ｄ、３２ｄが有する第２の導電性材料４２ｄが、上述した端子電極２０Ａ、３０Ａとは異なる。本変形例において、第２の樹脂層２２ｄ、３２ｄが含む第２の導電性材料４２ｄは、第１粒子４２Ａの少なくとも一部が被覆材料４２Ｓで被覆された形態の粒子である。そして、めっき層２３、３３が第２の樹脂層２２ｄ、３２ｄの表面を覆う。この例では、第１粒子４２ＡはＮｉの粒子であり、被覆材料４２ＳはＣｕである。しかし、第１粒子４２Ａ及び被覆材料４２Ｓの種類は、上述したものに限定されない。
【００７５】
（チップ型電子部品の製造方法）
図１２は、実施形態２に係るチップ型電子部品の製造方法のフローチャートである。図１３−１から図１３−６は、実施形態２に係るチップ型電子部品の製造方法の説明図である。ここでは、図８に示すチップ型電子部品１０Ａを製造する方法の一例を説明する。チップ型電子部品１０Ａを製造するにあたり、ステップＳ２１及びステップＳ２２（図１３−１、図１３−２）は、実施形態１で説明したステップＳ１１及びステップＳ１２と同様なので説明を省略する。ステップＳ２２の第１樹脂層形成工程が終了し、セラミック素体１１の表面に第１の樹脂層２１、３１が形成されたら、ステップＳ２３に進む。
【００７６】
ステップＳ２３は、第１樹脂層被覆工程である。第１樹脂層被覆工程は、第１の樹脂層２１、３１の一部が被覆材ＭＳで被覆される工程である。これは、第１の樹脂層２１、３１の一部を第２の樹脂層２２、３２で被覆しないで、上述しためっき層２３、３３と第１の樹脂層２１、３１の一部とを電気的に接続させるためである。本実施形態では、図１３−３に示すように、第１の樹脂層２１、３１と側面１２との境界から端面１３、１４に向かう途中の部分まで、第１の樹脂層２１、３１の一部が被覆材ＭＳで被覆される。被覆材ＭＳは、例えば、レジスト等の樹脂である。第１の樹脂層２１、３１の一部が被覆材ＭＳで被覆されたら、ステップＳ２４で示される第２樹脂層形成工程に進む。
【００７７】
ステップＳ２４の第２樹脂層形成工程は、実施形態１で説明したステップＳ１３の第２樹脂層形成工程と同様であるが、図１３−４に示すように、第１の樹脂層２１、３１及び被覆材ＭＳの表面に、第２混合物２２Ｐ、３２Ｐが塗布される。また、第２混合物２２Ｐ、３２Ｐは、図９に示す第２の導電性材料４２ｃを含む。その他は、実施形態１と同様である。ステップＳ２４の第２樹脂層形成工程が終了し、第１の樹脂層２１、３１及び被覆材ＭＳの表面に第２の樹脂層２２、３２が形成されたら、ステップＳ２５に進む。ステップＳ２５は、被覆材除去工程である。被覆材除去工程は、被覆材ＭＳが除去される工程である。被覆材ＭＳがレジスト等の樹脂である場合、これを溶解させる溶媒を用いて被覆材ＭＳを除去する。
【００７８】
被覆材ＭＳが除去されると、図１３−５に示すように、第１の樹脂層２１、３１と側面１２との境界から端面１３、１４に向かう途中の部分までは、第１の樹脂層２１、３１が第２の樹脂層２２、３２で覆われない。被覆材ＭＳが除去されたら、ステップＳ２６に進み、第１の樹脂層２１、３１の表面の一部及び第２の樹脂層２２、３２の表面に、めっき層２３、３３が形成される。めっき層２３、３３は、例えば、電解めっきが用いられる。このようにして、図１３−６に示すように、セラミック素体１１の表面に端子電極２０Ａ、３０Ａを有するチップ型電子部品１０Ａが完成する。なお、被膜材ＭＳを用いなくても、ペースト状の第２混合物２２Ｐ、３２Ｐにセラミック素体１１の第１の樹脂層２１、３１を浸漬する際に、浸漬の深さを調整することで、第１の樹脂層２１、３１を一部露出させてもよい。
【００７９】
本実施形態では、第１の熱処理及び第２の熱処理の条件を調整することにより、第１の樹脂層２１、３１のヤング率は、第２の樹脂層２２、３２のヤング率よりも高くなっている。このため、セラミック素体１１の端面１３、１４に、硬度の高い第１の樹脂層２１、３１が強固に密着している。このため、めっき層２３、３３を形成する際にめっき液がセラミック素体１１の内部に浸入するおそれを低減できる。その結果、本実施形態に係るチップ型電子部品の製造方法は、めっき層２３、３３を有するチップ型電子部品１０Ａの信頼性を向上させることができる。また、第２の樹脂層２２、３２は、図９に示す第２の導電性材料４２ｃを有するので、電解めっきを用いてめっき層２３、３３を形成することができる。
【００８０】
めっき層２３、３３を確実に形成することができるように、めっき層２３、３３を形成する前に、第２の樹脂層２２、３２を研磨することがある。チップ型電子部品１０Ａは、第２の樹脂層２２、３２のヤング率は、第１の樹脂層２１、３１のヤング率よりも低いので、めっき層２３、３３を形成する前の研磨を容易かつ確実に行うことができるとともに、研磨に要する時間を短縮して生産性を向上させることもできる。
【００８１】
以上、本実施形態に係るチップ型電子部品は、第１の樹脂層及び第２の樹脂層を有するので、実施形態１に係るチップ型電子部品と同様の作用、効果を奏する。さらに、本実施形態に係るチップ型電子部品は、第１の樹脂層の一部及び第２の樹脂層と電気的に接続されるめっき層を有する。このめっき層により、チップ型電子部品が回路基板へ実装されたときの信頼性が向上する。また、導電性が高い第１の樹脂層とめっき層とが電気的に接続されるため、端子電極の等価直列抵抗が低下する。本実施形態の構成は、以下の実施形態においても適宜適用することができる。また、本実施形態の構成を備えるものは、本実施形態と同様の作用、効果を奏する。
【００８２】
（実施形態３）
図１４は、実施形態３に係るチップ型電子部品の断面図である。実施形態３に係るチップ型電子部品１０Ｂは、実施形態１に係るチップ型電子部品１０と同様であるが、第１の樹脂層２１、３１とセラミック素体１１との間に、焼付け層２０Ｇ、３０Ｇを有する点が異なる。他の構造は、実施形態１と同様である。チップ型電子部品１０Ｂが有する端子電極２０Ｂ、３０Ｂは、焼付け層２０Ｇ、３０Ｇと、第１の樹脂層２１、３１と、第２の樹脂層２２、３２とを含む。本実施形態において、第２の樹脂層２２、３２は、第１の樹脂層２１、３１の表面全体を覆い、これと接触する。
【００８３】
焼付け層２０Ｇ、３０Ｇは、セラミック素体１１の内部電極１７、１８が露出している表面、すなわち端面１３、１４に設けられて、内部電極１７、１８と電気的に接続している。焼付け層２０Ｇ、３０Ｇは、例えば、ガラスフリットと導電性材料（例えば、Ｃｕ又はＮｉ等の金属）の粒子とを混合したペーストを端面１３、１４に塗布し、８５０℃程度の温度で焼成することにより形成される。
【００８４】
焼付け層２０Ｇ、３０Ｇの表面に、第１の樹脂層２１、３１と第２の樹脂層２２、３２とがこの順で形成される。このように、第１の樹脂層２１、３１とセラミック素体１１との間には、第１の樹脂層２１、３１とは異なる層（本実施形態では焼き付け層２０Ｇ、３０Ｇ）が配置されていてもよい。第２の樹脂層２２、３２は、第１の樹脂層２１、３１をすべて覆っていてもよいし、一部を残して覆ってもよい。チップ型電子部品１０Ｂは、第２の樹脂層２２、３２が回路基板の端子と電気的に接続される。このため、第２の樹脂層２２、３２は、第２の導電性材料として、Ｓｎを含むことが好ましい。このようにすれば、はんだとの濡れ性が向上するので、端子電極２０Ｂ、３０Ｂと回路基板の端子との電気的な接続の信頼性が向上する。
【００８５】
チップ型電子部品１０Ｂは、焼付け層２０Ｇ、３０Ｇの表面に第１の樹脂層２１、３１及び第２の樹脂層２２、３２が形成された端子電極２０Ｂ、３０Ｂを有する。このため、チップ型電子部品１０Ｂは、実施形態１のチップ型電子部品１０と同様に、第１の樹脂層２１、３１及び第２の樹脂層２２、３２が、回路基板からの外部応力及びチップ型電子部品１０の発熱に起因する熱応力を緩和してクラックの発生を抑制するとともに、音鳴りを抑制する。特に、第２の樹脂層２２、３２のヤング率が第１の樹脂層２１、３１のヤング率よりも低いため、外部応力及び熱応力を効果的に緩和することができる。本実施形態の構成は、以下の実施形態においても適宜適用することができる。また、本実施形態の構成を備えるものは、本実施形態と同様の作用、効果を奏する。
【００８６】
（実施形態４）
図１５は、実施形態４に係るチップ型電子部品の断面図である。実施形態４に係るチップ型電子部品１０Ｃは、実施形態１に係るチップ型電子部品１０と同様であるが、第２の樹脂層２２、３２よりもセラミック素体１１から離れた位置に、第３の樹脂層２４、３４を有する点が異なる。他の構造は、実施形態１と同様である。チップ型電子部品１０Ｃが有する端子電極２０Ｃ、３０Ｃは、第１の樹脂層２１、３１と、第２の樹脂層２２、３２と、第３の樹脂層２４、３４とを含む。本実施形態において、第２の樹脂層２２、３２は、第１の樹脂層２１、３１の表面全体を覆い、これと接触する。
【００８７】
第３の樹脂層２４、３４は、第２の樹脂層２２、３２の表面に設けられる。第３の樹脂層２４、３４は、第３の樹脂と、第３の導電性材料とを含む。また、第２の樹脂層２２、３２は、第１の樹脂層２１、３１と第３の樹脂層２４、３４とを電気的に接続するため、第２の導電性材料を含む。
【００８８】
第３の樹脂は、第１の樹脂層２１、３１又は第２の樹脂層２２、３２の樹脂と同様のものを用いることができる。本実施形態において、第３の樹脂層２４、３４は、回路基板の端子とはんだで接合されるので、少なくともＳｎを含むことが好ましい。第３の樹脂層２４、３４は、第１の樹脂層２１、３１及び第２の樹脂層２２、３２と同様に形成することができる。第３の樹脂層２４、３４のヤング率は、特に限定されるものではないが、例えば、第２の樹脂層２２、３２のヤング率よりも大きくすれば、端子電極２０Ｃ、３０Ｃの最外層に配置される第３の樹脂層２４、３４の傷付き等を低減することができる。
【００８９】
チップ型電子部品１０Ｃは、実施形態１のチップ型電子部品１０（図２参照）と比較して、第３の樹脂層２４、３４をさらに有している。このため、チップ型電子部品１０Ｃは、実施形態１のチップ型電子部品１０よりも、回路基板からの外部応力及びチップ型電子部品１０の発熱に起因する熱応力を緩和してクラックの発生を抑制する効果及び音鳴りを抑制する効果が高い。また、第３の樹脂層２４、３４のヤング率を第２の樹脂層２２、３２のヤング率よりも低くすれば、さらに外部応力及び熱応力を効果的に緩和する効果及び音鳴りを抑制する効果が得られる。また、本実施形態の構成を備えるものは、本実施形態と同様の作用、効果を奏する。
【符号の説明】
【００９０】
１０、１０Ａ、１０Ｂ、１０Ｃ  チップ型電子部品
１１  セラミック素体
１２  側面
１３、１４  端面
１５  誘電体
１７、１８  内部電極
１７Ｌ、１８Ｌ  引出部
２０、２０ａ、２０ｂ、２０Ａ、２０Ａａ、２０Ａｂ、２０Ｂ、２０Ｃ、３０、３０ａ、３０ｂ、３０Ａ、３０Ａａ、３０Ａｂ、３０Ｂ、３０Ｃ  端子電極
２０Ｇ、３０Ｇ  焼付け層
２０Ｓ  端子側面
２０Ｔ  端子端面
２１、２１ａ、３１、３１ａ  第１の樹脂層
２１Ｐ、３１Ｐ  第１混合物
２２、２２ａ、２２ｂ、２２ｃ、２２ｄ、３２、３２ａ、３２ｂ、３２ｃ、３２ｄ  第２の樹脂層
２２Ｐ、３２Ｐ  第２混合物
２３、３３  めっき層
２４、３４  第３の樹脂層
４１、４１ａ  第１の導電性材料
４１Ａ  第１の導電性粒子
４１Ｂ  第２の導電性粒子
４２、４２ａ、４２ｂ、４２ｃ、４２ｄ  第２の導電性材料
４２Ａ  第１粒子
４２Ｂ  第２粒子
４２Ｃ  第３粒子
４２Ｓ  被覆材料
５１  第１の樹脂
５２  第２の樹脂
【図１】
2013069713.tif 000003
【図２】
2013069713.tif 000004
【図３】
2013069713.tif 000005
【図４】
2013069713.tif 000006
【図５】
2013069713.tif 000007
【図６】
2013069713.tif 000008
【図７−１】
2013069713.tif 000009
【図７−２】
2013069713.tif 000010
【図７−３】
2013069713.tif 000011
【図７−４】
2013069713.tif 000012
【図８】
2013069713.tif 000013
【図９】
2013069713.tif 000014
【図１０】
2013069713.tif 000015
【図１１】
2013069713.tif 000016
【図１２】
2013069713.tif 000017
【図１３−１】
2013069713.tif 000018
【図１３−２】
2013069713.tif 000019
【図１３−３】
2013069713.tif 000020
【図１３−４】
2013069713.tif 000021
【図１３−５】
2013069713.tif 000022
【図１３−６】
2013069713.tif 000023
【図１４】
2013069713.tif 000024
【図１５】
2013069713.tif 000025