(57)【要約】【課題】表示装置の走査線または画像信号線の駆動回路において、出力信号の数を任意に設定可能にし、上下反転表示や左右反転表示を容易に行うことを可能にする。【解決手段】走査線駆動回路ＤＲＶは、出力させる信号数を指定する出力数制御信号ＯＥＣＮＴに対する演算処理により、出力信号ＯＵＴＶｉを出力させる単位レジスタＳＲを特定する演算結果ＯＵＴＣを生成する演算回路２０を備える。各単位レジスタＳＲｉの入力段には、演算結果ＯＵＴＣに基づいて当該単位レジスタＳＲｉに出力信号ＯＵＴＶｉを出力させるか否かを制御する信号制御回路ＳＣが設けられる。【選択図】図２
2013225045.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルの複数の走査線または複数の画像信号線に信号を出力する複数の単位駆動回路と、
出力させる信号数を指定する第１の制御信号を受け、当該第１の制御信号に対する演算処理により、前記複数の単位駆動回路のうち信号を出力する単位駆動回路を特定する第２の制御信号を生成する演算回路とを備え、
前記複数の単位駆動回路の各々は、
前記第２の制御信号に基づいて当該単位駆動回路に信号を出力させるか否かを制御する信号制御回路を備える
ことを特徴とする表示パネルの駆動回路。
【請求項２】
前記第１の制御信号は、パルス幅によって前記信号数を指定するパルス信号である
請求項１記載の表示パネルの駆動回路。
【請求項３】
前記演算回路は、
前記パルス幅をカウントするカウンタと、
前記カウンタのカウント値に対する演算処理により前記第２の制御信号を生成する演算部とを備える
請求項２記載の表示パネルの駆動回路。
【請求項４】
前記複数の単位駆動回路は、従属接続しており、
最前段の単位駆動回路から、前記第１の制御信号が指定する前記信号数と同数の単位駆動回路に信号を出力させる
請求項１から請求項３のいずれか一項記載の表示パネルの駆動回路。
【請求項５】
前記複数の単位駆動回路は、従属接続しており、
最後段の単位駆動回路から、前記第１の制御信号が指定する前記信号数と同数の単位駆動回路に信号を出力させる
請求項１から請求項３のいずれか一項記載の表示パネルの駆動回路。
【請求項６】
前記複数の単位駆動回路は、従属接続しており、
最前段から所定数の単位駆動回路と、最後段から所定数の単位駆動回路とに信号を出力させることにより、合計で前記第１の制御信号が指定する前記信号数と同数の単位駆動回路に信号を出力させる
請求項１から請求項３のいずれか一項記載の表示パネルの駆動回路。
【請求項７】
請求項１から請求項６のいずれか一項記載の表示パネルの駆動回路と、
前記駆動回路の動作タイミングを規定するタイミングコントローラとを備え、
前記第１の制御信号は、前記タイミングコントローラから供給されている
ことを特徴とする表示装置。
【請求項８】
前記タイミングコントローラは、前記複数の単位駆動回路に動作を開始させるスタート信号および当該動作を停止させるエンド信号に基づいて、前記第１の制御信号を生成する
請求項７記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルの走査線または画像信号線を駆動する駆動回路およびその駆動方法に関するものである。
【背景技術】
【０００２】
例えば液晶表示装置等において、表示パネル（液晶パネル）の走査線を駆動する駆動回路（走査線駆動回路）は、その液晶表示パネルの走査線の数に応じた数の信号を出力するように構成される。同様に、液晶表示パネルの画像信号線を駆動する駆動回路（画像信号線駆動回路）は、画像信号線の数に応じた数の信号を出力するように構成される。
【０００３】
一般に、表示パネルの走査線および画像信号線の数は、１つの駆動回路（集積回路）が出力可能な信号の数（出力端子の数）よりも多いため、走査線および画像信号線は、それぞれ従属接続した複数の駆動回路を用いて駆動されている。液晶表示装置のコスト低減の観点からは、使用する駆動回路の数は少ない方が好ましいので、近年の微細加工技術の向上に伴い、１つの駆動回路に設けられる出力端子の数は増加傾向にある。
【０００４】
また、駆動回路が有する出力端子の全てを使用することが最も効率がよいが、表示パネルの解像度（走査線および画像信号線の数）は様々であるため、必要とされる信号数と、駆動回路の出力端子数とが一致するとは限らない。駆動回路の出力端子数が増加した昨今では、これまで以上に、表示パネルの解像度と駆動回路の出力端子数とを合わせることが難しくなっている。そのため、駆動回路の一部の出力端子が不使用とされる場合も多い。
【０００５】
表示パネルの標準的な解像度に合うように、出力信号の数を切り替えできる（つまり、一部の出力端子を不使用にできる）機能を有する駆動回路も提案されている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１２８７７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の技術では、出力信号数の切り替えは、標準的な解像度を想定した数種類の中から選択するものであり、あらゆる解像度に対応できるほどの充分な汎用性があるとは言えない。また、特殊な解像度の表示パネルに対応させることは困難である。
【０００８】
また、表示パネルの解像度と駆動回路が出力する信号の数が一致しない場合、表示装置の上下反転表示機能や左右反転表示機能にも大きな影響を与える。上下反転表示や左右反転表示にかかる動作は、画像信号処理部の回路で制御されるが、駆動回路の出力信号数が表示パネルの解像度と一致しない場合は、画像信号を駆動回路の端子数に合わせて処理するために多くのメモリと、画像信号の表示位置を把握してその表示位置に画像を出力させるための制御回路が必要になり、コストの上昇を招く。また、画像信号処理部がそのような制御回路を有しなければ、上下反転表示や左右反転表示を行うことができず、表示装置の機能が制限される。
【０００９】
本発明は以上のような課題を解決するためになされたものであり、表示装置の走査線または画像信号線の駆動回路において、出力信号の数を任意に設定可能にし、上下反転表示や左右反転表示を容易に行うことを可能にすることを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る表示パネルの駆動回路は、表示パネルの複数の走査線または複数の画像信号線に信号を出力する複数の単位駆動回路と、出力させる信号数を指定する第１の制御信号を受け、当該第１の制御信号に対する演算処理により、前記複数の単位駆動回路のうち信号を出力する単位駆動回路を特定する第２の制御信号を生成する演算回路とを備え、前記複数の単位駆動回路の各々は、前記第２の制御信号に基づいて当該単位駆動回路に信号を出力させるか否かを制御する信号制御回路を備えるものである。
【発明の効果】
【００１１】
本発明によれば、駆動回路が出力する信号数を任意に設定できるため、解像度による駆動回路の選別が不要となり、駆動回路の部材共有化が図れ、表示装置のコストを低減させることができる。また、駆動回路が出力する信号数と走査線（または画像信号線）の数を確実に一致させることができるので、上下反転表示や左右反転表示を処理が容易に（画像信号処理部の回路を複雑にさせることなく）実現できる。また、演算回路による演算処理によって、信号を出力させる単位駆動回路を任意に指定できるので、配線の自由度が向上し、駆動回路と液晶パネルとの結線がしやすくなるという利点も得られる。
【００１２】
また、駆動回路の出力端子本数を外部から任意に設定することで多くの解像度に対応することが可能であり、解像度による駆動回路の出力選択が不要となり、駆動回路の部材共有化が図れ、コスト低減も可能となる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１に係る液晶表示装置の主要構成を示す図である。
【図２】実施の形態１に係る走査線駆動回路のブロック図である。
【図３】実施の形態１に係る走査線駆動回路が備える信号制御回路の各動作モードを説明するための図である。
【図４】実施の形態１に係る走査線駆動回路が備える演算回路のブロック図である。
【図５】実施の形態１に係る走査線駆動回路が備える演算回路の動作を示す図である。
【図６】実施の形態１に係る走査線駆動回路と液晶パネルとの接続状態の一例を示す図である。
【図７】実施の形態１に係る走査線駆動回路の順方向走査時の動作を説明するためのタイミング図である。
【図８】実施の形態１に係る走査線駆動回路の逆方向走査時の動作を説明するためのタイミング図である。
【図９】実施の形態１に係る走査線駆動回路と液晶パネルとの接続状態の一例を示す図である。
【図１０】実施の形態１に係る走査線駆動回路の順方向走査時の動作を説明するためのタイミング図である。
【図１１】実施の形態２に係る走査線駆動回路と液晶パネルとの接続状態の一例を示す図である。
【図１２】実施の形態３に係る走査線駆動回路の順方向走査時の動作を説明するためのタイミング図である。
【図１３】実施の形態４に係る走査線駆動回路と液晶パネルとの接続状態の一例を示す図である。
【図１４】実施の形態４に係る走査線駆動回路の順方向走査時の動作を説明するためのタイミング図である。
【発明を実施するための形態】
【００１４】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る液晶表示装置の主要構成を示す図である。図１の如く、当該液晶表示装置は、表示パネルとしての液晶パネル１０、タイミングコントローラ１１、画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８および走査線駆動回路ＤＲＶ１〜ＤＲＶ３、を備えている。
【００１５】
図示は省略するが、液晶パネル１０には、複数の走査線と、複数の画像信号線とが互いに直行して配設されており、その各交点近傍に画素が形成されている。各画素には、走査線により制御され、画像信号線を通して画素に画像信号を供給するスイッチング素子が設けられている。
【００１６】
走査線駆動回路ＤＲＶ１〜ＤＲＶ３は、走査線を駆動する集積回路である。走査線駆動回路ＤＲＶ１〜ＤＲＶ３の各々には、個々の走査線を駆動する駆動回路が複数個集積されており、それら複数の駆動回路は、走査線駆動回路ＤＲＶ１〜ＤＲＶ３それぞれの内部で縦続接続してシフトレジスタを構成している。また図１のように、３つの走査線駆動回路ＤＲＶ１〜ＤＲＶ３も縦続接続される。これにより、走査線駆動回路ＤＲＶ１〜ＤＲＶ３に集積されている駆動回路は全て縦続接続されて、シフトレジスタを構成することになる。以下、シフトレジスタの各段に相当する駆動回路を「単位レジスタ」と称する。
【００１７】
画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８は、画像信号線に画像データを送り出すための集積回路である。画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８の各々には、個々の画像信号線に画像データを送り出す駆動回路が複数個集積されており、各駆動回路は、画像データを保持すると共に、その画像データを後述のラッチパルスＬＰに応じて画像信号線へ出力するラッチ回路を含んでいる。また、画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８の各々には、各ラッチ回路が画像データを取り込むタイミングを規定するシフトレジスタも集積されており、その単位レジスタは、画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８それぞれの内部で縦続接続している。また図１のように、８つの画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８も縦続接続される。これにより、画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８内の単位レジスタは全て縦続接続されることとなる。
【００１８】
タイミングコントローラ１１には、赤、緑、青の各画像データを含むＲＧＢデータ（ＲＧＢ−ｄａｔａ）と共に、画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８および走査線駆動回路ＤＲＶ１〜ＤＲＶ３の制御の基準となる信号（制御基準信号）として、データイネーブル信号ＤＥＮＡ、水平同期信号ＨＤ、垂直同期信号ＶＤ、クロックＤＣＬＫが入力される。データイネーブル信号ＤＥＮＡは、ＲＧＢデータが有効である期間を示す信号である。水平同期信号ＨＤは、液晶パネル１０の水平方向の同期をとるための信号であり、垂直同期信号ＶＤは垂直方向の同期をとるための信号である。クロックＤＣＬＫは、タイミングコントローラ１１の動作タイミングを規定する基準クロックとなる。
【００１９】
タイミングコントローラ１１は、これらの制御基準信号に基づいて、画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８および走査線駆動回路ＤＲＶ１〜ＤＲＶ３の動作を制御するための制御信号を生成する。
【００２０】
画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８の制御信号には、クロックＣＬＫＨ（以下「水平クロック」）、順方向走査用のスタート信号ＳＴＨＲ（以下「順方向水平スタート信号」）、逆方向走査用のスタート信号ＳＴＨＬ（以下「逆方向水平スタート信号」）、ラッチパルスＬＰなどが含まれる。水平クロックＣＬＫＨは、画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８の動作の基準クロックである。なお、水平方向の走査については、液晶パネル１０の画面の左から右への走査を「順方向走査」、右から左への走査を「逆方向走査」と定義している。
【００２１】
順方向水平スタート信号ＳＴＨＲは、順方向走査時のＲＧＢデータにおける各ラインの先頭を表すパルス信号である。順方向水平スタート信号ＳＴＨＲは、画像信号線駆動回路ＤＲＨ１のシフトレジスタに入力され、順方向走査における各駆動回路の画像データの取り込みタイミングは、これにより規定される。画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８内の単位レジスタは全て縦続接続されているので、順方向水平スタート信号ＳＴＨＲが画像信号線駆動回路ＤＲＨ１に入力されることにより、画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８内の全てのラッチ回路が、シリアルに送信されてくるＲＧＢデータを順番に取り込むことができる。
【００２２】
逆方向水平スタート信号ＳＴＨＬは、逆方向走査時のＲＧＢデータにおける各ラインの先頭を表すパルス信号である。逆方向水平スタート信号ＳＴＨＬは、画像信号線駆動回路ＤＲＨ８のシフトレジスタに入力され、逆方向走査における各駆動回路の画像データの取り込みタイミングは、これにより規定される。逆方向水平スタート信号ＳＴＨＬが画像信号線駆動回路ＤＲＨ８に入力されることにより、画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８内の全てのラッチ回路は、順方向走査時とは逆の順番で、ＲＧＢデータを取り込むことができる。
【００２３】
ラッチパルスＬＰは、画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８の各ラッチ回路が取り込んで保持しているＲＧＢデータを、液晶パネル１０の画像信号線に出力するタイミングを規定する信号である。
【００２４】
その他、画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８の制御信号には、液晶駆動の極性を反転するための極性反転信号なども含まれる。タイミングコントローラ１１は、これらの制御信号をＲＧＢデータと共に画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８に送信する。
【００２５】
一方、走査線駆動回路ＤＲＶ１〜ＤＲＶ３の制御信号には、クロックＣＬＫＶ（以下「垂直クロック」）、順方向走査用のスタート信号ＳＴＶＵ（以下「順方向垂直スタート信号」）、逆方向走査用のスタート信号ＳＴＶＤ（以下「逆方向垂直スタート信号」）などが含まれる。垂直クロックＣＬＫＶは、走査線駆動回路ＤＲＶ１〜ＤＲＶ３の動作の基準クロックである。なお、垂直方向の走査については、液晶パネル１０の画面の下から上への走査を「順方向走査」、上から下への走査を「逆方向走査」と定義している。
【００２６】
順方向垂直スタート信号ＳＴＶＵは、順方向走査時において、各フレームの先頭を表すパルス信号となる。順方向垂直スタート信号ＳＴＶＵは、走査線駆動回路ＤＲＶ１のシフトレジスタに入力され、順方向走査における各走査線の駆動タイミングはこれにより規定される。走査線駆動回路ＤＲＶ１〜ＤＲＶ３内の単位レジスタは全て縦続接続されているので、順方向垂直スタート信号ＳＴＶＵが走査線駆動回路ＤＲＶ１に入力されることにより、走査線駆動回路ＤＲＶ１〜ＤＲＶ３で構成されるシフトレジスタは、液晶パネル１０の各走査線を下から上へ順番にアクティブ状態にする。アクティブ状態となった走査線に接続した画素では、スイッチング素子がオンになり、当該画素は書き込み可能な状態となる。
【００２７】
逆方向垂直スタート信号ＳＴＶＤは、逆方向走査時において、各フレームの先頭を表すパルス信号となる。逆方向垂直スタート信号ＳＴＶＤは、走査線駆動回路ＤＲＶ３のシフトレジスタに入力され、逆方向走査における各走査線の駆動タイミングはこれにより規定される。逆方向垂直スタート信号ＳＴＶＤが走査線駆動回路ＤＲＶ３に入力されることにより、走査線駆動回路ＤＲＶ１〜ＤＲＶ３で構成されるシフトレジスタは、液晶パネル１０の各走査線を上から下へ順番にアクティブ状態にする。
【００２８】
走査線駆動回路ＤＲＶ１〜ＤＲＶ３が、液晶パネル１０の走査線を順番にアクティブ状態にして各ラインの画素を書き込み可能な状態にし、画像信号線駆動回路ＤＲＨ１〜ＤＲＨ８が、ラインごとのＲＧＢデータを、画像信号線を通して各画素に書き込んでいく。この動作を繰り返すことにより、液晶パネル１０全体に画像が表示される。
【００２９】
図２は、実施の形態１に係る走査線駆動回路のブロック図である。図１では３つの走査線駆動回路ＤＲＶ１〜ＤＲＶ３が従属接続した構成を示したが、ここではそれらのうちの１つを代表的に示す。
【００３０】
走査線駆動回路ＤＲＶは、複数（ｍ個）の単位レジスタＳＲｉ（ｉ＝１，２，…，ｍ）が従属接続して成るシフトレジスタである。但し、各単位レジスタＳＲｉは、その入力段に信号制御回路ＳＣｉを有している。また走査線駆動回路ＤＲＶには、信号制御回路ＳＣｉの制御回路としての演算回路２０が設けられている。各単位レジスタＳＲｉに設けられた信号制御回路ＳＣｉは、演算回路２０が出力する演算結果ＯＵＴＣに基づいて、単位レジスタＳＲｉに出力信号ＯＵＴＶｉ信号を出力させるか否かを制御する。
【００３１】
単位レジスタＳＲｉの出力信号ＯＵＴＶｉは、走査線の駆動に用いられる。図示は省略するが、各単位レジスタＳＲｉの出力端子ＯＵＴには、出力信号ＯＵＴＶｉを、走査線を駆動可能な電圧レベルにする電圧変換回路（レベルシフタ）が設けられる。また、単位レジスタＳＲｉは、タイミングコントローラ１１から入力されるアウトプットイネーブル信号により、出力信号ＯＵＴＶｉの出力の可否を制御できるように構成されている。
【００３２】
各信号制御回路ＳＣｉには、前段の出力信号ＯＵＴＶｉ−１と、次段の出力信号ＯＵＴＶｉ＋１と、順方向垂直スタート信号ＳＴＶＵおよび逆方向垂直スタート信号ＳＴＶＤと、走査方向を制御するための走査方向制御信号ＵＤと、後述する再スタート信号ＳＴＶＭとが入力される（再スタート信号ＳＴＶＭは実施の形態３で使用する）。
【００３３】
なお、走査線駆動回路ＤＲＶが１つの場合には、最前段の単位レジスタＳＲ１に設けられる信号制御回路ＳＣ１には、前段の出力信号ＯＵＴＶｉ−１は入力されないが、前段に他の走査線駆動回路ＤＲＶが従属接続される場合には、代わりに前段の走査線駆動回路ＤＲＶからの信号が入力される。同様に、走査線駆動回路ＤＲＶが１つの場合には、最後段の単位レジスタＳＲｍに設けられる信号制御回路ＳＣｍには、次段の出力信号ＯＵＴＶｉ＋１は入力されないが、後段に他の走査線駆動回路ＤＲＶが従属接続される場合には、次段の出力信号ＯＵＴＶｉ＋１として、次段の走査線駆動回路ＤＲＶからの信号が入力される。
【００３４】
各信号制御回路ＳＣｉは、演算回路２０が出力する演算結果ＯＵＴＣが入力されるデコーダを有しており、その演算結果ＯＵＴＣに応じて動作モードが切り替わる。信号制御回路ＳＣｉの動作モードは、図３に示す４つがある。
【００３５】
第１の動作モードでは、信号制御回路ＳＣｉは、順方向垂直スタート信号ＳＴＶＵおよび逆方向垂直スタート信号ＳＴＶＤのみを受け付け、それを単位レジスタＳＲｉの入力端子ＩＮに入力する。
【００３６】
第２の動作モードでは、信号制御回路ＳＣｉは、再スタート信号ＳＴＶＭのみを受け付け、それを単位レジスタＳＲｉの入力端子ＩＮに入力する（第２の動作モードは実施の形態３で用いられる）。
【００３７】
第３の動作モードでは、信号制御回路ＳＣｉは、全ての信号を無視し、単位レジスタＳＲｉの入力端子ＩＮに何も入力しない。
【００３８】
第４の動作モードでは、信号制御回路ＳＣｉは、前段の出力信号ＯＵＴＶｉ−１および次段の出力信号ＯＵＴＶｉ＋１を受け付け、そのいずれかを単位レジスタＳＲｉの入力端子ＩＮに入力する。
【００３９】
第４の動作モードにおいて、信号制御回路ＳＣｉが、前段の出力信号ＯＵＴＶｉ−１と次段の出力信号ＯＵＴＶｉ＋１のどちらを単位レジスタＳＲｉの入力端子ＩＮに入力するかは、走査方向制御信号ＵＤによって切り替わる。単位レジスタＳＲｉの入力端子ＩＮに前段の出力信号ＯＵＴＶｉ−１が入力される場合は順方向走査が行われ、次段の出力信号ＯＵＴＶｉ＋１が入力される場合は逆方向走査が行われる。
【００４０】
つまり、走査方向制御信号ＵＤは、走査方向を切り替えるための信号として機能する。本実施の形態では、走査方向制御信号ＵＤがＬ（Low）レベルのときは、単位レジスタＳＲｉの入力端子ＩＮに前段の出力信号ＯＵＴＶｉ−１が入力されて、順方向走査が行われるものとする。逆に、走査方向制御信号ＵＤがＨ（High）レベルのときは、単位レジスタＳＲｉの入力端子ＩＮに次段の出力信号ＯＵＴＶｉ＋１が入力されて、逆方向走査が行われるものとする。図１では省略したが、走査方向制御信号ＵＤは、タイミングコントローラ１１から出力される。
【００４１】
図４は、演算回路２０の構成を示すブロック図である。演算回路２０は、カウンタ２１と演算部２２とから構成される。カウンタ２１には、走査線駆動回路ＤＲＶに出力させる信号（出力信号ＯＵＴＶｉ）の数を指定するための出力数制御信号ＯＥＣＮＴ（第１の制御信号）が入力される。本実施の形態において、出力数制御信号ＯＥＣＮＴは、走査線駆動回路ＤＲＶに出力させる信号数に応じたパルス幅を有するパルス信号である。カウンタ２１は、出力数制御信号ＯＥＣＮＴのパルス幅を、垂直クロックＣＬＫＶを用いてカウントする。
【００４２】
例えば、走査線駆動回路ＤＲＶにｎ個の信号を出力させる場合、出力数制御信号ＯＥＣＮＴのパルス幅は、垂直クロックＣＬＫＶのｎ周期分の長さに設定される。本実施の形態では、出力数制御信号ＯＥＣＮＴのパルス幅（走査線駆動回路ＤＲＶに出力させる信号数）は、タイミングコントローラ１１に予め記憶されているものとする。
【００４３】
演算部２２は、カウンタ２１が出力数制御信号ＯＥＣＮＴのパルス幅をカウントした結果であるカウント数ＣＮＴに対し、所定の演算処理を行い、その演算結果ＯＵＴＣ（第２の制御信号）を各信号制御回路ＳＣｉへ出力する。各信号制御回路ＳＣｉは、演算結果ＯＵＴＣの値に基づいて、単位レジスタＳＲ１〜ＳＲｍのうちのどれが信号を出力するかを特定し、それに応じて動作モードが切り替わる。
【００４４】
本実施の形態では、演算部２２が、カウント数ＣＮＴと同じ値の演算結果ＯＵＴＣを出力するものとする。図５は、この場合の演算回路２０の動作を示す図である。カウンタ２１は、出力数制御信号ＯＥＣＮＴがＨレベルとなる期間に、垂直クロックＣＬＫＶの立ち上がり（ＬレベルからＨレベルへの遷移）をカウントすることにより、出力数制御信号ＯＥＣＮＴのパルス幅をカウントする。演算部２２は、出力数制御信号ＯＥＣＮＴが立ち下がったとき（ＨレベルからＬレベルへ遷移したとき）のカウント数ＣＮＴを取得して、それを演算結果ＯＵＴＣとして出力する。
【００４５】
なお、演算部２２は、出力数制御信号ＯＥＣＮＴの立ち下がりが検出されるまでは、前回の演算結果ＯＵＴＣの値を保持する。また、カウント数ＣＮＴが０の場合、すなわち出力数制御信号ＯＥＣＮＴが入力されない場合は、演算結果ＯＵＴＣの初期設定値として、走査線駆動回路ＤＲＶが出力できる信号数の最大値（出力端子数）を出力するものとする。図２の例では、演算結果ＯＵＴＣの初期設定値はｍとなる。
【００４６】
ここで、実施の形態１における、演算回路２０が出力する演算結果ＯＵＴＣと信号制御回路ＳＣｉの動作モードとの関係を説明する。
【００４７】
順方向走査時において、演算結果ＯＵＴＣの値がｎの場合は、単位レジスタＳＲ１〜ＳＲｍにそれぞれ設けられた信号制御回路ＳＣ１〜ＳＣｍのうち、第１段目の信号制御回路ＳＣ１が第１動作モードとなり、第２段目から第ｎ段目までの信号制御回路ＳＣ２〜ＳＣｎは第４動作モードとなり、信号制御回路ＳＣｎよりも後段の信号制御回路ＳＣｎ＋１〜ＳＣｍは第３動作モードとなる。
【００４８】
また逆方向走査時において、演算結果ＯＵＴＣの値がｎの場合は、第ｎ段目の信号制御回路ＳＣｎが第１動作モードとなり、第１段目から第ｎ−１段目までの信号制御回路ＳＣ１〜ＳＣｎ−１は第４動作モードとなり、信号制御回路ＳＣｎよりも後段の信号制御回路ＳＣｎ＋１〜ＳＣｍは第３動作モードとなる。
【００４９】
図６は、実施の形態１に係る走査線駆動回路ＤＲＶと液晶パネル１０との接続状態の一例を示す図である。図１においては、３つの走査線駆動回路ＤＲＶ１〜ＤＲＶ３が従属接続して用いられる例を示したが、ここでは説明の簡単のため、１つの走査線駆動回路ＤＲＶが液晶パネル１０のｎ本の走査線を駆動させる例を示す。微細加工技術が向上した近年では、１つの走査線駆動回路が出力できる信号数は増えており、実際に１つの走査線駆動回路のみで液晶パネルを駆動させるケースもある。
【００５０】
図６は、液晶パネル１０の走査線数ｎが、走査線駆動回路ＤＲＶの出力端子数ｍと等しい場合を示している（ｎ＝ｍ）。走査線駆動回路ＤＲＶの出力端子を余すことなく液晶パネル１０の走査線へ全端子を接続でき、最も効率がよい。
【００５１】
この場合、走査線駆動回路ＤＲＶは全ての出力端子を使ってｍ個の信号を出力する必要がある。よって、出力数制御信号ＯＥＣＮＴのパルス幅は、垂直クロックＣＬＫＶのｍ周期分の長さに設定され、演算回路２０が出力する演算結果ＯＵＴＣの値はｍとなる。もしくは、出力数制御信号ＯＥＣＮＴを演算回路２０に入力せずに、演算結果ＯＵＴＣとして初期設定値のｍを出力さてもよい。つまり図６のケースでは、出力数制御信号ＯＥＣＮＴの出力機能を有しないタイミングコントローラ１１を用いることもできる。
【００５２】
図７は、図６の構成における走査線駆動回路ＤＲＶの動作を示すタイミング図であり、順方向走査が行われる場合（走査方向制御信号ＵＤがＬレベルの場合）を示している。ここでは演算結果ＯＵＴＣの値がｍであるので、信号制御回路ＳＣ１が第１動作モードとなり、他の信号制御回路ＳＣ２〜ＳＣｍは第４動作モードとなる。
【００５３】
この場合、順方向垂直スタート信号ＳＴＶＵがＨレベルになるのに応じて、出力信号ＯＵＴＶ１，ＯＵＴＶ２，…，ＯＵＴＶｍが、この順番で、垂直クロックＣＬＫＶに同期してＨレベルになる。これにより、液晶パネル１０のｎ本の走査線が順番にアクティブ状態にされる。
【００５４】
また図８は、図６の構成における走査線駆動回路ＤＲＶの動作を示すタイミング図であり、逆方向走査が行われる場合（走査方向制御信号ＵＤがＨレベルの場合）を示している。ここでは演算結果ＯＵＴＣの値がｍであるので、信号制御回路ＳＣｍが第１動作モードとなり、他の信号制御回路ＳＣ１〜ＳＣｍ−１は第４動作モードとなる。
【００５５】
この場合、逆方向垂直スタート信号ＳＴＶＤがＨレベルになるのに応じて、出力信号ＯＵＴＶｍ，ＯＵＴＶｍ−１，…，ＯＵＴＶ１が、この順番で、垂直クロックＣＬＫＶに同期してＨレベルになる。これにより、液晶パネル１０のｎ本の走査線が、順方向走査時とは逆の順番でアクティブ状態にされる。
【００５６】
図９は、実施の形態１に係る走査線駆動回路ＤＲＶと液晶パネル１０との接続状態の他の一例を示す図であり、液晶パネル１０の走査線数ｎが、走査線駆動回路ＤＲＶの出力端子数ｍよりも少ない場合を示している（ｎ＜ｍ）。同図のように、ｎ本の走査線は、走査線駆動回路ＤＲＶの１〜ｎ番目の出力端子に接続される。
【００５７】
この場合、走査線駆動回路ＤＲＶが出力する信号の数をｎ個に減らす必要がある。具体的には、出力信号ＯＵＴＶ１〜ＯＵＴＶｎを出力させ、出力信号ＯＵＴＶｎ＋１〜ＯＵＴＶｍの出力を停止させる。よって、出力数制御信号ＯＥＣＮＴのパルス幅は、垂直クロックＣＬＫＶのｎ周期分の長さに設定され、演算回路２０が出力する演算結果ＯＵＴＣの値はｎとなる。
【００５８】
図１０は、図９の構成における走査線駆動回路ＤＲＶの動作を示すタイミング図であり、順方向走査が行われる場合を示している。ここでは演算結果ＯＵＴＣの値がｎであるので、信号制御回路ＳＣ１が第１動作モードとなり、信号制御回路ＳＣ２〜ＳＣｎが第４動作モードとなる。また、信号制御回路ＳＣｎよりも後段の信号制御回路ＳＣｎ＋１〜ＳＣｍは第３動作モードとなる。
【００５９】
この場合、順方向垂直スタート信号ＳＴＶＵがＨレベルになるのに応じて、出力信号ＯＵＴＶ１，ＯＵＴＶ２，…，ＯＵＴＶｎが、この順番で、垂直クロックＣＬＫＶに同期してＨレベルになる。これにより、液晶パネル１０のｎ本の走査線が順番にアクティブ状態にされる。なお、出力信号ＯＵＴＶｎ＋１〜ＯＵＴＶｍはＬレベルに維持される。
【００６０】
タイミング図は省略するが、図１０の構成において、逆方向走査時には、信号制御回路ＳＣｎが第１動作モードとなり、信号制御回路ＳＣ１〜ＳＣｎ−１が第４動作モードとなり、信号制御回路ＳＣｎ＋１〜ＳＣｍが第３動作モードとなる。よって、逆方向垂直スタート信号ＳＴＶＤがＨレベルになるのに応じて、出力信号ＯＵＴＶｎ，ＯＵＴＶｎ−１，…，ＯＵＴＶ１が、この順番で、垂直クロックＣＬＫＶに同期してＨレベルになる。
【００６１】
このように本実施の形態によれば、走査線駆動回路ＤＲＶが出力する信号の数を、出力数制御信号ＯＥＣＮＴを用いて任意に設定できるので、特殊な解像度を含めた様々な解像度に対応することが可能である。解像度によって使用する駆動回路を変更する必要がなくなり、部品の共有化によるコスト低減が期待できる。また、容易に走査方向を切り替えることも可能であるので、画像処理部の回路を複雑にすることなく、上下反転表示が可能になる。
【００６２】
また、走査線駆動回路ＤＲＶに出力させる信号の数を、出力数制御信号ＯＥＣＮＴのパルス幅を用いて指定するようにしたことにより、その信号線を１本にすることが可能である。よって、出力数制御信号ＯＥＣＮＴのための配線エリアを最小限に抑えることができる。また、配線の自由度が上がるので、駆動回路と液晶パネルとの結線がしやすくなると共に、表示装置のデザイン性がアップにも寄与できる。
【００６３】
＜実施の形態２＞
実施の形態１では、走査線駆動回路ＤＲＶの出力端子数ｍが液晶パネル１０の走査線数ｎより少ないとき、走査線駆動回路ＤＲＶの第１番目の出力端子から数えてｎ個の出力端子（つまり第１〜ｎ番目の出力端子）を用いて走査線を駆動したが（図９、図１０）、走査線駆動回路ＤＲＶのどの端子を使用するかは任意でよい。使用する出力端子は、演算部２２による演算と信号制御回路ＳＣｉのモード設定により決めることができる。
【００６４】
実施の形態２では、図１１に示すように、第ｍ番目の出力端子から逆に数えてｎ個の出力端子を用いる例を示す。図１１では、第ａ番目〜第ｍ番目の出力端子が使用されているが、ａ＝ｍ−ｎ＋１と定めれば、ｎ個の出力端子が使用されることとなる。
【００６５】
本実施の形態では、演算回路２０の演算部２２が、ａ＝ｍ−ｎ＋１の演算を行い、演算結果ＯＵＴＣとしてａの値を出力する。各信号制御回路ＳＣｉの動作モードは、このａの値に基づいて決定する。
【００６６】
走査線駆動回路ＤＲＶが順方向走査を行う場合には、第ａ段目の信号制御回路ＳＣａが第１動作モードとなり、第ａ＋１段目から第ｍ段目までの信号制御回路ＳＣａ＋１〜ＳＣｍは第４動作モードとなり、信号制御回路ＳＣａよりも前段の信号制御回路ＳＣ１〜ＳＣａ−１は第３動作モードとなる。
【００６７】
図１２は、この場合の走査線駆動回路ＤＲＶの動作を示すタイミング図である。この場合、順方向垂直スタート信号ＳＴＶＵがＨレベルになるのに応じて、出力信号ＯＵＴＶａ，ＯＵＴＶａ＋１，…，ＯＵＴＶｍが、この順番で、垂直クロックＣＬＫＶに同期してＨレベルになる。これにより、液晶パネル１０のｎ本の走査線が順番にアクティブ状態にされる。なお、出力信号ＯＵＴＶ１〜ＯＵＴＶａ−１はＬレベルに維持される。
【００６８】
また、走査線駆動回路ＤＲＶが逆方向走査を行う場合には、第ｍ段目の信号制御回路ＳＣｍが第１動作モードとなり、第ａ段目から第ｍ−１段目までの信号制御回路ＳＣａ〜ＳＣｍ−１は第４動作モードとなり、信号制御回路ＳＣａよりも前段の信号制御回路ＳＣ１〜ＳＣａ−１は第３動作モードとなる。
【００６９】
タイミング図は省略するが、この場合には、逆方向垂直スタート信号ＳＴＶＤがＨレベルになるのに応じて、出力信号ＯＵＴＶｍ，ＯＵＴＶｍ−１，…，ＯＵＴＶａが、この順番で、垂直クロックＣＬＫＶに同期してＨレベルになる。
【００７０】
本実施の形態においても、実施の形態１と同様の効果が得られる。また、本発明では、本実施の形態や次の実施の形態３のように、演算部２２の演算および信号制御回路ＳＣｉの動作モードの設定により、使用する出力端子の位置を自由に変更できる。よって、配線の自由度が向上し、走査線駆動回路ＤＲＶと液晶パネル１０との結線がしやすくなるという利点も得られる。
【００７１】
＜実施の形態３＞
実施の形態３では、図１３に示すように、走査線駆動回路ＤＲＶの中央部の出力端子を不使用にして、両端のｎ個の出力端子を用いる例を示す。図１３では、第１番目〜第ｃ番目の出力端子と、第ｂ番目〜第ｍ番目の出力端子が使用されている。ｃを固定値とすると、ｂ＝ｍ−ｎ＋ｃ＋１と定めれば、ｎ個の出力端子が使用されることとなる。
【００７２】
本実施の形態では、演算回路２０の演算部２２が、ｂ＝ｍ−ｎ＋ｃ＋１の演算を行い、演算結果ＯＵＴＣとしてｂの値を出力する。
【００７３】
走査線駆動回路ＤＲＶが順方向走査を行う場合には、第１段目の信号制御回路ＳＣ１が第１動作モードとなり、第２段目から第ｃ段目までの信号制御回路ＳＣ２〜ＳＣｃは第４動作モードとなる。また、第ｃ＋１段目から第ｂ−１段目までの信号制御回路ＳＣｃ＋１〜ＳＣｂ−１は第３動作モードとなる。さらに、第ｂ段目の信号制御回路ＳＣｂは第２動作モードとなり、第ｂ＋１段目から第ｍ段目までの信号制御回路ＳＣｂ＋１〜ＳＣｍは第４動作モードとなる。
【００７４】
図１４は、この場合の走査線駆動回路ＤＲＶの動作を示すタイミング図である。この場合、まず、順方向垂直スタート信号ＳＴＶＵがＨレベルになるのに応じて、出力信号ＯＵＴＶ１，ＯＵＴＶ２，…，ＯＵＴＶｃが、この順番で、垂直クロックＣＬＫＶに同期してＨレベルになる。その後、タイミングコントローラ１１は、再スタート信号ＳＴＶＭを、出力信号ＯＵＴＶｃがＨレベルになるのと同じタイミングでＨレベルにする。この再スタート信号ＳＴＶＭは、第２動作モードの信号制御回路ＳＣｂが接続した単位レジスタＳＲｂの入力端子ＩＮに入力されるので、出力信号ＯＵＴＶｂ，ＯＵＴＶｂ＋１，…，ＯＵＴＶｍが、出力信号ＯＵＴＶｃに続いて順次活性化する。これにより、液晶パネル１０のｎ本の走査線が順番にアクティブ状態にされる。なお、出力信号ＯＵＴＶｃ＋１〜ＯＵＴＶｂ−１はＬレベルに維持される。
【００７５】
走査線駆動回路ＤＲＶが逆方向走査を行う場合には、第ｍ段目の信号制御回路ＳＣｍが第１動作モードとなり、第ｂ段目から第ｍ−１段目までの信号制御回路ＳＣｂ〜ＳＣｍ−１は第４動作モードとなる。また、第ｃ＋１段目から第ｂ−１段目までの信号制御回路ＳＣｃ＋１〜ＳＣｂ−１は第３動作モードとなる。さらに、第ｃ段目の信号制御回路ＳＣｃは第２動作モードとなり、第１段目から第ｃ−１段目までの信号制御回路ＳＣ１〜ＳＣｃ−１は第４動作モードとなる。
【００７６】
タイミング図は省略するが、この場合には、逆方向垂直スタート信号ＳＴＶＤがＨレベルになるのに応じて、出力信号ＯＵＴＶｍ，ＯＵＴＶｍ−１，…，ＯＵＴＶｂが、この順番で、垂直クロックＣＬＫＶに同期してＨレベルになる。そしてタイミングコントローラ１１は、再スタート信号ＳＴＶＭを、出力信号ＯＵＴＶｂと同じタイミングでＨレベルにする。この再スタート信号ＳＴＶＭは、第２動作モードの信号制御回路ＳＣｃが接続した単位レジスタＳＲｃの入力端子ＩＮに入力されるので、出力信号ＯＵＴＶｃ，ＯＵＴＶｃ−１，…，ＯＵＴＶ１が、出力信号ＯＵＴＶｂに続いて順次活性化する。これにより、液晶パネル１０のｎ本の走査線が、順方向走査時とは逆の順番にアクティブ状態にされる。なお、出力信号ＯＵＴＶｃ＋１〜ＯＵＴＶｂ−１はＬレベルに維持される。
【００７７】
本実施の形態においても、実施の形態１と同様の効果が得られる。また、走査線駆動回路ＤＲＶの両端の出力端子が必ず使用されるため、図１のように走査線駆動回路ＤＲＶを複数個従属接続させて使用することが容易になるというメリットもある。
【００７８】
＜実施の形態４＞
実施の形態１では、出力数制御信号ＯＥＣＮＴのパルス幅（走査線駆動回路ＤＲＶに出力させる信号の数）は、タイミングコントローラ１１が予め記憶しているものとしたが、出力数制御信号ＯＥＣＮＴは他の制御信号に基づいて生成させることができる場合がある。
【００７９】
例えば、タイミングコントローラ１１の種類によっては、スタート信号（ＳＴＶＵまたはＳＴＶＤ）を出力した後、各フレームの終わりのタイミング（最終行の走査線がアクティブ状態にされるのと同じタイミング）で、走査線駆動回路ＤＲＶの動作を一時的に停止させるエンド信号を出力するものがある。このスタート信号の立ち上がりからエンド信号の立ち上がりまでの期間は、垂直クロックＣＬＫＶのｎ周期分の長さ（ｎは走査線数）に相当し、実施の形態１で用いた出力数制御信号ＯＥＣＮＴのパルス幅と同等である。よって、出力数制御信号ＯＥＣＮＴは、スタート信号の立ち上がりに応じてＨレベルになり、エンド信号の立ち上がりに応じてＬレベルになるパルス信号として、生成することができる。
【００８０】
この構成によれば、タイミングコントローラ１１に、出力数制御信号ＯＥＣＮＴのパルス幅の情報を予め記憶させることなく、液晶パネル１０の解像度に合った出力数制御信号ＯＥＣＮＴを生成できる。
【００８１】
＜変更例＞
実施の形態１〜４では、本発明を走査線駆動回路ＤＲＶのシフトレジスタに適用した例を示したが、先に説明したように、画像信号線駆動回路ＤＲＨも画像信号線の数に対応した数の信号を出力するシフトレジスタを備えている。本発明は、画像信号線駆動回路ＤＲＨのシフトレジスタに適用することもできる。
【００８２】
また、上の説明では出力数制御信号ＯＥＣＮＴのパルス幅は、走査線駆動回路ＤＲＶに出力させる信号の数、つまり使用する出力端子の数（ｎ）に対応する長さとしたが、不使用とする出力端子の数（ｍ−ｎ）に対応する長さとしてもよい。その場合でも、演算部２２が演算により、使用する出力端子の数を求めることができる。
【００８３】
効率の観点から、不使用の出力端子は少なくするのが通常であるため、出力数制御信号ＯＥＣＮＴのパルス幅を不使用の出力端子の数に対応させると、そのパルス幅を短くできる。これにより、走査線駆動回路ＤＲＶで使用する出力端子の数を演算回路２０が判断するのに要する時間が短縮される。
【００８４】
さらに、上の説明では、カウンタ２１が垂直クロックＣＬＫＶの立ち上がりをカウントする構成としたが、もちろん立ち下がりをカウントするように構成してもよい。また出力数制御信号ＯＥＣＮＴのパルス幅は、そのＨレベル期間としたが、Ｌレベル期間をパルス幅として規定してもよい。
【００８５】
また、上述の実施の形態１乃至４においては、液晶表示装置を例示して本発明を説明したが、例えば、有機ＥＬやＬＥＤ素子を表示デバイスとした表示装置の画像信号線を駆動する駆動回路においても、同様に本発明を適用することができる。
【００８６】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００８７】
ＤＲＨ  画像信号線駆動回路、ＤＲＶ  走査線駆動回路、１０  液晶パネル、１１  タイミングコントローラ、２０  演算回路、ＳＲ  単位レジスタ、ＳＣ  信号制御回路、２１  カウンタ、２２  演算部。
【図１】
2013225045.tif 000003
【図２】
2013225045.tif 000004
【図３】
2013225045.tif 000005
【図４】
2013225045.tif 000006
【図５】
2013225045.tif 000007
【図６】
2013225045.tif 000008
【図７】
2013225045.tif 000009
【図８】
2013225045.tif 000010
【図９】
2013225045.tif 000011
【図１０】
2013225045.tif 000012
【図１１】
2013225045.tif 000013
【図１２】
2013225045.tif 000014
【図１３】
2013225045.tif 000015
【図１４】
2013225045.tif 000016