(57)【要約】【課題】より簡単な構成で、熱雑音の増大や信頼性の低下を抑制する。【解決手段】固体撮像装置は、複数の画素が配置されてなる画素アレイが形成される画素形成領域と、画素アレイから出力される電気信号に対する信号処理を行うロジック回路が形成されるロジック回路形成領域と、少なくとも一部がSi表面を同位体濃縮して形成されている基板とを備え、基板は、ロジック回路形成領域において発生した熱を、外装としてのパッケージに伝達するように設けられる。本技術は、CMOSイメージセンサに適用することができる。【選択図】図１
2013069957.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が配置されてなる画素アレイが形成される画素形成領域と、
前記画素アレイから出力される電気信号に対する信号処理を行うロジック回路が形成されるロジック回路形成領域と、
少なくとも一部がSi表面を同位体濃縮して形成されている基板と
を備え、
前記基板は、前記ロジック回路形成領域において発生した熱を、外装としてのパッケージに伝達するように設けられる
固体撮像装置。
【請求項２】
前記画素形成領域および前記ロジック回路形成領域は、前記基板上に構成され、
前記基板において、前記画素形成領域のSiの同位体存在比は、前記ロジック回路形成領域のSiの同位体存在比より小さい
請求項１に記載の固体撮像装置。
【請求項３】
前記画素形成領域および前記ロジック回路形成領域は、バルク基板上に構成され、
前記基板は、全てSiを同位体濃縮して形成されており、裏面照射型の支持基板として、前記バルク基板に貼り合わせられる
請求項１に記載の固体撮像装置。
【請求項４】
前記画素形成領域および前記ロジック回路形成領域は、バルク基板上に構成され、
前記基板は、前記画素形成領域に接する領域以外の領域が全てSiを同位体濃縮して形成されており、裏面照射型の支持基板として、前記バルク基板に貼り合わせられる
請求項１に記載の固体撮像装置。
【請求項５】
複数の画素が配置されてなる画素アレイが形成される画素形成領域と、
前記画素アレイから出力される電気信号に対する信号処理を行うロジック回路が形成されるロジック回路形成領域と、
少なくとも一部がSi表面を同位体濃縮して形成されている基板と
を備える固体撮像装置の製造方法であって、
前記基板を、前記ロジック回路形成領域において発生した熱を、外装としてのパッケージに伝達するように設けるステップ
を含む固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置およびその製造方法に関し、特に、より簡単な構成で、熱雑音の増大や信頼性の低下を抑制することができるようにする固体撮像装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、固体撮像素子を冷却するために、発生した熱を周囲の気体中に放熱するためのフィンを設けるようにしたものがある（例えば、特許文献１参照）。
【０００３】
また、固体撮像素子の近傍に、冷却媒体を流通させる流通路を設けることで、固体撮像素子を冷却するようにしたビデオカメラがある（例えば、特許文献２参照）。
【０００４】
さらに、基板上に同位体的に濃縮したSi層を成膜して集積回路を形成する半導体デバイスの製造方法が知られている（例えば、特許文献３参照）。同位体的に濃縮されたSi基板においては、熱伝導率が向上するので、集積回路から発生した熱を拡散させることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１９９１５８号公報
【特許文献２】特開２０１０−２８３６７３号公報
【特許文献３】特開２００６−１３５１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１，２の手法においては、大がかりな冷却機構を設ける必要があった。
【０００７】
また、特許文献３の構成を、１チップ上に画素アレイとロジック回路とが混載するCMOSイメージセンサに適用した場合、ロジック回路で発生した熱が画素アレイに与える影響が大きくなり、熱雑音の増大や信頼性の低下を招く恐れがある。
【０００８】
本技術は、このような状況に鑑みてなされたものであり、より簡単な構成で、熱雑音の増大や信頼性の低下を抑制することができるようにするものである。
【課題を解決するための手段】
【０００９】
本技術の一側面の固体撮像装置は、複数の画素が配置されてなる画素アレイが形成される画素形成領域と、前記画素アレイから出力される電気信号に対する信号処理を行うロジック回路が形成されるロジック回路形成領域と、少なくとも一部がSi表面を同位体濃縮して形成されている基板とを備え、前記基板は、前記ロジック回路形成領域において発生した熱を、外装としてのパッケージに伝達するように設けられる。
【００１０】
前記画素形成領域および前記ロジック回路形成領域は、前記基板上に構成され、前記基板において、前記画素形成領域のSiの同位体存在比は、前記ロジック回路形成領域のSiの同位体存在比より小さくなるようにすることができる。
【００１１】
前記画素形成領域および前記ロジック回路形成領域は、バルク基板上に構成され、前記基板は、全てSiを同位体濃縮して形成されており、裏面照射型の支持基板として、前記バルク基板に貼り合わせられるようにすることができる。
【００１２】
前記画素形成領域および前記ロジック回路形成領域は、バルク基板上に構成され、前記基板は、前記画素形成領域に接する領域以外の領域が全てSiを同位体濃縮して形成されており、裏面照射型の支持基板として、前記バルク基板に貼り合わせられるようにすることができる。
【００１３】
本技術の一側面の固体撮像装置の製造方法は、複数の画素が配置されてなる画素アレイが形成される画素形成領域と、前記画素アレイから出力される電気信号に対する信号処理を行うロジック回路が形成されるロジック回路形成領域と、少なくとも一部がSi表面を同位体濃縮して形成されている基板とを備える固体撮像装置の製造方法であって、前記基板を、前記ロジック回路形成領域において発生した熱を、外装としてのパッケージに伝達するように設けるステップを含む。
【００１４】
本技術の一側面においては、基板が、ロジック回路形成領域において発生した熱を、外装としてのパッケージに伝達するように設けられる。
【発明の効果】
【００１５】
本技術の一側面によれば、より簡単な構成で、熱雑音の増大や信頼性の低下を抑制することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本技術を適用した裏面照射型のCMOSイメージセンサの一実施の形態の構成を示す図である。
【図２】裏面照射型のCMOSイメージセンサの他の構成を示す図である。
【図３】図１のCMOSイメージセンサの製造処理について説明するフローチャートである。
【図４】製造工程におけるCMOSイメージセンサの断面図である。
【図５】本技術を適用した表面照射型のCMOSイメージセンサの一実施の形態の構成を示す図である。
【図６】図５のCMOSイメージセンサの製造処理について説明するフローチャートである。
【図７】製造工程におけるCMOSイメージセンサの断面図である。
【発明を実施するための形態】
【００１７】
以下、本技術の実施の形態について図を参照して説明する。なお、説明は以下の順序で行う。
１．裏面照射型のCMOSイメージセンサへの適用例
２．表面照射型のCMOSイメージセンサへの適用例
【００１８】
＜１．裏面照射型のCMOSイメージセンサへの適用例＞
［CMOSイメージセンサの構成例］
図１は、本技術を適用した固体撮像装置としての、裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサの一実施の形態の構成を示す断面図である。
【００１９】
図１のCMOSイメージセンサ１１は、バルク基板２１、支持基板２２、およびパッケージ２３から構成される。
【００２０】
バルク基板２１は、従来のウエハプロセスによって、Si基板上（図中、支持基板２２に接する面）に、配線層間膜が形成されてなる。図１に示されるように、Si基板上の中央部には、図中、上方向から入射される光を光電変換する複数の画素が配置されてなる画素アレイが形成される画素形成領域が構成される。また、Si基板上において画素形成領域を囲む配線層間膜には、画素アレイから出力される電気信号に対して所定の信号処理を行うDSP（Digital Signal Processor）等のロジック回路が形成されるロジック回路形成領域が構成される。
【００２１】
支持基板２２は、Siを同位体的に濃縮（同位体濃縮）したSi基板として構成される。
【００２２】
天然に存在するSiには、28Si，29Si，30Siの３種類の安定同位体が存在し、その存在比は、それぞれ92.23％，4.67％，3.10％とされる。そこで、本実施の形態では、支持基板２２として、Siの同位体として天然存在比の最も高い28Siの存在比が100％の基板を適用する。なお、支持基板２２として、29Siや30Siを用いるようにしてももちろんよい。
【００２３】
なお、ここで、バルク基板２１を形成するSi基板においては、28Siの存在比は天然存在比（92.23％）であるものとする。
【００２４】
パッケージ２３は、CMOSイメージセンサ１１の外装として構成される。パッケージ２３には、バルク基板２１が貼り合わされた支持基板２２が搭載される。言い換えると、支持基板２２は、ロジック回路形成領域のロジック回路で発生した熱を、パッケージ２３に伝達するように設けられている。
【００２５】
ここで、ロジック回路形成領域で発生した熱の拡散について説明する。
【００２６】
図１に示されるように、ロジック回路形成領域で熱を発生するロジック回路を熱源Ｈとすると、その熱は、バルク基板２１内（具体的には、画素形成領域）に拡散するとともに、支持基板２２を介してパッケージ２３に拡散する。
【００２７】
ここで、一般的に、Si中の同位体の純度が高いほど、熱伝導率が高くなることが知られている。つまり、28Siの存在比が高いSi基板ほどその熱伝導率は高くなり、28Siの存在比が100％のSi基板と、28Siの存在比が天然存在比のSi基板とでは、前者の熱伝導率の方が高くなる。
【００２８】
すなわち、図１のCMOSイメージセンサ１１において、熱源Ｈ（ロジック回路形成領域）とパッケージ２３との間の熱勾配は、28Siの存在比が100％である支持基板２２によって、例えば、28Siの存在比が天然存在比である支持基板を適用した場合と比較して緩和される。したがって、熱源Ｈで発生した熱は、バルク基板２１内（具体的には、画素形成領域）に拡散するより多く、支持基板２２を介してパッケージ２３に拡散するようになり、結果としてロジック回路形成領域の温度が低下するようになる。
【００２９】
以上の構造によれば、画素アレイとロジック回路とが混載する裏面照射型のCMOSイメージセンサにおいて、大がかりな冷却機構を設けることなく、ロジック回路で発生した熱が画素アレイに与える影響を抑えることができる。したがって、より簡単な構成で、熱雑音の増大や、ゲート絶縁膜の絶縁破壊等の信頼性の低下を抑制することが可能となる。
【００３０】
なお、支持基板２２において、バルク基板２１の画素形成領域に接する領域の28Siの存在比を100％より低くすることで、支持基板２２を介しての画素形成領域への熱拡散を抑制するようにしてもよい。
【００３１】
具体的には、図２に示されるように、支持基板２２における画素形成領域直下の領域に、28Siの存在比が天然存在比である28Si天然存在比領域２２ａを構成するようにする。
【００３２】
これにより、支持基板２２において、28Si天然存在比領域２２ａの熱伝導率は、他の領域の熱伝導率より低くなるので、熱源Ｈで発生した熱が、支持基板２２の画素形成領域に接する領域を介して画素形成領域に拡散するのを抑制することができる。したがって、より確実に、熱雑音の増大や、ゲート絶縁膜の絶縁破壊等の信頼性の低下を抑制することが可能となる。
【００３３】
［CMOSイメージセンサの製造工程］
次に、図３，４を参照して、図１のCMOSイメージセンサ１１の製造工程について説明する。図３は、図１または図２のCMOSイメージセンサ１１の製造処理について説明するフローチャートであり、図４は、製造工程におけるCMOSイメージセンサ１１の断面図を示している。
【００３４】
まず、ステップＳ１１において、従来のウエハプロセスによって、バルク基板２１を作成する。
【００３５】
具体的には、図４Ａに示されるように、バルク基板２１においては、配線層間膜２１ａがSi基板２１ｂ上に形成される。なお、Si基板２１ｂにおいては、28Siの存在比は天然存在比（92.23％）とされる。
【００３６】
ステップＳ１２において、一部（画素形成領域に接する領域以外の領域）または全部が28Siを同位体濃縮して作成された支持基板２２を、ボンディングによりバルク基板２１に貼り合わせる。
【００３７】
具体的には、図４Ｂに示されるように、バルク基板２１を図４Ａの状態から天地（表裏）反対にし、配線層間膜２１ａが支持基板２２に接するように、支持基板２２を、バルク基板２１に貼り合わせる。
【００３８】
ステップＳ１３において、図４Ｃに示されるように、バルク基板２１のSi基板２１ｂ側に、CF（カラーフィルタ）３１を成膜する。その後、従来のCMOSイメージセンサの製造工程と同様の工程を経ることで、CMOSイメージセンサ１１が形成される。
【００３９】
以上の処理によれば、28Siの存在比が一部または全部の領域で100％である支持基板２２によって、ロジック回路形成領域とパッケージ２３との間の熱勾配を緩和させた、裏面照射型のCMOSイメージセンサを製造することが可能となる。このようにして製造されたCMOSイメージセンサにおいては、大がかりな冷却機構を設けることなく、ロジック回路で発生した熱が画素アレイに与える影響を抑えることができるので、より簡単な構成で、熱雑音の増大や、ゲート絶縁膜の絶縁破壊等の信頼性の低下を抑制することが可能となる。
【００４０】
なお、上述した処理においては、従来の裏面照射型のCMOSイメージセンサの製造プロセスを用いることが可能である。
【００４１】
＜２．表面照射型のCMOSイメージセンサへの適用例＞
［CMOSイメージセンサの構成例］
図５は、本技術を適用した固体撮像装置としての、表面照射型のCMOSイメージセンサの一実施の形態の構成を示す断面図である。
【００４２】
図５のCMOSイメージセンサ６１は、Si基板７１、画素アレイ７２、およびパッケージ７３から構成される。
【００４３】
Si基板７１上には、図中、上方向から入射される光を光電変換する複数の画素が配置されてなる画素アレイ７２が形成される画素形成領域が構成され、Si基板７１上の画素形成領域を囲む領域には、画素アレイ７２から出力される電気信号に対して所定の信号処理を行うDSP等のロジック回路が形成されるロジック回路形成領域が構成される。
【００４４】
また、Si基板７１は、少なくとも一部がSiを同位体的に濃縮（同位体濃縮）して形成される。具体的には、Si基板７１は、基本的には28Siの存在比が100％となるように形成されるが、Si基板７１において画素アレイ７２が形成される画素形成領域には、28Siの存在比が天然存在比（92.23％）となる28Si天然存在比領域７１ａが形成される。言い換えると、28Si天然存在比領域７１ａは、画素アレイ７２を形成することができる領域であり、28Si天然存在比領域７１ａに不純物のドーピング等を行うことで、画素アレイ７２が形成される。
【００４５】
上述したように、天然に存在するSiには、28Si，29Si，30Siの３種類の安定同位体が存在し、その存在比は、それぞれ92.23％，4.67％，3.10％とされる。そこで、本実施の形態では、Si基板７１として、Siの同位体として天然存在比の最も高い28Siの存在比が100％で、画素形成領域となる28Si天然存在比領域７１ａおよび画素アレイ７２において、28Siの存在比が天然存在比（92.23％）となる基板を適用する。なお、Si基板７１として、29Siや30Siを用いるようにしてももちろんよい。
【００４６】
また、Si基板７１における28Siの存在比は、上述した組み合わせに限らず、画素形成領域（28Si天然存在比領域７１ａおよび画素アレイ７２）のSiの同位体の存在比が、ロジック回路形成領域（Si基板７１の28Si天然存在比領域７１ａおよび画素アレイ７２以外の領域）の同位体の存在比より小さくなればよい。
【００４７】
パッケージ７３は、CMOSイメージセンサ６１の外装として構成され、パッケージ７３には、Si基板７１が搭載される。言い換えると、Si基板７１は、ロジック回路形成領域のロジック回路で発生した熱を、パッケージ７３に伝達するように設けられている。
【００４８】
ここで、ロジック回路形成領域で発生した熱の拡散について説明する。
【００４９】
図５に示されるように、ロジック回路形成領域で熱を発生するロジック回路を熱源Ｈとすると、その熱は、Si基板７１内に拡散するとともに、Si基板７１を介してパッケージ７３に拡散する。
【００５０】
上述したように、一般的に、Si中の同位体の純度が高いほど、熱伝導率が高くなることが知られている。つまり、28Siの存在比が高いSi基板ほどその熱伝導率は高くなり、28Siの存在比が100％のSi基板と、28Siの存在比が天然存在比のSi基板とでは、前者の熱伝導率の方が高くなる。
【００５１】
すなわち、図５のCMOSイメージセンサ６１において、画素形成領域としての28Si天然存在比領域７１ａおよび画素アレイ７２における熱伝導率は、Si基板７１のその他の領域と比較して低くなる。したがって、熱源Ｈで発生した熱は、28Si天然存在比領域７１ａおよび画素アレイ７２（画素形成領域）に拡散しにくくなり、その分Si基板７１を介してパッケージ７３に拡散するようになる。
【００５２】
以上の構造によれば、画素アレイとロジック回路とが混載する表面照射型のCMOSイメージセンサにおいて、大がかりな冷却機構を設けることなく、ロジック回路で発生した熱が画素アレイに与える影響を抑えることができる。したがって、より簡単な構成で、熱雑音の増大や信頼性の低下を抑制することができるようにするものである。
【００５３】
［CMOSイメージセンサの製造工程］
次に、図６，７を参照して、図５のCMOSイメージセンサ６１の製造工程について説明する。図６は、図５のCMOSイメージセンサ６１の製造処理について説明するフローチャートであり、図７は、製造工程におけるCMOSイメージセンサ６１の断面図を示している。
【００５４】
まず、ステップＳ６１において、28Siを同位体濃縮して作成されたSi基板７１上の画素形成領域部分にくぼみを形成する。
【００５５】
具体的には、図７Ａに示されるように、28Siの存在比が100％であるSi基板７１表面に、リソグラフィおよびエッチングを行うことで、画素形成領域部分に深さ５μｍのくぼみを形成する。
【００５６】
自然酸化膜を除去した後、ステップＳ６２において、Siの同位体存在比が天然存在比（28Siの存在比が92.23％）であるSiH4ガス（シランガス）を用いて、エピタキシャル成長を行う。
【００５７】
これにより、図７Ｂに示されるように、深さ５μｍのくぼみが形成されたSi基板７１の表面に、例えば、厚さ１０μｍで、同位体存在比が天然存在比となるSiの薄膜形成が行われる。
【００５８】
なお、Si基板７１に形成されるくぼみの深さを、28Si天然存在比領域７１ａへのイオン注入により形成されるウェルの深さに応じて決定することもできる。本実施の形態では、２μｍのウェル（図示せず）が、28Si天然存在比領域７１ａに形成されるものとする。
【００５９】
ステップＳ６３において、CMP（Chemical Mechanical Polishing：化学機械研磨）により、Si基板７１を平坦化する。
【００６０】
これにより、図７Ｃに示されるように、Si基板７１と画素形成領域としての28Si天然存在比領域７１ａとの間の高さ方向（図中上下方向）の段差が無くなる。
【００６１】
ステップＳ６４において、画素形成領域（28Si天然存在比領域７１ａ）内に緩衝領域を設定する。緩衝領域とは、ロジック回路形成領域からの熱拡散を緩和するための領域であり、ロジック回路形成領域から画素形成領域への熱拡散をシミュレーションすることにより決定される。
【００６２】
すなわち、例えば、図７Ｄに示されるように、28Si天然存在比領域７１ａにおいてロジック回路形成領域に隣接する幅３０μｍの領域を緩衝領域とする。その後、Si基板７１をパッケージ７３に搭載する等、従来のCMOSイメージセンサの製造工程と同様の工程を経ることで、CMOSイメージセンサ６１が形成される。
【００６３】
以上の処理によれば、画素形成領域の熱伝導率を、Si基板７１のその他の領域と比較して低くしたCMOSイメージセンサを製造することが可能となる。このようにして製造されたCMOSイメージセンサにおいては、大がかりな冷却機構を設けることなく、ロジック回路で発生した熱が画素アレイに与える影響を抑えることができるので、より簡単な構成で、熱雑音の増大や信頼性の低下を抑制することが可能となる。
【００６４】
なお、上述した処理においても、従来の表面照射型のCMOSイメージセンサの製造プロセスを用いることが可能である。
【００６５】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【００６６】
１１  CMOSイメージセンサ，  ２１  バルク基板，  ２２  支持基板，  ２２ａ  28Si天然存在比領域，  ２３  パッケージ，  ６１  CMOSイメージセンサ，  ７１  Si基板，  ７１ａ  28Si天然存在比領域，  ７２  画素アレイ，  ７３  パッケージ
【図１】
2013069957.tif 000003
【図２】
2013069957.tif 000004
【図３】
2013069957.tif 000005
【図４】
2013069957.tif 000006
【図５】
2013069957.tif 000007
【図６】
2013069957.tif 000008
【図７】
2013069957.tif 000009