【手続補正書】
【提出日】平成26年9月17日(2014.9.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マルチステージ増幅器チェーンであって、該マルチステージ増幅器チェーンは、該チェーン内に第１の増幅器ステージと最後の増幅器ステージとを含む、マルチステージ増幅器チェーンと、
該最後の増幅器ステージの出力を受信することと、オフセット補正電圧信号を該第１の増幅器ステージに提供することとを行うように構成されているオフセットキャンセレーションループと
を備えている、回路。
【請求項２】
前記第１の増幅器ステージ内の入力トランジスタであって、該入力トランジスタは、ゲートと、ソースと、ドレインとを有し、該入力トランジスタのゲートは、入力信号を受信するように構成されている、入力トランジスタと、
該第１の増幅器ステージ内のオフセット補償トランジスタであって、該オフセット補償トランジスタは、ゲートと、ソースと、ドレインとを有し、該オフセット補償トランジスタのドレインは、該入力トランジスタのソースに電気的に接続され、該オフセット補償トランジスタのゲートの電圧は前記オフセット補正電圧信号によって決定される、オフセット補償トランジスタと
をさらに備えている、請求項１に記載の回路。
【請求項３】
前記オフセット補償トランジスタのチャネルと並列に構成される抵抗器をさらに備え、該抵抗器の一つの端部は、該オフセット補償トランジスタのソースに電気的に連結され、該抵抗器の別の端部は、該オフセット補償トランジスタのドレインに電気的に連結される、請求項２に記載の回路。
【請求項４】
前記オフセット補償トランジスタのソースに電気的に連結されるインピーダンスと、
該オフセット補償トランジスタのソースに電気的に連結されるテール電流源と
をさらに備えている、請求項３に記載の回路。
【請求項５】
前記第１の増幅器ステージ内のソースフォロワー回路をさらに備え、該ソースフォロワー回路は、前記オフセット補正電圧信号を受信し、前記オフセット補償トランジスタのゲートに電圧として印加されるバッファリングされた電圧を生成するように構成されている、請求項４に記載の回路。
【請求項６】
前記ソースフォロワー回路は、電流源とオフセット入力トランジスタとを備え、該オフセット入力トランジスタは、ゲートとソースとドレインとを有し、前記オフセット補正電圧信号は、該オフセット入力トランジスタのゲートに印加され、前記バッファリングされた電圧は、該電流源と該オフセット入力トランジスタのソースとの間のノードにおいて生成される、請求項５に記載の回路。
【請求項７】
前記オフセットキャンセレーションループは、前記オフセット補正電圧信号を出力する単一のトランスコンダクタンス増幅器を備えている、請求項１に記載の回路。
【請求項８】
前記オフセットキャンセレーションループは、前記最後の増幅器ステージの出力を受信し、前記トランスコンダクタンス増幅器の入力にフィルタリングされた出力を提供するように構成されているローパスフィルタをさらに備えている、請求項７に記載の回路。
【請求項９】
前記オフセットキャンセレーションループは、前記トランスコンダクタンス増幅器の出力に連結されるフィードバック負荷をさらに備えている、請求項７に記載の回路。
【請求項１０】
前記フィードバック負荷は、フィードバック抵抗器とフィードバックキャパシタとを備え、該フィードバック抵抗器および該フィードバックキャパシタは、共に、前記トランスコンダクタンス増幅器の出力に電気的に接続される一つの端部と、接地に電気的に接続される別の端部とを有する、請求項９に記載の回路。
【請求項１１】
前記入力信号は、差動入力信号を含み、
前記入力トランジスタは、該差動入力信号を受信するように構成されている一対の入力トランジスタのうちの１つであり、
前記オフセット補正電圧信号は、差動オフセット補正電圧信号を含み、
前記オフセット補償トランジスタは、一対のオフセット補償トランジスタのうちの１つである、請求項２に記載の回路。
【請求項１２】
前記マルチステージ増幅器チェーンはマルチステージ等化器チェーンを備え、前記第１の増幅器ステージは第１の等化器ステージを備え、最後の増幅器ステージは最後の等化器ステージを備えている、請求項１に記載の回路。
【請求項１３】
前記オフセット補償ループは、１つのドミナントポールと、後に続く単一の寄生ポールとを生成する、請求項１に記載の回路。
【請求項１４】
前記オフセット補償ループは、より高い周波数での応答振幅において２次ロールオフを有する、請求項１に記載の回路。
【請求項１５】
一連の増幅器ステージによって連続時間入力信号を受信することと、
連続時間出力信号を生成するように該一連の増幅器ステージによって該連続時間入力信号を増幅することと、
該連続時間出力信号をオフセットキャンセレーションループに入力することと、
該オフセットキャンセレーションループによってオフセット補正電圧信号を生成することと、
増幅器ステージにおいて該オフセット補正電圧信号をオフセット補償トランジスタのゲートに印加することと
を包含する、方法。
【請求項１６】
前記オフセット補正電圧信号は、単一のトランスコンダクタンス増幅器を用いて生成される、請求項１５に記載の方法。
【請求項１７】
前記一連の増幅器ステージは一連の等化器ステージを含む、請求項１５に記載の方法。
【請求項１８】
前記オフセットキャンセレーションループは、１つのドミナントポールと、後に続く単一の二次ポールとを生成する、請求項１５に記載の方法。
【請求項１９】
前記オフセットキャンセレーションループは、より高い周波数での応答振幅において２次ロールオフを有する、請求項１５に記載の方法。
【請求項２０】
複数の等化器ステージを有するカスケードされた回路であって、第１の等化器ステージと、最後の等化器ステージとを含み、該第１の等化器ステージは、差動入力信号を受信するように構成され、該最後の等化器ステージは差動出力信号を出力するように構成されている、カスケードされた回路と、
オフセットキャンセレーションループであって、該差動出力信号を受信し、該第１の等化器ステージ内に印加される差動オフセット補正電圧信号を生成するように構成されている、オフセットキャンセレーションループと、
該第１の等化器ステージにおける一対の入力トランジスタであって、該入力トランジスタのゲートは、該差動入力信号を受信するように構成されている、一対の入力トランジスタと、
該第１の等化器ステージにおける一対のオフセット補償トランジスタであって、各オフセット補償トランジスタのドレインは対応する入力トランジスタのソースに電気的に接続され、該オフセット補償トランジスタの該ゲートに印加される電圧は、該差動オフセット補正電圧信号によって決定される、一対のオフセット補償トランジスタと、
一対の抵抗器であって、該抵抗器の各々は、対応するオフセット補償トランジスタのチャネルと並列に構成されている、一対の抵抗器と
を備えている、集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
第１の増幅器ステージは、入力トランジスタと、オフセット補償トランジスタとを含み得る。オフセット補償トランジスタのドレインは、入力トランジスタのソースに電気的に接続され得、オフセット補償トランジスタのゲートの電圧は、オフセット補正電圧信号によって決定され得る。オフセット補正電圧信号は、単一のトランスコンダクタンス増幅器を用いて生成され得る。オフセット補償ループは、より大きい安定性を有するように、１つのドミナントポールと、後に続く単一の寄生ポールとを作り得、より高い周波数での応答振幅において２次ロールオフを有利に達成し得る。マルチステージ増幅器チェーンは、マルチステージ等化器チェーンを備え得る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
別の実施形態は、第１の等化器ステージおよび最後の等化器ステージを含む複数の等化器ステージを有するカスケードされた回路と、オフセットキャンセレーションループとを含む集積回路に関する。第１の等化器ステージは差動入力信号を受信するように構成され、最後の等化器ステージは差動出力信号を出力するように構成される。オフセットキャンセレーションループは、差動出力信号を受信し、第１の等化器ステージ内に印加される差動オフセット補正電圧信号を生成するように構成される。第１の等化器ステージは、少なくとも一対の入力トランジスタと、一対のオフセット補償トランジスタと、一対の抵抗器とを含む。入力トランジスタのゲートは、差動入力信号を受信するように構成される。各オフセット補償トランジスタのドレインは、対応する入力トランジスタのソースに電気的に接続され、オフセット補償トランジスタのゲートに印加される電圧は、差動オフセット補正電圧信号によって決定される。該抵抗器の各々は、対応するオフセット補償トランジスタのチャネルと並列に構成される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
従って、上記の考察および有限の固定ＲｆｘｐおよびＲｆｘｎが与えられたとすると、差動オフセット電圧ＶＯＦＰおよびＶＯＦＮがオフセット補償電圧ｖｏｃｎおよびｖｏｃｐを効果的に変調することが明らかであり、ここでｖｏｃｎはＭ１のソースにおける電圧であり、ｖｏｃｐはＭ２のソースにおける電圧である。これらのオフセット補償電圧ｖｏｃｎおよびｖｏｃｐは、差動電圧出力（ＯＵＴＰおよびＯＵＴＮ）における対応する電圧変化を引き起こし、これらの差動電圧出力は、次のステージ（Ｅｑ２）の差動電圧入力として提供される。