(57)【要約】      （修正有）【課題】半導体基板内の裏面側に高濃度の不純物領域を形成する裏面照射型の固体撮像装置を提供する。【解決手段】半導体基板１７は、裏面側が光入射面とされ、表面側が回路形成面とされる。接続部２３は、裏面側の半導体基板上で生成された信号電荷を半導体基板内に転送するコンタクトプラグ３１と接続される接続部であって、裏面側の半導体基板の界面近傍に不純物濃度分布のピークを有する。半導体基板内には、１以上の光電変換部が形成される。【選択図】図３
2013012556.tif 000002
【特許請求の範囲】
【請求項１】
裏面側が光入射面とされ、表面側が回路形成面とされた半導体基板と、
前記裏面側の前記半導体基板上で生成された信号電荷を前記半導体基板内に転送するコンタクトプラグと接続される接続部であって、前記裏面側の前記半導体基板の界面近傍に不純物濃度分布のピークを有する接続部と、
前記半導体基板内に形成された１以上の第１光電変換部と
を備える固体撮像装置。
【請求項２】
前記光入射面側の前記半導体基板上に積層され、下部電極及び上部電極で挟持された第１色用の第２光電変換部をさらに備え、
前記１以上の第１光電変換部は、前記半導体基板の深さ方向に積層された、第２色用の光電変換部と第３色用の光電変換部とからなり、
前記接続部には、前記第１色用の第２光電変換部で生成された前記信号電荷が供給される
請求項１に記載の固体撮像装置。
【請求項３】
前記接続部は、第１の厚みの半導体層の第１の領域を選択的にエッチングして第２の厚みにした後、不純物をイオン注入することにより形成され、
前記イオン注入後に、エッチングされた前記第１の領域がエピタキシャル成長により前記第１の厚みに埋め戻された後、前記第１の厚みの半導体層が、エピタキシャル成長により第３の厚みにさらに積み増しされて、前記半導体基板とされる
請求項１に記載の固体撮像装置。
【請求項４】
エピタキシャル成長により前記第１の厚みに埋め戻された後、前記第１の厚みの半導体層の、水平方向の位置が前記接続部と異なる第２の領域に、１つの前記第１光電変換部が形成される
請求項３に記載の固体撮像装置。
【請求項５】
前記接続部は、第１の厚みの半導体層の第１の領域に対して、不純物をイオン注入することにより形成され、
前記イオン注入後に、前記第１の厚みの半導体層が、エピタキシャル成長により第２の厚みに積み増しされ、
前記第２の厚みの半導体層が、さらに、エピタキシャル成長により第３の厚みに積み増しされて、前記半導体基板とされる
請求項１に記載の固体撮像装置。
【請求項６】
エピタキシャル成長により前記第２の厚みに積み増しされた後、前記第２の厚みの半導体層の、水平方向の位置が前記接続部と異なる第２の領域に、１つの前記第１光電変換部が形成される
請求項５に記載の固体撮像装置。
【請求項７】
前記不純物濃度分布のピークが、前記裏面側の前記半導体基板の界面から１００nm以内の位置にある
請求項１に記載の固体撮像装置。
【請求項８】
第１の厚みの半導体基板の第１の領域に不純物をイオン注入することにより、前記半導体基板の光入射面となる裏面側で生成された信号電荷を前記半導体基板内に転送するコンタクトプラグと接続される接続部であって、前記裏面側の前記半導体基板の界面近傍に不純物濃度分布のピークを有する接続部を形成する接続部形成工程と、
前記第１の厚みの半導体基板をエピタキシャル成長により第２の厚さまで積み増す第１の半導体層形成工程と、
前記第２の厚みの半導体基板の、前記接続部と水平方向の位置が異なる第２の領域に、第１の波長の光を光電変換する第１の光電変換層を形成する第１の光電変換層形成工程と、
前記第２の厚みの半導体基板を、エピタキシャル成長により、第３の厚みまで積み増す第２の半導体層形成工程と
を含む固体撮像装置の製造方法。
【請求項９】
前記接続部形成工程は、前記第１の厚みより厚い第４の厚みから選択的にエッチングされ前記第１の厚みとされた前記半導体基板の前記第１の領域に不純物をイオン注入することにより、前記接続部を形成し、
前記第１の半導体層形成工程は、前記イオン注入後に、エッチングされた前記第１の領域を、エピタキシャル成長により前記第１の厚みと同じ前記第２の厚さに埋め戻す
請求項８に記載の固体撮像装置の製造方法。
【請求項１０】
前記第３の厚みの半導体基板の、前記第１の光電変換層よりも前記裏面側から離れた深さ方向の位置に、第２の波長の光を光電変換する第２の光電変換層を形成する第２の光電変換層形成工程をさらに備える
請求項８に記載の固体撮像装置の製造方法。
【請求項１１】
光学レンズで集光された光が入射される固体撮像装置と、
前記固体撮像装置の出力信号を処理する信号処理回路と
を備え、
前記固体撮像装置は、
裏面側が光入射面とされ、表面側が回路形成面とされた半導体基板と、
前記裏面側の前記半導体基板上で生成された信号電荷を前記半導体基板内に転送するコンタクトプラグと接続される接続部であって、前記裏面側の前記半導体基板の界面近傍に不純物濃度分布のピークを有する接続部と、
前記半導体基板内に形成された１以上の光電変換部と
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置とその製造方法、および電子機器に関し、特に、半導体基板内の裏面側に高濃度の不純物領域を形成することができるようにする固体撮像装置とその製造方法、および電子機器に関する。
【背景技術】
【０００２】
従来の一般的なCCDや、CMOSイメージセンサでは、GRN（緑色）、Red（赤色）、Blue（青色）の画素を平面上に配列させて、各画素から、GRN、Red、またはBlueの光電変換信号を得るような構成が採用されている。GRN、Red、Blueの画素の配列方式には、例えばGRNの２画素とRed及びBlueそれぞれ１画素の組で配列するベイヤー配列などがある。
【０００３】
従って、従来のCCDや、CMOSイメージセンサでは、各画素からは単一の色の信号しか得られないため、たとえばGRNの画素においては、隣接するBlueおよびRedの画素の信号から、Blue、Redの信号を補間するデモザイク処理と呼ばれる信号処理を行う必要があった。しかし、このような信号処理を行うと、偽色と呼ばれる画質の劣化を招く。この偽色による画質の劣化を避けるためには、光電変換層を縦方向に３層積層し、１画素から３色の光電変換信号が得られればよい。
【０００４】
そこで、例えば、半導体基板上に、GRN、Red、及びBlueの光電変換膜を積層させることにより、１画素で、GRN、Red、及びBlueの光電変換信号を得ることができるようにしたものがある（例えば、特許文献１参照）。
【０００５】
また、半導体基板上に１色（GRN）の光電変換膜を設け、半導体層に２色（Blue,Red）の光電変換部を設けることにより、１画素で、GRN、Red、及びBlueの光電変換信号を得ることができるようにしたものもある（例えば、特許文献２参照）。
【０００６】
しかし、上記のいずれの技術も、半導体基板上の配線が形成されている表面に、光電変換層を積層させた構造（表面側の積層型イメージセンサ）になっており、積層された光電変換層の信号電荷が一度半導体層に蓄積されることを特徴としている。その際、積層された光電変換層で得られた信号の電荷を貯める半導体領域に光が入射してしまうと、光電変換層の成分以外の成分による信号が半導体領域の光電変換信号に混入してしまい、混色が生じる。そのために、上記のような積層型のイメージセンサでは、積層された光電変換からの信号を蓄積する半導体領域に光が漏れ込まないように、遮光レイヤを形成する必要がある。
【０００７】
しかし、上記のような表面型の積層型イメージセンサでは、遮光レイヤを実現するのは難しい。そこで、本出願人により、裏面照射型で、半導体基板上に、有機光電変換膜からなる１色用の光電変換層を積層し、半導体基板内に、２色用の光電変換層を積層させた構造が提案されている（例えば、特許文献３参照）。この構造においては、有機光電変換膜からの信号電荷を取り出すためのコンタクトプラグと、オーミックコンタクトをとる必要があるため、半導体基板の裏面側の界面近傍に、高濃度の不純物領域を形成する必要がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−２２２２７８号公報
【特許文献２】特開２００６−２７８４４６号公報
【特許文献３】特開２０１１−２９３３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、半導体基板の裏面側は製造工程では半導体層の深い領域となるため、高濃度の不純物領域を形成することが難しかった。
【００１０】
本技術は、このような状況に鑑みてなされたものであり、半導体基板内の裏面側に高濃度の不純物領域を形成することができるようにするものである。
【課題を解決するための手段】
【００１１】
本技術の第１の側面の固体撮像装置は、裏面側が光入射面とされ、表面側が回路形成面とされた半導体基板と、前記裏面側の前記半導体基板上で生成された信号電荷を前記半導体基板内に転送するコンタクトプラグと接続される接続部であって、前記裏面側の前記半導体基板の界面近傍に不純物濃度分布のピークを有する接続部と、前記半導体基板内に形成された１以上の第１光電変換部とを備える。
【００１２】
本技術の第１の側面の固体撮像装置においては、裏面側の半導体基板上で生成された信号電荷がコンタクトプラグと接続される半導体基板内の接続部に転送され、接続部では、裏面側の半導体基板の界面近傍が不純物濃度分布のピークとなっている。
【００１３】
本技術の第２の側面の固体撮像装置の製造方法は、第１の厚みの半導体基板の第１の領域に不純物をイオン注入することにより、前記半導体基板の光入射面となる裏面側で生成された信号電荷を前記半導体基板内に転送するコンタクトプラグと接続される接続部であって、前記裏面側の前記半導体基板の界面近傍に不純物濃度分布のピークを有する接続部を形成する接続部形成工程と、前記第１の厚みの半導体基板をエピタキシャル成長により第２の厚さまで積み増す第１の半導体層形成工程と、前記第２の厚みの半導体基板の、前記接続部と水平方向の位置が異なる第２の領域に、第１の波長の光を光電変換する第１の光電変換層を形成する第１の光電変換層形成工程と、前記第２の厚みの半導体基板を、エピタキシャル成長により、第３の厚みまで積み増す第２の半導体層形成工程とを含む。
【００１４】
本技術の第２の側面の固体撮像装置の製造方法においては、第１の厚みの半導体基板の第１の領域に不純物をイオン注入することにより、半導体基板の光入射面となる裏面側で生成された信号電荷を半導体基板内に転送するコンタクトプラグと接続される接続部であって、裏面側の半導体基板の界面近傍に不純物濃度分布のピークを有する接続部が形成され、第１の厚みの半導体基板がエピタキシャル成長により第２の厚さまで積み増しされ、第２の厚みの半導体基板の、接続部と水平方向の位置が異なる第２の領域に、第１の波長の光を光電変換する第１の光電変換層が形成され、第２の厚みの半導体基板が、エピタキシャル成長により、第３の厚みまで積み増しされる。
【００１５】
本技術の第３の側面の電子機器は、光学レンズで集光された光が入射される固体撮像装置と、前記固体撮像装置の出力信号を処理する信号処理回路とを備え、前記固体撮像装置は、裏面側が光入射面とされ、表面側が回路形成面とされた半導体基板と、前記裏面側の前記半導体基板上で生成された信号電荷を前記半導体基板内に転送するコンタクトプラグと接続される接続部であって、前記裏面側の前記半導体基板の界面近傍に不純物濃度分布のピークを有する接続部と、前記半導体基板内に形成された１以上の光電変換部とを備える。
【００１６】
本技術の第３の側面の電子機器においては、光学レンズで集光された光が固体撮像装置に入射され、固体撮像装置の出力信号が信号処理回路で処理される。固体撮像装置では、裏面側の半導体基板上で生成された信号電荷がコンタクトプラグと接続される半導体基板内の接続部に転送され、接続部では、裏面側の半導体基板の界面近傍が不純物濃度分布のピークとなっている。
【発明の効果】
【００１７】
本技術の第１ないし第３の側面によれば、半導体基板内の裏面側に高濃度の不純物領域を形成することができる。
【図面の簡単な説明】
【００１８】
【図１】本技術が適用された第１の実施の形態に係る固体撮像装置の全体を示す概略構成図である。
【図２】図１の固体撮像装置の画素の概略平面構成を示す図である。
【図３】画素における要部の概略断面構成を示す図である。
【図４】縦型転送路を説明する図である。
【図５】従来の接続部の形成方法について説明する図である。
【図６】接続部の第１ないし第４の製造方法の概略を説明する図である。
【図７】接続部の第１の製造方法を説明する図である。
【図８】接続部の第２の製造方法を説明する図である。
【図９】接続部の第３の製造方法を説明する図である。
【図１０】接続部の第３の製造方法を説明する図である。
【図１１】接続部の第４の製造方法を説明する図である。
【図１２】半導体基板の裏面側の製造工程について簡単に説明する図である。
【図１３】半導体基板の裏面側の製造工程について簡単に説明する図である。
【図１４】半導体基板の裏面側の製造工程について簡単に説明する図である。
【図１５】半導体基板の裏面側の製造工程について簡単に説明する図である。
【図１６】半導体層に３色用の光電変換部を形成する例を示す図である。
【図１７】３層の光電変換層を形成する第１の製造方法を説明する図である。
【図１８】層の光電変換層を形成する第２の製造方法を説明する図である。
【図１９】本技術が適用された第３の実施の形態に係る電子機器の概略構成図である。
【発明を実施するための形態】
【００１９】
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態：固体撮像装置
１−１  全体構成
１−２  画素の概略平面構成
１−３  画素の概略断面構成
１−４  従来の問題
１−５  第１の製造方法
１−６  第２の製造方法
１−７  第３の製造方法
１−８  第４の製造方法
１−９  半導体基板の裏面側の製造工程
１−１０  駆動方法
２．第２の実施の形態：３色用の光電変換部を半導体層に形成する例
３．第３の実施の形態：電子機器
【００２０】
＜１．第１の実施の形態＞
まず、本技術が適用された第１の実施の形態に係る固体撮像装置について説明する。
【００２１】
［１−１  固体撮像装置の全体構成］
図１は、第１の実施の形態に係る固体撮像装置１の全体を示す概略構成図である。図１の固体撮像装置１は、裏面照射型のCMOS型固体撮像装置である。
【００２２】
図１の固体撮像装置１は、シリコンからなる基板１１上に配列された複数の画素２から構成される画素領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
【００２３】
画素２は、光電変換素子であるフォトダイオードと、複数の画素トランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列される。画素２を構成する画素トランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、増幅トランジスタで構成される４つの画素トランジスタであってもよく、また、選択トランジスタを除いた３つのトランジスタであってもよい。
【００２４】
画素領域３は、２次元アレイ状に規則的に複数配列された画素２から構成される。画素領域３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域（図示せず）と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（図示せず）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成される。
【００２５】
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
【００２６】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素領域３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給する。
【００２７】
カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０とのあいだに設けられている。
【００２８】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００２９】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し信号処理を行い出力する。
【００３０】
［１−２  画素２の概略平面構成］
図２は、固体撮像装置１の画素２の概略平面構成を示している。図２に示すように、画素２は、赤色（Red）、緑色（GRN）、青色（Blue）のそれぞれの波長の光を光電変換する第１ないし第３光電変換部が３層に積層された光電変換領域１５と、各光電変換部に対応する電荷読み出し部とから構成されている。本実施の形態においては、電荷読み出し部は、第１ないし第３光電変換部に対応した第１ないし第３画素トランジスタＴｒＡ，ＴｒＢ，ＴｒＣで構成されている。本実施の形態の固体撮像装置１では、画素２において縦方向の分光がなされる。
【００３１】
第１ないし第３画素トランジスタＴｒＡ，ＴｒＢ，ＴｒＣは、光電変換領域１５の周辺に形成されており、それぞれ４つのＭＯＳ型トランジスタで構成されている。第１画素トランジスタＴｒＡは、後述する第１光電変換部で生成、蓄積された信号電荷を画素信号として出力するもので、第１転送トランジスタＴｒ１、リセットトランジスタＴｒ４、増幅トランジスタＴｒ５、及び、選択トランジスタＴｒ６で構成されている。第２画素トランジスタＴｒＢは、後述する第２光電変換部で生成、蓄積された信号電荷を画素信号として出力するもので、第２転送トランジスタＴｒ２、リセットトランジスタＴｒ７、増幅トランジスタＴｒ８、及び、選択トランジスタＴｒ９で構成されている。第３画素トランジスタＴｒＣは、後述する第３光電変換部で生成、蓄積された信号電荷を画素信号として出力するもので、第３転送トランジスタＴｒ３、リセットトランジスタＴｒ１０、増幅トランジスタＴｒ１１、及び、選択トランジスタＴｒ１２で構成されている。
【００３２】
リセットトランジスタＴｒ４，Ｔｒ７，Ｔｒ１０は、ソース・ドレイン領域４３，４４とゲート電極４０とで構成されている。増幅トランジスタＴｒ５，Ｔｒ８，Ｔｒ１１は、ソース・ドレイン領域４４，４５、ゲート電極４１とで構成されている。選択トランジスタＴｒ６，Ｔｒ９，Ｔｒ１２は、ソース・ドレイン領域４５，４６と、ゲート電極４２とで構成されている。そしてこれらの画素トランジスタＴｒＡ，ＴｒＢ，ＴｒＣにおいては、フローティングディフュージョン部ＦＤ１，ＦＤ２，ＦＤ３が対応するリセットトランジスタＴｒ４，Ｔｒ７，Ｔｒ１０の一方のソース・ドレイン領域４３に接続されている。さらに、フローティングディフュージョン部ＦＤ１，ＦＤ２，ＦＤ３は、対応する増幅トランジスタＴｒ５，Ｔｒ８，Ｔｒ１１のゲート電極４１に接続されている。また、リセットトランジスタＴｒ４，Ｔｒ７，Ｔｒ１０と増幅トランジスタＴｒ５，Ｔｒ８，Ｔｒ１１とで共通のソース・ドレイン領域４４には、電源電圧配線Ｖｄｄが接続されている。また、選択トランジスタＴｒ６，Ｔｒ９，Ｔｒ１２の一方のソース・ドレイン領域４６には、選択信号配線ＶＳＬが接続されている。
【００３３】
［１−３  画素２の概略断面構成］
図３は、固体撮像装置１の画素２の概略断面構成を示している。図３では、第１ないし第３画素トランジスタＴｒＡ，ＴｒＢ，ＴｒＣのうち第１ないし第３転送トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のみ図示し、他の画素トランジスタの図示を省略する。
【００３４】
本実施の形態の固体撮像装置１は、半導体基板１７の表面側である画素トランジスタが形成された側とは反対側の裏面側から光が入射される裏面照射型の固体撮像装置である。図３では、上側が裏面側の受光面側（光入射面側）であり、下側が表面側であり、画素トランジスタや、ロジック回路等の周辺回路などが形成された回路形成面である。
【００３５】
光電変換領域１５は、半導体基板１７に形成される第１及び第２フォトダイオードＰＤ１及びＰＤ２からなる第１及び第２光電変換部と、半導体基板１７の裏面側に形成された有機光電変換膜３６ａからなる第３光電変換部とが光の入射方向に積層された構成とされる。
【００３６】
第１及び第２フォトダイオードＰＤ１及びＰＤ２は、シリコンからなる半導体基板１７の、第１導電型（本実施の形態ではｐ型とする）の半導体領域からなるウェル領域１６に形成されている。第１フォトダイオードＰＤ１は、半導体基板１７の受光面側に形成された第２導電型（本実施の形態ではｎ型とする）不純物によるｎ型半導体領域１９と、その一部が半導体基板の表面側に達するように延長して形成された延長部１９ａを有する。延長部１９ａは、３層の光電変換部が積層された部分で構成される光電変換領域１５の周辺に形成されるもので、その延長部１９ａの表面（半導体基板の表面）には、ホール蓄積層となる高濃度のｐ型半導体領域２０が形成されている。また、この延長部１９ａは、第１フォトダイオードのｎ型半導体領域１９に蓄積された信号電荷を半導体基板１７の表面側に抜き出すための抜き出し層として形成されるものである。
【００３７】
第２フォトダイオードＰＤ２は、半導体基板１７の表面側に形成されたｎ型半導体領域２１と、その表面側の半導体基板１７界面に形成されたホール蓄積層となる高濃度のｐ型半導体領域２２とで構成されている。第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２において、半導体基板１７の界面にｐ型半導体領域２０及び２２が形成されることにより、半導体基板１７界面で発生する暗電流の抑制が図られる。
【００３８】
受光面から一番離れた領域に形成された第２フォトダイオードＰＤ２は、赤色の波長の光を光電変換する光電変換部とされる。また、受光面側に形成された第１フォトダイオードＰＤ１は、青色の波長の光を光電変換する光電変換部とされる。
【００３９】
図３の画素２において、緑色の波長の光を光電変換する光電変換部は、裏面側の半導体基板１７上の有機光電変換膜３６ａにより構成されている。有機光電変換膜３６ａには、例えば、ローダーミン系色素、メラシアニン系色素、キナクリドン等を含む有機光電変換材料が用いられる。
【００４０】
有機光電変換膜３６ａの上面はパッシベーション膜（窒化膜）３６ｂで覆われ、有機光電変換膜３６ａとパッシベーション膜３６ｂが、上部電極３４ａ及び下部電極３４ｂで挟まれた構成とされている。
【００４１】
上部電極３４ａの上側には平坦化膜５１が形成され、平坦化膜５１の上にオンチップレンズ５２が設けられる。一方、下部電極３４ｂと同一平面で、下部電極３４ｂが形成されていない領域には、下部電極３４ｂのエッジの段差を緩和するための絶縁膜３５が設けられる。上部電極３４ａ及び下部電極３４ｂは、光透過性の材料で構成され、例えば、インジウム錫（ＩＴＯ）膜、酸化インジウム亜鉛膜等の透明導電膜で構成される。
【００４２】
本実施の形態では、有機光電変換膜３６ａの材料を緑色の光を光電変換する材料で構成したが、青色あるいは赤色の波長の光を光電変換する材料で構成し、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２をその他の波長に対応させて構成してもよい。
【００４３】
例えば、有機光電変換膜３６ａで青色の光を吸収させる場合には、半導体基板１７の受光面側に形成される第１フォトダイオードＰＤ１を、緑色の光を光電変換する光電変換部として設定し、第２フォトダイオードＰＤ２を、赤色の光を光電変換する光電変換部として設定することができる。
【００４４】
また、有機光電変換膜３６ａで赤色の光を吸収させる場合には、半導体基板１７の受光面側に形成される第１フォトダイオードＰＤ１を、青色の光を光電変換する光電変換部として設定し、第２フォトダイオードＰＤ２を、緑色の光を光電変換する光電変換部として設定することができる。
【００４５】
青色の光を光電変換する有機光電変換膜としては、クマリン酸色素、トリス−８−ヒドリキシキノリＡｌ（Ａｌｑ３）、メラシアニン系色素等を含む有機光電変換材料を用いることができる。また、赤色の光を光電変換する有機光電変換膜としては、フタロシアニン系色素を含む有機光電変換材料を用いることができる。
【００４６】
なお、本実施の形態のように、半導体基板１７内で光電変換する光を、青色及び赤色とし、有機光電変換膜３６ａで光電変換する光を緑色と設定することが望ましい。第１及び第２フォトダイオードＰＤ１，ＰＤ２間における分光特性を向上させることができるからである。
【００４７】
上述の有機光電変換膜３６ａの半導体基板１７側に形成される下部電極３４ｂは、絶縁膜３３を貫通するコンタクトプラグ３２ａを介して、遮光膜と配線を兼ねる導電膜３２と接続されている。導電膜３２には、例えばＡｌ、Ｔｉ、Ｗ等を用いることができる。そして、導電膜３２は、反射防止層３０を貫通するコンタクトプラグ３１を介して、半導体基板１７裏面側から表面側にかけて形成された縦型転送路６０の接続部２３に接続されている。
【００４８】
縦型転送路６０は、半導体基板１７の裏面側から表面側にかけて縦方向に形成された接続部２３、電位障壁層２４、電荷蓄積層２５、及びｐ型半導体領域２６の積層構造により構成されている。
【００４９】
接続部２３は、コンタクトプラグ３１とのオーミックコンタクトのために、高不純物濃度のｎ型不純物領域により構成されている。電位障壁層２４は、低濃度のｐ型不純物領域からなり、接続部２３と電荷蓄積層２５間においてポテンシャルバリアを構成する。電荷蓄積層２５は、有機光電変換膜３６ａから転送された信号電荷を蓄積する層であり、接続部２３よりも低濃度のｎ型不純物領域で構成される。半導体基板１７の最表面に形成されたｐ型半導体領域２６は、高濃度のｐ型不純物領域で構成され、これにより半導体基板１７界面における暗電流の発生が抑制される。
【００５０】
図４を参照して、縦型転送路６０について説明する。
【００５１】
図４Ａは、縦型転送路６０の拡大図を示し、図４Ｂは、図４Ａにおけるｘ−ｘ’線上に沿う断面構成図を示している。
【００５２】
本実施の形態における縦型転送路６０では、図４Ｂに示すようなポテンシャル勾配が形成される。このため、有機光電変換膜３６ａからコンタクトプラグ３１等を介して接続部２３に転送されてきた信号電荷ｅは、電位障壁層２４で形成されるオーバーフローバリア（ＯＦＢ）を超えて電荷蓄積層２５に蓄積されていく。電荷蓄積層２５に蓄積された信号電荷ｅが、半導体基板１７の回路形成面となる表面側に読み出されることとなる。
【００５３】
そして、半導体基板１７の回路形成面となる表面側には、図２で示したように、第１フォトダイオードＰＤ１、第２フォトダイオードＰＤ２及び有機光電変換膜３６ａに対応する第１ないし第３画素トランジスタＴｒＡ，ＴｒＢ，ＴｒＣが構成されている。
【００５４】
図３に戻り、第１転送トランジスタＴｒ１は、第１フォトダイオードＰＤ１の延長部１９ａに隣接する半導体基板１７の表面側に形成されたフローティングディフュージョン部ＦＤ１と、半導体基板１７上にゲート絶縁膜を介して形成された転送ゲート電極３７とで構成される。第２転送トランジスタＴｒ２は、第２フォトダイオードＰＤ２に隣接する半導体基板１７の表面側に形成されたフローティングディフュージョン部ＦＤ２と、半導体基板１７上にゲート絶縁膜を介して形成された転送ゲート電極３８とで構成される。第３転送トランジスタＴｒ３は、縦型転送路６０に隣接する半導体基板１７の表面側に形成されたフローティングディフュージョン部ＦＤ３と、半導体基板１７上にゲート絶縁膜を介して形成された転送ゲート電極３９とで構成される。
【００５５】
フローティングディフュージョン部ＦＤ１、ＦＤ２、及びＦＤ３は、いずれもｎ型の高濃度不純物領域で構成され、転送ゲート電極３７ないし３９は、例えばポリシリコンで構成される。
【００５６】
半導体基板１７の表面側には、層間絶縁膜２９を介して複数層（本実施の形態では３層）に積層された配線２８を有する多層配線層２７が形成されている。また、多層配線層２７の表面には、製造段階において形成される支持基板６１が形成されている。
【００５７】
以上のように、本実施の形態の固体撮像装置１では、画素２において縦方向に分光がなされるので、カラーフィルタは構成されていない。
【００５８】
［１−４  従来の問題］
図３および図４を参照して説明した画素２の構造において、接続部２３は、コンタクトプラグ３１とオーミックコンタクトを取る必要があるため、高濃度のｎ型不純物領域とする必要がある。具体的には、１×１０１９ないし１×１０２０／ｃｍ３の濃度にする必要がある。
【００５９】
図５を参照して、従来の接続部２３の形成方法について説明する。
【００６０】
まず、図５Ａに示されるようなＳＯＩ基板７０が用意される。ＳＯＩ基板７０は、シリコンからなる支持基板７１上に、ＢＯＸ層７２（埋め込み酸化膜）、及び、シリコンからなる半導体層７３が順に積層されて構成される。ＳＯＩ基板７０の半導体層７３が、図３の半導体基板１７に対応する。半導体層７３は、例えば、ｎ型の半導体層とされ、その厚みは、例えば、３μｍに形成されている。
【００６１】
そして、図５Ｂに示されるように、ＳＯＩ基板７０の半導体層７３のＢＯＸ層７２界面近傍の深い領域に、ｎ型の不純物を高濃度にイオン注入することで、接続部２３が形成される。
【００６２】
その後、図５Ｃに示されるように、電位障壁層２４、電荷蓄積層２５、ｐ型半導体領域２６が、順にイオン注入により形成され、支持基板７１およびＢＯＸ層７２が除去された後、上下に反転された状態が、図３および図４の縦型転送路６０に相当する。
【００６３】
従来の製造方法では、上述したように、半導体層７３のＢＯＸ層７２界面近傍の深い領域に、ｎ型の不純物を高濃度にイオン注入する必要があるが、半導体層７３の深い領域に、不純物濃度分布が急峻になるように接続部２３を形成するのは困難であった。
【００６４】
［１−５  第１の製造方法］
そこで、例えば、本実施の形態では、以下の第１ないし第４の製造方法により、高濃度の不純物領域である接続部２３が形成される。
【００６５】
以下に後述する第１ないし第４の製造方法では、最初に、図６Aに示されるように、図５Ａの３μｍより薄膜の半導体層８１ａを有するＳＯＩ基板８０が用意される。ＳＯＩ基板８０は、支持基板７１上に、ＢＯＸ層７２と半導体層８１ａが順に積層されて構成されている。なお、半導体層８１ａの厚みは、１０ないし５００nmの範囲内で適宜決定することができる。
【００６６】
そして、所定の工程後、図６Ｂに示されるように、エピタキシャル成長により半導体層８１ｂが積み増しされる。図６Ｂの半導体層８１ａと８１ｂとからなる半導体層８１が、図５の半導体層７３に相当する。本実施の形態では、最初に形成されるときの半導体層８１ａと８１ｂの導電型は、例えば、第２導電型（ｎ型）であるとする。
【００６７】
図７を参照して、接続部２３の第１の製造方法について説明する。
【００６８】
第１の製造方法では、薄膜の半導体層８１ａ上の接続部２３となる領域が開口するようにレジスト８１が形成される。そして、高ドーズ量（Dose量）で照射エネルギーを高くして、イオンの注入深さRp（Projection Range）を、ＢＯＸ層７２界面近傍に設定し、ｎ型不純物を高濃度にイオン注入することで、接続部２３が形成される。イオンの注入深さRpは、不純物濃度分布（プロファイル）のピークとなる位置に対応する。第１の製造方法において、薄膜の半導体層８１ａの厚みは、例えば、２００ないし３００nmとし、イオンの注入深さRpは、例えば、ＢＯＸ層７２界面から１００nm以内の範囲とすることができる。
【００６９】
しかし、このような第１の製造方法によれば、高エネルギーのイオンにより接続部２３の結晶性を破壊し、回復するのが難しい。また、高エネルギーのイオンがレジスト８２にも照射されることにより、レジスト８２が硬化し、剥離するのが難しくなる。
【００７０】
［１−６  第２の製造方法］
そこで、図８Ａに示す第２の製造方法のように、ドーズ量を増加させて、イオンの注入深さRpを、浅く、即ち、薄膜の半導体層８１ａの表面側に設定して、ｎ型不純物を高濃度にイオン注入することで、接続部２３を形成する方法もある。
【００７１】
しかし、この場合には、半導体層８１ｂを形成するための高温のエピタキシャル成長により、半導体層８１ａの表面の不純物濃度が上がる。そのため、図８Ｂに示されるように、エピタキシャル成長により形成された活性層である半導体層８１ｂに、オートドープにより活性層が低抵抗化したオードドープ領域８３が発生する。この結果、フォトダイオードのポテンシャル設計が難しくなる。さらに、エピタキシャル成長により形成された活性層である半導体層８１ｂの、接続部２３の上方部分に局所的な凹み８４が発生し、STI(Shallow Trench Isolation)形成時のSiN残が発生してコンタクト形成時の問題になりやすい。
【００７２】
一方、オートドープを抑制できる程度の低温のエピタキシャル成長により、半導体層８１ｂを形成した場合には、図８Cに示されるように、半導体層８１ｂ自体に結晶欠陥が生じやすい。
【００７３】
また、オートドープを抑制できる程度に、ドーズ量を少なくした場合には、コンタクト抵抗が増大する。
【００７４】
従って、第１及び第２の製造方法は、従来の製造方法よりも、不純物濃度分布が急峻になるように接続部２３を形成することはできるが、最良の方法とは言えない。
【００７５】
［１−７  第３の製造方法］
次に、図９および図１０を参照して、接続部２３の第３の製造方法について説明する。
【００７６】
最初に、図９Ａに示されるように、半導体層８１ａ、ＢＯＸ層７２、及び支持基板７１からなるＳＯＩ基板８０上に、ハードマスクの酸化膜９１が成膜される。酸化膜９１は、例えば、熱酸化膜やLP-TEOSとすることができる。なお、第３の製造方法において、薄膜の半導体層８１ａの厚みは、例えば、２００ないし３００nmとすることができる。
【００７７】
次に、図９Bに示されるように、酸化膜９１上にレジスト９２が塗布された後、半導体層８１ａの接続部２３となる領域が、フォトリソグラフィ及びドライエッチングにより開口される。
【００７８】
トレンチ（開口部）のエッチングには、例えば、枚葉のドライエッチング装置において、圧力を50ないし150mTorr、RFパワーを500ないし900W、エッチングガスとして、HBｒ、SF6、O2のそれぞれを100ないし300sccm、10ないし30sccm、0ないし10sccmとする条件で処理を行うことができる。ドライエッチングの後、ドライエッチングによるシリコンのダメージ除去、つまりシリコン結晶欠陥や不純物を除去する後処理が行われる。この後処理としては、例えば、ダメージレスエッチングのCDE（Chemical Dry Etching）や、アンモニアと過酸化水素水からなるHot SC1犠牲酸化処理とDHF（希フッ酸）処理を追加することが望ましい。
【００７９】
次に、酸化膜９１上のレジスト９２が剥離された後、図９Ｃに示されるように、開口された半導体層８１ａの接続部２３となる領域に、ｎ型の不純物が高濃度にイオン注入され、接続部２３が形成される。有機光電変換膜３６ａからの信号電荷を取り出すためのコンタクトプラグ３１とオーミックコンタクトをとる必要があるため、接続部２３の不純物濃度は、１×１０１９ないし１×１０２０／ｃｍ３程度の濃度とされる。注入されるｎ型の不純物は、例えば、リン（P）やヒ素（As）とすることができる。
【００８０】
次に、図１０Ａに示されるように、酸化膜９１除去後、イオン注入により形成した接続部２３の上のエッチングされた領域のみを選択した選択的低温エピタキシャル成長により、半導体層８１ａ’（シリコン）が形成される。即ち、エッチングされた領域が、選択的低温エピタキシャル成長により、元の半導体層８１ａの厚みに埋め戻される。ここでの低温エピタキシャル成長の条件としては、例えば、温度を600℃ないし950℃、圧力を10Torrないし760Torr、ジクロロシラン（DCS）の流量を10ないし100sccm、塩化水素（HCl）の流量を10ないし300sccm、水素（H2）の流量を10ないし50slmとすることができる。半導体層８１ａ’は、低温のエピタキシャル成長により形成されるため、接続部２３の不純物がドープすることはない。「低温」の条件としては、上述のように950℃以下であることとするが900℃以下が望ましい。また、上記のジクロロシラン（DCS）の代わりに、ＳｉＨ４，ＳｉＨ３Ｃｌ，ＳｉＨ２Ｃｌ２，ＳｉＨＣｌ３，ＳｉＣｌ４などでもよい。なお、２００nmの膜厚の半導体層８１ａ’を、低温のエピタキシャル成長により形成するのに必要な時間は、２０分程度である。
【００８１】
次に、図１０Ｂに示されるように、半導体層８１ａの、水平方向の位置が接続部２３と異なる領域に、リンまたはヒ素などのｎ型の不純物がイオン注入され、ｎ型半導体領域１９が形成される。このｎ型半導体領域１９が、上述した第１フォトダイオードＰＤ１を構成する。
【００８２】
なお、図１０Ｃに示されるように、第１フォトダイオードＰＤ１となるｎ型半導体領域１９とＢＯＸ層７２との間の半導体層８１ａの領域に、ｐ型の不純物を高濃度にイオン注入することで、ピニング層１０１を形成するようにしてもよい。半導体層８１ａにピニング層１０１を設けない場合には、支持基板７１及びＢＯＸ層７２が除去された後に成膜される反射防止層３０として負の固定電荷を有する膜を用いて、ピニング膜とすることができる。負の固定電荷を持つピニング膜は、例えば、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）などである。ピニング層１０１またはピニング膜により、半導体基板１７裏面側の界面にホールの蓄積状態が強化され、暗電流の発生を抑制することができる。
【００８３】
そして、最後に、図１０Ｄに示されるように、高温のエピタキシャル成長により、ｎ型の半導体層８１ｂが形成される。高温のエピタキシャル成長によるｎ型の半導体層８１ｂと、ＳＯＩ基板８０の半導体層８１ａとを合わせた厚みが、従来の半導体層７３と同様の厚み（３μｍ）になるまで、半導体層８１ｂがエピタキシャル成長される。高温のエピタキシャル成長によりｎ型の半導体層８１ｂを形成しても、低温のエピタキシャル成長により形成された半導体層８１ａ’で接続部２３は覆われているため、高濃度不純物領域である接続部２３の不純物がドープすることはない。
【００８４】
以上説明した第３の製造方法によれば、例えば、２００ないし３００nm程度の厚みの半導体層８１ａをドライエッチングによりさらに薄膜化した上で、イオン注入により接続部２３となる高濃度の不純物領域が形成される。そして、形成された高濃度の不純物領域である接続部２３の上部が選択的低温エピタキシャル成長により、半導体層８１ａ’（シリコン）が積み増しされた後、高温エピタキシャル成長により、さらに、半導体層８１ｂが積み増しされる。
【００８５】
［１−８  第４の製造方法］
次に、図１１を参照して、接続部２３の第４の製造方法について説明する。
【００８６】
第４の製造方法では、図１１Ａに示されるように、ＢＯＸ層７２上に形成されるｎ型の半導体層１１１の厚みが、上述したＳＯＩ基板８０よりも、さらに薄膜であるＳＯＩ基板１１２が用いられる。ｎ型の半導体層１１１の厚みは、例えば、１００nm程度である。
【００８７】
そして、図１１Ｂに示されるように、半導体層１１１の所定の領域に、ｐ型の不純物が高濃度にイオン注入され、接続部２３が形成される。有機光電変換膜３６ａからの信号電荷を取り出すためのコンタクトプラグ３１とオーミックコンタクトをとる必要があるため、接続部２３の不純物濃度は、１×１０１９ないし１×１０２０／ｃｍ３程度の濃度とされる。注入されるｐ型の不純物は、例えば、リン（P）やヒ素（As）である。
【００８８】
次に、図１１Ｃに示されるように、高温のエピタキシャル成長により、第１フォトダイオードＰＤ１となるｎ型半導体領域１９の形成が可能となる厚みまで、具体的には、図６Ａで説明した２００ないし３００nmの厚みとなるまで、ｎ型の半導体層１２１が形成される。換言すれば、高温のエピタキシャル成長により積み増しされた半導体層１２１と、半導体層１１１とからなる半導体層によって、図６Ａの半導体層８１ａが形成される。
【００８９】
その後の工程は、上述した第３の製造方法と同様である。即ち、図１１Ｄに示されるように、ｎ型の不純物が高濃度にイオン注入され、第１フォトダイオードＰＤ１のためのｎ型半導体領域１９が形成される。そして、図１１Ｅに示されるように、ｐ型のイオン注入により、ピニング層１０１が必要に応じて形成され、図１１Ｆに示されるように、高温のエピタキシャル成長により、ｎ型の半導体層８１ｂが形成される。
【００９０】
以上説明した第４の製造方法によれば、例えば、１００nm程度の厚みの半導体層１１１に対して、イオン注入により接続部２３としての高濃度の不純物領域が形成される。そして、半導体層１１１全面に対して、高温のエピタキシャル成長により半導体層１２１（シリコン）が積み増しされた後、高温のエピタキシャル成長により、半導体層８１ｂが形成される。
【００９１】
第３及び第４の製造方法のいずれにおいても、高濃度の不純物領域である接続部２３が形成され、ＢＯＸ層７２の界面が接続部２３で覆われる。そして、形成された接続部２３が、エピタキシャル成長により積み増した半導体層８１ａ’または１２１で覆われる。さらに、接続部２３が半導体層８１ａ’または１２１で覆われた状態から、高温のエピタキシャル成長によりさらに半導体層８１ｂが形成される。従って、オートドープを抑制することができる。
【００９２】
また、薄く形成された半導体層８１ａに対して、コンタクトプラグ３１とオーミックコンタクトをとる必要がある接続部２３や、第１フォトダイオードＰＤ１となるｎ型半導体領域１９を形成するためのイオン注入を行うことができるので、ＢＯＸ層７２の界面近傍に不純物濃度分布（プロファイル）のピークRpが存在する高濃度不純物領域の形成が可能となる。即ち、従来の３μｍ程度の厚みの半導体層７３でいうところの深い領域に、不純物濃度分布（プロファイル）のピークRpが存在する接続部２３とｎ型半導体領域１９を形成することができる。これにより、オートドープの抑制とコンタクト抵抗の低減を両立させることができる。また、接続部２３以外の結晶性も改善することができ、白点、暗電流特性を改善することができる。
【００９３】
なお、不純物濃度分布（プロファイル）のピークRpが存在するＢＯＸ層７２の界面近傍とは、具体的には、電位障壁層２４より界面側であり、ＢＯＸ層７２の界面から１００nm以内を意味する。
【００９４】
［１−９  半導体基板の裏面側の製造工程］
図１２ないし図１５を参照して、光入射面となる半導体基板１７の裏面側の製造工程について、簡単に説明する。
【００９５】
図１２は、半導体層８１ａと８１ｂとからなる半導体基板１７に、第２フォトダイオードＰＤ２となるｎ型半導体領域２１、縦型転送路６０を構成する電位障壁層２４及び電荷蓄積層２５等を形成し、素子反転して、支持基板７１とＢＯＸ層７２が除去された状態を示している。
【００９６】
なお、図１２ないし図１５において、図３と対応する部分については同一の符号を付してあるので、その説明は省略する。また、図１２ないし図１４は概略の構成であるので、図３では図示されているが、図１２ないし図１５では図示されていないものもある。
【００９７】
一方、図１２の接続部１４１とコンタクトプラグ１４２は、図３では図示されていないので簡単に説明する。接続部１４１は、最終的に、上部電極３４ａ（図３）と接続される。上部電極３４ａは、ホールを引き抜くので、接続部１４１は、高濃度のｐ型の不純物領域で構成される。また、コンタクトプラグ１４２は、半導体基板１７を貫通し、上部電極３４ａに所定の電位を与えるための表面側の回路と接続されている。コンタクトプラグ１４２は、ｐ型の不純物領域で構成することができる。
【００９８】
図１２の状態の後、図１３に示されるように、半導体基板１７の裏面側に反射防止層３０が形成され、接続部２３および接続部１４１の上部にコンタクトホールが形成される。そして、形成されたコンタクトホールに導電膜を埋め込むことで、コンタクトプラグ３１が形成されるとともに、反射防止層３０の上面にも同一の導電膜が積層される。
【００９９】
反射防止層３０の上面に積層された導電膜は、図１４に示されるように、遮光したい領域だけを残すように加工され、遮光膜３２となる。従って、遮光膜３２は、配線を兼用したものとなり、コンタクトプラグ３１の材料をそのまま遮光膜３２として残すことで、工程を増やすことなく、コンタクトプラグ３１と遮光膜３２を形成することができる。コンタクトプラグ３１及び遮光膜３２となる導電膜には、バリアメタル膜としてチタン（Ｔｉ）と窒化チタン（ＴｉＮ）の積層膜、コンタクトホールに埋め込む金属材料としては、タングステン（Ｗ）を用いることが好ましい。
【０１００】
次に、図１５に示されるように、遮光膜３２上に絶縁膜３３が形成され、ＣＭＰ（chemical mechanical polishing：化学的機械研磨）を用いて、絶縁膜３３が平坦化される。
【０１０１】
そして、平坦化された絶縁膜３３のうち、遮光膜３２かつコンタクトプラグ３１の上部が開口され、そこにコンタクトプラグ３２ａが形成された後、下部電極３４ｂと、そのエッジの段差を緩和するための絶縁膜３５が形成される。この絶縁膜３５は、全面に成膜した後に、テーパ形状を持ち、下部電極３４ｂの表面を露出するようなエッチングを行うことで形成される。
【０１０２】
次に、緑色の光を光電変換する有機光電変換膜３６ａ、パッシベーション膜３６ｂ、及び上部電極３４ａが積層される。このとき、有機光電変換膜３６ａとパッシベーション膜３６ｂは、下部電極３４ｂおよび絶縁膜３５の上部の全面に形成されるが、上部電極３４ａは、図１５で有機光電変換膜３６ａとパッシベーション膜３６ｂが形成されている一部の領域のみ形成される。そして、一部の領域のみに形成された上部電極３４ａをハードマスクとして、有機光電変換膜３６ａとパッシベーション膜３６ｂが、図１５で示される領域のみにエッチングされる。その後、上部電極３４ａの残りの領域、即ち、図１５右端の接続部１４１に接続する下部電極３４ｂとその両側の絶縁膜３５の上面の上部電極３４ａが、形成される。また、黒基準画素領域の画素については、さらに、遮光膜１５１も形成される。
【０１０３】
［１−１０  駆動方法］
次に、固体撮像装置１の駆動方法について説明する。駆動方法については、図２及び図３を用いて説明する。
【０１０４】
有機光電変換膜３６ａの受光面側に形成された上部電極３４ａには、固定の負電圧ＶＬが印加され、コンタクトプラグ３１に接続されている下部電極３４ｂに電荷蓄積時において、電圧ＶＬよりも高い電圧ＶＨが印加されている。電圧ＶＨはオーバーフローバリアの電位によって決定される。
【０１０５】
電荷蓄積時において、１つの画素２に光が入射すると、緑の波長の光は、緑の波長光に吸収特性を有する有機光電変換膜３６ａにおいて光電変換され、有機光電変換膜３６ａにおいて電子・ホール対が形成される。この光電変換により生成された電子・ホール対のうち、信号電荷となる電子が、高い電圧ＶＨが印加されている下部電極３４ｂに引かれ、コンタクトプラグ３１を通って接続部２３に転送される。そして、接続部２３の飽和電荷量を超えた信号電荷は、電位障壁層２４を超えて、電荷蓄積層２５にオーバーフローされ、電荷蓄積層２５において蓄積される。このとき、ホールは負電圧ＶＬが印加された上部電極３４ａに引かれ、図示しない所要の配線を通じて排出される。また、本実施形態例においては、下部電極３４ｂには高い電圧ＶＨが印加されているので、半導体基板１７の裏面側界面に暗電流が発生するバイアス電圧の極性に相当する。しかしながら、反射防止層３０において酸化ハフニウムなどを用いることにより半導体基板１７裏面にホールが励起された状態とされる。このため、下部電極３４ｂに印加する電圧ＶＨに起因して半導体基板１７界面に発生する暗電流を抑制することができる。
【０１０６】
また、青色の波長の光は、受光面に近い半導体基板１７内に形成された第１フォトダイオードＰＤ１に吸収され光電変換される。これにより、青色の光に対応する信号電荷が第１フォトダイオードＰＤ１のｎ型半導体領域１９に蓄積される。赤色の波長の光は、受光面から深さ方向に深い半導体基板１７内に形成された第２フォトダイオードＰＤ２に吸収され光電変換される。これにより、赤色の光に対応する信号電荷が第２フォトダイオードＰＤ２のｎ型半導体領域２１に蓄積される。
【０１０７】
そして、電荷蓄積が終了した後、第１ないし第３転送トランジスタＴｒ１，Ｔｒ２，Ｔｒ３の転送ゲート電極３７，３８，３９に所望の転送パルスが印加されることにより、電荷の読み出しが開始される。第１転送トランジスタＴｒ１では、第１フォトダイオードＰＤ１のｎ型半導体領域１９に蓄積された青色の光に対応する信号電荷が延長部１９ａを通ってフローティングディフュージョン部ＦＤ１に読み出される。また、第２転送トランジスタＴｒ２では、第２フォトダイオードＰＤ２のｎ型半導体領域２１に蓄積された赤色の光に対応する信号電荷がフローティングディフュージョン部ＦＤ２に読み出される。また、第３転送トランジスタＴｒ３では、縦型転送路６０の電荷蓄積層２５に蓄積された緑色の光に対応する信号電荷がフローティングディフュージョン部ＦＤ３に読み出される。
【０１０８】
そして、それぞれの信号電荷がそれぞれのフローティングディフュージョン部ＦＤ１，ＦＤ２，ＦＤ３に読み出されることによる電位変化が増幅トランジスタＴｒ５，Ｔｒ８，Ｔｒ１１によって増幅され、画素信号とされて図示しない垂直信号配線に読み出される。垂直信号配線に読み出されるタイミングは、選択トランジスタＴｒ６，Ｔｒ９，Ｔｒ１２によって決定される。
【０１０９】
信号電荷の読み出し、転送後は、リセットトランジスタＴｒ４，Ｔｒ７，Ｔｒ１０によって、フローティングディフュージョン部ＦＤ１，ＦＤ２，ＦＤ３に読み出された信号電荷がリセットされる。
【０１１０】
本実施の形態によれば、有機光電変換膜３６ａで生成された信号電荷を半導体基板１７に形成した縦型転送路６０において、接続部２３から電荷蓄積層２５内に縦方向にオーバーフローさせて転送し、電荷蓄積層２５内に蓄積することができる。このような縦方向のオーバーフロー構造を有する縦型転送路６０の形成は、上述したように、イオン注入のエネルギーによって精密に制御できるため、横方向のオーバーフロー構造よりも製造し易く、プロセスの制御性を向上させることができる。また、縦型転送路６０は、半導体基板１７の裏面側から表面側にかけて縦方向に形成されるため、画素サイズの増大を伴うことがなく、有機光電変換膜３６ａで生成された信号電荷を半導体基板１７の裏面側から表面側に読み出すことができる。
【０１１１】
また、電荷蓄積層２５は転送ゲート電極３９に近接して形成できることから、電荷蓄積層２５からフローティングディフュージョン部ＦＤ３への転送にも有利な構成である。さらに、裏面照射型の固体撮像装置であるため、受光面となる半導体基板１７の裏面側には多層配線層２７が形成されないので、有機光電変換膜３６ａと半導体基板１７に形成された第１及び第２フォトダイオードＰＤ１，ＰＤ２とを近い距離に形成できる。これにより、有機光電変換膜３６ａと第１及び第２フォトダイオードＰＤ１，ＰＤ２の距離が遠い場合に発生するＦ値による色毎の感度変動の影響も低減することができる。
【０１１２】
本実施の形態では、図２に示すような画素２の構成としたが、各画素トランジスタを複数の画素で共有する例としてもよい。
【０１１３】
＜２．第２の実施の形態＞
［３色用の光電変換部を半導体層に形成する例］
上述した第１の実施の形態では、裏面照射型で半導体基板１７上に１色用の光電変換層（有機光電変換膜３６ａ）と、半導体基板１７内に２色用の光電変換層（第１及び第２フォトダイオードＰＤ１，ＰＤ２）とからなる構造が採用された。
【０１１４】
しかしながら、上述した第１ないし第４の製造方法のように、エピタキシャル成長により半導体層を積み増す方法によれば、図１６に示されるような３色用（３層）の光電変換層２０１ないし２０３を半導体基板１７内に形成することも可能である。
【０１１５】
図１７は、半導体基板１７内に３層の光電変換層を形成する第１の製造方法を示している。
【０１１６】
青色の光電変換層２０１を形成するまでの工程、即ち、ＳＯＩ基板８０の半導体層８１ａに、ｎ型の不純物領域として青色の光電変換層２０１を形成するまでの工程は、上述した第３および第４の製造方法と同様であるので、その説明は省略する。
【０１１７】
そして、ｎ型の高濃度不純物領域として青色の光電変換層２０１が形成された半導体層８１ａに対して、図１７Ａに示されるように、ホウ素（Ｂ）などのｐ型の不純物のイオン注入が行われ、ｐ型の高濃度不純物領域２１１が形成される。このｐ型の高濃度不純物領域２１１は、その上部に形成される緑色の光電変換層２０２と電気的に絶縁させ、混色を防止するためのものである。
【０１１８】
次に、図１７Ｂに示されるように、エピタキシャル成長によりｎ型の半導体層２１２が積み増しされて形成され、そこに、ｐ型の不純物がイオン注入されることで、半導体層２１２が、低濃度のｐ型の不純物領域とされる。
【０１１９】
次に、図１７Ｃに示されるように、ｎ型の不純物が高濃度にイオン注入されることにより、緑色の光電変換層２０２が形成される。
【０１２０】
そして、図１７Ｄに示されるように、図１７Ａと同様に、緑色の光電変換層２０２と、その上部に形成される赤色の光電変換層２０３とを電気的に絶縁させるｐ型の高濃度不純物領域２１３がイオン注入により形成される。
【０１２１】
さらに、図１７Ｅに示されるように、エピタキシャル成長によりｎ型の半導体層２１４が積み増しされて形成され、そこに、ｐ型の不純物がイオン注入されることで、半導体層２１４が、低濃度のｐ型の不純物領域とされる。
【０１２２】
そして、図１７Ｆに示されるように、ｎ型の不純物が高濃度にイオン注入されることにより、赤色の光電変換層２０３が形成される。
【０１２３】
図１８は、半導体基板１７内に３層の光電変換層を形成する第２の製造方法を示している。
【０１２４】
図１８Ａに示される青色の光電変換層２０１を形成するまでの工程は、図１７Ａを参照して説明した方法と同様である。
【０１２５】
次に、図１８Ｂに示されるように、エピタキシャル成長により、緑色と赤色の光電変換層２０２および２０３を形成可能な程度の厚みとなるまで、ｎ型の半導体層２２１が積み増しされて形成され、そこに、ｐ型の不純物がイオン注入されることで、半導体層２２１が低濃度のｐ型の不純物領域とされる。
【０１２６】
以下、図１７Ｃないし図１７Ｆを参照して説明した方法と同様の方法で、順次、緑色の光電変換層２０２、ｐ型の高濃度不純物領域２１３、赤色の光電変換層２０３が形成され、図１８Ｃに示されるように、３色の光電変換層２０１、２０２、および２０３が形成される。
【０１２７】
以上のように、エピタキシャル成長により半導体層を積み増す方法によって、３層の光電変換層を半導体基板１７内に形成することも可能である。エピタキシャル成長により半導体層を積み増し、複数の光電変換層を半導体基板１７内に形成する方法は、上述した裏面照射型の固体撮像装置のほか、表面照射型の固体撮像装置であっても適用可能である。
【０１２８】
上述した実施の形態では、第１に、ＳＯＩ基板８０，１１２の予め形成された半導体層８１ａ，１１１に、高濃度の不純物をイオン注入して、接続部２３およびｎ型半導体領域１９が形成される。そして、第２に、エピタキシャル成長により半導体層８１ｂが積み増しされる。これにより、半導体層の光入射面から浅い領域に、不純物濃度分布のピークRpを有する高濃度不純物領域を形成することができる。
【０１２９】
なお、上述した実施の形態では、半導体基板としてＳＯＩ基板（８０，１１２）を採用した例について説明した。しかし、ＢＯＸ層７２に代わりに、ホウ素（Ｂ）やアンチモン（Ｓｂ）などのドープ層でもよい。また、ドープ層がなくてもよい。
【０１３０】
また、上述した実施の形態では、半導体層の光入射面から浅い領域にある高濃度不純物領域の例として、接続部２３およびｎ型半導体領域１９を説明したが、その他の領域にも適用できることは言うまでもない。例えば、上部電極３４ａと接続される接続部１４１（図１５）や、画素領域３以外の周辺回路のコンタクトの形成にも適用することができる。
【０１３１】
さらに、上述した実施形態では、電子を信号電荷としたもので、第１導電型をｐ型、第２導電型をｎ型としているが、本技術は正孔を信号電荷とする固体撮像装置にも適用することができる。すなわち、第１導電型をｎ型とし、第２導電型をｐ型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
【０１３２】
また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
【０１３３】
さらに、本技術は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０１３４】
また、本技術は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【０１３５】
＜３．第３の実施の形態＞
次に、第３の実施形態に係る電子機器について説明する。
【０１３６】
図１９は、本技術が適用された第３の実施の形態に係る電子機器３００の概略構成図である。
【０１３７】
図１９の電子機器３００は、上述した第１の実施形態における固体撮像装置１を電子機器（カメラ）に用いており、固体撮像装置１と、光学レンズ３１０と、シャッタ装置３１１と、駆動回路３１２と、信号処理回路３１３とを有する。
【０１３８】
光学レンズ３１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。これにより固体撮像装置１内に一定期間当該信号電荷が蓄積される。シャッタ装置３１１は、固体撮像装置１への光照射期間および遮光期間を制御する。駆動回路３１２は、固体撮像装置１の転送動作およびシャッタ装置３１１のシャッタ動作を制御する駆動信号を供給する。駆動回路３１２から供給される駆動信号（タイミング信号）により、固体撮像装置１の信号転送を行う。信号処理回路３１３は、各種の信号処理を行う。信号処理が行われた撮像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
【０１３９】
本実施の形態の電子機器３００では、固体撮像装置１において画素サイズを微細化及び転送効率が向上されるので、画素特性が向上する。固体撮像装置１を適用できる電子機器３００としては、カメラに限られるものではなく、デジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。
【０１４０】
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１４１】
なお、本技術は以下のような構成も取ることができる。
（１）
裏面側が光入射面とされ、表面側が回路形成面とされた半導体基板と、
前記裏面側の前記半導体基板上で生成された信号電荷を前記半導体基板内に転送するコンタクトプラグと接続される接続部であって、前記裏面側の前記半導体基板の界面近傍に不純物濃度分布のピークを有する接続部と、
前記半導体基板内に形成された１以上の第１光電変換部と
を備える固体撮像装置。
（２）
前記光入射面側の前記半導体基板上に積層され、下部電極及び上部電極で挟持された第１色用の第２光電変換部をさらに備え、
前記１以上の第１光電変換部は、前記半導体基板の深さ方向に積層された、第２色用の光電変換部と第３色用の光電変換部とからなり、
前記接続部には、前記第１色用の第２光電変換部で生成された前記信号電荷が供給される
前記（１）に記載の固体撮像装置。
（３）
前記接続部は、第１の厚みの半導体層の第１の領域を選択的にエッチングして第２の厚みにした後、不純物をイオン注入することにより形成され、
前記イオン注入後に、エッチングされた前記第１の領域がエピタキシャル成長により前記第１の厚みに埋め戻された後、前記第１の厚みの半導体層が、エピタキシャル成長により第３の厚みにさらに積み増しされて、前記半導体基板とされる
前記（１）または（２）に記載の固体撮像装置。
（４）
エピタキシャル成長により前記第１の厚みに埋め戻された後、前記第１の厚みの半導体層の、水平方向の位置が前記接続部と異なる第２の領域に、１つの前記第１光電変換部が形成される
前記（３）に記載の固体撮像装置。
（５）
前記接続部は、第１の厚みの半導体層の第１の領域に対して、不純物をイオン注入することにより形成され、
前記イオン注入後に、前記第１の厚みの半導体層が、エピタキシャル成長により第２の厚みに積み増しされ、
前記第２の厚みの半導体層が、さらに、エピタキシャル成長により第３の厚みに積み増しされて、前記半導体基板とされる
前記（１）乃至（４）のいずれかに記載の固体撮像装置。
（６）
エピタキシャル成長により前記第２の厚みに積み増しされた後、前記第２の厚みの半導体層の、水平方向の位置が前記接続部と異なる第２の領域に、１つの前記第１光電変換部が形成される
前記（５）に記載の固体撮像装置。
（７）
前記不純物濃度分布のピークが、前記裏面側の前記半導体基板の界面から１００nm以内の位置にある
前記（１）乃至（６）のいずれかに記載の固体撮像装置。
（８）
第１の厚みの半導体基板の第１の領域に不純物をイオン注入することにより、前記半導体基板の光入射面となる裏面側で生成された信号電荷を前記半導体基板内に転送するコンタクトプラグと接続される接続部であって、前記裏面側の前記半導体基板の界面近傍に不純物濃度分布のピークを有する接続部を形成する接続部形成工程と、
前記第１の厚みの半導体基板をエピタキシャル成長により第２の厚さまで積み増す第１の半導体層形成工程と、
前記第２の厚みの半導体基板の、前記接続部と水平方向の位置が異なる第２の領域に、第１の波長の光を光電変換する第１の光電変換層を形成する第１の光電変換層形成工程と、
前記第２の厚みの半導体基板を、エピタキシャル成長により、第３の厚みまで積み増す第２の半導体層形成工程と
を含む固体撮像装置の製造方法。
（９）
前記接続部形成工程は、前記第１の厚みより厚い第４の厚みから選択的にエッチングされ前記第１の厚みとされた前記半導体基板の前記第１の領域に不純物をイオン注入することにより、前記接続部を形成し、
前記第１の半導体層形成工程は、前記イオン注入後に、エッチングされた前記第１の領域を、エピタキシャル成長により前記第１の厚みと同じ前記第２の厚さに埋め戻す
前記（８）に記載の固体撮像装置の製造方法。
（１０）
前記第３の厚みの半導体基板の、前記第１の光電変換層よりも前記裏面側から離れた深さ方向の位置に、第２の波長の光を光電変換する第２の光電変換層を形成する第２の光電変換層形成工程をさらに備える
前記（８）または（９）のいずれかに記載の固体撮像装置の製造方法。
（１１）
光学レンズで集光された光が入射される固体撮像装置と、
前記固体撮像装置の出力信号を処理する信号処理回路と
を備え、
前記固体撮像装置は、
裏面側が光入射面とされ、表面側が回路形成面とされた半導体基板と、
前記裏面側の前記半導体基板上で生成された信号電荷を前記半導体基板内に転送するコンタクトプラグと接続される接続部であって、前記裏面側の前記半導体基板の界面近傍に不純物濃度分布のピークを有する接続部と、
前記半導体基板内に形成された１以上の光電変換部と
を備える電子機器。
【符号の説明】
【０１４２】
１  固体撮像装置，  ２  画素，  ３  画素領域，  １６  ウェル領域，  １７  半導体基板（半導体層），  １９  ｎ型半導体領域，  ２０  ｐ型半導体領域，  ２１  ｎ型半導体領域，  ＰＤ１  第１フォトダイオード，  ＰＤ２  第２フォトダイオード，  ２３  接続部，  ３４ａ  上部電極，  ３４ｂ  下部電極，  ３６ａ  有機光電変換膜，  ３６ｂ  パッシベーション膜，  ３１  コンタクトプラグ，  ３２  遮光膜，  ３２ａ  コンタクトプラグ，  ３００  電子機器，  ３１０  光学レンズ，  ３１３  信号処理回路
【図１】
2013012556.tif 000003
【図２】
2013012556.tif 000004
【図３】
2013012556.tif 000005
【図４】
2013012556.tif 000006
【図５】
2013012556.tif 000007
【図６】
2013012556.tif 000008
【図７】
2013012556.tif 000009
【図８】
2013012556.tif 000010
【図９】
2013012556.tif 000011
【図１０】
2013012556.tif 000012
【図１１】
2013012556.tif 000013
【図１２】
2013012556.tif 000014
【図１３】
2013012556.tif 000015
【図１４】
2013012556.tif 000016
【図１５】
2013012556.tif 000017
【図１６】
2013012556.tif 000018
【図１７】
2013012556.tif 000019
【図１８】
2013012556.tif 000020
【図１９】
2013012556.tif 000021