(57)【要約】  本発明の実施形態は、凹部フィーチャ内での膜のボトムアップ式付着のため処理方法を提供する。一実施形態によれば、この方法は、ａ）  底部及び側壁を有する凹部フィーチャを含む基板を提供する工程と、ｂ）  凹部フィーチャの底部上及び側壁上に膜を付着させる工程と、ｃ）  凹部フィーチャの底部にある膜をマスク層で覆う工程と、を含む。この方法は、ｄ）  膜を側壁からエッチングする工程と、ｅ）  マスク層を除去して、凹部フィーチャの底部にある膜を露出させる工程と、をさらに含む。工程ｂ）から工程ｅ）は、凹部フィーチャの底部にある膜が所望の厚さになるまで、少なくとも１回繰り返すことができる。一例では、凹部フィーチャは膜で充填されることができる。
2018528621.tif 000002
【特許請求の範囲】
【請求項１】
処理方法であって、
ａ）  底部及び側壁を有する凹部フィーチャを含む基板を提供する工程と、
ｂ）  前記底部上及び前記側壁上に膜を付着させる工程と、
ｃ）  前記底部にある前記膜をマスク層で覆う工程と、
ｄ）  前記膜を前記側壁からエッチングする工程と、
ｅ）  前記マスク層を除去して、前記底部にある前記膜を露出させる工程と、を含む方法。
【請求項２】
前記膜が前記凹部フィーチャ内で所望の厚さになるまで前記工程ｂ）から前記工程ｅ）を繰り返す工程をさらに含む、請求項１に記載の方法。
【請求項３】
前記凹部フィーチャが前記膜で充填されるまで前記工程ｂ）から前記工程ｅ）を繰り返す工程をさらに含む、請求項１に記載の方法。
【請求項４】
前記底部及び前記側壁は、同じ材料を含む、請求項１に記載の方法。
【請求項５】
前記材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択される、請求項４に記載の方法。
【請求項６】
前記誘電体材料が、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択される、請求項５に記載の方法。
【請求項７】
前記金属及び前記金属含有材料が、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ、及びＴａＣＮからなる群から選択される、請求項５に記載の方法。
【請求項８】
前記底部及び前記側壁は、異なる材料を含む、請求項１に記載の方法。
【請求項９】
処理方法であって、
ａ）  底部及び側壁を有する凹部フィーチャを含む基板を提供する工程と、
ｂ）  前記底部上及び前記側壁上に膜を付着させる工程と、
ｃ）  前記膜を気相プラズマで処理して、前記底部上の前記膜よりも速くエッチングするために前記側壁上の前記膜を活性化する工程と、
ｄ）  処理された前記膜を前記側壁からエッチングする工程と、を含む方法。
【請求項１０】
前記膜が前記凹部フィーチャ内で所望の厚さになるまで前記工程ｂ）から前記工程ｄ）を少なくとも１回繰り返す工程をさらに含む、請求項９に記載の方法。
【請求項１１】
前記凹部フィーチャが前記膜で充填されるまで前記工程ｂ）から前記工程ｄ）を繰り返す工程をさらに含む、請求項９に記載の方法。
【請求項１２】
前記底部及び前記側壁は、同じ材料を含む、請求項９に記載の方法。
【請求項１３】
前記底部及び前記側壁は、異なる材料を含む、請求項９に記載の方法。
【請求項１４】
処理方法であって、
ａ）  底部及び側壁を有する凹部フィーチャを含む基板を提供する工程と、
ｂ）前記底部上及び前記側壁上に膜を付着させる工程と、
ｃ）  前記底部にある前記膜をマスク層で覆う工程と、
ｄ）  前記凹部フィーチャにドーパント膜を付着させる工程と、
ｅ）  前記基板をアニールして、前記ドーパント膜からドーパントを前記側壁上の前記膜に拡散させて、前記底部上の前記膜よりも速くエッチングするために前記側壁上の前記膜を活性化する工程と、
ｆ）  前記ドーパント膜及び前記膜を前記側壁からエッチングする工程と、
ｇ）  前記底部上の前記膜から前記マスク層を除去する工程と、を含む方法。
【請求項１５】
前記膜が前記凹部フィーチャ内で所望の厚さになるまで前記工程ｂ）から前記工程ｇ）を少なくとも１回繰り返す工程をさらに含む、請求項１４に記載の方法。
【請求項１６】
前記凹部フィーチャが前記膜で充填されるまで前記工程ｂ）から前記工程ｇ）を繰り返す工程をさらに含む、請求項１４に記載の方法。
【請求項１７】
前記底部及び前記側壁は、同じ材料を含む、請求項１４に記載の方法。
【請求項１８】
前記底部及び前記側壁は、異なる材料を含む、請求項１４に記載の方法。
【請求項１９】
前記ドーパントは、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、及びビスマス（Ｂｉ）からなる群から選択される、請求項１４に記載の方法。
【請求項２０】
前記ドーパント膜は、酸化物層、窒化物層、酸窒化物層、又はそれらの組み合わせを含む、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１５年９月２４日付で出願された米国仮特許出願第６２／２３２，０２７号に関連する、及び同出願に基づく優先権を主張し、そのすべての内容は、本明細書に参照により援用される。
【０００２】
本発明は、半導体製造及び半導体デバイスの分野、より詳細には、凹部フィーチャ内での膜のボトムアップ式付着の方法に関連する。
【背景技術】
【０００３】
より小さなトランジスタが製造されるにつれて、パターン化されたフィーチャの限界寸法（ＣＤ：限界寸法）又は解像度が、生産するのにより挑戦的なものになっている。自己整合パターニングは、ＥＵＶ導入後であってもコスト効率の高いスケーリングが継続できるように、オーバーレイ駆動パターニング（overlay-driven  patterning）を置き換える必要がある。バラツキを低減し、スケーリングを拡張し、ＣＤ及びプロセス制御を強化するパターニングオプションが必要である。薄膜の選択的付着は、高度にスケーリングされた技術ノードにおけるパターニングでの重要な工程である。
【発明の概要】
【０００４】
一実施形態によれば、処理方法が開示される。この方法は、ａ）  底部及び側壁を有する凹部フィーチャを含む基板を提供する工程と、ｂ）  凹部フィーチャの底部上及び側壁上に膜を付着させる工程と、ｃ）  凹部フィーチャの底部にある膜をマスク層で覆う工程と、を含む。この方法は、ｄ）  膜を側壁からエッチングする工程と、ｅ）  マスク層を除去して、凹部フィーチャの底部にある膜を露出させる工程と、をさらに含む。工程ｂ）から工程ｅ）は、凹部フィーチャの底部にある膜が所望の厚さになるまで、少なくとも１回繰り返すことができる。一例では、凹部フィーチャは膜で充填されることができる。
【０００５】
別の実施形態によれば、処理方法は、ａ）  底部及び側壁を有する凹部フィーチャを含む基板を提供する工程と、ｂ）  凹部フィーチャの底部上及び側壁上に膜を付着させる工程と、ｃ）  膜を気相プラズマで処理して、凹部フィーチャの底部上の膜よりも速くエッチングするために側壁上の膜を活性化する工程と、ｄ）  処理された膜を側壁から選択的にエッチングする工程と、を含む。一実施形態では、この方法は、凹部フィーチャの底部にある膜が所望の厚さになるまで、少なくとも１回、工程ｂ）から工程ｄ）を繰り返す工程をさらに含む。一例では、凹部フィーチャは膜で充填されることができる。
【０００６】
別の実施形態によれば、処理方法は、ａ）  底部及び側壁を有する凹部フィーチャを含む基板を提供する工程と、ｂ）凹部フィーチャの底部上及び側壁上に膜を付着させる工程と、ｃ）  凹部フィーチャの底部にある膜をマスク層で覆う工程と、を含む。この方法は、ｄ）  凹部フィーチャにドーパントを含むドーパント膜を付着させる工程と、ｅ）  基板をアニールして、ドーパント膜からドーパントを側壁上の第１の膜に拡散させて、凹部フィーチャの底部上の膜よりも速くエッチングするために側壁上の膜を活性化する工程と、ｆ）  ドーパント膜及び膜を側壁からエッチングする工程と、ｇ）  凹部フィーチャの底部にある膜からドーパント膜及びマスク層を除去する工程と、をさらに含む。一実施形態では、この方法は、凹部フィーチャの底部にある膜が所望の厚さになるまで、少なくとも１回、工程ｂ）から工程ｆ）を繰り返す工程をさらに含む。一例では、凹部フィーチャは膜で充填されることができる。
【図面の簡単な説明】
【０００７】
本発明のより完全な理解及びそれに付随する効果の多くは、添付の図面と関連付けて考慮したときに、以下の詳細な説明を参照することにより、より良く理解されるにつれ、容易に得られる。
【図１】本発明の一実施形態による基板を処理するためのプロセスフロー図である。
【図２Ａ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図２Ｂ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図２Ｃ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図２Ｄ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図２Ｅ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図２Ｆ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図３】本発明の一実施形態による基板を処理するためのプロセスフロー図である。
【図４Ａ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図４Ｂ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図４Ｃ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図４Ｄ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図４Ｅ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図５】本発明の一実施形態による基板を処理するためのプロセスフロー図である。
【図６Ａ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図６Ｂ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図６Ｃ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図６Ｄ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図６Ｅ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図６Ｆ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図６Ｇ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【図６Ｈ】本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【発明を実施するための形態】
【０００８】
本発明の実施形態は、凹部フィーチャ内での膜のボトムアップ式付着のための方法を提供する。
【０００９】
図１は、本発明の一実施形態による基板を処理するためのプロセスフロー図であり、図２Ａ〜図２Ｆは、本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【００１０】
プロセスフロー１は、１００において、基板２００上に膜２０２を含む基板であって、底部２０３及び側壁２０１を備えた凹部フィーチャ２０４を有する基板を提供する工程を含む。これが、図２Ａに概略的に示されている。凹部フィーチャ２０４は、例えば、２００ｎｍ未満、１００ｎｍ未満、５０ｎｍ未満、２５ｎｍ未満、２０ｎｍ未満、又は１０ｎｍ未満の幅２０７を有することができる。他の例では、凹部フィーチャ２０４は、５ｎｍと１０ｎｍの間、１０ｎｍと２０ｎｍの間、２０ｎｍと５０ｎｍの間、５０ｎｍと１００ｎｍの間、１００ｎｍと２００ｎｍの間、１０ｎｍと５０ｎｍの間、又は１０ｎｍと１００ｎｍの間の幅２０７を有することができる。幅２０７は、限界寸法（ＣＤ：Critical  Dimension）とも呼ばれる。凹部フィーチャ２０４は、例えば、２５ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍ、又は２００ｎｍを超える、深さを有することができる。
【００１１】
一実施形態によれば、基板２００及び膜２０２、したがって底部２０３及び側壁２０１は、同じ材料を含むことができる。例えば、底部２０３及び側壁２０１の材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ及びＴａＣＮからなる群から選択することができる。
【００１２】
別の実施形態によれば、基板２００及び膜２０２、したがって底部２０３及び側壁２０１は、異なる材料を含むことができる。異なる材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ、及びＴａＣＮからなる群から選択することができる。
【００１３】
凹部フィーチャ２０４は、周知のリソグラフィ及びエッチングプロセスを使用して形成することができる。図２Ａには示されていないが、パターン化されたマスク層が、フィールド領域２１１上に存在し、凹部フィーチャ２０４の開口を規定してよい。
【００１４】
プロセスフロー１はさらに、１０２において、底部２０３上及び側壁２０１上に膜２０８を付着させる工程を含む。これが図２Ｂに概略的に示されている。一実施形態によれば、膜２０８は、原子層堆積（ＡＬＤ：atomic  layer  deposition）によって付着させることができる。ＡＬＤは、原子レベルの厚さ制御と高度な凸部及び凹部フィーチャに対する優れたコンフォーマル性（conformality）を備えた非常に薄い膜を付着させることができる。一例では、膜２０８は、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。
【００１５】
例えば、膜２０８の材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２及びＡｌ２Ｏ３からなる群から選択することができる。別の実施形態によれば、膜２０８は、金属酸化物膜、金属窒化物膜、金属酸窒化物膜、金属けい化物膜、及びそれらの組み合わせからなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ、及びＴａＣＮからなる群から選択することができる。
【００１６】
一例では、膜２０８は、ａ）  基板を含むプロセスチャンバ内に金属含有プリカーサをパルシングし、ｂ）  プロセスチャンバを不活性ガスでパージし、ｃ）  プロセスチャンバ内に酸素含有プリカーサをパルシングし、ｄ）  プロセスチャンバを不活性ガスでパージし、ｅ）  ａ）〜ｄ）を少なくとも１回繰り返すことによって、ＡＬＤを使用して付着される金属酸化物膜を含む。
【００１７】
いくつかの例では、膜２０８の厚さは、１０ｎｍ未満、５ｎｍ未満、４ｎｍ未満、１ｎｍと２ｎｍの間、２ｎｍと４ｎｍの間、４ｎｍと６ｎｍの間、６ｎｍと８ｎｍの間、又は２ｎｍと６ｎｍの間とすることができる。
【００１８】
プロセスフロー１は、１０４において、底部２０３上の膜２０８をマスク層２０６で覆う工程をさらに含む。これが図２Ｃに概略的に示されている。マスク層２０６は、例えば、フォトレジスト、ハードマスク、ＳｉＯ２、ＳｉＮ、又はスピンオンポリマーを含むことができる。一例では、マスク層２０６は、凹部フィーチャ２０４をマスク層２０６の材料で充填又は部分的に充填し、その後、マスク層２０６が底部２０３上で所望の厚さを有するまで凹部フィーチャ２０４から材料をエッチング／除去することによって形成することができる。
【００１９】
プロセスフロー１は、１０６において、側壁２０１から膜２０８をエッチングする工程をさらに含む。図２Ｄに示すように、エッチングは、側壁２０８から膜２０８を除去するが、マスク層２０６が、マスク層２０６の下にある膜２０８をエッチングから保護する。エッチングガス及びエッチング条件は、マスク層２０６によって保護されていない膜２０８の効率的な除去を提供するために選択することができる。
【００２０】
プロセスフロー１は、工程１０８において、マスク層２０６を除去して、凹部フィーチャ２０４の底部２０３上の膜２０８を露出させる工程をさらに含む。プロセス条件は、マスク層２０６の効率的な除去を提供するために選択することができる。一実施形態によれば、工程１０８に続いて工程１０６を繰り返して、膜２０８をクリーニング（clean）又は薄くすることができる。
【００２１】
本発明の一実施形態によれば、プロセス矢印１１０によって示すように、膜２０８が所望の厚さになるまで工程１０２〜工程１０８を繰り返すことができる。一例では、図２Ｆに示すように、凹部フィーチャ２０４が膜２０８で充填されるまで、工程１０２〜工程１０８を繰り返すことができる。
【００２２】
図３は、本発明の一実施形態による基板を処理するためのプロセスフロー図であり、図４Ａ〜図４Ｄは、本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【００２３】
プロセスフロー３は、３００において、基板４００上に膜４０２を含む基板であって、底部４０３及び側壁４０１を備えた凹部フィーチャ４０４を有する基板を提供する工程を含む。一実施形態によれば、基板４００及び膜４０２、したがって底部４０３及び側壁４０１は、同じ材料を含むことができる。例えば、底部４０３及び側壁４０１の材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ及びＴａＣＮからなる群から選択することができる。
【００２４】
別の実施形態によれば、基板４００及び膜４０２、したがって底部４０３及び側壁４０１は、異なる材料を含むことができる。異なる材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、又はｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ及びＴａＣＮからなる群から選択することができる。
【００２５】
凹部フィーチャ４０４は、周知のリソグラフィ及びエッチングプロセスを使用して形成することができる。図４Ａには示されていないが、パターン化されたマスク層が、フィールド領域４１１上に存在し、凹部フィーチャ４０４の開口を規定してよい。
【００２６】
プロセスフロー３は、３０２において、底部４０３上及び側壁４０１上に膜４０８を付着させる工程をさらに含む。これが図４Ｂに概略的に示されている。一実施形態によれば、膜４０８は、ＡＬＤによって付着させることができる。一例では、膜４０８は、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。
【００２７】
例えば、膜４０８の材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択することができる。別の実施形態によれば、膜４０８は、金属酸化物膜、金属窒化物膜、金属酸窒化物膜、金属けい化物膜、及びそれらの組み合わせからなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ、及びＴａＣＮからなる群から選択することができる。
【００２８】
一例では、膜４０８は、ａ）  基板を含むプロセスチャンバ内に金属含有プリカーサをパルシングし、ｂ）  プロセスチャンバを不活性ガスでパージし、ｃ）  プロセスチャンバ内に酸素含有プリカーサをパルシングし、ｄ）  プロセスチャンバを不活性ガスでパージし、ｅ）  ａ）〜ｄ）を少なくとも１回繰り返すことによって、ＡＬＤを使用して付着される金属酸化物膜を含む。
【００２９】
いくつかの例では、膜４０８の厚さは、１０ｎｍ未満、５ｎｍ未満、４ｎｍ未満、１ｎｍと２ｎｍの間、２ｎｍと４ｎｍの間、４ｎｍと６ｎｍの間、６ｎｍと８ｎｍの間、又は２ｎｍと６ｎｍの間とすることができる。
【００３０】
プロセスフロー３は、３０４において、膜４０８を気相プラズマで処理して、凹部フィーチャ４０４の底部４０３上の膜４０８よりも速くエッチングするためにフィールド領域４１１及び側壁４０１上の膜４０８を活性化する工程をさらに含む。処理された膜４１３が図４Ｃに概略的に示されている。等方性気相プラズマを使用して、膜４０８を処理し、処理された膜４１３を形成することができる。気相プラズマの等方性特性を選択して、その後の選択的除去のために、フィールド領域４１１内及び側壁４０１上の膜４０８を優先的に活性化する。膜４０８のプラズマ活性化は、プラズマ種によって膜４０８の結晶構造を破壊する工程を含むことができ、それにより、その後の選択的エッチングプロセスにおいて処理された膜４１３のより速いエッチングを可能にする。一例では、気相プラズマはＡｒガスを含むか、又はそれからなることができる。
【００３１】
プロセスフロー３は、３０６において、側壁４０１及びフィールド領域４１１から、処理された膜４１３を選択的にエッチングする工程をさらに含む。図４Ｄに示すように、側壁４０１及びフィールド領域４１１上の処理された膜４１３のエッチング速度が底部４０３上の膜４０８よりも大きいため、エッチングによって側壁４０１及びフィールド領域４１１から、処理された膜４１３が選択的に除去される。
【００３２】
本発明のいくつかの実施形態によれば、プロセス矢印３０８によって示すように、膜４０８が所望の厚さになるまで工程３０２〜工程３０６を繰り返すことができる。一例では、図４Ｅに示すように、凹部フィーチャ４０４が膜４１２で充填されるまで、工程３０２〜工程３０８を繰り返すことができる。
【００３３】
図５は、本発明の一実施形態による基板を処理するためのプロセスフロー図であり、図６Ａ〜図６Ｈは、本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
【００３４】
プロセスフロー５は、５００において、基板６００上に膜６０２を含む基板であって、底部６０３及び側壁６０１を備えた凹部フィーチャ６０４を有する基板を提供する工程を含む。一実施形態によれば、基板６００及び膜６０２、したがって底部６０３及び側壁６０１は、同じ材料を含むことができる。例えば、底部６０３及び側壁６０１の材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属及び、金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ及びＴａＣＮからなる群から選択することができる。
【００３５】
別の実施形態によれば、基板６００及び膜６０２、したがって底部６０３及び側壁６０１は、異なる材料を含むことができる。異なる材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ、及びＴａＣＮからなる群から選択することができる。
【００３６】
凹部フィーチャ６０４は、周知のリソグラフィ及びエッチングプロセスを使用して形成することができる。図６Ａには示されていないが、パターン化されたマスク層が、フィールド領域６１１上に存在し、凹部フィーチャ６０４の開口を規定してよい。
【００３７】
プロセスフロー５は、５０２において、底部６０３及び側壁６０１上に膜６０８を付着させる工程を含む。これが図６Ｂに示されている。一実施形態によれば、膜６０８は、ＡＬＤによって付着させることができる。一例では、膜６０８は、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。
【００３８】
例えば、膜６０８の材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、及びｕｌｔｒａ−ｌｏｗ−ｋ材料からなる群から選択することができる。一例では、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択することができる。別の実施形態によれば、膜６０８は、金属酸化物膜、金属窒化物膜、金属酸窒化物膜、金属けい化物膜、及びそれらの組み合わせからなる群から選択することができる。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ、及びＴａＣＮからなる群から選択することができる。
【００３９】
一例では、膜６０８は、ａ）  基板を含むプロセスチャンバ内に金属含有プリカーサをパルシングし、ｂ）  プロセスチャンバを不活性ガスでパージし、ｃ）  プロセスチャンバ内に酸素含有プリカーサをパルシングし、ｄ）  プロセスチャンバを不活性ガスでパージし、ｅ）  ａ）〜ｄ）を少なくとも１回繰り返すことによって、ＡＬＤを使用して付着される金属酸化物膜を含む。
【００４０】
いくつかの例では、膜６０８の厚さは、１０ｎｍ未満、５ｎｍ未満、４ｎｍ未満、１ｎｍと２ｎｍの間、２ｎｍと４ｎｍの間、４ｎｍと６ｎｍの間、６ｎｍと８ｎｍの間、又は２ｎｍと６ｎｍの間とすることができる。
【００４１】
プロセスフロー５は、５０４において、凹部フィーチャ６０４の底部６０３にある膜６０８をマスク層６０６で覆う工程をさらに含む。これが図６Ｃに示されている。マスク層６０６は、例えば、フォトレジスト、ハードマスク、ＳｉＯ２、又はＳｉＮを含むことができる。
【００４２】
プロセスフロー５は、５０６において、凹部フィーチャ６０４にドーパント膜６０９を付着させる工程をさらに含む。これが図６Ｄに示されている。ドーパント膜６０９は、酸化物層（例えば、ＳｉＯ２）、窒化物層（例えば、ＳｉＮ）、酸窒化物層（例えば、ＳｉＯＮ）、又はそれらの２つ以上の組み合わせを含むことができる。ドーパント膜６０９は、元素周期表第ＩＩＩＡ族、つまり、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）及びタリウム（Ｔｌ）並びにＶＡ族、つまり、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）からの１つ以上のドーパントを含むことができる。いくつかの実施形態によれば、ドーパント膜６０９は、低いドーパントレベル、例えば、約０．５〜約５原子パーセントのドーパントを含むことができる。他の実施形態によれば、ドーパント膜６０９は、中程度のドーパントレベル、例えば、約５〜約２０原子パーセントのドーパントを含むことができる。さらに他の実施形態によれば、ドーパント膜６０９は、高いドーパントレベル、例えば、２０原子パーセントより多いドーパントを含むことができる。
【００４３】
プロセスフロー５は、５０８において、基板をアニールして、ドーパント膜６０９からドーパントを側壁６０１上の膜６０８に拡散させて、凹部フィーチャ６０４の底部６０３上の膜６０８よりも速くエッチングするために側壁６０１上の膜６０８を活性化する工程をさらに含む。ドーパントは、膜６０８の結晶構造を破壊し、それによって、その後の選択的エッチングプロセスにおいて膜６０８の速いエッチングを可能にすることが考えている。
【００４４】
プロセスフロー５は、５１０において、側壁６０１及びフィールド領域６１１からドーパント膜６０９及び膜６０８をエッチングする工程をさらに含む。図６Ｅに示すように、エッチングは、側壁６０１及びフィールド領域６１ｌからドーパント膜６０９を除去するが、マスク層６０６が、マスク層６０６の下にある膜６０８をエッチングから保護する。エッチングガス及びエッチング条件は、マスク層６０６によって保護されていないドーパント膜６０９及び膜６０８の効率的な除去を提供するために選択することができる。工程５１０は、１つ以上のエッチングレシピを使用して１つ以上のエッチング工程において実行することができる。
【００４５】
プロセスフロー５は、５１２において、凹部フィーチャ６０４の底部６０３上の膜６０８からマスク層６０６を除去する工程をさらに含む。これが図６Ｇに示されている。
【００４６】
本発明の一実施形態によれば、プロセス矢印５１４によって示すように、膜６０８が所望の厚さになるまで工程５０２〜工程５１２を繰り返すことができる。一例では、図６Ｈに示すように、凹部フィーチャ６０４は、膜６０８で充填されることができる。
【００４７】
凹部フィーチャ内での膜のボトムアップ式付着のための複数の実施形態を説明した。本発明の実施形態の前述の説明は、例示及び説明を目的として提示したものである。網羅的であること、又は開示された正確な形態に本発明を限定することを意図していない。この説明及び以下の特許請求の範囲は、説明のためだけに使用される用語を含み、限定するものとして解釈されない。当業者であれば、上記教示に照らして多くの修正及び変形が可能であることを理解することができる。したがって、本発明の範囲は、この詳細な説明によってではなく、添付の特許請求の範囲によって限定されることを意図している。
【図１】
2018528621.tif 000003
【図２Ａ】
2018528621.tif 000004
【図２Ｂ】
2018528621.tif 000005
【図２Ｃ】
2018528621.tif 000006
【図２Ｄ】
2018528621.tif 000007
【図２Ｅ】
2018528621.tif 000008
【図２Ｆ】
2018528621.tif 000009
【図３】
2018528621.tif 000010
【図４Ａ】
2018528621.tif 000011
【図４Ｂ】
2018528621.tif 000012
【図４Ｃ】
2018528621.tif 000013
【図４Ｄ】
2018528621.tif 000014
【図４Ｅ】
2018528621.tif 000015
【図５】
2018528621.tif 000016
【図６Ａ】
2018528621.tif 000017
【図６Ｂ】
2018528621.tif 000018
【図６Ｃ】
2018528621.tif 000019
【図６Ｄ】
2018528621.tif 000020
【図６Ｅ】
2018528621.tif 000021
【図６Ｆ】
2018528621.tif 000022
【図６Ｇ】
2018528621.tif 000023
【図６Ｈ】
2018528621.tif 000024
【国際調査報告】
2018528621.tif 000025
2018528621.tif 000026