(57)【要約】【課題】安定して動作可能な磁気抵抗効果素子およびその製造方法を提供する。【解決手段】実施形態の磁気抵抗効果素子は、下部電極と、第１の磁性層と、第１の界面磁性層と、第２の界面磁性層と、第２の磁性層と、上部電極とを持つ。前記第１の磁性層は前記下部電極上に設けられる。前記第１の界面磁性層は、前記第１の磁性層上に設けられる。前記非磁性層は、前記第１の界面磁性層上に設けられる。前記第２の磁性層は前記第２の界面磁性層上に設けられる。前記上部電極は、前記第２の磁性層上に設けられる。前記第１および第２の磁性層は、それぞれ磁化記憶層および磁化参照層の一方および他方である。前記上部電極は、貴金属と遷移元素もしくは希土類元素の合金層もしくは混合物層、または導電性酸化物層を含む。【選択図】図１
2013012681.tif 000002
【特許請求の範囲】
【請求項１】
下部電極と、
前記下部電極上に設けられた第１の磁性層と、  
前記第１の磁性層上に設けられた第１の界面磁性層と、
前記第１の界面磁性層上に設けられた非磁性層と、
前記非磁性層上に設けられた第２の界面磁性層と、
前記第２の界面磁性層上に設けられた第２の磁性層と、
前記第２の磁性層上に設けられた上部電極層と、
を備え、
前記第１および第２の磁性層は、それぞれ磁化記憶層および磁化参照層の一方および他方であり、
前記上部電極は、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または導電性酸化物層を含み、
前記下部電極は、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または導電性酸化物層を含む、
磁気抵抗効果素子。
【請求項２】
下部電極と、
前記下部電極上に設けられた第１の磁性層と、
前記第１の磁性層上に設けられた第１の界面磁性層と、
前記第１の界面磁性層上に設けられた非磁性層と、
前記非磁性層上に設けられた第２の界面磁性層と、
前記第２の界面磁性層上に設けられた第２の磁性層と、
前記第２の磁性層上に設けられた上部電極層と、
を備え、
前記第１および第２の磁性層は、それぞれ磁化記憶層および磁化参照層の一方および他方であり、
前記上部電極は、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または導電性酸化物層を含む、
磁気抵抗効果素子。
【請求項３】
前記上部電極は、貴金属と遷移元素もしくは希土類元素との合金層または混合物層を含むことを特徴とする請求項２に記載の磁気抵抗効果素子。
【請求項４】
前記合金層もしくは混合物層は、Ｔａ、Ｔｉ、Ｖ、Ｙ、Ｗ、Ｍｏ、ＺｒまたはＹｂから選ばれる元素と貴金属との合金または混合物を含むことを特徴とする請求項２または３に記載の磁気抵抗効果素子。
【請求項５】
基板上に下部電極層を形成する工程と、
前記下部電極層上に第１の磁性層を形成する工程と、
前記第１の磁性層上に、第１の界面磁性層を形成する工程と、
前記第１の界面磁性層上に非磁性層を形成する工程と、
前記非磁性層上に、第２の界面磁性層を形成する工程と、
前記第２の界面磁性層上に第２の磁性層を形成する工程と、
前記第２の磁性層上に上部電極層を形成する工程と、
前記上部電極上にハードマスクを形成し、前記上部電極層、前記第２の磁性層、前記第２の界面磁性層、前記非磁性層、前記第１の界面磁性層、前記第１の磁性層、および前記下部電極を加工する工程と、
を備え、
前記第１および第２の磁性層は、それぞれ磁化記憶層および磁化参照層の一方および他方であり、
前記下部電極は、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または導電性酸化物層で形成され、
前記上部電極は、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層で形成され、
前記ハードマスクは、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または導電性酸化物層で形成される、
磁気抵抗効果素子の製造方法。
【請求項６】
基板上に下部電極層を形成する工程と、
前記下部電極層上に第１の磁性層を形成する工程と、
前記第１の磁性層上に、第１の界面磁性層を形成する工程と、
前記第１の界面磁性層上に非磁性層を形成する工程と、
前記非磁性層上に、第２の界面磁性層を形成する工程と、
前記第２の磁性層上に第２の磁性層を形成する工程と、
前記第２の磁性層上に上部電極層を形成する工程と、
前記上部電極上にハードマスクを形成し、前記上部電極層、前記第２の磁性層、前記第２の界面磁性層、前記非磁性層、前記第１の界面磁性層、前記第１の磁性層、および前記下部電極を加工する工程と、
を備え、
前記第１および第２の磁性層は、それぞれ磁化記憶層および磁化参照層の一方および他方であり、
前記ハードマスクは、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または導電性酸化物層で形成される、
磁気抵抗効果素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気抵抗効果素子及びその製造方法に関する。
【背景技術】
【０００２】
近年、トンネル磁気抵抗効果（ＴＭＲ：Ｔｕｎｎｅｌｉｎｇ  Ｍａｇｎｅｔｏ  Ｒｅｓｉｓｔｉｖｅ）を利用した磁気ランダムアクセスメモリ（ＭＲＡＭ：Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が開発されている。この磁気ランダムアクセスメモリには、磁気トンネル接合（ＭＴＪ：Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）を含む磁気抵抗効果素子が用いられており、大きな磁気抵抗変化率を有する。現在検討されているスピン注入書き込み方式では、面内磁化ＭＴＪ膜、垂直磁化ＭＴＪ膜が採用されており、磁気抵抗効果素子構造の微細化とともに低電流化している。
【０００３】
ＭＴＪ膜の形成には、Ｒｕ、Ｉｒ、Ｐｔ、Ｐｄなどの貴金属材料が多く使用されており、より具体的には、構成要素としてＣｏ／Ｐｔ、Ｃｏ／Ｐｄなどの人工格子系磁性膜、ＦｅＰｔ、ＦｅＰｄなどの結晶磁性体膜、Ｒｕスペーサ膜などが挙げられる。
【０００４】
しかしながらこれらの膜以上に厚いＲｕ、Ｐｔ、Ｉｒなどの膜がＭＴＪ積層構造の下地電極層またはキャップ膜層に利用されている。これらの部分にはＭＴＪ素子の電気・磁気特性への影響が小さく、他の代替材料が導入可能である場合でも純貴金属が利用されている。貴金属は、ＲＩＥやＩＢＥ（イオンビームエッチング）による加工性が困難な上、加工した際に残渣として残りやすく素子の短絡などの欠陥を容易に引き起こす。また、熱処理の際には、ＭＴＪ素子の磁性体層部分まで拡散することもあり、電気特性を劣化させる要因となっている。
【０００５】
ＭＴＪ素子を加工するためのハードマスクについてもＭＴＪ膜に対する加工選択性が良好であるという理由から、Ｔａ、Ｓｉ酸化膜などが用いられている。しかし、これらの膜は、ＲＩＥやＩＢＥ（イオンビームエッチング）に対しての選択比が小さく、加工とともにハードマスクの後退、端部のけずれが容易に生じ、ＭＴＪ素子形状の劣化やサイズばらつきが増加するなどの問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２８３２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、安定して動作可能な磁気抵抗効果素子およびその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
実施形態の磁気抵抗効果素子は、下部電極と、第１の磁性層と、第１の界面磁性層と、第２の界面磁性層と、第２の磁性層と、上部電極とを持つ。前記第１の磁性層は前記下部電極上に設けられる。前記第１の界面磁性層は、前記第１の磁性層上に設けられる。前記非磁性層は、前記第１の界面磁性層上に設けられる。前記第２の磁性層は前記第２の界面磁性層上に設けられる。前記上部電極は、前記第２の磁性層上に設けられる。前記第１および第２の磁性層は、それぞれ磁化記憶層および磁化参照層の一方および他方である。前記上部電極は、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または導電性酸化物層を含む。
【図面の簡単な説明】
【０００９】
【図１】実施形態１による磁気抵抗効果素子の基本構造を示す断面図。
【図２】図１の変形例を示す断面図。
【図３Ａ】図１に示す磁気抵抗効果素子を備える磁気ランダムアクセスメモリの製造方法を示す断面図。
【図３Ｂ】図１に示す磁気抵抗効果素子を備える磁気ランダムアクセスメモリの製造方法を示す断面図。
【図３Ｃ】図１に示す磁気抵抗効果素子を備える磁気ランダムアクセスメモリの製造方法を示す断面図。
【図３Ｄ】図１に示す磁気抵抗効果素子を備える磁気ランダムアクセスメモリの製造方法を示す断面図。
【図４】図１に示す磁気抵抗効果素子の製造方法を示す断面図。
【図５Ａ】参考例による磁気抵抗効果素子の磁化曲線を示す図。
【図５Ｂ】実施形態１による磁気抵抗効果素子の磁化曲線を示す図。
【発明を実施するための形態】
【００１０】
以下、実施形態のいくつかについて図面を参照しながら説明する。図面において、同一の部分には同一の参照番号を付し、その重複説明は適宜省略する。
【００１１】
（１）磁気抵抗効果素子の構成
図１は、実施形態１による磁気抵抗効果素子１の基本構造を示す断面図である。図１に示す磁気抵抗効果素子１は、面内磁性膜よりも記録密度が大きい垂直磁性膜を有する素子であり、下部電極２、磁化記憶層または磁化参照層３、第１の金属層４、第１の界面磁性層５、非磁性層６、第２の界面磁性層７、第２の金属層８、磁化参照層または磁化記憶層９、磁化調整層１０、上部電極１１を備える。
【００１２】
磁化記憶層または磁化参照層３と磁化参照層または磁化記憶層９とは、本実施形態において例えば第１および第２の磁性層に対応し、いずれか一方が磁化記憶層を構成し、いずれか他方が磁化参照層を構成する。本実施形態の磁気抵抗効果素子１が、例えば下側に磁化記憶層を持つＭＴＪ構造の場合には、図１に示すように、下部電極２上に磁化記憶層３が設けられる。下部電極２には、例えばＰｔ、Ｉｒ、Ｒｕなどの貴金属とＴａなどの遷移元素もしくは希土類元素との合金層または混合物層が用いられる。遷移元素としてはＴａ以外に、Ｔｉ、Ｖ、Ｙ、Ｗ、Ｍｏ、Ｚｒを選択でき、また希土類元素としては例えばＹｂを選択できる。ここで、合金層とは、２種以上の金属が、ある定比で原子レベルで混じり合った層をいい、また、混合物層とは、合金層以外で２種以上の元素からなる層をいう。
【００１３】
貴金属の結晶方位を利用する構造の場合は、ｆｃｃ構造（１１１）面の配向が得やすいため、その構造を利用する場合は貴金属の量を５０％以上と多めに設定すればよい。また、導電性酸化物で下部電極２を形成することもできる。導電性酸化物の具体例として、ＲｕＯｘ、ＩｒＯｘなどの貴金属の酸化膜、ＳｒＲｕＯ３、ＬａＮｉＯ３などの複合酸化物系導電膜などを挙げることができる。導電性酸化物で下部電極２を形成した場合は、上に形成される磁化記憶層３の配向性が向上する。これにより、安定して動作可能な磁気抵抗効果素子が提供される。なお、下部電極２において基板上の下地構造からの影響を断ちたい場合には、下部電極２の下にＩｒとＴａなどのアモルファス金属膜を設けてもよい。
【００１４】
磁化記憶層３は、磁化を膜面に対して実質的に垂直に有する垂直磁性膜であり、磁化の向きが可変である。また、磁化記憶層３には、第１の金属原子が含まれる。本実施形態において、第１の金属原子は、例えばＰｔ、Ｐｄ等の原子をいう。より具体的には、磁化記憶層３には、規則合金層が用いられ、例えばＦｅＰｄ、ＦｅＰｔ、ＣｏＰｔ、ＣｏＰｄ等が用いられる。下部電極２の膜厚は、例えば約５ｎｍで、磁化記憶層３の膜厚は、例えば約１ｎｍである。下部電極２は、その上部に形成される磁化記憶層３の配向を制御する層としての役割も有する。磁化記憶層３上には、第１の金属層４が設けられる。第１の金属層４は、例えばＴａなどで形成され、その膜厚は、例えば約０．５ｎｍである。
【００１５】
第１の金属層４上には、第１の界面磁性層５が設けられる。第１の界面磁性層５は、ＣｏＦｅＢを主成分として形成される。また、Ｃｏ、Ｆｅ、ＣｏＦｅ、ＣｏＦｅＢや、それらの材料との積層構造などでもよい。第１の界面磁性層５は、磁化記憶層３等の垂直磁性膜との間の交換結合により垂直磁化を持つ。第１の界面磁性層５の膜厚は、例えば約１ｎｍ程度である。
【００１６】
第１の界面磁性層５上には、トンネル絶縁膜として非磁性層６が設けられる。非磁性層６は、ＮａＣｌ構造の酸化物であり、この酸化物の（１００）面と第１の界面磁性層５と格子不整合度が小さい材料を選択して組成することが望ましい。非磁性層６は、例えば、アモルファスＣｏＦｅＢ合金構造の上で結晶成長すると、［１００］方向に優先配向した絶縁膜を得ることができる。非磁性層６には、ＭｇＯ、ＣａＯ、ＳｒＯ、ＴｉＯ、ＶＯ、ＮｂＯ等が用いられるが、他の材料でもよい。非磁性層６の膜厚は、例えば約１ｎｍであり、この薄い膜厚により磁気抵抗効果素子１の面積抵抗値を約１０Ωμｍ２またはそれ未満にする。
【００１７】
非磁性層６上には第２の界面磁性層７が設けられる。第２の界面磁性層７には、上述した第１の界面磁性層５と同様の材料が用いられる。第２の界面磁性層７は、磁化参照層９等の垂直磁性膜との間の交換結合により垂直磁化を持つ。第２の界面磁性層７の膜厚は、例えば約１ｎｍである。第２の界面磁性層７上には、Ｔａなどから形成される第２の金属層８が設けられ、その膜厚は、例えば約０．５ｎｍである。
【００１８】
第２の金属層８上には、磁化参照層９が設けられる。磁化参照層９は磁化を膜面に対して実質的に垂直に有する垂直磁性膜であり、磁化の向きが一方向に固定されており、かつ第２の金属原子を含むものである。垂直磁性膜である磁化参照層９は、例えば、不規則合金、規則合金、人工格子等を用いて形成される。不規則合金では、Ｃｏと、Ｃｒ、Ｔａ、Ｎｂ、Ｖ、Ｗ、Ｈｆ、Ｔｉ、Ｚｒ、Ｐｔ、Ｐｄ、ＦｅまたはＮｉ等の元素と、の合金を形成したものが用いられ、例えばＣｏＣｒ合金、ＣｏＰｔ合金が用いられる。規則合金では、Ｆｅ、ＣｏまたはＮｉと、ＰｔまたはＰｄと、の合金が用いられ、例えばＦｅＰｔ、ＦｅＰｄ、ＣｏＰｔが挙げられる。人工格子では、Ｆｅ、ＣｏもしくはＮｉ元素、Ｃｒ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｒｕ、Ｏｓ、ＲｅもしくはＡｕの元素、またはそれらの合金が積層されたものが用いられ、例えばＣｏ／Ｐｄ、Ｃｏ／Ｐｔ、Ｃｏ／Ｒｕ等が用いられる。他にも、Ｔｂ、Ｄｙ、Ｇｄなどの遷移金属を含む合金材料、ＴｂＦｅ、ＴｂＣｏ、ＤｙＴｂＦｅＣｏ、ＴｂＣｏＦｅ等も用いることができる。磁化参照層９の膜厚は、例えば約６ｎｍである。
【００１９】
磁化参照層９上には、磁化調整層１０が設けられる。磁化調整層１０は、磁化参照層９の磁化を所定の一方向に固定するために設けられる反強磁性膜である。磁化調整層１０には、例えば、Ｆｅ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｏｓ、ＩｒとＭｎとの合金であるＦｅＭｎ、ＮｉＭｎ、ＰｔＭｎ、ＰｄＭｎ、ＰｔＰｄＭｎ、ＲｕＭｎ、ＯｓＭｎ、ＩｒＭｎ、ＣｒＰｔＭｎ等が用いられる。磁化調整層１０の膜厚は、例えば約８ｎｍである。
【００２０】
磁化調整層１０上には、上部電極（またはキャップ層）１１が設けられる。上部電極１１としては、貴金属と遷移元素もしくは希土類元素の合金、例えばＲｕとＴａとの合金、または混合物層からなる膜が用いられる。上部電極１１の膜厚は、例えば約５ｎｍである。
【００２１】
また、上部電極１１として、酸化防止膜層（例えばＲｕとＴａ、ＲｕとＮｉ、ＲｕとＴｉ、ＩｒとＴｉなど）と導電性酸化物電極とを組み合わせてもよい。導電性酸化物膜として、ＲｕＯｘ、ＩｒＯｘなどの貴金属の酸化膜、ＳｒＲｕＯ３、ＬａＮｉＯ３などの複合酸化物系導電膜を用いることができる。導電性酸化物層はＲＩＥ、ＩＢＥなどでエッチング速度が遅いので、ＭＴＪ膜に対する選択比が向上する。これにより、ＭＴＪ素子のサイズばらつきを抑えることができ、その結果、ＭＴＪ素子の電気特性ばらつきを抑制することができる。
【００２２】
なお、本実施形態においては、下部電極２と上部電極１１との双方について、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または酸化防止膜層と導電性酸化物との組み合わせでそれぞれ構成する場合を取り挙げたが、加工性やコンタミネーションの影響力の相違から上部電極１１のみについて貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または酸化防止膜層と導電性酸化物との組み合わせで構成することとしてもよい。
【００２３】
図１に示す磁気抵抗効果素子１の構造は、下部電極２、磁化記憶層３、第１の金属層４、第１の界面磁性層５、非磁性層６、第２の界面磁性層７、第２の金属層８、磁化参照層９、磁化調整層１０、上部電極１１の順序で下層側から上層側へ積層した構造となっており、磁化記憶層３の磁化を精密に制御できるが、図２の変形例に示す磁気抵抗効果素子１００のように、下部電極２、磁化調整層１０、磁化参照層９、第２の金属層８、第１の界面磁性層５、非磁性層６、第２の界面磁性層７、第１の金属層４、磁化記憶層３、上部電極１１の順序で下層側から上層側へ積層した構造でもよい。この点は次に述べる実施形態２についても同様である。
【００２４】
（２）磁気抵抗効果素子の製造方法
次に、実施形態１に係る磁気抵抗効果素子１の製造方法について、磁気抵抗効果素子１を含む磁気ランダムアクセスメモリの製造方法を採り上げて以下に説明する。  
図３Ａ乃至図３Ｄは、図１に示す磁気抵抗効果素子を備える磁気ランダムアクセスメモリの製造方法を示す断面図である。
【００２５】
まず、図３Ａのように、半導体基板１２の表面層に素子分離溝ＴＲを形成し、絶縁膜、例えばシリコン酸化膜を素子分離溝ＴＲに埋め込むことにより、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造の素子分離絶縁膜１３を形成する。その後、ゲート絶縁膜１４およびゲート電極１５を形成する。その後、イオン注入およびアニーリングにより、ソース領域１６ａおよびドレイン領域１６ｂを形成し、選択トランジスタを形成する。以上の工程は既存の技術を用いることで実現可能である。
【００２６】
次に、図３Ｂのように、第１の絶縁膜１７として、例えばシリコン酸化膜をプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により全面に形成した後、ソース領域１６ａの一部が露出するようにフォトリソグラフィ法およびＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）にて開口ＯＰを形成する。
【００２７】
次に、スパッタ法またはＣＶＤ法により、この開口ＯＰ内にフォーミングガスの雰囲気下におけるＣＶＤにより全面にＷ膜を成膜する。さらに、このＷ膜をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により平坦化する。これによりシリコン酸化膜１７内にソース領域１６ａに連通する第１のコンタクトプラグ１８を形成する。ゲート電極１５は図示しないワードラインに接続される。また、ソース領域１６ａは図示しないビットラインに接続される。
【００２８】
次に、シリコン酸化膜１７および第１のコンタクトプラグ１８上にＣＶＤ法によりＣＶＤ窒化膜１９を全面に形成する。その後、ドレイン領域１６ｂに連通するコンタクトホールＣＨ１を形成し、Ｗ膜を成膜する。さらに、ＣＭＰによりＷ膜を平坦化することにより、第２のコンタクトプラグ２０を形成する。第２のコンタクトプラグ２０は、ドレイン領域１６ｂを磁気抵抗効果素子１に接続させるための引き出し線をなす。
【００２９】
次に、磁気抵抗効果素子１を形成する。以下、図４を参照して磁気抵抗効果素子１の形成方法について具体的に説明する。  
第２のコンタクトプラグ２０上に下部電極２として膜厚が約５ｎｍのＩｒ・Ｔａ合金層を形成する。下部電極２の材料には、他にもＰｔ、ＲｕとＴａ、Ｎｉ、Ｔｉ、Ｗなどの合金または混合物が用いられる。このように、下部電極２として貴金属と遷移元素もしくは希土類元素との合金または混合物を使用することにより、貴金属のみで構成した場合と比較して加工性に優れると共に、加工工程で残滓として残存する可能性が低く、コンタミネーションを防止することができる。
【００３０】
また、導電性酸化物で下部電極２を形成することもできる。導電性酸化物の具体例として、ＲｕＯｘ、ＩｒＯｘなどの貴金属の酸化膜、ＳｒＲｕＯ３、ＬａＮｉＯ３などの複合酸化物系導電膜などを挙げることができる。導電性酸化物で下部電極２を形成した場合は、上に形成される磁化記憶層３の配向性が向上する。また、Ｉｒ、Ｐｔ等の薄い貴金属膜と積層すると結晶化膜が得やすい。
【００３１】
次に、下部電極２上に磁化記憶層３として膜厚が約１ｎｍのＣｏＰｄ層を形成する。その後、磁化記憶層３上に拡散防止層３１として膜厚が約０．５ｎｍの例えばＴｉの層を形成する。拡散防止層３１の材料には、他にもＴａ、Ｖ、Ｙ、Ｚｒ、Ｙｂから選ばれる原子が用いられる。
【００３２】
次いで、第１の界面磁性層５を形成するために、拡散防止層３１上に、膜厚が約１ｎｍのアモルファス状のＣｏＦｅＢ層５を形成する。
【００３３】
次に、ＣｏＦｅＢ層５上に非磁性層６として膜厚が約１ｎｍの一部結晶状態のＭｇＯからなるトンネル膜を形成し、非磁性層６上に第２の界面磁性層７を形成するために、膜厚が約１ｎｍのアモルファス状のＣｏＦｅＢ層７を形成する。
【００３４】
次に、ＣｏＦｅＢ層７上にＴｉを堆積して膜厚が約０．５ｎｍの第２の金属層３２を形成し、その上に磁化参照層９として膜厚が約６ｎｍのＦｅＰｄ層を形成する。第２の金属層３２は、Ｔｉの他にもＴａ、Ｖ、Ｙ、Ｚｒ、Ｙｂから選ばれる原子を含む。
【００３５】
次に、磁化参照層９上に磁化調整層１０として膜厚が約８ｎｍのＣｏＰｄ層を形成し、磁化調整層１０上に上部電極１１として膜厚が約５ｎｍのＲｕＴａ合金層を形成する。
【００３６】
このように、上部電極１１として貴金属と遷移元素もしくは希土類元素との合金または混合物を使用することにより、貴金属のみで構成した場合と比較して加工性に優れると共に、加工工程で残滓として残存する可能性が低く、コンタミネーションを防止することができる。
【００３７】
上部電極１１の材料には、他にもＩｒとＴａ、ＲｕとＮｉ、ＲｕとＴｉ等が用いられる。貴金属と遷移元素もしくは希土類元素との合金または混合物を使用することにより、貴金属のみで構成した場合と比較して加工性に優れると共に、加工工程で残滓として残存する可能性が低く、コンタミネーションを防止することができる。これにより、安定して動作可能な磁気抵抗効果素子が提供される。なお、上部電極１１は、磁化調整層１０を形成することなく、磁化参照層９の直上に形成してもよい。
【００３８】
以上の製造工程を経て磁気抵抗効果素子１を構成する各層が形成される。なお、磁気抵抗効果素子１を構成する各層の積層順序は、上記順序に限られるものではなく、下部電極２、磁化調整層１０、磁化参照層９、第１の金属層３１、第１のＣｏＦｅＢ層５、非磁性層６、第２のＣｏＦｅＢ層７、第２の金属層３２、磁化記憶層３、上部電極１１の順に積層してもよい。
【００３９】
以上の工程において、下部電極２、磁化記憶層３、第１の金属層３１、第１のＣｏＦｅＢ層５、非磁性層６、第２のＣｏＦｅＢ層７、第２の金属層３２、磁化参照層９、磁化調整層１０、上部電極１１は、例えばスパッタ法を用いて形成することができる。
【００４０】
次に、真空中において３００℃〜３５０℃で１時間程度アニーリングを行う。これにより、非磁性層６を構成するＭｇＯ膜の結晶性が促進されるとともに、アニーリングによって第１のＣｏＦｅＢ層５および第２のＣｏＦｅＢ層７からＢが第１および第２の金属層３１，３２へそれぞれ排出され、ＣｏＦｅ結晶となってそれぞれ第１および第２の界面磁性層５，７となる。このアニーリングは窒素雰囲気下において行ってもよい。また、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）により、真空中において４００℃で１０〜３０秒程度ランプアニーリングを行ってもよい。
【００４１】
このアニーリングにより、磁化記憶層３および磁化参照層９を構成する原子、例えばＰｄ原子と、第１の金属層３１および第２の金属層３２を構成する原子、例えばＴｉ原子が合金を形成してそれぞれ第１の金属層４および第２の金属層８となる（図１参照）。これにより、これらの原子の非磁性層６への拡散を抑制することができ、熱処理後においても安定して動作が可能な磁気抵抗効果素子１を得ることができる。
【００４２】
以上により形成した磁気抵抗効果素子１の構造に対して、第２のコンタクトプラグ２０上の磁気抵抗効果素子１を残すように導電性酸化物からなるハードマスクＨＭを形成し、リソグラフィ法およびＩＢＥ（Ｉｏｎ  Ｂｅａｍ  Ｅｔｃｈｉｎｇ）またはＲＩＥにより上部電極１１、磁化調整層１０、磁化参照層９、第２の金属層８、第２の界面磁性層７、非磁性層６、第１の界面磁性層５、第１の金属層４、磁化記憶層３、下部電極２をエッチングにより加工する。ここでハードマスクＨＭとして用いる導電性酸化物の具体例は、ＲｕＯｘ、ＩｒＯｘなどの貴金属の酸化膜、ＳｒＲｕＯ３、ＬａＮｉＯ３などの複合酸化物系導電膜などを挙げることができる。ただし、酸化物のため、接する膜が少なくとも貴金属を含む層とすることが望ましい。導電性酸化物ハードマスクはＩＢＥなどに対して高い選択比をとることができ、素子の加工性に優れた機能を発揮する。
【００４３】
このように、ハードマスクＨＭについても貴金属と遷移元素もしくは希土類元素との合金もしくは混合物または導電性酸化物を使用することにより、貴金属のみで構成した場合と比較して加工性に優れると共に、加工工程で残滓として残存する可能性が低く、コンタミネーションを防止することができる。これにより、安定して動作可能な磁気抵抗効果素子が提供される。
【００４４】
ただし、非磁性層６として用いられる、例えばＭｇＯ膜が薄い場合は、磁気抵抗効果素子１には貴金属などが用いられているため、エッチングによって非磁性層６の側面へ残渣が付着し、磁気抵抗効果素子１にリーク電流が生じるおそれがある。そのため、非磁性層６の部分についてはテーパ角を制御する必要がある。このテーパ角は８０度以上が望ましく、特に８５度以上が望ましい。
【００４５】
次に、酸素または水素の拡散の防止層（図示せず）をＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）、ＣＶＤまたはＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）の方法により形成する。この防止膜には、例えばＳｉＮ、ＡｌＯｘ等のものを使用することができる。
【００４６】
次に、図３Ｃに示すように、ＣＶＤ法により、磁気抵抗効果素子１を覆うようにＣＶＤ窒化膜１９上に第２の絶縁膜として、例えばシリコン酸化膜２１を形成する。  
次に、磁気抵抗効果素子１の上部電極１１に接続する第３のコンタクトプラグ２２、および、第２のコンタクトプラグ１８に接続する第４のコンタクトプラグ２３を形成する。これは、シリコン酸化膜２１をリソグラフィ法およびＲＩＥにより加工し、コンタクトホールＣＨ２，ＣＨ３を形成した後に、Ａｌを埋め込み、ＣＭＰ処理することにより形成する。
【００４７】
次に、シリコン酸化膜２１、第３のコンタクトプラグ２２および第４のコンタクトプラグ２３上にシリコン酸化膜２４を形成する。その後、リソグラフィ法およびＲＩＥを用いて、シリコン酸化膜２４を、第３のコンタクトプラグ２２および第４のコンタクトプラグ２３が露出するように加工し、第１の配線２５、２６を形成するための溝ＴＲ２を形成する。その後、溝ＴＲ２にＡｌを埋め込み、ＣＭＰ処理をすることにより、第１の配線２５、２６を形成する。
【００４８】
次に、図３Ｄに示すように、シリコン酸化膜２４および第１の配線２５、２６上に絶縁膜２７を形成する。さらに、リソグラフィ法およびＲＩＥにより絶縁膜２７を第１の配線２５が露出するように加工し、ビアホールＶＨを形成する。その後、このビアホールＶＨにＡｌを埋め込み、ＣＭＰ処理することによってビアプラグ２８を形成する。
【００４９】
次に、絶縁膜２７およびビアプラグ２８上にシリコン酸化膜２９を形成する。その後、リソグラフィ法およびＲＩＥによってシリコン酸化膜２９をビアプラグ２８が露出するように加工し、溝ＴＲ３を形成する。さらに、この溝ＴＲ３にＡｌを埋め込みＣＭＰ処理をすることによって第２の配線３０を形成する。  
なお、ダマシンプロセスを用いてＣｕ配線を施してもよい。この場合はＳｉＮ、Ｔａ、ＴａＮ、Ｒｕ、Ｃｕなどのバリア膜、シード層を形成し、Ｃｕめっきによる埋め込みプロセスにより配線する。  
以上の工程により、実施形態１による磁気抵抗効果素子を含む磁気ランダムアクセスメモリが提供される。  
なお、本実施形態では、第１の金属層４および第２の金属層８を設けることを前提に説明したが、第１の金属層４および第２の金属層８の一方を設けなくてもよい。この場合、磁気ランダムアクセスメモリの製造工程を少なくすることで、製造コストを抑えることができる。
【００５０】
拡散防止層５４，５８はまた、上記アニーリングにおいて、磁化記憶層３および磁化参照層９を構成する原子、例えばＰｄ原子の非磁性層６への拡散を抑制するので、熱処理後においても安定して動作が可能な磁気抵抗効果素子１を得ることができる。
【００５１】
本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００５２】
１，１００…磁気抵抗効果素子、２…下部電極、３…磁化記憶層、４…第１の金属層、５…第１の界面磁性層、６…非磁性層、７…第２の界面磁性層、８…第２の金属層、９…磁化参照層、１０…磁化調整層、１１…上部電極（またはキャップ層）、１２…半導体基板、ＨＭ…ハードマスク
【図１】
2013012681.tif 000003
【図２】
2013012681.tif 000004
【図３Ａ】
2013012681.tif 000005
【図３Ｂ】
2013012681.tif 000006
【図３Ｃ】
2013012681.tif 000007
【図３Ｄ】
2013012681.tif 000008
【図４】
2013012681.tif 000009
【図５Ａ】
2013012681.tif 000010
【図５Ｂ】
2013012681.tif 000011