(57)【要約】装置が提供される。装置は、基準信号（VREF）を生成するように構成された較正回路（２００）と、その基準信号に基づいて、プロセス又は条件変動にわたって、較正されたトランスコンダクタンスで動作するように各々構成されている少なくとも１つの差動回路とを含む。較正回路（２００）は、少なくとも１つの差動回路から独立して基準信号（VREF）を生成するように構成され得る。少なくとも１つの差動回路を動作するための方法が提供される。方法は、基準信号（VREF）を生成することと、その基準信号に基づいて、プロセス又は条件変動にわたって、較正されたトランスコンダクタンス又はゲインで少なくとも１つの差動回路を動作することとを含む。基準信号（VREF）は、少なくとも１つの差動回路から独立して生成され得る。【選択図】  図２
2018504842.tif 000002
【特許請求の範囲】
【請求項１】
装置であって、
基準信号を生成するように構成された較正回路と、
前記基準信号に基づいて、プロセス又は条件変動にわたって、較正されたトランスコンダクタンスで動作するように各々構成されている少なくとも１つの差動回路と
を備え、
前記較正回路は、前記少なくとも１つの差動回路から独立して前記基準信号を生成するように更に構成される、装置。
【請求項２】
前記少なくとも１つの差動回路の各々は、差動対のトランジスタを備え、前記少なくとも１つの差動回路の各々は、前記基準信号に基づいて、そのそれぞれの差動対のトランジスタについてテール電流を生成するように更に構成される、請求項１に記載の装置。
【請求項３】
前記較正回路は、前記基準信号をフィードバックし、前記フィードバックに基づいて前記基準信号を調整するように更に構成される、請求項１に記載の装置。
【請求項４】
前記較正回路は、第１の基準電流と第２の基準電流とに基づいて前記基準信号を生成するように更に構成される、請求項３に記載の装置。
【請求項５】
前記較正回路は、前記フィードバックに基づいてテール電流を生成するように構成された演算トランスコンダクタンス増幅器（ＯＴＡ）を更に備える、請求項３に記載の装置。
【請求項６】
前記較正回路は、基準電流を基準電圧へと変換するように構成された回路を更に備え、前記ＯＴＡは、前記基準電圧に基づいて出力を生成するように更に構成される、請求項５に記載の装置。
【請求項７】
前記較正回路は、前記プロセス又は条件変動にわたって前記基準電圧を一定に保つように更に構成される、請求項６に記載の装置。
【請求項８】
前記較正回路は、前記ＯＴＡの前記出力に基づく電圧と第２の基準電圧と比較するように構成された演算増幅器を更に備え、前記較正回路は、前記比較に基づいて前記基準信号を生成するように構成される、請求項７に記載の装置。
【請求項９】
前記第２の基準電圧は、第２の基準電流に基づき、前記第２の基準電流は、前記プロセス又は条件変動にわたって一定である、請求項８に記載の装置。
【請求項１０】
少なくとも１つの差動回路を動作するための方法であって、
基準信号を生成することと、
前記基準信号に基づいて、プロセス又は条件変動にわたって、較正されたトランスコンダクタンスで前記少なくとも１つの差動回路を動作することと
を備え、
前記基準信号は、前記少なくとも１つの差動回路から独立して生成される、方法。
【請求項１１】
前記少なくとも１つの差動回路の各々は、差動対のトランジスタを備え、前記少なくとも１つの差動回路は、前記基準信号に基づいた前記差動対のトランジスタを介したテール電流で動作される、請求項１０に記載の方法。
【請求項１２】
前記基準信号のフィードバックに基づいて前記基準信号を調整することを更に備える、請求項１０に記載の方法。
【請求項１３】
前記基準信号は、第１の基準電流と第２の基準電流とに基づいて生成される、請求項１２に記載の方法。
【請求項１４】
前記基準信号は、前記フィードバックに基づいてテール電流を有する演算トランスコンダクタンス増幅器（ＯＴＡ）を使用して生成される、請求項１２に記載の方法。
【請求項１５】
前記基準信号を前記生成することは、
基準電流を基準電圧へと変換することと、
前記基準電圧に基づいて、前記ＯＴＡによって出力を生成することと
を更に備える、請求項１４に記載の方法。
【請求項１６】
前記基準信号を前記生成することは、前記プロセス又は条件変動にわたって前記基準電圧を一定に保つことを更に備える、請求項１５に記載の方法。
【請求項１７】
前記基準信号を前記生成することは、
前記ＯＴＡの前記出力に基づいた電圧と第２の基準電圧とを比較することを更に備え、前記基準信号は、前記比較に基づく、
請求項１６に記載の方法。
【請求項１８】
前記第２の基準電圧は、第２の基準電流に基づき、前記第２の基準電流は、前記プロセス又は条件変動にわたって一定である、請求項１７に記載の方法。
【請求項１９】
装置であって、
基準信号を生成するように構成された較正回路と、
前記基準信号に基づいて、プロセス又は条件変動にわたって、較正されたゲインで動作するように各々構成されている少なくとも１つの差動回路と
を備える装置。
【請求項２０】
前記較正回路は、前記少なくとも１つの差動回路からフィードバックを受けることなく、前記基準信号を生成するように構成される、請求項１９に記載の装置。
【請求項２１】
前記少なくとも１つの差動回路の各々は、差動対のトランジスタを備え、前記少なくとも１つの差動回路の各々は、前記基準信号に基づいて前記差動対のトランジスタについてテール電流を生成するように更に構成される、請求項２０に記載の装置。
【請求項２２】
前記較正回路は、前記基準信号をフィードバックし、前記フィードバックに基づいて前記基準信号を調整するように更に構成される、請求項２０に記載の装置。
【請求項２３】
前記較正回路は、基準電圧に基づいて前記基準信号を生成し、前記プロセス又は条件変動にわたって前記基準電圧を一定に保つように更に構成される、請求項２０に記載の装置。
【請求項２４】
前記基準電圧は、基準電流に基づき、前記較正されたゲインは、前記基準電流に比例する、請求項２３に記載の装置。
【請求項２５】
少なくとも１つの差動回路を動作するための方法であって、
基準信号を生成することと、
前記基準信号に基づいて、プロセス又は条件変動にわたって、較正されたゲインで前記少なくとも１つの差動回路を動作することと
を備える方法。
【請求項２６】
前記基準信号は、前記少なくとも１つの差動回路からフィードバックを受けることなしに生成される、請求項２５に記載の方法。
【請求項２７】
前記少なくとも１つの差動回路の各々は、差動対のトランジスタを備え、前記少なくとも１つの差動回路は、前記基準信号に基づいた前記差動対のトランジスタを介したテール電流で動作される、請求項２６に記載の方法。
【請求項２８】
前記基準信号のフィードバックに基づいて前記基準信号を調整することを更に備える、請求項２６に記載の方法。
【請求項２９】
前記基準信号を前記生成することは、基準電圧に基づき、前記プロセス又は条件変動にわたって前記基準電圧を一定に保つことを更に備える、請求項２８に記載の方法。
【請求項３０】
前記基準電圧は、基準電流に基づき、前記較正されたゲインは、前記基準電流に比例する、請求項２９に記載の方法。
【発明の詳細な説明】
【関連出願への相互参照】
【０００１】
[0001]本願は、全体が参照により本明細書に明確に組み込まれる、２０１５年１月１２日に出願された「METHODS AND APPARATUS FOR CALIBRATING FOR TRANSCONDUCTANCE OR GAIN OVER PROCESS OR CONDITION VARIATIONS IN DIFFERENTIAL CIRCUITS」と題する米国特許出願第１４／５９５，１０６号の利益を主張する。
【技術分野】
【０００２】
[0002]本開示は一般に、電子回路に関し、より具体的には、差動回路のトランスコンダクタンス又はゲインを較正するための装置及び方法に関する。
【背景技術】
【０００３】
[0003]差動論理ファミリは、ワイヤレス通信のための装置及びプロセッサにおいて人気を得ている。タブレットコンピュータ及び携帯電話のようなワイヤレス装置は、特定の利点により差動論理回路を利用するプロセッサを採用し得る。差動論理ファミリの例には、共通モード論理（ＣＭＬ）及び低電圧差動信号（ＬＶＤＳ）回路（例えば、ゲート）が含まれ得る。
【０００４】
[0004]これらの差動回路は、例えば、限られた電圧振幅での高速データ通信といった利点をもたらす。これらの差動回路は、シリアライザ／デシリアライザ（ＳｅｒＤｅｓ）インターフェースのようなアプリケーションに適しているだろう。
【０００５】
[0005]差動回路を採用するための１つの設計課題は、（電圧及び／又は温度の変動、総称してＰＶＴ変動、のような）プロセス又は条件変動にわたってこれらの回路を動作することである。
【発明の概要】
【０００６】
[0006]装置の態様が提供される。装置は、基準信号を生成するように構成された較正回路と、基準信号に基づいて、プロセス又は条件変動にわたって、較正されたトランスコンダクタンスで動作するように各々構成されている少なくとも１つの差動回路とを含む。較正回路は、少なくとも１つの差動回路から独立して基準信号を生成するように構成され得る。
【０００７】
[0007]少なくとも１つの差動回路を動作するための方法の態様が提供される。方法は、基準信号を生成することと、基準信号に基づいて、プロセス又は条件変動にわたって、較正されたトランスコンダクタンスで少なくとも１つの差動回路を動作することとを含む。基準信号は、少なくとも１つの差動回路から独立して生成され得る。
【０００８】
[0008]別の装置の態様が提供される。装置は、基準信号を生成するように構成された較正回路と、基準信号に基づいて、プロセス又は条件変動にわたって、較正されたゲインで動作するように各々構成されている少なくとも１つの差動回路とを含む。
【０００９】
[0009]少なくとも１つの差動回路を動作するための別の方法の態様が提供される。方法は、基準信号を生成することと、基準信号に基づいて、プロセス又は条件変動にわたって、較正されたゲインで少なくとも１つの差動回路を動作することとを含む。
【００１０】
[0010]装置及び方法の様々な態様が、実例として示され、説明される、以下の詳細な説明から、装置及び方法の他の態様が当業者には容易に明らかとなるであろうことが理解される。認識されるであろうように、これらの態様は、他の及び異なる形式で実現され得、その幾つかの詳細は、様々な他の点で修正が可能である。従って、図面及び詳細な説明は、実際、限定的なものではなく実例となるものであるとみなされるべきである。
【図面の簡単な説明】
【００１１】
【図１】[0011]図１は、差動回路の例示的な実施形態の概略図である。
【図２】[0012]図２は、差動回路のための基準信号を生成する較正回路の例示的な実施形態の概略図である。
【図３】[0013]図３は、較正回路の例示的な実施形態の動作のフローチャートである。
【図４】[0014]図４は、較正回路の別の例示的な実施形態の動作のフローチャートである。
【発明の詳細な説明】
【００１２】
[0015]添付の図面に関連して以下に示される詳細な説明は、様々な構成の説明を意図したものであり、本明細書において説明される概念が実施され得る唯一の構成を表すことを意図したものではない。詳細な説明は、様々な概念の完全な理解を提供するために特定の詳細を含む。しかしながら、これらの概念がこれらの特定の詳細なしに実施され得ることは当業者には明らかになるであろう。幾つかの事例では、そのような概念を曖昧にしないために、周知の構造及び構成要素はブロック図の形式で示される。
【００１３】
[0016]「装置」という用語は、任意の集積回路若しくはシステム又は集積回路若しくはシステムの任意の部分（例えば、集積回路又はシステムの一部に存在する構成要素、回路、等）を含むと解釈されるものとする。「装置」という用語はまた、集積回路若しくはシステムが他の集積回路またはシステム（例えば、ビデオカード、マザーボード、等）と組み合わせられている任意の中間生成物又は任意の最終生成物（例えば、モバイル電話、携帯情報端末（ＰＤＡ）、デスクトップコンピュータ、ラップトップコンピュータ、パームサイズのコンピュータ、タブレットコンピュータ、ワークステーション、ゲーム機器、メディアプレーヤ、コンピュータベースのシミュレータ、等）を含むと解釈されるものとする。「方法」という用語は、任意の集積回路若しくはシステム又は集積回路若しくはシステムの任意の部分か、任意の中間生産物若しくは最終生産物の動作又は任意のステップ、プロセス、アルゴリズム、等、又はそのような集積回路若しくはシステム（又は、その一部）、中間生産物又は最終生産物によって実行されるそれらの任意の組み合わせを含むと同様に解釈されるものとする。
【００１４】
[0017]「例示的」という用語は、本明細書では、例、事例又は実例としての役割を果たす、という意味で使用される。「例示的」として本明細書で説明される任意の実施形態は、必ずしも、他の実施形態よりも有利である、又は好ましいと解釈されるべきではない。同様に、装置又は方法の「実施形態」という用語は、本発明の全ての実施形態が、説明される構成要素、構造、特徴、機能性、プロセス、利点、利益又は動作モードを含むことを必要とするものではない。
【００１５】
[0018]「接続された」、「結合された」という用語又はそれらの変形は、２つ以上の要素間の直接的又は間接的のうちの何れかの任意の接続又は結合を意味し、互いに「接続された」又は「結合された」２つの要素間の１つ又は複数の中間要素の存在を包含することができる。要素間の結合又は接続は、物理的、論理的又はその組み合わせであり得る。本明細書で使用される場合、２つの要素は、１つ又は複数のワイヤ、ケーブル及び／又はプリント電気接続を使用して、並びに、幾つかの非限定的且つ非包括的な例として、無線周波数領域、マイクロ波領域及び（可視及び不可視の両方の）光領域において波長を有する電磁エネルギのような電磁エネルギを使用して、互いに「接続される」又は「結合される」とみなされ得る。
【００１６】
[0019]例えば、「第１の」、「第２の」、等の呼称を用いた、本明細書における要素への何れの参照も、一般に、これら要素の数も順序も限定しない。むしろ、これら呼称は、本明細書では、２つ以上の要素又は１つの要素の複数の事例を区別する便利な方法として使用される。故に、第１の要素及び第２の要素の参照は、２つ要素のみが用いられる得ることも、第１の要素が第２の要素に先行しなければならないことも意味しない。信号の参照は、信号を搬送する基礎信号線（例えば、ＩＣ上の金属線）を参照され得る。抵抗器の参照は、同様に、上記抵抗器の抵抗を指すために使用され得る。
【００１７】
[0020]本明細書で使用される場合、単数形「a」、「an」及び「the」は、文脈が別途明確に示さない限り、複数形も含むことを意図している。「備える」、「備えている」、「含む」及び／又は「含んでいる」という用語は、本明細書で使用される場合、述べられる特徴、整数、ステップ、動作、要素及び／又は構成要素の存在を特定するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素及び／又はそれらのグループの存在又は追加を妨げないことが更に理解されるだろう。
【００１８】
[0021]１つ又は複数の差動回路を較正するための基準信号を生成するように構成された較正回路のための装置及び方法の様々な態様が提示されるであろう。差動回路の例は、データバッファ、電源縮退抵抗−容量イコライザ（source-degenerated resistance-capacitance equalizer）及び決定フィードバックイコライザのための入力バッファ、のような高速バックプレーンアプリケーションにおいて広く使用され得る、差動対のトランジスタを組み込んでいるＣＭＬバッファである。ＣＭＬバッファの出力負荷抵抗は、ＰＶＴ変動にわたって一定となるように較正され得る。しかしながら、差動対のトランスコンダクタンスがＰＶＴ変動に伴って変動し得るため、ＣＭＬバッファのゲインは依然として変動し得る。変動するゲインにより、到来する信号は、予想不可能なゲインで増幅され得る。到来する信号が次の段のために適切に処理されるために、必要以上の設計努力又はトレードオフが必要とされ得る。装置及び方法の様々な態様は、電力、面積及び回路複雑性の観点からグローバルに複数のＣＭＬバッファの性能を効率的に較正するために提示され得る。
【００１９】
[0022]当業者であれば、本開示全体にわたって提示される様々な態様がそれに限定されないことを容易に認識するであろう。例えば、提示される特徴は、概して、ＬＶＤＳ論理ゲート及び差動論理回路に適用可能であり得る。更に、差動論理ゲート又は回路は、バッファ及び／又はＳｅｒＤｅｓアプリケーションに限定されない。従って、提示される装置又は方法のための特定のアプリケーションの全ての参照は、装置又は方法の例示的な態様を、そのような態様が広い差のアプリケーションを有し得るとの理解の下で、例示することのみを意図している。
【００２０】
[0023]図１は、差動回路の例示的な実施形態の概略図である。差動回路は、例えば、ＣＭＬバッファ１１０と、連続時間線形イコライザ（ＣＴＬＥ）１２０とを含む。ＣＭＬバッファ１１０は、ＣＴＬＥ１２０にデータを供給する。例示的な実施形態では、ＣＭＬバッファ１１０及びＣＴＬＥ１２０は、差動回路の例であり、それらの各々は、差動対のトランジスタを組み込んでいる。一例では、ＣＭＬバッファ１１０及びＣＴＬＥ１２０は、ＳｅｒＤｅｓアプリケーションに適している。
【００２１】
[0024]ＣＭＬバッファ１１０は、Ｎ型トランジスタＭＮ１及びＭＮ２を含む差動対のトランジスタ１１２を含む。差動対のトランジスタ１１２は、差動入力ＩＮ＋及びＩＮ−を受ける。プルダウントランジスタＭＮ３は、基準信号ＶＲＥＦに基づいてテール電流ＩＴＡＩＬを生成する。例示的な実施形態では、基準信号ＶＲＥＦは、テール電流ＩＴＡＩＬを制御するバイアス電圧である。テール電流ＩＴＡＩＬは、ＶＳＳ、即ち接地に放電される。当技術分野で知られているように、トランスコンダクタンス、即ちｇｍは、差動入力ＩＮ＋及びＩＮ−の電流ゲインとして特徴付けられ得る。Ｎ型トランジスタＭＮ１及びＭＮ２の各々は、トランスコンダクタンスと差動入力ＩＮ＋及びＩＮ−とに基づいてテール電流ＩＴＡＩＬの一部をドライブする。ＣＭＬバッファ１１０は、電源ＶＤＤ（例えば、電圧源ＶＤＤ）に結合された負荷抵抗器Ｒ１及びＲ２を含み、出力電圧ＯＵＴ１１０＋及びＯＵＴ１１０−は、Ｎ型トランジスタＭＮ１及びＭＮ２を通って流れる電流と抵抗器Ｒ１及びＲ２の抵抗とに基づいて生成される。ＣＭＬバッファ１１０のゲイン（例えば、電圧ゲイン）は、出力電圧ＯＵＴ１１０＋及びＯＵＴ１１０−と差動入力ＩＮ＋及びＩＮ−との比であり得る。
【００２２】
[0025]この例では、ＣＭＬバッファ１１０は、プリント基板上のトレース１９０及び１９２を介して出力電圧ＯＵＴ１１０＋及びＯＵＴ１１０−をドライブする。ＣＴＬＥ１２０は、差動入力ＩＮ１２０＋及びＩＮ１２０−としてＣＭＬバッファ１１０の出力電圧を受ける。ＣＴＬＥ１２０は、Ｎ型トランジスタＭＮ４及びＭＮ５を含む差動対のトランジスタ１２２と、電源ＶＤＤに結合された負荷抵抗器Ｒ３及びＲ４とを含む。ＣＴＬＥ１２０は、基準信号ＶＲＥＦに基づいて、それぞれＮ型トランジスタＭＮ６及びＭＮ７を介してテール電流ＩＴＡＩＬ１２０ａ及びＩＴＡＩＬ１２０ｂを生成する。テール電流ＩＴＡＩＬ１２０ａ及びＩＴＡＩＬ１２０ｂは、ＶＳＳ、即ち接地に放電される。ＣＴＬＥ１２０は、フィルタ機能を供給するためのキャパシタＣ１２０と抵抗器Ｒ１２０とを更に含む。ＣＴＬＥ１２０は、人物または当技術分野における波の技術の知識に従って、均等にされた出力ＯＵＴ１２０＋及びＯＵＴ１２０−を供給する。ＣＴＬＥ１２０は、上述したように、トランスコンダクタンス（即ち、ｇｍ）と、電圧ゲインとを有し得る。
【００２３】
[0026]図２は、（ＣＭＬバッファ１１０及びＣＴＬＥ１２０のような）差動回路のための基準信号を生成する較正回路２００の例示的な実施形態の概略図である。例示的な実施形態では、基準信号は、ＣＭＬバッファ１１０及びＣＴＬＥ１２０（又は、他のタイプの差動回路）に供給されるＶＲＥＦである。較正回路２００は、ＣＭＬバッファ１１０及びＣＴＬＥ１２０から任意のフィードバックを受けることなくＣＭＬバッファ１１０及びＣＴＬＥ１２０に供給される基準信号ＶＲＥＦを生成する手段を提供する。故に、較正回路２００は、ＣＭＬバッファ１１０及びＣＴＬＥ１２０から独立して基準信号ＶＲＥＦを生成する。例として、そのような特徴は、較正回路２００が、複数のフィードバックを管理する必要なしに、基準信号ＶＲＥＦを生成すること及び複数の差動回路にそれを供給することを可能にする。更に、複数のフィードバックを経路付けすることの複雑性が排除される。
【００２４】
[0027]図１で説明したように、ＣＭＬバッファ１１０又はＣＴＬＥ１２０のような差動回路は、受けた基準信号ＶＲＥＦに基づいて、較正されたトランジスタ又は較正されたゲインで動作する手段を提供する。例えば、基準信号ＶＲＥＦは、ＣＭＬバッファ１１０又はＣＴＬＥ１２０におけるテール電流の生成を制御し、従って、ＣＭＬバッファ１１０又はＣＴＬＥ１２０のトランスコンダクタンス及びゲインは、基準信号ＶＲＥＦによって、又はそれに基づいて、制御され得る。基準信号ＶＲＥＦを較正することで、較正回路２００は、較正されたトランスコンダクタンス又はゲインで動作するように、ＣＭＬバッファ１１０又はＣＴＬＥ１２０に影響を及ぼし得る。故に、ＣＭＬバッファ１１０又はＣＴＬＥ１２０は、基準信号ＶＲＥＦに基づいて、較正されたトランスコンダクタンス又はゲインで動作するように構成され得る。これらの特徴は、以下でより詳細に説明される。
【００２５】
[0028]較正回路２００は、演算トランスコンダクタンス増幅器（ＯＴＡ）２１０を含む。ＯＴＡ２１０は、基準信号ＶＲＥＦのフィードバックを受ける手段を提供し、較正回路２００は、基準信号ＶＲＥＦの受けたフィードバックに基づいて基準信号ＶＲＥＦを生成する。ＯＴＡ２１０は、差動対のトランジスタＭＮ２１及びＭＮ２２（両方ともＮ型トランジスタである）を含む。プルダウンＮ型トランジスタＭＮ２９は、一例では、基準信号ＶＲＥＦのフィードバックを受け、基準信号ＶＲＥＦに基づいてテール電流ＩＴＡＩＬ２１０を生成する手段を提供する。テール電流ＩＴＡＩＬ２１０は、差動対のトランジスタＭＮ２１及びＭＮ２２を通って流れ、ＶＳＳ又は接地に放電される。電源ＶＤＤ（例えば、電圧源）に結合されたＰ型トランジスタＭＰ２１及びＭＰ２２は、ＯＴＡ２１０に負荷を供給する。
【００２６】
[0029]較正回路２００は、抵抗器Ｒａ及びＲｂと電流源２１２とを更に含む。電流源２１２は、電流ＩＰを供給し、電圧ＶＩＮは、電流ＩＰと抵抗器Ｒｂの抵抗とに基づいて生成される。抵抗器Ｒｂは、電流ＩＰを電圧ＶＩＮに変換する手段（例えば、回路）を提供する。電流ＩＰは、基準信号ＶＲＥＦを生成する際に較正回路２００によって利用される基準電流の例である。電圧ＶＩＮは、基準信号ＶＲＥＦを生成する際に較正回路２００によって利用される基準電圧の例である。ＯＴＡ２１０（例えば、差動対ＭＮ２１及びＭＮ２２）は、電圧ＶＩＮを受け、Ｐ型トランジスタＭＰ２１及びＮ型トランジスタＭＮ２１を介して電流Ｉ２１を、Ｐ型トランジスタＭＰ２２及びＮ型トランジスタＭＮ２２を介して電流Ｉ２２を生成する。電流Ｉ２１及び電流Ｉ２２は、ＯＴＡ２１０の出力であり、当技術分野において知られているようにテール電流ＩＴＡＩＬ２１０に基づく、ＯＴＡ２１０のトランスコンダクタンスに基づいて生成される。
【００２７】
[0030]電圧Ｖ１は、以下に提示されるように、電流Ｉ２１及び電流Ｉ２２に基づいて（従って、ＯＴＡ２１０の出力に基づいて）生成される。Ｐ型トランジスタＭＰ２３及びＭＰ２１は、電流ミラーを形成し、従って、Ｐ型トランジスタＭＰ２３及びＮ型トランジスタＭＮ２１を通って流れる電流Ｉ３は、電流Ｉ２１をミラーする。Ｎ型トランジスタＭＮ２３及びＭＮ２８は、電流ミラーを形成し、従って、ＭＮ２８を通って流れる電流Ｉ２８は、電流Ｉ３をミラーするか又はそれに等しい。Ｐ型トランジスタＭＰ２２及びＭＰ２２は、電流ミラーを形成し、従って、Ｐ型トランジスタＭＰ２２及びＮ型トランジスタＭＮ２２を通って流れる電流Ｉ２は、電流Ｉ２２をミラーする。電流Ｉ２は、電流Ｉ２８と、Ｎ型トランジスタＭＮ２４を通って流れる電流Ｉ２４とを含む。故に、電流Ｉ２４は、Ｉ２−Ｉ２８又はＩ２−Ｉ３として説明される。Ｎ型トランジスタＭＮ２４及びＭＮ２６は、電流ミラーを形成し、従って、ＭＮ２６を通って流れる電流Ｉ１は、電流Ｉ２４をミラーするか、又はそれに等しい。電圧Ｖ１は、抵抗器Ｒｃと電流Ｉ１（即ち、Ｉ２−Ｉ３又はＩ２２−Ｉ２１）とに基づいて決定される。故に、電圧Ｖ１は、ＯＴＡ出力Ｉ２２及びＩ２１に基づいて決定される。
【００２８】
[0031]電流源２１４は、抵抗器Ｒｄを通って流れる電流Ｉ０を生成する。電圧Ｖ０は、電流Ｉ０と抵抗器Ｒｄとに基づく。電流源２１２は、電流ＩＰを供給し、電圧ＶＩＮは、電流ＩＰと抵抗器Ｒｂの抵抗とに基づいて生成される。電流Ｉ０は、基準信号ＶＲＥＦを生成する際に較正回路２００によって利用される基準電流の例である。電圧Ｖ０は、基準信号ＶＲＥＦを生成する際に較正回路２００によって利用される基準電圧の例である。演算増幅器２２０は、電圧Ｖ１とＶ０とを比較し、ＣＭＬバッファ１１０及び／又はＣＴＬＥ１２０のような差動回路に基準信号ＶＲＥＦを出力する。基準信号ＶＲＥＦは、電流ＩＴＡＩＬ２１０（従って、ＯＴＡ２１０のトランスコンダクタンス）を制御するために、ＯＴＡ２１０のＭＮ２９にフィードバックされる。
【００２９】
[0032]上述したように、ＯＴＡ２１０は、小さい信号電圧低下ＶＩＮを、電流差分Ｉ１（即ち、Ｉ２−Ｉ３又はＩ２２−Ｉ２１）へと変換する。この電流差分は、抵抗（Ｒｃ）によって電圧Ｖ１に変換される。電圧Ｖ１は、演算増幅器２２０によって基準電圧Ｖ０と比較され、演算増幅器２２０は、この比較に基づいて基準信号ＶＲＥＦを生成する。基準信号ＶＲＥＦは、差動回路の各々においてテール電流を生成するために、バイアス電圧として差動回路（例えば、ＣＭＬバッファ１１０及び／又はＣＴＬＥ１２０）に供給される。基準信号ＶＲＥＦは、テール電流ＩＴＡＩＬ２１０を生成するために、バイアス電圧としてＯＴＡ２１０にフィードバックする。基準信号ＶＲＥＦのフィードバックは、較正回路２００が、ＰＶＴ変動のために基準信号ＶＲＥＦを較正することを可能にする。それによって、較正回路２００は、それらのテール電流を調整することで（例えば、基準信号ＶＲＥＦを調整することで）、ターゲットトランスコンダクタンス又はターゲット電圧ゲインで動作するように差動回路（例えば、ＣＭＬバッファ１１０及び／又はＣＴＬＥ１２０）を制御し得る。一例では、差動回路（例えば、ＣＭＬバッファ１１０及び／又はＣＴＬＥ１２０）のトランスコンダクタンスは、ＯＴＡ２１０のトランスコンダクタンスをミラーするように作られ得る。このように、較正回路２００は、ＯＴＡ２１０のための基準信号ＶＲＥＦ並びに基準信号ＶＲＥＦを受ける差動回路を較正する。これらの特徴は、以下で更に立証される。
【００３０】
[0033]例示的な実施形態では、電流ＩＰは、例えば、較正回路２００の外部に（off chip）位置するバンドギャップ電圧（Ｖｂｇ）源から生成され得る。この例は、立証するためだけに提供されており、本開示の範囲は、明らかに、それに限定されない。当技術分野で知られているように、バンドギャップ電圧Ｖｂｇは、ＰＶＴ変動にわたって一定である。この例では、電流ＩＰは、次の通りであり得る：
ＩＰ＝Ｖｂｇ／Ｒｏｎ−ｃｈｉｐ
ここで、抵抗Ｒｏｎ−ｃｈｉｐは、抵抗器Ｒｂを含む、抵抗のオンチップ部分である。抵抗器Ｒｂの抵抗がＰＶＴ変動に起因するため、電流ＩＰは同様に、ＰＶＴ変動にわたって変動する。抵抗器Ｒｂは、合計の抵抗Ｒｏｎ−ｃｈｉｐ（例えば、その一部）の比として供給され得る。故に、抵抗器Ｒｂの抵抗は、次のように表され得る：
Ｒｂ＝Ｋｂ×Ｒｏｎ−ｃｈｉｐ
ここで、Ｋｂは、定数（例えば、Ｒｏｎ−ｃｈｉｐに対するＲｂの比）である。
【００３１】
[0034]従って、電圧ＶＩＮは、ＩＰ×Ｒｂとして、又は（上に示されたＩＰ及びＲｂについての式を代入して）以下のように表され得る：
ＶＩＮ＝Ｋｂ×Ｖｂｇ
従って、電圧ＶＩＮは、ＰＶＴ変動にわたって一定のままであり得る。このように、較正回路２００は、ＰＶＴ変動にわたって電圧ＶＩＮを一定に保ち得る。
【００３２】
[0035]更に、ＯＴＡ２１０のゲイン（例えば、電圧ゲイン）は次のように表される：
ゲイン＝ｇＭＮ×ｇＭＰ
ここで、ｇＭＮは、Ｎ型トランジスタＭＮ２１及びＭＮ２２のトランスコンダクタンスを表し、ｇＭＰは、Ｐ型トランジスタＭＰ２１及びＭＰ２２のトランスコンダクタンスを表す。ＯＴＡ２１０の出力電圧ＶＯＵＴは、次のように表され得る：
ＶＯＵＴ＝ゲイン×ＶＩＮ
そして、ＯＴＡ２１０の出力電流ＩＯＵＴは、次のように表され得る：
ＩＯＵＴ＝ｇＭＰ×ＶＯＵＴ、又はその等価物、
ＩＯＵＴ＝ｇＭＰ×（ｇＭＮ／ｇＭＰ×ＶＩＮ）、又は、最終的に、
ＩＯＵＴ＝ｇＭＰ×Ｋｂ×Ｖｂｇ＝Ｉ２−Ｉ３＝Ｉ１
【００３３】
[0036]基準信号ＶＲＥＦは、ＯＴＡ２１０（ＭＮ２９）にフィードバックし、ＯＴＡ２１０は、電圧Ｖ０とＶ１とが等しいとき、安定化している。故に、
Ｉ１×Ｒｃ＝Ｉ０×Ｒｄであり、
ここで、Ｒｃ及びＲｄは次のように表され得る：
ＲＣ＝ＫＣ×Ｒｏｎ−ｃｈｉｐ及びＲｄ＝Ｋｄ×Ｒｏｎ−ｃｈｉｐ
換言すると、抵抗器Ｒｃ及びＲｄは、合計のオンチップ抵抗Ｒｏｎ−ｃｈｉｐの一部分として表され得、Ｋｃ及びＫｄは、その部分を表す定数である。
【００３４】
[0037]電流Ｉ１及びトランスコンダクタンスｇＭＮは、これを、次のように表され得る：
Ｉ１＝Ｋｄ／Ｋｃ×Ｉ０、及び
ｇＭＮ＝（Ｋｄ／Ｋｃ×Ｉ０）／（Ｋｂ×Ｖｂｇ）
【００３５】
[0038]１つの例示的な実施形態では、較正回路２００は、ＰＶＴ変動にわたって一定のトランスコンダクタンスｇＭＮを生成するために電流Ｉ０を利用し得る。ＰＶＴ変動にわたって一定の電流Ｉ０は、当技術分野において知られているように生成され得る。一例では、一定の電流Ｉ０は、ＰＶＴ変動にわたって一定となるように設計されたオフチップ抵抗Ｒｏｆｆ−ｃｈｉｐ及びバンドギャップ電圧Ｖｂｇを使用して生成され得る。結果として得られる電流Ｉ０
Ｉ０＝Ｖｂｇ／Ｒｏｆｆ−ｃｈｉｐ
は、同様に、ＰＶＴ変動にわたって一定である。一例では、比Ｋｄ／Ｋｃは、１／２に設定され得る。電流Ｉ０は、５０μＡに設定され得る。Ｋｂ×Ｖｂｇの値は、５０ｍＶに設定され得る。この例では、トランスコンダクタンスｇＭＮは、０．５ｍであり、ＰＶＴ変動にわたって一定の値である。
【００３６】
[0039]１つの例示的な実施形態では、電流Ｉ０は、ＰＶＴ変動について補償されないように生成され得る（例えば、電流Ｉ０は、ＰＶＴ変動にわたって変動する）。トランスコンダクタンスｇＭＮ（（Ｋｄ／Ｋｃ×Ｉ０）／（Ｋｂ×Ｖｂｇ））は同様に、Ｒｏｎ−ｃｈｉｐの抵抗がＰＶＴ変動にわたって変動するため、ＰＶＴ変動にわたって変動する。例示的な実施形態では、較正回路２００は、ＰＶＴ変動にわたって一定であるターゲットゲインで動作するように、ＣＭＬバッファ１１０のような差動回路に影響を与えるために基準信号ＶＲＥＦを利用し得る。ＣＭＬバッファ１１０のゲイン（ゲイン１１０）は、次の通りであり得る：
ゲイン１１０＝ｇＭＮ×ＲＬ
ここで、負荷抵抗器ＲＬは、図１の抵抗器Ｒ１又はＲ２であり得、抵抗Ｒｏｎ−ｃｈｉｐの一部となるように設計され得る。従って、ＩＰ×ＲＬは、ＰＶＴ変動にわたって定数であり得る。ゲイン１１０は、更に次の通りであり得る：
ゲイン１１０＝（Ｋｄ／Ｋｃ×ＩＰ×ＲＬ）／（Ｋｂ×Ｖｂｇ）
【００３７】
[0040]ＲＬの値は、抵抗Ｒｏｎ−ｃｈｉｐに比例し得る。ＩＰの値がＲｏｎ−ｃｈｉｐに基づいているため、ＩＰ×ＲＬの値は、ＰＶＴ変動にわたって一定であり得る。故に、ゲイン１１０の一態様は、ゲインが電流ＩＰに比例することを定める。上に示したように、ＣＭＬバッファ１１０のターゲットゲイン、ゲイン１１０、は、ＰＶＴ変動にわたって定数に較正され得る。一例では、Ｋｂ／Ｋｃの比は、１／２に設定され得る。ＩＰ×ＲＬの値は、２００ｍＶに設定され得る。ＶＩＮ（例えば、Ｋｂ×Ｖｂｇ）は、５０ｍＶに設定され得る。この例では、ゲイン１１０は、６ｄＢであり、ＰＶＴ変動にわたって一定である。
【００３８】
[0041]図３は、較正回路２００の例示的な実施形態の動作のフローチャート３００である。３０２において、基準信号が生成される。３０４において、少なくとも１つの差動回路が、基準信号に基づいて、プロセス又は条件変動にわたって、較正されたトランスコンダクタンスで動作する。図１を参照すると、ＣＭＬバッファ１１０及びＣＴＬＥ１２０は、差動対のトランジスタ（それぞれ１１２及び１２２）を各々組み込んでいる差動回路の例である。図２及び関連する記載を参照すると、較正回路２００は、回路の各々においてテール電流を生成するために差動回路（例えば、ＣＭＬバッファ１１０及び／又はＣＴＬＥ１２０）に供給され得る基準信号ＶＲＥＦを生成する回路の例である。差動回路の各々は、基準信号ＶＲＥＦに基づいて、ＰＶＴ変動にわたって一定の且つ較正されたトランスコンダクタンスで動作する。較正回路２００は、第１の基準電流ＩＰと第２の基準電流Ｉ０とに基づいて基準信号ＶＲＥＦを生成し得る。基準信号ＶＲＥＦは、出力を継続的に調整するために較正回路にフィードバックされ得る。較正回路２００は、基準信号ＶＲＥＦを生成する際に、差動回路から何れのフィードバックも受けず、従って、差動回路の動作から独立している。
【００３９】
[0042]３０６において、基準信号は、基準信号のフィードバックに基づいて調整される。較正回路２００は、基準信号のフィードバックに基づいてＯＴＡ２１０の動作により基準信号ＶＲＥＦを調整し得る。図２及び関連する記載を参照すると、ＯＴＡ２１０のトランジスタＭＮ２９は、基準信号ＶＲＥＦのフィードバックを受け、差動対のトランジスタＭＮ２１及びＭＮ２２を通って流れるテール電流ＩＴＡＩＬ２１０を生成する。ＯＴＡ２１０は、ＯＴＡ２１０のトランスコンダクタンスに基づいて出力Ｉ２１及びＩ２２を生成し、これは次に、前述したテール電流ＩＴＡＩＬ２１０に基づく。
【００４０】
[0043]一例では、較正回路２００は、第１の基準電流（例えば、ＩＰ）と第２の基準電流（例えば、Ｉ１）とに基づいて基準信号ＶＲＥＦを生成し得る。３０８において、基準電流は、基準電圧に変換され得る。図２及び関連する記載を参照すると、較正回路２００は、電流ＩＰ（例えば、基準電流又は第１の基準電流）を、入力電圧としてＯＴＡ２１０に供給される電圧ＶＩＮ（例えば、基準電圧）に変換するために抵抗器Ｒｂを利用する。３１０において、出力は、基準電圧に基づいてＯＴＡによって生成され得る。図２及び関連する記載を参照すると、ＯＴＡ２１０は、電圧ＶＩＮに基づいて、出力Ｉ２１及びＩ２２を生成する。
【００４１】
[0044]３１２において、基準電圧は、プロセス又は条件変動にわたって一定に保たれ得る。図２及び関連する記載を参照すると、電流源２１２は、電流ＩＰを供給し、電圧ＶＩＮは、電流ＩＰと抵抗器Ｒｂの抵抗とに基づいて生成される。電流ＩＰは、例えば、較正回路２００の外部に位置するバンドギャップ電圧（Ｖｂｇ）源から生成され得る。この例は、立証するためだけに提供されており、本開示の範囲は、明らかに、それに限定されない。当技術分野で知られているように、バンドギャップ電圧Ｖｂｇは、ＰＶＴ変動にわたって一定である。この例では、電流ＩＰは、次の通りであり得る：
ＩＰ＝Ｖｂｇ／Ｒｏｎ−ｃｈｉｐ
ここで、抵抗Ｒｏｎ−ｃｈｉｐは、抵抗器Ｒｂを含む、抵抗のオンチップ部分である。抵抗器Ｒｂの抵抗がＰＶＴ変動に起因するため、電流ＩＰは同様に、ＰＶＴ変動にわたって変動する。抵抗器Ｒｂは、合計の抵抗Ｒｏｎ−ｃｈｉｐ（例えば、その一部）の比として供給され得る。故に、抵抗器Ｒｂの抵抗は、次のように表され得る：
Ｒｂ＝Ｋｂ×Ｒｏｎ−ｃｈｉｐ
ここで、Ｋｂは、定数（例えば、Ｒｏｎ−ｃｈｉｐに対するＲｂの比）である。従って、電圧ＶＩＮは、ＩＰ×Ｒｂとして、又は（上に示されたＩＰ及びＲｂについての式を代入して）以下のように表され得る：
ＶＩＮ＝Ｋｂ×Ｖｂｇ
従って、電圧ＶＩＮは、ＰＶＴ変動にわたって一定のままであり得る。
【００４２】
[0045]３１４において、ＯＴＡの出力に基づく電圧と第２の基準電圧とが比較され得る。図２及び関連する記載を参照すると、演算増幅器２２０は、電圧Ｖ１を（第２の）基準電圧Ｖ０と比較し、基準信号ＶＲＥＦを出力として生成する。電圧Ｖ１は、電流Ｉ２１及び電流Ｉ２２に基づいて（従って、ＯＴＡ２１０の出力に基づいて）生成される。一例では、第２の基準電圧（例えば、電圧Ｖ０）は、プロセス又は条件変動にわたって一定であり得る第２の基準電流（例えば、電流Ｉ０）に基づき得る。
【００４３】
[0046]フローチャート３００に関連して説明されたプロセスは、少なくとも１つの差動回路が、較正されたゲインで動作するケースに適用され得る（例えば、ステップ３０４は、少なくとも１つの差動回路が、基準信号に基づいて、プロセス又は条件変動にわたって、較正されたゲインで動作することを定める）。較正されたゲインで少なくとも１つの差動回路を動作することに適用されるとき、第２の基準電流（例えば、電流Ｉ０）は、プロセス又は条件変動にわたって一定である必要はない（３１４）。
【００４４】
[0047]図４は、較正回路２００の別の例示的な実施形態の動作のフローチャート４００である。４０２において、基準信号が生成される。４０４において、少なくとも１つの差動回路が、基準信号に基づいて、プロセス又は条件変動にわたって、較正されたトランスコンダクタンスで動作する。図１を参照すると、ＣＭＬバッファ１１０及びＣＴＬＥ１２０は、差動対のトランジスタ（それぞれ１１２及び１２２）を各々組み込んでいる差動回路の例である。図２及び関連する記載を参照すると、較正回路２００は、回路の各々においてテール電流を生成するために差動回路（例えば、ＣＭＬバッファ１１０及び／又はＣＴＬＥ１２０）に供給され得る基準信号ＶＲＥＦを生成する回路の例である。差動回路の各々は、基準信号ＶＲＥＦに基づいて、ＰＶＴ変動にわたって一定の且つ較正されたトランスコンダクタンスで動作する。較正回路２００は、第１の基準電流ＩＰと第２の基準電流Ｉ０とに基づいて基準信号ＶＲＥＦを生成し得る。基準信号ＶＲＥＦは、出力を継続的に調整するために較正回路にフィードバックされ得る。較正回路２００は、基準信号ＶＲＥＦを生成する際に、差動回路から何れのフィードバックも受けず、従って、差動回路の動作から独立している。
【００４５】
[0048]４０６において、基準信号は、基準信号のフィードバックに基づいて調整される。較正回路２００は、基準信号のフィードバックに基づいてＯＴＡ２１０の動作により基準信号ＶＲＥＦを調整し得る。図２及び関連する記載を参照すると、ＯＴＡ２１０のトランジスタＭＮ２９は、基準信号ＶＲＥＦのフィードバックを受け、差動対のトランジスタＭＮ２１及びＭＮ２２を通って流れるテール電流ＩＴＡＩＬ２１０を生成する。ＯＴＡ２１０は、ＯＴＡ２１０のトランスコンダクタンスに基づいて出力Ｉ２１及びＩ２２を生成し、これは次に、前述したテール電流ＩＴＡＩＬ２１０に基づく。
【００４６】
[0049]一例では、較正回路２００は、基準電圧ＶＩＮに基づいて基準信号ＶＲＥＦを生成し得、これは次に、基準電流（例えば、ＩＰ）に基づいてに基づいて生成され得る。図２及び関連する記載を参照すると、較正回路２００は、電流ＩＰ（例えば、基準電流又は第１の基準電流）を、入力電圧としてＯＴＡ２１０に供給される電圧ＶＩＮ（例えば、基準電圧）に変換するために抵抗器Ｒｂを利用する。ＯＴＡ２１０は、電圧ＶＩＮに基づいて出力Ｉ２１及びＩ２２を生成する。
【００４７】
[0050]４１２において、基準電圧は、プロセス又は条件変動にわたって一定に保たれ得る。図２及び関連する記載を参照すると、電流源２１２は、電流ＩＰを供給し、電圧ＶＩＮは、電流ＩＰと抵抗器Ｒｂの抵抗とに基づいて生成される。電流ＩＰは、例えば、較正回路２００の外部に位置するバンドギャップ電圧（Ｖｂｇ）源から生成され得る。この例は、立証するためだけに提供されており、本開示の範囲は、明らかに、それに限定されない。当技術分野で知られているように、バンドギャップ電圧Ｖｂｇは、ＰＶＴ変動にわたって一定である。この例では、電流ＩＰは、次の通りであり得る：
ＩＰ＝Ｖｂｇ／Ｒｏｎ−ｃｈｉｐ
ここで、抵抗Ｒｏｎ−ｃｈｉｐは、抵抗器Ｒｂを含む、抵抗のオンチップ部分である。抵抗器Ｒｂの抵抗がＰＶＴ変動に起因するため、電流ＩＰは同様に、ＰＶＴ変動にわたって変動する。抵抗器Ｒｂは、合計の抵抗Ｒｏｎ−ｃｈｉｐ（例えば、その一部）の比として供給され得る。故に、抵抗器Ｒｂの抵抗は、次のように表され得る：
Ｒｂ＝Ｋｂ×Ｒｏｎ−ｃｈｉｐ
ここで、Ｋｂは、定数（例えば、Ｒｏｎ−ｃｈｉｐに対するＲｂの比）である。従って、電圧ＶＩＮは、ＩＰ×Ｒｂとして、又は（上に示されたＩＰ及びＲｂについての式を代入して）以下のように表され得る：
ＶＩＮ＝Ｋｂ×Ｖｂｇ
従って、電圧ＶＩＮは、ＰＶＴ変動にわたって一定のままであり得る。
【００４８】
[0051]フローチャート４００に関連して説明されたプロセスは、少なくとも１つの差動回路が、較正されたトランスコンダクタンスで動作するケースに適用され得る（例えば、ステップ３０４は、少なくとも１つの差動回路が、基準信号に基づいて、プロセス又は条件変動にわたって、較正されたトランスコンダクタンスで動作することを定める）。
【００４９】
[0052]開示されたプロセスにおけるステップの特定の順序又は階層が例示的なアプローチの一例であることは理解される。設計の選好に基づいて、これらのプロセスにおけるステップの特定の順序又は階層が並べ替えられ得ることは理解される。更に、幾つかのステップは、組み合されたり省略されたりし得る。添付の方法の請求項は、様々なステップの要素を１つのサンプルの順序で示し、提示された特定の順序又は階層に限定されることは意味されない。本明細書で開示された方法は、説明された方法を達成するための１つ又は複数のステップ又はアクションを備える。方法のステップ及び／又はアクションは、特許請求の範囲から逸脱することなく互いと置き換えられ得る。換言すると、ステップ又はアクションの特定の順序が明記されていない限り、特定のステップ及び／又はアクションの順序及び／又は使用は、特許請求の範囲から逸脱することなく修正され得る。例えば、ステップは、本明細書で説明された機能を実行するための回路及び／又は本明細書で説明された機能のための信号を生成する回路又はその組み合わせによって実現され得る。
【００５０】
[0053]先の説明は、当業者が本明細書で説明された様々な態様を実施することを可能にするために提供される。これらの態様に対する様々な修正は、当業者には容易に明らかとなり、本明細書において定義された包括的な原理は、他の態様に適用され得る。従って、特許請求の範囲は、本明細書に示された態様に限定されることが意図されたものではなく、特許請求の範囲における文言と一致する全範囲が付与されるべきであり、ここにおいて、単数形の要素への参照は、別途明記されていない限り、「１つ及び１つのみ」を意味することを意図しておらず、むしろ「１つ又は複数」を意味する。別途明記されていない限り、「何らかの／幾つかの」という用語は、１つ又は複数を指す。当業者に知られているか又は後に知られることとなる、本開示全体にわたって説明された様々な態様の要素と構造的及び機能的に同等なものは全て、参照によって本明細書に明確に組み込まれ、そして特許請求の範囲に包含されることを意図している。更に、本明細書におけるどの開示も、そのような開示が特許請求の範囲に明示的に記載されているかどうかに関わらず、公に献呈されることを意図するものではない。特許請求の範囲のどの要素も、その要素が「〜のための手段（means for）」という表現を使用して明確に記載されていない限り、また、方法請求項の場合には、この要素が「〜のためのステップ（step for）」という表現を使用して記載されていない限り、米国特許法第１１２条（ｆ）の規定のもとで解釈されるべきではない。
【図１】
2018504842.tif 000003
【図２】
2018504842.tif 000004
【図３】
2018504842.tif 000005
【図４】
2018504842.tif 000006
【手続補正書】
【提出日】平成29年9月13日(2017.9.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
装置であって、
基準信号を生成するように構成された較正回路と、
前記基準信号に基づいて、プロセス又は条件変動にわたって、較正されたトランスコンダクタンスで動作するように各々構成されている少なくとも１つの差動回路と
を備え、
前記較正回路は、前記少なくとも１つの差動回路から独立して前記基準信号を生成するように及び前記基準信号のフィードバックを提供し、前記フィードバックに基づいて前記基準信号を調整するように更に構成され、前記較正回路は、前記フィードバックに基づいてテール電流を生成するように構成された演算トランスコンダクタンス増幅器（ＯＴＡ）を更に備える、装置。
【請求項２】
前記少なくとも１つの差動回路の各々は、差動対のトランジスタを備え、前記少なくとも１つの差動回路の各々は、前記基準信号に基づいて、そのそれぞれの差動対のトランジスタについてテール電流を生成するように更に構成される、請求項１に記載の装置。
【請求項３】
前記較正回路は、第１の基準電流と第２の基準電流とに基づいて前記基準信号を生成するように更に構成される、請求項１に記載の装置。
【請求項４】
前記較正回路は、基準電流を基準電圧へと変換するように構成された回路を更に備え、前記ＯＴＡは、前記基準電圧に基づいて出力を生成するように更に構成される、請求項１に記載の装置。
【請求項５】
前記較正回路は、前記プロセス又は条件変動にわたって前記基準電圧を一定に保つように更に構成される、請求項４に記載の装置。
【請求項６】
前記較正回路は、前記ＯＴＡの前記出力に基づく電圧と第２の基準電圧と比較するように構成された演算増幅器を更に備え、前記較正回路は、前記比較に基づいて前記基準信号を生成するように構成される、請求項５に記載の装置。
【請求項７】
前記第２の基準電圧は、第２の基準電流に基づき、前記第２の基準電流は、前記プロセス又は条件変動にわたって一定である、請求項６に記載の装置。
【請求項８】
少なくとも１つの差動回路を動作するための方法であって、
基準信号を生成することと、
前記基準信号に基づいて、プロセス又は条件変動にわたって、較正されたトランスコンダクタンスで前記少なくとも１つの差動回路を動作することと、ここにおいて、前記基準信号は、前記少なくとも１つの差動回路から独立して生成される、
前記基準信号のフィードバックに基づいて前記基準信号を調整することと、ここにおいて、前記基準信号は、前記フィードバックに基づいてテール電流を有する演算トランスコンダクタンス増幅器（ＯＴＡ）を使用して生成される、
を備える方法。
【請求項９】
前記少なくとも１つの差動回路の各々は、差動対のトランジスタを備え、前記少なくとも１つの差動回路は、前記基準信号に基づいた前記差動対のトランジスタを介したテール電流で動作される、請求項８に記載の方法。
【請求項１０】
前記基準信号は、第１の基準電流と第２の基準電流とに基づいて生成される、請求項８に記載の方法。
【請求項１１】
前記基準信号を前記生成することは、
基準電流を基準電圧へと変換することと、
前記基準電圧に基づいて、前記ＯＴＡによって出力を生成することと
を更に備える、請求項８に記載の方法。
【請求項１２】
前記基準信号を前記生成することは、前記プロセス又は条件変動にわたって前記基準電圧を一定に保つことを更に備える、請求項１１に記載の方法。
【請求項１３】
前記基準信号を前記生成することは、
前記ＯＴＡの前記出力に基づいた電圧と第２の基準電圧とを比較することを更に備え、前記基準信号は、前記比較に基づく、
請求項１２に記載の方法。
【請求項１４】
前記第２の基準電圧は、第２の基準電流に基づき、前記第２の基準電流は、前記プロセス又は条件変動にわたって一定である、請求項１３に記載の方法。
【請求項１５】
装置であって、
基準信号を生成するように構成された較正回路と、
前記基準信号に基づいて、プロセス又は条件変動にわたって、較正されたゲインで動作するように各々構成されている少なくとも２つのタイプの差動回路と
を備え、
前記少なくとも２つのタイプの差動回路は、バッファ回路と、前記バッファ回路の出力を受けるように構成された差動回路とを備え、前記較正回路は、前記少なくとも２つのタイプの差動回路からフィードバックを受けることなく、前記基準信号を生成するように構成される、
装置。
【請求項１６】
前記２つのタイプの差動回路の各々は、差動対のトランジスタを備え、前記基準信号に基づいて前記差動対のトランジスタについてテール電流を生成するように更に構成される、請求項１５に記載の装置。
【請求項１７】
前記較正回路は、前記基準信号をフィードバックし、前記フィードバックに基づいて前記基準信号を調整するように更に構成される、請求項１５に記載の装置。
【請求項１８】
前記較正回路は、基準電圧に基づいて前記基準信号を生成し、前記プロセス又は条件変動にわたって前記基準電圧を一定に保つように更に構成される、請求項１５に記載の装置。
【請求項１９】
前記基準電圧は、基準電流に基づき、前記較正されたゲインは、前記基準電流に比例する、請求項１８に記載の装置。
【請求項２０】
少なくとも２つのタイプの差動回路を動作するための方法であって、
基準信号を生成することと、
前記基準信号に基づいて、プロセス又は条件変動にわたって、較正されたゲインで前記少なくとも２つのタイプの差動回路を動作することと
を備え、
前記少なくとも２つのタイプの差動回路は、バッファ回路と、前記バッファ回路の出力を受けるように構成された差動回路とを備え、前記基準信号は、前記少なくとも２つのタイプの差動回路からフィードバックを受けることなしに生成される、
方法。
【請求項２１】
前記少なくとも２つのタイプの差動回路の各々は、差動対のトランジスタを備え、前記基準信号に基づいた前記差動対のトランジスタを介したテール電流で動作される、請求項２０に記載の方法。
【請求項２２】
前記基準信号のフィードバックに基づいて前記基準信号を調整することを更に備える、請求項２０に記載の方法。
【請求項２３】
前記基準信号を前記生成することは、基準電圧に基づき、前記プロセス又は条件変動にわたって前記基準電圧を一定に保つことを更に備える、請求項２０に記載の方法。
【請求項２４】
前記基準電圧は、基準電流に基づき、前記較正されたゲインは、前記基準電流に比例する、請求項２３に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
[0053]先の説明は、当業者が本明細書で説明された様々な態様を実施することを可能にするために提供される。これらの態様に対する様々な修正は、当業者には容易に明らかとなり、本明細書において定義された包括的な原理は、他の態様に適用され得る。従って、特許請求の範囲は、本明細書に示された態様に限定されることが意図されたものではなく、特許請求の範囲における文言と一致する全範囲が付与されるべきであり、ここにおいて、単数形の要素への参照は、別途明記されていない限り、「１つ及び１つのみ」を意味することを意図しておらず、むしろ「１つ又は複数」を意味する。別途明記されていない限り、「何らかの／幾つかの」という用語は、１つ又は複数を指す。当業者に知られているか又は後に知られることとなる、本開示全体にわたって説明された様々な態様の要素と構造的及び機能的に同等なものは全て、参照によって本明細書に明確に組み込まれ、そして特許請求の範囲に包含されることを意図している。更に、本明細書におけるどの開示も、そのような開示が特許請求の範囲に明示的に記載されているかどうかに関わらず、公に献呈されることを意図するものではない。特許請求の範囲のどの要素も、その要素が「〜のための手段（means for）」という表現を使用して明確に記載されていない限り、また、方法請求項の場合には、この要素が「〜のためのステップ（step for）」という表現を使用して記載されていない限り、米国特許法第１１２条（ｆ）の規定のもとで解釈されるべきではない。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
装置であって、
基準信号を生成するように構成された較正回路と、
前記基準信号に基づいて、プロセス又は条件変動にわたって、較正されたトランスコンダクタンスで動作するように各々構成されている少なくとも１つの差動回路と
を備え、
前記較正回路は、前記少なくとも１つの差動回路から独立して前記基準信号を生成するように更に構成される、装置。
［Ｃ２］
前記少なくとも１つの差動回路の各々は、差動対のトランジスタを備え、前記少なくとも１つの差動回路の各々は、前記基準信号に基づいて、そのそれぞれの差動対のトランジスタについてテール電流を生成するように更に構成される、Ｃ１に記載の装置。
［Ｃ３］
前記較正回路は、前記基準信号をフィードバックし、前記フィードバックに基づいて前記基準信号を調整するように更に構成される、Ｃ１に記載の装置。
［Ｃ４］
前記較正回路は、第１の基準電流と第２の基準電流とに基づいて前記基準信号を生成するように更に構成される、Ｃ３に記載の装置。
［Ｃ５］
前記較正回路は、前記フィードバックに基づいてテール電流を生成するように構成された演算トランスコンダクタンス増幅器（ＯＴＡ）を更に備える、Ｃ３に記載の装置。
［Ｃ６］
前記較正回路は、基準電流を基準電圧へと変換するように構成された回路を更に備え、前記ＯＴＡは、前記基準電圧に基づいて出力を生成するように更に構成される、Ｃ５に記載の装置。
［Ｃ７］
前記較正回路は、前記プロセス又は条件変動にわたって前記基準電圧を一定に保つように更に構成される、Ｃ６に記載の装置。
［Ｃ８］
前記較正回路は、前記ＯＴＡの前記出力に基づく電圧と第２の基準電圧と比較するように構成された演算増幅器を更に備え、前記較正回路は、前記比較に基づいて前記基準信号を生成するように構成される、Ｃ７に記載の装置。
［Ｃ９］
前記第２の基準電圧は、第２の基準電流に基づき、前記第２の基準電流は、前記プロセス又は条件変動にわたって一定である、Ｃ８に記載の装置。
［Ｃ１０］
少なくとも１つの差動回路を動作するための方法であって、
基準信号を生成することと、
前記基準信号に基づいて、プロセス又は条件変動にわたって、較正されたトランスコンダクタンスで前記少なくとも１つの差動回路を動作することと
を備え、
前記基準信号は、前記少なくとも１つの差動回路から独立して生成される、方法。
［Ｃ１１］
前記少なくとも１つの差動回路の各々は、差動対のトランジスタを備え、前記少なくとも１つの差動回路は、前記基準信号に基づいた前記差動対のトランジスタを介したテール電流で動作される、Ｃ１０に記載の方法。
［Ｃ１２］
前記基準信号のフィードバックに基づいて前記基準信号を調整することを更に備える、Ｃ１０に記載の方法。
［Ｃ１３］
前記基準信号は、第１の基準電流と第２の基準電流とに基づいて生成される、Ｃ１２に記載の方法。
［Ｃ１４］
前記基準信号は、前記フィードバックに基づいてテール電流を有する演算トランスコンダクタンス増幅器（ＯＴＡ）を使用して生成される、Ｃ１２に記載の方法。
［Ｃ１５］
前記基準信号を前記生成することは、
基準電流を基準電圧へと変換することと、
前記基準電圧に基づいて、前記ＯＴＡによって出力を生成することと
を更に備える、Ｃ１４に記載の方法。
［Ｃ１６］
前記基準信号を前記生成することは、前記プロセス又は条件変動にわたって前記基準電圧を一定に保つことを更に備える、Ｃ１５に記載の方法。
［Ｃ１７］
前記基準信号を前記生成することは、
前記ＯＴＡの前記出力に基づいた電圧と第２の基準電圧とを比較することを更に備え、前記基準信号は、前記比較に基づく、
Ｃ１６に記載の方法。
［Ｃ１８］
前記第２の基準電圧は、第２の基準電流に基づき、前記第２の基準電流は、前記プロセス又は条件変動にわたって一定である、Ｃ１７に記載の方法。
［Ｃ１９］
装置であって、
基準信号を生成するように構成された較正回路と、
前記基準信号に基づいて、プロセス又は条件変動にわたって、較正されたゲインで動作するように各々構成されている少なくとも１つの差動回路と
を備える装置。
［Ｃ２０］
前記較正回路は、前記少なくとも１つの差動回路からフィードバックを受けることなく、前記基準信号を生成するように構成される、Ｃ１９に記載の装置。
［Ｃ２１］
前記少なくとも１つの差動回路の各々は、差動対のトランジスタを備え、前記少なくとも１つの差動回路の各々は、前記基準信号に基づいて前記差動対のトランジスタについてテール電流を生成するように更に構成される、Ｃ２０に記載の装置。
［Ｃ２２］
前記較正回路は、前記基準信号をフィードバックし、前記フィードバックに基づいて前記基準信号を調整するように更に構成される、Ｃ２０に記載の装置。
［Ｃ２３］
前記較正回路は、基準電圧に基づいて前記基準信号を生成し、前記プロセス又は条件変動にわたって前記基準電圧を一定に保つように更に構成される、Ｃ２０に記載の装置。
［Ｃ２４］
前記基準電圧は、基準電流に基づき、前記較正されたゲインは、前記基準電流に比例する、Ｃ２３に記載の装置。
［Ｃ２５］
少なくとも１つの差動回路を動作するための方法であって、
基準信号を生成することと、
前記基準信号に基づいて、プロセス又は条件変動にわたって、較正されたゲインで前記少なくとも１つの差動回路を動作することと
を備える方法。
［Ｃ２６］
前記基準信号は、前記少なくとも１つの差動回路からフィードバックを受けることなしに生成される、Ｃ２５に記載の方法。
［Ｃ２７］
前記少なくとも１つの差動回路の各々は、差動対のトランジスタを備え、前記少なくとも１つの差動回路は、前記基準信号に基づいた前記差動対のトランジスタを介したテール電流で動作される、Ｃ２６に記載の方法。
［Ｃ２８］
前記基準信号のフィードバックに基づいて前記基準信号を調整することを更に備える、Ｃ２６に記載の方法。
［Ｃ２９］
前記基準信号を前記生成することは、基準電圧に基づき、前記プロセス又は条件変動にわたって前記基準電圧を一定に保つことを更に備える、Ｃ２８に記載の方法。
［Ｃ３０］
前記基準電圧は、基準電流に基づき、前記較正されたゲインは、前記基準電流に比例する、Ｃ２９に記載の方法。
【国際調査報告】
2018504842.tif 000007
2018504842.tif 000008
2018504842.tif 000009