(57)【要約】【課題】不純物添加シリコン層に添加された不純物が不純物無添加シリコン層に拡散するのを抑制する。【解決手段】セレクトゲート電極ＳＧ１上にはワード線ＷＬ１が積層され、最上層のワード線ＷＬ１上にはセレクトゲート電極ＳＧ２がロウごとに形成されることで、ＮＡＮＤセルＮＣ１が構成され、セレクトゲート電極ＳＧ１、ＳＧ２およびワード線ＷＬ１は、不純物添加シリコン層２と層間絶縁膜とを拡散防止層３を介して交互に積層することで構成し、ワード線ＷＬ１は、拡散防止層３にて挟まれた不純物添加シリコン層２にて構成する。【選択図】図１
2013069953.tif 000002
【特許請求の範囲】
【請求項１】
不純物添加シリコン層と層間絶縁膜とが拡散防止層を介して交互に積層された積層体と、
前記積層体の積層方向に形成された貫通孔と、
前記積層体の積層方向に沿って前記貫通孔内に形成されたチャネル層と、
前記貫通孔の内面と前記チャネル層との間に形成されたトンネル絶縁膜と、
前記貫通孔の内面と前記トンネル絶縁膜との間に形成されたチャージトラップ層と、
前記貫通孔の内面と前記チャージトラップ層との間に形成されたブロック絶縁膜とを備えることを特徴とする不揮発性半導体記憶装置。
【請求項２】
拡散防止剤を含む不純物添加シリコン層と層間絶縁膜とが交互に積層された積層体と、
前記積層体の積層方向に形成された貫通孔と、
前記積層体の積層方向に沿って前記貫通孔内に形成されたチャネル層と、
前記貫通孔の内面と前記チャネル層との間に形成されたトンネル絶縁膜と、
前記貫通孔の内面と前記トンネル絶縁膜との間に形成されたチャージトラップ層と、
前記貫通孔の内面と前記チャージトラップ層との間に形成されたブロック絶縁膜とを備えることを特徴とする不揮発性半導体記憶装置。
【請求項３】
前記拡散防止剤は、窒化ホウ素、窒素および炭素のいずれか１つから選択されることを特徴とする請求項２に記載の不揮発性半導体記憶装置。
【請求項４】
前記不純物添加シリコン層の不純物は、ホウ素およびゲルマニウムのいずれか１つから選択されることを特徴とする請求項１から３のいずれか１項に記載の不揮発性半導体記憶装置。
【請求項５】
第１シリコン層と前記第１シリコン層よりも不純物濃度が低い第２シリコン層とを拡散防止層を介して交互に積層する工程と、
前記第１シリコン層、前記第２シリコン層および前記拡散防止層を積層方向に貫通する貫通孔を形成する工程と、
前記第２シリコン層を選択的に除去する工程と、
前記第２シリコン層が除去された部分に層間絶縁膜を埋め込む工程と、
前記貫通孔の内面にブロック絶縁膜を形成する工程と、
前記貫通孔内の前記ブロック絶縁膜の表面にチャージトラップ層を形成する工程と、
前記貫通孔内の前記チャージトラップ層の表面にトンネル絶縁膜を形成する工程と、
前記貫通孔内のトンネル絶縁膜の表面にチャネル層を形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項６】
前記拡散防止層は、拡散防止剤を含む不純物無添加シリコン層であることを特徴とする請求項５に記載の不揮発性半導体記憶装置の製造方法。
【請求項７】
拡散防止剤が混入された不純物添加シリコン層と不純物無添加シリコン層とを交互に積層する工程と、
前記不純物添加シリコン層および前記不純物無添加シリコン層を積層方向に貫通する貫通孔を形成する工程と、
前記不純物無添加シリコン層を選択的に除去する工程と、
前記不純物無添加シリコン層が除去された部分に層間絶縁膜を埋め込む工程と、
前記貫通孔の内面にブロック絶縁膜を形成する工程と、
前記貫通孔内の前記ブロック絶縁膜の表面にチャージトラップ層を形成する工程と、
前記貫通孔内の前記チャージトラップ層の表面にトンネル絶縁膜を形成する工程と、
前記貫通孔内のトンネル絶縁膜の表面にチャネル層を形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項８】
前記拡散防止剤は、窒化ホウ素、窒素および炭素のいずれか１つから選択されることを特徴とする請求項７に記載の不揮発性半導体記憶装置の製造方法。
【請求項９】
前記不純物は、ホウ素およびゲルマニウムのいずれか１つから選択されることを特徴とする請求項７または８に記載の不揮発性半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法に関する。
【背景技術】
【０００２】
ＮＡＮＤフラッシュメモリの高集積化を図るために、メモリセルを縦方向に積層する方法がある。ここで、電極層と絶縁層を交互に積層するため、不純物添加シリコン層と不純物無添加シリコン層とを交互に積層した後、不純物無添加シリコン層を選択的に除去し、そこに絶縁体を埋め込む方法がある。この時、不純物添加シリコン層に対する不純物無添加シリコン層の選択性を確保するには、不純物添加シリコン層に添加された不純物が不純物無添加シリコン層に拡散するのを抑制することが重要である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−１５１４３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一つの実施形態の目的は、不純物添加シリコン層に添加された不純物が不純物無添加シリコン層に拡散するのを抑制することが可能な不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の不揮発性半導体記憶装置によれば、積層体と、貫通孔と、チャネル層と、トンネル絶縁膜と、チャージトラップ層と、ブロック絶縁膜とが設けられている。積層体は、不純物添加シリコン層と層間絶縁膜とが拡散防止層を介して交互に積層されている。貫通孔は、前記積層体の積層方向に形成されている。チャネル層は、前記積層体の積層方向に沿って前記貫通孔内に形成されている。トンネル絶縁膜は、前記貫通孔の内面と前記チャネル層との間に形成されている。チャージトラップ層は、前記貫通孔の内面と前記トンネル絶縁膜との間に形成されている。ブロック絶縁膜は、前記貫通孔の内面と前記チャージトラップ層との間に形成されている。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）は、第１実施形態に係る不揮発性半導体記憶装置の概略構成を示す斜視図、図１（ｂ）は、図１（ａ）のメモリセルＭＣ１の部分の概略構成を示す断面図である。
【図２】図２は、第２実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図３】図３は、第２実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図４】図４は、第２実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図５】図５は、第２実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図６】図６（ａ）は、第３実施形態に係る不揮発性半導体記憶装置の概略構成を示す斜視図、図６（ｂ）は、図６（ａ）のメモリセルＭＣ１の部分の概略構成を示す断面図である。
【図７】図７は、第４実施形態に係る不揮発性半導体記憶装置の概略構成を示す斜視図、図７（ｂ）は、図７（ａ）のメモリセルＭＣ２の部分の概略構成を示す断面図である。
【図８】図８は、第５実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図９】図９は、第５実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図１０】図１０は、第５実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図１１】図１１は、第５実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【発明を実施するための形態】
【０００７】
以下、実施形態に係る不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１実施形態）
図１（ａ）は、第１実施形態に係る不揮発性半導体記憶装置の概略構成を示す斜視図、図１（ｂ）は、図１（ａ）のメモリセルＭＣ１の部分の概略構成を示す断面図である。なお、図１の例では、メモリセルＭＣ１を４層分だけ積層し、これら４個のメモリセルＭＣ１を直列接続することでＮＡＮＤストリングＮＳ１を形成する方法を示した。また、図１では、簡単のために、拡散防止層３を介して不純物添加シリコン層２間に形成される層間絶縁膜は省略した。
【０００９】
図１において、下地層ＳＢ１上には、セレクトゲート電極ＳＧ０が形成されている。なお、下地層ＳＢ１としては、例えば、半導体基板を用いることができる。セレクトゲート電極ＳＧ０上には４層分のワード線ＷＬ１〜ＷＬ４が順次積層され、最上層のワード線ＷＬ４上にはセレクトゲート電極ＳＧ１〜ＳＧ４がロウごとに形成されている。そして、ワード線ＷＬ１〜ＷＬ４およびセレクトゲート電極ＳＧ０〜ＳＧ４が柱状体１２にて貫かれることで、ＮＡＮＤセルＮＣ１が構成されている。ここで、セレクトゲート電極ＳＧ０〜ＳＧ４およびワード線ＷＬ１〜ＷＬ４は、不純物添加シリコン層２と層間絶縁膜とを拡散防止層３を介して交互に積層することができる。さらに、セレクトゲート電極ＳＧ１〜ＳＧ４上には、ビット線ＢＬ１〜ＢＬ３がカラムごとに形成されている。なお、ワード線ＷＬ１〜ＷＬ４は、拡散防止層３にて挟まれた不純物添加シリコン層２にて構成することができる。また、この不純物添加シリコン層２は、ＮＡＮＤフラッシュメモリの制御ゲート電極として用いることができる。
【００１０】
ここで、拡散防止層３は、拡散防止剤が混入された不純物無添加シリコン層を用いることができる。この拡散防止剤は、不純物添加シリコン層２の不純物よりもシリコン層における拡散速度の小さな材料を用いることができる。また、不純物添加シリコン層２の不純物は、不純物無添加シリコン層に比べて不純物添加シリコン層２のエッチングレートが小さくなるよう選択することができる。具体的には、この拡散防止剤は、窒化ホウ素、窒素および炭素のいずれか１つから選択することができる。不純物添加シリコン層２の不純物は、ホウ素およびゲルマニウムのいずれか１つから選択することができる。
【００１１】
また、不純物添加シリコン層２、拡散防止層３および層間絶縁膜を積層方向に貫通する貫通孔４が形成され、貫通孔４内には、セレクトゲート電極ＳＧ０〜ＳＧ４および４層分のワード線ＷＬ１〜ＷＬ４を貫く柱状体１２が形成されている。この柱状体１２の中心には柱状絶縁体１１が形成されている。この柱状絶縁体１１の材料は、例えば、シリコン酸化膜を用いることができる。なお、柱状体１２は、ビット線ＢＬ１〜ＢＬ３とセレクトゲート電極ＳＧ１〜ＳＧ４との交差点に配置することができる。
【００１２】
そして、柱状絶縁体１１の外面と貫通孔４の内面との間にはチャネル層７が形成され、貫通孔４の内面とチャネル層７との間にはトンネル絶縁膜８が形成され、貫通孔４の内面とトンネル絶縁膜８との間にはチャージトラップ層９が形成され、貫通孔４の内面とチャージトラップ層９との間にはブロック絶縁膜１０が形成されている。なお、チャネル層７、トンネル絶縁膜８、チャージトラップ層９およびブロック絶縁膜１０はそれぞれ、セレクトゲート電極ＳＧ０〜ＳＧ４および４層分のワード線ＷＬ１〜ＷＬ４を貫くように構成することができる。チャネル層７は、例えば、Ｓｉなどの半導体を用いることができる。トンネル絶縁膜８およびブロック絶縁膜１０は、例えば、シリコン酸化膜を用いることができる。チャージトラップ層９は、例えば、シリコン窒化膜またはＯＮＯ膜（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の３層構造）を用いることができる。
【００１３】
ここで、拡散防止層３にて不純物添加シリコン層２を挟み込むことにより、不純物添加シリコン層２の不純物がその上下に拡散するのを抑制することができ、不純物添加シリコン層２の不純物濃度のバラツキを低減することができる。
また、拡散防止層３に窒素が添加される場合においては、電極（ＮＡＮＤフラッシュメモリの制御ゲート電極）間の破壊耐圧を向上させることができる。また、拡散防止層３に炭素が添加される場合においては、電極間の誘電率を下げることができ、隣接するメモリセルＭＣ１の閾値の干渉を緩和させることができる。
【００１４】
なお、図１の実施形態では、メモリセルＭＣ１を４層分だけ積層した構成について説明したが、メモリセルＭＣ１をｎ（ｎは２以上の整数）層分だけ積層するようにしてもよい。
また、図１の実施形態では、セレクトゲート電極ＳＧ０〜ＳＧ４および４層分のワード線ＷＬ１〜ＷＬ４を貫く柱状体１２の中心に柱状絶縁体１１を形成する方法について説明したが、柱状絶縁体１１の代わりに柱状半導体を埋め込むようにしてもよい。
【００１５】
（第２実施形態）
図２〜図５は、第２実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。なお、この第２実施形態では、図１のメモリセルＭＣ１が４層分だけ積層される場合を例にとった。また、以下の説明では、不純物添加シリコン層２の不純物としてホウ素、拡散防止層３の拡散防止剤として窒素を選択した場合を例にとる。
図２（ａ）において、ＣＶＤなどの方法にて、不純物無添加シリコン層１と不純物添加シリコン層２とを拡散防止層３を介して下地層ＳＢ１上に交互に積層する。
この時、不純物無添加シリコン層１の成膜では、例えば、成膜温度を４００度から６５０度の範囲に設定し、シリコンガスとしてＳｉＨ４を用い、圧力が１〜１０ｔｏｒｒ程度の減圧環境に設定することができる。
拡散防止層３の成膜では、例えば、成膜温度を４００度から６５０度の範囲に設定し、シリコンガスとしてＳｉＨ４、窒素系ガスとしてアンモニアＮＨ３を用い、圧力が１〜１０ｔｏｒｒ程度の減圧環境に設定することができる。
不純物添加シリコン層２の成膜では、例えば、成膜温度を４００度から６５０度の範囲に設定し、シリコンガスとしてＳｉＨ４、ホウ素ガスとしてＢＣｌ３を用い、圧力が１〜１０ｔｏｒｒ程度の減圧環境に設定することができる。
【００１６】
ここで、不純物無添加シリコン層１と不純物添加シリコン層２との間に拡散防止層３を設けることにより、不純物添加シリコン層２の不純物が不純物無添加シリコン層１に拡散するのを抑制することができる。このため、不純物添加シリコン層２の不純物分布が維持され、不純物無添加シリコン層１と不純物添加シリコン層２とのエッチングの選択比を維持したまま加工することができ、不純物添加シリコン層２の形状変化による歩留低下を抑制することが可能となる。また、不純物添加シリコン層２の形状変化を抑制することで、電極の加工バラつきを抑制することができ、メモリセルの特性劣化を防ぐことができる。さらに、熱処理による不純物の拡散を抑制することができ、成膜温度を上げられるので成膜速度が早くなり、生産性を向上させることができる。
【００１７】
次に、図２（ｂ）に示すように、開口部Ｈが設けられたハードマスクＭを最上層の不純物添加シリコン層２上に形成する。そして、ハードマスクＭを介して不純物無添加シリコン層１、不純物添加シリコン層２および拡散防止層３をエッチングすることにより、不純物無添加シリコン層１、不純物添加シリコン層２および拡散防止層３を積層方向に貫く貫通孔４を形成する。なお、ハードマスクＭの材料としては、シリコン酸化膜またはシリコン窒化膜を用いることができる。
【００１８】
ここで、不純物無添加シリコン層１、不純物添加シリコン層２および拡散防止層３をシリコン系材料にて構成することにより、貫通孔４を形成する時に不純物無添加シリコン層１、不純物添加シリコン層２および拡散防止層３のサイドエッチを均一化することができ、貫通孔４の埋め込み性の悪化を抑制することができる。
【００１９】
次に、図３（ａ）に示すように、ＣＶＤなどの方法にて貫通孔４内に犠牲膜５を埋め込み、ＣＭＰなどの方法にて犠牲膜５を平坦化した後、ハードマスクＭを除去する。なお、犠牲膜５の材料としては、シリコン酸化膜またはシリコン窒化膜を用いることができる。
【００２０】
次に、図３（ｂ）に示すように、ウェットエッチングなどの方法にて不純物無添加シリコン層１を選択的にエッチングすることにより、不純物無添加シリコン層１を除去する。なお、不純物添加シリコン層２の抵抗を低減させるため、不純物無添加シリコン層１を除去した後、不純物添加シリコン層２をシリサイド化してもよい。
【００２１】
次に、図４（ａ）に示すように、ＡＬＤ−ＣＶＤなどの方法にて不純物無添加シリコン層１の除去部分に層間絶縁膜６を埋め込む。
【００２２】
次に、図４（ｂ）に示すように、貫通孔４内の犠牲膜５を除去し、不純物添加シリコン層２、拡散防止層３および層間絶縁膜６の側壁を露出させる。
【００２３】
次に、図５に示すように、ＣＶＤなどの方法にて不純物添加シリコン層２、拡散防止層３および層間絶縁膜６の積層方向に沿って貫通孔４の内面にブロック絶縁膜１０を形成する。次に、ＣＶＤなどの方法にて貫通孔４内のブロック絶縁膜１０の表面にチャージトラップ層９を形成する。次に、ＣＶＤなどの方法にて貫通孔４内のチャージトラップ層９の表面にトンネル絶縁膜８を形成する。次に、ＣＶＤなどの方法にて貫通孔４内のトンネル絶縁膜８の表面にチャネル層７を形成する。
【００２４】
これにより、貫通孔４、ブロック絶縁膜１０、チャージトラップ層９、トンネル絶縁膜８およびチャネル層７の形成を１層ごとに繰り返すことなく、メモリセルＭＣ１を積層化することができ、工程数の増大を抑制しつつ、ＮＡＮＤフラッシュメモリの高集積化を図ることができる。
【００２５】
なお、上述した実施形態では、シリコンガスとしてＳｉＨ４を例にとったが、Ｓｉ２Ｈ６やＳｉＨ２Ｃｌ２などのその他のガスでもよく、シリコンを含む他の原料ガスでもよい。また、ホウ素ガスとしてＢＣｌ３を例にとったが、Ｂ２Ｈ６や有機原料であるＴＭＢ（トリメチルボレート）などのその他のガスでもよく、ホウ素を含む他の原料ガスでもよい。窒素系ガスとしてＮＨ３を例にとったが、ＮＯ、Ｎ２Ｏなどのその他のガスでもよく、窒素を含む他のガスを用いてもよい。
【００２６】
また、上述した実施形態では、拡散防止層３の拡散防止剤として窒素を選択した場合を例にとったが、拡散防止層３の拡散防止剤として炭素を選択してもよい。この場合、窒素系ガスの代わりに、Ｃ２Ｈ４などの炭素系ガスを用いればよい。あるいは、拡散防止層３の拡散防止剤として窒化ホウ素を選択してもよい。この場合、窒素系ガスの代わりに、ＮＨ３とＢＣｌ３やその他の窒素系ガスとホウ素ガスの組み合わせを用いればよい。また、この窒化ホウ素を含むシリコン層は、窒化ホウ素層でもよい。窒化ホウ素層を形成するためのガスとして、ＮＨ３とＢＣｌ３やその他の窒素系ガスとホウ素ガスの組み合わせでもよい。
【００２７】
また、上述した実施形態では、不純物添加シリコン層２の不純物としてホウ素を選択した場合を例にとったが、不純物添加シリコン層２の不純物としてゲルマニウムを選択するようにしてもよい。この場合、シリコンガスの代わりに、ＧｅＨ４などのゲルマニウム系ガスを用いればよい。
【００２８】
また、不純物無添加シリコン層１と不純物添加シリコン層２と拡散防止層３とで成膜温度を変えるようにしてもよいし、ガスの切り替えのみで成膜温度を同一に設定してもよい。また、不純物無添加シリコン層１と不純物添加シリコン層２と拡散防止層３とを成膜するごとに成膜チャンバから出して非連続で形成してもよいが、成膜チャンバ内で連続して成膜するようにしてもよい。また、上記以外でも、ＰＥ−ＣＶＤ（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ  ）による成膜でもよい。
【００２９】
また、不純物無添加シリコン層１と不純物添加シリコン層２との選択比をとるために、不純物無添加シリコン層１と不純物添加シリコン層２とを組み合わせる方法を例にとったが、不純物無添加シリコン層１の代わりに不純物添加シリコン層２よりも不純物濃度の低いシリコン層を用いるようにしてもよい。
【００３０】
（第３実施形態）
図６（ａ）は、第３実施形態に係る不揮発性半導体記憶装置の概略構成を示す斜視図、図６（ｂ）は、図６（ａ）のメモリセルＭＣ１の部分の概略構成を示す断面図である。なお、図１の第１実施形態では、１本分の柱状体１２で構成されたＩ字管にメモリセルＭＣ１を適用した場合について説明したが、図６の第３実施形態では、２本分の柱状体１２ａ、１２ｂで構成されたＵ字管にメモリセルＭＣ１を適用した場合について説明する。また、図６の例では、４層分だけ積層されたメモリセルＭＣ１を折り返し、８個のメモリセルＭＣ１を直列接続することでＮＡＮＤストリングＮＳ３を形成する方法を示した。また、図６では、簡単のために、拡散防止層３を介して不純物添加シリコン層２間に形成される層間絶縁膜は省略した。
【００３１】
図６において、半導体基板ＳＢ２上には、接続層ＣＮが形成され、接続層ＣＮには接続部１３が形成されている。接続層ＣＮ上には、柱状体１２ａ、１２ｂが隣接して配置され、柱状体１２ａ、１２ｂの下端は接続部１３を介して互いに接続されている。また、接続層ＣＮ上には、４層分のワード線ＷＬ１４〜ＷＬ１１が順次積層されるとともに、ワード線ＷＬ１４〜ＷＬ１１にそれぞれ隣接するように４層分のワード線ＷＬ１５〜ＷＬ１８が順次積層されている。また、最上層のワード線ＷＬ１８上にはセレクトゲート電極ＳＧ１１が形成され、最上層のワード線ＷＬ１１上にはセレクトゲート電極ＳＧ１２が形成されている。そして、セレクトゲート電極ＳＧ１１およびワード線ＷＬ１５〜ＷＬ１８が柱状体１２ａにて貫かれるとともに、セレクトゲート電極ＳＧ１２およびワード線ＷＬ１１〜ＷＬ１４が柱状体１２ｂにて貫かれることで、ＮＡＮＤセルＮＣ３が構成されている。ここで、セレクトゲート電極ＳＧ１１、ＳＧ１２およびワード線ＷＬ１１〜ＷＬ１８は、不純物添加シリコン層２と層間絶縁膜とを拡散防止層３を介して交互に積層することができる。さらに、セレクトゲート電極ＳＧ１１上には、柱状体１２ａの上端に接続くされたソース線ＳＬが設けられるとともに、ソース線ＳＬ上には、プラグＰＧを介して柱状体１２ｂの上端に接続されたビット線ＢＬ１１〜ＢＬ１５がカラムごとに形成されている。なお、ワード線ＷＬ１１〜ＷＬ１８は、拡散防止層３にて挟まれた不純物添加シリコン層２にて構成することができる。また、この不純物添加シリコン層２は、ＮＡＮＤフラッシュメモリの制御ゲート電極として用いることができる。
【００３２】
また、不純物添加シリコン層２、拡散防止層３および層間絶縁膜を積層方向に貫通する貫通孔４が形成されている。貫通孔４内には、セレクトゲート電極ＳＧ１１および４層分のワード線ＷＬ１５〜ＷＬ１８を貫く柱状体１２ａが形成されるとともに、セレクトゲート電極ＳＧ１２および４層分のワード線ＷＬ１１〜ＷＬ１４を貫く柱状体１２ｂが形成されている。これらの柱状体１２ａ、１２ｂの中心には柱状絶縁体１１が形成されている。この柱状絶縁体１１の材料は、例えば、シリコン酸化膜を用いることができる。なお、柱状体１２ａ、１２ｂは、ビット線ＢＬ１１〜ＢＬ１５とワード線ＷＬ１１〜ＷＬ１８との交差点に配置することができる。
【００３３】
そして、柱状絶縁体１１の外面と貫通孔４の内面との間にはチャネル層７が形成され、貫通孔４の内面とチャネル層７との間にはトンネル絶縁膜８が形成され、貫通孔４の内面とトンネル絶縁膜８との間にはチャージトラップ層９が形成され、貫通孔４の内面とチャージトラップ層９との間にはブロック絶縁膜１０が形成されている。なお、柱状体１２ａのチャネル層７、トンネル絶縁膜８、チャージトラップ層９およびブロック絶縁膜１０はそれぞれ、セレクトゲート電極ＳＧ１１および４層分のワード線ＷＬ１５〜ＷＬ１８を貫くように構成することができる。柱状体１２ｂのチャネル層７、トンネル絶縁膜８、チャージトラップ層９およびブロック絶縁膜１０はそれぞれ、セレクトゲート電極ＳＧ１２および４層分のワード線ＷＬ１１〜ＷＬ１４を貫くように構成することができる。
【００３４】
ここで、拡散防止層３にて不純物添加シリコン層２を挟み込むことにより、不純物添加シリコン層２の不純物がその上下に拡散するのを抑制することができ、不純物添加シリコン層２の不純物濃度のバラツキを低減することができる。
また、拡散防止層３に窒素が添加される場合においては、電極（ＮＡＮＤフラッシュメモリの制御ゲート電極）間の破壊耐圧を向上させることができる。また、拡散防止層３に炭素が添加される場合においては、電極間の誘電率を下げることができ、隣接するメモリセルＭＣ１の閾値の干渉を緩和させることができる。
【００３５】
なお、図６の実施形態では、メモリセルＭＣ１を４層分だけ積層した構成について説明したが、メモリセルＭＣ１をｎ（ｎは２以上の整数）層分だけ積層するようにしてもよい。
また、図６の実施形態では、柱状体１２ａ、１２ｂの中心に柱状絶縁体１１を形成する方法について説明したが、柱状絶縁体１１の代わりに柱状半導体を埋め込むようにしてもよい。
【００３６】
（第４実施形態）
図７は、第４実施形態に係る不揮発性半導体記憶装置の概略構成を示す斜視図、図７（ｂ）は、図７（ａ）のメモリセルＭＣ２の部分の概略構成を示す断面図である。なお、第１実施形態では、不純物添加シリコン層２の不純物がその上下に拡拡するのを抑制するため、拡散防止層３にて不純物添加シリコン層２を挟み込む方法について説明したが、第４実施形態では、不純物添加シリコン層２ａの不純物がその上下に拡拡するのを抑制するため、不純物添加シリコン層２ａ自体に拡散防止剤を添加する方法について説明する。また、図７の例では、メモリセルＭＣ２を４層分だけ積層し、これら４個のメモリセルＭＣ２を直列接続することでＮＡＮＤストリングＮＳ２を形成する方法を示した。また、図７では、簡単のために、不純物添加シリコン層２ａ間に形成される層間絶縁膜は省略した。
【００３７】
図７において、下地層ＳＢ１上には、セレクトゲート電極ＳＧ０ａが形成されている。なお、下地層ＳＢ１としては、例えば、半導体基板を用いることができる。セレクトゲート電極ＳＧ０ａ上には４層分のワード線ＷＬ１ａ〜ＷＬ４ａが積層され、最上層のワード線ＷＬ４ａ上にはセレクトゲート電極ＳＧ１ａ〜ＳＧ４ａがロウごとに形成されている。そして、ワード線ＷＬ１ａ〜ＷＬ４ａおよびセレクトゲート電極ＳＧ０ａ〜ＳＧ４ａが柱状体１２にて貫かれることで、ＮＡＮＤセルＮＣ２が構成されている。ここで、ワード線ＷＬ１ａ〜ＷＬ４ａおよびセレクトゲート電極ＳＧ０ａ〜ＳＧ４ａは、不純物添加シリコン層２ａと層間絶縁膜とを交互に積層することができる。さらに、セレクトゲート電極ＳＧ１ａ〜ＳＧ４ａ上には、ビット線ＢＬ１〜ＢＬ３がカラムごとに形成されている。なお、ワード線ＷＬ１ａ〜ＷＬ４ａは、不純物添加シリコン層２ａにて構成することができる。また、この不純物添加シリコン層２ａは、ＮＡＮＤフラッシュメモリの制御ゲート電極として用いることができる。
【００３８】
ここで、不純物添加シリコン層２ａには、拡散防止剤が混入されている。この拡散防止剤は、不純物添加シリコン層２ａの不純物よりもシリコン層における拡散速度の小さな材料を用いることができる。また、不純物添加シリコン層２ａの不純物は、不純物無添加シリコン層１に比べて不純物添加シリコン層２ａのエッチングレートが小さくなるよう選択することができる。具体的には、この拡散防止剤は、窒化ホウ素、窒素および炭素のいずれか１つから選択することができる。不純物添加シリコン層２ａの不純物は、ホウ素およびゲルマニウムのいずれか１つから選択することができる。
【００３９】
また、不純物添加シリコン層２ａおよび層間絶縁膜を積層方向に貫通する貫通孔４ａが形成され、貫通孔４ａ内には、セレクトゲート電極ＳＧ１、ＳＧ２および４層分のワード線ＷＬ１を貫く柱状体１２が形成されている。この柱状体１２の中心には柱状絶縁体１１が形成されている。この柱状絶縁体１１の材料は、例えば、シリコン酸化膜を用いることができる。なお、柱状体１２は、ビット線ＢＬ１〜ＢＬ３とセレクトゲート電極ＳＧ１ａ〜ＳＧ４ａとの交差点に配置することができる。
【００４０】
そして、柱状絶縁体１１の外面と貫通孔４ａの内面との間にはチャネル層７が形成され、貫通孔４ａの内面とチャネル層７との間にはトンネル絶縁膜８が形成され、貫通孔４ａの内面とトンネル絶縁膜８との間にはチャージトラップ層９が形成され、貫通孔４ａの内面とチャージトラップ層９との間にはブロック絶縁膜１０が形成されている。
【００４１】
ここで、不純物添加シリコン層２ａに拡散防止剤を添加することにより、不純物添加シリコン層２ａの不純物がその上下に拡散するのを抑制することができ、不純物添加シリコン層２ａの不純物濃度のバラツキを低減することができる。
【００４２】
なお、図７の実施形態では、メモリセルＭＣ２を４層分だけ積層した構成について説明したが、メモリセルＭＣ２をｎ層分だけ積層するようにしてもよい。
また、図７の実施形態では、柱状体１２の中心に柱状絶縁体１１を形成する方法について説明したが、柱状絶縁体１１の代わりに柱状半導体を埋め込むようにしてもよい。
また、図７の実施形態では、ＮＡＮＤストリングＮＳ２の上下にセレクトゲート電極ＳＧ０、ＳＧ１〜ＳＧ４をそれぞれ設ける方法について説明したが、ＮＡＮＤストリングＮＳ２の下端でＮＡＮＤストリングＮＳ２を折り返し、その折り返されたＮＡＮＤストリングＮＳ２の上端にセレクトゲート電極を設けるようにしてもよい。
【００４３】
（第５実施形態）
図８〜図１１は、第５実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。なお、この第５実施形態では、図７のメモリセルＭＣ２が４層分だけ積層される場合を例にとった。また、以下の説明では、不純物添加シリコン層２ａの不純物としてホウ素、不純物添加シリコン層２ａの拡散防止剤として炭素を選択した場合を例にとる。
図８（ａ）において、ＣＶＤなどの方法にて、不純物無添加シリコン層１と不純物添加シリコン層２ａとを下地層ＳＢ１上に交互に積層する。なお、不純物添加シリコン層２ａには拡散防止剤として炭素が混入されている。
この時、不純物無添加シリコン層１の成膜では、例えば、成膜温度を４００度から６５０度の範囲に設定し、シリコンガスとしてＳｉＨ４を用い、圧力が１〜１０ｔｏｒｒ程度の減圧環境に設定することができる。
不純物添加シリコン層２ａの成膜では、例えば、成膜温度を４００度から６５０度の範囲に設定し、シリコンガスとしてＳｉＨ４、ホウ素ガスとしてＢＣｌ３、炭素ガスとしてエチレン（Ｃ２Ｈ４）を用い、圧力が１〜１０ｔｏｒｒ程度の減圧環境に設定することができる。
【００４４】
ここで、不純物添加シリコン層２ａに拡散防止剤として炭素を添加することにより、不純物添加シリコン層２ａの不純物が不純物無添加シリコン層１に拡散するのを抑制することができる。このため、不純物添加シリコン層２ａの不純物分布が維持され、不純物無添加シリコン層１と不純物添加シリコン層２ａとのエッチングの選択比を維持したまま加工することができ、不純物添加シリコン層２ａの形状変化による歩留低下を抑制することが可能となる。また、不純物添加シリコン層２ａの形状変化を抑制することで、電極の加工バラつきを抑制することができ、メモリセルの特性劣化を防ぐことができる。さらに、熱処理による不純物の拡散を抑制することができ、成膜温度を上げられるので成膜速度が早くなり、生産性を向上させることができる。
【００４５】
次に、図８（ｂ）に示すように、開口部Ｈが設けられたハードマスクＭを最上層の不純物添加シリコン層２ａ上に形成する。そして、ハードマスクＭを介して不純物無添加シリコン層１および不純物添加シリコン層２ａをエッチングすることにより、不純物無添加シリコン層１および不純物添加シリコン層２ａを積層方向に貫く貫通孔４ａを形成する。
【００４６】
次に、図９（ａ）に示すように、ＣＶＤなどの方法にて貫通孔４ａ内に犠牲膜５を埋め込み、ＣＭＰなどの方法にて犠牲膜５を平坦化した後、ハードマスクＭを除去する。
【００４７】
次に、図９（ｂ）に示すように、ウェットエッチングなどの方法にて不純物無添加シリコン層１を選択的にエッチングすることにより、不純物無添加シリコン層１を除去する。なお、不純物添加シリコン層２ａの抵抗を低減させるため、不純物無添加シリコン層１を除去した後、不純物添加シリコン層２ａをシリサイド化してもよい。
【００４８】
次に、図１０（ａ）に示すように、ＡＬＤ−ＣＶＤなどの方法にて不純物無添加シリコン層１の除去部分に層間絶縁膜６を埋め込む。
【００４９】
次に、図１０（ｂ）に示すように、貫通孔４ａ内の犠牲膜５を除去し、不純物添加シリコン層２ａおよび層間絶縁膜６の側壁を露出させる。
【００５０】
次に、図１１に示すように、ＣＶＤなどの方法にて不純物添加シリコン層２ａおよび層間絶縁膜６の積層方向に沿って貫通孔４ａの内面にブロック絶縁膜１０を形成する。次に、ＣＶＤなどの方法にて貫通孔４ａ内のブロック絶縁膜１０の表面にチャージトラップ層９を形成する。次に、ＣＶＤなどの方法にて貫通孔４ａ内のチャージトラップ層９の表面にトンネル絶縁膜８を形成する。次に、ＣＶＤなどの方法にて貫通孔４ａ内のトンネル絶縁膜８の表面にチャネル層７を形成する。
【００５１】
これにより、貫通孔４ａ、ブロック絶縁膜１０、チャージトラップ層９、トンネル絶縁膜８およびチャネル層７の形成を１層ごとに繰り返すことなく、メモリセルＭＣ２を積層化することができ、工程数の増大を抑制しつつ、ＮＡＮＤフラッシュメモリの高集積化を図ることができる。
【００５２】
なお、上述した実施形態では、シリコンガスとしてＳｉＨ４を例にとったが、Ｓｉ２Ｈ６やＳｉＨ２Ｃｌ２などのその他のガスでもよく、シリコンを含む他の原料ガスでもよい。また、ホウ素ガスとしてＢＣｌ３を例にとったが、Ｂ２Ｈ６や有機原料であるＴＭＢ（トリメチルボレート）などのその他のガスでもよく、ホウ素を含む他の原料ガスでもよい。炭素系ガスとしてＣ２Ｈ４を例にとったが、炭素を含む他のガスを用いてもよい。
【００５３】
また、上述した実施形態では、不純物添加シリコン層２ａの拡散防止剤として炭素を選択した場合を例にとったが、不純物添加シリコン層２ａの拡散防止剤として窒素を選択してもよい。この場合、炭素系ガスの代わりに、ＮＨ３、ＮＯ、Ｎ２Ｏなどの窒素系ガスを用いればよい。この時、窒素系ガスとホウ素系ガスの組み合わせであることから、窒化ホウ素が生じる。
【００５４】
また、上述した実施形態では、不純物添加シリコン層２ａの不純物としてホウ素を選択した場合を例にとったが、不純物添加シリコン層２ａの不純物としてゲルマニウムを選択するようにしてもよい。この場合、シリコンガスの代わりに、ＧｅＨ４などのゲルマニウム系ガスを用いればよい。
【００５５】
また、不純物無添加シリコン層１と不純物添加シリコン層２ａとで成膜温度を変えるようにしてもよいし、ガスの切り替えのみで成膜温度を同一に設定してもよい。また、不純物無添加シリコン層１と不純物添加シリコン層２ａとを成膜するごとに成膜チャンバから出して非連続で形成してもよいが、成膜チャンバ内で連続して成膜するようにしてもよい。また、上記以外でも、ＰＥ−ＣＶＤ（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ  ）による成膜でもよい。
【００５６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５７】
ＳＢ１  下地層、１  不純物無添加シリコン層、２、２ａ  不純物添加シリコン層、３  拡散防止層、４、４ａ  貫通孔、５  犠牲膜、６  層間絶縁膜、７  チャネル層、８  トンネル絶縁膜、９  チャージトラップ層、１０  ブロック絶縁膜、１１  柱状絶縁体、１２  柱状体、１３  接続部、ＷＬ１〜ＷＬ４、ＷＬ１ａ〜ＷＬ４ａ、ＷＬ１１〜ＷＬ１８  ワード線、ＢＬ１〜ＢＬ３、ＢＬ１１〜ＢＬ１５  ビット線、ＳＧ０〜ＳＧ４、ＳＧ０ａ〜ＳＧ４ａ、ＳＧ１１、ＳＧ１２  セレクトゲート電極、ＮＳ１〜ＮＳ３  ＮＡＮＤストリング、ＮＣ１〜ＮＣ３  ＮＡＮＤセル、ＭＣ１、ＭＣ２  メモリセル、Ｍ  ハードマスク、Ｈ  開口部、ＳＢ２  半導体基板、ＣＮ  接続層、ＰＧ  プラグ、ＳＬ  ソース線
【図１】
2013069953.tif 000003
【図２】
2013069953.tif 000004
【図３】
2013069953.tif 000005
【図４】
2013069953.tif 000006
【図５】
2013069953.tif 000007
【図６】
2013069953.tif 000008
【図７】
2013069953.tif 000009
【図８】
2013069953.tif 000010
【図９】
2013069953.tif 000011
【図１０】
2013069953.tif 000012
【図１１】
2013069953.tif 000013