(57)【要約】【課題】耐圧の向上、及び容量の低減を図ることができる半導体装置を提供する。【解決手段】実施形態に係る半導体装置は、基板と、第１導通部と、第２導通部と、半導体部と、第１電極部と、第２電極部と、第１絶縁部と、第２絶縁部と、を備える。第１導通部はＺ軸方向に延在する。第２導通部はＺ軸方向に延在し、Ｘ軸方向に沿って第１導通部と離間する。半導体部は、第１導通部と第２導通部とのあいだに設けられる。第１電極部は、第１導通部と第２導通部とのあいだでＺ軸方向に延在する。第２電極部は、第１電極部と第２導通部とのあいだでＺ軸方向に延在し、第１電極部と離間する。第１絶縁部は、第１電極部と半導体部とのあいだに設けられ、第１電極部の境界面の法線方向に第１の厚さを有する。第２絶縁部は、第２電極部と半導体部とのあいだに設けられ、第２電極部の境界面の法線方向に、第１の厚さよりも厚い第２の厚さを有する。【選択図】図１
2013069817.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の主面に対して直交する第１方向に延在した第１導通部と、
前記第１方向に延在し、前記第１方向と直交する第２方向に沿って前記第１導通層と離間して設けられた第２導通部と、
前記第１導通部と、前記第２導通部と、のあいだに設けられ、第１不純物濃度による第１導電形の第１半導体領域と、前記第１導通部と、前記第１半導体領域と、のあいだに設けられた第２導電形の第２半導体領域と、を含む半導体部と、
前記第１導通部と、前記第２導通部と、のあいだで前記第１方向に延在し、前記第２方向に沿って前記第２半導体領域を貫通する第１電極部と、
前記第１電極部と、前記第２導通部と、のあいだで前記第１方向に延在し、前記第１電極部と離間して設けられた第２電極部と、
前記第１電極部と、前記半導体部と、のあいだに設けられ、前記第１電極部の境界面の法線方向に第１の厚さを有する第１絶縁部と、
前記第２電極部と、前記半導体部と、のあいだに設けられ、前記第２電極部の境界面の法線方向に、前記第１の厚さよりも厚い第２の厚さを有する第２絶縁部と、
前記第１電極部と、前記第１導通部と、のあいだに設けられ、前記第１電極部の境界面の法線方向に、前記第１の厚さよりも厚い第３の厚さを有する第３絶縁部と、
を備えた半導体装置。
【請求項２】
基板と、
前記基板の主面と直交する第１方向に延在した第１導通部と、
前記第１方向に延在し、前記第１方向と直交する第２方向に沿って前記第１導通部と離間して設けられた第２導通部と、
前記第１導通部と、前記第２導通部と、のあいだに設けられ、第１不純物濃度による第１導電形の第１半導体領域を含む半導体部と、
前記第１導通部と、前記第２導通部と、のあいだで前記第１方向に延在した第１電極部と、
前記第１電極部と、前記第２導通部と、のあいだで前記第１方向に延在し、前記第１電極部と離間して設けられた第２電極部と、
前記第１電極部と、前記半導体部と、のあいだに設けられ、前記第１電極部の境界面の法線方向に第１の厚さを有する第１絶縁部と、
前記第２電極部と、前記半導体部と、のあいだに設けられ、前記第２電極部の境界面の法線方向に、前記第１の厚さよりも厚い第２の厚さを有する第２絶縁部と、
を備えた半導体装置。
【請求項３】
前記第１電極部は、前記第２方向に沿って前記第１導電部の途中から前記半導体部の途中にかけて設けられた請求項２記載の半導体装置。
【請求項４】
前記第２の厚さは、前記第１導通部から前記第２導通部に向けて漸増する請求項２または３に記載の半導体装置。
【請求項５】
前記第２の厚さは、前記第１導通部から前記第２導通部に向けて増減を繰り返す請求項２または３に記載の半導体装置。
【請求項６】
前記第２電極部は、前記第２方向にそれぞれ離間して配置された複数の電極領域を含む請求項２〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記第１絶縁部と、前記第２絶縁部と、は、前記第２方向に離間して設けられ、
前記第２絶縁部は、前記複数の電極領域ごとに離間して設けられた請求項６記載の半導体装置。
【請求項８】
前記第１の厚さのうち、前記第１方向に沿った厚さは、前記第２方向に沿った厚さよりも厚い請求項２〜７のいずれか１つに記載の半導体装置。
【請求項９】
前記第１電極部と、前記第１導通部と、のあいだに設けられ、前記第１電極部の境界面と前記第１導通部の境界面とが対向する方向に、前記第１の厚さよりも厚い第３の厚さを有する第３絶縁部をさらに備えた請求項２〜８のいずれか１つに記載の半導体装置。
【請求項１０】
前記半導体部は、前記第１導通部と、前記第１半導体領域と、のあいだに設けられた第２導電形の第２半導体領域を含み、
前記第１電極部及び前記第１絶縁部は、前記第２方向に沿って前記２半導体領域を貫通する請求項２〜９のいずれか１つに記載の半導体装置。
【請求項１１】
前記第１方向に沿った前記第２電極部の長さは、前記第１方向に沿った前記第１電極部の長さよりも長い請求項１０記載の半導体装置。
【請求項１２】
前記第１電極部は、前記第１導通部と導通し、
前記第１導通部は、前記半導体部とショットキー接合された請求項２〜９のいずれか１つに記載の半導体装置。
【請求項１３】
前記半導体部は、前記半導体部の前記第１導通部側に、前記第１導電形であって前記第１不純物濃度よりも低い不純物濃度の第１濃度領域を含む請求項１２記載の半導体装置。
【請求項１４】
前記半導体部は、前記半導体部の前記第１導通部側に、前記第１導電形であって前記第１不純物濃度よりも高い不純物濃度の第２濃度領域を含む請求項１２記載の半導体装置。
【請求項１５】
前記半導体部は、前記基板と、前記第１導通部と、のあいだで、前記第１導通部の側に、第２導電形の第３濃度領域を含む請求項１２〜１４のいずれか１つに記載の半導体装置。
【請求項１６】
前記半導体部は、前記基板と、前記第１導通部と、のあいだで、前記第１導通部の側に、前記第１導電形であって前記第１不純物濃度よりも低い不純物濃度の第４濃度領域を含む請求項１２〜１４のいずれか１つに記載の半導体装置。
【請求項１７】
前記第１電極部は、前記第１導通部と、前記半導体部と、の境界面から離間して設けられた請求項１２〜１５のいずれか１つに記載の半導体装置。
【請求項１８】
前記第１絶縁部と、前記第２絶縁部と、は、前記第２方向に離間して設けられた請求項２〜１７のいずれか１つに記載の半導体装置。
【請求項１９】
前記第１絶縁部は、前記第２絶縁部と離間して設けられ、
前記第１方向及び前記第２方向と直交する第３方向に沿った前記第１絶縁部の位置と、前記第３方向に沿った前記第２絶縁部の位置と、が相違する請求項１８記載の半導体装置。
【請求項２０】
前記第２方向にみて、前記第１絶縁部の一部は、前記第２絶縁部の一部と重なり合う請求項１９記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極やショットキーバリアダイオードのアノード電極等を、半導体領域の主面方向及び深さ方向に延在させた構造を有する半導体装置がある。この半導体装置では、実質的な動作領域が主面方向及び深さ方向に拡がることから、オン抵抗の低減を達成することができる。一方、ゲート電極の厚さの一定であり、所望のＶth（ゲートオン電圧）を得るためのゲート絶縁膜を薄膜化すると、耐圧の低下や容量の増加が生ずることもある。このような半導体装置においては、さらなる耐圧の向上、及び容量の低減が望まれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３３５６１６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、耐圧を向上とともに容量の低減を図ることができる半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、基板と、第１導通部と、第２導通部と、半導体部と、第１電極部と、第２電極部と、第１絶縁部と、第２絶縁部と、を備える。
第１導通部は、基板の主面と直交する第１方向に延在して設けられている。
第２導通部は、第１方向に延在し、第１方向と直交する第２方向に沿って第１導通部と離間して設けられている。
半導体部は、第１導通部と、第２導通部と、のあいだに設けられ、第１不純物濃度による第１導電形の第１半導体領域を含む。
第１電極部は、第１導通部と、第２導通部と、のあいだで第１方向に延在して設けられている。
第２電極部は、第１電極部と、第２導通部と、のあいだで第１方向に延在し、第１電極部と離間して設けられている。
第１絶縁部は、第１電極部と、半導体部と、のあいだに設けられ、第１電極部の境界面の法線方向に第１の厚さを有する。
第２絶縁部は、第２電極部と、半導体部と、のあいだに設けられ、第２電極部の境界面の法線方向に、第１の厚さよりも厚い第２の厚さを有する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る半導体装置の構成を例示する模式的斜視図である。
【図２】電界強度分布を例示する模式図である。
【図３】半導体装置の製造方法を例示する模式的斜視図である。
【図４】半導体装置の製造方法を例示する模式的斜視図である。
【図５】半導体装置の製造方法を例示する模式的斜視図である。
【図６】半導体装置の製造方法を例示する模式的斜視図である。
【図７】半導体装置の製造方法を例示する模式的斜視図である。
【図８】半導体装置の製造方法を例示する模式的斜視図である。
【図９】トレンチ内構造の変形例について説明する図である。
【図１０】トレンチ内構造の変形例について説明する図である。
【図１１】トレンチ内構造の変形例について説明する図である。
【図１２】トレンチ内構造の変形例について説明する図である。
【図１３】トレンチ内構造の変形例について説明する図である。
【図１４】トレンチ内構造の変形例について説明する図である。
【図１５】トレンチ内構造の変形例について説明する図である。
【図１６】トレンチ内構造の変形例について説明する図である。
【図１７】トレンチ内構造の変形例について説明する図である。
【図１８】トレンチ内構造の製造方法（その１）を説明する模式図である。
【図１９】トレンチ内構造の製造方法（その２）を説明する模式図である。
【図２０】トレンチ内構造の製造方法（その３）を説明する模式図である。
【図２１】トレンチ内構造の製造方法（その４）を説明する模式図である。
【図２２】トレンチ内構造の製造方法（その５）を説明する模式図である。
【図２３】トレンチ内構造の製造方法（その６）を説明する模式図である。
【図２４】トレンチ内構造の製造方法（その７）を説明する模式図である。
【図２５】トレンチ内構造の製造方法（その７）を説明する模式図である。
【図２６】第２の実施形態に係る半導体装置の構成を例示する模式的斜視図である。
【図２７】電界強度分布を例示する模式図である。
【図２８】半導体装置の製造方法を例示する模式的斜視図である。
【図２９】半導体装置の製造方法を例示する模式的斜視図である。
【図３０】半導体装置の製造方法を例示する模式的斜視図である。
【図３１】半導体装置の変形例について説明する図である。
【図３２】半導体装置の変形例について説明する図である。
【図３３】第２電極部の他の例を説明する模式的斜視図である。
【図３４】第１絶縁部の他の例を説明する模式的斜視図である。
【図３５】第３の実施形態に係る半導体装置の構成を例示する模式的斜視図である。
【図３６】トレンチ内の構造の変形例について説明する図である。
【図３７】トレンチ内の構造の変形例について説明する図である。
【図３８】トレンチ内の構造の変形例について説明する図である。
【図３９】トレンチ内の構造の変形例について説明する図である。
【図４０】トレンチ内の構造の変形例について説明する図である。
【図４１】トレンチ内の構造の変形例について説明する図である。
【図４２】トレンチ内の構造の変形例について説明する図である。
【図４３】トレンチ内構造の製造方法を説明する模式図である。
【図４４】トレンチ内構造の製造方法を説明する模式図である。
【図４５】第４の実施形態に係る半導体装置の構成を例示する模式的斜視図である。
【図４６】第４の実施形態に係る半導体装置の構成を説明する模式的平面図である。
【図４７】第４の実施形態に係る半導体装置の他の構成を例示する模式的平面図である。
【図４８】第４の実施形態に係る半導体装置の他の構成を例示する模式的平面図である。
【図４９】第４の実施形態に係る半導体装置の他の構成を例示する模式的平面図である。
【図５０】他の電界緩和領域を例示する模式的斜視図である。
【図５１】参考例を示す模式的斜視図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
実施形態では、一例として、第１導電形をｎ形、第２導電形をｐ形とした具体例を挙げる。
また、ｎ＋、ｎ、ｎ−及びｐ＋、ｐ、ｐ−の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、ｎ＋はｎよりもｎ形の不純物濃度が相対的に高く、ｎ−はｎよりもｎ形の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ形の不純物濃度が相対的に高く、ｐ−はｐよりもｐ形の不純物濃度が相対的に低いことを示す。
また、実施形態では、ＸＹＺ座標系を用いた説明を行う。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の構成を例示する模式的斜視図である。
図１では、基板５の主面５ａと直交する方向をＺ軸方向（第１方向）、Ｚ軸方向と直交する方向をＸ軸方向（第２方向）及びＹ軸方向（第３方向）として、半導体装置１１０の一部破断の模式的斜視図を表している。図１に例示した半導体装置１１０は、ＭＯＳＦＥＴである。図１では、説明の便宜上、半導体装置１１０の一部のみが表されている。
【００１０】
半導体装置１１０は、基板５と、第１導通部１０と、第２導通部２０と、半導体部３０と、第１電極部４０と、第２電極部５０と、第１絶縁部６０と、第２絶縁部７０と、を備える。
【００１１】
半導体装置１１０では、基板５として、例えばｎ＋の半導体基板が用いられる。半導体基板は、例えばシリコンウェーハである。
【００１２】
第１導通部１０は、基板５の上においてＺ軸方向に延在して設けられている。図１に例示した半導体装置１１０において、第１導通部１０は、ｎ＋ソース部である。ｎ＋ソース部は、ＭＯＳＦＥＴの例えばソースとして機能する。
【００１３】
第２導通部２０は、基板５の上においてＺ軸方向に延在して設けられる。第２導通部２０は、Ｘ軸方向に沿って第１導通部１０と離間して設けられている。図１に例示した半導体装置１１０において、第２導通部２０は、基板５の主面５ａからＺ軸方向に立ち上がるｎ＋ピラー部である。ｎ＋ピラー部は、ＭＯＳＦＥＴの例えばドレインとして機能する。
【００１４】
半導体部３０は、第１導通部１０と、第２導通部２０と、のあいだに設けられる。半導体部３０は、Ｚ軸方向に延在する第１導通部１０と、第２導通部２０と、のあいだに埋め込まれている。半導体部３０は、第１不純物濃度によるｎ形の第１半導体領域３１を含んでいる。第１半導体領域３１は、ｎ形ドリフト領域である。第１半導体領域３１は、第２導通部２０及び基板５と接している。
【００１５】
半導体部３０は、第１半導体領域３１と、第１導通部１０と、のあいだに、ｐ形の第２半導体領域３２を含んでいる。第２半導体領域３２は、ｐ形ベース領域である。第２半導体領域３２は、第１導通部１０及び第１半導体領域３１と接している。
【００１６】
第１電極部４０は、第１導通部１０と、第２導通部２０と、のあいだでＺ軸方向に延在して設けられている。第１電極部４０は、ＭＯＳＦＥＴにおけるゲート電極である。第１電極部４０は、第１導通部１０からＸ軸方向に沿って第２半導体領域３２を貫通し、第１半導体領域３１の途中まで形成されている。
【００１７】
第２電極部５０は、第１電極部４０と、第２導通部２０と、のあいだでＺ軸方向に延在して設けられている。第２電極部５０は、第１電極部４０と離間して設けられている。第２電極部５０は、例えば、ＭＯＳＦＥＴのソース電極と同電位である。なお、第２電極部５０は、接地電位に固定されていてもよい。実施形態では、第２電極部５０を、ソース電極ということにする。
【００１８】
第２電極部５０は、例えばＸ軸方向に沿って第１電極部４０と離間して設けられる。第２電極部５０は、第１電極部４０と、第２導通部２０と、のあいだの第１半導体領域３１内に設けられている。
【００１９】
第１絶縁部６０は、第１電極部４０と、半導体部３０と、のあいだに設けられる。第１絶縁部６０は、第１電極部４０の境界面の法線方向に第１の厚さｔ１を有する。
【００２０】
ここで、第１絶縁部６０の厚さとは、第１絶縁部６０が設けられる第１電極部４０と、半導体部３０と、の隙間において、第１電極部４０の境界面の法線方向に沿った、第１電極部４０の境界面と、半導体部３０の境界面と、の距離のことをいう。
【００２１】
ＭＯＳＦＥＴにおいて、第１絶縁部６０は、ゲート絶縁膜である。第１絶縁部６０は、Ｘ軸方向に沿って第２半導体領域３２を貫通するように設けられる。したがって、第１の厚さｔ１は、第１電極部４０の境界面の法線方向に沿った、第１電極部４０の境界面と、第２半導体領域３２の境界面と、の距離になる。
【００２２】
第２絶縁部７０は、第２電極部５０と、半導体部３０と、のあいだに設けられる。第２絶縁部７０は、第２電極部５０の境界面の法線方向に、第１の厚さｔ１よりも厚い第２の厚さｔ２を有する。
【００２３】
ここで、第２絶縁部７０の厚さとは、第２絶縁部７０が設けられる第２電極部５０と、半導体部３０と、の隙間において、第２電極部５０の境界面の法線方向に沿った、第２電極部５０の境界面と、半導体部３０の境界面と、の距離のことをいう。
実施形態では、第２絶縁部７０のことを、ソース絶縁膜ともいうことにする。
【００２４】
半導体装置１１０は、第１導通部１０、第２導通部２０、半導体部３０、第１電極部４０、第２電極部５０、第１絶縁部６０及び第２絶縁部７０を、それぞれ少なくとも一つ備えている。
【００２５】
図１に例示した半導体装置１１０では、一つの第１導通部１０（ｎ＋ソース部）がＹ軸方向にも延在し、この第１導通部１０を中心として、Ｘ軸方向の一方側及び他方側に、それぞれ第２導通部２０（ｎ＋ピラー部）が設けられている。また、第１電極部４０及び第２電極部５０は、第１導通部１０を中心として線対称に設けられている。しかも、線対称に設けられた第１電極部４０及び第２電極部５０の組が、Ｙ軸方向に沿って所定の間隔で複数組設けられている。
【００２６】
例えば、半導体装置１１０では、複数の第１導通部１０及び複数の第２導通部２０が設けられる。複数の第１導通部１０と、複数の第２導通部２０とは、Ｘ軸方向に、それぞれ１つずつ交互に配置される。そして、図１に表した第１電極部４０、第２電極部５０、第１絶縁部６０及び第２絶縁部７０が繰り返し配置される。
【００２７】
第２絶縁部７０のＺ軸方向に沿った深さｄ２は、第１絶縁部６０のＺ軸方向に沿った深さｄ１と同じであってもよい。なお、深さｄ２は、深さｄ１よりも深いほうが好ましい。これにより、第２絶縁部７０の底部での耐圧低下の改善と、容量の低減を図ることができる。
【００２８】
図１では、説明の便宜上、第１電極部４０（ゲート電極）と導通するゲート配線、第１導通部１０（ｎ＋ソース部）及び第２電極部５０（ソース電極）と導通するソース配線及び第２導通部２０（ｎ＋ピラー部）と導通するドレイン配線は省略されている。ゲート配線及びソース配線は、図１に例示した半導体装置１１０の、Ｚ軸方向上側（基板５の主面５ａの側）に層間絶縁膜を介して形成される。ドレイン配線は、図１に例示した半導体装置１１０の、Ｚ軸方向下側（基板５の主面５ａと反対側）に設けられる。
【００２９】
図１に表した矢印は、電子の流れを例示している。半導体装置１１０では、第１電極部４０（ゲート電極）に閾値を超える電圧が印加されると、第２半導体領域３２（ｐ形ベース領域）にチャネルが形成され、第１導通部１０（ｎ＋ソース部）と対向する第２導通部２０（ｎ＋ピラー部）に向けて電流が流れる。これにより、低オン抵抗を実現することができる。
【００３０】
半導体装置１１０においては、第１絶縁部６０及び第２絶縁部７０の少なくとも一方と、基板５と、のあいだの半導体部３０であって、第１絶縁部６０及び第２絶縁部７０の側に、電界緩和領域３３を設けても良い。
電界緩和領域３３には、ｐ形の半導体（シリコン）による第５濃度領域Ｐ５や、第１半導体領域３１よりも比抵抗が高いｎ−半導体（シリコン）による第６濃度領域Ｎ６が用いられる。電界緩和領域３３を設けることで、第１導通部１０の基板５側の端部での電界集中を緩和し、耐圧を向上させることができる。
【００３１】
図２は、電界強度分布を例示する模式図である。
図２（ａ）は、図１に示すＺ１部でのＺ軸方向にみた模式的平面図である。図２（ａ）では、第１導通部１０を中心とした一方側の第１電極部４０及び第２電極部５０を表している。図２（ｂ）は、図２（ａ）に示すＸ−Ｘ線の位置における電界強度分布を例示している。図２（ｂ）におけるPositionの軸はＸ−Ｘ線における位置を表し、Eintの軸は電界強度強度を示している。
【００３２】
図２（ａ）に表したように、第１電極部４０と、第２半導体領域３２と、のあいだには、第１の厚さｔ１を有する第１絶縁部６０が設けられている。また、第２電極部５０と、第１半導体領域３１と、のあいだには、第２の厚さｔ２を有する第２絶縁部７０が設けられている。第２の厚さｔ２は、第１の厚さｔ１よりも厚い。
【００３３】
このように、第２絶縁部７０（ソース絶縁膜）の第２の厚さｔ２を、第１絶縁部６０（ゲート絶縁膜）の第１の厚さｔ１よりも厚くすることで、第１電極部４０（ゲート電極）の第２導通部２０側の端部での電界の集中を緩和する、フィールドプレートトレンチ構造（以下、単に「ＦＰ構造」という。）を実現する。これにより、ＦＰ構造を有しない構造に比べて、ゲート容量の低減を図る。
【００３４】
このようなＦＰ構造では、第２電極部５０（ソース電極）の第２導通部２０（ｎ＋ピラー部）側で電界を持ち、かつ、第１絶縁部６０（ゲート絶縁膜）及び第２絶縁部７０（ソース絶縁膜）の境界部分でも電界を持つ。これにより、図２（ｂ）に表したように、電界に２つの山が設けられ、これらの山の大きさがバランスすることによって、耐圧を向上させることができる。また、第１半導体領域３１（ｎ形ドリフト領域）の第１不純物濃度を低くしても十分な耐圧を得ることができ、オン抵抗の低減を図ることができる。
【００３５】
ここで、参考例について説明する。
図５１は、参考例を示す模式的斜視図である。
図５１に表したように、参考例に係る半導体装置１９０では、ゲート電極である第１電極部４０が、Ｚ軸方向にみて、第１導通部１０から第１半導体領域３１の途中まで設けられている。図１に例示した半導体装置１１０には、第１電極部４０に離間して第２電極部５０が設けられているが、図５１に例示した半導体装置１９０には、第２電極部５０が設けられていない。
【００３６】
半導体装置１９０の第１絶縁部６０の厚さは均一である。このため、実質的なＦＥＴ面積（ＭＯＳＦＥＴにおけるゲート電極とゲート絶縁膜との対向面積）の増加に比例して、ゲート容量が増加する。ゲート容量が増加すると、高速スイッチングが必要とされる電源回路等に半導体装置１９０を用いた場合、スイッチングロスが大きくなる。また、第１絶縁部６０の底部での厚さが薄いため、耐圧の低下を招きやすい。
【００３７】
これに対し、実施形態に係る半導体装置１１０では、第２電極部５０及び第２絶縁部７０によるＦＰ構造が設けられているため、耐圧の向上及びゲート容量の低減を図ることができる。
【００３８】
次に、半導体装置１１０の製造方法について説明する。
図３〜図８は、半導体装置の製造方法を例示する模式的斜視図である。
先ず、図３（ａ）〜（ｄ）に表した工程で、基板５、第２導通部２０及び半導体部３０を形成する。
【００３９】
先ず、図３（ａ）に表したように、基板５の主面５ａ上に、半導体部３０の第１半導体領域３１を例えばエピタキシャル成長させる。基板５は、例えばｎ＋シリコンウェーハである。第１半導体領域３１は、例えばｎ形シリコンのエピタキシャル層である。次に、第１半導体領域３１の上にマスクパターン８１を形成する。マスクパターン８１には、例えば酸化シリコンが用いられる。マスクパターン８１には、フォトリソグラフィによって、第２導通部２０を形成する位置に開口が設けられている。
【００４０】
次に、図３（ｂ）に表したように、開口を設けたマスクパターン８１を介して、第１半導体領域３１及び基板５をエッチングする。エッチングには、例えばＲＩＥ（Reactive Ion Etching）が用いられる。これにより、第１半導体領域３１から基板５の途中に達する深さでトレンチＴ１が形成される。また、トレンチＴ１は、Ｙ軸方向に延在して形成される。
【００４１】
次に、図３（ｃ）に表したように、トレンチＴ１内に第２導通部材料２０Ａを埋め込む。第２導通部材料２０Ａには、例えば高不純物濃度のポリシリコンが用いられる。第２導通部材料２０Ａは、マスクパターン８１の上まで形成される。
【００４２】
次に、第２導通部材料２０Ａ及びマスクパターン８１をトレンチＴ１の開口部が露出するまで除去する。第２導通部材料２０Ａ及びマスクパターン８１は、例えばＣＭＰ（Chemical Mechanical Polishing）によって除去される。これにより、図３（ｄ）に表したように、トレンチＴ１内に第２導通部２０が形成される。第２導通部２０は、基板５の主面５ａからＺ軸方向に延在するとともに、Ｙ軸方向にも延在して設けられる。
【００４３】
ここで、第２導通部２０の別な形成方法を図４に沿って説明する。
先ず、図４（ａ）に表したように、基板５の主面５ａ上に、マスクパターン８２を形成する。マスクパターン８２には、例えば酸化シリコンが用いられる。マスクパターン８２は、フォトリソグラフィによって、第２導通部２０を形成する位置以外に開口が設けられている。
【００４４】
次に、図４（ｂ）に表したように、マスクパターン８２を介して基板５をエッチングする。このエッチングによって除去された部分をワイドトレンチＷＴということにする。一方、マスクパターン８２でマスクされた部分は、基板５からＺ軸方向に延在した第２導通部２０になる。
【００４５】
次に、図４（ｃ）に表したように、基板５の上に第１半導体材料３１Ａを例えばエピタキシャル成長させる。第１半導体材料３１Ａは、例えばｎ形シリコンである。第１半導体材料３１Ａは、基板５の上の複数の第２導通部２０のあいだ、すなわちワイドトレンチＷＴ内に埋め込まれる。ワイドトレンチＷＴ内に埋め込まれた第１半導体材料３１Ａは、第１半導体領域３１になる。
【００４６】
次に、第１半導体材料３１Ａの一部を除去する。ここでは、第１半導体材料３１Ａを、第２導通部２０の上部が露出するまで除去する。第１半導体材料３１Ａは、例えばＣＭＰによって除去される。これにより、図４（ｄ）に表したように、基板５上に第２導通部２０及び第１半導体領域３１が形成される。第２導通部２０は、基板５の主面５ａからＺ軸方向に延在するとともに、Ｙ軸方向にも延在して設けられる。
【００４７】
図３または図４に表したいずれかの工程によって第２導通部２０を形成したのちは、図５〜図８に表す工程を順に行う。なお、図５〜図８では、図４に表した工程で第２導通部２０を形成した場合を例示している。
【００４８】
先ず、図５（ａ）に表したように、第１半導体領域３１及び第２導通部２０の上にマスクパターン８３を形成する。マスクパターン８３には、例えば酸化シリコンが用いられる。マスクパターン８３には、フォトリソグラフィによって、第２半導体領域３２を形成する位置に開口が設けられている。
【００４９】
そして、開口を設けたマスクパターン８３を介して、第１半導体領域３１をエッチングする。エッチングには、例えばＲＩＥ（Reactive Ion Etching）が用いられる。これにより、第１半導体領域３１の上面から途中に達する深さでトレンチＴ３が形成される。また、トレンチＴ３は、Ｙ軸方向に延在して形成される。
【００５０】
次に、図５（ｂ）に表したように、トレンチＴ３内に第２半導体材料３２Ａを埋め込む。第２半導体材料３２Ａは、例えばエピタキシャル成長によってトレンチＴ３内を埋め込むように形成される。第２半導体材料３２Ａは、例えばｐ形シリコンである。
【００５１】
その後、第２半導体材料３２Ａ、第１半導体領域３１及び第２導通部２０の上にマスクパターン８４を形成する。マスクパターン８４には、例えば酸化シリコンが用いられる。マスクパターン８４には、フォトリソグラフィによって、第１導通部１０を形成する位置に開口が設けられている。
【００５２】
そして、開口を設けたマスクパターン８４を介して、第２半導体材料３２Ａをエッチングする。エッチングには、例えばＲＩＥ（Reactive Ion Etching）が用いられる。これにより、第２半導体材料３２Ａの上面から途中に達する深さでトレンチＴ４が形成される。また、トレンチＴ４は、Ｙ軸方向に延在して形成される。
【００５３】
次に、図５（ｃ）に表したように、トレンチＴ４内に第１導通部材料１０Ａを埋め込む。第１導通部材料１０Ａは、例えばエピタキシャル成長によってトレンチＴ４内を埋め込むように形成される。第１導通部材料１０Ａは、例えばｎ＋形シリコンである。マスクパターン８４をＣＭＰによって除去する。これにより、トレンチＴ４内に第１導通部１０が形成される。また、第１導通部１０の外側のトレンチＴ３内には、第２半導体領域３２が形成される。
【００５４】
次に、図６に表したように、Ｘ軸方向に沿ったトレンチＴ５（第１トレンチ）を形成する。トレンチＴ５のＺ軸方向に沿った深さは、第１導通部１０のＺ軸方向に沿った深さよりも浅い。トレンチＴ５のＺ軸方向にみた開口は、第１導通部１０及び第２半導体領域３２を貫通し、第１半導体領域３１の途中まで設けられている。
【００５５】
図６に表した例では、第１導通部１０を中心としてＸ軸方向の一方側及び他方側に、それぞれトレンチＴ５の開口が延びるように形成されている。これにより、一つのトレンチＴ５から、第１導通部１０を中心として線対称に第１電極部４０及び第２電極部５０の組を形成することができる。
【００５６】
トレンチＴ５のＺ軸方向にみた開口のＹ軸方向に沿った幅には、第１の幅ｗ１と、第２の幅ｗ２と、がある。第２の幅ｗ２は、第１の幅ｗ１よりも広い。第１の幅ｗ１の部分には、第１電極部４０が形成される。第２の幅ｗ２の部分には、第２電極部５０が形成される。トレンチＴ５の第１の幅ｗ１及び第２の幅ｗ２によって、第１絶縁部６０の第１の厚さｔ１及び第２絶縁部７０の第２の厚さｔ２を設定することができる。
【００５７】
また、トレンチＴ５のＺ軸方向にみた開口の形状を変更することによって、トレンチＴ５内の構造（第１電極部４０、第２電極部５０、第１絶縁部６０及び第２絶縁部７０の構造）について、様々な変形例に対応することができる。
【００５８】
また、電界緩和領域３３を設ける場合には、トレンチＴ５の底部ＢＭに、不純物注入を行い、電界緩和領域３３を形成する。例えば、トレンチＴ５の底部ＢＭに向けて斜めにボロン（Ｂ）をイオン注入し、熱拡散する。Ｂのイオン注入及び熱拡散によって形成される電界緩和領域３３は、ｐ形の半導体による第５濃度領域または半導体部３０（第１半導体領域３１）よりも不純物濃度が低いｎ−形半導体による第６濃度領域Ｎ４である。
【００５９】
次に、図７に表したように、トレンチＴ５の内壁に、絶縁膜６０Ａを形成する。絶縁膜６０Ａは、例えばシリコンの熱酸化膜である。そして、図８に表したように、トレンチＴ５内に、第１電極部４０と、第２電極部５０と、を形成する。第１電極部４０及び第２電極部５０には、例えばポリシリコンが用いられる。
【００６０】
第１電極部４０と、第２半導体領域３２と、のあいだに設けられた絶縁膜６０Ａは、第１絶縁部６０になる。また、第２電極部５０と、第１半導体領域３１と、のあいだに設けられた絶縁膜６０Ａは、第２絶縁部７０になる。
これにより、半導体装置１１０が完成する。
【００６１】
上記説明した製造方法によれば、トレンチＴ５のＺ軸方向にみた開口の形状を変更することで、様々なＦＰ構造を容易に実現することができる。すなわち、いわゆる平面型のＭＯＳ構造においてトレンチによるＦＰ構造を設けようとした場合、トレンチの深さ方向（開口から底部に向かう方向）の途中の位置にソース絶縁膜を形成するための幅広部分を設ける必要があり、製造は非常に困難である。上記説明した製造方法では、トレンチＴ５の開口面に、ソース絶縁膜を形成する幅広部分が現れることから、いわゆる平面型のＭＯＳ構造では実現しえない複雑なＦＰ構造であっても、容易に製造することができる。
実施形態では、上記の製造方法を応用して、半導体装置１１０における様々なトレンチＴ５内の構造を実現する。
【００６２】
次に、トレンチＴ５内の構造の変形例について説明する。
図９〜図１７は、トレンチ内構造の変形例について説明する図である。
図９〜図１７の各図において、（ａ）は図１に示すＺ１部での模式的平面図、（ｂ）は（ａ）に示す線の位置における電界強度分布を例示している。なお、各図において、（ａ）では、第１導通部１０を中心とした一方側の第１電極部４０及び第２電極部５０を表している。したがって、第１導通部１０を中心として、第１電極部４０及び第２電極部５０の組が線対称に設けられる場合には、図中一点鎖線ｏを中心に、（ａ）に示す各部を反転させたものが形成されることになる。以下においては、説明の便宜上、第１導通部１０を中心とした一方側の第１電極部４０及び第２電極部５０の組のみを例示した説明を行う。
【００６３】
図９（ａ）に表したトレンチ内構造では、Ｚ軸方向にみたトレンチＴ５の開口が、Ｘ軸方向に沿って、第１導通部１０の途中から第１半導体領域３１の途中にかけて設けられている。すなわち、Ｚ軸方向にみたトレンチＴ５の開口は、第１導通部１０を貫通しない。
【００６４】
トレンチＴ５の開口が第１導通部１０を貫通しないため、第１電極部４０と、第１導通部１０と、のあいだには、第３絶縁部８０が設けられている。第３絶縁部８０は、第１絶縁部６０と一体的に形成されている。
【００６５】
図９（ｂ）に表したように、図９（ａ）に例示したトレンチ内構造におけるＢ−Ｂ線では、電界に２つの山が設けられ、これらの山の大きさがバランスすることによって、耐圧を向上させることができる。
【００６６】
このような構造によれば、トレンチＴ５の開口が第１導通部１０を貫通する構造に比べて、第１導通部１０と接触する絶縁部の領域を小さくすることができる。これにより、ゲート容量の低減及び第１導通部１０の導通領域の拡大を図ることができる。また、ゲート容量の低減及び第１導通部１０の導通領域の拡大によって、ソース抵抗の低減による低オン抵抗を達成することができる。
【００６７】
図１０（ａ）に表したトレンチ内構造では、図９（ａ）に表した構造と同様に、トレンチＴ５のＺ軸方向にみた開口が、第１導通部１０を貫通していない。図１０（ａ）に表した例では、第３絶縁部８０の厚さ（第３の厚さｔ３）が、第１絶縁部６０の第１の厚さｔ１よりも厚くなっている。ここで、第３絶縁部８０の厚さとは、第３絶縁部８０が設けられる第１電極部４０と、第１導通部１０と、の隙間において、第１電極部４０の境界面の法線方向に沿った、第１電極部４０の境界面と、第１導通部１０の境界面と、の距離のことをいう。
【００６８】
図１０（ｂ）に表したように、図１０（ａ）に例示したトレンチ内構造におけるＣ−Ｃ線では、電界に２つの山が設けられ、これらの山の大きさがバランスすることによって、耐圧を向上させることができる。
【００６９】
このような構造によれば、図９（ａ）に表した構造に比べて第３絶縁部８０の第３の厚さｔ３が厚いため、さらにゲート容量の低減を図ることができる。これにより、オン抵抗のさらなる低減を達成することができる。
【００７０】
図１１（ａ）に表したトレンチ内構造では、第１電極部４０の第１導通部１０側に、第３電極部６５が設けられている。第３電極部６５は、第２電極部５０と同電位である。第３電極部６５と、第１導通部１０と、のあいだには第４絶縁部９０が設けられている。第４絶縁部９０の厚さ（第４の厚さｔ４）は、第１絶縁部６０の第１の厚さｔ１よりも厚い。第４の厚さｔ４は、例えば第２絶縁部７０の第２の厚さｔ２とほぼ等しい。
【００７１】
ここで、第４絶縁部９０の厚さとは、第４絶縁部９０が設けられる第１電極部４０と、第１導通部１０と、の隙間において、第１電極部４０の境界面の法線方向に沿った、第１電極部４０の境界面と、第１導通部１０の境界面と、の距離のことをいう。
【００７２】
図１１（ｂ）に表したように、図１１（ａ）に例示したトレンチ内構造におけるＤ−Ｄ線では、電界に２つの山が設けられ、これらの山の大きさがバランスすることによって、耐圧を向上させることができる。
【００７３】
このような構造によれば、第１導通部１０に接する絶縁部（第４絶縁部９０）を厚くすることで、図１０（ａ）に表した構造に比べてさらにゲート容量の低減を図ることができる。これにより、オン抵抗のさらなる低減を達成することができる。
【００７４】
図１２（ａ）に表したトレンチ内構造では、第２電極部５０が、２つの副電極部５０１及び５０２に分割されている。副電極部５０１及び５０２は、Ｘ軸方向に沿って互いに離間して配置されている。副電極部５０２と、第１半導体領域３１と、のあいだに設けられた第２絶縁部７０の厚さｔ２２は、副電極部５０１と、第１半導体領域３１と、のあいだに設けられた第２絶縁部７０の厚さｔ２１よりも厚い。すなわち、第２絶縁部７０の厚さは、第１導通部１０から第２導通部２０に向けて漸増する。
【００７５】
図１２（ｂ）に表したように、図１２（ａ）に例示したトレンチ内構造におけるＥ−Ｅ線では、電界に３つの山が設けられる。すなわち、電界は、第１電極部４０の第２導通部２０側の端部、副電極部５０１の第２導通部２０側の端部、及び副電極部５０２の第２導通部２０側の端部で強く表れる。
【００７６】
このような構造によれば、電界分布を３つの山に分担させることができ、耐圧向上を図ることができる。また、第１半導体領域３１の第１不純物濃度を高くしても十分な耐圧を得ることができ、オン抵抗の低減を図ることができる。なお、図１２（ａ）に表した例では、第２電極部５０を２つの副電極部５０１及び５０２に分割しているが、さらに多くの副電極部に分割してもよい。
【００７７】
図１３（ａ）に表したトレンチ内構造では、第２電極部５０が３つの副電極部５０１、５０２及び５０３に分割されている。副電極部５０１、５０２及び５０３は、Ｘ軸方向に沿って互いに離間して配置されている。
【００７８】
副電極部５０１と、第１半導体領域３１と、のあいだに設けられた第２絶縁部７０の厚さｔ２１、副電極部５０２と、第１半導体領域３１と、のあいだに設けられた第２絶縁部７０の厚さｔ２２、及び副電極部５０３と、第１半導体領域３１と、のあいだに設けられた第２絶縁部７０の厚さｔ２３は、第１導通部１０から第２導通部２０に向けて増減を繰り返す。
【００７９】
図１３（ａ）に表した例では、厚さｔ２１よりも厚さｔ２２が薄く、厚さｔ２２よりも厚さｔ２３が厚くなっている。すなわち、第２絶縁部７０の厚さは、第１導通部１０から第２導通部２０に向けて、厚い、薄い、厚い、の順に設けられている。
【００８０】
図１３（ｂ）に表したように、図１３（ａ）に例示したトレンチ内構造におけるＦ−Ｆ線では、電界に４つの山が設けられる。すなわち、電界は、第１電極部４０の第２導通部２０側の端部、副電極部５０１の第２導通部２０側の端部、副電極部５０２の第２導通部２０側の端部、及び副電極部５０３の第２導通部２０側の端部で強く表れる。
【００８１】
このような構造によれば、電界分布を４つ山に分担させることができ、電界の谷を抑制することができる。これによって、さらなる耐圧向上を図ることができる。また、第１半導体領域３１の第１不純物濃度を高くしても十分な耐圧を得ることができ、オン抵抗のさらなる低減を図ることができる。
【００８２】
なお、図１３（ａ）に表した例では、第２電極部５０を３つの副電極部５０１、５０２及び５０３に分割しているが、さらに多くの副電極部に分割してもよい。
【００８３】
図１４（ａ）に表したトレンチ内構造では、図１３（ａ）に表した第２電極部５０を、さらに多くの副電極部に分割した例である。図１４（ａ）に表した構造では、第２電極部６０が、７つの副電極部５０１〜５０７に分割されている。
各副電極部５０１〜５０７と、第１半導体領域３１と、のあいだに設けられた第２絶縁部７０の厚さは、増減を交互に繰り返す。
【００８４】
図１４（ｂ）に表したように、第２電極部６０を分割する数が多くなるほど、電界強度の谷が減少していく。図１４（ｂ）では、図１４（ａ）に例示したトレンチ内構造におけるＧ−Ｇ線での電界強度分布を例示している。７つの副電極部５０１〜５０７が設けられていることで、電界強度分布はフラットに近い状態になる。
このような構造によれば、さらなる耐圧向上及びオン抵抗の低減を図ることができるようになる。
【００８５】
図１５（ａ）に表したトレンチ内構造では、第２電極部５０のＸ軸方向に沿って、第２絶縁部７０の厚さが増減を繰り返す構造である。この構造では、第２電極部５０のＹ軸方向に沿った幅は、ほぼ一定である。一方、トレンチＴ５のＹ軸方向に沿った幅が、Ｘ軸方向に沿って広狭を繰り返すように設けられている。このトレンチＴ５の幅の広狭に合わせて、第２絶縁部７０の厚さの増減が繰り返される。
【００８６】
図１５（ｂ）に表したように、図１５（ａ）に例示したトレンチ内構造におけるＨ−Ｈ線では、電界強度分布はフラットに近い状態になる。このような構造によれば、さらなる耐圧向上を図ることができる。また、第１半導体領域３１の第１不純物濃度を高くしても十分な耐圧を得ることができ、オン抵抗のさらなる低減を図ることができる。
【００８７】
図１６（ａ）に表したトレンチ内構造では、第１電極部４０がＸ軸方向に沿って第１導通部１０及び第２半導体領域３２を貫通し、第１半導体領域３１の途中まで延在している。また、第１電極部４０と、第１半導体領域３１と、のあいだに設けられた第１絶縁部６０の厚さは、第１導通部１０から第２導通部２０に向けて増減を繰り返す。
【００８８】
図１６（ｂ）に表したように、図１６（ａ）に例示したトレンチ内構造におけるＩ−Ｉ線では、電界強度分布はフラットに近い状態になる。このような構造によれば、さらなる耐圧向上を図ることができる。また、第１半導体領域３１の第１不純物濃度を高くしても十分な耐圧を得ることができ、オン抵抗のさらなる低減を図ることができる。
【００８９】
図１７（ａ）に表したトレンチ内構造では、第１電極部４０のＹ軸方向に沿った幅ｗ１２が、第２電極部５０のＹ軸方向に沿った幅ｗ１２よりも広くなっている。この構造では、トレンチＴ５のＹ軸方向に沿った幅は、ほぼ一定である。したがって、第１電極部４０の幅ｗ１１に比べて第２電極部５０の幅ｗ１２を狭くすることで、第１絶縁部６０の厚さよりも、第２絶縁部７０の厚さを厚くすることができる。
【００９０】
図１７（ｂ）に表したように、図１７（ａ）に例示したトレンチ内構造におけるＪ−Ｊ線では、電界に２つの山が設けられ、これらの山の大きさがバランスすることによって、耐圧を向上させることができる。また、この構造では、第１電極部４０の幅ｗ１１が、他の構造に比べて広いため、第１電極部４０の抵抗（ゲート抵抗）を低くすることができる。
【００９１】
次に、上記説明したトレンチ内構造の製造方法について説明する。
図１８は、トレンチ内構造の製造方法（その１）を説明する模式図である。
図１８（ａ）〜（ｅ）は、図１に示したＺ１部での模式的平面図を工程順に表している。
図１８（ｆ）〜（ｊ）は、それぞれ図１８（ａ）〜（ｅ）に対応して、図１に示したＺ２部での模式的断面図を表している。説明の便宜上、トレンチＴ５の内部の状態のみを例示する。
【００９２】
図１８に表した製造方法は、図２（ａ）、図９（ａ）、図１０（ａ）及び図１１（ａ）に表したトレンチ内構造の製造方法の例である。これらのトレンチ内構造の製造方法では、トレンチＴ５のＺ軸方向にみた開口の形状、すなわちマスクパターンの開口形状のみ相違する。したがって、代表として図２（ａ）に表したトレンチ内構造を例に説明する。
【００９３】
先ず、図１８（ａ）及び図１８（ｆ）に表したように、トレンチＴ５を形成する。トレンチＴ５のＺ軸方向にみた開口のＹ軸方向に沿った幅は、幅ｗ１及びｗ２になる。幅ｗ２は、幅ｗ１よりも広い。トレンチＴ５の幅ｗ１の部分から、幅ｗ２の部分にかけては、徐々に幅が広くなる。これにより、トレンチＴ５の開口形状は、ボトル型になる。
【００９４】
次に、図１８（ｂ）及び図１８（ｇ）に表したように、トレンチＴ５の内壁に絶縁膜６０Ａを形成する。絶縁膜６０Ａは、例えばシリコンの熱酸化膜である。次に、図１８（ｃ）及び図１９（ｈ）に表したように、トレンチＴ５内の絶縁膜６０Ａの上に第１電極膜４０Ａを形成する。第１電極膜４０Ａは、例えば不純物を含んだポリシリコンである。第１電極膜４０Ａは、絶縁膜６０Ａの上に堆積される。
【００９５】
ここで、第１電極膜４０Ａは、トレンチＴ５の幅ｗ１の部分には埋め込まれ、トレンチＴ５の幅ｗ２の部分には空間Ｒ１を残すように形成される。すなわち、トレンチＴ５の幅の狭い部分（幅ｗ１の部分）では第１電極膜４０Ａが埋め込まれ、トレンチＴ５の幅の広い部分（幅ｗ２の部分）では第１電極膜４０Ａが不完全に埋め込まれる。
【００９６】
次に、図１８（ｄ）及び図１８（ｉ）に表したように、第１電極膜４０Ａの一部を酸化する。すなわち、第１電極膜４０Ａとして、例えばポリシリコンを用いた場合、酸素雰囲気中で酸化処理を行い、一部を酸化シリコン膜にする。第１電極膜４０Ａの酸化は、空間Ｒ１に露出する部分、及び幅ｗ１の部分の上面（露出部分）から進行していく。
【００９７】
この酸化によって、幅ｗ２の部分のに第２絶縁部７０が形成される。空間Ｒ１に露出する第１電極膜４０Ａは十分に酸化され、膜厚の厚い第２絶縁部７０を形成することができる。
【００９８】
一方、幅ｗ１の部分は、上面（露出部分）から内部の一部まで酸化されるものの、酸化されずに残った部分が第１電極部４０になる。第１電極部４０と、トレンチＴ５の内壁と、のあいだにある絶縁膜６０Ａは、第１絶縁部６０になる。第１電極部４０は、第１電極膜４０Ａが酸化されずに残る部分であるため、第１電極部４０に接する第１絶縁部６０の厚さは、絶縁膜６０Ａを形成した際の膜厚のまま維持される。すなわち、ゲート絶縁膜の膜厚は正確に設定される。
【００９９】
上記の酸化処理によって、空間Ｒ１は、空間Ｒ１よりもわずかに狭い空間Ｒ２になる。これは、幅ｗ２の部分に形成されていた第１電極膜４０Ａの膜厚が、酸化によって増加するためである。
【０１００】
次に、図１８（ｅ）及び図１８（ｊ）に表したように、第２絶縁部７０で囲まれた空間Ｒ２の中に、第２電極部５０を形成する。第２電極部５０には、例えばポリシリコンが用いられる。なお、図１１（ａ）に表した第３電極部６５は、第２電極部５０と同じ工程で作成される。このような工程によって、トレンチ内構造が完成する。
【０１０１】
ここで、図１８に例示したトレンチ内構造の製造方法（その１）の他の例を説明する。
他の例の工程において、図１８（ａ）〜（ｃ）及び図１８（ｆ）〜（ｈ）に例示した工程は先に説明した工程と同じである。
【０１０２】
次に、トレンチＴ５の幅ｗ２の部分の第１電極膜４０Ａを通して、リンゲッター工程などにより高濃度不純物として燐（Ｐ）を第１電極膜４０Ａ（ポリシリコン）に拡散させる。
【０１０３】
その後、リンガラスを除去した後に、酸素雰囲気で幅ｗ２の部分の第１電極膜４０Ａ（ポリシリコン）を全部酸化する。これにより、幅ｗ１の部分の第１絶縁部６０よりも十分に厚い酸化膜（第２絶縁部７０）が形成される。
【０１０４】
この際、第１絶縁部６０は、周囲を第１電極膜４０Ａ（ポリシリコン）で包囲されているため、ゲート酸化膜とソース酸化膜の境界のみポリシリコンは酸化され、第１電極部４０に接する第１絶縁部６０の厚さは、絶縁膜６０Ａを形成した際の膜厚のまま維持される。
【０１０５】
その後、図１８（ｅ）及び図１８（ｊ）に表したように、第２絶縁部７０で囲まれた空間Ｒ２の中に、第２電極部５０を形成する。このような工程によって、トレンチ内構造が完成する。なお、第１電極膜４０Ａを堆積する際、第１電極膜４０Ａには不純物を含んでいても、含んでいなくてもよい。
【０１０６】
図１９は、トレンチ内構造の製造方法（その２）を説明する模式図である。
図１９（ａ）〜（ｆ）は、図１に示したＺ１部での模式的平面図を工程順に表している。説明の便宜上、トレンチＴ５の内部の状態のみを例示する。
【０１０７】
図１９に表した製造方法は、図２（ａ）、図９（ａ）、図１０（ａ）及び図１１（ａ）に表したトレンチ内構造の製造方法の例である。これらのトレンチ内構造の製造方法では、トレンチＴ５のＺ軸方向にみた開口の形状、すなわちマスクパターンの開口形状のみ相違する。したがって、代表として図２（ａ）に表したトレンチ内構造を例に説明する。
【０１０８】
先ず、図１９（ａ）に表したトレンチＴ５の形成、図１９（ｂ）に表した絶縁膜６０Ａの形成、図１９（ｃ）に表した第１電極膜４０Ａの形成を行う。これらの工程は、図１８（ａ）〜（ｃ）と同じである。
【０１０９】
次に、図１９（ｄ）に表したように、トレンチＴ５の幅ｗ２の部分に設けられていた第１電極膜４０Ａを除去する。第１電極膜４０Ａは、例えばＣＤＥ（Chemical Dry Etching）によって除去される。これにより、トレンチＴ５の幅ｗ２の部分には、空間Ｒ１１が設けられる。
【０１１０】
次に、図１９（ｅ）に表したように、第１電極膜４０Ａの一部を酸化する。すなわち、第１電極膜４０Ａとして、例えばポリシリコンを用いた場合、酸素雰囲気中で酸化処理を行い、一部を酸化シリコン膜にする。第１電極膜４０Ａの酸化は、空間Ｒ１１に露出する部分、及び幅ｗ１の部分の上面（露出部分）から進行していく。トレンチＴ５の幅ｗ２の部分に第１電極膜４０Ａが残っていない場合には、絶縁膜６０Ａの膜厚が増加する。
【０１１１】
この酸化によって、幅ｗ２の部分に第２絶縁部７０が形成される。一方、幅ｗ１の部分は、上面（露出部分）から内部の一部まで酸化されるものの、酸化されずに残った部分が第１電極部４０になる。第１電極部４０と、トレンチＴ５の内壁と、のあいだにある絶縁膜６０Ａは、第１絶縁部６０になる。
上記の酸化処理によって、空間Ｒ１１は、空間Ｒ１１よりもわずかに狭い空間Ｒ１２になる。
【０１１２】
次に、図１９（ｆ）に表したように、第２絶縁部７０で囲まれた空間Ｒ２の中に、第２電極部５０を形成する。第２電極部５０には、例えばポリシリコンが用いられる。なお、図１１（ａ）に表した第３電極部６５は、第２電極部５０と同じ工程で作成される。このような工程によって、トレンチ内構造が完成する。
【０１１３】
図１９（ａ）〜（ｆ）に表した製造方法では、トレンチＴ５の幅ｗ２の部分の第１電極膜４０ＡをＣＤＥ等で除去してから酸化して第２絶縁部７０を形成するため、図１８に表した製造方法よりも第２絶縁部７０を薄く形成することができる。これにより、トレンチＴ５のＹ軸方向に沿った幅を狭くして、トレンチピッチを微細化しやすいメリットを得られる。
【０１１４】
ここで、図１８または図１９に例示した製造方法において、図１０（ａ）に表したトレンチ内構造を形成するには、図５（ｃ）に表した第１導通部材料１０ＡをトレンチＴ４へ埋め込む際、第１導通部材料１０Ａに、不純物として砒素（Ａｓ）やＰを添加しておく。これにより、図１８（ｂ）または図１９（ｂ）に表した工程で絶縁膜６０Ａを形成する際、第１導通部材料１０Ａと接する絶縁膜６０Ａが増速酸化され、第３絶縁部８０を第１絶縁部６０よりも厚く形成することができる。
【０１１５】
例えば、不純物濃度を５×１０１９ａｔｍ／ｃｍ３にした場合、不純物としてＰを用いると、第３絶縁部８０を第１絶縁部６０よりも数十％厚く形成できる。また、同じ不純物濃度で、不純物としてＡｓを用いた場合、第３絶縁部８０を第１絶縁部６０よりも約２００％厚く形成できる。第３絶縁部８０を厚くすると、ゲート容量の低減に効果的である。したがって、不純物としてＡｓを用いることが望ましい。
【０１１６】
図２０は、トレンチ内構造の製造方法（その３）を説明する模式図である。
図２０（ａ）〜（ｉ）は、図１に示したＺ１部での模式的平面図を工程順に表している。説明の便宜上、トレンチＴ５の内部の状態のみを例示する。
図２０に表した製造方法は、図１２（ａ）に表したトレンチ内構造の製造方法の例である。
【０１１７】
先ず、図２０（ａ）に表したように、トレンチＴ５を形成する。トレンチＴ５のＺ軸方向にみた開口のＹ軸方向に沿った幅は、幅ｗ１、ｗ２及びｗ３になる。幅の大きさは、ｗ１、ｗ２、ｗ３の順に広くなる。トレンチＴ５の幅ｗ１の部分から、幅ｗ２の部分にかけては、徐々に幅が広くなる。また、幅ｗ２の部分から、幅ｗ３の部分にかけては、徐々に幅が広くなる。
【０１１８】
次に、図２０（ｂ）に表したように、トレンチＴ５の内壁に絶縁膜６０Ａを形成する。絶縁膜６０Ａは、例えばシリコンの熱酸化膜である。次に、図２０（ｃ）に表したように、トレンチＴ５内の絶縁膜６０Ａの上に第１電極膜４０Ａを形成する。第１電極膜４０Ａは、例えば不純物を含んだポリシリコンである。第１電極膜４０Ａは、絶縁膜６０Ａの上に堆積される。
【０１１９】
ここで、第１電極膜４０Ａは、トレンチＴ５の幅ｗ１の部分には埋め込まれ、トレンチＴ５の幅ｗ２の部分及び幅ｗ３の部分には空間Ｒ２１を残すように形成される。すなわち、トレンチＴ５の幅の狭い部分（幅ｗ１の部分）では第１電極膜４０Ａが埋め込まれ、トレンチＴ５の幅の広い部分（幅ｗ２及びｗ３の部分）では第１電極膜４０Ａが不完全に埋め込まれる。
【０１２０】
次に、図２０（ｄ）に表したように、トレンチＴ５の幅ｗ２の部分及び幅ｗ３の部分に設けられていた第１電極膜４０Ａを除去する。第１電極膜４０Ａは、例えばＣＤＥによって除去される。これにより、トレンチＴ５の幅ｗ２の部分及び幅ｗ３の部分には、空間Ｒ２２が設けられる。
【０１２１】
次に、図２０（ｅ）に表したように、第１電極膜４０Ａの一部を酸化する。すなわち、第１電極膜４０Ａとして、例えばポリシリコンを用いた場合、酸素雰囲気中で酸化処理を行い、一部を酸化シリコン膜にする。第１電極膜４０Ａの酸化は、空間Ｒ２２に露出する部分、及び幅ｗ１の部分の上面（露出部分）から進行していく。トレンチＴ５の幅ｗ２の部分及び幅ｗ３の部分に第１電極膜４０Ａが残っていない場合には、絶縁膜６０Ａの膜厚が増加する。
【０１２２】
この酸化によって、幅ｗ２の部分の第１電極膜４０Ａは、第２絶縁部７０になる。一方、幅ｗ１の部分は、上面（露出部分）から内部の一部まで酸化されるものの、酸化されずに残った部分が第１電極部４０になる。第１電極部４０と、トレンチＴ５の内壁と、のあいだにある絶縁膜６０Ａは、第１絶縁部６０になる。上記の酸化処理によって、空間Ｒ２２は、空間Ｒ２２よりもわずかに狭い空間Ｒ２３になる。
【０１２３】
次に、図２０（ｆ）に表したように、第２絶縁部７０で囲まれた空間Ｒ２の中に、第２電極膜５０Ａを形成する。第２電極膜５０Ａには、例えばポリシリコンが用いられる。第２電極膜５０Ａは、トレンチＴ５の幅ｗ２の部分には埋め込まれ、トレンチＴ５の幅ｗ３の部分には空間Ｒ２４を残すように形成される。
【０１２４】
次に、図２０（ｇ）に表したように、トレンチＴ５の幅ｗ３の部分に設けられていた第２電極膜５０Ａを除去する。第２電極膜５０Ａは、例えばＣＤＥによって除去される。これにより、トレンチＴ５の幅ｗ３の部分には、空間Ｒ２５が設けられる。
【０１２５】
次に、図２０（ｈ）に表したように、第２電極膜５０Ａの一部を酸化する。すなわち、第５電極膜５０Ａとして、例えばポリシリコンを用いた場合、酸素雰囲気中で酸化処理を行い、一部を酸化シリコン膜にする。第５電極膜５０Ａの酸化は、空間Ｒ２５に露出する部分、及び幅ｗ２の部分の上面（露出部分）から進行していく。トレンチＴ５の幅ｗ３の部分に第２電極膜５０Ａが残っていない場合には、絶縁膜６０Ａを酸化した酸化膜の膜厚が増加する。
【０１２６】
この酸化によって、幅ｗ３の部分に第２絶縁部７０が形成される。一方、幅ｗ２の部分は、上面（露出部分）から内部の一部まで酸化されるものの、酸化されずに残った部分が第２電極部５０の副電極部５０１になる。
上記の酸化処理によって、空間Ｒ２５は、空間Ｒ２５よりもわずかに狭い空間Ｒ２６になる。
【０１２７】
次に、図２０（ｉ）に表したように、第２絶縁部７０で囲まれた空間Ｒ２６の中に、第２電極部５０の副電極部５０２を形成する。副電極部５０２には、例えばポリシリコンが用いられる。このような工程によって、トレンチ内構造が完成する。
【０１２８】
図２１は、トレンチ内構造の製造方法（その４）を説明する模式図である。
図２１（ａ）〜（ｆ）は、図１に示したＺ１部での模式的平面図を工程順に表している。説明の便宜上、トレンチＴ５の内部の状態のみを例示する。
図２１に表した製造方法は、図１３（ａ）に表したトレンチ内構造の製造方法の例である。
【０１２９】
先ず、図２１（ａ）に表したように、トレンチＴ５を形成する。トレンチＴ５のＺ軸方向にみた開口のＹ軸方向に沿った幅は、幅ｗ１、ｗ２、ｗ３及びｗ４になる。幅の大きさは、ｗ１、ｗ２、ｗ３、ｗ４の順に狭い、広いを繰り返す。トレンチＴ５の幅ｗ１の部分から、幅ｗ２の部分にかけては、徐々に幅が広くなる。また、幅ｗ２の部分から、幅ｗ３の部分にかけては、徐々に幅が狭くなる。また、幅ｗ３の部分から、幅ｗ４の部分にかけては、徐々に幅が広くなる。
【０１３０】
次に、図２１（ｂ）に表したように、トレンチＴ５の内壁に絶縁膜６０Ａを形成する。絶縁膜６０Ａは、例えばシリコンの熱酸化膜である。次に、図２１（ｃ）に表したように、トレンチＴ５内の絶縁膜６０Ａの上に第１電極膜４０Ａを形成する。第１電極膜４０Ａは、例えば不純物を含んだポリシリコンである。第１電極膜４０Ａは、絶縁膜６０Ａの上に堆積される。
【０１３１】
ここで、第１電極膜４０Ａは、トレンチＴ５の幅ｗ１の部分及び幅ｗ３の部分には埋め込まれ、トレンチＴ５の幅ｗ２の部分及び幅ｗ４の部分には空間Ｒ３１ａ及びＲ３１ｂを残すように形成される。すなわち、トレンチＴ５の幅の狭い部分（幅ｗ１及びｗ３の部分）では第１電極膜４０Ａが埋め込まれ、トレンチＴ５の幅の広い部分（幅ｗ２及びｗ３の部分）では第１電極膜４０Ａが不完全に埋め込まれる。
【０１３２】
次に、図２１（ｄ）に表したように、トレンチＴ５の幅ｗ２の部分及び幅ｗ４の部分に設けられていた第１電極膜４０Ａを除去する。第１電極膜４０Ａは、例えばＣＤＥによって除去される。これにより、トレンチＴ５の幅ｗ２の部分及び幅ｗ４の部分には、空間Ｒ３２ａ及び３２ｂが設けられる。
【０１３３】
次に、図２１（ｅ）に表したように、第１電極膜４０Ａの一部を酸化する。すなわち、第１電極膜４０Ａとして、例えばポリシリコンを用いた場合、酸素雰囲気中で酸化処理を行い、一部を酸化シリコン膜にする。第１電極膜４０Ａの酸化は、空間Ｒ３２ａ及びＲ３２ｂに露出する部分、及び幅ｗ１の部分及び幅ｗ３の部分の上面（露出部分）から進行していく。トレンチＴ５の幅ｗ２の部分及び幅ｗ４の部分に第１電極膜４０Ａが残っていない場合には、絶縁膜６０Ａの膜厚が増加する。
【０１３４】
この酸化によって、幅ｗ２、幅３及び幅４の部分の第１電極膜４０Ａは、第２絶縁部７０になる。一方、幅ｗ１の部分は、上面（露出部分）から内部の一部まで酸化されるものの、酸化されずに残った部分が第１電極部４０になる。
【０１３５】
第１電極部４０と、トレンチＴ５の内壁と、のあいだにある絶縁膜６０Ａは、第１絶縁部６０になる。また、幅ｗ３の部分は、上面（露出部分）から内部の一部まで酸化されるものの、酸化されずに残った部分が第２電極部５０の副電極部５０２になる。
【０１３６】
上記の酸化処理によって、空間Ｒ３２ａ及びＲ３２ｂは、空間Ｒ３２ａ及びＲ３２ｂよりもわずかに狭い空間Ｒ３３ａ及びＲ３３ｂになる。
【０１３７】
次に、図２１（ｆ）に表したように、第２絶縁部７０で囲まれた空間Ｒ３３ａ及びＲ３３ｂの中に、第２電極部５０の副電極部５０１及び５０３を形成する。副電極部５０１及び５０３には、例えばポリシリコンが用いられる。このような工程によって、トレンチ内構造が完成する。
【０１３８】
図２２は、トレンチ内構造の製造方法（その５）を説明する模式図である。
図２２（ａ）〜（ｆ）は、図１に示したＺ１部での模式的平面図を工程順に表している。説明の便宜上、トレンチＴ５の内部の状態のみを例示する。
図２２に表した製造方法は、図１４（ａ）に表したトレンチ内構造の製造方法の例である。
【０１３９】
図２２（ａ）〜（ｆ）に例示したトレンチ内構造の製造方法は、図２１（ａ）〜（ｆ）に例示したトレンチ内構造の製造方法に対して、トレンチＴ５の幅の広狭の繰り返し数が多い。その他の工程については同様である。すなわち、図１４（ａ）に表したトレンチ内構造の製造方法は、図２１（ａ）に表したトレンチＴ５のＺ軸方向にみた開口の形状を図２２（ａ）に例示したトレンチＴ５のＺ軸方向にみた開口の形状に変更すればよい。図２２（ｂ）〜（ｆ）に例示した工程は、図２１（ｂ）〜（ｆ）に例示した工程と同様である。
【０１４０】
図２３は、トレンチ内構造の製造方法（その６）を説明する模式図である。
図２３（ａ）〜（ｅ）は、図１に示したＺ１部での模式的平面図を工程順に表している。説明の便宜上、トレンチＴ５の内部の状態のみを例示する。
図２３に表した製造方法は、図１５（ａ）に表したトレンチ内構造の製造方法の例である。
【０１４１】
先ず、図２３（ａ）に表したように、トレンチＴ５を形成する。トレンチＴ５のＺ軸方向にみた開口の形状は、Ｙ軸方向に沿った幅が幅ｗ１でほぼ一定の部分Ｒ４ａと、幅の広狭を繰り返す部分Ｒ４ｂとを有する。次に、図２３（ｂ）に表したように、トレンチＴ５の内壁に絶縁膜６０Ａを形成する。絶縁膜６０Ａは、例えばシリコンの熱酸化膜である。
【０１４２】
次に、図２３（ｃ）に表したように、トレンチＴ５内の絶縁膜６０Ａの上に第１電極膜４０Ａを形成する。第１電極膜４０Ａは、例えば不純物を含んだポリシリコンである。第１電極膜４０Ａは、絶縁膜６０Ａの上に堆積される。
【０１４３】
ここで、第１電極膜４０Ａは、トレンチＴ５の幅ｗ１の部分Ｒ４ａには埋め込まれ、幅が広狭している部分Ｒ４ｂには空間Ｒ４１を残すように形成される。すなわち、トレンチＴ５の幅の狭い部分（幅ｗ１の部分Ｒ４ａ）では第１電極膜４０Ａが埋め込まれ、トレンチＴ５の幅の広狭が繰り返される部分Ｒ４ｂでは第１電極膜４０Ａが不完全に埋め込まれる。空間Ｒ４１は、Ｘ軸方向に連通して設けられる。
【０１４４】
次に、図２３（ｄ）に表したように、第１電極膜４０Ａの一部を酸化する。すなわち、第１電極膜４０Ａとして、例えばポリシリコンを用いた場合、酸素雰囲気中で酸化処理を行い、一部を酸化シリコン膜にする。第１電極膜４０Ａの酸化は、空間Ｒ４１に露出する部分、及び幅ｗ１の部分Ｒ４ａの上面（露出部分）から進行していく。
【０１４５】
この酸化によって、部分Ｒ４ｂに第２絶縁部７０が形成される。一方、部分Ｒ４ａは、上面（露出部分）から内部の一部まで酸化されるものの、酸化されずに残った部分が第１電極部４０になる。第１電極部４０と、トレンチＴ５の内壁と、のあいだにある絶縁膜６０Ａは、第１絶縁部６０になる。
上記の酸化処理によって、空間Ｒ４１は、空間Ｒ４１よりもわずかに狭い空間Ｒ４２になる。
【０１４６】
次に、図２３（ｅ）に表したように、第２絶縁部７０で囲まれた空間Ｒ４２の中に、第２電極部５０を形成する。第２電極部５０には、例えばポリシリコンが用いられる。このような工程によって、トレンチ内構造が完成する。
【０１４７】
図２４は、トレンチ内構造の製造方法（その７）を説明する模式図である。
図２４（ａ）〜（ｆ）は、図１に示したＺ１部での模式的平面図を工程順に表している。説明の便宜上、トレンチＴ５の内部の状態のみを例示する。
図２４に表した製造方法は、図１６（ａ）に表したトレンチ内構造の製造方法の例である。
【０１４８】
先ず、図２４（ａ）に表したように、トレンチＴ５を形成する。トレンチＴ５のＺ軸方向にみた開口の形状は、Ｙ軸方向に沿った幅が幅ｗ１でほぼ一定の部分Ｒ５ａと、幅の広狭を繰り返す部分Ｒ５ｂと、幅ｗ３の部分Ｒ５ｃと、を有する。幅ｗ３は、幅ｗ１よりも広い。部分Ｒ５ｂにおいて、トレンチＴ５の幅が広い箇所には、凹部Ｐ１が設けられる。次に、図２４（ｂ）に表したように、トレンチＴ５の内壁に絶縁膜６０Ａを形成する。絶縁膜６０Ａは、例えばシリコンの熱酸化膜である。凹部Ｐ１には、絶縁膜６０Ａが埋め込まれる。
【０１４９】
次に、図２４（ｃ）に表したように、トレンチＴ５内の絶縁膜６０Ａの上に第１電極膜４０Ａを形成する。第１電極膜４０Ａは、例えば不純物を含んだポリシリコンである。第１電極膜４０Ａは、絶縁膜６０Ａの上に堆積される。
【０１５０】
ここで、第１電極膜４０Ａは、トレンチＴ５の部分Ｒ５ａ及びＲ５ｂには埋め込まれ、トレンチＴ５の部分Ｒ５ｃには空間Ｒ５１を残すように形成される。すなわち、トレンチＴ５の幅の狭い部分（幅ｗ１の部分Ｒ５ａ）及び幅の広狭を繰り返す部分Ｒ５ｂでは第１電極膜４０Ａが埋め込まれ、トレンチＴ５の幅の広い部分（幅ｗ３の部分Ｒ５ｃ）では第１電極膜４０Ａが不完全に埋め込まれる。
【０１５１】
次に、図２４（ｄ）に表したように、トレンチＴ５の部分Ｒ５ｃに設けられていた第１電極膜４０Ａを除去する。第１電極膜４０Ａは、例えばＣＤＥによって除去される。これにより、トレンチＴ５の部分Ｒ５ｃには、空間Ｒ５２が設けられる。
【０１５２】
次に、図２４（ｅ）に表したように、第１電極膜４０Ａの一部を酸化する。すなわち、第１電極膜４０Ａとして、例えばポリシリコンを用いた場合、酸素雰囲気中で酸化処理を行い、一部を酸化シリコン膜にする。第１電極膜４０Ａの酸化は、空間Ｒ５２に露出する部分、及び部分Ｒ５ａ及びＲ５ｂの上面（露出部分）から進行していく。トレンチＴ５の部分Ｒ５ｃに第１電極膜４０Ａが残っていない場合には、絶縁膜６０Ａの膜厚が増加する。
【０１５３】
この酸化によって、トレンチＴ５の部分Ｒ５ｃには、第２絶縁部７０が形成される。一方、トレンチＴ５の部分Ｒ５ａ及びＲ５ｂは、上面（露出部分）から内部の一部まで酸化されるものの、酸化されずに残った部分が第１電極部４０になる。第１電極部４０と、トレンチＴ５の内壁と、のあいだにある絶縁膜６０Ａは、第１絶縁部６０になる。
上記の酸化処理によって、空間Ｒ５２は、空間Ｒ５２よりもわずかに狭い空間Ｒ５３になる。
【０１５４】
次に、図２４（ｆ）に表したように、第２絶縁部７０で囲まれた空間Ｒ５３の中に、第２電極部５０を形成する。第２電極部５０には、例えばポリシリコンが用いられる。このような工程によって、トレンチ内構造が完成する。
【０１５５】
図２５は、トレンチ内構造の製造方法（その７）を説明する模式図である。
図２５（ａ）〜（ｇ）は、図１に示したＺ１部での模式的平面図を工程順に表している。説明の便宜上、トレンチＴ５の内部の状態のみを例示する。
図２５に表した製造方法は、図１７（ａ）に表したトレンチ内構造の製造方法の例である。
【０１５６】
先ず、図２５（ａ）に表したように、トレンチＴ５（第３トレンチ）を形成する。トレンチＴ５のＺ軸方向にみた開口の、Ｙ軸方向に沿った幅は、ほぼ一定である。次に、図２５（ｂ）に表したように、トレンチＴ５の内壁に絶縁膜７０Ａを形成する。絶縁膜７０Ａは、例えばシリコンの熱酸化膜である。トレンチＴ５内には、絶縁膜７０Ａが形成されずに残った空間Ｒ６１が設けられる。空間Ｒ６１は、Ｘ軸方向に沿って延在する。
【０１５７】
次に、図２５（ｃ）に表したように、トレンチＴ５内の空間Ｒ６１に第２電極膜５０Ａを形成する。第２電極膜５０Ａは、例えばポリシリコンである。第２電極膜５０Ａは、空間Ｒ６１内に埋め込まれる。
【０１５８】
次に、図２５（ｄ）に表したように、第２電極膜５０Ａの第２導通部２０とは反対側の一部を除去する。第２電極膜５０Ａは、例えばＲＩＥによるドライエッチングにより選択的にエッチングされる。これにより、トレンチＴ５内で第２電極膜５０Ａの一部が除去され、空間Ｒ６２が設けられる。また、トレンチＴ５内に残った第２電極膜５０Ａは、第２電極部５０になる。
【０１５９】
次に、図２５（ｅ）に表したように、トレンチＴ５内の絶縁膜７０Ａの一部を除去する。絶縁膜７０Ａは、例えばウェットエッチングによって除去される。これにより、トレンチＴ５内に空間Ｒ６３が形成される。絶縁膜７０Ａは、第２電極部５０の端部が露出するまで除去される。第２電極部５０と、トレンチＴ５の内壁と、のあいだに設けられた絶縁膜７０Ａは、第２絶縁部７０になる。なお、図２６（ｅ）に例示した状態では、第２電極部５０の端部が空間Ｒ６３側に突出しているが、突出していなくてもよい。
【０１６０】
次に、図２５（ｆ）に表したように、空間Ｒ６３におけるトレンチＴ５の内壁に絶縁膜６０Ａを形成する。絶縁膜６０Ａは、例えばシリコンの熱酸化膜である。絶縁膜６０Ａは、トレンチＴ５の内壁とともに、第２絶縁部７０の空間Ｒ６３側の端面、及び第２電極部５０の空間Ｒ６３側の端面にも形成される。空間Ｒ６３に露出するトレンチＴ５の内壁に形成された絶縁膜６０Ａは、第１絶縁部６０になる。
【０１６１】
ここで、絶縁膜６０Ａを形成する際、第２電極部５０には不純物が含まれているため、第２電極部５０の空間Ｒ６２側の端面での酸化レートが高く、トレンチＴ５の内壁よりも厚く絶縁膜６０Ａが形成される。第２電極部５０の空間Ｒ６２側の端面で絶縁膜６０Ａが厚く設けられると、ゲート容量の低減に有効である。
【０１６２】
次に、図２５（ｇ）に表したように、トレンチＴ５内の空間Ｒ６３に第１電極部４０を形成する。第１電極膜４０Ａは、例えば不純物を含んだポリシリコンである。このような工程によって、トレンチ内構造が完成する。
【０１６３】
（第２の実施形態）
図２６は、第２の実施形態に係る半導体装置の構成を例示する模式的斜視図である。
図２６では、半導体装置１２０の一部破断の模式的斜視図を表している。図２６に例示した半導体装置１２０は、ショットキーバリアダイオード（以下、単に「ＳＢＤ」という。）である。図２６では、説明の便宜上、半導体装置１２０の一部のみが表されている。
【０１６４】
半導体装置１２０は、基板５と、第１導通部１０と、第２導通部２０と、半導体部３０と、第１電極部４０と、第２電極部５０と、第１絶縁部６０と、第２絶縁部７０と、を備える。
【０１６５】
半導体装置１２０では、基板５として、例えばｎ＋の半導体基板が用いられる。半導体基板は、例えばシリコンウェーハである。
【０１６６】
第１導通部１０は、基板５の上においてＺ軸方向に延在して設けられている。図２６に例示した半導体装置１２０において、第１導通部１０は、ショットキーバリアメタルである。第１導通部１０には、例えばＷ（タングステン）−Ａｌ（アルミニウム）の積層膜、Ｗ−Ｎｉ（ニッケル）−Ａｕの積層膜、これらの積層膜のＷの代わりに、Ｍｏ（モリブデン）、Ｐｔ（白金）、ＴｉＷ（チタン・タングステン合金）、Ｖ（バナジウム）、Ｔｉ（チタン）等を用いた積層膜が用いられる。
【０１６７】
第２導通部２０は、基板５の上においてＺ軸方向に延在して設けられる。第２導通部２０は、Ｘ軸方向に沿って第１導通部１０と離間して設けられている。図１に例示した半導体装置１２０において、第２導通部２０は、基板５の主面５ａからＺ軸方向に立ち上がるｎ＋ピラー部である。ｎ＋ピラー部は、ＳＢＤのカソードとして機能する。また、第２導通部２０と導通する基板５は、ＳＢＤのカソード電極として機能する。
【０１６８】
半導体部３０は、第１導通部１０と、第２導通部２０と、のあいだに設けられる。半導体部３０は、Ｚ軸方向に延在する第１導通部１０と、第２導通部２０と、のあいだに埋め込まれている。半導体部３０は、第１不純物濃度によるｎ形の第１半導体領域３１を含んでいる。第１半導体領域３１は、ｎ形ドリフト領域である。第１半導体領域３１は、第１導通部１０とショットキー接合している。
【０１６９】
第１電極部４０は、第１導通部１０と、第２導通部２０と、のあいだでＺ軸方向に延在して設けられている。第１電極部４０は、第１導通部１０と導通している。すなわち、ショットキーバリアメタルである第１導通部１０と同電位になる。第１電極部４０は、第１導通部１０からＸ軸方向に沿って第１半導体領域３１の途中まで形成されている。
【０１７０】
第２電極部５０は、第１電極部４０と、第２導通部２０と、のあいだでＺ軸方向に延在して設けられている。第２電極部５０は、第１電極部４０と離間して設けられている。第２電極部５０は、第１電極部４０と、第２導通部２０と、のあいだの第１半導体領域３１内に設けられている。
【０１７１】
第１絶縁部６０は、第１電極部４０と、半導体部３０と、のあいだに設けられる。第１絶縁部６０は、第１電極部４０の境界面の法線方向に第１の厚さｔ１を有する。半導体装置１２０においては、第１電極部４０、第１絶縁部６０及び半導体部３０によって、ＭＯＳ構造が構成される。すなわち、半導体装置１２０は、ショットキーバリア面（第１導通部１０と半導体部３０（第１半導体領域３１）との接触面）にＭＯＳ構造が設けられたＴＭＢＳ（Trench Mos Barrir Shottky）である。
【０１７２】
第２絶縁部７０は、第２電極部５０と、半導体部３０と、のあいだに設けられる。第２絶縁部７０は、第２電極部５０の境界面の法線方向に、第１の厚さｔ１よりも厚い第２の厚さｔ２を有する。
【０１７３】
半導体装置１２０は、第１導通部１０、第２導通部２０、半導体部３０、第１電極部４０、第２電極部５０、第１絶縁部６０及び第２絶縁部７０を、それぞれ少なくとも一つ備えている。
【０１７４】
図２６に例示した半導体装置１２０では、一つの第１導通部１０（ショットキーバリアメタル）がＹ軸方向にも延在し、この第１導通部１０を中心として、Ｘ軸方向の一方側及び他方側に、それぞれ第２導通部２０（ｎ＋ピラー部）が設けられている。また、第１電極部４０及び第２電極部５０は、第１導通部１０を中心として線対称に設けられている。しかも、線対称に設けられた第１電極部４０及び第２電極部５０の組が、Ｙ軸方向に沿って所定の間隔で複数組設けられている。
【０１７５】
図２６に表した矢印は、電子の流れを例示している。半導体装置１２０において、第１導通部１０（ショットキーバリアメタル）に、第２導通部２０に対して高い電圧（正電位）を与えると、電子は第２導通部２０から半導体部３０（第１半導体領域３１）を通過して第１導通部１０へ流れる。
【０１７６】
半導体装置１２０では、ショットキーバリア面の面積を広くすることができ、しかも、第１半導体領域３１を不純物濃度を低くすることができ、高い耐圧を得ることができる。また、ＦＰ構造を有することで、ＶＦ（順方向降下電圧）の低下を達成することができる。
【０１７７】
半導体装置１２０においては、半導体部３０の、基板５と、第１導通部１０と、のあいだで、第１導通部１０の側に、電界緩和領域３３を設けても良い。
電界緩和領域３３には、ｐ形の半導体（シリコン）による第３濃度領域Ｐ３や、第１半導体領域３１よりも比抵抗が高いｎ−半導体（シリコン）による第４濃度領域Ｎ４が用いられる。電界緩和領域３３を設けることで、第１導通部１０の基板５側の端部での電界集中を緩和し、耐圧を向上させることができる。また、電界緩和領域３３が設けられた部分でのショットキーバリア面を無くすことができるため、リーク電流の抑制を図ることが可能になる。
【０１７８】
図２７は、電界強度分布を例示する模式図である。
図２７（ａ）は、図２６に示すＺ１部でのＺ軸方向にみた模式的平面図である。図２７（ａ）では、第１導通部１０を中心とした一方側の第１電極部４０及び第２電極部５０を表している。図２７（ｂ）は、図２７（ａ）に示すＫ−Ｋ線の位置における電界強度分布を例示している。図２７（ｂ）におけるPositionの軸はＫ−Ｋ線における位置を表し、Eintの軸は電界強度強度を示している。
【０１７９】
図２７（ａ）に表したように、第１電極部４０と、第２半導体領域３２と、のあいだには、第１の厚さｔ１を有する第１絶縁部６０が設けられている。また、第２電極部５０と、第１半導体領域３１と、のあいだには、第２の厚さｔ２を有する第２絶縁部７０が設けられている。第２の厚さｔ２は、第１の厚さｔ１よりも厚い。
【０１８０】
このように、第２絶縁部７０の第２の厚さｔ２を、第１絶縁部６０の第１の厚さｔ１よりも厚くすることで、第１電極部４０の第２導通部２０側の端部での電界の集中を緩和する、ＦＰ構造を実現する。これにより、ＦＰ構造を有しない構造に比べて、リーク電流の抑制を図る。すなわち、第１絶縁部６０の第１の厚さｔ１が、第２絶縁部７０の第２の厚さｔ２よりも薄いことで、逆バイアスでの空乏層が延びやすくなる。これによって、リーク電流を抑制することができる。
【０１８１】
次に、半導体装置１２０の製造方法について説明する。
図２８〜図３０は、半導体装置の製造方法を例示する模式的斜視図である。
先ず、図３または図４に表したいずれかの工程によって基板５上に第２導通部２０及び半導体部３０（第１半導体領域３１）を形成する。
【０１８２】
次に、図２８に表したように、半導体部３０（第１半導体領域３１）に第１電極部４０、第２電極部５０、第１絶縁部６０及び第２絶縁部７０を形成する。これらの形成方法は、図６〜図８に例示した工程を適用する。
【０１８３】
次に、図２９に表したように、半導体部３０（第１半導体領域３１）にトレンチＴ６（第２トレンチ）を形成する。トレンチＴ６は、対向する第２導通部２０の中央部分に、Ｙ軸方向に延在して設けられる。トレンチＴ６によって、第１電極部４０及び第１絶縁部６０は、分割される。トレンチＴ６のＺ軸方向に沿った深さは、第１絶縁部６０及び第２絶縁部７０のＺ軸方向に沿った深さよりも深く、半導体部３０（第１半導体領域３１）の途中の位置まで設けられる。トレンチＴ６の底部ＢＭには、半導体部３０（第１半導体領域３１）が露出する。
【０１８４】
次に、トレンチＴ６の底部ＢＭに、不純物注入を行い、電界緩和領域３３を形成する。例えば、トレンチＴ６の底部ＢＭに向けて斜めにボロン（Ｂ）をイオン注入し、熱拡散する。Ｂのイオン注入及び熱拡散によって形成される電界緩和領域３３は、ｐ形の半導体による第３濃度領域Ｐ３または半導体部３０（第１半導体領域３１）よりも不純物濃度が低いｎ−形半導体による第４濃度領域Ｎ４である。
【０１８５】
次に、図３０に表したように、トレンチＴ６内に第１導通部材料部１０Ａを埋め込む。第１導通部材料１０Ａは、例えばＷの単層、Ｗ−Ａｌの積層膜、これらの積層膜のＷの代わりに、Ｍｏ、Ｐｔ、ＴｉＷ、Ｖ、Ｔｉ等を用いた積層膜である。また、第１導通部材料１０Ａとして用いられる積層膜は、シリコンとの合金であるシリサイド層としてもよい。トレンチＴ６内に埋め込まれた第１導通部分材料１０Ａは、シンター処理によって半導体部３０（第１半導体領域３１）とショットキー接合された第１導通部１０になる。
これにより、半導体装置１２０が完成する。
【０１８６】
次に、半導体装置１２０の変形例について説明する。
図３１〜図３２は、半導体装置の変形例について説明する図である。
図３１〜図３２の各図において、（ａ）は図２６に示すＺ１部での模式的平面図、（ｂ）は（ａ）に示す線の位置における電界強度分布を例示している。なお、各図において、（ａ）では、第１導通部１０を中心とした一方側の第１電極部４０及び第２電極部５０を表している。したがって、第１導通部１０を中心として、第１電極部４０及び第２電極部５０の組が線対称に設けられる場合には、図中一点鎖線ｏを中心に、（ａ）に示す各部を反転させたものが形成されることになる。以下においては、説明の便宜上、第１導通部１０を中心とした一方側の第１電極部４０及び第２電極部５０の組のみを例示した説明を行う。
【０１８７】
図３１（ａ）に表した変形例に係る半導体装置１２１では、半導体部３０の第１導通部１０側に、第１半導体領域３１の不純物濃度（第１不純物濃度）よりも低い不純物濃度の第１濃度領域３１ａが含まれている。すなわち、第１濃度領域３１ａは、ｎ−半導体領域である。
【０１８８】
図３１（ｂ）は、図３１（ａ）に示すＬ−Ｌ線の位置における電界強度分布を例示している。図３１（ｂ）におけるPositionの軸はＬ−Ｌ線における位置を表し、Eintの軸は電界強度強度を示している。
【０１８９】
第１濃度領域３１ａを形成するには、図２９に表した工程において、トレンチＴ６の側壁ＳＷに、Ｂをイオン注入し、熱拡散する。これにより、第１半導体領域３１よりも不純物濃度の低い第１濃度領域３１ａが形成される。
【０１９０】
半導体装置１２１では、半導体部３０のショットキーバリア面に第１濃度領域３１ａを設けることで、ショットキーバリアロワリング効果でφＢ（仕事関数）が低下することを防止することができる。また、ショットキーバリア面で空乏層が伸びやすいことによって、電界集中を緩和して、リーク電流を低減することができる。
【０１９１】
また、図３１に表した別の変形例に係る半導体装置１２２では、半導体部３０の第１導通部１０側に、第１半導体領域３１の不純物濃度（第１不純物濃度）よりも高い不純物濃度の第２濃度領域３１ｂが含まれている。すなわち、第２濃度領域３１ｂは、ｎ＋半導体領域である。
【０１９２】
第２濃度領域３１ｂを形成するには、図２９に表した工程において、トレンチＴ６の側壁ＳＷに、ＡｓまたはＰをイオン注入し、熱拡散する。これにより、第１半導体領域３１よりも不純物濃度の高い第２濃度領域３１ｂが形成される。
【０１９３】
半導体装置１２２では、ショットキーバリアメタルである第１導通部１０に接する半導体部３０の領域に第１半導体領域３１よりも不純物濃度の高い第２濃度領域３１ｂを形成することで、ＶＦの低減を図ることができる。
【０１９４】
図３２に表した変形例に係る半導体装置１２３では、第１電極部４０が、第１導通部１０と半導体部３０との境界面からＸ軸方向に離間して設けられている。
この半導体装置１２３を製造するには、図２８に表した工程で、トレンチＴ５（図６参照）を形成する際、第１導通部１０の形成位置を中心に、Ｘ軸方向の一方側と、他方側と、に分けて設けるようにする。
【０１９５】
図３２（ｂ）は、図３２（ａ）に示すＭ−Ｍ線の位置における電界強度分布を例示している。図３２（ｂ）におけるPositionの軸はＭ−Ｍ線における位置を表し、Eintの軸は電界強度強度を示している。
【０１９６】
半導体装置１２３では、半導体装置１２０、１２１及び１２２に比べて、第１導通部１０と、半導体部３０と、の接触面であるショットキーバリア面の面積を広くすることができ、ＶＦの低減を図ることができる。
【０１９７】
また、半導体装置１２３では、トレンチＴ６（図２９参照）を形成する際、エッチングされる対象が半導体部３０のみになる。同一材料に対するエッチングになるため、エッチング条件の設定を容易にすることができる。
【０１９８】
図３３は、第２電極部の他の例を説明する模式的斜視図である。
なお、図３３では、ＭＯＳＦＥＴの例を示しているが、ＳＢＤであっても同様である。
図３３に表したように、半導体装置１３０では、第２電極部５０のＺ軸方向に沿った長さＬ２が、第１電極部４０のＺ軸方向に沿った長さＬ１よりも長い。
【０１９９】
このような第２電極部５０を形成するには、トレンチＴ５を形成する際のエッチングレートの相違を利用する。すなわち、トレンチＴ５を形成する際、Ｙ軸方向に沿った幅が狭い部位よりも幅が広い部位の方が等方性イオンエッチングでＺ軸方向に沿ったエッチング深さが深くなる。この現象を積極的に利用し、第２電極部５０を形成する部分のトレンチＴ５の深さを、第１電極部４０を形成する部分のトレンチＴ５の深さよりも深くする。これにより、第２電極部５０のＺ軸方向に沿った長さＬ２が、第１電極部４０のＺ軸方向に沿った長さＬ１よりも長くなる。
【０２００】
このような構造により、第２絶縁部７０の基板５側の部分が、第１絶縁部６０の基板５側の部分を囲むようになる。これによって、トレンチ構造底部での耐圧低下の改善と、容量の低減を図ることができる。
【０２０１】
図３４は、第１絶縁部の他の例を説明する模式的斜視図である。
なお、図３４では、ＭＯＳＦＥＴの例を示しているが、ＳＢＤであっても同様である。
図３３に表したように、半導体装置１４０では、第１絶縁部６０の第１の厚さのうち、Ｚ軸方向に沿った厚さｔ１５が、Ｙ軸方向に沿った厚さ（第１の厚さｔ１）よりも厚くなっている。
【０２０２】
このような第１絶縁部６０を形成するには、トレンチＴ５を形成したのち、トレンチＴ５の底部に露出する半導体部３０にＡｓまたはＰをイオン注入する。これにより、トレンチＴ５の底部では、第１絶縁部６０が増速酸化され、Ｚ軸方向に沿った厚さｔ１５が、Ｙ軸方向に沿った厚さ（第１の厚さｔ１）よりも厚くなる。
【０２０３】
このような構造により、ゲート容量低減と、電界が集中しやすいトレンチ底部の耐圧を向上することができる。
【０２０４】
（第３の実施形態）
図３５は、第３の実施形態に係る半導体装置の構成を例示する模式的斜視図である。
図３５では、半導体装置１５０の一部破断の模式的斜視図を表している。なお、図３５では、ＭＯＳＦＥＴの例を示しているが、ＳＢＤであっても同様である。
図３５に表したように、半導体装置１５０では、第１絶縁部６０と、第２絶縁部７０と、が分離している。すなわち、第１絶縁部６０と、第２絶縁部７０と、はＸ軸方向に分離している。
【０２０５】
このように、第１絶縁部６０と、第２絶縁部７０と、が分離している構造では、半導体装置１５０を製造する際、第１絶縁部６０及び第１電極部４０を形成するためのトレンチＴ５ａ（第１電極部用トレンチ）と、第２絶縁部７０及び第２電極部５０を形成するためのトレンチＴ５ｂ（第２電極部用トレンチ）と、を別工程で形成することができる。すなわち、トレンチＴ５ａ及びＴ５ｂを、それぞれ独立した条件で形成することができる。したがって、トレンチＴ５ａ及びＴ５ｂの幅や深さなど、別々な設計で製造することができる。
【０２０６】
さらに、トレンチＴ５ａ内に形成する第１絶縁部６０と、トレンチＴ５ｂ内に形成する第２絶縁部７０と、をそれぞれ独立して形成できるため、第１絶縁部６０及び第２絶縁部７０を、それぞれ所望の条件で制度良く形成することができるようになる。
【０２０７】
半導体装置１５０では、トレンチＴ５ｂをトレンチＴ５ａよりも深くすることで、第２絶縁部７０のＺ軸方向に沿った厚さｔ２５を、より厚く（深く）することができる。例えば、厚さｔ２５は、図２４に表した第１絶縁部６０の厚さｔ１５よりも厚い。このように、薄い第１絶縁部６０を、厚い第２絶縁部７０で囲む構造によって、電界が集中しやすいトレンチ構造底部での耐圧低下の改善と、容量の低減を図ることができる。
【０２０８】
図３６〜図４２は、トレンチ内の構造の変形例について説明する図である。
図３６〜図４２の各図において、（ａ）は図３５に示すＺ１部での模式的平面図、（ｂ）は（ａ）に示す線の位置における電界強度分布を例示している。なお、各図において、（ａ）では、第１導通部１０を中心とした一方側の第１電極部４０及び第２電極部５０を表している。したがって、第１導通部１０を中心として、第１電極部４０及び第２電極部５０の組が線対称に設けられる場合には、図中一点鎖線ｏを中心に、（ａ）に示す各部を反転させたものが形成されることになる。以下においては、説明の便宜上、第１導通部１０を中心とした一方側の第１電極部４０及び第２電極部５０の組のみを例示した説明を行う。
【０２０９】
図３６（ａ）に表したトレンチ内構造では、Ｚ軸方向にみて、トレンチＴ５ａ内に形成された第１絶縁部６０と、トレンチＴ５ｂ内に形成された第２絶縁部７０と、が、Ｘ軸方向に分離している。また、Ｚ軸方向にみたトレンチＴ５ｂのＹ軸に沿った幅ｗ１２は、Ｚ軸方向にみたトレンチＴ５ａのＹ軸に沿った幅ｗ１１よりも広い。
【０２１０】
図３６（ｂ）に表したように、図３６（ａ）に例示したトレンチ内構造におけるＮ−Ｎ線では、電界に２つの山が設けられ、これらの山の大きさがバランスすることによって、耐圧を向上させることができる。
また、幅ｗ１１が、幅ｗ１２よりも狭いことで、第１電極部４０の、第２電極部５０側の端部での電界強度を低くすることができ、より耐圧を向上することができる。
【０２１１】
図３７（ａ）に表したトレンチ内構造では、Ｚ軸方向にみて、トレンチＴ５ａ内に形成された第１絶縁部６０と、トレンチＴ５ｂ内に形成された第２絶縁部７０と、が、Ｘ軸方向に分離している。また、Ｚ軸方向にみたトレンチＴ５ｂのＹ軸に沿った幅ｗ１２は、Ｚ軸方向にみたトレンチＴ５ａのＹ軸に沿った幅ｗ１１とほぼ等しい。
【０２１２】
図３７（ｂ）に表したように、図３７（ａ）に例示したトレンチ内構造におけるＰ−Ｐ線では、電界に２つの山が設けられ、これらの山の大きさがバランスすることによって、耐圧を向上させることができる。
【０２１３】
なお、図３７（ａ）に表したトレンチ内構造では、Ｚ軸方向にみたトレンチＴ５ａの開口が第１導通部１０を貫通しているが、第１導通部１０の途中から第１半導体領域３１の途中にかけて設けられていてもよい。
【０２１４】
図３８（ａ）に表したトレンチ内構造は、Ｚ軸方向にみたトレンチＴ５ａの開口が、Ｘ軸方向に沿って、第１導通部１０の途中から第１半導体領域３１の途中にかけて設けられている。すなわち、Ｚ軸方向にみたトレンチＴ５の開口は、第１導通部１０を貫通しない。また、Ｚ軸方向にみて、トレンチＴ５ａ内に形成された第１絶縁部６０と、トレンチＴ５ｂ内に形成された第２絶縁部７０と、が、Ｘ軸方向に分離している。第１電極部４０と、第１導通部１０と、のあいだには、第３絶縁部８０が設けられている。第３絶縁部８０は、第１絶縁部６０と一体的に形成されている。
【０２１５】
図３８（ｂ）に表したように、図３８（ａ）に例示したトレンチ内構造におけるＱ−Ｑ線では、電界に２つの山が設けられ、これらの山の大きさがバランスすることによって、耐圧を向上させることができる。
【０２１６】
図３９（ａ）に表したトレンチ内構造は、Ｚ軸方向にみて、トレンチＴ５ｂが複数に分割された構造である。この例では、トレンチＴ５ｂが２つのトレンチＴ５ｂ１及びＴ５ｂ２に分割されている。２つのトレンチＴ５ｂ１及びＴ５ｂ２は、Ｘ軸方向に離間している。
【０２１７】
トレンチＴ５ｂ１内には、第２絶縁部７０の第１部分７０１及び第２電極部５０の副電極部５０１が設けられている。トレンチＴ５ｂ２内には、第２絶縁部７０の第２部分７０２及び第２電極部５０の副電極部５０２が設けられている。第１部分７０１と、第２部分７０２と、は離間している。
【０２１８】
第１部分７０１の厚さｔ３１は、第１絶縁部６０の厚さｔ１よりも厚い。第２部分７０２の厚さｔ３２は、第１部分７０１の厚さｔ３１よりも厚い。
【０２１９】
図３９（ｂ）に表したように、図３９（ａ）に例示したトレンチ内構造におけるＲ−Ｒ線では、電界に３つの山が設けられる。電界分布を３つの山に分担させることができるため、耐圧向上を図ることができる。また、第１半導体領域３１の第１不純物濃度を高くしても十分な耐圧を得ることができ、オン抵抗の低減を図ることができる。なお、図３９（ａ）に表した例では、トレンチＴ５ｂを２つに分割しているが、さらに多くのトレンチに分割してもよい。
【０２２０】
なお、図３９（ａ）に表したトレンチ内構造では、Ｚ軸方向にみたトレンチＴ５ａの開口が第１導通部１０の途中から第１半導体領域３１の途中にかけて設けられているが、第１導通部１０を貫通して設けられていてもよい。
【０２２１】
図４０（ａ）に表したトレンチ内構造は、トレンチＴ５ｂが３つのトレンチＴ５ｂ１、Ｔ５ｂ２及びＴ５ｂ３に分割されている。トレンチＴ５ｂ１内には、第２絶縁部７０の第１部分７０１及び第２電極部５０の副電極部５０１が設けられている。トレンチＴ５ｂ２内には、第２絶縁部７０の第２部分７０２及び第２電極部５０の副電極部５０２が設けられている。トレンチＴ５ｂ３内には、第２絶縁部７０の第３部分７０３及び第２電極部５０の副電極部５０３が設けられている。
【０２２２】
第１部分７０１、第２部分７０２及び第３部分７０３は、それぞれ離間している。
第１部分７０１の厚さｔ４１は、第１絶縁部６０の厚さｔ１よりも厚い。第２部分７０２の厚さｔ４２は、第１部分７０１の厚さｔ４１よりも薄い。第３部分７０３の厚さｔ４３は、第２部分７０２の厚さｔ４２よりも厚い。すなわち、第２絶縁部７０の厚さは、Ｘ軸に沿って、厚い、薄い、を交互に繰り返す。
【０２２３】
図４０（ｂ）に表したように、図４０（ａ）に例示したトレンチ内構造におけるＳ−Ｓ線では、電界に４つの山が設けられる。電界分布を４つの山に分担させることができるため、耐圧向上を図ることができる。また、第１半導体領域３１の第１不純物濃度を高くしても十分な耐圧を得ることができ、オン抵抗の低減を図ることができる。
【０２２４】
図４１（ａ）に表したトレンチ内構造は、図４０（ａ）に表したトレンチ内構造と同様に、トレンチＴ５ｂが３つのトレンチＴ５ｂ１、Ｔ５ｂ２及びＴ５ｂ３に分割されている。図４１（ａ）に例示した構造では、トレンチＴ５ｂ１及びＴ５ｂ３のＹ軸方向に沿った幅ｗ２１が、トレンチＴ５ａのＹ軸方向に沿った幅ｗ１１と、ほぼ等しくなっている。
また、トレンチＴ５ｂ２のＹ軸方向に沿った幅ｗ２２は、トレンチＴ５ａの幅ｗ１１よりも狭くなっている。
【０２２５】
ここで、第１部分７０１の厚さｔ４１、第２部分７０２の厚さｔ４２及び第３部分７０３の厚さｔ４３は、図３９に表したトレンチ内構造と同様に、Ｘ軸に沿って、厚い、薄い、を交互に繰り返す。
【０２２６】
図４１（ｂ）に表したように、図４１（ａ）に例示したトレンチ内構造におけるＴ−Ｔ線では、電界に４つの山が設けられる。電界分布を４つの山に分担させることができるため、耐圧向上を図ることができる。また、第１半導体領域３１の第１不純物濃度を高くしても十分な耐圧を得ることができ、オン抵抗の低減を図ることができる。
【０２２７】
図４２（ａ）に表したトレンチ内構造は、図４１（ａ）に表したトレンチ内構造と同様に、トレンチＴ５ｂが３つのトレンチＴ５ｂ１、Ｔ５ｂ２及びＴ５ｂ３に分割されている。図４２（ａ）に例示した構造では、トレンチＴ５ｂ１、Ｔ５ｂ２及びＴ５ｂ３のＹ軸方向に沿った幅ｗ３１、ｗ３２及びｗ３３がほぼ等しく、トレンチＴ５ａのＹ軸方向に沿った幅ｗ１１よりも狭くなっている。
【０２２８】
ここで、第１部分７０１の厚さｔ５１、第２部分７０２の厚さｔ５２及び第３部分７０３の厚さｔ５３は、図３９に表したトレンチ内構造と同様に、Ｘ軸に沿って、厚い、薄い、を交互に繰り返す。
【０２２９】
図４２（ｂ）に表したように、図４２（ａ）に例示したトレンチ内構造におけるＵ−Ｕ線では、電界に４つの山が設けられる。電界分布を４つの山に分担させることができるため、耐圧向上を図ることができる。また、第１半導体領域３１の第１不純物濃度を高くしても十分な耐圧を得ることができ、オン抵抗の低減を図ることができる。
【０２３０】
図３９〜図４２に表したトレンチ内構造では、トレンチＴ５ａ及びトレンチＴ５ｂ（トレンチＴ５ｂ１、Ｔ５ｂ２及びＴ５ｂ３）を形成する際、Ｚ軸方向にみた開口の幅によって、トレンチ深さを設定することができる。すなわち、トレンチの形成において、等方性イオンエッチングを行うと、トレンチの開口の幅に応じたトレンチ深さを設定することができる。
【０２３１】
また、個々のトレンチ（トレンチＴ５ｂ１、Ｔ５ｂ２及びＴ５ｂ３）を別々に形成すれば、トレンチの開口の幅によれず、個々の深さを設定することができる。これにより、トレンチの設計自由度が高まる。
【０２３２】
図４０〜図４２に表したトレンチ内構造では、Ｚ軸方向にみたトレンチＴ５ａの開口が第１導通部１０を貫通しているが、第１導通部１０の途中から第１半導体領域３１の途中にかけて設けられていてもよい。
【０２３３】
図４３は、分割されたトレンチを有するトレンチ内構造の製造方法（その１）を説明する模式図である。
図４３（ａ）〜（ｆ）は、図３５に示したＺ１部での模式的平面図を工程順に表している。説明の便宜上、トレンチＴ５ａ及びＴ５ｂ（Ｔ５ｂ１〜Ｔ５ｂ３）の内部の状態のみを例示する。
図４３に表した製造方法は、一例として図４０（ａ）に表したトレンチ内構造の製造方法を表している。
【０２３４】
先ず、図４３（ａ）に表したように、トレンチＴ５ａ及びＴ５ｂ（Ｔ５ｂ１〜Ｔ５ｂ３）を形成する。各トレンチＴ５ａ及びＴ５ｂ（Ｔ５ｂ１〜Ｔ５ｂ３）は、それぞれ独立した開口を有する。トレンチＴ５ａ及びＴ５ｂ（Ｔ５ｂ１〜Ｔ５ｂ３）のＺ軸方向にみた開口のＹ軸方向に沿った幅ｗａ１、ｗｂ１、ｗｂ２及びｗｂ３は、それぞれ、図４０（ａ）、図４１（ａ）及び図４２（ａ）に表した最終的な形態に対応して設定される。
【０２３５】
各トレンチＴ５ａ及びＴ５ｂ（Ｔ５ｂ１〜Ｔ５ｂ３）は、それぞれ別工程で形成してもよいし、同じ工程で形成してもよい。別工程で形成する場合には、トレンチの幅及び深さを各々独立して設定することができる。同じ工程で形成する場合には、トレンチの幅によってエッチング深さを設定することができる。
【０２３６】
次に、図４３（ｂ）に表したように、トレンチＴ５ａ及びＴ５ｂ（Ｔ５ｂ１〜Ｔ５ｂ３）の内壁に絶縁膜６０Ａを形成する。絶縁膜６０Ａは、例えばシリコンの熱酸化膜である。次に、図４３（ｃ）に表したように、トレンチＴ５ａ及びＴ５ｂ（Ｔ５ｂ１〜Ｔ５ｂ３）内の絶縁膜６０Ａの上に第１電極膜４０Ａを形成する。第１電極膜４０Ａは、例えば不純物を含んだポリシリコンである。第１電極膜４０Ａは、絶縁膜６０Ａの上に堆積される。
【０２３７】
第１電極膜４０Ａは、幅の狭いトレンチ（例えば、トレンチＴ５ａ及びＴ５ｂ２）には埋め込まれ、幅の広いトレンチ（例えば、トレンチＴ５ｂ１及びＴ５ｂ３）には空間を残すように形成される。
【０２３８】
次に、図４３（ｄ）に表したように、トレンチＴ５ｂ１及びＴ５ｂ３に設けられていた第１電極膜４０Ａを除去する。次に、図４３（ｅ）に表したように、第１電極膜４０Ａの一部を酸化する。すなわち、第１電極膜４０Ａとして、例えばポリシリコンを用いた場合、酸素雰囲気中で酸化処理を行い、一部を酸化シリコン膜にする。第１電極膜４０Ａの酸化は、トレンチＴ５ｂ１及びＴ５ｂ３の空間に露出する部分、及びトレンチＴ５ａ及びＴ５ｂ３の上面（露出部分）から進行していく。トレンチＴ５ｂ１及びＴ５ｂ３では、絶縁膜６０Ａの膜厚が増加する。
【０２３９】
この酸化によって、トレンチＴ５ｂ１〜Ｔ５ｂ３の第１電極膜４０Ａは、第２絶縁部７０の第１部分７０１、第２部分７０２及び第３部分７０３になる。一方、トレンチＴ５ａでは、上面（露出部分）から内部の一部まで酸化されるものの、酸化されずに残った部分が第１電極部４０になる。
【０２４０】
第１電極部４０と、トレンチＴ５ａの内壁と、のあいだにある絶縁膜６０Ａは、第１絶縁部６０になる。また、トレンチＴ５ｂ２では、上面（露出部分）から内部の一部まで酸化されるものの、酸化されずに残った部分が第２電極部５０の副電極部５０２になる。
【０２４１】
次に、図４３（ｆ）に表したように、トレンチＴ５ｂ１及びＴ５ｂ３内の第２絶縁部７０で囲まれた空間に、第２電極部５０の副電極部５０１及び５０３を形成する。副電極部５０１及び５０３には、例えばポリシリコンが用いられる。このような工程によって、トレンチ内構造が完成する。
【０２４２】
図４４は、分割されたトレンチを有するトレンチ内構造の製造方法（その２）を説明する模式図である。
図４４（ａ）〜（ｆ）は、図３５に示したＺ１部での模式的平面図を工程順に表している。説明の便宜上、トレンチＴ５ａ及びＴ５ｂ（Ｔ５ｂ１〜Ｔ５ｂ３）の内部の状態のみを例示する。
図４４に表した製造方法は、一例として図４０（ａ）に表したトレンチ内構造の製造方法を表している。
【０２４３】
先ず、図４４（ａ）に表したように、トレンチＴ５ａ及びＴ５ｂ２を形成する。トレンチＴ５ａ及びＴ５ｂ２のＺ軸方向にみた開口のＹ軸方向に沿った幅ｗａ１及びｗｂ２は、ほぼ同じである。したがって、これらのトレンチＴ５ａ及びＴ５ｂ２を同じ工程で形成することで、同じ深さのトレンチＴ５ａ及びＴ５ｂ２を同一工程で形成することができる。
【０２４４】
次に、図４４（ｂ）に表したように、トレンチＴ５ａ及びＴ５ｂ２の内壁に絶縁膜６０Ａを形成する。絶縁膜６０Ａは、例えばシリコンの熱酸化膜である。次に、図４４（ｃ）に表したように、トレンチＴ５ａ及びＴ５ｂ２に第１電極膜４０Ａを埋め込む。第１電極膜４０Ａは、例えば不純物を含んだポリシリコンである。第１電極膜４０Ａは、絶縁膜６０Ａの上に堆積される。
【０２４５】
次に、図４４（ｄ）に表したように、トレンチＴ５ｂ１及びＴ５ｂ３を形成する。トレンチＴ５ｂ１及びＴ５ｂ３のＺ軸方向にみた開口のＹ軸方向に沿った幅ｗｂ１及びｗｂ３は、ほぼ同じである。したがって、これらのトレンチＴ５ｂ１及びＴ５ｂ３を同じ工程で形成することで、同じ深さのトレンチＴ５ｂ１及びＴ５ｂ３を同一工程で形成することができる。なお、トレンチＴ５ｂ１及びＴ５ｂ３を形成する際には、トレンチＴ５ａ及びＴ５ｂ２をマスクしておく。
【０２４６】
次に、図４４（ｅ）に表したように、トレンチＴ５ｂ１及びＴ５ｂ３の内壁に絶縁膜７０Ａを形成する。絶縁膜７０Ａは、例えば、酸素雰囲気中で酸化処理した熱酸化膜である。
【０２４７】
この酸化によってトレンチＴ５ｂ１及びＴ５ｂ３内に形成された絶縁膜７０Ａは、第２絶縁部７０の第１部分７０１及び第３部分７０３になる。トレンチＴ５ｂ２では、上面（露出部分）から内部の一部まで酸化されるものの、酸化されずに残った部分が第２電極部５０の副電極部５０２になる。また、トレンチＴ５ｂ２の内壁と、副電極部５０２と、のあいだにある絶縁膜６０Ａは、第２絶縁膜７０の第２部分７０２になる。
【０２４８】
一方、トレンチＴ５ａでは、上面（露出部分）から内部の一部まで酸化されるものの、酸化されずに残った部分が第１電極部４０になる。第１電極部４０と、トレンチＴ５ａの内壁と、のあいだにある絶縁膜６０Ａは、第１絶縁部６０になる。
【０２４９】
次に、図４４（ｆ）に表したように、トレンチＴ５ｂ１及びＴ５ｂ３内の第２絶縁部７０で囲まれた空間に、第２電極部５０の副電極部５０１及び５０３を形成する。副電極部５０１及び５０３には、例えばポリシリコンが用いられる。このような工程によって、トレンチ内構造が完成する。
【０２５０】
なお、図４３及び図４４で説明した製造方法は、図４１（ａ）及び図４２（ａ）に表したトレンチ内構造であっても同様に適用することができる。
【０２５１】
（第４の実施形態）
図４５は、第４の実施形態に係る半導体装置の構成を例示する模式的斜視図である。
図４５では、半導体装置１６０の一部破断の模式的斜視図を表している。
図４６は、第４の実施形態に係る半導体装置の構成を説明する模式的平面図である。
図４６では、図４５に例示した半導体装置１６０の平面の一部を表している。
なお、図４５及び図４６では、ＭＯＳＦＥＴの例を示しているが、ＳＢＤであっても同様である。
【０２５２】
図４５に表したように、半導体装置１６０では、第１絶縁部６０と、第２絶縁部７０と、が分離している。すなわち、第１絶縁部６０は、第２絶縁部７０と、Ｘ軸方向に離間している。さらに、第１電極部４０と、第２電極部５０と、は、Ｙ軸方向に沿った位置がずれて配置されている。第２電極部５０のＹ軸方向に沿った位置は、Ｙ軸方向に隣り合う２つの第１電極部４０のあいだである。すなわち、複数の第１電極部４０と、複数の第２電極部５０と、はＹ軸方向に沿って互い半ピッチずれて配置されている。
【０２５３】
図４６に表した矢印は、電子の流れる方向を例示している。半導体装置１６０では、第１電極部４０に閾値を超える電圧が印加されると、第２半導体領域３２にチャネルが形成され、第１導通部１０と対向する第２導通部２０に向けて電流が流れる。
この際、第１電極部４０と、第２導通部２０と、のあいだに第２電極部５０及び第２絶縁部７０が配置されていないことから、第１電極部４０の端部側に回り込んだ電子は、第２電極部５０及び第２絶縁部７０に遮られることなく第２導通部２０へ流れる。これにより、オン抵抗の低減を図ることができる。
【０２５４】
図４７〜図４９は、第４の実施形態に係る半導体装置の他の構造を例示する模式的平面図である。
図４７〜図４９では、図４５に例示した半導体装置１６０の平面の一部を表している。
なお、図４７〜図４９では、ＭＯＳＦＥＴの例を示しているが、ＳＢＤであっても同様である。
【０２５５】
図４７に表した構造では、Ｙ軸方向に沿った第１電極部４００のピッチＰＴ１は、Ｙ軸方向に沿った第２電極部５０のピッチＰＴ２よりも狭い。例えば、第２電極部５０に対向して第１電極部４０１が設けられている。複数の第１電極部４０１のあいだに第１電極部４０２が設けられている。例えば、ピッチＰＴ１は、ピッチＰＴ２の半分である。
【０２５６】
このように、Ｙ軸方向に沿った同じ範囲で、第１電極部４０の数が、第２電極部５０の数よりも多くなるため、第１電極部４０の数と、第２電極部５０の数と、が同じ場合に比べて、チャネル抵抗を低減でき、オン抵抗を下げることができるようになる。
【０２５７】
図４８に表した構造では、Ｘ軸方向にみて、トレンチＴ５ａの一部と、トレンチＴ５ｂの一部と、が重なっている。Ｙ軸方向に沿って隣り合う２つのトレンチＴ５ａのあいだに配置されるトレンチＴ５ｂは、Ｘ軸方向にみて、前記２つのトレンチＴ５ａと、それぞれ重なる部分を有する。これにより、Ｘ軸方向にみて、第１絶縁部４０の一部と、第２絶縁部７０の一部と、が重なり合う。前記２つのトレンチＴ５ａのうちの一方のトレンチＴ５ａと、トレンチＴ５ｂと、が、Ｘ軸方向にみて重なる部分の、Ｙ軸方向に沿った幅は、幅ＬＰ１である。前記２つのトレンチＴ５ａのうち他方のトレンチＴ５ａと、トレンチＴ５ｂと、がＸ軸方向にみて重なる部分の、Ｙ軸方向に沿った幅は、幅ＬＰ２である。例えば、幅ＬＰ１は、幅ＬＰ２と、同じである。幅ＬＰ１は、幅ＬＰ２よりも長くても、短くてもよい。
【０２５８】
このような構造により、第１電極部４０の、第２電極部５０側の端部での電界が緩和され、耐圧を向上することができる。
【０２５９】
図４９に表した構造では、隣り合う２つのトレンチＴ５ａの間と、隣り合う２つのトレンチＴ５ｂの間と、が、Ｘ軸方向にみて、重なり合う部分を有している。図４９に表した例では、隣り合う２つのトレンチＴ５ａの間が、一つおきに、隣り合う２つのトレンチＴ５ｂの間と、Ｘ軸方向にみて重なり合う。隣り合う２つのトレンチＴ５ａの間と、隣り合う２つのトレンチＴ５ｂの間と、が、Ｘ軸方向にみて重なり合うと、第１導通部１０から第２導通部２０へ向かう電流の流れがスムーズになる。これにより、オン抵抗を下げることができるようになる。
【０２６０】
なお、図４５〜図４９に表した半導体装置１６０において、第１電極部４０及び第１絶縁部６０を形成するためのトレンチＴ５ａや、第２電極部５０及び第２絶縁部７０を形成するためのトレンチＴ５ｂの構造は、図４５〜図４９に表した態様のほか、先に説明した各種の態様を適用してもよい。
【０２６１】
以上説明したように、実施形態に係る半導体装置及びその製造方法によれば、耐圧を向上することができる半導体装置を提供することができる。
【０２６２】
なお、上記に本実施の形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施の形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
【０２６３】
例えば、前述の各実施の形態および各変形例においては、第１導電形をｎ形、第２導電形をｐ形として説明したが、本発明は第１導電形をｐ形、第２導電形をｎ形としても実施可能である。
【０２６４】
また、半導体装置１２０、１２１、１２２、１２３、１３０、１４０、１５０及び１６０において、半導体装置１１０と同様な電界緩和領域３３を設けても良い。これにより、第１絶縁部６０及び第２絶縁部７０の基板５側での電界集中を緩和し、耐圧を向上させることができる。
【０２６５】
また、電界緩和領域３３は、図１に表したものに限定されない。
図５０は、他の電界緩和領域を例示する模式的斜視図である。
図５０に表したように、電界緩和領域３３ａの領域は、図１に例示した領域よりも大きく形成してもよい。図５０に表した電界緩和領域３３ａは、半導体部３０であって、第１絶縁部６０及び第２絶縁部７０の側から、第２半導体領域３２の端部を覆うように形成されている。これにより、第２半導体領域３２の端部における耐圧をさらに向上させることができる。
電界緩和領域３３ａは、他の実施形態に係るＭＯＳＦＥＴ構造に適用してもよい。
【０２６６】
さらにまた、前述の各実施の形態および各変形例においては、半導体としてＳｉ（シリコン）を用いたＭＯＳＦＥＴ及びＳＢＤを説明したが、半導体としては、例えばＳｉＣ（シリコンカーバイト）若しくはＧａＮ（窒化ガリウム）等の化合物半導体、またはダイアモンド等のワイドバンドギャップ半導体を用いることもできる。
【０２６７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【０２６８】
実施形態は、以下の態様を含む。
【０２６９】
（付記１）
基板と、
前記基板の主面と直交する第１方向に延在した第１導通部と、
前記第１方向に延在し、前記第１方向と直交する第２方向に沿って前記第１導通部と離間して設けられた第２導通部と、
前記第１導通部と、前記第２導通部と、のあいだに設けられ、第１不純物濃度による第１導電形の第１半導体領域を含む半導体部と、
前記第１導通部と、前記第２導通部と、のあいだで前記第１方向に延在した第１電極部と、
前記第１電極部と、前記第２導通部と、のあいだで前記第１方向に延在し、前記第１電極部と離間して設けられた第２電極部と、
前記第１電極部と、前記半導体部と、のあいだに設けられ、前記第１電極部の境界面の法線方向に第１の厚さを有する第１絶縁部と、
前記第２電極部と、前記半導体部と、のあいだに設けられ、前記第２電極部の境界面の法線方向に、前記第１の厚さよりも厚い第２の厚さを有する第２絶縁部と、
を備えた半導体装置。
（付記２）
前記第１電極部は、前記第２方向に沿って前記第１導電部の途中から前記半導体部の途中にかけて設けられた付記１記載の半導体装置。
（付記３）
前記第２の厚さは、前記第１導通部から前記第２導通部に向けて漸増する付記１または付記２に記載の半導体装置。
（付記４）
前記第２の厚さは、前記第１導通部から前記第２導通部に向けて増減を繰り返す付記１または付記２に記載の半導体装置。
（付記５）
前記第２電極部は、前記第２方向にそれぞれ離間して配置された複数の電極領域を含む付記１〜付記４のいずれか１つに記載の半導体装置。
（付記６）
前記第１絶縁部と、前記第２絶縁部と、は、前記第２方向に離間して設けられ、
前記第２絶縁部は、前記複数の電極領域ごとに離間して設けられた付記５記載の半導体装置。
（付記７）
前記第１の厚さのうち、前記第１方向に沿った厚さは、前記第２方向に沿った厚さよりも厚い付記１〜付記６のいずれか１つに記載の半導体装置。
（付記８）
前記第１電極部と、前記第１導通部と、のあいだに設けられ、前記第１電極部の境界面と前記第１導通部の境界面とが対向する方向に、前記第１の厚さよりも厚い第３の厚さを有する第３絶縁部をさらに備えた付記１〜付記７のいずれか１つに記載の半導体装置。
（付記９）
前記半導体部は、前記第１導通部と、前記第１半導体領域と、のあいだに設けられた第２導電形の第２半導体領域を含み、
前記第１電極部及び前記第１絶縁部は、前記第２方向に沿って前記２半導体領域を貫通する付記１〜付記８のいずれか１つに記載の半導体装置。
（付記１０）
前記第１方向に沿った前記第２電極部の長さは、前記第１方向に沿った前記第１電極部の長さよりも長い付記９記載の半導体装置。
（付記１１）
前記第１電極部は、前記第１導通部と導通し、
前記第１導通部は、前記半導体部とショットキー接合された付記１〜付記８のいずれか１つに記載の半導体装置。
（付記１２）
前記半導体部は、前記半導体部の前記第１導通部側に、前記第１導電形であって前記第１不純物濃度よりも低い不純物濃度の第１濃度領域を含む付記１１記載の半導体装置。
（付記１３）
前記半導体部は、前記半導体部の前記第１導通部側に、前記第１導電形であって前記第１不純物濃度よりも高い不純物濃度の第２濃度領域を含む付記１１記載の半導体装置。
（付記１４）
前記半導体部は、前記基板と、前記第１導通部と、のあいだで、前記第１導通部の側に、第２導電形の第３濃度領域を含む付記１１〜付記１３のいずれか１つに記載の半導体装置。
（付記１５）
前記半導体部は、前記基板と、前記第１導通部と、のあいだで、前記第１導通部の側に、前記第１導電形であって前記第１不純物濃度よりも低い不純物濃度の第４濃度領域を含む付記１１〜付記１３のいずれか１つに記載の半導体装置。
（付記１６）
前記第１電極部は、前記第１導通部と、前記半導体部と、の境界面から離間して設けられた付記１１〜付記１４のいずれか１つに記載の半導体装置。
（付記１７）
前記第１絶縁部と、前記第２絶縁部と、は、前記第２方向に離間して設けられた付記１〜付記１６のいずれか１つに記載の半導体装置。
（付記１８）
前記第１絶縁部は、前記第２絶縁部と離間して設けられ、
前記第１方向及び前記第２方向と直交する第３方向に沿った前記第１絶縁部の位置と、前記第３方向に沿った前記第２絶縁部の位置と、が相違する付記１７記載の半導体装置。
（付記１９）
前記第２方向にみて、前記第１絶縁部の一部は、前記第２絶縁部の一部と重なり合う付記１８記載の半導体装置。
（付記２０）
複数の前記第１電極部が前記第３方向に第１のピッチで設けられ、
複数の前記第２電極部が前記第３方向に前記第１のピッチよりも広い第２のピッチで設けられた付記１７記載の半導体装置。
（付記２１）
前記第１方向に沿った前記第２絶縁部の長さは、前記第１方向に沿った前記第１絶縁部の長さよりも長い付記１〜付記２０のいずれか１つに記載の半導体装置。
（付記２２）
前記半導体部は、前記基板と、前記第１導通部と、のあいだで、前記第１絶縁部及び前記第２絶縁部の少なくとも一方の側に、第２導電形の第５濃度領域を含む付記１〜付記２１のいずれか１つに記載の半導体装置。
（付記２３）
前記半導体部は、前記基板と、前記第１導通部と、のあいだで、前記第１絶縁部及び前記第２絶縁部の少なくとも一方の側に、第１導電形であって前記第１不純物濃度よりも低い不純物濃度の第６濃度領域を含む付記１〜付記２１のいずれか１つに記載の半導体装置。
（付記２４）
基板と、前記基板の主面と直交する第１方向に延在した第１導通部と、前記第１方向に延在し、前記第１方向と直交する第２方向に沿って前記第１導通部と離間して設けられた第２導通部と、前記第１導通部と、前記第２導通部と、のあいだに設けられ、第１不純物濃度による第１導電形の第１半導体領域を含む半導体部と、前記第１導通部と、前記第２導通部と、のあいだで前記第１方向に延在した第１電極部と、前記第１電極部と、前記第２導通部と、のあいだで前記第１方向に延在し、前記第１電極部と離間して設けられた第２電極部と、前記第１電極部と、前記半導体部と、のあいだに設けられ、前記第１電極部の境界面の法線方向に第１の厚さを有する第１絶縁部と、前記第２電極部と、前記半導体部と、のあいだに設けられ、前記第２電極部の境界面の法線方向に、前記第１の厚さよりも厚い第２の厚さを有する第２絶縁部と、を含む半導体装置の製造方法であって、
前記第１電極部及び前記第２電極部を形成するにあたり、
前記半導体部の一部を前記第１方向に除去して、前記第１方向及び前記第２方向と直交する第３方向に第１の開口幅と、前記第３方向に前記第１の開口幅よりも広い第２の開口幅と、を有する第１トレンチを形成する工程と、
前記第１トレンチの内壁に第１絶縁膜を形成する工程と、
前記第１絶縁膜の膜面上に第１電極膜を形成して、前記第１の開口幅の部分には前記第１電極膜を埋め込み、前記第２の開口幅の部分には前記第１電極膜が埋め込まれない空間を形成する工程と、
前記第１電極膜の一部を酸化することで、前記第２絶縁部を形成するとともに、前記第１絶縁部及び前記第１電極部を形成する工程と、
前記空間内に第２電極膜を形成して前記第２電極部を形成する工程と、
を備えた半導体装置の製造方法。
（付記２５）
前記空間を形成する工程は、前記第２の開口幅の部分に形成された前記第１電極膜を選択的に除去して前記空間を拡げる工程を含む付記２４記載の半導体装置の製造方法。
（付記２６）
前記第１電極膜の一部を酸化する工程は、前記第１電極部と、前記第１導通部と、のあいだの前記第１絶縁膜を、前記第２の開口幅の部分についての前記第１電極膜の酸化の速度よりも速い酸化の速度で酸化して、前記第１の厚さよりも厚い第３の厚さを有する第３絶縁部を形成する工程を含む付記２４または付記２５に記載の半導体装置の製造方法。
（付記２７）
前記半導体部は、前記第１導通部と、前記第１半導体領域と、のあいだに設けられた第２導電形の第２半導体領域を含み、
前記第１絶縁部及び前記第１電極部を形成する工程は、前記第１絶縁部及び前記第１電極部を、前記第２方向に沿って前記２半導体領域を貫通するように形成する工程を含む付記２４〜付記２６のいずれか１つに記載の半導体装置の製造方法。
（付記２８）
前記第１電極部を形成した後、前記第１電極部の一部及び前記半導体部の一部を前記第１方向に前記第１方向に除去して第２トレンチを形成する工程と、
前記第２トレンチ内に第１導通膜を埋め込んで、前記第１導通部を前記第１電極部と導通させるとともに、前記第１導通部を前記半導体部とショットキー接合させる工程と、
をさらに備えた付記２４〜付記２６のいずれか１つに記載の半導体装置の製造方法。
（付記２９）
前記第２トレンチを形成する工程は、前記第２トレンチの内壁から露出する前記半導体部に不純物を注入して、前記第１導電形であって前記第１不純物濃度よりも低い不純物濃度の第１濃度領域を含む付記２８記載の半導体装置の製造方法。
（付記３０）
前記第２トレンチを形成する工程は、前記第２トレンチの内壁から露出する前記半導体部に不純物を注入して、前記第１導電形であって前記第１不純物濃度よりも高い不純物濃度の第２濃度領域を含む付記２８記載の半導体装置の製造方法。
（付記３１）
前記第２トレンチを形成する工程は、前記第２トレンチの底部に不純物を注入して、前記基板と、前記半導体部と、のあいだで、前記第１導通部の側に、第２導電形の第３濃度領域を形成する工程を含む付記２８記載の半導体装置の製造方法。
（付記３２）
前記第２トレンチを形成する工程は、前記第２トレンチの底部に不純物を注入して、前記基板と、前記半導体部と、のあいだで、前記第１導通部の側に、前記第１導電形であって前記第１不純物濃度よりも低い不純物濃度の第４濃度領域を形成する工程を含む付記２８記載の半導体装置の製造方法。
（付記３３）
前記第１トレンチは、前記第１の開口幅の部分における第１電極部用トレンチと、前記第２の開口幅の部分における第２電極部用トレンチと、を含み、
前記第１電極部用トレンチと、前記第２電極部用トレンチと、を、離間して形成し、
前記第１電極部用トレンチ内に、前記第１絶縁部及び前記第１電極部を形成し、
前記第２電極部用トレンチ内に、前記第２絶縁部及び前記第２電極部を形成する付記２４〜付記３２のうちいずれか１つに記載の半導体装置の製造方法。
（付記３４）
前記第１電極部用トレンチ内の前記第１絶縁部と、前記第２電極部用トレンチ内の前記第２絶縁部と、を、別工程で形成する付記３３記載の半導体装置の製造方法。
（付記３５）
前記第１電極部用トレンチ内の前記第１絶縁部と、前記第２電極部用トレンチ内の前記第２絶縁部と、を、同一工程で形成する付記３３記載の半導体装置の製造方法。
（付記３６）
前記第３方向に沿った前記第１電極部用トレンチの位置と、前記第３方向に沿った前記第２電極部用トレンチの位置と、をずらして形成する付記３３〜付記３５のうちいずれか１つに記載の半導体装置の製造方法。
（付記３７）
基板と、前記基板の主面と直交する第１方向に延在した第１導通部と、前記第１方向に延在し、前記第１方向と直交する第２方向に沿って前記第１導通部と離間して設けられた第２導通部と、前記第１導通部と、前記第２導通部と、のあいだに設けられ、第１不純物濃度による第１導電形の第１半導体領域を含む半導体部と、前記第１導通部と、前記第２導通部と、のあいだで前記第１方向に延在した第１電極部と、前記第１電極部と、前記第２導通部と、のあいだで前記第１方向に延在し、前記第１電極部と離間して設けられた第２電極部と、前記第１電極部と、前記半導体部と、のあいだに設けられ、前記第１電極部の境界面の法線方向に第１の厚さを有する第１絶縁部と、前記第２電極部と、前記半導体部と、のあいだに設けられ、前記第２電極部の境界面の法線方向に、前記第１の厚さよりも厚い第２の厚さを有する第２絶縁部と、を含む半導体装置の製造方法であって、
前記第１電極部及び前記第２電極部を形成するにあたり、
前記半導体部の一部を前記第１方向に除去して第３トレンチを形成する工程と、
前記第３トレンチの内壁に第２絶縁膜を形成し、前記第２絶縁膜を介して第２電極膜を形成する工程と、
前記第３トレンチの内部における前記第２導通部とは反対側の一部である第１部分に設けられた前記第１絶縁膜及び前記第２電極膜を除去し、前記第２絶縁部及び前記第２電極部を形成する工程と、
前記第１部分における前記第３トレンチの内壁に第１絶縁部を形成する工程と、
前記第１部分に、前記第１絶縁部を介して前記第１電極部を形成する工程と、
を備えた半導体装置の製造方法。
【符号の説明】
【０２７０】
５…基板、５ａ…主面、１０…第１導通部、２０…第２導通部、３０…半導体部、３１…第１半導体領域、３２…第２半導体領域、３３…電界緩和領域、４０…第１電極部、５０…第２電極部、６０…第１絶縁部、７０…第２絶縁部、８０…第３絶縁部、９０…第４絶縁部、１１０，１２０，１２１，１２２，１２３，１３０，１４０，１５０，１６０…半導体装置
【図１】
2013069817.tif 000003
【図２】
2013069817.tif 000004
【図３】
2013069817.tif 000005
【図４】
2013069817.tif 000006
【図５】
2013069817.tif 000007
【図６】
2013069817.tif 000008
【図７】
2013069817.tif 000009
【図８】
2013069817.tif 000010
【図９】
2013069817.tif 000011
【図１０】
2013069817.tif 000012
【図１１】
2013069817.tif 000013
【図１２】
2013069817.tif 000014
【図１３】
2013069817.tif 000015
【図１４】
2013069817.tif 000016
【図１５】
2013069817.tif 000017
【図１６】
2013069817.tif 000018
【図１７】
2013069817.tif 000019
【図１８】
2013069817.tif 000020
【図１９】
2013069817.tif 000021
【図２０】
2013069817.tif 000022
【図２１】
2013069817.tif 000023
【図２２】
2013069817.tif 000024
【図２３】
2013069817.tif 000025
【図２４】
2013069817.tif 000026
【図２５】
2013069817.tif 000027
【図２６】
2013069817.tif 000028
【図２７】
2013069817.tif 000029
【図２８】
2013069817.tif 000030
【図２９】
2013069817.tif 000031
【図３０】
2013069817.tif 000032
【図３１】
2013069817.tif 000033
【図３２】
2013069817.tif 000034
【図３３】
2013069817.tif 000035
【図３４】
2013069817.tif 000036
【図３５】
2013069817.tif 000037
【図３６】
2013069817.tif 000038
【図３７】
2013069817.tif 000039
【図３８】
2013069817.tif 000040
【図３９】
2013069817.tif 000041
【図４０】
2013069817.tif 000042
【図４１】
2013069817.tif 000043
【図４２】
2013069817.tif 000044
【図４３】
2013069817.tif 000045
【図４４】
2013069817.tif 000046
【図４５】
2013069817.tif 000047
【図４６】
2013069817.tif 000048
【図４７】
2013069817.tif 000049
【図４８】
2013069817.tif 000050
【図４９】
2013069817.tif 000051
【図５０】
2013069817.tif 000052
【図５１】
2013069817.tif 000053