【手続補正書】
【提出日】平成26年6月25日(2014.6.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つの強磁性（ＦＭ：Ferromagnetic ）層を含むスピントロニクス素子の性能向上方法であって、
前記少なくとも１つのＦＭ層のうちの１つまたは２つ以上の内部に、磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を挿入する工程を含み、
前記ＭＲＥＬが、ＦＭ１／Ｍ１／Ｓ／Ｍ２／ＦＭ２構造を提供するために、２つの導電層（Ｍ１，Ｍ２）の間に形成された半金属または半導体（Ｓ：Semimetal またはSemiconductor ）を含み、
前記ＦＭ１が、前記ＭＲＥＬの下部表面に接触する前記少なくとも１つのＦＭ層のうちの第１部分であり、
前記ＦＭ２が、前記ＭＲＥＬの上部表面に接触する前記少なくとも１つのＦＭ層のうちの第２部分であり、
前記Ｍ１，Ｍ２が、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、ＭｇおよびＲｕからなる群より選択される、
スピントロニクス素子の性能向上方法。
【請求項２】
前記少なくとも１つのＦＭ層を、磁気的固定可能層、磁気的フリー層、スピン注入層、および磁界発生層からなる群より選択する
請求項１記載のスピントロニクス素子の性能向上方法。
【請求項３】
前記半導体のバンドギャップを１ｅＶ以上６ｅＶ以下とし、電子移動度を５０ｃｍ2 ・ｓｅｃ-1・Ｖ-1以上５０，０００ｃｍ2 ・ｓｅｃ-1・Ｖ-1以下とする
請求項１記載のスピントロニクス素子の性能向上方法。
【請求項４】
前記半導体を、ＺｎＯ、ＺｎＳ、Ｚｎx Ｍｇ(1-x) Ｏ、ＺｎＣｕＯ、ＺｎＣｄＯ、ＺｎＡｌＯ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、ＴｉＯ2 、ＡｌＮ、ＧａＮ、ＩｎＮ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＺｎＳ、ＣｄＳ、ＣｄＴｅ、ＨｇＴｅ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＳｎＯ、ＳｎＴｅ、Ｃｕ2 Ｏ、ＦｅＳｉ2 、ＣｒＭｎＳｉ、Ｍｇ2 Ｓｉ、ＲｕＳｉ3 、およびＩｒ3 Ｓｉ5 からなる群より選択する
請求項３記載のスピントロニクス素子の性能向上方法。
【請求項５】
前記半導体として、
不純物が添加されていないものを用いるか、
または、Ｓｉ、Ｂ、Ｍｇ、Ｍｎ、Ａｌ、Ｃｕ、Ｃｄ、Ｃｒ、Ｚｎ、Ｔｉ、Ｓｎ、Ｚｒ、Ｈｆ、Ｒｕ、Ｍｏ、Ｎｂ、Ｃｏ、Ｆｅ、およびＮｉからなる群から選択された不純物の添加により調整された導電性を有するものを用いる
請求項４記載のスピントロニクス素子の性能向上方法。
【請求項６】
前記半金属を、Ｓｂ、Ｂｉ、ＣｏＳｉ、Ｃｏx Ｆｅ(1-x) Ｓｉ、Ｃｏx Ｎｉ(1-x) Ｓｉ、Ｃｏx Ｍｎ(1-x) Ｓｉ、ＦｅＳｉ、およびＣｏx Ｃｒ(1-x) Ｓｉからなる群より選択する
請求項１記載のスピントロニクス素子の性能向上方法。
【請求項７】
前記Ｍ１および前記Ｍ２のそれぞれの厚さを５ｎｍ以下とする、
請求項１記載のスピントロニクス素子の性能向上方法。
【請求項８】
前記Ｓの厚さを０．１ｎｍ以上５ｎｍ以下とする、
請求項１記載のスピントロニクス素子の性能向上方法。
【請求項９】
２つの強磁性（ＦＭおよびＦＬ）層の間に形成されたスペーサ層を備えたスピントロニクス素子であって、
磁気的固定可能層、磁気的フリー層、スピン注入層、および磁界発生層からなる群より選択される前記２つの強磁性層と、
前記スペーサ層と、
磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）と
を備え、
前記ＭＲＥＬは、
上面および下面を有すると共に、
半導体および半金族からなる群より選択されると共にＦＭ１／ＭＲＥＬ／ＦＭ２構造および／またはＦＬ１／ＭＲＥＬ／ＦＬ２構造を提供するために、前記ＦＭ層および前記ＦＬ層のうちの一方または双方の内部に完全に内包されるように配置されたｎ型半導体（Ｓ：n-type semiconductor）を含み、
前記ＦＭ１および前記ＦＭ２は、それぞれ、前記ＭＲＥＬの下面に接触する前記ＦＭ層および前記ＦＬ層のうちの第１部分であり、
前記ＦＭ２および前記ＦＬ２は、それぞれ、前記ＭＲＥＬの上面に接触する前記ＦＭ層および前記ＦＬ層のうちの第２部分である、
スピントロニクス素子。
【請求項１０】
前記ＦＭ層および前記ＦＬ層のうちの一方または双方は、ＦＭ１／Ｍ１／Ｓ／Ｍ２／ＦＭ２構造および／またはＦＬ１／Ｍ１／Ｓ／Ｍ２／ＦＬ２構造を提供するために、
前記ＦＭ１層および／または前記ＦＬ１層の上面に接触する第１導電層（Ｍ１）と、
前記ＦＭ２層および／または前記ＦＬ２層の下面に接触する第２導電層（Ｍ２）と
を含む、請求項９記載のスピントロニクス素子。
【請求項１１】
前記Ｍ１および前記Ｍ２は、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される、
請求項１０記載のスピントロニクス素子。
【請求項１２】
前記半導体は、バンドギャップが１ｅＶ以上６ｅＶ以下であり、電子移動度が５０ｃｍ2 ・ｓｅｃ-1・Ｖ-1以上５０，０００ｃｍ2 ・ｓｅｃ-1・Ｖ-1以下である
請求項９記載のスピントロニクス素子。
【請求項１３】
前記半導体は、ＺｎＯ、ＺｎＳ、Ｚｎx Ｍｇ(1-x) Ｏ、ＺｎＣｕＯ、ＺｎＣｄＯ、ＺｎＡｌＯ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、ＴｉＯ2 、ＡＩＮ、ＧａＮ、ＩｎＮ、ＡＩＰ、ＡＩＡｓ、ＡＩＳｂ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＺｎＳ、ＣｄＳ、ＣｄＴｅ、ＨｇＴｅ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＳｎＯ、ＳｎＴｅ、Ｃｕ2 Ｏ、ＦｅＳｉ2 、ＣｒＭｎＳｉ、Ｍｇ2 Ｓｉ、ＲｕＳｉ3 、およびＩｒ3 Ｓｉ5 からなる群より選択される
請求項９記載のスピントロニクス素子。
【請求項１４】
前記半導体として、
不純物が添加されていないものが用いられ、
または、Ｓｉ、Ｂ、Ｍｇ、Ｍｎ、Ａｌ、Ｃｕ、Ｃｄ、Ｃｒ、Ｚｎ、Ｔｉ、Ｓｎ、Ｚｒ、Ｈｆ、Ｒｕ、Ｍｏ、Ｎｂ、Ｃｏ、Ｆｅ、およびＮｉからなる群より選択された不純物の添加により調整された導電性を有するものが用いられている
請求項１３記載のスピントロニクス素子。
【請求項１５】
前記半金属は、Ｓｂ、Ｂｉ、ＣｏＳｉ、Ｃｏx Ｆｅ(1-x) Ｓｉ、Ｃｏx Ｎｉ(1-x) Ｓｉ、Ｃｏx Ｍｎ(1-x) Ｓｉ、ＦｅＳｉ、およびＣｏx Ｃｒ(1-x) Ｓｉからなる群より選択される
請求項９記載のスピントロニクス素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】スピントロニクス素子およびスピントロニクス素子の性能向上方法  
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、広く磁気抵抗効果（ＭＲ：Magneto-Resistance）を利用する技術に関わり、特に、優れた性能を有するスピントロニクス素子およびそのための性能向上方法に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明の少なくとも１つの実施の形態の目的は、磁気抵抗効果素子としてのスピントロニクス素子の性能（特にＭＲ比とＲＡ値）を向上させる方法、および優れた性能を有するスピントロニクス素子を提供することにある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本発明に係るスピントロニクス素子の性能向上方法は、少なくとも１つの強磁性（ＦＭ：Ferromagnetic ）層を含むスピントロニクス素子の性能向上方法であって、少なくとも１つのＦＭ層のうちの１つまたは２つ以上の内部に、磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を挿入する工程を含むものである。ＭＲＥＬは、ＦＭ１／Ｍ１／Ｓ／Ｍ２／ＦＭ２構造を提供するために、２つの導電層（Ｍ１，Ｍ２）の間に形成された半金属または半導体（Ｓ：Semimetal またはSemiconductor ）を含む。ＦＭ１は、ＭＲＥＬの下部表面に接触する少なくとも１つのＦＭ層のうちの第１部分であり、ＦＭ２は、ＭＲＥＬの上部表面に接触する少なくとも１つのＦＭ層のうちの第２部分である。Ｍ１，Ｍ２は、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、ＭｇおよびＲｕからなる群より選択される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
本発明に係るスピントロニクス素子は、２つの強磁性（ＦＭおよびＦＬ）層の間に形成されたスペーサ層を備えたスピントロニクス素子であって、磁気的固定可能層、磁気的フリー層、スピン注入層、および磁界発生層からなる群より選択される２つの強磁性層と、スペーサ層と、磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）とを備えたものである。ＭＲＥＬは、上面および下面を有すると共に、半導体および半金族からなる群より選択されると共にＦＭ１／ＭＲＥＬ／ＦＭ２構造および／またはＦＬ１／ＭＲＥＬ／ＦＬ２構造を提供するために、ＦＭ層およびＦＬ層のうちの一方または双方の内部に完全に内包されるように配置されたｎ型半導体（Ｓ：n-type semiconductor）を含む。ＦＭ１およびＦＭ２は、それぞれ、ＭＲＥＬの下面に接触するＦＭ層およびＦＬ層のうちの第１部分であり、ＦＭ２およびＦＬ２は、それぞれ、ＭＲＥＬの上面に接触するＦＭ層およびＦＬ層のうちの第２部分である。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
本発明のスピントロニクス素子およびスピントロニクス素子の性能向上方法によれば、半導体および半金属からなる磁気抵抗効果増加層（ＭＲＥＬ）を、素子を構成する１つまたは複数の強磁性（ＦＭ）層に挿入するようにしたので、素子性能（特にＭＲ比とＲＡ値）を向上させることができる。