【手続補正書】
【提出日】平成26年9月18日(2014.9.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型のトランジスタから成る第１トランジスタ回路と第２導電型のトランジスタから成る第２トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続され、第１導電型のトランジスタから成る第３トランジスタ回路と第２導電型のトランジスタから成る第４トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続されており、
前記第２トランジスタ回路の入力端には第１入力電圧が与えられ、前記第４トランジスタ回路の入力端には第２入力電圧が与えられ、
前記第１トランジスタ回路の入力端が前記第３，第４トランジスタ回路の出力端に接続され、前記第３トランジスタ回路の入力端が前記第１，第２トランジスタ回路の出力端に接続されており、
第１固定電源側の２つのトランジスタ回路及び第２固定電源側の２つのトランジスタ回路の少なくとも一方側の２つのトランジスタ回路はダブルゲートトランジスタから成り、
一方の電源側の２つのトランジスタ回路が動作状態のとき、他方の電源側の２つのトランジスタ回路の前記ダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を有する
レベルシフタ回路。
【請求項２】
第１固定電源−第３固定電源間の電圧及び第３固定電源−第２固定電源間の電圧は、前記第１乃至第４トランジスタ回路を構成する各トランジスタのソース−ドレイン耐圧の範囲内の電圧である
請求項１に記載のレベルシフタ回路。
【請求項３】
第１入力電圧と第２入力電圧とは互いに逆相の電圧である
請求項１または請求項２に記載のレベルシフタ回路。
【請求項４】
第３固定電源の電圧は、第１固定電源及び第２固定電源の各電圧の間の値である
請求項１から請求項３のいずれか１項に記載のレベルシフタ回路。
【請求項５】
第３固定電源の電圧は、第１固定電源及び第２固定電源の各電圧の平均値である
請求項４に記載のレベルシフタ回路。
【請求項６】
前記スイッチ素子は、前記他方の電源側の２つのトランジスタ回路を構成するトランジスタと同導電型のトランジスタである
請求項１から請求項５のいずれか１項に記載のレベルシフタ回路。
【請求項７】
前記スイッチ素子は、第１入力電圧または第２入力電圧をゲート入力とする
請求項１から請求項６のいずれか１項に記載のレベルシフタ回路。
【請求項８】
前記第３，第４トランジスタ回路の共通接続ノードには最終段のインバータ回路が接続されている
請求項１から請求項７のいずれか１項に記載のレベルシフタ回路。
【請求項９】
第１固定電源は正側電源、第２固定電源は負側電源であり、
第１導電型のトランジスタはＰチャネル型のトランジスタ、第２導電型のトランジスタはＮチャネル型のトランジスタである
請求項１から請求項８のいずれか１項に記載のレベルシフタ回路。
【請求項１０】
第１固定電源の電圧は、第１，第２入力電圧の高電圧側の電圧よりも高く、
第２固定電源の電圧は、第１，第２入力電圧の低電圧側の電圧以下である
請求項９に記載のレベルシフタ回路。
【請求項１１】
第１固定電源の電圧は、前記最終段のインバータ回路の正側電源の電圧よりも高く、
第２固定電源の電圧は、前記最終段のインバータ回路の負側電源の電圧と等しい
請求項９に記載のレベルシフタ回路。
【請求項１２】
第１固定電源は負側電源、第２固定電源は正側電源であり、
第１導電型のトランジスタはＮチャネル型のトランジスタ、第２導電型のトランジスタはＰチャネル型のトランジスタである
請求項１から請求項８のいずれか１項に記載のレベルシフタ回路。
【請求項１３】
第１固定電源の電圧は、第１，第２入力電圧の低電圧側の電圧よりも低く、
第２固定電源の電圧は、第１，第２入力電圧の高電圧側の電圧以上である
請求項１２に記載のレベルシフタ回路。
【請求項１４】
第１固定電源の電圧は、前記最終段のインバータ回路の負側電源の電圧よりも低く、
第２固定電源の電圧は、前記最終段のインバータ回路の正側電源の電圧と等しい
請求項１２に記載のレベルシフタ回路。
【請求項１５】
最終段にインバータ回路を、当該インバータ回路の前段にレベルシフタ回路を有し、
前記レベルシフタ回路は、
第１導電型のトランジスタから成る第１トランジスタ回路と第２導電型のトランジスタから成る第２トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続され、第１導電型のトランジスタから成る第３トランジスタ回路と第２導電型のトランジスタから成る第４トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続されており、
前記第２トランジスタ回路の入力端には第１入力電圧が与えられ、前記第４トランジスタ回路の入力端には第２入力電圧が与えられ、
前記第１トランジスタ回路の入力端が前記第３，第４トランジスタ回路の出力端に接続され、前記第３トランジスタ回路の入力端が前記第１，第２トランジスタ回路の出力端に接続されており、
第１固定電源側の２つのトランジスタ回路及び第２固定電源側の２つのトランジスタ回路の少なくとも一方側の２つのトランジスタ回路はダブルゲートトランジスタから成り、
一方の電源側の２つのトランジスタ回路が動作状態のとき、他方の電源側の２つのトランジスタ回路の前記ダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を有する
走査回路。
【請求項１６】
電気光学素子を含む画素が行列状に配置されて成る画素アレイ部と、
最終段にインバータ回路を、当該インバータ回路の前段にレベルシフタ回路を有し、前記画素アレイ部の各画素を走査する走査回路と
を備え、
前記レベルシフタ回路は、
第１導電型のトランジスタから成る第１トランジスタ回路と第２導電型のトランジスタから成る第２トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続され、第１導電型のトランジスタから成る第３トランジスタ回路と第２導電型のトランジスタから成る第４トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続されており、
前記第２トランジスタ回路の入力端には第１入力電圧が与えられ、前記第４トランジスタ回路の入力端には第２入力電圧が与えられ、
前記第１トランジスタ回路の入力端が前記第３，第４トランジスタ回路の出力端に接続され、前記第３トランジスタ回路の入力端が前記第１，第２トランジスタ回路の出力端に接続されており、
第１固定電源側の２つのトランジスタ回路及び第２固定電源側の２つのトランジスタ回路の少なくとも一方側の２つのトランジスタ回路はダブルゲートトランジスタから成り、
一方の電源側の２つのトランジスタ回路が動作状態のとき、他方の電源側の２つのトランジスタ回路の前記ダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を有する
表示装置。
【請求項１７】
電気光学素子を含む画素が行列状に配置されて成る画素アレイ部と、
最終段にインバータ回路を、当該インバータ回路の前段にレベルシフタ回路を有し、前記画素アレイ部の各画素を走査する走査回路と
を備え、
前記レベルシフタ回路は、
第１導電型のトランジスタから成る第１トランジスタ回路と第２導電型のトランジスタから成る第２トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続され、第１導電型のトランジスタから成る第３トランジスタ回路と第２導電型のトランジスタから成る第４トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続されており、
前記第２トランジスタ回路の入力端には第１入力電圧が与えられ、前記第４トランジスタ回路の入力端には第２入力電圧が与えられ、
前記第１トランジスタ回路の入力端が前記第３，第４トランジスタ回路の出力端に接続され、前記第３トランジスタ回路の入力端が前記第１，第２トランジスタ回路の出力端に接続されており、
第１固定電源側の２つのトランジスタ回路及び第２固定電源側の２つのトランジスタ回路の少なくとも一方側の２つのトランジスタ回路はダブルゲートトランジスタから成り、
一方の電源側の２つのトランジスタ回路が動作状態のとき、他方の電源側の２つのトランジスタ回路の前記ダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を有する
表示装置を有する電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１１８
【補正方法】変更
【補正の内容】
【０１１８】
＜５．表示装置＞
［５−１．システム構成］
図１１は、本開示の表示装置、例えば、アクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１３１
【補正方法】変更
【補正の内容】
【０１３１】
［５−２．画素回路］
図１２は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１から成る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１４３
【補正方法】変更
【補正の内容】
【０１４３】
［５−３．走査回路］
以上説明した有機ＥＬ表示装置１０において、画素アレイ部３０の周辺回路である書込み走査回路４０や電源供給走査回路５０の最終段のインバータ回路の前段回路として、先述した第１，第２，第３実施形態に係るレベルシフタ回路１００A，１００B，１００Cを用いることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１５３
【補正方法】変更
【補正の内容】
【０１５３】
［５−４．その他］
上述した有機ＥＬ表示装置では、画素２０が２つのＮチャネルのトランジスタ２２，２３及び１つの保持容量２４から成る回路構成の場合を例に挙げて説明したが、画素２０としてはこの回路構成のものに限られるものではない。すなわち、例えば、駆動トランジスタ２２としてＰチャネル型のＴＦＴを用いた回路構成や、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるための補助容量を有する回路構成の画素２０であってもよい。更には、基準電圧Ｖofsや第２電源電位Ｖiniを選択的に書き込むためのスイッチングトランジスタなどを別途有する回路構成の画素２０などであってもよい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１５５
【補正方法】変更
【補正の内容】
【０１５５】
＜６．電子機器＞
以上説明した本開示のバッファ回路を出力段に用いる走査回路を搭載する表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることが可能である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１５８
【補正方法】変更
【補正の内容】
【０１５８】
＜７．本開示の構成＞
尚、本開示は以下のような構成を採ることができる。
（１）第１導電型のトランジスタから成る第１トランジスタ回路と第２導電型のトランジスタから成る第２トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続され、第１導電型のトランジスタから成る第３トランジスタ回路と第２導電型のトランジスタから成る第４トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続されており、
前記第２トランジスタ回路の入力端には第１入力電圧が与えられ、前記第４トランジスタ回路の入力端には第２入力電圧が与えられ、
前記第１トランジスタ回路の入力端が前記第３，第４トランジスタ回路の出力端に接続され、前記第３トランジスタ回路の入力端が前記第１，第２トランジスタ回路の出力端に接続されており、
第１固定電源側の２つのトランジスタ回路及び第２固定電源側の２つのトランジスタ回路の少なくとも一方側の２つのトランジスタ回路はダブルゲートトランジスタから成り、
一方の電源側の２つのトランジスタ回路が動作状態のとき、他方の電源側の２つのトランジスタ回路の前記ダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を有する
レベルシフタ回路。
（２）第１固定電源−第３固定電源間の電圧及び第３固定電源−第２固定電源間の電圧は、前記第１乃至第４トランジスタ回路を構成する各トランジスタのソース−ドレイン耐圧の範囲内の電圧である
前記（１）に記載のレベルシフタ回路。
（３）第１入力電圧と第２入力電圧とは互いに逆相の電圧である
前記（１）または前記（２）に記載のレベルシフタ回路。
（４）第３固定電源の電圧は、第１固定電源及び第２固定電源の各電圧の間の値である
前記（１）から前記（３）のいずれかに記載のレベルシフタ回路。
（５）第３固定電源の電圧は、第１固定電源及び第２固定電源の各電圧の平均値である
前記（４）に記載のレベルシフタ回路。
（６）前記スイッチ素子は、前記他方の電源側の２つのトランジスタ回路を構成するトランジスタと同導電型のトランジスタである
前記（１）から前記（５）のいずれかに記載のレベルシフタ回路。
（７）前記スイッチ素子は、第１入力電圧または第２入力電圧をゲート入力とする
前記（１）から前記（６）のいずれかに記載のレベルシフタ回路。
（８）前記第３，第４トランジスタ回路の共通接続ノードには最終段のインバータ回路が接続されている
前記（１）から前記（７）のいずれかに記載のレベルシフタ回路。
（９）第１固定電源は正側電源、第２固定電源は負側電源であり、
第１導電型のトランジスタはＰチャネル型のトランジスタ、第２導電型のトランジスタはＮチャネル型のトランジスタである
前記（１）から前記（８）のいずれかに記載のレベルシフタ回路。
（１０）第１固定電源の電圧は、第１，第２入力電圧の高電圧側の電圧よりも高く、
第２固定電源の電圧は、第１，第２入力電圧の低電圧側の電圧以下である
前記（９）に記載のレベルシフタ回路。
（１１）第１固定電源の電圧は、前記最終段のインバータ回路の正側電源の電圧よりも高く、
第２固定電源の電圧は、前記最終段のインバータ回路の負側電源の電圧と等しい
前記（９）に記載のレベルシフタ回路。
（１２）第１固定電源は負側電源、第２固定電源は正側電源であり、
第１導電型のトランジスタはＮチャネル型のトランジスタ、第２導電型のトランジスタはＰチャネル型のトランジスタである
前記（１）から前記（８）のいずれかに記載のレベルシフタ回路。
（１３）第１固定電源の電圧は、第１，第２入力電圧の低電圧側の電圧よりも低く、
第２固定電源の電圧は、第１，第２入力電圧の高電圧側の電圧以上である
前記（１２）に記載のレベルシフタ回路。
（１４）第１固定電源の電圧は、前記最終段のインバータ回路の負側電源の電圧よりも低く、
第２固定電源の電圧は、前記最終段のインバータ回路の正側電源の電圧と等しい
前記（１２）に記載のレベルシフタ回路。
（１５）最終段にインバータ回路を、当該インバータ回路の前段にレベルシフタ回路を有し、
前記レベルシフタ回路は、
第１導電型のトランジスタから成る第１トランジスタ回路と第２導電型のトランジスタから成る第２トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続され、第１導電型のトランジスタから成る第３トランジスタ回路と第２導電型のトランジスタから成る第４トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続されており、
前記第２トランジスタ回路の入力端には第１入力電圧が与えられ、前記第４トランジスタ回路の入力端には第２入力電圧が与えられ、
前記第１トランジスタ回路の入力端が前記第３，第４トランジスタ回路の出力端に接続され、前記第３トランジスタ回路の入力端が前記第１，第２トランジスタ回路の出力端に接続されており、
第１固定電源側の２つのトランジスタ回路及び第２固定電源側の２つのトランジスタ回路の少なくとも一方側の２つのトランジスタ回路はダブルゲートトランジスタから成り、
一方の電源側の２つのトランジスタ回路が動作状態のとき、他方の電源側の２つのトランジスタ回路の前記ダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を有する
走査回路。
（１６）電気光学素子を含む画素が行列状に配置されて成る画素アレイ部と、
最終段にインバータ回路を、当該インバータ回路の前段にレベルシフタ回路を有し、前記画素アレイ部の各画素を走査する走査回路と
を備え、
前記レベルシフタ回路は、
第１導電型のトランジスタから成る第１トランジスタ回路と第２導電型のトランジスタから成る第２トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続され、第１導電型のトランジスタから成る第３トランジスタ回路と第２導電型のトランジスタから成る第４トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続されており、
前記第２トランジスタ回路の入力端には第１入力電圧が与えられ、前記第４トランジスタ回路の入力端には第２入力電圧が与えられ、
前記第１トランジスタ回路の入力端が前記第３，第４トランジスタ回路の出力端に接続され、前記第３トランジスタ回路の入力端が前記第１，第２トランジスタ回路の出力端に接続されており、
第１固定電源側の２つのトランジスタ回路及び第２固定電源側の２つのトランジスタ回路の少なくとも一方側の２つのトランジスタ回路はダブルゲートトランジスタから成り、
一方の電源側の２つのトランジスタ回路が動作状態のとき、他方の電源側の２つのトランジスタ回路の前記ダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を有する
表示装置。
（１７）電気光学素子を含む画素が行列状に配置されて成る画素アレイ部と、
最終段にインバータ回路を、当該インバータ回路の前段にレベルシフタ回路を有し、前記画素アレイ部の各画素を走査する走査回路と
を備え、
前記レベルシフタ回路は、
第１導電型のトランジスタから成る第１トランジスタ回路と第２導電型のトランジスタから成る第２トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続され、第１導電型のトランジスタから成る第３トランジスタ回路と第２導電型のトランジスタから成る第４トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続されており、
前記第２トランジスタ回路の入力端には第１入力電圧が与えられ、前記第４トランジスタ回路の入力端には第２入力電圧が与えられ、
前記第１トランジスタ回路の入力端が前記第３，第４トランジスタ回路の出力端に接続され、前記第３トランジスタ回路の入力端が前記第１，第２トランジスタ回路の出力端に接続されており、
第１固定電源側の２つのトランジスタ回路及び第２固定電源側の２つのトランジスタ回路の少なくとも一方側の２つのトランジスタ回路はダブルゲートトランジスタから成り、
一方の電源側の２つのトランジスタ回路が動作状態のとき、他方の電源側の２つのトランジスタ回路の前記ダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を有する
表示装置を有する電子機器。