【手続補正書】
【提出日】平成26年6月6日(2014.6.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリに対してアクセスを行うメモリコントローラに対して前記メモリへのアクセス要求を行う処理装置であって、
アクセスを要求する前記メモリ上のアドレスである第１のアドレスを取得し、かつ当該第１のアドレスに対するアクセスに続けてアクセスを要求する前記メモリ上のアドレスである第２のアドレスを取得する取得手段と、
前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間に、前記メモリのプリチャージ動作が必要であるか否かを判定する判定手段と、
前記第１のアドレスを前記メモリコントローラへと送信する第１の送信手段と、
前記判定手段が前記プリチャージ動作は必要ないと判定した場合には前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われないようにするための命令を、前記判定手段が前記プリチャージ動作が必要であると判定した場合には前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるようにするための命令を、前記メモリコントローラに対して要求するバーストアクセスの種類を示す信号を用いて前記メモリコントローラへと送信する第２の送信手段と、を備え、
前記メモリコントローラは、
前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われないようにするための命令を取得した場合には前記メモリの前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われず、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるようにするための命令を取得した場合には前記メモリの前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるように制御する
ことを特徴とする、処理装置。
【請求項２】
前記第１のアドレスは、ラップ式バーストにおいてラップが行われる、前記メモリ中のアドレス境界によって区切られたそれぞれのアドレス空間の先頭アドレスであり、
前記第２の送信手段は、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるようにするための命令として、前記メモリコントローラに対してインクリメント式バーストとラップ式バーストとのうち一方を要求する信号を送信し、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われないようにするための命令として、前記メモリコントローラに対してインクリメント式バーストとラップ式バーストとのうち他方を要求する信号を送信することを特徴とする、請求項１に記載の処理装置。
【請求項３】
前記メモリコントローラは、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が必要か否かを予測する予測手段を備え、
前記第１のアドレスが、ラップ式バーストにおいてラップが行われる、前記メモリ中のアドレス境界によって区切られたそれぞれのアドレス空間の先頭アドレスである場合、前記第２の送信手段は、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるようにするための命令として、前記メモリコントローラに対してインクリメント式バーストとラップ式バーストとのうち一方を要求する信号を送信し、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われないようにするための命令として、前記メモリコントローラに対してインクリメント式バーストとラップ式バーストとのうち他方を要求する信号を送信し、
前記第１のアドレスが、ラップ式バーストにおいてラップが行われる、前記メモリ中のアドレス境界によって区切られたそれぞれのアドレス空間の先頭アドレスではない場合、前記第２の送信手段は、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるようにするか否かの命令を送信せず、
前記メモリコントローラは、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるようにするか否かの命令を取得しない場合、前記予測手段による予測に従って、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作を行うか否かを判定する
ことを特徴とする、請求項１に記載の処理装置。
【請求項４】
前記第２の送信手段は、
前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われないようにするための命令として、オートプリチャージを実行しないことを指定する命令を、前記バーストアクセスの種類を示す信号を用いて前記メモリコントローラへと送信し、
前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるようにするための命令として、オートプリチャージの実行を指定する命令を、前記バーストアクセスの種類を示す信号を用いて前記メモリコントローラへと送信することを特徴とする、請求項１に記載の処理装置。
【請求項５】
メモリに対してアクセスを行うメモリコントローラに対して前記メモリへのアクセス要求を行う処理装置であって、
アクセスを要求する前記メモリ上のアドレスである第１のアドレスを取得し、かつ当該第１のアドレスへのアクセスに続けてアクセスを要求する前記メモリ上のアドレスである第２のアドレスを取得する取得手段と、
前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間に、前記メモリのプリチャージ動作が必要であるか否かを判定する判定手段と、
前記第１のアドレスを前記メモリコントローラへと送信する第１の送信手段と、
前記判定手段が前記プリチャージ動作は必要ないと判定した場合には前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われないようにするための命令を、前記判定手段が前記プリチャージ動作が必要であると判定した場合には前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるようにするための命令を、前記処理装置と前記メモリコントローラとを接続するバスに対する排他アクセスを前記処理装置が要求しているか否かを示す信号を用いて前記メモリコントローラへと送信する第２の送信手段と、を備え、
前記メモリコントローラは、
前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われないようにするための命令を取得した場合には前記メモリの前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われず、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるようにするための命令を取得した場合には前記メモリの前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるように制御する
ことを特徴とする、処理装置。
【請求項６】
前記第２の送信手段は、
前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われないようにするための命令として、オートプリチャージを実行しないことを指定する命令を、前記排他アクセスを要求しているか否かを示す信号を用いて前記メモリコントローラへと送信し、
前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるようにするための命令として、オートプリチャージの実行を指定する命令を、前記排他アクセスを要求しているか否かを示す信号を用いて前記メモリコントローラへと送信することを特徴とする、請求項５に記載の処理装置。
【請求項７】
前記判定手段は、前記メモリの前記第２のアドレスが前記第１のアドレスと同一ページに位置する場合に、前記プリチャージ動作が必要ではないと判定し、前記メモリにおいて前記第２のアドレスが前記第１のアドレスと異なるページに位置する場合に、前記プリチャージ動作が必要であると判定することを特徴とする、請求項１乃至６の何れか１項に記載の処理装置。
【請求項８】
メモリに対してアクセスを行うメモリコントローラに対して前記メモリへのアクセス要求を行う処理装置が行う情報処理方法であって、
前記処理装置の取得手段が、アクセスを要求する前記メモリ上のアドレスである第１のアドレスを取得し、かつ当該第１のアドレスに対するアクセスに続けてアクセスを要求する前記メモリ上のアドレスである第２のアドレスを取得する取得工程と、
前記処理装置の判定手段が、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間に、前記メモリのプリチャージ動作が必要であるか否かを判定する判定工程と、
前記処理装置の第１の送信手段が、前記第１のアドレスを前記メモリコントローラへと送信し、前記処理装置の第２の送信手段が、前記判定工程で前記プリチャージ動作は必要ないと判定した場合には前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われないようにするための命令を、前記判定工程で前記プリチャージ動作が必要であると判定した場合には前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるようにするための命令を、前記メモリコントローラに対して要求するバーストアクセスの種類を示す信号を用いて前記メモリコントローラへと送信する送信工程と、を含み、
前記メモリコントローラは、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われないようにするための命令を取得した場合には前記メモリの前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われず、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるようにするための命令を取得した場合には前記メモリの前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるように制御することを特徴とする、情報処理方法。
【請求項９】
メモリに対してアクセスを行うメモリコントローラに対して前記メモリへのアクセス要求を行う処理装置が行う情報処理方法であって、
前記処理装置の取得手段が、アクセスを要求する前記メモリ上のアドレスである第１のアドレスを取得し、かつ当該第１のアドレスに対するアクセスに続けてアクセスを要求する前記メモリ上のアドレスである第２のアドレスを取得する取得工程と、
前記処理装置の判定手段が、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間に、前記メモリにおいてプリチャージ動作が必要であるか否かを判定する判定工程と、
前記処理装置の第１の送信手段が、前記第１のアドレスを前記メモリコントローラへと送信し、前記処理装置の第２の送信手段が、前記判定工程で前記プリチャージ動作は必要ないと判定した場合には前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われないようにするための命令を、前記判定工程で前記プリチャージ動作が必要であると判定した場合には前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるようにするための命令を、前記処理装置と前記メモリコントローラとを接続するバスに対する排他アクセスを前記処理装置が要求しているか否かを示す信号を用いて前記メモリコントローラへと送信する送信工程と、を含み、
前記メモリコントローラは、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われないようにするための命令を取得した場合には前記メモリの前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われず、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるようにするための命令を受信した場合には前記メモリの前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるように制御することを特徴とする、情報処理方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】処理装置及び情報処理方法
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
【特許文献１】特開２００４−２９５３２２号公報
【特許文献２】特開平５−２１０５６９号公報
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の目的を達成するために、例えば、本発明の処理装置は以下の構成を備える。すなわち、
メモリに対してアクセスを行うメモリコントローラに対して前記メモリへのアクセス要求を行う処理装置であって、
アクセスを要求する前記メモリ上のアドレスである第１のアドレスを取得し、かつ当該第１のアドレスに対するアクセスに続けてアクセスを要求する前記メモリ上のアドレスである第２のアドレスを取得する取得手段と、
前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間に、前記メモリのプリチャージ動作が必要であるか否かを判定する判定手段と、
前記第１のアドレスを前記メモリコントローラへと送信する第１の送信手段と、
前記判定手段が前記プリチャージ動作は必要ないと判定した場合には前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われないようにするための命令を、前記判定手段が前記プリチャージ動作が必要であると判定した場合には前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるようにするための命令を、前記メモリコントローラに対して要求するバーストアクセスの種類を示す信号を用いて前記メモリコントローラへと送信する第２の送信手段と、を備え、
前記メモリコントローラは、
前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われないようにするための命令を取得した場合には前記メモリの前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われず、前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるようにするための命令を取得した場合には前記メモリの前記第１のアドレスに対するアクセスから前記第２のアドレスに対するアクセスまでの間にプリチャージ動作が行われるように制御する
ことを特徴とする。