(57)【要約】【課題】半導体チップの終端領域のアバランシェ耐量が高い電力用半導体装置を提供する。【解決手段】本発明の実施形態の電力用半導体装置は、第１導電形の第１の半導体層１、第１の電極６、第２の電極９、第２導電形の第２の半導体層２、第２導電形の複数のガードリング層３、及び第１導電形の第３の半導体層４Ｃを備える。第２の半導体層２は、第１の半導体層１と第１の電極６との間に設けられ。複数の矩形の環状構造のガードリング層３は、第１の半導体層１の第１の表面に、第２の半導体層２とは離間し第１の電極６を取り囲むように設けられる。複数のガードリング層３の各層は、４つの辺部３Ｂと円弧状の４つのコーナー部３Ｃとを有する。第３の半導体層４Ｃは、複数のガードリング層３のうちの第１のガードリング層のコーナー部３Ｃと、第１の電極６側で離間して隣り合う第２のガードリング層のコーナー部３Ｃと、の間に設けられる。【選択図】図２
2013069784.tif 000002
【特許請求の範囲】
【請求項１】
第１の表面と前記第１の表面とは反対側の第２の表面とを有する第１導電形の第１の半導体層と、
前記第１の表面上に設けられた第１の電極と、
前記第２の表面上に設けられた第２の電極と、
前記第１の電極と電気的に接続され、前記第１の半導体層と前記第１の電極との間に設けられた第２導電形の第２の半導体層と、
前記第１の半導体層の前記第１の表面に、前記第２の半導体層とは離間し、前記第１の電極を取り囲むように設けられた、第２導電形の半導体からなる複数の環状構造のガードリング層と、
前記複数のガードリング層の各層の上に沿って環状に設けられ、前記複数のガードリング層の前記各層と電気的に接続された、互いに離間する複数のフィールドプレート電極と、
を備え、
前記複数の環状構造のガードリング層の前記各層は、矩形の４つの辺に相当する４つの辺部と矩形の４つの角に相当する円弧状の４つのコーナー部とを有し、
前記複数のガードリング層のうちの第１のガードリング層のコーナー部と、前記第１のガードリング層の前記コーナー部に前記第１の電極側で離間して隣り合う第２のガードリング層のコーナー部と、の間であって、前記第１の半導体層の前記第１の表面に設けられ前記第１の半導体層の第１導電形不純物の不純物濃度よりも高い第１導電形不純物の不純物濃度を有する第１導電形の第３の半導体層をさらに備えたことを特徴とする電力用半導体装置。
【請求項２】
前記第１のガードリング層の辺部と、前記第１のガードリング層の前記辺部に前記第１の電極側で離間して隣り合う前記第２のガードリング層の辺部と、の間であって、前記第１の半導体層の前記第１の表面に設けられ、前記第３の半導体層よりも第１導電形不純物の不純物量が少ない第１導電形の第４の半導体層をさらに備えたことを特徴とする請求項１記載の電力用半導体装置。
【請求項３】
前記第４の半導体層の第１導電形不純物の不純物濃度は、前記第３の半導体層の第１導電形不純物の不純物濃度より低いことを特徴とする請求項２記載の電力用半導体装置。
【請求項４】
前記第４の半導体層の前記第１のガードリング層の前記辺部から前記第２のガードリング層の前記辺部に向かう方向における幅は、前記第３の半導体層の前記第１のガードリング層の前記コーナー部から前記第２のガードリング層の前記コーナー部に向かう方向における幅よりも狭いことを特徴とする請求項２記載の電力用半導体装置。
【請求項５】
前記第１のガードリング層は、前記複数のガードリング層のなかで前記第１の電極から最も離れたガードリング層であることを特徴とする請求項１〜４のいずれか１つに記載の電力用半導体装置。
【請求項６】
前記第１の半導体層と前記第２の半導体層との接合部に逆バイアスがかかるように前記第１の電極と前記第２の電極との間に電圧が印加された時、前記複数のガードリング層の前記第１の半導体層の前記第２の表面側の先端において、前記第１のガードリング層の前記辺部の電界強度が、前記複数のガードリング層の辺部の中で最も高いことを特徴とする請求項１〜４のいずれか１つに記載の電力用半導体装置。
【請求項７】
前記第３の半導体層は、前記第１のガードリング層の前記コーナー部及び前記第２のガードリング層の前記コーナー部とは離間していることを特徴とする請求項１〜６のいずれか１つに記載の電力用半導体装置。
【請求項８】
前記第３の半導体層は、前記複数のガードリング層の前記コーナー部よりも、前記第１の半導体層の前記第２の表面側に延伸していることを特徴とする請求項１〜７のいずれか１つに記載の電力用半導体装置。
【請求項９】
前記第３の半導体層は、前記第１の半導体層の前記第１の表面において、前記複数のガードリング層のなかで前記第１の電極から最も離れたガードリング層のコーナー部よりもさらに前記第１の電極から離れた地点から、前記第２の半導体層に接続するように延伸して設けられていることを特徴とする請求項１記載の電力用半導体装置。
【請求項１０】
前記第３の半導体層は、前記複数のガードリング層のコーナー部よりも、前記第１の半導体層の前記第２の表面側に延伸していることを特徴とする請求項９記載の電力用半導体装置。
【請求項１１】
前記第３の半導体層は、前記複数のガードリング層の前記コーナー部により複数に分割されていることを特徴とする請求項９記載の電力用半導体装置。
【請求項１２】
前記第１の半導体層の前記第１の表面において、前記複数のガードリング層のなかで前記第１の電極から最も離れた前記ガードリング層の辺部よりもさらに前記第１の電極から離れた地点から、前記第２の半導体層に接続するように延伸する、第１導電形の第４の半導体層がさらに設けられ、前記第４の半導体層の第１導電形不純物の不純濃度は、前記第３の半導体層の第１導電形不純物の前記不純物濃度よりも低く、前記第１の半導体層の第１導電形不純物の前記不純物濃度よりも高いことを特徴とする請求項９記載の電力用半導体装置。
【請求項１３】
前記第３の半導体層及び前記第４の半導体層は、前記複数のガードリング層よりも前記第１の半導体層の前記第２の表面側に延伸していることを特徴とする請求項１２記載の電力用半導体装置。
【請求項１４】
前記第３の半導体層は、前記複数のガードリング層の前記コーナー部により複数に分割され、
前記第４の半導体層は、前記複数のガードリング層の前記辺部により複数に分割されていることを特徴とする請求項１２記載の電力用半導体装置。
【請求項１５】
前記第１の電極と前記第２の電極との間に電流が流れることを特徴とする請求項１〜１４のいずれか１つに記載の電力用半導体装置。
【請求項１６】
前記第２の半導体層をアノード層とし、前記第１の半導体層をカソード層とする、ダイオードを有することを特徴とする請求項１５記載の電力用半導体装置。
【請求項１７】
前記第２の半導体層に選択的に形成され前記第１の電極に電気的に接続された第１導電形の第５の半導体層と、
前記第１の半導体層と前記第３の半導体層との間の前記第２の半導体層上に、ゲート絶縁膜を介して設けられたゲート電極と、
をさらに備え、
前記第１の電極と、前記第２の電極と、前記ゲート電極と、により構成されるＭＯＳＦＥＴを有することを特徴とする請求項１５記載の電力用半導体装置。
【請求項１８】
前記第２の電極と前記第１の半導体層との間に、第２導電形の半導体層をさらに備え、
前記ＭＯＳＦＥＴは、ＩＧＢＴとして機能することを特徴とする請求項１７記載の電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電力用半導体装置に関する。
【背景技術】
【０００２】
大電流及び高耐圧向けの電力用半導体装置は、半導体素子の縦方向に電流を流す素子領域と、その素子領域を取り囲む終端領域を備える半導体チップを有する。終端領域では、高耐圧を達成するために、半導体チップの素子領域から外周端に向かって空乏層が伸びやすくなるような工夫がなされる。終端領域に印加される電圧が耐圧を超えると、アバランシェ降伏が発生する。このアバランシェ降伏により発生した電子及び正孔による電流が、半導体チップの電極を通じて放出される。このアバランシェ降伏による電流により発生した熱により半導体チップが破壊に至る。このときの耐量がアバランシェ耐量である。半導体チップは、矩形の形状を有し、辺部とコーナー部を有する。アバランシェ降伏が半導体チップの終端領域の辺部で発生した場合は、電流は電極の辺部に向かって均一に流れる。しかしながら、アバランシェ降伏が半導体チップの終端領域のコーナー部で発生した場合は、電流は電極のコーナー部に向かって集中的に流れる。このため、アバランシェ降伏が半導体チップの終端領域のコーナー部で発生した方が、辺部で発生するよりも、電流集中による発熱により、半導体チップが破壊されやすい。すなわち、半導体チップの終端領域のコーナー部は、辺部よりもアバランシェ耐量が低い。アバランシェ降伏が終端領域のコーナー部で発生すると、電力用半導体装置のアバランシェ耐量は低くなってしまう。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２２７２３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体チップの終端領域のアバランシェ耐量が高い電力用半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態の電力用半導体装置は、第１導電形の第１の半導体層、第１の電極、第２の電極、第２導電形の第２の半導体層、第２導電形の複数のガードリング層、複数のフィールドプレート電極、及び第１導電形の第３の半導体層を備える。第１の半導体層は、第１の表面と、第１の表面とは反対側の第２の表面と、を有する。第１の電極は、第１の半導体層の第１の表面に設けられる。第２の電極は、第１の半導体層の第２の表面に設けられる。第２の半導体層は、第１の半導体層と第１の電極との間に設けられ、第１の電極と電気的に接続される。複数のガードリング層は、第１の半導体層の第１の表面に、第２の半導体層とは離間し第１の電極を取り囲むように設けられ、環状構造を有する。複数のフィールドプレート電極は、それぞれ互いに離間し、複数のガードリング層の各層の上に沿って環状に設けられ、複数のガードリング層の各層と電気的に接続される。複数の環状構造のガードリング層の各層は、矩形の４つの辺に相当する４つの辺部と矩形の４つの角に相当する円弧状の４つのコーナー部とを有する。第３の半導体層は、複数のガードリング層のうちの第１のガードリング層のコーナー部と、第１のガードリング層のコーナー部に第１の電極側で離間して隣り合う第２のガードリング層のコーナー部と、の間であって、第１の半導体層の第１の表面に設けられ、第１の半導体層の第１導電形不純物の不純物濃度よりも高い第１導電形不純物の不純物濃度を有する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る電力用半導体装置の要部模式平面図。
【図２】第１の実施形態に係る電力用半導体装置の図１のＢ−Ｂ線における断面図、Ｃ−Ｃ線における断面図、及び各断面における電界強度プロファイル。
【図３】第２の実施形態に係る電力用半導体装置の、図２に相当する断面図、及び各断面における電界強度プロファイル。
【図４】第３の実施形態に係る電力用半導体装置の、図２に相当する断面図、及び各断面における電界強度プロファイル。
【図５】第４の実施形態に係る電力用半導体装置の、図２に相当する断面図、及び各断面における電界強度プロファイル。
【図６】第５の実施形態に係る電力用半導体装置の、図２に相当する断面図、及び各断面における電界強度プロファイル。
【図７】第６の実施形態に係る電力用半導体装置の、図２に相当する断面図、及び各断面における電界強度プロファイル。
【図８】第７の実施形態に係る電力用半導体装置の、図２に相当する断面図、及び各断面における電界強度プロファイル。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態について図を参照しながら説明する。実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。第１導電形をｎ形で、第２導電形をｐ形で説明するが、それぞれこの逆の導電形とすることも可能である。半導体としては、シリコンを一例に説明するが、炭化シリコン（ＳｉＣ）や窒化ガリウム（ＧａＮ）などの化合物半導体にも適用可能である。絶縁膜としては、酸化シリコンを一例に説明するが、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＮＯ）、アルミナ（Ａｌ２Ｏ３）などの他の絶縁体を用いることも可能である。ｎ形の導電形をｎ＋、ｎ、ｎ−で表記した場合は、この順にｎ形不純物濃度が低いものとする。ｐ形においても同様に、ｐ＋、ｐ、ｐ−の順にｐ形不純物濃度が低いものとする。
【０００８】
（第１の実施形態）
図１及び図２を用いて、第１の実施形態に係る電力用半導体装置について説明する。図１は、第１の実施形態に係る電力用半導体装置１００の要部である半導体チップを模式的に示した平面図である。図２は、図１のＢ−Ｂ線における断面図（上段図）、同Ｃ−Ｃ線における断面図（中断図）、及び両断面における電界強度プロファイル（下段図）である。電界強度プロファイルは、各断面において、破線で示したガードリング層３Ｂ、３Ｃの底部における深さにおいて、図中水平方向に沿った電界強度の変化を示す。
【０００９】
図１の平面図に示したように、本実施形態に係る電力用半導体装置１００は、半導体素子が形成され積層方向（縦方向）に電流が流れる素子領域と、素子領域を水平面内で取り囲む終端領域とを有する半導体チップにより構成される。半導体チップは矩形であり、４つの辺部と、辺部と辺部とをつなぐ４つのコーナー部を有する。図２の上段の図は、半導体チップの辺部のＢ−Ｂ線における断面を示す。図２の中段の図は、半導体チップのコーナー部のＣ−Ｃ線における断面を示す。図２の下段の図は、上述したとおり、これら両断面図における電界強度のプロファイルを示す。本実施形態に係る電力用半導体装置１００は、一例として素子領域にＭＯＳＦＥＴの半導体素子が形成された半導体チップを例に説明される。なお、これに限定されることなく、以後の実施形態を含め発明の実施形態は、素子領域がダイオード、又はＩＧＢＴなどの他の電力用半導体素子が形成される場合にも適用可能である。
【００１０】
本実施形態に係る電力用半導体装置１００は、ｎ形ベース層１（第１導電形の第１の半導体層）、ｐ形ベース層２（第２導電形の第２の半導体層）、ｐ＋形ガードリング層３（第２導電形のガードリング層）、コーナー部のｎ＋＋形半導体層４Ｃ、層間絶縁膜５、ソース電極６（第１の電極）、フィールドプレート電極７、パッシベーション膜８、ドレイン電極９（第２の電極）、及び図示しないゲート電極を備える。ｎ形ベース層１、ｐ形ベース層２、ｐ＋形ガードリング層３、及びコーナー部ｎ＋＋形半導体層４Ｃは、一例として、シリコンからなる半導体層である。以後の他の半導体層に関しても同様である。
【００１１】
ｎ形ベース層１は、第１の表面と、これとは反対側に第２の表面を有する。ｐ形ベース層２は、ｎ形ベース層１の第１の表面に選択的に形成される。本実施形態では、ＭＯＳＦＥＴを例に説明するので、ｐ形ベース層は、複数形成される。ｎ形ベース層１の第１の表面でｐ形ベース２が形成される領域は、後述するように積層方向（縦方向）に電流が流れる素子領域となる。
【００１２】
複数のｐ形ベース層２のうち、最もチップの外周端側のｐ形ベース層２に、素子領域と終端領域の境界が存在する。終端領域は、ｎ形ベース層１の第１の表面において、素子領域の外側を占める。すなわち、終端領域は、ｎ形ベース層１に平行な水平面内において、素子領域を取り囲む。終端領域は、後述するように、ＭＯＳＦＥＴがオン状態の時の動作電流は流れず、オフ状態の時に、最もチップの外周端側のｐ形ベース層２の外周端からチップの外周端に向かって空乏層が広がる領域である。
【００１３】
ｐ＋形ガードリング層３は、ｎ形ベース層１の第１の表面において、最もチップの外周端側のｐ形ベース層２の外周端からチップの外周端の間の領域（すなわち終端領域）に、設けられる。ｐ＋形ガードリング層３は、ｐ形ベース層２全体を取り囲む環状構造である。ｐ＋形ガードリング層３は、図１に示したように、平面図において矩形の環状構造を有し、４つの辺部３Ｂと、４つのコーナー部３Ｃを有する。ｐ＋形ガードリング層３の辺部３Ｂは、チップ外周端に沿って直線状にｎ形ベース層１の第１の表面を延伸する。ｐ＋形ガードリング層のコーナー部３Ｃは、ｎ形ベース層１の第１の表面において円弧状の構造を有し、チップの４隅において直交する２つの辺部３Ｃのそれぞれの一端を接続する。このような形状のｐ＋形ガードリング層３が、３つ設けられ、これらは互いに離間している。また、最もｐ形ベース層２側のｐ＋形ガードリング層３は、最もチップの外周端側のｐ形ベース層２の外周端と離間する。ｐ＋形ガードリング層３のｐ形不純物の不純物濃度は、ｐ形ベース層２のｐ形不純物の不純物濃度よりも高い。
【００１４】
コーナー部のｎ＋＋形半導体層４Ｃは、複数（本実施形態の場合は３つ）のｐ＋形ガードリング層３のうちの、ソース電極６（又はｐ形ベース層２）からチップの外終端に向かって最も離れた（最も外側の）ｐ＋形ガードリング層３（第１のガードリング層）のコーナー部３Ｃと、このｐ＋形ガードリング層３のコーナー部３Ｃにソース電極６側で離間して隣り合うガードリング層３（第２のガードリング層）のコーナー部３Ｃと、の間であって、ｎ形ベース層１の第１の表面に設けられる。このコーナー部のｎ＋＋形半導体層４Ｃは、ｎ形ベース層１のｎ形不純物の不純物濃度よりも高いｎ形不純物の不純物濃度を有する。
【００１５】
層間絶縁膜５が、ｎ形ベース層１の第１の表面上、複数のｐ形ベース層２上、及びｐ＋形ガードリング層３上を、覆うように設けられる。層間絶縁膜５は、絶縁体であり、例えば酸化シリコンであるが、窒化シリコン、酸窒化シリコンなどの他の絶縁体とすることも可能である。
【００１６】
ソース電極６が、複数のｐ形ベース層２上にそれぞれ設けられた層間絶縁膜５の開口を介して、複数のｐ形ベース層上に電気的に接続するように設けられる。複数のフィールドプレート電極７のそれぞれは、複数のｐ＋形ガードリング層３の各層の上に沿って環状に設けられ、複数のｐ＋形ガードリング層３のそれぞれの層の上に設けられた層間絶縁膜５の開口部を介して、それぞれのｐ＋形ガードリング層３と電気的に接続される。複数のフィールドプレート電極７のそれぞれは、互いに離間し絶縁される。ドレイン電極９は、ｎ形ベース層１の第２の表面上に電気的に接続するように設けられる。ソース電極６、フィールドプレート電極７、及びドレイン電極９は、例えば、銅又はアルミニウムなどの金属とすることができるが、他の金属とすることも可能である。
【００１７】
パッシベーション膜８は、素子領域の終端領域と隣接する部分から終端領域全体において、ソース電極６、フィールドプレート電極７、及び層間絶縁膜５を覆うように設けられる。パッシベーション膜８は、ソース電極３上に開口を有し、この開口部を介して、ソース電極３は、チップ外のソース端子まで引き出される（詳細は図示せず）。パッシベーション膜８は、絶縁体であり、例えば、酸化シリコンが用いられるが、窒化シリコン、酸窒化シリコン、又は、ポリイミド等の絶縁体とすることも可能である。
【００１８】
素子領域には、ＭＯＳＦＥＴである半導体素子が形成されている。図示しないｎ形のソース層が、複数のｐ形ベース層２のそれぞれに選択的に形成される。ゲート電極が、ｎ形ソース層とｎ形ベース層１との間のｐ形ベース層２上にゲート絶縁膜を介して設けられる（図示せず）。ＭＯＳＦＥＴは、上記ゲート電極、ソース電極６、ドレイン電極９、ｎ形ソース層、ｐ形ベース層２、及びｎ形ベース層１を有する。このゲート電極によって、ソース電極６とドレイン電極９との間に流れる電流が制御される。
【００１９】
本実施形態では、素子領域に形成される半導体素子がＭＯＳＦＥＴの場合を例に説明するが、第１の電極と第２の電極との間に電流が流れる半導体素子であれば、素子領域にダイオード又はＩＧＢＴなどの他の半導体素子が形成されることも可能である。
【００２０】
素子領域にダイオードが形成される場合は、ｐ形ベース層２はアノード層として機能し、素子領域には、必ずしも複数のアノード層が形成される必要はない。また、ｎ形ベース層１は、カソード層として機能する。ソース電極（第１の電極）６は、アノード電極であり、ドレイン電極（第２の電極）９は、カソード電極である。
【００２１】
素子領域にＩＧＢＴが形成される場合は、上記ＭＯＳＦＥＴが形成される場合において、ｎ形ベース層１とドレイン電極９との間に、さらにｐ形コレクタ層が設けられる。ドレイン電極９は、コレクタ電極であり、ソース電極６は、エミッタ電極である。
【００２２】
次に本実施形態に係る電力用半導体装置１００の動作上の特徴を説明する。素子領域がオン状態の時は、ドレイン電極９からソース電極６へ電流が流れる。すなわち素子領域に動作電流が流れる。素子領域がオフ状態の時は、ｐ形ベース層２とｎ形ソース層１との接合部は、ソース電極６及びドレイン電極９を介して逆バイアスが印加された状態である。このとき、空乏層が、最もチップの外周端側のｐ形ベース層２の外周端（図２中のｐ形ベース層の左側端部）から、チップの外周端に向かってｎ形ベース層１の第１の表面に沿って広がる。
【００２３】
図２の下段の図は、ソース電極６とドレイン電極９との間に逆バイアスの電圧が印加されて、ｐ＋形ガードリング層３のうち、空乏層が第１の電極から最も離れたｐ＋形ガードリング層３よりもさらにチップの外周端側へ広がっているときの電界強度のプロファイルを示す。同図中には、ｐ＋形ガードリング層３の辺部３Ｂの断面（Ｂ−Ｂ線の断面）における電界強度のプロファイルと、ｐ＋形ガードリング層３のコーナー部３Ｃの断面（Ｃ−Ｃ線の断面）における電界強度のプロファイルが示される。それぞれの電界強度のプロファイルは、図中に示した破線に沿った、すなわち、複数のｐ＋形ガードリング層３においてｎ形ベース層の第２の表面側の先端の位置（複数のｐ＋形ガードリング層３の底部）における水平方向に沿ったプロファイルである。
【００２４】
図２に示したとおり、各ｐ＋形ガードリング層３の外周端部において、電界強度は極大値をとる。ｐ＋形ガードリング層３の辺部３Ｂの断面では、最もソース電極から離れたｐ＋形ガードリング層３の辺部３Ｂで、他のｐ＋形ガードリング層３の辺部３Ｂよりも電界強度の極大値が大きい。
【００２５】
本実施形態では、最もソース電極から離れたｐ＋形ガードリング層３の辺部３Ｂにおける電界強度の極大値が、他のｐ＋形ガードリング層３の辺部３Ｂにおける電界強度の極大値よりも大きくなるように設計されている。例えば、各ｐ＋形ガードリング層３の間隔を長くとるほど、チップの外側のｐ＋形ガードリング層３における電界強度が内側のｐ＋形ガードリング層における電界強度よりも小さくなっていく。終端領域の耐圧をどのように設計するかによって、どのｐ＋形ガードリング層３で電界強度の極大値が最大になるかが決まる。本実施形態では、最もソース電極から離れた（最も外側の）ｐ＋形ガードリング層３の辺部３Ｂにおいて電界強度の極大値が最大になっているが、これはあくまでも一例である。なお、ｐ＋形ガードリング層３の辺部３Ｂにおいて電界強度の極大値が最大になっているｐ＋形ガードリング層３を、第１のガードリング層と称することとする。この第１のガードリング層とソース電極６側で隣り合うｐ＋形ガードリング層を、第２のガードリング層と称することとする。
【００２６】
これに対して、ｐ＋形ガードリング層３のコーナー部３Ｃの断面においては、最も外側のｐ＋形ガードリング層３のコーナー部３Ｃにおける電界強度の極大値は、ｐ＋形ガードリング層３の辺部３Ｂにおける断面に比べて小さい。ｐ＋形ガードリング層３のコーナー部３Ｃにおけるｐ＋形ガードリング層３の間隔は、ｐ＋形ガードリング層３の辺部３Ｂにおけるその間隔と同じになるように、複数のｐ＋形ガードリング層３が設けられている。従って、最も外側のｐ＋形ガードリング層３のコーナー部３Ｃにおける電界強度の極大値が小さくなる理由は、以下の通りである。
【００２７】
最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）のコーナー部３Ｃと、このｐ＋形ガードリング層３のコーナー部３Ｃにソース電極６側で離間して隣り合うｐ＋形ガードリング層３（第２のガードリング層）のコーナー部３Ｃとの間の、ｎ形半導体層１の第１の表面に、コーナー部のｎ＋＋形半導体層４Ｃが設けられている。ｐ形ベース層２とｎ形ベース層１との間に逆バイアスが印加されると、空乏層がｐ形ベース層２から、最もｐ形ベース層２側のｐ＋形ガードリング層３のコーナー部３Ｃへ到達し、その後、次々と外側に隣り合うｐ＋形ガードリング層３のコーナー部３Ｃへ到達し、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）のコーナー部３Ｃへと到達するように伸びていく。
【００２８】
空乏層が、第２のガードリング層３のコーナー部３Ｃから、第１のガードリング層３のコーナー部３Ｃに伸びるとき、その間に、コーナー部のｎ＋＋形半導体層４Ｃがあることにより、無い場合に比べて、空乏層の伸びが抑制される。このため、第１のガードリング層３のコーナー部３Ｃにおける電界強度の極大値が、第１のガードリング層３の辺部３Ｂにおける電界強度の極大値よりも小さくなる。
【００２９】
以上説明したように、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）では、コーナー部３Ｃよりも辺部３Ｂにおいて電界強度の極大値が最も大きい。このため、ｐ形ベース層２とｎ形ベース層１との接合部に逆バイアスが印加されたときに、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）の辺部３Ｂでアバランシェ降伏が発生する。これは、電界強度の極大値が最大のｐ＋形ガードリング層でアバランシェ降伏が発生するからである。
【００３０】
半導体チップのコーナー部では、半導体チップの外周端側から内側のソース電極又はｐ形ベース層に向かって電流が流れる断面積が狭くなっていく。このため、半導体チップのコーナー部でアバランシェ降伏が発生すると、電流集中を引き起こし破壊にいたる。これに対して、半導体チップの辺部では、半導体チップの外周端側から内側のソース電極又はｐ形ベース層に向かって電流が流れる断面積が一様（均一）である。このため、半導体チップの辺部でアバランシェ降伏が発生しても、電流集中による破壊が抑制される。
【００３１】
本実施形態に係る電力用半導体装置１００では、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）のコーナー部３Ｃと、このｐ＋形ガードリング層３のコーナー部３Ｃにソース電極６側で離間して隣り合うｐ＋形ガードリング層３（第２のガードリング層）のコーナー部３Ｃとの間の、ｎ形半導体層１の第１の表面に、コーナー部のｎ＋＋形半導体層４Ｃが設けられている。これによって、アバランシェ降伏が半導体チップのコーナー部よりも辺部において発生しやすくなるため、アバランシェ耐量が向上する。
【００３２】
本実施形態に係る電力用半導体装置１００では、コーナー部のｎ＋＋形半導体層４Ｃは、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）のコーナー部３Ｃと、このｐ＋形ガードリング層３のコーナー部３Ｃにソース電極側で離間して隣り合うｐ＋形ガードリング層３（第２のガードリング層）のコーナー部３Ｃとの間の、ｎ形半導体層１の第１の表面に設けられている。このようにすることによって、電界強度の極大値が最大となる位置が、最もソース電極６から離れたｐ＋形ガードリング層３の辺部３Ｂであり、これと同じガードリング層３のコーナー部３Ｃでは、上記コーナー部のｎ＋＋形半導体層４Ｃの存在により電界強度の極大値が上記辺部３Ｂより低下している。これにより、半導体チップのコーナー部よりも辺部でアバランシェ降伏が発生しやすくしている。
【００３３】
なお、終端領域の耐圧の設計によっては、本実施形態とは違って、電界強度の極大値が最大値を有するｐ＋形ガードリング層３（第１のガードリング層）が、最もソース電極６から離れたｐ＋形ガードリング層ではない場合もある。この場合は、コーナー部のｎ＋＋形半導体層４Ｃは、電界強度の極大値が最大値を有するｐ＋形ガードリング層３（第１のガードリング層）のコーナー部３Ｃと、このｐ＋形ガードリング層３（第１のガードリング層）のコーナー部３Ｃにソース電極６側で離間して隣り合うｐ＋形ガードリング層（第２のガードリング層）のコーナー部３Ｃとの間の、ｎ形半導体層１の第１の表面に設けられていればよい。第１のガードリング層とは、上述したとおり、複数のｐ＋形ガードリング層のなかで、電界強度の極大値が最大値を有するｐ＋形ガードリング層３である。第２のガードリング層とは、第１のガードリング層とソース電極６側（ｐ形ベース層２側）で離間して隣り合うｐ＋形ガードリング層である。
【００３４】
また、本実施形態に係る電力用半導体装置１００では、コーナー部のｎ＋＋形半導体層４Ｃは、ｐ＋形ガードリング層３のコーナー部３Ｃよりも、ｎ形ベース層１の第２の表面側に延伸している例で説明したが、ｐ＋形ガードリング層３のコーナー部３Ｃよりも、ｎ形ベース層１の第２の表面側に延伸していなくてもよい。前者の方が、半導体チップのコーナー部における空乏層の伸びが少し抑制される点で利点がある。
【００３５】
また、本実施形態に係る電力用半導体装置１００では、コーナー部のｎ＋＋形半導体層４Ｃは、隣り合うｐ＋形ガードリング層３のコーナー部３Ｃとは、ｎ形ベース層１を介して離間している。しかしながら、これらのｐ＋形ガードリング層３のコーナー部３Ｃと隣接していてもよい。ただし、ｎ＋＋形半導体層４Ｃが、これらのｐ＋形ガードリング層３のコーナー部３Ｃと隣接している方が、ｐ形とｎ形の不純物の補償が発生するので、空乏層の伸びを抑制する効果が少し低減する不利益が生じる。
【００３６】
（第２の実施形態）
第２の実施形態に係る電力用半導体装置について図３を用いて説明する。図３は、本実施形態に係る電力用半導体装置２００の図２に相当するＢ−Ｂ線における断面図（上段図）、同Ｃ−Ｃ線における断面図（中断図）、及び両断面における電界強度プロファイル（下段図）である。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。
【００３７】
図３に示したとおり、本発明の実施形態に係る電力用半導体装置２００は、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）の辺部３Ｂと、このｐ＋形ガードリング層３の辺部３Ｂにソース電極６側で離間して隣り合うｐ＋形ガードリング層３（第２のガードリング層）の辺部３Ｂとの間の、ｎ形半導体層１の第１の表面に、辺部のｎ＋形半導体層４Ｂ（第１導電形の第４の半導体層）をさらに備える。辺部のｎ＋形半導体層４Ｂのｎ形不純物の不純物濃度は、ｎ形ベース層１のｎ形不純物の不純物濃度よりも高く、コーナー部のｎ＋＋形半導体層４Ｃのｎ形不純物の不純物濃度よりも低い。上記の点で、本実施形態に係る電力用半導体装置２００は、第１の実施形態に係る電力用半導体装置と相異する。上記以外に両実施形態間に相異点はない。
【００３８】
本実施形態に係る電力用半導体装置２００においては、上述のように、半導体チップのコーナー部と同様に辺部においても、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）の辺部３Ｂと、このｐ＋形ガードリング層３の辺部３Ｂにソース電極６側で離間して隣り合うｐ＋形ガードリング層３（第２のガードリング層）の辺部３Ｂとの間の、ｎ形半導体層１の第１の表面に、辺部のｎ＋形半導体層４Ｂ（第１導電形の第４の半導体層）を備える。この結果、第１の実施形態に係る電力用半導体装置１００と比べて、本実施形態に係る電力用半導体装置２００は、最もソース電極６から離れたｐ＋形ガードリング層３の辺部３Ｂにおける電界強度の極大値が小さくなる。しかしながら、辺部のｎ＋形半導体層４Ｂのｎ形不純物の不純物濃度は、コーナー部のｎ＋＋形半導体層４Ｃのｎ形の不純物の不純物濃度より低い。このため、辺部のｎ＋形半導体層４Ｂは、コーナー部のｎ＋＋形半導体層４Ｃと比べて、空乏層がｐ形ベース層２から半導体チップの外周端に向かって伸びることを抑制しない。本実施形態に係る電力用半導体装置２００においても、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）のコーナー部３Ｃにおける電界強度の極大値は、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）の辺部３Ｂにおける電界強度の極大値よりも小さい。半導体チップの辺部の方が、コーナー部よりもアバランシェ降伏が発生しやすい。
【００３９】
以上より、本実施形態の実施形態に係る電力用半導体装置２００においても、第１の実施形態に係る電力用半導体装置１００と同様に、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）のコーナー部３Ｃと、このｐ＋形ガードリング層３のコーナー部３Ｃにソース電極６側で離間して隣り合うｐ＋形ガードリング層３（第２のガードリング層）のコーナー部３Ｃとの間の、ｎ形半導体層１の第１の表面に、コーナー部のｎ＋＋形半導体層４Ｃが設けられている。これによって、アバランシェ降伏が半導体チップのコーナー部よりも辺部において発生しやすくなるため、アバランシェ耐量が向上する。
【００４０】
（第３の実施形態）
第３の実施形態に係る電力用半導体装置について図４を用いて説明する。図４は、本実施形態に係る電力用半導体装置３００の図２に相当するＢ−Ｂ線における断面図（上段図）、同Ｃ−Ｃ線における断面図（中断図）、及び両断面における電界強度プロファイル（下段図）である。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。
【００４１】
図４に示したとおり、本発明の実施形態に係る電力用半導体装置３００は、第２の実施形態に係る電力用半導体装置２００と同様に、半導体チップのコーナー部と同様に辺部においても、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）の辺部３Ｂと、このｐ＋形ガードリング層３の辺部３Ｂにソース電極６側で離間して隣り合うｐ＋形ガードリング層３（第２のガードリング層）の辺部３Ｂとの間の、ｎ形半導体層１の第１の表面に、辺部のｎ＋＋形半導体層４Ｄ（第１導電形の第４の半導体層）を備える。
【００４２】
ただし、本実施形態に係る電力用半導体装置３００の辺部のｎ＋＋形半導体層４Ｄのｎ形不純物の不純物濃度は、コーナー部のｎ＋＋形半導体層４Ｃのｎ形不純物の不純物濃度と同じ不純物濃度である。さらに、第１のガードリング層３の辺部３Ｂから第２のガードリング層３の辺部３Ｂに向かう方向における、本実施形態に係る電力用半導体装置３００の辺部のｎ＋＋形半導体層４Ｄの幅は、第１のガードリング層３のコーナー部３Ｃから第２のガードリング層３Ｃのコーナー部３Ｃに向かう方向における、コーナー部のｎ＋＋形半導体層４Ｃの幅よりも狭い。
【００４３】
以上より、本実施形態に係る電力用半導体装置３００の辺部のｎ＋＋形半導体４Ｄのｎ形不純物の不純物量は、コーナー部のｎ＋＋形半導体層４Ｃのｎ形不純物の不純物量よりも少ない。このため、辺部のｎ＋＋形半導体層４Ｄは、コーナー部のｎ＋＋形半導体層４Ｃと比べて、空乏層がｐ形ソース層２から半導体チップの外周端に向かって伸びることを抑制しない。本実施形態に係る電力用半導体装置３００においても、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）のコーナー部３Ｃにおける電界強度の極大値は、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）の辺部３Ｂにおける電界強度の極大値よりも小さい。半導体チップの辺部の方が、コーナー部よりもアバランシェ降伏が発生しやすい。
【００４４】
なお、第２の実施形態及び本実施形態に示したように、コーナー部及び辺部のｎ＋＋形半導体層のｎ形不純物の不純物濃度というよりも、ｎ形不純物の不純物量が、空乏層がｐ形ソース層２から半導体チップの外周端に向かって伸びることを抑制すると考えられる。
【００４５】
（第４の実施形態）
第４の実施形態に係る電力用半導体装置について図５を用いて説明する。図５は、本実施形態に係る電力用半導体装置４００の図２に相当するＢ−Ｂ線における断面図（上段図）、同Ｃ−Ｃ線における断面図（中断図）、及び両断面における電界強度プロファイル（下段図）である。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。
【００４６】
本実施形態に係る電力用半導体装置４００では、第１の実施形態に係る電力用半導体装置１００と同様に、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）のコーナー部３Ｃと、このｐ＋形ガードリング層３のコーナー部３Ｃにソース電極６側で離間して隣り合うｐ＋形ガードリング層３（第２のガードリング層）のコーナー部３Ｃとの間の、ｎ形半導体層１の第１の表面に、コーナー部のｎ＋＋形半導体層１４Ｃが設けられている。コーナー部のｎ＋＋形半導体層１４Ｃは、第１のガードリング層のコーナー部３Ｃと第２のガードリング層のコーナー部３Ｃとの間に設けられているだけではない。コーナー部のｎ＋＋形半導体層１４Ｃは、ｎ形ベース層１の第１の表面において、複数のｐ＋形ガードリング層３のなかでソース電極６から最も離れたｐ＋形ガードリング層３のコーナー部よりもさらにソース電極から離れた地点から、ｐ形ベース層２に接続するように延伸して設けられる。ｎ＋＋形半導体層１４Ｃは、複数のｐ形ベース層２の底部よりもｎ形ベース層の第２の表面側に向かって延伸している。上記以外は、本実施形態に係る電力用半導体装置４００は、第１の実施形態に係る電力用半導体装置１００と同じ構造である。
【００４７】
本実施形態に係る電力用半導体装置４００では、第１の実施形態に係る電力用半導体装置１００と同様に、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）のコーナー部３Ｃと、このｐ＋形ガードリング層３のコーナー部３Ｃにソース電極６側で離間して隣り合うｐ＋形ガードリング層３（第２のガードリング層）のコーナー部３Ｃとの間の、ｎ形半導体層１の第１の表面に、コーナー部のｎ＋＋形半導体層１４Ｃが設けられている。これにより、第１の実施形態に係る電力用半導体装置と同様に、本実施形態に係る電力用半導体装置４００は、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）において、ｐ＋形ガードリング層３のコーナー部３Ｃの電界強度の極大値は、辺部３Ｂの電界強度の極大値より小さくなる。これにより、半導体チップのコーナー部よりも辺部でアバランシェ降伏が発生しやすくしている。
【００４８】
しかしながら、コーナー部のｎ＋＋形半導体層１４Ｃは、さらに上記第２のガードリング層からｐ形ベース層２にかけてｎ形ベース層１の第１の表面に設けられている。複数のｐ形ベース層２のうちの最も終端領域側にあるｐ形ベース層２の外周端とコーナー部のｎ＋＋形半導体層１４Ｃの接合部において、電界強度の極大値が第１の実施形態に係る電力用半導体装置１００と比べて上昇する。このｐ形ベース層２の外周端とコーナー部のｎ＋＋形半導体層１４Ｃの接合部の電界強度の極大値があまり大きくなりすぎると、半導体チップのコーナー部で辺部よりも先にアバランシェ降伏が発生してしまうので、この点を留意して設計する必要がある。
【００４９】
（第５の実施形態）
第５の実施形態に係る電力用半導体装置について図６を用いて説明する。図６は、本実施形態に係る電力用半導体装置５００の図２に相当するＢ−Ｂ線における断面図（上段図）、同Ｃ−Ｃ線における断面図（中断図）、及び両断面における電界強度プロファイル（下段図）である。なお、第４の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第４の実施形態との相異点について主に説明する。
【００５０】
図６に示したとおり、本実施形態に係る電力用半導体装置５００は、第４の実施形態に係る電力用半導体装置４００のｎ形ベース層１の第１の表面において、さらに、ソース電極６から最も離れたガードリング層３の辺部３Ｂよりもさらにソース電極６から離れた地点から、ｐ形ベース層２に接続するように延伸する、辺部のｎ＋形半導体層１４Ｂを備える。辺部のｎ＋形半導体層１４Ｂのｎ形不純物の不純物濃度は、コーナー部のｎ＋＋形半導体層１４Ｃのｎ形不純物の不純物濃度よりも低く、ｎ形ベース層１のｎ形不純物の不純物の不純物濃度よりも高い。辺部のｎ＋形半導体層１４Ｂは、複数のｐ＋形ガードリング層の底部よりもｎ形ベース層１の第２の表面側に延伸する。
【００５１】
本実施形態に係る電力用半導体装置２００においては、上述のように、半導体チップのコーナー部と同様に辺部においても、ソース電極６から最も離れたｐ＋形ガードリング層３（第１のガードリング層）の辺部３Ｂよりもさらにソース電極６から離れた地点から、ｐ形ベース層２に接続するように延伸する、辺部のｎ＋形半導体層１４Ｂを備える。この結果、第４の実施形態に係る電力用半導体装置４００と比べて、本実施形態に係る電力用半導体装置５００は、最もソース電極６から離れたｐ＋形ガードリング層３の辺部３Ｂにおける電界強度の極大値が小さくなる。しかしながら、辺部のｎ＋形半導体層１４Ｂのｎ形不純物の不純物濃度は、コーナー部のｎ＋＋形半導体層１４Ｃのｎ形の不純物の不純物濃度より低い。このため、辺部のｎ＋形半導体層１４Ｂは、コーナー部のｎ＋＋形半導体層１４Ｃと比べて、空乏層がｐ形ベース層２から半導体チップの外周端に向かって伸びることを抑制しない。本実施形態に係る電力用半導体装置５００においても、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）のコーナー部３Ｃにおける電界強度の極大値は、最もソース電極６から離れたｐ＋形ガードリング層３（第１のガードリング層）の辺部３Ｂにおける電界強度の極大値よりも小さい。半導体チップの辺部の方が、コーナー部よりもアバランシェ降伏が発生しやすい。
【００５２】
しかしながら、辺部のｎ＋形半導体層１４Ｂは、さらに上記第２のガードリング層からｐ形ベース層２にかけてｎ形ベース層１の第１の表面に設けられている。複数のｐ形ベース層２のうちの最も終端領域側にあるｐ形ベース層２の外周端と辺部のｎ＋形半導体層１４Ｂの接合部において、電界強度の極大値が第４の実施形態に係る電力用半導体装置４００と比べて上昇するが、コーナー部と比べて電力用半導体装置４００に大きな影響を与えない。
【００５３】
（第６の実施形態）
第６の実施形態に係る電力用半導体装置について図７を用いて説明する。図７は、本実施形態に係る電力用半導体装置６００の図２に相当するＢ−Ｂ線における断面図（上段図）、同Ｃ−Ｃ線における断面図（中断図）、及び両断面における電界強度プロファイル（下段図）である。なお、第４の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第４の実施形態との相異点について主に説明する。
【００５４】
図７に示したとおり、本実施形態に係る電力用半導体装置６００は、第４の実施形態に係る電力用半導体装置４００において、コーナー部のｎ＋＋形半導体層１４Ｃを積層方向に薄くしたコーナー部のｎ＋＋形半導体層１５Ｃを備える。
【００５５】
すなわち、本実施形態に係るコーナー部のｎ＋＋形半導体層１５Ｃは、ｐ＋形ガードリング層３のコーナー部３Ｃよりもｎ形ベース層１の第２の表面側に延伸していない。コーナー部のｎ＋＋形半導体層１５Ｃは、複数のｐ＋形ガードリング層３のコーナー部３Ｃにより複数に分割されている。
【００５６】
上記点以外は、本実施形態に係る電力用半導体装置６００は、第４の実施形態に係る電力用半導体装置４００と同様の構造を有する。本実施形態に係る電力用半導体装置６００は、第４の実施形態に係る電力用半導体装置４００と同様の本発明の効果を有する。
【００５７】
（第７の実施形態）
第７の実施形態に係る電力用半導体装置について図８を用いて説明する。図８は、本実施形態に係る電力用半導体装置７００の図２に相当するＢ−Ｂ線における断面図（上段図）、同Ｃ−Ｃ線における断面図（中断図）、及び両断面における電界強度プロファイル（下段図）である。なお、第５の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第５の実施形態との相異点について主に説明する。
【００５８】
図８に示したとおり、本実施形態に係る電力用半導体装置７００は、第５の実施形態に係る電力用半導体装置５００において、コーナー部のｎ＋＋形半導体層１４Ｃ及び辺部のｎ＋形半導体層１４Ｂを積層方向にそれぞれ薄くした、コーナー部のｎ＋＋形半導体層１５Ｃ及び辺部のｎ＋形半導体層１５Ｂを備える。
【００５９】
すなわち、本実施形態に係るコーナー部のｎ＋＋形半導体層１５Ｃは、ｐ＋形ガードリング層３のコーナー部３Ｃよりもｎ形ベース層１の第２の表面側に延伸していない。本実施形態に係る辺部のｎ＋形半導体層１５Ｂは、ｐ＋形ガードリング層３の辺部３Ｂよりもｎ形ベース層１の第２の表面側に延伸していない。コーナー部のｎ＋＋形半導体層１５Ｃは、複数のｐ＋形ガードリング層３のコーナー部３Ｃにより複数に分割されている。辺部のｎ＋形半導体層１５Ｂは、複数のｐ＋形ガードリング層３の辺部３Ｂにより複数に分割されている。
【００６０】
上記点以外は、本実施形態に係る電力用半導体装置７００は、第５の実施形態に係る電力用半導体装置５００と同様の構造を有する。本実施形態に係る電力用半導体装置７００は、第５の実施形態に係る電力用半導体装置５００と同様の本発明の効果を有する。
【００６１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６２】
１  ｎ形ベース層
２  ｐ形ベース層
３  ｐ＋形ガードリング層
３Ｂ  ガードリング層のコーナー部
３Ｃ  ガードリング層の辺部
４Ｂ、１４Ｂ、１５Ｂ  ｎ＋形半導体層
４Ｃ、１４Ｃ、１５Ｃ  ｎ＋＋形半導体層
５  層間絶縁膜
６  ソース電極
７  フィールドプレート電極
８  パッシベーション膜
９  ドレイン電極
１００、２００、３００、４００、５００、６００、７００  電力用半導体装置
【図１】
2013069784.tif 000003
【図２】
2013069784.tif 000004
【図３】
2013069784.tif 000005
【図４】
2013069784.tif 000006
【図５】
2013069784.tif 000007
【図６】
2013069784.tif 000008
【図７】
2013069784.tif 000009
【図８】
2013069784.tif 000010