(57)【要約】【課題】外来電磁ノイズが回路部品に伝搬するのを低減したプリント基板を得る。【解決手段】この発明のプリント基板１は、複数の導体層間に誘電体層が介在して積層されているとともに、スリット７を介して隔離された導体層の部位の面に形成されたフレームグランドパターン５に外部インターフェースが搭載されるプリント基板１であって、フレームグランドパターン５と対向して設けられ、外部に面した導体層に搭載される、回路部品との電磁ノイズの伝搬を低減するガードパターン６ａ，６ｂを備えている。【選択図】図２
2013012528.tif 000002
【特許請求の範囲】
【請求項１】
複数の導体層間に誘電体層が介在して積層されているとともに、スリットを介して隔離された導体層の部位の面に形成されたフレームグランドパターンに外部インターフェースが搭載されるプリント基板であって、
前記フレームグランドパターンと対向して設けられ、外部に面した前記導体層に搭載されるガードパターンを備えたことを特徴とするプリント基板。
【請求項２】
前記ガードパターンは、前記フレームグランドパターンの投影面積よりも大きく、フレームグランドパターンの全領域を覆っていることを特徴とする請求項１に記載のプリント基板。
【請求項３】
前記ガードパターンは、単体であることを特徴とする請求項１または２に記載のプリント基板。
【請求項４】
前記ガードパターンは、複数層に連続して積層されたものであることを特徴とする請求項１〜３の何れか１項に記載のプリント基板。
【請求項５】
前記ガードパターンは、前記フレームグランドパターンの両側にそれぞれ対向して配置された、第１のガードパターン及び第２のガードパターンであり、前記第１のガードパターン及び前記第２のガードパターンは、互いにビアで電気的に接続されていることを特徴とする請求項１〜４の何れか１項に記載のプリント基板。
【請求項６】
前記第１のガードパターン及び前記第２のガードパターンは、前記フレームグランドパターンを横切って延設された前記ビアで電気的に接続されていることを特徴とする請求項５に記載のプリント基板。
【請求項７】
前記第１のガードパターン及び前記第２のガードパターンは、前記フレームグランドパターンを貫通して延設された前記ビアで電気的に接続されていることを特徴とする請求項５に記載のプリント基板。
【請求項８】
前記ガードパターンは、シグナルグランドパターン及び電源パターンが設けられた前記導体層に設けられ、かつシグナルグランドパターンまたは電源パターンのうち面積の大きいパターンと電気的に接続されていることを特徴とする請求項１〜７の何れか１項に記載のプリント基板。
【請求項９】
前記ガードパターンは、シグナルグランドパターンが設けられた前記導体層に設けられ、かつシグナルグランドパターンと電気的に接続されていることを特徴とする請求項１〜７の何れか１項に記載のプリント基板。
【請求項１０】
前記ガードパターンは、電源パターンが設けられた前記導体層に設けられ、かつ電源パターンと電気的に接続されていることを特徴とする請求項１〜７の何れか１項に記載のプリント基板。
【請求項１１】
前記ガードパターンは、前記シグナルグランドパターンと前記電磁ノイズの周波数特性に対応した電子デバイスを介して接続されていることを特徴とした請求項８または９に記載のプリント基板。
【請求項１２】
前記電子デバイスは、コンデンサであることを特徴とした請求項１１に記載のプリント基板。
【請求項１３】
前記電子デバイスは、インダクタであることを特徴とした請求項１１に記載のプリント基板。
【請求項１４】
前記電子デバイスは、抵抗であることを特徴とした請求項１１に記載のプリント基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の導体層間に誘電体層が介在して積層されているとともに、スリットを介して隔離された導体層の部位の面に形成されたフレームグランドパターンに外部インターフェースが搭載されるプリント基板に関する。
【背景技術】
【０００２】
近年、電子機器の小型化、高密度実装化が進んできており、これに伴い、プリント基板上のパターンやＩＣ部品等の回路部品の間隔が狭くなり、ノイズが伝搬し易くなってきている。
このため、静電気等の外来電磁ノイズが、プリント基板内へ伝搬し易くなり、プリント基板上の回路部品の誤動作を引き起こし易くなっている。
従来のプリント基板として、外来電磁ノイズをプリント基板上へ伝搬させないために、フレームグランドパターンとシグナルグラウンドパターンとの間にスリットを設けたものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−５０２９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１のプリント基板は、フレームグランドパターンとシグナルグラウンドパターンの間にスリットを設けられており、フレームグランドパターンに搭載された外部インターフェースの筐体に、高周波成分（数ｋＨｚ以上）を含んだ外来電磁ノイズ（例えば、静電気ノイズ）が印加された場合、電磁ノイズの大部分はフレームグランドパターンを伝搬し、アースや機器の筐体などの安定した電位に伝搬する。
しかしながら、このとき電磁ノイズの一部は、信号配線やＩＣ部品等の回路部品が実装された領域に空間結合し、プリント基板上の回路部品が誤動作を引き起こすという問題点があった。
【０００５】
この発明は、上記のような問題点を解決することを課題とするものであって、外来電磁ノイズ（例えば、静電気ノイズ）が回路部品に伝搬するのを低減したプリント基板を得ることを目的としている。
【課題を解決するための手段】
【０００６】
この発明に係るプリント基板は、フレームグランドパターンと対向して設けられ、外部に面した導体層に搭載されるガードパターンを備えている。
【発明の効果】
【０００７】
この発明によるプリント基板によれば、フレームグランドパターンから回路部品に結合する電磁ノイズ量をガードパターンによって低減することができ、外来電磁ノイズに対する信頼性が向上する。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１のプリント基板を示す上面図である。
【図２】図１のプリント基板を示す分解斜視図である。
【図３】図２のＩＩＩ-ＩＩＩ線に沿った矢視断面図である。
【図４】従来のプリント基板を示す分解斜視図である。
【図５】この発明の実施の形態１のプリント基板と従来のプリント基板とのノイズ伝搬量の比較を示す図である。
【図６】この発明の実施の形態２のプリント基板を示す分解斜視図である。
【図７】図６のＶＩＩ-ＶＩＩ線に沿った矢視断面図である。
【図８】この発明の実施の形態３のプリント基板を示す分解斜視図である。
【図９】この発明の実施の形態４のプリント基板を示す分解斜視図である。
【図１０】図９のＸ-Ｘ線に沿った矢視断面図である。
【図１１】この発明の実施の形態４のプリント基板の変形例を示す分解斜視図である。
【図１２】この発明の実施の形態５のプリント基板を示す分解斜視図である。
【図１３】図１２のＸＩＩＩ-ＸＩＩＩ線に沿った矢視断面図である。
【図１４】この発明の実施の形態６のプリント基板を示す分解斜視図である。
【図１５】図１４のＸＶ-ＸＶ線に沿った矢視断面図である。
【図１６】この発明の実施の形態７のプリント基板を示す分解斜視図である。
【図１７】この発明の実施の形態８のプリント基板を示す分解斜視図である。
【図１８】この発明の実施の形態９のプリント基板を示す上面図である。
【図１９】図１８のプリント基板を示す分解斜視図である。
【発明を実施するための形態】
【０００９】
以下、この発明の各実施の形態について、図に基づいて説明するが、各図において、同一、または相当部材、部位については、同一符号を付して説明する。
実施の形態１．
図１はこの発明の実施の形態１のプリント基板１を示す上面図、図２は図１のプリント基板１を示す分解斜視図である。
このプリント基板１は、最上階の第１の導体層、第２の導体層、第３の導体層及び最下階の第４の導体層の各導体層間に誘電体層（図示せず）が介在している。
このプリント基板１は、導電層上に信号配線、シグナルグランドパターン９、電源パターン２０が形成された領域２と、第３の導体層においてスリット７を介して隔離した部位上にフレームグランドパターン５が形成されているとともに、フレームグランドパターン５と対向して第２の導体層及び第４の導体層上に第１のガ-ドパターン６ａ及び第２のガ-ドパターン６ｂがそれぞれ形成された領域３とに区分けされている。
領域２において、ＩＣ部品等の回路部品（図示せず）は、第１の導体層及び第４の導体層の領域２に搭載される。
領域３におけるフレームグランドパターン５は、導体層上に設けられたアースや機器の筐体等の安定した電位１０に接続されているとともに、コネクタ、スイッチなどの外部インターフェース（図示せず）が実装される。
【００１０】
この第１のガードパターン６ａと第２のガードパターン６ｂとは、図３に示すようにフレームグランドパターン５の両側を横切って延設されたビア８を介して電気的に接続されている。
第１のガードパターン６ａ及び第２のガードパターン６ｂは、フレームグランドパターン５の投影面積よりも大きく、フレームグランドパターン５の全領域を覆っている。
第１のガードパターン６ａは、シグナルグランドパターン９が設けられた第２の導体層と同じ導体層に設けられ、かつシグナルグランドパターン９と電気的に接続されている。
第１のガードパターン６ｂは、シグナルグランドパターン９が設けられた第４の導体層と同じ導体層に設けられ、かつシグナルグランドパターン９と電気的に接続されている。
【００１１】
上記のように構成されたプリント基板１では、高周波成分を（数ｋＨｚ以上）を含んだ外来電磁ノイズ（例えば、静電気ノイズ）が外部インターフェースの筐体に印加された場合、電磁ノイズの大部分は、フレームグランドパターン５を伝搬し、アースや機器の筐体などの安定した電位１０へ伝搬する。
また、電磁ノイズの一部は、回路部品が実装される領域２へ空間結合するものの、第１のガードパターン６ａ、第２のガードパターン６ｂにより、領域２への電磁ノイズの空間結合を低減することができる。言い換えれば、第１のガードパターン６ａ、第２のガードパターン６ｂにより、回路部品への電磁ノイズの伝搬を低減することができる。
【００１２】
本願発明者は、実施の形態１のプリント基板１と、図４に示す第１のガードパターン６ａ及び第２のガードパターン６ｂを有していないプリント基板１００とのそれぞれの領域２へのノイズ伝搬量を電磁界解析により求めた。
図５は、このときの解析結果であり、第１のガードパターン６ａ及び第２のガードパターン６ｂが無いプリント基板１の場合をノイズ伝搬量の基準（０ｄＢ）としている。
図５に示された周波数領域においては、プリント基板１がプリント基板１００よりも領域２へのノイズ伝搬量が低減していることが分かる。
即ち、外来電磁ノイズが外部インターフェースの筐体に印加された場合に、この実施の形態１のプリント基板１は、従来のプリント基板１００と比較して、プリント基板１上の回路部品の誤動作が生じ難いことが分かる。
【００１３】
実施の形態２．
図６はこの発明の実施の形態２のプリント基板１を示す分解斜視図である。
この実施の形態では、第１のガードパターン６ａ、第２のガードパターン６ｂは、それぞれ導体層の領域２の一部に設けられたシグナルグランドパターン９と電気的に接続されていない。
また、第１のガードパターン６ａと第２のガードパターン６ｂとは電気的に接続されていない。
また、図７に示すように、第１のガードパターン６ａ及び第２のガードパターン６ｂの幅寸法は、フレームグランドパターン５の幅寸法と同じである。
他の構成は、実施の形態１のプリント基板１と同じである。
【００１４】
この実施の形態では、第１のガードパターン６ａ、第２のガードパターン６ｂは、シグナルグランドパターン９と電気的に接続されてなく、また第１のガードパターン６ａと第２のガードパターン６ｂとは電気的に接続されていないものの、第１のガードパターン６ａ、第２のガードパターン６ｂにより、領域２への電磁ノイズの空間結合を低減し（言い換えれば、回路部品への電磁ノイズの伝搬を低減し）、回路部品の誤動作を低減することができる。
また、ガードパターン６ａ，６ｂの幅寸法を実施の形態１のプリント基板１よりも小さくした分、プリント基板１のサイズをより小さくすることができる。
【００１５】
実施の形態３．
図８はこの発明の実施の形態３のプリント基板１を示す分解斜視図である。
この実施の形態では、フレームグランドパターン５の上側にのみ第１のガードパターン６ａが配置されており、下側には第２のガードパターン６ｂは無い。
他の構成は、実施の形態２のプリント基板１と同じである。
なお、第１のガードパターン６ａを除き、フレームグランドパターン５の下側に第２のガードパターン６ａを配置してもよい。
この実施の形態では、上述の領域２への電磁ノイズの結合を低減させる効果が、実施の形態２のプリント基板１よりも劣るものの、ガードパターンが削減され、製造コストが低減される。
【００１６】
実施の形態４．
図９はこの発明の実施の形態４のプリント基板１を示す分解斜視図である。
この実施の形態では、第１のガードパターン６ａ及び第２のガードパターン６ｂの幅寸法は、フレームグランドパターン５の幅寸法よりも大きい。
即ち、第１のガードパターン６ａ及び第２のガードパターン６ｂは、フレームグランドパターン５の投影面積よりも大きく、フレームグランドパターン５の全領域を覆っている。
他の構成は、実施の形態２のプリント基板１と同じである。
【００１７】
この実施の形態のプリント基板１によれば、第１のガードパターン６ａ及び第２のガードパターン６ｂを、フレームグランドパターン５の投影面積よりも大きくした分、フレームグランドパターン５から領域２への電磁ノイズの結合を、実施の形態２，３のプリント基板１と比較してより低減することができる。
なお、ガードパターン６ａ，６ｂの一方の幅寸法だけを、フレームグランドパターン５の幅寸法よりも大きくしてもよい。
また、例えば、図１１に示すように、図９のプリント基板１から第１のガードパターン６ａを残し、第２のガードパターン６ｂを除いたプリント基板１であってもよい。
【００１８】
実施の形態５．
図１２はこの発明の実施の形態５のプリント基板１を示す分解斜視図、図１３は図１２のＸＩＩＩ-ＸＩＩＩ線に沿った矢視断面図である。
この実施の形態では、第１のガードパターン６ａと第２のガードパターン６ｂとがフレームグランドパターン５及び導体層を貫通したビア８で接続されている。
また、第１のガードパターン６ａ及び第２のガードパターン６ｂは、フレームグランドパターン５の投影面積よりも大きい。
他の構成は、実施の形態２のプリント基板１と同じである。
【００１９】
この実施の形態では、第１のガードパターン６ａと第２のガードパターン６ｂとがビア８で電気的に接続されているので、第１のガードパターン６ａと第２のガードパターン６ｂとは等電位であり、フレームグランドパターン５から領域２への電磁ノイズの結合を、実施の形態２、４のプリント基板１よりもさらに低減することができる。
【００２０】
実施の形態６．
図１４はこの発明の実施の形態６のプリント基板１を示す分解斜視図、図１５は図１４のＸＶ-ＸＶ線に沿った矢視断面図である。
この実施の形態では、第１のガードパターン６ａと第２のガードパターン６ｂとがフレームグランドパターン５の両側を横切って垂直方向に延設されたビア８で接続されている。
また、第１のガードパターン６ａ及び第２のガードパターン６ｂは、フレームグランドパターン５の投影面積よりも大きい。
他の構成は、実施の形態２のプリント基板１と同じであり、実施の形態５と同様の効果を得ることができる。
【００２１】
実施の形態７．
図１６は、この発明の実施の形態７のプリント基板１を示す斜視図である。
この実施の形態では、ガードパターン６ａ，６ｂは、電源パターン２０が設けられた第２及び第４の導体層と同じ導体層に設けられ、かつ電源パターン２０と電気的に接続されている。
他の構成は、実施の形態１のプリント基板１と同じであり、実施の形態１のプリント基板１と同様の効果を得ることができる。
【００２２】
なお、同導体層に、シグナルグランドパターン９及び電源パターン２０が形成されており、電源パターン２０がシグナルグランドパターン９よりも面積が大きい場合には、面積が大きいことでノイズによる例えば電圧振動の影響をより小さく抑えることができるので、ガードパターン６ａ，６ｂは電源パターン２０と電気的に接続するのが好ましい。
しかしながら、電源パターン２０とシグナルグランドパターン９とが同程度の面積の場合には、シグナルグランドパターン９はノイズの電圧振動の影響を小さく抑えるように設計されていることから、ガードパターン６ａ，６ｂはシグナルグランドパターン９と電気的に接続するのが好ましい。
【００２３】
実施の形態８．
図１７はこの発明の実施の形態８のプリント基板１を示す分解斜視図である。
この実施の形態では、第１のガードパターン６ａは、シグナルグランドパターン９と電子デバイス１１を介して電気的に接続されている。
なお、電子デバイス１１は複数であってもよく、また異なる種類の電子デバイス１１であってもよい。
電子デバイス１１は、例えばコンデンサ、インダクタ、抵抗である。
【００２４】
この実施の形態によるプリント基板１によれば、設置される環境に応じて電磁ノイズの周波数特性が異なるが、その周波数特性に対応した電子デバイス１１を選択することで、領域２へのノイズ伝搬量をより低減し、プリント基板１上の回路部品の誤動作をより低減することができる。
【００２５】
実施の形態９．
図１８はこの発明の実施の形態９のプリント基板１を示す上面図、図１９は図１８のプリント基板１を示す分解斜視図である。
この実施の形態では、フレームグランドパターン５がＬ字形状であり、このフレームグランドパターン５の先端部に外部インターフェース４が設けられており、この形状に会わせて第１のガードパターン６ａ、第２のガードパターン６ｂもＬ字形状である。
第１のガードパターン６ａ及び第２のガードパターン６ｂは、フレームグランドパターン５の投影面積よりも大きく、フレームグランドパターン５の全領域を覆っている。
他の構成は、実施の形態１のプリント基板１と同じであり、実施の形態１のプリント基板１と同様の効果を得ることができる。
【００２６】
なお、上記各実施の形態のプリント基板１では、何れも導体層は４層であるが、これに限るものではない。
また、フレームグランドパターン５は、第３の導体層に形成したが、他の導体層にも形成してもよい。
また、第１のガードパターン６ａ、第２のガードパターン６ｂは、複数層に連続的に積層されたものであってもよい。
【符号の説明】
【００２７】
１  プリント基板、２，３  領域、４  外部インターフェース、５  フレームグランドパターン、６ａ  第１のガードパターン、６ｂ  第２のガードパターン、７  スリット、８  ビア、９  シグナルグラウンドパターン、１０  安定した電位、１１  電子デバイス、２０  電源パターン。
【図１】
2013012528.tif 000003
【図２】
2013012528.tif 000004
【図３】
2013012528.tif 000005
【図４】
2013012528.tif 000006
【図５】
2013012528.tif 000007
【図６】
2013012528.tif 000008
【図７】
2013012528.tif 000009
【図８】
2013012528.tif 000010
【図９】
2013012528.tif 000011
【図１０】
2013012528.tif 000012
【図１１】
2013012528.tif 000013
【図１２】
2013012528.tif 000014
【図１３】
2013012528.tif 000015
【図１４】
2013012528.tif 000016
【図１５】
2013012528.tif 000017
【図１６】
2013012528.tif 000018
【図１７】
2013012528.tif 000019
【図１８】
2013012528.tif 000020
【図１９】
2013012528.tif 000021