(57)【要約】ユニバーサル非同期受信機／伝送機（ＵＡＲＴ）モジュールが、開示される。ＵＡＲＴモジュールは、ＵＡＲＴモジュールのデータラインと結合される、エッジ検出器を含んでもよく、エッジ検出器は、立ち上がりおよび立ち下がりエッジ上においてカウンタをリセットする。エッジ検出器は、受信ラインと結合される第１のエッジ検出器回路を備える。外部受信ラインは、バッファおよびデータ復元ユニットと結合され、第１のエッジ検出器は、データ復元ユニットの出力と結合される。
2018525861.tif 000002
【特許請求の範囲】
【請求項１】
ユニバーサル非同期受信機／伝送機（ＵＡＲＴ）モジュールであって、前記ＵＡＲＴモジュールのデータラインと結合されたエッジ検出器を備え、前記エッジ検出器は、立ち上がりおよび立ち下がりエッジ上においてカウンタをリセットする、ＵＡＲＴモジュール。
【請求項２】
前記エッジ検出器は、受信ラインと結合された第１のエッジ検出器回路を備える、請求項１に記載のＵＡＲＴ。
【請求項３】
外部受信ラインは、バッファおよびデータ復元ユニットと結合され、前記第１のエッジ検出器は、前記データ復元ユニットの出力と結合されている、請求項２に記載のＵＡＲＴ。
【請求項４】
各立ち上がりおよび立ち下がりエッジ上においてリセットされる、第１のカウンタをさらに備える、請求項２または３に記載のＵＡＲＴ。
【請求項５】
前記エッジ検出器は、伝送ラインと結合された第２のエッジ検出器回路を備える、前記請求項のうちの１項に記載のＵＡＲＴ。
【請求項６】
伝送レジスタは、外部ピンおよび第２のエッジ検出器と結合されている、バッファと結合されている、請求項５に記載のＵＡＲＴ。
【請求項７】
前記伝送ライン上の各立ち上がりおよび立ち下がりエッジ上においてリセットされる、第２のカウンタをさらに備える、請求項５または６に記載のＵＡＲＴ。
【請求項８】
マイクロコントローラであって、
ユニバーサル非同期受信機／伝送機（ＵＡＲＴ）モジュールを備え、前記ＵＡＲＴモジュールは、前記ＵＡＲＴモジュールのデータラインと結合されたエッジ検出器を備え、前記エッジ検出器は、立ち上がりおよび立ち下がりエッジ上においてカウンタをリセットし、
前記マイクロコントローラは、通信プロトコルと関連付けられたタイムアウト周期を計時するための専用タイマを含まない、マイクロコントローラ。
【請求項９】
前記エッジ検出器は、受信ラインと結合された第１のエッジ検出器回路を備える、請求項８に記載のマイクロコントローラ。
【請求項１０】
外部受信ラインは、バッファおよびデータ復元ユニットと結合され、前記第１のエッジ検出器は、前記データ復元ユニットの出力と結合されている、請求項９に記載のマイクロコントローラ。
【請求項１１】
各立ち上がりおよび立ち下がりエッジ上においてリセットされる、第１のカウンタをさらに備える、請求項９または１０に記載のマイクロコントローラ。
【請求項１２】
前記エッジ検出器は、伝送ラインと結合された第２のエッジ検出器回路を備える、請求項８−１１のうちの１項に記載のマイクロコントローラ。
【請求項１３】
伝送レジスタは、外部ピンおよび第２のエッジ検出器と結合されている、バッファと結合されている、請求項１２に記載のマイクロコントローラ。
【請求項１４】
前記伝送ライン上の各立ち上がりおよび立ち下がりエッジ上においてリセットされる、第２のカウンタをさらに備える、請求項１２または１３に記載のマイクロコントローラ。
【請求項１５】
ユニバーサル非同期受信機／伝送機（ＵＡＲＴ）モジュールであって、
受信ラインと結合された第１のエッジ検出器回路であって、前記第１のエッジ検出器回路は、前記受信ラインの立ち上がりおよび立ち下がりエッジ上において第１のカウンタをリセットする、第１のエッジ検出器回路と、
伝送ラインと結合された第２のエッジ検出器回路であって、前記第２のエッジ検出器回路は、前記伝送ラインの立ち上がりおよび立ち下がりエッジ上において第２のカウンタをリセットする、第２のエッジ検出器と
を備える、ＵＡＲＴモジュール。
【請求項１６】
前記受信ラインは、バッファおよびデータ復元ユニットと結合され、前記第１のエッジ検出器は、前記データ復元ユニットの出力と結合されている、請求項１５に記載のＵＡＲＴ。
【請求項１７】
伝送レジスタは、外部ピンおよび前記第２のエッジ検出器と結合されている、バッファと結合される、請求項１５または１６に記載のＵＡＲＴ。
【請求項１８】
第１および第２のタイマは、通信プロトコルと関連付けられたタイムアウト周期を計時するように動作可能である、請求項１５−１７のうちの１項に記載のＵＡＲＴ。
【請求項１９】
前記通信プロトコルは、デジタル多重化プロトコルを備える、請求項１８に記載のＵＡＲＴ。
【請求項２０】
前記タイムアウト周期は、１秒である、請求項１８または１９に記載のＵＡＲＴ。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願への相互参照）
本出願は、２０１５年６月２３日に出願された米国仮特許出願第６２／１８３，２７２号に対して優先権を主張する。上記文献は、全ての目的のためにここで参照することによって本明細書において援用される。
【０００２】
（技術分野）
本開示は、シリアルインターフェースに関し、特に、ラインアクティビティ検出器を伴うユニバーサル非同期受信機／伝送機（ＵＡＲＴ）インターフェースに関する。
【背景技術】
【０００３】
（背景）
ＵＡＲＴは、周知であり、通信チャネルを提供するために、マイクロコントローラ内で一般に使用されている。ＵＡＲＴインターフェースは、パラレルデータをシリアル伝送形態に変換する。種々のタイプのプロトコルが存在し、ＥＩＡ、ＲＳ−２３２、ＲＳ−４２２、またはＲＳ−４８５等の種々の通信規格によって定義されるように、ＵＡＲＴ通信において使用されている。ＤＭＸプロトコル等の他のプロトコルも、ＲＳ−２３２インターフェースと同一インターフェース構成を使用する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
（要約）
専用タイマまたはソフトウェアに依拠しない簡略化された様式において、あるプロトコルに従ってタイムアウト周期を可能にする、ＵＡＲＴを提供する必要性が存在する。
【課題を解決するための手段】
【０００５】
種々の実施形態によると、ユニバーサル非同期受信機／伝送機（ＵＡＲＴ）モジュールが、開示される。ＵＡＲＴモジュールは、ＵＡＲＴモジュールのデータラインと結合されるエッジ検出器を含んでもよく、エッジ検出器は、立ち上がりおよび立ち下がりエッジ上においてカウンタをリセットする。
【０００６】
いくつかの実施形態では、エッジ検出器は、受信ラインと結合される第１のエッジ検出器回路を含んでもよい。そのような実施形態では、外部受信ラインは、バッファおよびデータ復元ユニットと結合され、第１のエッジ検出器は、データ復元ユニットの出力と結合される。他のそのような実施形態では、モジュールはさらに、各立ち上がりおよび立ち下がりエッジ上においてリセットされる、第１のカウンタを含んでもよい。
【０００７】
いくつかの実施形態では、エッジ検出器は、伝送ラインと結合される第２のエッジ検出器回路を含んでもよい。そのような実施形態では、モジュールはまた、外部ピンおよび第２のエッジ検出器と結合されるバッファと結合される、伝送レジスタを含んでもよい。他のそのような実施形態では、モジュールは、伝送ライン上の各立ち上がりおよび立ち下がりエッジ上においてリセットされる、第２のカウンタを含んでもよい。
【０００８】
種々の実施形態によると、マイクロコントローラが、開示される。マイクロコントローラは、ユニバーサル非同期受信機／伝送機（ＵＡＲＴ）モジュールを含んでもよく、ＵＡＲＴモジュールは、ＵＡＲＴモジュールのデータラインと結合されるエッジ検出器を備え、エッジ検出器は、立ち上がりおよび立ち下がりエッジ上においてカウンタをリセットし、マイクロコントローラは、通信プロトコルと関連付けられたタイムアウト周期を計時するための専用タイマを含まない。
【０００９】
いくつかの実施形態では、エッジ検出器は、受信ラインと結合される第１のエッジ検出器回路を含んでもよい。そのような実施形態では、外部受信ラインは、バッファおよびデータ復元ユニットと結合され、第１のエッジ検出器は、データ復元ユニットの出力と結合される。他のそのような実施形態では、モジュールはさらに、各立ち上がりおよび立ち下がりエッジ上においてリセットされる、第１のカウンタを含んでもよい。
【００１０】
いくつかの実施形態では、エッジ検出器は、伝送ラインと結合される第２のエッジ検出器回路を含んでもよい。そのような実施形態では、モジュールはまた、外部ピンおよび第２のエッジ検出器と結合されるバッファと結合される、伝送レジスタを含んでもよい。他のそのような実施形態では、モジュールは、伝送ライン上の各立ち上がりおよび立ち下がりエッジ上においてリセットされる、第２のカウンタを含んでもよい。
【００１１】
種々の実施形態によると、ユニバーサル非同期受信機／伝送機（ＵＡＲＴ）モジュールが、開示される。モジュールは、受信ラインと結合される第１のエッジ検出器回路であって、第１のエッジ検出器回路は、受信ラインの立ち上がりおよび立ち下がりエッジ上において第１のカウンタをリセットする、第１のエッジ検出器と、伝送ラインと結合される第２のエッジ検出器回路であって、第２のエッジ検出器回路は、伝送ラインの立ち上がりおよび立ち下がりエッジ上において第２のカウンタをリセットする、第２のエッジ検出器とを含んでもよい。
【００１２】
いくつかの実施形態では、受信ラインは、バッファおよびデータ復元ユニットと結合され、第１のエッジ検出器は、データ復元ユニットの出力と結合されてもよい。代替実施形態では、伝送レジスタは、外部ピンおよび第２のエッジ検出器と結合される、バッファと結合されてもよい。
【００１３】
いくつかの実施形態では、第１および第２のタイマは、通信プロトコルと関連付けられたタイムアウト周期を計時するように動作可能であってもよい。そのような実施形態では、通信プロトコルは、デジタル多重化プロトコルを含んでもよい。他のそのような実施形態では、タイムアウト周期は、１秒であってもよい。
【図面の簡単な説明】
【００１４】
【図１】図１は、公知のマイクロコントローラ内に実装されるような公知のユニバーサル非同期受信機伝送機の例示的公知の伝送機モジュールを図示する。
【図２】図２は、公知のマイクロコントローラ内に実装されるような公知のユニバーサル非同期受信機伝送機の例示的公知の受信機モジュールを図示する。
【図３】図３は、本開示のある実施形態による、ライン遷移を監視するための例示的受信側ＵＡＲＴモジュールを図示する。
【図４】図４は、本開示のある実施形態による、ライン遷移を監視するための例示的伝送側ＵＡＲＴモジュールを図示する。
【発明を実施するための形態】
【００１５】
（詳細な説明）
多くのマイクロコントローラによって使用されるある公知のＵＡＲＴは、「タイムアウト」周期を使用する、種々の通信プロトコルをハンドリングするために実装され得る。例えば、デジタル多重化（「ＤＭＸ」）プロトコルは、１秒程度の長さであり得る、タイムアウト周期を実装する。いくつかの実施形態では、タイムアウト周期を実装する際に伴われるソフトウェアオーバーヘッドを低減させる試みとして、アクティビティ検出器が、データライン上の伝送を監視し、ソフトウェアルーチンを実装するのではなく、オンボードタイマを設定またはリセットする。
【００１６】
図１および２は、多くのマイクロコントローラ内で実装されるような典型的従来のユニバーサル非同期受信機／伝送機を示す。図１は、伝送機モジュールを示し、図２は、関連付けられた受信機モジュールを示す。ＵＡＲＴモジュールは、シリアルＩ／Ｏ通信周辺機器である。これは、デバイスプログラム実行から独立して、入力または出力シリアルデータ転送を行うために必要な全てのクロックジェネレータ、シフトレジスタ、およびデータバッファを含有する。ＵＡＲＴはまた、シリアル通信インターフェース（ＳＣＩ）としても公知であり、全二重非同期システムとして構成されることができる。全二重モードは、ＣＲＴ端末およびパーソナルコンピュータ等の周辺機器システムとの通信のために有用である。
【００１７】
いくつかの実施形態では、ＵＡＲＴモジュールは、例えば、ローカル相互接続ネットワーク（ＬＩＮ）バスシステムにおいて有用であり得る、以下の付加的特徴を含んでもよく、すなわち、ボーレートの自動検出および較正、ブレイク受信時のウェークアップ、１３ビットブレイク文字伝送である。スリープモードの間、ＵＡＲＴに対する全てのクロックは、一時停止され得る。このため、ボーレートジェネレータは、非アクティブであり得、適切な文字受信は、行われることができない。自動ウェークアップ特徴は、結合されたマイクロコントローラが、受信／データ伝送ライン上のアクティブに起因してウェークアップすることを可能にし得る。本特徴は、非同期モードにおいてのみ利用可能であり得る。自動ウェークアップ特徴は、ＵＡＲＴのあるメモリ部分を設定することによってイネーブルにされてもよい。例えば、自動ウェークアップ特徴は、ＢＡＵＤＣＯＮレジスタのウェークアップイネーブル（「ＷＵＥ」）ビットを設定することによってイネーブルにされてもよい。いったん設定されると、ＲＸ／ＤＴライン上の通常受信シーケンスは、ディスエーブルにされてもよく、拡張ユニバーサル同期非同期受信機伝送機（「ＥＵＳＡＲＴ」）は、アイドル状態に留まり、ＣＰＵモードから独立して、ウェークアップイベントを監視してもよい。ウェークアップイベントは、例えば、ＲＸ／ＤＴライン上の高／低遷移から成ってもよい。（これは、ＬＩＮプロトコルのための同期ブレイクまたはウェークアップ信号文字の開始と一致する。）ＥＵＳＡＲＴモジュールは、ウェークアップイベントと一致する受信割込フラグ（例えば、ＲＣＩＦ割込）を生成してもよい。割込は、通常ＣＰＵ動作では、Ｑクロックと同期して、デバイスがスリープモードにある場合には、非同期して生成されてもよい。割込条件は、ＵＡＲＴの別のメモリ部分（例えば、ＲＣＲＥＧレジスタ）を読み取ることによってクリアされてもよい。ＷＵＥビットは、ブレイクの端部におけるＲＸライン上の低／高遷移によって自動的にクリアされてもよい。これは、ユーザに、ブレイクイベントが終了したことを信号伝達する。本時点において、ＥＵＳＡＲＴモジュールは、次の文字を受信するために待機するアイドルモードにあってもよい。
【００１８】
ＵＡＲＴは、標準的非ゼロ復帰（ＮＲＺ）形式を使用して、データを伝送および受信してもよい。ＮＲＺは、２つのレベル、すなわち、「１」データビットを表す、高電圧出力（「ＶＯＨ」）マーク状態と、「０」データビットを表す、低電圧出力（「ＶＯＬ」）スペース状態とを伴って実装されてもよい。ＮＲＺは、同一値の連続的に伝送されたデータビットが、各ビット伝送間の中立レベルに戻らずに、そのビットの出力レベルに留まる事実を指す。ＮＲＺ伝送ポートは、マーク状態では、アイドルである。各文字伝送は、１開始ビットと、その後に続く８または９データビットとから成り、常時、１以上の停止ビットによって終端される。開始ビットは、常時、スペースであり、停止ビットは、常時、マークである。最も一般的データ形態は、８ビットである。各伝送されるビットは、１／（ボーレート）の周期にわたって持続する。オンチップ専用８ビット／１６ビットボーレートジェネレータが、標準的ボーレート周波数をシステム発振器から導出するために使用される。ＵＡＲＴは、最下位ビットを最初に伝送および受信してもよい。ＵＡＲＴの伝送機および受信機は、機能的に独立するが、同一データ形式およびボーレートを共有してもよい。パリティは、いくつかの実施形態によると、サポートされてなくてもよいが、ソフトウェア内に実装され、第９データビットとして記憶されてもよい。非同期モードは、典型的には、ＲＳ−２３２システム内で使用される。受信機ブロック図が、図２に示される。データが、ＲＸ／ＤＴピン上で受信され、データ復元ブロックを駆動する。データ復元ブロックは、実際には、ボーレートの１６倍で動作する高速シフタである一方、シリアル受信シフトレジスタ（ＲＳＲ）は、そのビットレートで動作する。文字の全ての８または９ビットが、シフトインされると、それらは、直ちに、２文字先入れ先出し（ＦＩＦＯ）メモリに転送される。ＦＩＦＯバッファリングは、ソフトウェアがＵＡＲＴ受信機のサービシングを開始しなければならなくなる前に、２つの完全文字および第３の文字の開始の受信を可能にする。ＦＩＦＯおよびＲＳＲレジスタは、いくつかの実施形態によると、直接、ソフトウェアによってアクセス可能ではない。受信されたデータへのアクセスは、ＲＣＲＥＧレジスタを介して与えられてもよい。
【００１９】
図３および４は、本開示のある実施形態による、例示的ＵＡＲＴモジュール３００、４００を図示する。いくつかの実施形態では、ＵＡＲＴモジュール３００、４００は、とりわけ、以下の付加的動作モード、すなわち、全二重非同期伝送および受信、２文字入力バッファ、１文字出力バッファ、プログラマブル８ビットまたは９ビット文字長、９ビットモードにおけるアドレス検出、入力バッファオーバーランエラー検出、受信文字フレーミングエラー検出、スリープ動作を含んでもよい。
【００２０】
ＤＭＸプロトコル等の多くの通信プロトコルが、タイムアウト要件を有する。しかしながら、タイムアウトは、１秒程度の長さであってもよい。種々の実施形態によると、カウンタビットの数を低減させるために、アクティビティ検出器は、専用タイマの代わりに、ライン上の遷移を監視し、オンボードタイマを設定またはリセットする。
【００２１】
図３は、本開示のある実施形態による、ライン遷移を監視するための例示的受信ＵＡＲＴモジュール３００を図示する。いくつかの実施形態では、ＵＡＲＴ３００は、ボーレートジェネレータ３０２および受信ライン３０４に結合される、エッジ検出器３０６を含んでもよい。エッジ検出器３０６は、ＵＡＲＴモジュール３００のデータラインのエッジを検出するように動作可能であってもよい。例えば、図３に図示されるように、エッジ検出器３０６は、ＲＸライン３０４上のエッジを検出するように動作可能であってもよい。エッジ検出器３０６の出力は、データライン（例えば、ＲＸライン３０４）上でアクティビティが生じる度にリセットされ得る、オンチップタイマに結合されてもよい。いくつかの実施形態では、エッジ検出器３０６はまた、データ復元ユニット３０８の出力に結合されてもよい。データ復元ユニット３０８は、着信データストリームをＲＸライン３０４から受信するように動作可能であってもよい。そのような実施形態では、ＵＡＲＴ３００はまた、立ち下がりまたは立ち上がりエッジがサンプリングされたデータストリーム内に存在する度にリセットされる、カウンタを含んでもよい。
【００２２】
図４は、本開示のある実施形態による、ライン遷移を監視するための例示的伝送ＵＡＲＴモジュール４００を図示する。いくつかの実施形態では、ＵＡＲＴモジュール４００は、ボーレートジェネレータ４０２および伝送ライン４０４に結合される、エッジ検出器４０８を含んでもよい。エッジ検出器４０８は、ＴＸライン４０４上のエッジを検出するように動作可能であってもよい。いくつかの実施形態では、ＵＡＲＴモジュール４００はまた、外部ピンおよびエッジ検出器４０８と結合されるバッファに結合される、伝送レジスタ４０６を含んでもよい。そのような実施形態では、ＵＡＲＴモジュール４００は、伝送ライン上の各立ち上がりおよび立ち下がりエッジ上においてリセットされる、第２のカウンタを含んでもよい。
【００２３】
専用タイマまたはソフトウェアに依拠しない簡略化された様式において、あるプロトコルに従ってタイムアウト周期を可能にする、ＵＡＲＴを提供する必要性が存在する。
【図１】
2018525861.tif 000003
【図２】
2018525861.tif 000004
【図３】
2018525861.tif 000005
【図４】
2018525861.tif 000006
【国際調査報告】
2018525861.tif 000007
2018525861.tif 000008