(57)【要約】  トランジスタの対を備える差動段を有する回路が開示される。これらのトランジスタは、それぞれのバイアストランジスタによってバイアスされる。各バイアストランジスタは、差動段のゲインを増加させるために、バイアストランジスタの相互コンダクタンスを低減するように構成されるそれぞれのフィードバックネットワークを有する。
2018522491.tif 000002
【特許請求の範囲】
【請求項１】
第1の差動入力部に電気的に接続される制御端子と、第1の差動出力部に電気的に接続される出力端子とを有する第1のトランジスタを備える差動段であって、第2の差動入力部に電気的に接続される制御端子と、第2の差動出力部に電気的に接続される出力端子とを有する第2のトランジスタをさらに備える、差動段と、
前記第1のトランジスタの前記制御端子に電気的に接続される出力端子を有する第1のバイアストランジスタと、
前記第2のトランジスタの前記制御端子に電気的に接続される出力端子を有する第2のバイアストランジスタと、
前記第1のバイアストランジスタの制御端子と前記出力端子との間に電気的に接続される第1のフィードバックネットワークと、
前記第2のバイアストランジスタの制御端子と前記出力端子との間に電気的に接続される第2のフィードバックネットワークと
を備える、回路。
【請求項２】
前記第1および第2のフィードバックネットワークが前記第1および第2のバイアストランジスタのそれぞれの相互コンダクタンスを変える、請求項1に記載の回路。
【請求項３】
前記第1および第2のフィードバックネットワークが前記第1および第2のバイアストランジスタの前記それぞれの相互コンダクタンスを低減する、請求項2に記載の回路。
【請求項４】
前記第1および第2のトランジスタは、前記第1および第2のトランジスタの前記出力端子が前記第1および第2のトランジスタのソース端子である、N型トランジスタデバイスである、請求項1に記載の回路。
【請求項５】
前記第1および第2のフィードバックネットワークが、各々容量性フィードバック回路を含む、請求項1に記載の回路。
【請求項６】
前記第1および第2のフィードバックネットワークの前記容量性フィードバック回路が、各々可変キャパシタを含む、請求項5に記載の回路。
【請求項７】
前記第1のフィードバックネットワークが前記第1のバイアストランジスタの寄生容量を含み、前記第2のフィードバックネットワークが前記第2のバイアストランジスタの寄生容量を含む、請求項1に記載の回路。
【請求項８】
前記第1のフィードバックネットワークは、前記第1のバイアストランジスタの前記制御端子と出力端子との間に電気的に接続されるキャパシタを含み、前記第1のトランジスタのインピーダンスが倍数C/Cparだけ増加し、Cはキャパシタの容量であり、Cparは第1のトランジスタの寄生容量である、請求項1に記載の回路。
【請求項９】
前記第1および第2の差動入力部に電気的に接続されるミキサ回路と、前記第1および第2の差動出力部に電気的に接続される電力増幅器とをさらに備える、請求項1に記載の回路。
【請求項１０】
前記第1のトランジスタのDC動作点を設定するように構成される第1の電流源と、前記第2のトランジスタのDC動作点を設定するように構成される第2の電流源とをさらに備える、請求項1に記載の回路。
【請求項１１】
回路における方法であって、
差動段の第1および第2のトランジスタのそれぞれの制御端子において第1および第2の入力信号を受け取るステップと、
前記第1および第2のトランジスタのそれぞれの出力端子において第1および第2の出力信号を提供するステップと、
第1のバイアストランジスタを使用して前記第1のトランジスタをバイアスするステップと、
第2のバイアストランジスタを使用して前記第2のトランジスタをバイアスするステップと、
前記差動段のゲイン特性を向上させるために、前記第1のバイアストランジスタの相互コンダクタンスと、前記第2のバイアストランジスタの相互コンダクタンスとを低減するステップと
を備える、方法。
【請求項１２】
前記第1のバイアストランジスタの相互コンダクタンスを低減するステップが、前記第1のバイアストランジスタの出力端子と、前記第1のバイアストランジスタの制御端子との間にフィードバック信号を提供するステップを含む、請求項11に記載の方法。
【請求項１３】
容量性フィードバックネットワークを使用して前記フィードバック信号を生成するステップをさらに備える、請求項12に記載の方法。
【請求項１４】
前記第1のバイアストランジスタの相互コンダクタンスを低減するステップは、前記第1のバイアストランジスタの制御端子と出力端子との間に電気的に接続されるキャパシタを備えるフィードバックネットワークの間のフィードバック信号を提供するステップであって、前記第1のトランジスタのインピーダンスが倍数C/Cparだけ増加し、Cは前記キャパシタの容量であり、Cparは前記第1のトランジスタの寄生容量である、ステップを含む、請求項11に記載の方法。
【請求項１５】
前記キャパシタが可変キャパシタである、請求項14に記載の方法。
【請求項１６】
ミキサ回路から前記第1および第2の入力信号を受け取るステップと、電力増幅器に前記第1および第2の出力信号を提供するステップとをさらに備える、請求項11に記載の方法。
【請求項１７】
差動段の第1および第2のトランジスタのそれぞれの制御端子において第1および第2の入力信号を受け取るための手段と、
前記第1および第2のトランジスタのそれぞれの出力端子において第1および第2の出力信号を提供するための手段と、
第1のバイアストランジスタを使用して前記第1のトランジスタをバイアスするための手段と、
第2のバイアストランジスタを使用して前記第2のトランジスタをバイアスするための手段と、
前記差動段のゲイン特性を向上させるために、前記第1のバイアストランジスタの相互コンダクタンスを低減するための手段と、前記第2のバイアストランジスタの相互コンダクタンスとを低減するための手段と
を備える、回路。
【請求項１８】
前記第1のバイアストランジスタの相互コンダクタンスを前記低減するための手段が、前記第1のバイアストランジスタの出力端子と、前記第1のバイアストランジスタの制御端子との間にフィードバック信号を備える、請求項17に記載の回路。
【請求項１９】
前記第1のバイアストランジスタの相互コンダクタンスを前記低減するための手段が、容量性フィードバックネットワークを備える、請求項17に記載の回路。
【請求項２０】
前記第1のバイアストランジスタの相互コンダクタンスを前記低減するための手段が、前記第1のバイアストランジスタの制御端子と出力端子との間に電気的に接続されるキャパシタを備えるフィードバックネットワークを含み、前記第1のトランジスタのインピーダンスが倍数C/Cparだけ増加し、Cは前記キャパシタの容量であり、Cparは前記第1のトランジスタの寄生容量である、請求項17に記載の回路。
【請求項２１】
前記キャパシタが可変キャパシタである、請求項20に記載の回路。
【請求項２２】
第1および第2の入力信号を前記受け取るための手段に電気的に接続されるミキサ回路と、
第1および第2の出力信号を前記提供するための手段に電気的に接続される電力増幅器と
をさらに備える、請求項17に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、すべての目的のために内容全体が参照により本明細書に明白に組み込まれる、2015年9月17日に出願された米国特許出願第14/856,964号、および2015年7月30日出願されたインド特許出願第3920/CHE/2015号の利益を主張する。
【背景技術】
【０００２】
2つの入力信号の間の差動電圧を増幅するために、差動増幅器が使用される。いくつかの従来の設計は、限られた機能を提供する。たとえば、いくつかの差動増幅器設計は、限られた線形動作範囲を有する場合がある。その結果、狭い範囲の入力電圧を有する入力信号において、線形出力が達成可能であるにすぎない場合がある。様々なエンベロープを有する入力信号が、ピーク出力信号のクリッピングを引き起こす場合があり、これが非線形出力(ひずみ)をもたらす可能性がある。ひずみは、帯域外放射を作り出す場合があり、この帯域外放射が他の電子回路と干渉する場合がある。差動増幅器を備えるいくつかの構成要素における不整合は、線形性のエラーを作り出し、信号ゲインを低下させる可能性もある。
【発明の概要】
【課題を解決するための手段】
【０００３】
本開示の態様によれば、回路は、第1のトランジスタおよび第2のトランジスタを備える差動段を含んでもよい。本回路は、第1のトランジスタの制御端子に電気的に接続される出力端子を有する第1のバイアストランジスタと、第2のトランジスタの制御端子に電気的に接続される出力端子を有する第2のバイアストランジスタとをさらに含んでもよい。第1のフィードバックネットワークは、第1のバイアストランジスタの制御端子と出力端子との間に電気的に接続されてもよく、同様に、第2のフィードバックネットワークは、第2のバイアストランジスタの制御端子と出力端子との間に電気的に接続されてもよい。
【０００４】
いくつかの態様では、第1および第2のフィードバックネットワークは、第1および第2のバイアストランジスタのそれぞれの相互コンダクタンスを変える場合がある。いくつかの態様では、第1および第2のフィードバックネットワークは、第1および第2のバイアストランジスタのそれぞれの相互コンダクタンスを低減する場合がある。
【０００５】
いくつかの態様では、第1および第2のトランジスタは、第1および第2のトランジスタの出力端子が第1および第2のトランジスタのソース端子である、NPNトランジスタであってもよい。
【０００６】
いくつかの態様では、第1および第2のフィードバックネットワークは、各々、容量性フィードバック回路を含んでもよい。容量性フィードバック回路は、可変キャパシタを含んでもよい。
【０００７】
いくつかの態様では、第1のフィードバックネットワークは、第1のバイアストランジスタの寄生容量を含む場合があり、第2のフィードバックネットワークは、第2のバイアストランジスタの寄生容量を含む。
【０００８】
いくつかの態様では、第1のフィードバックネットワークは、第1のバイアストランジスタの制御端子と出力端子との間に電気的に接続されるキャパシタを含んでもよい。第1のトランジスタのインピーダンスは、倍数C/Cparだけ増加する場合があり、ここで、Cはキャパシタの容量であり、Cparは第1のトランジスタの寄生容量である。
【０００９】
いくつかの態様では、本回路は、第1および第2の差動入力部に電気的に接続されるミキサ回路と、第1および第2の差動出力部に電気的に接続される電力増幅器とをさらに備えてもよい。
【００１０】
いくつかの態様では、本回路は、第1のトランジスタのDC動作点を設定するための第1の電流源と、第2のトランジスタのDC動作点を設定するための第2の電流源とをさらに備えてもよい。
【００１１】
本開示の態様によれば、回路における方法は、差動段の第1および第2のトランジスタのそれぞれの制御端子において第1および第2の入力信号を受け取るステップと、第1および第2のトランジスタのそれぞれの出力端子において第1および第2の出力信号を提供するステップとを含んでもよい。本方法は、第1のバイアストランジスタを使用して第1のトランジスタをバイアスするステップと、第2のバイアストランジスタを使用して第2のトランジスタをバイアスするステップとをさらに含んでもよい。本方法は、差動段のゲイン特性を向上させるために、第1のバイアストランジスタの相互コンダクタンスと、第2のバイアストランジスタの相互コンダクタンスとを低減するステップをさらに含んでもよい。
【００１２】
いくつかの態様では、第1のバイアストランジスタの相互コンダクタンスを低減するステップは、第1のバイアストランジスタの出力端子と、第1のバイアストランジスタの制御端子との間にフィードバック信号を提供するステップを含んでもよい。
【００１３】
いくつかの態様では、本方法は、容量性フィードバックネットワークを使用してフィードバック信号を生成するステップをさらに含んでもよい。
【００１４】
いくつかの態様では、第1のバイアストランジスタの相互コンダクタンスを低減するステップは、第1のトランジスタのインピーダンスがある倍数だけ増加する、第1のバイアストランジスタの制御端子と出力端子との間に電気的に接続されるキャパシタを備えるフィードバック信号フィードバックネットワークを提供するC/Cparを含む場合があり、Cはキャパシタの容量であり、Cparは第1のトランジスタの寄生容量である。本キャパシタは、可変キャパシタであってもよい。
【００１５】
いくつかの態様では、本方法は、ミキサ回路から第1および第2の入力信号を受け取るステップと、電力増幅器に第1および第2の出力信号を提供するステップとをさらに備えてもよい。
【００１６】
本開示のいくつかの態様によれば、本回路は、差動段の第1および第2のトランジスタのそれぞれの制御端子において第1および第2の入力信号を受け取るための手段と、第1および第2のトランジスタのそれぞれの出力端子において第1および第2の出力信号を提供するための手段と、第1のバイアストランジスタを使用して第1のトランジスタをバイアスするための手段と、第2のバイアストランジスタを使用して第2のトランジスタをバイアスするための手段と、差動段のゲイン特性を向上させるために第1のバイアストランジスタの相互コンダクタンスおよび第2のバイアストランジスタの相互コンダクタンスを低減するための手段とを含んでもよい。
【００１７】
いくつかの態様では、第1のバイアストランジスタの相互コンダクタンスを低減するための手段は、第1のバイアストランジスタの出力端子と、第1のバイアストランジスタの制御端子との間にフィードバック信号を備える。
【００１８】
いくつかの態様では、第1のバイアストランジスタの相互コンダクタンスを低減するための手段は、容量性フィードバックネットワークを備えてもよい。
【００１９】
いくつかの態様では、第1のバイアストランジスタの相互コンダクタンスを低減するための手段は、第1のバイアストランジスタの制御端子と出力端子との間に電気的に接続されるキャパシタを備えるフィードバックネットワークを含んでもよく、第1のトランジスタのインピーダンスが倍数C/Cparだけ増加し、ここで、Cはキャパシタの容量であり、Cparは第1のトランジスタの寄生容量である。本キャパシタは、可変キャパシタであってもよい。
【００２０】
いくつかの態様では、本回路は、第1および第2の入力信号を受け取るための手段に電気的に接続されるミキサ回路と、第1および第2の出力信号を提供するための手段に電気的に接続される電力増幅器とをさらに備えてもよい。
【００２１】
以下の詳細な説明および添付図面は、本開示の性質および利点のより十分な理解を提供する。
【００２２】
以下の議論および特に図面に関して、示される詳細が、例示的な議論のための例を表し、本開示の原理および概念的態様の説明を提供するために提示されることが強調される。この点に関して、本開示の基本的な理解のために必要であるものを超える実施態様の詳細を示すための試みはなされていない。以下の議論は、図面に関連して、本開示による実施形態がどのようにして実践される場合があるのかを当業者に明白にする。
【図面の簡単な説明】
【００２３】
【図１Ａ】本開示による差動増幅器のユースケースを示す図である。
【図１Ｂ】本開示による差動増幅器のユースケースを示す図である。
【図１Ｃ】本開示による差動増幅器のユースケースを示す図である。
【図２】差動増幅器の設計を示す図である。
【図３】本開示のいくつかの態様による差動増幅器の設計を示す図である。
【図３Ａ】本開示のいくつかの態様による差動増幅器の設計を示す図である。
【図４】本開示のさらなる態様による差動増幅器の設計を示す図である。
【図４Ａ】本開示のさらなる態様による差動増幅器の設計を示す図である。
【図５】本開示のまたさらなる態様による差動増幅器の設計を示す図である。
【図５Ａ】本開示のまたさらなる態様による差動増幅器の設計を示す図である。
【発明を実施するための形態】
【００２４】
以下の説明において、本開示の完全な理解を可能にするために、説明を目的として数多くの例および具体的な詳細が記載される。しかしながら、特許請求の範囲に示されている本開示は、単独で、または以下で説明する他の特徴と組み合わせて、これらの例における特徴の一部または全部を含んでもよいこと、また、本明細書で説明する特徴および概念の変更形態および均等物をさらに含んでもよいことが当業者には明らかであろう。
【００２５】
図1Aは、本開示による差動増幅器100を組み込む場合がある電子モジュール10の一例を示す。いくつかの実施形態では、電子モジュール10は、差動増幅器100を含む様々な回路および構成要素を含むスマートフォン、コンピュータタブレットなどの電子デバイスであってもよい。他の実施形態では、電子モジュール10は、電子デバイスを備える回路または構成要素を表す場合がある。単なる例として、電子デバイス10は、差動増幅器100を使用する無線周波数(RF)回路(たとえば、トランシーバチップ)であってもよい。別の例として、電子モジュール10は、差動増幅器100などを含む自動ゲイン制御回路であってもよい。
【００２６】
図1Bは、差動増幅器100について説明するために使用される、いくつかの命名規則を示す。いくつかの実施形態では、差動増幅器100は、完全差動増幅器であってもよい。本開示は、完全差動増幅器構成について説明する。しかしながら、本開示がシングルエンド出力差動増幅器構成に適用可能である場合があることが、続く議論から了解されよう。図1Bとともに続けると、いくつかの実施形態では、(完全)差動増幅器100は、差動入力部In1およびIn2、ならびに差動出力部Out1およびOut2を含む場合がある。
【００２７】
差動入力部In1、In2は、電流源によって表される電子モジュール10内の回路12に接続されてもよい。回路12は、差動増幅器100に入力電圧Vin1、Vin2および入力電流Iin_sigを提供してもよい。差動出力Out1、Out2は、電子モジュール10内の回路Rloadに接続されてもよい。差動出力Out1、Out2は、Rloadに電流Iout_sigを供給する場合がある。
【００２８】
図1Cは、差動増幅器100が使用される場合がある回路の例示的な例を示す。単なる例として、差動増幅器100は、トランシーバ回路内に(たとえば、電子モジュール10内に)使用される場合がある。たとえば、トランシーバ回路のレシーバ部分内のRFミキサ14は、差動増幅器100によって増幅されるダウンコンバート信号を出力する場合がある。差動増幅器100の出力は、電子モジュール10内のさらに上流で使用することができる信号を生成するように電力増幅器16を駆動してもよい。
【００２９】
図2は、差動増幅器200の典型的な設計を示す。差動増幅器200は、トランジスタM3、M4を備える差動段を含んでもよい。差動入力部In1、In2は、それぞれのトランジスタM3、M4に、具体的にはM3、M4のゲートG(制御端子)に電気的に接続されてもよい。差動出力Out1、Out2は、トランジスタM3、M4のそれぞれのドレインD(出力端子)に電気的に接続されてもよい。トランジスタの端子の指定は、図2に示す挿入図において特定される。
【００３０】
差動増幅器200は、トランジスタM3をバイアスするためにM3のゲートGに接続されるバイアストランジスタM1を含む場合がある。トランジスタM3のゲートに接続される電流源202は、M3のDC動作点を設定するためにバイアストランジスタM1を通るDCバイアス電流Iin1を提供する場合がある。同様に、差動増幅器200は、M4のゲートGに接続されるバイアストランジスタM2を含む場合がある。トランジスタM2のゲートに接続される電流源204は、M4のDC動作点を設定するためにバイアストランジスタM2を通るDCバイアス電流Iin2を提供する場合がある。
【００３１】
差動増幅器200は、トランジスタM3、M4のそれぞれのゲートGに接続される電流源212、214を含む場合がある。電流源212、214は、差動増幅器200のゲインを効果的に増加させるために、ブリード電流と呼ばれることがある電流を提供する場合がある。以下で説明するように、ブリード電流Ibleed1、Ibleed2は、バイアストランジスタM1、M2の相互コンダクタンスgm1、gm2を効果的に低減し、したがって、差動増幅器200のゲインを増加させることができる。
【００３２】
たとえば非反転側の差動増幅器200のゲインは、以下により表現される場合がある。差動増幅器200の反転側に同様の分析が適用される場合がある。
Iout1_sig = Iout1 - Iout_sig/2,
Iout1 = gm3/gm1 × Iin1,
Iout1_sig = gm3/gm1 × Im1,
Im1 = Iin1 - Ibleed1 + Iin_sig/2,                                  式1
ここで、Iout1_sigはOut1端子における出力電流であり、
Iout1はOut1端子における静止出力電流であり、
Iout_sigは出力信号電流(図1B)であり、
Iin_sigは入力信号電流(図1B)であり、
Im1はM1を通る電流であり、
Iin1はDCバイアス電流(電流源202)であり、
Ibleed1はブリード電流(電流源212)であり、
gm1はM1の相互コンダクタンスであり、
gm3はM3の相互コンダクタンスである。
【００３３】
M1を通る所与のDCバイアス電流Iin1および入力In1における入力電流の所与のスイングIin_sig/2に対するバイアストランジスタM1の挙動を考察されたい。上述のように、バイアストランジスタM1を通るDCバイアス電流は、Iin1である。Iin1が1mAに設定され、Iin_sig/2の信号ピークが1mAであると仮定されたい。バイアストランジスタM1を通る電流Im1は、Iin1+Iin_sig/2=2mAからIin1-Iin_sig/2=0mAまでスイングする。Im1のこの範囲がバイアストランジスタM1の線形動作範囲内にあると仮定されたい。
【００３４】
たとえば、差動増幅器200の非反転側のゲインを増加させるために、上記の式1は、これがバイアストランジスタM1の相互コンダクタンスgm1を減少させることによって達成される場合があることを示す。これは、従来、電流源212からのブリード電流Ibleed1を使用することによって達成することができる。バイアストランジスタM1の典型的な小型信号デバイスモデルでは、相互コンダクタンスgm1は、バイアストランジスタM1を通るDCバイアス電流にほぼ比例する。Ibleed1を導入することによって、バイアストランジスタM1を通るDCバイアス電流は、量(Iin1-Ibleed1)だけ低減することができる。したがって、バイアストランジスタM1の相互コンダクタンスgm1は、倍数(Iin1-Ibleed1)/Iin1だけ低減することができる。
【００３５】
Ibleed1が0.5Iin1である場合のバイアストランジスタM1の挙動を考察されたい。バイアストランジスタM1を通るDCバイアス電流は0.5Iin1になり、これは、相互コンダクタンスgm1を(ブリード電流Ibleed1を有しないときと比較して)0.5倍だけ低減し、したがって、増幅器200のゲインを2倍だけ増加させる。しかしながら、相互コンダクタンスgm1を低減するために、バイアストランジスタM1を通るDCバイアス電流を低減することによって、バイアストランジスタM1のDC動作点がシフトする。したがって、1mAの入力電流Iin_sig/2に関する同じ信号ピークがあるとすれば、バイアストランジスタM1を通る電流Im1は、0.5Iin1+Iin_sig/2=1.5mAから0.5Iin1-Iin_sig/2=-0.5mAまでスイングする。バイアストランジスタM1が負の方向に電流を導通しないので、差動増幅器200は、入力信号の一部分の間に信号クリッピングまたは何らかのひずみを示す場合がある。差動増幅器200の反転側において、同様の分析および結論に達する場合がある。
【００３６】
相互コンダクタンスgm1を低減するためにDC動作点をシフトすることは、同じ入力電流Iin_sig/2に対するバイアストランジスタM1の応答に影響を及ぼし、比較的ゲインではひずみを示さなかったが、比較的高いゲインではひずみを示す。様々なエンベロープを有する信号では、(非反転側で)比較的高いゲインを実現するために電流源202から電流を抜き取ることによってバイアストランジスタM1のDC動作点を変化させることは、クリッピングのリスクを招く可能性があり、このことは、差動増幅器200の線形性を低下させる可能性があり、帯域外放射を作り出す可能性がある。さらに、電流源Ibleed1の使用は、差動増幅器200にさらなるノイズをもたらす場合がある。さらに、電流源Iin1と電流源Ibleed1との間の不整合は、信号ゲインおよび線形性におけるエラーをさらにもたらす可能性がある。差動増幅器200の反転側において、同様の結論に達する場合がある。
【００３７】
図3は、本開示による差動増幅器300を示す。差動増幅器300は、トランジスタM3、M4を備える差動段を含んでもよい。差動段は、第1および第2の入力信号を受け取るための手段を含んでもよい。いくつかの実施形態では、たとえば、差動段は、それぞれのトランジスタM3、M4に、具体的にはM3、M4のゲートG(制御端子)に電気的に接続される差動入力部In1、In2を含んでもよい。差動段は、第1および第2の出力信号を提供するための手段を含んでもよい。いくつかの実施形態では、たとえば、差動段は、トランジスタM3、M4のそれぞれのドレインD(出力端子)に電気的に接続される差動出力Out1、Out2を含んでもよい。トランジスタの端子の指定は、図3に示す挿入図において特定される。
【００３８】
差動増幅器300は、トランジスタM3をバイアスするための手段を含んでもよい。いくつかの実施形態では、たとえば、差動増幅器300は、トランジスタM3をバイアスするためにM3のゲートGに接続されるバイアストランジスタM1を含んでもよい。トランジスタM3のゲートに接続される電流源302は、M3のDC動作点を設定するためにバイアストランジスタM1を通るDCバイアス電流Iin1を提供する場合がある。同様に、差動増幅器300は、トランジスタM4をバイアスするための手段を含んでもよい。いくつかの実施形態では、たとえば、差動増幅器300は、M4のゲートGに接続されるバイアストランジスタM2を含む場合がある。トランジスタM2のゲートに接続される電流源304は、M4のDC動作点を設定するためにバイアストランジスタM2を通るDCバイアス電流Iin2を提供する場合がある。
【００３９】
本開示によれば、差動増幅器300は、バイアストランジスタM1の相互コンダクタンスを低減するための手段を含んでもよい。いくつかの実施形態では、たとえば、差動増幅器300は、バイアストランジスタM1のソースSとゲートGとの間にフィードバック信号(経路)312aを提供するために、非反転側に、バイアストランジスタM1に電気的に接続される容量性フィードバックネットワーク312を含んでもよい。いくつかの実施形態では、たとえば、容量性フィードバックネットワーク312は、バイアストランジスタM1のソースSとゲートGとの間に電気的に接続されるキャパシタCを含む場合がある。容量性フィードバックネットワーク312は、バイアストランジスタM1の寄生容量Cparを含む場合がある。いくつかの実施形態では、寄生容量Cparは、バイアストランジスタM1のゲート容量によってモデル化される場合がある。
【００４０】
本開示によれば、差動増幅器300は、バイアストランジスタM2の相互コンダクタンスを低減するための手段をさらに含んでもよい。いくつかの実施形態では、たとえば、差動増幅器300は、バイアストランジスタM2のソースSとゲートGとの間にフィードバック信号(経路)314aを提供するために、反転側に、バイアストランジスタM2に電気的に接続される容量性フィードバックネットワーク314をさらに含んでもよい。いくつかの実施形態では、たとえば、容量性フィードバックネットワーク314は、バイアストランジスタM2のソースSとゲートGとの間に電気的に接続されるフィードバックキャパシタCを含む場合がある。容量性フィードバックネットワーク314はまた、バイアストランジスタM2の寄生容量を表す寄生容量Cparを含む場合がある。
【００４１】
バイアストランジスタM1の回路分析は、M1およびフィードバックネットワーク312によって定義された回路内のフィードバック信号312aが、以下によって表すことができる実効相互コンダクタンスgm1'をもたらすことを明らかにする。同様の分析が、バイアストランジスタM2およびフィードバック信号314aに当てはまる。
gm1' = Cpar/C×gm1,                                    式2
ここで、gm1'は実効相互コンダクタンスであり、
gm1はM1の相互コンダクタンスであり、
CparはM1のすべての寄生容量を表し、
CはフィードバックキャパシタCの容量である。
式2はまた、バイアストランジスタM1の実効相互コンダクタンスを定義する。具体的には、フィードバックネットワーク312は、バイアストランジスタM1の相互コンダクタンスを低減することができる。別の言い方をすれば、フィードバックネットワーク312は、バイアストランジスタM1の抵抗値を増加させることができる。
【００４２】
バイアストランジスタM1の実効相互コンダクタンスgm1'が、フィードバックネットワーク312を備えるフィードバック要素の関数にすぎないことに留意されたい。図2に示した差動増幅器200とは異なり、バイアストランジスタM1の実効相互コンダクタンスgm1'は、電流源202から電流を抜き取る必要なしに設定することができる。したがって、実効相互コンダクタンスgm1'は、バイアストランジスタM1を通るDCバイアス電流に影響を及ぼすことなくフィードバックキャパシタCの容量のみに基づいて設定することができる。ゲイン性能を改善しながら、同時に、図2に示した設計と比較してさらなるノイズおよび寄生を回避するために、実効相互コンダクタンスgm1'を小さくすることができる。図2に示した設計と比較して、クリッピングおよび他の非線形効果が低減される場合がある。
【００４３】
gm1の実効相互コンダクタンスgm1'を式1に代入すると、
【数１】
2018522491.tif 000003
が得られる。
ここで、Iout1_sigはOut1端子における出力電流であり、
Iout1はOut1端子における静止出力電流であり、
Iout_sigは出力信号電流(図1B)であり、
Iin_sigは入力信号電流(図1B)であり、
Im1はM1を通る電流であり、
Iin1はDCバイアス電流(電流源202)であり、
gm1はM1の相互コンダクタンスであり、
gm3はM3の相互コンダクタンスである。
フィードバックキャパシタCが、倍数C/Cparだけゲインを増加させることができることが式3においてわかる。ここで、バイアストランジスタM1を通るDCバイアス電流を変化させることなくゲインが増加してきたこと、言い換えれば、ブリード電流Ibleed1が必要でないことに留意されたい。したがって、図2の差動増幅器200と比較して、ひずみ効果なしに、またはひずみ効果を最小限まで低減させて、差動増幅器300のゲイン特性を向上させることができる。
【００４４】
図3に示す差動増幅器300の特定の実施形態では、トランジスタM1、M2、M3、M4は、N型デバイスである。いくつかの実施形態では、たとえば、トランジスタM1、M2、M3、M4は、バイポーラNPNデバイスであってもよい。他の実施形態では、たとえば、トランジスタM1、M2、M3、M4は、NチャネルFET、NチャネルMOSFETなどであってもよい。当業者は、他の実施形態では、トランジスタM1、M2、M3、M4が、P型デバイス、たとえば、バイポーラPNPデバイス、Pチャネルデバイス(たとえば、FET、MOSFET)などであってもよいことを了解されよう。図3Aは、たとえば、PMOSデバイスM5、M6、M7、M8を使用する差動増幅器300'の一実施形態を示す。図3Aに現れる図3で紹介された要素は、同じ参照番号で参照される場合がある。
【００４５】
図4は、本開示による差動増幅器400を示す。図4に現れる図3で紹介された要素は、同じ参照番号で参照される場合がある。いくつかの実施形態によれば、差動増幅器400は、バイアストランジスタM1のソースSとゲートGとの間にフィードバック経路412aを提供するために、非反転側に、バイアストランジスタM1に電気的に接続される容量性フィードバックネットワーク412を含んでもよい。いくつかの実施形態では、たとえば、容量性フィードバックネットワーク412は、バイアストランジスタM1のソースSとゲートGとの間に電気的に接続される可変フィードバックキャパシタCvarを含む場合がある。容量性フィードバックネットワーク412は、バイアストランジスタM1の寄生容量Cparを含む場合がある。いくつかの実施形態では、寄生容量Cparは、バイアストランジスタM1のゲート容量によってモデル化される場合がある。
【００４６】
いくつかの実施形態では、差動増幅器400は、バイアストランジスタM2のソースSとゲートGとの間にフィードバック経路414aを提供するために、反転側に、バイアストランジスタM2に電気的に接続される容量性フィードバックネットワーク414をさらに含んでもよい。いくつかの実施形態では、たとえば、容量性フィードバックネットワーク414は、バイアストランジスタM2のソースSとゲートGとの間に電気的に接続される可変フィードバックキャパシタCを含む場合がある。容量性フィードバックネットワーク414は、バイアストランジスタM2の寄生容量を表す寄生容量Cparを含む場合がある。
【００４７】
各々の容量性フィードバックネットワーク412、414における可変フィードバックキャパシタCvarの容量は、それぞれの制御信号422、424によって設定される場合がある。いくつかの実施形態では、たとえば、Cvarは、たとえば、制御信号422、424にアクセスすることができるインターフェース(図示せず)を介して製造中に設定される場合がある。他の実施形態では、差動増幅器400の動作中にリアルタイムでCvarの値を設定することができる論理(図示せず)が提供される場合がある。
【００４８】
差動増幅器400は、図3の差動増幅器300に関して上記で説明したものと同様に分析されてもよい。容量性フィードバックネットワーク412、414によってそれぞれ提供されるフィードバック経路412a、414aは、図2に示すブリード電流を提供する必要なしに差動増幅器400のゲインを効果的に増加させることができる。したがって、差動増幅器400は、ひずみ効果なしに、またはひずみ効果を最小限まで十分に低減させて、ゲインの増加を実現することができる。
【００４９】
図4に示す差動増幅器400の特定の実施形態では、トランジスタM1、M2、M3、M4は、N型デバイスである。いくつかの実施形態では、たとえば、トランジスタM1、M2、M3、M4は、バイポーラNPNデバイスであってもよい。他の実施形態では、たとえば、トランジスタM1、M2、M3、M4は、NチャネルFET、NチャネルMOSFETなどであってもよい。当業者は、他の実施形態では、トランジスタM1、M2、M3、M4が、P型デバイス、たとえば、バイポーラPNPデバイス、Pチャネルデバイス(たとえば、FET、MOSFET)などであってもよいことを了解されよう。図4Aは、たとえば、PMOSデバイスM5、M6、M7、M8を使用する差動増幅器400'の一実施形態を示す。図4Aに現れる図3および図4で紹介された要素は、同じ参照番号で参照される場合がある。
【００５０】
図5は、本開示による差動増幅器500を示す。図5に現れる図3および図4で紹介された要素は、同じ参照番号で参照される場合がある。いくつかの実施形態によれば、差動増幅器500は、バイアストランジスタM1のソースSとゲートGとの間にフィードバック経路512aを作り出す、バイアストランジスタM1に電気的に接続されるフィードバックネットワーク512を含んでもよい。いくつかの実施形態では、たとえば、フィードバックネットワーク512は、バイアストランジスタM1のソースSとゲートGとの間に電気的に接続されるリアクタンス要素522、524の適切なネットワークを含む場合がある。フィードバックネットワーク512は、フィードバックゲインGfb1によって特徴づけられる場合がある。いくつかの実施形態では、フィードバック要素522、524は、リアクタンス要素(たとえば、容量性、誘導性)であってもよい。他の実施形態では、フィードバック要素522、524は、抵抗性要素であってもよく、さらに他の実施形態では、フィードバック要素522、524は、リアクタンス要素と抵抗性要素との組合せであってもよい。
【００５１】
差動増幅器500は、反転側で、バイアストランジスタM2のソースSとゲートGとの間にフィードバック経路514aを作り出す、バイアストランジスタM2に電気的に接続されるフィードバックネットワーク514をさらに含んでもよい。いくつかの実施形態では、たとえば、フィードバックネットワーク514は、バイアストランジスタM2のソースSとゲートGとの間に電気的に接続されるフィードバック要素542、544の適切なネットワークを含む場合がある。フィードバックネットワーク514は、フィードバックゲインGfb2によって特徴づけられる場合がある。様々な実施形態では、フィードバック要素542、544は、リアクタンス要素(たとえば、容量性、誘導性)、抵抗性要素、またはリアクタンス要素と抵抗性要素との組合せを備えてもよい。
【００５２】
図3および図4に示した差動増幅器の実施形態が、差動増幅器500のより一般的な形態の具体的な例を表すことを了解することができる。差動増幅器500のたとえば非反転側のゲインが、次のように表される場合がある。
【数２】
2018522491.tif 000004
ここで、Gfb1はフィードバックネットワーク512のフィードバックゲインであり、
Iout1_sigはOut1端子における出力電流であり、
Iout1はOut1端子における静止出力電流であり、
Iin_sigは入力信号電流(図1B)であり、
Im1はM1を通る電流であり、
Iin1はDCバイアス電流(電流源202)であり、
gm1はM1の相互コンダクタンスであり、
gm3はM3の相互コンダクタンスである。
【００５３】
図5に示す差動増幅器500の特定の実施形態では、トランジスタM1、M2、M3、M4は、N型デバイスである。いくつかの実施形態では、たとえば、トランジスタM1、M2、M3、M4は、バイポーラNPNデバイスであってもよい。他の実施形態では、たとえば、トランジスタM1、M2、M3、M4は、NチャネルFET、NチャネルMOSFETなどであってもよい。当業者は、他の実施形態では、トランジスタM1、M2、M3、M4が、P型デバイス、たとえば、バイポーラPNPデバイス、Pチャネルデバイス(たとえば、FET、MOSFET)などであってもよいことを了解されよう。図5Aは、たとえば、PMOSデバイスM5、M6、M7、M8を使用する差動増幅器500'の一実施形態を示す。図5Aに現れる図3〜図5で紹介された要素は、同じ参照番号で参照される場合がある。
【００５４】
本開示による差動増幅器(たとえば、図3の300)の利点は、その動的な性能を損なうことなく増幅器のゲイン性能を向上させることができることを含む。その回路設計は、かなり簡単である。M1およびM2において、さらなるノイズまたは寄生がまったくもたらされない。本開示による差動増幅器は、無線周波数トランシーバ用途に適する場合がある。低減された放射は、そのような増幅器を、セルラー通信用途に適するようにし、たとえば、ロングタームエボリューション(LTE)標準などのいくつかの業界標準は、低放射要件を有する。本開示による差動増幅器は、放射のリスクを増大させることなくゲイン性能の向上を提供することができる。
【００５５】
上記の説明は、特定の実施形態の態様がどのように実装される場合があるかの例とともに、本開示の様々な実施形態を示す。上記の例は、それらの実施形態しかないと見なされるべきでなく、以下の特許請求の範囲によって規定される特定の実施形態の融通性および利点を示すために提示されている。上記の開示および以下の特許請求の範囲に基づいて、特許請求の範囲によって規定される本開示の範囲から逸脱することなく、他の構成、実施形態、実装形態、および均等物が採用されてもよい。
【符号の説明】
【００５６】
10  電子モジュール
12  回路
14  RFミキサ
16  電力増幅器
100  差動増幅器
200  差動増幅器
202  電流源
204  電流源
212  電流源
214  電流源
300  差動増幅器
300'  差動増幅器
302  電流源
304  電流源
312  容量性フィードバックネットワーク
312a  フィードバック信号
314  容量性フィードバックネットワーク
314a  フィードバック信号
400  差動増幅器
400'  差動増幅器
412  容量性フィードバックネットワーク
412a  フィードバック経路
414  容量性フィードバックネットワーク
414a  フィードバック経路
422  制御信号
424  制御信号
500  差動増幅器
500'  差動増幅器
512  フィードバックネットワーク
512a  フィードバック経路
514  フィードバックネットワーク
514a  フィードバック経路
522  リアクタンス要素、フィードバック要素
524  リアクタンス要素、フィードバック要素
542  フィードバック要素
544  フィードバック要素
【図１Ａ】
2018522491.tif 000005
【図１Ｂ】
2018522491.tif 000006
【図１Ｃ】
2018522491.tif 000007
【図２】
2018522491.tif 000008
【図３】
2018522491.tif 000009
【図３Ａ】
2018522491.tif 000010
【図４】
2018522491.tif 000011
【図４Ａ】
2018522491.tif 000012
【図５】
2018522491.tif 000013
【図５Ａ】
2018522491.tif 000014
【国際調査報告】
2018522491.tif 000015
2018522491.tif 000016