(57)【要約】  複数の電圧領域のためのレギュレートされた電圧を供給するための低ドロップアウト（ＬＤＯ）レギュレータが本明細書において説明される。１つの実施形態において、電圧レギュレータは、複数のパストランジスタを備え、複数のパストランジスタの各々は、入力供給レールと複数のレギュレータ出力のそれぞれ１つとの間に結合されている。電圧レギュレータは、また、平均フィードバック電圧を生成するために複数のフィードバック電圧を平均化するように構成された複数の平均化レジスタを備え、ここにおいて、複数のフィードバック電圧の各々は、複数のレギュレータ出力のそれぞれ１つ（charge）に対して電圧フィードバックを供給する。電圧レギュラーは、さらに、平均フィードバック電圧に結合された第１の入力と、基準電圧に結合された第２の入力とを有する増幅器を備え、ここにおいて、増幅器は、基準電圧と平均フィードバック電圧との間の差を低減させる方向に複数のパストランジスタを駆動するように構成される。
2018523880.tif 000002
【特許請求の範囲】
【請求項１】
電圧レギュレータであって、
複数のパストランジスタであって、前記複数のパストランジスタの各々が、入力供給レールと複数のレギュレータ出力のそれぞれ１つとの間に結合されている、複数のパストランジスタと、
平均フィードバック電圧を生成するために複数のフィードバック電圧を平均化するように構成された複数の平均化レジスタと、ここにおいて、前記複数のフィードバック電圧の各々は、前記複数のレギュレータ出力のそれぞれ１つに対して電圧フィードバックを供給する、
前記平均フィードバック電圧に結合された第１の入力と、基準電圧に結合された第２の入力とを有する増幅器と、ここにおいて、前記増幅器は、前記基準電圧と前記平均フィードバック電圧との間の差を低減させる方向に前記複数のパストランジスタを駆動するように構成される、
を備える、電圧レギュレータ。
【請求項２】
複数の分圧器をさらに備え、ここにおいて、前記分圧器の各々は、前記複数のレギュレータ出力のそれぞれ１つの電圧をそれぞれの分圧された電圧へと分圧するように構成され、前記複数のフィードバック電圧の各々は、前記分圧された電圧のそれぞれ１つに対応する、請求項１に記載の電圧レギュレータ。
【請求項３】
前記複数の分圧器のうちの少なくとも１つに結合された少なくとも１つのフィードバックキャパシタをさらに備える、請求項２に記載の電圧レギュレータ。
【請求項４】
前記複数の分圧器の各々は、直列に結合された２つのレジスタを備え、前記複数の分圧器の各々の前記分圧された電圧は、それぞれの前記レジスタ間に位置するノードによって供給される、請求項２に記載の電圧レギュレータ。
【請求項５】
複数の分圧器スイッチをさらに備え、ここにおいて、前記複数の分圧器スイッチの各々は、制御器からのそれぞれの制御信号に基づいて、前記複数の分圧器のそれぞれ１つをグラウンドに選択的に結合するように構成される、請求項２に記載の電圧レギュレータ。
【請求項６】
前記平均化レジスタの共通ノードとグラウンドとの間に結合されたキャパシタをさらに備える、請求項１に記載の電圧レギュレータ。
【請求項７】
前記パストランジスタの各々は、入力供給レールに結合されたソースと、前記複数のレギュレータ出力の前記それぞれ１つに結合されたドレインとを有するｐ型金属酸化膜半導体（ＰＭＯＳ）トランジスタを備える、請求項１に記載の電圧レギュレータ。
【請求項８】
前記増幅器は、前記パストランジスタのゲートを駆動するように構成される、請求項７に記載の電圧レギュレータ。
【請求項９】
複数のゲートスイッチをさらに備え、ここにおいて、前記複数のゲートスイッチの各々は、前記入力供給レールと前記複数のパストランジスタのそれぞれ１つのトランジスタのゲートとの間に結合されている、請求項１に記載の電圧レギュレータ。
【請求項１０】
複数のゲートスイッチをさらに備え、ここにおいて、前記複数のゲートスイッチの各々は、前記増幅器の出力と前記複数のパストランジスタのそれぞれ１つのトランジスタのゲートとの間に結合されている、請求項１に記載の電圧レギュレータ。
【請求項１１】
複数のフィードバックスイッチをさらに備え、ここにおいて、前記複数のフィードバックスイッチの各々は、制御器からのそれぞれの制御信号に基づいて、前記複数のフィードバック電圧のそれぞれ１つが前記平均フィードバック電圧をもたらすかどうかを制御するように構成される、請求項１に記載の電圧レギュレータ。
【請求項１２】
前記複数の平均化レジスタのうちの少なくとも１つは、前記複数の平均化レジスタのうちの別の１つのトランジスタの抵抗とは異なる抵抗を有する、請求項１に記載の電圧レギュレータ。
【請求項１３】
電圧レギュレーションのための方法であって、
それぞれのパストランジスタを使用して入力供給電圧から複数の出力電圧を供給することと、
平均フィードバック電圧を生成するために複数のフィードバック電圧を平均化することと、ここにおいて、前記複数のフィードバック電圧の各々は、前記複数の出力電圧のそれぞれ１つに対してフィードバックを供給する、
前記平均フィードバック電圧を基準電圧と比較することと、
前記基準電圧と前記平均フィードバック電圧との間の差を低減させる方向に前記パストランジスタを駆動することと
を備える、方法。
【請求項１４】
それぞれの分圧器を使用して前記出力電圧の前記それぞれ１つを駆動することによって前記複数のフィードバック電圧の各々を生成することをさらに備える、請求項１３に記載の方法。
【請求項１５】
１つまたは複数のフィードバックキャパシタを使用して前記フィードバック電圧のうちの１つまたは複数に対する過渡ノイズを減衰させることをさらに備える、請求項１３に記載の方法。
【請求項１６】
フィードバックキャパシタを使用して前記平均フィードバック電圧に対する過渡ノイズを減衰させることをさらに備える、請求項１３に記載の方法。
【請求項１７】
１つまたは複数のゲートレジスタを使用して前記パストランジスタのうちの１つまたは複数のトランジスタのゲート容量性負荷を実質的にマスクすることをさらに備える、請求項１３に記載の方法。
【請求項１８】
前記出力電圧の前記それぞれ１つに対応する電圧領域がディセーブルにされると、前記複数のフィードバック電圧のうちの１つが前記平均フィードバック電圧をもたらすことを防ぐことをさらに備える、請求項１３に記載の方法。
【請求項１９】
前記複数のフィードバック電圧を平均化することは、前記複数のフィードバック電圧のうちの少なくとも１つに、前記複数のフィードバック電圧のうちの別の１つよりも多く重み付けることを備える、請求項１３に記載の方法。
【請求項２０】
電圧レギュレーションのための装置であって、
入力供給電圧から複数の出力電圧を供給するための手段と、
平均フィードバック電圧を生成するために複数のフィードバック電圧を平均化するための手段と、ここにおいて、前記複数のフィードバック電圧の各々は、前記複数の出力電圧のそれぞれ１つに対してフィードバックを供給する、
前記平均フィードバック電圧を基準電圧と比較するための手段と、
前記基準電圧と前記平均フィードバック電圧との間の差を低減させる方向に、前記複数の出力電圧を供給するための前記手段を駆動するための手段と
を備える、装置。
【請求項２１】
前記出力電圧の前記それぞれ１つを駆動することによって前記複数のフィードバック電圧の各々を生成するための手段をさらに備える、請求項２０に記載の装置。
【請求項２２】
前記フィードバック電圧のうちの１つまたは複数に対する過渡ノイズを減衰させるための手段をさらに備える、請求項２０に記載の装置。
【請求項２３】
前記平均フィードバック電圧に対する過渡ノイズを減衰させるための手段をさらに備える、請求項２０に記載の装置。
【請求項２４】
駆動するための前記手段から、前記複数の出力電圧を供給するための前記手段の容量性負荷を実質的にマスクするための手段をさらに備える、請求項２０に記載の装置。
【請求項２５】
前記出力電圧の前記それぞれ１つに対応する電圧領域がディセーブルにされると、前記複数のフィードバック電圧のうちの１つが前記平均フィードバック電圧をもたらすことを防ぐための手段をさらに備える、請求項２０に記載の装置。
【請求項２６】
前記複数のフィードバック電圧を平均化するための前記手段は、前記複数のフィードバック電圧のうちの少なくとも１つに、前記複数のフィードバック電圧のうちの別の１つよりも多く重み付ける、請求項２０に記載の装置。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
[0001]  本願は、２０１５年８月２１日に米国特許商標庁に出願された特許出願第１４／８３１，８７４号の優先権および利益を主張し、そのコンテンツ全体は、参照によって本明細書に組み込まれている。
【技術分野】
【０００２】
[0002]  本開示の態様は、概して、電圧レギュレータ（voltage regulators）に関し、より具体的には、複数の電圧領域（multiple voltage domains）のための１つの低ドロップアウト（ＬＤＯ：low-dropout）レギュレータに関する。
【背景技術】
【０００３】
[0003]  電圧レギュレータは、システム内の回路に電力供給する（power）ためのレギュレートされた電圧（regulated voltages）を供給するために、様々なシステムにおいて使用される。一般に使用される電圧レギュレータは、低ドロップアウト（ＬＤＯ）レギュレータである。ＬＤＯレギュレータは、ノイズのある（noisy）入力供給電圧（input supply voltage）から回路に電力供給するための安定したレギュレートされた電圧を供給するために使用され得る。ＬＤＯレギュレータは、典型的には、安定した基準電圧（reference voltage）に基づいてほぼ一定の出力電圧を維持するために、フィードバックループ（feedback loop）において結合されたパストランジスタ（pass transistor）と増幅器とを備える。
【発明の概要】
【０００４】
[0004]  以下に、１つまたは複数の実施形態の基本的な理解を提供するために、そのような実施形態の簡略化された概要を提示する。この概要は、企図されるすべての実施形態の広範な概観ではなく、また、すべての実施形態の主要または重要な要素を特定することも、任意またはすべての実施形態の範囲を定めることも意図されていない。その唯一の目的は、後に提示されるより詳細な説明への前置きとして、簡略化された形式で１つまたは複数の実施形態のいくつかの概念を提示することである。
【０００５】
[0005]  ある態様によると、電圧レギュレータが本明細書において説明される。前記電圧レギュレータは、複数のパストランジスタを備え、前記複数のパストランジスタの各々は、入力供給レール（input supply rail）と複数のレギュレータ出力のそれぞれ１つとの間に結合されている。前記電圧レギュレータは、また、平均フィードバック電圧（average feedback voltage）を生成するために複数のフィードバック電圧を平均化するように構成された複数の平均化レジスタ（averaging resistors）を備え、ここにおいて、前記複数のフィードバック電圧の各々は、前記複数のレギュレータ出力のそれぞれ１つに対して電圧フィードバック（voltage feedback）を供給する。前記電圧レギュレータは、さらに、前記平均フィードバック電圧に結合された第１の入力と、基準電圧に結合された第２の入力とを有する増幅器を備え、ここにおいて、前記増幅器は、前記基準電圧と前記平均フィードバック電圧との間の差を低減させる方向に前記複数のパストランジスタを駆動するように構成される。
【０００６】
[0006]  第２の態様は、電圧レギュレーションのための方法に関する。前記方法は、それぞれのパストランジスタを使用して入力供給電圧から複数の出力電圧を供給することを備える。前記方法は、また、平均フィードバック電圧を生成するために複数のフィードバック電圧を平均化することを備え、ここにおいて、前記複数のフィードバック電圧の各々は、前記複数の出力電圧のそれぞれ１つに対してフィードバックを供給する。前記方法は、さらに、前記平均フィードバック電圧を基準電圧と比較することと、前記基準電圧と前記平均フィードバック電圧との間の差を低減させる方向に前記パストランジスタを駆動することと、を備える。
【０００７】
[0007]  第３の態様は、電圧レギュレーション（voltage regulation）のための装置に関する。前記装置は、入力供給電圧から複数の出力電圧を供給するための手段を備える。前記装置は、また、平均フィードバック電圧を生成するために複数のフィードバック電圧を平均化するための手段を備え、ここにおいて、前記複数のフィードバック電圧の各々は、前記複数の出力電圧のそれぞれ１つに対してフィードバックを供給する。前記装置は、さらに、前記平均フィードバック電圧を基準電圧と比較するための手段と、前記基準電圧と前記平均フィードバック電圧との間の差を低減させる方向に、前記複数の出力電圧を供給するための前記手段を駆動するための手段と、を備える。
【０００８】
[0008]  前述の目的および関連する目的の達成のために、１つまたは複数の実施形態が、以下に十分に説明され、かつ特許請求の範囲において具体的に示される特徴を備える。下記の説明および付属の図面は、１つまたは複数の実施形態のある特定の例示的な態様を詳細に述べる。しかしながら、これらの態様は、様々な実施形態の原理が用いられ得る様々な手法のごく一部を示すものであり、この説明される実施形態は、そのようなすべての態様およびそれらの同等物を含むことが意図されている。
【図面の簡単な説明】
【０００９】
【図１】[0009]  本開示のある特定の態様よる、１つの電圧領域のための１つの低ドロップアウト（ＬＤＯ）レギュレータの例を示す図。
【図２】[0010]  本開示のある特定の態様による、複数の電圧領域のための１つのＬＤＯレギュレータの例を示す図。
【図３】[0011]  本開示のある特定の態様による、フィードバックキャパシタを備えるＬＤＯレギュレータの例を示す図。
【図４】[0012]  本開示のある特定の態様による、ゲートレジスタを備えるＬＤＯレギュレータの例を示す図。
【図５】[0013]  本開示のある特定の態様による、増幅器出力に直接結合されたトランジスタゲートを有するＬＤＯレギュレータの例を示す図。
【図６】[0014]  本開示のある特定の態様による、分圧器スイッチ（voltage-divider switches）を備えるＬＤＯレギュレータの例を示す図。
【図７】[0015]  本開示のある特定の態様によるＬＤＯレギュレータが使用されることができる実例的なシステムを示す図。
【図８】[0016]  本開示のある特定の態様による電圧レギュレーションのための方法を示すフローチャート。
【詳細な説明】
【００１０】
[0017]  添付の図面に関連して以下に述べられる詳細な説明は、様々な構成の説明として意図されており、本明細書において説明される概念が実現され得る唯一の構成を表すように意図されたものではない。詳細な説明は、様々な概念の完全な理解を提供する目的で特定の詳細を含む。しかしながら、これらの概念がこれらの特定の詳細なしに実現され得ることが当業者には明らかになるであろう。いくつかの事例では、周知の構造およびコンポーネントが、そのような概念を曖昧にすることを避けるためにブロック図の形態で示されている。
【００１１】
[0018]  図１は、本開示のある特定の態様による、低ドロップアウト（ＬＤＯ）レギュレータ１１０の例を示す。ＬＤＯレギュレータ１１０は、以下にさらに説明されるように、入力供給電圧ＶＤＤＩＮから、レギュレートされた出力電圧ＶＤＤを供給するように構成される。ＬＤＯレギュレータ１１０は、演算増幅器（operational amplifier）１２０、パストランジスタＭ1、ゲートスイッチ１３０、および分圧器（voltage divider）１３５を備える。分圧器１３５は、直列に結合されたレジスタＲFB1およびＲFB2を備える。図１の例において、パストランジスタＭ1は、ｐ型金属酸化膜半導体（ＰＭＯＳ）トランジスタである。
【００１２】
[0019]  パストランジスタＭ1は、供給レール１１２における入力供給電圧ＶＤＤＩＮに結合されたソース、増幅器１２０の出力に結合されたゲート、およびＬＤＯレギュレータ１１０の出力１３２に結合されたドレインを有する。ゲートスイッチ１３０は、入力供給電圧ＶＤＤＩＮとパストランジスタＭ1のゲートとの間に結合されている。分圧器１３５は、ＬＤＯの出力１３２とグラウンドとの間に結合されている。増幅器１２０は、基準電圧ＶREFに結合された１つの入力と、分圧器１３５のレジスタＲFB1とＲFB2との間に位置するノード１３７から取られるフィードバック電圧ＶFBに結合された別の入力とを有する。基準電圧ＶREFは、例えば、バンドギャップ基準回路（bandgap reference circuit）または別の安定した電圧ソースによって供給され得る。
【００１３】
[0020]  動作中、レギュレートされたＶＤＤの出力は、スイッチ１３０を開くこと（すなわち、スイッチ１３０をオフにすること）によってイネーブルにされる。このケースでは、増幅器１２０は、増幅器１２０の入力におけるＶREFとＶFBとの間の差を低減させる方向にパストランジスタＭ1のゲートを駆動する。言い換えると、増幅器１２０は、ＶFBをＶREFにほぼ等しくなるようにフォースする（forces）方向にパストランジスタＭ1のゲートを駆動する。このフィードバックは、レギュレートされた出力電圧ＶＤＤが、  
【数１】
2018523880.tif 000003
にほぼ等しくなることを引き起こし、ここで、式（１）のＲFB1およびＲFB2は、それぞれ、レジスタＲFB1およびＲFB2の抵抗である。式（１）に示されているように、レギュレートされた出力電圧ＶＤＤは、これに応じてレジスタＲFB1およびＲFB2の抵抗の比を設定することによって、所望の電圧に設定され得る。レギュレートされた出力電圧ＶＤＤは、ＬＤＯレギュレータ１１０の出力１３２に結合された回路（図示せず）に電力供給するために、その回路に供給され得る。
【００１４】
[0021]  レギュレートされた出力電圧ＶＤＤの出力は、スイッチ１３０を閉じること（すなわち、スイッチ１３０をオンにすること）によってディセーブルにされる。このケースでは、スイッチ１３０は、パストランジスタＭ1のゲートをＶＤＤＩＮにプル（pull）し、これは、パストランジスタＭ1をオフにする。パストランジスタＭ1がオフにされるので、ＬＤＯレギュレータ１１０の出力１３２は、ＶＤＤＩＮから減結合される（decoupled）。結果として、出力１３２に結合された回路内のキャパシタが、分圧器１３５を通して放電し得、および／または回路内の電流漏れ（current leakage）により放電し得る。これは、ＬＤＯレギュレータ１１０の出力１３２における電圧がグラウンドにコラプス（collapse）することを引き起こすこともある。
【００１５】
[0022]  いくつかの適用例において、チップ上の異なる回路に電力供給するために複数の電圧領域を提供することが望ましいこともある。各電圧領域は、同じ電圧または異なる電圧を有し得る。電圧領域は、各回路が独立に電源オンおよびオフにされることができるように独立にコラプス可能（collapsible）であり得る。また、例えば、安定した電圧を各電圧領域に供給するために、各電圧領域の電圧をレギュレートすることが望ましいこともある。
【００１６】
[0023]  複数の電圧領域を提供する１つのアプローチは、電圧領域ごとに別個のＬＤＯレギュレータを提供することである。しかしながら、このアプローチは、複数のＬＤＯレギュレータを必要とし、これは、電力消費を増加させる。電力消費の増加は、低電力の適用例には許容不可なこともある。
【００１７】
[0024]  別のアプローチでは、各電圧領域は、それぞれのヘッドスイッチ（head switch）を通して同じＬＤＯレギュレータの出力に選択的に結合され得る。これは、電圧領域が、電圧領域のヘッドスイッチを独立に制御することによって独立にコラプスされることを可能にする。しかしながら、このアプローチの欠点は、ヘッドスイッチにわたるレジスタ・電流（ＩＲ：resistor-current）降下が電力消費を増加させ、電圧領域の回路に供給される電圧を低減させるということである。
【００１８】
[0025]  したがって、上述された欠点のうちの１つまたは複数を回避する、複数の電圧領域を提供するための方法およびシステムが望ましいこともある。
【００１９】
[0026]  図２は、本開示のある特定の態様による、ＬＤＯレギュレータ２１０を示す。ＬＤＯレギュレータ２１０は、入力供給電圧ＶＤＤＩＮから複数の電圧領域に対してレギュレートされた電圧ＶＤＤ１〜ＶＤＤ４を供給するように構成される。複数の電圧領域のために１つのＬＤＯレギュレータ２１０を使用することによって、電圧領域ごとに別個のＬＤＯレギュレータを使用するのと比較して、電力消費が著しく低減される。さらに、以下にさらに説明されるように、ＬＤＯレギュレータ２１０は、電圧領域を独立にイネーブル／ディセーブルにするためのヘッドスイッチを必要とせず、それゆえ、ＬＤＯ出力とＬＤＯレギュレータ２１０によって電力供給される回路との間のＩＲ降下を低減させる。
【００２０】
[0027]  ＬＤＯレギュレータ２１０は、演算増幅器２２０、複数のパストランジスタＭ1〜Ｍ4、第１の複数のゲートスイッチ２３０−１〜２３０−４、および第２の複数のゲートスイッチ２４０−１〜２４０−４を備える。パストランジスタＭ1〜Ｍ4の各々は、供給レール２１２における入力供給電圧ＶＤＤＩＮに結合されたソースと、ＬＤＯ出力２３２−１〜２３２−４のそれぞれ１つに結合されたドレインとを有する。第１の複数のゲートスイッチ２３０−１〜２３０−４の各々は、ＶＤＤＩＮとパストランジスタＭ1〜Ｍ4のそれぞれ１つのゲートとの間に結合されている。第２の複数のゲートスイッチ２４０−１〜２４０−４の各々は、増幅器２２０の出力とパストランジスタＭ1〜Ｍ4のそれぞれ１つのゲートとの間に結合されている。
【００２１】
[0028]  ＬＤＯレギュレータ２１０は、さらに、複数の分圧器２３５−１〜２３５−４を備え、ここで、分圧器２３５−１〜２３５−４の各々は、ＬＤＯ出力２３２−１〜２３２−４のそれぞれ１つとグラウンドとの間に結合されている。分圧器の各々は、直列に結合されたレジスタのペアを備える。より具体的には、分圧器のうちの第１の分圧器２３５−１は、直列に結合されたレジスタＲFB1およびＲFB2を備え、分圧器のうちの第２の分圧器２３５−２は、直列に結合されたレジスタＲFB3およびＲFB4を備え、分圧器のうちの第３の分圧器２３５−３は、直列に結合されたレジスタＲFB5およびＲFB6を備え、分圧器のうちの第４の分圧器２３５−４は、直列に結合されたレジスタＲFB7およびＲFB8を備える。レジスタＲFB1〜ＲFB8は、ポリシリコンレジスタ、金属レジスタ、または他のタイプのレジスタを備え得る。分圧器２３５−１〜２３５−４の各々は、それぞれのレジスタ間に位置するそれぞれのフィードバックノード２３７−１〜２３７−４における分圧された電圧（divided voltage）を生成するために、それぞれのＬＤＯ出力２３２−１〜２３２−４における電圧を分圧する（divide）。各フィードバックノード２３７−１〜２３７−４における分圧された電圧（divided voltage）は、図２に示されているように、それぞれのフィードバック電圧ＶFB1〜ＶFB4を供給する。
【００２２】
[0029]  ＬＤＯレギュレータ２１０は、さらに、複数のフィードバックスイッチ２５５−１〜２５５−４と、複数の平均化レジスタＲAVG1およびＲAVG4とを備える。フィードバックスイッチ２５５−１〜２５５−４の各々は、フィードバックノード２３７−１〜２３７−４のそれぞれ１つに一端において結合され、平均化レジスタＲAVG1およびＲAVG4のそれぞれ１つに他端において結合される。平均化レジスタＲAVG1およびＲAVG4の各々は、フィードバックスイッチ２３５−１〜２３５−４のそれぞれ１つに一端において結合され、共通のフィードバックノード２６０に他端において結合される。共通のフィードバックノード２６０は、増幅器２２０の第１の入力に結合される。以下にさらに説明されるように、平均化レジスタＲAVG1およびＲAVG4は、フィードバック電圧ＶFB1〜ＶFB4を平均化するために使用され、ここにおいて、結果として生じる平均フィードバック電圧ＶFBは、増幅器２２０の第１の入力に入力される。増幅器２２０の第２の入力は、基準電圧ＶREFに結合され、それは、バンドギャップ基準回路または別の安定した電圧ソースによって供給され得る。
【００２３】
[0030]  上述されたように、ＬＤＯレギュレータ２１０は、入力供給電圧ＶＤＤＩＮから、４つの異なる電圧領域に対してレギュレートされた電圧ＶＤＤ１〜ＶＤＤ４を供給するように構成される。電圧領域ＶＤＤ１は、ＬＤＯレギュレータ２１０のスイッチ２３０−１、２４０−１、および２５５−１、パストランジスタＭ1、分圧器２３５−１、ならびに平均化レジスタＲAVG1に対応する。電圧領域ＶＤＤ２は、ＬＤＯレギュレータ２１０のスイッチ２３０−２、２４０−２、および２５５−２、パストランジスタＭ2、分圧器２３５−２、ならびに平均化レジスタＲAVG2に対応する。電圧領域ＶＤＤ３は、ＬＤＯレギュレータ２１０のスイッチ２３０−３、２４０−３、および２５５−３、パストランジスタＭ3、分圧器２３５−３、ならびに平均化レジスタＲAVG3に対応する。最後に、電圧領域ＶＤＤ４は、ＬＤＯレギュレータ２１０のスイッチ２３０−４、２４０−４、および２５５−４、パストランジスタＭ4、分圧器２３５−４、ならびに平均化レジスタＲAVG4に対応する。電圧領域の各々は、以下にさらに説明されるように、それぞれの回路に電力供給するために使用され得る。
【００２４】
[0031]  スイッチ２３０−１〜２３０−４、２４０−１〜２４０−４、および２５５−１〜２５５−４は、制御器２７０が電圧領域を独立にイネーブル／ディセーブルにすることを可能にする。電圧領域をイネーブルにするために、制御器２７０は、第１の複数のゲートスイッチ２３０−１〜２３０−４のそれぞれ１つをオフにし（開き）、第２の複数のゲートスイッチ２４０−１〜２４０−４のそれぞれ１つをオンにし（閉じ）、フィードバックスイッチ２５５−１〜２５５−４のそれぞれ１つをオンにする（閉じる）。電圧領域をディセーブルにするために、制御器２７０は、第１の複数のゲートスイッチ２３０−１〜２３０−４のそれぞれ１つをオンにし（閉じ）、第２の複数のゲートスイッチ２４０−１〜２４０−４のそれぞれ１つをオフにし（開き）、フィードバックスイッチ２５５−１〜２５５−４のそれぞれ１つをオフにする（開く）。例示しやすくするために、制御器２７０とスイッチとの間の個々の接続は図２には明示されていない。
【００２５】
[0032]  制御器２７０がすべての４つの電圧領域をイネーブルにすると、電圧領域のすべての領域のフィードバック電圧ＶFB1〜ＶFB4は、共通のフィードバックノード２６０において生成される平均フィードバック電圧ＶFBをもたらす（contribute to）。増幅器２２０は、（すべての４つのパストランジスタＭ1〜Ｍ4を駆動する）それの出力電圧を、ＶREFと増幅器２２０の入力における平均フィードバック電圧ＶFBとの間の差を低減させる方向に調整する。言い換えると、増幅器２２０は、平均フィードバック電圧ＶFBをＶREFにほぼ等しくなるようにフォースする方向に、パストランジスタＭ1〜Ｍ4のゲートを駆動する。このケースでは、平均フィードバック電圧ＶFBは、  
【数２】
2018523880.tif 000004
によって与えられ得、ここで、式（２）のＲAVG1〜ＲAVG4は、それぞれ、平均化レジスタＲAVG1およびＲAVG4の抵抗である。フィードバック電圧ＶFB1〜ＶFB4は、平均化レジスタＲAVG1およびＲAVG4の抵抗をほぼ等しくすることによって等しく重み付けされ得る。代替的に、フィードバック電圧ＶFB1〜ＶFB4は、以下にさらに説明されるように、平均化レジスタＲAVG1およびＲAVG4の抵抗を異なるようにすることによって異なって重み付けされ得る。
【００２６】
[0033]  各電圧領域は、これに応じてそれぞれの分圧器のレジスタ比（resistor ratio）を設定することによって、所望の電圧レベルに設定され得る。よって、電圧領域の電圧レベルは、分圧器２３５−１〜２３５−４のレジスタ比を独立に設定することによって独立に設定され得る。分圧器のレジスタ比は、例えば、分圧器のレジスタをトリミング（trimming）することによって正確に設定され得る。
【００２７】
[0034]  制御器２７０が電圧領域のうちの１つまたは複数をディセーブルにすると、ディセーブルにされた電圧領域のフィードバック電圧ＶFB1〜ＶFB4は、平均フィードバック電圧ＶFBをもたらさない。これは、ディセーブルにされた電圧領域のフィードバックスイッチ２５５−１〜２５５−４がオフにされる（開いている）からであり、これは、ディセーブルにされた電圧領域の分圧器２３５−１〜２３５−４を共通のフィードバックノード２６０から分離（isolate）する。
【００２８】
[0035]  加えて、増幅器２２０の出力は、ディセーブルにされた電圧領域のパストランジスタＭ1〜Ｍ4のゲートを駆動しない。これは、ディセーブルにされた電圧領域の第２のゲートスイッチ２４０−１〜２４０−４がオフにされる（開いている）からであり、これにより、ディセーブルにされた電圧領域のパストランジスタＭ1〜Ｍ4のゲートを増幅器２２０の出力から分離する。このケースでは、増幅器２２０は、イネーブルにされた電圧領域の平均フィードバック電圧をＶREFにほぼ等しくなるようにフォースする方向に、イネーブルにされた電圧領域のパストランジスタＭ1〜Ｍ4のゲートを駆動する。
【００２９】
[0036]  さらに、ディセーブルにされた電圧領域のパストランジスタＭ1〜Ｍ4がオフにされ、これにより、ディセーブルにされた電圧領域を入力供給電圧ＶＤＤＩＮから減結合する。これは、ディセーブルにされた電圧領域の第１のゲートスイッチ２３０−１〜２３０−４がオンにされるからである。結果として、ディセーブルにされた電圧領域の第１のゲートスイッチ２３０−１〜２３０−４は、それぞれのパストランジスタＭ1〜Ｍ4のゲートをＶＤＤＩＮにプルし、それにより、それぞれのパストランジスタＭ1〜Ｍ4をオフにする。ディセーブルにされた電圧領域がＶＤＤＩＮから減結合されるので、ディセーブルにされた電圧領域はグラウンドにコラプスすることが可能にされる。
【００３０】
[0037]  よって、ＬＤＯレギュレータ２１０は、独立にコラプス可能な複数の電圧領域をサポートする。これは、複数の電圧領域のために別個のＬＤＯを使用するのと比較して電力消費を著しく低減させる。さらに、ＬＤＯレギュレータ２１０は、電圧領域を独立にイネーブル／ディセーブルにするための別個のヘッドスイッチを必要としない。これは、ＬＤＯレギュレータ２１０のパストランジスタＭ1〜Ｍ4が電圧領域を独立にイネーブル／ディセーブルにするために使用されるからである。言い換えると、パストランジスタＭ1〜Ｍ4は、ヘッドスイッチの機能を実行し、別個のヘッドスイッチの必要性を取り除く。結果として、ＬＤＯ出力における電圧は、別個のヘッドスイッチにおけるＩＲ降下を説明する（account for）ために増加させられなくてもよい。
【００３１】
[0038]  図２は、４つの電圧領域の例を示している。しかしながら、本開示がこの例に限定されないことが理解されるべきである。一般に、ＬＤＯレギュレータ２１０は、２つ、３つ、または４つより多くの電圧領域に対してレギュレートされた電圧を供給するように構成され得る。電圧領域ごとに、ＬＤＯレギュレータは、第１のゲートスイッチ、第２のゲートスイッチ、パストランジスタ、分圧器、フィードバックスイッチ、および平均化レジスタを含み得る。
【００３２】
[0039]  図２に示されているように、ＬＤＯレギュレータ２１０は、異なる電圧領域の電圧レベルをレギュレートするために単一のフィードバックループを使用する。これは、クロスレギュレーション（cross regulation）を引き起こすこともあり、ここにおいて、１つの電圧領域におけるリプル（ripple）または他のノイズが、他の電圧領域に結合される。例えば、１つの電圧領域における電流負荷過渡現象（current load transient）が、その１つの電圧領域の電圧レベルがドループ（droop）することを引き起こし得る。電圧ドループは、増幅器２２０にフィードバックされ得、増幅器２２０が、電圧ドループに応答して他の電圧領域の電圧レベルを調整することを引き起こす。結果として、１つの電圧領域における電圧ドループは、他の電圧領域を妨害し得る。
【００３３】
[0040]  平均化レジスタＲAVG1およびＲAVG4は、クロスレギュレーションを低減させる。これは、平均化レジスタＲAVG1およびＲAVG4が、増幅器２２０に入力されるフィードバック電圧ＶFBを生成するために電圧領域のフィードバック電圧ＶFB1〜ＶFB4を平均化するからである。平均化することは、フィードバック電圧ＶFBに対する単一の電圧領域、したがって他の電圧領域、におけるリプルまたは他のノイズの影響を低減させる。ある特定の態様において、電圧領域のうちの１つは、他の電圧領域よりもノイズがある傾向にあり得る。例えば、よりノイズのある電圧領域は、他の電圧領域に結合された回路よりも大きい電流負荷を引き込む（draw）傾向にある回路に結合され得る。
【００３４】
[0041]  クロスレギュレーションは、また、ＬＤＯレギュレータ２１０のフィードバックループに１つまたは複数のキャパシタを配置することによって低減され得る。これに関して、図３は、ＬＤＯレギュレータ３１０が、共通のフィードバックノード２６０に結合されたフィードバックキャパシタＣFBをさらに備える例を示す。フィードバックキャパシタＣFBと平均化レジスタＲAVG1およびＲAVG4とは、電圧領域のうちの１つまたは複数からの過渡ノイズ（transient noise）を減衰させるローパスＲＣフィルタ（low-pass RC filter）を形成する。これは、増幅器２２０に入力されるフィードバック電圧ＶFBに対する過渡ノイズの影響を低減し、したがって他の電圧領域に対する影響を低減させる。ローパスＲＣフィルタのカットオフ周波数（cutoff frequency）が、関心のある過渡ノイズを実質的に減衰させるように、フィードバックキャパシタＣFBの静電容量（capacitance）が選ばれ得る。
【００３５】
[0042]  図３に示されているように、ＬＤＯレギュレータ３１０は、さらに、分圧器２３５−１〜２３５−４のそれぞれのフィードバックノード２３７−１〜２３７−４に結合されたフィードバックキャパシタＣFB1〜ＣFB4を備え得る。フィードバックキャパシタＣFB1〜ＣFB4は、電圧領域のうちの１つまたは複数からの過渡ノイズを減衰させるために、ＬＤＯレギュレータ３１０のフィードバックループに追加の電極（poles）を供給する。図３は、フィードバックキャパシタがフィードバックノード２３７−１〜２３７−４の各々に結合された例を示しているが、本開示がこの例に限定されないことが理解されるべきである。例えば、電圧領域のうちの１つが他の電圧領域よりもノイズがある傾向にある場合、ＬＤＯレギュレータ３１０は、ノイズのある電圧領域に対応する、フィードバックキャパシタＣFB1〜ＣFB4のうちの１つのみを備え得る。一般に、ＬＤＯレギュレータ３１０は、電圧領域の任意のサブセットのためのフィードバックキャパシタを備え得る。
【００３６】
[0043]  図２に示されている例において、パストランジスタＭ1〜Ｍ4の各々のゲートは、それぞれの第１のゲートスイッチ２４０−１〜２４０−４が閉じているとき、増幅器２２０の出力において見られる容量性負荷（capacitive load）を有し得る。結果として、増幅器２２０の出力において見られる全体の容量性負荷は、電圧領域が制御器２７０によってイネーブルまたはディセーブルにされると変化し得る。例えば、電圧領域がイネーブルにされると、それぞれのパストランジスタのゲートの容量性負荷は、増幅器２２０の出力によって見られる全体の容量性負荷に加えられ、電圧領域がディセーブルにされると、それぞれのパストランジスタのゲートの容量性負荷は、出力増幅器２２０によって見られる全体の容量性負荷からなくなり得る。増幅器２２０の出力において見られる容量性負荷の変化は、１つまたは複数の電圧領域がイネーブルおよび／またはディセーブルにされると、ＬＤＯレギュレータ２１０のループダイナミクス（loop dynamics）を不利に変化させることもあり、より悪いケースではＬＤＯレギュレータ２１０における不安定さえも引き起こすこともある。
【００３７】
[0044]  これに対処するために、ゲートレジスタが、増幅器２２０の出力からそれらの容量性負荷を実質的にマスク（mask）するために、パストランジスタＭ1〜Ｍ4のゲートに結合され得る。これに関して、図４は、ある特定の態様によるＬＤＯレギュレータ４１０を示しており、ここにおいて、ＬＤＯレギュレータ４１０は、さらに、複数のゲートレジスタＲG1〜ＲG4を備える。ゲートレジスタＲG1〜ＲG4の各々は、図４に示されているように、パストランジスタＭ1〜Ｍ4のそれぞれ１つのトランジスタのゲートと、第１のゲートスイッチ２４０−１〜２４０−４のそれぞれ１つとの間に結合される。ゲートレジスタＲG1〜ＲG4の各々は、増幅器２２０の出力から、それぞれのパストランジスタのゲートの容量性負荷を実質的にマスクするように構成される。これは、１つまたは複数の電圧領域が制御器２７０によってイネーブルおよび／またはディセーブルにされたときに増幅器２２０の出力における負荷の変化を低減し、それにより、ＬＤＯレギュレータ４１０のループダイナミクスの変化を低減させる。
【００３８】
[0045]  ある特定の態様において、ＬＤＯレギュレータがイネーブルにされているとき、電圧領域のうちの１つは常にオンであり得る。例えば、図５は、ＬＤＯレギュレータ５１０がイネーブルにされているときに電圧領域ＶＤＤ１が常にオンである、ＬＤＯレギュレータ５１０の例を示している。言い換えると、電圧領域ＶＤＤ１が、他の電圧領域ＶＤＤ２〜ＶＤＤ４のうちの１つまたは複数がイネーブルにされている間にディセーブルにされることになる使用ケースはこの例にはない。この例において、第１の電圧領域ＶＤＤ１に対応するパストランジスタＭ1のゲートは、図４に示されている第２のゲートスイッチ２４０−１とゲートレジスタＲG1を用いずに増幅器２２０の出力に直接結合され得る。ＬＤＯレギュレータ５１０がイネーブルにされているとき第１の電圧領域ＶＤＤ１は常にオンであるので、第２のゲートスイッチ２４０−１は、この例では必要ない。さらに、ゲートレジスタＲG1は必要ない。これは、ＬＤＯレギュレータ５１０がイネーブルにされているときパストランジスタＭ1のゲートの容量性負荷が増幅器２１０の出力によって常に見られ、それゆえ、ＬＤＯレギュレータ５１０のループダイナミクスがＬＤＯレギュレータ５１０の動作中に変化することを引き起こさないからである。
【００３９】
[0046]  ある特定の態様において、常にオンの電圧領域ＶＤＤ１に対応するフィードバックスイッチ２５５−１が省略されることもある。このケースにおいて、それぞれの分圧器２３５−１のフィードバックノード２３７−１は、それぞれの平均化レジスタＲAVG1に直接結合され得る。
【００４０】
[0047]  ＬＤＯレギュレータ５１０は、増幅器２２０をオンにすることによってイネーブルにされ、増幅器２２０をオフにすることによってディセーブルにされ得る。ある特定の態様において、パストランジスタＭ1〜Ｍ4のすべてがオフにされ、それゆえ、電圧領域のすべてが供給電圧ＶＤＤＩＮから減結合されることを確実にするために、増幅器２２０の出力は、ＬＤＯレギュレータ５１０がディセーブルにされると、ｈｉｇｈにプルされ得る。これらの態様において、第１のゲートスイッチ２３０−１が省略されることもある。
【００４１】
[0048]  本開示の態様が上記例に限定されないことが理解されるべきである。例えば、他の電圧領域ＶＤＤ２およびＶＤＤ４のうちのいずれか１つは、電圧領域ＶＤＤ１の代わりに、またはそれに加えて、ＬＤＯレギュレータ５１０がイネーブルにされているとき、常にオンであり得る。このケースでは、常にオンである電圧領域のパストランジスタのゲートは、増幅器２２０の出力に直接結合され得る。
【００４２】
[0049]  図６は、ある特定の態様によるＬＤＯレギュレータ６１０を示しており、ここにおいて、ＬＤＯレギュレータ６１０は、さらに、複数の分圧器スイッチ６１０−１〜６１０−４を備える。分圧器スイッチ６１０−１〜６１０−４の各々は、分圧器２３５−１〜２３５−４のそれぞれ１つとグラウンドとの間に結合され得る。以下にさらに説明されるように、各分圧器スイッチは、それぞれの電圧領域が制御器２７０によってディセーブルにされると、それぞれの電圧領域が電荷を保つ（hold charge）ことを可能にする。
【００４３】
[0050]  動作中、電圧領域がイネーブルにされると、制御器２７０は、それぞれの分圧器スイッチをオンにし（閉じ）得、これにより、それぞれの分圧器をグラウンドに結合する。よって、ＬＤＯレギュレータの動作は、イネーブルにされた電圧領域のために変化しない。電圧領域がディセーブルにされると、制御器２７０は、それぞれの分圧器スイッチをオフにし（開き）得、これにより、それぞれの分圧器をグラウンドから減結合する。これは、電圧領域が、グラウンドまでのそれぞれの分圧器を通した放電経路をディセーブルにすることによって電荷を保つことを可能にする。電圧領域が電荷を保つことを可能にすることは、電圧領域に結合された回路が、論理状態を保持すること、および／または電圧領域を再びイネーブルにするのに必要とされる電荷の量を低減させることを可能にし得る。これは、電圧領域に結合された回路の電流漏れが比較的低いことを想定している。
【００４４】
[0051]  本開示の態様が上記例に限定されないことが理解されるべきである。例えば、ＬＤＯレギュレータ６１０は、電圧領域のすべてではなく、電圧領域のサブセットのみのための分圧器スイッチを備え得る。
【００４５】
[0052]  図７は、本開示のある特定の態様によるＬＤＯレギュレータ７１０が使用されることができる実例的なシステム７０５を示している。この例において、ＬＤＯレギュレータ７１０は、４つの異なる電圧領域における、それぞれ、回路７２０−１〜７２０−４に電力供給するためにレギュレートされた電圧ＶＤＤ１〜ＶＤＤ４へと、供給レール７１２における入力供給電圧ＶＤＤＩＮを変換するように構成される。ＬＤＯレギュレータ７１０は、図２〜図６に示されているＬＤＯレギュレータの任意のものを使用してインプリメントされ得る。
【００４６】
[0053]  この例において、システム７０５は、バッテリ７２５と、バッテリ７２５とＬＤＯレギュレータ７１０との間に結合されたスイッチングレギュレータ７３０とを備える、（例えば、ポータブルデバイス内の）バッテリ式システムであり得る。スイッチングレギュレータ７３０は、バッテリ７２５の電圧ＶBATを入力供給電圧ＶＤＤＩＮへとダウンコンバートするように構成され得る。この例において、スイッチングレギュレータ７３０は、スイッチングレギュレータ７３０の比較的高い効率を活用するために、バッテリ電圧ＶBATをＶＤＤＩＮにダウンコンバートするために使用される。ＬＤＯレギュレータ７１０は、スイッチングレギュレータ７３０からの供給電圧ＶＤＤＩＮを、それぞれ、回路７２０−１〜７２０−４に電力供給するために使用されるレギュレートされた電圧ＶＤＤ１〜ＶＤＤ４に変換するために使用される。これは、（例えば、スイッチングレギュレータ７２０におけるスイッチングノイズにより）スイッチングレギュレータ７３０からの電源電圧ＶＤＤＩＮが、回路７２０−１〜７２０−４に直接電力供給するにはノイズがありすぎることもあるからである。このケースでは、ＬＤＯレギュレータ７１０は、回路７２０−１〜７２０−４に電力供給するために、ノイズのある供給電圧ＶＤＤＩＮを、比較的安定した電圧ＶＤＤ１〜ＶＤＤ４へと変換する。ＬＤＯレギュレータ７１０を使用することの別の利点は、上述されたように、電圧ＶＤＤ１〜ＶＤＤ４が（例えば、適宜それぞれの分圧器のレジスタ比を設定することによって）独立に設定されることを、ＬＤＯレギュレータが可能にすることができるということである。これは、回路７２０−１〜７２０−４が、異なる電圧レベルで動作することを可能にする。
【００４７】
[0054]  システム７０５は、また、回路７２０−１〜７２０−４への電力を管理するように構成された電力マネジャ７５０を備える。例えば、電力マネジャ７５０は、バッテリ寿命を節約するために回路が使用中ではないときに、その回路を電源オフにするように構成され得る。電力マネジャ７５０は、対応する電圧領域をディセーブルにするようにＬＤＯレギュレータ７１０の制御器２７０に命令することによって、これを行い得る。電力マネジャ７５０は、対応する電圧領域を再びイネーブルにするように制御器２７０に命令することによって、回路が必要とされるときに回路を電源オンに戻し得る。よって、電力マネジャ７５０は、対応する電圧領域を適宜イネーブル／ディセーブルにするように制御器２７０に命令することによって、回路７２０−１〜７２０−４への電力を独立に制御し得る。回路７２０−１〜７２０−４のすべてが電源オフにされる場合、電力マネジャ７５０は、例えば、ＬＤＯレギュレータ７１０内の増幅器２２０をオフにすることによって、ＬＤＯレギュレータ７１０をディセーブルにし得る。回路７２０−１〜７２０−４は、限定ではなく、１つまたは複数のメディカルセンサ、１つまたは複数のプロセッサ、１つまたは複数のメモリデバイス、１つまたは複数のアナログ回路、またはこれらの任意の組合せを含む任意のタイプの回路を含み得る。
【００４８】
[0055]  ある特定の態様において、回路７２０−１〜７２０−４のうちの１つまたは複数におけるトランジスタ（例えば、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：metal-oxide-semiconductor field-effect transistors）は、それらのしきい値電圧近くで動作し得る。これは、例えば、対応する電圧領域の電圧レベルをしきい値電圧近くに設定することによって行われ得る。電圧レベルは、しきい値電圧をわずかに下回る、および／またはわずかに上回る（例えば、しきい値電圧の１２５％を下回る）こともある。トランジスタをそれらのしきい値電圧近くで動作させることは、低減されたスピードを犠牲にして電力消費を低減させる。よって、トランジスタは、高速が必要とされない低電力の適用例においてそれらのしきい値電圧近くで動作し得る。トランジスタをそれらのしきい値電圧近くで動作させることの別の恩恵は、これが、電流負荷過渡現象を低減し、次に、対応する電圧領域に対するリプルを低減させるということである。より小さい電圧リプルが、上述された電圧領域間のクロスレギュレーションの効果を低減させる。よって、クロスレギュレーションは、低電力の適用例の場合それほど問題でないこともある。
【００４９】
[0056]  本開示の態様が上記例に限定されないことが理解されるべきである。例えば、スイッチングレギュレータ７３０は、バッテリ電圧ＶBATが電圧領域の電圧に近いときに省略されてもよい。
【００５０】
[0057]  図８は、本開示のある特定の態様による電圧レギュレーションのための方法８００のフローチャートである。方法８００は、図２〜図６に示されているＬＤＯレギュレータのいずれかによって行われ得る。
【００５１】
[0058]  ステップ８１０において、複数の出力電圧が、それぞれのパストランジスタを使用して入力供給電圧から供給される。例えば、出力電圧（例えば、ＶＤＤ１〜ＶＤＤ４）は、異なる電圧領域における回路に電力供給するために入力供給電圧（例えば、ＶＤＤＩＮ）から供給され得る。
【００５２】
[0059]  ステップ８２０において、複数のフィードバック電圧が平均フィードバック電圧を生成するために平均化され、ここにおいて、複数のフィードバック電圧の各々は、複数の出力電圧のそれぞれ１つに対してフィードバックを供給する。例えば、フィードバック電圧（例えば、ＶFB1〜ＶFB4）は、平均化レジスタ（例えば、ＲAVG1〜ＲAVG4）を使用して平均化され得る。
【００５３】
[0060]  ステップ８３０において、平均フィードバック電圧は基準電圧と比較される。例えば、平均フィードバック電圧（例えば、ＶFB）は、増幅器（例えば、増幅器２２０）によって、基準電圧（例えば、ＶREF）と比較され得る。
【００５４】
[0061]  ステップ８４０において、パストランジスタは、基準電圧と平均フィードバック電圧との間の差を低減させる方向に駆動される。例えば、パストランジスタ（例えば、パストランジスタＭ1〜Ｍ4）のゲートは、増幅器（例えば、増幅器２２０）の入力における平均フィードバック電圧と基準電圧との間の差を低減させる方向に、増幅器によって駆動され得る。
【００５５】
[0062]  当業者であれば、本明細書での開示に関連して説明された様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとしてインプリメントされ得ることを認識するであろう。このハードウェアとソフトウェアの互換性を明確に例示するために、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップが、概して、それらの機能性の観点から上述されている。このような機能性が、ハードウェアとしてインプリメントされるか、ソフトウェアとしてインプリメントされるかは、特定の用途およびシステム全体に課せられる設計制約に依存する。当業者は、説明された機能性を、特定の用途ごとに多様な方法でインプリメントすることができるが、そのようなインプリメンテーションの判断は、本開示の範囲からの逸脱を引き起こすものとして解釈されるべきではない。
【００５６】
[0063]  本明細書での開示に関連して説明された様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタ論理回路、ディスクリートハードウェアコンポーネント、あるいは、本明細書に説明されている機能を実行するように設計されたこれらの任意の組合せを用いてインプリメントまたは実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、このプロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであり得る。プロセッサは、また、コンピューティングデバイスの組合せとして、例えば、ＤＳＰとマクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアに連結した１つまたは複数のマイクロプロセッサ、または他の任意のそのような構成、としてインプリメントされ得る。
【００５７】
[0064]  本開示の先の説明は、当業者が本開示を製造または使用することを可能にするために提供されている。本開示に対する様々な修正は、当業者には容易に明らかとなり、本明細書で定義された包括的な原理は、本開示の範囲または趣旨から逸脱せずに、他の変形物に適用され得る。よって、本開示は、本明細書に説明されている例に限定されるようには意図されておらず、本明細書に開示されている原理および新規の特徴と矛盾しない最大範囲と認められるべきである。
【図１】
2018523880.tif 000005
【図２】
2018523880.tif 000006
【図３】
2018523880.tif 000007
【図４】
2018523880.tif 000008
【図５】
2018523880.tif 000009
【図６】
2018523880.tif 000010
【図７】
2018523880.tif 000011
【図８】
2018523880.tif 000012
【国際調査報告】
2018523880.tif 000013
2018523880.tif 000014
2018523880.tif 000015