(57)【要約】水晶発振器は、ある時間周期にわたって高電力モードにおいて始動され、平均グレードの水晶を用いて始動発振を確実にし、次いで、いったんある時間周期が終わると、発振器は、低電力モードに切り替わり、発信器出力周波数によってトリガされ、かつそれと同期される、エネルギーパルスを用いて発振を持続させる。これらのエネルギーパルスは、クロック出力波形の正、負、または正および負の両方のエッジ上に発生され得る。発振器は、カウンタおよびパルス発生器をさらに備える。
2018518107.tif 000002
【特許請求の範囲】
【請求項１】
外部水晶と結合されるように構成された統合発振器であって、前記統合発振器は、
その発振周波数を制御する、水晶に対して構成された発振器と、
第１および第２のモードで動作するように構成された制御回路であって、前記発振器の始動時、前記制御回路は、前記第１のモードで動作し、第１の電力消費で動作するように前記発振器を構成し、前記制御回路は、前記発振器が発振するある時間周期の後、前記第２のモードに切り替わる、制御回路と
を備え、
前記第２のモードにあるとき、前記制御回路は、前記第１の電力消費未満である第２の電力消費において動作するように前記発振器を構成し、
発振は、前記発振器からの出力信号の立ち上がりおよび／または立ち下がりエッジにおいてパルスを前記発振器の中に注入することによって、動作中、前記第２の電力消費において持続される、統合発振器。
【請求項２】
前記発振器からの出力信号のサイクルの数をカウントすることによって前記ある時間周期を判定するためのカウンタをさらに備える、請求項１に記載の統合発振器。
【請求項３】
カウンタによってイネーブルにされ、前記出力信号のサイクル毎に少なくとも１つのパルスを発生させる、パルス発生器をさらに備える、請求項２に記載の統合発振器。
【請求項４】
前記パルス発生器は、約５ナノ秒〜約５００ナノ秒のパルス幅を有するパルスを発生させる、請求項３に記載の統合発振器。
【請求項５】
前記パルス発生器は、約１００ナノ秒のパルス幅を有するパルスを発生させる、請求項４に記載の統合発振器。
【請求項６】
前記パルス発生器は、約５ナノ秒のパルス幅を有するパルスを発生させる、請求項４に記載の統合発振器。
【請求項７】
前記第２の電力消費は、前記第１の電力消費未満である、前記請求項のうちの１項に記載の統合発振器。
【請求項８】
前記第２の電力消費は、前記第１の電力消費の約１０パーセントである、請求項７に記載の統合発振器。
【請求項９】
前記請求項のうちの１項に記載の統合発振器を備える、マイクロコントローラ。
【請求項１０】
前記発振器は、インバータを備える、前記請求項のうちの１項に記載の統合発振器。
【請求項１１】
前記発振器は、トランスコンダクタを備える、前記請求項のうちの１項に記載の統合発振器。
【請求項１２】
前記発振器は、
供給電圧に結合された電流源と、
バイアス電圧に結合された第１のレジスタと、
前記第１のレジスタに結合された第１のコンデンサと、
前記第１のコンデンサに結合された第２のレジスタと、
前記電流源と、前記第１のコンデンサと、前記第１および第２のレジスタとに結合された第１のトランジスタと、
前記第１のコンデンサおよび第２のレジスタに結合された第２のコンデンサと、
前記第２のレジスタおよび第１のトランジスタに結合された第３のコンデンサと、
前記第１、第２および第３のコンデンサと、前記第２のレジスタと、前記第１のトランジスタとに結合された第２のトランジスタと、
前記第１および第２のトランジスタと、前記第１、第２、および第３のコンデンサと、前記第２のレジスタとに結合された外部水晶と
を備える、前記請求項のうちの１項に記載の統合発振器。
【請求項１３】
前記第１の電力消費は、約５００ナノアンペア〜約１マイクロアンペアの電流を備える、前記請求項のうちの１項に記載の統合発振器。
【請求項１４】
前記第２の電力消費は、約２５ナノアンペア〜約１００ナノアンペアの電流を備える、前記請求項のうちの１項に記載の統合発振器。
【請求項１５】
前記パルスは、前記発振器からの出力信号の立ち上がりおよび／または立ち下がりエッジから約半サイクルだけ遅延される、前記請求項のうちの１項に記載の統合発振器。
【請求項１６】
外部水晶と結合されるように構成された統合発振器を始動および起動させるための方法であって、前記方法は、
水晶を用いて発振器の周波数を制御するステップと、
前記発振器が第１の電力消費において動作する第１のモードで前記発振器の動作を始動させるステップと、
前記発振器が発振するある時間周期の後、第２のモードで前記発振器を動作させるステップであって、前記発振器は、第２の電力消費において動作し、前記第２の電力消費は、前記第１の電力消費未満である、ステップと、
前記第２の電力消費における前記発振器の持続された動作のために、前記発振器からの出力信号の立ち上がりおよび／または立ち下がりエッジにおいてパルスを前記発振器の中に注入するステップと
を含む、方法。
【請求項１７】
前記パルスを前記発振器からの出力信号の立ち上がりおよび／または立ち下がりエッジから約半サイクルだけ遅延させるステップをさらに含む、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願への相互参照）
本出願は、同一出願人の、２０１５年６月１８日に出願された米国仮特許出願第６２／１８１，５５４号に対して優先権を主張する。上記文献は、全体としてここで参照することによって本明細書において援用される。
【０００２】
（技術分野）
本開示は、水晶発振器、特に、適応自動始動を伴う超低電力水晶発振器に関する。
【背景技術】
【０００３】
（背景）
スリープモードにおいて低電力消費を確実にするために、マイクロコントローラは、内部または外部発振器によって提供される超低周波数システムクロックに切り替えられ得る。従来の３２ＫＨｚ発振器は、約１マイクロアンペアを消費し、産業規格のディープスリープモードにおけるシステム全体に関する電力予算は、１マイクロアンペアである。本産業規格のディープスリープ要件を満たすために、発振器は、バイアス生成を含め、１５０ナノアンペア未満を消費し、依然として、広範囲の水晶に対応可能である必要がある。温度に基づくそのようなばらつきが大きい水晶品質（約３０キロオーム〜約９０キロオームのＲＥＳＲ）を用いると、水晶発振器は、始動しないであろうか、またはそのような低電流値において発振を持続することができない。約２００ナノアンペアのより低電力の水晶発振器は、高価であり、かつ容易に入手可能ではない、超低ＥＳＲ水晶を用いてのみ稼働するであろう。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
（要約）
したがって、広範囲の水晶を用いて始動および稼働し、主に超低電力消費において稼働し、該超低電力消費において発振を持続させる、水晶発振器の必要性が存在する。
【課題を解決するための手段】
【０００５】
ある実施形態によると、外部水晶と結合されるように構成される、統合発振器は、水晶がその発振周波数を制御する、水晶に対して構成される発振器と、第１および第２のモードで動作するように構成される、制御回路であって、発振器の始動時、制御回路は、第１のモードで動作し、第１の電力消費で動作するように発振器を構成し、制御回路は、発振器が発振するある時間周期の後、第２のモードに切り替わる、制御回路とを備えてもよく、第２のモードにあるとき、制御回路は、第１の電力消費未満であり得る第２の電力消費において動作するように発振器を構成し、発振は、発振器からの出力信号の立ち上がりおよび／または立ち下がりエッジにおいてパルスを発振器の中に注入することによって、動作中、第２の電力消費において持続され得る。
【０００６】
さらなる実施形態によると、カウンタが、発振器からの出力信号のサイクルの数をカウントすることによって、ある時間周期を判定してもよい。さらなる実施形態によると、パルス発生器は、カウンタによってイネーブルにされ、出力信号のサイクル毎に少なくとも１つのパルスを発生させてもよい。さらなる実施形態によると、パルス発生器は、約５ナノ秒〜約５００ナノ秒のパルス幅を有するパルスを発生させてもよい。さらなる実施形態によると、パルス発生器は、約１００ナノ秒のパルス幅を有するパルスを発生させてもよい。さらなる実施形態によると、パルス発生器は、約５ナノ秒のパルス幅を有するパルスを発生させてもよい。さらなる実施形態によると、第２の電力消費は、第１の電力消費未満であってもよい。さらなる実施形態によると、第２の電力消費は、第１の電力消費の約１０パーセントであってもよい。
【０００７】
さらなる実施形態によると、マイクロコントローラは、統合発振器を備えてもよい。
【０００８】
さらなる実施形態によると、発振器は、インバータを備えてもよい。さらなる実施形態によると、発振器は、トランスコンダクタを備えてもよい。
【０００９】
さらなる実施形態によると、発振器は、供給電圧に結合される電流源、バイアス電圧に結合される第１のレジスタ、第１のレジスタに結合される第１のコンデンサ、第１のコンデンサに結合される第２のレジスタ、電流源と、第１のコンデンサと、第１および第２のレジスタとに結合される第１のトランジスタ、第１のコンデンサおよび第２のレジスタに結合される第２のコンデンサ、第２のレジスタおよび第１のトランジスタに結合される第３のコンデンサ、第１、第２、および第３のコンデンサと、第２のレジスタと、第１のトランジスタとに結合される第２のトランジスタ、ならびに、第１および第２のトランジスタと、第１、第２、および第３のコンデンサと、第２のレジスタとに結合される外部水晶を備えてもよい。
【００１０】
さらなる実施形態によると、第１の電力消費は、約５００ナノアンペア〜約１マイクロアンペアの電流を備えてもよい。さらなる実施形態によると、第２の電力消費は、約２５ナノアンペア〜約１００ナノアンペアの電流を備えてもよい。さらなる実施形態によると、パルスは、発振器からの出力信号の立ち上がりおよび／または立ち下がりエッジから約半サイクルだけ遅延されてもよい。
【００１１】
別の実施形態によると、外部水晶と結合されるように構成される統合発振器を始動および起動させるための方法は、水晶を用いて発振器の周波数を制御するステップと、発振器が第１の電力消費において動作する第１のモードで発振器の動作を始動させるステップと、発振器が発振するある時間周期の後、第２のモードにおいて発振器を動作させるステップであって、発振器は、第２の電力消費で動作し、第２の電力消費は、第１の電力消費未満であってもよい、ステップと、第２の電力消費における発振器の持続された動作のために、発振器からの出力信号の立ち上がりおよび／または立ち下がりエッジにおいてパルスを発振器の中に注入するステップとを含んでもよい。
【００１２】
本方法のさらなる実施形態によると、パルスを発振器からの出力信号の立ち上がりおよび／または立ち下がりエッジから約半サイクルだけ遅延させるステップを含んでもよい。
【００１３】
本開示のより完全な理解は、添付の図面と併せて検討される以下の説明を参照することによって得られ得る。
【図面の簡単な説明】
【００１４】
【図１】図１は、水晶発振器回路の概略図を図示する。
【図２】図２は、図１に示される発振器のインバータ実装の概略図を図示する。
【図３】図３は、図１に示される発振器のトランスコンダクタ実装の概略図を図示する。
【図４】図４は、本開示の具体的例示的実施形態による、適応自動始動を伴う超低電力水晶発振器の概略ブロック図を図示する。
【図５】図５は、本開示の教示による、発振器入力および出力波形の概略グラフを図示する。
【図６】図６は、本開示の教示による、図４に示される水晶発振器回路を備えるマイクロコントローラの概略ブロック図を図示する。
【発明を実施するための形態】
【００１５】
本開示は、種々の修正および代替形態を被るが、その具体的例示的実施形態が、図面に示されており、本明細書に詳細に説明されている。しかしながら、具体的例示的実施形態の本明細書における説明は、本開示を本明細書に開示される特定の形態に限定することを意図するものではないことを理解されたい。
【００１６】
（詳細な説明）
本開示の種々の実施形態によると、適応自動始動水晶発振器は、超低電力、例えば、１００ナノアンペアを使用しながら、発振を確実にするために提供され得る。１００ナノアンペアで起動すると、発振器は、広範囲の水晶を用いて始動しない傾向となる。そのような低電力発振器において稼働するであろう、いくつかの水晶（超低ＲＥＳＲ）も存在し得るが、非常にわずかのみ入手可能であり、非常に高価である。前述の問題を避けるために、改良された発振器回路は、約１マイクロアンペアで始動し得、いったん発振が得られると、動作電流は、例えば、限定ではないが、約１００ナノアンペアまで低減され得る。しかしながら、発振器は、容易に入手可能な水晶を使用して、１００ナノアンペアでその発振を持続することができない。低電力水晶発振を提供するための従来のアプローチは、タイマが切れる前に発振が始動しない場合、発振器が決して始動しないであろうため、特殊な高品質かつ高価な水晶を使用することを要求する。
【００１７】
本開示の種々の実施形態によると、低電力水晶発振における発振は、その独自のクロック出力によって制御されるパルスを提供することにより、付加的エネルギーを発振器回路の中に注入することによって持続され得る。本水晶発振器は、低電流動作に切り替わる前に、より高い電流で始動し得る。次いで、ある数の出力サイクル後、発振器出力と同期され、発振器回路の中に注入されている、エネルギーパルスを用いて低電力動作に切り替わる。タイマ、例えば、１０２４カウンタを使用することによって、水晶発振器出力から起動すると、電力節約回路は、発振器を低電力モード、例えば、約１００ナノアンペアに切り替える前に、水晶発振器がその発振を十分に持続させるまで待機するであろう。
【００１８】
ここで図面を参照すると、例示的実施形態の詳細が、図式的に図示される。図面内の同様の要素は、同様の番号によって表され、類似要素は、異なる小文字添字を伴う同様の番号によって表されるであろう。
【００１９】
図１を参照すると、水晶発振器回路の概略図が、描写されている。本水晶発振器回路は、概して、番号１００によって参照され、電流源１０２と、第１のレジスタ１０４と、Ｐチャネル金属酸化物半導体（ＰＭＯＳ）電界効果トランジスタ（ＦＥＴ）１０６と、第１のコンデンサ１０８と、第２のレジスタ１１０と、水晶周波数判定要素１１２と、第２のコンデンサ１１４と、第３のコンデンサ１１６と、ＰＭＯＳ  ＦＥＴ１０６とトーテムポール回路構成において構成される、ＮＭＯＳ  ＦＥＴ１１８とを備えてもよい。水晶発振器回路１００は、回路雑音エネルギーに依存して、その発振を始動させ、フル動作発振出力に至るまで最長時間がかかる。３２ＫＨｚで発振する水晶発振器回路１００は、始動までに最大３〜４秒かかり得、３２ＭＨｚ発振器は、始動のために約５〜２０ミリ秒かかり得る。
【００２０】
これは、標準的水晶発振器回路設計であり、電子回路設計の当業者および本開示の利益を享受する者は、同等に良好に稼働する、他の水晶発振器回路設計も容易に想起し得る。これらの他の水晶発振器回路は全て、本開示に適用可能であり、本明細書で検討される。
【００２１】
図２を参照すると、図１に示される発振器のインバータ実装の概略図が、描写されている。発振器１００ａに示される主要発振能動デバイスは、インバータ２２２であり、その後、出力２２６を有するバッファ増幅器として使用される別のインバータ２２４が続く。
【００２２】
図３を参照すると、図１に示される発振器のトランスコンダクタ実装の概略図が、描写されている。発振器１００ｂに示される主要発振能動デバイスは、トランスコンダクタ３２２であり、その後、出力３２６を有するバッファ増幅器として使用されるインバータ３２４が続く。
【００２３】
図２および３に示されるような超低電力発振器に関する課題は、温度範囲に基づく水晶品質の大きなばらつきが存在することである。典型的水晶のＲＥＳＲ範囲は、約３０キロオーム〜約９０キロオームであり得る。
【００２４】
図４を参照すると、本開示の具体的例示的実施形態による、適応自動始動を伴う超低電力水晶発振器の概略ブロック図が、描写されている。適応自動始動を伴う超低電力水晶発振器は、概して、番号４００によって表され、高および低電力制御可能Ｇｍデバイス４２４と、インバータ４２６と、それぞれ、供給電圧Ｖｄｄ（Ｖｂｉａｓ＋）および供給コモンＶｓｓ（Ｖｂｉａｓ−）とＧｍデバイス４２４の出力との間に結合される、制御可能スイッチ４４２および４２８と、正の半サイクルエッジ遅延回路４３０と、立ち上がりクロックエッジ上でアクティブ化される、第１のパルス発生器４３２と、インバータ４３４と、カウンタコントローラ４３６と、立ち下がりクロックエッジ上でアクティブ化される、第２のパルス発生器４３８と、負の半サイクルエッジ遅延回路４４０と、Ｇｍデバイス４２４のための高／低電流制御４４４と、それぞれ、供給電圧Ｖｄｄ（Ｖｂｉａｓ＋）と供給コモンＶｓｓ（Ｖｂｉａｓ−）との間に結合される、制御可能スイッチ４４８および４４６とを備えてもよい。第１および第２のパルス発生器４３２ならびに４３８は、正パルス、負パルス、または正および負パルスの両方を制御するための構成可能パルス出力を有する、単一パルス発生器であってもよい。
【００２５】
Ｇｍデバイス４２４は、高電力モードで起動し、広範囲のＲＥＳＲ、例えば、約３０キロオーム〜約９０キロオームを有する水晶に対応するために使用され得る。高電力モードで起動するＧｍデバイス４２４のための電力消費は、例えば、限定ではないが、ディープスリープステッカデバイスには高すぎる、約５００ナノアンペア（典型値）〜約１マイクロアンペア（最大値）であり得る。したがって、高電力モードにあるとき、水晶発振を始動させ、ある発振サイクルカウント数、例えば、４０９６／８１９２にわたって本高電力モードに留まることによって、始動発振を確実にするであろう。いったん発振が持続されると、発振器回路へのエネルギーパルス、例えば、水晶発振器出力周波数と同期された１００ナノ秒幅パルスの生成を開始する。次いで、Ｇｍデバイス４２４が、より低い電流、例えば、高電力モードにあるときに使用される電流の約１０パーセントを使用する、低電力モードに切り替わる。
【００２６】
これは、高または低電力モードのいずれかでＧｍデバイス４２４を制御するための高／低電流制御４４４を用いて遂行されてもよく、電流制御４４４はさらに、発振器出力（インバータ４２６の出力）によって発生されるサイクルの数をカウントする、カウンタ／コントローラ４３６によって制御される。カウンタ／コントローラ４３６は、水晶発振器が適正な始動発振を確実にするために十分に長く高電力モードで起動することを確実にする。次いで、いったん十分な時間が経過し、適正な始動発振を確実にすると、カウンタ／コントローラ４３６は、高／低電流制御４４４に、Ｇｍデバイス４２４を低電力モードに切り替えるように命令し、パルス発生器４３２および４３８の一方または両方をイネーブルにする。
【００２７】
パルス発生器４３２および４３８は、最大値が水晶周波数帯域幅内で発振器回路に転送され得るように、発振器出力（インバータ４３４の出力）の周波数と同期される、パルスを発生させてもよい。パルス幅もまた、約５ナノ秒〜約５００ナノ秒であってもよい。パルス発生器４３２および／または４３８によって発生されるような水晶発振器へのエネルギーパルスは、以下の３つのオプションのうちの任意の１つを使用することによって提供されてもよい。
（１）スイッチ４４２を閉鎖することによって発生される正パルスであり、これは、インバータ４３４からの発振器出力の立ち上がりエッジにおいてＶｂｉａｓ＋パルスをＧｍデバイス４２４に印加し、随意に、Ｖｂｉａｓ−へのスイッチ４２８の閉鎖に対して半サイクル遅延４３０が続く。
（２）スイッチ４４８を閉鎖することによって発生される負パルスであり、これは、インバータ４３４からの発振器出力の立ち下がりエッジにおいてＶｂｉａｓ＋パルスをＧｍデバイス４２４に印加し、随意に、Ｖｂｉａｓ−へのスイッチ４４６の閉鎖に対して半サイクル遅延４４０が続く。
（３）スイッチ４２８、４３０、４４６、および４４８によって提供されるような、それぞれ、Ｖｂｉａｓ＋およびＶｂｉａｓ−に対する立ち上がりならびに立ち下がりクロックエッジにおける正および負パルスの両方。
【００２８】
図５を参照すると、本開示の教示による、発振器入力および出力波形の概略グラフが、描写されている。スイッチ４４８からの正パルスは、立ち上がりクロック発振器波形上に示され、スイッチ４４６からの負パルスは、立ち下がりクロック発振器波形上に示される。
【００２９】
図６を参照すると、本開示の教示による、図４に示される水晶発振器回路を備えるマイクロコントローラの概略ブロック図が、描写されている。マイクロコントローラ６０２は、デジタルプロセッサおよびメモリ６０４と、周辺モジュール６０６と、入力／出力６０８と、クロック発振器４００とを備えてもよい。クロック発振器４００は、外部水晶１１２および関連付けられた外部構成要素、例えば、レジスタ１１０、２２０、ならびに３２０と、コンデンサ１１４および１１６とに結合されてもよい。デジタルプロセッサおよびメモリ６０４（コア）ならびに周辺機器６０６は、異なるクロック信号に結合されてもよく、例えば、デジタルプロセッサ６０４は、より高速のクロック発振器４００に結合され、周辺機器６０６は、より低速のクロック発振器６１０に結合される。入力／出力６０８は、さらに低速のクロック発振器６１２に結合されてもよい。
【００３０】
本明細書に開示される水晶発振器実施形態は、マイクロコントローラ６０２が、動作をより迅速に始動させ、その後、より低電力で起動することを可能にする。
【図１】
2018518107.tif 000003
【図２】
2018518107.tif 000004
【図３】
2018518107.tif 000005
【図４】
2018518107.tif 000006
【図５】
2018518107.tif 000007
【図６】
2018518107.tif 000008
【国際調査報告】
2018518107.tif 000009
2018518107.tif 000010