(57)【要約】  プロファイル生成器と、プロファイル生成器からプロファイル信号を受信するように構成されたエンコーダと、超音波センサの出力を表す信号を受信するように構成され、且つエンコーダから制御信号を受信するためにエンコーダに結合された減衰器とを含み、減衰器は、複数の減衰ステージを含み、減衰器は、入力信号の減衰されたバージョンである出力信号を生成するように構成される、超音波装置。
2018537190.tif 000002
【特許請求の範囲】
【請求項１】
プロファイル生成器と、
前記プロファイル生成器からプロファイル信号を受信するように構成されたエンコーダと、
超音波センサの出力を表す信号を受信するように構成され、且つ前記エンコーダから制御信号を受信するために前記エンコーダに結合された減衰器と、を含み、
前記減衰器は、複数のバイナリ減衰ステージを含み、前記減衰器は、入力信号の減衰されたバージョンである出力信号を生成するように構成される、超音波装置。
【請求項２】
前記プロファイル生成器は、目標減衰プロファイルを提供する、請求項１に記載の超音波装置。
【請求項３】
各バイナリ減衰ステージは、約０．２ｄＢの減衰を提供する、請求項１に記載の超音波装置。
【請求項４】
各バイナリ減衰ステージは、少なくとも１つの相補型スイッチを含む、請求項１に記載の超音波装置。
【請求項５】
各バイナリ減衰ステージは、片側接地である、請求項１に記載の超音波装置。
【請求項６】
各バイナリ減衰ステージは、差動式である、請求項１に記載の超音波装置。
【請求項７】
前記バイナリ減衰ステージは、並列に接続されて前記減衰器を形成する、請求項１に記載の超音波装置。
【請求項８】
前記バイナリ減衰ステージは、直列に接続されて前記減衰器を形成する、請求項１に記載の超音波装置。
【請求項９】
前記バイナリ減衰ステージは、直列及び並列に接続されて前記減衰器を形成する、請求項１に記載の超音波装置。
【請求項１０】
プロファイル生成器と、
前記プロファイル生成器からプロファイルを受信するように構成されたエンコーダと、
超音波センサの出力を表す信号を受信するように構成され、且つ前記エンコーダから制御信号を受信するために前記エンコーダに結合された減衰器と、を含み、
前記減衰器は、複数のステージを含み、前記複数のステージにおける各ステージは、所定の減衰を有し、前記減衰器は、入力信号の減衰されたバージョンである減衰された出力信号を生成するように構成される、超音波装置。
【請求項１１】
前記プロファイル生成器は、目標減衰プロファイルを提供する、請求項１０に記載の超音波装置。
【請求項１２】
各減衰ステージは、約０．２ｄＢの減衰を提供する、請求項１０に記載の超音波装置。
【請求項１３】
各減衰ステージは、少なくとも１つの相補型スイッチを含む、請求項１０に記載の超音波装置。
【請求項１４】
各減衰ステージは、片側接地である、請求項１０に記載の超音波装置。
【請求項１５】
各減衰ステージは、差動式である、請求項１０に記載の超音波装置。
【請求項１６】
前記減衰ステージは、並列に接続されて前記減衰器を形成する、請求項１０に記載の超音波装置。
【請求項１７】
前記減衰ステージは、直列に接続されて前記減衰器を形成する、請求項１０に記載の超音波装置。
【請求項１８】
前記減衰ステージは、直列及び並列に接続されて前記減衰器を形成する、請求項１０に記載の超音波装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、米国特許法第１２０条の下で、代理人整理番号Ｂ１３４８．７００２２ＵＳ００で２０１５年１２月２日に出願された「TIME GAIN COMPENSATION CIRCUIT AND RELATED APPARATUS AND METHODS」という名称の米国特許出願第１４／９５７，４４３号の利益を主張する継続出願である。この特許出願は、その全体が参照により本明細書に組み込まれる。
【０００２】
分野
本出願は、時間ゲイン補償回路を有する超音波装置に関する。
【背景技術】
【０００３】
関連技術
超音波装置は、画像診断及び／又は治療を行うために使用され得る。超音波画像診断は、体内の軟部組織の身体構造を見るために使用され得る。超音波画像診断は、疾患の源を見つけたり、又は症状を取り除いたりするために使用され得る。超音波装置は、人間に聞こえる周波数よりも高い周波数を伴う音波を使用する。超音波画像は、プローブを使用して組織に超音波パルスを送信することによって生成される。音波は組織から反射され、異なる組織が様々な程度の音を反射する。これらの反射された音波を記録して、オペレータに対して画像として表示することができる。音響信号の強度（振幅）及び波が身体を通って進むのにかかる時間は、画像を生成するために使用される情報を提供する。
【０００４】
多くの異なるタイプの画像を、超音波装置を使用して形成することができる。画像は、リアルタイム画像であり得る。例えば、組織の２次元の断面、血流、経時的な組織の動き、血液の位置、特定の分子の存在、組織の堅さ、又は３次元領域の解剖構造を示す画像を生成することができる。
【発明の概要】
【課題を解決するための手段】
【０００５】
概要
本出願の一態様によれば、超音波装置が提供され、この超音波装置は、プロファイル生成器と、プロファイル生成器からプロファイル信号を受信するように構成されたエンコーダと、超音波センサの出力を表す信号を受信するように構成され、且つエンコーダから制御信号を受信するためにエンコーダに結合された減衰器とを含み、減衰器は、複数のバイナリ減衰器ステージを含み、減衰器は、入力信号の減衰されたバージョンである出力信号を生成するように構成される。
【０００６】
本出願の一態様によれば、超音波装置が提供され、この超音波装置は、プロファイル生成器と、プロファイル生成器からプロファイル信号を受信するように構成されたエンコーダと、超音波センサの出力を表す信号を受信するように構成され、且つエンコーダから制御信号を受信するためにエンコーダに結合された減衰器とを含み、減衰器は、複数のステージを含み、この複数のステージにおける各ステージは、所定の減衰を有し、減衰器は、入力信号の減衰されたバージョンである出力信号を生成するように構成される。
【０００７】
図面の簡単な説明
本出願の様々な態様及び実施形態について以降の図を参照して説明する。なお、図は必ずしも正確な縮尺で描かれていない。複数の図に現れる項目は、それらが現れる図の全てにおいて同じ参照符号によって示される。
【図面の簡単な説明】
【０００８】
【図１】本出願の非限定的な実施形態による、時間ゲイン補償回路を含む超音波装置のブロック図である。
【図２Ａ】本出願の非限定的な実施形態による、図１の減衰器の差動並列実装を示す回路図である。
【図２Ｂ】本出願の非限定的な実施形態による、図１の減衰器の差動直列実装を示す回路図である。
【図２Ｃ】本出願の非限定的な実施形態による、図１の減衰器の片端接地並列実装を示す回路図である。
【図２Ｄ】本出願の非限定的な実施形態による、図１の減衰器の片端接地直列実装を示す回路図である。
【図３】本出願の非限定的な実施形態による、相補型スイッチを含む図１の減衰器の実装を示す回路図である。
【図４】本出願の非限定的な実施形態による、図３の相補型スイッチの状態を決定するために使用されるシフトレジスタ及びデジタルエンコーダを示す回路図である。
【図５】本出願の非限定的な実施形態による、３つの制御信号の時間的進展及び図４のシフトレジスタの状態を示すグラフである。
【図６】本出願の非限定的な実施形態による、一時的減少を特徴として含む信号の受信によってトリガーされる時間ゲイン補償応答を示すグラフである。
【発明を実施するための形態】
【０００９】
詳細な説明
本発明者らは、時間ゲイン補償回路に関連する電力消費及び精度が、可変増幅器を、可変減衰器と固定ゲイン増幅器とを含む増幅回路で置き換えることにより改善され得ることを認識及び理解している。この方式は、増幅器の設計を大幅に単純化することができ、問題を能動回路の設計から受動回路の設計にシフトさせる。
【００１０】
本出願の態様は、個々にデジタル方式に対応している複数の抵抗器を含む時間ゲイン補償のための可変減衰回路に関連している。この回路は、固定の抵抗器を含むため、高い減衰精度と、従って高いゲイン精度とを達成することができる。更に、可変減衰器に関連した電力消費源は、抵抗器を有効にしているデジタル回路である。
【００１１】
上述した態様及び実施形態並びに追加の態様及び実施形態について、以下で更に説明する。これらの態様及び／又は実施形態は、個別に、全て一緒に、又は２つ以上の任意の組み合わせで使用することができ、なぜなら、用途がこの点で限定されないからである。
【００１２】
図１は、本出願の非限定的な実施形態による、受信した超音波信号を処理するための回路を示す。回路１００は、Ｎ個の超音波トランスデューサ１０２ａ．．．１０２ｎを含み、ここで、Ｎは整数である。超音波トランスデューサは、一部の実施形態では、受信した超音波信号を表す電気信号を生成するセンサである。一部の実施形態では、超音波トランスデューサは、超音波信号も送信し得る。一部の実施形態では、超音波トランスデューサは、容量性微細加工超音波トランスデューサ（ＣＭＵＴ）であり得る。一部の実施形態では、超音波トランスデューサは、圧電性微細加工超音波トランスデューサ（ＰＭＵＴ）であり得る。他の実施形態では、更に別のタイプの超音波トランスデューサが使用され得る。
【００１３】
回路１００は、Ｎ個の回路チャンネル１０４ａ．．．１０４ｎを更に含む。回路チャンネルは、それぞれの超音波トランスデューサ１０２ａ．．．１０２ｎに対応することができる。例えば、８個の超音波トランスデューサ１０２ａ．．．１０２ｎ及び８個の対応する回路チャンネル１０４ａ．．．１０４ｎが存在し得る。一部の実施形態では、超音波トランスデューサ１０２ａ．．．１０２ｎの数は、回路チャンネルの数よりも多いことがあり得る。
【００１４】
回路チャンネル１０４ａ．．．１０４ｎは、送信回路、受信回路、又はその両方を含み得る。送信回路は、それぞれのパルサー１０８ａ．．．１０８ｎに結合された送信デコーダ１０６ａ．．．１０６ｎを含み得る。パルサー１０８ａ．．．１０８ｎは、それぞれの超音波トランスデューサ１０２ａ．．．１０２ｎを制御して超音波信号を発することができる。
【００１５】
回路チャンネル１０４ａ．．．１０４ｎの受信回路は、それぞれの超音波トランスデューサ１０２ａ．．．１０２ｎから出力された電気信号を受信することができる。図示した例では、各回路チャンネル１０４ａ．．．１０４ｎは、それぞれの受信スイッチ１１０ａ．．．１１０ｎ及び増幅器１１２ａ．．．１１２ｎを含む。受信スイッチ１１０ａ．．．１１０ｎは、所与の超音波トランスデューサ１０２ａ．．．１０２ｎからの電気信号の読み取りを活性化／不活性化するように制御され得る。より一般的には、受信スイッチ１１０ａ．．．１１０ｎは、受信回路であり得、なぜなら、同じ機能を実行するためにスイッチの代替物を用いることができるからである。増幅器１１２ａ．．．１１２ｎは、トランスインピーダンス型増幅器（ＴＩＡ）であってもよい。
【００１６】
回路１００は、平均化回路１１４を更に含み、平均化回路１１４は、本明細書では加算器又は加算増幅器とも呼ばれる。一部の実施形態では、平均化回路１１４はバッファ又は増幅器である。平均化回路１１４は、増幅器１１２ａ．．．１１２ｎの１つ又は複数からの出力信号を受信することができ、また、平均化された出力信号を提供することができる。平均化された出力信号は、様々な増幅器１１２ａ．．．１１２ｎからの信号を加算又は減算することによって部分的に形成され得る。平均化回路１１４は、可変帰還抵抗を含み得る。可変帰還抵抗の値は、平均化回路が信号を受信する増幅器１１２ａ．．．１１２ｎの数に基づいて動的に調節され得る。平均化回路１１４は、オートゼロブロック１１６に結合される。
【００１７】
オートゼロブロック１１６は、減衰器１２０及び固定ゲイン増幅器１２２を含む時間ゲイン補償回路１１８に結合される。一部の実施形態では、減衰器１２０、並びに図２Ａの減衰器２００、図２Ｂの減衰器２２０、図２Ｃの減衰器２４０、及び図２Ｄの減衰器２６０は、可変減衰器であり得る。以下で更に説明するように、１つ又は複数の抵抗器を有効／無効にして、従って減衰器に関連する減衰を調節することができる。
【００１８】
時間ゲイン補償回路１１８は、ＡＤＣドライバ１２４を介してＡＤＣ１２６に結合される。図示した例では、ＡＤＣドライバ１２４は、第１のＡＤＣドライバ１２５ａ及び第２のＡＤＣドライバ１２５ｂを含む。ＡＤＣ１２６は、平均化回路１１４からの信号をデジタル化する。
【００１９】
図１は、超音波装置の回路の一部として多数の構成要素を示しているが、本明細書で説明する様々な態様は、まさに図示した通りの構成要素又は図示した構成要素の構成に限定されないことを理解されたい。例えば、本出願の態様は、時間ゲイン補償回路１１８に関する。
【００２０】
図１の構成要素は、単一の基板上又は異なる複数の基板上に配置することができる。例えば、図示するように、超音波トランスデューサ１０２ａ．．．１０２ｎは第１の基板１２８ａ上にあり、残りの図示した構成要素は第２の基板１２８ｂ上にあってもよい。第１及び／又は第２の基板は、シリコン基板などの半導体基板であり得る。代替的な実施形態では、図１の構成要素は単一の基板上にあり得る。例えば、超音波トランスデューサ１０２ａ．．．１０２ｎ及び図示した回路は、同じ半導体ダイ上にモノリシックに集積され得る。そのような集積は、超音波トランスデューサとしてＣＭＵＴを使用することによって容易になり得る。
【００２１】
一実施形態によれば、図１の構成要素は、超音波プローブの一部を形成する。超音波プローブは、手持ち式であり得る。一部の実施形態では、図１の構成要素は、患者によって装着されるように構成される超音波パッチの一部を形成する。
【００２２】
固定ゲイン増幅器１２２のゲインは、約１ｄＢ〜１００ｄＢの値、約３ｄＢ〜３０ｄＢの値、約５ｄＢ〜２０ｄＢの値、又は任意の他の値若しくは値の範囲を有し得る。他の値も可能である。
【００２３】
一部の実施形態では、固定ゲイン増幅器１２２は２０ｄＢのゲインを有する。
【００２４】
可変減衰器１２０の減衰は、約１ｄＢ〜１００ｄＢの値、約３ｄＢ〜３０ｄＢの値、約５ｄＢ〜２０ｄＢの値、又は任意の他の値若しくは値の範囲を有し得る。他の値も可能である。
【００２５】
図２Ａに示す回路２００は、減衰器１２０の非限定的な実施形態を表す。回路２００は、差動構成で配置される。回路２００は、差動入力電圧２０１及び差動出力電圧２０２を有する。抵抗器２０３は、差動回路の「＋」側に関連付けられている。一方、直列抵抗器２０４は、差動回路の「−」側に関連付けられている。抵抗器２０３は、抵抗器２０４の抵抗値と等しい抵抗値を有しても有さなくてもよい。抵抗器２０３及び２０４の出力と出力電圧２０２との間には回路２１０ｉが並列に配置され、ここで、ｉは１〜ｍの値を取ることができる。幾つかの実施形態によれば、各回路２１０ｉは、一連の抵抗器２０５ｉ，スイッチ２０６ｉ、及び抵抗器２０７ｉを含む。抵抗器２０５ｉは、抵抗器２０７ｉの抵抗値と等しい抵抗値を有しても有さなくてもよい。
【００２６】
各スイッチ２０６ｉは、２つの可能な状態、即ちクローズ又はオープンを有することができる。スイッチ２０６ｉがクローズされているとき、回路２１０ｉは、抵抗器２０５ｉ及び２０７ｉの合計に等しい抵抗値を有する抵抗器を表す。逆に、スイッチ２０６ｉがオープンであるとき、回路２１０ｉは、無限大に等しい抵抗値を有する。幾つかの実施形態によれば、入力信号から見た全体的な抵抗値は、スイッチ２０６ｉの状態を変更することにより変化され得る。この構成では、全体的な抵抗値は、長さｍビットのデジタルコードによって規定することができ、１に等しいビットはクローズされたスイッチを表し、０に等しいビットはオープンなスイッチを表す。各スイッチ２０６ｉは、他のスイッチの状態とは無関係にクローズ又はオープンの状態を取ることができる。
【００２７】
抵抗器２０３及び２０４並びに各抵抗器２０５ｉ及び２０７ｉは、約１Ω〜１０ＧΩの値、約１００Ω〜１００ＭΩの値、約１ＫΩ〜１ＭΩの値、又は任意の他の値若しくは値の範囲を有し得る。他の値も可能である。
【００２８】
一部の実施形態では、抵抗器２０５ｉ及び２０７ｉは、ｉの関数として、一定の倍率ｘだけ累進的に増加又は減少するように選択され得る。例えば、抵抗器２０５１がＲに設定される場合、抵抗器２０５２はｘＲに等しいことができ、抵抗器２０５３はｘ２Ｒに等しいことができ、抵抗器２０５ｍはｘｍ−１Ｒに等しいことができる。倍率ｘは、約０．００１〜１０００の値、約０．１〜１０の値、約０．５〜２の値、又は任意の他の値若しくは値の範囲を有し得る。他の値も可能である。
【００２９】
一部の実施形態では、任意の値のｉに対して、抵抗器２０５ｉは全て互いに等しく、抵抗器２０７ｉは全て互いに等しい。
【００３０】
一部の実施形態では、スイッチ２０６ｉの一部又は全部をクローズし、且つ抵抗器２０３、２０４並びに各抵抗器２０５ｉ及び２０７ｉを所定の値に設定することにより、固定の減衰ステージを得ることができる。
【００３１】
図２Ｂに示す回路２２０は、減衰器１２０の別の非限定的な実施形態を表す。回路２２０も差動構成で配置される。回路２２０は、差動入力電圧２２１及び差動出力電圧２２２を有する。抵抗器２２３は、差動回路の「＋」側に関連付けられている。一方、直列抵抗器２２４は、差動回路の「−」側に関連付けられている。抵抗器２２３は、抵抗器２２４の抵抗値と等しい抵抗値を有しても有さなくてもよい。抵抗器２２３と直列に一連の回路２３０ｉがあり、ここで、ｉは１〜ｍの任意の値を取ることができる。同様に、抵抗器２２４と直列に一連の回路２３１ｉがある。各回路２３０ｉは、スイッチ２２６ｉと並列に構成された抵抗器２２５ｉを含み、回路２３１ｉは、スイッチ２２８ｉと並列に構成された抵抗器２２７ｉを含む。抵抗器２２５ｉは、抵抗器２２７ｉの抵抗値と等しい抵抗値を有しても有さなくてもよい。
【００３２】
各スイッチ２２６ｉ及び２２８ｉは、２つの可能な状態、即ちクローズ又はオープンを有することができる。幾つかの実施形態によれば、入力信号から見た全体的な抵抗値は、各スイッチ２２６ｉ及び２２８ｉの状態を個別に調節することにより変化させることができる。前述した並列回路と同様に、各スイッチの状態を決定するためにビットシーケンスを使用することができる。
【００３３】
抵抗器２２３及び２２４並びに各抵抗器２２５ｉ及び２２７ｉは、約１Ω〜１０ＧΩの値、約１００Ω〜１００ＭΩの値、約１ＫΩ〜１ＭΩの値、又は任意の他の値若しくは値の範囲を有し得る。他の値も可能である。
【００３４】
一部の実施形態では、抵抗器２２５ｉ及び２２７ｉは、ｉの関数として、一定の倍率ｘだけ累進的に増加又は減少するように選択され得る。例えば、抵抗器２２５１がＲに設定される場合、抵抗器２２５２はｘＲに等しいことができ、抵抗器２２５３はｘ２Ｒに等しいことができ、抵抗器２２５ｍはｘｍ−１Ｒに等しいことができる。倍率ｘは、約０．００１〜１０００の値、約０．１〜１０の値、約０．５〜２の値、又は任意の他の値若しくは値の範囲を有し得る。他の値も可能である。
【００３５】
一部の実施形態では、任意の値のｉに対して、抵抗器２２５ｉは全て互いに等しく、抵抗器２２７ｉは全て互いに等しい。
【００３６】
一部の実施形態では、スイッチ２２６ｉ及び２２８ｉの一部又は全部をクローズし、且つ抵抗器２２３、２２４並びに各抵抗器２２５ｉ及び２２７ｉを所定の値に設定することにより、固定の減衰ステージを得ることができる。
【００３７】
回路２００が減衰器１２０の差動並列実施形態を表しているのに対し、回路２２０は減衰器１２０の差動直列実施形態を表している。当業者であれば理解するように、並列配置及び直列配置の任意の適切な組み合わせを使用することができる。
【００３８】
図２Ｃに示す回路２４０は、減衰器１２０の別の非限定的な実施形態を表す。回路２４０は、回路の−側がグラウンドに接続されているため、片側接地構成で配置されている。回路２４０は、片側接地入力電圧２４１及び片側接地出力電圧２４２を有する。回路２４０は、直列抵抗器２４３及び並列回路２５０ｉを含み、ここで、ｉは１〜ｍの任意の値を取ることができる。各回路２５０ｉは、スイッチ２４６ｉに直列に接続された抵抗器２４５ｉを含む。
【００３９】
各スイッチ２４６ｉは、２つの可能な状態、即ちクローズ又はオープンを有することができる。幾つかの実施形態によれば、入力信号から見た全体的な抵抗値は、各スイッチ２４６ｉの状態を個別に調節することにより変化させることができる。前述した並列回路と同様に、各スイッチの状態を決定するためにビットシーケンスを使用することができる。
【００４０】
抵抗器２４３及び各抵抗器２４５ｉは、約１Ω〜１０ＧΩの値、約１００Ω〜１００ＭΩの値、約１ＫΩ〜１ＭΩの値、又は任意の他の値若しくは値の範囲を有し得る。他の値も可能である。
【００４１】
一部の実施形態では、抵抗器２４５ｉは、ｉの関数として、一定の倍率ｘだけ累進的に増加又は減少するように選択され得る。例えば、抵抗器２４５１がＲに設定される場合、抵抗器２４５２はｘＲに等しいことができ、抵抗器２４５３はｘ２Ｒに等しいことができ、抵抗器２４５ｍはｘｍ−１Ｒに等しいことができる。倍率ｘは、約０．００１〜１０００の値、約０．１〜１０の値、約０．５〜２の値、又は任意の他の値若しくは値の範囲を有し得る。他の値も可能である。
【００４２】
一部の実施形態では、抵抗器２４５ｉは全て互いに等しい。
【００４３】
一部の実施形態では、任意の値のｉに対して、各スイッチ２４６ｉをクローズし、且つ抵抗器２４３及び各抵抗器２４５ｉを所定の値に設定することにより、固定の減衰ステージを得ることができる。
【００４４】
図２Ｄに示す回路２６０は、減衰器１２０の別の非限定的な実施形態を表す。回路２６０も片側接地構成で配置される。回路２６０は、片側接地入力電圧２６１及び片側接地出力電圧２６２を有する。回路２６０は、回路２７０ｉに直列に接続された直列抵抗器２６３を含み、ここで、ｉは１〜ｍの任意の値を取ることができる。各回路２７０ｉは、スイッチ２６６ｉに並列に接続された抵抗器２６５ｉを含む。
【００４５】
各スイッチ２６６ｉは、２つの可能な状態、即ちクローズ又はオープンを有することができる。幾つかの実施形態によれば、入力信号から見た全体的な抵抗値は、各スイッチ２６６ｉの状態を個別に調節することにより変化させることができる。前述した並列回路と同様に、各スイッチの状態を決定するためにビットシーケンスを使用することができる。
【００４６】
抵抗器２６３及び各抵抗器２６５ｉは、約１Ω〜１０ＧΩの値、約１００Ω〜１００ＭΩの値、約１ＫΩ〜１ＭΩの値、又は任意の他の値若しくは値の範囲を有し得る。他の値も可能である。
【００４７】
一部の実施形態では、抵抗器２６５ｉは、ｉの関数として、一定の倍率ｘだけ累進的に増加又は減少するように選択され得る。例えば、抵抗器２６５１がＲに設定される場合、抵抗器２６５２はｘＲに等しいことができ、抵抗器２６５３はｘ２Ｒに等しいことができ、抵抗器２６５ｍはｘｍ−１Ｒに等しいことができる。倍率ｘは、約０．００１〜１０００の値、約０．１〜１０の値、約０．５〜２の値、又は任意の他の値若しくは値の範囲を有し得る。他の値も可能である。
【００４８】
一部の実施形態では、抵抗器２６５ｉは全て互いに等しい。
【００４９】
幾つかの実施形態によれば、任意の値のｉに対して、スイッチ２６６ｉの一部又は全部をクローズし、且つ抵抗器２６３及び各抵抗器２６５ｉを所定の値に設定することにより、固定の減衰ステージを得ることができる。
【００５０】
回路２４０が減衰器１２０の片側接地並列実施形態を表しているのに対し、回路２６０は減衰器１２０の片側接地直列実施形態を表している。当業者であれば理解するように、並列配置及び直列配置の任意の適切な組み合わせを使用することができる。
【００５１】
図３は、減衰器１２０の非限定的な実施形態を示す。回路３００は差動並列構成で提示されているが、他の構成を使用することもできる。例えば、差動直列構成、又は片側接地並列構成、又は片側接地直列構成、又はそれらの任意の他の適切な組み合わせを使用することができる。本出願の幾つかの非限定的な態様によれば、スイッチ２０６ｉは、図３に示すような相補型スイッチによって実装され得る。相補型スイッチは、ｎＭＯＳトランジスタ３１０ｉ及びｐＭＯＳトランジスタ３１１ｉを含み得る。ｎＭＯＳトランジスタ３１０ｉのドレインは、ｐＭＯＳトランジスタ３１１ｉのソースに接続され得る。ｎＭＯＳトランジスタ３１０ｉのソースは、ｐＭＯＳトランジスタ３１１ｉのドレインに接続され得る。ｎＭＯＳトランジスタ３１０ｉのゲートは、インバータ３１５ｉの入力ポートに接続され得、インバータ３１５ｉの出力ポートは、ｐＭＯＳトランジスタ３１１ｉのゲートに接続され得る。
【００５２】
当業者であれば容易に理解するように、図３は、１つのｐＭＯＳトランジスタ及び１つのｎＭＯＳトランジスタに基づく相補型スイッチを示しているが、任意の適切な数のｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを使用することができる。更に、ｎＭＯＳトランジスタのみ（又はｐＭＯＳトランジスタのみ）を使用した非相補型スイッチを使用することができる。
【００５３】
当業者であれば更に理解するように、図３は、金属酸化膜半導体（ＭＯＳＦＥＴ）トランジスタに基づく相補型スイッチを示しているが、任意の他のタイプのトランジスタを使用することもできる。トランジスタ３１０ｉ及び３１１ｉは、ＢＪＴ、ＢｉＣＭＯＳ、ＪＦＥＴ、ＩＧＦＥＴ、ＭＥＳＦＥＴ、又は任意の他の適切なタイプのトランジスタによって実装され得る。
【００５４】
一部の実施形態では、フリップフロップ３１７ｉを使用して相補型スイッチ２０６ｉの状態を設定することができ、ここで、ｉは１〜ｍの任意の値を取ることができる。各フリップフロップ３１７ｉの出力ポートは、各ｎＭＯＳトランジスタ３１０ｉのゲートに接続され得る。以下で更に説明するように、一部の実施形態では、インバータ３１５ｉを介して２つのトランジスタのゲートを接続する代わりに、各フリップフロップ３１７ｉのＱポートを各ｎＭＯＳトランジスタ３１０ｉのゲートに接続してもよく、同時に各フリップフロップ３１７ｉの
【数１】
2018537190.tif 000003
（非Ｑ）ポートを各ｐＭＯＳトランジスタ３１１ｉのゲートに接続してもよい。更に、各フリップフロップ３１７ｉの出力ポートを次のフリップフロップ３１７ｉ＋１の入力ポートに接続してもよく、ここで、ｉは１〜ｍ−１の任意の値を取ることができる。本出願の幾つかの態様によれば、フリップフロップ３１７ｉは、集合的にシフトレジスタを表す。
【００５５】
一部の実施形態では、フリップフロップ３１７ｉはエンコーダ３５０によって制御され得る。更には、エンコーダ３５０はプロファイル生成器３５１によって制御され得る。本出願の幾つかの態様によれば、プロファイル生成器３５１は、目標時間ゲイン補償応答を生成し、且つ所望のプロファイルを追跡するのに必要な制御信号を参照する回路であり得る。目標時間ゲイン補償応答は、ユーザによって手動で規定されるか、コンピュータによって自動的に規定されるか、又は任意の他の適切な態様で規定され得る。
【００５６】
図４は、減衰回路３００の非限定的な実施形態を示す。減衰器４００は、４つの減衰ステージを含み、各ステージは１つの相補型スイッチに対応しているが、任意の他の適切な数のステージを使用することもできる。本出願の幾つかの態様によれば、回路４００の内部にはデジタル回路４０１がある。非限定的な例では、デジタル回路４０１は、４つの２対１のマルチプレクサ４７０ｉ、４つのフリップフロップ３１７ｉから構成されるシフトレジスタ４０２（図３にも図示されている）、４つのインバータ対４５０ｉ及び４５２ｉ、並びに４つのインバータ対４５３ｉ及び４５４ｉを含む。いずれかの時点において、各フリップフロップ３１７ｉは、入力ポートＤｉを介して１又は０の状態に設定され得る。フリップフロップ３１７ｉがシフト信号４９０によってトリガーされると、出力ポートＱｉはＤｉと同じ値に設定され、出力ポート
【数２】
2018537190.tif 000004
は反対の値に設定される。一部の実施形態では、フリップフロップ３１７ｉは、立ち上がりエッジ又は立ち下がりエッジによってトリガーされ得る。幾つかの他の実施形態では、フリップフロップ３１７ｉは、１のパルス又は０のパルスによってトリガーされ得る。リセット信号４９２を使用して、全てのフリップフロップの状態を０に設定することができる。各ポートＱｉは、インバータ対４５０ｉ及び４５１ｉを介して各ｎＭＯＳトランジスタ３１０ｉのゲートに接続され得る。同様に、各ポート
【数３】
2018537190.tif 000005
は、インバータ対４５１ｉ及び４５２ｉを介して各ｐＭＯＳトランジスタ３１１ｉのゲートに接続され得る。インバータ対を使用して、望ましくない電圧スパイクが相補型スイッチに打撃を与えるのを防止することができる。
【００５７】
一部の実施形態では、２対１のマルチプレクサ４７０ｉを使用して、シフトレジスタ４０２の各ビットの状態を設定することができる。各マルチプレクサ４７０ｉは、２つの入力ポートＡｉ及びＢｉ並びに１つの出力ポートＺｉを有し得る。Ｉｎｃ＿Ｄｅｃの値が０に設定されると、Ｚｉは、Ｂｉの値とは無関係にＡｉの値を取ることができる。逆に、Ｉｎｃ＿Ｄｅｃの値が１に設定されると、Ｚｉは、Ａｉの値とは無関係にＢｉの値を取ることができる。しかしながら、任意の他の適切なロジックを使用することもできる。一部の実施形態では、ポートＡ１及びＢ４はプロファイル生成器によって設定され得、他の全てのポートＡｉ及びＢｉは、隣接するフリップフロップの出力Ｑによって設定される。非限定的な例では、ＡｉはＱｉ−１によって設定され得、ＢｉはＱｉ＋１によって設定され得る。
【００５８】
一部の実施形態では、Ｉｎｃ＿Ｄｅｃ信号４９１が０に設定され、レジスタがシフト信号４９０によってトリガーされると、レジスタに記憶されたビットは、最下位フリップフロップ３１７１から最上位フリップフロップ３１７４にシフトし得る。逆に、Ｉｎｃ＿Ｄｅｃが１に設定され、レジスタがシフト信号４９０によってトリガーされると、レジスタに記憶されたビットは、最上位フリップフロップ３１７４から最下位フリップフロップ３１７１にシフトし得る。
【００５９】
図５は、デジタル回路４０１の動作の非限定的な例を示す。グラフの上部部分は、３つの制御信号、即ちシフト信号４９０、Ｉｎｃ＿Ｄｅｃ信号４９１、及びリセット信号４９２を示す。グラフの下側部分は、３つの制御信号に応答したシフトレジスタの各フリップフロップの状態を示し、ＦＦｉは、図４のフリップフロップ３１７ｉを表す。Ｔ１〜Ｔ４では、制御信号Ｉｎｃ＿Ｄｅｃが０に設定されるのに応答して、レジスタはＦＦ４に向かってビットをシフトする。シフトは、回路がシフト信号４９０によってトリガーされたときに生じる。Ｔ５〜Ｔ８では、制御信号Ｉｎｃ＿Ｄｅｃが１に設定されるのに応答して、レジスタはＦＦ１に向かってビットをシフトする。非限定的な例では、リセットは常に０に設定されるが、リセットは常に１に設定されてもよく、従って各フリップフロップの状態を０に設定する。
【００６０】
図６は、時間ゲイン補償回路１１８によって生成される時間依存応答の非限定的な例を示しており、時間ゲイン補償回路１１８は可変減衰器１２０及び固定ゲイン増幅器１２２を含み得る。グラフ６００は、３つの信号を時間の関数として示す。曲線６１１は、目標物に向かって超音波を送信することによって得られた、１つ又は複数のトランスデューサ１０２ｉによって受信された応答を示す。目標物は複数の層を含み得、深度の関数として様々な大きさを有する多重反射を引き起こす。曲線６１１は、多層化された目標物によって引き起こされ得る一時的減少を示す。一部の実施形態では、鮮明な超音波画像を取得するために、曲線６３１によって示されるように時間の関数として均一な応答を有することが望ましいことがあり得る。結果として、プロファイル生成器３５１は、深度依存性の反射によって引き起こされる損失を補償するゲイン応答を提供するように制御信号を参照し得る。曲線６２１は、そのようなゲイン応答の非限定的な例である。
【００６１】
一部の実施形態では、各バイナリ減衰ステージは、約０．２ｄＢの減衰を提供することができる。
【００６２】
幾つかの他の実施形態では、補償信号が任意の適切な時間依存挙動を有するようにするゲイン応答を生成することが望ましいことがあり得る。例えば、超音波画像のコントラストを向上させるために、目標物のある層の応答を誇張し、別の層の応答を減衰させることが望ましいことがあり得る。時間ゲイン補償応答は、ユーザによって手動で規定されるか、コンピュータによって自動的に規定されるか、又は任意の他の適切な態様で規定され得る。
【００６３】
本出願の技術の幾つかの態様及び実施形態を説明してきたが、当業者であれば、様々な変形形態、修正形態、及び改良形態を容易に想到するであろうことを理解されたい。そのような変形形態、修正形態、及び改良形態は、本出願に記載する技術の趣旨及び範囲内にあることが意図されている。従って、前述の実施形態は例としてのみ提示されたものであり、添付の請求項及びその均等物の範囲内において、本発明の実施形態は、具体的に記載されたものとは別の態様で実施され得ることを理解されたい。
【００６４】
説明したように、幾つかの態様は、１つ又は複数の方法として実現され得る。方法の一部として実施される動作は、任意の適切な方法で順序付けられ得る。従って、図示した実施形態では連続的な動作として示されていたとしても、幾つかの動作を同時に実行することを含み得る、図示されたものとは異なる順序で動作が実行される実施形態を構築することができる。
【００６５】
本明細書で規定し使用する全ての定義は、辞書の定義、参照により組み込まれる文献における定義、及び／又は定義された用語の通常の意味を超えて優先されるものと理解されるべきである。
【００６６】
本明細書及び特許請求の範囲で使用する場合、「及び／又は」という語句は、結合した要素の「いずれか又は両方」、即ち、ある場合には結合して存在し、他の場合には分離して存在する要素を意味するものとして理解されるべきである。
【００６７】
本明細書及び特許請求の範囲で使用する場合、１つ又は複数の要素のリストを参照した「少なくとも１つ」という語句は、要素のリスト中の任意の１つ又は複数の要素から選択される少なくとも１つの要素を意味するが、要素のリスト中に特に列挙された要素全部の少なくとも１つを必ずしも含むものではなく、また、要素のリスト中の要素の任意の組み合わせを排除するものではないことが理解されるべきである。
【００６８】
本明細書で使用する場合、数値的に関連して使用される「〜」という用語は、特段の断りがない限り、両端の値を含むことになる。例えば、「Ａ〜Ｂ」は、特段の断りがなければＡ及びＢを含む。
【００６９】
特許請求の範囲並びに上記の本明細書内では、「含む」、「包含する」、「担持する」、「有する」、「含有する」、「伴う」、「保持する」、「構成される」などの移行句は、全てオープンエンドであり、即ち（対象を）含むが限定されないことを意味するものとして理解されるべきである。「からなる」及び「から本質的になる」という移行句のみが、それぞれクローズド又は半クローズドの移行句であるものとする。
【図１】
2018537190.tif 000006
【図２Ａ】
2018537190.tif 000007
【図２Ｂ】
2018537190.tif 000008
【図２Ｃ】
2018537190.tif 000009
【図２Ｄ】
2018537190.tif 000010
【図３】
2018537190.tif 000011
【図４】
2018537190.tif 000012
【図５】
2018537190.tif 000013
【図６】
2018537190.tif 000014
【国際調査報告】
2018537190.tif 000015