(57)【要約】測距機能が、その動作の間、中央プロセッサへのソフトウェアオーバーヘッドを伴わずに、マイクロコントローラ内のコア独立周辺機器（ＣＩＰ）の集合を使用して実装される。パルス幅変調（ＰＷＭ）周辺機器は、高周波数駆動信号を発生させ、カウンタが、ＰＷＭ駆動信号（パルス）の持続時間を設定し、コンパレータに結合される第２のタイマが、物体からの測距信号の反射を受信するためにかかる時間を測定する。測距周辺機器は、超音波パルスを用いて測距を開始し、対応する反射された超音波パルスが受信されると、測距測定が完了するときに割込信号が、提供される。時間依存感度および／または利得調節が、検討される。超音波測距周辺機器は、その機能の大部分のためにチップリソースを使用し、したがって、非常にわずかな外部構成要素しか要求しない。その設定するだけの性質は、ＣＩＰベースのタイマ、信号発生器、および構成可能論理セルに基づき得る。
2018532977.tif 000002
【特許請求の範囲】
【請求項１】
超音波測距測定デバイスであって、
マイクロコントローラであって、
中央プロセッサおよびメモリと、
複数のコア独立周辺機器（ＣＩＰ）であって、
捕捉比較パルス幅変調（ＣＣＰ）と、
コンパレータ（ＣＭＰ）と、
構成可能論理セル（ＣＬＣ）と、
データ信号変調器（ＤＳＭ）と、
ハードウェアリミットタイマ（ＨＬＴ）と、
固定電圧基準（ＦＶＲ）と、
演算増幅器（ＯＰＡ）と、
プログラマブルランプ発生器（ＰＲＧ）と、
パルス幅変調発生器（ＰＷＭ）と、
タイマカウンタレジスタ（ＴＭＲ）と
のうちの任意の１つまたはそれを上回るものから成る群から選択される、複数のコア独立周辺機器（ＣＩＰ）と、
を備える、マイクロコントローラと、
前記ＤＳＭに結合される超音波伝送変換器と、
受信用ＯＰＡに結合される超音波受信変換器と
を備え、
前記選択されたＣＩＰは、前記超音波伝送変換器から超音波パルスとして伝送されるべき信号を発生させ、物体から反射された超音波パルスを表す信号を前記超音波受信変換器を用いて受信し、前記反射された超音波パルス信号を検出し、前記伝送された超音波パルス信号と、受信および検出された前記対応する反射された超音波パルス信号との間の時間を記憶するように構成される、超音波測距測定デバイス。
【請求項２】
前記ＣＩＰは、前記マイクロコントローラの中央プロセッサからの介入を伴わずに、前記超音波パルス信号を発生させ、前記反射された超音波パルス信号を受信および検出し、前記伝送された超音波パルス信号と前記対応する反射された超音波パルス信号との間の時間を記憶する、請求項１に記載の超音波測距測定デバイス。
【請求項３】
前記ＣＬＣの論理関数は、フリップフロップ、ＮＯＲゲート、ＮＡＮＤゲート、ＸＮＯＲゲート、ＡＮＤゲート、ＯＲゲート、およびＸＯＲゲートから成る群から選択される、請求項１または請求項２に記載の超音波測距測定デバイス。
【請求項４】
前記ＣＬＣは、前記論理関数のうちの少なくとも２つを備える、前記請求項のうちの１項に記載の超音波測距測定デバイス。
【請求項５】
前記ＤＳＭからの出力は、前記超音波伝送変換器に結合され、
前記ＰＷＭは、前記ＤＳＭの第１の入力に結合され、
第１のＣＬＣは、ＲＳフリップフロップとして構成され、前記ＤＳＭの第２の入力に結合される出力を有し、
第１のＴＭＲは、前記ＤＳＭの出力に結合される入力と、前記第１のＣＬＣのリセット入力に結合される出力とを有し、
開始信号は、前記第１のＣＬＣの設定入力に結合され、それによって、超音波パルスが、前記開始信号がアサートされる度に発生され、前記超音波パルスは、前記第１のＴＭＲによって判定されるパルス持続時間を有する、
前記請求項のうちの１項に記載の超音波測距測定デバイス。
【請求項６】
前記受信用ＯＰＡの出力に結合されるピーク電圧検出器と、
前記ピーク電圧検出器の出力に結合される第１の入力およびＦＶＲに結合される第２の入力を有する、ＣＭＰであって、前記ピーク電圧検出器からの電圧が前記ＦＶＲからの基準電圧を上回るとき、前記ＣＭＰの出力は、第１の論理レベルから第２の論理レベルに変化する、ＣＭＰと、
第２のＴＭＲに結合される入力を有するＣＣＰであって、前記ＣＣＰは、前記ＣＭＰの出力が前記第１の論理レベルから前記第２の論理レベルに変化するとき、前記第２のＴＭＲからの時間カウント値を記憶する、ＣＣＰと
をさらに備え、
前記第２のＴＭＲは、前記開始信号がアサートされた後、ゼロ時間カウント値にリセットする、前記請求項のうちの１項に記載の超音波測距測定デバイス。
【請求項７】
ワンショットタイマとして構成され、前記第１のＣＬＣの出力と第２のＣＬＣの設定入力との間に結合される、第３のＴＭＲ
をさらに備え、
前記第２のＣＬＣは、前記開始信号に結合されるリセット入力および前記第２のＴＭＲの開始入力に結合される出力を有し、
前記第２のＣＬＣは、前記第３のＴＭＲのワンショットタイマがタイムアウトした後、前記第２のＴＭＲのカウントを開始する、
前記請求項のうちの１項に記載の超音波測距測定デバイス。
【請求項８】
前記反射された超音波パルスが検出されるときの前記ＣＭＰの出力からの完了信号と、
反射された超音波パルスが検出されないときの前記第２のＴＭＲからのフォルト信号と
をさらに備える、前記請求項のうちの１項に記載の超音波測距測定デバイス。
【請求項９】
前記受信用ＯＰＡへの前記入力は、異なる出力を有する前記超音波受信変換器に結合される異なる入力を備える、前記請求項のうちの１項に記載の超音波測距測定デバイス。
【請求項１０】
前記受信用ＯＰＡの出力に結合されるピーク電圧検出器と、
前記ピーク電圧検出器の出力に結合される第１の入力およびＰＲＧに結合される第２の入力を有するＣＭＰであって、前記ピーク電圧検出器からの電圧が前記ＰＲＧからの電圧を上回ると、前記ＣＭＰの出力は、第１の論理レベルから第２の論理レベルに変化する、ＣＭＰと、
第２のＴＭＲに結合される入力を有するＣＣＰであって、前記ＣＣＰは、前記ＣＭＰの出力が前記第１の論理レベルから前記第２の論理レベルに変化するとき、前記第２のＴＭＲからの時間カウント値を記憶する、ＣＣＰと
をさらに備え、
前記第２のＴＭＲは、前記開始信号がアサートされた後、ゼロ時間カウント値にリセットする、前記請求項のうちの１項に記載の超音波測距測定デバイス。
【請求項１１】
前記ＰＲＧからの電圧は、経時的に減少し、それによって、前記ピーク電圧検出器からの経時的により低くなる電圧において、前記ＣＭＰを前記第１の論理レベルから前記第２の論理レベルに変化させる、請求項１０に記載の超音波測距測定デバイス。
【請求項１２】
前記ＰＲＧへの入力は、ＦＶＲに結合される、請求項１０または請求項１１に記載の超音波測距測定デバイス。
【請求項１３】
前記ＰＲＧと前記ＣＭＰの第２の入力との間に結合されるバッファＯＰＡをさらに備える、前記請求項のうちの１項に記載の超音波測距測定デバイス。
【請求項１４】
前記受信用ＯＰＡは、利得制御可能ＯＰＡであって、前記利得制御可能ＯＰＡの利得に結合され、それを制御する、ＰＲＧをさらに備え、前記ＰＲＧは、前記利得制御可能ＯＰＡの利得を経時的に増加させ、それによって、前記反射された超音波パルスのための受信感度を増加させる、前記請求項のうちの１項に記載の超音波測距測定デバイス。
【請求項１５】
前記ＰＲＧは、いったん前記第２のＴＭＲがカウントを開始すると、前記受信用ＯＰＡの受信感度の増加を開始する、請求項１４に記載の超音波測距測定デバイス。
【請求項１６】
前記超音波パルスは、約４０ｋＨｚにある、前記請求項のうちの１項に記載の超音波測距測定デバイス。
【請求項１７】
前記マイクロコントローラは、単一集積回路パッケージ内にある、前記請求項のうちの１項に記載の超音波測距測定デバイス。
【請求項１８】
超音波測距測定デバイスを提供するための方法であって、
中央プロセッサおよびメモリならびに複数のコア独立周辺機器（ＣＩＰ）を有する、マイクロコントローラを提供するステップと、
前記（ＣＩＰ）を選択するステップであって、
捕捉比較パルス幅変調（ＣＣＰ）と、
コンパレータ（ＣＭＰ）と、
構成可能論理セル（ＣＬＣ）と、
データ信号変調器（ＤＳＭ）と、
ハードウェアリミットタイマ（ＨＬＴ）と、
固定電圧基準（ＦＶＲ）と、
演算増幅器（ＯＰＡ）と、
プログラマブルランプ発生器（ＰＲＧ）と、
パルス幅変調発生器（ＰＷＭ）と、
タイマカウンタレジスタ（ＴＭＲ）と、
のうちの任意の１つまたはそれを上回るものから成る群から（ＣＩＰ）を選択するステップと、
超音波伝送変換器を前記ＤＳＭに結合するステップと、
超音波受信変換器を受信用ＯＰＡに結合するステップと、
前記超音波伝送変換器から超音波パルスとして伝送されるべき信号を前記ＤＭから発生させるステップと、
物体から反射された超音波パルスを前記超音波受信変換器を用いて受信し、受信信号を前記受信用ＯＰＡに発生させるステップと、
前記伝送された超音波パルス信号と、受信および検出された前記対応する反射された超音波パルス信号との間の時間を記憶するステップと
を含む、方法。
【請求項１９】
前記超音波パルス信号を伝送するステップと、
前記反射された超音波パルスを受信および検出するステップと、
前記伝送された超音波パルス信号と前記対応する反射された超音波パルス信号との間の時間を記憶するステップとは、前記マイクロコントローラの中央プロセッサからの介入を伴わずに行われる、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連特許出願）
本願は、２０１５年９月２９日に出願された米国仮特許出願第６２／２３４，３６２号に対する優先権を主張するものであり、該米国仮特許出願は、あらゆる目的のために参照により本明細書中に援用される。
【０００２】
（技術分野）
本開示は、マイクロコントローラまたはチップ上のシステム内の周辺機器デバイスに関し、特に、超音波測距周辺機器のために使用されるコア独立周辺機器デバイスに関する。
【背景技術】
【０００３】
（背景）
コア独立周辺機器（ＣＩＰ）は、その動作のために、マイクロコントローラの中央処理ユニット（ＣＰＵ）からのサポートを要求しない一方、ＣＰＵが、そのような周辺機器デバイスを初期化および構成するために使用されてもよい、マイクロコントローラまたはチップ上のシステム内の周辺機器デバイスである。したがって、いったんそのようなＣＩＰデバイスが、例えば、ＣＰＵによって、構成および開始されると、独立して動作し、他のタスクのためのＣＰＵコアの処理電力を解放する。例えば、カウンタが、いったんトリガされると、ＣＰＵから独立して、カウントを開始し、直接メモリアクセスコントローラが、ＣＰＵ相互作用を伴わずに、メモリから／へのブロック転送を行う等となる。ＣＩＰの使用は、部品数、製造コストを減少させ、製品の信頼性および多用途性を増加させる。多くの製品は、そのようなコスト節約、増加した多用途性および信頼性から大いに利益を享受する。１つのそのような製品は、超音波測距用途のために使用されてもよい。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
したがって、マイクロコントローラ内に提供され得る、コスト効果的コア独立周辺機器（ＣＩＰ）を備える、超音波測距デバイスの必要性が存在する。
【課題を解決するための手段】
【０００５】
ある実施形態によると、超音波測距測定デバイスは、中央プロセッサおよびメモリと、捕捉比較パルス幅変調（ＣＣＰ）と、コンパレータ（ＣＭＰ）と、構成可能論理セル（ＣＬＣ）と、データ信号変調器（ＤＳＭ）と、ハードウェアリミットタイマ（ＨＬＴ）と、固定電圧基準（ＦＶＲ）と、演算増幅器（ＯＰＡ）と、プログラマブルランプ発生器（ＰＲＧ）と、パルス幅変調発生器（ＰＷＭ）と、タイマカウンタレジスタ（ＴＭＲ）のうちの任意の１つまたはそれを上回るものから成る群から選択される、複数のコア独立周辺機器（ＣＩＰ）とを備える、マイクロコントローラと、ＤＳＭに結合される超音波伝送変換器と、受信用ＯＰＡに結合される超音波受信変換器とを備えてもよく、選択されたＣＩＰは、超音波伝送変換器から超音波パルスとして伝送されるべき信号を発生させ、物体から反射された超音波パルスを表す信号を超音波受信変換器を用いて受信し、反射された超音波パルス信号を検出し、伝送された超音波パルス信号と、受信および検出され得る対応する反射された超音波パルス信号との間の時間を記憶するように構成されてもよい。
【０００６】
さらなる実施形態によると、ＣＩＰは、マイクロコントローラの中央プロセッサからの介入を伴わずに、超音波パルス信号を発生させ、反射された超音波パルス信号を受信および検出し、伝送された超音波パルス信号と対応する反射された超音波パルス信号との間の時間を記憶してもよい。さらなる実施形態によると、ＣＬＣの論理関数は、フリップフロップ、ＮＯＲゲート、ＮＡＮＤゲート、ＸＮＯＲゲート、ＡＮＤゲート、ＯＲゲート、およびＸＯＲゲートから成る群から選択されてもよい。さらなる実施形態によると、ＣＬＣは、論理関数のうちの少なくとも２つを備えてもよい。
【０００７】
さらなる実施形態によると、ＤＳＭからの出力は、超音波伝送変換器に結合されてもよく、ＰＷＭは、ＤＳＭの第１の入力に結合されてもよく、第１のＣＬＣは、ＲＳフリップフロップとして構成されてもよく、ＤＳＭの第２の入力に結合される出力を有してもよく、第１のＴＭＲは、ＤＳＭの出力に結合される入力および第１のＣＬＣのリセット入力に結合される出力を有してもよく、開始信号は、第１のＣＬＣの設定入力に結合されてもよく、それによって、超音波パルスは、開始信号がアサートされ得る度に発生されてもよく、超音波パルスは、第１のＴＭＲによって判定されるパルス持続時間を有してもよい。
【０００８】
さらなる実施形態は、受信用ＯＰＡの出力に結合され得る、ピーク電圧検出器と、ピーク電圧検出器の出力に結合される第１の入力およびＦＶＲに結合される第２の入力を有し得る、ＣＭＰであって、ピーク電圧検出器からの電圧がＦＶＲからの基準電圧を上回り得るとき、ＣＭＰの出力は、第１の論理レベルから第２の論理レベルに変化し得る、ＣＭＰと、第２のＴＭＲに結合される入力を有し得る、ＣＣＰであって、ＣＣＰは、ＣＭＰ出力が第１の論理レベルから第２の論理レベルに変化し得るとき、第２のＴＭＲからの時間カウント値を記憶する、ＣＣＰとを備えてもよく、第２のＴＭＲは、開始信号がアサートされ得た後、ゼロ時間カウント値にリセットしてもよい。
【０００９】
さらなる実施形態は、ワンショットタイマとして構成され得、かつ第１のＣＬＣの出力と第２のＣＬＣの設定入力との間に結合され得る、第３のＴＭＲを備えてもよく、第２のＣＬＣは、開始信号に結合されるリセット入力および第２のＴＭＲの開始入力に結合される出力を有してもよく、第２のＣＬＣは、第３のＴＭＲワンショットタイマがタイムアウトされ得た後、第２のＴＭＲカウントを開始してもよい。
【００１０】
さらなる実施形態は、反射された超音波パルスが検出され得るときのＣＭＰの出力からの完了信号と、反射された超音波パルスが検出され得ないときの第２のＴＭＲからのフォルト信号とを備えてもよい。さらなる実施形態によると、受信用ＯＰＡへの入力は、異なる出力を有し得る超音波受信変換器に結合される異なる入力を備えてもよい。
【００１１】
さらなる実施形態は、受信用ＯＰＡの出力に結合され得る、ピーク電圧検出器と、ピーク電圧検出器の出力に結合される第１の入力およびＰＲＧに結合される第２の入力を有し得る、ＣＭＰであって、ピーク電圧検出器からの電圧がＰＲＧからの電圧を上回り得るとき、ＣＭＰの出力は、第１の論理レベルから第２の論理レベルに変化し得る、ＣＭＰと、第２のＴＭＲに結合される入力を有し得る、ＣＣＰであって、ＣＣＰは、ＣＭＰ出力が第１の論理レベルから第２の論理レベルに変化し得るとき、第２のＴＭＲからの時間カウント値を記憶し得る、ＣＣＰとを備えてもよく、第２のＴＭＲは、開始信号がアサートされ得た後、ゼロ時間カウント値にリセットしてもよい。
【００１２】
さらなる実施形態によると、ＰＲＧからの電圧は、経時的に減少し得、それによって、ピーク電圧検出器からの経時的により低くなる電圧において、ＣＭＰを第１の論理レベルから第２の論理レベルに変化させ得る。さらなる実施形態によると、ＰＲＧへの入力は、ＦＶＲに結合されてもよい。さらなる実施形態によると、バッファＯＰＡが、ＰＲＧとＣＭＰの第２の入力との間に結合されてもよい。さらなる実施形態によると、受信用ＯＰＡは、利得制御可能ＯＰＡであってもよく、さらに、利得制御可能ＯＰＡの利得に結合され、それを制御する、ＰＲＧを備えてもよく、ＰＲＧは、利得制御可能ＯＰＡの利得を経時的に増加させ、それによって、反射された超音波パルスのための受信感度を増加させてもよい。
【００１３】
さらなる実施形態によると、ＰＲＧは、いったん第２のＴＭＲがカウントを開始すると、受信用ＯＰＡの受信感度の増加を開始してもよい。さらなる実施形態によると、超音波パルスは、約４０ｋＨｚにあってもよい。さらなる実施形態によると、マイクロコントローラは、単一集積回路パッケージ内にあってもよい。
【００１４】
さらなる実施形態によると、超音波測距測定デバイスを提供するための方法は、中央プロセッサおよびメモリならびに複数のコア独立周辺機器（ＣＩＰ）を有し得る、マイクロコントローラを提供するステップと、捕捉比較パルス幅変調（ＣＣＰ）と、コンパレータ（ＣＭＰ）と、構成可能論理セル（ＣＬＣ）と、データ信号変調器（ＤＳＭ）と、ハードウェアリミットタイマ（ＨＬＴ）と、固定電圧基準（ＦＶＲ）と、演算増幅器（ＯＰＡ）と、プログラマブルランプ発生器（ＰＲＧ）と、パルス幅変調発生器（ＰＷＭ）と、タイマカウンタレジスタ（ＴＭＲ）とのうちの任意の１つまたはそれを上回るものから成る群から（ＣＩＰ）を選択するステップと、超音波伝送変換器をＤＳＭに結合するステップと、超音波受信変換器を受信用ＯＰＡに結合するステップと、超音波伝送変換器から超音波パルスとして伝送されるべき信号をＤＭから発生させるステップと、物体から反射された超音波パルスを超音波受信変換器を用いて受信し、受信信号を受信用ＯＰＡに発生させるステップと、伝送された超音波パルス信号と、受信および検出され得る対応する反射された超音波パルス信号との間の時間を記憶するステップとを含んでもよい。
【００１５】
本方法のさらなる実施形態によると、超音波パルス信号を伝送するステップと、反射された超音波パルスを受信および検出するステップと、伝送された超音波パルス信号と対応する反射された超音波パルス信号との間の時間を記憶するステップを含んでもよく、マイクロコントローラの中央プロセッサからの介入を伴わずに行われてもよい。
【図面の簡単な説明】
【００１６】
本開示のより完全な理解は、付随の図面と関連して検討される以下の説明を参照することによって取得され得る。
【図１】図１は、本開示の具体的例示的実施形態による、複数のコア独立周辺機器（ＣＩＰ）を有するマイクロコントローラを備える、超音波測距デバイスの概略ブロック図を図示する。
【図２】図２は、本開示の別の具体的例示的実施形態による、複数のコア独立周辺機器（ＣＩＰ）を有するマイクロコントローラを備える、超音波測距デバイスの概略ブロック図を図示する。
【図３】図３は、本開示のさらに別の具体的例示的実施形態による、複数のコア独立周辺機器（ＣＩＰ）を有するマイクロコントローラを備える、超音波測距デバイスの概略ブロック図を図示する。
【図４】図４は、図１に示される超音波測距デバイスを備えるマイクロコントローラ集積回路パッケージの概略ブロック図を図示する。
【図５】図５は、本開示の教示による、コア独立周辺機器（ＣＩＰ）およびそこへのプログラマブル相互接続を備える、マイクロコントローラ集積回路パッケージの概略ブロック図を図示する。
【発明を実施するための形態】
【００１７】
本開示は、種々の修正および代替形態を被るが、その具体的例示的実施形態が、図面に示され、本明細書に詳細に説明されている。しかしながら、具体的例示的実施形態の本明細書の説明は、本開示を本明細書に開示される特定の形態に限定することを意図するものではないことを理解されたい。
【００１８】
本開示の種々の実施形態によると、測距機能が、マイクロコントローラ内のコア独立周辺機器（ＣＩＰ）の集合を使用して実装されてもよい。例えば、高周波数駆動信号を発生させるためのパルス幅変調（ＰＷＭ）周辺機器と、ＰＷＭ駆動信号（パルス）の持続時間を設定するためのカウンタと、測距信号の物体からの反射を受信するためにかかる時間を測定するためのコンパレータに結合される第２のタイマとを使用してもよい。全体として、測距周辺機器は、ユーザが、測距を開始するためのビットを設定し、測距測定が完了されときの割込を受信することを可能にする。設計の代替側面は、時間依存戻りパルス検出感度および／または利得調節を可能にする。本明細書に提示される種々の実施形態によるソリューションは、その動作の間、マイクロコントローラの中央プロセッサへのソフトウェアオーバーヘッドを伴わない、構成可能超音波測距周辺機器である。超音波測距周辺機器は、その機能の大部分のためにチップリソースを使用し、したがって、非常にわずかな外部構成要素しか要求しない。その設定するだけの性質は、ＣＩＰベースのタイマ、信号発生器、および構成可能論理セルに基づき得る。
【００１９】
ここで図面を参照すると、例示的実施形態の詳細が、図式的に図示される。図面中の同様の要素は、同様の番号によって表され、類似要素は、異なる小文字添え字を伴う同様の番号によって表されるであろう。
【００２０】
図１を参照すると、描写されるのは、本開示の具体的例示的実施形態による、複数のコア独立周辺機器（ＣＩＰ）を有するマイクロコントローラを備える、超音波測距デバイスの概略ブロック図である。概して、数字１００によって表される、マイクロコントローラは、複数のコア独立周辺機器（ＣＩＰ）、例えば、限定ではないが、以下の周辺機器、すなわち、データ信号変調器（ＤＳＭ）１０４と、固定電圧基準（ＦＶＲ）１１０と、演算増幅器（ＯＰＡ）１１２と、コンパレータ（ＣＭＰ）１１４と、ハードウェアリミットタイマ（ＨＬＴ）１１６および１２２と、構成可能論理セル（ＣＬＣ）１１８および１２６と、パルス幅変調（ＰＷＭ）発生器１２０と、捕捉比較パルス幅変調（ＣＣＰ）１２８と、タイマカウンタレジスタ（ＴＭＲ）１３０とを備えてもよい。ＣＬＣは、例えば、限定ではないが、４つのモジュールを備えてもよく、各モジュールは、ＮＯＲ、ＮＡＮＤ、ＸＮＯＲ、ＡＮＤ、ＯＲ、ＸＯＲ、ならびに他のゲート等のフリップフロップおよび／または種々の論理組み合わせとして構成されてもよい。ユーザは、種々の内部および外部信号から選択し、入力信号をこれらのモジュールに提供してもよい。出力信号は、内部で使用されるか、および／またはマイクロコントローラ１００の外部ノード（ピン）１８０−１９４に結合されるかのいずれかであることができる。そのような論理コア独立周辺機器は、単純組み合わせおよびシーケンス論理関数が、付加的外部デバイスの必要性を伴わずに追加されることを可能にする。
【００２１】
超音波範囲検出用途のためのコア独立周辺機器（ＣＩＰ）およびその例示的相互接続が、図１に示される。本実施形態によると、入力ノード１８０における開始ビットが、ＣＬＣ１２８によって定義されたＳＲ−フリップフロップをトリガする。これは、ＰＷＭ１２０の出力からのＰＷＭ信号をＤＳＭ１０４の搬送波高（ＣＡＲＨ）入力に結合する。ＰＷＭ信号は、ＤＳＭ１０４を通してパスされ、外部ドライバ１３２に結合され、これは、超音波（音響）伝送変換器１３４を駆動し、ＨＬＴ／ＴＭＲ１２２によって判定されるパルス持続時間と、ＤＳＭ１０４の変調（ＭＯＤ）入力に結合されるそのＱ−出力を有するＣＬＣ１１８を組み合わせて、周波数約４０ＫＨｚを有する超音波音のパルスを発生させる。ＨＬＴ／ＴＭＲ１２２は、ＤＳＭ１０４の出力上のＰＷＭ信号によってアクティブ化され、タイムアウトすると、ＣＬＣ１１８のＳＲフリップフロップは、リセットされ、ＤＳＭ１０４からのＰＷＭパルスを終了する。ＣＬＣ１１８のＳＲフリップフロップの出力における高から低への遷移は、ワンショットタイマとして構成されるＨＬＴ／ＴＭＲ１１６をトリガする。本ワンショットタイマ（ＨＬＴ／ＴＭＲ１１６）は、超音波信号伝送と受信との間の必要不感時間を提供し、したがって、超音波伝送変換器１３４要素からの残留発振は、受信機動作の間、擬似信号を発生させない。ワンショットタイマ（ＨＬＴ／ＴＭＲ１１６）がタイムアウトすると、第２のＳＲフリップフロップＣＬＣ１２６が、設定され、それによって、タイマゲートＴＭＲ１３０が、反射された戻り超音波信号を検出するためにかかる時間のカウントを開始することを可能にする。反射された戻り超音波信号が、ＯＰＡ１１２によって受信および増幅されると、ダイオード１５０と、レジスタ１４８と、コンデンサ１５２とを備える、ピーク検出器が、ＣＭＰ１１４の出力に、捕捉イベントを開始させ、ＣＣＰ１２８内のＴＭＲ１３０からの時間カウントを記憶するであろう、ＣＭＰ１１４の入力に結合されてもよい。本アクションはまた、マイクロコントローラの中央プロセッサ内で起動するプログラムに、超音波パルスの往復のために要求される時間の受信および捕捉を通知する、割込１８２を発生させる。十分な振幅のＤＣ信号が、ＣＭＰ１１４の入力において受信されない場合、ＴＭＲ１３０のタイムアウトが、フォルト割込１８４をトリガするであろう（超音波戻り信号が受信されない）。
【００２２】
ここで図２を参照すると、描写されるのは、本開示の別の具体的例示的実施形態による、複数のコア独立周辺機器（ＣＩＰ）を有するマイクロコントローラを備える、超音波測距デバイスの概略ブロック図である。概して、数字２００によって表される、マイクロコントローラは、図１に示され、本明細書に前述されるものと実質的に同一方法における超音波測距デバイスおよび機能として使用されてもよいが、プログラマブルランプ発生器（ＰＲＧ）２６０が、図１のＦＶＲ１１０の機能に代用される。
【００２３】
ピーク検出器（ダイオード１５０、レジスタ１４８およびコンデンサ１５２）からの出力電圧が、ＣＭＰ１１４を使用して、ＰＲＧ２６０からの受信機基準電圧と比較されてもよい。ＰＲＧ２６０からの受信機基準電圧は、より長い距離から反射されるより弱い受信信号が検出され得るように、立ち下がりランプ電圧を提供する。本立ち下がりランプ電圧は、バッファされた出力をＣＭＰ１１４の負の入力に提供し得る、ユニティ利得ＯＰＡ２５４に結合され得る、ＰＲＧ２６０によって生成されてもよい。ＰＲＧ２６０は、ＣＬＣ１２６に依存するそのタイミングを用いて、立ち下がりランプ発生器として起動するように構成されてもよく、その基準電圧入力は、固定電圧基準ＦＶＲ２１０に結合されてもよい。ＣＬＣ１２６出力がリセットされると、ＰＲＧ２６０は、ＦＶＲ２１０からの固定基準電圧まで上昇し、ＣＬＣ１２６が設定されると、ＰＲＧ２６０出力は、立ち下がりランプ電圧を提供する。しかしながら、ＰＲＧ２６０によって生成される立ち下がりランプ電圧は、長距離検出のために必要とされる期間と比較して、非常に短い時間期間にわたって続き得る。これに起因して、外部コンデンサ２５６が、外部接続ノード２５８を介して、ＯＰＡ２５４出力に結合されてもよい。外部コンデンサ２５６の値は、より良好な受信機感度のために経時的に十分な立ち下がりランプ電圧を有するために十分に大きい。ピーク検出器出力が受信機基準電圧に到達すると、ＣＭＰ１１４出力が、設定されるであろう。本イベントは、ＣＣＰ１２８の捕捉モードをトリガする。ＣＣＰ１２８からの本捕捉された値は、超音波パルスの往復時間の一部となるであろう。しかしながら、受信機基準電圧が低いほど、ＣＭＰ１１４を、所望の反射された超音波パルスの代わりに、切替雑音をより被りやすくするであろうという点において、トレードオフが、距離と雑音耐性との間に存在する。
【００２４】
ここで図３を参照すると、描写されるのは、本開示のさらに別の具体的例示的実施形態による、複数のコア独立周辺機器（ＣＩＰ）を有するマイクロコントローラを備える、超音波測距デバイスの概略ブロック図である。概して、数字３００によって表される、マイクロコントローラは、図１に示され、本明細書に前述されるものと実質的に同一方法における超音波測距デバイスおよび機能として使用されてもよいが、プログラマブルランプ発生器（ＰＲＧ）３６０が、ここでは、プログラマブル利得増幅器ＯＰＡ３１２の利得を制御するために使用される。
【００２５】
図３に示される回路では、ＦＶＲ３１０からの基準電圧は、プログラマブルランプ発生器ＰＲＧ３６０に結合されてもよく、これは、再び、外部コンデンサ２５６と結合され、超音波パルス往復進行時間と一貫した電圧ランプ時間を増加させてもよい。しかしながら、内部静電容量もまた、利用可能である場合、使用されてもよい。ＰＲＧ３６０の出力は、可変利得増幅器ＯＰＡ３１２の利得に結合され、それを制御し得る、バッファ増幅器ＯＰＡ３５４に結合されてもよい。しかしながら、受信機の利得が高いほど、ＣＭＰ１１４を、所望の反射された超音波パルスの代わりに、切替雑音をより被りやすくするであろうという点において、トレードオフが、距離と雑音耐性との間に存在する。
【００２６】
ここで図４を参照すると、描写されるのは、図１に示される、超音波測距デバイスを備えるマイクロコントローラ集積回路パッケージの概略ブロック図である。図１に示される、測距デバイスは、集積回路パッケージ４０２および前述のＣＩＰを備える、マイクロコントローラ４００を具備し、さらに、中央プロセッサおよびメモリ４８０を備えてもよい。いったんＣＩＰが構成されると（示されない構成レジスタを使用して）、それらは、動作時、中央プロセッサおよびメモリ４８０から独立し、開始入力ならびに割込出力に応じてのみ、それと相互作用する。種々の外部接続ノード（ピン）１８０−１９４、４９４が、マイクロコントローラ４００集積回路パッケージ上に提供されてもよい。
【００２７】
ここで図５を参照すると、描写されるのは、本開示の教示による、コア独立周辺機器（ＣＩＰ）およびそこへのプログラマブル相互接続を備える、マイクロコントローラ集積回路パッケージの概略ブロック図である。概して、数字５００によって表される、マイクロコントローラは、電力、接地、入力、出力、および入力／出力信号のために使用され得る外部接続ノード（ピン）５９４を有する、集積回路パッケージ５０２を備えてもよい。上記でより完全に説明されるようなＣＩＰは、他のＣＩＰに内部でおよび／または外部接続ノード５９０に接続される、その入力ならびに出力信号を有してもよい。Ｉ／Ｏ（入力／出力）マルチプレクサ（または切替マトリクス）５９０が、所望のノード５９４をＣＩＰの個別の信号入力および出力に相互接続するようにプログラムされてもよい。相互接続マルチプレクサ５９２は、ＣＩＰ間の信号入力および出力を相互接続するようにプログラムされてもよい。
【００２８】
図１−５では、マイクロコントローラ集積回路パッケージ、例えば、４０２、５０２の外部ノード（ピン）１８０−１９４、２５８、および５９４は、付加的構成要素の外部接続のために使用されてもよい。ＭＰＬＡＢ（Ｒ）コードコンフィギュレータ（ＭＣＣ）が、本超音波測距検出用途において使用される内部（マイクロコントローラ集積回路に対して）ＣＩＰの機能性を容易に構成するために利用されてもよい。ＭＣＣはさらに、ＣＩＰ間の内部相互接続（例えば、相互接続マルチプレクサ５９２）および／またはＣＩＰへの外部集積回路パッケージ接続（例えば、Ｉ／Ｏマルチプレクサ５９０）を構成（プログラム）するために使用されてもよい。ＭＣＣは、そのグラフィカルユーザインターフェース（ＧＵＩ）内で行われる設定および選択に基づいて、ＰＩＣ（Ｒ）マイクロコントローラの周辺機器を制御ならびに駆動するためのドライバを生成する、ＭＰＬＡＢ（Ｒ）Ｘ  ＩＤＥのためのユーザフレンドリなプラグインツールである。ｗｗｗ．ｍｉｃｒｏｃｈｉｐ．ｃｏｍにおいて利用可能なＭＰＬＡＢ（Ｒ）Ｘ  ＩＤＥ内のＭＣＣのインストールおよび設定方法についてのさらなる情報については、「ＭＰＬＡＢ（Ｒ）  Ｃｏｄｅ  Ｃｏｎｆｉｇｕｒａｔｏｒ  Ｕｓｅｒ’ｓ  Ｇｕｉｄｅ」（ＤＳ４０００１７２５）を参照されたい（それらは全て、あらゆる目的のために、参照することによって本明細書に組み込まれる）。ＭＰＬＡＢ（Ｒ）およびＰＩＣ（Ｒ）は、本特許出願の譲受人であるＭｉｃｒｏｃｈｉｐ  Ｔｅｃｈｎｏｌｏｇｙ，  Ｉｎｃ．の登録商標である。
【００２９】
本明細書に示される具体的例示的実施形態において使用される種々のＣＩＰはさらに、以下に説明されている。すなわち、ＤＳＭ周辺機器は、Ｍｉｃｒｏｃｈｉｐデータシート「Ｄａｔａ  ｓｉｇｎａｌ  Ｍｏｄｕｌａｔｏｒ」ＤＳ３９７４４に説明されている。ＣＬＣ周辺機器は、Ｍｉｃｒｏｃｈｉｐデータシート「Ｃｏｎｆｉｇｕｒａｂｌｅ  Ｌｏｇｉｃ  Ｃｅｌｌ」ＤＳ３３９４９に説明されている。ＣＣＰ（ｃａｐｔｕｒｅ  ｃｏｍｐａｒｅ，  ＰＷＭ  ａｎｄ  Ｔｉｍｅｒ）周辺機器は、Ｍｉｃｒｏｃｈｉｐデータシート「Ｃａｐｔｕｒｅ／Ｃｏｍｐａｒｅ／ＰＷＭ／Ｔｉｍｅｒ」ＤＳ３３０３５に説明されている。コンパレータ周辺機器は、Ｍｉｃｒｏｃｈｉｐデータシート「Ｄｕａｌ  Ｃｏｍｐａｒａｔｏｒ  Ｍｏｄｕｌｅ」ＤＳ３９７１０に説明されている。Ｉ／Ｏポートは、例えば、Ｍｉｃｒｏｃｈｉｐデータシート「Ｉ／ＯＰｏｒｔｓ」ＤＳ７０１９３に説明されている。デジタル／アナログコンバータ（ＤＡＣ）、特に、基準電圧発生器、プログラマブル利得増幅器（ＰＧＡ）、およびプログラマブルランプ発生器（ＰＲＧ）等の他の周辺機器が、使用されてもよい。前述の個別のデータシートは全て、本特許出願の譲受人であるＭｉｃｒｏｃｈｉｐ  Ｔｅｃｈｎｏｌｏｇｙ，  Ｉｎｃ．から利用可能であって、全て、あらゆる目的のために、参照することによって本明細書に組み込まれる。
【００３０】
マイクロチップアプリケーションノートＡＮ１５３６（最新バージョンＤＳ００００１５３６Ｂ）は、測距用途のためのマイクロコントローラ内のコア独立周辺機器（ＣＩＰ）の使用、測距デバイスの理論および用途、ならびにその設計およびプログラミングに関するさらに詳細な情報を有し、あらゆる目的のために、参照することによって本明細書に組み込まれる。
【図１】
2018532977.tif 000003
【図２】
2018532977.tif 000004
【図３】
2018532977.tif 000005
【図４】
2018532977.tif 000006
【図５】
2018532977.tif 000007
【国際調査報告】
2018532977.tif 000008
2018532977.tif 000009
2018532977.tif 000010