(57)【要約】  本発明は、半導体ボディ（１０）と複合支持体（９０）とを有する構成素子（１００）の製造方法に関する。この場合、半導体ボディは裏面に接続部を有しており、それらは部分的に硬化された接合層（９２）中に埋め込まれている。半導体ボディと複合支持体とから成る固定的な複合体を形成するために、接合層が硬化されてから、構成素子の成形体（５０）を形成するために成形体材料が複合支持体上に取り付けられ、半導体ボディに固定される。さらに本発明は、特にかかる方法により製造される構成素子にも関する。この場合、成形体（５０）が半導体ボディ（１０）の側面を覆い、支持体層（９１）を上から見ると、この成形体は半導体ボディを周囲全体にわたり包囲し、接合層（９２）とオーバラップしている。
2018523310.tif 000002
【特許請求の範囲】
【請求項１】
半導体ボディ（１０）を有する構成素子（１００）の製造方法であって、
該製造方法は以下のステップを含む、すなわち、
ａ）放射透過面（１１）と、該放射透過面とは反対側の裏面（１２）とを有する半導体ボディ（１０）を準備するステップと、ただし該半導体ボディは前記裏面に、該半導体ボディ（１０）の電気的コンタクト接続のための接続部（７０）を有し、
ｂ）支持体層（９１）と該支持体層（９１）上に取り付けられた部分的に硬化された接合層（９２）とを備えた複合支持体（９０）を準備するステップと、
ｃ）前記接続部（７０）が部分的に硬化された前記接合層（９２）中に突入するように、前記半導体ボディ（１０）を前記複合支持体（９０）上に取り付けるステップと、
ｄ）前記半導体ボディ（１０）と前記複合支持体（９０）とから成る固定的な複合体を形成するために、前記接合層（９２）を硬化するステップと、
ｅ）前記接合層の硬化後、前記半導体ボディの側面（１３）を覆う成形体（５０）を形成するために、前記複合支持体上に成形体材料を取り付けるステップと、
ｆ）前記接続部（７０）を露出させるために、前記支持体層（９１）と前記接合層（９２）とを貫通させて切欠き（９３）を形成するステップと、
ｇ）導電性材料が前記接続部（７０）および前記支持体層（９１）と電気的にコンタクト接続された状態となるように、前記切欠き（９３）に導電性材料を充填するステップと、
を含む、
半導体ボディ（１０）を有する構成素子（１００）の製造方法。
【請求項２】
前記接合層（９２）は、ファイバによって強化された樹脂材料により形成されており、金属箔として形成された前記支持体層（９１）によって全面的に被覆されている、
請求項１記載の方法。
【請求項３】
前記支持体層（９１）は銅箔であり、前記接合層（９２）はグラスファイバによって強化されたエポキシ樹脂層である、
請求項１または２記載の方法。
【請求項４】
前記支持体層（９１）を銅層として準備し、該支持体層（９１）上に接着剤を塗布することにより前記接合層（９２）を形成する、
請求項１から３までのいずれか１項記載の方法。
【請求項５】
前記成形体材料を注型材料として準備し、前記成形体が前記半導体ボディ（１０）の側面を覆うように、前記成形体（５０）を注型法により形成する、
請求項１から４までのいずれか１項記載の方法。
【請求項６】
前記成形体（５０）をフィルムアシスト成形によって形成し、前記半導体ボディ（１０）を横方向で周囲全体にわたり前記成形体（５０）によって包囲する、
請求項５記載の方法。
【請求項７】
前記半導体ボディ（１０）は、前記裏面（１２）に２つの電気的接続部（７０）を有しており、該２つの電気的接続部は、前記半導体ボディ（１０）のそれぞれ異なる電気的極性に対応づけられており、
前記ステップｆ）において、前記接続部（７０）を露出させるために、互いに横方向で離間された２つの切欠き（９３）を、前記支持体層（９１）および前記接合層（９２）を貫通させて形成する、
請求項１から６までのいずれか１項記載の方法。
【請求項８】
前記半導体ボディ（１０）は、前記切欠き（９３）の充填直後は電気的に短絡されており、後続のステップにおいて、充填された前記切欠き（９３）の間に中間トレンチ（９４）を形成して、該中間トレンチ（９４）により前記電気的短絡を解消する、
請求項７記載の方法。
【請求項９】
前記切欠き（９３）を前記支持体層（９１）の材料と同じ材料で充填する、
請求項１から８までのいずれか１項記載の方法。
【請求項１０】
前記接続部（７０）は銅から形成されており、または銅によってコーティングされており、前記支持体層（９１）は銅から形成されており、前記切欠き（９３）に銅を充填する、
請求項１から９までのいずれか１項記載の方法。
【請求項１１】
前記半導体ボディ（１０）を、前記裏面（１２）に２つの電気的接続部を備えた、ケーシングに収容されていない半導体チップの一部分として準備し、製造後の前記構成素子（１００）は、前記半導体ボディ（１０）のためのケーシング（２０）を有しており、該ケーシング（２０）を、前記成形体（５０）と前記支持体層（９１）と前記接合層（９２）とが一体化された１つの複合体により形成する、
請求項１から１０までのいずれか１項記載の方法。
【請求項１２】
複数の前記構成素子（１００）を製造するための、請求項１から１１までのいずれか１項記載の方法であって、
複数の半導体ボディ（１０）を前記複合支持体（９０）上に取り付けて、前記半導体ボディ（１０）の前記接続部（７０）を、部分的に硬化された前記接合層（９２）中に突入させ、
横方向で複数の前記半導体ボディ（１０）の間に、垂直方向で前記支持体層（９１）を貫通させて、分離トレンチ（９５）を形成し、
各構成素子（１００）が、複数の前記半導体ボディ（１０）のうちの１つと、１つのケーシング（２０）とを有するように、前記分離トレンチ（９５）に沿って前記構成素子（１００）を個別化し、前記ケーシング（２０）は、前記成形体（５０）と前記支持体層（９１）と前記接合層（９２）とが一体化された１つの複合体によって形成されている、
請求項１から１１までのいずれか１項記載の方法。
【請求項１３】
半導体ボディ（１０）とケーシング（２０）とを備えた構成素子（１００）であって、
前記ケーシング（２０）は、成形体（５０）と支持体層（９１）と硬化された電気的に絶縁性の接合層（９２）とが一体化された複合体により形成されており、
前記構成素子は、前記半導体ボディ（１０）の、前記支持体層（９１）に向いた裏面（１２）に、前記半導体ボディ（１０）の電気的コンタクト接続のための電気的接続部（７０）を有しており、
前記電気的接続部（７０）は、前記半導体ボディ（１０）と前記支持体層（９１）との間に配置された前記接合層（９２）内に配置されていて、横方向で前記接合層（９２）により周囲全体にわたり包囲されており、
前記成形体（５０）は、前記半導体ボディ（１０）の側面を覆っており、該成形体（５０）は、前記支持体層（９１）を上から見たときに、前記半導体ボディ（１０）を周囲全体にわたり包囲しており、かつ前記接合層（９２）とオーバラップしている、
半導体ボディ（１０）とケーシング（２０）とを備えた構成素子（１００）。
【請求項１４】
前記半導体ボディ（１０）は、前記裏面（１２）に２つの電気的接続部（７０）を有しており、該電気的接続部（７０）のうち第１の電気的接続部（７１）は、前記半導体ボディ（１０）の第１の電荷キャリアタイプの第１の半導体層（１）と導電接続されており、第２の電気的接続部（７２）は、前記半導体ボディ（１０）の第２の電荷キャリアタイプの第２の半導体層（２）と導電接続されており、
前記支持体層（９１）は、互いに横方向で離間され上から見ると前記接合層（９２）とオーバラップした２つの部分領域（８１，８２）に分割されており、該部分領域（８１，８２）は、前記２つの電気的接続部（７１，７２）のうち一方の電気的接続部と、それぞれ電気的に接続されている、
請求項１３記載の構成素子（１００）。
【請求項１５】
前記成形体（５０）は、上から見ると前記接合層（９２）とオーバラップしており、したがって該接合層（９２）により機械的に担持される、
請求項１３または１４記載の構成素子（１００）。
【請求項１６】
前記接続部（７０）は銅から形成されており、または銅によってコーディングされており、前記支持体層（９１）は銅から形成されており、前記電気的接続部（７０）および前記支持体層（９１）は、電気的コンタクト接続を形成するために、前記接合層（９２）内に延在している、
請求項１３から１５までのいずれか１項記載の構成素子（１００）。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、ドイツ連邦共和国特許出願第10 2015 214 219.1号の優先権を主張するものであり、ここで上記特許出願を参照したことにより、その開示内容が本願にも含まれるものとする。
【０００２】
本明細書では、構成素子の製造方法および構成素子について述べる。
【０００３】
ケーシングを半導体チップに直接、形成する場合にしばしば発生する問題点とは、たとえば注型法の実施中、半導体チップが十分には固定されていないこと、またはケーシング材料に含まれる異物粒子の濃度が高いことに起因して、ケーシング材料が半導体チップの側面に十分には付着しないことである。また、完成した構成素子においてしばしば問題となるのは、半導体チップからの放熱が不十分なこと、ならびに半導体チップのコンタクト構造とケーシングのコンタクト構造との間の機械的接合に関して潜在的に脆弱な個所があることである。
【０００４】
本発明の１つの課題は、１つの構成素子または複数の構成素子を製造するための、簡単かつ効率的な方法を提供することである。さらに別の課題は、簡単に製造可能であり高度な機械的安定性を有する構成素子を提供することである。
【０００５】
構成素子の製造方法の少なくとも１つの実施形態によれば、半導体ボディが準備される。この半導体ボディを、先行の工程段階において半導体チップの一部分としておくことができる。この半導体チップは好ましくは、半導体ボディを有するサファイア半導体チップであり、これはサファイア基板上に配置されており、かつ／またはたとえばコーティング法によって、サファイア基板上にエピタキシャル成長により堆積されている。特に半導体チップは、先行の工程段階においてケーシングには収容されていないものである。さらに半導体チップには、支持体も存在しないようにすることができる。この支持体は、たとえば後続の工程ステップにおいて半導体ボディから取り除かれず、特に成長基板とは異なるものである。また、複数のかかる半導体ボディを準備しておくこともできる。半導体ボディを半導体複合体の一部分とすることもでき、この場合にはこの半導体複合体を以降の工程ステップにおいて、複数の半導体ボディに個別化することができる。
【０００６】
半導体ボディは、放射透過面と、この放射透過面とは反対側の裏面とを有する。ここで放射透過面とは、電磁放射が構成素子から出射する前に、または構成素子によって吸収される前に通り抜ける表面のことである。半導体ボディが、たとえば放射透過性の基板上に、たとえばサファイア基板上に、配置されているならば、半導体ボディの裏面も同様に放射透過面として形成することができる。ただしこのことは、その際に電磁放射がもっぱら放射透過面を介して入射または出射する、ということを意味するわけではない。むしろ、半導体ボディが電磁放射が通り抜けることのできる側面を有する、ということも可能である。半導体ボディの放射透過面および／または裏面をそれぞれ、半導体ボディにおける１つの半導体層の、またはたとえば半導体ボディ上に配置されたさらに別の層の、１つの表面とすることができる。半導体ボディは特に裏面に、半導体ボディの電気的コンタクト接続のための１つまたは複数の接続部を有する。接続部をたとえば、裏面から突出した接続層の一部とすることができ、その際にこの接続層を半導体ボディ内部まで延在させることができる。特に半導体ボディは裏面に、互いに離間されそれぞれ異なる電気的極性に対応づけられた、少なくとも２つの接続部を有しており、これらの接続部は、たとえば半導体ボディの１つの半導体層とそれぞれ導電接続されている。
【０００７】
構成素子は特に、放射出射面または放射入射面を有しており、これらの面において電磁放射がたとえば構成素子から出射し、または構成素子に入射する。放射出射面または放射入射面を、半導体ボディの放射透過面によって形成することができる。別の選択肢として、放射出射面または放射入射面を、放射透過性基板の表面、たとえばサファイア基板の表面としてもよいし、または半導体ボディ上に配置された保護層の表面としてもよい。
【０００８】
本発明による方法の少なくとも１つの実施形態によれば、複合支持体が準備される。複合支持体はたとえば、支持体層と、この支持体層上に配置され特に部分的に硬化された接合層とを有する。ここで部分的に硬化された接合層とは、材料がたとえば乾燥し始めてはいるが、硬化されてしまってはいない層のことである。
【０００９】
複合支持体をプリント配線板プリプレグとすることができる。プリプレグはたとえば、支持体層として金属箔の形態の金属層と、たとえばプリント配線板材料から成る接合層とを有する。この場合、接合層は、ファイバによって強化されたマトリックス材料を有することができ、たとえばグラスファイバによって強化された樹脂層である。別の選択肢として、複合支持体を形成するために、金属層たとえば特に純粋な銅箔の形態の銅層を準備することができ、この場合、接合層は、たとえば接着剤を有する接着層の形態で金属層上に取り付けられる。
【００１０】
本発明による方法の少なくとも１つの実施形態によれば、１つの半導体ボディまたは複数の半導体ボディは、１つの接続部または複数の接続部が部分的に硬化された接合層中に少なくとも部分的にまたは完全に突入するように、複合支持体上に取り付けられる。半導体ボディがその裏面に複数の接続部を有する場合に、１つの接続部もしくは複数の接続部が横方向で接合層によりたとえば周囲全体にわたり包囲されるように、それらの接続部も部分的にまたは完全に接合層に埋め込むことができる。
【００１１】
ここで横方向とは、特に半導体ボディの主延在面に対し平行に延びる方向のことである。また、垂直方向とは、たとえば主延在面に対し垂直に配向された方向のことである。
【００１２】
本発明による方法の少なくとも１つの実施形態によれば、半導体ボディと複合支持体とから成る固定的なたとえば永続的な複合体を形成するために、接合層が完全に硬化される。つまり、たとえば接合層を非可逆的に破壊することによってしか半導体ボディが支持体層から分離されないように、接合層の硬化によって半導体ボディを支持体層と固定的に接合することができる。この硬化を、たとえば熱処理によって行うことができる。これによって、後続の工程ステップにおいて、１つの半導体ボディもしくは複数の半導体ボディの境界が不明確になるのを回避することができる。したがって、熱的安定性がある数多くの低コストの材料を、たとえばケーシング用の成形体を形成するために、半導体ボディのところで直接用いることができ、それらは熱的ストレスのもとで強い機械的負荷が加わっても必要とされる剛性を維持する。
【００１３】
本発明による方法の少なくとも１つの実施形態によれば、成形体を形成するために複合支持体上に、特に半導体ボディの周囲に、成形体材料たとえばプラスチックが取り付けられて、半導体ボディの側面が成形体によって覆われるようにする。成形体材料を電気的に絶縁性の材料とすることができ、この材料を特に白色粒子によって、たとえば散乱性および反射性の酸化チタン粒子または酸化ケイ素粒子によって、充填することができる。成形体材料は、接合層が垂直方向で成形体と支持体層との間に存在するように、たとえば半導体ボディの側方において複合支持体上に取り付けられる。特に成形体材料は注型材料の形態で存在しており、これは好ましくは注型法によって特に圧力が加えられながら、１つの半導体ボディもしくは複数の半導体ボディの周囲で複合支持体上に取り付けられる。成形体材料を、以下のように取り付けることができる。すなわち、放射透過面には成形体材料が存在しないままにしておく一方、半導体チップの側面は少なくとも部分的に、または特に完全に、成形体材料によって覆われるようにするのである。かかる成形体は、半導体ボディの側面に付着し、たとえば複合支持体によって、特に硬化された接合層によって、機械的に担持される。
【００１４】
ここで注型法とは一般に、成形コンパウンドを好ましくは圧力を加えながら予め定められた形状になるように形成し、必要であれば硬化させることができるようにする方法のことである。特に用語「注型法」には、注型（英語：molding）、フィルムアシスト成形（英語：foil assisted molding）、射出成形（英語：injection molding）、トランスファー成形（英語：transfer molding）、および圧縮成形（英語：compression molding）が含まれる。
【００１５】
本発明による方法の少なくとも１つの実施形態によれば、接続部を露出させるために、特に複数の接続部を露出させるために、支持体層と接合層とを貫通させて切欠きが形成される。複数の接続部を露出させるために、支持体層と接合層とを貫通させて複数の切欠きを形成してもよい。１つの切欠きまたは複数の切欠きを導電性材料で充填することができ、それによって導電性材料が１つの接続部または複数の接続部と電気的にコンタクト接続された状態となる。この場合、導電性材料を、支持体層の材料と同じにしてもよいし、または支持体層とは異ならせてもよい。特に、導電性材料が切欠き内でそれぞれ１つの接続ピラーを形成するように、１つの切欠きもしくは複数の切欠きに導電性材料が充填され、この接続ピラーによって特に、半導体ボディ裏面の接続部が支持体層と電気的に接続される。特に、接続ピラーが支持体層と同一平面で終端するように、切欠きが完全に充填される。接続ピラー上に、かつ／または支持体層上に、はんだ層を取り付けることができる。次いで、はんだ層を加工処理することができる。
【００１６】
ここでピラーとは一般に、垂直方向の高さと横方向の幅と横方向の断面とを有する幾何学的構造のことであり、ただし横方向の断面は、垂直方向に沿って、つまり高さに沿って、実質的に変化しない形状を有しており、かつこの断面の面積は、垂直方向に沿って特に急激には変化しない。この意味においてピラーは特に一体的に形成されており、たとえば単一の工程ステップで製造可能である。たとえばピラーの横方向の断面は、円形、四角形、楕円形、または他の形状を有する。高さと幅とのアスペクト比を０．１以上１０以下とすることができ、たとえば０．３以上３以下とすることができ、またはこれよりも大きくすることができる。垂直方向に沿って断面の面積が急激に変化する幾何学的構造は、たとえば幾何学的構造の側面に段差を有するような構造は、別個の工程ステップで製造された２つまたはそれ以上の部分層から成る複合体に起因するものであるとすべきことが多く、そのような構造は疑わしくはここで説明したピラーであると理解すべきではない。
【００１７】
本発明による方法の少なくとも１つの実施形態によれば、１つの切欠きもしくは複数の切欠きの充填直後は短期間、半導体ボディが電気的に短絡される。後続のステップにおいて、充填された各切欠きの間に中間トレンチを形成することができ、このようにすることで電気的短絡が中間トレンチによって解消される。特に、支持体層を貫通させて中間トレンチが形成され、それによってたとえば接合層が中間トレンチの領域で露出される。中間トレンチによって支持体層を２つの部分領域に分割することができ、この場合、各部分領域は、製造すべき構成素子のそれぞれ異なる電気的極性に対応づけられている。支持体層の部分領域はそれぞれたとえば、半導体ボディ裏面の１つの接続部と電気的に接続されており、これにより製造すべき構成素子は裏面側で、つまり支持体層の裏面を介して、外部と電気的にコンタクト接続可能であり、したがって表面実装可能な構成素子として形成されている。
【００１８】
１つまたは複数の構成素子を製造するための方法の少なくとも１つの実施形態によれば、１つの半導体ボディまたは複数の半導体ボディが準備される。この場合、半導体ボディは、放射透過面と、この放射透過面とは反対側の裏面とを有する。半導体ボディは裏面側に、半導体ボディの電気的コンタクト接続のための１つまたは複数の接続部を有する。この場合、支持体層と、この支持体層上に配置され部分的に硬化された接合層とを備えた複合支持体が準備される。続くステップにおいて、１つの接続部もしくは複数の接続部が部分的に硬化された接合層内に突入するように、半導体ボディが複合支持体上に取り付けられる。１つの半導体ボディもしくは複数の半導体ボディを固定する目的で、１つの半導体ボディもしくは複数の半導体ボディと複合支持体とから成る固定的なたとえば永続的な複合体を形成するために、接合層が硬化される。接合層の硬化後、成形体を形成するため複合支持体上に、たとえば１つの半導体ボディもしくは複数の半導体ボディの周囲に、成形体材料が取り付けられて、１つの半導体ボディもしくは複数の半導体ボディの側面が成形体によって覆われる。１つの接続部もしくは複数の接続部と支持体層との間において電気的コンタクト接続を形成するために、少なくとも１つまたは複数の切欠きが、支持体層および接合層を貫通させて形成され、それによって１つの接続部もしくは複数の接続部が露出される。１つの切欠きもしくは複数の切欠きを導電性材料で充填することができ、それによって導電性材料は支持体層および１つの接続部もしくは複数の接続部と電気的にコンタクト接続された状態となる。
【００１９】
部分的に硬化された接合層を用いることによって、１つの半導体ボディもしくは複数の半導体ボディを複合支持体上に取り付けることができ、簡単に予備固定することができる。接合層の硬化によって、複合支持体と１つの半導体ボディもしくは複数の半導体ボディとから成る、固定的で永続的でありしたがって一時的ではない複合体が形成され、それによって以降のプロセスステップの経過中に、たとえば１つの半導体ボディもしくは複数の半導体ボディの境界が不明確になるのが、完全にまたはほぼ完全に阻止される。
【００２０】
このような固定により、成形体材料によってたとえば注型法を用いて、特にフィルムアシスト成形を用いて、簡単かつ確実に１つの半導体ボディまたは複数の半導体ボディを包囲して注型することができる。この場合、成形体材料を、白色粒子によって高充填された注型材料とすることができる。このような注型材料はその粘度が低いことから、一般的には多大なコストをかけることによってしか、慣用の方法により半導体ボディの横方向の面に取り付けることができない。ここで白色粒子により高充填された材料とは、マトリックス材料と、このマトリックス材料に埋め込まれた白色粒子とを有する材料のことであり、その際に白色粒子は、高充填される材料の少なくとも６０重量％または体積％を構成しており、たとえば少なくとも７０重量％または体積％あるいは少なくとも８０重量％または体積％を構成している。１つの半導体ボディまたは複数の半導体ボディの固定によって、成形体を形成するために、高充填された材料を注型法を用いて、好ましくはフィルムアシスト成形を用いて、多大なコストをかけずに半導体ボディの横方向の面に取り付けることができる。しかも、半導体ボディを接合層に固定することにより、焼結、接着またははんだ付けといった慣用の接合方法の場合に発生していた潜在的な機械的脆弱個所を、十分に回避することができる。特に完成した構成素子に残される接合層の硬化によって半導体ボディを固定することから、たとえば熱伝達フィルムを省くことができる。
【００２１】
本発明による方法の少なくとも１つの実施形態によれば、接合層はファイバによって強化された樹脂材料により形成されている。この場合、たとえば金属箔として形成された支持体層によって、接合層を全面的に被覆することができる。また、複合支持体は、複数のかかる接合層と支持体層とを有することができる。特に複合支持体は、複合積層板として形成されたプリント配線板プリプレグであり、これはＴｇ値が高い、つまりガラス転移温度がたとえば１４０℃以上２１０℃以下の、または１５０℃以上２１０℃以下の、好ましくは１８０℃以上２１０℃以下の、少なくとも１つの部分的に硬化されたエポキシ樹脂層を有する。特に複合支持体は、銅箔によって全面的に被覆されたエポキシ樹脂層であり、その際にこのエポキシ樹脂層はたとえばグラスファイバによって強化されている。
【００２２】
本発明による方法の少なくとも１つの実施形態によれば、成形体はたとえば白色粒子により高充填された成形体材料から形成され、その際にこの成形体は、好ましくはフィルムアシスト成形によって形成される。これによって特に半導体ボディ全体が、横方向で周囲全体にわたり成形体によって包囲される。この場合、フィルムアシスト成形は、高充填された成形体材料を予備固定された半導体ボディまたは半導体チップに取り付けるために、格別に適した方法である、ということが判明した。
【００２３】
本発明による方法の少なくとも１つの実施形態によれば、半導体ボディは裏面に２つの電気的接続部を有しており、これらは半導体ボディのそれぞれ異なる電気的極性に対応づけられており、接合層の硬化後、２つの接続部を露出させるために、互いに横方向で離間された２つの切欠きが、支持体層および接合層を貫通させて形成される。これらの切欠きは特に、導電性材料によって充填される。この場合、半導体ボディは、切欠きの充填直後は電気的に短絡されている可能性がある。後続のステップにおいて、充填された各切欠きの間に中間トレンチを形成することができ、このようにすることで電気的短絡が中間トレンチによって解消される。
【００２４】
１つの切欠きまたは複数の切欠きを、支持体層の材料と同じ材料で充填することができる。特に、１つの接続部もしくは複数の接続部は銅から形成されており、または銅によってコーティングされている。支持体層も銅によって形成することができ、その際に１つの切欠きまたは複数の切欠きも銅で充填することができる。この目的で、接続部および／または支持体層の形成に電解法を適用することができる。銅は支持体層に格別適した材料を成しており、たとえばこれをパターニングして導体路を形成することができる。しかも銅は、熱伝導性が格別に高いこと、および電気抵抗が格別に低いことで優れている。接続部と、支持体層と、切欠きの充填により生じる接続ピラーとのために、同じ材料このケースではたとえば銅を使用することによって、熱伝導率および導電率が高く機械的に格別安定したコンタクト構造を形成することができる。基板をベースとするＣＳＰ（Chip-size Package）の場合のように、そのチップと基板の接合平面に生じる可能性のある機械的脆弱個所は、純粋な銅の接合を適用した場合には発生せず、またはほとんど発生しない。しかも純粋な銅の接合は、高い熱伝導率および導電率を有しており、一般に１つの材料の複合体として、通常の信頼性要求に対しほとんど影響が及ぼされることがない。さらに銀や金など他の高性能材料と比較して、銅は格段に低コストである。
【００２５】
本発明による方法の少なくとも１つの実施形態によれば、半導体ボディは、２つの電気的接続部を裏面に備えケーシングに収容されていない半導体チップの一部分として準備される。この場合、ケーシングに収容されていない半導体チップを、フリップチップたとえばサファイアチップとすることができ、または半導体層を貫通して延在するスルーホールを備えた半導体チップとすることができる。この場合、成形体と支持体層と接合層とによって、半導体ボディ用の一体化されたケーシングを形成することができ、したがって構成素子はその完成後には、ケーシングにより包囲された半導体ボディを有するようになる。つまり成形体の形成によって、半導体ボディがケーシングに収容される。
【００２６】
本発明による方法の少なくとも１つの実施形態によれば、複数のかかる構成素子が製造される。半導体ボディ複合体の形態で、たとえばウェハ複合体として、または横方向に離間されケーシングに収容されていない複数の半導体チップの形態で、複数の半導体ボディを、これらの半導体ボディの接続部が部分的に硬化された接合層に突入するように、複合支持体上に取り付けることができる。横方向では製造すべき各構成素子の間に、垂直方向では支持体層を貫通して、たとえば機械的方法および／またはレーザビア穿孔を用いて、分離トレンチを形成することができる。この場合、支持体層は、特にそれぞれ異なる電気的極性に対応づけられた部分層に分割され、この支持体層と接続部とが電気的にコンタクト接続された後、製造すべき構成素子を、たとえば分離トレンチに沿って個別化することができ、それによって各構成素子は、複数の半導体ボディのうち１つの半導体ボディと、１つのケーシングとを有するようになり、その際にケーシングは、個別化された成形体と個別化された支持体層と接合層とが一体化された複合体によって形成されている。かかる方法によって、ケーシングを半導体ボディに直接、たとえばウェハ複合体として製造することができ、または半導体チップに直接、製造することができる。
【００２７】
この場合、分離トレンチにはたとえば支持体層が存在していないように、支持体層の構造を形成することができる。このようにすれば後続の個別化ステップにおいて、構成素子は成形体および／または接合層の分離によるだけで個別化され、支持体層の分離により個別化する必要がなくなり、その結果、支持体層から場合によっては個別化プロセスの際に放出されるかもしれない金属残留物たとえば銅粒子が、構成素子の放射透過面方向に到達する可能性がない。成形体を、マイグレーションを阻止する材料によって形成することができ、そのようにすることで成形体はたとえばバリア層として作用し、銅原子および銅イオンがたとえば構成素子の動作中、放射透過面方向に場合によってはマイグレーションすることが阻止される。
【００２８】
構成素子の少なくとも１つの実施形態によれば、この構成素子は１つの半導体ボディと１つのケーシングとを有する。ケーシングは、成形体と支持体層と硬化された電気的に絶縁性の接合層とが一体化された複合体から形成されている。構成素子は、支持体層に向いた半導体ボディ裏面に、半導体ボディの電気的コンタクト接続のための１つまたは複数の電気的接続部を有する。１つの電気的接続部もしくは複数の電気的接続部は少なくとも部分的に、半導体ボディと支持体層との間に配置された接合層内に配置されており、横方向で接合層に特に周囲全体にわたり包囲されている。接合層は特に、硬化された樹脂層または硬化された接着剤層を有する。成形体は半導体ボディの側面を覆っており、その際に成形体は、支持体層を上から見ると、半導体ボディを周囲全体にわたり包囲しており、接合層とオーバラップしている。
【００２９】
特に成形体は、接合層と完全にオーバラップしている。つまり上から見ると、接合層は成形体を完全に覆うことができ、したがってこの点に関して成形体を機械的に担持することができる。さらに成形体は、半導体ボディの側面も完全に覆うことができる。その際に成形体は、たとえば半導体ボディと同一平面で終端している。
【００３０】
本発明による構成素子の１つの実施形態によれば、半導体ボディはその裏面で２つの電気的接続部を有しており、それらの電気的接続部のうち第１の電気的接続部は、半導体ボディの第１の電荷キャリアタイプの第１の半導体層と導電接続されており、第２の電気的接続部は、半導体ボディの第２の電荷キャリアタイプの第２の半導体層と導電接続されている。特に半導体ボディは、これらの半導体層の間に配置された活性層を有しており、この活性層は構成素子の動作中、たとえば電磁放射を放出または検出するように構成されている。電流分布を改善するために半導体ボディは、構成素子の同じ電気的極性に対応づけられた複数の接続部を有することができる。
【００３１】
支持体層は特に、互いに横方向で離間され上から見ると接合層とオーバラップした少なくとも２つの部分領域に分割されており、その際に支持体層のこれら部分領域はそれぞれたとえば、２つの接続部のうち一方の接続部と導電接続されている。この場合、支持体層のこれらの部分領域は、それぞれ１つの接続ピラーを有することができ、この接続ピラーは、垂直方向で特に接合層を貫通して接続部まで延在している。この場合、接合層によって部分領域を互いに電気的に分離することができる。接合層は、たとえば横方向で部分的に各接続部の間に配置されており、特に一体的に形成されている。
【００３２】
前述の方法は、ここで説明した構成素子の製造に格別適している。したがって、本発明による方法と関連して説明した特徴を、構成素子についても援用することができるし、またその逆の援用も可能である。
【００３３】
以下で図１〜１１を参照しながら説明する実施例によって、本発明による方法および構成素子のさらに別の利点、好ましい実施形態および発展形態を明らかにする。
【図面の簡単な説明】
【００３４】
【図１】１つまたは複数の構成素子の製造方法に関する１つの実施例について、種々の工程段階を概略的に示す断面図である。
【図２】１つまたは複数の構成素子の製造方法に関する１つの実施例について、種々の工程段階を概略的に示す断面図である。
【図３】１つまたは複数の構成素子の製造方法に関する１つの実施例について、種々の工程段階を概略的に示す断面図である。
【図４】１つまたは複数の構成素子の製造方法に関する１つの実施例について、種々の工程段階を概略的に示す断面図である。
【図５】１つまたは複数の構成素子の製造方法に関する１つの実施例について、種々の工程段階を概略的に示す断面図である。
【図６】１つまたは複数の構成素子の製造方法に関する１つの実施例について、種々の工程段階を概略的に示す断面図である。
【図７】１つまたは複数の構成素子の製造方法に関する１つの実施例について、種々の工程段階を概略的に示す断面図である。
【図８】１つまたは複数の構成素子の製造方法に関する別の実施例を概略的に示す断面図である。
【図９】１つまたは複数の構成素子の製造方法に関する別の実施例を概略的に示す断面図である。
【図１０】１つまたは複数の構成素子の製造方法に関する別の実施例を概略的に示す断面図である。
【図１１】１つまたは複数の構成素子の製造方法に関する別の実施例を概略的に示す断面図である。
【００３５】
図中、同じ部材、同種の部材または同等の機能を果たす部材には同じ参照符号が付されている。図面はそれぞれ概略的に描かれたものであり、したがって必ずしも原寸どおりではない。むしろ比較的小さい要素および特に層厚については、明確に示すため誇張して大きく描かれている場合もある。
【００３６】
図１〜図７には、複数の構成素子１００の製造方法に関する１つの実施例について、種々の工程段階が概略的に描かれている。
【００３７】
図１によれば、複合支持体９０が準備される。複合支持体９０は、たとえば金属層として好ましくは金属箔として形成された支持体層９１と、この支持体層９１上に配置された接合層９２とを有する。接合層９２は特に、部分的に硬化された接合材料を有する。接合層９２は、最初は特に粘性であり好ましくはペースト状であって、成形可能に形成されている。たとえば接合層９２は接着剤を有することができる。さらに接合層９２をプリント配線板材料とすることもでき、これはたとえばファイバによって、好ましくはグラスファイバによって強化されたプラスチックマトリックス材料を有する。複合支持体９０を３層、４層、またはそれ以上に多層に形成することもできる。この場合、接合層９２は電気的に絶縁性に形成されている。支持体層９１は導電性に形成されており、特に金属たとえば銅を有する。
【００３８】
さらにこの場合、支持体層９１を銅層として、特に銅箔として、準備することができ、その際に接合層９２を、付着促進剤たとえば接着剤の塗布により、たとえばコーティング法を用いて、支持体層９１上に形成することができる。
【００３９】
別の選択肢として、複合支持体９０がプリント配線板プリプレグとして準備される。プリプレグは、支持体層９１としてたとえば銅箔の形態で形成された金属層と、接合層９２として形成されたとえば樹脂材料から成る電気的に絶縁性の層とを有する。たとえばプリプレグは、部分的に硬化された高Ｔｇエポキシ樹脂から成る接合層９２を有しており、これは特に、たとえば銅などのような金属から成る支持体層９１によって、たとえば全面的に被覆されている。この場合、金属層を、垂直方向の厚さが特に１８μｍ〜２５０μｍの銅箔とすることができる。ここでＴｇはガラス転移温度を表し、この温度に到達して以降は、エポキシ樹脂構造は軟化して伸縮性となる。高Ｔｇ値とは特に、１４０℃〜２１０℃の温度であり、たとえば１５０℃以上２１０℃以下であり、または１８０℃以上２１０℃以下の温度のことである。好ましくは接合層９２は、１８０℃以上のＴｇを有しており、したがってたとえば、一例として温度が１８０℃までなり得る注型などを用いて成形体材料を被着しても、接合層９２は軟化しない。
【００４０】
図２によれば、複数の半導体ボディ１０が複合支持体９０上に取り付けられる。半導体ボディ１０は、放射透過面１１と、この放射透過面とは反対側の裏面１２とを有する。放射透過面１１を、基板９たとえば成長基板９の表面により、または半導体層２の表面により、形成することができる。半導体ボディ１０は裏面１２に、半導体ボディ１０の電気的コンタクト接続のための接続部７０を有する。この場合、接続部７０を、半導体ボディ１０の内部まで延在させることができる接続層の一部分とすることができる。
【００４１】
たとえば半導体ボディ１０は、半導体ボディの第１の半導体層１と導電接続されている第１の接続部７１を有し、かつ半導体ボディ１０の第２の半導体層２と導電接続されている第２の接続部７２を有する。半導体ボディ１０はさらに、第１の半導体層１と第２の半導体層２との間に配置された活性層３も有しており、この活性層３は構成素子の動作中、可視、紫外線または赤外線のスペクトル領域の電磁放射を放出または検出するように構成されている。放射透過面１１には、構造が形成されていなくてもよいし、または放射入射効率または放射出射効率を高めるために、構造が形成されていてもよい。接続部７０，７１および７２を、銅から形成されたものとしてもよいし、銅によってコーティングされたものとしてもよい。
【００４２】
半導体ボディ１０を、ケーシングに収容されていない半導体チップの一部分として形成することができる。ケーシングに収容されていない半導体チップには特に、半導体ボディを側方で包囲するケーシングが存在していない。また、ケーシングに収容されていない半導体チップには、成長基板とは異なる支持体が存在していないようにすることもできる。さらに別の選択肢として、ケーシングに収容されていない半導体チップの半導体ボディ１０を、成長基板９上において支持体基板９上に配置してもよい。ケーシングに収容されていない半導体チップを、サファイアフリップチップとすることができる。さらに、成長基板を続く工程ステップにおいて半導体ボディから取り外して、構成素子１００に成長基板が存在しないようにすることも可能である。
【００４３】
ケーシングに収容されていない半導体チップを、以下のようなフリップチップとしてもよい。すなわちこれによれば、第１の半導体層１と活性層３とが、第２の半導体層２を露出させるために部分的に取り除かれており、第２の接続部７２が露出された表面で第２の半導体層２と導電接続されている。別の選択肢として、ケーシングに収容されていない半導体チップは、接続層の一部分としてスルーホールの形態で形成された接続部を有することができ、その際にこのスルーホールは、第１の半導体層１と活性層３とを貫通して第２の半導体層２まで延在しており、そのようにして第２の半導体層２と電気的に接続されている。この場合、第２の接続部７２および／または接続層を、横方向において第１の半導体層１と活性層３とによって周囲全体にわたり包囲することができ、絶縁層を介してそれらの層から電気的に絶縁された状態とすることができる。
【００４４】
半導体ボディ１０は、接続部７０が複合支持体９０の部分的に硬化された接合層９２に突入するように、複合支持体９０上に取り付けられ、このようにすることで半導体ボディ１０が複合支持体９０上で予備固定される。これによって、各接続部７０の間に横方向で存在する中間スペースが、部分的に、または完全に、接合層９２の材料によって充填された状態とすることができる。
【００４５】
続く工程ステップにおいて、半導体ボディ１０と複合支持体９０とから成る固定的な特に永続的な複合体を形成するために、接合層９２がたとえば熱処理によって硬化される。ファイバによって、特にグラスファイバによって強化されたエポキシ樹脂などのようなプリント配線板材料であれば特に、接合層９２の硬化によって、半導体ボディ１０と複合支持体９０との間の永続的な機械的接合が形成され、この場合、半導体ボディ１０は硬化後には、たとえば接合層９２の破壊などによってしか支持体層９１から分離できない。よって、接合層９２の硬化後、複合支持体９０上の半導体ボディ１０のポジションは、永続的に、特にもはや動かすことができない状態で、固定される。
【００４６】
図３によれば、半導体ボディ１０の固定後、たとえば注型材料の形態で成形体５０を形成するために一例として注型法によって、ケーシング材料が複合支持体９０上に取り付けられ、その結果、成形体５０によって、半導体ボディ１０の側面が部分的にまたは完全に覆われるようになる。特に、各半導体ボディ１０の間の中間スペースが成形体材料によって充填される。この場合、成形体材料を、散乱性または反射性の粒子が充填された成形体材料とすることができる。特に成形体材料を、それらの粒子によって高充填することができる。つまりそれらの粒子はたとえば、成形体材料の全重量または全体積の少なくとも６０％を構成することができ、たとえば少なくとも７０％または８０％を構成することができる。散乱性または反射性の粒子により高充填されたかかる成形体材料は、この成形体材料の粘度が低く付着能力が低いことから、半導体ボディ１０を固定しなければ多大なコストをかけることによってしか、半導体ボディ１０の側面に取り付けることはできない。成形体５０を形成する前に半導体ボディ１０を固定することによって、たとえば散乱性または反射性の粒子により高充填された成形体材料を、たとえばフィルムアシスト成形などによって、複合支持体９０上に簡単に取り付けることができ、したがって成形体５０を形成するために、成形体材料を半導体ボディ１０の側面にそのまま付着させることができる。
【００４７】
図４によれば、接続部７０を露出させるために、支持体層９１および接合層９２を貫通させて複数の切欠き９３がそれぞれ形成される。換言すればこれらの切欠き９３は、接続部７０の表面により形成された底面をそれぞれ有する。図４とは異なるけれども、１つの半導体ボディ１０においてそれぞれ異なる電気的極性に対応づけられた、たとえば２つまたはそれよりも多くの接続部７０を露出させるために、ただ１つの共通の切欠き９３を形成することもできる。つまりこの共通の切欠き９３内で、１つの半導体ボディ１０の複数の接続部７０を露出させることができる。
【００４８】
図５によれば、複数の接続ピラー８０を形成するために、切欠き９３がそれぞれ導電性材料によって充填される。この場合、切欠き９３を、支持体層９１の材料と同じ材料で充填することができる。一例として、支持体層９１を銅により形成することができる。特に切欠き９３を、銅によって充填することができる。さらに切欠き９３を、支持体層９１の材料とは異なる材料によって充填することもできる。切欠きの充填直後、１つの半導体ボディ１０もしくは複数の半導体ボディ１０が電気的に短絡された状態となる可能性がある。なぜならば、切欠き９３内に形成された接続ピラー８０が支持体層９１に接して、支持体層９１と電気的に接続された状態になり得るからである。１つの半導体ボディ１０の両方の接続部７０が内部で露出されている１つの共通の切欠き９３の場合には、それぞれ異なる接続部７０に属しており共通の切欠き９３内に形成された接続ピラー８０が、互いに電気的に絶縁されているように、この共通の切欠き９３をたとえば分離構造またはマスクを用いて充填することができる。このようにすれば、共通の切欠き９３の充填直後、半導体ボディ１０が電気的に短絡された状態にはならない。
【００４９】
さらに図６によれば、複数の中間トレンチ９４が形成され、その際にこれらの中間トレンチ９４は、１つの半導体ボディ１０における充填された２つの切欠き９３の間にそれぞれ形成される。特にこの場合、接合層９２が中間トレンチ９４の領域において露出される。これによって、個々の半導体ボディ１０において発生する可能性のある電気的短絡を解消することができる。
【００５０】
さらに図６によれば、複数の分離トレンチ９５も形成され、その際にこれらの分離トレンチ９５は、支持体層９１を貫通して特に接合層９２まで、または接合層９２の内部まで延在する。横方向においてこれらの分離トレンチ９５は、製造すべき２つの構成素子１００の間に、もしくは製造すべき２列の構成素子１００の間に、それぞれ形成されている。各構成素子１００が１つの半導体ボディ１０と１つのケーシング２０とを有するように、後続の工程ステップにおいて、構成素子１００を分離トレンチ９５に沿って個別化することができる。この場合、ケーシング２０は、個別化された成形体５０と個別化された支持体層９１と個別化された接合層９２とが一体化された１つの複合体によって形成されている。
【００５１】
切欠き９３、中間トレンチ９４および分離トレンチ９５を、たとえばプリント配線板プロセスによって形成することができる。この場合、プリント配線板プロセスはたとえば、ＨＤＩ（High-Densitiy-Interconnect高密度相互接続）プリント配線板の製造において用いられるプロセスを含むことができる。その際、支持体層９１における切欠き９３もしくはトレンチ９４および９５を、機械的方法によって、たとえば穿孔および／またはレーザ法によって、形成することができる。特にこの場合、たとえば接合層９２に至るまでは機械的方法によって切欠き９３が開けられ、それに続いて、個々の切欠きにおいて接続部７０が少なくとも部分的に露出されるまで、たとえばレーザ法によって、たとえばレーザ穿孔によって、切欠き９３がさらに深く掘り下げられる。レーザ穿孔は、かかる切欠きを形成するのに格別適した方法であり、その理由は、この方法によれば、切欠き９３をそれらのポジションおよびサイズに関して極めて目標どおりに精密に最短時間で形成できるからである。しかも、レーザ穿孔の場合、銅層が格別適したストップ層としての役割を果たすことができる、ということが判明した。このため接続部７０は、好ましくは銅から形成され、または銅から成る。
【００５２】
分離トレンチ９５は特に、これらの分離トレンチ９５が支持体層９１のみを通って延在し、接合層９２または成形体５０を貫通して延在しないように、形成される。これによって、複数の半導体構成素子１００に個別化する際に、成形体５０および／または接合層９２だけが分離トレンチ９５に沿って切断され、このようにすれば、場合によっては発生するかもしれない金属残留物たとえば支持体層９１からの銅残留物が、半導体ボディ１０の方向に達する可能性が阻止される。
【００５３】
切欠き９３、中間トレンチ９４、または分離トレンチ９５はそれぞれ、切断軌跡を含む内壁を有することができる。特に、トレンチ９３、中間トレンチ９４および／または分離トレンチ９５のすべての内壁は、切断軌跡を有することができる。ここで切断軌跡とは、たとえば切欠きの形成によって発生した個々の切欠きのたとえば内壁上にある軌跡のことである。かかる軌跡を、対応する処理プロセスの固有の軌跡とすることができる。しかも切断軌跡を、導電性材料で充填された溝または切断されたグラスファイバ束の形態で、切欠きの内壁上に存在させることができる。
【００５４】
図７には、特にＣＳＰ（Chip-size Packageチップサイズパッケージ）の形態で、個別化された複数の構成素子１００が示されている。各構成素子１００は、１つの半導体ボディ１０と１つのケーシング２０とを有しており、この場合、半導体ボディ１０は横方向でケーシング２０によって周囲全体にわたり包囲されている。特に半導体ボディ１０の側面は、ケーシング２０の成形体５０によって完全に覆われている。支持体層９１を上から見ると、成形体５０は少なくとも部分的に接合層９２とオーバラップしている。特に成形体５０は、支持体層９１を上から見ると、接合層９２と完全に、かつ／または支持体層９１と完全に、オーバラップしている。このため成形体５０は、接合層９２によって、かつ／または支持体層９１によって、機械的に担持される。
【００５５】
成形体５０は垂直方向において、特に半導体ボディ１０と同一平面で終端している。図７によれば、成形体５０は横方向において、接合層９２と共にかつ支持体層９１と共に終端している。ケーシング２０の支持体層９１は、たとえば第１の部分領域８１と第２の部分領域８２とに分割されており、ここでこれらの部分領域８１および８２は、中間トレンチ９４によって横方向で互いに空間的に分離されている。この場合、部分領域８１および８２は、それぞれ１つまたは複数の接続ピラー８０を含んでおり、特に接合層９２を貫通して第１の接続部７１もしくは第２の接続部７２まで延在しており、それによって個々の接続部７１もしくは７２との電気的コンタクト接続がそれぞれ形成される。接続部７１および７２はそれぞれ、支持体層９１との接続平面を有しており、この場合、この接続平面は接合層９２の内部に存在しており、つまり接合層９２の周縁または表面には存在していない。図５に示したような接続ピラー８０は、図７には示されていない。
【００５６】
上から見ると接合層９２は、支持体層９１の第１の部分領域８１とも第２の部分領域８２ともオーバラップしている。特に接合層９２は、横方向で第１の接続部７１と第２の接続部７２との間に配置された中間領域を有しており、この場合、接合層９２の中間領域は、上から見ると中間トレンチ９４を横方向で橋絡しており、その際にたとえば中間トレンチの大部分を、特に中間トレンチ９４全体を、覆っている。接合層９２のこの中間領域によって、特に中間トレンチ９４の個所において、構成素子１００には機械的に脆弱な個所が存在せず、それによって構成素子１００全体が格別機械的に安定して形成されている。
【００５７】
図８には、複数の構成素子１００の製造方法に関するさらに別の実施例による個別化された複数の構成素子が、断面図として描かれている。この実施例は図７に示した実施例に実質的に相応するが、図７に示した実施例とは異なりケーシング２０は、接合層９２と支持体層９１とによって形成された段差のある側面を有する。この場合、接合層９２は、横方向で支持体層９１よりも突出している。上から見ると、支持体層９１の部分領域８１および８２は、接合層９２と半導体ボディ１０とによりそれらが合わさって完全に覆われている。これによって、以下のことを保証することができる。すなわち、複数の構成素子１００に個別化されるときに支持体層９１は切断されず、それによって金属残留物特に銅残留物がたとえば放射透過面上などに堆積するリスクが十分に回避される。また、このようにすることで、たとえば構成素子の動作中、放射出射面方向への銅原子または銅イオンのマイグレーションを最小限に抑えることもできる。よって、たとえば銅の汚染に関するリスクを最小限に抑えることができる。
【００５８】
図９に示した実施例は図２に示した実施例に実質的に相応するが、図２に示した実施例とは異なり、複数の半導体ボディ１０が１つの共通の半導体複合体の形態で、複合支持体９０上に取り付けられている。この半導体複合体は、後続のステップにおいて構造形成されて、互いに並置された複数の半導体ボディ１０となる。図１０によれば、構造形成により生じた各半導体ボディ１０間の中間スペースに、成形体材料が充填もしくは注入される。図１０に示した実施例は、複数の構成素子１００の製造方法に関して図５に示した実施例に実質的に相応する。
【００５９】
図１１に示した実施例は、図６に示した実施例に実質的に相応するが、図６に示した実施例とは異なり、個々の半導体ボディ１０の２つの接続部７０を１つの共通の切欠き９３によって露出できることが明示される。この場合、後続の工程ステップにおいて、互いに空間的に分離された２つの接続ピラー８０を形成できるように、たとえばマスクまたは分離構造を用いることで、共通の切欠き９３を充填することができる。この場合、接続ピラー８０を、たとえば共通の切欠き９３の一部分である中間トレンチ９４によって、互いに横方向で離間させることができ、その際に接続ピラー８０はそれぞれたとえば、半導体ボディ１０の裏面１２において接続部７０の一方と導電接続されている。
【００６０】
半導体ボディをケーシングに収容する前に、半導体ボディと複合支持体とから成る一時的ではなく固定的な複合体を形成することによって、半導体ボディ用のケーシングのために機械的安定性および高温安定性のあるケーシング材料を用いることができ、特に、異物粒子が高充填されたケーシング材料を用いることができ、この材料をたとえば、フィルムアシスト成形（英語：foil assisted molding）を用いることによって、多大なコストをかけずに効率的に半導体ボディに取り付けることができる。
【００６１】
実施例に基づく本発明の上述の説明によって、本発明がそれらの実施例に限定されてしまうものではない。むしろ本発明は、個々の新たな特徴ならびにそれらの特徴のあらゆる組み合わせを含むものであり、そのような組み合わせには特に、特許請求の範囲に記載された特徴のあらゆる組み合わせが含まれ、このことは、それらの特徴またはそれらの組み合わせ自体が特許請求の範囲あるいは実施例に明示的には挙げられていないにせよ、あてはまるものである。
【図１】
2018523310.tif 000003
【図２】
2018523310.tif 000004
【図３】
2018523310.tif 000005
【図４】
2018523310.tif 000006
【図５】
2018523310.tif 000007
【図６】
2018523310.tif 000008
【図７】
2018523310.tif 000009
【図８】
2018523310.tif 000010
【図９】
2018523310.tif 000011
【図１０】
2018523310.tif 000012
【図１１】
2018523310.tif 000013
【手続補正書】
【提出日】平成30年3月23日(2018.3.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体ボディ（１０）を有する構成素子（１００）の製造方法であって、
該製造方法は以下のステップを含む、すなわち、
ａ）放射透過面（１１）と、該放射透過面とは反対側の裏面（１２）とを有する半導体ボディ（１０）を準備するステップと、ただし該半導体ボディは前記裏面に、該半導体ボディ（１０）の電気的コンタクト接続のための接続部（７０）を有し、
ｂ）支持体層（９１）と該支持体層（９１）上に取り付けられた部分的に硬化された接合層（９２）とを備えた複合支持体（９０）を準備するステップと、
ｃ）前記接続部（７０）が部分的に硬化された前記接合層（９２）中に突入するように、前記半導体ボディ（１０）を前記複合支持体（９０）上に取り付けるステップと、
ｄ）前記半導体ボディ（１０）と前記複合支持体（９０）とから成る固定的な複合体を形成するために、前記接合層（９２）を硬化するステップと、
ｅ）前記接合層の硬化後、前記半導体ボディの側面（１３）を覆う成形体（５０）を形成するために、前記複合支持体上に成形体材料を取り付けるステップと、
ｆ）前記接続部（７０）を露出させるために、前記支持体層（９１）と前記接合層（９２）とを貫通させて切欠き（９３）を形成するステップと、
ｇ）導電性材料が前記接続部（７０）および前記支持体層（９１）と電気的にコンタクト接続された状態となるように、前記切欠き（９３）に導電性材料を充填するステップと、
を含む、
半導体ボディ（１０）を有する構成素子（１００）の製造方法。
【請求項２】
前記接合層（９２）は、ファイバによって強化された樹脂材料により形成されており、金属箔として形成された前記支持体層（９１）によって全面的に被覆されている、
請求項１記載の方法。
【請求項３】
前記支持体層（９１）は銅箔であり、前記接合層（９２）はグラスファイバによって強化されたエポキシ樹脂層である、
請求項１または２記載の方法。
【請求項４】
前記支持体層（９１）を銅層として準備し、該支持体層（９１）上に接着剤を塗布することにより前記接合層（９２）を形成する、
請求項１から３までのいずれか１項記載の方法。
【請求項５】
前記成形体材料を注型材料として準備し、前記成形体が前記半導体ボディ（１０）の側面を覆うように、前記成形体（５０）を注型法により形成する、
請求項１から４までのいずれか１項記載の方法。
【請求項６】
前記成形体（５０）をフィルムアシスト成形によって形成し、前記半導体ボディ（１０）を横方向で周囲全体にわたり前記成形体（５０）によって包囲する、
請求項５記載の方法。
【請求項７】
前記半導体ボディ（１０）は、前記裏面（１２）に２つの電気的接続部（７０）を有しており、該２つの電気的接続部は、前記半導体ボディ（１０）のそれぞれ異なる電気的極性に対応づけられており、
前記ステップｆ）において、前記接続部（７０）を露出させるために、互いに横方向で離間された２つの切欠き（９３）を、前記支持体層（９１）および前記接合層（９２）を貫通させて形成する、
請求項１から６までのいずれか１項記載の方法。
【請求項８】
前記半導体ボディ（１０）は、前記切欠き（９３）の充填直後は電気的に短絡されており、後続のステップにおいて、充填された前記切欠き（９３）の間に中間トレンチ（９４）を形成して、該中間トレンチ（９４）により前記電気的短絡を解消する、
請求項７記載の方法。
【請求項９】
前記切欠き（９３）を前記支持体層（９１）の材料と同じ材料で充填する、
請求項１から８までのいずれか１項記載の方法。
【請求項１０】
前記接続部（７０）は銅から形成されており、または銅によってコーティングされており、前記支持体層（９１）は銅から形成されており、前記切欠き（９３）に銅を充填する、
請求項１から９までのいずれか１項記載の方法。
【請求項１１】
前記半導体ボディ（１０）を、前記裏面（１２）に２つの電気的接続部を備えた、ケーシングに収容されていない半導体チップの一部分として準備し、製造後の前記構成素子（１００）は、前記半導体ボディ（１０）のためのケーシング（２０）を有しており、該ケーシング（２０）を、前記成形体（５０）と前記支持体層（９１）と前記接合層（９２）とが一体化された１つの複合体により形成する、
請求項１から１０までのいずれか１項記載の方法。
【請求項１２】
複数の前記構成素子（１００）を製造するための、請求項１から１１までのいずれか１項記載の方法であって、
複数の半導体ボディ（１０）を前記複合支持体（９０）上に取り付けて、前記半導体ボディ（１０）の前記接続部（７０）を、部分的に硬化された前記接合層（９２）中に突入させ、
横方向で複数の前記半導体ボディ（１０）の間に、垂直方向で前記支持体層（９１）を貫通させて、分離トレンチ（９５）を形成し、
各構成素子（１００）が、複数の前記半導体ボディ（１０）のうちの１つと、１つのケーシング（２０）とを有するように、前記分離トレンチ（９５）に沿って前記構成素子（１００）を個別化し、前記ケーシング（２０）は、前記成形体（５０）と前記支持体層（９１）と前記接合層（９２）とが一体化された１つの複合体によって形成されている、
請求項１から１１までのいずれか１項記載の方法。
【請求項１３】
半導体ボディ（１０）とケーシング（２０）とを備えた構成素子（１００）であって、
前記ケーシング（２０）は、成形体（５０）と支持体層（９１）と硬化された電気的に絶縁性の接合層（９２）とが一体化された複合体により形成されており、
前記構成素子は、前記半導体ボディ（１０）の、前記支持体層（９１）に向いた裏面（１２）に、前記半導体ボディ（１０）の電気的コンタクト接続のための電気的接続部（７０）を有しており、
前記電気的接続部（７０）は、前記半導体ボディ（１０）と前記支持体層（９１）との間に配置された前記接合層（９２）内に配置されていて、横方向で前記接合層（９２）により周囲全体にわたり包囲されており、
前記成形体（５０）は、前記半導体ボディ（１０）の側面を覆っており、該成形体（５０）は、前記支持体層（９１）を上から見たときに、前記半導体ボディ（１０）を周囲全体にわたり包囲しており、かつ前記接合層（９２）とオーバラップしている、
半導体ボディ（１０）とケーシング（２０）とを備えた構成素子（１００）。
【請求項１４】
前記成形体材料は、散乱性または反射性の粒子によって充填されており、
該粒子は、前記成形体材料の全重量または全体積の少なくとも６０％を構成する、
請求項１３記載の構成素子（１００）。
【請求項１５】
前記粒子は、前記成形体材料の全重量または全体積の少なくとも７０％を構成しており、特に８０％を構成している、
請求項１４記載の構成素子（１００）。
【請求項１６】
前記接合層（９２）は、高Ｔｇエポキシ樹脂を有しており、特にガラス転移温度が１４０℃〜２１０℃の範囲にある高Ｔｇエポキシ樹脂を有する、
請求項１３から１５までのいずれか１項記載の構成素子（１００）。
【請求項１７】
前記支持体層（９１）は銅箔である、
請求項１３から１６までのいずれか１項記載の構成素子（１００）。
【請求項１８】
前記半導体ボディ（１０）は、前記裏面（１２）に２つの電気的接続部（７０）を有しており、該電気的接続部（７０）のうち第１の電気的接続部（７１）は、前記半導体ボディ（１０）の第１の電荷キャリアタイプの第１の半導体層（１）と導電接続されており、第２の電気的接続部（７２）は、前記半導体ボディ（１０）の第２の電荷キャリアタイプの第２の半導体層（２）と導電接続されており、
前記支持体層（９１）は、互いに横方向で離間され上から見ると前記接合層（９２）とオーバラップした２つの部分領域（８１，８２）に分割されており、該部分領域（８１，８２）は、前記２つの電気的接続部（７１，７２）のうち一方の電気的接続部と、それぞれ電気的に接続されている、
請求項１３から１７までのいずれか１項記載の構成素子（１００）。
【請求項１９】
前記成形体（５０）は、上から見ると前記接合層（９２）とオーバラップしており、したがって該接合層（９２）により機械的に担持される、
請求項１３から１８までのいずれか１項記載の構成素子（１００）。
【請求項２０】
前記接続部（７０）は銅から形成されており、または銅によってコーディングされており、前記支持体層（９１）は銅から形成されており、前記電気的接続部（７０）および前記支持体層（９１）は、電気的コンタクト接続を形成するために、前記接合層（９２）内に延在している、
請求項１３から１９までのいずれか１項記載の構成素子（１００）。
【国際調査報告】
2018523310.tif 000014
2018523310.tif 000015
2018523310.tif 000016
2018523310.tif 000017
2018523310.tif 000018
2018523310.tif 000019