(57)【要約】基板の基板面から延びるパターン化された特徴部分を用意するステップであって、パターン化された特徴部分は、半導体部分、及び半導体部分の最上部領域及び側壁領域に沿って広がる未硬化状態のコーティングを含むステップと；コーティング内に第１イオンを注入するステップであって、第１イオンは基板面に直交する方向に沿った第１軌跡を有し、第１イオンは最上部領域に沿って配置された硬化状態部分から成るエッチング硬化部分を形成するステップと；第２イオンを用いた反応性エッチングをコーティングに施すステップであって、第２イオンは上記直交する方向に対して０でない角度をなす第２軌跡を有し、反応性エッチングは、エッチング硬化部分を第１エッチング速度で除去し、第１エッチング速度は、反応性エッチングにおいて第２イオンが未硬化状態の最上部領域へ指向される際の第２エッチング速度よりも低いステップとを含む。
2018518846.tif 000002
【特許請求の範囲】
【請求項１】
三次元デバイスを処理する方法であって、
基板の基板面から延びるパターン化された特徴部分を用意するステップであって、該特徴部分は、半導体部分、及び未硬化状態のコーティングを含み、該コーティングは、前記半導体部分の最上部領域に沿って広がり、かつ前記半導体部分の側壁に沿った側壁部分を含むステップと、
前記コーティング内に第１イオンを注入するステップであって、該第１イオンは前記基板面に直交する方向に沿った第１軌跡を有し、前記第１イオンは、前記最上部領域に沿って配置された前記コーティングの硬化状態部分から成るステップと、
第２イオンを用いた反応性エッチングを前記コーティングに施すステップであって、前記第２イオンは前記直交する方向に対して０でない角度をなす第２軌跡を有し、前記反応性エッチングは前記エッチング硬化部分を第１エッチング速度で除去し、該第１エッチング速度は、前記反応性エッチングにおいて前記第２イオンを前記最上部領域にある未硬化状態の前記コーティングへ指向させる際の第２エッチング速度よりも低い、三次元デバイスの処理方法。
【請求項２】
前記反応性エッチングは、前記側壁部分を第３エッチング速度で除去し、前記反応性エッチングを施すステップが、前記コーティングの前記側壁部分を除去することを含む、請求項１に記載の方法。
【請求項３】
前記反応性エッチングが前記第２イオン及び反応種を含み、前記反応性エッチングを施すステップが、前記エッチング硬化部分を除去しつつ前記半導体部分をエッチングしないことを含む、請求項２に記載の方法。
【請求項４】
前記反応性エッチングを施すステップが、前記エッチング硬化部分の一部分を除去し当該エッチング硬化部分の残り部分を残すことを含み、前記方法が、前記反応性エッチングを施した後に前記エッチンング硬化部分に第３イオンを指向させるステップをさらに含み、該第３イオンは前記基板面に直交する方向に沿った第１軌跡を有し、該第３イオンは前記エッチング硬化部分の前記残り部分を除去する、請求項２に記載の方法。
【請求項５】
前記コーティングが、２nm〜２０nmの範囲内の厚さを有する窒化シリコン、オキシ窒化シリコン、またはシリコン・オキシ−カーボン−ナイトライドを含み、前記第１イオンを注入するステップが、酸素イオンまたはシリコンイオンを、２５０eV〜１０００eVのイオンエネルギー、及び５E14/cm2〜５E16/cm2のイオンドーズ量で注入することを含む、請求項１に記載の方法。
【請求項６】
前記コーティングが窒化シリコン及びオキシ窒化シリコンを含み、前記第１イオンを注入するステップが、酸素イオンを注入することを含み、前記エッチング硬化部分が５パーセント〜６０パーセントのピーク酸素原子濃度を有する、請求項１に記載の方法。
【請求項７】
前記コーティングが窒化シリコンまたはオキシ窒化シリコンを含み、前記第１イオンを注入するステップが、酸素イオンまたはシリコンイオンを注入深度まで注入することを含み、前記コーティングはコーティング厚さを有し、該コーティング厚さに対する前記注入深度の比率が０．１〜１．０である、請求項１に記載の方法。
【請求項８】
前記０でない角度が、前記直交する方向に対して１０度〜６０度である、請求項１に記載の方法。
【請求項９】
前記第２イオンが第１平面内に存在する軌跡を有し、前記側壁領域が第２平面内に存在し、該第２平面は前記第１平面に直交する、請求項１に記載の方法。
【請求項１０】
前記パターン化された特徴部分が、ＦｉｎＦＥＴデバイスの歪みシリコンフィンを具え、該ＦｉｎＦＥＴデバイスは、前記歪みシリコンフィンの一部分を覆うゲート構造を有し、
前記コーティングが前記ゲート構造を覆い、
前記エッチング硬化部分が第１エッチング硬化部分を含み、
前記コーティング内に前記第１イオンを注入するステップが、前記コーティングの第２エッチング硬化部分を形成することを含み、該第２エッチング硬化部分は、前記ゲート構造の最上部に沿って配置されている、請求項１に記載の方法。
【請求項１１】
ＦｉｎＦＥＴデバイスを処理する方法であって、
コーティングされたデバイス構造を用意するステップであって、該コーティングされたデバイス構造は、基板の基板面から延びるフィン構造、該フィン構造の第１部分を覆うゲート構造、及び前記ゲート構造を覆い、かつ前記フィン構造における前記ゲート構造によって覆われていない部分を覆うコーティングを具えるステップと、
前記コーティング内に第１イオンを注入するステップであって、該第１イオンは、前記基板面に直交する方向に沿った第１軌跡を有し、該第１イオンは、前記フィン構造の第１最上面に沿って配置された前記コーティングの第１エッチング硬化部分、及び前記ゲート構造の第２最上面に沿って配置された前記コーティングの第２エッチング硬化部分を形成するステップと、
第２イオンを用いた反応性エッチングを前記コーティングに施すステップであって、該第２イオンは前記直交する方向に対して０でない角度をなす第２軌跡を有し、前記第２イオンは、前記コーティングの前記第１エッチング硬化部分、前記第２エッチング硬化部分、及び前記フィン構造のフィン側壁上に配置された前記コーティングの側壁部分を除去しつつ、前記フィン構造の半導体部分をエッチングしないステップと
を含むＦｉｎＦＥＴデバイスの処理方法。
【請求項１２】
前記側壁部分が第１側壁部分を含み、前記ゲート構造がゲート側壁を具え、前記第２軌跡が前記ゲート側壁に平行であり、前記第２エッチング硬化部分は、前記ゲート側壁に沿って配置された前記コーティングの第２側壁部分のプルダウンなしに除去される、請求項１１に記載の方法。
【請求項１３】
前記フィン側壁上に配置された前記コーティングの前記側壁部分の除去の完了が、前記第１エッチング硬化部分の除去の完了と同じ瞬時に生じる、請求項１１に記載の方法。
【請求項１４】
ＦｉｎＦＥＴデバイスを形成する方法であって、
基板の基板面から延びるフィン構造を用意するステップであって、該フィン構造は、初期歪み状態を有する歪みシリコン製のフィン、及び該フィンの最上部領域に沿って広がり、かつ該フィンの側壁領域に沿った側壁部分を含むコーティングを具えるステップと、
前記コーティング内に第１イオンを注入するステップであって、該第１イオンは前記基板面に直交する方向に沿った第１軌跡を有し、該第１イオンは前記コーティングのエッチング硬化部分を形成し、該エッチング硬化部分は、前記最上部領域に沿って配置され、硬化状態に形成されるステップと、
第２イオンを含む反応性エッチングを前記フィン構造に施すステップであって、該第２イオンは、前記直交する方向に対して０でない角度をなす第２軌跡を有し、前記反応性エッチングは、前記コーティングの前記エッチング硬化部分及び前記側壁部分を除去しつつ前記フィンをエッチングせず、前記初期歪み状態に等しい最終歪み状態を有する露出したフィンが形成されるステップと
を含む、ＦｉｎＦＥＴデバイスの形成方法。
【請求項１５】
前記歪みシリコンがSiGe歪み緩和バッファ（ＳＲＢ）層上に配置される、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はトランジスタ処理技術に関するものであり、特に三次元デバイス形成のための処理に関するものである。
【背景技術】
【０００２】
今日、デバイス全体の寸法を低減するための寸法スケーリングを含む、半導体デバイスの性能を改善するための多数の方法が研究されている。これに加えて、プレーナ（平面型）デバイスまたは三次元デバイスを含むシリコン系トランジスタは、シリコン：ゲルマニウム（SiGe）合金のような追加材料、あるいはInAsのような化合物半導体または他の３：５化合物半導体の使用によって改良することができる。デバイス性能を改善するためのさらなる試みは、トランジスタ・チャネル内に歪みを導入してキャリア移動度を増加させることを含む。
【０００３】
Ｎ型金属酸化物半導体電界効果トランジスタ（ＮＭＯＳ：N-type metal oxide semiconductor）の場合、大きな歪みをトランジスタ・チャネル内に導入するための直接的なプロセスは実現されていない。ＮＭＯＳ内に歪みトランジスタ・チャネルを製造するための１つの可能な方法は、SiGe歪み緩和バッファ（ＳＲＢ：strain relaxed buffer）層の使用である。ＳＲＢ層は、緩和されたSiGe材料の層である。次に、シリコンをＳＲＢ層上にエピタキシャル成長させることができる。シリコンとSiGeとの間の格子不整合により、ＳＲＢ層上に成長したシリコン内に歪みが導入される。この方法は、例えばフィン型電界効果トランジスタ（ＦｉｎＦＥＴ：Fin field effect transistor）のような三次元トランジスタにおいて用いることができる。こうした歪みSi層内にＦｉｎＦＥＴデバイスをその後に製造する場合、このデバイスは、ＦｉｎＦＥＴデバイスの一部分を形成するトランジスタ内にもたらされる電子移動度の増加により、改善された性能を有することができる。
【０００４】
こうしたＦｉｎＦＥＴデバイスにおけるデバイス性能の改善の可能性を捉えるためには、ＦｉｎＦＥＴのフィン構造上に形成される側壁、あるいはゲート構造上に形成される側壁の適切な処理を保証するための配慮が有用であり得る。例えば、既知のプロセスフロー（処理の流れ）によりＦｉｎＦＥＴデバイスを処理するためのスペーサ・エッチング中には、シリコン・フィンを未処理のままにし、これによりシリコン・フィン内の歪みはチャネル領域内で緩和されない。これに加えて、フィン構造上に側壁を形成するためのエッチング・プロセス中に、ゲート構造上に堆積した側壁材料もエッチングする。ゲート構造上に形成された側壁のプルダウン（引き剥ぎ）を許容可能なレベルに保つか回避して、処理中のゲート損失を低減する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
これら及び他の考慮に関して、本発明を提供する。
【課題を解決するための手段】
【０００６】
本要約は、以下の詳細な説明においてさらに説明する概念の選択を簡略化した形式で提供する。本要約は、特許請求する主題の主要な特徴または本質的特徴を識別することを意図しておらず、特許請求する主題の範囲を定める手助けも意図していない。
【０００７】
１つの好適例では、三次元デバイスを処理する方法が、基板の基板面から延びるパターン化された特徴部分を用意するステップであって、パターン化された特徴部分は、半導体部分、及び半導体部分の最上部領域及び側壁領域に沿って広がる未硬化状態のコーティング（被覆）を含むステップと；コーティング内に第１イオンを注入するステップであって、第１イオンは基板面に直交する方向に沿った第１軌跡を有し、第１イオンは、上記最上部領域に沿って配置された硬化状態のコーティングから成るエッチング硬化部分を形成するステップと；第２イオンを用いた反応性エッチングをコーティングに施すステップであって、第２イオンは上記直交する方向に対して０でない角度をなす軌跡を有し、反応性エッチングはエッチング硬化部分を第１エッチング速度（レート）で除去し、第１エッチング速度は、反応性エッチングにおいて第２イオンを、上記最上部領域にある未硬化状態のコーティングへ指向させる際の第２エッチング速度よりも低いステップとを含むことができる。
【０００８】
他の好適例では、ＦｉｎＦＥＴデバイスを処理する方法が、コーティングされたデバイス構造を用意するステップであって、コーティングされたデバイス構造は、基板の基板面から延びるフィン構造、フィン構造の第１部分を覆うゲート構造、及びゲート構造を覆い、かつゲート構造によって覆われていないフィン構造の第２部分を覆うコーティングを具えるステップと；このコーティング内に第１イオンを注入するステップであって、第１イオンは基板面に直交する方向に沿った第１軌跡を有し、第１イオンは、フィン構造の第１上面に沿って配置された上記コーティングの第１エッチング硬化部分、及びゲート構造の第２上面に沿って配置された上記コーティングの第２エッチング硬化部分を形成するステップと；第２イオンを用いた反応性エッチングを上記コーティングに施すステップであって、第２イオンは上記直交する方向に対して０でない角度をなす第２軌跡を有し、第２イオンは、第１エッチング硬化部分、第２エッチング硬化部分、及びフィン構造のフィン側壁上に配置された第１層の側壁部分を除去しつつ、フィン構造の半導体部分をエッチングしないステップとを含むことができる。
【０００９】
追加的な好適例では、ＦｉｎＦＥＴデバイスを形成する方法が、基板の基板面から延びるフィン構造を用意するステップであって、フィン構造は、初期歪み状態を有する歪みシリコン製のフィン、及びフィンの最上部領域及び側壁領域に沿って広がるコーティイングを具えているステップと；コーティングに第１イオンを注入するステップであって、第１イオンは基板面に直交する方向に沿った第１軌跡を有し、第１イオンは、上記コーティングのエッチング硬化部分を形成し、エッチング硬化部分は、上記最上部領域に沿って配置され、硬化状態に形成されるステップと；第２イオンを含む反応性エッチングをフィン構造に施すステップであって、第２イオンは、上記直交する方向に対して０でない角度をなす第２軌跡を有し、反応性エッチングは、上記コーティングの上記エッチング硬化部分及び側壁部分を除去しつつ上記フィンをエッチングせず、初期歪み状態に等しい最終歪み状態を有する露出したフィンが形成されるステップとを含むことができる。
【図面の簡単な説明】
【００１０】
【図１Ａ】本発明の実施形態による種々の処理段階中の三次元デバイスの側断面図である。
【図１Ｂ】本発明の実施形態による種々の処理段階中の三次元デバイスの側断面図である。
【図１Ｃ】本発明の実施形態による種々の処理段階中の三次元デバイスの側断面図である。
【図１Ｄ】本発明の実施形態による種々の処理段階中の三次元デバイスの側断面図である。
【図１Ｅ】本発明の実施形態による種々の処理段階中の三次元デバイスの側断面図である。
【図１Ｆ】本発明の実施形態による種々の処理段階中の三次元デバイスの側断面図である。
【図２】エッチング速度の実験データを提供する図であり、窒化シリコン層のエッチング速度を示す。
【図３】本発明の実施形態による好適なデバイスの処理を示す図である。
【図４】本発明の実施形態による、酸素イオンを窒化シリコン層に注入した結果を示す組成曲線を例示する図である。
【図５Ａ】本発明の実施形態による、処理中の図３のデバイスの端面図である。
【図５Ｂ】本発明の実施形態による、処理中の図３のデバイスの端面図である。
【図５Ｃ】本発明の実施形態による、処理中の図３のデバイスの端面図である。
【図５Ｄ】本発明の実施形態による、処理中の図３のデバイスの端面図である。
【図６】好適なプロセスフローを示す図である。
【発明を実施するための形態】
【００１１】
詳細な説明
ここで、本発明の実施形態を以下に、添付した図面を参照しながらより完全に説明し、これらの図面はいくつかの実施形態を示す。本発明の主題は、多数の異なる形態で具体化することができ、本明細書に記載する実施形態に限定されるものとして解釈するべきでない。これらの実施形態は、本開示が完全で完成したものとなり、本発明の主題の範囲を当業者に十分に伝えるように提供する。図面中では、全体を通して同様な番号は同様な要素を参照する。
【００１２】
本明細書中に記載する実施形態は、三次元デバイスを処理する新規な技術を提供する。種々の実施形態は、三次元デバイスの構造及び性能を改善するための技術を提供する。特定の実施形態は、フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）内の半導体フィンを維持する技術を含む。以下に詳述するように、種々の実施形態は、複数のイオン処理操作を用いて三次元デバイスを処理することを伴う。
【００１３】
図１Ａ〜１Ｆは、本発明の実施形態による処理の種々の段階中の、デバイス１００として示す三次元デバイスの側面図を示す。デバイス１００は、ＦｉｎＦＥＴまたは同様なデバイスの一部分を表すことができ、トランジスタ・チャネルを複数の側面上にゲート化することができる。デバイス１００はベース１０２を含み、ベース１０２は、以下に説明するような半導体材料とすることができる。デバイス１００は、図示するデカルト座標系のＸ−Ｙ平面内に存在する基板面１３０によって規定することができる。デバイス１００は、基板面１３０から延びる少なくとも１つのパターン化された特徴部分を含むことができる。図１Ａの例では、パターン化された特徴部分が、ベース１０２上に配置されたフィン構造１０４である。フィン構造１０４は、フィン１０６及びコーティング１０８を含む。コーティング１０８は、フィン１０６の最上部領域１１０及び側壁領域１１２に沿って配置することができる。
【００１４】
図１Ａに示すデバイス１００は、トランジスタ・チャネルを形成するために用いるフィンの形成後の処理の段階における、ＦｉｎＦＥＴのような三次元デバイスを代表する。コーティング１０８は、以下に説明するように、ＦｉｎＦＥＴの各部にある側壁スペーサ用のスペーサ材料として用いることができる。ＦｉｎＦＥＴの処理中には、フィン１０６にイオン注入を施すと共に、フィン１０６上に半導体材料の成長を行わせて、ソース／ドレイン（Ｓ／Ｄ）領域を形成することができる。既知の方法では、こうした処理操作用にフィン構造１０４のようなフィンを用意するために、コーティング１０８のようなコーティングをまず除去する。背景として、従来のプロセスでは、図示するＺ軸に沿ってイオンを指向させることによってコーティング１０８を除去することができ、これらのイオンはコーティング１０８をフィン１０６に対して選択的にエッチングする。こうした既知の方法では、イオンがＺ軸に沿って指向されるので、イオンがコーティングを垂直方向に、ベース１０２の所にあるフィン構造１０４の最下部までエッチングするまでは、コーティング１０８のエッチングが完了しない。このエッチングは、フィン構造１０４のＺ軸に沿った高さの、例えば１０パーセント、２５パーセント、またはそれ以上の除去を生じさせ得る。これに加えて、以下に説明するように、ＦｉｎＦＥＴデバイスでは、ゲート・スペーサが、ゲート構造のゲート側壁上で垂直方向下向きに不所望にエッチングされ得る。
【００１５】
図１Ａ〜１Ｆの実施形態では、コーティング１０８の除去中にフィン１０６の一部分の損失を回避するための処理操作の新規な集合を開示する。ここで図１に戻れば、第１イオン１１４をコーティング１０８内に注入することを含む操作が示されている。第１イオン１１４は、第１イオン１１４の軌跡が基板面１３０に直交する方向１３２に沿って、即ち図示するＺ軸に沿って存在するように、デバイス１００へ指向させることができる。第１イオン１１４は、ビームラインイオン注入装置、プラズマ堆積ツール（ＰＬＡＤ：plasma deposition）、または他の処理装置のような適切な処理装置によって供給することができる。種々の実施形態では、第１イオン１１４は、コーティング１０８の一部分のエッチング特性を変化させるべくコーティング１０８を改変するように選択することができる。種々の実施形態では、第１イオン１１４のイオン種、第１イオン１１４の軌跡、第１イオン１１４のイオンエネルギー、及び第１イオン１１４のイオンドーズ量の組合せを選択して、フィン１０６の最上部領域１１０に沿って配置されたコーティング１０８のエッチング硬化部分を生成することができる。第１イオン１１４のこれらのパラメータを、コーティング１０８の厚さ及び組成と共に選択して、エッチング硬化部分を生成することができる。本明細書中に用いる「エッチング硬化部分」とは、エッチング硬化された材料を参照し、所定のエッチャント（エッチング剤）に晒された際に、未硬化状態であるコーティング１０８の他の部分よりも低速にエッチングされることを意味する。
【００１６】
第１イオン１１４はＺ軸に沿って指向させることができるので、第１イオン１１４は側壁領域１１２上に衝突することがない。従って、図１Ｂに示すように、イオンエネルギー及びイオンドーズ量の適切な選定によって、コーティング１０８における、フィン１０６の最上部領域１１０に沿って配置された部分内に、コーティング１０８のエッチング硬化部分を形成することができる。
【００１７】
ここで図１Ｃ〜１Ｅに戻れば、第２イオン１２０をコーティング１０８へ指向させることを含むその後の操作が示されている。図１Ｃ、１Ｄ、及び１Ｅに示す異なるシナリオは、１回だけの操作中の異なる瞬時を示すことができる。第２イオン１２０は、上記直交する方向１３２に対して、角度θで示す０でない角度で指向される。一部の実施形態によれば、図１に示す操作は２回の操作で実行することができ、１回目の操作は、第２イオン１２０を、図１Ｃ中のフィン１０６の左側の側壁１１２へ指向させることを含む。従って２回目の操作は、第２イオン１２０を、図１Ｃ中のフィン１０６の右側の側壁１１２へ指向させることを含む。
【００１８】
図１Ｃに例示するように、側壁１１２はＸ−Ｚ平面内に広がることができるのに対し、第２イオン１２０はＸ−Ｚ平面内に存在する軌跡を有することができ、従って、第２イオンは側壁領域１１２の平面に直交する平面内に存在する。このことは、第２イオン１２０が側壁領域１１２にＸ軸に沿って一様に衝突することを可能にする。これに加えて、角度θは、隣接するフィン構造（図示せず）のようなあらゆる構造による隠蔽を回避するように調整することができる。
【００１９】
他の実施形態では、フィン１０６の左側及び右側の側壁領域１１２を同時に第２イオン１２０に晒すことができる。例えば、既知の処理装置は、一対の開口を有する抽出プレートを通して２本のイオンビームを抽出することによって、２本のイオンビームを同時にプラズマチャンバから供給して、第２イオン１２０を図示する異なる方向に指向させることができる。特に、一方の開口から抽出されるイオンは、図示するようにフィン１０６の左側へ指向させることができ、他方の開口から抽出されるイオンは、図示するようにフィン１０６の右側へ指向させることができる。このようにして、図１Ｃ、及びこれに続く図１Ｄ，１Ｅに示すように、側壁領域１１２を１回の操作で処理することができる。
【００２０】
一部の実施形態では、フィン１０６の右側に至る第２イオン１２０の軌跡、イオン種、イオンドーズ量を、フィン１０６の左側に至る第２イオン１２０の軌跡、イオン種、イオンドーズ量と同じにすることができる。第２イオン１２０は反応性エッチングの一部を形成することができ、反応性エッチングは第２イオン１２０及び反応種１１９としてフィン１０６に施される。一部の例では、第２イオン１２０が、コーティング１０８をフィン１０６及びベース１０２に対して選択的にエッチングすることができる少なくとも１つのイオン種を含むことができる。図１Ｃの実施形態中に例示するように、黒丸で示す反応種１１９は、第２イオン１２０と共にコーティング１０８の選択的エッチングを実行するための反応性エッチングの一部として提供することができる。一部の例では、反応種１１９が中性原子、ラジカル、反応性イオン、及び他の反応種を含むことができる。
【００２１】
一部の実施形態では、フィン１０６を単結晶シリコンまたは他の単結晶半導体とすることができる。コーティング１０８は、窒化シリコン材料、またはオキシ（酸）窒化シリコン材料、あるいはシリコン・オキシ−カーボン−ナイトライド（silicon oxy-carbon-nitride：SiOCN）材料とすることができる。実施形態はこの関係に限定されない。特定の実施形態では、第２イオン１２０が、窒化シリコンまたはオキシ窒化シリコンを、シリコンに対して、及び酸化シリコン、シリコン：ゲルマニウム、及び他の材料に対して選択的にエッチングすることができる既知の種を含むことができる。一部の実施形態では、反応種１１９及び第２イオン１２０が、窒化シリコンのような所定のコーティングをシリコンまたは他の材料に対して選択的にエッチングするための既知の反応性イオンエッチング混合物を構成することができる。従って、図１Ｃ〜１Ｅに示す操作中に、コーティング１０８をフィン１０６及びベース１０２に対して選択的にエッチングすることができる。
【００２２】
図面中に示すように、この段階では、コーティング１０８が、エッチング硬化部分１１６、及び側壁領域１１２に沿って配置された側壁部分１１８を含む。側壁部分１１８は未硬化状態にすることができる。種々の実施形態では、エッチング硬化部分１１６を、フィン１０６を維持しつつコーティング１０８を除去することができるように設計することができる。例えば、エッチング硬化部分１１６は、第２イオン１２０及び反応種１１９についての条件の特定集合が、フィン１０６の高さｈを同じままにしつつ最上部領域１１０及び側壁領域１１２からのコーティング１０８の除去を生じさせるように設計することができる。第２イオン１２０及び反応種１１９は、側壁部分１１８を第１エッチング速度でエッチングすることができるのに対し、第２イオン１２０及び反応種１１９は、エッチング硬化部分１１６を第２エッチング速度でエッチングすることができる。特に、第２エッチング速度は、コーティング１０８の最上部領域が未硬化状態である際のエッチング硬化部分１１６の位置が第２イオンによってエッチングされることになる第３エッチング速度よりも低くすることができる。こうした第３エッチング速度は、既知の処理技術よりもたらされ、コーティング１０８における未注入コーティングをイオンによってエッチングすることができる。
【００２３】
種々の実施形態では、エッチング硬化部分によってもたらされる相対的に低いエッチング速度は、同じ位置における未硬化状態のコーティング１０８と比較すれば、エッチング硬化部分１１６が除去される時点までに側壁部分１１８を除去することを可能にする。従って、図１Ｃ〜１Ｅに示す操作は、側壁部分１１８の除去が完了した際に終了することができる。第２イオン１２０のイオン種、上記直交方向１３２に対する第２イオン１２０の入射角、並びにコーティング１０８及び第１イオン１１４の上述した特性のようなエッチング・パラメータを慎重に調整することによって、エッチング硬化部分１１６の除去を、側壁部分１１８の除去の完了と同じ瞬時に生じさせることができる。図１Ｃ〜１Ｅの操作はこの瞬時に終了することができるので、フィン１０６は、図１Ｆに示すように高さｈの損失のない未処理のままにすることができる。
【００２４】
上述したように、一部の実施形態では、エッチング硬化部分１１６のエッチング速度を、エッチング硬化部分１１６の除去の完了が側壁部分１１８の除去の完了と同じ時点で（同じ瞬時に）生じるように調整することができる。種々の実施形態によれば、エッチング硬化部分１１６のエッチング速度を、コーティング１０８内に注入されるイオンドーズ量またはイオン種に応じて調整することができる。一部の例では、コーティング１０８を既知の技術によって形成される窒化シリコンとすることができる。側壁部分１１８上に配置される窒化シリコン材料のエッチング速度は、既知であるか、あるいは第２イオン１２０をデバイス１００に供給するための条件の所定集合の下で計算または測定することができる。本実施形態は、イオンを側壁領域１１２へ、図１Ｃ中に角度θとして示すように上記直交方向１３２に対して０でない角度で指向させる能力を利用する。一部の実施形態では、角度θが上記直交方向１３２に対して１０度〜６０度である。このことは、側壁部分１１８を、イオン１２０が隣接するフィン構造（図面中に図示せず）によって隠蔽されない程度にエッチングすることを可能にする。一部の例では、Ｙ軸に沿って隣接するフィン構造間の間隔をフィン構造１０４の高さｈ２未満にすることができる。これらの例では、角度θによって規定される入射角を４５度未満にすることができ、一部の例では１０〜２０度にすることができる。例えば１５度の入射角を用いて、側壁部分１１８の完全な除去のためのエッチング持続時間が定まるように、側壁部分１１８のエッチング速度を定めることができる。エッチング硬化部分１１６のエッチング速度は相応に調整することができる。
【００２５】
一部の実施形態では、コーティング１０８の所定の厚さに対して、第１イオン１１４のイオンドーズ量を調整して、エッチング硬化部分１１６の目標エッチング速度を発生することができる。上述したように、エッチング硬化部分１１６の目標エッチング速度は、側壁部分１１８のエッチング速度に基づくことができる。エッチング硬化部分１１６の目標エッチング速度は、側壁部分１１８が完全に除去される前にエッチング硬化部分１１６が完全には除去されないエッチング速度とすることができる。この目標エッチング速度は、側壁部分１１８の除去の完了がエッチング硬化部分１１６の除去の完了と同じ瞬時に生じるエッチング速度とすることができる。他の実施形態では、上記目標エッチング速度を、エッチング硬化部分１１６の除去の完了の前に側壁部分１１８の除去の完了が生じるエッチング速度とすることができる。次に、エッチング硬化部分１１６の残った部分を何らかの好都合なエッチングプロセスによって除去して、エッチング硬化部分１１６を選択的に除去してフィン１０６をエッチングされないままにすることができる。
【００２６】
図２は、窒化シリコン層のエッチング速度を示すエッチング速度の実験データを提供し、この窒化シリコン層はコーティング１０８として用いることができる。このエッチング速度データは、図１Ａに例示する操作において第１イオン１１４に晒す異なる晒し方の下での、窒化シリコン層のエッチング速度を例示する。図２のデータは、窒化シリコン材料をシリコンまたは酸化シリコンのような他の材料に対して選択的にエッチングするための既知のエッチング・レシピ（方法）を用いて窒化シリコン層に対して実行されるエッチングに基づく。特に、これらのエッチングデータは、窒化シリコンのCH3F系反応性エッチングプロセスからのものである。こうしたエッチングプロセスにおいて形成される反応種は、例えばC、F、H、CHx、CFxの中性原子またはイオンを含むことができる。
【００２７】
エッチング速度は、実際には、所定のエッチング時間中に除去された窒化シリコンの合計の厚さとして示され、エッチング時間で除算すればエッチング速度と等価である。特定のデータは、他のデータと同じエッチング時間に基づき、従って、除去された材料の、異なる試料間での相対的な厚さは、これらの異なる試料のエッチング速度の相対的な差に正比例する。スロット１についてのデータは、未硬化の窒化シリコン層をエッチングした際に除去された窒化シリコンの厚さを示す。換言すれば、図１Ａ〜１Ｆに関しては、スロット１におけるデータは、コーティング１０８を事前に第１イオン１１４に晒していない際の、第２イオン１２０のようなイオンを用いたコーティング１０８のエッチング速度を表す。
【００２８】
スロット２、スロット３、及びスロット４について示すデータについては、窒化シリコン層をエッチングの前に酸素イオン注入に晒している。従って、スロット２〜４について示すデータは、エッチング硬化層１１６が第１イオン１１４を注入された窒化シリコンである例を表し、第１イオン１１４は酸素イオンである。スロット２について例示するように、１E15/cm2（１cm2当たり１×１０15個）のドーズ量の酸素イオンを窒化シリコン層内に注入すると、その後のエッチング中に除去される結果的な窒化シリコンの厚さは２１nmまで幾分増加する。５E15/cm2（１cm2当たり５×１０15個）のドーズ量（スロット３）でも、除去される窒化シリコン層の厚さは、未注入の窒化シリコンの厚さよりも幾分大きく（１８nm）なる。１E16/cm2（１cm2当たり１×１０16個）のドーズ量（スロット４）では、除去される窒化シリコンの厚さはずっと小さくなり、たった７nmである。５E16/cm2（１cm2当たり５×１０16個）のドーズ量では、除去される窒化シリコンの厚さはさらに、たった２nmまで減少する。
【００２９】
以上の結果は、酸素イオンまたはシリコンイオンを用いた窒化シリコン層へのイオン注入が、既知の反応性エッチングの条件下での窒化シリコン層のエッチング速度を、およそ１０倍のような広範囲のエッチング速度にわたって調整することができることを示している。従って、エッチング硬化部分１１６のエッチング速度を、エッチング硬化部分１１６の除去の完了を可能にする目標速度に調整して、側壁部分１１８の除去の完了に合わせることができる。
【００３０】
以上の方法で、上記直交する方向１３２に対して０でない入射角をなす角度のイオンを供給することによって、かつエッチング硬化部分１１６を設けることによって、コーティング１０８をフィン構造１０４から除去しつつ、その下にあるフィン１０６のような半導体材料を損傷させないことができる。フィン構造１０４を維持する能力は、フィン１０６が歪みシリコンから成る実施形態において特に有用であり得る。例えば、フィン１０６を歪み状態に形成して、歪みシリコン・フィンを構成することができる。歪み状態は、フィン１０６内に形成されるトランジスタ・チャネル内のキャリア移動度を増加させることができる。一例では、フィン１０６を用いてＮ型ＦｉｎＦＥＴを形成することができる。歪みチャネルを有するＮ型ＦｉｎＦＥＴを形成する１つの方法は、シリコンの単結晶層をシリコン：ゲルマニウム（ＳＲＢ）層上に成長させることである。このＳＲＢ層は、シリコンよりも大きな格子パラメータを有することにより、フィン１０６のようなＳＲＢ層上に成長させたシリコン層内に歪みを与えることができる。従って、一実施形態では、ベース１０２は、目標レベルの歪みをフィン１０６内に与えるＳＲＢ層とすることができる。その後にフルトランジスタ（完全なトランジスタ）を形成する際に、チャネル領域をフィン１０６の一部分内に形成することができる。チャネル領域内の歪みを保つためには、フィン１０６の高さを維持することが有用であり得る。例えば、本発明の発明者は、フィン１０６の高さを元の高さｈから減少させる状況が、シリコンフィン内の歪みのレベルの減少を生じさせることを観測した。このことは、フィン１０６の他の領域内での歪みの緩和を生じさせ得る。本実施形態では、フィン１０６の高さｈの維持によって、トランジスタ・チャネルを形成するための領域を含めたフィン１０６全体にわたって歪みを保つことができる。これにより、Ｎ型デバイス内のようなチャネルのより高い移動度を維持することができる。
【００３１】
図３は、デバイス１５０として示される好適なデバイスを示し、デバイス１５０は、上述したようにベース１０２、フィン１０６、及びコーティング１０８を含む。デバイス１５０は、ゲート構造１０４の一部分を包囲するゲート構造１５２をさらに含み、この場合、既知のＦｉｎＦＥＴデバイスにおけるようにゲート構造１５２の３つの側面上に含む。ゲート構造１５２は、ゲート１５４及び側壁１５６を含む。種々の実施形態によれば、前述した第１イオン１１４をデバイス１５０に指向させて、エッチング硬化部分１１６、並びに後に説明するエッチング硬化部分１５８を形成することができる。第２イオン１２０をデバイス１５０へ指向させると、図１Ａ〜１Ｆに関して上述したように、フィン１０６の高さｈを維持しつつ、第２イオン１２０がフィン１０６を包囲するコーティング１０８を除去することができる。上述したように、ベース１０２がＳＲＢ層である際には、フィン１０６に歪みを与えることができる。フィン１０６の高さｈを維持することによって、フィン１０６におけるゲート構造１５２によって覆われた領域内で上記歪みを保つことができ、この領域にチャネルを形成することができる。このことは、こうしたチャネル領域内の高い移動度を維持することを可能にして、例えば高移動度のＮ型ＦｉｎＦＥＴを形成するための技術を提供する。
【００３２】
上述した図２の実験例は例示に過ぎず、イオンドーズ量及び膜厚の他の組合せ、並びに膜組成が同様な結果を生成することができる。特に、イオンドーズ量並びにイオンエネルギーを、イオンを注入されるコーティング１０８の厚さに応じて調整して、エッチング硬化部分１１６用の目標エッチング速度を発生することができる。特に、そして限定なしに、所定のエッチング・レシピについては、イオン注入窒化シリコン層のようなイオンを注入されるコーティングのエッチング速度は、注入層内に注入されるイオン種全体の比率に依存することができる。例えば、酸素を注入される窒化シリコン層のエッチング速度は、イオン注入窒化シリコン層内の酸素の原子百分率に依存することができる。一部の例では、５％〜６０％の原子分率を生成するように窒化シリコン層内に酸素を注入することを用いて、エッチング速度を低減することができる。一例では、２５％〜３５％の原子分率を生成するように窒化シリコン層内に酸素を注入することによって、注入層のエッチング速度を、未注入の窒化シリコンに対して１／２以下に低減することができる。従って、イオンドーズ量並びにイオンエネルギーを窒化シリコン層の厚さに応じて調整して、例えば３０％の酸素の原子分率を生成することができる。特に、エッチング速度を低減するために、注入される酸素を窒化シリコン層の全体中に深さの関数として一様に分布させる必要はない。
【００３３】
コーティング１０８が２nm〜２０nmの範囲内の厚さを有する窒化シリコンまたはオキシ窒化シリコンを含む特定の実施形態では、酸素イオンを２５０eV〜１０００eVのイオンエネルギーで、かつ５E14/cm2（１cm2当たり５×１０14個）〜５E16/cm2（１cm2当たり５×１０16個）のイオンドーズ量で注入することができる。コーティング１０８が２nm〜２０nmの範囲内の厚さを有する窒化シリコンまたはオキシ窒化シリコンを含む他の実施形態では、シリコンイオンを２５０eV〜１０００eVのイオンエネルギーで、かつ２E15/cm2（１cm2当たり２×１０15個）〜２E16/cm2（１cm2当たり２×１０16個）のイオンドーズ量で注入することができる。実施形態はこの関係に限定されない。
【００３４】
一部の実施形態では、第２イオン１２０のような注入イオンの注入エネルギーをコーティング１０８の厚さに応じて調整して、フィン１０６のようなその下にある構造を保護することができる。例えば、第２イオン１２０を酸素イオンまたはシリコンイオンとして、ある注入深度まで注入することができ、注入深度はコーティング１０８の外表面から下方の距離を表し、注入種の９９％が外表面とこの注入深度との間に位置する。種々の実施形態によれば、注入深度は、コーティング１０８のコーティング厚さに対する注入深度の比率が０．１〜１．０になるように定めることができ、特定例では０．３〜０．６の範囲になる。このことは、イオンを注入することが、コーティング１０８の下側の内表面に位置するフィンを損傷させないことを保証する。図４は、本発明の実施形態による、酸素イオンを窒化シリコン層に注入した結果を示す組成曲線４０２を例示する。この例では、窒化シリコン層に５００eVの酸素イオンを、酸素イオンの５E15/cm2（１cm2当たり５×１０15個）のドーズ量で注入している。図示するように、酸素の原子分率は、窒化シリコン層の外表面（深さ０nm）から１．６nm〜２．６nm下方の範囲内で０．３（３０％）のピークに達している。深さ６．２nmでは、酸素の原子分率は０まで低下し、この深さよりも下方に酸素が注入されていないことを示している。本例での注入深度は５．６nmであるものと考えることができ、酸素のおよそ９９％が５．６nmまたはそれ以下に注入されている。組成曲線３０２を生成する上述したイオン注入条件は、例えば厚さ１０nmの窒化シリコンにとって酸素イオンが下にあるフィンを損傷させないことを保証するために適切であり得る。より大きな膜厚については、より大きなイオンエネルギー、より大きなイオンドーズ量、あるいはこれら２つの組合せが、硬化された薄膜を生成するために許容可能であり得る。他の実施形態では、上記エッチング硬化部分が５パーセントから６０パーセントのピーク酸素原子濃度を有することができる。
【００３５】
図５Ａ〜５Ｄは、本発明の実施形態による、処理中のデバイス１５０の（Ｘ−Ｙ平面内の）端面図を示す。デバイス１５０は、図１Ａ〜１Ｄに関して以上に開示した技術により処理することができる。図５Ａに示す例では、コーティング１０８の第２エッチング硬化部分１５８がゲート構造１５２の最上部上に形成され、例えば図１Ｂに示す例に相当する。図５Ｂ〜５Ｄには、第２イオン１２０に晒す期間中の一連の瞬時が示されている。図示するように、第２イオン１２０はＹ−Ｚ平面に平行な軌跡に沿って指向される。このようにして、第２イオン１２０はゲート側壁に平行に進むことができ、そして側壁１５６に当たらないことができ、第２エッチング硬化部分１５８だけをエッチングする。第２エッチング硬化部分１５８はコーティング１０８の未硬化部分におけるエッチング速度よりも低いエッチング速度でエッチングされるので、ゲート構造１５２からの側壁のプルダウン（引き剥ぎ）を回避することができ、プルダウンは、ゲート１５４の最上部Ｔより下方の側壁１５６がエッチングされることを表す。
【００３６】
図６は好適なプロセスフローを示す。ブロック６０２は、基板の基板面から延びるパターン化された特徴部分を用意するステップを含む。パターン化された特徴部分は、半導体部分及び未硬化状態のコーティングを含むことができ、このコーティングは最上部領域に沿って広がり、かつ半導体部分の側壁領域に沿って広がる側壁部分を含む。ブロック６０４では、第１イオンをコーティング内に注入し、第１イオンは基板面に直交する方向に沿った第１軌跡を有し、第１イオンは、最上部領域に沿って配置されたコーティングの硬化状態部分から成るエッチング硬化部分を形成する。ブロック６０６では、第２イオンを用いた反応性エッチングをコーティングに施し、第２イオンは上記直交する方向に対して０でない角度をなす第２軌跡を有する。この反応性エッチングは、エッチング硬化部分を第１エッチング速度で除去することができ、第１エッチング速度は、反応性エッチングにおいて第２イオンを未硬化状態のコーティングの最上部領域へ指向させる際の第２エッチング速度よりも低い。
【００３７】
本実施形態によって提供される利点は、スペーサ材料の層を三次元デバイスのフィンから除去しつつ、フィンはエッチングせず、従ってフィンの高さを維持する能力を含む。他の利点は、フィンのエッチングを最小化または解消することによって、こうしたフィン構造内に歪みを保つ能力にある。追加的な利点は、側壁スペーサ材料を三次元デバイスのゲート構造上に維持する能力にある。
【００３８】
本発明は、本明細書中に記載した実施形態によってその範囲を限定されない。実際に、本明細書中に記載したものに加えて、本発明の他の種々の実施形態、及び本発明に加える変更は、以上の説明及び添付した図面より通常の当業者にとって明らかである。従って、こうした他の実施形態及び変更は本発明の範囲内に入ることを意図している。さらに、本明細書では、特定環境内での特定目的の特定の実現に関連して本発明を説明してきたが、その有用性はこうした実現に限定されず、本発明は任意数の環境内で任意数の目的で有益に実現することができることは、通常の当業者が認める所である。従って、以下に記載する特許請求の範囲は、本明細書中に説明した本発明の全幅及び全範囲を考慮して解釈するべきである。
【図１Ａ】
2018518846.tif 000003
【図１Ｂ】
2018518846.tif 000004
【図１Ｃ】
2018518846.tif 000005
【図１Ｄ】
2018518846.tif 000006
【図１Ｅ】
2018518846.tif 000007
【図１Ｆ】
2018518846.tif 000008
【図２】
2018518846.tif 000009
【図３】
2018518846.tif 000010
【図４】
2018518846.tif 000011
【図５Ａ】
2018518846.tif 000012
【図５Ｂ】
2018518846.tif 000013
【図５Ｃ】
2018518846.tif 000014
【図５Ｄ】
2018518846.tif 000015
【図６】
2018518846.tif 000016
【国際調査報告】
2018518846.tif 000017
2018518846.tif 000018