(57)【要約】リードキャリアは、上側面および対向する下側面を有する成形化合物の連続シートを備え、半導体パッケージに対応するパッケージサイトの列を形成する。製造された各パッケージサイトは、成形化合物の連続シートの裏面に露出している上側面および対向する処理基部を有する半導体ダイと、成形化合物の連続シートの裏面に露出している上側面および対向する裏面を有する１組の端子パッドと、半導体パッドの上側面および各端子パッドの上側面上にある１組の入出力接合部間に形成された複数のワイヤボンドと、半導体ダイ、１組の端末パッド、複数のワイヤボンドをカプセル化した硬化成形化合物とを備える。各パッケージサイトは半導体ダイが固定されるダイ取り付けパッドを除外する。【選択図】図１７
2018514947.tif 000002
【特許請求の範囲】
【請求項１】
成形化合物内にカプセル化され、パッケージ化された半導体ダイを組み立てるためのリードキャリアであり、
上側面および対向する下側面を有する前記成形化合物の連続シートであり、前記成形化合物の前記連続シートはパッケージサイトのアレイを備え、各パッケージサイトは半導体ダイパッケージに対応している各パッケージサイトは、
製造された各パッケージサイトは上側面および成形化合物の連続シートの裏面に露出している、対向する処理基部半導体ダイを含む前記成形化合物の連続シートと、
１組の端末パッドであり、各端末パッドは、前記成形化合物の前記連続シートの下側面に露出した、上側面および対向する下側面を有する１組の端末パッドと、
前記半導体パッドの上側面および前記各端子パッドの上側面上にある１組の入出力接合部間に形成された複数のワイヤボンドと、
各パッケージサイトは前記半導体ダイが固定される前記ダイ取り付けパッドを除外する、前記半導体ダイ、前記１組の端末パッド、前記複数のワイヤボンドをカプセル化した硬化成形化合物とを
備えるリードキャリア。
【請求項２】
各パッケージサイトは前記半導体ダイが固定されるダイ取り付けパッドを除外する請求項１に記載のリードキャリア。    
【請求項３】
金、プラチナ、銀および／またはそれらの合金の被膜を備えた前記半導体ダイの前記処理基部が前記半導体ダイの裏面に塗布された請求項１に記載のリードキャリア。  
【請求項４】
各パッケージサイトにおいて、前記半導体ダイの露出した処理基部と前記各端末パッドの露出した裏面が前記パッケージサイトに対応している前記半導体ダイパッケージの表面実装接合部を画定する請求項１に記載のリードキャリア。
【請求項５】
前記成形化合物の前記連続シートの裏面が反対側にある上側面を有する仮支持層であり、前記成形化合物の前記連続シートを支持する前記仮支持層を備える請求項１に記載のリードキャリア。
【請求項６】
各パッケージサイトにおいて、仮接着層は前記半導体ダイの前記処理基部から除去可能である、前記半導体ダイの前記処理基部と前記仮支持層の上側面との間に積層された前記仮粘着層を備える請求項５に記載のリードキャリア。  
【請求項７】
前記一時的な粘着層は前記半導体ダイの前記処理基部よりも前記仮支持層の上側面に高い粘着度を有する従来のダイ取り付け材料を備える請求項６に記載のリードキャリア。
【請求項８】
各端末パッドは前記仮支持層の上側面に付着する焼結材料を備える請求項６に記載のリードキャリア。
【請求項９】
各端末パッドは高さおよび周縁部を有し、前記１組の端末パッド内の少なくとも１つの端末パッドの前記周縁部を備え、各縁部の底部から間隔を空けたその少なくとも一部が各縁部の前記底部部分により近い各縁部の部分よりも横方向により遠くに延出するように、張り出すようにしてテーパーを付けることができるので、前記成形化合物は、硬化した前記成形化合物内に前記端末パッドをしっかりと固着させることができる請求項８に記載のリードキャリア。
【請求項１０】
各パッケージサイトにおいて、各端末パッドと前記仮支持層の上側面との粘着度は、前記端末パッドの前記周縁部と前記硬化成形化合物との粘着度より低い請求項９に記載のリードキャリア。
【請求項１１】
前記仮支持層は成形化合物の前記連続シートから剥離することにより除去可能である請求項１０に記載のリードキャリア。    
【請求項１２】
上側面および対向する下側面を有する半導体ダイパッケージであり、前記半導体ダイパッケージは、
前記半導体ダイパッケージの裏面に露出している、対向する処理基部を有する半導体ダイと、
１組の端末パッドであり、各端末パッドは、前記半導体ダイパッケージの裏面に露出した、上側面および対向する下側面を有する１組の端末パッドと、
半導体ダイの上側面および各端子パッドの上側面上にある１組の入出力接合部間に形成された複数のワイヤボンドと、
前記半導体ダイ、前記１組の端末パッド、前記複数のワイヤボンドをカプセル化した硬化成形化合物とを備え、
前記半導体ダイパッケージは前記半導体ダイが固定されるダイ取り付けパッドを除外する半導体ダイパッケージ。
【請求項１３】
前記半導体ダイパッケージは、クワッド・フラット・ノー・リード（ＱＦＮ）パッケージである請求項１２に記載の半導体ダイパッケージ。    
【請求項１４】
前記半導体ダイの前記処理基部は、前記半導体ダイの裏面に塗布される金、プラチナ、銀および／またはそれらの合金の被膜を備える請求項１２に記載の半導体ダイパッケージ。  
【請求項１５】
各端末パッドは高さおよび周縁部を有し、前記１組の端末パッド内の少なくとも１つの端末パッドの周縁部を備え、前記各縁部の底部から間隔を空けたその少なくとも一部が各縁部の底部部分により近い各縁部の部分よりも横方向により遠くに延出するように、張り出すようにしてテーパーを付けることができるので、前記成形化合物は、前記硬化成形化合物内に前記端末パッドをしっかりと固着させることができる請求項１２に記載の半導体ダイパッケージ。
【請求項１６】
リードキャリアによってパッケージ化された半導体ダイの製造方法であり、
各パッケージサイトは仮支持層の上の所定の断面領域を備え、ダイ取り付け領域をその中に有し、半導体ダイパッケージが対応するパッケージサイト上に組み立てられた上側面を有する前記仮支持層を提供する工程と、
前記仮支持層の上側面に所定のパターンで焼結材料であるペーストを配置する工程と、
１組の端末パッドは、前記ペーストの所定パターンに基づいてパッケージサイトのダイ取り付け領域の外側に配置され、各前記端末パッドは上側面と前記仮支持層に付着する対向する下側面を有する各パッケージサイトに前記端末パッドを形成するために前記ペーストを焼結する工程と、
前記各パッケージサイトにおいて、前記ダイ取り付け領域の前記仮支持層の上側面に仮粘着層を配置し、前記半導体ダイの処理基部と前記仮支持層の上側面の間に挟み込むように前記仮支持層上にある前記半導体ダイの処理基部を配置することでパッケージサイトの前記ダイ取り付け領域に前記半導体ダイを実装する工程と、
パッケージサイトにおいて、前記１組の端末パッド内に前記半導体ダイの上側面にある１組の入出力端子と各端末パッドの上側面の間に複数のワイヤボンドを選択的に形成する工程と、
各パッケージサイトで形成された前記半導体ダイ、前記１組の端末パッド、前記複数のワイヤボンドが成形化合物内にカプセル化されるよう、前記パッケージサイトの全面に成形化合物を塗布することで成形パッケージサイトの連続シートを形成する工程と、
前記成形パッケージサイトの前記連続シートから前記仮支持層を剥離して、前記成形パッケージサイトの前記連続シートの前記半導体ダイの前記処理基部から前記仮粘着層を除去する工程と、
選択された前記１組のパッケージの端末パッド内において選択された前記半導体ダイの前記処理基部および各端末パッドの下側面を有する各パッケージサイトは、上側面と対向する下側面を備え、電気的に接続された、それぞれが選択された半導体ダイおよび選択された前記１組の端末パッドを内包する個別パッケージを形成するために前記成形パッケージサイトの前記連続シート内にある個々のパッケージサイトをそれぞれ分離する工程とを備える
パッケージ化された半導体ダイの製造方法。
【請求項１７】
各パッケージサイトにおいて、固定可能な前記パッケージサイトの前記半導体ダイはダイ取り付けパッドを提供する工程を回避することを備える請求項１６に記載の方法。
【請求項１８】
前記仮粘着層は、前記パッケージサイトに配置された前記半導体ダイの前記処理基部よりも前記仮支持層の上側面に高い粘着度を有する従来のダイ取り付け接続材料を備える請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の様態は電気システム内の集積回路チップの効果的な相互接続のために集積回路チップに使用するリードキャリア式パッケージに関する。より詳細には、本発明はプリント回路基板などの電子装置用システムボード上で使用する個別パッケージに分離する前の、集積回路との結合、ワイヤボンドの取り付け、および非導電性材料内へのカプセル化の前およびその過程で共通アセンブリ内で複数のパッケージサイトのアレイとして製造されるリードフレームおよびその他のリードキャリアに関する
【背景技術】
【０００２】
今日の半導体の集積度の向上と共に、より小型でより能力の高い、携帯型電子システムに対向する需要により、より多くの入出力端子を有するより小型の半導体パッケージのニーズが高まっている。また同時に、民生用電子システムの全ての部品のコストを低減させるべく、絶え間ない圧力がかかっている。クワッド・フラット・ノー・リード（ＱＦＮ）半導体パッケージファミリーは各種半導体パッケージの中でも最も小型で最もコスト効率の高いものの一つであるが、従来の技術および材料と共に製造される場合には著しい制約がある。例えば、ＱＦＮ技術では、この技術が対応できるＩ／Ｏ端子および電気的性能に限界がある。
【０００３】
図１〜図５は、従来のＱＦＮリードフレーム１（図１および図２）の様態ならびに製造または上に組み立てされた対応する従来のＱＦＮパッケージＰ（図３〜図５）の様態を示す概略図である。パッケージＰは、銅板等の平面シートからエッチングされた共通エリア・アレイ・リード・フレーム１上に従来の方法で組み立てられ、１組のダイ取り付けパッド２ならびに各ダイ取り付けパッドに対応する複数のワイヤ・ボンド・パッド４を形成する。
【０００４】
任意のダイ取り付けパッド２とそれに対応するワイヤ・ボンド・パッド４はパッケージサイトを形成する、つまりパッケージサイトとはパッケージＰが製造または組み立てられる場所のことである。従来の、各パッケージサイトは１〜２列のワイヤ・ボンド・パッド４によって囲まれたダイ取り付けパッド２に相当するか含む。所定のリードフレーム１は数十〜数千のパッケージサイトを収容することができる。所定のパッケージＰについては、ダイ取り付けパッド２は半導体ダイまたは集積回路チップ７をパッケージＰ内への固定が容易になる構造を提供する。そしてワイヤ・ボンド・パッド４は、当業者がすぐに理解できる方法で、パッケージＰ内に端子を提供し、パッケージＰは集積回路チップ７の入出力にワイヤボンド８を介して電気的接続が可能である。ワイヤ・ボンド・パッド４も、当業者がすぐに理解できる方法で、はんだ接合部を介して、対応するワイヤボンド８の表面の反対面となるパッケージＰの表面に集積回路チップ７とプリント回路基板等の電子システムボードを結合する方法を提供する。
【０００５】
リードフレーム１の構造およびパッケージＰが組み立てられる工程の性質により、各パッケージＰ構成要素は全て、共通リードフレーム１に取り付けられて電気的に結合する。より具体的には、所定のリードフレーム１上に組み立てられたパッケージＰ構成要素は全て、従来のタイバー３と呼ばれる導電線（例えば、銅線）によってリードフレーム１に取り付けられており、これによりパッケージＰ構成要素リードフレーム１の他の部分に対向する位置が維持されるので、構成要素の全てに電気接続が提供されて各パッケージＰに対応するボンディング面およびはんだ付け面のめっきが容易になる。
【０００６】
さらに具体的には、タイバー３は、リードフレーム１上に組み立てられた各パッケージＰの構成要素をリードフレーム１の短絡構造体６（例えば、銅レール）に電気的に短絡させる。短絡構造体６は各パッケージサイトを取り囲み、ＸＹ軸パターン等の既定パターンに配される。これらタイバー３は全て、個々のパッケージＰサイトのリードフレーム１からのシンギュレーションの過程で、各パッケージＰサイトを取り囲む共通の短絡構造体６から切断されることで、各ダイ取り付けパッド２およびワイヤ・ボンド・パッド４が電気的に絶縁できるように設計しなければならない。詳細を以下に示す。
【０００７】
パッケージＰ構成要素の全てが金属製の構造体によってリードフレーム１に接続されていなければならないという要件は、如何なる所与のパッケージＰが実装できるリードの数を大幅に制限する。例えば、任意のパッケージサイトにおいて、ダイ取り付けパッド２から各々異なる距離で離れてダイ取り付けパッド２を取り囲む複数の列のワイヤ・ボンド・パッド４を設けることができる。しかし、タイバー３がパッケージＰの（図２における線Ｘに沿った）設置面積の外側の短絡構造体６まで延長することができるように、ワイヤパッド４の間に配線しなければならない。これらタイバー３の最小スケールは、隣接する２つのパッド４間を１本のみ配線できるようになっている。したがって、標準的なＱＦＮリードフレーム１では、２列のワイヤ・ボンド・パッド４だけを実装することができる。ダイサイズとリード数との間の現在の関係により、標準的なＱＦＮパッケージＰでは、１００端子程度が限度であり、大半のパッケージは約６０個以下の端子を有する。この制限により、さもなくばより小さなサイズおよびより低コストのＱＦＮ技術の利益を得るであろうところの多くの種類のダイでは、ＱＦＮパッケージＰの使用が不可能となっている。
【０００８】
図１および図２が示すとおり、リードフレーム１の背面、各ダイ取り付けパッド２の裏面、および各ワイヤ・ボンド・パッド４の裏面は成形テープＴの前面となるため、リードフレーム１は全体的に高温成形テープＴ上に実装される。集積回路チップ７がダイ取り付けパッド２に実装された後、各パッケージサイトにおいて、ワイヤボンド８は集積回路チップ７の特定の入出力パッドと対応するワイヤ・ボンド・パッド４との間に形成され、エポキシ成形化合物９がリードフレーム１およびそれに運ばれた構造体成形テープＴの上面においてカプセル化する際にエポキシ成形化合物９がリードフレーム１の全面およびそれにより運ばれた構造体に高熱トランスファー成形工程などにより塗布されることで組み立てられたリードフレーム１が作成される。成形テープＴの存在が、成形化合物によるダイ取り付けパッド２の裏面およびワイヤ・ボンド・パッド４のカプセル化を妨げる。それにより、成形化合物９が硬化した後、成形テープＴは、ダイ取り付けパッド２とワイヤ・ボンド・パッド４の裏面にあたるはんだ接合部５（図５）がリードフレーム１の裏面上に露出するように、剥離することができる。成形テープＴと所定のパッケージＰ間のインターフェイスはパッケージＰの裏面を画定する。
【０００９】
この成形テープＴは悪影響を受けずに高温ワイヤボンディング工程および成形工程に耐えなければならないので、成形テープは比較的高価である。さらに、成形テープＴを貼付し、成形テープを除去し、および接着剤の残留物を除去する工程は、各リードフレーム１の加工に著しいコストを追加する可能性がある。また、成形テープは再利用ができないため費用および生じる廃棄物が増加する。
【００１０】
成形工程後に、組み立てられたリードフレーム１は複数の構造的または電気相互的に接続されたパッケージＰを含む。組み立てられたリードフレーム１にある各パッケージＰは、隣接するパッケージＰに構造的に接合または接続するよう、短絡構造体６の初期設置面積が、パッケージＰを囲む短絡構造体６の中間地点まで延長するように画定されている。個々の電気的に絶縁パッケージＰを製造するため、組み立てられたリードフレーム１は、鋸引き工程等のシンギュレーション工程により切り離されなければならない。シンギュレーション工程中に成形化合物９の一部と、短絡構造体６とタイバー３間の接続部が、例えば図２におけるＸ線に沿って切り離されて接続が切れる。シンギュレーション工程により、各パッケージＰは一般的に、パッケージＰを囲む短絡構造体６に近くづくか非常に近くまで延長された最終設置面積を有する。
【００１１】
リードフレーム１から入出力個々のパッケージＰのシンギュレーションの最も典型的な方法は、（図２の線Ｘに沿った）鋸引きである。鋸は入出力エポキシ成形化合物の切断に加えて入出力パッケージＰの外形のすぐ外側で短絡構造体６の全てを除去しなければならないので、この工程は、まるで成形化合物９のみが切断されるかのようにかなり余計に時間がかかり、刃の寿命が著しく短縮される。短絡構造体６はシンギュレーション工程まで除去されないので、このことは、ダイはシンギュレーション後まで試験することができないことを意味する。数千個のとても小さなパッケージＰを取り扱い、各々がその試験機に正しい向きに方向付けられて提示されることを確実にすることは、各パッケージＰが既知の位置に配置されているストリップをまるごと試験できる場合よりもはるかに多くの費用がかかる。
【００１２】
パンチシンギュレーションとして知られるリードフレーム１に基づく工程は、ソーシンギュレーションに関連付けられる問題にある程度対処し、リードフレーム１のストリップ内での試験を可能とするが、リードフレーム１の利用率がソーシンギュレートしたリードフレーム１の場合の５０パーセント未満にまで低下するのでコストが著しく増加する。パンチシンギュレーションはまた、リードフレームの基本設計毎に専用の成形型を必要とする。ソーシンギュレーション用に設計された標準的なリードフレーム１では、同一寸法の全てのリードフレーム１について単一のモールドキャップが使用される。
【００１３】
ソーシンギュレートしたパッケージＰおよびパンチシンギュレートしたパッケージＰの双方において、完成したパッケージＰ内にはタイバー３が残され、これらのタイバー３は図３〜５に示すように各パッケージＰの端部において露出したままとなる。完成したパッケージＰのタイバーは除去することのできない容量性寄生素子となると共に誘導性寄生素子となる。この場合、これら不必要な金属片は、完成したパッケージＰの性能に著しく影響し、多くの高性能集積回路チップ７およびその用途へのＱＦＮパッケージＰの使用を妨げている。さらに、このむしろ潜在的な価値のある不要金属のコストはかなりのものであり、従来のＱＦＮ工程によって無駄となっている。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ＱＦＮ型の基板について、エッチングによるリードフレームの制約を排除するいくつかの構想に進展があった。その中の１つが、電気めっきによって犠牲キャリア上にパッケージ構成要素のアレイを積層する工程である。キャリアは、先ずめっきレジストでパターン化され、従来のはステンレス鋼であるキャリアは接着性を向上させるために僅かにエッチングされる。ストリップは次に金およびパラジウムでめっきされることで接着／バリア層が生成された後、６０ミクロン程度の厚さのＮｉでめっきされる。Ｎｉバンプの上側面は、ワイヤボンディングを容易にするために電気めっきされたＡｇの層で仕上げされる。ストリップが組み付けられ成形された後、キャリアストリップが剥離されて、シート内で試験し、従来のリードフレームよりも高速かつ高歩留りでシンギュレートすることのできる、パッケージングされたダイのシートが残る。この電気めっきによる方法は、パッケージ内の接合のための金属構造体に関連付けられる全ての問題点を排除し、非常に微細な機構を可能とする。しかし、めっき工程によって得られるストリップは、標準的なエッチングによるリードフレームと比較して非常に高価なものとなる。
【００１５】
別の方法としては、エッチングによるリードフレームの工程の修正があり、この方法では、その前面パターンがリードフレームの厚さの約半分までエッチングされ、リードフレームのストリップの下側面は成形工程が完了するまでそのままの状態が保たれる。成形が完了した後に下側面のパターンが印刷され、リードフレームがエッチングされて、ワイヤ・ボンド・パッド及びダイパドルの下側面部分を除く金属の全てが除去される。このダブルエッチング工程は、パッケージ内の接合のための金属構造体（例えばタイバー３）に関連付けられる全ての問題点を排除する。ダブルエッチングによるリードフレームは入出力電気めっきによるバージョンよりも低コストであるが、それでもやはり標準的なエッチングによるリードフレームよりも高価であり、入出力エッチング工程およびめっき工程は環境の面から好ましくない。  
【００１６】
リードフレームを用いてパッケージングされた集積回路の故障モードの１つとして、特にパッケージが衝撃荷重を被ったとき（パッケージを内部に搭載している電子装置が落下して硬表面に衝突した場合など）に、ワイヤ・ボンド・パッド４がこれらに連結しているワイヤボンド８から切断されるモードがある。ワイヤ・ボンド・パッド４は、プリント回路基板またはその他の電子システム基板に実装されたままの状態で周囲のエポキシ成形化合物から僅かに分離し、ワイヤボンド８をワイヤ・ボンド・パッド４から破断させてしまう可能性がある。したがって、特に衝撃荷重を被ったときに入出力パッケージ全体内でワイヤ・ボンド・パッド４をより良好に保持するリード・キャリア・パッケージの必要性がさらに存在する。    
【課題を解決するための手段】
【００１７】
本発明の実施形態では、リードキャリアまたはリードキャリア構造は多重パッケージ・リード・キャリアの形態の別個のパッケージサイトのアレイが設けられている。（例えば、本発明の複数の実施形態におけるＱＦＮパッケージ。）リードキャリアは、まずステンレス鋼などの耐熱性材料から形成される一時的な層の上に配置される。従来の銀粉末から成るまたは銀粉末を含む焼結材料は、規定の構造パターンで一時的な層上に配置されるか形成される。一時的な層を形成するステンレス鋼またはその他の材料が、焼結温度に加熱されている焼結材料を支持する。
【００１８】
焼結材料は、一時的な層の上の、好ましくは相互から、入出力一時的な層を介する以外は、電気的に絶縁された端子パッドの形態の別個の構造体内に位置する。本発明における実施形態では、半導体装置またはダイは集積回路チップまたは集積回路に対して一時的に配置しまたは（接着剤などによって）付着させればよいので、本発明は、入出力一時的な層の上に、特に当該半導体装置を受領し保持するための構造体が存在する必要を回避する。
【００１９】
したがって、本発明における実施形態におけるリードキャリアおよびそれにより得られるパッケージはダイ取り付けパッドの必要を回避するのでいくつか利点がある。例えば、半導体装置では当然パッケージに大量の電力を損失するので、ダイの下側面はプリント基板の銅片に直接接続できるようなパッケージを提供することでダイとプリント基板間の耐熱性を大幅に減少させ、それによりパッケージ内で発生する最大高熱を大幅に低下させる。さらに、ダイ取り付けパッドを排除することはダイをダイ取り付けパッドに取り付けるために対応するダイ取り付け接着剤もないので、ダイ取り付け接着剤がガラス転移温度を超えるという可能性がなく、さらに耐熱性が高くなる。
【００２０】
もう１つの利点は微小電気機械システム（ＭＥＭＳ）装置のような熱応力の低減に影響を受けやすい装置である。この場合、高い熱膨張を示すダイ取り付けパッドを排除することは、影響を受けやすい装置（例えばＭＥＭＳ）に接する材料における大きな不安材料を排除する。ダイ取り付けパッドを排除することは、従来のパッケージＰと比べて、一般的に少なくとも４０μｍ、高電力装置の場合は４００μｍ程のダイ取り付けパッドの厚さ分、パッケージをより薄くすることができる。
【００２１】
ダイ取り付けパッドを排除することにより、ＰＣＢに電気接続および熱接続が必要な箇所で使用される高価な銀充填エポキシの代わりに安価な一時接着剤を使用することができる。ワイヤボンディングおよびモールディングの際にダイと一時的な層を一時的に接着させるのは、剥離作業中にダイから離すまたは接着剤本体内で機能しなくなり接着剤を一時的な層およびダイの下側面に残す複数の弱接着剤により実現する。いくつかの実施形態において、ダイの下側面は一時的にダイを所定の箇所に固定するために使用されるよう制限および管理されたダイと接着する接着剤を提供する材料で塗布され、はんだ付け性を向上させる前処理となる。塗布作業で使用される材料の種類は、金、プラチナまたは銀等の貴金属である。
【００２２】
本発明の実施形態は、ダイ取り付けパッドではなく、所定の空間領域または一時的な層の部分に対応するダイ取り付け領域を提供するように設計されている。各ダイ取り付け領域は、その上に支持される集積回路またはその他の半導体装置を有するように構成されている。１つ以上の端子パッドが、各ダイ取り付け領域に関連付けられる。ダイ取り付け領域上の入出力集積回路から各ダイ取り付け領域を取り囲む入出力別個の端子パッドに、ワイヤボンドを配線することができる。一時的な層に搭載されている集積回路、端子パッド、およびワイヤボンドをカプセル化する成形化合物を一時的な層全面に塗布することができるので、一時的な層となる成形リードキャリア構造を含む組み立てられたリードキャリア構造を形成する。集積回路および端子パッドの下側部分を画定する表面実装接合部は一時的な層に隣接しているので、これらのみがカプセル化されないままで残る。
【００２３】
成形化合物が硬化した後、一時的な層は、組み立てられたリードキャリア構造から剥離することができるので、一時的な層とは別に単独の成形リードキャリア構造を作り出せる。単独の成形リードキャリア構造は、隣接または隣り合うパッケージサイトが硬化成形化合物によって合体した表面エリア上に延長する複数のパッケージサイトのアレイを含む。個別のパッケージサイトは上面または表面、境界線または下側を含み、
（ｉ）一時的な層において特定のダイ取り付け領域に予めある、少なくとも１つの集積回路チップと、（ｉｉ）ダイ取り付け領域を囲む端末パッドと、（ｉｉｉ）集積回路チップ間に形成された端末パッドおよび硬化成形化合物に埋め込まれた端末パッドとを含む。個別のパッケージサイトは、露出した表面実装接合部を有する下側面、底面または裏面を含み、（ｉ）パッケージサイトに格納された集積回路パッドの裏面と、（ｉｉ）パッケージサイトに格納された端末パッドの裏面とに対応するものを含む。個別のパッケージは、単独の成形リードキャリアを境界線で切断することにより形成される。（例えば、ＸＹ軸パターン）当業者がすぐに理解できるような方法で、個別のパッケージは次に表面実装接合部を通して、電子システムボードまたは他のサポートまたはインターフェイスに表面成形される。
【００２４】
加えて、様々な実施形態において、成形化合物内に端末パッドが確実に保定されるようにするため、各端末パッドはその周囲に、成形化合物とある程度機械的に係合するように構成された縁部を有する。具体的には、これら縁部には、各縁部の底部から間隔を空けたその少なくとも一部が各縁部の底部部分により近い各縁部の部分よりも横方向により遠くに延出するように、張り出すようにしてテーパーを付けることができ、または張り出すようにして段差を設けることができ、あるいはその他の方法で構成することができる。したがって、成形化合物は、硬化後に、張り出した成形化合物内にパッドをしっかりと固着させることができる。このようにすれば、パッドはワイヤボンドからの分離および／または別の形での成形化合物からの分離に耐え、パッケージ全体を単一の一体パッケージとして保つ。
【００２５】
本発明における様態において、成形化合物内にカプセル化され、パッケージ化された半導体ダイを組み立てるためのリードキャリアは、上側面および対向する下側面を有する成形化合物の連続シートであり、成形化合物の連続シートはパッケージサイトのアレイを備え、各パッケージサイトは半導体ダイパッケージに対応し、製造された各パッケージサイトは上側面および成形化合物の連続シートの裏面に露出している、対向する処理基部半導体ダイを含む成形化合物の連続シートと、（例えば、半導体ダイがあるＸＹ軸位置の外側にある、パッケージサイトの特定のＸＹ軸の位置に配置された）１組の端末パッドであり、各端末パッドは、成形化合物の連続シートの下側面に露出した、上側面および対向する下側面を有する１組の端末パッドと、半導体パッドの上側面および各端子パッドの上側面上にある１組の入出力接合部間に形成された複数のワイヤボンドと、各パッケージサイトは半導体ダイが固定されるダイ取り付けパッドを除外する、半導体ダイ、１組の端末パッド、複数のワイヤボンドをカプセル化した硬化成形化合物とを備える。
【００２６】
半導体ダイの処理基部は、半導体ダイの裏面に塗布する、金、プラチナ、銀および／またはそれらの合金での被膜を含むことができる。各パッケージサイトにおいて、露出し処理された半導体ダイの基部および端末パッド内の露出した各端末パッドの裏面は、パッケージサイトに対応する半導体ダイパッケージの表面実装接合点を画定する。  
【００２７】
製造中または組み立て中に、リードキャリアはさらに、成形化合物の連続シートを支持する仮支持層と、成形化合物の連続シートの下側面と対向する上側面を有する仮支持層とを備える。各パッケージサイトは、仮粘着層は半導体ダイの処理基部と仮支持層の上側面との間に配置され、仮支持層は半導体ダイの処理基部から除去可能である。仮粘着層は、半導体ダイの処理基部よりも仮支持層の上側面に高い粘着度を有する従来のダイ取り付け材料を備えるかそのものである。
【００２８】
各端末パッドは仮支持層の上側面に付着している焼結材料を備えるかそのものである。各端末パッドは高さおよび周縁部を有し、１組の端末パッド内の少なくとも１つの端末パッドの周縁部を備え、各縁部の底部から間隔を空けたその少なくとも一部が各縁部の底部部分により近い各縁部の部分よりも横方向により遠くに延出するように、張り出すようにしてテーパーを付けることができるので、成形化合物は、硬化成形化合物内に端末パッドをしっかりと固着させることができる。  
【００２９】
各パッケージサイトにおいて、端末パッドと仮支持層の上側面との粘着度は、端末パッドの周縁部と硬化成形化合物との粘着度より低い。仮支持層はよって、成形化合物の連続シートから剥離することにより除去可能である。    
【００３０】
本発明の様態によれば、クワッド・フラット・ノー・リード（ＱＦＮ）半導体パッケージ等の半導体ダイパッケージは、上側面および対向する下側面を有し、半導体ダイパッケージの裏面に露出している、対向する処理基部を有する半導体ダイと、（例えば、半導体ダイがあるＸＹ軸位置の外側にある、パッケージサイトの特定のＸＹ軸の位置に配置された）１組（つまり複数）の端末パッドであり、各端末パッドは、半導体ダイパッケージの裏面に露出した、上側面および対向する下側面を有する１組（つまり複数）の端末パッドと、半導体ダイの上側面および各端子パッドの上側面上にある１組の入出力接合部間に形成された複数のワイヤボンドと、各パッケージサイトは半導体ダイが固定されるダイ取り付けパッドを除外する、半導体ダイ、１組の端末パッド、複数のワイヤボンドをカプセル化した硬化成形化合物とを備える。
【００３１】
半導体ダイの処理基部は、半導体ダイの下側面に塗布される、金、プラチナ、銀、および／またはそれらの合金の被膜を含む。各端末パッドは高さと周縁部を有し、１組の端末パッド内の少なくとも１つの端末パッドの周縁部を備え、各縁部の底部から間隔を空けたその少なくとも一部が各縁部の底部部分により近い各縁部の部分よりも横方向により遠くに延出するように、張り出すようにしてテーパーを付けることができるので、成形化合物は、硬化成形化合物内に端末パッドをしっかりと固着させることができる。  
【００３２】
本発明の様態によれば、リードキャリアによってパッケージ化された半導体ダイの製造方法は、各パッケージサイトは仮支持層の上の所定の断面領域を備え、ダイ取り付け領域をその中に有し、半導体ダイパッケージが対応するパッケージサイト上に組み立てられた上側面を有する仮支持層を提供する工程と、仮支持層の上側面に所定のパターンで焼結材料であるペーストを配置する工程と、１組の端末パッドは、ペーストの所定パターンに基づいてパッケージサイトのダイ取り付け領域の外側に配置され、各端末パッドは上側面と仮支持層に付着する対向する下側面を有する各パッケージサイトに端末パッドを形成するためにペーストを焼結する工程と、各パッケージサイトにおいて、ダイ取り付け領域の仮支持層の上側面に仮粘着層を配置し、半導体ダイの処理基部と仮支持層の上側面の間に挟み込むように仮支持層上にある半導体ダイの処理基部を配置することでパッケージサイトのダイ取り付け領域に半導体ダイを実装する工程と、
パッケージサイトにおいて、１組の端末パッド内に半導体ダイの上側面にある１組の入出力端子と各端末パッドの上側面の間に複数のワイヤボンドを選択的に形成する工程と、各パッケージサイトで形成された半導体ダイ、１組の端末パッド、複数のワイヤボンドが成形化合物内にカプセル化されるよう、パッケージサイトの全面に成形化合物を塗布することで成形パッケージサイトの連続シートを形成する工程と、成形パッケージサイトの連続シートから仮支持層を剥離して、成形パッケージサイトの連続シートの半導体ダイの処理基部から仮粘着層を除去する工程と、選択された１組のパッケージの端末パッド内において選択された半導体ダイの処理基部および各端末パッドの下側面を有する各パッケージサイトは、上側面と対向する下側面を備え、電気的に接続された、それぞれが選択された半導体ダイおよび選択された１組の端末パッドを内包する個別パッケージを形成するために成形パッケージサイトの連続シート内にある個々のパッケージサイトをそれぞれ分離する工程とを備える。  
【００３３】
その方法は、さらに、各パッケージサイトにおいて、固定可能なパッケージサイトの半導体ダイはダイ取り付けパッドを提供する工程を回避することを備える。各パッケージサイトでは、仮粘着層は、パッケージサイトに配置された半導体ダイの処理基部よりも仮支持層の上側面に高い粘着度を有する従来のダイ取り付け接続材料を備えることができるかそのものである。
【００３４】
代表実施例における非制限目的
よって、本発明における特定の実施例の非制限的目的は以下の１つ以上を含むことができる。
【００３５】
本発明は、ＱＦＮパッケージ化された半導体ダイをより容易に製造するための簡略化されたＱＦＮ工程の実施を可能とする半導体パッケージの電気的相互接続構成要素を提供して試験するシステムを提供する。
【００３６】
本発明の別の目的は、様々な異なる製造段階での試験および材料の無駄の回避を容易にするため、任意の２つの端末パッド間の電気的な接続を伴わないパッドを有する複数の半導体パッケージの連続的なストリップを生産するために、成形後に剥離することのできる犠牲キャリア上に配列された半導体パッケージの電気的相互接続構成要素を提供するシステムおよび方法を提供することである。いくつかの実施形態では、剥離された後の犠牲キャリアは再生可能か他の目的のために再利用が可能である。
【００３７】
本発明の別の目的は、標準的なＱＦＮ組み立ての工程を簡略化し排除することにより半導体パッケージの組み立てコストを低減させる、入出力パッケージの電気的相互接続構成要素を提供することである。
【００３８】
本発明の別の目的は、２つより以上の列の入出力端子および従来技術のリードフレーム式ＱＦＮパッケージで現実的な入出力端子の数の何倍もの端子を含むことを可能とする、半導体パッケージの電気的相互接続構成要素を提供することである。
【００３９】
本発明の別の目的は、リードフレーム式ＱＦＮパッケージと比較したときに、複数の電源およびグラウンド構造体ならびにダイ取り付け領域などの機構を組み込むためのより大きな設計自由度を可能とする、半導体パッケージの電気的相互接続構成要素を提供することである。
【００４０】
本発明の別の目的は、低コストで高品質な方法で製造できる、複数の集積回路実装パッケージサイトをその上に有するリードキャリアを提供することである。
【００４１】
本発明の別の目的は、衝撃荷重に関連付けられる損傷に対して高い耐性を有する、隣接した構成要素に電気的に相互接続するための半導体パッケージを提供することである。
【００４２】
本発明の別の目的は、内部の余剰な導電部分を最小限に抑えることにより電気的に高性能を呈する、複数の集積回路実装パッケージサイトを有するリードキャリアを提供することである。
【００４３】
本発明の別の目的は、製造工程の複数の段階において簡単かつ自動的な方法で試験することのできるパッケージサイトをその上に有するリードキャリアを提供することである。
【００４４】
本発明の別の目的は、半導体の組み立て工程中に入出力半導体装置を実装し保持する別個の構造体を必要としないＱＦＮまたはランド・グリッド・アレイ型パッケージを製造するための手段を提供することである。
【００４５】
本発明の産業上の利用可能性を実証するさらに他の目的は、本明細書内に含まれる詳細な説明を注意深く読み、添付図面を検討し、本明細書に含まれる請求項を検討することにより明白となるであろう。
【図面の簡単な説明】
【００４６】
【図１】図１は従来のリードフレーム技術を図示した、簡略化した種類のＱＦＮリードフレームの斜視図である。
【図２】図２は個々のパッケージサイトをリードフレームから分離するために辿る切断線の箇所を示す破線を伴う、図１に示したものの一部分の詳細の斜視図である。
【図３】図３は集積回路チップおよびワイヤボンドの配置を示し、パッケージ内の他の導電性構造体に対してカプセル化材料が配置されている様子を破線で図示した、従来技術のＱＦＮパッケージの斜視図である。
【図４】図４はカプセル化成形化合物を配置し、カプセル化成形化合物の部分を破断してパッケージの内部構造体を露呈させた以外は、図３に示したものと同様の斜視図である。
【図５】図５は電子システム基板または電気システム内のその他のインターフェース上にパッケージＰを表面実装するために利用できるはんだ接合部を下側から図示した以外は、図４に示したものと同様の斜視図である。
【図６】図６は複数の別個のパッケージサイトをその上に有し仮支持部材上に搭載された、本発明に係るリードキャリアの斜視図である。
【図７】図７は集積回路または半導体ダイを実装し、ワイヤボンドを取り付け、成形化合物内にカプセル化する前の各パッケージサイトの詳細をさらに図示した、図６に示したリードキャリアの一部分の詳細の斜視図である。
【図８】図８は成形化合物の位置を破線で図示した、集積回路チップおよびワイヤボンドの配置後の本発明のリードキャリア上の個別のパッケージサイトの斜視図である。
【図９】図９はパッケージ内の導電性構造体をカプセル化する成形化合物を適所に示し、成形化合物の部分を破断してパッケージ内部の詳細を露呈させた以外は、図８と同様の斜視図である。
【図１０】図１０は本発明に係るパッケージの表面実装接合部を図示した、パッケージの下側から見た斜視図である。
【図１１】図１１は本発明に係るリードキャリアを製造する工程の断面図である。
【図１２】図１２は本発明に係るリードキャリアを製造する工程の断面図である。
【図１３】図１３は本発明に係るリードキャリアを製造する工程の断面図である。
【図１４】図１４は本発明に係るリードキャリアを製造する工程の断面図である。
【図１５】図１５は本発明に係るリードキャリアを製造する工程の断面図である。
【図１６】図１６は本発明に係るリードキャリアを製造する工程の断面図である。
【図１７】図１７は本発明に係るリードキャリアを製造する工程の断面図である。
【図１８】図１８は周囲のカプセル化成形化合物とのいろいろな係合特性を呈するようにいろいろな縁部外形状を有する一種類以上の縁部外形状を有する端子パッドを備える本発明の別の実施形態で示したリードキャリアの一部分の斜視図である。
【図１９】図１９は仮支持部材がリードキャリアから除去または剥離されているとき、接着層が積層された集積回路チップおよびその基部の配置を示す断面図である。
【発明を実施するための形態】
【００４７】
様々な図を通じて同様の参照番号が同様の部分を表示する図面を参照すると、図６および図７は本発明の実施形態における代表的なリードキャリア構造またはリードキャリア１０の一部を示し、代表的なリードキャリア構造またはリードキャリア１０は図９および図１０に示す複数の対応するパッケージ１００（ＱＦＮパッケージ）の製造、組み立て、生産のための複数のパッケージサイト１２を提供する仮支持層または仮支持部材２０を備える。
【００４８】
各パッケージサイト１２、よって各パッケージ１００は、少なくとも１つの半導体ダイ、集積回路チップ、集積回路および／または他の超小型電子技術装置６０を備えるか内包し、以下に詳細に記載があるように、少なくとも１つかつ一般的には複数のその装置６０（例えば、数百個までの経路）との電気信号転送経路、カップリング、または接続を提供する。簡潔にかつ分かりやすく説明すると、本発明の実施形態において、リードキャリア１０、パッケージサイト１２、およびパッケージ１００には、半導体ダイ、集積回路チップ、集積回路、および／またはその他のタイプの超小型電子技術装置６０を内蔵できる。  
【００４９】
様々な実施形態において、仮支持部材２０は、ステンレス鋼のような薄い平面の耐熱性材料から成る仮支持部材２０を備えているかそのものである。仮支持部材２０は、リードキャリア１０の一部が製造され、組み立てられ、生産された上側面２２を備える。仮支持部材２０の端部２４は仮支持部材２０の周縁を画定する。仮支持部材２０は他の実施形態で他の形をとりえるが、この例示的な実施形態においては、仮支持部材２０は一般的に長方形である。  
【００５０】
仮支持部材２０の上側面２２はその上にある複数のパッケージサイト１２を支持し、各パッケージサイト１２は少なくとも１つのダイ取り付け領域３０と、各ダイ取り付け領域に関連するか囲まれている、少なくとも１つの一般的には複数の導電性端末パッド４０を備える。例えば、複数のダイ取り付け領域３０と端末パッド４０はパッケージサイト１２の仮支持部材２０上に、複数の端末パッド４０が各ダイ取り付け領域を囲むように配列される。本発明の実施形態において、パッケージ１００の組み立て、製造される際に、集積回路チップ６０はパッケージ１２の対応する端末パッド４０に囲まれるように、所定のダイ取り付け領域３０は、仮支持部材２０上に集積回路チップ６０は配置されるか実装される特定のパッケージサイト１２内における所定領域として画定できる。一般的に、切断線Ｙが各パッケージサイト１２、つまり各パッケージサイト１００の境界を画定する。
【００５１】
簡潔にかつ分かりやすく説明すると、図６および図７が示す例示的な実施形態は典型的な実施形態と比べて非常に簡略化されており、各パッケージサイト１２は、各ダイ取り付け領域３０を取り囲む４つの端末パッド４０のみを備えて示され、上側面６４を有する、図８においてパッケージサイト１２に対応する集積回路チップ６０は、パッケージサイトのダイ取り付け領域３０の４つの端末パッド４０にワイヤボンディングされた４つの入出力接合部のみを備えると示される。当業者は、典型的な実施形態では、集積回路チップ６０は多くの入出力接合部６２（例えば潜在的には数百個の入出力接合部６２）を備えることができると理解する。関連して、多くの端末パッド４０は各ダイ取り付け領域の周囲に存在する、例えば、数百個の端末パッド４０が存在する。このような端子パッド４０は、通常、ダイ取り付け領域３０に最も近い最も内側の列と、ダイ取り付け領域３０から最も遠い最も外側の端子パッド４０の列と、可能性としては最も内側の列と最も外側の端子パッド４０の列との間の複数の中間の列とを含む、複数の列を含む。さらに、複数または全ての端末パッド４０は、この例示的な実施形態で示されたダイ取り付け領域３０と比べてより小さいか大きくなることができる。
【００５２】
所定のリードキャリア１０において、端子パッド４０は、異なる幾何学的形状および位置を呈することができるが、好ましくは同様または同一の材料から形成される。具体的には、これら端子パッド４０は、好ましくは焼結可能な材料または焼結された導電性材料から形成される。いくつかの実施形態によれば、これら端子パッド４０は、導電性材料の粉末、好ましくは銀粉末を懸濁成分と混合したものとして開始し、その懸濁成分は導電材料を有機液体または有機液体の複合物を５〜２５重量％含む。この懸濁成分は、一般的に、銀粉末に２０Ｐａｓ〜５０，０００Ｐａｓの範囲のペーストの粘稠度またはその他の流動性材料の特性を与えるための結着液として作用し、それにより、パッド４０が所望の幾何学的形状を呈するように銀粉末を最も良好に処理し操作することが可能となる。
【００５３】
図１２〜図１４にて下記で示すように、銀粉末を含むこの懸濁成分は、端末パッド４０を画定するように、選択的に仮支持部材２０上のサイトに塗布される。目的のサイトを仮支持部材２０上に塗布した後、この懸濁成分および銀粉末またはその他の導電性金属粉末の混合物が入出力金属粉末の焼結温度まで加熱される。懸濁成分は揮発して気体となり、入出力リードキャリア１０から排出される。入出力金属粉末が焼結され入出力端子パッド４０に任意の形状を有する一体的な塊となる。
【００５４】
仮支持部材２０は、その可撓性および任意の程度の強度並びに導電性材料がパッド４０を形成するためのこの焼結温度に耐えられるその他の特性を維持するような温度特性を有するように構成されている。通常、この焼結温度は焼結されてパッド４０となる金属粉末の融点に近い。
【００５５】
より具体的には、図１１〜１４を参照すると、端末パッド４０を形成する一連の工程におけるリードキャリア１０の断面図が提示されている。まず、図１１では仮支持部材２０が提供されている。次に、図１２では端末パッド４０が形成される位置に対応する開口部を有する所定のパターンに従って、仮支持部材２０上には先ず仮成形材料８０が配置される。この成形材料８０は、仮支持部材２０の入出力上面２２の上に印刷することができ、または仮支持部材２０上に事前配置された連続的な材料にエッチングすることもでき、あるいはその他の方法で形成することができる。
【００５６】
仮成形材料８０の側面８２が、仮成形材料８０のエリア間の間隙８４の縁部を画定する。図１３に示すとおり、次に、これら間隙８４は金属粉末および懸濁成分の混合物をこれら間隙８４内に流入させることによりこの混合物で充填される。焼結工程が行われ、仮支持部材２０並びに仮成形材料８０および金属粉末および懸濁混合物が加熱されると、金属粉末が焼結され懸濁成分が揮発して除去されるだけではなく、仮成形材料８０もまた揮発してリードキャリア１０上のパッケージサイト１２から除去される。したがって、図１４に示すとおり、焼結後は、仮支持部材２０上には焼結材料から成るパッド４０のみが残る。
【００５７】
端子パッド４０は、様々な異なるサイズおよび幾何学的形状を有することができる。様々な実施形態において、端子パッド４０は、実質的な底面（図８〜図１０）と対向する側に実質的に平面の上面４２（図８および図９）を含むこととなる。典型的には、各端子パッドの上面４２は同一平面上にある。しかし、いくつかの実施形態においては、異なる端子パッド４０の上面４２は異なる高さを有し、上面４２は完全なる平面ではない形態をとり得る。
【００５８】
端子パッド４０の縁部４６が、端子パッド４０の周囲形状を画定している。この縁部４６は、好ましくは、仮支持部材２０に対して垂直な平面内で方向付けられているのではなく、テーパー部を有し、あるいは他の方法で、各縁部４６の上方部が各縁部４６の下方部よりも張り出すように少なくとも部分的な張り出し部が存在するような外形状（つまり、仮支持部材２０の上側面２２）に構成されている。（仮支持部材２０の上側面２２の近傍）
【００５９】
この張り出し関係は、図示のように縁部４６のテーパー付けなどにより連続的であることができる。代替的な形状（図１８）では、縁部４６は、段差のある外形状など他の外形状を有しながらも依然として何らかの形状の張り出し部を提供することができる。縁部４６の少なくとも所定の部分が縁部４６の下方部により近い縁部４６の一部分よりも張り出している限り、張り出し部の形状は、その他の形状においても提供される。図１６および図１７に見てとれるように、成形化合物７０によりパッド４０がカプセル化された後、特に仮支持部材２０の取り外し時において、端子パッド４０の縁部４６にあるこの張り出し部により端子パッド４０が成形化合物７０内に保持される。  
【００６０】
端子パッド４０が形成されるとき、図７に見てとれるように、各端子パッド４０の下側面４４は仮支持部材２０の上側面２２の上にある。下記で示すように、各端子パッド４０の下側面４４は、図１０に示すとおり、端末パッド４０を保持するパッケージ１００の下側面に露出したままである表面実装接合部９０を形成する。
【００６１】
端末パッド４０を形成後、図１５に示された方法で、集積回路チップは、対応するパッケージサイト１２の全面に仮支持基材２０のダイ取り付け領域３０に配置されるか実装される。集積回路チップ６０をダイ取り付け領域３０に実装することについては、図１９にあるとおり、各集積回路チップ６０はその下部を画定する基部６６を含む。いくつかの実施形態で、集積回路チップ６０の基部６６は、金、プラチナ、銀、および／またはそれら材料の合金の薄膜等である１つ以上の材料に処理されるか塗布される。集積回路チップ６０の処理基部６６は、仮支持部材２０上にあるダイ取り付け領域３０に接している仮支持部材２０に接して配置される。よって、仮接着層３５は、仮支持部材２０の上側面２２と集積回路チップ６０の処理基部の間の中間層となる。下記により詳細に記載されるように、仮接着層３０は、集積回路チップ６０の処理基部６６から仮支持部材２０をきれいに分離するのに役立つ。集積回路チップ６０を仮支持部材２０の所定のダイ取り付け領域３０に実装する前に、各集積回路チップ６０はそれの処理基部６６に塗布された、対応する仮接着層３５を有することができる。
【００６２】
図８に示すように、集積回路チップ６０がダイ取り付け領域３０上に配置されて実装されると、各集積回路チップ６０の上側面６４上にある複数の入出力接合部６２は、図８、図９、および図１５に示すような、当業者がすぐに理解できる方法で、ワイヤボンド５０によって、選択的に、端末パッド４０に電気的に接続または連結できる。所定の集積回路チップ６０では、１本のワイヤボンド５０は、チップ６０上の各入出力結合部６２と周囲の端子パッド４０との間で終端する。したがって、各ワイヤボンド５０は、端子側端と反対側のチップ側端を有する。
【００６３】
ワイヤボンド５０が、集積回路チップ６０の入出力接合部６２とそれに対応する端末パッド４０間にて形成された後、成形化合物７０がリードキャリア１０の上側面２２上を流動するときに成形工程が実行される。成形化合物７０は、第１の温度では流体状であるが第２の温度に調整されると硬化できる種類であり、２０秒〜２００秒後に重合して硬化する。成形化合物７０は、端末パッド４０は相互から電気的に絶縁されるように、従来の非導電性材料または実質的に非導電性材料で形成される。
【００６４】
成形化合物７０は、図１６に示すように、各端子パッド４０と、ワイヤボンドおよび、リードキャリア１０のパッケージサイト１２の全面にある集積回路チップ６０を仮支持部材２０の上側面２２上に完全にカプセル化する。より具体的には、成形化合物７０は、仮支持部材２０の上側面２２に対して成形し、成形化合物に露出した、仮支持部材２０の上側面２２の上にある構造をカプセル化する。成形化合物７０は、仮支持部材２０に直接向き合い、隣接する構造をカプセル化しない。よって、各端子パッド４０の下側面（図１０に示すように、すべてのパッケージ１００が形成する表面実装接合部９０）と、各集積回路チップ６０の処理基部６６に接触する仮接着層３５と、各集積回路チップ６０の処理基部６６（図１０に示すように、すべてのパッケージ１００において露出した部分のままであり、よってパッケージ１００の下部に露出したままの表面実装接合部９０と画定されるか形成される）とは、成形工程において成形化合物７０にカプセル化されない。  
【００６５】
成形化合物７０が硬化後、硬化成形化合物７０と構造は内部にカプセル化されて、次に仮支持部材２０が組み立てられたリードキャリア１０として画定される。仮支持部材２０は、図１７に示す方法で、独立型成形リードキャリア１０‘を得るために、図１９に示す組み立てられたリードキャリア１０から剥離される。独立型成形リードキャリア１０‘は、隣接したパッケージサイトは、硬化成形化合物７０により構造的に相互接続されたパッケージサイト１２のストリップ、アレイまたはマトリックスを含む。
【００６６】
個別のパッケージ１００は、独立型成形リードキャリア１０‘をパッケージサイトの境界（例えば、図７に示す切断線Ｙ）に沿って切断または鋸引きすることにより、独立型成形リードキャリア１０‘から形成される。図１０に示すとおり、各パッケージ１００は上部１０２、反対側にある底部１０４および周囲側部１０を含む。すべてのパッケージ１００において、図１０に示すとおり、パッケージ１００の端末パッド４０に対応する表面実装接合部９０と、パッケージ１００の集積回路チップ６０の処理基部６６は、パッケージ１００の底面１０４に露出したままである。
【００６７】
有益なことに、本発明において製造されたリードキャリア１００は、従来技術のリードフレーム１にある短絡構造体６およびタイバー２を除外する。よって、従来技術のＱＦＮパッケージＰがその周囲側部から導電性材料を延出させなければならないのとは対照的に、本発明に基づくパッケージ１００は、そこから延出する一切の導電性材料を有する必要がない。本発明におけるパッケージ１００はしたがって、従来技術のＱＦＮパッケージＰがもつ寄生容量と同じ障害の被害を受けず、高い周波数で作動する集積回路チップ６０の使用に適している。  
【００６８】
上記のように、端末パッド４０の縁部は、貼り出すような形状または段差がついた形状を有する。成形工程の際、成形化合物７０は、パッド４０および近傍のパッド４０と、対応する集積回路チップ６０の間を流動する。端子パッド４０の縁部４６が貼り出すような形状または段差がついた形状をしているので、図１６に示すように、成形化合物７０は、効果的に、成形化合物７０と端子パッド４０の縁部４６は本来構造的に係合するか、機械的に自ら係合するインターロック７２を形成する。より具体的には、インターロック７２の縁部または境界線は、端末パッド４０が硬化成形化合物７０から下方垂直に引き離されるのに耐えるように貼り出すような形状または段差がついた形状の端末パッドの縁部４６を接続する。インターロック７２はしたがって、端末パッド４０を成形化合物７０内の位置に保持する傾向があり、また端末パッド４０がワイヤボンド５０から引き離されるようにする。このような引き離しの傾向に対し、先ず仮支持部材２０がリードキャリア１０から取り外されるときに抵抗が生じ、さらに、パッケージ１００が使用中に、抵抗がない場合はパッケージ１００から端子パッド４０を引き離す恐れのある衝撃荷重を受ける可能性があるときに、再度、有益に抵抗が生じる。これらインターロック７２は、パッド４０の縁部４６に関連して、および初期には仮成形材料８０の側面８２の外形状（図１２および１３）に基づいて、上記に画定されたように、様々な異なる形状を有することができる。
【００６９】
図１９に示すように、各集積回路チップ６０の基部６６と仮支持部材２０の間にある仮粘着層３５は、例えば、Ｈｙｓｏｌ（登録商標）ＱＭＩ５３８ＮＢのような市販されたエポキシダイ取り付け材料を１つ以上の材料を含む。各集積回路チップ６０の基部６６は、接着層３５と強固な接着を形成するのに抵抗する材料に処理されるか被膜される。この処置により集積回路チップ６０の基部６６は酸化せず、良はんだ付け可能な表面を提供することができる。上述のように、基部は、金、プラチナ、銀および／またはそれらの合金で処理されるか被膜される。接着層３５は、集積回路チップ６０、端末パッド４０および成形化合物７０のワイヤボンド５０をカプセル化する成形工程の後に仮支持部材２０を容易に取り外せるように、集積回路チップ６０の処理基部６６の表面よりも２倍〜１０倍強固に接着する仮支持部材２０の上側面２２を形成するために選択される。
【００７０】
上記により、仮支持部材２０が組み立てられたリードキャリア１０から除去されるとき、仮支持部材２０は成形化合物７０および各端末パッド４０の表面実装接合部からきれいに分離されるが、仮接着層３５は仮支持部材２０に取りついたままであり、各集積回路チップ６０からきれいに除去される。よって、任意のパッケージ１００において、図１０が示すように、仮支持部材２０を除去した後、各端末パッド４０の表面実装接合部９０および各集積回路チップ６０の基部６６は露出したままである。端末パッド４０の表面実装接合部９０および集積回路チップ６０の基部６６は、例えば従来の表面実装はんだ付け方法によって表面実装基板に表面実装され得る。    
【００７１】
図１８において、別のリードキャリア１１０の詳細を示す。この別のリードキャリアでは、仮支持部材１２０はその上に置かれている別パッド１３０を有する。これらの別パッド１３０は、上側面１３２、対向する下側面１３４およびその上に段差のある端部１３６を含む。この段差のある端部１３６は上述の端末パッド４０上に提供された端部４６の別の端部である。このような段差のある端部１３６は、パッケージ１００の全面内にパッド４０を有益に保持するために、まだ成形化合物と連動させる形態を提供する。
【００７２】
本発明は、本発明の好適な実施形態および本発明を実践する最良の態様を明らかにするために提供されている。本発明をこのように説明したものの、本発明の開示の範囲および趣旨から逸脱することなく、入出力好適な実施形態に様々な異なる修正を施すことができることは明白な筈である。  
【図１】
2018514947.tif 000003
【図２】
2018514947.tif 000004
【図３】
2018514947.tif 000005
【図４】
2018514947.tif 000006
【図５】
2018514947.tif 000007
【図６】
2018514947.tif 000008
【図７】
2018514947.tif 000009
【図８】
2018514947.tif 000010
【図９】
2018514947.tif 000011
【図１０】
2018514947.tif 000012
【図１１】
2018514947.tif 000013
【図１２】
2018514947.tif 000014
【図１３】
2018514947.tif 000015
【図１４】
2018514947.tif 000016
【図１５】
2018514947.tif 000017
【図１６】
2018514947.tif 000018
【図１７】
2018514947.tif 000019
【図１８】
2018514947.tif 000020
【図１９】
2018514947.tif 000021
【国際調査報告】
2018514947.tif 000022
2018514947.tif 000023