(57)【要約】  トレンチを含むパッケージ構造を形成する方法が説明される。一実施形態は、第１の基板上に配置された第１のダイと、第１の基板の周辺領域上に配置された少なくとも１つの相互接続構造とを含む。成形材料は、第１の基板の一部上及び第１のダイ上に配置され、トレンチ開口部が、少なくとも１つの相互接続構造と第１のダイとの間に位置する成形材料内に配置される。
2018518835.tif 000002
【特許請求の範囲】
【請求項１】
マイクロエレクトロニクス・パッケージ構造であって、当該マイクロエレクトロニクス・パッケージ構造は、
第１の基板上に配置された第１のダイと、
前記第１の基板のエッジ領域上に配置された少なくとも１つの相互接続構造と、
前記第１の基板の一部上及び前記第１のダイ上に配置された成形材料と、
前記第１の基板の前記エッジ領域に位置する前記成形材料内の開口部であって、少なくとも１つの相互接続構造がその開口部内に配置される、開口部と、
前記成形材料内のトレンチ開口部であって、該トレンチ開口部は、前記少なくとも１つの相互接続構造と前記第１のダイとの間に位置する、トレンチ開口部と、を含む、
マイクロエレクトロニクス・パッケージ構造。
【請求項２】
前記第１の基板の前記エッジ領域に位置する前記成形材料内の前記開口部は、モールド貫通相互接続（TMI）ビアを含み、第２の基板の相互接続構造が、前記第１の基板上に配置された前記少なくとも１つの相互接続構造に結合される、請求項１に記載のマイクロエレクトロニクス・パッケージ構造。
【請求項３】
前記第２の基板の前記相互接続構造は、ＴＭＩはんだ接合構造によって、前記第１の基板上に配置された前記少なくとも１つの相互接続構造に結合される、請求項２に記載のマイクロエレクトロニクス・パッケージ構造。
【請求項４】
前記トレンチ開口部は、前記第１のダイを横切るフラックス材料の流れを阻止することができる、請求項１乃至３のいずれか一項に記載のマイクロエレクトロニクス・パッケージ構造。
【請求項５】
前記第２の基板上に配置された第２のダイがメモリを含み、前記第１のダイはシステムオンチップを含む、請求項２又は３に記載のマイクロエレクトロニクス・パッケージ構造。
【請求項６】
前記トレンチ開口部は、連続形状、不連続形状、及びＬ字形状のうちの１つを含む、請求項１乃至５のいずれか一項に記載のマイクロエレクトロニクス・パッケージ構造。
【請求項７】
前記パッケージ構造は、パッケージ・オン・パッケージ（PoP）構造を含む、請求項１乃至６のいずれか一項に記載のマイクロエレクトロニクス・パッケージ構造。
【請求項８】
マイクロエレクトロニクス・パッケージ構造であって、当該マイクロエレクトロニクス・パッケージ構造は、
ボードと、
該ボードに結合されたパッケージ構造と、を有しており、
該パッケージ構造は、
第１の基板上に配置された第１のダイと、
前記第１の基板の一部上及び前記第１のダイ上に配置された成形材料であって、前記第１のダイは前記成形材料内に少なくとも部分的に埋め込まれる、成形材料と、
該成形材料内のトレンチ開口部であって、該トレンチ開口部は、前記第１の基板上に配置されたモールド貫通相互接続（TMI）ビアと前記第１のダイとの間に位置する、トレンチ開口部と、を含む、
マイクロエレクトロニクス・パッケージ構造。
【請求項９】
前記第１の基板に結合された第２の基板をさらに含み、前記第１の基板上の前記ＴＭＩビア内に配置される少なくとも１つの相互接続構造が、前記第２の基板上に配置された相互接続構造と電気的及び物理的に結合される、請求項８に記載のマイクロエレクトロニクス・パッケージ構造。
【請求項１０】
前記ＴＭＩビアは、前記少なくとも１つの相互接続構造の一部上に配置されたフラックス材料を含む、請求項８に記載のマイクロエレクトロニクス・パッケージ構造。
【請求項１１】
前記第１のダイは、中央処理装置（CPU）ダイ、ロジックダイ、及びシステムオンチップ（SOC）から構成されるグループから選択される、請求項８に記載のマイクロエレクトロニクス・パッケージ構造。
【請求項１２】
前記トレンチ開口部は、約１０μｍ〜約３００μｍの高さを含む、請求項８乃至１１のいずれか１項に記載のマイクロエレクトロニクス・パッケージ構造。
【請求項１３】
前記トレンチ開口部によって、フラックスが前記成形材料の上面を横切って流れるのを阻止することができる、請求項８乃至１２のいずれか一項に記載のマイクロエレクトロニクス・パッケージ構造。
【請求項１４】
前記パッケージ構造に通信可能に結合された通信チップと、
該通信チップに通信可能に結合されたＤＲＡＭと、を含むシステムをさらに含む、請求項８乃至１３のいずれか一項に記載のマイクロエレクトロニクス・パッケージ構造。
【請求項１５】
前記パッケージ構造は、ＰｏＰパッケージ構造を含む、請求項８乃至１４のいずれか１項に記載のマイクロエレクトロニクス・パッケージ構造。
【請求項１６】
前記パッケージ構造は、３Ｄ積層可能なパッケージ構造を含む、請求項８乃至１５のいずれか一項に記載のマイクロエレクトロニクス・パッケージ構造。
【請求項１７】
マイクロエレクトロニクス・パッケージ構造を形成する方法であって、当該方法は、
第１の基板の中央部分に第１のダイを配置することと、
前記第１の基板のエッジ部分に少なくとも１つのはんだボールを配置することと、
前記第１の基板の一部上及び前記第１のダイ上に成形材料を形成することと、
該成形材料内にモールド貫通ビア開口部を形成することであって、前記モールド貫通ビア開口部によって前記少なくとも１つのはんだボールを露出させる、形成することと、
前記成形材料内にトレンチ開口部を形成することであって、前記トレンチ開口部は、前記モールド貫通ビア開口部と前記第１のダイとの間に形成される、形成することと、を含む、
方法。
【請求項１８】
第２の基板を前記第１の基板に結合することをさらに含み、前記第２の基板上に配置された相互接続構造が、前記第１の基板上の前記モールド貫通ビア開口部内に配置された前記少なくとも１つのはんだボールと結合される、請求項１７に記載の方法。
【請求項１９】
前記トレンチ開口部は、前記モールド貫通ビア開口部内に配置されたフラックス材料の流れを阻止することができる、請求項１７に記載の方法。
【請求項２０】
前記第１のダイは、中央処理装置（CPU）ダイ、ロジックダイ、及びシステムオンチップ（SOC）から構成されるグループから選択され、前記第２の基板は第２のダイを含み、該第２のダイはメモリダイを含む、請求項１８に記載の方法。
【請求項２１】
前記トレンチ開口部は、約１０μｍ〜約３００μｍの高さを含む、請求項１７乃至２０のいずれか１項に記載の方法。
【請求項２２】
前記トレンチ開口部は、連続形状、不連続形状、及びＬ字形状のうちの１つを含むように形成される、請求項１７乃至２１のいずれか１項に記載の方法。
【請求項２３】
前記パッケージ構造は、３Ｄ積層可能なパッケージ構造を含む、請求項１７乃至２２のいずれか１項に記載の方法。
【請求項２４】
前記トレンチ開口部内に補強材を配置することをさらに含む、請求項１７乃至２３のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、パッケージ構造にトレンチを形成する方法及びこの方法により形成された構造に関する。
【０００２】
関連出願
本願は、２０１５年６月２４日に出願された、”METHODS  OF  FORMING  TRENCHES  IN  PACKAGES  STRUCTURES  AND  STRUCTURES  FORMED  THEREBY”という標題の米国特許出願第１４／７４８，４９６号について優先権を主張する。
【背景技術】
【０００３】
パッキング技術が増々小型化する方向に向かうにつれて、より大きな全体的なパッケージを形成するために別個にパッケージ化された２つのダイを一体化することができる貫通モールド相互接続（TMI）構造を形成するような技術を用いることができる。例えば、パッケージ・オン・パッケージ（PoP）構造では、第１のパッケージングされたダイは、２つのパッケージされたダイ同士の間のＴＭＩ開口内に配置され得るはんだボール接続の使用によって第２のパッケージされたダイと結合することができる。
【図面の簡単な説明】
【０００４】
【図１ａ】実施形態によるパッケージ構造の断面図を示す。
【図１ｂ】実施形態によるパッケージ構造の断面図を示す。
【図１ｃ】実施形態によるパッケージ構造の断面図を示す。
【図１ｄ】実施形態によるパッケージ構造の断面図を示す。
【図１ｅ】実施形態によるパッケージ構造の断面図を示す。
【図１ｆ】実施形態によるパッケージ構造の断面図を示す。
【図１ｇ】実施形態によるパッケージ構造の断面図を示す。
【図１ｈ】実施形態によるパッケージ構造の断面図を示す。
【図１ｉ】実施形態によるパッケージ構造の断面図を示す。
【図１ｊ】実施形態によるパッケージ構造の断面図を示す。
【図２ａ】実施形態によるパッケージ構造の平面図を示す。
【図２ｂ】実施形態によるパッケージ構造の平面図を示す。
【図２ｃ】実施形態によるパッケージ構造の平面図を示す。
【図２ｄ】実施形態によるパッケージ構造の平面図を示す。
【図３】実施形態による方法のフローチャートを示す。
【図４】実施形態によるシステムの概略図を示す。
【発明を実施するための形態】
【０００５】
本明細書は、特定の実施形態を特に指摘し且つ明確に主張する特許請求の範囲で結論付けられるが、これらの実施形態の利点は、添付図面と併せて理解するときに、以下の本発明の詳細な説明からより容易に確認することができる。
【０００６】
以下の詳細な説明では、方法及び構造を実施することができる特定の実施形態を例として示す添付図面を参照する。これらの実施形態は、当業者が実施形態を実施できるように十分に詳細に説明している。種々の実施形態は、異なるが、必ずしも互いに排他的ではないことを理解されたい。例えば、一実施形態に関連して本明細書で説明される特定の特徴、構造、又は特性は、実施形態の精神及び範囲から逸脱することなく他の実施形態でも実施することができる。さらに、開示された各実施形態内の個々の要素の位置又は配置は、実施形態の精神及び範囲から逸脱することなく変更し得ることを理解すべきである。従って、以下の詳細な説明は、限定的な意味で解釈すべきではなく、実施形態の範囲は、添付の特許請求の範囲によってのみ規定され、権利が与えられる特許請求の範囲と均等の全範囲とともに適切に解釈される。図面では、いくつかの図面を通じて同様の参照符号は同じ又は同様の機能を指す。
【０００７】
パッケージデバイス等のマイクロエレクトロニクス・パッケージ構造を形成し利用する方法及び関連する構造が提示される。それらの方法／構造は、基板を提供し、この基板上に第１のダイを配置することを含むことができ、第１のダイとモールド貫通相互接続（TMI）構造との間にトレンチを形成することができる。トレンチは、ＴＭＩ構造内に配置され得るフラックス材料の流れを阻止する働きをする。
【０００８】
図１ａ〜図１ｊは、トレンチ開口部を含むパッケージング構造を形成する実施形態の断面図を示す。図１ａ〜図１ｂにおいて、例えば少なくとも１つのはんだボール１０２を含み得る少なくとも１つの相互接続構造１０２を、第１の基板１００上に配置／形成することができる。第１の基板１００は、有機又は無機の基板材料等のあらゆるタイプの基板材料を含むことができる。一実施形態では、基板は、第１の基板１００内のトレースによって運ばれ得る信号の回路等の様々な回路素子を含むことができる。一実施形態では、第１の基板１００は、第１の面１０５及び第２の面１０７を含むことができ、及び第１のパッケージ基板１００を含むことができる。一実施形態では、第１の基板１００は、パターニングされた銅導体（トレース）と、エポキシ等の様々な絶縁体及びガラス、シリカ又は他の材料等のフィラーとの交互層等の、任意の標準的なプリント回路基板（PCB）材料で形成してもよい。
【０００９】
一実施形態では、少なくとも１つの相互接続構造１０２は、例えばボールグリッドアレイ（BGA）相互接続及びランドグリッドアレイ（LGA）相互接続等の任意のタイプの相互接続構造１０２を含むことができる。一実施形態では、相互接続構造１０２は、第１の基板１００のエッジ領域１０１／周辺に近接して配置してもよい。一実施形態では、第１のダイ１０４を、第１の基板１００上に配置してもよく、相互接続構造１０２に隣接して配置してもよい（図１ｃ参照）。一実施形態では、第１のダイ１０４は、基板１００の中央領域１０３に配置／位置してもよい。一実施形態では、第１のダイ１０４は、システムオンチップ（SOC）を含むことができ、（シングル又はマルチコア）マイクロプロセッサ、メモリデバイス、チップセット、グラフィックスデバイス、特定用途向け集積回路、中央処理装置（CPU）等を含むが、これらに限定されない任意の適切な集積回路デバイスを含むことができる。
【００１０】
第１のダイ１０４は、例えば、ボールグリッドアレイのはんだボールを含み得る複数のはんだボール等、複数のダイ／導電性構造１０６によって、第１の基板１００と通信可能に結合することができる。一実施形態では、成形材料１０８を、第１の基板１００の上に形成／配置し、成形材料１０８によって第１のダイ１０４及び相互接続構造１０２を取り囲むことができる（図１ｄ参照）。一実施形態では、第１のダイ１０４を、成形材料１０８に完全に埋め込んでもよい。他の実施形態では、第１のダイ１０４を、成形材料１０８に少なくとも部分的に埋め込んでもよい。一実施形態では、成形材料１０８は、エポキシ材料等の材料を含んでもよい。
【００１１】
一実施形態では、開口部１１２が成形材料１０８に形成され、この開口部１１２によって基板１００上のはんだ接続部１０２を露出させることができる（図１ｅ参照）。開口部１１２は、レーザ除去プロセス等のプロセス１１０を使用することにより形成することができる。一実施形態では、モールド貫通相互接続（TMI）開口部／ビアを含み得る開口部１１２を形成するために、他のタイプのプロセスを利用してもよい。図１ｅでは、開口部は角度の付いた側壁を含むものとして示されているが、開口部１１２の他の実施形態は、略真っ直ぐな側壁を含んでもよく、又はＵ字形状の開口部又は任意の他の適切なプロファイルを含んでもよい。一実施形態では、第１の基板１００の各エッジ領域１０１上に２つの開口部／ビアが存在／形成されるが、他の実施形態では、第１の基板１００の各側部／エッジ領域１０１に１つの開口部１１２が存在してもよく、他の実施形態では、第１の基板１００のエッジ領域１０１に２つ以上の開口部１１２が存在してもよい。
【００１２】
一実施形態では、第１のダイ１０４と相互接続構造１０２との間に配置された成形材料１０８の一部に、少なくとも１つのトレンチ開口部１１６を形成することができる（図１ｆ参照）。少なくとも１つのトレンチ開口部１１６は、例えばレーザプロセス等のプロセス１１４で形成することができ、成形材料１０８内に開口部を形成することができる。一実施形態では、少なくとも１つのトレンチ開口部１１６は、モールド開口部１１２のプロセスステップと同じプロセスステップで形成してもよい。少なくとも１つのトレンチ開口部１１６は、いくつかの実施形態では、約１０μｍ（ミクロン）〜約３００μｍの深さ／高さ１１７と、約１０μｍ〜約１５００μｍの幅１１９とを含むことができるが、他の実施形態では、特定の用途に応じて変更することができる。一実施形態では、第１のダイ１０４に隣接して配置された少なくとも１つのトレンチ１１６があってもよい。
【００１３】
図２ａ〜図２ｃ（第１のパッケージ基板２００の一部の平面図）を参照すると、一実施形態では、トレンチ２１６は、連続トレンチ２１６を含むことができ（図２ａ参照）、トレンチ２１６は、連続した矩形状に形成され、第１のダイ２０４等のダイ２０４を取り囲む。連続トレンチ２１６は、（基板のエッジ領域２０１に位置する）相互接続構造２０２と第１のダイ２０４との間に配置される。トレンチ２１６は、成形材料２０８内に開口部を含む。
【００１４】
別の実施形態では、トレンチ２１６は、不連続な矩形状を含むように形成してもよく、トレンチ部分２１６は、図２ｂに示されるように隣接する矩形状トレンチ部分２１６同士の間に不連続性を含むことができる。一実施形態では、成形材料２０８は、不連続トレンチ領域／部分２１６同士の間の隣接する非トレンチ領域よりも低いトレンチ領域であるトレンチ高さを含む。別の実施形態（図２ｃ参照）では、トレンチ２１６は、第１の基板２００のコーナー領域にＬ字形状に形成される。Ｌ字形状のトレンチ部分２１６は、第１のダイ２０４とはんだ接続部２０２との間に配置され、成形材料２０８の隣接する非トレンチＬ字形状部分よりも低い高さを有する。別の実施形態では、少なくとも１つのトレンチ開口部１１６は、補強材料２１７をさらに含むことができる（図２ｄ参照）。例えば、金属材料を含む補強材２１７等の補強材２１７を、少なくとも１つのトレンチ開口部２１６内に配置／形成してもよい。一実施形態では、補強材料２１７は、例えば銅及び／又はステンレス鋼材を含んでもよい。場合によっては、補強材２１７は、本明細書の実施形態のパッケージ構造における反りを制御／低減するように働くことができる。一実施形態では、補強材は、例えばエポキシ材料等の接着剤を使用することによって、少なくとも１つのトレンチ２１６内に配置してもよい。
【００１５】
再び図１ｇを参照すると、複数のはんだボール１１８を、第１の基板１００の第２の面１０７上に配置／形成することができる。フラックス材料１２０を、開口部２１２内に配置／形成することができ、相互接続構造１０２を覆う／コーティングすることができる（図１ｈ参照）。一実施形態では、フラックス材料１２０は、開口部２１２を略充填することができるが、他の実施形態では、フラックス材料１２０は、開口部２１２を部分的にのみ充填することができる。図１ｈ〜図１ｉの実施形態では、第２の基板１２２を第１の基板１００に結合することができる。一実施形態では、第２の基板１２２は、第２のダイ１２４と、少なくとも１つのはんだボール１２６とを含むことができる。一実施形態では、第２のダイは、メモリダイを含むことができる。
【００１６】
アセンブリプロセス１２５によって、第１の基板１００を第２の基板１２２に接合／結合して、積層ダイ構造１３０を形成することができる（図１ｊ参照）。ＴＭＩはんだ接合等のＴＭＩ接合部は、第２の基板１２２からのはんだボールと第１の基板１００の少なくとも１つの相互接続構造１０２との接合によって形成することができる。例えばＴＭＩはんだ接合部のリフロー処理中等の、（実施形態では、ＰｏＰ又は３Ｄ積層パッケージ構造を含むことができる）積層ダイ構造１３０のその後のプロセス中に、積層パッケージ構造１３０は、例えば約１５０℃〜約２６０℃の間の温度処理を受け得る。
【００１７】
トレンチ開口部１１６は、フラックス１２０等のフラックスが開口部１１２からパッケージ表面に流れるのを阻止するために、例えば第１のダイ１０４に近い領域に向けて流れるのを阻止するのに役立つ。トレンチ開口部１１６は、室温と高温との両方でパッケージの反りを修正する（alter）ためにさらに利用することができる。トレンチ開口部１１６は、フラックス材料の流れを阻止し、毛細管作用誘起のフラックス材料の流れを妨げる／断つことによって、積層パッケージ構造１３０の変形／反りを防止することができる。
【００１８】
図３は、トレンチを含むパッケージ構造を形成する方法のフローチャートを示す。ステップ３０２では、第１の基板のエッジ部分上のはんだ接続部と、第１の基板の中央部の第１のダイとを含む基板が提供される。ステップ３０４では、第１のダイ上及びはんだ接続上に成形材料が形成される。ステップ３０６では、一実施形態では、ＴＭＩビアを含み得る開口部が、はんだ接続部を露出させるために成形材料内に形成される。ステップ３０８では、少なくとも１つのトレンチが、第１のダイとはんだ接続部との間の成形材料に形成される。トレンチ開口部によって、一実施形態では、ＴＭＩビアから第１のダイに向けて生じ得るフラックスの流れの毛細管作用を断つことができる。一実施形態では、トレンチ開口部は、ダイ領域の内部／上を流れる全てのプリフラックスを収集するためのリザーバ／ダムとして機能することができる。
【００１９】
一実施形態では、本明細書の実施形態のパッケージ構造は、本明細書のパッケージ構造に配置されたダイ等のマイクロ電子デバイスと、パッケージ構造が結合される次のレベルのコンポーネント（例えば、回路基板）との間に電気通信の提供を可能にする任意の適切なタイプの構造と結合することができる。
【００２０】
本明細書の実施形態のパッケージ構造及びその構成要素は、例えば、プロセッサダイで使用するための論理回路等の回路素子を含むことができる。メタライズ層及び絶縁材料、並びに金属層／相互接続を外部デバイス／外部層に結合することができる導電性コンタクト／バンプを本明細書の構造に含めることができる。本明細書の様々な図面に記載される構造／デバイスは、例えば、シリコンロジックダイ又はメモリダイの一部、又は任意のタイプの適切なマイクロエレクトロニクスデバイス／ダイを含むことができる。いくつかの実施形態では、デバイスは、特定の実施形態に応じて、互いに積み重ねられ得る複数のダイをさらに含んでもよい。一実施形態では、ダイは、実施形態のパッケージ構造内に部分的又は完全に埋め込んでもよい。
【００２１】
本明細書に含まれるデバイス構造の様々な実施形態は、システムオンチップ（SOC）製品に使用してもよく、スマートフォン、ノートブック、タブレット、ウェアラブル装置及び他の電子モバイル装置等の装置に適用してもよい。様々な実施形態では、パッケージ構造は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（PDA）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテインメント制御ユニット、デジタルカメラ、ポータブルミュージックプレーヤ、又はデジタルビデオレコーダ、及びウェアラブル装置に含めることができる。更なる実装態様では、本明細書のパッケージデバイスは、データを処理する任意の他の電子装置に含めてもよい。
【００２２】
本明細書の実施形態は、減少した反り及び増大したスループット及び歩留りを示す、３Ｄパッケージ構造等のパッケージ構造の実現を含む。
【００２３】
図４は、一実施形態によるコンピュータ装置４００の概略図である。コンピュータ装置４００は、例えばマザーボード４０２等のボード４０２を収容する。ボード４０２は、集積回路ダイ４０３と通信可能に結合され得るプロセッサ４０４及びオン・ダイメモリ４０６と、少なくとも１つの通信チップ４０８とを含むがこれに限定されない複数のコンポーネントを含むことができる。プロセッサ４０４は、ボード４０２に物理的及び電気的に結合することができる。いくつかの実装態様では、少なくとも１つの通信チップ４０８は、ボード４０２に物理的及び電気的に結合することができる。更なる実装態様では、通信チップ４０６は、プロセッサ４０４の一部である。
【００２４】
その用途に応じて、コンピュータ装置４００は、ボード４０２に物理的及び電気的に結合してもしなくてもよく、互いに通信可能に結合してもしなくてもよい他のコンポーネントを含み得る。これらの他のコンポーネントは、揮発性メモリ（例えば、ＤＲＡＭ）４１０、不揮発性メモリ（例えば、ＲＯＭ）４１２、フラッシュメモリ（図示せず）、グラフィックスプロセッサユニット（GPU）４１４、デジタル信号プロセッサ（DSP）４１６、暗号プロセッサ４４２、チップセット４２０、アンテナ４２２、タッチスクリーン・ディスプレイ等のディスプレイ４２４、タッチスクリーンコントローラ４２６、バッテリ４２８、オーディオコーデック（図示せず）、ビデオコーデック（図示せず）、全地球無線測位システム（GPS）装置４２９、コンパス４３０、加速度計、ジャイロスコープ及び他の慣性センサ４３２、スピーカ４３４、カメラ４３６、及び大容量記憶装置（例えば、ハードディスクドライブ、又は固体ドライブ）４４０、コンパクトディスク（CD）（図示せず）、デジタル多用途ディスク（DVD）（図示せず）等）を含むが、これらに限定されるものではない。これらの構成要素は、システムボード４０２に接続してもよく、システムボードに取り付けてもよく、又は他のコンポーネントのいずれかと結合してもよい。
【００２５】
通信チップ４０８によって、コンピュータ装置４００との間でデータを転送するための無線及び／又は有線通信を可能にする。用語「無線」及びその派生語は、非固体媒体を介して変調された電磁放射を使用することによってデータを通信することができる回路、デバイス、システム、方法、技術、通信チャネル等を説明するために使用することができる。この用語は、関連するデバイスがワイヤを含まないことを意味するものではないが、いくつかの実施形態ではワイヤを含まないことがある。通信チップ６０６は、Ｗｉ−Ｆｉ（登録商標）（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（登録商標）（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（LTE）、Ｅｖ−ＤＯ、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、イーサネット（登録商標）、及びその派生方式、だけでなく３Ｇ、４Ｇ、５Ｇ、及びそれ以上の規格として示される他の無線及び有線プロトコルを含むが、これらに限定されるものではない複数の無線又は有線規格又はプロトコルのいずれかを実装することができる。コンピュータ装置４００は、複数の通信チップ４０８を含むことができる。例えば、第１の通信チップ４０８は、Ｗｉ−Ｆｉ（登録商標）及びＢｌｕｅｔｏｏｔｈ（登録商標）等の短距離無線通信専用であってもよく、第２の通信チップ１００６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ−ＤＯ等の長距離無線通信専用であってもよい。
【００２６】
用語「プロセッサ」は、レジスタ及び／又はメモリからの電子データを処理して、その電子データをレジスタ及び／又はメモリに格納することができる他の電子データに変換するデバイス又はデバイスの部分を指すことができる。
【００２７】
様々な実装態様では、コンピュータ装置４００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（PDA）、ウルトラモバイルＰＣ、ウェアラブル装置、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメント制御ユニット、デジタルカメラ、ポータブルミュージックプレーヤ、又はデジタルビデオレコーダであってもよい。更なる実装態様では、コンピュータ装置６００は、データを処理する任意の他の電子装置であってもよい。
【００２８】
実施形態は、１つ又は複数のメモリチップ、コントローラ、ＣＰＵ（中央処理装置）、マザーボードを使用して相互接続されるマイクロチップ又は集積回路、特定用途向け集積回路（ASIC）、及び／又はフィールドプログラマブルゲートアレイ（FPGA）の一部として実装することができる。
【００２９】
前述の説明は、実施形態の方法に使用し得る特定のステップ及び材料を特定したが、当業者は、多くの修正及び置換をなし得ることを理解するであろう。従って、そのような全ての修正、変更、置換及び追加が、添付の特許請求の範囲によって規定されるような実施形態の精神及び範囲内に含まれるように意図される。さらに、本明細書に提供される図は、実施形態の実施に関連する例示的なマイクロエレクトロニクスデバイス及び関連するパッケージ構造の一部のみを示している。従って、実施形態は、本明細書に記載の構造に限定されるものではない。
【図１ａ】
2018518835.tif 000003
【図１ｂ】
2018518835.tif 000004
【図１ｃ】
2018518835.tif 000005
【図１ｄ】
2018518835.tif 000006
【図１ｅ】
2018518835.tif 000007
【図１ｆ】
2018518835.tif 000008
【図１ｇ】
2018518835.tif 000009
【図１ｈ】
2018518835.tif 000010
【図１ｉ】
2018518835.tif 000011
【図１ｊ】
2018518835.tif 000012
【図２ａ】
2018518835.tif 000013
【図２ｂ】
2018518835.tif 000014
【図２ｃ】
2018518835.tif 000015
【図２ｄ】
2018518835.tif 000016
【図３】
2018518835.tif 000017
【図４】
2018518835.tif 000018
【国際調査報告】
2018518835.tif 000019
2018518835.tif 000020