(57)【要約】  本明細書に記載の実施形態は、一般に、基板上での３次元（３Ｄ）構造のドーピングに関する。１つの実施形態では、共形ドーパント含有膜が３Ｄ構造上に堆積されうる。膜に組み込まれうる適切なドーパントは、ホウ素、リン、及び他の適切なドーパントを含みうる。続いて、ドーパントを３Ｄ構造内に拡散させるために、膜がアニールされうる。【選択図】図２
2018532272.tif 000002
【特許請求の範囲】
【請求項１】
基板処理方法であって、
基板の上に形成された３次元構造上に、熱化学気相堆積プロセス及びプラズマ堆積プロセスの組み合わせによって、ホウ素、炭素、及び窒素から成る共形膜を堆積させることであって、前記３次元構造がケイ素含有ＦｉｎＦＥＴデバイスである、堆積させることと、
前記ホウ素を前記３次元構造内に拡散させ、前記ＦｉｎＦＥＴデバイスをドープするために、前記３次元構造及び前記膜をアニールすることと
を含む方法。
【請求項２】
前記膜の中の前記ホウ素がジメチルアミンボラン前駆体から導出される、請求項１に記載の方法。
【請求項３】
前記アニール処理が急速熱アニール処理である、請求項１に記載の方法。
【請求項４】
前記急速熱アニール処理が、７００℃から１１００℃までの温度で実行されるスパイクアニール処理である、請求項３に記載の方法。
【請求項５】
前記スパイクアニール処理がレーザスパイクアニールを含む、請求項４に記載の方法。
【請求項６】
基板処理方法であって、
基板の上にケイ素含有３次元構造を形成することと、
前記ケイ素含有３次元構造を一又は複数のドーパント含有前駆体及び一又は複数のキャリアガスに曝露することと、
前記ケイ素含有３次元構造上に、熱化学気相堆積プロセス及びプラズマ堆積プロセスの組み合わせによって、ホウ素、炭素、及び窒素から成る共形膜を堆積させることと、
前記ドーパントを前記共形膜から前記ケイ素含有３次元構造内に拡散させるために、前記ケイ素含有３次元構造及び前記共形膜をアニールすることと
を含む方法。
【請求項７】
前記ケイ素含有３次元構造がＦｉｎＦＥＴデバイス構造を含む、請求項６に記載の方法。
【請求項８】
前記ドーパントがホウ素であり、前記ドーパント含有前駆体がジメチルアミンボランである、請求項６に記載の方法。
【請求項９】
前記アニールが、７００oＣから１１００oＣまでの温度で実行されるスパイクアニール処理である、請求項６に記載の方法。
【請求項１０】
基板処理方法であって、
上部に形成された３次元構造を有する基板を膜堆積チャンバの処理領域の中に位置付けることと、
前記３次元構造を一又は複数のドーパント含有前駆体及び一又は複数のキャリアガスに曝露することと、
共形膜を堆積させることと、
前記基板を熱処理チャンバに移送することと、
前記共形膜から前記３次元構造内に前記ドーパントを拡散させるために、前記３次元構造及び前記共形膜をアニールすることと
を含む方法。
【請求項１１】
前記膜堆積チャンバが、熱化学気相堆積プロセスを実行し、前記共形膜を堆積させるように構成されている、請求項１０に記載の方法。
【請求項１２】
前記共形膜を堆積させることが、２００oＣから６５０oＣまでの温度で前記膜堆積チャンバで実行される、請求項１１に記載の方法。
【請求項１３】
前記処理領域が、前記共形膜堆積中に１００ｍＴｏｒｒから１００Ｔｏｒｒまでの圧力で維持される、請求項１２に記載の方法。
【請求項１４】
前記一又は複数のドーパント含有前駆体がジメチルアミンボランを含む、請求項１１に記載の方法。
【請求項１５】
前記一又は複数のドーパント含有前駆体及び前記一又は複数のキャリアガスの中の前記ジメチルアミンボランの分圧が、１０Ｐａｓｃａｌから１０００Ｐａｓｃａｌまでである、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に記載の実施形態は、一般に、基板の上に形成された３次元（３Ｄ）構造のドーピングに関する。より具体的には、本明細書に記載の実施形態は、共形ドーパント堆積プロセスを使用した、３Ｄケイ素構造における共形ドーピングに関する。
【背景技術】
【０００２】
フィン電界効果トランジスタ（ＦｉｎＦＥＴｓ）などの３次元（３Ｄ）トランジスタは、相補型金属酸化物半導体（ＣＭＯＳ）のスケーリングを拡張する有望な候補である。そのようなＦｉｎＦＥＴトランジスタは、一般に、改良された静電制御（即ち、短チャネル効果）及びランダムなドーパント変動に対する低下した感度を提供する。しかしながら、高度なテクノロジー次元でのＦｉｎＦＥＴの集積化において、実施課題及びプロセスの複雑さの問題が存在する。
【０００３】
例えば、ＦｉｎＦＥＴ集積化の１つの課題は、３Ｄケイ素含有デバイス構造におけるドーパント濃度である。完全に空乏化した（すなわち、移動キャリアがない）ＦｉｎＦＥＴデバイス構造における本体又はバックゲートバイアスの欠如の結果として、非ドープＦｉｎＦＥＴのための実行可能な閾値電圧を達成するために、しばしば複雑な仕事関数工学が必要である。閾値電圧の複雑さに加えて、ＦｉｎＦＥＴ構造内のドーパント濃度及びドーパント分布は、３Ｄデバイス構造製造プロセスにおいて更なる課題を提示する。
【０００４】
現在のＦｉｎＦＥＴドーピングプロセスは、傾斜イオン注入スキーム又は照準線堆積スキームを利用する。傾斜イオン注入スキームでは、ドーパント濃度及び分布の特異性を制御することは困難であり、そのようなシステムは、処理シーケンスで実施するのに費用がかかる。加えて、スループットは、ドーピング操作を実行するために使用される追加の装置によって悪影響を受ける可能性がある。照準線スキームは、ＦｉｎＦＥＴ上にドーパント膜を堆積させるために使用されることがあるが、ＦｉｎＦＥＴの３Ｄ構造は、ＦｉｎＦＥＴ構造内のドーパント分布及び濃度に悪影響を及ぼす、適切な膜堆積特性（即ち、３Ｄ構造の側壁への堆積）を妨げる。
【０００５】
したがって、当該分野では、改良されたＦｉｎＦＥＴドーピング方法が必要とされている。
【発明の概要】
【０００６】
１つの実施形態では、基板処理方法が提供される。方法は、共形ホウ素−炭素−窒素含有膜を基板の上に形成された３次元構造上に堆積させることを含む。  ３次元構造は、ＦｉｎＦＥＴデバイスであり、３次元構造及び膜は、ホウ素を３次元構造内に拡散させ、ＦｉｎＦＥＴデバイスをドープさせるためにアニールされうる。
【０００７】
別の実施形態では、基板処理方法が提供される。基板処理方法は、基板のケイ素含有３次元構造を形成することと、３次元構造を一又は複数のドーパント含有前駆体及び一又は複数のキャリアガスに曝露することとを含む。共形膜は、３次元構造上に堆積され、かつドーパント、及び炭素及び窒素から成る群から選択された少なくとも１つの非ドーパント材料を含みうる。３次元構造及び共形膜は、ドーパントを共形膜から３次元構造内に拡散させるためにアニールされうる。
【０００８】
更に別の実施形態では、基板処理方法が提供される。方法は、上部に形成された３次元構造を有する基板を膜堆積チャンバの処理領域の中に位置付けることと、３次元構造を一又は複数のドーパント含有前駆体及び一又は複数のキャリアガスに曝露することとを含む。共形膜は、３次元構造上に堆積され、かつドーパント、及び炭素及び窒素から成る群から選択された少なくとも１つの非ドーパント材料を含みうる。基板が熱処理チャンバに移送され、３次元構造及び共形膜は、共形膜から３次元構造内にドーパントを拡散させるようにアニールされうる。
【０００９】
本開示の上記特徴が詳細に理解できるように、上記で概説した本開示のより具体的な説明が実施形態を参照することにより得られ、それら実施形態の幾つかは添付図面に示されている。しかし、本開示は他の等しく有効な実施形態も許容しうることから、付随する図面はこの開示の典型的な実施形態のみを示しており、したがって、本開示の範囲を限定すると見なすべきではないことに、留意されたい。
【図面の簡単な説明】
【００１０】
【図１】本明細書に記載の１つの実施形態による３次元（３Ｄ）構造が上部に形成された基板の概略断面図を示す。
【図２】本明細書に記載の実施形態による共形膜の堆積及びドーピングプロセスを実行するための方法の工程を示す。
【発明を実施するための形態】
【００１１】
理解を容易にするために、可能な場合には、複数の図に共通する同一の要素を指し示すために共通の語句を使用した。１つの実施形態で開示されている要素は、具体的な記述がなくとも、他の実施形態で有益に利用されうると想定される。
【００１２】
本明細書に記載の実施形態は、一般に、基板上での３次元（３Ｄ）構造のドーピングに関する。１つの実施形態では、共形ドーパント含有膜が３Ｄ構造上に堆積されうる。膜に組み込まれうる適切なドーパントは、ホウ素、リン、及び他の適切なドーパントを含みうる。続いて、ドーパントを３Ｄ構造内に拡散させるために、膜がアニールされうる。
【００１３】
図１は、本明細書に記載の１つの実施形態による３次元（３Ｄ）構造１０４が上部に形成された基板１００の概略断面図を示す。基板１００は、ベース材料層１０２から延びる３Ｄ構造１０４を含む。１つの実施形態では、ベース材料層１０２は、純粋なケイ素又はドープされたケイ素などのケイ素含有材料でありうる。別の実施形態では、ベース材料層１０２は、酸化物、窒化物などの絶縁体材料でありうる。例えば、  基板１００は、シリコン・オン・インシュレータ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板でありうる。本明細書に記載の実施形態は、一般に、３００ｍｍの円形基板を参照して製作されるが、様々な他の基板寸法が本明細書に記載の実施形態から利益を得ると想定されうる。
【００１４】
３Ｄ構造１０４は、様々なパターニング及びエッチングプロセスによって、ベース材料層１０２上に形成されうる。一般に、３Ｄ構造は、相補型金属酸化物半導体（ＣＭＯＳ）トランジスタにおけるフィン電界効果トランジスタ（ＦｉｎＦＥＴ）としての実施に適した寸法で形成されるが、他のトランジスタタイプもまた、本明細書に記載の実施形態から利益を得ることがある。３Ｄ構造は、現在の技術ノード及び１０ｎｍ未満のノードのような先進技術ノードでの利用に適しており、そのような利用にふさわしい寸法を有しうると考えられる。
【００１５】
３Ｄ構造１０４は、ベース材料層１０２と同じ材料であってもよく、又はベース材料層１０２と異なる材料であってもよい。１つの実施形態では、３Ｄ構造１０４は、ケイ素から形成されうる。他の実施形態では、３Ｄ構造は、ケイ素及び一又は複数のドーパントなどの複数の材料を含みうる。３Ｄ構造１０４は、ベース材料層１０２から延び、トレンチ１１６によって離間されている。３Ｄ構造は、上面１０８、及びトレンチ１１６の上面１０８と底面１１０との間を延びる側壁１０６を含む。
【００１６】
共形膜１１２を３Ｄ構造１０４及びベース材料層１０２の上に堆積させる。共形膜１１２は、一般に、共形膜１１２を堆積させる領域に関わらず、一定の又は実質的に一定の厚さを維持する。１つの実施形態では、約７０％を超える適合性で、約８０％を超える適合性で、約９０％を超える適合性で、約９５％を超える適合性で又は約９８％を超える適合性で、共形膜１１２を堆積させうる。例えば、共形膜１１２の厚さ１１４は、主に共形膜１１２の約７０％にわたって等しくなるように、上面１０８、側壁１０６、及び底面１１０に隣接して維持されうる。１つの実施形態では、厚さ１１４は、３Ｄ構造の寸法及び所望のドーピング特性次第で、約１０ｎｍから約１００ｎｍまでとなりうる。
【００１７】
共形膜１１２は、化学気相堆積（ＣＶＤ）又はプラズマベースの堆積技法などの様々な堆積技法によって堆積されうる。１つの実施形態では、共形膜１１２は、熱ＣＶＤ技法によって堆積されうる。本実施形態では、堆積前に様々な前駆体を調製するために、熱前駆体蒸発装置が、適切に構成された膜堆積チャンバに連結されうる。熱前駆体蒸発装置によって利用される温度は、用いられる前駆体次第で、約７０oＣから約１５０oＣまででありうる。別の実施形態では、共形膜１１２は、プラズマ化学気相堆積（ＰＥＣＶＤ）技法によって堆積されうる。本実施形態では、プラズマは、遠隔プラズマ源によって生成されてもよく、又は処理チャンバ内部で生成されてもよい。別の実施形態では、共形膜１１２は、ハイブリッド熱／プラズマ堆積技法によって堆積されうる。共形膜１１２を堆積させるための適切な装置は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．，から入手可能なＰＲＯＤＵＣＥＲ（登録商標）チャンバである。他の製造業者からの適切に構成されたチャンバもまた、本明細書に記載の実施形態による共形膜の堆積を実行するために用いられうることが想定されている。
【００１８】
図２は、本明細書に記載の実施形態による共形膜の堆積及びドーピングプロセスを実行するための方法２００の工程を示す。工程２０２では、共形ドーパント含有膜は、基板の上に形成された３Ｄ構造上に堆積されうる。膜は、上記のような適合性を提供するように構成された適切な処理条件を用いて堆積されうる。１つの実施形態では、ドーパント含有共形膜は、膜堆積チャンバの処理領域の中に位置付けられる基板の上に堆積されうる。ある実施形態では、ドーパント含有共形膜は、ドーパント及び非ドーパント材料を含みうる。適切なドーパント種は、数ある中でも、ホウ素、リン、ヒ素、アンチモン、アルミニウム、及びガリウムを含む。非ドーパント材料は、数ある中でも、炭素、窒素、ケイ素、及び酸素を含む。一般に、共形膜の中のドーパントが続く処理工程中に３Ｄ構造内に拡散されることになる一方で、非ドーパント材料は、３Ｄ構造内に拡散されることはないだろう。
【００１９】
１つの例では、ホウ素−炭素−窒素膜が３Ｄ構造上に堆積されうる。本実施形態では、ジメチルアミンボランなどのホウ素含有前駆体が、膜堆積チャンバ内の３Ｄ構造に曝露されうる。オプションで、ホウ素含有前駆体は、膜堆積チャンバの処理領域内への侵入前に、加熱されてもよい。本実施形態では、非ドーパント材料炭素及び窒素もまた、３Ｄ特性に曝露されうる。適切な炭素含有前駆体は、プロペンなどの炭化水素含有材料であり、適切な窒素含有前駆体は、アンモニアなどでありうる。
【００２０】
共形膜の要素組成を制御するために、前駆体の流量は、共形膜組成プロファイルに影響を与えるよう変更されうる。加えて、数ある中でもアルゴン、窒素、水素、及びヘリウムなどの様々なキャリアガスは、前駆体と共に膜堆積チャンバの処理容積に提供されうる。一又は複数のキャリアガスは、約１００ｓｃｃｍから約２００００ｓｃｃｍの速度で膜堆積チャンバに提供されうる。ドーパント前駆体のキャリアガスに対する分圧は、約１０Ｐａｓｃａｌから約１０００Ｐａｓｃａｌでありうる。
【００２１】
膜堆積チャンバの温度は、共形膜堆積プロセス中に約２００oＣから約６５０oＣまでに維持されうる。膜堆積チャンバの圧力は、共形膜堆積プロセス中に、約１００ｍＴｏｒｒから約１００Ｔｏｒｒまでで維持されうる。前駆体流量、チャンバ温度、及びチャンバ圧力は、ドーパント含有膜の適合性に影響を与え、続く３Ｄ構造のドーピングに適切なある程度の適合性を提供するように構成されうると考えられる。
【００２２】
工程２０４では、３Ｄ構造は、ドーパント含有共形膜から３Ｄ構造内にドーパントを拡散するようにアニールされうる。基板は、膜堆積チャンバから、急速な熱処理チャンバなどのアニールチャンバに移送されうる。急速な熱処理は、基板をアニールするために様々な電磁エネルギー源を利用しうる。例えば、放射加熱、レーザアニール、又はそれらの組み合わせが、共形膜から３Ｄ構造内にドーパントを駆動するために用いられうる。１つの実施形態では、アニールプロセスを実行するための適切な装置は、ＶＡＮＴＡＧＥ（登録商標）ＡＳＴＲＡ（登録商標）ツール、ＶＡＮＴＡＧＥ（登録商標）ＲＡＤＩＡＮＣＥ（登録商標）ＰＬＵＳツール、ＶＡＮＴＡＧＥ（登録商標）ＶＵＬＣＡＮ（登録商標）ツールであり、すべてがカリフォルニア州サンタクララのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．，から入手可能である。また、本明細書に記載のアニールプロセスを実行するために、他の製造業者からの適切に構成されたアニール装置が使用されうることも想定される。
【００２３】
アニールプロセスは、約７００oＣから約１１００oＣまで、例えば、約８５０oＣから約１０５０oＣまでの温度で実行されうる。アニールプロセスは、概して、反復的に、基板上に堆積させた材料を迅速に加熱するように構成される。温度サイクリングは、ミリ秒スケールから秒スケールで実行され、アニールは、ドーパントを共形膜から３Ｄ構造に拡散させるだけでなく、非ドーパント材料の３Ｄ構造への拡散を防止するために共形膜の非ドーパント材料を揮発させることもできると考えられる。
【００２４】
共形ドーパント含有膜の適合性の結果として、３Ｄ構造内へのドーパント拡散は、主に均一になるように制御された方法で進行しうる。要するに、ドーパントは、複数の方向（即ち、側壁及び上壁）から３Ｄ構造内に拡散し、拡散の深さは、アニールプロセスによって制御されうる。上記のホウ素−炭素−窒素の実施形態では、３Ｄ構造（ポストアニール）におけるホウ素濃度は、約２．５×１０２１原子／ｃｍ３から約３．５×１０２１原子／ｃｍ３まででありうる。３Ｄ構造における炭素及び窒素の濃度（ポストアニール中の）は、約５．０×１０１８原子／ｃｍ３未満、例えば、約５．０×１０１７原子／ｃｍ３未満などでありうる。アニールプロセスの結果としての拡散の深さ次第で、炭素及び窒素の濃度は、約０原子／ｃｍ３、又は３Ｄ構造のデバイス機能性（即ち、閾値電圧）に著しく影響を与えない別の無視できる濃度であってもよい。ドーパントを均一に３Ｄ構造内に選択的に組み込むことによって、３Ｄ構造におけるドーパント分布は、改善された閾値電圧エンジニアリングを提供し、改善されたデバイス性能も提供しうる。
【００２５】
アニールプロセスが実行された後に、ドーパントが空乏した共形膜の任意の残った部分は、基板及び３Ｄ構造から除去されうる。共形膜を優先して除去するために選択された化学的性質を有する、湿式エッチング又は乾燥プラズマエッチングプロセスなどの種々のエッチングプロセスは、共形膜を除去するために利用されうる。結果として、３Ｄ構造は、所望のドーパント種でドープされ、３Ｄ構造は、続くデバイス構造製造プロセスに適する可能性がある。
【図１】
2018532272.tif 000003
【図２】
2018532272.tif 000004
【国際調査報告】
2018532272.tif 000005
2018532272.tif 000006