(57)【要約】  技術変更指示（ＥＣＯ）のためのハイブリッド拡散標準ライブラリセル、ならびに関連システムおよび方法が、開示される。ハイブリッド拡散標準ライブラリセルは、固定のベース層に対応するマスクが、集積回路（ＩＣ）デバイスにわたって一定のままであるため、低減された費用で製造され得る。ハイブリッド拡散標準ライブラリセルは、少なくとも１つのトランジスタと、複数の拡散領域（１０２（１−４））を含み、ここにおいて、破断領域（１０４）は、複数の拡散領域のうちの少なくとも２つを分離する。ハイブリッド拡散標準ライブラリセルは、第１の金属層にトランジスタを接続するように構成される固定の位置における１つ以上のＭＥＯＬインタコネクト（１０６（１−１９））を含む。インタコネクトのうちの１つ（１０６（１７））は、破断領域において配置され得る。複数の拡散領域の間に破断領域を含むことは、固定のＭＥＯＬインタコネクトの位置を限定するのに役立ち、それは、ベースレベルトランジスタのための、可能性がある位置を限定し、ベース層設計を固定する。
2018532266.tif 000002
【特許請求の範囲】
【請求項１】
標準ライブラリセルであって、
少なくとも１つのトランジスタと、
複数の拡散領域と、ここにおいて、前記複数の拡散領域のうちの少なくとも１つの拡散領域は、前記少なくとも１つのトランジスタに対応する、
前記複数の拡散領域のうちの少なくとも２つの拡散領域を分離する１つ以上の破断領域と、
第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される１つ以上の固定のミドルエンドオブライン（ＭＥＯＬ）インタコネクトと、
を備える、標準ライブラリセル。
【請求項２】
前記１つ以上の破断領域のうちの第１の破断領域において配置される固定のＭＥＯＬインタコネクトをさらに備える、請求項１に記載の標準ライブラリセル。
【請求項３】
前記第１の破断領域において配置される前記固定のＭＥＯＬインタコネクトは、前記複数の拡散領域のうちの少なくとも２つの拡散領域の上に配置される複数の第１の金属層セグメントを接続するように構成される固定の第２の層ＭＥＯＬインタコネクトを備える、請求項２に記載の標準ライブラリセル。
【請求項４】
前記１つ以上の固定のＭＥＯＬインタコネクトのうちの１つ以上は、１つ以上の第１の層ＭＥＯＬインタコネクトを備え、前記１つ以上の第１の層ＭＥＯＬインタコネクトの各々は、対応する第２の層ＭＥＯＬインタコネクトに、対応するトランジスタを接続するように構成される、請求項１に記載の標準ライブラリセル。
【請求項５】
１つ以上の固定の０レベルビアをさらに備え、前記１つ以上の固定の０レベルビアの各々は、前記第１の金属層に前記少なくとも１つのトランジスタのゲートを接続するように構成される、請求項１に記載の標準ライブラリセル。
【請求項６】
前記１つ以上の固定のＭＥＯＬインタコネクトのうちの１つ以上は、１つ以上のタイオフ層インタコネクトを備え、前記１つ以上のタイオフ層インタコネクトの各々は、前記少なくとも１つのトランジスタを非アクティブ化するために、前記少なくとも１つのトランジスタのゲートをタイオフするように構成される、請求項１に記載の標準ライブラリセル。
【請求項７】
前記１つ以上の破断領域は、
第１の拡散領域と第２の拡散領域を分離することと、ここにおいて、前記第１の拡散領域および前記第２の拡散領域は各々、ｐ型金属酸化膜半導体（ＰＭＯＳ）領域を備える、
第３の拡散領域と第４の拡散領域を分離することと、ここにおいて、前記第３の拡散領域および前記第４の拡散領域は各々、ｎ型金属酸化膜半導体（ＮＭＯＳ）領域を備える、
を行うように構成される第１の破断領域を備える、請求項１に記載の標準ライブラリセル。
【請求項８】
前記１つ以上の破断領域は、
第１の破断領域と、ここにおいて、前記第１の破断領域は、
第１の拡散領域と第２の拡散領域を分離し、
第３の拡散領域と第４の拡散領域を分離する、
第２の破断領域と、ここにおいて、前記第２の破断領域は、
前記第１の拡散領域と第５の拡散領域を分離し、
前記第３の拡散領域と第６の拡散領域を分離する、
を備える、請求項１に記載の標準ライブラリセル。
【請求項９】
前記第１の破断領域における固定のＭＥＯＬインタコネクトをさらに備える、請求項８に記載の標準ライブラリセル。
【請求項１０】
前記第１の破断領域における前記固定のＭＥＯＬインタコネクトは、前記複数の拡散領域のうちの少なくとも２つの拡散領域の上に配置される複数の第１の金属層セグメントを接続するように構成される固定の第２の層ＭＥＯＬインタコネクトを備える、請求項９に記載の標準ライブラリセル。
【請求項１１】
前記第２の破断領域における固定のＭＥＯＬインタコネクトをさらに備える、請求項９に記載の標準ライブラリセル。
【請求項１２】
前記第１の破断領域における前記固定のＭＥＯＬインタコネクトは、複数の第１の金属層セグメントを接続するように構成される固定の第２の層ＭＥＯＬインタコネクトを備え、
前記第２の破断領域における前記固定のＭＥＯＬインタコネクトは、複数の第１の金属層セグメントを接続するように構成される固定の第２の層ＭＥＯＬインタコネクトを備える、
請求項１１に記載の標準ライブラリセル。
【請求項１３】
インバータとして機能するようにプログラムされるように構成される、請求項１に記載の標準ライブラリセル。
【請求項１４】
バッファとして機能するようにプログラムされるように構成される、請求項１に記載の標準ライブラリセル。
【請求項１５】
集積回路（ＩＣ）に統合される、請求項１に記載の標準ライブラリセル。
【請求項１６】
セットトップボックス、エンタテインメントユニット、ナビゲーションデバイス、通信デバイス、固定位置データユニット、モバイル位置データユニット、モバイル電話、セルラ電話、コンピュータ、携帯用コンピュータ、デスクトップコンピュータ、携帯情報端末（ＰＤＡ）、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレイヤ、デジタル音楽プレイヤ、携帯用音楽プレイヤ、デジタルビデオプレイヤ、ビデオプレイヤ、デジタルビデオディスク（ＤＶＤ）プレイヤ、および携帯用デジタルビデオプレイヤから成るグループから選択されるデバイスに統合される、請求項１に記載の標準ライブラリセル。
【請求項１７】
集積回路（ＩＣ）設計のための複数の標準ライブラリセルを備えるセルライブラリのためのコンピュータデータを記憶した非一時的なコンピュータ可読媒体であって、前記標準ライブラリセルの各々は、
少なくとも１つのトランジスタと、
複数の拡散領域と、ここにおいて、前記複数の拡散領域のうちの少なくとも１つの拡散領域は、前記少なくとも１つのトランジスタに対応する、
前記複数の拡散領域のうちの少なくとも２つの拡散領域を分離する１つ以上の破断領域と、
第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される１つ以上の固定のミドルエンドオブライン（ＭＥＯＬ）インタコネクトと、
を備える、非一時的なコンピュータ可読媒体。
【請求項１８】
標準ライブラリセルを製作する方法であって、
基板上に複数の拡散領域を配置することと、
前記複数の拡散領域のうちの少なくとも２つの拡散領域を分離する１つ以上の破断領域を提供することと、
前記複数の拡散領域のうちの少なくとも１つに対応する少なくとも１つのトランジスタを形成することと、
第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される１つ以上の固定のミドルエンドオブライン（ＭＥＯＬ）インタコネクトを配置することと、
を備える、方法。
【請求項１９】
前記第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される前記１つ以上の固定のＭＥＯＬインタコネクトを配置することは、前記１つ以上の破断領域のうちの第１の破断領域における複数の第１の金属層セグメントを接続するように構成される固定の第２の層ＭＥＯＬインタコネクトを配置することを備える、請求項１８に記載の方法。
【請求項２０】
前記第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される前記１つ以上の固定のＭＥＯＬインタコネクトを配置することは、対応する第２の層ＭＥＯＬインタコネクトに前記少なくとも１つのトランジスタを接続するように構成される１つ以上の第１の層ＭＥＯＬインタコネクトを配置することを備える、請求項１８に記載の方法。
【請求項２１】
前記第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される前記１つ以上の固定のＭＥＯＬインタコネクトを配置することは、前記第１の金属層に前記少なくとも１つのトランジスタの、対応するゲートを接続するように構成される１つ以上の固定の０レベルビアを配置することを備える、請求項１８に記載の方法。
【請求項２２】
前記第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される前記１つ以上の固定のＭＥＯＬインタコネクトを配置することは、前記少なくとも１つのトランジスタを非アクティブ化するために前記少なくとも１つのトランジスタの、対応するゲートをタイオフするように構成される１つ以上のタイオフ層インタコネクトを配置することを備える、請求項１８に記載の方法。
【請求項２３】
技術変更指示（ＥＣＯ）標準ライブラリセルをプログラムするための方法であって、
１つ以上の非固定の０レベルビアが、１つ以上の固定の第２の層ミドルエンドオブライン（ＭＥＯＬ）インタコネクト上に配置されるように構成することと、ここにおいて、前記１つ以上の固定の第２の層ＭＥＯＬインタコネクトのうちの１つは、２つ以上の拡散領域を分離する破断領域に配置される、
１つ以上の第１の金属層セグメントのうちの１つ以上が前記１つ以上の非固定の０レベルビアのうちの１つ以上に結合するように、前記１つ以上の第１の金属層セグメントが配置されるように構成することと、
前記１つ以上の第１の金属層セグメントのうちの１つ以上が１つ以上の固定の０レベルビアに結合するように、前記１つ以上の第１の金属層セグメントのうちの１つ以上が配置されるように構成することと、
を備える、方法。
【請求項２４】
前記１つ以上の非固定の０レベルビアおよび前記１つ以上の第１の金属層セグメントを構成することは、前記ＥＣＯ標準ライブラリセルがインバータとして機能するように、前記１つ以上の非固定の０レベルビアおよび前記１つ以上の第１の金属層セグメントを構成することを備える、請求項２３に記載の方法。
【請求項２５】
前記１つ以上の非固定の０レベルビアおよび前記１つ以上の第１の金属層セグメントを構成することは、前記ＥＣＯ標準ライブラリセルがバッファとして機能するように、前記１つ以上の非固定の０レベルビアおよび前記１つ以上の第１の金属層セグメントを構成することを備える、請求項２３に記載の方法。
【発明の詳細な説明】
【優先権の主張】
【０００１】
[0001]  本願は、２０１５年９月１７日付で出願され、「HYBRID DIFFUSION STANDARD LIBRARY CELLS, AND RELATED SYSTEMS AND METHODS」と題された、米国特許出願番号第１４／８５７、５５２号に対する優先権を主張し、その内容が、その全体として参照によって、本明細書に組み込まれている。
【技術分野】
【０００２】
[0002]  本開示の技術は概して、標準ライブラリセル（standard library cell）に関し、具体的に、論理回路を設計するための、標準ライブラリセルの利用および再利用に関する。
【背景技術】
【０００３】
[0003]  プロセッサベースのコンピュータシステムは、無数の集積回路（ＩＣ：integrated circuit）を含むことができる。各ＩＣは、複数のＩＣデバイス（device）から成る複雑なレイアウト設計（complex layout design）を有する。標準ライブラリセルは、しばしば、より複雑でなく、より管理可能な（more manageable）そのようなＩＣの設計を作ること（making the design）を支援するために用いられる。具体的には、標準ライブラリセルは、選ばれた技術の特定の設計ルールに従う一般に使用されるＩＣデバイスに対応する設計前のセルを設計者に提供する。限定されない例として、標準ライブラリセルは、ゲート（gate）、インバータ（inverter）、マルチプレクサ、および加算器を含み得る。標準ライブラリにおけるそのようなＩＣデバイスに対応する標準ライブラリセルは、均一（uniform）相補性金属酸化膜半導体（ＣＭＯＳ：complementary metal-oxide semiconductor）ベース層（base layer）およびベースインタコネクト（base interconnect）を含み得る。例えば、マルチプレクサおよびインバータに対応する標準ライブラリセルは、ｎ型ＭＯＳ（ＮＭＯＳ：n-type MOS）およびｐ型ＭＯＳ（ＰＭＯＳ：p-type MOS）トランジスタ（transistor）をそれぞれサポートするように構成されるベースｐ型拡散領域およびベースｎ型拡散領域に配置される均一ベースインタコネクトを各々含み得る。よって、マルチプレクサおよびインバータに対応する標準ライブラリセルは、互換性のあるベース設計を有するが、ベースインタコネクトならびにｐ型およびｎ型拡散領域に追加される層に関して異なる。
【０００４】
[0004]  ある特定のＩＣデバイスに対応する標準ライブラリセルに加えて、ＩＣ設計は、技術変更指示（ＥＣＯ：engineering change order）標準ライブラリセルと一般に称されるプログラマブルセル（programmable cell）を含み得る。そのようなＥＣＯ標準ライブラリセルは、ＩＣ設計においてスペアセル（spare cell）として採用され、ここにおいて、ＥＣＯ標準ライブラリセルは、ＩＣ設計が製造（fabrication）のために終了した（finalized）後、プログラムされ得る。そのようなプログラミングは、更新されたマスク（mask）を製造することによって達成され、ここにおいて、ＥＣＯ標準ライブラリセルの対応する層は、設計変更を反映するために変えられている。限定されない例として、製造のためのＩＣ設計が終了すると、ＩＣ設計に対応するマスクが、製造される。しかしながら、ＩＣ設計は、ゲートのセットの機能性（functionality）または信号のタイミングのような、ＩＣ設計のある特定の特性（certain property）を変更するために、終了後に変えられ得る。よって、ＩＣ設計は、所望の動作を確実にするために、信号の極性を変更するためにインバータとして機能するように、またはタイミング目的（timing purpose）のためにバッファ（buffer）として機能するようにＥＣＯ標準ライブラリセルをプログラムすることによって、これらの変更に適応するように変更され得る。
【０００５】
[0005]  しかしながら、製造技術のサイズが縮小し続ける中、ＥＣＯ標準ライブラリセルをプログラムすることおよび対応するマスクを製造することと関連付けられる時間および費用は、増加し得る。例えば、１０ナノメートル（１０ｎｍ）およびその下の（and below）製造技術サイズでＥＣＯ標準ライブラリセルをプログラムすることは、ＥＣＯ標準ライブラリセルの複数の層を変えることを含み得る。変えられる各層は、再製造される（re-fabricated）１つ以上のマスクをもたらし得、それは、ＩＣを製造することの対応する時間および費用を増加させる。それゆえに、ＥＣＯ標準ライブラリセルを製造することと関連付けられる時間および費用を緩和しながら、製造技術サイズが縮小し続けるＥＣＯ標準ライブラリセルを採用することは、有利である。
【発明の概要】
【０００６】
[0006]  詳細な説明で開示されている態様は、ハイブリッド拡散標準ライブラリセル（hybrid diffusion standard library cells）、ならびに関連システムおよび方法を含む。ハイブリッド拡散標準ライブラリセルは、様々な機能がセルのより高いレベルにおいて設計されることを可能にする一方で、固定のベース層設計（fixed base layer design）を提供する。このように、ハイブリッド拡散標準ライブラリセルは、固定のベース層に対応するマスクが、異なる集積回路（ＩＣ）デバイスにわたって一定のままであるため、低減された費用を用いて製造され得る。よって、１つの例となる態様において、ハイブリッド拡散標準ライブラリセルが、提供される。「ハイブリッド拡散（hybrid diffusion）」標準ライブラリセルは、複数の拡散領域（diffusion region）を採用する標準ライブラリセルである。ハイブリッド拡散標準ライブラリセルにおける破断領域（break region）は、複数の拡散領域のうちの少なくとも２つを分離（separate）する。さらに、ハイブリッド拡散標準ライブラリセルは、第１の金属層（metal layer）に、対応するトランジスタを接続する（connect）ように構成される固定の位置（fixed location）における、１つ以上の固定のミドルエンドオブライン（ＭＥＯＬ：middle-end-of-line）インタコネクトを含む。このように、複数の拡散領域の間に破断領域を含むことは、ベースレベルトランジスタ（base level transistor）のための、可能性がある位置を制限するのに役立ち、ベース層設計（base layer design）を固定する（fix）。
【０００７】
[0007]  特定のＩＣデバイスとして機能するように設計されるセルに加えて、技術変更指示（ＥＣＯ）標準ライブラリセルは、所望の機能性を達成するためにプログラムされ得る。ＥＣＯ標準ライブラリセルをプログラムすることは、セルが所望の機能を行うように、セル内で層を構成することを含み、ここにおいて、構成される層と関連付けられるマスクが、変更を反映するために製造される。よって、ハイブリッド拡散標準ライブラリセルは、ＥＣＯ標準ライブラリセルとして採用され得、ここにおいて、プログラムされ得るマスクの数は、制限され、それは、ＩＣを製造することと関連付けられる時間および費用を緩和する。
【０００８】
[0008]  一態様におけるこの点において、標準ライブラリセルが、提供される。標準ライブラリセルは、少なくとも１つのトランジスタを備える。標準ライブラリセルは、複数の拡散領域をさらに備え、ここにおいて、複数の拡散領域のうちの少なくとも１つの拡散領域は、少なくとも１つのトランジスタに対応する。標準ライブラリセルは、複数の拡散領域のうちの少なくとも２つの拡散領域を分離する１つ以上の破断領域をさらに備える。標準ライブラリセルは、第１の金属層に少なくとも１つのトランジスタを接続するように構成される１つ以上の固定のＭＥＯＬインタコネクト（fixed MEOL interconnect）をさらに備える。
【０００９】
[0009]  別の態様において、ＩＣ設計のための複数の標準ライブラリセルを備えるセルライブラリ（cell library）のためのコンピュータデータ（computer data）を記憶した非一時的なコンピュータ可読媒体（non-transitory computer-readable medium）が、提供される。標準ライブラリセルの各々は、少なくとも１つのトランジスタを備える。標準ライブラリセルの各々は、複数の拡散領域をさらに備え、ここにおいて、複数の拡散領域のうちの少なくとも１つの拡散領域は、少なくとも１つのトランジスタに対応する。標準ライブラリセルの各々は、複数の拡散領域のうちの少なくとも２つの拡散領域を分離する１つ以上の破断領域をさらに備える。標準ライブラリセルの各々は、第１の金属層に少なくとも１つのトランジスタを接続するように構成される１つ以上の固定のＭＥＯＬインタコネクトをさらに備える。
【００１０】
[0010]  別の態様において、標準ライブラリセルを製作する方法が、提供される。方法は、基板（substrate）上に複数の拡散領域を配置する（dispose）ことを備える。方法は、複数の拡散領域のうちの少なくとも２つの拡散領域を分離する１つ以上の破断領域を提供することをさらに備える。方法は、複数の拡散領域のうちの少なくとも１つに対応する少なくとも１つのトランジスタを形成することをさらに備える。方法は、第１の金属層に少なくとも１つのトランジスタを接続するように構成される１つ以上の固定のＭＥＯＬインタコネクトを配置することをさらに備える。
【００１１】
[0011]  別の態様において、ＥＣＯ標準ライブラリセルをプログラムするための方法が、提供される。方法は、１つ以上の固定の第２の層ＭＥＯＬインタコネクト（fixed second layer MEOL interconnect）上に、１つ以上の非固定の０レベルビア（non-fixed zero level via）が配置されるように構成することを備え、ここにおいて、１つ以上の固定の第２の層ＭＥＯＬインタコネクトのうちの１つは、２つ以上の拡散領域を分離する破断領域に配置される。方法は、１つ以上の第１の金属層セグメント（metal layer segment）のうちの１つ以上が１つ以上の非固定の０レベルビアのうちの１つ以上に結合するように、１つ以上の第１の金属層セグメントが配置されるように構成することをさらに備える。方法は、１つ以上の第１の金属層セグメントのうちの１つ以上が１つ以上の固定の０レベルビア（fixed zero level via）に結合するように、１つ以上の第１の金属層セグメントのうちの１つ以上が配置されるように構成することをさらに備える。
【図面の簡単な説明】
【００１２】
【図１】[0012]  図１は、拡散領域を分離する破断領域を採用し、固定のミドルエンドオブライン（ＭＥＯＬ）インタコネクト（fixed middle-end-of-line (MEOL) interconnect）を採用する、例となるハイブリッド拡散標準ライブラリセルの例となるレイアウト図である。
【図２】[0013]  図２は、破断領域および固定のＭＥＯＬインタコネクトを採用する、図１における、例となるハイブリッド拡散標準ライブラリセルの断面図である。
【図３】[0014]  図３は、図１におけるハイブリッド拡散標準ライブラリセルを製作するための例となる方法のフローチャートである。
【図４】[0015]  図４は、拡散領域を分離する２つの破断領域を採用し、固定のＭＥＯＬインタコネクトを採用する、例となるハイブリッド拡散標準ライブラリセルの、例となるレイアウト図である。
【図５】[0016]  図５は、拡散領域を分離する２つの破断領域を採用し、固定のＭＥＯＬインタコネクトを採用する、別の例となるハイブリッド拡散標準ライブラリセルの例となるレイアウト図である。
【図６】[0017]  図６は、例となるインバータのトランジスタレベルの図である。
【図７】[0018]  図７は、破断領域および固定のＭＥＯＬインタコネクトを採用するハイブリッド拡散標準ライブラリセルを使用して設計される、図６におけるインバータのレイアウト図である。
【図８】[0019]  図８は、例となるバッファのトランジスタレベルの図である。
【図９】[0020]  図９は、破断領域および固定のＭＥＯＬインタコネクトを採用するハイブリッド拡散標準ライブラリセルを使用して設計される、図８におけるバッファのレイアウト図である。
【図１０】[0021]  図１０は、図１のハイブリッド拡散標準ライブラリセルを採用する集積回路（ＩＣ）を含むことができる、例となるプロセッサベースのシステムのブロック図である。
【詳細な説明】
【００１３】
[0022]  次に図面を参照すると、本開示のいくつかの例となる態様が説明される。「例となる（exemplary）」という用語は、本明細書において、「例、事例、または例示としての役割を果たす」という意味で使用される。「例となる」として本明細書に説明される任意の態様は、必ずしも、他の態様より好ましいまたは有利であるとして解釈されるべきではない。
【００１４】
[0023]  図１は、例となるハイブリッド拡散標準ライブラリセル１００の例となるレイアウト図を例示する。ハイブリッド拡散標準ライブラリセル１００は、様々な機能がハイブリッド拡散標準ライブラリセル１００の、より高いレベルにおいて設計されることを可能にする一方で、固定のベースレベル設計を提供する。このように、ハイブリッド拡散標準ライブラリセル１００は、固定のベース層に対応するマスクが、ハイブリッド拡散標準ライブラリセル１００の異なる事例にわたって一定のままであるため、低減された費用で製造され得る。よって、この態様において、ハイブリッド拡散標準ライブラリセル１００は、複数の拡散領域１０２（１）−１０２（４）を採用する標準ライブラリセルである。ハイブリッド拡散標準ライブラリセル１００はまた、拡散領域１０２（１）、１０２（２）を分離し、拡散領域１０２（３）、１０２（４）も分離する破断領域１０４を含む。さらに、ハイブリッド拡散標準ライブラリセル１００は、第１の金属層（示されていない）に、対応するトランジスタ１０８（１）−１０８（６）を接続するように構成される固定のＭＥＯＬインタコネクト１０６（１）−１０６（１９）を含む。
【００１５】
[0024]  以下により詳細に説明されるように、トランジスタ１０８（１）、１０８（２）、１０８（４）、および１０８（５）は、４つの（４）端子（ゲート（gate）、ドレイン（drain）、ソース（source）、およびボディ（body））を含み、よって、本明細書において４端子アクティブトランジスタ（4-terminal active transistor）１０８（１）、１０８（２）、１０８（４）、および１０８（５）とも称される。しかしながら、トランジスタ１０８（３）、１０８（６）は各々、３つの（３）端子（すなわち、ゲート、ボディ、およびドレインまたはソースのいずれか）のみを含むため、トランジスタ１０８（３）、１０８（６）は、全４端子アクティブトランジスタ（full 4-terminal active transistor）として機能することができない。よって、トランジスタ１０８（３）、１０８（６）は、本明細書において、３端子フローティングトランジスタ（3-terminal floating transistor）１０８（３）、１０８（６）とも称される。さらに、ハイブリッド拡散標準ライブラリセル１００は、ゲート１１０（１）−１１０（６）を含む。とりわけ、ゲート１１０（２）、１１０（３）は、４端子アクティブトランジスタ１０８（１）、１０８（２）、１０８（４）、および１０８（５）に対応し、よって本明細書においてアクティブゲート（active gate）１１０（２）、１１０（３）とも称される。ゲート１１０（１）、１１０（４）、１１０（５）、および１１０（６）は、４端子アクティブトランジスタ１０８（１）、１０８（２）、１０８（４）、および１０８（５）に対応しない。よって、ゲート１１０（１）、１１０（４）、１１０（５）、および１１０（６）は、本明細書においてフローティングゲート（floating gate）１１０（１）、１１０（４）、１１０（５）、および１１０（６）とも称される。
【００１６】
[0025]  図１を引き続き参照して、アクティブゲート１１０（２）は、４端子アクティブトランジスタ１０８（１）、１０８（４）に対応し、アクティブゲート１１０（３）は、４端子アクティブトランジスタ１０８（２）、１０８（５）に対応し、フローティングゲート１１０（５）、１１０（６）は、３端子フローティングトランジスタ１０８（３）、１０８（６）に対応する。以下により詳細に説明されるように、拡散領域１０２（１）、１０２（２）、ならびに１０２（３）、１０２（４）の間に破断領域１０４を含むことは、固定のＭＥＯＬインタコネクト１０６（１）−１０６（１９）の位置を制限するのに役立つ。このことは、一部において、破断領域１０４が、そうでなければフローティングゲート１１０（４）の右側に位置するであろう拡散領域を取り除くため、あてはまる。フローティングゲート１１０（４）の右側の拡散領域なしに、フローティングゲート１１０（４）は、４端子アクティブトランジスタに対応することができない。よって、フローティングゲート１１０（４）は、アクティブゲート１１０（３）と関連付けられる４端子アクティブトランジスタ１０８（２）、１０８（５）が使用されていないときタイオフ（tie-off）されることを先んじ（forego）得る。しかしながら、別のセルがハイブリッド拡散標準ライブラリセル１００の右に置かれるとき、新たなセルの拡散領域は、フローティングゲート１１０（６）に対応する４端子アクティブトランジスタを作り得る。よって、フローティングゲート１１０（６）は、潜在的な４端子アクティブトランジスタのアクティベーションを防ぐために、ハイブリッド拡散標準ライブラリセル１００においてタイオフされる。そのような４端子アクティブトランジスタのアクティベーションを防ぐためにフローティングゲート１１０（６）へのタイオフ（tie-off）を制限することは、タイオフと関連付けられるマスクへの変更を制限することによってベース層設計を制限するのに役立つ。さらに、ハイブリッド拡散標準ライブラリセル１００は、ＥＣＯ標準ライブラリセルとして採用され得、ここで、プログラムされるべきマスクの数を制限することが所望され、それは、集積回路（ＩＣ）を製造することと関連付けられる時間および費用を緩和し得る。
【００１７】
[0026]  図１を引き続き参照して、この態様は、（「第１の破断領域１０４」または「第１の破断領域１０４（１）」とも称される）破断領域１０４に配置される固定のＭＥＯＬインタコネクト１０６（１７）を含む。とりわけ、この態様における固定のＭＥＯＬインタコネクト１０６（１７）は、（「固定の第２の層ＭＥＯＬインタコネクト１０６（１７）」とも称される）第２のＭＥＯＬ層において採用される。さらに、固定の第２の層ＭＥＯＬインタコネクト１０６（１７）は、複数の第１の金属層セグメント（示されていない）をインタコネクトさせるように構成される。とりわけ、第１の金属層セグメントは、第１のＭＥＯＬ層および第２のＭＥＯＬ層の上に配置される、ハイブリッド標準ライブラリセル（hybrid standard library cell）１００における金属層を指す（例えば、第１の金属層は、金属１（Ｍ１）層であり得る）。限定されない例として、固定の第２の層ＭＥＯＬインタコネクト１０６（１７）は、拡散領域１０２（１）の上に配置される第１の金属層セグメント（例えば、Ｍ１セグメント）が、拡散領域１０２（３）の上に配置される第１の金属層セグメントに接続されることを可能にする。とりわけ、固定の第２の層ＭＥＯＬインタコネクト１０６（１７）なしに、第２の金属層セグメント（例えば、金属２（Ｍ２）セグメント）は、拡散領域１０２（３）に対応する第１の金属層セグメントに、拡散領域１０２（１）の上の第１の金属層セグメントを接続するために、採用され得る。よって、このように固定の第２の層ＭＥＯＬインタコネクト１０６（１７）を採用することは、第１の金属層セグメントをルーティングするおよび接続するために採用される第２の金属層セグメントの量を低減し得る。さらに、この態様において、固定の第２の層ＭＥＯＬインタコネクト１０６（１７）は、製造についてのタイオフインタコネクトマスク（tie-off interconnect mask）および第２のインタコネクトマスクに対応する。それゆえに、固定の第２の層ＭＥＯＬインタコネクト１０６（１７）の位置を固定することは、ＩＣ設計の終了（finalization）に続いて変更され得るマスクの数を低減し、それは、ＩＣを製造することと関連付けられる時間および費用を緩和し得る。
【００１８】
[0027]  図１を引き続き参照して、この態様は、（「第１の層ＭＥＯＬインタコネクト１０６（１）−１０６（８）」とも称される）第１の層ＭＥＯＬに配置される固定のＭＥＯＬインタコネクト１０６（１）−１０６（８）を含む。さらに、第１の層ＭＥＯＬインタコネクト１０６（１）−１０６（８）は、（「第２の層ＭＥＯＬインタコネクト１０６（９）−１０６（１６）」とも称される）第２の層ＭＥＯＬに配置される固定のＭＥＯＬインタコネクト１０６（９）−１０６（１６）に対応する。このように、第１の層ＭＥＯＬインタコネクト１０６（１）−１０６（８）は、拡散領域１０２（１）−１０２（４）に形成される、対応するトランジスタ１０８（１）−１０８（６）に、第２の層ＭＥＯＬインタコネクト１０６（９）−１０６（１６）を接続するように構成される。とりわけ、この態様において、第１の層ＭＥＯＬインタコネクト１０６（１）−１０６（８）は、製造についてのタイオフインタコネクトマスクおよび第１のインタコネクトマスクに対応する。さらに、この態様はまた、第１の金属層セグメント（示されていない）にアクティブゲート（active gate）１１０（２）、１１０（３）を接続するように構成される固定の０レベルビア１１２（１）、１１２（２）を含む。とりわけ、固定の０レベルビア１１２（１）、１１２（２）は、製造についての０レベルマスクおよび第１のインタコネクトマスクに対応する。よって、第１の層ＭＥＯＬインタコネクト１０６（１）−１０６（８）、第２の層ＭＥＯＬインタコネクト１０６（９）−１０６（１７）、および固定の０レベルビア１１２（１）、１１２（２）の位置を固定することは、ＩＣ設計の終了に続いて変更され得るマスクの数を低減し、それは、ＩＣを製造することと関連付けられる時間および費用を緩和し得る。
【００１９】
[0028]  図１を引き続き参照して、この態様は、（「タイオフ層インタコネクト（tie-off layer interconnect）１０６（１８）、１０６（１９）」とも称される）タイオフ層に配置される固定のＭＥＯＬインタコネクト１０６（１８）、１０６（１９）を含む。このように、タイオフ層インタコネクト１０６（１８）、１０６（１９）は、対応する３端子フローティングトランジスタ１０８（３）、１０８（６）を非アクティブ化する（deactivate）ために、既知の値にフローティングゲート１１０（６）をタイオフする（tie-off）ように構成される。このように３端子フローティングトランジスタ１０８（３）、１０８（６）をタイオフすることは、タイオフ層インタコネクト１０６（１８）、１０６（１９）の位置を固定し、それは、４端子アクティブトランジスタ１０８（１）、１０８（２）、１０８（４）、および１０８（５）がＩＣ設計における使用のために確保されることを可能にする。さらに、この態様におけるタイオフ層インタコネクト１０６（１８）、１０６（１９）は、製造についての０レベルマスクおよびタイオフインタコネクトマスクに対応する。よって、タイオフ層インタコネクト１０６（１８）、１０６（１９）の位置を固定することは、ＩＣ設計の終了に続いて変更され得るマスクの数を低減し、それは、ＩＣを製造することと関連付けられる時間および費用を緩和し得る。
【００２０】
[0029]  とりわけ、この態様において、（「第１の拡散領域１０２（１）」、「第２の拡散領域１０２（２）」とも称される）拡散領域１０２（１）、１０２（２）は、ｐ型金属酸化膜半導体（ＰＭＯＳ：p-type metal-oxide semiconductor）領域である。さらに、（「第３の拡散領域１０２（３）」、「第４の拡散領域１０２（４）」とも称される）拡散領域１０２（３）、１０２（４）は、ｎ型ＭＯＳ（ＮＭＯＳ）領域である。よって、ハイブリッド拡散標準ライブラリセル１００は、相補ＭＯＳ（ＣＭＯＳ）ＩＣの設計において採用され得る。
【００２１】
[0030]  上記に説明された態様のさらなる詳細を例示するために、図２は、図１の例となるハイブリッド拡散標準ライブラリセル１００の断面図を提供する。図２の断面図は、第３および第４の拡散領域１０２（３）、１０２（４）と関連付けられるハイブリッド拡散標準ライブラリセル１００の層を例示する。とりわけ、図２に例示されていないが、第１および第２の拡散領域１０２（１）、１０２（２）と関連付けられる層は、同様の詳細を含む。
【００２２】
[0031]  図２を引き続き参照して、第１の層ＭＥＯＬインタコネクト１０６（５）−１０６（８）は、拡散領域１０２（３）１０２（４）に形成される対応するトランジスタ１０８（４）−１０８（６）に、第２の層ＭＥＯＬインタコネクト１０６（１３）−１０６（１６）を接続するように構成される。このように、それぞれ、第１の層ＭＥＯＬインタコネクト１０６（５）−１０６（７）は、第３の拡散領域１０２（３）に結合され、第２の層ＭＥＯＬインタコネクト１０６（１３）−１０６（１５）は、第１の層ＭＥＯＬインタコネクト１０６（５）−１０６（７）に結合される。限定されない例として、第３の拡散領域１０２（３）に第１の金属層セグメント２００（１）を接続するために、非固定の０レベルビア２０２（１）は、第２の層ＭＥＯＬインタコネクト１０６（１３）に結合され得る。非固定の０レベルビア２０２（１）は、第１の層ＭＥＯＬインタコネクト１０６（５）を使用して第３の拡散領域１０２（３）に結合される第２の層ＭＥＯＬインタコネクト１０６（１３）に、第１の金属層セグメント２００（１）を結合するように構成される。このように、第１の層ＭＥＯＬインタコネクト１０６（５）−１０６（７）、および第２の層ＭＥＯＬインタコネクト１０６（１３）−１０６（１５）は、概して、第３の拡散領域１０２（３）に対応する４端子アクティブトランジスタ１０８（４）、１０８（５）のドレインおよびソースに、第１の金属層セグメント２００を結合するように構成される。
【００２３】
[0032]  図２を引き続き参照して、固定の０レベルビア１１２（１）、１１２（２）は、それぞれ、第１の金属層セグメント２００（２）、２００（３）にアクティブゲート１１０（２）、１１０（３）を接続するように構成される。このように、固定の０レベルビア１１２（１）は、ＭＥＯＬインタコネクト２０４（１）を使用してアクティブゲート１１０（２）に結合される。同様に、固定の０レベルビア１１２（２）は、ＭＥＯＬインタコネクト２０４（２）を使用してアクティブゲート１１０（３）に結合される。このように、第１の金属層セグメント２００（２）、２００（３）は、アクティブゲート１１０（２）、１１０（３）に入力信号を提供するために、それぞれ、固定の０レベルビア１１２（１）、１１２（２）に結合される。さらに、前述されたように、固定の第２の層ＭＥＯＬインタコネクト１０６（１７）は、破断領域１０４に配置される。非固定の０レベルビア２０２（２）は、（図２に示されていない）第１および第２の拡散領域１０２（１）、１０２（２）に対応する、第１の金属層セグメント２００に、第３の拡散領域１０２（３）に対応する、第１の金属層セグメント２００（３）を結合するために、固定の第２の層ＭＥＯＬインタコネクト１０６（１７）の上部に結合され得る。よって、信号は、固定の第２の層ＭＥＯＬインタコネクト１０６（１７）を使用して、第１および第２の拡散領域１０２（１）、１０２（２）から第３および第４の拡散領域１０２（３）、１０２（４）にルーティングされ得る。
【００２４】
[0033]  図２を引き続き参照して、タイオフ層インタコネクト（tie-off layer interconnect）１０６（１９）は、対応する３端子フローティングトランジスタ１０８（６）を非アクティブ化するために、既知の値にフローティングゲート１１０（６）をタイオフするように構成される。タイオフ層インタコネクト１０６（１９）は、フローティングゲート１１０（６）に、および第１の層ＭＥＯＬインタコネクト１０６（８）に結合される。さらに、第１の層ＭＥＯＬインタコネクト１０６（８）は、第２の層ＭＥＯＬインタコネクト１０６（１６）および非固定の０レベルビア２０２（３）を経由して第１の金属層セグメント２００（４）に結合される。このようにタイオフ層インタコネクト１０６（１９）を結合することは、別のセルの拡散領域がハイブリッド拡散標準ライブラリセル１００の隣に配置されるケースにおいて、３端子フローティングトランジスタ１０８（６）を無理に既知の状態にさせる。このように３端子フローティングトランジスタ１０８（６）をタイオフすることは、また、タイオフ層インタコネクト１０６（１９）の位置を固定し、それは、４端子アクティブトランジスタ１０８（４）、１０８（５）が、タイオフされるよりはむしろ、ＩＣ設計における使用のために確保されることを可能にする。
【００２５】
[0034]  この点について、図３は、図１のハイブリッド拡散標準ライブラリセル１００を製作するための例となるプロセス３００を例示する。プロセス３００は、基板上に拡散領域１０２（１）−１０２（４）を配置することを含む（ブロック３０２）。プロセス３００はまた、複数の拡散領域１０２（１）−１０２（４）のうちの少なくとも２つの拡散領域１０２（１）−１０２（４）を分離する１つ以上の破断領域１０４を提供することを含む（ブロック３０４）。プロセス３００はまた、拡散領域１０２（１）−１０２（４）のうちの少なくとも１つに対応する、少なくとも１つのトランジスタ１０８を形成することを含む（ブロック３０６）。さらに、プロセス３００は、第１の金属層に少なくとも１つのトランジスタ１０８を接続するように構成される１つ以上の固定のＭＥＯＬインタコネクト１０６（１）−１０６（１９）を配置することを含む（ブロック３０８）。固定のＭＥＯＬインタコネクト１０６（１）−１０６（１９）を配置することは、第１の破断領域１０４（１）における第１の金属層のセグメントを接続するように構成される、固定の第２の層ＭＥＯＬインタコネクト１０６（１７）を配置することを含み得る（ブロック３１０）。固定のＭＥＯＬインタコネクト１０６（１）−１０６（１９）を配置することは、また、対応する第２の層ＭＥＯＬインタコネクト１０６（９）−１０６（１６）に少なくとも１つのトランジスタ１０８を接続するように構成される、第１の層ＭＥＯＬインタコネクト１０６（１）−１０６（８）を配置することを含み得る（ブロック３１２）。さらに、固定のＭＥＯＬインタコネクト１０６（１）−１０６（１９）を配置することは、少なくとも１つのトランジスタ１０８を非アクティブ化するために、少なくとも１つのトランジスタ１０８の、対応するフローティングゲート１１０（６）をタイオフするように構成されるタイオフ層インタコネクト１０６（１８）、１０６（１９）を配置することを含み得る（ブロック３１４）。
【００２６】
[0035]  図３を引き続き参照して、プロセス３００は、第１の金属層に少なくとも１つのトランジスタ１０８の、対応するアクティブゲート１１０（２）、１１０（３）を接続するように構成される固定の０レベルビア１１２（１）、１１２（２）を配置することを含む（ブロック３１６）。このように、拡散領域１０２（１）、１０２（２）ならびに１０２（３）、１０２（４）の間に破断領域１０４を含むことは、固定のＭＥＯＬインタコネクト１０６（１）−１０６（１９）の位置を制限するのに役立ち、それは、ベースレベルトランジスタのための、可能性がある位置（possible locations for base level transistors）を制限し、ベース層設計を固定（fix）する。よって、プロセス３００を使用して製作されるハイブリッド拡散標準ライブラリセル１００は、ＥＣＯ標準ライブラリセルとして採用され得、ここにおいて、プログラムされ得るマスクの数は、制限され、それは、ＩＣを製造することと関連付けられる時間および費用を緩和し得る。
【００２７】
[0036]  図１のハイブリッド拡散標準ライブラリセル１００に加えて、他の態様は、追加の要素を含み、同様の利益を提供し得る。この点について、図４は、２つ（２）の破断領域１０４（１）、１０４（２）を採用する、例となるハイブリッド拡散標準ライブラリセル４００を例示する。とりわけ、ハイブリッド拡散標準ライブラリセル４００は、図１のハイブリッド拡散標準ライブラリセル１００と類似の、ある特定のコンポーネントを含む。そのようなコンポーネントは、図４において、図１と同じ関連付けられた番号を有し、よって、本明細書において再び説明されない。よって、ハイブリッド拡散標準ライブラリセル４００がハイブリッド拡散標準ライブラリセル１００と類似の第１の破断領域１０４（１）を採用する一方、第２の破断領域１０４（２）も、採用される。第２の破断領域１０４（２）は、第１の拡散領域１０２（１）から第５の拡散領域１０２（５）を分離する。さらに、第２の破断領域１０４（２）は、第３の拡散領域１０２（３）から第６の拡散領域１０２（６）を分離する。この態様において、第２の破断領域１０４（２）は、ＭＥＯＬインタコネクトを含まず、一方第１の破断領域１０４（１）は、固定の第２の層ＭＥＯＬインタコネクト１０６（１７）を含む。さらに、第５の拡散領域１０２（５）が第１の拡散領域１０２（１）から分離されるため、第５の拡散領域１０２（５）は、トランジスタ１０８（７）をタイオフするために、第１の層ＭＥＯＬインタコネクト１０６（２０）、第２の層ＭＥＯＬインタコネクト１０６（２１）、およびタイオフ層インタコネクト１０６（２２）を採用する。さらに、第６の拡散領域１０２（６）は、トランジスタ１０８（８）をタイオフするために、第１の層ＭＥＯＬインタコネクト１０６（２３）、第２の層ＭＥＯＬインタコネクト１０６（２４）、およびタイオフ層インタコネクト１０６（２５）を採用する。
【００２８】
[0037]  さらに、図５は、２つ（２）の破断領域１０４（１）、１０４（２）を採用する、例となるハイブリッド拡散標準ライブラリセル５００を例示する。ハイブリッド拡散標準ライブラリセル５００は、図４のハイブリッド拡散標準ライブラリセル４００と類似の、ある特定のコンポーネントを含む。そのようなコンポーネントは、図５において、図４と同じ関連付けられた番号を有し、よって、本明細書において再び説明されない。この点において、ハイブリッド拡散標準ライブラリセル５００は、第２の破断領域１０４（２）において固定のＭＥＯＬインタコネクト１０６（２６）を採用する。とりわけ、この態様は、第２のＭＥＯＬ層における固定のＭＥＯＬインタコネクト１０６（２６）（「第２の層ＭＥＯＬインタコネクト（second layer MEOL interconnect）１０６（２６）」とも称される）を採用する。よって、ハイブリッド拡散標準ライブラリセル５００は、第２の層ＭＥＯＬインタコネクト１０６（２６）を経由して第１および第５の拡散領域１０２（１）、１０２（５）から第３および第６の拡散領域１０２（３）、１０２（６）に信号をルーティングし得る。
【００２９】
[0038]  前述されたように、本明細書に説明されたハイブリッド拡散標準ライブラリセル１００、４００、および５００の態様は、所望の機能のためにプログラムされるように構成されるＥＣＯハイブリッド拡散標準ライブラリセルとして採用され得る。一態様において、例となるプロセスがＥＣＯハイブリッド拡散標準ライブラリセルをプログラムするために用いられ得る。プロセスは、１つ以上の固定の第２の層ＭＥＯＬインタコネクト上に１つ以上の非固定の０レベルビアが配置されるように構成することを含む。この態様において、固定の第２の層ＭＥＯＬインタコネクトのうちの１つは、２つ以上の拡散領域を分離する破断領域において配置される。さらに、プロセスは、第１の金属層セグメントのうちの１つ以上が、非固定の０レベルビアのうちの１つ以上に結合するように、１つ以上の第１の金属層セグメントが配置されるように構成することを含む。さらに、プロセスは、第１の金属層セグメントのうちの１つ以上が１つ以上の固定の０レベルビアに結合するように、第１の金属層セグメントのうちの１つ以上が配置されるように構成することを含む。限定されない例として、第１のレベルビア（first level via）および第１の金属層セグメントを構成することは、ＥＣＯハイブリッド拡散標準ライブラリセルがインバータとして機能するように、非固定の０レベルビアおよび第１の金属層セグメントを構成することを含み得る。別の限定されない例として、第１のレベルビアおよび第１の金属層セグメントを構成することは、ＥＣＯハイブリッド拡散標準ライブラリセルがバッファとして機能するように、非固定の０レベルビアおよび第１の金属層セグメントを構成することを含み得る。
【００３０】
[0039]  この点に関して、図６は、例となるインバータ６００のトランジスタレベルの図を例示する。インバータ６００は、そのドレイン（Ｄ）がＮＭＯＳトランジスタ６０４のドレイン（Ｄ）に結合され、よって出力６０５を形成する、ＰＭＯＳトランジスタ６０２を含む。さらに、電圧電源（voltage supply）６０６は、ＰＭＯＳトランジスタ６０２のソース（Ｓ）に結合され、一方接地ソース（ground source）６０８は、ＮＭＯＳトランジスタ６０４のソース（Ｓ）に結合される。ＰＭＯＳトランジスタ６０２のゲート（Ｇ）およびＮＭＯＳトランジスタ６０４のゲート（Ｇ）は各々、入力信号（示されていない）を受信するように構成される。
【００３１】
[0040]  この点において、図７は、図１のハイブリッド拡散標準ライブラリセル１００を使用して設計される図６のインバータ６００を例示する。インバータ６００は、ハイブリッド拡散標準ライブラリセル１００と類似の、ある特定のコンポーネントを含む。そのようなコンポーネントは、図７において、図１と同じ関連付けられた番号を有し、よって、本明細書において再び説明されない。このように、アクティブゲート１１０（２）は、ＰＭＯＳトランジスタ６０２のゲート（Ｇ）およびＮＭＯＳトランジスタ６０４のゲート（Ｇ）として役立つように構成される。ＰＭＯＳトランジスタ６０２のソース（Ｓ）は、第１の金属層セグメント７００（１）を経由して電圧電源６０６に結合される。よって、第１の金属層セグメント７００（１）は、第１のレベルビア７０２（１）および固定のＭＥＯＬインタコネクト１０６（１）、１０６（９）を使用してＰＭＯＳトランジスタ６０２のソース（Ｓ）に結合される。第１の金属層セグメント７００（１）は、第１のレベルビア７０２（２）および固定のＭＥＯＬインタコネクト１０６（４）、１０６（１２）を使用して電圧電源６０６に結合される。ＰＭＯＳトランジスタ６０２のドレイン（Ｄ）は、固定の第２の層ＭＥＯＬインタコネクト１０６（１７）を経由してＮＭＯＳトランジスタ６０４のドレイン（Ｄ）に結合される。よって、第１の金属層セグメント７００（２）は、第１のレベルビア７０２（３）および固定のＭＥＯＬインタコネクト１０６（２）、１０６（１０）を使用してＰＭＯＳトランジスタ６０２のドレイン（Ｄ）に結合される。さらに、第１の金属層セグメント７００（２）は、第１のレベルビア７０２（４）を経由して固定の第２の層ＭＥＯＬインタコネクト１０６（１７）に結合される。
【００３２】
[0041]  図７を引き続き参照して、固定の第２の層ＭＥＯＬインタコネクト１０６（１７）は、第１の金属層セグメント７００（３）を使用してＮＭＯＳトランジスタ６０４のドレイン（Ｄ）に結合される。よって、第１の金属層セグメント７００（３）は、第１のレベルビア７０２（５）を経由して固定の第２の層ＭＥＯＬインタコネクト１０６（１７）に結合される。さらに、第１の金属層セグメント７００（３）は、第１のレベルビア７０２（６）および固定のＭＥＯＬインタコネクト１０６（６）、１０６（１４）を経由してＮＭＯＳトランジスタ６０４のドレイン（Ｄ）に結合される。ＮＭＯＳトランジスタ６０４のソース（Ｓ）は、第１の金属層セグメント７００（４）を経由して接地ソース６０８に結合される。よって、第１の金属層セグメント７００（４）は、第１のレベルビア７０２（７）および固定のＭＥＯＬインタコネクト１０６（５）、１０６（１３）を使用してＮＭＯＳトランジスタ６０４のソース（Ｓ）に結合される。さらに、第１の金属層セグメント７００（４）は、第１のレベルビア７０２（８）および固定のＭＥＯＬインタコネクト１０６（８）、１０６（１６）を使用して接地ソース６０８に結合される。よって、上記に説明されたように、このようにインバータ６００を設計するために、図１のハイブリッド拡散標準ライブラリセル１００をプログラムすることは、インバータ６００を採用するＩＣを製造することと関連付けられる時間および費用を緩和し得る。
【００３３】
[0042]  さらに、図８は、２つのインバータ６００、８０２を含む、例となるバッファ８００のトランジスタレベルの図を例示する。とりわけ、インバータ６００は、図６において前述されており、よって、本明細書において再び説明されない。さらに、インバータ８０２は、インバータ６００に類似しているが、インバータ８０２は、１つのＰＭＯＳトランジスタ６０２および１つのＮＭＯＳトランジスタ６０４よりはむしろ、２つのＰＭＯＳトランジスタ８０４（１）、８０４（２）および２つのＮＭＯＳトランジスタ８０６（１）、８０６（２）を含む。インバータ８０２は、出力８０８を駆動するための、より大きい強度（greater strength）を有するために、ＰＭＯＳトランジスタ８０４（１）、８０４（２）およびＮＭＯＳトランジスタ８０６（１）、８０６（２）を含む。
【００３４】
[0043]  図８を引き続き参照して、ＰＭＯＳトランジスタ８０４（１）は、ＮＭＯＳトランジスタ８０６（１）のドレイン（Ｄ）に結合されるドレイン（Ｄ）を含む。同様に、ＰＭＯＳトランジスタ８０４（２）は、ＮＭＯＳトランジスタ８０６（２）のドレイン（Ｄ）に結合されるドレイン（Ｄ）を含む。さらに、電圧電源６０６は、ＰＭＯＳトランジスタ８０４（１）のソース（Ｓ）およびＰＭＯＳトランジスタ８０４（２）のソース（Ｓ）に結合され、一方接地ソース６０８は、ＮＭＯＳトランジスタ８０６（１）のソース（Ｓ）およびＮＭＯＳトランジスタ８０６（２）のソース（Ｓ）に結合される。ＰＭＯＳトランジスタ８０４（１）、８０４（２）およびＮＭＯＳトランジスタ８０６（１）、８０６（２）は各々、インバータ６００の出力６０５に結合されるゲート（Ｇ）を含む。
【００３５】
[0044]  この点において、図９は、図１のハイブリッド拡散標準ライブラリセル１００を使用して設計されるインバータ６００、８０２を採用する図８のバッファ８００を例示する。バッファ８００は、ハイブリッド拡散標準ライブラリセル１００と類似の、ある特定のコンポーネントを含む。図１における番号「Ｘ」を有するそのようなコンポーネントは、図９における番号「Ｘ」を有し、よって、本明細書において再び説明されない。
【００３６】
[0045]  このように、インバータ６００は、図７において説明されたのと同じ構造を含む。さらに、アクティブゲート１１０’（２）は、ＰＭＯＳトランジスタ８０４（１）のゲート（Ｇ）およびＮＭＯＳトランジスタ８０６（１）のゲート（Ｇ）として役立つように構成される。アクティブゲート１１０’（３）は、ＰＭＯＳトランジスタ８０４（２）のゲート（Ｇ）およびＮＭＯＳトランジスタ８０６（２）のゲート（Ｇ）として役立つように構成される。インバータ６００の固定の第２の層ＭＥＯＬインタコネクト１０６（１７）は、第１の金属層セグメント７００（５）を使用してアクティブゲート１１０’（２）に結合される。第１の金属層セグメント７００（５）は、第１のレベルビア７０２（９）を経由して固定の第２の層ＭＥＯＬインタコネクト１０６（１７）に結合され、０レベルビア１１２’（１）を使用してアクティブゲート１１０’（２）に結合される。アクティブゲート１１０’（２）は、第１の金属層セグメント７００（５）、第２のレベルビア９００（１）、第２の金属層セグメント９０２、第２のレベルビア９００（２）、および第１の金属層セグメント７００（６）を経由してアクティブゲート１１０’（３）に結合される。第１の金属層セグメント７００（６）は、０レベルビア１１２’（２）を経由してアクティブゲート１１０’（３）に結合される。ＰＭＯＳトランジスタ８０４（１）のソース（Ｓ）およびＰＭＯＳトランジスタ８０４（２）のソース（Ｓ）は各々、第１の金属層セグメント７００（２）を経由して電圧電源６０６に結合される。よって、第１の金属層セグメント７００（２）は、第１のレベルビア７０２（１０）および固定のＭＥＯＬインタコネクト１０６’（１）、１０６’（９）を使用してＰＭＯＳトランジスタ８０４（１）のソース（Ｓ）に結合される。第１の金属層セグメント７００（２）は、第１のレベルビア７０２（１１）および固定のＭＥＯＬインタコネクト１０６’（３）、１０６’（１１）を使用してＰＭＯＳトランジスタ８０４（２）のソース（Ｓ）に結合される。第１の金属層セグメント７００（２）は、第１のレベルビア７０２（１２）および固定のＭＥＯＬインタコネクト１０６’（４）、１０６’（１２）を使用して電圧電源６０６に結合される。ＰＭＯＳトランジスタ８０４（１）、８０４（２）は、第２の層ＭＥＯＬインタコネクト１０６’（１７）を経由してＮＭＯＳトランジスタ８０６（１）、８０６（２）の共有されたドレイン（Ｄ）に結合されるドレイン（Ｄ）を共有する。よって、第１の金属層セグメント７００（７）は、第１のレベルビア７０２（１３）および固定のＭＥＯＬインタコネクト１０６’（２）、１０６’（１０）を使用してＰＭＯＳトランジスタ８０４（１）、８０４（２）の共有されたドレイン（Ｄ）に結合される。さらに、第１の金属層セグメント７００（７）は、第１のレベルビア７０２（１４）を経由して第２の層ＭＥＯＬインタコネクト１０６’（１７）に結合される。
【００３７】
[0046]  図９を引き続き参照して、第２の層ＭＥＯＬインタコネクト１０６’（１７）は、第１の金属層セグメント７００（８）を使用してＮＭＯＳトランジスタ８０６（１）、８０６（２）の共有されたドレイン（Ｄ）に結合される。よって、第１の金属層セグメント７００（８）は、第１のレベルビア７０２（１５）を経由して第２の層ＭＥＯＬインタコネクト１０６’（１７）に結合される。さらに、第１の金属層セグメント７００（８）は、第１のレベルビア７０２（１６）および固定のＭＥＯＬインタコネクト１０６’（６）、１０６’（１４）を経由してＮＭＯＳトランジスタ８０６（１）、８０６（２）の共有されたドレイン（Ｄ）に結合される。ＮＭＯＳトランジスタ８０６（１）のソース（Ｓ）およびＮＭＯＳトランジスタ８０６（２）のソース（Ｓ）は各々、第１の金属層セグメント７００（４）を経由して接地ソース６０８に結合される。よって、第１の金属層セグメント７００（４）は、第１のレベルビア７０２（１７）および固定のＭＥＯＬインタコネクト１０６’（５）、１０６’（１３）を使用してＮＭＯＳトランジスタ８０６（１）のソース（Ｓ）に結合される。第１の金属層セグメント７００（４）は、第１のレベルビア７０２（１８）および固定のＭＥＯＬインタコネクト１０６’（７）、１０６’（１５）を使用してＮＭＯＳトランジスタ８０６（２）のソース（Ｓ）に結合される。さらに、第１の金属層セグメント７００（４）は、第１のレベルビア７０２（１９）および固定のＭＥＯＬインタコネクト１０６’（８）、１０６’（１６）を使用して接地ソース６０８に結合される。よって、上記に説明されたように、このようにバッファ８００を設計するために、図１のハイブリッド拡散標準ライブラリセル１００をプログラムすることは、バッファ８００を採用するＩＣを製造することと関連付けられる時間および費用を緩和し得る。
【００３８】
[0047]  本明細書に開示された態様に従うハイブリッド拡散標準ライブラリセルは、任意のプロセッサベースのデバイスに提供され得るか、または任意のプロセッサベースのデバイスに統合され得る。例は、限定なく、セットトップボックス、エンタテインメントユニット、ナビゲーションデバイス、通信デバイス、固定位置データユニット、モバイル位置データユニット、モバイル電話、セルラ電話、コンピュータ、携帯用コンピュータ、デスクトップコンピュータ、携帯情報端末（ＰＤＡ：personal digital assistant）、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレイヤ、デジタル音楽プレイヤ、携帯用音楽プレイヤ、デジタルビデオプレイヤ、ビデオプレイヤ、デジタルビデオディスク（ＤＶＤ：digital video disc）プレイヤ、および携帯用デジタルビデオプレイヤを含む。
【００３９】
[0048]  この点に関して、図１０は、プロセッサベースのシステム１０００の例を例示する。とりわけ、ＩＣを有するプロセッサベースのシステム１００に関して本明細書に説明された任意の要素は、図１、４、および５にそれぞれ例示されたハイブリッド拡散標準ライブラリセル１００、４００、および５００を含むことができる。この例において、プロセッサベースのシステム１０００は、１つ以上のプロセッサ１００４を各々含む、１つ以上の中央処理ユニット（ＣＰＵ：central processing unit）１００２を含む。（１つまたは複数の）ＣＰＵ１００２は、マスタデバイスであり得る。（１つまたは複数の）ＣＰＵ１００２は、一時的に記憶されたデータへの迅速なアクセスのために（１つまたは複数の）プロセッサ１００４に結合されるキャッシュメモリ１００６を有し得る。（１つまたは複数の）ＣＰＵ１００２は、システムバス１００８に結合され、プロセッサベースのシステム１０００に含まれるマスタおよびスレーブデバイスを相互結合する（intercouple）ことができる。周知であるように、（１つまたは複数の）ＣＰＵ１００２は、システムバス１００８にわたってアドレス、制御、およびデータ情報を交換することによってこれらの他のデバイスと通信する。例えば、（１つまたは複数の）ＣＰＵ１００２は、スレーブデバイスの例としてメモリコントローラ１０１０へのバストランザクション要求を通信することができる。図１０に例示されていないが、複数のシステムバス１００８が提供されることができ、ここにおいて各システムバス１００８は、異なるファブリック（fabric）の構成要素となる。
【００４０】
[0049]  他のマスタおよびスレーブデバイスが、システムバス１００８に接続されることができる。図１０で例示されているように、これらのデバイスは、例として、メモリシステム１０１２、１つ以上の入力デバイス１０１４、１つ以上の出力デバイス１０１６、１つ以上のネットワークインタフェースデバイス１０１８、および１つ以上のディスプレイコントローラ１０２０を含むことができる。（１つまたは複数の）入力デバイス１０１４は、入力キー、スイッチ、ボイスプロセッサ等に限定されないがそれらを含む、任意のタイプの入力デバイスを含むことができる。（１つまたは複数の）出力デバイス１０１６は、オーディオ、ビデオ、他の視覚インジケータ等に限定されないがそれらを含む、任意のタイプの出力デバイスを含むことができる。（１つまたは複数の）ネットワークインタフェースデバイス１０１８は、ネットワーク１０２２への、およびネットワーク１０２２からのデータの交換を可能にするように構成される任意のデバイスであることができる。ネットワーク１０２２は、ワイヤードまたはワイヤレスネットワーク、私的または公的ネットワーク、ローカルエリアネットワーク（ＬＡＮ：local area network）、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ：wireless local area network）、ワイドエリアネットワーク（ＷＡＮ：wide area network）、ＢＬＵＥＴＯＯＴＨＴＭネットワーク、およびインターネットに限定されないがそれらを含む、任意のタイプのネットワークであることができる。（１つまたは複数の）ネットワークインタフェースデバイス１０１８は、任意のタイプの所望の通信プロトコルをサポートするように構成されることができる。メモリシステム１０１２は、１つ以上のメモリユニット１０２４（１）−１０２４（Ｎ）を含むことができる。
【００４１】
[0050]  （１つまたは複数の）ＣＰＵ１００２はまた、１つ以上のディスプレイ１０２６に送られる情報を制御するために、システムバス１００８を介して（１つまたは複数の）ディスプレイコントローラ１０２０にアクセスするように構成され得る。（１つまたは複数の）ディスプレイコントローラ１０２０は、１つ以上のビデオプロセッサ１０２８を介して表示されるように、（１つまたは複数の）ディスプレイ１０２６に情報を送り、それは、（１つまたは複数の）ディスプレイ１０２６に適したフォーマットに表示されるべきその情報を処理する。（１つまたは複数の）ディスプレイ１０２６は、陰極線管（ＣＲＴ：cathode ray tube）、液晶ディスプレイ（ＬＣＤ：liquid crystal display）、プラズマディスプレイ、発光ダイオード（ＬＥＤ：light emitting diode）ディスプレイ等に限定されないがそれらを含む、任意のタイプのディスプレイを含むことができる。
【００４２】
[0051]  当業者は、本明細書において開示された態様に関連して説明された様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムが、電子ハードウェア、メモリまたは別のコンピュータ読み取り可能な媒体に記憶され、かつプロセッサまたは他の処理デバイスによって実行される命令、あるいはその両方の組み合わせとして実装され得ることをさらに認識するだろう。本明細書に説明されたマスタデバイスおよびスレーブデバイスは、例として、任意の回路、ハードウェア構成要素、ＩＣ、またはＩＣチップにおいて採用され得る。本明細書に開示されているメモリは、任意のタイプおよびサイズのメモリであり得、任意のタイプの所望の情報を記憶するように構成され得る。この互換性を明確に例示するために、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップが、概してそれらの機能性の観点から上述されてきた。そのような機能性がどのように実行されるかは、特定のアプリケーション、設計選択、および／またシステム全体に課される設計制約に依存する。当業者は、特定のアプリケーションごとに、多様な方法で説明された機能性を実装し得るが、このような実装の決定は、本開示の範囲からの逸脱を引き起こすものと解釈されるべきでない。
【００４３】
[0052]  本明細書において開示された態様に関連して説明された様々な例示的な論理ブロック、モジュール、および回路は、プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ：Digital Signal Processor）、特定用途向け集積回路（ＡＳＩＣ：Application Specific Integrated Circuit）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ：Field Programmable Gate Array）または他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、あるいは本明細書に説明された機能を行うように設計されるこれらの任意の組み合わせで、実装または行われ得る。プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであり得る。プロセッサはまた、コンピューティングデバイスの組み合わせ、例えば、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連結した１つ以上のマイクロプロセッサ、または任意の他のこのような構成、として実装され得る。
【００４４】
[0053]  本明細書に開示された態様は、ハードウェアにおいて、ならびにハードウェアに記憶されるデータおよび／または命令において具現化され得、例えば、ランダムアクセスメモリ（ＲＡＭ：Random Access Memory）、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ：Read Only Memory）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ:Electrically Programmable ROM）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ（登録商標）：Electrically Erasable Programmable ROM）、レジスタ、ハードディスク、リムーバルディスク、ＣＤ−ＲＯＭ、あるいは当該技術分野において既知である任意の他の形態のコンピュータ読み取り可能な媒体に存在し得る。例となる記憶媒体は、プロセッサが記憶媒体から情報を読み取り、かつ記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体は、プロセッサと一体化され得る。プロセッサおよび記憶媒体は、ＡＳＩＣに存在し得る。ＡＳＩＣは、遠隔局に存在し得る。代替として、プロセッサおよび記憶媒体は、遠隔局、基地局、またはサーバにおいてディスクリートコンポーネントとして存在し得る。
【００４５】
[0054]  本明細書における例となる態様のいずれかに説明された動作のステップは、例および議論を提供するために説明されていることにも留意されたい。説明された動作は、例示されたシーケンス以外の多数の異なるシーケンスで行われ得る。さらに、単一の動作のステップで説明された動作は実際、多くの異なるステップで行われ得る。加えて、例となる態様で説明された１つ以上の動作のステップは、組み合わされ得る。フローチャート図で例示された動作ステップが、当業者に容易に明らかになるように、多数の異なる変更に影響を受け得ることは、理解されるべきである。当業者はまた、情報および信号が、様々な異なる技術および技法のいずれかを使用して表され得ることを理解するだろう。例えば、上の説明全体にわたって参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁気粒子、光場または光粒子、あるいはそれらの任意の組み合わせによって表され得る。
【００４６】
[0055]  本開示の先の説明は、当業者が、本開示を製造または使用することを可能にするために提供される。本開示に対するさまざまな修正は、当業者に容易に明らかであり、本明細書に定義されている包括的な原理は、本開示の精神または範囲から逸脱することなく、他のバリエーションに適用され得る。よって、本開示は、本明細書に説明された例および設計に限定されるように意図されず、本明細書に開示された原理および新規の特徴と一致する最も幅広い範囲が付与されるべきである。
【図１】
2018532266.tif 000003
【図２】
2018532266.tif 000004
【図３】
2018532266.tif 000005
【図４】
2018532266.tif 000006
【図５】
2018532266.tif 000007
【図６】
2018532266.tif 000008
【図７】
2018532266.tif 000009
【図８】
2018532266.tif 000010
【図９】
2018532266.tif 000011
【図１０】
2018532266.tif 000012
【手続補正書】
【提出日】平成30年5月29日(2018.5.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
標準ライブラリセル回路であって、
少なくとも１つのトランジスタと、
複数の拡散領域と、ここにおいて、前記複数の拡散領域のうちの少なくとも１つの拡散領域は、前記少なくとも１つのトランジスタに対応する、
前記複数の拡散領域のうちの少なくとも２つの拡散領域を分離する１つ以上の破断領域と、
第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される１つ以上の固定のミドルエンドオブライン（ＭＥＯＬ）インタコネクトと、ここにおいて、前記１つ以上の固定のＭＥＯＬインタコネクトのうちの１つ以上は、１つ以上のタイオフ層インタコネクトを備え、前記１つ以上のタイオフ層インタコネクトの各々は、前記少なくとも１つのトランジスタを非アクティブ化するために、前記少なくとも１つのトランジスタのゲートをタイオフするように構成される、
を備える、標準ライブラリセル回路。
【請求項２】
前記１つ以上の破断領域のうちの第１の破断領域において配置される固定のＭＥＯＬインタコネクトをさらに備える、請求項１に記載の標準ライブラリセル回路。
【請求項３】
前記第１の破断領域において配置される前記固定のＭＥＯＬインタコネクトは、前記複数の拡散領域のうちの少なくとも２つの拡散領域の上に配置される複数の第１の金属層セグメントを接続するように構成される固定の第２の層ＭＥＯＬインタコネクトを備える、請求項２に記載の標準ライブラリセル回路。
【請求項４】
前記１つ以上の固定のＭＥＯＬインタコネクトのうちの１つ以上は、１つ以上の第１の層ＭＥＯＬインタコネクトを備え、前記１つ以上の第１の層ＭＥＯＬインタコネクトの各々は、対応する第２の層ＭＥＯＬインタコネクトに、対応するトランジスタを接続するように構成される、請求項１に記載の標準ライブラリセル回路。
【請求項５】
１つ以上の固定の０レベルビアをさらに備え、前記１つ以上の固定の０レベルビアの各々は、前記第１の金属層に前記少なくとも１つのトランジスタのゲートを接続するように構成される、請求項１に記載の標準ライブラリセル回路。
【請求項６】
前記１つ以上の破断領域は、
第１の拡散領域と第２の拡散領域を分離することと、ここにおいて、前記第１の拡散領域および前記第２の拡散領域は各々、ｐ型金属酸化膜半導体（ＰＭＯＳ）領域を備える、
第３の拡散領域と第４の拡散領域を分離することと、ここにおいて、前記第３の拡散領域および前記第４の拡散領域は各々、ｎ型金属酸化膜半導体（ＮＭＯＳ）領域を備える、
を行うように構成される第１の破断領域を備える、請求項１に記載の標準ライブラリセル回路。
【請求項７】
前記１つ以上の破断領域は、
第１の破断領域と、ここにおいて、前記第１の破断領域は、
第１の拡散領域と第２の拡散領域を分離し、
第３の拡散領域と第４の拡散領域を分離する、
第２の破断領域と、ここにおいて、前記第２の破断領域は、
前記第１の拡散領域と第５の拡散領域を分離し、
前記第３の拡散領域と第６の拡散領域を分離する、
を備える、請求項１に記載の標準ライブラリセル回路。
【請求項８】
前記第１の破断領域における固定のＭＥＯＬインタコネクトをさらに備える、請求項７に記載の標準ライブラリセル回路。
【請求項９】
前記第１の破断領域における前記固定のＭＥＯＬインタコネクトは、前記複数の拡散領域のうちの前記少なくとも２つの拡散領域の上に配置される複数の第１の金属層セグメントを接続するように構成される固定の第２の層ＭＥＯＬインタコネクトを備える、請求項８に記載の標準ライブラリセル回路。
【請求項１０】
前記第２の破断領域における固定のＭＥＯＬインタコネクトをさらに備える、請求項８に記載の標準ライブラリセル回路。
【請求項１１】
前記第１の破断領域における前記固定のＭＥＯＬインタコネクトは、複数の第１の金属層セグメントを接続するように構成される固定の第２の層ＭＥＯＬインタコネクトを備え、
前記第２の破断領域における前記固定のＭＥＯＬインタコネクトは、前記複数の第１の金属層セグメントを接続するように構成される固定の第２の層ＭＥＯＬインタコネクトを備える、
請求項１０に記載の標準ライブラリセル回路。
【請求項１２】
インバータとして機能するようにプログラムされるように構成される、請求項１に記載の標準ライブラリセル回路。
【請求項１３】
バッファとして機能するようにプログラムされるように構成される、請求項１に記載の標準ライブラリセル回路。
【請求項１４】
集積回路（ＩＣ）に統合される、請求項１に記載の標準ライブラリセル回路。
【請求項１５】
セットトップボックス、エンタテインメントユニット、ナビゲーションデバイス、通信デバイス、固定位置データユニット、モバイル位置データユニット、モバイル電話、セルラ電話、コンピュータ、携帯用コンピュータ、デスクトップコンピュータ、携帯情報端末（ＰＤＡ）、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレイヤ、デジタル音楽プレイヤ、携帯用音楽プレイヤ、デジタルビデオプレイヤ、ビデオプレイヤ、デジタルビデオディスク（ＤＶＤ）プレイヤ、および携帯用デジタルビデオプレイヤから成るグループから選択されるデバイスに統合される、請求項１に記載の標準ライブラリセル回路。
【請求項１６】
集積回路（ＩＣ）設計のための複数の標準ライブラリセル回路を備えるセルライブラリのためのコンピュータデータを記憶した非一時的なコンピュータ可読媒体であって、前記標準ライブラリセル回路の各々は、
少なくとも１つのトランジスタと、
複数の拡散領域と、ここにおいて、前記複数の拡散領域のうちの少なくとも１つの拡散領域は、前記少なくとも１つのトランジスタに対応する、
前記複数の拡散領域のうちの少なくとも２つの拡散領域を分離する１つ以上の破断領域と、
第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される１つ以上の固定のミドルエンドオブライン（ＭＥＯＬ）インタコネクトと、ここにおいて、前記１つ以上の固定のＭＥＯＬインタコネクトのうちの１つ以上は、１つ以上のタイオフ層インタコネクトを備え、前記１つ以上のタイオフ層インタコネクトの各々は、前記少なくとも１つのトランジスタを非アクティブ化するために、前記少なくとも１つのトランジスタのゲートをタイオフするように構成される、
を備える、非一時的なコンピュータ可読媒体。
【請求項１７】
標準ライブラリセル回路を製作する方法であって、
基板上に複数の拡散領域を配置することと、
前記複数の拡散領域のうちの少なくとも２つの拡散領域を分離する１つ以上の破断領域を提供することと、
前記複数の拡散領域のうちの少なくとも１つに対応する少なくとも１つのトランジスタを形成することと、
第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される１つ以上の固定のミドルエンドオブライン（ＭＥＯＬ）インタコネクトを配置することと、ここにおいて、前記第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される前記１つ以上の固定のＭＥＯＬインタコネクトを配置することは、前記少なくとも１つのトランジスタを非アクティブ化するために、前記少なくとも１つのトランジスタの対応するゲートをタイオフするように構成される１つ以上のタイオフ層インタコネクトを配置することを備える、
を備える、方法。
【請求項１８】
前記第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される前記１つ以上の固定のＭＥＯＬインタコネクトを配置することは、前記１つ以上の破断領域のうちの第１の破断領域における複数の第１の金属層セグメントを接続するように構成される固定の第２の層ＭＥＯＬインタコネクトを配置することを備える、請求項１７に記載の方法。
【請求項１９】
前記第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される前記１つ以上の固定のＭＥＯＬインタコネクトを配置することは、対応する第２の層ＭＥＯＬインタコネクトに前記少なくとも１つのトランジスタを接続するように構成される１つ以上の第１の層ＭＥＯＬインタコネクトを配置することを備える、請求項１７に記載の方法。
【請求項２０】
前記第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される前記１つ以上の固定のＭＥＯＬインタコネクトを配置することは、前記第１の金属層に前記少なくとも１つのトランジスタの、対応するゲートを接続するように構成される１つ以上の固定の０レベルビアを配置することを備える、請求項１７に記載の方法。
【請求項２１】
技術変更指示（ＥＣＯ）標準ライブラリセル回路をプログラムするための方法であって、
１つ以上の非固定の０レベルビアを、１つ以上の固定の第２の層ミドルエンドオブライン（ＭＥＯＬ）インタコネクト上に配置されるように構成することと、ここにおいて、前記１つ以上の固定の第２の層ＭＥＯＬインタコネクトのうちの１つは、２つ以上の拡散領域を分離する破断領域に配置される、
１つ以上の第１の金属層セグメントのうちの１つ以上が前記１つ以上の非固定の０レベルビアのうちの１つ以上に結合するように、前記１つ以上の第１の金属層セグメントが配置されるように構成することと、
前記１つ以上の第１の金属層セグメントのうちの１つ以上が１つ以上の固定の０レベルビアに結合するように、前記１つ以上の第１の金属層セグメントのうちの１つ以上を構成することと、前記１つ以上の固定の０レベルビアのうちの１つ以上が、１つ以上のタイオフ層インタコネクトを備え、前記１つ以上のタイオフ層インタコネクトの各々は、前記少なくとも１つのトランジスタを非アクティブ化するために、前記少なくとも１つのトランジスタのゲートをタイオフするように構成される、
を備える、方法。
【請求項２２】
前記１つ以上の非固定の０レベルビアおよび前記１つ以上の第１の金属層セグメントを構成することは、前記ＥＣＯ標準ライブラリセルがインバータとして機能するように、前記１つ以上の非固定の０レベルビアおよび前記１つ以上の第１の金属層セグメントを構成することを備える、請求項２１に記載の方法。
【請求項２３】
前記１つ以上の非固定の０レベルビアおよび前記１つ以上の第１の金属層セグメントを構成することは、前記ＥＣＯ標準ライブラリセルがバッファとして機能するように、前記１つ以上の非固定の０レベルビアおよび前記１つ以上の第１の金属層セグメントを構成することを備える、請求項２１に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
[0055]  本開示の先の説明は、当業者が、本開示を製造または使用することを可能にするために提供される。本開示に対するさまざまな修正は、当業者に容易に明らかであり、本明細書に定義されている包括的な原理は、本開示の精神または範囲から逸脱することなく、他のバリエーションに適用され得る。よって、本開示は、本明細書に説明された例および設計に限定されるように意図されず、本明細書に開示された原理および新規の特徴と一致する最も幅広い範囲が付与されるべきである。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[Ｃ１]  標準ライブラリセルであって、
少なくとも１つのトランジスタと、
複数の拡散領域と、ここにおいて、前記複数の拡散領域のうちの少なくとも１つの拡散領域は、前記少なくとも１つのトランジスタに対応する、
前記複数の拡散領域のうちの少なくとも２つの拡散領域を分離する１つ以上の破断領域と、
第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される１つ以上の固定のミドルエンドオブライン（ＭＥＯＬ）インタコネクトと、
を備える、標準ライブラリセル。
[Ｃ２]  前記１つ以上の破断領域のうちの第１の破断領域において配置される固定のＭＥＯＬインタコネクトをさらに備える、Ｃ１に記載の標準ライブラリセル。
[Ｃ３]  前記第１の破断領域において配置される前記固定のＭＥＯＬインタコネクトは、前記複数の拡散領域のうちの少なくとも２つの拡散領域の上に配置される複数の第１の金属層セグメントを接続するように構成される固定の第２の層ＭＥＯＬインタコネクトを備える、Ｃ２に記載の標準ライブラリセル。
[Ｃ４]  前記１つ以上の固定のＭＥＯＬインタコネクトのうちの１つ以上は、１つ以上の第１の層ＭＥＯＬインタコネクトを備え、前記１つ以上の第１の層ＭＥＯＬインタコネクトの各々は、対応する第２の層ＭＥＯＬインタコネクトに、対応するトランジスタを接続するように構成される、Ｃ１に記載の標準ライブラリセル。
[Ｃ５]  １つ以上の固定の０レベルビアをさらに備え、前記１つ以上の固定の０レベルビアの各々は、前記第１の金属層に前記少なくとも１つのトランジスタのゲートを接続するように構成される、Ｃ１に記載の標準ライブラリセル。
[Ｃ６]  前記１つ以上の固定のＭＥＯＬインタコネクトのうちの１つ以上は、１つ以上のタイオフ層インタコネクトを備え、前記１つ以上のタイオフ層インタコネクトの各々は、前記少なくとも１つのトランジスタを非アクティブ化するために、前記少なくとも１つのトランジスタのゲートをタイオフするように構成される、Ｃ１に記載の標準ライブラリセル。
[Ｃ７]  前記１つ以上の破断領域は、
第１の拡散領域と第２の拡散領域を分離することと、ここにおいて、前記第１の拡散領域および前記第２の拡散領域は各々、ｐ型金属酸化膜半導体（ＰＭＯＳ）領域を備える、
第３の拡散領域と第４の拡散領域を分離することと、ここにおいて、前記第３の拡散領域および前記第４の拡散領域は各々、ｎ型金属酸化膜半導体（ＮＭＯＳ）領域を備える、
を行うように構成される第１の破断領域を備える、Ｃ１に記載の標準ライブラリセル。
[Ｃ８]  前記１つ以上の破断領域は、
第１の破断領域と、ここにおいて、前記第１の破断領域は、
第１の拡散領域と第２の拡散領域を分離し、
第３の拡散領域と第４の拡散領域を分離する、
第２の破断領域と、ここにおいて、前記第２の破断領域は、
前記第１の拡散領域と第５の拡散領域を分離し、
前記第３の拡散領域と第６の拡散領域を分離する、
を備える、Ｃ１に記載の標準ライブラリセル。
[Ｃ９]  前記第１の破断領域における固定のＭＥＯＬインタコネクトをさらに備える、Ｃ８に記載の標準ライブラリセル。
[Ｃ１０]  前記第１の破断領域における前記固定のＭＥＯＬインタコネクトは、前記複数の拡散領域のうちの少なくとも２つの拡散領域の上に配置される複数の第１の金属層セグメントを接続するように構成される固定の第２の層ＭＥＯＬインタコネクトを備える、Ｃ９に記載の標準ライブラリセル。
[Ｃ１１]  前記第２の破断領域における固定のＭＥＯＬインタコネクトをさらに備える、Ｃ９に記載の標準ライブラリセル。
[Ｃ１２]  前記第１の破断領域における前記固定のＭＥＯＬインタコネクトは、複数の第１の金属層セグメントを接続するように構成される固定の第２の層ＭＥＯＬインタコネクトを備え、
前記第２の破断領域における前記固定のＭＥＯＬインタコネクトは、複数の第１の金属層セグメントを接続するように構成される固定の第２の層ＭＥＯＬインタコネクトを備える、
Ｃ１１に記載の標準ライブラリセル。
[Ｃ１３]  インバータとして機能するようにプログラムされるように構成される、Ｃ１に記載の標準ライブラリセル。
[Ｃ１４]  バッファとして機能するようにプログラムされるように構成される、Ｃ１に記載の標準ライブラリセル。
[Ｃ１５]  集積回路（ＩＣ）に統合される、Ｃ１に記載の標準ライブラリセル。
[Ｃ１６]  セットトップボックス、エンタテインメントユニット、ナビゲーションデバイス、通信デバイス、固定位置データユニット、モバイル位置データユニット、モバイル電話、セルラ電話、コンピュータ、携帯用コンピュータ、デスクトップコンピュータ、携帯情報端末（ＰＤＡ）、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレイヤ、デジタル音楽プレイヤ、携帯用音楽プレイヤ、デジタルビデオプレイヤ、ビデオプレイヤ、デジタルビデオディスク（ＤＶＤ）プレイヤ、および携帯用デジタルビデオプレイヤから成るグループから選択されるデバイスに統合される、Ｃ１に記載の標準ライブラリセル。
[Ｃ１７]  集積回路（ＩＣ）設計のための複数の標準ライブラリセルを備えるセルライブラリのためのコンピュータデータを記憶した非一時的なコンピュータ可読媒体であって、前記標準ライブラリセルの各々は、
少なくとも１つのトランジスタと、
複数の拡散領域と、ここにおいて、前記複数の拡散領域のうちの少なくとも１つの拡散領域は、前記少なくとも１つのトランジスタに対応する、
前記複数の拡散領域のうちの少なくとも２つの拡散領域を分離する１つ以上の破断領域と、
第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される１つ以上の固定のミドルエンドオブライン（ＭＥＯＬ）インタコネクトと、
を備える、非一時的なコンピュータ可読媒体。
[Ｃ１８]  標準ライブラリセルを製作する方法であって、
基板上に複数の拡散領域を配置することと、
前記複数の拡散領域のうちの少なくとも２つの拡散領域を分離する１つ以上の破断領域を提供することと、
前記複数の拡散領域のうちの少なくとも１つに対応する少なくとも１つのトランジスタを形成することと、
第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される１つ以上の固定のミドルエンドオブライン（ＭＥＯＬ）インタコネクトを配置することと、
を備える、方法。
[Ｃ１９]  前記第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される前記１つ以上の固定のＭＥＯＬインタコネクトを配置することは、前記１つ以上の破断領域のうちの第１の破断領域における複数の第１の金属層セグメントを接続するように構成される固定の第２の層ＭＥＯＬインタコネクトを配置することを備える、Ｃ１８に記載の方法。
[Ｃ２０]  前記第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される前記１つ以上の固定のＭＥＯＬインタコネクトを配置することは、対応する第２の層ＭＥＯＬインタコネクトに前記少なくとも１つのトランジスタを接続するように構成される１つ以上の第１の層ＭＥＯＬインタコネクトを配置することを備える、Ｃ１８に記載の方法。
[Ｃ２１]  前記第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される前記１つ以上の固定のＭＥＯＬインタコネクトを配置することは、前記第１の金属層に前記少なくとも１つのトランジスタの、対応するゲートを接続するように構成される１つ以上の固定の０レベルビアを配置することを備える、Ｃ１８に記載の方法。
[Ｃ２２]  前記第１の金属層に前記少なくとも１つのトランジスタを接続するように構成される前記１つ以上の固定のＭＥＯＬインタコネクトを配置することは、前記少なくとも１つのトランジスタを非アクティブ化するために前記少なくとも１つのトランジスタの、対応するゲートをタイオフするように構成される１つ以上のタイオフ層インタコネクトを配置することを備える、Ｃ１８に記載の方法。
[Ｃ２３]  技術変更指示（ＥＣＯ）標準ライブラリセルをプログラムするための方法であって、
１つ以上の非固定の０レベルビアが、１つ以上の固定の第２の層ミドルエンドオブライン（ＭＥＯＬ）インタコネクト上に配置されるように構成することと、ここにおいて、前記１つ以上の固定の第２の層ＭＥＯＬインタコネクトのうちの１つは、２つ以上の拡散領域を分離する破断領域に配置される、
１つ以上の第１の金属層セグメントのうちの１つ以上が前記１つ以上の非固定の０レベルビアのうちの１つ以上に結合するように、前記１つ以上の第１の金属層セグメントが配置されるように構成することと、
前記１つ以上の第１の金属層セグメントのうちの１つ以上が１つ以上の固定の０レベルビアに結合するように、前記１つ以上の第１の金属層セグメントのうちの１つ以上が配置されるように構成することと、
を備える、方法。
[Ｃ２４]  前記１つ以上の非固定の０レベルビアおよび前記１つ以上の第１の金属層セグメントを構成することは、前記ＥＣＯ標準ライブラリセルがインバータとして機能するように、前記１つ以上の非固定の０レベルビアおよび前記１つ以上の第１の金属層セグメントを構成することを備える、Ｃ２３に記載の方法。
[Ｃ２５]  前記１つ以上の非固定の０レベルビアおよび前記１つ以上の第１の金属層セグメントを構成することは、前記ＥＣＯ標準ライブラリセルがバッファとして機能するように、前記１つ以上の非固定の０レベルビアおよび前記１つ以上の第１の金属層セグメントを構成することを備える、Ｃ２３に記載の方法。
【国際調査報告】
2018532266.tif 000013
2018532266.tif 000014
2018532266.tif 000015