(57)【要約】半導体試料を特徴付ける例示的な方法は、半導体試料の表面の領域における表面電位の初期値Ｖｉｎを測定すること、２Ｖ以下の目標表面電位値（Ｖ０）を有するように半導体試料をバイアスすること、表面電位を目標値に調整した後に、表面領域上に監視下の量のコロナ電荷（ΔＱ１）を堆積させることを含む。この方法はまた、コロナ電荷を堆積させた後の領域における表面電位の第１の値Ｖ１を測定すること、表面電位の第１の変化（ΔＶ１＝Ｖ１−Ｖ０）を決定すること、第１の静電容量値Ｃ１＝ΔＱ１／ΔＶ１を決定すること、Ｖ０、Ｖ１、ΔＶ１、ΔＱ１、およびＣ１に基づいて半導体試料を特徴付けることを含む。
2018518063.tif 000002
【特許請求の範囲】
【請求項１】
半導体試料を特徴付ける方法であって、
前記半導体試料の表面領域における表面電位の初期値Ｖｉｎを測定するステップと、
２Ｖ以下の目標表面電位値（Ｖ０）を有するように前記半導体試料をバイアスするステップと、
前記表面電位を目標値に調整した後に、前記表面領域上に監視下の量のコロナ電荷（ΔＱ１）を堆積させるステップと、
コロナ電荷を堆積させた後の領域における表面電位の第１の値Ｖ１を測定するステップと、
表面電位の第１の変化（ΔＶ１＝Ｖ１−Ｖ０）を決定するステップと、
第１の静電容量値Ｃ１＝ΔＱ１／ΔＶ１を決定するステップと、
Ｖ０、Ｖ１、ΔＶ１、ΔＱ１、およびＣ１に基づいて半導体試料を特徴付けるステップと
を含む方法。
【請求項２】
一連の連続的な監視下のコロナ電荷の堆積ステップをさらに含み、該ステップは、各堆積ステップの前に前記表面電位を前記目標値（Ｖ０）に調整すること、および各堆積ステップ後の表面電位値を測定し、各ステップの結果を使用して、表面電位（ΔＶｋ）、コロナ電荷（ΔＱｋ）、静電容量（Ｃｋ）、表面電圧の累積値（Ｖｋ＝ΣΔＶｋ）および電荷の累積値（Ｑｋ＝ΣΔＱｋ）の対応する増分値を決定することを伴い、ここで、ｋはｋ番目のステップを示し、半導体試料は、Ｖ０、Ｖｋ、ΔＶｋ、ＱｋおよびＣｋの値に基づいて特徴付けられる、請求項１に記載の方法。
【請求項３】
表面電位を測定するために使用されるプローブの下で電荷密度（ΔＱｃｋ）を得るために、前記コロナ電荷ΔＱｋが較正関数Ｆ（Ｖ，Ｉ）によって補正される、請求項２に記載の方法。
【請求項４】
ΔＱｃｋを使用して、補正された空間電荷容量Ｃｃｋ＝ΔＱｃｋ／ΔＶｋを決定する、請求項３に記載の方法。
【請求項５】
補正された正味のコロナ電荷密度Ｑｃｋ＝ΣΔＱｃｋおよび補正された空間電荷容量Ｃｃｋを使用して、１／Ｃｃｋ２対Ｖｋプロットの傾き、Ｑｃｋ２対Ｖｋプロットの傾き、またはＣｃｋＱｃｋ静電容量電荷係数から半導体試料のドーピング密度を決定する、請求項４に記載の方法。
【請求項６】
前記静電容量電荷係数ＣｃｋＱｃｋを用いて前記較正関数の品質が決定される、請求項５に記載の方法。
【請求項７】
半導体較正試料の表面下の距離Ｗに亘る既知のドーピング密度を有する半導体較正試料を使用して電荷密度較正を行うことをさらに含む、請求項２に記載の方法。
【請求項８】
前記コロナ電荷の堆積ステップ及び表面電位の調整ステップは、目標のドーピング監視深さに到達するまで繰り返される、請求項２に記載の方法。
【請求項９】
コロナ帯電の極性は、前記半導体試料内に空乏表面空間の電荷領域を生成するような極性である、請求項１に記載の方法。
【請求項１０】
前記半導体試料がｎ型半導体であり、前記コロナ電荷が負の帯電極性を用いて堆積される、請求項９に記載の方法。
【請求項１１】
前記半導体試料がｐ型半導体であり、前記コロナ電荷が正の帯電極性を用いて堆積される、請求項９に記載の方法。
【請求項１２】
前記半導体試料を特徴付けることは、ドーピング密度および／またはドーピングプロファイルを決定することを含む、請求項１に記載の方法。
【請求項１３】
前記半導体試料がワイドバンドギャップ半導体を含む、請求項１に記載の方法。
【請求項１４】
前記半導体試料は、ＳｉＣ、ＧａＮ、ＺｎＯ、ＺｎＳ、およびＺｎＳｅからなる群から選択される半導体を含む、請求項１に記載の方法。
【請求項１５】
表面電位測定が、非接触振動プローブを使用して行われる、請求項１に記載の方法。
【請求項１６】
表面電位測定が、容量性電極を使用して行われる、請求項１に記載の方法。
【請求項１７】
Ｖ０が０．５Ｖ以下である、請求項１に記載の方法。
【請求項１８】
Ｖ０が約０Ｖである、請求項１に記載の方法。
【請求項１９】
前記半導体試料中に過剰なキャリアを生成するのに十分な光子エネルギーの光を有する照明を用いて、堆積されたコロナ電荷が光中性化され、半導体表面から除去される、請求項１に記載の方法。
【請求項２０】
各繰り返しの前に堆積されたコロナ電荷を光中性化した後に前記半導体試料の特徴付けを繰り返すことをさらに含む、請求項１９に記載の方法。
【請求項２１】
方法であって、
試料の表面の領域において目標値と同じとなるように表面電位をバイアスした後、試料の表面の前記領域にコロナ電荷を繰り返し堆積させるステップを含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、特に一定の表面電位コロナ帯電を用いて、半導体ドーピング濃度を測定するためのシステムおよび方法に関する。
【背景技術】
【０００２】
ドナーまたはアクセプタ不純物を有する半導体をドーピングすると、半導体の電気伝導率が変化する。電気伝導率は、一般に、品質管理の目的のために、半導体材料の重要な特性であるので、半導体材料およびデバイスの製造中の半導体ドーピング濃度（例えば、半導体体積当たりのドーピング原子の濃度）を測定または監視することが有益である。例として、製造プロセスは、半導体結晶からスライスされた半導体ウェハのドーピング濃度を監視するステップ、バルクウェハ上に成長または堆積された薄いエピタキシャル層のドーピング濃度を監視するステップ、意図的なドーピングプロセスの実施後（例えば、不純物拡散またはイオン注入プロセスの後）の半導体のドーピング濃度を監視するステップを含むことができる。
【発明の概要】
【０００３】
一般に、一態様では、半導体試料を特徴付ける方法は、半導体試料の表面領域における表面電位の初期値Ｖｉｎを測定するステップと、半導体試料を２Ｖ以下の目標表面電位値（Ｖ０）を有するようにバイアスするステップと、表面電位を目標値に調整した後に、表面領域上に監視下の量のコロナ電荷（ΔＱ１）を堆積させるステップとを含む。この方法はまた、コロナ電荷を堆積した後の領域における表面電位の第１の値Ｖ１を測定するステップと、表面電位の第１の変化（ΔＶ１＝Ｖ１−Ｖ０）を決定するステップと、第１の静電容量値Ｃ１＝ΔＱ１／ΔＶ１を決定するステップと、Ｖ０、Ｖ１、ΔＶ１、ΔＱ１およびＣ１に基づいて半導体試料を特徴付けるステップとを含む。
【０００４】
この態様の実施形態は、以下の特徴またはより多くの以下の特徴を含むことができる。
いくつかの実施形態では、この方法は、一連の連続的な監視下のコロナ電荷の堆積ステップをさらに含み、該ステップは、各堆積ステップの前に表面電位の目標値（Ｖ０）を調整すること、および各堆積ステップの後の表面電位値を測定し、各ステップの結果を使用して、表面電位（ΔＶｋ）、コロナ電荷（ΔＱｋ）、静電容量（Ｃｋ）、表面電圧の累積値（Ｖｋ＝ΣΔＶｋ）および電荷の累積値（Ｑｋ＝ΣΔＱｋ）の対応する増分値を決定することを伴う。ここで、ｋはｋ番目のステップを示し、半導体試料はＶ０、Ｖｋ、ΔＶｋ、ＱｋおよびＣｋの値に基づいて特徴付けられる。表面電位を測定するために使用されるプローブの下で電荷密度（ΔＱｃｋ）を得るために、コロナ電荷ΔＱｋは、較正関数Ｆ（Ｖ，Ｉ）によって補正することができる。ΔＱｃｋを使用して、補正された空間電荷容量Ｃｃｋ＝ΔＱｃｋ／ΔＶｋを決定することができる。補正された正味のコロナ電荷密度Ｑｃｋ＝ΣΔＱｃｋおよび補正された空間電荷容量Ｃｃｋを使用して、１／Ｃｃｋ２対Ｖｋプロットの傾き、Ｑｃｋ２対Ｖｋプロットの傾き、またはＣｃｋＱｃｋ静電容量電荷係数から半導体試料のドーピング密度を決定することができる。較正関数の品質は、静電容量電荷係数ＣｃｋＱｃｋを使用して決定することができる。この方法はさらに、半導体較正試料の表面下の距離Ｗに亘る既知のドーピング密度を有する半導体較正試料を使用して電荷密度較正を行うことを含むことができる。コロナ電荷の堆積ステップおよび表面電位の調整ステップは、目標のドーピング監視深さに到達するまで繰り返すことができる。
【０００５】
いくつかの実施形態では、コロナ帯電の極性は、半導体試料中に空乏表面空間の電荷領域を生成するような極性であり得る。半導体試料は、ｎ型半導体とすることができ、コロナ電荷は、負の帯電極性を用いて堆積される。半導体試料は、ｐ型半導体とすることができ、コロナ電荷は、正の帯電極性を用いて堆積される。
【０００６】
いくつかの実施形態では、半導体試料を特徴付けることは、ドーピング密度および／またはドーピングプロファイルを決定することを含むことができる。
いくつかの実施形態では、半導体試料は、ワイドバンドギャップ半導体を含むことができる。
【０００７】
いくつかの実施形態では、半導体試料は、ＳｉＣ、ＧａＮ、ＺｎＯ、ＺｎＳ、およびＺｎＳｅからなる群から選択される半導体を含むことができる。
いくつかの実施形態では、表面電位測定は非接触振動プローブを使用して行うことができる。
【０００８】
いくつかの実施形態では、容量性電極を用いて表面電位測定を行うことができる。
いくつかの実施形態では、Ｖ０は０．５Ｖ以下にすることができる。
いくつかの実施形態では、Ｖ０は約０Ｖにすることができる。
【０００９】
いくつかの実施形態では、半導体試料中に過剰なキャリアを発生させるのに十分な光子エネルギーの光を有する照明を用いて、堆積されたコロナ電荷が光中性化され、半導体表面から除去される。この方法は、各繰り返しの前に堆積したコロナ電荷を光中性化した後に半導体試料の特徴付けを繰り返すことをさらに含むことができる。
【００１０】
一般に、別の態様では、方法は、試料の表面の領域において目標値と同じとなるように表面電位をバイアスした後、試料の表面の領域にコロナ電荷を繰り返し堆積させることを含む。
【００１１】
他の利点の中でも、実施形態を使用して、永久または一時的な金属半導体ダイオードを製造することなく、かつ侵入性の電気的接触を全く伴わずに、半導体試料のドーピング濃度を測定することができる。従って、場合によっては、測定値を比較的迅速に取得することができ、ドーピング測定が行われた後に、半導体ウェハをさらに処理または使用することができる。さらに、いくつかの実施形態では、静電反発力の影響が低減されるか、場合によっては実質的に排除されるように、（例えば、ゼロまたは他の一定の値にバイアスされた）一定の補償された表面電位値に従って増分的に半導体試料の表面上に電荷を堆積させることができる。さらに、一般に、これらの技術の実施形態は、環境規制または他の使用制限の対象となる危険物質である水銀を使用せずに実施することができる。
【００１２】
１つまたは複数の実施形態の詳細は、添付の図面および以下の説明に記載されている。他の特徴および利点は、説明および図面ならびに特許請求の範囲から明らかになるであろう。
【図面の簡単な説明】
【００１３】
【図１Ａ】半導体試料のドーピング濃度を測定する例示的なシステムの概略図である。
【図１Ｂ】半導体試料のドーピング濃度を測定する例示的なシステムの概略図である。
【図１Ｃ】半導体試料のドーピング濃度を測定する例示的なシステムの概略図である。
【図２】Ｎ＝２．３７×１０１７ｃｍ−３の非常に均一にドープされたｐ型エピタキシャルＳｉＣ半導体試料に対するコロナ電荷の面密度補正の有無による１／Ｃ２対Ｖのプロットの一例である。
【図３】Ｎ＝２．３７×１０１７ｃｍ−３の非常に均一にドープされたｐ型エピタキシャルＳｉＣのコロナ電荷補正の有無によるＣＱ対Ｖプロットの例である。
【図４】コロナ電荷補正の有無によるＣＱ係数を用いて決定された一定のドーピング濃度Ｎ＝２．３７×１０１７ｃｍ−３を有する例示的なｐ型エピタキシャルＳｉＣ半導体試料に関するドーパント深さプロファイルである。
【図５】電荷の初期堆積後、１０回の電荷の堆積の後、および２０回の電荷の堆積の後の半導体ウェハに関する電荷プロファイルの例を示す。
【発明を実施するための形態】
【００１４】
様々な図面における同様の参照番号は同様の構成を示す。
本開示は、正確で高速なフィードバック、非侵襲的、および非接触技術を用いて半導体のドーピング濃度を測定することに関する。これらの技術の実施形態は、半導体の試験部位における表面電位を測定すること、試験部位での特定の表面電位（例えば、ゼロ、実質的にゼロ、または他の一定の値）を得るために半導体にバイアス電圧を印加すること、（例えば、空気中でのコロナ放電を使用して）半導体表面の試験部位上に電荷を堆積させることを含む。この一連の表面電位測定、表面電位補償、および電荷堆積は、金属コンタクトダイオードにおけるショットキー障壁と同様に、精密に制御された空乏表面空間の電荷層を生成するために複数回繰り返すことができる。次いで、空乏空間の電荷層内の半導体のドーピング濃度を決定して、半導体表面下のドーピング深さプロファイルを得るために、半導体空乏空間電荷容量Ｃを測定することができる。いくつかの実施形態では、半導体空乏空間電荷容量と試験部位に堆積した全電荷との積ＣＱを正確なドーピング深さプロファイリングのための測定品質係数として使用することができる。
【００１５】
電荷の各増分堆積の後に半導体の表面電位が補償されるので、静電反発力の効果は低減され、場合によっては実質的に除去される。さらに、空乏空間の電荷層は、永久または一時的な金属半導体ダイオードを形成することなく、かつ侵入的な電気接点を用いずに形成することができるので、比較的迅速に測定値を得ることができ、ドーピング測定後に半導体ウェハをさらに処理または使用することができる。さらに、一般に、これらの技術の実施形態は、しばしば環境規制または他の使用制限の対象となる危険物質である水銀を使用せずに実施することができる。
【００１６】
これらの技術の実施形態は、コロナ堆積の電荷を保持することができる半導体材料のドーピング濃度を測定するために使用することができる。これは、例えば、ワイドバンドギャップ半導体（例えば、短波長照明に曝されないＳｉＣ、ＧａＮまたはＺｎＯ半導体）を含むことができる。これは、例えば、コロナ電荷の中性化を防止する誘電体膜（例えば、ＳｉＯ２膜またはＳｉ３Ｎ４膜）で被覆された半導体を含むこともできる。
【００１７】
さらに、これらの技術の実施形態は、様々な用途に使用される半導体ウェハの製造を改善するために使用することができる。例えば、これらの技術は、コロナ誘起空乏電圧値の範囲を、比較的高い電圧（例えば、数百ボルト）にまで拡張することができ、高電圧電力デバイス用のＳｉＣおよびＧａＮ半導体ウェハのドーピングプロファイリングを実行するのに有利であり得る。別の例として、これらの技術は、オプトエレクトロニクス用途に使用される半導体ウェハの製造を改善するために使用することができる。
【００１８】
ある場合において、記載された技術はまた、誘電体と、ウェハおよびマイクロ試験部位上の界面との測定を含む、他のコロナ電荷に基づく特性決定プロセスにも適用することができる。
【００１９】
半導体試料のドーピング濃度を測定するための例示的なシステム１００を図１Ａに示す。システム１００は、ステージアセンブリ１１０、ケルビンプローブ１２０、コロナ帯電ステーション１３０、電圧補償アセンブリ１４０、および処理モジュール１５０を含む。
【００２０】
システム１００の例示的な動作において、半導体試料１６０が、ステージアセンブリ１１０上に配置され、かつケルビンプローブ１２０による検査のために配置される。ケルビンプローブ１２０は、半導体試料１６０の表面上の試験部位１６２の表面電位を測定する。電圧アセンブリ１４０は、半導体試料１６０（例えば、半導体試料１６０の裏面１６４）にバイアス電圧を印加して、試験部位の表面電位を特定の値（例えば、ゼロボルト、０．５Ｖ以下、またはその他のいくらかの値）に補償する。次いで、半導体試料１６０は、コロナ帯電ステーション１３０の下方に再配置され、半導体試料１６０の試験部位１６２に電荷が堆積される。電荷が堆積された後、堆積された電荷によって半導体試料１６０上の表面の下に誘導される空乏空間の電荷層を形成するために、表面電位測定、表面電位補償、電荷堆積が１回または複数回繰り返される。これらの各繰り返しの後に、半導体空乏空間電荷容量が決定され、これらの決定に基づいて、処理モジュール１５０は、半導体のドーピング濃度および／または半導体表面の下のドーピング深さプロファイルを決定する。このプロセスの間、半導体試料１６０は、（例えば、システム１００のすべてまたは一部が遮光されたハウジングまたは設備内で包囲されることにより）迷光から遮蔽することができる。
【００２１】
ステージアセンブリ１１０は、システム１００による検査の間に半導体試料１６０を支持し位置決めする。ステージアセンブリ１１０は、半導体試料（例えば、半導体ウェハ）との間で電荷を伝導することができるチャック１１２を含む。場合によっては、チャック１１２は、１つまたは複数の導電性材料で構成することができる。例えば、チャック１１２は、アルミニウムで構成され、かつ窒化チタンで被覆されていてもよい。実際には、実施形態に応じて、他の導電性材料も可能である。
【００２２】
半導体試料１６０（例えば、半導体ウェハ）は、半導体試料１６０（例えば、裏面１６４）とチャック１１２との間に電気的接触が提供されるように、チャック１１２に固定される。半導体試料１６０は、チャック１１２に非侵襲的に固定することができる。例えば、ある場合には、半導体試料１６０は、真空室１１４によって加えられる吸引力によってチャック１１２に固定され得る。図１Ａには真空室１１４が示されているが、実際には、実施形態に応じて、他の固定機構（例えば、ピン、ブラケットおよび／または結合部）も可能である。
【００２３】
ステージアセンブリ１１０は、半導体試料１６０がケルビンプローブ１２０および帯電ステーション１３０に対して平行移動できるように、１つまたは複数の軸に沿って移動することができる。例えば、場合によっては、チャック１１２は、システム１００の他の構成要素に対して３つの次元のいずれかに沿って半導体試料１６０を移動させるために、デカルト座標系のｙ軸、ｙ軸、および／またはｚ軸に沿って移動することができる。
【００２４】
図１Ａに示すように、ステージアセンブリ１１０は、ケルビンプローブ１２０が試験部位１６２の表面電位を測定できるように、半導体試料１６０を最初にケルビンプローブ１２０の下に位置決めする。ケルビンプローブ１２０によって得られた測定値は、分析のために処理モジュール１５０に送信される。
【００２５】
ケルビンプローブ１２０は、半導体試料１６０に接触することなく、試験部位１６２の表面電位を測定することができる。表面電位は、既知の仕事関数を有する基準プローブと未知の仕事関数を有する半導体表面との間の定電位差（ＣＰＤ：ｃｏｎｓｔａｎｔ  ｐｏｔｅｎｔｉａｌ  ｄｉｆｆｅｒｅｎｃｅ）を測定することにより得ることができる。典型的には、プローブは半導体試験部位の表面の上方に配置され、振動されて、プローブと半導体試験部位との間の静電容量の周期的変動を引き起こし、プローブに時間変化する電流を生じさせる。この電流は、測定され、プローブまたは半導体表面に反対の電圧を印加することによって無効にされ得る。バッキング電位（ｂａｃｋｉｎｇ  ｐｏｔｅｎｔｉａｌ）として知られているこの電圧は、プローブと半導体表面との間のＣＰＤに等しいとき、ゼロ電流が生じる。この電圧は、例えば、測定システム１２２を用いて決定することができる。
【００２６】
振動ケルビンプローブ１２０が図１Ａに示されているが、実際には、実施形態に応じて他の非接触振動プローブまたは測定システムも使用することができる。例えば、ある場合には、ケルビンプローブの代わりにモンロープローブを使用することができる。
【００２７】
いくつかの実施形態では、振動プローブ１２０は、特定の直径（例えば、１ｍｍ、２ｍｍ、または他のいくらかの直径）を有することができる。いくつかの場合では、ケルビンプローブ１２０は、半導体試料上のいくつかの試験部位の表面電位を測定するために、半導体試料に対して移動することができる（例えば、半導体試料を横切って移動する）。
【００２８】
試験部位１６２の表面電位の測定中、電圧補償アセンブリ１４０は、半導体試料１６０の裏面１６４を電気的に接地するように構成される。例えば、図１Ａに示すように、電圧補償アセンブリ１４０は、スイッチ１４８ａを介してチャック１１２に結合された直流（ＤＣ）電圧源１４２と、スイッチ１４８ｂを介してチャック１１２に結合された入力コンデンサ１４６とを含む。試験部位１６２の表面電位の測定中、スイッチ１４８ａは開いており、スイッチ１４８ｂは位置Ａにある。その結果、チャック１１２および半導体試料１６０の裏面１６４は、両方とも電気的に接地される。
【００２９】
システム１００は、半導体試料１６０の裏面１６４にバイアス電圧を印加することによって、試験部位の表面電位を補償する。図１Ａに示すように、いくつかの実施形態では、このバイアス電圧は、入力コンデンサ１４６を半導体試料１６０の裏面１６４に電気的に接続し、特定のバイアス電圧が入力コンデンサ１４６の両端に得られるまで入力コンデンサ１４６を充電することによって印加される。図１Ｂに示すように、これは、スイッチ１４８ａを閉じ、スイッチ１４８ｂを位置Ｂに切り替えることによって行うことができる。スイッチ１４８ａ−ｂがこれらの位置にあるとき、ＤＣ電圧源１４２および入力コンデンサ１４６は、それぞれ共に電気的に接続されるとともに、チャック１１２に電気的に接続される。従って、直流電圧源１４２は、入力コンデンサ１４６を電気的に充電する。さらに、入力コンデンサ１４６がチャック１１２および半導体試料１６０の裏面１６４に電気的に接続されると、入力コンデンサ１４６の両端の電圧は、試験部位の表面電位をバイアスする。
【００３０】
入力コンデンサ１４６のバイアス電圧は、入力コンデンサ１４６と並列の測定システム１７０を用いて監視することができる。測定システム１７０によって得られた測定値は、分析のために処理モジュール１５０に送信することができる。
【００３１】
ＤＣ電圧源１４２は、試験部位１６２における表面電位を補償するために、入力コンデンサ１４６を特定のバイアス電圧に充電するように構成することができる。場合によっては、ＤＣ電圧源１４２は、試験部位１６２においてゼロまたは実質的にゼロの表面電位を達成するように構成することができる。例えば、ＤＣ電圧源１４２は、入力コンデンサ１４６の両端のバイアス電圧がケルビンプローブ１２０によって測定された表面電圧と反対になるように入力コンデンサ１４６を充電することができる。すなわち、裏面１６４が電気的に接地されている間（例えば、スイッチ１４８ａが開いており、スイッチ１４８ｂが位置Ａにある間）にケルビンプローブ１２０がＶ０の表面電圧を測定した場合、スイッチ１４８ｂが閉じ、スイッチ１４８ｂが位置Ｂにあるとき、ＤＣ電圧源１４２は、入力コンデンサ１４６の両端の−Ｖ０の電圧を印加することができる。従って、試験部位１６２の表面電位は、入力コンデンサ１４６が充電され、入力コンデンサ１４６の両端に−Ｖ０のバイアス電圧が得られると、ゼロに補償される。
【００３２】
入力コンデンサ１４６が充電された後、バイアスされた表面電位の状態に従って試験部位１６２に電荷が堆積される。図１Ｃに示すように、半導体試料１６０は、試験部位１６２がコロナ帯電ステーション１３０の下に配置されるように、ステージアセンブリ１１０によって再配置される。コロナ帯電ステーション１３０は、試験部位１６２に電荷を堆積させる。電荷の堆積中、スイッチ１４８ａは開位置にあり、スイッチ１４８ｂは位置Ｂにある。従って、入力コンデンサ１４６は電荷堆積中に試験部位の表面電位をバイアスし続ける。
【００３３】
場合によっては、コロナ帯電ステーション１３０は、空気中のコロナ放電によって試験部位１６２上に電荷を堆積させる。例えば、図１Ｃに示すように、コロナ帯電ステーション１３０は、高電圧源１３２と、放電針電極を備えたコロナ帯電ガン１３４とを含む。高電圧によりコロナ放電が生成され、コロナ放電によって生成されたイオンは、帯電ガン１３４から試験部位１６２に向けて導かれ、試験部位１６２の表面に堆積する。電荷堆積の結果、電圧の僅かな変化が入力コンデンサ１４６の両端に誘起される。この電圧変化δＶは、堆積された電荷Ｑｉｎ＝ＣｉｎδＶの現場測定として使用することができ、ここで、Ｃｉｎは入力コンデンサ１４６の容量であり、Ｑｉｎは堆積した電荷である。この電圧変化は、入力コンデンサ１４６と並列な測定システム１７０を用いて測定することができる。測定システム１７０によって得られた測定値は、分析のために処理モジュール１５０に送信することができる。
【００３４】
いくつかの実施形態では、コロナ帯電ステーション１３０は、特定の領域（例えば、約８〜１０ｍｍの直径を有する円形領域）内に電荷を堆積するように構成され、ケルビンプローブ１２０は、電荷堆積領域内のより小さなサブ領域（例えば、約２ｍｍの直径を有する円形のサブ領域）の表面電位を測定するように構成されている。これは、例えば、ケルビンプローブ１２０によって測定されている領域の全体にわたって電荷が均一に堆積されることを保証するために有益であり得る。
【００３５】
電荷が半導体試料１６０上に堆積された後、図１Ａ〜Ｃに示される一連の表面電位測定、表面電位補償および電荷堆積が、試験部位１６２において表面空乏空間の電荷層を正確に制御された態様で変化させるために、１回または複数回繰り返すことができる。例えば、システム１００を図１Ａに示す形態に戻して、新たな表面電圧測定値Ｖ１を試験部位１６２に対して決定することができる。同様に、（例えば、入力コンデンサ１４６を−Ｖ１のバイアス電圧に充電し、入力コンデンサ１４６を半導体試料１６０の裏面１６４に接続することによって）新たな電圧測定値Ｖ１に従って試験部位１６２の表面電位をバイアスするために、システム１００を図１Ｂに示す形態に再び切り替えることができる。さらに、バイアスされた表面電位の状態に応じて試験部位１６２上に電荷を再び堆積させることができるように、システム１００を図１Ｃに示す形態に再び切り替えることができる。このようにして、一貫したまたは実質的に一貫性のある表面電位に従って試験部位１６２に電荷を増分的に堆積させることができる。さらに、各電荷堆積ステップの間に誘起される電圧変化を観察することができ、かつ堆積電荷の現場測定として使用することができる。
【００３６】
処理モジュール１５０は、半導体空乏空間電荷容量に基づいて、半導体のドーピング濃度および／または半導体表面下のドーピング深さプロファイルを決定する。例えば、帯電によって生じる電圧差ΔＶ＝Ｖ１−Ｖ０、および堆積電荷の密度ΔＱ／ｃｍ２を用いて、半導体空間電荷容量Ｃ＝ΔＱ／ΔＶを決定することができる。以下により詳細に説明するように、この関係は、半導体試料のドーピング濃度を推定するために使用することができる。
【００３７】
いくつかの実施形態では、処理モジュール１５０は、デジタル電子回路を使用して、またはコンピュータソフトウェア、ファームウェア、またはハードウェア、またはそれらのうちの１つまたは複数の組み合わせで実施することができる。例えば、ある場合において、処理モジュール１５０は、少なくとも部分的に、１つまたは複数のコンピュータプログラム（例えば、データ処理装置によって実行するための、またはデータ処理装置の動作を制御するために実行するためのコンピュータ記憶媒体上に符号化されたコンピュータプログラム命令の１つまたは複数のモジュール）として実施することができる。コンピュータ記憶媒体は、コンピュータ可読記憶装置、コンピュータ可読記憶基板、ランダムまたはシリアルアクセスメモリアレイまたはデバイス、またはそれらの１つまたは複数の組み合わせとすることができ、またはこれらに含まれ得る。「処理装置」という用語は、例えば、プログラム可能なプロセッサ、コンピュータ、チップ上のシステム、またはそれらの複数のもの、またはそれらの組み合わせを含む、データを処理するためのあらゆる種類の装置、デバイスおよび機械を包含する。装置は、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）またはＡＳＩＣ（特定用途向け集積回路）などの専用論理回路を含むことができる。装置は、ハードウェアに加えて、当該コンピュータプログラムの実行環境を生成するコード、例えば、プロセッサファームウェア、プロトコルスタック、データベース管理システム、オペレーティングシステム、クロスプラットフォームランタイム環境、仮想マシン、またはそれらのうちの１つまたは複数の組み合わせを構成するコードを含むことができる。装置および実行環境は、ウェブサービス、分散型コンピューティングインフラストラクチャおよびグリッドコンピューティングインフラストラクチャなど、様々な異なるコンピューティングモデルインフラストラクチャを実現することができる。
【００３８】
いくつかの実施形態では、処理モジュール１５０は、システム１００の１つまたは複数の他の構成要素の動作をも制御することができる。例えば、いくつかの実施形態では、これらの構成要素の各々を制御するために、処理モジュール１５０は、ステージアセンブリ１１０、ケルビンプローブ１２０、コロナ帯電ステーション１３０および／または電圧補償アセンブリ１４０と通信可能に接続される。
【００３９】
特定の表面空乏層を生成するために、表面電位測定、表面電位補償、および電荷堆積のシーケンスを任意の回数繰り返すことができる。例えば、ある場合には、シーケンスは、所定回数だけ（例えば、１０回の繰り返し、２０回の繰り返し、３０回の繰り返し、または他の何回かの繰り返し）、または所望の幅の表面空乏層Ｗが得られるまで繰り返され得る。場合によっては、ドーピング深さプロファイリングおよびコロナ帯電較正のために、より多くの増分帯電ステップ（例えば、１０ステップ以上、２０ステップ以上）を使用することができる。
【００４０】
このようにして電荷を増分的に堆積させることにより、静電容量Ｃは、表面空乏層Ｗの幅に関連する差分空乏空間電荷容量ＣＤ（ＣＤ＝εｓε０／Ｗ）となる。ここで、εｓは半導体の誘電率であり、ε０は自由空間の誘電率ε０＝８．８５４×１０−１４Ｆ／ｃｍである。一例として、初期表面電位値Ｖ０は、半導体試料の表面上の試験部位に対して決定され、試験部位の表面電位は、バイアス電圧（例えば、−Ｖ０）を半導体試料の裏面に印加することにより補償される。次いで、電荷密度ΔＱ１を有する電荷量が試験部位に堆積される。電荷堆積後、バイアス電圧が除去され、試験部位の表面電位値Ｖ１が決定される。次に、Ｃ１＝ΔＱ１／（Ｖ１−Ｖ０）の関係を用いて、半導体試料の差分表面電荷容量Ｃ１が算出される。試験部位の表面電位は、半導体試料に新たなバイアス電圧（例えば、−Ｖ１）を印加することによって補償される。電荷密度ΔＱ２を有する第２の電荷量が試験部位に堆積される。電荷堆積後、バイアス電圧が除去され、試験部位の表面電位値Ｖ２が決定される。次いで、Ｃ２＝ΔＱ２／（Ｖ２−Ｖ１）の関係を用いて、半導体試料の差分表面電荷容量Ｃ２が計算される。
【００４１】
このシーケンスは、ｋ回（例えば、ｋ＝２０回の繰り返し）、または所望のドーピング監視深さＷ＝εｓε０／Ｃｋに到達するまで繰り返すことができる。例えば、場合によっては、一連の連続的に監視されるコロナ電荷堆積ステップを実施することができ、試験部位の表面電位を、各堆積ステップの前に特定の目標値（例えば、ゼロボルト、０．５Ｖ以下、または他のいくらかの目標値）に調整することができる。表面電位値は各堆積ステップの後に測定することができ、各ステップの測定値の結果を用いて、表面電位（ΔＶｋ）、コロナ電荷（ΔＱｋ）、静電容量（Ｃｋ）、表面電圧の累積値（Ｖｋ＝ΣΔＶｋ）および電荷の累積値（Ｑｋ＝ΣΔＱｋ）の対応する増分値を決定することができる。ここで、ｋはｋ番目のステップまたは繰り返しを表す。半導体試料は、Ｖ０、Ｖｋ、ΔＶｋ、ＱｋおよびＣｋの値に基づいて特徴付けられ得る。
【００４２】
場合によっては、堆積された電荷密度の線量は、電荷堆積の各繰返し毎に同じであってもよい（例えば、ΔＱ１＝ΔＱ２＝ΔＱ３＝・・・＝ΔＱｋ）。
いくつかの実施形態では、堆積した電荷は、半導体のドーピング濃度が決定された後に除去することができる。例えば、ある場合には、半導体試料中に過剰なキャリアを発生させるのに十分な光子エネルギーを有する照明（例えば、ＳｉＣ、ＧａＮ、またはＺｎＯ半導体に対しては３．３ｅＶを超える光子エネルギーを有する青色光）を使用してコロナ堆積電荷が光中性化されて（ｐｈｏｔｏ−ｎｅｕｔｒａｌｉｚｅｄ）、半導体表面から除去され得る。場合によっては、各測定の間に堆積した電荷を除去し、電荷の堆積を繰り返すことによって、試験部位のドーピング濃度を複数回測定することができる。
【００４３】
半導体のドーピング濃度を測定することは、特定の空乏障壁電圧（例えば、１０Ｖ、２０Ｖ、５０Ｖ、１００Ｖ、２００Ｖまたはそれ以上）を必要とすることがある。補償なしでは、表面電位が高いと、堆積したコロナイオンと入射するコロナイオンとの間に存在する静電気力によりコロナ電荷堆積が妨げられることが多い。例えば、ある場合には、堆積されたコロナイオンと入射するコロナイオンとの間の静電反発力は、電荷堆積の密度を制限し得る。加えて、多くの場合、コロナイオンに作用する力は、入射イオンを帯電部位の中心から離れる方向に導き、電荷密度の不均一な横方向分布を引き起こす。これは、試験部位での堆積された電荷線量密度の定量化において誤差が生じる可能性があり、静電容量およびドーピング密度の計算において対応する誤差が生じる可能性がある。これらの制限および誤差は、堆積部位で一定または実質的に一定の表面電位を有する半導体表面上に（例えば、上述したように）電荷を増分的に堆積させることによって緩和することができるか、または、場合によっては完全に排除することができる。
【００４４】
コロナ帯電に基づく技術を用いて半導体ドーピング濃度を測定する場合、表面空乏層は、半導体表面およびその下の表面空間の電荷領域の正味の電気的中性により形成される。従って、半導体表面上に置かれた電荷は、表面空間の電荷領域内の反対の電荷によってミラーリングされる。空乏型空間電荷を生成するために、負のコロナ電荷がｎ型半導体上に堆積され、正のコロナ電荷がｐ型半導体上に堆積される。
【００４５】
半導体ドーピング濃度Ｎの場合、単位面積当たりの空乏層空間電荷は、ＱＤ＝ｑＮＷとして表すことができ、Ｗは空乏層の幅であり、ｑは素電荷である。空乏層は、単位面積当たりの容量ＣＤを有するキャパシタを形成する。
【００４６】
【数１】
2018518063.tif 000003
上記の関係に基づいて、静電容量と電荷を乗算した係数ＣＱに基づいてドーピング測定値を得ることができる。これは、ｉ）コロナ堆積電荷密度Ｑの較正、およびｉｉ）ドーピング濃度Ｎの決定の２つの目的のために使用することができる。
【００４７】
コロナ電荷較正を使用して、試験部位における単位面積当りに堆積した増分電荷密度ΔＱを正確に決定することができる。半導体試験部位の表面電位を補償し、一定の補償された表面電位に従って試験部位に電荷を堆積することにより、半導体の表面をより正確かつ／またはより均一に帯電させることができる。
【００４８】
さらに、場合によっては、試験部位において現場測定された電荷増分値ΔＱｉｎｋ（例えば、ΔＱｉｎ１、ΔＱｉｎ２）、または任意の他の値ΔＱｉｎｋを較正された電荷増分値ΔＱｃｋ＝ΔＱｉｎＦ（Ｖ，Ｉ）に変換することができる。ここで、Ｆ（Ｖ，Ｉ）は表面電位Ｖに依存する較正関数であり、Ｉはコロナ帯電電流である。較正された電荷増分値ΔＱｃｋは、補正された空間電荷容量Ｃｃｋ＝ΔＱｃｋ／ΔＶｋを決定するために使用され、補正されたドーピング濃度を決定するためにも使用され得る。場合によっては、較正関数Ｆ（Ｖ，Ｉ）は経験的に決定することができる。例えば、表面下の既知の距離Ｗに亘って一定のドーピング深さプロファイルを有する既知のドーピング密度を有する半導体較正試料を使用して、電荷密度較正を行うことができる。関数Ｆ（Ｖ，Ｉ）は、関係ΔＱｃｋ＝ΔＱｉｎＦ（Ｖ，Ｉ）を満たすのに必要な補正関数を決定することによって決定することができる。この関数は、未知のドーピング密度を有する試料のドーピング密度の決定値を補正するために使用することができる。
【００４９】
いくつかの異なる技術を使用して、補正されたコロナ電荷増分値ΔＱｃｋ、測定された表面電圧変化ΔＶｋ、および補正された空間電荷容量Ｃｃｋ＝ΔＱｃｋ／ΔＶｋを使用してドーピング密度を計算することができる。一例として、場合によっては、１／Ｃ２−Ｖ技法を使用することができる。ショットキーダイオードＣ−Ｖ測定と同様に、ドーピング濃度Ｎの計算は、補正された空間電荷容量ＣｃｋをＣの代わりに使用することができる以下の関係に基づいて１／Ｃｃｋ２対表面電圧Ｖｋのプロットを使用して行うことができる。
【００５０】
【数２】
2018518063.tif 000004
ドーピング密度が空乏領域を通して一定である場合、プロットは直線であり、ドーピング密度は線の傾きから次のように決定される。
【００５１】
【数３】
2018518063.tif 000005
図２は、Ｎ＝２．３７×１０１７ｃｍ−３の非常に均一にドープされたｐ型エピタキシャルＳｉＣ半導体試料に対するコロナ電荷面密度補正の有無による１／Ｃ２対Ｖのプロットの例を示す。この例では、補正なしでは、誤差による線の屈曲が観察される。場合によっては、補正されていないコロナ電荷を使用することによって、より高い電圧範囲で５０％までのＮの非常に大きな過大推定がなされ得る。例えば、場合によっては、約８Ｖを超える表面電圧に対して電荷補正の必要性が明らかになり得る。この効果は、表面電位が比較的低い場合でさえ、コロナ帯電における静電気力効果の重要性を実証する。
【００５２】
別の例として、ドーピング濃度Ｎを評価するために使用することができる別の技術は、Ｑ２−Ｖ技法である。例えば、ドーピング密度Ｎは、全電荷Ｑｋ、総表面電圧Ｖｋ、および空乏層の関係に基づいて決定することができ、ここで、補正されたコロナ電荷増分値ΔＱｃｋを使用して全電荷Ｑｃｋ＝ΣＱｃｋを決定することができる。
【００５３】
【数４】
2018518063.tif 000006
Ｎが一定であれば、このＱ２−Ｖ方程式は直線が与えられ、この直線の傾きはドーピング濃度Ｎを与える。
【００５４】
【数５】
2018518063.tif 000007
場合によっては、Ｑ２−Ｖ技法で使用される累積全電荷は、静電容量測定と１／Ｃ２−Ｖ技法で使用される単一の電荷増分値ΔＱｃｋと比較して、電荷線量誤差および漏れ電流による対応するコロナ電荷の中性化に対してより敏感であり得る。電荷漏れがなく、静電気力効果に関して電荷量を適切に補正する場合、両方の技法が同様の結果をもたらすことができる。
【００５５】
半導体の静電容量と電荷の積ＣＱ（または、補正された空間電荷容量および補正されたコロナ電荷増分に従って表される場合はＣｃｋＱｃｋ）もドーピング濃度Ｎを決定するために使用され得る。図３は、Ｎ＝２．３７×１０１７ｃｍ−３の例示的な一定のドーピング密度のｐ型エピタキシャルＳｉＣ半導体試料について、コロナ電荷補正の有無による表面電圧の関数としてこのＣＱ係数（ＣＱはＮに比例する）を示す。この例では、４０Ｖで、補正されたコロナ電荷を使用しないことにより、Ｎの誤差は約３５％である。ＣＱ係数は、均一なドーパント深さプロファイル（例えば、図３に示されるような）を有する試料に対する定数とすることができ、これらの場合、自己一貫性電荷線量検証メトリック（ｓｅｌｆ−ｃｏｎｓｉｓｔｅｎｔ  ｃｈａｒｇｅ  ｄｏｓｅ  ｖｅｒｉｆｉｃａｔｉｏｎ  ｍｅｔｒｉｃ）として使用することができる。例えば、不均一なドーパント深さプロファイルを有する半導体は、変化するかまたは一定でないＣＱプロファイルを示す半導体を識別することによって区別することができる。
【００５６】
別の例として、図４は、コロナ電荷補正の有無に応じてＣＱ係数を使用して決定された、一定のドーピング密度Ｎ＝２．３７×１０１７ｃｍ−３を有する例示的なｐ型エピタキシャルＳｉＣ半導体試料のドーパント深さプロファイルを示している。図４に示すように、試料の均一なドーパント深さプロファイルにより、補正されたＣＱ係数は実質的に一定である。
【００５７】
表面電位の調整後に電荷を一定値に堆積させることにより、クレーター、傾斜、または他の不均一な電荷堆積パターンの存在のような、同じ部位での複数の帯電ステップにわたって発生する傾向のある望ましくない電荷堆積パターンをなくすか、または低減することができる。比較例として、図５は、表面上の中心位置に公称的に電荷の初期堆積（プロファイル５１０）後、同じ場所における電荷の１０回の堆積のシーケンス（プロファイル５２０）の後、同じ場所における電荷の２０回の堆積のシーケンス（プロファイル５３０）の後の半導体ウェハの電荷プロファイルを示す。この例では、半導体ウェハの表面電位は、各電荷の堆積の前に一定の目標値に調整されなかった。その結果、静電反発力は中心部での電荷量の減少を引き起こし、電荷プロファイルの広がりは、連続的な電荷堆積後の堆積部位において観察される。対照的に、各帯電ステップに先立って表面電位を調整（バイアス）することによって、電荷プロファイルの広がりを少なくすることができ、空間電荷プロファイルは、帯電ごとに同様に維持される。従って、電荷の堆積およびコロナ電荷のモニタリングの精度を向上させることができる。
【００５８】
例示的なシステム１００が図示され説明されているが、これは単なる例示である。実際には、システム１００は、実施形態に応じて、他の構成を有することができる。
例えば、場合によっては、ドーピング濃度測定中にステージアセンブリ１１０は移動しない。代わりに、ドーピング濃度測定を行うために、システム１００の１つまたは複数の他の構成要素（例えば、ケルビンプローブ１２０および／またはコロナ帯電ステーション１３０）が半導体試料１６０に対して移動することができる。
【００５９】
多数の実施形態が記載されている。それにもかかわらず、本開示の技術思想および範囲から逸脱することなく、様々な変更がなされ得ることが理解されるであろう。従って、他の実施形態は、添付の特許請求の範囲内に含まれる。
【図１Ａ】
2018518063.tif 000008
【図１Ｂ】
2018518063.tif 000009
【図１Ｃ】
2018518063.tif 000010
【図２】
2018518063.tif 000011
【図３】
2018518063.tif 000012
【図４】
2018518063.tif 000013
【図５】
2018518063.tif 000014
【国際調査報告】
2018518063.tif 000015
2018518063.tif 000016