(57)【要約】  基板の上に堆積された結晶整合層を備えた多層構造。前記結晶整合層は、オーム性接触、熱的ヒートシンク、及び、反射層として、使用できる。前記結晶整合層の独特の特性により、半導体デバイスが小さくなり、半導体デバイスの製作時間が短くなり、許容電流が高く、電圧スタンドオフが高いなどの利点が得られる。
2018522415.tif 000002
【特許請求の範囲】
【請求項１】
多層デバイスにおいて、
基板と、
前記基板の上に堆積された第一の層とを備え、前記第一の層は、一以上の金属合金を備え、
前記第一の層の上に堆積された第二の層を備え、前記第二の層は、ＩＩＩ族窒化物半導体を備え、前記第一の層の格子定数は、前記第二の層の格子定数に実質的に整合し、
前記第二の層の上に形成された第三の層を備え、前記第一の層は、前記第三の層のためのオーム性接触である、
多層デバイス。
【請求項２】
請求項１の多層デバイスにおいて、
前記第三の層は、可視光又は柴外光を生成するよう構成されたＬＥＤ構造を備えた、
多層デバイス。
【請求項３】
請求項１の多層デバイスにおいて、
前記第三の層は、高出力又は高速で動作するよう構成されたトランジスタ構造を備えた、
多層デバイス。
【請求項４】
請求項１の多層デバイスにおいて、
前記第三の層は、無線周波フィルタを備えた、
多層デバイス。
【請求項５】
請求項１の多層デバイスにおいて、
前記第一の層の熱膨張係数が、前記第二の層の熱膨張係数に実質的に整合した、
多層デバイス。
【請求項６】
請求項１の多層デバイスにおいて、
前記第一の層は、導電性ヒートシンクとして動作するよう構成された、
多層デバイス。
【請求項７】
請求項１の多層デバイスにおいて、
前記多層デバイスは、８ミクロン未満の厚さである、
多層デバイス。
【請求項８】
請求項１の多層デバイスにおいて、
前記第一の層は、可視光及び紫外光のうち９５％以上を反射するよう構成された、
多層デバイス。
【請求項９】
請求項１の多層デバイスにおいて、
前記基板の熱膨張係数が、前記第二の層の熱膨張係数に実質的に整合した、
多層デバイス。
【請求項１０】
請求項１の多層デバイスにおいて、
前記多層構造における電流の流れが、垂直である、
多層デバイス。
【請求項１１】
多層構造を製造する方法において、
基板の上に第一の層を堆積し、前記第一の層は、一以上の金属合金を含み、
前記第一の層の上に第二の層を堆積し、前記第二の層は、ＩＩＩ族窒化物半導体を備え、前記第一の層の格子定数が、前記第二の層の格子定数に実質的に整合し、
前記第二の層の上に形成される第三の層を堆積し、前記第一の層は、前記第三の層のためのオーム性接触である、
ことを含む、方法。
【請求項１２】
請求項９の方法において、
前記第三の層は、可視光又は柴外光を生成するよう構成されたＬＥＤ構造を備えた、
方法。
【請求項１３】
請求項９の方法において、
前記第三の層は、高出力又は高速で動作するよう構成されたトランジスタ構造を備えた、
方法。
【請求項１４】
請求項９の方法において、
前記第三の層は、無線周波フィルタを備えた、
方法。
【請求項１５】
請求項９の方法において、
前記第一の層の熱膨張係数が、前記第二の層の熱膨張係数と実質的に整合した、
方法。
【請求項１６】
請求項９の方法において、
前記第一の層は、導電性ヒートシンクとして動作するよう構成された、
方法。
【請求項１７】
請求項９の方法において、
前記多層デバイスは、８ミクロン未満の厚さである、
方法。
【請求項１８】
請求項９の方法において、
前記第一の層は、可視光及び紫外光のうち９５％以上を反射するよう構成された、
方法。
【請求項１９】
請求項９の方法において、
前記多層構造における電流の流れが、垂直である、
方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、米国仮出願第６２／１８４，６９２号（名称「第ＩＩＩ族窒化物結晶整合層（ＣＭＬ）膜を使用したＡｌＧａＮ−ＩｎＧａＮ固溶体における部材のバルク品質種結晶成長により可能となったパワーデバイス及びＬＥＤ構造」、２０１５年６月２５日出願）、及び、米国仮出願第６２／２３３，１５７号（名称「アモルファス及びポリ結晶質の基板の上の結晶質半導体成長」、２０１５年９月２５日出願）の米国特許法第１１９条（ｅ）による利益を主張する。この内容は、参照により全体としてここに組み入れられる。
【０００２】
本出願は、米国特許出願第１４／１０６，６５７号（名称「基板構造及び方法」、２０１３年１２月１３日出願）、及び、米国特許第８，９５６，９５２号（名称「多層基板構造及びそれを製造する方法」、２０１２年６月１４日出願）に関係する。この内容は、参照により全体としてここに組み入れられる。
【０００３】
本発明は、多層半導体構造に関係する。
【背景技術】
【０００４】
今日、高輝度ＬＥＤ及びパワー半導体デバイスのための半導体デバイス（高出力低周波スイッチング、阻止ダイオード、及び高周波スイッチングデバイスを含む。）にとって、ＡｌＧａＮ−ＩｎＧａＮの固溶体における広バンドギャップ半導体が不可欠である。ＡｌＧａＮ−ＩｎＧａＮなどの第ＩＩＩ族窒化物（ＩＩＩ−Ｎ）半導体は、誘電破壊電界が高く（１〜１０ＭＶ／ｃｍの電界に耐える）、スタンドオフ電圧が高く（＞１０００ボルト）、オン抵抗が極めて低く（寄生接触及び移動度チャネル抵抗が低い）、キャリアの飽和ドリフト速度が極めて高く、Ｇａ−Ｎ及びＡｌ−Ｎの結合エネルギーが大きいことにより動作温度が極めて高く、苛酷環境に対する耐放射性が極めて高いという特性を有する。
【０００５】
ＩＩＩ−Ｎ半導体は、高電子移動度トランジスタ（ＨＥＭＴ）デバイス及び発光ダイオードデバイスで使用してもよい。しかし、多くの材料改善によって、電子的及び光電子的特性を改善し得ることに鑑みて、ＬＥＤが全世界の一般的な照明の要件に対処する主流に移行するには、性能的障害が残っている。今日、高輝度ＬＥＤは、その理論的効能の５０〜６０％であり、横型デバイスにおける高い電流密度に苦しみ、高い駆動電流で顕著な効率低下を示す。過去十年間、パワートランジスタは、シリコン系のスイッチング及びパワーデバイスを超える性能の改善を示してきた。しかしながら、ウェーハの結晶質品質、広バンドギャップ基板のためのウェーハ直径が制限されること、ソース・ドレイン接点間隔によって充填密度が期待未満に制限されること、及び、ＧａＮ系トランジスタの信頼性が、ＧａＮ系パワーデバイスの商品化における問題として残り、成熟したデバイス産業の発展を妨げている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の様々な実施形態は、改善された多層構造を作成することを追求する。これは、多くの半導体系用途（例えば、ＬＥＤ、ＨＥＭＴ、ＲＦフィルタ）において使用できる。これは、結晶整合層を利用することによる。
【課題を解決するための手段】
【０００７】
一実施形態において、本発明の様々な実施形態の目的が達成される。これは、多層構造を作成することによる。これは、基板と、前記基板の上に形成された結晶整合層と、前記結晶整合層の上に形成された半導体層と、前記半導体層の上に形成されたデバイス層とを備える。前記結晶整合層は、前記デバイス層のためのオーム性接触として作用する。そして、前記半導体層に実質的に格子整合する。
【０００８】
一実施形態において、前記デバイス層は、高出力や高速で動作できるＨＥＭＴからなる。
【０００９】
一実施形態において、前記デバイス層は、可視光又は柴外光を生成できるＬＥＤからなる。
【００１０】
一実施形態において、前記デバイス層は、無線周波フィルタからなる。
【００１１】
一実施形態において、前記結晶整合層の熱膨張係数は、前記半導体層の熱膨張係数に実質的に整合する。代わりの実施形態において、前記半導体層の熱膨張係数は、前記基板の熱膨張係数に実質的に整合する。
【００１２】
一実施形態において、前記結晶整合層は、ヒートシンクとして動作する。
【００１３】
一実施形態において、前記結晶整合層は、反射層として動作する。
【００１４】
一実施形態において、前記多層デバイスにおける電流の流れは、垂直である。
【図面の簡単な説明】
【００１５】
【図１】公知の技法による例示的な多層トランジスタデバイスの断面図を示す。
【図２】公知の技法による例示的な多層トランジスタデバイスの断面図を示す。
【図３】例示的な実施形態による例示的な多層構造の断面図を示す。
【図４】例示的な実施形態による例示的な多層構造の断面図を示す。
【図５】例示的な実施形態による例示的な多層構造の断面図を示す。
【図６】例示的な実施形態による例示的な多層構造の断面図を示す。
【図７】図６に示す例示的な実施形態による例示的な多層構造の上面図を示す。
【図８】公知の技法による例示的な多層構造の断面図を示す。
【図９】例示的な実施形態による例示的な多層構造の断面図を示す。
【図１０】例示的な実施形態による例示的な多層構造の断面図を示す。
【発明を実施するための形態】
【００１６】
添付図面を参照して、様々な実施形態をもっと完全に記述する。この例示実施形態は、本開示が徹底的かつ完全となるよう提供される。そして、本技術分野における知識を有する本明細書の読者に、本発明の範囲を完全に伝える。似た番号は、全体にわたって、似た要素を表す。ここで提示する図面は、縮尺通りに描かれていないことがある。
【００１７】
現発明を理解するため役に立つのは、半導体デバイスの現況を参照することである。図１は、多層構造１００を示す。これは、高電子移動度トランジスタ（ＨＥＭＴ）の公知の構成である。多層構造は、基板１０２と、ＧａＮ層１０４と、ＡｌＧａＮ薄膜１０６と、ソース１０８と、ドレイン１１０と、ゲート１１２とを含む。基板１０２は、シリコン、ＳｉＣ、又はサファイアからなってもよい。
【００１８】
同様に、図２は、多層構造１００の異なる実施形態を示す。多層構造１００のこの実施形態において、第二の裏側ゲート１１４が実装されている。これは、多層構造１００の裏側をエッチングし、多層構造１００の裏側をメタライズして、裏側ゲートを形成することによる。
【００１９】
多層構造１００と異なり、多層構造３００は、結晶整合層（ＣＭＬ）を利用する。これにより、多層構造３００が、既存の多層構造１００を超える多くの利点を有することができる。図３は、多層構造３００の第一の実施形態を示す。多層構造３００は、基板３０２と、ＣＭＬ３０４と、半導体層３０６と、デバイス層３０８とから備える。基板３０２は、グラファイト、グラフェン、サファイア、モリブンデ、ＣｕＭｏ、ＳｉＣ、シリコン、希土類酸化物（ＲＥＯ）、ＬｉＡｌＯ２、セラミック（ポリＡｌＮなど）、及び、類似の材料からなってもよくてもよい。ＣＭＬ３０４は、任意の適切な堆積方法により、基板３０２の上に堆積してもよい。これは、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、分子線エピタキシ（ＭＢＥ）などを含むが、これに限定されない。ＣＭＬ３０４は、金属や金属合金からなってもよい。半導体層３０６は、任意の適切な堆積方法により、ＣＭＬ３０４の上に堆積してもよい。これは、ＰＶＤ、ＣＶＤ、ＡＬＤ、ＭＢＥを含むが、これに限定されない。一実施形態において、半導体層３０６は、固溶体窒化ガリウム（ＧａＮ）や、そのアルミニウム（Ａｌ）、インジウム（Ｉｎ）、ホウ素（Ｂ）との合金の部材を備える。これは、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ホウ素（ＢＮ）を含むが、これに限定されない。デバイス層３０８は、任意の適切なデバイス構造からなってもよい。例えば、ＬＥＤ、ＲＦフィルタ、又は、ＨＥＭＴ構造である。他の多くのデバイスが、多層構造３００から利益を得てもよい。これは、光電陰極、光電子増倍管、クライストロン、自由電子レーザ、レーザダイオード共振室、レーザダイオードを含むが、これに限定されない。
【００２０】
一実施形態において、ＣＭＬ３０４の格子定数は、前記半導体層３０６の格子定数に実質的に整合する。前記ＣＭＬは、二以上の構成元素を備えてもよい。例えば、二つの成分（第一化学元素及び第二化学元素）からなり、合金を形成する。前記構成元素は、室温で類似した結晶構造（ＨＣＰ構造など）を有してもよい。結晶構造に加えて、前記構成元素は、類似した化学的特性を有してもよい。一実施形態において、前記第一及び第二の化学元素は、ともに、第四族元素（例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、ラザホージウム（Ｒｆ））、第四族元素の合金、第四族元素の窒化物、及び、タンタル（Ｔａ）、ホウ素（Ｂ）、ケイ素（Ｓｉ）の元素と更に合金化された合金に属してもよい。前記合金は、第三の化学元素又はもっと多くの元素を備えてもよい。これは、類似した結晶構造及び類似した化学特性を有する。異なる前記化学元素、及び、ＣＭＬ３０４の合金を調合するこの化学元素の割合は、前記半導体層３０６の格子定数にしたがって、半導体層３０６に実質的に整合するよう修正してもよい。
【００２１】
前記ＣＭＬの格子定数が前記半導体層の格子定数と実質的に整合するためには、前記ＣＭＬの格子定数が前記半導体層の格子定数の±１〜３％の範囲内でなければならない。例えば、前記ＣＭＬは、ＺｒＴｉからなってもよく、前記半導体層は、ＧａＮからなってもよい。別の例において、前記ＣＭＬ層は、ＨｆＴｉからなり、前記半導体層は、ＡｌＧａＮからなる。例えば、緑色ＬＥＤのためのＩｎＧａＮ半導体におけるＩｎが１２原子パーセントであれば、格子定数は３．２３オングストロームであり、Ｔｉ１原子パーセントと合金化したＺｒ９９原子パーセントと実質的に整合できる。別の例において、ＬＥＤ及びトランジスタで広く使用されるＧａＮ半導体は、格子定数が３．１９オングストロームであってもよく、Ｔｉ１４原子パーセントと合金化したＺｒ８６原子パーセントと実質的に整合する。別の例において、格子定数が３．１１オングストロームであるＡｌＮは、Ｔｉ４３原子パーセントと合金化したＺｒ５７原子パーセントによって実質的に整合してもよい。この具体例すべてにおいて、ＺｒをＨｆで置換して、同様の比率の原子パーセントでＴｉと合金化してもよい。陳述したすべての場合において、前記金属合金の格子定数は、前記半導体の格子定数の３％以内で整合する。
【００２２】
一実施形態において、ＣＭＬ３０４の熱膨張係数（ＣＴＥ）は、前記半導体層３０６のＣＴＥに実質的に整合する。ＣＭＬ３０４のＣＴＥが前記半導体層３０６のＣＴＥに実質的に整合するためには、前記ＣＭＬの前記ＣＴＥが±１５％の範囲内でなければならない。例えば、前記ＣＭＬは、純粋Ｚｒ８６原子パーセントとＴｉ１４原子パーセントとからなってもよく、前記半導体層は、ＧａＮからなってもよい。この例において、Ｚｒの前記ＣＴＥは、室温まで冷却すると、５．７ｐｐｍ／ｍＫ（ｐｐｍ毎メートル・ケルビン）であり、ＴｉのＣＴＥは、８．５ｐｐｍ／ｍＫである。前記金属合金の加重平均が１５％以内で格子に整合するか判断するため、０．８６掛ける５．７足す０．１４掛ける８．５を計算すると、ＺｒＴｉ合金について６．０９ｐｐｍ／ｍＫとなる。すなわち、ＧａＮのＣＴＥ値（５．５ｐｐｍ／ｍＫ）の１０．７％以内である。別の例において、前記ＣＭＬは、純粋Ｈｆ８６％とＴｉ１４％とからなってもよく、前記半導体は、ＧａＮからなってもよい。この例について、前記計算は、以下のようになる。０．８６掛ける５．９（Ｈｆの場合）足す０．１４掛ける８．５の加重平均は、６．２６ｐｐｍ／ｍＫとなる。これは、ＧａＮの値の１３．８％以内である。半導体層３０６がＧａＮからなる特定の場合において、前記ＣＴＥが１５％整合することにより、直径２００ｍの基板３０２の上に半導体層３０６を厚さ８ミクロン（１×１０−６メートル）に成長させ、多層構造３００について最大撓み又は反りを５０ミクロン未満にすることができる。加えて、半導体層３０６がＧａＮからなるときＣＴＥを実質的に整合させることにより、厚さ５ミクロンに成長すべき半導体層３０６を成長させ、多層構造３００における撓み又は反りを２５ミクロン未満にすることができる。基板３０２の直径が２００ｍｍから３００ｍｍに増加すると、前記基板及び前記半導体層の特性を同じに保ったまま、最大撓み規格５０ミクロン及び２５ミクロンを満たすには、半導体層３０６の最大厚さが、それぞれ５ミクロン及び２．５ミクロンまで減少する。
【００２３】
ＣＭＬ３０４は、実質的に格子及びＣＴＥの両方で半導体層３０６に整合してもよい。これが有利なのは、多層構造３００の厚さ合計が、２００ｍｍ基板について８ミクロン又は３００ｍｍ基板について５ミクロン未満であるときである。多層構造の厚さ合計が８ミクロンを超える状況では、ＣＭＬ３０４の前記ＣＴＥを半導体層３０６の前記ＣＴＥに実質的に整合するのではなく、前記基板を半導体層３０６にＣＴＥ整合させることが有利であり得る。密なＣＴＥ整合は、前記多層構造の直径が大きくなるにつれて、及び、前記半導体層と有効な前記デバイス層との合計の厚さが８ミクロンを超えて大きくなるにつれて、もっと重要になる。後者の場合において、前記基板は、半導体層及び前記デバイス層の平均ＣＴＥに整合してもよい。
【００２４】
前記多層構造の前記基板を使用して前記半導体層にＣＴＥ整合するとき、何が実質的に整合していると考えられるかは、多層構造の用途によって異なってもよい。一実施形態において、前記基板のＣＴＥは、前記半導体層のＣＴＥの±５％以内でなければ、実質的に整合しない。例えば、基板がＧａＮ（概略ＣＴＥ５．６）と実質的に整合するためには、前記基板は、ＣＴＥが５．３２と５．８８との間でなければならない。モリブデンのＣＴＥは約５．４である。そして、この好ましい実施形態によれば、ＧａＮのＣＴＥに実質的に整合する。パワー半導体ディスクリート及びＧａＮ系ＩＣ、又は、高電流密度光電子デバイスにおける用途（この半導体デバイス層を前記基板の上に製作する間、顕著な熱的応力が発生）は、この好ましい実施形態によるＣＴＥにおける実質的な整合から利益を得る。他方、概略ＣＴＥが２．６であるシリコン基板は、この好ましい実施形態によれば、ＧａＮ膜のＣＴＥに実質的に整合しない。この好ましい実施形態によれば、ＧａＮに実質的に整合する他の材料は、ジルコニウム、モリブデン、純粋ヒ素、ＺｒＴｉ（８６：１４原子パーセント）、炭化物、多粒又は多結晶の窒化アルミニウム・セラミック（１対１の原子比）を含むが、これに限定されない。
【００２５】
一実施形態において、基板のＣＴＥが前記半導体層のＣＴＥの１（ｐｐｍ毎度ケルビン単位）以内であるとき、前記基板のＣＴＥは、前記半導体層のＣＴＥに実質的に整合する。この実施形態によれば、ＧａＮに実質的に整合する他の材料は、ジルコニウム、オスミウム、ハフニウム、クロム、モリブデン、セリウム、レニウム、タンタル、イリジウム、ルテニウム、タングステン、プラセオジム、ゲルマニウム、ＩｎＡｓ、ＩｎＰ、ＩｎＳｂ、ＡｌＡｓ、ＡｌＰ、ＧａＰ、ＧａＡｓ、純粋ヒ素、モリブデン−銅、ＺｒＴｉの合金、ＨｆＴｉの合金、炭化物、及び、ポリ窒化アルミニウム・セラミック（１対１の原子比）、チタン、モリブデンの合金、タングステンの合金、ニッケルの合金、ニオブの合金、イリジウムの合金、コバール、ネオジムの合金、モリブデン−銅、Ｔｉの金属合金、Ｚｒの合金、Ｈｆの合金、炭化物、様々な原子割合のポリ窒化アルミニウム・セラミック、アルミナ・セラミック、チタニア、多結晶ＳｉＣを含むが、これに限定されない。この実施形態によるＣＴＥの実質的な整合が必要な一般的用途は、熱焼鈍、熱的な脱気若しくは洗浄工程、物理的若しくは化学的な膜成長、再結晶工程、金属接点焼成工程、注入及びそれに続く焼鈍、又は、摂氏１４００から室温の範囲における温度加熱／冷却工程を必要とし、任意のウェーハ直径にわたって、基板又はウェーハの撓みを５０ミクロン未満に留めなければならない任意の回路製作工程（マスク成長、エッチング／パターニング、メタライズ、化学機械的平坦化（ＣＭＰ）など）を含むが、これに限定されない。
【００２６】
別の実施形態において、基板のＣＴＥが前記ＩＩＩ−Ｎ膜のＣＴＥの０．５（ｐｐｍ毎度ケルビン単位）以内であるとき、前記基板のＣＴＥは、前記半導体層のＣＴＥに実質的に整合する。例えば、モリブデンはＣＴＥが約５．４である。これは、ＧａＮの前記ＣＴＥの０．５（ｐｐｍ毎度ケルビン単位）以内である。この実施形態によれば、ＧａＮに実質的に整合する他の材料はモリブデン、純粋ヒ素、クロム、ＺｒＴｉ（８６：１４）、炭化物、ゲルマニウム、オスミウム、ジルコニウム、ハフニウム、ＩｎＳｂ、コバール、ポリ窒化アルミニウム・セラミック（１対１原子比）を含むが、これに限定されない。この実施形態によるＣＴＥの実質的な整合が必要な一般的用途は、熱焼鈍、熱的な脱気若しくは洗浄工程、物理的若しくは化学的な膜成長、再結晶工程、金属接点焼成工程、注入及びそれに続く焼鈍、又は、摂氏１４００から室温の範囲における温度加熱／冷却工程を必要とし、任意のウェーハ直径にわたって、基板又はウェーハの撓みを２５ミクロン未満に留めなければならない任意の回路製作工程（マスク成長、エッチング／パターニング、メタライズ、ＣＭＰなど）を含むが、これに限定されない。
【００２７】
一埋込形態において、ＣＭＬ３０４を、埋設された極高熱伝導率層として使用して、動作及び加工をしている間、多層構造３００から熱を取り去る。前記ＣＭＬを熱伝導率層として作用させる利点は、それが堆積される第一の層のうちの一つであり、したがって、多層基板を製作している間、前記基板に対して熱的保護を提供できることである。一実施形態において、前記ＣＭＬは、ＺｒＴｉ又はＨｆＴｉからなる。この合金は、熱を伝導し、前記熱を側方に拡散して、前記多層構造を、デバイスが動作している間の許容可能な温度範囲（例えば、摂氏３５０度未満）のなかに保つ。いくつかの実施形態において、前記ＣＭＬは、Ａｌ又はＣｕからなる添加物を有し、前記ＣＭＬと前記半導体層との間で実質的な格子整合を確立したのち、前記ＣＭＬの熱伝導率を改善してもよい。前記ＣＭＬの厚さの範囲は、必要な熱伝導率の量に基づいて修正してもよいが、理想的には、１００ｎｍから１ｕｍの範囲のなかに留まるべきである。
【００２８】
図４は、多層構造３００の例示的に実施形態を、二重ゲートＨＥＭＴとして示す。多層構造３００の前記デバイス層３０８は、ＡｌＧａＮ３１２の薄膜と、ソース３１０と、ドレイン３１４と、ゲート３１６とを備える。前記半導体層３０６は、ＧａＮの薄膜である。ＣＭＬ３０４は、前記多層デバイスに対して、埋設された第二のゲートとして機能する。前記ＣＭＬを埋設された第二のゲートとして利用できるのは、多層構造３００に対して、裏側オーム性接触としての役割を果たすからである。従来技術との比較において、前記ＣＭＬにより、半導体層３０６における貫通転位などの欠陥密度を、１００から１０００倍低減でき、前記ＣＭＬにより、成長すべき半導体層３０６を顕著に薄く（従来技術より５〜１０倍薄く）できる。後者は、デバイスにおけるコストを直ちに削減できることと、成長時間を５〜１０倍短縮できることとを有し、これにより、前記ＣＭＬを、２次元電子ガス（２ＤＥＧ）が存在する前記ＡｌＧａＮ層３１２の半導体層３０６に対する界面の１ミクロン以内にでき、又は、多層構造３００におけるトランジスタのチャネルを高電子移動度にできる。これにより、効率的な電界効果が、通電されたＣＭＬ層から貫通し、ソースからドレインへの２ＤＥＧ伝導を変調できる。言い換えると、１００ギガヘルツ超の速さで、伝導チャネルをピンチオフし、無線周波トランジスタ動作を効率化できる
【００２９】
図４に示す二重ゲート構造は、二つのゲートを有するＨＥＭＴであるという意味で、従来技術の図２に類似している。しかしながら、図４に示す構造は、伝統的な二重ゲートＨＥＭＴを超える上述した利点を有する。加えて、前記基板の裏側エッチングをして、第二のゲートを作成する必要がない。第二に、ＧａＮの前記薄膜の厚さを１ミクロン以下にしつつ、極めて低い欠陥密度を維持できる。ＧａＮ  ＨＥＭＴの技術の現況において、（図２に示すとおり）前記ＧａＮ層１０４は、５から１０ミクロンの範囲にわたり、欠陥密度が１００から１０００大きい。これは、デバイス性能に色々な形の強い悪影響を与える。これは、デバイスを成長させるコストが高くなること（成長時間８〜１０時間）、トランジスタのスタンドオフ電圧が＜６００ボルトに、スイッチングの速さが＜１０ギガヘルツに制限されることを含むが、これに限定されない。全く対照的に、本発明は、成長時間１〜２時間で生産でき、スタンドオフ電圧を＞３０００ボルトにでき、スイッチング速さを＞１００ギガヘルツにできる。
【００３０】
一実施形態において、多層構造３００は、層、厚さ７５０ミクロンから１．０ｍｍ、直径２００ｍｍ又は３００ｍｍのシリコン１１１ウェーハ（３０２）と、厚さ５００ナノメートルから１．０ミクロンのＺｒＴｉ（８６％：１４％合金）（３０４）と、厚さ１．０から５．０ミクロンのｎ型ＧａＮ（３０６）と、厚さ０．１ミクロンから０．５ミクロンのＡｌＧａＮ（Ａｌ２５％、Ｇａ７５％）（３１２）とからなる。留意されたいのは、層３０４及び層３０６には変種が存在し、層３０６で所望の欠陥密度を達成してもよいことである。同様に、ＡｌＧａＮ層３１２を１から５倍に厚くして、前記ゲート３１６に漏れる電流を最小化してもよい。絶縁層を、前記デバイス層３０８の上、及び、ゲート３１６とＡＬＧａＮ層３１２との間に堆積して、表面漏れ経路を最小化してもよい。絶縁層は、窒化物と酸化物とからなってもよく、窒化ケイ素と二酸化ケイ素とを含むが、これに限定されない。同様に、３１０，３１４，３１６接点についての金属接点金属式に変種が存在してもよく、Ａｇ／Ａｌ及びＴｉ／Ａｕ追加混合物を含む。また、相対的厚さにおける変種も伴う。一般に、第一の要素は、厚さ５〜５０ｎｍの範囲のなかにあり、第二の要素は、厚さ１から５ミクロンである。加えて、複数の層を必要に応じて積層し、接触抵抗を改善してもよい。
【００３１】
図５は、多層構造３００の例示的な実施形態を、単一ゲートＨＥＭＴとして示す。この実施形態において、多層構造３００の前記デバイス層３０８は、ＡｌＧａＮの薄膜３１２と、ソース３１０と、ドレイン３１４と、ゲート３１６とを備える。一実施形態において、ＡｌＧａＮ３１２は、厚さ０．１ミクロンから０．５ミクロンである。前記半導体層は、ＧａＮの膜である。これは、厚くても薄くてもよい。ＣＭＬ３０４は、この実施形態において、単一ゲートとして機能する。前記ＣＭＬの電界効果制御電圧を改善するため、Ａｇ／Ａｌを前記ＣＭＬの上に堆積してもよく、その後、前記ＣＭＬを焼鈍してもよい。この加工は、接点の焼成として公知である。前記ＣＭＬは、裏側ショットキー接触として作用している。このように前記ＣＭＬを焼鈍する利点は、前記ソース３１０と前記ドレイン３１４とを、互いにもっと近くに置くことができることである。これは、高密度多層構造を作成するのに役立つ。図５に示す構成の利点は、デバイス加工コストと複雑さとが両方とも減少し、ウェーハ当たりのデバイスの充填密度がもっと高くなることである。他の実施形態において、Ａｕを、Ａｇ／Ａｌの代わりに又はＡｇ／Ａｌに加えて、前記ＣＭＬのなかへ焼成してもよい。これは、前記ＣＭＬの電流伝導を更に増加するためである。
【００３２】
図６は、多層構造３００の例示的な実施形態を、垂直構造として示す。この実施形態において、前記多層構造３００は、絶縁層３１８（例えばＳｉＯ２の酸化物層）から備える。ＣＭＬ３０４は、トランジスタのドレイン３１４のためのオーム性接触としても機能する。更に、薄膜ＡｌＧａＮ３１２が、ここでは垂直に配置されている。ＣＭＬのオーム性接触特性により、前記多層構造３００を、垂直トランジスタとして実装できる。電流は、（図１及び２で発生するように）伝統的な水平な流れ方ではなく、ここでは垂直に（すなわちソースからドレインに）流れる。垂直な電流の流れによって、側方電流集中効果を除去する。これは、公知の平面構造において現れるもので、ソースとドレインとが平面のなかで近接していることにより生じる。そして、１００００超の電圧スタンドオフが可能となる。これは、通電されたソース接点とドレイン接点との間が大きく分離していることによる。これは、平面水平デバイスではできないことである。そして、極めて高い電流（５アンペア／ｍｍ２超）を、前記ソースと大きな裏側の前記ドレイン接点との間に流すことができる。これは、大きな円板を形作っている。一実施形態において、多層構造３００は、厚さ７５０ミクロンから１．０ｍｍ、直径２００ｍｍ又は３００ｍｍのシリコン１１１ウェーハ（３０２）と、厚さ５００ナノメートルから１．０ミクロンのＺｒＴｉ（８６％：１４％合金）（３０４）と、厚さ１．０から５．０ミクロンのｎ型ＧａＮ（３０６）と、厚さ０．１ミクロンから０．５ミクロンのＡｌＧａＮ（Ａｌ２５％、Ｇａ７５％）（３１２）と。厚さが層３０６の０．１から０．５の二酸化ケイ素（３１８）とからなる。留意されたいのは、層３０４及び３０６には変種が存在し、層３０６における所望の欠陥密度を達成してもよいことである。同様に、前記ＡｌＧａＮを１から５倍に厚くして、前記ゲート３１６に漏れる電流を最小化してもよい。いくつかの実施形態において、絶縁層を、多層構造３００の表面の上、及び、ゲート３１６とＡＬＧａＮ層３１２との間に堆積して、表面漏れ経路を最小化してもよい。この絶縁層は、窒化物と酸化物とからなってもよく、窒化ケイ素と二酸化ケイ素とを含んでもよいが、これに限定されない。同様に、３１０，３１６接点についての金属接点金属式に変種が存在してもよく、Ａｇ／Ａｌと、Ｔｉ／Ａｕ追加混合物とを含む。また、相対的厚さにおける変種も伴う。一般に、第一の要素は、厚さ５〜５０ｎｍの範囲のなかにあり、第二の要素は、厚さ１から５ミクロンである。加えて、３１０，３１６における複数の層を必要に応じて積層し、接触抵抗を改善してもよい。図６は、ＣＭＬ３０４が前記トランジスタのドレインのためのオーム性接触であるところを示しているが、この発明の範囲内には、ＣＭＬ３０４を、前記トランジスタのソースのためのオーム性接触として機能させることもある。
【００３３】
図７は、図６に示す多層構造３００の前記実施形態の上面図を示す。この図は、円柱対称性を有する一手法を示している。これは、図６によるＨＥＭＴ回路について、充填密度を非常に大きくできることを含むが、これに限定されない。
【００３４】
図８は、多層ＬＥＤ構造８２０の例示的な実施形態を示す。この実施形態において、ＬＥＤ構造８２０は、シリコン又はサファイア基板８００と、１ｕｍ〜３ｕｍのＡｌＧａＮ緩衝層８０２と、３ｕｍ〜５ｕｍのＮ型ＧａＮ層８０４と、１５ｎｍ〜８０ｎｍの多量子井戸層８０６と、０．１ｕｍ〜０．５ｕｍのＰ型ＧａＮ層８０８と、酸化インジウムスズ８１０の２００ｎｍ〜３００ｎｍの透明導電性酸化物（ＴＣＯ）接点と、アノード８１２と、カソード８１４とを備える。
【００３５】
図９は、多層構造３００の例示的な実施形態を、ＬＥＤデバイスとして示す。これは、既知の多層ＬＥＤ構造８２０に改善を加える。明確化のため、多層構造３００は、図８にしたがって再付番し、本発明の特異性及び利点を示す。しかしながら、図３に対応する参照符号を、括弧のなかに示す。多層構造３００は、ＬＥＤ構造８２０と同じ構成要素のうちいくつかを有する。しかしながら、多層構造３００は、ＣＭＬ８１８を有する。一実施形態において、ＣＭＬ８１８は、ＨｆＴｉ又はＺｒＴｉからなる。ＣＭＬ８１８によって、ＡｌＧａＮ緩衝層８０２を多層デバイス３００から除去できる。加えて、ＣＭＬ８１８の実装により、Ｎ型ＧａＮ層８０４を、ＬＥＤ構造８２０における３ｕｍ〜５ｕｍから、１ｕｍ以下に小さくできる。層８０４を小さくし、層８０２を除去することにより、多層構造３００を、ＬＥＤ構造８２０よりも、４ｕｍから８ｕｍ短くできる。加えて、この変更により、製作時間を、８時間（ＬＥＤ構造８２０の場合）から２時間（多層構造３００の場合）に短縮することもできる。
【００３６】
図１０は、多層構造３００の別の例示的な実施形態を、ＬＥＤデバイスとして示す。図５に示す実施形態と同様、その電流伝導品質により、ＣＭＬ８１８を裏側カソードとして使用する。一実施形態において、Ａｕを前記ＣＭＬに焼成する。これは、Ｎ型ＧａＮ層８０４を伴う前記ＣＭＬの電流条件品質を改善するためである。前記裏側カソード接点により、電流が前記アノードから下って前記カソードに垂直に流れることができる。電流がこのように垂直に流れることにより、多層構造３００が極めて高い電流を扱うことができる。例えば、技術水準の高輝度ＬＥＤは、電流密度２５アンペア毎平方ｃｍから５０アンペア毎平方ｃｍ、正規化効率＞８０％で、光を生成する。これは、デバイスを通って移動する電流が多くなるにつれ、最後のほうでは減少し、効率が衰える。本垂直ＬＥＤによって、順方向電流密度範囲全体にわたり、正規化効率＞９５％で、順方向電流密度が＞５００アンペア毎平方ｃｍまで増加する。図９に示す実施形態と同様、この実施形態も、ＡｌＧａＮ緩衝層を除去し、Ｎ型ＧａＮ層を小さくし、これにより、製作時間を８時間から２時間に短縮する。
【００３７】
前記ＣＭＬを反射鏡層として使用してもよい。これは、ＬＥＤについて特に有用である。一実施形態において、前記ＣＭＬは、ＺｒＴｉ又はＨＦＴｉからなる。前記ＣＭＬは、紫外光及び可視光を反射する。当分野で公知のとおり、可視光は、概略周波数４〜７．５×１０１４Ｈｚ、波長７５０ｎｍ〜４００ｎｍ、量子エネルギー１．６５〜３．１ｅＶである。紫外線は、周波数約７．５×１０１４〜３×１０１６Ｈｚ、波長４０５ｎｍ〜１０ｎｍ、量子エネルギー３．１〜１２４ｅＶである。効果的な反射層として動作するためには、前記ＣＭＬ層の厚さを、対象の波長の１／４に、ほぼ等しく（すなわち５ｎｍ以内に）なるよう選択する。例えば、ＵＶ−青は、概略波長４０５ｎｍである。したがって、一実施形態において、４０５の約１／４は１００ｎｍだから、前記ＣＭＬは、厚さ１００ｎｍである。下の表１は、ＺｒＴｉやＨｆＴｉからなるＣＭＬの反射率の実験結果を示す。
【００３８】
【表１】
2018522415.tif 000003
【００３９】
光の色を、横軸に沿って示す。対応する反射率を、垂直線の上に％Ｒとして示す。一般的な眼の反応について、一般に、４５０を可視青色光の下限として使用する。４５０ｎｍ以下は、曲線において、ＵＶ光と考えられる。例Ｔ００１，Ｔ００２は、ＨｆＴｉを用いた例である。他の例Ｔ００３からＴ００５は、すべて、ＺｒＴｉを単一層として３００ｎｍ光を反射するよう最適化している。
【００４０】
一実施形態において、前記多層構造によって、前記ＣＭＬと、薄い窒化物層（すなわちＡｌＮなどの絶縁体）との交互層によるブラッグ鏡を作成する。そのような実施形態において、薄い前記窒化物層（すなわちＡｌＮなどの絶縁体）を、ＰＶＤスパッタなどの適切な堆積方法によって堆積する。上記のＵＶ−青色光の例を使用すると、１００ｎｍのＣＭＬ層が２５ｎｍから１００ｎｍのＡｌＮと交替する一連の工程を少なくとも３回繰り返す。この構成を伴うブラッグ鏡により、少なくとも９５％の反射率が得られる。このように高い反射率は、一つには、Ｈｆ及びＺｒについての原子番号により達成される。ブラッグ配置を使用する場合、ＨｆやＺｒを使用して３回（一層のＣＭＬと、薄い窒化物層とで１回）だけ繰り返し実行する必要がある。
【００４１】
ここで明らかにした多くの修正及び他の例示実施形態は、この例が関係する技術分野において見識ある読者に、前述の説明及び関連図面において現された教示の利益を有することを思い起こさせるだろう。したがって、理解されるべきことは、前記実施形態が、開示された特定のものに限定されず、その修正及びその他の実施形態を特許請求の範囲のなかに含むことを意図していることである。更に、前述の説明及び関連図面は、要素や機能の特定の例示の組み合わせに関連して例示実施形態を記述しているが、理解すべきことは、要素や機能の異なる組み合わせを、添付された特許請求の範囲から逸脱することなく、代わりの実施形態によって提供してもよいことである。この点に関して、例えば、明示的に上述したもの以外の要素や機能の異なる組み合わせを、添付の特許請求の範囲のいくつかにおいて示され得るものとして予期している。
【図１】
2018522415.tif 000004
【図２】
2018522415.tif 000005
【図３】
2018522415.tif 000006
【図４】
2018522415.tif 000007
【図５】
2018522415.tif 000008
【図６】
2018522415.tif 000009
【図７】
2018522415.tif 000010
【図８】
2018522415.tif 000011
【図９】
2018522415.tif 000012
【図１０】
2018522415.tif 000013
【国際調査報告】
2018522415.tif 000014