(57)【要約】ユニバーサル非同期受信機／伝送機（ＵＡＲＴ）モジュールが、開示される。ＵＡＲＴモジュールは、着信データ信号をサンプリングするように構成されるプログラマブル受信機クロックによってクロックされ、該受信機クロックによってクロックされるカウンタを備える、受信機ユニットを含んでもよく、カウンタは、リセットされて、データ信号の立ち下がりエッジの度にカウントを開始し、カウンタがプログラマブル閾値に到達する場合、ＢＲＫ検出信号をトリガする。
2018518765.tif 000002
【特許請求の範囲】
【請求項１】
ユニバーサル非同期受信機／伝送機（ＵＡＲＴ）モジュールであって、
着信データ信号をサンプリングするように構成されたプログラマブル受信機クロックによってクロックされ、前記受信機クロックによってクロックされるカウンタを備える、受信機ユニットを備え、前記カウンタは、リセットされて、前記データ信号の立ち下がりエッジの度にカウントを開始し、前記カウンタがプログラマブル閾値に到達する場合、ＢＲＫ検出信号をトリガする、ＵＡＲＴモジュール。
【請求項２】
前記カウンタは、前記データ信号の立ち上がりエッジ上においてカウントを停止する、請求項１に記載のＵＡＲＴ。
【請求項３】
前記閾値は、１１であるようにプログラムされることができる、請求項１または２に記載のＵＡＲＴ。
【請求項４】
前記受信機ユニットは、前記カウンタを制御するための状態マシンを備える、前記請求項のうちの１項に記載のＵＡＲＴ。
【請求項５】
前記状態マシンは、異なる動作モードで動作するようにプログラム可能である、請求項４に記載のＵＡＲＴ。
【請求項６】
複数のサンプリングされたデータを受信する先入れ先出しバッファメモリをさらに備える、請求項４または５に記載のＵＡＲＴ。
【請求項７】
前記プログラマブル受信機クロックは、ボーレートジェネレータに結合されている、前記請求項のうちの１項に記載のＵＡＲＴ。
【請求項８】
マイクロプロセッサであって、
着信データ信号をサンプリングするように構成されたプログラマブル受信機クロックによってクロックされ、前記受信機クロックによってクロックされるカウンタを備える、受信機ユニットを備える、ユニバーサル非同期受信機／伝送機（ＵＡＲＴ）モジュールを備え、前記カウンタは、リセットされて、前記データ信号の立ち下がりエッジの度にカウントを開始し、前記カウンタがプログラマブル閾値に到達する場合、ＢＲＫ検出信号をトリガする、マイクロプロセッサ。
【請求項９】
前記カウンタは、前記データ信号の立ち上がりエッジ上においてカウントを停止する、請求項８に記載のマイクロプロセッサ。
【請求項１０】
前記閾値は、１１であるようにプログラムされることができる、請求項８または９に記載のマイクロプロセッサ。
【請求項１１】
前記受信機ユニットは、前記カウンタを制御するための状態マシンを備える、請求項８、９、または１０に記載のマイクロプロセッサ。
【請求項１２】
前記状態マシンは、異なる動作モードで動作するようにプログラム可能である、請求項１１に記載のマイクロプロセッサ。
【請求項１３】
複数のサンプリングされたデータを受信する先入れ先出しバッファメモリをさらに備える、請求項１１または１２に記載のマイクロプロセッサ。
【請求項１４】
前記プログラマブル受信機クロックは、ボーレートジェネレータに結合されている、請求項８−１３のうちの１項に記載のマイクロプロセッサ。
【請求項１５】
ユニバーサル非同期受信機／伝送機（ＵＡＲＴ）モジュールを制御するための方法であって、前記方法は、
着信データ信号をサンプリングするように構成されたプログラマブル受信機クロックによって、受信機ユニットをクロックすることと、
前記プログラマブル受信機クロックによってクロックされるカウンタをリセットすることであって、前記カウンタは、リセットされて、前記データ信号の立ち下がりエッジの度にカウントを開始する、ことと、
前記カウンタがプログラマブル閾値に到達する場合、ＢＲＫ検出信号をトリガすることと
を含む、方法。
【請求項１６】
前記カウンタは、前記データ信号の立ち上がりエッジ上においてカウントを停止する、請求項１５に記載の方法。
【請求項１７】
前記閾値は、１１であるようにプログラムされることができる、請求項１５または１６に記載の方法。
【請求項１８】
前記受信機ユニットは、前記カウンタを制御するための状態マシンを備える、請求項１５−１７のうちの１項に記載の方法。
【請求項１９】
前記状態マシンは、異なる動作モードで動作するようにプログラム可能である、請求項１８に記載の方法。
【請求項２０】
複数のサンプリングされたデータを先入れ先出しバッファメモリに伝送することをさらに含む、請求項１８または１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願への相互参照）
本出願は、２０１５年６月２２日に出願された米国仮特許出願第６２／１８３，００６号に対して優先権を主張する。上記文献は、全ての目的のためにここで参照することによって本明細書において援用される。
【０００２】
（技術分野）
本開示は、シリアルインターフェースに関し、特に、ＢＲＫ検出を伴うユニバーサル非同期受信機／伝送機（ＵＡＲＴ）インターフェースに関する。
【背景技術】
【０００３】
（背景）
ＵＡＲＴは、周知であり、通信チャネルを提供するために、マイクロコントローラ内で一般に使用されている。ＵＡＲＴインターフェースは、パラレルデータをシリアル伝送形態に変換する。種々のタイプのプロトコルが存在し、ＥＩＡ、ＲＳ−２３２、ＲＳ−４２２、またはＲＳ−４８５等の種々の通信規格によって定義されるように、ＵＡＲＴ通信において使用されている。ＬＩＮプロトコル等の他のプロトコルも、ＲＳ−２３２インターフェースと同一インターフェース構成を使用する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
（要約）
ＢＲＫが受信されるときにかかわらず、ＢＲＫの自動検出を可能にする、ＵＡＲＴを提供する必要性が存在する。
【課題を解決するための手段】
【０００５】
ユニバーサル非同期受信機／伝送機（ＵＡＲＴ）モジュールが、開示される。ＵＡＲＴモジュールは、着信データ信号をサンプリングするように構成されるプログラマブル受信機クロックによってクロックされ、該受信機クロックによってクロックされるカウンタを備える、受信機ユニットを含んでもよく、カウンタは、リセットされて、データ信号の立ち下がりエッジの度にカウントを開始し、カウンタがプログラマブル閾値に到達する場合、ＢＲＫ検出信号をトリガする。
【０００６】
種々の実施形態では、ユニバーサル非同期受信機／伝送機（ＵＡＲＴ）モジュールが、開示される。モジュールは、着信データ信号をサンプリングするように構成されるプログラマブル受信機クロックによってクロックされ、該受信機クロックによってクロックされるカウンタを備える、受信機ユニットを含んでもよく、カウンタは、リセットされて、データ信号の立ち下がりエッジの度にカウントを開始し、カウンタがプログラマブル閾値に到達する場合、ＢＲＫ検出信号をトリガする。
【０００７】
いくつかの実施形態では、プログラマブル受信機クロックは、ボーレートジェネレータに結合されてもよい。いくつかの実施形態では、カウンタは、データ信号の立ち上がりエッジ上においてカウントを停止する。同一または代替実施形態では、閾値は、１１であるようにプログラムされることができる。
【０００８】
いくつかの実施形態では、受信機ユニットは、カウンタを制御するための状態マシンを含んでもよい。そのような実施形態では、状態マシンは、異なる動作モードで動作するようにプログラム可能である。また、そのような実施形態では、インターフェースは、複数のサンプリングされたデータを受信する先入れ先出しバッファメモリを含んでもよい。
【０００９】
種々の実施形態では、マイクロプロセッサが、開示される。マイクロプロセッサは、着信データ信号をサンプリングするように構成されるプログラマブル受信機クロックによってクロックされ、該受信機クロックによってクロックされるカウンタを備える、受信機ユニットを含む、ユニバーサル非同期受信機／伝送機（ＵＡＲＴ）モジュールを含んでもよく、カウンタは、リセットされて、データ信号の立ち下がりエッジの度にカウントを開始し、カウンタがプログラマブル閾値に到達する場合、ＢＲＫ検出信号をトリガする。
【００１０】
いくつかの実施形態では、プログラマブル受信機クロックは、ボーレートジェネレータに結合されてもよい。いくつかの実施形態では、カウンタは、データ信号の立ち上がりエッジ上においてカウントを停止する。同一または代替実施形態では、閾値は、１１であるようにプログラムされることができる。
【００１１】
いくつかの実施形態では、受信機ユニットは、カウンタを制御するための状態マシンを含んでもよい。そのような実施形態では、状態マシンは、異なる動作モードで動作するようにプログラム可能である。また、そのような実施形態では、インターフェースは、複数のサンプリングされたデータを受信する先入れ先出しバッファメモリを含んでもよい。
【００１２】
種々の実施形態では、ユニバーサル非同期受信機／伝送機（ＵＡＲＴ）モジュールを制御するための方法が、開示される。本方法は、着信データ信号をサンプリングするように構成されるプログラマブル受信機クロックによって、受信機ユニットをクロックすることと、該プログラマブル受信機クロックによってクロックされるカウンタをリセットすることであって、カウンタは、リセットされて、データ信号の立ち下がりエッジの度にカウントを開始する、ことと、カウンタがプログラマブル閾値に到達する場合、ＢＲＫ検出信号をトリガすることとを含んでもよい。
【図面の簡単な説明】
【００１３】
【図１】図１は、本開示のある実施形態による、バイトの開始におけるＵＡＲＴによって受信されるＢＲＫを図示する。
【図２】図２は、本開示のある実施形態による、バイトの中間におけるＵＡＲＴによって受信されるＢＲＫを図示する。
【図３】図３は、公知のマイクロコントローラ内に実装されるような公知のユニバーサル非同期受信機伝送機の例示的公知の伝送機モジュールを図示する。
【図４】図４は、公知のマイクロコントローラ内に実装されるような公知のユニバーサル非同期受信機伝送機の例示的公知の受信機モジュールを図示する。
【図５】図５は、本開示のある実施形態による、自動ＢＲＫ検出器を提供するように動作可能なＵＡＲＴのための受信機ユニットまたは任意の他の類似シリアルインターフェースユニットを図示する。
【発明を実施するための形態】
【００１４】
（詳細な説明）
多くのマイクロコントローラによって使用される、ある旧来のＵＡＲＴは、ブレイク（「ＢＲＫ」）文字を検出するための特殊論理を有していない。いくつかの実施形態では、ＢＲＫは、フレーミングエラーを伴う、８ビットのゼロである。図１は、本開示のある実施形態による、バイト１０４の開始においてＵＡＲＴによって受信されるＢＲＫ１０２を図示する。受信ライン（例えば、「ＲＸＳ」）は、低に移行されてもよく、その後、開始ビットは、１１クロックサイクルにわたって低に留まり、ＢＲＫを示す。通常、受信機は、その受信デコーティングを開始し、これは、８クロック後のエラー（例えば、ＦＥＲＩＦ＿ｑｃｌｋ）および停止ビットクロックを生じさせるであろう。従来の受信機は、そのようなエラー以外検出不可能であり得る。これとは対照的に、種々の実施形態による拡張システムは、そのようなＢＲＫを自動的に検出可能である。ＢＲＫが所定の長さ（例えば、１１クロック）であるという事実に起因して、ＢＲＫ検出器カウンタ（図５を参照して以下により詳細に説明される）は、本ＢＲＫ信号を検出し、個別の検出信号を生成することができる。カウンタは、受信ラインの立ち下がりエッジから開始し、次の立ち上がりエッジで停止し得る。カウンタが所定のＢＲＫ数に到達する場合、ＢＲＫが検出される。
【００１５】
ある公知のシステムでは、ＵＡＲＴがＢＲＫをバイトの中間において受信する場合、ＵＡＲＴは、ＢＲＫを認識しない場合がある。図２は、本開示のある実施形態による、バイト２０４の中間におけるＵＡＲＴによって受信されるＢＲＫ２０２を図示する。これは、ローカル相互接続ネットワーク（ＬＩＮ）等のプロトコルに理想的動作ではない場合がある。種々の実施形態によると、ＵＡＲＴモジュールは、生じればどんなときも、ＢＲＫを信号伝達する、その受信機ユニット内にハードウェアカウンタを備えてもよい。種々の実施形態によると、ハードウェアカウンタは、低周期をカウントする、インターフェース内に提供される。受信（「ＲＸ」）ラインが低に移行するときは随時、カウンタは、カウントを開始する。伝送されるシリアルデータに応じて、ＢＲＫ検出器カウンタは、ＢＲＫ信号が開始するまで、種々の時間に設定およびリセットされてもよい。シリアルデータによって生じる短い停止は、いかなる検出もトリガしないであろう。しかしながら、中間バイト伝送におけるＢＲＫ信号は、カウンタによって容易に検出されることができ、個別の検出信号が、生成されることができる。
【００１６】
図３は、公知のマイクロコントローラ内に実装されるような公知のユニバーサル非同期受信機伝送機の例示的公知の伝送機モジュールを図示する。図４は、公知のマイクロコントローラ内に実装されるような公知のユニバーサル非同期受信機伝送機の例示的公知の受信機モジュールを図示する。ＵＡＲＴモジュールは、シリアルＩ／Ｏ通信周辺機器である。これは、デバイスプログラム実行から独立して、入力または出力シリアルデータ転送を行うために必要な全てのクロックジェネレータ、シフトレジスタ、およびデータバッファを含有する。ＵＡＲＴはまた、シリアル通信インターフェース（ＳＣＩ）としても公知であり、全二重非同期システムとして構成されることができる。全二重モードは、ＣＲＴ端末およびパーソナルコンピュータ等の周辺機器システムとの通信のために有用である。
【００１７】
種々の実施形態では、図３−４に図示されるＵＡＲＴモジュールは、とりわけ、以下の能力、すなわち、全二重非同期伝送および受信、２文字入力バッファ、１文字出力バッファ、プログラマブル８ビットまたは９ビット文字長、９ビットモードにおけるアドレス検出、入力バッファオーバーランエラー検出、受信文字フレーミングエラー検出、スリープ動作等を含んでもよい。
【００１８】
種々の実施形態では、ＵＡＲＴモジュールは、以下の付加的特徴を実装し、ローカル相互接続ネットワーク（「ＬＩＮ」）バスシステムにおいて使用するためにより好適し、すなわち、ボーレートの自動検出および較正、ブレイク受信時のウェークアップ、１３ビットブレイク文字伝送である。スリープモードの間、ＵＡＲＴに対する全てのクロックは、一時停止される。このため、ボーレートジェネレータは、非アクティブであり、適切な文字受信は、行われることができない。自動ウェークアップ特徴は、コントローラが、受信／データ伝送（「ＲＸ／ＤＴ」）ラインに起因してウェークアップすることを可能にする。いくつかの実施形態では、本特徴は、非同期モードにおいてのみ利用可能であり得る。自動ウェークアップ特徴は、ＵＡＲＴのあるメモリ部分を設定することによってイネーブルにされてもよい。例えば、自動ウェークアップ特徴は、ＢＡＵＤＣＯＮレジスタのウェークアップイネーブル（「ＷＵＥ」）ビットを設定することによってイネーブルにされてもよい。いったん設定されると、ＲＸ／ＤＴ上の通常受信シーケンスは、ディスエーブルにされてもよく、拡張ユニバーサル同期／非同期受信機／伝送機（「ＥＵＳＡＲＴ」）は、アイドル状態に留まり、ＣＰＵモードから独立して、ウェークアップイベントを監視してもよい。ウェークアップイベントは、例えば、ＲＸ／ＤＴライン上の高／低遷移から成ってもよい。（これは、ＬＩＮプロトコルのための同期ブレイクまたはウェークアップ信号文字の開始と一致する。）ＥＵＳＡＲＴモジュールは、ウェークアップイベントと一致する受信割込フラグ（例えば、ＲＣＩＦ割込）を生成してもよい。割込は、通常ＣＰＵ動作では、Ｑクロックと同期して、デバイスがスリープモードにある場合には、非同期して生成されてもよい。割込条件は、ＵＡＲＴの別のメモリ部分（例えば、ＲＣＲＥＧレジスタ）を読み取ることによってクリアされてもよい。ＷＵＥビットは、ブレイクの端部におけるＲＸライン上の低／高遷移によって自動的にクリアされてもよい。これは、ユーザに、ブレイクイベントが終了したことを信号伝達する。本時点において、ＥＵＳＡＲＴモジュールは、次の文字を受信するために待機するアイドルモードにあってもよい。
【００１９】
ＵＡＲＴは、標準的非ゼロ復帰（ＮＲＺ）形式を使用して、データを伝送および受信してもよい。ＮＲＺは、２つのレベル、すなわち、「１」データビットを表す、高電圧出力（「ＶＯＨ」）マーク状態と、「０」データビットを表す、低電圧出力（「ＶＯＬ」）スペース状態とを伴って実装される。ＮＲＺは、同一値の連続的に伝送されたデータビットが、各ビット伝送間の中立レベルに戻らずに、そのビットの出力レベルに留まる事実を指す。ＮＲＺ伝送ポートは、マーク状態では、アイドルである。各文字伝送は、１開始ビットと、その後に続く８または９データビットとから成り、常時、１以上の停止ビットによって終端される。開始ビットは、常時、スペースであっり、停止ビットは、常時、マークである。最も一般的データ形態は、８ビットである。各伝送されるビットは、１／（ボーレート）の周期にわたって持続する。オンチップ専用８ビット／１６ビットボーレートジェネレータが、標準的ボーレート周波数をシステム発振器から導出するために使用される。ＵＡＲＴは、最下位ビットを最初に伝送および受信してもよい。ＵＡＲＴ伝送機および受信機は、機能的に独立するが、同一データ形式およびボーレートを共有してもよい。パリティは、いくつかの実施形態によると、サポートされてなくてもよいが、ソフトウェア内に実装され、第９データビットとして記憶されてもよい。
【００２０】
非同期モードは、典型的には、ＲＳ−２３２規格を実装するある実施形態において使用される。再び図４を参照すると、いくつかの実施形態では、データが、ＲＸ／ＤＴ４０２ピン上で受信され、これは、データ復元ブロック４０４を駆動してもよい。いくつかの実施形態では、データ復元ブロック４０４は、ボーレートより高いレート（例えば、ボーレートの１６倍）で動作する高速シフタであり得る。いくつかの実施形態では、受信機４００はまた、シリアル受信シフトレジスタ（「ＲＳＲ」）４０６を含んでもよい。ＲＳＲ４０６は、そのビットレートまたは約そのビットレートで動作する、シフタであってもよい。文字の全ての８または９ビットが、シフトインされると、それらは、直ちに、先入れ先出し（「ＦＩＦＯ」）メモリ４０８に転送される。いくつかの実施形態では、メモリ４０８は、２文字ＦＩＦＯであってもよい。いくつかの実施形態では、ＦＩＦＯバッファリングは、ソフトウェアがＵＡＲＴ受信機のサービシングを開始しなければならなくなる前に、２つの完全文字および第３の文字の開始の受信を可能にする。ＦＩＦＯおよびＲＳＲレジスタは、いくつかの実施形態によると、直接、ソフトウェアによってアクセス可能ではない。受信されたデータへのアクセスは、ＵＡＲＴのメモリ部分（例えば、ＲＣＲＥＧレジスタ）を介して与えられてもよい。
【００２１】
図５は、本開示のある実施形態による、自動ＢＲＫ検出器を提供するように動作可能なＵＡＲＴのための受信機ユニット５００または任意の他の類似シリアルインターフェースユニットを図示する。いくつかの実施形態では、受信機ユニット５００は、プログラマブル受信機クロック５０４によってクロックされてもよい。いくつかの実施形態では、プログラマブル受信機クロック５０４は、ボーレートジェネレータ５０６によってクロックされてもよい。プログラマブル受信機クロック５０４は、着信データ信号（例えば、受信機ピン５０８に着信するデータ）をサンプリングするように動作可能であってもよい。
【００２２】
いくつかの実施形態では、受信機ユニット５００は、プログラマブル受信機クロック５０４によってクロックされるカウンタを含んでもよい。カウンタは、リセットされて、データ信号の一部に伴ってカウントを開始し、カウンタがプログラマブル閾値に到達する場合、ＢＲＫ検出信号をトリガしてもよい。例えば、図１−４を参照して上記でより詳細に説明されたように、ＢＲＫは、１１クロックサイクルを含んでもよい。したがって、カウンタが１１に到達する場合、ＢＲＫ検出信号をトリガしてもよい。
【００２３】
いくつかの実施形態では、カウンタは、ＢＲＫ検出器５０４に結合された構成可能状態マシン５０２を含んでもよい。いくつかの実施形態では、状態マシン５０２の構成は、構成レジスタ信号（例えば、ＭＯＤＥ［３：０］）によって制御されてもよい。例えば、図５に図示されるように、構成レジスタ信号（ＭＯＤＥ［３：０］）は、４ビットを有し、種々の設定を可能にしてもよい。他のレジスタが、使用されてもよい。いくつかの実施形態では、状態マシン５０２は、ＢＲＫ検出器５０４と結合されてもよい。種々の実施形態では、ＢＲＫ検出器５０４は、それぞれ、受信された信号の着信立ち下がりおよび立ち上がりエッジ上において、開始および停止する、カウンタであってもよい。
【００２４】
いくつかの実施形態では、カウンタはさらに、メモリバッファ５０８に結合されてもよい。例えば、カウンタは、図５に図示される例示的バッファ等の先入れ先出しメモリバッファに結合されてもよい。
【００２５】
種々の実施形態によると、ＢＲＫが受信されるときにかかわらず、ＢＲＫの自動検出を可能にする、ＵＡＲＴが、説明される。
【図１】
2018518765.tif 000003
【図２】
2018518765.tif 000004
【図３】
2018518765.tif 000005
【図４】
2018518765.tif 000006
【図５】
2018518765.tif 000007
【国際調査報告】
2018518765.tif 000008
2018518765.tif 000009
2018518765.tif 000010