(57)【要約】  本発明は、複数の隣接したオプトエレクトロニクス半導体部品（６０）とカバー・ボディ（８１）とを含むオプトエレクトロニクス部品アレイ（１００）に関する。本発明によると、  −  オプトエレクトロニクス半導体部品（６０）の各々が、セラミックス支持要素（１９）とセラミックス支持要素の上面上に配置され、放射を生成する、および／または、受けるように設計された半導体要素（５４）を備える半導体チップ（５０）とを有し、  −  カバー・ボディ（８１）が、少なくとも横方向にいくつかの領域内においてオプトエレクトロニクス半導体部品のセラミックス支持要素（１９）の各々を囲み、隣接したセラミックス支持要素（１９）を共に接続し、  −  セラミックス支持要素（１９）の各々の下面が、半導体チップ（５０）から電気的に絶縁される。【選択図】図６Ａ
2018518039.tif 000002
【特許請求の範囲】
【請求項１】
互いに隣接して配置された複数のオプトエレクトロニクス半導体デバイス（６０）と封止ボディ（８１）とを有するオプトエレクトロニクス・デバイス・アレイ（１００）であって、
前記オプトエレクトロニクス半導体デバイス（６０）の各々が、セラミックス・キャリア・ボディ（１９）と、前記セラミックス・キャリア・ボディの上側に配置されて、放射を生成する、および／または、受けるために提供された半導体ボディ（５４）を有する半導体チップ（５０）とを有し、
前記封止ボディ（８１）が、少なくとも領域内において横方向に前記オプトエレクトロニクス半導体デバイスの前記セラミックス・キャリア・ボディ（１９）の各々を囲み、隣接したセラミックス・キャリア・ボディ（１９）を互いに接続し、
各場合において、前記セラミックス・キャリア・ボディ（１９）の下側が、前記半導体チップ（５０）から電気的に絶縁され、
前記オプトエレクトロニクス・デバイス・アレイが、少なくとも２つの貫通接続要素（２８）を有し、前記少なくとも２つの貫通接続要素（２８）により、半導体デバイスが、前記オプトエレクトロニクス・デバイス・アレイの下側から接触される、
オプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項２】
前記セラミックス・キャリア・ボディ（１９）が、電気絶縁性材料からなり、導電貫通接続体を含まない、
請求項１に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項３】
隣接したオプトエレクトロニクス半導体デバイス（６０）が、前記キャリア・ボディ（１９）の前記上側の前記領域において互いに導電接続される、
請求項１または２に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項４】
前記オプトエレクトロニクス半導体デバイスが１つの列内または複数の平行な列内に配置され、前記列のうちの１つ内に配置された前記半導体デバイスが、互いに直列に接続される、
請求項１〜３のいずれか一項に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項５】
前記封止ボディ（８１）が、シリコーン、アクリレート、またはエポキシドを含む、
請求項１〜４のいずれか一項に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項６】
前記半導体チップ（５０）の各々が、前記セラミックス・キャリア・ボディに向いた側に少なくとも１つの電気接点を有する、
請求項１〜５のいずれか一項に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項７】
前記セラミックス・キャリア・ボディの各々の側面が、留め構造部（４０）を有する、
請求項１〜６のいずれか一項に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項８】
前記封止ボディ（８１）の上縁部が、各場合において、前記セラミックス・キャリア・ボディ（１９）まで延びる、
請求項１〜７のいずれか一項に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項９】
前記封止ボディ（８１）が、横方向に前記半導体チップ（５０）の各々を囲む、
請求項１〜７のいずれか一項に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項１０】
第１の金属化体（２１）が、前記セラミックス・キャリア・ボディ（１９）の各々の前記上側に形成される、または、第２の金属化体（２２）が、前記セラミックス・キャリア・ボディの各々の前記下側に形成される、
請求項１〜９のいずれか一項に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項１１】
請求項１〜１０のいずれか一項に記載の複数のオプトエレクトロニクス・デバイス・アレイ（１００）を製造する方法であって、
ａ）セラミックス・キャリア（１０）を提供するステップと、
ｂ）複数の相互に平行な分割線（３０）に沿って前記セラミックス・キャリア（１０）を分断するステップと、
ｃ）複数の半導体チップ（５０）を提供するステップであって、前記半導体チップの各々が、放射を生成する、および／または、受けるために提供された半導体ボディ（５４）を有する、複数の前記半導体チップ（５０）を提供するステップと、
ｄ）前記セラミックス・キャリア（１０）に前記複数の半導体チップ（５０）を装着するステップと、
ｅ）少なくとも前記セラミックス・キャリア（１０）が分断された領域内において封止部（８０）を形成するステップと、
ｆ）複数のオプトエレクトロニクス・デバイス・アレイ（１００）に個片化するステップであって、各デバイス・アレイが、互いに隣接して配置された複数のオプトエレクトロニクス半導体デバイス（６０）と、封止ボディ（８１）としての前記封止部（８０）の一部分とを有し、前記オプトエレクトロニクス半導体デバイスの各々が、キャリア・ボディ（１９）としての前記セラミックス・キャリア（１０）の少なくとも一部分を備える、複数の前記オプトエレクトロニクス・デバイス・アレイ（１００）に個片化するステップと、
を有する、複数のオプトエレクトロニクス・デバイス・アレイ（１００）を製造する方法。
【請求項１２】
前記ステップｂ）において、前記セラミックス・キャリア（１０）が、複数の相互に平行な第１の分割線と前記第１の分割線に直交した複数の第２の分割線とに沿って分断される、
請求項１１に記載の方法。
【請求項１３】
前記ステップｂ）の前に、複数の第１の金属化体（２１）が、前記セラミックス・キャリアの上側に形成され、前記ステップｄ）において、前記半導体チップの各々が、前記第１の金属化体の各１つ上に配置され、前記第１の金属化体の各１つに対して電気的に導通するように接続される、
請求項１１または１２に記載の方法。
【請求項１４】
前記ステップｂ）の前に、複数の第２の金属化体（２２）が、前記セラミックス・キャリアの下側に形成される、
請求項１１〜１３のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この特許出願は、ドイツ特許出願ＤＥ１０  ２０１５  １０６  ４４４．８の優先権を主張し、その開示内容は参照により本明細書に組み込まれる。
【背景技術】
【０００２】
オプトエレクトロニクス・デバイスでは、効率的な放熱が重要な課題である。オプトエレクトロニクス半導体チップが熱伝導率の良好な放熱要素上に配置される場合、放熱要素は、半導体チップから遠い側において電位フリーに保たれ得るように、電気絶縁性の構造物であるのでことが望ましいことが多い。このことは、特に、追加的な誘電体材料を使用せずに、金属ヒートシンク上に半導体チップを直接実装することを可能にする。この場合、短絡の危険性なく、ヒートシンク上に複数のオプトエレクトロニクス・デバイスを同時実装することも可能である。上述の課題は、各々がそれらの下側で、すなわち、放熱要素に向いた側で接触する半導体チップの場合に特に関連がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
この課題に対する従来技術の知られている解決策は、電気絶縁性のセラミック材料により作られ、次いでヒートシンク上にはんだ付けされたキャリア上に、１つまたは複数の半導体チップが配置されたデバイス、特に表面実装デバイスを提供することである。しかし、この場合、一方におけるセラミック材料と他方におけるはんだ材料との熱膨張係数の違いに起因して、はんだ内に強い剪断応力が発生し、その結果、例えば、断裂により、はんだの損傷または欠陥をもたらし得るという追加的な課題が発生する。
【０００４】
課題は、電気絶縁性要素により効率的な放熱が提供されるとともに、その下方に配置されたはんだに対する損傷の危険性がなくなるか、または減少するオプトエレクトロニクス・デバイス・アレイを規定することである。さらなる目的は、複数の対応するオプトエレクトロニクス・デバイス・アレイを製造する方法を規定することである。
【課題を解決するための手段】
【０００５】
それらの課題は、とりわけ、独立請求項に記載されたオプトエレクトロニクス・デバイス・アレイにより、および、複数のオプトエレクトロニクス・デバイス・アレイを製造する方法により解決される。特定の形態および有益な配置が従属請求項の主題である。
【０００６】
互いに隣接して配置された複数のオプトエレクトロニクス半導体デバイスと封止ボディとを有するオプトエレクトロニクス・デバイス・アレイが規定される。
【０００７】
オプトエレクトロニクス半導体デバイスの各々が、セラミックス・キャリア・ボディと、セラミックス・キャリア・ボディの上側に配置されて、放射を生成する、および／または、受けるために提供された半導体ボディを有する半導体チップとを有する。セラミックス・キャリア・ボディの使用により、良好な熱伝導率と高い電気的絶縁破壊強度とが同時に有益に達成される。以下、キャリア・ボディの上側は、キャリア・ボディのうちの半導体チップが配置された側を常に表す。同様に、キャリア・ボディの下側は、半導体チップから遠い側を表す。さらに、デバイス・アレイまたは封止ボディの上側も同様に、それぞれの要素のうち、キャリア・ボディの上側が上部に配置されることに伴ってキャリア・ボディの下側が底部に配置されるようにデバイス・アレイが位置合わせされたときに上部に配置された側を表す。
【０００８】
以下、別の層または別の要素の「上」または「上方」における層または要素の配置または設置は、１つの層または１つの要素が、他の層または他の要素上にまさに直接的に機械的および／または電気的に接触して配置されることを意味し得る。さらに、これは、１つの層または１つの要素が他の層または他の要素の上または上方に間接的に配置されることをさらに意味し得る。この場合において、さらなる層および／または要素が、１つの層と他の層との間に配置され得る。
【０００９】
好ましくは、半導体チップの各々が基板を備え、基板上に半導体ボディが配置され、基板はセラミックス・キャリア・ボディと異なる。例えば、基板は、半導体ボディの半導体層のための成長基板である。代替として、基板は、半導体ボディの半導体層のための成長基板と異なる。この場合において、基板は、半導体ボディの機械的安定化のために機能し、その結果、この目的のために成長基板が不要となり、除去され得る。成長基板が除去された半導体チップは、薄膜半導体チップとも呼ばれる。例えば、基板は、シリコン、ゲルマニウムまたは金属を含み得るか、または、シリコン、ゲルマニウムまたは金属からなり得る。半導体ボディは、特に、放射を生成する、または受けるために提供された活性領域をもつ。半導体ボディは、特に、活性領域は、例えば、ＩＩＩ−Ｖ属化合物半導体材料を含む。
【００１０】
デバイス・アレイの少なくとも１つの実施形態によると、封止ボディが、少なくとも領域内において横方向においてオプトエレクトロニクス半導体デバイスのセラミックス・キャリア・ボディの各々を囲み、隣接したセラミックス・キャリア・ボディを互いに接続するものが提供される。以下、横方向は、半導体ボディの主延在面に平行な方向と理解される。以下、縦方向は、同様に半導体ボディの主延在面に直交する方向と理解される。
【００１１】
好ましくは、封止ボディは、少なくとも所々においてセラミックス・キャリア・ボディ上に形成される。すなわち、封止ボディの材料−封止組成物−は、キャリア・ボディに接触する。特に好ましくは、封止ボディは、少なくとも所々においてインターロック式にキャリア・ボディを封止する。封止ボディは、例えば、半導体デバイスの動作中にオプトエレクトロニクス半導体チップにより放出される、または受けられる電磁放射の少なくとも一部に対して半透明または透明な（透き通った）透過性の、または反射性（例えば、白色）の材料で作られ得る。しかし、他の実施形態において、材料は吸収性、例えば、黒である。セラミックス・キャリア・ボディは、好ましくは、封止ボディの封止組成物を使用してオーバー・キャストまたはオーバー・モールドされる。すなわち、封止ボディは、好ましくは、鋳造またはモールド成形工程により製造される。封止ボディは、それに加えて、半導体チップの封止部と半導体デバイスのためのハウジングとの両方であり得る。
【００１２】
封止ボディ、特に弾性材料により作られた封止ボディの使用は、回路基板にデバイス・アレイを装着するために使用されるはんだ内における剪断応力が低減される一方、さらにセラミックス・キャリア・ボディによる効率的な放熱が可能であるという効果をもたらす。
【００１３】
加えて、複数の放射面（または、検出面）を有するが、単一の工程ステップにおいて、例えば、回路基板上に実装され得るデバイス・アレイが有益に提供される。この目的のため、デバイス・アレイは、好ましくは、表面実装可能であるように構成される。加えて、隣接した半導体チップの間隔は、非常に小さくなるように選択され得、例えば、隣接した半導体チップの縁部の間隔は、２００μｍ未満、好ましくは、１００μｍ未満、例えば、５０μｍ未満であり得る。デバイス・アレイにより占有される表面積が非常に小さいので、高価なセラミックスの使用が節約され得る。
【００１４】
好ましくは、１つには、デバイス・アレイを実装するために使用されるはんだ内における上述の剪断応力は十分に小さいが、その一方で、材料が、例えば、セラミックス・キャリア・ボディの上側におけるボンド・ワイヤの変形を防ぐために十分に硬いように、封止ボディの材料の弾性係数が選択される。
【００１５】
デバイス・アレイの少なくとも１つの実施形態によると、各場合において、セラミックス・キャリア・ボディの下側は、半導体チップから電気的に絶縁されるものが提供される。その結果、セラミックス・キャリア・ボディは、放熱要素として機能することが可能であるが、それに加えて、効率的な電気絶縁が提供され、その結果、セラミックス・キャリア・ボディの下側が電位フリーに保たれ得る。
【００１６】
デバイス・アレイの少なくとも１つの実施形態によると、セラミックス・キャリア・ボディが電気絶縁性材料からなり、導電貫通接続体を含まないものが提供される。それに伴って、キャリア・ボディは、効率的な放熱のために単独で機能するが、半導体チップの給電のためには機能しない。例えば、キャリア・ボディは、以下の材料、すなわち、酸化物セラミックス、例えば特に、酸化アルミニウム；非酸化物セラミックス、例えば、カーバイド（例えば、炭化ケイ素）または窒化物（例えば、窒化ケイ素または窒化ホウ素）など、または、好ましくは、金属を含まない、および、有機化合物を含まない何らかの他のセラミック材料のうちの１つを含み得るか、または、これらの材料からなり得る。例えば、セラミックス・キャリア・ボディの厚さは、５０μｍから５００μｍの間、特に好ましくは、１００μｍから３００μｍの間である。
【００１７】
デバイス・アレイの少なくとも１つの実施形態によると、隣接したオプトエレクトロニクス半導体デバイスがキャリア・ボディの上側の領域内において互いに導電接続されたものが提供される。このような導電接続体は、例えば、キャリア・ボディの上側に配置されたボンド・ワイヤまたは平面接続要素の使用により作られたものであり得る。好ましくは、隣接したオプトエレクトロニクス半導体デバイスは、導電接続要素を含まず、特に、それらのキャリア・ボディの下側の領域内において互いから電気的に絶縁される。
【００１８】
デバイス・アレイの少なくとも１つの実施形態によると、オプトエレクトロニクス半導体デバイスが１つの列内または複数の平行な列内に配置され、列のうちの１つ内に配置された半導体デバイスが互いに直列に接続されたものが提供される。例えば、デバイス・アレイは、オプトエレクトロニクス半導体デバイスの単一列のみを備え得る。このようなアレイは、１方向のみにおいて製造のために使用されるセラミックス・キャリアの区分を必要とするので、このようなアレイは、製造することが非常に簡単である。他の実施形態において、デバイス・アレイは半導体デバイスの複数の列を備え、半導体デバイスの複数の列は、次に、例えば、二次元マトリックス内に配置される。
【００１９】
デバイス・アレイの少なくとも１つの実施形態によると、封止ボディが、シリコーン、アクリレート、またはエポキシドを含むものが提供される。例えば、封止ボディは、黒色材料により形成される。例えば、封止ボディは、黒色エポキシド材料（「黒色エポキシ」）を含み得るか、または、黒色エポキシド材料からなり得る。このような材料は、電子部品として幅広く使用されるので特に安く入手され得、加工性の良さでは際立っている。しかし、封止ボディはまた、例えば、白色材料、例えば、白色エポキシドからなり得る。加えて、材料は、充填材、例えば、二酸化ケイ素を含み得る。好ましくは、封止ボディの材料は電気絶縁性である。
【００２０】
デバイス・アレイの少なくとも１つの実施形態によると、半導体チップの各々が、セラミックス・キャリア・ボディに向いた、すなわち、特に、セラミックス・キャリア・ボディの上側に向いた側において少なくとも１つの電気接点を有するものが提供される。例えば、半導体チップの各々は両側から接触され得る。代替として、半導体チップの各々は、上側接点と下側接点とを有し得、すなわち、２つの側から接触され得る。
【００２１】
デバイス・アレイの少なくとも１つの実施形態によると、セラミックス・キャリア・ボディの各々の側面が留め構造部を有するものが提供される。留め構造部があることで、インターロック式の係合を可能にすることにより封止ボディとセラミックス・キャリア・ボディとの間における接着が改善され得る。例えば、異なる幅の鋸刃を使用して両側から分断されたデバイス・アレイの製造のために使用されるセラミックス・キャリアにより、留め構造部が形成され得る。
【００２２】
デバイス・アレイの少なくとも１つの実施形態によると、各場合において、封止ボディの上縁部がセラミックス・キャリア・ボディまで延びるものが提供される。加えて、封止ボディの下縁部がセラミックス・キャリア・ボディの下側と面一で終端することが好ましい。本実施形態において、封止ボディの厚さは、セラミックス・キャリア・ボディの厚さより小さい。言い換えると、封止ボディがセラミックス・キャリア・ボディのみを囲む一方、半導体チップを備える半導体デバイスの残りの部分は、封止ボディ材料を含まないまま残る。
【００２３】
デバイス・アレイの少なくとも１つの実施形態によると、封止ボディが横方向に半導体チップの各々を囲むものが提供される。例えば、封止ボディ内に複数の空洞が形成され得、複数の空洞内に半導体チップが配置される。本実施形態において、封止ボディの厚さは、好ましくは、セラミックス・キャリア・ボディの厚さより大きい。
【００２４】
デバイス・アレイの少なくとも１つの実施形態によると、第１の金属化体が、セラミックス・キャリア・ボディの各々の上側に形成され、および／または、第２の金属化体が、セラミックス・キャリア・ボディの各々の下側に形成されたものが提供される。好ましくは、半導体チップは、第１の金属化体上に配置され、例えば、第１の金属化体に対してはんだ付けまたは接着により接合され、セラミックス・キャリア・ボディに向いた半導体チップの接点と第１の金属化体との間に導電接続が実現される。さらに、同じ半導体チップの第２の接点が隣接した半導体チップの第１の金属化体と導電接続されることが好ましい。その結果、隣接した半導体チップの単純な直列接続が達成され得る。第２の金属化体は、好ましくは、例えば、回路基板上におけるデバイス・アレイの実装のために役立ち、はんだの形成を補助する。
【００２５】
デバイス・アレイの少なくとも１つの実施形態によると、オプトエレクトロニクス・デバイス・アレイが、少なくとも２つの貫通接続要素を有し、少なくとも２つの貫通接続要素により、半導体デバイスが、オプトエレクトロニクス・デバイス・アレイの下側から接触されるものが提供される。好ましくは、貫通接続要素は、他の半導体デバイスから横方向に離間され、例えば、デバイス・アレイの両側縁部領域内に配置される。
【００２６】
デバイス・アレイの少なくとも１つの実施形態によると、オプトエレクトロニクス半導体デバイスの各々が、例えば、半導体チップのうちのセラミックス・キャリア・ボディから遠い側に配置された変換要素を備えるものが提供される。変換要素は、特に、半導体チップ内において生成された（例えば、青色スペクトル領域からの）第１の波長を有する一次放射を、第１の波長とは異なる（例えば、黄色スペクトル領域からの）より長い波長を有する二次放射に変換するように構成される。例えば、混合された光、特に、人の目で白色に見える混合された光を生成するための半導体デバイスが提供される。例えば、変換要素の厚さは、２０μｍから１５０μｍの間、特に好ましくは、４０μｍから１００μｍの間である。
【００２７】
先行する請求項のいずれか一項に記載の複数のオプトエレクトロニクス・デバイス・アレイを製造する方法は、以下のステップ、すなわち、
ａ）セラミックス・キャリアを提供するステップと、
ｂ）複数の相互に平行な分割線に沿ってセラミックス・キャリアを分断するステップと、
ｃ）複数の半導体チップを提供するステップであって、半導体チップの各々が、放射を生成する、および／または、受けるために提供された半導体ボディを有する、複数の半導体チップを提供するステップと、
ｄ）セラミックス・キャリアに複数の半導体チップを装着するステップと、
ｅ）少なくともセラミックス・キャリアが分断された領域内において封止部を形成するステップと、
ｆ）複数のオプトエレクトロニクス・デバイス・アレイに個片化するステップであって、複数のオプトエレクトロニクス半導体デバイスを有する各デバイス・アレイが、互いに隣接して配置され、封止ボディとしての封止部の一部分とオプトエレクトロニクス半導体デバイスの各々とが、キャリア・ボディとしてのセラミックス・キャリアの少なくとも一部分を備える、複数のオプトエレクトロニクス・デバイス・アレイに個片化するステップと、
を含む。
【００２８】
封止部は、特に、鋳造工程により製造され得る。鋳造工程という用語は、本明細書において、モールド成形用組成物が所定の鋳型内に導入され、特に、その後に硬化されるすべての製造工程を含む。特に、鋳造工程という用語は、鋳造、射出成形、トランスファー成形、および圧縮成形を含む。好ましくは、封止部は、圧縮成形により、または、フィルム・アシスト・トランスファー成形工程により形成される。
【００２９】
本方法の少なくとも１つの実施形態によると、ステップｂ）において、セラミックス・キャリアが複数の相互に平行な分割線のみに沿って分断されるものが提供される。すなわち、セラミックス・キャリアは、一方向のみにおいてセグメント分けされ、その結果、セラミックス・キャリアがその機械的安定性を保つことが可能なので、特に簡単な製造方法が提供される。
【００３０】
本方法の少なくとも１つの実施形態によると、ステップｂ）において、セラミックス・キャリアが、複数の相互に平行な第１の分割線と、複数の相互に平行な第１の分割線に直交した複数の第２の分割線とに沿って分断されるものが提供される。このことは、半導体デバイスの複数の相互に平行な列が提供されるデバイス・アレイを製造することを可能にする。しかし、この場合において、例えば、補助キャリア、例えば、セラミックス・キャリアが分断されているときにセラミックス・キャリアが上に配置される接着膜などの使用といった、製造工程中にセラミックス・キャリアの機械的安定性を支持するための追加的な手段をとることが全体的に必要である。
【００３１】
本方法の少なくとも１つの実施形態によると、ステップｂ）の前に、複数の第１の金属化体が、セラミックス・キャリアの上側に形成され、ステップｄ）において、半導体チップの各々が、第１の金属化体の各１つ上に配置され、第１の金属化体の各１つに対して電気的に導通するように接続されるものが提供される。好ましくは、各場合において、導電接続体は、セラミックス・キャリアに向いた半導体チップの接点と第１の金属化体との間に作られる。
【００３２】
本方法の少なくとも１つの実施形態によると、ステップｂ）の前に、複数の第２の金属化体が、セラミックス・キャリアの下側に形成されるものが提供される。第２の金属化体は、好ましくは、例えば、回路基板上におけるデバイス・アレイの実装のために機能し、はんだの形成を補助する。
【００３３】
上述の製造方法は、特に、オプトエレクトロニクス・デバイス・アレイを製造することに適する。したがって、本方法に関連して言及される特徴は、さらに半導体デバイスに関連して採用され得、逆も同様である。
【００３４】
さらなる特徴、特定の形態、および有益な構成が、図と関連付けた例示的な実施形態の以下の説明から明らかとなろう。
【００３５】
図中、は、同一または同様の要素または同一の動作を有する要素は、同じ参照符号により表記される。
【００３６】
図と、図中に示される要素の互いに対する相対的な寸法とは、一定の縮尺であるとみなされてはならず、むしろ、個々の要素の寸法および特に層厚は、より明確であること、および／または、よりよく理解されることを目的として、図面において誇張され得る。
【図面の簡単な説明】
【００３７】
【図１Ａ】概略断面図に示された中間ステップを参照しながら、オプトエレクトロニクス・デバイス・アレイを製造する方法の例示的な実施形態を示す図である。
【図１Ｂ】平面図に示された中間ステップを参照しながら、オプトエレクトロニクス・デバイス・アレイを製造する方法の例示的な実施形態を示す図である。
【図２Ａ】概略断面図に示された中間ステップを参照しながら、オプトエレクトロニクス・デバイス・アレイを製造する方法の例示的な実施形態を示す図である。
【図２Ｂ】平面図に示された中間ステップを参照しながら、オプトエレクトロニクス・デバイス・アレイを製造する方法の例示的な実施形態を示す図である。
【図３Ａ】概略断面図に示された中間ステップを参照しながら、オプトエレクトロニクス・デバイス・アレイを製造する方法の例示的な実施形態を示す図である。
【図３Ｂ】平面図に示された中間ステップを参照しながら、オプトエレクトロニクス・デバイス・アレイを製造する方法の例示的な実施形態を示す図である。
【図４Ａ】概略断面図に示された中間ステップを参照しながら、オプトエレクトロニクス・デバイス・アレイを製造する方法の例示的な実施形態を示す図である。
【図４Ｂ】平面図に示された中間ステップを参照しながら、オプトエレクトロニクス・デバイス・アレイを製造する方法の例示的な実施形態を示す図である。
【図５Ａ】概略断面図に示された中間ステップを参照しながら、オプトエレクトロニクス・デバイス・アレイを製造する方法の例示的な実施形態を示す図である。
【図５Ｂ】平面図に示された中間ステップを参照しながら、オプトエレクトロニクス・デバイス・アレイを製造する方法の例示的な実施形態を示す図である。
【図６Ａ】概略断面図に示された中間ステップを参照しながら、オプトエレクトロニクス・デバイス・アレイを製造する方法の例示的な実施形態を示す図である。
【図６Ｂ】平面図に示された中間ステップを参照しながら、オプトエレクトロニクス・デバイス・アレイを製造する方法の例示的な実施形態を示す図である。
【発明を実施するための形態】
【００３８】
図１から図６は、複数のオプトエレクトロニクス・デバイス・アレイを製造する方法の例示的な実施形態を示す。Ａと表記された図は、各場合における概略断面図であり、Ｂと表記された図は、各場合における対応する平面図である。
【００３９】
図１Ａおよび図１Ｂに示されるように、まず、例えば、窒化アルミニウムにより作られたセラミックス・キャリア１０が提供され、後続の方法ステップにおいて、セラミックス・キャリア１０の上側１１上に複数の半導体ボディが配置される。図１および後続の図は、セラミックス・キャリア１０の詳細のみを示しているので、図に示される構造物は、二次元格子状に続くと推測される必要がある。セラミックス・キャリア１０の上側１１上に、列状に配置された複数の第１の金属化体２１が形成され、それぞれの反対側でセラミックス・キャリア１０の下側１２に、列状に配置された複数の第２の金属化体２２が形成される。この場合において、第１の金属化体２１の幅は、第２の金属化体２２の幅より大きい。
【００４０】
加えて、完成したデバイス・アレイの両側縁部領域を形成する２つの領域の各々において、第３の金属化体２３が上側１１上に形成され、第４の金属化体２４がセラミックス・キャリア１０の下側１２上に形成される。２つの第３の金属化体２３は、それぞれ、導電性材料で充填されたチャンネル２６により２つの第４の金属化体２４と導電接続され、チャンネルは、セラミックス・キャリア１０を通り、第３の金属化体２３および第４の金属化体２４とともに２つの貫通接続要素２８を形成する。加えて、セラミックス・キャリア１０の上側１１上に、列状に配置された複数の第５の金属化体２５が形成され、第５の金属化体２５の各々が、第１の金属化体２１の各１つに隣接して配置される。第１の金属化体２１を形成する列は、第５の金属化体２５を形成する列と平行に延びる。
【００４１】
金属化体は、例えば、銅、ニッケル、パラジウム、または金を含み得るか、または、それらの金属のうちの１つからなり得る。
【００４２】
図２Ａおよび図２Ｂに示される方法ステップにおいて、セラミックス・キャリア１０がセラミックス・キャリア１０の下側１２から、例えば、セラミックス・キャリア１０の厚さの半分に対応する分、相互に平行な分割線３０に沿って部分的に切られ、それにより部分的に分断される。分割線３０は、隣接した第２の金属化体２２の間、および、反対側の隣接した第１の金属化体２１の間に延びる。破線は、対応する材料の除去の幅ａ（例えば、２００μｍ）と深さｔ１とを示す。
【００４３】
好ましくは、セラミックス・キャリア１０は、その全範囲にわたっては分断されず、複合材料全体の中央領域のみで分断される（説明されるように、図はその詳細のみを示す）。その結果、複合材料の縁部において、セラミックス・キャリア１０の必要な機械的安定性を確実なものとする安定した縁部が残る。例えば、切る工程のために使用される鋸刃は、セラミックス・キャリアの縁部から離れた所でセラミックス・キャリアの内部内に挿入されて、反対側の縁部に達する前に持ち上げられ得るので、縁部が保持される。
【００４４】
図３Ａおよび図３Ｂに示される方法ステップにおいて、セラミックス・キャリア１０が、より薄い鋸刃を使用してセラミックス・キャリア１０の上側１１から同じ分割線３０に沿って切られることにより、完全に分断され、その結果、セラミックス・キャリア１０が、複数のセラミックス・キャリア・ボディ１９に分割される。破線は、同様に、対応する材料の除去の幅ｂ（例えば、５０μｍ）と深さｔ２とを示す。分断されたセラミックス・キャリア１０の機械的安定性を支持するために、分断されたセラミックス・キャリア１０が、補助キャリア４０上に配置され得、例えば、それに対して接着により接合される。幅の異なる鋸刃を使用して両側からセラミックス・キャリア１０を分断することが、完成したデバイス・アレイにおけるセラミックス・キャリア・ボディ１９の各々の側面が留め構造部４０を有するという結果をもたらす（図４参照）。留め構造部４０により、その位置におけるインターロック式の係合を可能とすることで、封止ボディとセラミックス・キャリア・ボディとの間の接着が改善され得る。
【００４５】
例示的な実施形態（図示せず）において、工程の開始時にセラミックス・キャリア１０が既にセグメント分けされており、対応する留め構造部を有する。
【００４６】
図４Ａおよび図４Ｂに示される方法ステップにおいて、複数の半導体チップ５０が提供され、セラミックス・キャリア・ボディ１９に装着される。半導体チップ５０の各々が、基板５２と基板５２上に配置された半導体ボディ５４とを有する。半導体ボディ５４上に、さらに、変換要素５６が配置される。半導体チップ５０の各々が、半導体チップ５０の各々の下方に配置された第１の金属化体２１に導電接続された下側接点（図示せず）を有する。その結果、各々が第１の金属化体２１と第２の金属化体２２とセラミックス・キャリア・ボディ１９と半導体チップ５０と変換要素５６とを備える、複数のオプトエレクトロニクス半導体デバイス６０が形成される。
【００４７】
さらに、半導体チップ５０の各々が、上側接点５８を有する。オプトエレクトロニクス半導体デバイスのうちの隣接したペアの場合において、各場合において、半導体デバイスのうちの１つの第１の金属化体２１は、ボンド・ワイヤ７０により他の半導体デバイスの上側接点５８に接続される。その結果、半導体デバイス６０が互いに直列に接続される。外部に位置する半導体デバイスそれぞれの電位が、ボンド・ワイヤ７１、７２により貫通接続要素２８へと放電され、貫通接続要素２８が、カソードおよびアノードとして機能し、貫通接続要素２８の間に、完成したデバイス・アレイの下側から電圧が印加され得る。最後に、ボンド・ワイヤ７３と第５の金属化体２５とにより導電接続体が形成され、その結果、２つの貫通接続要素２８の間にＥＳＤ保護ダイオード７４が接続され得る。
【００４８】
図５Ａおよび図５Ｂに示される後続の方法ステップにおいて、圧縮成形により、または代替として、分注工程（「せき止め、および充填」）を使用した充填により封止部８０が製造され、この封止部が、少なくとも領域内において、隣接した半導体デバイス６０のキャリア・ボディ１９と半導体チップ５０と変換要素５６との間の領域を充填する。
【００４９】
図６Ａおよび図６Ｂに示される方法ステップにおいて、封止部８０により一体的に保持された複合材料全体が、個片化線９０に沿って複数のオプトエレクトロニクス・デバイス・アレイ１００へと個片化される。これは、例えば、機械的に、例えば、切ることまたは打抜き加工することにより、化学的に、例えば、エッチングにより、および／または、コヒーレント放射により、例えば、レーザーアブレーションにより達成され得る。図６Ａおよび図６Ｂは、完成したデバイス・アレイ１００を示す。
【００５０】
完成したデバイス・アレイ１００の各々が、互いに隣接して配置された複数のオプトエレクトロニクス半導体デバイス６０と、封止ボディ８１としての封止部８０の一部分と、２つの貫通接続要素２８とを有する。
【００５１】
例示的な実施形態を参照する本発明の説明は、本発明を例示的な実施形態に限定せず、むしろ、本発明は、特許請求の範囲または例示的な実施形態においてその特徴またはその組み合わせ自体が明示的に規定されない場合でも、あらゆる新しい特徴と特徴の任意の組み合わせとを包含し、特に、特許請求の範囲における特徴の任意の組み合わせを含む。
【符号の説明】
【００５２】
１０  キャリア
１１  上側
１２  下側
１９  キャリア・ボディ
２１  第１の金属化体
２２  第２の金属化体
２３  第３の金属化体
２４  第４の金属化体
２５  第５の金属化体
２６  チャンネル
２８  貫通接続要素
３０  分割線
４０  留め構造部
４１  補助キャリア
５０  半導体チップ
５２  基板
５４  半導体ボディ
５６  変換要素
５８  上側接点
６０  半導体デバイス
７０  ボンド・ワイヤ
７１  ボンド・ワイヤ
７２  ボンド・ワイヤ
７３  ボンド・ワイヤ
７４  ＥＳＤ保護ダイオード
８０  封止部
８１  封止ボディ
９０  個片化線
１００  デバイス・アレイ
ｔ１、ｔ２  深さ
ａ、ｂ  幅
【図１Ａ】
2018518039.tif 000003
【図１Ｂ】
2018518039.tif 000004
【図２Ａ】
2018518039.tif 000005
【図２Ｂ】
2018518039.tif 000006
【図３Ａ】
2018518039.tif 000007
【図３Ｂ】
2018518039.tif 000008
【図４Ａ】
2018518039.tif 000009
【図４Ｂ】
2018518039.tif 000010
【図５Ａ】
2018518039.tif 000011
【図５Ｂ】
2018518039.tif 000012
【図６Ａ】
2018518039.tif 000013
【図６Ｂ】
2018518039.tif 000014
【手続補正書】
【提出日】平成29年10月27日(2017.10.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
互いに隣接して配置された複数のオプトエレクトロニクス半導体デバイス（６０）と封止ボディ（８１）とを有するオプトエレクトロニクス・デバイス・アレイ（１００）であって、
前記オプトエレクトロニクス半導体デバイス（６０）の各々が、セラミックス・キャリア・ボディ（１９）と、前記セラミックス・キャリア・ボディの上側に配置されて、放射を生成する、および／または、受けるために提供された半導体ボディ（５４）を有する半導体チップ（５０）とを有し、
前記封止ボディ（８１）が、少なくとも領域内において横方向に前記オプトエレクトロニクス半導体デバイスの前記セラミックス・キャリア・ボディ（１９）の各々を囲み、隣接したセラミックス・キャリア・ボディ（１９）を互いに接続し、
各場合において、前記セラミックス・キャリア・ボディ（１９）の下側が、前記半導体チップ（５０）から電気的に絶縁され、
前記オプトエレクトロニクス・デバイス・アレイが、少なくとも２つの貫通接続要素（２８）を有し、前記少なくとも２つの貫通接続要素（２８）により、半導体デバイスが、前記オプトエレクトロニクス・デバイス・アレイの下側から接触される、
オプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項２】
前記セラミックス・キャリア・ボディ（１９）が、電気絶縁性材料からなり、導電貫通接続体を含まない、
請求項１に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項３】
隣接したオプトエレクトロニクス半導体デバイス（６０）が、前記キャリア・ボディ（１９）の前記上側の前記領域において互いに導電接続される、
請求項１または２に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項４】
前記オプトエレクトロニクス半導体デバイスが１つの列内または複数の平行な列内に配置され、前記列のうちの１つ内に配置された前記半導体デバイスが、互いに直列に接続される、
請求項１〜３のいずれか一項に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項５】
前記封止ボディ（８１）が、シリコーン、アクリレート、またはエポキシドを含む、
請求項１〜４のいずれか一項に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項６】
前記半導体チップ（５０）の各々が、前記セラミックス・キャリア・ボディに向いた側に少なくとも１つの電気接点を有する、
請求項１〜５のいずれか一項に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項７】
前記セラミックス・キャリア・ボディの各々の側面が、留め構造部（４０）を有する、
請求項１〜６のいずれか一項に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項８】
前記封止ボディ（８１）の上縁部が、各場合において、前記セラミックス・キャリア・ボディ（１９）まで延びる、
請求項１〜７のいずれか一項に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項９】
前記封止ボディ（８１）が、前記セラミックス・キャリア・ボディ（１９）のみを囲む一方、前記半導体チップ（５０）を備える前記半導体デバイス（６０）の残りの部分は、前記封止ボディ（８１）材料を含まないまま残る、
請求項１に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項１０】
前記封止ボディ（８１）が、横方向に前記半導体チップ（５０）の各々を囲む、
請求項１〜７のいずれか一項に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項１１】
第１の金属化体（２１）が、前記セラミックス・キャリア・ボディ（１９）の各々の前記上側に形成される、または、第２の金属化体（２２）が、前記セラミックス・キャリア・ボディの各々の前記下側に形成される、
請求項１〜１０のいずれか一項に記載のオプトエレクトロニクス・デバイス・アレイ（１００）。
【請求項１２】
請求項１〜１１のいずれか一項に記載の複数のオプトエレクトロニクス・デバイス・アレイ（１００）を製造する方法であって、
ａ）セラミックス・キャリア（１０）を提供するステップと、
ｂ）複数の相互に平行な分割線（３０）に沿って前記セラミックス・キャリア（１０）を分断するステップと、
ｃ）複数の半導体チップ（５０）を提供するステップであって、前記半導体チップの各々が、放射を生成する、および／または、受けるために提供された半導体ボディ（５４）を有する、複数の前記半導体チップ（５０）を提供するステップと、
ｄ）前記セラミックス・キャリア（１０）に前記複数の半導体チップ（５０）を装着するステップと、
ｅ）少なくとも前記セラミックス・キャリア（１０）が分断された領域内において封止部（８０）を形成するステップと、
ｆ）複数のオプトエレクトロニクス・デバイス・アレイ（１００）に個片化するステップであって、各デバイス・アレイが、互いに隣接して配置された複数のオプトエレクトロニクス半導体デバイス（６０）と、封止ボディ（８１）としての前記封止部（８０）の一部分とを有し、前記オプトエレクトロニクス半導体デバイスの各々が、キャリア・ボディ（１９）としての前記セラミックス・キャリア（１０）の少なくとも一部分を備える、複数の前記オプトエレクトロニクス・デバイス・アレイ（１００）に個片化するステップと、
を有する、複数のオプトエレクトロニクス・デバイス・アレイ（１００）を製造する方法。
【請求項１３】
前記ステップｂ）において、前記セラミックス・キャリア（１０）が、複数の相互に平行な第１の分割線と前記第１の分割線に直交した複数の第２の分割線とに沿って分断される、
請求項１２に記載の方法。
【請求項１４】
前記ステップｂ）の前に、複数の第１の金属化体（２１）が、前記セラミックス・キャリアの上側に形成され、前記ステップｄ）において、前記半導体チップの各々が、前記第１の金属化体の各１つ上に配置され、前記第１の金属化体の各１つに対して電気的に導通するように接続される、
請求項１２または１３に記載の方法。
【請求項１５】
前記ステップｂ）の前に、複数の第２の金属化体（２２）が、前記セラミックス・キャリアの下側に形成される、
請求項１２〜１４のいずれか一項に記載の方法。
【国際調査報告】
2018518039.tif 000015
2018518039.tif 000016
2018518039.tif 000017
2018518039.tif 000018
2018518039.tif 000019
2018518039.tif 000020