(57)【要約】静電放電（ＥＳＤ）保護回路を含むＣＭＯＳ増幅器が開示される。１つの実施形態において、ＣＭＯＳ増幅器は、ＣＭＯＳ増幅器の端子間の電圧差を制限するために１つまたは複数の補助保護ダイオードと、一次保護ダイオードと、ＮＭＯＳトランジスタと、ＰＭＯＳトランジスタを含むことができる。いくつかの実施形態において、補助保護ダイオードはＣＭＯＳ増幅器の入力端子と供給電圧との間、ＣＭＯＳ増幅器の入力端子とグラウンドとの間、およびＣＭＯＳ増幅器の入力端子と出力端子との間の電圧差を制限することができる。
2018510560.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅し増幅器の出力信号を生成するように構成されたＰＭＯＳトランジスタと、
前記増幅器の利得を低減するように構成されたデジェネレーションインダクタと、および
前記増幅器の入力端子と供給電圧との間の電圧差を制限するように構成された第１の保護ダイオードと、
を備えた装置。
【請求項２】
前記第１の保護ダイオードはさらに前記ＰＭＯＳトランジスタのゲート端子とソース端子との間の電圧差を制限するように構成される、請求項１の装置。
【請求項３】
前記第１の保護ダイオードは前記ＰＭＯＳトランジスタのソース端子と前記ＰＭＯＳトランジスタのゲート端子との間に結合される、請求項１の装置。
【請求項４】
前記第１の保護ダイオードはさらに前記ＰＭＯＳトランジスタのゲート／ソース接合を保護するように構成される、請求項１の装置。
【請求項５】
前記第１の保護ダイオードと直列に結合された抵抗をさらに備える、請求項１の装置。
【請求項６】
前記デジェネレーションインダクタは、前記ＰＭＯＳトランジスタのソース端子と前記供給電圧との間に結合される、請求項１の装置。
【請求項７】
前記増幅器の前記入力端子と前記増幅器の出力端子との間の電圧差を制限するように構成された第２の保護ダイオードをさらに備えた、請求項１の装置。
【請求項８】
前記第２の保護ダイオードはさらに前記ＰＭＯＳトランジスタのゲート端子と前記ＰＭＯＳトランジスタのドレイン端子との間の電圧差を制限するように構成された、請求項７の装置。
【請求項９】
前記第２の保護ダイオードは前記ＰＭＯＳトランジスタのゲート端子と前記ＰＭＯＳトランジスタのドレイン端子との間に結合される、請求項７の装置。
【請求項１０】
グラウンドと供給電圧との間の電圧差が第１のしきい電圧を超えるとき、前記グラウンドと前記供給電圧との間の電圧差を制限するように構成された１つまたは複数の一次保護ダイオードと、および
前記供給電圧とグラウンドとの間の電圧差が第２のしきい電圧を超えるとき前記供給電圧とグラウンドとの間の電圧差を制限するように構成されたクランプ回路と、
をさらに備えた、請求項１の装置。
【請求項１１】
前記入力信号に基づいて前記増幅器の前記出力信号を生成するように構成されたＮＭＯＳトランジスタをさらに備え、ここにおいて前記増幅器はＣＭＯＳ増幅器である、請求項１の装置。
【請求項１２】
前記増幅器の前記入力端子と前記ＮＭＯＳトランジスタのソース端子との間の電圧差を制限するように構成された第３の保護ダイオードをさらに備えた、請求項１１の装置。
【請求項１３】
入力信号を増幅しＰＭＯＳトランジスタを介して増幅器の出力信号を生成するための手段と、
前記増幅器の利得を低減するための手段と、および
前記増幅器の入力端子と供給電圧との間の電圧差を制限するための手段と、
を備えた装置。
【請求項１４】
前記電圧差を制限する手段はまた前記ＰＭＯＳトランジスタのゲート端子とソース端子との間の電圧差を制限することである、請求項１３の装置。
【請求項１５】
前記増幅器の前記入力端子と前記増幅器の出力端子との間の電圧差を制限するための手段をさらに備えた、請求項１３の装置。
【請求項１６】
前記電圧差を制限するための手段はまた前記ＰＭＯＳトランジスタのゲート端子とドレイン端子との間の電圧を制限することである、請求項１５の装置。
【請求項１７】
グラウンドと前記供給電圧との間の電圧差が第１のしきい電圧を超えるときグラウンドと前記供給電圧との間の電圧差を制限する手段と、および
前記供給電圧とグラウンドとの間の前記電圧差が第２のしきい電圧を超えるとき前記供給電圧とグラウンドとの間の電圧差を制限するための手段をさらに備えた、請求項１３の装置。
【請求項１８】
前記入力信号を増幅し前記増幅器の前記出力信号を生成する前記手段は、前記増幅器の前記入力端子とＮＭＯＳトランジスタのソース端子との間の電圧差を制限することである、ここにおいて前記増幅器はＣＭＯＳ増幅器である、請求項１３の装置。
【請求項１９】
ＰＭＯＳトランジスタにより入力信号を増幅し、増幅器の出力信号を生成することと、
インダクタにより前記増幅器の利得を低減することと、および
第１の保護ダイオードにより前記増幅器の入力端子と供給電圧との間の電圧差を制限することと、
を備えた方法。
【請求項２０】
前記電圧差を制限することは、
前記ＰＭＯＳトランジスタのゲート端子とソース端子との間の電圧差を制限することを備えた、請求項１９の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]例示実施形態は一般に増幅器に関し、特に相補型メタルオキサイドシリコン（ＣＭＯＳ）増幅器に関する。
【背景技術】
【０００２】
[0002]無線通信システムにおける無線デバイス（例えば、セルラフォンまたはスマートフォン）は、双方向通信のためにデータを送信し、受信することができる。ワイヤレスデバイスは、データ送信用の送信機と、データ受信用の受信機とを含み得る。データ送信の場合、送信機は、変調された無線周波数（ＲＦ）信号を発生するために、データでＲＦキャリア信号を変調し、適切な出力電力レベルを有する送信ＲＦ信号を発生するために変調されたＲＦ信号を増幅し、アンテナを介して例えば、基地局のような別のデバイスに送信ＲＦ信号を送信し得る。データ受信の場合、受信機はアンテナを介して受信されたＲＦ信号を取得し得、他のデバイスによって送られたデータをリカバーするために受信されたＲＦ信号を増幅および処理することができる。
【０００３】
[0003]ワイヤレスデバイスはアナログ信号を処理するための１つまたは複数の増幅器を含むことができる。例えば、いくつかの増幅器は相対的に低い振幅信号に対する処理利得（例えば、電圧および／または電流利得）、相対的に高感度の信号に対する絶縁、信号を送信ラインへ駆動するための増大された電流、および通信媒体を介して信号を送信するための信号増幅を提供することができる。
【０００４】
[0004]いくつかの増幅器は相対的に高い電圧が増幅器の１つまたは複数の端子に好ましくない方法で結合することを可能にする環境にさらされる可能性がある。例えば、静電放電（ＥＳＤ）イベントは相対的に高い電圧を増幅器に経験させる可能性がある。保護されていない場合、増幅器は相対的に高い電圧により破損される可能性がある。例えば、高い電圧はＰＮ接合不具合(a PN junction failure)または酸化物不具合(an oxide failure)を引き起こしそれにより増幅器内の１つまたは複数のトランジスタに損害を与える可能性がある。また、増幅器内のデバイスのデバイスジオメトリ(device geometries)（例えば、形状）が縮小するので、増幅器内のデバイスはより低い電圧でダメージを受けやすくなる。例えば、メタルオキサイドセミコンダクタ（ＭＯＳ）トランジスタに関連するラプチャー(rapture)電圧（例えば、ＰＮ接合を破損するのに必要な電圧）は形状が減少するにつれ減少することができる。
【０００５】
[0005]したがって、増幅器のためのＥＳＤ保護を改良する必要がある。
【図面の簡単な説明】
【０００６】
[0006]本実施形態は、例として例示され、添付図面の図によって制限されるように意図されない。明細書および図面の全体にわたって同様の参照符号は同様のエレメントを指す。
【図１】[0007]図１はいくつかの例示実施形態に従うワイヤレス通信システムと通信するワイヤレスデバイスを示す。
【図２】[0008]図２は図１のワイヤレスデバイスの例示設計のブロック図を示す。
【図３】[0009]図３はいくつかの実施形態に従うＣＭＯＳ増幅器の例示実施形態を描画する。
【図４】[0010]図４はいくつかの実施形態に従う、ＣＭＯＳ増幅器の他の例示実施形態を描画する。
【図５】[0011]図５はいくつかの実施形態に従う、ＣＭＯＳ増幅器を保護するための例示動作を描画する例示フローチャートを示す。
【発明の詳細な説明】
【０００７】
[0012]以下の説明では、本開示の完全な理解を提供するために、特定のコンポーネント、回路、およびプロセスの例などの、多数の特定の詳細が説明される。本明細書で使用される「結合された（coupled）」という用語は、直接結合されること、または、１つまたは複数の介在するコンポーネントまたは回路を通じて結合されることを意味する。また、下記の説明では、説明の目的で、例示実施形態の十分な理解を提供するために、特定の専門用語および／または詳細が記載される。しかしながら、これらの具体的な詳細が例示実施形態を実現するために要求され得ないことは、当業者にとって明白であろう。他の事例では、周知の回路およびデバイスは、本開示を不明瞭にすることを避けるために、ブロック図形式で示される。本明細書で記載される様々なバスを介して供給される任意の信号は、他の信号と時間多重されて（time-multiplexed with）、１つまたは複数の共通バスを介して供給され得る。さらに、回路要素またはソフトウェアブロック間の相互接続は、バスまたは単一の信号線として示され得る。各々のバスは、代替として単一の信号線であることができ、各々の単一の信号線は、代替としてバスであることができ、単一の線またはバスは、コンポーネント間の通信のための無数の物理的または論理的なメカニズムのうちの任意の１つまたは複数を表すことができる。例示実施形態は、本明細書で説明される特定の例に限定されるようには解釈されるべきではなく、添付の特許請求の範囲によって定義されるすべての実施形態をその範囲内に含むように解釈されるべきである。
【０００８】
[0013]添付図面に関連して以下に記載される詳細な説明は、本開示の典型的な実施形態の説明として意図され、本開示が実現され得る唯一の実施形態を表すようには意図されない。本明細書の全体にわたって使用される「代表的（exemplary）」という用語は、「例、実例、または例示としての役割を果たす」を意味し、他の代表的な実施形態に対して、必ずしも好ましいまたは有利であるように解釈されるべきではない。
【０００９】
[0014]図１は、いくつかの例示実施形態に従う、ワイヤレス通信システム１２０と通信するワイヤレスデバイス１１０を示す。
【００１０】
ワイヤレス通信システム１２０は、ロングタームエボリューション（ＬＴＥ（登録商標））システム、符号分割多元接続（ＣＤＭＡ）システム、グローバルシステム・フォー・モバイル・コミュニケーションズ（ＧＳＭ（登録商標））システム、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）システム、または他の何らかのワイヤレスシステムであり得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＣＤＭＡ １Ｘ、エボリューションデータオプティマイズド（ＥＶＤＯ）、時分割同期ＣＤＭＡ（ＴＤ−ＳＣＤＭＡ）、または何らかの他のバージョンのＣＤＭＡをインプリメントし得る。簡潔さのために、図１は、２つの基地局１３０および１３２と、１つのシステムコントローラ１４０とを含むワイヤレス通信システム１２０を示す。一般に、ワイヤレスシステムは、任意の数の基地局および任意のセットのネットワークエンティティを含み得る。
【００１１】
[0015]ワイヤレスデバイス１１０は、ユーザ機器（ＵＥ）、モバイル局、端末、アクセス端末、加入者ユニット、局などとも呼ばれ得る。ワイヤレスデバイス１１０は、セルラ電話、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレス電話、ワイヤレスローカルループ（ＷＬＬ）局、ブルートゥース（登録商標）デバイスなどであり得る。ワイヤレスデバイス１１０は、ワイヤレス通信システム１２０と通信し得る。ワイヤレスデバイス１１０はまた、ブロードキャスト局（例えば、ブロードキャスト局１３４）からの信号、１つまたは複数の全地球的航法衛星システム（ＧＮＳＳ）における衛星（例えば、衛星１５０）からの信号などを受信し得る。ワイヤレスデバイス１１０は、ＬＴＥ、ＷＣＤＭＡ、ＣＤＭＡ １Ｘ、ＥＶＤＯ、ＴＤ−ＳＣＤＭＡ、ＧＳＭ、８０２.１１などの、ワイヤレス通信のための１つまたは複数の無線技術をサポートし得る。
【００１２】
[0016]図２は、図１におけるワイヤレスデバイス１１０の例示的な設計のブロック図を示す。この例示的な設計では、ワイヤレスデバイス１１０は、一次アンテナ210に結合された一次トランシーバ２２０、二次アンテナ212に結合された二次トランシーバ２２２、およびデータプロセッサ／コントローラ２８０を含む。一次トランシーバ２２０は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーションなどをサポートするために、多数（Ｋ個）の受信機２３０ｐａ〜２３０ｐｋおよび多数（Ｋ個）の送信機２５０ｐａ〜２５０ｐｋを含む。二次トランシーバ２２２は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーション、受信ダイバーシティ、複数の送信アンテナから複数の受信アンテナへの多入力多出力（ＭＩＭＯ）送信などをサポートするために、多数（Ｌ個）の受信機２３０ｓａ〜２３０ｓｌおよび多数（Ｌ個）の送信機２５０ｓａ〜２５０ｓｌを含む。
【００１３】
[0017]図２に示される例示設計において、各受信機２３０（例えば、２３０ｐａ−２３０ｐｋおよび２３０ｓａおよび２３０ｓｌ）は低雑音増幅器（ＬＮＡ）２４０（例えば、２４０ｐａ−２４０ｐｋおよび２４０ｓａおよび２４０ｓｌ）と、受信回路２４２（例えば、２４２ｐａ−２４２ｐｋおよび２４２ｓａ−２４２ｓｌ）を含む。データ受信の場合、一次アンテナ２１０は基地局および／または他の送信機ステーションから信号を受信し、受信された無線周波信号（ＲＦ）を提供し、それはアンテナインタフェース回路２２４ａを介してルーティングされおよび選択された受信機に入力ＲＦ信号として提示される。アンテナインタフェース回路２２４ａはスイッチ、デュプレクサ、送信フィルタ、受信フィルタ、マッチング回路等を含むことができる。いくつかの実施形態において、アンテナインタフェース回路２２４ｂ（破線で示される）は一次トランシーバ２２０の外部に存在し得る。したがって、ＬＮＡ２４０および／または電力増幅器（ＰＡ）２５４は外部一次トランシーバ２２０からアクセス可能な入力および出力を有することができる。以下の記述は受信機２３０ｐａが選択された受信機であると仮定する。受信機２３０ｐａ内でＬＮＡ２４０ｐａは入力ＲＦ信号を増幅し、出力ＲＦ信号を提供する。受信回路２４２ｐａは出力ＲＦ信号をＲＦからベースバンドにダウンコンバートし、ダウンコンバートされた信号を増幅およびフィルタリングし、アナログ入力信号をデータプロセッサ／コントローラ２８０に供給する。受信回路２４２ｐａはミクサ、フィルタ、増幅器、マッチング回路、オシレータ、ローカルオシレータ（ＬＯ）ジェネレータ、位相ロックループ（ＰＬＬ）等を含むことができる。一次トランシーバ２２０内の各残りの受信機２３０は受信機２３０ｐａと同様の方法で動作することができる。二次トランシーバ２２２内の受信機２３０および関連するアンテナインタフェース回路２２６ａ（または２２６ｂ）は受信機２３０ｐａと同様の方法で動作することができる。
【００１４】
[0018]図２に示される例示設計において、各送信機２５０(例えば、２５０ｐａ−２５０ｐｋおよび２５０ｓａ−２５０ｓｌ)は送信回路２５２（例えば、２５２ｐａ−２５２ｐｋおよび２５２ｓａ−２５２ｓｌ）および電力増幅器（ＰＡ）２５４(例えば、２５４ｐａ−２５４ｐｋおよび２５４ｓａ−２５４ｓｌ)を含む。データ送信の場合、データプロセッサ／コントローラ２８０は送信されるべきデータを処理し（例えば、符号化および変調する）アナログ出力信号を選択された送信機に供給する。以下の記述は、送信機２５０ｐａが選択された送信機であると仮定する。送信機２５０ｐａ内において、送信回路２５２ｐａはアナログ出力信号を増幅し、フィルタしベースバンドからＲＦへアップコンバートし、変調されたＲＦ信号を供給する。送信回路２５２ｐａは増幅器、フィルタ、ミクサ、マッチング回路、オシレータ、ＬＯジェネレータ、ＰＬＬ等を含むことができる。ＰＡ２５４ｐａは変調されたＲＦ信号を受信して増幅し適切な出力電力レベルを有する送信ＲＦ信号を供給する。送信ＲＦ信号はアンテナインタフェース回路２２４ａ（またはアンテナインタフェース回路２２４ｂ）を介してルーティングされ(routed)、一次アンテナ２１０経由で送信される。一次トランシーバ２２０内の各残りの送信機２５０は送信機２５０ｐａと同様の方法で動作することができる。二次トランシーバ２２２内の送信機２５０および関連するアンテナインタフェース回路２２６ａ（または２２６ｂ）は受信機２３０ｐａと同様の方法で動作することができる。
【００１５】
[0019]各受信機２３０および送信機２５０はまたフィルタ、マッチング回路等のような図２に示されない他の回路を含むことができる。トランシーバ２２０および２２２のすべてまたは一部は１つまたは複数のアナログ集積回路(ICs)、RFＩＣｓ（ＲＦＩＣｓ）、混合信号(mixed signal)ＩＣｓ等上でインプリメントされることができる。トランシーバ２２０および２２２内の例えば、ＬＮＡｓ２４０および受信回路２４２は以下に記載されるように、複数のＩＣチップ上にインプリメントされることができる。トランシーバ２２０および２２２内の回路はまた他の方法でインプリメントされることができる。
【００１６】
[0020]データプロセッサ／コントローラ２８０はワイヤレスデバイス１１０に関する種々の機能を実行することができる。例えば、データプロセッサ／コントローラ２８０は受信機２３０を介して受信されているデータおよび送信機２５０を介して送信されているデータのための処理を実行することができる。データプロセッサ／コントローラ２８０はトランシーバ２２０および２２２内の種々の回路の動作を制御することができる。メモリ２８２はデータプロセッサ／コントローラ２８０のためのプログラムコードおよびデータを記憶することができる。データプロセッサ／コントローラ２８０は１つまたは複数の特定用途向け集積回路（ＡＳＩＣｓ）および／または他のＩＣｓ上にインプリメントされることができる。
【００１７】
[0021]図３はいくつかの実施形態に従う、ＣＭＯＳ増幅器３００の例示実施形態を描画する。いくつかの実施形態において、ＣＭＯＳ増幅器３００は上述したＬＮＡ２４０、受信回路２４２、ＰＡ２５４、および／または送信回路２５２内に含まれることができる。ＣＭＯＳ増幅器３００は送信および／または受信されることができる変調されたＲＦ信号のような、ワイヤレスデバイス１１０内の信号を増幅することができる。図示されるように、ＣＭＯＳ増幅器３００はトランジスタＰ１、トランジスタＮ１、第１のデジェネレーションインダクタ(degeneration inductor)３１０、第２のデジェネレーションインダクタ３１１、保護ダイオード３０２−３０３を含む一次保護回路３０１、保護ダイオード３２０−３２４を含む補助保護回路３０４、およびサプライクランプ(supply clamp)３０５を含む。いくつかの実施形態において、トランジスタＰ１はＰＭＯＳトランジスタであり得、トランジスタＮ１はＮＭＯＳトランジスタであり得る。ＣＭＯＳ増幅器３００はまた入力端子３４０および出力端子３４１を含むことができる。
【００１８】
[0022]トランジスタＰ１およびトランジスタＮ１はＣＭＯＳ増幅器３００のための反転増幅器を形成するために一緒に結合され得る。例えば、トランジスタＰ１のゲート端子はトランジスタＮ１のゲート端子に結合されることができ、反転増幅器（およびＣＭＯＳ増幅器３００のための入力端子３４０）に関する入力端子を形成することができる。トランジスタＰ１のソース端子はＶＤＤのような供給電圧に結合されることができる。トランジスタＮ１のソース端子はグラウンドに結合されることができる。トランジスタＰ１のドレイン端子はトランジスタＮ１のドレイン端子に結合されることができ、反転増幅器のための出力端子（およびＣＭＯＳ増幅器３００のための出力端子）を形成することができる。
【００１９】
[0023]いくつかの実施形態において、デジェネレーションインダクタ３１０および３１１は、とりわけトランジスタＰ１および／またはトランジスタＮ１の絶対利得に対するＣＭＯＳ増幅器３００の依存を低減するためにトランジスタＰ１およびトランジスタＮ１に結合されることができる。例えば、トランジスタＰ１および／またはトランジスタＮ１により供給される絶対利得は、ＣＭＯＳ増幅器３００に関するより予測可能な（より低いにもかかわらず）利得を提供することと引き換えにデジェネレーションインダクタ３１０および３１１により低減されることができる。いくつかの実施形態において、デジェネレーションインダクタ３１０および３１１はＣＭＯＳ増幅器３００に関連した線形性を改良することができる。したがってＣＭＯＳ増幅器３００により提供される出力信号はデジェネレーションインダクタ３１０および／またはデジェネレーションインダクタ３１１によりＣＭＯＳ増幅器に提供される入力信号により比例して形成されることができる。いくつかの実施形態において、第１のデジェネレーションインダクタ３１０はトランジスタＰ１のソース端子を供給電圧に結合することができ、第２のデジェネレーションインダクタ３１１はトランジスタＮ１のソース端子をグラウンドに結合することができる。
【００２０】
[0024]ＣＭＯＳ増幅器３００は、一次保護回路３０１、サプライクランプ３０５、および補助保護回路３０４によりいくつかのＥＳＤイベントから保護されることができる。ＣＭＯＳ増幅器３００の１つまたは複数の端子を介して静電気が受信されるとＥＳＤインベントが生じる可能性がある。ＥＳＤイベントに関連づけられた電圧はトランジスタＰ１および／またはトランジスタＮ１を破損するのに十分であり得る。いくつかの実施形態（例えばナノメータＣＭＯＳ技術を用いて実現されるトランジスタ）の場合、５ボルト程度の低さの電圧はトランジスタ（例えば、トランジスタＰ１および／またはトランジスタＮ１）に損害を与えるのに十分であり得る。ＥＳＤイベントに関連づけられた電圧は１２５ボルトまたはそれより高くあり得る。一次保護回路３０１、サプライクランプ３０５、および／または補助保護回路３０４はトランジスタＰ１および／またはトランジスタＮ１をＥＳＤイベントに関連した高電圧にさらされることから防ぐことができる。
【００２１】
[0025]一次保護回路３０１は、グラウンドを介して（例えば、簡単のために図示されないグラウンド端子を介して）または入力端子３４０を介して相対的に高電圧が受信されるとき放電パス(path)を提供することができる。一次保護回路３０１は保護ダイオード３０２および保護ダイオード３０３を含むことができる。いくつかの実施形態において、高電圧を受信することは容量放電モデル（ＣＤＭ）イベントと呼ばれることができる。たとえば、受信された高電圧がグラウンドに対して正であるとき、その高電圧は負ＣＤＭイベントと呼ばれることができる。同様に、受信された高電圧がグラウンドに対して負であるとき、その高電圧は正ＣＤＭイベントと呼ばれることができる。
【００２２】
[0026]一実施形態において、高正電圧が入力端子３４０で受信される場合（例えば、負ＣＤＭイベント）、保護ダイオード３０３は入力端子３４０からの高正電圧を動作（例えば、フォワードバイアス）させ、サプライクランプ３０５を介して供給電圧端子（例えば、ＶＤＤ）におよびグラウンドに導通させることができる。いくつかの実施形態において、電圧供給端子はフローティング(floating)であり得、放電電流パスを提供することはできない。サプライクランプ３０５の動作は以下により詳細に記載される。したがって、入力端子３４０で受信された電圧が保護ダイオード３０３に関連したフォワード電圧以上であるとき、保護ダイオード３０３は入力端子３４０の電圧をグラウンドに導通させることができる。他の実施形態において、高負電圧（例えば、正ＣＤＭイベント）が入力端子３４０で受信される場合、保護ダイオード３０２は入力端子３４０を介して高負電圧を導通させることができる。いくつかの実施形態において、保護ダイオード３０２および／または保護ダイオード３０３に関連したフォワード電圧は一次保護回路３０１により提供される放電パスに関するしきい電圧として動作することができる。電圧がしきい電圧を超えると、保護ダイオード３０２および／または保護ダイオード３０３は放電パスを提供することができる。たとえば、グラウンド端子に高正電圧（例えば、正ＣＤＭイベント）が受信される場合、保護ダイオード３０２は入力端子３４０を介して高電圧を動作および導通させることができる。この場合、グラウンド端子における電圧は保護ダイオード３０２に関連したフォワード電圧より大きい可能性がある。
【００２３】
[0027]相対的に高い電圧が供給電圧端子で受信されるとき、サプライクランプ３０５はクランプ回路として動作し放電パスを提供することができる。いくつかの実施形態において、サプライクランプ３０５は、電源端子における電圧がしきい電圧を超えるとき導通する（例えばオンになる）ように構成されたＮＭＯＳトランジスタ（簡単のために図示していない）のようなトランジスタを含むことができる。例えば、サプライクランプ３０５は供給電圧端子における電圧レベルを検出することができる。電圧レベルがしきい電圧を超えるとき、サプライクランプ３０５はオンになり供給電圧からの電圧をグラウンド端子に導通させることができる。いくつかの実施形態において、ノーマル動作条件下において、しきい電圧はノーマル動作を可能にするのに十分高くなり得るが、ＣＭＯＳ増幅器３００への相対的に高い電圧の望ましくない印加から生じるトランジスタの破損を防止するのに十分低くなり得る。例えば、ＣＭＯＳ増幅器３００のノーマル動作電圧が３．３ボルトである場合、供給電圧端子における電圧が４ボルトに合致するかまたは超えるとき、サプライクランプ３０５はオンするように構成されることができる。
【００２４】
[0028]補助保護回路３０４は、ＥＳＤイベントによる相対的に高い電圧レベルからトランジスタＰ１およびトランジスタＮ１の選択された接合を保護することができる。いくつかの実施形態において、補助保護回路３０４は、一次保護回路３０１およびサプライクランプ３０５と一緒に使用されるときさらなるＥＳＤ保護を提供することができる。いくつかの実施形態において、さらなるＥＳＤ保護は１つまたは複数の寄生インダクタおよび／または抵抗を有する回路におけるＥＳＤ性能を改良することができる。補助保護回路３０４は保護ダイオード３２０−３２４を含むことができる。一実施形態において、保護ダイオード３２０はトランジスタＰ１のゲート端子とソース端子の間の電圧差を制限することによりトランジスタＰ１を保護することができる。たとえば、保護ダイオード３２０はトランジスタＰ１のソース端子とゲート端子との間の電圧差を保護ダイオード３２０に関連したフォワード電圧未満に制限することができる。したがって、入力端子３４０においてＥＳＤイベントからの高い正電圧が受信される場合（例えば、入力端子３４０における電圧が供給電圧端子より高い電圧ポテンシャルであるときの負のＣＤＭイベント）、保護ダイオード３２０は、トランジスタＰ１のゲート端子とソース端子との間の電圧差が保護ダイオード３２０に関連したフォワード電圧に制限されることを保証することができる。このように、保護ダイオード３２０はトランジスタＰ１のゲート／ソース接合を保護することができる。
【００２５】
[0029]一実施形態において、保護ダイオード３２１−３２３は、トランジスタＰ１およびトランジスタＮ１のゲート端子およびコモン結合された(common-coupled)ドレイン端子との間の電圧差を制限することによりトランジスタＰ１および／またはトランジスタＮ１を保護することができる。高い正電圧が入力端子３４０で受信される場合（例えば、出力端子３４１が入力端子３４０よりも低い電圧ポテンシャルであるときの負のＣＤＭイベント）、保護ダイオード３２３はトランジスタＰ１およびトランジスタＮ１のゲート端子とトランジスタＰ１およびトランジスタＮ１のドレイン端子との間の電圧差を制限することができる。したがって、入力端子３４０においてＥＳＤイベントからの高い正電圧が受信される場合、保護ダイオード３２３は、トランジスタＰ１とＮ１のゲート端子とドレイン端子との間の電圧差が保護ダイオード３３に関連したフォワード電圧に制限されることを保証することができる。いくつかの実施形態において、保護ダイオード３２３はトランジスタＮ１のゲート端子とソース端子との間の電圧差が保護ダイオード３２３に関連したフォワード電圧に制限されることができることを保証することができる。
【００２６】
[0030]同様の方法で、保護ダイオード３２１−３２２はまた保護トランジスタＰ１および／またはトランジスタＮ１を保護することができる。例えば、高負電圧が出力端子３４１で受信される場合（例えば、出力端子３４１が入力端子３４０より高い電圧ポテンシャルであるときの負のＣＤＭイベント）、保護ダイオード３２１−３２２はトランジスタＰ１とトランジスタＮ１のゲート端子とトランジスタＰ１とトランジスタＮ１のコモン結合されたドレイン端子との間の電圧差を制限することができる。いくつかの実施形態において、図示するように、保護ダイオード３２１−３２２は入力端子３４０と出力端子３４１との間で直列に結合されることができる。したがって、出力端子３４１と入力端子３４０との間の電圧差は保護ダイオード３２１に関連づけられたフォワード電圧と保護ダイオード３２２に関連づけられたフォワード電圧に基づいた電圧和に制限されることができる。このように保護ダイオード３２１−３２３はトランジスタＰ１とトランジスタＮ１のゲート／ドレイン接合を保護することができる。他の実施形態において、保護ダイオード３２１−３２３はトランジスタＰ１のゲート／ソース接合を保護することができる。いくつかの実施形態において、入力端子３４０はトランジスタＰ１とトランジスタＮ１のゲート端子に結合されることができる。同様に、出力端子３４１はトランジスタＰ１とトランジスタＮ１のドレイン端子に結合されることができる。したがって、保護ダイオード３２１−３２３はまた入力端子３４０と出力端子３４１との間の電圧差に制限されることができる。
【００２７】
[0031]いくつかの実施形態において、保護ダイオード３２４はトランジスタＮ１のゲート端子とソース端子との間の電圧差を制限することによりトランジスタＮ１を保護することができる。たとえば、保護ダイオード３２４はトランジスＮ１のゲート端子とソース端子との間の電圧差を保護ダイオード３２４に関連したフォワード電圧未満に制限することによりトランジスタＮ１を保護することができる。したがって、ＥＳＤイベントからの高正電圧がグラウンド端子を介して受信される場合（例えば、正ＣＤＭイベント）、保護ダイオード３２４は、トランジスタＮ１のゲート端子とソース端子との間の電圧差が保護ダイオード３２４に関連したフォワード電圧に制限されることを保証することができる。このように、保護ダイオード３２４はトランジスタＮ１のゲート／ソース接合を保護することができる。
【００２８】
[0032]いくつかの実施形態において、補助ダイオード３０４はまたＣＭＯＳ増幅器３００内に含まれる可能性がある寄生インダクタの両端に誘導される可能性がある電圧からトランジスタＰ１およびＮ１を保護することができる。たとえば、ＣＭＯＳ増幅器３００は寄生インダクタ３６０を含むことができる。１つのみの寄生インダクタ３６０が示されているけれども、当業者は、さらなる寄生インダクタがＣＭＯＳ増幅器３００の他の回路分岐内に含まれ得ることを理解するであろう。ＥＳＤイベントに関連した相対的に大きな電圧が入力端子３４０に結合される場合、ＥＳＤイベントから生じるカレントフローの急速な変化に応答して寄生インダクタ３６０両端に相対的に高い電圧が誘導されることができる。ＥＳＤイベントに関連した時間は非常に小さいので、寄生インダクタ両端に誘導された電圧は大きい可能性がある（例えば、Ｖ＝Ｌ（ｄｉ／ｄｔ））。いくつかの実施形態において、寄生インダクタ３６０両端に誘導された電圧はトランジスタＮ１のゲート端子とソース端子の間およびトランジスタＰ１のゲート端子とソース端子の間に潜在的にダメージを与える電圧を引き起こす可能性がある。いくつかの場合に、補助ダイオード３０４は、ＣＭＯＳ増幅器３００内の１つまたは複数の寄生インダクタにより生じる電圧を含む、トランジスタＰ１とＮ１の端子間の電圧の振幅を制限することができる。
【００２９】
[0033]図４はいくつかの実施形態に従うＣＭＯＳ増幅器４００の他の例示実施形態を描画する。ＣＭＯＳ増幅器４００はＣＭＯＳ増幅器３００と同様であり得るが、１つまたは複数のさらなるエレメントを含むことができる。例えば、ＣＭＯＳ増幅器４００は、ＣＭＯＳ増幅器３００と同様に、トランジスタＰ１、トランジスタＮ１、第１のデジェネレーションインダクタ３１０、第２のデジェネレーションインダクタ３１１、一次保護回路３０１、補助保護回路３０４、およびサプライクランプ３０５を含むことができる。さらに、ＣＭＯＳ増幅器４００は１つまたは複数の保護ダイオードと直列に１つまたは複数の抵抗４０２−４０４を含むことができる。一実施形態において、抵抗４０２は保護ダイオード３２０と直列に結合され得、抵抗４０３は保護ダイオード３２３と直列に結合され得、および抵抗４０４は保護ダイオード３２４と直列に結合され得る。いくつかの実施形態において、他の数の抵抗が保護ダイオード３２０−３２４および／または保護ダイオード３０２および３０３と共に含まれることができる。たとえば、抵抗は保護ダイオード３２１と直列結合され得および／または第２抵抗は抵抗４０２−４０４（簡単のために図示せず）の１つと結合されることができる。さらに他の実施形態において抵抗４０２−４０４の１つまたは複数は省略されることができる。
【００３０】
[0034]抵抗４０２−４０４は関連づけられた保護ダイオードと一緒に消費されるさらなる電圧をイネーブルにすることができる。たとえば、保護ダイオード３２０と抵抗４０２はトランジスタＰ１のゲート端子とソース端子との間の電圧差を保護ダイオード３２０に関連づけられたフォワード電圧および抵抗４０２の両端の関連づけられた電圧に制限することができる。同様に、抵抗４０３と保護ダイオード３２３はトランジスタＰ１およびＮ１のゲート端子およびドレイン端子との間の電圧差を制限することができ、抵抗４０４と保護ダイオード３２４はＮ１トランジスタのソース端子とゲート端子との間の電圧差を制限することができる。いくつかの実施形態において、抵抗４０２−４０４の抵抗値は１乃至５オームに値域を取ることができるが他の適切な抵抗値が使用されてもよい。
【００３１】
[0035]図５はいくつかの実施形態に従う、ＣＭＯＳ増幅器を保護するための例示動作５００を描画する例示フローチャートを示す。いくつかの実施形態は、さらなる動作、より少ない動作、異なる順番の動作、並列動作、および／またはいくつかの動作を異ならせてここに記載された動作を実行することができる。図２および３を参照すると、第１の保護ダイオードはＣＭＯＳ増幅器３００のＰＭＯＳトランジスタＰ１のゲート端子とソース端子との間に結合される（５０２）。いくつかの実施形態において、第１の保護ダイオードは保護ダイオード３２０（図３を参照）を含むことができる。次に、トランジスタＰ１のゲート端子とソース端子との間の電圧差が制限される（５０４）。いくつかの実施形態において、電圧差は第１の保護ダイオードに関連したフォワード電圧に制限されることができる。他の実施形態において、第１の保護ダイオードは、例えば、トランジスタＰ１のゲート端子がＣＭＯＳ増幅器３００の入力端子に結合され、トランジスタＰ１のソース端子が供給電圧に結合されるとき、ＣＭＯＳ増幅器３００と供給電圧との間の電圧差を制限することができる。いくつかの実施形態において、デジェネレーションインダクタ３１０はトランジスタＰ１のソース端子と供給電圧との間に結合されることができる。デジェネレーションインダクタ３１０はトランジスタＰ１の絶対利得に対するＣＭＯＳ増幅器３００の依存を低減することができる。
【００３２】
[0036]次に、第２の保護ダイオードはトランジスタＰ１のゲート端子とドレイン端子との間に結合される（５０６）。いくつかの実施形態において、第２の保護ダイオードは保護ダイオード３２３を含むことができる（図３を参照）。他の実施形態において、第２の保護ダイオードは保護ダイオード３２１および３２２を含むことができる。さらに他の実施形態において、第２の保護ダイオードは保護ダイオード３２１−３２３を含むことができる。次に、トランジスタＰ１のゲート端子とドレイン端子との間の電圧差が制限される（５０８）。
【００３３】
[0037]いくつかの実施形態においてＣＭＯＳ増幅器の入力端子と出力端子との間の電圧差も制限されることができる。例えば、ＣＭＯＳ増幅器３００の入力端子３４０がトランジスタＰ１のゲート端子に結合され、ＣＭＯＳ増幅器３００の出力端子３４１がトランジスタＰ１のドレイン端子に結合されるとき、ＣＭＯＳ増幅器３００の入力端子３４０と出力端子３４１の間の電圧差は制限されることができる。
【００３４】
[0038]次に、第３の保護ダイオードがＣＭＯＳ増幅器３００のＮＭＯＳトランジスタＮ１のソース端子とゲート端子との間に結合される（５１０）。一実施形態において、第３の保護ダイオードは保護ダイオード３２４を含むことができる。次に、トランジスタＮ１のソース端子とゲート端子との間の電圧差は制限される（５１２）。いくつかの実施形態において、電圧差は第３の保護ダイオードに関連づけられたフォワード電圧に制限されることができる。他の実施形態において、第３の保護ダイオードは、例えば、トランジスタＮ１のゲート端子が入力端子３４０に結合され、トランジスタＮ１のソース端子がグラウンドに結合されるとき、ＣＭＯＳ増幅器３００の入力端子３４０とグラウンドとの間の電圧差を制限することができる。いくつかの実施形態において、デジェネレーションインダクタ３１１はトランジスタＮ１のソース端子とグラウンドとの間に結合されることができる。デジェネレーションインダクタ３１１はトランジスタＮ１の絶対利得に対するＣＭＯＳ増幅器３００依存を低減することができる。
【００３５】
[0039]次に、入力信号に基づいてＣＭＯＳ増幅器３００により出力信号が生成される（５１４）。例えば、入力信号はＣＭＯＳ増幅器３００の入力端子において受信されることができる。入力信号はトランジスタＰ１および／またはトランジスタＮ１により増幅されることができる。トランジスタＰ１および／またはトランジスタＮ１は出力端子３４１を介してＣＭＯＳ増幅器３００に関する出力信号を生成することができる。
【００３６】
[0040]本明細書において開示された例証的な態様に関連して説明された様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブルロジックデバイス、離散ゲートまたはトランジスタロジック、離散ハードウェアコンポーネント、あるいは本明細書において説明された機能を遂行するために設計されたそれらの任意の組み合わせでインプリメントまたは遂行され得る。汎用プロセッサは、マイクロプロセッサであり得るが、代替では、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであり得る。プロセッサはまた、例えば、ＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連結する１つまた複数のマイクロプロセッサ、または任意の他のこういった構成である、コンピューティングデバイスの組み合わせとして実装され得る。
【００３７】
[0041]１つまたは複数の例示的な実施例において、記載された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせに実装され得る。ソフトウェア内においてインプリメントされる場合、機能は、コンピュータ可読媒体上における１つまたは複数の命令またはコードとして記憶または送信され得る。コンピュータ可読媒体は、１つの場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体とコンピュータ記憶媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶デバイス、あるいは命令もしくはデータ構造の形で所望のプログラムコードを搬送または記憶するために使用されることができ、コンピュータによってアクセスされることができる任意の他の媒体を備えることができる。また、任意の接続は、厳密にはコンピュータ可読媒体と称される。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波のようなワイヤレス技術を使用して、ウェブサイト、サーバ、またはその他の遠隔ソースから送信される場合には、この同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波のようなワイヤレス技術は、送信媒体の定義に含まれる。ここで使用される場合、ディスク（disk）およびディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多目的ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイ（登録商標）ディスクを含み、ここでディスク（disks）は、通常磁気的にデータを再生し、一方ディスク（discs）は、レーザーを用いて光学的にデータを再生する。上記の組み合わせもまた、コンピュータ可読媒体の範囲内に含まれるべきである。
【００３８】
[0042]前述の明細書では、本実施形態は、その特定の例示的な実施形態に関して説明された。しかしながら、添付の特許請求の範囲に記載の開示のより広い範囲から逸脱することなく、多様な修正および変更がそれになされることは明らかであろう。したがって、本明細書および図面は、限定的な意味ではなく、例示的な意味において考慮されるべきである。
【図１】
2018510560.tif 000003
【図２】
2018510560.tif 000004
【図３】
2018510560.tif 000005
【図４】
2018510560.tif 000006
【図５】
2018510560.tif 000007
【国際調査報告】
2018510560.tif 000008
2018510560.tif 000009
2018510560.tif 000010