(57)【要約】  発光ダイオードと、駆動トランジスタと、一つのデータ線と当該駆動トランジスタとの間に接続され、且つゲートが一つの第１の走査線に接続される第１のトランジスタと、一つの第１の電源線と当該駆動トランジスタとの間に接続され、且つゲートが一つの第２の走査線に接続される第２のトランジスタと、当該駆動トランジスタのゲートと当該第２のトランジスタとの間に接続され、且つゲートが一つの第３の走査線に接続される第３のトランジスタと、当該駆動トランジスタのゲートと当該第１の電源線との間に接続される駆動コンデンサと、を含む画素回路７０であって、当該駆動コンデンサは、更に、当該発光ダイオードを介して一つの第２の電源線に接続される。このようにすることで、発光素子を流れる電流は、データ線によって供給されたデータ信号にしか関連しないため、発光素子を流れる電流に対する閾値電圧の変動の影響が減少する。本発明は、表示パネル８及び画素駆動方法を更に提供する。【選択図】  図２
2018523844.tif 000002
【特許請求の範囲】
【請求項１】
発光ダイオードと、
駆動トランジスタと、
一つのデータ線と前記駆動トランジスタとの間に接続され、且つゲートが一つの第１の走査線に接続される第１のトランジスタと、
一つの第１の電源線と前記駆動トランジスタとの間に接続され、且つゲートが一つの第２の走査線に接続される第２のトランジスタと、
前記駆動トランジスタのゲートと前記第２のトランジスタとの間に接続され、且つゲートが一つの第３の走査線に接続される第３のトランジスタと、
前記駆動トランジスタのゲートと前記第１の電源線との間に接続される駆動コンデンサと、
を含み、
前記駆動トランジスタは、更に、前記発光ダイオードを介して一つの第２の電源線に接続される、画素回路。
【請求項２】
前記第１のトランジスタのドレイン及びソースが、それぞれ前記データ線及び前記駆動トランジスタのソースに接続される、
ことを特徴とする請求項１に記載の画素回路。
【請求項３】
前記第１のトランジスタのドレイン及びソースが、それぞれ前記データ線及び前記駆動トランジスタのソースに接続される、
ことを特徴とする請求項１に記載の画素回路。
【請求項４】
前記第２のトランジスタのドレイン及びソースが、それぞれ前記第１の電源線及び前記駆動トランジスタのドレインに接続される、
ことを特徴とする請求項１に記載の画素回路。
【請求項５】
前記第３のトランジスタのドレイン及びソースが、それぞれ前記駆動トランジスタのドレイン及びゲートに接続される、
ことを特徴とする請求項１に記載の画素回路。
【請求項６】
前記駆動コンデンサの両端が、それぞれ前記駆動トランジスタのゲート及び前記第１の電源線に接続される、
ことを特徴とする請求項１に記載の画素回路。
【請求項７】
前記画素回路は、前記駆動トランジスタと前記発光ダイオードとの間に接続される発射トランジスタを更に含み、且つ前記発射トランジスタのゲートが一つの発射線に接続される、
ことを特徴とする請求項１に記載の画素回路。
【請求項８】
前記発射トランジスタのドレイン及びソースが、それぞれ前記駆動トランジスタのソース及び前記発光ダイオードの陽極に接続され、前記発光ダイオードの陰極が前記第２の電源線に接続される、
ことを特徴とする請求項７に記載の画素回路。
【請求項９】
アレイに配列される複数の請求項１〜６のいずれかに記載の画素回路と、
それぞれ前記第１の走査線、第２の走査線、及び第３の走査線に走査信号を供給する走査駆動ユニットと、
前記データ線にデータ信号を供給するデータ駆動ユニットと、
前記第１の電源線に第１の電源電圧を供給する第１の電源と、
前記第２の電源線に第２の電源電圧を供給する第２の電源と、
を含む表示パネル。
【請求項１０】
前記画素回路は、前記駆動トランジスタと前記発光ダイオードとの間に接続される発射トランジスタを更に含み、且つ前記発射トランジスタのゲートが一つの発射線に接続され、前記表示パネルは、前記発射線に発射制御信号を供給する発射制御駆動ユニットを更に含む、
ことを特徴とする請求項９に記載の表示パネル。
【請求項１１】
請求項１〜６のいずれかに記載の前記画素回路に応用される画素回路の駆動方法であって、前記駆動トランジスタは、一つの閾値電圧を有し、前記駆動方法は、
前記第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び駆動トランジスタを導通させ、前記駆動コンデンサの両端の電位は、前記第１の電源線によって供給された第１の電圧になるステップと、
前記第１のトランジスタ、第３のトランジスタ、及び駆動トランジスタを導通させ、第２のトランジスタを遮断させ、前記データ線が、前記第１のトランジスタを介して前記駆動トランジスタに一つのデータ電圧を出力し、前記駆動コンデンサの前記駆動トランジスタと接続される一端の電位が前記データ電圧と前記閾値電圧との合計値になるまで、前記駆動コンデンサが、順次に前記第３のトランジスタ、駆動トランジスタ、及び第１のトランジスタを介してデータ線に放電するステップと、
前記第２のトランジスタを導通させ、第１のトランジスタ及び第３のトランジスタを遮断させ、前記駆動コンデンサが、前記駆動トランジスタが導通するように駆動し、前記第１の電源線によって供給された第１の電圧により、前記発光素子が発光するように駆動するステップと、
を含む画素回路の駆動方法
【請求項１２】
前記発光素子が発光するステップの後に、第１のトランジスタ、第２のトランジスタ、及び第３のトランジスタを遮断させ、駆動トランジスタが駆動コンデンサの駆動で導通され、前記駆動トランジスタと前記第１のトランジスタとの間の一つの接続ノードの電圧が低くなるステップを更に含む、
ことを特徴とする請求項１１に記載の駆動方法。
【請求項１３】
請求項７に記載の画素回路に応用される画素回路の駆動方法であって、前記駆動トランジスタは、一つの閾値電圧を有し、前記駆動方法は、
前記第２のトランジスタ及び第３のトランジスタを導通させ、前記第１のトランジスタ及び発射トランジスタを遮断させ、前記コンデンサの両端の電位が、前記第１の電源線によって供給された第１の電圧値になるステップと、
前記第１のトランジスタ、第３のトランジスタ、及び駆動トランジスタを導通させ、第２のトランジスタを遮断させ、前記データ線が前記第１のトランジスタを介して前記駆動トランジスタに一つのデータ電圧を出力し、前記駆動コンデンサの前記駆動トランジスタと接続される一端の電位が前記データ電圧と前記閾値電圧との合計値になるまで、前記駆動コンデンサが、順次に前記第３のトランジスタ、駆動トランジスタ、及び第１のトランジスタを介してデータ線に放電するステップと、
前記第２のトランジスタを導通させ、第１のトランジスタ及び第３のトランジスタを遮断させ、前記駆動コンデンサが、前記駆動トランジスタが導通するように駆動し、前記第１の電源線によって供給された第１の電圧により、前記発光素子が発光するように駆動するステップと、
を含む画素回路の駆動方法。
【請求項１４】
前記発光素子が発光するステップの後に、第１のトランジスタ、第２のトランジスタ、及び第３のトランジスタを遮断させ、駆動トランジスタが駆動コンデンサの駆動で導通され、前記駆動トランジスタと前記第１のトランジスタとの間の一つの接続ノードの電圧が低くなるステップと、を更に含む、
ことを特徴とする請求項１２に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光表示パネルに関し、特に、閾値電圧の変動を補償することができる画素回路、その駆動方法及び当該画素回路を有する表示パネルに関する。
【背景技術】
【０００２】
電流型発光装置として、有機エレクトロル発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、ＯＬＥＤ）は、ますます性能の高い有機発光表示パネルに応用されてきている。図１を参照すると、従来のＯＬＥＤ表示パネル画素回路は、駆動トランジスタ（Ｔｒａｎｓｉｓｔｏｒ）ＭＤと、スイッチとして機能するトランジスタＭ１と、一つのコンデンサＣＳTと、一つの有機発光素子である２T１Ｃと、を含む。ここで、有機発光素子は、一つの有機発光ダイオードＤＯＬＥＤ及び一つの当該発光ダイオードの誘導コンデンサＣＯＬＥＤを含む。トランジスタＭ１はデータ信号ＶＤＡTＡに接続され、且つ走査信号ＶＳＣＡＮに制御され、駆動トランジスタＭＤは画素電源ＶＤＤに接続され、且つトランジスタＭ１を介してデータ信号ＶＤＡTＡにも接続され、コンデンサＣＳTの両端が、それぞれ画素電源ＶＤＤ、及びトランジスタＭ１と駆動トランジスタＭＤとの間のノードＡに接続され、有機発光ダイオードＤＯＬＥＤ及び誘導コンデンサＣＯＬＥＤは、トランジスタＭＤと外部電源ＶＳＳとの間に並列接続される。ここで、外部電源ＶＳＳの電圧が画素電源ＶＤＤの電圧より低く、例えば、接地電圧であっても良い。トランジスタＭ１のゲートが走査信号ＶＳＣＡＮに応答してトランジスタＭ１をオンにした場合に、データ信号ＶＤＡTＡは、コンデンサＣＳTを充電し始め、その後、コンデンサＣＳTの電圧が駆動トランジスタＭＤのゲートに印加され、これにより、駆動トランジスタＭＤはオンにされ、電流が有機発光素子を流れて有機発光素子を発光させる。
【０００３】
駆動トランジスタＭＤを介して有機発光素子に供給された電流は、以下の式によって算出される。
IＯＬＥＤ=１/２*β(ＶＧＳ-ＶTH)２  ・・・式１
ただし、IＯＬＥＤは、有機発光素子を流れる電流であり、ＶＧＳは、駆動トランジスタＭＤのゲートとソースとの間に印加される電圧であり、ＶＧＳは、ＣＳT両端の電圧によって決定され、ＶTHは、駆動トランジスタＭＤの閾値電圧であり、βは、駆動トランジスタＭＤのゲイン係数であり、デバイスの寸法及び半導体のキャリアの移動度によって決定される。式１によると、有機発光素子を流れる電流は、駆動トランジスタＭＤの閾値電圧に影響される。生産プロセスで有機発光表示パネルにおける各トランジスタの閾値電圧及び電子移動度は、いずれも同じでないことから、同じＶＧＳが印加されても、回路に生成された電流IＯＬＥＤは、依然としてばらつきがあるので、輝度が不均一である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
これに鑑み、本発明の一つの実施形態は、輝度が閾値電圧の変動に影響されることを小さくすることができる画素回路を提供する。
【課題を解決するための手段】
【０００５】
画素回路であって、当該画素回路は、発光ダイオードと、駆動トランジスタと、一つのデータ線と当該駆動トランジスタとの間に接続され、且つゲートが一つの第１の走査線に接続される第１のトランジスタと、一つの第１電源線と当該駆動トランジスタとの間に接続され、且つゲートが一つの第２の走査線に接続される第２のトランジスタと、当該駆動トランジスタのゲートと当該第２のトランジスタとの間に接続され、且つゲートが一つの第３の走査線に接続される第３のトランジスタと、当該駆動トランジスタのゲートと当該第１の電源線との間に接続される駆動コンデンサと、を含む。ここで、当該駆動トランジスタは、更に、当該発光ダイオードを介して一つの第２の電源線に接続される。
【０００６】
表示パネルであって、当該表示パネルは、アレイに配列される複数の上記の画素回路と、それぞれ当該第１の走査線、第２の走査線、及び第３の走査線に走査信号を供給する走査駆動ユニットと、当該データ線にデータ信号を供給するデータ駆動ユニットと、当該第１の電源線に第１の電源電圧を供給する第１の電源と、当該第２の電源線に第２の電源電圧を供給する第２の電源と、を含む。
【０００７】
上記の画素回路に応用される画素回路の駆動方法であって、当該駆動トランジスタは、一つの閾値電圧を有し、前記駆動方法は、当該第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び駆動トランジスタを導通させ、当該駆動コンデンサの両端の電位が、当該第１の電源線によって供給された第１の電圧になるステップと、当該第１のトランジスタ、第３のトランジスタ、及び駆動トランジスタを導通させ、第２のトランジスタを遮断させ、当該データ線が当該第１のトランジスタを介して当該駆動トランジスタに一つのデータ電圧を出力し、当該駆動コンデンサの当該駆動トランジスタと接続される一端の電位が、当該データ電圧と当該閾値電圧との合計値になるまで、当該駆動コンデンサが順次に当該第３のトランジスタ、駆動トランジスタ、及び第１のトランジスタを介してデータ線に放電するステップと、当該第２のトランジスタを導通させ、第１のトランジスタ及び第３のトランジスタを遮断させ、当該駆動コンデンサが、当該駆動トランジスタが導通するように駆動し、当該第１の電源線によって供給された第１の電圧が、当該発光素子が発光するように駆動するステップとを含む。
【発明の効果】
【０００８】
本発明の画素回路、表示パネル、及び駆動方法において、発光素子を流れる電流は、データ線によって供給されたデータ信号にしか関連しない。これにより、発光素子を流れる電流に対する閾値電圧の変動の影響が減少した。
以下の図面は、具体的な実施形態を参照して本発明の各実施形態を詳しく説明するためのものである。なお、図面に示す各構成要素は、実際の大きさ及び比例関係を表すものではなく、明確に説明するために示された概略図に過ぎず、本発明を限定するものと理解すべきではない。
【図面の簡単な説明】
【０００９】
【図１】従来の画素回路の概略図である。
【図２】本発明の表示パネルの概略ブロック図である。
【図３】図１の表示パネルの画素回路の概略図である。
【図４】それぞれ図３の画素回路の作動タイミング図及び当該タイミング図の充電段階での図３の画素回路の概略作動図である。
【図５】それぞれタイミング図及び当該タイミング図の補償段階での図３の画素回路の概略作動図である。
【図６】それぞれタイミング図及び当該タイミング図の発射段階での図３の画素回路の概略作動図である。
【図７】それぞれタイミング図及び当該タイミング図の放電段階での図３の画素回路概略作動図である。
【図８】図３の画素回路の駆動トランジスタの閾値と流れる電流との変動関係図である。
【図９】図２の画素回路の表示パネルの画素回路の第２の実施形態の概略図である。
【図１０】それぞれ図９の画素回路の作動タイミング図及び当該タイミング図の充電段階での図９の画素回路の概略作動図である。
【発明を実施するための形態】
【００１０】
本発明の目的、技術案及び利点を更に明確するために、以下に、複数の実施形態及び図面を参照しながら、本発明を更に詳しく説明する。なお、ここで説明される具体的な実施形態は、本発明を解釈するためのものだけであり、本発明を限定するものではない。
【００１１】
図２を参照し、表示パネル８は、走査駆動ユニット１０と、データ駆動ユニット２０と、発射制御駆動ユニット３０と、表示ユニット４０と、第１の電源５０と、第２の電源６０と、を含む。表示ユニット４０は、マトリックス配列される複数の画素回路７０を含む。走査駆動ユニット１０、データ駆動ユニット２０、及び発射制御駆動ユニット３０は、それぞれ各画素回路７０に走査信号VＳCAN（第１の走査信号VＳCAN１と、第２の走査信号VＳCAN２と第３の走査信号VＳCAN３とを含む）、データ信号VＤATA、及び発射制御信号VEMを供給する。第１の電源５０及び第２の電源６０は、それぞれ各画素回路７０に第１の電圧VＤＤ及び第２の電圧VＳＳを供給する。
【００１２】
次に図３を参照し、本発明第１の実施形態における画素回路７０は、第１の走査信号VＳCAN１を伝送する第１の走査線と、第２の走査信号VＳCAN２を伝送する第２の走査線と、第３の走査信号VＳCAN３を伝送する第３の走査線と、第１の電圧VＤＤを伝送する第１の電源線と、第２の電圧VＳＳを伝送する第２の電源線と、データ信号VＤATAを伝送するデータ線と、発射制御信号VEMを伝送する発射線と、を有する。画素回路７０は、
駆動トランジスタＴＤと、
一つの電極が当該第２の電源線に接続される発光ダイオードＤOLEＤと、
制御電極が当該第１の走査線に接続され、且つ二つの被制御電極がそれぞれ当該データ線及び当該駆動トランジスタＴＤの一つの被制御電極に接続される第１のトランジスタＴ１と、
制御電極が当該第２の走査線に接続され、且つ二つの被制御電極がそれぞれ当該第１の電源線及び当該駆動トランジスタＴＤのもう一つの被制御電極に接続される第２のトランジスタＴ２と、
制御電極が当該第３の走査線に接続され、且つ二つの被制御電極がそれぞれ当該駆動トランジスタＴＤの制御電極及び前記もう一つの被制御電極に接続される第３のトランジスタＴ３と、
制御電極が当該発射線に接続され、且つ二つの被制御電極がそれぞれ当該駆動トランジスタＴＤの前記一つの被制御電極及び当該発光ダイオードＤOLEＤのもう一つの電極に接続される発射トランジスタＴＥと、
両端がそれぞれ当該駆動トランジスタＴＤの制御電極及び当該第１の電源線に接続される駆動コンデンサＣＳTと、をさらに含む。
【００１３】
具体的に、下記の実施例において、発光素子は、有機発光ダイオード（ＯＬＥＤ）として例示されるが、なお、本発明は、これに限定されない。例えば、当該発光素子は、無機発光ダイオードであっても良い。また、下記の実施例における駆動トランジスタＴＤ、第１のトランジスタＴ１、第２のトランジスタＴ２、第３のトランジスタＴ３、及び発射トランジスタＴＥは、薄膜電界効果トランジスタであることが好ましい。具体的に、いずれもＮ型薄膜電界効果トランジスタであるが、これに限定されない。Ｐ型またはスイッチング機能を実現できる他の電子素子、例えば、三極管であっても良い。当業者であれば、下記の実施形態の説明により、他のタイプのトランジスタが如何に作動しているのかを知ることができるため、本発明は、他のタイプのトランジスタの説明を省略する。この場合、第２の電圧ＶＳＳの電圧値が、第１の電圧ＶＤＤの電圧値より低く、例えば、接地電圧であっても良い。
【００１４】
駆動トランジスタＴＤは、一つの制御電極と、当該制御電極によって制御されて相互に導通されるまたは導通されない二つの被制御電極と、を含む。制御電極が、N型薄膜電界効果トランジスタＴＤのゲートＧであり、二つの被制御電極が、ドレインＤとソースＳであり、第１のトランジスタＴ１、第２のトランジスタＴ２、及び第３のトランジスタＴ３も発射トランジスタＴＥと同様である。第１のトランジスタＴ１のドレインＤ及びソースＳが、それぞれ当該データ線及び駆動トランジスタＴＤのソースＳに接続され、ゲートＧが第１の走査線に接続される。第２のトランジスタＴ２のドレインＤ及びソースＳが、それぞれ第１の電源線及び駆動トランジスタＴＤのドレインＤに接続され、ゲートＧが当該第２の走査線に接続される。第３のトランジスタＴ３のドレインＤ及びソースＳが、それぞれ第２のトランジスタＴ２のソースＳ及び駆動トランジスタＴＤのゲートＧに接続され、ゲートＧが当該第３の走査線に接続される。発射トランジスタＴＥのドレインＤが駆動トランジスタＴＤのソースＳに接続され、ソースＳが発光ダイオードＤOLEＤを介して第２の電源線に接続される。ここで、当該発光ダイオードＤOLEＤの陰極が当該第２の電源線に接続され、発射トランジスタＴＥのゲートＧが当該発射線に接続される。本実施形態において、第１のトランジスタＴ１と、駆動トランジスタＴＤと、発射トランジスタＴＥとが相互に接続されるノードを、ＮＳとし、第２のトランジスタＴ２と、駆動トランジスタＴＤと、第３のトランジスタＴ３とが相互に接続されるノードを、ＮＤとし、駆動コンデンサＣＳTと、第３のトランジスタＴ３と、駆動トランジスタＴＤとが相互に接続されるノードを、ＮＧとする。
【００１５】
図４ａ及び４ｂを参照し、図３の画素回路７０は、図４ａに示すタイミング図に従って作動する。図４ａに示すタイミング図において、画素回路７０の各作動周期は、四つの段階に分けることができる。第１の段階、即ち、充電段階において、画素回路７０の作動状況は、図４bに示される、充電段階において、ノードＮＤ及びＮＧの電圧が第１の電圧ＶＤＤの電圧まで充電される。具体的に、第１の走査信号ＶＳＣAN１及び発射制御信号ＶEMは、ローレベルであり、第２の走査信号ＶＳＣAN２及び第３の走査信号ＶＳＣAN３は、ハイレベルであり、この場合、第１のトランジスタＴ１及び発射トランジスタＴＥは遮断され、第２のトランジスタＴ２及び第３のトランジスタＴ３は導通される。この場合、第１の電圧ＶＤＤは、第２のトランジスタＴ２及び第３のトランジスタＴ３を介してノードＮＧに伝送される。即ち、ノードＮＧ及びノードＮＤは、いずれも第１の電圧ＶＤＤまで充電される。この場合、駆動トランジスタＴＤも遮断される。当該段階でデータ信号ＶＤATAは、ローレベルであっても良い。
【００１６】
図５ａ及び５ｂを参照し、第２段階、即ち、補償段階において、ノードＮＤ及びノードＮＧは、データ信号ＶＤATAの電圧と駆動トランジスタＴＤの閾値電圧ＶTHとの合計値まで充電され、ノードＮＳは、データ信号ＶＤATAの電圧まで充電される。具体的に、第２の走査信号ＶＳＣAN２及び発射制御信号ＶEMは、ローレベルであり、第１の走査信号ＶＳＣAN１及び第３の走査信号ＶＳＣAN３は、ハイレベルである。第１の走査信号ＶＳＣAN１、及び第１の電圧ＶＤＤの電圧値とデータ信号ＶＤATAとの電圧差は、通常第１のトランジスタＴ１及び駆動トランジスタＴＤの閾値電圧より大きいため、第１のトランジスタＴ１のＶＧＳは、ＶTHより大きくて導通され、ノードＮＳの電位は、データ信号ＶＤATAの電圧値であり、駆動トランジスタＴＤも同様に導通され、ノードＮＤの電位も、データ信号ＶＤATAの電圧値である。同様に、第３のトランジスタＴ３も導通され、駆動コンデンサＣＳと第３のトランジスタＴ３とが接続される一端は、順次にトランジスタＴ３、トランジスタＴＤ、トランジスタＴ１を介してデータ線に電力量を放出するため、その電位が次第に低下していく。ノードＮＤ及びノードＮＧの電位がデータ信号ＶＤATAの電圧と駆動トランジスタＴＤの閾値電圧ＶTHとの合計値（ＶＤATA+ＶTH）まで低下した場合に、駆動トランジスタＴＤのＶＧＳは、ＶTHにイコールし、この場合、駆動トランジスタＴＤが遮断される。このようにすることで、ノードＮＤ及びノードＮＧは（ＶＤATA+ＶTH）に維持され、ノードＮＳの電位は、データ信号ＶＤATAの電圧値にイコールする。
【００１７】
図６ａ及び６ｂを参照し、第３の段階、即ち、発射段階において、トランジスタＴ２と、トランジスタＴＤと、トランジスタＴＥとは、いずれも導通され、発光ダイオードＤOLEＤは発光する。具体的には、画素回路７０の発射段階での作動状況は、図６ｂに示される、発射段階において、第２の走査信号ＶＳＣAN２及び発射制御信号ＶEMは、いずれもハイレベルであり、第３の走査信号ＶＳＣAN３及び第１の走査信号ＶＳＣAN１は、いずれもローレベルである。この場合、第２のトランジスタＴ２及び発射トランジスタＴＥは導通され、第１のトランジスタＴ１及び第３のトランジスタＴ３は遮断される。導通される回路がないため、駆動コンデンサＣＳの電圧は、そのまま維持され、即ち、ノードＮＧの電位は、（ＶＤATA+ＶTH）に維持される。このようにすることで、駆動コンデンサＣＳTによって貯蔵されるエネルギーの作用で、駆動トランジスタＴＤも導通され、第１の電圧ＶＤＤによって生成された電流は、発光ダイオードＤOLEＤを流れて発光させる。背景技術において言及された式１によると、この場合、発光素子を流れる電流は、
IOLEＤ=１/２*β(ＶＤATA+ＶTH-ＶTH)２
=１/２*β(ＶＤATA)２。
上式によると、発射段階で発光素子を流れる電流は、データ信号ＶＤATAにしか関連しない。これにより、発光素子を流れる電流に対する閾値電圧の変動の影響が減少した。図８に示すように、本発明の５Ｔ１Ｃ構成は、従来の２Ｔ１Ｃ構成に比べ、同じ閾値電圧ＶTHの変動の下で、電流の変動が明らかに低下し、表示パネル８の輝度の均一性がよく改善される。
【００１８】
好ましくは、図７ａ及び７ｂを参照し、第４の段階、即ち、放電段階を有しても良い。この段階において、駆動コンデンサＣＳは、第２の電源線に放電する。具体的には、放電段階において、画素回路７０の作動状況は、図７bに示すように、発射制御信号ＶEMは、ハイレベルであり、第１の走査信号ＶＳＣAN１、第２の走査信号ＶＳＣAN２、及び第３の走査信号ＶＳＣAN３は、いずれもローレベルである。この場合、発射トランジスタＴＥは導通され、ノードＮＧの電位が依然として（ＶＤATA+ＶTH）に維持されているため、駆動トランジスタＴＤも導通され、第１のトランジスタＴ１、第２のトランジスタＴ２、及び第３のトランジスタＴ３は遮断される。元の電位の作用で、発光ダイオードＤOLEＤは導通され、これにより、ノードＮＤ及びノードＮＳの電位は、第２の電圧ＶＳＳによって低くされて次第に小さくなっていく。このようにすることで、次の周期のデータ電圧が低いことを避けることができ、即ち、データ電圧がノードＮＳの電圧より小さい場合に、前記次の周期の補償段階でデータ電圧の書き込みが遅いこと、書き込むことができないまでの状況を避けることができるため、応答スビードが高められ、表示効果が向上した。
【００１９】
好ましくは、図９を参照し、本発明のもう一つの実施形態における画素回路７０’と上記の実施形態における画素回路７０との相違点は、発射トランジスタＴＥが省略されることである。このようにすることで、駆動トランジスタＴＤは、発光ダイオードＤOLEＤに直接接続されるようになる。画素回路７０’の駆動タイミング図は、図１０ａに示すように、充電段階において、ノードＮＳの電圧はデータ信号ＶＤATAの電圧まで充電され、ノードＮＤ及びノードＮＧの電圧は第１の電圧ＶＤＤの電圧まで充電される。具体的には、第１の走査信号ＶＳＣAN１、第２の走査信号ＶＳＣAN２、及び第３の走査信号ＶＳＣAN３は、いずれもハイレベルであり、この場合、第１のトランジスタＴ１、第２のトランジスタＴ２、及び第３のトランジスタＴ３は導通され、これにより、駆動トランジスタＴＤも導通される。この場合、第１の電圧ＶＤＤは、第２のトランジスタＴ２及び第３のトランジスタＴ３を介してノードＮＧに伝送される。即ち、ノードＮＧ及びノードＮＤは、いずれも第１の電圧ＶＤＤまで充電される。この場合、第１のトランジスタＴ１は導通され、ノードＮＳの電位は、データ信号ＶＤATAの電圧である。第２の段階、即ち、補償段階において、ノードＮＤ及びノードＮＧは、（ＶＤATA+ＶTH）まで充電され、ノードＮＳは、データ信号ＶＤATAの電圧まで充電される。第３の段階、即ち、発射段階において、トランジスタＴ２及びトランジスタＴＤは、いずれも導通され、発光ダイオードＤOLEＤは発光する。第２の段階及び第３の段階において、作動原理及び具体的な作動プロセスは、第１の方式と同じなので、ここで詳しく説明しない。当然、第１の実施形態のタイミング図と同じく、画素回路７０’は、第３の段階の後に一つの放電する段階をさらに含んでも良い、その具体的な作動方式及び原理も上記の通りであるが、ここで詳しく説明しない。
【００２０】
以上の内容は、本発明の好ましい実施例に過ぎず、本発明を限定するものではない。本発明の趣旨及び原則を逸脱しない範囲内での各種の変更、同等な取り替え及び改善等は、いずれも本発明の保護範囲に含まれるべきである。
【図１】
2018523844.tif 000003
【図２】
2018523844.tif 000004
【図３】
2018523844.tif 000005
【図４】
2018523844.tif 000006
【図５】
2018523844.tif 000007
【図６】
2018523844.tif 000008
【図７】
2018523844.tif 000009
【図８】
2018523844.tif 000010
【図９】
2018523844.tif 000011
【図１０】
2018523844.tif 000012
【国際調査報告】
2018523844.tif 000013
2018523844.tif 000014
2018523844.tif 000015
2018523844.tif 000016