(57)【要約】  本発明は、ダイへの低インピーダンス（過周波数）電力送達を実施するための本質的に３つの異なる実施形態を説明する。そのような低インピーダンスから高周波数は、ダイがパッケージレベル速度で動作することを可能にし、したがってパッケージレベルでの歩留まり損失を低減する。各実施形態は、ウェハプローブ応用例全体のわずかに異なる面に対処する。しかし、各実施形態では、本開示の重要な改善は、従来技術に対して、電源フィルタリング／デカップリングに使用される受動構成部品の位置である。３つの実施形態すべてが、受動構成部品をピッチ変換基板に近接して、または物理的にピッチ変換基板内に埋め込むための方法を必要とする。
2018523135.tif 000002
【特許請求の範囲】
【請求項１】
集積回路テスト環境におけるプローブカードアセンブリのための改善された電源過渡性能（パワーインテグリティ）構造であって、
薄いピッチ変換器基板を備え、受動構成部品が、前記ピッチ変換基板と前記プローブカードとの間で取付け機構としても働くインターポーザ内に位置し、その結果、前記受動構成部品は、前記ピッチ変換基板に近接し、その結果、高周波数に対する低インピーダンスにより、ダイはパッケージレベル速度で動作することができ、それによりパッケージレベルでの歩留まり損失が低減される、構造。
【請求項２】
請求項１に記載の構造であって、前記受動構成部品がキャパシタである、構造。
【請求項３】
請求項１に記載の構造であって、前記ピッチ変換基板が、「ＴＳＶ」「ＴＧＶ」または同様の技術に基づくガラスまたはシリコンベースのピッチ変換器基板である、構造。
【請求項４】
請求項１に記載の構造であって、前記薄い基板１は、厚さ５０から１００マイクロメートルである、構造。
【請求項５】
請求項１に記載の構造であって、前記インターポーザ上の前記受動要素が、前記プローブカードに近接し、前記プローブカードから距離約２００〜３００マイクロメートルにある、構造。
【請求項６】
請求項１に記載の構造であって、前記ピッチ変換基板が交換可能である、構造。
【請求項７】
請求項１に記載の構造であって、前記ピッチ変換基板が、前記受動構成部品インターポーザにはんだ付けされる、構造。
【請求項８】
請求項１に記載の構造であって、前記構造全体が前記プローブカードにはんだ付けされ、それにより前記構造の信頼性を高める、構造。
【請求項９】
請求項１に記載の構造であって、ディスクリートキャパシタなどの前記受動電気構成部品が、埋め込み、したがって前記受動構成部品と被験ダイとの間の物理的な距離を短縮する方法を通じて被験ダイに著しく近づけて配置され得る、構造。
【請求項１０】
請求項１に記載の構造であって、前記構造が電源フィルタリングおよびデカップリングを改善し、その結果、前記被験ダイは、パッケージレベル速度を含めて、より速い速度で動作し得る、構造。
【請求項１１】
請求項１に記載の構造であって、前記基板が、前記受動デカップリング構成部品に接続された極端に薄いピッチ変換基板であり、電源経路における電気的長さ／遅延を低減する、構造。
【請求項１２】
請求項１に記載の構造であって、前記ダイの真上でオン電力および接地ルーティングを優先するために、信号のファンアウトルーティングが、前記ピッチ変換基板の周囲に延びる、構造。
【請求項１３】
請求項１２に記載の構造であって、電源ループインピーダンスが低減され、その結果、前記ダイは、パッケージレベル速度を含めて、より速い速度で動作し得る、構造。
【請求項１４】
請求項１に記載の構造であって、前記構造が「Ｋｎｏｗｎ  Ｇｏｏｄ  Ｄｉｅ」テストに一致する性能基準でダイがテストされることを可能にし、したがって、マルチダイパッケージにおけるダイ対ダイ相互接続に近い性能レベルテストを可能にする、構造。
【請求項１５】
請求項１に記載の構造であって、プローブテスト環境における消耗品が、迅速に、最小のコストで、埋込み構成部品に対する影響なしに相互交換され得る、構造。
【請求項１６】
集積回路テスト環境におけるプローブカードアセンブリのための改善された電源過渡性能（パワーインテグリティ）構造であって、薄いピッチ変換器基板を備え、受動構成部品が、前記ピッチ変換基板と前記プローブカードとの間で取付け機構としても働くインターポーザ内に位置し、その結果、前記受動構成部品は、前記ピッチ変換基板に近接し、その結果、高周波数に対する低インピーダンスにより、ダイはパッケージレベル速度で動作することができ、それによりパッケージレベルでの歩留まり損失が低減される、構造。
【請求項１７】
請求項１６に記載の構造であって、はんだおよび銅ピラーを用いて前記受動構成部品を前記基板の上部にはんだ付けすることによって、前記受動構成部品が、前記ピッチ変換基板の上部に取り付けられる、構造。
【請求項１８】
請求項１６に記載の構造であって、前記受動構成部品が、熱音波接着によって前記ピッチ変換基板の上部に取り付けられる、構造。
【請求項１９】
請求項１に記載の構造であって、前記構造全体が前記プローブカードにはんだ付けされ、それにより前記構造の信頼性を高める、構造。
【請求項２０】
集積回路テスト環境におけるプローブカードアセンブリのための改善された電源過渡性能（パワーインテグリティ）構造であって、薄い堆積層から形成された薄いピッチ変換器基板を備え、受動構成部品が前記ピッチ変換基板内に直接埋め込まれ、前記基板が、前記構成部品埋込みと適合可能であり、前記受動構成部品と前記ピッチ変換基板の下部表面または底面との間に構築された薄い再分配層をさらに備え、前記薄い層が、ウェハ／ダイに対して前記受動埋込み構成部品の可能な最も近い位置を提供し、その結果、前記受動構成部品は、前記ピッチ変換基板に近接し、その結果、高周波数に対する低インピーダンスにより、ダイはパッケージレベル速度で動作することができ、それによりパッケージレベルでの歩留まり損失が低減される、構造。
【請求項２１】
請求項２１に記載の構造であって、前記ピッチ変換基板が、構成部品埋込みと適合可能であり、薄い再分配層が前記構成部品と前記ピッチ変換基板の下部表面または底面との間に構築される、構造。
【請求項２２】
請求項２１に記載の構造であって、前記ピッチ変換基板のダイの真上の中央部分に示されるルーティング方法が、オン電力および接地ルーティングを優先する、構造。
【請求項２３】
集積回路テスト環境におけるプローブカードアセンブリのための電源過渡性能（パワーインテグリティ）構造を改善するための方法であって、
薄いピッチ変換器基板を用意するステップと、
受動構成部品を、前記受動構成部品が前記ピッチ変換基板に近接するように、前記ピッチ変換基板と前記プローブカードとの間で取付け機構としても働くインターポーザ内に配置するステップとを含み、その結果、高周波数に対する低インピーダンスにより、ダイはパッケージレベル速度で動作することができ、それによりパッケージレベルでの歩留まり損失が低減される、方法。
【請求項２４】
集積回路テスト環境におけるプローブカードアセンブリのための電源過渡性能（パワーインテグリティ）構造を改善するための方法であって、
受動構成部品を含む構造を、前記受動構成部品が前記ピッチ変換基板に近接するように、薄い堆積層から形成されたピッチ変換基板に直接完全に埋め込むステップを含み、その結果、高周波数に対する低インピーダンスにより、ダイはパッケージレベル速度で動作することができ、それによりパッケージレベルでの歩留まり損失が低減される、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
１．分野
本発明は、非常に高速の集積回路デバイスを個片化された形態または未個片化ダイ（ウェハ）の形態で自動テストすることに伴うパワーインテグリティ問題に対処するための構造である。詳細には、本発明は、改善されたピッチ変換基板のための、また受動構成部品をピッチ変換基板に近接して配置する、または埋め込むための構造を提供する。
【背景技術】
【０００２】
２．定義
本発明の開示をよりよく理解するために、ある種の用語が下記に定義される。
プローブカード：通常厚さ３ｍｍから８ｍｍの多層プリント回路板。（自動化された）テストシステムからピッチ変換基板への電気信号ルーティングインターフェースとして使用される。プローブカードそれ自体がピッチを変換するが、はるかに大きなスケールで変換する。プローブカードは、ピッチ変換基板およびプローブハウジングに対する機械的支持をも提供する。プローブカードは、見やすくするために図面内に記載され示されている。
【０００３】
ピッチ変換基板：ピッチ変換基板（ＰＴＳ）は、プローブカードとプローブハウジングアセンブリとのインターフェースを提供する。標準的なプリント回路板材料は、集積回路ダイ上の電気接続パターンをサポートするほど十分細かいピッチを可能にしない。ＰＴＳは、特別な材料を使用し、プローブカードよりはるかに小さく、ダイとプローブカードとの間に電気信号ルーティングが存在することを可能にする。大部分のＰＴＳデバイスは、一般に、それらを製造するために使用される材料によって知られる。これらは、それだけには限らないが、「ＭＬＣ」（多層セラミック）、「ＭＬＯ」（多層有機）、「Ｓｉ  Ｓｕｂ」（シリコン基板）、「Ｇｌａｓｓ  ｓｕｂ」（ガラス基板）を含む。本開示の主な焦点はＰＴＳであり、それは改善されたパワーインテグリティがこの構造への変更を必要とするからである。
【０００４】
プローブハウジングアセンブリ：プローブハウジングアセンブリは、集積回路ダイとＰＴＳとの間の実際の電気プローブを含む。プローブハウジングは、見やすくするために図面内に記載され示されている。
ダイ：ダイは、プローブアセンブリ全体がそれをテストするように設計されている実際の電気集積回路を参照する。典型的には、ダイは、シリコンウェハ上にバルクで製造され、本書は、この形態を「未個片化」形態と称する。未個片化形態は、ダイテスト用の最も一般的な形態である。ダイは、各ダイがウェハから物理的に分離されている「個片化された」形態で個々にテストされてもよい。また、ダイは、ダイが元のウェハ上とは異なる間隔で配置される「再構築された」ウェハ形態でテストされてもよい。プローブカード、ピッチ変換基板、およびプローブハウジングを含むプローブアセンブリは、ダイテストのためのこれらの３つの形態のいずれか１つで使用される。本開示におけるパワーインテグリティ／インピーダンス問題に対処する主目的は、ダイがパッケージング前にそのミッションモード（最終ユーザ用途）に可能な限り近い状態でテストされることを可能にすることである。
【０００５】
ウェハ：ウェハ−典型的には直径２００ｍｍ、３００ｍｍ、または４５０ｍｍ−は、各個々のダイがその上で製造されるベースである。１枚のウェハは、３０〜４０個から数千個の個々のダイをそれらの未個片化形態で含むことがある。ウェハは、見やすくするために図面内にある。図示されるとき、読者は、テストプローブがウェハ上の個々のダイに接続されていると仮定するべきである。
【０００６】
チャック：チャックは、テスト中にウェハ／ダイを支持およびクランプする、通常金属製の大型プラテンである。チャックは、可動機構でもあり、各ダイがテストされ得るようにダイからダイへ段階的に進む。チャックは、見やすくするために図面内に示されている。
【０００７】
パワーインテグリティ：デバイスが動作するとき電源ピンおよび接地ピンに課される過渡電流需要をプローブアセンブリがいかにうまく満たすことができるかという説明。パワーインテグリティのための重要な性能指数は、「電源ループインピーダンス」過周波数である。
【０００８】
電源ループインピーダンス：これは、被験集積回路（ダイ）が電力ピン（周波数領域Ｆにおける電圧降下／電流）に対して正弦波電流需要または過渡電流需要を課すときプローブアセンブリの電源ピンおよび接地ピン（電力ピン）をまたいでどれだけの電圧が降下することになるかという尺度である。電源ループインピーダンスが低いほど、電圧降下は少なくなる。ループインピーダンスは、電源ピンおよび接地ピンが共に含まれていたことを示す。ごく簡単に言えば、ループインピーダンスは、産業界では、しばしば「自己インダクタンス」として説明され、自己インダクタンス（ＬＳ）は、ループインピーダンス（ＬＬ）の１／２に等しく、｜ｊ２πＦＬＬ｜は、単純インダクタンスに関連付けられたループインピーダンスに等しい。「ループインピーダンス」は、共振点など電源−接地経路内での非理想的なインダクタ発生を反映するので、より正しい一般的な用語である。
【０００９】
データアイ：電源ループインピーダンスは性能の改善に直接変換され得ないので、データアイは、視覚的な性能指数としても使用される。データアイは、通常、動作クロックまたは埋込みクロックに関連付けられた、周期的な時分割を使用して被験ダイからのデータストリーム内にデジタルデータをオーバーレイする。オープンセンタデータアイは、良好な動作マージンを示すが、アイセンタが閉じたときエラーが発生し得る。
【００１０】
コンプライアント電気相互接続：２つの異なる表面上の所望のパッド間で電気接触するために何らかのレベルの圧縮を必要とする電気相互接続デバイス。コンプライアント相互接続は、２つの表面間のより高いレベルの共平面不一致、動き（すなわち、熱膨張逃がし）、および通常、容易な相互交換性を可能にする。例は、それだけには限らないが、ばね接触プローブ、導電性エラストマーシート、および導電性エラストマーピンを含む。
【００１１】
永続的電気相互接続：２つの異なる表面上の所望のパッド間で永続的に接着および電気接触する電気相互接続デバイス。永続的相互接続は、より低い接触抵抗、高い構造剛性、ならびに２つの表面を剥離するにははるかに大きい熱および力の印加によって特徴付けられる。例は、それだけには限らないが、はんだおよび熱音波接着された銅ピラーを含む。
【００１２】
再分配層（ＲＤＬ）：ピッチ変換基板内に存在し、ダイの非常に細かいピッチからプローブカードのはるかに大きいピッチへのポイントツーポイント接続の目的を果たす電気ルーティング層。多くの場合、中間ステップ、および複数の相互接続する再分配層があり得る。
【００１３】
３．関連技術
図１１は、関連従来技術の断面図を示し、参照のためだけに提供されている。従来技術では、ウェハプローブまたはダイプローブのセットアップは、プローブカード［８０］と、取付け機構［８２］およびピッチ変換基板［８１］と、プローブおよびプローブヘッド［８３］と、ウェハプローブチャック（単にチャック）［８５］とを含む。動作時には、チャック［８５］は、Ｘ−Ｙ方向にダイからダイへ移動する。テストするための次のダイが到達したとき、チャック［８５］はウェハ／ダイ［８４］をプローブヘッド［８３］内に持ち上げる。プローブ［８３］がウェハ［８４］上のダイに機械的に接触し、したがって導電経路をもたらし、ダイ［８４］がテストされることを可能にする。
【００１４】
従来技術では、受動電気構成部品［８６］（一般にキャパシタ）がダイ［８４］から、その動作中および電気テストを受けている間、過渡電流需要（電荷／時間）のために電荷を貯蔵する。従来技術における一般的な慣行は、ルーティングのためにピッチ変換基板［８１］およびプローブカード［８０］の上でダイ［８４］の真上のエリアを使用する。
【００１５】
受動電気構成部品［８６］とウェハ［８４］上の被験ダイとの間の物理的な距離は、ダイ［８４］の過渡電流需要を満たすために受動電気構成部品［８６］内の貯蔵された電荷がいかにうまく送達され得るかに直接影響を及ぼす。この距離がより長い場合、距離の長さの結果として生じることになる遅延がより多くなる。デカップリングコンデンサはＲＦ短絡として働くので、この遅延は、一般に、最大約１ＧＨｚの誘導効果を有し、次いで、周波数が増大するにつれてより高いインピーダンスとより低いインピーダンスとの間で揺れ動く。これは、一般的な分散インピーダンス効果（ｄｉｓｔｒｉｂｕｔｅｄ  ｉｍｐｅｄａｎｃｅ  ｅｆｆｅｃｔ）である。応用例間で様々であるプローブカードの厚さにより、共振点の正確な位置は変化する。正味の影響が図１３Ｂ、図１４Ｂ、図１５Ｂ、および図１６Ｂに示されている。図１３Ｂおよび図１４Ｂに示されているデータアイに基づいて、ダイは、６６７ＭＢ／ｓと１０００ＭＢ／ｓとの間で適正に動作を停止する。図１６Ｂは、１ＧＨｚクロックを示す。この場合、リンギングは整列する傾向があるが、エッジ遷移は、非常にひずむ。
【００１６】
ごく簡単に言えば、この問題は、有効ループインピーダンスをループインダクタンスＬＬに単純化することによって説明され得る。電圧降下は、ループインダクタンスを時間に対する過渡電流需要の導関数を乗じたもの、すなわちΔＶ＝ＬＬＸｄＩ／ｄｔに等しい。ダイ上のトランジスタが状態を遷移させたとき、過渡電流が生み出され、簡単に言えば、寄生キャパシタンスＣｐの量およびそれらのトランジスタが駆動しなければならない部分的なオン電流／部分的なオフ電流に関連する。ＬＬが増大したとき、トランジスタの出力応答は、遅延され減衰された正弦波リンギングまたは遅延され低減されたエッジを有する。この単純化された場合には、可能な両応答は、２次微分方程式としてしばしばモデル化されるＬＬおよびＣｐの優勢な２次応答に関連する。リンギングは、図１４Ｂにおいて最も目立つ。
【００１７】
４．
標準的な従来技術は、受動構成部品をプローブカードに取り付けるためにはんだリフロープロセスを使用する。この取付け方法は、３０年以上の業界知識および実施の利益を有する。したがって、これは低コストかつ高信頼性である−どちらも性能を代償として得られる。前述の従来技術の提案に伴う前述の問題を克服する１つまたは複数の構造を提供することが望ましいであろう。
【発明の概要】
【００１８】
本発明は、改善されたピッチ変換基板のための、また受動構成部品をピッチ変換基板に近接して配置する、または埋め込むための構造を提供する。本発明は、ダイへの低インピーダンス（過周波数）電力送達を実施するための構造の本質的に３つの異なる実施形態を提供する。高周波数に対するそのような低インピーダンスにより、ダイはパッケージレベル速度で動作することができ、したがってパッケージレベルでの歩留まり損失が低減される。各実施形態は、ウェハプローブ応用例全体のわずかに異なる面に対処する。しかし、各実施形態では、本開示の重要な改善は、従来技術に対して、電源フィルタリング／デカップリングに使用される受動構成部品の位置である。３つの実施形態すべてが、受動構成部品をピッチ変換基板に近接して、または物理的にピッチ変換基板内に埋め込むための方法を必要とする。
【００１９】
本発明の第１の実施形態は、デカップリング構成部品およびプレーンを、ピッチ変換基板とプローブカードとの間で取付け機構としても働くインターポーザ構造内に埋め込む（図１〜図４参照）。この実施形態は、ピッチ変換基板が大量テストにおける消耗品となり得るので、相互交換性の利益を有する。従来技術より良好ではあるが、他の実施形態に対して性能劣化が生じる。第１の実施形態は、任意の形態のピッチ変換基板と共に動作し得る。しかし、ガラス基板およびシリコン基板の短い電気的長さが最も大きな利益をもたらす。
【００２０】
第２の実施形態は、デカップリング構成部品を上面ピッチ変換基板に直接取り付ける（図５〜図７参照）。基板は、プローブカードへの電気相互接続をも提供する機械的保護ハウジングに実装される。この実施形態は、より大きなパワーインテグリティおよび相互交換性の利益を有する。しかし、交換機構は、第１の実施形態より高価である。第２の実施形態は、その利益を達成するために、ガラス基板およびシリコン基板の短い電気的長さを必要とする。
【００２１】
第３の実施形態は、デカップリング構成部品を直接ピッチ変換基板に、薄い電気信号再分配層の下方に直接、完全に埋め込む（図８〜図１０参照）。この実施形態は、相互交換性を代償として最も大きなパワーインテグリティの利益を有する。摩耗したとき、アセンブリ全体を交換しなければならない。第３の実施形態は、任意の適用可能な材料内に組み込まれてよい。
【図面の簡単な説明】
【００２２】
【図１】基本的に、デカップリング構成部品およびプレーンを、ピッチ変換基板とプローブカードの間で取付け機構としても働くインターポーザ構造内に埋め込む構造を示す本発明の第１の実施形態を説明する。デカップリング構成部品およびプレーンを、ピッチ変換基板とプローブカードとの間で取付け機構としても働くインターポーザ構造内に埋め込む構造として本発明が示されている、本発明の第１の実施形態の部分分解断面図である。
【図２】基本的に、デカップリング構成部品およびプレーンを、ピッチ変換基板とプローブカードの間で取付け機構としても働くインターポーザ構造内に埋め込む構造を示す本発明の第１の実施形態を説明する。図１に示されている本発明の第１の実施形態の完全組立て断面図である。
【図３】基本的に、デカップリング構成部品およびプレーンを、ピッチ変換基板とプローブカードの間で取付け機構としても働くインターポーザ構造内に埋め込む構造を示す本発明の第１の実施形態を説明する。ピッチ変換基板がデカップリング構成部品およびプレーンのためのインターポーザ構造にはんだ付けされた、図１および図２に示されている本発明の同様の実施形態の図である。
【図４】基本的に、デカップリング構成部品およびプレーンを、ピッチ変換基板とプローブカードの間で取付け機構としても働くインターポーザ構造内に埋め込む構造を示す本発明の第１の実施形態を説明する。ピッチ変換基板がプローブカードにはんだ付けされていることを除いて、図３に示されている本発明の同様の実施形態の図である。
【図５】基本的に、デカップリング構成部品が上面ピッチ変換基板に直接取り付けられる構造が提供される本発明の第２の実施形態を示す。デカップリング構成部品が上面ピッチ変換基板に直接取り付けられる構造として本発明が示されている、本発明の第２の実施形態の部分分解断面図である。
【図６】基本的に、デカップリング構成部品が上面ピッチ変換基板に直接取り付けられる構造が提供される本発明の第２の実施形態を示す。図５に示されている第２の実施形態の完全組立て図である。
【図７】基本的に、デカップリング構成部品が上面ピッチ変換基板に直接取り付けられる構造が提供される本発明の第２の実施形態を示す。ピッチ変換基板がプローブカードにはんだ付けされていることを除いて、図５および図６に示されている本発明の同様の実施形態の図である。
【図８】基本的に、デカップリング構成部品が直接ピッチ変換基板に、薄い電気信号再分配層の下方に直接、完全に埋め込まれる本発明の第３の実施形態を示す。デカップリング構成部品が直接ピッチ変換基板に、薄い電気信号再分配層の下に直接、完全に埋め込まれる構造として本発明が示されている、本発明の第３の実施形態の部分分解断面図である。
【図９】基本的に、デカップリング構成部品が直接ピッチ変換基板に、薄い電気信号再分配層の下方に直接、完全に埋め込まれる本発明の第３の実施形態を示す。図８に示されている第３の実施形態の完全組立て断面図である。
【図１０】基本的に、デカップリング構成部品が直接ピッチ変換基板に、薄い電気信号再分配層の下方に直接、完全に埋め込まれる本発明の第３の実施形態を示す。ピッチ変換基板がプローブカードにはんだ付けされていることを除いて、図８および図９に示されている本発明の同様の実施形態の図である。
【図１１】従来技術の構造の断面図である。
【図１２】図１１の従来技術の構造と比べた第１の実施形態（図１〜図４）および第３の実施形態（図８〜図１０）についての周波数領域における電源ループインピーダンスを示すグラフである。
【図１３】従来技術（図１１；Ｂ）に比べた第３の実施形態（図８〜図１０；Ａ）についての６６７Ｍｂ／ｓでの単純パターンのデータアイの図である。
【図１４】従来技術（Ｂ）（図１１）に比べた第３の実施形態（Ａ）（図８〜図１０）についての１Ｇｂ／ｓでの単純パターンのデータアイの図である。
【図１５】従来技術（Ｂ）（図１１）に比べた第３の実施形態（Ａ）（図８〜図１０）についての２Ｇｂ／ｓでの単純パターンのデータアイの図である。
【図１６】従来技術（Ｂ）（図１１）に比べた第３の実施形態（Ａ）（図８〜図１０）についての電圧対時間領域クロックパターンの図である。
【図１７】本発明のすべての実施形態についてピッチ変換基板上のキャパシタ位置および／または埋込み構成部品インターポーザに対する信号のためのルーティングを示す上面図である。
【図１８】図１のピッチ変換基板の拡大図である。
【図１９】図５のピッチ変換基板の拡大図である。
【図２０】図８のピッチ変換基板の拡大図である。
【発明を実施するための形態】
【００２３】
図面の図、すなわち図１〜図２０における様々な実施形態の要素番号は、以下のとおりである。
図１：コンプライアント相互接続を有する第１の実施形態の分解断面図
１．プローブカードプリント回路板（ＰＣＢ）
２．個々のダイを有するプローブされることになるウェハ
３．支持用プローブチャック
４．プローブハウジング
５．プローブ機構
６．ＰＣＢからＥＣＩへのコンプライアント相互接続
７．＃６のための圧縮ストップハウジング
８．埋込み構成部品、受動
９．埋込み構成部品インターポーザ（ＥＣＩ）基板
１０．ＥＣＩからＰＴＳへのコンプライアント相互接続
１１．＃１０のための圧縮ストップハウジング
１２．「ガラス」または「シリコン」の貫通ビアを有するピッチ変換基板（ＰＴＳ）
１３．＃６〜＃１１からなる埋込み構成部品インターポーザアセンブリ
１４．従来技術（たとえば、ＭＬＯ、ＭＬＣ）に取って代わるＥＣＩ／ＰＴＳアセンブリ
１５．プローブヘッドアセンブリ
図２：組み立てられて示されており、ダイをプローブする第１の実施形態（図１）
１６．プローブカードプリント回路板（ＰＣＢ）（図１．１と同じ）
１７．個々のダイを有するプローブされることになるウェハ（図１．２と同じ）
１８．支持用プローブチャック（図１．３と同じ）
１９．従来技術（たとえば、ＭＬＯ、ＭＬＣ）に取って代わるＥＣＩ／ＰＴＳアセンブリ（図１．１４と同じ）
２０．プローブヘッドアセンブリ（図１．１５と同じ）
図３：第１の実施形態に対する副次的な逸脱形態１：ＰＴＳからＥＣＩの間での永続的電気相互接続の使用
２１．プローブカードプリント回路板（ＰＣＢ）（図１．１と同じ）
２２．個々のダイを有するプローブされることになるウェハ（図１．２と同じ）
２３．支持用プローブチャック（図１．３と同じ）
２４．従来技術（たとえば、ＭＬＯ、ＭＬＣ）に取って代わるＥＣＩ／ＰＴＳアセンブリ（図１．１４と同様であるが、項目１０、１１が永続的相互接続と置き換えられている）
２５．プローブヘッドアセンブリ（図１．１５と同じ）
２６．ＥＣＩとＰＴＳとの間の永続的導電性相互接続機構（はんだ、銅ピラー）
図４：第１の実施形態に対する副次的な逸脱形態２：ＰＴＳ  ＥＣＩアセンブリとプローブカードとの間での永続的電気相互接続の使用
２７．プローブカードプリント回路板（ＰＣＢ）（図１．１と同じ）
２８．個々のダイを有するプローブされることになるウェハ（図１．２と同じ）
２９．支持用プローブチャック（図１．３と同じ）
３０．従来技術（たとえば、ＭＬＯ、ＭＬＣ）に取って代わるＥＣＩ／ＰＴＳアセンブリ（図１．１４と同様であるが、項目６、７および１０、１１が永続的相互接続と置き換えられている）
３１．プローブヘッドアセンブリ（図１．１５と同じ）
３２．ＥＣＩとＰＴＳとの間の永続的導電性相互接続機構（はんだ、銅ピラー）
３３．ＥＣＩ／ＰＴＳアセンブリとプローブカードとの間の永続的導電性相互接続機構（はんだ、銅ピラー）
第２の実施形態のための図
図５〜図７は、第２の主実施形態を使用する信号ローディングおよび電源送達のための改善された方法の断面図を使用して２つの副次的な逸脱形態、すなわち、受動構成部品がピッチ変換器上に直接実装された「ＴＳＶ」「ＴＧＶ」または同様の技術に基づくガラスまたはシリコンベースのピッチ変換器基板（ＰＴＳ）を説明する。構成部品は、ダイの形態にあってもパッケージされた形態にあってもよい。機械的な強化、より良好な耐久性、および粗いピッチ変換のために、必要に応じて、導電性経路を有する補強要素が、ピッチ変換器基板に永続的に取り付けられ、図５は、個々の構成部品片を説明する。図６は、「ミッションモード」で組み立てられた図５を示す。図７は、コンプライアント相互接続が、任意の形態のより永続的な接続、しかし一般にはんだおよび銅ピラーによって置き換えられている副次的な逸脱形態を説明する。
【００２４】
図５では、ラベル３４〜３８、４６は、本開示に関連する、しかし本開示に特に含まれる必要な機能項目を説明する。これらの項目は、従来技術に勝る機能および改善を説明するために必要であるため、示されている。
【００２５】
図５：実施形態２のための断面分解図：支持用補強材を有しコンプライアント電気相互接続を使用する、ＰＴＳに取り付けられた埋込みデカップリング構成部品
３４．プローブカードプリント回路板（ＰＣＢ）
３５．個々のダイを有するプローブされることになるウェハ
３６．支持用プローブチャック
３７．プローブハウジング
３８．プローブ機構
３９．ＰＣＢからＰＴＳへのコンプライアント相互接続
４０．＃３９のための圧縮ストップハウジング
４１．埋込み構成部品、受動、およびキャビティ
４２．ＰＴＳと補強要素との間の永続的導電性取付け機構
４３．粗いピッチ変換のための導電性経路を有する補強要素
４４．「ガラス」または「シリコン」の貫通ビアまたは同様の技術を有するピッチ変換基板（ＰＴＳ）
４５．＃３９〜＃４４からなる埋込み構成部品ピッチ変換器アセンブリ
４６．プローブヘッドアセンブリ
図６：組み立てられて示されており、ダイをプローブする第２の実施形態（図５）
４７．プローブカードプリント回路板（ＰＣＢ）（図５．３４と同じ）
４８．個々のダイを有するプローブされることになるウェハ（図５．３５と同じ）
４９．支持用プローブチャック（図５．３６と同じ）
５０．従来技術（たとえば、ＭＬＯ、ＭＬＣ）に取って代わるＥＣＩ／ＰＴＳアセンブリ（図５．４５と同じ）
５１．プローブヘッドアセンブリ（図５．４６と同じ）
図７：第２の実施形態に対する副次的な逸脱形態：隣接する補強材からプローブカードの間での永続的電気相互接続の使用
５２．プローブカードプリント回路板（ＰＣＢ）（図５．３４と同じ）
５３．個々のダイを有するプローブされることになるウェハ（図５．３５と同じ）
５４．支持用プローブチャック（図５．３６と同じ）
５５．従来技術（たとえば、ＭＬＯ、ＭＬＣ）に取って代わるＥＣＩ／ＰＴＳアセンブリ（図５．４５と同様であるが、コンプライアント要素３９および４０が永続的取付け機構と置き換えられている）
５６．プローブヘッドアセンブリ（図５．４６と同じ）
５７．埋込み構成部品／ピッチ変換器基板アセンブリとプローブカードとの間の永続的取付け機構
第３の実施形態のための図
図８〜図１０は、第３の主実施形態を使用する信号ローディングおよび電源送達のための改善された方法の断面図を使用して２つの副次的な逸脱形態、すなわち、受動電気構成部品が対象のテストダイの真上に埋め込まれたピッチ変換基板を説明する。図８は、個々の構成部品片を説明する。図９は、「ミッションモード」で組み立てられた図８を示す。図１０は、コンプライアント相互接続が、任意の形態のより永続的な接続、しかし一般にはんだおよび銅ピラーによって置き換えられている副次的な逸脱形態を説明する。
【００２６】
図８では、ラベル５８〜６２、６８は、本開示に関連する、しかし本開示に特に含まれる必要な機能項目を説明する。これらの項目は、従来技術に勝る機能および改善を説明するために必要であるため、示されている。
【００２７】
図８：第３の実施形態のための断面分解図：コンプライアント電気相互接続を使用してピッチ変換基板内に直接埋め込まれた受動構成部品
５８．プローブカードプリント回路板（ＰＣＢ）
５９．個々のダイを有するプローブされることになるウェハ
６０．支持用プローブチャック
６１．プローブハウジング
６２．プローブ機構
６３．ＰＣＢからＥＣＩへのコンプライアント相互接続
６４．＃６３のための圧縮ストップハウジング
６５．埋込み構成部品、受動
６６．一体の埋込み構成部品を有するピッチ変換基板（ＰＴＳ）
６７．ＰＴＳアセンブリ
６８．プローブヘッドアセンブリ
図９：組み立てられて示されており（図８）、ダイをプローブする第３の実施形態
６９．プローブカードプリント回路板（ＰＣＢ）（図８．５８と同じ）
７０．個々のダイを有するプローブされることになるウェハ（図８．５９と同じ）
７１．支持用プローブチャック（図８．６０と同じ）
７２．ピッチ変換基板（図８．６７と同じ）
７３．プローブハウジング（図８．６８と同じ）
図１０：第３の実施形態に対する副次的な逸脱形態：ＰＴＳとプローブカードとの間での永続的電気相互接続の使用
７４．プローブカードプリント回路板（ＰＣＢ）（図８．５８と同じ）
７５．個々のダイを有するプローブされることになるウェハ（図８．５９と同じ）
７６．支持用プローブチャック（図８．６０と同じ）
７７．ピッチ変換基板（図８．６７と同様であるが、永続的取付けのために修正されている）
７８．プローブハウジング（図８．６８と同じ）
７９．永続的取付け機構
図１１：従来技術の説明
８０．プローブカードプリント回路板（ＰＣＢ）
８１．ピッチ変換基板
８２．永続的取付け機構
８３．プローブハウジングおよびプローブ
８４．個々のダイを有するプローブされることになるウェハ
８３．支持用プローブチャック
８６．はんだ実装受動構成部品
図１２〜図１６は、従来技術と開示されている実施形態との性能比較を示す。図１２〜図１６では、「Ａ」側は、本開示の改善された性能を示し、「Ｂ」側は、従来技術の性能を示す。
【００２８】
図１２：従来技術（Ｂ）に比較された第１の実施形態（Ａ）および第３の実施形態（Ａ）についての周波数領域における電源ループインピーダンス。
図１３：６６７Ｍｂ／ｓでの単純パターンのデータアイ；従来技術（Ｂ）に比較された第３の実施形態（Ａ）。
【００２９】
図１４：１Ｇｂ／ｓでの単純パターンのデータアイ；従来技術（Ｂ）に比較された第３の実施形態（Ａ）。
図１５：２Ｇｂ／ｓでの単純パターンのデータアイ；従来技術（Ｂ）に比較された第３の実施形態（Ａ）。
【００３０】
図１６：従来技術（Ｂ）に比較された第３の実施形態（Ａ）についての電圧対時間領域クロックパターン。
図１７：ピッチ変換基板上のキャパシタ位置および／または埋込み構成部品インターポーザに対する信号のためのルーティングを示すトップダウンビュー。
８７：ピッチ変換基板の下のダイの位置
８８．ＥＣＩ（実施形態１）またはＰＴＳ内のダイの真上の受動構成部品（たとえば、デカップリングキャパシタ）の位置
８９．ファインピッチビアリング：一般に「シリコン貫通ビア（ＴＳＶ）」または「ガラス貫通ビア（ＴＧＶ）」として知られる５０μｍから１００μｍピッチのビア
９０．ダイからダイ［８７］に最も近い再分配層上のファインピッチビアリング［８９］への信号ルーティング
９１．ファインピッチビアリング［８９］からダイの反対側の再分配層上のインターフェースパッド［９２］への信号ルーティング
９２．永続的相互接続またはコンプライアント相互接続を通るプローブカードへのインターフェースパッド
９３．ピッチ変換基板
図１８：実施形態１のための修正されたピッチ変換基板の切断図
９４：ＴＳＶ／ＴＧＶからＥＣＩおよびプローブカードへのインターフェースパッドへのファンアウトのための上側再分配層（ダイの反対側）
９５．ピッチ変換基板の貫通ビア区間
９６．ダイパッドからＴＳＶ／ＴＧＶへのファンアウトのための下部再分配層（ダイに最も近い）
９７．プローブをインターフェースするためのダイパッド
９８．信号ルーティングのための「立ち入り禁止」領域。再分配領域およびＴＳＶ／ＴＧＶ領域内のこのエリアは、可能な限り電源および接地ルーティング専用である。
９９．ここでは埋込み構成部品がピッチ変換基板内に一体化されないことを伝えるために示されている埋込み構成部品インターポーザ（図１参照）
１００．信号のためのルーティング領域。これらの領域は、ダイの真上にルーティングする受動構成部品のための余地を可能にするためにダイエリアの外側にある。
【００３１】
図１９：実施形態２のための修正されたピッチ変換基板の切断図
１０１：ＴＳＶ／ＴＧＶからＥＣＩおよびプローブカードへのインターフェースパッドへのファンアウトのための上側再分配層（ダイの反対側）
１０２．ピッチ変換基板の貫通ビア区間
１０３．ダイパッドからＴＳＶ／ＴＧＶへのファンアウトのための下部再分配層（ダイに最も近い）
１０４．プローブをインターフェースするためのダイパッド
１０５．信号ルーティングのための「立ち入り禁止」領域。再分配領域およびＴＳＶ／ＴＧＶ領域内のこのエリアは、可能な限り電源および接地ルーティング専用である。
１０６．ピッチ変換基板上に実装された埋込み構成部品（図５参照）
１０７．信号のためのルーティング領域。これらの領域は、ダイの真上にルーティングする受動構成部品のための余地を可能にするためにダイエリアの外側にある。
【００３２】
図２０：実施形態３のための修正されたピッチ変換基板の切断図
１０８．ピッチ変換基板の貫通ビア区間
１０９．ダイパッドからＴＳＶ／ＴＧＶへのファンアウトのための下部再分配層（ダイに最も近い）
１１０．プローブをインターフェースするためのダイパッド
１１１．信号ルーティングのための「立ち入り禁止」領域。再分配領域およびＴＳＶ／ＴＧＶ領域内のこのエリアは、可能な限り電源および接地ルーティング専用である。
１１２．ピッチ変換基板上に実装された埋込み構成部品（図５参照）
１１３．信号のためのルーティング領域。これらの領域は、ダイの真上にルーティングする受動構成部品のための余地を可能にするためにダイエリアの外側にある。
【００３３】
本発明は、改善されたピッチ変換基板のための、また受動構成部品をピッチ変換基板に近接して配置する、または埋め込むための何らかの変形または修正を有する基本的に３つの実施形態を提供する。各実施形態は、ウェハプローブ応用例全体のわずかに異なる面に対処する。しかし、各実施形態について、本開示の重要な改善は、従来技術に対して、電源フィルタリング／デカップリングに使用される受動構成部品の位置である。本発明の３つの基本的な実施形態すべてが、受動構成部品をピッチ変換基板に近接して、または物理的にピッチ変換基板内に埋め込むことを必要とする。このようにして、本発明は、ディスクリートキャパシタなど受動電気構成部品を、埋め込み、したがって受動構成部品と被験ダイとの間の物理的な距離を短縮することによって被験ダイに著しく近づけて配置することができる構造を提供する。本発明は、そのような埋込み構造および方法を実施するための様々な実施形態を提供する。
【００３４】
図１〜図２０の図面を参照すると、図１〜図４は、基本的に、デカップリング構成部品およびプレーンが、ピッチ変換基板とプローブカードとの間で取付け機構としても働くインターポーザ構造内に埋め込まれる本発明の第１の実施形態を説明する。この第１の実施形態は、ピッチ変換基板が大量テストにおける消耗品となり得るので、相互交換性の利益を有する。従来技術より良好ではあるが、他の実施形態に対して性能劣化が生じる。この第１の実施形態は、任意の形態のピッチ変換基板と共に動作し得る。しかし、ガラス基板およびシリコン基板の短い電気的長さが最も大きな利益をもたらす。
【００３５】
図１〜図４は、基本的に、第１の主実施形態を使用する信号ローディングおよび電源送達のための改善された方法の断面図を使用して３つの副次的な逸脱形態、すなわち、埋込み構成部品（受動）が「ＴＳＶ」「ＴＧＶ」または同様の技術に基づくガラスまたはシリコンベースのピッチ変換器基板に取り付けられたディスクリートインターポーザ（ＴＳＶ＝シリコン貫通ビア、ＴＧＶ＝ガラス貫通ビア）を有する本発明の第１の実施形態を説明する。図１は、個々の構成部品片を説明する。図２は、「ミッションモード」で組み立てられた図１を示す。図３および図４は、コンプライアント相互接続が、任意の形態のより永続的な接続、しかし一般にはんだおよび銅ピラーによって置き換えられている副次的な逸脱形態を説明する。図１の実施形態には、図１１の従来技術に勝る２つの本質的な違いがある。第１に、図１１の従来のピッチ変換基板の代わりに、図１の実施形態は、図１１の従来技術の基板より幅がはるかに薄い新しいピッチ変換基板１２を有する。図１における新しい、より薄い基板１２は、図１１の従来技術の基板の１から２ミリメートルに比べて、厚さ５０から１００マイクロメートルである。
【００３６】
第２に、図１の実施形態では、キャパシタンス８または受動構成部品８がインターポーザ９内に位置する。したがって、より薄い基板１２およびインターポーザ９上のキャパシタンスまたは受動構成部品８の位置により、キャパシタンス８は、図１１の従来技術の構造よりはるかにプローブカードに近接し、図１１の従来技術の構造の距離４４ｍｍまたは４．５ｍｍから９ｍｍのものに比べて、プローブカードから距離２００〜３００マイクロメートルにある。したがって、この第１の実施形態の構造は、電源フィルタリングおよびデカップリングを改善し、その結果、被験ダイは、パッケージレベル速度を含めて、より速い速度で動作し得る。この構造は、受動デカップリング構成部品に対する極端に薄いピッチ変換基板接続を有し、電源経路における電気的長さ／遅延を低減する。この構造では、ダイの真上でオン電力および接地ルーティングを優先するために、信号のファンアウトルーティングが、ピッチ変換基板の周囲に延びる。さらにこの構造では、電源ループインピーダンスが低減され、その結果、ダイは、パッケージレベル速度を含めて、より速い速度で動作し得る。この構造は、「Ｋｎｏｗｎ  Ｇｏｏｄ  Ｄｉｅ」テストに一致する性能基準でダイがテストされることを可能にし、したがって、マルチダイパッケージにおけるダイ対ダイ相互接続に近い性能レベルテストを可能にする。
【００３７】
図１の実施形態の新規な構造の別の利点は、図１１の従来技術の基板が交換可能でない一方、基板１２が消耗品であり、交換可能であることである。図２は、完全に組み立てられた形態にある図１の同じ実施形態である。
【００３８】
図３は、ピッチ変換基板１２が受動構成部品インターポーザ９にはんだ付けされていることを除いて、図１および図２の実施形態と同様である。回路全体が共にはんだ付けされている。図３の実施形態は、コンプライアント相互接続を追加する必要がないので、より経済的である。
【００３９】
図４は、図３では回路構造をプローブカードから取り外し置き換えることができることを除いて、図３のものと同様の実施形態である。図４の実施形態では、回路構造全体がプローブカード２１にはんだ付けされている。これは、この実施形態をより信頼性の高いものにする。
【００４０】
本発明の第２の基本実施形態が図５〜図７に示されている。第２の主実施形態を使用する信号ローディングおよび電源送達のための改善された方法の断面図を使用する２つの副次的な逸脱形態、すなわち、受動構成部品がピッチ変換器上に直接実装された「ＴＳＶ」「ＴＧＶ」または同様の技術に基づくガラスまたはシリコンベースのピッチ変換器基板（ＰＴＳ）。構成部品は、ダイの形態にあってもパッケージされた形態にあってもよい。機械的な強化、より良好な耐久性、および粗いピッチ変換のために、必要に応じて、導電性経路を有する補強要素が、ピッチ変換器基板に永続的に取り付けられる。図５は、個々の構成部品片を説明する。図６は、「ミッションモード」で組み立てられた図５を示す。図７は、コンプライアント相互接続が、任意の形態のより永続的な接続、しかし一般にはんだおよび銅ピラーによって置き換えられている副次的な逸脱形態を説明する。
【００４１】
図５では、ラベル３４〜３８、４６は、本発明に関連する、しかし本開示に特に含まれる必要な機能項目を説明する。これらの項目は、従来技術に勝る機能および改善を説明するために必要であるため、示されている。
【００４２】
図５は、キャパシタ４１などデカップリング受動構成部品４１が上面ピッチ変換基板４４の上部に直接取り付けられる構造の本発明の第２の実施形態の部分分解断面図を示し、これは、本発明の図１〜図４の実施形態で使用されているインターポーザの必要をなくす。受動構成部品は、２つの方法の１つによってピッチ変換基板４４の上部に取り付けられ得る。第１の方法は、構成部品を基板の上部にはんだ付けすることによる。第２は、当技術分野で知られている技法である熱音波接着による。これは、キャパシタを、基板の上部にスポット溶接されるように加熱する。基板のための寸法厚さは、この実施形態について、本発明の図１〜図４の第１の実施形態のためのものと同じである。
【００４３】
図６は、本発明の第２の実施形態の完全に組み立てられた図であることを除いて、図５に示されているものと同じ実施形態である。
図７は、より良好な信頼性をもたらすために、構造がすべて１つのパッケージとして共にはんだ付けされていることを除いて、図５および図６からの実施形態と同様である。
【００４４】
図８〜図１０は、基本的に、受動構成部品［６５］がピッチ変換基板［６６］内に直接埋め込まれる本発明の第３の実施形態を説明する。これは、ピッチ変換基板［６５］が構成部品埋込みと適合可能であること、および薄い再分配層が構成部品とピッチ変換基板［６５］の下部表面／底面との間に構築されることを必要とする。薄い層（５μｍ未満）を使用することは、ウェハ／ダイ［５９］に対して受動埋込み構成部品［６５］の可能な最も近い位置を生み出す。本発明の第１および第２の実施形態と異なり、この第３の実施形態は、薄いピッチ変換基板を使用せず−図２０に示されているように、薄い堆積層だけである。また、第３の実施形態は、ピッチ変換基板の中央部分（ダイの真上）がオン電力および接地ルーティングを優先する図１７に示されているルーティング方法を必要とする。第３の実施形態は、第２の実施形態の距離に、ピッチ変換基板の有効厚さを反映するために平均で１２５μｍを加えたものの利益のすべてを有する。
【００４５】
図１２Ａに示されているように、この第３の実施形態は、ダイから受動構成部品への可能な最も低い電源ループインピーダンスを達成する−本発明の第１および第２の実施形態、ならびにすべての従来技術より性能が優れている。図１３Ａ、図１４Ａ、および図１５Ａは、ランダムなデータストリーム−それぞれ６６７ＭＢｓ、１０００ＭＢｓ、および２０００ＭＢｓについて、第３の実施形態のデータアイを従来技術に対して比較する。図１６Ａは、第３の実施形態についてクロックデータを従来技術に対して比較する。
【００４６】
すべての実施形態は、受動デカップリングおよびフィルタリング構成部品を埋め込み、ならびにそれらをダイそれ自体にずっと近づけて配置する。第１および第２の実施形態は、埋込みを介して、また薄いピッチ変換基板を使用してこれを達成する。第３の実施形態は、ピッチ変換基板内に埋め込むことを介し、一方、薄く非常に密な再分配層を使用して、これを達成する。すべての場合において、これらの実施形態は、電源ループインピーダンスを著しく−最小で５分の１（第１の実施形態）、最大で２０分の１（第３の実施形態）に低減する（図１２参照）。
【００４７】
図８は、薄い電気信号再分配層の真下に、図２０に示されているように、薄い堆積層から形成されたピッチ変換基板６６に直接完全に埋め込まれた受動構成部品６５を構造が有する第３の実施形態の断面分解図を示し、ピッチ変換基板は、この場合も、本発明の図１の第１の実施形態のピッチ変換基板において説明されている同じ幅寸法を有することが好ましい。図８に示されている本発明のこの第３の実施形態は、キャパシタ６５など受動構成部品６５がピッチ変換基板６６内に直接埋め込まれるので、最高の性能をもたらす。図９は、図８の実施形態を完全に組み立てられた図で示す。図１０は、すべてが１つのユニットとして共にはんだ付けされた図８の実施形態と同様のものである。図１１は、先に論じた従来技術の構造である。
【００４８】
現在好ましい実施形態について開示のために述べたが、方法ステップの構成における多数の変更、および当業者なら装置部分を作ることができる。そのような変更は、添付の特許請求の範囲によって定義される本発明の精神に包含される。
【図１】
2018523135.tif 000003
【図２】
2018523135.tif 000004
【図３】
2018523135.tif 000005
【図４】
2018523135.tif 000006
【図５】
2018523135.tif 000007
【図６】
2018523135.tif 000008
【図７】
2018523135.tif 000009
【図８】
2018523135.tif 000010
【図９】
2018523135.tif 000011
【図１０】
2018523135.tif 000012
【図１１】
2018523135.tif 000013
【図１２】
2018523135.tif 000014
【図１３】
2018523135.tif 000015
【図１４】
2018523135.tif 000016
【図１５】
2018523135.tif 000017
【図１６】
2018523135.tif 000018
【図１７】
2018523135.tif 000019
【図１８】
2018523135.tif 000020
【図１９】
2018523135.tif 000021
【図２０】
2018523135.tif 000022
【国際調査報告】
2018523135.tif 000023