(57)【要約】  説明する内容のいくつかの態様では、無線センサ装置が無線周波数（ＲＦ）プロセッサシステムを含む。ＲＦプロセッサシステムは、複数の実行ユニットを有する超長命令語（ＶＬＩＷ）プロセッサ装置を含む。ＲＦプロセッサシステムは、ストレージユニット及び相互接続装置も含む。ストレージユニットは、実行ユニットにルーティングすべき命令語を記憶する。相互接続装置は、ストレージユニットと実行ユニットとの間に接続性を提供する。相互接続装置は、ＶＬＩＷ装置の各クロックサイクルのためのルーティングインデックスに従って、ストレージユニットからそれぞれの実行ユニットに命令語をルーティングするように適合される。【選択図】図１Ｂ
2018537791.tif 000002
【特許請求の範囲】
【請求項１】
無線周波数（ＲＦ）プロセッサシステムを備えた無線センサ装置であって、前記ＲＦプロセッサシステムは、
実行ユニットを含む超長命令語（ＶＬＩＷ）プロセッサ装置と、
前記実行ユニットにルーティングすべき命令語を記憶するストレージユニットと、
前記ストレージユニットと前記実行ユニットとの間に接続性を提供する相互接続装置と、を含み、
前記相互接続装置は、
前記ＶＬＩＷプロセッサ装置のクロックサイクルのためのルーティングインデックスにアクセスし、
前記クロックサイクルのための前記ルーティングインデックスに従って、前記ストレージユニットのうちの１つ又は２つ以上から前記実行ユニットのうちの１つ又は２つ以上に前記命令語をルーティングする、
ように適合される、無線センサ装置。
【請求項２】
前記クロックサイクルのための前記ルーティングインデックスは、前記クロックサイクルにおいて実行すべき命令語を前記実行ユニットが受け取るかどうかを実行ユニット毎に示す、請求項１に記載の無線センサ装置。
【請求項３】
前記ルーティングインデックスは、前記実行ユニットのうちの１つの実行ユニットのためのＮＯＰ命令を表す２進値を含む、請求項１に記載の無線センサ装置。
【請求項４】
前記ＶＬＩＷプロセッサ装置は、Ｎ個の実行ユニットを含み、前記ＲＦプロセッサシステムは、
Ｎ個のストレージユニットと、
前記Ｎ個のストレージユニットと前記Ｎ個の実行ユニットとの間にＮ対Ｎの接続性を提供するＮ対Ｎ相互接続装置と、
を含む、請求項１から３のいずれか１項に記載の無線センサ装置。
【請求項５】
複数のクロックサイクルのためのルーティングインデックスを記憶するインデックスストアをさらに備え、前記相互接続装置は、各クロックサイクルのための前記ルーティングインデックスにアクセスするように適合される、請求項１から３のいずれか１項に記載の無線センサ装置。
【請求項６】
前記インデックスストアは、前記複数のクロックサイクルのための前記ルーティングインデックスを含む２進ルーティングマトリクスを記憶する、請求項５に記載の無線センサ装置。
【請求項７】
前記ストレージユニットに通信すべき命令語を記憶する主記憶装置をさらに含む、請求項１から３のいずれか１項に記載の無線センサ装置。
【請求項８】
プロセッサシステムにおける命令語の処理方法であって、
プロセッサシステムにおけるそれぞれのストレージユニットに、前記プロセッサシステムにおける超長命令語（ＶＬＩＷ）プロセッサ装置の実行ユニットにルーティングすべき命令語を記憶するステップと、
前記ストレージユニットと前記実行ユニットとの間に接続性を提供する相互接続装置の動作により、
前記ＶＬＩＷプロセッサ装置のクロックサイクルのためのルーティングインデックスにアクセスするステップと、
前記クロックサイクルのための前記ルーティングインデックスに従って、前記ストレージユニットのうちの１つ又は２つ以上から前記実行ユニットのうちの１つ又は２つ以上に前記命令語をルーティングするステップと、
を含む方法。
【請求項９】
前記相互接続装置の動作により、
前記クロックサイクルのための前記ルーティングインデックスに従って、前記ストレージユニットのうちの第１のストレージユニットと前記実行ユニットのうちの第１の実行ユニットとの間に第１の接続を提供するステップと、
前記第１のストレージユニットから前記第１の接続を介して前記第１の実行ユニットに前記命令語のうちの第１の命令語をルーティングするステップと、
を含む、請求項８に記載の方法。
【請求項１０】
前記クロックサイクルは、第１のクロックサイクルを含み、前記方法は、前記相互接続装置の動作により、
後続する第２のクロックサイクルのためのルーティングインデックスに従って、前記第１のストレージユニットと前記実行ユニットのうちの第２の異なる実行ユニットとの間に第２の異なる接続を提供するステップと、
前記第１のストレージユニットから前記第２の接続を介して前記第２の実行ユニットに第２の命令語をルーティングするステップと、
を含む、請求項９に記載の方法。
【請求項１１】
前記相互接続装置の動作により、前記ＶＬＩＷプロセッサ装置の後続のクロックサイクルのためのルーティングインデックスに従って、前記ストレージユニットと前記実行ユニットとの間の接続を変更するステップを含む、請求項８から１０のいずれか１項に記載の方法。
【請求項１２】
前記プロセッサシステムにおけるインデックスストアに２進ルーティングマトリクスを記憶するステップを含み、前記２進ルーティングマトリクスは、前記ＶＬＩＷプロセッサ装置の複数のクロックサイクルのためのルーティングインデックスを含む、請求項８から１０のいずれか１項に記載の方法。
【請求項１３】
前記命令語を主記憶装置から前記ストレージユニットに通信するステップをさらに含む、
請求項８から１０のいずれか１項に記載の方法。
【請求項１４】
プロセッサシステムであって、
実行ユニットを含む超長命令語（ＶＬＩＷ）プロセッサ装置と、
前記実行ユニットにルーティングすべき命令語を記憶するストレージユニットと、
前記ストレージユニットと前記実行ユニットとの間に接続性を提供する相互接続装置と、を備え、
前記相互接続装置は、
前記ＶＬＩＷプロセッサ装置のクロックサイクルのためのルーティングインデックスにアクセスし、
前記クロックサイクルのための前記ルーティングインデックスに従って、前記ストレージユニットのうちの１つ又は２つ以上から前記実行ユニットのうちの１つ又は２つ以上に前記命令語をルーティングする、
ように適合される、プロセッサシステム。
【請求項１５】
前記相互接続装置は、前記ＶＬＩＷプロセッサ装置の後続のクロックサイクルのための前記ルーティングインデックスに従って、前記ストレージユニットと前記実行ユニット各々との間の接続を変更するルーティングロジックを含む、請求項１４に記載のプロセッサシステム。
【請求項１６】
前記クロックサイクルのための前記ルーティングインデックスは、前記クロックサイクルにおいて実行すべき命令語を前記実行ユニットが受け取るかどうかを実行ユニット毎に示す、請求項１４に記載のプロセッサシステム。
【請求項１７】
前記ルーティングインデックスは、前記実行ユニットのうちの１つの実行ユニットのためのＮＯＰ命令を表す２進値を含む、請求項１４に記載のプロセッサシステム。
【請求項１８】
前記ＶＬＩＷプロセッサ装置は、Ｎ個の実行ユニットを含み、前記ＲＦプロセッサシステムは、
Ｎ個のストレージユニットと、
前記Ｎ個のストレージユニットと前記Ｎ個の実行ユニットとの間にＮ対Ｎの接続性を提供するＮ対Ｎ相互接続装置と、
を含む、請求項１４から１７のいずれか１項に記載のプロセッサシステム。
【請求項１９】
複数のクロックサイクルのためのルーティングインデックスを記憶するインデックスストアをさらに備える、請求項１４から１７のいずれか１項に記載のプロセッサシステム。
【請求項２０】
前記ストレージユニットに通信すべき命令語を記憶する主記憶装置をさらに備える、請求項１４から１７のいずれか１項に記載のプロセッサシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
〔優先権の主張〕
本出願は、２０１５年１２月１６日に出願された「無線センサ装置におけるＶＬＩＷプロセッサの動作（Ｏｐｅｒａｔｉｎｇ  ａ  ＶＬＩＷ  Ｐｒｏｃｅｓｓｏｒ  ｉｎ  ａ  Ｗｉｒｅｌｅｓｓ  Ｓｅｎｓｏｒ  Ｄｅｖｉｃｅ）」という名称の米国特許出願第１４／９７１，２９９号に対する優先権を主張するものであり、この文献は引用により本明細書に組み入れられる。
【背景技術】
【０００２】
以下の説明は、無線センサ装置における超長命令語（ＶＬＩＷ）プロセッサの動作に関する。
【０００３】
超長命令語（ＶＬＩＷ）プロセッサは、複数の命令を並行して処理する複数の実行ユニットを有する。通常、ＶＬＩＷプロセッサの各実行ユニットは、ＶＬＩＷプロセッサの各クロックサイクル中に命令語を実行することができる。実行ユニットは、対応するクロックサイクル中に実行ユニットが動作しないことを示す「ＮＯＰ」命令を受け取ることができる。
【発明の概要】
【課題を解決するための手段】
【０００４】
ここで説明する内容の一般的態様では、超長命令語（ＶＬＩＷ）プロセッサ装置に命令が伝えられる。
【０００５】
いくつかの態様では、プロセッサシステムが、複数の実行ユニットを有する超長命令語（ＶＬＩＷ）プロセッサ装置を含む。プロセッサシステムは、ストレージユニット及び相互接続装置も含む。ストレージユニットは、実行ユニットにルーティングすべき命令語を記憶する。相互接続装置は、ストレージユニットと実行ユニットとの間に接続性を提供する。相互接続装置は、ＶＬＩＷプロセッサ装置のクロックサイクルのためのルーティングインデックスにアクセスするように適合される。相互接続装置は、クロックサイクルのためのルーティングインデックスに従って、ストレージユニットのうちの１つ又は２つ以上から実行ユニットのうちの１つ又は２つ以上に命令語をルーティングするようにも適合される。
【０００６】
いくつかの態様では、プロセッサシステムのそれぞれのストレージユニットに命令語が記憶される。ストレージユニットとＶＬＩＷプロセッサ装置の実行ユニットとの間に接続性を提供する相互接続装置において、ＶＬＩＷプロセッサ装置のクロックサイクルのためのルーティングインデックスにアクセスする。命令語は、ルーティングインデックスに従って、ストレージユニットのうちの１つ又は２つ以上から実行ユニットのうちの１つ又は２つ以上にルーティングされる。
【０００７】
いくつかの態様では、プロセッサシステムが、無線センサ装置における無線周波数（ＲＦ）プロセッサシステムである。
【０００８】
これらの及びその他の態様の実装は、以下の特徴のうちの１つ又は２つ以上を含むことができる。クロックサイクルのためのルーティングインデックスは、そのクロックサイクルにおいて実行すべき命令語を実行ユニットが受け取るかどうかを実行ユニット毎に示すことができる。ルーティングインデックスは、実行ユニットのうちの少なくとも１つの実行ユニットのためのＮＯＰ命令を表す２進値を含むことができる。
【０００９】
これらの及びその他の態様の実装は、以下の特徴のうちの１つ又は２つ以上を含むことができる。ＶＬＩＷプロセッサ装置は、Ｎ個の実行ユニットを含むことができ、プロセッサシステムは、Ｎ個のストレージユニットを含むことができる。プロセッサシステムは、Ｎ個のストレージユニットとＮ個の実行ユニットとの間にＮ対Ｎの接続性を提供するＮ対Ｎ相互接続装置を含むことができる。
【００１０】
これらの及びその他の態様の実装は、以下の特徴のうちの１つ又は２つ以上を含むことができる。プロセッサシステムは、ＶＬＩＷプロセッサ装置の複数のクロックサイクルのためのルーティングインデックスを記憶するインデックスストアを含むことができる。相互接続装置は、インデックスストアからの各クロックサイクルのためのルーティングインデックスにアクセスするように適合することができる。インデックスストアは、複数のクロックサイクルのためのルーティングインデックスを含む２進ルーティングマトリクスを記憶することができる。プロセッサシステムは、ストレージユニットに通信すべき命令語を記憶する主記憶装置を含むことができる。
【００１１】
これらの及びその他の態様の実装は、以下の特徴のうちの１つ又は２つ以上を含むことができる。第１のクロックサイクルのルーティングインデックスに従って、ストレージユニットのうちの第１のストレージユニットと実行ユニットのうちの第１の実行ユニットとの間に第１の接続を提供することができる。第１のストレージユニットから第１の接続を介して第１の実行ユニットに命令語のうちの第１の命令語をルーティングすることができる。後続する第２のクロックサイクルのためのルーティングインデックスに従って、第１のストレージユニットと実行ユニットのうちの第２の異なる実行ユニットとの間に第２の異なる接続を提供することができる。第１のストレージユニットから第２の接続を介して第２の実行ユニットに第２の命令語をルーティングすることができる。
【００１２】
いくつかの例では、これらの及びその他の態様の実装が利点をもたらすことができる。例えば、ＶＬＩＷプロセッサ装置のための命令は、必要とするメモリが少なくて済む。別の例として、ＶＬＩＷプロセッサ装置のための命令は、プロファイリングに依拠しない一般的スキームに従ってルーティングすることができる。
【００１３】
添付図面及び以下の説明には、１又は２以上の実装の詳細を示す。説明及び図面、並びに特許請求の範囲からは、他の特徴、目的及び利点が明らかになるであろう。
【図面の簡単な説明】
【００１４】
【図１Ａ】無線センサ装置例の態様を示すブロック図である。
【図１Ｂ】プロセッサシステム例を示す概略図である。
【図２】命令セット例を示す概略図である。
【図３】無線センサ装置の信号経路例を示す概略図である。
【発明を実施するための形態】
【００１５】
図１Ａは、無線センサ装置例１００の態様を示すブロック図である。図１Ａに示すように、無線センサ装置１００は、アンテナシステム１０２と、無線周波数（ＲＦ）プロセッサシステム１０４と、電源１０３とを含む。無線センサ装置は、さらなる又は異なる特徴及び構成要素を含むこともでき、これらの構成要素は、図示のように構成することも、又は別の形で構成することもできる。
【００１６】
動作時には、無線センサ装置１００が、無線信号を検出して分析することができる。いくつかの実装では、無線センサ装置１００が、（例えば、セルラーネットワークの）無線通信規格に従って交換された信号を検出することができるが、無線センサ装置自体はセルラーネットワークの一部ではない。いくつかの例では、無線センサ装置１００が、広範囲の周波数にわたってＲＦ信号を「リッスン」又は「ウォッチ」し、検出したＲＦ信号を処理することによってＲＦ信号をモニタする。ＲＦ信号が検出されない時間が存在することもあり、したがって無線センサ装置１００は、無線センサ装置１００のローカル環境で検出されたＲＦ信号を（例えば、時々又は継続的に）処理することもできる。
【００１７】
アンテナシステム例１０２は、例えば電線、リード線、接点、又はアンテナシステム１０２とＲＦプロセッサシステム１０４とがＲＦ信号を交換できるようにする別のタイプの結合によってＲＦプロセッサシステム１０４に通信可能に結合される。いくつかの例では、アンテナシステム１０２が、無線センサ装置１００の電磁環境から無線でＲＦ信号を受け取り、このＲＦ信号をＲＦプロセッサシステム１０４に転送して処理（例えば、デジタル化、分析、記憶、再送）されるようにする。いくつかの例では、アンテナシステム１０２がＲＦプロセッサシステム１０４からＲＦ信号を受け取り、このＲＦ信号を無線センサ装置１００から無線で送信する。
【００１８】
ＲＦプロセッサシステム例１０４は、ＲＦ信号を処理するように構成された１又は２以上のチップ、チップセット又は他のタイプの装置を含むことができる。例えばＲＦプロセッサシステム１０４は、様々な無線通信規格に従って送信されたＲＦ信号を復調して復号することによって、ＲＦ信号内に符号化されたデータを識別して分析するように構成された、１又は２以上のプロセッサ装置を含むことができる。いくつかの例では、ＲＦプロセッサシステム１０４がＶＬＩＷプロセッサ装置を含む。例えば、ＲＦプロセッサシステム１０４は、図１Ｂに示すプロセッサシステム１１０の機能、又は別のタイプのプロセッサシステムを含むことができる。ＶＬＩＷプロセッサ装置は、複数の命令を並行して処理する複数の実行ユニットを含む。例えば、無線センサ装置１００は、無線信号をリアルタイムで分析する長命令セットを処理するためにかなりの計算リソースを提供することができる。
【００１９】
いくつかの実装では、例えば、コンパイラがＶＬＩＷプロセッサ装置の全ての利用可能なスロットに命令語をスケジュールできない時（例えば、コンパイラが未使用の命令スロットに「ＮＯＰ」又は空集合を挿入した時）でさえも、ＲＦプロセッサシステム１０４が、命令メモリの利用度が高い状態でＶＬＩＷプロセッサ装置のための命令を処理する。例えば、ＲＦプロセッサシステムは、高圧縮比の命令を提供する圧縮スキームを使用することができる。いくつかの例では、この圧縮スキームが、２進ルーティングマトリクスを用いてＮＯＰ命令及び非ＮＯＰ命令を含む動作フローを構築する。例えば、この２進ルーティングマトリクスは、全ての非ＮＯＰ命令をその適用すべき順序で示す第１の２進インデックス（例えば、「１」）と、全てのＮＯＰ命令をその適用すべき順序で示す別の２進インデックス（例えば、「０」）とを含むことができる。このような例では、ＮＯＰ命令を単一ビットに縮小することができ、したがっていくつかの既存のスキームよりもメモリが少なくて済む。
【００２０】
いくつかの実装では、ＲＦプロセッサシステム１０４が、例えばグローバルシステムフォーモバイル（ＧＳＭ(登録商標)）及びＧＳＭ(登録商標)進化型高速データレート（ＥＤＧＥ）又はＥＧＰＲＳなどの２Ｇ規格、符号分割多元接続（ＣＤＭＡ）、ユニバーサル移動体電気通信システム（ＵＭＴＳ）、及び時分割同期符号分割多元接続（ＴＤ−ＳＣＤＭＡ）などの３Ｇ規格、ロングタームエボリューション（ＬＴＥ）及びＬＴＥ−Ａｄｖａｎｃｅｄ（ＬＴＥ−Ａ）などの４Ｇ規格、ＩＥＥＥ  ８０２．１１、Ｂｌｕｅｔｏｏｔｈ(登録商標)、近距離通信（ＮＦＣ）、ミリ波通信などの無線ローカルエリアネットワーク（ＷＬＡＮ）又はＷｉＦｉ規格、或いは複数のこれらの又はその他のタイプの無線通信規格などの１又は２以上の通信規格又はプロトコルに従ってフォーマットされた信号をモニタして分析するように構成される。いくつかの例では、ＲＦプロセッサシステム１０４が、利用可能な特徴、同期情報、セル及びサービス識別子、ＲＦの品質尺度、及び無線通信規格の物理層及びその他の情報を抽出することができる。いくつかの実装では、ＲＦプロセッサシステム１０４が、他のタイプの無線通信（例えば、非標準化信号及び通信プロトコル）を処理するように構成される。
【００２１】
いくつかの実装では、ＲＦプロセッサシステム１０４が、周波数領域、時間領域、又はこれらの両方において様々なタイプの分析を行うことができる。いくつかの例では、ＲＦプロセッサシステム１０４が、検出された信号の帯域幅、パワースペクトル密度又はその他の周波数属性を決定するように構成される。いくつかの例では、ＲＦプロセッサシステム１０４が、時間領域において復調及びその他の動作を行って、無線信号から、例えば無線信号に含まれるシグナリング情報（例えば、プリアンブル、同期情報、チャネル状態インジケータ、ＷｉＦｉネットワークのＳＳＩＤ／ＭＡＣアドレス）などのコンテンツを抽出するように構成される。ＲＦプロセッサシステム１０４及びアンテナシステム１０２は、電源１０３によって供給される電力に基づいて動作することができる。例えば、電源１０３は、バッテリ、又はＲＦプロセッサシステム１０４にＡＣ又はＤＣ電圧を提供する別のタイプの構成要素を含むことができる。
【００２２】
いくつかの例では、無線センサ装置１００が、無線信号を検知して無線スペクトル使用を分析するために使用できる小型のポータブル装置として実装される。いくつかの実装では、無線センサ装置１００が、低消費電力（例えば、平均約０．１〜０．２ワット又はそれ未満）で動作するように設計される。いくつかの実装では、無線センサ装置１００が、典型的なパーソナルコンピュータ又はラップトップコンピュータよりも小型であり、様々な環境で動作することができる。いくつかの例では、無線センサ装置１００が、ある地理的地域にわたる無線スペクトル使用を分析して集約する無線センサネットワーク又は別のタイプの分散システムにおいて動作することができる。例えば、いくつかの実装では、無線センサ装置１００が、「無線スペクトルモニタリング及び分析（Ｗｉｒｅｌｅｓｓ  Ｓｐｅｃｔｒｕｍ  Ｍｏｎｉｔｏｒｉｎｇ  ａｎｄ  Ａｎａｌｙｓｉｓ）」という名称の米国特許第９，１４３，１６８号に記載されるように又は別のタイプの環境で使用され、或いは別の形で動作することができる。
【００２３】
図１Ｂは、プロセッサシステム例１１０を示す概略図である。いくつかの例では、プロセッサシステム例１１０の全部又は一部を、図１Ａに示すＲＦプロセッサシステム１０４に含めることができる。例えば、プロセッサシステム１１０は、アンテナシステムによって検出されたＲＦ信号を受け取って分析するように構成することができる。プロセッサシステム１１０は、他のタイプのシステム及び装置に含めることもできる。図１Ｂのプロセッサシステム例１１０は、主記憶装置１１１と、動的メモリ割り当て（ＤＭＡ）ユニット１１２と、バス１１３と、キャッシュ１１５と、相互接続装置１１４と、超長命令語（ＶＬＩＷ）プロセッサ装置１１７と、インデックスストア１１９と、プリフェッチキュー１２０とを含む。図示の例では、キャッシュ１１５が、Ｎ個のストレージユニット１１６Ａ、１１６Ｂ、．．．１１６Ｎを含み、ＶＬＩＷプロセッサ装置１１７が、Ｎ個の実行ユニット１１８Ａ、１１８Ｂ、．．．１１８Ｎを含み、相互接続装置１１４が、Ｎ対Ｎ相互接続装置（Ｎは整数）である。プロセッサシステム１１０は、さらなる又は異なる機能を含むこともでき、プロセッサシステムの機能は、図示のように構成することも、又は別の形で構成することもできる。
【００２４】
プロセッサシステム例１１０は、ＶＬＩＷプロセッサ装置１１７のための命令セットを記憶して処理することによって動作を実行することができる。いくつかの例では、プロセッサシステム１１０が、図２に示す２進ルーティングマトリクス２０８と命令語セット２１０とを含む命令セット例２００のようにフォーマットされた命令セットを記憶して処理する。プロセッサシステム１１０は、さらに大きな又は小さな命令セットを記憶して処理することも、或いは別の形でフォーマットされた命令セットを記憶して処理することもできる。
【００２５】
プロセッサシステム例１１０は、２進情報を記憶できる３つのメモリデバイスを含む。図示の３つのメモリデバイス例は、主記憶装置１１１、キャッシュ１１５及びインデックスストア１１９である。プロセッサシステム１１０は、さらなる又は異なるメモリデバイスを含むこともできる。メモリデバイスは、揮発性メモリデバイス（例えば、スタティックランダムアクセスメモリ、ダイナミックランダムアクセスメモリ、特殊用途向け論理回路など）又は不揮発性メモリデバイス（例えば、フラッシュメモリ、様々な形態のリードオンリメモリなど）を含むことができる。
【００２６】
主記憶装置例１１１は、ＶＬＩＷプロセッサ装置１１７のための命令を記憶するメモリを含む。例えば、主記憶装置１１１は、図２に示す命令語セット２１０を記憶することも、或いは別の（圧縮又は非圧縮）フォーマットの命令又は別のタイプの情報を記憶することもできる。
【００２７】
ＤＭＡユニット例１１２は、主記憶装置１１１とバス１１３との間に接続される。ＤＭＡユニット１１２は、メモリアドレスの生成、メモリデバイスのうちの１つ又は２つ以上（例えば、主記憶装置１１１、キャッシュ１１５など）における読み取り及び書き込み動作の開始、並びにメモリデバイスに関するその他の動作を実行することができる。いくつかの例では、ＤＭＡユニット１１２が、主記憶装置１１１に記憶された情報にアクセスし、バス１１３を介してこの情報を他の装置（例えば、キャッシュ１１５）に配布することができる。例えば、ＤＭＡユニット１１２は、主記憶装置１１１内の命令語にアクセスし、バス１１３を介してこの命令語をキャッシュ１１５に伝えることができる。
【００２８】
バス例１１３は、ＤＭＡユニット１１２とキャッシュ１１５との間に物理的接続を提供する。例えば、バス１１３は、１又は２以上の電線、ファイバ、又はＤＭＡユニット１１２とキャッシュ１１５との間で情報を転送するように適合された他の物理的経路を含むことができる。バス１１３は、プロセッサシステム１１０内の他の装置間又は構成要素間に接続を提供することもできる。
【００２９】
キャッシュ例１１５は、Ｎ個のストレージユニット１１６Ａ、１１６Ｂ、．．．１１６Ｎを含む。整数Ｎは、例えば１２、１６又は別の値とすることができる。図示の例では、整数Ｎが、ＶＬＩＷプロセッサ装置１１７における実行ユニット１１８Ａ、１１８Ｂ、．．．１１８Ｎの数でもある。したがって、この例では、キャッシュ１１５内のストレージユニット１１６Ａ、１１６Ｂ、．．．１１６Ｎの数が、ＶＬＩＷプロセッサ装置１１７内の実行ユニット１１８Ａ、１１８Ｂ、．．．１１８Ｎの数に等しい。
【００３０】
キャッシュ１１５のストレージユニット例１１６Ａ、１１６Ｂ、．．．１１６Ｎの各々は、ＶＬＩＷプロセッサ装置１１７のための命令語を記憶するメモリを含む。例えば、キャッシュ１１５は、第１のストレージユニット１１６Ａが命令語のうちの第１の命令語（例えば、ａ11）を記憶し、第２のストレージユニット１１６Ｂが命令語のうちの第２の命令語（例えば、ａ13）を記憶することなどによって、図２に示すＮ個の命令語２１０を記憶することができる。図示の例では、キャッシュ１１５が、ＶＬＩＷプロセッサ装置１１７の少なくとも１つのクロックサイクルのための全ての命令語を記憶することができる。（１又は２以上のＮＯＰ命令を含むクロックサイクルの）いくつかの例では、キャッシュ１１５が、ＶＬＩＷプロセッサ装置１１７の複数のクロックのための命令語を記憶することができる。
【００３１】
ストレージユニット例１１６Ａ、１１６Ｂ、．．．１１６Ｎは、個々の実行ユニット１１８Ａ、１１８Ｂ、．．．１１８Ｎにルーティングすべき命令語を記憶する。キャッシュ１１５内のストレージユニット例１１６Ａ、１１６Ｂ、．．．１１６Ｎは、Ｎ個の独立した「ミニストア」として実装することができる。図示の例では、これらのストアが、圧縮を高めるとともにＶＬＩＷプロセッサ装置１１７内の実行ユニット１１８Ａ、１１８Ｂ、．．．１１８Ｎに連続して供給が行われるように分離されている。
【００３２】
相互接続装置例１１４は、ストレージユニット１１６Ａ、１１６Ｂ、．．．１１６Ｎと実行ユニット１１８Ａ、１１８Ｂ、．．．１１８Ｎとの間に接続性を提供する。図示の例では、相互接続装置１１４が、いずれかのストレージユニットといずれかの実行ユニットとの間の接続を形成できるルーティングロジックを含み、このルーティングロジックは、接続をクロックサイクル毎に修正することができる。相互接続装置１１４は、この接続を用いて、各クロックサイクルにおいて個々のストレージユニット１１６Ａ、１１６Ｂ、．．．１１６Ｎから個々の実行ユニット１１８Ａ、１１８Ｂ、．．．１１８Ｎに命令語を伝えることができる。相互接続装置例１１４はＮ対Ｎの相互接続であり、すなわちＮ個のストレージユニットのうちのいずれか１つとＮ個の実行ユニットのうちのいずれか１つとの間に通信リンクを形成することができる。例えば、相互接続装置１１４は、第１のストレージユニット１１６Ａから第１の実行ユニット１１８Ａへの、又は第２の実行ユニット１１Ｂへの、或いはＶＬＩＷプロセッサ装置１１７内の他のいずれかの実行ユニットへの接続を提供することができる。
【００３３】
相互接続装置例１１４は、ＶＬＩＷプロセッサ装置１１７の各クロックサイクルのためのルーティングインデックスにアクセスするように適合される。いくつかの例では、相互接続装置１１４が、プリフェッチキュー１２０からのルーティングインデックスにアクセスすることができる。ルーティングインデックスは、例えば２進ベクトル、２進ストリング、又は別のフォーマットとしてフォーマットすることができる。あるクロックサイクルのためのルーティングインデックスは、そのクロックサイクル中に実行される非ＮＯＰ命令語をどの実行ユニットが受け取るべきかを示す。このように、ルーティングインデックスは、相互接続装置１１４のルーティングロジックのための命令を与える。
【００３４】
いくつかの例では、相互接続装置１１４が、クロックサイクル毎に個々のストレージユニットからそれぞれの個々の実行ユニットへの直接的な接続を行う。各クロックサイクルの接続は、そのクロックサイクルのためのルーティングインデックスに従って構成することができる。クロックサイクルのためのルーティングインデックスは、実行ユニット１１８Ａ、１１８Ｂ、．．．１１８Ｎの各々について１つの２進ルーティングインデックスが存在するＮ個の２進値の組とすることができる。例えば、ＶＬＩＷプロセッサ装置１１７のクロックサイクルのためのルーティングインデックスは、図２に示すルーティングマトリクス例２０８のいずれかの個々の行におけるＮ個の２進値とすることができる。いくつかの例では、他のタイプのルーティングインデックスを使用することもできる。
【００３５】
相互接続装置１１４は、ルーティングインデックス又はその他の命令に従って制御できるデジタル又はアナログ回路を含むことができる。図１Ｂに示す例では、相互接続装置例１１４のルーティングロジックが、ＶＬＩＷプロセッサ装置１１７の各クロックサイクルのための命令語をストレージユニット１１６Ａ、１１６Ｂ、．．．１１６Ｎのうちの１つ又は２つ以上から実行ユニット１１８Ａ、１１８Ｂ、．．．１１８Ｎのうちの１つ又は２つ以上にルーティングするように適合される。各クロックサイクルでは、ストレージユニットと実行ユニットとの間の接続が、そのクロックサイクルのためのルーティングインデックスに従って構成される。例えば、あるクロックサイクルのルーティングインデックスは、そのクロックサイクルのための命令語を受け取るべき実行ユニットのサブセット（１つ又は２つ以上）を示すことができる。相互接続装置１１４は、ルーティングインデックスを処理した結果、実行ユニットのサブセットと命令語を記憶しているストレージユニットとの間に接続を提供することができる。
【００３６】
いくつかの例では、相互接続装置１１４を、インデックスストア１１９に記憶されているルーティング情報によって制御されるＮ：Ｎのクロススイッチとして実装することができる。接続を制御し、各クロックサイクル時にこれらの接続をルーティングインデックスに従って再構成できるようにすることにより、メモリ割り当ての仮定を排除又は低減してメモリデバイスを広く緊密に満たし、いくつかの例ではこれによって圧縮及び実用性を高めることができる。例えば、相互接続装置１１４をこのように動作させると、例えば特定の実行ユニットの使用率が高いプログラムに起因して事前割り当てによってプログラムサイズが制限されてしまう特定のシナリオを回避することができる。
【００３７】
いくつかの例では、各クロックサイクルのためのルーティングインデックスが、そのクロックサイクルのための命令語をＶＬＩＷプロセッサ装置のどの実行ユニットに供給する必要があるかを指定する。このように、個々のストレージユニットからそれぞれの適切な実行ユニットに直接命令語をルーティングすることができる。また、各クロックサイクル時にストレージユニットと実行ユニットとの間のルーティングを変更することもできる。例えば、各クロックサイクル時にストレージユニットと実行ユニットとの間の通信経路を再構成し、再構成された通信経路を用いてストレージユニットからそれぞれの実行ユニットに命令語を転送することができる。
【００３８】
クロックサイクル毎にどのように接続を変更できるかについての例として、相互接続装置１１４は、第１のクロックサイクルのためのルーティングインデックスに従って第１のストレージユニット１１６Ａと第１の実行ユニット１１８Ａとの間に第１の接続を提供し、その後に第２のクロックサイクルのためのルーティングインデックスに従って第１のストレージユニット１１６Ａと第２の実行ユニット１１８Ｂとの間に第２の異なる接続を提供するように接続を変更することができる。この例では、相互接続装置１１４が、第１の接続を用いて第１のストレージユニット１１６Ａから第１の実行ユニット１１８Ａに第１の命令語をルーティングし、その後に第２の接続を用いて第１のストレージユニット１１６Ａから第２の実行ユニット１１８Ｂに第２の命令語をルーティングすることができる。第１の命令語は、第１のクロックサイクル中に第１の実行ユニット１１８Ａによって実行することができ、第２の命令語は、第２のクロックサイクル中に第２の実行ユニット１１８Ｂによって実行することができる。
【００３９】
インデックスストア例１１９は、相互接続装置１１４によってアクセスされるルーティングインデックスを記憶する。例えば、インデックスストアは、図２に示すルーティングマトリクス例２０８の全部又は一部などのルーティングマトリクスを記憶することができる。インデックスストア１１９は、別のタイプ又はフォーマットのルーティングインデックスを記憶することもできる。
【００４０】
プリフェッチキュー例１２０は、インデックスストア１１９と相互接続装置１１４との間のパイプラインバッファの役割を果たすことができる。プリフェッチキュー１２０は、例えばＶＬＩＷプロセッサ装置１１７の遅延スロットの数に合わせたサイズを有することができ、命令実行の十分前に要求されるルーティングコードを含むことができる。いくつかの例では、制御フローの変更（例えば、プログラムジャンプ）中に、既に待ち行列に入っているルーティングコードが、全ての遅延ユニットが実行されるまでルーティングロジックを制御し続けることができる。
【００４１】
ＶＬＩＷプロセッサ装置例１１７は、命令を実行することによって論理演算を実行するプロセッサ装置である。ＶＬＩＷプロセッサ装置１１７のＮ個の実行ユニット１１８Ａ、１１８Ｂ、．．．１１８Ｎは、ＶＬＩＷプロセッサ装置１１７の各クロックサイクルにおいて並行して動作して同時に命令を実行することができる。一般に、各実行ユニットは、ストレージユニットのうちの１つから受け取った命令語を実行することによって動作する。各クロックサイクルのためのルーティングインデックスは、そのクロックサイクルにおいて実行すべき命令語をその実行ユニットが受け取るかどうかを実行ユニット毎に示す。いくつかの例では、１又は２以上の実行ユニット１１８Ａ、１１８Ｂ、．．．１１８Ｎが、例えば実行ユニットがＮＯＰ命令語を受け取ったクロックサイクル中などの１又は２以上のクロックサイクル中には動作しない。ＶＬＩＷプロセッサ装置１１７の実行ユニット１１８Ａ、１１８Ｂ、．．．１１８Ｎは、命令語を処理するように構成された論理回路又はその他のデータ処理ハードウェアを含むことができる。動作時には、実行ユニットが、ＶＬＩＷプロセッサ装置１１７の算術論理的作業負荷を担うとともに、動作をロードして記憶する。
【００４２】
プロセッサシステム例１１０は、一般的圧縮スキーム（例えば、図２に示す例によって表すスキーム）に従って命令を記憶して処理することができる。例えば、いくつかの実装では、Ｎ個のストレージユニット１１６Ａ、１１６Ｂ、．．．１１６Ｎのうちのいずれかが、実行ユニット１１８Ａ、１１８Ｂ、．．．１１８Ｎのうちのいずれかのための、いずれかのクロックサイクルのためのいずれかの命令語を記憶することができる。プログラムの実行が進むにつれ、ＶＬＩＷプロセッサユニット１１７の制御ユニットは、フェッチすべき命令語の数と、これらの命令語をＮ個のストレージユニット１１６Ａ、１１６Ｂ、．．．１１６Ｎのうちのどのストレージユニットからフェッチすべきかとを決定することができる。制御ユニットは、例えばレジスタを用いて現在の「先頭の」ストレージユニットを示した後に、命令メモリからのルーティングインデックスに対して縮小加算（ｒｅｄｕｃｔｉｏｎ  ａｄｄ）を実行することによってこの決定を行うことができる。この先頭ポインタは、次の命令の開始の指示に従って更新することができる。先頭ポインタは、ストレージユニットの数を過ぎて増分すると、循環してラップアラウンドすることができる。同様に、命令のフェッチもラップアラウンドすることができる。いくつかの例では、フェッチされた命令語をルーティングインデックスを用いてＶＬＩＷの発行に展開する動作中に、命令語を並べ替えることができる。
【００４３】
図２は、プロセッサシステム１１０によって処理することができる命令セット例２００の特定の態様を示す概略図である。図２に示す命令セット例２００は、ルーティングマトリクス２０８と命令語セット２１０とを含む。ルーティングマトリクス例２０８は、Ｍ個の行とＮ個の列とを有するＭ×Ｎの行列である（Ｍ及びＮはいずれも整数）。ルーティングマトリクス２０８の各行は、ＶＬＩＷプロセッサ装置の単一のクロックサイクルのためのルーティングインデックスを含む。例えば、１行目のルーティングインデックスは第１のクロックサイクルのためのものであり、２行目のルーティングインデックスは第２のクロックサイクルのためのものであり、Ｍ行目のルーティングインデックスは第Ｍのクロックサイクルのためのものである。ルーティングマトリクス２０８の各列は、ＶＬＩＷプロセッサ装置内の実行ユニットに対応する。例えば、１列目のルーティングインデックスは第１の実行ユニットによる実行のためのものであり、２列目のルーティングインデックスは第２の実行ユニットによる実行のためのものであり、Ｎ列目のルーティングインデックスは第Ｎの実行ユニットによる実行のためのものである。図２に示す例の第１のクロックサイクルでは、第１、第３及び第Ｎの実行ユニットのためのルーティングインデックスが「１」であって、第２の実行ユニットのためのルーティングインデックスが「０」であり、図２に示す例の第２のクロックサイクルでは、第１及び第２の実行ユニットのためのルーティングインデックスが「１」であって、第３及び第Ｎの実行ユニットのためのルーティングインデックスが「０」であり、以下同様である。
【００４４】
図２に示す例では、ルーティングマトリクス２０８の各２進インデックスが、実行ユニットに非ＮＯＰ命令がルーティングされるかどうかを示す。具体的に言えば、各「０」インデックスはＮＯＰ命令を示し、各「１」インデックスは非ＮＯＰ命令を示す。非ＮＯＰ命令は、命令語セット２１０内に明確に提供され、ＮＯＰ命令は明確に記憶されない。例えば、命令セット２００における各非ＮＯＰ命令は、命令語セット２１０におけるｎビット値とすることができる。
【００４５】
図２に示す例では、命令語セット２１０がｎビット値のアレイとして記憶される。図２には、第１のクロックサイクルのための命令語を｛ａ11，ａ13及びａ1N｝として示し、第２のクロックサイクルのための命令語を｛ａ21及びａ22｝として示す。この例では、ａ11が、第１のクロックサイクルにおける第１の実行ユニットのための命令語を表し、ａ13が、第１のクロックサイクルにおける第３の実行ユニットのための命令語を表し、ａ21が、第２のクロックサイクルにおける第１の実行ユニットのための命令語を表し、以下同様である。
【００４６】
図２に示す命令語セット例２１０は、ＮＯＰ命令語を含んでいない。代わりに、ＮＯＰ命令語は、ルーティングマトリクス２０８内に「０」インデックスとして表される。したがって、例えば、命令語セット２１０は、第１のクロックサイクルにおける第２の実行ユニットのための命令語、第２のクロックサイクルにおける第３の実行ユニットのための命令語、又はルーティングマトリクス内の「０」インデックスに対応する他のスロットを含まない。
【００４７】
図２に示す命令セット例２００は、Ｍ×Ｎ個の命令語を表し、ルーティングマトリクス２０８内にはＭ×Ｎ個の２進インデックスが存在する。この例では、ＮＯＰ命令の数を整数αとして表すことができ、すなわちルーティングマトリクス２０８内には、α個の「０」インデックスと（Ｍ×Ｎ−α）個の「１」インデックスとが存在する。この例では、個々の非ＮＯＰ命令語の各々がｎビット値として存在し、すなわち命令語セット２１０を記憶するために（Ｍ×Ｎ−α）×ｎビットが使用される。したがって、命令セット例２００を記憶するために使用される総ビット数は、（Ｍ×Ｎ−α）×ｎ＋（Ｍ×Ｎ）である。多くの場合、命令セット２００が必要とする総メモリは、別のフォーマットよりも少ない。例えば、全てのＮＯＰ命令及び非ＮＯＰ命令を明確に記憶する別のフォーマットでは、命令セットを記憶するために（Ｍ×Ｎ×ｎ）ビットのメモリが使用される。総演算数（ＮＯＰ及び非ＮＯＰ）を各演算のビットサイズによって除算したものよりもＮＯＰ命令の数の方が大きい場合（すなわちα＞（Ｍ×Ｎ）／ｎ）の場合）には、この別のフォーマットに比べて図２に示すフォーマットの方が消費するメモリが少ない。
【００４８】
いくつかの実装例では、図２に示す命令セット２００を図１Ｂに示すプロセッサシステム１１０に記憶して処理することができる。このような例では、第１のクロックサイクルのためのｘ個の命令語ａ11、ａ13、．．．ａ1Nをキャッシュ１１５内の第１のｘ個のストレージユニット（例えば、ストレージユニット１１６Ａ、ストレージユニット１１６Ｂなど）に記憶することができ、第２のクロックサイクルのための命令語のうちのＮ−ｘ個を残りのＮ−ｘ個のストレージユニットに記憶することができる。例えば、ＤＭＡユニット１１２の動作により、命令語２１０のうちの最初のＮ個を主記憶装置１１１からバス１１３を介してキャッシュ１１５に通信することができる。相互接続装置１１４は、プリフェッチキュー１２０から第１のクロックサイクルのためのルーティングインデックスを受け取ることができる。相互接続装置１１４のルーティングロジックは、第１のｘ個のストレージユニットから第１のクロックサイクル中に実行すべきＶＬＩＷプロセッサ装置１１７内の適当なｘ個の実行ユニットに命令語をルーティングすることができる。例えば、命令語ａ11は、第１のストレージユニット１１６Ａから第１の実行ユニット１１８Ａにルーティングすることができ、命令語ａ13は、第２のストレージユニット１１６Ｂから第３の実行ユニット１１８Ｃにルーティングすることができ、命令語ａ1Nは、第ｘのストレージユニットから第Ｎの実行ユニット１１８Ｎにルーティングすることができ、以下同様である。いくつかの例では、この結果、相互接続装置１１４が、プリフェッチキュー１２０から第２のクロックサイクルのためのルーティングインデックスを受け取り、このルーティングロジックが、残りのＮ−ｘ個のストレージユニットからＶＬＩＷプロセッサ装置１１７内の第２のクロックサイクル中に実行すべき適切な実行ユニットに命令語をルーティングすることができる。
【００４９】
図３は、無線センサ装置において実装できる信号経路例３００を示す概略図である。他のタイプの信号経路を用いて無線センサ装置の信号を処理することもできる。図３に示す信号経路例３００は、（図３に「無線経路Ａ」として示す）ＲＦインターフェイス３１０と、スペクトル分析サブシステム３０５とを含む。信号経路は、さらなる又は異なる特徴を含むこともでき、これらは図示のように構成することも、又は別の形で構成することもできる。いくつかの例では、図３に示すシステムが、無線センサ装置における無線信号をモニタして分析するための全ての動作を実行することができる。例えば、信号経路３００は、復調、等化、チャネル復号などの無線受信機の機能を実行することができる。信号経路３００は、様々な無線通信規格の信号受信をサポートし、無線信号を分析するスペクトル分析サブシステム３０５にアクセスすることができる。
【００５０】
図示の例では、ＲＦインターフェイス３１０が、ＲＦ信号を検出して処理する広帯域又は狭帯域フロントエンドチップセットを含むことができる。例えば、ＲＦインターフェイス３１０は、１又は２以上の周波数帯域の広スペクトルの、又は無線通信規格の特定の周波数帯域内の狭スペクトルのＲＦ信号を検出するように構成することができる。いくつかの実装では、信号経路３００が、関心スペクトルをカバーするように１又は２以上のＲＦインターフェイス３１０を含むことができる。
【００５１】
図３に示す例では、ＲＦインターフェイス３１０が、アンテナシステム３２２と、ＲＦマルチプレクサ３２０又は電力結合器（例えば、ＲＦスイッチ）と、１又は２以上の信号処理経路（例えば、「経路１」３３０、．．．、「経路Ｍ」３４０）とを含む。図３のアンテナシステム例３２２は、ＲＦマルチプレクサ３２０に接続される。いくつかの実装では、ＲＦインターフェイス３１０を、アンテナシステム３２２を用いて単一入力単一出力（ＳＩＳＯ）、単一入力及び多出力（ＳＩＭＯ）、多入力及び単一出力（ＭＩＳＯ）又は多入力及び多出力（ＭＩＭＯ）技術に基づいてＲＦ信号を検出するように構成することができる。
【００５２】
いくつかの実装では、アンテナシステム３２２が、無線センサ装置のローカル環境におけるＲＦ信号を捕らえてＲＦマルチプレクサ３２０に入力することができる。ＲＦマルチプレクサ３２０から出力された信号３０２は、ＲＦ信号の周波数に応じて処理経路のうちの１つ（すなわち、「経路１」３３０、．．．、「経路Ｍ」３４０、Ｍは整数）にルーティングすることができる。各経路は、異なる周波数帯域を含むことができる。例えば、１ＧＨｚ〜１．５ＧＨｚのＲＦ信号には「経路１」３３０を使用することができ、５ＧＨｚ〜６ＧＨｚのＲＦ信号には「経路Ｍ」を使用することができる。これらの複数の処理経路は、それぞれの中心周波数及び帯域幅を有することができる。複数の処理経路の帯域幅は、同じであることも又は異なることもできる。２つの隣接する処理経路の周波数帯域は、重複することも又は交わらないこともできる。いくつかの実装では、異なる無線通信規格（例えば、ＧＳＭ(登録商標)、ＬＴＥ、ＷｉＦｉなど）の指定周波数帯に基づいて処理経路の周波数帯域を割り当て、又は別様に構成することができる。例えば、これらの周波数帯域は、各処理経路が特定の無線通信規格のＲＦ信号の検出に関与するように構成することができる。一例として、ＬＴＥ信号の検出に「経路１」３３０を使用し、ＷｉＦｉ信号の検出に「経路Ｍ」３４０を使用することができる。
【００５３】
各処理経路（例えば、「処理経路１」３３０、「処理経路Ｍ」３４０）は、１又は２以上のＲＦ受動要素及びＲＦ能動要素を含むことができる。例えば、処理経路は、ＲＦマルチプレクサと、１又は２以上のフィルタと、ＲＦデマルチプレクサと、ＲＦ増幅器と、その他の構成要素とを含むことができる。いくつかの実装では、ＲＦマルチプレクサ３２０から出力された信号３０２、３０２ｍを、処理経路内のマルチプレクサ（例えば、「ＲＦマルチプレクサ１」３３２、．．．、「ＲＦマルチプレクサＭ」３４２）に付与することができる。例えば、信号３０２の処理経路として「処理経路１」３３０が選択された場合には、信号３０２を「ＲＦマルチプレクサ１」３３２に供給することができる。このＲＦマルチプレクサは、第１のＲＦマルチプレクサ３２０からの信号３０２、又はスペクトル分析サブシステム３０５によって提供されたＲＦ較正（ｃａｌ）トーン３３８を選択することができる。「ＲＦマルチプレクサ１」３３２の出力信号３０４は、フィルタ（１，１）３３４ａ、．．．、フィルタ（１，Ｎ）３３４ｎのフィルタのうちの１つに進むことができ、Ｎは整数である。これらのフィルタは、処理経路の周波数帯域をより狭い関心帯域にさらに分割する。例えば、信号３０４に「フィルタ（１，１）」３３４ａを適用して濾波信号３０６を生成し、この濾波信号３０６を「ＲＦデマルチプレクサ１」３３６に付与することができる。いくつかの例では、ＲＦデマルチプレクサにおいて信号３０６を増幅することができる。この結果、増幅信号３０８をスペクトル分析サブシステム３０５に入力することができる。
【００５４】
同様に、信号３０２ｍの処理経路として「処理経路Ｍ」３４０が選択された場合には、信号３０２ｍを「ＲＦマルチプレクサＭ」３４２に供給することができる。このＲＦマルチプレクサは、第１のＲＦマルチプレクサ３２０からの信号３０２ｍ、又はスペクトル分析サブシステム３０５によって提供されたＲＦ較正（ｃａｌ）トーン３４８を選択することができる。「ＲＦマルチプレクサＭ」３４２の出力信号は、フィルタ（Ｍ，１）３４４ａ、．．．フィルタ（Ｍ，Ｎ）３４４ｎのフィルタのうちの１つに進むことができ、Ｎは整数である。いくつかの例では、ＲＦデマルチプレクサＭ３４６においてフィルタの出力信号を増幅することができる。この結果、増幅信号３０８ｍをスペクトル分析サブシステム３０５に入力することができる。
【００５５】
スペクトル分析サブシステム３０５は、検出されたＲＦ信号をデジタル信号に変換し、デジタル信号処理を実行して、検出されたＲＦ信号に基づく情報を識別するように構成することができる。スペクトル分析サブシステム３０５は、１又は２以上のＳＩ無線受信（ＲＸ）経路（例えば、「無線ＲＸ経路１」３５０ａ、「無線ＲＸ経路Ｍ」３５０ｍ）と、ＤＳＰスペクトル分析エンジン３６０と、ＲＦ較正（ｃａｌ）トーン生成器３７０と、フロントエンド制御モジュール３８０と、Ｉ／Ｏ３９０とを含むことができる。スペクトル分析サブシステム３０５は、さらなる又は異なる構成要素及び機能を含むこともできる。
【００５６】
図示の例では、増幅信号３０８が「無線ＲＸ経路１」３５０ａに入力され、ここで信号３０８ａがベースバンド信号にダウンコンバートされて利得が適用される。その後、アナログ−デジタルコンバータを介してこのダウンコンバート信号をデジタル化することができる。このデジタル化された信号を、ＤＳＰスペクトル分析エンジン３６０に入力することができる。いくつかの例では、スペクトル分析サブシステム３０５が、例えば超長命令語（ＶＬＩＷ）プロセッサ装置、デジタルシグナルプロセッサ（ＤＳＰ）装置、又はこれらの及びその他のタイプのプロセッサ装置の組み合わせなどの１又は２以上のプロセッサ装置を含む。いくつかの例では、ＶＬＩＷプロセッサ装置が、ルーティングインデックスに従って命令をルーティングする相互接続を介して命令を受け取る。例えば、スペクトル分析サブシステム３０５は、図１Ｂに示すプロセッサシステム１１０、又は別のタイプのプロセッサシステムを含むことができる。
【００５７】
ＤＳＰスペクトル分析エンジン３６０は、例えばデジタル信号に含まれているパケット及びフレームを識別し、デジタル信号に埋め込まれているプリアンブル、ヘッダ又はその他の制御情報を（例えば、無線通信規格の仕様に基づいて）読み取り、１又は２以上の周波数における又は帯域幅にわたる信号の信号電力及びＳＮＲ、チャネル品質及び容量、トラフィックレベル（例えば、データ率、再送信率、待ち時間、パケットドロップ率など）、又はその他のパラメータを特定することができる。ＤＳＰスペクトル分析エンジン３６０の出力（例えば、パラメータ）は、Ｉ／Ｏ３９０に付与し、Ｉ／Ｏ３９０に合わせてフォーマットして、例えば外部システムに送信することができる。
【００５８】
ＲＦ較正（ｃａｌ）トーン生成器３７０は、無線ＲＸ経路（例えば、「無線ＲＸ経路１」３５０ａ、．．．「無線ＲＸ経路Ｍ」３５０ｍ）の診断及び較正のためのＲＦ較正（ｃａｌ）トーンを生成することができる。無線ＲＸ経路は、例えば線形性及び帯域幅について較正することができる。
【００５９】
本明細書は多くの詳細を含むが、これらの詳細は、特許請求できるものの範囲を限定するものとして解釈すべきではなく、むしろ特定の例に固有の特徴の説明として解釈すべきである。本明細書において別個の実装の文脈で説明したいくつかの特徴は組み合わせることもできる。これとは逆に、単一の実装の文脈で説明した様々な特徴は、複数の実施形態において別個に、又はいずれかの好適な部分的組み合わせの形で実装することもできる。
【００６０】
複数の例について説明した。それでもなお、様々な修正を行うことができると理解されたい。したがって、以下の特許請求の範囲には他の実施形態も含まれる。
【図１Ａ】
2018537791.tif 000003
【図１Ｂ】
2018537791.tif 000004
【図２】
2018537791.tif 000005
【図３】
2018537791.tif 000006
【国際調査報告】
2018537791.tif 000007
2018537791.tif 000008