(57)【要約】  薄膜電気化学デバイスの製造方法は、ＣＣＣ、カソード、電解質、アノード及びＡＣＣを含む層のスタックを基板上に堆積すること、スタックをレーザーダイパターニングしてダイパターンドスタックを形成すること、デバイススタックを形成するダイパターンドスタックをレーザーパターニングして、ダイパターンドスタックの各々に対してＣＣＣ層及びＡＣＣ層のうちの少なくとも１つの接点領域を露出すること、デバイススタックの上にブランケット封入層を堆積すること、封入デバイススタックを形成するブランケット封入層をレーザーパターニングして、デバイススタックの各々に対してＡＣＣ層及びＣＣＣ層の接点領域を露出すること、並びに、デバイススタック及び封入デバイススタックの一又は複数のサーモグラフ分析によりホットスポットを特定することを含みうる。【選択図】図８
2018514930.tif 000002
【特許請求の範囲】
【請求項１】
カソード電流コレクタ層、カソード層、電解質層、アノード層及びアノード電流コレクタ層を含むスタックを基板上に堆積すること、
前記スタックをレーザーダイパターニングして、複数のダイパターンドスタックを形成すること、
前記複数のダイパターンドスタックの各々に対して前記カソード電流コレクタ層及び前記アノード電流コレクタ層のうちの少なくとも１つの接点領域を露出するため、前記複数のダイパターンドスタックをレーザーパターニングすることであって、複数のデバイススタックを形成するように前記複数のダイパターンドスタックをレーザーパターニングすること、
前記複数のデバイススタックの上にブランケット封入層を堆積すること、
前記複数のデバイススタックの各々に対して前記アノード電流コレクタ層及び前記カソード電流コレクタ層の接点領域を露出するため、前記ブランケット封入層をレーザーパターニングすることであって、複数の封入デバイススタックを形成するように前記ブランケット封入層をレーザーパターニングすること、及び、
前記複数のデバイススタック及び前記複数の封入デバイススタックのうちの一又は複数のサーモグラフ分析によりホットスポットを特定すること
を含む、薄膜電気化学デバイスの製造方法。
【請求項２】
ホットスポットを前記特定することは、
一又は複数のカソード電流コレクタ層と前記対応する一又は複数のアノード電流コレクタ層との間に電圧を印加すること、
前記複数のデバイススタック及び前記複数の封入デバイススタックのうちの前記一又は複数の赤外線画像を作成すること、及び
背景温度と比較して閾値温度差を超える前記赤外線画像中の点をマッピングすること
を含む、請求項１に記載の方法。
【請求項３】
電圧を前記印加することは、セル放電方向の極性を有する、請求項２に記載の方法。
【請求項４】
ホットスポットを前記特定することは、前記複数のデバイススタックの一又は複数のサーモグラフ分析による、請求項１に記載の方法。
【請求項５】
ホットスポットを前記特定することは、前記複数の封入デバイススタックの一又は複数のサーモグラフ分析による、請求項１に記載の方法。
【請求項６】
サーモグラフ分析によるホットスポットの前記特定の前に、前記薄膜電気化学デバイスをサイクリングするため、前記カソード電流コレクタと前記アノード電流コレクタとの間の薄膜バッテリの動作と矛盾しないように電圧信号を印加することを更に含む、請求項１に記載の方法。
【請求項７】
カソード電流コレクタ層、カソード層、電解質層、アノード層及びアノード電流コレクタ層を含むスタックを基板上に堆積すること、
前記スタックをパターニングしてコモンカソード電流コレクタ接点領域及びコモンアノード電流コレクタ接点領域のうちの少なくとも１つをオープンすること、及び、
前記スタックのサーモグラフ分析によりホットスポットを特定すること
を含む、薄膜電気化学デバイスの製造方法。
【請求項８】
前記スタックを前記パターニングすることは、前記カソード層、前記電解質層、前記アノード層、並びに、前記カソード電流コレクタ層及び前記アノード電流コレクタ層のうちの一又は複数をシャドウマスクを介して堆積し、オープンコモンカソード電流コレクタ接点領域及びオープンコモンアノード電流コレクタ接点領域のうちの少なくとも１つを形成することを含む、請求項７に記載の方法。
【請求項９】
前記パターニング後に、前記スタックをレーザーダイパターニングして複数のダイパターンドスタックを形成すること、
前記複数のダイパターンドスタックの各々に対して前記カソード電流コレクタ層及び前記アノード電流コレクタ層のうちの少なくとも１つの接点領域を露出するため、前記複数のダイパターンドスタックをレーザーパターニングすることであって、複数のデバイススタックを形成するように前記複数のダイパターンドスタックをレーザーパターニングすること、
前記複数のデバイススタックの上にブランケット封入層を堆積すること、及び、
前記スタックをレーザーダイパターニングして、複数のダイパターンドスタックを形成すること、及び、
前記複数のデバイススタックの各々に対して前記アノード電流コレクタ層及び前記カソード電流コレクタ層の接点領域を露出するため、前記ブランケット封入層をレーザーパターニングすることであって、複数の封入デバイススタックを形成するように前記ブランケット封入層をレーザーパターニングすること
を含む、請求項７に記載の方法。
【請求項１０】
前記複数のデバイススタック及び前記複数の封入デバイススタックの一又は複数のサーモグラフ分析によりホットスポットを特定することを更に含む、請求項９に記載の方法。
【請求項１１】
カソード電流コレクタ層、カソード層、電解質層、アノード層及びアノード電流コレクタ層のスタックを基板上にブランケット堆積するための第１のシステム、
前記スタックをレーザーダイパターニングして複数のダイパターンドスタックを形成するための第２のシステム、
前記複数のダイパターンドスタックをレーザーパターニングして、前記複数のダイパターンドスタックの各々に対して前記カソード電流コレクタ層及び前記アノード電流コレクタ層のうちの少なくとも１つの接点領域を露出し、複数のデバイススタックを形成するための第３のシステム、
前記複数のデバイススタック上にブランケット封入層を堆積するための第４のシステム、
前記ブランケット封入層をレーザーパターニングして、前記複数のデバイススタックの各々に対して前記カソード電流コレクタ層及び前記アノード電流コレクタ層の接点領域を露出し、複数の封入デバイススタックを形成するための第５のシステム、及び、
前記複数のデバイススタック及びホットスポットを特定するための前記複数の封入デバイススタックのうちの一又は複数のサーモグラフ分析のための第６のシステムであって、
前記カソード電流コレクタ層と前記アノード電流コレクタ層との間に電圧を印加するためのプローブ、及び
赤外線カメラを含む
第６のシステム
を含む、薄膜電気化学デバイスを形成するための装置。
【請求項１２】
前記スタックをレーザーパターニングして、コモン電流コレクタ接点領域によりパターンドスタックを形成するための第７のシステムを更に含む、請求項１１に記載の装置。
【請求項１３】
前記第６のシステムは、コモン電流コレクタ接点領域により前記パターンドスタックをサーモグラフ分析するように構成されている、請求項１２に記載の装置。
【請求項１４】
前記第１のシステムは、前記カソード層、前記電解質層、前記アノード層、並びに、前記カソード電流コレクタ層及び前記アノード電流コレクタ層のうちの一又は複数をシャドウマスクを介して堆積し、オープンコモンカソード電流コレクタ接点領域及びオープンコモンアノード電流コレクタ接点領域のうちの少なくとも１つを形成することによって、パターンドスタックを形成する、請求項１１に記載の装置。
【請求項１５】
前記第６のシステムは、オープンコモンカソード電流コレクタ接点領域及びオープンコモンアノード電流コレクタ接点領域のうちの少なくとも１つと共に、前記デバイススタックをサーモグラフ分析するように構成されている、請求項１４に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
［０００１］  本願は、全体として本明細書に組み込まれている２０１５年５月１１日出願の米国仮特許出願第６２／１５９，８０４号の利益を主張する。
【０００２】
［０００２］  本開示の実施形態は概して電気化学的デバイスの製造のための方法及び機器に関し、より具体的には、薄膜バッテリ製造のためのサーモグラフィの方法及び機器に関する。
【背景技術】
【０００３】
［０００３］  最高の特性を有する薄膜バッテリ（ＴＦＢ）は、マイクロエネルギー応用の分野で優位に立つものと予測されている。本技術は研究開発から製造環境の境目にあるため、コスト効率がよく、収率の高いＴＦＢの大量生産を実現するには、層及びスタックの費用効果の高いインライン特性がより重要となる。ＴＦＢの収率を改善するための効果的なインライン特性ツール及び方法が必要とされている。
【発明の概要】
【０００４】
［０００４］  幾つかの実施形態によれば、本書で説明されているように、電気化学的デバイスのサーモグラフ分析は、デバイスの収率を改善するため、不具合を検出するためのプロセスフローに組み込まれうる。電気化学的デバイスは、薄膜バッテリ（ＴＦＢ）、エレクトロクロミックデバイスなどを含む。
【０００５】
［０００５］  幾つかの実施形態によれば、薄膜電気化学デバイスの製造方法は、カソード電流コレクタ層、カソード層、電解質層、アノード層及びアノード電流コレクタ層を含むスタックを基板上に堆積すること、スタックをレーザーダイパターニングして複数のダイパターンドスタックを形成すること、複数のデバイススタックを形成する複数のダイパターンドスタックをレーザーパターニングして、複数のダイパターンドスタックの各々に対してカソード電流コレクタ層及びアノード電流コレクタ層のうちの少なくとも１つの接点領域（ｃｏｎｔａｃｔ  ａｒｅａ）を露出すること、複数のデバイススタックの上にブランケット封入層を堆積すること、複数の封入デバイススタックを形成するブランケット封入層をレーザーパターニングして、複数のデバイススタックの各々に対してアノード電流コレクタ層及びカソード電流コレクタ層の接点領域を露出すること、並びに、複数のデバイススタック及び複数の封入デバイススタックの一又は複数のサーモグラフ分析によりホットスポットを特定することを含みうる。
【０００６】
［０００６］  幾つかの実施形態によれば、薄膜電気化学デバイスの製造方法は、カソード電流コレクタ層、カソード層、電解質層、アノード層及びアノード電流コレクタ層を含むスタックを基板上に堆積すること、スタックパターニングして、コモンカソード電流コレクタ接点領域及びコモンアノード電流コレクタ接点領域のうちの少なくとも１つをオープンすること、並びにスタックのサーモグラフ分析によりホットスポットを特定することを含みうる。
【０００７】
［０００７］  幾つかの実施形態によれば、薄膜電気化学デバイスの製造装置は、カソード電流コレクタ層、カソード層、電解質層、アノード層及びアノード電流コレクタ層のスタックを基板上にブランケット堆積するための第１のシステム、スタックをレーザーダイパターニングして複数のダイパターンドスタックを形成するための第２のシステム、複数のダイパターンドスタックをレーザーパターニングして、複数のダイパターンドスタックの各々に対してカソード電流コレクタ層及びアノード電流コレクタ層のうちの少なくとも１つの接点領域を露出し、複数のデバイススタックを形成するための第３のシステム、複数のデバイススタック上にブランケット封入層を堆積するための第４のシステム、ブランケット封入層をレーザーパターニングして、複数のデバイススタックの各々に対してカソード電流コレクタ層及びアノード電流コレクタ層の接点領域を露出し、複数の封入デバイススタックを形成するための第５のシステム、並びに、複数のデバイススタック及びホットスポットを特定するための複数の封入デバイススタックのうちの一又は複数のサーモグラフ分析のための第６のシステムであって、カソード電流コレクタ層とアノード電流コレクタ層との間に電圧を印加するためのプローブ及び赤外線カメラを含む第６のシステムを含みうる。
【０００８】
［０００８］  本開示の上記及びその他の態様と特徴は、添付の図と併せて特定の実施形態の下記の説明を読むことで、当業者には明らかになるであろう。
【図面の簡単な説明】
【０００９】
【図１】幾つかの実施形態による、薄膜バッテリ用の薄い基板上のＴＦＢデバイスの第１の実施例の断面図である。
【図２】幾つかの実施形態による、薄膜バッテリ用の薄い基板上のＴＦＢデバイスの第２の実施例の断面図である。
【図３Ａ】幾つかの実施形態による、垂直スタックＴＦＢのためのグローバル（コモン）ＣＣＣと共に製造されるスタックの上面概略図を示している。
【図３Ｂ】幾つかの実施形態による、垂直スタックＴＦＢのためのグローバル（コモン）ＣＣＣと共に製造されるスタックの断面（Ｘ−Ｘ部分）概略図を示している。
【図４】幾つかの実施形態による、図３Ｂのスタックのダイパターニングの概略図を示している。
【図５】幾つかの実施形態による、図４のスタックのためのＣＣＣ露出（ｒｅｖｅａｌ）の概略図を示している。
【図６】幾つかの実施形態による、図５のスタック上の薄膜封入層のブランケット堆積の概略図を示している。
【図７】幾つかの実施形態による、ブランケット封入層のレーザーパターニングによる図６の全スタックに対するＣＣＣ／ＡＣＣ露出の概略図を示している。
【図８】幾つか実施形態に従って、フローの中でサーモグラフィが使用されうる箇所を示す図３Ａ、図３Ｂ、図４、図５、図６及び図７のＴＦＢのプロセスフローである。
【図９Ａ】幾つかの実施形態による、インラインＴＦＢ製造ライン上のサーモグラフィツールの概略図である。
【図９Ｂ】幾つかの実施形態による、インラインＴＦＢ製造ライン上のサーモグラフィツールの概略図である。
【図１０Ａ】幾つかの実施形態による、ＴＦＢのサーモグラフデータを示している。
【図１０Ｂ】幾つかの実施形態による、ＴＦＢのサーモグラフデータを示している。
【図１０Ｃ】幾つかの実施形態による、ＴＦＢのサーモグラフデータを示している。
【図１０Ｄ】幾つかの実施形態による、ＴＦＢのサーモグラフデータを示している。
【図１１】幾つかの実施形態による、インラインＴＦＢ製造システムの概略図である。
【発明を実施するための形態】
【００１０】
［００２０］  以下、本開示の実施形態について、当業者が本開示を実施できるように本開示の実施例として提供される図面を参照して、詳細に説明する。本書の図面は、縮尺通りに描かれていない、デバイス及びデバイスプロセスフローの図を含む。とりわけ、図及び以下の例は、本開示の範囲を単一の実施形態に限定することを意図するものではなく、説明又は図示する要素の一部又はすべてを入れ替えることによって、他の実施形態も可能になる。更に、既知の構成要素を用いて、本開示の特定の要素を部分的に又は完全に実装することができるが、かかる既知の構成要素のうちの、本開示の理解に必要な部分のみが説明され、かかる既知の構成要素の他の部分の詳細な説明は、本開示を曖昧にしないように省略される。本開示では、単数の構成要素を示す実施形態を限定的と見なすべきではなく、むしろ、本明細書に別段の明示的な記載がない限り、その開示は、複数の同一の構成要素を含む他の実施形態を包含することが意図されており、逆もまた然りである。更に、本開示中の任意の用語は、明記されていない限り、一般的でなかったり、特殊な意味を有したりすることは意図されていない。さらに、本開示は、例示のために本明細書で言及されている既知の構成要素の、現在知られている均等物及び将来知られることになる均等物も包含する。
【００１１】
［００２１］  最高の特性を有する薄膜バッテリ（ＴＦＢ）は、マイクロエネルギー応用の分野で優位に立つものと予測されている。本技術は研究開発から製造環境の境目にあるため、コスト効率がよく、収率の高いＴＦＢの大量生産を実現するには、層及びスタックの費用効果の高いインライン特性がより重要となる。サーモグラフィツール及びこれを使用するプロセスフローは、実施形態では、ＴＦＢ及び他の電気化学デバイスの収率を改善するためのインライン特性を提供しうる。本書では、薄膜という用語は厚さ３０ミクロン以下の膜を意味するように使用される。本書では、薄膜固体バッテリとは、すべての構成要素膜が薄膜であるバッテリを意味する。
【００１２】
［００２２］  本開示の実施形態を有利に利用するＴＦＢデバイスの説明は、図１及び図２を参照して以下に提示される。
【００１３】
［００２３］  図１は、基板１０１上に形成されたカソード電流コレクタ１０２及びアノード電流コレクタ１０３と、それに続くカソード１０４、電解質１０５、及びアノード１０６を有する第１のＴＦＢデバイス構造１００を示しているが、このデバイスは、カソード、電解質、及びアノードを逆順にして製造されることもある。更に、カソード電流コレクタ（ＣＣＣ）とアノード電流コレクタ（ＡＣＣ）とは別々に堆積されてもよい。例えば、ＣＣＣはカソードの前に堆積されてよく、ＡＣＣは電解質の後に堆積されてもよい。環境に敏感な層を酸化剤から保護するために、デバイスは封入層１０７によって覆われることがある。
【００１４】
［００２４］  実施形態によれば、図１のＴＦＢデバイスは、以下のプロセス、すなわち、基板の準備、パターン形成されたＣＣＣの堆積、パターン形成されたＡＣＣの堆積、パターン形成されたカソードの堆積、カソードアニール、パターン形成された電解質の堆積、及びパターン形成された封入層の堆積で、製造されうる。パターン形成された層の堆積には、シャドウマスクが使用されうる。実施形態では、カソードはＬｉＣｏＯ２であり、アニールは８５０°Ｃ以下の温度である。
【００１５】
［００２５］  図２は、基板２０１、電流コレクタ層２０２（例えば、Ｔｉ／Ａｕ）、カソード層２０４（例えば、ＬｉＣｏＯ２）、電解質層２０５（例えば、ＬｉＰＯＮ）、アノード層２０６（例えば、Ｌｉ、Ｓｉ）、ＡＣＣ層２０３（例えば、Ｔｉ／Ａｕ）、ＡＣＣ及びＣＣＣ用結合パッド（例えば、Ａｌ）２０８及び２０９、並びに、ブランケット封入層２０７（例えば、ポリマー、窒化ケイ素）を含む第２の例示的なＴＦＢデバイス構造２００を示している。
【００１６】
［００２６］  実施形態によれば、図２のＴＦＢデバイスは、以下のプロセス、すなわち、基板の準備、スタックを形成するためのＣＣＣ、カソード、電解質、アノード、及びＡＣＣのブランケット堆積、カソードアニール、スタックのレーザーパターニングで、製造される。実施形態では、カソードはＬｉＣｏＯ２であり、アニールは８５０°Ｃ以下の温度である。
【００１７】
［００２７］  図１及び図２を参照して上記で提供される具体的なＴＦＢデバイス構造及び製造方法は実施例に過ぎず、様々な異なるＴＦＢ及び他の電気化学デバイス構造並びに製造方法が、本書に記載のようにサーモグラフィの恩恵を受けることが期待されている。
【００１８】
［００２８］  更には、種々のＴＦＢデバイス層には幅広い材料が利用されうる。例えば、カソード層はＬｉＣｏＯ２層（例えば、ＲＦスパッタリング、パルスＤＣスパッタリングなどによって堆積される）であってもよく、アノード層はＬｉ金属層（例えば、蒸着、スパッタリングなどによって堆積される）であってもよく、また、電解質層はＬｉＰＯＮ層（ＲＦスパッタリングなどによって堆積される）であってもよい。しかしながら、本開示は、様々な材料を含む広範囲にわたるＴＦＢに適用されうることが期待されている。更には、これらの層に対する堆積技術は、所望の組成、相及び結晶化度を提供することができる任意の堆積技術であってもよく、ＰＶＤ、ＰＥＣＶＤ（プラズマ化学気相堆積）、反応性スパッタリング、非反応性スパッタリング、ＲＦスパッタリング、マルチ周波数スパッタリング、電子ビーム蒸着、イオンビーム蒸着、熱蒸着、ＣＶＤ、ＡＬＤなどの堆積技術を含みうる。堆積方法は、プラズマスプレー、スプレー熱分解、スロットダイコーティング、スクリーン印刷などの非真空ベースのものであってもよい。ＰＶＤスパッタ堆積プロセスに関しては、プロセスはＡＣ、ＤＣ、パルスＤＣ、ＲＦ、ＨＦ（例えば、マイクロ波）など、あるいはこれらの組み合わせであってもよい。ＴＦＢの種々の構成要素層の材料の例には、以下の一又は複数が含まれうる。ＡＣＣ及びＣＣＣは、種々の材料の複数の層で合金になりうる、及び／又は複数の層内に存在しうる、及び／又はＴｉ、Ｎｉ、Ｃｏ、耐熱性金属及びスーパー合金などの一又は複数の接着層を含みうる、Ａｇ、Ａｌ、Ａｕ、Ｃａ、Ｃｕ、Ｃｏ、Ｓｎ、Ｐｄ、Ｚｎ及びＰｔのうちの一又は複数であってもよい。カソードは、ＬｉＣｏＯ２、Ｖ２Ｏ５、ＬｉＭｎＯ２、Ｌｉ５ＦｅＯ４、ＮＭＣ（ＮｉＭｎＣｏ酸化物）、ＮＣＡ（ＮｉＣｏＡｌ酸化物）、ＬＭＯ（ＬｉｘＭｎＯ２）、ＬＦＰ（ＬｉｘＦｅＰＯ４）、ＬｉＭｎスピネルなどであってもよい。固体電解質は、ＬｉＰＯＮ、ＬｉＩ／Ａｌ２Ｏ３混合物、ＬＬＺＯ（ＬｉＬａＺｒ酸化物）、ＬｉＳｉＣＯＮ、Ｔａ２Ｏ５などの材料を含むリチウム導電性電解質材料であってもよい。アノードは、Ｌｉ、Ｓｉ、シリコンリチウム合金、硫化ケイ素リチウム、Ａｌ、Ｓｎ、Ｃなどであってもよい。
【００１９】
［００２９］  アノード／負の電極層は純粋はリチウム金属であってもよく、例えば、Ｌｉはスズなどの金属又はシリコンなどの半導体と合金になる。Ｌｉ層は（カソードと容量のバランスに適するように）約３μｍの厚みであってもよく、封入層は３μｍ以上の厚みであってもよい。封入層は、ポリマー／パリレンと金属及び／又は誘電体のマルチレイヤであってもよく、必要に応じて堆積とパターニングを繰り返すことによって形成されてもよい。幾つかの実施形態では、Ｌｉ層と封入層の形成の間に、部品は、アルゴンガス又は乾燥室などの不活性環境又は低湿度環境に保持されるが、ブランケット封入層の堆積後は、不活性環境の必要性は緩和される。ＡＣＣはＬｉ層を保護するために使用されてもよく、真空外でのレーザアブレーションを可能にし、不活性環境の必要性も緩和されうる。
【００２０】
［００３０］  更には、金属の電流コレクタは、カソード側でもアノード側でも、往復するリチウムイオンに対する保護バリアとして機能する必要がある。加えて、アノード電流コレクタは、環境の酸化剤（例えば、Ｈ２Ｏ、Ｏ２、Ｎ２など）に対するバリアとして機能する必要がある。したがって、電流コレクタ金属は、リチウムとの「双方向」の接触で最小限の反応又は混和性を有するように選択されうる。すなわち、固溶体を形成するため、Ｌｉは金属電流コレクタへ向かって、また、逆方向に移動する。加えて、金属電流コレクタは、環境の酸化剤に対して反応性と拡散性が低くなるように選択されうる。往復するリチウムイオンに対する保護バリアとして動作する候補になりうるのは、Ｃｕ、Ａｇ、Ａｌ、Ａｕ、Ｃａ、Ｃｏ、Ｓｎ、Ｐｄ、Ｚｎ及びＰｔである。幾つかの材料に関しては、金属層の間に反応／拡散がないことを保証するため、熱収支が管理される必要がありうる。単一の金属元素が双方のニーズを満たすことができない場合には、合金が考慮されてもよい。また、単一層が双方のニーズを満たすことができない場合には、デュアル（又はマルチプル）層が使用されうる。更に加えて、接着層は、前述の耐熱性及び非酸化性の層の１つとの組み合わせで使用されてもよい。一例を挙げるならば、Ａｕと組み合わせたＴｉ接着層である。電流コレクタは、層（例えば、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ及びＡｕなどの金属、金属合金、メタロイド又はカーボンブラック）を形成するため、金属ターゲット（約３００ｎｍ）の（パルス）ＤＣスパッタリングによって堆積されうる。更には、往復するリチウムに対する保護バリアを形成するための他の選択肢には、誘電体層などがある。
【００２１】
［００３１］  実施形態では、アノード、カソード、ＡＣＣ、ＣＣＣ、電解質及び封入層など、一又は複数の構成要素デバイス層は、複数の層を含みうる。例えば、ＣＣＣ層は、Ｔｉ層及びＰｔ層又はアルミナ層を含んでもよく、Ｔｉ層及びＰｔ層、封入層は上述のように複数の層を含んでもよい。
【００２２】
［００３２］  種々の層の材料選択及び製造プロセスの幾つかの局面を含む、図１及び図２のＴＦＢ構造を考慮すると、バッテリの収率損失のより一般的な原因の幾つかが考慮される。
【００２３】
［００３３］  電気化学デバイスの収率に対する重大な弊害の１つは、特に電解質層を介した内部の電気的短絡で、これは、様々な欠陥（機械的欠陥及び膜内欠陥の双方）によって引き起こされうる。このような欠陥は、製造フローに沿って任意のステップで形成されうる。しかしながら、このような欠陥は一般的に、ＬｉＣｏＯ２（カソード）及びＬｉＰＯＮ（電解質）の堆積ステップで形成されるときにはより重篤で、例えば、周囲のＬｉＰＯＮ層の不完全な非コンフォーマルコーティング（ｎｏｎ−ｃｏｎｆｏｒｍａｌ  ｃｏａｔｉｎｇ）により明らかになり、ＬｉＣｏＯ２層のこのような欠陥は、完成したデバイスにピンホールやその後の内部の電気的短絡をもたらす。ピンホールの一部は製造プロセスの終了時には貫通していないこともあるが、機能停止の可能性の限界から、或いはサイクリング及びハンドリングによるデバイス構造の機械的換気（ｍｅｃｈａｎｉｃａｌ  ｂｒｅａｔｈｉｎｇ）によって、デバイスの動作中に完全に貫通したピンホールに進行することがある。
【００２４】
［００３４］  デバイススタック内で内部の電気的短絡を引き起こしうる堆積層のピンホール及び不整合を除くと、機械的手段による、或いはレーザーによるスクライビングステップなどのポスト堆積プロセスが可能であるが、デバイスにシャントを形成しうるスメア、バリ、或いは再堆積などの欠陥を作り出すことがある。サーモグラフィ及びロックインサーモグラフィはこのような欠陥の位置を特定することができる。大きな容積の製造環境では、前記欠陥の根本原因の特定及びその除去には、このような欠陥の単純且つ迅速な特性評価が非常に有用で、製造プロセスフローの高い収率を実現する可能性がある。サーモグラフィはそのような目的のための計測手段である。サーモグラフィは、デバイスに外部刺激が加えられたとき、表面温度のほかに、温度変化及び任意の「ホットスポット」の局在の程度や分布を測定する。（「ホットスポット」は抵抗加熱を引き起こす内部の漏洩電流によることがあり、スポットは内部漏洩がない位置よりも「温度が高く」なるが、「ホットスポット」は必ずしも内部漏電だけによるものとは限らない。例えば、電流が材料を流れるときに、抵抗が周囲の材料よりも大幅に高いスポットがあると、その「スポット」でより多くの抵抗加熱が生成され、その結果、当該「スポット」の位置に高い温度Ｔが観測される。ＴＦＢに関しては、この外部刺激は、デバイス／ロケーション電極（一般的にＡＣＣとＣＣＣの間）を横断して印加される電流及び／又は電圧であってよく、電気的ピンホールがある場合には、電流が流れ／漏れ、局所的な抵抗加熱とこれに対応して測定可能な温度変化が続く。このような局所的な温度変化はサーモグラフィで捕捉されうるものである。加えられる刺激は、例えば、パルス状の／循環的な電圧信号であってもよく、サーモグラフ測定システムでインターロックされる。デバイス表面のサーモグラフ画像は、このような欠陥の位置を示す熱センサによって撮影される。これらの欠陥の位置は根本原因の分析、及びデバイス収率に対するスタック／デバイスの完全性の予測に提供される。このような情報は、既知の良好なダイ、並びに、既知の不良ダイ及び既知の不良ダイ領域に対する既知の良好なダイ領域を予測するため先送りされ、不必要な処理とデバイスの特性評価の実施を最小限に抑える。堆積がブランケット堆積で、エクスシトゥデバイスパターニングステップがあとに続くため、これは、（パターニングに物理的なシャドウマスクを使用しない）「マスクレス集積化」では特に重要である。サーモグラフィによって得られた欠陥の位置は、デバイスの既知の欠陥及び周囲部分が、例えば、インク又はレーザースクライビングによって容易にマークされ、その後の処理及び特性評価で除去されるように、マーキング／スクライビングツールに提供されてもよい。レーザーマーキングの場合の幾つかの実施形態では、これはダイレクトレーザーパターニングツールによって実行されてもよいが、視覚的な効果に対して充分な表面スクラビングのみが必要で、フルスタックアブレーションは必要でないため、パターニングよりも低い電圧で使用される。幾つかの実施形態では、レーザーパターニングツールは、デバイスのマーキングとパターニングの両方に使���されうる。実施形態では、マーキングは欠陥周囲の白丸又は黒丸のこともある。（実施形態では、マーキングは、例えば、図１の層１０６及び図２の層２０３内にありうる）。幾つかの実施形態では、欠陥のあるデバイス領域は、デバイスのその他の部分から欠陥を分離するため、欠陥周囲の層を完全にスクライビングすることによって、電気的に絶縁されてもよい。このアプローチは、より大きな領域のデバイスに使用するには魅力的で、収率を改善するために適用される技術となりうる。更なる処理が除外される程度は、サーモグラフィ及び本アプローチを用いて、プロセスフローのどの時点で欠陥が特定されるかに依存する。例えば、良好な領域又は不良な領域にかかわらず、基板全体の領域は全フローで処理されうるが、ダイシンギュレーション（個々のデバイスを分離するための基板の切断）時だけは、不良領域のダイは破棄される。他の実施形態では、不良デバイス／領域の特定後、例えば、ＡＣＣ及びＣＣＣ接触領域の露出のための実際のレーザーパターニングが、サーモグラフィで特定された欠陥のあるデバイス／領域に対してスキップされうる不良デバイス／領域に処理は限定され、封入層などの材料のブランケット堆積は影響を受けないが、欠陥のあるデバイス／領域は分離され、プロセスフローの適切な時点で、例えば、ダイシンギュレーション後に破棄されうる。後者の潜在的な利点は、（１）高スループットの割にこれらのパターニングステップの時間が短いこと、（２）ＭＴＢＦ（平均無故障時間）が長い割にレーザーツールの乱用が少ないこと、及び（３）封入が良好な割に粒子生成が少ないこと、になりうる。これらの種々のアプローチに共通しているのは、サーモグラフィによる欠陥の特定と、その後の全ステップで使用される不良な又は良好な領域の情報、すなわち、シンギュレーション後に欠陥のあるデバイスの処理及び／又は破棄を制限するために使用されるかどうかを、先送りすることである。これらの種々のアプローチはすべて、ＣｏＯ（所有コスト）の低下と高い収率に貢献すると期待されている。
【００２５】
［００３５］  図３Ａ、図３Ｂ、図４、図５、図６及び図７は、幾つかの実施形態による垂直スタック薄膜バッテリの製造を図解している。図８は、幾つかの実施形態による、図３Ａ、図３Ｂ、図４、図５、図６及び図７の垂直スタックＴＦＢを形成するために使用されうるプロセスフローを提示している。これらの実施形態では、典型的な垂直スタックＴＦＢプロセスフローの中で、サーモグラフィが最も効果を発揮するポイントは、２つの向かい合う電流コレクタを挟んでＩ−Ｖ信号／刺激を加えることができる能力を有する基本セル構造をスタックが形成した後である。例えば、基板／ＣＣＣ／カソード／電解質／アノード／ＡＣＣスタックが形成され、ＣＣＣ及びＡＣＣに刺激を加えた後である。
【００２６】
［００３６］  図３Ａ及び図３Ｂは、基板３０１、電流コレクタ層３０２、カソード層３０４、電解質層３０５、アノード層３０６、ＡＣＣ層６０３及び露出したグローバル（コモン）ＣＣＣ接点領域３１０を示している。この構造は、図８のプロセスフローの第１の部分、すなわち、基板の準備（８０１）、基板上へのＣＣＣの堆積（８０２）、ＣＣＣ上へのカソードの堆積及びアニール（８０３）、アニールしたカソード上への電解質の堆積（８０４）、電解質上へのアノードの堆積（８０５）、及びアノード上へのＡＣＣの堆積（８０６）、に従って形成されうる。サーモグラフィ試験を実行する第１の時点は、スタック製造が完了した後で、図８のプロセスフローでは８０７で示されている。この時点では、例えば、ＣＣＣ露出のための一般的な方法を利用して、単純なエッジパターニングによって実現可能な底部電極への接触経路を見つけ出し、底部接点３１０の一部を露出しなければならない。
欠陥マップが得られたら、レーザー及び／又は他の方法によってこれらの欠陥領域をマーキングすることによって、欠陥領域は、その後のデバイスパターニング、試験、ビニングから（ホットスポットの数及び程度に基づいて様々な範囲まで）除外することができる。その際、すべての機能と対象物を一体化するため、すなわち、基板とデバイスの事前電気バッテリ試験ビニングを行うため、サーモグラフ撮像装置のハードウェアとレーザーパターニングツールを一体化することが可能である。図３Ａ及び図３Ｂに示したように、グローバルＣＣＣ接点３１０の形成は、スタックの隅部又は他の適当な領域から堆積層を取り除くことによって、ＣＣＣ接点を露出させる、例えば、レーザーアブレーションプロセスによるものであってもよく、他の実施形態では、スタックの層の範囲を画定するために、マスクを使用することができ、ＣＣＣ上方の層は被覆されていないＣＣＣ隅部（又は、他の接点領域）を作り出すため、わずかに小さくなりうる。
【００２７】
［００３７］  図４及び図８を参照すると、ダイパターニング（８０８）によってその上に２つのスタックが形成されている基板３０１を含む構造が形成されており、各スタックは、電流コレクタ層４０２、カソード層４０４、電解質層４０５、アノード層４０６、及びＡＣＣ層４０３を含む。図５は、ＣＣＣ接点領域５１１を露出するため、更なる処理（８０９）を受ける図４の構造を示しており、図４のスタック層の大部分は、接点領域５１１を露出するため、層の一部を取り除くように処理され、その結果、図５のスタックは、一部が取り除かれた以下の層、すなわち、カソード層５０４、電解質層５０５、アノード層５０６、及びＡＣＣ層５０３を含む。サーモグラフィ試験を利用することができる第２の時点は、すべてのダイパターニングとＣＣＣの露出が行われた後で、図８では８１０で示されている。この場合、刺激の接点は、（例えば、プローブカードを備える）各ダイの上面及び底面の電流コレクタに作られる。サーモグラフのマップは再び、既知の良好なダイと既知の不良ダイとの間の初期ビニングを提供することができる。これは、レーザスクライビングツールのオンボードの計測手段となりうる。
【００２８】
［００３８］  図６及び図８を参照すると、図５の構造の上に安定化処理層６０７（封入層とも称される）を含む構造が形成される。安定化処理層の堆積８１１は、例えば、窒化物又はポリマーのＰＶＤ又はＣＶＤ堆積であってもよい。図７及び図８を参照すると、ＴＦＢの安定化処理層は、ＡＣＣ５０３及びＣＣＣ４０２への電気的接触を可能にする層内の開口部を含む安定化処理層７０７形成するようにパターニングされる。ＡＣＣ及びＣＣＣ接点領域８１２の露出は、例えば、パターニングプロセス及びエッチングプロセスであってよい。サーモグラフィ技術が適用可能な第３の時点は、完成したＴＦＢデバイスのＣＣＣ／ＡＣＣ露出後であって、ＴＦＢデバイスは、プロセスフローのこの時点では安定化処理／封入層を含み、図８では８１３で示されている。この時点では、上述のように、収率に関しては同じ利点が当てはまる。
【００２９】
［００３９］  既に説明したように、ピンホールの一部はＴＦＢ製造プロセスの終了時には貫通していないこともあるが、電圧破壊によって、或いはサイクリング及びハンドリングによる構造の機械的換気によって、バッテリの動作中に完全に貫通したピンホールに進行することがある。このような初期の欠陥を試験するには、バッテリの動作と矛盾しないように電圧を（又は、場合によっては、電圧とデバイスの操作を追加的に制限した上で電流を）印加し、初期故障を誘発するようにバッテリをサイクリングさせ、セル完全性試験に基づいて、その後の試験／サイクリングの必要性を潜在的に排除してもよい（現在、リチウムイオンバッテリ業界は、初期故障を引き起こす欠陥を有するデバイスを除去するため、保管寿命延長試験を行っている）。このプロセスは上述の製造方法に組み込まれてもよい。例えば、サーモグラフ分析の前に欠陥をより完全に進行させるため、ＴＦＢデバイス／構造をサイクリングさせるため、ＡＣＣとＣＣＣとの間に電圧信号を印加してもよい。
【００３０】
［００４０］  図９Ａ及び図９Ｂは、幾つかの実施形態による、インラインＴＦＢ製造ライン上でのサーモグラフィツール９００の概略図を示している。ツール９００は、インライン処理システムのコンベヤ９３０上を移動する基板９２０を撮像するように設定された（ＩＲ検出器アレイを有する）赤外線カメラ９１０を含む。カメラ９１０及び電気プローブ９５０は、コンピュータ／コントローラ９４０に接続されている。コンピュータ／コントローラ９４０は、基板９２０の構造に加えられる電気刺激を制御し、刺激が加えられるにつれてサーマル画像を収集する。コンピュータ／コントローラ９４０は、データを処理して図１０に示したような画像を生成するが、その詳細は以下で説明する。ＩＲ検出器のスペクトル領域は、波長３ミクロンから１４ミクロンの範囲にわたり、（部分画像より高い解像度の）フル画像で（選択されるセンサに応じて）最大２５０Ｈｚ又は３９０Ｈｚに達する。例えば、検出器は（選択されるセンサに応じて）６４０×５１２ピクセル、又は１２８０×１０２４ピクセルの解像度を有する。実施形態では、最大２ミクロンのピクセル解像度、及び最大０．０２Ｋの熱解像度が利用しうる。複数のデバイスのうちの１つデバイス／アレイ全体を見るため、或いはズームインして更に高い解像度で欠陥を見るため、カメラの光学系は選択可能である。一例として、５ｃｍの視野を仮定すると、（６４０×５１２のセンサを使用して）１０μｍ／ピクセルの解像度が実現可能であるが、高解像度センサ（１２８０×１０２４ピクセル）を使用すること、或いはズームインすることによって、より高い解像度を得ることができる。
【００３１】
［００４１］  垂直スタックＴＦＢで欠陥を検出するためのサーモグラフィツールは、以下のような実施形態で操作されうる。信号、電流及び／又は電圧は、バッテリ動作の安定ウィンドウと矛盾しないように印加される。印加電圧は、アクティブな構成要素（カソード、アノード及び電解質）の材料依存性のある電気的／電気化学的な安定ウィンドウ、並びにバッテリ動作電圧の限界を超えない。ＬｉＣｏＯ２では、これは３．０Ｖ〜４．２Ｖの動作ウィンドウになりうる。印加される電圧の極性も同様に製造ライン上で制御される。ＬｉＣｏＯ２カソードが使用されるときには、セルが「放電された」状態で製造されるため、印加される極性は、「セルの充電」を誘導するように設定されうる。誤った（反対の）極性の使用はセルを損傷する可能性がある。更には、サーモグラフの応答を見るためには充分であるが、セルの放電の深さに影響を及ぼすほど高すぎないことを保証するように、電流レベルも制限される。この試験に適した電流レベルは、プロセスフロー中の試験を行う時点、すなわち、図８のプロセスフローの中の第１のサーモグラフィ試験８０７又は第２のサーモグラフィ試験８１０に依存する。個々のダイを扱うため、その限界は第２のサーモグラフィ試験８１０の時点よりもかなり小さくなりうる。刺激はＤＣであってもよく、実施形態によっては、バッテリ構造／収率への影響を最小限に抑える利点を有する、ある種のパルス信号の形態であってもよい。加えて、純粋な漏電個所を決定する際には、印加した電圧／電流がセル及び材料の安定的な範囲と動作電圧を超えない限り、反対の極性での試験、すなわち、「セルを放電する」方向での試験も有用となりうる。これは、製造時のセルが完全に放電された（又は、これに近い）状態にあるからである。このように極性を適用しても、漏電がある場合を除くと、バッテリの自然な電気化学的な反応によって局所発熱を招くことはない。このような信号は、熱信号モニタリングと併せることができ、例えば、垂直スタックの熱的な「ホットスポット」の深さを測ることができる。ロックインアルゴリズムを使用することによって、サーモグラフィ信号は、信号ノイズ比を改善した状態で増強され、しかも、静的なサーモグラフィ技術と比較して、空間分解能の改善をもたらす。幾つかの実施形態では、「ホットスポット」は、スタック／デバイスの（温度の中央値からの）平均的な局所温度変化の３〜５倍の温度差で特定されうる。
【００３２】
［００４２］  ＴＦＢに対して生成された欠陥マップの例を図１０Ａ〜図１０Ｄに示す。画像は、図８のＡＣＣ（８０６）の堆積によって処理が完了したＴＦＢのものである。図３Ａ及び図３Ｂの構造を参照。図１０Ａは、デバイス／ダイのエッジの「ホットスポット」１０４０（図中に暗いパッチとして見える）を示すＩＲ画像である。デバイスとの電気接点を形成するために使用されるプローブ１０２０及び１０２１が左上隅と右上隅に見え、ＡＣＣ接点１００３及びグローバル（コモン）ＣＣＣ接点１０１０を形成している。図１０Ｂ〜図１０Ｄは、図１０Ａで画像化した同一デバイスの高解像度の欠陥画像を示すロックインサーマル画像である。画像内には様々な「ホットスポット」１０３０が明らかになっているが、容易に認識できるよう丸印をつけた。ほとんどの欠陥がデバイス／ダイのエッジに位置していることに留意されたい。図１０Ｂはシングルフェーズのロックインサーマル画像（特定のフェーズが選択可能で、一般的にはデバイス内の様々な深さで欠陥を検出するために使用される）で、図１０Ｃは特定されたすべての欠陥を示すロックイン振幅画像で、図１０Ｄは、図１０Ｃに示した欠陥に関連する特定のフェーズの識別の支援に使用されうるロックインサーマルフェーズ画像である。
【００３３】
［００４３］  図１１に、幾つかの実施形態による、ツール１１３０、１１４０、１１５０を含む、複数のインラインツール１１０１〜１１９９までを有するインライン製造システム１１００の図を示す。インラインツールには、ＴＦＢのすべての層の堆積及びパターニングのためのツールに加えて、本書で説明しているように、図８で概略を示したフローの様々な点でデバイスを試験するためのサーモグラフィツールも含まれる。更に、インラインツールは前調整チャンバおよび後調整チャンバを含みうる。たとえば、ツール１１０１は、基板が真空エアロック１１０２を通って堆積ツール内へ移動する前に真空を確立するためのポンプダウンチャンバとすることができる。インラインツールの一部又はすべては、真空エアロックによって分離された真空ツールであってもよい。プロセスライン内のプロセスツール及び特定のプロセスツールの順序は、上述したプロセスフローにおいて指定されるように、例えば使用されている特定のＴＦＢ製造方法によって決定されることに、留意されたい。更に、基板は、水平または垂直のいずれかに配向されたインライン製造システムを通って移動させることができる。しかも更に、サーモグラフィツールは、基板が試験中又は移動中に固定されるように構成されている。
【００３４】
［００４４］  本書で提供されるツールの例はインライン処理システムのためのものであるが、実施形態では、サーモグラフィツールはクラスタツールに組み込まれてもよく、或いはスタンドアロンツールであってもよい。
【００３５】
［００４５］  幾つかの実施形態によれば、薄膜電気化学デバイスを形成するための装置は、カソード電流コレクタ層、カソード層、電解質層、アノード層及びアノード電流コレクタ層のスタックを基板上にブランケット堆積するための第１のシステム、スタックをレーザーダイパターニングして、複数のダイパターンドスタックを形成するための第２のシステム、複数のダイパターンドスタックをレーザーパターニングして、複数のダイパターンドスタックの各々に対してカソード電流コレクタ層及びアノード電流コレクタ層のうちの少なくとも１つの接点領域を露出し、複数のデバイススタックを形成するための第３のシステム、複数のデバイススタック上にブランケット封入層を堆積するための第４のシステム、ブランケット封入層をレーザーパターニングして、複数のデバイススタックの各々に対してカソード電流コレクタ層及びアノード電流コレクタ層の接点領域を露出し、複数の封入デバイススタックを形成するための第５のシステム、及び、複数のデバイススタック及びホットスポットを特定するための複数の封入デバイススタックのうちの一又は複数のサーモグラフ分析のための第６のシステムであって、カソード電流コレクタ層とアノード電流コレクタ層との間に電圧を印加するためのプローブ及び赤外線カメラを含む第６のシステムを含む。しかも、複数の第６のシステムはサーモグラフ分析に使用されてもよく、複数の第６のシステムの各々は、異なる特定の製造段階での電気化学デバイスのサーモグラフ分析専用になっている。しかも、複数の第６のシステムは、インラインに配置されてもよい。しかも、本装置は更に、薄膜電気化学デバイス上のホットスポットをマーキングするためのレーザーパターニングシステムを含みうる。しかも、本装置は更に、スタックをレーザーパターニングして、コモン電流コレクタ接点領域を形成するため、スタックをレーザーパターニングする第７のシステムを含み、第７のシステムは、コモン電流コレクタ接点領域によって、パターンドスタックをサーモグラフ分析するように構成されうる。しかも、第１のシステムは、カソード層、電解質層、アノード層、並びに、カソード電流コレクタ層及びアノード電流コレクタ層のうちの一又は複数をシャドウマスクを介して堆積し、オープンコモンカソード電流コレクタ接点領域及びオープンコモンアノード電流コレクタ接点領域のうちの少なくとも１つを形成することによって、パターンドスタックを形成する。また、第６のシステムは、オープンコモンカソード電流コレクタ接点領域及びオープンコモンアノード電流コレクタ接点領域のうちの少なくとも１つによって、デバイススタックをサーモグラフ分析するように構成されている。
【００３６】
［００４６］  本開示の実施形態は、ＴＦＢデバイス、プロセスフロー及び製造装置の特定の実施例を参照して記述されているが、本開示の教示及び原則は、広範囲に及ぶＴＦＢデバイス、プロセスフロー及び製造装置に適用されうる。例えば、デバイス、プロセスフロー及び製造装置は、本書で前述したものを反転したＴＦＢスタック、すなわち、基板上にＡＣＣとアノードを有し、その後に固体電解質、カソード、ＣＣＣ及び封入層が続く反転されたスタック、に対しても想定されている。例えば、デバイス、プロセスフロー及び製造装置は、図１に示したように、同一平面上の電流コレクタを有するＴＦＢスタックに対しても想定されている。更に、当業者であれば、広範囲に及ぶデバイス、プロセスフロー及び製造装置を生成するため、本開示の教示及び原則をどのように適用するかを理解するであろう。
【００３７】
［００４７］  本開示の実施形態は、ＴＦＢを参照して記述されているが、本開示の教示及び原則は、エレクトロクロミックデバイスを含む他の電気化学デバイスを製造するための改良されたデバイス、プロセスフロー及び製造装置にも適用されうる。当業者であれば、他の電気化学デバイスに固有のデバイス、プロセスフロー及び製造装置を生成するため、本開示の教示及び原則をどのように適用するかを理解するであろう。
【００３８】
［００４８］  本開示の実施形態は、本開示のある実施形態を参照して特に説明されているが、本開示の本質及び範囲から逸脱することなく、形態及び詳細に変更及び修正を加えうることは、当業者には容易に明らかであろう。
【図１】
2018514930.tif 000003
【図２】
2018514930.tif 000004
【図３Ａ】
2018514930.tif 000005
【図３Ｂ】
2018514930.tif 000006
【図４】
2018514930.tif 000007
【図５】
2018514930.tif 000008
【図６】
2018514930.tif 000009
【図７】
2018514930.tif 000010
【図８】
2018514930.tif 000011
【図９Ａ】
2018514930.tif 000012
【図９Ｂ】
2018514930.tif 000013
【図１０Ａ】
2018514930.tif 000014
【図１０Ｂ】
2018514930.tif 000015
【図１０Ｃ】
2018514930.tif 000016
【図１０Ｄ】
2018514930.tif 000017
【図１１】
2018514930.tif 000018
【国際調査報告】
2018514930.tif 000019
2018514930.tif 000020