(57)【要約】ＧａＡｓに合致またはほぼ合致する格子パラメータを伴う基板上に１つもしくはそれを上回る希薄窒化物層を有する、光電子検出器が、本明細書に説明される。光検出器は、ＧａＡｓに合致またはほぼ合致する格子パラメータを伴う基板と、基板を覆う第１のドープされたＩＩＩ−Ｖ層とを含む。光検出器はまた、第１のドープされたＩＩＩ−Ｖ層を覆うＩｎＧａＮＡｓＳｂ吸収体層も含み、吸収体層は、約０．７ｅＶ〜０．９５ｅＶの間のバンドギャップと、室温で約１×１０１６ｃｍ−３未満のキャリア濃度とを有する。光検出器は、吸収体層を覆う第２のドープされたＩＩＩ−Ｖ層も含む。
2018518848.tif 000002
【特許請求の範囲】
【請求項１】
半導体であって、
ＧａＡｓに合致またはほぼ合致する格子パラメータを伴う基板と、
前記基板を覆う第１のドープされたＩＩＩ−Ｖ層と、
前記第１のドープされたＩＩＩ−Ｖ層を覆う吸収体層であって、前記吸収体層は、
約０．７ｅＶ〜０．９５ｅＶの間のバンドギャップと、
室温で約１×１０１６ｃｍ−３未満のキャリア濃度と、
を有する、吸収体層と、
前記吸収体層を覆う第２のドープされたＩＩＩ−Ｖ層と、
を備える、半導体。
【請求項２】
前記吸収体層は、希薄窒化物を備える、請求項１に記載の半導体。
【請求項３】
前記希薄窒化物は、ＩｎｘＧａ１−ｘＮｙＡｓ１−ｙ−ｚＳｂｚ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１）を備える、請求項２に記載の半導体。
【請求項４】
前記希薄窒化物は、ＩｎｘＧａ１−ｘＮｙＡｓ１−ｙ−ｚＳｂｚ（０≦ｘ≦０．５５；０≦ｙ≦０．１；０≦ｚ≦０．１）を備える、請求項２に記載の半導体。
【請求項５】
前記吸収体層の前記キャリア濃度は、約５×１０１５ｃｍ−３未満である、請求項１に記載の半導体。
【請求項６】
前記吸収体層の前記キャリア濃度は、約１×１０１５ｃｍ−３未満である、請求項１に記載の半導体。
【請求項７】
前記吸収体層の厚さは、約２マイクロメートル〜約１０マイクロメートルである、請求項１に記載の半導体。
【請求項８】
前記吸収体層の厚さは、約３マイクロメートル〜約５マイクロメートルである、請求項１に記載の半導体。
【請求項９】
前記吸収体層と前記第１および第２のドープされたＩＩＩ−Ｖ層のうちの１つとの間の増倍層をさらに備える、請求項１に記載の半導体。
【請求項１０】
前記基板は、ＧａＡｓを備える、請求項１に記載の半導体。
【請求項１１】
前記基板は、
シリコン基板と、
前記シリコン基板を覆う格子工学層であって、前記シリコン基板の反対の前記格子工学層の表面は、ＧａＡｓに合致またはほぼ合致した格子パラメータを有する、格子工学層と、
を備える、請求項１に記載の半導体。
【請求項１２】
前記格子工学層は、ＳｉｘＧｅ１−ｘ層を備え、ｘは、前記シリコン基板の最近傍の前記ＳｉｘＧｅ１−ｘ層の表面における１から、前記シリコン基板の反対の前記ＳｉｘＧｅ１−ｘ層の表面における０まで段階的である、請求項１１に記載の半導体。
【請求項１３】
前記格子工学層は、希土類含有層を備え、前記希土類含有層は、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、および／またはＬｕのうちの１つもしくはそれを上回るものを備える、請求項１１に記載の半導体。
【請求項１４】
前記第１のドープされたＩＩＩ−Ｖ層は、ｎ型であり、前記第２のドープされたＩＩＩ−Ｖ層は、ｐ型である、請求項１に記載の半導体。
【請求項１５】
前記第１のドープされたＩＩＩ−Ｖ層は、ｐ型であり、前記第２のドープされたＩＩＩ−Ｖ層は、ｎ型である、請求項１に記載の半導体。
【請求項１６】
半導体を形成する方法であって、
ＧａＡｓに合致またはほぼ合致する格子パラメータを伴う基板を覆って、第１のドープされたＩＩＩ−Ｖ層を形成するステップと、
前記第１のドープされたＩＩＩ−Ｖ層を覆って吸収体層を形成するステップであって、前記吸収体層は、
約０．７ｅＶ〜０．９５ｅＶの間のバンドギャップと、
室温で約１×１０１６ｃｍ−３未満のキャリア濃度と、
を有する、ステップと、
前記吸収体層を覆って第２のドープされたＩＩＩ−Ｖ層を形成するステップと、
を含む、方法。
【請求項１７】
前記吸収体層は、希薄窒化物を備える、請求項１６に記載の半導体。
【請求項１８】
前記希薄窒化物は、ＩｎｘＧａ１−ｘＮｙＡｓ１−ｙ−ｚＳｂｚ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１）を備える、請求項１７に記載の方法。
【請求項１９】
前記希薄窒化物は、ＩｎｘＧａ１−ｘＮｙＡｓ１−ｙ−ｚＳｂｚ（０≦ｘ≦０．５５；０≦ｙ≦０．１；０≦ｚ≦０．１）を備える、請求項１７に記載の方法。
【請求項２０】
前記吸収体層の前記キャリア濃度は、約５×１０１５ｃｍ−３未満である、請求項１６に記載の方法。
【請求項２１】
前記吸収体層の前記キャリア濃度は、約１×１０１５ｃｍ−３未満である、請求項１６に記載の方法。
【請求項２２】
前記吸収体層の厚さは、約２マイクロメートル〜約１０マイクロメートルである、請求項１６に記載の方法。
【請求項２３】
前記吸収体層の厚さは、約３マイクロメートル〜約５マイクロメートルである、請求項１６に記載の方法。
【請求項２４】
前記吸収体層と前記第１および第２のドープされたＩＩＩ−Ｖ層のうちの１つとの間に増倍層を形成するステップをさらに含む、請求項１６に記載の方法。
【請求項２５】
前記基板は、ＧａＡｓを備える、請求項１６に記載の方法。
【請求項２６】
前記基板は、
シリコン基板と、
前記シリコン基板を覆う格子工学層であって、前記シリコン基板の反対の前記格子工学層の表面は、ＧａＡｓに合致またはほぼ合致した格子パラメータを有する、格子工学層と、
を備える、請求項１６に記載の方法。
【請求項２７】
前記格子工学層は、ＳｉｘＧｅ１−ｘ層を備え、ｘは、前記シリコン基板の最近傍の前記ＳｉｘＧｅ１−ｘ層の表面における１から、前記シリコン基板の反対の前記ＳｉｘＧｅ１−ｘ層の表面における０まで段階的である、請求項２６に記載の方法。
【請求項２８】
前記格子工学層は、希土類含有層を備え、前記希土類含有層は、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、および／またはＬｕのうちの１つもしくはそれを上回るものを備える、請求項２６に記載の方法。
【請求項２９】
前記第１のドープされたＩＩＩ−Ｖ層は、ｎ型であり、前記第２のドープされたＩＩＩ−Ｖ層は、ｐ型である、請求項１６に記載の方法。
【請求項３０】
前記第１のドープされたＩＩＩ−Ｖ層は、ｐ型であり、前記第２のドープされたＩＩＩ−Ｖ層は、ｎ型である、請求項１６に記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
（関連出願の相互参照）
本願は、２０１５年６月２２日に出願された米国仮出願第６２／１８３，０６０号および２０１６年６月２１日に出願された米国出願第１５／１８８，３９６号に対する優先権を主張するものであり、これらの各々の全体の内容は、参照により本明細書中に援用される。
【０００２】
ＩＩＩ−Ｖ材料は、種々の用途のための光電子エミッタおよび検出器を加工するための最適な材料である。これの１つの理由は、ＩＩＩ−Ｖ材料のバンドギャップが具体的着目波長のために選定され得ることである。光ファイバシステムは、典型的には、それらの伝送特性により、１．３３μｍ（マイクロメートル）〜１．５０μｍの波長を使用する。
【０００３】
歴史的に、１．３３μｍ〜１．５０μｍエミッタおよび検出器の大多数は、放射ならびに検出媒体としてインジウムガリウムヒ化物（ＩｎＧａＡｓ）合金を採用している。エミッタまたは検出器のために必要とされる高品質ＩｎＧａＡｓを生成するために、材料は可能な限り結晶性欠陥を含まないことが好ましい。機能的デバイスのために必要とされるＩｎＧａＡｓ層の合金組成および厚さは、リン化インジウム（ＩｎＰ）がＩｎ０．５３Ｇａ０．４７Ａｓと同一の面内格子パラメータを有する（１．６５μｍの波長に対応する３００ＫにおいてＥｇ＝０．７５ｅＶ）ため、ＩｎＰ基板上で成長を余儀なくさせる。
【０００４】
コストの観点から、ガリウムヒ化物（ＧａＡｓ）、ゲルマニウム（Ｇｅ）、またはシリコン（Ｓｉ）等のＩｎＰよりも安価な基板上で光電子検出器およびエミッタを成長させることが好ましいであろう。しかしながら、安価な基板と所望の組成のＩｎＧａＡｓ合金との間の格子不一致は、実行可能な検出器またはエミッタを加工するために十分に厚く成長されたときに、高度に欠陥がある材料をもたらす。基板コストは、全体的な製造コストの有意な部分であり、したがって、安価な基板上で十分なバンドギャップの材料を成長させる経路を見出すことが、有意な技術的かつ実用的関心である。
【発明の概要】
【課題を解決するための手段】
【０００５】
ＧａＡｓに合致またはほぼ合致する格子パラメータを伴う基板上に１つもしくはそれを上回る希薄窒化物層を有する、光電子検出器が、本明細書に説明される。半導体は、ＧａＡｓに合致またはほぼ合致する格子パラメータを伴う基板と、基板を覆う第１のドープされたＩＩＩ−Ｖ層とを含むことができる。半導体はまた、第１のドープされたＩＩＩ−Ｖ層を覆う吸収体層を含むこともでき、吸収体層は、約０．７ｅＶ〜０．９５ｅＶの間のバンドギャップと、室温で約１×１０１６ｃｍ−３未満のキャリア濃度とを有する。半導体はまた、吸収体層を覆う第２のドープされたＩＩＩ−Ｖ層を含むこともできる。
【０００６】
吸収体層は、希薄窒化物を含むことができる。希薄窒化物は、ｘ、ｙ、およびｚが、以下の個別の範囲、すなわち、（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１）内に入る、ＩｎｘＧａ１−ｘＮｙＡｓ１−ｙ−ｚＳｂｚを含むことができる。いくつかの実施例では、ｘ、ｙ、およびｚは、以下の個別の範囲、すなわち、（０≦ｘ≦０．５５；０≦ｙ≦０．１；０≦ｚ≦０．１）内に入ることができる。
【０００７】
吸収体層のキャリア濃度は、約５×１０１５ｃｍ−３未満であり得る、または約１×１０１５ｃｍ−３未満であり得る。吸収体層の厚さは、約２マイクロメートル〜約１０マイクロメートルであることができる、または、約３マイクロメートル〜約５マイクロメートルであることができる。
【０００８】
半導体はさらに、吸収体層と第１および第２のドープされたＩＩＩ−Ｖ層のうちの１つとの間の増倍層を含むことができる。
【０００９】
１つまたはそれを上回る実装は、ＧａＡｓに合致またはほぼ合致する格子パラメータを伴う基板をもたらすことができる。基板は、ＧａＡｓを含むことができる。基板は、シリコン基板と、シリコン基板を覆う格子工学層とを含むことができ、シリコン基板の反対の格子工学層の表面は、ＧａＡｓに合致またはほぼ合致した格子パラメータを有する。格子工学層は、ＳｉｘＧｅ１−ｘ層を含むことができ、ｘは、シリコン基板の最近傍のＳｉｘＧｅ１−ｘ層の表面における１から、シリコン基板の反対のＳｉｘＧｅ１−ｘ層の表面における０まで段階的である。格子工学層は、希土類含有層を含むことができ、希土類含有層は、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、および／またはＬｕのうちの１つもしくはそれを上回るものを含む。
【００１０】
第１のドープされたＩＩＩ−Ｖ層は、ｎ型であることができ、第２のドープされたＩＩＩ−Ｖ層は、ｐ型であることができる。第１のドープされたＩＩＩ−Ｖ層は、ｐ型であることができ、第２のドープされたＩＩＩ−Ｖ層は、ｎ型であることができる。
【図面の簡単な説明】
【００１１】
その性質およびその種々の利点を含む、本開示の上記ならびに他の特徴が、付随の図面と併せて解釈される、以下の発明を実施するための形態の考慮に応じて、より明白となるであろう。
【００１２】
【図１】図１は、例証的実装による、ｐ−ｉ−ｎダイオードを備える半導体を描写する。
【００１３】
【図２】図２は、例証的実装による、ｐ−ｉ−ｎダイオードおよび増倍層を伴う半導体を描写する。
【００１４】
【図３】図３は、例証的実装による、ＧａＡｓベースのｐ−ｉ−ｎダイオードを伴う半導体を描写する。
【００１５】
【図４】図４は、例証的実装による、ＧａＡｓベースのｐ−ｉ−ｎダイオードおよび増倍層を伴う半導体を描写する。
【００１６】
【図５】図５は、例証的実装による、Ｘ線回折（ＸＲＤ）によって図３に示される半導体の特性評価を示す、グラフを描写する。
【００１７】
【図６】図６は、例証的実装による、ＧａＡｓ上でエピタキシャルに形成された異なる厚さの固有ＩｎＧａＮＡｓＳｂ層のＸＲＤスキャンを示す、グラフを描写する。
【００１８】
【図７】図７は、例証的実装による、ｐ型および半絶縁性ＧａＡｓ基板上で成長されたＩｎＧａＮＡｓＳｂ層のＸＲＤスキャンを示す、グラフを描写する。
【００１９】
【図８】図８は、例証的実装による、ホール効果によって測定されるようなＩｎＧａＮＡｓＳｂのキャリア性質へのＩｎ／Ｓｂ比の影響を示す、グラフを描写する。
【００２０】
【図９】図９は、例証的実装による、フォトルミネセンス（ＰＬ）によって測定されるようなＩｎＧａＮＡｓＳｂの光学性質へのＩｎ／Ｓｂ比の影響を示す、グラフを描写する。
【００２１】
【図１０】図１０は、例証的実装による、ホール効果によって測定されるようなＩｎＧａＮＡｓＳｂのキャリア濃度への成長温度およびＡｓ流束の影響を示す、グラフを描写する。
【００２２】
【図１１】図１１は、例証的実装による、フォトルミネセンスによって測定されるようなＩｎＧａＮＡｓＳｂのバンドギャップへの成長温度およびヒ素流束の影響を示す、グラフを描写する。
【００２３】
【図１２】図１２は、例証的実装による、ホール効果によって測定されるようなＩｎＧａＮＡｓＳｂのキャリア濃度への高速熱焼鈍（ＲＴＡ）の影響を示す、グラフを描写する。
【００２４】
【図１３】図１３は、例証的実装による、フォトルミネセンスによって測定されるようなＩｎＧａＮＡｓＳｂのバンドギャップへのＲＴＡの影響を示す、グラフを描写する。
【００２５】
【図１４】図１４は、例証的実装による、ＧａＡｓ基板上で成長されたＩｎＧａＮＡｓＳｂの０．５μｍ層のフォトルミネセンススペクトルを示す、グラフを描写する。
【００２６】
【図１５】図１５は、例証的実装による、１５０ｍｍＧａＡｓ基板上で成長されたＩｎＧａＮＡｓＳｂの０．５μｍ層のバンドギャップのウエハ間変動を示す、カラーマップを描写する。
【００２７】
【図１６】図１６は、例証的実装による、ＧａＡｓに合致またはほぼ合致する格子パラメータを伴う基板を覆って形成されたｐ−ｉ−ｎダイオードのいくつかの実施例を図示する。
【発明を実施するための形態】
【００２８】
本明細書に説明されるシステムおよび方法は、ＧａＡｓに合致またはほぼ合致する格子パラメータを伴う基板上の高品質光電子検出器の成長のためのプロセスを含む。本明細書に説明される検出器は、希薄窒化物層、典型的には、本明細書ではＩｎＧａＮＡｓＳｂ層と称される、ｘが、０〜０．５５に及び、ｙが、０〜０．１に及び、ｚが、０〜０．１に及ぶ、ＩｎｘＧａ１−ｘＮｙＡｓ１−ｙ−ｚＳｂｚ層を吸収媒体として使用する。希薄窒化物は、低合金レベル濃度であり、ドーピングレベル濃度よりも高い濃度である、低濃度の窒素を含むＩＩＩ−Ｖ材料である。希薄窒化物層は、層が検出器内で機能することを妨げない量であるが、微量のドーパントまたは汚染を有し得る。いくつかの実施例では、光電子検出器は、ｐ−ｉ−ｎ構造を使用する。典型的ｐ−ｉ−ｎでは、吸収媒体は、（ｉ）ｎ型半導体とｐ型半導体との間に挟持される固有半導体である。ｎ型領域は、通常、ドナードーパントによるドーピングに起因して、多数キャリアとして電子を有する。ｐ型領域は、通常、アクセプタドーパントによるドーピングに起因して、多数キャリアとして正孔を有する。動作中に、ダイオードは、逆バイアスをかけられ、十分なエネルギーの光子によって生成されるキャリアを「一掃する」役割を果たす。
【００２９】
ＧａＡｓに合致またはほぼ合致する格子パラメータを伴う基板は、ＧａＡｓ基板、Ｇｅ基板、または格子工学基板を備えてもよい。格子工学基板の実施例は、Ｓｉハンドルウエハ上に段階的ＳｉＧｅ層を備える基板と、Ｓｉハンドルウエハ上に希土類含有層を備える基板とを含む。格子パラメータは、結晶格子内の単位セルの寸法である。ＧａＡｓに合致またはほぼ合致する格子パラメータを伴う基板は、ＧａＡｓの格子パラメータ（５．６５Å）と同一である、またはわずかに異なるが、十分に類似するため、高品質ＧａＡｓが基板表面上でエピタキシャルに成長されることができる、格子パラメータを有してもよい。高品質ＧａＡｓは、ＩｎＰ基板上で成長されたＩｎ０．５３Ｇａ０．４７Ａｓ層の欠陥レベルに匹敵する、またはそれより低い欠陥レベルを含むことができる。これは、基板が、３％未満またはそれに等しい、１％未満、もしくは０．５％未満だけＧａＡｓのものと異なる格子パラメータを有することを意味し得る。
【００３０】
高品質のＩｎＧａＮＡｓＳｂ吸収体層は、低コストの高性能検出器を可能にする。これの１つの理由としては、吸収体層が、ＧａＡｓに合致またはほぼ合致する格子パラメータを伴う基板上でコヒーレントに成長されることができる（すなわち、結晶性、非弛緩状態であり、最小限の欠陥を伴う）。ＩｎＧａＮＡｓＳｂ層の組成は、所望のバンドギャップおよび厚さの層が、最小限の欠陥を伴って、ＧａＡｓに合致またはほぼ合致する格子パラメータを伴う基板上でコヒーレントに成長され得るように、調整されることができる。バンドギャップは、材料の伝導帯と価電子帯との間のエネルギー差であり、直接的（帯間の電子遷移が光子の放射または吸収のみを伴って起こり得る）または間接的（帯間の電子遷移が、光子の放射または吸収に加えて光子の放射もしくは吸収を要求する）であり得る。ＩＩＩ−Ｖ材料は、概して、直接バンドギャップを有するが、本明細書に説明される層は、直接または間接バンドギャップを有することができる。
【００３１】
図１は、ｐ−ｉ−ｎダイオードを備える、半導体１００を描写する。半導体１００は、基板１１４と、基板１１４を覆ってエピタキシャルに形成されたｎ＋ＩＩＩ−Ｖ層１１２と、ｎ＋ＩＩＩ−Ｖ層１１２を覆ってエピタキシャルに形成された固有希薄窒化物層１０６と、希薄窒化物層１０６を覆ってエピタキシャルに形成されたｐ＋ＩＩＩ−Ｖ層１０２を含む。
【００３２】
ＩＩＩ−Ｖ層１０２および１１２は、ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＧａＡｓＰ、ＩｎＧａＡｓＮ、ＩｎＧａＮＡｓＳｂ、または別のＩＩＩ−Ｖ材料等の任意のＩＩＩ−Ｖ材料を含むことができる。基板１１４は、半導体、伝導性、または絶縁性基板であることができる。基板１１４の上面は、ＧａＡｓに合致またはほぼ合致する格子パラメータを有する。基板１１４の実施例は、図１６を参照して以下で説明される。希薄窒化物層１０６は、ｐ−ｉ−ｎダイオード内の固有層であり、吸収媒体としての役割を果たす。吸収体層および吸収媒体という用語は、光子を吸収する任意の層を説明するために使用されることができる。
【００３３】
希薄窒化物層１０６は、ＩＩＩ−Ｖ層１０２および１１２に適合する格子パラメータを有する。希薄窒化物層１０６は、ＩＩＩ−Ｖ層１０２および１１２に格子整合されることができる、またはＩＩＩ−Ｖ層１０２および１１２に比較的近い（ほぼ合致した）格子パラメータを有してもよい。したがって、希薄窒化物層１０６は、良好な光学性能を有するように、十分に低い欠陥レベルを有する。そのような十分に低い欠陥レベルは、ＩｎＰ基板上で成長されたＩｎ０．５３Ｇａ０．４７Ａｓ層内で生じるであろう、同等またはより低い欠陥レベルを含むことができる。層１０２、１０６、および１１２ならびに基板１１４はそれぞれ、格子整合、界面品質、電子輸送、正孔輸送、および／または他の光電子性質を改良する、１つもしくはそれを上回る層を含むことができる。
【００３４】
図２は、ｐ−ｉ−ｎダイオードおよび増倍層を伴う半導体２００を描写する。半導体２００は、半導体１００に類似するが、また、ｐ−ｉ−ｎダイオードの固有層によって生成される光電流を増幅するように増倍層も含む。半導体２００の構造は、アバランシェフォトダイオード（ＡＰＤ）構造として表されることができる。ＡＰＤでは、増倍層の追加は、付加的ｐ−ｉ−ｎまたはｐ−ｎ接合点をもたらす。これは、より高い逆バイアスが印加されることを可能にし、アバランシェプロセスを介してキャリア増倍をもたらす。結果として、（標準ｐ−ｉ−ｎと比較した）デバイスの利得（光子あたりの電子の数）が増加される。これは、より高い感度のデバイスをもたらす。半導体２００は、基板２１４と、基板２１４を覆ってエピタキシャルに形成されたｎ＋ＩＩＩ−Ｖ層２１２と、ｎ＋ＩＩＩ−Ｖ層２１２を覆って形成されたｐ型増倍層２０８と、ｐ型増倍層２０８を覆ってエピタキシャルに形成された固有希薄窒化物層２０６と、希薄窒化物層２０６を覆ってエピタキシャルに形成されたｐ＋ＩＩＩ−Ｖ層２０２とを含む。
【００３５】
ＩＩＩ−Ｖ層２０２および２１２は、ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＧａＡｓＰ、ＩｎＧａＡｓＮ、ＩｎＧａＮＡｓＳｂ、または別のＩＩＩ−Ｖ材料等の任意のＩＩＩ−Ｖ材料を含むことができる。基板２１４は、半導体、伝導性、または絶縁性基板であることができる。基板２１４の上面は、ＧａＡｓに合致またはほぼ合致する格子パラメータを有する。基板２１４の実施例は、図１６を参照して以下で説明される。希薄窒化物層２０６は、ｐ−ｉ−ｎダイオード内の固有層であり、光吸収体層としての役割を果たす。
【００３６】
希薄窒化物層２０６は、ＩＩＩ−Ｖ層２０２および２１２に適合する格子パラメータを有する。希薄窒化物層２０６は、ＩＩＩ−Ｖ層２０２および２１２に格子整合されることができる、またはＩＩＩ−Ｖ層２０２および２１２に比較的近い（ほぼ合致した）格子パラメータを有してもよい。したがって、希薄窒化物層２０６は、良好な光学性能を有するように、十分に低い欠陥レベルを有する。そのような十分に低い欠陥レベルは、ＩｎＰ基板上で成長されたＩｎ０．５３Ｇａ０．４７Ａｓ層内で生じるであろう、同等またはより低い欠陥レベルを含むことができる。層２０２、２０６、および２１２ならびに基板２１４はそれぞれ、格子整合、界面品質、電子輸送、正孔輸送、および／または他の光電子性質を改良する、１つもしくはそれを上回る層を含むことができる。
【００３７】
増倍層２０８は、アバランシェ増倍を通して希薄窒化物層２０６によって生成される電流を増幅する、ｐ型ＩＩＩ−Ｖ層であることができる。したがって、希薄窒化物層２０６によって生成される自由キャリア（電子または正孔）毎に、増倍層２０８は、アバランシェ効果を介して１つまたはそれを上回るキャリアを生成する。したがって、増倍層２０８は、半導体２００によって生成される全電流を増加させる。
【００３８】
図３は、ＧａＡｓベースのｐ−ｉ−ｎダイオードを伴う半導体３００を描写する。半導体３００は、ＧａＡｓのものに合致またはほぼ合致する格子パラメータを有する、頂面を伴う基板３１４を含む。基板３００は、基板３１４を覆ってエピタキシャルに形成されたｎ型ＧａＡｓ層３１２と、ＧａＡｓ層３１２を覆ってエピタキシャルに形成されたｎ型ＧａＡｓ層３１０とを含む。ＧａＡｓ層３１２は、ＧａＡｓ層３１０よりも高濃度にドープされることができる。半導体３００はまた、ＧａＡｓ層３１０を覆ってエピタキシャルに形成された固有ＩｎＧａＮＡｓＳｂ層３０６と、固有ＩｎＧａＮＡｓＳｂ層３０６を覆ってエピタキシャルに形成されたｐ型ＩｎＧａＮＡｓＳｂ層３０４と、ｐ型ＩｎＧａＮＡｓＳｂ層３０４を覆ってエピタキシャルに形成されたｐ型ＧａＡｓ層３０２とを含む。ｐ型ＧａＡｓ層３０２は、ｐ型ＩｎＧａＮＡｓＳｂ層３０４よりも高濃度にドープされることができる。ＩｎＧａＮＡｓＳｂ層３０４およびＩｎＧａＮＡｓＳｂ層３０６はそれぞれ、組成ＩｎｘＧａ１−ｘＮｙＡｓ１−ｙ−ｚＳｂｚ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１）を有することができる。モル分率ｘ、ｙ、およびｚは、異なる層３０２ならびに３０４内で異なる値を有することができる。いくつかの実施例では、ｘは、０〜０．５５に及び、ｙは、０〜０．１に及び、ｚは、０〜０．１に及ぶ。
【００３９】
いくつかの実施例では、ｐ型ＧａＡｓ層３０２は、約０．２μｍの厚さを有することができ、約１．５×１０１９ｃｍ−３の自由正孔濃度をもたらすようにＢｅまたはＣでドープされることができる。ｐ型ＩｎＧａＮＡｓＳｂ層３０４は、約０．２５μｍの厚さを有することができ、約７×１０１８ｃｍ−３の自由正孔濃度をもたらすようにＢｅまたはＣでドープされることができる。ＩｎＧａＮＡｓＳｂ層３０４の組成は、約０．８ｅＶのバンドギャップをもたらすように選択されることができる。ＩｎＧａＮＡｓＳｂ層３０６は、約３μｍの厚さを有することができ、約６×１０１４ｃｍ−３の自由キャリア濃度をもたらすように非意図的にドープされる（ＵＩＤ）ことができる。材料のキャリア濃度は、材料内の電子または正孔等の電荷キャリアの数密度である。材料のキャリア濃度は、ある時は、電子ｃｍ−３、正孔ｃｍ−３、または原子ｃｍ−３（原子ドーパント密度を指す）の単位で表されるが、より多くの場合、同一の数量を参照しながら、粒子の名称が省略され、キャリア濃度は、単純にｃｍ−３の単位で表される。ＵＩＤ半導体は、意図的に追加されたドーパントを有していないが、ドーパントとして作用する不純物の非ゼロ濃度を含むことができる。ＩｎＧａＮＡｓＳｂ層３０６は、入射光子を吸収するように吸収体層として作用することができる。ＩｎＧａＮＡｓＳｂ層３０６は、主に、自由キャリアとして正孔を有することができ、層３０６をｐ型にする。ＩｎＧａＮＡｓＳｂ層３０６の組成はまた、約０．８ｅＶのバンドギャップをもたらすように選択されることができる。ＩｎＧａＮＡｓＳｂ層３０６は、１．３μｍ〜１．５５μｍの波長に対応する、約０．８ｅＶ〜約０．９５ｅＶのバンドギャップを有することができる。
【００４０】
Ｉｎの適切な濃度を用いると、ＩｎＧａＡｓ合金は、波長範囲１．３〜１．５５μｍ内のバンドギャップを有することができる。しかしながら、そのようなＩｎＧａＡｓ合金の格子パラメータは、ＧａＡｓまたはＳｉのものではなく、ＩｎＰのものに類似する。したがって、ＩｎＧａＡｓ吸収体は、ＧａＡｓまたはシリコン基板上のエピタキシャル成長に容易に適合しない。しかしながら、ＩｎＧａＡｓへのＮの追加は、ＧａＡｓに合致またはほぼ合致する格子パラメータをもたらしながら、バンドギャップを縮小することができる。ＩｎＧａＮＡｓへのＳｂの追加は、所与のバンドギャップのために、改良された結晶化度およびより低いバックグラウンドキャリア濃度をもたらす。Ｓｂは、いくつかの欠陥タイプを軽減することができる、またはデバイス性能を増進するように界面活性剤として作用することができる。Ｓｂは、Ｎの組み込みを改良することができ、より低いＮ流束または流動が、所与のＮ濃度および対応するバンドギャップの材料を成長させるために使用されることを可能にし、したがって、バックグラウンドキャリア濃度を低減させる。故に、ＩｎＧａＮＡｓＳｂのバンドギャップは、良好な結晶化度およびＧａＡｓへの格子整合を維持しながら、適切な範囲に合わせられることができる。
【００４１】
ＧａＡｓ層３１０は、約０．５μｍの厚さを有することができ、約２×１０１５ｃｍ−３の自由キャリア濃度を伴うｎ型材料をもたらすようにシリコンでドープされることができる。ＧａＡｓ層３１２は、約２．５μｍの厚さを有することができ、約５×１０１８ｃｍ−３の自由キャリア濃度を伴うｎ型材料をもたらすようにシリコンでドープされることができる。基板３１４は、１つまたはそれを上回る層を含むことができ、基板の頂面は、ＧａＡｓに合致またはほぼ合致する格子パラメータを有することができる。これは、ＧａＡｓ層３１２と基板３１４との間に高品質界面をもたらし、半導体３００内の欠陥レベルを低減させる。基板３１４のいくつかの実施例は、図１６を参照して以下で説明される。故に、半導体３００は、１．３〜１．５５μｍ範囲内で光学的に活性であり、ＧａＡｓのものに合致またはほぼ合致する格子パラメータを伴う基板の頂面上に形成されたＧａＡｓベースのｐ−ｉ−ｎダイオードを含む。
【００４２】
図４は、ＧａＡｓベースのｐ−ｉ−ｎダイオードおよび増倍層を伴う半導体４００を描写する。半導体４００は、半導体３００に類似するが、また、ｐ−ｉ−ｎダイオードの固有層によって生成される光電流を増幅するようにアバランシェ増倍層も含む。半導体４００は、ＧａＡｓのものに合致またはほぼ合致する格子パラメータを有する、頂面を伴う基板４１４を含む。基板４００は、基板４１４を覆ってエピタキシャルに形成されたｎ型ＧａＡｓ層４１２と、ｎ型ＧａＡｓ層４１２を覆ってエピタキシャルに形成されたｎ型ＧａＡｓ層４１０とを含む。ＧａＡｓ層４１２は、ＧａＡｓ層４１０よりも高濃度にドープされることができる。半導体４００はまた、ＧａＡｓ層４１０を覆ってエピタキシャルに形成された増倍層４０８と、増倍層４０８を覆ってエピタキシャルに形成された固有ＩｎＧａＮＡｓＳｂ層４０６と、固有ＩｎＧａＮＡｓＳｂ層４０６を覆ってエピタキシャルに形成されたｐ型ＩｎＧａＮＡｓＳｂ層４０４と、ｐ型ＩｎＧａＮＡｓＳｂ層４０４を覆ってエピタキシャルに形成されたｐ型ＧａＡｓ層４０２とを含む。ｐ型ＧａＡｓ層４０２は、ｐ型ＩｎＧａＮＡｓＳｂ層４０４よりも高濃度にドープされることができる。ＩｎＧａＮＡｓＳｂ層４０４およびＩｎＧａＮＡｓＳｂ層４０６はそれぞれ、組成ＩｎｘＧａ１−ｘＮｙＡｓ１−ｙ−ｚＳｂｚ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１）を有することができる。モル分率ｘ、ｙ、およびｚは、異なる層４０２ならびに４０４内で異なる値を有することができる。いくつかの実施例では、ｘは、約０〜０．５５を含む範囲であり、ｙは、約０〜０．１を含む範囲であり、ｚは、約０〜０．１を含む範囲である。
【００４３】
いくつかの実施例では、ｐ型ＧａＡｓ層４０２は、約０．２μｍの厚さを有することができ、約１．５×１０１９ｃｍ−３の自由正孔濃度をもたらすようにＢｅまたはＣでドープされることができる。ｐ型ＩｎＧａＮＡｓＳｂ層４０４は、約０．２５μｍの厚さを有することができ、約７×１０１８ｃｍ−３の自由正孔濃度をもたらすようにＢｅまたはＣでドープされることができる。ＩｎＧａＮＡｓＳｂ層４０４の組成は、約０．８ｅＶのバンドギャップをもたらすように選択されることができる。ＩｎＧａＮＡｓＳｂ層４０６は、約３μｍの厚さを有することができ、約６×１０１４ｃｍ−３の自由キャリア濃度をもたらすように非意図的にドープされる（ＵＩＤ）ことができる。ＩｎＧａＮＡｓＳｂ層４０６は、入射光子を吸収するように吸収体層として作用することができる。ＩｎＧａＮＡｓＳｂ層４０６は、主に、自由キャリアとして正孔を有することができ、層４０６をｐ型にする。ＩｎＧａＮＡｓＳｂ層４０６の組成はまた、約０．８ｅＶのバンドギャップをもたらすように選択されることができる。ＩｎＧａＮＡｓＳｂ層４０６は、１．３μｍ〜１．５５μｍの波長に対応する、約０．８ｅＶ〜約０．９５ｅＶのバンドギャップを有することができる。
【００４４】
Ｉｎの適切な濃度を用いると、ＩｎＧａＡｓ合金は、波長範囲１．３〜１．５５μｍ内のバンドギャップを有することができる。しかしながら、そのようなＩｎＧａＡｓ合金の格子パラメータは、ＧａＡｓまたはＳｉのものではなく、ＩｎＰのものに類似する。したがって、ＩｎＧａＡｓ吸収体は、ＧａＡｓまたはシリコン基板上のエピタキシャル成長に容易に適合しない。しかしながら、ＩｎＧａＡｓへのＮの追加は、ＧａＡｓに合致またはほぼ合致する格子パラメータをもたらしながら、バンドギャップを縮小することができる。ＩｎＧａＮＡｓへのＳｂの追加は、所与のバンドギャップのために、改良された結晶化度およびより低いバックグラウンドキャリア濃度をもたらす。Ｓｂは、いくつかの欠陥タイプを軽減することができる、またはデバイス性能を増進するように界面活性剤として作用することができる。Ｓｂは、Ｎの組み込みを改良することができ、より低いＮ流束または流動が、所与のＮ濃度および対応するバンドギャップの材料を成長させるために使用されることを可能にし、したがって、バックグラウンドキャリア濃度を低減させる。故に、ＩｎＧａＮＡｓＳｂのバンドギャップは、良好な結晶化度およびＧａＡｓへの格子整合を維持しながら、適切な範囲に合わせられることができる。
【００４５】
ＧａＡｓ層４１０は、約０．５μｍの厚さを有することができ、約２×１０１５ｃｍ−３の自由キャリア濃度を伴うｎ型材料をもたらすようにシリコンでドープされることができる。ＧａＡｓ層４１２は、約２．５μｍの厚さを有することができ、約５×１０１８ｃｍ−３の自由キャリア濃度を伴うｎ型材料をもたらすようにシリコンでドープされることができる。基板４１４は、１つまたはそれを上回る層を含むことができ、基板の頂面は、ＧａＡｓに合致またはほぼ合致する格子パラメータを有することができる。これは、ＧａＡｓ層４１２と基板４１４との間に高品質界面をもたらし、半導体４００内の欠陥レベルを低減させる。基板４１４のいくつかの実施例は、図１６を参照して以下で説明される。故に、半導体４００は、１．３〜１．５５μｍ範囲内で光学的に活性であり、ＧａＡｓのものに合致またはほぼ合致する格子パラメータを伴う基板の頂面上に形成されたＧａＡｓベースのｐ−ｉ−ｎダイオードを含む。
【００４６】
増倍層４０８は、アバランシェ増倍を通して希薄窒化物層４０６によって生成される電流を増幅する、ｐ型ＩＩＩ−Ｖ層であることができる。ｐ型ＩＩＩ−Ｖ層の一実施例は、ｐ型ＧａＡｓ層である。希薄窒化物層４０６によって生成される自由キャリア（電子または正孔）毎に、増倍層４０８は、アバランシェ効果を介して１つまたはそれを上回るキャリアを生成する。したがって、増倍層４０８は、半導体４００によって生成される全電流を増加させる。
【００４７】
いくつかの実施例では、層１０６、２０６、３０４、３０６、４０４、および４０６のうちの１つまたはそれを上回るもののバンドギャップは、０．７ｅＶ〜０．９５ｅＶである。いくつかの実施例では、層１０６、２０６、３０４、３０６、４０４、および４０６のうちの１つまたはそれを上回るもののバンドギャップは、０．７ｅＶ、０．７５ｅＶ、０．８０ｅＶ、０．８５ｅＶ、０．９０ｅＶ、もしくは０．９５ｅＶである。いくつかの実施例では、層１０６、２０６、３０４、３０６、４０４、および４０６のうちの１つまたはそれを上回るものは、最大１０μｍの厚さである。いくつかの実施例では、層１０６、２０６、３０４、３０６、４０４、および４０６のうちの１つまたはそれを上回るものは、０．００１〜１、０．０５〜５、０．５〜５、０．１〜１、１〜１０、０．００１〜０．００５、０．００５〜０．０１、０．０１〜０．０５、０．０５〜０．１、０．１〜０．５、０．５〜１、１〜２、２〜３、３〜４、４〜５、５〜６、６〜７、７〜８、８〜９、９〜１０、２〜１０、３〜１０、もしくは３〜５μｍ（マイクロメートル）の厚さである。層１０６、２０６、３０６、および４０６は、非意図的なドーパントによって引き起こされる自由キャリア濃度を有する。層１０６、２０６、３０６、および４０６のうちの１つまたはそれを上回るものの室温におけるキャリア濃度は、約１×１０１６ｃｍ−３を下回り得る、約５×１０１５ｃｍ−３を下回り得る、約１×１０１５ｃｍ−３を下回り得る、ならびに約１×１０１３ｃｍ−３〜５×１０１５ｃｍ−３であることができる。室温は、約２０℃、１５℃〜２５℃、０℃〜３０℃、−２０℃〜５０℃等の層１０６、２０６、３０６、および４０６が通常動作中に被るであろう温度の範囲を含むことができる。層１０６、２０６、３０６、および４０６が非意図的にドープされるため、キャリア凍結が、より高いドーピングレベルを伴う半導体のためのものよりも高い温度で起こるであろう。本凍結効果により、低温または極低温で測定されるサンプルは、室温で測定される同一のサンプルよりも低いキャリア濃度を呈するであろう。したがって、室温でキャリア濃度を測定することは、低温または極低温でキャリア濃度を測定することとは対照的に、デバイス動作中に予期されるキャリア濃度の正確な指示を提供する。
【００４８】
層１０６、２０６、３０４、３０６、４０４、および４０６のうちの１つまたはそれを上回るものは、約１０％〜約２０％のＩｎモル濃度と、約３％〜約７％のＮモル濃度と、約０．５％〜約５％のＳｂモル濃度とを有することができる。
【００４９】
図５は、Ｘ線回折（ＸＲＤ）による半導体３００の特性評価を示す、グラフ５００を描写する。グラフ５００は、ピーク５０４、５０６、５０８、および５１０を有する、スキャン５０２を含む。各ピークは、明確に異なる格子パラメータの材料に対応する。ピーク５０４は、固有ＩｎＧａＮＡｓＳｂ層３０６に対応し、ピーク５０６は、ｐ型ＩｎＧａＮＡｓＳｂ層３０４に対応する。ｐ型ドーパントは、層３０４に引張歪みを追加し、したがって、約２６秒角だけピーク５０４から離してピーク５０６を偏移させる。ピーク５０８は、ｐ型ＧａＡｓ層３０２とｐ型ＩｎＧａＮＡｓＳｂ層３０４との間の界面に形成するＧａＡｓＳｂに対応してもよい。ピーク５１０は、基板３１４に対応する。ピーク５０４、５０６、５０８、および５１０の狭小性は、エピタキシャル層３０２、３０４、３０６、３１０、および３１２が高い結晶化度ならびに低い欠陥レベルを有することを示す。
【００５０】
図６は、ＧａＡｓ上でエピタキシャルに形成された異なる厚さの固有ＩｎＧａＮＡｓＳｂ層のＸＲＤスキャンを示す、グラフ６００を描写する。層は、４４０℃の成長温度における分子線エピタキシ（ＭＢＥ）および４２：１の第５族元素対第３族元素比（Ｖ／ＩＩＩ）を使用して、成長された。これらの層は、０．７８ｅＶほどの低さのバンドギャップを伴ってコヒーレントに歪まされる（非弛緩状態）。グラフ６００は、ＩｎＧａＮＡｓＳｂの４μｍ層のスキャン６０２と、ＩｎＧａＮＡｓＳｂの０．５μｍ層のスキャン６０４とを含む。スキャン６０２は、２つの異なる格子パラメータの存在を示す、２つのピーク６０６および６０８を有する。ピーク６０８は、ＧａＡｓ基板に対応し、ピーク６０６は、ＩｎＧａＮＡｓＳｂの４μｍ層に対応する。ピーク６０６は、ピーク６０８から−１１４秒角だけ偏移され、ＩｎＧａＮＡｓＳｂ層の４μｍ層がＧａＡｓと比較してわずかに圧縮性であることを示す。対照的に、スキャン６０４は、１つのピーク６１０を有するのみであり、１つだけの格子パラメータの存在を示す。ＩｎＧａＮＡｓＳｂの０．５μｍ層およびＧａＡｓ基板からのＸＲＤピークは、重複し、ＩｎＧａＮＡｓＳｂ層およびＧａＡｓ基板が格子整合またはほぼ整合されることを示す。さらに、ピーク６０６、６０８、および６１０の狭小性は、ＩｎＧａＮＡｓＳｂ層が高い結晶化度および低い欠陥レベルを有することを示す。
【００５１】
図７は、ｐ型および半絶縁性ＧａＡｓ基板上で成長されたＩｎＧａＮＡｓＳｂ層のＸＲＤスキャンを示す、グラフ７００を描写する。グラフ７００は、ｐ型ＧａＡｓ基板上でＭＢＥによって成長されたＩｎＧａＮＡｓＳｂの０．５μｍ層のスキャン７０２と、半絶縁性ＧａＡｓ基板上でＭＢＥによって成長されたＩｎＧａＮＡｓＳｂの０．５μｍ層のスキャン７０４とを含む。
【００５２】
効果的な基板温度制御は、半絶縁性基板上に成長されたときにＩｎＧａＮＡｓＳｂ等の低バンドギャップ材料の品質を改良することができる。半導体基板の温度が上昇させられると、自由キャリアが、熱的に生成され、その吸収限界が、より低いエネルギーに偏移する。本偏移は、測定され、基板温度を計算するために使用されることができる。
【００５３】
エピタキシャル成長システムは、多くの場合、基板の温度を上昇させるように基板放射吸収に依拠する、放射加熱器を使用して加熱される。吸収は、ドーピングおよびバンドギャップの両方の関数であり、バンドギャップが減少するにつれて、および／またはドーピングが増加するにつれて、さらなる吸収が生じる。層吸収はまた、層厚さに対応する。したがって、ＧａＡｓ基板等の半絶縁性高バンドギャップ材料上のＩｎＧａＮＡｓＳｂ等の十分に厚い低バンドギャップ材料の成長は、低バンドギャップ材料が放射吸収を支配する状況をもたらし得る。本低バンドギャップ材料の厚さの変化は、それによって、基板温度に有意に影響を及ぼし得る。
【００５４】
十分に厚い低バンドギャップ材料を成長させながら、半絶縁性基板のための一定の平衡温度をもたらすであろう、一定の加熱器電力が維持される場合、基板吸収率の増加は、一定の加熱器電力において吸収される熱の量を増加させ、基板温度の上昇をもたらす。したがって、基板温度の間接的測定に基づく、開ループ温度制御および閉ループ温度制御は両方とも、半絶縁性基板上で十分に厚い低バンドギャップ材料を成長させるときに不正確であり得る。ドープされた基板の吸収率が、半絶縁性基板のものより高く、放射吸収を支配する傾向があるため、これらの効果は、より伝導性の基板上で低バンドギャップ材料を成長させるときに、それほど顕著ではない。
【００５５】
ｐ型基板上で成長された層（スキャン７０２）は、（エピタキシャル層成長表面の反対の）基板裏面の温度に敏感であるように位置付けられた熱電を使用して、基板ホルダの温度を単純に調整した、閉ループ温度制御を用いて成長された。しかしながら、半絶縁性基板上で成長された層（スキャン７０４）は、修正閉ループ制御を用いて成長された。フィードバックループが、熱電対および第１の閉ループ制御アルゴリズムを使用して、基板ホルダの温度を調整したが、第１の閉ループ制御アルゴリズムの温度設定点は、第２の閉ループ制御アルゴリズムによって調節された。第２の閉ループ制御アルゴリズムは、基板の光吸収限界の温度依存性を使用して基板温度を測定し、次いで、一定の基板温度を維持するように、第１の閉ループ制御アルゴリズムの温度設定点を調節した。このようにして、修正閉ループ制御アルゴリズムは、基板の吸収率の変化にもかかわらず、一定の基板温度を維持した。
【００５６】
スキャン７０２は、ピーク７１０を含み、スキャン７０４は、ピーク７０６および７０８を含む。ピーク７０６および７１０は、整合され、温度が、低バンドギャップＩｎＧａＮＡｓＳｂ材料の成長中に効果的な閉ループ制御を用いて一定に保たれたことを示す。ピーク７０８は、スキャン７０４上の二次ピークであり、ＩｎＧａＮＡｓＳｂ層の初期成長中の温度変動によって生じる、組成の変化に起因する。しかしながら、スキャン７０２および７０４は、良好に整合され、効果的な温度制御を用いて、高品質ＩｎＧａＮＡｓＳｂが半絶縁性ＧａＡｓ基板上で成長され得ることを示す。
【００５７】
図８は、ホール効果によって測定されるようなＩｎＧａＮＡｓＳｂのキャリア性質へのＩｎ／Ｓｂ比の影響を示す、グラフ８００を描写する。グラフ８００は、キャリア濃度曲線８０２と、キャリア移動度曲線８０４とを含む。約６を下回って堆積中のＩｎ／Ｓｂ比を減少させることは、曲線８０２によって示されるように、より高いキャリア濃度をもたらす。約６を上回って堆積中のＩｎ／Ｓｂ比を増加させることは、同様に曲線８０２によって示されるように、キャリア濃度に有意に影響を及ぼさない。しかしながら、ホール効果によって測定されるような正孔移動度は、曲線８０４によって示されるように、Ｉｎ／Ｓｂ比が堆積中に２から１４まで増加するにつれて、一貫して増加する。
【００５８】
図９は、フォトルミネセンス（ＰＬ）によって測定されるようなＩｎＧａＮＡｓＳｂの光学性質へのＩｎ／Ｓｂ比の影響を示す、グラフ９００を描写する。グラフ９００は、バンドギャップ曲線９０２と、ＰＬ強度曲線９０４とを含む。バンドギャップは、１０のＩｎ／Ｓｂ比において最小バンドギャップを伴って、Ｉｎ／Ｓｂ比が２〜１４の間で変動するにつれて、約０．８１１ｅＶ〜０．８０３ｅＶの間で変動する。ＰＬ強度は、２のＩｎ／Ｓｂ比における最小値および６のＩｎ／Ｓｂ比における最大値を伴って、Ｉｎ／Ｓｂ比が２〜１４の間で変動するにつれて、非単調に変動する。より高いＰＬ強度は、より高品質のＩｎＧａＮＡｓＳｂ層を示す。
【００５９】
より低いＩｎ／Ｓｂ比は、ある用途のために望ましくあり得る、より低いバンドギャップをもたらす。しかしながら、約６を下回ってＩｎ／Ｓｂ比を減少させることは、増加した暗電流をもたらし得る、バックグラウンドキャリア濃度の増加をもたらし得る。ＩｎＧａＮＡｓＳｂ材料がｐ−ｉ−ｎダイオードで光検出器として使用されるとき、より高い暗電流が、バックグラウンド雑音レベルを増加させ、したがって、信号対雑音レベルを低減させ得る。故に、低いバックグラウンドキャリア濃度を維持しながら、バンドギャップを減少させることが望ましい。
【００６０】
図１０は、ホール効果によって測定されるようなＩｎＧａＮＡｓＳｂのキャリア濃度への成長温度およびＡｓ流束の影響を示す、グラフ１０００を描写する。グラフ１０００は、それぞれ、４２０℃、４４０℃、および４６０℃の成長温度（すなわち、成長中の基板温度）におけるキャリア濃度へのＡｓ流束の２５％増加ならびに２５％減少の影響を示す、曲線１００２、１００４、および１００６を含む。より高い成長温度は、より低いバックグラウンドキャリア濃度をもたらす。本研究では、４６０℃の成長温度が、曲線１００６によって示されるように、約４×１０１５ｃｍ−３のバックグラウンドキャリア濃度をもたらした。Ａｓ流束は、バックグラウンドキャリア濃度により小さい影響を及ぼすが、一般に、より低いＡｓ流束は、曲線１００４および１００６によって示されるように、より低いバックグラウンドキャリア濃度をもたらす。
【００６１】
図１１は、フォトルミネセンスによって測定されるようなＩｎＧａＮＡｓＳｂのバンドギャップへの成長温度およびヒ素流束の影響を示す、グラフ１１００を描写する。グラフ１１００は、それぞれ、４２０℃、４４０℃、および４６０℃の成長温度におけるバンドギャップへのＡｓ流束の２５％増加ならびに２５％減少の影響を示す、曲線１１０２、１１０４、および１１０６を含む。ＩｎＧａＮＡｓＳｂのバンドギャップは、０．７９ｅＶの低バンドギャップから０．８２ｅＶの高バンドギャップまで及ぶ、４２０℃〜４６０℃の成長温度への弱い依存性のみを呈する。ＩｎＧａＮＡｓＳｂのバンドギャップはまた、１（公称値）のＡｓ流束を伴って、Ａｓ流束への弱い依存性も呈し、概して、本研究では流束の範囲内で最高バンドギャップをもたらす。
【００６２】
図１２は、ホール効果によって測定されるようなＩｎＧａＮＡｓＳｂのキャリア濃度への高速熱焼鈍（ＲＴＡ）の影響を示す、グラフ１２００を描写する。グラフ１２００は、７８０℃のＲＴＡ温度に対応する曲線１２０２および１２０６と、８００℃のＲＴＡ温度に対応する曲線１２０８と、８２０℃のＲＴＡ温度に対応する曲線１２１０および１２１２とを含む。一般に、より低い温度におけるＩｎＧａＮＡｓＳｂの短い焼鈍は、研究で検査されるＲＴＡパラメータ内で、より低いバックグラウンドキャリア濃度をもたらす。所与のＲＴＡ温度に関して、より短いＲＴＡ持続時間は、曲線１２０２、１２０６、１２１０、および１２１２によって示されるように、より低いキャリア濃度をもたらした。所与のＲＴＡ持続時間に関して、より低いＲＴＡ温度は、曲線１２０２、１２０６、１２１０、および１２１２によって示されるように、より低いキャリア濃度をもたらした。ＲＴＡ温度を用いたキャリア濃度の低減は、特に有意である。８２０℃から７８０℃までＲＴＡ温度を低下させることは、３×１０１６ｃｍ−３（曲線１２１２）から７×１０１４ｃｍ−３（曲線１２０２）までキャリア濃度を低減させ、１桁を上回る減少である。
【００６３】
図１３は、フォトルミネセンスによって測定されるようなＩｎＧａＮＡｓＳｂのバンドギャップへのＲＴＡの影響を示す、グラフ１３００を含む。グラフ１３００は、７８０℃のＲＴＡ温度に対応する曲線１３０２および１３０６と、８００℃のＲＴＡ温度に対応する曲線１３０８と、８２０℃のＲＴＡ温度に対応する曲線１３１０および１３１２とを含む。バンドギャップへのＲＴＡの影響は、キャリア濃度への影響に類似する。所与のＲＴＡ温度に関して、より短いＲＴＡ持続時間は、曲線１３０２、１３０６、１３１０、および１３１２によって示されるように、より低いバンドギャップをもたらした。所与のＲＴＡ持続時間に関して、より低いＲＴＡ温度は、曲線１３０２、１３０６、１３１０、および１３１２によって示されるように、より低いバンドギャップをもたらした。８２０℃から７８０℃までＲＴＡ温度を低下させることは、約０．８１ｅＶ（曲線１３１２）から約０．７９７ｅＶ（曲線１３０２）までバンドギャップを低減させる。
【００６４】
図１４は、ＧａＡｓ基板上で成長されたＩｎＧａＮＡｓＳｂの０．５μｍ層のフォトルミネセンススペクトルを示す、グラフ１４００を描写する。グラフ１４００は、ＧａＡｓ基板上で成長されたＩｎＧａＮＡｓＳｂの０．５μｍ層上で測定された、スキャン１４０２を含む。スキャン１４０２は、０．８０３６ｅＶのエネルギーに対応する、１．５４２９μｍの波長におけるピーク１４０４を含む。スキャン１４０２は、良好な材料品質を示す狭い幅である、１２１．３ｎｍの半値全幅１４０６を含む。
【００６５】
図１５は、１５０ｍｍＧａＡｓ基板上で成長されたＩｎＧａＮＡｓＳｂの０．５μｍ層のバンドギャップのウエハ間変動を示す、カラーマップ１５００を含む。層のバンドギャップは、中心場所１５０２における０．７９９ｅＶの最小値と縁場所１５０４における０．８１３ｅＶの最大値との間に及ぶ。平均バンドギャップは、０．８０６ｅＶであり、標準偏差は、０．４０８％または約０．００３ｅＶである。これらの変動は、前駆体流、基板温度、および／または他の要因の変動に起因し得る。しかしながら、変動は、比較的小さく、一様性が良好であることを図示する。
【００６６】
図１６は、ＧａＡｓに合致またはほぼ合致する格子パラメータを伴う基板を覆って形成されたｐ−ｉ−ｎダイオードのいくつかの実施例を図示する。図１６は、半導体１６００、１６３０、および１６６０を描写する。半導体１６００は、ＧａＡｓ基板１６０６を覆ってエピタキシャルに形成されたｐ−ｉ−ｎダイオード１６０２を含む。ＧａＡｓ基板１６０６は、したがって、ｐ−ｉ−ｎダイオード１６０２等のＧａ−Ａｓベースのｐ−ｉ−ｎ構造のホモエピタキシのための理想的な基板を提供する。基板１６０６は、基板１１４、２１４、３１４、および４１４のうちのいずれかを含むことができる。ｐ−ｉ−ｎダイオード１６０２は、層１０２、１０６、および１１２を備える、ｐ−ｉ−ｎダイオード、層２０２、２０６、２０８、および２１２を備える、ｐ−ｉ−ｎダイオード、層３０２、３０４、３０６、３１０、および３１２を備える、ｐ−ｉ−ｎダイオード、ならびに層４０２、４０４、４０６、４０８、４１０、および４１２を備える、ｐ−ｉ−ｎダイオードのうちのいずれかを含むことができる。
【００６７】
半導体１６３０および１６６０はそれぞれ、シリコン基板を覆う格子工学層を含む。各格子工学層は、シリコン基板の最近傍の第１の表面と、シリコン基板の反対の第２の（最上）表面とを有する。シリコン基板の最近傍の第１の表面は、Ｓｉのものに合致またはほぼ合致した格子パラメータを有する。これは、格子工学層内に少数の欠陥および／または転位をもたらす。半導体１６３０および１６６０は、格子工学層とシリコン基板との間に１つまたはそれを上回る層（図示せず）を含むことができる。シリコン基板の反対の第２の表面は、ＧａＡｓのものに合致またはほぼ合致した格子パラメータを有する。これは、ＧａＡｓのものに合致またはほぼ合致した格子定数を有する、ｐ−ｉ−ｎ層および／または希薄窒化物層をエピタキシャルに成長させるときに、少数の欠陥ならびに／もしくは転位をもたらす。少数の欠陥は、ＩｎＰ基板上で成長されたＩｎ０．５３Ｇａ０．４７Ａｓ層内で生じるであろう、同等またはより少ない欠陥を含むことができる。
【００６８】
半導体１６３０は、Ｓｉ基板１６３５を覆って形成された段階的ＳｉｘＧｅ１−ｘ（０≦ｘ≦１）層１６３４を含む。段階的ＳｉｘＧｅ１−ｘ層１６３４は、格子工学層である。半導体１６３０はまた、段階的ＳｉｘＧｅ１−ｘ層１６３４を覆ってエピタキシャルに形成されたｐ−ｉ−ｎダイオード１６３２も含む。段階的ＳｉｘＧｅ１−ｘ層１６３４のＳｉ分率ｘは、その厚さを通して０から１まで変動する。Ｓｉ基板１６３５との界面において、ｘ＝１であり、段階的ＳｉｘＧｅ１−ｘ層１６３４は、実質的にＳｉのみを含有する。ｐ−ｉ−ｎダイオード１６３２との界面において、ｘ＝０であり、段階的ＳｉｘＧｅ１−ｘ層１６３４は、実質的にＧｅのみを含有する。したがって、段階的ＳｉｘＧｅ１−ｘ層１６３４は、Ｓｉ基板のもの（５．４３Å）から、ＧａＡｓのもの（５．６５Å）にほぼ合致するＧｅのもの（５．６６Å）までの格子パラメータの遷移を提供する。ＧｅおよびＧａＡｓの格子定数が、十分に良好に合致しているため、高品質ＧａＡｓが、Ｇｅ表面上でエピタキシャルに成長されることができる。したがって、段階的ＳｉｘＧｅ１−ｘ層１６３４は、Ｓｉ基板上でＧａＡｓ層の成長を可能にする。ともに、段階的ＳｉｘＧｅ１−ｘ層１６３４およびシリコン基板１６３５は、ＧａＡｓにほぼ合致する格子パラメータを伴う頂面を有する、基板１６３６を備える。基板１６３６は、基板１１４、２１４、３１４、および４１４のうちのいずれかを含むことができる。ｐ−ｉ−ｎダイオード１６３２は、層１０２、１０６、および１１２を備える、ｐ−ｉ−ｎダイオード、層２０２、２０６、２０８、および２１２を備える、ｐ−ｉ−ｎダイオード、層３０２、３０４、３０６、３１０、および３１２を備える、ｐ−ｉ−ｎダイオード、ならびに層４０２、４０４、４０６、４０８、４１０、および４１２を備える、ｐ−ｉ−ｎダイオードのうちのいずれかを含むことができる。
【００６９】
半導体１６６０は、シリコン基板１６６５を覆ってエピタキシャルに形成された希土類（ＲＥ）含有層１６６４を含む。ＲＥ含有層１６６４は、格子工学層である。希土類元素は、周期表上の具体的種類の元素である（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）。ＲＥ含有層は、希土類元素のうちの１つまたはそれを上回るものを含有することができる。半導体１６６０はまた、ＲＥ含有層１６６４を覆ってエピタキシャルに形成されたｐ−ｉ−ｎダイオード１６６２も含む。一般的には、ＲＥ含有層は、希土類酸化物（ＲＥＯ）、希土類ケイ化物（ＲＥＳｉ）、またはプニクチド（ＲＥ−Ｖ、Ｖは、周期表からの第５族元素、すなわち、Ｎ、Ｐ、Ａｓ、Ｓｂ、またはＢｉを表す）、もしくはＲＥＯ、ＲＥＳｉ、および／またはプニクチドの任意の組み合わせであることができる。ＲＥ含有層の組成は、ｐ−ｉ−ｎダイオード１６６２とのその界面においてＧａＡｓに合致またはほぼ合致する格子パラメータをもたらすように、選択されることができる。例えば、界面における層は、ＥｒＡｓｘＮ１−ｘであり得、ｘは、ＧａＡｓに格子整合した、またはほぼ整合した、約０．９である。希土類含有層は、一定の組成であることができる、またはその厚さ全体を通して段階的であり得る。段階的であるとき、層は、Ｓｉの最近傍の部分がシリコンに化学的かつ機械的に適合するように設計されることができる。例えば、酸化ガドリニウムが、シリコンとのその格子整合に起因して、シリコンと希土類含有層との間の界面において、またはその近傍で採用され得る。したがって、ＲＥ含有層１６６４は、ｐ−ｉ−ｎダイオード１６６２のエピタキシャル成長のためのテンプレートを提供する。ともに、ＲＥ含有層１６６４およびシリコン基板１６６５は、ＧａＡｓに合致またはほぼ合致する格子パラメータを伴う頂面を有する、基板１６６６を備える。
【００７０】
基板１６６６は、基板１１４、２１４、３１４、および４１４のうちのいずれかを含むことができる。ｐ−ｉ−ｎダイオード１６６２は、層１０２、１０６、および１１２を備える、ｐ−ｉ−ｎダイオード、層２０２、２０６、２０８、および２１２を備える、ｐ−ｉ−ｎダイオード、層３０２、３０４、３０６、３１０、および３１２を備える、ｐ−ｉ−ｎダイオード、ならびに層４０２、４０４、４０６、４０８、４１０、および４１２を備える、ｐ−ｉ−ｎダイオードのうちのいずれかを含むことができる。
【００７１】
図１−４は、基板を覆うｎ型層、ｎ型層を覆う随意の増倍層、ｎ型層または随意の増倍層を覆う固有吸収体層、および固有吸収体層を覆うｐ型層を伴う、ｐ−ｉ−ｎ構造を描写する。しかしながら、いくつかの実施例では、層の順序は、異なり得る。例えば、ｐ型層は、基板を覆ってもよく、固有吸収体層は、ｐ型層を覆ってもよく、ｎ型層は、固有吸収体層を覆ってもよい。加えて、増倍層は、随意に、ｐ型層と固有吸収体層との間、または固有吸収体層とｎ型層との間のいずれかで、含まれてもよい。図１−４および１６で描写される基板は、ｎ型、ｐ型、高濃度にドープされる、非意図的にドープされる、絶縁性、伝導性、またはこれらの組み合わせであってもよい。
【００７２】
半導体１００、２００、３００、４００、１６００、１７００、および１８００の層は、分子線エピタキシ（ＭＢＥ）、金属有機化学蒸着（ＭＯＣＶＤ）、ハロゲン化物気相エピタキシ（ＨＹＰＥ）、物理蒸着（ＰＶＤ）、ならびに／またはスパッタリング等の半導体処理技法を用いて、エピタキシャルに形成されることができる。半導体の層の全ては、単一のチャンバの中で形成されることができる、または半導体の異なる層は、異なるチャンバの中で形成されることができる。例えば、基板１１４、２１４、３１４、４１４、１６０６、１６３６、および１６６６のエピタキシャル層は、対応するｐ−ｉ−ｎダイオードのエピタキシャル層と異なるチャンバの中で形成されることができる。半導体１００、２００、３００、４００、１６００、１７００、および１８００は、次いで、検出器を生産するように、フォトリソグラフィ、エッチング、ならびに金属堆積技法を使用して、側方にパターン化される。
【００７３】
方法の上記の説明から、種々の技法が、その範囲から逸脱することなく、方法の概念を実装するために使用され得ることが明白である。説明される実施形態は、あらゆる点で、制約的ではなく例証的と見なされるものである。また、本方法は、本明細書に説明される特定の実施例に限定されないが、他の実施例では、請求項の範囲から逸脱することなく実装され得ることも理解されたい。第２の層を覆うものとして本明細書で説明および／または描写される第１の層が、第２の層に直接隣接し得る、もしくは１つまたはそれを上回る中間層が、第１の層と第２の層との間にあることができる。同様に、動作が特定の順序において図面で描写されているが、これは、そのような動作が、示される特定の順序で、または連続順で行われること、もしくは図示される動作が望ましい結果を達成するように行われることを要求するものとして理解されるべきではない。
【図１】
2018518848.tif 000003
【図２】
2018518848.tif 000004
【図３】
2018518848.tif 000005
【図４】
2018518848.tif 000006
【図５】
2018518848.tif 000007
【図６】
2018518848.tif 000008
【図７】
2018518848.tif 000009
【図８】
2018518848.tif 000010
【図９】
2018518848.tif 000011
【図１０】
2018518848.tif 000012
【図１１】
2018518848.tif 000013
【図１２】
2018518848.tif 000014
【図１３】
2018518848.tif 000015
【図１４】
2018518848.tif 000016
【図１５】
2018518848.tif 000017
【図１６】
2018518848.tif 000018
【国際調査報告】
2018518848.tif 000019
2018518848.tif 000020
2018518848.tif 000021