(57)【要約】  保持特性を有するフリップフロップを用いて電力多重化するための、少なくとも１つの集積回路（ＩＣ）など、データ保持回路が本明細書で開示される。例示的な態様では、ＩＣは、第１の電力レールと第２の電力レールとを含む。ＩＣは、フリップフロップと電力多重化回路とをさらに含む。フリップフロップは、マスタ部分とスレーブ部分とを含む。マスタ部分は、通常動作モードでは、および保持動作モードでは、第１の電力レールに結合される。電力多重化回路は、通常動作モードでは、スレーブ部分を第１の電力レールに結合し、保持動作モードでは、スレーブ部分を第２の電力レールに結合するように構成される。
2018532323.tif 000002
【特許請求の範囲】
【請求項１】
第１の電力レールと、
第２の電力レールと、
マスタ部分とスレーブ部分とを含むフリップフロップと、前記マスタ部分が、通常動作モードでは、および保持動作モードでは、前記第１の電力レールに結合された、
前記通常動作モードでは、前記スレーブ部分を前記第１の電力レールに結合し、前記保持動作モードでは、前記スレーブ部分を前記第２の電力レールに結合するように構成された電力多重化回路と
を備えるデータ保持回路。
【請求項２】
前記マスタ部分が、前記保持動作モードでは、電力コラプスを経験するように構成され、
前記スレーブ部分が、前記保持動作モードでは、前記スレーブ部分によって記憶されたスレーブデータを保持するように構成された、
請求項１に記載のデータ保持回路。
【請求項３】
前記第１の電力レールがコラプス可能電力レールを備え、
前記データ保持回路が、前記保持動作モードでは、前記コラプス可能電力レールから電力を除去するように構成された電力コラプス回路をさらに備える、
請求項１に記載のデータ保持回路。
【請求項４】
前記コラプス可能電力レールがスイッチモード電源に結合され、
前記電力コラプス回路が、前記保持動作モードでは、前記スイッチモード電源をオフにするようにさらに構成された、
請求項３に記載のデータ保持回路。
【請求項５】
前記電力多重化回路が、
前記通常動作モードの後および前記保持動作モードの前に生じる電源切断遷移期間中に、前記スレーブ部分を前記第１の電力レールから分断することと、
前記電源切断遷移期間中に、前記スレーブ部分を前記第２の電力レールに結合することと
を行うようにさらに構成された、請求項１に記載のデータ保持回路。
【請求項６】
前記保持動作モードでは、前記スレーブ部分が、前記第１の電力レールから分断され、前記第２の電力レールに結合された後に、前記第１の電力レールから電力を除去するように構成された電力コラプス回路
をさらに備える、請求項５に記載のデータ保持回路。
【請求項７】
前記電力多重化回路が、
前記保持動作モードの後および前記通常動作モードの前に生じる電源投入遷移期間中に、前記スレーブ部分を前記第２の電力レールから分断することと、
前記電源投入遷移期間中に、前記スレーブ部分を前記第１の電力レールに結合することと
を行うようにさらに構成された、請求項１に記載のデータ保持回路。
【請求項８】
前記データ保持回路が、
前記第１の電力レールを第１の電圧において保つことと、
前記第２の電力レールを第２の電圧において保つことと、
前記保持動作モードでは、前記第２の電圧を、前記第１の電圧のレベルよりも高く、前記スレーブ部分の保持電圧レベルを満たすのに十分であるレベルにおいて維持することと
を行うように構成された、請求項１に記載のデータ保持回路。
【請求項９】
前記第１の電力レールに結合された第１の電源と、前記第１の電源が、前記第１の電力レールに電力を与えるように構成された、
前記第２の電力レールに結合された第２の電源と、前記第２の電源が、前記第２の電力レールに電力を与えるように構成された、
前記保持動作モードでは、前記第１の電源をオフにするように構成された電力コラプス回路と
をさらに備える、請求項１に記載のデータ保持回路。
【請求項１０】
前記第２の電力レールに結合された揮発性メモリをさらに備える、請求項１に記載のデータ保持回路。
【請求項１１】
前記第２の電力レールがスイッチモード電源に結合され、
前記データ保持回路が、前記保持動作モードでは、前記スイッチモード電源の出力電圧を通常電圧レベルから保持電圧レベルに減少させるように構成された電力コラプス回路をさらに備える、
請求項１０に記載のデータ保持回路。
【請求項１２】
前記電力多重化回路が、
前記フリップフロップの前記スレーブ部分と前記第１の電力レールとの間に結合された第１のスイッチと、
前記フリップフロップの前記スレーブ部分と前記第２の電力レールとの間に結合された第２のスイッチと
を備え、
前記電力多重化回路が、前記通常動作モードでは、前記第１のスイッチを閉じ、前記第２のスイッチを開き、前記保持動作モードでは、前記第１のスイッチを開き、前記第２のスイッチを閉じるようにさらに構成された、
請求項１に記載のデータ保持回路。
【請求項１３】
前記フリップフロップが、前記保持動作モードでは、前記マスタ部分を前記スレーブ部分から絶縁するように構成された絶縁回路をさらに含む、請求項１に記載のデータ保持回路。
【請求項１４】
前記保持動作モードでは、前記マスタ部分が、前記スレーブ部分によって記憶されたスレーブデータを変更するのを防ぐために、前記絶縁回路の保持状態を確立するように構成された電力コラプス回路
をさらに備える、請求項１３に記載のデータ保持回路。
【請求項１５】
前記電力コラプス回路が、被制御クロック信号を生成するために、保持信号のアクティブ状態に応答してクロック信号をクランプするように構成されたクランプ回路を含み、
前記電力コラプス回路は、前記保持動作モードでは、前記マスタ部分が、前記スレーブ部分によって記憶された前記スレーブデータを変更するのを防ぐために、前記絶縁回路の前記保持状態を確立するために、前記被制御クロック信号を前記絶縁回路に与えるようにさらに構成された、
請求項１４に記載のデータ保持回路。
【請求項１６】
第１の電力レールと、
第２の電力レールと、
マスタ部分とスレーブ部分とを含むフリップフロップと、前記マスタ部分が、通常動作モードと保持動作モードの両方では、前記第１の電力レールに結合され、前記スレーブ部分は、前記保持動作モードでは、前記マスタ部分が電力コラプスを経験する場合、スレーブデータを保持するように構成された、
前記通常動作モードでは、前記スレーブ部分を前記第１の電力レールに電力多重化し、前記保持動作モードでは、前記スレーブ部分を前記第２の電力レールに電力多重化するための手段と
を備えるデータ保持回路。
【請求項１７】
電力多重化するための前記手段が、前記スレーブ部分を前記第１の電力レールに結合することと、前記スレーブ部分を前記第２の電力レールに結合することとの間で切り替えるための手段を備える、請求項１６に記載のデータ保持回路。
【請求項１８】
前記フリップフロップが、前記保持動作モードでは、前記スレーブ部分を前記マスタ部分から絶縁するための手段をさらに含む、請求項１６に記載のデータ保持回路。
【請求項１９】
前記マスタ部分のマスタデータが前記スレーブ部分の前記スレーブデータを変更するのを防ぐために、クロック信号をクランプするための手段をさらに備える、請求項１６に記載のデータ保持回路。
【請求項２０】
前記保持動作モードでは、前記第１の電力レールから電力を除去するための手段をさらに備える、請求項１６に記載のデータ保持回路。
【請求項２１】
前記データ保持回路が、
前記第１の電力レールに結合された第１の電源と、
前記第２の電力レールに結合された第２の電源と
をさらに備え、
電力多重化するための前記手段が、前記スレーブ部分を前記第１の電力レールに結合することと、前記スレーブ部分を前記第２の電力レールに結合することとの間で切り替えるための手段を備え、切り替えるための前記手段が、前記通常動作モードと前記保持動作モードとの間に生じる遷移期間中に動作するように構成され、
前記フリップフロップの前記マスタ部分が、前記通常動作モードでは、前記第１の電源によって供給された電力を受信するように構成され、
前記フリップフロップの前記スレーブ部分が、前記通常動作モードでは、前記第１の電源によって供給された電力を受信し、前記保持動作モードでは、前記第２の電源によって供給された電力を受信するように構成された、
請求項１６に記載のデータ保持回路。
【請求項２２】
前記第１の電源が第１のスイッチモード電源を備え、
前記第２の電源が第２のスイッチモード電源を備え、
前記データ保持回路が、前記保持動作モードでは、前記第１のスイッチモード電源に、電力を供給することを停止させるように構成された、電力をコラプスさせるための手段をさらに備える、
請求項２１に記載のデータ保持回路。
【請求項２３】
フリップフロップを用いて電力多重化するための方法であって、
通常動作モードでは、第１の電力レールを介して第１の電源を使用してフリップフロップのマスタ部分に電力を供給することと、
前記通常動作モードでは、前記第１の電力レールを介して前記第１の電源を使用して前記フリップフロップのスレーブ部分に電力を供給することと、
前記通常動作モードの後および保持動作モードの前の電源切断遷移期間中に、前記フリップフロップの前記スレーブ部分を前記第１の電源から第２の電源に切り替えることと、
前記保持動作モードでは、第２の電力レールを介して前記第２の電源を使用して前記フリップフロップの前記スレーブ部分に電力を供給することと
を備える、方法。
【請求項２４】
前記電源切断遷移期間の間、前記第１の電力レールを介して前記第１の電源を使用して前記フリップフロップの前記マスタ部分に電力を供給することと、
前記電源切断遷移期間の間、前記第２の電力レールを介して前記第２の電源を使用して前記フリップフロップの前記スレーブ部分に電力を供給することと
をさらに備える、請求項２３に記載の方法。
【請求項２５】
前記保持動作モードでは、前記第１の電源をオフにすること
をさらに備える、請求項２３に記載の方法。
【請求項２６】
前記切り替えることが、
前記フリップフロップの前記スレーブ部分を前記第１の電力レールから切断することと、
前記フリップフロップの前記スレーブ部分を前記第２の電力レールに接続することと
を備える、請求項２３に記載の方法。
【請求項２７】
前記フリップフロップの前記マスタ部分によって、前記保持動作モードでは、電力コラプスを経験することと、
前記フリップフロップの前記スレーブ部分によって、前記保持動作モードでは、スレーブデータを保持することと
をさらに備える、請求項２３に記載の方法。
【請求項２８】
保持動作モードでは、電力コラプスを受けるように構成されたコラプス可能電力レールと、
前記保持動作モードでは、メモリのコンテンツを維持するのに十分である電圧レベルを持続させるように構成されたメモリ電力レールと、
マスタ部分とスレーブ部分とを含むフリップフロップと、前記マスタ部分が前記コラプス可能電力レールに結合され、前記スレーブ部分は、前記マスタ部分が前記電力コラプスを経験する場合、前記保持動作モードでは、スレーブデータを保持するように構成された、
通常動作モードでは、前記スレーブ部分を前記コラプス可能電力レールに結合することと、
前記保持動作モードでは、前記スレーブ部分を前記メモリ電力レールに結合することと、
前記保持動作モードでは、前記スレーブ部分が前記メモリ電力レールに結合された後に、前記コラプス可能電力レールから電力を除去することと
を行うように構成された電力管理回路と
を備えるデータ保持回路。
【請求項２９】
前記データ保持回路が、
前記コラプス可能電力レールに結合された第１の電源と、
前記メモリ電力レールに結合された第２の電源と
をさらに備え、
前記電力管理回路が、
前記保持動作モードでは、前記コラプス可能電力レールから前記電力を除去するために、前記第１の電源をオフにすることと、
前記保持動作モードでは、前記第２の電源によって前記メモリ電力レールに供給される電圧レベルを減少させることと
を行うようにさらに構成された、
請求項２８に記載のデータ保持回路。
【請求項３０】
前記電力管理回路が、
前記通常動作モードでは、前記コラプス可能電力レールへの前記電力を回復することと、
前記保持動作モードでは、前記スレーブ部分を前記コラプス可能電力レールから分断することと、
前記通常動作モードでは、前記スレーブ部分を前記メモリ電力レールから分断することと
を行うようにさらに構成された、請求項２８に記載のデータ保持回路。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]  本出願は、その全体が参照により本明細書に明確に組み込まれる、２０１５年９月２２日に出願された「POWER MULTIPLEXING WITH FLIP-FLOPS」と題する米国特許出願第１４／８６１，５０３号の利益を主張する。
【０００２】
[0002]  本開示は、一般に、集積回路（ＩＣ： integrated circuit）中に設置されたフリップフロップ（flip flop）を用いた電力多重化（power multiplexing）に関し、より詳細には、各フリップフロップが、コラプス可能（collapsible）マスタ部分（master portion）と、２つの異なる電力源（power source）上に多重化されるライブ（live）スレーブ部分（slave portion）とを含む保持特性（retention feature）を有する、複数のフリップフロップに関する。
【背景技術】
【０００３】
[0003]  電子デバイスの電力消費は、電子デバイス設計においてますます重要となるファクタである。グローバルな観点から、電子デバイスのエネルギー需要は、大規模企業データセンターとパーソナルコンピューティングデバイスの遍在性とにより、総エネルギー使用のかなりの割合を占める。したがって、環境問題は、地球の資源を温存するのを助けるために電子デバイスの電力消費を低減するための取り組みの動機となる。個人の観点から、より少ない電力消費は、より小さいエネルギー請求額につながる。さらに、多くのパーソナルコンピューティングデバイスが、バッテリーによって電力供給される。ポータブルバッテリー電源式電子デバイスによって消費されるエネルギーが少なくなるほど、ポータブルデバイスは、バッテリーを再充電することなしにより長く動作し得る。また、より低いエネルギー消費は、より小さいバッテリーの使用とより薄いフォームファクタの採用とを可能にし、それは、デバイスがよりポータブルまたは便利にされ得ることを意味する。したがって、ポータブル電子デバイスの人気も、電子デバイスの電力消費を低減するための取り組みの動機となる。
【０００４】
[0004]  電子デバイスは、デバイスが電力源に結合され（coupled）、オンにされた場合、電力（power）を消費する。これは電子デバイス全体について当てはまるが、それは電子デバイスの個々の部分についても当てはまる。したがって、電子デバイスの一部が電力から分断される（decoupled）かまたはオフにされた場合、他の部分が電力供給され、オンにされたままである間でさえも、電力は温存され得る。集積回路（ＩＣ）全体またはディスプレイスクリーンなど、電子デバイスの個別構成要素全体が、電力から分断されるかまたはオフにされ得る。代替的に、個別構成要素の選択された部分が、同様に電源切断され得る。たとえば、処理コアなど、集積回路の処理エンティティが選択的に電源切断され得る。集積回路の部分は、使用が規則的であるが不連続である場合、間欠的に電源切断され得るか、または部分は、使用がある時間期間の間停止した場合、一時的に電源切断され得る。
【０００５】
[0005]  コアなど、集積回路の一部を電源切断することは、電力を節約し、バッテリー寿命を延長することができる。残念ながら、集積回路のコアを電源切断することは、問題をもたらすこともある。たとえば、電源切断されたコアを用いてコンピューティングタスクを再開することは時間を要し、これは、実行を遅くし、ユーザエクスペリエンス（user experience）に悪影響を及ぼすことがある。また、電力がいくつかのタイプのコンピュータメモリから除去された場合、コンピューティングタスクのための動作データが失われ得る。動作データを失うことは、アプリケーションを再起動させるか、あるいは、ドキュメントまたはピクチャなど、ユーザファイルに永続的に損傷を与え得る。集積回路のコアが電源を切断されているときの動作データの喪失を回避するために、動作データは、コアが電源切断されるより前に、近接した高速メモリから、遠隔またはより遅いメモリのロケーションに移動され得る。コアを起動させるべき時間が到来したとき、コンピューティングタスクのための動作データは、さらなる処理のためにメモリロケーションから取り出される。しかしながら、メモリロケーションは、集積回路の限定された面積のうちのある量を占有し、取出し動作は、電源切断された状態からのコンピューティングタスクの再開を遅延させる。
【発明の概要】
【０００６】
[0006]  例示的な態様では、データ保持回路（data retention circuitry）が開示される。データ保持回路は、第１の電力レール（first power rail）と第２の電力レール（second power rail）とを含む。データ保持回路は、フリップフロップと電力多重化回路（power multiplexing circuitry）とをさらに含む。フリップフロップは、マスタ部分とスレーブ部分とを含む。マスタ部分は、通常動作モード（regular operational mode）では、および保持動作モード（retention operational mode）では、第１の電力レールに結合される。電力多重化回路は、通常動作モードでは、スレーブ部分を第１の電力レールに結合し、保持動作モードでは、スレーブ部分を第２の電力レールに結合する（couple）ように構成される。
【０００７】
[0007]  例示的な態様では、データ保持回路が開示される。データ保持回路は、第１の電力レールと第２の電力レールとを含む。データ保持回路は、マスタ部分とスレーブ部分とを有するフリップフロップをも含む。マスタ部分は、通常動作モードと保持動作モードの両方では、第１の電力レールに結合される。スレーブ部分は、保持動作モードでは、マスタ部分が電力コラプス（power collapse）を経験する（experience）場合、スレーブデータ（slave data）を保持する（retain）ように構成される。データ保持回路は、通常動作モードでは、スレーブ部分を第１の電力レールに電力多重化し、保持動作モードでは、スレーブ部分を第２の電力レールに電力多重化するための手段をさらに含む。
【０００８】
[0008]  例示的な態様では、フリップフロップを用いた電力多重化のための方法が開示される。本方法は、通常動作モードでは、第１の電力レールを介して第１の電源（first power supply）を使用してフリップフロップのマスタ部分に電力を供給することを含む。本方法は、通常動作モードでは、第１の電力レールを介して第１の電源を使用してフリップフロップのスレーブ部分に電力を供給することをも含む。通常動作モードの後および保持動作モードの前の電源切断遷移期間（power down transitional period）中に、本方法は、フリップフロップのスレーブ部分を第１の電源から第２の電源（second power supply）に切り替える（switch）ことを含む。本方法は、保持動作モードでは、第２の電力レールを介して第２の電源を使用してフリップフロップのスレーブ部分に電力を供給することをさらに含む。
【０００９】
[0009]  例示的な態様では、データ保持回路が開示される。データ保持回路は、コラプス可能電力レール（collapsible power rail）とメモリ電力レール（memory power rail）とを含む。コラプス可能電力レールは、保持動作モードでは、電力コラプスを受けるように構成される。メモリ電力レールは、保持動作モードでは、メモリのコンテンツを維持するのに十分である電圧レベルを持続させるように構成される。データ保持回路は、マスタ部分とスレーブ部分とを有するフリップフロップをも含む。マスタ部分はコラプス可能電力レールに結合される。スレーブ部分は、マスタ部分が電力コラプスを経験する場合、保持動作モードでは、スレーブデータを保持するように構成される。データ保持回路は電力管理回路（power management circuitry）をさらに含む。電力管理回路は、通常動作モードでは、スレーブ部分をコラプス可能電力レールに結合することと、保持動作モードでは、スレーブ部分をメモリ電力レールに結合することと、保持動作モードでは、スレーブ部分がメモリ電力レールに結合された後に、コラプス可能電力レールから電力を除去する（remove）こととを行うように構成される。
【図面の簡単な説明】
【００１０】
【図１】[0010]  集積回路（ＩＣ）を含む例示的な電子デバイスを示す図。
【図２】[0011]  ２つの電力レールと、フリップフロップと、電力管理回路とを含む例示的なデータ保持回路を示す図。
【図３】[0012]  マスタ部分とスレーブ部分とを含む例示的なフリップフロップ、ならびにスレーブ部分に結合された電力多重化回路を示す図。
【図４】[0013]  集積回路の通常動作モードでの電力多重化回路の一例を示す図。
【図５】[0014]  集積回路の電源切断遷移期間の間の電力多重化回路の一例を示す図。
【図６】[0015]  集積回路の保持動作モードでの電力多重化回路の一例を示す図。
【図７】[0016]  集積回路の電源投入遷移期間（power-up transitional period）の間の電力多重化回路の一例を示す図。
【図８】[0017]  電源切断遷移期間および電源投入遷移期間のいくつかの例示的な態様と、集積回路の保持動作モードのいくつかの例示的な態様とを示す図。
【図９】[0018]  保持特性（retention feature）を有するフリップフロップに与えられる、被制御クロック信号（controlled clock signal）を生成するための例示的なクランプ回路（clamping circuitry）を示す図。
【図１０】[0019]  マスタ部分と、被制御クロック信号を受信するスレーブ部分とを含む例示的なフリップフロップを示す図。
【図１１】[0020]  フリップフロップを用いた電力多重化のための例示的なプロセスを示す流れ図。
【発明を実施するための形態】
【００１１】
[0021]  完全な不使用の時間中にエネルギー消費を低減するために、集積回路（ＩＣ）全体が電源切断され得る。しかしながら、他の時間には、１つまたは複数のコアなど、集積回路の選択された部分は、他のコアが処理、記憶、または通信のために使用される間、アイドル（idle）であり得る。集積回路全体が電源切断され得ない場合、１つまたは複数のコアは、他のコアから独立して電源切断され得る。たとえば、スクリーン上に表示されているものを変更する前に、集積回路が追加のデータまたはユーザ入力を待っている場合、グラフィックス処理ユニット（ＧＰＵ：graphics processing unit）コアが電源切断され得る。アイドルであるモデムは、着信通信または発信通信間で電源切断され得る。また、メモリの半分が未使用である場合、未使用メモリ半分は、他方の半分が電力供給されたままである間、電源切断され得る。コアなど、集積回路の少なくとも一部を電源切断することは、「電力コラプス（power collapse）」または「電力コラプスイベント（power collapse event）」と呼ばれる。
【００１２】
[0022]  集積回路のコアは、多くのフリップフロップを含み得る。フロップと呼ばれることもあるフリップフロップ（ＦＦ：flip-flop）は、動作データの１ビットを記憶するコンピューティングメモリのユニットである。フリップフロップは、マスタ部分とスレーブ部分とを含み得、データが、マスタ部分からスレーブ部分に内部で転送される。クロック制御されたフリップフロップは、マスタ部分に記憶された（stored）データが、クロック信号（clock signal）のエッジまたはパルスに応答してスレーブ部分に転送されるように構成される。
【００１３】
[0023]  フリップフロップは、比較的高速のメモリユニットであり、極めて頻繁に使用される。フリップフロップはまた、フリップフロップを含む対応するコアの電力コラプスを用いてなど、電源切断された場合、記憶されたデータを放棄する（relinquish）揮発性メモリ（volatile memory）である。したがって、フリップフロップを含むコアを慎重に管理するために電力管理技法が利用され得る。電力コラプスを経験するコアのフリップフロップに記憶された動作データの喪失を防ぐために、記憶されたデータは、電力なしにデータを保持する不揮発性メモリに、または電源切断されていない別のコアに再配置され得る。次いで、再配置されたデータは、コアが再び電源投入された後、フリップフロップに返される。しかしながら、この手法は、時間を要し、追加の不揮発性メモリまたは通信回線のための占有チップ面積および信号ルーティング輻輳（signal routing congestion）に関して、集積回路についてリソース集約的である。
【００１４】
[0024]  データを再配置することを回避するために、いくつかのフリップフロップは、フリップフロップが、対応するコアの電力コラプス中にデータを保持することを可能にする保持特性を含む。そのようなフリップフロップは、保持フリップフロップ（ＲＦＦ：retention flip-flop）と呼ばれる。１つの手法では、保持フリップフロップは、追加の関連するラッチと２つのレベルシフタとを有するフリップフロップとして実現される。追加のラッチは、バルーンラッチ（balloon latch）またはシャドーラッチ（shadow latch）と呼ばれる。バルーンラッチは、マスタ部分およびフリップフロップのスレーブ部分が電力コラプスを経験するとき、スレーブ部分についてのデータを記憶するように適応される。電力コラプス後およびコンピューティングアクティビティの再開時に、バルーンラッチは、そのデータをフリップフロップのスレーブ部分に返すか、またはそのデータをフリップフロップの初期出力として与える。しかしながら、バルーンラッチをもつ保持フリップフロップは大きく、保持特性なしの標準フリップフロップの面積の３倍ほどを占有する。
【００１５】
[0025]  別の手法では、保持フリップフロップは、マスタ部分とスレーブ部分が両方ともコアの一定電力レールに結合されたフリップフロップとしても実現される。代わりにコラプス可能電力レールに結合された他の回路は、対応するコアが電力コラプスを経験するとき、電力を失う。一方、一定電力レールは、電力コラプスイベント中に保持フリップフロップに電力を与え続ける。この手法は、保持フリップフロップのデータコンテンツを維持し、バルーンラッチを採用する前者の手法よりも小さい保持フリップフロップを生じるが、マスタ部分とスレーブ部分の両方が、電力コラプスイベント中に一定電力レールを介して電力を消費している。また別の手法では、保持フリップフロップのスレーブ部分が一定電力レールに結合され、対応するマスタ部分が一定電力レールに切替え可能に接続される。保持フリップフロップに関して電力コラプスを実装するために、この手法では、マスタは一定電力レールから切断される。しかしながら、これらの手法の両方では、一定電力レールのための電源が、電力コラプスイベント全体にわたって、動作し、電力を消費し続ける。
【００１６】
[0026]  １つまたは複数の実施形態は、マスタ部分とスレーブ部分とを有するフリップフロップのデータコンテンツが、追加のラッチを使用することなしに電力コラプスイベント中に保持されることを可能にする。スレーブデータは、電力コラプスイベント中にスレーブ部分によって記憶される。スレーブ部分はアライブ（alive）のままであるが、マスタ部分は電力コラプスを経験することを可能にされる。例示的な構造では、マスタ部分におけるコラプス電圧レベル（collapsing voltage level）が、スレーブ部分によって記憶されたスレーブデータを破損するのを防ぐために、フリップフロップ内の絶縁回路（isolation circuitry）が、電力コラプスイベント中に制御される。
【００１７】
[0027]  このようにして、フリップフロップは、フリップフロップのマスタ部分が電力コラプスを経験することを可能にされる間、フリップフロップのスレーブ部分のスレーブデータが保持される、保持特性を与えられる。
【００１８】
[0028]  １つまたは複数の実施形態は、フリップフロップの少なくとも一部分が少なくとも２つの異なる電力レール間で多重化されることを可能にする。より詳細には、フリップフロップのスレーブ部分が第１の電力レールと第２の電力レールとの間で多重化される。たとえば、スレーブ部分は、通常動作モード中に、コラプス可能電力レール上に多重化される。保持動作モードでは、スレーブ部分は、電力コラプスイベント中にある電圧レベルにおいて保たれるメモリ電力レール上に多重化される。フリップフロップのマスタ部分は、通常動作モードでは、および保持動作モードでは、コラプス可能電力レールに結合される。スレーブ部分が、保持動作モード中に第２のメモリ電力レールに結合されるので、第１のコラプス可能電力レールに結合された電源が、保持動作モードではオフにされ得る。
【００１９】
[0029]  このようにして、保持フリップフロップが与えられ、通常動作モード中に保持フリップフロップに電力供給する電源が、保持動作モード中にオフにされ得る。
【００２０】
[0030]  図１は、集積回路（ＩＣ）１１０を含む例示的な電子デバイス１０２を示す。図示のように、電子デバイス１０２は、ＩＣ１１０に加えて、アンテナ１０４と、トランシーバ１０６と、ユーザ入力／出力（Ｉ／Ｏ）インターフェース１０８とを含む。ＩＣ１１０の図示の例は、マイクロプロセッサ１１２と、グラフィックス処理ユニット（ＧＰＵ：graphics processing unit）１１４と、メモリアレイ１１６と、モデム１１８とを含む。
【００２１】
[0031]  電子デバイス１０２は、モバイルまたはバッテリー電源式デバイスであるか、あるいは電気グリッド（electrical grid）によって動作中に電力供給されるように設計された固定デバイスであり得る。電子デバイス１０２の例としては、サーバコンピュータ、ネットワークスイッチまたはルータ、データセンターのブレード、パーソナルコンピュータ、デスクトップコンピュータ、ノートブックコンピュータ、タブレットコンピュータ、スマートフォン、エンターテインメントアプライアンス、あるいはスマートウォッチ、インテリジェントグラス、または衣料品など、ウェアラブルコンピューティングデバイスがある。電子デバイス１０２はまた、埋込み電子回路を有する、デバイスであるか、またはそれの一部分であり得る。埋込み電子回路をもつ電子デバイス１０２の例としては、乗用車、工業機器、冷蔵庫または他の家庭用電気器具、ドローンまたは他の無人航空機（ＵＡＶ：unmanned aerial vehicle）、あるいは電力ツールがある。
【００２２】
[0032]  ワイヤレス能力をもつ電子デバイスの場合、電子デバイス１０２は、１つまたは複数のワイヤレス信号の受信または送信を可能にするために、トランシーバ１０６に結合されたアンテナ１０４を含む。ＩＣ１１０は、ＩＣ１１０が、受信されたワイヤレス信号へのアクセスを有すること、またはアンテナ１０４を介する送信のためにワイヤレス信号を与えることを可能にするために、トランシーバ１０６に結合され得る。電子デバイス１０２はまた、図示のように少なくとも１つのユーザＩ／Ｏインターフェース１０８を含む。ユーザＩ／Ｏインターフェース１０８の例としては、キーボード、マウス、マイクロフォン、タッチセンシティブスクリーン、カメラ、加速度計、触覚機構（haptic mechanism）、スピーカー、ディスプレイスクリーン、またはプロジェクタがある。
【００２３】
[0033]  ＩＣ１１０は、たとえば、マイクロプロセッサ１１２、ＧＰＵ１１４、メモリアレイ１１６、モデム１１８などの１つまたは複数のインスタンスを備え得る。マイクロプロセッサ１１２は、中央処理ユニット（ＣＰＵ）または他の汎用プロセッサとして機能し得る。いくつかのマイクロプロセッサは、個々に電源投入または電源切断され得る、複数の処理コアなど、異なる部分を含む。ＧＰＵ１１４は、人のために表示されるべき視覚関係データを処理するように特に適応され得る。視覚関係データが処理またはレンダリングされていない場合、ＧＰＵ１１４は電源切断され得る。メモリアレイ１１６は、マイクロプロセッサ１１２、ＧＰＵ１１４、またはユーザファイルのためのデータを記憶する。メモリアレイ１１６のためのメモリの例示的なタイプとしては、ダイナミックＲＡＭ（ＤＲＡＭ）またはスタティックＲＡＭ（ＳＲＡＭ）など、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリなどがある。プログラムが、メモリに記憶されたデータにアクセスしていない場合、メモリアレイ１１６は完全にまたは部分的に電源切断され得る。モデム１１８は、信号に情報を符号化するために信号を変調し、または信号中に存在する情報を復号するために信号を復調する。アウトバウンド通信またはインバウンド通信のために符号化または復号すべき情報がない場合、モデム１１８は、電力消費を低減するためにアイドリングされ得る。ＩＣ１１０は、Ｉ／Ｏインターフェース、トランシーバまたは受信機チェーンの別の部分、特定用途向け集積回路（ＡＳＩＣ）などのカスタマイズまたはハードコーディングされたプロセッサ、加速度計などのセンサーなど、示されているもの以外に追加または代替の部分を含み得る。
【００２４】
[0034]  ＩＣ１１０はまた、図示されていない、システムオンチップ（ＳＯＣ：system on a chip ）を備え得る。ＳＯＣは、ＳＯＣが、ノートブック、モバイルフォン、あるいは主にまたはもっぱら１つのチップを使用する別の電子装置として計算機能を与えることを可能にするために、十分な数またはタイプの構成要素を組み込み得る。ＳＯＣ、またはＩＣ１１０の構成要素は、概して、コアまたは回路ブロックと呼ばれることがある。コアまたは回路ブロックの例としては、電圧調節器、メモリアレイ、メモリコントローラ、汎用プロセッサ、暗号プロセッサ、モデム、ベクトルプロセッサ、Ｉ／Ｏインターフェースまたは通信コントローラ、ワイヤレスコントローラ、あるいはＧＰＵがある。プロセッサまたはＧＰＵコアなど、これらの例示的なコアまたは回路ブロックのいずれも、複数の内部コアをさらに含み得る。ＳＯＣのコアは、本明細書で説明される本技法によれば、使用中でない場合、電源切断され得る。
【００２５】
[0035]  図２は、２つの電力レールと、フリップフロップ２０６と、電力管理回路２１６とを含む、例示的なデータ保持回路２００を示す。図示のように、データ保持回路２００は、電力管理（power management）ＩＣ２１０（ＰＭＩＣ）と、第１のスイッチモード電源２１２（ＳＭＰＳ：switched mode power supply）と、第２のスイッチモード電源２１４と、第１の電力レール２０２（ＰＲ１）と、第２の電力レール２０４（ＰＲ２）と、フリップフロップ２０６と、揮発性メモリ２０８と、電力管理回路２１６と、デジタル組合せ論理（digital combinatorial logic）２３０とを含む。データ保持回路２００は、クロック信号２２６と、保持信号（retention signal）２２８と、第１の電圧（first voltage）２２２（Ｖ１）と、第２の電圧（second voltage）２２４（Ｖ２）とを生成または使用する。電力管理回路２１６は、電力コラプス回路（power collapse circuitry）２１８と電力多重化回路２２０とを含む。データ保持回路２００は、１つまたは複数の集積回路を備え得、１つまたは複数の集積回路から形成され得、１つまたは複数の集積回路にわたって分散され得、それらの何らかの組合せなどであり得る。
【００２６】
[0036]  この特定の例では、２つの制御信号が、矢印として図２の下部の近くに表される。フリップフロップ動作に関して、クロック信号２２６は、データをフリップフロップの入力から、それの部分が図２に明示的に示されていないフリップフロップのマスタ部分およびスレーブ部分にわたって、フリップフロップの出力に進める。保持信号２２８は、少なくともいくつかのフリップフロップデータが、電力コラプス中に保持されるようにするために、アクティブに駆動されるかまたはアクティブ状態（active state）にされる（たとえば、アサートされる）。アクティブな保持信号２２８は、電力管理回路２１６に、フリップフロップ２０６の少なくともスレーブ部分を電力多重化すること、またはフリップフロップ２０６の保持特性をアクティブにすることを行わせる（たとえば、トリガする）。保持信号２２８が集積回路上の単一のトレースに限定されないことを理解されたい。代替的に、保持信号２２８は、集積回路上の複数のワイヤとして、電力管理回路２１６のアクションを開始または操作する制御シーケンスとして、電力管理機能を可能にするソフトウェアまたはファームウェアシグナリングの一部として、電源切断機能を処理する追加のハードウェア論理として、それらの何らかの組合せなどで実装され得る。
【００２７】
[0037]  １つまたは複数の実施形態では、ＰＭＩＣ２１０は、たとえば、２つのスイッチモード電源を使用することなどによって、少なくとも１つの電源を使用する電圧変換または電圧調整を通して特定の電圧レベルにおいて電力レールに安定した電圧を供給するように構成される。ＰＭＩＣ２１０は、第１のスイッチモード電源２１２を介して第１の電力レール２０２に、および第２のスイッチモード電源２１４を介して第２の電力レール２０４に電力供給する。第１のスイッチモード電源２１２および第２のスイッチモード電源２１４の電圧出力は、ＰＭＩＣ２１０によって制御される。第１のスイッチモード電源２１２は、第１の電圧２２２を生成し、第１の電力レール２０２を第１の電圧２２２において保つ（hold）。第２のスイッチモード電源２１４は、第２の電圧２２４を生成し、第２の電力レール２０４を第２の電圧２２４において保つ。
【００２８】
[0038]  単一のフリップフロップ２０６が明示的に示されている。しかしながら、フリップフロップは、実際は、データが異なるコンピューティングタスクのために記憶されるべきである様々なロケーションにおいて、データ保持回路２００の周りに分散される。フリップフロップが単独でデータ保持回路２００上に配設され得るか、または複数のフリップフロップが一緒に配設され得る。フリップフロップはまた、動作グループ中に一緒に配設され得、動作グループは、フリップフロップトレイ（flip-flop tray）または単にフロップトレイと呼ばれることがある。フリップフロップトレイは、ＩＣの走査テストを可能にする回路または電力管理を可能にする回路など、複数のフリップフロップの間での回路または制御シグナリングを共有し得る。フリップフロップトレイ中のフリップフロップの総数は、２つ、４つ、８つ、１０個、１６個、１７個、３２個などであり得る。クロック制御されたフリップフロップは、クロック信号２２６に少なくとも部分的に応答して動作する。保持フリップフロップは、保持信号２２８の状態に少なくとも部分的に応答して動作する。保持フリップフロップを含むフリップフロップは、リセットフリップフロップ（reset flip-flop）またはセット可能フリップフロップ（settable flip-flop）を備えるか、あるいはそのいずれも備えないことがある。
【００２９】
[0039]  揮発性メモリ２０８は、記憶されたコンテンツを維持するために電力がメモリに与えられていることに依拠するタイプのメモリを備える。電力がなければ、揮発性メモリ２０８によって記憶されたコンテンツは、時間とともに消散する。揮発性メモリ２０８の一例はＳＲＡＭである。単に例として、第２のスイッチモード電源２１４は、第２の電力レール２０４とともに、メモリのデータコンテンツを維持するために第２の電圧２２４を揮発性メモリ２０８に与える。ただし、第２のスイッチモード電源２１４または第２の電力レール２０４は、メモリ構成要素の代わりにまたはそれに加えて、１つまたは複数の他の回路構成要素に結合され得る。
【００３０】
[0040]  １つまたは複数の実施形態では、電力管理回路２１６は、ＰＭＩＣ２１０とともに、データ保持回路２００の動作を少なくとも２つのモード、すなわち、通常動作モードと保持動作モードとに分離する（separate）。保持動作モードは、通常動作モードと比較して、比較的低い電力消費のモードである。ＰＭＩＣ２１０は、それぞれ、第１のスイッチモード電源２１２と第２のスイッチモード電源２１４とを介して、通常動作モードでは第１の電力レール２０２と第２の電力レール２０４とに電力供給し、それらをある電圧において保つ。保持動作モードでは、第２のスイッチモード電源２１４は、第２の電力レール２０４に電力供給し、それをある電圧において保つ。対照的に、保持動作モードでは、第１の電力レール２０２から電力が除去され得る。たとえば、電力コラプス回路２１８は、保持動作モードでは、第１のスイッチモード電源２１２への電力をオフにし得る。図２に明示的に示されていないフリップフロップ２０６のスレーブ部分、およびデジタル組合せ論理２３０は、通常動作モードと保持動作モードの両方では、第１の電力レール２０２に結合され得る。
【００３１】
[0041]  データ保持回路２００は、保持信号２２８の状態に少なくとも部分的に基づいて、通常動作モードから保持動作モードに、および保持動作モードから通常動作モードに遷移し得る。特に図３を参照しながら以下で説明されるように、電力多重化回路２２０は、図２に明示的に示されてないフリップフロップ２０６のスレーブ部分を、通常動作モードでは第１の電力レール２０２に多重化し、保持動作モードでは第２の電力レール２０４に多重化する。
【００３２】
[0042]  ＰＭＩＣ２１０はデータ保持回路２００の一部として示されているが、ＰＭＩＣ２１０は、データ保持回路２００のＩＣと同じ１つまたは複数のＩＣの内部または外部にあり得る。また、電力管理回路２１６、またはそれの一部は、ＰＭＩＣ２１０と回路を共有するか、またはＰＭＩＣ２１０の一部として実装され得、あるいはその逆も同様である。
【００３３】
[0043]  図３は、マスタ部分３０２とスレーブ部分３０４とを有するフリップフロップ２０６、ならびにスレーブ部分３０４に結合された電力多重化回路２２０を含む、例示的な電力多重化構成３００を示す。図示のように、電力多重化構成３００は、第１の電力レール２０２と、第２の電力レール２０４と、フリップフロップ２０６の例示的な実装形態と、電力コラプス回路２１８と、電力多重化回路２２０と、揮発性メモリ２０８と、デジタル組合せ論理２３０とを含む。電力多重化構成３００は、クロック信号２２６および保持信号２２８など、複数の制御信号をさらに含む。フリップフロップ２０６は、マスタ部分３０２と、スレーブ部分３０４と、絶縁回路３０６とを含む。マスタ部分３０２はマスタデータ３０８（ＭＤ：master data）を含み、スレーブ部分３０４はスレーブデータ３１０（ＳＤ：slave data）を含む。
【００３４】
[0044]  図示のように、第１の電力レール２０２は第１のスイッチモード電源２１２に結合され、第２の電力レール２０４は第２のスイッチモード電源２１４に結合される。マスタ部分３０２およびデジタル組合せ論理２３０は、第１の電力レール２０２に結合される。揮発性メモリ２０８は第２の電力レール２０４に結合される。電力多重化回路２２０は、第１の電力レール２０２と第２の電力レール２０４とに結合される。スレーブ部分３０４は電力多重化回路２２０に結合される。電力多重化回路２２０は、スレーブ部分３０４を第１の電力レール２０２にまたは第２の電力レール２０４に選択的に結合する。
【００３５】
[0045]  １つまたは複数の実施形態では、スレーブ部分３０４は、通常動作モード中に、マスタ部分３０２と同じ電力レールによって電力供給される。しかしながら、スレーブ部分３０４は、保持動作モード中に、マスタ部分３０２とは異なる電力レールによって電力供給される。より詳細には、マスタ部分３０２は、通常動作モードでは、第１の電力レール２０２に結合され、それによって電力供給される。マスタ部分３０２は、保持動作モードでも第１の電力レール２０２に結合される。対照的に、スレーブ部分３０４は、通常動作モード中に、第１の電力レール２０２に結合され、それによって電力供給される。しかし、スレーブ部分３０４は、保持動作モード中に、第２の電力レール２０４に結合され、それによって電力供給される。
【００３６】
[0046]  電力多重化回路２２０は、通常動作モードでは、スレーブ部分３０４を第１の電力レール２０２に結合し（couple）、保持動作モードでは、スレーブ部分３０４を第２の電力レール２０４に結合するように構成される。電力多重化回路２２０はまた、保持動作モードでは、スレーブ部分３０４を第１の電力レール２０２から分断し（decouple）、通常動作モードでは、スレーブ部分３０４を第２の電力レール２０４から分断するように構成される。マスタ部分３０２およびデジタル組合せ論理２３０は、保持動作モードでは電力コラプスを経験するように構成される。マスタ部分３０２は、電力コラプスにより、保持動作モード中にマスタデータ３０８を放棄し得る。スレーブ部分３０４は、保持動作モードでは、スレーブ部分３０４によって記憶されたスレーブデータ３１０を保持するように構成される。電力多重化回路２２０は、通常動作モードでは、スレーブ部分３０４を第１の電力レール２０２に電力多重化し、保持動作モードでは、スレーブ部分３０４を第２の電力レール２０４に電力多重化するための手段を与える。
【００３７】
[0047]  絶縁回路３０６は、本明細書で説明されるように適切に制御された場合、保持動作モードではを含み、マスタ部分３０２をスレーブ部分３０４から絶縁する（isolate）ように構成される。電力コラプス回路２１８は、保持動作モード中に、マスタ部分３０２が、スレーブ部分３０４によって記憶されたスレーブデータ３１０を変更するのを防ぐために、絶縁回路３０６の保持状態（retention state）を確立するように構成される。電力コラプス回路２１８と、電力コラプスをサポートするための絶縁回路３０６の使用とは、特に図８〜図１０を参照しながら本明細書でさらに説明される。フリップフロップ２０６の絶縁回路３０６は、単に一例として、マスタ部分３０２およびスレーブ部分３０４とは別個に示されていることを理解されたい。絶縁回路３０６またはそれの１つまたは複数の回路デバイスは、代替的に、マスタ部分３０２またはスレーブ部分３０４の一部であり得る。絶縁回路３０６は、特に図８〜図１０を参照しながらを含み、本明細書において以下で説明されるように、保持動作モードでは絶縁回路３０６が絶縁状態に入れられ、それに維持される場合、保持動作モードでは、スレーブ部分３０４をマスタ部分３０２から絶縁するための手段を与える。
【００３８】
[0048]  第１の電力レール２０２は、保持動作モードでは電力コラプスを受けるコラプス可能電力レール２０２’（ＣＰＲ：collapsible power rail）を備え得る。電力コラプス回路２１８は、本明細書において以下でさらに説明されるように、保持動作モードではコラプス可能電力レール２０２’から電力を除去するように構成される。第２の電力レール２０４は、保持動作モード中に、ある電圧レベルを持続させる、メモリ電力レール２０４’（ＭＰＲ：memory power rail）を備え得る。揮発性メモリ２０８は、第２の電力レール２０４がメモリ電力レール２０４’を備える実装形態では、通常動作モードでは、および保持動作モードでは、メモリ電力レール２０４’に結合され、それによって電力供給される。保持動作モード中にメモリ電力レール２０４’によって持続させられる電圧レベルは、揮発性メモリ２０８によって記憶されたデータコンテンツを維持するのに十分である。
【００３９】
[0049]  図４〜図７は、データ保持回路についての異なる動作モードと動作モード間の異なる遷移期間（transitional period）とを示す。動作モードの例示的な発生順では、通常動作モードにおけるデータ保持回路は、電源切断遷移期間を介して保持動作モードに遷移する。保持動作モードから通常動作モードに戻るために、データ保持回路は、電源投入遷移期間を通る。通常動作モード（regular operational mode）４０６についての例示的なシナリオが図４に示されている。図５は、通常動作モードの後および保持動作モードの前に生じる電源切断遷移期間（power-down transitional period）５０６の一例を示す。保持動作モード６０６についての例示的なシナリオが図６に示されている。図７は、データ保持回路が保持動作モードから通常動作モードに遷移している場合に生じる、電源投入遷移期間（power-up transitional period）７０６の一例を示す。図８は、保持動作モードの追加の例示的な態様と、両方の遷移期間の追加の例示的な態様とを示す。
【００４０】
[0050]  図４〜図８の各々では、第１のスイッチモード電源２１２は、第１の電力レール２０２に結合されて示され、第２のスイッチモード電源２１４は、第２の電力レール２０４に結合されて示されている。フリップフロップ２０６は、マスタ部分３０２と、スレーブ部分３０４と、絶縁回路３０６とを含むように示されている。マスタ部分３０２はマスタデータ３０８に関連し、スレーブ部分はスレーブデータ３１０に関連する。電力コラプス回路２１８および電力多重化回路２２０も示されている。しかしながら、少なくとも電力コラプス回路２１８および電力多重化回路２２０の追加の例示的な態様が、図４〜図７の個々のものを参照しながら以下で図示および説明される。
【００４１】
[0051]  図示される構成要素は、図３を参照しながら上記で説明されたように相互に関係する。たとえば、マスタ部分３０２は第１の電力レール２０２に結合され、スレーブ部分３０４は電力多重化回路２２０に結合される。電力多重化回路２２０は、第１の電力レール２０２と第２の電力レール２０４の両方に結合される。保持信号２２８は、保持信号２２８の状態に応答して少なくとも部分的に動作モードを確立するために、または保持信号２２８の状態の変化に応答して少なくとも部分的に遷移期間をトリガするために、電力多重化回路２２０に印加される。保持信号２２８についてのアクティブ状態、非アクティブ状態（inactive state）、および状態の変化が、特に図４〜図７の個々のものを参照しながら以下で説明される。
【００４２】
[0052]  １つまたは複数の実施形態では、図４〜図７に示されているように、電力多重化回路２２０は２つのスイッチを含むように実装される。電力多重化回路２２０は、第１のスイッチ（first switch）４０２と第２のスイッチ（second switch）４０４とを含む。第１のスイッチ４０２または第２のスイッチ４０４は、たとえば、少なくとも１つのトランジスタとして、あるいはパスまたはトランスミッションゲート（transmission gate）として実装され得る。第１のスイッチ４０２は、第１の電力レール２０２と、フリップフロップ２０６のスレーブ部分３０４とに結合される。第２のスイッチ４０４は、第２の電力レール２０４と、スレーブ部分３０４とに結合される。第１のスイッチ４０２および第２のスイッチ４０４は、スレーブ部分３０４を第１の電力レール２０２に結合することと、スレーブ部分３０４を第２の電力レール２０４に結合することとの間で切り替えるための手段を与える。切替えなしに、フリップフロップ２０６のマスタ部分３０２は、通常動作モード４０６では、および保持動作モード６０６では、第１のスイッチモード電源２１２によって供給された電力を受信するように構成される。切替えを用いて、フリップフロップ２０６のスレーブ部分３０４は、通常動作モード４０６では、第１のスイッチモード電源２１２によって供給された電力を受信し、保持動作モード６０６では、第２のスイッチモード電源２１４によって供給された電力を受信するように構成される。
【００４３】
[0053]  第１のスイッチ４０２および第２のスイッチ４０４の各々は、開状態（open state）または閉状態（closed state）にあり得る。それぞれのスイッチがスレーブ部分３０４をそれぞれの電力レールに結合するかどうかは、それぞれのスイッチが開いているのか閉じているのかに基づく。第１のスイッチ４０２が閉状態にある場合、第１のスイッチ４０２はスレーブ部分３０４を第１の電力レール２０２に結合する。第１のスイッチ４０２が開状態にある場合、スレーブ部分３０４は第１の電力レール２０２に結合されない。第２のスイッチ４０４が閉状態にある場合、第２のスイッチ４０４はスレーブ部分３０４を第２の電力レール２０４に結合する。第２のスイッチ４０４が開状態にある場合、スレーブ部分３０４は第２の電力レール２０４結合されない。
【００４４】
[0054]  図４〜図７を参照しながら以下で詳細に説明されるように、第１のスイッチ４０２の状態または第２のスイッチ４０４の状態に少なくとも部分的に基づいて、異なる動作モードが確立される。概して、電力多重化回路２２０は、通常動作モード４０６では、第１のスイッチ４０２を閉じ、第２のスイッチ４０４を開き、保持動作モード６０６では、第１のスイッチ４０２を開き、第２のスイッチ４０４を閉じるように構成され得る。第１のスイッチ４０２または第２のスイッチ４０４が状態をどのように変更しているかに少なくとも部分的に基づいて、異なる遷移期間が生じる。
【００４５】
[0055]  図４は、概して４００において、集積回路の通常動作モード４０６での電力多重化回路２２０の一例を示す。保持信号２２８は非アクティブ状態にある。たとえば、保持信号２２８は低電圧レベル（たとえば、接地）を有し得る。保持信号２２８の非アクティブ状態は、通常動作モード４０６が確立されるべきであること、またはデータ保持回路が通常動作モード４０６で動作しているべきであることをシグナリングする。非アクティブ状態にある保持信号２２８は、図示されていない保持信号ツリーなどによって、電力多重化回路２２０に与えられる。
【００４６】
[0056]  １つまたは複数の実施形態では、電力多重化回路２２０は、通常動作モード４０６では、保持信号２２８の非アクティブ状態に応答してスレーブ部分３０４を第１の電力レール２０２に結合する。より詳細には、通常動作モード４０６を確立するために、第１のスイッチ４０２は閉状態にあり、第２のスイッチ４０４は開状態にある。２つのスイッチをこれらの状態に入れることが、図７の電源投入遷移期間７０６について本明細書において以下でさらに説明される。したがって、第１のスイッチ４０２はスレーブ部分３０４を第１の電力レール２０２に結合するが、第２のスイッチ４０４はスレーブ部分３０４を第２の電力レール２０４に結合しない。通常動作モード４０６では、マスタ部分３０２は第１の電力レール２０２に結合される。
【００４７】
[0057]  図５は、概して５００において、集積回路の電源切断遷移期間５０６の間の電力多重化回路２２０の一例を示す。保持信号２２８は、図４の通常動作モード４０６の非アクティブ状態から図６の保持動作モード６０６のアクティブ状態に変化する。たとえば、保持信号２２８は低電圧から高電圧に変化し得る。非アクティブ状態からアクティブ状態への保持信号２２８の変化は、それにおいてエネルギー消費を低減し、電力を節約するためにＩＣの少なくとも一部分が電源切断されるべきである、電源切断遷移期間５０６をトリガする。
【００４８】
[0058]  電源切断遷移期間５０６の間、保持信号２２８は、保持信号２２８が非アクティブ状態からアクティブ状態に変化するとき、電力多重化回路２２０に与えられ得る。応答して、２つの湾曲した動き矢印によって示されているように、第１のスイッチ４０２は閉状態から開状態に遷移し、第２のスイッチ４０４は開状態から閉状態に遷移する。第２のスイッチ４０４は、第１のスイッチ４０２が開かれる前に閉じられ得る。保持信号２２８が集積回路上の単一のトレースに限定されないことに留意されたい。代替的に、保持信号２２８は、集積回路上の複数のワイヤとして、電力多重化回路２２０のアクションを開始または操作する制御シーケンスとして、電力管理機能を可能にするソフトウェアまたはファームウェアシグナリングの一部として、電源切断機能を処理する追加のハードウェア論理として、それらの何らかの組合せなどで実装され得る。
【００４９】
[0059]  図６は、概して６００において、集積回路の保持動作モード６０６での電力多重化回路２２０の一例を示す。保持信号２２８はアクティブ状態にある。たとえば、保持信号２２８は、高電圧レベルに駆動されていることがあり、または駆動され得る。保持信号２２８のアクティブ状態は、保持動作モード６０６が確立されるべきであること、またはデータ保持回路が保持動作モード６０６で動作しているべきであることをシグナリングする。アクティブ状態にある保持信号２２８は、電力多重化回路２２０に与えられる。
【００５０】
[0060]  １つまたは複数の実施形態では、電力多重化回路２２０は、保持動作モード６０６では、保持信号２２８のアクティブ状態に応答してスレーブ部分３０４を第２の電力レール２０４に結合する。より詳細には、保持動作モード６０６を確立するために、第１のスイッチ４０２は開状態にあり、第２のスイッチ４０４は閉状態にある。２つのスイッチをこれらの状態に入れることは、図５の電源切断遷移期間５０６について本明細書において上記でさらに説明された。したがって、第２のスイッチ４０４はスレーブ部分３０４を第２の電力レール２０４に結合するが、第１のスイッチ４０２はスレーブ部分３０４第１の電力レール２０２に結合しない。スレーブ部分３０４は、第２の電力レール２０４と第２のスイッチ４０４とを介して第２のスイッチモード電源２１４から電力を受信する。
【００５１】
[0061]  保持動作モード６０６では、マスタ部分３０２は、第１の電力レール２０２に結合されたままである。電力コラプス回路２１８は、アクション６０２において示されているように、第１の電力レール２０２から電力を除去する。たとえば、電力コラプス回路２１８は、第１のスイッチモード電源２１２がオフになり、したがって第１の電力レール２０２に電力を与えることを停止する（cease）ことを引き起こし得る。電力コラプス回路２１８は、保持動作モード６０６では、第１のスイッチモード電源２１２に、電力を供給することを停止させるように構成された、電力をコラプスさせる（collapse）ための手段を与える。代替的に、図示されていない、第１のスイッチモード電源２１２と第１の電力レール２０２との間に結合されたスイッチが、保持動作モード６０６では、第１の電力レール２０２から電力を除去するために開かれ得る。電力コラプス回路２１８は、第１のスイッチモード電源２１２、または第１のスイッチモード電源２１２と第１の電力レール２０２との間に結合されたスイッチとともに、保持動作モード６０６では第１の電力レール２０２から電力を除去するための手段を与える。
【００５２】
[0062]  電力コラプス回路２１８が第１の電力レール２０２から電力を除去した結果として、第１の電力レール２０２は電力コラプスを受ける。したがって、マスタ部分３０２、ならびに第１の電力レール２０２に結合された他の回路は、電力コラプス６０４を経験する。マスタ部分３０２の回路中の電荷が消散し、電圧が低下するにつれて、マスタ部分３０２はマスタデータ３０８を放棄し、それのコンテンツは失われる。特に図８〜図１０を参照しながら以下で説明されるように、絶縁回路３０６は、電力コラプス６０４がスレーブデータ３１０を変更するのを防ぐ。
【００５３】
[0063]  マスタ部分３０２について電力コラプスにあることの状態は、保持動作モード６０６中に生じることに関して説明される。さらに、アクション６０２の電力除去および得られた電力コラプス６０４は、保持動作モード６０６の一部であるものとして本明細書で説明される。しかしながら、この説明は、単に例として、電力多重化プロセス全体の理解を容易にするためのものである。アクション６０２の電力除去または得られた電力コラプス６０４は、代替的に、第２のスイッチ４０４が閉じられ、第１のスイッチ４０２が開かれた後の図５の電源切断遷移期間５０６中に開始するかまたは完了されると見なされ得る。
【００５４】
[0064]  図７は、概して７００において、集積回路の電源投入遷移期間７０６の間の電力多重化回路２２０の一例を示す。保持信号２２８は、図６の保持動作モード６０６のアクティブ状態から図４の通常動作モード４０６の非アクティブ状態に変化する。たとえば、保持信号２２８は、高電圧から低電圧に変化し得る。アクティブ状態から非アクティブ状態への保持信号２２８の変化は、それにおいて処理能力を増加させ、１つまたは複数のコンピューティングタスクを再開するためにＩＣの少なくとも一部分が電源投入されている、電源投入遷移期間７０６をトリガする。
【００５５】
[0065]  電源投入遷移期間７０６の間、保持信号２２８は、保持信号２２８がアクティブ状態から非アクティブ状態に変化するとき、電力多重化回路２２０に与えられ得る。応答して、２つの湾曲した動き矢印によって示されているように、第１のスイッチ４０２は開状態から閉状態に遷移し、第２のスイッチ４０４は閉状態から開状態に遷移する。第１のスイッチ４０２は、第２のスイッチ４０４が開かれる前に閉じられ得る。
【００５６】
[0066]  電源投入遷移期間７０６の間の１つまたは複数の実施形態では、電力コラプス回路２１８は、第２のスイッチ４０４が開かれる前に、アクション７０２において示されているように、第１の電力レール２０２への電力を回復する（restore）。第１の電力レール２０２への電力はまた、第１のスイッチ４０２が閉じられるときより前に回復され得る。たとえば、電力コラプス回路２１８は、第１のスイッチモード電源２１２がオンになり、したがって第１の電力レール２０２への電力を回復することを引き起こし得る。代替的に、第１のスイッチモード電源２１２と第１の電力レール２０２との間に結合されたスイッチ（図示せず）が、図４の通常動作モード４０６では、第１の電力レール２０２への電力を回復するために閉じられ得る。
【００５７】
[0067]  電力コラプス回路２１８が第１の電力レール２０２への電力を回復した結果として、第１の電力レール２０２は、第１のスイッチモード電源２１２によって再びある電圧において保たれる。したがって、マスタ部分３０２、ならびに第１の電力レール２０２に結合された他の回路は、電力再開（power resumption）７０４を経験する。電流がマスタ部分３０２の回路に流れ、電圧が上昇するので、マスタ部分３０２は、マスタデータ３０８のための値を再び受け付け、記憶することが可能である。アクション７０２の電力回復（power restoration）および得られた電力再開７０４は、電源投入遷移期間７０６の一部であるものとして本明細書で説明される。しかしながら、この説明は、単に例として、電力多重化プロセス全体の理解を容易にするためのものである。アクション７０２の電力回復または得られた電力再開７０４は、代替的に、図４の通常動作モード４０６中に開始するかまたは完了されると見なされ得る。
【００５８】
[0068]  図８は、概して８００において、集積回路の遷移期間の間の、または保持動作モードでの例示的な態様を示す。図８は、第１の電圧２２２と、第２の電圧２２４と、クロック信号２２６とをさらに示す。図８は、通常電圧レベル（regular voltage level）８０２（ＶＬ−Ｒｅｇ）と、保持制御信号８０４（ＲＣＳ：retention control signal）と、被制御クロック信号８０６（ＣＣＳ：controlled clock signal）と、保持電圧レベル（retention voltage level）８０８（ＶＬ−Ｒｅｔ）とをも含む。図示のように、電力コラプス回路２１８は、入力としてクロック信号２２６と保持信号２２８とを受信し、出力として保持制御信号８０４と被制御クロック信号８０６とを生成する。
【００５９】
[0069]  第１に、図５の電源切断遷移期間５０６または図７の電源投入遷移期間７０６など、２つの遷移期間についての例示的な態様が示されている。図８では、第１の電力レール２０２は、第１の電圧２２２に対応して示され、第２の電力レール２０４は、第２の電圧２２４に対応して示されている。たとえば、第１のスイッチモード電源２１２は、第１の電力レール２０２がコラプスされていない場合、第１の電力レール２０２を第１の電圧２２２において保つように構成される。第２のスイッチモード電源２１４は、第２の電力レール２０４を第２の電圧２２４において保つように構成される。図２のＰＭＩＣ２１０は、それぞれ、第２のスイッチモード電源２１４と第１のスイッチモード電源２１２とを介して、少なくとも２つの識別された遷移期間中に、第２の電圧２２４を第１の電圧２２２よりも高いレベルにおいて維持するように構成され得る。第２の電圧２２４を第１の電圧２２２よりも高いレベルにおいて維持することは、絶縁回路３０６が、明らかな漏れ電流が絶縁回路３０６により生じることを可能にすることなしに、マスタ部分３０２をスレーブ部分３０４から分離することが可能であることを保証する。第１の電圧２２２と第２の電圧２２４との間の相対電圧レベルの適切性は、以下の図１０の説明からより明らかになろう。
【００６０】
[0070]  第２に、図６の保持動作モード６０６についての例示的な態様が示されており、保持動作モード６０６の間にマスタ部分３０２は電力コラプス６０４を経験し、スレーブ部分３０４は第２の電力レール２０４を介して第２のスイッチモード電源２１４によって電力供給される。第２のスイッチモード電源２１４の出力電圧（output voltage）は、第２の電圧２２４として示されている。第２のスイッチモード電源２１４は、第２の電力レール２０４を第２の電圧２２４において保つ。第２のスイッチモード電源２１４は、出力電圧を通常電圧レベル８０２および保持電圧レベル８０８など、複数のレベルにおいて生成するように構成され得る。したがって、第２の電圧２２４は、通常電圧レベル８０２または保持電圧レベル８０８を備え得る。
【００６１】
[0071]  動作中、保持信号２２８が非アクティブ状態にあることに応答して、電力コラプス回路２１８は、保持制御信号８０４を使用して、第２のスイッチモード電源２１４の出力電圧が通常電圧レベル８０２になるようにする。たとえば、保持制御信号８０４は、図４の通常動作モード４０６では、通常電圧レベル８０２を維持するために図２のＰＭＩＣ２１０または第２のスイッチモード電源２１４に与えられ得る。一方、保持信号２２８がアクティブ状態にあることに応答して、電力コラプス回路２１８は、保持制御信号８０４を使用して、第２のスイッチモード電源２１４の出力電圧が保持電圧レベル８０８になるようにする。たとえば、保持制御信号８０４は、図６の保持動作モード６０６では、保持電圧レベル８０８を維持するために図２のＰＭＩＣ２１０または第２のスイッチモード電源２１４に与えられ得る。
【００６２】
[0072]  通常電圧レベル８０２は、保持電圧レベル８０８よりも高くなり得る。したがって、電力コラプス回路２１８は、保持動作モード６０６では、保持制御信号８０４を使用して、第２のスイッチモード電源２１４の出力電圧を通常電圧レベル８０２から保持電圧レベル８０８に減少させる（decrease）ように構成され得る。たとえば、通常電圧レベル８０２は、図３の揮発性メモリ２０８など、揮発性メモリ中のデータを読み取り、書き込み、および維持するのに十分に高いことがある。一方、保持電圧レベル８０８は、揮発性メモリ中のデータを維持するのに十分に高いことがあるが、揮発性メモリからデータを読み取るかまたは揮発性メモリにデータを書き込むことを可能にするには不十分に高いことがある。保持電圧レベル８０８はまた、スレーブ部分３０４のスレーブデータ３１０の値を維持するのに十分に高い。
【００６３】
[0073]  上記で説明された態様に加えて、図８は、フリップフロップ２０６のための電力コラプス管理の態様を示す。１つまたは複数の実施形態では、電力コラプス回路２１８は、クロック信号２２６に基づいておよび保持信号２２８に応答して、被制御クロック信号８０６を生成する。電力コラプス回路２１８は、被制御クロック信号８０６をフリップフロップ２０６に与えるように構成される。クロック信号２２６は、被制御クロック信号８０６が、絶縁回路３０６に、スレーブ部分３０４をマスタ部分３０２から絶縁させるように制御される。より詳細には、被制御クロック信号８０６の受信に応答して、フリップフロップ２０６は、以下でより詳細に説明されるように、電力コラプス６０４中にスレーブ部分３０４の出力においてスレーブデータを３１０保持するために、マスタ部分３０２をスレーブ部分３０４から絶縁するように構成される。スレーブデータ３１０の保持は、特に図１０を参照しながら以下で説明される。
【００６４】
[0074]  電力コラプス回路２１８は、保持信号２２８の状態に応答して、電力コラプス６０４中に、０または１など、一定値において、被制御クロック信号８０６をクランプするように構成され得る。より詳細には、クランプする（clamp）ことは、保持信号２２８のアクティブ状態に応答して実行され得る。被制御クロック信号８０６を生成および維持することのさらなる説明が、特に図９を参照しながら以下で与えられる。
【００６５】
[0075]  図９は、概して９００において、図３、図８、および図１０のフリップフロップ２０６など、保持特性を有するフリップフロップに与えられる被制御クロック信号８０６（ＣＣＳ）を生成するための例示的なクランプ回路９０２を示す。クランプ回路９０２は、図８の電力コラプス回路２１８の少なくとも一部を備え得る。図９は、クロックツリー（clock tree）９０４と、クロック信号２２６と、保持信号２２８と、インバータ９２０と、相補保持信号（complemented retention signal）９１８と、クランプ回路９０２と、被制御クロック信号８０６とを含む。図示のように、クランプ回路９０２は、２つの電力レール、すなわち第１の電力レール２０２（ＰＲ１）および第２の電力レール２０４（ＰＲ２）と、２つのインバータ（inverter）、すなわち入力インバータ９２４および出力インバータ９２６と、６つのトランジスタ、すなわちトランジスタ９０６、トランジスタ９０８、トランジスタ９１０、トランジスタ９１２、トランジスタ９１４、およびトランジスタ９１６と、ノード９２２とを含む。クロックツリー９０４は、周期クロック信号をＩＣの異なる領域に伝搬および配信する。インバータ９２０は、相補保持信号９１８を生成するために保持信号２２８を反転させる。
【００６６】
[0076]  クランプ回路９０２は、クロックツリー９０４の分岐を終了することができ、被制御クロック信号８０６など、クロック信号２２６のバージョンを１つまたは複数のフリップフロップなど、他の回路に与える。クランプ回路９０２は、入力として、クロック信号２２６と、保持信号２２８のバージョン、すなわち相補保持信号９１８とを受信し、出力として、被制御クロック信号８０６を生成する。例示的な動作では、クランプ回路９０２は、保持信号２２８の非アクティブ状態に応答して、被制御クロック信号８０６としてクロック信号２２６の周期パルスをフォワーディングする。一方、保持信号２２８がアクティブ状態（たとえば、高電圧または「１」）にある場合、クランプ回路９０２は、クロック信号２２６を、低電圧（たとえば、接地）など、特定の電圧値にクランプし、被制御クロック信号８０６として特定の電圧値をフォワーディングする。被制御クロック信号８０６は、図６の保持動作モード６０６では特定の電圧値にクランプされ、特定の電圧値は、図８および図１０の絶縁回路３０６に与えられる。クランプ回路９０２は、マスタ部分３０２の図８のマスタデータ３０８がスレーブ部分３０４のスレーブデータ３１０を変更するのを防ぐために、クロック信号２２６をクランプするための手段を与える。
【００６７】
[0077]  クランプ回路９０２の一例は、いくつかの回路デバイスを含む。トランジスタはそれぞれ、電界効果トランジスタ（ＦＥＴ）として示されている。ただし、トランジスタのうちの１つまたは複数が、バイポーラ接合トランジスタ（ＢＪＴ）など、代替技術を使用して実装され得る。トランジスタ９０６、トランジスタ９１２、およびトランジスタ９１４の各々は、ｐ型ＦＥＴ（ＰＦＥＴ）を備える。トランジスタ９０８、トランジスタ９１０、およびトランジスタ９１６の各々は、ｎ型ＦＥＴ（ＮＦＥＴ）を備える。各インバータは２つのトランジスタを含む。入力インバータ９２４は、トランジスタ９０６とトランジスタ９０８とを含む。出力インバータ９２６は、トランジスタ９１４とトランジスタ９１６とを含む。
【００６８】
[0078]  右から左に、トランジスタ９０６およびトランジスタ９０８は、入力インバータ９２４として一緒に動作する。トランジスタ９０６およびトランジスタ９０８は、第１の電力レール２０２とトランジスタ９１０との間に結合される。トランジスタ９１０は接地にも結合される。入力インバータ９２４の入力は、クロック信号２２６を受信する。トランジスタ９１２は、第２の電力レール２０４とノード９２２との間に結合される。ノード９２２は、入力インバータ９２４の出力に対応する。トランジスタ９１２のゲート端子およびトランジスタ９１０のゲート端子は、相補保持信号９１８に結合される。トランジスタ９１４およびトランジスタ９１６は、出力インバータ９２６として一緒に動作する。トランジスタ９１４およびトランジスタ９１６は、第１の電力レール２０２と接地との間に結合される。ノード９２２において、出力インバータ９２６の入力が入力インバータ９２４の出力に結合される。出力インバータ９２６の出力は、被制御クロック信号８０６を与える。
【００６９】
[0079]  クランプ回路９０２のための例示的な動作では、被制御クロック信号８０６は、保持信号２２８の状態に応答して生成される。保持信号２２８が非アクティブ状態に、たとえば低電圧レベルにある場合、相補保持信号９１８は高電圧レベルにある。高電圧レベルは、ｐ型トランジスタ９１２をオフにする（turn off）。したがって、クロック信号２２６は、１回目に、トランジスタ９０６とトランジスタ９０８とによって形成される入力インバータ９２４によって反転され、２回目に、トランジスタ９１４とトランジスタ９１６とによって形成される出力インバータ９２６によって反転される。したがって、保持信号２２８が非アクティブ状態にある場合、被制御クロック信号８０６はクロック信号２２６を含む。
【００７０】
[0080]  一方、保持信号２２８が、図５の電源切断遷移期間５０６の一部または図６の保持動作モード６０６として、アクティブ状態に（たとえば高電圧レベルに）ある場合、相補保持信号９１８は低電圧レベルにある。相補保持信号９１８の低電圧レベルは、ｐ型トランジスタ９１２をオンにする。したがって、ノード９２２は、第２の電力レール２０４についての図８の第２の電圧２２４のレベルにおいて保たれる。第２の電圧２２４は、通常動作モード４０６では、および保持動作モード６０６では、接地を上回るある電圧レベルにおいて維持される。第１の電力レール２０２についての図８の第１の電圧２２２が、依然として電源切断遷移期間５０６の一部として機能的レベルにある場合、出力インバータ９２６は依然として機能的である。したがって、ノード９２２における高電圧レベルは、保持信号２２８がアクティブ状態にある場合、被制御クロック信号８０６が低電圧レベルに駆動されるように、トランジスタ９１４とトランジスタ９１６との出力インバータ９２６によって反転させられる。しかしながら、第１の電力レール２０２が保持動作モード６０６ではコラプス（collapse）される場合、出力インバータ９２６は、少なくとも従来のインバータとして、もはや機能的でない。それにもかかわらず、被制御クロック信号８０６は、ノード９２２における高電圧レベルによってトランジスタ９１６がオンにされることにより、出力インバータ９２６の出力が低に（たとえば、接地に）プルされるので、電力コラプス中に低電圧レベルに駆動される。被制御クロック信号８０６についての低電圧レベルは、特に図１０を参照しながら以下で説明されるように、図８の絶縁回路３０６に、スレーブ部分３０４のスレーブデータ３１０をフリップフロップ２０６のマスタ部分３０２における電力コラプスから保護させる。
【００７１】
[0081]  図１０は、概して１０００において、マスタ部分３０２とスレーブ部分３０４とを含み、ならびに図８および図９の被制御クロック信号８０６（ＣＣＳ）を受信する、例示的なフリップフロップ２０６を示す。図１０はまた、第１の電力レール２０２と、第２の電力レール２０４と、電力多重化回路２２０とを示す。マスタ部分３０２とスレーブ部分３０４とに加えて、フリップフロップ２０６は、入力１０３２「Ｄ」と、出力１０３４「Ｑ」と、第１のインバータ１０１８と、第２のインバータ１０２８とを含む。図示のように、マスタ部分３０２とスレーブ部分３０４とは、それぞれ、２つのパスゲート（pass gate）と２つのインバータとを含む。これらの８つの回路デバイスは以下で説明される。マスタ部分３０２はまた、マスタ部分３０２の出力におけるマスタデータ３０８（ＭＤ）を含み、スレーブ部分３０４は、スレーブ部分３０４の出力におけるスレーブデータ３１０（ＳＤ）を含む。
【００７２】
[0082]  １つまたは複数の実施形態では、フリップフロップ２０６のマスタ部分３０２と、対応するスレーブ部分３０４とは、直列に構成される。フリップフロップ２０６の入力１０３２は、マスタ部分３０２の入力と一致する。マスタデータ３０８は、マスタ部分３０２の出力に配置される。マスタ部分３０２の出力は、スレーブ部分３０４の入力と一致する。スレーブデータ３１０は、スレーブ部分３０４の出力に配置される。スレーブ部分３０４の出力は、フリップフロップ２０６の出力１０３４と一致する。マスタ部分３０２のマスタデータ３０８は、マスタ部分３０２の出力における電圧レベルによって表され得る。スレーブ部分３０４のスレーブデータ３１０は、スレーブ部分３０４の出力における電圧レベルによって表され得る。
【００７３】
[0083]  マスタ部分３０２およびそれの個々の回路デバイスは、第１の電力レール２０２に結合され、それによって電力供給される。スレーブ部分３０４およびそれの個々の回路デバイスは、電力多重化回路２２０に結合される。したがって、スレーブ部分３０４の回路デバイスは、電力多重化回路２２０の電力多重化に従って、通常動作モードでは第１の電力レール２０２によって電力供給され、保持動作モードでは第２の電力レール２０４によって電力供給され得る。
【００７４】
[0084]  電力コラプスに関与する例示的なシナリオでは、特に図６を参照しながら上記で説明されたように、第１の電力レール２０２から電力が除去される。フリップフロップ２０６のマスタ部分３０２は、電力が第１の電力レール２０２から除去された場合、マスタデータ３０８放棄するように構成される。マスタデータ３０８が放棄された場合、マスタ部分３０２の出力における電圧レベルは、接地電圧レベルに向かって降下またはドリフトし始める。一方、スレーブ部分３０４は、電力除去アクションのときに、電力多重化回路２２０によって第２の電力レール２０４上にすでに多重化されたので、スレーブ部分３０４は、電力が第１の電力レール２０２から除去される場合、スレーブデータ３１０を保持するように構成される。スレーブデータ３１０が保持動作モードの電力コラプスイベント中に保持される場合、スレーブデータ３１０は、電力コラプスイベントが終了した後、別のメモリロケーションからデータを再ロードすることなしに通常動作モード中に後続のコンピューティングタスクのために利用可能である。
【００７５】
[0085]  図示のように、マスタ部分３０２は、インターフェースパスゲート（interface pass gate）１０２０と、フォワードインバータ（forward inverter）１０２２と、フィードバックインバータ（feedback inverter）１０２４と、フィードバックパスゲート（feedback pass gate）１０２６とを含む。パスゲートおよびインバータの名前は、本明細書で説明される原理の理解を容易にするために割り当てられたにすぎず、それらの名前は限定するものではない。マスタ部分３０２のパスゲートおよびスレーブ部分３０４のパスゲートは、各パスゲートについて２つのＦＥＴなど、パスゲートごとに少なくとも１つのＦＥＴを使用して構築され得る。各パスゲートは、負ゲート端子と正ゲート端子とを含む。負ゲート端子はｎ型ＦＥＴ（ＮＦＥＴ）につながり、正ゲート端子はｐ型ＦＥＴ（ＰＦＥＴ）につながる。パスゲートはトランスミッションゲートと呼ばれることもある。
【００７６】
[0086]  インターフェースパスゲート１０２０は、マスタ部分３０２のための入力インターフェースを有効または無効にする。フォワードインバータ１０２２は、フリップフロップ２０６にわたるデータ移動または移行の方向と向きを合わせられ、フィードバックインバータ１０２４は、フィードバック経路の一部として、フリップフロップ２０６にわたるデータ移行の方向に反して向きを合わせられる。フィードバックインバータ１０２４およびフィードバックパスゲート１０２６は、フィードバックパスゲート１０２６が閉状態にある場合、マスタ部分３０２の出力におけるマスタデータ３０８の現行バージョンを維持するフィードバック経路の一部を形成する。
【００７７】
[0087]  より詳細には、インターフェースパスゲート１０２０の入力が、マスタ部分３０２の入力ならびにフリップフロップ２０６の入力１０３２と一致する。インターフェースパスゲート１０２０の出力が、フィードバックパスゲート１０２６の出力に、およびフォワードインバータ１０２２の入力に結合される。フォワードインバータ１０２２の出力が、マスタデータ３０８を駆動し、マスタ部分３０２の出力と一致する。フォワードインバータ１０２２の出力は、フィードバックインバータ１０２４の入力に結合される。フィードバックインバータ１０２４の出力が、フィードバックパスゲート１０２６の入力に結合される。上述のように、フィードバックパスゲート１０２６の出力は、インターフェースパスゲート１０２０の出力に、およびフォワードインバータ１０２２の入力に結合され、これは、フィードバックパスゲート１０２６が閉状態にある場合、マスタ部分３０２のためのフィードバックループ（feedback loop）を形成する。
【００７８】
[0088]  図示のように、スレーブ部分３０４は、インターフェースパスゲート１０１０と、フォワードインバータ１０１２と、フィードバックインバータ１０１４と、フィードバックパスゲート１０１６とを含む。インターフェースパスゲート１０１０は、スレーブ部分３０４のための入力インターフェースを有効または無効にする。フォワードインバータ１０１２は、フリップフロップ２０６にわたるデータ移動または移行の方向と向きを合わせられ、フィードバックインバータ１０１４は、フィードバック経路の一部として、フリップフロップ２０６にわたるデータ移行の方向に反して向きを合わせられる。フィードバックインバータ１０１４およびフィードバックパスゲート１０１６は、フィードバックパスゲート１０１６が閉状態にある場合、スレーブ部分３０４の出力におけるスレーブデータ３１０の現行バージョンを維持するフィードバック経路の一部を形成する。
【００７９】
[0089]  より詳細には、インターフェースパスゲート１０１０の入力が、スレーブ部分３０４の入力ならびにマスタ部分３０２の出力と一致する。インターフェースパスゲート１０１０の出力が、フィードバックパスゲート１０１６の出力に、およびフォワードインバータ１０１２の入力に結合される。フォワードインバータ１０１２の出力が、スレーブデータ３１０を駆動し、フリップフロップ２０６の出力１０３４と一致する。フォワードインバータ１０１２の出力は、フィードバックインバータ１０１４の入力に結合される。フィードバックインバータ１０１４の出力が、フィードバックパスゲート１０１６の入力に結合される。上述のように、フィードバックパスゲート１０１６の出力は、インターフェースパスゲート１０１０の出力に、およびフォワードインバータ１０１２の入力に結合され、これは、フィードバックパスゲート１０１６が閉状態にある場合、スレーブ部分３０４のためのフィードバックループを形成する。
【００８０】
[0090]  図８および図９を参照しながら上記で説明されたように、電力コラプス回路２１８のクランプ回路９０２は、クロック信号２２６に基づいて、および保持信号２２８に応答して、被制御クロック信号８０６（ＣＣＳ）を生成するように構成される。クランプ回路９０２は、少なくとも１つの信号トレースを介してフリップフロップ２０６に被制御クロック信号８０６を与えるようにさらに構成される。図１０に示されているように、被制御クロック信号８０６は、第１のインバータ１０１８の入力においてフリップフロップ２０６に与えられる。
【００８１】
[0091]  第１のインバータ１０１８は、スレーブ部分３０４のように、保持動作モードでは、電力多重化回路２２０を介して第２の電力レール２０４に結合され、それによって電力供給され得る。第２のインバータ１０２８は、マスタ部分３０２のように、第１の電力レール２０２に結合され、それによって電力供給される。第１のインバータ１０１８の出力は、第２のインバータ１０２８の入力に結合される。第１のインバータ１０１８は、被制御クロック信号８０６を受信し、第１のインバータ１０１８の出力において相補内部被制御クロック信号（complemented internal controlled clock signal）１００６（ＩＣＣＳ’）を生成するために、被制御クロック信号８０６の値を反転させる。相補内部被制御クロック信号１００６（ＩＣＣＳ’）は、第２のインバータ１０２８の入力に与えられる。第２のインバータ１０２８は、第２のインバータ１０２８の出力において内部被制御クロック信号１００８（ＩＣＣＳ：internal controlled clock signal）を生成するために、相補内部被制御クロック信号１００６（ＩＣＣＳ’）の値を反転させる。相補内部被制御クロック信号１００６（ＩＣＣＳ’）および内部被制御クロック信号１００８（ＩＣＣＳ）は、各パスゲートが開いているのか閉じているのかを制御するために、図示のように、パスゲート（pass gate）の別個の制御端子（separate control terminals）に結合される。
【００８２】
[0092]  インターフェースパスゲート１０２０およびフィードバックパスゲート１０１６では、相補内部被制御クロック信号１００６（ＩＣＣＳ’）は負ゲート端子に供給され、内部被制御クロック信号１００８（ＩＣＣＳ）は正ゲート端子に供給される。インターフェースパスゲート１０１０およびフィードバックパスゲート１０２６では、相補内部被制御クロック信号１００６（ＩＣＣＳ’）は正ゲート端子に供給され、内部被制御クロック信号１００８（ＩＣＣＳ）は負ゲート端子に供給される。フリップフロップ２０６の例示的な動作は正エッジトリガされた（positive-edge triggered）パスゲートに関して説明されるが、フリップフロップ２０６は、負エッジトリガされた（negative-edge triggered）回路デバイスを用いて代替的に実装され得る。
【００８３】
[0093]  通常動作モードでのデータホールド状態（data hold state）では、データは、マスタ部分３０２からスレーブ部分３０４に移行されない。データホールド状態では、インターフェースパスゲート１０２０とフィードバックパスゲート１０１６は両方とも、信号が通されることを可能にするために閉じられ、フィードバックパスゲート１０２６とインターフェースパスゲート１０１０は両方とも、信号が通るのを防ぐために開いている。データホールド状態でのこれらの状況をもたらすために、相補内部被制御クロック信号１００６（ＩＣＣＳ’）は高値において保たれ、内部被制御クロック信号１００８（ＩＣＣＳ）は低レベルにおいて保たれる。通常動作モードでのデータ移行状態（data migration state）では、データは、マスタ部分３０２からスレーブ部分３０４に移行される。データ移行状態では、インターフェースパスゲート１０２０とフィードバックパスゲート１０１６は両方とも、信号が通されるのを防ぐために開いており、フィードバックパスゲート１０２６とインターフェースパスゲート１０１０は両方とも、信号が通ることを可能にするために閉じられる。データ移行状態でのこれらの状況をもたらすために、相補内部被制御クロック信号１００６（ＩＣＣＳ’）は低値において保たれ、内部被制御クロック信号１００８（ＩＣＣＳ）は高レベルにおいて保たれる。
【００８４】
[0094]  １つまたは複数の実施形態では、絶縁回路３０６は、示されているようにスレーブ部分３０４の一部を備え得る。絶縁回路３０６が、スレーブ部分３０４のように電力多重化回路２２０の多重化状態に従って電力供給されるので、絶縁回路３０６は、ここではスレーブ部分３０４の一部と見なされる。絶縁回路３０６の例示的な実装形態は、電力コラプスイベント中にスレーブ部分３０４をマスタ部分３０２から絶縁するように適切に構成または駆動された制御入力をもつパスゲートである。図１０では、絶縁回路３０６は、インターフェースパスゲート１０１０によって少なくとも部分的に実装される。通常動作モードでは、インターフェースパスゲート１０１０は、上記で説明されたように、フリップフロップ２０６のデータホールド状態またはデータ移行状態に基づいて開かれるかまたは閉じられる。フリップフロップ２０６が、マスタ部分３０２のマスタデータ３０８をスレーブ部分３０４の次のスレーブデータ３１０になるように移行させている場合、インターフェースパスゲート１０１０は閉じられる。一方、フリップフロップ２０６がマスタ部分３０２からスレーブ部分３０４にデータを移行させていない場合、フィードバックインバータ１０１４をも含むフィードバックループを使用して現在のスレーブデータ３１０を維持するために、インターフェースパスゲート１０１０は開いており、フィードバックパスゲート１０１６は閉じられる。
【００８５】
[0095]  保持動作モードでの電力コラプスイベント中に、フリップフロップ２０６のための保持特性を実装するために、インターフェースパスゲート１０１０は、スレーブ部分３０４をマスタ部分３０２から絶縁するために開いているように保たれる。フィードバックパスゲート１０１６は、スレーブデータ３１０がスレーブ部分３０４によって保持されることを保証するために閉じられるように保たれ得る。インターフェースパスゲート１０１０を開状態にし、フィードバックパスゲート１０１６を閉状態にするために、相補内部被制御クロック信号１００６（ＩＣＣＳ’）は、高電圧レベルに駆動されるかまたは高電圧レベルにおいて維持され、内部被制御クロック信号１００８（ＩＣＣＳ）は、低電圧レベルに駆動されるか、低電圧レベルにおいて維持されるか、または低電圧レベルにドリフトすることを可能にされる。電力コラプスイベント中にこれらの電圧レベルにおいて相補内部被制御クロック信号１００６（ＩＣＣＳ’）および内部被制御クロック信号１００８（ＩＣＣＳ）を維持するために、被制御クロック信号８０６（ＣＣＳ）は、電力コラプスイベント中に低電圧レベルにおいて維持される。電力コラプスイベント中に低電圧レベルにおいて被制御クロック信号８０６を駆動または維持することに対する例示的な手法は、特にクランプ回路９０２について図９を参照しながら本明細書において上記で説明された。
【００８６】
[0096]  図１１は、フリップフロップを用いた電力多重化のための例示的なプロセス１１００を示す流れ図である。プロセス１１００は、実行され得る動作を指定するブロック１１０２〜ブロック１１０８のセットの形態で説明される。ただし、動作が、代替の順序において、あるいは、完全にまたは部分的に重複する様式で実装され得るので、動作は、図１１に示されているまたは本明細書で説明される順序に必ずしも限定されない。プロセス１１００の図示されたブロックによって表される動作は、図１の集積回路１１０など、集積回路によって実行され得る。より詳細には、プロセス１１００の動作は、図２のデータ保持回路２００の一部である図３の電力多重化構成３００によって実行され得る。
【００８７】
[0097]  ブロック１１０２において、集積回路は、通常動作モードでは、第１の電力レールを介して第１の電源を使用してフリップフロップのマスタ部分に電力を供給する。たとえば、ＰＭＩＣ２１０など、データ保持回路２００の一部が、通常動作モード４０６では、第１の電力レール２０２を介して、第１のスイッチモード電源２１２など、第１の電源を使用してフリップフロップ２０６のマスタ部分３０２に電力を供給し得る。
【００８８】
[0098]  ブロック１１０４において、集積回路は、通常動作モードでは、第１の電力レールを介して第１の電源を使用してフリップフロップのスレーブ部分に電力を供給する。たとえば、ＰＭＩＣ２１０など、データ保持回路２００の一部が、通常動作モード４０６では、第１の電力レール２０２を介して第１のスイッチモード電源２１２を使用してフリップフロップ２０６のスレーブ部分３０４に電力を供給し得る。
【００８９】
[0099]  ブロック１１０６において、通常動作モードの後および保持動作モードの前の電源切断遷移期間中に、集積回路は、フリップフロップのスレーブ部分を第１の電源から第２の電源に切り替える。たとえば、電力多重化回路２２０は、通常動作モード４０６の後および保持動作モード６０６の前の電源切断遷移期間５０６中に、フリップフロップ２０６のスレーブ部分３０４を第１のスイッチモード電源２１２から、第２のスイッチモード電源２１４など、第２の電源に切り替え得る。
【００９０】
[0100]  ブロック１１０６の切替え動作の例示的な実装形態では、集積回路はさらに、フリップフロップのスレーブ部分を第１の電力レールから切断し、フリップフロップのスレーブ部分を第２の電力レールに接続する。たとえば、電力多重化回路２２０は、電源切断遷移期間５０６中に、フリップフロップ２０６のスレーブ部分３０４を第１の電力レール２０２から切断し、フリップフロップ２０６のスレーブ部分３０４を第２の電力レール２０４に接続し得る。
【００９１】
[0101]  ブロック１１０８において、集積回路は、保持動作モードでは、第２の電力レールを介して第２の電源を使用してフリップフロップのスレーブ部分に電力を供給する。たとえば、ＰＭＩＣ２１０など、データ保持回路２００の一部が、保持動作モード６０６では、第２の電力レール２０４を介して第２のスイッチモード電源２１４を使用してフリップフロップ２０６のスレーブ部分３０４に電力を供給し得る。
【００９２】
[0102]  プロセス１１００の例示的な実装形態では、電源切断遷移期間の間、集積回路はさらに、第１の電力レールを介して第１のスイッチモード電源を使用してフリップフロップのマスタ部分に電力を供給し、第２の電力レールを介して第２のスイッチモード電源を使用してフリップフロップのスレーブ部分に電力を供給する。より詳細には、ＰＭＩＣ２１０など、データ保持回路２００の一部が、電源切断遷移期間５０６中に、第１の電力レール２０２を介して第１のスイッチモード電源２１２を使用してフリップフロップ２０６のマスタ部分３０２に電力を供給し得、第２の電力レール２０４を介して第２のスイッチモード電源２１４を使用してフリップフロップ２０６のスレーブ部分３０４に電力を供給し得る。
【００９３】
[0103]  プロセス１１００の例示的な実装形態では、集積回路はさらに、保持動作モードでは第１のスイッチモード電源をオフにする。たとえば、電力コラプス回路２１８は、ＰＭＩＣ２１０とともに、保持動作モード６０６では第１のスイッチモード電源２１２をオフにし得る。
【００９４】
[0104]  プロセス１１００の例示的な実装形態では、フリップフロップのマスタ部分は、保持動作モードでは電力コラプスを経験し、フリップフロップのスレーブ部分は、保持動作モードではスレーブデータを保持する。より詳細には、フリップフロップ２０６のマスタ部分３０２は、保持動作モード６０６では電力コラプス６０４を経験し得、フリップフロップ２０６のスレーブ部分３０４は、保持動作モード６０６ではスレーブデータ３１０を保持し得る。
【００９５】
[0105]  コンテキストが別段に規定しない限り、単語「または」の本明細書での使用は、「包含的なまたは」あるいは単語「または」によってリンクされた１つまたは複数の項目の包含または適用を可能にする用語の使用と見なされ得る（たとえば、「ＡまたはＢ」という句は、単に「Ａ」を可能にすることとして、単に「Ｂ」を可能にすることとして、または「Ａ」と「Ｂ」の両方を可能にすることとして解釈され得る）。主題が構造的特徴または方法論的動作に固有の言語で説明されたが、添付の特許請求の範囲において定義される主題は、特徴が構成される編成または動作が実行される順序に必ずしも限定されないことを含めて、必ずしも上記で説明された特定の特徴または動作に限定されるとは限らないことを理解されたい。
【図１】
2018532323.tif 000003
【図２】
2018532323.tif 000004
【図３】
2018532323.tif 000005
【図４】
2018532323.tif 000006
【図５】
2018532323.tif 000007
【図６】
2018532323.tif 000008
【図７】
2018532323.tif 000009
【図８】
2018532323.tif 000010
【図９】
2018532323.tif 000011
【図１０】
2018532323.tif 000012
【図１１】
2018532323.tif 000013
【手続補正書】
【提出日】平成30年6月4日(2018.6.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の電力レールと、
第２の電力レールと、
マスタ部分とスレーブ部分とを含むフリップフロップと、前記マスタ部分が、通常動作モードでは、および保持動作モードでは、前記第１の電力レールに結合され、前記フリップフロップが、前記保持動作モードでは、前記マスタ部分を前記スレーブ部分から絶縁するように構成された絶縁回路をさらに含み、
前記通常動作モードでは、前記スレーブ部分を前記第１の電力レールに結合し、前記保持動作モードでは、前記スレーブ部分を前記第２の電力レールに結合するように構成された電力多重化回路と、
被制御クロック信号を生成するために、保持信号のアクティブ状態に応答してクロック信号をクランプするように構成されたクランプ回路を含む電力コラプス回路と
を備え、
前記電力コラプス回路は、前記保持動作モードでは、前記マスタ部分が、前記スレーブ部分によって記憶されたスレーブデータを変更するのを防ぐために、前記絶縁回路の保持状態を確立するように、および、前記保持動作モードでは、前記マスタ部分が、前記スレーブ部分によって記憶された前記スレーブデータを変更するのを防ぐために、前記絶縁回路の前記保持状態を確立するために、前記被制御クロック信号を前記絶縁回路に与えるように構成された、データ保持回路。
【請求項２】
前記マスタ部分が、前記保持動作モードでは、電力コラプスを経験するように構成され、
前記スレーブ部分が、前記保持動作モードでは、前記スレーブ部分によって記憶された前記スレーブデータを保持するように構成された、
請求項１に記載のデータ保持回路。
【請求項３】
前記第１の電力レールがコラプス可能電力レールを備え、
前記電力コラプス回路が、前記保持動作モードでは、前記コラプス可能電力レールから電力を除去するように構成された、
請求項１に記載のデータ保持回路。
【請求項４】
前記コラプス可能電力レールがスイッチモード電源に結合され、
前記電力コラプス回路が、前記保持動作モードでは、前記スイッチモード電源をオフにするようにさらに構成された、
請求項３に記載のデータ保持回路。
【請求項５】
前記電力多重化回路が、
前記通常動作モードの後および前記保持動作モードの前に生じる電源切断遷移期間中に、前記スレーブ部分を前記第１の電力レールから分断することと、
前記電源切断遷移期間中に、前記スレーブ部分を前記第２の電力レールに結合することと
を行うようにさらに構成された、請求項１に記載のデータ保持回路。
【請求項６】
前記電力コラプス回路は、前記保持動作モードでは、前記スレーブ部分が、前記第１の電力レールから分断され、前記第２の電力レールに結合された後に、前記第１の電力レールから電力を除去するように構成された、
請求項５に記載のデータ保持回路。
【請求項７】
前記電力多重化回路が、
前記保持動作モードの後および前記通常動作モードの前に生じる電源投入遷移期間中に、前記スレーブ部分を前記第２の電力レールから分断することと、
前記電源投入遷移期間中に、前記スレーブ部分を前記第１の電力レールに結合することと
を行うようにさらに構成された、請求項１に記載のデータ保持回路。
【請求項８】
前記データ保持回路が、
前記第１の電力レールを第１の電圧において保つことと、
前記第２の電力レールを第２の電圧において保つことと、
前記保持動作モードでは、前記第２の電圧を、前記第１の電圧のレベルよりも高く、前記スレーブ部分の保持電圧レベルを満たすのに十分であるレベルにおいて維持することと
を行うように構成された、請求項１に記載のデータ保持回路。
【請求項９】
前記第１の電力レールに結合された第１の電源と、前記第１の電源が、前記第１の電力レールに電力を与えるように構成された、
前記第２の電力レールに結合された第２の電源と、前記第２の電源が、前記第２の電力レールに電力を与えるように構成された、ここにおいて、前記電力コラプス回路は、前記保持動作モードでは、前記第１の電源をオフにするように構成された、
をさらに備える、請求項１に記載のデータ保持回路。
【請求項１０】
前記第２の電力レールに結合された揮発性メモリをさらに備える、請求項１に記載のデータ保持回路。
【請求項１１】
前記第２の電力レールがスイッチモード電源に結合され、前記電力コラプス回路が、前記保持動作モードでは、前記スイッチモード電源の出力電圧を通常電圧レベルから保持電圧レベルに減少させるように構成された、
請求項１０に記載のデータ保持回路。
【請求項１２】
前記電力多重化回路が、
前記フリップフロップの前記スレーブ部分と前記第１の電力レールとの間に結合された第１のスイッチと、
前記フリップフロップの前記スレーブ部分と前記第２の電力レールとの間に結合された第２のスイッチと
を備え、
前記電力多重化回路が、前記通常動作モードでは、前記第１のスイッチを閉じ、前記第２のスイッチを開き、前記保持動作モードでは、前記第１のスイッチを開き、前記第２のスイッチを閉じるようにさらに構成された、
請求項１に記載のデータ保持回路。
【請求項１３】
第１の電力レールと、
第２の電力レールと、
マスタ部分とスレーブ部分とを含むフリップフロップと、前記マスタ部分が、通常動作モードと保持動作モードの両方では、前記第１の電力レールに結合され、前記スレーブ部分は、前記保持動作モードでは、前記マスタ部分が電力コラプスを経験する場合、スレーブデータを保持するように構成され、前記フリップフロップが、前記保持動作モードでは、前記マスタ部分を前記スレーブ部分から絶縁するように構成された絶縁回路をさらに含み、
前記通常動作モードでは、前記スレーブ部分を前記第１の電力レールに電力多重化し、前記保持動作モードでは、前記スレーブ部分を前記第２の電力レールに電力多重化するための手段と、
被制御クロック信号を生成するために、保持信号のアクティブ状態に応答してクロック信号をクランプするための手段を含む電力コラプス回路と
を備え、
前記電力コラプス回路は、前記保持動作モード前記電力コラプス回路では、前記マスタ部分が、前記スレーブ部分によって記憶された前記スレーブデータを変更するのを防ぐために、前記絶縁回路の保持状態を確立するように、および、前記保持動作モードでは、前記マスタ部分が、前記スレーブ部分によって記憶された前記スレーブデータを変更するのを防ぐために、前記絶縁回路の前記保持状態を確立するために、前記被制御クロック信号を前記絶縁回路に与えるように構成された、データ保持回路。
【請求項１４】
電力多重化するための前記手段が、前記スレーブ部分を前記第１の電力レールに結合することと、前記スレーブ部分を前記第２の電力レールに結合することとの間で切り替えるための手段を備える、請求項１３に記載のデータ保持回路。
【請求項１５】
前記フリップフロップが、前記保持動作モードでは、前記スレーブ部分を前記マスタ部分から絶縁するための手段をさらに含む、請求項１３に記載のデータ保持回路。
【請求項１６】
前記保持動作モードでは、前記第１の電力レールから電力を除去するための手段をさらに備える、請求項１３に記載のデータ保持回路。
【請求項１７】
前記データ保持回路が、
前記第１の電力レールに結合された第１の電源と、
前記第２の電力レールに結合された第２の電源と
をさらに備え、
電力多重化するための前記手段が、前記スレーブ部分を前記第１の電力レールに結合することと、前記スレーブ部分を前記第２の電力レールに結合することとの間で切り替えるための手段を備え、切り替えるための前記手段が、前記通常動作モードと前記保持動作モードとの間に生じる遷移期間中に動作するように構成され、
前記フリップフロップの前記マスタ部分が、前記通常動作モードでは、前記第１の電源によって供給された電力を受信するように構成され、
前記フリップフロップの前記スレーブ部分が、前記通常動作モードでは、前記第１の電源によって供給された電力を受信し、前記保持動作モードでは、前記第２の電源によって供給された電力を受信するように構成された、
請求項１３に記載のデータ保持回路。
【請求項１８】
前記第１の電源が第１のスイッチモード電源を備え、
前記第２の電源が第２のスイッチモード電源を備え、
前記データ保持回路が、前記保持動作モードでは、前記第１のスイッチモード電源に、電力を供給することを停止させるように構成された、電力をコラプスさせるための手段をさらに備える、
請求項１７に記載のデータ保持回路。
【請求項１９】
フリップフロップを用いて電力多重化するための方法であって、
通常動作モードでは、第１の電力レールを介して第１の電源を使用してフリップフロップのマスタ部分に電力を供給することと、
前記通常動作モードでは、前記第１の電力レールを介して前記第１の電源を使用して前記フリップフロップのスレーブ部分に電力を供給することと、
前記通常動作モードの後および保持動作モードの前の電源切断遷移期間中に、前記フリップフロップの前記スレーブ部分を前記第１の電源から第２の電源に切り替えることと、
前記保持動作モードでは、第２の電力レールを介して前記第２の電源を使用して前記フリップフロップの前記スレーブ部分に電力を供給することと、
前記保持動作モードでは、前記マスタ部分を前記スレーブ部分から絶縁することと、
前記保持動作モードでは、前記マスタ部分が、前記スレーブ部分によって記憶されたスレーブデータを変更するのを防ぐために、保持状態を確立することと、
被制御クロック信号を生成するために、保持信号のアクティブ状態に応答してクロック信号をクランプすることと、
前記保持動作モードでは、前記マスタ部分が、前記スレーブ部分によって記憶された前記スレーブデータを変更するのを防ぐために、前記保持状態を確立するために、前記被制御クロック信号を与えることと、
を備える、方法。
【請求項２０】
前記電源切断遷移期間の間、前記第１の電力レールを介して前記第１の電源を使用して前記フリップフロップの前記マスタ部分に電力を供給することと、
前記電源切断遷移期間の間、前記第２の電力レールを介して前記第２の電源を使用して前記フリップフロップの前記スレーブ部分に電力を供給することと
をさらに備える、請求項１９に記載の方法。
【請求項２１】
前記保持動作モードでは、前記第１の電源をオフにすること
をさらに備える、請求項１９に記載の方法。
【請求項２２】
前記切り替えることが、
前記フリップフロップの前記スレーブ部分を前記第１の電力レールから切断することと、
前記フリップフロップの前記スレーブ部分を前記第２の電力レールに接続することと
を備える、請求項１９に記載の方法。
【請求項２３】
前記フリップフロップの前記マスタ部分によって、前記保持動作モードでは、電力コラプスを経験することと、
前記フリップフロップの前記スレーブ部分によって、前記保持動作モードでは、スレーブデータを保持することと
をさらに備える、請求項１９に記載の方法。
【請求項２４】
保持動作モードでは、電力コラプスを受けるように構成されたコラプス可能電力レールと、
前記保持動作モードでは、メモリのコンテンツを維持するのに十分である電圧レベルを持続させるように構成されたメモリ電力レールと、
マスタ部分とスレーブ部分とを含むフリップフロップと、前記マスタ部分が前記コラプス可能電力レールに結合され、前記スレーブ部分は、前記マスタ部分が前記電力コラプスを経験する場合、前記保持動作モードでは、スレーブデータを保持するように構成され、前記フリップフロップが、前記保持動作モードでは、前記マスタ部分を前記スレーブ部分から絶縁するように構成された絶縁回路をさらに含み、
被制御クロック信号を生成するために、保持信号のアクティブ状態に応答してクロック信号をクランプするように構成されたクランプ回路を含む電力管理回路と
を備え、前記電力管理回路は、
通常動作モードでは、前記スレーブ部分を前記コラプス可能電力レールに結合することと、
前記保持動作モードでは、前記スレーブ部分を前記メモリ電力レールに結合することと、
前記保持動作モードでは、前記スレーブ部分が前記メモリ電力レールに結合された後に、前記コラプス可能電力レールから電力を除去することと、
前記保持動作モードでは、前記マスタ部分が、前記スレーブ部分によって記憶された前記スレーブデータを変更するのを防ぐために、前記絶縁回路の保持状態を確立することと、
前記保持動作モードでは、前記マスタ部分が、前記スレーブ部分によって記憶された前記スレーブデータを変更するのを防ぐために、前記絶縁回路の前記保持状態を確立するために、前記被制御クロック信号を前記絶縁回路に与えることと
を行うように構成された、データ保持回路。
【請求項２５】
前記データ保持回路が、
前記コラプス可能電力レールに結合された第１の電源と、
前記メモリ電力レールに結合された第２の電源と
をさらに備え、
前記電力管理回路が、
前記保持動作モードでは、前記コラプス可能電力レールから前記電力を除去するために、前記第１の電源をオフにすることと、
前記保持動作モードでは、前記第２の電源によって前記メモリ電力レールに供給される電圧レベルを減少させることと
を行うようにさらに構成された、請求項２４に記載のデータ保持回路。
【請求項２６】
前記電力管理回路が、
前記通常動作モードでは、前記コラプス可能電力レールへの前記電力を回復することと、
前記保持動作モードでは、前記スレーブ部分を前記コラプス可能電力レールから分断することと、
前記通常動作モードでは、前記スレーブ部分を前記メモリ電力レールから分断することと
を行うようにさらに構成された、請求項２４に記載のデータ保持回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００９５
【補正方法】変更
【補正の内容】
【００９５】
[0105]  コンテキストが別段に規定しない限り、単語「または」の本明細書での使用は、「包含的なまたは」あるいは単語「または」によってリンクされた１つまたは複数の項目の包含または適用を可能にする用語の使用と見なされ得る（たとえば、「ＡまたはＢ」という句は、単に「Ａ」を可能にすることとして、単に「Ｂ」を可能にすることとして、または「Ａ」と「Ｂ」の両方を可能にすることとして解釈され得る）。主題が構造的特徴または方法論的動作に固有の言語で説明されたが、添付の特許請求の範囲において定義される主題は、特徴が構成される編成または動作が実行される順序に必ずしも限定されないことを含めて、必ずしも上記で説明された特定の特徴または動作に限定されるとは限らないことを理解されたい。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
第１の電力レールと、
第２の電力レールと、
マスタ部分とスレーブ部分とを含むフリップフロップと、前記マスタ部分が、通常動作モードでは、および保持動作モードでは、前記第１の電力レールに結合された、
前記通常動作モードでは、前記スレーブ部分を前記第１の電力レールに結合し、前記保持動作モードでは、前記スレーブ部分を前記第２の電力レールに結合するように構成された電力多重化回路とを備えるデータ保持回路。
［Ｃ２］
前記マスタ部分が、前記保持動作モードでは、電力コラプスを経験するように構成され、
前記スレーブ部分が、前記保持動作モードでは、前記スレーブ部分によって記憶されたスレーブデータを保持するように構成された、Ｃ１に記載のデータ保持回路。
［Ｃ３］
前記第１の電力レールがコラプス可能電力レールを備え、
前記データ保持回路が、前記保持動作モードでは、前記コラプス可能電力レールから電力を除去するように構成された電力コラプス回路をさらに備える、Ｃ１に記載のデータ保持回路。
［Ｃ４］
前記コラプス可能電力レールがスイッチモード電源に結合され、
前記電力コラプス回路が、前記保持動作モードでは、前記スイッチモード電源をオフにするようにさらに構成された、Ｃ３に記載のデータ保持回路。
［Ｃ５］
前記電力多重化回路が、
前記通常動作モードの後および前記保持動作モードの前に生じる電源切断遷移期間中に、前記スレーブ部分を前記第１の電力レールから分断することと、
前記電源切断遷移期間中に、前記スレーブ部分を前記第２の電力レールに結合することとを行うようにさらに構成された、Ｃ１に記載のデータ保持回路。
［Ｃ６］
前記保持動作モードでは、前記スレーブ部分が、前記第１の電力レールから分断され、前記第２の電力レールに結合された後に、前記第１の電力レールから電力を除去するように構成された電力コラプス回路をさらに備える、Ｃ５に記載のデータ保持回路。
［Ｃ７］
前記電力多重化回路が、
前記保持動作モードの後および前記通常動作モードの前に生じる電源投入遷移期間中に、前記スレーブ部分を前記第２の電力レールから分断することと、
前記電源投入遷移期間中に、前記スレーブ部分を前記第１の電力レールに結合することとを行うようにさらに構成された、Ｃ１に記載のデータ保持回路。
［Ｃ８］
前記データ保持回路が、
前記第１の電力レールを第１の電圧において保つことと、
前記第２の電力レールを第２の電圧において保つことと、
前記保持動作モードでは、前記第２の電圧を、前記第１の電圧のレベルよりも高く、前記スレーブ部分の保持電圧レベルを満たすのに十分であるレベルにおいて維持することとを行うように構成された、Ｃ１に記載のデータ保持回路。
［Ｃ９］
前記第１の電力レールに結合された第１の電源と、前記第１の電源が、前記第１の電力レールに電力を与えるように構成された、
前記第２の電力レールに結合された第２の電源と、前記第２の電源が、前記第２の電力レールに電力を与えるように構成された、
前記保持動作モードでは、前記第１の電源をオフにするように構成された電力コラプス回路とをさらに備える、Ｃ１に記載のデータ保持回路。
［Ｃ１０］
前記第２の電力レールに結合された揮発性メモリをさらに備える、Ｃ１に記載のデータ保持回路。
［Ｃ１１］
前記第２の電力レールがスイッチモード電源に結合され、
前記データ保持回路が、前記保持動作モードでは、前記スイッチモード電源の出力電圧を通常電圧レベルから保持電圧レベルに減少させるように構成された電力コラプス回路をさらに備える、Ｃ１０に記載のデータ保持回路。
［Ｃ１２］
前記電力多重化回路が、
前記フリップフロップの前記スレーブ部分と前記第１の電力レールとの間に結合された第１のスイッチと、
前記フリップフロップの前記スレーブ部分と前記第２の電力レールとの間に結合された第２のスイッチとを備え、
前記電力多重化回路が、前記通常動作モードでは、前記第１のスイッチを閉じ、前記第２のスイッチを開き、前記保持動作モードでは、前記第１のスイッチを開き、前記第２のスイッチを閉じるようにさらに構成された、Ｃ１に記載のデータ保持回路。
［Ｃ１３］
前記フリップフロップが、前記保持動作モードでは、前記マスタ部分を前記スレーブ部分から絶縁するように構成された絶縁回路をさらに含む、Ｃ１に記載のデータ保持回路。
［Ｃ１４］
前記保持動作モードでは、前記マスタ部分が、前記スレーブ部分によって記憶されたスレーブデータを変更するのを防ぐために、前記絶縁回路の保持状態を確立するように構成された電力コラプス回路をさらに備える、Ｃ１３に記載のデータ保持回路。
［Ｃ１５］
前記電力コラプス回路が、被制御クロック信号を生成するために、保持信号のアクティブ状態に応答してクロック信号をクランプするように構成されたクランプ回路を含み、
前記電力コラプス回路は、前記保持動作モードでは、前記マスタ部分が、前記スレーブ部分によって記憶された前記スレーブデータを変更するのを防ぐために、前記絶縁回路の前記保持状態を確立するために、前記被制御クロック信号を前記絶縁回路に与えるようにさらに構成された、Ｃ１４に記載のデータ保持回路。
［Ｃ１６］
第１の電力レールと、
第２の電力レールと、
マスタ部分とスレーブ部分とを含むフリップフロップと、前記マスタ部分が、通常動作モードと保持動作モードの両方では、前記第１の電力レールに結合され、前記スレーブ部分は、前記保持動作モードでは、前記マスタ部分が電力コラプスを経験する場合、スレーブデータを保持するように構成された、
前記通常動作モードでは、前記スレーブ部分を前記第１の電力レールに電力多重化し、前記保持動作モードでは、前記スレーブ部分を前記第２の電力レールに電力多重化するための手段とを備えるデータ保持回路。
［Ｃ１７］
電力多重化するための前記手段が、前記スレーブ部分を前記第１の電力レールに結合することと、前記スレーブ部分を前記第２の電力レールに結合することとの間で切り替えるための手段を備える、Ｃ１６に記載のデータ保持回路。
［Ｃ１８］
前記フリップフロップが、前記保持動作モードでは、前記スレーブ部分を前記マスタ部分から絶縁するための手段をさらに含む、Ｃ１６に記載のデータ保持回路。
［Ｃ１９］
前記マスタ部分のマスタデータが前記スレーブ部分の前記スレーブデータを変更するのを防ぐために、クロック信号をクランプするための手段をさらに備える、Ｃ１６に記載のデータ保持回路。
［Ｃ２０］
前記保持動作モードでは、前記第１の電力レールから電力を除去するための手段をさらに備える、Ｃ１６に記載のデータ保持回路。
［Ｃ２１］
前記データ保持回路が、
前記第１の電力レールに結合された第１の電源と、
前記第２の電力レールに結合された第２の電源とをさらに備え、
電力多重化するための前記手段が、前記スレーブ部分を前記第１の電力レールに結合することと、前記スレーブ部分を前記第２の電力レールに結合することとの間で切り替えるための手段を備え、切り替えるための前記手段が、前記通常動作モードと前記保持動作モードとの間に生じる遷移期間中に動作するように構成され、
前記フリップフロップの前記マスタ部分が、前記通常動作モードでは、前記第１の電源によって供給された電力を受信するように構成され、
前記フリップフロップの前記スレーブ部分が、前記通常動作モードでは、前記第１の電源によって供給された電力を受信し、前記保持動作モードでは、前記第２の電源によって供給された電力を受信するように構成された、Ｃ１６に記載のデータ保持回路。
［Ｃ２２］
前記第１の電源が第１のスイッチモード電源を備え、
前記第２の電源が第２のスイッチモード電源を備え、
前記データ保持回路が、前記保持動作モードでは、前記第１のスイッチモード電源に、電力を供給することを停止させるように構成された、電力をコラプスさせるための手段をさらに備える、Ｃ２１に記載のデータ保持回路。
［Ｃ２３］
フリップフロップを用いて電力多重化するための方法であって、
通常動作モードでは、第１の電力レールを介して第１の電源を使用してフリップフロップのマスタ部分に電力を供給することと、
前記通常動作モードでは、前記第１の電力レールを介して前記第１の電源を使用して前記フリップフロップのスレーブ部分に電力を供給することと、
前記通常動作モードの後および保持動作モードの前の電源切断遷移期間中に、前記フリップフロップの前記スレーブ部分を前記第１の電源から第２の電源に切り替えることと、
前記保持動作モードでは、第２の電力レールを介して前記第２の電源を使用して前記フリップフロップの前記スレーブ部分に電力を供給することとを備える、方法。
［Ｃ２４］
前記電源切断遷移期間の間、前記第１の電力レールを介して前記第１の電源を使用して前記フリップフロップの前記マスタ部分に電力を供給することと、
前記電源切断遷移期間の間、前記第２の電力レールを介して前記第２の電源を使用して前記フリップフロップの前記スレーブ部分に電力を供給することとをさらに備える、Ｃ２３に記載の方法。
［Ｃ２５］
前記保持動作モードでは、前記第１の電源をオフにすることをさらに備える、Ｃ２３に記載の方法。
［Ｃ２６］
前記切り替えることが、
前記フリップフロップの前記スレーブ部分を前記第１の電力レールから切断することと、
前記フリップフロップの前記スレーブ部分を前記第２の電力レールに接続することとを備える、Ｃ２３に記載の方法。
［Ｃ２７］
前記フリップフロップの前記マスタ部分によって、前記保持動作モードでは、電力コラプスを経験することと、
前記フリップフロップの前記スレーブ部分によって、前記保持動作モードでは、スレーブデータを保持することとをさらに備える、Ｃ２３に記載の方法。
［Ｃ２８］
保持動作モードでは、電力コラプスを受けるように構成されたコラプス可能電力レールと、
前記保持動作モードでは、メモリのコンテンツを維持するのに十分である電圧レベルを持続させるように構成されたメモリ電力レールと、
マスタ部分とスレーブ部分とを含むフリップフロップと、前記マスタ部分が前記コラプス可能電力レールに結合され、前記スレーブ部分は、前記マスタ部分が前記電力コラプスを経験する場合、前記保持動作モードでは、スレーブデータを保持するように構成された、
通常動作モードでは、前記スレーブ部分を前記コラプス可能電力レールに結合することと、
前記保持動作モードでは、前記スレーブ部分を前記メモリ電力レールに結合することと、
前記保持動作モードでは、前記スレーブ部分が前記メモリ電力レールに結合された後に、前記コラプス可能電力レールから電力を除去することと
を行うように構成された電力管理回路とを備えるデータ保持回路。
［Ｃ２９］
前記データ保持回路が、
前記コラプス可能電力レールに結合された第１の電源と、
前記メモリ電力レールに結合された第２の電源とをさらに備え、
前記電力管理回路が、
前記保持動作モードでは、前記コラプス可能電力レールから前記電力を除去するために、前記第１の電源をオフにすることと、
前記保持動作モードでは、前記第２の電源によって前記メモリ電力レールに供給される電圧レベルを減少させることとを行うようにさらに構成された、Ｃ２８に記載のデータ保持回路。
［Ｃ３０］
前記電力管理回路が、
前記通常動作モードでは、前記コラプス可能電力レールへの前記電力を回復することと、
前記保持動作モードでは、前記スレーブ部分を前記コラプス可能電力レールから分断することと、
前記通常動作モードでは、前記スレーブ部分を前記メモリ電力レールから分断することとを行うようにさらに構成された、Ｃ２８に記載のデータ保持回路。
【国際調査報告】
2018532323.tif 000014
2018532323.tif 000015
2018532323.tif 000016