(57)【要約】  フォトダイオードＰＨＤと、メモリノードＭＮと、読み出しノードＳＮと、を備えるアクティブピクセルを備えるセンサにおいて、メモリノードは、集積期間の終了時にフォトダイオードが生成した電荷を保持するために設けられ、グローバルシャッタモードでの集積と、相関二重サンプリング読み出しと、を可能にし、メモリノードの電荷蓄積容量がフォトダイオードの電荷蓄積容量よりも少なくともＮ倍大きくなるようにされ（Ｎは２以上の整数）、各集積および読み出しサイクルにおいて、集積時間Ｔｉｎｔ（ｉ）の間、フォトダイオードからメモリノードへＮ回の電荷転送Ｔｒｉ１、Ｔｒｉ２、Ｔｒｉ３を行うようにされ、Ｎ回の転送は、集積時間にわたって均等に分配される。高照度下でのセンサのダイナミックレンジが改善される。
2018523945.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのアクティブピクセル行を備えるアクティブピクセルセンサで撮像するための方法であって、前記アクティブピクセルはそれぞれ、光検出素子（ＰＨＤ）と、読み出しノード（ＳＮ）と、前記光検出素子と前記読み出しノードとの間にあるメモリノード（ＭＮ）と、を備え、かつ前記光検出素子と前記メモリノードとの間にある少なくとも１つの第１の電荷転送トランジスタ（ＴＲＡ１）と、前記メモリノードと前記読み出しノードとの間にある１つの第２の電荷転送トランジスタ（ＴＲＡ２）と、前記読み出しノードをリセットするための１つのトランジスタ（ＲＳＴ）と、前記読み出しノードにゲートを接続した１つのフォロワトランジスタ（ＳＦ）と、前記フォロワトランジスタのソースと列導体（Ｃｏｌ）との間に接続された１つのピクセル選択トランジスタ（ＳＥＬ）と、を備え、前記撮像方法は、各集積および読み出しサイクルが、すべての前記ピクセルに共通する集積時間と、次いで、各行の前記ピクセルを連続して読み出す相関二重サンプリング読み出しフェーズと、を含むような方法であり、
集積および読み出しサイクルごとに、前記撮像方法は、初期化制御パルスを印加することによって、すべての前記光検出素子のリセットを同時に命令し、前記パルスの終了により、すべての前記ピクセルに共通する前記集積時間の開始が設定され、前記集積時間の間中、各ピクセルにおいて前記ピクセルの前記光検出素子による光生成電荷を蓄積可能とし、前記共通する集積時間の間、前記撮像方法は、すべての前記ピクセルにおいてに同時に、前記光検出素子から前記メモリノードへ電荷を一定間隔でＮ回転送するように命令し、Ｎは２以上の整数であり、前記メモリノードは、前記光検出素子の電荷蓄積容量の少なくともＮ倍の電荷蓄積容量を有するように構成され、前記Ｎ回の転送は、前記共通する集積時間の間に、前記第１の転送トランジスタのゲート（ＴＲＡ１−ｇ）にＮ個の制御パルス（Ｔｒｉ１、Ｔｒｉ２、Ｔｒｉ３）を一定間隔で印加することによって命令され、Ｎ番目の転送の終了により、前記共通する集積時間の終了が設定されることを特徴とする、方法。
【請求項２】
前記読み出しノードは、前記光検出素子の電荷蓄積容量の少なくともＮ倍の電荷蓄積容量を有する、請求項１に記載の撮像方法。
【請求項３】
Ｎは２または３に等しい、請求項１または２に記載の撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ技術のアクティブピクセルを動作に利用する、電子イメージセンサに関する。より詳細には、本発明は、アクティブピクセルを構成する様々なトランジスタを制御するための方法に関する。
【背景技術】
【０００２】
アクティブピクセルは、ほとんどの場合、受けた光子を電荷に変換するフォトダイオードと、この電荷の読み出しおよび電圧への変換を制御可能とする複数のＭＯＳトランジスタと、を備える。マトリクスアレイセンサでは、ピクセル行が個別に指定され、ピクセルからの電圧出力は、所与の列にあるピクセルに共通する列導体に印加される。列の下部にある読み出し回路により、列上の電圧を読み出すことができ、デジタル形式に変換できる。例えば、指定されたピクセル行ごとに、列上の電圧がサンプリングされる。サンプリングしたものは、読み出し回路のキャパシタに蓄積される。次いで、サンプリングしたものは、アナログ−デジタル変換器（例えば、各ピクセル列に変換器１つ）によってデジタル形式に変換される。
【０００３】
一般的に、フォトダイオードを使用するアクティブピクセルは、少なくとも４つのトランジスタ、すなわち、フォトダイオードから読み出しノードは容量性電荷蓄積ノードである、いわゆる読み出しノードへ電荷を転送する働きをする転送トランジスタと、ボルテージフォロワ構成で接続され、かつ読み出しノードにゲートを接続してソース電圧が読み出しノードの電圧を表すようにした、読み出しトランジスタと、ピクセル行全体を選択し、各ピクセルのフォロワトランジスタの出力をこのピクセルに対応する列導体に接続し、それによって、列の下部にある読み出し回路に接続するための、行導体によって制御される行選択トランジスタと、読み出しノードの電位を基準値にリセット可能とするリセットトランジスタと、を備える。
【０００４】
フォトダイオードが生成した電荷量は、転送後に取得された読み出しノードの電位レベルと、読み出しノードのリセット後に取得された基準電位レベルと、の間の差分を計算することにより測定される。
【０００５】
アクティブピクセル構造は、様々な仕方で制御できる。特に、いわゆるグローバルシャッタ技法を使用して画像を撮影する場合もあり、グローバルシャッタ技法では、すべてのピクセルが、すべてのピクセルで同じである集積期間の間、光によって生成された電荷を集積する。次に、ピクセルは１行ずつ読み出される。ローリングシャッタ技法と呼ばれる技法では、あるピクセル行と次のピクセル行との集積期間の時間がずれる。
【０００６】
グローバルシャッタ技法では、特に、動いている物体の画像を撮影する場合の歪み現象を回避できる。
【０００７】
４つまたは５つのトランジスタを備えるアクティブピクセル構造では、すべてのピクセルに共通する集積フェーズのシーケンスは、以下の通りである：
−初期化制御パルスの時間では、電荷は、すべてのフォトダイオードから追い出される。このパルスの終了により、フォトダイオードの集積時間の開始が設定される：フォトダイオードは、フォトダイオードが曝されている光の影響下で生成された電荷を再び蓄積し得る。初期化パルスの時間では、転送トランジスタと読み出しノードのリセットトランジスタとを同時にオンにすることによって、電荷を排出する場合もある。次いで、電荷は、リセットトランジスタのドレインに排出される。しかしながら、一般的に、ピクセルのフォトダイオードにソースを接続した特定の第５のトランジスタを使用し、電荷がこのトランジスタのドレインに排出されることが好ましい。
−すべての転送トランジスタは、そのゲートに制御パルスが印加される時間では、同時にオンにされる：現在の集積時間の開始から各フォトダイオードで生成および蓄積された電荷は、関連する読み出しノードに転送される。この転送制御パルスの終了によって、すべてのピクセルの集積時間の終了が設定される。
【０００８】
各集積時間の後、ピクセルの読み出しフェーズが開始され得る。読み出しは、１行ずつ連続して行われる。選択制御パルスの時間では、ある行のピクセルのそれぞれについて、ピクセルの選択トランジスタがオンにされ、この時間の間、
−列導体に印加される信号レベルは、ピクセル列の下部に配置された読み出し回路によってサンプリングされ、次いで
−リセット制御パルスの時間では、読み出しノードのセットトランジスタがオンにされ、列導体に印加される基準レベルは、読み出し回路によってサンプリングされる。
【０００９】
次いで、読み出し回路は、信号レベルと基準レベルとの間の差分の測定値を出力として伝達する。しかしながら、このレベルは、ｋＴＣ雑音と呼ばれるランダム雑音が除去されていないことから、フォトダイオードで生成される電荷量の正確な測定値ではない。実際、この雑音は、リセットトランジスタによる読み出しノードのリセットによって発生し、読み出しノードに印加される電位が絶対に確かではないことを意味する。
【００１０】
センサのダイナミックレンジを広げて低照度を含むために、この不確かさを排除できるようにする場合、信号レベルがこの不確かさを考慮に入れるために、読み出しノードをリセットした後に、読み出しノードに信号レベルを印加する必要がある。換言すると、読み出しノードをまず初期化し、対応する基準電位レベルをサンプリングし、次いで、信号レベルを印加（転送）し、信号レベルを次にサンプリングする必要がある。これが相関二重サンプリング（ＣＤＳ）読み出しである。説明したような４トランジスタ構造または５トランジスタ構造では、ローリングシャッタ集積モードでのみＣＤＳ読み出しが可能である。ＣＤＳ読み出しは、グローバルシャッタ集積モードでは不可能である。
【００１１】
よって、従来技術では、フォトダイオードと読み出しノードとの間にメモリノードを備える構造が提案されてきた。メモリノードのおかげで、各ピクセル行において、かかる時間の間、すべてのピクセルに共通する集積時間のそれぞれの後にフォトダイオードが生成した電荷を蓄積し、ピクセルのそれぞれの読み出しノードを初期化し、行のピクセルのそれぞれの読み出し回路により対応する基準レベルをサンプリングし、次いで、メモリノードから読み出しノードへ電荷を転送し、読み出し回路により信号レベルをサンプリングすることができるようになる。よって、中間メモリステージを備えるこれらの構造により、グローバルシャッタ撮像技法および相関二重サンプリングの両方を利用でき、それにより、問題としている集積時間中、ピクセルのそれぞれのフォトダイオードで生成される電荷量を正確に測定できる。実際には、次いで、２つの転送トランジスタ（またはゲート）、すなわち、フォトダイオードとメモリノードとの間の第１の転送トランジスタと、メモリノードと読み出しノードとの間の第２の転送トランジスタと、が設けられる。次いで、フォトダイオードとメモリノードとの間の第１の転送トランジスタは、すべてのピクセルのための各集積時間の終了を同時に制御するトランジスタであり、この終了は、メモリノードの転送制御パルスの終了に一致する。第２の転送トランジスタは、ピクセル−行読み出しフェーズで利用される。
【００１２】
米国特許出願公開第２０１４／０２４７３７８号明細書は、例えばピクセルの色および光の強度に応じてフォトダイオードの露光時間を調整する、メモリノードピクセル構造の別の使用法を提案している。これは、各取得サイクルの時間の間における、フォトダイオードの１つ以上のサブ露光期間の制御の問題である。各サブ期間の時間は、サイクルの時間の一部であり、ピクセルが電荷を蓄積する実際の露光時間は、ピクセルのサブ期間の時間の和に等しく、サイクルの時間よりも短い。
【００１３】
本発明では、対処するのは、フォトダイオードと読み出しノードとの間にメモリノードを備えるこれらのアクティブピクセル構造であり、この構造は、相関二重サンプリング読み出し機能を提供するのに適する。これらの構造の例は仏国特許第２９６１６３１号明細書および特開２００６−３１１５１５０号公報に見出すことができ、これらの構造により、すべてのピクセルで同時に同じ集積時間で画像を撮影すること（グローバルシャッタ機能）と、１行ずつのピクセルのＣＤＳ読み出しと、の両方が可能となる。
【００１４】
これらの構造は、低読み出し雑音構造（ＣＤＳ読み出し）であることから、下限で最適化されたダイナミックレンジを有する。
【００１５】
明るい光の存在下では、しかしながら、フォトダイオードの飽和の危険性があり、これにより、ダイナミックレンジが上限で制限される。ここで、フォトダイオードの最大蓄積容量は、フォトダイオードが占める面積によって決まり、その点で、ピクセルのサイズを決める。当然のことながら、このサイズを大きくすることは望ましくなく、むしろサイズを小さくし、ピクセルのフォトダイオードに対して集光用マイクロレンズを使用して開口損失を補償しようとする場合が多い。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】米国特許出願公開第２０１４／０２４７３７８号明細書
【特許文献２】仏国特許第２９６１６３１号明細書
【特許文献３】特開２００６−３１１５１５０号公報
【発明の概要】
【課題を解決するための手段】
【００１７】
本発明によれば、これらのセンサの上限側のダイナミックレンジを改善するために、以下の２つの手段を採用することが提案される。
−一方では、メモリノードの電荷蓄積容量が、フォトダイオードの電荷蓄積容量よりも少なくともＮ倍大きくなるようにする（Ｎは２以上の整数）、そして
−他方では、フォトダイオードからメモリノードへの電荷の転送をＮ回行い、上記転送が集積時間にわたって一定間隔であるようにする。
【００１８】
一般的に、フォトダイオードの蓄積容量よりも複数倍大きい蓄積容量を有するメモリノードを提供し、その際、このことがピクセルの光学開口を小さくしすぎないことは容易である。具体的には、メモリノードは、絶縁ゲートによって形成でき、その単位面積当りの容量は、フォトダイオードの単位面積当りの容量よりもかなり大きい。
【００１９】
よって、本発明は、少なくとも１つのアクティブピクセル行を備えるアクティブピクセルセンサで撮像するための方法に関し、本センサでは、アクティブピクセルはそれぞれ、光検出素子と、読み出しノードと、光検出素子と読み出しノードとの間にあるメモリノードと、を備え、かつ光検出素子とメモリノードとの間にある少なくとも１つの第１の電荷転送トランジスタと、メモリノードと読み出しノードとの間にある１つの第２の電荷転送トランジスタと、読み出しノードをリセットするための１つのトランジスタと、読み出しノードにゲートを接続した１つのフォロワトランジスタと、フォロワトランジスタのソースと列導体との間に接続された１つのピクセル選択トランジスタと、を備え、表示方法は、各集積および読み出しサイクルが、すべてのピクセルに共通する集積時間であって、集積時間の間中、各ピクセルにおいてピクセルの光検出素子による光生成電荷を蓄積可能とする、集積時間と、次いで、各行のピクセルを連続して読み出す相関二重サンプリング読み出しフェーズと、を含むような方法である。集積および読み出しサイクルごとに、本撮像方法は、初期化制御パルスを印加することによって、すべての光検出素子のリセットを同時に命令し、上記パルスの終了により、すべてのピクセルに共通する集積時間の開始が設定され、上記集積時間の間中、各ピクセルにおいてピクセルの光検出素子による光生成電荷を蓄積可能とし、共通する集積時間の間、本撮像方法は、すべてのピクセルにおいて同時に、光検出素子からメモリノードへ一定間隔でＮ回電荷を転送するように命令し、Ｎは２以上の整数であり、メモリノードは、光検出素子の電荷蓄積容量の少なくともＮ倍の電荷蓄積容量を有するように構成され、Ｎ回の転送は、上記共通する集積時間の間に、第１の転送トランジスタのゲートにＮ個の制御パルスを一定間隔で印加することによって行われ、Ｎ番目の転送の終了により、共通する集積時間の終了が設定される。
【００２０】
読み出しノードは、光検出素子の電荷蓄積容量の少なくともＮ倍の電荷蓄積容量を有することが好ましい。
【００２１】
Ｎは２または３に等しいことが好ましい。
【００２２】
以下の説明において、添付の図面を参照しながら、本発明の他の特徴および利点を提示する。
【図面の簡単な説明】
【００２３】
【図１】本発明を適用し得る一般的なアクティブピクセル構造を示す図である。
【図２】本発明による撮像方法を実装するアクティブピクセルの各制御信号のタイミング図である。
【図３】集積時間の様々なステップａ）からｄ）に対応するピクセルの構造における電位図である。
【図４】読み出しフェーズの様々なステップａ’）からｃ’）に対応するピクセルの構造における電位図である。
【発明を実施するための形態】
【００２４】
アクティブピクセルは、ドープされた（例えばｐドープ）半導体活性層にＣＭＯＳ技術で作られ、加えて、原則としていわゆる埋め込みフォトダイオードであるフォトダイオードと、容量性蓄積ノードと、トランジスタと、を備える。アクティブピクセルの実施形態は、当業者には周知である様々なＣＭＯＳ技術を利用する。
【００２５】
本説明では、ｐドープ半導体活性層を有する基板であって、この基板はゼロ基準電位にバイアスされ、この基板の回路にはＶｄｄで示す正の供給電圧が供給される、基板を説明する。ｎドープ半導体活性層を有する基板を使用する場合に、バイアスを逆にする必要があることは当業者には既知であろう。
【００２６】
図１は、本発明を適用し得る、光検出素子とメモリノードと読み出しノードとを備える、一般的なアクティブピクセル構造の等価回路である。この例では、ピクセルＰＩＸは、フォトダイオードＰＨＤと、メモリノードと呼ばれ、ＭＮとして参照される、第１の容量性蓄積ノードと、読み出しノードと呼ばれ、ＳＮとして参照される、第２の容量性蓄積ノードと、少なくとも５つのトランジスタと、を備え、少なくとも５つのトランジスタは、
−フォトダイオードＰＨＤからメモリノードＭＮへ電荷を転送可能にする、第１の転送トランジスタＴＲＡ１（実際には、単純なトランジスタゲート）と、
−メモリノードＭＮから読み出しノードに流入可能にする、第２の転送トランジスタＴＲＡ２（実際には、単純なトランジスタゲート）と、
−ソースが読み出しノードに電気的に接続され、かつドレインが正の供給電圧Ｖｄｄに接続された、読み出しノードＳＮをリセットするためのトランジスタＲＳＴと、
−ゲートが読み出しノードＳＦに電気的に接続され、かつドレインが供給電圧Ｖｄｄにバイアスされた、フォロワトランジスタＳＦと、
−ゲートがピクセル−行選択コマンドを受け、かつドレインがフォロワトランジスタのソースに電気的に接続され、かつソースがマトリクスアレイ（ピクセルがピクセル行およびピクセル列からなるマトリクスに配列されている）の列導体（Ｃｏｌ）に接続された、選択トランジスタＳＥＬであって、各列導体が、列の下部において、列にあるすべてのピクセルに共通する読み出し回路ＣＬに接続される、選択トランジスタＳＥＬと、
である。
【００２７】
第６のトランジスタＡＢを備えてもよく、第６のトランジスタにより、第６のトランジスタのドレインを介して電荷を排出可能とすることによって、フォトダイオードを初期化できる。この第６のトランジスタの１つの利点は、第６のトランジスタによって、いわゆるブルーミング防止機能が可能になること、すなわち、第６のトランジスタのゲートをトランジスタの閾値電圧未満の設定電圧にバイアスすることによって、フォトダイオードからトランジスタのドレインを介して過剰電荷を排出可能とするレベルに、ゲートの下にある半導体領域の障壁の電位を調整できることである。第６のトランジスタを設けていない場合、各ピクセルにおいて一緒に、トランジスタＴＲＡ１、ＴＲＡ２およびＲＳＴを起動することによって、フォトダイオードは初期化される。
【００２８】
実際には、ピクセルの特定のトランジスタは、少なくとも２つのピクセルの間で共有される場合があり、このことは、高フィルファクタで小型のピクセルを作ろうとする場合に有利である可能性があることに留意されたい。例えば、所与の列の２つまたは４つのピクセルの間で、フォロワトランジスタおよび行選択トランジスタが共有される。フォトダイオード初期化トランジスタもまた、少なくとも２つのピクセルの間で共有され得る。このようにして、ピクセルの制御に要する活性層の面積が減る。本発明はまた、これらのトランジスタ共有ピクセル構造にも適用される。
【００２９】
フォトダイオードＰＨＤは、通常、Ｖｐｉｎで記され、かつこの技術で定義される電圧にピンニングされる、埋め込みフォトダイオードである、すなわち、ｎ型拡散領域では、表面ｐ型拡散領域を含み、表面領域は、基板の（ゼロ）基準電位にされる。
【００３０】
読み出しノードＳＮは、キャパシタに相当し、実際には、浮遊ｎドープ半導体領域からなる。読み出しノードの電荷蓄積容量は、フォトダイオードの電荷蓄積容量に少なくとも対応する。この容量は、特に、メモリノードのドーパント濃度および幾何形状によって決まる。
【００３１】
メモリノードＭＮは、フォトダイオードによって生成および蓄積される電荷を集積期間の終了時に蓄積するためのキャパシタに相当する。実際には、このメモリノードは、読み出しノードのように浮遊拡散ではない。具体的には、少なくともフォトダイオードからメモリノードへ電荷を転送するフェーズでは、フォトダイオード電圧Ｖｐｉｎよりも高くなければならない所与のレベルに、その電位を設定可能でなければならず、その電位は、少なくともメモリノードから読み出しノードへ電荷を転送するフェーズでは、供給電圧Ｖｄｄよりも低くなければならない。従って、その電位は、問題とするフェーズに応じて、すなわち、メモリノードが転送される電荷の移動元であるか移動先であるかに応じて変わり得る。しかし、その電位を設定することもできる。以降の説明および図面では、さらに簡単にするために、このオプション（設定された電位）について示す。
【００３２】
例えば、メモリノードは、ゲートを載せた半導体領域であり、このゲートは、ゲートの下のメモリノード半導体領域にフォトダイオードのレベルＶｐｉｎとＶｄｄとの間の所与の電位レベルを印加可能とする電位にバイアスされる。そして、このゲートの下の電荷蓄積容量は、ゲート容量（従って、その幾何形状）、ドーパント濃度などによって決まる。メモリノードの他の例示的な実施形態は、いわゆる（少なくとも）６トランジスタ型トランジスタの従来技術において見つけることができ、例えば、国際公開第２００６１３０４４３号パンフレット、米国特許第５９８６２９号明細書および仏国特許第２９６１６３１号明細書において見つけることができる。
【００３３】
ｐ型基板の例では、これらの様々なトランジスタは、ｎＭＯＳトランジスタであり、つまり、トランジスタは、ゲートの下にあるｐ型チャネルの両側にあるｎ型拡散領域である、ソース領域とドレイン領域とを有する。
【００３４】
「トランジスタ」という用語は、図１の等価回路図などの等価回路図の観点から理解を助けるために使用される。しかしながら、ピクセルの物理的な構成においては、ピクセルの他の素子とは関係なく、これらのトランジスタは、必ずしもすべて従来の仕方でソース領域、ドレイン領域、ドレインからソースを分離するチャネル領域およびチャネルの上の絶縁ゲートによって形成されるとは限らない。ピクセルの実際の物理的な構成では、ある種のトランジスタは、実際に、制御電位が印加され得る絶縁ゲートから基本的に構成される。よって、例えば、第１の転送トランジスタＴＲＡ１は、基板から絶縁された単純な転送ゲートＴＲＡ１−ｇから構成され、ｎ型フォトダイオードＰＨＤ領域（ＴＲＡ１のソース）とメモリノードＮＭのｎ型領域（ＴＲＡ１のドレイン）との間に配置されたｐ型チャネル領域の上にある。同様に、第２の転送トランジスタＴＲＡ２のソースは、メモリノードＮＭのｎ型領域であり、このトランジスタＴＲＡ２のドレインは、読み出しノードＳＮのｎ型領域であり得る。さらにまた、初期化トランジスタＡＢのソースは、光によって生成された電荷を蓄積するフォトダイオードのｎ型領域であり得、トランジスタＲＳＴのソースは、読み出しノードのｎ型領域であり得る。
【００３５】
本発明は、特定のアクティブピクセル技術に関するものではないが、実際のところ、フォトダイオードと、読み出しノードと、フォトダイオードと読み出しノードとの間にあるメモリノードと、を備える、アクティブピクセル構造の使用法に関するものであり、例えば、ブルーミング防止トランジスタＡＢの有無を問わず、上で説明した構造などの構造に関する。さらにまた、アクティブピクセル構造は、少なくとも１つの他のピクセルと共有された１つ以上のトランジスタを備え得る。
【００３６】
本発明では、アクティブピクセルの制御に関して、以下２つの方策、すなわち、
−メモリノードの電荷蓄積容量は、フォトダイオードの電荷蓄積容量の少なくともＮ倍大きい（Ｎは２以上の整数）ことと、
−電荷は、フォトダイオードからメモリノードへＮ回転送され、これらの転送は、周期的な電荷集積および読み出しサイクルの各集積時間の間、一定間隔であることと、
が設けられる。
【００３７】
よって、例として、Ｎが３に等しい、図２のタイミング図に示すように、ｉ番目の集積および読み出しサイクルの集積時間Ｔｉｎｔ（ｉ）の開始はフォトダイオード初期化トランジスタＡＢのゲート制御パルスＡＢ−ｇの立ち下がりエッジによって設定されるが、この開始後、Ｎ＝３つの制御パルスＴｒｉ１、Ｔｒｉ２およびＴｒｉ３が、第１の転送トランジスタＴＲＡ１のゲートＴＲＡ１−ｇに一定間隔で連続して印加される。最後の（Ｎ番目の）パルスＴｒｉ３の立ち下がりエッジが、現在の集積時間Ｔｉｎｔ（ｉ）の終了とされる。
【００３８】
このようにして、高照度の場合では、集積期間中、電荷が複数回転送されることから、フォトダイオードは、集積時間の間中、電荷を蓄積し続けることができ、電荷は、転送ごとにメモリノードに加えられる。転送は、集積時間Ｔｉｎｔにわたって均等に分配された、一定間隔で行われる。換言すると、Ｎ＝３であるこの例では、集積の開始と１回目の転送との間、１回目の転送と２回目の転送との間、および２回目の転送と３回目の転送との間の時間間隔は、実質的に同じである。
【００３９】
本発明の２つの方策により、所与のフォトダイオード容量に対して、集積期間の時間にわたって各ピクセルにおける電荷蓄積容量をＮ倍とするという技術的効果を有する、ピクセルを制御するための方法を実装できる。ただし、この蓄積はフォトダイオードで起こるのではない。本発明では、集積時間の間中、電荷がフォトダイオードからメモリノードへ一定間隔で転送されることから、この蓄積はメモリノードで起こる。上で示したように、メモリノードは、フォトダイオードと同じ技術的な制限を受けず、従って、ピクセルのサイズに悪影響を与えることなく、フォトダイオードの容量のＮ倍に少なくとも等しい、所望の蓄積容量を有するメモリノードを作ることができる。
【００４０】
読み出しノードはまた、読み出しノードとして、フォトダイオードの容量のＮ倍に少なくとも等しい容量を有することが好ましい。
【００４１】
Ｎは２または３に等しいことが好ましい。
【００４２】
図１の一般的な（電気的）構造を有するアクティブピクセルセンサは、すべてのピクセルに共通する集積時間（グローバルシャッタ）と、各列の下部における読み出し回路による、１行ごとの、ピクセルの相関二重サンプリング（ＣＤＳ）読み出しと、を利用する撮像方法に特に適する。
【００４３】
フォトダイオードの容量の少なくともＮ倍の容量を有するメモリノードを用いる、本発明による制御方法は、このような撮像方法に特に適し、かつ有利である。
【００４４】
ここで、図２に示すトランジスタの制御信号のタイミング図と、図３および図４の電位図と、を参照して、このような撮像方法を説明する。図３および図４では、四角形で表現される様々なゲートの電位の値を各四角形内の色で示し、白はゼロ、黒はＶｄｄ、灰色は中間電位である。さらにまた、理解を助けるために、ステップおよびこれらのステップに対応する図３または図４は、全く同一の文字で参照される。最後に、図２から図４のタイミング図および電位−障壁表現は、センサがｐ型活性層で作られた状況に対応することに留意されたい。当業者であれば、活性層がｎ型である状況への変換ができるはずである。
【００４５】
初期状態（図３および図４には図示せず）から開始され、この状態ではトランジスタはすべてオフ状態にある。
【００４６】
各周期的な集積および読み出しサイクルは、すべてのピクセルに共通する集積時間Ｔｉｎｔと、次いで、１行ごとに、ピクセルのＣＤＳ読み出しと、を含む。
【００４７】
図２に示すように、各集積および読み出しサイクルは、すべてのフォトダイオードを同時に初期化するステップａ）から開始する。構造における対応する電位図を図３ａに示す。
【００４８】
このステップでは、初期化制御パルスＡＢ（Ｇ）がすべての初期化トランジスタＡＢのゲートＡＢ−ｇに同時に印加され、次いで、初期化トランジスタＡＢは、完全にオンにされ、かつ関連するトランジスタのドレインＤＡＢを介して、関連するフォトダイオードからすべての電荷を流出させる。ブルーミング防止トランジスタＡＢを持たない構造では、フォトダイオードは、初期化パルスの時間の間、第１および第２の転送トランジスタならびに読み出しノードのリセットトランジスタを同時にオンにすることによって初期化される。すると、電荷は、リセットトランジスタのドレインに排出される。
【００４９】
共通する初期化パルスＡＢ（Ｇ）の終了によって、トランジスタＡＢをオフ状態に戻し、すべてのフォトダイオードＰＨＤについて同時に集積時間Ｔｉｎｔ（ｉ）の開始Ｓｔａｒｔ−ＩＮＴが設定され、この瞬間から、フォトダイオードは、フォトダイオードが曝されている光の影響下で生成された電荷を再び蓄積し得る。これが、図２および図３ｂに示すステップｂ）である。
【００５０】
以下のステップｃ）（図２および図３ｃ）は、ピクセルのすべてのゲートＴＲＡ１−ｇに印加される制御信号ＴＲＡ１（Ｇ）を介して第１の制御パルスＴｒｉ１を印加する際に、第１の転送トランジスタＴＲＡ１がこの瞬間に完全にオンにされていることと、現在の集積時間の開始Ｓｔａｒｔ−ＩＮＴから各フォトダイオードによって生成および蓄積された電荷が関連するメモリノードに転送されることと、を含む。本例では、制御パルスＴｒｉ１の活性状態に対応する電圧レベルは、フォトダイオードからメモリノードへ電荷を転送可能とするレベルに、ゲートＴＲＡ１−ｇの下にある半導体領域の電位障壁を下げるための、０とＶｄｄとの間の中間のレベルＶ１である。
【００５１】
制御パルスＴｒｉ１の終了時に、フォトダイオードは、次の制御パルスＴｒｉ２まで電荷を再度蓄積し始め、これが、ステップｄ）（図２および図３ｄ）である。
【００５２】
よって、ステップｃ）およびｄ）は、すべてのピクセルに同時に適用され、図２に示す例では３番目のパルスＴｒｉ３である、Ｎ番目の転送パルスまで連続して繰り返され、このＮ番目のパルスの終了は、現在の集積時間Ｔｉｎｔ（ｉ）の終了Ｓｔｏｐ−ＩＮＴとされる。
【００５３】
次いで、（集積して読み出しする）新しい周期的なサイクルの新しい集積時間Ｔｉｎｔ（ｉ＋１）が開始し、上で説明したステップａ、ｂ、ｃおよびｄを繰り返し得る。
【００５４】
現在の集積時間Ｔｉｎｔ（ｉ）の終了Ｓｔｏｐ−ＩＮＴにより、以下のピクセル読み出しフェーズが開始し得る。このフェーズは、１行ごとの順次読み出しである。各ピクセルの選択トランジスタＳＥＬのゲートＳＥＬ−ｇに選択制御パルスを印加することによって、行のピクセルが選択され（図２：信号ＳＥＬ（０）は、ランク０である第１番目の行のためのもの）、これにより、選択された行の各ピクセルについて、ピクセルのフォロワトランジスタＳＦのソースが、この選択パルスの時間の間、対応する列導体、ひいては対応する読み出し回路ＣＬに電気的に接続される。選択された行のピクセルのＣＤＳ読み出しは、この選択時間の間に行われ、一連の以下のステップａ’）からｄ’）を含む。
−ａ’）選択された行のピクセルのそれぞれの読み出しノードのリセットトランジスタのゲートＲＳＴ−ｇは、本来Ｖｄｄに維持されているが、ゼロ電位に引き寄せられる（図２：制御信号ＲＳＴ（０）は、ランク０である行のためのものであり、ゼロである）。次いで、列導体上の電位は、列の下部における読み出し回路がサンプリングした基準レベルに到達する。このサンプリングは、図２および図４ａにおいて信号ＳＨＲで表現される。
−ｂ’）選択された行の各ピクセルの第２の転送トランジスタＴＲＡ２が、それらのゲートＴＲＡ２−ｇに印加されるレベルＶｄｄの制御パルスの時間の間、オンにされ（信号ＴＲＡ２（０）は、図２において、ランク０である選択された行のためのものである）、メモリノードから読み出しノードへ電荷を転送可能とする（図２および図４ｂ）。
−ｃ’）この転送パルスの終了において、列導体の電位は、読み出しノード上の電荷量を表す信号レベルに到達し、この信号レベルは、列の下部における読み出し回路によってサンプリングされる（ＳＨＳ、図２および図４ｃ）。
−ｄ’）トランジスタのゲートＲＳＴ−ｇが電位Ｖｄｄ（ＲＳＴ（０）＝Ｖｄｄ）に戻され、次いで、この行の選択が解除される（図２における、選択パルスＳＥＬ（０）の終了）。
【００５５】
ステップａ’からｄ’は、選択された行のすべてのピクセルに同時に適用される。
【００５６】
ランク１である次の行では、対応する制御信号ＳＥＬ（１）、ＲＳＴ（１）およびＴＲＡ２（１）により図２に示すように、読み出しステップａ’）からｄ’）のシーケンスは、ピクセル行のそれぞれについて連続して繰り返される。
【００５７】
後続の読み出しフェーズと同時に、集積時間Ｔｉｎｔ（ｉ）の経過中に、またはこの読み出しフェーズの後に、後続の集積および読み出しサイクルの新しい集積時間（Ｔｉｎｔ（ｉ＋１））を開始し得る。
【００５８】
しかしながら、後続の集積時間Ｔｉｎｔ（ｉ＋１）の開始後、時間Ｔｉｎｔ（ｉ＋１）／Ｎの後に作られる第１の転送パルスＴｒｉ１の前に、すべての行の読み出しを終了しなければならない。
【００５９】
ここまで説明した本発明により、光検出素子の面積を広げることなく、技術的制約を取り除くことによって、光検出素子と読み出しノードとの間に中間メモリノードを備えるアクティブピクセルのダイナミックレンジを改善できる。ピクセルの光検出エリアに向けて集光するためのマイクロレンズを各ピクセルに対して使用することによって、フィルファクタの損失を補償しながら、この光検出素子面積を減らすことさえも想定され得る。
【００６０】
本発明は、埋め込みフォトダイオードの技術で達成される単位面積当りの容量よりも本質的に大きい単位面積当りの容量を提供するメモリノード技術によって実施することがさらに想定される場合、小型化したセンサに特に有利である。
【図１】
2018523945.tif 000003
【図２】
2018523945.tif 000004
【図３】
2018523945.tif 000005
【図４】
2018523945.tif 000006
【手続補正書】
【提出日】平成30年4月3日(2018.4.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ技術のアクティブピクセルを動作に利用する、電子イメージセンサに関する。より詳細には、本発明は、アクティブピクセルを構成する様々なトランジスタを制御するための方法に関する。
【背景技術】
【０００２】
アクティブピクセルは、ほとんどの場合、受けた光子を電荷に変換するフォトダイオードと、この電荷の読み出しおよび電圧への変換を制御可能とする複数のＭＯＳトランジスタと、を備える。マトリクスアレイセンサでは、ピクセル行が個別に指定され、ピクセルからの電圧出力は、所与の列にあるピクセルに共通する列導体に印加される。列の下部にある読み出し回路により、列上の電圧を読み出すことができ、デジタル形式に変換できる。例えば、指定されたピクセル行ごとに、列上の電圧がサンプリングされる。サンプリングしたものは、読み出し回路のキャパシタに蓄積される。次いで、サンプリングしたものは、アナログ−デジタル変換器（例えば、各ピクセル列に変換器１つ）によってデジタル形式に変換される。
【０００３】
一般的に、フォトダイオードを使用するアクティブピクセルは、少なくとも４つのトランジスタ、すなわち、フォトダイオードから読み出しノードは容量性電荷蓄積ノードである、いわゆる読み出しノードへ電荷を転送する働きをする転送トランジスタと、ボルテージフォロワ構成で接続され、かつ読み出しノードにゲートを接続してソース電圧が読み出しノードの電圧を表すようにした、読み出しトランジスタと、ピクセル行全体を選択し、各ピクセルのフォロワトランジスタの出力をこのピクセルに対応する列導体に接続し、それによって、列の下部にある読み出し回路に接続するための、行導体によって制御される行選択トランジスタと、読み出しノードの電位を基準値にリセット可能とするリセットトランジスタと、を備える。
【０００４】
フォトダイオードが生成した電荷量は、転送後に取得された読み出しノードの電位レベルと、読み出しノードのリセット後に取得された基準電位レベルと、の間の差分を計算することにより測定される。
【０００５】
アクティブピクセル構造は、様々な仕方で制御できる。特に、いわゆるグローバルシャッタ技法を使用して画像を撮影する場合もあり、グローバルシャッタ技法では、すべてのピクセルが、すべてのピクセルで同じである集積期間の間、光によって生成された電荷を集積する。次に、ピクセルは１行ずつ読み出される。ローリングシャッタ技法と呼ばれる技法では、あるピクセル行と次のピクセル行との集積期間の時間がずれる。
【０００６】
グローバルシャッタ技法では、特に、動いている物体の画像を撮影する場合の歪み現象を回避できる。
【０００７】
４つまたは５つのトランジスタを備えるアクティブピクセル構造では、すべてのピクセルに共通する集積フェーズのシーケンスは、以下の通りである：
−初期化制御パルスの時間では、電荷は、すべてのフォトダイオードから追い出される。このパルスの終了により、フォトダイオードの集積時間の開始が設定される：フォトダイオードは、フォトダイオードが曝されている光の影響下で生成された電荷を再び蓄積し得る。初期化パルスの時間では、転送トランジスタと読み出しノードのリセットトランジスタとを同時にオンにすることによって、電荷を排出する場合もある。次いで、電荷は、リセットトランジスタのドレインに排出される。しかしながら、一般的に、ピクセルのフォトダイオードにソースを接続した特定の第５のトランジスタを使用し、電荷がこのトランジスタのドレインに排出されることが好ましい。
−すべての転送トランジスタは、そのゲートに制御パルスが印加される時間では、同時にオンにされる：現在の集積時間の開始から各フォトダイオードで生成および蓄積された電荷は、関連する読み出しノードに転送される。この転送制御パルスの終了によって、すべてのピクセルの集積時間の終了が設定される。
【０００８】
各集積時間の後、ピクセルの読み出しフェーズが開始され得る。読み出しは、１行ずつ連続して行われる。選択制御パルスの時間では、ある行のピクセルのそれぞれについて、ピクセルの選択トランジスタがオンにされ、この時間の間、
−列導体に印加される信号レベルは、ピクセル列の下部に配置された読み出し回路によってサンプリングされ、次いで
−リセット制御パルスの時間では、読み出しノードのリセットトランジスタがオンにされ、列導体に印加される基準レベルは、読み出し回路によってサンプリングされる。
【０００９】
次いで、読み出し回路は、信号レベルと基準レベルとの間の差分の測定値を出力として伝達する。しかしながら、このレベルは、ｋＴＣ雑音と呼ばれるランダム雑音が除去されていないことから、フォトダイオードで生成される電荷量の正確な測定値ではない。実際、この雑音は、リセットトランジスタによる読み出しノードのリセットによって発生し、読み出しノードに印加される電位が絶対に確かではないことを意味する。
【００１０】
センサのダイナミックレンジを広げて低照度を含むために、この不確かさを排除できるようにする場合、信号レベルがこの不確かさを考慮に入れるために、読み出しノードをリセットした後に、読み出しノードに信号レベルを印加する必要がある。換言すると、読み出しノードをまず初期化し、対応する基準電位レベルをサンプリングし、次いで、信号レベルを印加（転送）し、信号レベルを次にサンプリングする必要がある。これが相関二重サンプリング（ＣＤＳ）読み出しである。説明したような４トランジスタ構造または５トランジスタ構造では、ローリングシャッタ集積モードでのみＣＤＳ読み出しが可能である。ＣＤＳ読み出しは、グローバルシャッタ集積モードでは不可能である。
【００１１】
よって、従来技術では、フォトダイオードと読み出しノードとの間にメモリノードを備える構造が提案されてきた。メモリノードのおかげで、各ピクセル行において、かかる時間の間、すべてのピクセルに共通する集積時間のそれぞれの後にフォトダイオードが生成した電荷を蓄積し、ピクセルのそれぞれの読み出しノードを初期化し、行のピクセルのそれぞれの読み出し回路により対応する基準レベルをサンプリングし、次いで、メモリノードから読み出しノードへ電荷を転送し、読み出し回路により信号レベルをサンプリングすることができるようになる。よって、中間メモリステージを備えるこれらの構造により、グローバルシャッタ撮像技法および相関二重サンプリングの両方を利用でき、それにより、問題としている集積時間中、ピクセルのそれぞれのフォトダイオードで生成される電荷量を正確に測定できる。実際には、次いで、２つの転送トランジスタ（またはゲート）、すなわち、フォトダイオードとメモリノードとの間の第１の転送トランジスタと、メモリノードと読み出しノードとの間の第２の転送トランジスタと、が設けられる。次いで、フォトダイオードとメモリノードとの間の第１の転送トランジスタは、すべてのピクセルのための各集積時間の終了を同時に制御するトランジスタであり、この終了は、メモリノードの転送制御パルスの終了に一致する。第２の転送トランジスタは、ピクセル−行読み出しフェーズで利用される。
【００１２】
米国特許出願公開第２０１４／０２４７３７８号明細書は、例えばピクセルの色および光の強度に応じてフォトダイオードの露光時間を調整する、メモリノードピクセル構造の別の使用法を提案している。これは、各取得サイクルの時間の間における、フォトダイオードの１つ以上のサブ露光期間の制御の問題である。各サブ期間の時間は、サイクルの時間の一部であり、ピクセルが電荷を蓄積する実際の露光時間は、ピクセルのサブ期間の時間の和に等しく、サイクルの時間よりも短い。
【００１３】
本発明では、対処するのは、フォトダイオードと読み出しノードとの間にメモリノードを備えるこれらのアクティブピクセル構造であり、この構造は、相関二重サンプリング読み出し機能を提供するのに適する。これらの構造の例は仏国特許第２９６１６３１号明細書および特開２００６−３１１５１５０号公報に見出すことができ、これらの構造により、すべてのピクセルで同時に同じ集積時間で画像を撮影すること（グローバルシャッタ機能）と、１行ずつのピクセルのＣＤＳ読み出しと、の両方が可能となる。
【００１４】
これらの構造は、低読み出し雑音構造（ＣＤＳ読み出し）であることから、下限で最適化されたダイナミックレンジを有する。
【００１５】
明るい光の存在下では、しかしながら、フォトダイオードの飽和の危険性があり、これにより、ダイナミックレンジが上限で制限される。ここで、フォトダイオードの最大蓄積容量は、フォトダイオードが占める面積によって決まり、その点で、ピクセルのサイズを決める。当然のことながら、このサイズを大きくすることは望ましくなく、むしろサイズを小さくし、ピクセルのフォトダイオードに対して集光用マイクロレンズを使用して開口損失を補償しようとする場合が多い。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】米国特許出願公開第２０１４／０２４７３７８号明細書
【特許文献２】仏国特許第２９６１６３１号明細書
【特許文献３】特開２００６−３１１５１５０号公報
【発明の概要】
【課題を解決するための手段】
【００１７】
本発明によれば、これらのセンサの上限側のダイナミックレンジを改善するために、以下の２つの手段を採用することが提案される。
−一方では、メモリノードの電荷蓄積容量が、フォトダイオードの電荷蓄積容量よりも少なくともＮ倍大きくなるようにする（Ｎは２以上の整数）、そして
−他方では、フォトダイオードからメモリノードへの電荷の転送をＮ回行い、上記転送が集積時間にわたって一定間隔であるようにする。
【００１８】
一般的に、フォトダイオードの蓄積容量よりも複数倍大きい蓄積容量を有するメモリノードを提供し、その際、このことがピクセルの光学開口を小さくしすぎないことは容易である。具体的には、メモリノードは、絶縁ゲートによって形成でき、その単位面積当りの容量は、フォトダイオードの単位面積当りの容量よりもかなり大きい。
【００１９】
よって、本発明は、少なくとも１つのアクティブピクセル行を備えるアクティブピクセルセンサで撮像するための方法に関し、本センサでは、アクティブピクセルはそれぞれ、光検出素子と、読み出しノードと、光検出素子と読み出しノードとの間にあるメモリノードと、を備え、かつ光検出素子とメモリノードとの間にある少なくとも１つの第１の電荷転送トランジスタと、メモリノードと読み出しノードとの間にある１つの第２の電荷転送トランジスタと、読み出しノードをリセットするための１つのトランジスタと、読み出しノードにゲートを接続した１つのフォロワトランジスタと、フォロワトランジスタのソースと列導体との間に接続された１つのピクセル選択トランジスタと、を備え、表示方法は、各集積および読み出しサイクルが、すべてのピクセルに共通する集積時間であって、集積時間の間中、各ピクセルにおいてピクセルの光検出素子による光生成電荷を蓄積可能とする、集積時間と、次いで、各行のピクセルを連続して読み出す相関二重サンプリング読み出しフェーズと、を含むような方法である。集積および読み出しサイクルごとに、本撮像方法は、初期化制御パルスを印加することによって、すべての光検出素子のリセットを同時に命令し、上記パルスの終了により、すべてのピクセルに共通する集積時間の開始が設定され、上記集積時間の間中、各ピクセルにおいてピクセルの光検出素子による光生成電荷を蓄積可能とし、共通する集積時間の間、本撮像方法は、すべてのピクセルにおいて同時に、光検出素子からメモリノードへ一定間隔でＮ回電荷を転送するように命令し、Ｎは２以上の整数であり、メモリノードは、光検出素子の電荷蓄積容量の少なくともＮ倍の電荷蓄積容量を有するように構成され、Ｎ回の転送は、上記共通する集積時間の間に、第１の転送トランジスタのゲートにＮ個の制御パルスを一定間隔で印加することによって行われ、Ｎ番目の転送の終了により、共通する集積時間の終了が設定される。
【００２０】
読み出しノードは、光検出素子の電荷蓄積容量の少なくともＮ倍の電荷蓄積容量を有することが好ましい。
【００２１】
Ｎは２または３に等しいことが好ましい。
【００２２】
以下の説明において、添付の図面を参照しながら、本発明の他の特徴および利点を提示する。
【図面の簡単な説明】
【００２３】
【図１】本発明を適用し得る一般的なアクティブピクセル構造を示す図である。
【図２】本発明による撮像方法を実装するアクティブピクセルの各制御信号のタイミング図である。
【図３】集積時間の様々なステップａ）からｄ）に対応するピクセルの構造における電位図である。
【図４】読み出しフェーズの様々なステップａ’）からｃ’）に対応するピクセルの構造における電位図である。
【発明を実施するための形態】
【００２４】
アクティブピクセルは、ドープされた（例えばｐドープ）半導体活性層にＣＭＯＳ技術で作られ、加えて、原則としていわゆる埋め込みフォトダイオードであるフォトダイオードと、容量性蓄積ノードと、トランジスタと、を備える。アクティブピクセルの実施形態は、当業者には周知である様々なＣＭＯＳ技術を利用する。
【００２５】
本説明では、ｐドープ半導体活性層を有する基板であって、この基板はゼロ基準電位にバイアスされ、この基板の回路にはＶｄｄで示す正の供給電圧が供給される、基板を説明する。ｎドープ半導体活性層を有する基板を使用する場合に、バイアスを逆にする必要があることは当業者には既知であろう。
【００２６】
図１は、本発明を適用し得る、光検出素子とメモリノードと読み出しノードとを備える、一般的なアクティブピクセル構造の等価回路である。この例では、ピクセルＰＩＸは、フォトダイオードＰＨＤと、メモリノードと呼ばれ、ＭＮとして参照される、第１の容量性蓄積ノードと、読み出しノードと呼ばれ、ＳＮとして参照される、第２の容量性蓄積ノードと、少なくとも５つのトランジスタと、を備え、少なくとも５つのトランジスタは、
−フォトダイオードＰＨＤからメモリノードＭＮへ電荷を転送可能にする、第１の転送トランジスタＴＲＡ１（実際には、単純なトランジスタゲート）と、
−メモリノードＭＮから読み出しノードに流入可能にする、第２の転送トランジスタＴＲＡ２（実際には、単純なトランジスタゲート）と、
−ソースが読み出しノードに電気的に接続され、かつドレインが正の供給電圧Ｖｄｄに接続された、読み出しノードＳＮをリセットするためのトランジスタＲＳＴと、
−ゲートが読み出しノードＳＦに電気的に接続され、かつドレインが供給電圧Ｖｄｄにバイアスされた、フォロワトランジスタＳＦと、
−ゲートがピクセル−行選択コマンドを受け、かつドレインがフォロワトランジスタのソースに電気的に接続され、かつソースがマトリクスアレイ（ピクセルがピクセル行およびピクセル列からなるマトリクスに配列されている）の列導体（Ｃｏｌ）に接続された、選択トランジスタＳＥＬであって、各列導体が、列の下部において、列にあるすべてのピクセルに共通する読み出し回路ＣＬに接続される、選択トランジスタＳＥＬと、
である。
【００２７】
第６のトランジスタＡＢを備えてもよく、第６のトランジスタにより、第６のトランジスタのドレインを介して電荷を排出可能とすることによって、フォトダイオードを初期化できる。この第６のトランジスタの１つの利点は、第６のトランジスタによって、いわゆるブルーミング防止機能が可能になること、すなわち、第６のトランジスタのゲートをトランジスタの閾値電圧未満の設定電圧にバイアスすることによって、フォトダイオードからトランジスタのドレインを介して過剰電荷を排出可能とするレベルに、ゲートの下にある半導体領域の障壁の電位を調整できることである。第６のトランジスタを設けていない場合、各ピクセルにおいて一緒に、トランジスタＴＲＡ１、ＴＲＡ２およびＲＳＴを起動することによって、フォトダイオードは初期化される。
【００２８】
実際には、ピクセルの特定のトランジスタは、少なくとも２つのピクセルの間で共有される場合があり、このことは、高フィルファクタで小型のピクセルを作ろうとする場合に有利である可能性があることに留意されたい。例えば、所与の列の２つまたは４つのピクセルの間で、フォロワトランジスタおよび行選択トランジスタが共有される。フォトダイオード初期化トランジスタもまた、少なくとも２つのピクセルの間で共有され得る。このようにして、ピクセルの制御に要する活性層の面積が減る。本発明はまた、これらのトランジスタ共有ピクセル構造にも適用される。
【００２９】
フォトダイオードＰＨＤは、通常、Ｖｐｉｎで記され、かつこの技術で定義される電圧にピンニングされる、埋め込みフォトダイオードである、すなわち、ｎ型拡散領域では、表面ｐ型拡散領域を含み、表面領域は、基板の（ゼロ）基準電位にされる。
【００３０】
読み出しノードＳＮは、キャパシタに相当し、実際には、浮遊ｎドープ半導体領域からなる。読み出しノードの電荷蓄積容量は、フォトダイオードの電荷蓄積容量に少なくとも対応する。この容量は、特に、メモリノードのドーパント濃度および幾何形状によって決まる。
【００３１】
メモリノードＭＮは、フォトダイオードによって生成および蓄積される電荷を集積期間の終了時に蓄積するためのキャパシタに相当する。実際には、このメモリノードは、読み出しノードのように浮遊拡散ではない。具体的には、少なくともフォトダイオードからメモリノードへ電荷を転送するフェーズでは、フォトダイオード電圧Ｖｐｉｎよりも高くなければならない所与のレベルに、その電位を設定可能でなければならず、その電位は、少なくともメモリノードから読み出しノードへ電荷を転送するフェーズでは、供給電圧Ｖｄｄよりも低くなければならない。従って、その電位は、問題とするフェーズに応じて、すなわち、メモリノードが転送される電荷の移動元であるか移動先であるかに応じて変わり得る。しかし、その電位を設定することもできる。以降の説明および図面では、さらに簡単にするために、このオプション（設定された電位）について示す。
【００３２】
例えば、メモリノードは、ゲートを載せた半導体領域であり、このゲートは、ゲートの下のメモリノード半導体領域にフォトダイオードのレベルＶｐｉｎとＶｄｄとの間の所与の電位レベルを印加可能とする電位にバイアスされる。そして、このゲートの下の電荷蓄積容量は、ゲート容量（従って、その幾何形状）、ドーパント濃度などによって決まる。メモリノードの他の例示的な実施形態は、いわゆる（少なくとも）６トランジスタピクセルの従来技術において見つけることができ、例えば、国際公開第２００６１３０４４３号パンフレット、米国特許第５９８６２９号明細書および仏国特許第２９６１６３１号明細書において見つけることができる。
【００３３】
ｐ型基板の例では、これらの様々なトランジスタは、ｎＭＯＳトランジスタであり、つまり、トランジスタは、ゲートの下にあるｐ型チャネルの両側にあるｎ型拡散領域である、ソース領域とドレイン領域とを有する。
【００３４】
「トランジスタ」という用語は、図１の等価回路図などの等価回路図の観点から理解を助けるために使用される。しかしながら、ピクセルの物理的な構成においては、ピクセルの他の素子とは関係なく、これらのトランジスタは、必ずしもすべて従来の仕方でソース領域、ドレイン領域、ドレインからソースを分離するチャネル領域およびチャネルの上の絶縁ゲートによって形成されるとは限らない。ピクセルの実際の物理的な構成では、ある種のトランジスタは、実際に、制御電位が印加され得る絶縁ゲートから基本的に構成される。よって、例えば、第１の転送トランジスタＴＲＡ１は、基板から絶縁された単純な転送ゲートＴＲＡ１−ｇから構成され、ｎ型フォトダイオードＰＨＤ領域（ＴＲＡ１のソース）とメモリノードＮＭのｎ型領域（ＴＲＡ１のドレイン）との間に配置されたｐ型チャネル領域の上にある。同様に、第２の転送トランジスタＴＲＡ２のソースは、メモリノードＮＭのｎ型領域であり、このトランジスタＴＲＡ２のドレインは、読み出しノードＳＮのｎ型領域であり得る。さらにまた、初期化トランジスタＡＢのソースは、光によって生成された電荷を蓄積するフォトダイオードのｎ型領域であり得、トランジスタＲＳＴのソースは、読み出しノードのｎ型領域であり得る。
【００３５】
本発明は、特定のアクティブピクセル技術に関するものではないが、実際のところ、フォトダイオードと、読み出しノードと、フォトダイオードと読み出しノードとの間にあるメモリノードと、を備える、アクティブピクセル構造の使用法に関するものであり、例えば、ブルーミング防止トランジスタＡＢの有無を問わず、上で説明した構造などの構造に関する。さらにまた、アクティブピクセル構造は、少なくとも１つの他のピクセルと共有された１つ以上のトランジスタを備え得る。
【００３６】
本発明では、アクティブピクセルの制御に関して、以下２つの方策、すなわち、
−メモリノードの電荷蓄積容量は、フォトダイオードの電荷蓄積容量の少なくともＮ倍大きい（Ｎは２以上の整数）ことと、
−電荷は、フォトダイオードからメモリノードへＮ回転送され、これらの転送は、周期的な電荷集積および読み出しサイクルの各集積時間の間、一定間隔であることと、
が設けられる。
【００３７】
よって、例として、Ｎが３に等しい、図２のタイミング図に示すように、ｉ番目の集積および読み出しサイクルの集積時間Ｔｉｎｔ（ｉ）の開始はフォトダイオード初期化トランジスタＡＢのゲート制御パルスＡＢ−ｇの立ち下がりエッジによって設定されるが、この開始後、Ｎ＝３つの制御パルスＴｒｉ１、Ｔｒｉ２およびＴｒｉ３が、第１の転送トランジスタＴＲＡ１のゲートＴＲＡ１−ｇに一定間隔で連続して印加される。最後の（Ｎ番目の）パルスＴｒｉ３の立ち下がりエッジが、現在の集積時間Ｔｉｎｔ（ｉ）の終了とされる。
【００３８】
このようにして、高照度の場合では、集積期間中、電荷が複数回転送されることから、フォトダイオードは、集積時間の間中、電荷を蓄積し続けることができ、電荷は、転送ごとにメモリノードに加えられる。転送は、集積時間Ｔｉｎｔにわたって均等に分配された、一定間隔で行われる。換言すると、Ｎ＝３であるこの例では、集積の開始と１回目の転送との間、１回目の転送と２回目の転送との間、および２回目の転送と３回目の転送との間の時間間隔は、実質的に同じである。
【００３９】
本発明の２つの方策により、所与のフォトダイオード容量に対して、集積期間の時間にわたって各ピクセルにおける電荷蓄積容量をＮ倍とするという技術的効果を有する、ピクセルを制御するための方法を実装できる。ただし、この蓄積はフォトダイオードで起こるのではない。本発明では、集積時間の間中、電荷がフォトダイオードからメモリノードへ一定間隔で転送されることから、この蓄積はメモリノードで起こる。上で示したように、メモリノードは、フォトダイオードと同じ技術的な制限を受けず、従って、ピクセルのサイズに悪影響を与えることなく、フォトダイオードの容量のＮ倍に少なくとも等しい、所望の蓄積容量を有するメモリノードを作ることができる。
【００４０】
読み出しノードはまた、読み出しノードとして、フォトダイオードの容量のＮ倍に少なくとも等しい容量を有することが好ましい。
【００４１】
Ｎは２または３に等しいことが好ましい。
【００４２】
図１の一般的な（電気的）構造を有するアクティブピクセルセンサは、すべてのピクセルに共通する集積時間（グローバルシャッタ）と、各列の下部における読み出し回路による、１行ごとの、ピクセルの相関二重サンプリング（ＣＤＳ）読み出しと、を利用する撮像方法に特に適する。
【００４３】
フォトダイオードの容量の少なくともＮ倍の容量を有するメモリノードを用いる、本発明による制御方法は、このような撮像方法に特に適し、かつ有利である。
【００４４】
ここで、図２に示すトランジスタの制御信号のタイミング図と、図３および図４の電位図と、を参照して、このような撮像方法を説明する。図３および図４では、四角形で表現される様々なゲートの電位の値を各四角形内の色で示し、白はゼロ、黒はＶｄｄ、灰色は中間電位である。さらにまた、理解を助けるために、ステップおよびこれらのステップに対応する図３または図４は、全く同一の文字で参照される。最後に、図２から図４のタイミング図および電位−障壁表現は、センサがｐ型活性層で作られた状況に対応することに留意されたい。当業者であれば、活性層がｎ型である状況への変換ができるはずである。
【００４５】
初期状態（図３および図４には図示せず）から開始され、この状態ではトランジスタはすべてオフ状態にある。
【００４６】
各周期的な集積および読み出しサイクルは、すべてのピクセルに共通する集積時間Ｔｉｎｔと、次いで、１行ごとに、ピクセルのＣＤＳ読み出しと、を含む。
【００４７】
図２に示すように、各集積および読み出しサイクルは、すべてのフォトダイオードを同時に初期化するステップａ）から開始する。構造における対応する電位図を図３ａに示す。
【００４８】
このステップでは、初期化制御パルスＡＢ（Ｇ）がすべての初期化トランジスタＡＢのゲートＡＢ−ｇに同時に印加され、次いで、初期化トランジスタＡＢは、完全にオンにされ、かつ関連するトランジスタのドレインＤＡＢを介して、関連するフォトダイオードからすべての電荷を流出させる。ブルーミング防止トランジスタＡＢを持たない構造では、フォトダイオードは、初期化パルスの時間の間、第１および第２の転送トランジスタならびに読み出しノードのリセットトランジスタを同時にオンにすることによって初期化される。すると、電荷は、リセットトランジスタのドレインに排出される。
【００４９】
共通する初期化パルスＡＢ（Ｇ）の終了によって、トランジスタＡＢをオフ状態に戻し、すべてのフォトダイオードＰＨＤについて同時に集積時間Ｔｉｎｔ（ｉ）の開始Ｓｔａｒｔ−ＩＮＴが設定され、この瞬間から、フォトダイオードは、フォトダイオードが曝されている光の影響下で生成された電荷を再び蓄積し得る。これが、図２および図３ｂに示すステップｂ）である。
【００５０】
以下のステップｃ）（図２および図３ｃ）は、ピクセルのすべてのゲートＴＲＡ１−ｇに印加される制御信号ＴＲＡ１（Ｇ）を介して第１の制御パルスＴｒｉ１を印加する際に、第１の転送トランジスタＴＲＡ１がこの瞬間に完全にオンにされていることと、現在の集積時間の開始Ｓｔａｒｔ−ＩＮＴから各フォトダイオードによって生成および蓄積された電荷が関連するメモリノードに転送されることと、を含む。本例では、制御パルスＴｒｉ１の活性状態に対応する電圧レベルは、フォトダイオードからメモリノードへ電荷を転送可能とするレベルに、ゲートＴＲＡ１−ｇの下にある半導体領域の電位障壁を下げるための、０とＶｄｄとの間の中間のレベルＶ１である。
【００５１】
制御パルスＴｒｉ１の終了時に、フォトダイオードは、次の制御パルスＴｒｉ２まで電荷を再度蓄積し始め、これが、ステップｄ）（図２および図３ｄ）である。
【００５２】
よって、ステップｃ）およびｄ）は、すべてのピクセルに同時に適用され、図２に示す例では３番目のパルスＴｒｉ３である、Ｎ番目の転送パルスまで連続して繰り返され、このＮ番目のパルスの終了は、現在の集積時間Ｔｉｎｔ（ｉ）の終了Ｓｔｏｐ−ＩＮＴとされる。
【００５３】
次いで、（集積して読み出しする）新しい周期的なサイクルの新しい集積時間Ｔｉｎｔ（ｉ＋１）が開始し、上で説明したステップａ、ｂ、ｃおよびｄを繰り返し得る。
【００５４】
現在の集積時間Ｔｉｎｔ（ｉ）の終了Ｓｔｏｐ−ＩＮＴにより、以下のピクセル読み出しフェーズが開始し得る。このフェーズは、１行ごとの順次読み出しである。各ピクセルの選択トランジスタＳＥＬのゲートＳＥＬ−ｇに選択制御パルスを印加することによって、行のピクセルが選択され（図２：信号ＳＥＬ（０）は、ランク０である第１番目の行のためのもの）、これにより、選択された行の各ピクセルについて、ピクセルのフォロワトランジスタＳＦのソースが、この選択パルスの時間の間、対応する列導体、ひいては対応する読み出し回路ＣＬに電気的に接続される。選択された行のピクセルのＣＤＳ読み出しは、この選択時間の間に行われ、一連の以下のステップａ’）からｄ’）を含む。
−ａ’）選択された行のピクセルのそれぞれの読み出しノードのリセットトランジスタのゲートＲＳＴ−ｇは、本来Ｖｄｄに維持されているが、ゼロ電位に引き寄せられる（図２：制御信号ＲＳＴ（０）は、ランク０である行のためのものであり、ゼロである）。次いで、列導体上の電位は、列の下部における読み出し回路がサンプリングした基準レベルに到達する。このサンプリングは、図２および図４ａにおいて信号ＳＨＲで表現される。
−ｂ’）選択された行の各ピクセルの第２の転送トランジスタＴＲＡ２が、それらのゲートＴＲＡ２−ｇに印加されるレベルＶｄｄの制御パルスの時間の間、オンにされ（信号ＴＲＡ２（０）は、図２において、ランク０である選択された行のためのものである）、メモリノードから読み出しノードへ電荷を転送可能とする（図２および図４ｂ）。
−ｃ’）この転送パルスの終了において、列導体の電位は、読み出しノード上の電荷量を表す信号レベルに到達し、この信号レベルは、列の下部における読み出し回路によってサンプリングされる（ＳＨＳ、図２および図４ｃ）。
−ｄ’）トランジスタのゲートＲＳＴ−ｇが電位Ｖｄｄ（ＲＳＴ（０）＝Ｖｄｄ）に戻され、次いで、この行の選択が解除される（図２における、選択パルスＳＥＬ（０）の終了）。
【００５５】
ステップａ’からｄ’は、選択された行のすべてのピクセルに同時に適用される。
【００５６】
ランク１である次の行では、対応する制御信号ＳＥＬ（１）、ＲＳＴ（１）およびＴＲＡ２（１）により図２に示すように、読み出しステップａ’）からｄ’）のシーケンスは、ピクセル行のそれぞれについて連続して繰り返される。
【００５７】
後続の読み出しフェーズと同時に、集積時間Ｔｉｎｔ（ｉ）の経過中に、またはこの読み出しフェーズの後に、後続の集積および読み出しサイクルの新しい集積時間（Ｔｉｎｔ（ｉ＋１））を開始し得る。
【００５８】
しかしながら、後続の集積時間Ｔｉｎｔ（ｉ＋１）の開始後、時間Ｔｉｎｔ（ｉ＋１）／Ｎの後に作られる第１の転送パルスＴｒｉ１の前に、すべての行の読み出しを終了しなければならない。
【００５９】
ここまで説明した本発明により、光検出素子の面積を広げることなく、技術的制約を取り除くことによって、光検出素子と読み出しノードとの間に中間メモリノードを備えるアクティブピクセルのダイナミックレンジを改善できる。ピクセルの光検出エリアに向けて集光するためのマイクロレンズを各ピクセルに対して使用することによって、フィルファクタの損失を補償しながら、この光検出素子面積を減らすことさえも想定され得る。
【００６０】
本発明は、埋め込みフォトダイオードの技術で達成される単位面積当りの容量よりも本質的に大きい単位面積当りの容量を提供するメモリノード技術によって実施することがさらに想定される場合、小型化したセンサに特に有利である。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つのアクティブピクセル行を備えるアクティブピクセルセンサで撮像するための方法であって、前記アクティブピクセルはそれぞれ、光検出素子（ＰＨＤ）と、読み出しノード（ＳＮ）と、前記光検出素子と前記読み出しノードとの間にあるメモリノード（ＭＮ）と、を備え、かつ前記光検出素子と前記メモリノードとの間にある少なくとも１つの第１の電荷転送トランジスタ（ＴＲＡ１）と、前記メモリノードと前記読み出しノードとの間にある１つの第２の電荷転送トランジスタ（ＴＲＡ２）と、前記読み出しノードをリセットするための１つのトランジスタ（ＲＳＴ）と、前記読み出しノードにゲートを接続した１つのフォロワトランジスタ（ＳＦ）と、前記フォロワトランジスタのソースと列導体（Ｃｏｌ）との間に接続された１つのピクセル選択トランジスタ（ＳＥＬ）と、を備え、前記撮像方法は、各集積および読み出しサイクルが、前記光検出素子から排出ドレインへ電荷を流し込むことによって、すべての前記光検出素子を同時にリセットするステップと、すべての前記光検出素子の前記リセットの終了時に開始する、共通する集積時間の間に、前記光検出素子において電荷を集積するステップと、前記共通する集積時間の終了後、前記メモリノードから前記読み出しノードへ電荷を転送するステップと、前記共通する集積時間の終了後、相関二重サンプリングにより、前記メモリノードに含まれる電荷を各行ごとに連続して読み出すステップと、を含むような方法であり、
集積および読み出しサイクルごとに、前記撮像方法は、前記共通する集積時間の間、前記光検出素子から前記メモリノードへ電荷を一定間隔でＮ回転送することを含み、Ｎは２以上の整数であり、前記共通する集積時間の間、いかなる排出ドレインへもなんら電荷は流入されず、前記メモリノードは、前記光検出素子の電荷蓄積容量の少なくともＮ倍の電荷蓄積容量を有するように構成され、前記Ｎ回の転送は、前記共通する集積時間の間に、前記第１の転送トランジスタのゲート（ＴＲＡ１−ｇ）にＮ個の制御パルス（Ｔｒｉ１、Ｔｒｉ２、Ｔｒｉ３）を一定間隔で印加することによって命令され、Ｎ番目の転送の終了により、前記共通する集積時間の終了が設定されることを特徴とする、方法。
【請求項２】
前記読み出しノードは、前記光検出素子の電荷蓄積容量の少なくともＮ倍の電荷蓄積容量を有する、請求項１に記載の撮像するための方法。
【請求項３】
Ｎは２または３に等しい、請求項１または２に記載の撮像するための方法。
【国際調査報告】
2018523945.tif 000007
2018523945.tif 000008
2018523945.tif 000009
2018523945.tif 000010
2018523945.tif 000011
2018523945.tif 000012