(57)【要約】  イメージセンサによって取り込まれたアナログイメージデータ値（電荷）がイメージセンサの出力感知ノード（浮動拡散）に出力信号として送信される前または送信の最中にビニングされ（合成され）、ＡＤＣが、出力感知ノードの各リセット間に多数の対応するデジタルイメージデータ値を逐次生成するように制御される検査システムおよび方法。出力ビニング方法によれば、イメージセンサは、多数の電荷を各リセット間に出力感知ノードに逐次転送するように駆動され、ＡＤＣは、各電荷が出力感知ノードに転送された後で増加的に増加する出力信号を変換するように制御される。マルチサンプリング方法によれば、多数の電荷は、出力感知ノードに転送される前に垂直または水平にビニングされ（合算／合成され）、ＡＤＣは、各対応する出力信号を多回サンプリングする。出力ビニングとマルチサンプリング方法が組み合わされてもよい。
2018525930.tif 000002
【特許請求の範囲】
【請求項１】
イメージセンサおよびアナログ−デジタル変換器（ＡＤＣ）を用いて試料を検査する方法であって、イメージセンサは多数のピクセルと１つの出力感知ノードを含み、ＡＤＣは、前記出力感知ノード上で生成されたアナログ出力信号を、対応するデジタルイメージデータ値に変換するように構成され、方法が、
複数のアナログイメージデータ値が前記多数のピクセル内に生成されるようにイメージセンサを駆動し、各前記アナログイメージデータ値は、試料の対応する領域から前記多数のピクセルに指向された放射線部分に対応し、前記駆動は、前記多数のピクセルからの前記アナログイメージデータ値のうち１以上を前記出力感知ノードに系統的に転送することを含み、そのため、前記出力感知ノードが、前記１以上のアナログイメージデータ値に従って前記アナログ出力信号を生成し、イメージセンサを駆動することはさらに、出力感知ノードをリセットクロック信号に従って周期的に初期値にリセットすることを含み、
前記リセットクロック信号の各サイクル中に、前記出力感知ノード上で生成された前記アナログ出力信号のうち１以上を、２つ以上の前記対応するデジタルデータ値に逐次変換するように、ＡＤＣを制御することを含む方法。
【請求項２】
イメージセンサを駆動することはさらに、前記リセットクロック信号の各サイクル中に、２つ以上のアナログイメージデータ値を前記出力感知ノードに転送することを含む、請求項１に記載の方法。
【請求項３】
イメージセンサを駆動することはさらに、前記出力感知ノードが、第１の期間中に第１のアナログイメージデータ値を格納し、前記出力感知ノードが、第２の期間中に前記第１のアナログイメージデータ値と第２のアナログイメージデータ値の合計を格納するように、前記２つ以上のアナログイメージデータ値を前記出力感知ノードに逐次転送することを含み、
ＡＤＣを制御することはさらに、前記第１の期間中に第１の対応するデジタル出力データ値を生成し、前記第２の期間中に第２の対応するデジタル出力データ値を生成することを含む、請求項２に記載の方法。
【請求項４】
さらに、前記第１と第２のデジタル出力値の間の差を求めることによって少なくとも１つのデジタルイメージデータ値を求めることを含む、請求項３に記載の方法。
【請求項５】
イメージセンサを駆動することはさらに、シフトレジスタクロック信号の各サイクル中に、前記アナログイメージデータ値のうち１つが前記シフトレジスタから前記出力感知ノードにシリアルに転送されるように、シフトレジスタクロック信号を用いてシフトレジスタを駆動することを含み、
出力感知ノードを前記初期値に周期的にリセットすることは、前記出力感知ノードを、前記シフトレジスタクロック信号の２つ以上のサイクル毎にリセットすることを含む、請求項２に記載の方法。
【請求項６】
イメージセンサを駆動することはさらに、前記出力感知ノードが第１の期間中に前記２つ以上のアナログイメージデータ値の合計を格納するように、前記２つ以上のアナログイメージデータ値を前記出力感知ノードに同時に転送することを含み、
ＡＤＣを制御することはさらに、前記第１の期間中の第１の部分中に第１の対応するデジタル出力データ値を生成し、前記第１の期間中の第２の部分中に第２の対応するデジタル出力データ値を生成することを含む、請求項２に記載の方法。
【請求項７】
前記第１と第２のデジタル出力値の平均を求めることによって少なくとも１つのデジタルイメージデータ値を求める、請求項６に記載の方法。
【請求項８】
試料を検査する方法であって、
放射線を試料に指向させて集束させ、
試料からの放射線を受け取って、受け取った放射線をイメージセンサに指向させ、イメージセンサは少なくとも１つのピクセルと１つの出力感知ノードを備え、
少なくとも１つのピクセルによって取り込まれたアナログイメージデータ値が、少なくとも１つの第１のクロック信号に従って出力感知ノードに転送されるように、また、出力感知ノードがリセットクロック信号に従って周期的にリセットされるように、イメージセンサを駆動し、
出力感知ノードの各周期的リセット間に少なくとも２つのデジタルイメージデータ値が生成されるように、コンバータを、出力感知ノードによって生成された出力信号を第２のクロック信号に従ってデジタル化させるように制御することによって、試料に関連するデジタルイメージデータ値を生成することを含む方法。
【請求項９】
イメージセンサを駆動することはさらに、前記リセットクロック信号の各サイクル中に、２つ以上のアナログイメージデータ値を前記出力感知ノードに転送することを含む、請求項８に記載の方法。
【請求項１０】
イメージセンサを駆動することはさらに、前記出力感知ノードが、第１の期間中に第１のアナログイメージデータ値を格納し、前記出力感知ノードが、第２の期間中に前記第１のアナログイメージデータ値と前記第２のアナログイメージデータ値の合計を格納するように、前記２つ以上のアナログイメージデータ値を前記出力感知ノードに逐次転送することを含み、
前記デジタルイメージデータ値を生成することは、前記第１の期間中に第１のデジタル出力データ値を生成し、前記第２の期間中に第２のデジタル出力値を生成することを含む、請求項９に記載の方法。
【請求項１１】
さらに、前記第１と第２のデジタル出力値の間の差を求めることによって少なくとも１つのデジタルイメージデータ値を求めることを含む、請求項１０に記載の方法。
【請求項１２】
イメージセンサを駆動することはさらに、前記出力感知ノードが第１の期間中に前記２つ以上のアナログイメージデータ値の合計を格納するように、前記２つ以上のアナログイメージデータ値を前記出力感知ノードに同時に転送することを含み、
前記デジタルイメージデータ値を生成することはさらに、前記第１の期間の第１の部分中に第１の対応するデジタル出力データ値を生成し、前記第１の期間の第２の部分中に第２の対応するデジタル出力値を生成することを含む、請求項９に記載の方法。
【請求項１３】
前記第１と第２のデジタル出力値の平均を求めることによって少なくとも１つのデジタルイメージデータ値を求める、請求項１２に記載の方法。
【請求項１４】
前記放射線を指向させ集束させることは、電磁放射線および荷電パーティクルのうち少なくとも１つを生成することを含み、
前記放射線を受け取ることは、試料から受け取った散乱された放射線または反射された放射線のうち少なくとも１つをイメージセンサに指向させることを含む、請求項８に記載の方法。
【請求項１５】
イメージセンサは１つのライン内に配置された複数のピクセルを備え、
イメージセンサを駆動することは、
複数のピクセルによってそれぞれ取り込まれた複数のアナログイメージデータ値を出力感知ノードに転送し、その結果、前記コンバータが前記出力信号をデジタル化するように制御された場合に、前記複数のアナログイメージデータ値の合計によって生成された総出力信号が前記出力感知ノードに格納され、それにより、前記総出力信号に対応する関連するデジタルイメージデータが生成されることを含む、
請求項８に記載の方法。
【請求項１６】
さらに、前記関連するデジタルイメージデータ値を所定の閾値と比較し、
前記関連するデジタルイメージデータ値が前記閾値値を超えた場合にのみ、前記関連するデジタルイメージデータ値をプロセッサおよびデータ格納デバイスのうち１つに送信することを含む、請求項１５に記載の方法。
【請求項１７】
試料を検査するためのシステムであって、
照射源と、
複数のピクセルおよび少なくとも１つの出力感知ノードを含むイメージセンサを備えたイメージングデバイスと、
照射源からの光を試料に指向させ、試料からの光をイメージング装置に指向させるように構成された光学素子と、
前記少なくとも１つの出力感知ノード上で生成された対応する出力信号をデジタル化することによってデジタルイメージデータ値を生成するように構成された少なくとも１つのアナログ−デジタル変換器（ＡＤＣ）と、
前記デジタルイメージデータ値を受け取って評価するように構成された少なくとも１つのデジタル信号プロセッサ（ＤＳＰ）と、
イメージセンサ、ＡＤＣおよびＤＳＰを駆動するために用いられるクロック信号、リセット信号および制御信号を生成するように構成されたデジタル制御デバイスを備え、駆動は以下のように行われる：
複数のアナログイメージデータ値が多数のピクセル内で生成され、各前記アナログイメージデータ値は、試料の対応する領域から前記多数のピクセルに指向された放射線部分に対応し、
前記アナログイメージデータ値は、少なくとも１つの第１のクロック信号に従って前記多数のピクセルから前記出力感知ノードに系統的に転送され、
前記出力感知ノードは１以上のアナログイメージデータ値に従って前記アナログ出力信号を生成し、
前記出力感知ノードは、リセットクロック信号に従って周期的に初期値にリセットされ、
ＡＤＣは、出力感知ノードの各周期的リセット間に少なくとも２つのデジタルイメージデータ値を生成する、
システム。
【請求項１８】
デジタル制御デバイスは、前記出力感知ノードの各周期的リセット間に生成される前記デジタルイメージデータ値の個数が、格納されたモード制御データによって決まるように構成されている、請求項１７に記載のシステム。
【請求項１９】
前記少なくとも１つのデジタル信号プロセッサ（ＤＳＰ）は、前記デジタルイメージデータ値の各々を、所定の条件値に対して比較し、少なくとも１つの前記比較に従って１以上のフィードバック信号を生成するように構成され、
前記デジタル制御デバイスは、前記格納されたモード制御データが前記１以上のフィードバック信号によって決定されて、それにより、出力感知ノードの各周期的リセット間に生成された前記デジタルイメージデータ値の前記個数が、前記デジタルイメージデータ値と前記所定の条件値との前記比較によって調整されるように構成される、請求項１８に記載のシステム。
【請求項２０】
ＤＳＰは、リセット操作間に読み出された複数のピクセルの前記少なくとも１つの出力ノードに蓄積された出力信号を評価することによってバックグラウンド信号を測定するように構成され、
デジタル制御ロジックは、ＤＳＰから受け取ったフィードバック信号に基づいてリセットクロック信号を変更して、出力感知ノードの各周期的リセット間に生成される前記デジタルイメージデータ値の数を変更するように構成される、
請求項１８に記載のシステム。
【請求項２１】
ＤＳＰは、リセット操作間に読み出された複数のピクセル内の、バックグラウンド信号より上の注目すべき信号の発生をカウントするように構成され、
デジタル制御ロジックは、ＤＳＰから受け取った前記カウントに基づいてリセットクロック信号を変更して、出力感知ノードの各周期的リセット間に生成される前記デジタルイメージデータ値の数を変更するように構成される、
請求項１８に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、可視、紫外線（ＵＶ）、深紫外（ＤＵＶ）、真空紫外線（ＶＵＶ）、極端紫外線（ＥＵＶ）、Ｘ線波長での放射線を感知するのに適した、また、センシングエレクトロニクスに適したイメージセンサ、およびそのようなイメージセンサの操作方法に関する。センサは、フォトマスク、レチクルおよび半導体ウェハを検査するために用いられるシステムを含む、暗視野検査システムで用いるのに特に適している。
【背景技術】
【０００２】
関連出願
本出願は、２０１５年８月１４日に出願された米国仮特許出願シリアル番号第６２／２０５，３０９号の優先権を主張する。
【０００３】
本出願は、２０１４年５月８日にＢｒｏｗｎらによって出願された、「低ノイズセンサおよび低ノイズセンサを用いる検査システム（A Low-Noise Sensor and an Inspection system Using a Low-Noise Sensor）」というタイトルの米国特許出願第１４／２７３，４２４号（現在は米国特許第９，３４７，８９０号）、２０１３年３月１０日にＣｈｅｒｎらによって出願された、「ホウ素層を備えた背面照光センサ（BACK-ILLUMINATED SENSOR WITH BORON LAYER”）」というタイトルの米国特許出願第１３／７９２，１６６号、２０１２年１２月１０日にＣｈｕａｎｇらによって出願された「電子衝撃電荷結合素子およびＥＢＣＣＤ検出器を用いた検査システム（ELECTRON-BOMBARDED CHARGE-COUPLED DEVICE AND INSPECTION SYSTEMS USING EBCCD DETECTORS）」というタイトルの米国特許出願第１３／７１０，３１５号、２０１２年１２月１０日にＢｒｏｗｎらによって出願された、米国仮特許出願６１／７３５，４２７の優先権を主張する、２０１３年１２月４日に出願された、「パルス式照射を用いた移動イメージの高速取得のための方法および装置（METHOD AND APPARATUS FOR HIGH SPEED ACQUISITON OF MOVING IMAGES USING PULSED ILLUMINATION）」というタイトルの米国特許第１４／０９６，９１１号、２００９年１０月７日にＢｒｏｗｎらによって出願された、「局所化された駆動を伴うＴＤＩセンサモジュールおよび高速検査のための信号処理回路系（TDI SENSOR MODULES WITH LOCALIZED DRIVING AND SIGNAL PROCESSING CIRCUITRY FOR HIGH SPEED INSPECTION）」というタイトルの米国特許第８，６２４，９７１号、２００７年５月２５日にＡｒｍｓｔｒｏｎｇらによって出願された、「背面照光リニアセンサを用いた検査システム（INSPECTION SYSTEM USING BACK SIDE ILLUMINATED LINEAR SENSOR）」というタイトルの米国特許出願公開第２０１１／００７３９８２号、２００９年１０月２７日にＢｒｏｗｎらに発行された「ＴＤＩセンサの連続クロック制御（Continuous clocking of TDI sensors）」というタイトルの米国特許第７，６０７，３０９号、２０１１年５月３１日にＢｒｏｗｎらに発行された「ＴＤＩセンサの連続クロック制御のための装置（APPARATUS FOR CONTINUOUS CLOCKING OF TDI SENSORS）」というタイトルの米国特許第７，９５２，６３３号、および２０１４年６月１７日にＢｒｏｗｎらに発行された、「高速イメージング用途の統合された多チャンネルアナログフロントエンドおよびデジタイザー（INTEGRATED MULTI-CHANNEL ANALOG FRONT END AND DIGITIZER FOR HIGH SPEED IMAGING APPLICATIONS）」というタイトルの米国特許第８，７５４，９７２号に関連する。これらの出願および特許は、参照により本明細書に組み込まれる。
【０００４】
集積回路産業は、サイズが２０ｎｍ未満であり得る縮小し続ける欠陥およびパーティクルを検出するための、感度がますます高度化した検査ツールを求めている。これらの同じ検査ツールは、１μｍ未満乃至数ｍｍの範囲の寸法を有し得るスクラッチおよびウォーターマーク等の大きな欠陥を検出できる必要があり、また、数ｎｍまたは１ｎｍ未満の最大から最小の振幅を有し得るウェハ表面粗さまたはヘイズを測定できる必要がある。
【０００５】
小さなパーティクル、小さな欠陥、低コントラスト欠陥および低振幅粗さは、光を非常に弱くしか散乱しない。フォトマスク、レチクルおよび半導体ウェハ上の小さな欠陥またはパーティクルを検出するためには、低ノイズセンサが求められる。センサノイズの源は、センサ内の暗電流、センサにおける読み出しノイズ、センサ出力信号（複数可）を増幅しデジタル化するエレクトロニクスにおけるノイズ、および、信号にカップリングされるドライバおよびコントローラを含む外部エレクトロニクスからのノイズを含む。
【０００６】
典型的に、半導体産業で用いられる検査システムは、大面積（３００ｍｍまたは４５０ｍｍの直径のシリコンウェハの全表面等）を非常に迅速に、場合によっては１分またはそれ以下で検査するように設計される。したがって、センサ上の単一ピクセルに相当する面積などの被検物のあらゆる１つの小さな面積からの信号を収集するために費やされる時間は非常に短くなくてはならず、多くの場合１ｍｓよりもずっと短い。
【０００７】
被検物を照射するために用いられる光の強度を増加させることは、ノイズに対する信号レベルを増加させ得る。しかしながら、照射からの高パワー密度は生成に費用が嵩むのみならず、検査システムの光学系を劣化させる可能性もあり、また、被検物を損傷する可能性もある。
【０００８】
従来技術のＣＣＤセンサおよび駆動回路の重要な制約は、図２０を検討することによって理解され得る。この図は、ＣＣＤからの信号読み出しのタイミングを示す。１１１０は、時間の関数としてのセンサの出力電圧を示す。１１０１は、時間の関数としてのセンサ出力電圧リセットクロック電圧を示す。縦軸は電圧を任意単位で表し、横軸は時間を表す。出力電圧１１１０とリセットクロック電圧１１０１の縦縮尺は必ずしも等しくはない。図における出力電圧１１１０とリセットクロック電圧１１０１の縦の変位は単に明白にするためのみであって、一方の電圧が他方の電圧によりも、より正またはより負でなければならないことを意味するものではない。
【０００９】
リセットクロック１１０１は、次のピクセルのための信号が出力され得るように出力電圧１１１０をリセットする。リセットクロック１１０１が、１１０２で示すように高い（正である）場合、出力信号が１１１５で示すリセットレベルに確定するように、先行ピクセルからの出力電荷は放出される。電圧１１１０は、特にセンサが、半導体および関連産業における検査および計測用途に要求される高速で作動している場合に、ＣＣＤイメージセンサの出力信号の信号対雑音比と精度を劣化させ得るいくつかの実用上の問題を示す。リセットクロック１１０１が１１０３で示すように低電圧から高電圧に切り替わるとき、リセットトランジスタは出力感知ノードに隣接したＣＣＤ上に必然的に物理的に配置されているため、その電圧振幅のうち一部は出力信号に結合される。この結合は、１１１２で示すように出力信号を不安定にする。さらに、リセットクロックが１１０４で示すように降下すると、その高から低への遷移は同様に出力信号に結合されて１１１４で示すように出力信号を不安定にする。しばらく経って、出力信号は確定し、１１１５で示すようにリセットレベルで安定化する。ピクセルからの電荷が出力に転移されると、電圧は、基準レベルから、１１１７等のレベルに減少する（信号が電子を備え、したがって、負の電荷を備えるため）。図２０において、レベル１１１７は飽和したピクセル、すなわち最大信号に対応する電圧を表し、レベル１１１９は、最大よりもかなり少ない信号レベルに対応する電圧を表す。図示していないが、典型的に基準レベル１１１５から、１１１７または１１１９等の信号レベルへの遷移後にある程度の確定のための時間が存在する。
【００１０】
図２０において、第１のピクセル内の信号は電圧１１１７と電圧１１１５の間の差に比例し、第２のピクセル内の信号は電圧１１１５と電圧１１１９の間の差に比例する。通常、相関二重サンプリング（ＣＤＳ）が、基準電圧１１１５と、１１１７および１１１９等の信号電圧との間の差を測定するために用いられる。相関二重サンプリングは周知の技法であり、例えば、J.R. Janesick, “Scientific Charge Coupled Devices”, SPIE Press, 2001, pp. 556-561に説明されている。
【００１１】
図１１から理解され得るように、信号が、約１０ＭＨｚまたはそれ以上の速度等の高速で読み出されなければならない場合、出力電圧１１１０が基準電圧１１１５や、１１１７および１１１９等の信号電圧に確定するためには極く短時間しかない。例えば５０ＭＨｚでは、１つのピクセルのための総時間は２０ｎｓである。リセットクロックパルスは必然的に、これよりもずっと短くなければならず、その上昇および下降時間は多くて１乃至２ｎｓである。高速の上昇および下降時間を伴うそのような短パルスは必然的に出力信号の顕著な不安定化を引き起こす。出力電圧が確定するために使えるのは数ｎｓのみである。場合によっては、信号は完全に安定化するために十分な時間がないことがあり、それが、部分的にこのリセットクロックノイズ成分故に低信号対雑音比を有するアナログイメージデータ値（取り込まれた電荷）をもたらす。パターン付きでない（ベア）ウェハまたはモニタウェハ検査の場合、イメージングセンサからの読み出しノイズは、制限システムノイズ源であり得る。つまり、イメージングセンサによる、より高分解サンプリング（より小さい有効ピクセルサイズ）は場合によってはシステム性能を不要に低減する可能性がある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許出願公開第２０１３／００１５３２４号
【発明の概要】
【発明が解決しようとする課題】
【００１３】
したがって、高空間分解能および高信号対雑音比をもって高速で低光レベルを検出することが可能でありながら、上記の不都合をも克服するイメージセンサへの必要が浮上する。
【課題を解決するための手段】
【００１４】
本発明は、イメージセンサによって取り込まれたアナログイメージデータ値が、イメージセンサの出力感知ノード（浮動拡散とも呼ぶ）上の出力信号として転送される前または転送の最中にビニングされ（合成され）、また、アナログ−デジタル変換器（ＡＤＣ）が、イメージセンサの出力感知ノードの各リセット間に（すなわち、センサのリセットクロック信号の各サイクル中に）２つ以上の対応するデジタルイメージデータ値を逐次生成するように制御される検査システムおよび方法を対象とする。本発明はパターン付きでない（ベア）ウェハの検査中に特に有益であり、その場合パターン付きでないウェハからの非常に低い面散乱は、最小のバックグラウンドノイズを生成するため、信号対雑音比は概ねセンサノイズ特性によって決定される。本発明の発明者らは、非常に低い面散乱と低バックグラウンドノイズが、アナログイメージデータ値（すなわち、ピクセルによって取り込まれる電荷）を生成し、それが、イメージセンサの出力感知ノードより手前またはイメージセンサの出力感知ノードでビニングされ（合算／合成され）、その結果、多数のピクセルからの電荷がＡＤＣによって同時に変換されることができ、それにより、ベアウェハ検査（すなわち、その表面に膜がないウェハ）に必要とされるより高い解像度のイメージングを実行できるイメージセンサが、例えば、その表面に膜があるウェハを検査するために好ましい、高速でより低い解像度のイメージングを実行するためにも用いられ得ることを認識している。発明者らは、イメージセンサの出力バッファの各リセット間にＡＤＣによって生成されるデジタルイメージデータ値の個数を増加させることによってイメージデータの精度が格段に改善され得ることも認識した。つまり、ＡＤＣによって生成されるデジタルイメージデータ値に対するリセットクロックノイズ成分（すなわち、出力バッファがリセットされる度に生成されるノイズ）の割合を減少させることによって、高速のパターン付きでないウェハ検査中に生成されたイメージデータの信号対雑音比が大幅に改善され得る。電荷ビニングを、低減されたリセットクロックノイズと組み合わせることによって、本発明は、従来技術の手法の欠点を排除しながら、ベアウェハ検査を促進する方式で、高信号対雑音比をもって高速で低光レベルを検出することが可能な低解像度／高速検査操作を促進する。さらに、本発明はウェハの後処理に典型的に必要な高解像度検査操作を別途実行できるイメージセンサを有効に役割再分配（ｒｅ−ｔａｓｋ）するため、本発明は広範な検査操作に用いられ得る多用途検査システムを促進し、それによって、ユーザが必要に応じて検査速度か感度を選択することを可能にする。
【００１５】
本発明は、多数のアナログイメージデータ値（すなわち、イメージセンサのピクセルによって取り込まれた電荷）が、リセットクロック信号の各サイクル中に系統的に転送されて、イメージセンサの出力感知ノードの手前および／またはイメージセンサの出力感知ノード内でビニングされる（すなわち合算されて、同時に格納される）ように、イメージセンサを駆動する（すなわち、クロック信号、リセット信号および制御信号によって制御する）ための種々の手法を利用する、また、リセットクロック信号の各サイクル中に多数のデジタルデータ値を生成するための種々の手法を利用する例示的試料検査方法（実施形態）を参照して説明される。
【００１６】
出力ビニングプロセス（本発明の第１の例示的実施形態）によれば、イメージセンサは、各リセット間に、アナログイメージデータ値をイメージセンサの出力感知ノードに逐次（すなわち一度に１つ）転送するように駆動され、それにより、出力感知ノードに格納された電荷は各アナログイメージデータ値転送毎にインクリメンタルに増加する。さらに、ＡＤＣは、各アナログイメージデータ値が出力感知ノードに転送された後で漸次増加する格納電荷に従って生成されたアナログ出力信号を変換するために駆動され、それによって、上記のリセットクロックノイズ成分の影響を受けない少なくともいくつかのデジタルデータ値を生成する。一実施形態において、シフトレジスタが、シフトレジスタクロック信号によって設定されたタイミングに従ってアナログイメージデータ信号を出力感知ノードに転送するために利用されるが、それは、シフトレジスタクロック信号がリセットクロック信号よりも高い周波数で生成され、その結果、リセットクロック信号の各サイクル中に多数のアナログイメージデータ値が出力感知ノードに転送されるからである。すると、例えば、各逐次生成されたアナログ出力信号間の差を決定することによって最終（例えばＣＤＳ）イメージ値を計算するために下流のデジタル信号処理が利用される。
【００１７】
本発明のマルチサンプリング実施形態によれば、出力バッファリセットノイズの影響は、合成された電荷を出力感知ノードにシフトさせる前に、多数の取り込まれた電荷を垂直および／または水平にビニングし、次に、対応するイメージセンサの出力信号を多数回サンプリング（所与の合成された電荷に関連する同じ対応するアナログ出力信号のための多数の「複製」デジタルイメージデータ値を生成するようにＡＤＣを制御する）ことによって低減される。垂直ビニングは、合算された信号をシフトレジスタに転送する前に、２行列以上のアナログイメージデータ値をシフトレジスタに転送することによって実行されてもよい。水平ビニングは、出力バッファ内の合成された電荷を出力感知ノードに転送する前に、シフトレジスタからの２つ以上のアナログイメージデータ値を出力バッファに転送することによって実行されてもよい。バックグラウンド信号レベルが出力バッファのフルウェルキャパシティに相対して十分に低い場合、水平および垂直ビニングが同時に用いられてよい。上記の出力ビニングプロセスと同様に、同じ合成電荷が出力バッファ内に存在しながら多数の（複製）デジタルイメージデータ値が生成されるため、マルチサンプリングプロセスはリセットクロック信号の各サイクル中に多数のデジタルデータ値を生成する。次に複製デジタルイメージデータ値は、下流のデータ処理を用いて平均化され、それによって、有効にノイズを任意の個々の測定のノイズより下に減少させる（ノイズは常に、試料間で相関されない成分を有するため）。つまり、マルチサンプリングプロセスは、アナログイメージデータ値（取り込まれた電荷）の水平および／または垂直ビニング中にゲインした時間を用いて各センサ出力ノード信号を多数回サンプリングし、それにより、例えば、複製されたデジタルデータ値を平均化することによって、システムの動作を低下させずにノイズの影響が低減される。
【００１８】
さらに別の例示的実施形態において、上記の出力ビニングおよびマルチサンプリングプロセスは一緒に用いられてもよい（すなわち、出力感知ノードへの漸次転送の前に垂直ビニングを用いることによって、および／または、出力ビニングプロセスによって生成された各アナログ出力値のマルチサンプリングを実行することによって）。例示的実施形態全てにおいて、イメージデータのビニングは、高速ベアウェハ検査操作に用いられる従来技術の手法に付随する不都合を克服しながら、高空間分解能および高信号対雑音比をもって高速での低光レベルの検出を促進する方式で電子ノイズを低減するために利用される。
【００１９】
上記の修正を含む１つの例示的検査システムが説明される。この検査システムは、照射源と、光学素子と検出器を含む。光学素子は、照射源からの放射線を試料に指向させ集束させるように構成される。試料は、検査中に光学素子に相対して移動するステージによって支持される。検出器は試料からの反射または散乱放射線を受け取るように構成され、光学素子はさらに、反射または散乱放射線を収集して検出器に指向させ集束させるように構成される。検出器は、本明細書で説明される方式で駆動される１以上のイメージセンサを含む。一実施形態において、少なくとも１つのイメージセンサは時間遅延積分（ＴＤＩ）センサである。ＴＤＩセンサは、検出された放射線を電荷に変換する。電荷は、ステージの運動と同期してセンサ内でシフトされる。別の実施形態において、イメージセンサはラインセンサである。ラインセンサは検出された放射線を電荷に変換する。別の実施形態において、イメージセンサは、多数のピクセルが個別に読み出され得るように再構成可能である。ピクセルセンサは、検出された放射線を電荷に変換する。いずれの実施形態においても、以下に説明する方法および回路は、信号の信号対雑音比を改善するために用いられる。
【００２０】
例示的検査システムは、試料を異なる入射角および／または異なるアジマス角から照射する、および／または異なる波長および／または偏光状態で照射する１以上の照射路を含み得る。例示的検査システムは、試料によって異なる方向に反射または散乱された放射線を収集する、および／または、異なる波長および／または異なる偏光状態に感能する１以上の収集路を含んでよい。例示的検査システムは、２つの異なる信号を同時に読み出すために用いられる読み出し回路を２つの側部に備えたＴＤＩセンサを含んでよい。例示的検査システムは電子衝撃イメージセンサを含んでよい。
【００２１】
上記の検査システムのうち１つを用いて試料を検査するための例示的方法が説明される。方法は、照射源からの放射線を試料に指向させ集束させることを含む。試料は、検査中に光学素子に相対して移動するステージによって支持される。方法はさらに、光学素子を用いて、試料によって反射または散乱された放射線を収集して検出器に指向および集束することを含む。検出器は１以上のイメージセンサを含む。一実施形態において、少なくとも１つのイメージセンサは時間遅延積分（ＴＤＩ）センサである。ＴＤＩセンサは、検出された放射線を電荷に変換する。方法はさらに、電荷を、ステージの運動と同期してセンサ内でシフトさせることを含む。別の実施形態において、少なくとも１つのイメージセンサはラインセンサである。ラインセンサは検出された放射線を電荷に変換する。両実施形態において、１つ超のピクセルからの電荷が、出力感知ノードによって読み出される前に、イメージセンサの出力バッファ内に蓄積されてもよい。別の実施形態において、少なくとも１つのイメージセンサは、放射線を電荷に変換するピクセルセンサである。ピクセルセンサは、多数の放射線検出からの電荷を蓄積するように構成された出力感知ノードを備えている。いずれの場合にも、ＡＤＣは、イメージセンサの出力感知ノードをリセットするために用いられる多数のデジタルデータ値を、リセットクロック信号の各サイクル中に生成するために駆動される。
【００２２】
時間遅延積分イメージセンサ、ラインセンサ、または各ピクセルに出力を備えたピクセルセンサを制御、駆動および／または読み出すための回路が説明される。回路は、センサ出力に結合されるノイズを低減するクロック波形とリセット波形を生成し、また、多数のピクセルからの信号、または同じピクセルからの多数の読み出しが、読み出し前にイメージセンサの感知ノード内に蓄積されることを可能にする生成器を備える。
【００２３】
時間遅延積分イメージセンサ、ラインセンサ、または各ピクセルに出力を備えたピクセルセンサを制御、駆動および／または読み出すための方法が説明される。これらの方法は、センサ出力に結合されるノイズを低減し、また、多数のピクセルからの信号、または同じピクセルからの多数の読み出しが、読み出し前にイメージセンサの感知ノード内に蓄積されることを可能にするクロック波形とリセット波形を生成することを含む。
【図面の簡単な説明】
【００２４】
【図１】本発明の例示的な一般化された実施形態によるイメージセンサおよびＡＤＣを用いた、試料を検査するための簡略検査システムを描写するブロック図である。
【図１Ａ】本発明の例示的実施形態による試料検査操作中に図１の検査システムによって実行される簡略イメージ取り込みおよびイメージ転送操作を描写する部分ブロック図である。
【図１Ｂ】本発明の例示的実施形態による試料検査操作中に図１の検査システムによって実行される簡略イメージ取り込みおよびイメージ転送操作を描写する部分ブロック図である。
【図１Ｃ】本発明の例示的実施形態による試料検査操作中に図１の検査システムによって実行される簡略イメージ取り込みおよびイメージ転送操作を描写する部分ブロック図である。
【図２Ａ】単一のピクセル処理を用いた試料検査中の図１の検査システムを描写する部分ブロック図である。
【図２Ｂ】単一のピクセル処理を用いた試料検査中の図１の検査システムを描写する部分ブロック図である。
【図２Ｃ】単一のピクセル処理を用いた試料検査中の図１の検査システムを描写する部分ブロック図である。
【図２Ｄ】単一のピクセル処理を用いた試料検査中の図１の検査システムを描写する部分ブロック図である。
【図２Ｅ】単一のピクセル処理を用いた試料検査中の図１の検査システムを描写する部分ブロック図である。
【図２Ｆ】単一のピクセル処理を用いた試料検査中の図１の検査システムを描写する部分ブロック図である。
【図２Ｇ】単一のピクセル処理を用いた試料検査中の図１の検査システムを描写する部分ブロック図である。
【図３Ａ】本発明の例示的実施形態による出力ビニングプロセスを用いる試料検査中の図１の検査システムを描写する部分ブロック図である。
【図３Ｂ】本発明の例示的実施形態による出力ビニングプロセスを用いる試料検査中の図１の検査システムを描写する部分ブロック図である。
【図３Ｃ】本発明の例示的実施形態による出力ビニングプロセスを用いる試料検査中の図１の検査システムを描写する部分ブロック図である。
【図３Ｄ】本発明の例示的実施形態による出力ビニングプロセスを用いる試料検査中の図１の検査システムを描写する部分ブロック図である。
【図４Ａ】本発明の別の例示的実施形態によるマルチサンプリングプロセスを用いた試料検査中の図１の検査システムを描写する部分ブロック図である。
【図４Ｂ】本発明の別の例示的実施形態によるマルチサンプリングプロセスを用いた試料検査中の図１の検査システムを描写する部分ブロック図である。
【図４Ｃ】本発明の別の例示的実施形態によるマルチサンプリングプロセスを用いた試料検査中の図１の検査システムを描写する部分ブロック図である。
【図４Ｄ】本発明の別の例示的実施形態によるマルチサンプリングプロセスを用いた試料検査中の図１の検査システムを描写する部分ブロック図である。
【図４Ｅ】本発明の別の例示的実施形態によるマルチサンプリングプロセスを用いた試料検査中の図１の検査システムを描写する部分ブロック図である。
【図４Ｆ】本発明の別の例示的実施形態によるマルチサンプリングプロセスを用いた試料検査中の図１の検査システムを描写する部分ブロック図である。
【図５】本発明の一実施形態による例示的検査システムを示す図である。
【図６Ａ】本発明の別の例示的実施形態による、ライン照射と１以上の収集チャンネルを備えた例示的検査システムを示す図である。
【図６Ｂ】本発明の別の例示的実施形態による、ライン照射と１以上の収集チャンネルを備えた例示的検査システムを示す図である。
【図７】本発明のさらに別の実施形態による垂直および傾斜照射での例示的検査システムを示す図である。
【図８】本発明のさらなる実施形態による明視野および暗視野照射チャンネルを備えた例示的検査システムを示す図である。
【図９Ａ】本明細書で説明されるシステム、回路および方法におけるクロック信号の例示的駆動波形を示す図である。
【図９Ｂ】本明細書で説明されるシステム、回路および方法におけるクロック信号の例示的駆動波形を示す図である。
【図１０】本明細書で説明される本発明の一実施形態による例示的電子衝撃イメージセンサを示す図である。
【図１１】本明細書で説明される本発明の一実施形態による例示的波形を示す図である。
【図１２】本明細書で説明される本発明の一実施形態による、イメージセンサを読み取るために用いられる例示的クロック波形と、生じたセンサ出力信号波形を示す図である。
【図１３】本明細書で説明される本発明の別の実施形態による、イメージセンサを読み取るために用いられる例示的クロック波形と、生じたセンサ出力信号波形を示す図である。
【図１４】本発明の２つの可能な実施形態を用いることで得られた例示的センサ出力信号波形と、対応するピクセル信号を示す図である。
【図１５】本明細書で説明される本発明の一実施形態による、例示的センサ出力信号波形と、生じたピクセル信号を示す図である。
【図１６】本明細書で説明される本発明の別の実施形態による、例示的センサ出力信号波形と、生じたピクセル信号を示す図である。
【図１７】イメージセンサと、アナログ−デジタル変換と、デジタル信号処理と、装置全体のタイミングとデータ取得を制御するデジタル制御ユニットと、データ処理、格納および制御のための外部ユニットとを備えた、本発明の一実施形態によるイメージング装置を示す図である。
【図１８】本発明の実施形態による、例示的クロック信号と、例示的センサ出力信号波形と、生じたピクセル信号を示す図である。
【図１９】本明細書で説明される本発明の一実施形態による、ピクセルにつき１つの出力を備えた多数のピクセルを備えた例示的イメージセンサを示す図である。
【図２０】従来技術の検査システム、センサおよびエレクトロニクスで用いられる典型的なリセットクロックと信号波形を示す図である。
【発明を実施するための形態】
【００２５】
本発明は、半導体検査システム用のセンサおよび回路の改良に関し、また、センサを駆動、制御および／または読み出す方法に関する。以下の説明は、当業者が、特定の用途およびその要件の範囲内で提供された本発明を実施し用いることを可能にするために提示されている。好ましい実施形態への種々の修正形態が当業者には明らかであり、本明細書で規定される一般的原理はその他の実施形態にも適用され得る。したがって、本発明は、示され説明された特定の実施形態に限定されることを意図しておらず、本明細書で開示される原理と新規の特徴に一致する最も広範な範囲と一致することを意図している。
【００２６】
図１は、本発明の１つの一般的な実施形態によるイメージセンサ１１０とアナログ−デジタル変換器（ＡＤＣ）１５０を用いて試料Ｓを検査するための簡略試料検査システム１００を描写したブロック図である。システム１００は、放射線源１０１（例えばレーザー）と、放射線ＤＲを試料Ｓに指向させるように構成されるとともに、試料Ｓの撮像領域ＩＲから受け取った（例えば反射した）放射線ＲＲをイメージセンサ１１０に指向させるように構成された光学システム１０３を含む。以下に説明するように、イメージセンサ１１０はアナログ出力信号ＯＵＴ１乃至ＯＵＴＮを生成し、それら信号はＡＤＣ１５０によってデジタルイメージデータ値Ｄｘに変換される。システム１００はさらに、最終イメージデータ値Ｄ（Ｓｘｘ）を生成するために、以下に説明する方式でデジタルイメージデータ値Ｄｘを受け取って処理するデジタル信号処理（ＤＳＰ）および外部処理（ＥＰ）回路１６０と、イメージセンサ１１０およびＡＤＣ１５０の動作を制御するためにクロック信号、リセット信号および制御信号を生成するために用いられるタイミング生成器回路１７０と、ＡＤＣ１５０とＤＳＰ／ＥＰ回路１６０を制御するために用いられるその他の制御信号を生成するために用いられるデジタル制御回路１８０も含む。当業者ならば、特定の例示的実施形態を参照して以下に説明するシステム１００の動作は、簡潔にするために本明細書では大幅に簡略化されていることを理解するであろう。
【００２７】
図１の上部を参照すると、イメージセンサ１１０は、ピクセル群１１１−１乃至１１１−Ｎに配置された多数のピクセルを含み、光学システム１０３は、撮像領域ＩＲのセクションＳ１乃至ＳＮから受けた、受け取った放射線ＲＲが、イメージセンサ１１０の対応するピクセル群１１１−１乃至１１１−Ｎに指向されるように構成されている。各ピクセル群は、多数の行と多数の列に配置されたピクセルの関連する群を含む。例えば、ピクセル群１１１−１はピクセルＰ１１乃至Ｐ２４を含み、ピクセルＰ１１およびＰ２１は、４行のうち関連する最上行を画定（形成）し、ピクセルＰ１１、Ｐ１２、Ｐ１３およびＰ１４は、２つの列の左端の列に配置されている。イメージセンサ群１１１−１は、単に以下の説明を簡略化するために、４行２列を含むものとして描写されており、高速検査用途に有用な実用的イメージセンサにおいて、各ピクセル群は典型的に２乃至１６列の間、および１行（すなわち、ラインセンサの場合のように）乃至数千行の間を備え得ることに留意されたい。ピクセル群１１１−１乃至１１１−Ｎのピクセルは、光学システム１０３と協働して、システム１００によって実行される各イメージング操作中に撮像領域ＩＲの対応するセクションから受け取った放射線の量によって決まる値（電荷量）を有する対応するアナログイメージデータ値（電荷）を取り込んで格納するように構成される。例えば、撮像領域ＩＲが、図１に示すように試料Ｓに対して配向している場合の所与の瞬間において、ピクセル群１１１−１の各ピクセルＰ１１乃至Ｐ２４は、対応する撮像領域セクションＳ１（例えば、撮像領域ＩＲの左端に配置された試料Ｓの部分）から放射線部分ＲＰ１によって受け取られたイメージデータ値（電荷Ｃ）を取り込んで格納し、それによって各ピクセルＰ１１乃至Ｐ２４に、対応する電荷Ｃを以下に説明する方式で捕捉させ格納させる。同時に、ピクセル群１１１−２のピクセルは、セクションＳ１に隣接した対応する撮像領域セクションＳ２から放射線部分ＲＰ２によって受け取られたイメージデータを格納する。こうして、撮像領域ＩＲの各セクションＳ１乃至ＳＮから受け取った放射線は、それによりイメージセンサ１１０の対応するピクセル群１１１−１乃至１１１−Ｎによって取り込まれ、その結果、イメージセンサ１１０のピクセルが、撮像領域ＩＲ内に配置された試料Ｓの全部分からのイメージデータを取り込む。同様に、各ピクセル群の各ピクセルは、各撮像領域セクションの対応するサブセクションから受け取ったイメージデータを格納する。
【００２８】
図１Ａを参照すると、ピクセル群１１１−１のピクセルＰ１１乃至Ｐ２４は、試料ＳのセクションＳ１の対応するサブセクションから反射／放射された対応する光の部分ＲＰ１０２乃至ＲＰ１１５を受け取り、それにより、各ピクセルは、所与の期間に受け取られた放射線の量によって決まる量を有する対応する電荷Ｃ１０２乃至Ｃ１１５を受け取って格納する。例えば、ピクセルＰ１１は試料ＳのサブセクションＳ１０２から受け取った放射線部分ＲＰ１０２を取り込んで、対応する電荷Ｃ１０２を生成／格納する。同様に、ピクセルＰ２１は、サブセクションＳ１１２から受け取った放射線部分Ｒ１１２に関連する放射線量に従って電荷Ｃ１１２を生成／格納し、ピクセルＰ１２は、サブセクションＳ１０３から受け取った放射線部分Ｒ１０３に従って電荷Ｃ１０３を生成／格納する、等である。
【００２９】
本発明の好ましい実施形態によれば、システム１００は走査タイプの検査操作を実行し、その最中に、試料Ｓは光学システム１０３およびイメージセンサ１１０に対して並進移動される。イメージセンサ１１０内に格納された電荷は、試料Ｓから取り込まれたイメージデータが、試料Ｓの走査移動と協調してイメージセンサ１１０のピクセルの列に沿って転送されるように、協調した方式でシフトされる。イメージ取り込みおよびイメージデータ転送操作中の、試料Ｓと、イメージセンサ１１０内に格納された電荷との協調した移動は、図１Ａ乃至１Ｃに簡略化した形式で描写されており、それらはそれぞれ、逐次時間ｔ０、ｔ１およびｔ２におけるシステム１００の部分を示す（図１Ａ乃至１Ｃに、それぞれ「１００（ｔ０）」、「１００（ｔ１）」、「１００（ｔ２）」で示されている）。これらの数字はそれぞれ、拡大された試料ＳのセクションＳ１とイメージセンサ１１０のピクセル群１１１−１を示す（試料Ｓおよびシステム１００のその他の部分は簡略にするため省略されている）。例示の目的で、セクションＳ１はサブセクションＳ１００乃至Ｓ１１５に分割されており、それは試料Ｓの隣接する微小な領域に対応する。
【００３０】
図１Ａは、撮像領域ＩＲ（ｔ０）がセクションＳ１のサブセクションＳ１０２乃至Ｓ１１５を包含するように、光学システム（図示せず）が試料Ｓに対して配置されている場合の初期時間ｔ０でのシステム１００を示す。上記で説明したように、このときセクションＳ１０２乃至Ｓ１１５からの放射線は、放射線（光）部分ＲＰ１０２乃至ＲＰ１１５によってピクセル群１１１−１に指向され、それによりピクセルＰ１１乃至Ｐ２４はそれぞれ、サブセクションＳ１０２乃至Ｓ１１５から受け取った光の量に基づいて電荷Ｃ１０２乃至Ｃ１１５を取り込み／格納する。
【００３１】
図１Ｂは、光学システム（図示せず）に相対する試料Ｓの移動が、撮像領域ＩＲ（ｔ１）を試料Ｓに相対して上方にインクリメンタルに（すなわち、方向Ｄに）移動させて、それにより撮像領域ＩＲ（ｔ１）がセクションＳ１のサブセクションＳ１０１乃至Ｓ１１４を包含した後のシステム１００（ｔ１）を示す。この相対運動は、例えば、光学システムとセンサを定置した状態に保ちながら、試料Ｓを図１Ａにおける下方に移動させることによって達成され得る。図１Ｂの右側を参照すると、撮像領域ＩＲが方向Ｄにインクリメンタルに移動されるのと同時に、イメージセンサ１１０は、アナログイメージデータ値（すなわち、電荷Ｃ１０２乃至Ｃ１１５）が生成されて、ピクセルＰ１１乃至Ｐ２４から出力感知ノード１４５のほうに系統的に転送されるように、同時に駆動される（すなわち、以下に説明するクロック信号、リセット信号および他の制御信号によって制御される）。具体的には、撮像領域ＩＲ（ｔ１）がサブセクションＳ１０１乃至Ｓ１１４を包含するようにシフトすると、イメージセンサ１１０は電荷Ｃ１０２乃至Ｃ１１５を下方にシフトするように駆動され、それにより、電荷Ｃ１０２乃至Ｃ１１４はピクセルＰ１１−Ｐ２３からピクセルＰ１２−Ｐ２４にシフトされ（図１Ｂの曲がった破線矢印で示すように）、電荷Ｃ１０５およびＣ１１５は、以下に説明する方式での出力感知ノード１４５への転送のために、ピクセル群１１１−１から外にシフトされる。電荷Ｃ１０２乃至Ｃ１１４の下方へのシフトは、これら電荷それぞれが、時間ｔ０において試料Ｓの同じサブセクションから受け取った放射線によって影響され続けるように、撮像領域ＩＲ（ｔ１）の移動と協調されることに留意されたい。つまり、このときピクセルＰ１２に格納されている電荷Ｃ１０２は、サブセクションＳ１０２から伝送された放射線ＲＰ１０２によって影響される。撮像領域ＩＲ（ｔ１）に有効に追加されているサブセクション１０１および１１１は、光学システム（図示せず）によってピクセルＰ１１およびＰ１２に伝送された放射線部分ＲＰ１０１およびＲＰ１１１をそれぞれ伝送することにも留意されたい。
【００３２】
図１Ｃは、試料Ｓの撮像領域ＩＲの、光学システム（図示せず）に相対した方向Ｄへの付加的なインクリメンタルな移動の後に、システム１００（ｔ２）が撮像領域ＩＲ（ｔ２）に、セクションＳ１のサブセクションＳ１００乃至Ｓ１１３を包含させることを示す。図１Ｂに示すものと同様に、イメージセンサ１１０は、電荷Ｃ１０１乃至Ｃ１１３をピクセルＰ１１乃至Ｐ２４から下方に系統的に転送し、電荷Ｃ１０４およびＣ１１４を、出力感知ノード１４５上の伝送のためにピクセル群１１１−１の外に転送するように駆動される。図１Ａ乃至１Ｃを参照して上述した方式で、イメージセンサ１１０を試料に相対して光学システムの移動と協調させて連続的に駆動することによって、アナログイメージデータは、システム１００によって実行される走査タイプの検査操作中に連続的に取り込まれる。
【００３３】
図１を再び参照すると、イメージセンサ１１０はさらに、ピクセルによって取り込まれたアナログイメージデータ値を、ＡＤＣ１５０に伝送するために、出力感知ノード１４５に転送するように構成されたオプションのピクセルバッファ１２０−１乃至１２０−Ｎ、シフトレジスタ１３０−１乃至１３０−Ｎおよび出力回路１４０−１乃至１４０−Ｎも含む。これらの回路はそれぞれ、簡略実施形態の各ピクセル群の２つの列に則して説明されることに留意されたい。したがって、ピクセルバッファ１２０−１乃至１２０−Ｎはそれぞれ、ピクセル群１１１−１乃至１１１−Ｎからパラレルに転送されるアナログイメージデータ値の１つの行を受け取ってバッファする（一時的に格納する）２つの電荷格納セルＢ１およびＢ２を含む。同様に、シフトレジスタ１３０−１乃至１３０−Ｎは、バッファ１２０−１乃至１２０−Ｎから並列に転送されるアナログイメージデータ値を受け取ってバッファするようにそれぞれ構成されるとともに、そのアナログイメージデータ値を、関連する出力回路１４０−１乃至１４０−Ｎと直列にシフトするように構成された２つの格納セルＲ１およびＲ２を含む。各出力回路（例えば、出力回路１４０−１）はさらに、関連するシフトレジスタ（例えばシフトレジスタ１３０−１）から受け取ったアナログイメージデータ値を受け取ってバッファするように構成されたオプションの出力バッファ１４１を含んでもよく、また、既知の技法を用いて関連するアナログ出力信号ＯＵＴ１乃至ＯＵＴＮを生成するように構成された出力転送ゲート１４３、出力感知ノード１４５および出力ドライバ１４７も含む。オプションのピクセルバッファ１２０−１乃至１２０−Ｎ、シフトレジスタ１３０−１乃至１３０−Ｎおよび出力回路１４０−１乃至１４０−Ｎの動作に関しては、以下にさらに詳細に説明する。
【００３４】
ＡＤＣ１５０は、アナログ出力信号ＯＵＴ１乃至ＯＵＴＮを対応するデジタル出力値Ｄｘにそれぞれ変換する多数のアナログ−デジタル変換器ユニット１５０−１乃至１５０−Ｎを含み、デジタル出力値Ｄｘは次にＤＳＰ／ＥＰ回路１６０に転送される。ユニット１５０−１で示すように、各ユニット１５０−１乃至１５０−Ｎは、対応するアナログ出力信号（例えば、出力信号ＯＵＴ１）をコンバータ回路１５４に通すように構成された相関二重サンプリングおよびサンプルアンドホールド回路（ＣＤＳ／ＳＨ）１５２を含む。
【００３５】
ＤＳＰ／ＥＰ回路１６０は、マイクロプロセッサ（μＰ）１６５による処理のためにデジタルイメージデータ値Ｄｘを受け取り格納するように構成された多数のデジタルレジスタ（例えばレジスタ）１６２−１乃至１６２−３を含むメモリ回路１６２を含む。本発明の一態様によれば、マイクロプロセッサ１６５は、図３Ａ乃至３Ｄを参照して以下に説明する出力ビニングプロセス１６７による１以上のデータ処理操作と、図４Ａ乃至４Ｆを参照して以下に説明するマルチサンプリングプロセス１６８を実行するように構成される。一実施形態において、タイミング生成器１７０およびデジタル制御回路１８０は、オペレータのコマンドによって、システム１００が、所与の期間にわたり、図２Ａ乃至２Ｇを参照して以下に説明する従来の（単一のピクセル）プロセス１６６のうち１つ、または、図３Ａ乃至４Ｆを参照して以下に説明する出力ビニングプロセス１６７およびマルチサンプリングプロセス１６８のうち１つを実行するように選択的に再構成可能となるように構成される。システム１００の再構成可能な機能性を図式的に描写するために、タイミング生成器１７０の機能的回路系は、ピクセル制御回路１７１、ピクセルバッファ制御回路１７３、出力回路制御回路１７７およびＡＤＣ制御回路１７９を用いるように描写され、デジタル制御回路１８０は、メモリ制御回路１８１およびＤＳＰ／ＥＰモード制御回路１８３を含むように描写されている。これらの種々の回路は、ユーザが供給した制御データによって再構成可能である状態に描写されており、ユーザが供給した制御データは、タイミング生成器１７０に、クロック信号ＣＬＫ１乃至ＣＬＫ５とリセットクロック信号ＲＳＴを生成させ、デジタル制御回路１８０に、メモリ制御信号ＭＣとプロセスまたは制御信号ＰＣを、イメージセンサ１１０、ＡＤＣ１５０およびＤＳＰ／ＥＰ回路１６０を制御するような方式で生成させ、その結果、これらの回路は、所与の期間にわたり、単一のピクセルプロセス１６６、出力ビニングプロセス１６７およびマルチ試料プロセス１６８のうち選択された１つに従って動作する（図１Ａのブロック１６６−１６８は、プロセス１６５によって実施される別のオペレーティングソフトウェアプログラムの図式的描写であり、別個のハードウェアを表す意図はないことに留意されたい）。例えば、ピクセル制御回路１７１は、ピクセル群１１１−１乃至１１１−Ｎのイメージ取り込みおよび電荷シフト操作を、メモリロケーション１７１Ａ内に格納されたモード制御データに従って制御する２つ以上のクロック信号ＣＬＫ１を生成する。同様に、ピクセルバッファ制御回路１７３は、バッファ回路１２０−１乃至１２０−Ｎの電荷バッファ操作を、メモリロケーション１７３Ａ内に格納されたモード制御データに従って制御するクロック信号ＣＬＫ２を生成し、シフトレジスタ制御回路１７５は、シフトレジスタ回路１３０−１乃至１３０−Ｎの動作を、メモリロケーション１７５Ａ内に格納されたモード制御データに従って制御するクロック信号ＣＬＫ３を生成し、出力制御回路１７７は、出力制御回路１４０−１乃至１４０−Ｎの動作を、メモリロケーション１７７Ａ及び１７７Ｂ内に格納されたモード制御データに従って制���する出力回路クロック信号ＣＬＫ４及びリセットクロック信号ＲＳＴを生成し、ＡＤＣ制御回路１７９は、ＡＤＣ回路１５０−１乃至１５０−Ｎのアナログ−デジタル変換動作のタイミングを、メモリロケーション１７９Ａ内に格納されたモード制御データに従って制御するクロック信号ＣＬＫ５を生成する。同様に、デジタル制御回路１８０は、メモリ回路１６２のデジタルデータ格納および転送動作を、メモリロケーション１８１Ａ内に格納されたデータに従って制御し、モード制御回路１８３は、マイクロプロセッサ１６５によって実行される操作を、メモリロケーション１８３Ａ内に格納されたモード制御データに従って制御し、それにより、最終イメージデータ値Ｄ（Ｓｘｘ）が、メモリロケーション１８３Ａ内に格納されたモード制御データ値によって決定されるプロセス１６６乃至１６８のうち１つに従って生成される。クロック信号、リセット信号および制御信号それぞれは、イメージセンサ１１０、ＡＤＣ１５０およびＤＳＰ／ＥＰ１６０が以下に説明する方式で動作するように、対応する現在格納されている制御データに従って生成される。当業者ならば、図１に描写された種々の制御回路と制御信号は、説明のために大幅に簡略化されており、以下の説明で用いられる機能および制御信号は、本発明の説明のためのみに用いられ、特許請求の範囲に別途記載されない限り、添付の請求項を限定する意図はないことを理解するであろう。
【００３６】
本発明の一態様によれば、ＡＤＣ１５０は、リセットクロック信号ＲＳＴの各サイクル中に（すなわち、各出力回路１４０−１乃至１４０−Ｎの出力感知ノード１４５の各リセット間に）、２つ以上のアナログイメージデータ値がデジタルイメージデータ値に変換されるように制御される。図１のピクセル群１１１−１を参照すると、アナログイメージデータ値Ｃ１１乃至Ｃ２４がそれぞれピクセルＰ１１乃至Ｐ２４内で生成され、次に出力感知ノード１４５に系統的に転送されてＡＤＣ１５０にアナログ出力信号ＯＵＴ１として伝送され、ＡＤＣ１５０はアナログ出力信号ＯＵＴ１をデジタルデータ値Ｄｘｘに変換し、その値はＤＳＰ／ＥＰ１６０によるさらなる処理のためにメモリ１６２に格納される。図２Ａ乃至２Ｇを参照して以下に説明するように、システム１００が、従来の単一のピクセル処理（図１のブロック１６６）を実行するように構成される場合、各アナログイメージデータ値Ｃ１１乃至Ｃ２４は出力バッファ１４１に個々に転送され、また、出力バッファ１４１から出力感知ノード１４５に個々に転送されて、出力感知ノード１４５の各リセット間にＡＤＣ１５０−１によって対応するデジタルイメージ値に変換される（すなわち、出力感知ノード１４５は、各アナログイメージデータ値Ｃ１１乃至Ｃ２４が出力信号ＯＵＴ１として伝送された後にリセットクロック信号ＲＳＴによって初期値（リセットされ電荷状態）にリセットされる）。対照的に、システム１００が、出力ビニングプロセス１６７（図３Ａ乃至３Ｄを参照して以下に説明する）またはマルチサンプリングプロセス１６８（図４Ａ乃至４（Ｉ）を参照して以下に説明する）のいずれかを実行するように構成される場合、出力感知ノード１４５が、２つ以上のアナログイメージデータ値を選択的に同時に合算（格納）するために用いられ、ＡＤＣ１５０−１は、リセットクロック信号ＲＳＴの各サイクル中に２つ以上のデジタルイメージ値を生成するように制御され、それにより、システム１００は、低い光レベルを、高速で、高空間分解能および高信号対雑音比をもって検出するために最適化され、それにより従来の手法の不都合を克服する。
【００３７】
ここで本発明を、検査システム１００（図１）の部分を示す部分ブロック図を用いて簡略な例示的実施形態を参照して説明する。具体的には、図２Ａ乃至２Ｇは、単一のピクセル処理１６６を実行するように構成された場合の検査システム１００によって実行される検査動作を描写し、図３Ａ乃至３Ｄは、システム１００が出力ビニングプロセス１６７を実行するように構成されている場合の、イメージセンサ１１０からＡＤＣ１５０へのアナログイメージ電荷の系統的シフトを描写し、図４Ａ乃至４Ｆは、システム１００がマルチサンプリング処理１６８を実行するように構成されている場合の、イメージセンサ１１０からＡＤＣ１５０へのアナログイメージ電荷の系統的シフトを描写する。各例に関連する検査操作中に、試料Ｓは移動されて光は絶えず収集されて転送され、図１Ａ、１Ｂおよび１Ｃを参照して説明したのと同じ方式でデジタルデータに変換される。簡潔にするため、例示的操作は、所与の初期モーメントにおいてピクセル群１１１−１に生成されたアナログイメージデータ値（電荷）のみを参照して説明され、前提として、電荷は例示的操作の前後に、説明した方式で絶えず同時に生成されて処理され、また、イメージセンサ１１０のその他のピクセル群においても同時に実行されるものとする。さらに、簡潔にするため、図では、例示的操作の関与する部分中に用いられる電荷およびクロック信号、リセット信号および制御信号のみを描写していることに留意されたい。図は、描写の目的のために一般に、一部のイメージプロセスがあたかも同時に実行されその他のイメージプロセスをあたかも逐次実行されるように描写していることに留意されたい。実際の実装ではイメージプロセスの厳密なタイミングは、説明したものとは異なっていてもよく、描写された同時プロセスのうち一部は異なる時点で実行されてもよく、その場合、描写された逐次プロセスのうち一部は、実質的に同時に実行されてもよい。
【００３８】
図２Ａ乃至２Ｃは、以下に説明する単一のピクセル、出力ビニングおよびマルチサンプリングプロセスによって一般的に用いられ、当技術分野で知られる技法と類似した技法を用いて実行されるイメージ取り込みおよび初期電荷転送操作を描写する。図２Ａは、ピクセル群１１１−１のピクセルＰ１１乃至Ｐ２４が、試料（図示せず）から対応する放射線部分を受け取り、上記に説明した方式で対応するアナログイメージデータ値（電荷）Ｃ１１乃至Ｃ２４を生成する時点でのシステム１００（ｔ０）（すなわち、時間ｔ０におけるシステム１００）を示す。例えば、ピクセルＰ１１は放射線部分ＲＰ１１を受け取るように配置され、それによって電荷Ｃ１１を取り込み／格納する。同様に、ピクセルＰ１２は受け取った放射線部分ＲＰ１２に応じて電荷Ｃ１２を取り込み／格納し、ピクセルＰ１３は受け取った放射線部分ＲＰ１３に応じて電荷Ｃ１３を取り込み／格納し、ピクセルＰ１４は受け取った放射線部分ＲＰ１４に応じて電荷Ｃ１４を取り込み／格納する。図２Ｂは、試料がイメージセンサ１１０および光学素子（図示せず）に相対してインクリメンタルに移動した後の後続時間ｔ１１におけるシステム１００（ｔ１１）を描写し、ピクセルバッファ１１１−１は、図１Ａ乃至１Ｃを参照して上記に説明した方式で電荷Ｃ１１乃至Ｃ２４をシフトさせるように駆動される。具体的には、イメージセンサ１１０は、クロック信号ＣＬＫ１によって、電荷Ｃ１１乃至Ｃ２４を下方にシフトさせるように駆動され、それにより電荷Ｃ１１乃至Ｃ２３はピクセルＰ１１−Ｐ２３からピクセルＰ１２−Ｐ２４にシフトされ（図２Ｂの曲がった破線矢印で示される）、電荷Ｃ１４乃至Ｃ２４は、ピクセル群１１１−１から出て、ピクセルバッファ１２０−１の電荷格納セルＢ１およびＢ２へとシフトされる。同時に、クロック信号ＣＬＫ２は、電荷格納セルＢ１およびＢ２に予め存在したいずれの電荷をも、シフトレジスタ１３０−１の格納セルＲ１およびＲ２に転送する（既存の電荷はこの説明に関連しないため、この転送は図示していない）。電荷Ｃ１１乃至Ｃ２３の下方へのシフトは、これらの各電荷が、被検試料の同じサブセクションから受け取られた放射線によって影響され続けるように、対応する撮像領域（図示せず）の移動と協調することに留意されたい。つまり、このときピクセルＰ１２に格納されている電荷Ｃ１１は、このときピクセルＰ１２に指向されている放射線部分ＲＰ１１によって影響される。同様に、放射線部分ＲＰ１２およびＲＰ１３はそれぞれ、下方にシフトされてピクセルＰ１３およびＰ１４に指向される。図２Ｃは、電荷Ｃ１４およびＣ２４が、シフトレジスタ１３０−１の格納セルＲ１およびＲ２に転送されるようにクロック信号ＣＬＫ２によってピクセルバッファ１２０−１の外にシフトされた後の、後続時間ｔ１２におけるシステム１００（ｔ１１）を描写している。図２Ｃに描写されるように、この転送は、電荷Ｃ１３およびＣ２３をピクセルバッファ１２０−１に転送する、図２Ｂに描写された転送に類似した垂直転送と同時に行われてもよい。
【００３９】
図２Ｄ乃至２Ｇは、アナログイメージデータ値（すなわち、電荷Ｃ１４およびＣ２４）の行の、対応するデジタルデータ値への、よく知られる相関二重サンプリング（ＣＤＳ）技法を用いた後続の転送と変換を描写する。図２Ｄに描写されるように、時間ｔ１３において、シフトレジスタ１３０−１は、シフトレジスタ１３０−１の格納セルＲ２からの電荷Ｃ２４を出力バッファ１４１にシフトするようにクロック信号ＣＬＫ３によって駆動される。ほぼ同じタイミングで、出力感知ノード１４５は、リセット信号ＲＳＴを駆動することによってリセットされ、それにより、出力感知ノード１４５に格納された初期（リセット）電荷値は、電荷ＩＮＩＴに対応する初期（リセット）アナログ値０（ＩＮＩＴ）を有する対応する出力信号ＯＵＴ１を生成する（すなわち．ドライバ１４７による増幅によって）。さらに、ＡＤＣ１５０は、関連する制御信号によって、出力信号アナログ値０（ＩＮＩＴ）を、例えばＣＤＳ回路１５２内のキャパシタに格納するように駆動されるか、または、代替的に、アナログ−デジタル変換器１５４によってデジタル化されて、メモリ回路１６２のメモリロケーション１６２−１内にデジタル値Ｄ１０として格納される。次に、図２Ｅに示すように、出力回路１４０−１はクロック信号ＣＬＫ４によって、アナログイメージデータ値Ｃ２４を出力バッファ１４１から出力感知ノード１４５に転送するように駆動され、それにより、電荷Ｃ２４のレベルに対応する電圧Ｏ２４を有する出力信号ＯＵＴ１を生成し、また、ＡＤＣ１５０は、出力電圧Ｏ２４を、メモリ回路１６２のメモリロケーション１６２−２に格納されるデジタル値Ｄ１１に変換するように駆動される。図２Ｅの最下部に示すように、一実施形態において次に、試料（図示せず）の対応するサブセクションに関するＣＤＳ（最終）イメージデータ値Ｄ（Ｓ２４）が、デジタル値Ｄ１０とＤ１１の間の差を求めることによって生成され、それは、例えば、単一のピクセルプロセスソフトウェア１６６に関連する命令を用いてマイクロプロセッサ１６５を制御することによって実行される（すなわち、ＣＤＳ回路において減算が行われていない場合）。図２Ｆに描写されるように、時間ｔ１５において、シフトレジスタ１３０−１は再びクロック信号ＣＬＫ３によって駆動されて、電荷Ｃ１４を格納セルＲ２から出力バッファ１４１にシフトし、出力感知ノード１４５は再びリセットクロック信号ＲＳＴによって初期電荷ＩＮＩＴにリセットされ、ＡＤＣ１５０は駆動されて、例えば出力信号ＯＵＴ１（すなわち、信号値０（ＩＮＩＴ））をデジタル化して、メモリ回路１６２のメモリロケーション（例えば、ロケーション１６２−１）にデジタル値Ｄ２０として格納する。時間ｔ６において、図２Ｇに描写するように、出力回路１４０−１は再びクロック信号ＣＬＫ４によって駆動されてアナログイメージデータ値Ｃ１４を出力バッファ１４１から出力感知ノード１４５に転送し、それにより、電荷Ｃ１４のレベルに対応する電圧Ｏ２４を有する出力信号ＯＵＴ１を生成し、ＡＤＣ１５０は例えば、出力電圧Ｏ１４を、メモリ回路１６２のメモリロケーション１６２−２に格納されたデジタル値Ｄ２１に変換するように駆動され、次に、ＣＤＳイメージデータ値Ｄ（Ｓ１４）が、デジタル値Ｄ２０とＤ２１の間の差を求めることによって生成される。第１の行の、デジタル値（上記に説明した）への変換によって明らかなように、単一のピクセルプロセスの特徴は、出力感知ノード１４５が各アナログイメージデータ値間で（例えば電荷Ｃ２４とＣ１４の間で）リセットされるということである。
【００４０】
最終アナログイメージデータ値が出力バッファ１４１または出力感知ノード１４５のいずれかに転送された後で、データの１つの付加的な行が処理のために下方にシフトされる。例えば、図２Ｇに示すように、次の電荷の行Ｃ１３およびＣ２３がシフトレジスタ１３０−１の格納セルＲ１およびＲ２にシフトされる。電荷Ｃ２３およびＣ１３は、電荷Ｃ２４およびＣ１４に関して上記に説明した方式でＣＤＳイメージデータ値の生成のために出力回路１４０−１にシフトされる。
【００４１】
図３Ａ乃至３Ｄは、制御データによって出力ビニングプロセス１６７（図１）を実行するように構成された場合のシステム１００（図１）の動作を描写する。説明を簡略化するために、単一のピクセル処理の説明で用いられたのと同じ電荷の呼称（すなわちＣ１１乃至Ｃ２４）が、この例でも用いられる。出力ビニングプロセスは、図２Ａ乃至２Ｃを参照して上記に説明したものと同じイメージ取り込み操作を含むため、図２Ａ乃至２Ｃに関連するイメージ取り込み操作は、以下では簡潔にするために省略されていることに留意されたい。つまり、図３Ａ乃至３Ｄに示された出力ビニングプロセスの説明は、図２Ｃに示すようにイメージセンサ１１０内に既に転送された、取り込まれたアナログイメージデータ値Ｃ１４およびＣ２４で開始し、そこで図３Ａは、時間ｔ１２（図２Ｃ）に後続する時間ｔ３１での出力ビニングプロセスに従って実行される後続の電荷転送を描写する。
【００４２】
図３Ａを参照すると、出力ビニングプロセスの一態様により、イメージセンサ１１０（ｔ３１）は、２つのアナログイメージデータ値（すなわちＣ２４およびＣ１４）を出力感知ノード１４５に逐次転送するように駆動され、その結果、出力感知ノード１４５は、第１の期間中に第１のアナログイメージデータ値を格納し（すなわち、図３Ａを参照すると、電荷Ｃ２４は時間ｔ３１に感知ノード１４５に格納される）、また、第２の期間（すなわち、第１の期間に後続した）中の２つのアナログイメージデータ値の合計（すなわち、図３Ｄで「Ｃ１４＋Ｃ２４」として示される電荷Ｃ１４とＣ２４の合計）を格納する。具体的には、出力バッファ１４０−１は、アナログイメージデータ値Ｃ２４が出力感知ノード１４５に格納された状態で（すなわち、出力感知ノード１４５が、電荷Ｃ２４に対応するデジタルデータ値Ｄ１１を生成した後でリセットされない状態）、クロック信号ＣＬＫ４を用いて、アナログイメージデータ値Ｃ１４を出力感知ノード１４５に転送するように駆動される。
【００４３】
この例示的実施形態によれば、出力ビニングは、ＡＤＣ１５０−１を、１つの電荷が出力感知ノード１４５に格納されている間の第１の期間中に第１の対応するデジタル出力データ値を生成させるように制御し、次に、２つの電荷の合計が出力感知ノード１４５に格納されている間の後続の（第２の）期間中に第２の対応するデジタル出力値を生成させるように制御することを包含する。この態様は図３Ｂおよび３Ｄに描写されており、図３Ｂは、電荷Ｃ２４のみが出力感知ノード１４５に格納されている間の第１の期間（時間ｔ３２）中に第１の対応するデジタル出力データ値（すなわちＤ１１）を生成させるようにＡＤＣ１５０１を制御することを描写しており、図３Ｄは、電荷Ｃ１４と２４の合計が出力感知ノード１４５に格納されている間の第２の期間ｔ３４中に第２の対応するデジタル出力データ値（すなわちＤ１２）を生成させるようにＡＤＣ１５０１を制御することを描写している。図３Ｂの例においてデジタル出力値Ｄ１１はメモリロケーション１６２−２に格納され、図３Ｄは、メモリ１６２のメモリロケーション１６２−３に格納されたデジタル値Ｄ１２を示す。第２の期間が終わる時点でメモリ１６２に格納された２つのデジタルイメージデータ値（すなわちＤ１１およびＤ１２）は、図３Ａに示した出力バッファリセットの後で生成されたことに留意されたい。
【００４４】
この例示的実施形態によれば、漸次生成されるデジタルイメージデータを用いて個々のピクセル値を計算するために、下流のデジタル信号処理が利用される。例えば、データ値Ｄ１１からリセットデータ値Ｄ１０を差し引くことによって（すなわち、図２Ｅを参照して上記に説明したように、また、図３Ｂでも示すように）、ＣＤＳイメージデータ値Ｄ（Ｓ２４）を計算した後で、次にＣＤＳイメージデータ値Ｄ（Ｓ１４）が、図３Ｄの最下部で示すように、データ値Ｄ１２とＤ１１の差を求めることで計算される。別の実施形態において、デジタルデータ値Ｄ１０乃至Ｄ１２は、出力バッファ１４１の各リセット時に生成されたリセットクロックノイズ成分を決定するために、計算された差を用いる等の、その他の目的で用いられてもよい。
【００４５】
図３Ｂは、出力感知ノードへの転送と、電荷Ｃ２４のデジタル化を描写する。図３Ｃは、電荷Ｃ１４の出力バッファ１４１への転送を描写する。図２Ｆに描写された対応するステップとは対照的に、このステップではリセット操作がないことに留意されたい。これは、図３Ｂに描写された出力感知ノードへの転送後に、信号が安定化するためのより多くの時間を可能にする。電荷Ｃ２４からの出力Ｏ２４のデジタル化は、図３Ｂに描写されるように時間ｔ３２で行われてもよく、または、ｔ３２とｔ３３の間の時間まで幾分遅延してもよい。
【００４６】
出力ビニングプロセスの一態様により、出力感知ノード１４５が初期値ＩＮＩＴにリセットされる速度は、シフトレジスタクロック信号ＣＬＫ３の２つ以上のサイクルに等しい。つまり、アナログイメージデータ値は、シフトレジスタクロック信号ＣＬＫ３の各サイクル中に１つのアナログイメージデータ値が出力感知ノード１４５に転送されるように、（すなわち、出力回路クロック信号ＣＬＫ４がシフトレジスタクロック信号ＣＬＫ３と同じである）シフトレジスタ１３０−１によって出力回路１４０−１にシリアルに転送される。例えば、図３Ａおよび３Ｃは、電荷Ｃ２４が、シフトレジスタクロック信号ＣＬＫ３の第１のサイクル中に出力感知ノード１４５に転送され（図３Ａに描写されるように）、電荷Ｃ１４が、シフトレジスタクロック信号ＣＬＫ３の次の逐次サイクル中に出力感知ノード１４５に転送される（図３Ｃに描写されるように）ような、アナログイメージデータ値Ｃ２４およびＣ１４の転送を描写している。２つのアナログイメージデータ値Ｃ２４およびＣ１４は図３Ａに描写された１つのみのリセット操作のために出力バッファ１４１に転送されるため、この例示的実施形態は、出力感知ノード１４５が初期値ＩＮＩＴにリセットされる速度が、シフトレジスタクロック信号ＣＬＫ３の２つ以上のサイクルに等しいことを示している。
【００４７】
図４Ａ乃至４Ｆは、制御データによって、マルチサンプリングプロセス１６８（図１）を実行するように構成された場合のシステム１００（図１）の動作を描写する。マルチサンプリングプロセスは、図２Ａおよび２Ｂを参照して上記に説明したものと同じイメージ取り込みおよび初期アナログイメージデータ転送操作を実行することによって開始するため、これらのイメージ取り込みおよび初期アナログイメージデータ転送操作は、簡潔にするために以下では省略されることに留意されたい。つまり、マルチサンプリングプロセスの説明は、図２Ｂに示すように時間ｔ１１においてイメージセンサ１１０内に既に転送されている取り込まれたアナログイメージデータ値で開始し、図４Ａは、マルチサンプリングプロセスに従って後続の時間ｔ４１において実行される後続の電荷転送を描写する。
【００４８】
マルチサンプリングプロセスの一例示的実施形態の第１の態様によれば、多数のピクセル電荷（アナログイメージデータ値）は、シフトレジスタ１３０−１に受け渡される前にピクセルバッファ回路１２０−１のピクセルバッファＢ１およびＢ２に「垂直に」ビニングされる。図４Ａは、電荷Ｃ１４およびＣ２４が図２Ａおよび図２Ｂを参照して上記に説明したように転送された後で電荷Ｃ１３およびＣ２３がピクセルバッファＢ１およびＢ２に転送され、それにより、合算された（合成された）電荷Ｃ１３＋Ｃ１４がピクセルバッファＢ１に格納され、合算された電荷Ｃ２３＋Ｃ２４がピクセルバッファＢ２に格納されるのを示す。合成された電荷をピクセルバッファＢ１およびＢ２内にビニングすることは、図２Ａ乃至２Ｇを参照して上記に説明した単一の転送速度を用いて達成され得るよりも速い速度での、電荷のピクセル群１１１−１からの転送（すなわち、クロック信号ＣＬＫ１がより高い周波数で生成され得る）を促進することに留意されたい。
【００４９】
一実施形態において、デジタルイメージデータ値への変換のための、出力感知ノード１４５への合算された電荷の後続の転送は、上記に説明した単一のピクセルプロセスで用いられるものと類似している。図４Ｂを参照すると、時間ｔ４２において、ピクセルバッファ回路１２０−１は、クロック信号ＣＬＫ２によって、合算された電荷Ｃ１３＋Ｃ１４をピクセルバッファＢ１からシフトレジスタ１３０−１のレジスタＲ１に転送するように制御され、また、合算された電荷Ｃ２３＋Ｃ２４をピクセルバッファＢ２からレジスタＲ２に転送するように制御される。同時に、垂直転送は、ピクセル群１１１−１内の全ての電荷を一行下に移動させ、その結果、電荷Ｃ１１がピクセルＰ１３からピクセルＰ１４に転送され、電荷Ｃ２１がピクセルＰ２３からピクセルＰ２４に転送され、電荷Ｃ１２およびＣ２２がピクセルＰ１４およびＰ２４からピクセルバッファ１２０−１に転送される。図４Ｃを参照すると、時間ｔ４３において、シフトレジスタは、クロック信号ＣＬＫ３によって、合算された電荷Ｃ１３＋Ｃ１４をレジスタＲ１からレジスタＲ２にシフトするように駆動されるとともに、合算された電荷Ｃ２３＋Ｃ２４をレジスタＲ２から出力バッファ１４１に転送するように駆動される。ほぼ同時に、出力感知ノード１４５は、リセットクロック信号ＲＳＴによって、初期電荷値ＩＮＩＴを格納するようにリセットされ、対応する出力信号ＯＵＴ１は初期デジタルイメージデータ値Ｄ１０を生成するように変換され、その値はメモリ１６２のメモリロケーション１６２−１に格納される。図４Ｄを参照すると，時間ｔ４４において、合算されたＣ２３＋Ｃ２４は出力バッファ１４１から出力感知ノード１４５に転送され、それによって、合算された電荷Ｃ（２３＋２４）に対応する、対応する出力信号ＯＵＴ１を生成する。
【００５０】
マルチサンプリングプロセスの別の態様によれば、ＡＤＣ１５０−１は、所与の期間中に、出力感知ノード１４５に格納された同じ合算された電荷に基づいて、多数のデジタル出力データ値を生成するように（すなわち、第１の対応するデジタル出力データが所与の期間の第１の部分中に生成され、第２の対応するデジタル出力データが所与の期間の第２の部分中に生成されるように）制御される。図４Ｄを参照すると、合算された電荷Ｃ２３＋Ｃ２４は所与の期間の間、出力感知ノード１４５に格納され、アナログ出力信号ＯＵＴ１は、この期間中に合算された電荷Ｃ２３＋Ｃ２４に対応する値Ｏ（２３＋２４）を有する。この期間の第１の部分の間、ＡＤＣ１５０−１は、クロック信号ＣＬＫ５によって、出力信号ＯＵＴ１が上記に記載したように格納または変換され、それにより、メモリ１６２のメモリロケーション１６２−２に格納されるデジタル出力値Ｄ１１が生成されるように制御される。この期間の後続の第２の部分の間、ＡＤＣ１５０−１は、クロック信号ＣＬＫ５によって、出力信号ＯＵＴ１が再び格納または変換されて、メモリ１６２のメモリロケーション１６２３に格納されるデジタル出力値Ｄ１２を生成するように再び制御される。所与の（第１の）期間が終わる時点でメモリ１６２に格納された２つのデジタルイメージデータ値（すなわちＤ１１およびＤ１２）は、図４Ｃを参照して上記に説明した出力バッファリセットの後、且つ図４Ｅを参照して以下に説明する後続のリセットの前に生成されたことに留意されたい。次に下流のデジタル信号処理が、例えば、複製デジタルイメージデータ値を平均化することによって最終デジタルイメージ値を決定するために利用されてもよい。例えば、ＣＤＳイメージデータ値Ｄ（Ｓ２３）およびＤ（Ｓ２４）が、複製されたイメージ値Ｄ１１およびＤ１２それぞれから初期値Ｄ１０を差し引き、次に、２つの修正値の平均を計算することによって生成されてもよい。別の実施形態において、デジタルデータ値Ｄ１１およびＤ１２は、補正なしで平均化されても、または当技術分野で知られるその他の方法を用いて処理されてもよい。
【００５１】
開示される実施形態において、図４Ｅを参照すると、出力感知ノード１４５は、電荷Ｃ２３およびＣ２４に関するデジタルデータ値が生成された後で、且つ、シフトレジスタ１３０−１が、クロック信号ＣＬＫ３によって、合算された電荷Ｃ１３＋Ｃ１４を出力バッファ１４１に転送するように制御されている間に、初期値にリセットされる。図４Ｆを参照すると、出力回路１４０−１は、クロック信号ＣＬＫ４によって、合算された電荷Ｃ１３＋１４を出力バッファ１４１から出力感知ノード１４５に転送するように制御され、それによって、合算された電荷Ｃ１３＋Ｃ１４に対応する、値Ｏ（１３＋１４）を有するアナログ出力信号ＯＵＴ１を生成する。次に、ＡＤＣ１５０１は、上記に説明した方式でクロック信号ＣＬＫ５（図１）によって駆動されて、合算された電荷Ｃ１３＋１４が出力感知ノード１４５に格納されている期間の異なる部分中に複製デジタル出力値Ｄ２１およびＤ２２を生成し、次に、例えば複製デジタルイメージデータ値を平均化することによって最終デジタルイメージ値Ｄ（Ｓ１３）およびＤ（Ｓ１４）を求めるために下流のデジタル信号処理が利用される。図４Ｆの中央部分を参照すると、この時間中に、図４Ｂに描写されるものと同様な別の垂直転送が実行されて、合算された電荷Ｃ１１＋Ｃ１２およびＣ２１＋Ｃ２２をピクセルバッファ１２０−１の電荷格納セルＢ１およびＢ２からシフトレジスタ１３０−１に転送させる。
【００５２】
マルチサンプリングプロセスの一例示的実施形態の上記の説明は、１つの時間に一度に二行のイメージデータをビニングして、各アナログデータ値を二度デジタル化することを含んだが、これら特定の詳細は、原理を説明するために選択されたものであり、本発明の範囲を限定すると解釈されるべきではない。例えば、垂直クロックレートがＡＤＣの速度に相対して十分に低ければ、マルチサンプリングプロセスがイメージビニングなしで用いられてもよい。別の例では、出力バッファ１４１内のアナログピクセルデータを合算することにより、垂直ビニングの代わりに水平ビニングが用いられてもよい。別の例では、垂直と水平ビニングが組み合わされてもよい。別の例では、マルチサンプリングプロセスは、リセット値０（ＩＮＩＴ）とイメージデータ値両方の多数のサンプルを採択してもよい。リセット値の多数のサンプルの平均が計算され、イメージデータ値の平均から差し引かれてもよい。別の例では、３行のイメージデータまたは３つの水平ピクセルがビニングされてよい。データのより多数のビニングは、データ読み出しのためのより多くの時間を見込むため、ＡＤＣが各ビニングされたイメージデータ値の二倍超をデジタル化することを可能にする。
【００５３】
ここで、本発明に関する付加的な詳細を、本発明を実施するために修正され得る種々の検査システムおよびイメージセンサタイプを参照して、また、本発明の実地上の設定での使用に関する付加的な特定の詳細を参照して提供する。
【００５４】
図５は、ウェハ、レチクルまたはフォトマスク等の試料Ｓを検査または測定するように構成された例示的検査システム１００Ａを示す。試料Ｓは、試料Ｓの異なる領域の、光学システム（光学素子）１０３Ａの下での移動を助長するために、ステージ１０２Ａ上に配置されている。ステージ１０２ＡはＸ−Ｙステージを備えても、またはＲ−θステージを備えてもよい。いくつかの実施形態において、ステージ１０２Ａは検査中に焦点を維持するために、試料Ｓの高さを調節できる。別の実施形態において、光学素子１０３Ａの対物レンズ１０５Ａは、焦点を維持するために調節され得る。
【００５５】
照射源１０１Ａは１以上のレーザーおよび／または広帯域光源を備えてもよい。照射源１０１Ａは、ＤＵＶおよび／またはＶＵＶ放射線を、放出される放射線ＥＲとして放出してもよい。光学素子１０３Ａは、放出される放射線ＤＲを試料Ｓのほうに指向させ、指向された放射線ＤＲを試料Ｓに集束させるように構成される。光学素子１０３Ａはさらに、当技術分野で知られる技法を用いて構成された鏡、レンズおよび／またはビームスプリッタを備えてもよい。試料Ｓから反射または散乱された、指向された放射線ＤＲの部分は、光学素子１０３Ａによって、方向変換された放射線ＲＲとして、検出器アセンブリ１０６Ａ内に取り付けられたイメージセンサ１１０Ａに収集され指向され集束される。
【００５６】
検出器アセンブリ１０６Ａは、本明細書で説明されるように構成され操作されて、イメージセンサ１１０Ａによって取り込まれたアナログイメージデータを駆動、制御または読み出すために本明細書に説明された方法の少なくとも１つを実行するイメージセンサ１１０ＡおよびＡＤＣ１５０Ａを含む。イメージセンサ１１０Ａは、二次元アレイセンサまたは一次元ラインセンサを含んでよい。一実施形態において、イメージセンサ１１０ＡおよびＡＤＣ１５０Ａから出力されたデジタルイメージデータ値Ｄｘは、コンピューティングシステム１０７Ａに供給され、コンピューティングシステム１０７Ａは、デジタルイメージデータ値Ｄｘを、本明細書で説明される例示的実施形態に則した方式で格納および処理する。コンピューティングシステム１０７は、一実施形態においてキャリア媒体１０８Ａに格納されたプログラム命令１０９Ａによって構成される。
【００５７】
一実施形態において、照射源１０１Ａは、アークランプ、レーザー励起プラズマ光源またはＣＷレーザー等の連続源であってよい。別の実施形態において、照射源１０１Ａは、モードロックレーザー、ＱスイッチレーザーまたはＱスイッチレーザー励起プラズマ光源等のパルス源であってもよい。Ｑスイッチレーザーを組み込んだ検査システム１００Ａの一実施形態において、イメージセンサ１１０Ａはレーザーパルスと同期化される。この実施形態において、イメージセンサはレーザーパルス中にＴＤＩモードで作動してもよく、次に、レーザーパルス間にセンサの両側の多数の出力からデータを読み取ってもよい。
【００５８】
検査システム１００Ａの一実施形態は、試料Ｓ上にラインを照射して、１以上の暗視野および／または明視野収集チャンネルで散乱および／または反射した光を収集する。この実施形態において、イメージセンサ１１０Ａは、ラインセンサまたは電子衝撃ラインセンサを含んでよい。
【００５９】
検査システム１００Ａの別の実施形態は、試料Ｓ上に多数のスポットを照射して、１以上の暗視野および／または明視野収集チャンネルで散乱および／または反射した光を収集する。この実施形態において、イメージセンサ１１０Ａは、二次元アレイセンサまたは電子衝撃二次元アレイセンサを含んでよい。
【００６０】
検査システム１００Ａの種々の実施形態の追加の詳細は、２０１６年４月７日に公開された、Ｖａｚｈａｅｐａｒａｍｂｉｌらによる、「暗視野システムにおけるＴＤＩセンサ（TDI Sensor in a Darkfield System）」というタイトルの米国特許出願公開第２０１６／００９７７２７号、２０１３年１月１７日に公開されたＲｏｍａｎｏｖｓｋｙらによる、「ウェハ検査システム（WAFER INSPECTION SYSTEM）」というタイトルの米国特許出願公開第２０１３／００１６３４６号、２００９年７月１６日に公開された、Ａｒｍｓｔｒｏｎｇらによる米国特許出願第２００９／０１８０１７６号、２００７年１月４日に公開された、Ｃｈｕａｎｇらによる米国特許出願公開２００７／０００２４６５号、１９９９年１２月７日に発行された、Ｚｈａｏらによる、「ウェハ検査（Wafer Inspection）」というタイトルの米国特許第８，８９１，０７９号、Ｓｈａｆｅｒらによる、米国特許第５，９９９，３１０号および２００９年４月２８日に発行された、Ｌｅｏｎｇらによる米国特許第７，５２５，６４９号に見出され得る。これらの特許および特許出願はすべて、参照により本明細書に組み込まれる。
【００６１】
図６Ａおよび６Ｂは、本発明の別の例示的実施形態による、本明細書で説明される回路および／または方法を組み込んだ暗視野検査システムの態様を図示する。図６Ａにおいて、照射光学素子２０１は、被検ウェハまたはフォトマスク（試料）２１１の表面上のライン２０５に、鏡またはレンズ２０３によって集束される光２０２を生成するレーザーシステム２２０を備える。収集光学素子２１０は、ライン２０５から散乱された光をレンズおよび／または鏡２１２および２１３を用いてセンサ２１５に指向させる。収集光学素子２１０の光軸２１４はライン２０５の照射面にはない。いくつかの実施形態において、光軸２１４はライン２０５に対して略垂直である。センサ２１５は、リニアアレイセンサ等のアレイセンサを備えている。本明細書で説明される回路および／または方法のうち１以上は、センサ２１５を駆動、制御または読み出すために用いられる。
【００６２】
図６Ｂは、多数の暗視野収集システム２３１，２３２および２３３の一実施形態を示し、各収集システムは図６Ａの収集光学素子２１０と実質的に同じである。収集システム２３１，２３２および２３３は、図６Ａの収集光学素子２０１と実質的に同じ照射光学素子と組み合わされてもよい。各収集システム２３１，２３２および２３３は、そのセンサを駆動、制御および読み取るための、本明細書で説明される回路および／または方法のうち１以上を組み込んでいる。試料２１１は、検査対象領域を光学素子の下で移動させるステージ２２１上に支持されている。ステージ２２１は、試料の広範な領域を不感時間を最小にして検査するために、検査中に好ましくは実質的に途切れずに移動するＸ−ＹステージまたはＲ−θステージを備えてもよい。
【００６３】
図６Ａおよび図６Ｂに示された実施形態による検査システムのさらなる詳細は、参照により本明細書に両方とも組み込まれる、Ｌｅｏｎｇらの米国特許第７，５２５，６４９号およびＺｈａｏらの米国特許第６，６０８，６７６号に見出され得る。
【００６４】
図７は、垂直ビームと傾斜照射ビームの両方を用いて試料上のパーティクルまたは欠陥を検出するように構成された検査システム３００を示す。この構成において、レーザーシステム３３０はレーザービーム３０１を供給する。レンズ３０２は空間フィルタ３０３を介してビーム３０１を集束する。レンズ３０４は、ビームをコリメートして偏光ビームスプリッタ３０５に伝える。ビームスプリッタ３０５は第１の偏光成分を垂直照射チャンネルに通し、第２の偏光成分を傾斜照射チャンネルに通し、第１の成分と第２の成分は直交する。垂直照射チャンネル３０６において、第１の偏光成分は光学素子３０７によって集束されて、鏡３０８によって試料３０９の表面のほうに反射される。試料３０９（ウェハまたはフォトマスク等の）によって散乱された放射線は、放物面鏡３１０によって収集されてセンサ３１１に集束される。
【００６５】
傾斜照射チャンネル３１２において、第２の偏光成分はビームスプリッタ３０５によって、鏡３１３に反射され、鏡３１３はそのようなビームを１／２波長板３１４を介して反射し、ビームは光学素子３１５によって試料３０９に集束される。傾斜照射ビームから傾斜チャンネル３１２で生じて試料３０９によって散乱された放射線は、放物面鏡３１０によって収集されてセンサ３１１に集束される。センサ３１１および被照射領域（試料３０９上の垂直チャンネルおよび傾斜照射チャンネルからの）は、好ましくは放物面鏡３１０の焦点にある。
【００６６】
放物面鏡３１０は、試料３０９から散乱された放物線をコリメートしてコリメートビーム３１６にする。次に、コリメートビーム３１６は対物レンズ３１７によって、またアナライザ３１８を介してセンサ３１１に集束される。放物面形状以外の形状を有する湾曲した鏡面も用いられ得ることに留意されたい。機器３２０は、試料３０９の表面にわたりスポットが走査され得るように、ビームと試料３０９の間の相対移動を提供できる。本明細書で説明される回路および方法のうち１以上が、センサ３１１を駆動、制御および読み取るために用いられる。２００１年３月１３日に発行され、参照により本明細書に組み込まれる米国特許第６，２０１，６０１号は、検査システム３００をさらに詳細に説明している。図８は、明視野および暗視野検査モードを備えた検査システムとして構成された例示的反射屈折イメージングシステム４００を示す。システム４００は、２つの照射源、すなわちレーザー４０１およびおよび広帯域光照射モジュール４２０を組み込んでいてもよい。
【００６７】
暗視野モードにおいて、適合光学素子４０２は、被検表面上のレーザー照射ビームサイズおよびプロファイルを制御する。機械的ハウジング４０４は、アパーチャおよび窓４０３と、レーザーを、光軸に沿って垂直入射で試料４０８の表面に方向変換させるためのプリズム４０５を含む。プリズム４０５はさらに、試料４０８の表面フィーチャからの鏡面反射を対物レンズ４０６から外れるように方向変換する。対物レンズ４０６は、試料４０８によって散乱された光を収集して、その光をセンサ４０９に集束する。対物レンズ４０６用のレンズは、反射屈折対物レンズ４１２、集束レンズ群４１３、およびオプションでズーム機能を含むチューブレンズセクション４１４の一般的形態で提供されてよい。レーザー４０１は、モードロックレーザーまたはＣＷレーザー等の高繰り返し率パルスレーザーであってよい。
【００６８】
明視野モードにおいて、広帯域照射モジュール４２０は、広帯域光をビームスプリッタ４１０に指向させ、ビームスプリッタ４１０はその光を集束レンズ群４１３および反射屈折対物レンズ４１２のほうに反射する。反射屈折対物レンズ４１２は試料４０８を広帯域光で照射する。試料から反射または散乱された光は対物レンズ４０６によって収集されてセンサ４０９に集束される。広帯域照射モジュール４２０は例えば、レーザー励起プラズマ光源またはアークランプを備える。広帯域照射モジュール４２０はさらに、反射屈折対物レンズ４１２に相対した試料４０８の高さを制御するための信号を供給するためのオートフォーカスシステムを含んでもよい。
【００６９】
本明細書で説明される回路および方法のうち１以上は、センサ４０９を駆動、制御および読み取るために用いられる。システム４００は、参照により本明細書に組み込まれる米国特許第７，３４５，８２５号および７，８１７，２６０号にさらに詳しく記載されている。
【００７０】
図９Ａは、図２Ａ乃至２Ｇに描写されたものと類似した技法を用いるイメージ取り込みおよびイメージデータ転送操作における例示的波形を示す。各波形は、信号（クロック信号または出力信号等の）の電圧を、時間の関数として表している。縦軸は任意の単位での電圧を表し、横軸は時間を表す。異なる信号の垂直スケールは必ずしも等しくない。図における異なる信号間の垂直オフセットは単に明白にするためであり、１つの電圧が別の電圧に対して正であるまたは負であることを意味するわけではない。波形９０１，９０２および９０３は、３位相垂直クロックの電圧を時間の関数として表す。各クロック波形はその他のクロック波形に対して実質的に位相が１２０°シフトしている。これらの垂直クロックは、ピクセルの１つの行に格納された電荷を次の行に転送させ且つ図１の最終行に格納された電荷をピクセルバッファ１２０−１に転送させる図１のＣＬＫ１の機能を実行できる。垂直クロックは、イメージセンサのピクセルの設計によって２位相、３位相または４位相であり得ることに留意されたい。ＣＣＤイメージセンサを駆動するための正弦波信号およびその他のクロック信号の使用は、上述の米国特許第７，９５２，６３３号および第７，６０７，３０９号に見出され得る。クロック波形は正弦波として描写されているが、台形波または矩形波等のその他の波形も用いられ得る。波形９０４はラインクロックの電圧を時間の関数として表している。このラインクロックは、ピクセルバッファ１２０−１の内容をシフトレジスタ１３０−１（例えば図２Ｃに示すように）に転送させる図１のＣＬＫ２の機能を実行できる。垂直ビニングは実行されないため、垂直クロックの１サイクルにつき１回、波形９０４のラインクロックはピクセルバッファの内容をシフトレジスタに転送する。
【００７１】
波形９０５および９０６は、２位相水平クロックの電圧を時間の関数として表す。２つのクロック波形は相対的に実質的１８０°反位相である。シフトレジスタの設計によって、３位相または４位相クロックが用いられ得ることに留意されたい。波形は図示のように台形であっても、または正弦波または歪み正弦波を用いてもよい。これらの水平クロックは、シフトレジスタに格納された電荷を右に転送させ、最終シフトレジスタを図２Ｄに示すように出力バッファ１４１（存在する場合）に転送させる、図１のＣＬＫ３の機能を実行できる。図９Ａに示された例において、水平シフトレジスタは４個のレジスタを備え、水平シフトレジスタに続いて１個の出力バッファがあるため、全ての電荷を出力に転送するためには合計で５クロックサイクルが必要である。図２Ａ乃至２Ｇは、図を簡略に保つために２個のレジスタのみを備えた水平シフトレジスタを描写している。
【００７２】
波形９０７は、リセットクロックの電圧を、図２Ａ乃至２ＧのＲＳＴの機能を実行できる時間の関数として表す。この例において、リセットクロックは、データが読み取られていない場合にも常時稼動する。必ずしも必要ではないが、これは、データ転送が発生していない場合に出力感知ノードの電荷の蓄積を防止するために便利である。波形９２０は、センサ出力信号の電圧を時間の関数として表し、例えば図２ＤでのＯＵＴ１を表す。図を簡略化するために、クロック遷移によって引き起こされた出力信号のグリッチおよび不安定性は省略されていることに留意されたい。各ピクセルは、互いに異なる出力電圧を有して示されている。波形９１０は、リセット信号レベルをサンプリングするためのＣＤＳハードウェア（図１の１５２）へのトリガクロック波形を表す（すなわち、例えば図２Ｄに示されるような、出力感知ノード１４５に格納された電荷ＩＮＩＴに対応する電圧０（ＩＮＩＴ））。波形９１０と９２０を繋ぐ縦破線は、各ピクセルの出力波形９２０上にサンプリングされた実際のリセット信号レベルを示し、例えば、波形９１０からの第１のトリガは、そのライン（行）内の第１のピクセルの波形９２０上のリセット信号レベル９２１をサンプリングする。このライン内の後続のピクセルそれぞれの同様なトリガとサンプリングがこれに続いて行われる。このトリガは、リセット信号レベルを、ＣＤＳ回路内のキャパシタに格納させ得る（上記で参照したＪａｎｅｓｉｃｋ参照）、または、アナログ−デジタル変換器、すなわち図１の１５４に、リセット信号レベルをサンプリングさせデジタル化させ得る。波形９１１は、出力信号をサンプリングしてデジタル化するための、サンプルアンドホールド（図１の１５２内の）へのトリガクロック波形、および、アナログ−デジタル変換器、すなわち図１の１５４へのトリガクロック波形を表す。波形９１１と９２０を繋ぐ縦破線は、各ピクセルの出力波形９２０上にサンプリングされた実際の信号レベルを示し、例えば、波形９１１からの第１のトリガは、そのライン（行）内の第１のピクセルの波形９２０上の出力信号レベル９２２をサンプリングする。次に、このライン内の後続のピクセルそれぞれの同様なトリガとサンプリングが次に出される。各ピクセルに関して、リセット信号レベルがＣＤＳ回路内のキャパシタ上に格納されている場合、リセットレベルは、デジタル化の前に出力信号から差し引かれる。リセット信号レベルと出力信号が別個にデジタル化された場合、減算はプロセッサによって上記で説明したように実行され得る。
【００７３】
図９Ｂは、図４Ａ乃至４Ｆに描写したものと類似した技法を用いたイメージ取り込みおよびイメージデータ転送操作における例示的波形を示す。図９Ｂにおいて、図９Ａと実質的に同様の機能を実行する波形は同じ番号で標示されているが、接尾辞として文字Ｂを付けている。波形は、図９Ａと９Ｂの間の差を説明するために必要な程度のみ説明される。明示的に説明されない詳細は、２つの図の間で実質的に同様であると仮定され得る。
【００７４】
波形９０１Ｂ，９０２Ｂおよび９０３Ｂは、３位相垂直クロックの電圧を時間の関数として表す。図９Ａのように、各クロック波形は、その他のクロック波形に対して位相が実質的に１２０°シフトしている。これらの垂直クロックは、ピクセルの１つの行に格納された電荷を次の行に転送させ且つ最終行に格納された電荷を図１のピクセルバッファ１２０−１に転送させる図４のＣＬＫ１の機能を実行できる。ピクセルの１つの行から次の行への、およびピクセルの最終行からピクセルバッファ１２０−１への同時の電荷転送が図４Ａに描写されている。上記のように、垂直クロックは、２位相、３位相または４位相クロックであってよく、台形波または矩形波等のその他の波形も用いられ得る。波形９０４Ｂはラインクロックの電圧を時間の関数として表している。このラインクロックは、ピクセルバッファ１２０−１の内容をシフトレジスタ１３０−１（例えば図４Ｂに示すように）に転送させる図４のＣＬＫ２の機能を実行できる。
【００７５】
本発明の一実施形態において、ピクセル電荷の垂直ビニングは、２つの連続したピクセルのラインからの電荷がピクセルバッファ１２０−１に転送されてピクセルバッファ１２０−１のもとに保持されるようにタイミングラインクロック９０４Ｂによって実行され得る。これは、図４Ａに描写されたように、同じ列内の２つの連続したピクセルからの電荷を、ピクセルバッファのもとに合算することに等しい。ピクセルバッファの内容は続いてラインクロック９０４Ｂの立ち下りエッジ９１２Ｂ上で水平レジスタ１３０−１に転送される。ピクセルバッファ１２０−１から水平レジスタ１３０−１へのこの電荷転送は、図４Ｂに描写されるように、ピクセルの最終ライン（行）からピクセルバッファへの新たな信号電荷の転送と同時に実行され得る。
【００７６】
２つのピクセルの垂直ビニングを記載する図９Ｂの例において、ラインクロックは、垂直クロック９０１Ｂ、９０２Ｂおよび９０３Ｂの期間よりも２倍長い期間を有するように時間調節されており、同様に、垂直クロックはラインクロックの周波数の二倍の周波数に時間調節されている。本発明の別実施形態において、ビニングは、２を超えるピクセル、例えば３以上のピクセルからの電荷をピクセルバッファ１３０−１のもとに合算することによって実行されることができ、合算される所与の個数のピクセル信号について、垂直クロックの周波数は、ラインクロック周波数の同じ個数での倍数になる。
【００７７】
図９Ａの説明と同様に、波形９０５Ｂおよび９０６Ｂは、２位相水平クロックの電圧を時間の関数として表す。これらのクロックは、シフトレジスタに格納された電荷を先ずレジスタを横断して右に、例えば図４ＣのＲ１からＲ２に転送させ、次に、存在する場合出力バッファ１４１に転送させる図４のＣＬＫ３の機能を実行できる。図９Ｂの例において、水平シフトレジスタは４個のレジスタを備え、水平シフトレジスタに続いて１個の出力バッファがあるため、全ての電荷を出力に転送するためには合計で５クロックサイクルが必要である。図４Ａ乃至４Ｆは、簡略さのために２個のレジスタのみを備えた水平シフトレジスタを描写する。
【００７８】
波形９０７Ｂは、リセットクロックの電圧を時間の関数として表す。リセットクロックは、図４Ｃおよび４ＥのＲＳＴの機能を実行できる。波形９２０Ｂは、時間の関数としてのセンサ出力信号の電圧、すなわち、図４Ｃ−４ＦのＯＵＴ１を表し、図を簡略化するために、クロック遷移によって引き起こされる出力信号へのグリッチおよび不安定性は省略されている。各ラインの４つのピクセルはそれぞれ、互いに異なる出力電圧を有して示されている。各ピクセルの信号は同じ列からの２つのピクセル信号の合計（または２つより多いピクセルにわたる垂直ビニングの場合、２つより多いピクセルからの信号の合計）に対応し、合算は、上記に説明したように出力バッファ１３０−１のもとで実行されている。
【００７９】
波形９１０Ｂは、リセット信号レベル、例えば図４Ｃに示されるような、出力感知ノードに格納された電荷ＩＮＩＴに対応する電圧０（ＩＮＩＴ）をサンプリングするためのＣＤＳハードウェア（図１の１５２）へのトリガクロック波形を表す。波形９１０Ｂと９２０Ｂを繋ぐ縦破線は、各ピクセルの出力波形９２０上にサンプリングされた実際のリセット信号レベルを示し、波形９１０Ｂからの第１のトリガは、そのライン内の第１のピクセルの波形９２０Ｂ上のリセット信号レベル９２１Ｂをサンプリングし、このライン内のその他のピクセル全てに関して同様なトリガとサンプリングがこれに続いて行われる。波形９１０Ｂからのトリガは、リセット信号レベルを、ＣＤＳ回路内のキャパシタに格納させ得る、または、アナログ−デジタル変換器１５４に、リセット信号レベルをサンプリングさせデジタル化させ得る。波形９１１Ｂは、出力信号をサンプリングしてデジタル化するための、サンプルアンドホールド回路系（図１の１５２内の）への、またアナログ−デジタル変換器（すなわち図１の１５４）へのトリガクロック波形を表す。サンプリングおよびデジタル化は、リセットクロック後の、水平シフトレジスタおよび出力バッファ（存在する場合）からの電荷が水平クロック９０５Ｂおよび９０６Ｂによって感知ノードに転送された後の時点で発生する。
【００８０】
図９Ａの以前の説明において、ピクセルにつき１つの試料のみが波形９１１によってトリガされた。同じサンプリングタイミングが、垂直ビニングが実行される場合にセンサ出力信号に適用されてよい。図９Ｂに示された別の実施形態において出力信号は、波形９１１Ｂによって、ピクセルにつき二度サンプリングされる。波形９１１Ｂと９２０Ｂを繋ぐ縦破線は、各ピクセルの出力波形９２０Ｂ上にサンプリングされた２つの実際の出力信号レベルを示し、例えば、波形９１１Ｂからの第１のトリガは、そのライン内の第１のピクセルの出力信号レベル９２２Ｂおよび９２３Ｂをサンプリングする。次に、このライン内の残りのピクセルそれぞれに関して、２つの同様なトリガとサンプリングがこれに続いて出される。図４Ｄおよび４Ｆを参照すると、これは、例えば図４Ｅで今一度リセットが出される前に二度サンプリングされた出力信号ＯＵＴ１（図４Ｄの電荷Ｃ２３およびＣ２４、または図４ＦのＣ１３およびＣ１４）に等しい。リセット信号レベルがＣＤＳ回路内のキャパシタ上に格納されていれば、リセットレベルはデジタル化前に、ピクセル毎に２つの出力信号サンプルそれぞれから差し引かれる。リセット信号レベルと、両出力信号レベルが別個にデジタル化された場合、減算は信号プロセッサによって実行され得る。信号プロセッサは、例えば図４Ｄおよび４Ｆの１６５（１６８）で示すように、各ピクセルに対して実行された２つの別個のＣＤＳ操作の結果間の平均化も実行できる。
【００８１】
図４および９Ｂの例は、各ピクセルに関して単一のサンプリングおよびデジタル化がリセット信号レベルに関して実行され、また、２つのサンプリングおよびデジタル化が出力信号レベルに関して実行される単純なマルチサンプリングの場合を示す。別の実施形態において、マルチサンプリング技法は、各ピクセルにつき、リセット信号レベルに関して１より多いサンプリングおよびデジタル化を有することで、また、出力信号レベルに関して２以上のサンプリングおよびデジタル化を有することで適用され得る。
【００８２】
図１０は、例示的電子衝撃イメージセンサシステム７０１を示す。この実施形態において、アセンブリ全体は封管７０５内に収容され得る（例えば標準型イメージ増強管および電子衝撃ＣＣＤ（ＥＢＣＣＤ）素子の封管と実質的に同じ）。管７０５の頂面７０７は、注目すべき波長（wavelengths of interest）を透過する窓を含み得る。ＵＶ感応性電子衝撃イメージセンサの場合、この窓は好ましくは、非常に高純度グレードのクオーツ、溶融シリカまたはアルミナ（サファイヤ）を含む。いくつかの好ましい実施形態において、窓の外面はＵＶ反射防止コーティングでコーティングされる。そのようなコーティングは、ＭｇＦ２等の低屈折率材料の単一の層、または多層コーティングを備えてもよい。
【００８３】
光電陰極７０４が窓の内面にコーティングされている、または、その内面に直に隣接して配置されている。光電陰極材料は、光電子増倍管、イメージ増強管または従来技術のＥＢＣＣＤ検出器で用いる、当技術分野で知られる任意の光電陰極材料と実質的に同じであってよい。好ましい実施形態において、光電陰極は、セシウム等の１以上のアルカリ金属を備えてもよく、および／または、ＧａＮ、ＧａＡｓまたはシリコン等の半導体を備えてもよい。光電陰極７０４は、封管７０５の底面付近に配置された固体イメージセンサ７０２に相対して負電圧７０３で保持され得る。いくつかの実施形態において、負電圧７０３は約５００Ｖであり得、別の実施形態においては、数百ボルトまたは約１０００Ｖであり得る。好ましい実施形態において、負電圧７０３は１００Ｖから１５００Ｖの間である。
【００８４】
固体イメージセンサ７０２は、電子がその裏側面に衝突するように配向した、薄型ＣＣＤまたはＣＭＯＳイメージセンサであり得る。固体イメージセンサ７０２の裏側は、本明細書で引用された参考文献に記載されたようなイメージアレイのエピタキシャル層上に直接成膜されたホウ素の層を含む。いくつかの実施形態において、耐熱金属等の導電材料の薄い（数ｎｍ）の層が、センサの表面の荷電を防止するためにホウ素層上に成膜される。チタン、タングステン、タンタル、ロジウム、ルテニウム、バナジウムまたはクロミウム等の耐熱金属は、耐熱金属の硬度により電子によるスパッタリングに対して耐性があるため、また、それらが室温での酸化に対して比較的耐性があるため、非耐熱金属に比べて有利である。いくつかの実施形態において、固体イメージセンサ７０２は時間遅延積分（ＴＤＩ）ＣＣＤである。いくつかの実施形態において、固体イメージセンサ７０２は、電子感応素子のリニアアレイを備える。別の実施形態において、固体イメージセンサ７０２は電子感応性素子の二次元アレイを備える。いくつかの好ましい実施形態において、固体イメージセンサ７０２は地電位付近に維持される。
【００８５】
光７１０が電子衝撃イメージセンサシステム７０１に入射すると、１以上の光電子７２０が光電陰極７０４から放出される。これらの光電子は実質的に全方向に放出されるが、光電陰極７０４と固体イメージセンサ７０２間の電位差によって固体イメージセンサ７０２のほうに加速される。好ましい実施形態において、光電陰極７０４と固体イメージセンサ７０２とのギャップは１ｍｍ未満である。いくつかの実施形態において、ギャップは約５００μｍである。
【００８６】
本明細書で説明される構造のうち１つを有する固体イメージセンサ７０２を組み込むことは、電子が二酸化ケイ素層よりもホウ素層により容易に貫通できるため、電子衝撃イメージセンサシステム７０１が、光電陰極７０４と固体イメージセンサ７０２の間の電位差が低い状態で作動しながらも高い利得を有することを可能にする。ホウ素ドープシリコン、ケイ化ホウ素およびホウ素はいずれも少なくとも部分的に導電性であるため、電子衝撃による表面の帯電は極減または回避される。帯電への感応はさらに、本明細書で説明されるような、ホウ素層の上への導電性または金属層によってさらに低減され得る。
【００８７】
従来技術のＥＢＣＣＤセンサにおいて、光電陰極とイメージセンサの間のギャップは典型的に１−２ｍｍである。そのような大きなギャップは、電子が光電陰極から出射されるときの電子のエネルギーにより、電子が光電陰極からイメージセンサに移動するときにかなりの横断運動を可能にする。１−２ｍｍまたはそれ以上のギャップは、光電陰極とイメージセンサとの間の大きな電位差（典型的に約２０００Ｖまたはそれ以上）故に必要である。光電陰極とイメージセンサの間の電位差を低減することは、より小さいギャップが用いられることを可能にする。さらに、電子のエネルギーがより低いということは、固体イメージセンサ内に生成される電子の広がりがより少ないということを意味する。
【００８８】
低エネルギーの電子が固体イメージセンサ７０２に達するということは、固体イメージセンサ７０２の表面から原子が磨耗する可能性が低い乃至ゼロであるということを意味する。さらに、固体イメージセンサ７０２に達する電子のエネルギーはシリコンからＸ線を生成するほど十分ではなく、それにより、イメージセンサ７０２の近くのピクセルにおける偽信号の生成を回避する。
【００８９】
低エネルギー電子の、封管７０５内に生成された真空内の残存ガス原子との衝突は、高エネルギー電子と比べてより少ないイオンを生成する。さらに、光電陰極７０４と固体イメージセンサ７０２との間の低電位差により、これらのイオンは、光電陰極に衝突した場合により少ない運動エネルギーを有し、よって光電陰極材料をより少なく磨耗させることになる。
【００９０】
電子衝撃イメージセンサシステム７０１に組み込まれ得る電子衝撃イメージセンサの付加的な詳細は、２０１２年１２月１０日にＣｈｕａｎｇらによって出願され、参照により本明細書に組み込まれる、「電子衝撃電荷結合素子およびＥＢＣＣＤ検出器を用いる検査システム（ELECTRON-BOMBARDED CHARGE-COUPLED DEVICE AND INSPECTION SYSTEMS USING EBCCD DETECTORS）」というタイトルの米国特許出願第１３／７１０，３１５号からわかる。電子衝撃イメージセンサシステム７０１で用いるのに適した光電陰極構造は、２０１２年８月３日にＣｈｕａｎｇらによって出願された米国仮特許出願第６１／６７９，２００に対する優先権を主張する、２０１３年７月２２日にＣｈｕａｎｇらによって出願された、「ホウ素層を備えたシリコン基板を含む光電陰極（PHOTOCATHODE INCLUDING SILICON SUBSTRATE WITH BORON LAYER）」というタイトルの米国特許出願第１３／９４７，９７５号に記載されている。これらの出願は参照により本明細書に組み込まれる。
【００９１】
電子衝撃イメージセンサは、電子衝撃イメージセンサが、積分期間につきピクセル毎に少量の光子等の非常に低い光レベルで作動できるため、本明細書で説明される回路および方法で用いるのに特に適している。これらの低信号レベル故に、本明細書で説明される回路および方法は、そのような低光レベルから生じる低レベル電気信号の検出およびそのデジタル化の準備に有利である。
【００９２】
図１１は、本発明の一実施形態による例示的波形を示す。１２０１は、リセットクロックの電圧を時間の関数として表す。１２０２および１２０３は、信号電荷をセンサ出力ノードに転送するために用いられる電荷転送クロックの電圧を表し、このクロックは水平クロックとも呼ばれるが、それは、それらが典型的に、電荷を、センサイメージング領域内のピクセルの列に沿った垂直電荷転送に対して垂直な方向に電荷を転送するシリアルレジスタ（図１のレジスタ１３０−１等）を駆動するからである。１２１０は、センサ出力信号の電圧を時間の関数として表す。縦軸は電圧を任意単位で表し、横軸は時間を表す。出力信号電圧１２１０と、リセットクロック電圧１２０１と、水平クロック１２０２および１２０３の縦軸の目盛りは必ずしも等しくはない。図における出力信号電圧１２１０とリセットクロック電圧１２０１と水平クロック１２０２および１２０３の間の縦の変位は単に明白にするためのみであって、１つの電圧が他の電圧に対してより正またはより負である必要があることを意味するものではない。
【００９３】
上記図２０の従来技術の記載で説明したように、リセットクロック１１０１は、センサ出力信号を、１つのピクセル期間内で非常に高速でパルス駆動されなければならないことで不安定にする。このことは、リセット後に、また、各ピクセルからの電荷が出力感知ノードに転送された後で出力信号が安定化する時間が非常に少ししか残らない高速のリセット操作によって出力信号電圧内にもたらされるノイズ故に、センサ性能に支障が出る。
【００９４】
図１１に示された本発明の実施形態において、リセットクロック１２０１のリセットパルスは、多数のピクセル読み出しに対応する、水平クロックサイクルの群の最初にのみ印加される。水平クロック１２０２および１２０３は、各ピクセルからの信号電荷を、信号電荷を収集する小さい浮動拡散キャパシタンスである出力感知ノードにクロック制御する。ピクセル信号電荷の転送は典型的に、水平クロック１２０２および１２０３の逆位相として示される２つの位相で起こる。各ピクセル転送以前にリセット操作がない場合、また、次のリセットが発生するまで、水平クロックの各サイクルは、浮動拡散キャパシタンス上の連続したピクセルからの電荷信号を蓄積し、これが、蓄積された電荷に比例した、センサ出力での電圧の減少をもたらす。１２１０は、この読み出しスキームから生じた例示的出力信号波形である。リセットパルスによる波形におけるグリッチ１２１１が安定した後で、電圧はレベル１２１２に確定する。水平クロック１２０２および１２０３の連続したスイッチングは、各ピクセルから電荷を転送する。１２１２は、浮動拡散キャパシタのリセット状態に対応する出力信号のレベルを表し、１２１３は、リセット後の第１のピクセル読み出しの信号レベルを表し、また同様に１２１４、１２１５、１２１６は第２のおよび後続のピクセルの出力信号電圧を表す。各転送毎に、出力信号電圧は、対応するピクセル内の電荷に比例した量だけ減少する。各ピクセル内の電荷の量は、ピクセル自体の出力信号電圧と、先行ピクセルの出力信号電圧との間の差から再構築され得る。こうして、第１のピクセル内の電荷は、電圧１２１３と１２１２との電圧差から再構築されることができ、第２のピクセル内の電荷は、電圧１２１４と１２１３との電圧差から再構築されることができ、後続ピクセルに関しても同様であり、それが、次のリセットパルスが印加されるまで続く。このように、この読み出しスキームにおいて、リセット後に、第１のピクセル以外の各ピクセル信号は、リセットパルスによってもたらされる干渉の影響を受けず、よって、効率よく、低ノイズの読み出し操作のために安定化するためのより多くの時間がある。
【００９５】
この読み出しモードは、水平クロックによって転送される電荷を保持する小浮動拡散キャパシタンスを特徴とする典型的なイメージセンサ出力ノード（図１に示されたセンサ出力ノード１４５等）の物理的特性によって可能となる。典型的な作動条件において、電荷が長時間保持されたときに（数ミリ秒またはそれ以上）、浮動拡散を放出する可能性があるセンサ基板からの電荷キャリアの漏出等の物理的効果が、特に、高スループットを可能にするために現代の検査システムで用いられる高速の読み出し速度で、いくつかのピクセル信号を読み取るために必要な時間よりもずっと長い時定数で典型的に発生する。本発明において単一のリセットによって包含され得るピクセル読み出しの個数は、２ピクセルから、センサのフルウェルによって可能な最大のピクセル個数までにわたり、フルウェルとは、出力感知ノードの電荷容量、または、相関二重サンプリング（ＣＤＳ）および／またはデジタイザーの信号プロセッサを含む読み出しエレクトロニクスチェーンのダイナミックレンジのいずれかによって限定される、センサによって読み出され得る最大電荷信号である。低バックグラウンドノイズレベルでの暗視野検査の一実施形態において、センサの全出力タップ（典型的に８乃至１６ピクセル）が単一のリセットで読み出され得る。
【００９６】
図１２は、本発明の別の実施形態を示す。検査システムで用いられる典型的なイメージセンサにおいて、ピクセルデータは、イメージング領域の水平ラインに属し同じ出力感知ノード（または「タップ」）によって読み出されるピクセルの群でセンサ出力に転送される。一般に、ピクセルの１つの物理的ラインが多数の出力感知ノードまたはタップによって読み出されてもよく、それらはそれぞれライン内のピクセルのサブセットを読み出す。簡潔にするため、以下では、同じ出力感知ノードによって読み出されるイメージセンサの同じ物理的ラインに属するピクセルの群を示すために、「ピクセルのライン」およびその派生語を用いる。前記「ピクセルのライン」内のピクセルの個数は、イメージセンサの１つの物理的ライン内のピクセルの個数と等しい必要はない。１３０１は、１つのピクセルラインからセンサ出力へのピクセルデータの転送を制御するクロック波形であり、本明細書ではラインクロックと呼称される。ラインクロックは、図１のクロックＣＬＫ２と同じ機能を実行できる。１３０５は時間の関数としてのリセットクロックの電圧であるのに対し、１３０６および１３０７は、電荷をセンサ出力感知ノードに転送する水平クロック波形の電圧である。１３１０は、生じたセンサ出力信号の電圧である。縦軸は電圧を任意単位で表し、横軸は時間を表す。出力信号電圧１３１０と、ラインクロック１３０１と、リセットクロック１３０５と水平クロック１３０６および１３０７の縦軸の目盛りは必ずしも等しくはない。図における出力信号電圧１３１０と、ラインクロック１３０１と、リセットクロック１３０５と水平クロック１３０６および１３０７の間の縦の変位は単に明白にするためのみであって、１つの電圧が他の電圧に対してより正またはより負であることを意味するものではない。
【００９７】
ラインクロック１３０１は、イメージングピクセルからセンサ出力構造への電荷信号の転送を、被検物の運動と同期した周波数で制御する。１つのピクセルのラインからの信号電荷は、ラインクロックの立ち下りエッジ１３０２でセンサ水平シリアルレジスタに転送される。ピクセル信号電荷を水平シリアルレジスタから出力感知ノードに逐次転送するために、水平クロック１３０６および１３０７によって時間間隔１３０３が用いられる。時間間隔１３０３の間、ピクセルの後続のラインからのデータは、水平シリアルレジスタに転送されることを防止される。１つのラインの全ピクセルに関する信号が出力感知ノードに転送され読み出された後で、後続のピクセルのラインのデータが、ラインクロックの次の立ち下りエッジ１３０２で水平シリアルレジスタに転送される。次のピクセルのラインからの信号が転送される前に、センサ出力構造が現ラインの読み出しを完全に完了して次ラインの読み出し信号を準備するために、時間間隔１３０４が典型的に見込まれる。
【００９８】
図１２に示された本発明の実施形態において、ピクセルのラインからのデータが完全に読み出され、次のピクセルのラインからのデータが水平シリアルレジスタに転送される前の時間間隔１３０４中に、リセットパルス１３０５がセンサ出力感知ノードに印加される。センサ出力電圧１３１０はリセットパルスによって典型的なグリッチ１３１１を表し、それは信号を不安定にしノイズをもたらす。しかしながら、次のピクセルのラインからのデータを転送するラインクロック１３０１の立ち下りエッジ１３０２より十分前にリセットパルスを予測することによって、出力電圧はピクセルデータのクロックが終了する前に安定したレベル１３１２に確定するために比較的長い時間を有することになる。典型的な作動条件において、リセットクロック１３０５は、ラインクロック１３０１の立ち下りエッジ１３０２でピクセルのラインからの電荷を転送する前に、数ｎｓ乃至数十ｎｓ待機されてもよい。その後、水平クロック１３０６および１３０７の各サイクルにおいて、そのライン内のピクセルからの信号電荷はセンサ出力感知ノードの浮動拡散キャパシタンスに転送されてそこに蓄積される。各ピクセル内の信号は、そのピクセルに対応する電圧レベルと基準電圧レベル１３１２との差によって再構築されることができ、それは、上記で説明したように、リセット後に完全に確定し、したがって、リセット操作からの干渉をより受けにくい。図１２の図において、第１のピクセル内の信号は、電圧レベル１３１３と基準レベル１３１２との差から再構築されることができ、第２のピクセル内の信号は、電圧レベル１３１４と先行ピクセル１３１３の電圧レベルとの差から再構築されることができ、後続ピクセル電圧１３１５、１３１６および１３１７に関しても同様である。１つのピクセルのラインの読み出しの最後にセンサ浮動拡散上に蓄積された総電荷は、次のピクセルのラインからのデータが水平シリアルレジスタに転送される前の次の待機時間間隔１３０４中に発生する次のリセットパルスによって放出される。本方法において、リセット操作間で読み出され得るピクセルの個数は、イメージセンサの実際のアーキテクチャ（例えば、ライン毎に何個のピクセルが読み出されるか）に依存し、出力感知ノードのフルウェルキャパシティによって、および／または読み出しエレクトロニクスチェーンのダイナミックレンジによって許容される限りの個数である。
【００９９】
図１３は本発明の別の実施形態を示す。１４０１は、ピクセルデータのセンサ水平シリアルレジスタへの転送を制御するラインクロックの電圧である。１４２０はリセットクロックの電圧波形であり、１４０６および１４０７は水平クロックの電圧である。１４１０は生じたセンサ出力信号の電圧である。縦軸は電圧を任意単位で表し、横軸は時間を表す。出力信号電圧１４１０と、ラインクロック１４０１と、リセットクロック１４２０と水平クロック１４０６および１４０７の縦軸の目盛りは必ずしも等しくはない。図における出力信号電圧１４１０と、ラインクロック１４０１と、リセットクロック１４２０と水平クロック１４０６および１４０７の間の縦の変位は単に明白にするためのみであって、１つの電圧が他の電圧に対してより正またはより負であることを意味するものではない。
【０１００】
図１３に示された本発明の実施形態において、時間間隔１４０４中に第１のリセットパルス１４３０が印加され、第１のピクセルのラインからのデータが水平シリアルレジスタに転送される前にセンサ出力構造を準備するために用いられる。リセットグリッチ１４１１の後で、出力信号電圧１４１０は、１つのピクセルのラインからの信号電荷がラインクロック１４０１の立ち下りエッジ１４０２上の水平シリアルレジスタに転送される前に、安定レベル１４１２に確定することが可能になる。ライン読み出し時間１４０３中に、水平クロック１４０６および１４０７は次に、現ライン内のピクセルから、センサ出力感知ノードの浮動拡散キャパシタンスへの電荷信号をクロック制御し、そこで電荷は、次のリセットパルスが印加されるまで蓄積される。各水平クロックサイクルにおいて、出力信号電圧１４１０はリセット後に第１のピクセルでは電圧１４１３に確定し、第２のピクセルでは電圧１４１４に確定し、第３のピクセルでは電圧１４１５に確定し、第１のライン内の後続のピクセルでは電圧１４１６および１４１７に確定する。第１のピクセルの信号は、電圧レベル１４１３と１４１２との差から再構築されることができ、第２のピクセルの信号は、電圧レベル１４１４と１４１３との差から再構築されることができ、また、同様に、残りのピクセルの信号は、ピクセル読み出しの時点で各ピクセルに関して測定された電圧レベル１４１５、１４１６および１４１７と、先行ピクセルの電圧レベルとの差から再構築され得る。
【０１０１】
センサ浮動拡散のキャパシタンスが飽和しておらず、未だフルウェルに達していない場合、第１のピクセルのラインの終わりでのリセット操作は必要ない。出力感知ノードを最初にリセットせずに、ピクセルデータの次のラインがセンサ水平シリアルレジスタに転送され得る。次のピクセルのラインからのデータが水平シリアルレジスタに転送されることをラインクロックが防止する時間間隔１４０５が、第１のピクセルのラインの読み出しを完了するために、および／または、読み出しエレクトロニクスのその他の安定化操作のために用いられてもよいが、必ずしもリセットパルスを含む必要はなく、実際に達成可能な限り短くされてもよく、それによって読み出し速度を改良して、結果的に検査システムのスループットを改良する。
【０１０２】
ラインクロック１４０１の次の立ち下りエッジ１４０２の後で、電荷信号を次のピクセルのラインから水平シリアルレジスタに転送し、水平クロック１４０６および１４０７は出力浮動拡散への信号電荷を再開してクロック制御し、出力浮動拡散は、先行ラインのピクセル、および存在する場合同じラインの先行ピクセル全てから受け取った電荷上に各新たなピクセルの電荷を蓄積する。第２のライン内の第１のピクセルの信号は、電圧レベル１４１８と、先行ラインの最終ピクセルに対応する電圧レベル１４１７との差から再構築されてよく、第２のライン内の第２のピクセルの信号は、ピクセルが読み出された時点で測定された電圧レベル１４１９と、第２のライン内の第１のピクセルが読み出された時点で測定された電圧レベル１４１８との差から再構築されてよく、同様に第２のライン内の残りのピクセルの信号は、各ピクセルが読み出された時点で測定された電圧レベル１４２０、１４２１および１４２２と、先行ピクセルに関して測定された電圧レベルとの差から再構築され得る。
【０１０３】
この方法は、センサ出力ノードのフルウェルによって、および／または読み出しエレクトロニクスのダイナミックレンジによって許容される限り多くの連続したピクセルラインの個数に関して続いてもよい。所望の個数のラインに関するピクセルデータが水平シリアルレジスタに転送されて、初期リセットパルス１４３０の後で出力感知ノード浮動拡散にクロック処理された後で、第２のリセットパルス１４３１が出力感知ノードに印加されてよく、別の組のピクセルラインからセンサ出力へのデータの転送が開始されてよい。
【０１０４】
図１１の水平クロック１２０２および１２０３、図１２の水平クロック１３０６および１３０７、および図１３の水平クロック１４０６および１４０７は矩形波として示されている。実際は、矩形波の速い立ち上がりエッジおよび立ち下がりエッジはイメージセンサ出力信号にグリッチ（図示せず）を引き起こし、信号に不安定性をもたらし、さらにノイズ性能に影響する可能性もある。本発明の別の実施形態によれば、水平クロックは、図９Ａおよび９Ｂの図の説明で上記で言及したように実質的に正弦波電圧によって駆動されてよい。これは、水平クロック接地リターン電流を極減してセンサ出力信号におけるグリッチを防止し、それによってイメージセンサノイズ性能を改良する。図１１、１２および１３に示されたような２位相水平レジスタの場合、２つの駆動正弦波クロック電圧は１８０°の位相遅延を有する。この位相値は、２つのクロック信号間の最適な位相差である。本発明の実施形態により、クロック信号が所望の相対位相関係でイメージセンサのアクティブな回路に到達するように、導体および駆動エレクトロニクスとイメージセンサ間の接続の異なる経路長またはインピーダンスを補償するために、クロックは上記の値から数度だけ異なる相対位相で生成されてもよい。
【０１０５】
図１４は、ピクセル電荷信号を読み出すための２つの可能な方法を伴う本発明の一実施形態を示す。１５０１は、１０個のピクセルの１つのラインを包含する１つの読み出し時間に関する、センサ出力での例示的出力信号電圧波形である。１５２０は、本明細書で説明される方法のうち１つを用いるセンサ読み出しチェーンによって再構築されたピクセル信号を表す。１５３０は、本明細書で説明される別の方法を用いる、センサ読み出しチェーンによって再構築された同じピクセルの信号を表す。縦軸は電圧を任意単位で表し、横軸は時間を表す。縦破線は、各ピクセルの読み出し時間を示す。明確にするため、時間の関数として読み出されたピクセル個数も横軸付近に示されている。出力信号電圧１５０１と、ピクセル信号１５２０および１５３０の縦軸の目盛りは必ずしも等しくはない。図における出力信号電圧１５０１と、ピクセル信号１５２０および１５３０の縦の変位は単に明白にするためのみであって、１つの電圧が他の電圧に対してより正またはより負であることを意味するものではない。ラインの最初で単一のリセットパルスが印加され、それは出力信号波形１５０１上にグリッチ１５０２をもたらす。リセット後の波形電圧が安定化され得る時間間隔１５０３後に、そのライン内の各ピクセルの電荷信号がセンサ出力感知ノードでの浮動拡散キャパシタンス上に次第に蓄積する。これらの信号は、このライン内の１０個のピクセルに関する電圧レベル１５１０、１５１１、１５１２、１５１３、１５１４、１５１５、１５１６、１５１７、１５１８および１５１９として現れる。ライン内の１０個のピクセルはここで単に説明目的で選択されている。本発明の実施形態によれば、センサのフルウェルまたは読み出しエレクトロニクスのダイナミックレンジによって実際に許容される限りの多くの、任意の個数のピクセルまたはピクセルのラインが、本明細書で説明される方法でリセット操作間に用いられ得る。非常に高速なセンサ用の実際の用途において、各センサの出力タップは典型的に、約２乃至約１６ピクセルを有する。
【０１０６】
本発明の一実施形態において、各ピクセルに関する信号読み出しは、リセット操作と、ピクセルが読み出された時間との間に水平シリアルレジスタからの連続した電荷転送の結果としてセンサ浮動拡散上に蓄積された電荷の量に等しくなる。これは、次のリセット操作が実行されるまで続く。こうして各ピクセルは、同じピクセルによって収集された電荷の量に、リセット後の先行ピクセル読み出し中に浮動拡散上に蓄積した電荷を加えたものに等しい信号を割り当てられる。この方法は、プロット１５２０によって示される。１５２１は、ゼロ電圧、すなわち、ノイズ変動から生じた非常に小さい電荷以外はピクセル内に電荷が存在しない状態に相当する基準電圧である。各ピクセルの信号は、ピクセル自体の読み出し時間において出力信号波形１５０１上で測定された電圧レベルと、リセット操作後に出力波形上で測定された基準電圧レベル１５０３との差によって決まる。したがって、第１のピクセルの信号は、電圧レベル１５１０と基準電圧１５０３との差に等しくなり、第２のピクセルの信号は、電圧レベル１５１１と基準電圧１５０３との差に等しくなり、また、第２のピクセル内に収集された電荷に、第１のピクセル内に収集された電荷を加えたものに相当し、第３のピクセルの信号は、電圧レベル１５１２と基準電圧１５０３との差に等しくなり、また、第３のピクセル内に収集された電荷に、第１及び第２のピクセル内に収集された電荷を加えたものに相当し、さらに、リセット後且つ次のリセットパルス印加までに読み出された全ての残りのピクセルに関しても同様である。
【０１０７】
プロット１５２０によって説明される方法は、例えば小さなバックグラウンドレベル、例えば、被検ベアウェハの粗い表面から散乱するインコヒーレントな光によるヘイズから生じるような非常に小さな信号の検出に有利であり得る。ほとんどのピクセルが小さい準定信号を含む場合、センサ浮動拡散でピクセル毎に実行される電荷のノイズレスな積分が、センサノイズフロアより上でのバックグラウンド信号のより効率よい検出を可能にする。リセット後の各ピクセル読み出しにおいて、小さな信号が蓄積し続け、単一のピクセル読み出しにおけるよりも、検出され易い可能性がある。同時に、例えばウェハ上のパーティクルまたはスクラッチから生じる、バックグラウンドより大きい信号が、リセット間に読み出されるピクセルの群内に存在する場合、それは、連続したピクセルの信号における急激な変動によって解像され得る。これは図１４において例示的出力信号波形１５０１に示されており、１つのピクセル以外の、リセット後に読み出された全ピクセルは比較的小さい信号を含み、１つのピクセルは比較的大きい信号、例えば、被検ウェハ上のパーティクル由来の比較的大きい信号を含む。バックグラウンド信号の存在は、ピクセル毎に、例えば、最初の３ピクセル、またはピクセル５から１０において、積分されることによって増強され、数個のピクセルの読み出し後に、全部のバックグラウンド信号はセンサノイズフロアの上でさらに容易に検出され得る。パーティクル信号は依然として第４のピクセル内で測定された信号変動１５２２によって解像され得る。
【０１０８】
本発明の別の実施形態において、各ピクセルからの信号読み出しは、修正相関二重サンプリング（ＣＤＳ）技法を適用することによって決定される。この方法は、例示的出力信号波形１５０１にこの方法を適用するプロット１５３０によって示されている。１５３１は、ゼロ信号、すなわち、ノイズ変動から生じた非常に小さい電荷以外はピクセル内に電荷が存在しない状態に相当する基準電圧である。リセット後の第１のピクセル（ピクセル１）の信号は、第１のピクセルの読み出し時間において測定された電圧レベル１５１０と、リセット後に測定された基準電圧レベル１５０３との差として決まる。第１の１つの信号後の全てのその他のピクセルに関して、信号は、ピクセルの読み出し時間に出力信号波形に対して測定された電圧レベルと、先行ピクセルに関して測定された電圧レベルとの差として決まる。したがって、リセット後の第２のピクセルの信号は、電圧レベル１５１１と電圧レベル１５１０との差によって決まり、第３のピクセルの信号は、電圧レベル１５１２と電圧レベル１５１１との差によって決まり、さらに、同様に、リセット後且つ次のリセット印加までに読み出された全ての残りのピクセルに関しても同様である。出力信号波形１５０１およびプロット１５３０の例において、第４のピクセル上で検出されたパーティクルからの信号１５３２は、全てのその他のピクセル内のより小さいバックグラウンド信号より上ではっきりと解像される。
【０１０９】
プロット１５３０によって説明された方法は、ピクセル毎のばらつきが大きいウェハの低ノイズイメージング、またはパターンつきウェハの低ノイズイメージングに特に適し得るものであり、各ピクセル内の電荷信号は個別に解像され、他方で、２つのピクセル試料間の時間間隔が単一のピクセル読み出し時間程度に短く保持されるため、ノイズ低減のための相関二重サンプリングの利点が保たれる。
【０１１０】
図１５は、本明細書で説明される方法が、単一のピクセルの代わりに、２つのイメージセンサピクセル間に位置しているパーティクルまたはその他の欠陥からの信号の検出のために用いられる、本発明のもう１つの実施形態を示す。縦軸は電圧を任意単位で表し、横軸は時間を表す。出力信号１６０１と、プロット１６２０および１６３０の縦軸の目盛りは必ずしも等しくはなく、両者間の縦の変位は単に明白にするためのみであって、１つの電圧が他の電圧に対してより正またはより負であることを意味するものではない。上記図１４の説明と同様に、１６０１は例示的センサ出力信号電圧波形であり、グリッチ１６０２によって識別される時間におけるリセットクロックの後で、波形は基準電圧レベル１６０３に確定し、１０個のピクセルが続いて読み出される。１６２０は、連続したピクセルの電荷信号の蓄積から測定されたピクセル信号をプロットし、各ピクセルには、ピクセル自体によって収集された信号と、全先行ピクセル内の信号の合計が割り当てられる。１６３０は、図１４の説明で導入された修正相関二重サンプリング方法によって再構築されたピクセル信号をプロットし、そこで各ピクセルの信号は、ピクセル自体の読み出し時にサンプリングされた電圧と、先行ピクセルに関してサンプリングされた電圧間の差から決まる（または、第１のピクセルの場合、第１のピクセルに関してサンプリングされた電圧１６１０と、リセット後にサンプリングされた基準電圧１６０３の間の差から）。１６２１および１６３１はそれぞれ、プロット１６２０および１６３０に関する基準電圧であり、それはゼロ信号、すなわち、ノイズ変動から生じた非常に小さい電荷以外はピクセル内に電荷が存在しない状態に相当する。
【０１１１】
ほとんどのピクセルが、バックグラウンド照射またはノイズ変動由来の小さい信号を含むが、２つのイメージセンサピクセル（この例において第４のピクセルと第５のピクセル）間に位置している単一のパーティクルまたは欠陥からの信号が、両ピクセル上にサンプリングされたバックグランドよりも大きい電圧変動として、出力信号波形１６０１上に電圧１６１３および１６１４として表れ、プロット１６２０によって示される電荷蓄積方法において信号１６２２および１６２３として再構築されるか、または、プロット１６３０によって示される修正相関二重サンプリング方法において信号１６３２および１６３３として再構築される。電荷蓄積方法の利点は、信号１６２２および１６２３を信号１６３２および１６３３と比較した場合に明白であり、２つのピクセルにわたる総信号の分割から生じたより小さい信号（１６３２および１６３３）を検出するよりも、２つのピクセル（１６２２および１６２３）にわたって分割信号を蓄積すれば、同じ総信号を導出し、したがって、あたかもパーティクルが単一のピクセル内に配置されているときのような同じ感度をもたらす。
【０１１２】
図１６は、本明細書で説明される方法が、その振幅がイメージセンサの読み出しノイズレベルより小さいかまたはそれに匹敵する小さいバックグラウンド信号の検出および測定に用いられる、本発明の別の実施形態を説明する。縦軸は電圧を任意単位で表し、横軸は時間を表す。出力信号電圧１７０１と、プロット１７２０および１７３０の縦軸の目盛りは必ずしも等しくはなく、両者間の縦の変位は単に明白にするためのみであって、１つの電圧が他の電圧に対してより正またはより負であることを意味するものではない。上記図１４および１５の説明と同様に、１７０１は単一のリセット操作が実行された後の１０個のピクセルの読み出しに対応する例示的センサ出力信号電圧波形であり、１７２０は、上記図１４で導入された連続したピクセルの電荷信号の蓄積から測定されたピクセル信号をプロットし、１７３０は、同様に図１４の説明で導入された修正相関二重サンプリング方法によって再構築されたピクセル信号をプロットし、そこで、各ピクセルの信号は、ピクセル自体の読み出し時にサンプリングされた電圧と、先行ピクセルに関してサンプリングされた電圧間の差から決まる（または、第１のピクセルの場合、第１のピクセルに関してサンプリングされた電圧１７１０と、リセットグリッチ１７０２後に波形がそこに確定する基準電圧１７０３の間の差から）。１７２１および１７３１はそれぞれ、プロット１７２０および１７３０の基準電圧であり、ゼロ信号、すなわち、ノイズ変動から生じた非常に小さい電荷以外はピクセル内に電荷が存在しない状態に相当する。１７２２および１７３２はそれぞれ、プロット１７２０および１７３０において再構築された信号の読み出しノイズレベルを示し、それぞれ基準電圧レベル１７２１および１７３１と呼ばれる。プロット１７２０および１７３０によって説明される２つの方法は、読み出しエレクトロニクスの特定の実装と、その関連するノイズ成分に依存して異なる読み出しノイズレベルをもたらす可能性がある。
【０１１３】
例示的出力信号波形１７０１によって測定されるピクセル信号は全て、読み出しノイズレベルより低い、匹敵する振幅である。ウェハ検査システムにおいて、これは、例えば、ウェハの表面粗さから散乱するインコヒーレントな光によって生成するヘイズによって、ウェハイメージにわたり、均一で低強度のバックグラウンドが存在する場合に発生することがある。本発明の実施形態において、バックグラウンドの存在を検出してその振幅を測定することが重要である。図１６の例において、プロット１７３０から、相関二重サンプリングがそれを行うことが不適切であることが明らかであるが、それは、こうして再構築されたピクセル信号は、読み出しエレクトロニクスのノイズフロア１７３２の上を検出できないからである。しかしながら、プロット１７２０は、代わりに電荷蓄積を用いることで、一定量のピクセルの信号が読み出された後で、ノイズフロア１７２２の上の検出可能な信号を提供できることを示している。さらに、電荷蓄積方法は、リセット間に読み出された全ピクセルに関する総電荷合計１７２３をサンプリングしてこの値を前記ピクセルの個数で割ることによって、バックグラウンド信号の平均強度の測定を可能にする。
【０１１４】
図１７は、本発明で説明されるイメージング装置実装特徴および方法の一実施形態を説明する。装置はイメージセンサ１８１０を含み、その出力信号電圧はアナログ−デジタル変換器（ＡＤＣ）１８１１によってデジタル化される。ＡＤＣの出力でのデジタルイメージデータはさらに、デジタル信号プロセッサ（ＤＳＰ）１８１２によって処理される。デジタル制御セクション１８０１は、イメージセンサ１８１０を駆動するために必要な信号（クロック）のタイミングを、前記信号またはクロックを生成するタイミング生成器（ＴＧ）セクション１８０２を制御することによって統制する。クロックセクションは、ライン制御クロック１８０３、電荷転送クロック１８０４、およびリセットクロック１８０５を含んでよい。クロックセクション１８０３、１８０４および１８０５は、イメージセンサ１８１０を、クロック信号向けに最適化された電圧を用いて駆動するために、タイミング生成器１８０２から受け取ったデジタル信号をバッファして増幅するための回路を含んでよい。クロックセクション１８０３、１８０４および１８０５はさらに、イメージセンサ１８１０を、クロック信号向けに最適化されたタイミングを用いて駆動するために、クロック信号を、互いに対して任意の形状および時間関係の波形に変調するための回路系および方法を含んでもよい。デジタル制御セクション１８０１はさらに、ＡＤＣ１８１１およびＤＳＰ１８１２を制御するために必要な信号を生成し、前記信号と、イメージセンサ１８１０を駆動するクロックの間の時間関係を決定し、また、ＡＤＣによって読み出されるデジタルイメージデータを取得するため、および／またはＤＳＰによって処理されたデジタルイメージデータを取得するために、全装置を同期化する。
【０１１５】
デジタル信号プロセッサ（ＤＳＰ）セクション１８１２は、ＡＤＣセクション１８１１からのデジタルイメージデータを受け取り、そのデータに、限定はしないが、以下のような複数の操作を実行する：前記デジタルイメージデータを、所定の閾値に対して比較し、比較の結果に基づいて、データ有効フラグを有効化または無効化する；上記図１６に示したものと類似した方法を用いて、同じ出力感知ノードによって読み出された複数のピクセルまたは複数のピクセルのラインに関して蓄積された信号の合計を迅速に評価することによって、バックグラウンド信号の振幅を決定する；被検ウェハ上のパーティクルまたは欠陥に由来する信号等の、バックグラウンドより上の注目すべき信号の存在を判断して、複数のピクセルまたは複数のピクセルのライン内の、またはイメージセンサによって取り込まれたイメージ全体内のこれらの発生の件数を、上記図１４および１５で説明したものと類似した方法を用いてカウントする；デジタル制御セクション１８０１へのフィードバック信号を生成して制御し、それは、イメージセンサ１８１０および、ＡＤＣ１８１１とＤＳＰ１８１２を含むその読み出しへのタイミング制御を、上記に説明した機能および評価のうち１以上の結果、または本明細書では説明されない、ＤＳＰ１８１２によって実行されるその他の機能および評価のうち１以上の結果に依存して変更して適合させる可能性を提供する。
【０１１６】
ピクセルのうちほとんどが小さなバックグラウンド信号を有し、限定された注目すべき信号の発生が、特定数のピクセル内で発生することが期待される場合の一例において、ＤＳＰ１８１２は、上記図１２で説明されたものと類似した方式でリセット間により多くの個数のピクセルを読み出すために、また、本発明で説明された電荷蓄積方法の使用を最適化するために、デジタル制御セクション１８０１に、イメージセンサ１８１０を駆動するクロックのタイミングを修正するように命令してもよい。別の例では、また、検出された信号の振幅またはその他の特徴にも依存して、ＤＳＰ１８１２は、上記図１３および１４で説明されたものと類似した方式でリセット間に複数のピクセルのラインを読み出すために、デジタル制御セクション１８０１に、イメージング装置のタイミングを修正するように命令してもよい。
【０１１７】
図１７に説明されたイメージング装置はさらに、外部処理、格納および制御のためのセクション１８２０を含む。セクション１８２０は、ＤＳＰ１８１２および／またはデジタル制御セクション１８０１からのデジタルイメージデータと、限定はしないが、データの性質およびフォーマットを識別する信号、またはデータが有効か否か、したがって、恒久的に格納されるか否かを判断する信号等のその他の信号を受け取って格納する。セクション１８２０はさらに、イメージング装置の作動を制御して、イメージデータの回収および処理等のその他の機能を管理するためのユーザインターフェースを提供するソフトウェアを実装してもよい。
【０１１８】
図１７に説明されたイメージング装置の実装は種々の形式を採択してよい。好ましい実施形態において、デジタル制御およびタイミング生成器機能は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）デバイス内で実行され、他方で、ＡＤＣおよびＤＳＰは、１以上の特定用途向け集積回路（ＡＳＩＣ）によって実装されてよい。
【０１１９】
図１８は、本発明の別の実施形態を説明する。この実施形態は、上記図１７で説明したものと類似したイメージング装置で実装されることができ、イメージセンサと、その駆動信号と、アナログ−デジタル変換器（ＡＤＣ）によってサンプリングされたピクセルデータを評価するデジタル信号プロセッサ（ＤＳＰ）を備えている。１９０１は、上記図１２および１３で説明したラインクロックと同じ方式でピクセルデータの、センサ出力構造への転送を制御するクロック信号である。１９１０は、イメージセンサの例示的出力信号電圧波形である。１９２０は、図１４で導入された電荷蓄積方法による出力信号１９１０から測定されたピクセル信号をプロットしている。縦軸は電圧を任意単位で表し、横軸は時間を表す。ラインクロック１９０１と、出力信号電圧１９１０と、プロット１９２０の縦軸の目盛りは必ずしも等しくはなく、それらの間の縦の変位は単に明白にするためのみであって、一方の電圧が他方の電圧に対してより正またはより負であることを意味するものではない。
【０１２０】
上記図１２および１３の説明と同様に、時間間隔１９０２の間、イメージセンサピクセルからの電荷信号は、センサ水平シリアルレジスタに転送されることを防止され、この時間中、出力感知ノードでの浮動拡散がリセットされて、出力信号１９１０にグリッチ１９１１を引き起こし、それは次に電圧レベル１９１２に確定する。時間間隔１９０３中に、ピクセルデータはセンサ水平シリアルレジスタに転送され、１つのライン内の連続したピクセルから読み出された電荷信号が、センサ出力にクロック制御されて（簡略化するため、図１８に水平クロックは図示していない）、浮動拡散上に蓄積される。１つのラインの読み出しが完了すると、浮動拡散は再びリセットされて、次のピクセルのラインからの電荷信号がセンサ水平シリアルレジスタに転送され、次に出力感知ノードにクロック制御される。例示的出力信号１９１０は、それぞれ、１０個のピクセルの３つのラインの読み出しに対応する。この例において、第１のラインと第３のライン内の全てのピクセルは、小さなノイズまたはバックグラウンド信号を含み、第２のラインには、比較的大きな電圧変動１９１４が、第６のピクセルに関してサンプリングされ、被検ウェハ上のパーティクルまたは欠陥に相当する。出力信号１９１０は、第１のラインの最後に電圧１９１３に確定し、第２のラインの最後に電圧１９１５に確定し、第３のラインの最後に電圧１９１６に確定する。
【０１２１】
各ピクセルに関してサンプリングされた電圧と基準電圧レベル１９１２との差から再構築された蓄積されたピクセル信号が、プロット１９２０に示されている。本発明の実施形態において、このように測定されたピクセル信号は、注目すべき信号でのピクセルデータをバックグランド信号でのピクセルデータで解像するために、ＤＰＳによって所定の電圧閾値１９２１に対して比較される。本発明の一実施形態において、ＤＳＰは先ず、３つのラインそれぞれに関して電圧１９２２、１９２３および１９２４から測定された各ラインの最後での合計信号を、閾値１９２１に照合して評価する。１つのラインの合計信号が閾値未満であれば、ＤＳＰは、バックグラウンド信号が図１６に説明したものと類似した方式で測定され得るように、そのラインの全ピクセル信号の合計を包含する最終ピクセルの信号のみをイメージング装置の出力に転送する。代わりに１つのラインの合計信号が閾値１９２１を超えていれば、そのラインに関するピクセルデータは有効とフラグ付けされて、ライン内の注目すべき信号がさらなる処理によって分解され得るように、その全体を、イメージング装置の出力に送られる。図１８の例において、第１のラインと第３のラインはバックグラウンド信号のみを含み、これら２つのラインの最終ピクセルの信号１９２２および１９２４のみがイメージング装置の出力に送られることになる。しかしながら、第６ピクセル上の大きな信号の存在により、第２のピクセルのラインの合計信号１９２３が閾値１９２１を超え、よってそのラインの全ピクセルのデータはイメージング装置の出力に送られる。
【０１２２】
本発明の別の実施形態において、ＤＳＰは、バックグラウンド信号の全体を、さらなる処理または格納から除外するために、その合計信号が所定の閾値を超えるピクセルのラインに関してのみ（例えば、図１８の例の第２のライン）、ピクセルデータをイメージング装置の出力に送信し、ピクセルのライン内の合計信号が閾値未満である場合はそのピクセルデータを一切イメージング装置の出力に送信しない。
【０１２３】
上記に説明した方法は、データ処理の速度を有効に改良でき、ひいてはウェハ検査システムのスループットを有効に改良できる。所定の閾値との比較は、最初に１つのピクセルのラインの合計信号のみが評価されるため、ＤＳＰによって非常に迅速に実行され得る。さらに、関連するデータを備えたピクセルまたはピクセルのラインのみがさらなる処理または格納のために保持されるため、イメージング装置の出力に転送される必要があるデータの量を減少させてさらに、ウェハ検査の速度増加に貢献する。
【０１２４】
合計信号または個々のピクセルが閾値を超えた場合にのみ、１つのピクセルのラインの合計信号および／またはそのラインのピクセルデータを送信することは、その表面に自然酸化膜または堆積された膜を有するウェハ等の、パターン付きでないウェハの検査に特に役立つ。パターン付きでないウェハは典型的に、その表面に少しのパーティクルまたは欠陥を有するため、閾値を超えるピクセルまたはピクセルのラインのみを送信することは、送信される必要があるデータの量を一桁以上減少させ得る。表面の状態または粗さに関する情報を提供するヘイズ信号も、多くの場合、注目すべき対象である。パターン付きでないウェハの表面は一般に非常に平滑（約１ｎｍ未満の粗さ等）であるため、ヘイズ信号は典型的に弱い信号である。合計ライン信号は、個別のピクセル信号よりも良好な信号対雑音比でヘイズに関する情報を提供する。合計ライン信号のみを送信すること、または、合計ライン信号と閾値を超えている個々のピクセルのみを送信することは、大きな係数（欠陥密度が低い場合、１つのライン内のピクセルの個数にほぼ等しい係数）で、送信される必要があるデータの量を減少させ得る。
【０１２５】
図１９は、本明細書で説明される本発明の一実施形態による多数のピクセルを備えた例示的イメージセンサの主要な特徴を図示する。イメージセンサ２０００はピクセルのアレイ２００１を備えている。図１９に示した４ｘ４のピクセルアレイは例示の目的のみである。本発明の実施形態において、アレイのサイズは、用途の仕様、例えば、イメージセンサのイメージング領域の総サイズ、および／またはピクセルサイズによって実際に達成可能な大きさであってよい。イメージセンサの２つの次元は等しくなくてもよい。個々のピクセル２００１は典型的に矩形であるが、例えば長方形または六角形等その他の形状であってもよい。各ピクセルは、自身の出力２００２およびゲート、制御信号、電源および接地等の多数の信号または電気接続を有してもよい。実地上の理由から、（ピクセル出力信号を除く）これらの信号のほとんどまたは全部は、隣接するピクセル間で互いに接続されて、イメージセンサのエッジから駆動されてよく、その場合電気接続は、信号が各ピクセルに個別に接続された場合よりも、ずっと容易になされる。図１９は例証としてそのような信号２００３および２００４を２つのみ示しているが、実際のデバイスでは、ピクセル間で共有される２つ超の信号が存在してよい。
【０１２６】
本発明の一実施形態において、各ピクセル２００１はその出力感知ノードとしての浮動拡散キャパシタンスを特徴とし、隣接するピクセル間で共有され得るピクセル駆動信号は、浮動拡散をリセットするための少なくとも１つの信号と、ピクセル内に収集された電荷を前記浮動拡散に転送するための信号を含む。図１１で導入された電荷蓄積方法は、図１１で示されたものと非常に類似したタイミングダイアグラムでイメージセンサ２０００に印加されてよく、リセットクロックは、ピクセル出力信号の多数のサンプリングを包含する時間間隔にのみ各ピクセルに印加され、他方で、前記ピクセルによって収集された電荷は、各試料の前にピクセル出力感知ノードに転送される。この方法を用いて、任意の数の転送サイクルの電荷信号がピクセル出力に蓄積されることができ、リセットクロックによってもたらされる干渉の影響を受けない出力信号波形をもたらし、よって、高サンプリング速度での低ノイズの読み出しを可能にする。
【０１２７】
同様に、イメージセンサ２０００を用いる本発明の別の実施形態は、図１２、１４、１５、１６および１８に説明された方法等の方法を実行してもよく、その場合、リセット間に個々のピクセルの出力信号の反復したサンプリングが実行されてよい。
【０１２８】
上記に説明した本発明の構造および方法の種々の実施形態は、本発明の原理を例示するのみであり、本発明の範囲を、説明した特定の実施形態に限定する意図はない。例えば、各リセット操作後に、図１１、１２、１３、１４、１５、１６および１８に描写されたのと同じ方式で、任意の数のピクセルまたはピクセル試料が読み出されてもよく、または、任意の数のピクセルが同じ出力感知ノードによって読み出されてもよく、またはピクセルのラインが、リセットの間に、図１３に描写されたのと類似した方式で読み出されてもよい。このように、本発明は、以下の特許請求の範囲およびそれらの等価物によってのみ限定される。
【図１】
2018525930.tif 000003
【図１Ａ】
2018525930.tif 000004
【図１Ｂ】
2018525930.tif 000005
【図１Ｃ】
2018525930.tif 000006
【図２Ａ】
2018525930.tif 000007
【図２Ｂ】
2018525930.tif 000008
【図２Ｃ】
2018525930.tif 000009
【図２Ｄ】
2018525930.tif 000010
【図２Ｅ】
2018525930.tif 000011
【図２Ｆ】
2018525930.tif 000012
【図２Ｇ】
2018525930.tif 000013
【図３Ａ】
2018525930.tif 000014
【図３Ｂ】
2018525930.tif 000015
【図３Ｃ】
2018525930.tif 000016
【図３Ｄ】
2018525930.tif 000017
【図４Ａ】
2018525930.tif 000018
【図４Ｂ】
2018525930.tif 000019
【図４Ｃ】
2018525930.tif 000020
【図４Ｄ】
2018525930.tif 000021
【図４Ｅ】
2018525930.tif 000022
【図４Ｆ】
2018525930.tif 000023
【図５】
2018525930.tif 000024
【図６Ａ】
2018525930.tif 000025
【図６Ｂ】
2018525930.tif 000026
【図７】
2018525930.tif 000027
【図８】
2018525930.tif 000028
【図９Ａ】
2018525930.tif 000029
【図９Ｂ】
2018525930.tif 000030
【図１０】
2018525930.tif 000031
【図１１】
2018525930.tif 000032
【図１２】
2018525930.tif 000033
【図１３】
2018525930.tif 000034
【図１４】
2018525930.tif 000035
【図１５】
2018525930.tif 000036
【図１６】
2018525930.tif 000037
【図１７】
2018525930.tif 000038
【図１８】
2018525930.tif 000039
【図１９】
2018525930.tif 000040
【図２０】
2018525930.tif 000041
【国際調査報告】
2018525930.tif 000042
2018525930.tif 000043