(57)【要約】【課題】アレイの良好な量子収率及び良好な表面歩留まりを維持しつつカソードを互いに絶縁することができるフォトダイオードアレイ及びその製造方法を提供する。【解決手段】本発明は、フォトダイオードマトリクス及びそれを製造する方法に関し、このマトリクスは、リン化インジウムの基板（４）、基板（４）の上側でインジウムガリウムヒ素の活性層（５）、基板（４）と活性層（５）との間の埋込み領域（８）、活性層（５）の上側でリン化インジウムの上層（６）、ドープ領域（１２）から成るフォトダイオードアノードを備え、ドープ領域（１２）は、上層（６）から埋込み領域（８）に達することなく活性層（５）中へと延在し、ドープ領域（１２）は、ドープ領域（１２）によって相互に離間される上層（６）の複数のカソード領域（１３）を画定することを特徴とする。
2018525844.tif 000002
【特許請求の範囲】
【請求項１】
−リン化インジウム基板（４）と、
−前記基板（４）の上側にあって第１のタイプの導電性を有するインジウムガリウムヒ素ＩｎＧａＡｓの活性層（５）と、
−前記活性層（５）の上側にあって前記第１のタイプの導電性を有するリン化インジウムの上層（６）と、
−前記基板（４）と前記活性層（５）との間の界面で第２のタイプのドーピングによって画定される埋込み領域（８）と
を備えるフォトダイオードアレイであって、
前記アレイは、前記上層（６）及び前記活性層（５）の前記第２のタイプのドープ領域（１２）によって形成される前記フォトダイオードアレイに共通のアノードを備え、前記ドープ領域（１２）は、前記上層（６）から前記埋込み領域（８）に達することなく前記活性層（５）中へと延在し、前記ドープ領域（１２）及び前記埋込み領域（８）は、前記活性層（５）によってゼロでない距離（ｄ１）だけ離間され、前記ドープ領域（１２）は、前記上層（６）に前記第２のタイプのドーピングがない幾つかのカソード領域（１３）を画定し、前記カソード領域（１３）のそれぞれが前記ドープ領域（１２）によって他のカソード領域（１３）から連続的に分離されることを特徴とするフォトダイオードアレイ。
【請求項２】
前記第２のタイプの前記ドープ領域（１２）と前記活性層（５）との間の各界面からアノード空間電荷領域（１５）が前記活性層（５）中へと延在し、前記活性層（５）と前記埋込み領域（８）との間の界面から埋込み空間電荷領域（１６）が前記活性層（５）中へと延在し、前記アノード空間電荷領域（１５）及び前記埋込み空間電荷領域（１６）は、前記上層（６）の前記カソード領域（１３）の下方における前記活性層（５）の領域（１８）が前記空間電荷領域によって互いから連続的に絶縁されるように、前記活性層（５）で互いに接合する請求項１に記載のアレイ。
【請求項３】
前記上層（６）の各カソード領域（１３）は、前記カソードに第１の電圧（Ｖｋ）を印加するように適合されているバイアス手段（２１）に接続され、前記ドープ領域（１２）は、前記ドープ領域（１２）に第２の電圧（Ｖａ１）を印加するように適合されているバイアス手段（２２）に接続され、前記第１の電圧（Ｖｋ）及び前記第２の電圧（Ｖａ１）が異なる値を有し、前記第１の電圧（Ｖｋ）と前記第２の電圧（Ｖａ１）との間の値の差が前記活性層（５）中への前記アノード空間電荷領域（１５）の延在を決定し、前記第１の電圧は、最小カソード電圧と最大カソード電圧との間の範囲にわたって変化し、前記第２の電圧（Ｖａ１）は、前記アノード空間電荷領域（１５）が前記埋込み空間電荷領域（１６）の所まで前記活性層（５）中へと延在するように、前記最小カソード電圧よりも十分に低くなるように選択される請求項１又は２に記載のアレイ。
【請求項４】
前記上層（６）の各カソード領域（１３）は、前記カソードに第１の電圧（Ｖｋ）を印加するように適合されているバイアス手段（２１）に接続され、前記埋込み領域（８）は、前記埋込み領域（８）に第３の電圧（Ｖａ２）を印加するように適合されているバイアス手段に接続され、前記第１の電圧（Ｖｋ）及び前記第３の電圧（Ｖａ２）が異なる値を有し、前記第１の電圧（Ｖｋ）と前記第３の電圧（Ｖａ２）との間の値の差が前記活性層（５）中への前記埋込み空間電荷領域（１６）の延在を決定し、前記第１の電圧は、最小カソード電圧と最大カソード電圧との間の範囲にわたって変化し、前記第３の電圧（Ｖａ２）は、前記埋込み空間電荷領域（１６）が前記アノード空間電荷領域（１５）の所まで前記活性層（５）中へと延在するように、前記第１の電圧（Ｖｋ）よりも十分に低くなるように選択される請求項１から３のいずれか一項に記載のアレイ。
【請求項５】
前記最小カソード電圧と前記第２電圧（Ｖａ１）との間の値の差は、前記最小カソード電圧と前記第３電圧（Ｖａ２）との間の値の差よりも小さい請求項４に記載のアレイ。
【請求項６】
分極が存在しない場合に前記活性層（５）内で前記アノード空間電荷領域（１５）と前記埋込み空間電荷領域（１６）とを隔てる距離（ｄ４）は、
−分極が存在しない場合に、前記アノード空間電荷領域（１５）が、前記ドープ領域（１２）と前記活性層（５）との間の界面から前記活性層（５）中へと延在する距離（ｄ２）と、
−分極が存在しない場合に、前記埋込み空間電荷領域（１６）が、前記埋込み領域（８）と前記活性層（５）との間の界面から前記活性層（５）中へと延在する距離（ｄ３）と
の間の最小距離の２倍よりも短い請求項２から５のいずれか一項に記載のアレイ。
【請求項７】
前記第２のタイプの前記ドープ領域（１２）によって画定される前記上層（６）の前記カソード領域（１３）は、前記第１のタイプのドーパントでドープされる請求項１から６のいずれか一項に記載のアレイ。
【請求項８】
前記第２のタイプの前記ドープ領域（１２）は、前記活性層（５）の厚さの４分の１未満の深さにわたって前記上層（６）から前記活性層（５）中へと延在する請求項１から７のいずれか一項に記載のアレイ。
【請求項９】
請求項１から８のいずれか一項に記載のフォトダイオードアレイと、前記アレイのフォトダイオードを読み取るために前記カソード領域（１３）の接点（１４）に接続される読み出し回路とを備えるセンサ。
【請求項１０】
請求項１から８のいずれか一項に記載のアレイを製造するための方法であって、
−第１のタイプの導電性を有するリン化インジウム基板（４）を用意するステップと、
−前記基板（４）の上側に第２のタイプの導電性を有する埋込み領域（８）を形成するステップと、
−前記埋込み領域（８）の上側に前記第１のタイプの導電性を有する活性層（５）を形成するステップと、
−前記活性層（５）の上側に前記第１のタイプの導電性を有する上層（６）を形成するステップと、
−前記上層（６）の表面上に複数のマスキング領域（３１）を画定するとともに前記上層（６）の表面上に複数の露出領域（３２）を画定するマスク（３０）を位置決めするステップと、
−前記上層（６）及び前記活性層（５）で前記露出領域（３２）を通じて前記第２のタイプのドーパントを拡散させて、前記露出領域に面する前記第２のタイプのドープ領域（１２）を、該ドープ領域（１２）が前記上層（６）から前記埋込み領域（８）に達することなく前記活性層（５）中へと延在するように画定するステップであって、前記ドープ領域（１２）及び前記埋込み領域（８）がゼロでない距離だけ離間され、前記ドープ領域（１２）は、前記マスキング領域（３１）に面する前記上層（６）の幾つかのカソード領域（１３）を画定し、前記カソード領域（１３）のそれぞれが前記ドープ領域（１２）によって他のカソード領域（１３）から連続的に分離されるステップと
を備える方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトダイオードアレイに関し、特に、インジウムガリウムヒ素（ＩｎＧａＡｓ）及びインジウムリン（ＩｎＰ）の層を有するフォトダイオードアレイ及びその製造方法に関する。
【背景技術】
【０００２】
（しばしば赤外光の検出のために）バンドギャップが狭い半導体材料にフォトダイオードアレイを製造するための方法のうちの１つは、幅広いバンドギャップを有する２つの半導体材料の間に、狭いバンドギャップを有する活性検出層を挿入することである。幅広いバンドギャップを有する２つの半導体層は、フォトダイオードにより検出されるように意図されている放射波長を透過したままの状態の効率的な保護／不動態化から成る。
【０００３】
加えて、適切なドーピングにより、活性層と２つの保護層／不動態層との間の２つのヘテロ接合は、光電荷を活性検出層内に閉じ込めて、そのようにして形成されるフォトダイオードの量子収率を向上させる。
【０００４】
ＩｎＧａＡｓフォトダイオードは、この物理構造の典型例である。活性検出層は、０．９〜３μｍ程度の短波赤外帯域（ＳＷＩＲ）で動作するのに理想的であるＩｎＧａＡｓ材料のインジウム及びガリウムの組成に応じて調整可能なバンドギャップを得るためにＩｎＧａＡｓ材料から成っている。
【０００５】
リン化インジウム及びヒ化インジウムガリウムは同じ面心立方結晶構造を共有する。最も幅広く使用される組成はＩｎ０．５３Ｇａ０．４７Ａｓである。このとき、結晶格子のサイズは、ＩｎＰ基板のサイズ、特に格子パラメータに匹敵する。この結晶適合性は、ＩｎＰ基板上で優れた品質の活性ＩｎＧａＡｓ層のエピタキシャル成長を可能にする。Ｉｎ０．５３Ｇａ０．４７Ａｓのバンドギャップは、ＳＷＩＲ帯域で最大１．６８μｍの波長の検出が可能な約０．７３ｅＶである。それは、分光分析、暗視、使用済みプラスチックの選別などの適用分野で、関心を高める主題である。
【０００６】
２つの保護層／不動態層（protection/passivation）は一般にＩｎＰから成る。特に、Ｉｎ０．５３Ｇａ０．４７Ａｓ組成はＩｎＰと同じ結晶格子サイズを有するため、これは周囲温度から非常に低い暗電流を可能にする。
【０００７】
今まで、ＩｎＧａＡｓフォトダイオードの最良な形態は、電荷を収集するフォトダイオードのアノードを構成するために、Ｎ型のエピタキシャルＩｎＰ／ＩｎＧａＡｓ／ＩｎＰ層上のＰ型の亜鉛Ｚｎの選択的ドーピング領域から成る。そのような形態は「Ｐ−ｏｎ−Ｎ」と呼ばれる。
【０００８】
図１は、Ｐ−ｏｎ−Ｎ形態を伴うフォトダイオードのアレイ１の物理構造を示す。ＩｎＧａＡｓから構成される活性層５は、２つのＩｎＰ層間に挟まれる。下層は基板４を構成し、この基板４上にＩｎＧａＡｓ層が複合ＭＯ−ＣＶＤエピタキシによって形成される。その後、このＩｎＧａＡｓ層は、ＩｎＰから構成される薄い上層６によって保護され、この上層６もエピタキシによって堆積される。ＩｎＰ層は一般にシリコンドープされるＮ型を成す。ＩｎＧａＡｓの活性層５は、僅かにＮ型にドープされてもよく、或いは、真性に近いままであってもよい。したがって、２つの上側／下側ＩｎＰ層及びＩｎＧａＡｓの活性層５は、このアレイ内でフォトダイオードの共通のカソードを形成する。
【０００９】
図２は、読み出し回路２にフリップチップ接続されるＩｎＧａＡｓフォトダイオードのアレイ１から成るＩｎＧａＡｓイメージセンサを示す。ＩｎＧａＡｓアレイセンサにおいて、フォトダイオードアレイは、これらのＩｎＧａＡｓフォトダイオードにより生成される光電信号を読み取るために、一般にシリコンから形成される読み出し回路に接続される。この相互接続は、一般に、図２に示されるように、インジウムビーズ７を使用するフリップチップ技術によって得られる。ＳＷＩＲ放射線９は、この光学帯域で透過であるリン化インジウムの基板４を介して、フォトダイオードアレイに到達する。
【００１０】
フォトダイオードアレイを形成するための他の解決策はいわゆる「Ｎ−ｏｎ−Ｐ」形態であり、この形態では、電荷を収集するフォトダイオードのアノードがＰ型のエピタキシャル層上でＮ型を成す。しかしながら、Ｐ型基板を扱うことは難しく、また、Ｎ型の選択的ドーピングはうまく制御できない。米国特許第８，６１０，１７０号明細書は、図３及び図４に示される「Ｎ−ｏｎ−Ｐ」形態のための別の解決策を提案し、この場合、カソードは、Ｎ型ドーピングによって形成されず、Ｎ型の層の領域をＰ型の領域で絶縁することによって形成される。
【００１１】
図３は、簡略化されたフォトダイオードアレイの断面図を与え、一方、図４は、そのようなアレイの斜視図を与える。この手法を用いると、Ｚｎドープされる（Ｐ型である）バッファ層１０８が、ＩｎＧａＡｓの感光層１０２（Ｎ型）とＮ型のＩｎＰ基板１０１との間に挿入される。感光層１０２には、（上から見て）格子形状のＰ型のＺｎドーピング領域１０４が、Ｎ型の上側ＩｎＰ層１０３から、埋込みバッファ層１０８に達する深さまで形成される。この格子パターンは、ドーピング領域１０４及びバッファ層１０８によって個別に取り囲まれて、亜鉛ドープされない上層１０３及び感光層１０２の一部から成るＮ型領域を形成する。これらの領域は、いわゆる「Ｎ−ｏｎ−Ｐ」フォトダイオードのカソードを形成し、それぞれがコンタクト電極１０６をそれぞれ備える。この形態を用いると、カソードを互いから物理的に絶縁することができる。ＰＮ接合絶縁という用語が使用される。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第８，６１０，１７０号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、この手法は、領域１０４を形成するときにＺｎドーピングのための深い拡散深さを必要とし、Ｚｎドーパントは、埋込みバッファ層１０８に達するように感光層１０２の厚さ全体に入り込まなければならない。しかし、ドーパントの拡散は、深さ方向だけでなく、アレイの表面と平行な横方向でも行なわれる。したがって、Ｚｎドーパントの拡散が深くなればなるほど、その幅は広がる。
【００１４】
例えば、良好な量子収率を維持するために、ＩｎＧａＡｓの感光層１０２の厚さは少なくとも３〜５μｍであることが好ましい。より浅い深さは、光子吸収の効率を低下させる。そのような３〜５μｍの厚さに関して、ドーピングの入射領域付近、すなわち、拡散のために使用されるマスクの露出領域付近のＺｎドーパントの横方向拡散は６〜１０μｍである。したがって、カソードを取り囲む領域１０４の部分の幅が１０μｍよりも大きく、すなわち、感光層１０２の厚さの２倍よりも大きいことが確認される。
【００１５】
結果として、アレイの表面上のフォトダイオードのピッチは、Ｚｎドーピングの領域１０４が幅の広い部分を有することができるようにするのに十分大きくなければならず、したがって、この手法によって、高密度のフォトダイオードをその表面上に有するフォトダイオードアレイを得ることができない。
【００１６】
加えて、領域１０４のこの部分の横方向延在部は、前記領域１０４の前記部分によって絶縁されるカソードにより占められる表面積の関連する減少をもたらす。前の例に戻ると、１０〜１５μｍのフォトダイオードピッチに関し、カソードのサイズは、領域１０４のこの部分の幅に対して小さくなる。しかし、Ｚｎ拡散領域１０４内の電荷キャリアの寿命は、高いドーピングレベルに起因してかなり短い。したがって、収集効率が低くなる。
【００１７】
この同じ特許は、亜鉛を拡散させる前にフォトダイオードのカソード領域の周りにトレンチを形成するための別の実施形態を提案する。これらのトレンチは、Ｚｎ拡散が埋込みバッファ層１０８に速く到達できるようにし、したがって、この拡散の横方向延在部の制限を可能にする。しかしながら、これらのトレンチのエッチングに関連する損傷が、特に暗電流に関して、フォトダイオードの品質を著しく低下させることが経験により分かってきた。
【課題を解決するための手段】
【００１８】
本発明の１つの目的は、アレイの良好な量子収率及び良好な表面歩留まりを維持しつつ、カソードを互いに絶縁することができるフォトダイオードアレイ及びその製造方法を提案することである。本発明により、光電性能が向上するとともに、フォトダイオードのピッチの減少に適合し、それにより、ＩｎＧａＡｓフォトダイオードアレイのコストの低減及び分解能の向上を可能にする「Ｎ−ｏｎ−Ｐ」フォトダイオードを得ることができる。
【００１９】
この目的のため、
−リン化インジウム基板と、
−基板の上側にあって、第１のタイプの導電性を有するインジウムガリウムヒ素ＩｎＧａＡｓの活性層と、
−活性層の上側にあって第１のタイプの導電性を有するリン化インジウムの上層と、
−基板と活性層との間の界面で、第２のタイプのドーピングによって画定される埋込み領域と
を備えるフォトダイオードアレイであって、
前記アレイは、上層及び活性層内の第２のタイプのドープ領域によって形成されるフォトダイオードアレイに共通のアノードを備え、前記ドープ領域は、上層から埋込み領域に達することなく活性層の所まで延在し、前記ドープ領域及び前記埋込み領域は、活性層によってゼロでない距離だけ離間され、
前記ドープ領域は、上層内に第２のタイプのドーピングがない幾つかのカソード領域を画定し、前記カソード領域のそれぞれが、ドープ領域によって他のカソード領域から連続的に分離される、フォトダイオードアレイが提案される。
【００２０】
第２のタイプのドープ領域とは、第２のタイプのドーパントを備える材料の、例えば第１のタイプの任意のドーパントよりも高い濃度での前記材料中のその拡散に起因する領域を意味する。
【００２１】
本発明は、好適には、単独で又は任意の技術的に想定し得る組み合わせで解釈される以下の特徴によって完成される。
【００２２】
−第２のタイプのドープ領域と活性層との間の各界面から、アノード空間電荷領域が活性層中へと延在し、前記活性層と埋込み領域との間の界面から、埋込み空間電荷領域が活性層中へと延在し、アノード空間電荷領域及び埋込み空間電荷領域は、上層のカソード領域の下方における活性層の領域が前記空間電荷領域によって互いから連続的に絶縁されるように、活性層内で互いに接合する；
−上層の各カソード領域は、前記カソードに第１の電圧を印加するように適合されているバイアス手段に接続され、ドープ領域は、前記ドープ領域に第２の電圧を印加するように適合されているバイアス手段に接続され、第１の電圧及び第２の電圧が異なる値を有し、第１の電圧と第２の電圧との間の値の差が活性層中へのアノード空間電荷領域の延在を決定し、第１の電圧は、最小カソード電圧と最大カソード電圧との間の範囲にわたって変化し、第２の電圧は、アノード空間電荷領域が埋込み空間電荷領域の所まで活性層中へと延在するように、第１の電圧よりも十分に低くなるように選択される；
−上層の各カソード領域は、前記カソードに第１の電圧を印加するように適合されているバイアス手段に接続され、埋込み領域は、前記埋込み領域に第３の電圧を印加するように適合されているバイアス手段に接続され、第１の電圧及び第３の電圧が異なる値を有し、第１の電圧と第３の電圧との間の値の差が活性層への埋込み空間電荷領域の延在を決定し、第１の電圧は、最小カソード電圧と最大カソード電圧との間の範囲にわたって変化し、第３の電圧は、埋込み空間電荷領域がアノード空間電荷領域の所まで活性層中へと延在するように、第１の電圧よりも十分に低くなるように選択される；
−最小カソード電圧と第２電圧との間の値の差は、最小カソード電圧と第３電圧との間の値の差よりも小さい；
−分極が存在しない場合に活性層内でアノード空間電荷領域と埋込み空間電荷領域とを隔てる距離は、
−分極が存在しない場合にアノード空間電荷領域がドープ領域と前記活性層との間の界面から活性層中へと延在する距離と、
−分極が存在しない場合に埋込み空間電荷領域が埋込み領域と活性層との間の界面から活性層中へと延在する距離と
の間の最小距離の２倍よりも短い；
−第２のタイプのドープ領域によって画定される上層のカソード領域は、第１のタイプのドーパントでドープされる；
−第２のタイプのドープ領域は、前記活性層の厚さの４分の１未満の深さにわたって上層から活性層中へと延在する。
【００２３】
また、本発明は、本発明のフォトダイオードアレイと、前記アレイのフォトダイオードを読み取るためにカソード領域の接点に接続される読み出し回路とを備えるセンサに関する。
【００２４】
また、本発明は、前記請求項のいずれか一項に記載のアレイを製造するための方法であって、
−第１のタイプの導電性を有するリン化インジウム基板を用意するステップと、
−前記基板の上側に第２のタイプの導電性を有する埋込み領域を形成するステップと、
−埋込み領域の上側に第１のタイプの導電性を有する活性層を形成するステップと、
−活性層の上側に第１のタイプの導電性を有する上層を形成するステップと、
−上層の表面上に複数のマスキング領域を画定するとともに上層の表面上に複数の露出領域を画定する、マスクを位置決めするステップと、
−上層中及び活性層中へと露出領域を通じて第２のタイプのドーパントを拡散させて、前記露出領域に面する第２のタイプのドープ領域を、該ドープ領域が上層から埋込み領域に達することなく活性層中へと延在するように、画定するステップであって、前記ドープ領域及び前記埋込み領域がゼロでない距離だけ離間され、前記ドープ領域は、マスキング領域に面する上層の幾つかのカソード領域を画定し、前記カソード領域のそれぞれがドープ領域によって他のカソード領域から連続的に分離されるステップと
を備える方法に関する。
【００２５】
本発明の他の特徴及び利点は、単なる例示的で非限定的な以下の説明から明らかになる。この説明は、添付図面に関連して読まれるべきである。
【図面の簡単な説明】
【００２６】
【図１】既に解説したが、従来技術におけるＰ−ｏｎ−Ｎ形態の簡略化されたフォトダイオードアレイ構造の断面図を示す図である。
【図２】既に解説したが、図１のＰ−ｏｎ−Ｎアレイと読み出し回路との接続を示す図である。
【図３】既に解説したが、従来技術におけるＮ−ｏｎ−Ｐ形態の簡略化されたフォトダイオードアレイ構造の断面図を与える図である。
【図４】既に解説したが、図３の構造と同様の構造を有するアレイの斜視図を与える図である。
【図５】Ｎ−ｏｎ−Ｐ形態の本発明の１つの想定し得る実施形態に係る簡略化されたフォトダイオードアレイの断面図を与える図である。
【図６】図５のアレイのＡ−Ａに沿う断面図を与える図である。
【図７】電圧が印加される際の、本発明の１つの想定し得る実施形態に係る簡略化されたフォトダイオードアレイの断面図を示す図である。
【図８】異なる電圧が印加される際の、本発明の１つの想定し得る実施形態に係る簡略化されたフォトダイオードアレイの断面図を示す図である。
【図９ａ】本発明の１つの想定し得る実施形態に係るフォトダイオードアレイの製造のための１つのステップを示す図である。
【図９ｂ】本発明の１つの想定し得る実施形態に係るフォトダイオードアレイの製造のための別のステップを示す図である。
【図９ｃ】本発明の１つの想定し得る実施形態に係るフォトダイオードアレイの製造のための更に別のステップを示す図である。
【図９ｄ】本発明の１つの想定し得る実施形態に係るフォトダイオードアレイの製造のための更に別のステップを示す図である。
【図９ｅ】本発明の１つの想定し得る実施形態に係るフォトダイオードアレイの製造のための更に別のステップを示す図である。
【図９ｆ】本発明の１つの想定し得る実施形態に係るフォトダイオードアレイの製造のための更に別のステップを示す図である。
【図９ｇ】本発明の１つの想定し得る実施形態に係るフォトダイオードアレイの製造のための更に別のステップを示す図である。
【図９ｈ】本発明の１つの想定し得る実施形態に係るフォトダイオードアレイの製造のための更に別のステップを示す図である。
【発明を実施するための形態】
【００２７】
異なる図において、同じ参照符号は同様の要素を示す。
【００２８】
以下の説明では、例示的な例として、第１のタイプの導電性がＮ型の導電性であり、一方、第２のタイプの導電性がＰ型の導電性である。また、構成要素を適合させることによって、第１のタイプの導電性がＰ型の導電性であり、一方、第２のタイプの導電性がＮ型の導電性であることも想定し得る。
【００２９】
図５及び図６を参照すると、本発明の１つの実施形態に係るフォトダイオードアレイは、Ｎ型の導電性を有する、好ましくはＮ型にドープされた、すなわち、シリコンなどのＮ型のドーパント要素を伴う、リン化インジウムＩｎＰの基板４を備える。例えば、基板４の電荷キャリアの濃度は１０１７〜１０１９ｃｍ−３であってもよい。
【００３０】
また、このアレイは、基板４の上方に感光層を構成するインジウムガリウムヒ素ＩｎＧａＡｓの活性層５も備える。活性層の厚さは、好ましくは３μｍよりも大きく、好ましくは５μｍ未満である。活性層５は、ドープされなくてもよく（真性）、又は、低濃度で、例えば１０１３〜１０１７ｃｍ−３のドーパント濃度でＮ型にドープされてもよい。
【００３１】
基板４と活性層５との間、すなわち、それらの界面には、Ｐ型にドープされた領域から成る、例えば亜鉛の拡散から成る埋込み領域８が存在する。埋込み領域８の厚さは、好ましくは０．０１μｍよりも大きく、好ましくは１μｍ未満である。埋込み領域８の厚さが大きすぎる場合には、この領域が過度の光を吸収する可能性がある。
【００３２】
埋込み領域８を幾つかの方法で形成することができる。図６に示されるように、埋込み領域は、例えば亜鉛拡散によってＰ型にドープされた基板４の表面領域８１と、基板４上のＩｎＧａＡｓのエピタキシャルバッファ層８２とを備えてもよく、エピタキシャルバッファ層８２も、基板４の表面領域８１の場合と同じドーピング工程を用いて又は別個のドーピング工程によってＰ型にドープされる。他の解決策は、基板４の表面領域８１のみをＰ型にドープして、その上にバッファ層及び／又は活性層５を形成することであり、基板４との界面でのこれらの層のドーピングはドーパントの熱拡散によって行なわれる。これにより、基板４の表面領域８１と基板４の前記表面領域８１の上方の層８２との組み合わせは、Ｎ型を成す活性層５及び基板４の残りの部分に対してＰ型のドーピングを有するとして規定されるＰ型の埋込み領域８を構成する。
【００３３】
また、活性層５よりも上側のアレイは、Ｎ型の導電性を有するリン化インジウムの上層６も備える。上層６の厚さは、好ましくは０．１μｍよりも大きく、好ましくは１μｍ未満である。上層６は、例えば典型的にシリコンの１０１５〜１０１８ｃｍ−３のドーパント濃度でＮ型にドープされてもよい。好ましくは、上層６のドーピングは、活性層５のドーピングよりも少なくとも１０倍高い。
【００３４】
活性層５の幾つかの組成がＩｎＰ層の組成に近い結晶サイズを有する限りにおいては、特に組成Ｉｎ０，５３Ｇａ０，４７Ａｓでは、活性層５上にＩｎＰ層を重ね合わせることにより、暗電流を周囲温度から非常に低いレベルまで減らすことができる。同様に、窒化ケイ素などの誘電材料の不動態層１０を上層６よりも上側のアレイの表面上に設けることができる。
【００３５】
また、このアレイは、上層６及び活性層５にＰ型の少なくとも１つのドープ領域１２も備える。より具体的には、ドープ領域１２は、埋込み領域８又は基板４に達することなく上層６から活性層５中へと延在する。ドープ領域１２は、上層６の厚さを通過するが、活性層５の厚さを通過しない。Ｐ型のこのドープ領域１２は、フォトダイオードアレイに共通のアノードを形成し、したがって、このアノードは、幾つかのフォトダイオードによって共有され、更に好ましくは全てのフォトダイオードによって共有される。
【００３６】
好ましくは、Ｐ型のドープ領域１２は、前記活性層５の厚さの４分の１未満、更に好ましくは前記活性層５の厚さの８分の１未満の深さにわたって上層６から活性層５中へと延在する。例えば、３μｍ〜５μｍの厚さを有する活性層５の場合には、ドープ領域１２が０．１μｍ〜０．５μｍの深さまで活性層５に入れば十分である。
【００３７】
ドープ領域１２のＰ型ドーパントは、亜鉛原子であってもよく、好ましくは、活性層５の方向で上層６の表面からの拡散によりもたらされる。
【００３８】
ドープ領域１２は、上層６において、Ｐ型ドーピングがない幾つかのカソード領域１３を個別に画定する。カソード領域１３は、ドープ領域１２により連続的に上層６内で互いから離間され、すなわち、各カソード領域１３は、上層６で不連続なくドープ領域１２によって取り囲まれる。前記カソード領域１３のそれぞれはフォトダイオードのカソードを構成する。各カソード領域１３には、前記フォトダイオードを読み取るように適合されている読み出し回路への接点１４が設けられる。
【００３９】
したがって、ドープ領域１２は、図６の場合のような格子形状を有することができ、或いは、互いに接合される円を成すことができる。他の形態も想定し得る。また、各カソードを取り囲む幾つかの拡散領域１２を設けることもできる。好ましくは、上層６のドープ領域１２は、アレイの多数のカソード領域１３、すなわち、アレイのカソード領域１３の大部分、好ましくは全てを取り囲む。
【００４０】
Ｐ型材料とＮ型材料との間の界面（ＰＮ接合部）では、自由キャリアがないため空乏領域とも呼ばれる空間電荷領域が形成される。アノード空間電荷領域１５は、Ｐ型のドープ領域１２と活性層５との間の各界面から活性層５中へと延在する。同様に、埋込み空間電荷領域１６は、前記活性層５と埋込み領域８との間の界面から活性層５中へと延在する。図５は、これらの空間電荷領域の境界を破線により示す。
【００４１】
また、Ｐ型のドープ領域１２と上層６との間の各界面から上層６中へと延在する空間電荷領域１９、及び、埋込み領域８と前記基板４との間の界面から基板４中へと延在する空間電荷領域１７も見える。
【００４２】
負電荷（領域Ｐ内）の方向で正電荷（領域Ｎ内）から配向される空間電荷領域により生成される電界は、電荷キャリア拡散現象とは反対の方向で電子及び正孔を運ぶ。したがって、電荷キャリア拡散の現象とこの空間電荷領域により生成される電界とが互いを相殺するため、接合部が平衡に達する。
【００４３】
そのため、空間電荷領域は、ＰＮ接合の構成材料内に閉じ込められる電荷キャリアのための絶縁を構成する。本発明のアレイにおいて、カソードは、活性層５内の空間電荷領域によって互いから電気的に絶縁される。
【００４４】
この目的のため、図５に示されるように、アノード空間電荷領域１５と埋込み空間電荷領域１６とが活性層５で互いに接合し、それにより、電荷キャリア移動に関してカソード領域１３の下方の活性層５の領域１８が互いから絶縁される上層６のカソード領域１３と前記カソード領域１３に面する活性層５の領域１８とがフォトダイオードのカソードを構成する。それにより、アノード空間電荷領域１５と埋込み空間電荷領域１６との重なりは、前記フォトダイオードのカソードの静電絶縁を介して「Ｎ−ｏｎ−Ｐ」フォトダイオードアレイを形成する。
【００４５】
空間電荷領域のそれが生成されるＰＮ接合部からの延在は、ＰＮ接合の材料の電荷キャリア濃度に伴って、すなわち、ＰＮ接合の材料のドーパント濃度に伴って変化する。ドープ領域１２におけるＰ型ドーパントのドーピングレベルは、活性層５におけるＮ型ドーパントのドーピングレベルより例えば少なくとも１０倍の差を伴って大きい。したがって、アノード空間電荷領域１５は本質的に活性層５中へと延在する。例えば、ドープ領域１２におけるドーピングレベルは約１０１８ｃｍ−３程度であり、一方、活性層５は、１０１６ｃｍ−３よりも低い−典型的には１０１５ｃｍ−３−のドーピングレベルを有し、また、アノード空間電荷領域１２は、分極が存在しない場合、前記活性層５とドープ領域１２との間の界面から活性層５中へと１μｍだけ延在する。埋込み空間電荷領域１６の場合も同様である。したがって、２μｍの厚さを有するＩｎＧａＡｓの活性層５の場合、アノード空間電荷領域１５及び埋込み空間電荷領域１６は、分極を伴わない場合でも、前述の濃度で互いに接合する。
【００４６】
したがって、Ｐ型ドーピングがない活性層５の各領域１８の周囲の空間電荷領域の連続性により、ドープ領域１２が埋込み領域８に達することなく、カソードを互いから絶縁することができ、すなわち、電荷が１つのカソードから別のカソードへ通り過ぎることを防止できる。しかしながら、分極が存在しない場合には、ＰＮ接合部からの空間電荷領域の延在が制限されたままであり、このことは、狭い厚さの活性層５によってのみ或いはドープ領域１２と埋込み領域８との間の残りの距離ｄ１を分極が存在しない場合のそれらのそれぞれの空間電荷領域の延在未満に制限することによってのみこの絶縁を達成できることを意味する。
【００４７】
この絶縁を維持しつつ、しかしながらドープ領域１２の活性層５中への進入深さが大きくなりすぎることなく、活性層５の厚さを増大することができ、したがって、その量子収率を向上させることができるように、ＰＮ接合部にバイアスをかけることができる。また、空間電荷領域のそれが生成されるＰＮ接合部からの延在は、ＰＮ接合部の両側に印加される電圧に伴って、すなわち、前記接合の分極に伴って変化する。特に、逆バイアスにより、すなわち、アノードに対するよりも高い電位がカソードに印加さると、空間電荷領域の延在を増大することができる。その結果、逆バイアスにより、空間電荷領域をそれらの延在部によって結合させることができる。
【００４８】
図７及び図８は、バイアス手段を使用してカソード及びアノードに電圧を印加してそれらのそれぞれの空間電荷領域を該領域が互いに接合するまで延在させる１つの実施形態を示す。図７は、ＰＮ接合部に逆バイアスが印加されない形態を示し、また、図８は、ＰＮ接合部に逆バイアスがかけられる形態を示す。
【００４９】
アレイの構造は、図５及び図６に関連して説明した構造と同様である。前述のように、ドープ領域１２及び埋込み領域８は、互いに接触せず、活性層５の一部分によってゼロでない距離ｄ１だけ離間される。アノード空間電荷領域１５は、ドープ領域１２と前記活性層５との間の界面から距離ｄ２にわたって活性層５中へと延在する。埋込み空間電荷領域１６は、埋込み領域８と前記活性層５との間の界面から距離ｄ３にわたって活性層５中へと延在する。しかしながら、先の実施形態とは異なり、これら２つの空間電荷領域１５，１６は、分極が存在しない場合には互いに接合せず、これはｄ１＞ｄ２＋ｄ３を与える。より具体的には、埋込み空間電荷領域１６及びアノード空間電荷領域１５は、活性層５により距離ｄ４にわたって離間され、それにより、ｄ１＝ｄ２＋ｄ３＋ｄ４となる。
【００５０】
加えて、上層６の各カソード領域１３には、接点１４、及び、カソードバイアス手段を構成する、前記接点１４と電源（図示せず）とを接続するコネクタ２１が設けられる。電源に接続される接点は、好ましくは、読み出し回路に接続するように適合されている接点と同じであるが、それが異なっていてもよい。
【００５１】
また、ドープ領域１２には、少なくとも１つの接点２０、随意的には幾つかの接点２０、及び、アノードバイアス手段を構成する、前記接点２２と電源（図示せず）とを接続するコネクタ２２が設けられる。
【００５２】
したがって、各カソード領域１３は、カソード領域１３のそれぞれに第１の電圧Ｖｋを印加するように適合されているカソードバイアス手段に接続され、また、ドープ領域１２は、前記ドープ領域１２に第２の電圧Ｖａ１を印加するように適合されているアノードバイアス手段に接続される。図において、第１の電圧は、各カソードの第１の電圧間の独立性を示すためにＶｋ１、Ｖｋ２、Ｖｋ３、Ｖｋ４で示される。カソードにおける第１の電圧Ｖｋｉが、読み出し回路によって読み取られるフォトダイオードの光への露光を表わす電圧に対応してもよいことに留意すべきである。したがって、各フォトダイオードは、それ自体の露光に応じて異なって変化する電圧を有してもよい。いかなる場合でも、第１の電圧Ｖｋは、最小カソード電圧Ｖｋｍｉｎと最大カソード電圧Ｖｋｍａｘとの間の範囲にわたって変化する。
【００５３】
第１の電圧Ｖｋ及び第２の電圧Ｖａ１は異なる値を有する。第１の電圧Ｖｋと第２の電圧Ｖａ１との間の値の差は、活性層５中へのアノード空間電荷領域１５の延在を決定し、特に、アノード空間電荷領域１５がドープ領域１２と前記活性層５との間の界面から活性層５中へと延在する距離ｄ２を決定する。例えば、第１の電圧Ｖｋの値と第２の電圧Ｖａ１の値との間の１Ｖの差は、１０１８ｃｍ−３で亜鉛によりドープされたドープ領域１２及び１０１５ｃｍ−３でＮドーパントによりドープされた活性層５に関して距離ｄ２の１μｍの増大を可能にする。
【００５４】
第２の電圧Ｖａ１は、アノード空間電荷領域１５が埋込み空間電荷領域１６の所まで活性層５中へと延在するように、最小カソード電圧Ｖｋｍｉｎよりも十分に低くなるように選択される。これは、図５の空間電荷領域による活性層５の領域１８の絶縁をもたらす。
【００５５】
また、埋込み領域８は、前記埋込み領域８に第３の電圧Ｖａ２を印加するように適合されているバイアス手段に接続することもできる。埋込み領域８を相互接続正孔を介して接続しなければならないことを避けるために、この接続は、フォトダイオードアレイの外周によって得られることが好ましい。この目的のため、アレイのＰ型にドープされた外周領域２４がアレイの表面すなわち上部６から埋込み層８の所まで延在する。このＰ型にドープされた外周領域２４は、例えば活性層５及び上層６の外周側の拡散によってドーピングに対応する。外周領域２４には、接点２３（図６及び図９ｈ参照）、及び、第３の電圧Ｖａ２を供給する電源（図示せず）と前記接点２３とを接続するコネクタが設けられる。外周領域２４とドープ領域１２との間で、外周領域２４をドープ領域１２から絶縁する上層６のバッファ領域２５が延在する。
【００５６】
第１の電圧Ｖｋ及び第３の電圧Ｖａ２は異なる値を有する。第１の電圧Ｖｋと第３の電圧Ｖａ２との間の値の差は、活性層５中への埋込み空間電荷領域１６の延在を決定し、特に、埋込み空間電荷領域１６が埋込み領域８と前記活性層５との間の界面から活性層５中へと延在する距離ｄ３を決定する。
【００５７】
第３の電圧Ｖａ２は、埋込み空間電荷領域１６がアノード空間電荷領域１５の所まで活性層５中へと延在するように、最小カソード電圧Ｖｋｍｉｎよりも十分に低くなるように選択される。第２の電圧Ｖａ１及び第３の電圧Ｖａ２は、同じ値を有してもよいが、異なる値を有することが好ましい。
【００５８】
Ｐ型のドープ領域１２とＮ型の上層６とが接触しており、また、それらのそれぞれのドーピングレベルは活性層５のドーピングと比べて相対的に高い。すなわち、上層６のドーピングが活性層５のドーピングよりも少なくとも１０倍大きいことが好ましいことに留意すると、例えば上層６の場合には１０１５〜１０１８ｃｍ−３、ドープ領域１２についてはＺｎで１０１８ｃｍ−３であり、これに対し、活性層５については１０１３〜１０１７ｃｍ−３である。したがって、第１の電圧Ｖｋと第２の電圧Ｖａ１との間の値の差が大きすぎると、ドープ領域１２と上層６との間の界面により構成されるＰＮ接合で強い漏れ電流が発生する場合がある。一方、活性層５のドーピングレベルは非常に低いため、埋込み領域８と上層６との間の界面により構成されるＰＮ接合で強い漏れ電流が発生するリスクは少ない。
【００５９】
したがって、最小カソード電圧Ｖｋｍｉｎと第２の電圧Ｖａ１との間の値の差は、最小カソード電圧Ｖｋｍｉｎと第３の電圧Ｖａ２との差よりも小さいことが好ましい。例えば、最小カソード電圧Ｖｋｍｉｎと第２の電圧Ｖａ１との間の最小分極が０．３Ｖであり、最小カソード電圧Ｖｋｍｉｎと第３の電圧Ｖａ２との間の最小分極が１．８Ｖである前述の例に戻ると、空間電荷領域１５，１６が３μｍ厚の活性層内で互いに接合させることができる。図６は、印加電圧によってアノード空間電荷領域１５と埋込み空間電荷領域１６とが活性層５で互いに接合できる形態で図５のアレイを示す。
【００６０】
したがって、絶縁が得られると、
−アノード空間電荷領域１５がドープ領域１２と前記活性層５との間の界面から活性層５中へと延在する距離ｄ２と、
−埋込み空間電荷領域１６が埋込み領域８と前記活性層５との間の界面から活性層５中へと延在する距離ｄ３との、
活性層５内でドープ領域１２と埋込み領域８とを隔てる距離ｄ１よりも大きい和がもたらされる。
【００６１】
しかしながら、印加電圧を制限するためには、活性層５内でアノード空間電荷領域１５を埋込み空間電荷領域１６から隔てる距離ｄ４を分極が存在しない場合にあまり大きくすべきでないことが好ましい。好ましくは、距離ｄ４は、分極がない場合にｄ２とｄ３との間の最小値よりも２倍短い。すなわち、
ｄ４＜ｍｉｎ（ｄ２、ｄ３）
である。
【００６２】
なお、第２の電圧Ｖａ１及び第３の電圧Ｖａ２のいずれも第１の電圧Ｖｋの変動範囲の下限よりも小さくする、すなわち、最小カソード電圧Ｖｋｍｉｎよりも低くする必要はない。一方の空間電荷領域の十分に大きい延在をそれが他方の空間電荷領域と接合するように確保するべく、このうちの１つの電圧がこの最小カソード電圧Ｖｋｍｉｎよりも十分に低いものであれば足りる。このとき、空間電荷領域が存在する限り、カソードの絶縁を妨げることなく他方のアノード電圧を第１の電圧よりも僅かに高くすることができる。しかしながら、安全を期するため、第２の電圧Ｖａ１及び第３の電圧Ｖａ２の両方が、第１の電圧Ｖｋの変動範囲の下限よりも小さければ、すなわち、最小カソード電圧Ｖｋｍｉｎよりも低ければ更に良好である。
【００６３】
アノード空間電荷領域１５と埋込み空間電荷領域１６とを互いに接合させるために使用される方法にもかかわらず、（ドーピング及び／又は分極によって）カソードは空間電荷領域の連続性によって互いから分離される。したがって、光電子は、カソードに向かってはじかれ、その中に閉じ込められる。更に、活性層５が高濃度にドープされる必要はない。すなわち、活性層５中、したがってカソード中の電荷キャリアの寿命が延びる。このようにして、米国特許第８，６１０，１７０号明細書で提案された解決策と比較して検出が改善される。また、ドープ領域１２が活性層５の全厚にわたって通過する必要はなく、したがって、このドープ領域１２を形成するドーパントの横方向の拡散は制限されたままであり、それにより、米国特許第８，６１０，１７０号明細書で提案された解決策と比較してフォトダイオードの空間ピッチを減らすことができ、そのため、アレイの分解能が向上する。
【００６４】
図９ａ〜図９ｈを参照すると、前述の実施形態のいずれかに係るアレイを製造するための方法の異なるステップが示される。
【００６５】
図９ａに示される第１のステップでは、シリコンドープされ得るＮ型の導電性を有するリン化インジウム基板４が用意される。図９ｂに示される第２のステップでは、Ｐ型ドーパント、典型的には亜鉛の拡散によって基板４の表面上の表面領域８１がドープされる。図９ｃに示される第３のステップでは、Ｐ型ドーパント、典型的には亜鉛でドープされたエピタキシャルＩｎＧａＡｓバッファ層８２が表面領域８１の表面上に形成される。また、第２のステップで基板４の表面上の表面領域８１をドープせずに、バッファ層８２と同時にそのドーピングを行なうこともできる。他の解決策は、基板４の表面領域８１のみをＰ型にドープして、その上にバッファ層及び／又は活性層を形成することであり、基板４との界面でのこれらの層のドーピングはドーパントの熱拡散によって行なわれる。したがって、基板４の表面領域８１と基板４の前記表面領域８１よりも上側の層８２との組み合わせは、Ｐ型ドーピングによって規定されるＰ型の埋込み領域８を構成する。
【００６６】
図９ｄに示される第４のステップでは、同様に好ましくはエピタキシにより、埋込み領域８の上方に、ＩｎＧａＡｓの活性層５が好ましくはＮ型にドープされて形成される。図９ｅに示される第５のステップでは、同様に好ましくはエピタキシにより、活性層５の上方に、ＩｎＰの上層６が例えばシリコンでＮ型にドープされて形成される。
【００６７】
図９ｆに示される第６のステップでは、上層６及び活性層５に対して選択エッチングを行なって、その全厚をアレイの外周で除去することができる。これは、下層の埋込み領域８が露出させ、その接続を容易にする。
【００６８】
図９ｇに示される第７のステップでは、マスク３０が位置決めされ、このマスク３０は、上層６のカソード領域１３の表面となるように意図される上層６の表面上に複数のマスキング領域３１を画定するとともに、ドープ領域１２の表面となるように意図される上層６の表面上に複数の露出領域３２を画定する。また、マスクは、第６ステップでエッチングによって露出された活性層５及び上層６の外周側を露出させたままにする。
【００６９】
その後、Ｐ型のドーパントが上層６及び活性層５の露出領域３２を通じて拡散されて、ドープ領域１２が埋込み領域８又は基板４に達することなく上層６から活性層５中まで延在するようにＰ型のドープ領域１２が画定される。したがって、ドープ領域１２が埋込み領域８に達する前にドーパントの拡散が中断される。活性層５及び上層６の外周側には、外周のＰ型にドープされた領域２４も、アレイの表面すなわち上部６から埋込み層８の所まで延在して形成される。
【００７０】
図９ｈに示される第８のステップでは、カソード領域１３の接点１４と、ドープ領域１２のアノード接点２０と、外周領域２４の接点２３とが形成される。ドープ領域１２と外周領域２４との間のバッファ領域２５には接点が設けられない。これらの接点１４，２０，２３は、その後、図５〜図８のアレイと同様のアレイを得るために、コネクタによってそれらのそれぞれのバイアス手段に接続される。上層６の表面上に不動態層１０を堆積させることができる。カソードの接点１４は、例えば従来技術に係る図２に示されるように、読み出し回路に接続される。
【００７１】
しかしながら、本発明は、添付の図に示されて説明される実施形態に限定されない。特に、本発明の保護の範囲から逸脱することなく、様々な要素の形成又は技術的同等物によるその置換に関して、依然として修正は可能である。
【図１】
2018525844.tif 000003
【図２】
2018525844.tif 000004
【図３】
2018525844.tif 000005
【図４】
2018525844.tif 000006
【図５】
2018525844.tif 000007
【図６】
2018525844.tif 000008
【図７】
2018525844.tif 000009
【図８】
2018525844.tif 000010
【図９ａ】
2018525844.tif 000011
【図９ｂ】
2018525844.tif 000012
【図９ｃ】
2018525844.tif 000013
【図９ｄ】
2018525844.tif 000014
【図９ｅ】
2018525844.tif 000015
【図９ｆ】
2018525844.tif 000016
【図９ｇ】
2018525844.tif 000017
【図９ｈ】
2018525844.tif 000018
【国際調査報告】
2018525844.tif 000019
2018525844.tif 000020
2018525844.tif 000021
2018525844.tif 000022