(57)【要約】  自己組織化単分子膜（ＳＡＭ）を用いた選択的誘電体堆積のための方法が、本明細書に提供される。露出したケイ素表面および露出したケイ素含有表面を有する基板の上に低誘電率誘電体層を選択的に堆積させる方法は、（ａ）セ氏約３００度より高い第１の温度で熱的に安定であるオルガノシラン系の自己組織化単分子膜を、露出したケイ素含有表面の上に成長させることと、（ｂ）基板の露出したケイ素表面の上に低誘電率誘電体層を選択的に堆積させることであって、オルガノシラン系の自己組織化単分子膜が、ケイ素含有表面上での低誘電率誘電体層の堆積を抑制する、堆積させることと、を含む。【選択図】図１
2018512504.tif 000002
【特許請求の範囲】
【請求項１】
露出したケイ素表面及び露出したケイ素含有表面を有する基板の上に低誘電率誘電体層を選択的に堆積させる方法であって、
（ａ）セ氏約３００度より高い第１の温度で熱的に安定であるオルガノシラン系自己組織化単分子膜を、前記露出したケイ素含有表面の上に成長させることと、
（ｂ）前記基板の前記露出したケイ素表面の上に低誘電率誘電体層を選択的に堆積させることであって、前記オルガノシラン系自己組織化単分子膜が、前記ケイ素含有表面上での前記低誘電率誘電体層の堆積を抑制する、堆積させることと
を含む方法。
【請求項２】
前記第１の温度が、セ氏約３００度から約５００度である、請求項１に記載の方法。
【請求項３】
前記ケイ素含有表面が、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、又は酸窒化ケイ素（ＳｉＯＮ）を含む、請求項１に記載の方法。
【請求項４】
前記オルガノシラン系自己組織化単分子膜を成長させることが、オルガノシランと溶媒とを含む溶液に前記基板を暴露することを含む、請求項１に記載の方法。
【請求項５】
前記オルガノシランが、Ｃ８〜Ｃ３０アルキル鎖を含む、請求項４に記載の方法。
【請求項６】
前記基板が、前記オルガノシラン系自己組織化単分子膜を成長させた後、前記溶媒でリンスされる、請求項４に記載の方法。
【請求項７】
前記溶液が、約１ミリモルから約１０ミリモルのオルガノシランを有する前記溶媒を含む、請求項４に記載の方法。
【請求項８】
前記基板をセ氏約５００度〜約１０００度の温度に加熱して、前記オルガノシラン系自己組織化単分子膜を除去することを更に含む、請求項１に記載の方法。
【請求項９】
露出した金属表面及び露出したケイ素含有表面を有する基板の上に層を選択的に堆積させる方法であって、
（ａ）前記露出した金属表面の上に第１の自己組織化単分子膜を成長させることと、
（ｂ）前記露出したケイ素含有表面の上に、オルガノシラン系である第２の自己組織化単分子膜を成長させることと、
（ｃ）前記基板をセ氏約２００度〜約３００度の温度に加熱して、前記露出した金属表面の上から前記第１の自己組織化単分子膜を除去することと、
（ｄ）低誘電率誘電体層又は金属層である層を、前記露出した金属表面の上に選択的に堆積させることと、
（ｅ）前記基板をセ氏約５００度〜約１０００度の温度に加熱して、前記露出したケイ素含有表面の上から第２の自己組織化単分子膜を除去することと
を含む方法。
【請求項１０】
前記第１の自己組織化単分子膜を堆積させることは、溶媒と自己組織化単分子膜前駆体とを含む第１の溶液に前記基板を暴露することを含む、請求項９に記載の方法。
【請求項１１】
前記自己組織化単分子膜前駆体が、Ｃ８〜Ｃ３０鎖のアルキルチオール、有機ホスホン酸、又はスルホン酸を含む、請求項１０に記載の方法。
【請求項１２】
前記第１の溶液が、約１ミリモルから約１０ミリモルの自己組織化単分子膜前駆体を有する前記溶媒を含む、請求項１０に記載の方法。
【請求項１３】
前記第２の自己組織化単分子膜を堆積させることが、オルガノシランと溶媒とを含む第２の溶液に前記基板を暴露することを含む、請求項１０に記載の方法。
【請求項１４】
前記オルガノシランが、Ｃ８〜Ｃ３０アルキル鎖を含む、請求項１３に記載の方法。
【請求項１５】
前記第２の溶液が、約１ミリモルから約１０ミリモルのオルガノシランを有する前記溶媒を含む、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施形態は、概して、自己組織化単分子膜を用いる選択的誘電体堆積のための方法に関する。
【背景技術】
【０００２】
選択的原子層堆積（ＡＬＤ）および化学気相堆積（ＣＶＤ）プロセスは、デバイスの寸法縮小のペースについていききながら、従来のリソグラフィに伴うステップの数およびコストを有利に低減することができる。金属誘電体パターンにおける選択的ケイ素系誘電体堆積は、バックエンドオブライン（ＢＥＯＬ）アプリケーションにおいて高い潜在価値を有する。これまでに現れたいくつかの代替的な選択的ケイ素系誘電体堆積技術は、テンプレート制御成長、ホログラフィックベースのリソグラフィなどである。しかしながら、これらの代替技法のいずれも、スループット、スケール、欠陥の問題などの制限のために完全な解決策を提供しない。
【０００３】
したがって、本発明者らは、自己組織化単分子膜を犠牲および核生成抑制層として用いる選択的誘電体堆積のための改良された方法および装置を開発した。
【発明の概要】
【０００４】
自己組織化単分子膜（ＳＡＭ）を用いた選択的堆積のための方法が、本明細書に提供される。いくつかの実施形態では、露出したケイ素表面および露出したケイ素含有表面を有する基板の上に低誘電率誘電体層を選択的に堆積させる方法は、（ａ）セ氏約３００度より高い第１の温度で熱的に安定であるオルガノシラン系自己組織化単分子膜を、露出したケイ素含有表面の上に成長させることと、（ｂ）基板の露出したケイ素表面の上に低誘電率誘電体層を選択的に堆積させることであって、オルガノシラン系自己組織化単分子膜が、ケイ素含有表面上での低誘電率誘電体層の堆積を抑制する、堆積させることと、を含む。
【０００５】
いくつかの実施形態では、露出した金属表面および露出したケイ素含有表面を有する基板の上に層を選択的に堆積させる方法は、（ａ）露出した金属表面の上に第１の自己組織化単分子膜を成長させることと、（ｂ）露出したケイ素含有表面の上に、オルガノシラン系である第２の自己組織化単分子膜を成長させることと、（ｃ）基板をセ氏約２００度〜約３００度の温度に加熱して、露出した金属表面の上から第１の自己組織化単分子膜を除去することと、（ｄ）低誘電率誘電体層または金属層である層を、露出した金属表面の上に選択的に堆積させることと、（ｅ）基板をセ氏約５００度〜約１０００度の温度に加熱して、露出したケイ素含有表面の上から第２の自己組織化単分子膜を除去することと、を含む。
【０００６】
本開示の他のおよびさらなる実施形態を以下に記載する。
【０００７】
上で簡潔に要約し、以下により詳細に説明する本開示の実施形態は、添付の図面に示された本開示の例示的な実施形態を参照することによって理解することができる。添付の図面は、本開示の典型的な実施形態のみを示しているので、本開示は他の同等に有効な実施形態を許容することができるため、範囲の限定とみなされるべきではない。
【図面の簡単な説明】
【０００８】
【図１】本開示のいくつかの実施形態による、化学気相堆積プロセスまたは原子層堆積プロセスを実行するのに適したプロセスチャンバを示す。
【図２】本開示のいくつかの実施形態による選択的堆積方法のフローチャートを示す。
【図３】本開示のいくつかの実施形態による、図２の処理シーケンスの異なる段階の間の基板の例示的な断面図である。
【図４】本開示のいくつかの実施形態による選択的堆積方法のフロー図である。
【図５】本開示のいくつかの実施形態による、図４の処理シーケンスの異なる段階の間の基板の例示的な断面図である。
【発明を実施するための形態】
【０００９】
理解を容易にするために、可能な場合には、図に共通の同一の要素を示すために、同一の参照番号を使用している。図面は縮尺通りに描かれておらず、分かりやすくするために簡略化されている場合がある。一実施形態の要素および特徴は、さらなる説明なしに他の実施形態に有益に組み込むことができる。
【００１０】
自己組織化単分子膜（ＳＡＭ）を用いた選択的誘電体堆積のための方法が、本明細書に提供される。いくつかの実施形態では、本明細書に記載の本発明の方法は、自己組織化単分子膜を用いた選択的誘電体堆積または選択的金属堆積の革新的な方法を有利に提供する。自己組織化単分子膜（ＳＡＭ）は、パターン形成された基板上に選択的に成長し、核形成を選択的に抑制することによって選択的な堆積を可能にする。
【００１１】
図２は、本開示のいくつかの実施形態による、露出したケイ素表面および露出したケイ素含有表面を有する基板を処理する方法２００のフロー図である。図３Ａ〜図３Ｄは、本開示のいくつかの実施形態による、図２の処理シーケンスの異なる段階の間の基板の例示的な断面図である。本発明の方法は、原子層堆積（ＡＬＤ）または化学気相堆積（ＣＶＤ）用に構成されたプロセスチャンバ、例えば図１に関して後述するプロセスチャンバ内で実行することができる。
【００１２】
方法２００は、図３Ａに示すように、露出したケイ素表面３０２と露出したケイ素含有表面３０４とを有する基板３００上で実行される。ケイ素含有表面３０４は、ケイ素表面３０２と同じではない。ケイ素含有表面３０４は、二酸化ケイ素、窒化ケイ素、または酸窒化ケイ素（ＳｉＯＮ）であってもよい。いくつかの実施形態では、基板３００は、２００または３００ｍｍ半導体ウェハなどの半導体ウェハであってもよい。他のサイズおよび形状寸法の基板を使用することもできる。
【００１３】
方法２００は、２０２で開始し、図３Ｂに示すように、露出したケイ素含有表面３０４の上にオルガノシラン系の自己組織化単分子膜（自己組織化単分子膜３０６）を堆積させることによって開始する。自己組織化単分子膜３０６は、セ氏約３００度より高い第１の温度、例えばセ氏約３００度から約５００度の温度で熱的に安定であるように選択される。第１の温度で熱的に安定な自己組織化単分子膜３０６を選択することによって、典型的にはセ氏３００度未満の温度で実行される化学気相堆積（ＣＶＤ）または原子層堆積（ＡＬＤ）プロセスによるその後の誘電体層の堆積は、自己組織化単分子膜３０６を分解しない。
【００１４】
オルガノシラン系の自己組織化単分子膜３０６を成長させることは、基板３００を液体オルガノシランを含む溶液に暴露することを含む。好適なオルガノシランは、後の段階できれいに除去することができるコンパクトで、欠陥のない、熱的に安定で、化学的に不活性なバリアを形成するために長アルキル鎖を有する。好適なオルガノシランは、Ｃ８〜Ｃ３０鎖を有し、Ｃ８からＣ３０を超えるまでの鎖を有する全ての対応する同族体を含む。例示的な好適なオルガノシランには、限定されないが、オクタデシルトリクロロシラン（ＯＤＴＳ）、トリメトキシ（オクタデシル）シラン（ＯＤＴＭＳ）、クロロ（ジメチル）オクタデシルシラン（ＣＤＯＤＳ）、またはトリクロロ（１Ｈ、１Ｈ、２Ｈ、２Ｈ−パーフルオロオクチル）シラン（ＰＦＴＳ）が含まれる。上で列挙した、オルガノシラン分子を選択する基準の１つは、自己組織化単分子膜の熱安定性である。後に堆積される誘電体層の堆積温度で熱的に安定な自己組織化単分子膜を選択することにより、後に堆積される誘電体層の堆積温度での自己組織化単分子膜３０６の分解が回避される。例えば、二酸化ケイ素（ＳｉＯ２）上のＯＤＴＳは、少なくともセ氏５００度まで熱安定性がある。したがって、ＯＤＴＳ自己組織化単分子膜は、ＡＬＤプロセスによる二酸化ケイ素（ＳｉＯ２）または窒化ケイ素（ＳｉＮ）などの誘電体材料の堆積中に分解しない。したがって、ＯＤＴＳ−ＳｉＯ２  ＳＡＭの熱安定性は、温度適合性の限界を拡大する。
【００１５】
この溶液は、トルエン、ヘキサン、シクロヘキサンまたはジエチルエーテルなどの溶媒をさらに含む。いくつかの実施形態において、溶液は、約１ミリモル〜約１０ミリモルのオルガノシランを有する溶媒を含む。基板３００を溶液中に約２〜約３時間浸漬して、露出したケイ素含有表面３０４の上に自己組織化単分子膜３０６を形成する。オルガノシラン分子は、酸化ケイ素（ＳｉＯ２）表面の酸化物、または窒化ケイ素（ＳｉＮ）表面の窒化物、または酸窒化ケイ素（ＳｉＯＮ）表面の酸化物および窒化物に対して化学的親和性を有する（すなわち反応性および選択性を有する）。したがって、自己組織化単分子膜３０６は、露出したケイ素含有表面３０４上にのみ形成されるが、露出したケイ素表面３０２上には形成されない。基板３００は、自己組織化単分子膜３０６を堆積させた後、吸収されていないオルガノシラン分子を除去するために、溶媒、例えば上記の溶媒でリンスされる。
【００１６】
いくつかの実施形態では、露出したケイ素表面３０２は、露出したケイ素表面３０２上に形成された自然酸化物層を有してもよい。いくつかの実施形態では、自己組織化単分子膜３０６を堆積させる前に、自然酸化物層が除去される。自然酸化物層が基板から除去される実施形態では、ＳＩＣＯＮＩ（商標）前洗浄プロセスが、カリフォルニア州サンタクララのアプライドマテリアルズ社（Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．）から入手可能なＳＩＣＯＮＩ（商標）技術を利用するプロセスチャンバなどの適切なチャンバ内で実施されてもよい。そのような実施形態において、基板３００は、２つの部分からなるドライ化学洗浄プロセスでフッ素含有前駆体および水素含有前駆体に暴露されてもよい。いくつかの実施形態では、フッ素含有前駆体は、三フッ化窒素（ＮＦ３）、フッ化水素（ＨＦ）、二原子フッ素（Ｆ２）、単原子フッ素（Ｆ）およびフッ素置換炭化水素、それらの組み合わせなどを含んでもよい。いくつかの実施形態では、水素含有前駆体は、原子水素（Ｈ）、二原子水素（Ｈ２）、アンモニア（ＮＨ３）、炭化水素、不完全ハロゲン置換炭化水素、それらの組み合わせなどを含んでもよい。いくつかの実施形態では、２つの部分からなるプロセスの第１の部分は、遠隔プラズマ源を使用して、フッ素含有前駆体（例えば、三フッ化窒素（ＮＦ３））および水素含有前駆体（例えば、アンモニア（ＮＨ３））からエッチャント種（例えばフッ化アンモニウム（ＮＨＦ４））を生成することを含むことができる。遠隔プラズマ源を使用することによって、基板の損傷を最小限に抑えることができる。次いで、エッチャント種は、前洗浄チャンバに導入され、自然酸化物層との反応によって基板表面上の固体副生成物に凝縮される。次いで、ｉｎ−ｓｉｔｕアニールを行って、副生成物を分解することができる。その後、副生成物は昇華し、ガスの流れによって基板表面から除去され、前洗浄チャンバから排出され得る。
【００１７】
次に、２０４で、図３Ｃに示すように、低誘電率誘電体層３０８が、基板３００の露出したケイ素表面３０２の上に選択的に堆積する。いくつかの実施形態では、低誘電率誘電体層は、任意の適切な原子層堆積プロセスまたは化学層堆積プロセスによって堆積される。ケイ素含有表面３０４上の自己組織化単分子膜３０６の存在は、ケイ素含有表面３０４上の低誘電率誘電体層の形成を抑制し、一方で、自己組織化単分子膜３０６の熱安定性が、低誘電率誘電体層の堆積温度（例えば、セ氏約３００度未満）での自己組織化単分子膜３０６の分解を防止する。低誘電率誘電体層３０８は、半導体デバイス製造に適した任意の低誘電率誘電体材料を含むことができる。例えば、いくつかの実施形態では、低誘電率誘電体層３０８は、例えば酸化ケイ素（ＳｉＯ２）などのケイ素含有材料を含むことができる。本明細書で使用する低誘電率誘電体層３０８は、約３．９未満（例えば、約２．５〜約３．５）の低誘電率値を有してもよい。
【００１８】
次に、図３Ｄに示すように、基板３００は、セ氏約５００度より高い温度、例えばセ氏約５００度〜約１０００度の温度に加熱されて、露出したケイ素含有表面３０４上から自己組織化単分子膜３０６を除去する。自己組織化単分子膜３０６の除去に続いて、方法２００は終了し、基板は、電界効果トランジスタ（ＦＥＴ）、フィン電界効果トランジスタ（ＦｉｎＦＥＴ）、フラッシュメモリデバイス、３Ｄ  ＦＩＮＦＥＴデバイスなどの半導体デバイスの完成のために必要に応じて、更に処理されてもよい。
【００１９】
図４は、本開示のいくつかの実施形態による、露出した金属表面および露出したケイ素含有表面を有する基板を処理する方法４００のフロー図である。図５Ａ〜図５Ｆは、本開示のいくつかの実施形態による、図４の処理シーケンスの種々の段階における基板の例示的な断面図である。本発明の方法は、原子層堆積（ＡＬＤ）または化学気相堆積（ＣＶＤ）用に構成されたプロセスチャンバ、例えば図１に関して後述するプロセスチャンバ内で実行することができる。
【００２０】
方法４００は、図５Ａに示すように、露出した金属表面５０２と露出したケイ素含有表面５０４とを有する基板５００上で実行される。露出した金属表面５０２は、銅またはコバルトであってもよい。ケイ素含有表面５０４は、二酸化ケイ素、窒化ケイ素、または酸窒化ケイ素（ＳｉＯＮ）であってもよい。いくつかの実施形態では、基板５００は、２００または３００ｍｍ半導体ウェハなどの半導体ウェハであってもよい。他のサイズおよび形状寸法の基板を使用することもできる。
【００２１】
この方法は、露出した金属表面５０２の上に第１の自己組織化単分子膜５０６を成長させることによって、４０２で、図５Ｂに示すように開始する。第１の自己組織化単分子膜５０６を成長させることは、基板５００を溶液中に約２〜約３時間浸漬して、露出した金属表面５０２の上に第１の自己組織化単分子膜５０６を形成することを含む。この溶液は、溶媒および長鎖（すなわち、Ｃ８〜Ｃ３０鎖であり、Ｃ８からＣ３０を超えるまでの鎖を有する全ての対応する同族体を含む。）アルキルチオール、長鎖有機ホスホン酸または長鎖スルホン酸（すなわち、ＳＡＭ前駆体）を含む。例示的な適切なＳＡＭ前駆体としては、オクタデシルチオール、オクタデシルホスホン酸、およびオクタデシルスルホン酸が挙げられるが、これらに限定されない。例示的な溶媒としては、エタノールまたはテトラヒドロフラン（ＴＨＦ）が挙げられるが、これらに限定されない。いくつかの実施形態において、溶液は、約１ミリモル〜約１０ミリモルのＳＡＭ前駆体を有する溶媒を含む。ＳＡＭ前駆体分子は、金属表面に対して化学的親和性を有する（すなわち、反応性および選択性を有する）ため、露出した金属表面５０２上にのみ第１の自己組織化単分子膜５０６を形成し、露出したケイ素含有表面５０４上には形成しない。次いで、基板５００は、第１の自己組織化単分子膜５０６を堆積した後に、溶媒、例えば上記の溶媒でリンスされて、吸収されていないＳＡＭ前駆体分子を除去する。
【００２２】
次に、４０４において、図５Ｃに示すように、第２の自己組織化単分子膜５０８が、露出したケイ素含有表面５０４の上に堆積する。第２の自己組織化単分子膜５０８は、方法２００に関して上述したように、オルガノシラン系である。第２の自己組織化単分子膜５０８は、方法２００に関して上述したように、堆積される。しかし、第２の自己組織化単分子膜５０８は、ケイ素含有表面５０４のみに選択的ではなく、露出した金属表面５０２と反応することができる。したがって、第１の自己組織化単分子膜５０６の存在は、第２の自己組織化単分子膜５０８と露出した金属表面５０２との反応を防止する。
【００２３】
次に、４０６において、図５Ｄに示すように、基板５００をセ氏約２００〜約３００度の温度に加熱して、金属表面５０２の上から第１の自己組織化単分子膜５０６を除去する。第２の自己組織化単分子膜５０８は、第１の自己組織化単分子膜５０６よりも高い温度で熱的に安定である。したがって、第２の自己組織化単分子膜５０８は、第１の自己組織化単分子膜５０６が金属表面５０２の上から除去される温度では分解しない。
【００２４】
次に、４０８で、図５Ｅに示すように、層５１０が、露出した金属表面５０２の上に選択的に堆積する。いくつかの実施形態では、層５１０は、低誘電率誘電体層である。低誘電率誘電体層は、半導体デバイス製造に適した任意の低誘電率誘電体材料を含むことができる。例えば、いくつかの実施形態では、低誘電率誘電体層は、例えば酸化ケイ素（ＳｉＯ２）などのケイ素含有材料を含むことができる。本明細書で使用する低誘電率誘電体層３０８は、約３．９未満（例えば、約２．５〜約３．５）の低誘電率値を有してもよい。いくつかの実施形態では、層５１０は、銅、タングステン、チタンまたはニッケルなどの金属層である。いくつかの実施形態では、層５１０は、任意の適切な原子層堆積プロセスまたは化学層堆積プロセスによって堆積される。ケイ素含有表面５０４の上に第２の自己組織化単分子膜５０８が存在することにより、ケイ素含有表面５０４上に層５１０が形成されるのが抑制され、一方で、第２の自己組織化単分子膜５０８の熱安定性は、層５１０の堆積温度における第２の自己組織化単分子膜５０８の分解を防止する。
【００２５】
次に、４１０において、図５Ｆに示すように、第２の自己組織化単分子膜５０８をケイ素含有表面５０４の上から除去するために、基板５００をセ氏約５００〜約１０００度の温度に加熱する。第２の自己組織化単分子膜５０８の除去に続いて、方法４００は終了し、基板は、電界効果トランジスタ（ＦＥＴ）、フィン電界効果トランジスタ（ＦｉｎＦＥＴ）、フラッシュメモリデバイス、３Ｄ  ＦＩＮＦＥＴデバイスなどの半導体デバイスの完成のために必要に応じて、更に処理されてもよい。
【００２６】
図１は、本明細書で論じるような本開示の実施形態を実施するために使用され得る種類の例示的装置１００の概略図を示す。装置１００は、コントローラ１５０、およびプロセスチャンバ１０２の内部空間１０５から余分なプロセスガス、処理副生成物などを除去するための排気システム１２０を有するプロセスチャンバ１０２を備えることができる。例示的なプロセスチャンバは、カリフォルニア州サンタクララのアプライドマテリアルズ社（Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．）から入手可能な原子層堆積（ＡＬＤ）または化学気相堆積（ＣＶＤ）用に構成されたいくつかのプロセスチャンバのうちの任意のチャンバを含むことができる。他の製造業者からの他の適切なプロセスチャンバも同様に使用することができる。
【００２７】
プロセスチャンバ１０２は、処理空間１０４を含むことができる内部空間１０５を有する。処理空間１０４は、例えば、処理中に基板１１０を支持するためのプロセスチャンバ１０２内に配置された基板支持体１０８と、所定の位置に設けられたシャワーヘッド１１４および／またはノズルなどの１つ以上のガス注入口との間に画定されてもよい。いくつかの実施形態では、基板支持体１０８は、静電チャック、真空チャック、基板保持クランプなど（図示せず）の、基板支持体１０８の表面上に基板１１０を保持または支持する機構を含むことができる。いくつかの実施形態では、基板支持体１０８は、基板温度を制御する機構（加熱および／または冷却装置など、図示せず）および／または基板表面に近接する種フラックスおよび／またはイオンエネルギーを制御する機構を含むことができる。
【００２８】
例えば、いくつかの実施形態では、基板支持体１０８は、ＲＦバイアス電極１４０を含むことができる。ＲＦバイアス電極１４０は、１つ以上のそれぞれの整合回路（図示の整合回路１３６）を介して、１つ以上のバイアス電源（図示の１つのバイアス電源１３８）に結合することができる。１つ以上のバイアス電源は、約２ＭＨｚから約６０ＭＨｚの周波数、例えば約２ＭＨｚ、または約１３．５６ＭＨｚ、または約６０ＭＨｚで１２００ＷまでのＲＦエネルギーを生成することができる。いくつかの実施形態では、２つのバイアス電源が、それぞれ約２ＭＨｚおよび約１３．５６ＭＨｚの周波数でそれぞれの整合回路を介してＲＦバイアス電極１４０にＲＦ電力を結合するために、設けられてもよい。少なくとも１つのバイアス電源が、連続的な電力またはパルス電力のいずれかを供給してもよい。あるいは、いくつかの実施形態では、バイアス電源は、ＤＣまたはパルスＤＣ電源であってもよい。
【００２９】
基板１１０は、プロセスチャンバ１０２の壁の開口部１１２を介してプロセスチャンバ１０２に入ることができる。開口部１１２は、スリットバルブ１１８、または開口部１１２を通ってチャンバの内部へのアクセスを選択的に提供するための他の機構によって選択的に封止されてもよい。基板支持体１０８は、リフト機構１３４に結合されてもよく、リフト機構１３４は、基板支持体１０８の位置を、開口部１１２を介して基板をチャンバに出し入れするのに適した下部位置（図示）と、処理に適した選択可能な上部位置との間で制御することができる。プロセス位置は、特定のプロセスに対してプロセス均一性を最大にするように選択することができる。上昇した処理位置のうちの少なくとも１つにあるとき、基板支持体１０８は、開口部１１２より高く配置されて、対称的な処理領域を提供することができる。
【００３０】
１つ以上のガス注入口（例えば、シャワーヘッド１１４）が、マスフローコントローラ１１７を介してプロセスチャンバ１０２の処理空間１０４に１つ以上のプロセスガスを供給するために、ガス供給源１１６に結合されてもよい。さらに、１つ以上のバルブ１１９を設けて、１つ以上のプロセスガスの流れを制御することができる。マスフローコントローラ１１７および１つ以上のバルブ１１９を、個別にまたは一緒に使用して、（上述のように）一定の流量またはパルスの所定の流量でプロセスガスを供給することができる。
【００３１】
シャワーヘッド１１４が図３に示されているが、プロセスチャンバ１０２の天井または側壁、またはプロセスチャンバ１０２にガスを供給するのに適した他の場所、例えばプロセスチャンバの基部、基板支持体の周縁部など、に配置されたノズルまたは注入口などの追加のまたは代替のガス注入口を設けることができる。
【００３２】
装置１００は、プラズマ処理のために容量結合ＲＦエネルギーを利用することができる。例えば、プロセスチャンバ１０２は、誘電体材料で作られた天井１４２と、ＲＦ電極を提供するために少なくとも部分的に導電性のシャワーヘッド１１４とを有してもよい（または別個のＲＦ電極が設けられ得る）。シャワーヘッド１１４（または他のＲＦ電極）は、１つ以上のＲＦ電源（１つのＲＦ電源１４８が示されている）に１つ以上のそれぞれの整合回路（整合回路１４６が示されている）を介して結合されてもよい。１つ以上のプラズマ源は、約２ＭＨｚおよび／または約１３．５６ＭＨｚの周波数で、または２７ＭＨｚおよび／または６０ＭＨｚなどの高周波数で、約３，０００Ｗまで、またはいくつかの実施形態では約５，０００ＷまでのＲＦエネルギーを生成することができる。排気システム１２０は、一般に、ポンピングプレナム１２４と、ポンピングプレナム１２４をプロセスチャンバ１０２の内部空間１０５（および一般に処理空間１０４）に結合する１つ以上の導管とを含む。
【００３３】
真空ポンプ１２８が、排気ガスを１つ以上の排気口（２つの排気口１２２が示されている）を介してプロセスチャンバから排出するために、ポンピングポート１２６を介してポンピングプレナム１２４に結合されてもよい。真空ポンプ１２８は、排気を適切な排気処理設備に送るために排気出口１３２に流体的に結合されてもよい。真空ポンプ１２８の動作と組み合わせて排気ガスの流量の制御を容易にするために、バルブ１３０（ゲートバルブなど）をポンピングプレナム１２４内に配置することができる。ｚ運動ゲートバルブが示されているが、排気流を制御するための任意の適切なプロセス適合性バルブを利用することができる。
【００３４】
上述のようなプロセスチャンバ１０２の制御を容易にするために、コントローラ１５０は、様々なチャンバおよびサブプロセッサを制御するための工業的な設定で使用されることができる任意の形態の汎用コンピュータプロセッサであってもよい。ＣＰＵ１５２のメモリまたはコンピュータ可読媒体１５６は、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、または任意の他の形態のローカルもしくはリモートのデジタルストレージ、などの容易に利用可能なメモリのうちの１つ以上であってもよい。サポート回路１５４が、従来の方法でプロセッサをサポートするためにＣＰＵ１５２に結合される。これらの回路には、キャッシュ、電源、クロック回路、入出力回路およびサブシステムなどが含まれる。
【００３５】
本明細書に開示された本発明の方法は、一般に、ＣＰＵ１５２によって実行されるとプロセスチャンバ１０２に本開示のプロセスを実行させるソフトウェアルーチン１５８としてメモリ１５６に格納することができる。ソフトウェアルーチン１５８はまた、ＣＰＵ１５２によって制御されているハードウェアから遠隔に位置する第２のＣＰＵ（図示せず）によって格納され、および／または実行されてもよい。本開示の方法の一部または全部が、ハードウェアで実行されてもよい。そのようなものとして、本開示は、ソフトウェアに実装されて、コンピュータシステムを使用して実行されてもよいし、または例えば特定用途向け集積回路もしくは他のタイプのハードウェア実装としてハードウェアに実装されてもよいし、またはソフトウェアとハードウェアの組み合わせとして実装されてもよい。ソフトウェアルーチン１５８は、基板１１０が基板支持体１０８上に配置された後に実行されてもよい。ソフトウェアルーチン１５８は、ＣＰＵ１５２によって実行されると、汎用コンピュータを、本明細書に開示された方法が実行されるようにチャンバ動作を制御する専用コンピュータ（コントローラ）１５０に変換する。
【００３６】
本開示は、本開示の精神から逸脱することなく、本明細書に開示された教示を利用することにより、当業者によって許容可能な特性を達成するように処理パラメータが調整され得る他の半導体基板処理システムを使用して実施され得る。
【００３７】
前述は本開示の実施形態に向けられているが、本開示の基本的な範囲から逸脱することなく、本開示の他のおよびさらなる実施形態を考案することができる。
【図１】
2018512504.tif 000003
【図２】
2018512504.tif 000004
【図３】
2018512504.tif 000005
【図４】
2018512504.tif 000006
【図５】
2018512504.tif 000007
【国際調査報告】
2018512504.tif 000008
2018512504.tif 000009