(57)【要約】  シーケンシャルリニアＬＥＤドライバ回路が提供される。シーケンシャルリニアＬＥＤドライバ回路は、それぞれが発光ダイオード（ＬＥＤ）のストリングのセグメント（ＳＥＧ１，ＳＥＧ２，ＳＥＧ３，ＳＥＧ４）に接続されるように構成された複数の電流シンク（１００，１０５，１１０，１１５）と、それぞれが複数の電流シンク（１００，１０５，１１０，１１５）のうち対応する電流シンクに印加される複数の基準電圧（ＶＲＥＦ１，ＶＲＥＦ２，ＶＲＥＦ３，ＶＲＥＦ４）を生成する分圧器（１２０）とを含んでもよい。複数の電流シンク（１００，１０５，１１０，１１５）の各電流シンクの出力が加算ノード（ＣＳ）において接続されてもよい。
2018533209.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが発光ダイオード（ＬＥＤ）ストリング又は前記ＬＥＤストリング内に位置付けられたタップに接続されるように構成された複数の電流シンクと、
それぞれが前記複数の電流シンクのうちの対応する電流シンクに印加される複数の基準電圧を生成する分圧器とを備えるシーケンシャルリニアＬＥＤドライバ回路であって、
前記複数の電流シンクの各電流シンクの出力が加算ノードにおいて接続されるシーケンシャルリニアＬＥＤドライバ回路。
【請求項２】
各電流シンクが、
基準端子及びフィードバック端子を有する制御増幅器と、
ゲート端子、ソース端子及びドレイン端子を有する電界効果トランジスタ（ＦＥＴ）とを備える、請求項１に記載のシーケンシャルＬＥＤドライバ回路。
【請求項３】
各電流シンクの前記制御増幅器の出力が、それぞれの電流シンクにおける前記ＦＥＴの前記ゲート端子に接続される、請求項２に記載のシーケンシャルＬＥＤドライバ回路。
【請求項４】
前記複数の基準電圧の各々が、対応するそれぞれの電流シンクの前記制御増幅器の前記基準端子に印加される、請求項２に記載のシーケンシャルＬＥＤドライバ回路。
【請求項５】
各ＦＥＴの前記ソース端子が、対応するそれぞれの電流シンクの前記制御増幅器の前記フィードバック端子に接続される、請求項２に記載のシーケンシャルＬＥＤドライバ回路。
【請求項６】
各ＦＥＴの前記ドレイン端子が、前記ＬＥＤストリング又は前記ＬＥＤストリング内に位置付けられたタップに接続される、請求項２に記載のシーケンシャルＬＥＤドライバ回路。
【請求項７】
各ＦＥＴの前記ソース端子が前記加算ノードに接続される、請求項２に記載のシーケンシャルＬＥＤドライバ回路。
【請求項８】
各制御増幅器の前記基準端子が第１基準電圧に接続される、請求項２に記載のシーケンシャルＬＥＤドライバ回路。
【請求項９】
各制御増幅器の前記フィードバック端子が前記複数の基準電圧のうちの１つに接続される、請求項８に記載のシーケンシャルＬＥＤドライバ回路。
【請求項１０】
第１電流シンクの第１制御増幅器の前記フィードバック端子が前記加算ノードに接続される、請求項９に記載のシーケンシャルＬＥＤドライバ回路。
【請求項１１】
前記分圧器の第１端部が前記加算ノードに接続され、前記分圧器の第２端部が接地される、請求項１０に記載のシーケンシャルＬＥＤドライバ回路。
【請求項１２】
前記加算ノードに接続される第１端部と、接地される第２端部とを有する抵抗器を更に備える、請求項１１に記載のシーケンシャルＬＥＤドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本願は、２０１５年９月２９日付で出願された米国仮特許出願第６２／２３４，０８１の利益を主張するものであり、この出願の全体が参照によって本明細書に組み込まれる。
【０００２】
本開示は、概してシーケンシャルリニアＬＥＤドライバ回路に関する。
【背景技術】
【０００３】
シーケンシャルリニアＬＥＤドライバ、又は略して「ドライバ」は、ＬＥＤストリングを整流ＡＣ線間電圧から駆動する手段を提供する。ドライバは、整流電圧の大きさに応じて、ＬＥＤストリングの一部又は全体を点灯させる。ドライバは、ＬＥＤストリング及びＬＥＤストリング内に位置付けられたタップに接続するための、一組のリニア電流シンクを含む。こうして、ＬＥＤストリングは一組のＬＥＤセグメントへと分割される。
【０００４】
ＬＥＤストリングが一組のＬＥＤセグメントへと分割されることで、ドライバがＬＥＤストリングの一部又は全体を点灯させることが可能となる。整流ＡＣ電圧の立ち上がり又は立ち下がりに伴い、それぞれ数が増減するセグメントを、或る電流シンクから隣の電流シンクへと電流を転換（ｃｏｍｍｕｔｅ）することで通電させる。ドライバは、概して、電流シンクによる、所定の大きさの整流ＡＣ線間電圧で通電できるＬＥＤセグメントの数の最大化を容易にすることで、ＬＥＤストリングの利用を最大限にし且つ電流シンク内の電力損失を最小限にする。
【０００５】
しかしながら、電流シンク間の電流の転換のタイミングが適切でないと問題が生じる。タイミングが悪い場合、ＡＣ線から引き出された電流にスパイクやギャップが生じるため、過剰な電磁干渉（ＥＭＩ）が生じる虞がある。例えば、２つの隣接する電流シンクで一時的に電流が同時に伝導すると、図１の最も左側の電流波形に示すように、線間電流が上方にスパイク状に流れる。同様に、転換の間、２つの隣接する電流シンクで一時的に伝導が止まると、図１の最も右側の電流波形に示すように、線間電流が下方にスパイク状に流れる。このため、例えば図１の中央の電流波形に示すような、或る電流シンクから次の電流シンクへの円滑な線間電流の転換を可能にする回路が必要とされている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
１つ以上の例示的な実施例の態様によれば、全ての電流シンクの電流を加算ノードに通過させることで、２つの隣接する電流シンクにおける電流の転換を調整する回路が提供される。全ての電流シンクの電流を加算することで、電流シンク間の電流の円滑な転換が容易になり、スパイクやギャップのないＡＣ線間電流が実現する。１つ以上の例示的な実施例によれば、転換回路は電流シンクの電流のみに依存して電流シンク間の線間電流の転換を調整できる。１つ以上の例示的な実施例に係る転換回路は、整流ＡＣ線間電圧又はＬＥＤストリングタップにおける電圧の情報に依存する必要がないため、電圧測定の誤差を引き起こす不適切なタイミングを回避できる。更に、高電圧の測定及び処理に要するコストを削減できる。
【課題を解決するための手段】
【０００７】
１つ以上の例示的な実施例によれば、シーケンシャルリニアＬＥＤドライバ回路は、それぞれが発光ダイオード（ＬＥＤ）のストリング及びＬＥＤストリング内に位置付けられたタップに接続されるように構成された複数の電流シンクと、それぞれが複数の電流シンクのうち対応する電流シンクに印加される複数の基準電圧を生成する分圧器とを含むことができる。複数の電流シンクを通って流れる電流を加算するために、複数の電流シンクの各電流シンクの出力が加算ノードにおいて接続される。
【０００８】
各電流シンクは、基準端子又は正極入力端子と、フィードバック端子又は負極入力端子と、出力端子と、ゲート端子、ソース端子及びドレイン端子を有する電界効果トランジスタ（ＦＥＴ）（又は同様の端子をもったバイポーラトランジスタ）とを有する制御増幅器を含んでもよい。各電流シンクの制御増幅器の出力が、それぞれの電流シンクにおけるＦＥＴのゲート端子に接続されてもよい。複数の基準電圧のそれぞれは、それぞれの電流シンクの制御増幅器の基準端子に印加されてもよい。各ＦＥＴのソース端子は、それぞれの電流シンクの制御増幅器のフィードバック端子に接続されてもよい。各ＦＥＴのドレイン端子は、ＬＥＤストリング又はＬＥＤストリング内に位置付けられたタップに接続されてもよい。各ＦＥＴのソース端子は加算ノードに接続されてもよい。
【０００９】
１つ以上の例示的な実施例によれば、各制御増幅器の基準端子は第１基準電圧に接続されてもよい。各制御増幅器のフィードバック端子は複数の基準電圧のうちの１つに接続されてもよい。第１電流シンクの第１制御増幅器のフィードバック端子は加算ノードに接続されてもよい。分圧器の第１端部が加算ノードに接続され、分圧器の第２端部が接地される。シーケンシャルＬＥＤドライバ回路は、加算ノードに接続される第１端部と、接地される第２端部とを有する抵抗器も含んでもよい。
【図面の簡単な説明】
【００１０】
【図１】一方のタップから他方のタップへのタップ電流における、高過ぎるタップ電流、理想的なタップ電流及び低過ぎるタップ電流を示す一連のタップ電流波形を示す。
【図２】例示的な実施例に係るシーケンシャルリニアＬＥＤドライバ回路を示す。
【図３】図２の例示的な実施例に係るシーケンシャルリニアＬＥＤドライバ回路の動作を示すタイミング図を示す。
【図４】他の例示的な実施例に係るシーケンシャルリニアＬＥＤドライバ回路を示す。
【図５】更に他の例示的な実施例に係るシーケンシャルリニアＬＥＤドライバ回路を示す。
【発明を実施するための形態】
【００１１】
以下の例示的な実施例について、全体を通して同様の要素に同様の参照符号が付された添付の図面に示し、詳述する。例示的な実施例は、本明細書に記載の例示的な実施例に限定されず、様々な形態で実施されてもよい。また、明確性のために、既知の部分に関する説明は省略する。
【実施例１】
【００１２】
図２は、例示的な実施例に係るシーケンシャルリニアＬＥＤドライバ回路を示す。図２を参照すると、例示的な実施例に係る回路は、第１電流シンク１００と、第２電流シンク１０５と、第３電流シンク１１０と、第４電流シンク１１５とを含んでもよい。電流シンクのそれぞれが、制御増幅器と電界効果トランジスタ（ＦＥＴ）とを含んでもよい。各制御増幅器の基準入力が抵抗分圧器１２０に接続されてもよい。制御増幅器は異なる接続点で抵抗分圧器に接続されてもよく、例えばＶＲＥＦ４＞ＶＲＥＦ３＞ＶＲＥＦ２＞ＶＲＥＦ１となるように、ＶＲＥＦ４は第４電流シンク１１５における制御増幅器１１６の基準入力に接続され、ＶＲＥＦ３は第３電流シンク１１０における制御増幅器１１１の基準入力に接続され、ＶＲＥＦ２は第２電流シンク１０５における制御増幅器１０６の基準入力に接続され、ＶＲＥＦ１は第１電流シンク１００における制御増幅器１０１の基準入力に接続される。各制御増幅器１０１，１０６，１１１及び１１６の出力が、第１電流シンク１００、第２電流シンク１０５、第３電流シンク１１０及び第４電流シンク１１５それぞれのＦＥＴ１０２，１０７，１１２及び１１７のゲート端子にそれぞれ接続されてもよい。ＦＥＴ１０２，１０７，１１２及び１１７のソース端子が、制御増幅器１０１，１０６，１１１及び１１５のフィードバック入力にそれぞれ接続されてもよい。各ＦＥＴのドレイン端子が、ＬＥＤストリングの２つのセグメント間に接続されてもよい。例えば、ＦＥＴ１０２のドレインはＬＥＤ  ＳＥＧ１の第１セグメントとＬＥＤ  ＳＥＧ２の第２セグメントとの間に接続されてもよい。ＦＥＴ１０７のドレインはＬＥＤ  ＳＥＧ２の第２セグメントとＬＥＤ  ＳＥＧ３の第３セグメントとの間に接続されてもよい。ＦＥＴ１１２のドレインはＬＥＤ  ＳＥＧ３の第３セグメントとＬＥＤ  ＳＥＧ４の第４セグメントとの間に接続されてもよい。ＦＥＴ１１７のドレインはＬＥＤ  ＳＥＧ４の第４セグメントの出力に接続されてもよい。ＦＥＴ１０２，１０７，１１２及び１１７のソースは、単一の加算ノードＣＳにおいて互いに接続されてもよい。
【００１３】
図３は、図２の例示的な実施例に係る回路の動作を示す。時間０では、入力電圧ＶＲＡＣが０Ｖに等しく、ＬＥＤ  ＳＥＧ１の第１セグメントにバイアスをかけるには不十分な電圧である。時間１では、ＶＲＡＣは、ＬＥＤ  ＳＥＧ１の第１セグメントにバイアスをかけるのに十分なレベルに達するが、電流の調整を可能にするには不十分である。時間が進むと、加算ノードＣＳにおける電圧ＶＣＳが立ち上がり始め、ＦＥＴ１０２を通る電流シンクの電流ＩＴＡＰ１も立ち上がり始める。時間２では、第１電流シンク１００が電流の調整を開始し、電圧ＶＣＳとＶＲＥＦ１とが略平衡状態となる。
【００１４】
時間３では、ＶＲＡＣはＬＥＤ  ＳＥＧ２の第２セグメントにバイアスをかけるのに十分なレベルまで立ち上がり、電流ＩＴＡＰ２をＦＥＴ１０７に流す。電流ＩＴＡＰ２は、加算ノードＣＳにおける電圧ＶＣＳを増加させる。第１電流シンク１００は、増加した電圧ＶＣＳに応じて、ＶＣＳ及びＶＲＥＦ１が略平衡状態に維持されるように電流ＩＴＡＰ１を低下させる。電流ＩＴＡＰ２が電流ＩＴＡＰ１の低下と大体同じ速さで増加することで、加算ノードＣＳにおける合計の電流ＩＳＵＭを略一定に保つ。時間４では、ＶＲＡＣは、電流ＩＴＡＰ１がゼロになる時点まで電流ＩＴＡＰ２を増加させるレベルに達する。この時点において、第１電流シンク１００は調整を終了し、ＶＣＳがＶＲＥＦ１を超えて立ち上がり、第１電流シンク１００を停止させる。時間５では、ＶＲＡＣは、第２電流シンク１０５が調整を開始するレベルまで立ち上がり、ＶＣＳとＶＲＥＦ２とは略平衡状態となる。このプロセスは、入力電圧ＶＲＡＣが更に立ち上がるのに伴って第３及び第４電流シンク１１０，１１５に対しても繰り返され、また、ＶＲＡＣがピークを通過して低下を開始するのに伴って反対にも動作する。
【００１５】
図４は、他の例示的な実施例に係るシーケンシャルリニアＬＥＤドライバ回路を示す。図４の回路は、抵抗分圧器１２０によって生成される異なる電圧に対して、各制御増幅器１０１，１０６，１１１及び１１６の基準入力が同じ基準電圧ＶＲＥＦに接続されること以外は、図２の回路と同様である。図４の回路では、各制御増幅器１０１，１０６，１１１及び１１６のフィードバック入力が抵抗分圧器の異なる接続点に接続されるため、フィードバックが弱まる。抵抗分圧器の一端は、第１電流シンク１００のフィードバック入力が接続される加算ノードＣＳに接続され、抵抗分圧器の他端は接地される。
【００１６】
図５は、更に他の例示的な実施例に係るシーケンシャルリニアＬＥＤドライバ回路を示す。図５の例示的な実施例では、回路は、フィードバック分割器が抵抗器ＲＳＥＴと一体化していること以外は、図２の回路と同様である。図５に示す例示的な実施例の回路は４つの抵抗器ＲＳＥＴ１，ＲＳＥＴ２，ＲＳＥＴ３及びＲＳＥＴ４を含む。制御増幅器１０１のフィードバック入力はＲＳＥＴ１に接続され、制御増幅器１０６のフィードバック入力はＲＳＥＴ１とＲＳＥＴ２との間に接続され、制御増幅器１１１のフィードバック入力はＲＳＥＴ２とＲＳＥＴ３との間に接続され、制御増幅器１１６のフィードバック入力はＲＳＥＴ３とＲＳＥＴ４との間に接続される。電流検出点ＣＳ１，ＣＳ２，ＣＳ３及びＣＳ４は、各電流シンクによって異なり、全てのタップ電流が加算ノードにおいて加算される。
【００１７】
本開示の例示的な実施例に対して、本開示の発明概念を説明し示してきたが、これは本明細書に開示される例示的な実施例に限定されるものではなく、発明概念の範囲から逸脱することなく変形例が作られてもよい。
【図１】
2018533209.tif 000003
【図２】
2018533209.tif 000004
【図３】
2018533209.tif 000005
【図４】
2018533209.tif 000006
【図５】
2018533209.tif 000007
【国際調査報告】
2018533209.tif 000008
2018533209.tif 000009