(57)【要約】  本発明はシフトレジスタおよびその駆動方法、ゲート駆動回路と表示装置を提供するものであり、ゲート駆動技術分野に属し、従来のゲート駆動回路のシフトレジスタにおける遅延とエネルギー消耗が大きいという問題を解決できる。シフトレジスタは、前段のシフトレジスタの出力端の信号をプルアップノードに導入する入力モジュールと、プルアップノードのレベルに基づいて第1クロック信号端の信号を出力端に導入する出力モジュールと、オフ信号端と第1信号端と第2信号端との信号を用いてプルアップノード、出力端、第1プルダウンノード、第2プルダウンノードをリセットするリセットモジュールと、プルアップノードのレベルに基づいてオフ信号端の信号を二つのプルダウンノードに導入する定圧モジュールと、第2クロック信号端の制御によって第1信号端と第2信号端の信号を二つのプルダウンノードに導入する保持モジュールとを備える。
2018534715.tif 000002
【特許請求の範囲】
【請求項１】
プルアップノードと、第1プルダウンノードと、第2プルダウンノードと、第1クロック信号端と、第2クロック信号端と、第1信号端と、第2信号端と、オフ信号端と、出力端とを備えるシフトレジスタであって、
前段のシフトレジスタの出力端の信号を前記プルアップノードに導入する入力モジュールと、
前記プルアップノードのレベルに基づいて、前記第1クロック信号端の信号を前記出力端に導入する出力モジュールと、
次段のシフトレジスタの出力端の信号の制御によって、前記オフ信号端と、前記第1信号端と、前記第2信号端との信号を用いて前記プルアップノード、前記出力端、前記第1プルダウンノード、前記第2プルダウンノードをリセットするリセットモジュールと、
前記プルアップノードのレベルに基づいて、前記オフ信号端の信号を前記第1プルダウンノードと前記第2プルダウンノードに導入する定圧モジュールと、
前記第2クロック信号端の制御によって、前記第1信号端と前記第2信号端の信号を前記第1プルダウンノードと前記第2プルダウンノードにそれぞれ導入することで、前記オフ信号端の信号を前記プルアップノードと前記出力端に導入する保持モジュールと、をさらに備えるシフトレジスタ。
【請求項２】
前記入力モジュールは、
ゲートと第1極が前記前段のシフトレジスタの出力端に接続され、かつ第2極が前記プルアップノードに接続される第1トランジスタを備える、請求項1に記載のシフトレジスタ。
【請求項３】
前記出力モジュールは、
ゲートが前記プルアップノードに接続され、第1極が前記第1クロック信号端に接続され、かつ第2極が前記出力端に接続される第3トランジスタと、
第1極が前記プルアップノードに接続され、かつ第2極が前記出力端に接続される蓄積容量と、を備える、請求項1または2に記載のシフトレジスタ。
【請求項４】
前記リセットモジュールは、
ゲートが前記次段のシフトレジスタの出力端に接続され、第1極が前記プルアップノードに接続され、かつ第2極が前記オフ信号端に接続される第2トランジスタと、
ゲートが前記次段のシフトレジスタの出力端に接続され、第1極が前記出力端に接続され、かつ第2極が前記オフ信号端に接続される第4トランジスタと、
ゲートが前記次段のシフトレジスタの出力端に接続され、第1極が前記第1信号端に接続され、かつ第2極が前記第1プルダウンノードに接続される第7トランジスタと、
ゲートが前記次段のシフトレジスタの出力端に接続され、第1極が前記第2信号端に接続され、かつ第2極が前記第2プルダウンノードに接続される第8トランジスタと、を備える、請求項1から3のいずれか一項に記載のシフトレジスタ。
【請求項５】
前記定圧モジュールは、
ゲートが前記プルアップノードに接続され、第1極が前記第1プルダウンノードに接続され、かつ第2極が前記オフ信号端に接続される第9トランジスタと、
ゲートが前記プルアップノードに接続され、第1極が前記第2プルダウンノードに接続され、かつ第2極が前記オフ信号端に接続される第10トランジスタと、を備える、請求項1から4のいずれか一項に記載のシフトレジスタ。
【請求項６】
前記保持モジュールは、
ゲートが前記第2クロック信号端に接続され、第1極が前記第1信号端に接続され、かつ第2極が前記第1プルダウンノードに接続される第5トランジスタと、
ゲートが前記第2クロック信号端に接続され、第1極が前記第2信号端に接続され、かつ第2極が前記第2プルダウンノードに接続される第6トランジスタと、
ゲートが前記第1プルダウンノードに接続され、第1極が前記プルアップノードに接続され、かつ第2極が前記オフ信号端に接続される第11トランジスタと、
ゲートが前記第1プルダウンノードに接続され、第1極が前記出力端に接続され、かつ第2極が前記オフ信号端に接続される第12トランジスタと、
ゲートが前記第2プルダウンノードに接続され、第1極が前記プルアップノードに接続され、かつ第2極が前記オフ信号端に接続される第13トランジスタと、
ゲートが前記第2プルダウンノードに接続され、第1極が前記出力端に接続され、かつ第2極が前記オフ信号端に接続される第14トランジスタと、を備える、請求項5に記載のシフトレジスタ。
【請求項７】
前記第9トランジスタの寄生抵抗が前記第5トランジスタの寄生抵抗よりも小さく、
前記第10トランジスタの寄生抵抗が前記第6トランジスタの寄生抵抗よりも小さい、請求項6に記載のシフトレジスタ。
【請求項８】
すべての前記トランジスタがいずれもN型トランジスタである、請求項7に記載のシフトレジスタ。
【請求項９】
すべての前記トランジスタがいずれもP型トランジスタである、請求項7に記載のシフトレジスタ。
【請求項１０】
複数のカスケード接続のシフトレジスタを含むゲート駆動回路であって、
前記シフトレジスタは請求項1から9のいずれか一項に記載のシフトレジスタであるゲート駆動回路。
【請求項１１】
請求項10に記載のゲート駆動回路を備えたアレイ基板を含む表示装置。
【請求項１２】
シフトレジスタの駆動方法であって、
前記シフトレジスタは請求項1から9のいずれか一項に記載のシフトレジスタであって、
充電段階において、前記入力モジュールを介して、前記前段のシフトレジスタの出力端の信号を前記プルアップノードに導入し、
出力段階において、前記出力モジュールを介して、前記第1クロック信号端の信号を前記出力端に導入し、前記出力端にオン信号を出力させ、
リセット段階において、前記リセットモジュールを介して、前記オフ信号端と、前記第1信号端と、前記第2信号端との信号を用いて、前記プルアップノード、前記出力端、前記第1プルダウンノード、前記第2プルダウンノードをリセットし、
保持段階において、前記保持モジュールを介して、前記オフ信号端の信号を前記プルアップノードと前記出力端に導入し、前記出力端にオフ信号を続けて出力させる、ことを含むシフトレジスタの駆動方法。
【請求項１３】
請求項12に記載のシフトレジスタの駆動方法であって、
前記シフトレジスタは請求項8に記載のシフトレジスタであって、
充電段階において、前記第1クロック信号端を低レベルに設置し、前記第2クロック信号端を高レベルに設置し、前記前段のシフトレジスタの出力端を高レベルに設置し、かつ前記次段のシフトレジスタの出力端を低レベルに設置することと、
出力段階において、前記第1クロック信号端を高レベルに設置し、前記第2クロック信号端を低レベルに設置し、前記前段のシフトレジスタの出力端を低レベルに設置し、かつ前記次段のシフトレジスタの出力端を低レベルに設置することと、
リセット段階において、前記第1クロック信号端を低レベルに設置し、前記第2クロック信号端を高レベルに設置し、前記前段のシフトレジスタの出力端を低レベルに設置し、かつ前記次段のシフトレジスタの出力端を高レベルに設置することと、
保持段階において、前記前段のシフトレジスタの出力端と前記次段のシフトレジスタの出力端を低レベルに設置することとをさらに含み、
上記のステップにおいて、前記オフ信号端は低レベルを維持し、前記第1信号端と前記第2信号端のうちの一方は高レベルであり、もう一方は低レベルである、シフトレジスタの駆動方法。
【請求項１４】
請求項12に記載のシフトレジスタの駆動方法であって、
前記シフトレジスタは請求項9に記載のシフトレジスタであって、
充電段階において、前記第1クロック信号端を高レベルに設置し、前記第2クロック信号端を低レベルに設置し、前記前段のシフトレジスタの出力端を低レベルに設置し、かつ前記次段のシフトレジスタの出力端を高レベルに設置することと、
出力段階において、前記第1クロック信号端を低レベルに設置し、前記第2クロック信号端を高レベルに設置し、前記前段のシフトレジスタの出力端を高レベルに設置し、かつ前記次段のシフトレジスタの出力端を高レベルに設置することと、
リセット段階において、前記第1クロック信号端を高レベルに設置し、前記第2クロック信号端を低レベルに設置し、前記前段のシフトレジスタの出力端を高レベルに設置し、かつ前記次段のシフトレジスタの出力端を低レベルに設置することと、
保持段階において、前記前段のシフトレジスタの出力端と前記次段のシフトレジスタの出力端を高レベルに設置することとをさらに含み、
上記のステップにおいて、前記オフ信号端は高レベルを維持し、前記第1信号端と前記第2信号端のうちの一方は高レベルであり、もう一方は低レベルである、シフトレジスタの駆動方法。
【請求項１５】
前記第1信号端と前記第2信号端のうちの、本来高レベルであるものを低レベルに、本来低レベルであるものを高レベルにするように、前記第1信号端のレベルと前記第2信号端のレベルを切り替えることをさらに含む、請求項13または請求項14に記載のシフトレジスタの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はゲート駆動技術分野に属し、具体的にシフトレジスタおよびその駆動方法、ゲート駆動回路と表示装置に関するものである。
【背景技術】
【０００２】
アレイ基板は表示装置（液晶表示装置、有機発光ダイオード表示装置など）の重要な部品の一つである。アレイ基板には複数のゲート線が含まれ、これらのゲート線を交互にオン信号が流れる。ゲート線を駆動するために、従来の方法ではゲート駆動回路（GOA）が使用されており、各ゲート線を駆動するための回路がアレイ基板内に設けられる。ゲート駆動回路は一般的に、複数のカスケード接続のシフトレジスタで構成され、各シフトレジスタが一本のゲート線を駆動する。
【０００３】
図1に示すのは、複数のトランジスタとコンデンサなどからなる、従来のシフトレジスタである。図1から見て取れるように、シフトレジスタのプルダウンノードPDのレベルは第2クロック信号端CLKBによって、トランジスタMを介して制御され、プルダウンノードPDは複数のその他のトランジスタにさらに接続され、これらトランジスタはいずれも一定の寄生容量、寄生抵抗などを持つ。よって、第2クロック信号端CLKBの信号がプルダウンノードPDのレベルを引き上げて変化させる（例えば低レベルから高レベルへ）とき、エネルギーの消耗が起こり、これにより大幅な遅延（delay）が生じる。特に、複数のシフトレジスタの第2クロック信号端CLKBの信号は、通常同一のポートにより提供されるため、各シフトレジスタのエネルギー消耗が互いに積み重なり、最終的に第2クロック信号端CLKBの信号遅延が著しくなり、表示効果に影響するとともに、エネルギーの消耗が大きくなり、エネルギーの浪費を招くことになる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のゲート駆動回路の、シフトレジスタにおける遅延とエネルギー消耗が大きいという問題を解消するために、本発明では遅延とエネルギー消耗を低減できるシフトレジスタおよびその駆動方法、ゲート駆動回路と表示装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の第一面では、プルアップノードと、第1プルダウンノードと、第2プルダウンノードと、第1クロック信号端と、第2クロック信号端と、第1信号端と、第2信号端と、オフ信号端と、出力端とを備えるシフトレジスタであって、
前段のシフトレジスタの出力端の信号をプルアップノードに導入する入力モジュールと、
プルアップノードのレベルに基づいて、第1クロック信号端の信号を出力端に導入する出力モジュールと、
次段のシフトレジスタの出力端の信号の制御によって、オフ信号端と、第1信号端と、第2信号端との信号を用いてプルアップノード、出力端、第1プルダウンノード、第2プルダウンノードをリセットするリセットモジュールと、
プルアップノードのレベルに基づいて、オフ信号端の信号を第1プルダウンノードと第2プルダウンノードに導入する定圧モジュールと、
第2クロック信号端の制御によって、第1信号端と第2信号端の信号を第1プルダウンノードと第2プルダウンノードにそれぞれ導入することで、オフ信号端の信号をプルアップノードと出力端に導入する保持モジュールと、をさらに備えるシフトレジスタを提供する。
【０００６】
前記入力モジュールは、ゲートと第1極が前段のシフトレジスタの出力端に接続され、かつ第2極がプルアップノードに接続される第1トランジスタを備えることが好ましい。
【０００７】
前記出力モジュールは、ゲートがプルアップノードに接続され、第1極が第1クロック信号端に接続され、かつ第2極が出力端に接続される第3トランジスタと、第1極がプルアップノードに接続され、かつ第2極が出力端に接続される蓄積容量と、を備えることがさらに好ましい。
【０００８】
前記リセットモジュールは、ゲートが次段のシフトレジスタの出力端に接続され、第1極がプルアップノードに接続され、かつ第2極がオフ信号端に接続される第2トランジスタと、ゲートが次段のシフトレジスタの出力端に接続され、第1極が出力端に接続され、かつ第2極がオフ信号端に接続される第4トランジスタと、ゲートが次段のシフトレジスタの出力端に接続され、第1極が第1信号端に接続され、かつ第2極が第1プルダウンノードに接続される第7トランジスタと、ゲートが次段のシフトレジスタの出力端に接続され、第1極が第2信号端に接続され、かつ第2極が第2プルダウンノードに接続される第8トランジスタと、を備えることがさらに好ましい。
【０００９】
前記定圧モジュールは、ゲートがプルアップノードに接続され、第1極が第1プルダウンノードに接続され、かつ第2極がオフ信号端に接続される第9トランジスタと、ゲートがプルアップノードに接続され、第1極が第2プルダウンノードに接続され、かつ第2極がオフ信号端に接続される第10トランジスタと、を備えることがさらに好ましい。
【００１０】
前記保持モジュールは、ゲートが第2クロック信号端に接続され、第1極が第1信号端に接続され、かつ第2極が第1プルダウンノードに接続される第5トランジスタと、ゲートが第2クロック信号端に接続され、第1極が第2信号端に接続され、かつ第2極が第2プルダウンノードに接続される第6トランジスタと、ゲートが第1プルダウンノードに接続され、第1極がプルアップノードに接続され、かつ第2極がオフ信号端に接続される第11トランジスタと、ゲートが第1プルダウンノードに接続され、第1極が出力端に接続され、かつ第2極がオフ信号端に接続される第12トランジスタと、ゲートが第2プルダウンノードに接続され、第1極がプルアップノードに接続され、かつ第2極がオフ信号端に接続される第13トランジスタと、ゲートが第2プルダウンノードに接続され、第1極が出力端に接続され、かつ第2極がオフ信号端に接続される第14トランジスタと、を備えることがさらに好ましい。
【００１１】
前記第9トランジスタの寄生抵抗が前記第5トランジスタの寄生抵抗よりも小さく、前記第10トランジスタの寄生抵抗が前記第6トランジスタの寄生抵抗よりも小さいことがさらに好ましい。
【００１２】
すべての前記トランジスタがいずれもN型トランジスタであることがさらに好ましい。
【００１３】
代替としては、すべての前記トランジスタがいずれもP型トランジスタである。
【００１４】
本発明の第二面では、複数カスケード接続の上記シフトレジスタを含むゲート駆動回路を提供する。
【００１５】
本発明の第三面では、アレイ基板を含み、かつ前記アレイ基板に上記ゲート回路を備えた表示装置を提供する。
【００１６】
本発明の第四面では、
充電段階において、前記入力モジュールを介して、前段のシフトレジスタの出力端の信号をプルアップノードに導入し、
出力段階において、前記出力モジュールを介して、第1クロック信号端の信号を出力端に導入し、出力端にオン信号を出力させ、
リセット段階において、前記リセットモジュールを介して、オフ信号端と、第1信号端と、第2信号端との信号を用いて、プルアップノード、出力端、第1プルダウンノード、第2プルダウンノードをリセットし、
保持段階において、前記保持モジュールを介して、オフ信号端の信号をプルアップノードと出力端に導入し、出力信号端にオフ信号を続けて出力させる、ことを含む上記シフトレジスタの駆動方法を提供する。
【００１７】
上記の全てのトランジスタがN型トランジスタである場合、前記シフトレジスタの駆動方法には、充電段階において、前記第1クロック信号端を低レベルに設置し、第2クロック信号端を高レベルに設置し、前段のシフトレジスタの出力端を高レベルに設置し、かつ次段のシフトレジスタの出力端を低レベルに設置することと、出力段階において、前記第1クロック信号端を高レベルに設置し、第2クロック信号端を低レベルに設置し、前段のシフトレジスタの出力端を低レベルに設置し、かつ次段のシフトレジスタの出力端を低レベルに設置することと、リセット段階において、前記第1クロック信号端を低レベルに設置し、第2クロック信号端を高レベルに設置し、前段のシフトレジスタの出力端を低レベルに設置し、かつ次段のシフトレジスタの出力端を高レベルに設置することと、保持段階において、前記前段のシフトレジスタの出力端と次段のシフトレジスタの出力端を低レベルに設置することとを含み、上記のステップにおいて、前記オフ信号端は低レベルを維持し、前記第1信号端と前記第2信号端のうちの一方は高レベルであり、もう一方は低レベルであることが好ましい。
【００１８】
上記の全てのトランジスタがP型トランジスタである場合、前記シフトレジスタの駆動方法には、充電段階において、前記第1クロック信号端を高レベルに設置し、第2クロック信号端を低レベルに設置し、前段のシフトレジスタの出力端を低レベルに設置し、かつ次段のシフトレジスタの出力端を高レベルに設置することと、出力段階において、前記第1クロック信号端を低レベルに設置し、第2クロック信号端を高レベルに設置し、前段のシフトレジスタの出力端を高レベルに設置し、かつ次段のシフトレジスタの出力端を高レベルに設置することと、リセット段階において、前記第1クロック信号端を高レベルに設置し、第2クロック信号端を低レベルに設置し、前段のシフトレジスタの出力端を高レベルに設置し、かつ次段のシフトレジスタの出力端を低レベルに設置することと、保持段階において、前記前段のシフトレジスタの出力端と次段のシフトレジスタの出力端を高レベルに設置することとを含み、上記のステップにおいて、前記オフ信号端は高レベルを維持し、前記第1信号端と前記第2信号端のうちの一方は高レベルであり、もう一方は低レベルであることが好ましい。
【００１９】
前記シフトレジスタの駆動方法には、第1信号端と第2信号端のうちの、本来高レベルであるものを低レベルに、本来低レベルであるものを高レベルにするように、第1信号端のレベルと第2信号端のレベルを切り替えることをさらに含むことがより好ましい。
【００２０】
本発明のシフトレジスタにおいては、クロック信号に接続されたトランジスタの数が少ないため、その遅延とエネルギー消耗はいずれも低く、また、クロック信号は各ノードのレベルを直接制御するのではなく、第1信号端、第2信号端などの安定した信号によって各ノードのレベルを制御するため、クロック信号が遅延しても表示効果に対する影響は少なく、シフトレジスタの安定した動作を保証でき、表示効果を改善できる。
【図面の簡単な説明】
【００２１】
【図１】従来のシフトレジスタの回路図である。
【図２】本発明の実施の形態のシフトレジスタの回路図である。
【図３】図2のシフトレジスタの駆動タイムチャートである。
【図４】本発明の別の実施の形態のシフトレジスタの回路図である。
【図５】図4のシフトレジスタの駆動タイムチャートである。
【図６】本発明の実施の形態のゲート駆動回路の部分的な構造ブロック図である。
【発明を実施するための形態】
【００２２】
当業者が本発明の技術案をよりよく理解できるよう、以下では図面と具体的な実施の形態を組み合わせて本発明についてさらに詳細に述べる。
【００２３】
[第1の実施の形態]
図2および図3に示すとおり、本実施の形態では、プルアップノードPUと、第1プルダウンノードPD1と、第2プルダウンノードPD2と、第1クロック信号端CLKと、第2クロック信号端CLKBと、第1信号端Vdd1と、第2信号端Vdd2と、オフ信号端Vssと、出力端Output Nとを備えるシフトレジスタを提供する。当該シフトレジスタは、
前段のシフトレジスタの出力端Output（N-1）の信号をプルアップノードPUに導入する入力モジュールと、
プルアップノードPUのレベルに基づいて、第1クロック信号端CLKの信号を出力端Output Nに導入する出力モジュールと、
次段のシフトレジスタの出力端Output（N+1）の信号の制御によって、オフ信号端Vssと、第1信号端Vdd1と、第2信号端Vdd2との信号を用いてプルアップノードPU、出力端Output N、第1プルダウンノードPD1、第2プルダウンノードPD2をリセットするリセットモジュールと、
プルアップノードPUのレベルに基づいて、オフ信号端Vssの信号を第1プルダウンノードPD1と第2プルダウンノードPD2に導入する定圧モジュールと、
第2クロック信号端CLKBの制御によって、第1信号端Vdd1と第2信号端Vdd2の信号を第1プルダウンノードPD1と第2プルダウンノードPD2にそれぞれ導入することで、オフ信号端Vssの信号をプルアップノードPUと出力端Output Nに導入する保持モジュールと、をさらに備える。
【００２４】
本実施の形態のシフトレジスタにおいては、各クロック信号に接続されたトランジスタの数が少ないため、その遅延とエネルギー消耗はいずれも低く、また、クロック信号は各ノードのレベルを直接制御するのではなく、第1信号端Vdd1、第2信号端Vdd2などの安定した信号によって各ノードのレベルを制御するため、クロック信号が遅延しても表示効果に対する影響は少なく、シフトレジスタの安定した動作を保証でき、表示効果を改善できる。
【００２５】
入力モジュールは、ゲートと第1極が前段のシフトレジスタの出力端Output（N-1）に接続され、かつ第2極が前記プルアップノードPUに接続される第1トランジスタT1を備えることが好ましい。
【００２６】
出力モジュールは、ゲートがプルアップノードPUに接続され、第1極が第1クロック信号端CLKに接続され、かつ第2極が出力端Output Nに接続される第3トランジスタT3と、第1極がプルアップノードPUに接続され、かつ第2極が出力端Output Nに接続される蓄積容量Cと、を備えることがより好ましい。
【００２７】
リセットモジュールは、
ゲートが次段のシフトレジスタの出力端Output（N+1）に接続され、第1極がプルアップノードPUに接続され、第2極がオフ信号端Vssに接続される第2トランジスタT2と、
ゲートが次段のシフトレジスタの出力端Output（N+1）に接続され、第1極が出力端Output Nに接続され、第2極がオフ信号端Vssに接続される第4トランジスタT4と、
ゲートが次段のシフトレジスタの出力端Output（N+1）に接続され、第1極が第1信号端Vdd1に接続され、第2極が第1プルダウンノードPD1に接続される第7トランジスタT7と、
ゲートが次段のシフトレジスタの出力端Output（N+1）に接続され、第1極が第2信号端Vdd2に接続され、第2極が第2プルダウンノードPD2に接続される第8トランジスタT8と、を備えることがより好ましい。
【００２８】
定圧モジュールは、
ゲートがプルアップノードPUに接続され、第1極が第1プルダウンノードPD1に接続され、第2極がオフ信号端Vssに接続される第9トランジスタT9と、
ゲートがプルアップノードPUに接続され、第1極が第2プルダウンノードPD2に接続され、第2極がオフ信号端Vssに接続される第10トランジスタT10と、を備えることがより好ましい。
【００２９】
保持モジュールは、
ゲートが第2クロック信号端CLKBに接続され、第1極が第1信号端Vdd1に接続され、第2極が第1プルダウンノードPD1に接続される第5トランジスタT5と、
ゲートが第2クロック信号端CLKBに接続され、第1極が第2信号端Vdd2に接続され、第2極が第2プルダウンノードPD2に接続される第6トランジスタT6と、
ゲートが第1プルダウンノードPD1に接続され、第1極がプルアップノードPUに接続され、第2極がオフ信号端Vssに接続される第11トランジスタT11と、
ゲートが第1プルダウンノードPD1に接続され、第1極が出力端Output Nに接続され、第2極がオフ信号端Vssに接続される第12トランジスタT12と、
ゲートが第2プルダウンノードPD2に接続され、第1極がプルアップノードPUに接続され、第2極がオフ信号端Vssに接続される第13トランジスタT13と、
ゲートが第2プルダウンノードPD2に接続され、その第1極が出力端Output Nに接続され、第2極がオフ信号端Vssに接続される第14トランジスタT14と、を備えることがより好ましい。
【００３０】
第9トランジスタT9の寄生抵抗が第5トランジスタT5の寄生抵抗よりも小さく、第10トランジスタT10の寄生抵抗が第6トランジスタT6の寄生抵抗よりも小さいことがより好ましい。
【００３１】
すべてのトランジスタがいずれもN型トランジスタである（例えば、全てN型薄膜トランジスタである）ことがより好ましい。
【００３２】
本実施の形態では、上述のシフトレジスタの駆動方法をさらに提供し、当該シフトレジスタの駆動方法には、
充電段階において、入力モジュールを介して、前段のシフトレジスタの出力端Output（N-1）の信号をプルアップノードPUに導入し、
出力段階において、出力モジュールを介して、第1クロック信号端CLKの信号を出力端Output Nに導入し、出力端Output Nにオン信号を出力させ、
リセット段階において、リセットモジュールを介して、オフ信号端Vssと、第1信号端Vdd1と、第2信号端Vdd2との信号を用いて、プルアップノードPU、出力端Output N、第1プルダウンノードPD1、第2プルダウンノードPD2をリセットし、
保持段階において、保持モジュールを介して、オフ信号端Vssの信号をプルアップノードPUと出力端Output Nに導入し、出力端Output Nにオフ信号を続けて出力させる、というステップを含む。
【００３３】
一つの例において、上記のすべてのトランジスタがいずれもN型トランジスタであるシフトレジスタであり、オフ信号端Vssは低レベルを維持し、第1信号端Vdd1と第2信号端Vdd2のうちの一方は高レベルであり、もう一方は低レベルである。
【００３４】
つまり、当該例において、オフ信号端Vssは必ず終始低レベル状態にあり（N型トランジスタは低レベルのときにはオフされるためである）、任意の時刻において、第1信号端Vdd1と第2信号端Vdd2は必然的に「一方が高く一方が低い」という状態である。具体的に、第1信号端Vdd1が終始高レベルであり、第2信号端Vdd2が終始低レベルであるという状況を例として本実施の形態について説明する。なお、その他の状況については後続部分にて説明する。
【００３５】
図3に示すとおり、このときシフトレジスタの駆動方法には具体的に、次のステップを含む。
【００３６】
S11、充電段階において、第1クロック信号端CLKを低レベルに設置し、第2クロック信号端CLKBを高レベルに設置し、前段のシフトレジスタの出力端Output（N-1）を高レベルに設置し、かつ次段のシフトレジスタの出力端Output（N+1）を低レベルに設置する。
【００３７】
本段階では、次段のシフトレジスタの出力端Output（N+1）が低レベルに設置されるため、第2トランジスタT2、第4トランジスタT4、第7トランジスタT7、第8トランジスタT8はいずれもオフであり、これにより前段のシフトレジスタの出力端Output（N-1）の高レベルが第1トランジスタT1をオンにし、プルアップノードPUは高レベルに変わり、さらには第3トランジスタT3、第9トランジスタT9、第10トランジスタT10をオンにし、蓄積容量Cの第1極（左側の極）が高レベルに設置される。これに対して、蓄積容量Cの第2極（右側の極）（出力端Output Nである）は、第1クロック信号端CLKの低レベルによって第3トランジスタT3を介して低レベルに設置され、これにより、シフトレジスタがオフ信号（低レベル）を出力し、蓄積容量C両端には一定のレベル差が生じる。
【００３８】
また、第2クロック信号端CLKBが高レベルであるため、第2信号端Vdd2の低レベルは第6トランジスタT6を介して、第2プルダウンノードPD2に導入され、オフ信号端Vssの低レベルも第10トランジスタT10を介して第2プルダウンノードPD2に導入されて、その低レベルが安定する。第1プルダウンノードPD1について、その一端は第5トランジスタT5を介して第1信号端Vdd1の高レベルに接続され、他端は第9トランジスタT9を介してオフ信号端Vssの低レベルに接続されるため、このときの第1プルダウンノードPD1のレベルは第9トランジスタT9と第5トランジスタT5との分圧によって決定される。第9トランジスタT9の寄生抵抗は第5トランジスタT5の寄生抵抗より小さいため、第9トランジスタT9の分圧は小さく、第1プルダウンノードPD1はオフ信号端Vssのレベルにより近く、低レベルと見なすことができる。第1クロック信号端CLKが低レベルであって、第2クロック信号端CLKBが高レベルであるとき、第2プルダウンノードPD2の状況はこれと類似し、つまり、第2プルダウンノードPD2のレベルは第10トランジスタT10と第6トランジスタT6との分圧によって決定されると理解すべきである。第10トランジスタT10の寄生抵抗は第6トランジスタT6の寄生抵抗より小さいため、当該状態における第2プルダウンノードPD2も低レベルであると考えられる。したがって、第11トランジスタT11、第12トランジスタT12、第13トランジスタT13、第14トランジスタT14はいずれもオフであり、プルアップノードPUに影響を与えることはなく、回路の安定を保証している。
【００３９】
S12、出力段階において、第1クロック信号端CLKを高レベルに設置し、第2クロック信号端CLKBを低レベルに設置し、前段のシフトレジスタの出力端Output（N-1）を低レベルに設置し、かつ次段のシフトレジスタの出力端Output（N+1）を低レベルに設置する。
【００４０】
本段階では、前段のシフトレジスタの出力端Output（N-1）が低レベルに変わることにより、第1トランジスタT1はオフされる。第2クロック信号端CLKBが低レベルに変わることによって、第5トランジスタT5、第6トランジスタT6はオフされ、第1信号端Vdd1と第2信号端Vdd2の信号が回路内に入ることはなく、第1プルダウンノードPD1と第2プルダウンノードPD2がオフ信号端Vssの低電圧を維持し、第11トランジスタT11、第12トランジスタT12、第13トランジスタ13、第14トランジスタT14もオフを維持することで、プルアップノードPUが浮遊し、高レベルを維持する。したがって、第3トランジスタT3はオンを維持し、第1クロック信号端CLKの高レベルが出力端Output Nに導入され、出力端Output Nにオン信号（高レベル）を出力させる。
【００４１】
また、蓄積容量Cのブートストラップ効果により、プルアップノードPUのレベルがさらに高まることで、第3トランジスタT3のオンをより確実に維持し、オン信号の出力を安定させている。
【００４２】
S13、リセット段階において、第1クロック信号端CLKを低レベルに設置し、第2クロック信号端CLKBを高レベルに設置し、前段のシフトレジスタの出力端Output（N-1）を低レベルに設置し、かつ次段のシフトレジスタの出力端Output（N+1）を高レベルに設置する。
【００４３】
本段階では、次段のシフトレジスタの出力端Output（N+1）は高レベルであり、第2トランジスタT2と、第4トランジスタT4と、第7トランジスタT7と、第8トランジスタT8とをオンにすることで、第2トランジスタT2がオフ信号端Vssの低レベルをプルアップノードPUに導入し、第4トランジスタT4がオフ信号端Vssの低レベルを出力端Output Nに導入して、シフトレジスタがオフ信号（低レベル）を安定して出力できるようにし、蓄積容量C両端のレベルをリセットする。
【００４４】
また、第1信号端Vdd1の高レベルは第7トランジスタT7を介して第1プルダウンノードPD1に導入され、第2信号端Vdd2の低レベルは第8トランジスタT8を介して第2プルダウンノードPD2に導入され、第11トランジスタT11と第12トランジスタT12がオンし、第2トランジスタT2と第4トランジスタT4がオフ信号端Vssの低レベルをプルアップノードPUと出力端Output Nに導入することを補助し、これにより、ノイズを低減するという役割を果たす。この2点のレベルを最も望ましく制御することで、安定した出力効果が得られる。さらに、このとき、第2クロック信号端CLKBは高レベルであり、第5トランジスタT5、第6トランジスタT6もオンされ、第7トランジスタT7と第8トランジスタT8の信号伝送を補助し、回路の安定性を高める。
【００４５】
本段階では、複数の異なるトランジスタを介してオフ信号端Vssの低レベルを蓄積容量C両端に導入することで、蓄積容量C両端の低レベルの安定性を好ましく保証しており、出力効果を改善している。
【００４６】
S14、保持段階において、前段のシフトレジスタの出力端Output（N-1）と次段のシフトレジスタの出力端Output（N+1）を低レベルに設置する。
【００４７】
本段階では、前段のシフトレジスタの出力端Output（N-1）と次段のシフトレジスタの出力端Output（N+1）はいずれも低レベルであるため、第1トランジスタT1と、第2トランジスタT2と、第4トランジスタT4と、第7トランジスタT7と、第8トランジスタT8とはいずれもオフであり、プルアップノードPUは低レベルを維持し、第9トランジスタT9と第10トランジスタT10もオフされる。
【００４８】
また、第2クロック信号端CLKBは高レベル、低レベル間で切り替えられる。第2クロック信号端CLKBが高レベルのとき、第5トランジスタT5はオンであり、第1信号端Vdd1の高レベルを第1プルダウンノードPD1に導入し、第11トランジスタT11と第12トランジスタT12とをオンにし、オフ信号端Vssの低レベルを蓄積容量C両端に導入し、シフトレジスタにオフ信号（低レベル）を出力させる。第2クロック信号端CLKBが低レベルのとき、第5トランジスタT5はオフであり、第1プルダウンノードPD1は浮遊する。回路における各素子の寄生容量の作用により、また第2クロック信号端CLKBの信号切り替えが速いため、第2クロック信号端CLKBが低レベルの短時間のうち、第1プルダウンノードPD1は引き続き第11トランジスタT11と第12トランジスタT12をオンさせる高レベルを維持することができ、さらには、シフトレジスタにオフ信号（低レベル）を続けて出力させる。
【００４９】
本段階では、第11トランジスタT11と第12トランジスタT12とを介して、低レベル信号を蓄積容量C両端に導入することで、ノイズを低減するという作用を果たし、出力を最大限に安定させる。
【００５０】
以上のシフトレジスタの駆動方法には、第1信号端Vdd1と第2信号端Vdd2とのレベルを切り替えるステップをさらに含むことが好ましく、つまり、第1信号端Vdd1と第2信号端Vdd2のうちの、本来高レベルであるものを低レベルに、本来低レベルであるものを高レベルにする。
【００５１】
上記の説明から分かるように、第1信号端Vdd1が高レベルであって、第2信号端Vdd2が低レベルである場合、第1プルダウンノードPD1だけが高レベルである可能性があり、第2プルダウンノードPD2は終始低レベルを維持する。言い換えれば、第1信号端Vdd1に対応する第11トランジスタT11と第12トランジスタT12だけがオン状態にあり、第2信号端Vdd2（第2プルダウンノードPD2）に対応する第13トランジスタT13と第14トランジスタT14は終始オフであり、実際は、動作しない「待機」状態にある。
【００５２】
図3から見て取れるように、第1信号端Vdd1と第2信号端Vdd2が対応する構造は、実際には全く等価のものであるがゆえ、第2信号端Vdd2は高レベルであって、第1信号端Vdd1は低レベルである場合、全く同じ方法によって本発明を実現することができ、その中の第1プルダウンノードPD1の状態が第2プルダウンノードPD2の状態と互いに入れ替わり、第11トランジスタT11、第12トランジスタT12の状態が第13トランジスタT13、第14トランジスタT14の状態と互いに入れ替わるだけである。
【００５３】
したがって、第1信号端Vdd1と第2信号端Vdd2に対応するトランジスタを交互に使用して、その寿命を延ばすために、一定時間おきに第1信号端Vdd1と第2信号端vdd2の状態を切り替えられるのが好ましい。
【００５４】
当然ながら、上記切り替えは任意の時刻で行えばよいが、回路の安定性を保つことと切り替えの難度を低くするためには、比較的長い時間おきに一度切り替えることが好ましい。例えば、数フレームから数百フレーム画面の時間おきに一度切り替え、具体的な時間間隔は0.1秒から10秒の間である。
【００５５】
[第2の実施の形態]
図4、図5に示すのは、本実施の形態にて提供するシフトレジスタである。
【００５６】
具体的に、当該シフトレジスタは、第1の実施の形態におけるシフトレジスタと類似の構造を備え、相違点はその中のすべてのトランジスタがP型トランジスタであるという点である。
【００５７】
本実施の形態では、上記シフトレジスタの駆動方法を提供し、当該駆動方法は、
S21、充電段階において、第1クロック信号端CLKを高レベルに設置し、第2クロック信号端CLKBを低レベルに設置し、前段のシフトレジスタの出力端Output（N-1）を低レベルに設置し、かつ次段のシフトレジスタの出力端Output（N+1）を高レベルに設置する、
S22、出力段階において、第1クロック信号端CLKを低レベルに設置し、第2クロック信号端CLKBを高レベルに設置し、前段のシフトレジスタの出力端Output（N-1）を高レベルに設置し、かつ次段のシフトレジスタの出力端Output（N+1）を高レベルに設置する、
S23、リセット段階において、第1クロック信号端CLKを高レベルに設置し、第2クロック信号端CLKBを低レベルに設置し、前段のシフトレジスタの出力端Output（N-1）を高レベルに設置し、かつ次段のシフトレジスタの出力端Output（N+1）を低レベルに設置する、
S24、保持段階において、前段のシフトレジスタの出力端Output（N-1）と次段のシフトレジスタの出力端Output（N+1）をともに高レベルに設置することを含む。
【００５８】
上記のステップにおいて、オフ信号端Vssは高レベルを維持し、第1信号端Vdd1と第2信号端Vdd2のうちの一方は高レベルであり、もう一方は低レベルである。
【００５９】
つまり、P型トランジスタとN型トランジスタのオン信号とオフ信号の状態がまさに逆になっているがゆえ、P型トランジスタを用いたシフトレジスタにおいては、すべてのポートが提供する信号はみな、N型トランジスタを用いたシフトレジスタにおける状況と逆であり、これによって、シフトレジスタの動作状態が変わらないようにすることができる。したがって、その詳細な過程についてはここでは改めて説明しない。
【００６０】
[第3の実施の形態]
図6に示すのは、本実施の形態にて提供するゲート駆動回路であって、当該ゲート駆動回路は複数のカスケード接続の上記シフトレジスタを含む。
【００６１】
つまり、複数の上記シフトレジスタのカスケード接続によって、ゲートを駆動するためのゲート駆動回路を形成できる。
【００６２】
具体的には、各シフトレジスタの出力端に一本のゲート線が接続されることで、当該ゲート線に駆動信号を提供する。また、各シフトレジスタの出力端にはその前段と次段のシフトレジスタが接続され、それらの入力の一部をなす。当然ながら、回路全体における最初と最後のシフトレジスタについては、前段もしくは次段のシフトレジスタがないため、これらの対応の入力端は単独の信号端に接続できる。
【００６３】
一方、複数のシフトレジスタの第1信号端、第2信号端、第1クロック信号端、第2クロック信号端は、リードを介して同一のポートに接続されることで、一つのポートを用いて複数のシフトレジスタに信号を提供することができる。そのうち、各シフトレジスタの出力段階（即ち、オン信号を出力するとき）が、その次段のシフトレジスタの充電段階（即ち、前段のシフトレジスタがオン信号を出力するとき）となり、そのとき、二つのシフトレジスタの第1クロック信号端と第2クロック信号端の信号に対する要求は必然的に逆のものとなる。よって、隣り合うシフトレジスタの同一のクロック信号端は異なるポートにそれぞれ接続することができる。シフトレジスタの具体的なカスケード接続方法は既知のものであるため、ここでは改めて説明しない。
【００６４】
[第4の実施の形態]
本実施の形態では、上記ゲート駆動回路を備えたアレイ基板を含む表示装置を提供する。
【００６５】
具体的に当該表示装置は、液晶表示パネル、電子ペーパー、OLEDパネル、携帯電話、タブレットPC、テレビ、モニタ、ノートパソコン、デジタルフォトフレーム、ナビゲータなどの、表示機能を備える如何なる製品もしくは部品であってよい。
【００６６】
以上の実施の形態は、本発明の原理を説明するために用いた例示的な実施の形態であって、本発明はこれに限られない。本分野の一般的な技術者は、本発明の精神と実質的な状況を逸脱しなければ、各種変形と改善をなすことができ、これらの変形と改善も本発明の請求範囲であると見なされる。
【符号の説明】
【００６７】
T1  第1トランジスタ
T2  第2トランジスタ
T3  第3トランジスタ
T4  第4トランジスタ
T5  第5トランジスタ
T6  第6トランジスタ
T7  第7トランジスタ
T8  第8トランジスタ
T9  第9トランジスタ
T10  第10トランジスタ
T11  第11トランジスタ
T12  第12トランジスタ
T13  第13トランジスタ
T14  第14トランジスタ
M  トランジスタ
C  蓄積容量
Output（N-1）  前段のシフトレジスタの出力端
Output（N+1）  次段のシフトレジスタの出力端
Output N  出力端
Vdd1  第1信号端
Vdd2  第2信号端
Vss  オフ信号端
CLK  第1クロック信号端
CLKB  第2クロック信号端
PU  プルアップノード
PD1  第1プルダウンノード
PD2  第2プルダウンノード
【図１】
2018534715.tif 000003
【図２】
2018534715.tif 000004
【図３】
2018534715.tif 000005
【図４】
2018534715.tif 000006
【図５】
2018534715.tif 000007
【図６】
2018534715.tif 000008
【国際調査報告】
2018534715.tif 000009
2018534715.tif 000010
2018534715.tif 000011
2018534715.tif 000012
2018534715.tif 000013