(57)【要約】システムオンチップ（ＳｏＣ）内に含まれる双方向フロントエンド回路に関する装置および方法が開示される。双方向フロントエンド回路は信号を受信し送信するための差動双方向端子を含む。第１のモードで動作するとき、双方向フロントエンド回路は差動双方向端子を介してコネクタと第１のコントローラとの間に第１の通信経路を提供するように構成される。および第２のモードで動作するとき双方向フロントエンド回路は差動双方向端子を介してコネクタと第２のコントローラとの間に第２の通信パスを提供するように再構成される。【選択図】図１Ｂ
2018519568.tif 000002
【特許請求の範囲】
【請求項１】
第１のモードで信号を受信し、第２のモードで信号を送信するように選択的に構成可能な差動双方向端子と、
前記差動双方向端子を介して前記第１のモードで信号を受信するときおよび前記第２のモードで信号を送信するためにグラウンド経路を提供するように構成されたインピーダンスマッチング回路と、
を含む双方向レーンフロントエンド回路を含むシステムオンチップ（ＳｏＣ）を備える回路。
【請求項２】
第１のプロトコルに対応する前記第１のモードで動作するとき前記双方向レーンフロントエンド回路は前記差動双方向端子を介して外部コネクタと第１のコントローラとの間に第１の通信経路を提供するように構成される、請求項１の回路。
【請求項３】
第２のプロトコルに対応する前記第２のモードで動作するとき、前記双方向レーンフロントエンド回路は前記差動双方向端子を介して前記外部コネクタと第２のコントローラとの間に第２の通信経路を提供するように再構成される、請求項２の回路。
【請求項４】
前記第１のプロトコルはユニバーサルシリアルバス（ＵＳＢ）３．１プトコルであり、前記第２のプロトコルはディスプレイポート（ＤＰ）プロトコルであり、前記第１のコントローラはＵＳＢコントローラであり、前記第２のコントローラはビデオコントローラであり、前記外部コネクタは外部デバイスと通信するための、前記ＳｏＣ外部のＵＳＢタイプＣコネクタである、請求項３の回路。
【請求項５】
前記ＵＳＢ３．１プロトコルで動作するとき、前記双方向レーンフロントエンド回路は前記差動双方向端子を介して前記ＵＳＢタイプＣコネクタに結合された前記外部デバイスから信号を受信し前記受信された信号を前記ＵＳＢコントローラに提供するように動作可能であり、ここにおいて、前記ＤＰプロトコルで動作するとき、前記双方向レーンフロントエンド回路は前記差動双方向端子を介して前記ＵＳＢタイプＣコネクタに結合された外部デバイスに前記ビデオコントローラから信号を送信するように動作可能である、請求項４の回路。
【請求項６】
前記双方向レーンフロントエンド回路は第１のトランジスタと第２のトランジスタを有する送信回路を含み、ここにおいて、前記第１のトランジスタのドレインは前記差動双方向端子に結合され、ここにおいて、前記第２のトランジスタのドレインは前記差動双方向端子に結合され、ここにおいて、前記第１のトランジスタのゲートと前記第２のトランジスタのゲートは共通端子に結合される、請求項１の回路。
【請求項７】
前記第１のトランジスタはｐチャネルメタルオキサイドセミコンダクタ（ＰＭＯＳ）トランジスタであり、前記第２のトランジスタはｎチャネルメタルオキサイドセミコンダクタ（ＮＭＯＳ）トランジスタである、請求項６の回路。
【請求項８】
システムオンチップ（ＳｏＣ）内にユニバーサルシリアルバススーパースピード物理層（ＵＳＢ  ＳＳ  ＰＨＹ）を提供することと、ここで前記ＵＳＢ  ＳＳ  ＰＨＹは信号を受信および送信する差動双方向端子を含む、
ＵＳＢモードで動作するとき前記差動双方向端子を介してＵＳＢタイプＣコネクタとＵＳＢコントローラとの間に第１の通信経路を提供するように前記ＵＳＢ  ＳＳ  ＰＨＹを構成することと、
ディスプレイポートモードで動作するとき前記差動双方向端子を介して前記ＵＳＢタイプＣコネクタとビデオコントローラとの間に第２の通信経路を提供するように前記ＵＳＢ  ＳＳ  ＰＨＹを再構成することと、
を備える方法。
【請求項９】
前記第１の通信経路は信号を受信するために専用に利用され、前記第２の通信経路は信号を送信するために専用に利用される、請求項８の方法。
【請求項１０】
前記第１の通信経路を提供するために前記ＵＳＢ  ＳＳ  ＰＨＹを構成することは、前記差動双方向端子に前記ＵＳＢコントローラを電気的に結合するように双方向レーンフロントエンド回路を構成することを含む、請求項８の方法。
【請求項１１】
前記第２の通信経路を提供するために前記ＵＳＢ  ＳＳ  ＰＨＹを再構成することは、前記差動双方向端子に前記ビデオコントローラを電気的に結合するように前記双方向レーンフロントエンド回路を構成することを含む請求項８の方法。
【請求項１２】
ＵＳＢモードで動作するとき、ＵＳＢ３．１プロトコルが利用され、ディスプレイポートモードで動作するときディスプレイポート（ＤＰ）プロトコルが利用される、請求項１１の方法。
【請求項１３】
ＵＳＢ３．１プロトコルを利用するとき、前記双方向レーンフロントエンド回路は、前記ＵＳＢタイプＣコネクタに結合された外部デバイスからの信号を前記差動双方向端子を介して受信し、前記受信された信号の表示を前記ＵＳＢコントローラに提供するように動作可能であり、
ここにおいて、前記ＤＰプロトコルを利用するとき、前記双方向レーンフロントエンド回路は前記ビデオコントローラから信号を受信し、前記ＵＳＢタイプＣコネクタに結合された前記外部デバイスに前記受信された信号の表示を、前記差動双方向端子を介して送信するように動作可能である、請求項１２の方法。
【請求項１４】
システムオンチップ（ＳｏＣ）内に第１および第２の物理層（ＰＨＹ）を提供することと、ここにおいて前記第１のＰＨＹは第１および第２のラインを含み、前記第２のＰＨＹは第３および第４のラインを含む、
第１のモードで動作することと、ここにおいて、前記第１のモードで動作することは、信号を送信するために前記第２のＰＨＹの前記第３のラインと前記第１のＰＨＹの前記第１のラインを構成することと、信号を受信するために前記第２のＰＨＹの前記第４のラインと前記第１のＰＨＹの前記第２のラインを構成することを含み、
第２のモードで動作することと、ここにおいて、前記第２のモードで動作することは、信号を受信するために前記第２のＰＨＹの前記第３のラインと前記第１のＰＨＹの前記第１のラインを再構成するか、または、信号を送信するために前記第２のＰＨＹの前記第４のラインと前記第１のＰＨＹの前記第２のラインを再構成することを含む、
を備える方法。
【請求項１５】
前記第２のモードで動作することは、前記第１、第２、第３および第４のラインがすべて信号を送信するために構成されるように、信号を送信するために前記第１のＰＨＹの前記第２のラインを再構成することと、信号を送信するために前記第２のＰＨＹの前記第４のラインを再構成することと、信号を送信するために前記第１のＰＨＹの前記第２のラインを再構成することとを含む、請求項１４の方法。
【請求項１６】
前記第２のモードで動作することは、前記第１、第２、第３および第４のラインがすべて信号を受信するために構成されるように、信号を受信するために前記第２のＰＨＹの前記第３のラインを再構成することと、信号を受信するために前記第１のＰＨＹの前記第１のラインを再構成することを含む、請求項１４の方法。
【請求項１７】
信号を送信するために前記第１のＰＨＹの前記第２のラインを再構成することは、前記第１のＰＨＹの前記第２のラインに結合された第２の差動双方向端子にビデオコントローラを電気的に結合するために第２の双方向レーンフロントエンド回路を利用することを含み、
ここにおいて、信号を送信するために前記第２のＰＨＹの前記第４のラインを再構成することは前記第２のＰＨＹの前記第４のラインに結合された第４の差動双方向端子に前記ビデオコントローラを電気的に結合するために第４の双方向レーンフロントエンド回路を利用することを含む、請求項１５の方法。
【請求項１８】
信号を受信するために前記第１のＰＨＹの前記第１のラインを再構成することは、前記第１のＰＨＹの前記第１のラインに結合された第１の差動双方向端子にビデオコントローラを電気的に結合するために第１の双方向レーンフロントエンド回路を利用することを含み、
ここにおいて、信号を受信するために前記第２のＰＨＹの前記第３のラインを再構成することは前記第２のＰＨＹの前記第３のラインに結合された第３の差動双方向端子に前記ビデオコントローラを電気的に結合するために第３の双方向レーンフロントエンド回路を利用することを含む、請求項１６の方法。
【請求項１９】
前記第１のモードはＵＳＢモードであり、前記第２のモードはディスプレイポートモードである、請求項１４の方法。
【請求項２０】
前記第１のモードで動作するとき、信号を送信するために前記第１のラインと前記第３のラインを構成することは、前記第３のラインと前記第１のラインにＵＳＢコントローラを電気的に結合するためにそれぞれ、第１および第３の双方向レーンフロントエンド回路を利用することを含み、
ここにおいて、前記第１のモードで動作するとき、信号を受信するために前記第２のラインと前記第４のラインを構成することは前記第４のラインと前記第２のラインに前記ＵＳＢコントローラを電気的に結合するためにそれぞれ第２および第４の双方向レーンフロントエンド回路を利用することを含む、請求項１９の方法。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
[0001]本願は２０１５年９月１７日に出願された米国非仮出願第１４／８５６，９７８号の優先権を主張するとともに２０１５年５月１３日に出願された米国仮出願第６２／１６１，０８０号の利益を主張する。両出願は、あたかも下記に完全に記載されるが如くおよびすべての適用可能な目的のためにその全体を参照することによりここに組み込まれる。
【技術分野】
【０００２】
[0002]この出願はコンピューティングデバイスコネクタに関し、特に、信号を送受信するのに適した再構成可能な双方向フロント−エンドインタフェースに関する。
【背景技術】
【０００３】
[0003]コンピューティングデバイスは接続、通信およびパワーサプライをデバイスに供給することができる１つまたは複数のコネクタを備えることができる。そのようなコンピューティングデバイスは信号を転送および／または受信することを含む、種々の通信に関するコネクタを使用することができる。そのようなコンピューティングデバイスの例は、とりわけ、パーソナルコンピュータ、タブレットコンピュータ、およびスマートフォンを含むことができる。
【０００４】
[0004]コネクタは例えば、とりわけ、データのためのユニバーサルシリアスバス（ＵＳＢ）、ビデオのためのディスプレイポート、ＰＣＩｅ、およびオーディオインタフェースを含む異なる規格に準拠するさまざまなタイプの信号を受信および送信することができる。
【図面の簡単な説明】
【０００５】
[0005]本明細書の一部を形成する、添付図面は、発明の実施形態および本明細書とともに例示し、実施形態の原理を説明するためにさらに役立つ。図面において、同様の参照番号は、同一の、または機能的に同様の要素を示し得る。要素がまず現れる図面は、対応する参照番号の中の最も左の数字によって一般的に示される。
【図１Ａ】[0006]図１Ａは、様々な実施形態に従う例示システムを図示するブロック図である。
【図１Ｂ】[0007]図１Ｂは、さまざまな実施形態に従う例示システムを図示するブロック図である。
【図２】[0008]図２は様々な実施形態に従う図１Ａおよび１Ｂのシステムに使用されることができる例示双方向レーンフロント−エンド回路である。
【図３】[0009]図３は様々な実施形態に従う、コネクタの物理層において異なる動作モードを提供する方法を図示する簡単化されたフローチャートである。
【発明の詳細な説明】
【０００６】
[0010]以下の開示はこの出願の異なる特徴をインプリメントするための多くの異なる実施形態または例を提供する。本開示を簡単化するためにコンポーネントとアレンジメントの特定の例が以下に記載される。これらは、もちろん、単なる例であり限定することを意図していない。さらに、本開示は様々な例において参照符号および／または文字を反復することができる。この反復は簡単化および明瞭さのためでありそれ自体説明されるさまざまな実施形態および／または構成間の関係を決定しない。
【０００７】
[0011]本願の１つまたは複数の実施形態から利益を得ることができるデバイスの例はコネクタのような入出力デバイスである。以下の開示は本願のさまざまな実施形態を図示するためにＵＳＢ３．１タイプＣコネクタを用いて引き続き述べるであろう。しかしながら、本願は特にクレームされる場合を除き特定のタイプの入力／出力コネクタに限定されないことが理解される。
【０００８】
[0012]ここに開示されるのは、信号を送受信するのに適した再構成可能な双方向フロント−エンドインタフェースに関する装置および方法の実施形態である。１つの例示システム実施形態は出力がＵＳＢタイプＣコネクタに結合されたシステムオンチップ（ＳｏＣ）としてパッケージされた再構成可能なＵＳＢスーパースピード(SuperSpeed)物理装置（ＵＳＢ−ＳＳＰＨＹ）に結合されたビデオコントローラとＵＳＢコントローラを含む。一実施形態において、ＵＳＢ−ＳＳ  ＰＨＹはディスプレイポート代替モードレーン(Display Port Alternative Mode lanes)として動的に再構成可能なように動作可能なダブルレーンＵＳＢ−ＳＳ  ＰＨＹ（４つの異なるラインのペアを合計する）を含む。ＵＳＢ３．１信号に関して構成されるとき、ＵＳＢコントローラは送信用にダブルレーンＵＳＢ−ＳＳ  ＰＨＹの２つの異なるラインを利用し受信用に２つの異なるラインを利用する。ディスプレイポートモードにおいてビデオ信号を送信するために物理層を再構成することはビデオコントローラが送信用に４つまでの異なるラインを利用可能にし、受信用に４つまでの異なるラインを利用可能にする。このためそして注目すべきは、２つの単方向ラインが信号の受信専用であり、２つの単方向ラインが信号の送信専用であるＵＳＢ３．１に比べて、ダブルレーンＵＳＢ−ＳＳ  ＰＨＹの４つのラインが双方向であり信号を送信および受信の両方に動作可能であることである。
【０００９】
[0013]注目すべきは他のモードが同時に動作可能であり得ることである。例えば、ＵＳＢ２モードはディスプレイポートモードの期間に動作可能であり得、ダブルレーンＵＳＢ−ＳＳ  ＰＨＹが異なるタイプの信号を送信／受信することが可能である。また、注目すべきはダブルレーンＵＳＢ−ＳＳ  ＰＨＹは例えば各モードの異なる周波数をサポートするために１つまたは複数の位相ロックループ（ＰＬＬｓ）を用いることにより実質的に同時にＵＳＢ３．１モードとディスプレイポートモードの両方をサポートするように構成可能であり得る。このため、実施形態のスコープはいかなる特定の数の双方向ラインおよび／またはモードに限定されず、およびいかなる適切な数の双方向ラインおよび／またはモードがさまざまな実施形態において同時にまたは異なる時間に動作可能であり得る。
【００１０】
[0014]一実施形態において、ダブルレーンＵＳＢ−ＳＳ  ＰＨＹの動的再構成を達成するために、データラインの送信／受信端子はＵＳＢコントローラからのＵＳＢ３．１信号におよびビデオコントローラからのディスプレイポート信号に結合される。これらの送信／受信端子はまた信号を送信または受信するときデータライン間の特性インピーダンスをマッチングするための共有終端回路(shared terminating circuit)に結合される。ここにさらに詳細に記載されるさまざまな実施形態は、端子の再構成を可能にするためにデータラインの送信／受信に共有終端回路を結合(couple)／非結合(decouple)するためのトランジスタと、ディスプレイポート信号経路を結合／非結合するためのトランジスタを用いることを提供する。
【００１１】
[0015]図１Ａは本開示の様々な実施形態に従う、例示システム１０を示すブロック図である。図１Ａにおいて、システム１０はデバイス２０、４０を含み、それらは互いに通信するように構成されている。ＵＳＢタイプＣコネクタ２２、４２と結合するために両端上にプラグ(plugs)６２、６４を有するケーブル６０はデバイス２０、４０の通信経路を提供する。デバイス２０はＵＳＢタイプＣコネクタ２２からおよびＵＳＢタイプＣコネクタ２２へ信号を受信および送信するために一緒に結合されおよび構成された、ＵＳＢスーパースピード物理層（ＰＨＹ）２６、ＵＳＢコントローラ２８、ビデオコントローラ３０、および１つまたは複数の他のモジュール３２を含むＳＯＣ２４を含む。デバイス４０はＵＳＢタイプＣコネクタ４２へおよびＵＳＢタイプコネクタ４２から信号を受信および送信するために一緒に結合され構成された、ＰＨＹ４６、ＵＳＢコントローラ４８、ビデオコントローラ５０、および１つまたは複数の他のモジュール５２を含むＳＯＣ４４を含む。デバイス２０と４０はとりわけパーソナルコンピュータ、タブレットコンピュータ、スマートフォン、スマートテレビジョンおよびゲームコンソールを含むことができる。図１Ｂは本開示の様々な実施形態に従う、図１Ａのデバイス２０、４０のいずれか１つに対応する例示システム１００を図示するブロック図である。この実施形態において、システム１００は異なるタイプの信号を送信および受信することを可能にする。この実施形態において、異なるタイプの信号はＵＳＢ３．１信号およびディプレイポート信号である。図１ＢのシステムはＵＳＢ３．１およびディスプレイポート信号を送信／受信するＵＳＢ３．１／データポートタイプＣコネクタを例として提供するけれども、様々な原理を図示するためにこの開示はＵＳＢ３．１／データポートタイプＣコネクタまたはＵＳＢ３．１およびディスプレイポート信号に限定されないことが理解される。
【００１２】
[0016]ＵＳＢ３．１モードおよびディスプレイモードで動作するときシステム１００は物理層において動的再構成を可能にする。システム１００はＵＳＢタイプＣコネクタ１０４に結合されたＳＯＣ１０２を含む。システム１００はＳＯＣ１０２およびＵＳＢタイプＣコネクタ１０４の両方を含む単一ボート上にインプリメントされることができる。ＳＯＣ１０２はＵＳＢコントローラ１０６、ビデオコントローラ１０８および再構成可能な第１の１１０および第２の１１２ＵＳＢスーパースピードレーン物理層（ＵＳＢ  ＳＳ１  ＰＨＹおよびＵＳＢ  ＳＳ２  ＰＨＹ）を含む。集合的にエレメント１１０および１１２はまたここでは、ダブルレーン再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１０および１１２と呼ばれることができる。ダブルレーン再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１０および１１２の使用はオプションであり、他の実施形態では、単一の再構成可能なＵＳＢ−ＳＳ  ＰＨＹのみが利用され、その出力はＵＳＢタイプＣコネクタ１０４に到達する前にＳＯＣ１０２外部で(off the SOC102)冗長信号に多重化される。
【００１３】
[0017]ＵＳＢスーパースピードフィジカルコーディングサブレイヤ（USB SS PCS）１１４はＵＳＢコントローラ１０６と結合されるとともに接続１１８および１２０によりダブルレーン再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１０および１１２とＵＳＢコントローラ１０６との間に結合される。ＵＳＢ  ＳＳ  ＰＣＳ１１４は、データのビットとして並列に接続１１８を介して送信されることができるＵＳＢコントローラ１０６信号を受信するためのデジタルコントロールロジックを含む。ＵＳＢ  ＳＳ  ＰＣＳ１１４はＵＳＢコントローラ１０６からの信号をデコードするように動作可能であり、ダブルレーン再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１０および１１２のアナログ回路により利用するための適切なアナログ信号にそれらを変換する。
【００１４】
[0018]同様に、ディスプレイポートパワーコントロールステート（ＤＰＰＣＳ）１１６はビデオコントローラ１０８に結合されるとともに接続１２２および１２０によりダブルレーン再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１０とビデオコントローラ１０８との間に結合される。ＤＰ  ＰＣＳ１１６はデータのビットとして並列に接続１２２を介して送信されることができるビデオコントローラ１０８信号を受信するためのデジタルコントロールロジックを含む。ＤＰ  ＰＣＳ１１６は信号をデコードしダブルレーン再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１０および１１２のアナログ回路により利用するための適切なアナログ信号にそれらを変換する。この実施形態において、接続１２０はＵＳＢ  ＳＳ  ＰＣＳ１４およびＤＰ  ＰＣＳ１１６から受信されたアナログ信号に関して物理層で多重化機能を提供し、多重化は低レート並列信号（シリアル信号上の高速多重化に比べて）に実行されるので、それによりデバイスコストを削減し、性能を改善する。ＳＯＣ１０２はまた他のモジュール、例えば、１つまたは複数のプロセッシングコア、モデム、他の回路、およびロジックを含むことができる。実施形態の範囲は特にクレームされない限り、ＳｏＣｓ回路に限定されない。
【００１５】
[0019]一実施形態において、第１および第２の再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１０、１１２は、Line 1 TX1/RX3 P/N, Line 2 TX3/RX1 P/N, Line 3 TX2/RX4 P/N、およびLine 4 TX4/RX2 P/Nを含む４つの異なるデータラインに結合される。とりわけ、データライン１乃至４は再構成可能で双方向であり、異なる信号を受信と送信の両方に利用されることができる。差分符号化(differential encoding)の場合差分信号(differential signals)が使用され、この場合異極性の(of opposite polarity)同じ電気信号が１対のデータライン上に送信される。受信回路は最終値を決定するために２つの信号間の差分を求める(evaluate)。
【００１６】
[0020]ダブルレーン再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１０および１１２をＵＳＢタイプＣコネクタ１０４に結合するための４対のデータラインはツイストペア、プリント基板および／またはチップ上のトレース(traces)、同軸ケーブル内のコンダクタ、リボンケーブル、または任意の他の適切なケーブル、または設計要件に基づく任意の他の適切な手段であり得る。
【００１７】
[0021]異なる標準に準拠した異なるタイプの信号はダブルレーン再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１０および１１２からＵＳＢタイプＣコネクタ１０４へ同時にまたは異なる時間に送信されることができる。例えば、送信された信号は、例えば、ＵＳＢ３．１、ディスプレイポート、高精細度マルチメディアインタフェース（ＨＤＭＩ(登録商標)）および他の標準に準拠することができる。また、電源／グラウンド電圧を含む他の信号はＵＳＢタイプＣコネクタ１０４の他のラインを介して提供されることができる。一実施形態において、ＵＳＢタイプＣコネクタ１０４に接続されたデバイスのタイプに依存して、１つまたは複数の標準に対応するどのモードで動作すべきかを示すためにＭＯＤＥ信号はＵＳＢタイプＣコネクタ１０４からＵＳＢ−ＳＳ  ＰＨＹ１１０および１１２へ返送されることができおよび／またはＳｏＣ１０２上のコントローラへ送信されることができる。以下の開示は、このアプリケーションの種々の実施形態を示すためにＵＳＢ３．１モードおよびディスプレイポートモードで引き続き述べるであろう。しかしながら、アプリケーションは特にクレームされる場合を除いて特定のタイプのモードに限定されない。
【００１８】
[0022]ＭＯＤＥ信号がＵＳＢ３．１モードを示すとき、ダブルレーンＵＳＢ−ＳＳ１１０および１１２の４つの差動ラインペア(differential pair lines)はＵＳＢ３．１モードで動作するように設定される。このモードで、Ｌｉｎｅ１は送信ライン（ＴＸ１  Ｐ／Ｎ）として動作し、Ｌｉｎｅ２は受信ライン（ＲＸ１  Ｐ／Ｎ）として動作し、Ｌｉｎｅ３は送信ライン（ＴＸ２  Ｐ／Ｎ）として動作し、Ｌｉｎｅ４は受信ライン（ＲＸ２  Ｐ／Ｎ）として動作する。このため、ＵＳＢ３．１モードにおいて、ダブルレーンＵＳＢ−ＳＳ  ＰＨＹ１１０および１１２の２つのラインはビデオ信号をＵＳＢコントローラ１０６からＵＳＢタイプＣコネクタ１０４へ送信するように動作可能であり、２つのラインは信号を受信するように動作可能である。しかしながら、ＵＳＢタイプＣコネクタ１０４はいずれかの方向（すなわちプラグは１８０度回転可能であり）でプラグを受け入れ可能であるので、４つのラインはすべてアクティブになり得るけれども２つのみがこの例では利用されるであろう。このため、プラグ方向に基づいてダブルレーンＵＳＢ−ＳＳ１１０および１１２の１つのみが信号を送信および受信するように動作可能であり、他方はアイドル状態である。例えば、プラグ方向に基づいて第１の再構成可能なＵＳＢ−ＳＳ１１２はアイドル状態になり得、ＵＳＢ−ＳＳ１１０は信号を送信するために使用されるＬｉｎｅ１と信号を受信するために使用されるＬｉｎｅ２で動作可能である。代替的に、プラグ方向に基づいて第１の再構成可能なＵＳＢ−ＳＳ１１０はアイドル状態であり得、ＵＳＢ−ＳＳ１１２はデータを送信するために使用されるＬｉｎｅ３と信号を受信するために使用されるＬｉｎｅ４で動作可能である。ダブルレーンＵＳＢ−ＳＳ１１０と１１２はラインが切り替えられた(that has lines switched)不適切に製造されたケーブルに適合する(accommodate)するように再構成可能に動作されることができる。例えば、ケーブルのLine1がＬｉｎｅ２と切り替えられると、Line1はＴＸ３／ＲＸ１  Ｐ／Ｎとして動作し、Ｌｉｎｅ２はＴＸ１／ＲＸ３  Ｐ／Ｎとして動作する。
【００１９】
[0023]ＭＯＤＥ信号がディスプレイポートモードを示すとき、ダブルレーンＵＳＢ−ＳＳ１１０および１１２の４つのラインはディスプレイポートモードで動作するように設定される。
一実施形態において、ディスプレイポートモードにおいて、Ｌｉｎｅ１が送信ライン（ＴＸ１  Ｐ／Ｎ）として動作し、Ｌｉｎｅ２が再構成されて送信ライン（ＴＸ３  Ｐ／Ｎ）として動作し、Ｌｉｎｅ３が送信ライン（ＴＸ２  Ｐ／Ｎ）として動作し、Ｌｉｎｅ４が再構成されて送信ライン（ＴＸ４  Ｐ／Ｎ）として動作するようにビデオ信号を送信するためのラインが設定される。このため、ディスプレイポートモードでは、ダブルレーンＵＳＢ−ＳＳ  ＰＨＹ１１０および１１２のラインのすべてがビデオコントローラ１０８からＵＳＢタイプＣコネクタ１０４へビデオ信号を送信するようにアクティブであり得る。ＵＳＢタイプＣコネクタ１０４とプラグ方向は正しく整合され、ビデオコントローラ１０８から４つまでの信号（ラインごとに１つの信号）が送信可能である。このため、一実施形態において、ディスプレイポートモードの期間、ダブルレーンＵＳＢ−ＳＳ１１０および１１２の４つのラインはアクティブであり得、各ラインは１つの信号をビデオコントローラ１０８から送信する。
【００２０】
[0024]代替実施形態において、ディスプレイポートモードのとき、ラインは、ビデオコントローラ１０８がＵＳＢタイプＣコネクタ１０４に接続された外部デバイスから信号を受信することを可能にする受信ラインとして動作する。そのような実施形態において、Ｌｉｎｅ１は再構成され受信ライン（ＲＸ３  Ｐ／Ｎ）として動作し、Ｌｉｎｅ２は受信ライン（ＲＸ１  Ｐ／Ｎ）として動作し、Ｌｉｎｅ３は再構成され受信ライン（ＲＸ４  Ｐ／Ｎ）として動作し、Ｌｉｎｅ４は受信ライン（ＲＸ２  Ｐ／Ｎ）として動作する。このため、ディスプレイポートモードにおいてダブルレーンＵＳＢ−ＳＳ  ＰＨＹ１１０および１１２のラインのすべてがプラグを介してＵＳＢタイプＣコネクタ１０４に結合されたデバイスからビデオ信号を受信するためにアクティブであり得る。ＵＳＢタイプＣコネクタ１０４とプラグ方向は正しく整合されることができ、プラグインされたデバイスのビデオコントローラから４つまでの信号（ラインごとに１つの信号）を受信することが可能である。このため、一実施形態においてディスプレイポートモードにある間、ダブルレーンＵＳＢ−ＳＳ１１０および１１２の４つのラインはアクティブであり得、各ラインは外部デバイスから１つの信号を受信し、それはビデオコントローラ１０８により受信される。
【００２１】
[0025]図２は本開示の一実施形態に従う双方向レーンフロントエンド回路２００の例示インプリメンテーションを示す。双方向レーンフロントエンド回路２００は物理層において異なるモードに関する動的再構成を提供するのに有効である。双方向レーンフロントエンド回路２００は図１Ａおよび１Ｂの実施形態のＳＯＣ１０２内の、第１の再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１０および／または第２の再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１２の一部としてインプリメントされることができる。双方向レーンフロントエンド回路２００は、フロント端子、すなわち、ＴＸ＿ＲＸＰおよびＴＸ＿ＲＸＮは両方とも信号を送信および受信することができるので双方向と呼ばれる。
【００２２】
[0026]双方向レーンフロントエンド回路２００は電圧モード送信機（ＴＸ）回路２０２、受信機（ＲＸ）回路２０４および電圧モードＴＸ回路２０２の一部として含まれる共有終端インピーダンス回路２０６を含む。図示された実施形態において、電圧モードＴＸ回路２０２は２つの並列インバーターを有する。電圧モードＴＸ回路２０２は入力電圧ソースＶｄｄ、第１の入力ｐチャネルメタルオキサイドセミコンダクタ（ＰＭＯＳ）トランジスタ２０８、第２の入力ＰＭＯＳトランジスタ２１０および第１および第２の抵抗ＲＤ１，２を含む。
【００２３】
[0027]ＰＭＯＳトランジスタ２０８および２１０のソースはＶｄｄに結合される。ＰＭＯＳトランジスタ２０８のゲート入力はＴＸＰ＿ｔｅｒｍに結合され、ＰＭＯＳトランジスタ２０８のドレインは第１の抵抗Ｒ１に結合され、第１の抵抗Ｒ１の他方の側はデータライン２１２を介してＴＸ＿ＲＸＰ双方向端子に結合される。同様に、ＰＭＯＳトランジスタ２１０のゲート入力はＴＸＮ＿ｔｅｒｍに結合され、ＰＭＯＳトランジスタ２１０のドレインは第２の抵抗Ｒ２に結合され、第２の抵抗Ｒ２の他方の側は、データライン２１４を介してＴＸ＿ＲＸＮ双方向端子に結合される。ＰおよびＮ入力信号を受信するＴＸＰ＿ｔｅｒｍおよびＴＸＮ＿ｔｅｒｍは単方向端子である。
【００２４】
[0028]第１および第２の抵抗Ｒ１，２の各々は１つまたは複数の抵抗(直列または並列)でインプリメントされることができ、利用されるプロトコルおよび所望のインピーダンスに基づいて送信および／または受信信号の異なるタイプに適合するように選択されることができる。ＰＭＯＳトランジスタ２０８および２１０はＰおよびＮ入力信号を介して受信されたビデオコントローラ１０８からのディスプレイポート信号をＴＸ＿ＲＸＰおよびＴＸ＿ＲＸＮ双方向端子に結合し、ディスプレイポートモードがアクティブでないとき送信電圧を絶縁（または非結合）するスイッチとして動作する。
【００２５】
[0029]上述したように、共有終端インピーダンス回路２０６は電圧モードＴＸ回路２０２の一部である。共有終端インピーダンス回路２０６はデータライン２１２を介してＴＸ＿ＲＸＰ端子に結合された第３の抵抗Ｒ３と、データライン２１４を介してＴＸ＿ＲＸＮ端子に結合された第４の抵抗Ｒ４を含む。ｎチャネルメタルオキサイドセミコンダクタ（ＮＭＯＳ）トランジスタ２１６は第３の抵抗Ｒ３の他の端子に結合され、第２のＮＭＯＳトランジスタ２１８は第４の抵抗Ｒ４の他の端子に結合される。ＮＭＯＳトランジスタ２１６および２１８は、ＵＳＢ３．１モードで受信するときデータライン２１２、２１４とタイプＣコネクタ１０４との間のインピーダンスマッチングを可能にし、ディスプレイポートモードで送信するとき電圧出力をバイアスすることを可能にするスイッチとして動作する。ＮＭＯＳトランジスタ２１６へのゲート入力はＰＭＯＳトランジスタ２０８へのゲート入力と共通でありＴＸＰ＿ｔｅｒｍを介してＰ入力信号を受信し、ＮＭＯＳトランジスタ２１８へのゲート入力はＰＭＯＳトランジスタ２１０へのゲート入力と共通であり、ＴＸＮ＿ｔｅｒｍを介してＮ入力信号を受信する。ＰおよびＮ入力信号は回路の動作のモードを制御するために使用されディスプレイポートモードのとき、表１に関連して以下に述べるようにＰおよびＮ信号を双方向ＴＸ＿ＲＸＰおよびＴＸ＿ＲＸＮ端子に出力することによりビデオ信号を供給する。
【００２６】
[0030]第３および第４抵抗Ｒ３，４の各々は１つまたは複数の抵抗（直列または並列）と、複数のインピーダンススイッチ（図示せず）を含むことができる。そのような実施形態において、複数のインピーダンススイッチの各々は抵抗の１つ（または複数）が抵抗ネットワークへ切り替えられるかどうかを制御しそれによりその終端抵抗のインピーダンスを設定する。共有終端インピーダンス回路２０６のインピーダンスは、信号を送信および受信するとき利用され、信号が結合されるデータラインがタイプＣコネクタで終端するので「共有端子インピーダンス」と呼ばれる。
【００２７】
[0031]ディスプレイポートモードで送信するとき、第３および第４の抵抗Ｒ３，４は出力電圧をバイアスしＤＣ電流路をグラウンドに供給するのに使用される。ＵＳＢ３．１モードで信号を受信するとき、第３および第４の抵抗Ｒ３，４は終端インピーダンスマッチングを提供するために使用される。第３および第４抵抗Ｒ３，４のインピーダンスはＴＸ＿ＲＸＰおよびＴＸ＿ＲＸＮ端子からＵＳＢタイプＣコネクタ１０４へ延伸する送信ラインの異なるタイプ（例えば、ツイストペア、プリント基板および／またはチップ上のトレース、同軸ケーブル内のコンダクタ、リボンケーブル、または任意の他の適切なケーブル）に適合するように選択されることができる。また、第３および第４抵抗Ｒ３，４のインピーダンスは利用されるプロトコルに基づいて異なるタイプの送信および／または受信信号に適合するように選択されることができる。この実施形態において、第３および第４抵抗Ｒ３，４の各々は約５０オームの値を有し、ＴＸ＿ＲＸＰおよびＴＸ＿ＲＸＮ端子からＵＳＢタイプＣコネクタ１０４へ延びる送信ラインは約５０オームのインピーダンスを有する。
【００２８】
[0032]ＲＸ回路２０４はＴＸ＿ＲＸＰ端子に結合された第１のキャパシタＣ１と、ＴＸ＿ＲＸＮ端子に結合された第２のキャパシタＣ２を含む。ＲＸ回路２０４はさらにそれぞれ２つのキャパシタＣ１，２の他の端子に結合された第５および第６の抵抗Ｒ５，６と、第５および第６の抵抗Ｒ５，６の間に結合されたコモンモード電圧ＶＣＭを含む。２つのキャパシタＣ１，２を用いたスプリット終端は異なるペアＲＸＰ＿ｔｅｒｍとＲＸＮ＿ｔｅｒｍの相補信号(complementary signals)間に存在し得るコモンモードノイズを消去するためのフィルタリングを提供するのに有効である。ＲＸＰ＿ｔｅｒｍとＲＸＮ＿ｔｅｒｍは信号を受信するように動作可能な単方向端子である。
【００２９】
[0033]５番目および６番目の抵抗Ｒ５，６は１つまたは複数の抵抗でインプリメントされることができ（直列または並列に）、２つのキャパシタＣ１，２の各々は１つまたは複数のキャパシタでインプリメントされることができる（直列または並列に）。５番目および６番目のインピーダンスはＴＸ＿ＲＸＰおよびＴＸ＿ＲＸＮ端子からＵＳＢタイプＣコネクタ１０４へ延びる送信ライン（例えば、ツイストペア、プリント基板および／またはチップ上のトレース、同軸ケーブル内のコンダクタ、リボンケーブル、または任意の他の適切なケーブル）の異なるタイプを終端するためのプルアップおよびプルダウンの組み合わせを可能にするように選択されることができる。また、５番目および６番目の抵抗Ｒ５，６および２つのキャパシタＣ１，２は利用されるプロトコルに基づいて異なるタイプの送信および／または受信信号に適合するように選択されることができる。
【００３０】
[0034]第１および第の再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１０および１１２（図１Ｂ）は双方向レーンフロントエンド回路２００を含むことができる。一実施形態において、第１の双方向レーンフロントエンド回路２００は、共有終端インピーダンス回路２０６が第１の再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１０のＬｉｎｅ１（ＴＸ１／ＲＸ３  Ｐ／Ｎ）の２つのデータラインのマッチング特性インピーダンスを提供する第１の再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１０の一部としてインプリメントされる。さらに、第２の双方向レーンフロントエンド回路２００は、共有終端インピーダンス回路２０６が第１の再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１０のＬｉｎｅ２（ＴＸ３／ＲＸ１  Ｐ／Ｎ）の２つのデータラインのマッチング特性インピーダンスを提供する第１の再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１０の一部としてインプリメントされる。
【００３１】
[0035]他の実施形態において、第３の双方向レーンフロントエンド回路２００は第２の再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１２の一部としてインプリメントされ、共有終端インピーダンス回路２０６は第２の再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１２のＬｉｎｅ３（ＴＸ２／ＲＸ４  Ｐ／Ｎ）の２つのデータラインのマッチング特性インピーダンスを提供する。さらに、第４の双方向レーンフロントエンド回路２００は第２の再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１２の一部としてインプリメントされ、共有終端インピーダンス回路２０６は第２の再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１２のＬｉｎｅ４（ＴＸ４／ＲＸ２  Ｐ／Ｃ）の２つのデータラインのマッチング特性インピーダンスを提供する。上述したように、実施形態は相互に排他的ではなく、４つの双方向レーンフロントエンド回路２００は第１および第２の再構成可能なＵＳＢ−ＳＳ  ＰＨＹ１１０および１１２に含まれることができる。
【００３２】
[0036]動作期間中に、信号を受信するために、電圧モードＴＸ回路２０２のＶｄｄ電圧はそれぞれＰＭＯＳトランジスタ２０８のゲート入力にロジック１を印加し、ＴＸＰ＿ｔｅｒｍおよびＴＸＮ＿ｔｅｒｍにおけるＰおよびＮ入力信号を介してＰＭＯＳトランジスタ２１０のゲート入力にロジック１を印加することによりＴＸ＿ＲＸＰおよびＴＸ＿ＲＸＮ双方向端子から切り離される。また、ＮＭＯＳトランジスタ２１６のゲート入力はＰＭＯＳトランジスタ２０８のゲート入力と共通なので、ＮＭＯＳトランジスタ２１６のゲート入力に論理１が印加され、ＮＭＯＳトランジスタ２１８のゲート入力はＰＭＯＳトランジスタ２１０のゲート入力と共通なのでＮＭＯＳトランジスタ２１８のゲート入力に論理１が印加される。ＮＭＯＳトランジスタ２１６および２１８のゲート入力で印加された論理１は共有終端インピーダンス回路２０６をアクティブにしグラウンド経路を提供する。この結果、共有終端インピーダンス回路２０６は第３および第４の抵抗Ｒ３，４を介してＴＸ＿ＲＸＰおよびＴＸ＿ＲＸＮ双方向端子に結合され、信号を受信するときにインピーダンスマッチングを提供する。ＴＸ＿ＲＸＰおよびＴＸ＿ＲＸＮ端子を介して受信された入力信号は第１および第２のキャパシタＣ１，２を介して異なるペアＲＸＰ＿ｔｅｒｍおよびＲＸＮ＿ｔｅｒｍで受信され、究極的に接続１２０、ＵＳＢ  ＳＳ  ＰＣＳ１１４および接続１１８を介してＵＳＢ３．１コントローラ１０６へ送信される。
【００３３】
[0037]信号を送信するために、電圧モードＴＸ回路２０２のＶｄｄはＴＸＰ＿ｔｅｒｍにおける信号Ｐを介してＰＭＯＳトランジスタ２０８のゲート入力にロジックゼロを印加することによりＴＸ＿ＲＸＰ端子に結合される。ＮＭＯＳトランジスタ２１６のゲート入力はＰＭＯＳトランジスタ２０８のゲート入力と共通なので、論理ゼロはまたＮＭＯＳトランジスタ２１６のゲート入力にも印加され、それによりＴＸ＿ＲＸＰ端子をグラウンドから切り離す。
【００３４】
[0038]ＰおよびＮ信号は差動(differential)なので、信号Ｐを介してロジックゼロを印加するのと実質的に同時にＴＸＮ＿ｔｅｒｍにおける信号Ｎを介してＰＭＯＳトランジスタ２１０のゲート入力にロジック１が印加される。信号Ｎを介してロジック１を印加することはＶｄｄ電圧をＴＸ＿ＲＸＮ端子から切り離し、ＮＭＯＳトランジスタ２１８のゲート入力はＰＭＯＳトランジスタ２１０のゲート入力と共通なので、論理１がＮＭＯＳトランジスタ２１８のゲート入力に印加されそれにより抵抗Ｒ４を介してＴＸ＿ＲＸＮ端子をグラウンドに結合する。
【００３５】
[0039]電圧モードＴＸ回路２０２のＶｄｄは信号Ｎを介してＰＭＯＳトランジスタ２１０のゲート入力にロジックゼロを印加することによりＴＸ＿ＲＸＮ端子に結合される。ＮＭＯＳトランジスタ２１８のゲート入力はＰＭＯＳトランジスタ２１０のゲート入力と共通なので、論理ゼロはＮＭＯＳトランジスタ２１８のゲート入力にも印加され、それによりＴＸ＿ＲＸＰ端子をグラウンドから切り離す。
【００３６】
[0040]ＰおよびＮは差動ペアなので、信号Ｎを介してロジックゼロを印加するのと実質的に同時に信号Ｐを介してＰＭＯＳトランジスタ２０８のゲート入力にロジック１が印加される。信号Ｐを介してロジック１を印加することはＶｄｄをＴＸ＿ＲＸＰ端子から切り離し、ＮＭＯＳトランジスタ２１６のゲート入力はＰＭＯＳトランジスタ２０８のゲート入力と共通なので、ＮＭＯＳトランジスタ２１６のゲート入力に論理１が印加され、それにより抵抗Ｒ３を介してＴＸ＿ＲＸＰ双方向端子をグラウンドに結合する。
【００３７】
[0041]下記に与えられた表１はＴＸＰ＿ｔｅｒｍおよびＴＸＮ＿ｔｅｒｍにおける信号Ｐ／Ｎに基づいてＴＸ＿ＲＸＰおよびＴＸ＿ＲＸＮ端子の値を要約したものである。
【００３８】
【表１】
2018519568.tif 000003
【００３９】
[0042]種々の実施形態は利点および欠点を含み得る。より詳細には、図１Ｂのシステム１００を参照して、送信および受信時に、ＰＨＹ内で受信ラインを送信ラインにおよび送信ラインを受信ラインに動的に再構成可能にし、端子回路を共有することにより、図１Ｂの実施形態は、動作機能性を改善するさらなる利点（例えば速度）とともに、ＳｏＣ上でより小さなフットプリント(footprint)／エリアを可能にし、送信および受信のために４ラインを再使用可能にする。図１Ｂの実施形態のさらなる利点は、クロスポイントスイッチ(Crosspoint Switch)を必要とせず、マルチプレクサを必要とせず、別個のビデオＰＨＹを必要とせず、パーツコストを最小限にし、製造工程の複雑さを簡略化することを含む。さらに、ここに開示されるシステムは現在のデバイスに容易にインプリメントされる。異なる実施形態は異なる利点を有し、任意の実施形態の特定の利点を必ずしも必要としないことが理解される。図３は異なるタイプの信号を送信および受信するための動的に再構成可能なデータラインを可能にする、一実施形態に従う例示方法３００の図である。この実施形態において、異なるタイプの信号はＵＳＢ３．１およびディスプレイポート信号である。この実施形態の方法３００は、種々の原理を説明するために、ディスプレイポートモードの期間に送信ライン（すなわち、ライン２および４）のみを再構成することを提供するけれども、この開示はこの例に限定されるものではなく、本開示はさらにディスプレイポートモードの期間に受信ライン（すなわちライン１および３）を再構成することを提供することが理解される。
【００４０】
[0044]方法３００は図１Ａ、１Ｂおよび２に示されるような回路のような回路により実行されることができる。特に、図１Ａ、１Ｂおよび２は動作モードに基づいて異なるタイプの信号の受信および／または送信を提供するＵＳＢタイプＣコネクタ１０４を含むシステムを示す。種々の実施形態は、必要に応じて図１Ａ、１Ｂおよび２に示される回路の任意の回路またはその組み合わせにより実行される方法３００の動作を含む。
【００４１】
[0045]動作３０２において、ＭＯＤ信号が提供される。例えば、図１Ｂの例において、ＭＯＤＥ信号はＵＳＴタイプＣコネクタ１０４にプラグ接続された第１のデバイスにより提供される。ＭＯＤＥ信号は、ＵＳＢタイプＣコネクタ１０４に結合された回路基板上のモジュール、またはビデオコントローラ１０８および／またはＵＳＢコントローラ１０６のような１つまたは複数のコントローラに提供されることができる。１つまたは複数のコントローラまたはモジュールは図１Ｂに示されるような回路基板上のＳｏＣ１０２内にあり得る。
【００４２】
[0046]動作３０４において、ＭＯＤＥ信号が第１のモードにあるとの決定に応答して第１の制御信号が発生される。この実施形態において、第１のモードはＵＳＢ３．１モードである。図１Ｂの例に戻ると、第１の制御信号はＵＳＢコントローラ１０６および／またはビデオコントローラ１０８またはＳｏＣ１０２上の他のコントロールモジュールにより発生される。
【００４３】
[0047]動作３０６において、第１のモードで動作するように双方向レーンフロントエンド回路を構成するために双方向レーンフロントエンド回路の端子に第１の制御信号が印加される。例えば、図１Ｂの実施形態において、ＵＳＢコントローラ１０６および／またはビデオコントローラ１０８、またはＳｏＣ１０２上の他のコントロールモジュールは図２に示される双方向レーンフロントエンド回路２００の端子ＴＸＰ＿ｔｅｒｍおよびＴＸＮ＿ｔｅｒｍに第１の制御信号を印加することができる。図２の実施形態に関連して上述したように、双方向レーンフロントエンド回路２００は図１Ｂのユニバーサルシリアルバススーパースピード物理層１１０、１１２（ＵＳＢ  ＳＳ  ＰＨＹ）内に含まれることができる。
【００４４】
[0048]図２に戻ると、本実施形態では第１のモードはＵＳＢ３．１モードなので、双方向レーンフロントエンド回路２００を構成することは、信号受信するためにＵＳＢ  ＳＳ  ＰＨＹ１１０、１１２のＬｉｎｅ２および／またはＬｉｎｅ４の双方向端子を構成することを含む。図２に示されるように、信号を受信するための双方向端子を構成することは、双方向端子の第１の端子ＴＸ＿ＲＸＰと第２の端子ＴＸ＿ＲＸＮを終端インピーダンス回路２０６に結合することを含むことができる。図２に示されるように、終端回路２０６に第１の端子ＴＸ＿ＲＸＰおよび第２のＴＸ＿ＲＮ端子を結合することはインバーター回路の２つのトランジスタをスイッチオンすることを含むことができる。
【００４５】
[0049]動作３０８において、双方向レーンフロントエンド回路は第１のモードで動作する。図１Ｂの例において、本実施形態では、第１のモードはＵＳＢ３．１モードであるので、第１のモードで双方向レーンフロントエンド回路２００を動作させることはＵＳＢ  ＳＳ  ＰＨＹ１１０，１１２の双方向端子に結合されたＬｉｎｅ２および４のような双方向ラインを介してＵＳＢ３．１信号を受信することを含む。さらに、本実施形態において、第１のモードで双方向レーンフロントエンド回路を動作させることはＵＳＢ  ＳＳ  ＰＨＹ１１０および１１２を介してＵＳＢコントローラ１０６から受信された第１のＵＳＢ３．１信号をＬｉｎｅ１および３のような単方向ラインを介してＵＳＢタイプＣコネクタ１０４に送信することと、ＵＳＢ  ＳＳ  ＰＨＹ１１０および１１２を介してＵＳＢタイプＣコネクタ１０４から受信された第２のＵＳＢ３．１信号をＬｉｎｅ２および４のような双方向ラインを介してＵＳＢコントローラ１０６に送信することを含むことができる。第１および第２の信号はＵＳＢ  ＳＳ  ＰＨＹにより同時に取り扱うことができる。
【００４６】
[0050]動作３１０において、ＭＯＤＥ信号が第１の動作モードとは異なる第２のモードにあると決定することに応答して第２のコントロール信号が発生される。例えば、図１の例において、ＵＳＢコントローラ１０６および／またはビデオコントローラ１０８、または他のモジュールは、第２の制御信号を発生する。本実施形態において、第２のモードはディスプレイポートモードである。
【００４７】
[0051]動作３１２において、第２のモードで動作するように双方向レーンフロントエンド回路を再構成するために双方向レーンフロントエンド回路の端子に第２の制御信号が印加される。図２の例に戻ると、第２のモードはディスプレイポートモードなので、第２のモードで動作するように双方向レーンフロントエンド回路２００を再構成することは、信号を送信するように動作するようにＵＳＢ  ＳＳ  ＰＨＹの双方向端子を再構成することを含む。例えば、信号を送信するように動作するようにＵＳＢ  ＳＳ  ＰＨＹの双方向端子を再構成することは、双方向端子の第１の端子ＴＸ＿ＲＸＰは終端回路２０６に結合し、双方向端子の第２の端子ＴＸ＿ＲＸＮを電源Ｖｄｄに結合することを含む。第１の端子ＲＸ＿ＲＸＰを終端回路２０６に結合し、第２の端子ＴＸ＿ＲＸＮを電源Ｖｄｄに結合することは、図２に示されるようなインバーター回路の第１および第２のトランジスタをスイッチオンすることを含む。
【００４８】
[0052]動作３１４において、双方向レーンフロントエンド回路は第２のモードで動作する。図１Ｂの例において、本実施形態では、第２のモードはディスプレイポートモードであり、第２のモードで動作することは、ＵＳＢ  ＳＳ  ＰＨＹ１１０，１１２に結合されたＬｉｎｅｓ１および３のような単方向ラインを介して第１の信号をＵＳＢタイプＣコネクタ１０４に送信することと、ＵＳＢ  ＳＳ  ＰＨＹ１１０、１１２の双方向端子に結合されたＬｉｎｅｓ２および４のような再構成された双方向ラインを介して、または残りの単方向ラインを介して第２の信号をＵＳＢタイプＣコネクタ１０４に送信することを含む。第１および第２の信号は選択されたラインを介して同時に送信されることができる。したがって、例はＬｉｎｅｓ１−４を介して４つの異なる信号を同時に送信することを可能にする。第２のモードで双方向レーンフロントエンド回路２００を動作させることは、ビデオコントローラ１０８から受信されたディスプレイポート信号を送信することを含む。
【００４９】
[0053]実施形態の範囲は図３に示される特定の方法に限定されない。他の実施形態は１つまたは複数の動作を追加、省略、再構成または変更することができる。たとえば、図３の上記実施形態は、第１のモードがＵＳＢ３．１モードであり第２のモードがディスプレイポートモードである図を提供するけれども、これらの２つのモードは、ディスプレイポートモードが第１のモードであり、ＵＳＢ３．１モードが第２のモードであるように交換されることができる。また、上述の開示はＵＳＢ３．１およびディスプレイポートモードに限定されず、２つの異なるプロトコルに対応する任意の異なるモードを考慮(contemplate)することができ本開示の範囲内であることが理解される。また、上述したように、図３の方法３００はディスプレイポートモードの期間に２つの送信ラインを再構成することを提供するけれども、本開示は、さらにディスプレイポートモードにおいて４つのラインのすべてがビデオ信号の送信と受信の両方を行うように構成されることができるようにディスプレイポートモードの期間に２つの受信ラインを再構成することを提供することが理解される。
【００５０】
[0054]当業者はこれまでに理解するようにおよび手元の特定のアプリケーションに依存して、多くの変更、置換および変形が本開示の精神および範囲から逸脱することなく本開示のデバイスの使用の構成および方法、装置、材料の中でおよびそれらに対して可能である。この点に鑑みて、本開示の範囲はここに図示され記述された特定の実施形態の範囲に限定されるべきではなく、それらは単にいくつかの例示に過ぎず、添付されたクレームの範囲およびそれらの機能的等価物と完全に同等であるべきである。
【図１Ａ】
2018519568.tif 000004
【図１Ｂ】
2018519568.tif 000005
【図２】
2018519568.tif 000006
【図３】
2018519568.tif 000007
【手続補正書】
【提出日】平成30年1月17日(2018.1.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のモードで信号を受信し、第２のモードで信号を送信するように選択的に構成可能な差動双方向端子と、
前記差動双方向端子を介して１）前記第１のモードで信号を受信するためのグラウンド経路を提供しおよび２）前記第２のモードで信号を送信するように構成されたインピーダンスマッチング回路と、
を含む双方向レーンフロントエンド回路を含むシステムオンチップ（ＳｏＣ）を備える回路。
【請求項２】
第１のプロトコルに対応する前記第１のモードで動作するとき前記双方向レーンフロントエンド回路は前記差動双方向端子を介して外部コネクタと第１のコントローラとの間に第１の通信経路を提供するように構成される、請求項１の回路。
【請求項３】
第２のプロトコルに対応する前記第２のモードで動作するとき、前記双方向レーンフロントエンド回路は前記差動双方向端子を介して前記外部コネクタと第２のコントローラとの間に第２の通信経路を提供するように再構成される、請求項２の回路。
【請求項４】
前記第１のプロトコルはユニバーサルシリアルバス（ＵＳＢ）３．１プトコルであり、前記第２のプロトコルはディスプレイポート（ＤＰ）プロトコルであり、前記第１のコントローラはＵＳＢコントローラであり、前記第２のコントローラはビデオコントローラであり、前記外部コネクタは外部デバイスと通信するための、前記ＳｏＣ外部のＵＳＢタイプＣコネクタである、請求項３の回路。
【請求項５】
前記ＵＳＢ３．１プロトコルで動作するとき、前記双方向レーンフロントエンド回路は前記差動双方向端子を介して前記ＵＳＢタイプＣコネクタに結合された前記外部デバイスから信号を受信し前記受信された信号を前記ＵＳＢコントローラに提供するように動作可能であり、ここにおいて、前記ＤＰプロトコルで動作するとき、前記双方向レーンフロントエンド回路は前記差動双方向端子を介して前記ＵＳＢタイプＣコネクタに結合された外部デバイスに前記ビデオコントローラから信号を送信するように動作可能である、請求項４の回路。
【請求項６】
前記双方向レーンフロントエンド回路は第１のトランジスタと第２のトランジスタを有する送信回路を含み、ここにおいて、前記第１のトランジスタのドレインは前記差動双方向端子に結合され、ここにおいて、前記第２のトランジスタのドレインは前記差動双方向端子に結合され、ここにおいて、前記第１のトランジスタのゲートと前記第２のトランジスタのゲートは共通端子に結合される、請求項１の回路。
【請求項７】
前記第１のトランジスタはｐチャネルメタルオキサイドセミコンダクタ（ＰＭＯＳ）トランジスタであり、前記第２のトランジスタはｎチャネルメタルオキサイドセミコンダクタ（ＮＭＯＳ）トランジスタである、請求項６の回路。
【請求項８】
システムオンチップ（ＳｏＣ）内に４つのユニバーサルシリアルバススーパースピード物理層（ＵＳＢ  ＳＳ  ＰＨＹｓ）を提供することと、ここで前記ＵＳＢ  ＳＳ  ＰＨＹｓの各々は信号を受信および送信する差動双方向端子を含む、
ＵＳＢモードで動作するとき前記差動双方向端子を介してＵＳＢタイプＣコネクタとＵＳＢコントローラとの間に第１のデータ通信経路を提供するように前記ＵＳＢ  ＳＳ  ＰＨＹｓを構成することと、ここにおいて、前記ＵＳＢ  ＳＳ  ＰＨＹｓを構成することは、２つの受信経路と２つの送信経路を有する４つのデータ通信経路の第１のセットを提供することを備え、さらに、前記ＵＳＢタイプＣコネクタに結合された前記ＵＳＢタイプＣプラグの方向に従って前記受信経路の１つはアイドル状態であり前記送信経路の１つはアイドル状態である、
ディスプレイポートモードで動作するとき前記差動双方向端子を介して前記ＵＳＢタイプＣコネクタとビデオコントローラとの間に第２のデータ通信経路を提供するように前記ＵＳＢ  ＳＳ  ＰＨＹｓを再構成することと、
を備える方法。
【請求項９】
前記第１のデータ通信経路は信号を受信するために専用に利用され、前記第２の通信経路は信号を送信するために専用に利用される、請求項８の方法。
【請求項１０】
前記第１のデータ通信経路を提供するために前記ＵＳＢ  ＳＳ  ＰＨＹを構成することは、前記差動双方向端子に前記ＵＳＢコントローラを電気的に結合するように双方向レーンフロントエンド回路を構成することを含む、請求項８の方法。
【請求項１１】
前記第２のデータ通信経路を提供するために前記ＵＳＢ  ＳＳ  ＰＨＹを再構成することは、前記差動双方向端子に前記ビデオコントローラを電気的に結合するように前記双方向レーンフロントエンド回路を構成することを含む請求項８の方法。
【請求項１２】
ＵＳＢモードで動作するとき、ＵＳＢ３．１プロトコルが利用され、ディスプレイポートモードで動作するときディスプレイポート（ＤＰ）プロトコルが利用される、請求項１１の方法。
【請求項１３】
ＵＳＢ３．１プロトコルを利用するとき、前記双方向レーンフロントエンド回路は、前記ＵＳＢタイプＣコネクタに結合された外部デバイスからの信号を前記差動双方向端子を介して受信し、前記受信された信号の表示を前記ＵＳＢコントローラに提供するように動作可能であり、
ここにおいて、前記ＤＰプロトコルを利用するとき、前記双方向レーンフロントエンド回路は前記ビデオコントローラから信号を受信し、前記ＵＳＢタイプＣコネクタに結合された前記外部デバイスに前記受信された信号の表示を、前記差動双方向端子を介して送信するように動作可能である、請求項１２の方法。
【請求項１４】
システムオンチップ（ＳｏＣ）内に第１および第２の物理層（ＰＨＹ）を提供することと、ここにおいて前記第１のＰＨＹは第１および第２のラインを含み、前記第２のＰＨＹは第３および第４のラインを含む、ここにおいて、前記第１、第２、第３、および第４のラインは各々差動ペアを備える、
第１のモードで動作することと、ここにおいて、前記第１のモードで動作することは、信号を送信するために前記第２のＰＨＹの前記第３のラインと前記第１のＰＨＹの前記第１のラインを構成することと、信号を受信するために前記第２のＰＨＹの前記第４のラインと前記第１のＰＨＹの前記第２のラインを構成することを含み、
第２のモードで動作することと、ここにおいて、前記第２のモードで動作することは、前記第１のライン、前記第２のライン、前記第３のライン、および前記第４のラインが信号を受信するように前記第２のＰＨＹの前記第３のラインと前記第１のＰＨＹの前記第１のラインをその後再構成することを含む、
を備える方法。
【請求項１５】
前記第２のモードで動作することは、前記第１、第２、第３および第４のラインがすべて信号を送信するために構成されるように、信号を送信するために前記第１のＰＨＹの前記第２のラインを再構成することと、信号を送信するために前記第２のＰＨＹの前記第４のラインを再構成することと、信号を送信するために前記第１のＰＨＹの前記第２のラインを再構成することとを含む、請求項１４の方法。
【請求項１６】
前記第２のモードで動作することは、前記第１、第２、第３および第４のラインがすべて信号を受信するために構成されるように、信号を受信するために前記第２のＰＨＹの前記第３のラインを再構成することと、信号を受信するために前記第１のＰＨＹの前記第１のラインを再構成することを含む、請求項１４の方法。
【請求項１７】
信号を送信するために前記第１のＰＨＹの前記第２のラインを再構成することは、前記第１のＰＨＹの前記第２のラインに結合された第２の差動双方向端子にビデオコントローラを電気的に結合するために第２の双方向レーンフロントエンド回路を利用することを含み、
ここにおいて、信号を送信するために前記第２のＰＨＹの前記第４のラインを再構成することは前記第２のＰＨＹの前記第４のラインに結合された第４の差動双方向端子に前記ビデオコントローラを電気的に結合するために第４の双方向レーンフロントエンド回路を利用することを含む、請求項１５の方法。
【請求項１８】
信号を受信するために前記第１のＰＨＹの前記第１のラインを再構成することは、前記第１のＰＨＹの前記第１のラインに結合された第１の差動双方向端子にビデオコントローラを電気的に結合するために第１の双方向レーンフロントエンド回路を利用することを含み、
ここにおいて、信号を受信するために前記第２のＰＨＹの前記第３のラインを再構成することは前記第２のＰＨＹの前記第３のラインに結合された第３の差動双方向端子に前記ビデオコントローラを電気的に結合するために第３の双方向レーンフロントエンド回路を利用することを含む、請求項１６の方法。
【請求項１９】
前記第１のモードはＵＳＢモードであり、前記第２のモードはディスプレイポートモードである、請求項１４の方法。
【請求項２０】
前記第１のモードで動作するとき、信号を送信するために前記第１のラインと前記第３のラインを構成することは、前記第３のラインと前記第１のラインにＵＳＢコントローラを電気的に結合するためにそれぞれ、第１および第３の双方向レーンフロントエンド回路を利用することを含み、
ここにおいて、前記第１のモードで動作するとき、信号を受信するために前記第２のラインと前記第４のラインを構成することは前記第４のラインと前記第２のラインに前記ＵＳＢコントローラを電気的に結合するためにそれぞれ第２および第４の双方向レーンフロントエンド回路を利用することを含む、請求項１９の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
[0054]当業者はこれまでに理解するようにおよび手元の特定のアプリケーションに依存して、多くの変更、置換および変形が本開示の精神および範囲から逸脱することなく本開示のデバイスの使用の構成および方法、装置、材料の中でおよびそれらに対して可能である。この点に鑑みて、本開示の範囲はここに図示され記述された特定の実施形態の範囲に限定されるべきではなく、それらは単にいくつかの例示に過ぎず、添付されたクレームの範囲およびそれらの機能的等価物と完全に同等であるべきである。
以下に本願出願当初の特許請求の範囲を付記する。
［Ｃ１］
第１のモードで信号を受信し、第２のモードで信号を送信するように選択的に構成可能な差動双方向端子と、
前記差動双方向端子を介して前記第１のモードで信号を受信するときおよび前記第２のモードで信号を送信するためにグラウンド経路を提供するように構成されたインピーダンスマッチング回路と、
を含む双方向レーンフロントエンド回路を含むシステムオンチップ（ＳｏＣ）を備える回路。
［Ｃ２］
第１のプロトコルに対応する前記第１のモードで動作するとき前記双方向レーンフロントエンド回路は前記差動双方向端子を介して外部コネクタと第１のコントローラとの間に第１の通信経路を提供するように構成される、Ｃ１の回路。
［Ｃ３］
第２のプロトコルに対応する前記第２のモードで動作するとき、前記双方向レーンフロントエンド回路は前記差動双方向端子を介して前記外部コネクタと第２のコントローラとの間に第２の通信経路を提供するように再構成される、Ｃ２の回路。
［Ｃ４］
前記第１のプロトコルはユニバーサルシリアルバス（ＵＳＢ）３．１プトコルであり、前記第２のプロトコルはディスプレイポート（ＤＰ）プロトコルであり、前記第１のコントローラはＵＳＢコントローラであり、前記第２のコントローラはビデオコントローラであり、前記外部コネクタは外部デバイスと通信するための、前記ＳｏＣ外部のＵＳＢタイプＣコネクタである、Ｃ３の回路。
［Ｃ５］
前記ＵＳＢ３．１プロトコルで動作するとき、前記双方向レーンフロントエンド回路は前記差動双方向端子を介して前記ＵＳＢタイプＣコネクタに結合された前記外部デバイスから信号を受信し前記受信された信号を前記ＵＳＢコントローラに提供するように動作可能であり、ここにおいて、前記ＤＰプロトコルで動作するとき、前記双方向レーンフロントエンド回路は前記差動双方向端子を介して前記ＵＳＢタイプＣコネクタに結合された外部デバイスに前記ビデオコントローラから信号を送信するように動作可能である、Ｃ４の回路。
［Ｃ６］
前記双方向レーンフロントエンド回路は第１のトランジスタと第２のトランジスタを有する送信回路を含み、ここにおいて、前記第１のトランジスタのドレインは前記差動双方向端子に結合され、ここにおいて、前記第２のトランジスタのドレインは前記差動双方向端子に結合され、ここにおいて、前記第１のトランジスタのゲートと前記第２のトランジスタのゲートは共通端子に結合される、Ｃ１の回路。
［Ｃ７］
前記第１のトランジスタはｐチャネルメタルオキサイドセミコンダクタ（ＰＭＯＳ）トランジスタであり、前記第２のトランジスタはｎチャネルメタルオキサイドセミコンダクタ（ＮＭＯＳ）トランジスタである、Ｃ６の回路。
［Ｃ８］
システムオンチップ（ＳｏＣ）内にユニバーサルシリアルバススーパースピード物理層（ＵＳＢ  ＳＳ  ＰＨＹ）を提供することと、ここで前記ＵＳＢ  ＳＳ  ＰＨＹは信号を受信および送信する差動双方向端子を含む、
ＵＳＢモードで動作するとき前記差動双方向端子を介してＵＳＢタイプＣコネクタとＵＳＢコントローラとの間に第１の通信経路を提供するように前記ＵＳＢ  ＳＳ  ＰＨＹを構成することと、
ディスプレイポートモードで動作するとき前記差動双方向端子を介して前記ＵＳＢタイプＣコネクタとビデオコントローラとの間に第２の通信経路を提供するように前記ＵＳＢ  ＳＳ  ＰＨＹを再構成することと、
を備える方法。
［Ｃ９］
前記第１の通信経路は信号を受信するために専用に利用され、前記第２の通信経路は信号を送信するために専用に利用される、Ｃ８の方法。
［Ｃ１０］
前記第１の通信経路を提供するために前記ＵＳＢ  ＳＳ  ＰＨＹを構成することは、前記差動双方向端子に前記ＵＳＢコントローラを電気的に結合するように双方向レーンフロントエンド回路を構成することを含む、Ｃ８の方法。
［Ｃ１１］
前記第２の通信経路を提供するために前記ＵＳＢ  ＳＳ  ＰＨＹを再構成することは、前記差動双方向端子に前記ビデオコントローラを電気的に結合するように前記双方向レーンフロントエンド回路を構成することを含むＣ８の方法。
［Ｃ１２］
ＵＳＢモードで動作するとき、ＵＳＢ３．１プロトコルが利用され、ディスプレイポートモードで動作するときディスプレイポート（ＤＰ）プロトコルが利用される、Ｃ１１の方法。
［Ｃ１３］
ＵＳＢ３．１プロトコルを利用するとき、前記双方向レーンフロントエンド回路は、前記ＵＳＢタイプＣコネクタに結合された外部デバイスからの信号を前記差動双方向端子を介して受信し、前記受信された信号の表示を前記ＵＳＢコントローラに提供するように動作可能であり、
ここにおいて、前記ＤＰプロトコルを利用するとき、前記双方向レーンフロントエンド回路は前記ビデオコントローラから信号を受信し、前記ＵＳＢタイプＣコネクタに結合された前記外部デバイスに前記受信された信号の表示を、前記差動双方向端子を介して送信するように動作可能である、Ｃ１２の方法。
［Ｃ１４］
システムオンチップ（ＳｏＣ）内に第１および第２の物理層（ＰＨＹ）を提供することと、ここにおいて前記第１のＰＨＹは第１および第２のラインを含み、前記第２のＰＨＹは第３および第４のラインを含む、
第１のモードで動作することと、ここにおいて、前記第１のモードで動作することは、信号を送信するために前記第２のＰＨＹの前記第３のラインと前記第１のＰＨＹの前記第１のラインを構成することと、信号を受信するために前記第２のＰＨＹの前記第４のラインと前記第１のＰＨＹの前記第２のラインを構成することを含み、
第２のモードで動作することと、ここにおいて、前記第２のモードで動作することは、信号を受信するために前記第２のＰＨＹの前記第３のラインと前記第１のＰＨＹの前記第１のラインを再構成するか、または、信号を送信するために前記第２のＰＨＹの前記第４のラインと前記第１のＰＨＹの前記第２のラインを再構成することを含む、
を備える方法。
［Ｃ１５］
前記第２のモードで動作することは、前記第１、第２、第３および第４のラインがすべて信号を送信するために構成されるように、信号を送信するために前記第１のＰＨＹの前記第２のラインを再構成することと、信号を送信するために前記第２のＰＨＹの前記第４のラインを再構成することと、信号を送信するために前記第１のＰＨＹの前記第２のラインを再構成することとを含む、Ｃ１４の方法。
［Ｃ１６］
前記第２のモードで動作することは、前記第１、第２、第３および第４のラインがすべて信号を受信するために構成されるように、信号を受信するために前記第２のＰＨＹの前記第３のラインを再構成することと、信号を受信するために前記第１のＰＨＹの前記第１のラインを再構成することを含む、Ｃ１４の方法。
［Ｃ１７］
信号を送信するために前記第１のＰＨＹの前記第２のラインを再構成することは、前記第１のＰＨＹの前記第２のラインに結合された第２の差動双方向端子にビデオコントローラを電気的に結合するために第２の双方向レーンフロントエンド回路を利用することを含み、
ここにおいて、信号を送信するために前記第２のＰＨＹの前記第４のラインを再構成することは前記第２のＰＨＹの前記第４のラインに結合された第４の差動双方向端子に前記ビデオコントローラを電気的に結合するために第４の双方向レーンフロントエンド回路を利用することを含む、Ｃ１５の方法。
［Ｃ１８］
信号を受信するために前記第１のＰＨＹの前記第１のラインを再構成することは、前記第１のＰＨＹの前記第１のラインに結合された第１の差動双方向端子にビデオコントローラを電気的に結合するために第１の双方向レーンフロントエンド回路を利用することを含み、
ここにおいて、信号を受信するために前記第２のＰＨＹの前記第３のラインを再構成することは前記第２のＰＨＹの前記第３のラインに結合された第３の差動双方向端子に前記ビデオコントローラを電気的に結合するために第３の双方向レーンフロントエンド回路を利用することを含む、Ｃ１６の方法。
［Ｃ１９］
前記第１のモードはＵＳＢモードであり、前記第２のモードはディスプレイポートモードである、Ｃ１４の方法。
［Ｃ２０］
前記第１のモードで動作するとき、信号を送信するために前記第１のラインと前記第３のラインを構成することは、前記第３のラインと前記第１のラインにＵＳＢコントローラを電気的に結合するためにそれぞれ、第１および第３の双方向レーンフロントエンド回路を利用することを含み、
ここにおいて、前記第１のモードで動作するとき、信号を受信するために前記第２のラインと前記第４のラインを構成することは前記第４のラインと前記第２のラインに前記ＵＳＢコントローラを電気的に結合するためにそれぞれ第２および第４の双方向レーンフロントエンド回路を利用することを含む、Ｃ１９の方法。
【手続補正書】
【提出日】平成30年1月18日(2018.1.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のモードで信号を受信し、第２のモードで信号を送信するように選択的に構成可能な差動双方向端子と、
１）抵抗を介して前記差動双方向端子をグラウンドに結合しおよび２）前記差動双方向端子を介して前記第２のモードで信号を送信するように構成されたインピーダンスマッチング回路と、
を含む双方向レーンフロントエンド回路を含み、
ここにおいて、前記双方向レーンフロントエンド回路は第１のトランジスタと第２のトランジスタを有する送信回路を含み、前記第１のトランジスタのドレインは前記差動双方向端子に結合され、前記第２のトランジスタのドレインは前記差動双方向端子に結合され、前記第１のトランジスタのゲートと前記第２のトランジスタのゲートは共通端子に結合され、前記第１のトランジスタはｐチャネルメタルオキサイドセミコンダクタ（ＰＭＯＳ）トランジスタであり、前記第２のトランジスタはｎチャネルメタルオキサイドトランジスタ（ＮＭＯＳ）トランジスタである、
システムオンチップ（ＳｏＣ）を備える回路。
【請求項２】
第１のプロトコルに対応する前記第１のモードで動作するとき前記双方向レーンフロントエンド回路は前記差動双方向端子を介して外部コネクタと第１のコントローラとの間に第１の通信経路を提供するように構成される、請求項１の回路。
【請求項３】
第２のプロトコルに対応する前記第２のモードで動作するとき、前記双方向レーンフロントエンド回路は前記差動双方向端子を介して前記外部コネクタと第２のコントローラとの間に第２の通信経路を提供するように再構成される、請求項２の回路。
【請求項４】
前記第１のプロトコルはユニバーサルシリアルバス（ＵＳＢ）３．１プトコルであり、前記第２のプロトコルはディスプレイポート（ＤＰ）プロトコルであり、前記第１のコントローラはＵＳＢコントローラであり、前記第２のコントローラはビデオコントローラであり、前記外部コネクタは外部デバイスと通信するための、前記ＳｏＣ外部のＵＳＢタイプＣコネクタである、請求項３の回路。
【請求項５】
前記ＵＳＢ３．１プロトコルで動作するとき、前記双方向レーンフロントエンド回路は前記差動双方向端子を介して前記ＵＳＢタイプＣコネクタに結合された前記外部デバイスから信号を受信し前記受信された信号を前記ＵＳＢコントローラに提供するように動作可能であり、ここにおいて、前記ＤＰプロトコルで動作するとき、前記双方向レーンフロントエンド回路は前記差動双方向端子を介して前記ＵＳＢタイプＣコネクタに結合された外部デバイスに前記ビデオコントローラから信号を送信するように動作可能である、請求項４の回路。
【請求項６】
システムオンチップ（ＳｏＣ）内に２つのユニバーサルシリアルバススーパースピード物理層（ＵＳＢ  ＳＳ  ＰＨＹｓ）を提供することと、ここで前記ＵＳＢ  ＳＳ  ＰＨＹｓの各々は信号を受信および送信する２つの差動双方向端子を含む、ここにおいて、前記差動双方向端子の各々は並列インバーターのそれぞれのセットに結合される、
ＵＳＢモードで動作するとき前記差動双方向端子を介してＵＳＢタイプＣコネクタとＵＳＢコントローラとの間に４つのデータ通信経路の第１のセットを提供するように前記ＵＳＢ  ＳＳ  ＰＨＹｓを構成することと、ここにおいて、前記ＵＳＢ  ＳＳ  ＰＨＹｓを構成することは、２つの受信経路と２つの送信経路を有する４つのデータ通信経路の前記第１のセットを提供することを備え、さらに、前記ＵＳＢタイプＣコネクタに結合された前記ＵＳＢタイプＣプラグの方向に従って前記受信経路の１つはアイドル状態であり前記送信経路の１つはアイドル状態である、さらに、ここにおいて、前記２つの受信経路を提供するように前記ＵＳＢ  ＳＳ  ＰＨＹｓを構成することは、前記受信経路に関連づけられた前記差動双方向端子の一方に結合された並列インバーターのセットに関するトランジスタをスイッチオンすることを含む、
ディスプレイポートモードで動作するとき前記差動双方向端子を介して前記ＵＳＢタイプＣコネクタとビデオコントローラとの間に４つのデータ通信経路の第２のセットを提供するように前記ＵＳＢ  ＳＳ  ＰＨＹｓを再構成することと、さらに、ここにおいて前記ＵＳＢ  ＳＳ  ＰＨＹｓを再構成することは、前記差動双方向端子の他方に結合された並列インバーターのセットに関するトランジスタをスイッチオンすることを含む、
を備える方法。
【請求項７】
前記４つのデータ通信経路の第１のセットを提供するために前記ＵＳＢ  ＳＳ  ＰＨＹを構成することは、双方向レーンフロントエンド回路に関連づけられた前記差動双方向端子の一方に前記ＵＳＢコントローラを電気的に結合するように前記双方向レーンフロントエンド回路を構成することを含む、請求項６の方法。
【請求項８】
前記４つのデータ通信経路の第２のセットを提供するために前記ＵＳＢ  ＳＳ  ＰＨＹを再構成することは、双方向レーンフロントエンド回路に関連づけられた前記差動双方向端子の一方に前記ビデオコントローラを電気的に結合するように前記双方向レーンフロントエンド回路を構成することを含む請求項６の方法。
【請求項９】
ＵＳＢモードで動作するとき、ＵＳＢ３．１プロトコルが利用され、ディスプレイポートモードで動作するときディスプレイポート（ＤＰ）プロトコルが利用される、請求項８の方法。
【請求項１０】
ＵＳＢ３．１プロトコルを利用するとき、双方向レーンフロントエンド回路は、前記ＵＳＢタイプＣコネクタに結合された外部デバイスからの信号を受信し、前記受信された信号の表示を前記ＵＳＢコントローラに提供するように動作可能であり、
ここにおいて、前記ＤＰプロトコルを利用するとき、前記双方向レーンフロントエンド回路は前記ビデオコントローラから信号を受信し、前記ＵＳＢタイプＣコネクタに結合された前記外部デバイスに前記受信された信号の表示を送信するように動作可能である、請求項９の方法。
【請求項１１】
システムオンチップ（ＳｏＣ）内に第１および第２の物理層（ＰＨＹ）を提供することと、ここにおいて前記第１のＰＨＹは第１および第２のラインを含み、前記第２のＰＨＹは第３および第４のラインを含む、ここにおいて、前記第１、第２、第３、および第４のラインは各々差動ペアを備える、
第１のモードで動作することと、ここにおいて、前記第１のモードで動作することは、信号を送信するために前記第２のＰＨＹの前記第３のラインと前記第１のＰＨＹの前記第１のラインを構成することと、信号を受信するために前記第２のＰＨＹの前記第４のラインと前記第１のＰＨＹの前記第２のラインを構成することを含み、
第２のモードで動作することと、ここにおいて、前記第２のモードで動作することは、前記第１のライン、前記第２のライン、前記第３のライン、および前記第４のラインが信号を受信するように前記第２のＰＨＹの前記第３のラインと前記第１のＰＨＹの前記第１のラインをその後再構成することを含み、ここにおいて前記第１のライン、第２のライン、第３のライン、および第４のラインの各々はそれぞれの差動双方向端子と並列インバーターのそれぞれのセットに結合され、さらに、ここにおいて、信号を受信するように前記第１のライン、第２のライン、第３のラインおよび第４のラインの各々を構成することは前記並列インバーターの各々におけるトランジスタをスイッチオンすることを含む、
を備える方法。
【請求項１２】
前記第２のモードで動作することは、前記第１、第２、第３および第４のラインがすべて信号を送信するために構成されるように、信号を送信するために前記第１のＰＨＹの前記第２のラインを再構成することと、信号を送信するために前記第２のＰＨＹの前記第４のラインを再構成することと、信号を送信するために前記第１のＰＨＹの前記第２のラインを再構成することとをさらに含む、請求項１１の方法。
【請求項１３】
信号を送信するために前記第１のＰＨＹの前記第２のラインを再構成することは、前記第１のＰＨＹの前記第２のラインに結合された前記差動双方向端子の第２の端子にビデオコントローラを電気的に結合するために第２の双方向レーンフロントエンド回路を利用することを含み、
ここにおいて、信号を送信するために前記第２のＰＨＹの前記第４のラインを再構成することは前記第２のＰＨＹの前記第４のラインに結合された前記差動双方向端子の第４の端子に前記ビデオコントローラを電気的に結合するために第４の双方向レーンフロントエンド回路を利用することを含む、請求項１２の方法。
【請求項１４】
信号を受信するために前記第１のＰＨＹの前記第１のラインを再構成することは、前記第１のＰＨＹの前記第１のラインに結合された前記差動双方向端子の第１の端子にビデオコントローラを電気的に結合するために第１の双方向レーンフロントエンド回路を利用することを含み、
ここにおいて、信号を受信するために前記第２のＰＨＹの前記第３のラインを再構成することは前記第２のＰＨＹの前記第３のラインに結合された前記差動双方向端子の第３の端子に前記ビデオコントローラを電気的に結合するために第３の双方向レーンフロントエンド回路を利用することを含む、請求項１１の方法。
【請求項１５】
前記第１のモードはＵＳＢモードであり、前記第２のモードはディスプレイポートモードである、請求項１１の方法。
【請求項１６】
前記第１のモードで動作するとき、信号を送信するために前記第１のラインと前記第３のラインを構成することは、前記第３のラインと前記第１のラインにＵＳＢコントローラを電気的に結合するためにそれぞれ、第１および第３の双方向レーンフロントエンド回路を利用することを含み、
ここにおいて、前記第１のモードで動作するとき、信号を受信するために前記第２のラインと前記第４のラインを構成することは前記第４のラインと前記第２のラインに前記ＵＳＢコントローラを電気的に結合するためにそれぞれ第２および第４の双方向レーンフロントエンド回路を利用することを含む、請求項１５の方法。
【国際調査報告】
2018519568.tif 000008
2018519568.tif 000009
2018519568.tif 000010
2018519568.tif 000011
2018519568.tif 000012