(57)【要約】  電圧モニタ回路は、監視電圧入力（４２）、監視電圧の値を基準コンデンサ電圧として記憶することができるように構成された基準コンデンサ（３２）、監視電圧の値をタイムアウトコンデンサ電圧として記憶することができるように構成されたタイムアウトコンデンサ（３４）を備える。タイムアウトコンデンサは、基準コンデンサよりも高い漏電を生じる。また電圧モニタ回路は、監視電圧と基準コンデンサ電圧とを比較し、タイムアウトコンデンサ電圧と基準コンデンサ電圧とを比較し、比較に基づいて比較器の出力（９）における論理信号を生成するように構成された比較器（２）も備え、論理信号は、少なくとも基準コンデンサ電圧が監視電圧およびタイムアウトコンデンサ電圧の両方と等しいかそれ以下である場合、第１の論理値を有する。【選択図】図２
2018519510.tif 000002
【特許請求の範囲】
【請求項１】
監視電圧入力と、
前記監視電圧の値を基準コンデンサ電圧として記憶することができるように構成された基準コンデンサと、
前記監視電圧の値をタイムアウトコンデンサ電圧として記憶することができるように構成され、前記基準コンデンサよりも高い漏電を生じるタイムアウトコンデンサと、
前記監視電圧と前記基準コンデンサ電圧とを比較し、前記タイムアウトコンデンサ電圧と前記基準コンデンサ電圧とを比較し、前記比較に基づいて、少なくとも前記基準コンデンサ電圧が前記監視電圧および前記タイムアウトコンデンサ電圧の両方と等しいかそれ以下である場合、第１の論理値を有する論理信号を比較器の出力において生成するように構成された比較器と
を備える電圧モニタ回路。
【請求項２】
前記比較器は、前記監視電圧または前記タイムアウトコンデンサ電圧が前記基準コンデンサ電圧よりもオフセット電圧だけ下まで低下すると、前記論理信号が第２の論理値を有するように構成される、請求項１に記載の電圧モニタ回路。
【請求項３】
前記タイムアウトコンデンサと並列に接続された漏電トランジスタを備える、請求項１または２に記載の電圧モニタ回路。
【請求項４】
前記基準コンデンサおよび前記タイムアウトコンデンサは、スイッチを介して前記監視電圧入力に接続される、請求項１、２、または３に記載の電圧モニタ回路。
【請求項５】
前記電圧モニタ回路は、前記スイッチを閉じ、前記基準コンデンサおよび前記タイムアウトコンデンサを前記監視電圧入力に接続するように構成されたリフレッシュ入力を備える、請求項４に記載の電圧モニタ回路。
【請求項６】
前記比較器は、
ゲート端末が前記基準コンデンサに接続された第１のトランジスタを含む第１の部分と、
前記第１の部分と並列であり、ゲート端末が前記監視電圧に接続された第２のトランジスタおよびゲート端末が前記タイムアウトコンデンサに接続された第３のトランジスタを含み、前記第２および第３のトランジスタは直列である第２の部分と、
前記第１および第２の部分に接続され、前記論理信号を生成するように構成された双安定部と
を備える、請求項１〜５のいずれかに記載の電圧モニタ回路。
【請求項７】
前記基準コンデンサは第４のトランジスタに接続される、請求項６に記載の電圧モニタ回路。
【請求項８】
第１の入力電圧でゲート端末が第１の入力に接続された第１のトランジスタを含む第１の部分と、
前記第１の部分と並列であり、第２の入力電圧でゲート端末が第２の入力に接続された第２のトランジスタおよび第３の入力電圧でゲート端末が第３の入力に接続された第３のトランジスタを含み、前記第２および第３のトランジスタは直列である第２の部分と、
前記第１および第２の部分に接続され、少なくとも前記第１の電圧が前記第２の入力電圧および前記第３の入力電圧の両方と等しいかそれ以下である場合、第１の論理値を有する論理信号を比較器の出力において生成するように構成された双安定部と
を備える比較器。
【請求項９】
前記第２の入力電圧または前記第３の入力電圧が前記第１の入力電圧よりもオフセット電圧だけ下まで低下すると、前記論理信号が第２の論理値を有するように構成された、請求項８に記載の比較器。
【請求項１０】
前記オフセット電圧は、トランジスタサイズの比率によって決定される、請求項２または９に記載の電圧モニタ回路または比較器。
【請求項１１】
前記出力は前記第２の部分に接続される、請求項６〜１０のいずれかに記載の電圧モニタ回路または比較器。
【請求項１２】
前記第１の入力は第４のトランジスタに接続される、請求項８〜１１のいずれかに記載の電圧モニタ回路または比較器。
【請求項１３】
前記第１および第４のトランジスタは直列である、請求項７または１２に記載の電圧モニタ回路または比較器。
【請求項１４】
前記第１および第４のトランジスタの前記ゲート端末は互いに接続される、請求項７、１２、または１３のいずれかに記載の電圧モニタ回路または比較器。
【請求項１５】
前記比較器は電流源を備える、請求項６〜１４のいずれかに記載の電圧モニタ回路または比較器。
【請求項１６】
前記電流源は、前記第１および第３のトランジスタのソース端末に接続される、請求項１５に記載の電圧モニタ回路または比較器。
【請求項１７】
前記第１、第２、第３、または第４のトランジスタの１または複数は、ｎチャネル金属酸化膜半導体（ＮＭＯＳ）電界効果トランジスタである、請求項６〜１６のいずれかに記載の電圧モニタ回路または比較器。
【請求項１８】
前記第２のトランジスタのソース端末は、前記第３のトランジスタのドレーン端末に接続される、請求項６〜１７のいずれかに記載の電圧モニタ回路または比較器。
【請求項１９】
前記第３のトランジスタのソース端末は、前記第１または第４のトランジスタのソース端末に接続される、請求項６〜１８のいずれかに記載の電圧モニタ回路または比較器。
【請求項２０】
前記双安定部は、
ドレーン端末が前記第１のトランジスタのドレーン端末に接続され、ゲート端末が前記第２のトランジスタのドレーン端末に接続された第１の双安定部トランジスタと、
ドレーン端末が前記第２のトランジスタのドレーン端末に接続され、ゲート端末が前記第１のトランジスタのドレーン端末に接続された第２の双安定部トランジスタと
を備える、請求項６〜１９のいずれかに記載の電圧モニタ回路または比較器。
【請求項２１】
前記双安定部は、
ゲート端末およびドレーン端末が前記第１の双安定部トランジスタの前記ドレーン端末に接続された第３の双安定部トランジスタと、
ゲート端末およびドレーン端末が前記第２の双安定部トランジスタの前記ドレーン端末に接続された第４の双安定部トランジスタと
を更に備える、請求項２０に記載の電圧モニタ回路または比較器。
【請求項２２】
前記第１、第２、第３、および第４の双安定部トランジスタを備えるグループのうちの１または複数は、それぞれのソース端末が電源に接続されるように構成される、請求項２０または２１に記載の電圧モニタ回路または比較器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧モニタおよび比較器回路に関し、特に、デジタル電圧比較器に関する。
【背景技術】
【０００２】
多くの場合、たとえば電圧レベルの変化または閾値を跨ぐ電圧レベルを検出するために、電圧レベルを監視可能であることが望ましい。そのため、２つの電圧または電流を比較し、２つのうちどちらがより高いかに依存する特定のデジタル値を出力するために、比較器が一般的に使用される。たとえば１つの電圧Ｖ＋が他方の電圧Ｖ−よりも大きい場合、そのような比較器はデジタル「１」（すなわち論理ハイ）を出力し、逆が当てはまる場合はデジタル「０」（すなわち論理ロー）を出力してよい。
【０００３】
入力電圧を複数の基準電圧と比較するために、入力電圧と１つの基準電圧とを比較するために第１の比較器を使用し、入力電圧と他の基準電圧とを比較するために第２の比較器を使用し、第１および第２の比較器の出力を結合するためにブール論理ゲート（たとえば論理ＯＲゲート）を用いることが当該技術において通例である。しかし、比較器およびブール論理ゲートはいずれも一般に複数のトランジスタから組み立てられるので、そのような構成は、たとえばスマートフォン、タブレット、および装着型テクノロジーなどの低電力アプリケーションに望まれるものより多くの電力要件を有する。
【０００４】
また出願人は、緩慢にしか変化しない入力電圧を監視するために比較器が使用される場合、基準電圧におけるドリフトに関する問題が生じ得ることも理解している。
【発明の概要】
【課題を解決するための手段】
【０００５】
第１の態様の観点によると、本発明は、
監視電圧入力と、
監視電圧の値を基準コンデンサ電圧として記憶することができるように構成された基準コンデンサと、
監視電圧の値をタイムアウトコンデンサ電圧として記憶することができるように構成され、基準コンデンサよりも高い漏電を生じるタイムアウトコンデンサと、
監視電圧と基準コンデンサ電圧とを比較し、
タイムアウトコンデンサ電圧と基準コンデンサ電圧とを比較し、
比較に基づいて、少なくとも基準コンデンサ電圧が監視電圧およびタイムアウトコンデンサ電圧の両方と等しいかそれ以下である場合、第１の論理値を有する論理信号を比較器の出力において生成する
ように構成された比較器と
を備える電圧モニタ回路を提供する。
【０００６】
当業者には理解されるように、本発明は、特定の時間における監視電圧の値を基準コンデンサ電圧として記憶し、その後、監視電圧の値と基準コンデンサ電圧とを比較することによって、監視電圧のレベルの変化を検出することができる電圧モニタを提供する。タイムアウトコンデンサに基準コンデンサよりも高い漏電率を設けることによって、監視電圧が適当な時間内に基準コンデンサ電圧を下回らなかった場合、タイムアウトコンデンサ電圧が出力論理信号における変化をトリガするために使用され得るような時間制限が設定される。これによって、監視電圧が緩慢にしか下降しない場合、ドリフトの影響が回避され得る。
【０００７】
いくつかの実施形態において、出力論理信号は、監視電圧またはタイムアウトコンデンサ電圧が基準コンデンサ電圧を下回るとすぐに第２の論理値を有してよい。しかし、実施形態のセットにおいて、比較器は、監視電圧またはタイムアウトコンデンサ電圧が基準コンデンサ電圧よりオフセット電圧だけ下まで低下すると、論理信号が第２の論理値を有するように構成される。これによって、電圧モニタ回路は、監視電圧におけるリップルを許容することができる。
【０００８】
タイムアウトコンデンサがより高い漏電を生じるように構成され得ることが可能な方法は複数存在するが、実施形態のセットにおいて、漏電トランジスタがタイムアウトコンデンサと並列に接続される。この漏電トランジスタは、上記の「タイムアウト」機能を有利かつ予想通りにもたらすことができ、漏電トランジスタを流れる漏洩電流は、タイムアウトコンデンサ電圧を制御された速度で緩慢に下降させる。上述したように、これによって、監視電圧（すなわち回路入力電圧）が基準コンデンサ電圧を下回るまでに長い時間を要する場合に生じる可能性がある電圧ドリフトの問題が緩和され得る。
【０００９】
実施形態のセットにおいて、基準コンデンサおよびタイムアウトコンデンサは、スイッチを介して監視電圧入力に接続される。当業者は理解するように、この構成は、基準コンデンサに記憶された過去のサンプル値に対して経時的に回路入力電圧を監視する方法を提供する。そのような実施形態のセットにおいて、電圧モニタ回路は、スイッチを閉じ、基準コンデンサおよびタイムアウトコンデンサを監視電圧入力に接続するように構成されたリフレッシュ入力を備える。この有利な構成は、電圧モニタ回路に、必要に応じて２つのコンデンサに回路入力電圧の新たなサンプルを与える方法を提供する。上に概説した機能を提供することができる比較器は複数存在する。しかし、有利な実施形態のセットにおいて、比較器は、
ゲート端末が基準コンデンサに接続された第１のトランジスタを含む第１の部分と、
第１の部分と並列であり、ゲート端末が監視電圧に接続された第２のトランジスタおよびゲート端末がタイムアウトコンデンサに接続された第３のトランジスタを含み、第２および第３のトランジスタは直列である第２の部分と、
第１および第２の部分に接続され、論理信号を生成するように構成された双安定部と
を備える。
【００１０】
そのような比較器は、それ自体の権利において新規性および創造性を有するものであり、第２の態様の観点によると、本発明は、
第１の入力電圧でゲート端末が第１の入力に接続された第１のトランジスタを含む第１の部分と、
第１の部分と並列であり、第２の入力電圧でゲート端末が第２の入力に接続された第２のトランジスタおよび第３の入力電圧でゲート端末が第３の入力に接続された第３のトランジスタを含み、第２および第３のトランジスタは直列である第２の部分と、
第１および第２の部分に接続され、少なくとも第１の電圧が第２の入力電圧および第３の入力電圧の両方と等しいかそれ以下である場合、第１の論理値を有する論理信号を比較器の出力において生成するように構成された双安定部と
を備える比較器を提供する。
【００１１】
したがって、当業者には理解されるように、本発明のこの態様は、第１の入力における電圧を第２および第３の入力の両方における電圧と同時に比較することができる自己完結型複数入力比較器を提供する。電流は一般に、第１および第２の部分を非対称的に流れる。任意の所与の時間に、最も高い電圧に接続された部分に、より多くの電流が流れる。その後双安定部によって、比較器の出力は、論理ハイまたは論理ローのいずれかを満たす。トランジスタの対を「スタックする」ことにより、同じ比較器において複数の比較が行われ得る。この有利な構成は、複数の比較器およびブール論理ゲートを使用する従来の構成と比較して著しい電力消費の低減をもたらし得る。一部の環境においては、５０％の低減が実現され得る。
【００１２】
比較器が本発明の第１の態様によって使用される場合、第１の入力は基準コンデンサであり、第２の入力は監視電圧であり、第３の入力はタイムアウトコンデンサである。したがって、第１、第２、または第３の入力への言及は、本発明の第１の態様の文脈において適切に解釈されなければならない。
【００１３】
当業者は更に理解するように、本発明のいずれの態様も、適宜、第１および第２の部分の各々に追加の直列トランジスタを加えることによって、３より多い数の入力を利用するように拡大されてよい。
【００１４】
双安定部が第１または第２の部分のいずれかに接続されるノードから出力が取り出されてよい。出力がどこから取り出されるかの選択は重要ではなく、単に、得られる出力の極性を決定するのみである。いくつかの実施形態において、出力は第２の部分に接続される。そのような実施形態において、第１の論理値は論理ローであり、第２の論理値は論理ハイ値であってよい。
【００１５】
いくつかの実施形態において、第１の入力と第２および第３の入力とに存在する公称電圧間の直接比較が所望される場合がある。そのような場合、出力は、第２または第３の入力が第１の入力を下回ると、第２の論理値（一般に第１の論理値の逆数）に切り換わる。しかし、実施形態のセットにおいて、出力は、第２または第３の入力電圧が第１の入力電圧より少なくともオフセット値だけ下まで低下しなければ、切り換わることはない。これは、第１および第２の部分にそれぞれ異なる物理サイズ（たとえば異なるトランジスタ幅）のトランジスタを使用して固有の非対称性をもたらし、比較器に組込みオフセット電圧を持たせることによって実現され得る。したがって実施形態のセットにおいて、オフセット電圧は、トランジスタサイズの比によって決定される。
【００１６】
第１および第２の部分は、差動対回路の両側を形成するものとして理解され得る。第１の部分に単一のトランジスタを設け、第２の部分に２つのトランジスタを設けることが可能であるが、特定の実施形態のセットにおいて、第１の入力は第４のトランジスタに接続される。実施形態のセットにおいて、第１および第４のトランジスタは直列である。実施形態のセットにおいて、第１および第４のトランジスタのゲート端末は接続される。各部分におけるトランジスタの数を等しく保つことによって、回路は均衡を保つことができ、使用中に補償する必要がある、比較器におけるあらゆる不所望のバイアスのリスクが軽減される。モンテカルロミスマッチ解析は、このように差動対回路を構成することによって、より良い性能が得られることを示した。
【００１７】
実施形態のセットにおいて、比較器は電流源を備える。実施形態のセットにおいて、電流源は、第１および第３のトランジスタのソース端末に接続される。
【００１８】
バイポーラ接合トランジスタ（ＢＪＴ）および接合ゲート電界効果トランジスタ（ＪＦＥＴまたはＪＵＧＦＥＴ）を含む、本発明に従って指定されるトランジスタのために容易に利用され得るトランジスタ技術は複数存在する。実施形態のセットにおいて、比較器は、１または複数の電界効果トランジスタ（ＦＥＴ）を備える。実施形態のセットにおいて、比較器は、１または複数の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を備える。実施形態のセットにおいて、第１、第２、第３、および任意選択的に第４のトランジスタの１または複数は、ｎチャネル金属酸化膜半導体（ＮＭＯＳ）電界効果トランジスタである。より多くのトランジスタが設けられる場合、それらもまたＮＭＯＳＦＥＴであってよい。
【００１９】
当業者は理解するように、本発明の範囲は、そのようなトランジスタ技術の全てに及び、「電界効果トランジスタ」（ＦＥＴ）という用語は、金属絶縁半導体電界効果トランジスタ（ＭＩＳＦＥＴ）、絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴ）、複数ゲート電界効果トランジスタ（ＭｕＧＦＥＴ）、複数独立ゲート電界効果トランジスタ（ＭＩＧＦＥＴ）、シリコン「フィン」巻付き型デバイス本体を有する非平面２重ゲート電界効果トランジスタ（ＦｉｎＦＥＴ）、および本明細書に明記されない他の電界効果トランジスタ技術を包含することが理解される。
【００２０】
実施形態のセットにおいて、第２のトランジスタのソース端末は、第３のトランジスタのドレーン端末に接続される。これは、第２および第３のトランジスタ間の直列接続をもたらし、電流がそれらを通って流れ、両方のトランジスタが「オン」に保たれる（すなわち、それらのゲートソース電圧が各々の閾値電圧を超える）ことを可能にする。
【００２１】
実施形態のセットにおいて、第３のトランジスタのソース端末は、第１または任意選択的に第４のトランジスタのソース端末に接続される。これは、比較器の第１および第２の部分の間の並列接続をもたらす。
【００２２】
実施形態のセットにおいて、双安定部は、複数のトランジスタを備える。実施形態のセットにおいて、双安定部は、１または複数の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を備える。実施形態のセットにおいて、双安定部は、複数のｐチャネル金属酸化膜半導体（ＰＭＯＳ）電界効果トランジスタを備える。ＮＭＯＳ（すなわち、第１および第２の部分）およびＰＭＯＳ（すなわち、双安定部）トランジスタの両方を含む有利な実施形態、すなわち相補型金属酸化膜半導体（ＣＭＯＳ）電界効果トランジスタを使用する実装は、一般に、１種類のみのＭＯＳＦＥＴまたはＢＪＴを使用する実施形態よりも優れた雑音抵抗および（有効電力および予備電力両方の）電力消費特性を有するとともに、より大きな実装密度がもたらされることを可能にする。しかし、当業者は理解するように、第１の部分および第２の部分にＰＭＯＳトランジスタを使用し、双安定部にＮＭＯＳトランジスタを使用する代替の実装も本発明の範囲内である。
【００２３】
実施形態のセットにおいて、双安定部は、
ドレーン端末が前記第１のトランジスタのドレーン端末に接続され、ゲート端末が第２のトランジスタのドレーン端末に接続された第１の双安定部トランジスタと、
ドレーン端末が第２のトランジスタのドレーン端末に接続され、ゲート端末が第１のトランジスタのドレーン端末に接続された第２の双安定部トランジスタと
を備える。
【００２４】
この特定の構成は、比較器に双安定出力をもたらし、すなわち出力値が、第１および第２の部分に接続された電圧の比較に依存して論理ハイまたは論理ローのいずれかに「ラッチ」する。
【００２５】
実施形態のセットにおいて、双安定部は、
ゲート端末およびドレーン端末が第１の双安定部トランジスタのドレーン端末に接続された第３の双安定部トランジスタと、
ゲート端末およびドレーン端末が第２の双安定部トランジスタのドレーン端末に接続された第４の双安定部トランジスタと
を更に備える。
【００２６】
当業者には理解されるように、これらの追加のトランジスタは、各々がダイオード接続された構成であり、第１および第４の双安定部トランジスタが第１の電流ミラーを形成し、第２および第３の双安定部トランジスタが第２の電流ミラーを形成するように、電流ミラーを形成する。
【００２７】
実施形態のセットにおいて、第１、第２、第３、および第４の双安定部トランジスタを備えるグループのうちの１または複数は、それぞれのソース端末が電源に接続されるように構成される。
【００２８】
本発明の実施形態は、単に一例として、添付図面を参照して以下で説明される。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態に係る３入力比較器の回路図である。
【図２】図１の比較器を含む電圧モニタの回路図である。
【図３】図１の３入力比較器の入力と出力との関係を示すタイミング図である。
【図４】図２の電圧モニタのタイムアウトコンデンサの利点を示すタイミング図である。
【発明を実施するための形態】
【００３０】
図１は、本発明の実施形態に係る、３入力比較器２の回路図である。比較器２は、モニタ入力４、基準入力６、タイムアウト入力８、および出力９を有する。
【００３１】
モニタ入力４は、モニタＮＭＯＳトランジスタ１０のゲート端末に接続される。タイムアウト入力８は、タイムアウトＮＭＯＳトランジスタ１２のゲート端末に接続される。モニタトランジスタおよびタイムアウトトランジスタ１０、１２は、モニタトランジスタ１０のソース端末がタイムアウトトランジスタ１２のドレーン端末に接続されるように互いに直列に接続される。
【００３２】
基準入力６は、上側および下側基準ＮＭＯＳトランジスタ１４、１６の両方のゲート端末に接続され、上側および下側基準ＮＭＯＳトランジスタ１４、１６は、上側基準トランジスタ１４のソース端末が下側基準トランジスタ１６のドレーン端末に接続されるように互いに直列に接続される。理解されるように、「上側」および「下側」という名称は単に符号として使用されるにすぎず、他の任意の含意を持つものではない。
【００３３】
トランジスタ１０、１２、１４、１６は、回路の一方の側にあるモニタおよびタイムアウトトランジスタ１０、１２が、回路の他方の側にある基準トランジスタ１４、１６のＮ倍大きい物理幅を有するように製造される（Ｎは必ずしも整数ではない）。１つの特定の例において、Ｎは２．７５（１１：４の比に対応）に選択され、比較器に７５ｍＶの組込みオフセットが設けられる。
【００３４】
タイムアウトトランジスタ１２および下側基準トランジスタ１６のソース端末は互いに接続され、かつ電流源２８に接続される。
【００３５】
第１の双安定部ＰＭＯＳトランジスタ２０は、ソース端末が給電レール１８に接続され、ドレーン端末がモニタトランジスタ１０のドレーン端末に接続され、ゲート端末が上側基準トランジスタ１４のドレーン端末に接続されるように配置される。
【００３６】
第２の双安定部ＰＭＯＳトランジスタ２２は、ソース端末が給電レール１８に接続され、ドレーン端末が上側基準トランジスタ１４のドレーン端末に接続され、ゲート端末がモニタトランジスタ１０のドレーン端末に接続されるように配置される。
【００３７】
第３の双安定部ＰＭＯＳトランジスタ２４は、ソース端末が給電レール１８に接続され、ゲート端末およびドレーン端末がモニタトランジスタ１０のドレーン端末および第２の双安定部トランジスタ２２のゲート端末の両方に接続されるように接続される。
【００３８】
第４の双安定部ＰＭＯＳトランジスタ２６は、ソース端末が給電レール１８に接続され、ゲート端末およびドレーン端末が上側基準トランジスタ１４のドレーン端末および第１の双安定部トランジスタ２０のゲート端末の両方に接続されるように接続される。
【００３９】
この特定の実装はノード１５からのシングルエンド出力を利用するが、実際は、出力は、出力９におけるレールツーレール論理信号を得るために更に増幅される必要がある。ノード１５における電圧は、モニタ入力４および／またはタイムアウト入力８における電圧が基準入力６における電圧より下まで低下するにつれ更に負になるので、上記は反転増幅器を用いて実現され得る。説明を容易にするため、これは、ノード１５における電圧を取り出し出力９における正しい極性の論理信号に変換するインバータ１３として単純に示される。代替の実装において、比較器２からの出力は差動であり、ノード１５で取り出され（反転出力）、モニタトランジスタ１０のドレーン端末で取り出される（非反転出力）。差動信号はその後、これをレールツーレール論理信号に変換する第２の増幅器ステージへ供給される。
【００４０】
ここで説明するように、使用時に比較器２は、モニタ入力４またはタイムアウト入力８のいずれかにおける電圧が、基準入力６における電圧を、この例では上述したように７５ｍＶである組込みオフセットより大きく下回ると常に、出力９が論理ハイに設定されるように動作する。これが生じると、電流は比較器の両側を非対称的に流れる。具体的には、物理サイズの差にかかわらず、モニタおよびタイムアウトトランジスタ１０、１２よりも上側および下側基準ＮＭＯＳトランジスタ１４、１６に多くの電流が流れる。その結果、双安定部ＰＭＯＳトランジスタ２０、２２、２４、２６によって、比較器２の出力９が論理ハイを満たす。
【００４１】
同様に、モニタ入力４およびタイムアウト入力８の両方における電圧が、基準入力６における電圧と同じである場合、またはそれらの差がオフセット電圧未満である場合、上側および下側基準ＮＭＯＳトランジスタ１４、１６よりもモニタおよびタイムアウトトランジスタ１０、１２に多くの電流が流れる。その結果、双安定部ＰＭＯＳトランジスタ２０、２２、２４、２６によって、比較器２の出力９が論理ローを満たす。
【００４２】
図２は、図１の比較器２を含む電圧モニタ３０の回路図である。電圧モニタ３０は、基準コンデンサ３２およびタイムアウトコンデンサ３４も含む。基準コンデンサ３２両端の電圧は、比較器２への基準入力６を供給し、タイムアウトコンデンサ３４両端の電圧は、比較器２へのタイムアウト入力８を供給し、モニタされた回路４２への入力は、比較器２へのモニタ入力４を供給する。
【００４３】
「漏洩」トランジスタ３６は、タイムアウトコンデンサ３４の両端にダイオード接続され、ドレーンがコンデンサ３４の一方の側に接続され、ソースおよびゲートが他方の側に接続されている（よって、直接またはタイロー回路を介してグランドに接続される）。これにより、後述するように、タイムアウトコンデンサ３４からの電荷漏れの制御がもたらされる。
【００４４】
第１のスイッチ３８および第２のスイッチ４０は、監視電圧入力４２をそれぞれタイムアウトコンデンサ３４および基準コンデンサ３２へ選択的に接続する。
【００４５】
使用中、外部論理（不図示）によって制御されるリフレッシュ信号４４は、コンデンサ３２、３４を瞬時入力電圧４２まで充電するのに足る期間、基準およびタイムアウトコンデンサ３２、３４が、監視入力電圧４２に接続されるように、第１および第２のスイッチ３８、４０を一定期間閉じるように動作する。その後リフレッシュ信号４４は再びローになり、スイッチ３８、４０を開く。この時点で、出力９は論理ローである。
【００４６】
漏電トランジスタ３６は、そこに少量の漏洩電流を流すことが可能である。それによって、タイムアウトコンデンサ３４両端の電圧は時間とともに徐々に減少する。図４を参照して以下で詳述するように、これにより、モニタされる入力電圧４２が基準入力６における電圧を下回るまでに長い時間を要する場合に電圧ドリフトが生じる可能性があるという問題が回避される。
【００４７】
監視入力４２における電圧またはタイムアウトコンデンサ３４両端の電圧のいずれかが、基準コンデンサ３２両端の電圧を、たとえば上述したように７５ｍＶなどの組込みオフセットよりも大きく下回る場合、出力９は、図１を参照して上述したように論理ハイに設定される。出力９が論理ハイに設定されると、リフレッシュ信号４４もまた論理ハイに設定され、それによって上述したように動作を再開する。
【００４８】
図３は、図１の３入力比較器２の入力４、６、８と出力９との関係を示すタイミング図である。開始時間１００において、モニタ入力４、基準入力６、およびタイムアウト入力８は全て、監視回路入力電圧４２の値に充電されるので、概ね等しい。
【００４９】
次の時間１０２において、モニタ入力４における電圧は、上述したように基準入力６における電圧より７５ｍＶ少ない閾値１１より下まで低下する。比較器回路２の動作により、この時点で、出力９における信号は論理ローから論理ハイへ遷移する。
【００５０】
モニタ入力４における電圧はその後、時点１０４において閾値１１より上まで増加し、それによって出力９における信号は論理ローに戻る。
【００５１】
その後、時点１０６において、タイムアウト入力８における電圧は閾値１１より下まで減少する。再び、比較器２が上述したように動作し、出力信号９は再び論理ハイへ遷移する。
【００５２】
図４は、図２の電圧モニタ３０のタイムアウトコンデンサ３４の利点を示すタイミング図である。この例において、モニタ入力４は、基準入力６における電圧がドリフトを開始するほど緩やかな速度で減少する。これは、基準コンデンサ３２における漏洩に起因する。その結果、モニタ入力４における電圧が元の値（すなわち開始時間２００における基準コンデンサ３２の両端に記憶された値）を７５ｍＶより大きく下回るまで低下する場合でも、予定の閾値１１を跨いだにもかかわらず、比較器２は出力９における論理ハイへの遷移をもたらさない。
【００５３】
しかし、漏電トランジスタ３６により、タイムアウトコンデンサ３４は、基準コンデンサ３２よりも大きい割合で電流を漏洩する。それによって、タイムアウト入力８における電圧は既知のように減少し、時点２０２において出力９は、モニタ入力４における電圧が基準入力６を、７５ｍＶを超えて減少していない場合でも、論理ハイへの遷移を経る。上述したように、これにより、監視回路のリフレッシュ（コンデンサ３２、３４への新たな値の記憶）が生じる。
【００５４】
上記から分かるように、低電力アプリケーションに適した電圧モニタ回路および付随する３入力比較器が説明され、これは、ドリフトによって生じ得る問題を防ぎながら下降電圧が閾値に対して監視されることを可能にする。特定の実施形態が詳細に説明されたが、当業者には理解されるように、本明細書に記載された本発明の原理を用いて多くの変形例および変更例が考えられる。
【図１】
2018519510.tif 000003
【図２】
2018519510.tif 000004
【図３】
2018519510.tif 000005
【図４】
2018519510.tif 000006
【国際調査報告】
2018519510.tif 000007
2018519510.tif 000008
2018519510.tif 000009
2018519510.tif 000010