(57)【要約】  本開示は、電源から負荷へ電流を供給するための回路に関するものである。整流セルは、電源によって負荷に印加される電圧を制御する主スイッチを含む。負荷が主スイッチによって電源から切り離されるとき、逆向きスイッチが負荷の電流を維持する。主スイッチが電源に負荷を再び接続するとき、逆向きスイッチは、主スイッチに負荷電流を戻す。開示された回路構成は、回復電流、損失および電磁気損失を低減するものである。主スイッチおよび逆向きスイッチの開閉シーケンスは、同期コントローラによって制御される。開示された回路は、DC-DC電圧コンバータを提供し得る。そのような回路を2つ組み合わせることにより、DC-AC電圧コンバータを提供し得る。
2018519787.tif 000002
【特許請求の範囲】
【請求項１】
電源から負荷へ電流を供給するための回路であって、
前記電源によって前記負荷に印加される電圧を制御するように構成されている主スイッチを含んでいる整流セルと、
寄生ダイオードを与えられた逆向きスイッチであって、前記主スイッチによって前記電源から前記負荷が切り離されたとき、前記負荷における電流を維持し、前記主スイッチが前記負荷を前記電源に再び接続したとき、負荷電流を前記主スイッチへ戻すように構成された逆向きスイッチと、
前記主スイッチおよび前記逆向きスイッチの開閉シーケンスを制御するように構成された同期コントローラと、
を備える回路。
【請求項２】
前記同期コントローラによって制御される補助スイッチと、
前記主スイッチを、第1のダイオードを介して前記補助スイッチに接続する補助インダクタと、
をさらに備える請求項1に記載の回路。
【請求項３】
前記補助インダクタは、前記主スイッチが開くのと同時に、前記負荷の電流を維持するために前記逆向きスイッチが閉じられ、前記補助スイッチが閉じ始めるときに、前記補助スイッチに流れる電流の変化を制限するように構成されている請求項2に記載の回路。
【請求項４】
前記同期コントローラが、前記補助スイッチが閉じた後に前記逆向きスイッチを開くように構成されており、前記補助インダクタに流れる電流が前記整流セルの出力電流を超えてから前記逆向きスイッチを開くまでの遅延を計算する請求項3に記載の回路。
【請求項５】
前記同期コントローラが、前記逆向きスイッチの前記寄生ダイオードにおけるスイッチング損失を低減するように、前記逆向きスイッチを開くための前記遅延を計算するように構成されている請求項4に記載の回路。
【請求項６】
前記同期コントローラが、前記補助インダクタに流れる電流が最大値に達した後に前記主スイッチを閉じ、次いで前記補助スイッチを開くように構成されている請求項4または5に記載の回路。
【請求項７】
第2のダイオードを介して前記補助インダクタおよび前記第1のダイオードと並列に接続された補助キャパシタを備える請求項2から6のいずれか一項に記載の回路。
【請求項８】
前記補助キャパシタが、第3のダイオードを介して前記逆向きスイッチと並列に接続されている請求項7に記載の回路。
【請求項９】
前記補助キャパシタが、前記補助スイッチが開いたとき前記補助スイッチから電荷を受け取り、前記主スイッチが開いたとき前記主スイッチへ前記電荷を伝達するように構成されている請求項7または8に記載の回路。
【請求項１０】
前記主スイッチおよび前記逆向きスイッチの各々が、金属酸化膜半導体電界効果トランジスタ(MOSFET)と、炭化けい素接合電界効果トランジスタ(JFET)と、窒化ガリウムJFETと、関連するダイオードと並列に結合された絶縁ゲートバイポーラトランジスタ(IGBT)とから選択されたものである請求項1から9のいずれか一項に記載の回路。
【請求項１１】
前記補助スイッチが、MOSFETと、炭化けい素JFETと、窒化ガリウムJFETと、関連するダイオードと並列に結合されたIGBTとから選択されたものである請求項2から10のいずれか一項に記載の回路。
【請求項１２】
前記同期コントローラが、前記主スイッチおよび前記逆向きスイッチの各々に、それぞれのゲート駆動回路を介して制御信号を供給する請求項1から11のいずれか一項に記載の回路。
【請求項１３】
前記同期コントローラが、専用のゲート駆動回路を介して前記補助スイッチに制御信号を供給する請求項2から12のいずれか一項に記載の回路。
【請求項１４】
前記同期コントローラが、1つまたは複数のフィールドプログラマブルゲートアレイ(FPGA)、1つまたは複数の結合プログラマブルロジックデバイス(CPLD)、1つまたは複数のデジタル信号プロセッサ(DSP)、1つまたは複数の特定用途向け集積回路(ASIC)あるいはその任意の組合せから選択されたものである請求項1から13のいずれか一項に記載の回路。
【請求項１５】
前記同期コントローラが、前記逆向きスイッチに流れる電流が反転するのに続いて前記逆向きスイッチを開くように構成されている請求項1から13のいずれか一項に記載の回路。
【請求項１６】
前記電源のDC電圧を、前記負荷に印加される別のDC電圧へ変換するために、請求項1から15のいずれか一項に記載の回路の使用。
【請求項１７】
請求項1から16のいずれか一項に記載の回路と、
同等の整流セルであって、前記逆向きスイッチが、前記同等の整流セルの同等の主スイッチとして使用され、前記主スイッチが、前記同等の整流セルの同等の逆向きスイッチとして使用される同等の整流セルとを備えるDC-ACコンバータであって、
前記同期コントローラが、前記主スイッチの開閉シーケンスと、前記同等の主スイッチの開閉シーケンスと、前記逆向きスイッチの開閉シーケンスと、前記同等の逆向きスイッチの開閉シーケンスとを制御し、それにより、前記負荷に流れる電流が交流になるDC-ACコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示はパワーエレクトロニクスの分野に関する。より具体的には、本開示は電圧コンバータのスイッチング位相を軟化するための回路に関するものである。
【背景技術】
【０００２】
整流セルは、DC-DCコンバータとDC-ACコンバータの両方を含む、電圧源の変換を必要とする電子システムにおいて一般に使用される。これらの整流セルは、たとえば金属酸化膜半導体電界効果トランジスタ(MOSFET)といった電力電子スイッチの使用に基づくものである。図1はMOSFETの概略図である。示されたMOSFET 10はドレイン、ゲートおよびソースを有し、ゲート抵抗RGを介してゲートに接続されたゲート駆動回路14が印加する信号12によって制御される。よく知られているように、MOSFET 10はドレインとゲートの間のCGD、ゲートとソースの間のCGS、およびドレインとソースの間のCDSなどの寄生(すなわち漂遊)キャパシタンスを含む。キャパシタンスCGD、CGSおよびCDSの合計は、MOSFET 10の出力キャパシタンスCOSSと称されることが多い。ドレインとソースの間に寄生ダイオードDpが存在する。MOSFET 10の電流はドレインからソースへ流れ得、ダイオードDpの電流は反対方向に流れ得る。MOSFET 10を回路に接続することにより、ドレインにおいて寄生インダクタンスLDが生じ、ソースにおいて寄生インダクタンスLSが生じる。MOSFET 10に寄生素子が存在することにより、MOSFET 10のスイッチング時の挙動に大きな影響がある。MOSFET 10は当業者に周知であり、本明細書でさらに説明することはない。
【０００３】
図2は従来のMOSFETに基づくDC-DCコンバータの回路図である。回路20では、電圧Vinを有する電源22からの電力が、負荷(図2の負荷として示されている)に印加される別のDC電圧に変換される。負荷は単に抵抗素子から成ってよく、あるいは容量分および/または誘導分も含み得る。負荷と並列に配置されたキャパシタCoutと、負荷に対して直列に配置されたインダクタLoutとが、逆向きダイオードDo(以下で説明する)にわたる電圧を平均するフィルタを形成し、それにより、負荷の電圧は適正に一定のままである。
【０００４】
回路20は、整流セルおよび制御要素(以下で詳細に説明する)を含み、電源22が負荷に印加する電圧を制御する。回路20の整流セルは、たとえばMOSFETまたは類似の電力電子スイッチから成り得てゲート駆動回路(図2には示されていないが、図1に示されている)によって制御される主スイッチQmと、逆向きダイオードDoとを備える。整流セルは、電源22に対して並列の等価電源キャパシタ(図示せず)と、負荷に流れる電流Ioutに対する等価電流源(具体的に示されてはいない)とをさらに含む。
【０００５】
主スイッチQmが開いたとき、電流Ioutは、矢印202および204によって表されるように、負荷から逆向きダイオードDoを通って流れて負荷に戻る。主スイッチQmが閉じたとき、電流Ioutは、矢印206、208、および再び204によって表されるように、主スイッチQmおよび電源22を流れて負荷に戻る。主スイッチQmが閉じたとき、主スイッチQmのドレインとソースの間の電圧はゼロ(または実質的にゼロ)であり、たとえばDC450ボルトといった全電圧Vinが逆向きダイオードDoにわたって印加される。しかしながら、図2の回路は、電源22の電圧Vinよりも低い制御されたDC電圧を負荷に印加するために使用するように意図されている。この目的を達成するために、整流セルは急速にオン/オフされ、整流セルのデューティサイクルが、負荷に印加される実効電圧を制御する。負荷に印加される電圧は、電源22の電圧Vinにデューティサイクルを掛けたもの等しい。
【０００６】
回路20の補助素子は、補助キャパシタCaux、補助インダクタLaux、ダイオードD1、D2およびD3、ならびに補助スイッチQaを備える。当初は、主スイッチQmが全電流Ioutを導通させているとき(矢印206を参照されたい)、そのドレインとソースの間の電圧はゼロである。そのとき、補助キャパシタCauxの電圧は実質的にVinに等しい。主スイッチQmが開くと、電流Ioutは、矢印210のように補助キャパシタCauxへ徐々に逸れる。したがって、電圧傾斜が制限され、したがってQmのターンオフがほとんどゼロの電圧において可能になり、それによって主スイッチQmのスイッチング損失が低減する。
【０００７】
次いで、主スイッチQmがオフである間に、たとえば別のMOSFETといった補助スイッチQaが、再び主スイッチQmを閉じるのに備えて閉じられる。補助スイッチQaにわたって印加された電圧は、補助インダクタLauxにわたって徐々に逸れる。したがって、電流傾斜が制限され、したがってQaのターンオンがほとんどゼロの電流において可能になり、それによって補助スイッチQaのスイッチング損失が低減する。
【０００８】
このとき、電流Ioutの一部分が、矢印212および214に見られるように、補助インダクタLauxを介してこの補助スイッチQaへ導かれる。補助インダクタLauxは、スイッチング損失を最小化するために、補助スイッチQaにわたる電圧を制限する。補助スイッチQaにわたる電圧は、Qaが閉じていく間に低下するので、その電流変化di/dtが増加し、補助インダクタLauxにわたる電圧も増加する。補助スイッチQaが完全に導電性になったとき(すなわちQaが完全に閉じたとき)、電圧Vinは実質的に補助インダクタLaux上に存在し、電流変化di/dtはVinを補助インダクタLauxの値で割ったものに等しくなる。この瞬間まで、電流Ioutの少なくとも一部分が矢印202に沿って逆向きダイオードDoを通って流れ、Doの電圧は、当初はゼロまたはゼロに近いものである。全電流Ioutが矢印214のように補助スイッチQaを通って流れるとき、回復電流は、逆向きダイオードDoにおいて反対方向に、矢印202の反対方向に流れ始める。逆向きダイオードDoにおけるこの回復電流は、VinをLauxで割った割合を有する。一旦、逆向きダイオードDoのPN接合に蓄積された電荷が引き出されると、逆向きダイオードDoが急速に遮断され、補助インダクタLauxと、逆向きダイオードDoの寄生キャパシタンス(図示せず)との間、主スイッチQmの寄生キャパシタンス(図示せず)との間、および補助キャパシタCauxを介して別のダイオードD2の寄生キャパシタンス(図示せず)との間で共振が始まる。補助キャパシタCauxはダイオードD2の寄生キャパシタンスよりもはるかに大きいことが観測される。これらのキャパシタに蓄積されたエネルギーは、共振サイクルの4分の1の後に補助インダクタLauxへ伝達される。
【０００９】
このとき逆向きダイオードDoが遮断され、前述のキャパシタに対して4分の1サイクルにわたる共振が起こったため、前述のキャパシタにわたる電圧はVinに等しい。したがって、主スイッチQmの電圧はゼロであり、この主スイッチQmはゼロ電圧で閉じることができる。次いで、補助インダクタLauxにおける損失を制限するために補助スイッチQaが開かれる。補助スイッチQaに流れていた電流は、補助キャパシタCauxへ徐々に逸れる。したがって電圧傾斜が制限され、したがってQaのターンオフがほとんどゼロの電圧で可能になり、それによって補助スイッチQaのスイッチング損失が低減する。上記で明示されたように、別のサイクルにおいてQaが開くとき、補助キャパシタCauxに蓄積された電荷は主スイッチQmへ伝達されることになる。補助キャパシタCauxでは、エネルギーはほとんど消費されない。補助インダクタンスのこの電流は、スイッチQaが開いたときそこに流れる電流と、電源電圧Vinを補助インダクタLauxで割ったものとして定義される補助インダクタンスにおける電流変化di/dtとによって規定される時間の後にゼロに到達する。
【００１０】
補助スイッチQaが開いたとき、ダイオードD1における、VinをLauxで割った割合の電流変化di/dtにより、補助インダクタLauxに対して直列のダイオードD1に回復電流が流れることになる。ダイオードD3にも別の回復電流が流れることになるが、補助キャパシタCauxが大きいため、非常に小さいはずである。ダイオードD3にわたる電圧はほぼゼロのままである。補助スイッチQaの出力キャパシタンスCOSSがダイオードD1の寄生キャパシタンスと比較して大きく、さらに、ダイオードD2がダイオードD1よりも小さいため、ダイオードD2におけるさらに別の回復電流は非常に小さいはずである。しかしながら、ダイオードD2およびD3が逆向きダイオードDoよりもはるかに小さいため、これらの回復電流の重要性は二の次である。ダイオードD1はダイオードD2やD3よりも大きく、しかも、前述のように、VinをLauxで割った割合の電流変化di/dtでオフになるので、ソフトリカバリをもたらす。
【００１１】
回路20に精通しているものなら、回路20が、0〜100パーセントの範囲のデューティサイクルで動作することができ、デューティサイクルは、スイッチの閉時間と整流セルの全サイクル時間の比として定義されることを理解するであろう。しかしながら、デューティサイクルがゼロよりも大きいときには、スイッチが完全に閉じることを可能にする必要がある。主スイッチQmが開いたとき補助キャパシタCauxが完全放電するのを妨げられるほどデューティサイクルが非常に大きい場合には、スイッチが開くのを防止する必要もある。
【００１２】
図2の回路20には以下の短所がある。
【００１３】
第1に、大きく、全脚部の場合にはMOSFETの非常に遅い寄生ダイオードである逆向きダイオードDoにおける回復電流のために、回路20において、主としてダイオード自体および補助インダクタLauxならびに補助スイッチQaに、負荷電流に加えられる前の回復電流によって重大な損失が生じる。これらの損失は、回路20の効率に影響を与え、スイッチング周波数を制限する。これらの損失によって生じる熱は、ほとんどの場合散逸されなければならず、制限されたスイッチング周波数で蓄積され、結果として、回路20に基づいて構築されるコンバータの物理的サイズに影響を与える。
【００１４】
第2に、特に逆向きダイオードDoの遮断時における回路20の様々な素子間の共振により、回復電流によって、逆向きダイオードDoの寄生キャパシタンスにわたるdV/dtが非常に大きくなるとき、電磁障害(EMI)の点から重大なノイズの原因となる。このEMIは多くの用途にとって有害であり得、複雑なフィルタリングを必要とすることがあり、結果として、回路20の物理的実装形態のサイズおよび/またはコストの増加、もしくは回路20の性能の低下、またはその両方を伴う可能性がある。
【００１５】
最後に、エネルギーの流れは、高電圧から低電圧(入力から出力への単方向)以外は循環し得ないため、DC-DCバックコンバータがなければ利用され得ない。
【００１６】
したがって、パワーエレクトロニクス回路における低い効率と、電磁気ノイズ生成とに関連した問題を補償するコンバータ回路を改善する必要があり、また、このコンバータ回路の適応性を改善して、DC-DC昇圧コンバータ、DC-ACコンバータ、またはAC-DCコンバータとしての動作を可能にする必要がある。
【発明の概要】
【課題を解決するための手段】
【００１７】
本開示によれば、電源から負荷へ電流を供給するための回路が提供される。整流セルは、電源によって負荷に印加される電圧を制御する主スイッチを含む。負荷が主スイッチによって電源から切り離されるとき、逆向きスイッチが負荷の電流を維持する。主スイッチが電源に負荷を再び接続するとき、逆向きスイッチは、主スイッチに負荷電流を戻す。主スイッチおよび逆向きスイッチの開閉シーケンスは、同期コントローラによって制御される。
【００１８】
本開示によれば、電源から負荷へ電流を供給するための回路を使用して実施されるDC-DCコンバータも提供される。
【００１９】
本開示は、電源から負荷および同等の整流セルへ電流を供給するための回路を使用して実施されるDC-ACコンバータにさらに関するものである。逆向きスイッチは同等の整流セルの同等の主スイッチとして使用される一方で、主スイッチは同等の整流セルの同等の逆向きスイッチとして使用される。同期コントローラが、主スイッチと、同等の主スイッチと、逆向きスイッチと、同等の逆向きスイッチとの開閉シーケンスを制御し、それにより、負荷に流れる電流は交流になる。
【００２０】
前述の特徴および他の特徴は、例としてのみ与えられた例示の実施形態の以下の非限定的な説明を、添付図面を参照しながら読み取ることによってさらに明らかになるであろう。
【００２１】
本開示の実施形態を、添付図面を参照しながら、例としてのみ説明する。
【図面の簡単な説明】
【００２２】
【図１】寄生素子およびゲート駆動回路を伴うMOSFETの概略図である。
【図２】従来の、MOSFETに基づくDC-DCバックコンバータの回路図である。
【図３】一実施形態による、ソフトスイッチングの同期式DC-DCバックコンバータの回路図である。
【図４】図3の回路の主スイッチをオンにする動作と、補助インダクタの電流に対するそれらの動作の影響とを示すタイミング図である。
【図５】図3の回路のスイッチを制御するためのゲート駆動回路の概略図である。
【図６】別の実施形態による、ソフトスイッチングの同期式DC-ACコンバータの回路図である。
【発明を実施するための形態】
【００２３】
様々な図面における類似の数字は類似の特徴を表す。
【００２４】
本開示の様々な態様は、パワーエレクトロニクス回路の概して低い効率および電磁気ノイズ生成に関連した問題のうちの1つまたは複数に全般的に対処するものである。
【００２５】
整流セルを含んでいるスイッチング回路では、これらの問題は、整流セルの主スイッチが開かれたとき(非導電になったとき)、負荷における還流電流を維持するために通常使用されている逆向きダイオードを逆向きスイッチで置換することによって緩和される。逆向きダイオードのサイズが大きいと、主スイッチが再び導通し始めるとき大量の回復電流が流れ、その結果、重大なスイッチング損失および電磁気ノイズが生じる。対照的に、本開示が提案する、逆向きダイオードを置換するスイッチ(Qo)は、主スイッチと同期して制御され得、負荷電流が逆向きスイッチから補助スイッチへ完全に逸れるまで還流負荷電流を搬送する。逆向きスイッチは、回収される最低限の残りの電荷を用いて完全に開かれ、主スイッチをゼロ電圧でオンにするために、主スイッチにわたる電圧を共振のやり方で徐々に低減し、主スイッチは全負荷電流を再び導通させる。主スイッチと逆向きスイッチのこの同期は、スイッチングにおける回路の全体の挙動を軟化させ、逆向きダイオードのスイッチング損失を低減し、結果としてスイッチング損失および電磁気損失を低減する。
【００２６】
開示された回路は、DC-DC電圧コンバータとして使用され得る。インバータとも称されるDC-ACコンバータが、異極性の2つの整流セルを組み合わせることによって得られ、このことは本明細書で説明する。
【００２７】
以下の用語は本開示の全体にわたって使用されるものである。
【００２８】
軟化:回路における、スイッチング時のdi/dtおよびdV/dtといった過渡の影響の軽減である。
【００２９】
整流セル:電圧源に接続された電子部品の組立体であって、代わりに電流源に対して電流を供給し、これが、負荷に接続された電流源へ還流することを可能にするものである。
【００３０】
スイッチ:強制的に開閉される電力電子スイッチである。
【００３１】
主スイッチ:導電性のとき電圧源から電流源へ電流を流し、または電流源から電圧源へ電流を流す、整流セルのスイッチである。
【００３２】
補助スイッチ:主スイッチに対して並列で補助インダクタンスに対して直列のスイッチであって、主スイッチの前に、ほとんどゼロの電流でオンになるように配置されているものである。
【００３３】
逆向きスイッチ:主スイッチが導電性でないとき負荷電流を引き受ける、整流セルのダイオードに対して並列のスイッチである。
【００３４】
コントローラ:プロセッサ、コンピュータ、FPGA、CPLD、DSP、CPU、またはこれらの構成要素の任意数の組合せであって、場合により、記憶装置、インターフェース、アナログ-デジタル変換器、および類似の構成要素を含み、機能を実行するために配線接続され得、または機能を実行するためのプログラム可能なコードを含み得るものである。
【００３５】
同期コントローラ:スイッチにそれぞれのゲート駆動回路を介して指令を与えて、スイッチの開閉シーケンスを、同期をとって制御するコントローラである。
【００３６】
補助キャパシタ、補助インダクタおよび補助ダイオード:整流中に電流および/または電圧を逸らすために使用される、負荷の素子とは異なる整流セルの素子である。
【００３７】
ゼロ電圧:本開示では、ダイオードまたはスイッチなどの素子における「ゼロ電圧」は、この素子が導電性であることを示す。実際には、この素子の電圧はゼロボルトよりもわずかに高いが、電源電圧または負荷電圧よりもかなり低い。「ゼロ電圧」という表現および相当語句は、本開示を簡単にするために使用され、絶対的なものと解釈されるべきではない。
【００３８】
ゼロ電流:本開示では、ダイオードまたはスイッチなどの素子における「ゼロ電流」は、この素子が非導電性であることを示す。実際には、大抵の場合、リーク電流と称される小電流が常に存在する。「ゼロ電流」という表現および相当語句は、本開示を簡単にするために使用され、絶対的なものと解釈されるべきではない。
【００３９】
次に図面を参照して、図3は、例示の実施形態によるソフトスイッチングの同期DC-DCコンバータの回路図である。回路40では、電圧Vinを有する電源42からの電力が、負荷(図3の負荷として示されている)に印加される別のDC電圧に変換される。負荷は単に抵抗素子から成ってよく、あるいは容量分および/または誘導分も含み得る。以下で説明されるように、負荷と並列に配置されたキャパシタCoutおよび負荷と直列に配置されたインダクタLoutが、電圧を平均するフィルタを形成する。
【００４０】
回路40は、主として、回路20の逆向きダイオードDoが、それ自体の寄生ダイオードDQoを有する別の制御された電力電子スイッチである逆向きスイッチQoで置換されている点で、図2の回路20とは異なる。図2の従来の回路20に対するこの変更は、その挙動に重要な変化をもたらす。主スイッチQm、補助スイッチQaおよび逆向きスイッチQoは、それらの開閉を制御するそれぞれのゲート駆動回路(図5に示されている)に接続されたそれぞれのゲート46、47および48を有する。
【００４１】
回路40は、整流セルおよび制御要素(以下で詳細に説明する)を含み、電源42が負荷に印加する電圧を制御する。回路40の整流セルは、たとえばMOSFETまたは類似の電力電子スイッチから成り得てゲート駆動回路(図2には示されていないが、図1に示されている)によって制御される主スイッチQmを含む。図2の逆向きダイオードDoは、回路40の整流セルでは逆向きスイッチQoで置換されている。整流セルは、電源42に対して並列の等価電源キャパシタ(図示せず)と、負荷に流れる電流Ioutに対する等価負荷インダクタンスを表すインダクタLoutとをさらに含む。
【００４２】
主スイッチQmが開いたとき、電流Ioutは、矢印402および404によって表されるように、負荷から、ゲート駆動回路によって制御された逆向きスイッチQoを通って流れて負荷に戻る。主スイッチQmが閉じたとき、電流Ioutは、矢印406、408、および再び404によって表されるように、主スイッチQmおよび電源42を流れて負荷に戻る。主スイッチQmが閉じたとき、主スイッチQmのドレインとソースの間の電圧はゼロであり、たとえばDC450ボルトといった全電圧Vinが逆向きスイッチQoにわたって印加される。しかしながら、図3の回路は、電源42の電圧Vinよりも回路40のデューティサイクルに等しい係数だけ低い制御されたDC電圧を負荷に印加するために使用するように意図されている。この目的を達成するために、負荷に印加される実効電圧を制御するように、整流セルが急速にオン/オフされる。整流セルは、たとえば300KHzで急速に周期作動されてよい。
【００４３】
回路40の補助素子は、補助キャパシタCaux、補助インダクタLaux、補助ダイオードD1、D2およびD3、ならびに補助スイッチQaを備え、補助スイッチQaは別のMOSFETまたは類似の電力電子スイッチでよい。当初は、主スイッチQmが全電流Ioutを導通させているとき(矢印406を参照されたい)、そのドレインとソースの間の電圧はゼロである。主スイッチQmが開くと、電流Ioutは、補助キャパシタCauxに徐々に逸れ(矢印410)、補助キャパシタCauxは電圧Vinからゼロまで放電する。前述のように、電圧傾斜が制限され、したがってQmのターンオフがほとんどゼロの電圧において可能になり、それによって主スイッチQmのスイッチング損失が低減する。
【００４４】
逆向きスイッチQoの寄生ダイオードDQoが負荷電流を引き受け始める。次いで、逆向きスイッチQoは、その寄生ダイオードDQoにおける導通損失を低減し、スイッチング損失を解消し、後に開くことを考えてそのPN接合に電荷が蓄積されるのを制限するために、ゼロ電圧で閉じ始める。同時に、主スイッチQmが開く間、インダクタLoutが電流Ioutを実質的に一定に保つ。主スイッチQmが開いた後、電流Ioutは、矢印402に沿って逆向きスイッチQoの中を流れてから、矢印404に沿って負荷へ戻る。Qoにわたる電圧降下により、小電流がDQoの中を循環し得る。
【００４５】
次いで、主スイッチQmがオフである間に、補助スイッチQaは再び主スイッチQmを閉じるのに備えて閉じられる。このとき、電流Ioutの一部分が、矢印412および414に見られるように、補助インダクタLauxを介してこの補助スイッチQaへ導かれる。補助スイッチQaのドレイン-ソース間電圧のVinからゼロへの過渡中にスイッチング損失を最小化するために、補助インダクタLauxが、Qaを流れる電流を制限する。補助スイッチQaにわたる電圧は、Qaがオンになっていく間に低下するので、その電流変化di/dtが増加し、補助インダクタLauxにわたる電圧も増加する。補助スイッチQaが完全に導電性になったとき(すなわちQaが完全に閉じたとき)、全電圧Vinが補助インダクタLaux上に存在し、電流変化di/dtはVinを補助インダクタLauxの値で割ったものに等しくなる。この瞬間まで、電流Ioutの少なくとも一部分が矢印402に沿って逆向きスイッチQoを流れ、Qoの電圧は、当初はゼロまたはゼロに近いものである。一旦、全電流Ioutが矢印414に沿って補助スイッチQaに流れると、逆向きスイッチQoの電流は矢印402の方向とは反対の方向に流れ始める。逆向きスイッチQoが閉じているとき、ドレイン-ソース間抵抗が非常に小さいため、その寄生ダイオードDQoに流れる電流は非常に小さく、結果的に、そのPN接合に蓄積された電荷はわずかである。このとき逆向きスイッチQoにおいて矢印402の反対方向に流れる電流が、残りの電荷を取り除き、その寄生ダイオードDQoを完全に遮断する。たとえば負荷に対する定格電流の15%といった低電流の条件下で逆向きスイッチQoを開くと、逆向きスイッチQoのスイッチング損失を制限し、その寄生ダイオードDQoのスイッチング損失を大幅に低減し、関連する電磁気ノイズも低減する。これは、たとえば約10nsecといった分解能で逆向きスイッチQoの正確なトリガ時間を使用することによって達成される。このように、補助スイッチQaの、かなりの電流および損失、重要なノイズ、およびそれ自体の遅い寄生ダイオードによる長いスイチッング時間が緩和され得る。逆向きスイッチQoにおける逆電流が、従来使用されているダイオードの等価な回復電流よりも小さいことが観測され得る。
【００４６】
補助インダクタLauxと、逆向きスイッチQoの寄生キャパシタンス(図示せず)との間、主スイッチQmの寄生キャパシタンス(図示せず)との間、および補助キャパシタCauxを介して別のダイオードD2の寄生キャパシタンス(図示せず)との間で、いくらかの共振が始まる。補助キャパシタCauxはダイオードD2の寄生キャパシタンスよりもはるかに大きいことが観測される。これらのキャパシタに蓄積されたエネルギーは、共振サイクルの4分の1の後に補助インダクタLauxへ伝達される。Cauxにわたる電圧は、ターンオフに際してQaにわたる電圧を制限するために、ゼロの近くにとどまるべきである。
【００４７】
このとき逆向きスイッチQoが開かれるため、Qoにわたる電圧はVinに等しい。したがって主スイッチQmの電圧はゼロであり、この主スイッチQmは、ほとんどターンオン損失なくゼロ電圧で閉じることができる。次いで、補助インダクタLauxにおける損失を制限するために補助スイッチQaが開かれる。補助スイッチQaが開くと、Qaの電流は、矢印210の反対方向に補助キャパシタCauxへ徐々に逸れる。したがって電圧傾斜が制限され、したがってQaのターンオフがほとんどゼロの電圧で可能になり、それによって補助スイッチQaのスイッチング損失が低減する。上記で明示されたように、回路40の別のサイクルにおいてQaが開くとき、補助キャパシタCauxに蓄積された電荷は主スイッチQmへ伝達されることになる。補助キャパシタCauxでは、エネルギーはほとんど散逸されない。補助スイッチQaの電流は、ダイオードD2およびD3に逸れる。VinをLauxで割った電流変化di/dtによって規定された時間の後、補助インダクタLauxの電流はゼロに到達する。
【００４８】
補助インダクタLauxにおける電流変化di/dtのために、補助インダクタLauxと直列のダイオードD1に回復電流が流れることになる。ダイオードD3にも別の回復電流が流れることになるが、補助キャパシタCauxが大きいため、非常に小さいはずである。補助スイッチQaの出力キャパシタンスCOSSが大きく、さらに、ダイオードD2がダイオードD1よりも小さいため、ダイオードD2におけるさらに別の回復電流は非常に小さいはずである。しかしながら、ダイオードD2およびD3が逆向きスイッチQoの寄生ダイオードDQoよりもはるかに小さいため、これらの回復電流の重要性は二の次である。ダイオードD1はダイオードD2やD3よりも大きく、しかも、前述のように、VinをLauxで割った割合の電流変化di/dtでオフになるので、ソフトリカバリをもたらす。
【００４９】
主スイッチQm、補助スイッチQaおよび逆向きスイッチQoのそれぞれが、MOSFET、炭化けい素(SiC)もしくは窒化ガリウム(GaN)のJFETを含んでいる接合電界効果トランジスタ(JFET)、または別のタイプの電力電子スイッチを備える。回路40の様々なスイッチは異なるタイプでよい。従来のIGBTが際立った真性ダイオードを備えないので、各スイッチは、関連するダイオードと並列に使用される絶縁ゲートバイポーラトランジスタ(IGBT)も含み得る。
【００５０】
図4は、図3の回路の主スイッチをオンにする動作と、補助インダクタの電流に対するそれらの動作の影響とを示すタイミング図である。タイミング図50は、補助インダクタLauxの変化する電流52を、主スイッチQmの開閉シーケンス(シーケンス54)と、補助スイッチQaの開閉シーケンス(シーケンス56)と、逆向きスイッチQoの開閉シーケンス(シーケンス58)との関数として示すものである。これらのシーケンス54、56および58は、スイッチの各々に印加されるゲート-ソース間電圧(Vgs)によって明示される。スイッチは、シーケンス54、56および58のラインが高いVgs電圧(ラインは高)を表すとき導電性であり、Vgs電圧が低いとき(ラインは低)導電性でないことが理解されよう。たとえば、シーケンス58によって示されるように、逆向きスイッチQoは、当初は時間t3まで導電性である。ゲート駆動回路(図5に示されている)は、スイッチQa、QoおよびQmを閉じる時間を制御する。
【００５１】
当初は、時間t0の前に、タイミング図50のシーケンス58の左側へ延在する点線によって表されるように、導通しているスイッチは逆向きスイッチQoのみであり、電流Ioutが負荷と逆向きスイッチQoの間で還流し、逆向きスイッチQoにおいてソースからドレインへ流れる(図3の矢印402および404を参照されたい)。補助スイッチQaは時間t0において閉じ、その電圧が低下し始める。補助スイッチQaが閉じるときの時間t0の値は、補助インダクタLauxの電流52を計算するために使用される。次いで補助スイッチQaにわたるドレイン-ソース間電圧の一定性および漸減を考慮して、補助インダクタLauxにわたる電圧が徐々に増加して、時間t1において電源42の電圧Vinに到達し、このとき、補助スイッチQaのドレイン-ソース間電圧はゼロまで低下する。時間t1における電流52(It1)は、式(1)を使用して計算され得る。
【００５２】
【数１】
2018519787.tif 000003
【００５３】
t0からt1への期間は、負荷電流とは実質的に無関係であって、電圧Vinにのみ依拠するものであるため、定数として近似され得る。実際、電圧Vinの20%の差は、電流52および時間t1に対してほとんど影響がないことが分かっている。
【００５４】
補助インダクタLauxの電流52は、VinをLauxで割った傾斜で増加し続け、時間t2で、負荷における電流Ioutの値に到達する。t2とt1の間の期間は、式(2)を使用して計算され得る。
【００５５】
【数２】
2018519787.tif 000004
【００５６】
逆向きスイッチQoは、t2の後に約5〜15nsecの範囲での短期間、たとえば10nsecにわたって導電性に保たれてから電流の向きが反転し、時間t3においてドレインからソースへ電流が流れる。補助インダクタLauxと回路40の様々な寄生キャパシタンスの間の前述の共振は、逆向きスイッチQoが開いた後、時間t3において始まり、時間t4まで4分の1サイクルにわたって持続する。VinをLauxで割った傾斜を有する付加電流が、t4-t3の約55nsecまでの期間、流れることになる。この電流と、寄生ダイオードDQoの非常に小さい回復電流とが補助インダクタLauxの電流52に付加されて、電流52は、電流Ioutの値を上回ってオーバーシュートする。この付加電流が、たとえば5μHのインダクタンスに対する450ボルトすなわち0.9アンペアといった、標準的なダイオードの最大の逆回復電流未満にとどまる限り、逆向きスイッチQoを開くタイミングが適切であれば、寄生ダイオードDQoにおける電磁気ノイズおよびスイッチング損失を低減するのに効果的である。
【００５７】
主スイッチQmは、オーバーシュートの直後に、たとえば時間t4の10nsec後、時間t5において閉じられ得る。その後すぐに、たとえば時間t6までの約50nsecといった別の遅延の後に、補助スイッチQaが開かれ、Qaの電流が補助キャパシタCauxに逸れていき、CauxはVinまで充電される。補助スイッチQaのドレイン-ソース間電圧が増加し、結果的に、補助インダクタンスLauxにわたる電圧および補助キャパシタCauxにわたる電圧も増加する。補助インダクタンスLauxの電流52は、その電圧によって規定された傾斜で低下し始める。時間t7において、補助スイッチQaにわたる電圧が一旦Vinに到達すると、補助インダクタLauxにおける電流の傾斜は、-VinをLauxで割ったものになる。補助インダクタLauxの電流は、時間t8においてゼロに到達する。
【００５８】
図4の例では、電流52は、50nsecの時間t1において(すなわちt0の50nsec後に)2.3Aに到達し、t3とt4の間に少なくとも6.4Aオーバーシュートする。時間t1における電流52の大きさ(2.3A)は、基本的に、この50nsecという期間と、図4の例では5μH(マイクロヘンリー)に設定されている補助インダクタLauxの値との関数である。電圧Vinおよび電流Ioutは、時間t1における電流52の量にほとんど影響しない。図4の例の説明において明示されたこれらの数値および他の数値は、解説のためのものでしかなく、本開示を制限することはない。
【００５９】
図4の例における時間t3とt4の間の期間は、約55nsecまでである。この値は、補助インダクタLauxと、スイッチQmの寄生容量およびQoの寄生容量との間の4.5MHzの固有の共振周波数の4分の1に相当するものである。
【００６０】
時間t7とt8の間の期間は、電流52のピーク値×補助インダクタLauxの値÷Vinとして推定され得る。時間t8は、回路40に関する最小パルス幅を定義する。主スイッチQmは、時間t8の前に開かれるべきではない。もたらされるデューティサイクルが負荷にわたって所望の電圧を供給する場合には、時間t8から主スイッチQmが開かれてよい。
【００６１】
低電流Ioutの条件下では、回路40の様々なスイッチの開閉のタイミングは、還流期間中に逆向きスイッチQoを開状態に保てば出力インダクタンスの電流が完全に止まる間欠モードを得るようにすればよい。実際には、この条件下では、逆向きスイッチQoは、負荷の電圧をインダクタLoutの値で割って決定される、Qoの寄生ダイオードDQoにおける逆電流の電流変化di/dtが非常に小さいので、閉じない。結果的に、寄生ダイオードDQoの回復電流は小さく、損失または漂遊EMIノイズはほとんど生じない。
【００６２】
図5は、図3の回路のスイッチを制御するためのゲート駆動回路の概略図である。ゲート駆動回路60では、3つのゲート駆動回路62、64および66がそれぞれ別個のスイッチの専用であって、ゲート駆動回路62が主スイッチQmのゲート46に接続されており、ゲート駆動回路64が補助スイッチQaのゲート47に接続されており、ゲート駆動回路66が逆向きスイッチQoのゲート48に接続されている。同期コントローラ68は、ゲート駆動回路62、64および66に信号を供給して、スイッチの開閉シーケンスを制御する。同期コントローラ68は、回路40のサイクルを開始する時間t0を設定し、時間t1の値を定数として内部に記憶する。逆向きスイッチQoが開いたとき、同期コントローラ68は、式(1)および(2)をリアルタイムで計算して時間t3の値を決定する。主スイッチQmが閉じたときの時間t5の値や、補助スイッチQaが開いたときの時間t6の値は、計算する必要はなく、代わりに電流Ioutおよび入力電圧Vinに基づいて表から推定されてよい。同期コントローラ68は、回路40のデューティサイクルも制御し、負荷に印加される電圧を効果的に制御する。
【００６３】
同期コントローラ68は、出力電流Ioutに従うタイミングで更新するために、たとえば500kHzといった速いレートでその演算を遂行する。その上、同期コントローラ68は、全サイクルの約0.5%ほどである約10nsec程度の十分な分解能で応答する能力を有するべきである。限定することなく、同期コントローラ68は、1つまたは複数のフィールドプログラマブルゲートアレイ(FPGA)、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)またはそのようなデバイスの任意の組合せを使用して実施されてよい。
【００６４】
たとえばDC-ACコンバータを形成する2つの整流セルを有する全脚部構成を実施するときには、図2の前述の説明において紹介されたDC-DCコンバータの逆向きダイオードDoをスイッチで置換する必要がある。実際には、MOSFET技術が使用されるとき、逆向きダイオードの選択は、逆向きMOSFETスイッチの寄生ダイオードに限定される。これらの寄生ダイオードは悪評高いほどに遅く、回復電流に関連した問題を悪化させる。
【００６５】
回路40の逆向きスイッチQoは、追加の整流セルのための主スイッチとしてさらに使用され得る。図6は、別の実施形態による、ソフトスイッチングの同期式DC-ACコンバータの回路図である。図3の前述の説明で説明されたように、回路70は、電源72と、整流セルおよび補助回路を含んでいる組合せ74とを含む。回路70は、同等の整流セルおよび補助回路を含んでいるさらなる組合せ76を加え、組合せ76は逆極性を有する。回路70の状況では、組合せ74の整流セルは、「低」整流セルであり、同等の整流セルは「高」整流セルである。高整流セルにおける同等の補助スイッチQaHは、低整流セルの補助スイッチQaと同一の機能を有する。同様に、高整流セルにおける同等のダイオードD1H、D2H、D3H、同等の補助インダクタL1auxHおよび同等の補助容量CauxHは、それぞれ低整流セルのダイオードD1、D2、D3、補助インダクタL1auxおよび補助容量Cauxと同じ役割を果たす。
【００６６】
図3の前述の説明で紹介された逆向きスイッチQoは、低整流セルにおいて引き続き同一の機能を有し、高整流セルにおいて同等の主スイッチQmHとしてさらに使用される。同様に、低整流セルの主スイッチQmは、高整流セルの動作のための、同等の逆向きスイッチQoHとしても使用される。
【００６７】
回路70の動作相の1つでは、電流Ioutは、低整流セルの主スイッチQmを通って電源72へ、インダクタLoutの上の矢印で指示された方向に流れる。回路70の別の動作相では、電流Ioutは、電源72から同等の主スイッチQmHを通って反対方向に流れる。その結果、回路70において負荷を流れる電流Ioutは交流である。整流セルの各々の相転移は、上記で説明されたのと同様に扱われる。図5のゲート駆動回路60は、補助スイッチQaHのゲートも制御するために、追加のゲート駆動回路(図示せず)を用いて拡張されてよい。
【００６８】
当業者なら、電圧コンバータのスイッチング位相を軟化するための回路の説明は解説でしかなく、限定するように意図されたものではないことを理解するであろう。他の実施形態は、それ自体が、当業者なら本開示の利益を得ることをたやすく示唆するであろう。その上、開示された回路は、パワーエレクトロニクス回路の低効率および電磁気ノイズ生成に関連した既存の要求および問題に対して役に立つ解決策を提供するためにカスタマイズされ得るものである。
【００６９】
たとえばバイポーラトランジスタといった他のタイプの電力電子スイッチの場合には、「ゲート」という用語は「ベース」で置換されてよく、電圧によって制御されるゲートとは対照的に、ベースは電流によって制御されることが観測されるはずである。これらの区別は、上記で説明された全般的な動作原理を変更するものではない。
【００７０】
明瞭さのために、回路の実装形態の通常の特徴のすべてが示されて説明されているとは限らない。回路のあらゆるそのような実際の実装形態の開発において、用途、システム、および営業に関連する制約に対する準拠など、開発者の特定の目標を達成するために、多くの実装時固有の判断が必要になり得ること、また、これらの特定の目標は、実装形態ごと、開発者ごとに異なるはずであることが、もちろん理解されよう。その上、開発努力は複雑かつ時間を要するものであるが、それにもかかわらず、本開示の利益を得るパワーエレクトロニクスの分野の当業者にとって、工学技術の通常の仕事になるはずであることが理解されよう。
【００７１】
本開示は、前述の明細において、例として提供された非限定的な例示の実施形態によって説明されてきた。これらの例示の実施形態は、随意に変更され得るものである。特許請求の範囲は、例で説明された実施形態によって制限されるべきではなく、全体として説明と矛盾しない最も広い解釈を与えられるべきである。
【符号の説明】
【００７２】
10  MOSFET
12  信号
14  ゲート駆動回路
20  回路
22  電源
40  回路
42  電源
46  ゲート
47  ゲート
48  ゲート
50  タイミング図
52  電流
54  シーケンス
56  シーケンス
58  シーケンス
60  ゲート駆動回路
62  ゲート駆動回路
64  ゲート駆動回路
66  ゲート駆動回路
68  同期コントローラ
70  回路
72  電源
74  整流セルおよび補助回路を含んでいる組合せ
76  同等の整流セルおよび補助回路を含んでいる組合せ
202  矢印
204  矢印
206  矢印
208  矢印
210  矢印
212  矢印
214  矢印
402  矢印
404  矢印
406  矢印
408  矢印
410  矢印
412  矢印
414  矢印
【図１】
2018519787.tif 000005
【図２】
2018519787.tif 000006
【図３】
2018519787.tif 000007
【図４】
2018519787.tif 000008
【図５】
2018519787.tif 000009
【図６】
2018519787.tif 000010
【国際調査報告】
2018519787.tif 000011
2018519787.tif 000012