(57)【要約】  量子ビット間の高次相互作用が実現可能である。本開示は、概して、量子装置を含む量子機器のための装置およびアーキテクチャと、それを動作させるための技術とに関する。量子ビット間の高次相互作用を生成および使用するためのシステムおよびプロセッサが本明細書において見出され得る。高次相互作用は、３つ以上の量子ビット間の相互作用を含む。量子プロセッサ上で３つ以上の量子ビット間の高次相互作用を生成および使用するための方法が本明細書において見出され得る。
2018533106.tif 000002
【特許請求の範囲】
【請求項１】
第１の量子ビットと、
第２の量子ビットと、
第３の量子ビットと、
それぞれの相互インダクタンスにより、前記第１の量子ビット、前記第２の量子ビットおよび前記第３の量子ビットのそれぞれへ誘導結合された第１のカプラーと
を含む量子装置であって、前記第１のカプラーは、前記第１の量子ビット、前記第２の量子ビットおよび前記第３の量子ビット間の３次相互作用またはより高次の相互作用を提供するように動作可能である、量子装置。
【請求項２】
前記第１のカプラーは、それぞれの相互インダクタンスにより、直接的にかつ介在カプラーなしに前記第１の量子ビット、前記第２の量子ビットおよび前記第３の量子ビットのそれぞれへ誘導結合される、請求項１に記載の量子装置。
【請求項３】
前記第１のカプラーは、前記第１の量子ビット、前記第２の量子ビットおよび前記第３の量子ビットのそれぞれへ誘導結合可能な唯一のカプラーである、請求項１に記載の量子装置。
【請求項４】
前記カプラーは、臨界温度以下で超伝導する材料の閉ループであって、複合ジョセフソン接合によって遮断される、材料の閉ループを含み、かつ前記材料の閉ループに沿って離間された第１のインターフェース構造、第２のインターフェース構造および第３のインターフェース構造であって、前記誘導性インターフェース構造のそれぞれの１つは、前記第１の量子ビット、前記第２の量子ビットおよび前記第３の量子ビットのそれぞれのためのものである、第１のインターフェース構造、第２のインターフェース構造および第３のインターフェース構造をさらに含む、請求項１に記載の量子装置。
【請求項５】
前記第１のカプラーの前記第１のインターフェース構造、前記第２のインターフェース構造および前記第３のインターフェース構造は、前記第１の量子ビット、前記第２の量子ビットおよび前記第３の量子ビットのそれぞれの１つと選択的に誘導結合するように配置されかつ動作可能である、請求項４に記載の量子装置。
【請求項６】
少なくとも第４の量子ビットをさらに含み、
前記第１のカプラーの前記材料の閉ループは、前記第４の量子ビットと選択的に誘導結合するように配置されかつ動作可能な少なくとも第４の誘導性インターフェース構造を有し、および前記第１のカプラーは、前記第１の量子ビット、前記第２の量子ビット、前記第３の量子ビットおよび前記第４の量子ビット間の３次相互作用またはより高次の相互作用を提供するように動作可能である、請求項５に記載の量子装置。
【請求項７】
前記第１のカプラーは、前記第１の量子ビット、前記第２の量子ビット、前記第３の量子ビットおよび前記第４の量子ビットへ直接的に誘導結合可能な唯一のカプラーである、請求項６に記載の量子装置。
【請求項８】
前記第１のカプラーは、前記第１の量子ビット、前記第２の量子ビット、前記第３の量子ビットおよび前記第４の量子ビット間の３次磁化率を提供するように動作可能であり、前記量子装置は、それぞれの相互インダクタンスにより、前記第１の量子ビット、前記第２の量子ビット、前記第３の量子ビットおよび前記第４の量子ビットのそれぞれへ誘導結合された第２のカプラーであって、前記第１の量子ビット、前記第２の量子ビット、前記第３の量子ビットおよび前記第４の量子ビット間の線形磁化率を提供するように動作可能な第２のカプラーをさらに含み、
前記第１のカプラーは、前記第１の量子ビット、前記第２の量子ビット、前記第３の量子ビットおよび前記第４の量子ビット間の４次局所相互作用の強度を最適化することまたは強化することの少なくとも１つを行うようにチューニング可能であり、および前記第２のカプラーは、前記第１の量子ビット、前記第２の量子ビット、前記第３の量子ビットおよび前記第４の量子ビットの対間の多くの２次局所相互作用の強度を零にするかまたは少なくとも部分的に補正するようにチューニング可能である、請求項６に記載の量子装置。
【請求項９】
前記第２のカプラーは、臨界温度以下で超伝導する材料の閉ループを含み、前記第２のカプラーの前記閉ループは、複合ジョセフソン接合によって遮断され、前記第２のカプラーの前記閉ループは、第１の誘導性インターフェース構造、第２の誘導性インターフェース構造、第３の誘導性インターフェース構造、および第４の誘導性インターフェース構造を有し、前記第１の誘導性インターフェース構造、前記第２の誘導性インターフェース構造、前記第３の誘導性インターフェース構造および前記第４の誘導性インターフェース構造は、前記第１の量子ビット、前記第２の量子ビット、前記第３の量子ビットおよび前記第４の量子ビットのそれぞれの１つと選択的に誘導結合するように配置されかつ動作可能である、請求項８に記載の量子装置。
【請求項１０】
前記第１の量子ビットは、前記量子装置への第１の入力を表す状態を有し、
前記第２の量子ビットは、前記量子装置への第２の入力を表す状態を有し、
前記第３の量子ビットは、前記量子装置からの出力を表す状態を有し、および
前記第１のカプラーは、前記第１の量子ビット、前記第２の量子ビットおよび前記第３の量子ビットから選択される量子ビットの各対間の２次相互作用を提供するようにさらに動作可能である、請求項１に記載の量子装置。
【請求項１１】
量子プロセッサである、請求項１０に記載の量子装置。
【請求項１２】
可逆論理ゲートである、請求項１０に記載の量子装置。
【請求項１３】
前記可逆論理ゲートは、可逆排他的論理和（ＸＯＲ）論理ゲートであり、
前記３つの量子ビット間の３次相互作用の強度の絶対値は、非零であり、
前記３つの量子ビットから選択される量子ビットの各対間の２次相互作用の強度の絶対値は、前記３つの量子ビット間の前記３次相互作用の前記強度の前記絶対値より少なくとも一桁小さく、および
前記３つの量子ビットのそれぞれに対する局所バイアスの多くの絶対値は、前記３つの量子ビット間の前記３次相互作用の前記強度の前記絶対値より少なくとも一桁小さい、請求項１２に記載の量子装置。
【請求項１４】
前記可逆論理ゲートは、可逆否定論理積（ＮＡＮＤ）論理ゲートであり、
前記３つの量子ビット間の３次相互作用の強度の絶対値は、非零であり、
前記３つの量子ビット間の前記３次相互作用の前記強度と、前記第１の量子ビットと前記第３の量子ビットとの間の２次相互作用の強度との間の絶対差は、前記３つの量子ビット間の前記３次相互作用の前記強度の前記絶対値より少なくとも一桁小さく、
前記３つの量子ビット間の前記３次相互作用の前記強度と、前記第２の量子ビットと前記第３の量子ビットとの間の２次相互作用の前記強度との間の絶対差は、前記３つの量子ビット間の前記３次相互作用の前記強度の前記絶対値より少なくとも一桁小さく、
前記第１の量子ビットと前記第２の量子ビットとの間の２次相互作用の強度の絶対値は、前記３つの量子ビット間の前記３次相互作用の前記絶対値より少なくとも一桁小さく、
前記第１の量子ビットおよび前記第２の量子ビットのそれぞれに対する局所バイアスの強度のそれぞれの絶対値は、前記３つの量子ビット間の前記３次相互作用の前記強度の前記絶対値より少なくとも一桁小さく、および
前記３つの量子ビット間の前記３次相互作用の前記強度と、前記第３の量子ビットに対する局所バイアスの強度との間の絶対差は、前記３つの量子ビット間の前記３次相互作用の前記強度の前記絶対値より少なくとも一桁小さい、請求項１２に記載の量子装置。
【請求項１５】
前記第１の量子ビットは、前記量子装置への第１の入力を受信するように通信可能に結合され、かつ前記第１の量子ビットの状態を介して前記量子装置への前記第１の入力を表すように動作可能であり、
前記第２の量子ビットは、前記量子装置への第２の入力を受信するように通信可能に結合され、かつ前記第２の量子ビットの状態を介して前記量子装置への前記第２の入力を表すように動作可能であり、
前記第３の量子ビットは、前記量子装置からの出力を受信するように通信可能に結合され、かつ前記第３の量子ビットの状態を介して前記量子装置からの前記出力を表すように動作可能であり、
前記第１のカプラーは、臨界温度以下で超伝導する材料の閉ループを含み、前記第１のカプラーの前記閉ループは、第１の誘導性インターフェース構造、第２の誘導性インターフェース構造および第３の誘導性インターフェース構造を有し、前記第１の誘導性インターフェース構造、前記第２の誘導性インターフェース構造および前記第３の誘導性インターフェース構造は、前記第１の量子ビット、前記第２の量子ビットおよび前記第３の量子ビットのそれぞれの１つと選択的に誘導結合するように配置されかつ動作可能であり、前記第１のカプラーは、前記閉ループを遮断する複合ジョセフソン接合をさらに含み、前記第１のカプラーは、前記第１の量子ビット、前記第２の量子ビットおよび前記第３の量子ビットから選択される量子ビットの各対間の２次相互作用を提供するようにさらに動作可能である、請求項１に記載の量子装置。
【請求項１６】
量子プロセッサである、請求項１５に記載の量子装置。
【請求項１７】
可逆論理ゲートである、請求項１５に記載の量子装置。
【請求項１８】
前記可逆論理ゲートは、可逆排他的論理和（ＸＯＲ）論理ゲートであり、
前記３つの量子ビット間の３次相互作用の強度の絶対値は、非零であり、
前記３つの量子ビットから選択される量子ビットの各対間の２次相互作用の強度の絶対値は、前記３つの量子ビット間の前記３次相互作用の前記強度の前記絶対値より少なくとも一桁小さく、および
前記３つの量子ビットのそれぞれに対する局所バイアスの多くの絶対値は、前記３つの量子ビット間の前記３次相互作用の前記強度の前記絶対値より少なくとも一桁小さい、請求項１７に記載の量子装置。
【請求項１９】
前記可逆論理ゲートは、可逆否定論理積（ＮＡＮＤ）論理ゲートであり、
前記３つの量子ビット間の前記３次相互作用の強度の絶対値は、非零であり、
前記３つの量子ビット間の前記３次相互作用の前記強度と、前記第１の量子ビットと前記第３の量子ビットとの間の２次相互作用の強度との間の絶対差は、前記３つの量子ビット間の前記３次相互作用の前記強度の前記絶対値より少なくとも一桁小さく、
前記３つの量子ビット間の前記３次相互作用の強度と、前記第２の量子ビットと前記第３の量子ビットとの間の２次相互作用の強度との間の絶対差は、前記３つの量子ビット間の前記３次相互作用の前記強度の前記絶対値より少なくとも一桁小さく、
前記第１の量子ビットと前記第２の量子ビットとの間の２次相互作用の強度の絶対値は、前記３つの量子ビット間の前記３次相互作用の前記絶対値より少なくとも一桁小さく、
前記第１の量子ビットおよび前記第２の量子ビットのそれぞれに対する局所バイアスの強度のそれぞれの絶対値は、前記３つの量子ビット間の前記３次相互作用の前記強度の前記絶対値より少なくとも一桁小さく、および
前記３つの量子ビット間の前記３次相互作用の前記強度と、前記第３の量子ビットに対する局所バイアスの強度との間の絶対差は、前記３つの量子ビット間の前記３次相互作用の前記強度の前記絶対値より少なくとも一桁小さい、請求項１７に記載の量子装置。
【請求項２０】
少なくとも１つの量子ビットは、超伝導量子ビットである、請求項１〜１９のいずれか一項に記載の量子装置。
【請求項２１】
前記超伝導量子ビットは、超伝導磁束量子ビットである、請求項２０に記載の量子装置。
【請求項２２】
前記可逆論理ゲートは、可逆排他的論理和（ＸＯＲ）論理ゲートであり、
前記３つの量子ビットから選択される量子ビットの各対間の前記２次相互作用の大きさは、実質的に零であり、および前記３つの量子ビット間の前記３次相互作用の大きさは、零より大きい、請求項１７に記載の量子装置。
【請求項２３】
前記可逆論理ゲートは、可逆否定論理積（ＮＡＮＤ）論理ゲートであり、
前記第１の量子ビットと前記第３の量子ビットとの間の前記２次相互作用の大きさは、前記第２の量子ビットと前記第３の量子ビットとの間の前記２次相互作用の大きさとほぼ同じであり、
前記第２の量子ビットと前記第３の量子ビットとの間の前記２次相互作用の大きさは、前記３つの量子ビット間の前記３次相互作用の大きさとほぼ同じであり、
前記３つの量子ビット間の前記３次相互作用の大きさは、前記第３の量子ビットに対する局所バイアスとほぼ同じであり、
前記第３の量子ビットに対する前記局所バイアスは、非零であり、
前記第１の量子ビットと前記第２の量子ビットとの間の前記２次相互作用の大きさは、前記第１の量子ビットに対する局所バイアスとほぼ同じであり、
前記第１の量子ビットに対する前記局所バイアスは、前記第２の量子ビットに対する局所バイアスとほぼ同じであり、および
前記第２の量子ビットに対する前記局所バイアスは、実質的に零である、請求項１７に記載の量子装置。
【請求項２４】
ｎ個の量子ビット（ここで、前記ｎ個は、２より大きい数である）と、
それぞれの相互インダクタンスにより、前記ｎ個の量子ビットのそれぞれへ誘導結合されたカプラーと
を含む量子装置であって、前記カプラーは、前記量子ビット間のｎ次局所相互作用を提供するように（ｎ−１）次の磁化率、または前記ｎ個の量子ビットの１つまたは複数のサブセット間の少なくとも１つのｋ次局所相互作用（ここで、１≦ｋ≦ｎである）の少なくとも１つを最適化することまたは強化することの少なくとも１つを行うようにチューニング可能である、量子装置。
【請求項２５】
前記カプラーは、臨界温度以下で超伝導する材料の閉ループを含み、前記カプラーの前記閉ループは、少なくとも１つの誘導性インターフェース構造を有し、前記少なくとも１つの誘導性インターフェース構造は、前記ｎ個の量子ビットのそれぞれの少なくとも１つと選択的に誘導結合するように配置されかつ動作可能である、請求項２４に記載の量子装置。
【請求項２６】
前記ｎ個の量子ビットの少なくとも１つは、超伝導量子ビットである、請求項２４に記載の量子装置。
【請求項２７】
前記超伝導量子ビットは、超伝導磁束量子ビットである、請求項２５に記載の量子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して、量子装置を含む量子機器のための装置およびアーキテクチャと、それを動作させるための技術とに関する。
【背景技術】
【０００２】
量子装置
量子装置は、量子力学効果が優勢となる構造である。量子装置は、電流輸送が量子力学効果により支配される回路を含む。このような装置は、電子スピンが資源として使用されるスピントロニクスと超伝導回路とを含む。スピンと超伝導との両方は量子力学現象である。量子装置は、計算機械などにおける測定機器に使用され得る。
【０００３】
量子計算
量子計算および量子情報処理は、活発な研究領域であり、販売可能製品のクラスを定義する。量子コンピュータは、データに対する演算を行うために重ね合せ、トンネリング、もつれなどの少なくとも１つの量子力学現象を直接的に利用するシステムである。量子コンピュータの要素は、２進数（ビット）ではないが、通常、量子２進数または量子ビット（ｑｕｂｉｔ）である。量子コンピュータは、量子物理学をシミレーションするなど、いくつかのクラスの計算問題の指数関数的な高速化を提供する可能性を秘めている。他のクラスの問題について有用な高速化が存在し得る。
【０００４】
いくつかのタイプの量子コンピュータが存在する。１９８１年のファインマンからの初期提案は、スピンの人工格子を生成することを含んでいた。論理ゲートが時系列的方法で量子ビットへ適用される量子回路モデルを含む多くの複雑な提案が続いた。２０００年には、充足可能性問題（ｓａｔｉｓｆｉａｂｉｌｉｔｙ  ｐｒｏｂｌｅｍ）を解くための計算のモデルが導入された。断熱定理に基づき、このモデルは断熱量子計算と呼ばれる。このモデルは、難解な最適化問題および場合により他の問題を解くのに有用であると考えられる。断熱量子計算システム、方法および装置に関するさらなる詳細は、例えば米国特許第７，１３５，７０１号明細書および米国特許第７，４１８，２８３号明細書に記載されている。
【０００５】
量子アニーリング
量子アニーリングは、系の低エネルギー状態（通常、好ましくは基底状態）を見出すために使用可能な計算方法である。概念的に古典的模擬アニーリング（ｓｉｍｕｌａｔｅｄ  ａｎｎｅａｌｉｎｇ）と同様に、本方法は、より低いエネルギー状態がより安定しているため、自然系がより低いエネルギー状態に向かうという根本原理に基づく。しかし、古典的アニーリングは、系を低エネルギー状態（理想的にはグローバルエネルギー極小値）に誘導するために古典的熱ゆらぎを利用するが、量子アニーリングは、古典的アニーリングより正確におよび／または迅速にグローバルエネルギー極小値に達するために、非局在化の源として量子トンネル現象などの量子効果を利用し得る。熱的影響および他の雑音が量子アニーリング時に存在し、したがって、最終的な低エネルギー状態はグローバルエネルギー極小値ではないことがあり得る。
【０００６】
断熱量子計算は、系が理想的にはその基底状態で始まり、断熱進化にわたってその基底状態に留まる量子アニーリングの特別な場合と考えられ得る。したがって、量子アニーリングシステムおよび方法は、通常、断熱量子コンピュータ上で実現され得る。本明細書および添付の特許請求の範囲を通し、量子アニーリングへのすべての参照は、文脈上必要な場合以外には断熱量子計算を包含するように意図されている。
【０００７】
量子アニーリングは、アニーリング処理中に非局在化（無秩序と呼ばれることもある）の源として量子力学を利用する。計算問題はハミルトニアンＨＰにおいて符号化され、本方法は、ＨＰと交換可能でない非局在化ハミルトンＨＰを追加することにより量子効果を導入する。一例を次式に示す。
ＨＥ∝Ａ（ｔ）ＨＤ＋Ｂ（ｔ）ＨＰ  （１）
ここで、Ａ（ｔ）およびＢ（ｔ）は時間依存包絡関数である。例えば、Ａ（ｔ）は、進化中に大きい値から実質的に零へ変化する。非局在化は、ＨＤを除去する（すなわち、Ａ（ｔ）を低減する）ことにより除去され得る。量子アニーリングは、系が初期ハミルトニアンで始まり、進化ハミルトニアンを通って最終「問題」ハミルトニアンＨＰ（その基底状態は、問題に対する解（または近似解）を符号化する）へ進化するという点で断熱量子計算に類似している。進化が十分に遅ければ、系は、エネルギーにおけるグローバル極小値（すなわち、厳密解）または厳密解に近い局所最小値に落ち着き得る。計算の性能は、残留エネルギー（例えば、目的関数を使用する厳密解との差）対進化時間を介して評価され得る。計算時間は、ある許容可能な閾値未満の残留エネルギーを発生するのに必要な時間である。量子アニーリングでは、ＨＰは最適化問題を符号化し得、したがって、ＨＰは、解を符号化する量子ビットの部分空間において対角行列であり得るが、系は、必ずしも常に基底状態に留まるわけではない。ＨＰのエネルギー景観は、そのグローバル極小値が解くべき問題に対する解となり、低位局所極小値が良好な近似となるように入念に作られ得る。
【発明の概要】
【課題を解決するための手段】
【０００８】
量子装置は、少なくとも１つの実装形態では、３つ以上の量子ビットと、複合ジョセフソン接合を含むカプラーとを含むものとして要約され得る。カプラーは、それぞれの相互インダクタンスを介して３つ以上の量子ビットのそれぞれへ誘導結合される。カプラーは、３つ以上の量子ビット間の３次相互作用またはより高次の相互作用を提供するように動作可能である。
【０００９】
可逆論理ゲートは、少なくとも１つの実装形態では、それぞれが１つの状態を有する３つの量子ビットを含むものとして要約され得る。第１の量子ビットの状態は、可逆論理ゲートへの第１の入力を表し、および第２の量子ビットの状態は、可逆論理ゲートへの第２の入力を表す。第３の量子ビットの状態は、可逆論理ゲートからの出力を表す。可逆論理ゲートは、複合ジョセフソン接合を含むカプラーをさらに含む。カプラーは、それぞれの相互インダクタンスを介して第１の量子ビット、第２の量子ビットおよび第３の量子ビットのそれぞれへ誘導結合される。カプラーは、第１の量子ビット、第２の量子ビットおよび第３の量子ビットから選択される量子ビットの各対間の２次相互作用と、第１の量子ビット、第２の量子ビットおよび第３の量子ビット間の３次相互作用とを提供するように動作可能である。
【００１０】
いくつかの実装形態では、可逆論理ゲートは、可逆排他的論理和（ＸＯＲ）論理ゲートである。可逆ＸＯＲ論理ゲートのいくつかの実装形態では、３つの量子ビットから選択される量子ビットの各対間の２次相互作用の大きさは、実質的に零であり、および３つの量子ビット間の３次相互作用の大きさは、零より大きい。可逆ＸＯＲ論理ゲートのいくつかの実装形態では、３つの量子ビットから選択される量子ビットの各対間の２次相互作用の大きさは、実質的に零であり（すなわち、零の定義閾値内）、および３つの量子ビット間の３次相互作用の大きさは、零より大きい（すなわち、零の定義閾値外）。
【００１１】
いくつかの実装形態では、可逆論理ゲートは、可逆否定論理積（ＮＡＮＤ）論理ゲートである。可逆ＮＡＮＤ論理ゲートでは、第１の量子ビットと第３の量子ビットとの間の２次相互作用の大きさは、第２の量子ビットと第３の量子ビットとの間の２次相互作用の大きさとほぼ同じであり、および第２の量子ビットと第３の量子ビット間の２次相互作用の大きさは、３つの量子ビット間の３次相互作用の大きさとほぼ同じである。さらに、３つの量子ビット間の３次相互作用の大きさは、第３の量子ビットに対する局所バイアスとほぼ同じであり、および第３の量子ビットに対する局所バイアスは、非零である。また、可逆ＮＡＮＤ論理ゲートでは、第１の量子ビットと第２の量子ビットとの間の２次相互作用の大きさは、第１の量子ビットに対する局所バイアスとほぼ同じであり、第１の量子ビットに対する局所バイアスは、第２の量子ビットに対する局所バイアスとほぼ同じであり、および第２の量子ビットに対する局所バイアスは、実質的に零である。
【００１２】
量子プロセッサは、上述の論理ゲートの任意のものを含み得る。
【００１３】
量子装置は、４つの量子ビットと、複合ジョセフソン接合を含む第１のカプラーであって、それぞれの相互インダクタンスにより、４つの量子ビットのそれぞれへ誘導結合され、かつ４つの量子ビット間の３次磁化率を提供するように動作可能な第１のカプラーと、複合ジョセフソン接合を含む第２のカプラーであって、それぞれの相互インダクタンスにより、４つの量子ビットのそれぞれへ誘導結合され、かつ４つの量子ビット間の線形磁化率を提供するように動作可能な第２のカプラーとを含むものとして要約され得る。第１のカプラーは、４つの量子ビット間の４次局所相互作用を最適化するかまたは少なくとも強化するようにチューニング可能であり、および第２のカプラーは、４つの量子ビット間の２次局所相互作用を零にするかまたは少なくとも部分的に補償するようにチューニング可能である。
【００１４】
量子装置は、ｎ個の量子ビット（ここで、ｎ個は、２より大きい数である）と、複合ジョセフソン接合を含むカプラーであって、それぞれの相互インダクタンスにより、ｎ個の量子ビットのそれぞれへ誘導結合されたカプラーとを含むものとして要約され得る。カプラーは、量子ビット間のｎ次局所相互作用を提供するように（ｎ−１）次の磁化率を最適化するかまたは少なくとも強化するようにチューニング可能である。
【００１５】
量子装置は、ｎ個の量子ビット（ここで、ｎ個は、２より大きい数である）と、複数のカプラーであって、それぞれのカプラーは、複合ジョセフソン接合を含み、それぞれのカプラーは、それぞれの相互インダクタンスにより、ｎ個の量子ビットのそれぞれへ誘導結合される、複数のカプラーとを含むものとして要約され得る。カプラーは、ｎ個の量子ビットの１つまたは複数のサブセット間の少なくとも１つのｋ次局所相互作用（ここで、１≦ｋ≦ｎである）を最適化するかまたは少なくとも強化するようにチューニング可能である。
【００１６】
量子装置は、３つの量子ビットと、それぞれの相互インダクタンスにより、３つの量子ビットのそれぞれへ誘導結合されたカプラーとを含むものとして要約され得る。カプラーは、３つの量子ビット間の３次相互作用またはより高次の相互作用を提供するように動作可能であり得る。カプラーは、それぞれの相互インダクタンスにより、直接的にかつ介在カプラーなしに３つの量子ビットのそれぞれに誘導結合され得る。カプラーは、３つの量子ビットのそれぞれへ誘導結合可能な唯一のカプラーであり得る。
【００１７】
カプラーは、臨界温度以下で超伝導する材料の閉ループであって、複合ジョセフソン接合によって遮断される、材料の閉ループを含み得る。カプラーは、材料の閉ループに沿って離間された３つのインターフェース構造を含み得、インターフェース構造のそれぞれの１つは、３つの量子ビットのそれぞれのためのものである。カプラーの３つのインターフェース構造は、３つの量子ビットのそれぞれの１つと選択的に誘導結合するように配置されかつ動作可能であり得る。
【００１８】
量子装置は、少なくとも第４の量子ビットをさらに含み得る。カプラーの材料の閉ループは、第４の量子ビットと選択的に誘導結合するように配置されかつ動作可能な少なくとも第４の誘導性インターフェース構造を有し得、カプラーは、４つの量子ビット間の３次相互作用またはより高次の相互作用を提供するように動作可能であり得る。カプラーは、４つの量子ビットへ直接的に誘導結合可能な唯一のカプラーであり得る。カプラーは、４つの量子ビット間の３次磁化率を提供するように動作可能であり得る。
【００１９】
量子装置は、それぞれの相互インダクタンスにより、４つの量子ビットのそれぞれへ誘導結合された第２のカプラーであって、４つの量子ビット間の線形磁化率を提供するように動作可能な第２のカプラーをさらに含み得る。第１のカプラーは、４つの量子ビット間の４次局所相互作用を最適化することまたは強化することの少なくとも１つを行うようにチューニング可能であり得、および第２のカプラーは、４量子ビットの対間の２次局所相互作用を零にするかまたは少なくとも部分的に補償するようにチューニング可能であり得る。
【００２０】
第２のカプラーは、臨界温度以下で超伝導する材料の閉ループを含み得、第２のカプラーの閉ループは、複合ジョセフソン接合によって遮断され、第２のカプラーの閉ループは、４つの誘導性インターフェース構造を有し、４つの誘導性インターフェース構造は、４つの量子ビットのそれぞれの１つと選択的に誘導結合するように配置されかつ動作可能である。
【００２１】
いくつかの実装形態では、第１の量子ビットは、量子装置への第１の入力を表す状態を有し、第２の量子ビットは、量子装置への第２の入力を表す状態を有し、第３の量子ビットは、量子装置からの出力を表す状態を有し、および第１のカプラーは、第１の量子ビット、第２の量子ビットおよび第３の量子ビットから選択される量子ビットの各対間の２次相互作用を提供するようにさらに動作可能である。
【００２２】
いくつかの実装形態では、量子装置は、量子プロセッサを含み得る。
【００２３】
いくつかの実装形態では、量子装置は、可逆論理ゲートを含み得る。可逆論理ゲートは、可逆排他的論理和（ＸＯＲ）論理ゲートを含み得、３つの量子ビット間の３次相互作用の強度の絶対値は、非零であり、３つの量子ビットから選択される量子ビットの各対間の２次相互作用の強度の絶対値は、３つの量子ビット間の３次相互作用の強度の絶対値より少なくとも一桁小さく、および３つの量子ビットのそれぞれに対する局所バイアスの強度の絶対値は、３つの量子ビット間の３次相互作用の強度の絶対値より少なくとも一桁小さい。可逆論理ゲートは、可逆否定論理積（ＮＡＮＤ）論理ゲートを含み得、３つの量子ビット間の３次相互作用の強度の絶対値は、非零であり、３つの量子ビット間の３次相互作用の強度と、第１の量子ビットと第３の量子ビットとの間の２次相互作用の強度との間の絶対差は、３つの量子ビット間の３次相互作用の強度の絶対値より少なくとも一桁小さく、３つの量子ビット間の３次相互作用の強度と、第２の量子ビットと第３の量子ビットとの間の２次相互作用の強度との間の絶対差は、３つの量子ビット間の３次相互作用の強度の絶対値より少なくとも一桁小さく、第１の量子ビットと第２の量子ビットとの間の２次相互作用の強度の絶対値は、３つの量子ビット間の３次相互作用の強度の絶対値より少なくとも一桁小さく、第１の量子ビットおよび第２の量子ビットのそれぞれに対する局所バイアスの強度のそれぞれの絶対値は、３つの量子ビット間の３次相互作用の強度の絶対値より少なくとも一桁小さく、および３つの量子ビット間の３次相互作用の強度と、第３の量子ビットに対する局所バイアスの強度との間の絶対差は、３つの量子ビット間の３次相互作用の強度の絶対値より少なくとも一桁小さい。
【００２４】
いくつかの実装形態では、量子装置は、可逆論理ゲートを含み得る。可逆論理ゲートは、可逆排他的論理和（ＸＯＲ）論理ゲートを含み得、第１の量子ビットと第３の量子ビットとの間の２次相互作用の大きさは、第２の量子ビットと第３の量子ビットとの間の２次相互作用の大きさとほぼ同じであり、第２の量子ビットと第３の量子ビットとの間の２次相互作用の大きさは、３つの量子ビット間の３次相互作用の大きさとほぼ同じであり、３つの量子ビット間の３次相互作用の大きさは、第３の量子ビットに対する局所バイアスとほぼ同じであり、第３の量子ビットに対する局所バイアスは、非零であり、第１の量子ビットと第２の量子ビットとの間の２次相互作用の大きさは、第１の量子ビットに対する局所バイアスとほぼ同じであり、第１の量子ビットに対する局所バイアスは、第２の量子ビットに対する局所バイアスとほぼ同じであり、および第２の量子ビットに対する局所バイアスは、実質的に零である。
【００２５】
いくつかの実装形態では、第１の量子ビットは、量子装置への第１の入力を受信するように通信可能に結合され得、かつ第１の量子ビットの状態を介して量子装置への第１の入力を表すように動作可能であり得、第２の量子ビットは、量子装置への第２の入力を受信するように通信可能に結合され得、かつ第２の量子ビットの状態を介して量子装置への第２の入力を表すように動作可能であり得、第３の量子ビットは、量子装置からの出力を受信するように通信可能に結合され得、かつ第３の量子ビットの状態を介して量子装置からの出力を表すように動作可能であり得、第１のカプラーは、臨界温度以下で超伝導する材料の閉ループを含み得る。第１のカプラーの閉ループは、第１の誘導性インターフェース構造、第２の誘導性インターフェース構造および第３の誘導性インターフェース構造を有し得る。第１の誘導性インターフェース構造、第２の誘導性インターフェース構造および第３の誘導性インターフェース構造は、第１の量子ビット、第２の量子ビットおよび第３の量子ビットのそれぞれの１つと選択的に誘導結合するように配置されかつ動作可能であり得る。第１のカプラーは、閉ループを遮断する複合ジョセフソン接合をさらに含み得、および第１のカプラーは、第１の量子ビット、第２の量子ビットおよび第３の量子ビットから選択される量子ビットの各対間の２次相互作用を提供するようにさらに動作可能であり得る。
【００２６】
いくつかの実施形態では、量子装置は、少なくとも１つの超伝導量子ビットを含み得る。超伝導量子ビットは、超伝導伝導磁束量子ビットを含み得る。
【００２７】
量子装置は、ｎ個の量子ビット（ここで、ｎ個は、２より大きい数である）と、それぞれの相互インダクタンスにより、ｎ個の量子ビットのそれぞれへ誘導結合されたカプラーとを含み、カプラーは、量子ビット間のｎ次局所相互作用を提供するように（ｎ−１）次の磁化率、またはｎ個の量子ビットの１つまたは複数のサブセット間の少なくとも１つのｋ次局所相互作用（ここで、１≦ｋ≦ｎである）の少なくとも１つを最適化することまたは強化することの少なくとも１つを行うようにチューニング可能であると要約され得る。
【００２８】
カプラーは、臨界温度以下で超伝導する材料の閉ループを含み得る。カプラーの閉ループは、少なくとも１つの誘導性インターフェース構造を有し得る。少なくとも１つの誘導性インターフェース構造は、ｎ個の量子ビットのそれぞれの少なくとも１つと選択的に誘導結合するように配置されかつ動作可能であり得る。
【００２９】
ｎ個の量子ビットの少なくとも１つは、超伝導量子ビットを含み得る。量子プロセッサは、上述の論理ゲートの任意のものを含み得る。
【００３０】
超伝導量子ビットは、超伝導磁束量子ビットを含み得る。
【００３１】
添付図面では、同一参照番号は同様の要素または行為を識別する。添付図面における要素の寸法および相対位置は、必ずしも原寸に比例して描かれていない。例えば、様々な要素の形状および角度は、必ずしも原寸に比例して描かれておらず、これらの要素のいくつかは、図面の読み易さを向上させるために任意に拡大され配置される。さらに、描かれた要素の特定の形状は、必ずしも特定の要素の実際の形状に関する任意の情報を伝えるように意図されておらず、添付図面における認識の容易さのためにのみ選択されている。
【図面の簡単な説明】
【００３２】
【図１】本システム、装置、方法および物品によるデジタルプロセッサとアナログプロセッサとを含む例示的ハイブリッドコンピュータを示す概要図である。
【図２Ａ】本システム、装置、方法および物品による図１のハイブリッドコンピュータに使用されるアナログプロセッサの例である、例示的超伝導量子プロセッサの一部を示す概要図である。
【図２Ｂ】本システム、装置、方法および物品による例示的超伝導量子プロセッサの一部を示す概要図である。
【図３Ａ】本システム、装置、方法および物品による３つの量子ビットへ誘導結合されたカプラーを含む、例示的超伝導量子プロセッサの一部を示す概要図である。
【図３Ｂ】本システム、装置、方法および物品による、カプラーの複合ジョセフソン接合のインダクタンスがカプラーの本体ループのインダクタンスよりはるかに小さい場合の、図３Ａのカプラー内の永久電流対カプラーの本体ループに印可される磁束バイアスの計算を示すグラフである。
【図４Ａ】本システム、装置、方法および物品による４つの量子ビットへ誘導結合されたプラーを含む、例示的超伝導量子プロセッサの一部を示す概要図である。
【図４Ｂ】本システム、装置、方法および物品による、カプラーの複合ジョセフソン接合のインダクタンスがカプラーの本体ループのインダクタンスと同等の場合の、図４Ａのカプラー内の永久電流対カプラーの本体ループに印可される磁束バイアスの計算を示すグラフである。
【図５】本システム、装置、方法および物品による４つの量子ビットへ誘導結合された２つのカプラーを含む、例示的超伝導量子プロセッサの一部を示す概要図である。
【図６】本システム、装置、方法および物品による、状態間をトンネリングし得、かつ様々な方法で結合され得る複数の２状態粒子を示す概要図である。
【図７】本システム、装置、方法および物品による、可逆ＸＯＲゲートを実現するように結合された複数の２状態粒子を示す概要図である。
【図８】本システム、装置、方法および物品による、ＮＡＮＤゲートを実現するように結合された複数の２状態の粒子を示す概要図である。
【発明を実施するための形態】
【００３３】
以下の説明では、いくつかの具体的詳細が、様々な開示実施形態の完全な理解を提供するために含まれる。しかしながら、本実施形態は、これらの特定の詳細の１つまたは複数がなくても実行され得るか、または他の方法、部品、材料等により実行され得ることを当業者は認識するであろう。他の例では、量子装置などの量子プロセッサ、カプラー、およびマイクロプロセッサと駆動回路とを含む制御システムに関連する周知の構造について、本方法の実施形態の説明を不必要に曖昧にしないように詳細に示さずまたは説明しない。本明細書および添付の特許請求の範囲を通して、１つまたは複数の「要素」という用語は、限定するものではないが、量子プロセッサに関連するすべてのこのような構造、システムおよび装置と、それらに関連するプログラム可能パラメータとを包含するように使用される。
【００３４】
文脈が必要としない限り、以下の本明細書および特許請求の範囲を通じて、用語「含んでいる」は、「包含している」と同義であり、包括的または開放型であり（すなわち、追加の列挙しない要素または方法行為を排除しない）、「含む（ｃｏｍｐｒｉｓｅｓ）」および「含む（ｃｏｍｐｒｉｓｅ）」などのその変形も同様である。
【００３５】
本明細書全体にわたる「一実施形態」、「実施形態」、「別の実施形態」、「一例」、「例」、「別の例」、「一実装形態」、「別の実装形態」などへの参照は、その実施形態、例または実装形態に関して説明された特定の参照特徴、構造または特性が少なくとも１つの実施形態、例または実装形態に含まれることを意味する。したがって、本明細書の全体にわたる様々な箇所における「一実施形態では」または「実施形態では」または「別の実施形態では」などの語句の出現は、必ずしもすべてが同じ実施形態、例または実装形態を指すとは限らない。さらに、特定の特徴、構造、または特性は、１つまたは複数の実施形態、例または実装形態において任意の好適な方法で組み合わせられ得る。
【００３６】
本明細書および添付の特許請求の範囲において使用されるように、単数形式の冠詞および不定冠詞は、その内容が明記しない限り、複数の参照物を含むことに留意されたい。したがって、例えば、「量子プロセッサ」を含む問題解決システムへの参照は、単一量子プロセッサまたは２つ以上の量子プロセッサを含む。用語「または」は、通常、その内容が明確に規定しない限り、その非排他的意味（すなわち「および／または」）で採用されることにも留意すべきである。
【００３７】
本明細書に記載される各サブタイトルは便宜のためのみのものであり、実施形態の範囲または意味を解釈するものではない。
【００３８】
図１は、アナログコンピュータ１５１へ結合されたデジタルコンピュータ１０５を含むハイブリッド計算システム１００を示す。いくつかの実装形態では、アナログコンピュータ１５１は量子コンピュータであり、デジタルコンピュータ１０５は古典的コンピュータである。例示的デジタルコンピュータ１０５は、本システム、装置、方法および物品において説明される古典的デジタル処理タスクを行うために使用され得るデジタルプロセッサ（例えば、中央プロセッサユニット１１０）を含む。当業者は、本システムおよび方法が、適正に構成またはプログラムされると専用機械を形成し、および／またはアナログコンピュータ（例えば、量子コンピュータ）と通信可能に結合され、それを制御し得る携帯装置、マルチプロセッサシステム、マイクロプロセサベースまたはプログラム可能民生電子機器、パーソナルコンピュータ（ＰＣ）、ネットワークＰＣ、ミニコンピュータ、メインフレームコンピュータなどを含む他のデジタルコンピュータ構成により実施され得ることを理解するであろう。
【００３９】
デジタルコンピュータ１０５は、本明細書では単数で参照されるが、これは、適用を単一デジタルコンピュータに限定するように意図されていない。本システムおよび方法はまた、タスクまたはプロセッサ可読命令の組が、通信ネットワークを介してリンクされる遠隔処理装置により行われるまたは実行される分散コンピュータ環境（クラウド分散環境を含む）内で実施され得る。分散コンピューティング環境では、コンピュータまたはプロセッサ可読命令（プログラムモジュールとして知られることもある）は、局所と遠隔との両方の記憶装置（例えば、メモリ１２０、他の不揮発性メモリ１１５））内に配置され得る。
【００４０】
デジタルコンピュータ１０５は、１つまたは複数のデジタルプロセッサ１１０、１つまたは複数の非過渡的プロセッサ可読媒体（例えば、システムメモリ１２０および／または他の不揮発性メモリ１１５）、およびシステムメモリ１２０を含む様々なシステム部品をプロセッサ１１０へ結合する少なくとも１つのシステムバス１１７を含み得る。
【００４１】
デジタルコンピュータ１０５は、ユーザ入力／出力サブシステム１１１を含み得る。いくつかの実装形態では、ユーザ入力／出力サブシステムは、ディスプレイ１１２、マウス１１３、および／またはキーボード１１４などの１つまたは複数のユーザ入力／出力部品を含む。
【００４２】
デジタルプロセッサ１１０は、命令または論理を実行する任意の好適な論理処理装置、例えば、１つまたは複数の中央処理装置（ＣＰＵ）、グラフィック処理装置）（ＧＰＵ）、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、プログラマブルゲートアレイ（ＦＰＧＡ）などの形式を採用し得る。別途述べない限り、図１に示す様々なブロックの構造および動作は従来設計のものである。この結果、このようなブロックは、当業者により理解されるため、本明細書でさらに詳細に述べる必要はない。
【００４３】
システムバス１１７は、メモリコントローラとのメモリバス、周辺バス、ローカルバス、電源バス、命令バス、データバスを含む任意の既知のバス構造またはアーキテクチャを採用し得る。
【００４４】
システムメモリ１２０は、読み出し専用メモリ（ＲＯＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、フラッシュＮＡＮＤなどの不揮発性メモリと、ランダムアクセスメモリ（ＲＡＭ）（図示せず）などの揮発性メモリとを含み得る。ＲＯＭに格納され得る基本入力／出力システム（ＢＩＯＳ）１２１は、スタートアップ期間中などにデジタルコンピュータ１０５内の要素間で情報を転送することを促進する基本ルーチンを含む。
【００４５】
デジタルコンピュータ１０５はまた、他の不揮発性メモリ１１５を含み得る。不揮発性メモリ１１５は、ハードディスクに対して読み出しおよび書き込みを行うためのハードディスクドライブ、着脱可能光ディスクに対して読み出しおよび書き込みを行うための光ディスクドライブ、および／または磁気的ディスクに対して読み出しおよび書き込みを行うための磁気的ディスクドライブを含む様々な形式を採用し得る。光ディスクはＣＤ−ＲＯＭまたはＤＶＤであり得、一方、磁気ディスクは磁気フロッピーディスクまたはディスケットであり得る。不揮発性メモリ１１５は、システムバス１１７を介してデジタルプロセッサと通信し得、システムバス１１７へ結合された適切なインターフェースまたはコントローラ１１６を含み得る。不揮発性メモリ１１５は、デジタルコンピュータ１０５のプロセッサまたはコンピュータ可読命令、データ構造、または他のデータの長期間記憶装置（プログラムモジュールと呼ばれることもある）としての役割を果たし得る。
【００４６】
デジタルコンピュータ１０５は、ハードディスク、光ディスクおよび／または磁気ディスクを採用するものとして説明されたが、当業者は、磁気カセット、フラッシュメモリカード、フラッシュ、ＲＯＭ、スマートカードなどの他のタイプの不揮発性コンピュータ可読媒体が採用され得ることを理解するであろう。当業者は、いくつかのコンピュータアーキテクチャが揮発性メモリと不揮発性メモリとを合成することを理解するであろう。例えば、揮発性メモリ内のデータは不揮発性メモリ、または不揮発性メモリを提供するために集積回路を採用する固体ディスクへキャッシュされ得る。いくつかのコンピュータは、ディスク上に従来的に格納されるデータをメモリ内に配置する。同様に、従来的に揮発性であると見なされるいくつかの媒体は、不揮発性形式（例えば、デュアルインラインメモリモジュールの変形形態である不揮発性デュアルインラインメモリモジュール）を有し得る。
【００４７】
様々なプロセッサまたはコンピュータ可読命令、データ構造または他のデータがシステムメモリ１２０内に格納され得る。例えば、システムメモリ１２０は、オペレーティングシステム１２３とプロセッサまたはコンピュータ可読サーバ命令１２５の組とを格納し得る。いくつかの実装形態では、サーバ命令１２５は、遠隔クライアントと通信し、かつデジタルコンピュータ１０５およびアナログコンピュータ１５１上の資源を含む資源の使用をスケジューリングするための命令を含む。例えば、デジタルコンピュータ１０５がデータをインターネット、企業イントラネット、または他のネットワークを介して資源とデータを交換するだけでなく、サーバコンピュータ上で実行する他のサーバアプリケーションとも交換できるようにするためのウェブサーバアプリケーションおよび／またはウェブクライアントまたはブラウザアプリケーションである。
【００４８】
いくつかの実装形態では、システムメモリ１２０は、アナログコンピュータ１５１に対して前処理、共同処理および後処理を行うためのプロセッサまたはコンピュータ可読計算命令（すなわち、計算命令１２７）を格納し得る。本システムおよび方法によると、システムメモリ１２０は、アナログコンピュータ１５１と相互作用するためにアナログコンピュータインターフェース命令１２９の組を格納し得る。
【００４９】
いくつかの実装形態では、システムメモリ１２０は、アナログコンピュータインターフェース命令１２９を補完するためにカプラー命令１３１を格納する。カプラー命令１３１のいくつかの例は、ハイブリッドコンピュータ１００が、３つ以上の量子ビット間の対の相互作用より高次の相互作用（例えば、その数の量子ビット間の３次局所相互作用、４次局所相互作用など）を確立できるようにする。いくつかの実装形態では、システムメモリ１２０は、３つ以上の量子ビット間の対の相互作用より高次の相互作用を含む量子ビット間の相互作用を活用するためにイジング（Ｉｓｉｎｇ）論理命令１３３を格納する。本システム、装置、物品および方法によると、イジング論理命令１３３は、イジングハミルトニアンをシミュレートするように結合され構成された量子ビットから論理ゲートを生成および使用する命令を含み得る。
【００５０】
図１では、システムメモリ１２０内に格納されるものとして示されるが、示されるモジュールおよび他のデータも、不揮発性メモリ１１５内を含む他のいずれかの箇所に格納され得る。
【００５１】
アナログコンピュータ１５１は隔離環境（図示せず）内に設けられ得る。例えば、アナログコンピュータ１５１が量子コンピュータである場合、環境は、熱、磁場などから量子コンピュータの内部素子を遮蔽する。アナログコンピュータ１５１はアナログプロセッサ１４０を含む。
【００５２】
アナログプロセッサ１４０の例は、図２Ａの量子プロセッサ２００ａなどの量子プロセッサである。量子プロセッサは、図２Ａの量子ビット２０１、２０２、カプラー２１０などのプログラム可能素子と他の装置とを含み得る。量子ビットは、読み出しシステム１６０を介して読み出される。これらの結果は、デジタルコンピュータ１０５内のプロセッサまたはコンピュータ可読命令（システムメモリ１２０内に格納されたサーバ命令１２５、計算命令１２７、アナログコンピュータインターフェース命令１２９または他の命令を含む）の組へ供給される。これらの結果は、ネットワーク上などで戻され得る。
【００５３】
量子ビットは、量子ビット制御システム１６５を介して制御される。カプラーは、カプラー制御システム１７０を介して制御される。いくつかの実施形態では、量子ビット制御システム１６５およびカプラー制御システム１７０は、本明細書で述べるような量子アニーリングをアナログプロセッサ１４０上で実施するために使用される。
【００５４】
いくつかの実装形態では、デジタルコンピュータ１０５は、少なくとも１つのクライアントコンピュータシステムへの論理接続を使用してネットワーキング環境内で動作し得る。いくつかの実装形態では、デジタルコンピュータ１０５は、少なくとも１つのデータベースシステムへ（例えば、不揮発性メモリ１１５上に格納されたデータへ）論理接続を介して結合される。これらの論理接続は、例えばローカルエリアネットワーク（ＬＡＮ）または例えばインターネットを含む広域ネットワーク（ＷＡＮ）などのネットワークを介するデジタル通信の任意の手段を使用して形成され得る。
【００５５】
ネットワーキング環境は、有線または無線企業規模コンピュータネットワーク、イントラネット、エクストラネット、および／またはインターネットを含み得る。他の実施形態は、遠隔通信ネットワーク、セルラーネットワーク、ページングネットワークおよび他のモバイルネットワークなどの他のタイプの通信ネットワークを含み得る。論理接続を介して送信または受信される情報は暗号化されてもよくまたはされなくてもよい。ＬＡＮネットワーキング環境において使用される場合、デジタルコンピュータ１０５は、アダプタまたはネットワークインターフェースカード（ＮＩＣ）（システムバス１１７へ通信可能に結合された）を介してＬＡＮへ接続され得る。ＷＡＮネットワーキング環境内で使用される場合、デジタルコンピュータ１０５は、ＷＡＮ上で通信を確立するためのインターフェースおよびモデム（図示せず）またはＮＩＣなどの装置を含み得る。非ネットワーク通信が加えてまたは代替的に採用され得る。
【００５６】
超伝導材料の回路に基づく固体量子ビットが存在する。どのように超伝導量子ビットが動作するかを明確に示す２つの超伝導効果（磁束量子化およびジョセフソントンネル効果）が存在する。
【００５７】
磁束は、電荷キャリヤが磁束により螺入された導電性ループを周回する際にトポロジー位相を獲得するために量子化される。超伝導ループに関し、電荷キャリヤは、クーパー対と呼ばれる電子対である。量子力学に従って、クーパー対は２πの整数倍である位相を獲得する。これにより、ループ内の許容磁束を制約する。磁束は量子化される。ループ内の電流は、ループ内の任意の点で一価となる単一波動関数により規定され、その中の磁束が量子化される。
【００５８】
ジョセフソントンネル効果は、クーパー対が２つの超伝導電極間の遮断部（数ナノメートルの絶縁ギャップなど）を横切るプロセスである。遮断部を横切る電流は、電極内のクーパー対の２つの母集団間の位相差に依存する。
【００５９】
超伝導効果は、様々な構成内に存在し得、磁束、位相、電荷およびハイブリッド量子ビットを含む様々なタイプの超伝導量子ビットを生じ得る。これらの様々なタイプの量子ビットは、ループのトポロジー、ジョセフソン接合の配置、および回路の一部分の物理的パラメータ（インダクタンス、キャパシタンスおよびジョセフソン接合臨界電流など）に依存する。
【００６０】
超伝導量子プロセッサは、多くの超伝導量子ビットおよび関連する局所バイアス装置と、量子ビット間の情報伝達結合を提供する多くのカプラー（結合装置）とを含み得る。一実装形態では、超伝導量子ビットは、ジョセフソン接合によって遮断される超伝導ループを含む。超伝導ループの幾何学的インダクタンスに対するジョセフソン接合のインダクタンスの比は２πＬＩＣ／Φ０と表現され得る（ここで、Ｌは幾何学的インダクタンスであり、ＩＣはジョセフソン接合の臨界電流であり、Φ０は磁束量子である）。インダクタンスおよび臨界電流は、超伝導ループの幾何学的インダクタンスに対するジョセフソン接合のインダクタンスの比を増加するために、かつ量子ビットを双安定素子として動作可能にするために選択、調整またはチューニングされ得る。いくつかの実装形態では、量子ビットの超伝導ループの幾何学的インダクタンスに対するジョセフソン接合のインダクタンスの比は、ほぼ３に等しい。
【００６１】
一実装形態では、超伝導カプラーは、ジョセフソン接合によって遮断される超伝導ループを含む。インダクタンスおよび臨界電流は、超伝導ループの幾何学的インダクタンスに対するジョセフソン接合のインダクタンスの比を低減するために、かつカプラーを単安定素子として動作可能にするために選択、調整またはチューニングされ得る。いくつかの実装形態では、カプラーの超伝導ループの幾何学的インダクタンスに対するジョセフソン接合のインダクタンスの比は、ほぼ１に等しいかまたは１未満である。
【００６２】
本システムおよび装置と併せて使用され得る例示的量子プロセッサのさらなる詳細および実施形態は、例えば米国特許第７，５３３，０６８号明細書、米国特許第８，００８，９４２号明細書、米国特許第８，１９５，５９６号明細書、米国特許第８，１９０，５４８号明細書、米国特許第８，４２１，０５３号明細書に記載されている。
【００６３】
本システム、装置、物品および方法のいくつかの実施形態によると、量子プロセッサは、量子アニーリングおよび／または断熱量子計算を行うように設計され得る。進化ハミルトニアンは、問題ハミルトニアンに比例した第１項と、非局在化ハミルトニアンに比例した第２項との合計に比例する。典型的な進化は、式（１）により表され、ここで、式（２）として書き換えられ得る。
ＨＥ∝Ａ（ｔ）ＨＤ＋Ｂ（ｔ）ＨＰ  （２）
ここで、ＨＰは問題ハミルトニアンであり、ＨＤは非局在化ハミルトニアンであり、ＨＥは進化または瞬間ハミルトニアンであり、Ａ（ｔ）およびＢ（ｔ）は、進化を制御する進化係数の例である。一般的に、進化係数は、０および１を含めて０〜１で変化する。いくつかの実装形態では、時変包絡関数が問題ハミルトニアン上に配置される。
【００６４】
一般的な非局在化ハミルトニアンは、式（３）で示される。
【数１】
2018533106.tif 000003
ここで、Ｎは量子ビットの数を表し、
【数２】
2018533106.tif 000004
は、ｉ番目の量子ビットのパウリｘ行列であり、Δｉは、ｉ番目の量子ビットにおいて誘発された単一量子ビットトンネル分裂量である。ここで、項
【数３】
2018533106.tif 000005
は、「非対角」項の例である。
【００６５】
一般的な問題ハミルトニアンは、対角単一量子ビット項に比例した第１の成分と、対角多量子ビット項に比例した第２の成分とを含む。問題ハミルトニアンは、例えば、次の形式のものであり得る。
【数４】
2018533106.tif 000006
ここで、Ｎは量子ビットの数を表し、
【数５】
2018533106.tif 000007
は、ｉ番目の量子ビットのパウリｚ行列であり、ｈｉは量子ビットの無次元の局所場であり、Ｊｉ，ｊは量子ビット間の結合であり、εはＨＰの特性エネルギースケールである。
【００６６】
ここで、
【数６】
2018533106.tif 000008
項は対角項の例である。前者は単一量子ビット項であり、後者は２量子ビット項である。本明細書を通じて、用語「問題ハミルトニアン」および「最終ハミルトニアン」は交換可能に使用される。式（３）および（４）内のＨＤおよびＨＰなどのハミルトニアンは、それぞれ様々な方法で物理的に実現され得る。特別の例が、以下に述べるように超伝導量子ビットの実装形態により実現される。
【００６７】
図２Ａは、量子アニーリング（および／または断熱量子計算）用に設計された例示的超伝導量子プロセッサ２００ａの一部を示す。ここで、本システムおよび装置を実現するための構成要素が使用され得る。前述のように、超伝導量子プロセッサ２００ａは、図１のアナログプロセッサ１４０の実装形態であり得る。
【００６８】
図２Ａに示す超伝導する量子プロセッサ２００ａの部分は、２つの超伝導量子ビット２０１、２０２を含む。量子プロセッサ２００ａはまた、量子ビット２０１、２０２間のチューニング可能な
【数７】
2018533106.tif 000009
結合（対角結合）を提供するカプラー２１０を含む。カプラー２１０による対角結合が２次局所相互作用（すなわち、量子ビット２０１、２０２間の対の相互作用）を提供する。
【００６９】
図２Ａに示す量子プロセッサ２００ａの部分は、２つのみの量子ビット２０１、２０２と１つのカプラー２１０とを含むが、当業者は、量子プロセッサ２００ａが任意の数の量子ビットと、量子ビット間の任意の数のカプラー結合情報とを含み得ることを認識するであろう。
【００７０】
図２Ａに示す量子プロセッサ２００ａの部分は、量子アニーリングおよび／または断熱量子計算を物理的に実現するために実装され得る。量子プロセッサ２００ａは、量子プロセッサ２００ａの状態を構成し制御するために使用される複数のインターフェース２２１〜２２５を含む。インターフェース２２１〜２２５のそれぞれは、プログラミングサブシステムおよび／または進化サブシステムの一部として図示のようにそれぞれの誘導結合構造により実現され得る。このようなプログラミングサブシステムおよび／または進化サブシステムは、量子プロセッサ２００ａとは別個であってもよく、例えば米国特許第７，８７６，２４８号明細書および米国特許第８，０３５，５４０号明細書に記載のように量子プロセッサ２００ａ内に局所的に含まれてもよい（すなわち、量子プロセッサ２００ａと共にオンチップであってもよい）。
【００７１】
量子プロセッサ２００ａの動作では、インターフェース２２１、２２４は、それぞれ磁束信号を量子ビット２０１、２０２のそれぞれの複合ジョセフソン接合２３１、２３２内に結合することにより、チューニング可能トンネリング項（Δｉ項）を非局在化ハミルトニアン内に実現するために使用され得る。この結合は、式（３）により記述されたハミルトニアンの非対角σｘ項を提供し、これらの磁束信号は「非局在化信号」の例である。
【００７２】
同様に、インターフェース２２２、２２３は、それぞれ磁束信号を量子ビット２０１、２０２のそれぞれの量子ビットループ内に適用することにより、ｈｉ項（または局所バイアス項）を問題ハミルトニアン内に実現するために使用され得る。この結合は、式（４）の対角σｚ項を提供する。さらに、インターフェース２２５は、磁束信号をカプラー２１０内へ結合することにより、Ｊｉｊ項を問題ハミルトニアン内に実現するために使用され得る。この結合は、式（４）の２次局所（σＺｉσｊ）項を提供する。本明細書で述べるように、ハイブリッドコンピュータは、３つ以上の量子ビット間の２次局所対角結合より高次の局所対角結合（例えば、３次局所相互作用またはより高次の相互作用）を生成および活用し得る。
【００７３】
図２Ａでは、進化ハミルトニアンへのインターフェース２２１〜２２５のそれぞれの寄与がボックス２２１ａ〜２２５ａにそれぞれ示される。示されるように、図２Ａの例では、ボックス２２１ａ〜２２５ａは、量子アニーリングおよび／または断熱量子計算のための時変ハミルトニアンの要素である。
【００７４】
本明細書および添付の特許請求の範囲を通じて、用語「量子プロセッサ」は、概して、物理的量子ビット（例えば、量子ビット２０１、２０２）とカプラー（例えば、カプラー２１０）との集合を記述するために使用される。物理的量子ビット２０１、２０２およびカプラー２１０は、量子プロセッサ２００ａの「プログラム可能素子」と呼ばれ、それらの対応パラメータ（例えば、量子ビットｈｉ値、カプラーＪｉｊ値）は、量子プロセッサの「プログラム可能パラメータ」と呼ばれる。量子プロセッサに関連して、用語「プログラミングサブシステム」は、量子プロセッサ２００ａのプログラム可能素子ならびに他の関連する制御回路系および／または命令へプログラム可能パラメータ（例えば、ｈｉおよびＪｉｊ項）を適用するために使用されるインターフェース（例えば、「プログラミングインターフェース」２２２、２２３、２２５）を一般的に記述するために使用される。
【００７５】
先に説明したように、プログラミングサブシステムのプログラミングインターフェースは、量子プロセッサとは別個であってもよく、または量子プロセッサ上に局所的に含まれてもよい他のサブシステムと通信し得る。後にさらに詳細に説明されるように、プログラミングサブシステムは、プログラム命令に従ってプログラム可能素子をプログラムするために量子プロセッサの機械語のプログラム命令を受信しそれを実行し得る。同様に、量子プロセッサに関連して、用語「進化サブシステム」は、通常，量子プロセッサ２００ａのプログラム可能素子ならびに他の関連する制御回路系および／または命令を進化させるために使用されるインターフェース（例えば、「進化インターフェース」２２１、２２４）を含む。例えば、進化サブシステムは、アニーリング信号線と、量子ビット（２０１、２０２）へのそれらの対応するインターフェース（２２１、２２４）とを含み得る。
【００７６】
量子プロセッサ２００ａはまた、読み出し装置２５１、２５２を含む。読み出し装置２５１は量子ビット２０１に関連付けられ、読み出し装置２５２は量子ビット２０２に関連付けられる。図２Ａに示すようないくつかの実施形態では、読み出し装置２５１、２５２のそれぞれは、対応量子ビットに誘導結合されるＤＣ−ＳＱＵＩＤを含む。量子プロセッサ２００ａに関連して、用語「読み出しサブシステム」は、ビット列を生成するため、量子プロセッサにおいて量子ビット（例えば、量子ビット２０１および２０２）の最終状態を読み出すために使用される読み出し装置２５１、２５２を一般的に記述するために使用される。読み出しサブシステムはまた、ルーティング回路（例えば、ラッチ要素、シフトレジスタまたはマルチプレクサ回路）などの他の要素を含み得、および／または代替構成（例えば、ＸＹ−アドレス可能アレイ、ＸＹＺ−アドレス可能アレイなど）で配置され得る。量子ビット読み出しはまた、米国特許第８，８５４，０７４号明細書に記載されたものなどの別の回路を使用して行われ得る。
【００７７】
図２Ａは、２つの物理的量子ビット２０１、２０２、１つのカプラー２１０および２つの読み出し装置２５１、２５２のみを示すが、量子プロセッサ（例えば、プロセッサ２００ａ）は、多く（例えば、何百、何千、またはそれを超える）の量子ビットのカプラーおよび／または読み出し装置を含む任意の数の量子ビット、カプラー、および／または読み出し装置を採用し得る。
【００７８】
超伝導量子ビットの例は、超伝導磁束量子ビット、超伝導電荷量子ビットなどを含む。超伝導磁束量子ビットでは、ジョセフソンエネルギーが充電エネルギーを上回るかまたはそれと等しい。電荷量子ビットでは逆である。使用され得る磁束量子ビットの例としては、１つのジョセフソン接合によって遮断される超伝導ループを含むｒｆ−ＳＱＵＩＤ、３つのジョセフソン接合によって遮断される超伝導ループを含む永久電流量子ビットなどが挙げられる。ｒｆ−ＳＱＵＩＤ量子ビットの例は、Ｂｏｃｋｏ，ｅｔ  ａｌ．，１９９７，ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ａｐｐｌ．Ｓｕｐｅｒｃｏｎｄ．７，３６３８；Ｆｒｉｅｄｍａｎ，ｅｔ  ａｌ．，２０００，Ｎａｔｕｒｅ  ４０６，４３；ａｎｄ  Ｈａｒｒｉｓ  ｅｔ  ａｌ．，２０１０，Ｐｈｙｓ．Ｒｅｖ．Ｂ  ８１，１３４５１０；ｏｒ  ｐｅｒｓｉｓｔｅｎｔ  ｃｕｒｒｅｎｔ  ｑｕｂｉｔｓ，Ｍｏｏｉｊ  ｅｔ  ａｌ．，１９９９，Ｓｃｉｅｎｃｅ  ２８５，１０３６；ａｎｄ  Ｏｒｌａｎｄｏ  ｅｔ  ａｌ．，１９９９，Ｐｈｙｓ．Ｒｅｖ．Ｂ  ６０，１５３９８を参照されたい。加えて、エネルギーが等しいハイブリッド電荷位相量子ビットも使用され得る。超伝導量子ビットのさらなる詳細は、Ｍａｋｈｌｉｎ，ｅｔ  ａｌ．，２００１，Ｒｅｖ．Ｍｏｄ．Ｐｈｙｓ．７３，３５７；Ｄｅｖｏｒｅｔ  ｅｔ  ａｌ．，２００４，ａｒＸｉｖ：ｃｏｎｄ−ｍａｔ／０４１１１７４；Ｚａｇｏｓｋｉｎ  ａｎｄ  Ｂｌａｉｓ，２００７，Ｐｈｙｓｉｃｓ  ｉｎ  Ｃａｎａｄａ  ６３，２１５；Ｃｌａｒｋｅ  ａｎｄ  Ｗｉｌｈｅｌｍ，２００８，Ｎａｔｕｒｅ  ４５３，１０３１；Ｍａｒｔｉｎｉｓ，２００９，Ｑｕａｎｔｕｍ  Ｉｎｆ．Ｐｒｏｃｅｓｓ．８，８１；ａｎｄ  Ｄｅｖｏｒｅｔ  ａｎｄ  Ｓｃｈｏｅｌｋｏｐｆ，２０１３，Ｓｃｉｅｎｃｅ  ３３９，１１６９に見出され得る。いくつかの実施形態では、量子ビットおよびカプラーはオンチップ回路系により制御される。オンチップ制御回路系の例は、米国特許第７，８７６，２４８号明細書、米国特許第７，８４３，２０９号明細書、米国特許第８，０１８，２４４号明細書、米国特許第８，０９８，１７９号明細書、米国特許第８，０９８，１７９号明細書、米国特許第８，７８６，４７６号明細書に見出され得る。本システムおよび装置と併せて使用され得る例示的量子プロセッサの別の詳細および実装形態は、例えば米国特許第７，５３３，０６８号明細書、米国特許第８，００８，９４２号明細書、米国特許第８，１９５，５９６号明細書、米国特許第８，１９０，５４８号明細書、米国特許第８，４２１，０５３号明細書に記載されている。
【００７９】
いくつかの量子プロセッサは、チューニング可能な量子ビット間カプラーとしてｒｆ−ＳＱＵＩＤを採用する。一実施形態では、カプラーは量子ビットの対間の２次（２次局所）相互作用を提供する。しかし、このような装置により高次相互作用を実現することが可能である。
【００８０】
量子ビットとカプラーとの相互作用は、相互インダクタンスＭｉＣ（ここで、１≦ｉ≦ｎである）を介して共通カプラーへ取り付けられたｎ個の磁束量子ビットのハミルトニアンの相互作用部分により記述される。この相互作用は、次のように記述され得る。
【数８】
2018533106.tif 000010
ここで、
【数９】
2018533106.tif 000011
は、量子ビットｉに作用する永久電流演算子であり、
【数１０】
2018533106.tif 000012
は、カプラーに作用する永久電流演算子である。カプラー本体内に結合される小さい磁束を想定すると、カプラー永久電流は、ｊによりインデックス付けされた磁化率χｊの意味での拡張として記述され得る。磁化率は、印加される外部磁束Φｘに対する装置の永久電流（Ｉｐ）の応答である。磁化率χｊは、次のよう表され得る。
【数１１】
2018533106.tif 000013
ここで、Φｏｐはカプラーに印可される動作バイアスである。
【００８１】
量子ビットの磁化率の少なくとも１つの別の定義が存在し、式（６）と極性が異なる。カプラー永久電流は、磁化率と、量子ビット内の永久電流と量子ビットのカプラーへの誘導結合とを説明する項の組との積の加算として表現され得る。例えば、
【数１２】
2018533106.tif 000014
である。
【００８２】
図２Ｂは、量子アニーリングおよび／または断熱量子計算用に設計された例示的超伝導量子プロセッサの形式での図１のアナログプロセッサ１４０の例の一部分２００ｂを示す。一部分２００ｂは、３つの超伝導量子ビット２０１、２０２、２０３を含む。超伝導量子ビット２０１、２０２について、図２Ａを参照して上述した。また示されるのは、超伝導量子ビット２０１、２０２間および超伝導量子ビット２０２、２０３間のそれぞれのチューニング可能カプラー２１０、２２０の対である。
【００８３】
量子プロセッサの一部分２００ｂは、量子プロセッサの状態を構成および制御するために複数のインターフェース２２１〜２２８を含む。インターフェース２２１、２２４、２２７は、量子ビット２０１、２０２、２０３のそれぞれの複合ジョセフソン接合内に磁束信号を結合し、これにより非対角項の組をシステムハミルトニアン内に実現する。同様に、インターフェース２２２、２２３、２２６は、量子ビット２０１、２０２、２０３のそれぞれの量子ビットループ内に磁束信号を適用し、これにより対角項の組をシステムハミルトニアン内に実現する。さらに、インターフェース２２５、２２８はカプラー２１０、２２０内に磁束信号を結合し、これにより２つの量子ビット（対の）相互作用項の組を実現する。インターフェース２２５、２２８は、図２Ｂではコンパクトな表現で与えられるが、図２Ａに示す磁束源（例えば、２２５）を含み得る。非対角の１量子ビット項はΔｉ項である。対角の１量子ビット項はｈｉ項である。２つの量子ビット対角項はＪｉｊ項である。量子ビット間の目的の相互インダクタンスの別の例に関しては、米国特許出願公開第２０１５−００３２９９１Ａ１号明細書を参照されたい。
【００８４】
図３Ａは、３つの量子ビット３１０、３１２、３１４へ誘導結合されたカプラー３０２を含む例示的超伝導量子プロセッサ３００ａの一部を示す。カプラー３０２および量子ビット３１０、３１２、３１４は、それぞれループを形成する本体を含む。本体は、一定範囲の温度、電流密度、磁場内で超伝導である１つまたは複数の材料から構成される。
【００８５】
図３Ａに示す例示的実装形態では、カプラーは、米国特許第８，５３６，５６６号明細書に記載されるような複合ジョセフソン接合（ＣＪＪ）３０６を含む。ＣＪＪ３０６は主ＣＪＪ構造を含み、主ＣＪＪ構造は並列電流経路の対を含み、それぞれの並列電流経路はそれぞれの副ＣＪＪ構造により遮断される。いくつかの実装形態では、ＣＪＪ３０６は単一のＣＪＪ構造を含む。
【００８６】
いくつかの実装形態では、カプラー３０２は、臨界電流を含むカプラーパラメータの変化をもたらす磁束源を含む。複合ジョセフソン接合内の磁束の変調について、図２Ａの少なくともインターフェース２２１、２２４に関して上に述べた。超伝導量子プロセッサ３００ａは、カプラー３０２の本体へ磁束バイアスを印可するように動作可能なインターフェース３２０を含む。インターフェース３２０は、カプラー本体へ磁束（以下に述べるように図３Ｂの水平軸３２４により示される、
【数１３】
2018533106.tif 000015
）を印加するように動作可能である。
【００８７】
カプラー３０２は、それぞれのインダクターまたは誘導性構造の対を介して生成される相互誘導インダクタンスＭ１ｃにより量子ビット３１０へ誘導結合される。カプラー３０２は、それぞれのインダクターまたは誘導性構造の対を介して生成される相互誘導インダクタンスＭ２ｃを介して量子ビット３１４へ誘導結合される。カプラー３０２は、それぞれのインダクターまたは誘導性構造の対を介して生成される相互誘導インダクタンスＭ３ｃを介して量子ビット３１２へ誘導結合される。
【００８８】
カプラー３０２の例示的実施形態では、複合ジョセフソン接合のインダクタンスは、本体ループのインダクタンスよりはるかに小さい。ＣＪＪインダクタンスの選択は、所望の次数の相互作用により少なくとも部分的に規定される。例えば、
【数１４】
2018533106.tif 000016
に対し、低ＣＪＪインダクタンスはχ１を与え得、より高いＣＪＪインダクタンスはχｊを与え得、より高いＣＪＪインダクタンスはχｊを依然として与え得るなどである。
【００８９】
図３Ｂは、複合ジョセフソン接合のインダクタンスが本体ループのインダクタンスよりはるかに小さい場合のカプラー本体への印加磁束
【数１５】
2018533106.tif 000017
に対する超伝導カプラー内（図３Ａの超伝導カプラー３０２内など）の永久電流
【数１６】
2018533106.tif 000018
の計算応答のグラフ３００ｂを示す。
【００９０】
グラフ３００ｂは、いくつかの状態においてカプラーがどのように挙動するかを示す。グラフ３００ｂでは、永久電流は印加外部磁束に対してプロットされる。永久電流は、垂直軸３２２上のカプラーの臨界電流と水平軸３２４上の印加磁束との関係で測定される。水平軸は、２πの係数によりスケーリングされるため、よく知られた正弦波に非常に類似している。曲線３２６はカプラーの応答を示す。曲線３２６の形状には一連の状態が認められ、これらの状態の少なくとも３つは、本開示における教示にとって興味あるものである。第１の状態３２８では、印加磁束が約０である場合、応答はほぼ線形である。この場合、磁化率は一次項を除いて零と安全に見なされ得る（すなわち、χ１＞０、χ２＝０）などである。
【００９１】
状態３２８には、共通カプラーへ誘導結合される量子ビット間の２次相互作用が認められる。カプラー内の永久電流は、次のように表現され得る。
【数１７】
2018533106.tif 000019
これは、グラフ３００ｂの状態３２８における曲線と図２Ｂ内の対の誘導結合とから得られる。式（８）を式（５）に代入することで、第１の量子ビットと第２の量子ビット（例えば、量子ビットｉ、ｊ）との間の相互作用が得られる。
【数１８】
2018533106.tif 000020
永久電流演算子は、永久電流の大きさおよびパウリ演算子の観点で記述され得る。１つの定義は、
【数１９】
2018533106.tif 000021
である。この形式は、２つの量子ビット対角相互作用を生成するために式（９）へ挿入され得る。
【数２０】
2018533106.tif 000022
パウリ演算子に先立つ加算の部分は、カップリング値として定義され得る。本明細書では、量子ビットｉ間のカップリングのカップリング値はＪｉｊである。
【００９２】
第２の状態３３０および第３の状態３３２に関して、印加される磁束がいずれかの方向の約１／４磁束量子である場合、カプラーの応答は非線形である。これらの場合、磁化率は２次式的応答を有する。これらの状態の近くでは、カプラー応答は２次磁化率χ２により特徴付けられ得る。すなわち、χ１＝０、｜χ２｜０＞、χ３＝０などである。
【００９３】
式（８）を２次式に拡張し、式（５）に代入することにより、３次局所相互作用項が生成され得る。カプラー内の永久電流は、次のような２次式まで表現され得る。
【数２１】
2018533106.tif 000023
永久電流の大きさおよびパウリ演算子の観点で定義された永久電流演算子
【数２２】
2018533106.tif 000024
を代入し、同程度の項を収集することにより、３次局所項を含む相互作用ハミルトニアンが定義され得る。
【数２３】
2018533106.tif 000025
したがって、磁化率を２次まで拡張することで単一量子ビットバイアス、対の量子ビット間の２次（２次局所）相互作用、量子ビットのトリプレット間の３次（３次局所）相互作用を得る。後者は、量子情報プロセッサ内で現在使用されていない新しいタイプの相互作用である。原理的に、２次および３次局所項の任意のものまたはそのすべてが独立に変更され得る。
【００９４】
図４Ａは、４つの量子ビット４１０、４１２、４１４、４１６へ誘導結合されたカプラー４０２を含む例示的超伝導量子プロセッサ４００ａの一部を示す。カプラー４０２および量子ビット４１０、４１２、４１４、４１６は、それぞれループを形成する本体を含む。本体は、一定範囲の温度、電流密度、磁場内で超伝導である１つまたは複数の材料から構成される。
【００９５】
図４Ａに示す例では、カプラーは、米国特許第８，５３６，５６６号明細書に記載のような複合ジョセフソン接合４０６を含む（ＣＪＪ３０６に関する上記説明を参照されたい）。いくつかの実装形態では、カプラーは単一のＣＪＪ構造を含む。
【００９６】
いくつかの実装形態では、カプラー４０２は、臨界電流を含むカプラーパラメータの変化をもたらす磁束源を含む。複合ジョセフソン接合内の磁束の変調について、図２Ａの少なくともインターフェース２２１、２２４に関して上に述べた。超伝導量子プロセッサ４００ａは、カプラー４０２の本体へ磁束バイアスを印可するように動作可能なインターフェース４２０を含む。インターフェース４２０は、カプラー本体へ磁束（以下に述べるような図４Ｂの水平軸４２４により示される、
【数２４】
2018533106.tif 000026
）を印加するように動作可能である。
【００９７】
カプラー４０２は、相互誘導インダクタンスＭ１Ｃ、Ｍ２Ｃ、Ｍ３Ｃ、Ｍ４Ｃのそれぞれにより量子ビット４１０、４１２、４１４、４１６へ誘導結合される。
【００９８】
カプラー４０２の例示的実施形態では、複合ジョセフソン接合のインダクタンスは本体ループのインダクタンスと同等である。
【００９９】
図４Ｂは、複合ジョセフソン接合のインダクタンスが本体ループのインダクタンスと同等である場合の（図４Ａの超伝導カプラー４０２内と同様の）カプラー本体への印加磁束
【数２５】
2018533106.tif 000027
に対する超伝導カプラー内の永久電流
【数２６】
2018533106.tif 000028
の計算応答のグラフ４００ｂを示す。
【０１００】
グラフ４００ｂは、いくつかの状態においてカプラーがどのように挙動するかを示す。グラフ４００ｂでは、永久電流は印加外部磁束に対してプロットされる。永久電流は、垂直軸４２２上のカプラーの臨界電流と水平軸４２４上の印加磁束との関係で測定される。水平軸は２πの係数によりスケーリングされた。曲線４２６はカプラーの応答を示す。状態４２８では、印加磁束が約零である場合、応答は３次磁化率χ３により特徴付けられる。
【０１０１】
上述のように、次数αの磁化率は量子ビット間のｋ（ｋ≦（α＋１））次局所相互作用を生成し得る。例えば、χ２は単独で１次局所バイアスおよび３次局所相互作用を生成し得る。同様に、χ３は単独で２次局所相互作用および４次局所相互作用を生成し得る。
【０１０２】
図４Ｂに示すように、永久電流
【数２７】
2018533106.tif 000029
は、カプラー本体への印加磁束
【数２８】
2018533106.tif 000030
の点を中心に非対称である。永久電流の非対称性は、
【数２９】
2018533106.tif 000031
を中心に奇数次相互作用χｉを生じる。
【数３０】
2018533106.tif 000032
の非零値が偶数次χｉを得るために必要とされる。より一般的には、動作点の好適な選択により、奇数次および偶数次相互作用χｉの混合相互作用を得ることが可能である。
【０１０３】
不要な相互作用を補償できることが望ましい。例えば、１次局所バイアスは、量子ビット毎ベースの補償バイアの印加により零にされ得るかまたは少なくとも部分的に零にされ得る。２次局所相互作用は、一次磁化率補償装置を含むことにより補償され得る。
【０１０４】
図５は、４つの量子ビット５１０、５１２、５１４、５１６へ誘導結合された２つのカプラー５０２、５０４を含む例示的超伝導量子プロセッサ５００の一部を示す。カプラー５０２、５０４および量子ビット５１０、５１２、５１４、５１６は、それぞれループを形成する本体を含む。本体は、一定範囲の温度、電流密度および磁場内で超伝導である超伝導材料から構成される。カプラー５０２、５０４は、それぞれ米国特許第号８，５３６，５６６明細書に記載のような複合ジョセフソン接合５０６、５０８をそれぞれ含む。
【０１０５】
図５に示す例示的実施形態では、量子ビット５１０、５１２、５１４、５１６は、パラメータ的に一様であり、一様な量子ビットカプラー相互インダクタンスＭＱ１、ＭＱ２によりカプラー５０２、５０４へそれぞれ結合される。
【０１０６】
２次局所相互作用を補償する１つの方法は、量子ビット５１０、５１２、５１４、５１６をカプラー５０２へ一様に結合することである。ここで、カプラー５０２は純粋に線形な磁化率を保有する。カプラー５０２の目的は、量子ビット５１０、５１２、５１４、５１６が、量子ビット５１０、５１２、５１４、５１６から取られたすべての対の量子ビット間の一様な２次局所相互作用を有する条件を生成することである。本方法は、４次局所相互作用を最適化するかまたは少なくとも精緻化するように装置を互いに独立してチューニングして、２次局所相互作用を零にするかまたは少なくとも部分的に補償するための実用的な方法を提供する。動作点は、カプラー５０４がχ３を提供し得、および／またはカプラー５０２が不要な２次局所相互作用を補償し得るように選択され得る。
【０１０７】
より一般的には、図５に関連して説明される方法は、超伝導量子プロセッサ内の多量子ビット相互作用を所望の精度まで達成する方法を提供する。例えば、複数のカプラーは、所望の精度までの多量子ビット相互作用を提供するなど、超伝導量子プロセッサの所望の応答を合成するために設計、チューニングおよび組み合わせられ得る。例えば、印可ＣＪＪ磁束バイアス、印可カプラー本体磁束バイアス、ＣＪＪインダクタンスは、超伝導量子プロセッサ内の多量子ビット相互作用を所望の精度まで提供するように調整され得る。ＣＪＪインダクタンスは、例えば、設計により調整され得るかまたは調整可能であり得る。
【０１０８】
図６は、状態間をトンネリングし得、様々な方法で結合され得る複数の２状態粒子６０１、６０２、６０３などを示す概要図である。
【０１０９】
各粒子は、パウリ行列｛
【数３１】
2018533106.tif 000033
｝に対応する単一粒子演算に付され得、ここで、下付き文字は粒子指数である。図６において、粒子６０１、６０２、６０３間には２次局所（対の）相互作用６１２、６１３、６２３の組が存在する。粒子６０１、６０２、６０３間には３次局所相互作用６１０も存在する。
【０１１０】
量子プロセッサに対して実施される３次相互作用ハミルトニアンにより、可逆論理ゲートを生成することが可能である。これらについて、図６に示す系に関連して説明される。粒子６０１、６０２、６０３の２つは入力であり得る。これら粒子の１つは出力であり得る。粒子６０１、６０２、６０３は、対象の問題における量子ビットおよび変数へマッピングされる。２次局所（対の）相互作用６１２、６１３、６２３および３次局所相互作用６１０は、対象の問題におけるカプラーおよび相互作用へマッピングされる。
【０１１１】
２次局所対角結合６１２、６１３、６２３および３次局所相互作用６１０は独立に変更され得る。この系の８つの古典的スピン状態の相互作用エネルギーの表が表１に与えられる。
【０１１２】
【表１】
2018533106.tif 000034
【０１１３】
所与の粒子構成のエネルギーは、次のように記述され得る。
【数３２】
2018533106.tif 000035
ここで、１次局所エネルギーＥｉは、式（１３）内のεｉなどの局所場を使用して生成され得る。
【０１１４】
図７は、可逆ＸＯＲ（排他的論理和）ゲートを実現するように結合された複数の２状態粒子７００を示す。ここで、量子ビット７０１、７０２は入力であり、量子ビット７０３は出力である。３次局所相互作用７１０の絶対値は零より大きい（すなわち、｜Ｉ１２３｜＞０）。局所場および２次局所相互作用は、零に設定されるか、または少なくともそれらの絶対値は、３次局所相互作用の絶対値よりはるかに小さくなるように設定され、すなわち、局所場および２次局所相互作用の絶対値は、３次局所相互作用の絶対値より少なくとも１桁小さい。この系のエネルギーの組が表２に与えられる。
【０１１５】
【表２】
2018533106.tif 000036
【０１１６】
エネルギーＥ／ＪＩ１２３＝−１を有する基底状態は、ＸＯＲのカノニカル真理値表に対応する。ＸＯＲ真理値表に属さない状態は、エネルギーＥ／Ｊ１２３＝１を保有し、励起状態上にマッピングされる。
【０１１７】
図８は、ＮＡＮＤゲートを実現するように結合された複数の２状態粒子を示す。ここで、量子ビット８０１、８０２は入力であり、量子ビット８０３は出力である。局所バイアス８０９が出力量子ビット８０３へ印加される。この局所場の強度は、量子ビット８０３に関して
｜Ｅｉ｜＝Ｊ１２３＞０
となるように選択されるか、または量子ビット８０３に対する局所バイアスの絶対値は、３次局所相互作用の絶対値（すなわち、３つの量子ビット間の３次相互作用間の絶対差）と少なくともほぼ同じであり、量子ビット８０３に対する局所バイアスは、３つの量子ビット間の３次相互作用の絶対値より少なくとも一桁小さい。
【０１１８】
量子ビット８０１、８０２のそれぞれの局所場の強度は零に設定されるか、または量子ビット８０１、８０２の少なくともそれぞれの絶対値は約０であり、すなわち、量子ビット８０１、８０２のそれぞれに対する局所バイアスのそれぞれの絶対値は、３つの量子ビット間の３次相互作用の絶対値より少なくとも一桁小さい。
【０１１９】
２つの局所相互作用８１３、８２３は、次の強度
Ｊｉｊ＝−Ｊ１２３＜０
を保有するか、または２つの局所相互作用８１３、８２３の強度の少なくとも絶対値は、３次局所相互作用８１０の絶対値とほぼ同じであり、すなわち、３次局所相互作用８１０と２つの局所相互作用８１３、８２３のそれぞれの強度との間の絶対差は、３次局所相互作用８１０より少なくとも一桁小さい。
【０１２０】
３次局所相互作用８１０の絶対値は非零である。３次局所相互作用８１０は零より大きい可能性がある。
【０１２１】
２つの局所相互作用８１２の強度は約０であり、すなわち、３次局所相互作用８１０と２つの局所相互作用８１２との間の絶対差は、３次局所相互作用８１０の絶対値より少なくとも一桁小さい。
【０１２２】
本明細書および特許請求の範囲における局所バイアス、２次局所相互作用、および／または３次局所相互作用の任意のものへの参照は、通常、それぞれの局所バイアス、２次局所相互作用、および／または３次局所相互作用のそれぞれの強度を指す。
【０１２３】
ＮＡＮＤゲートを実現するためのエネルギーの表が表３に与えられる。
【０１２４】
【表３】
2018533106.tif 000037
【０１２５】
このような系のエネルギーＥ＝−２を有する基底状態は、非論理積（ＮＡＮＤ）論理積演算のカノニカル真理値表に対応する。
【０１２６】
本明細書で述べたシステムおよび方法は、例えば可逆論理ゲートの３次（３次局所）およびより高次の相互作用を提供し得る。３次およびより高次の相互作用を生来的に実現する、本明細書で述べたシステムおよび方法による量子ハードウェアの恩恵は、２次（対の）量子ビット相互作用のみにアクセスする量子ハードウェアより高いトンネリングエネルギーの実現であり得る。
【０１２７】
本明細書で述べたシステムおよび方法による量子ハードウェアの１つの全体的恩恵は、例えば、改善された性能およびより困難なクラスのスピンガラス問題へのより容易なアクセスであり得る。
【０１２８】
要約書に記載のものを含む示された実施形態の上記説明は、網羅的であるように意図されておらず、または実施形態を開示された正確な形式に限定するように意図されていない。例示目的のために本明細書では特定の実施形態および実施例について説明したが、当業者により認識されるように、本開示の趣旨および範囲から逸脱することなく様々な均等な修正形態がなされ得る。様々な実施形態の本明細書に記載の教示は、他のアナログプロセッサへ適用され得、上に概説された例示的量子プロセッサのみに必ずしも適用されない。
【０１２９】
例えば、図３Ａ、３Ｂ、４Ａ、４Ｂ、５に示した例示的実施形態は、３つおよび４つの量子ビットと、１つまたは２つのカプラーのいずれかとの構成に関するが、他の数および構成の量子ビットおよびカプラーが使用され得ることを理解すべきである。
【０１３０】
上述の様々な実施形態は、別の実施形態を提供するために組み合わされ得る。本明細書における特定の教示および定義と矛盾しない限り、本明細書において参照されたおよび／または出願データシート内に列挙された、限定しないが、米国仮特許出願第６２／２０４，８２０号明細書を含むＤ−Ｗａｖｅ  Ｓｙｓｔｅｍｓ，Ｉｎｃ．，により広く所有される米国特許、米国特許出願公開、米国特許出願のすべては、その全体が参照により本明細書に援用される。実施形態の態様は、さらに別の実施形態を提供するために、様々な特許、出願および刊行物のシステム、回路および概念を採用するために必要に応じて修正され得る。
【０１３１】
これらおよび他の変更形態が上記の詳細な説明に照らして上記実施形態に対してなされ得る。一般的に、以下の特許請求の範囲では、使用される用語は、特許請求の範囲を本明細書および特許請求の範囲に開示された特定の実施形態に限定するものと解釈すべきではなく、このような特許請求の範囲の権利を付与される均等物の全範囲と共にすべての可能な実施形態を含むように解釈すべきである。したがって、特許請求の範囲は本開示により限定されない。
【図１】
2018533106.tif 000038
【図２Ａ】
2018533106.tif 000039
【図２Ｂ】
2018533106.tif 000040
【図３Ａ】
2018533106.tif 000041
【図３Ｂ】
2018533106.tif 000042
【図４Ａ】
2018533106.tif 000043
【図４Ｂ】
2018533106.tif 000044
【図５】
2018533106.tif 000045
【図６】
2018533106.tif 000046
【図７】
2018533106.tif 000047
【図８】
2018533106.tif 000048
【国際調査報告】
2018533106.tif 000049
2018533106.tif 000050
2018533106.tif 000051
2018533106.tif 000052
2018533106.tif 000053