(57)【要約】  本開示の実施形態は、処理チャンバにおける処理チャンバ性能を一致させ較正するための方法論を提供する。一実施形態において、半導体製造プロセスのための処理チャンバを較正する方法は、処理チャンバ内で第１の所定のプロセスを行うステップと、所定のプロセスを行いながら処理チャンバ内に配置された第１のグループのセンサからコントローラに送信された第１の組の信号を収集するステップと、収集された第１の組の信号を分析するステップと、第１のグループのセンサからのセンサ応答をチェックするために、収集された第１の組の信号をコントローラに記憶されたデータベースと比較するステップと、ミスマッチセンサ応答が見つかると、収集された第１の組の信号に基づいてセンサを較正するステップと、引き続き処理チャンバ内で第１の一連のプロセスを行うステップと、一連のプロセスを行いながらセンサからコントローラに送信された第２の組の信号を収集するステップと、を含む。
2018533196.tif 000002
【特許請求の範囲】
【請求項１】
半導体製造プロセスのための処理チャンバを較正するための方法であって、
処理チャンバ内で第１の所定のプロセスを行うステップと、
前記所定のプロセスを行いながら前記処理チャンバ内に配置された第１のグループのセンサからコントローラに送信された第１の組の信号を収集するステップと、
前記収集された第１の組の信号を分析するステップと、
前記第１のグループのセンサからのセンサ応答をチェックするために、前記収集された第１の組の信号を前記コントローラに記憶されたデータベースと比較するステップと、
ミスマッチセンサ応答が見つかると、前記収集された第１の組の信号に基づいてセンサを較正するステップと、
引き続き前記処理チャンバ内で第１の一連のプロセスを行うステップと、
前記一連のプロセスを行いながら前記センサから前記コントローラに送信された第２の組の信号を収集するステップと、
を含む方法。
【請求項２】
前記処理チャンバ内で移送される基板のグループに対して第２の一連のプロセスをそれぞれ行うステップと、
異なる膜特性で前記グループ内の各基板上に膜層を形成するステップと、
をさらに含む、請求項１に記載の方法。
【請求項３】
各基板に配置された各膜層の膜特性を測定するステップと、
前記第１のグループのセンサからのセンサ応答をチェックするために、前記膜特性を前記コントローラに記憶された前記データベースと比較するステップと、
ミスマッチセンサ応答が見つかると、前記測定された膜特性に基づいて前記処理チャンバ内の前記第１のグループのセンサを較正するステップと、
をさらに含む、請求項２に記載の方法。
【請求項４】
各基板に配置された各膜層の膜特性を測定するステップと、
ミスマッチセンサ応答が見つかると、前記測定された膜特性に基づいて前記第１の所定のプロセスにおいて設定されたプロセスパラメータを較正するステップと、
をさらに含む、請求項２に記載の方法。
【請求項５】
前記第１の所定のプロセスが前記処理チャンバに対して設定されたＢＫＭプロセスである、請求項１に記載の方法。
【請求項６】
前記第１の一連のプロセスが前記第１の所定のプロセスで設定された前記プロセスパラメータ、前記第１の所定のプロセスで設定された前記プロセスパラメータの上下２０％、および前記第１の所定のプロセスで設定された前記プロセスパラメータの上下１０％を含む５つのプロセスを含む、請求項１に記載の方法。
【請求項７】
前記第２の一連のプロセスが前記第１の所定のプロセスで設定された前記プロセスパラメータ、前記第１の所定のプロセスで設定された前記プロセスパラメータの上下２０％、および前記第１の所定のプロセスで設定された前記プロセスパラメータの上下１０％を含む５つのプロセスを含む、請求項２に記載の方法。
【請求項８】
前記基板上に形成された前記膜層から測定された前記膜特性が、膜厚、膜均一性、屈折率、効率係数、膜応力、湿式エッチング速度（ＷＥＲ）、または乾燥エッチング速度、リソグラフィオーバーレイ、導電率、抵抗率、密度の少なくとも１つを含む、請求項３に記載の方法。
【請求項９】
前記第１の所定のプロセスが単一層製法または多層製法を含む、請求項１に記載の方法。
【請求項１０】
前記処理チャンバ内に第２のグループのチャンバセンサを実装するステップ、
をさらに含む、請求項３に記載の方法。
【請求項１１】
前記処理チャンバ内で前記第１の所定のプロセスを行うステップと、
前記第２のグループのセンサから送信された第３の組の信号を収集するステップと、
をさらに含む、請求項１０に記載の方法。
【請求項１２】
前記第２のグループのセンサからのセンサ応答をチェックするために、前記コントローラによって前記第３の組の前記信号を分析するステップと、
前記センサ応答を前記コントローラに記憶された前記データベースと比較するステップと、
ミスマッチが見つかると、前記処理チャンバ内の前記第２のグループのセンサを較正するステップと、
をさらに含む、請求項１１に記載の方法。
【請求項１３】
処理チャンバに結合されたコントローラであって、命令を含むシステムメモリ、および前記命令を実行すると前記処理チャンバに方法を行わせるように構成されたプロセッサを備える、コントローラ、を備える、処理システムにおいて、前記方法が、
前記処理チャンバ内で第１の所定のプロセスを行うときに処理チャンバから送信された第１の組の信号を受信するステップと、
前記収集された第１の組の信号を分析するステップと、
前記第１のグループのセンサからのセンサ応答をチェックするために、前記収集された第１の組の信号を前記コントローラに記憶されたデータベースと比較するステップと、
ミスマッチセンサ応答が見つかると、前記収集された第１の組の信号に基づいてセンサを較正するステップと、
引き続き前記処理チャンバ内で第１の一連のプロセスを行うステップと、
前記一連のプロセスを行いながら前記センサから前記コントローラに送信された第２の組の信号を収集するステップと、
を含む、処理システム。
【請求項１４】
前記第１の組のプロセスサンプルが、前記第１の所定のプロセスによって設定されたプロセスパラメータ、前記第１の所定のプロセスによって設定された前記プロセスパラメータの上下約２０％に設定されたプロセスパラメータ、および前記第１の所定のプロセスで設定された前記プロセスパラメータの上下約１０％に設定されたプロセスパラメータで実行される、請求項１３に記載の処理システム。
【請求項１５】
前記第２の組のプロセスサンプルが、前記第１の所定のプロセスによって設定されたプロセスパラメータ、前記第１の所定のプロセスによって設定された前記プロセスパラメータの上下約２０％に設定されたプロセスパラメータ、および前記第１の所定のプロセスで設定された前記プロセスパラメータの上下約１０％に設定されたプロセスパラメータで実行される、請求項１３に記載の処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施形態は、一般に、処理チャンバのプロセス性能を検出するための方法論、より詳細には、半導体製造および工場管理のためのチャンバ間マッチングに対する処理チャンバのプロセス性能を検出するための方法論に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）またはチップの製造では、チップの異なる層を表わすパターンは、チップ設計者によって作成される。一連の再使用可能なマスクまたはフォトマスクは、製造プロセス中に各チップ層の設計を半導体基板上に転写するために、これらのパターンから作成される。マスクパターン生成システムは、精密なレーザまたは電子ビームを使用して、チップの各層の設計をそれぞれのマスク上に描画する。次いで、マスクを写真ネガのように使用して、各層の回路パターンを半導体基板上に転写する。これらの層は、一連のプロセスを使用して構築され、それぞれの完成したチップを構成する小さなトランジスタおよび電気回路に形を変える。典型的には、半導体基板上のデバイスは、それぞれが個別のパターンを有する複数の上地層からデバイスが形成される一連のリソグラフィ処理ステップによって製造される。一般に、１５〜１００組のマスクがチップを構築するために使用され、繰り返し使用されることがある。
【０００３】
ある層と、前の層に重なる次の層との間で、ある層と次の層の個々のパターンは、位置合わせされる必要がある。位置合わせマークの測定は、計測ツールによって得られることがあり、その場合、計測ツールは、露光中に連続する層を位置合わせして、リソグラフィプロセス後に再び位置合わせ性能を再確認するためにリソグラフィツールによって使用される。しかしながら、層間のオーバーレイ誤差（またはパターンレジストレーション誤差）は、不可避であり、製造が満たさなければならない誤差バジェットは、ＩＣ設計者によって計算される。デバイス構造のオーバーレイ誤差は、異なる誤差源に起因する可能性があり、例えば、前の露光ツール／計測ツール、現在の露光ツール／計測ツール、下地膜層特性のミスマッチ、結果として堆積膜特性の差となる場合がある計測ツールもしくは処理チャンバ間のマッチング誤差、または基板上に形成される異なる膜層を処理するために利用される処理チャンバのベースライン設定のミスマッチなどによるオーバーレイ誤差である。
【０００４】
限界寸法（ＣＤ）の縮小と共に、デバイスのコントロールゲートの幅などの、最小の特徴サイズを有するデバイスを確実に生産するために、デバイス構造の限界層におけるオーバーレイ誤差を最小限に抑え、または排除する必要がある。オーバーレイ誤差の可能性を排除するために、ある特定の膜層を同一基板上に製造するのに専用の単一の処理チャンバが、ツール間製造誤差またはミスマッチを排除しようとして、しばしば要求される。しかしながら、この手法は、しばしばロジスティックの問題を引き起こし、逆に、製造サイクル時間を増大させる。さらに、オーバーレイ誤差に対する膜特性ミスマッチの寄与（すなわち膜屈折率または吸収係数）が単独で誤差バジェットを超える可能性があるという、オーバーレイ仕様がより難しいものとなっている。半導体製造では、各ツールから生成されるミスマッチの変数がある一定の動作限界内に留まるように、使用される製造処理装置は、最小のミスマッチで制御されなければならない。生産ラインの各処理チャンバの動作限界内に留まることができない場合は、異なる製造段階で異なる処理チャンバを利用して処理されるデバイスおよび／またはウエハを容易に喪失あるいは損傷する可能性がある。
したがって、デバイス性能を改善し、かつ予測可能な製品の信頼性、一貫性、および歩留まりを維持するように最小のプロセス変数ミスマッチで生産ラインの処理チャンバのベースラインを修正し、一致させる改善された方法論が必要である。
【発明の概要】
【０００５】
本開示の実施形態は、処理チャンバの処理チャンバ性能を一致させ、較正する方法論を提供する。一実施形態において、半導体製造プロセスのための処理チャンバを較正する方法は、処理チャンバ内で第１の所定のプロセスを行うステップと、所定のプロセスを行いながら処理チャンバ内に配置された第１のグループのセンサからコントローラに送信される第１の組の信号を収集するステップと、収集された第１の組の信号を分析するステップと、第１のグループのセンサからのセンサ応答をチェックするために、収集された第１の組の信号をコントローラに記憶されたデータベースと比較するステップと、ミスマッチセンサ応答が見つかると、収集された第１の組の信号に基づいてセンサを較正するステップと、引き続き処理チャンバ内で第１の一連のプロセスを行うステップと、一連のプロセスを行いながらセンサからコントローラに送信された第２の組の信号を収集するステップと、を含む。
【０００６】
別の実施形態では、プログラムを記憶するコンピュータ可読ストレージ媒体は、プロセッサによって実行されると、処理チャンバを動作させるための動作を行い、本動作は、処理チャンバ内で第１の所定のプロセスを動作させることによって収集され分析されたセンサ応答に基づいて、処理チャンバ内のセンサを較正することによって、第１のハードウェア較正プロセスを行うステップと、処理チャンバ内で第１の組のプロセスを動作させることによって収集され分析されたセンサ応答に基づいて、処理チャンバ内のセンサを較正することによって、第２のハードウェア較正プロセスを行うステップと、を含む。
【０００７】
さらに別の実施形態では、処理システムは、処理チャンバに結合されたコントローラであって、命令を含むシステムメモリと、命令を実行すると処理チャンバに方法を行わせるように構成されたプロセッサと、を備える、コントローラ、を含み、本方法は、処理チャンバ内で第１の所定のプロセスを行うときに処理チャンバから送信された第１の組の信号を受信するステップと、収集された第１の組の信号を分析するステップと、第１のグループのセンサからのセンサ応答をチェックするために、収集された第１の組の信号をコントローラに記憶されたデータベースと比較するステップと、ミスマッチセンサ応答が見つかると、収集された第１の組の信号に基づいてセンサを較正するステップと、引き続き処理チャンバ内で第１の一連のプロセスを行うステップと、一連のプロセスを行いながらセンサからコントローラに送信された第２の組の信号を収集するステップと、を含む。
本開示の上記の特徴を詳細に理解することができるように、一部が添付図面に示される実施形態を参照することによって、上で要約された本開示のより具体的な説明を行うことがある。しかし、添付された図面は、例示的な実施形態のみを示し、したがって、その範囲を限定すると考えられるべきではなく、他の等しく効果的な実施形態を受入れることができることに留意されたい。
【図面の簡単な説明】
【０００８】
【図１】基板に対してプロセスを行うために利用することができるプラズマ処理チャンバの図である。
【図２】本開示の一実施形態による、処理チャンバ性能を較正し、所望の規格に一致させるための方法の流れ図である。
【図３Ａ】本開示の実施形態による、処理チャンバの動作中に受信されたチャンバパラメータを表すトレース線を表す図である。
【図３Ｂ】本開示の実施形態による、処理チャンバの動作中に受信されたチャンバパラメータを表すトレース線を表す図である。
【図４】チャンバ較正プロセスが完了した後の、所望の許容範囲／限界で制御された例示的な膜特性を列挙した表である。
【発明を実施するための形態】
【０００９】
理解を容易にするために、各図に共通の同一の要素を指定するために、可能な場合は、同一の参照数字が使用された。一実施形態の要素および特徴は、さらに詳説することなく他の実施形態において有益に組み込まれてもよいことが想定されている。
【００１０】
本開示の実施形態は、処理チャンバの性能を検出し、処理チャンバ性能を製造生産ラインで設定された標準要求に効率的に一致させるための方法論を提供する。本方法論は、ハードウェアマッチング手順およびオンウエハ結果マッチング手順を含む、系統的な検出手順を提供する。提供されるような方法論は、処理チャンバのミスマッチを迅速に較正し、修正するために、ハードウェア設定、ハードウェア実装誤差、ソフトウェア設定、センサ障害、またはプロセスパラメータ設定マッチなどによる、プロセス中に生じたミスマッチ項目を効率的かつ迅速に検出することができる。したがって、一連のマッチング手順を行った後、処理チャンバ性能およびセンサ設定を、生産ラインの他の処理チャンバに使用される標準設定と一致させることができ、したがって、生産ラインの処理チャンバ間のチャンバミスマッチの可能性が排除され、低減し、プロセス精度が向上する。
【００１１】
図１は、以下でさらに記載されるように、選択酸化プロセスを行うのに適した例示的な処理システム１３２の断面図である。処理システム１３２は、ＣＥＮＴＵＲＡ（登録商標）、およびＰｒｏｄｕｃｅｒ（登録商標）ＳＥまたはＰｒｏｄｕｃｅｒ（登録商標）ＧＴ堆積システムであってもよく、カリフォルニア州サンタクララのアプライドマテリアルズ社からすべて入手可能である。他のメーカから入手可能なものを含む他の処理システムを、本発明を実施するために適合させることができることが想定されている。
処理システム１３２は、ガスパネル１３０およびコントローラ１１０に結合された処理チャンバ１００を含む。処理チャンバ１００は、一般に内部容積１２６を画成する頂部１２４、側面１０１、および底部壁１２２を含む。
【００１２】
支持体ペデスタル１５０は、チャンバ１００の内部容積１２６内に設けられている。ペデスタル１５０は、アルミニウム、セラミック、および他の適切な材料から製造されてもよい。一実施形態において、ペデスタル１５０は、窒化アルミニウムなどのセラミック材料によって製造され、このセラミック材料は、ペデスタル１５０に熱的損傷を与えることなく、プラズマプロセス環境などの高温環境での使用に適した材料である。ペデスタル１５０は、リフト機構（図示せず）を使用して、チャンバ１００の内側で垂直方向に移動することができる。
【００１３】
ペデスタル１５０は、ペデスタル１５０上に支持された基板１９０の温度を制御するのに適した埋め込みヒータ素子１７０を含むことができる。一実施形態において、ペデスタル１５０は、電源１０６からの電流をヒータ素子１７０に印加することによって抵抗加熱されてもよい。一実施形態において、ヒータ素子１７０は、ニッケル鉄クロム合金（例えば、ＩＮＣＯＬＯＹ（登録商標））シースチューブに包まれたニッケルクロムワイヤで作られてもよい。電源１０６から供給される電流は、ヒータ素子１７０によって発生する熱を制御するために、コントローラ１１０によって調整され、それによって、膜堆積中に基板１９０およびペデスタル１５０を任意の適切な温度範囲で実質的に一定の温度に維持する。別の実施形態では、ペデスタル１５０は、必要に応じて室温に維持されてもよい。さらに別の実施形態では、ペデスタル１５０は、必要に応じてペデスタル１５０を室温よりも低い範囲で冷却するために、必要に応じて冷却器（図示せず）を含むこともできる。供給される電流は、ペデスタル１５０の温度を摂氏約１００度〜摂氏約９００度、例えば、摂氏約３００度〜摂氏約８００度で選択的に制御するように調整されてもよい。
ペデスタル１５０の温度を従来のやり方でモニタするために、熱電対などの温度センサ１７２が支持体ペデスタル１５０に埋め込まれてもよい。測定された温度は、コントローラ１１０によって使用され、ヒータ素子１７０に供給される電力を制御して基板を所望の温度に維持する。
真空ポンプ１０２は、チャンバ１００の壁１０１に形成されたポートに結合されている。真空ポンプ１０２は、処理チャンバ１００内の所望のガス圧力を維持するために使用される。また、真空ポンプ１０２は、後処理ガスおよびプロセスの副生成物をチャンバ１００から排気する。
【００１４】
複数の開孔１２８を有するシャワーヘッド１２０が基板支持体ペデスタル１５０の上の処理チャンバ１００の頂部１２４に結合されている。シャワーヘッド１２０の開孔１２８は、プロセスガスをチャンバ１００に導入するために利用される。開孔１２８は、異なるプロセス要件に対して様々なプロセスガスの流れを容易にするために、異なるサイズ、数、分布、形状、設計、および直径を有することができる。シャワーヘッド１２０は、プロセス中に様々なガスを内部容積１２６に供給することができるガスパネル１３０に接続されている。プラズマは、シャワーヘッド１２０を出るプロセス混合ガスから形成され、プロセスガスの熱分解を促進して、結果として基板１９０の表面１９１上に材料を堆積させる。
【００１５】
シャワーヘッド１２０および基板支持体ペデスタル１５０は、内部容積１２６内の一対の離間した電極として形成されてもよい。１つまたは複数のＲＦ電源１４０がマッチング回路１３８を介してシャワーヘッド１２０にバイアス電位を供給し、シャワーヘッド１２０とペデスタル１５０との間のプラズマの生成を容易にする。あるいは、ＲＦ電源１４０およびマッチング回路１３８は、シャワーヘッド１２０、基板支持体ペデスタル１５０に結合されても、またはシャワーヘッド１２０および基板支持体ペデスタル１５０の両方に結合されても、あるいはチャンバ１００の外部に配置されたアンテナ（図示せず）に結合されてもよい。一実施形態において、ＲＦ電源１４０は、約３０ｋＨｚ〜約１３．６ＭＨｚの周波数で約１０ワット〜約３０００ワットを供給することができる。
任意選択の水蒸気生成（ＷＶＧ）システム１５２が、処理チャンバ１００内に画成された内部容積１２６に流体連結する処理システム１３２に結合されている。ＷＶＧシステム１５２は、Ｏ2とＨ2の触媒反応によって超高純度の水蒸気を生成する。一実施形態において、ＷＶＧシステム１５２は、水蒸気が化学反応によって生成される、触媒で裏打ちされたリアクタまたは触媒カートリッジを有する。触媒は、金属または合金、例えば、パラジウム、白金、ニッケル、それらの組合せ、およびそれらの合金を含むことができる。
【００１６】
コントローラ１１０は、プロセスシーケンスを制御し、ガスパネル１３０およびＷＶＧシステム１５２からのガス流を調整するために利用される中央処理装置（ＣＰＵ）１１２、メモリ１１６、ならびにサポート回路１１４を含む。ＣＰＵ１１２は、産業環境で使用することができる任意の形態の汎用コンピュータプロセッサであってもよい。ソフトウェアルーチンは、メモリ１１６、例えば、ランダムアクセスメモリ、読み取り専用メモリ、フロッピー、またはハードディスクドライブ、あるいは他の形態のデジタルストレージに記憶されてもよい。サポート回路１１４は、通常ＣＰＵ１１２に結合され、キャッシュ、クロック回路、入力／出力システム、電源などを含むことができる。コントローラ１１０と、処理システム１３２の様々な構成要素との間の双方向通信は、信号バス１１８と総称される多数の信号ケーブルによって処理され、その一部が図１に示されている。
【００１７】
図２は、図１に表された処理チャンバ１００などの処理チャンバのベースラインを半導体製造生産ラインにおいて必要とされるレベル（例えば、一致させる必要があるすべての処理チャンバのための製造規格）に一致させるように、処理チャンバのベースラインを決定および／または較正する方法２００の一実施形態の流れ図である。処理チャンバ１００は、生産ラインに配置された、新規に実装された、および／または新規に組み立てられた処理チャンバであってもよい。あるいは、処理チャンバ１００は、プロセス性能が生産ラインの工業規格または設定規格に一致するように較正し、トラブルシュートする必要がある、生産ラインの既存の処理チャンバであってもよい。
方法２００は、所定のプロセス、例えば、処理チャンバ１００内でＢＫＭ（最もよく知られた方法）プロセスを行うことによって、ブロック２０２で開始する。ＢＫＭプロセスは、堆積プロセス、エッチングプロセス、コーティングプロセス、または任意の適切なプロセスであってもよく、ベースライン較正および／またはマッチングプロセスが完了し、対象とする処理チャンバ１００が生産基板の処理のために生産ラインに投入されると、この処理チャンバがその後これらのプロセスを行うように構成されている。一例において、ここで行われるＢＫＭプロセスは、ＣＶＤ堆積プロセス、例えば、アモルファスカーボン層、酸化ケイ素層、シリコン層、窒化ケイ素層、低誘電率材料、または他の適切な材料を形成するように構成された堆積プロセスである。
【００１８】
処理チャンバ１００が基板上に単一層を形成するために、単一層堆積プロセスを行うように構成された例では、センサ値の一致およびセンサ応答の一致、ならびにプロセス応答の一致のために、単一層製法が行われるように選択されてもよい。処理チャンバ１００が基板上にデュアル層／複合構造を形成するためにデュアル層、複数層、または複合構造堆積プロセスを行うように構成された例では、センサ値の一致およびセンサ応答の一致、ならびにプロセス応答の一致のために、多層製法が連続してまたは繰り返し行われるように選択されてもよい。例えば、基板上に単一層を形成することが望まれる場合、コントローラ１１０に記憶された単一層製法を使用して、１回の堆積プロセスが行われてもよい。あるいは、基板上に複数層（例えば、所望の厚さに達するまで、基板上に繰り返し形成される第１の層および第２の層を含む３Ｄメモリゲート用途のための階段構造）を形成することが望まれる場合、コントローラ１１０に記憶された、選択された複数の異なる堆積製法（例えば、例として階段構造における第１の層を形成するための第１の堆積製法および第２の層を形成するための第２の堆積製法）を使用して、循環させたもしくはループさせた多層製法堆積プロセスが行われてもよい。
【００１９】
ブロック２０２の動作中に、センサおよび／または検出器、例えば、ＭＦＣ（マスフローコントローラ）、発光分光法（ＯＥＳ）、ＲＦ信号検出器、圧力検出器、または処理チャンバに関連付けられた適切なセンサもしくは検出器がマッチングのために検出されてもよい。動作において、センサは、所望の値設定に一致させるために、図１に表されたコントローラ１１０などのコントローラに信号を分析のために送信することができる。本開示による処理チャンバ１００の動作を制御するために適合させることができるコントローラ１１０の一例は、カリフォルニア州サンタクララのアプライドマテリアルズ社によって入手可能なＡｄｖａｎｃｅｄ  Ｐｒｏｃｅｓｓ  Ｃｏｎｔｒｏｌ（ＡＰＣ）Ｅ３（商標）統計的プロセス制御モジュールである。検出されるようなセンサおよびセンサから送信されるような信号は、プロセスパラメータおよびセンサ応答、例えば、ガス流量、プロセス圧力、ＲＦ電力信号、基板温度、ＲＦフィードバック信号、イオン濃度、およびブロック２０２のプロセス中に収集することができる他の適切な信号を含むことができる。ブロック２０２のサブブロック２０３において、コントローラ１１０は、処理チャンバ１００の動作中に受信した信号を比較し分析して、センサ値／応答一致手順を行うことができる。
【００２０】
一例において、センサから送信され、コントローラ１１０によって受信された信号は、データベースライブラリに記憶されたデータと比較され、分析される。信号は、コントローラ１１０のＥ３（商標）統計的プロセス制御モジュールによりモニタされ、ダウンロードされ、必要に応じて時間内にまたはオフラインで分析されてもよい。データベースライブラリは、コントローラ１１０のメモリ１１６に記憶されていても、または製造設備もしくはＥＤＡ（電子設計自動化）システムに記憶された他の統計的プロセス制御（ＳＰＣ）データベースからのものであってもよい。データベースライブラリに記憶されたデータは、他の処理チャンバにおける過去の処理実行によるチャンバパラメータの履歴値から、または生産において他の処理チャンバがそれらのセンサ値／応答を一致させることができる、生産のために生産ラインに構成された標準の処理チャンバ（例えば、またはＧｏｌｄｅｎ  Ｃｈａｍｂｅｒと呼ばれる）から得られてもよい。チャンバパラメータおよびハードウェア設定の標準値（例えば、仕様）は、処理チャンバ内で行われる各プロセスに最も適合するように、チャンバパラメータのこれらの履歴値から決定され、選択されてもよい。
したがって、サブブロック２０３で受信信号が分析され、比較された後、処理チャンバ１００などのターゲット処理チャンバのセンサから偏位およびミスマッチ値／応答を見つけることができる。引き続き、修正／較正プロセスが行われ、処理チャンバ１００のセンサの値／応答を所定の標準値に一致させる。
【００２１】
例えば、図３Ａおよび図３Ｂは、ブロック２０２で、標準の／較正された処理チャンバおよび対象とする処理チャンバ１００から、ＢＫＭ実行中に検出されたセンサのうちの１つの信号のトレース線３０２、３０４をそれぞれ表す。図３Ａのトレース線３０２では、標準の／較正された処理チャンバから検出されるような信号は、時間の経過と共に著しい干渉なしにくっきりとした、鮮明な信号を示す。対照的に、図３Ｂのトレース線３０４は、円３０６によって示されるように、プロセスが進行するにつれ著しいノイズが見出されていることを示す。ノイズは、チャンバの不安定性、不正確なチャンバパラメータの設定、センサ障害、欠陥のあるセンサ、チャンバ部品の欠陥、互換性のないチャンバパーツなどから生じことがあり、したがって、最終的には動作中にシステムエラーまたは微粒子の発生につながる可能性がある。したがって、検出されるような信号は、技能者がセンサ誤差および問題を迅速にトラブルシュートし、修正するのに役立つ可能性がある。較正／マッチングプロセスの後、センサから送信された値を、所望の値およびに性能に設定し、調整することができる。
ブロック２０４では、ＢＫＭプロセスが行われた後、ＤＯＥ（実験計画）スプリットランが行われ、対象とする処理チャンバ１００において異なるプロセスウインドウを有するプロセスを実行する。ＤＯＥスプリットランは、処理チャンバ１００内で行われるプロセスに対してより広いプロセスウインドウを提供することができるプロセスパラメータの異なる設定で処理チャンバ１００を動作させたときに、チャンバ性能の変動を異なるセンサから検出するのに役立つ場合がある。
【００２２】
一例において、ＤＯＥスプリットランは、典型的には、ＢＫＭ設定、ＢＫＭ設定の上下２０％、およびＢＫＭ設定の上下１０％に設定されたプロセスパラメータを含む５つのテストサンプルを含む。ＤＯＥスプリットランは、３つ以上の任意の数であってもよいことに留意されたい。ＤＯＥスプリットランの後に、対象とする処理チャンバ１００のセンサから送信された信号はすべて、サブブロック２０５で収集され、モニタされ、分析され、データベースに記憶された標準値と比較される。サブブロック２０５の動作は、テストサンプルの数が異なるサブブロック２０３の動作と同様である（例えば、ＢＫＭプロセス実行のためのサブブロック２０３における１つのサンプルデータ、およびＢＫＭによるものと比較してより広いプロセスパラメータカバレッジを得るためのサブブロック２０５における複数のサンプルデータ）。
【００２３】
さらに、サブブロック２０５の動作中に、センサ間応答の較正が行われる。各スプリットランでは、プロセスパラメータ変更またはセンサ設定に対応する少なくとも１つのセンサ応答が得られるように、プロセスパラメータまたはセンサ設定の少なくとも１つが変更される。本明細書に記載されるようなセンサ応答は、任意の検出信号、チャンバパラメータ値、変数、もしくは任意の検出数などの、任意の適切な形態の結果または応答を含むことができる。必要に応じて２つ以上のプロセスパラメータまたはセンサ設定が変更されてもよいことに留意されたい。
センサ応答が得られた後、センサ応答は、分析され、データベースの所望の標準と比較される。各センサ応答は、各ＤＯＥスプリットの主要センサからの標準値（例えば、ＤＯＥスプリットで設定された変数）と比較される。ミスマッチが見つかると、欠陥のあるセンサが迅速に発見され、識別される。したがって、対応するセンサ較正またはセンサ交換プロセスが行われ、問題の特定のセンサの性能を較正する、または特定のセンサを交換して所望の標準センサ性能と一致させる。センサ較正手順は、交換または較正のために欠陥のあるセンサを迅速に識別し、処理チャンバ１００内で発生する問題、異常、またはエラーを解決するために利用される効率的なトラブルシューティングプロセスである。各センサ応答が比較され、分析され、較正された後、動作２０４でＢＫＭスプリットプロセスを利用するセンサ較正手順は、完了したと考えられる。
【００２４】
ブロック２０２および２０４の動作は、図２に表されるブラケット２１０によって示されるように、ハードウェアマッチング手順に属することに留意されたい。したがって、ハードウェアエラーの大部分は、センサ障害、チャンバ設定エラーなどのこれらの２つの動作において見出されることがある。ブロック２０６、２０８の後述の動作については、図２に表されるブラケット２１２によって示されるように、オンウエハ結果マッチング手順に属し、これは、チャンバパラメータおよび設定が、対象とする処理チャンバ１００内で処理された半導体ウエハ上に形成された膜層から測定されたデータ／結果に基づいて、微調整または調節されることを示す。
ブロック２０６では、ハードウェア設定およびチャンバパラメータが修正され、較正され、ＤＯＥ（実験計画）スプリットランが行われ、異なるプロセスウインドウを有するプロセスを実行して、対象とする処理チャンバ１００内で異なるレベルの膜特性を有する膜層を形成する。このＤＯＥスプリットランによって、処理チャンバは、所定の異なる膜特性を有する膜層を形成することができ、したがって、同様の膜特性を有する膜層を形成する場合に処理チャンバ１００内で行われるプロセスに対してより広いプロセスウインドウを提供することができる。
一例において、ＤＯＥスプリットランは、典型的には、ＢＫＭ設定、ＢＫＭ設定の上下２０％、およびＢＫＭ設定の上下１０％に設定されたプロセスパラメータで実行されるサンプルを含む５つのテストサンプルを含む。ＤＯＥスプリットラン中に処理される基板の数は、３つ以上の任意の数であってもよいことに留意されたい。ＤＯＥスプリットランの後、異なるサンプル基板上に形成された膜層はすべて、いくつかの計測ツールによって移送され、一連の測定／検出プロセスを実行して、サンプル基板上に形成された膜層の膜特性を決定する。
【００２５】
引き続き、サブブロック２０７では、サンプル基板上に形成された膜層から測定されるような膜特性が、統計的プロセス制御モジュールによって分析され、比較される。サブブロック２０５と同様に、センサ間応答較正が行われ、測定された膜特性を収集し、モニタし、分析し、データベースに記憶された標準値と比較する。各スプリットランにおいて、プロセスパラメータまたはセンサ設定（例えば、変数）の少なくとも１つが、プロセスパラメータの変更またはセンサ設定に対応する少なくとも１つのセンサ応答が得られるように変更される。特定の一例において、ＤＯＥスプリットランで検出または変更されるようにここで選択されたセンサは、プロセスを有効にして精密に実行することができる、プロセス性能を正確に検出するために重要なセンサと考えられる。例えば、堆積プロセスが行われる場合、堆積プロセス中にＭＦＣセンサが制御するガス流量は、材料層が堆積され形成された後の膜特性を著しく支配することがある重大な役割をしばしば果たすため、ＭＦＣセンサは、しばしば、ＤＯＥスプリットランにおいて変えられ、変更され、検出され、含まれるように選択される重要な変数の１つである。重要なセンサの他の例は、圧力センサ、温度センサ、ＲＦセンサなどを含むことができる。
【００２６】
堆積させた材料層の膜特性が測定された後、測定データが分析され、データベースの所望の標準と比較され、各ＤＯＥスプリットで設定された各変数（例えば、重要なセンサ）の性能が計算され、モニタされる。測定データの分析は、ミスマッチを効率的に見つけるために、各ＤＯＥスプリットで設定された変数から、問題の欠陥のあるセンサを迅速に識別するように、センサ応答からのミスマッチ値を示すことができる。ミスマッチが見つかると、欠陥のあるセンサが迅速に発見され、識別される。したがって、対応するセンサ較正またはセンサ交換プロセスが行われ、問題の特定のセンサの性能を較正する、または特定のセンサを交換して所望の標準センサの性能と一致させる。上で論じたように、センサ較正手順は、交換および修理のために欠陥のあるセンサを迅速に識別し、処理チャンバ１００内で発生するプロセスもしくはセンサの問題、異常またはエラーを識別するために利用される効率的なトラブルシューティングプロセスである。ＤＯＥスプリットランで処理されたウエハからの測定データに基づいて、各センサ応答が比較され、分析され、較正された後、動作２０６でＢＫＭスプリットプロセスを利用するセンサ較正手順が完了したと考えられる。
【００２７】
測定される膜特性は、膜厚、膜均一性、屈折率、効率係数、膜応力、湿式エッチング速度（ＷＥＲ）、または乾燥エッチング速度、リソグラフィオーバーレイ、導電率、抵抗率、密度などの少なくとも１つまたは複数を含むことができる。測定データが分析された後、なんらかのデータエラーが見つかると、トラブルシューティングプロセスが行われ、処理チャンバ１００内で発生する問題、異常、またはエラーを解決し、さらに処理チャンバ性能を所望の標準範囲に一致させることができる。
ブロック２０８では、分析されたデータに基づいて、較正プロセスが行われ、処理チャンバおよびＢＫＭ製法で設定されたチャンバパラメータならびにプロセスパラメータをそれぞれ修正することができる。較正プロセスは、必要に応じて、単一層製法または多層製法を利用することができる。較正プロセスの後に基板上に形成された結果として得られる膜特性の値は、プロセス精度、マッチング、一貫性、信頼性、および安定性を制御するように、所望の範囲で制御され得る。
【００２８】
図４は、所望の許容範囲内に設定または制御された例示的な膜特性を列挙した表を表す。許容範囲は、チャンバ較正／マッチングプロセスの後でさえも、各チャンバ条件からのわずかな変動に起因するプロセス偏差に対するソフトリミットを可能にする。例えば、ＤＯＥスプリットランによるサンプル基板から得られた各測定データは、所望の許容範囲内で、例えば、膜特性に対して上限および下限が設定されたターゲット値のある一定のパーセンテージ内で制御されてもよい。膜特性のこれらの上限および下限は、履歴データの再調査に基づいて設定される。限界を超えると、ソフトウェアシステムにおいて視覚信号などのアラートの形態の通知を、エンジニアまたはＦＡＢ自動化システムに送信することができ、さらなるチャンバ較正／マッチングプロセスを要求するために、較正プロセス中のまたは較正プロセス後の処理チャンバにおける問題を通知する。
ＤＯＥスプリットランによるサンプル基板からの膜特性がすべて、図４の表で設定された所望の範囲／限界内に入った後、ブラケット２１０で識別されるハードウェアマッチング手順および図２のブラケット２１２で識別されるオンウエハ結果マッチング手順を含む、全体的なチャンバマッチング／較正プロセスが完了したと考えられ、マッチングプロセスが成就される。
【００２９】
図２のハードウェアマッチング手順２１０およびオンウエハ結果マッチング手順２１２は、完了しているが、なんらかのミスマッチが処理チャンバ１００に依然として存在する場合は、追加の情報を得るために追加の１組のチャンバセンサが処理チャンバ１００に据え付けられてもよい。この追加の１組のチャンバセンサは、処理チャンバ１００内に存在するセンサとは異なっていてもよい。あるいは、追加の１組のチャンバセンサは、処理チャンバ１００内に既に存在するセンサと同様であってもよいが、より高度の制御および検出を行う。例えば、従来のＭＦＣが流量欠陥を検出することができない場合は、より高い感度を有するデジタルＭＦＣが任意選択で利用され、チャンバ較正およびマッチングのために問題の項目の診断を支援することができる。追加の１組のチャンバセンサが処理チャンバ１００内に据え付けられた後、ＢＫＭプロセスが再度行われ、処理チャンバ１００内のコントローラ１１０に信号を送信することができる。コントローラ１１０は、その場合、受信した信号およびセンサ応答を再び分析して、必要に応じて処理チャンバ１００またはＢＫＭプロセスに微調整または調節されるべき、欠陥のあるセンサを決定し、迅速に識別する。
【００３０】
本開示の実施形態は、処理チャンバにおけるベースラインを決定し、処理チャンバ性能を製造生産ラインにおいて設定された標準要求に効率的に一致させるための方法論を提供する。本方法論におけるハードウェアマッチング手順は、オンウエハ結果マッチング手順と共に、プロセス中に生じたミスマッチ項目を効率的かつ迅速に識別し、得られたセンサ応答に基づいて、欠陥のあるセンサを迅速に識別し、処理チャンバにおけるミスマッチを較正および修正する。したがって、処理チャンバ間のチャンバ性能ミスマッチから生じるプロセス偏差の可能性が、効率的に排除され、低減され、したがってプロセス精度を向上させることができる。
【００３１】
上記の技術は、コンピュータ可読ストレージ媒体として表現されてもよい。第１の例では、プログラムを記憶するコンピュータ可読ストレージ媒体は、プロセッサによって実行されると、処理チャンバを動作させるための動作を行い、本動作は、処理チャンバ内で第１の所定のプロセスを動作させることによって収集され分析されたセンサ応答に基づいて、処理チャンバ内のセンサを較正することによって、第１のハードウェア較正プロセスを行うステップと、処理チャンバ内で第１の組のプロセスを動作させることによって収集され分析されたセンサ応答に基づいて、処理チャンバ内のセンサを較正することによって、第２のハードウェア較正プロセスを行うステップと、を含む。
【００３２】
第２の例では、第１の例のコンピュータ可読ストレージ媒体は、処理チャンバ内にそれぞれ配置されたグループ内の各基板に対して第２の組のプロセスを行った基板グループ上に形成された膜層から収集され分析されたデータに基づいて、第１の所定のプロセスにおいて設定されたプロセスパラメータまたは処理チャンバ内のセンサを調節することによって、オンウエハ結果較正プロセスを行うステップを、さらに含むことができる。
第３の例では、第１の例のコンピュータ可読ストレージ媒体の第１の組のプロセスは、第１の所定のプロセスで設定されたプロセスパラメータ、第１の所定のプロセスで設定されたプロセスパラメータの上下２０％、および第１の所定のプロセスで設定されたプロセスパラメータの上下１０％を含む５つのプロセスをさらに含むことができる。
【００３３】
第４の例では、第２の例のコンピュータ可読ストレージ媒体の第２の組のプロセスは、第１の所定のプロセスで設定されたプロセスパラメータ、第１の所定のプロセスで設定されたプロセスパラメータの上下２０％、および第１の所定のプロセスで設定されたプロセスパラメータの上下１０％を含む５つのプロセスをさらに含むことができる。
第５の例では、第１の例のコンピュータ可読ストレージ媒体は、データ比較および分析のために内部に記憶されたデータライブラリーを有するソフトウェアをさらに備えることができる。
上記の技術は、添付の特許請求の範囲によって限定されることなく、例示されるように表現されることがある。
前述の事項は、本開示の実施形態を対象としているが、本開示の他のおよびさらなる実施形態が本開示の基本的な範囲から逸脱することなく考案されてもよく、本開示の範囲は、以下の特許請求の範囲によって決定される。
【図１】
2018533196.tif 000003
【図２】
2018533196.tif 000004
【図３Ａ】
2018533196.tif 000005
【図３Ｂ】
2018533196.tif 000006
【図４】
2018533196.tif 000007
【国際調査報告】
2018533196.tif 000008
2018533196.tif 000009