(57)【要約】【課題】オプトエレクトロニクス部品およびその製造方法を提供する。【解決手段】オプトエレクトロニクス部品は、少なくとも部分的に成形体によって囲まれているオプトエレクトロニクス半導体チップを備え、成形体の前面は少なくとも一部の領域において反射フィルムによって覆われており、反射フィルムの一領域はオプトエレクトロニクス半導体チップと成形体との間に閉じ込められている。【選択図】図８
2018511176.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも部分的に成形体（６００）によって囲まれているオプトエレクトロニクス半導体チップ（１００）を備え、
前記成形体（６００）の前面（６０１）は少なくとも一部の領域において反射フィルム（５００）によって覆われており、
前記反射フィルム（５００）の一領域（５３０）は前記オプトエレクトロニクス半導体チップ（１００）と前記成形体（６００）との間に閉じ込められている、オプトエレクトロニクス部品（１０）。
【請求項２】
前記成形体（６００）は、前記成形体（６００）の前面（６０１）において前記オプトエレクトロニクス半導体チップ（１００）の前面（１０１）よりも隆起している反射体（６１０）を形成しており、
前記反射体（６１０）は、少なくとも一部の領域において前記反射フィルム（５００）よって覆われている、請求項１に記載のオプトエレクトロニクス部品（１０）。
【請求項３】
前記オプトエレクトロニクス半導体チップ（１００）の前面（１０１）および後面（１０２）は前記成形体（６００）によって覆われていない、請求項１または２に記載のオプトエレクトロニクス部品（１０）。
【請求項４】
前記成形体（６００）は、前記成形体（６００）の前面（６０１）から後面（６０２）に延在する導電貫通コンタクト（３１０）を有しており、
前記オプトエレクトロニクス半導体チップ（１００）の前面（１０１）に配置されている前記オプトエレクトロニクス半導体チップ（１００）の電気コンタクトパッド（１１０）と、前記導電貫通コンタクト（３１０）との間に導電接続部（７３０）がある、請求項１から３のいずれか一項に記載のオプトエレクトロニクス部品（１０）。
【請求項５】
隆起領域（４１０）および陥没領域（４２０）を含む上部（４０１）を有するキャリア（４００）を設ける工程と、
前記キャリア（４００）の上部（４０１）の隆起領域（４１０）と反射フィルム（５００）との間にオプトエレクトロニクス半導体チップ（１００）を配置する工程であって、前記オプトエレクトロニクス半導体チップ（１００）の前面（１０１）が前記キャリア（４００）に対向し、前記オプトエレクトロニクス半導体チップ（１００）の後面（１０２）が前記反射フィルム（５００）に対向する工程と、
前記オプトエレクトロニクス半導体チップ（１００）とは反対側に面する前記反射フィルム（５００）の後面（５０２）において成形体（６００）を形成する工程であって、前記オプトエレクトロニクス半導体チップ（１００）は少なくとも部分的に前記成形体（６００）によって囲まれ、前記反射フィルム（５００）の一領域（５３０）は前記オプトエレクトロニクス半導体チップ（１００）と前記成形体（６００）との間に閉じ込められる工程と、
前記成形体（６００）、前記反射フィルム（５００）、および前記オプトエレクトロニクス半導体チップ（１００）を前記キャリア（４００）の上部（４０１）から分離する工程であって、少なくとも前記反射フィルム（５００）の一部が前記成形体（６００）の前面（６０１）に残る工程と、を含む、オプトエレクトロニクス部品（１０）を製造する方法。
【請求項６】
前記成形体（６００）の前面（６０１）が少なくとも部分的に前記キャリア（４００）の上部（４０１）を再現するように前記成形体（６００）が形成される、請求項５に記載の方法。
【請求項７】
前記オプトエレクトロニクス半導体チップ（１００）の前面（１０１）が前記成形体（６００）の材料によって覆われないように前記成形体（６００）が形成される、請求項５または６に記載の方法。
【請求項８】
前記成形体（６００）の形成前に、前記反射フィルム（５００）が前記オプトエレクトロニクス半導体チップ（１００）の後面（１０２）に一体的に接合される、請求項５から７のいずれか一項に記載の方法。
【請求項９】
前記キャリア（４００）が少なくとも１つの開口部（４５０）を有し、前記成形体（６００）の形成前に、前記開口部（４５０）を通して前記反射フィルム（５００）が前記キャリア（４００）の上部（４０１）に吸引される、請求項５から８のいずれか一項に記載の方法。
【請求項１０】
前記反射フィルム（５００）が少なくとも１つの開口部（５６０）を有し、
前記成形体（６００）の形成時に、前記成形体（６００）の材料の一部が前記反射フィルム（５００）の開口部（５６０）を通り抜ける、請求項５から９のいずれか一項に記載の方法。
【請求項１１】
前記オプトエレクトロニクス半導体チップ（１００）の前面（１０１）に波長変換材料（７１０）を配置する工程をさらに含む、請求項５から１０のいずれか一項に記載の方法。
【請求項１２】
前記反射フィルム（５００）は、導電性の第１のフィルム領域（５４０）と前記第１のフィルム領域（５４０）とは絶縁されている導電性の第２のフィルム領域（５５０）とを有する、請求項５から１１のいずれか一項に記載の方法。
【請求項１３】
前記反射フィルム（５００）の第２のフィルム領域（５５０）の後面（５０２）に導電エレメント（３２０）が配置され、
前記成形体（６００）の形成後に前記導電エレメント（３２０）が前記成形体（６００）の後面（６０２）においてアクセス可能であるように、前記成形体（６００）が形成され、
前記キャリア（４００）の分離に続いて、前記オプトエレクトロニクス半導体チップ（１００）の前面（１０１）に配置されている前記オプトエレクトロニクス半導体チップ（１００）の電気コンタクトパッド（１１０）と、前記導電エレメント（３２０）との間に導電接続部（７３０）を作製する、請求項１２に記載の方法。
【請求項１４】
導電ビアチップ（３００）が前記キャリア（４００）の上部（４０１）と、前記反射フィルム（５００）の第２のフィルム領域（５５０）との間に配置され、また前記成形体（６００）によって囲まれ、
前記キャリア（４００）からの分離に続いて、前記オプトエレクトロニクス半導体チップ（１００）の前面（１０１）に配置されている前記オプトエレクトロニクス半導体チップ（１００）の電気コンタクトパッド（１１０）と、前記ビアチップ（３００）との間に導電接続部（７３０）を作製する、請求項１２に記載の方法。
【請求項１５】
ビアチップ（３００）が前記キャリア（４００）の上部（４０１）と、前記反射フィルム（５００）の第２のフィルム領域（５５０）との間に配置され、また前記成形体（６００）によって囲まれ、
前記第２のフィルム領域（５５０）の一部が前記ビアチップ（３００）と前記成形体（６００）との間に閉じ込められ、
前記キャリア（４００）からの分離に続いて、前記オプトエレクトロニクス半導体チップ（１００）の前面（１０１）に配置されている前記オプトエレクトロニクス半導体チップ（１００）の電気コンタクトパッド（１１０）と、前記第２のフィルム領域（５５０）との間に導電接続部（７３０）を作製する、請求項１２に記載の方法。
【請求項１６】
前記キャリア（４００）が高隆起領域（４３０）を有して設けられ、前記陥没領域（４２０）は前記隆起領域（４１０）と前記高隆起領域（４３０）との間に配置され、
前記第１のフィルム領域（５４０）は、前記オプトエレクトロニクス半導体チップ（１００）の後面（１０２）と接触して配置され、前記第２のフィルム領域（５５０）は前記高隆起領域（４３０）に載るように配置され、
前記キャリア（４００）からの分離に続いて、前記オプトエレクトロニクス半導体チップ（１００）の前面（１０１）に配置されている前記オプトエレクトロニクス半導体チップ（１００）の電気コンタクトパッド（１１０）と、前記第２のフィルム領域（５５０）との間に導電接続部（７３０）を作製する、請求項１２に記載の方法。
【請求項１７】
前記オプトエレクトロニクス半導体チップ（１００）の後面（１０２）を露出する工程と、
前記オプトエレクトロニクス半導体チップ（１００）の後面（１０２）にメタライゼーション（７００）を配置する工程と、をさらに含む、請求項５から１６のいずれか一項に記載の方法。
【請求項１８】
前記オプトエレクトロニクス半導体チップ（１００）の後面（１０２）の露出は、前記成形体（６００）の後面（６０２）において一部の前記成形体（６００）を取り除くことを含む、請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特許請求項１に係るオプトエレクトロニクス部品と、特許請求項５に係るオプトエレクトロニクス部品を製造する方法とに関する。
【０００２】
本特許出願は、独国特許出願第１０２０１５１０５４８６．８号の優先権を主張し、その開示内容は参照によって本明細書に援用される。
【背景技術】
【０００３】
特許文献１は、オプトエレクトロニクス半導体チップの全ての側面を覆う成形体にオプトエレクトロニクス半導体チップが埋め込まれているオプトエレクトロニクス部品を製造する方法を開示している。ここでオプトエレクトロニクス半導体チップの前面と後面は露出したままである。電気貫通コンタクトがオプトエレクトロニクス半導体チップと共に成形体に埋め込まれうる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】独国特許出願公開第１０２００９０３６６２１Ａ１明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的の１つは、オプトエレクトロニクス部品を提供することである。この目的は、請求項１の特徴を有するオプトエレクトロニクス部品によって達成される。本発明のさらなる目的の１つは、オプトエレクトロニクス部品を製造する方法を特定することである。この目的は、請求項５の特徴を有する方法によって達成される。また、様々な発展形態が従属項で特定される。
【課題を解決するための手段】
【０００６】
オプトエレクトロニクス部品は、少なくとも部分的に成形体で囲まれたオプトエレクトロニクス半導体チップを備える。成形体の前面は、少なくとも一部の領域において反射フィルムによって覆われている。反射フィルムの一領域は、オプトエレクトロニクス半導体チップと成形体との間に閉じ込められている。
【発明の効果】
【０００７】
少なくとも一部の領域において成形体の前面を覆う反射フィルムは、オプトエレクトロニクス部品の成形体の前面の反射率を有利に高めることができる。その結果、このオプトエレクトロニクス部品において成形体の前面での吸収による光損失が有利に低減され、つまり、オプトエレクトロニクス部品が高い効率を有しうる。
【０００８】
反射フィルムの一領域が、オプトエレクトロニクス半導体チップと成形体との間に閉じ込められる結果、反射フィルムはオプトエレクトロニクス半導体チップの放射出射面に直に到達するが、放射出射面は覆わない。このようにオプトエレクトロニクス部品の成形体の前面における最適な被覆が有利に達成される。オプトエレクトロニクス半導体チップの放射出射面と反射フィルムとの正確な相対配置は、オプトエレクトロニクス部品の製造時に自己調整的に有利に生じうる。
【０００９】
オプトエレクトロニクス部品の一実施形態において、成形体は、その前面にオプトエレクトロニクス半導体チップの前面より隆起している反射体を形成している。ここで反射体は、少なくとも一部の領域において反射フィルムによって覆われている。オプトエレクトロニクス部品の成形体によって形成される反射体は、オプトエレクトロニクス部品によって発せられる電磁放射を集束しうる。反射フィルムが反射体の少なくとも一部の領域を被覆する結果、このオプトエレクトロニクス部品の反射体は有益な反射特性を有利に持ちうる。
【００１０】
オプトエレクトロニクス部品の一実施形態において、オプトエレクトロニクス半導体チップの前面と後面は成形体によって覆われていない。その結果、オプトエレクトロニクス半導体チップの前面および/または後面に配置されているオプトエレクトロニクス半導体チップの電気コンタクトパッドとの電気コンタクトがより容易になされ有利である。
【００１１】
オプトエレクトロニクス部品の一実施形態において、成形体は、その前面から後面に延在する導電貫通コンタクトを有している。ここで、オプトエレクトロニクス半導体チップの前面に配置されているオプトエレクトロニクス半導体チップの電気コンタクトパッドと、導電貫通コンタクトとの間には導電接続部がある。このオプトエレクトロニクス部品の導電貫通コンタクトによって、オプトエレクトロニクス半導体チップの前面に配置されているオプトエレクトロニクス半導体チップの電気コンタクトパッドとの電気コンタクトが、成形体の後面において可能となり有利である。その結果、オプトエレクトロニクス部品は例えば、リフローはんだ付けによる表面実装などの表面実装用のＳＭＤ部品として好適でありうる。
【００１２】
オプトエレクトロニクス部品を製造する方法は、隆起領域と陥没領域を含む上部を有するキャリアを設ける工程と、キャリアの上部の隆起領域と反射フィルムとの間にオプトエレクトロニクス半導体チップを配置する工程であって、オプトエレクトロニクス半導体チップの前面がキャリアに対向し、オプトエレクトロニクス半導体チップの後面が反射フィルムに対向する工程と、オプトエレクトロニクス半導体チップとは反対側に面する反射フィルムの後面に成形体を形成する工程であって、オプトエレクトロニクス半導体チップは少なくとも部分的に成形体によって囲まれ、反射フィルムの一領域はオプトエレクトロニクス半導体チップと成形体との間に閉じ込められる工程と、成形体、反射フィルム、およびオプトエレクトロニクス半導体チップをキャリアの上部から分離する工程であって、少なくとも反射フィルムの一部が成形体の前面に残る工程と、を含む。
【００１３】
少なくとも一部の領域において反射フィルムによって前面を覆われる成形体を有するオプトエレクトロニクス部品の製造が、この方法によって有利に可能となる。その結果、この方法で得られるオプトエレクトロニクス部品の成形体の前面が高い反射率を持ち、つまり、成形体の前面での吸収に起因する光損失が低減される。
【００１４】
成形体の形成時に反射フィルムの一領域がオプトエレクトロニクス半導体チップと成形体との間に閉じ込められることによって、反射フィルムとオプトエレクトロニクス半導体チップとの相互の正確な配置が生じ、ここで反射フィルムは放射出射面を覆うことなく、オプトエレクトロニクス半導体チップの放射出射面に直に到達している。この方法では正確な配置が自動的かつ自己調整的に有利に生じるため、簡単で経済的な方法の実施が可能となる。
【００１５】
方法の一実施形態において、成形体が、成形体の前面が少なくとも部分的にキャリアの上部を再現するように形成される。この方法で用いられる隆起領域と陥没領域とを含むキャリアの上部を形成することによって、この方法で得られるオプトエレクトロニクス部品の成形体の前面の３次元モデリングが有利に可能となる。ここで成形体の前面は、少なくとも一部の領域において近似的にキャリアの上部の形状の反転形状となる。その結果、例えばこの方法で得られるオプトエレクトロニクス部品の成形体の前面を、オプトエレクトロニクス部品によって発せられる電磁放射を集束しうる反射体として形成することが可能となる。
【００１６】
方法の一実施形態において、オプトエレクトロニクス半導体チップの前面が成形体の材料によって覆われないように成形体が形成される。その結果、オプトエレクトロニクス半導体チップの前面で発せられる電磁放射が、この方法で得られるオプトエレクトロニクス部品によって有利に発せられうる。さらに、オプトエレクトロニクス半導体チップの前面に配置されるであろうオプトエレクトロニクス半導体チップの電気コンタクトパッドとのコンタクトが有利に可能となる。成形体の形成時点でオプトエレクトロニクス半導体チップの前面が成形体の材料によって覆われていない結果、成形体の形成後にオプトエレクトロニクス半導体チップの前面を露出する必要がなく有利である。
【００１７】
方法の一実施形態において、成形体の形成前に反射フィルムは、オプトエレクトロニクス半導体チップの後面に一体的に接合される。この方法で得られるオプトエレクトロニクス部品の反射フィルムは、後にオプトエレクトロニクス半導体チップの後面メタライゼーションとして用いることができ有利である。オプトエレクトロニクス半導体チップの後面への反射フィルムの一体的な接合は、例えばウェーハボンディング、レーザー溶接、または摩擦圧接と同様の方法で行われうる。
【００１８】
方法の一実施形態において、キャリアは少なくとも１つの開口部を有し、成形体の形成前にこの開口部を通して反射フィルムがキャリアの上部に吸引される。このように、成形体の前面によってキャリアの上部を特に良好に再現することができ有利である。とりわけ、キャリアの上部に反射フィルムを吸引する結果、この方法で得られるオプトエレクトロニクス部品の成形体の前面に反射フィルムを気泡を伴わずに確実に配置することができる。
【００１９】
方法の一実施形態において、反射フィルムは少なくとも１つの開口部を有する。ここで成形体の形成時に成形体の材料の一部が反射フィルムの開口部を通り抜ける。このように、反射フィルムの開口部分の反射フィルムは成形体に固定される、つまり、反射フィルムとこの方法で得られるオプトエレクトロニクス部品の成形体の前面との間がとりわけ安定して接合されうる。
【００２０】
方法の一実施形態において、方法はオプトエレクトロニクス半導体チップの前面に波長変換材料を配置する工程をさらに含む。波長変換材料は例えば、シリコーンなどのマトリックス材料に埋め込まれた波長変換粒子を含む。波長変換材料は、この方法で得られるオプトエレクトロニクス部品のオプトエレクトロニクス半導体チップによって発せられる電磁放射を、異なる、通常はより長い波長の電磁放射に少なくとも部分的に変換する。
【００２１】
方法の一実施形態において、反射フィルムは、導電性の第１のフィルム領域と、第１のフィルム領域とは絶縁されている導電性の第２のフィルム領域とを有する。この方法で得られるオプトエレクトロニクス部品において、反射フィルムがオプトエレクトロニクス部品の電気配線としても用いることができ有利である。
【００２２】
方法の一実施形態において、反射フィルムの第２のフィルム領域の後面に導電エレメントが配置される。ここで、成形体の形成後に導電エレメントが成形体の後面においてアクセス可能であるように、成形体が形成される。また、キャリアからの分離に続いて、オプトエレクトロニクス半導体チップの前面に配置されているオプトエレクトロニクス半導体チップの電気コンタクトパッドと、導電エレメントとの間に導電接続部を作製する工程がさらに行われる。この方法で得られるオプトエレクトロニクス部品において、その後、導電エレメントは、オプトエレクトロニクス半導体チップの前面に配置されているオプトエレクトロニクス半導体チップの電気コンタクトパッドと成形体の後面との間の導電接続部を構成する。このことによって、この方法で得られるオプトエレクトロニクス部品の成形体との電気コンタクトが、成形体の後面において可能となる。成形体の形成後に導電エレメントは、すでに成形体の後面において直にアクセス可能でありうる。しかしながら、成形体の形成後に成形体の後面において成形体の材料を部分的に取り除くことによってもアクセス可能とできる。
【００２３】
方法の一実施形態において、導電ビアチップがキャリアの上部と反射フィルムの第２のフィルム領域との間に配置され、また成形体（６００）によって囲まれる。また、キャリアからの分離に続いて、オプトエレクトロニクス半導体チップの前面に配置されているオプトエレクトロニクス半導体チップの電気コンタクトパッドと、ビアチップとの間に導電接続部を作製する工程がさらに行われる。その結果、この方法で得られるオプトエレクトロニクス部品のビアチップは、オプトエレクトロニクス半導体チップの前面に配置されているオプトエレクトロニクス半導体チップの電気コンタクトパッドと、成形体の後面との間に導電接続部を提供し、この方法で得られるオプトエレクトロニクス部品との電気コンタクトが成形体の後面において可能となる。
【００２４】
方法の一実施形態において、ビアチップはキャリアの上部と反射フィルムの第２のフィルム領域との間に配置され、また成形体によって囲まれる。ここで第２のフィルム領域の一部はビアチップと成形体との間に閉じ込められる。キャリアからの分離に続いて、オプトエレクトロニクス半導体チップの前面に配置されているオプトエレクトロニクス半導体チップの電気コンタクトパッドと、第２のフィルム領域との間に導電接続部を作製する工程がさらに行われる。その結果、この方法で得られるオプトエレクトロニクス部品において、第２のフィルム領域は、オプトエレクトロニクス半導体チップの前面に配置されているオプトエレクトロニクス半導体チップの電気コンタクトパッドと、成形体の後面との間の導電接続部を形成するので有利である。このことによって、この方法で得られるオプトエレクトロニクス部品との電気コンタクトが成形体の後面において可能となる。
【００２５】
方法の一実施形態において、キャリアは高隆起領域を有して設けられる。ここで陥没領域は隆起領域と高隆起領域との間に配置されている。第１のフィルム領域はオプトエレクトロニクス半導体チップの後面と接触して配置される。第２のフィルム領域は高隆起領域に載るように配置される。キャリアからの分離に続いて、オプトエレクトロニクス半導体チップの前面に配置されているオプトエレクトロニクス半導体チップの電気コンタクトパッドと、第２のフィルム領域との間に導電接続部を作製する工程が行われる。この方法で得られるオプトエレクトロニクス部品において、第２のフィルム領域はオプトエレクトロニクス半導体チップの前面に配置されているオプトエレクトロニクス半導体チップの電気コンタクトパッドと、成形体の後面との間の導電接続部を提供するので有利である。このことによって、オプトエレクトロニクス部品との電気コンタクトが成形体の後面において可能となる。
【００２６】
方法の一実施形態において、方法はオプトエレクトロニクス半導体チップの後面を露出する工程と、オプトエレクトロニクス半導体チップの後面にメタライゼーションを配置する工程とをさらに含む。オプトエレクトロニクス半導体チップの後面に配置されたメタライゼーションは、この方法で得られるオプトエレクトロニクス部品のオプトエレクトロニクス半導体チップとの電気コンタクトに用いられうる。
【００２７】
方法の一実施形態において、オプトエレクトロニクス半導体チップの後面の露出は、成形体の後面において一部の成形体を取り除くことを含む。成形体の一部は、例えば研削工程で取り除かれうる。
【図面の簡単な説明】
【００２８】
本発明の上記特性、特徴、および効果、ならびにそれらの実現方法は、図面を用いてより詳細に説明される例示的な実施形態の以下の記述によりさらに明らかとなり、またさらに明確に理解されうる。ここで、それぞれ概略的な例示において、
【図１】図１は、オプトエレクトロニクス半導体チップを配置したキャリアの断面図である。
【図２】図２は、オプトエレクトロニクス半導体チップ上に反射フィルムを配置したキャリアを示す。
【図３】図３は、オプトエレクトロニクス半導体チップ上に形成された成形体、キャリア、および反射フィルムの断面図である。
【図４】図４は、キャリアから分離した後の成形体を示す。
【図５】図５は、オプトエレクトロニクス半導体チップの後面を露出した後の成形体を示す。
【図６】図６は、オプトエレクトロニクス半導体チップの後面に配置されたメタライゼーションを備える成形体を示す。
【図７】図７は、オプトエレクトロニクス半導体チップの前面上に配置された波長変換材料を備える成形体を示す。
【図８】図８は、成形体を分割し形成されたオプトエレクトロニクス部品を示す。
【図９】図９は、オプトエレクトロニクス半導体チップ、保護チップ、およびビアチップが配置されたキャリアの上部の平面図である。
【図１０】図１０は、反射フィルムをオプトエレクトロニクス半導体チップ、保護チップ、およびビアチップ上に配置した後のキャリアの平面図である。
【図１１】図１１は、成形体の形成後に成形体の前面に配置された反射フィルムの平面図である。
【図１２】図１２は、成形体の断面図である。
【図１３】図１３は、オプトエレクトロニクス半導体チップおよび保護チップが配置されたキャリアの上部のさらなる平面図である。
【図１４】図１４は、オプトエレクトロニクス半導体チップおよび保護チップ上に配置された反射フィルムの平面図である。
【図１５】図１５は、成形体の形成後に成形体の前面に配置された反射フィルムの平面図である。
【図１６】図１６は、成形体の第１の断面図である。
【図１７】図１７は、成形体の第２の断面図である。
【図１８】図１８は、さらなる実施形態に係るキャリアの断面図である。
【図１９】図１９は、オプトエレクトロニクス半導体チップ上に配置された反射フィルムを有するキャリアを示す。
【図２０】図２０は、キャリア、オプトエレクトロニクス半導体チップ、および反射フィルム上に形成された成形体の断面図である。
【図２１】図２１は、キャリアから分離した後の成形体を示す。
【図２２】図２２は、成形体の前面に導電接続部を配置した後の成形体を示す。
【図２３】図２３は、オプトエレクトロニクス半導体チップの前面上に波長変換材料を配置した後の成形体を示す。
【図２４】図２４は、成形体を分割して形成されたオプトエレクトロニクス部品を示す。
【発明を実施するための形態】
【００２９】
図１は、キャリア４００の一部の概略断面図である。キャリア４００は上部４０１を有する。上部４０１は、例えば四角形または円板形状でありうる。
【００３０】
キャリア４００の上部４０１は、隆起領域４１０と、隆起領域４１０に対して陥没している領域４２０とを有する。ここで隆起領域４１０は、陥没領域４２０によって境界を定められる島を形成している。隆起領域４１０は、例えば四角形または円板形に形成されうる。陥没領域４２０は、隆起領域４１０の周りに延びる溝を形成している。ここで陥没領域４２０は、例えばＶ型断面を有する。
【００３１】
フィルム４４０が、キャリア４００の上部４０１に配置されている。フィルム４４０は、例えば両面接着フィルムでありうる。フィルム４４０は、キャリア４００の上部４０１のトポグラフィに沿って隆起領域４１０と陥没領域４２０の両方を覆っている。キャリア４００の上部４０１のトポグラフィがフィルム４４０によってわずかにだけ変わるように、フィルム４１０は、隆起領域４１０と陥没領域４２０の側部寸法と比べて小さい厚さであると都合がよい。
【００３２】
オプトエレクトロニクス半導体チップ１００は、キャリア４００の上部４０１上のフィルム４４０に配置されている。オプトエレクトロニクス半導体チップ１００は、例えば発光ダイオードチップ（ＬＥＤチップ）でありうる。
【００３３】
オプトエレクトロニクス半導体チップ１００は、キャリア４００の隆起領域４１０に配置されている。図１に示す例において、オプトエレクトロニクス半導体チップ１００は、キャリア４００の上部４０１の各隆起領域４１０に配置されている。しかしながら、各隆起領域４１０に１つ以上のオプトエレクトロニクス半導体チップ１００を配置することも可能である。
【００３４】
各オプトエレクトロニクス半導体チップ１００は、前面１０１、および前面とは反対側の後面１０２を有する。オプトエレクトロニクス半導体チップ１００の前面１０１がキャリア４００の上部４０１に対向するように、オプトエレクトロニクス半導体チップ１００はキャリア４００の上部４０１に配置されている。
【００３５】
図２は、経時的に図１の例示に続く処理状態におけるキャリア４００の概略断面図である。
【００３６】
反射フィルム５００が、キャリア４００の上部４０１に配置されたオプトエレクトロニクス半導体チップ１００の後面１０２に配置されている。反射フィルム５００は、例えばオプトエレクトロニクス半導体チップ１００上に伸張されている。反射フィルム５００は、オプトエレクトロニクス半導体チップ１００に対向する前面５０１と、前面５０１とは反対側の後面５０２とを有する。反射フィルム５００の前面５０１は、オプトエレクトロニクス半導体チップ１００の後面１０２と接触している。従って、オプトエレクトロニクス半導体チップ１００は、キャリア４００の上部４０１と、反射フィルムの前面５０１との間に配置されている。
【００３７】
反射フィルム５００は、少なくとも前面５０１において高い光学反射率を持つ。反射フィルム５００は、金属箔などとして構成され、例えばアルミニウムまたは銀を含みうる。しかしながら、反射フィルム５００は、プラスチックフィルム、例えばアルミニウムまたは銀を含む金属塗膜を有するプラスチックフィルムとしても構成されうる。
【００３８】
反射フィルム５００は、オプトエレクトロニクス半導体チップ１００の後面１０２に載っているフィルム領域５１０と、その密着フィルム領域５１０の間に配置される介在フィルム領域５２０とを有する。介在フィルム領域５２０は、反射フィルム５００の密着フィルム領域５１０間に伸張されている。
【００３９】
反射フィルム５００の密着フィルム領域５１０は、オプトエレクトロニクス半導体チップ１００の後面１０２と一体的に接合されうる。反射フィルム５００の密着フィルム領域５１０と、オプトエレクトロニクス半導体チップ１００の後面１０２との間の一体的な接合は、例えばウェーハボンディング、レーザー溶接、または摩擦圧接と同様な方法で形成されうる。また、まず反射フィルム５００の前面５０１にオプトエレクトロニクス半導体チップ１００を配置した後で、オプトエレクトロニクス半導体チップ１００の後面１０２を反射フィルム５００の密着フィルム領域５１０と一体的に接合し、図２に示される形態でオプトエレクトロニクス半導体チップ１００が配置された反射フィルム５００をキャリア４００の上部４０１に配置することも可能である。
【００４０】
図３は、経時的に図２の例示に続く処理状態におけるキャリア４００の概略断面図である。
【００４１】
成形体６００が、オプトエレクトロニクス半導体チップ１００とは反対側に面する反射フィルム５００の後面５０２に形成されている。成形体６００の材料は、少なくとも部分的にオプトエレクトロニクス半導体チップ１００を囲んでいる。反射フィルム５００の介在フィルム領域５２０は、キャリア４００の上部４０１に配置されたフィルム４４０と反射フィルム５００の前面５０１との間に実質的に間隙が残らないように、成形体６００の材料によってキャリア４００の上部４０１に向かう方向に押し付けられている。これは、成形体６００の形成時にキャリアに配置された１つ以上の開口部４５０を通してキャリア４００の上部４０１に吸引される反射フィルム５００が補助となりうる。しかしながら、開口部４５０は、必ず存在しなくてはならないものではない。
【００４２】
キャリア４００の上部４０１に対向する成形体６００の前面６０１は、成形体６００の前面６０１がキャリア４００の上部４０１の反転形状を形成するように、隆起領域４１０と陥没領域４２０とを有するキャリア４００の上部４０１を少なくとも部分的に再現する。
【００４３】
反射フィルム５００の介在フィルム領域５２０の一部は、成形体６００の前面６０１とキャリア４００の上部４０１に配置されたフィルム４４０との間に閉じ込められている。反射フィルム５００の介在フィルム領域５２０のさらなる部分は、成形体６００と、オプトエレクトロニクス半導体チップ１００の前面１０１と後面１０２との間に延在するオプトエレクトロニクス半導体チップ１００の側面との間に閉じ込められ、閉じ込めフィルム領域５３０を形成している。閉じ込めフィルム領域５３０は、オプトエレクトロニクス半導体チップ１００の後面に載っているフィルム領域５１０と、成形体６００の前面６０１とキャリア４００の上部４０１上のフィルム４４０との間に閉じ込められたフィルム領域との間に配置されている。
【００４４】
成形体６００は、電気絶縁成形材料、例えばプラスチック材料、とりわけエポキシ樹脂などを含む。成形体６００は成形方法（成型方法）、とりわけ加圧射出成形（トランスファー成形）または圧縮成形等によって形成されうる。
【００４５】
図３に示した例では、成形体６００の前面６０１とは反対側の後面６０２が、オプトエレクトロニクス半導体チップ１００の後面１０２に載っている反射フィルム５００のフィルム領域５１０が成形体６００の材料によって覆われるように、オプトエレクトロニクス半導体チップ１００の後面１０２および後面１０２に載っている反射フィルム５００のフィルム領域５１０上に配置されている。しかしながら、オプトエレクトロニクス半導体チップ１００の後面１０２に載っている反射フィルム５００のフィルム領域５１０が成形体６００の材料によって覆われず、成形体６００の後面６０２がオプトエレクトロニクス半導体チップ１００の後面１０２に載っている反射フィルム５００のフィルム領域５１０と実質的に同一平面に端をそろえるように、成形体６００を形成することもまた可能である。
【００４６】
図４は、経時的に図３の例示に続く処理状態における成形体６００の概略断面図である。
【００４７】
成形体６００、ならびに成形体６００に埋め込まれた反射フィルム５００およびオプトエレクトロニクス半導体チップ１００は、キャリア４００の上部４０１に配置されたフィルム４４０から一緒に分離される。ここで反射フィルム５００は、成形体６００上に残っている。このように、成形体６００の前面６０１は少なくとも部分的に反射フィルム５００によって覆われている。
【００４８】
成形体６００の形成時、オプトエレクトロニクス半導体チップ１００の前面１０１は、キャリア４００の上部に配置されたフィルム４４０で保護されているので、オプトエレクトロニクス半導体チップ１００の前面１０１は成形体６００の材料によって覆われず、キャリア４００の上部４０１から成形体６００を分離した後に露出されている。
【００４９】
成形体６００の前面６０１はキャリア４００の上部４０１を再現しているので、成形体６００はその前面６０１にオプトエレクトロニクス半導体チップの前面１０１よりも隆起した反射体６１０を形成している。成形体６００の前面６０１の反射体６１０は、反射フィルム５００によって覆われており、つまり、反射体６１０は高い光学反射率を持つ。各オプトエレクトロニクス半導体チップ１００に反射体６１０が割り当てられている。それぞれの反射体６１０は、オプトエレクトロニクス半導体チップ１００から発せられる電磁放射をその前面１０１で集束するように設けられている。
【００５０】
図５は、経時的に図４の例示に続く処理状態における成形体６００の概略断面図である。
【００５１】
成形体６００の後面６０２において、成形体６００の材料の一部が取り除かれている。このように、オプトエレクトロニクス半導体チップ１００の後面１０２は露出されている。オプトエレクトロニクス半導体チップ１００の後面１０２にかつて載っていた反射フィルム５００のフィルム領域５１０もここで取り除かれている。オプトエレクトロニクス半導体チップ１００の後面１０２の露出は、例えば研削工程で行われうる。
【００５２】
反射フィルム５００が導電材料を含む場合には、オプトエレクトロニクス半導体チップ１００の後面１０２に載っている反射フィルム５００のフィルム領域５１０は、必ずしも取り除かれる必要はない。とりわけ、オプトエレクトロニクス半導体チップ１００の後面１０２に載っている反射フィルム５００のフィルム領域５１０が、すでにオプトエレクトロニクス半導体チップ１００の後面１０２と一体的に接合されている場合には、オプトエレクトロニクス半導体チップ１００の後面１０２に載っている反射フィルム５００のフィルム領域５１０は完全にまたは部分的にオプトエレクトロニクス半導体チップ１００の後面１０２に残りうる。
【００５３】
あるいは、オプトエレクトロニクス半導体チップ１００の後面１０２の露出、またはオプトエレクトロニクス半導体チップ１００の後面１０２に載っている反射フィルム５００のフィルム領域５１０の露出は、キャリア４００から成形体６００を分離する前であっても行いうる。
【００５４】
図６は、経時的に図５の例示に続く処理状態における成形体６００のさらなる概略断面図である。
【００５５】
メタライゼーション７００がオプトエレクトロニクス半導体チップ１００の後面１０２に配置されている。メタライゼーション７００は、オプトエレクトロニクス半導体チップ１００の後面１０２に配置された後面コンタクトパッド１２０との導電コンタクトを形成している。メタライゼーション７００は、処理が完了した後のオプトエレクトロニクス半導体チップ１００との電気コンタクトに用いられうる。
【００５６】
オプトエレクトロニクス半導体チップ１００の後面１０２に載っていた反射フィルム５００のフィルム領域５１０がオプトエレクトロニクス半導体チップ１００の後面１０２に残っている場合、メタライゼーション７００の配置は省略されうる。この場合、オプトエレクトロニクス半導体チップ１００の後面１０２に載っている反射フィルム５００のフィルム領域５１０がメタライゼーション７００の役目を果たしうる。
【００５７】
メタライゼーション７００はキャリア４００からの成形体６００の分離前であっても配置されうる。
【００５８】
図７は、経時的に図６の例示に続く処理状態における成形体６００のさらなる概略断面図である。
【００５９】
波長変換材料７１０がオプトエレクトロニクス半導体チップ１００の前面１０１に配置されている。波長変換材料７１０は、例えば注型法、射出、噴霧、またはスパッタリングで塗布されうる。ここで、波長変換材料７１０は、例えば成形体６００の前面６０１に形成された反射体６１０を完全にまたは部分的に満たしうる。
【００６０】
例えば、波長変換材料７１０は、具体的にはシリコーンなどのマトリックス材料とマトリックス材料に埋め込まれた波長変換粒子とを含みうる。波長変換材料７１０は、オプトエレクトロニクス半導体チップ１００によって発せられる電磁放射を別の電磁放射、例えばより長い波長の電磁放射に少なくとも部分的に変換するように設けられている。オプトエレクトロニクス半導体チップ１００は、例えば青色または紫外スペクトル域の波長の電磁放射を発するように構成されうる。波長変換材料７１０は、例えばオプトエレクトロニクス半導体チップ１００によって発せられる電磁放射を黄色スペクトル域の波長の電磁放射に変換するように設けられうる。
【００６１】
波長変換材料７１０のオプトエレクトロニクス半導体チップ１００の前面１０１への配置も省略されうる。波長変換材料７１０の代わりに別のポッテイング材料も、オプトエレクトロニクス半導体チップ１００の前面１０１に必要に応じて配置しうる。
【００６２】
図８は、経時的に図７の例示に続く処理状態における成形体６００の概略断面図である。
【００６３】
成形体６００が、複数のオプトエレクトロニクス部品１０を得るために分割されている。各オプトエレクトロニクス部品１０は、反射体６１０を有する成形体６００の領域と、成形体６００のこの領域に埋め込まれたオプトエレクトロニクス半導体チップ１００とを含む。それぞれのオプトエレクトロニクス部品１０の成形体６００の領域は、簡潔に以下においても成形体６００と称する。
【００６４】
オプトエレクトロニクス部品１０のオプトエレクトロニクス半導体チップ１００がその前面１００に前面電気コンタクトパッドを有している場合、オプトエレクトロニクス半導体チップ１００の前面コンタクトパッドと成形体６００の後面６０２との間に導電接続部を形成するために、導電貫通コンタクトがオプトエレクトロニクス部品１０の成形体６００に埋め込まれうる。以下に、図９から１２、１３から１７、および１８から２４を用いて、そのような貫通コンタクトを形成する様々な例示的な可能性を説明する。以下に説明する可能性は、図１から８を用いて説明した製造方法の変形例であり、以下に説明する相違点を除けば図１から８を用いて説明した方法に対応する。以下に説明する様々な可能性も相互に組み合わされうる。
【００６５】
図９は、フィルム４４０が配置されたキャリア４００の上部４０１の一部の概略平面図である。キャリア４００の上部４０１の島状の隆起領域４１０は、溝状の陥没領域４２０によって境界が定められている。図９に示す例のキャリア４００の上部４０１は、それぞれの陥没領域４２０の間に周辺領域４２５を有しており、上部４０１に垂直な方向におけるその高さは隆起領域４１０の高さと一致している。
【００６６】
いずれの場合においても、オプトエレクトロニクス半導体チップ１００の１つがキャリア４００の上部４０１の各隆起領域４１０に配置されている。さらに、保護チップ２００およびビアチップ３００が周辺領域４２５に配置されている。ここで各オプトエレクトロニクス半導体チップ１００に保護チップ２００およびビアチップ３００が割り当てられている。
【００６７】
保護チップ２００は、静電放電による破損からオプトエレクトロニクス半導体チップ１００を保護するために用いられうる。保護チップ２００は、例えば保護ダイオードを有しうる。各保護チップ２００は、前面２０１と、前面２０１とは反対側の後面２０２とを有する。保護チップ２００は、保護チップ２００の前面２０１がキャリア４００の上部４０１に対向するように、キャリア４００の上部４０１の周辺領域４２５上のフィルム４４０に配置される。保護チップ２００も省略しうる。
【００６８】
ビアチップ３００は、それぞれ前面３０１と、前面３０１とは反対側の後面３０２とを有する。各ビアチップ３００は、前面３０１がキャリア４００の上部４０１に対向するように、キャリア４００の上部４０１の周辺領域４２５上のフィルム４４０に配置される。
【００６９】
ビアチップ３００は、導電性または電気絶縁性の材料を含有しうる。ビアチップ３００が導電材料を含有する場合、ビアチップ３００は例えば金属またはドープ半導体材料を含有しうる。ビアチップ３００が非導電性である場合、ビアチップ３００は例えばガラス、プラスチック、またはセラミックを含有しうる。この場合、ビアチップ３００は、例えば非導電性球体として形成されうる。
【００７０】
保護チップ２００およびビアチップ３００は、前面２０１，３０１と後面２０２，３０２との間で、オプトエレクトロニクス半導体チップ１００の前面１０１と後面１０２との間の厚さとできるだけ正確に一致する厚さを有する。
【００７１】
図１０は、経時的に図９の例示に続く処理状態におけるキャリア４００の上部４０１の概略平面図である。
【００７２】
反射フィルム５００が、オプトエレクトロニクス半導体チップ１００、保護チップ２００、およびビアチップ３００の後面１０２、２０２、および３０２に配置されている。
【００７３】
図１０に示す例において、反射フィルム５００は電気絶縁材料、例えばプラスチックを含有し、チップ１００、２００、３００、およびキャリア４００の上部４０１に対向する前面５０１は、一部の領域において例えば金属などの導電材料で被覆されている。ここで反射フィルム５００は、導電性の第１のフィルム領域５４０と、第１のフィルム領域とは絶縁されている導電性の第２のフィルム領域５５０とを有する。オプトエレクトロニクス半導体チップ１００、保護チップ２００、およびビアチップ３００の各組に、第１のフィルム領域５４０および第２のフィルム領域５５０が割り当てられている。ここで第１のフィルム領域５４０は、オプトエレクトロニクス半導体チップ１００の後面１０２および保護チップ２００の後面２０２と接触している。第２のフィルム領域５５０は、ビアチップ３００の後面と接触している。
【００７４】
さらに、図１０に示す例の反射フィルム５００は、前面５０１と後面５０２との間で反射フィルム５００を貫通する開口部５６０を有する。第１のフィルム領域５４０と第２のフィルム領域５５０の各組に開口部５６０が設けられている。図１０に示した例において、開口部５６０は、それぞれ第１のフィルム領域５４０と第２のフィルム領域５５０との間に配置されている。しかしながら、開口部５６０は他の位置に配置することもありうる。また、開口部５６０も省略されうる。
【００７５】
図１１は、成形体６００の形成、およびキャリア４００の上部４０１に配置されたフィルム４４０の分離後の、経時的に図１０の例示に続く処理状態における反射フィルム５００の前面５０１の概略平面図である。図１２は、成形体６００の一部の概略断面図である。ここで断面は、オプトエレクトロニクス半導体チップ１００の１つと、そのオプトエレクトロニクス半導体チップ１００に割り当てられたビアチップ３００とを貫いている。
【００７６】
反射フィルム５００は、オプトエレクトロニクス半導体チップ１００の前面１０１、保護チップ２００の前面２０１、およびビアチップ３００の前面３０１が露出された領域を除く成形体６００の前面６０１を覆っている。とりわけ、反射フィルム５００は、キャリア４００の上部４０１の陥没領域４２０に形成された、成形体６００の前面６０１の反射体６１０を覆っている。
【００７７】
反射フィルム５００における開口部５６０の領域において、成形体６００の形成時に、成形体６００の材料の一部が反射フィルム５００の開口部５６０を通り抜け、それによって反射フィルム５００が成形体６００の材料に固定される固定部６２０が形成される。これによって、反射フィルム５００が成形体６００の前面６０１にとりわけ確実に固定される状況が達成される。
【００７８】
図１２に示す処理状態において、オプトエレクトロニクス半導体チップ１００およびビアチップ３００の後面１０２および３０２に配置されたフィルム領域５４０および５５０はすでに露出されている。さらに、オプトエレクトロニクス半導体チップ１００およびビアチップ３００の後面１０２および３０２に配置されたフィルム領域５４０および５５０を取り除き、オプトエレクトロニクス半導体チップ１００の後面１０２とビアチップ１０２の後面３０２とを露出することも可能である。
【００７９】
続く処理工程において、オプトエレクトロニクス半導体チップ１００の後面１０２に位置するオプトエレクトロニクス半導体チップ１００の後面コンタクトパッド１２０との電気コンタクトのために、さらにメタライゼーション７００がオプトエレクトロニクス半導体チップ１００の後面１０２、またはオプトエレクトロニクス半導体チップ１００の後面１０２に配置された第１のフィルム領域５４０に配置されうる。
【００８０】
ビアチップ３００が導電性材料を含有する場合、ビアチップ３００は、成形体６００の前面６０１から後面６０２に成形体６００を貫通する導電貫通コンタクト３１０を形成する。この場合、続く処理工程において、成形体６００の後面６０２のビアチップ３００と電気コンタクトをするために、さらなるメタライゼーションがビアチップ３００の後面３０２、またはビアチップ３００の後面３０２を覆う第２のフィルム領域５５０に配置されうる。またこの場合、以下に例として図１８から２４を用いて説明する、さらに続く処理工程において、導電接続部が成形体６００の前面のオプトエレクトロニクス半導体チップ１００の前面１０１に配置された前面コンタクトパッド１１０と、ビアチップ３００の前面３０１との間に形成されうる。その結果、成形体６００の後面６０２において、オプトエレクトロニクス半導体チップ１００の後面コンタクトパッド１２０および前面コンタクトパッド１１０の両方とのコンタクトが可能となる。
【００８１】
ビアチップ３００が非導電性材料を含有する場合、ビアチップと成形体６００の材料との間に閉じ込められた第２のフィルム領域５５０の一部は、前面６０１と後面６０２との間で成形体６００を貫通する導電貫通コンタクト３１０を形成する。この場合、ビアチップ３００の後面３０２を覆う第２のフィルム領域５５０の一部は、便宜上ビアチップ３００の後面３０２に残る。またこの場合、メタライゼーションがビアチップ３００の後面３０２の領域に設けられうる。さらにこの場合、ビアチップ３００の後面３０２の領域に配置されたメタライゼーションとオプトエレクトロニクス半導体チップ１００の前面コンタクトパッド１１０との間に導電接続部を作製するために、導電接続部が成形体６００の前面６０１のオプトエレクトロニクス半導体チップ１００の前面コンタクトパッド１１０と第２のフィルム領域５５０との間に作製される。
【００８２】
保護チップ２００の後面２０２は、反射フィルム５００の導電性の第１のフィルム領域５４０を介して、オプトエレクトロニクス半導体チップ１００の後面１０２に配置されたオプトエレクトロニクス半導体チップ１００の後面コンタクトパッド１２０と導電接続部される。保護チップ２００の前面２０１は、成形体６００の前面６０１のさらなる導電接続部を介して、オプトエレクトロニクス半導体チップ１００の前面１０１に配置されたオプトエレクトロニクス半導体チップ１００の前面コンタクトパッド１１０および／または貫通コンタクト３１０と接続される。その結果、保護チップ２００はオプトエレクトロニクス半導体チップ１００と並列に電気接続され、オプトエレクトロニクス半導体チップ１００を静電放電による破損から保護しうる。
【００８３】
図９から１２を用いて説明した方法におけるさらなる処理は、図１から８を用いて説明した方法における処理と同様に行われる。
【００８４】
図１３は、フィルム４４０が配置されたキャリア４００の上部４０１の一部の平面図である。図９の例示のように、上部４０１は、隆起領域４１０、隆起領域４１０の境界を定める陥没領域４２０、および陥没領域４２０を取り囲む周辺領域４２５を有する。オプトエレクトロニクス半導体チップ１００は、キャリア４００の上部４０１の隆起領域４１０に配置されている。保護チップ２００は、周辺領域４２５に配置されている。図１３の例示においてビアチップ３００は存在しない。
【００８５】
図１４は、経時的に図１３の例示に続く処理工程において、反射フィルム５００がオプトエレクトロニクス半導体チップ１００および保護チップ２００に配置された後の反射フィルム５００の後面５０２の概略平面図である。
【００８６】
この場合も、反射フィルム５００は導電性の第１のフィルム領域５４０と、第１のフィルム領域５５０とは絶縁されている導電性の第２のフィルム領域とを有する。さらに、反射フィルム５００は、それぞれ第１のフィルム領域５４０と第２のフィルム領域５５０との間に配置される、または省略しうる開口部５６０を有する。
【００８７】
各導電性の第１のフィルム領域５４０は、オプトエレクトロニクス半導体チップ１００の後面１０２および後面１０２に配置された後面コンタクトパッド１２０、並びに保護チップ２００の後面２０２と接触している。
【００８８】
図１４に示す例では、第２のフィルム領域５５０はそれぞれ反射フィルム５００を貫通し、反射フィルム５００の前面５０１と後面５０２の両方においてアクセス可能である。さらに、反射フィルム５００の前面５０１の第２のフィルム領域５５０はそれぞれ、反射フィルム５００の前面５０１より隆起した厚さを持つビア構造３２０を有する。反射フィルム５００の前面５０１のビア構造３２０は、例えばバンプまたはピラーとして形成されうる。
【００８９】
図１５は、経時的に図１４の例示に続く処理工程において成形体６００が形成されキャリア４００から分離された後の、反射フィルム５００が配置された成形体６００の前面６０１の概略平面図である。
【００９０】
図１１の例示のように、オプトエレクトロニクス半導体チップ１００の前面１０１と保護チップ２００の前面２０１は成形体６００の材料によって覆われておらず、成形体６００の前面６０１に露出している。成形体６００の形成時、成形体６００の材料の一部は、反射フィルム５００の開口部５６０を通り抜け、その結果、反射フィルム５００を成形体６００に固定する固定部６２０を形成する。
【００９１】
図１６は、オプトエレクトロニクス半導体チップ１００の１つとそのオプトエレクトロニクス半導体チップ１００に割り当てられた第２のフィルム領域５５０とを貫く、成形体６００の一部の概略断面図である。図１７は、オプトエレクトロニクス半導体チップ１００とそのオプトエレクトロニクス半導体チップ１００に割り当てられた保護チップ２００とを貫く、成形体６００の一部のさらなる概略断面図である。
【００９２】
図１６は、第２のフィルム領域５５０のビア構造３２０が成形体の前面６０１から後面６０２まで成形体６００を貫通し、その結果、導電貫通コンタクト３１０を形成していることを示している。続く処理工程において、導電接続部が、成形体６００の前面６０１の、オプトエレクトロニクス半導体チップ１００の前面１０１に配置されたオプトエレクトロニクス半導体チップ１００の前面コンタクトパッド１１０と、貫通コンタクト３１０との間に作製されうる。オプトエレクトロニクス半導体チップ１００の後面コンタクトパッド１２０とのコンタクトは、図１２に示す例のように可能となる。
【００９３】
図１７は、オプトエレクトロニクス半導体チップ１００の後面コンタクトパッド１２０が反射フィルム５００の第１のフィルム領域５４０を介して保護チップ２００の後面２０２と導電接続部されていることを示している。図１２の例のように、続く処理工程において、保護チップ２００をオプトエレクトロニクス半導体チップ１００と並列に電気接続するために、さらなる導電接続部がオプトエレクトロニクス半導体チップ１００の前面コンタクトパッド１１０と保護チップ２００の前面２０１との間に作製されうる。
【００９４】
図１８は、方法のさらなる実施形態に係るキャリア４００の概略断面図である。図１の例示と異なり、図１８の例示においてキャリア４００の上部は、隆起領域４１０および流域領域４１０を環状に囲む陥没領域４２０に加え、高隆起領域４３０を有する。ここで各陥没領域４２０は、隆起領域４１０と高隆起領域４２０との間に配置されている。高隆起領域４３０は、隆起領域４１０から突出している。ここで高隆起領域４３０と隆起領域４１０との間の高さの差は、オプトエレクトロニクス半導体チップ１００の厚さに一致している。その結果、キャリア４００の上部４０１の隆起領域４１０に配置されたオプトエレクトロニクス半導体チップ１００の後面１０２は、高隆起領域４３０とほぼ共通の面にある。
【００９５】
図１９は、経時的に図１８の例示に続く処理状態におけるキャリア４００の概略断面図である。
【００９６】
反射フィルム５００が、オプトエレクトロニクス半導体チップ１００の後面１０２およびキャリア４００の高隆起領域４３０上に配置されている。ここで、反射フィルム５００の前面５０１は、オプトエレクトロニクス半導体チップ１００の後面１０２と、キャリア４００の上部４０１の高隆起領域４３０上のフィルム４４０との両方に載っている。
【００９７】
さらに、反射フィルム５００は、導電性の第１のフィルム領域５４０と、第１のフィルム領域５４０とは電気絶縁されている導電性の第２のフィルム領域５５０とに細分されている。ここでいずれの場合も、第１のフィルム領域５４０はオプトエレクトロニクス半導体チップ１００の後面１０２に載り、同時に、それと関連づけられた第２のフィルム領域５５０は、各オプトエレクトロニクス半導体チップ１００に割り当てられた、キャリア４００の上部４０１の高隆起領域４３０上に配置されている。
【００９８】
図２０は、経時的に図１９の例示に続く処理状態におけるキャリア４００の概略断面図である。
【００９９】
成形体６００は、オプトエレクトロニクス半導体チップ１００とは反対側の反射フィルム５００の後面５０２に形成されている。さらに、成形体６００は、その前面６０１が少なくとも部分的にキャリア４００の上部４０１を再現するように形成されている。
【０１００】
図２１は、成形体６００、反射フィルム５００、およびオプトエレクトロニクス半導体チップ１００をキャリア４００の上部４０１から分離した後の成形体６００の概略断面図である。
【０１０１】
図２２は、経時的に図２１の例示に続く処理状態における成形体６００の概略断面図である。
【０１０２】
各オプトエレクトロニクス半導体チップ１００において後面１０２に配置された反射フィルム５００の第１のフィルム領域５４０が露出されるように、成形体６００の後面６０２において成形体６００の材料の一部が取り除かれている。
【０１０３】
さらに、成形体６００の形成時にキャリア４００の上部４０１の高隆起領域４３０上に配置された第２のフィルム領域５５０が、成形体６００の後面６０２において露出されている。その結果、第２のフィルム領域５５０は、成形体６００の前面６０１から成形体６００の後面６０２までの成形体６００を貫通する貫通コンタクト３１０を形成する。
【０１０４】
さらなる処理工程で、成形体６００の前面６０１において、各オプトエレクトロニクス半導体チップ１００に導電接続部７３０が作製され、各オプトエレクトロニクス半導体チップ１００の前面１０１に配置されたオプトエレクトロニクス半導体チップ１００の前面コンタクトパッド１１０を、反射フィルム５００のそれぞれ関連づけられた第２のフィルム領域５５０によって形成された貫通コンタクト３１０と接続している。導電接続部７３０を作製するために、いずれの場合も、まず誘電体７２０がオプトエレクトロニクス半導体チップ１００の前面１０１の端部と各第１のフィルム領域５４０の一部との上に配置される。その後、各オプトエレクトロニクス半導体チップ１００の前面１０１の前面コンタクトパッド１１０から、成形体６００の前面６０１の関連づけられた第２のフィルム領域５５０まで誘電体７２０を介して延在する導電接続部７３０が作製される。誘電体７２０はそれぞれ、導電接続部７３０を、オプトエレクトロニクス半導体チップ１００の後面コンタクトパッド１２０に接続された第１のフィルム領域５４０から電気的に絶縁するために用いられる。
【０１０５】
図２３は、経時的に図２２の例示に続く処理状態における成形体６００の概略断面図である。波長変換材料７１０がオプトエレクトロニクス半導体チップ１００の前面１０１に配置されている。
【０１０６】
図２４は、経時的に図２３の例示に続く処理状態における成形体６００の概略断面図である。成形体６００を分割して複数のオプトエレクトロニクス部品１０が形成されている。
【０１０７】
方法のさらなる実施形態において、図１８の例示とは異なり、高隆起領域４３０と隆起領域４１０との高さの差がオプトエレクトロニクス半導体チップ１００の厚さより大きくなるように、キャリア４００の高隆起領域４３０がキャリア４００の隆起領域４１０から突出している。この実施形態においては、図２２の例示とは異なり、成形体６００の形成時にキャリア４００の上部４０１の高隆起領域４３０上に配置された第２のフィルム領域５５０は露出されるが、オプトエレクトロニクス半導体チップ１００の後面１０２に配置された反射フィルム５００の第１のフィルム領域５４０は成形体６００の材料によって覆われたままであるように、成形体６００の材料の一部が成形体６００の後面６０２において後に取り除かれる。その後、オプトエレクトロニクス半導体チップ１００の後面コンタクトパッド１２０と電気的に接続された第１のフィルム領域５４０を介して、完成したオプトエレクトロニクス部品においてオプトエレクトロニクス半導体チップ１００の後面コンタクトパッド１２０との電気コンタクトがなされる。
【０１０８】
好ましい例示的な実施形態に基づき、本発明を図示し、より詳細に説明した。しかしながら、本発明は、開示した例に限定されない。当業者は、本発明の保護範囲から逸脱することなく、開示した実施形態から他の変形形態を導くことができるであろう。
【符号の説明】
【０１０９】
１０  オプトエレクトロニクス部品
１００  オプトエレクトロニクス半導体チップ
１０１  前面
１０２  後面
１１０  前面コンタクトパッド
１２０  後面コンタクトパッド
２００  保護チップ
２０１  前面
２０２  後面
３００  ビアチップ
３０１  前面
３０２  後面
３１０  貫通コンタクト
３２０  ビア構造
４００  キャリア
４０１  上部
４１０  隆起領域
４２０  陥没領域
４２５  周辺領域
４３０  高隆起領域
４４０  フィルム
４５０  開口部
５００  反射フィルム
５０１  前面
５０２  後面
５１０  密着フィルム領域
５２０  介在フィルム領域
５３０  閉じ込めフィルム領域
５４０  第１のフィルム領域
５５０  第２のフィルム領域
５６０  開口部
６００  成形体
６０１  前面
６０２  後面
６１０  反射体
６２０  固定部
７００  メタライゼーション
７１０  波長変換材料
７２０  誘電体
７３０  導電接続部
【図１】
2018511176.tif 000003
【図２】
2018511176.tif 000004
【図３】
2018511176.tif 000005
【図４】
2018511176.tif 000006
【図５】
2018511176.tif 000007
【図６】
2018511176.tif 000008
【図７】
2018511176.tif 000009
【図８】
2018511176.tif 000010
【図９】
2018511176.tif 000011
【図１０】
2018511176.tif 000012
【図１１】
2018511176.tif 000013
【図１２】
2018511176.tif 000014
【図１３】
2018511176.tif 000015
【図１４】
2018511176.tif 000016
【図１５】
2018511176.tif 000017
【図１６】
2018511176.tif 000018
【図１７】
2018511176.tif 000019
【図１８】
2018511176.tif 000020
【図１９】
2018511176.tif 000021
【図２０】
2018511176.tif 000022
【図２１】
2018511176.tif 000023
【図２２】
2018511176.tif 000024
【図２３】
2018511176.tif 000025
【図２４】
2018511176.tif 000026
【国際調査報告】
2018511176.tif 000027
2018511176.tif 000028
2018511176.tif 000029
2018511176.tif 000030
2018511176.tif 000031
2018511176.tif 000032