(57)【要約】  本発明は、多入力多出力コンバータ１００の出力を、少なくとも２つの独立仮想コンバータ１００‐１、１００‐２、・・・、１００‐ｎを表す独立した出力の組に分割する、第１の変換ブロックコントローラ２１と、独立した出力の組に基づき、第１の制御信号を提供することによって、少なくとも２つの独立仮想コンバータ１００‐１、１００‐２、・・・、１００‐ｎの第１の仮想コンバータ１００‐１を制御する、第１のコンバータコントローラ１０と、独立した出力の組に基づき、第２の制御信号を提供することによって、少なくとも２つの独立仮想コンバータ１００‐１、１００‐２、・・・、１００‐ｎの第２の仮想コンバータ１００‐２を制御する、第２のコンバータコントローラ３０と、第１の制御信号及び第２の制御信号を、多入力多出力コンバータ１００を駆動するための１組の結合制御信号に結合する、第２の変換ブロックコントローラ２２とを含む、多入力多出力コンバータ１００用の制御装置１に関する。
2018521620.tif 000002
【特許請求の範囲】
【請求項１】
多入力多出力コンバータ用の制御装置であって、
前記多入力多出力コンバータの出力を、少なくとも２つの独立仮想コンバータを表す独立した出力の組に分割する、第１の変換ブロックコントローラと、
第１の独立した出力の組に基づき、第１の制御信号を提供することによって、前記少なくとも２つの独立仮想コンバータの第１の仮想コンバータを制御する、第１のコンバータコントローラと、
第２の独立した出力の組に基づき、第２の制御信号を提供することによって、前記少なくとも２つの独立仮想コンバータの第２の仮想コンバータを制御する、第２のコンバータコントローラと、
前記第１の制御信号及び前記第２の制御信号を、前記多入力多出力コンバータを駆動するための１組の結合制御信号に結合する、第２の変換ブロックコントローラと
を含む、制御装置。
【請求項２】
前記第１の変換ブロックコントローラは、前記多入力多出力コンバータの前記出力を、前記第１の仮想コンバータ用の同相モード信号及び前記第２の仮想コンバータ用の差動モード信号に分割する、
請求項１に記載の制御装置。
【請求項３】
前記第１の変換ブロックコントローラ及び／又は前記第２の変換ブロックコントローラは、デジタル電子回路の形態、アナログ電子回路の形態、又は混合したデジタル‐アナログ電子回路の形態である、
請求項１又は２に記載の制御装置。
【請求項４】
前記第１の変換ブロックコントローラは、１組の独立した状態変数を提供する、
請求項１乃至３の何れか一項に記載の制御装置。
【請求項５】
前記第２の変換ブロックコントローラは、前記多入力多出力コンバータを制御するための前記独立したコンバータの前記コントローラによって提供される前記制御信号を再結合する、
請求項１乃至４の何れか一項に記載の制御装置。
【請求項６】
前記第１のコンバータコントローラは、前記第１の仮想コンバータの制御を提供する、
請求項１乃至５の何れか一項に記載の制御装置。
【請求項７】
前記第２のコンバータコントローラは、前記第２の仮想コンバータの制御を提供する、
請求項１乃至６の何れか一項に記載の制御装置。
【請求項８】
前記第１のコンバータコントローラは、比例コントローラ、積分コントローラ、微分コントローラ、比例‐積分コントローラ、比例‐微分コントローラ、微分‐積分コントローラ、又は比例‐積分‐微分コントローラである、
請求項１乃至７の何れか一項に記載の制御装置。
【請求項９】
前記第２のコンバータコントローラは、比例コントローラ、積分コントローラ、微分コントローラ、比例‐積分コントローラ、比例‐微分コントローラ、微分‐積分コントローラ、又は比例‐積分‐微分コントローラである、
請求項１乃至８の何れか一項に記載の制御装置。
【請求項１０】
請求項１乃至９の何れか一項に記載の制御装置を含む、多入力多出力コンバータ。
【請求項１１】
少なくとも１つの請求項１０に記載の多入力多出力コンバータを含む、Ｘ線発生用の高出力プリレギュレータ。
【請求項１２】
多入力多出力コンバータを制御するための方法であって、
ａ）前記多入力多出力コンバータの出力を、少なくとも２つの独立仮想コンバータを表す独立した出力の組に分割するステップと、
ｂ）第１の独立した出力の組に基づき、第１の制御信号を提供することによって、前記少なくとも２つの独立仮想コンバータの第１の仮想コンバータを制御するステップと、
ｃ）第２の独立した出力の組に基づき、第２の制御信号を提供することによって、前記少なくとも２つの独立仮想コンバータの第２のコンバータを制御するステップと、
ｄ）前記第１の制御信号及び前記第２の制御信号を、前記多入力多出力コンバータを駆動するための１組の結合制御信号に結合するステップと
を含む、方法。
【請求項１３】
前記多入力多出力コンバータの前記出力を、少なくとも２つの独立仮想コンバータを表す前記独立した出力の組に分割する前記ステップは、前記第１の仮想コンバータ及び前記第２の仮想コンバータの同相モード及び差動モード信号を制御することによって実施される、
請求項１２に記載の方法。
【請求項１４】
同相モード制御は、第１のコンバータコントローラによって前記第１の仮想コンバータに対して提供される、
請求項１２又は１３に記載の方法。
【請求項１５】
差動モード制御は、第２のコンバータコントローラによって前記第２の仮想コンバータに対して提供される、
請求項１２乃至１４の何れか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多入力多出力、ＭＩＭＯ、スイッチモードコンバータトポロジの分野に関する。特に、本発明は、ＭＩＭＯコンバータを制御するための制御装置、ＭＩＭＯコンバータ、Ｘ線発生用の高出力プリレギュレータ、及びＭＩＭＯコンバータを制御する方法に関する。
【背景技術】
【０００２】
ＭＩＭＯコンバータは、それらのスイッチ及び／又はリアクティブ素子を介して相互接続された少なくとも２つのコンバータを含む。ＭＩＭＯコンバータを形成する各コンバータは、独自の出力を有し、ひいては異なる負荷を駆動する。出力電圧及び／又は出力電流は、ＭＩＭＯコンバータの各出力ごとに異なり得、これは、ＭＩＭＯコンバータを形成する各コンバータについて言える。ＭＩＭＯコンバータのトポロジに依存して、ＭＩＭＯコンバータを形成するコンバータは相互接続され（すなわち、ＭＩＭＯコンバータの各入力は、ＭＩＭＯコンバータの複数の出力に影響する）、したがってＭＩＭＯコンバータの制御ループの設計において考慮されなければならない相互依存が生じる。そのような相互依存を有するコンバータの制御は、振動や不安定な挙動を起こしやすい。
【０００３】
米国特許出願第２００９／００６６３１１Ａ１号は、各々が入力及び出力を有する第１及び第２のプリコンディショナモジュールを含むプリコンディショナ回路を記載し、出力はそれぞれの負荷モジュールに結合される。各プリコンディショナモジュールの出力は、インダクタ及び電源を介して他のプリコンディショナモジュールの入力に接続され、その結果、負荷モジュールの直列及び並列接続の任意の一連が実現され得る。
【０００４】
ＴＲＥＶＩＳＡＮらの、“連続導通モードにおける単一インダクタ二重出力ＤＣ‐ＤＣコンバータのデジタル制御”、ＰＯＷＥＲ  ＥＬＥＣＴＲＯＮＩＣＳ  ＳＰＥＣＩＡＬＩＳＴＳ  ＣＯＮＦＥＲＥＮＣＥ、２００５、ＰＥＳＣ‘０５、ＩＥＥＥ３６ＴＨ、ＩＥＥＥ、ＰＩＳＣＡＴＡＷＡＹ、ＮＪ、ＵＳＡ、１  Ｊａｎｕａｒｙ  ２００５（２００５‐０１‐０１）、２６１６〜２６２２頁は、連続導通モード（ＣＣＭ）で動作する非絶縁単一インダクタ二重出力降圧型非デコンバータの用途を開示する。
【０００５】
ＷＥＩＷＥＩ  ＸＵらの、“低リップル及び改善された交差調整を有する単一インダクタ二重出力スイッチングコンバータ”、ＣＵＳＴＯＭ  ＩＮＴＥＧＲＡＴＥＤ  ＣＩＲＣＵＩＴＳ  ＣＯＮＦＥＲＥＮＣＥ、２００９、ＣＩＣＣ‘０９、ＩＥＥＥ、ＩＥＥＥ、ＰＩＳＣＡＴＡＷＡＹ、ＮＪ、ＵＳＡ、１３  Ｓｅｐｔｅｍｂｅｒ  ２００９（２００９‐０９‐１３）、３０３〜３０６頁は、出力リップル及びスパイクを低減するための単一インダクタ二重出力（ＳＩＤＯ）スイッチングコンバータ用のフライコンデンサ法を開示する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＭＩＭＯコンバータを制御するための制御装置及び方法を改善する必要がある。
【課題を解決するための手段】
【０００７】
これらの必要性は、独立請求項の主題によって満たされる。さらなる例示的な実施形態は、従属請求項及び以下の記載から明らかである。
【０００８】
本発明の一態様は、多入力多出力コンバータの出力を、少なくとも２つの独立仮想コンバータを表す独立した出力の組に分割する、第１の変換ブロックコントローラと、第１の独立した出力の組に基づき、第１の制御信号を提供することによって、少なくとも２つの独立仮想コンバータの第１の仮想コンバータを制御する、第１のコンバータコントローラと、第２の独立した出力の組に基づき、第２の制御信号を提供することによって、少なくとも２つの独立仮想コンバータの第２の仮想コンバータを制御する、第２のコンバータコントローラと、第１の制御信号及び第２の制御信号を、多入力多出力コンバータを駆動するための１組の結合制御信号に結合する、第２の変換ブロックコントローラとを含む、多入力多出力コンバータを制御するための制御装置に関する。
【０００９】
換言すれば、本発明は、有利には、ＭＩＭＯコンバータ用の制御手順を提供し、制御手順は、これらの仮想独立コンバータが独立して制御され得るように、ＭＩＭＯコンバータを形成する仮想的にモデル化されたコンバータの取外しを提供する。明示的に出力の独立性が強調されるべきである。例えば、独立した出力のうちの１つが２つの仮想コンバータによって使用される場合、次いで仮想コンバータはもはや独立しない。これは、現在のコンセプトと互換性がない。
【００１０】
本発明によって使用される用語“独立した出力の組”は、少なくとも部分的に取り外された又は分離された信号を指す。換言すれば、独立した出力の組は、多入力多出力コンバータの出力と比較した場合、追加的に取り外される又は追加的に分離される信号を含む。
【００１１】
換言すれば、独立した出力の組は、多入力多出力コンバータの出力と比較した場合、より低いレベルの信号相関を含むとして見なされる。
【００１２】
例えば、ＭＩＭＯコンバータは、２つの入力及び２つの出力を含む、インターリーブバックコンバータであり、手順は、両方のバックコンバータの同相モード及び差動モード信号を一緒に制御することに基づく。変換ブロックコントローラは、インターリーブトポロジを２つの独立したバックコンバータとして解釈することを可能にするマトリクスブロックに関して、２つの変換ブロックを含む。
【００１３】
例えば、ＭＩＭＯコンバータは、Ｎ個の仮想コンバータに分割されるコンバータであり、Ｎは、２以上であり、例えば、２よりも高い任意の数の独立仮想コンバータである。
【００１４】
例えば、２つの独立仮想コンバータのうちの１つのコンバータは、同相モードコンバータであり、２つの独立仮想コンバータのうちの他方は、差動モードコンバータである。変換ブロックは、コンバータトポロジに依存して異なる動作を実施する。インターリーブバックコンバータトポロジの例の場合、２つの電圧及び電流の同相モード及び差動モードの評価で十分である。本発明は、有利には、ＭＩＭＯコンバータを形成する相互接続された仮想コンバータの取外しを可能にする。
【００１５】
本発明のさらなる第２の態様によれば、ＭＩＭＯコンバータが提供され、ＭＩＭＯコンバータは、本発明の第１の態様による、又は本発明の第１の態様の任意の実施形態による、制御装置を含む。
【００１６】
本発明のさらなる第３の態様によれば、Ｘ線発生用の高出力プリレギュレータが提供される。Ｘ線発生用の高出力プリレギュレータは、本発明の第２の態様による、又は本発明の第２の態様の任意の実施形態による、少なくとも１つのＭＩＭＯコンバータを含む。
【００１７】
本発明のさらなる第４の態様によれば、ＭＩＭＯコンバータを制御するための方法が提供され、方法は、
ａ）多入力多出力コンバータの出力を、少なくとも２つの独立仮想コンバータを表す独立した出力の組に分割するステップと、
ｂ）第１の独立した出力の組に基づき、第１の制御信号を提供することによって、少なくとも２つの独立仮想コンバータの第１の仮想コンバータを制御するステップと、
ｃ）第２の独立した出力の組に基づき、第２の制御信号を提供することによって、少なくとも２つの独立仮想コンバータの第２の仮想コンバータを制御するステップと、
ｄ）第１の制御信号及び第２の制御信号を、多入力多出力コンバータを駆動するための１組の結合制御信号に結合するステップと
を含む。
【００１８】
本発明の例示的な実施形態によれば、第１の変換ブロックコントローラは、多入力多出力コンバータの出力を、第１の仮想コンバータ用の同相モード信号及び第２の仮想コンバータ用の差動モード信号に分割する。換言すれば、インターリーブバックコンバータの場合、変換ブロックは、一緒に結合された第１のバックコンバータ及び第２のバックコンバータの同相モード及び差動モード信号を制御することによって、インターリーブバックコンバータトポロジを分割する。これは、有利には、インターリーブバックコンバータの２つの出力を独立して制御することを可能にする。
【００１９】
本発明の例示的な実施形態によれば、第１の変換ブロックコントローラ及び／又は第２の変換ブロックコントローラは、デジタル電子回路の形態、アナログ電子回路の形態、又は混合したデジタル‐アナログ電子回路の形態である。これは、有利には、両方のコンバータが独立して制御され得るように、改良された変換ブロックコントローラ性能を提供する。
【００２０】
本発明の例示的な実施形態によれば、少なくとも２つの変換ブロックの第１の変換ブロックは、１組の独立した又は分離された状態変数を提供する。これは、有利には、独立した伝達関数の規定が可能であることを提供する。
【００２１】
本発明の例示的な実施形態によれば、少なくとも２つの変換ブロックの第２の変換ブロックは、ＭＩＭＯコンバータを制御するための独立したコンバータのコントローラによって提供される制御信号を再結合する。ＭＩＭＯコンバータは、インターリーブバックコンバータである。これは、有利には、同相モード及び差動モードコンバータ用の独立した伝達関数の規定が可能であり、ひいてはインターリーブバックコンバータの２つの出力を独立して制御することが可能であることを提供する。
【００２２】
本発明の例示的な実施形態によれば、第１のコンバータコントローラは、第１の仮想コンバータの制御を提供する。
【００２３】
本発明の例示的な実施形態によれば、第２のコンバータコントローラは、第２の仮想コンバータの制御を提供する。これは、有利には、差動モード伝達関数は、ＭＩＭＯコンバータのデューティサイクルの差動モードにのみ依存し、一方で、同相モード伝達関数は、ＭＩＭＯコンバータのデューティサイクルの同相モードにのみ依存することを提供する。
【００２４】
本発明の例示的な実施形態によれば、第１のコンバータコントローラは、比例コントローラ、積分コントローラ、微分コントローラ、比例‐積分コントローラ、比例‐微分コントローラ、微分‐積分コントローラ、又は比例‐積分‐微分コントローラである。これは、有利には、外乱に関わらずインターリーブバックコントローラの所望のシステム性能の維持を提供する。
【００２５】
本発明の例示的な実施形態によれば、第２のコンバータコントローラは、比例コントローラ、積分コントローラ、微分コントローラ、比例‐積分コントローラ、比例‐微分コントローラ、微分‐積分コントローラ、又は比例‐積分‐微分コントローラである。これは、有利には、外乱に関わらずインターリーブバックコントローラの所望のシステム性能の維持を提供する。
【００２６】
本発明の方法を実行するコンピュータプログラムは、コンピュータ可読媒体に格納される。コンピュータ可読媒体は、フロッピーディスク、ハードディスク、ＣＤ、ＤＶＤ、ＵＳＢ（ユニバーサルシリアルバス）記憶装置、ＲＡＭ（ランダムアクセスメモリ）、ＲＯＭ（リードオンリーメモリ、及びＥＰＲＯＭ（消去可能プログラマブルリードオンリーメモリ）である。コンピュータ可読媒体は、プログラムコードのダウンロードを可能にする、例えばインターネット等の、データ通信ネットワークである。
【００２７】
本明細書に記載の方法、システム及び装置は、デジタル信号プロセッサ、ＤＳＰ、マイクロコントローラ、又は特定用途向け集積回路、ＡＳＩＣ、ＣＰＬＤ若しくはＦＰＧＡ内のハードウェア回路等の他の任意のサイドプロセッサにおけるソフトウェアとして実施される。
【００２８】
本発明は、デジタル電子回路、又はコンピュータハードウェア、ファームウェア、ソフトウェア、又はそれらの組み合わせ、例えば、デバイスの利用可能なハードウェア又は本明細書に記載の方法を処理するための専用の新しいハードウェアで実施され得る。
【図面の簡単な説明】
【００２９】
本発明及びそれに付随する利点のより完全な理解は、縮尺通りではないが、以下の概略図を参照することによってより明確に理解される。
【００３０】
【図１】本発明の例示的な実施形態による、ＭＩＭＯインターリーブバックコンバータの概略図を示す。
【図２】本発明を説明するための、多入力単一出力ＭＩＳＯインターリーブブーストコンバータの概略図を示す。
【図３】本発明を説明するための、多入力単一出力ＭＩＳＯインターリーブバックコンバータを示す。
【図４】本発明の例示的な実施形態による、トポロジの、２つの独立仮想コンバータトポロジへの分割を可能にする変換ブロックを有する、ＭＩＭＯインターリーブバックコンバータを示す。
【図５】本発明の例示的な実施形態による、多入力多出力コンバータの出力の、仮想コンバータの独立した出力の組への分割を可能にする変換ブロックを有する、ＭＩＭＯコンバータを示す。
【図６】本発明の例示的な実施形態による、２つの変換ブロックの実施例の概略図を示す。
【図７】本発明の例示的な実施形態による、高出力プリレギュレータの概略図を示す。
【図８】本発明の例示的な実施形態による、インターリーブバックコンバータを制御するための方法の概略的なフローチャート図を示す。
【発明を実施するための形態】
【００３１】
図におけるイラストは、単に概略的なものであり、スケーリング関係又はサイズ情報を提供しない。異なる図又は図形において、同様の又は同一の要素には同じ参照番号が提供される。一般的に、同一の部品、ユニット、実体又はステップには、記載において同じ参照符号が提供される。
【００３２】
図１は、本発明の例示的な実施形態による、ＭＩＭＯインターリーブバックコンバータ１００の概略図を示す。
【００３３】
図１に示されるインターリーブバックコンバータ１００は、二重コンバータトポロジである。インターリーブバックコンバータ１００は、それらのスイッチを介して相互接続された２つのコンバータを含み、２つのバックコンバータの各コンバータは、独自の出力を有し、ひいては各コンバータは異なる負荷を駆動する。出力電圧及び／又は出力電流は、各出力ごとに異なり得る。
【００３４】
図１を参照すると、本発明の例示的な実施形態による、インターリーブバックコンバータの回路実装が示される。図１の回路の場合、主な用途（すなわち、負荷）は、電圧ＶＯＵＴ１、ＶＯＵＴ２が提供される単純な抵抗器であると考慮される。インターリーブバックコンバータには、入力電圧ＶＧ又はＶＩＮが提供される。入力電圧は、例えば４００Ｖと８００Ｖとの間である。
【００３５】
インターリーブバックコンバータ１００は、２つのトランジスタ又はスイッチＱ１、Ｑ２をさらに含む。スイッチＱ１、Ｑ２は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ、ＭＯＳ‐ＦＥＴ、又はＭＯＳ  ＦＥＴ）、ｎチャネルＩＧＦＥＴ（絶縁ゲート電界効果トランジスタ）、ダイオード、又はトランジスタによって、提供される。
【００３６】
インターリーブバックコンバータ１００は、コンデンサＣ１、Ｃ２をさらに含み、これらはフィルタコンデンサとして使用され、低減されたリップルを提供する。インターリーブバックコンバータ１００は、２つのダイオードをさらに含む。
【００３７】
本発明の例示的な実施形態によれば、インターリーブバックコンバータに使用されるインダクタＬ１、Ｌ２は、同じインダクタンスを有する。
【００３８】
本発明の例示的な実施形態によれば、インターリーブバックコンバータに使用されるコンデンサＣ１及びＣ２は同じ値を有する。
【００３９】
相互接続のために、各負荷、すなわちｉＬ１又はｉＬ２を通る電流は、両方のインダクタの間で部分的に共有され、インダクタの仕様を緩和するが、同時に、両方のコンバータの間に相互依存が生じる。実際、式（１）は以下であり、
【数１】
2018521620.tif 000003
Ｄ１及びＤ２は、各スイッチのデューティサイクルを表し、ＶＧはインターリーブバックコンバータに供給された外部電圧を表し、ＶＯＵＴ１、ＶＯＵＴ２は２つのコンデンサの電圧（インターリーブバックコンバータの出力）を表す。
【００４０】
制御の観点から、動的モデルが導出される場合（古典的制御理論によるコントローラの設計における第１ステップ）、これはＤ１及びＤ２の両方に依存する、制御から出力への伝達関数を生じ、実際、制御ループの設計を強固にする。式（２）は以下を示す。
【数２】
2018521620.tif 000004
【００４１】
インターリーブコンバータトポロジは既知である（すなわち従来のインターリーブトポロジ）が、これらの従来のコンバータトポロジは全く異なる概念に対応する。実際、従来のインターリーブコンバータトポロジは、並列接続の複数の同一のコンバータによって規定され、その出力は、コンデンサ（一定出力電圧）を含む。全ての出力段（すなわち出力コンデンサ）は並列に接続され、したがってそれらはしばしば単一のもの、すなわちＣに統一される。インダクタ及びスイッチの残りの組は、次いでＣに並列接続される。この構造は、Ｎ個のコンバータに適用され得る。
【００４２】
図２は、本発明を説明するための、多入力単一出力（ＭＩＳＯ）インターリーブブーストコンバータ１００の概略図を示す。
【００４３】
図２を参照すると、インターリーブコンバータトポロジは、並列接続の複数の同一のコンバータによって規定され、その出力はコンデンサＣ（一定出力電圧）を含む。出力段（すなわち、出力コンデンサ）は並列に接続され、したがって、それらはしばしば単一のもの、すなわちＣに統一される。インダクタＬ１、・・・、ＬＮ及びスイッチＳ１、・・・、ＳＮの残りの組は、次いでＣに並列接続される。この構造は、Ｎ個のコンバータに適用され得る。ＭＩＭＯインターリーブバックコンバータトポロジとは異なり、このＭＩＳＯインターリーブバックコンバータトポロジは、１つの出力のみを含み、ひいては制御されることが容易である。このトポロジを１つの制御信号のみで制御し、全てのスイッチに再利用することも可能であり（すなわち、すべてのスイッチが同時にアクティブにされる）、それにも関らず、ある実施において、バランスをとる目的で制御信号において位相シフトが導入される。
【００４４】
本発明の例示的な実施形態によれば、図２に示されるコンバータ１００は、少なくとも２つのトランジスタ又はスイッチＳ１、・・・、ＳＮを含む。図２の回路の場合、コンバータ１００によって供給される主回路（すなわち、負荷）は、単純な抵抗ＲＬであると考慮される。ＶＧはコンバータ１００に供給される外部電圧を規定する。
【００４５】
図３は、本発明を説明するための、ＭＩＳＯインターリーブバックコンバータの例を示す。図３は、図２に関連して既に説明された従来のインターリーブバックコンバータ用の複数の段の同じ並列接続を示す。
【００４６】
このＭＩＳＯトポロジはまた、多くの場合、１つのみの制御ループで制御され得る。各コンバータが独自の制御ループを有する場合であっても、これらのコンバータの並列接続は、それらの個別の制御ループに影響を及ぼさない、すなわち、すべてのコントローラが同じ基準信号を共有する限り、各個別のコンバータは、他のものから依然として独立して制御され得る（さもなければ、それは異なる値の並列接続電圧源のようになる）。
【００４７】
本発明の例示的な実施形態によれば、各インダクタは、外部電圧（ＶＧ又はＧＮＤ）又は出力電圧のいずれかに接続され、以下の式（３）で規定されるように直接制御可能である。
【数３】
2018521620.tif 000005
【００４８】
これらの並列接続のコンバータの異なる制御信号は、位相シフトで駆動され、これは出力コンデンサＣのリップルを最小限にする。
【００４９】
図３に示される更なる参照記号は、図１及び図２の記載において既に記載されたため、ひいてはさらには説明されない。
【００５０】
図４は、本発明の例示的な実施形態による、トポロジの、２つの独立仮想コンバータへの分割を可能にする変換ブロックを有する、ＭＩＭＯインターリーブバックコンバータを示す。
【００５１】
制御装置１は、第１の変換ブロックコントローラ２１、第２の変換ブロックコントローラ２２、第１のコンバータコントローラ１０、及び第２のコンバータコントローラ３０を含む。第１の変換ブロックコントローラ２１及び第２の変換ブロックコントローラ２２は、結合変換ブロックコントローラ２０を形成する。
【００５２】
第１の変換ブロックコントローラ２１は、多入力多出力コンバータ１００の出力ＶＯ１（ｔ）、ＶＯ２（ｔ）、ｉＬ１（ｔ）、ｉＬ２（ｔ）を、少なくとも２つの独立仮想コンバータ１００‐１、１００‐２を表す、独立した出力の組ＶＣＭ（ｔ）、ｉＣＭ（ｔ）及びＶＤ（ｔ）、ｉＤ（ｔ）に分割する。換言すれば、多入力多出力コンバータ１００は、第１の仮想コンバータ１００‐１及び第２の仮想コンバータ１００‐２を含むか、又はそれらを用いてモデル化される。
【００５３】
多入力多出力コンバータ１００はまた、２つより多くの仮想コンバータを含み、第１の変換ブロックコントローラ２１及び第２の変換ブロックコントローラ２２を含む制御装置１によって依然として制御される。
【００５４】
第１のコンバータコントローラ１０は、第１の独立した出力の組に基づき、第１の制御信号ｄＣＭ（ｔ）を提供することによって、少なくとも２つの独立仮想コンバータ１００‐１、１００‐２の第１の仮想コンバータ１００‐１を制御する。
【００５５】
第２のコンバータコントローラ３０は、第２の独立した出力の組に基づき、第２の制御信号ｄＤ（ｔ）を提供することによって、少なくとも２つの独立仮想コンバータ１００‐１、１００‐２の第２の仮想コンバータ１００‐２を制御する。
【００５６】
第２の変換ブロックコントローラ２２は、第１の制御信号ｄＣＭ（ｔ）及び第２の制御信号ｄＤ（ｔ）を、多入力多出力コンバータ１００を駆動するための１組の結合制御信号ｄ１（ｔ）、ｄ２（ｔ）に結合する。
【００５７】
本発明の例示的な実施形態によれば、結合変換ブロックコントローラ２０は、その同相モード及び差動モード信号を制御することによって、インターリーブバックコンバータ１００を第１の仮想コンバータ１００‐１及び第２の仮想コンバータ１００‐２に分割する。
【００５８】
本発明の例示的な実施形態によれば、変換ブロックコントローラ２０は、少なくとも２つの変換ブロック２１、２２、すなわち第１の変換ブロックコントローラ２１及び第２の変換ブロックコントローラ２２を含み、これらはデジタル電子回路の形態、アナログ電子回路の形態、又は混合したデジタル‐アナログ電子回路の形態である。
【００５９】
第１の変換ブロックコントローラ２１及び／又は第２の変換ブロックコントローラ２２は、インターリーブバックコンバータを２つの独立したコンバータ（すなわち、同相モードコンバータ及び差動モードコンバータ）として解釈する。
【００６０】
これらの変換ブロックの形態の変換ブロックＡ及びＢは、コンバータトポロジに依存して異なる動作を実施する。この場合、２つの電圧及び２つの電流の同相モード及び差動モードを評価する、インターリーブバックコンバータトポロジで十分であり、その結果、式（４）が得られる。
【数４】
2018521620.tif 000006
【００６１】
式（４）のＡ及びＢ列は、第１の変換ブロックコントローラ２１及び／又は第２の変換ブロックコントローラ２２において実施されたアナログ又はデジタル回路で容易に実施され得る。
【００６２】
図５は、本発明の例示的な実施形態による、トポロジの、独立したコンバータへの分割を可能にする変換ブロックを有する、インターリーブバックコンバータを示す。図５は、２より多い数の独立したコンバータが存在する実施形態を示す。
【００６３】
本発明の例示的な実施形態によれば、２つの変換ブロックコントローラ２１、２２は、独立仮想コンバータ１００‐１、１００‐２、・・・、１００‐ｎの数Ｎに関わらず、ＭＩＭＯコンバータ１００を制御するために使用される。独立仮想コンバータ１００‐１、１００‐２、・・・、１００‐ｎの数Ｎによって、対応する数のコンバータコントローラ１０、３０が使用される。
【００６４】
本発明の例示的な実施形態によれば、ＭＩＭＯコンバータ及び仮想コンバータごとの状態変数の数もまた、トポロジに依存して変化する。
【００６５】
図６は、本発明の例示的な実施形態による、変換ブロックの実施例の概略図を示す。図６は、アナログ回路を用いて変換ブロックを実施するやり方の例を示す。
【００６６】
同相モード及び差動モード制御ブロックは、比例コントローラ、積分コントローラ、微分コントローラ、比例‐積分コントローラ、又は比例‐積分‐微分コントローラ等の、ループフィードバックコントローラである。
【００６７】
本発明の例示的な実施形態によれば、この変換に依拠して、インターリーブバックコンバータ用の同相モード及び差動モードコンバータに対する、すなわち変換ブロックＡ及びＢに対する、独立した伝達関数を規定することが可能である。これは、式（５）によって示されるように規定される。
【数５】
2018521620.tif 000007
【００６８】
式（５）の差動モード伝達関数は、デューティサイクルの差動モードにのみ依存し、一方で、同相モード伝達関数は、デューティサイクルの同相モードにのみ依存する。
【００６９】
図７は、本発明の例示的な実施形態による、高出力プリレギュレータの概略図を示す。
【００７０】
図７の左側には、少なくとも１つのＭＩＭＯコンバータ１００、及び制御装置１を含む、Ｘ線発生用の高出力プリレギュレータ２００が示される。
【００７１】
図７の右側には、多入力多出力コンバータ１００の出力を分割Ｓ１することによるＭＩＭＯコンバータ１００のモデル化が示され、モデリングの‐すなわち換言すれば、分割Ｓ１の‐プロセスが破線矢印で表される。
【００７２】
第１の変換ブロックコントローラ２１は、多入力多出力コンバータ１００の出力を、少なくとも２つの独立仮想コンバータ１００‐１、１００‐２を表す独立した出力の組に分割する。２より多い独立仮想コンバータ１００‐１、１００‐２、１００‐ｎ、例えば図７に示されるようなＮ個の仮想コンバータが使用される。
【００７３】
図８は、本発明の例示的な実施形態による、インターリーブバックコンバータを制御するための方法の概略的なフローチャート図を示す。
【００７４】
ＭＩＭＯコンバータを制御するための方法は、以下のステップを含む。
【００７５】
方法の第１ステップａ）として、多入力多出力コンバータ１００の出力の、少なくとも２つの独立仮想コンバータ１００‐１、１００‐２、・・・、１００‐ｎを表す独立した出力の組への分割Ｓ１が実施される。換言すれば、ＭＩＭＯコンバータトポロジの、少なくとも２つの独立したコンバータトポロジへの分割が実施される。
【００７６】
方法の第２ステップｂ）として、第１の制御信号を提供することによる、少なくとも２つの独立仮想コンバータ１００‐１、１００‐２、・・・、１００‐ｎの第１の仮想コンバータ１００‐１の制御Ｓ２が実施される。換言すれば、少なくとも２つの独立したコンバータトポロジの第１のトポロジーに基づくＭＩＭＯコンバータ１００のコンバータ１００‐１の制御Ｓ２が実施される。
【００７７】
方法の第３ステップｃ）として、第２の制御信号を提供することによる、少なくとも２つの独立仮想コンバータ１００‐１、１００‐２、・・・、１００‐ｎの第２の仮想コンバータ１００‐２の制御Ｓ３が実施される。換言すれば、少なくとも２つの独立したコンバータトポロジの第２のトポロジーに基づくインターリーブバックコンバータ１００の第２のバックコンバータ１００‐２の制御Ｓ３が実施される。
【００７８】
方法の第４ステップｄ）として、第１の制御信号及び第２の制御信号の、多入力多出力コンバータ１００を駆動するための１組の結合制御信号への結合Ｓ４が実施される。
【００７９】
本発明の実施形態は、異なる主題を参照して記載されることに留意されたい。特に、いくつかの実施形態は、方法タイプの特許請求の範囲を参照して記載され、一方で、他の実施形態は、装置タイプの特許請求の範囲を参照して記載される。
【００８０】
しかし、当業者であれば、上述したやり方から、特に断らない限り、対象の１つのタイプに属する特徴の任意の組合せに加えて、異なる対象の事項に関連する特徴間の任意の組合せも、この用途と共に開示されると考慮される。
【００８１】
しかし、これらの機能の単純な合計以上の相乗効果を提供するすべての機能が結合され得る。
【００８２】
本発明は、図面及び上記の記載において詳細に図示され記載されてきたが、そのような図示及び記載は、例示的又は典型的であって限定的ではないと考慮されるべきであり、 本発明は開示された実施形態に限定されない。 開示された実施形態に対する他の変更は、図面、開示、及び添付の特許請求の範囲の研究から当業者によって理解され得、達成され得、請求された発明を実施し得る。
【００８３】
特許請求の範囲において、用語“含む（ｃｏｍｐｒｉｓｉｎｇ）”は他の要素又はステップを排除するものではなく、不定冠詞“ａ”又は“ａｎ”は複数を除外しない。 単一のプロセッサ、コントローラ、又は他のユニットが、請求項に列挙されたいくつかの項目の機能を果たす。 特定の手段が相互に異なる従属請求項に列挙されているという単なる事実は、これらの手段の組み合わせが有利に使用され得ないことを示すものではない。 特許請求の範囲内のいかなる参照符号も、範囲を限定するものとして解釈されるべきではない。
【図１】
2018521620.tif 000008
【図２】
2018521620.tif 000009
【図３】
2018521620.tif 000010
【図４】
2018521620.tif 000011
【図５】
2018521620.tif 000012
【図６】
2018521620.tif 000013
【図７】
2018521620.tif 000014
【図８】
2018521620.tif 000015
【国際調査報告】
2018521620.tif 000016
2018521620.tif 000017
2018521620.tif 000018