(57)【要約】  記載される例において、ボンドパッドを形成する方法（１００）が、その上に形成される少なくとも一つの集積回路（ＩＣ）デバイスを含む基板を提供すること（１０１）を含み、ＩＣデバイスは、易酸化性最上金属相互接続層を有し、易酸化性最上金属相互接続層は、ＩＣデバイス上の回路ノードに結合される複数のボンドパッドを提供する。複数のボンドパッドは、金属ボンドパッドエリアを含む。コバルト含有接続層が、金属ボンドパッドエリアの直接上に堆積される（１０２）。コバルト含有接続層は、複数のボンドパッドのためのコバルトボンドパッド表面を提供するためにパターニングされ（１０３）、はんだ材料が、コバルトボンドパッド表面上に形成される（１０４）。
2018511180.tif 000002
【特許請求の範囲】
【請求項１】
ボンドパッドを形成する方法であって、
基板を提供することであって、前記基板が、その上に形成される少なくとも一つの集積回路（ＩＣ）デバイスを含み、前記ＩＣデバイスが、易酸化性最上金属相互接続層を有し、前記最上金属相互接続層が、前記ＩＣデバイス上の回路ノードに結合される複数のボンドパッドを提供し、前記複数のボンドパッドが金属ボンドパッドエリアを含む、前記基板を提供すること、
前記金属ボンドパッドエリアの直接上にコバルト含有接続層を堆積すること、
前記複数のボンドパッド上にコバルトボンドパッド表面を提供するため、前記コバルト含有接続層をパターニングすること、及び
前記コバルトボンドパッド表面上にはんだ材料を形成すること、
含む、方法。
【請求項２】
請求項１に記載の方法であって、
前記基板を前記提供することが更に、少なくとも一つのパターニングされたパッシベーション層が、前記金属ボンドパッドエリアの上の誘電体側壁を含むトレンチを画定することを含み、
前記コバルト含有接続層が、前記金属ボンドパッドエリアを完全にキャップするために、前記パッシベーション層上に前記誘電体側壁の直接上を延在する、
方法。
【請求項３】
請求項１に記載の方法であって、前記堆積することがスパッタリングを含み、更に、前記方法が、前記スパッタリングの前に、スパッタエッチを含む方法を用いて前記最上金属相互接続層の表面上の自然酸化物を取り除くことを含む、方法。
【請求項４】
請求項１に記載の方法であって、前記最上金属相互接続層が、重量で主としてアルミニウムを含む、方法。
【請求項５】
請求項１に記載の方法であって、前記はんだ材料が、Ｓｎ及びＡｇを含むはんだボールを含む、方法。
【請求項６】
請求項１に記載の方法であって、前記最上金属相互接続層が、重量で主として銅、チタン、又はチタン化合物材料を含む、方法。
【請求項７】
請求項１に記載の方法であって、前記コバルト含有接続層を前記パターニングすることが、前記コバルト含有接続層上のフォトレジスト層をパターニングすること、及びその後、前記コバルト含有接続層をウェットエッチングすることを含む、方法。
【請求項８】
請求項１に記載の方法であって、前記コバルト含有接続層が、２重量パーセント〜６０重量パーセントの濃度の少なくとも一つの非コバルト遷移金属を含む、方法。
【請求項９】
請求項１に記載の方法であって、前記コバルト含有接続層の厚みが、１００オングストローム〜２μｍの厚みである、方法。
【請求項１０】
請求項１に記載の方法であって、前記はんだ材料が、前記コバルトボンドパッド表面の直接上にあり、前記コバルト含有接続層が、重量で少なくとも９９％のコバルトを含む、方法。
【請求項１１】
ボンドパッドを形成する方法であって、
基板を提供することであって、前記基板が、その上に形成される少なくとも一つの集積回路（ＩＣ）デバイスを含み、前記ＩＣデバイスが、易酸化性最上金属相互接続層を有し、前記最上金属相互接続層が、前記ＩＣデバイス上の回路ノードに結合される複数のボンドパッドを提供し、前記複数のボンドパッドが金属ボンドパッドエリアを含む、前記基板を提供すること、
前記金属ボンドパッドエリアの直接上にコバルト含有接続層を堆積すること、及び
前記複数のボンドパッド上にコバルトボンドパッド表面を提供するため、前記コバルト含有接続層をパターニングすること、
を含む、方法。
【請求項１２】
集積回路（ＩＣ）であって、
上に形成される少なくとも一つのＩＣデバイスを含む基板、
前記ＩＣデバイス上の回路ノードに結合される複数のボンドパッドを提供する易酸化性最上金属相互接続層を含む複数の金属相互接続層であって、前記複数のボンドパッドが金属ボンドパッドエリアを含む、前記複数の金属相互接続層、
前記金属ボンドパッドエリアの直接上にコバルトボンドパッド表面を含むコバルト含有接続層、及び
前記コバルトボンドパッド表面上のはんだ材料、
を含む、ＩＣ。
【請求項１３】
請求項１２に記載のＩＣであって、更に、前記金属ボンドパッドエリアの上の誘電体側壁を含むトレンチを画定する少なくとも一つのパターニングされた誘電体パッシベーション層（パッシベーション層）を含み、前記コバルト含有接続層が、前記金属ボンドパッドエリアを完全にキャップするために、前記パッシベーション層上に前記誘電体側壁の直接上を延在する、ＩＣ。
【請求項１４】
請求項１２に記載のＩＣであって、前記最上金属相互接続層が、重量で主としてアルミニウムを含む、ＩＣ。
【請求項１５】
請求項１２に記載のＩＣであって、前記はんだ材料が、Ｓｎ及びＡｇ両方を含むはんだボールを含む、ＩＣ。
【請求項１６】
請求項１２に記載のＩＣであって、前記最上金属相互接続層が、重量で銅、チタン、又はチタン化合物材料を含む、ＩＣ。
【請求項１７】
請求項１２に記載のＩＣであって、前記コバルト含有接続層が、２重量パーセント〜６０重量パーセントの濃度の少なくとも一つの非コバルト遷移金属を含む、ＩＣ。
【請求項１８】
請求項１２に記載のＩＣであって、前記コバルト含有接続層の厚みが、１００オングストローム〜２μｍの厚みである、ＩＣ。
【請求項１９】
請求項１２に記載のＩＣであって、前記基板がシリコンを含む、ＩＣ。
【請求項２０】
請求項１２に記載のＩＣであって、前記はんだ材料が、前記コバルトボンドパッド表面の直接上にあり、前記コバルト含有接続層が、重量で少なくとも９９％のコバルトを含む、ＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、集積回路のためのボンドパッドに関連する。
【背景技術】
【０００２】
集積回路（ＩＣ）デバイスは、通常、複数のＩＣデバイスダイを有する半導体ウェハ上に製造され、複数のＩＣデバイスダイは各々、（信号入力、信号出力、及び電力供給ノードなどのため）デバイスにおける種々のノードに接続するボンドパッドをその頂部表面上に含む。ボンドパッドは概して、ＩＣダイの利用を可能にするためのこのような印刷回路基板（ＰＣＢ）の支持体上のコンタクトパッドなど、リードフレームのボンドワイヤ又はその他の導電性構造により接続される。ＩＣデバイスをリードフレーム又はその他のサポートに接続するための従来の方法には、ワイヤボンディング、テープ自動ボンディング（ＴＡＢ）、Ｃ４（controlled collapse chip connection）又はバンプボンディング、及び導電性接着が含まれる。
【０００３】
ボンドパッド表面への、信頼性が高く電気抵抗が低い取り付けを提供するために、幾つかのパッケージング技術では、高信頼性（良好な腐食性能）及び高性能（低抵抗）を提供するために、導電性であり耐酸化性でもある頂部金属層を有する多層ボンドパッドを用いてきた。このようなボンドパッド配置の一つは、銅又はアルミニウムなどの易酸化性の最上金属相互接続層の上に誘電体パッシベーション層を堆積し、その後、誘電体側壁を含むトレンチをパッシベーション層から形成する。その後、パッシベーション側壁をライニングする、耐火性金属（Ｔａ、ＴａＮ、又はＴｉなど）を含む障壁層が堆積されて、パッシベーション材料への良好な接着を提供する。障壁層上に多層金属スタックが形成され、これは一例において、ワイヤボンディングのための安定表面を提供するために最上金属相互接続層の上のニッケル層上の最終（頂部）層としてパラジウム（Ｐｄ）を含み得る。Ｐｄは、低い酸化性向を有するプラチナ群金属であり、その下の易酸化性最上金属相互接続層材料の化学的攻撃を防ぐためのボンドパッドのための良好な外側キャップ層である。
【０００４】
ＩＣデバイスには、アルミニウムボンドパッドを有するものがある。アルミニウム上のはんだバンプは概して可能ではない。これは、はんだ付けプロセスの間のアルミニウム酸化物形成のため、はんだ接着が妨げられるためである。従って、アルミニウムボンドパッドへのはんだ付けのための従来のはんだバンププロセスは概して、耐火性金属ベースの障壁層とその後の銅シードを含む、アルミニウム上の複合スタックを形成することを要し、その後、電気めっきされた銅リダイレクト層（ＲＤＬ）、及びその上のアンダーバンプメタライゼーション（ＵＢＭ）が続き、その後、ＵＢＭ上にはんだバンプ（又はボール）が形成される。
【発明の概要】
【０００５】
記載される例において、ボンドパッドを形成する方法が、その上に形成される少なくとも一つの集積回路（ＩＣ）デバイスを含む基板を提供することを含み、ＩＣデバイスは、易酸化性最上金属相互接続層を有し、易酸化性最上金属相互接続層は、ＩＣデバイス上の回路ノードに結合される複数のボンドパッドを提供する。複数のボンドパッドは金属ボンドパッドエリアを含む。金属ボンドパッドエリアの直接上に、コバルト含有接続層が堆積される。コバルト含有接続層は、複数のボンドパッドのためのコバルトボンドパッド表面を提供するようにパターニングされ、コバルトボンドパッド表面上にはんだ材料が形成される。
【図面の簡単な説明】
【０００６】
【図１】例示の一実施例に従って、ＩＣデバイスの易酸化性最上金属相互接続層の金属ボンドパッドエリアを有するボンドパッドを形成するための例示の方法におけるステップを示すフローチャートであり、コバルトボンドパッド表面を提供するため金属ボンドパッドエリアの直接上にコバルト含有接続層を含み、コバルトボンドパッド表面上にはんだ材料を備える。
【０００７】
【図２Ａ】図１に示され図１に関連して説明される方法に関連付けられる構造に対応する連続的な断面図を示す。
【０００８】
【図２Ｂ】図１に示され図１に関連して説明される方法に関連付けられる構造に対応する連続的な断面図を示す。
【０００９】
【図２Ｃ】図１に示され図１に関連して説明される方法に関連付けられる構造に対応する連続的な断面図を示す。
【００１０】
【図２Ｄ】図１に示され、図１に関連して説明される方法に関連付けられる構造に対応する連続的な断面図を示す。
【図２Ｅ】図１に示され図１に関連して説明される方法に関連付けられる構造に対応する連続的な断面図を示す。
【図２Ｆ】図１に示され図１に関連して説明される方法に関連付けられる構造に対応する連続的な断面図を示す。
【００１１】
【図３】例示の一実施例に従った、金属ボンドパッドエリアの直接上の、及び更に任意選択で、誘電体パッシベーショントレンチの側壁の直接上の、コバルト含有接続層を有する例示のボンドパッドを含む例示のＩＣデバイスの断面図である。
【発明を実施するための形態】
【００１２】
本開示において、幾つかの行為又は事象は、異なる順で及び／又は他の行為又は事象と同時に起こり得、幾つかの例示される行為又は事象は任意選択である。
【００１３】
例示の実施例は、集積回路（ＩＣ）上にボンドパッドを形成するための方法を含み、この方法は、易酸化性金属又ははんだ付け困難な材料（Ｔｉ、ＴｉＮ、ＴｉＷ、又はＴｉＡｌ３など）のための金属ボンドパッドエリアの直接上にコバルト含有接続層を形成することを含み、はんだ付け困難な材料は、コバルト含有接続層の直接上のはんだ材料（はんだバンプなど）の形成を可能にすることが分かっている。開示される方法は、従来の、ウェハ製造後の、上述のように耐火性金属ベースの障壁層、銅シード、及びリダイレクト層（ＲＤＬ）を含む複合金属スタックを付加するため、及びその後のアンダーバンプメタライゼーション（ＵＢＭ）処理を必要とすることなく、ウェハファブ処理の直ぐ後のはんだバンピングを可能にする。
【００１４】
開示される方法は、その上に形成される少なくとも一つの集積回路（ＩＣ）デバイスを含む基板（ウェハなど）を提供することを含み、ＩＣデバイスは、易酸化性最上金属相互接続層を有し、易酸化性最上金属相互接続層は、ＩＣデバイス上の回路ノードに結合される複数のボンドパッドを提供する。ボンドパッドは金属ボンドパッドエリアを含む。易酸化性最上金属相互接続はアルミニウムを含み得る。コバルト含有接続層が、金属ボンドパッドエリアの直接上に堆積される（例えば、スパッタされる）。コバルト含有接続層は、ボンドパッド上のコバルトボンドパッド表面を提供するようにパターニングされ、その後、はんだ材料（はんだバンプ又はボールなど）がコバルトボンドパッド表面上に形成される。例えば、アルミニウムを含む易酸化性最上金属相互接続の場合、ボンドパッドスタックは、アルミニウムコバルトはんだ（Ａｌ‐Ｃｏ‐ＳｎＡｇなど）である。
【００１５】
図１は、例示の一実施例に従って、コバルトボンドパッド表面を、及びその後、コバルトボンドパッド表面上のはんだ材料を形成するために、ＩＣデバイスの易酸化性最上金属相互接続層の金属ボンドパッドエリアの直接上にコバルト含有接続層を形成するための例示の方法１００における工程を示すフローチャートである。ステップ１０１は、基板（例えばウェハ）を提供することを含み、基板は、その上に形成される少なくとも一つの集積回路（ＩＣ）デバイスを有し、ＩＣデバイスは、易酸化性最上金属相互接続層を有し、最上金属相互接続層は、ＩＣデバイス上の回路ノードに結合される複数のボンドパッドを提供する。
【００１６】
ボンドパッドは各々、金属ボンドパッドエリアを含む。任意選択で、その上の少なくとも一つのパッシベーション層が、露出されたボンドパッドエリアを画定する金属ボンドパッドエリアの上の誘電体側壁を含むトレンチを提供し得る。図２Ａは、ステップ１０１において提供される構造に対応する例示の断面図である。Ｍ３は、ＩＬＤ３として示される第３の層間誘電体層に形成されるビア１２４により、Ｍ４に接続するアルミニウムであり得、Ｍ４は、同じくアルミニウムであり得、易酸化性最上金属相互接続層であり得る。誘電体パッシベーション層は、１４６／１４７として示される（シリコン酸化物上のシリコン窒化物又はシリコンオキシナイトライドなど）。
【００１７】
基板は、シリコン、シリコンゲルマニウム、又は、ＩＩＩ‐Ｖ又はＩＩ‐ＶＩ材料を含むその他の半導体材料を含み得る。最上金属相互接続層（図２Ａ〜図２ＦにおいてＲＤＬ  Ｍ４（後述では、Ｍ４）として示される）は、銅又はアルミニウム、又はその合金、はんだ付け困難なパッド材料（Ｔｉ金属など）、又はＴｉ化合物材料（ＴｉＮ、ＴｉＷ、又はＴｉＡｌ３など）を含み得る。一実施例において、最上金属相互接続層は、重量で主としてアルミニウムを含む。別の実施例において、最上金属相互接続層は、重量で主として銅を含む。
【００１８】
ステップ１０２は、金属ボンドパッドエリアの直接上にコバルト含有接続層を堆積することを含む。コバルト含有接続層は、本質的に全て（重量で９９％以上）コバルト、又は、２重量パーセント〜６０重量パーセントの濃度の別の遷移金属（Ｐｔなど）などの少なくとも一つの遷移金属と共にコバルトを含むコバルト合金、又は、はんだ付けプロセス条件から酸化物又は窒化物などの誘電体層を形成しないその他の遷移金属を含み得、これも、良好なはんだ接着を提供する。
【００１９】
誘電体パッシベーション層が、誘電体側壁を含むボンドパッドの回りにトレンチを提供するとき、コバルト含有接続層は概して、トレンチの誘電体側壁の直接上にもある。コバルト含有接続層をパッシベーション層の近接する平坦部分まで延在させることにより、コバルト含有接続層はキャップ層を提供し、キャップ層は、アルミニウムなどの金属パッド材料（後述の図２Ｄ参照）に対する腐食保護を提供する。本明細書において用いられるように、コバルト含有接続層が「金属ボンドパッドエリアの直接上に」あることは、アルミニウムの場合に主としてアルミニウム酸化物であり、銅の場合にＣｕ２Ｏであるなど、最上金属相互接続層が室温で約２ｎｍの厚みまで形成され得る自然酸化物層を有するような従来のコンタクト配置を含む。この直接のコバルト含有接続層取り付けにより、金属パッド材料（アルミニウムなど）上の障壁層の必要性がなくなる。
【００２０】
コバルト含有接続層は、基板（ウェハなど）表面上のスパッタコーティングのためコバルトスパッタリングターゲットを用いてスパッタ堆積され得る。コバルトスパッタリングは、２５℃〜３００℃でなど、比較的低温で実施され得る。コバルト含有接続層の厚みは、０．１μｍ〜１μｍの厚みなど、概して、１００オングストローム（Ａ）〜４μｍである。また、コバルト含有接続層は、４μｍ〜１０μｍなど、より厚くてもよい。
【００２１】
図２Ｂは、ステップ１０２の後の構造に対応する例示の断面図である。コバルト含有接続層は２１０として示される。コバルト含有接続層２１０を堆積する前に、この方法は、コバルト含有接続層の下の自然酸化物が５Ａ未満の厚みとなり得るように、アルミニウムの場合はアルミニウム酸化物など、易酸化性最上金属相互接続層の表面上の自然酸化物をスパッタエッチ方法（プラズマプロセス）で取り除くことを含み得る。
【００２２】
ステップ１０３は、ボンドパッド上のコバルトボンドパッド表面を提供するために、コバルト含有接続層２１０をパターニングすることを含む。フォトレジスト作成パターンを用いるウェットエッチングが、存在する場合にパッシベーション層の頂部の上の過剰のコバルト含有接続層のボンドパッド端部以外の全てを取り除く一方で、ボンドパッドエリア内のコバルト含有接続層を保持することを含んで、パターニングのために用いられ得る。例示のウェットコバルトエッチングには、リン酸及び硝酸、又は関連する酸性混合物が含まれる。
【００２３】
図２Ｃは、フォトレジストなどのパターニングされるマスキング材料２５１を示すステップ１０３１として図２Ｃにおいて右に示されるステップ１０３のマスキング部分の後の構造に対応する例示の断面図である。図２Ｄは、ここではパターニングされる層であるコバルト含有接続層２１０を示す、ステップ１０３２として図２Ｄにおいて右に示されるステップ１０３のコバルトエッチ部分の後の構造に対応する例示の断面図である。図２Ｅは、ステップ１０３３として図２Ｅにおいて右に示されるステップ１０３のコバルトエッチ部分の後のマスキング材料２５１をはがした後の構造に対応する例示の断面図である。
【００２４】
ステップ１０４は、コバルトボンドパッド表面上にはんだ材料を形成することを含む。本明細書において用いられるように、「はんだ材料」とは、４５０℃を下回る融点を有する金属ワークピースを共に接合するために用いられる可溶性金属合金を指す。ステップ１０４は、従来のフラックス＋ステンシル＋プレース＋はんだプロセスなどの従来のはんだ付けプロセスを含み得る。はんだ材料は、コバルトボンドパッド表面の直接上に形成され得る。例示のはんだ材料には概して、Ｓｎ及びＡｇが含まれ、概して、はんだバンプ又はボールの形式である。例示の特定のはんだ組成は全て、Ｓｎ９６．５Ａｇ３Ｃｕ０．５、Ｓｎ６３Ｐｂ３７、及びＳｎＰｂ（３５．６）Ａｇ（２）Ｓｂ（０．４）を含むコバルト含有接続層に対する良好な接着及び低抵抗コンタクトを提供するためにうまく適していることが分っている。図２Ｆは、ステップ１０４として図２Ｆにおいて右に示されるコバルトボンドパッド表面上のはんだボール２５７として示されるはんだ材料の直接的な形成後の構造に対応する例示の断面図である。
【００２５】
図３は、例示の一実施例に従った、易酸化性最上金属相互接続層の金属ボンドパッドエリアの直接上に、及び任意選択で更に、トレンチの誘電体側壁直接上に、コバルト含有接続層２１０を有する例示のボンドパッドを含むＩＣデバイス３００の断面図である。金属スタックは、熱成長されたシリコン酸化物層などの別の誘電体層１１６上にあるプレメタル誘電体（ＰＭＤ）１１５と称され得る頂部半導体表面の上の誘電体層上に、それぞれ、ＩＬＤ１、ＩＬＤ２、及びＩＬＤ３内にダマシン法により形成される、Ｍ１、Ｍ２、及びＭ３として示される金属相互接続３つの層を含んで示されている。Ｍ４として示される最も上の第４の金属相互接続層はＲＤＬとして機能し、これは、金属ボンドパッドエリア１４１及び金属ボンドパッドエリア１４２として図示するようなボンドパッド金属を提供する。１３３として示される誘電体層が、ＩＬＤ３上にあり、シリコン窒化物などを含み、エッチストップを提供する。
【００２６】
プラグ１２１がＭ３をＭ２に結合し、プラグ１２２がＭ２をＭ１に結合し、プラグ１２３がＭ１を、拡散（ｎ＋又はｐ＋など）として示されるノード１０９ａに、及びゲート電極ノード（図示しない回路要素）として示される１０９ｂに結合するよう示され、１０９ｂは、一実施例におけるシリコン含有表面など、基板１０８の半導体表面上のゲート誘電体１１１上の金属酸化物半導体（ＭＯＳ）ゲート１１２に接している。プラグ１２１、１２２、１２３、及び１２４はすべて、タングステン、又はその他の適切な導電性プラグ材料を含み得る。
【００２７】
Ｍ４は、ＩＬＤ４内に形成されて示されるアルミニウムなど、易酸化性の金属材料を含む。示される障壁層１２７は、アルミニウムであるＭ４には必要ないが、Ｔａ、ＴａＮ、Ｔｉ、又はＴｉＮを含む障壁層１２７など、銅を含むＭ４のために含まれ得る。金属ボンドパッドエリア１４１及び１４２が、プラグ１２４により誘電体層１３３及びＩＬＤ３を介してＭ３に、及び、金属ボンドパッドエリア１４１からノード１０９ｂまでなど、Ｍ３から半導体表面上の特徴まで結合されて示されている。
【００２８】
ＩＣデバイス３００は、少なくとも一つの誘電体パッシベーション層を含み、これは、金属ボンドパッドエリア１４１及び１４２の上のトレンチを画定し、図３に示すパッシベーションは、エッチストップ層１４５（シリコン窒化物など）上の第２の誘電体層１４６（シリコン酸化物又はシリコンオキシナイトライドなど）上の第１の誘電体層１４７（シリコン窒化物又はシリコンオキシナイトライドなど）である。コバルト含有接続層２１０が、トレンチの誘電体側壁直接的に接し、従来の介在障壁層（屈折金属含有障壁層など）がないように、金属ボンドパッドエリア１４１及び１４２の頂部表面に直接的に接続される。はんだボール２５７が、コバルト含有接続層２１０により提供されるコバルトボンドパッド表面の直接上に示されている。例示の実施例は、コバルト含有接続層が、シリコン酸化物及びシリコン窒化物などの誘電体層への強い接着を提供することを認識しており、これにより、コバルト含有接続層の直接接続、及びそのため、従来の金属により必要とされるような、誘電体層（シリコン酸化物及びシリコン窒化物など）への適切な接着のために必要とされる従来の障壁層処理をなくすことが可能となる。
【００２９】
任意選択で、別の導電性材料の層が、コバルト含有接続層上に置かれ得る。最上金属相互接続層の金属ボンドパッドエリアの直接上の開示されるコバルトボンドパッド表面を有するＩＣデバイスは、概して、バイレイヤーＵＢＭ及び電気めっきされたＲＤＬの必要性をなくすことなどによって、ＢＥＯＬ（back end of the line）処理コスト及びサイクル時間を低減する。比較的薄いコバルト接続層（これは、１μｍ未満の厚みであり得る）を用いる能力のため、はんだ材料（はんだボールなど）は、ボンドパッドの直接上に配置され得る。コバルト含有接続層の厚みが低減されるため、コバルト含有接続層にボンドパッド上のはんだを加えたスタックの高さが低減され、これは、高さ制限のある用途に有益である。
【００３０】
開示される実施例は、種々の異なる半導体ＩＣデバイス及び関連製品を形成するために種々のアッセンブリフローに統合され得る。アッセンブリは、単一の半導体ダイ、又は複数のスタックされた半導体ダイを含むＰｏＰ（パッケージオンパッケージ）構成などの複数の半導体ダイを含み得る。種々のパッケージ基板が用いられ得る。半導体ダイは、障壁層、誘電体層、デバイス構造、能動要素、及び、ソース領域、ドレイン領域、ビット線、ベース、エミッタ、コレクタ、導電性ライン、及び導電性ビアなどの受動要素を含む、その中の種々の要素を含み得る及び／又はその上の層を含み得る。また、半導体ダイは、バイポーラ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ＣＭＯＳ、ＢｉＣＭＯＳ、及びＭＥＭSを含む、種々のプロセスから形成され得る。
【００３１】
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。例えば、Ｃｏに対するＰｔなどの、或る遷移金属又は金属合金が、はんだ付けプロセス条件から誘電体層（酸化物又は窒化物など）を形成せずに良好なはんだ接着を提供する場合、そのような遷移金属又は金属合金で置換することが可能であり得る。
【図１】
2018511180.tif 000003
【図２Ａ】
2018511180.tif 000004
【図２Ｂ】
2018511180.tif 000005
【図２Ｃ】
2018511180.tif 000006
【図２Ｄ】
2018511180.tif 000007
【図２Ｅ】
2018511180.tif 000008
【図２Ｆ】
2018511180.tif 000009
【図３】
2018511180.tif 000010
【国際調査報告】
2018511180.tif 000011