(57)【要約】  マルチブロック半導体デバイスは、互いに異なる電力様式で動作する第１のブロックと第２のブロックとを含む。シールリングは、ダイの周囲にあり、第１のブロックおよび第２のブロックを密封する。ダイは、基板と絶縁層とを有し、シールリングは、絶縁層上にある。シールリングは、第１のブロックのための電力バスとして機能するが、第２のブロックのための電力バスとしては機能しない。シールリングおよび第１のブロックは、第１の接地ノードに電気的に結合され、第１の接地ノードは、マルチブロック半導体デバイス内の他の接地ノードからダイレベルにおいて電気的に絶縁される。いくつかの実施形態では、第２のブロックは、ダイの中央領域内に位置し、複数の金属線がシールリングを第１のブロックに電気的に接続し、金属線は、半導体ダイの周囲の大部分の周りに均等に間隔をおいて配置される。
2018521513.tif 000002
【特許請求の範囲】
【請求項１】
マルチブロック半導体デバイスであって、
第１のブロックと第２のブロックとを有する半導体ダイであって、前記第１のブロックおよび前記第２のブロックが互いに異なる電力様式で動作し、前記ダイが、
基板と、
絶縁層と
を備える、半導体ダイと、
前記絶縁層上のシールリングであって、前記シールリングが、前記ダイの周囲にあり、前記第１のブロックおよび前記第２のブロックを密封し、前記シールリングが、前記第１のブロックのための電力バスとして機能するが、前記第２のブロックのための電力バスとしては機能しない、シールリングと
を備え、
前記シールリングおよび前記第１のブロックが、第１の接地ノードに電気的に結合され、前記第１の接地ノードが、前記マルチブロック半導体デバイス内の他の接地ノードからダイレベルにおいて電気的に絶縁される、マルチブロック半導体デバイス。
【請求項２】
前記第１の接地ノードおよび前記マルチブロック半導体デバイス内の前記他の接地ノードが、モジュールレベルにおいて共通の接地を共有する、請求項１に記載のデバイス。
【請求項３】
前記シールリングが１つまたは複数の金属層のスタックを備える、請求項１に記載のデバイス。
【請求項４】
前記シールリングが前記金属層間にビアを備える、請求項３に記載のデバイス。
【請求項５】
前記シールリングが１０ミクロン以上の断面幅を有する、請求項１に記載のデバイス。
【請求項６】
前記シールリングが、前記第１のブロックに静電気放電からの保護を提供するように構成される、請求項１に記載のデバイス。
【請求項７】
前記第１のブロックが無線周波数回路を備える、請求項１に記載のデバイス。
【請求項８】
前記シールリングを前記第１のブロックに電気的に接続する複数の金属線をさらに備え、前記複数の金属線が、前記半導体ダイの周囲の大部分の周りに均等に間隔をおいて配置される、請求項１に記載のデバイス。
【請求項９】
前記半導体ダイの周囲に金属接触パッドをさらに備え、前記複数の金属線が前記金属接触パッド間に散在する、請求項８に記載のデバイス。
【請求項１０】
前記第２のブロックが前記ダイの中央領域内に位置する、請求項８に記載のデバイス。
【請求項１１】
前記半導体ダイがフリップチップパッケージの中にパッケージングされる、請求項１０に記載のデバイス。
【請求項１２】
マルチブロック半導体デバイスであって、
第１のブロックと第２のブロックとを有する半導体ダイであって、前記第１のブロックおよび前記第２のブロックが互いに異なる電力様式で動作し、前記第２のブロックが前記ダイの中央領域内に位置し、前記ダイが、
基板と、
絶縁層と
を備える、半導体ダイと、
前記第１のブロックおよび前記第２のブロックを密封する、前記ダイの周囲のシールリングであって、前記シールリングが前記絶縁層上にあり、前記シールリングが、前記第１のブロックのための電力バスとして機能するが、前記第２のブロックのための電力バスとしては機能しない、シールリングと、
前記シールリングを前記第１のブロックに電気的に接続する複数の金属線であって、前記複数の金属線が、前記半導体ダイの周囲の大部分の周りに均等に間隔をおいて配置される、複数の金属線と
を備え、
前記シールリングおよび前記第１のブロックが、第１の接地ノードに電気的に結合され、前記第１の接地ノードが、前記マルチブロック半導体デバイス内の他の接地ノードからダイレベルにおいて電気的に絶縁される、マルチブロック半導体デバイス。
【請求項１３】
前記第１の接地ノードおよび前記マルチブロック半導体デバイス内の前記他の接地ノードが、モジュールレベルにおいて共通の接地を共有する、請求項１２に記載のデバイス。
【請求項１４】
前記第１のブロックが無線周波数回路を備える、請求項１２に記載のデバイス。
【請求項１５】
前記半導体ダイの周囲に金属接触パッドをさらに備え、前記複数の金属線が前記金属接触パッド間に散在する、請求項１２に記載のデバイス。
【請求項１６】
前記半導体ダイがフリップチップパッケージの中にパッケージングされる、請求項１２に記載のデバイス。
【請求項１７】
前記第１のブロックが前記第２のブロックを少なくとも部分的に取り囲む、請求項１２に記載のデバイス。
【請求項１８】
前記半導体ダイの周囲に金属接触パッドをさらに備え、前記複数の金属線が前記金属接触パッド間に散在する、請求項１７に記載のデバイス。
【請求項１９】
前記半導体ダイがフリップチップパッケージの中にパッケージングされる、請求項１７に記載のデバイス。
【請求項２０】
前記第１のブロックが無線周波数回路を備える、請求項１９に記載のデバイス。
【発明の詳細な説明】
【背景技術】
【０００１】
同じダイ上にアナログブロックまたはデジタルブロックを含む無線周波数（ＲＦ）デバイスは、ダイ上の共通接地接続を介して別個のブロック間のクロストークを被る場合がある。ＲＦデバイスからのクロストークは、敏感なアナログ回路およびデジタル回路がＲＦと同じダイ上に位置するときに、それらの回路にとって特に問題となる場合があるが、これはＲＦセクションが比較的高い周波数で比較的高い電力信号を処理するためである。信号の周波数が高いことにより、それらの信号が無効な寄生経路をより容易に通過することができ、他のブロックにおける信号を中断させる。
【０００２】
応力除去を提供し、電気的構成要素を環境的損傷から保護する封止を提供するために、シールリングが当該技術分野において知られている。シールリングは、集積回路設計における周知の現象であるクロストークの問題に対処するためにも使用されている。たとえば、当該技術分野におけるいくつかのシールリングは、集積回路チップ上のデジタル回路とＲＦ回路との間のノイズ結合を低減するために、不連続であるように構成されている。他の例では、シールリングは、ノイズ信号を接地に逃がすために接地電位に結合され、そこで回路構成要素がシールリングに結合される。クロストークの影響を制限するさらなる手法は、別個のブロック間の物理的距離を増加させるために、レイアウトのサイズを増加させること、または回路ブロックを再配置することを含む。
【発明の概要】
【課題を解決するための手段】
【０００３】
マルチブロック半導体デバイスは、互いに異なる電力様式（ｐｏｗｅｒ  ｒｅｇｉｍｅ）で動作する第１のブロックと第２のブロックとを含む。シールリングは、ダイの周囲にあり、第１のブロックおよび第２のブロックを密封する。ダイは、基板と絶縁層とを有し、シールリングは、絶縁層上にある。シールリングは、第１のブロックのための電力バスとして機能するが、第２のブロックのための電力バスとしては機能しない。シールリングおよび第１のブロックは、第１の接地ノードに電気的に結合され、第１の接地ノードは、マルチブロック半導体デバイス内の他の接地ノードからダイレベルにおいて電気的に絶縁される。いくつかの実施形態では、第２のブロックは、ダイの中央領域内に位置し、複数の金属線がシールリングを第１のブロックに電気的に接続し、金属線は、半導体ダイの周囲の大部分の周りに均等に間隔をおいて配置される。
【図面の簡単な説明】
【０００４】
【図１Ａ】当該技術分野で周知のシールリングを有する集積回路の平面図である。
【図１Ｂ】図１Ａのシールリングの断面図である。
【図２Ａ】一実施形態における、シールリングを有するマルチブロックダイの平面図である。
【図２Ｂ】図２Ａのシールリングの断面図である。
【図３】別の実施形態における、シールリングを有するマルチブロックダイの平面図である。
【図４】半導体ダイがフリップチップパッケージの中にパッケージングされるさらなる実施形態における、シールリングを有するマルチブロックの平面図である。
【発明を実施するための形態】
【０００５】
図１Ａ〜図１Ｂは、第１の回路１１０と第２の回路１２０とを有する従来技術の集積回路１００の一例を示し、たとえば、第１の回路１１０は、アナログ回路であってもよく、第２の回路１２０は、デジタル回路であってもよい。回路１１０および１２０は、本開示ではブロックと呼ばれることもある。図１Ａは、平面図を示し、一方、図１Ｂは、断面Ａ−Ａの断面図を示す。図１Ａでは、シールリング１３０は、集積回路１００の周囲を取り囲み、回路１１０および１２０は、接地接続１４０を介してチップレベルにおいてシールリング１３０に接地される。集積回路１１０はまた、ＲＦ回路１１０への外部接続を可能にする接触金属パッド１１５と、デジタル回路１２０への外部接続を可能にする接触金属パッド１２５と、ＲＦ回路１１０とデジタル回路１２０の両方のための電源端子１５０とを含む。
【０００６】
図１Ｂは、図１Ａの断面Ａ−Ａにおけるシールリング１３０の断面図を示す。シールリング１３０は、基板１６０上に形成され、金属層１７０と、それに続く誘電体層１８０と、別の金属層１７１と、別の誘電体層１８１とを含む。シールリング金属層１７５は、誘電体層１８１上にあり、シールリング１３０のための上部金属層を形成する。金属層１７０、１７１、および１７５は、誘電体層１８０および１８１を介してビア１９０によって電気的に接続される。明確にするために、基板１６０とシールリング金属層１７５との間に２つの金属層１７０および１７１ならびに２つの誘電体層１８０および１８１のみが示されているが、第１の回路１１０および第２の回路１２０の回路層を形成するために、必要に応じて追加の層が存在し得ることに留意されたい。シールリング１３０は、集積回路１００の接地端子１４０を介して接地される。それは、基板１６０とともにシリサイドを形成するために使用される金属などの金属層１７０の下の基板１６０の表面に化学物質を導入することによって接地され得る。特定の手法では、金属層１７０は、基板１６０の表面上に形成されたパッシベーション層または誘電体層を貫通するビアの別の層を介して基板１６０に接地される。
【０００７】
図２Ａは、本開示の一実施形態におけるマルチブロック半導体デバイスの平面図を示す。集積回路２００は、本実施形態ではＲＦ回路２１０およびデジタル回路２２０として説明される２つのブロックを有する。他の実施形態では、１つのブロックがＲＦ様式において動作していてもよく、複数の他のブロックがそのＲＦ回路に関連するアナログ回路および／またはデジタル回路であってもよい。より一般的な用語では、マルチブロック半導体デバイス２００は、互いに異なる電力様式で動作する第１のブロック２１０と第２のブロック２２０とを有する。図２Ａでは、集積回路２００はまた、シールリング２３０と、接地端子２４０および２４１と、電源端子２５０および２５１と、接触金属パッド２１５および２２５と、金属線２１８とを含む。電源端子２５０は、ＲＦ回路２１０のための電力を提供し、接触金属パッド２１５は、ＲＦ回路２１０への外部接続を可能にする。電源端子２５１は、デジタル回路２２０のための電力を提供し、接触金属パッド２２５は、デジタル回路２２０への外部接続を可能にする。
【０００８】
ブロック２１０および２２０は、異なる電力様式で動作し、それぞれ各自の接地ノードを有する。接地端子２４０は、ＲＦ回路２１０のための接地ノードとして機能し、接地端子２４１は、デジタル回路２２０のための接地ノードとして機能する。シールリング２３０は、集積回路２００の周囲に延在し、デバイスのための密封および環境的保護を提供し、クラックがダイを通って広がり、デバイスを損傷するのを防ぐためのクラックストップとしても機能する。したがって、シールリング２３０は、第１のブロック２１０および第２のブロック２２０を密封する。２つの目的のために同じ構造を使用することによって、ダイ上の空間が節約される。シールリング２３０は、マルチブロックダイ２００内のＲＦ回路ブロック２１０の接地ノード２４０に接続する。シールリング２３０は、ブロック２１０をシールリング２３０に接続する金属線２１８を介して、ＲＦ回路２１０のための電力バスとしても機能する。デジタル回路２２０、およびマルチブロックダイ２００内のＲＦ回路２１０以外の任意の他のブロックは、シールリング２３０に電気的に接続されない。したがって、シールリング２３０は、第１のブロック２１０のための電力バスとして機能するが、第２のブロック２２０のための電力バスとしては機能しない。また、デジタル回路２２０は、シールリング２３０に接地されない接地ノード２４１に接地される。言い換えれば、マルチブロックダイ２００内のブロックは、チップレベルにおいて共通の接地を共有しない。シールリング２３０および第１のブロック２１０は、第１の接地ノード２４０に電気的に結合され、第１の接地ノード２４０は、マルチブロック半導体デバイス２００内の他の接地ノード（たとえば、接地ノード２４１）からダイレベルにおいて電気的に絶縁される。しかしながら、マルチブロック半導体デバイス２００内のブロックは、一般に、モジュールレベルにおいて共通の接地を共有する。したがって、ＲＦ回路２１０は、同じダイ上の他のブロックとは別個の接地を有し、ノイズ結合が低減される。
【０００９】
図２Ｂは、図２Ａの断面Ｂ−Ｂにおけるシールリング２３０の断面図を示す。半導体ダイは、基板２６０と絶縁層２６５とを含み、絶縁層２６５は、ＢＰＳＧ、ＴＥＯＳ、またはＦＯＸなどの誘電体であってもよい。シールリング２３０は、１つまたは複数の金属層のスタックを含んでもよい。たとえば、この実施形態では、シールリング２３０は、絶縁層２６５上の金属層２７０と、それに続く誘電体層２８０と、別の金属層２７１と、別の誘電体層２８１とを含む。シールリング金属層２７５は、誘電体層２８１上にあり、シールリング２３０のための上部金属層を形成する。シールリング２３０はまた、金属層間に１つまたは複数のビアを含んでもよい。たとえば、図２Ｂでは、金属層２７０、２７１、および２７５は、誘電体層２８０および２８１を介してビア２９０によって電気的に接続される。明確にするために、絶縁層２６５とシールリング金属層２７５との間に２つの金属層２７０および２７１ならびに２つの誘電体層２８０および２８１のみが示されているが、ＲＦ回路２１０およびデジタル回路２２０の回路層を形成するために、必要に応じて追加の層が存在し得ることに留意されたい。たとえば、シールリング２３０は、ダイ２００を形成するために使用されるプロセスにおいて、すべての金属層およびビアのスタックであり得る。シールリングスタックはまた、デバイスのための滑らかな封止を作成するために、上部金属層２７５上に窒化ケイ素の層を含むことができる。いくつかの実施形態では、窒化ケイ素は、任意の他のパッシベーション層に置き換えられ得る。
【００１０】
金属層２７０、２７１、および２７５は一般に、接地ノード２４０などの外部端子に接触するように設けられ得るので、シールリング２３０は、集積回路２００の接地端子２４０を介し、かつ金属層２７０、２７１、および２７５を介して接地される。シールリング２３０は、絶縁層２６５によって基板２６０から分離されるので、ＲＦ回路２１０から基板２６０を通るノイズの伝達が低減される。
【００１１】
シールリング２３０は、静電気放電（ＥＳＤ）電流を経路選択するためにも使用され得る。シールリングは、ＥＳＤ電流が１つのダイピンから別のダイピンに流れるようにチップの周りに経路を設けることによって、第１のブロックに静電気放電からの保護を提供するように構成されてもよい。接地端子２４０および２４１などの別個の接地を使用することの１つの潜在的な欠点は、ダイがモジュール内に配置される前に、デバイスがＥＳＤ事象に対してより敏感になる可能性があることである。しかしながら、ダイがモジュール内に配置された後、シールリング２３０は、ＥＳＤ保護を提供するために使用され得る。
【００１２】
上述したように、シールリング２３０は、金属線２１８を介してブロック２１０のための電力バスとしても機能する。図２Ａの実施形態では、金属線２１８は、ＲＦ回路２１０を取り囲むダイ２００の部分の周りに間隔をおいて配置される。ＲＦ回路２１０がダイ２００のより大きい領域にまたがるように構成され得る他の実施形態では、金属線２１８は、配電を改善するために、ＲＦ回路２１０のより大きいスパンの周りに間隔をおいて配置されてもよい。シールリング２３０の断面幅２３２は、シールリングの導電性を高め、それにより電力バスとして機能する能力を改善するために、当該技術分野で知られている従来のシールリングよりも広くすることができる。シールリング２３０の増加した幅２３２は、気密封止の基礎として機能する能力を制限せず、クラックストップとして機能する能力を改善する。シールリング２３０が電力バスとして機能するために必要な幅２３２は、用途に依存する。シールリング２３０がＲＦブロックのための電力バスとして機能するときなどの高周波数、高電力用途の場合、シールリング「バス」は、１０ミクロン以上、たとえば１６ミクロン以上、または、シールリング接点間に有意な無線周波数電圧の電位差を生じさせないように十分に低いインダクタンスを提供する任意の幅の幅２３２を有することができる。
【００１３】
図３は、第１の回路３１０と第２の回路３２０とを有する半導体ダイ３００の別の実施形態を示し、第２の回路３２０は、中央に位置する。ダイ３００は、上記で図２Ｂの層２６０および層２６５について説明したように、基板と絶縁層とを含む。第１の回路３１０は、ＲＦ回路であってもよく、一方、第２の回路３２０は、たとえば、アナログ回路またはデジタル回路であってもよい。第２の回路３２０は、ダイのほぼ中央領域に位置し、一方、ＲＦ回路３１０は、第２の回路３２０の周囲の少なくとも一部の周りに位置する。より一般的な用語では、半導体デバイス３００は、第１のブロック３１０と第２のブロック３２０とを有し、第１のブロック３１０および第２のブロック３２０は、互いに異なる電力様式で動作する。図３の実施形態では、第２のブロック３２０は、ダイ３００の中央領域内に位置する。第１のブロック３１０は、この実施形態では、第１のブロック３１０が第２のブロック３２０の少なくとも２つの側面にまたがるように、第２のブロック３２０を少なくとも部分的に取り囲む。図３では、第１の回路３１０は、第２の回路３２０の３つのエッジの周りにＵ字型を形成する。他の実施形態では、中心に位置する第２の回路は、２つの連続するエッジもしくは２つの対向するエッジにまたがるかまたは第２の回路の全周囲を取り囲む第１の回路を有してもよい。
【００１４】
シールリング３３０は、ダイ３００の周囲に位置し、第１のブロック３１０および第２のブロック３２０を密封する。シールリング３３０は、図２Ｂに関連して上記で説明したように、ダイ３００の絶縁層上にある。ダイ３００は、ＲＦ回路３１０に電力を供給する電源端子３５０も含む。ＲＦ回路３１０は、接地ノード３４０を介して接地され、一方、第２の回路３２０は、別個の接地ノード３４１を有する。シールリング３３０および第１のブロック３１０は、第１の接地ノード３４０に電気的に結合され、第１の接地ノード３４０は、マルチブロック半導体デバイス３００内の他の接地ノード（たとえば、接地ノード３４１）からダイレベルにおいて電気的に絶縁される。いくつかの実施形態では、第１の接地ノード３４０およびマルチブロック半導体デバイス３００内の他の接地ノードは、モジュールレベルにおいて共通の接地を共有する。
【００１５】
図３の実施形態では、シールリング３３０は、半導体ダイの周囲の大部分の周りに均等に間隔をおいて配置された金属線３１８を介してＲＦ回路３１０に電気的に接続する。したがって、シールリング３３０は、第１のブロック３１０のための電力バスとして機能するが、第２のブロック３２０のための電力バスとしては機能しない。また、この実施形態には、半導体ダイ３００の周囲の金属接触パッド３１５も示され、金属線３１８は、接触金属パッド３１５間に散在する。シールリングの接触金属線３１８をＲＦ接触パッド３１５と互いに組み合わせるこの手法は、よりコンパクトなレイアウトに役立ち、また、ＲＦ回路３１０に電力を均等に分配するのに役立つ。
【００１６】
図４は、フリップチップパッケージ手法を使用するさらに別の実施形態を示す。図４では、集積回路４００は、図３の実施形態と同様に、第２の回路４２０の周りに少なくとも部分的に配置されたＲＦ回路４１０を有し、第２の回路４２０は、ダイのほぼ中央に位置する。第２の回路４２０は、たとえば、アナログ回路またはデジタル回路であってもよい。第２の回路４２０は、第２の回路４２０の真上に位置するフリップチップバンプ接触金属４２５に接続され得る。ＲＦ回路４１０は、同様に、ＲＦ回路４１０の真上のフリップチップバンプ接触金属４１５に接続され得る。ＲＦ回路４１０をシールリング４３０に接続する複数の金属線４１８がＲＦ回路４１０の周囲に間隔をおいて配置される。したがって、シールリング４３０は、ＲＦ回路４１０のための電力バスとして機能するが、第２の回路４２０のための電力バスとしては機能しない。
【００１７】
さらなる実施形態では、アナログ回路およびデジタル回路は、たとえば、ダイのシールリング内にあり、シールリングに接続されていないがダイの中央ではない、ダイ上の他の場所に配置されてもよい。そのような実施形態では、ＲＦ回路は、シールリングがＲＦブロックのための電力バスとして機能するが、他のブロックのための電力バスとしては機能しないように、依然としてダイのシールリングに接続する。
【００１８】
本開示のシールリングの実施形態は、単一のチップ上に２つ以上の所望の電力様式を組み込む任意の設計に使用され得る。しかしながら、その実施形態は、これらの異なる様式における別個の接地間で非常に高い隔離が望まれるときに、最も利益を提供する。ダイ上の変圧器またはバランを使用する任意の設計が、この定義に該当する。特定の例では、電源アダプタの変圧器デバイス、または電源アダプタのＡＣ−ＤＣコンバータが、本発明から利益を得るであろう。
【００１９】
本明細書は、本発明の特定の実施形態に関して詳細に説明されているが、当業者が上記の理解を達成すると、これらの実施形態の代替物、変形物、および均等物を容易に想到することができることは理解されるであろう。本発明に対するこれらおよび他の変更または変形は、本発明の範囲から逸脱することなく、当業者によって実施されてもよい。さらに、当業者は、前述の説明が単なる例であり、本発明を限定するものではないことを理解するであろう。したがって、本主題がそのような変更および変形を包含することが意図される。
【符号の説明】
【００２０】
２００  集積回路、マルチブロック半導体デバイス、マルチブロックダイ、ダイ
２１０  ＲＦ回路、第１のブロック、ブロック
２１５  接触金属パッド
２１８  金属線
２２０  デジタル回路、第２のブロック、ブロック
２２５  接触金属パッド
２３０  シールリング
２３２  断面幅、幅
２４０  接地端子、接地ノード
２４１  接地端子、接地ノード
２５０  電源端子
２５１  電源端子
２６０  基板、層
２６５  絶縁層、層
２７０  金属層
２７１  金属層
２７５  シールリング金属層、金属層、上部金属層
２８０  誘電体層
２８１  誘電体層
２９０  ビア
３００  半導体ダイ、ダイ、半導体デバイス、マルチブロック半導体デバイス
３１０  第１の回路、ＲＦ回路、第１のブロック、
３１５  金属接触パッド、接触金属パッド、ＲＦ接触パッド
３１８  金属線、接触金属線
３２０  第２の回路、第２のブロック
３３０  シールリング
３４０  接地ノード、第１の接地ノード
３４１  接地ノード
３５０  電源端子
４００  集積回路
４１０  ＲＦ回路
４１５  フリップチップバンプ接触金属
４１８  金属線
４２０  第２の回路
４２５  フリップチップバンプ接触金属
４３０  シールリング
【図１Ａ】
2018521513.tif 000003
【図１Ｂ】
2018521513.tif 000004
【図２Ａ】
2018521513.tif 000005
【図２Ｂ】
2018521513.tif 000006
【図３】
2018521513.tif 000007
【図４】
2018521513.tif 000008
【手続補正書】
【提出日】平成30年1月25日(2018.1.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マルチブロック半導体デバイスであって、
第１のブロックと第２のブロックとを有する半導体ダイであって、前記第１のブロックおよび前記第２のブロックが互いに異なる電力様式で動作し、前記ダイが、
基板と、
絶縁層と
を備える、半導体ダイと、
前記絶縁層上のシールリングであって、前記シールリングが、前記ダイの周囲にあり、前記第１のブロックおよび前記第２のブロックを密封し、前記シールリングが、前記第１のブロックのための電力バスとして機能するが、前記第２のブロックのための電力バスとしては機能しない、シールリングと
を備え、
前記シールリングおよび前記第１のブロックが、第１の接地ノードに電気的に結合され、前記第１の接地ノードが、前記マルチブロック半導体デバイス内の他の接地ノードからダイレベルにおいて電気的に絶縁され、
さらに、前記第２のブロックが前記ダイの中央領域内に位置し、前記第１のブロックが、前記第２のブロックの周りにＵ字型を形成することによって前記第２のブロックを少なくとも部分的に取り囲み、前記第１のブロックが前記シールリングと前記第２のブロックの少なくとも２つの側面との間に配置される、
マルチブロック半導体デバイス。
【請求項２】
前記第１の接地ノードおよび前記マルチブロック半導体デバイス内の前記他の接地ノードが、モジュールレベルにおいて共通の接地を共有する、請求項１に記載のデバイス。
【請求項３】
前記シールリングが１つまたは複数の金属層のスタックを備える、請求項１に記載のデバイス。
【請求項４】
前記シールリングが前記金属層間にビアを備える、請求項３に記載のデバイス。
【請求項５】
前記シールリングが１０ミクロン以上の断面幅を有する、請求項１に記載のデバイス。
【請求項６】
前記第１のブロックが無線周波数回路を備える、請求項１に記載のデバイス。
【請求項７】
前記半導体ダイの周囲に金属接触パッドをさらに備え、複数の金属線が前記金属接触パッド間に散在する、請求項１に記載のデバイス。
【請求項８】
前記半導体ダイがフリップチップパッケージの中にパッケージングされる、請求項１に記載のデバイス。
【請求項９】
マルチブロック半導体デバイスであって、
第１のブロックと第２のブロックとを有する半導体ダイであって、前記第１のブロックおよび前記第２のブロックが互いに異なる電力様式で動作し、前記第２のブロックが前記ダイの中央領域内に位置し、前記ダイが、
基板と、
絶縁層と
を備える、半導体ダイと、
前記第１のブロックおよび前記第２のブロックを密封する、前記ダイの周囲のシールリングであって、前記シールリングが前記絶縁層上にあり、前記シールリングが、前記第１のブロックのための電力バスとして機能するが、前記第２のブロックのための電力バスとしては機能しない、シールリングと、
前記シールリングを前記第１のブロックに電気的に接続する複数の金属線であって、前記複数の金属線が、前記半導体ダイの周囲の大部分の周りに均等に間隔をおいて配置される、複数の金属線と
を備え、
前記シールリングおよび前記第１のブロックが、第１の接地ノードに電気的に結合され、前記第１の接地ノードが、前記マルチブロック半導体デバイス内の他の接地ノードからダイレベルにおいて電気的に絶縁され、
さらに、前記第１のブロックが、前記第２のブロックの周りにＵ字型を形成することによって前記第２のブロックを少なくとも部分的に取り囲み、前記第１のブロックが前記シールリングと前記第２のブロックの少なくとも２つの側面との間に配置される、
マルチブロック半導体デバイス。
【請求項１０】
前記第１の接地ノードおよび前記マルチブロック半導体デバイス内の前記他の接地ノードが、モジュールレベルにおいて共通の接地を共有する、請求項９に記載のデバイス。
【請求項１１】
前記第１のブロックが無線周波数回路を備える、請求項９に記載のデバイス。
【請求項１２】
前記半導体ダイの周囲に金属接触パッドをさらに備え、前記複数の金属線が前記金属接触パッド間に散在する、請求項９に記載のデバイス。
【請求項１３】
前記半導体ダイがフリップチップパッケージの中にパッケージングされる、請求項９に記載のデバイス。
【国際調査報告】
2018521513.tif 000009
2018521513.tif 000010
2018521513.tif 000011