(57)【要約】  本発明の主題は、ノイズ整形を伴うデジタル符号を計算するためのモジュール（１１）によって生成される制御符号（ｃｍｄ）によって制御される電流ポンプ（１２）を備えたアナログ信号発生装置（１０）である。計算モジュール（１１）は、発生させるべきアナログ信号を表すデジタル信号（Ｉｎ）を入力として受け取り、少なくとも１つの量子化器と、量子化誤差補償段（１１５）とを備える。電流ポンプ（１２）は、少なくとも１つの電流発生器（５１）の２つの群（Ｇ１、Ｇ２）と、少なくとも１つのスイッチ手段（５２）の２つの群（ｃ１、Ｃ２）とを備え、前記スイッチ手段は、制御信号により制御されて、電流発生器と、主として容量性の入力インピーダンスを呈しスイッチ手段の前記２つの群の間に直列に接続される差動増幅器（５５）の入力との間に、電流を流れさせる。
2018533302.tif 000002
【特許請求の範囲】
【請求項１】
ノイズ整形を伴うデジタル符号を計算するためのモジュール（１１）によって生成されるデジタル制御符号（ｃｍｄ）によって制御される電流ポンプ（１２）を備えたアナログ信号発生装置（１０）であって、ノイズ整形を伴う前記デジタル符号を計算するための前記モジュール（１１）は、少なくとも１つの量子化器を備えて、発生させるべきアナログ信号を表すデジタル信号（Ｉｎ）を入力として受け取り、
前記装置（１０）は、ノイズ整形を伴う前記デジタル符号を計算するための前記モジュール（１１）が量子化誤差補償段（１１５）を備えることと、
前記電流ポンプ（１２）が、
−  少なくとも１つの電流発生器（５１）の第１および第２の群（Ｇ１、Ｇ２）であって、前記第１の群（Ｇ１）の各発生器（５１）は前記第２の群（Ｇ２）の発生器（５１）に相補的であり、２つの相補的な発生器（５１）は反対の振幅の電流を供給する、少なくとも１つの電流発生器（５１）の第１および第２の群（Ｇ１、Ｇ２）と、
−  主として容量性の入力インピーダンスを呈する差動増幅器（５５）と、
−  少なくとも１つのスイッチ手段（５２）の第１および第２の群（Ｃ１、Ｃ２）であって、スイッチ手段（５２）の前記第１の群（Ｃ１）は、少なくとも１つの電流発生器の前記第１の群（Ｇ１）の各発生器（５１）によって供給される前記電流を、前記差動増幅器（５５）の第１の入力（ｅ１）に向かって、または第２の入力（ｅ２）に向かって、独立して方向づけ、スイッチ手段（５２）の前記第２の群は、前記差動増幅器（５５）の前記第１の入力（ｅ１）から、または前記第２の入力（ｅ２）から生じる前記電流を、少なくとも１つの電流発生器の前記第２の群（Ｇ２）の各発生器（５１）に向かって、独立して方向づけ、前記差動増幅器（５５）の前記入力は、スイッチ手段（５２）の前記２つの群（Ｃ１、Ｃ２）の間に直列に接続される、少なくとも１つのスイッチ手段（５２）の第１および第２の群（Ｃ１、Ｃ２）と、
を備え、
−  スイッチ手段（５２）の前記第１の群（Ｃ１）は前記デジタル制御符号（ｃｍｄ）によって制御され、スイッチ手段（５２）の前記第２の群（Ｃ２）は前記デジタル制御符号（ｃｍｄ）の相補的な符号
【数１】
2018533302.tif 000005
によって制御されることと、
を特徴とする、アナログ信号発生装置（１０）。
【請求項２】
前記電流ポンプ（１２）は、前記差動増幅器（５５）の前記入力（ｅ１、ｅ２）の１つに対して電圧の平均振幅を調整するように構成された調整モジュール（５４）を備え、前記調整モジュール（５４）は、所定の振幅の基準電圧と同様に、前記差動増幅器（５５）の前記入力における前記電圧の前記振幅を表す信号を入力として受け取り、電流発生器（５１）の前記２つの群（Ｇ１、Ｇ２）のうちの１つの各発生器（５１）の方向に制御信号を出力として供給し、前記制御信号は、前記相補的な発生器（５１）によって供給される前記電流の前記振幅間で起こり得る不均衡を補償するように、前記発生器の前記出力電流の前記振幅を修正するように構成される、請求項１に記載のアナログ信号発生装置（１０）。
【請求項３】
前記装置（１０）は、ノイズ整形を伴う前記デジタル符号を計算するための前記モジュール（１１）と前記電流ポンプ（１２）との間に接続された予歪モジュール（１３）を備え、前記予歪モジュール（１３）は、予歪を作成して前記差動増幅器（５５）の非線形性を補償するように前記デジタル符号を修正するように構成される、請求項１または２に記載のアナログ信号発生装置（１０）。
【請求項４】
前記装置（１０）は、少なくとも２つの電流発生器（５１）の２つの群（Ｇ１、Ｇ２）および少なくとも２つのスイッチ手段（５２）の２つの群（Ｃ１、Ｃ２）を備える、請求項１〜３のいずれか一項に記載のアナログ信号発生装置（１０）。
【請求項５】
前記装置（１０）は、全く同一の集積回路上に集積される、請求項１〜４のいずれか一項に記載のアナログ信号発生装置（１０）。
【請求項６】
デルタ変調器における、請求項１〜５のいずれか一項に記載のアナログ信号発生装置（１０）の使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号発生の分野に関する。本発明は、より詳細にはアナログ信号発生装置およびその関連使用に関する。
【０００２】
本発明による装置の特定用途は、ソフトウェア無線との関連における、より具体的には第５世代携帯電話通信規格（５Ｇ）のための、アナログ信号の送出に関する。
【０００３】
一般的な方式では、信号発生装置は、レーダ信号の発生、ジャム信号の発生、遠距離通信信号の発生、インタリーブ信号の発生などの、デジタル符号に基づいたアナログ信号の発生を実施する任意の分野にその用途を見いだすことができる。
【背景技術】
【０００４】
従来、無線信号は、デジタル領域内のベースバンドで発生し、アナログ領域に変換され、それからキャリア信号を乗じることによって無線周波数に引き上げられて増幅器に導かれた。この方法の欠点は、それが周波数引き上げ部をアナログ領域に一体化し、一度アナログに変換された信号がその後別のアナログ信号と混合されるので、したがって増幅器の非線形性をデジタル領域で補償することができないことである。この方法を用いて、ベースバンド誤差だけを補償することができる。そのうえ、この方法は、幾分柔軟性がなく再構成可能でない。
【０００５】
別の方法は、ダイレクトデジタル合成（ＤＤＳ）によってデジタル領域で周波数を引き上げるものである。周波数引き上げ動作は、動作周波数の倍数であるキャリア周波数を実施し、それにより、発生させることが可能なキャリア周波数の範囲を限定するので、この第２の方法もまた、柔軟性を欠いている。
【０００６】
具体的には仏国特許出願第１３  ０１１４２号明細書から、アナログ信号を発生させるためのシステムが同様に知られている。しかしながら、このシステムは、０次積分を使用し、したがって作り出される誤差は、１次積分に対してかなり大きい。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】仏国特許出願第１３  ０１１４２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、具体的には、障害を限定し、かつエネルギーをほとんど消費せずに、デジタル符号化に基づいて任意のアナログ信号を発生させることを可能にする、再構成可能な解決策を提案することによって、従来技術の欠点のすべてまたは一部を補正することである。
【課題を解決するための手段】
【０００９】
この目的で、本発明の主題は、ノイズ整形を伴うデジタル符号を計算するためのモジュールによって生成されるデジタル制御符号によって制御される電流ポンプを備えたアナログ信号発生装置であり、ノイズ整形を伴うデジタル符号を計算するための前記モジュールは、少なくとも１つの量子化器を備えて、発生させるべきアナログ信号を表すデジタル信号をモジュールの入力において受け取り、
ノイズ整形を伴うデジタル符号を計算するための前記モジュールは、量子化誤差補償段を備え、
前記電流ポンプは、
−  少なくとも１つの電流発生器の第１および第２の群であって、第１の群の各発生器は第２の群の発生器に相補的であり、２つの相補的な発生器は反対の振幅の電流を供給する、少なくとも１つの電流発生器の第１および第２の群と、
−  主として容量性の入力インピーダンスを呈する差動増幅器と、
−  少なくとも１つのスイッチ手段の第１および第２の群であって、スイッチ手段の第１の群は、少なくとも１つの電流発生器の第１の群の各発生器によって供給される電流を、差動増幅器の第１の入力に向かって、または第２の入力に向かって、独立して方向づけ、スイッチ手段の第２の群は、差動増幅器の第１の入力から、または第２の入力から生じる電流を、少なくとも１つの電流発生器の第２の群の各発生器に向かって、独立して方向づけ、前記差動増幅器の入力は、スイッチ手段の２つの群の間に直列に接続される、少なくとも１つのスイッチ手段の第１および第２の群と、
を備え、
−  スイッチ手段の第１の群はデジタル制御符号によって制御され、スイッチ手段の第２の群は前記デジタル制御符号の相補的な符号によって制御される。
【００１０】
一実施形態によれば、電流ポンプは、差動増幅器の入力の１つに対して電圧の平均振幅を調整するように構成された調整モジュールを備え、前記調整モジュールは、所定の振幅の基準電圧と同様に、差動増幅器の前記入力における電圧の振幅を表す信号を入力として受け取り、電流発生器の２つの群のうちの１つの各発生器の方向に制御信号を出力として供給し、前記制御信号は、相補的な発生器によって供給される電流の振幅間で起こり得る不均衡を補償するように、発生器の出力電流の振幅を修正するように構成される。
【００１１】
一実施形態によれば、アナログ信号発生装置は、ノイズ整形を伴うデジタル符号を計算するためのモジュールと電流ポンプとの間に接続された予歪モジュールを備え、前記予歪モジュールは、予歪を作成して差動増幅器の非線形性を補償するように、デジタル符号を修正するように構成される。
【００１２】
一実施形態によれば、アナログ信号発生装置は、少なくとも２つの電流発生器の２つの群および少なくとも２つのスイッチ手段の２つの群を備える。
【００１３】
一実施形態によれば、アナログ信号発生装置は、全く同一の集積回路上に集積される。
【００１４】
本発明の主題は、同様に、デルタ変調器における、前述のアナログ信号発生装置の使用である。
【００１５】
本発明の他の特徴および利点は、非限定的な実例を用い添付の図面を参照して与えられる、以下の説明を読めばよりはっきりと明らかになるであろう。
【図面の簡単な説明】
【００１６】
【図１】本発明によるアナログ信号発生器の例示的な実施形態を表す。
【図２】誤差の補償の原理を例示する。
【図３ａ】リーマン符号の計算を例示するブロック図の実施例である。
【図３ｂ】リーマン符号の計算を例示するブロック図の実施例である。
【図４ａ】本発明によるノイズ整形の原理を例示するブロック図の実施例である。
【図４ｂ】本発明によるノイズ整形の原理を例示するブロック図の実施例である。
【図５】本発明による電流ポンプの例示的な実施形態を表す。
【図６】本発明によるアナログ信号構成の原理を例示する
【図７】本発明による信号発生装置の使用例を表す。
【図８】量子化器の例示的な実施形態を表す
【発明を実施するための形態】
【００１７】
図１は、本発明によるアナログ信号発生装置１０の例示的な実施形態を表す。
【００１８】
任意の信号を発生させるためのこの装置１０は、望ましい信号の時間的変化のデジタル符号化によって、あらゆるアナログ信号の構成を可能にする。装置は、２進列を発生させ、容量性負荷における切替電流の時間積分によってアナログ信号を構成することを可能にする電流ポンプ１２を駆動する、信号のデジタル符号化を実施する（完全に表されていない）デジタル部を備える。デジタル部は、発生させるアナログ信号の周波数帯域から量子化ノイズの一部を排除することを可能にする、ノイズ整形を伴うデジタル符号を計算するためのモジュール１１を備え、したがって、制限されたビット数を遵守しつつ、発生させるアナログ信号の品質を改善する。このモジュール１１は、前記デジタル部の最終段に対応する。ノイズ整形を伴うデジタル符号を計算するためのモジュール１１は、（Ｎは整数である）Ｎビットデジタルバスを通して電流ポンプ１２と直列に接続される。ノイズ整形を伴うデジタル符号を計算するためのモジュール１１は、前記アナログ信号発生装置１０の出力における望ましいアナログ信号の（ｗはＮよりも厳密に大きい整数である）ｗビットでのデジタル表現に対応するデジタル信号Ｉｎを入力として受け取る。このモジュール１１の機能は、発生させるべきアナログ信号のＮビット離散導関数を計算することである。
【００１９】
ノイズ整形を伴うデジタル符号を計算するためのモジュール１１は、１つまたは複数のマイクロプロセッサ、プロセッサ、コンピュータまたは適当な方式でプログラムされたその他の同等の手段を備え得る。
【００２０】
図２から図４を参照して、誤差の補正の原理を解説する。
【００２１】
図２は、時間領域における誤差の補償の原理を例示する。ｙをアナログ信号発生装置１０からの出力として発生させたいアナログ信号とする。発明者らは、ナイキスト基準に準拠して周波数ｆｓでサンプリングされた、発生させたいアナログ信号ｙのｋ番目のサンプルをｙｓ（ｋ）で表示する。ｙＲ（ｋ）は、リーマンの公式で計算された信号の信号のｋ番目のサンプルを表す。ｋ番目のサンプルの量子化誤差は、ｅｑ（ｋ）で表示され、
ｅｑ（ｋ）＝ｙＲ（ｋ）−ｙｓ（ｋ）
で定義される。
【００２２】
発明者らは、図２の図表（ａ）について言及する。提示された実施例で、ｋ番目の繰返しの後、取得された信号のサンプルｙＲ（ｋ）の値と理論的信号のサンプルｙｓ（ｋ）の値との間に量子化誤差ｅｑ（ｋ）が存在する。ｙＲ（ｋ）の値は、目標サンプルｙｓ（ｋ）の値よりも小さい。
【００２３】
従来の近似符号では、次の繰返しにおける目標サンプルは、ｙｓ（ｋ＋１）になる。ノイズ整形符号の原理は、次の繰返しｋ＋１においてサンプルｙＲ（ｋ＋１）を計算するために、繰返しｋにおいて生じた誤差を考慮することである。したがって、次の繰返しにおけるサンプルｙＲ（ｋ＋１）の計算中に、サンプルｙｓ（ｋ＋１）の理論値を目指す代わりに、符号は、前の繰返しの誤差ｅｑ（ｋ）を統合し、
ｙｓ＿ｃｏｒｒ（ｋ＋１）＝ｙｓ（ｋ＋１）−ｅｑ（ｋ）
で定義される、このサンプルの補正値ｙｓ＿ｃｏｒｒ（ｋ＋１）を目指すことになる。
【００２４】
図２の図表ｂを参照すると、符号は、次の繰返しの計算の前に現在の繰返しの量子化誤差ｅｑ（ｋ）をサンプルｙＲ（ｋ）の値に加算する。したがって、サンプルｙＲ（ｋ＋１）が計算されるとき、２つのサンプル間の平均誤差が減じられる。
【００２５】
図３は、ブロック図を活用して、誤差補償がないリーマン符号の計算の原理を例示する。（ｗは整数である）ｗビットでサンプリングされたデジタル入力信号Ｉｎは、レジスタ３０に送り込まれる。レジスタの出力において、この信号３０５から、前の繰返し３４５において取得された信号が加算器３１を通して減算される。結果として生じる信号３１５は、その後、量子化器３２を通して（Ｎはｗよりも小さい整数である）Ｎビットで量子化される。信号を再構成するために、現在の繰返しの信号と前の繰返しの信号との間の差分に対応する出力信号３２５の一部は、前の繰返し３４５において取得された信号に加算器３３を通して加算され、そして次に、その信号を遅延させてそれを次の繰返しの信号と同期させるように、遅延ブロック３４を通過する。
【００２６】
図４は、例示的なブロック図を活用して、本発明による誤差補償原理を解説する。この図表は、量子化誤差補償段１１５が付加された、前に提示した図表に対応する。この補償段１１５は、再構成された信号に量子化誤差を加算するように構成される。
【００２７】
前と同じように、ブロック図は、レジスタ４０、第１の加算器４１および量子化器４２を含む。第１の加算器４１は、レジスタ４０からの出力として取得された現在の繰返しの信号４０５と補償後の前の繰返しの信号４７５との間の差分を形成するように構成される。量子化器４２により、この信号の差分４１５をＮビットで量子化することが可能になる。
【００２８】
ブロック図は、加算器４３および遅延ブロック４４を含む、現在の繰返しの信号を再構成するためのループ１１２を同様に含む。加算器４３は、出力信号４２５の一部に前の繰返しにおいて取得された信号４４５の一部を加算するように構成される。遅延ブロック４４は、再構成された信号４３５を遅延させ、したがってそれを次の繰返しの信号と同期させるように構成される。
【００２９】
量子化誤差補償段１１５は、２つの加算器４５、４７および遅延ブロック４６を備える。第１の加算器４５は、量子化器４２の入力と出力との間に接続される。この加算器４５は、前記量子化器４２によって生じた量子化誤差４５５を計算するために、前記量子化器４２の出力信号４２５から前記量子化器４２の入力に存在する信号４１５を減算するように構成される。遅延ブロック４６は、量子化誤差に対応する信号４５５を次の繰返しの信号と同期させるために遅延させるように構成される。第２の加算器４７は、補償された信号を形成するために、量子化誤差に対応する信号４５５と再構成された信号４４５とを合算するように構成される。
【００３０】
前に述べたように、出力信号は、Ｎビットで符号化され、誤差の計算は、ｗはＮよりも大きい整数である、ｗビットで行われる。実際に、量子化誤差は、Ｎビットで符号化される最小有効ビット（または”Ｌｅｓｓ  ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ”を表すＬＳＢ）よりも小さいので、前記量子化誤差の計算は、より良い分解能で行われなければならず、したがって、Ｎよりも大きいビット数ｗで符号化される。理論上、ｗとＮとの間の差が大きいほど計算はより正確になるが、実際は１つまたは２つの追加ビットで十分である。
【００３１】
発明者らは、図３ｂおよび４ｂについて言及する。これらのブロック図で、量子化器は追加のノイズＥ（ｚ）によってモデル化される。
【００３２】
誤差補償なしのリーマン符号では、入力信号Ｘおよび量子化誤差Ｅに関する伝達関数ＵＲは、式
ＵＲ（ｚ）＝Ｘ（ｚ）．（１−ｚ−１）＋Ｅ（ｚ）．（１−ｚ−１）
によって与えられる。
【００３３】
そして、積分後に、出力信号Ｙは、形式
Ｙ（ｚ）＝Ｘ（ｚ）．ｚ−１＋Ｅ（ｚ）．ｚ−１
で記すことができる。
【００３４】
入力信号Ｘおよび量子化誤差Ｅに関する、本発明によるノイズ整形を伴うデジタル符号を計算するためのモジュール１１の伝達関数Ｕは、式
Ｕ（ｚ）＝Ｘ（ｚ）．（１−ｚ−１）＋Ｅ（ｚ）．（１−ｚ−１）２
によって与えられる。
【００３５】
積分後に、出力信号Ｙは、形式
Ｙ（ｚ）＝Ｘ（ｚ）．ｚ−１＋Ｅ（ｚ）．ｚ−１．（１−ｚ−１）
で記すことができる。
【００３６】
前と同じように、信号Ｘおよび量子化誤差Ｅは、ｚ−１を乗じられ、したがって遅延させられるが、量子化誤差は、（１−ｚ−１）を同様に乗じられ、これは１次高域通過タイプのフィルタ処理に対応する。ノイズ整形を伴うデジタル符号を計算するためのモジュール１１内の量子化誤差補償段１１５の追加により、発生させるアナログ信号の周波数帯域から量子化ノイズの一部を除くことが可能になる。
【００３７】
量子化ノイズを低減することによって性能を改善するために、より高次の誤差補償ループが実施され得るが、これは、実装の簡潔性、通過帯域および安定性を犠牲にすることになる。
【００３８】
図５は、本発明による電流ポンプ１２の例示的な実施形態を表す。この電流ポンプは、１次の電流遮断器を備える。この回路の役割は、前述の誤差補償モジュール１１によってＮビットで符号化され供給されたデジタル符号またはデジタル制御信号ｃｍｄに基づいて、望ましいアナログ信号を構成することである。したがって、電流ポンプ１２は、少なくとも１つの電流発生器５１の２つの群Ｇ１、Ｇ２と、少なくとも１つのスイッチ手段５２の２つの群Ｃ１、Ｃ２と、主として容量性の入力インピーダンスを呈する差動増幅器とを備える。本発明は、これらの２つの群Ｇ１、Ｇ２の間に直列に接続された増幅器の入力段からなる容量性負荷を有する、少なくとも１つの電流発生器５１の２つの群Ｇ１、Ｇ２の相補システムを用いる。
【００３９】
１つの発生器群Ｇ１の各電流発生器５１は、調節可能な振幅の電流を供給するのに対して、もう１つの群Ｇ２の１つまたは複数の発生器の振幅は、固定されている。
【００４０】
第１の発生器群Ｇ１の各電流発生器５１は、第２の発生器群Ｇ２の発生器５１に相補的である。２つの相補的な電流発生器５１は、同じ振幅であるが反対符号の電流を供給する。第１の発生器５１群Ｇ１は電流をプッシュし、第２の群Ｇ２は電流をプルする。各電流発生器５１は、振幅＋／−２ｎ−１Ｉ０の電流を供給し、ここでｎは、電流発生器のランクを表し１からＮまで変化する整数であり、Ｉ０は、所定の電流振幅の値である。
【００４１】
スイッチ手段５２の第１の群Ｃ１は、少なくとも１つの電流発生器５１の第１の群Ｇ１の各発生器５１によって供給される電流を、差動増幅器５５の第１の入力ｅ１に向かって、または第２の入力ｅ２に向かって、独立して方向づける。スイッチ手段５２の第２の群Ｃ２は、差動増幅器５５の第１の入力ｅ１から、または第２の入力ｅ２から、生じる電流を、少なくとも１つの電流発生器５１の第２の群Ｇ２の各発生器５１に向かって、独立して方向づける。各スイッチ手段５２は、制御信号によって活性化または非活性化される。第１の群Ｃ１のスイッチ手段は、制御信号ｃｍｄによって制御され、第２の群Ｃ２は、その相補信号
【数１】
2018533302.tif 000003
によって制御される。この目的で、モジュール５３が電流ポンプ１２の入力に接続される。このモジュール５３は、制御信号ｃｍｄを入力として受け取り、前記制御信号ｃｍｄおよびその相補信号
【数２】
2018533302.tif 000004
を出力として供給する。
【００４２】
スイッチ手段５２の各群Ｃ１、Ｃ２および電流発生器５１の各群Ｇ１、Ｇ２は、電流発生器と同数のスイッチ手段を備える。スイッチ手段５２のそれぞれは、電流発生器５１と差動増幅器５５の入力ｅ１、ｅ２との間に直列に接続される。差動増幅器５５の各入力ｅ１、ｅ２を通して流れる電流の振幅は、したがって、活性化されたスイッチ手段の数およびランクに依存する。
【００４３】
電流発生器５１の各群Ｇ１、Ｇ２およびスイッチ手段５２の各群Ｃ１、Ｃ２が少なくとも２つの要素を備える実施形態では、それらのそれぞれのスイッチ手段と直列に接続された電流発生器は、互いに並列に接続される。差動増幅器５５は、スイッチ手段５２の２つの群Ｃ１、Ｃ２の間に直列に接続される。
【００４４】
有利な方式では、増幅器５５は差動的に供給され、それにより、非対称電源に対してその消費量を減少させることが可能になる。
【００４５】
同じように、デジタル入力符号が変化しないとき、電流源はオフにされることがわかる。実際に、容量性負荷は電流源と直列に接続されているので、この負荷を通過する直流は存在し得ず、したがって電流源のＤＣ消費量は存在し得ない。可変デジタル信号が入力で受け渡されるとすぐに、直列に接続されたコンデンサと電流源の組合せは、その動作ゾーンで自己バイアスする。それにより、信号を発生させる必要がないとすぐに、システムが自動的にオフにされるので、信号発生装置１０の消費量は、従来のアーキテクチャに対して低減される。
【００４６】
図６を参照すると、発生させるべきアナログ信号の構成は、この信号の区分線形関数への分解に依拠する。この図で、ｙは、時間の関数としてのアナログ信号のグラフ表示である。さまざまな時点ｘ（０）、ｘ（１）、ｘ（２）、．．．およびこれらの時点における信号ｙのそれぞれの振幅ｙｓ（０）、ｙｓ（１）、ｙｓ（２）の値が考慮される。サンプリングステップ幅に対応する２つの連続的な時点ｘ（ｉ）およびｘ（ｉ＋１）を隔てる時間間隔δｔにわたってこれらの関数を表す曲線に対応する直線Ｓ（１）、Ｓ（２）、Ｓ（３）およびＳ（４）の部分によって表される、所定の方向係数を有する４つの線形関数が同様に考慮される。各線形関数の方向係数は、異なる勾配を定義することになる。
【００４７】
目的は、望ましい信号ｙを近似することになる、さまざまな所定の線形関数を活用して区分的に線形関数を生成することである。したがって、各時点ｘ（ｉ）において、線形関数は、時点ｘ（ｉ）における信号ｙの振幅の値ｙｓ（ｉ）とこの同じ時点における選択された線形関数の値ｙｒ（ｉ）との間の誤差ｅｑ（ｉ）を最小化するように、所定の関数のセットの中から選択されることになる。
【００４８】
図５を参照すると、活性化されたスイッチ手段５２の数および活性化されたスイッチ手段のランクに従って、差動増幅器５５の入力インピーダンスを通過する電流は、より大きくまたはより小さくなる。電流ポンプ１２の原理は、区分アナログ信号を発生させるための、差動増幅器５５の主として容量性の入力インピーダンスにおける定電流の積分に基づいている。増幅器５５の入力インピーダンスは、それを通過する電流およびこの電流が流れる時間に応じて多少急速に充電される、ＲＣ回路（Ｒは抵抗器を表し、Ｃはコンデンサを表す）に例えることができる。発生する電流に従って、発生させるべきアナログ信号を近似するために、異なる方向係数を有し、したがって異なる勾配を有する、いくつかの定義済み線形関数を生成することができる。Ｎ個の電流発生器５１の２つの群Ｇ１、Ｇ２を用いて、２Ｎ個の異なる線形関数を定義することができる。
【００４９】
有利な方式では、供給される電流を対にすることにより、正の勾配と負の勾配の良好なバランスをとることが可能になる。
【００５０】
一実施形態によれば、電流ポンプ１２は、差動増幅器５５の入力ｅ１またはｅ２とグラウンドとの間に、差動増幅器の端子の１つに対して電圧の振幅の平均値を調整するように構成された調整モジュール５４を備える。したがって、調整モジュール５４は、電流発生器５１の２つの群Ｇ１、Ｇ２のうちの１つに接続され、所定の振幅の基準電圧と同様に、差動増幅器５５の前記端子または入力ｅ１、ｅ２における電圧の振幅を表す信号を入力として受け取る。
【００５１】
調整モジュール５４は、差動増幅器５５の入力とグラウンドとの間の電圧の平均値を基準信号と比較し、電流発生器５１の２つの群Ｇ１、Ｇ２のうちの１つの各発生器５１の方向に制御信号を出力として供給する。この制御信号は、相補的な発生器５１によって供給される電流の振幅で起こり得る不均衡を補償するように、発生器５１の出力電流の振幅を修正するように構成される。電流発生器５１によって供給される電流は、差動増幅器５５の２つの入力の一方または他方にバランスよく切り替えられるので、これらの２つの分岐の間にＤＣ電圧は確立されない。したがって、差動増幅器の２つの入力分岐の１つとグラウンドとの間の平均電圧を支配下に置くことによって同相を調整することが可能である。
【００５２】
調整モジュール５４の目的は、平均電圧が特に温度的にドリフトするのを防ぐために、電流発生器５１の２つの群Ｇ１、Ｇ２のバランスをとることである。
【００５３】
代替の実施形態によれば、調整モジュール５４は、電流発生器５１の２つの群Ｇ１、Ｇ２の発生器５１のそれぞれの方向に制御信号を出力として供給することができる。
【００５４】
優先的な方式では、さらなる安定性のために、調整モジュール５４は、電流発生器の２つの群のうちのただ１つだけを、第２の群に対してそのバランスをとるために調整する。
【００５５】
一実施形態によれば、信号発生装置１０は、ノイズ整形を伴うデジタル符号を計算するためのモジュール１１と電流ポンプ１２との間に直列に予歪モジュール１３を備え得る。この予歪モジュール１３は、差動増幅器５５の起こり得る非線形性を補償することが可能なデジタル信号を発生させるように構成される。増幅器の非線形性の補償は、周知の技術であり、当業者に既知の任意の方法を介して実行することができる。それは、例えば、予歪を作成するようにデジタル符号を修正することによって実行することができる。
【００５６】
一実施形態によれば、信号発生装置１０は、全く同一のチップ、集積回路または特定用途向け集積回路（ＡＳＩＣ）上に集積することができる。
【００５７】
有利な方式では、本発明によるアナログ信号発生装置１０により、同じ速度で従来の変換器の電力消費量よりもはるかに低い電力消費量を有するデジタルアナログ変換器を製造することが可能になる。装置１０により、適度な複雑さで良好な性能のアナログ信号を発生させることが可能になる。実際に装置１０は、ほんの少数の構成要素しか必要とせず、したがってそのコストを低減し、とりわけ、その非常に低いエネルギー消費量は、自律性へのその影響を最小化する。この最後の点は、携帯電話通信、ワイヤレス分野、または自律性が主要パラメータである無人飛行機での使用に非常に有利である。
【００５８】
本発明によるアナログ信号発生装置１０の別の利点は、それにより同相ノイズを低減することが可能になるということである。
【００５９】
図７は、デルタ変調器における信号発生装置１０の可能な使用例を提示する。このデルタ変調器は、加算器７１、量子化器７２、クロックを再形成するためのモジュール７３（または通常の専門用語による”Ｄｅｌａｙ  Ｆｌｉｐ  Ｆｌｏｐ”を表すＤＦＦ）および前述のようなアナログ信号発生装置１０を備える。
【００６０】
デルタ変調器の入力信号Ｓｉｎは、加算器７１を通して、量子化後のこの信号の再構成された値から減算される。前記加算器７１の出力信号７１５は、その後、量子化器７２を活用してＮレベルで量子化される。Ｎレベルの出力信号７２５は、その後、クロック信号ｃｌｏｃｋに対してさまざまなレベルを同期させるために、クロックを再形成するためのモジュール７３を通してデジタル化される。
【００６１】
量子化器７２の出力信号７２５の一部は、量子化後の入力信号を再構成するためにアナログ信号発生装置１０に向けられる。
【００６２】
実例として、図８は、Ｎ個の比較器８０を活用した量子化器７２の例示的な実施形態を提示する。各比較器８０は、加算器７１の出力における信号７１５の電圧を基準レベルの基準電圧特性と比較する。
【図１】
2018533302.tif 000006
【図２】
2018533302.tif 000007
【図３ａ】
2018533302.tif 000008
【図３ｂ】
2018533302.tif 000009
【図４ａ】
2018533302.tif 000010
【図４ｂ】
2018533302.tif 000011
【図５】
2018533302.tif 000012
【図６】
2018533302.tif 000013
【図７】
2018533302.tif 000014
【図８】
2018533302.tif 000015
【国際調査報告】
2018533302.tif 000016
2018533302.tif 000017
2018533302.tif 000018
2018533302.tif 000019
2018533302.tif 000020
2018533302.tif 000021