(57)【要約】  マルチチップモジュール（ＭＣＭ）を開示する。このＭＣＭは、２つの基板を含む。この２つの基板は、基板の対向面上の親水性材料および疎水性材料並びに液体の表面張力を復元力として使用して、別の基板上で受動的な自己組立を行う。２つの基板上の親水性材料からなる領域は、別の基板上の親水性材料からなる領域と重なる。別の基板上の親水性材料からなる領域は、疎水性材料からなる領域によって囲まれてもよい。２つの基板のうち、一方の基板の表面上のスペーサは、２つの基板上に配置された光導波路を同一平面に整列させることができる。この製造方法は、２つの基板をエッジ結合することによって、低損失ハイブリッド光源を製造することができる。例えば、２つの基板の第１基板は、ＩＩＩ／Ｖ族化合物半導体であってもよく、２つの基板の第２基板は、シリコンオンインシュレータフォトニックチップであってもよい。
2018531405.tif 000002
【特許請求の範囲】
【請求項１】
マルチチップモジュール（ＭＣＭ）であって、
第１表面を有する第１基板を備え、前記第１基板は、前記第１表面に対して第１高さで前記第１基板上に配置された第１光導波路を含み、
第２表面を有する第２基板を備え、
前記第２基板は、
前記第２表面に対して第２高さで前記第２基板上に配置された第２光導波路と、
厚さを有し、前記第２表面上に配置されたスペーサとを含み、
第３表面を有し、前記第１表面および前記スペーサに機械的に連結された第３基板を備え、前記スペーサの前記厚さは、前記第１光導波路および前記第２光導波路を整列させる、ＭＣＭ。
【請求項２】
前記第１基板は、シリコン以外の半導体内に規定された半導体光増幅器を含む、請求項１に記載のＭＣＭ。
【請求項３】
前記第２基板は、フォトニックチップを含む、請求項１または２に記載のＭＣＭ。
【請求項４】
前記フォトニックチップは、前記第２基板と、前記第２基板上に配置された埋込酸化物層と、前記埋込酸化物層上に配置された半導体層とを含み、
前記第２光導波路は、前記半導体層内に規定される、請求項３に記載のＭＣＭ。
【請求項５】
前記第２基板、前記埋込酸化物層および前記半導体層は、シリコンオンインシュレータ技術を構成する、請求項４に記載のＭＣＭ。
【請求項６】
前記第１基板の前記表面と反対側に位置する第１基板の裏面と、前記第２基板の前記表面と反対側に位置する第２基板の裏面とは、親水性材料を含む、請求項１〜５のいずれか１項に記載のＭＣＭ。
【請求項７】
前記第１表面および前記第３表面は、親水性材料からなる対向領域を含む、請求項１〜６のいずれか１項に記載のＭＣＭ。
【請求項８】
前記第３表面は、前記第１表面と前記第３表面との間の重なり領域の外側に配置され、疎水性材料からなる領域を含む、請求項７に記載のＭＣＭ。
【請求項９】
前記疎水性材料は、フルオロポリマーおよびパリレンのうちの１つを含む、請求項７または８に記載のＭＣＭ。
【請求項１０】
前記疎水性材料は、酸素によるプラズマ処理を用いて製造される、請求項７〜９のいずれか１項に記載のＭＣＭ。
【請求項１１】
前記第２表面および前記第３表面は、親水性材料からなる対向領域を含む、請求項１〜９のいずれか１項に記載のＭＣＭ。
【請求項１２】
前記第３表面は、前記スペーサの上面と前記第３表面との間の重なり領域の外側に配置され、疎水性材料からなる領域を含む、請求項１１に記載のＭＣＭ。
【請求項１３】
前記疎水性材料は、フルオロポリマーおよびパリレンのうちの１つを含む、請求項１１または１２に記載のＭＣＭ。
【請求項１４】
前記疎水性材料は、酸素によるプラズマ処理を用いて製造される、請求項１１〜１３のいずれか１項に記載のＭＣＭ。
【請求項１５】
前記ＭＣＭは、前記第１表面と前記第３表面との間の重なり領域と、前記第２表面と前記第３表面との間の重なり領域とに配置されたエポキシ層をさらに含む、請求項１〜１４のいずれか１項に記載のＭＣＭ。
【請求項１６】
前記スペーサは、金属、ポリマーおよび樹脂のうちの１つを含む、請求項１〜１５のいずれか１項に記載のＭＣＭ。
【請求項１７】
前記第１高さは、前記第２高さと前記スペーサの前記厚さとの和に等しい、請求項１〜１６のいずれか１項に記載のＭＣＭ。
【請求項１８】
システムであって、
プロセッサと、
前記プロセッサによって実行されるように構成されたプログラムモジュールを記憶するメモリと、
請求項１〜１７のいずれか１項に記載のＭＣＭとを含む、システム。
【請求項１９】
システムであって、
プロセッサと、
前記プロセッサによって実行されるように構成されたプログラムモジュールを記憶するメモリと、
ＭＣＭとを含み、
前記ＭＣＭは、
第１表面を有する第１基板を備え、前記第１基板は、前記第１表面に対して第１高さで前記第１基板上に配置された第１光導波路を含み、
第２表面を有する第２基板を備え、前記第２基板は、前記第２表面に対して第２高さで前記第２基板上に配置された第２光導波路と、厚さを有し且つ前記第２表面上に配置されたスペーサとを含み、
第３表面を有し、前記第１表面および前記スペーサに機械的に連結された第３基板を備え、前記スペーサの前記厚さは、前記第１光導波路および前記第２光導波路を整列させる、システム。
【請求項２０】
前記第１表面および前記第３表面は、親水性材料からなる対向領域を含み、
前記第３表面は、前記第１表面と前記第３表面との間の重なり領域の外側に配置され、疎水性材料からなる領域を含む、請求項１９に記載のシステム。
【請求項２１】
ＭＣＭを製造する方法であって、
第１親水性材料を用いて、第１基板の第１表面上に第１領域を規定するステップを含み、前記第１基板は、前記第１表面に対して第１高さで前記第１基板上に配置された第１光導波路を含み、
第２基板の第２表面上に、厚さを有するスペーサを配置するステップを含み、前記第２基板は、前記第２表面に対して第２高さで前記第２基板上に配置された第２光導波路を含み、
第２親水性材料を用いて、前記第２表面上に第２領域を規定するステップと、
第３親水性材料を用いて、第３基板の第３表面上に第３領域を規定するステップと、
疎水性材料を用いて、前記第３基板の前記第３表面上に１つ以上の領域を規定するステップと、
前記第３表面上に液体を分配するステップと、
前記第１面が前記第３表面と対向し、前記第２表面が前記第３表面と対向するように、前記第１基板および前記第２基板を前記液体上に載置するステップと、
前記第１基板と前記第２基板とが前記第３基板に対して自己整列した後、前記第１面を前記第３表面に機械的に連結し、前記スペーサの上面を前記第３表面に機械的に連結するステップとを含み、前記スペーサの前記厚さは、前記第１光導波路および前記第２光導波路を整列させる、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
背景
分野
本開示は、一般に、マルチチップモジュール（ＭＣＭ）およびＭＣＭを製造する方法に関する。より具体的には、本開示は、スペーサを用いて縦方向に整列され、親水性層および疎水性層を用いて自己組立てられた２つの基板を含むＭＣＭに関する。
【背景技術】
【０００２】
関連技術
シリコンフォトニクス技術に基づく光相互接続は、帯域幅、構成要素の密度、エネルギー効率、反応時間および物理範囲の点で、電気相互接続よりも優れている。したがって、光相互接続は、高性能コンピューティングシステムにおけるチップ間通信およびチップ内通信のボトルネックを軽減するための有望な解決策である。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
シリコンオンインシュレータ（ＳＯＩ）回路の開発には驚異的な進歩が見られたが、シリコン上の光源は依然として大きな技術的な課題である。具体的には、シリコン上で効率的なレーザ源を作るためには、効率的な光学利得媒体が必要である。しかしながら、シリコンは、間接的なバンドギャップ構造を有するため、通常は不良の発光材料である。シリコンの発光効率および光学利得を改善する努力を続けて行ってきたが、室温で連続波（ＣＷ）レーザをシリコンに電気的にポンピングすることは、依然として難しい。同様に、シリコン上で直接に成長させられたゲルマニウムを光学利得媒体として使用することには劇的な進展があったが、ゲルマニウムに直接的なバンドギャップを持たせるためには、高引張歪みおよび高ドーピングが通常必要であるため、レーザの効率が低くなる。また、シリコンとＩＩＩ／Ｖ族化合物半導体との間の格子不整合および熱不整合が大きいため、シリコン上でＩＩＩ／Ｖ族化合物半導体のエピタキシャル成長は、しばしば困難であり、レーザ効率および信頼性を低下する。材料上、工程上および装置の物理構成上に多くの課題が残されているため、これらの分野を研究すべきである。
【０００４】
シリコン上でレーザを構築するまたはシリコンを用いてレーザを構築するための代替的な短期方法は、ＩＩＩ／Ｖ族化合物半導体とシリコンとのウエハハイブリッド集積化である。例えば、酸化物−酸化物融着接合またはポリマーによるベンゾシクロブテン接合のいずれかを介して、インジウム−リン化物活性構造をシリコンにウエハ接合することによって、エバネッセント結合のハイブリッドレーザを首尾よく実証している。しかしながら、これらのハイブリッドレーザは、テーパ損失、キャリア注入効率および熱インピーダンスによって、一般的に、比較的低い光導波管結合総合効率を有する。また、ウエハ接合方法は、通常、受動回路を備えたシリコンウエハ上に、ＩＩＩ／Ｖ族化合物半導体を直接に接合する場合のみに使用される。さらに、ＩＩＩ／Ｖ族化合物半導体ウエハおよびＳＯＩウエハは、しばしば互換性のあるサイズを有していない。具体的には、ＩＩＩ／Ｖ族化合物半導体ウエハのサイズは、通常１５０ｍｍに制限され、一方、典型的なＳＯＩフォトニックウエハの直径は、２００ｍｍおよび３００ｍｍである。その結果、ハイブリッドレーザ源を（複数層の金属相互接続および層間誘電体を含み得る）他の能動シリコン装置に集積することは、依然として課題となっている。
【０００５】
ＩＩＩ／Ｖ族化合物半導体光学利得媒体とシリコン光導波路とのエッジ−エッジバット結合は、共通のハイブリッド集積方法である。この方法によって、従来のＩＩＩ／Ｖ族化合物半導体レーザの高い電気注入効率および低い熱インピーダンスを維持することができる。また、この方法を用いて、ＩＩＩ／Ｖ族化合物半導体光学利得媒体およびＳＯＩ回路の両方の性能を別々に最適化することができ、両方を別々に製造することができる。このハイブリッド集積方法を使用した外部キャビティ（ＥＣ）レーザが高い光導波管結合総合効率を有することは、首尾よく実証された。しかしながら、ＩＩＩ／Ｖ族化合物半導体とシリコン光導波路との間の光学モードの不整合によって、ＩＩＩ／Ｖ族化合物半導体およびシリコンの一方または両方は、しばしば特殊なモードサイズ変換器を必要とする。また、効率的な光結合を得るために、一般的には、ミクロン未満の整列公差で、ＩＩＩ／Ｖ族化合物半導体およびシリコンに設けられた光導波路を精確的に整列させる必要がある。これらの問題は、ハイブリッドレーザの歩留りを低下させ、コストを増加させることができる。
【０００６】
したがって、ハイブリッド光源、および上記の問題を有しないハイブリッド光源を製造する方法が必要とされている。
【課題を解決するための手段】
【０００７】
概要
本開示の一実施形態は、マルチチップモジュール（ＭＣＭ）を提供する。このＭＣＭは、第１表面を有する第１基板を備え、第１基板は、第１表面に対して第１高さで第１基板上に配置された第１光導波路を含む。また、このＭＣＭは、第２表面を有する第２基板を備え、第２基板は、第２表面に対して第２高さで第２基板上に配置された第２光導波路と、厚さを有し、第２表面上に配置されたスペーサとを含む。さらに、このＭＣＭは、第３表面を有し、第１表面およびスペーサに機械的に連結された第３基板を備え、スペーサの厚さは、第１光導波路および第２光導波路を整列させる。
【０００８】
例えば、第１高さは、第２高さとスペーサの厚さとの和に等しくてもよい。
なお、第１基板は、シリコン以外の半導体に規定される半導体光増幅器を含んでもよい。また、第２基板は、フォトニックチップを含んでもよい。このフォトニックチップは、第２基板と、第２基板上に配置された埋込酸化物層と、埋込酸化物層上に配置された半導体層とを含んでもよい。第２光導波路は、半導体層内に規定される。いくつかの実施形態において、第２基板、埋込酸化物層および半導体層は、シリコンオンインシュレータ技術を構成する。
【０００９】
また、第１基板の表面と反対側に位置する第１基板の裏面と、第２基板の表面と反対側に位置する第２基板の裏面とは、親水性材料を含んでもよい。同様に、第１表面および第３表面は、親水性材料からなる対向領域を含んでもよい。さらに、第３表面は、第１表面と第３表面との間の重なり領域の外側に配置され、疎水性材料からなる領域を含んでもよい。
【００１０】
なお、疎水性材料は、フルオロポリマーおよび／またはパリレンを含んでもよい。代替的にまたは追加的に、疎水性材料は、酸素によるプラズマ処理を用いて製造されてもよい。
【００１１】
また、第２表面および第３表面は、親水性材料と対向する領域を含んでもよい。さらに、第３表面は、第２表面と第３表面との間の重なり領域の外側に配置され、疎水性材料からなる領域を含んでもよい。
【００１２】
いくつかの実施形態において、ＭＣＭは、第１表面と第３表面との間の重なり領域と、第２表面と第３表面との間の重なり領域とに配置されたエポキシ層を含む。また、スペーサは、金属、ポリマーおよび／または樹脂を含んでもよい。
【００１３】
代替的に、スペーサは、第１表面上に配置されてもよく、第３基板の第３表面は、第２表面およびスペーサに機械的に連結されてもよい。
【００１４】
別の実施形態は、ＭＣＭを含むシステムを提供する。
別の実施形態は、ＭＣＭを製造する方法を提供する。この方法において、第１親水性材料を用いて、第１基板の第１表面上に第１領域を規定する。第１基板は、第１表面に対して第１高さで第１基板上に配置された第１光導波路を含む。その後、第２基板の第２表面上に、厚さを有するスペーサを配置する。第２基板は、第２表面に対して第２高さで第２基板上に配置された第２光導波路を含む。さらに、第２親水性材料を用いて、第２表面上に第２領域を規定する。次に、第３親水性材料を用いて、第３基板の第３表面上に第３領域を規定し、疎水性材料を用いて、第３基板の第３表面上に１つ以上の領域を規定する。その後、第３表面上に液体を分配し、第１面が第３表面と対向し且つ第２表面が第３表面と対向するように、第１基板および第２基板を液体上に載置する。第１基板と第２基板とが第３基板に対して自己整列した後、第１面を第３表面に機械的に連結し、スペーサの上面を第３表面に機械的に連結する。
【００１５】
代替的に、いくつかの実施形態において、第１表面の全体は、親水性であり、および／または第２表面の全体は、親水性である。なお、第１親水性材料、第２親水性材料および／または第３親水性材料は、同様であっても異なってもよい。
【００１６】
この概要は、単にいくつかの例示的な実施形態を説明する目的で提供され、本明細書に記載された主題のいくつかの態様に対する基本的な理解を与える。したがって、理解すべきことは、上記の特徴は、単なる例示であり、本明細書に記載された主題の範囲または精神を限定するものと解釈されるべきではないことである。本明細書に記載された主題の他の特徴、態様および利点は、以下の詳細な説明、図面および特許請求の範囲から明らかになるであろう。
【図面の簡単な説明】
【００１７】
【図１】本開示の一実施形態に従って、マルチチップモジュール（ＭＣＭ）の製造を示す上面図である。
【図２】本開示の実施形態に従って、図１のＭＣＭの製造を示す側面図である。
【図３】図１のＭＣＭの側面を示すブロック図である。
【図４】本開示の一実施形態に従って、ＭＣＭの製造を示す側面図である。
【図５】本開示の一実施形態に従って、スペーサを用いて、ＭＣＭ内のチップのレベリングを示す側面図である。
【図６】本開示の一実施形態に従って、ＭＣＭの製造を示す側面図である。
【図７】本開示の一実施形態に従って、ＭＣＭの製造を示す側面図である。
【図８】本開示の一実施形態に従って、ＭＣＭを示す側面図である。
【図９】本開示の一実施形態に従って、システムを示すブロック図である。
【図１０】本開示の一実施形態に従って、ＭＣＭを製造する方法を示すフローチャートである。
【発明を実施するための形態】
【００１８】
なお、全ての図面において、同様の参照符号を用いて、対応する要素を示す。また、同一種類の複数の要素は、共通番号およびダッシュで区切られた事例番号によって示される。
【００１９】
詳細な説明
マルチチップモジュール（ＭＣＭ）、ＭＣＭを含むシステム、およびＭＣＭを製造する方法の実施形態を説明する。このＭＣＭは、２つの基板を含む。この２つの基板は、基板の対向面上の親水性材料および疎水性材料並びに液体の表面張力を復元力として使用して、別の基板上で受動的な自己組立を行う。詳しくは、２つの基板上の親水性材料からなる領域は、別の基板上の親水性材料からなる領域と重なる。別の基板上の親水性材料からなる領域は、疎水性材料からなる領域により囲まれてもよい。また、２つの基板のうち、一方の基板の表面上のスペーサは、２つの基板上に配置された光導波路を同一平面に整列させることができる。この製造方法は、２つの基板をエッジ結合することによって、低損失ハイブリッド光源を製造することができる。例えば、２つの基板の第１基板は、（能動光学利得媒体を有する）ＩＩＩ／Ｖ族化合物半導体であってもよく、２つの基板の第２基板は、シリコンオンインシュレータフォトニックチップであってもよい。
【００２０】
この製造方法は、大量生産と互換性を有することができる。詳しくは、半導体プロセス方法を用いて、表面上で親水性材料および疎水性材料を作製することができる。また、この製造方法は、エッジ結合プロセスにおける整列の複雑性を大幅に低減することによって、ウエハスケールのシームレス集積を可能にする。その結果、ＭＣＭの歩留りを増加させることができ、ＭＣＭのコストを大幅に削減することができる。
【００２１】
以下、ＭＣＭおよびＭＣＭを製造する方法の実施形態を説明する。ＩＩＩ／Ｖ族化合物半導体光導波路とシリコンまたはシリコンオンインシュレータ（ＳＯＩ）光導波路との低損失エッジ結合は、通常、光モードの整合、高表面品質の結合エッジ、および精確な光導波路の整列に関与する。典型的なＩＩＩ／Ｖ族化合物半導体光導波路は、縦方向上で約１μｍ直径の光学モードサイズを有する。この光学モードサイズは、シリコンフォトニクス用の２つの一般的なＳＯＩプラットフォームのサイズ、すなわち、０．２５〜０．３μｍのＳＯＩおよび３μｍのＳＯＩのいずれにも整合しない。通常、より小さい光学モードサイズを有する一方側にスポットサイズ変換器（ＳＳＣ）を配置することによって、より小さい光学モードサイズをアップコンバートし、他方側のより大きな光学モードサイズに一致させる必要がある。ＩＩＩ／Ｖ族化合物半導体能動利得媒質を０．２５〜０．３μｍのＳＯＩプラットフォームに集積するために、通常、ＳＯＩ側にＳＳＣを設ける必要がある。また、光学モードを横方向および縦方向に拡大するために、より低い屈折率コントラストを有するより大きな誘電体光導波管および逆シリコン光導波管テーパを使用したＳＳＣを使用することができる。さらに、良好な表面品質を有する結合エッジを得るために、しばしば分割（cleaving）またはダイシング（dicing）および研磨（polishing）を使用して、チップごとに集積化を行う。
【００２２】
Jin Hyoung Lee、Ivan Shubin、Xuezhe ZhengおよびAshok V. Krishnamoorthyによって２０１３年９月１１日に提出され、その内容が引用により本明細書に援用される米国特許出願第１４／０２４２２７号「基板の裏面エッチングおよび分割」（代理人整理番号ＯＲＡ１３−０９３１）に記載されたように、裏面エッチングを加えた分割は、研磨を行う必要なく、ＳＯＩ上に高品質の結合エッジを形成することができる。また、この裏面製造方法は、単一ウエハ内に複数の開口部を形成できるウエハスケールプロセスである。これらの開口部は、裏面フォトリソグラフィによって精確に規定することができ、ＳＯＩ光導波路のファセット（facet）に終結することができる。この裏面製造方法および高度異方性ドライエッチングによるファセットの研磨および／またはファセットの規定を用いて、後述する製造方法に使用される高品質光導波路のファセットを形成することができる。
【００２３】
本明細書に記載のＭＣＭは、内部生成のレーザ光（より一般的には、光信号）を有する単一の機能性フォトニックモジュールまたはトランシーバに、３種類のチップを集積することができる。具体的には、ＭＣＭは、ＩＩＩ／Ｖ族化合物半導体光学利得媒体チップ（例えば、インジウムリン化物基板上に実装された光学利得媒体チップ）、シリコン基板上の光変調回路を備えるまたは備えない外部レーザキャビティフォトニックＳＯＩチップ、およびシリコン基板上のデータ変調およびレーザ駆動ＶＬＳＩチップを含む。これら３つのチップの全ては、互いに互換性のない異なる処理技術を用いて製造することができる。したがって、開示された製造方法は、これらの異なるチップを組立てるハイブリッド集積方法であってもよい。開示された自己整列方法は、ダイの粗配置および表面張力によって駆動される液滴自己整列プロセスに依存する。これらの製造方法を用いて、ロボットによるピックアンドプレース（pick-and-place）方法のみを用いて達成できない高歩留り（ほぼ１００％）および高精度（ミクロン未満）のチップ−基板整列を達成することができる。通常、ハイブリッドマイクロ組立の速度は、殆ど粗配置ツールの速度に依存する。最近の工業デモでは、ハイブリッドマイクロ組立の処理量が４万台を超えると報告されている。したがって、開示された製造方法において、自動ピックアンドプレースツールによって１時間に４００００個を超える速度でチップを配置した後に、表面張力によって自己整列を行う。これによって、ミクロンおよびミクロン未満の配置精度を達成する。
【００２４】
自己整列は、表面張力がそのポテンシャルエネルギーを最小化にするときに起こる。この場合、ポテンシャル勾配は、（ＭＣＭ内のチップなどの）部品を所望の位置に向かって駆動するように設計されている。ＭＣＭの構成要素の表面上のパターン上に液滴を閉じ込めることは、（液滴の自己整列の成功または失敗に寄与することができるため）自己整列においてしばしば重要である。この液滴の閉じ込めは、通常、平坦パターンおよび突出パターン上で達成することができる。平坦パターンの場合、パターンと基板との間の大きな濡れ差異に基づいて、液滴をパターン上に閉じ込めることができる。したがって、組立て時のパターンは、平坦であってもよく、突出であってもよい。また、パターンの形状は、組立てられる（マイクロ）チップと一致してもよい。液滴は、大きな濡れ差異によって平坦パターン上に閉じ込められてもよく、幾何学的に立体エッジによって突出パターン上に閉じ込められてもよい。さらに、適用される液体の種類およびパターン材料に応じて、蒸発、硬化または熱圧縮によって、接着を達成することができる。微小な長さのスケーリング則によって、マイクロ組立時に、（マイクロ）チップを外すことは、困難である。詳しくは、チップの寸法が巨視的なサイズから微視的なサイズに減少するにつれて、重力および慣性の影響は、通常、接着および摩擦の効果に比べて無視できる程度になる。その結果、液滴の表面張力は、製造中に重力を支配することができる。よって、表面張力は、ＭＣＭ表面上のパターンと整列するようにチップを動すことができ、マイクロ処理ツールにチップの粘着を防止することができる。
【００２５】
さらに、水、溶媒および／または接着剤などの異なる液体を用いて、液滴を形成することによって、チップ−基板を一時的に配置するための代替物およびチップを永久的に取り付けるための代替物を提供することができる。精確な分配ツールによって、液体を連続的に塗布し、液滴を連続的に形成することができ、および／または、ＭＣＭの１つ以上の表面を霧化する／噴霧することによってもしくは基板またはウエハの全体を適切な浴槽に浸漬することによって、液体を同時に塗布し、液滴を同時に形成することができる。例えば、低表面エネルギーのフルオロポリマー被膜および／またはパリレン被膜を用いて、通常、著しく低い濡れ性を有する疎水性表面を達成することができる。低表面エネルギーのフルオロポリマー被膜が表面の化学組成を変化させることができるため、水または接着性液滴は、その表面上で広がることが困難である。その結果、液滴は、チップのパターン化された専用部位のみに形成され得る。
【００２６】
したがって、開示された製造方法において、複数のチップは、表面上に適切なパターンを有する共通基板上で、互いに自己整列することができる。具体的に、校正量の液体を分配することによって（液滴を表面上のパターン化領域に閉じ込めることによって）、共通基板のパターン化表面上で、２つのチップ、すなわち、ＩＩＩ／Ｖ族化合物半導体光学利得媒質ダイまたはチップおよびＳＯＩ外部媒体ダイまたはチップを自己整列することができる。Xuezhe Zheng、Ivan Shubin、Ying Luo、Guoliang LiおよびAshok V. Krishnamoorthyによって２０１３年１０月２２日に提出され、その内容が引用により本明細書に援用される米国特許出願第１４／０６０１３６号「エッジ結合チップのハイブリッド集積」（代理人整理番号ＯＲＡ１３−０９５１）に記載されたように、共通基板は、一時的な基板であってもよく、その後、電気的および熱的なプロビジョニングを永久基板に移す。代替的に、共通基板は、整合した電気インターフェイスを有する永久的な集積プラットフォームであってもよい。
【００２７】
図５を参照して以下でさらに説明するように、ＭＣＭ内の２つ（またはそれ以上）の任意に構造化されたチップは、少なくとも１つのチップの上面に設けられた垂直スペーサによって、一時的な基板または永久的な基板の共通表面に対して、縦方向上に互いに整列させることができる。これらの垂直スペーサは、導電性材料（例えば、金属）または非導電性材料（例えば、ポリマー、樹脂など）を含むことができる。これらの導電性材料または非導電性材料は、物理蒸着またはスピン被膜およびその後のパターン化によって、精確な（正確な）厚さで、少なくとも１つのチップの上面に配置することができる。その結果、チップ内の光導波路は、垂直平面に自己整列することによって、ＭＣＭの低損失光結合を達成することができる。
【００２８】
製造方法における集積操作は、図１および図２に示されている。図１は、マルチチップモジュール（ＭＣＭ）１００の製造を示す上面図であり、図２は、図１のＭＣＭ１００の製造を示す側面図である。具体的には、対応する界面の位置および濡れ性の両方を指定するために、整列基板１１０の表面１１２を、チップ特有且つチップのサイズに合わせた形状を有するようにパターン化することができる。パターン化された領域１１４の界面は、親水性であってもよく、（設計により）チップ間隔１１６を予め設けてもよい。また、領域１１４は、疎水性領域１１８によって取り囲まれてもよい。
【００２９】
例示的な実施形態において、親水性材料は、天然清潔なシリコン酸化物（例えば、二酸化ケイ素）、別の酸化物、窒化物および／または金属（例えば、アルミニウムおよび／またはその酸化物）を含む。疎水性材料は、シリコーン（例えば、ポリジメチルシロキサンまたはＰＤＭＳ）、フルオロポリマー被膜（例えば、テフロン（登録商標）または炭素−フッ化物を含む材料、例えばＣＦｘ）、および／または（表面を不動態化することができる）パリレンを含むことができる。代替的にまたは追加的に、表面エネルギーを低下させる水素または酸素プラズマもしくは他の化学物質を用いて、表面を処理することによって、処理された表面は、疎水性を有するようになり、液体をはじくことができる。
【００３０】
整列基板１１０は、透明であってもよく、不透明であってもよい。ＵＶ硬化性接着剤を領域１１４に塗布し、基板の裏面から露出するによって硬化させる場合に、透明基板を使用すると、有益であり得る。代替的に、整列基板１１０が他の構造または素子を含む永久基板またはインターポーザである場合、不透明基板を使用することができる。
【００３１】
次に、適切な液体１２０（水、溶媒および／または接着剤）を整列基板１１０上にまたは領域１１４内に分配することができる。液体の量は、自動較正された正確な連続的分配操作によって、または霧化、スピン塗布および／または浴槽浸漬によるウエハレベルの同時適用によって、指定することができる。チップの自己整列を行うために液体１２０を受け入れる領域１１４に、適切な体積およびサイズの液滴を形成することができる。
【００３２】
次いで、ピックアンドプレースツールによって、対に整列されたチップ１２２を粗く位置合わせて、チップの面を下向きにして、一度に１つのチップを液滴に配置してもよい。液体の表面張力は、チップを整列基板１１０に対して整列させ、最終的には互いに対して横方向および角度方向に整列させる。整列基板１１０の表面１１２の共通平面は、縦方向の自己整列を保証することができる。
【００３３】
液体の表面張力を用いた自己整列は、比較的速く行ってもよい。詳しくは、液体１２０が接着剤である場合、液体１２０は、この時点で硬化させられ、チップ１２２を整列位置に固定することができる。例えば、接着剤の性質に応じて、温度またはＵＶ光を用いて、接着剤を一時的にまたは永久的に硬化させることができる（したがって、いくつかの実施形態において、チップ１２２と整列基板１１０との間の機械的結合を再調整することができ、これによって、ＭＣＭを再加工することができる）。一時的硬化の場合、Xuezhe Zheng、Ivan Shubin、Ying Luo、Guoliang LiおよびAshok V. Krishnamoorthyによって２０１３年１０月２２日に提出された米国特許出願第１４／０６０１３６号「エッジ結合チップのハイブリッド集積」（代理人整理番号ＯＲＡ１３−０９５１）に記載された方法と類似する方法で、整列したチップ１２２を永久基板に転写することができる。また、組立工程の全体は、ウエハスケールに適用可能である。さらに、ＭＣＭの側面を示すブロック図である図３に示すように、整列されたチップ（例えば、チップ１２２）の各対は、１つ以上の整列され且つ結合された光導波路セット、例えば、表面１１２からの共通の高さ３１２を有する光導波路３１０を含んでもよい。
【００３４】
図４は、本開示の一実施形態に従って、ＭＣＭの製造を示す側面図である。図４に示された製造方法において、整列されたチップ１２２は、整列基板１１０から基板４１０に転写される。チップ１２２は、エポキシ４１２で整列基板１１０に機械的に連結されてもよい。その後、整列基板１１０からチップ１２２を機械的に切り離すことができる。
【００３５】
上述したように、この製造方法を用いて、異なる構造を有するチップを縦方向に整列させることができる。詳しくは、ＳＯＩチップおよびＩＩＩ／Ｖ族化合物半導体チップ内の光導波路は、製造方法が大きく異なるため、縦方向に整列できないことがある。図３は、光導波路３１０が最良の光学結合のために縦方向に整合された場合、２つの異なるチップの状態を概略的に示している。しかしながら、チップ１２２の上面を同一平面に配置していない場合、製造方法の詳細な自己整列工程は、チップ１２２を完全な６軸整列にすることができない。
【００３６】
図５は、ＭＣＭ５００内のチップのレベリングを示す側面図である。図５に示すように、（高さ５０８の間の差に等しい）適切な厚さ５１２を有するスペーサ５１０を、チップ１２２の表面５１４の少なくとも１つの表面（チップ１２２−１の表面またはチップ１２２−２の表面）に集積することによって、チップのレベリングを行うことができる。整列基板の共通界面または表面（破線によって示されている表面５１６）に対してチップ１２２を配置することによって、光導波路３１０を縦方向に整列させることができる。スペーサは、その上面に配置された電気パッドを含んでもよい。記載されたチップ−チップ製造方法は、スペーサ５１０を用いて、全ての自由度で自己整列を確保することができる。
【００３７】
図５のチップ１２２−２は、ＳＯＩフォトニックチップであってもよい。したがって、チップ１２２−２は、シリコン基板５２２と、シリコン基板５２２上に配置された埋込酸化物層（ＢＯＸ）５２０と、埋込酸化物層５２０上に配置された半導体層（シリコン層）５１８とを含むことができ、光導波路は、半導体層５１８内に規定される。
【００３８】
また、表面５１４および表面５２６上の領域５２４は、親水性であってもよい。領域５２４のサイズおよび位置は、第３基材上の対応する親水性領域と一致してもよい。
【００３９】
さらに、チップ１２２は、同一の厚さを有していなくてもよい。厚さの差は、これらのチップの背面に塗布された十分に厚いエポキシ４１２（図４）によって補正することができる。
【００４０】
例示的な実施形態において、自己整列の対象となる集積構成は、ＩＩＩ／Ｖ族化合物半導体光源、外部光キャビティを有する光変調ＳＯＩ回路、データ符号化ＶＬＳＩ回路および／または光入力／出力（例えば、光ファイバコネクタ）を含む３チップ組立モジュールである。このＭＣＭは、ハイブリッド一体型完全機能性トランシーバを提供することができる。図６は、ＭＣＭ６００の製造を示す側面図である。ＭＣＭ６００は、ＩＩＩ／Ｖ族化合物半導体光学利得チップ６１０と、ＳＯＩフォトニックチップ６１２と、光導波路レベリングスペーサ６１４と、ＩＩＩ／Ｖ族化合物半導体光学利得チップ６１０の対向する上面上に配置された電気パッドの整合セットと、ＳＯＩフォトニックチップ６１２と、（永久的な能動基板またはインターポーザチップとして機能する）ＶＬＳＩドライバ基板６１６とを含む。いくつかの実施形態において、電気パッドの整合セットは、親水性材料からなるパターン化領域の内部に含まれてもよくまたはその上面に設けられてもよい。
【００４１】
図７は、ＭＣＭ７００の製造を示す側面図である。図７は、内部光源を集積した光トランシーバの別の例を示している。図７に示すように、整列基板４１０上で自己整列を行った後、ＶＬＳＩドライバ基板６１６に更に集積される。ＶＬＭドライバ基板６１６上に集積を行うため、整列基板４１０への移送を行う前に、整列基板１１０を使用して一時的な整列を行った。したがって、図７は、ＶＬＳＩドライバ基板６１６上に自己整列（またはフリップチップツールにより整列）されたＭＣＭ４００（図４）を示している。
【００４２】
図８は、ＭＣＭ８００を示す側面図である。完全な３チップモジュールの概略は、図８に示される。詳しくは、電気パッド（例えば、電気パッド８１０）の整合セットは、ＳＯＩ光チップ６１２に電力およびデータを供給することができ、ＩＩＩ／Ｖ族化合物半導体光学利得チップ６１０を通って電流を通すことができる。永久的な接着剤（例えば、エポキシ８１２）を用いて、整列した組立体を固定することができる。また、競合モジュールは、光ファイバ８１４との光結合を行うための光入力／出力要素にアクセスするために、別の後処理操作によってＳＯＩフォトニックチップの一部を露出させることができる。
【００４３】
前述したように、ＭＣＭ８００は、高精度のピックアンドプレース装置またはフリップチップボンディング装置を用いて、部分的に組立てられてもよい。この装置は、ＶＳＬＩ能動インターポーザまたはＶＬＳＩチップに対して均一なボンドラインを保証するために、十分な高精度で両方のチップの光導波路を整列させることができる。しかしながら、他の実施形態において、自己整列は、純粋に受動的であり、すなわち、ピックアンドプレース装置またはフリップチップボンディング装置を使用しない。さらに、製造方法は、個々のチップまたはウエハスケールの集積に使用することができる。
【００４４】
例示的な実施形態において、自己整列中に１つ以上の表面上のスペーサを用いて、異なるチップ内の光導波路を同一平面に配置することができる。第３表面を有する一時的な自己整列基板を用いて、このような自己整列を行うことができる。第１表面、第２表面および第３表面の上面に、親水性領域を規定することができる。いくつかの実施形態において、単一のパターン化操作を用いて、親水性領域および疎水性領域を規定することができる。例えば、まず、親水性を有するように第１表面、第２表面および第３表面をブランケット処理し、次いで、疎水性材料を用いて、これらの表面をパターン化することができる。領域パターン化は、位置決め（位置）および領域寸法（サイズ）の両方に関して、ミクロン未満の精度で非常に精確に実行することができる。この手法は、同様の精度で自己整列を行うことができる。詳しくは、領域パターン化は、０．２５μｍの精度で、位置決めおよび領域寸法の両方を行うことができる。一般的に、第３表面上の親水性領域に合わせるように、第１親水性表面および第２親水性表面の位置決めおよびサイズを調整することができる。液体を分配すると、チップを配置し、粗い自己整列を行うことができる。液体が蒸発するとまたは一時的に硬化されると、この構造体は、固定されまたは取り付けられる。次に、永久的に硬化するエポキシ（例えば、図４のエポキシ４１２）を用いて、構造体を永久基板（例えば、図４の基板４１０）に機械的に接合してから、自己整列のために使用された一時的に硬化する液体を溶かすことができる。次に、電気パッド（図８に示すように、電気パッドは、スペーサの上面に配置されてもよく、表面上の他の場所に配置されてもよい）の整合セットを用いて、チップおよびＶＬＳＩ基板を電気的に接続しながら、得られたＭＣＭ（例えば、図４のＭＣＭ４００）をＶＬＳＩ基板（例えば、図６のＶＬＳＩ−ドライバ基板６１６）上にフリップチップすることができる。前述したように、チップが（殆ど保証できない）同一の厚さを有していない場合、硬化したエポキシを用いて、厚さの差を補償することができる。
【００４５】
したがって、図６に示すように、一度に１つのチップをＶＬＳＩドライバ基板６１６に取り付けるが、図７および図８に示すように、チップ６１０および６１２を基板４１０上に自己整列することができ、より低い精度およびより安価の組立ツール、例えば、フリップチップボンディング装置を用いて、組立体の全体（例えば、図４のＭＣＭ４００）をＶＬＳＩドライバ基板６１６に取り付けることができる。代替的に、組立体の全体をＶＬＳＩドライバ基板６１６上に自己整列することもできる。したがって、図５の領域５２６は、親水性であってもよく、疎水性であってもよい。図７および図８の親水性材料および疎水性材料は、必ずしも設ける必要がない。
【００４６】
前述した１つ以上の実施形態のＭＣＭは、システムおよび／または電子装置に含まれてもよい。図９は、ＭＣＭ９１０を含むシステム９００を示すブロック図である。一般的に、ＭＣＭは、チップモジュール（ＣＭ）またはシングルチップモジュール（ＳＣＭ）のアレイを含むことができ、特定のＳＣＭは、少なくとも１つの基板、例えば半導体ダイを含むことができる。なお、場合によって、ＭＣＭは、「マクロチップ」として呼ばれる。また、基板は、（「電磁波近接通信」と呼ばれる）電磁波結合信号の近接通信を用いて、ＭＣＭ内の他の基板、ＣＭおよび／またはＳＣＭと通信することができる。例えば、近接通信は、容量結合信号の通信（「電気近接通信」）および／または光信号の通信（「光近接通信」）を含んでもよい。いくつかの実施形態において、電磁波近接通信は、誘導結合信号および／または伝導結合信号を含む。
【００４７】
さらに、ＭＣＭの実施形態は、ＶＬＳＩ回路、通信システム（例えば、波長分割多重化）、ストレージエリアネットワーク、データセンタ、ネットワーク（例えば、ローカルエリアネットワーク）および／またはコンピュータシステム（例えば、マルチコアプロセッサコンピュータシステム）を含む様々なアプリケーションに使用することができる。例えば、ＭＣＭは、複数のプロセッサブレードに結合されたバックプレーンに含まれてもよく、またはＭＣＭは、異なる種類の構成要素（例えば、プロセッサ、メモリ、入出力装置および／または周辺装置）を結合してもよい。いくつかの実施形態において、ＭＣＭは、スイッチ、ハブ、ブリッジおよび／またはルータの機能を実行する。
【００４８】
システム９００は、サーバ、ラップトップコンピュータ、通信装置または通信システム、パーソナルコンピュータ、タブレット、携帯電話、ワークステーション、メインフレームコンピュータ、ブレード、エンタープライズコンピュータ、データセンタ、携帯コンピューティング装置、スーパーコンピュータ、ネットワーク接続ストレージ（ＮＡＳ）システム、ストレージエリアネットワーク（ＳＡＮ）システム、および／または別の電子コンピューティング装置を含んでもよいが、これらに限定されない。また、特定のコンピュータシステムは、１つの場所に配置されてもよく、複数の地理的に分散した場所に分散されてもよい。
【００４９】
前述した実施形態のＭＣＭは、より少ない構成要素または追加の構成要素を含んでもよい。これらの実施形態が多数の個別の項目を有するものとして示されているが、これらのＭＣＭおよびシステムは、本明細書に記載された実施形態の構成概略図ではなく、存在し得る様々な機能の機能記述であることを意図する。したがって、これらの実施形態において、２つ以上の構成要素を単一の構成要素に組み合わせることができ、および／または１つ以上の構成要素の位置を変更することができる。
【００５０】
ＭＣＭ９１０内の構成要素は、アディティブプロセス（すなわち、材料堆積）および／またはサブトラクティブプロセス（すなわち、材料除去）を用いて、形成することができる。例えば、プロセスは、スパッタリング、等方性エッチング、異方性エッチング、フォトリソグラフィー技術および／または直接書き込み技術を含んでもよい。また、これらの特徴は、半導体、金属、ガラス、サファイア、二酸化ケイ素、有機材料、無機材料、樹脂および／またはポリマーを含む様々な材料を用いて製造することができる。
【００５１】
以下、方法の実施形態を説明する。図１０は、ＭＣＭ、例えば、図３のＭＣＭ１００を製造する方法１０００を示すフローチャートである。この方法において、第１親水性材料を用いて、第１基板の第１表面上に第１領域を規定する（操作１０１０）。第１基板は、第１表面に対して第１高さで第１基板上に配置された第１光導波路を含む。次に、厚さを有するスペーサを第２基板の第２表面に配置する（操作１０１２）。第２基板は、第２基板に対して第２高さで第２基板に配置された第２光導波路を含む。その後、第２親水性材料（第１親水性材料と同様であってもよく異なってもよい）を用いて、第２基板の第２表面上に第２領域を規定する（操作１０１４）。次に、第３親水性材料（第１親水性材料および／または第２親水性材料と同様であってもよく異なってもよい）を用いて、第３基板の第３表面上に第３領域を規定し（操作１０１６）、疎水性材料を用いて、第３基板の第３表面上に１つ以上の領域を規定する（操作１０１８）。第３領域は、位置およびサイズにおいて、対応する第１領域および第２領域と一致してもよい。その後、第３表面上に液体を分注し（操作１０２０）、第１面および第２表面が各々第３表面に面するように、第１基板および第２基板を液体に配置する（操作１０２２）。第１基板および第２基板が第３基板に対して自己整列した後、第１表面を第３表面に機械的に連結し、スペーサの上面を第３表面に機械的に連結する（操作１０２４）。スペーサの厚さは、第１光導波路と第２光導波路とを整列させる。
【００５２】
なお、スペーサは、数マイクロメートル以下の厚さを有するような薄いものであってもよい。これによって、スペーサは、親水性領域のパターン化または自己整列を干渉しない。例えば、１つのチップには３つまたは４つのスペーサを設けてもよく、その面積は、それらの親水性挙動が自己整列または自己整列に必要なチップ表面上の領域に影響を与えないように小さくてもよい。
【００５３】
方法１０００のいくつかの実施形態において、操作を追加してもよく、または操作を少なくしてもよい。また、操作の順序を変更してもよく、および／または２つ以上の操作を１つの操作に結合してもよい。
【００５４】
上記の説明において、「いくつかの実施形態」を言及する場合、「いくつかの実施形態」は、可能な実施形態の全てのサブセットを意味するが、必ずしも同様の実施形態のサブセットを指定するとは限らない。
【００５５】
上記の説明は、当業者が本発明を実施且つ使用することを可能にすることを意図しており、特定の用途およびその要件に応じて提供される。また、前述した本発明の実施形態の説明は、例示および説明の目的で提示されたものである。本発明を網羅的なものまたは開示された形態そのものに限定することを意図していない。したがって、数多くの変更および変形は、当業者にとって明らかであろう。本明細書に定義された原則は、本発明の精神および範囲から逸脱することなく、他の実施形態および用途に適用することができる。さらに、前述した実施形態の議論は、本発明を限定するものではない。したがって、本発明は、図示された実施形態に限定されることを意図しておらず、本明細書に開示された原理および特徴と一致する最も広い範囲を含むべきである。
【図１】
2018531405.tif 000003
【図２】
2018531405.tif 000004
【図３】
2018531405.tif 000005
【図４】
2018531405.tif 000006
【図５】
2018531405.tif 000007
【図６】
2018531405.tif 000008
【図７】
2018531405.tif 000009
【図８】
2018531405.tif 000010
【図９】
2018531405.tif 000011
【図１０】
2018531405.tif 000012
【国際調査報告】
2018531405.tif 000013
2018531405.tif 000014
2018531405.tif 000015