(57)【要約】【課題】  強化されたエレクトロマイグレーション性能を有する相互接続構造体及びその製造方法を提供する。【解決手段】  広いトレンチ部分により離間された狭いトレンチ部分を含むトレンチ開口部を形成し、トレンチ開口部の側壁及び底面上に第１の拡散バリア層及び第１のライナ層のスタックを形成した後、リフロー・プロセスを行って、狭いトレンチ部分を第１の導電性材料層で充填するが、広いトレンチ部分は充填しない。第１のライナ層の部分及び広いトレンチ部分により露出される第１の導電性材料層の端部上に、第２の拡散バリア層及び第２のライナ層のスタックを形成する。第２の導電性材料層を堆積させて、広いトレンチ部分を充填する。第１の導電性材料層と第２の導電性材料層との間に配置された第２の拡散バリア層及第２のライナ層の部分は、金属原子のエレクトロマイグレーションを防止するための垂直方向の阻止境界として働く。【選択図】      図１２
2018519656.tif 000002
【特許請求の範囲】
【請求項１】
基板上にある誘電体材料層内に配置されたトレンチ開口部であって、トレンチ開口部は、第１の幅を有する複数の第１のトレンチ部分と、前記第１の幅より大きい第２の幅を有する少なくとも１つの第２のトレンチ部分とを含み、前記少なくとも１つの第２のトレンチ部分は前記複数の第１のトレンチ部分を互いから分離する、トレンチ開口部と、
前記トレンチ開口部の側壁及び底面上にある第１の拡散バリアと、
前記第１の拡散バリア上にある第１のライナと、
前記複数の第１のトレンチ部分内に配置された前記第１のライナの部分上にあり、各々が前記複数の第１のトレンチ部分の各々の残りの空間を充填する、第１の導電性材料部分と、
前記少なくとも１つの第２のトレンチ部分内に配置され、隣接する第１の導電性材料部分のそれぞれの端部に当接するエレクトロマイグレーション阻止アイランドであって、前記少なくとも１つの第２のトレンチ部分内に配置された前記第１のライナの部分及び隣接する第１の導電性材料部分のそれぞれの端部上にある第２の拡散バリアと、前記第２の拡散バリア上にある第２のライナと、前記第２のライナ上にあり、前記少なくとも１つの第２のトレンチ部分の残りの空間を充填する第２の導電性材料部分とを含む、エレクトロマイグレーション阻止アイランドと、
を備える、相互接続構造体。
【請求項２】
前記エレクトロマイグレーション阻止アイランドの前記第２の拡散バリアは、前記第１のライナの垂直部分上にある、請求項１に記載の相互接続構造体。
【請求項３】
前記複数の第１のトレンチ部分の各々は、ブレッヒ長と等しい又はこれより短い長さを有する、請求項１又は請求項２に記載の相互接続構造体。
【請求項４】
前記複数の第１のトレンチ部分の各々の前記長さは、２μｍから６μｍまでである、請求項２に記載の相互接続構造体。
【請求項５】
前記第１の拡散バリア及び前記第２の拡散バリアの各々は、Ｔａ、ＴａＮ、Ｗ、ＷＮ、Ｔｉ、ＴｉＮ、Ｔａ／ＴａＮ、Ｔａ／ＴａＮ／Ｔａ、又はＴｉ／ＴｉＮを含む、請求項１に記載の相互接続構造体。
【請求項６】
前記第１のライナ及び前記第２のライナの各々は、Ｒｕ、Ｉｒ、Ｏｓ、Ｒｈ、Ｒｅ、Ｐｄ、Ｐｔ、Ａｕ、又はそれらの合金を含む、請求項１に記載の相互接続構造体。
【請求項７】
前記第１の幅は１８ｎｍから２６ｎｍまでであり、前記第２の幅は２０ｎｍから３０ｎｍまでである、請求項１又は請求項２に記載の相互接続構造体。
【請求項８】
前記第１の導電性材料部分及び前記第２の導電性材料部分の各々は、Ｃｕ又はＣｏを含む、請求項１に記載の相互接続構造体。
【請求項９】
前記誘電体材料層の上にある誘電体ハードマスク層をさらに備え、前記トレンチ開口部は、前記誘電体ハードマスク層を通って前記誘電体材料層内に延びる、請求項１に記載の相互接続構造体。
【請求項１０】
前記誘電体材料層と前記基板との間に配置された誘電体キャップ層をさらに備える、請求項８に記載の相互接続構造体。
【請求項１１】
前記相互接続構造体は、第２の金属線の上にある第１の金属線であり、前記第１の金属線は、ビア構造体により前記第２の金属線に電気的に接続される、請求項１に記載の相互接続構造体。
【請求項１２】
前記相互接続構造体は、第２の金属線の下にある第１の金属線であり、前記第１の金属線は、前記エレクトロマイグレーション阻止アイランド上に載っているビア構造体により前記第２の金属線に電気的に接続される、請求項１に記載の相互接続構造体。
【請求項１３】
相互接続構造体を形成する方法であって、
基板上に配置された誘電体材料層内にトレンチ開口部を形成することであって、前記トレンチ開口部は、第１の幅を有する複数の第１のトレンチ部分と、前記第１の幅より大きい第２の幅を有する少なくとも１つの第２のトレンチ部分とを含み、前記少なくとも１つの第２のトレンチ部分は前記複数の第１のトレンチ部分を互いから分離する、形成することと、
前記トレンチ開口部の側壁及び底面の上に第１の拡散バリア層を形成することと、
前記第１の拡散バリア層の上に第１のライナ層を形成することと、
第１の導電性材料層を形成して、前記トレンチ開口部の前記複数の第１のトレンチ部分を充填することと、
前記第１のライナ層の部分及び前記トレンチ開口部の前記少なくとも１つの第２のトレンチ部分により露出される前記第１の導電性材料層の端部上に、第２の拡散バリア層を形成することと、
前記第２の拡散バリア層の上に第２のライナ層を形成することと、
第２の導電性材料層を形成して、前記トレンチ開口部の前記少なくとも１つの第２のトレンチ部分を充填することと、
を含む、方法。
【請求項１４】
前記第１の導電性材料層を形成することは、リフロー・プロセスによって行われる、請求項１３に記載の方法。
【請求項１５】
前記リフロー・プロセスは、前記複数の第１のトレンチ部分だけを充填するが、前記少なくとも１つの第２のトレンチ部分は充填しない、請求項１４に記載の方法。
【請求項１６】
前記リフロー・プロセスは、Ｈｅ、Ａｒ、Ｎｅ、Ｎ２、Ｈ２、又はそれらの混合物を含む環境中で行われる、請求項１４に記載の方法。
【請求項１７】
前記リフロー・プロセスは、１００℃から４００℃までの範囲の温度で行われる、請求項１４に記載の方法。
【請求項１８】
前記複数の第１のトレンチ部分の各々は、ブレッヒ長と等しい又はこれより短い長さを有する、請求項１３に記載の方法。
【請求項１９】
前記複数の第１のトレンチ部分の各々の前記長さは、２μｍから６μｍまでである、請求項１８に記載の方法。
【請求項２０】
前記第１の拡散バリア層及び前記第２の拡散バリア層の各々は、Ｔａ、ＴａＮ、Ｗ、ＷＮ、Ｔｉ、ＴｉＮ、Ｔａ／ＴａＮ、Ｔａ／ＴａＮ／Ｔａ、又はＴｉ／ＴｉＮを含む、請求項１３に記載の方法。
【請求項２１】
前記第１のライナ層及び前記第２のライナ層の各々は、Ｒｕ、Ｉｒ、Ｏｓ、Ｒｈ、Ｒｅ、Ｐｄ、Ｐｔ、Ａｕ、又はそれらの合金を含む、請求項１３に記載の方法。
【請求項２２】
前記誘電体材料層の上面から、前記第２の導電性材料層、前記第２のライナ層、前記第２の拡散バリア層、前記第１の導電性材料層、前記第１のライナ層、及び第１の拡散バリア層の部分を除去することをさらに含む、請求項１３に記載の方法。
【請求項２３】
前記第２の導電性材料層を形成する前に、前記第２のライナ層及び前記第２の拡散バリア層の水平部分を除去することをさらに含む、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相互接続構造体に関し、より特定的には、強化されたエレクトロマイグレーション性能を有する相互接続構造体に関する。
【背景技術】
【０００２】
金属相互接続部は、半導体デバイスを回路内に相互接続するために用いられる。増大した密度及び向上した性能をもたらすために、継続的な努力で回路がより小さい寸法に縮小されるにつれて、相互接続部の線幅がますます狭くなり、それにより金属相互接続部がエレクトロマイグレーションのような悪影響をより受けやすくなる。エレクトロマイグレーションは、高密度の電流が金属相互接続部を通って流れるときに発生し、それにより金属原子が金属相互接続部のアノード端に向けて移動する。長期間にわたって、金属相互接続部のアノード端に金属が蓄積すると、システム内の局所的な機械応力が著しく増大し、金属相互接続部の抵抗の増大又は故障を発生させ、そのどちらも回路の信頼性を低下させる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従って、金属相互接続部の線幅が縮小するにつれて、金属相互接続部を通る相対電流密度が増大し続けるとき、金属相互接続部のエレクトロマイグレーション性能を強化するための必要性が残っている。
【課題を解決するための手段】
【０００４】
本発明は、相互接続構造体内にエレクトロマイグレーション阻止アイランド（electromigration blocking island）を形成することによって、エレクトロマイグレーション信頼性が改善された相互接続構造体を提供する。エレクトロマイグレーション阻止アイランドは、相互接続構造体を、各々がブレッヒ長（Blech length）と等しい又はこれより短い長さを有するセグメントに分割し、よって、相互接続金属のエレクトロマイグレーションを効果的に妨げる。
【０００５】
本発明の一態様において、相互接続構造体が提供される。相互接続構造体は、基板上にある誘電体材料層内に配置されたトレンチ開口部を含む。トレンチ開口部は、第１の幅を有する複数の第１のトレンチ部分と、第１の幅より大きい第２の幅を有する少なくとも１つの第２のトレンチ部分とを含む。少なくとも１つの第２のトレンチ部分は、複数の第１のトレンチ部分を互いから分離する。相互接続構造体は、トレンチ開口部の側壁及び底面上にある第１の拡散バリアと、第１の拡散バリア上にある第１のライナと、複数の第１のトレンチ部分内に配置された第１のライナの部分上にあり、複数の第１のトレンチ部分の残りの空間を充填する第１の導電性材料部分とをさらに含む。相互接続構造体は、少なくとも１つの第２のトレンチ部分内に配置され、隣接する第１の導電性材料部分のそれぞれの端部に当接する、エレクトロマイグレーション阻止アイランドをさらに含む。エレクトロマイグレーション阻止アイランドは、少なくとも１つの第２のトレンチ部分内に配置された第１のライナの部分及び隣接する第１の導電性材料部分のそれぞれの端部上にある第２の拡散バリアと、第２の拡散バリア上にある第２のライナと、第２のライナ上にある第２の導電性材料部分とを含む。第２の導電性材料部分は、少なくとも１つの第２のトレンチ部分の残りの空間を充填する。
【０００６】
本発明の別の実施形態において、相互接続構造体は、基板上にある誘電体材料層内に配置されたトレンチ開口部を含む。トレンチ開口部は、第１の幅を有する複数の第１のトレンチ部分と、第１の幅より大きい第２の幅を有する少なくとも１つの第２のトレンチ部分とを含む。少なくとも１つの第２のトレンチ部分は、複数の第１のトレンチ部分を互いから分離する。相互接続構造体は、トレンチ開口部の側壁及び底面上にある第１の拡散バリアと、第１の拡散バリア上にある第１のライナと、複数の第１のトレンチ部分内に配置された第１のライナの部分上にあり、複数の第１のトレンチ部分の残りの空間を充填する第１の導電性材料部分とをさらに含む。相互接続構造体は、少なくとも１つの第２のトレンチ部分内に配置され、隣接する第１の導電性材料部分のそれぞれの端部に当接する、エレクトロマイグレーション阻止アイランドをさらに含む。エレクトロマイグレーション阻止アイランドは、少なくとも１つの第２のトレンチ部分内に配置された第１のライナの垂直部分及び隣接する第１の導電性材料部分のそれぞれの端部上にある第２の拡散バリアと、第２の拡散バリア上にある第２のライナと、第２のライナ上にある第２の導電性材料部分とを含む。第２の導電性材料部分は、少なくとも１つの第２のトレンチ部分の残りの空間を充填する。
【０００７】
本発明の別の実施形態において、相互接続構造体を形成する方法が提供される。この方法は、最初に、基板上に配置された誘電体材料層内に配置された誘電体材料内にトレンチ開口部を形成することを含む。トレンチ開口部は、第１の幅を有する複数の第１のトレンチ部分と、第１の幅より大きい第２の幅を有する少なくとも１つの第２のトレンチ部分とを含む。少なくとも１つの第２のトレンチ部分は、複数の第１のトレンチ部分を互いから分離する。トレンチ開口部の側壁及び底面の上に第１の拡散バリア層を形成し、続いて第１の拡散バリア層の上に第１のライナ層を形成した後、第１の導電性材料層を形成して、トレンチ開口部の複数の第１のトレンチ部分を充填する。次に、第１のライナ層の部分及びトレンチ開口部の少なくとも１つの第２のトレンチ部分により露出される第１の導電性材料層の端部上に、第２の拡散バリア層を形成する。第２の拡散バリア層の上に第２のライナ層を形成した後、第２の導電性材料層を形成して、トレンチ開口部の少なくとも１つの第２のトレンチ部分を充填する。
【０００８】
ここで、添付図面を参照して、本発明の好ましい実施形態を単なる例として説明する。
【図面の簡単な説明】
【０００９】
【図１Ａ】本発明の第１の実施形態による、基板上に形成された材料スタック内に、少なくとも１つの広いトレンチ部分により離間された狭いトレンチ部分を含むトレンチ開口部を形成した後の、第１の半導体構造体の上面図である。
【図１Ｂ】線Ｂ−Ｂ’に沿った図１Ａの第１の半導体構造体の断面図である。
【図１Ｃ】線Ｃ−Ｃ’に沿った図１Ａの第１の半導体構造体の断面図である。
【図２Ａ】トレンチ開口部の側壁及び底面、並びに材料スタック内の誘電体ハードマスク層の上面上に、底部から上部へ、第１の拡散バリア層及び第１のライナ層のスタックを形成した後の、図１Ａ〜図１Ｃの半導体構造体の上面図である。
【図２Ｂ】線Ｂ−Ｂ’に沿った図２Ａの第１の半導体構造体の断面図である。
【図２Ｃ】線Ｃ−Ｃ’に沿った図２Ａの第１の半導体構造体の断面図である。
【図３Ａ】第１の導電性材料層を形成して、広いトレンチ部分は充填せず、狭いトレンチ部分を充填した後の、図２Ａ〜図２Ｃの第１の半導体構造体の上面図である。
【図３Ｂ】線Ｂ−Ｂ’に沿った図３Ａの第１の半導体構造体の断面図である。
【図３Ｃ】線Ｃ−Ｃ’に沿った図３Ａの第１の半導体構造体の断面図である。
【図４Ａ】第１のライナ層及び第１の導電性材料層の上に、底部から上部へ、第２の拡散バリア層及び第２のライナ層のスタックを形成した後の、図３Ａ〜図３Ｃの第１の半導体構造体の上面図である。
【図４Ｂ】線Ｂ−Ｂ’に沿った図４Ａの第１の半導体構造体の断面図である。
【図４Ｃ】線Ｃ−Ｃ’に沿った図４Ａの第１の半導体構造体の断面図である。
【図５Ａ】第２のライナ層の上に第２の導電性材料層を形成して広いトレンチ部分を充填した後の、図４Ａ〜図４Ｃの第１の半導体構造体の上面図である。
【図５Ｂ】線Ｂ−Ｂ’に沿った図５Ａの第１の半導体構造体の断面図である。
【図５Ｃ】線Ｃ−Ｃ’に沿った図５Ａの第１の半導体構造体の断面図である。
【図６Ａ】誘電体ハードマスク層の上面から、第２の導電性材料、第２のライナ層、第２の拡散バリア層、第１の導電性材料層、第１のライナ層及び第１の拡散バリア層の部分を除去した後の、図５Ａ〜図５Ｃの第１の半導体構造体の上面図である。
【図６Ｂ】線Ｂ−Ｂ’に沿った図６Ａの第１の半導体構造体の断面図である。
【図６Ｃ】線Ｃ−Ｃ’に沿った図６Ａの第１の半導体構造体の断面図である。
【図７Ａ】本発明の第２の実施形態による、基板上に配置された材料スタック内に、少なくとも１つの広いトレンチ部分により離間された狭いトレンチ部分を含む第１のトレンチ開口部と、基板の部分を露出するビア開口部の上にあり、これと交差する第２のトレンチ開口部と、ビア開口部とを形成した後の、第２の半導体構造体の上面図である。
【図７Ｂ】線Ｂ−Ｂ’に沿った図７Ａの第２の半導体構造体の断面図である。
【図７Ｃ】線Ｃ−Ｃ’に沿った図７Ａの第２の半導体構造体の断面図である。
【図８Ａ】第１のトレンチ開口部、第２のトレンチ開口部及びビア開口部の側壁及び底面、並びに材料スタック内の誘電体ハードマスク層の上面の上に、底部から上部へ、第１の拡散バリア層及び第１のライナ層のスタックを形成し、続いて第１の導電性材料層を形成して、第１のトレンチ開口部の狭いトレンチ部分及びビア開口部を充填した後の、図７Ａ〜図７Ｃの第２の半導体構造体の上面図である。
【図８Ｂ】線Ｂ−Ｂ’に沿った図８Ａの第２の半導体構造体の断面図である。
【図８Ｃ】線Ｃ−Ｃ’に沿った図８Ａの第２の半導体構造体の断面図である。
【図９Ａ】第１のライナ層及び第１の導電性材料層の上に、底部から上部へ、第２の拡散バリア層及び第２のライナ層のスタックを形成した後の、図８Ａ〜図８Ｃの第２の半導体構造体の上面図である。
【図９Ｂ】線Ｂ−Ｂ’に沿った図９Ａの第２の半導体構造体の断面図である。
【図９Ｃ】線Ｃ−Ｃ’に沿った図９Ａの第２の半導体構造体の断面図である。
【図１０Ａ】第２の拡散バリア層及び第２のライナ層の水平部分を除去した後の、図９Ａ〜図９Ｃの第２の半導体構造体の上面図である。
【図１０Ｂ】線Ｂ−Ｂ’に沿った図１０Ａの第２の半導体構造体の断面図である。
【図１０Ｃ】線Ｃ−Ｃ’に沿った図１０Ａの第２の半導体構造体の断面図である。
【図１１Ａ】第１のトレンチ開口部の広いトレンチ部分及び第２のトレンチ開口部内に第２の導電性材料層を堆積し、誘電体ハードマスク層の上面から、第２の導電性材料、第２のライナ層、第２の拡散バリア層、第１の導電性材料層、第１のライナ層及び第１の拡散バリア層の部分を除去した後の、図１０Ａ〜図１０Ｃの第２の半導体構造体の上面図である。
【図１１Ｂ】線Ｂ−Ｂ’に沿った図１１Ａの第２の半導体構造体の断面図である。
【図１１Ｃ】線Ｃ−Ｃ’に沿った図１１Ａの第２の半導体構造体の断面図である。
【図１２】第１の半導体構造体から得ることができる第１のマルチレベル相互接続構造体の断面図である。
【図１３】第１のマルチレベル相互接続構造体の変形の断面図である。
【図１４】第１の半導体構造体から得ることができる第２のマルチレベル相互接続構造体の断面図である。
【発明を実施するための形態】
【００１０】
ここで添付図面を参照して、本発明の実施形態をさらに詳細に説明する。図面は、例証目的だけのために与えられ、従って、縮尺通りに描かれていないことに留意されたい。また、同様の対応する要素は、同様の参照数字によって言及されることにも留意されたい。
【００１１】
以下の説明において、本発明の種々の実施形態の理解を与えるために、特定の構造体、構成要素、材料、寸法、処理ステップ及び技術等の多くの特定の詳細が説明される。しかしながら、当業者であれば、本発明の種々の実施形態は、これらの特定の詳細なしに実施できることを理解するであろう。他の例においては、本発明を曖昧にするのを避けるために、周知の構造体又は処理ステップは詳細には説明されていない。
【００１２】
図１Ａ〜図１Ｃを参照すると、本発明の第１の実施形態による第１の半導体構造体が、少なくとも１つの開口部が内部に形成された材料スタックを含む。材料スタックは、基板１０上に形成され、底部から上部へ、誘電体キャップ層２０、誘電体材料層３０、誘電体ハードマスク層４０を含む。
【００１３】
基板１０は、半導体基板、誘電体基板、導電性材料基板、又はそれらの組み合わせとすることができる。基板１０は、当技術分野において周知のようなバルク半導体基板又は半導体オン・インシュレータ（ＳＯＩ）基板を含むことができる。基板１０は、随意的に、少なくとも１つの誘電体材料層及び金属線、及び／又は内部に埋め込まれた金属ビア構造体を含む相互接続構造体を含むことができる。基板１０の上面は平坦とすることができ、又は平坦でないトポロジを有することができる。
【００１４】
誘電体キャップ層２０は、上位から下方に拡散し得る不純物から、下にある基板１０を保護することができ、金属不純物、湿分、又はガス状不純物の垂直方向の拡散を防ぐ拡散バリア層として機能することができる。誘電体キャップ層２０は、例えば、窒化シリコン、酸窒化シリコン、炭化シリコン、窒素及び水素ドープ炭化シリコン（ＳｉＣＮＨ）、又はそれらの組み合わせを含むことができる。誘電体キャップ層２０は、例えば、化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）によって形成することができる。誘電体キャップ層２０の厚さは、２５ｎｍから５０ｎｍまでとすることができるが、より薄い及びより厚い厚さを用いることもできる。誘電体キャップ層２０は随意的なものであり、本発明の幾つかの実施形態においては省略することができる。
【００１５】
誘電体材料層３０は、一般に、低ｋ誘電体材料を含む。「低ｋ」とは、約４．０又はそれより小さい誘電率を有する誘電体材料を意味する。例示的な低ｋ誘電体材料として、これらに限定されるものではないが、二酸化シリコン、有機シリケート、シルセスキオキサン、非ドープ・シリケート・ガラス（ＵＳＧ）、フルオロシリケート・ガラス（ＦＳＧ）ＳｉＣＯＨ及びホウリン酸シリケート・ガラス（ＢＰＳＧ）を含む。誘電体材料層３０は、ＣＶＤ、プラズマ強化化学気相堆積（ＰＥＣＶＤ）又はスピン・コーティングにより形成することができる。誘電体材料層３０の厚さは、１００ｎｍから１０００ｎｍまでとすることができるが、より薄い及びより厚い厚さを用いることもできる。
【００１６】
誘電体ハードマスク層４０は、後の平坦化プロセスの間により大きい機械的強度を与えるために用いることができる。代替的に又は付加的に、誘電体ハードマスク層４０は、下にある層をエッチングするためのエッチング・マスクとして用いることができる。誘電体ハードマスク層４０は、例えば、窒化シリコン、酸窒化シリコン、有機シリケート、又はそれらの組み合わせを含むことができる。一実施形態において、誘電体ハードマスク層４０は、テトラエチルオルソシリケート（ＴＥＯＳ）から成る。誘電体ハードマスク層４０は、例えばＰＥＣＶＤ、ＣＶＤ又はＡＬＤによって形成することができる。誘電体ハードマスク層４０の厚さは、１５ｎｍから５０ｎｍまでとすることができるが、より薄い及びより厚い厚さを用いることもできる。誘電体ハードマスク層４０は随意的なものであり、本発明の幾つかの実施形態においては省略することができる。
【００１７】
一実施形態においては、図１Ａに示されるように、少なくとも１つの開口部が、誘電体ハードマスク層４０を通って誘電体材料層３０内に延びるトレンチ開口部５２を含む。トレンチ開口部５２は、長さ方向（lengthwise direction）に延び、第１の幅Ｗ１を有するトレンチ部分５２Ａと、第１の幅Ｗ１より大きい第２の幅Ｗ２を有する少なくとも１つの広いトレンチ部分５２Ｂとを含む。本明細書で用いられる場合、「長さ方向」とは、これに沿ってオブジェクトが最も多く延びる水平方向である。第１の幅Ｗ１は、一般的には、第２の幅Ｗ２の約６０％から９０％までである。第１の幅Ｗ１は、１８ｎｍから２６ｎｍまでとすることができ、第２の幅Ｗ２は、２０ｎｍから３０ｎｍまでとすることができるが、より薄い及びより厚い厚さを用いることもできる。一実施形態において、第１の幅Ｗ１は１８ｎｍであり、第２の幅Ｗ２は２４ｎｍである。広いトレンチ部分５２Ｂは、トレンチ開口部５２に沿って長手方向に離間配置されるので、隣接する広いトレンチ部分５２Ｂの間に配置される狭いトレンチ部分５２Ａの各々は、後で形成される相互接続構造体のブレッヒ長と等しい又はこれより短い長さＬを有する。ブレッヒ長は、それより下で相互接続構造体内のエレクトロマイグレーションが発生しない長さを表す。各狭いトレンチ部分５２Ａの長さＬは、その幅及びデバイス動作温度によって決まる。一実施形態において、各狭いトレンチ部分５２Ａの長さＬは、２μｍから６μｍまでとすることができるが、より薄い及びより厚い厚さを用いることもできる。
【００１８】
トレンチ開口部５２は、当技術分野において周知のリソグラフィ及びエッチングによって形成することができる。リソグラフィは、ＣＶＤ、ＰＥＣＶＤ、スピン・コーティング、化学溶液堆積、又は蒸着を用いて、誘電体ハードマスク層４０の上にフォトレジスト(図示せず）を塗布することを含む。フォトレジストを放射のパターンに露光させ、従来のレジスト現像剤を用いて露光されたレジストを現像することを含むリソグラフィ・プロセスを、フォトレジストに施す。リソグラフィ・ステップは、誘電体ハードマスク層４０の上に、パターン形成されたフォトレジストをもたらし、このパターン形成されたフォトレジストは、後で誘電体材料層３０内に形成されるトレンチ開口部５２の幅を定める。パターン形成されたフォトレジスト内の開口部の幅を調整することによって、トレンチ開口部５２の広いトレンチ部分５２Ｂを達成することができる。パターン形成されたフォトレジストをもたらした後、１つ又は複数のエッチング・プロセスを用いて、パターンを誘電体ハードマスク層４０に、引き続き第２の誘電体材料層３０内に転写する。パターンを誘電体ハードマスク層４０内に転写した直後、パターン形成されたフォトレジストを剥離し、例えばアッシングなどの従来の剥離プロセスを用いて、パターン形成された誘電体ハードマスク層（図示せず）を形成することができる。代替的に、パターンを誘電体材料層３０内に転写した後、パターン形成されたフォトレジストを剥離することもできる。パターンの転写に用いられるエッチングは、例えば反応性イオン・エッチング（ＲＩＥ）、イオン・ビーム・エッチング、プラズマ・エッチング、又はレーザ・アブレーションなどの乾式エッチング・プロセス、湿式化学エッチング・プロセス、又はそれらの組み合わせを含むことができる。
【００１９】
図２Ａ〜図２Ｃを参照すると、第１の拡散バリア層６２Ｌが、トレンチ開口部５２の側壁及び底面、並びに誘電体ハードマスク層４０の上面の上に共形に（conformally）堆積される。第１の拡散バリア層６２Ｌは、導電性材料が誘電体材料層３０内へ拡散するのを防止するためのバリアとして機能する。第１の拡散バリア層６２Ｌは、Ｔａ、ＴａＮ、Ｗ、ＷＮ、Ｔｉ、ＴｉＮ、又はＴａ／ＴａＮ、Ｔａ／ＴａＮ／Ｔａ及びＴｉ／ＴｉＮなどのそれらのスタックを含むことができる。一実施形態において、第１の拡散バリア層６２Ｌは、ＴａＮから成る。第１の拡散バリア層６２Ｌは、例えば、ＣＶＤ、ＡＬＤ、ＰＥＣＶＤ、又はＰＶＤによって形成することができる。形成される第１の拡散バリア層６２Ｌは、５ｎｍから４０ｎｍまでの厚さを有するように形成することができるが、より薄い及びより厚い厚さを用いることもできる。
【００２０】
次に、第１のライナ層６４Ｌが、例えば、ＰＶＤ、ＣＶＤ、又はＡＬＤによって第１の拡散バリア層６２Ｌの上に共形に堆積される。第１のライナ層６４Ｌは、導電性材料による狭いトレンチ部分５２Ａの完全な充填を促進する一方で、ボイドを実質的に排除する。第１のライナ層６４Ｌは、例えば、Ｒｕ、Ｉｒ、Ｏｓ、Ｒｈ、Ｒｅ、Ｐｄ、Ｐｔ、Ａｕ、又はそれらの合金のような貴金属を含むことができる。一実施形態においては、第１のライナ層６４Ｌは、Ｒｕから成る。第１のライナ層６４Ｌの厚さは、１ｎｍから２０ｎｍまでの範囲にわたることができるが、より薄い及びより厚い厚さを用いることもできる。
【００２１】
図３Ａ〜図３Ｃを参照すると、狭いトレンチ部分５２Ａが完全に充填されるまで、リフロー・プロセスによって、第１の導電性材料層６６Ｌが第１のライナ層６４Ｌ上に堆積され、一方、広いトレンチ部分５２Ｂは充填されないままである。第１の導電性材料層６６Ｌは、Ｃｕ又はＣｏを含むことができる。幾つかの実施形態において、リフロー・プロセスは、１００℃から４００℃までの高温で行われる。幾つかの実施形態において、リフロー・プロセスは、例えば、Ｈｅ、Ａｒ、Ｎｅ、Ｎ２及びそれらの混合物を含む不活性ガス中で実施することができる。他の実施形態においては、リフロー・プロセスは、反応性ガス中で実施することができる。一実施形態において、反応性ガスは、Ｈ２及びＮ２の混合物である。リフロー・プロセスは、トレンチ開口部５２の狭いトレンチ部分５２Ａ内に、実質的にボイドのない第１の導電性材料層６６Ｌを生成する。
【００２２】
図４Ａ〜図４Ｃを参照すると、第２の拡散バリア層７２Ｌが、第１のライナ層６４Ｌ及び第１の導電性材料層６６Ｌの上に共形に堆積される。第２の拡散バリア層７２Ｌは、拡散バリア層６２Ｌの金属と同じ又は異なる金属を含むことができる。
【００２３】
続いて、第２の拡散バリア層７２Ｌの上に、第２のライナ層７４Ｌが共形に堆積される。第２のライナ層７４Ｌは、第１のライナ層６４Ｌの金属と同じ又は異なる金属を含むことができる。第１の拡散バリア層６２Ｌ及び第１のライナ層６４Ｌの各々について上述した処理技術及び厚さの範囲は、本明細書で第２の拡散バリア層７２Ｌ及び第２のライナ層７４Ｌの形成にも適用可能である。
【００２４】
図５Ａ〜図５Ｃを参照すると、第２のライナ層７４Ｌの上に、第２の導電性材料層７６Ｌが堆積され、トレンチ開口部５２の広いトレンチ部分５２Ｂを完全に充填する。第２の導電性材料層７６Ｌは、第１の導電性材料層６６Ｌの導電性材料と同じ又は異なる導電性材料を含むことができる。第２の導電性材料層７６Ｌは、例えば、ＣＶＤ、ＰＶＤ、ＡＬＤ、又はめっきのような従来の堆積プロセスによって形成することができる。第２の導電性材料層７６Ｌは、第２の導電性材料層７６Ｌの上面が第２のライナ層７４Ｌの最上面より上に配置されるような厚さに堆積される。
【００２５】
図６Ａ〜図６Ｃを参照すると、例えばＣＭＰなどの平坦化プロセスを用いて、第２の導電性材料層７６Ｌ、第２のライナ層７４Ｌ、第２の拡散バリア層７２Ｌ、第１のライナ層６４Ｌ、第１の拡散バリア層６２Ｌ、及び誘電体ハードマスク層４０の上面の上に配置された第１の導電性材料層６６Ｌの部分が、除去される。第１の拡散バリア層６２Ｌの残りの部分は、第１の拡散バリア６２を構成する。第１の拡散バリア層６４Ｌの残りの部分は、第１のライナ６４を構成する。トレンチ開口部５２の狭いトレンチ部分５２Ａの各々内の第１の導電性材料層６６Ｌの残りの部分は、第１の導電性材料６６を構成する。広いトレンチ部分５２Ｂの各々内の第２の拡散バリア層７２Ｌの残りの部分は、第２の拡散バリア７２を構成する。広いトレンチ部分５２Ｂの各々内の第２のライナ層７４Ｌの残りの部分は、第２のライナ７４を構成する。広いトレンチ部分５２Ｂの各々内の第２の導電性材料層７６Ｌの残りの部分は、第２の導電性材料部分７６を構成する。第１の拡散バリア６２、第１のライナ６４及び第１の導電性材料部分６６は協働して相互接続構造体を定める。第２の拡散バリア７２、第２のライナ７４、及び広いトレンチ部分５２Ｂの各々内に配置された第２の導電性材料部分７６は、協働してエレクトロマイグレーション阻止アイランドを定める。
【００２６】
本発明の実施形態において、エレクトロマイグレーション阻止アイランド（７２、７４、７６）は、相互接続構造体（６２、６４、６６）を、各々がブレッヒ長と等しい又はこれより短い長さを有する複数の相互接続セグメントに分割し、よって、エレクトロマイグレーション耐性を保証する。隣接する第１の導電性材料部分６６と第２の導電性材料部分７６との間に配置された第２の拡散バリア７２及び第２のライナ部分７４の部分は、相互接続構造体（６２、６４、６６）内の長距離の金属原子のマイグレーションを妨げるための拡散防止境界として働く。従って、ＩＣの信頼性を向上させることができる。エレクトロマイグレーション阻止アイランド（７２、７４、７６）の存在のため、相互接続構造体（６２、６４、６６）はエレクトロマイグレーションによる故障（electromigration failure）を被らないので、相互接続構造体（６２、６４、６６）は恒久的（immortal）であると考えられる。さらに、エレクトロマイグレーション阻止アイランド（７２、７４、７６）は、最初により小さい寸法を有するそれらの狭いトレンチ部分を優先的に充填する金属リフロー・プロセスを利用して形成されるので、相互接続構造体（６２、６４、６６）内にこうしたエレクトロマイグレーション阻止アイランド（７２、７４、７６）を生成するために、付加的なリソグラフィ及びエッチング・プロセスは必要でない。従って、製造時間及びコストを減らすことができる。
【００２７】
図７Ａ〜図７Ｃを参照すると、本発明の第２の実施形態による第２の半導体構造体が、第１のトレンチ開口部５２と、第２のトレンチ開口部５４と、図１Ａ〜図１Ｃの材料スタック内に形成された、第２のトレンチ開口部５４の下にありこれと交差するビア開口部５６とを含む。
【００２８】
第１のトレンチ開口部５２は、図１Ａ〜図１Ｃに説明されるのと同じ狭いトレンチ部分５２Ａと、少なくとも１つの広いトレンチ部分５２Ｂとを含む。第２のトレンチ開口部５４は、その全長にわたって均一な第３の幅Ｗ３を有する長い分割されていないトレンチである。第３の幅Ｗ３は、相互接続金属のエレクトロマイグレーションが発生し得る限界幅を上回る。一実施形態において、第３の幅Ｗ３は、狭いトレンチ部分５２Ａの第１の幅Ｗ１の少なくとも３倍となるように設定される。ビア開口部５６は、誘電体キャップ層２０を通って延びて、基板１０の一部を露出させる。
【００２９】
第１のトレンチ開口部５２、第２のトレンチ開口部５４及びビア開口部５６は、いずれかの従来のデュアルダマシン・プロセスによって形成することができる。一実施形態において、第１のリソグラフィ・パターン形成プロセスを行って、トレンチ開口部５２、５４を誘電体材料層３０の厚さの途中までパターン形成及びエッチングし、続いて第２のリソグラフィ・パターン形成プロセスを行って、第２のトレンチ開口部５４内のビア開口部５６を、誘電体材料層３０の残りを通り、存在する場合には誘電体キャップ層２０を通ってパターン形成及びエッチングする、トレンチ・ファースト・デュアルダマシン・プロセスを用いることができる。ビア開口部５６は、第２のトレンチ開口部５４と交差する。
【００３０】
図８Ａ〜図８Ｃを参照すると、図２Ａ〜図２Ｃの処理ステップを行って、トレンチ開口部５２、５４及びビア開口部５６の側壁及び底面上に第１の拡散バリア層６２Ｌを形成し、第１の拡散バリア層６２Ｌの上に第１のライナ層６４Ｌを形成する。その後、図３Ａ〜図３Ｂの処理ステップを行って、第１のトレンチ開口部５２の狭いトレンチ部分５２Ａ及びビア開口部５６を第１の導電性材料層で充填し、一方、第１のトレンチ開口部５２の広いトレンチ部分５２Ｂ及び第２のトレンチ開口部５４を含む比較的広い開口部は充填されないままである。狭いトレンチ部分５２Ａ内に配置された第１の導電性材料層の部分は、第１の導電性材料層部分１６６を構成する。ビア開口部５６内に配置された第１の導電性材料層の部分は、ビア充填部分８０を構成する。
【００３１】
図９Ａ〜図９Ｃを参照すると、図４Ａ〜図４Ｃの処理ステップを行って、第１のライナ層６４Ｌ、第１の導電性材料層部分１６６及びビア充填部分８０の上に第２の拡散バリア層１７２Ｌを形成し、続いて第２の拡散バリア層１７２Ｌの上に第２のライナ層１７４Ｌを形成する。
【００３２】
図１０Ａ〜図１０Ｃを参照すると、異方性エッチングによって、第１のライナ層６４Ｌの最上面、並びに第１のトレンチ開口部５２及び第２のトレンチ開口部５４の底面から、第２の拡散バリア層１７２Ｌ及び第２のライナ層１７４Ｌの水平部分が除去される。異方性エッチングは、第１のライナ層６４Ｌ及び第１の導電性材料層に対して選択的に第２の拡散バリア層１７２Ｌ及び第２のライナ層１７４Ｌの材料を除去する、例えばＲＩＥなどの乾式エッチング又は湿式化学エッチングとすることができる。第１のトレンチ開口部５２及び第２のトレンチ開口部５４の側壁上に残る第２の拡散バリア層１７２Ｌの垂直部分は、ここでは第２の拡散バリア層部分１７２と呼ばれる。第１のトレンチ開口部５２及び第２のトレンチ開口部５４の側壁上に残る第２のライナ層１７４Ｌの垂直部分は、ここでは第２のライナ層部分１７４と呼ばれる。従って、各々の第２のトレンチ開口部５４の底部にビア充填部分８０が露出される。
【００３３】
ビア充填部分８０の上部から第２の拡散バリア層１７２Ｌ及び第２のライナ層１７４Ｌを除去することにより、相互接続構造体内へ第２の組の拡散バリア及びライナを導入する結果生じるライン抵抗が低減する。
【００３４】
図１１Ａ〜図１１Ｃを参照すると、図５Ａ〜図５Ｃの処理ステップを行うことによって、第２の導電性材料層（図示せず）を堆積させて、第１のトレンチ開口部５２及び第２のトレンチ開口部５４の残りの空間を充填する。その後、例えばＣＭＰによって、誘電体ハードマスク層４０の上面の上に配置された、第２の導電性材料層、第２のライナ層部分１７４、第２の拡散バリア層部分１７２、第１のライナ層６４Ｌ、第１の拡散バリア層６２Ｌ、及び第１の導電性材料部分１６６の部分を除去する。第１のトレンチ開口部５２、第２のトレンチ開口部５４及びビア開口部５６内の第１の拡散バリア層６２Ｌの残りの部分は、第１の拡散バリア６２を構成する。第１のトレンチ開口部５２、第２のトレンチ開口部５４及びビア開口部５６内の第１のライナ層６４Ｌの残りの部分は、第１のライナ６４を構成する。第１のトレンチ開口部５２の狭いトレンチ部分５２Ａ内の第１の導電性材料層部分１６６の残りの部分は、第１の導電性材料層部分１６６Ａを構成する。第１のトレンチ開口部５２の広いトレンチ部分５２Ｂ及び第２のトレンチ開口部５４内の第２の拡散バリア層部分１７２の残りの部分は、第２の拡散バリア１７２Ａを構成する。第１のトレンチ開口部５２の広いトレンチ部分５２Ｂ及び第２のトレンチ開口部５４内の第２のライナ層部分１７４の残りの部分は、第２のライナ１７４Ａを構成する。第１のトレンチ開口部５２の広いトレンチ部分５２Ｂ及び第２のトレンチ開口部５４内の第２の導電性材料層７６Ｌの残りの部分は、第２の導電性材料部分７６を構成する。
【００３５】
第１の拡散バリア６２、第１のライナ６４、第１のトレンチ開口部５２の狭いトレンチ部分５２Ａ内に配置された第１の導電性材料部分１６６Ａは、協働して第１の相互接続構造体を定める。第２の拡散バリア７２、第２のライナ１７４、第１のトレンチ開口部５２の広いトレンチ部分５２Ｂ内に配置された第２の導電性材料層部分７６は、協働してエレクトロマイグレーション阻止アイランドを定める。第１の拡散バリア６２、第１のライナ６４、第２の拡散バリア７２、第２のライナ７４、及び第２のトレンチ開口部５４内に配置された第２の導電性材料層部分７６は、協働して第２の相互接続構造体を定める。第１の拡散バリア６２、第１のライナ６４、及びビア充填部分８０は、協働して第２の相互接続構造体（６２、６４、７２、７４、７６）を基板１０内の導電性構造部に電気的に接続するビア構造体を定める。
【００３６】
図１２は、第１の半導体構造体から得ることができる第１のマルチレベル相互接続構造体を示す。一実施形態において、図１２に示されるように、第１の金属線Ｍ１（すなわち、第１の相互接続構造体）が、ビア構造体Ｖ１によって、第２の金属線Ｍ２（すなわち、第２の相互接続構造体）に電気的に接続される。エレクトロマイグレーション阻止アイランド（７２、７４、７６）が、金属原子のエレクトロマイグレーションを妨げるように、第２の金属線Ｍ２内に生成される。
【００３７】
図１３は、第１のマルチレベル相互接続構造体の変形を示す。図１３において、第１の拡散バリア６２及び第１のライナ６４の部分が、ビア構造体Ｖ１の底部から除去され、ビア抵抗を低減させる。
【００３８】
図１４は、第１の半導体構造体から得ることができる第２のマルチレベル相互接続構造体を示す。図１４において、第１の金属線Ｍ１が、ビア構造体Ｖ１によって、第２の金属線Ｍ２に電気的に接続される。ビア構造体Ｖ１は、第１の金属線Ｍ１内に生成されたエレクトロマイグレーション阻止アイランド（７２、７４、７６）上に直接載っている。エレクトロマイグレーション阻止アイランド（７２、７４、７６）は、ビア底部接続部を通じた、又は阻止アイランド（７２、７４、７６）付近のＭ１又はＭ２金属線に沿った金属原子のエレクトロマイグレーションを妨げるための阻止境界として働く。
【００３９】
本発明をその好ましい実施形態に関して特に示し、説明してきたが、当業者であれば、本発明の範囲から逸脱することなく、上記の変更、並びに形態及び詳細の他の変更をなし得ることを理解するであろう。従って、本発明は、説明され例証される正確な形態及び詳細に制限されるものではなく、添付の特許請求の範囲内に含まれることが意図される。
【符号の説明】
【００４０】
１０：基板
２０：誘電体キャップ層
３０：誘電体材料層
４０：誘電体ハードマスク層
５２：（第１の）トレンチ開口部
５２Ａ：狭いトレンチ部分
５２Ｂ：広いトレンチ部分
５４：第２のトレンチ開口部
５６：ビア開口部
６２：第１の拡散バリア
６２Ｌ：第１の拡散バリア層
６４：第１のライナ
６４Ｌ：第１のライナ層
６６：第１の導電性材料
６６Ｌ：第１の導電性材料層
７２：第２の拡散バリア
７２Ｌ：第２の拡散バリア層
７４：第２のライナ
７４Ｌ：第２のライナ層
７６：第２の導電性材料部分
７６Ｌ：第２の導電性材料層
８０：ビア充填部分
１６６：第１の導電性材料層部分
１６６Ａ：第１の導電性材料部分
１７２：第２の拡散バリア層部分
１７２Ａ：第２の拡散バリア
１７２Ｌ：第２の拡散バリア層
１７４：第２のライナ層部分
１７４Ａ：第２のライナ
１７４Ｌ：第２のライナ層
Ｍ１：第１の金属線（第１の相互接続構造体）
Ｍ２：第２の金属線（第２の相互接続構造体）
Ｖ１：ビア構造体
【図１Ａ】
2018519656.tif 000003
【図１Ｂ】
2018519656.tif 000004
【図１Ｃ】
2018519656.tif 000005
【図２Ａ】
2018519656.tif 000006
【図２Ｂ】
2018519656.tif 000007
【図２Ｃ】
2018519656.tif 000008
【図３Ａ】
2018519656.tif 000009
【図３Ｂ】
2018519656.tif 000010
【図３Ｃ】
2018519656.tif 000011
【図４Ａ】
2018519656.tif 000012
【図４Ｂ】
2018519656.tif 000013
【図４Ｃ】
2018519656.tif 000014
【図５Ａ】
2018519656.tif 000015
【図５Ｂ】
2018519656.tif 000016
【図５Ｃ】
2018519656.tif 000017
【図６Ａ】
2018519656.tif 000018
【図６Ｂ】
2018519656.tif 000019
【図６Ｃ】
2018519656.tif 000020
【図７Ａ】
2018519656.tif 000021
【図７Ｂ】
2018519656.tif 000022
【図７Ｃ】
2018519656.tif 000023
【図８Ａ】
2018519656.tif 000024
【図８Ｂ】
2018519656.tif 000025
【図８Ｃ】
2018519656.tif 000026
【図９Ａ】
2018519656.tif 000027
【図９Ｂ】
2018519656.tif 000028
【図９Ｃ】
2018519656.tif 000029
【図１０Ａ】
2018519656.tif 000030
【図１０Ｂ】
2018519656.tif 000031
【図１０Ｃ】
2018519656.tif 000032
【図１１Ａ】
2018519656.tif 000033
【図１１Ｂ】
2018519656.tif 000034
【図１１Ｃ】
2018519656.tif 000035
【図１２】
2018519656.tif 000036
【図１３】
2018519656.tif 000037
【図１４】
2018519656.tif 000038
【国際調査報告】
2018519656.tif 000039
2018519656.tif 000040