(57)【要約】  ＤＭＳフィルタを備える配列において、ＤＭＳフィルタ（ＤＭＳ）の少なくとも１つのトランスデューサ（Ｗ）を対称に２つの電気的に並列接続されたトランスデューサ要素（Ｔ、Ｔ‘）に分割し、前記トランスデューサ要素は、少なくとも略半波長分離間される。その結果、両トランスデューサ要素の信号が阻止帯域の周波数において互いに相殺されるように、上側阻止帯域における減衰極が実現される。
2018501714.tif 000002
【特許請求の範囲】
【請求項１】
ＤＭＳフィルタを備える配列において、
前記ＤＭＳフィルタ（ＤＭＳ）は交互に圧電基板上で２つのリフレクタ（Ｒ１、Ｒ２）間に配置され、それぞれ配列の入力部又は出力部と接続される第１及び第２トランスデューサ（Ｗ１、Ｗ２）を有し、
少なくとも１つの前記トランスデューサ（Ｗ１、Ｗ２）が対称に２つの電気的に並列接続されたトランスデューサ要素に分割され、
前記トランスデューサ要素は、阻止帯域の周波数におけるその信号が互いに相殺されるように、その原点位置に対して、少なくとも略半波長分離間される。
【請求項２】
請求項１に記載の配列において、
前記トランスデューサ要素の端子電極フィンガの互いに対向する外側エッジにおいて、前記両トランスデューサ要素間で測定される自由間隔は波長よりも大きい。
【請求項３】
請求項２に記載の配列において、
前記基板上の前記両トランスデューサ要素間の自由間隔において、音響無励磁メタライゼーション部が配置される。
【請求項４】
請求項１〜３の何れか１項に記載の配列において、
前記第１及び第２トランスデューサから選択される、１つのタイプの２つ以上のトランスデューサが存在し、前記タイプの前記２つ以上のトランスデューサが同じ又は同様の方法でトランスデューサ要素に分割される。
【請求項５】
請求項１〜４の何れか１項に記載の配列において、
前記ＤＭＳフィルタは対称的に構成され、総数が奇数の第１及び第２トランスデューサを備え、前記ＤＭＳフィルタにおける外側の前記トランスデューサにも割り当てられているタイプから単数又は複数に分割された前記トランスデューサはなり、前記両外側トランスデューサを除いた前記タイプの全てのトランスデューサはトランスデューサ要素に分割される。
【請求項６】
請求項１〜５の何れか１項に記載の配列は、
前記ＤＭＳフィルタと直列接続された少なくとも１つの直列共振器とこれと並列接続された並列共振器とを更に備える。
【請求項７】
請求項６に記載の配列において、
前記配列の前記入力部及び前記出力部に各コイルは直列接続される。
【請求項８】
請求項６又は７に記載の配列において、
少なくともそれぞれの前記直列共振器に対して並列にキャパシタンスは接続される。
【請求項９】
請求項６〜８に記載の配列において、
単数又は複数の前記並列共振器は各１つの直列インダクタンス又は直列インダクタンス全体によりアース端子と接続される。
【請求項１０】
請求項１〜９の何れか１項に記載の配列において、
前記メタライゼーション部は、電気的にフローティング又は電気的に短絡したストリップ状パターンとして構成され
トランスデューサ、リフレクタ、及び前記ストリップ状パターンから選択される２つのユニットが互いに直接隣接する全ての領域において、ｎ個以下の電極フィンガ、リフレクタフィンガ、又はストリップ状パターンのストリップは前記トランスデューサ、前記リフレクタ、又は前記ストリップ状パターンそれぞれの残りの領域に対して縮小した間隔を有し、前記フィンガ又はストリップそれぞれの中央からの前記間隔を測定し、３≦ｎ≦１２が選択される。
【請求項１１】
前記第１トランスデューサの全てが並列接続される、請求項１〜１０の何れか１項に記載の配列。
【請求項１２】
前記第２トランスデューサの全てが並列接続される、請求項１〜１１の何れか１項に記載の配列。
【請求項１３】
第１及び第２トランスデューサから選択される少なくとも１つのタイプの前記トランスデューサは、対称なポートと接続される、請求項１〜１２の何れか１項に記載の配列。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＭＳフィルタを備え、急峻な右側エッジを有するフィルタ機能を有するフィルタ配列に関する。
【背景技術】
【０００２】
例えばＬＴＥ（登録商標）等の最近の通信規格用バンドパスフィルタは帯域幅とエッジ勾配に関する高い要求を満たす必要がある。高帯域幅及び隣接帯域に対して狭間隔を有する帯域が存在するのに比較して、そのために使用されるフィルタは充分に高い減衰を有する必要がある。これは急峻なエッジによってのみ実現可能である。
【０００３】
高帯域幅を有する低損失フィルタはＤＭＳフィルタとして実現可能である。しかし、ＤＭＳフィルタには、通過帯域の上側エッジは逆に非常に平坦に立ち下がり、高周波数領域で隣接する帯域と比較して僅かな選択性しか有さないという短所がある。よって、選択性能に乏しい。
【０００４】
広帯域フィルタには高結合の圧電基板材を組み込む必要がある。しかし、高結合とともに、少なくとも送信フィルタにおいては組み込みが必須である１ポート共振器における極零点距離が拡大する。そして、拡大した極零点距離から、広い遷移帯域幅や従って比較的僅少なエッジ勾配に至る。このことは各通信システムの要求を一部満たさない。
【０００５】
キャパシタンスを１ポート共振器と並列接続し、これをＤＭＳフィルタと接続すると、それにより、確かに、上側エッジに対応する１ポート共振器の極零点距離は縮小する。但し、それに伴い、並列接続したキャパシタンスを備えない共振器に比べて、そのように変更された共振器の長所も損なわれる。これは、特に通過帯域の上側エッジにおける挿入損失の拡大という結果を招く。
【０００６】
この課題を解決するべく様々な取り組みがなされてきたが、全て新たな短所を有しているため、技術的又は経済的理由から適用可能ではない。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
よって、本発明の課題は、この公知のＤＭＳフィルタよりも、近傍上側阻止帯域において非常に高い選択性能を有する、ＤＭＳフィルタを有する配列、つまりフィルタ配列を提供することである。更なる課題は、そのようなフィルタの帯域幅を十分に高く調整することである。
【課題を解決するための手段】
【０００８】
この課題は本発明の請求項１に記載の配列により解決される。本発明の有利な形態は更なる請求項に見出される。
【０００９】
新規なＤＭＳフィルタを備える配列が提供される。ＤＭＳフィルタは特に交互に圧電基板上で２つのリフレクタ間に配置される第１及び第２トランスデューサを有する。第１トランスデューサは配列の入力部又は出力部と接続され、第２トランスデューサはそれぞれ配列の他方の入力部又は出力部と接続される。
【００１０】
公知のＤＭＳフィルタと比べると、本発明のＤＭＳフィルタにおいては、第１又は第２トランスデューサから選択される、１つのタイプの少なくとも１つのトランスデューサ、しかし有利には１つのタイプの全てのトランスデューサが対称に２つの電気的に並列接続されたトランスデューサ要素に分割される。両トランスデューサ要素は、分割されていないトランスデューサにおけるその原点位置に対して、波長λの半分プラスλのｎ倍（ｎは０以上の整数（０、１、２等））よりも多少短く離間される。その場合、公知の配列との差Ｄは例えば以下の値
Ｄ＝０，５λ，−ｄ＋ｎλ
をとり、０＜ｄ＜０，２λである。よって元のトランスデューサにおけるフィンガ間隔とは最早一致しない両トランスデューサ要素の間隔は、その場合、両トランスデューサ要素から発生した阻止帯域の周波数における音響又は電気信号が互いに相殺されるような大きさとなる。その場合、この周波数について、伝達関数における零点が生じる。続いて、２つのトランスデューサ要素に分割されたトランスデューサは依然として（２つの半体又は２つのトランスデューサを有する）１つのトランスデューサとして示されるが、その間に依然として例えば反射ストリップ等のフィルタの他要素が配置されるかどうかには左右されない。
【００１１】
この零点の適切な位置決めにより、右側エッジは公知のＤＭＳフィルタと比較して非常に急峻化するが、それにより他のフィルタ特性が悪影響を受けることはない。ＤＭＳフィルタは特にトランスデューサに関して対称に構成され、個々のトランスデューサの配列に関してそのミラー軸がトランスデューサのうちの１つ、言い換えると両トランスデューサ要素間の中心を通る軸対称性を有する。従って、ＤＭＳフィルタは奇数のトランスデューサを備える。ＤＭＳフィルタにおける弾性波の伝搬方向に沿った第１及び第２トランスデューサが交互に配列されることで、個々の信号成分の高い対称性も得られ、それにより正確な伝達関数を確保することができる。
【００１２】
その場合、ＤＭＳフィルタは電気的に両側でシングルエンド接続されてよい。しかし、入力部及び出力部の側の少なくとも１つを対称な信号処理で操作し、このようにしてフィルタ配列のバランスの取れた入力部又は出力部を得ることもできる。
【００１３】
改善されたＤＭＳフィルタと新規なＤＭＳフィルタを備える改善された配列は、追加コストなしで製造することができ、公知のＤＭＳフィルタと比較して、総面積に関しては実際に問題にならない、単に多少大きいトランスデューサ長さを有する点に特徴がある。フィルタ、つまり新規なＤＭＳフィルタを備える配列を操作するための更なる補償処理も不要である。トランスデューサにおけるフィンガ数が増加しただけである。分割により生じた伝達零点が上側帯域エッジに近づくほど、分割されたトランスデューサにおけるフィンガ数はそれだけ一層大きく増加する。両トランスデューサ要素における電極フィンガの総数は、対応する公知のフィルタの分割されていないトランスデューサにおける電極フィンガの総数よりも大きい。
【００１４】
１つの実施形態において、両トランスデューサ要素は、トランスデューサ要素のそれぞれの端子電極フィンガの互いに対向する外側エッジ間で測定される、両トランスデューサ要素の間隔が波長よりも大きくなるように離間される。両トランスデューサ要素の拡大された自由間隔により鋭い共振が得られることは明らかである。そのようなことにより、通過帯域の上側エッジは更に急峻化される。全体として、両トランスデューサ要素から生じた信号のこの付加共振の周波数は、間隔を好適に設定することにより、共振が通過帯域の上側エッジに近接するようにする一方、反共振は通過帯域の外側で近接するように、設定される。
【００１５】
漏洩波基板に本発明を適用する場合、両トランスデューサ要素間の拡大された自由間隔により、弾性波の一部が基板に潜り込み、信号処理には使用できなくなる漏洩波基板上の弾性波を表面の近くに導くため、メタライゼーション部を基板表面上の両トランスデューサ要素間の自由間隔中に載置することが従って有利である。有利には、メタライゼーション部は、不連続性が発生しないよう、メタライゼーション比がトランスデューサ、つまり両トランスデューサ要素に対して過度に変化しないように載置される。従って、好適なメタライゼーション部とは、ストリップ状パターン、つまり互いに平行なストリップの配列であって、その間隔はトランスデューサ要素における電極フィンガの間隔と同様に選択される。
【００１６】
ＤＭＳフィルタは少なくともトランスデューサ要素に分割されたトランスデューサを特徴とする。しかし、１つの実施形態においては、第１及び第２トランスデューサから選択される、１つのタイプの２つ以上のトランスデューサが同じ又は同様の方法でトランスデューサ要素に分割される。
【００１７】
１つの実施形態において、１つのタイプの全てのトランスデューサがトランスデューサ要素に分割される。全てのトランスデューサがトランスデューサ要素に分割されるわけではない場合、良好なフィルタ特性を損なわないように、分割が対称的に行われる。つまり、分割されたトランスデューサは対称的にフィルタにおいて配置される。
【００１８】
本発明の有利な形態において、非対称操作のフィルタは再び対称に構成され、総数が奇数の第１及び第２トランスデューサを備える。対称性及び第１並びに第２トランスデューサが交互に配列されることに基づいて、ＤＭＳフィルタにおける両外側トランスデューサは、ＤＭＳフィルタにおいてより多く存在するトランスデューサタイプにより構成される。１つのタイプのトランスデューサはトランスデューサ要素に分割される。これは個々のトランスデューサであってよい。有利には、このタイプの全てのトランスデューサが分割される。上述したＤＭＳフィルタにおける両外側トランスデューサを除いた全てのトランスデューサを分割してもよい。
【００１９】
ＤＭＳフィルタの好適な設計により、この両外側トランスデューサの信号も、付加反共振に割り当てられる付加減衰極を実現するために使用してよい。本発明において、このことは、このタイプの各外側トランスデューサの近傍リフレクタとの間隔を好適に選択することにより達成される。従って、ここでの反共振は、各外側トランスデューサのトランスデューサ信号とリフレクタにより反射された信号との相互作用により構成される。
【００２０】
１つの実施形態において、本発明の配列は、ＤＭＳフィルタに加えて、直列にＤＭＳフィルタと接続された少なくとも１つの直列共振器と並列にこれと接続された並列共振器とを含む。
【００２１】
有利にはフィルタ配列の入力部と接続される両共振器により、配列の性能安定性の向上が達成される。共振器の共振周波数が好適に選択されると、これがまた通過帯域の形成や上側通過帯域エッジの更なる先鋭化つまり急峻化のために設定することができる。
【００２２】
配列は、ＤＭＳフィルタと直列又は並列接続された更なる共振器を含んでよい。更なる共振器はラダー型構造体の１又は複数のシート状基板を構成してよく、従ってリアクタンスフィルタとして構成されてよい。
【００２３】
１つの実施形態において、フィルタ配列は、それぞれ配列の入力部及び出力部と直列に接続されたコイルを備える。この接続コイルにより、インピーダンス変換が生じる。この目的のため、コイルをまたフィルタ入力部又はフィルタ出力部と並列接続してよい。
【００２４】
１つの実施形態において、極零点距離を短縮するため、キャパシタンスは共振器と並列接続される。このようにして、急峻な共振を実現し、それにより同様に上側エッジをより急峻に構成することができる。有利には、少なくとも直列共振器に対して並列にキャパシタンスは接続される。
【００２５】
しかし、キャパシタンスを、配列と接続されている共振器全体と並列に接続してもよい。
【００２６】
その場合、配列に組み込まれた共振器の極零点距離を異なるように選択すると、更に有利である。このことは、各共振器において少なくとも１つの帯域幅媒体を使用することにより実現してよく、それにより極零点距離を変化させ、こうして異なる共振器のために異なって構成できる。
【００２７】
帯域幅媒体として、例えば共振器と並列接続されたキャパシタンスの値を異なるように選択してよい。また、フィルタ上に周波数の温度係数を低減するために配置した補償層の高さを異なるように設定してもよい。特に簡易には、フィルタ配列を被覆するＳｉＯ２層を変化させてよい。
【００２８】
配列の並列共振器はそれぞれ、直列信号線をアース端子と接続する、並列分岐で配置される。並列分岐はアース端子と直列インダクタンスにより接続してよい。別々の直列インダクタンスを有する各並列分岐をアース端子と接続してよい。または、複数の並列分岐もアース側で統合し、直列インダクタンス全体によりアース端子と接続してよい。
【００２９】
更なる実施形態において、トランスデューサ要素を分離するメタライゼーション部は、電気的にフローティング又は電気的に短絡したストリップ状パターンとして構成される。これにより、メタライゼーション比の推移をトランスデューサの長さに対して可能な限り不連続性なしで構成する。この目的のため、有利には、トランスデューサから隣接するトランスデューサまで、又はトランスデューサからリフレクタまで若しくはトランスデューサからストリップ状パターンとして構成されたメタライゼーション部までの遷移帯域におけるフィンガ間隔、フィンガ幅、及びフィンガ中央からフィンガ中央までの測定ピッチを変化させるか、特に縮小させる。その場合、ｎ個以下の端子電極フィンガは、幅及び／又は間隔に関して、フィンガからフィンガまでのこのパラメータの変化を可能な限り僅少に構成するために、変化させられる。有利には、これらに関して変化させられた電極フィンガ、反射ストリップ、又はストリップ状パターンのストリップの数は３〜１２の間の値で選択される。有利には、ｎは、端子フィンガの間隔がこの変化なしにλ／２の倍数から大きく逸脱すればするほど、大きくなる。
【００３０】
以下では、本発明を、複数の実施例及びこれに関連する複数の図に基づいて詳細に説明する。図面は模式的なものに過ぎず、縮尺通りに示されていない。構成は簡単に示されており、相対的にも絶対的にも寸法に関する記載を読み取るべきではない。同一又は同等の箇所は同一の符号で示される。
【図面の簡単な説明】
【００３１】
これら図について、
【図１】３つのトランスデューサを備える公知のＤＭＳフィルタを示す。
【図２】分割された中間トランスデューサを有する本発明のＤＭＳフィルタを示す。
【図３】トランスデューサ要素の間隔が拡大された本発明のＤＭＳフィルタを示す。
【図４】トランスデューサ要素の間隔がストライプ状パターンで充填された本発明のＤＭＳフィルタを示す。
【図５】２つのトランスデューサが金属ストリップ状パターンによって分離されたトランスデューサ要素に分割された本発明のＤＭＳフィルタを示す。
【図６】共振器、キャパシタンス、及びインダクタンスの回路構成を有する、ＤＭＳフィルタを備える配列を示す。
【図７】従来のＤＭＳフィルタを備える公知のフィルタ配列の伝達関数と比較した、本発明のフィルタ配列の伝達関数を示す。
【図８】９つのトランスデューサを備える公知のＤＭＳフィルタを示す。
【図９】元々９つのトランスデューサを備える本発明のＤＭＳフィルタにおいて、そのうちの４つがトランスデューサ要素に分割されるＤＭＳフィルタを示す。
【図１０】図８に示される公知のＤＭＳフィルタの伝達関数と比較した、図９に示される本発明のＤＭＳフィルタ配列の伝達関数を示す。
【図１１】元々７つのトランスデューサを備える本発明のＤＭＳフィルタにおいて、そのうちの２つがトランスデューサ要素に分割されるＤＭＳフィルタを示す。
【発明を実施するための形態】
【００３２】
図１は、３つのトランスデューサを備える公知のＤＭＳフィルタを概略的に示す。これは第１リフレクタＲ１と第２リフレクタＲ２との間に２つの第１トランスデューサＷ１１、Ｗ１２を備え、その間には第２トランスデューサＷ２０が配置されている。第１トランスデューサは互いに並列に接続され、例えばフィルタ入力部と接続されている。第２トランスデューサＷ２０は例えばフィルタ出力部と接続されている。しかし、ＤＭＳフィルタの入力部と出力部の割り当てを交換することもできる。
【００３３】
図２は、元々３つのトランスデューサを備える本発明のＤＭＳフィルタの簡単な第１実施形態を示す。図１の公知の３トランスデューサＤＭＳと異なる点として、１つのタイプのトランスデューサ、ここでの第２トランスデューサが、電気的に並列に例えばフィルタの出力部と接続されている２つのトランスデューサ要素Ｔ２０、Ｔ２０‘に分割されている。第１トランスデューサＷ１１、Ｗ１２は、従来のように、両トランスデューサ要素の側方に配置される。トランスデューサ要素の分割のため、第１及び第２トランスデューサ要素Ｔ２０、Ｔ２０‘からなるユニット全体の電極フィンガの総数は、公知のＤＭＳ構造体の分割されていないトランスデューサと比較して、大きくなる。第１及び第２トランスデューサ要素Ｔ２０、Ｔ２０‘間の間隔は、トランスデューサにおけるフィンガフィンガ距離よりも大きく、また公知のＤＭＳフィルタのトランスデューサ間の間隔よりも大きく選択される。
【００３４】
図３は、同数のトランスデューサ及びトランスデューサ要素を備える、同様の本発明のＤＭＳフィルタであるが、両トランスデューサ要素Ｔ２０、Ｔ２０‘間の間隔Ｄが更に拡大されていることを示す。間隔Ｄはトランスデューサ要素と直接隣接する「従来の」トランスデューサとの間隔の数倍であってよい。
【００３５】
図４は、元々３つのトランスデューサとトランスデューサ要素Ｔ２０、Ｔ２０‘に分割された中間のトランスデューサとを備える本発明のＤＭＳフィルタにおいて、両トランスデューサ要素Ｔ２０、Ｔ２０‘間に金属ストリップ状パターンの形状を有するメタライゼーション部Ｍが挿入されていることを示す。ストリップ状パターンは従来のリフレクタのように構成されるが、音響透過率を確保するため、有利には僅少の反射ストリップを有する。本発明のＤＭＳフィルタの機能性は、透過率が全体として与えられている限り、メタライゼーション部Ｍのストリップ状パターンの透過率の程度に大幅には左右されない。
【００３６】
図５は、図１に示されるように元々３つのトランスデューサを備える本発明のＤＭＳフィルタにおいて、図中上側に配置される配線と接続される両第１トランスデューサがトランスデューサ要素Ｔ１１、Ｔ１１‘又はＴ１２、Ｔ１２‘に分割されることを示す。第２トランスデューサＷ２０である中間トランスデューサは分割されずに残っている。分割された第１トランスデューサのそれぞれのトランスデューサ要素の間には、電気的に短絡したストリップ状パターンとして構成されるメタライゼーション部Ｍ１１、Ｍ１２が挿入されている。
【００３７】
分割されたトランスデューサの両トランスデューサ要素はそれぞれ電気的に並列接続される。従来のＤＭＳフィルタにおけるように、分割された両第１トランスデューサも電気的に並列接続される結果、並列接続された全部で４つのトランスデューサ要素Ｔ１１、Ｔ１１‘、Ｔ１２、Ｔ１２‘からなるシングルエンド接続が得られる。しかし、分割された両第１トランスデューサを対称フィルタ配線と接続してもよい。
【００３８】
図６は、更なる回路素子、特に共振器を有する本発明のＤＭＳフィルタを拡張したフィルタ配列にいかに接続できるかという配列を示す。ＤＭＳフィルタＤＭＳは概略的に示されているだけであり、別様に任意の数の分割及び分割されていないトランスデューサとともに実施できる。しかし、本発明のフィルタ配列は、少なくとも１つのトランスデューサがトランスデューサ要素に分割される、本発明のＤＭＳフィルタＤＭＳを備える。ＤＭＳフィルタＤＭＳを備える直列回路構成において、３つの直列共振器ＲＳ１、ＲＳ２、及びＲＳ３が配列の入力部と出力部との間で接続されている。この直列回路構成と並列に２つの並列アームがアースに関して接続され、それぞれに並列共振器ＲＰ１、ＲＰ２が配置されている。
【００３９】
少なくとも直列共振器ＲＳはそれぞれキャパシタンスＣＳと並列接続されている。例示される実施形態において、並列共振器ＲＰもキャパシタンスＣＰと接続されている。
【００４０】
入力部側及び出力部側において、直列回路構成つまり配列はそれぞれ直列コイルＬＳ１、ＬＳ２と接続され、直列コイルＬＳ１は例えば入力部側、直列コイルＬＳ２は出力部側に配置してよい。しかし、配列の入力部及び出力部は交換されてもよい。
【００４１】
並列分岐はそれぞれ直列インダクタンスＬＰ１、ＬＰ２によりアースと接続される。しかし、両並列分岐を直列インダクタンス全体と並列接続して、その後にアース端子と接続してもよい。
【００４２】
図６に示されるフィルタ配列は、従って図５のＤＭＳフィルタとともに実現され、対応する配列と比較すると、図１の公知のＤＭＳ構造体と対比をなす。
【００４３】
図７は、両配列の伝達関数Ｓ２１において、本発明の配列の曲線Ｋ１はしかし図１の公知のＤＭＳフィルタを備える配列の曲線Ｋ２に対応することを示す。本発明の配列の曲線Ｋ１は、公知のＤＭＳフィルタを備える配列の曲線Ｋ２よりもここでははるかに急峻に立ち下がるという、上側通過帯域エッジの領域における大きな利点を示している。それに加えて、近傍の阻止帯域において減衰が改善されている。通過帯域の領域において両配列はほぼ同じ動きを示しており、そこでの曲線Ｋ１及びＫ２はほとんど完全に等しい。
【００４４】
図８は、９つのトランスデューサを備える公知のＤＭＳフィルタにおいて、５つの第１トランスデューサＷ１１〜Ｗ１５が交互に４つの第２トランスデューサＷ２１〜Ｗ２４と２つのリフレクタＲ１、Ｒ２の間で配置されることを示す。第１トランスデューサ全体がフィルタの端子と並列接続できる一方、４つの第２トランスデューサは同様にフィルタの第２端子と並列接続できる。
【００４５】
図９は、そのような９トランスデューサＤＭＳフィルタの本発明による実施形態を示す。そのために、第２トランスデューサの全体（図８のＷ２１〜Ｗ２４）がトランスデューサ要素Ｔ２１〜Ｔ２４に分割され、それぞれ２つのトランスデューサ要素Ｔ２間において、それぞれストリップ状パターンとして構成してよいメタライゼーション部Ｍ２が配置される。トランスデューサ要素Ｔ２１〜Ｔ２４全体がフィルタ端子と並列接続されてよく、第１トランスデューサＷ１１〜Ｗ１５も同様である。また、図９に示される本発明のＤＭＳフィルタは、例えば図６に示される配列で接続してよい。図１０は、配列の伝達関数と比較したそのような配列の伝達関数において、図６の制御素子が図８のＤＭＳフィルタと接続されることを示す。曲線Ｋ１は図９のＤＭＳフィルタを備えるフィルタ配列を示す一方、曲線Ｋ２は図８のＤＭＳフィルタを備えるフィルタ配列を示す。
【００４６】
またここでは、主に通過帯域の上側領域と近傍の阻止帯域において改善されていることが示されている。近傍の阻止帯域における選択性能が非常に改善されている。しかし通過帯域の右側エッジの勾配に関して、両曲線Ｋ１、Ｋ２が僅かな差異しか示していないのは、ＤＭＳフィルタにおけるトランスデューサが、それに接続された共振器と関連して多数であることにより、すでに対応する急峻なエッジを獲得できるからである。
【００４７】
２つのトランスデューサ要素それぞれの間に構成される反共振は付加減衰極を近傍の阻止帯域に実現するような周波数に設定されており、この領域における改善された減衰レベルに至る。
【００４８】
新規なＤＭＳフィルタにより、このフィルタを例えばＬＴＥ等の最近の通信規格に組み入れることを可能にする、非常に改善されたフィルタ配列を得ることができることは明らかである。新規なフィルタ配列は、帯域幅とエッジ勾配に関するそこでの要求を良好に満たすことができる。
【００４９】
本発明は特にブロードバンドフィルタやフィルタ配列に有利であるが、ナローバンドで実施されるフィルタにとっても有利であることが可能である。また、狭い通過帯域は僅少な帯域間隔を有する近傍帯域とは離隔する必要がある。また、スモールバンドフィルタは対応する選択性能を可能にする必要がある。これらは、本発明の配列により同様に可能である。
【００５０】
図１１は、本発明のフィルタ配列のＤＭＳフィルタの更なる変形例を示す。７つのトランスデューサを備える公知のＤＭＳフィルタに基づいて、ここでは、元々４つの第２トランスデューサＷ２１〜Ｗ２４のうち、両中間第２トランスデューサＷ２２、Ｗ２３のみがそれぞれトランスデューサ要素Ｔ２２、Ｔ２２‘又はＴ２３、Ｔ２３‘に分割される。両外側第２トランスデューサＷ２１及びＷ２４は分割されずに残っている。それぞれ２つのトランスデューサの分割から生じたトランスデューサ要素の間には、半透明のリフレクタを、図面にも示されるように配置してよい。
【００５１】
また、この両外側第２トランスデューサＷ２１、Ｗ２４を用いて、近傍阻止帯域の周波数における信号を相殺する付加反共振を実現するため、外側第２トランスデューサＷ２１、Ｗ２４のそれぞれ隣接するリフレクタＲ１又はＲ２との間隔を、ここでも近傍阻止帯域における周波数の信号相殺による望ましい効果が実現するように構成される。その場合、信号相殺に至る正しいフェーズの信号重畳は、トランスデューサから発生し、リフレクタから流れ、同じトランスデューサからリフレクタの方向に放射し、これに再び反射される信号を発生する。従って、望ましい効果が記載される配列において、ＤＭＳトラック当たり僅少な極フィンガによっても実現され、又は僅少な分割されたトランスデューサによって得ることができる。また、この配列によって、急峻な上側通過帯域エッジと改善された上側阻止帯域を有するフィルタが得られる。
【００５２】
また当然、この両外側第２トランスデューサＷ２１及びＷ２４も分割することができる。
【００５３】
本発明は少数の実施例に基づいて記載されただけであり、これら記載された実施例に限定されない。本発明のフィルタ配列は、トランスデューサの１つのみが本発明の方法により分割され、近傍阻止帯域における周波数の信号の相殺に寄与する望ましい付加反共振を有する限り、任意に構成されたＤＭＳフィルタを含むことができる。
【００５４】
また、そのようなＤＭＳフィルタと配列において接続される共振器の数は本発明において重要ではなく、同様に回路構成におけるその配列も重要ではない。有利には、例えば、フィルタ入力部の近傍に並列共振器を設け、図６が示すような直列共振器を設けない。
【００５５】
本発明のフィルタ配列は異なる圧電基板上に構成できるが、有利には、例えばニオブ酸リチウム又はタンタル酸リチウム等の高結合基板上に構成できる。スモールバンドの本発明のフィルタは、本発明の有利な点は基板の結合強度に関係なく得ることができるため、弱結合基板上でも実施してよい。
【００５６】
参照符号リスト
Ｒ１、Ｒ２        リフレクタ
Ｗ１              第１トランスデューサ
Ｗ２              第２トランスデューサ
Ｔ，Ｔ‘          トランスデューサ要素
Ｄ                トランスデューサ間の自由間隔
Ｍ                トランスデューサ間のメタライゼーション部
ＬＳ              直列コイル
ＬＰ              並列コイル
ＲＳ              直列共振器
ＲＰ              並列共振器
ＣＳ              直列キャパシタンス
ＣＰ              並列キャパシタンス
ＤＭＳ            ＤＭＳフィルタ
ＬＰ              直列インダクタンス
【図１】
2018501714.tif 000003
【図２】
2018501714.tif 000004
【図３】
2018501714.tif 000005
【図４】
2018501714.tif 000006
【図５】
2018501714.tif 000007
【図６】
2018501714.tif 000008
【図７】
2018501714.tif 000009
【図８】
2018501714.tif 000010
【図９】
2018501714.tif 000011
【図１０】
2018501714.tif 000012
【図１１】
2018501714.tif 000013
【国際調査報告】
2018501714.tif 000014
2018501714.tif 000015
2018501714.tif 000016
2018501714.tif 000017
2018501714.tif 000018
2018501714.tif 000019
2018501714.tif 000020
2018501714.tif 000021