(57)【要約】ＢＬＤＣ適応ゼロ交差検出は、ＢＬＤＣモータの浮動相からのＢＥＭＦ電圧を基準電圧と比較し、ＢＥＭＦ電圧が基準電圧を上回るときに立ち上がりＢＥＭＦ周期中の立ち上がり時間間隔、およびＢＥＭＦ電圧が基準電圧未満であるときに立ち下がりＢＥＭＦ周期中の立ち下がり時間間隔を測定する。基準電圧は、立ち上がりおよび立ち下がり時間間隔が実質的に同一であり、それによって、駆動電圧をモータ自己生成電圧と同相にさせ、したがって、ＢＬＤＣモータの最大効率を確実にするように調節される。
2018508171.tif 000002
【特許請求の範囲】
【請求項１】
ブラシレス直流（ＢＬＤＣ）モータのゼロ交差検出のための方法であって、
各パルス幅変調（ＰＷＭ）駆動電圧が周期およびデューティサイクルを有する、パルス幅変調（ＰＷＭ）駆動電圧パルス、ならびに電源からの電圧を用いて、三相ＢＬＤＣモータの２つの位相を駆動するステップと、
前記三相ＢＬＤＣモータの駆動されていない第３の位相を、その逆起電力（ＢＥＭＦ）電圧を比較するための電圧比較器と結合するステップと、
前記電圧比較器を用いて、前記ＢＥＭＦ電圧を基準電圧と比較するステップと、
前記ＢＥＭＦ電圧が前記基準電圧未満であるときに、立ち下がりＢＥＭＦ周期中の立ち下がり時間間隔を測定するステップと、
前記立ち下がり時間間隔を記憶するステップと、
前記ＢＥＭＦ電圧が前記基準電圧を上回るときに、立ち上がりＢＥＭＦ周期中の立ち上がり時間間隔を測定するステップと、
前記立ち上がり時間間隔を記憶するステップと、
前記記憶された立ち下がりおよび立ち上がり時間間隔を比較するステップと、
を含み、
前記記憶された立ち下がりおよび立ち上がり時間間隔が実質的に同一である場合には、前記基準電圧を変化させず、
前記記憶された立ち下がりおよび立ち上がり時間間隔が実質的に同一ではない場合には、前記基準電圧を変化させる、方法。
【請求項２】
前記基準電圧を変化させるステップは、前記立ち下がりおよび立ち上がり時間間隔が、それぞれ、立ち下がりおよび立ち上がりＢＥＭＦシーケンス周期の中間点を表すまで、前記基準電圧を調節するステップを含む、請求項１に記載の方法。
【請求項３】
前記ＢＥＭＦ電圧は、アナログ電圧比較器を用いて前記基準電圧と比較される、請求項１または請求項２に記載の方法。
【請求項４】
前記基準電圧は、デジタル／アナログ変換器（ＤＡＣ）の出力から提供される、前記請求項のうちの１項に記載の方法。
【請求項５】
前記基準電圧は、前記立ち上がり時間間隔が前記立ち下がり時間間隔より長いときに増加させられる、前記請求項のうちの１項に記載の方法。
【請求項６】
前記基準電圧は、前記立ち上がり時間間隔が前記立ち下がり時間間隔より短いときに減少させられる、請求項１−４のうちの１項に記載の方法。
【請求項７】
前記立ち下がりおよび立ち上がり時間間隔を記憶するステップは、マイクロコントローラのデジタルプロセッサと関連付けられるメモリに前記立ち下がりおよび立ち上がり時間間隔を記憶するステップを含む、前記請求項のうちの１項に記載の方法。
【請求項８】
前記記憶された立ち下がりおよび立ち上がり時間間隔を比較するステップは、マイクロコントローラのデジタルプロセッサを用いて、前記記憶された立ち下がりおよび立ち上がり時間間隔を比較するステップを含む、前記請求項のうちの１項に記載の方法。
【請求項９】
前記立ち下がりおよび立ち上がり時間間隔を測定するステップは、タイマカウンタを用いて、前記立ち下がりおよび立ち上がり時間間隔を測定するステップを含む、前記請求項のうちの１項に記載の方法。
【請求項１０】
前記ＢＬＤＣモータを始動させる前に、
前記三相ＢＬＤＣモータの位相に結合される高モータ電力供給電圧を測定するステップと、
前記三相ＢＬＤＣモータの別の位相に結合される低モータ電力供給電圧を測定するステップと、
そこから初期基準電圧を判定するように、前記高および低モータ電力供給電圧を平均化するステップと、
をさらに含む、前記請求項のうちの１項に記載の方法。
【請求項１１】
前記高および低モータ電力供給電圧を測定するステップは、アナログ／デジタル変換器（ＡＤＣ）を用いて前記高および低モータ電力供給電圧を測定するステップと、前記測定された高および低モータ電力供給電圧をそのデジタル表現に変換するステップと、これらのデジタル表現をマイクロコントローラのデジタルプロセッサに結合するステップとを含む、請求項１０に記載の方法。
【請求項１２】
ブラシレス直流（ＢＬＤＣ）適応ゼロ交差検出のための装置であって、
アナログ／デジタル変換器（ＡＤＣ）と、
前記ＡＤＣの出力に結合される第１の入力、およびＢＬＤＣモータの浮動相に結合される第２の出力を有し、そこから逆起電力（ＢＥＭＦ）電圧を測定するために適合される、電圧比較器と、
前記電圧比較器の出力に結合される第１の入力、およびパルス幅変調（ＰＷＭ）周期信号に結合される第２の入力を有する、ＡＮＤゲートと、
前記ＰＷＭ周期信号に結合される入力を有する、インバータと、
前記ＡＮＤゲートの出力に結合されるセット入力、および前記インバータの出力に結合されるリセット入力を有する、セット・リセット（ＲＳ）ラッチと、
ＳＲラッチのＱ出力に結合されるＤ入力、および前記インバータの出力に結合されるクロック入力を有する、Ｄラッチと、
を備える、装置。
【請求項１３】
前記ＳＲラッチと前記Ｄラッチとの間に結合される排他的ＯＲ（ＸＯＲ）ゲートをさらに備え、
前記ＳＲラッチの前記Ｑ出力は、前記ＸＯＲゲートの第１の入力に結合され、
前記Ｄラッチの前記Ｄ入力は、前記ＸＯＲゲートの出力に結合され、
ＢＥＭＦ周期選択信号は、前記ＸＯＲゲートの第２の入力に結合される、請求項１２に記載の装置。
【請求項１４】
前記ＢＥＭＦ周期選択信号が高い論理レベルにあるとき、前記Ｄラッチの前記Ｄ入力は、前記ＳＲラッチの前記Ｑ出力から反転させられ、前記ＢＥＭＦ周期選択信号が低い論理レベルにあるとき、前記Ｄラッチの前記Ｄ入力は、前記ＳＲラッチの前記Ｑ出力と同一の論理レベルにある、請求項１２または請求項１３に記載の装置。
【請求項１５】
パルス幅変調（ＰＷＭ）駆動をＢＬＤＣモータに提供するためにブラシレス直流（ＢＬＤＣ）適応ゼロ交差検出を使用する、モータコントローラであって、
各ＢＬＤＣモータ端子に結合される、高および低側電力スイッチであって、前記高および低側電力スイッチはさらに、それぞれ、高モータ供給電圧および低モータ電力供給電圧に結合され、ＰＷＭ駆動によって制御され、前記高および低側電力スイッチはそれぞれ、前記ＢＬＤＣモータ端子のうちのそれぞれ１つを、前記高モータ供給電圧、前記低モータ電力供給電圧のいずれか一方に接続する、またはいずれにも接続せず浮動したままにするであろう、高および低側電力スイッチと、
ＰＷＭマスタ時間基準と、
前記ＰＷＭマスタ時間基準ならびに前記高および低側電力スイッチのそれぞれ１つに結合される、ＰＷＭ発生器と、
前記ＢＬＤＣモータの浮動相端子に結合するため、およびそこから逆起電力（ＢＥＭＦ）電圧を受電するために適合される、適応ゼロ交差検出回路であって、前記適応ゼロ交差検出回路は、
前記ＢＥＭＦ電圧を基準電圧と比較することと、
前記ＢＥＭＦ電圧が前記基準電圧を上回るときに、立ち上がりＢＥＭＦ周期中の立ち上がり時間間隔を測定することと、
前記ＢＥＭＦ電圧が前記基準電圧未満であるときに、立ち下がりＢＥＭＦ周期中の立ち下がり時間間隔を測定することと、
前記立ち上がりおよび立ち下がり時間間隔が実質的に同一になるまで、前記基準電圧を調節することと
を行う、適応ゼロ交差検出回路と、
前記基準電圧に基づいてＰＷＭ駆動信号を生成するためのマイクロコントローラと、
を備える、モータコントローラ。
【請求項１６】
前記適応ゼロ交差検出回路は、
３入力アナログマルチプレクサであって、その各入力は、三相ＢＬＤＣモータのそれぞれの位相に結合され、ＢＬＤＣモータの浮動相は、そこから逆起電力（ＢＥＭＦ）電圧を測定するために選択される、３入力アナログマルチプレクサと、
デジタル／アナログ変換器（ＤＡＣ）と、
前記マルチプレクサの出力に結合される第１の入力、および前記ＤＡＣの出力に結合される第２の入力を有する、電圧比較器と、
前記電圧比較器の出力に結合される第１の入力、およびパルス幅変調（ＰＷＭ）周期信号に結合される第２の入力を有する、ＡＮＤゲートと、
前記ＰＷＭ周期信号に結合される入力を有する、インバータと、
前記ＡＮＤゲートの出力に結合されるセット入力、および前記インバータの出力に結合されるリセット入力を有する、セット・リセット（ＲＳ）ラッチと、
ＳＲラッチのＱ出力に結合されるＤ入力、および前記インバータの出力に結合されるクロック入力を有する、Ｄラッチと、
前記ＤラッチのＱ出力に結合される入力を有し、前記立ち上がりおよび立ち下がり時間間隔を測定するために適合される、ＢＥＭＦタイマと、
デジタルプロセッサおよびメモリであって、前記デジタルプロセッサは、前記ＤＡＣのデジタル入力、前記ＢＥＭＦタイマからの時間間隔出力、および前記マルチプレクサの制御入力に結合される、デジタルプロセッサおよびメモリと、
を備える、請求項１５に記載のモータコントローラ
【請求項１７】
前記ＳＲラッチと前記Ｄラッチとの間に結合される、排他的ＯＲ（ＸＯＲ）ゲートをさらに備え、
前記ＳＲラッチの前記Ｑ出力は、前記ＸＯＲゲートの第１の入力に結合され、
前記Ｄラッチの前記Ｄ入力は、前記ＸＯＲゲートの出力に結合され、
前記デジタルプロセッサからのＢＥＭＦ周期選択信号は、前記ＸＯＲゲートの第２の入力に結合される、請求項１６に記載の装置。
【請求項１８】
前記マルチプレクサの出力に結合される入力および前記デジタルプロセッサに結合されるデジタル出力を有する、アナログ／デジタル変換器（ＡＤＣ）をさらに備える、請求項１６または請求項１７に記載の装置。
【請求項１９】
適応ゼロ交差検出を使用して、ブラシレス直流（ＢＬＤＣ）モータを駆動するためのシステムであって、
第１、第２、および第３のモータ相端子を有する、三相ＢＬＤＣモータと、
前記モータ相端子のそれぞれに結合される、高および低側電力スイッチであって、前記高および低側電力スイッチはさらに、それぞれ、高電力供給電圧と低電力供給電圧との間に結合され、ＰＷＭ駆動によって制御され、前記高および低側電力スイッチはそれぞれ、ＢＬＤＣモータ相端子のうちのそれぞれ１つを、高モータ供給電圧、低モータ供給電圧のいずれか一方に接続する、またはいずれにも接続せず浮動したままにするであろう、高および低側電力スイッチと、
ＰＷＭマスタ時間基準と、
前記ＰＷＭマスタ時間基準ならびに前記高および低側電力スイッチのそれぞれ１つに結合される、ＰＷＭ発生器と、
前記ＢＬＤＣモータの浮動モータ相端子に結合するため、およびそこから逆起電力（ＢＥＭＦ）電圧を受電するために適合される、適応ゼロ交差検出回路であって、前記適応ゼロ交差検出回路は、
前記ＢＥＭＦ電圧を基準電圧と比較することと、
前記ＢＥＭＦ電圧が前記基準電圧を上回るときに、立ち上がりＢＥＭＦ周期中の立ち上がり時間間隔を測定することと、
前記ＢＥＭＦ電圧が前記基準電圧未満であるときに、立ち下がりＢＥＭＦ周期中の立ち下がり時間間隔を判定することと、
前記立ち上がりおよび立ち下がり時間間隔が実質的に同一になるまで、前記基準電圧を調節することと
を行う、適応ゼロ交差検出回路と、
前記基準電圧に基づいてＰＷＭ駆動信号を生成するためのマイクロコントローラと、
を備える、システム。
【請求項２０】
前記ＰＷＭ発生器と前記高および低側電力スイッチのそれぞれ１つとの間に結合される、高および低ドライバペアをさらに備える、請求項１９に記載のシステム。
【請求項２１】
前記高および低側電力スイッチは、高および低側パワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を備える、請求項１９または請求項２０に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連特許出願）
本願は、２０１５年２月２７日に出願された同一出願人の米国仮特許出願第６２／１２１，７６７号に対する優先権を主張するものであり、該米国仮特許出願は、あらゆる目的のために参照により本明細書中に援用される。
【０００２】
本開示は、ブラシレス直流（ＢＬＤＣ）モータに関し、より具体的には、ＢＬＤＣモータ用途における適応ゼロ交差検出に関する。
【背景技術】
【０００３】
ブラシレス直流（ＢＬＤＣ）モータは、電化製品、自動車、航空宇宙、消費者、医療、工業自動化機器および計装等の業界で使用される。ＢＬＤＣモータは、整流用ブラシを使用しないが、代わりに、電子的整流が使用される。ＢＬＤＣモータは、ブラシ付きＤＣモータおよび誘導モータと比べて、より良好な速度対トルク特性、より高い動的応答、より高い効率、より長い動作寿命、補修の間のより長い時間間隔、実質的に雑音のない動作、およびより高い速度範囲等の利点を有する。ＢＬＤＣモータのより詳細な概要は、「Ｂｒｕｓｈｌｅｓｓ  ＤＣ  Ｍｏｔｏｒ  Ｃｏｎｔｒｏｌ  Ｍａｄｅ  Ｅａｓｙ」と題されたＭｉｃｒｏｃｈｉｐアプリケーションノートＡＮ８５７、および「Ｂｒｕｓｈｌｅｓｓ  ＤＣ  （ＢＬＤＣ）  Ｍｏｔｏｒ  Ｆｕｎｄａｍｅｎｔａｌｓ」と題されたＭｉｃｒｏｃｈｉｐアプリケーションノートＡＮ８８５で見出され得、両方ともｗｗｗ．ｍｉｃｒｏｃｈｉｐ．ｃｏｍにあり、両方ともあらゆる目的で参照することによって本明細書に組み込まれる。
【０００４】
ＢＬＤＣモータ制御は、３つのもの、すなわち、（１）モータ速度を制御するパルス幅変調（ＰＷＭ）駆動電圧、（２）ＢＬＤＣモータの固定子を整流する機構、および（３）ＢＬＤＣモータの回転子位置を推定する方法を必要とする。ＰＷＭは、その速度制御のために、可変電圧をＢＬＤＣモータの固定子巻線に提供するように使用されてもよい。そこに提供される有効電圧は、ＰＷＭデューティサイクルに比例する。固定子コイルのインダクタンスは、ＰＷＭ電圧を実質的に直流（ＤＣ）の電圧に平滑化するように、低域通過フィルタの役割を果たす。適切に整流されたとき、ＢＬＤＣモータのトルク速度特性は、ＤＣモータと実質的に同一である。ＰＷＭ由来の可変電圧は、モータの速度および利用可能なトルクを制御する。
【０００５】
三相ＢＬＤＣモータは、１ステップにつき６０電気角度において６ステップで、電気周波、すなわち、回転の３６０電気角度を完了する。６０電気角度毎に同期的に、巻線相電流切替が更新される（整流）。しかしながら、１つの電気周波は、モータ回転子の１回の機械的回転（３６０機械角度）に対応しない場合がある。１回の機械的回転を完了するように繰り返される電気周波の数は、回転子極ペアの数に依存する。
【０００６】
ＢＬＤＣモータは、自己整流式ではなく、したがって、制御することがより複雑である。ＢＬＤＣモータ制御は、モータ回転子位置の知識およびＢＬＤＣモータ固定子巻線を整流する機構を必要とする。ＢＬＤＣモータの閉ループ速度制御に関して、２つの付加的要件、すなわち、回転速度の測定と、モータ速度およびそこからの電力を制御するパルス幅変調（ＰＷＭ）駆動信号とがある。
【０００７】
ＢＬＤＣモータの回転子位置を感知するために、ホール効果センサが、絶対回転子位置感知を提供するように使用されてもよい。しかしながら、ホール効果センサは、ＢＬＤＣモータの費用および複雑性を増加させる。センサレスＢＬＤＣ制御は、駆動整流を判定するように、モータの各位相（Ａ−Ｂ−Ｃ）における逆起電力（ＢＥＭＦ）電圧を監視することによって、ホール効果センサの必要性を排除する。駆動整流は、非駆動相のＢＥＭＦが整流周期の中間でモータ供給電圧の半分を交差するときに、モータと同期化される。これは、ＢＥＭＦが、各電気周波にわたって、ゼロ交差電圧を上回って、および下回って変動する、「ゼロ交差」と称される。ゼロ交差は、駆動電圧が他の２つの駆動相に印加されているときに、非駆動相上のみで検出されることができる。したがって、モータ供給電圧の半分未満からそれを上回るまでの非駆動相上のＢＥＭＦの変化を検出することが、三相ＢＬＤＣモータの２つの駆動相への駆動電圧の印加中に使用されてもよい。
【０００８】
ブラシレスＤＣ（ＢＬＤＣ）モータを制御することは、特に、ＢＬＤＣモータが、回転子の現在の位置を判定することが可能である、いかなるセンサも提供しない場合、困難であり得る。したがって、センサレスＢＬＤＣモータ制御のための普遍的ゼロ交差検出の必要性がある。ＢＬＤＣ用途における現在の回転子位置を判定する１つの方法は、それを誘導する電流に対して押動する、電圧または起電力である、逆起電力（ＢＥＭＦ）信号を使用することである。ＢＥＭＦは、磁気誘導によって引き起こされる、交流（ＡＣ）回路内の電圧降下である。概して、例えば、三相ＢＬＤＣモータのその３つのコイルのうちの２つを通して、ＢＬＤＣモータを駆動するときに、ＢＥＭＦ信号は、未使用のコイルを通して受信されることができる。ＢＥＭＦ信号は、駆動されたコイルに印加されるＰＷＭ信号に対して振幅および位置を変動させる。これらのＢＥＭＦ信号のゼロ交差検出は、整流がゼロ交差検出の間の中間点で生じる、具体的時間にサンプリングされることができる。しかしながら、これらのサンプルは、モータ特性によって破損され得る。したがって、適切な磁束統合のために、モータ特性が把握されなければならず、駆動およびモータ電圧もまた、同相でなければならない。磁場指向制御（ＦＯＣ）を使用することは、高速アナログ／デジタル変換器（ＡＤＣ）を必要とし、計算は、数学集約的であり、例えば、高い処理能力が必要とされ、非ＦＯＣ方法が、モータを始動させるために使用される必要がある（ＢＥＭＦ測定は、モータ回転子が旋回させられることを必要とする）。
【発明の概要】
【課題を解決するための手段】
【０００９】
したがって、適応ゼロ交差検出を使用する、さらに簡略化されたＢＬＤＣモータ制御の必要性が存在する。
【００１０】
実施形態によると、ブラシレス直流（ＢＬＤＣ）モータのゼロ交差検出のための方法は、各パルス幅変調（ＰＷＭ）駆動電圧が周期およびデューティサイクルを有する、ＰＷＭ駆動電圧パルス、ならびに電源からの電圧を用いて、三相ＢＬＤＣモータの２つの位相を駆動するステップと、三相ＢＬＤＣモータの駆動されていない第３の位相を、その逆起電力（ＢＥＭＦ）電圧を比較するための電圧比較器と結合するステップと、電圧比較器を用いて、ＢＥＭＦ電圧を基準電圧と比較するステップと、ＢＥＭＦ電圧が基準電圧未満であり得るときに、立ち下がりＢＥＭＦ周期中の立ち下がり時間間隔を測定するステップと、立ち下がり時間間隔を記憶するステップと、ＢＥＭＦ電圧が基準電圧を上回り得るときに、立ち上がりＢＥＭＦ周期中の立ち上がり時間間隔を測定するステップと、立ち上がり時間間隔を記憶するステップと、記憶された立ち下がりおよび立ち上がり時間間隔を比較するステップとを含んでもよく、記憶された立ち下がりおよび立ち上がり時間間隔が実質的に同一であり得る場合には、基準電圧を変化させず、記憶された立ち下がりおよび立ち上がり時間間隔が実質的に同一ではなり得ない場合には、基準電圧を変化させる。
【００１１】
本方法のさらなる実施形態によると、基準電圧を変化させるステップは、立ち下がりおよび立ち上がり時間間隔が、それぞれ、立ち下がりおよび立ち上がりＢＥＭＦシーケンス周期の中間点を表すまで、基準電圧を調節するステップを含んでもよい。本方法のさらなる実施形態によると、ＢＥＭＦ電圧は、アナログ電圧比較器を用いて基準電圧と比較されてもよい。本方法のさらなる実施形態によると、基準電圧は、デジタル／アナログ変換器（ＤＡＣ）の出力から提供されてもよい。本方法のさらなる実施形態によると、基準電圧は、立ち上がり時間間隔が立ち下がり時間間隔より長くあり得るときに増加させられ得る。本方法のさらなる実施形態によると、基準電圧は、立ち上がり時間間隔が立ち下がり時間間隔より短くあり得るときに減少させられ得る。本方法のさらなる実施形態によると、立ち下がりおよび立ち上がり時間間隔を記憶するステップは、マイクロコントローラのデジタルプロセッサと関連付けられるメモリに立ち下がりおよび立ち上がり時間間隔を記憶するステップを含んでもよい。本方法のさらなる実施形態によると、記憶された立ち下がりおよび立ち上がり時間間隔を比較するステップは、マイクロコントローラのデジタルプロセッサを用いて、記憶された立ち下がりおよび立ち上がり時間間隔を比較するステップを含んでもよい。本方法のさらなる実施形態によると、立ち下がりおよび立ち上がり時間間隔を測定するステップは、タイマカウンタを用いて、立ち下がりおよび立ち上がり時間間隔を測定するステップを含んでもよい。
【００１２】
本方法のさらなる実施形態によると、ＢＬＤＣモータを始動させる前に、三相ＢＬＤＣモータの位相に結合される高モータ電力供給電圧を測定するステップと、三相ＢＬＤＣモータの別の位相に結合される低モータ電力供給電圧を測定するステップと、そこから初期基準電圧を判定するように、高および低モータ電力供給電圧を平均化するステップとを含んでもよい。本方法のさらなる実施形態によると、高および低モータ電力供給電圧を測定するステップは、アナログ／デジタル変換器（ＡＤＣ）を用いて高および低モータ電力供給電圧を測定するステップと、測定された高および低モータ電力供給電圧をそのデジタル表現に変換するステップと、これらのデジタル表現をマイクロコントローラのデジタルプロセッサに結合するステップとを含んでもよい。
【００１３】
別の実施形態によると、ブラシレス直流（ＢＬＤＣ）適応ゼロ交差検出のための装置は、アナログ／デジタル変換器（ＡＤＣ）と、ＡＤＣの出力に結合される第１の入力、およびＢＬＤＣモータの浮動相に結合される第２の出力を有し、そこから逆起電力（ＢＥＭＦ）電圧を測定するために適合される、電圧比較器と、電圧比較器の出力に結合される第１の入力、およびパルス幅変調（ＰＷＭ）周期信号に結合される第２の入力を有する、ＡＮＤゲートと、ＰＷＭ周期信号に結合される入力を有する、インバータと、ＡＮＤゲートの出力に結合されるセット入力、およびインバータの出力に結合されるリセット入力を有する、セット・リセット（ＲＳ）ラッチと、ＳＲラッチのＱ出力に結合されるＤ入力、およびインバータの出力に結合されるクロック入力を有する、Ｄラッチとを備えてもよい。
【００１４】
さらなる実施形態によると、排他的ＯＲ（ＸＯＲ）ゲートが、ＳＲラッチとＤラッチとの間に結合されてもよく、ＳＲラッチのＱ出力は、ＸＯＲゲートの第１の入力に結合されてもよく、ＤラッチのＤ入力は、ＸＯＲゲートの出力に結合されてもよく、ＢＥＭＦ周期選択信号は、ＸＯＲゲートの第２の入力に結合されてもよい。さらなる実施形態によると、ＢＥＭＦ周期選択信号が高い論理レベルにあり得るとき、ＤラッチのＤ入力は、ＳＲラッチのＱ出力から反転させられ得、ＢＥＭＦ周期選択信号が低い論理レベルにあり得るとき、ＤラッチのＤ入力は、ＳＲラッチのＱ出力と同一の論理レベルにあり得る。
【００１５】
さらに別の実施形態によると、パルス幅変調（ＰＷＭ）駆動をＢＬＤＣモータに提供するためにブラシレス直流（ＢＬＤＣ）適応ゼロ交差検出を使用する、モータコントローラは、各ＢＬＤＣモータ端子に結合される、高および低側電力スイッチであって、高および低側電力スイッチはさらに、それぞれ、高モータ供給電圧および低モータ電力供給電圧に結合され、ＰＷＭ駆動によって制御され得、高および低側電力スイッチはそれぞれ、ＢＬＤＣモータ端子のうちのそれぞれ１つを、高モータ供給電圧、低モータ電力供給電圧のいずれか一方に接続する、またはいずれにも接続せず浮動したままにするであろう、高および低側電力スイッチと、ＰＷＭマスタ時間基準と、ＰＷＭマスタ時間基準ならびに高および低側電力スイッチのそれぞれ１つに結合される、ＰＷＭ発生器と、ＢＬＤＣモータの浮動相端子に結合するため、およびそこから逆起電力（ＢＥＭＦ）電圧を受電するために適合される、適応ゼロ交差検出回路であって、適応ゼロ交差検出回路は、ＢＥＭＦ電圧を基準電圧と比較し、ＢＥＭＦ電圧が基準電圧を上回り得るときに、立ち上がりＢＥＭＦ周期中の立ち上がり時間間隔を測定し、ＢＥＭＦ電圧が基準電圧未満であり得るときに、立ち下がりＢＥＭＦ周期中の立ち下がり時間間隔を測定し、立ち上がりおよび立ち下がり時間間隔が実質的に同一になり得るまで、基準電圧を調節する、適応ゼロ交差検出回路と、基準電圧に基づいてＰＷＭ駆動信号を生成するためのマイクロコントローラとを備えてもよい。
【００１６】
さらなる実施形態によると、適応ゼロ交差検出回路は、３入力アナログマルチプレクサであって、その各入力は、三相ＢＬＤＣモータのそれぞれの位相に結合され得、ＢＬＤＣモータの浮動相は、そこから逆起電力（ＢＥＭＦ）電圧を測定するために選択され得る、３入力アナログマルチプレクサと、デジタル／アナログ変換器（ＤＡＣ）と、マルチプレクサの出力に結合される第１の入力、およびＤＡＣの出力に結合される第２の入力を有する、電圧比較器と、電圧比較器の出力に結合される第１の入力、およびパルス幅変調（ＰＷＭ）周期信号に結合される第２の入力を有する、ＡＮＤゲートと、ＰＷＭ周期信号に結合される入力を有する、インバータと、ＡＮＤゲートの出力に結合されるセット入力、およびインバータの出力に結合されるリセット入力を有する、セット・リセット（ＲＳ）ラッチと、ＳＲラッチのＱ出力に結合されるＤ入力、およびインバータの出力に結合されるクロック入力を有する、Ｄラッチと、ＤラッチのＱ出力に結合される入力を有し、立ち上がりおよび立ち下がり時間間隔を測定するために適合される、ＢＥＭＦタイマと、デジタルプロセッサおよびメモリであって、デジタルプロセッサは、ＤＡＣのデジタル入力、ＢＥＭＦタイマからの時間間隔出力、およびマルチプレクサの制御入力に結合され得る、デジタルプロセッサおよびメモリとを備えてもよい。
【００１７】
さらなる実施形態によると、排他的ＯＲ（ＸＯＲ）ゲートが、ＳＲラッチとＤラッチとの間に結合されてもよく、ＳＲラッチのＱ出力は、ＸＯＲゲートの第１の入力に結合されてもよく、ＤラッチのＤ入力は、ＸＯＲゲートの出力に結合されてもよく、デジタルプロセッサからのＢＥＭＦ周期選択信号は、ＸＯＲゲートの第２の入力に結合されてもよい。さらなる実施形態によると、アナログ／デジタル変換器（ＡＤＣ）は、マルチプレクサの出力に結合される入力およびデジタルプロセッサに結合されるデジタル出力を有してもよい。
【００１８】
なおも別の実施形態によると、適応ゼロ交差検出を使用して、ブラシレス直流（ＢＬＤＣ）モータを駆動するためのシステムは、第１、第２、および第３のモータ相端子を有する、三相ＢＬＤＣモータと、モータ相端子のそれぞれに結合される、高および低側電力スイッチであって、高および低側電力スイッチはさらに、それぞれ、高電力供給電圧と低電力供給電圧との間に結合され、ＰＷＭ駆動によって制御され得、高および低側電力スイッチはそれぞれ、ＢＬＤＣモータ相端子のうちのそれぞれ１つを、高モータ供給電圧、低モータ供給電圧のいずれか一方に接続する、またはいずれにも接続せず浮動したままにするであろう、高および低側電力スイッチと、ＰＷＭマスタ時間基準と、ＰＷＭマスタ時間基準ならびに高および低側電力スイッチのそれぞれ１つに結合される、ＰＷＭ発生器と、ＢＬＤＣモータの浮動モータ相端子に結合するため、およびそこから逆起電力（ＢＥＭＦ）電圧を受電するために適合される、適応ゼロ交差検出回路であって、適応ゼロ交差検出回路は、ＢＥＭＦ電圧を基準電圧と比較し、ＢＥＭＦ電圧が基準電圧を上回り得るときに、立ち上がりＢＥＭＦ周期中の立ち上がり時間間隔を測定し、ＢＥＭＦ電圧が基準電圧未満であり得るときに、立ち下がりＢＥＭＦ周期中の立ち下がり時間間隔を判定し、立ち上がりおよび立ち下がり時間間隔が実質的に同一になり得るまで、基準電圧を調節する、適応ゼロ交差検出回路と、基準電圧に基づいてＰＷＭ駆動信号を生成するためのマイクロコントローラとを備えてもよい。
【００１９】
さらなる実施形態によると、高および低ドライバペアが、ＰＷＭ発生器と高および低側電力スイッチのそれぞれ１つとの間に結合されてもよい。さらなる実施形態によると、高および低側電力スイッチは、高および低側パワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を備えてもよい。
【００２０】
本開示のより完全な理解が、付随の図面と併せて解釈される以下の説明を参照することによって獲得され得る。
【図面の簡単な説明】
【００２１】
【図１】図１は、本開示の具体的な例示的実施形態による、ＷＹＥで接続された固定子巻線と、固定子巻線ドライバ電力トランジスタと、ＢＬＤＣコントローラとを備える、三相ＢＬＤＣモータの概略ブロック図を図示する。
【図２】図２は、本開示の本教示による、ＢＬＤＣモータの６回の３６０電気角度回転にわたる、３つの固定子巻線のそれぞれにおける電圧波形の概略グラフを図示する。
【図３】図３は、本開示の具体的な例示的実施形態による、立ち上がりＢＥＭＦ周期中のＢＬＤＣ適応ゼロ交差検出回路の概略ブロック図を図示する。
【図３Ａ】図３Ａは、本開示の具体的な例示的実施形態による、立ち下がりＢＥＭＦ周期中のＢＬＤＣ適応ゼロ交差検出回路の概略ブロック図を図示する。
【図４】図４は、図３に示されるＢＬＤＣ適応ゼロ交差検出回路の立ち上がりＢＥＭＦ周期の概略タイミングおよび電圧波形図を図示する。
【図４Ａ】図４Ａは、図３Ａに示されるＢＬＤＣ適応ゼロ交差検出回路の立ち下がりＢＥＭＦ周期の概略タイミングおよび電圧波形図を図示する。
【図５】図５は、本開示の具体的な例示的実施形態による、基準電圧が、測定されたＢＥＭＦ電圧と比較するために実質的に最適であるときに、３６０電気角度の６回の回転にわたる、ＢＬＤＣモータの３つの位相の概略タイミングおよび電圧波形図を図示する。
【図６】図６は、本開示の具体的な例示的実施形態による、基準電圧が、測定されたＢＥＭＦ電圧と比較するために高すぎるときに、３６０電気角度の６回の回転にわたる、ＢＬＤＣモータの３つの位相の概略タイミングおよび電圧波形図を図示する。
【図７】図７は、本開示の具体的な例示的実施形態による、ＢＬＤＣ適応ゼロ交差検出回路を有する、ＢＬＤＣモータコントローラの概略ブロック図を図示する。
【図８】図８は、本開示の具体的な例示的実施形態による、ＢＬＤＣ適応ゼロ交差検出回路の概略動作フロー図を図示する。
【発明を実施するための形態】
【００２２】
本開示は、種々の修正および代替形態の影響を受けやすいが、その具体的な例示的実施形態が、図面に示され、本明細書に詳細に説明されている。しかしながら、具体的な例示的実施形態の本明細書における説明は、本開示を本明細書に開示される特定の形態に限定することを意図するものではないことを理解されたい。
【００２３】
種々の実施形態によると、デジタル／アナログ変換器（ＤＡＣ）が、ＢＥＭＦ基準電圧を提供するために使用されてもよい。電圧比較器が、ＢＬＤＣモータの非駆動モータ相から結合されるＢＥＭＦ電圧から、ゼロ交差事象を検出するために使用されてもよい。次いで、ＤＡＣレベルは、印加された電圧波形をモータ生成波形と同相で保つように調節される。従来のＢＬＤＣ制御システムでは、モータ供給電圧またはモータ端子自体から、ある様式で導出されない、ＢＥＭＦ基準に対する強い抵抗がある。本明細書に開示される本実施形態が、その動向から離脱し、主に、ハードウェアソリューションを提供する一方で、従来のＢＬＤＣ制御技術は、ソフトウェアソリューションに焦点を合わせている。
【００２４】
ここで図面を参照すると、具体的な例示的実施形態の詳細が、概略的に例証される。図面における同様の要素は、同様の番号によって表され、類似する要素は、異なる小文字の添字を伴う同様の番号によって表されるであろう。
【００２５】
図１を参照すると、本開示の具体的な例示的実施形態による、ＷＹＥで接続された固定子巻線と、固定子巻線ドライバ電力トランジスタと、ＢＬＤＣコントローラとを備える、三相ＢＬＤＣモータの概略ブロック図が描写されている。三相ＢＬＤＣモータ１３２は、モータ端子Ｕ、Ｖ、またはＷを、電力供給共通部、電力供給電圧、Ｖモータに交互に結合する、もしくはモータ端子が「浮動」することを可能にする、すなわち、電力供給共通部または電圧のいずれか一方に接続されていない状態にする、電源スイッチ１２０−１３０の３つのセット、例えば、電力金属酸化膜半導体（ＭＯＳＦＥＴ）トランジスタによって駆動されてもよい。これらの電源スイッチ１２０−１３０は、高／低ドライバ１１４−１１８によって駆動されてもよい。高／低ドライバ１１４−１１８は、ＰＷＭマスタ時間基準１０６からマスタクロック信号を受信し得る、ＰＷＭ発生器１０８−１１２に結合されてもよい。ＰＷＭ発生器１０８−１１２からのＰＷＭ信号のデューティサイクル制御は、ＢＬＤＣ適応ゼロ交差検出回路１０４を備える、マイクロコントローラ１０２によって提供されてもよい。マイクロコントローラ１０２はまた、以降でより完全に説明されるように、各固定子巻線端子Ｕ、Ｖ、およびＷにおけるＢＥＭＦ電圧を監視し、固定子巻線端子Ｕ、Ｖ、およびＷのそれぞれにおける監視されたＢＥＭＦを基準電圧と比較してもよい。
【００２６】
図２を参照すると、本開示の本教示による、ＢＬＤＣモータの６回の３６０電気角度回転にわたる、３つの固定子巻線のそれぞれにおける電圧波形の概略グラフが描写されている。各位相Ｕ、Ｖ、およびＷは、連続的に、Ｖモータ電圧、例えば、Ｕｈ、接地からＶモータまでのＰＷＭ電圧、例えば、Ｗｄに（同時ではないが）結合される、または浮動する、例えば、Ｕｆである。各シーケンスステップ番号では、１つの位相ｘｈ（「保持相」）が、固定電圧で維持され、別の位相ｘｄ（「駆動相」）が、Ｖモータと接地との間のＰＷＭ周期信号切替によって駆動され、第３の位相ｘｆ（「浮動相」）が、いかなる電圧または接地にも接続されない、例えば、浮動している、組み合わせである。以降でより完全に説明され、図３に示されるように、ＢＥＭＦ電圧が、浮動相において測定され、ＢＬＤＣ適応ゼロ交差検出回路１０４で使用される。固定電圧で保持される位相は、Ｖモータ電圧または接地のいずれか一方に結合されてもよく、そのうちのいずれか一方が、あらゆる目的で本明細書において考慮される。
【００２７】
図３を参照すると、本開示の具体的な例示的実施形態による、立ち上がりＢＥＭＦ周期中のＢＬＤＣ適応ゼロ交差検出回路の概略ブロック図が描写されている。概して、番号１０４によって表される、ＢＬＤＣ適応ゼロ交差検出回路は、デジタル／アナログ変換器（ＤＡＣ）３５０と、アナログ電圧比較器３５２と、２入力ＡＮＤゲート３５４と、インバータ３５６と、ＲＳラッチ３５８と、ＸＯＲ３６０と、Ｄラッチ３６２とを備えてもよい。ＰＷＭ周期信号３７６は、ＡＮＤゲート３５４およびインバータ３５６の入力に結合される。ＰＷＭ周期信号３７６は、駆動相ＰＷＭ信号４８４と同一の周期を有するが、そのデューティサイクルは、ＢＥＭＦ電圧のピークの検出を確実にするために十分に長く固定された割合で維持される。
【００２８】
ＢＬＤＣ適応ゼロ交差検出回路１０４の動作は、以下の通りである。ＤＡＣ３５０は、基準電圧３７１を比較器３５２の正入力に提供する。浮動相から得られる、（適切な電圧スケーリングを伴う）ＢＥＭＦ電圧３７０は、比較器３５２の負入力に印加される。ＢＥＭＦ電圧３７０がＤＡＣ３５０からの基準電圧３７１を上回るとき、電圧比較器３５２の出力３７２は、論理低（「０」）にある。ＢＥＭＦ電圧３７０がＤＡＣ３５０からの基準電圧３７１未満であるとき、電圧比較器３５２の出力３７２は、論理高（「１」）にある。出力３７２およびＰＷＭ周期３７６が高論理レベルにあるとき、ＳＲラッチ３５８のＳ入力に結合されるＮＡＮＤゲート３５４の出力は、高論理レベルにある。ＰＷＭ周期信号３７６が低論理レベルにあるとき、ＮＡＮＤゲート３５４の出力は、出力３７２の論理レベルにかかわらず、低論理レベルにあろう。
【００２９】
ＲＳラッチ３５８は、１ビットメモリの役割を果たし、Ｓ入力が高論理レベルにあり、Ｒ入力が低論理レベルにあるとき、Ｑ出力３７８は、高論理レベルにあろう。Ｓ入力が高または低論理レベルのいずれか一方にあり、Ｒ入力が高論理レベルにあるとき、Ｑ出力３７８は、低論理レベルにあろう。Ｓ入力およびＲ入力が両方とも低論理レベルにあるとき、Ｑ出力は、不変となり、高または低論理レベルのいずれか一方にあろう。ＸＯＲゲート３６０の一方の入力が高論理レベルで保持されるとき、そこからの出力は、その他方の入力と（反対論理レベルに）反転させられるであろう。したがって、ＸＯＲゲート３６０は、Ｄラッチ３６２のＤ入力に結合されるＱ出力３７８論理レベルを反転させるために使用されてもよい。Ｄラッチ３６２のクロック入力が低から高論理レベルになるとき、Ｄラッチ３６２のＤ入力における、どのような論理レベルでも、そのＱ出力３８２に転送されるであろう。Ｑ出力３８２は、そのＤ入力が論理レベルを変化させ、そのクロック入力が、再度、低から高論理レベルになるまで、その論理レベルを維持するであろう。したがって、Ｑ出力３８２は、ＰＷＭ周期３７６が高から低論理レベルになるときのみ更新するであろう。
【００３０】
種々の実施形態によると、モータ１３２が始動させられる前に、位相のうちの１つの高側ドライバが有効にされ、その位相における電圧が測定され、次いで、高側ドライバが無効にされ、位相のうちの１つの低側ドライバが有効にされ、その位相における電圧が測定される。これら２つの測定の平均が、２つの間の途中の電圧を判定するように計算される。始動時に、本平均電圧は、ＤＡＣ３５０からの初期電圧がどのように設定されるべきかを判定する際に使用され、比較器基準電圧３７１に使用される。通常ＢＬＤＣモータ動作中に、モータ相のうちの２つが、駆動され（駆動および保持され）、第３の非駆動モータ相（浮動）が、比較器３５２の非基準入力（ＢＥＭＦ３７０）を介して監視される。比較器３５２の出力３７２は、各ＰＷＭ周期駆動相４８４の一部にわたってサンプリングされる。サンプルウィンドウは、同一の周期を有するが、ＰＷＭ周期駆動相４８４と異なるデューティサイクルを有する、第２のＰＷＭ周期信号３７６によって生成される。比較器３５２の出力３７２は、ＡＮＤゲート３５４を通してＲＳラッチ３５８のＳ入力に結合される。比較器３５２の出力３７２が、本ウィンドウ時間中のいつでも高論理レベルになる場合には、ＲＳラッチ３５８は、ＰＷＭ周期信号３７６の終了まで、その事象を捕捉して保持するであろう。ＲＳラッチ３５８の出力３７８は、ＲＳラッチ３５８のリセットの直前の第２のＰＷＭ周期信号３７６の終了時に、Ｄラッチ３６２によってサンプリングされ、保持されてもよい。Ｄラッチ３６２の出力は、ゼロ交差事象検出信号３８２である。立ち下がりＢＥＭＦ整流サイクルにおけるＲＳラッチ３５８の出力３７８の極性は、Ｄラッチ３６２からのゼロ交差事象出力が、常に低から高論理レベルへの遷移であるように、立ち上がりＢＥＭＦ整流サイクルの極性と反対である。ＤＡＣ３５０出力電圧３７１は、図５および６ならびに本明細書の以下のそれらの関連説明でより完全に示されるように、ゼロ交差事象検出信号３８２の高周期を立ち上がりおよび立ち下がりＢＥＭＦ整流サイクルの両方にとって実質的に等しく保つように種々のモータ１３２速度で調節される。
【００３１】
ここで図４を参照すると、図３に示されるＢＬＤＣ適応ゼロ交差検出回路の立ち上がりＢＥＭＦ周期の概略タイミングおよび電圧波形図が描写されている。電圧が、浮動相において測定され、ＢＥＭＦ３７０電圧が、そこから導出される。電圧比較器３５２からの出力３７２は、ＢＥＭＦ３７０がＤＡＣ３５０の出力基準電圧３７１未満であるときはいつでも、高論理レベルになるであろう。出力３７２が高論理レベルになり、ＰＷＭ周期信号が高論理レベルになるとすぐに、ＳＲラッチ３５８のＱ出力３７８は、高論理レベルになり、ＰＷＭ周期信号３７６が論理低に戻るまで、その論理レベルにとどまるであろう。低論理レベルがＸＯＲゲート３６０の一方の入力上でアサートされるとき、その出力は、その他方の入力上の論理レベルと反対の論理レベルにあり、例えば、入力＝０、出力＝１であろう。したがって、出力３７８が高論理レベルにあるとき、Ｄラッチ出力３８２は、ＰＷＭ周期信号３７６が高から低論理レベルになるときに低論理レベルになるであろう。そして、出力３７８が低論理レベルにあるとき、Ｄラッチ出力３８２は、ＰＷＭ周期信号３７６が高から低論理レベルになるときに高論理レベルになるであろう。
【００３２】
図３Ａを参照すると、本開示の具体的な例示的実施形態による、立ち下がりＢＥＭＦ周期中のＢＬＤＣ適応ゼロ交差検出回路の概略ブロック図が描写されている。図３Ａに示される回路は、ＸＯＲゲート３６０の一方の入力が低論理レベルで保持されるときに、そこからの出力が、反転させられず、その出力が、その他方の入力と同一であろうことを除いて、図３に示される回路と実質的に同様に稼働する。したがって、本構成におけるＸＯＲゲート３６０は、論理レベル反転を伴わずに、Ｑ出力３７８論理レベルをＤラッチ３６２のＤ入力に結合する。
【００３３】
ここで図４Ａを参照すると、図３Ａに示されるＢＬＤＣ適応ゼロ交差検出回路の立ち下がりＢＥＭＦ周期の概略タイミングおよび電圧波形図が描写されている。電圧が、浮動相において測定され、ＢＥＭＦ３７０電圧が、そこから導出される。電圧比較器３５２からの出力３７２は、ＢＥＭＦ３７０がＤＡＣ３５０の出力基準電圧３７１未満であるときはいつでも、高論理レベルになるであろう。出力３７２が高論理レベルになり、ＰＷＭ周期信号が高論理レベルになるとすぐに、ＳＲラッチ３５８のＱ出力３７８は、高論理レベルになり、ＰＷＭ周期信号３７６が論理低に戻るまで、その論理レベルにとどまるであろう。高論理レベルがＸＯＲゲート３６０の一方の入力上でアサートされるとき、その出力は、その他方の入力上の論理レベルと同一の論理レベルにあり、例えば、入力＝１、出力＝１であろう。したがって、出力３７８が高論理レベルにあるとき、Ｄラッチ出力３８２は、ＰＷＭ周期信号３７６が高から低論理レベルになるときに高論理レベルになるであろう。そして、出力３７８が低論理レベルにあるとき、Ｄラッチ出力３８２は、ＰＷＭ周期信号３７６が高から低論理レベルになるときに低論理レベルになるであろう。
【００３４】
立ち上がりＢＥＭＦ周期中に、Ｄラッチ３６２の出力３８２は、ＤＡＣ３５０の基準電圧出力３７１を上回る第１のＢＥＭＦ電圧（パルス）後に、低から高論理レベルになるであろう。立ち下がりＢＥＭＦ周期中に、Ｄラッチ３６２の出力３８２は、ＤＡＣ３５０の基準電圧出力３７１未満である第１のＢＥＭＦ電圧（パルス）後に、低から高論理レベルになるであろう。所望されることは、基準電圧３７１と比較した、複合立ち上がりおよび立ち下がりＢＥＭＦ電圧３７０から導出される、Ｄラッチ３６２の出力３８２からのデューティサイクルが、実質的に同一の周期、例えば、５０パーセントを有することである。ＤＡＣ３５０の出力電圧３７１は、以降でより完全に説明されるように、本５０パーセントデューティサイクルが達成されるまで調節されてもよい。
【００３５】
図５を参照すると、本開示の具体的な例示的実施形態による、基準電圧が、測定されたＢＥＭＦ電圧と比較するために実質的に最適であるときに、３６０電気角度の６回の回転にわたる、ＢＬＤＣモータの３つの位相の概略タイミングおよび電圧波形図が描写されている。シーケンス番号１中に、位相Ｕは、モータ電圧で保持され、位相Ｖは、立ち上がりＢＥＭＦで浮動し、位相Ｗは、駆動される。シーケンス番号２中に、位相Ｕは、立ち下がりＢＥＭＦで浮動し、位相Ｖは、モータ電圧で保持され、位相Ｗは、駆動される。シーケンス番号３中に、位相Ｕは、駆動され、位相Ｖは、モータ電圧で保持され、位相Ｗは、立ち上がりＢＥＭＦで浮動している。シーケンス番号４中に、位相Ｕは、駆動され、位相Ｖは、立ち下がりＢＥＭＦで浮動し、位相Ｗは、モータ電圧で保持される。シーケンス番号５中に、位相Ｕは、立ち上がりＢＥＭＦで浮動し、位相Ｖは、駆動され、位相Ｗは、モータ電圧で保持される。シーケンス番号６中に、位相Ｕは、モータ電圧で保持され、位相Ｖは、駆動され、位相Ｗは、立ち下がりＢＥＭＦで浮動している。Ｄラッチ３６２（ラッチＢ）からの出力３８２のデューティサイクルは、本開示の本教示によると最適である、実質的に５０パーセントである。
【００３６】
図６を参照すると、本開示の具体的な例示的実施形態による、基準電圧が、測定されたＢＥＭＦ電圧と比較するために高すぎるときに、３６０電気角度の６回の回転にわたる、ＢＬＤＣモータの３つの位相の概略タイミングおよび電圧波形図が描写されている。各位相のモータ相接続または非接続状態は、Ｄラッチ３６２（ラッチＢ）からの出力３８２のデューティサイクルが、実質的に５０パーセントではなく、ＤＡＣ３５０の出力３７１における基準電圧が、本開示の本教示によると最適ではないことを示すことを除いて、上記の図５について説明されるものと同一である。基準電圧は、この場合、基準電圧が高すぎるため、調節（変更）されなければならず、かつ低下させられなければならない。
【００３７】
整流は、立ち上がりまたは立ち下がりＢＥＭＦ周期のいずれか一方においてモータに位相ロックされなければならない。どれかは問題ではないが、１つだけが選択されることができる。限定ではなく説明の目的で、ゼロ交差（ＺＣ）事象が「ＺＣ周期」として捕捉され、他方の事象が「整流時間（ＣＴ）周期」として捕捉される、周期を定義する。位相ロック式は、以下である。
［１］      ＺＣＥ（ｎ）＝ＺＣ（ｎ’）−ＣＴ（ｎ）／２
［２］      ＣＴ（ｎ＋１）＝ＣＴ（ｎ）＋ＺＣＥ（ｎ）＊ｋ
［３］      ＺＣ（ｎ’）＝ＺＣ（ｎ）＋オフセット−平衡
［４］      Ｘ＝ＣＴ（ｎ）／２＋オフセット＋平衡
式中、
ＺＣＥ（ｎ）＝（期待ＺＣからの）ゼロ交差誤差
ＺＣ（ｎ）＝整流からゼロ交差事象（ラッチＢ立ち上がりエッジ）までの間隔
ＣＴ（ｎ）＝整流周期間隔
ｋ＝通常、１／４または１／８である、減衰係数
Ｘ＝ＺＣ事象から次の整流までの間隔
オフセット＝位相を偏移させるタイマの刻みの数（位相はまた、基準電圧を移動させることによっても偏移されるため、本願では実際に把握する必要はないが、完全にするためにここに含まれる）
平衡＝立ち上がりおよび立ち下がりＢＥＭＦ周期の間の時間を偏移させるタイマの刻みの数（超高速動作のみにおいて重要であり、ＺＣおよびＣＴ周期を等しく保つように、駆動ならびに測定待ち時間を補償する）
タイマの刻み＝ＺＣおよびＣＴ間隔タイミングの分解能
【００３８】
位相ロックは、以下のように稼働する。ＺＣ周期における間隔が、整流事象からＺＣ事象まで測定され、ＺＣ（ｎ）として保存される。次の整流事象は、ＺＣ周期を終了し、次のＣＴ周期を開始する、ＺＣ事象後の時間Ｘに起こるように予定に入れられる。次の整流は、ＣＴ周期を終了し、次のＺＣ周期を開始する、時間ＣＴ（ｎ）に起こるように予定に入れられる。全ての計算は、ＣＴ周期中に行われる。
【００３９】
前述の位相ロック手順は、ＺＣ周期におけるラッチＢデューティサイクル（シーケンス番号２、４、および６）が５０％であることを確実にする。ＺＣおよびＣＴ（シーケンス番号１、３、および５）周期は両方とも、持続時間が等しい。したがって、ＺＣおよびＣＴ周期にわたるラッチＢ周期の高い部分のみが、比較される必要がある。それらが実質的に等しい場合には、ＤＡＣ電圧３７１は、最適なレベルにある。ＣＴ周期におけるラッチＢ出力の高い部分がＺＣ周期のものより短い場合には、ＤＡＣ電圧３７１は、低下させられる必要がある。逆に、ＣＴ周期におけるラッチＢ出力の高い部分がＺＣ周期のものより長い場合には、ＤＡＣ電圧３７１は、上昇させられる必要がある。４つの起こり得るＺＣ感知および移送ロック状態があることを考慮されたい。以下の表Ａでは、固定は、保持される、または変調されない側を示し、ＺＣ  ＢＥＭＦは、立ち上がりまたは立ち下がりＢＥＭＦ周期における位相ロックを示し、より短いＬＢは、より短いラッチＢ高周期に応答して、ＤＡＣ電圧を増加させるかまたは減少させるかを示し、長いＬＢは、より長いラッチＢ高周期に応答して、ＤＡＣ電圧を増加させるかまたは減少させるかを示す。
【００４０】
【表１】
2018508171.tif 000003
【００４１】
図７を参照すると、本開示の具体的な例示的実施形態による、ＢＬＤＣ適応ゼロ交差検出回路を有する、ＢＬＤＣモータコントローラの概略ブロック図が描写されている。ＢＬＤＣ適応ゼロ交差検出回路を有する、ＢＬＤＣモータコントローラは、アナログマルチプレクサ（ＭＵＸ）７８４と、アナログ／デジタル変換器（ＡＤＣ）７８６と、デジタル／アナログ変換器（ＤＡＣ）３５０と、デジタルプロセッサおよびメモリ７８８と、アナログ電圧比較器３５４と、排他的ＯＲ（ＸＯＲ）ゲート３６０と、Ｄラッチ３６２と、ＢＥＭＦタイマ７９２とを備える、マイクロコントローラ１０２を使用して実装されてもよい。ＭＵＸ７８４は、そのＢＥＭＦが電圧比較器３５２を用いて基準電圧３７１と比較され得るように、浮動しているモータ相を選択する。ＢＥＭＦ電圧は、集積回路電子機器の互換電圧レベルでＭＵＸ７８４に結合される前に削減されてもよい（分圧器）。ＡＤＣ７８６は、モータ１３２が始動させられる前に、高および低モータ電力供給電圧を測定するために使用されてもよい。ＡＤＣ７８６は、測定された高および低モータ電力供給電圧をそのデジタル表現に変換し、これらのデジタル表現をデジタルプロセッサ７８８に結合する。ＡＤＣ７８６は、ＤＡＣ３５０によって生成され、電圧比較器３５２の入力に結合される、アナログ基準電圧値を最初に判定するために、高および低モータ電力供給電圧を取得するように使用されてもよい。ＡＤＣ７８６は、モータ１３２の感知Ｕ、Ｖ、およびＷ端子に結合される入力を有し、デジタルプロセッサ７８８によって独立して制御される、独自の関連する、例えば、一体マルチプレクサ（図示せず）を有し得ることが、考慮され、本開示の範囲内である。しかしながら、説明を簡単にするために、１つだけのマルチプレクサ７８４が示されている。
【００４２】
ＢＥＭＦタイマは、Ｄラッチ３６２の出力３８２に結合され、出力３８２が高論理レベルにあるときの時間間隔を判定する際に使用されてもよい。ＢＥＭＦタイマは、出力３８２が低論理レベルから高論理レベルになるときに、（時間間隔を）数え始め、出力３８２が高論理レベルにとどまっている限り、数え続けてもよく、次いで、出力３８２が低論理レベルに戻るときに、その時間間隔カウントをリセットする。しかし、そうする前に、ＢＥＭＦタイマ７９２は、割り込みをデジタルプロセッサ７８８に送信し、そこに時間間隔を転送してもよい。デジタルプロセッサ７８８は、ＢＥＭＦタイマ７９２からの時間間隔（カウント値）を記憶し、立ち上がりＢＥＭＦと関連付けられるカウント時間間隔を、立ち下がりＢＥＭＦと関連付けられるカウント時間間隔と比較してもよい。好ましくは、立ち上がりおよび立ち下がりＢＥＭＦカウント時間間隔は、実質的に同一であろう。それらが同一ではないとき、デジタルプロセッサ７８８は、上記の表Ａに説明されるように、立ち上がりおよび立ち下がりＢＥＭＦカウント時間間隔を実質的に同一にするように、ＤＡＣ３５０へのデジタル電圧基準値を調節してもよい（それによって、電圧比較器３５２に結合されるアナログ基準電圧３７１を変化させる）。本デジタル電圧基準を使用して、次いで、マイクロコントローラは、モータ１３２の回転を制御するための実質的に最適なＰＷＭ駆動信号を判定してもよい。本開示の利益を有する、アナログおよびデジタル電子設計技術分野の当業者は、本明細書に開示される本発明として請求されているものの主題として依然として網羅されるであろう、代替的かつ等しく効果的な回路を設計し得ることが、考慮され、本開示の範囲内である。
【００４３】
図８を参照すると、本開示の具体的な例示的実施形態による、ＢＬＤＣ適応ゼロ交差検出回路の概略動作フロー図が描写されている。ステップ８０４では、ＢＬＤＣモータを始動させる前に、その位相に結合される高モータ供給電圧および別の位相に結合される低モータ供給電圧が測定される。ステップ８０６では、初期基準電圧が、高および低モータ供給電圧の平均から判定される。ステップ８０４および８０６は、モータ１３２が始動する前のみに行われる。次いで、ステップ８０８では、モータ１３２は、位相のうちの２つが駆動パルス幅変調（ＰＷＭ）である、６ステップシーケンスで駆動されることによって、回転し始め、第３の位相は、駆動されていない（浮動している）。ステップ８１０では、駆動されていない第３の位相上のＢＥＭＦ電圧が、各ＰＷＭ駆動周期の一部の間に基準電圧と比較される。ステップ８１２では、立ち下がり時間間隔が、どれだけＢＥＭＦ電圧が基準電圧未満であるかという立ち下がりＢＥＭＦ周期中に測定される。ステップ８１４では、測定された立ち下がり時間間隔が、メモリ、例えば、デジタルプロセッサメモリ７８８に記憶される。ステップ８１６では、立ち上がり時間間隔が、どれだけＢＥＭＦ電圧が基準電圧を上回るかという立ち上がりＢＥＭＦ周期中に測定される。ステップ８１８では、測定された立ち上がり時間間隔が、メモリ、例えば、デジタルプロセッサメモリ７８８に記憶される。ステップ８２０では、メモリに記憶された立ち下がりおよび立ち上がり時間間隔が比較される。ステップ８２２では、立ち下がりおよび立ち上がり時間間隔が実質的に同一であるかどうか、判定が行われる。もしそうである場合には、ステップ８０８に戻り、そうでない場合には、ステップ８２４に進む。ステップ８２４では、立ち上がり時間間隔が立ち下がり時間間隔を上回るかまたはそれ未満かの判定が行われる。立ち上がり時間間隔が立ち下がり時間間隔を上回る場合には、ステップ８２６で、基準電圧が増加させられ、次いで、ステップ８０８に戻る。立ち上がり時間間隔が立ち下がり時間間隔未満である場合には、ステップ８２８で、基準電圧が減少させられ、次いで、ステップ８０８に戻る。
【図１】
2018508171.tif 000004
【図２】
2018508171.tif 000005
【図３】
2018508171.tif 000006
【図３Ａ】
2018508171.tif 000007
【図４】
2018508171.tif 000008
【図４Ａ】
2018508171.tif 000009
【図５】
2018508171.tif 000010
【図６】
2018508171.tif 000011
【図７】
2018508171.tif 000012
【図８】
2018508171.tif 000013
【国際調査報告】
2018508171.tif 000014
2018508171.tif 000015
2018508171.tif 000016