(57)【要約】  本発明はデータ伝送の制御システム、方法、チップアレイ及びディスプレイに関する。該データ伝送の制御システムは、それぞれ少なくとも二つのチップセットを含む複数行のチップ組合せを含むチップアレイ（２０）であって、但し、チップセット中の各チップは互いにカスケード接続されるチップアレイ（２０）と、表示データを受信し、表示データに基づいて複数行のチップ組合せに対応する複数セットの表示信号を生成するコントローラー（３０）であって、但し、任意セットの表示信号は少なくとも二つのチップセットに対応する少なくとも二つの通路のサブ表示信号に区画され、任意通路のサブ表示信号はそれに対応するチップセット中の一番目のチップの信号入力端に接続されるコントローラー（３０）とを含む。本発明によると、既存技術におけるデータ伝送範囲を拡大する際に電磁波放射が大きくなる技術課題を解決できる。【選択図】図１
2018516390.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ少なくとも二つのチップセットを含む複数行のチップ組合せを含むチップアレイであって、但し、前記チップセット中の各チップは互いにカスケード接続されるチップアレイと、
表示データを受信し、前記表示データに基づいて前記複数行のチップ組合せに対応する複数セットの表示信号を生成するコントローラーであって、但し、任意セットの表示信号は前記少なくとも二つのチップセットに対応する少なくとも二つの通路のサブ表示信号に区画され、任意通路の前記サブ表示信号はそれに対応するチップセット中の一番目のチップの信号入力端に接続されるコントローラーと、
を含むことを特徴とする、データ伝送の制御システム。
【請求項２】
前記任意行のチップ組合せに二つのチップセットが含まれる場合、第１のチップセットは前記任意行のチップ組合せ中の第２ｉ−１（ｉは自然数である）個のチップを含み、第２のチップセットは前記任意行のチップ組合せ中の第２ｉ個のチップを含むことを特徴とする、請求項１に記載のシステム。
【請求項３】
前記第１のチップセット中の第ｊ個のチップの信号出力端は前記第１のチップセット中の第ｊ＋１（ｊは自然数である）個のチップの入力端に接続され、前記第２のチップセット中の第ｊ個のチップの信号出力端は第２のチップセット中の第ｊ＋１個のチップの入力端に接続されることを特徴とする、請求項２に記載のシステム。
【請求項４】
前記任意行のチップ組合せに三つのチップセットが含まれる場合、第１のチップセットは前記任意行のチップ組合せ中の第３ｉ−２（ｉは自然数である）個のチップを含み、第２のチップセットは前記任意行のチップ組合せ中の第３ｉ−１個のチップを含み、第３のチップセットは前記任意行のチップ組合せ中の第３ｉ個のチップを含むことを特徴とする、請求項１に記載のシステム。
【請求項５】
前記第１のチップセット中の第ｊ（ｊは自然数である）個のチップの信号出力端は前記第１のチップセット中の第ｊ＋１個のチップの入力端に接続され、前記第２のチップセット中の第ｊ個のチップの信号出力端は第２のチップセット中の第ｊ＋１個のチップの入力端に接続され、前記第３のチップセット中の第ｊ個のチップの信号出力端は第３のチップセット中の第ｊ＋１個のチップの入力端に接続されることを特徴とする、請求項４に記載のシステム。
【請求項６】
前記任意セットの表示信号から区画された前記少なくとも二つの通路のサブ表示信号は伝送中に相互独立し、前記少なくとも二つの通路のサブ表示信号の信号コンテンツが異なっていることを特徴とする、請求項１に記載のシステム。
【請求項７】
前記複数行のチップ組合せ中の任意のチップは一つの表示領域に対応することを特徴とする、請求項１〜６のいずれか一項に記載のシステム。
【請求項８】
前記表示領域は、複数の画素ユニットからなる複数行複数列の画素行列を含むことを特徴とする、請求項７に記載のシステム。
【請求項９】
表示データを取得することと、
前記表示データに基づいて複数セットの表示信号を生成することであって、但し、前記複数セットの表示信号はチップアレイ中の複数行のチップ組合せに対応することと、
任意セットの表示信号を少なくとも二つの通路のサブ表示信号に区画することであって、但し、任意行のチップ組合せに少なくとも二つのチップセットが含まれ、前記少なくとも二つの通路のサブ表示信号は前記少なくとも二つのチップセットに対応し、前記サブ表示信号は対応するチップセット中のチップを制御することと、
を含むことを特徴とする、データ伝送の制御方法。
【請求項１０】
前記表示データに基づいて複数セットの表示信号を生成する前、
前記チップアレイの行数量に応じて前記表示信号のセット数量を決めることを更に含むことを特徴とする、請求項９に記載の方法。
【請求項１１】
任意セットの表示信号を少なくとも二つの通路のサブ表示信号に区画する前、
前記任意行のチップ組合せのセットの数量に応じて前記サブ表示信号の数量を決めることを更に含むことを特徴とする、請求項９に記載の方法。
【請求項１２】
前記表示信号を二つの通路のサブ表示信号に区画する場合、第１のサブ表示信号は前記任意行のチップ組合せ中の第２ｉ−１（ｉは自然数である）個のチップを含む第１のチップセットを制御し、第２のサブ表示信号は前記任意行のチップ組合せ中の第２ｉ個のチップを含む第２のチップセットを制御することを特徴とする、請求項９に記載の方法。
【請求項１３】
前記表示信号を三つの通路のサブ表示信号に区画する場合、第１のサブ表示信号は前記任意行のチップ組合せ中の第３ｉ−２（ｉは自然数である）個のチップを含む第１のチップセットを制御し、第２のサブ表示信号は前記任意行のチップ組合せ中の第３ｉ−１個のチップを含む第２のチップセットを制御し、第３のサブ表示信号は前記任意行のチップ組合せ中の第３ｉ個のチップを含む第３のチップセットを制御することを特徴とする、請求項９に記載の方法。
【請求項１４】
複数セットの表示信号に対応し、少なくとも二つのチップセットを含む複数行のチップ組合せを含み、前記少なくとも二つのチップセットは前記複数セットの表示信号中の任意セットの表示信号から区画された少なくとも二つのサブ表示信号に対応することを特徴とする、チップアレイ。
【請求項１５】
前記チップセット中の一番目のチップの信号入力端は前記サブ表示信号に接続され、前記チップセット中の第ｋ（ｋは自然数である）個のチップの信号出力端は前記チップセット中の第ｋ＋１個のチップの信号出力端に接続されることを特徴とする、請求項１４に記載のチップアレイ。
【請求項１６】
請求項１〜８のいずれか一項に記載のデータ伝送の制御システムを含むことを特徴とする、ディスプレイ。
【請求項１７】
請求項１４又は１５に記載のチップアレイを含むことを特徴とする、ディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御分野に関し、特に、データ伝送の制御システム、方法、チップアレイ及びディスプレイに関する。
【背景技術】
【０００２】
ＬＥＤスクリーンは平板ディスプレイで、一連の小さいＬＥＤブロックパネルから構成される。最近、ＬＥＤスクリーンが適応性が強く、色とりが豊かで、光効率が高く、寿命が長い等のメリットを有することで、ＬＥＤスクリーンは高速に発展していて、特に、大型のスクリーンはＬＥＤ応用中の一つの巨大な市場になった。
【０００３】
現在、ＬＥＤスクリーンのデータ伝送方式は、信号が連続してチップアレイ中の各行チップの一番目の表示チップの入力口に入力し、一番目の表示チップの出力口が次のチップの入力口に接続され、信号は各行チップにより順に形成された直列構造に従って順に伝送されて、１行チップの表示を制御する。既存の当該接続方式の場合、信号の伝送速度が決められた後、一定の時間内での信号の伝送範囲は限られている。一層大きい信号伝送範囲を取得しようとすると、信号の伝送速度を向上させなければならないが、信号の伝送速度を向上させると、電磁波放射が大きくなる技術課題もたらし、そしてコストを増加してしまう。
【０００４】
上述したデータ伝送範囲を拡大する際に電磁波放射が大きくなる問題に対し、まだ有効な解決案を提示していない。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、少なくとも既存技術におけるデータ伝送範囲を拡大する際に電磁波放射が大きくなる技術課題を解決できるデータ伝送の制御システム、方法、チップアレイ及びディスプレイを提供する。
【課題を解決するための手段】
【０００６】
本発明の実施形態の一態様によると、それぞれ少なくとも二つのチップセットを含む複数行のチップ組合せを含むチップアレイであって、但し、チップセット中の各チップは互いにカスケード接続されるチップアレイと、表示データを受信し、表示データに基づいて複数行のチップ組合せに対応する複数セットの表示信号を生成するコントローラーであって、但し、任意セットの表示信号は少なくとも二つのチップセットに対応するサブ表示信号に区画され、任意通路のサブ表示信号はそれに対応するチップセット中の一番目のチップの信号入力端に接続されるコントローラーと、を含むデータ伝送の制御システムを提供する。
【０００７】
さらに、任意行のチップ組合せに二つのチップセットが含まれる場合、第１のチップセットは任意行のチップ組合せ中の第２ｉ−１個のチップを含み、第２のチップセットは任意行のチップ組合せ中の第２ｉ個のチップを含み、ここで、ｉは自然数である。
【０００８】
さらに、第１のチップセット中の第ｊ個のチップの信号出力端は第１のチップセット中の第ｊ＋１個のチップの入力端に接続され、第２のチップセット中の第ｊ個のチップの信号出力端は第２のチップセット中の第ｊ＋１個のチップの入力端に接続され、ここで、ｊは自然数である。
【０００９】
さらに、任意行のチップ組合せに三つのチップセットが含まれる場合、第１のチップセットは任意行のチップ組合せ中の第３ｉ−２個のチップを含み、第２のチップセットは任意行のチップ組合せ中の第３ｉ−１個のチップを含み、第３のチップセットは任意行のチップ組合せ中の第３ｉ個のチップを含み、ここで、ｉは自然数である。
【００１０】
さらに、第１のチップセット中の第ｊ個のチップの信号出力端は第１のチップセット中の第ｊ＋１個のチップの入力端に接続され、第２のチップセット中の第ｊ個のチップの信号出力端は第２のチップセット中の第ｊ＋１個のチップの入力端に接続され、第３のチップセット中の第ｊ個のチップの信号出力端は第３のチップセット中の第ｊ＋１個のチップの入力端に接続され、ここで、ｊは自然数である。
【００１１】
さらに、複数セットの表示信号の中の任意セットの表示信号から区画された少なくとも二つの通路のサブ表示信号は伝送中に相互独立し、少なくとも二つの通路のサブ表示信号の信号コンテンツが異なっている。
【００１２】
さらに、複数行のチップ組合せ中の任意のチップは一つの表示領域に対応する。
【００１３】
さらに、表示領域は、複数の画素ユニットからなる複数行複数列の画素行列を含む。
【００１４】
本発明の実施形態の他の一態様によると、表示データを取得することと、表示データに基づいて複数セットの表示信号を生成することであって、但し、複数セットの表示信号はチップアレイ中の複数行のチップ組合せに対応することと、任意セットの表示信号を少なくとも二つのサブ表示信号に区画することであって、但し、任意行のチップ組合せに少なくとも二つのチップセットが含まれ、少なくとも二つの通路のサブ表示信号は少なくとも二つのチップセットに対応し、サブ表示信号は、対応するチップセット中のチップを制御することと、を含むデータ伝送の制御方法を提供する。
【００１５】
さらに、表示データに基づいて複数セットの表示信号を生成する前、上記方法は、チップアレイの行数量に応じて制御信号のセット数量を決めることを更に含む。
【００１６】
さらに、任意セットの表示信号を少なくとも二つの通路のサブ表示信号に区画する前、上記方法は、任意行のチップ組合せのセットの数量に応じてサブ表示信号の数量を決めることを更に含む。
【００１７】
さらに、表示信号を二つの通路のサブ表示信号に区画する場合、第１のサブ表示信号は任意行のチップ組合せ中の第２ｉ−１個のチップを含む第１のチップセットを制御し、第２のサブ表示信号は任意行のチップ組合せ中の第２ｉ個のチップを含む第２のチップセットを制御し、ここで、ｉは自然数である。
【００１８】
さらに、表示信号を三つの通路のサブ表示信号に区画する場合、第１のサブ表示信号は任意行のチップ組合せ中の第３ｉ−２個のチップを含む第１のチップセットを制御し、第２のサブ表示信号は任意行のチップ組合せ中の第３ｉ−１個のチップを含む第２のチップセットを制御し、第３のサブ表示信号は任意行のチップ組合せ中の第３ｉ個のチップを含む第３のチップセットを制御し、ここで、ｉは自然数である。
【００１９】
本発明の実施形態の他の一態様によると、複数セットの表示信号に対応し、それぞれ少なくとも二つのチップセットを含む複数行のチップ組合せを含み、少なくとも二つのチップセットは複数セットの表示信号中の任意セットの表示信号から区画された少なくとも二つのサブ表示信号に対応し、チップセット中の一番目のチップの信号入力端はサブ表示信号に接続され、チップセット中の第ｋ個のチップの信号出力端はチップセット中の第ｋ＋１個のチップの信号出力端に接続され、ここで、ｋは自然数であるチップアレイを提供する。
【００２０】
さらに、チップセット中の一番目のチップの信号入力端はサブ表示信号に接続され、チップセット中の第ｋ個のチップの信号出力端はチップセット中の第ｋ＋１個のチップの信号出力端に接続され、ここで、ｋは自然数である。
【００２１】
本発明の実施形態の他の一態様によると、上述したいずれかのデータ伝送の制御システムを含むディスプレイを提供する。
【００２２】
本発明の実施形態の他の一態様によると、上述したいずれかのチップアレイを含むディスプレイを提供する。
【発明の効果】
【００２３】
本発明の実施形態において、それぞれ少なくとも二つのチップセットを含む複数行のチップ組合せを含むチップアレイであって、但し、チップセット中の各チップは互いにカスケード接続されるチップアレイと、表示データを受信し、表示データに基づいて複数行のチップ組合せに対応する複数セットの表示信号を生成するコントローラーであって、但し、任意セットの表示信号は少なくとも二つのチップセットに対応するサブ表示信号に区画され、任意通路のサブ表示信号はそれに対応するチップセット中の一番目のチップの信号入力端に接続されるコントローラーと、を採用します。既存技術におけるデータ伝送範囲を拡大する際に電磁波放射が大きくなる技術課題を解決できる。
【図面の簡単な説明】
【００２４】
以下で説明する図面は本発明を一層理解させるためのもので、本願の一部を構成し、本発明に示す実施形態及びその説明は本発明を解釈するもので、本発明を限定するものではない。
【図１】本発明の実施形態１に係る選択可能なデータ伝送の制御システムの構造を示す図である。
【図２】本発明の実施形態に係る選択可能な任意のチップ組合せが二つのチップセットを含む場合のサブ表示信号の伝送を示す図である。
【図３】本発明の実施形態２に係る選択可能なデータ伝送の制御方法を示すフローチャートである。
【発明を実施するための形態】
【００２５】
当業者が本発明を一層理解するように、以下、本発明の実施形態中の図面を結合して、本発明の実施形態中の技術案を明確且つ完全に説明するが、ここで説明する実施形態は本発明の一部の実施形態であって、全ての実施形態ではないことは言うまでもない。本発明の実施形態に基づいて、当業者が創造性のある行為を必要とせずに得た他の実施形態はそれぞれ本発明の保護範囲に含まれる。
【００２６】
尚、本発明の明細書及び特許請求の範囲と図面に用いられた「第１」、「第２」等の用語は類似する対象を区別するためのもので、特定の順又は前後順を限定するものではない。ここで説明する本発明の実施形態を図面に示す又は説明した順との異なる順でも実現できるように、このように使用される数値は適切な状況において交換可能である。そして、「含む」、「有する」及びそれらの変形用語は、非排他的に含むことをカバーするもので、例えば、一連のステップ又はユニットを含むプロセス、方法、システム、製品又は機器は明確に例示したステップ又はユニットに限定されず、明確に例示していない又はこれらのプロセス、方法、製品又は機器固有の他のステップ又はユニットを含むことを表す。
【００２７】
実施形態１
本発明の実施形態によると、データ伝送の制御システムを提供する。
【００２８】
図１は本発明の実施形態１に係る選択可能なデータ伝送の制御システムの構造を示す図で、チップアレイ２０とコントローラー３０とを含む。
【００２９】
チップアレイ２０は複数行のチップ組合せを含み、ここで、任意行のチップ組合せに少なくとも二つのチップセットが含まれ、チップセット中の各チップは互いにカスケード接続される。
【００３０】
具体的に、チップアレイ２０の規格は実際の需要に応じて予め設定されるものであることができ、例えば、規格が２０＊１０であるチップアレイの場合であって、２０はチップアレイの行数量を表し、１０はチップアレイの列数量を表すことができる。チップアレイは複数行のチップ組合せを含むことができ、例えば、２０＊１０のチップアレイは２０行のチップ組合せを含む。任意行のチップ組合せは複数のチップセットを含むことができる。例えば、２０＊１０のチップアレイであって、各行が１０個のチップを含む場合は、１行のチップが二つのチップセットに区画される場合、その一つの状況として、第１セットのチップセットが第１、３、５、７、９個のチップを含み、第２セットのチップが第２、４、６、８、１０個のチップを含むことができる。他の一つの状況として、第１セットのチップセットが第１、２、３、６、９個のチップを含み、第２セットのチップが第４、５、７、８、１０個のチップを含むことができる。尚、チップセットがどのチップを含むかは任意に設定できる。一つのチップセット中の各チップの信号入力端は信号出力端に順に接続され、例えば、１セットのチップセットが第１、３、５、７、９個のチップを含む場合、チップ１の信号出力端はチップ３の信号入力端に接続され、チップ３の信号出力端はチップ５の信号入力端に接続され、チップ５の信号出力端はチップ７の信号入力端に接続され、チップ７の信号出力端はチップ９の信号入力端に接続される。
【００３１】
尚、チップアレイ２０中のいずれかのチップは一つの表示領域を制御でき、該表示領域は幾つかの画素ユニットからなる複数行複数列の画素行列であることができる。例えば、一つのチップが対応して制御する表示領域は１６＊１６の画素行列であることができる。
【００３２】
コントローラー３０は、表示データを受信し、表示データに基づいて複数行のチップ組合せに対応する複数セットの表示信号を生成し、ここで、任意セットの表示信号は少なくとも二つのチップセットに対応するサブ表示信号に区画され、任意通路のサブ表示信号はそれに対応するチップセット中の一番目のチップの信号入力端に接続される。
【００３３】
具体的に、コントローラー３０は受信した表示データに基づいて複数セットの表示信号を生成し、複数セットの表示信号の中の任意セットの表示信号はそれに対応する１行のチップ組合せを制御する。複数セットの表示信号の中の任意セットの表示信号は少なくとも二つの通路のサブ表示信号に区画されることができ、該サブ表示信号の数量はチップ組合せ中のチップセットの数量に応じて決めることができる。例えば、１セットのチップ組合せが二つのチップセットに区画される場合、１セットの表示信号は二つの通路のサブ表示信号に区画されることができ、１セットのチップ組合せが三つのチップセットに区画される場合、１セットの表示信号は３通路のサブ表示信号に区画されることができる。
【００３４】
本発明の実施形態において、複数行のチップ組合せを含むチップアレイ２０であって、但し、任意行のチップ組合せは少なくとも二つのチップセットを含み、チップセット中の各チップは互いにカスケード接続されるチップアレイ２０と、表示データを受信し、表示データに基づいて複数行のチップ組合せに対応する複数セットの表示信号を生成するコントローラー３０であって、但し、任意セットの表示信号は少なくとも二つのチップセットに対応するサブ表示信号に区画され、任意通路のサブ表示信号はそれに対応するチップセット中の一番目のチップの信号入力端に接続されるコントローラー３０と、により、既存技術におけるデータ伝送範囲を拡大する際に電磁波放射が大きくなる技術課題を解決できる。
【００３５】
本願の選択可能な技術案において、任意行のチップ組合せが二つのチップセットを含む場合、第１のチップセットは任意行のチップ組合せ中の第２ｉ−１個のチップを含み、第２のチップセットは任意行のチップ組合せ中の第２ｉ個のチップを含み、ここで、ｉは自然数である。
【００３６】
本願の選択可能な技術案において、第１のチップセット中の第ｊ個のチップの信号出力端は第１のチップセット中の第ｊ＋１個のチップの入力端に接続され、第２のチップセット中の第ｊ個のチップの信号出力端は第２のチップセット中の第ｊ＋１個のチップの入力端に接続され、ここで、ｊは自然数である。
【００３７】
具体的に、図２は本発明の実施形態に係る選択可能な任意のチップ組合せが二つのチップセットを含む場合のサブ表示信号伝送を示す図である。図２において、チップ組合せが６個のチップを含む場合を例にし、第１のチップセットは１行のチップ組合せ中のチップ１、チップ３、チップ５を含み、第２のチップセットは１行のチップ組合せ中のチップ２、チップ４、チップ６を含む。第１のチップセットは三つのチップを含み、第１のサブ表示信号はチップ１の信号入力端に接続される。第２のチップセットは三つのチップを含み、第２のサブ表示信号はチップ２の信号入力端に接続される。１セットのチップの中の前のチップの信号出力端はその後のチップの信号入力端に接続され、カスケード接続を形成する。
【００３８】
本願の選択可能な技術案において、任意行のチップ組合せ中が三つのチップセットを含む場合、第１のチップセットは任意行のチップ組合せ中の第３ｉ−２個のチップを含み、第２のチップセットは任意行のチップ組合せ中の第３ｉ−１個のチップを含み、第３のチップセットは任意行のチップ組合せ中の第３ｉ個のチップを含むことを特徴とし、ここで、ｉは自然数である。
【００３９】
本願の選択可能な技術案において、第１のチップセット中の第ｊ個のチップの信号出力端は第１のチップセット中の第ｊ＋１個のチップの入力端に接続され、第２のチップセット中の第ｊ個のチップの信号出力端は第２のチップセット中の第ｊ＋１個のチップの入力端に接続され、第３のチップセット中の第ｊ個のチップの信号出力端は第３のチップセット中の第ｊ＋１個のチップの入力端に接続されることを特徴とし、ここで、ｊは自然数である。
【００４０】
具体的に、任意行のチップ組合せは三つのチップセットを含むことができ、例えば、第１のチップセットが１行のチップ組合せ中の第１、４、７個のチップを含み、第２のチップセットが１行のチップ組合せ中の第２、５、８個のチップを含み、第３のチップセットが１行のチップ組合せ中の第３、６、９個のチップを含むことができる。
【００４１】
本願の選択可能な技術案において、任意セットの表示信号から区画された少なくとも二つの通路のサブ表示信号は伝送中に相互独立し、少なくとも二つの通路のサブ表示信号の信号コンテンツが異なっている。
【００４２】
具体的に、任意セットの表示信号から区画された少なくとも二つの通路のサブ表示信号は伝送中に相互独立し、１通路のサブ表示信号が伝送中にエラーが発生した場合、他のサブ表示信号は該通路のサブ表示信号の影響を受けず、依然としてチップの接続方式に従って正常に伝送される。任意セットの表示信号から区画された少なくとも二つの通路のサブ表示信号の信号コンテンツは互いに異なっていて、その信号のコンテンツの合計により該セットの表示信号の表示データを構成する。
【００４３】
本発明の実施形態において、チップの直列と並列の混合接続方式を用いて、信号を直列と並列の混合方法で伝送し、複数通路のサブ表示信号で１行の表示データを制御する。従って、伝送速度が一定である場合、チップアレイ２０の表示範囲はチップが直列される場合の複数倍に達し、信号が低伝送速度である場合に一層広い範囲を制御できる目的を実現し、信号の伝送速度が低いので、電磁波放射を有効に低減できる。
【００４４】
実施形態２
本発明の実施形態によると、データ伝送の制御方法の実施形態を提供し、尚、図面中のフローチャートに示すステップを例えば１セットの計算機が命令を実行可能な計算機システムで実行することができ、また、フローチャートに論理順を示しているが、場合によってはそれと異なる順でフローチャートに示すステップ又は説明したステップを実行することもできる。
【００４５】
図３は本発明の実施形態２に係わる選択可能なデータ伝送の制御方法を示すフローチャートで、図３に示すように、該方法は以下のステップＳ１０２、Ｓ１０４、Ｓ１０６を含む。
【００４６】
ステップＳ１０２において、表示データを取得する。
【００４７】
ステップＳ１０４において、表示データに基づいて、複数セットの表示信号を生成し、ここで、複数セットの表示信号はチップアレイ中の複数行のチップ組合せに対応する。
【００４８】
具体的に、コントローラーは、受信した表示データに基づいて、複数セットの表示信号を生成し、複数セットの表示信号の中の任意セットの表示信号はそれに対応する１行のチップ組合せを制御する。ここで、チップアレイの規格は実際の需要に応じて予め設定されたものである。チップアレイは複数行のチップ組合せを含むことができ、例えば、２０＊１０のチップアレイは２０行のチップ組合せを含むことができる。
【００４９】
ステップＳ１０６において、任意セットの表示信号を少なくとも二つの通路のサブ表示信号に区画し、ここで、任意行のチップ組合せは少なくとも二つのチップセットを含み、少なくとも二つの通路のサブ表示信号は少なくとも二つのチップセットに対応し、サブ表示信号は対応するチップセット中のチップを制御する。
【００５０】
具体的に、複数セットの表示信号の中の任意セットの表示信号を少なくとも二つの通路のサブ表示信号に区画することができ、該サブ表示信号の数量はチップ組合せ中のチップセットの数量に応じて決めることができる。任意行のチップ組合せは複数のチップセットを含むことができる。例えば、２０＊１０のチップアレイは１行に１０個のチップを含み、１行チップを二つのチップセットに区画する場合、その一つの状況として、第１セットのチップセットが第１、３、５、７、９個のチップを含み、第２セットのチップが第２、４、６、８、１０個のチップを含むことができる。他の一つの状況として、第１セットのチップセットが第１、２、３、６、９個のチップを含み、第２セットのチップが第４、５、７、８、１０個のチップを含むことができる。尚、チップセットがどのチップを含むかは任意に設定することができる。一つのチップセット中の各チップの信号入力端は信号出力端に順に接続され、例えば、１セットのチップセットが第１、３、５、７、９個のチップを含む場合、チップ１の信号出力端はチップ３の信号入力端に接続され、チップ３の信号出力端はチップ５の信号入力端に接続され、チップ５の信号出力端はチップ７の信号入力端に接続され、チップ７の信号出力端はチップ９の信号入力端接続される。１セットのチップ組合せが二つのチップセットに区画される場合、１セットの表示信号は二つの通路のサブ表示信号に区画されることができる。１セットのチップ組合せが三つのチップセットに区画される場合、１セットの表示信号は３通路のサブ表示信号に区画されることができる。
【００５１】
尚、チップアレイ中の任意のチップは一つの表示領域を対応して制御することができ、該表示領域はいくつかの画素ユニットからなる複数行複数列の画素行列であることができ、例えば、一つのチップが対応して制御する表示領域は１６＊１６の画素行列であることができる。
【００５２】
上述した表示データを取得するステップＳ１０２と、表示データに基づいて複数セットの表示信号を生成するステップＳ１０４であって、但し、複数セットの表示信号はチップアレイ中の複数行のチップ組合せに対応するステップＳ１０４と、任意セットの表示信号を少なくとも二つの通路のサブ表示信号に区画するステップＳ１０６であって、但し、任意行のチップ組合せは少なくとも二つのチップセットを含み、少なくとも二つの通路のサブ表示信号は少なくとも二つのチップセットに対応し、サブ表示信号は対応するチップセット中のチップを制御するステップＳ１０６と、により、既存技術におけるデータ伝送範囲を拡大する際に電磁波放射が大きくなる技術課題を解決できる。
【００５３】
本願の選択可能な技術案において、ステップＳ１０４において、表示データに基づいて複数セットの表示信号を生成する前、本実施形態で提供する方法は以下のステップＳ１０３１を含むことができる：
ステップＳ１０３１において、チップアレイの行数量に基づいて制御信号のセット数量を決める。
【００５４】
具体的に、コントローラーが信号を表示する前、生成される表示信号のセットの数量がチップアレイの行の数量と一致するように、先ずチップアレイの行の数量を読み取ることができる。
【００５５】
本願の選択可能な技術案において、ステップＳ１０６において、任意セットの表示信号を少なくとも二つの通路のサブ表示信号に区画する前、本実施形態で提供する方法は以下のステップＳ１０５１を含む：
ステップＳ１０５１において、任意行のチップ組合せのセットの数量に応じてサブ表示信号の数量を決める。
【００５６】
具体的に、表示信号を少なくとも二つの通路のサブ表示信号に区画する前、生成されるサブ表示信号の数量がチップセットの数量と一致するように、任意行のチップ組合せ中のチップセットの数量を読み取ることができる。
【００５７】
本願の選択可能な技術案において、表示信号が二つの通路のサブ表示信号に区画される場合、第１のサブ表示信号は任意行のチップ組合せ中の第２ｉ−１個のチップを含む第１のチップセットを制御し、第２のサブ表示信号は任意行のチップ組合せ中の第２ｉ個のチップを含む第２のチップセットを制御し、ここで、ｉは自然数である。
【００５８】
具体的に、図２において、チップ組合せが６個のチップを含む場合を例にし、第１のチップセットが１行のチップ組合せ中のチップ１、チップ３、チップ５を含み、第２のチップセットが１行のチップ組合せ中のチップ２、チップ４、チップ６を含む。第１のチップセットは三つのチップを含み、第１のサブ表示信号はチップ１の信号入力端に接続される。第２のチップセットは三つのチップを含み、第２のサブ表示信号はチップ２の信号入力端に接続される。１セットのチップ中の前のチップの信号出力端が後ろのチップの信号入力端に接続され、カスケード接続を形成する。
【００５９】
本願の選択可能な技術案において、表示信号が三つの通路のサブ表示信号に区画される場合、第１のサブ表示信号は任意行のチップ組合せ中の第３ｉ−２個のチップを含む第１のチップセットを制御し、第２のサブ表示信号は任意行のチップ組合せ中の第３ｉ−１個のチップを含む第２のチップセットを制御し、第３のサブ表示信号は任意行のチップ組合せ中の第３ｉ個のチップを含む第３のチップセットを制御しここで、ｉは自然数である。
【００６０】
具体的に、任意行のチップ組合せは三つのチップセットを含むことができ、例えば、第１のチップセットが１行のチップ組合せ中の第１、４、７個のチップを含み、第２のチップセットが１行のチップ組合せ中の第２、５、８個のチップを含み、第３のチップセットが１行のチップ組合せ中の第３、６、９個のチップを含むことができる。
【００６１】
本願の選択可能な技術案において、任意セットの表示信号から区画された少なくとも二つの通路のサブ表示信号は伝送中に相互独立し、少なくとも二つの通路のサブ表示信号の信号コンテンツが異なっている。
【００６２】
本発明の実施形態において、チップの直列と並列の混合接続方式を用いて、信号を直列と並列の混合方法で伝送し、複数通路のサブ表示信号で１行の表示データを制御する。従って、伝送速度が一定である場合、チップアレイの表示範囲はチップが直列される場合の複数倍に達し、信号が低伝送速度である場合に一層広い範囲を制御できる目的を実現し、信号の伝送速度が低いので、電磁波放射を有効に低減できる。
【００６３】
実施形態３
本発明の実施形態によると、チップアレイを提供する。
【００６４】
該チップアレイは複数行のチップ組合せを含み、ここで、複数行のチップ組合せは複数セットの表示信号に対応し、任意行のチップ組合せは少なくとも二つのチップセットを含み、少なくとも二つのチップセットは複数セットの表示信号の中の任意セットの表示信号から区画された少なくとも二つのサブ表示信号に対応し、チップセット中の一番目のチップの信号入力端はサブ表示信号に接続され、チップセット中の第ｋ個のチップの信号出力端はチップセット中の第ｋ＋１個のチップの信号出力端に接続され、ここで、ｋは自然数である。
【００６５】
具体的に、チップアレイの規格は実際の需要に応じて予め設定されるものであることができ、例えば、２０＊１０のチップアレイの場合であって、２０はチップアレイの行数量を表し、１０はチップアレイの列数量を表すことができる。チップアレイは複数行のチップ組合せを含むことができ、例えば、２０＊１０のチップアレイは２０行のチップ組合せを含む。任意行のチップ組合せは複数のチップセットを含むことができる。例えば、２０＊１０のチップアレイが１行に１０個のチップを含み、１行のチップが二つのチップセットに区画される場合は、その一つの状況として、第１セットのチップセットが第１、３、５、７、９個のチップを含み、第２セットのチップが第２、４、６、８、１０個のチップを含むことができる。他の一つの状況として、第１セットのチップセットが第１、２、３、６、９個のチップを含み、第２セットのチップが第４、５、７、８、１０個のチップを含むことができる。尚、チップセットがどのチップを含むかは任意に設定できる。一つのチップセット中の各チップの信号入力端は信号出力端に順に接続され、例えば、１セットのチップセットが第１、３、５、７、９個のチップを含む場合、チップ１の信号出力端はチップ３の信号入力端に接続され、チップ３の信号出力端はチップ５の信号入力端に接続され、チップ５の信号出力端はチップ７の信号入力端に接続され、チップ７の信号出力端はチップ９の信号入力端に接続される。
【００６６】
尚、チップアレイ中の任意のチップは一つの表示領域を対応して制御し、該表示領域はいくつかの画素ユニットからなる複数行複数列の画素行列であることができ、例えば、一つのチップが対応して制御する表示領域は１６＊１６の画素行列であることができる。
【００６７】
尚、コントローラーは受信した表示データに基づいて複数セットの表示信号を生成し、複数セットの表示信号の中の任意セットの表示信号はそれに対応する１行のチップ組合せを制御する。複数セットの表示信号の中の任意セットの表示信号を少なくとも二つの通路のサブ表示信号に区画することができ、該サブ表示信号の数量はチップ組合せ中のチップセットの数量に応じて決められる。例えば、１セットのチップ組合せが二つのチップセットに区画される場合、１セットの表示信号を二つの通路のサブ表示信号に区画することができる。第１のチップセット中の第ｋ個のチップの信号出力端は第１のチップセット中の第ｋ＋１個のチップの入力端に接続され、第２のチップセット中の第ｋ個のチップの信号出力端は第２のチップセット中の第ｋ＋１個のチップの入力端に接続される。１セットのチップ組合せが三つのチップセットに区画される場合、１セットの表示信号を３通路のサブ表示信号に区画することができる。第１のチップセット中の第ｋ個のチップの信号出力端は第１のチップセット中の第ｋ＋１個のチップの入力端に接続され、第２のチップセット中の第ｋ個のチップの信号出力端は第２のチップセット中の第ｋ＋１個のチップの入力端に接続され、第３のチップセット中の第ｋ個のチップの信号出力端は第３のチップセット中の第ｋ＋１個のチップの入力端に接続される。
【００６８】
上述のように、該チップアレイが複数行のチップ組合せを含み、複数行のチップ組合せが複数セットの表示信号に対応し、任意行のチップ組合せが少なくとも二つのチップセットを含み、少なくとも二つのチップセットが複数セットの表示信号の中の任意セットの表示信号から区画された少なくとも二つのサブ表示信号に対応し、チップセット中の一番目のチップの信号入力端がサブ表示信号に接続され、チップセット中の第ｋ個のチップの信号出力端がチップセット中の第ｋ＋１個のチップの信号出力端に接続され、ここで、ｋは自然数である。これにより、既存技術におけるデータ伝送範囲を拡大する際に電磁波放射が大きくなる技術課題を解決できる。
【００６９】
実施形態４
本発明の実施形態によると、ディスプレイを提供し、該ディスプレイは上記実施形態１のいずれかの選択可能な技術案のデータ伝送の制御システムを含む。
【００７０】
実施形態５
本発明の実施形態によると、ディスプレイを提供し、該ディスプレイは上記実施形態３のチップアレイを含む。
【００７１】
上述した本発明の実施形態の番号は説明のために付加されたものであって、実施形態の優劣を表すものではない。
【００７２】
本発明の上記実施形態において、各実施形態の説明は重要視するものがあって、ある実施形態で詳しく説明していない部分については他の実施形態の関連部分の説明を参照することができる。
【００７３】
本願で提供するいくつかの実施形態において、開示した技術内容を他の方式で実現できることは理解できることである。ここで、以上で説明した装置実施形態は例示したものであって、例えば、上記ユニットの区画はロジック機能の区画であることができるが、実際に実現する時は他の区画方式であることもでき、例えば、複数のユニット又は部品を結合するか、又は他の一つのシステムに集積することもでき、又は部分の特徴を省略又は実行しないこともできる。そして、示した又は検討した相互結合又は直接結合又は通信接続はインターフェース、ユニット又は手段を介した間接的な結合又は通信接続であることができ、電気的又は他の形態のものであることもできる。
【００７４】
上述した分離部品として説明したユニットは物理的に分離したものであることができれば物理的に分離していないものであることもでき、ユニットとして表す部品は物理ユニットであることができれば物理ユニットではないこともでき、つまり、一つの箇所に位置することができれば、複数のユニットに分布されることもできる。実際の需要に応じて、その中の一部又は全部のユニットを選択して本実施形態の技術案を実現する目的を実現することができる。
【００７５】
そして、本発明の各実施形態中の各機能ユニットを一つの処理ユニットに集積することができ、各ユニットが物理的に独立したものであることもでき、二つ又はその以上のユニットを一つのユニットに集積することもできる。上記集積されたユニットをハードウェアの形態で実現でき、ソフトウェア機能ユニットの形態で実現することもできる。
【００７６】
上述した集積されたユニットをソフトウェア機能ユニットの形態で実現し、独立した製品として販売又は使用する場合、一つのコンピューターが読み取り可能な記憶媒体に記憶することができる。従って、本発明の技術案の実質又は既存技術に対する貢献のある部分又は該技術案の全部又は一部をソフトウェア製品の形態で体現でき、該コンピューターソフトウェア製品を一つの記憶媒体に記憶することができ、計算機機器（ＰＣ、サーバー又はネットワーク機器等であることができる）に本発明の各実施形態で説明した方法の全部又は一部のステップを実行させるいくつかの命令を含む。上述した記憶媒体は、ＵＳＢフラッシュメモリー、読み出し専用メモリ（ＲＯＭ：Ｒｅａｄ−ＯｎｌｙＭｅｍｏｒｙ）、ランダムアクセスメモリ（ＲＡＭ：Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ポータブルＨＤＤ、フロッピーディスク又は光ディスク等のさまざまなプログラムコードを記憶できる媒体である。
【００７７】
上述のように、図面を参照して例示する方式で本発明に係わるデータ伝送の制御システム、方法、チップアレイ及びディスプレイを説明した。しかし、本発明の構想から離脱せずに、上記本発明で提示したデータ伝送の制御システム、方法、チップアレイ及びディスプレイに各種の改善を行うことが可能であることは当業者にとって自明なものである。よって、本発明の保護範囲は特許請求の範囲に基づいて確定されるべきである。
【００７８】
以上は、本発明の好適な実施形態に過ぎず、当業者であれば本発明の原理を離脱せずに様々な改善や修正が可能であって、このような改善や修正は本発明の保護範囲中に含まれる。
【図１】
2018516390.tif 000003
【図２】
2018516390.tif 000004
【図３】
2018516390.tif 000005
【国際調査報告】
2018516390.tif 000006
2018516390.tif 000007
2018516390.tif 000008
2018516390.tif 000009