(57)【要約】  オプトエレクトロニクス部品（１００）は、半導体チップ（１）と、金属連結要素（２）とを備えており、支持領域において、半導体チップ（１）は、連結要素（２）の上面（２０）に直接接触しており、連結要素に機械的に安定に結合されている。連結要素（２）は、横方向に互いに隣に配置されている複数の第１の金属ビア（２３）によって完全に貫かれた金属連結層（２２）を有している。第１のビア（２３）は、絶縁領域（２４）によって連結層（２２）から電気的に絶縁されておりかつ隔てられている。さらに第１のビア（２３）それぞれは、割り当てられたピクセル（１０）に導電的に接続されており、そのピクセル（１０）との第１の電気接触部を形成している。さらに半導体チップ（１）は、連結要素（２）の下面（２１）に直接位置しているキャリア（３）に、連結要素（２）によって、機械的に安定かつ導電的に結合されている。【選択図】  図１Ａ
2018516460.tif 000002
【特許請求の範囲】
【請求項１】
オプトエレクトロニクス部品（１００）であって、
−  半導体チップ（１）であって、横方向に互いに隣に配置されており個別に独立して活性化することのできる多数のピクセル（１０）、に細分されている、前記半導体チップ（１）と、
−  上面（２０）および下面（２１）を有する金属連結要素（２）と、
を備えており、
−  前記半導体チップ（１）が、支持領域において、前記連結要素（２）の前記上面（２０）に直接接触しており、かつ前記連結要素（２）に機械的に安定して結合されており、
−  前記連結要素（２）が、連続的な金属連結層（２２）を含み、前記金属連結層（２２）が、前記横方向に互いに隣に配置されている多数の第１の金属貫通接続部（２３）によって完全に貫かれており、
−  前記連結層（２２）の上下の表面が、前記横方向に垂直な方向において前記上面（２０）および前記下面（２１）と同一平面内にあり、
−  前記第１の貫通接続部（２３）が、絶縁領域（２４）によって前記連結層（２２）から電気的に絶縁されており、かつ隔てられており、
−  第１の貫通接続部（２３）それぞれが、１つのピクセル（１０）に明確に割り当てられており、そのピクセル（１０）に導電接続されており、そのピクセル（１０）への第１の電気接触部を形成しており、
−  前記半導体チップ（１）が、前記連結要素（２）の前記下面（２１）に直接位置しているキャリア（３）に、前記連結要素（２）によって、導電的かつ機械的に安定して結合されている、
オプトエレクトロニクス部品（１００）。
【請求項２】
−  前記キャリア（３）がアクティブマトリクス要素（３）であり、
−  前記アクティブマトリクス要素（３）が多数のスイッチ（３０）を含み、
−  各スイッチ（３０）が、第１の貫通接続部（２３）を介して１つのピクセルに明確に割り当てられており、かつ、そのピクセル（１０）に導電接続されており、
−  動作時に、前記ピクセル（１０）が、前記スイッチ（３０）によって個別に独立して活性化されることができる、
請求項１に記載のオプトエレクトロニクス部品（１００）。
【請求項３】
−  前記支持領域の表面積が、前記上面（２０）に面する前記半導体チップ（１）の実装面（１８）の表面積の少なくとも７／１２であり、
−  前記第１の貫通接続部（２３）が、前記半導体チップ（１）の第１の接触要素（１３）、および／または、前記アクティブマトリクス要素（３）の第１の接触要素（３３）に、電気的かつ機械的に直接接触しており、
−  前記第１の貫通接続部（２３）が、前記横方向に垂直な前記方向において前記第１の接触要素（１３，３３）と一体に形成されていない、
請求項２に記載のオプトエレクトロニクス部品（１００）。
【請求項４】
前記半導体チップ（１）が、ピクセル化された、および／または、セグメント化された半導体チップである、請求項１から請求項３のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項５】
−  前記第１の貫通接続部（２３）および／または前記連結層（２２）が、前記横方向に垂直な前記方向において一体に形成されておらず、
−  前記連結層（２２）および／または前記第１の貫通接続部（２３）それぞれが、前記横方向に垂直な前記方向において、複数の異なる重ねられた個別の金属層からなる多層構造を備えている、またはそのような多層構造からなる、
請求項１から請求項４のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項６】
前記第１の貫通接続部（２３）および／または前記連結層（２２）が、次の合金および／または次の層構造、すなわち、ＡｕｘＳｎｙ、Ｃｒ／ＮｉｘＳｎｙＴｉｚＡｕｗ、Ｔｉ／ＰｔｙＳｎｚＩｎｘ、Ｔｉ／ＰｔｘＳｎｙＴｉｚＡｕｗ、のうちの１つまたは複数を備えている、または、このような合金および／または層構造のうちの１つまたは複数からなる、請求項１から請求項５のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項７】
−  前記第１の貫通接続部（２３）および／または前記連結層（２２）が、垂直方向に上下に重ねて配置されている少なくとも２つの個々の層を備えており、前記少なくとも２つの個々の層の間に界面が形成されており、
−  前記少なくとも２つの個々の層が、ウェハ接合によって前記界面において互いに結合されており、
−  前記個々の層が、Ｃｕおよび／またはＡｕおよび／またはＮｉおよび／またはＡｇを含む、またはこのような材料からなる、
請求項１から請求項３のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項８】
−  前記第１の貫通接続部（２３）および／または前記連結層（２２）が、少なくとも１０体積パーセントの空孔率を有する多孔質である、
請求項１から請求項７のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項９】
−  前記絶縁領域（２４）が、気体で満たされた空洞であり、
−  前記連結要素（２）が、少なくとも６０体積パーセントの金属からなる、
請求項１から請求項８のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項１０】
−  前記連結層（２２）が、前記半導体チップ（１）に導電接続されており、かつ、すべてのピクセル（１０）への第１の接触部に対する共通の相手方接触部を形成しており、
−  動作時、前記第１の接触部を介して、および前記相手方接触部を介して、電子および正孔が前記半導体チップ（１）に注入される、
請求項１から請求項９のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項１１】
−  前記連結層（２２）が、前記半導体チップ（１）から電気的に絶縁されており、かつ前記半導体チップ（１）への電気接触部を形成しておらず、
−  第２の金属貫通接続部（２５）が、前記連結要素（２２）を貫いて形成されており、かつ前記第１の接触部に対する相手方接触部を形成している、
請求項１から請求項９のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項１２】
−  第２の貫通接続部（２５）が、各ピクセル（１０）に明確に割り当てられており、かつ、そのピクセル（１０）に導電接続されており、前記第２の貫通接続部（２５）それぞれが、前記ピクセル（１０）の前記第１の接触部に対する個別の相手方接触部を形成しており、
−  ピクセル（１０）に関連付けられる前記第１の貫通接続部（２３）および前記第２の貫通接続部（２５）が、前記連結層（２２）を貫いている共通の孔に配置されており、かつ前記連結層（２２）によって互いに隔てられていない、
請求項１１に記載のオプトエレクトロニクス部品（１００）。
【請求項１３】
−  前記連結要素（２）が、両端値を含む０．５μｍと５０μｍの間の範囲の厚さを有し、
−  前記第１の貫通接続部（２３）が、両端値を含む２μｍと８０μｍの間の範囲の横方向の長さを有し、
−  前記連結層（２２）と前記第１の貫通接続部（２３）との間の距離が、両端値を含む０．５μｍと５０μｍの間であり、
−  前記第１の貫通接続部（２３）が、前記上面（２０）の平面視において、楕円形または円形の断面領域を有する、
請求項１から請求項１２のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項１４】
−  前記半導体チップ（１）が、動作時に放射を生成する、または放射を吸収する目的で設けられている活性層（１２）を有する半導体積層体（１１）、を備えており、
−  前記半導体チップ（１）に、前記半導体積層体（１１）の成長基板（１４０）が存在せず、
−  前記半導体チップ（１）が、機械的に自立してなく、
−  前記半導体チップ（１）に電気的に接触するための接触要素（１３，１５）が、前記上面（２０）に面する前記半導体チップ（１）の実装面（１８）に配置されている、
請求項１から請求項１３のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項１５】
前記活性層（１２）が、前記半導体チップ（１）の横方向範囲全体に沿って連続的に延在している、
請求項１４に記載のオプトエレクトロニクス部品（１００）。
【請求項１６】
前記半導体積層体（１１）が、前記半導体チップ（１）の横方向範囲全体に沿って連続的に延在している少なくともｎ型導電性半導体層またはｐ型導電性半導体層を含む、請求項１４に記載のオプトエレクトロニクス部品（１００）。
【請求項１７】
オプトエレクトロニクス部品（１００）を製造する方法であって、
Ａ）  横方向に互いに隣に配置されており個別に独立して活性化することのできる多数のピクセル（１０）、に細分される半導体チップ（１）を設ける、ステップと、
Ｂ）  キャリア（３）を設けるステップと、
Ｃ）  パターニングされた金属層を、前記半導体チップ（１）および／または前記キャリア（３）の上に直接適用するステップであって、
−  前記パターニングされた金属層が連結層（２２）を含み、前記連結層（２２）が、前記横方向に互いに隣に配置されている多数の第１の金属貫通接続部（２３）によって完全に貫かれており、
−  前記第１の貫通接続部（２３）が、絶縁領域（２４）によって前記連結層（２２）から電気的に絶縁されており、かつ隔てられている、
ステップと、
Ｄ）  前記キャリア（３）と前記半導体チップ（１）との間に金属連結要素（２）が形成されるように、前記半導体チップ（１）と前記キャリア（３）を、１つまたは両方のパターニングされた金属層を介して、機械的かつ電気的に結合するステップと、
を含み、
ステップＤ）の後に、
−  前記第１の貫通接続部２３それぞれが、１つのピクセル（１０）に明確に割り当てられており、そのピクセル（１０）に導電接続されており、そのピクセル（１０）への第１の電気接触部を形成している、
方法。
【請求項１８】
−  ステップＣ）において、前記パターニングされた金属層がはんだ材料の形で設けられ、前記はんだ材料によって、前記キャリア（３）が前記半導体チップ（１）にはんだ付けされ、
−  前記はんだ材料が、複数の異なる重ねられた個別の金属層からなる多層構造を備えている、または、そのような多層構造からなり、
−  ステップＤ）の前に、前記多層構造が、次の層構造、すなわち、
Ａｕ／ＡｕＳｎ、Ｃｒ／Ｎｉ／Ｓｎ／Ｔｉ／Ａｕ、Ｔｉ／Ｐｔ／Ｓｎ／Ｉｎ、Ｔｉ／Ｐｔ／Ｓｎ／Ｔｉ／Ａｕ、
のうちの１つまたは複数を備えており、
−  ステップＤ）が、２つの個別のステップＤ１）およびステップＤ２）を含み、ステップＤ１）およびステップＤ２）が、指定の順序で連続的に実行され、
−  ステップＤ１）において、前記半導体チップ（１）が、摩擦溶接工程または熱圧縮行程によって前記キャリア（３）の上に一時的に取り付けられ、
−  ステップＤ２）において、前記半導体チップ（１）が、はんだ付け工程によって前記キャリア（３）の上に永久的に取り付けられる、
請求項１７に記載の方法。
【請求項１９】
ステップＤ１）が、前記はんだ材料の溶融温度または固相線温度より低い温度において実行される、
請求項１８に記載の方法。
【請求項２０】
−  ステップＣ）において、前記キャリア（３）および前記半導体チップ（１）の両方それぞれの上に１つのパターニングされた金属層が適用され、
−  ステップＤ）の前に、前記パターニングされた金属層が化学機械的に平坦化され、
−  ステップＤ）において、前記パターニングされた金属層の前記平坦化された表面が、互いに重なるように直接配置され、ウェハ接合工程によって互いに結合される、
請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
オプトエレクトロニクス部品を提供する。さらには、オプトエレクトロニクス部品を製造する方法を提供する。
【発明の概要】
【発明が解決しようとする課題】
【０００２】
本発明の１つの目的は、電気接続部の幾何学形状を著しく簡素化したオプトエレクトロニクス部品を提供することである。本発明のさらなる目的は、このような部品を製造する方法を提供することである。
【課題を解決するための手段】
【０００３】
これらの目的は、独立請求項の主題および方法によって達成される。有利な実施形態および発展形態は、従属請求項の主題である。
【０００４】
少なくとも一実施形態によると、本オプトエレクトロニクス半導体部品は、半導体チップを含み、半導体チップは、横方向に互いに隣に配置されており個別に独立して活性化することのできる多数のピクセル、に細分されている。したがって、半導体チップは、特に、ピクセル化および／またはセグメント化された半導体チップとすることができる。動作時、例えば半導体チップの横方向に平行に延在する、半導体チップの主面を形成する半導体チップの放射出口面を介して、放射を放出させることができ、この場合、各ピクセルが放射出口面の一部を形成している。放射出口面は、例えばディスプレイを形成する。半導体チップは、例えば、少なくとも５０個ないし１００個ないし２００個ないし１０００個の、このようなピクセルを含むことができる。放射出口面に平行な、ピクセルの横方向寸法は、例えば３０μｍ〜３００μｍの範囲内（両端値を含む）である。半導体チップの放射出口面は、例えば１ｍｍ２〜５０ｍｍ２の範囲内（両端値を含む）の表面積を有する。しかしながら、半導体チップが、例えばフルＨＤ用途向けの高解像度ディスプレイを形成することも可能である。この場合、ピクセルは、例えば２μｍ〜５μｍの範囲内（両端値を含む）の横方向寸法を有することができる。
【０００５】
半導体チップという用語は、特に、集積された電子接点および／または回路を有する機能的半導体板に関する。半導体チップは、個別に扱うことのできる別個のモジュールであり、キャリアに差し込む、またはキャリア上にはんだ付けまたは接合することができ、このようにすることで電気的に接触されることが好ましい。
【０００６】
少なくとも一実施形態によると、オプトエレクトロニクス半導体部品は、上面および下面を有する金属連結要素を備えている。上面および下面は、例えば、本質的に互いに平行に延在する、連結要素の対向する主面、を形成している。
【０００７】
少なくとも一実施形態によると、支持領域において、半導体チップは、連結要素の上面に直接接触しており、この支持領域を通じて機械的に安定して連結要素に結合されている。この場合、放射出口面とは反対側の半導体チップの実装面が、連結要素の上面に直接接触していることが好ましい。
【０００８】
この場合、支持領域は、半導体チップの固体材料が連結要素の固体材料に直接接触している領域（特に、直接接触している領域のみ）である。「固体材料」は、気体ではない材料であることが好ましい。半導体チップは、支持領域上に担持させることによって、支持要素によって機械的に支持することができる。この場合、連結要素は、自立させることができ、または、機械的安定性のため半導体チップまたは別のキャリアを必要とする。
【０００９】
少なくとも一実施形態によると、連結要素は、横方向に互いに隣に配置されている多数の第１の金属貫通接続部によって完全に貫かれている連続的な金属連結層、を含む。したがって第１の貫通接続部は、少なくとも下面から上面まで延在している。第１の貫通接続部は、連結層を貫いて挿入されている金属ピンまたは導電性ピンとすることができる。
【００１０】
本明細書において使用されている用語「金属」は、それぞれの金属要素の少なくとも９０質量パーセントないし９９質量パーセントが金属からなることを意味しうる。
【００１１】
連結層は連続的に形成されているが、単純には延在しておらず、すなわち孔状の開口部を有する。第１の貫通接続部は、上面の平面視において、横方向に連結層によって完全に囲まれている。各開口部は、例えば、その中に配置された１つの第１の貫通接続部を有するのみである。
【００１２】
少なくとも一実施形態によると、連結層は、その上下の表面が、横方向に垂直な方向において、上面および下面と同一平面内にある。このことは特に、連結層が上面および下面の一部を形成していることを意味する。さらに、連結層と第１の貫通接続部が、その上面および／または下面において互いに同一平面内にあることも可能である。
【００１３】
少なくとも一実施形態によると、第１の貫通接続部は、絶縁領域によって連結層から電気的に絶縁されておりかつ隔てられている。絶縁領域は、第１の貫通接続部と連結層とが機械的または電気的に直接接触することを防止する。
【００１４】
少なくとも一実施形態によると、第１の貫通接続部それぞれは、半導体チップの１つのピクセルに明確に、または一対一に割り当てられており、かつそのピクセルに導電的に接続されている。特に、第１の貫通接続部それぞれは、割り当てられているピクセルへの第１の電気的な接触部を形成している。言い換えれば、それぞれのピクセルに、割り当てられている第１の貫通接続部を介して電気的に接触することができる。
【００１５】
少なくとも一実施形態によると、半導体チップは、連結要素の下面に位置しているキャリアに、連結要素によって、機械的に安定かつ導電的に直接結合されている。連結要素または連結層と、キャリアとは、下面において機械的かつ場合によっては電気的に直接接触している。言い換えれば、連結要素とキャリアの間、または連結層とキャリアの間には、さらなる金属層または絶縁層が配置されていない。
【００１６】
少なくとも一実施形態によると、本オプトエレクトロニクス半導体部品は、半導体チップを含み、半導体チップは、横方向に互いに隣に配置されており個別に独立して活性化することのできる多数のピクセル、に細分されている。本オプトエレクトロニクス半導体部品は、下面および上面を有する金属連結要素をさらに備えており、半導体チップが、支持領域において連結要素の上面に、直接接触しており、かつ機械的に安定して結合されている。連結要素は、連続的な金属連結層を備えており、連結層は、横方向に互いに隣に配置されている多数の第１の金属貫通接続部によって完全に貫かれている。連結層は、その上下の表面が、横方向に垂直な方向において、上面および下面と同一平面内にある。第１の貫通接続部は、絶縁領域によって電気的に絶縁されており連結層から隔てられている。第１の貫通接続部それぞれは、１つのピクセルに明確に割り当てられており、そのピクセルに導電接続されており、かつそのピクセルへの第１の電気接触部を形成している。これに加えて、半導体チップは、連結要素の下面に直接位置しているキャリアに、機械的に安定かつ導電的に結合されている。
【００１７】
本発明の基礎をなす発想として、特に、極めて多数のピクセルを有するオプトエレクトロニクス部品では、半導体チップと、この半導体チップに接触するキャリアとの間に極めて多数の電気接続部を製造しなければならない。本明細書に記載されている本発明では、キャリアと半導体チップとの間を電気的に接触させる連結要素が設けられており、この要素が、電気接触部をまとめて確立し、それと同時に、これらの電気接触部を密閉封入している。金属連結層は、内部の貫通接続部に対する静電遮蔽の役割を果たすことができる。
【００１８】
連結要素は、金属から形成されており、かつ広い領域にわたり半導体チップに担持されていることが有利である。このようにすることで、動作時に半導体チップによって発生する熱を例えばキャリアを介して効率的に放散させる目的で、連結要素が冷却要素としての役割も果たすことができる。連結要素は、半導体チップを支持して安定させる効果も有することができ、これにより半導体チップにおける成長基板を取り除くことができる。成長基板が存在しないとき、隣り合うピクセル間で非常に良好な明暗のコントラストを達成することができる。
【００１９】
少なくとも一実施形態によると、キャリアは、アクティブマトリクス要素である。アクティブマトリクス要素は、例えばＳｉ系、Ｇｅ系、ＧａＮ系、またはＧａＡｓ系とすることができる。この場合、キャリアは自立性であり、本オプトエレクトロニクス部品の例えば安定化要素を形成していることが好ましい。
【００２０】
さらに、アクティブマトリクス要素は、多数のスイッチを備えている。各スイッチは、トランジスタ、例えば薄膜トランジスタ、特に、例えば電界効果トランジスタとすることができる。アクティブマトリクス要素は、金属酸化物半導体部品（ＣＭＯＳ部品として公知である）とすることができる。
【００２１】
各スイッチは、第１の貫通接続部を介して１つのピクセルに明確に、または一対一に割り当てることができ、そのピクセルに導電的に接続することができる。この場合、スイッチを介してピクセルを個別に独立して活性化する（すなわちピクセルに接触してピクセルに電力を供給する）ことが可能である。
【００２２】
少なくとも一実施形態によると、支持領域の表面積は、上面に面する半導体チップの実装面の表面積の少なくとも７／１２ないし３／４ないし５／６である。実装面は、例えば半導体チップの横方向範囲の全体にわたる。この場合、半導体チップは、そのような表面部分を通じて連結要素によって機械的に支持または担持される。このような大きな面積の支持領域（半導体チップの固体材料が連結要素の固体材料に直接接触する領域）によって、特に、半導体チップにおいて発生する熱の効率的な熱放散が確保される。
【００２３】
少なくとも一実施形態によると、第１の貫通接続部は、半導体チップの第１の接触要素に機械的かつ電気的に直接接触している、および／または、アクティブマトリクス材料の第１の接触要素に電気的かつ機械的に直接接触している。特に、半導体チップの第１の接触要素およびアクティブマトリクス要素の第１の接触要素は、連結要素の第１の貫通接続部とは異なる要素であり、これらの貫通接続部とは独立して、および／または個別に、製造される要素である。言い換えれば、第１の貫通接続部と、半導体チップの第１の接触要素および／またはアクティブマトリクス要素の第１の接触要素は、異なる材料からなることができる。このことは、完成した部品において、横方向に垂直な方向における第１の貫通接続部が、半導体チップの第１の接触要素および／またはアクティブマトリクス要素の第１の接触要素と一体に形成されていないことにおいて、認識することができる。
【００２４】
少なくとも一実施形態によると、第１の貫通接続部および／または連結層は、横方向に垂直な方向において一体に形成されていない。特に、連結層および／または第１の貫通接続部は、複数の異なる重ねられた個別の金属層の多層構造を備えている、またはそのような多層構造からなる。この場合、互いに隣接する２つの個々の層において、少なくともその周辺領域において、材料を混合させることが可能である。このようにすることで、例えば、個々の層からのＳｎを、隣接する個々の層からのＡｕ、Ｎｉ、Ｐｔ、Ｉｎ、またはＴｉと混合させることができる。この場合、ＳｎとＩｎは、少なくとも周辺領域においてはもはや純元素として存在せず、金属間結合において別の元素と結合している。
【００２５】
少なくとも一実施形態によると、第１の貫通接続部および／または連結層は、次の合金および／または次の層構造、すなわち、ＡｕｘＳｎｙ、Ｃｒ／ＮｉｘＳｎｙＴｉｚＡｕｗ、Ｔｉ／ＰｔｙＳｎｚＩｎｘ、Ｔｉ／ＰｔｘＳｎｙＴｉｚＡｕｗ、のうちの１つまたは複数を備えている、または、このような合金および／または層構造のうちの１つまたは複数からなる。文字ｘ，ｙ，ｗ，ｚは、合金における混合比のパラメータを示している。「／」によって分けられている個々の層は、指定の順序で互いに直接接触した状態で互いに積層されていることが好ましい。特に好ましくは、連結層および／または第１の貫通接続部は、はんだ付け工程に起因して溶融してその後に硬化した領域を含むはんだ要素である。連結層の融点および／または第１の貫通接続部の融点は、例えば少なくとも４５０℃である。
【００２６】
少なくとも一実施形態によると、第１の貫通接続部および／または連結層は、垂直方向に上下に重ねて配置されている少なくとも２つの個々の層を有し、少なくとも２つの個々の層の間に界面が形成されている。少なくとも２つの個々の層は、例えばウェハ接合工程によって、界面において互いに結合されている。界面では、例えば、第１の貫通接続部または連結層の別の領域と比較して、欠陥密度が高いことがある。個々の層は、界面において例えば共有結合および／または金属結合によって互いに結合されている。この場合、界面は、連結要素の上面または下面に本質的に平行に延在することが好ましい。
【００２７】
個々の層は、例えば、金、銅、銀、またはニッケルまたはスズまたはインジウムまたはビスマスなどの材料を含む、または、このような材料からなることができる。ウェハ接合工程の後、界面は、波状の不規則形状を有することがある。特に、ウェハ接合の前に、個々の層の部分領域が、界面の平面を超えていることがあり、隣接する個々の層の領域内に入り込むことがある。
【００２８】
少なくとも一実施形態によると、第１の貫通接続部および／または連結層は、多孔質であり、少なくとも１０体積パーセントないし２０体積パーセントないし３０体積パーセントの空孔率を有する。ここで、細孔という用語は、特に、第１の貫通接続部および／または連結層の金属材料の内側の、空気および／または気体または含有物で満たされた泡に関連する。このような多孔質の連結層、またはこのような第１の貫通接続部は、半導体チップとキャリアの製造方法または結合方法を参照することができる。連結層および／または第１の貫通接続部の基本材料として、例えば金属スポンジを使用することができる。金属スポンジの圧縮工程（例えば熱圧縮）時、このスポンジが崩壊し、キャリアおよび／または半導体チップとの堅い結合が形成される。スポンジの圧縮後、崩壊した金属材料は依然として高い空孔率を有する。
【００２９】
少なくとも一実施形態によると、絶縁領域は、気体で満たされた中空空間である。貫通接続部それぞれが、横方向において気体によって（例えば空気によって）完全に囲まれている。気体は、連結層と第１の貫通接続部との間の分離をもたらす。この場合、第１の貫通接続部と連結層との間に固体絶縁材料または液体絶縁材料は配置されない。
【００３０】
上の実施形態の代替形態として、絶縁領域を、固体絶縁材料または液体絶縁材料によって形成することもでき、この場合、固体絶縁材料または液体絶縁材料は、第１の貫通接続部および連結層に機械的に直接接触する。これらの絶縁材料は、有機高分子（パリレン、Ｏｒｍｏｃｅｒ、ベンゾシクロブテン（略してＢＣＢ）など）、プラスチック、無機ゾルゲル材料、シリコン酸化物（ＳｉＯ２など）、またはシリコン窒化物（ＳｉＮなど）とすることができる。
【００３１】
少なくとも一実施形態によると、連結要素は、少なくとも６０体積パーセントないし７５体積パーセントないし８５体積パーセントの金属からなる。連結要素の残りの部分は、例えば絶縁領域によって形成することができる。連結要素は、金属と、例えば気体で満たされた絶縁領域のみからなることが好ましい。
【００３２】
少なくとも一実施形態によると、連結層は、半導体チップに接続されている、または各ピクセルに導電的に接続されている。連結層は、例えば、すべてのピクセルへの第１の接触部に対する共通の相手方接触部を形成することができる。動作時、第１の接触部および相手方接触部を介して電子および正孔を半導体チップに注入することができる。第１の接触部は個別に互いに独立して活性化されることができるため、すべてのピクセルを個別に活性化するためには、すべてのピクセルへの１つの共通の相手方接触部を有すれば十分である。
【００３３】
連結層は、例えば、半導体チップの１つまたは複数の第２の接触要素に導電接続されている。
【００３４】
少なくとも一実施形態によると、連結層は、半導体チップから電気的に絶縁されており、半導体チップへの電気接触部を形成しない。この場合、半導体チップは、連結層の領域に絶縁層を備えていることができ、この層は、連結層を半導体チップから電気的に絶縁する。平面視においては、絶縁層が連結層を覆っており、第１の貫通接続部の領域においては半導体チップに絶縁層が存在しない。
【００３５】
少なくとも一実施形態によると、連結要素は、連結層を貫いて形成されており、かつ、第１の接触部に対する相手方接触部を形成している第２の金属貫通接続部、を備えている。第１の貫通接続部に関連して説明した特徴、または以降に説明する特徴すべてを、第２の貫通接続部において実施することができ、逆も同様である。第２の貫通接続部も、例えば金属ピンとすることができ、これらは、連結層を貫いて形成されており、側面視において連結層によって完全に囲まれており、絶縁領域によって連結層から電気的に絶縁されている。しかしながら、第２の貫通接続部を、本部品の縁部に配置し、横方向において連結層によって完全には囲まないこともできる。第２の貫通接続部は、第１の貫通接続部から電気的に絶縁されていることが好ましい。
【００３６】
特に、第２の貫通接続部は、互いに電気的に接続する、または互いに電気的に絶縁することができる。最初のケースでは、第２の貫通接続部が第１の接触部に対する共通の相手方接触部を形成することが可能である。
【００３７】
少なくとも一実施形態によると、第２の貫通接続部は、１つのピクセルに明確に、または一対一に割り当てられており、かつそのピクセルに導電接続されており、第２の貫通接続部それぞれが、ピクセルの第１の接触部に対する個別の相手方接触部を形成している。各接触部は、個別に独立して活性化されることができ、残りの相手方接触部または残りの第２の相手方接触部から電気的に絶縁されている。この場合、第１の貫通接続部を介してのみならず、第２の貫通接続部を介しても、ピクセルを個別に互いに独立して活性化することができる。
【００３８】
少なくとも一実施形態によると、１つのピクセルに関連付けられる第１の貫通接続部および第２の貫通接続部が、連結層を貫いている共通の孔に配置されている。特に、連結層は多数の孔を備えており、各孔が、自身を貫いて形成されている少なくとも１つ、または、ただ１つの第１の貫通接続部と、少なくとも１つ、または、ただ１つの第２の貫通接続部とを有する。孔に配置されている第１の貫通接続部および第２の貫通接続部は、互いに絶縁されているが、連結層によって互いに隔てられていないことが好ましい。
【００３９】
少なくとも一実施形態によると、連結要素は、少なくとも０．５μｍないし５μｍないし１０μｍの厚さを有する。これに代えて、またはこれに加えて、連結要素の厚さは、最大で５０μｍないし４０μｍないし３０μｍである。この場合、厚さは、上面と下面との間で測定される。
【００４０】
少なくとも一実施形態によると、第１の貫通接続部は、少なくとも１μｍないし５μｍないし１０μｍないし２０μｍの横方向の長さを有する。これに代えて、またはこれに加えて、第１の貫通接続部の横方向の長さは、最大で８０μｍないし７０μｍないし６０μｍである。
【００４１】
少なくとも一実施形態によると、連結層と第１の貫通接続部との間の距離は、少なくとも０．５μｍないし２μｍないし５μｍないし１０μｍである。これに代えて、またはこれに加えて、この距離は、最大で５０μｍないし４０μｍないし３０μｍである。この距離は、絶縁領域の厚さに相当する。
【００４２】
少なくとも一実施形態によると、第１の貫通接続部は、上面の平面視において、楕円形または円形または三角形または正方形またはＶ字形または長方形の断面領域を有する。一般的には、正多角形または非正多角形の形状の断面領域が考えられる。多角形の角部は、丸みを帯びており、かつ少なくとも１μｍないし３μｍないし１０μｍないし２０μｍの曲率半径を有することが好ましい。これに代えて、または、これに加えて、曲率半径は、最大で１００μｍないし５０μｍないし１０μｍである。同じことは、絶縁領域の曲率半径にも適用することができる。断面領域は、円形または楕円形に形成されており、したがってピーク電圧が生じうる縁部または角部がまったく設けられていないことが特に好ましい。
【００４３】
少なくとも一実施形態によると、半導体チップは、動作時に放射を生成または吸収する目的で設けられている活性層を有する半導体積層体、を備えている。半導体積層体は、例えばＩＩＩ−Ｖ族半導体化合物材料系である。半導体材料は、窒化物化合物半導体材料（ＡｌｎＩｎ１−ｎ−ｍＧａｍＰなど）、または、ヒ化物化合物半導体材料（例：ＡｌｎＩｎ１−ｎ−ｍＧａｍＡｓ）である（それぞれ、０≦ｎ≦１、０≦ｍ≦１、かつｍ＋ｎ≦１）ことが好ましい。この場合、半導体積層体は、追加の構成成分を備えていることができる。説明を単純にするため、半導体積層体の結晶格子の本質的な構成成分（すなわちＡｌ、Ａｓ、Ｇａ、Ｉｎ、Ｎ、またはＰ）のみを示してあるが、これらの構成成分は、その一部分を少量の別の物質に置き換える、または少量の別の物質を添加することができる。半導体積層体は、ＡｌＩｎＧａＮ系であることが好ましい。
【００４４】
活性層は、少なくとも１つのｐ−ｎ接合部、および／または、例えば単一量子井戸（略してＳＱＷ）の形における量子井戸構造、または多重量子井戸構造（略してＭＱＷ）の形における量子井戸構造、を備えている。
【００４５】
活性層は、動作時に、例えば紫外領域および／または青色スペクトル領域および／または可視スペクトル領域および／または赤外領域の光を生成するように構成されている。
【００４６】
一実施形態によると、半導体チップには、半導体積層体の成長基板が存在しない。成長基板が存在しないとは、特に、成長基板の残留物は依然として半導体積層体上に配置することができるが、それ自体は半導体チップの安定化には十分ではないことを意味する。成長基板の残留物は、特に、半導体チップの放射出口面における放射取り出し構造を形成することができる。
【００４７】
一実施形態によると、半導体チップは、機械的に自立していない。言い換えれば、半導体チップは、壊れる、または使用不能になるまで変形する。この実施形態の場合、半導体素子は、例えばアクティブマトリクス要素および／または連結要素によって、安定化されて機械的に支持される。この場合、半導体素子にさらなる安定化要素は設けない。特に、半導体部品自体には、安定化基板が存在しない。
【００４８】
少なくとも一実施形態によると、半導体チップに電気的に接触するための接触要素（特に、第１の接触要素および第２の接触要素）は、半導体チップの実装面に配置されている。しかしながら、電気的に接触するための接触要素によって活性層が途切れていることが好ましく、したがって活性層は連続的ではあるが単純には延在していない。
【００４９】
少なくとも一実施形態によると、半導体積層体は、半導体チップの横方向範囲全体に沿って連続的に延在する、少なくともｎ型導電性半導体層またはｐ型導電性半導体層を含む。言い換えれば、半導体積層体は、ｎ型導電性半導体層およびｐ型導電性半導体層を含むことができ、例えばｎ型導電性半導体層が連続的であり、ｐ型導電性半導体層が途切れている。
【００５０】
本オプトエレクトロニクス部品は、例えば自動車において、例えばヘッドランプ装置または室内照明に応用することができる。交通路の照明用に本部品を使用することも考えられる。
【００５１】
さらには、オプトエレクトロニクス部品を製造する方法を提供する。本方法は、上述したオプトエレクトロニクス部品に特に適している。言い換えれば、本オプトエレクトロニクス部品に関連して開示されているすべての特徴は、本方法に対しても開示され、逆も同様である。
【００５２】
少なくとも一実施形態によると、本方法は、ステップＡ）を含み、このステップでは、半導体チップを設け、半導体チップは、横方向に互いに隣に配置されており個別に独立して活性化することのできる多数のピクセル、に細分される。さらに、ステップＢ）において、キャリアを設ける。
【００５３】
さらなる方法ステップＣ）において、パターニングされた金属層を、半導体チップの上に直接適用する、またはキャリアの上に直接適用する。これに代えて、各場合において、１つのパターニングされた金属層を、半導体チップの上に直接適用する、またはキャリアの上に直接適用することができる。パターニングされた金属層は、横方向に互いに隣に配置されている複数の第１の金属貫通接続部によって完全に貫かれている金属連結層、を含む。第１の貫通接続部は、連結層によって互いに電気的に絶縁されており、かつ互いに隔てられている。
【００５４】
パターニングされた金属層を半導体チップおよび／またはキャリアの上に適用するステップは、パターニングされたマスクおよび／または金属めっき工程によって行うことができる。
【００５５】
本方法は、さらにステップＤ）を含み、このステップでは、キャリアと半導体チップとの間に金属連結要素が形成されるように、キャリアおよび半導体チップを、１つまたは両方のパターニングされた金属層を介して、機械的かつ電気的に結合する。この場合、連結要素は、１つまたは両方の金属層から形成される。
【００５６】
ステップＤ）の後には、第１の貫通接続部それぞれが、半導体チップの１つのピクセルに明確に、または一対一に割り当てられており、そのピクセルに導電的に接続されており、それぞれのピクセルへの第１の電気接触部が形成されている。
【００５７】
少なくとも一実施形態によると、ステップＡ）〜ステップＤ）は、個別のステップとして、好ましくは指定の順序で個別に互いに独立して実行される。
【００５８】
少なくとも一実施形態によると、パターニングされた金属層は、ステップＣ）において、はんだ材料の形で設け、このはんだ材料によって、キャリアを半導体チップにはんだ付けする。はんだ材料は、横方向に垂直な方向において、複数の異なる重ねられた個別の金属層の多層構造を備えている、またはそのような多層構造からなる。多層構造は、ステップＤ）の前の時点で、例えば次の層構造、すなわち、Ａｕ／ＡｕＳｎ、Ｃｒ／Ｎｉ／Ｓｎ／Ｔｉ／Ａｕ、Ｔｉ／Ｐｔ／Ｓｎ／Ｉｎ、Ｔｉ／Ｐｔ／Ｓｎ／Ｔｉ／Ａｕのうちの１つまたは複数を備えている。
【００５９】
少なくとも一実施形態によると、ステップＤ）は、２つの個別のステップＤ１）およびＤ２）を含み、これらのステップは、例えば指定の順序で個別に互いに独立して実行される。
【００６０】
最初にステップＤ１）において、半導体チップをキャリアの上に一時的に取り付けることが好ましい。一時的に取り付けるステップは、摩擦溶接工程によって、または熱圧縮行程によって、行うことができる。
【００６１】
次いで、はんだ工程によって半導体チップをキャリアに永久的に取り付ける。はんだ工程では、パターニングされた金属層の中で少なくとも１層の金属層を溶融させ、これによってキャリアおよび／または半導体チップとの永久的な結合を形成する。
【００６２】
少なくとも一実施形態によると、ステップＤ１）は、はんだ材料の溶融温度または固相線温度より低い温度において実行する。このようにすることで、ステップＤ２）の実際のはんだ付け工程の前に半導体チップとキャリアとの間の永久的な結合が形成されることが防止される。
【００６３】
はんだ材料を溶融させると、別の要素の上に取り付けられた要素の自動的な自己センタリングおよび微調整が起こる。これは、最小限の領域をとる、という液体の自然な傾向によるものと考えられる。このようにすることで、比較的高速なチップ配置工程を使用して、極めて正確な調整精度を達成することができる。
【００６４】
少なくとも一実施形態によると、ステップＣ）において、キャリアおよび半導体チップの両方それぞれの上に１層の金属層を形成する。
【００６５】
少なくとも一実施形態によると、ステップＤ）の前に、平坦化された表面の表面粗さが例えば最大で１００ｎｍないし５０ｎｍないし２０ｎｍであるように、金属層を化学機械的に平坦化する。
【００６６】
少なくとも一実施形態によると、ステップＤ）において、パターニングされた金属層の平坦化された表面を、互いに直接重なるように配置し、ウェハ接合工程によって互いに結合する。ウェハ接合は、オプティカルコンタクト接合という用語として一般に知られている。その後、例えば３００Ｋ〜５００Ｋの範囲内（両端値を含む）の穏やかな温度で再配置を行うことができ、これにより、２つのパターニングされた金属層の間に金属結合が形成され、連結要素が形成される。
【００６７】
少なくとも一実施形態によると、本方法は、半導体チップの成長基板を除去するステップ、を含む。この除去は、ステップＤ）の前または後に行うことができる。最初のケースでは、パターニングされた金属層は、自立するように構成され、成長基板が除去された半導体チップを支持および機械的に安定させることができる。
【００６８】
以下では、オプトエレクトロニクス部品およびオプトエレクトロニクス部品を製造する方法について、例示的な実施形態を用いて図面を参照しながら説明する。個々の図面すべてを通じて、同じ参照数字は同じ要素または部品を示している。しかしながら要素の間の関係は正しい縮尺ではなく、むしろ理解を深める目的で、個々の要素を誇張した大きさで示してあることがある。
【図面の簡単な説明】
【００６９】
【図１Ａ】側面断面図および平面図におけるオプトエレクトロニクス部品のさまざまな例示的な実施形態を示す図。
【図１Ｂ】側面断面図および平面図におけるオプトエレクトロニクス部品のさまざまな例示的な実施形態を示す図。
【図１Ｃ】側面断面図および平面図におけるオプトエレクトロニクス部品のさまざまな例示的な実施形態を示す図。
【図１Ｄ】側面断面図および平面図におけるオプトエレクトロニクス部品のさまざまな例示的な実施形態を示す図。
【図１Ｅ】側面断面図および平面図におけるオプトエレクトロニクス部品のさまざまな例示的な実施形態を示す図。
【図２Ａ】側面断面図および平面図におけるオプトエレクトロニクス部品のさまざまな例示的な実施形態を示す図。
【図２Ｂ】側面断面図および平面図におけるオプトエレクトロニクス部品のさまざまな例示的な実施形態を示す図。
【図３Ａ】側面断面図および平面図におけるオプトエレクトロニクス部品のさまざまな例示的な実施形態を示す図。
【図３Ｂ】側面断面図および平面図におけるオプトエレクトロニクス部品のさまざまな例示的な実施形態を示す図。
【図４Ａ】オプトエレクトロニクス部品の例示的な実施形態の製造工程時におけるさまざまな配置状態を示す図。
【図４Ｂ】オプトエレクトロニクス部品の例示的な実施形態の製造工程時におけるさまざまな配置状態を示す図。
【図４Ｃ】オプトエレクトロニクス部品の例示的な実施形態の製造工程時におけるさまざまな配置状態を示す図。
【図４Ｄ】オプトエレクトロニクス部品の例示的な実施形態の製造工程時におけるさまざまな配置状態を示す図。
【図４Ｅ】オプトエレクトロニクス部品の例示的な実施形態の製造工程時におけるさまざまな配置状態を示す図。
【図５Ａ】オプトエレクトロニクス部品の例示的な実施形態の製造工程時におけるさまざまな配置状態を示す図。
【図５Ｂ】オプトエレクトロニクス部品の例示的な実施形態の製造工程時におけるさまざまな配置状態を示す図。
【発明を実施するための形態】
【００７０】
図１Ａは、オプトエレクトロニクス部品１００の例示的な実施形態を側面断面図で示している。部品１００は、金属連結要素２を介してキャリア３に実装されている半導体チップ１を含む。連結要素２は、半導体チップ１とキャリア３とに直接接触している。
【００７１】
半導体チップ１は、実装面１８とその反対側の放射出口面１４との間に半導体積層体１１を備えている。この実施形態の場合、半導体積層体１１は、第１の層１６および第２の層１７を含む。第１の層１６は、例えばｐ型導電層であり、第２の層１７は、例えばｎ型導電層である。しかしながら、逆のドーピングも可能である。第１の層１６と第２の層１７との間に、（例えばｐ−ｎ接合部の形で）活性層１２が配置されている。この場合、半導体積層体１１は、例えばＡｌＩｎＧａＮ系である。活性層１２は、意図された動作時、紫外スペクトル領域または青色スペクトル領域の電磁放射を放出することができる。
【００７２】
さらに図１Ａからは、連結要素２とは反対側の半導体チップ１の放射出口面１４に、成長基板１４０の残留物が存在しており、放射出口面１４における構造化部を形成していることを理解することができる。この構造化部は、効率を高めるための光取り出し構造の役割を果たすことができる。これに代えて、成長基板１４０を完全に除去することができ、第２の層１７をエッチング工程によってパターニングすることができる。成長基板１４０は、その上に半導体積層体１１を成長させる前にパターニングすることもでき、したがってその構造化部は、成長工程時に半導体積層体１１または第２の層１７に転写され、成長基板１４０を取り除いた後も半導体積層体１１または第２の層１７に残る。
【００７３】
半導体チップ１は、横方向において、多数の隣り合うピクセル１０に細分されている。各ピクセル１０は、他のピクセルとは個別に独立して活性化することができ、したがって半導体チップ１の放射出口面１４が、例えばピクセル化ディスプレイを形成している。したがって、各ピクセル１０がディスプレイの１つのピクセルに相当する。
【００７４】
さらに図１Ａからは、半導体チップ１が接触要素１３，１５の形における配線構造を備えていることを理解することができる。第１の接触要素１３は第１の層１６に接触しており、第２の接触要素１５は第２の層１７に接触する役割を果たす。第２の要素１５は、第１の層１６および活性層１２を貫いて導かれ、第２の層１７に通じている。実装面１８から半導体チップ１が取り外された状態において、接触要素１３，１５の両方に外部から電気的に接触することができる。
【００７５】
第１の接触要素１３は、絶縁層によって第２の接触要素１５から電気的に絶縁されている。さらには、第１の接触要素１３の横方向の長さによって、１つのピクセル１０の横方向寸法が決まる。
【００７６】
この実施形態の場合、半導体チップ１の実装面１８は、横方向範囲全体に沿った固体半導体材料または金属からなる。
【００７７】
半導体チップ１の実装面１８に金属連結要素２が直接適用されている。連結要素２は、第１の金属貫通接続部２３によって貫かれている金属連結層２２を含む。連結要素２の上面２０は半導体チップ１に直接接触しており、上面２０とは反対側の連結要素２の下面２１はキャリア３に直接接触している。この場合、上面２０および下面２１は、少なくとも部分的に連結層２２によって形成されている。
【００７８】
第１の貫通接続部２３は、横方向には、半導体チップ１の第１の接触要素１３と重なりかつ第１の接触要素１３に機械的に直接接触するように、配置されている。この場合、第１の接触要素１３それぞれは、自身に明確に割り当てられている第１の貫通接続部２３を有する。さらに、第１の接触要素１３と第１の貫通接続部２３は、ユニットを形成しておらず、むしろ第１の接触要素１３と第１の貫通接続部２３との間に界面が形成されている。第１の接触要素１３と第１の貫通接続部２３は、横方向に垂直な方向において一体に形成されていない。
【００７９】
さらには、第１の貫通接続部２３は、絶縁領域２４によって連結層２２から電気的に絶縁されて隔てられている。絶縁領域２４は、例えば気体で満たされた中空空間とすることができる。
【００８０】
さらに図１Ａからは、連結層２２が半導体チップ１に機械的に直接接触していないことを理解することができる。より正確に言えば、半導体チップ１と連結層２２は、半導体チップ１の実装面１８に位置する絶縁層１９によって絶縁されている。この場合、金属連結層２２は半導体チップ１への接触を形成せず、例えば単に冷却要素としての役割と、機械的支持要素としての役割を果たすにすぎない。
【００８１】
さらに、連結層２２は、部品１００の縁部に、自身の中に形成されている第２の金属貫通接続部２５を有し、この第２の接続部も、絶縁領域２４によって連結層２２から隔てられている。第１の貫通接続部２３とは異なり、第２の貫通接続部２５は、横方向において連結層２２によって完全には囲まれていない。第２の貫通接続部２５は、半導体チップ１の第２の接触要素１５に機械的かつ電気的に直接接触しており、したがって、第２の接触要素１５または半導体積層体１１の第１の層１６に、第２の貫通接続部２５を介して電気的に接触することができる。第１の貫通接続部２３それぞれは、ピクセル１０への第１の接触部を形成しており、第２の貫通接続部２５は、すべてのピクセル１０へのそれぞれの共通の相手方接触部を形成している。
【００８２】
連結要素２の下面２１にキャリア３が配置されており、このキャリアは、複数のスイッチ３０を有するアクティブマトリクス要素として形成されていることが好ましい。各スイッチ３０は、アクティブマトリクス材料の第１の接触要素３３を介して第１の貫通接続部２３に接続されており、したがって１つのピクセル１０に割り当てられている。第２の貫通接続部２５は、アクティブマトリクス要素３の第２の接触要素３５に導電接続されている。各ピクセル１０は、スイッチ３０を介して個別に互いに独立して活性化することができる。
【００８３】
図１Ｂは、図１Ａの平面ＡＡ’に沿った断面における連結要素２の平面図を示している。この図から理解できるように、点線の長方形によって示されている各ピクセル１０は、自身に割り当てられている第１の貫通接続部２３を有し、第１の貫通接続部２３は、周囲全体が絶縁領域２４および連結層２２によって完全に囲まれている。第２の貫通接続部２５は部品１００の縁部に配置されており、これらの接続部も絶縁領域２４によって囲まれている。この実施形態の場合、貫通接続部２３は互いに電気的に絶縁されているのに対して、第２の貫通接続部２５は、第２の接触要素１５を介して互いに導電接続されている。
【００８４】
第１の貫通接続部２３は、図１Ｂにおいては円形または楕円形の断面領域を有する。第２の貫通接続部２５の断面領域は、半円形と長方形とから構成されている。上述した図１Ａは、図１Ｂの一点鎖線による平面ＢＢ’に沿って部品１００を切ったときの断面図を示している。
【００８５】
図１Ｃの例示的な実施形態は、図１Ｂの例示的な実施形態に似た平面図を示している。しかしながら、第２の貫通接続部２５が、平面視において三角形の断面領域を有するように形成されている。
【００８６】
図１Ｄの例示的な実施形態においては、部品１００は、部品１００の外側面に沿って延在する１つのみの単一のさらなる貫通接続部２５を有する。この第２の貫通接続部２５は、平面視において鋸歯状の凹部を有する。
【００８７】
図１Ｅの例示的な実施形態においては、第２の貫通接続部２５は、図１Ｄの例示的な実施形態とは異なり、波状の凹部を有する。
【００８８】
図２Ａの例示的な実施形態は、図１Ａとは異なり、第２の貫通接続部２５を示しているのみならず、第１の貫通接続部２３それぞれが、その隣に配置されている第２の貫通接続部２５を有する。第１の貫通接続部２３および第２の貫通接続部２５は、連結層２２を貫いている共通の孔に配置されている。言い換えれば、第１の貫通接続部２３および第２の貫通接続部２５は、連結層２２によっては互いに隔てられておらず、絶縁領域２４によって互いに隔てられている。第１の貫通接続部２３それぞれと、第２の貫通接続部２５それぞれは、キャリア３において個別のスイッチ３０を有し、したがってピクセル１０に、第１の貫通接続部２３および第２の貫通接続部２５を介して個別に互いに独立して電力を供給することができる。
【００８９】
図２Ｂの平面図においては、連結層２２における各孔が第１の貫通接続部２３および第２の貫通接続部２５を有し、これらが絶縁領域２４によって互いに隔てられていることを理解することができる。この実施形態の場合、連結層２２における孔は円形の設計であり、第１の貫通接続部２３および第２の貫通接続部２５がそれぞれ楕円形の設計である。
【００９０】
図３の例示的な実施形態は、ここまでの例示的な実施形態とは異なり、半導体チップ１から電気的に絶縁されておらず半導体チップ１に導電的に接続されている連結層２２を有するオプトエレクトロニクス部品１００を示している。連結層２２は、第１の貫通接続部２３によって形成されている第１の接触部に対する、すべてのピクセル１０への共通の相手方接触部を形成している。連結層２２は、第２の接触要素３５を介してキャリア３に電気的に接触している。したがってこの実施形態の場合、半導体積層体１１の第２の層１７への接触は、連結層２２を介してなされている。
【００９１】
図３Ｂは、断面ＡＡ’に沿った連結要素２の平面図を示している。
【００９２】
図４Ａは、オプトエレクトロニクス部品１００の例示的な実施形態を製造する方法における最初の配置状態を示している。上述したキャリア３と、半導体チップ１とを設ける。この半導体チップ１は、上述した半導体チップ１との唯一の違いとして成長基板１４０を有し、成長基板１４０は、半導体チップ１を安定させ、その上に半導体積層体１１が成長しており、半導体積層体１１において半導体チップ１が存在する。
【００９３】
さらに図４Ａは、パターニングされた金属層を半導体チップ１の実装面１８にどのように適用するかを示している。パターニングされた金属層は、連結層２２と、第１の貫通接続部２３と、絶縁領域２４とから形成される。
【００９４】
連結層２２および第１の貫通接続部２３は、はんだ材料からなり、絶縁領域２４は、ガラスやプラスチック材料またはフォトレジストなどの固体材料からなり、したがって図４Ａに示したパターニングされた金属層は、機械的に自立する。次いで、パターニングされた金属層を半導体チップ１の上に接着またははんだ付けすることができる。パターニングされた金属層を取り付けるステップは、例えばガルバニック法によって行うこともできる。この場合、絶縁領域２４を、気体で満たされた中空空間とすることができる。
【００９５】
図４Ｂは、さらなる方法ステップを示しており、このステップでは、自身の上に適用されたパターニングされた金属層を有する半導体チップ１を、キャリア３とパターニングされた金属層とが互いに直接接触するように、把持具４を用いてキャリア３の上に取り付ける。
【００９６】
半導体チップ１をキャリア３の上に載せた後、図４Ｃに示したように摩擦溶接工程を使用することができ、この工程において、パターニングされた金属層をキャリア３に一時的に結合する。
【００９７】
一時的に結合した後、図４Ｄに示したように、パターニングされた金属層を摩擦溶接法によって少なくとも部分的に溶融させ、これによって半導体チップ１とキャリア３との間に、連結要素２の形における永久的な機械的結合を形成する。
【００９８】
図４Ｅは、さらなる方法ステップをさらに示しており、このステップでは、キャリア３と半導体チップ１を永久的に結合した後、例えばレーザリフトオフ工程によって、半導体チップ１から成長基板１４０を少なくとも部分的に除去し、したがってパターニングされた放射出口面１４が形成される。
【００９９】
さらには、製造方法（特に、図４に関連して説明した方法）のいくつかの特定の例示的な実施形態を提供する。本方法を実行するうえで、数値および／またはパラメータを正確に守る必要はない。数値および／またはパラメータは、例えば±２０％の範囲内で選択することもできる。方法ステップＡ）〜Ｃ）は、例えばウェハ複合体において行う。言い換えれば、半導体チップ１および／またはキャリア３は、複数の半導体チップ１および／またはキャリア３を有するウェハの一部を形成することができる。パターニングされた金属層を適用した後、ウェハを個々の半導体チップ１および／またはキャリア３に個片化することができる。ステップＤ）において半導体チップ１を、割り当てられるキャリア３に結合するステップは、いわゆるチップ−ウェハ工程またはウェハ−ウェハ工程として行うことができる。
【０１００】
第１の例示的な実施形態においては、半導体チップ１は、ＡｌＧａＩｎＮ系のピクセル化チップであり、成長基板１４０はサファイア系である。半導体チップ１の横方向寸法は１．６ｍｍ×１．７ｍｍであり、ピクセル数は２５６である。連結層２２および第１の貫通接続部２３は、金の基層と、少なくとも５０アトミックパーセントのＳｎを含むＡｕＳｎはんだ層とを備えている。キャリア３は、Ａｕ層の厚さが約２０ｎｍのＮｉ／Ｐｄ／Ａｕ面を備えている。
【０１０１】
自身の上に配置されたパターニングされた金属層を有する半導体チップ１をキャリア３の上に取り付けるとき、超音波摩擦溶接工程（超音波出力０．４Ｗおよび押圧１．２Ｎ）を使用し、これによって半導体チップ１をキャリア３の上に一時的に固定する。この例では、直径３００ｍｍのＳｉウェハを使用し、このウェハは、後から使用する複数のキャリア３を含む。このＳｉウェハに、約２０，０００個の示した半導体チップ１を備え付ける。
【０１０２】
摩擦溶接工程の後、真空ロウ付け炉の中で外側のＡｕＳｎ層を３０５℃で溶融させ、このとき共晶反応において、Ａｕ基層を有するＡｕＳｎ層が２８０℃で液体になる。液体はんだ材料の表面最小化により、キャリア３の上で半導体チップ１の微調整が行われる。液体はんだ材料によってＮｉ／Ｐｄ／Ａｕ層が濡れ、金が溶解し、はんだ材料からのスズがパラジウム層との金属間結合を形成する。液体金属の表面の最小化による自己センタリングまたは自己調整によって、調整が精緻化される。２８０℃未満に冷やすと、半導体チップ１がＳｉウェハの上に固定される。
【０１０３】
その後、支持領域において半導体チップ１が連結要素２の上面２０に直接載っており、このとき支持領域は、半導体チップ１の固体材料と、形成された連結要素２の固体材料との間の直接的な接触を提供している。この場合、絶縁領域２４のみが支持領域の一部を形成していない。
【０１０４】
連結要素２（特に、連結層２２）は、半導体チップ１の冷却板としての役割を果たす。次のレーザリフトオフステップによって、成長基板１４０を除去する。成長基板１４０（光散乱板として作用することがある）が存在しないとき、ピクセル化された半導体チップ１では、隣り合うピクセル１０の間のコントラストが得られ、このことは実際に適用するうえでの利点である。
【０１０５】
第２の実施形態においては、約２ｍｍ×２．２ｍｍの表面領域および５１２個のピクセル１０（個別に活性化することができる）を有するピクセル化された半導体チップ１が設けられる。第１の貫通接続部２３および第２の貫通接続部２５は、Ｓｎ含有量が５０アトミックパーセントのＡｕＳｎはんだ層を有するＡｕ基層を備えている。連結層２２も、この多層構造によって形成されている。個々のピクセル１０は、第１の貫通接続部２３によって互いに独立して活性化することができる。第２の貫通接続部２５は、第１の貫通接続部２３に対する共通の相手方接触部を形成している。
【０１０６】
キャリア３は、約２０ｎｍのＡｕを有するＮｉ／Ｐｄ／Ａｕ面を備えている。４．７Ｗおよび押圧３．９Ｎでの超音波摩擦溶接によって、半導体チップ１をキャリア３に一時的に固定する。この例では、後から使用する複数のキャリア３を含む直径３００ｍｍのＳｉウェハに、約１５，０００個の半導体チップ１を備え付ける。摩擦溶接の後、真空ロウ付け炉の中で３０５℃の温度でＡｕＳｎ層を溶融させる。液体はんだによってＮｉ／Ｐｄ／Ａｕ層が濡れ、金が溶解し、はんだからのＳｎがパラジウム層との金属間結合を形成する。同時に溶融物がＡｕ基層と反応して、意図的に全体の過冷却を行う。したがって、冷却ステップの前でも化合物が凝固する。
【０１０７】
第３の実施形態においては、第１の貫通接続部２３および／または第２の貫通接続部２５および／または連結層２２に、Ａｕ／ＡｕＳｎ積層体の代わりにＣｒ／Ｎｉ／Ｓｎ／Ｔｉ／Ａｕ積層体を使用する。Ｔｉ層が一時的な障壁として機能する。構成成分の非対称的な分布を使用する。キャリア３をＮｉ／Ａｕ層で被覆し、Ａｕ層は約２００ｎｍの厚さを有する。超音波出力１．７Ｗおよび押圧８．５Ｎの超音波溶接によって、半導体チップ１をキャリア３の上に一時的に固定する。この場合、約２００ｍｍの直径を有するＳｉウェハを使用し、このウェハは、後から使用する複数のキャリア３を備えている。このＳｉウェハに、約９，０００個の半導体チップ１を備え付ける。真空ロウ付け炉の中でＳｎ層を２６０℃で溶融させる。液体はんだによってＡｕ層が濡れ、Ａｕ層が溶解し、はんだからのスズが両方のＮｉ層との金属間結合を形成する。このようにして、意図的に全体の過冷却が行われる。
【０１０８】
第４の例示的な実施形態においては、はんだ材料をＴｉ／Ｐｔ／Ｓｎ／Ｉｎ積層体によって形成する。この場合も、構成成分の非対称的な分布を使用する。キャリア３をＴｉ／Ｐｔ／Ａｕ層で被覆し、Ａｕ層は約３μｍの厚さを有する。超音波溶接において、超音波出力１２Ｗおよび押圧４．２Ｎの超音波溶接を使用して、半導体チップ１をキャリア３の上に取り付ける。２００ｍｍの直径を有し、後から使用する複数のキャリア３を備えたＳｉウェハを使用する。このＳｉウェハに、約９，０００個の半導体チップ１を備え付ける。超音波溶接の後、真空ロウ付け炉の中でＩｎ／Ｓｎ層を１２０℃で溶融させる。液体はんだによってＡｕ層が濡れ、液体金属の表面の最小化により、キャリア３の上で半導体チップ１の微細なセンタリングが起こる。金属間結合の形成によって、キャリア３の上に半導体チップ１が永久的に固定される。
【０１０９】
第５の例示的な実施形態においては、はんだ材料としてＴｉ／Ｐｔ／Ｓｎ／Ｔｉ／Ａｕ積層体を使用する。この場合、Ｔｉ層が一時的な障壁として機能する。この場合も、構成成分の非対称的な分布を使用する。キャリア３をＮｉ／Ａｕ層で被覆し、Ａｕ層は３μｍの最小厚さを有する。２００℃および押圧２７Ｎの熱圧縮によって、半導体チップ１をキャリア３の上に一時的に固定する。この例では、直径２００ｍｍのＳｉウェハを使用し、このウェハは後から使用する複数のキャリア３を含む。このＳｉウェハの上に、１回のステップで９，０００個以上の半導体チップ１を取り付ける。その後、真空炉の中でＳｎ層を２６０℃で溶融させる。液体はんだによってＡｕ層が濡れる。等温凝固としての金属間結合の形成によって、キャリア３の上に半導体チップ１が永久的に固定される。この場合、第１の貫通接続部２３と連結層２２との間の絶縁領域２４は、例えば６μｍの幅を有する。
【０１１０】
第６の実施形態においては、約４ｍｍ×４．２ｍｍの表面領域および１０２４個のピクセル１０を有するピクセル化された半導体チップ１が提供される。半導体チップ１は、各ピクセル１０のための共通のカソード（第２の貫通接続部２５）および個々のアノード（第１の貫通接続部２３）を備えている。連結層２２によって機械的かつ熱的な結合を行うが、ここまでの例示的な実施形態における以外に、連結層２２を最初にキャリア３の上に適用する。共通のカソードおよび個々にアドレッシング可能なアノードの両方が、連結層２２の中に第２の貫通接続部２５または第１の貫通接続部２３として形成されている。この場合、連結層２２は、アクティブマトリクス要素として形成されているキャリア３にコレクタ電位を提供する。
【０１１１】
この場合、連結層２２および／または第１の貫通接続部２３および／または第２の貫通接続部２５は、Ｔｉ／Ｎｉ／Ｓｎ／Ｔｉ／Ａｕ積層体を備えている。２番目のＴｉ層が一時的な障壁として機能する。この場合にも、構成成分の非対称的な分布を使用する。半導体チップ１をＮｉ／Ａｕ層で被覆し、Ａｕ層は約０．１μｍの厚さを有する。１８０℃における熱圧縮によって、半導体チップ１をキャリア３に一時的に固定する。この例では、半導体チップ１を個々のキャリア３の上に配置する。次いで、真空炉の中でＳｎ層を５９０Ｋで溶融させる。液体Ｓｎが、Ａｕ層を濡らし、アクティブマトリクス要素３の上で半導体チップ１をセンタリングし、Ｎｉと反応して化学式Ｎｉ３Ｓｎ４の金属間結合を形成する。この金属間結合が、等温凝固としての配置パラメータが永久的に固定された微細構造になるように形成される。この場合、絶縁領域は、例えば７μｍの幅または厚さを有することができる。
【０１１２】
図５Ａおよび図５Ｂは、図４Ｂおよび図４Ｃの代替としての製造方法を示している。図５Ａおよび図５Ｂは、製造方法における配置状態を示しており、パターニングされた金属層を有する上述した半導体チップ１が設けられている。キャリア３も、上に適用されたパターニングされた金属層を有する。半導体チップ１またはキャリア３とは反対側の、パターニングされた金属層の面を、化学機械的工程によって平坦化する。その後、パターニングされた金属層を有する半導体チップ１を、キャリア３のパターニングされた金属層の上に載せ、これによってウェハ接合またはオプティカルコンタクト接合を行う。この結果として、連結要素２が形成され、半導体チップ１とのキャリア３との間の永久的な結合がもたらされる。連結要素２は、２つのパターニングされた金属層が上下に重なり合っている領域に、例えば欠陥密度の高い界面を有する。
【０１１３】
以下では、この製造方法（特に、図５Ａおよび図５Ｂの方法）について、３つの特定の例示的な実施形態を用いてさらに詳しく説明する。この場合、以下に示した数値および／またはパラメータは、本方法を実行するうえで正確に守る必要はなく、例えば±２０％の範囲内で選択することができる。
【０１１４】
第１の実施形態においては、キャリア３および半導体チップ１の上に適用されるパターニングされた金属層は、Ｃｕから形成されており、化学機械的に平坦化された表面を備えている。ウェハアセンブリにおいて、半導体チップ１とキャリア３を上下に重ねて調整する。接触させたとき、平坦化された表面によってオプティカルコンタクト接合がもたらされる。次いで、例えば穏やかな温度（例：５００Ｋ）での９０分にわたる再配置時に、パターニングされた金属層の間に金属結合が形成される。これによって、２つのパターニングされた金属層の上に形成されうる表面酸化物は、２つのパターニングされた金属層の間の界面には電流または熱の伝達を妨げる酸化物層が残らないように、分布する。
【０１１５】
第２の実施形態においては、キャリア３および半導体チップ１のそれぞれに、化学機械的に平坦化された表面を有するパターニングされた金属層を適用する。ウェハ複合体において、半導体チップ１およびキャリア３を上下に重ねて調整する。接触させたとき、平坦化された表面によって圧着がもたらされ、金属間結合が自動的に形成される。個々の半導体チップ１は、約２．１ｍｍ×６ｍｍのサイズを有し、約３，０６４個のピクセルを備えている。
【０１１６】
図５Ａおよび図５Ｂの図解とは異なり、連結層２２は、半導体チップ１から電気的に絶縁されている。３６個の第２の貫通接続部２５が、半導体チップ１の共通のカソードとして使用され、ｎ型接触部の役割を果たす。第２の貫通接続部２５は、連結層２２の縁部に配置され、連結層２２によって完全には囲まれない。ｐ型接触部（この実施形態の場合にはすなわち第１の貫通接続部２３）は、約２５μｍの直径を有し、第１の貫通接続部２３の周囲の絶縁領域２４は、約３０μｍの幅を有する。合計すると、連結層２２内の切取り部は、第１の貫通接続部２３それぞれに対して約８０μｍの幅を有する。
【０１１７】
第２の貫通接続部２５は、１８μｍの半円直径を有する半円形と、１８μｍの辺長を有する矩形との組合せとして、連結要素２の縁部に配置されている。第２の貫通接続部２５は、約１５μｍの幅を有する絶縁領域２４によって、周囲が完全に囲まれている。
【０１１８】
第３の実施形態は、サファイアの成長基板１４０を備えた、ＡｌＧａＩｎＮ系のピクセル化された半導体チップ１を提供する。キャリア３および半導体チップ１の両方それぞれが、上に適用された金のパターニングされた金属層を有する。化学機械的に平坦化し、表面吸着物すべてを除去した後、ウェハ複合体において半導体チップ１およびキャリア３それぞれを上下に重ねて調整する。接触させることにより、平坦化された表面によって圧着がもたらされ、金属結合が自動的に形成される。この場合、個々の半導体チップは、約２ｍｍ×６ｍｍのサイズを有する。
【０１１９】
図５Ａおよび図５Ｂの図解とは異なり、連結層２２は、半導体チップ１から電気的に絶縁されている。半導体チップ１の３，０６４個のピクセル１０それぞれは、ｐ型接触部（第１の貫通接続部２３）およびｎ型接触部（第２の貫通接続部２５）に個々に接続されている。この目的のため、各ピクセル１０に、連結層２２における直径８０μｍの円形孔が割り当てられている。各孔は、中に配置されている第１の貫通接続部２３および第２の貫通接続部２５を有する。第１の貫通接続部２３および第２の貫通接続部２５それぞれは、１２．５μｍおよび２５μｍの半軸を有する楕円形の断面形状を有する。
【０１２０】
本発明について例示的な実施形態を使用して説明してきたが、本発明はこれらの例示的な実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含む。その特徴またはその組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に開示されていない場合であっても、本発明に含まれる。
【０１２１】
本特許出願は、独国特許出願第１０２０１５１０８５４５．３号の優先権を主張し、この文書の開示内容は参照により本明細書に組み込まれている。
【符号の説明】
【０１２２】
１  半導体チップ
２  金属連結要素
３  キャリア／アクティブマトリクス要素
４  把持具
１０  像点／ピクセル
１１  半導体積層体
１２  活性層
１３  半導体チップの第１の接触要素
１４  放射出口面
１５  半導体チップの第２の接触要素
１６  半導体積層体の第１の層
１７  半導体積層体の第２の層
１８  半導体チップの実装面
１９  絶縁層
２０  連結要素の上面
２１  連結要素の下面
２２  金属連結層
２３  第１の貫通接続部
２４  絶縁領域
２５  第２の貫通接続部
３０  スイッチ
３３  キャリアの第１の接触要素
３５  キャリアの第２の接触要素
１００  オプトエレクトロニクス部品
１４０  成長基板
【図１Ａ】
2018516460.tif 000003
【図１Ｂ】
2018516460.tif 000004
【図１Ｃ】
2018516460.tif 000005
【図１Ｄ】
2018516460.tif 000006
【図１Ｅ】
2018516460.tif 000007
【図２Ａ】
2018516460.tif 000008
【図２Ｂ】
2018516460.tif 000009
【図３Ａ】
2018516460.tif 000010
【図３Ｂ】
2018516460.tif 000011
【図４Ａ】
2018516460.tif 000012
【図４Ｂ】
2018516460.tif 000013
【図４Ｃ】
2018516460.tif 000014
【図４Ｄ】
2018516460.tif 000015
【図４Ｅ】
2018516460.tif 000016
【図５Ａ】
2018516460.tif 000017
【図５Ｂ】
2018516460.tif 000018
【手続補正書】
【提出日】平成29年12月11日(2017.12.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
オプトエレクトロニクス部品（１００）であって、
−  半導体チップ（１）であって、横方向に互いに隣に配置されており個別に独立して活性化することのできる多数のピクセル（１０）、に細分されている、前記半導体チップ（１）と、
−  上面（２０）および下面（２１）を有する金属連結要素（２）と、
を備えており、
−  前記半導体チップ（１）が、支持領域において、連結要素（２）の前記上面（２０）に直接接触しており、かつ前記連結要素（２）に機械的に安定して結合されており、
−  前記支持領域の表面積が、前記上面（２０）に面する前記半導体チップ（１）の実装面（１８）の表面積の少なくとも７／１２であり、
−  前記連結要素（２）が、両端値を含む０．５μｍと５０μｍの間の範囲の厚さを有し、
−  前記連結要素（２）が、連続的な金属連結層（２２）を含み、前記金属連結層（２２）が、前記横方向に互いに隣に配置されている多数の第１の金属貫通接続部（２３）によって完全に貫かれており、
−  連結層（２２）の上下の表面が、前記横方向に垂直な方向において前記上面（２０）および前記下面（２１）と同一平面内にあり、
−  第１の貫通接続部（２３）が、絶縁領域（２４）によって前記連結層（２２）から電気的に絶縁されており、かつ隔てられており、
−  第１の貫通接続部（２３）それぞれが、１つのピクセル（１０）に明確に割り当てられており、そのピクセル（１０）に導電接続されており、そのピクセル（１０）への第１の電気接触部を形成しており、
−  前記半導体チップ（１）が、前記連結要素（２）の前記下面（２１）に直接位置しているキャリア（３）に、前記連結要素（２）によって、導電的かつ機械的に安定して結合されている、
オプトエレクトロニクス部品（１００）。
【請求項２】
−  前記キャリア（３）がアクティブマトリクス要素（３）であり、
−  前記アクティブマトリクス要素（３）が多数のスイッチ（３０）を含み、
−  各スイッチ（３０）が、第１の貫通接続部（２３）を介して１つのピクセルに明確に割り当てられており、かつ、そのピクセル（１０）に導電接続されており、
−  動作時に、前記ピクセル（１０）が、前記スイッチ（３０）によって個別に独立して活性化されることができる、
請求項１に記載のオプトエレクトロニクス部品（１００）。
【請求項３】
−  前記第１の貫通接続部（２３）が、前記半導体チップ（１）の第１の接触要素（１３）、および／または、前記アクティブマトリクス要素（３）の第１の接触要素（３３）に、電気的かつ機械的に直接接触しており、
−  前記第１の貫通接続部（２３）が、前記横方向に垂直な前記方向において前記第１の接触要素（１３，３３）と一体に形成されていない、
請求項２に記載のオプトエレクトロニクス部品（１００）。
【請求項４】
前記半導体チップ（１）が、ピクセル化された、および／または、セグメント化された半導体チップである、請求項１から請求項３のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項５】
−  前記第１の貫通接続部（２３）および／または前記連結層（２２）が、前記横方向に垂直な前記方向において一体に形成されておらず、
−  前記連結層（２２）および／または前記第１の貫通接続部（２３）それぞれが、前記横方向に垂直な前記方向において、複数の異なる重ねられた個別の金属層からなる多層構造を備えている、またはそのような多層構造からなる、
請求項１から請求項４のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項６】
前記第１の貫通接続部（２３）および／または前記連結層（２２）が、次の合金および／または次の層構造、すなわち、ＡｕｘＳｎｙ、Ｃｒ／ＮｉｘＳｎｙＴｉｚＡｕｗ、Ｔｉ／ＰｔｙＳｎｚＩｎｘ、Ｔｉ／ＰｔｘＳｎｙＴｉｚＡｕｗ、のうちの１つまたは複数を備えている、または、このような合金および／または層構造のうちの１つまたは複数からなる、請求項１から請求項５のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項７】
−  前記第１の貫通接続部（２３）および／または前記連結層（２２）が、垂直方向に上下に重ねて配置されている少なくとも２つの個々の層を備えており、前記少なくとも２つの個々の層の間に界面が形成されており、
−  前記少なくとも２つの個々の層が、ウェハ接合によって前記界面において互いに結合されており、
−  前記個々の層が、Ｃｕおよび／またはＡｕおよび／またはＮｉおよび／またはＡｇを含む、またはこのような材料からなる、
請求項１から請求項３のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項８】
−  前記第１の貫通接続部（２３）および／または前記連結層（２２）が、少なくとも１０体積パーセントの空孔率を有する多孔質である、
請求項１から請求項７のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項９】
−  前記絶縁領域（２４）が、気体で満たされた空洞であり、
−  前記連結要素（２）が、少なくとも６０体積パーセントの金属からなる、
請求項１から請求項８のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項１０】
−  前記連結層（２２）が、前記半導体チップ（１）に導電接続されており、かつ、すべてのピクセル（１０）への第１の接触部に対する共通の相手方接触部を形成しており、
−  動作時、前記第１の接触部を介して、および前記相手方接触部を介して、電子および正孔が前記半導体チップ（１）に注入される、
請求項１から請求項９のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項１１】
−  前記連結層（２２）が、前記半導体チップ（１）から電気的に絶縁されており、かつ前記半導体チップ（１）への電気接触部を形成しておらず、
−  第２の金属貫通接続部（２５）が、前記連結層（２２）を貫いて形成されており、かつ前記第１の接触部に対する相手方接触部を形成している、
請求項１から請求項９のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項１２】
−  第２の貫通接続部（２５）が、各ピクセル（１０）に明確に割り当てられており、かつ、そのピクセル（１０）に導電接続されており、前記第２の貫通接続部（２５）それぞれが、前記ピクセル（１０）の前記第１の接触部に対する個別の相手方接触部を形成しており、
−  ピクセル（１０）に関連付けられる前記第１の貫通接続部（２３）および前記第２の貫通接続部（２５）が、前記連結層（２２）を貫いている共通の孔に配置されており、かつ前記連結層（２２）によって互いに隔てられていない、
請求項１１に記載のオプトエレクトロニクス部品（１００）。
【請求項１３】
−  前記第１の貫通接続部（２３）が、両端値を含む２μｍと８０μｍの間の範囲の横方向の長さを有し、
−  前記連結層（２２）と前記第１の貫通接続部（２３）との間の距離が、両端値を含む０．５μｍと５０μｍの間であり、
−  前記第１の貫通接続部（２３）が、前記上面（２０）の平面視において、楕円形または円形の断面領域を有する、
請求項１から請求項１２のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項１４】
−  前記半導体チップ（１）が、動作時に放射を生成する、または放射を吸収する目的で設けられている活性層（１２）を有する半導体積層体（１１）、を備えており、
−  前記半導体チップ（１）に、前記半導体積層体（１１）の成長基板（１４０）が存在せず、
−  前記半導体チップ（１）が、機械的に自立してなく、
−  前記半導体チップ（１）に電気的に接触するための接触要素（１３，１５）が、前記上面（２０）に面する前記半導体チップ（１）の実装面（１８）に配置されている、
請求項１から請求項１３のいずれかに記載のオプトエレクトロニクス部品（１００）。
【請求項１５】
前記活性層（１２）が、前記半導体チップ（１）の横方向範囲全体に沿って連続的に延在している、
請求項１４に記載のオプトエレクトロニクス部品（１００）。
【請求項１６】
前記半導体積層体（１１）が、前記半導体チップ（１）の横方向範囲全体に沿って連続的に延在している少なくともｎ型導電性半導体層またはｐ型導電性半導体層を含む、請求項１４に記載のオプトエレクトロニクス部品（１００）。
【請求項１７】
オプトエレクトロニクス部品（１００）を製造する方法であって、
Ａ）  横方向に互いに隣に配置されており個別に独立して活性化することのできる多数のピクセル（１０）、に細分される半導体チップ（１）を設ける、ステップと、
Ｂ）  キャリア（３）を設けるステップと、
Ｃ）  パターニングされた金属層を、前記半導体チップ（１）および／または前記キャリア（３）の上に直接適用するステップであって、
−  前記パターニングされた金属層が連結層（２２）を含み、前記連結層（２２）が、前記横方向に互いに隣に配置されている多数の第１の金属貫通接続部（２３）によって完全に貫かれており、
−  第１の貫通接続部（２３）が、絶縁領域（２４）によって前記連結層（２２）から電気的に絶縁されており、かつ隔てられている、
ステップと、
Ｄ）  前記キャリア（３）と前記半導体チップ（１）との間に金属連結要素（２）が形成されるように、前記半導体チップ（１）と前記キャリア（３）を、１つまたは両方のパターニングされた金属層を介して、機械的かつ電気的に結合するステップと、
を含み、
前記金属連結要素（２）は、上面（２０）および下面（２１）を有し、
前記半導体チップ（１）が、支持領域において、連結要素（２）の前記上面（２０）に直接接触しており、かつ前記連結要素（２）に機械的に安定して結合されており、
前記支持領域の表面積が、前記上面（２０）に面する前記半導体チップ（１）の実装面（１８）の表面積の少なくとも７／１２であり、
前記連結要素（２）が、両端値を含む０．５μｍと５０μｍの間の範囲の厚さを有し、
ステップＤ）の後に、
−  前記第１の貫通接続部（２３）それぞれが、１つのピクセル（１０）に明確に割り当てられており、そのピクセル（１０）に導電接続されており、そのピクセル（１０）への第１の電気接触部を形成している、
方法。
【請求項１８】
−  ステップＣ）において、前記パターニングされた金属層がはんだ材料の形で設けられ、前記はんだ材料によって、前記キャリア（３）が前記半導体チップ（１）にはんだ付けされ、
−  前記はんだ材料が、複数の異なる重ねられた個別の金属層からなる多層構造を備えている、または、そのような多層構造からなり、
−  ステップＤ）の前に、前記多層構造が、次の層構造、すなわち、
Ａｕ／ＡｕＳｎ、Ｃｒ／Ｎｉ／Ｓｎ／Ｔｉ／Ａｕ、Ｔｉ／Ｐｔ／Ｓｎ／Ｉｎ、Ｔｉ／Ｐｔ／Ｓｎ／Ｔｉ／Ａｕ、
のうちの１つまたは複数を備えており、
−  ステップＤ）が、２つの個別のステップＤ１）およびステップＤ２）を含み、ステップＤ１）およびステップＤ２）が、指定の順序で連続的に実行され、
−  ステップＤ１）において、前記半導体チップ（１）が、摩擦溶接工程または熱圧縮行程によって前記キャリア（３）の上に一時的に取り付けられ、
−  ステップＤ２）において、前記半導体チップ（１）が、はんだ付け工程によって前記キャリア（３）の上に永久的に取り付けられる、
請求項１７に記載の方法。
【請求項１９】
ステップＤ１）が、前記はんだ材料の溶融温度または固相線温度より低い温度において実行される、
請求項１８に記載の方法。
【請求項２０】
−  ステップＣ）において、前記キャリア（３）および前記半導体チップ（１）の両方それぞれの上に１つのパターニングされた金属層が適用され、
−  ステップＤ）の前に、前記パターニングされた金属層が化学機械的に平坦化され、
−  ステップＤ）において、前記パターニングされた金属層の前記平坦化された表面が、互いに重なるように直接配置され、ウェハ接合工程によって互いに結合される、
請求項１７に記載の方法。
【国際調査報告】
2018516460.tif 000019
2018516460.tif 000020
2018516460.tif 000021
2018516460.tif 000022
2018516460.tif 000023
2018516460.tif 000024