(57)【要約】  低電力長距離トランシーバが提示される。トランシーバは、ＲＦ信号を受信するように構成されたアンテナと、アンテナからＲＦ信号を受信し、ＲＦ信号を増幅する、ＲＦ信号の周波数を変移させる、及びＲＦ信号をフィルタ処理するうちの少なくとも１つによりＲＦ信号を予備調整するように構成されたアナログフロントエンド回路と、フロントエンド回路からの予備調整された信号及び所定の時間間隔の終了を意味するアサーショントリガ信号を受信するように構成された復調器であって、復調器が、アサーショントリガ信号に応答してＲＦ信号中の所与のデータビットのデータ値を出力する、復調器と、を含む。コントローラは、アサーショントリガ信号を受信するようにも構成され、アサーショントリガ信号に応答してトランシーバの少なくとも１つのコンポーネントを無効化し、それにより消費電力を低減する。
2018516011.tif 000002
【特許請求の範囲】
【請求項１】
低電力長距離トランシーバであって、
ＲＦ信号を受信するように構成されたアンテナと、
前記ＲＦ信号を前記アンテナから受信し、前記ＲＦ信号を増幅する、前記ＲＦ信号の周波数を変移させる、及び前記ＲＦ信号をフィルタ処理するうちの少なくとも１つにより前記ＲＦ信号を予備調整するように構成されたアナログフロントエンド回路と、
前記アナログフロントエンド回路からの前記予備調整された信号及び所定の時間間隔の終了を意味するアサーショントリガ信号を受信するように構成された復調器であって、前記復調器が、前記アサーショントリガ信号に応答して前記ＲＦ信号中の所与のデータビットのデータ値を出力し、前記所定の時間間隔が、前記ＲＦ信号中のシンボル時間の持続時間より短い、復調器と、
前記アサーショントリガ信号を受信するように構成され、前記アサーショントリガ信号に応答して前記トランシーバの少なくとも１つのコンポーネントを無効化し、それにより消費電力を低減するコントローラと、を備えている、低電力長距離トランシーバ。
【請求項２】
前記コントローラが、デアサーショントリガ信号に応答して前記少なくとも１つのコンポーネントを有効化し、前記デアサーショントリガ信号が、前記アサーション信号の後かつ前記所与のデータビットの終了前に発生する、請求項１に記載の長距離トランシーバ。
【請求項３】
アナログフロントエンド回路が、前記ＲＦ信号を前記アンテナから受信するように構成され、前記ＲＦ信号を増幅するように動作する低雑音増幅器と、前記増幅されたＲＦ信号を前記低雑音増幅器から受信するように構成され、前記増幅されたＲＦ信号を異なる周波数を有する中間信号に変移させるように動作するミキサー回路と、を含む、請求項１に記載の長距離トランシーバ。
【請求項４】
前記ミキサー回路と動作可能に連結された位相ロックループ回路をさらに備えている、請求項３に記載の長距離トランシーバ。
【請求項５】
前記位相ロックループ回路が、位相周波数検出器、チャージポンプ回路、電圧制御発振器、及び周波数分周器を含む、請求項４に記載の長距離トランシーバ。
【請求項６】
前記コントローラが、前記位相周波数検出器が無効化される前に前記低雑音増幅器がパワーダウンされ、かつ前記電圧制御発振器のバッファ及び分周器がパワーダウンされる前に前記位相周波数検出器が無効化されるように、前記アサーショントリガ信号に応答して、前記低雑音増幅器をパワーダウンし、前記位相周波数検出器を無効化し、前記バッファ及び前記分周器をパワーダウンする、請求項５に記載の長距離トランシーバ。
【請求項７】
前記コントローラが、前記デアサーショントリガ信号に応答して、前記電圧コントローラ発振器の前記バッファ及び前記分周器に電源投入し、前記位相周波数検出器を有効化し、前記低雑音増幅器に電源投入する、請求項６に記載の長距離トランシーバ。
【請求項８】
前記ミキサー回路と前記復調器との間に介在するｇｍ−Ｃフィルタをさらに備えている、請求項１に記載の長距離トランシーバ。
【請求項９】
前記ｇｍ−Ｃフィルタからフィルタ中間信号を受信し、矩形波を有する中間信号を生成するように構成されたアナログ比較器をさらに備えている、請求項８に記載の長距離トランシーバ。
【請求項１０】
前記復調器が、前記所定の時間間隔の間、前記中間信号中の高い値と低い値との間の遷移をカウントするように動作し、前記所与のデータビットの前記データ値を前記所与のデータビットに関してカウントされた前記遷移数に従って出力する、請求項１に記載の長距離トランシーバ。
【請求項１１】
前記低雑音増幅器が、閾値下の領域においてのみ動作するトランジスタを有する回路上に構成されている、請求項１に記載の長距離トランシーバ。
【請求項１２】
低電力長距離トランシーバであって、
ＲＦ信号を受信するように構成されたアンテナと、
前記ＲＦ信号を前記アンテナから受信し、前記ＲＦ信号を増幅する、前記ＲＦ信号の周波数を変移させる、及び前記ＲＦ信号をフィルタ処理するうちの少なくとも１つにより前記ＲＦ信号を予備調整するように構成されたアナログフロントエンド回路と、
前記アナログフロントエンド回路からの前記予備調整された信号及び所定の時間間隔の終了を意味するアサーショントリガ信号を受信するように構成された復調器であって、前記復調器が、前記所定の時間間隔の間、前記中間信号中の高い値と低い値との間の遷移をカウントするように動作し、前記アサーショントリガ信号に応答して所与のデータビットのデータ値を前記所与のデータビットに関してカウントされた前記遷移数に従って出力し、前記所定の時間間隔が、前記ＲＦ信号中のシンボル時間の持続時間より短い、復調器と、を備えている、低電力長距離トランシーバ。
【請求項１３】
前記アサーショントリガ信号を受信するように構成され、前記アサーショントリガ信号に応答して前記トランシーバの少なくとも１つのコンポーネントを無効化し、それにより消費電力を低減するコントローラをさらに備えている、請求項１２に記載の長距離トランシーバ。
【請求項１４】
前記コントローラが、デアサーショントリガ信号に応答して前記少なくとも１つのコンポーネントを有効化し、前記デアサーショントリガ信号が、前記アサーション信号の後かつ前記所与のデータビットの終了前に発生する、請求項１３に記載の長距離トランシーバ。
【請求項１５】
前記アナログフロントエンド回路が、前記ＲＦ信号を前記アンテナから受信するように構成され、前記ＲＦ信号を増幅するように動作する低雑音増幅器と、前記増幅されたＲＦ信号を受信するように構成され、前記増幅されたＲＦ信号を異なる周波数を有する中間信号に変移させるように動作するミキサー回路と、を含む、請求項１２に記載の長距離トランシーバ。
【請求項１６】
前記ミキサー回路に動作可能に連結された位相ロックループ回路をさらに備えている、請求項１５に記載の長距離トランシーバ。
【請求項１７】
前記位相ロックループ回路が、位相周波数検出器、チャージポンプ回路、及び電圧制御発振器を含む、請求項１６に記載の長距離トランシーバ。
【請求項１８】
前記コントローラが、前記位相周波数検出器が無効化される前に前記低雑音増幅器がパワーダウンされ、かつ前記電圧制御発振器のバッファ及び分周器がパワーダウンされる前に前記位相周波数検出器が無効化されるように、前記アサーショントリガ信号に応答して、前記低雑音増幅器をパワーダウンし、前記位相周波数検出器を無効化し、前記バッファ及び前記分周器をパワーダウンする、請求項１７に記載の長距離トランシーバ。
【請求項１９】
無線トランシーバを動作させるための方法であって、
前記トランシーバにより、ＲＦ信号を受信することと、
前記トランシーバのコントローラにより、前記ＲＦ信号の忠実度を測定することと、
前記コントローラにより、前記忠実度の大きさを最低品質閾値と比較することと、
前記コントローラにより、アサーショントリガ信号のタイミングを前記忠実度の大きさと最低品質閾値との前記比較に基づいて調節することであって、前記アサーショントリガ信号が、前記忠実度の大きさが前記最低品質閾値を上回る場合、前記ＲＦ信号中のシンボルの処理持続時間の前に発行される、調節することと、
前記コントローラにより、前記アサーショントリガ信号に応答して前記トランシーバの少なくとも１つのコンポーネントを無効化することと、を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、低電力長距離トランシーバの設計局面に関する。
【背景技術】
【０００２】
モノのインターネット（ＩｏＴ）用途のためのＲＦ回路の設計は、短距離通信に焦点を当ててきた。しかしながら、センサノードが近距離無線の品質を依然として維持しながらより長い距離を有することから恩恵が得られるであろう用途がいくつか存在する。そのようなセンサノードは、ボディエリアネットワークが課すようなサイズの制約を有さないであろう。したがって、より大きな電力予算を可能にするより意欲的なエネルギーハーベスティングが使用され得る。Ａｎａｌｏｇ  Ｄｅｖｉｃｅｓ、Ｔｅｘａｓ  Ｉｎｓｔｒｕｍｅｎｔｓ、及びＳｅｍｔｅｃｈを含む多数の営利会社が、ＩｏＴ用の長距離通信チップを作製している。
【０００３】
長距離無線は、多数の異なるシナリオにおいて有用であろう。単純な一例は、高いデータ速度を必要とせず、時々通信する必要がある場合がある遠隔環境センシング用途であろう。例えば、Ａｎａｌｏｇ  Ｄｅｖｉｃｅｓは、ＣＮ０１６４低電力長距離ＩＳＭ無線測定ノードを披露した。このシステムは、１分間に１度ウェイクアップし、温度を測定し、その情報を送信し、次いでスリープ状態に戻る低電力温度測定ノードからなる。
【０００４】
しかしながら、ハーベストされたエネルギー源によって上記の無線のいずれかを動作させることは困難であろう。一例としてＴｅｘａｓ  ＩｎｓｔｒｕｍｅｎｔｓのＣＣ１１０１を使用すると、センサノードの平均電力が５０μＷであることが要求されると仮定しよう。ＣＣ１１０１は、１ｋｂｐｓで通信するように構成することができ、受信モードで４８ｍＷ、送信モードで４８ｍＷを消費する。平均電力を５０μＷにするようなデューティサイクリングは、わずか１．０４ｂｐｓの平均データ速度をもたらすであろうが、これは、始動時間を考慮に入れていないため楽観的である。センサノードが１００ビットのパケットを１ｋｂｐｓで送信しなければならない場合、供給電圧が１Ｖを超えて降下することを防止するために１．６ｍＦの蓄積容量が必要とされる。
【０００５】
本開示は、ハーベストされたエネルギーで有効に動く長距離トランシーバ（ＬＲＴＲｘ）設計を提示する。５０μＷの平均消費電力が達成可能であり、瞬時電力は、受信の場合は１ｍＷ未満、送信の場合は数ｍＷに保たれるであろう。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本セクションは、本開示に関する背景情報を提供するが、この背景情報は、必ずしも先行技術ではない。
【課題を解決するための手段】
【０００７】
本セクションは、本開示の全般的な概要を提供するものであり、本開示の完全な範囲またはその全ての特徴の網羅的な開示ではない。
【０００８】
低電力長距離トランシーバが提示される。トランシーバは、ＲＦ信号を受信するように構成されたアンテナと、アンテナからＲＦ信号を受信し、ＲＦ信号を増幅する、ＲＦ信号の周波数を変移させる、及びＲＦ信号をフィルタ処理するうちの少なくとも１つによりＲＦ信号を予備調整するように構成されたアナログフロントエンド回路と、フロントエンド回路からの予備調整された信号及び所定の時間間隔の終了を意味するアサーショントリガ信号を受信するように構成された復調器であって、復調器が、アサーショントリガ信号に応答してＲＦ信号中の所与のデータビットのデータ値を出力する、復調器と、を含む。
【０００９】
コントローラは、アサーショントリガ信号を受信するようにも構成され、アサーショントリガ信号に応答してトランシーバの少なくとも１つのコンポーネントを無効化し、それにより消費電力を低減する。コントローラは、デアサーショントリガ信号に応答して少なくとも１つのコンポーネントを有効化するようにさらに構成され、デアサーショントリガ信号は、アサーション信号の後かつ所与のデータビットの終了前に発生する。
【００１０】
アナログフロントエンド回路は、低雑音増幅器及びミキサー回路を含む。低雑音増幅器は、ＲＦ信号をアンテナから受信し、ＲＦ信号を増幅するように構成されている。ミキサー回路は、増幅されたＲＦ信号を低雑音増幅器から受信するように構成され、増幅されたＲＦ信号を異なる周波数を有する中間信号に変移させるように動作する。位相ロックループ回路は、動作可能にミキサー回路に連結されている。位相ロックループ回路は、位相周波数検出器、チャージポンプ回路、電圧制御発振器、及び周波数分周器を含む。コントローラは、位相周波数検出器が無効化される前に低雑音増幅器がパワーダウンされ、かつ電圧制御発振器のバッファ及び分周器がパワーダウンされる前に位相周波数検出器が無効化されるように、アサーショントリガ信号に応答して、低雑音増幅器をパワーダウンし、位相周波数検出器を無効化し、バッファ及び分周器をパワーダウンする。
【００１１】
本開示の別の態様では、復調器は、所定の時間間隔の間、中間信号中の高い値と低い値との間の遷移をカウントするように動作し、所与のデータビットのデータ値を所与のデータビットに関してカウントされた遷移数に従って出力する。
【００１２】
さらなる応用分野は、本明細書で提供する説明から明らかになるであろう。本概要中の説明及び具体的な例は、例示目的のみを意図しており、本開示の範囲を限定することを意図していない。
【００１３】
本明細書で説明する図面は、全ての可能な態様ではなく、選択した実施形態の例示目的のみのためのものであり、本開示の範囲を限定することを意図していない。
【図面の簡単な説明】
【００１４】
【図１Ａ】キロメートル範囲の通信に関して、データ速度及び帯域幅のそれぞれの回路電力に対する影響を例示するグラフである。
【図１Ｂ】キロメートル範囲の通信に関して、データ速度及び帯域幅のそれぞれの回路電力に対する影響を例示するグラフである。
【図２】異なる変調スキームに関して、データ速度対感度をプロットしたグラフである。
【図３】異なる変調スキームに関して、データ速度対感度及び電力をプロットしたグラフである。
【図４】低電力長距離トランシーバの例示的な実施形態のブロック図である。
【図５】例示的な送信器の回路図である。
【図６】ＲＦフロントエンドの一例の回路図である。
【図７】例示的なフィルタ及び復調器の図である。
【図８】例示的な位相ロックループ回路の回路図である。
【図９】トランシーバのビットレベルのデューティサイクリングを例示する図である。
【図１０】本開示のある態様によるトランシーバを動作させる方法を描いた流れ図である。
【図１１】２つの隣接するチャネルのスペクトル出力を描いたグラフである。
【図１２】トランシーバの感度に関してビット誤り率を描いたグラフである。
【図１３】どのようにデータ速度がトランシーバの範囲に基づいて妥協され得るかを描いたグラフである。
【図１４】全チャネルにわたって隣接チャネル抑圧を描いたグラフである。
【図１５】トランシーバのデューティサイクリングに応じた感度と電力のトレードオフを描いたグラフである。
【発明を実施するための形態】
【００１５】
対応する参照数字は、そのいくつかの図面を通じて対応する部分を表す。
【００１６】
これより、添付図面を参照しながら例示的な実施形態をより十全に説明する。
【００１７】
市販品を改善するために、最初の目標は、何が可能かを理解することである。電力低減は、データ速度、帯域幅、及びデューティサイクリングによる。式１に示すシャノンの古典的な通信容量の公理を使用して、キロメートル範囲の通信のための電力要件の一次計算を分析することができる。
【数１】
2018516011.tif 000003
シャノンは、データ速度（Ｒｂ）は帯域幅（ＢＷ）と、受信した信号電力（ＰＲＸ）と、雑音のスペクトル密度（Ｎ０）との間のトレードオフであると述べている。下の式２は、送信されたエネルギーに関して書かれた同じ式を示す。
【数２】
2018516011.tif 000004
式中、Ｅｂは、送信ビット当たりのエネルギーである。
【００１８】
我々の用途にとっての最適なデータ速度及び帯域幅を見出すために、以下の事項、すなわち通信距離は１キロメートルであり、動作周波数は４３３ＭＨｚのＩＳＭバンドであり、回路電力とアンテナで放射される電力との間の効率は１０％であり、受信器の雑音指数（ＮＦ）は１５ｄＢである、を仮定したリンク予算を計算する。シャノンの公理をハードウェアの観点から眺めると、図３に示し、図４でより詳細に示すように、送信器のビット当たりのエネルギー対雑音比（ＥｂＮ０）から空気中の伝搬損失及び受信器のＥｂＮ０を減算した値は、０超でなければならないと言える。
【数３】
2018516011.tif 000005
【００１９】
図１Ａ及び１Ｂを参照すると、データ速度（Ｒｂ）は、帯域幅（ＢＷ）よりもはるかに顕著な回路電力に対する影響を有する。４３３ＭＨｚのＩＳＭバンド内の複数チャネルのために帯域幅を十分に低く保ちながら回路電力をサブｍＷの範囲内に保つためには、電力及び用途性能のための最適な仕様は１ｋｂｐｓのデータ速度及び２００ｋＨｚの帯域幅であることが見出された。これは、４３３ＭＨｚのＩＳＭチャネル帯域幅の１／８であり、複数チャネルの機会を提供する。デューティサイクリングは、回路がハーベストされたエネルギーによって動作することができるように利用されるが、デューティサイクリングが適用される割合により実効データ速度を低下させることになる。
【００２０】
通信範囲を増大させるための取り組みとしてデータ速度を削減することは、送信された信号を検出する受信器の能力を直接改善するビット当たりの信号エネルギーを増大させるため、直観的なトレードオフである。より大きな信号エネルギーは、信号のビット当たりのエネルギー対雑音比（ＥｂＮ０）を改善し、これは、図２に見られるように受信器の改善された感度メトリックをもたらす。
【００２１】
−７０ｄＢｍから左側の感度レベルでは、１０ｄＢｍの感度変化が約１０倍のデータ速度変化をもたらすことを示す相関関係が存在し、このことは、より高速なデータ速度では受信器で検出され得るビット当たりのエネルギーがより小さいため、道理にかなっている。ビット当たりのエネルギーが十分に高く、他の要因がデータ速度性能を左右する経験的な限界が存在し、この場合は−７０ｄＢｍである。これは、低電力無線が一般的にサブ１Ｍｂ／ｓのデータ速度にとって良好であることを示す。列挙した変調の種類を眺めると、ＦＳＫが優れた感度に関して最も一貫性があり、データ速度とのトレードオフが良好であることも示している。
【００２２】
図３は、図２と同じデータを示すが、データ点の濃淡を介して電力が含まれている。１０ｄＢの感度に対して１０倍の電力の相関関係が存在する−７０ｄＢｍから左側の感度を眺めると、フィットライン沿いのデータ点の大部分はＦＳＫ変調無線及びＯＯＫ変調無線であるが、ＦＳＫ変調無線は一般的にはるかに少ない電力を消費する。
【００２３】
図４は、低電力長距離トランシーバ２０のための例示的なシステムアーキテクチャを描く。トランシーバ２０の受信部分は、ＲＦ信号をアンテナ１７から受信し、例えばＲＦ信号を増幅する、ＲＦ信号の周波数を変移させる、及び／またはＲＦ信号をフィルタ処理するうちの１つまたは複数によりＲＦ信号を予備調整するように構成されたアナログフロントエンド回路から構成されている。例示的な実施形態では、アナログフロントエンド回路は、シングルエンド共通ソースカスコード低雑音増幅器（ＬＮＡ）２１及びパッシブミキサー２２を含む。ミキサーからの出力は、中間周波数（ＩＦ）段２４（すなわち、トランスインピーダンス増幅器）に入り、直線性を改善する。例示的な実施形態では、ＩＦ段２４は、利得及びチャネル選択を提供する６次ｇｍ−Ｃフィルタを含み、別の利得段２５が後に続く。次いで、信号は、比較器２６により矩形波化され、ＩＦ周波数をカウンタとして使用し、特定のビットスライス内のカウント数に基づいてビット値を決定する小型ベースバンドプロセッサ（復調器）２７内へ送られる。ビットスライシング及び同期は、さらに後述するように、チップ外のコントローラ（例えば、ＦＰＧＡ）を通じて制御される。十分なＳＮＲマージン及び十分に低いデータ速度を有するシナリオでは、ビットレベルのデューティサイクリングが、送信電力及び受信電力を低減するために可能であり、チップ外のコントローラからも制御される。トランシーバの受信部分に関する他の配置も、本開示のより広範な態様に属する。
【００２４】
送信器部分では、例示的な実施形態は、電力増幅器３１及びバッファ３２を含んでもよい。Ｅ級電力増幅器３１は、０．５Ｖの供給によって動くが、１．２Ｖで動くバッファ３２を使用してクロックされる。バッファ３２に対する供給がより大きいことは、それらの駆動強度を増大させ、バッファ３２が大電力増幅器をより効率的にクロックすることを可能にし、送信器の全体的な効率性を改善する。トランシーバの送信器部分に関する他の配置も、本開示のより広範な態様に属する。
【００２５】
例示的な実施形態では、チップ外の２６ＭＨｚの水晶３３及びオンチップの発振器３４が基準クロックとして使用されている。トランシーバは節電目的のために高速クロックを使用しないので、２６ＭＨｚの信号を直ちに２９により除算して、ＬＯ信号を提供する位相ロックループ回路（ＰＬＬ）３５のための５０．７８ｋＨｚの基準周波数を確立する。例示的な実施形態では、基準周波数分周器は、９個の縦列Ｄ−ＦＦから構成され、最後のＤ−ＦＦの出力が、２６ＭＨｚの水晶によりクロックされる最終Ｄ−ＦＦ段を有効化し、前の９個の段から累積したジッタを除去する。
【００２６】
２６ＭＨｚの基準クロックを除算して小さくすることは、ＰＬＬの整定時間及び電力をトレードオフする設計決定である。この決定は、ビットレベルのデューティサイクリングのための可能なデータ速度に上限を課すことになる。必要とされるデータ速度が上限より高い場合、パケットレベルのデューティサイクリングのみが可能になる。基準クロックは本開示の範囲内の他の周波数で動作し得ることが容易に理解される。
【００２７】
送信は、ｍＡの電流を消費し、受信は、数百μＡを消費する。これは、ハーベストされたエネルギーの回路としては相対的に高電力である。チップ外のキャパシタバンクにエネルギーを蓄積すると、電力管理が供給における１Ｖの降下のみを許容することができる場合、送信ビット毎に約１〜２μＦが必要とされる。
【００２８】
例示的な実施形態では、トランシーバ２０の仕様は、ＴＩのＣＣ１１０１と動作可能にするように選択した。Ｔｅｘａｓ  ＩｎｓｔｒｕｍｅｎｔｓのＣＣ１１０１は、特に長距離及び低電力用途のために設計された主としてＩＳＭバンド向けのサブＧＨｚトランシーバであり、提案するトランシーバ２０の設計目標によく似た市販チップである。トランシーバは、以下のように、表１中の以下の構成設定の下でＣＣ１１０１と互換性があるように設計した。
【表１】
2018516011.tif 000006
【００２９】
４３３ＭＨｚのバンドは、１．７４ＭＨｚの総チャネル帯域幅を有し、それゆえトランシーバは、合計８個のチャネルを有することになる。これらの値は、上記で計算した理論値に近い。これらの値は、ＣＣ１１０１のデータシートから計算した。低電力なＣＣ１１０１は、データシートに記載されているように、レジスタ設定が低減された電流と受信器の感度限界の入力信号とに設定された状態で、受信モードにおいて４３３ＭＨｚ、１．２ｋボーで１６．０ｍＡを消費する。送信器は、０ｄＢｍを出力するとき、４３３ＭＨｚで１６．０ｍＡを消費する。ＶＤＤは、３．０Ｖであり、送信及び受信の総電力をそれぞれ４８ｍＷにする。トランシーバ２０のリンクバジェットを下の表２に示す。
【００３０】
キロメートル範囲の通信を達成するために必要とされる受信器感度及び雑音指数を算出する表２。
【表２】
2018516011.tif 000007
【００３１】
リンクバジェットと前の容量計算との相違は、送信と受信との間の電力が、ハードウェア制約を踏まえて妥当でなければならないことである。電力増幅器の出力電力を低減することは、受信器に課せられる増大する感度負担が妥当であり、総受信器電力を劇的に変えない限りにおいてのみ、うまくいく。また受信器はその時間の多くをアクティブ状態においてパケットを待ち受けながら過ごすため、低受信器電力は、システム設計全体にとってクリティカルである。送信電力を０ｄＢｍに設定すると、キロメートル範囲の通信のために必要とされる受信器の感度は、−８５ｄＢｍに設定される。送信器の電力は１ｍＷ超と高くなることになるものの、受信器の電力は、μＷ範囲内になることになる。潜在的な＋１０ｄＢｍの送信出力電力及び−１１２ｄＢｍの受信感度を有するＣＣ１１０１により通信することは、受信器感度において１０ｄＢの設計マージン及び送信器に関して約２５ｄＢの設計マージンがある状態で、キロメートル範囲の通信を可能にするであろう。
【００３２】
図５は、送信器５０のある例示的な実施形態をさらに描く。送信器５０は、スタンダードセルで作製された４段クロックバッファ５２が前置された、０．５Ｖで動作するＥ級電力増幅器５１を含む。２−ＦＳＫ変調は、ＬＯ信号を提供するＰＬＬから達成される。Ｅ級ＮＭＯＳスイッチは、オープンドレイン接続され、ＲＦチョーク及び整合ネットワークの受動部品５３は、この場合も４３３ＭＨｚのＲＦ周波数の結果としての受動部品のサイズのため、チップ外である。
【００３３】
図６は、ＲＦフロントエンド６０のある例示的な実施形態をさらに描く。ＲＦフロントエンド６０は、図４に見られるようにＳＡＷフィルタ１８及びチップ外のＲＦスイッチ１９が後置された、４３３ＭＨｚのアンテナ１７を含む。ＲＦスイッチ１９は、電力増幅器（ＰＡ）３１及びＬＮＡ２１の両方のための独立したチップ外の整合ネットワークの使用を可能にする。オンチップであるＬＮＡ２１は、可変電流源を有するＡＣ連結されたシングルエンドのカスコード増幅器６１であってもよい。相対的に低いＲＦ周波数のため、チップ外のインダクタ６２負荷が、使用され、オンチップの切替可能なキャパシタバンクと共振する。
【００３４】
ミキサー６４は、ＰＬＬ３５から出力されるディファレンシャル矩形波により制御されるシングルバランス受動切替段からなる。シングルバランスミキシングからの出力は、トランスインピーダンス増幅器（ＴＩＡ）６５に入り、直線性を改善し、利得を提供する。ＲＦフロントエンドに関する他の実装も、本開示により企図されている。
【００３５】
図７を参照しながらＩＦ段をさらに説明する。ミキシング動作に続いて、信号が、６次ｇｍ−Ｃフィルタ７１によりフィルタ処理される。ある例示的な実施形態では、フィルタは、２００ｋＨｚのチャネル帯域幅を有し、２０〜４０ｄＢのプログラマブル利得を提供する。図４に見られるように、ｇｍ−Ｃフィルタに続くのが、別の利得段２５及び雑音許容力のための可変ヒステリシスを有する比較器２６である。
【００３６】
復調器２７は、比較器２６から中間信号を受信するように構成されている。動作中、復調器は、所与のデータビットに関してカウントされた遷移数に従ってそのデータビットの値を決定する。より具体的には、中間信号は、図９に見られるように、ビットスライスパルス９１、９９の間のカウンタをクロックする。データビットの終了を意味するビットスライスパルスに応答して、復調器は、カウントを所定の閾値と比較する。データビットには、カウントが閾値を上回る場合１の値が割り当てられ、カウントが閾値未満（または閾値に等しい）場合０の値が割り当てられる。例えば、ビットレートが１ｋｂｐｓである場合、ビットスライス時間は、１ｍｓである。８６３ＭＨｚのＩＦ周波数及び５０．７８ｋＨｚの２−ＦＳＫ周波数偏移の場合、送信された０は、約８１３のカウントを有し、１は、９１３のカウントを有するであろう。閾値をＩＦ周波数の中心に設定することは、閾値を８６３に配置し、ビット誤りが起きるまで５０カウントのカウントバッファを提供するであろう。このような方法で、復調器は、各データビットの値を出力する。
【００３７】
良好なＳＮＲを有する環境では、ビットレベルのデューティサイクリングを用いて電力を節約することができる。ビットレベルのデューティサイクリングは、図９に示されるように、データビットの持続時間のわずか一部分の間、中間信号を復調する。２０％のデューティ比の場合、中間信号は、所定の時間間隔の間（ビットスライス時間の約１／５）復調される。所定の時間間隔の終了を意味するアサーショントリガ信号に応答して、復調器は、所与のデータビットの値を出力する。データビットの値は、上記の様式で算出され、閾値は、デューティ比に関して比例して調節される。上記の例を続けると、閾値は、２０％のデューティ比の場合、１７３に設定され得る。
【００３８】
ひとたびデータビットの値が復調器により決定及び出力されると、トランシーバの１つまたは複数のコンポーネントが、消費電力を低減するためにパワーダウンされるか、または別の方法により無効化され得る。例示的な実施形態では、低雑音増幅器２１が、９２で最初にパワーダウンされる。次に、アップパルス／ダウンパルスがトリガされないように、ＰＬＬの位相周波数検出器が、９３で無効化される。最後に、電圧制御発振器のバッファ及び分周器が、９４でパワーダウンされる。このシーケンスは、３つの連続するクロックサイクルにわたって完了され得る。ＰＬＬの基準周波数が非常に低く、ＰＬＬの始動時間が緩やかなため、チャージポンプは、ＶＣＯのチューニング状態を維持するためにオン状態にとどまる。このシーケンスは、単なる例示的なものであり、より多くのコンポーネント、もしくはより少ないコンポーネント、または異なるコンポーネントが、パワーダウンされるか、または別の方法により無効化され得ることが容易に理解される。
【００３９】
データビットの終了前に、デアサートトリガ信号が、９５と表示されているように、発行される。デアサートトリガ信号に応答して、受信器のコンポーネントが、例えば逆順で、ウェイクアップされる。つまり、バッファ及び分周器が電源投入され、続いて位相周波数検出器が有効化され、次いでＬＮＡが電源投入される。ＶＣＯは周波数が近いが、同位相ではないため、ロックするために必要な時間がかかることになるが、その時間は、ＰＬＬの初期の始動時間より高速であろう。例示的な実施形態では、パワーダウン及び電源投入のシーケンスは、チップ外のコントローラ（例えば、ＦＰＧＡ）により制御される。なお、復調器は、このシーケンスの間、及び９９で次のビットスライスがアサートされるまで、非アクティブ状態にとどまる。このプロセスは、着信ＲＦ信号の各データビットに関して繰り返される。
【００４０】
アサーショントリガ信号のタイミングは、図１０に関してさらに説明するように、コントローラにより制御される。着信ＲＦ信号の忠実度は、定期的に１０２において定期的にコントローラにより判定される。信号の忠実度の例示的な尺度としては、受信信号強度、リンク品質インジケータ、及びビット誤り率が挙げられる。他の種類の尺度も、本開示により企図されている。
【００４１】
次いで、忠実度の大きさが、１０３で最低品質閾値と比較される。忠実度の大きさが最低品質閾値以下である場合、着信データは、従来の様式で復調される。つまり、復調器は、１０９で表示されているように、ビットスライスの終了時に現在のデータビットのデータ値を出力する。
【００４２】
忠実度の大きさが最低品質閾値を上回る場合、上記のように、ビットレベルのデューティサイクリングを用いて電力を節約することができる。具体的には、アサーショントリガ信号が、現在のビットスライスの始まりの後所定の時間間隔にて１０４でコントローラにより発行される。所定の時間間隔の持続時間は、ＲＦ信号中のシンボル時間の方向より短いことが好ましい。ある例示的な実施形態では、所定の時間間隔は、忠実度の大きさと最低品質閾値との間の差分の関数として設定される。例えば、差分が大きいほど（すなわち、信号品質が高いほど）、所定の時間間隔は短い。逆に、差分が小さいほど（信号品質が低いほど）、所定の時間間隔は長い。一実施形態では、アサーショントリガ信号は、パルス幅変調信号であり、パルスは、忠実度の大きさと最低品質閾値との間の差分に従って変調される。所定の時間間隔の値を設定するための関数は線形であっても、または非線形であってもよく、かつ無線トランシーバの他の設定に依存してもよいことが想定されている。
【００４３】
アサーショントリガ信号に応答して、復調器は、１０５で表示されているように、ＲＦ信号中の所与のデータビットのデータ値を出力する。データビットの値は、上記の様式で算出され、閾値は、所定の時間間隔の持続時間（すなわち、そのデューティ比）に関して比例して調節される。アサーショントリガ信号に応答して、コントローラも、１０６において、電力を節約するためにトランシーバの１つまたは複数のコンポーネントを無効化する。
【００４４】
データビットの終了前に、デアサートトリガ信号が、１０７においてコントローラにより発行される。デアサートトリガ信号に応答して、１つまたは複数のコンポーネントが、１０８と表示されるように、再有効化される。このプロセスは、着信ＲＦ信号の各データビットに関して繰り返され得る。方法の重要な工程のみが図１０に関して論じられているが、トランシーバの全体的動作を制御及び管理するために他の工程が必要とされることが理解されるべきである。
【００４５】
チャージポンプ型ＰＬＬを、システム全体のＬＯとして作動するように設計した。図８は、ＰＬＬ３５を備えた主要回路の一例のアーキテクチャを示す。除算して小さくされる２６ＭＨｚの水晶発振器によって動くＰＬＬの基準周波数は、２−ＦＳＫの偏移が指定する周波数と同じ５０．７８ｋＨｚであり、整数Ｎによる除算を可能にする。基準周波数と〜４３３ＭＨｚの出力周波数との間の除算値は非常に大きいため、水晶発振器の分周器に適用される技法と同じ技法が、ＰＬＬの分周器に適用される。すなわち、分周器は、Ｎ−２（累積したジッタを取り除くための１クロックサイクル、及びカウンタをリセットするための別のクロックサイクル）までカウントし、次いで、Ｎ番目のクロックが、ＶＣＯにより直接クロックされ、それにより累積したジッタを分周器チェーンの残部から取り除く。加えるに、２ビットのＦＳＫ値が、チップ外のＦＰＧＡから制御され、ユーザがプログラム可能な除算値に加算される。これは、効果的な２−ＦＳＫ変調を可能にする。プログラマブルなＮ−２分周器は、トランシーバが、４３３ＭＨｚのＩＳＭバンド中の指定された８つの異なる物理チャネル間を周波数ホッピングすることを可能にする。
【００４６】
電力増幅器は、０．０４ｄＢｍの出力電力及び４７．４９％のＰＡＥを有すると測定された。ＰＡのための供給の総電力は、２．１３ｍＡであり、ＰＬＬ及びクロックバッファは、それぞれ２６６μＷ及び１８０μＷを消費する。図１１は、両方が隣同士で１０１０のデータパターンを１ｋｂｐｓで変調させる、２つの隣接するチャネルのスペクトル出力を示す。緩やかな基準周波数を有するより低い整数Ｎ型ＰＬＬを選択することから生じる欠点は、対象となる周波数領域内のスパーの位置である。たとえそうでも、隣接するチャネルでは、−１６．７ｄＢの降下が起きる。肉厚な酸化物ヘッダを、スリープ電力を節約するためにクロックバッファ上に使用したが、効率性を維持するためにＰＡ上には使用しなかった。
【００４７】
受信器は、３７０μＷの総消費電力を有する。全ての回路は、スリープ電力を節約するために肉厚な酸化物ヘッダを有する。図１２に示すように、−１０２．５ｄＢｍという受信器の感度が、１０−３のＢＥＲで測定される。０ｄＢのアンテナ利得を仮定すると、チップ対チップ通信のための理論的な通信範囲は、フリスの自由空間伝搬損失式に基づき５キロメートル超である。トランシーバからＣＣ１１０１に通信することは、この範囲を、設計仕様をはるかに越えた２０キロメートル超に拡大する。加えるに、図１３は、どのようにスピード及びデータ速度が、用途に必要とされる範囲及び周辺環境のＳＮＲに基づいて妥協され得るかを示す。
【００４８】
図１４は、全チャネルにわたって隣接チャネル抑圧を示す。次の隣接するチャネルでは、チャネル抑圧は、１４ｄＢであると測定され、その向こうの２つのチャネルは、３４ｄＢであると測定されている。隣接チャネル抑圧は、ＢＥＲが１０−４になるように所望の信号電力を設定することにより測定した。妨害信号をＦＳＫ０の位置（隣接するチャネルの最悪の場合の周波数）に配置し、その信号電力をＢＥＲが１０−３に下がるまで変化させた。チャネル０が、基準チャネルであった。
【００４９】
要求されるデータ速度が非常に緩やかな場合、ビットレベルのデューティサイクリングを用いることができる。図１５は、受信器がスリープ状態にある各ビットウィンドウ間の時間の百分率に基づいて、感度対電力のトレードオフを示す。感度及び電力は、両方ともに、デューティサイクリングのない受信器の性能に対して正規化されている。整数Ｎ型ＰＬＬの緩やかなロック時間のため、ビットレベルのデューティサイクリングは、５００ｂｐｓ未満のデータ速度に対してのみうまくいく。
【００５０】
５００ｂｐｓより高いデータ速度に関しては、パケットレベルのデューティサイクリングが用いられる。ＰＬＬ始動時間は、受信器全体の始動時間を左右し、０．６ビットであると測定されている。これは、パケット当たりの始動時間が１ビット未満であるため、１００ビット以上のパケットを送信することを非常に効率的にする。
【００５１】
下の表３は、ＬＲＴＲｘの電力内訳を示す。水晶発振器（ＸＯ）及びＰＬＬは、送信器及び受信器の両方の間で共有され、それぞれ３１μＷ及び２２６μＷを消費する。受信側では、ＬＮＡ及びミキサーが、１００μＷ足らずを消費し、ＩＦ利得段及びフィルタ処理段ならびにデジタル復調ブロックが、２２μＷを消費する。送信器側では、電力増幅器が、ほぼ正確に１ｍＷの出力電力をアンテナで作り出すために、２．１３ｍＷを消費する。スタンダードセルのクロックバッファは、１８２μＷを消費する。設計を通じて、アクティブ電力を犠牲にしてでもスリープ電力を低減するために、肉厚な酸化物ヘッダを使用した。ただ１つの例外は、効率性を最適化する取り組みとしてのＰＡである。受信器全体は、１０．２ｎＷのスリープ電力を有し、送信器は、９８．９ｎＷのスリープ電力を有し、そのうち９３ｎＷが、ＰＡに由来する。しかしながら、１．２Ｖの供給によって０．５Ｖの供給を調整するためにＬＤＯまたは何らかの他の電力管理回路が使用されることになるため、これは、低減することができる。電力管理回路を無効化することは、ヘッダと同じ効果を有し、測定される送信器のスリープ電力を低減するであろう。
【表３】
2018516011.tif 000008
【００５２】
電力測定値に基づき、パケットレベルのデューティサイクリングを分析することができる。スリープからデータ受信までの測定された始動時間は、平均３ｍｓまたは３ビットであり、ターンオフ時間は、１ビット未満である。パケット間の電力は、受信器に関しては１０．２ｎＷ、送信器に関しては９９ｎＷであると測定されている。先ほど提供した例に戻ると、用途は温度測定値が１分間に１回送信されることを必要とし、それが１００ビットのパケットであると仮定しよう。ターンオン時間及びターンオフ時間は、その長さを１０４パケットに増大させる。これは、毎分１０４ｍｓである。１分間にわたって平均化された電力は、その場合、送信に関しては４．５５μＷ、受信に関しては６６５ｎＷになるであろう。送信器は、１分間当たり１１パケットまたは１１００ビットを送信し、目標の５０μＷの平均電力予算内にとどまることができる。受信器は、毎分ほぼ８秒間アクティブ状態で待ち受け、５０μＷの電力予算内にとどまることができる。
【００５３】
１００ビットのパケットが１ｋｂｐｓで通信される仮定的なシナリオを、ＣＣ１１０１を使用して論じた。ハーベストされたエネルギーによって動かすには、これは、１パケット当たり１．６ｍＦの蓄積容量という結果になり、全体的な平均消費電力を５０μＷに低下させるために１．０４ｂｐｓの平均データ速度を必要とするであろう。同じ条件下において、ＬＲＴＲｘは、受信モードにおいて平均１４５ｂｐｓを受信することができ、送信モードにおいて２０ｂｐｓを送信することができるであろう。ＬＲＴＲｘは、Ｒｘモードにおいて２８．７ｕＦの蓄積容量を使用してパケットを送信することができる一方、蓄積容量は、Ｔｘモードの場合、１２０ｕＦに増大する。
【００５４】
平均ビットレートを送信器に関しては２０倍、受信器に関しては１４５倍に増大させることは、無線センサノードがより多くの情報をキロメートル範囲にわたって通信することを可能にする。加えるに、より低い瞬時消費電力は、必要とされる蓄積容量の量を低減し、このことは、設計の負担を軽減し、エネルギーハーベスタがより迅速にノードに充電することを可能にする。ビットレベルのデューティサイクリングは、これらの改善点を増大させる。加えるに、ＬＲＴＲｘは、既存の市販のＴＩのＣＣ１１０１無線と通信することができるように設計されていることにより、相互運用性を証明している。
【００５５】
上記の実施形態の説明は、例示目的及び説明目的のために提供されてきた。それは、網羅的であること、または本開示を限定することを意図していない。ある特定の実施形態の個々の要素または特徴は、一般的に、その特定の実施形態には限定されず、該当する場合、交換可能であり、たとえ具体的に示されるか、または説明されていなくても、選択した実施形態で使用することができる。同じものが、多くの方法で変化させられてもよい。そのような変化形は、本開示からの逸脱としてみなされるべきではなく、全てのそのような変更は、本開示の範囲内に含まれることが意図されている。
【図１Ａ】
2018516011.tif 000009
【図１Ｂ】
2018516011.tif 000010
【図２】
2018516011.tif 000011
【図３】
2018516011.tif 000012
【図４】
2018516011.tif 000013
【図５】
2018516011.tif 000014
【図６】
2018516011.tif 000015
【図７】
2018516011.tif 000016
【図８】
2018516011.tif 000017
【図９】
2018516011.tif 000018
【図１０】
2018516011.tif 000019
【図１１】
2018516011.tif 000020
【図１２】
2018516011.tif 000021
【図１３】
2018516011.tif 000022
【図１４】
2018516011.tif 000023
【図１５】
2018516011.tif 000024
【国際調査報告】
2018516011.tif 000025
2018516011.tif 000026