(57)【要約】  本発明は、第１のフィルタ・ライン（２１０）を少なくとも含むフィルタ回路（２００）に関する。この第１のフィルタ・ライン（２１０）は、第１の入力回路（１０）、第１の積分回路（２０）、および第１の出力回路（３０）を有する。この第１の入力回路（１０）は、入力信号の値の関数として、入力信号を少なくとも２つの区別可能な第１のファーストステージの出力信号に変換し、所定の周期の間、ファーストステージの出力信号を第１の積分回路（２０、２４０）に中継するよう構成される。この第１の積分回路（２０）は、所定の周期中、第１の入力回路（１０）の第１のファーストステージの出力信号を積分し、第１の積分信号（２５）を生成するよう構成される。この第１の出力回路（２５）は、第１の積分信号（２５）を第１の出力基準値と比較し、第１のセカンドステージの出力信号（３５）を生成するよう構成される。本発明は、また、これに伴うフィルタリングの方法にも関する。【選択図】  図３
2018526868.tif 000002
【特許請求の範囲】
【請求項１】
フィルタ回路（２００）であって、
少なくとも第１のフィルタ・ライン（２１０）であって、前記第１のフィルタ・ライン（２１０）が第１の入力回路（１０）、第１の積分回路（２０）、および第１の出力回路（３０）を有し、
前記第１の入力回路（１０）が、前記入力信号の前記数値の関数として、所定の周期の間に、入力信号（５）を少なくとも２つの区別可能な第１のファーストステージの出力信号に変換し、前記ファーストステージの出力信号を前記第１の積分回路（２０、２４０）を中継し、
前記第１の積分回路（２０）が、前記第１の入力回路（１０）の前記第１のファーストステージの出力信号を前記所定の周期に渡って積分し、第１の積分信号（２５）を生成するよう構成され、
前記第１の出力回路（２５）が、前記第１の積分信号（２５）を第１の出力基準値と比較して、第１のセカンドステージの出力信号（３５）を生成するよう構成される、フィルタ回路（２００）。
【請求項２】
前記第１のフィルタ・ライン（２１０）が、第１の入力基準値（１１、１２、１３、１４）を有する、請求項１に記載のフィルタ回路（２００）。
【請求項３】
前記第１のファーストステージの出力信号を判定するために、前記入力信号が前記第１の入力基準値（１１、１２、１３、１４）と比較される、請求項２に記載のフィルタ回路（２００）。
【請求項４】
前記第１の入力回路（１０）が、入力比較器（４１０）を少なくとも含み、前記第１の出力回路（３０）が、出力比較器（４３０）を少なくとも含む、先行する請求項のうちの１つに記載のフィルタ回路（２００）。
【請求項５】
前記第１の積分回路（２０）が、第１のキャパシタおよび第１のスイッチを少なくとも有し、
前記第１のキャパシタと前記第１のスイッチが、前記第１のファーストステージの出力信号に関連する電荷を前記所定の周期に渡って蓄積するよう構成される、先行する請求項のうちの１つに記載のフィルタ回路（２００）。
【請求項６】
前記所定の周期が、第１の定時信号により規定される、先行する請求項のうちの１つに記載のフィルタ回路（２００）。
【請求項７】
前記第１のフィルタ・ライン（２１０）が、前記時間離散化（４０、４４０）を行うための第１の回路を有し、前記時間離散化（４０、４４０）を行うための前記第１の回路が、前記第１のセカンドステージの出力信号を処理して、時間離散出力信号（４５）に変換するよう構成される、先行する請求項のうちの１つに記載のフィルタ回路（２００）。
【請求項８】
前記時間離散化（４０、４４０）を行うための前記第１の回路が、前記第１のセカンドステージの出力信号（３５）を前記第１の定時信号の関数としての時間離散出力信号（４５）に変換するよう構成される、請求項７が請求項６まで引用する範囲内に記載の請求項７に記載のフィルタ回路（２００）。
【請求項９】
前記フィルタ回路が、第２のフィルタ・ライン（２１０）を少なくとも含み、前記入力信号の第１の範囲が、前記第１のフィルタ・ライン（２１０）に関連し、前記入力信号（５）の第２の範囲区画が、前記第２のフィルタ・ライン（２１０）に関連し、前記入力信号（５）の前記第１の範囲は前記入力信号（５）の前記第２の範囲とは異なる、先行する請求項のうちの１つに記載のフィルタ回路（２００）。
【請求項１０】
第３のフィルタ・ライン（２１０）も少なくとも含み、前記入力信号（５）の第３の範囲が、前記第３のフィルタ・ライン（２１０）に関連し、前記入力信号（５）の前記第２の範囲が、前記入力信号（５）の前記第１の範囲に隣接し、前記入力信号（５）の前記第３の範囲が、前記入力信号（５）の前記第２の範囲に隣接する、請求項９に記載のフィルタ回路（２００）。
【請求項１１】
前記第２のフィルタ・ライン（２１０）が、第２の入力基準値（１１、１２、１３、１４）を有し、前記第３のフィルタ・ライン（２１０）が、第３の入力基準値（１１、１２、１３、１４）を有し、前記第１の範囲が、前記第１の入力基準値（１１、１２、１３、１４）により関連付けられ、前記第２の範囲が、前記第２の入力基準値（１１、１２、１３、１４）により関連付けられ、前記第３の範囲が、前記第３の入力基準値（１１、１２、１３、１４）により関連付けられる、請求項１０に記載のフィルタ回路（２００）。
【請求項１２】
前記第１のセカンドステージの出力信号（３５）により、前記第２のフィルタ・ライン（２１０）により生成される第２のセカンドステージの出力信号（３５）により、前記第３のフィルタ・ライン（２１０）により生成される第３のセカンドステージの出力信号（３５）により、温度計コードが生成される、請求項１０または１１に記載のフィルタ回路（２００）。
【請求項１３】
アナログ−デジタル変換器であって、請求項１２に記載のフィルタ回路（２００）および変換ユニット（５０）を含み、前記変換ユニット（５０）が、前記離散時間の温度計コードを離散時間の２値の出力信号（３０５）に変換するよう構成される、アナログ−デジタル変換器。
【請求項１４】
信号をフィルタリングする方法であって、
前記入力信号（５）の前記数値の関数として、入力信号（５）を少なくとも２つの区別可能な第１のファーストステージの出力信号に変換するステップと、
前記第１のファーストステージの出力信号を所定の周期で積分するステップと、
前記積分の前記結果に基づいて、第１の積分信号（２５）を生成するステップと、
前記第１の積分信号（２５）を第１の出力基準値と比較するステップと、
前記比較の前記結果に基づいて、第１のセカンドステージの出力信号（３５）を生成するステップと、を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアナログ−デジタル変換器の入力信号をフィルタリングするためのフィルタ回路に関し、アナログ−デジタル変換器、および、それに関連するアナログ−デジタル変換器の入力信号をフィルタリングする方法に関する。
【背景技術】
【０００２】
アナログ−デジタル変換器（ＡＤＣ：Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）は、特定の周期の所与のポイントで、所与の閾値に対する入力信号の高低を判定するものと想定される。次いで、クロッキング周期の特定のポイントで、複数の閾値により、信号のデジタル表現が生成される。従来のＡＤＣの場合、変換前に入力信号をフィルタリングしなければならない（アンチエリアジングフィルタ）。このプロセスでは、ノイズや非線形のものが、入力信号に干渉する可能性がある。アクティブ・フィルタが、余分なエネルギーを消費する。検知周期のポイントで変動することを避けるために、クロック信号用のできるだけ鋭いエッジを生成するための試みも行われている。寄生結合により、これらのエッジが原因で、ＡＤＣの内部信号、すなわち、例えば、入力信号と比較される基準電圧においても干渉が発生する。これらの変動により、比較器の判定にエラーが生じてしまう。
【発明の概要】
【０００３】
本発明の目的は、特にアナログ−デジタル変換器の入力信号をフィルタリングするための、改良型フィルタ回路を提案することである。
【０００４】
本発明の第１の様態に従うと、入力信号（特に、アナログ入力信号）をフィルタリングするためのフィルタ回路が提案される。このフィルタ回路は、少なくとも第１のフィルタ・ラインを含む。この第１のフィルタ・ラインは、第１の入力回路、第１の積分回路、および第１の出力回路を有する。この第１の入力回路は、入力信号の数値の関数として、所定の周期の間に、アナログ入力信号を区別可能な少なくとも２つの第１のファーストステージの出力信号に変換し、このファーストステージの出力信号を第１の積分回路に中継するよう構成される。また、この第１の積分回路は、第１の入力回路の第１のファーストステージの出力信号を所定の周期で積分し、第１の積分信号を生成するよう構成される。第１の出力回路は、第１の積分信号を第１の出力基準値と比較して、第１のセカンドステージの出力信号を生成するよう構成される。
【０００５】
このように積分することにより、入力信号への変化（特に、所定の周期よりも短い、高い周波数での入力信号の干渉）が、積分結果にほとんど、あるいは全く影響を及ぼさないことを防ぐ。これに関連して、第１のファーストステージの出力信号は離散的性質を有し得る、あるいは、基準信号により照合される入力信号の安定画像でよい。第１のファーストステージの出力信号の離散の例として、入力信号が規定の基準電圧より高いか、あるいは、低いかを比較する比較器の出力部における規定の電圧を挙げることができる。この第１のファーストステージの出力信号は、連続的に、あるいは、非連続的に出力され得る。
【０００６】
この第１のフィルタ・ラインは、好ましくは、第１の入力基準値を有する。これに関連して、この第１の入力基準値は固定でよい、あるいは自由にプログラム可能でよい。好ましい実施形態では、第１のファーストステージの出力信号を判定するために、この入力信号を第１の入力基準値と比較する。
【０００７】
入力信号は、入力回路により、第１のファーストステージの出力信号に変換されるが、この実施形態では、この出力信号により、規定の第１の入力基準値との規定の関係で入力信号が設定される。この実施形態では、入力信号を照合する狙いは、規定の第１の入力基準値との関係を通して、第１のファーストステージの区別可能な出力信号に変換することである。この第１の入力基準値は計数値を有し得る、あるいは、複雑であるが既知の信号曲線を有し得る。
【０００８】
第１の入力回路は、好ましくは入力比較器を少なくとも含み、第１の出力回路は、好ましくは、出力比較器を少なくとも含む。
【０００９】
この第１の積分回路は、好ましくは、第１のキャパシタおよび第１のスイッチを少なくとも有する。この実施形態では、第１のキャパシタと第１のスイッチは、所定の周期に渡り、第１のファーストステージの出力信号に関連する電荷を蓄積するよう構成される。第１のスイッチは、例えば、所定の周期中に、第１のファーストステージの出力信号によって、電荷が第１のキャパシタに流れるように切り替えられる。この所定の周期が終わると、所定の周期中に蓄積された電荷が積分信号として第１のキャパシタに中継され得、あるいは、出力回路が利用できるように第１のスイッチが切り替えられる。積分信号が出力回路に中継されると、第１のキャパシタが放電されるように第１のスイッチは切り替えられる。その後の所定の周期では、もう一度積分信号を利用可能にするために第１のキャパシタが充電され得る。
【００１０】
この所定の周期は好ましくは、第１の定時信号により規定される。この第１の定時信号は、例えば、回路装置内の周期クロック信号でよい。このクロック信号は、例えば、長方形の形状を有し得、それにより、少なくともクロック信号の半周期を用いて積分信号を生成する。
【００１１】
この第１のフィルタ・ラインは、好ましくは時間離散化を行うための第１の回路を有する。このプロセスでは、時間離散化を行うための第１の回路は、第１のセカンドステージの出力信号を処理し、時間離散出力信号に変換するよう構成される。時間離散化を行うための回路の例として、クロックフリップフロップ回路やラッチ回路が挙げられる。時間離散化を行うための第１の回路は、好ましくは、第１のセカンドステージの出力信号を第１の定時信号、特に、周期時間信号の関数としての第１の時間離散出力信号に変換するよう構成される。
【００１２】
フィルタ回路は、好ましくは、第２のフィルタ・ラインを少なくとも含み、入力信号の第１の範囲が第１のフィルタ・ラインに関連し、入力信号の第２の範囲が第２のフィルタ・ラインに関連し、入力信号の第１の範囲と入力信号の第２の範囲とは異なる。
【００１３】
これらの第１の範囲と第２の範囲は、部分的に重なってもよい。この第２のフィルタ・ラインは、第２の入力回路、第２の積分回路、および第２の出力回路を含む。この第２の入力回路は、第２のファーストステージの出力信号を生成する。この積分回路は第２の積分信号を生成する。この出力回路が第２のセカンドステージの出力信号を生成する。したがって、この第１のフィルタ・ラインは、上記のやり方で、入力信号の第１の範囲をフィルタリングするよう構成される。したがって、この第２のフィルタ・ラインは、上記のやり方で、入力信号の第２の範囲をフィルタリングするよう構成される。
【００１４】
このフィルタ回路は、好ましくは、少なくとも第３のフィルタ・ラインを含み、入力信号の第３の範囲が第３のフィルタ・ラインに関連し、入力信号の第２の範囲が入力信号の第１の範囲に隣接し、入力信号の第３の範囲が入力信号の第２の範囲に隣接する。この第３のフィルタ・ラインは、第３の入力回路、第３の積分回路、および第３の出力回路を含む。この第３の入力回路は、第３のファーストステージの出力信号を生成する。この積分回路は、第３の積分信号を生成する。この第３の出力回路は、第３のセカンドステージの出力信号を生成する。したがって、第３のフィルタ・ラインは、上記のやり方で、入力信号の第３の範囲をフィルタリングするよう構成される。このフィルタ回路は、付加的なフィルタ・ライン（４、５、６以上）を備えることができ、これらのフィルタ・ラインにより、複数のセカンドステージの出力信号すなわち時間離散出力信号を入力信号に割り当てることができる。
【００１５】
入力信号の第１の範囲、第２の範囲、第３の範囲、およびその他の範囲は、好ましくは、同じ大きさである。このように、入力信号を同じ大きさの複数の範囲に分割することができ、これにより、フィルタ回路の個々のフィルタ・ラインが、セカンドステージの出力信号すなわち時間離散出力信号を判定することができる。
【００１６】
第１のフィルタ・ラインが第１の入力基準値を有し、第２のフィルタ・ラインが第２の基準値を有し、第３のフィルタ・ラインが第３の基準値を有することが好ましい。第１の範囲は第１の入力基準値に関連する。第２の範囲は第２の入力基準値に関連する。第３の範囲は第３の入力基準値に関連する。
【００１７】
好ましい実施形態では、第１のセカンドステージの出力信号、第２のフィルタ・ラインにより生成される第２のセカンドステージの出力信号、第３のフィルタ・ラインにより生成される第３のセカンドステージの出力信号により、温度計コードが生成される。時間離散出力信号は、好ましくは、離散時間温度計コードである。
【００１８】
本発明の別の目的は、改良型アナログ−デジタル変換器を提案することである。
【００１９】
このアナログ−デジタル変換器は、好ましくは、上記のように離散時間温度計コードを生成するフィルタ回路を含む。このアナログ−デジタル変換器は変換ユニットも含み、この変換ユニットが離散時間温度計コードを離散時間の２値の出力信号に変換するよう構成される。
【００２０】
本発明のもう一つの目的は、信号をフィルタリングするための、改良された方法を提案することである。
この方法には、
入力信号の数値の関数として、入力信号を少なくとも２つの区別可能な第１のファーストステージの出力信号に変換するステップと、
所定の周期の間、第１のファーストステージの出力信号を積分するステップと、
その積分の結果に基づいて、第１の積分信号を生成するステップと、
この第１の積分信号を第１の出力基準値と比較するステップと、
その比較の結果に基づいて、第１のセカンドステージの出力信号を生成するステップと、が含まれる。
【００２１】
この方法の個々のステップは、必ずしも上記に記載される順序で行われる必要はない。
【００２２】
なお、請求項１に記載のフィルタ回路、請求項１３に記載のアナログ−デジタル変換器、および請求項１４に記載の方法は、特に従属請求項に記載される、同様の構成、および／または同一の構成を有する。
【００２３】
なお、対応する独立請求項を有する従属請求項の全ての組み合わせにより、本発明の好ましい実施形態が構成される。
【００２４】
次に、付加的な好ましい実施形態について説明する。
【図面の簡単な説明】
【００２５】
本発明のこれらの様態、およびその他の様態を以下の図面を参照して詳細に説明する。
【図１】図１は第１のフィルタ回路の概略図である。
【図２】図２は第１のアナログ−デジタル変換器の概略図である。
【図３】図３は第２のアナログ−デジタル変換器の概略図である。
【図４】図４は第３のアナログ−デジタル変換器のラインの概略図である。
【図５】図５は積分回路の積分器の概略図である。
【図６】図６は信号をフィルタリングする方法の概略図である。
【発明を実施するための形態】
【００２６】
図１には、第１のフィルタ回路２００の概略図が示されている。このフィルタ回路２００は、入力回路１０、積分回路２０、および出力回路３０を有するフィルタ・ライン２１０を含む。この入力回路１０は、アナログ入力信号５を第１のファーストステージの出力信号に変換する。第１のファーストステージの出力信号が、例えば、規定の入力基準値１１、１２、１３、１４に対する、規定された関係で入力信号５を設定する。このように入力信号５を参照する目的は、規定の入力基準値１１、１２、１３、１４との関係により、区別可能な第１のファーストステージの出力信号をつくることである。この実施形態では、このように照合により区別可能なことで、積分の結果が明確な数値になるよう、所定の周期に渡って第１のファーストステージの出力信号を積分することができる。このように積分することで、入力信号５への変換により（特に、所定の周期より短い入力信号５の高い周波数での干渉）、積分結果にほとんど、あるいは全く影響を及ぼさないことを防ぐ。これに関連して、第１のファーストステージの出力信号は離散的性質を有し得る、あるいは、この出力信号は入力基準値１１、１２、１３、および１４、または基準信号を基準とした入力信号５の安定画像でよい。離散的性質を有する第１のファーストステージの出力信号の例として、入力信号５が規定の基準電圧より高いか、あるいは、低いかを判断する比較器の出力部での規定の電圧が挙げられる。第１のファーストステージの出力信号は、連続的に、あるいは、非連続的に出力することができる。第１のファーストステージの出力信号を離散時間で出力する場合、所定の周期で複数のステージの出力信号（好ましくは、少なくとも３ステージ）が生成されることを確認しなければならない。積分回路２０は、第１のファーストステージの出力信号を受け取り、その受け取った出力信号を所定の周期に渡って積分する。これに関連して、この積分をデジタルあるいはアナログで行うことができる。デジタルで積分を行う場合、例えば、所定の周期の間で、高い電圧と低い電圧（例えば、比較器の出力で）の離散時間のファーストステージの出力信号の数を判定し互いに減算する。アナログで積分を行う場合、例えば、１つのステージの出力信号により発生する、１つ以上のキャパシタへの電荷シフトの結果から電圧を判定することができる。このアナログでの積分は、入力信号５の短時間での干渉に対して感度が良くないので都合がよい。さらに、デジタルでの積分では、所定の周期内で信頼性のある積分を実行するために、第１のファーストステージの出力信号の高いクロッキングが必要であり得る。積分回路２０は、第１のファーストステージの出力信号の積分に基づいて、第１の積分信号２５を生成し、生成した第１の積分信号２５を出力回路３０に中継する。出力回路３０は、第１の積分信号２５を第１の出力基準値と比較し、第１のセカンドステージの出力信号３５を生成する。
【００２７】
このようなフィルタ回路２００は、特にアナログ−デジタル変換器で使用することができる。従来のアナログ−デジタル変換器とは対照的に、このアナログ信号は、例えば、クロック信号のエッジにより規定された単一の時点でデジタル信号に変換されるのではない。むしろ、このアナログ信号は、例えば、クロック信号の半周期に対応し得る所定の周期で積分することができる。次いで、この積分信号を用いてデジタル信号を生成する。これにより、クロック信号の半周期より短い、入力信号５の短時間の変動や干渉の影響をデジタル化した結果がほとんど受けないという利点がもたらされる。入力信号５におけるこの短時間の変動や干渉は、好ましくは、所定の周期（この場合、クロック信号の半周期）の２分の１、３分の１、５分の１、例えば、１０分の１である。
【００２８】
図２には、第１のアナログ−デジタル変換器の概略図が示されている。このアナログ−デジタル変換器は、フィルタ・ライン２１０を有するフィルタ回路２００を含む１ビットのアナログ−デジタル変換器である。このフィルタ・ライン２１０は、整流器として構成される入力回路１０を有し、この整流器が、負のフィードバックがなされない増幅器を含む。第１の基準信号の関数、および入力信号５の関数として、整流器が２つの異なる第１のファーストステージの出力信号をフィルタ・ライン２１０の積分回路２０に中継する。簡素な実施形態では、積分回路２０は、３つのスイッチと１つのキャパシタを含む。整流器の第１のファーストステージの出力信号が、クロック信号の第１の半周期以内でキャパシタに中継されるよう、２つのスイッチは切り替えられる。第１の半周期の終わりで、これらの２つのスイッチを開く、クロック信号の第２の半周期（第１の半周期に続く）では、整流器により電荷が積分回路２０中継されない。第３のスイッチにより、キャパシタが短絡する可能性があるため、クロック信号の第２の半周期中に、キャパシタを再度放電させることができる。したがって、所定の周期の間、積分のみ行われる。この所定の周期は、本明細書ではクロック信号の第１の半周期と記載される。この出力回路３０は、積分回路２０が出力する積分信号２５を基準信号と比較し、次いで、第１のセカンドステージの出力信号３５を出力する比較器として構成される。この第１のセカンドステージの出力信号３５はフィルタ・ライン２１０の時間離散化４０用の回路に中継される。この例では、時間離散化４０用の回路は、クロックフリップフロップ回路またはラッチ回路として構成されている。第１のセカンドステージの出力信号３５の関数およびクロック信号により規定される間隔の関数として、クロックフリップフロップが時間離散出力信号４５を出力する。記載されている例では、この時間離散出力信号４５は０または１の値をとることができ、１は入力信号５の振幅の第１の特定な範囲（例えば、正の半波）に関連し、０は入力信号５の振幅の第２の特定な範囲（例えば、負の半波）に関連する。したがって、入力信号５は、フィルタ回路２００の１つのフィルタ・ライン２１０により、１ビット２値の信号に変換される。
【００２９】
図３には、第２のアナログ−デジタル変換器の概略図が示されている。このアナログ−デジタル変換器は、４つのフィルタ・ライン２１０を有するフィルタ回路２００を含む。入力基準値１１、１２、１３、および１４が、これらのフィルタ・ライン２１０のそれぞれに関連し、これらの基準値により、入力信号５を４つの異なる入力基準値１１、１２、１３、および１４と照合することができる。したがって、入力信号５は５つの異なる範囲に分割される。入力信号５は全てのフィルタ・ライン２１０に並列に送られ、入力回路１０により第１のファーストステージの出力信号が関連する入力基準値１１、１２、１３、または１４の関数として、関連する積分回路２０に中継される。次いで、これらの積分回路２０が、関連する積分信号２５を関連するフィルタ・ライン２１０に属する出力回路３０に中継する。時間離散化４０を行うための、関連するフィルタ・ラインに属する回路に中継される、第１、第２、第３、および第４のセカンドステージの出力信号を出力回路３０が生成する。時間離散化４０を行うための回路はそれぞれ、時間離散出力信号４５を出力する。所定の周期中の入力信号５の振幅、および入力基準値１１、１２、１３、または１４により、各回路は、関連するクロック信号の間隔で時間離散化４０を行うために、０または１の値を出力する。例えば、上昇する電圧の数値（−７．５Ｖ、−２．５Ｖ、２．５Ｖ、７．５Ｖ）が、入力基準値１１、１２、１３、または１４に関連する場合、これらの時間離散出力信号により、変換ユニット５０により離散時間の２値の出力信号３０５に変換可能な温度計コード（００００、０００１、００１１、０１１１、１１１１）がつくり出される。変換ユニット５０は、簡単な割り当てテーブルにより、例えば、２値の数字（００００→０００、０００１→００１、００１１→０１０、０１１１→０１１、１１１１→１００）を関連する温度計コードに割り当てることができる。
【００３０】
図４には、第３のアナログ−デジタル変換器の第２のラインの概略図が示されている。この第２のラインは、図３に示されるアナログ−デジタル変換器の第２のラインの可能性のある具体的な実装形態を構成する。具体的には、この入力回路１０は、入力信号５を入力基準値１２と比較する入力比較器４１０として構成される。入力比較器４１０の第１のファーストステージの出力信号は、微分ステージ４２０ａに中継されるが、この微分ステージは、積分器４２０ｂと同様に積分回路２０の一部である。この微分ステージ４２０ａでは、入力比較器４１０の電圧信号が電流信号に変換され、この電流信号を図５に示される積分器４２０ｂにより積分することができる。この積分器４２０ｂは、２つの枝を有し、これらの各枝には２つのキャパシタが含まれる。なお、クロック信号が高い４２５ときのクロック信号の半周期中に一方の枝が充電され、クロック信号が低い４２６ときの半周期の間に他方の枝が充電される。クロック信号（高または低）の関数として、第１の枝または第２の枝のキャパシタを充電する、あるいは放電する、図５に示される自己ロックトランジスタ４２２と自己伝導トランジスタ４２３の機構によりこれが行われる。出力回路３０に含まれる２つの出力比較器４３０によりキャパシタへの充電が判定される。これに関連して、出力比較器４３０は第１の枝に関連し、他の出力比較器は積分器４２０ｂの第２の枝に関連する。次に、２つの出力比較器４３０の出力は、時間離散化４４０を行うための関連する関連回路の入力部に中継される。したがって、積分器４２０ｂの第１の枝に関連する出力比較器４３０の出力（図４の下部、または図５の右側）は、第１のクロックフリップフロップの入力に中継される。この第１のクロックフリップフロップは、クロック信号低４２６によりクロック制御される。したがって、積分器４２０ｂの第２の枝に関連する出力比較器４３０（図４の上部、または図５の左側）の出力は、第２のクロックフリップフロップの入力に中継される。第２のクロックフリップフロップは、クロック信号高４２６によりクロック制御される。積分器４２０ｂの２つの枝を出力回路３０の２つの出力比較器４３０と組み合わせ、かつ、それに応じて時間離散化４４０を行うための回路のクロックフリップフロップと関連付けることで、クロック信号の両方の半周期の間に入力信号５を、この場合、第２の（入力基準値１２を有する第２のフィルタ・ライン）時間離散出力信号４５に変換することが可能となる。次いで、マルチプレクサ４４５を用い、２つの枝の時間離散出力信号４５を組み合せて、第２の時間離散出力信号を形成し、次いで、第１の時間離散出力信号、第３の時間離散出力信号、および第４の時間離散出力信号と一緒に変換ユニット４５０に中継する。上記で詳しく説明した通り、変換ユニット４５０は、温度計コードを離散時間の２値の出力信号３０５に変換する。別の実施形態では、マルチプレクサ４４５を変換ユニット４５０の下流にもインストールすることができ、関連するライン（すなわちフィルタ・ライン２１０）の２つの枝の時間離散出力信号が最初に、変換ユニット４５０によりデジタル化され、その後マルチプレクサ４４５により組合されて離散時間の２値の出力信号３０５が形成される。フィルタ・ライン２１０またはアナログ−デジタル変換器のラインの数は、入力信号５と関連のある離散時間２値の出力信号３０５を生成できると予想される解像度の関数として選択される。
【００３１】
図６には、信号をフィルタリングする方法の概略図が示されている。ステップ５１０で、アナログ入力信号５を入力信号５の数値の関数としての少なくとも２つの区別可能な第１のファーストステージの出力信号に変換する。ステップ５２０で、ファーストステージの出力信号を所定の周期に渡って積分する。ステップ５３０で、積分の結果に基づいて、第１の積分信号２５を生成する。ステップ５４０で、第１の積分信号２５を第１の出力基準値または出力基準信号と比較する。ステップ５５０で、ステップ５４０での比較の結果に基づいて、第１のセカンドステージの出力信号３５を生成する。
【００３２】
本発明の考えは、入力信号５を所定の周期に渡って積分し、次いで、その積分の結果を時間離散出力信号４５に変換する。次いで、時間離散出力信号４５を離散時間２値の出力信号３０５に変換することができる。このように、入力信号をデジタル化することでもはや入力信号５の一瞬の値には依存しないため、アナログの入力信号５のデジタル化に影響を及ぼす所定の周期と比較して、より高い波数で変動や干渉への影響を低減することが可能である。
【００３３】
好適に適用されるフィルタ回路を、例えば、アナログ−デジタル変換器（ＡＤＣ）内に用いることができる。
３ステージにおけるＡＤＣ機能
１）数値離散化：例えば、ｎビット用のｎ−１増幅器（整流器）により入力信号を連続的にデジタル化する。増幅器の出力信号は、入力信号の数学的記号から関連する基準値を差し引いたものに対応する。これにより、増幅器から下流の入力信号の連続的な温度計コードがつくり出される。
２）周期積分：温度計コードの各ビットをクロック信号の半周期で積分する。積分回路の出力信号は、半周期中の温度計コードの関連するビットがより頻繁に−１または＋１だったかどうかを示す数学記号である。
３）時間離散化：半周期の終わりで、時間の積分周期の終わりでの積分回路の出力信号は、−１なのか＋１なのかをクロック増幅器が検知する。
４）変換：温度計コードを検知した後、時間離散化を施された出力信号を２値のコードに変換する。
【００３４】
本発明のその他の変化形およびそれらの実行も、先程の開示、図面、および特許請求の範囲から当業者により可能である。
【００３５】
特許請求項では、「包含する（ｅｎｃｏｍｐａｓｓ）」、「含む（ｃｏｍｐｒｉｓｅ）」、「含む（ｃｏｎｔａｉｎ）」、「有する（ｈａｖｅ）」などの用語は、追加の要素または追加のステップを除外しないものとする。不定冠詞を使用することにより複数を除外しないものとする。各個々の装置はそれぞれ、請求項に記載されるユニットまたは装置のうちのいくつかの機能を実行可能なものとする。特許請求項内に示される参照符号は、用いられる手段およびステップを限定するものとして解釈されないものとする。
【符号の説明】
【００３６】
５  入力信号
１０  入力回路
１１、１２、１３、１４  入力基準値
２０  積分回路
２５  積分信号
３０  出力回路
３５  セカンドステージの出力信号
４０、４４０  時間離散化を行うための回路
４５  時間離散出力信号
５０、４５０  変換ユニット
２００  フィルタ回路
２１０  フィルタ・ライン
３００  アナログ−デジタル変換器
３０５  離散時間２値の出力信号
４１０  入力比較器
４２０ａ  微分ステージ
４２０ｂ  積分器
４２２  自己ロックトランジスタ
４２３  自己伝導トランジスタ
４２５  クロック高
４２６  クロック低
４２７  供給電圧
４３０  出力比較器
４４５  マルチプレクサ
５１０  アナログ入力信号の変換
５２０  ファーストステージの出力信号の積分
５３０  積分信号の生成
５４０  積分信号を出力基準値と比較する
５５０  セカンドステージの出力信号の生成
【図１】
2018526868.tif 000003
【図２】
2018526868.tif 000004
【図３】
2018526868.tif 000005
【図４】
2018526868.tif 000006
【図５】
2018526868.tif 000007
【図６】
2018526868.tif 000008
【手続補正書】
【提出日】平成29年5月8日(2017.5.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
フィルタ回路（２００）であって、
少なくとも第１のフィルタ・ライン（２１０）であって、前記第１のフィルタ・ライン（２１０）が第１の入力回路（１０）、第１の積分回路（２０）、および第１の出力回路（３０）を有し、
前記第１のフィルタ・ライン（２１０）が、第１の入力基準値（１１、１２、１３、１４）を有し、
前記第１の入力回路（１０）が、前記入力信号の前記数値の関数として、入力信号（５）を少なくとも２つの区別可能な第１のファーストステージの出力信号に変換し、
前記第１のファーストステージの出力信号を判定するために、前記入力信号と比較され、
前記第１のファーストステージの出力信号は、前記入力信号（５）の数学的記号から対応する前記第１の入力基準値（１１、１２、１３、１４）を差し引いたものに対応し、
前記第１の入力回路（１０）はまた、前記所定の周期の間、前記ファーストステージの出力信号が前記第１の積分回路（２０、２４０）を中継するよう構成され、
前記第１の積分回路（２０）が、前記第１の入力回路（１０）の前記第１のファーストステージの出力信号を前記所定の周期に渡って積分し、第１の積分信号（２５）を生成するよう構成され、
前記第１の出力回路（２５）が、前記第１の積分信号（２５）を第１の出力基準値と比較して、第１のセカンドステージの出力信号（３５）を生成するよう構成される、フィルタ回路（２００）。
【請求項２】
前記第１の入力回路（１０）が、入力比較器（４１０）を少なくとも含み、前記第１の出力回路（３０）が、出力比較器（４３０）を少なくとも含む、先行する請求項のうちの１つに記載のフィルタ回路（２００）。
【請求項３】
前記第１の積分回路（２０）が、第１のキャパシタおよび第１のスイッチを少なくとも有し、
前記第１のキャパシタと前記第１のスイッチが、前記第１のファーストステージの出力信号に関連する電荷を前記所定の周期に渡って蓄積するよう構成される、先行する請求項のうちの１つに記載のフィルタ回路（２００）。
【請求項４】
前記所定の周期が、第１の定時信号により規定される、先行する請求項のうちの１つに記載のフィルタ回路（２００）。
【請求項５】
前記第１のフィルタ・ライン（２１０）が、前記時間離散化（４０、４４０）を行うための第１の回路を有し、前記時間離散化（４０、４４０）を行うための前記第１の回路が、前記第１のセカンドステージの出力信号を処理して、時間離散出力信号（４５）に変換するよう構成される、先行する請求項のうちの１つに記載のフィルタ回路（２００）。
【請求項６】
前記時間離散化（４０、４４０）を行うための前記第１の回路が、前記第１のセカンドステージの出力信号（３５）を前記第１の定時信号の関数としての時間離散出力信号（４５）に変換するよう構成される、請求項５が請求項４まで引用する範囲内に記載の請求項５に記載のフィルタ回路（２００）。
【請求項７】
前記フィルタ回路が、第２のフィルタ・ライン（２１０）を少なくとも含み、前記入力信号の第１の範囲が、前記第１のフィルタ・ライン（２１０）に関連し、前記入力信号（５）の第２の範囲区画が、前記第２のフィルタ・ライン（２１０）に関連し、前記入力信号（５）の前記第１の範囲は前記入力信号（５）の前記第２の範囲とは異なる、先行する請求項のうちの１つに記載のフィルタ回路（２００）。
【請求項８】
第３のフィルタ・ライン（２１０）も少なくとも含み、前記入力信号（５）の第３の範囲が、前記第３のフィルタ・ライン（２１０）に関連し、前記入力信号（５）の前記第２の範囲が、前記入力信号（５）の前記第１の範囲に隣接し、前記入力信号（５）の前記第３の範囲が、前記入力信号（５）の前記第２の範囲に隣接する、請求項７に記載のフィルタ回路（２００）。
【請求項９】
前記第２のフィルタ・ライン（２１０）が、第２の入力基準値（１１、１２、１３、１４）を有し、前記第３のフィルタ・ライン（２１０）が、第３の入力基準値（１１、１２、１３、１４）を有し、前記第１の範囲が、前記第１の入力基準値（１１、１２、１３、１４）により関連付けられ、前記第２の範囲が、前記第２の入力基準値（１１、１２、１３、１４）により関連付けられ、前記第３の範囲が、前記第３の入力基準値（１１、１２、１３、１４）により関連付けられる、請求項８が請求項１から７まで引用する範囲内に記載の請求項８に記載のフィルタ回路（２００）。
【請求項１０】
前記第１のセカンドステージの出力信号（３５）により、前記第２のフィルタ・ライン（２１０）により生成される第２のセカンドステージの出力信号（３５）により、前記第３のフィルタ・ライン（２１０）により生成される第３のセカンドステージの出力信号（３５）により、温度計コードが生成される、請求項８または９に記載のフィルタ回路（２００）。
【請求項１１】
アナログ−デジタル変換器であって、請求項１０に記載のフィルタ回路（２００）および変換ユニット（５０）を含み、前記変換ユニット（５０）が、前記離散時間の温度計コードを離散時間の２値の出力信号（３０５）に変換するよう構成される、アナログ−デジタル変換器。
【請求項１２】
信号をフィルタリングする方法であって、
前記入力信号（５）の前記数値の関数として、入力信号（５）を少なくとも２つの区別可能な第１のファーストステージの出力信号に変換し、
前記第１のファーストステージの出力信号を判定するために、前記入力信号と比較され、
前記第１のファーストステージの出力信号は、前記入力信号（５）の数学的記号から対応する前記第１の入力基準値（１１、１２、１３、１４）を差し引いたものに対応するステップと、
前記第１のファーストステージの出力信号を所定の周期で積分するステップと、
前記積分の前記結果に基づいて、第１の積分信号（２５）を生成するステップと、
前記第１の積分信号（２５）を第１の出力基準値と比較するステップと、
前記比較の前記結果に基づいて、第１のセカンドステージの出力信号（３５）を生成するステップと、
を含む方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
アナログ−デジタル変換器（ＡＤＣ：Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）は、特定の周期の所与のポイントで、所与の閾値に対する入力信号の高低を判定するものと想定される。次いで、クロッキング周期の特定のポイントで、複数の閾値により、信号のデジタル表現が生成される。従来のＡＤＣの場合、変換前に入力信号をフィルタリングしなければならない（アンチエリアジングフィルタ）。このプロセスでは、ノイズや非線形のものが、入力信号に干渉する可能性がある。アクティブ・フィルタが、余分なエネルギーを消費する。検知周期のポイントで変動することを避けるために、クロック信号用のできるだけ鋭いエッジを生成するための試みも行われている。寄生結合により、これらのエッジが原因で、ＡＤＣの内部信号、すなわち、例えば、入力信号と比較される基準電圧においても干渉が発生する。これらの変動により、比較器の判定にエラーが生じてしまう。
国際公開第ＷＯ９９／１３５８３号は、アナログ・デジタル変換器の作動中に起こる比較器オフセットを補正するシステムおよび方法を開示している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
この第１のフィルタ・ラインは、第１の入力基準値を有する。これに関連して、この第１の入力基準値は固定でよい、あるいは自由にプログラム可能でよい。好ましい実施形態では、第１のファーストステージの出力信号を判定するために、この入力信号を第１の入力基準値と比較する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
入力信号は、入力回路により、第１のファーストステージの出力信号に変換されるが、この実施形態では、この出力信号により、規定の第１の入力基準値との規定の関係で入力信号が設定される。この実施形態では、入力信号を照合する狙いは、規定の第１の入力基準値との関係を通して、第１のファーストステージの区別可能な出力信号に変換することである。前記第１のファーストステージの出力信号は、前記入力信号（５）の数学的記号から対応する前記第１の入力基準値を差し引いたものに対応する。この第１の入力基準値は離散値を有し得る。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
本発明のもう一つの目的は、信号をフィルタリングするための、改良された方法を提案することである。この方法には、
入力信号の数値の関数として、入力信号を少なくとも２つの区別可能な第１のファーストステージの出力信号に変換するステップと、前記第１のファーストステージの出力信号を判定するために、第１の入力基準値と比較され、前記第１のファーストステージの出力信号は、前記入力信号（５）の数学的記号から対応する前記第１の入力基準値を差し引いたものに対応するステップと、
所定の周期の間、第１のファーストステージの出力信号を積分するステップと、
その積分の結果に基づいて、第１の積分信号を生成するステップと、
この第１の積分信号を第１の出力基準値と比較するステップと、
その比較の結果に基づいて、第１のセカンドステージの出力信号を生成するステップと、が含まれる。
【国際調査報告】
2018526868.tif 000009
2018526868.tif 000010
2018526868.tif 000011
2018526868.tif 000012