(57)【要約】  電子デバイスに１つ以上のひずみセンサを備えることができる。それぞれのひずみセンサは、ひずみ感知素子と、ひずみ感知素子に直接接続された１つ以上のひずみ信号線とを含む。ひずみセンサ（単数又は複数）は、電子デバイス、電子デバイスの構成要素、及び／又は電子デバイスの入力領域若しくは入力面に加わる力を検出するために使用される。ひずみ感知素子は第１のゲージ率を有するように形成又は処理されており、ひずみ信号線（単数又は複数）は異なる第２のゲージ率を有するように形成又は処理されている。加えて又は代わりに、ひずみ感知素子は第１のコンダクタンスを有するように形成又は処理されており、ひずみ信号線（単数又は複数）は異なる第２のコンダクタンスを有するように形成又は処理されている。
2018529934.tif 000002
【特許請求の範囲】
【請求項１】
電子デバイスの視認可能なエリアに配置される透明なひずみセンサであって、
第１のゲージ率を有する第１の透明な導電材で構成された透明なひずみ感知素子と、
前記透明なひずみ感知素子に直接接続され、第２のゲージ率を有する第２の透明な導電材で構成された透明なひずみ信号線と、
を備え、前記第１のゲージ率は前記第２のゲージ率よりも高い、透明なひずみセンサ。
【請求項２】
前記第１の透明な導電材は第１の電気抵抗を有し、前記第２の透明な導電材は第２の電気抵抗を有し、前記第１の電気抵抗は前記第２の電気抵抗よりも高い、請求項１に記載の透明なひずみセンサ。
【請求項３】
前記第１の透明な導電材及び前記第２の透明な導電材は、それぞれ透明な導電酸化膜を含む、請求項１に記載の透明なひずみセンサ。
【請求項４】
前記第１の透明な導電材は、ガリウムドープ酸化亜鉛膜及びアルミニウムドープ酸化亜鉛膜のうちの一方を含む、請求項３に記載の透明なひずみセンサ。
【請求項５】
前記第２の透明な導電材は酸化インジウムスズ膜を含む、請求項３に記載の透明なひずみセンサ。
【請求項６】
前記第１の透明な導電材は、２つの透明な導電酸化膜の間に配設された絶縁層を含む透明な多層導電構造体を含む、請求項３に記載の透明なひずみセンサ。
【請求項７】
前記ひずみ信号線の前記第２の透明な導電材は、前記第２の電気抵抗を生じるように処理されている、請求項２に記載の透明なひずみセンサ。
【請求項８】
前記第２の透明な導電材は、前記第２の電気抵抗を生じるように１つ以上のドープ剤でドープされている、請求項７に記載の透明なひずみセンサ。
【請求項９】
前記ひずみ感知素子の前記第１の透明な導電材は、前記第１のゲージ率を生じるように処理されている、請求項１に記載の透明なひずみセンサ。
【請求項１０】
前記ひずみ感知素子の前記第１の透明な導電材は、前記第１のゲージ率を生じるようにレーザアニール処理されている、請求項８に記載の透明なひずみセンサ。
【請求項１１】
前記電子デバイスの前記視認可能なエリアは、前記電子デバイスのディスプレイスタックを含む、請求項１に記載の透明なひずみセンサ。
【請求項１２】
電子デバイスの視認可能なエリアに配置される透明なひずみセンサであって、第１のゲージ率及び第１の電気抵抗を有する第１の透明な導電セグメントと、前記第１の導電セグメントに接続されて第２のゲージ率及び第２の電気抵抗を有する第２の導電セグメントとを含む複合型の透明な導電材を備え、前記第１のゲージ率は前記第２のゲージ率よりも高く、前記第１の電気抵抗は前記第２の電気抵抗よりも高い、透明なひずみセンサ。
【請求項１３】
前記透明なひずみセンサに直接接続された少なくとも１つの透明なひずみ信号線を更に備え、前記少なくとも１つの透明な信号線は第３のゲージ率及び第３の電気抵抗を有し、前記第３の電気抵抗は前記第１の電気抵抗及び前記第２の電気抵抗よりも低い、請求項１２に記載の透明なひずみセンサ。
【請求項１４】
前記電子デバイスの前記視認可能なエリアは、前記電子デバイスのディスプレイスタックを含む、請求項１２に記載の透明なひずみセンサ。
【請求項１５】
透明なひずみセンサを生成する方法であって、
第１のゲージ率を有する１つ以上の透明な導電材を含む透明なひずみ感知素子を基板上に設けることと、
前記透明なひずみ感知素子に直接接続された、異なる第２のゲージ率を有する１つ以上の透明な導電材を含む透明なひずみ信号線を前記基板上に設けることと、
を含む方法。
【請求項１６】
前記透明なひずみ感知素子の前記１つ以上の透明な導電材は第１の電気抵抗を有し、前記透明なひずみ信号線の前記１つ以上の透明な導電材は第２の電気抵抗を有し、前記第１の電気抵抗は前記第２の電気抵抗よりも高い、請求項１５に記載の方法。
【請求項１７】
透明なひずみセンサを生成する方法であって、
１つ以上の透明な導電材を含む透明なひずみ感知素子を基板上に設けることと、
前記透明なひずみ感知素子に直接接続された透明なひずみ信号線を前記基板上に設けることと、
前記透明なひずみ感知素子のゲージ率を高めるように前記透明なひずみ感知素子の前記１つ以上の透明な導電材を処理することと、
を含む方法。
【請求項１８】
前記透明なひずみ信号線は、同じ１つ以上の透明な導電材で構成されている、請求項１７に記載の方法。
【請求項１９】
前記透明なひずみ信号線のコンダクタンスを高めるように前記透明なひずみ信号線の前記１つ以上の透明な導電材を処理することを更に含む、請求項１８に記載の方法。
【請求項２０】
前記透明なひずみ感知素子のゲージ率を高めるように前記透明なひずみ感知素子の前記１つ以上の透明な導電材を処理することは、前記透明なひずみ感知素子のゲージ率を高めるように前記透明なひずみ感知素子の前記１つ以上の透明な導電材をレーザアニール処理することを含む、請求項１７に記載の方法。
【請求項２１】
透明なひずみセンサを生成する方法であって、
透明なひずみ感知素子を基板上に設けることと、
前記透明なひずみ感知素子に直接接続された、１つ以上の透明な導電材を含む透明なひずみ信号線を前記基板上に設けることと、
前記透明なひずみ信号線のコンダクタンスを高めるように前記透明なひずみ信号線の前記１つ以上の透明な導電材を処理することと、
を含む方法。
【請求項２２】
前記透明なひずみ感知素子のゲージ率を高めるように前記透明なひずみ感知素子の前記１つ以上の透明な導電材を処理することは、前記透明なひずみ感知素子のゲージ率を高めるように前記透明なひずみ感知素子の前記１つ以上の透明な導電材をレーザアニール処理することを含む、請求項２１に記載の方法。
【請求項２３】
電子デバイスであって、
ディスプレイ用のディスプレイスタックであって、
カバーガラス、
前記カバーガラスの下方に配置されたひずみ検知構造体であって、基板、前記基板の第１の表面に配置された第１の透明なひずみ感知素子、及び前記基板の第２の表面に配置された第２の透明なひずみ感知素子を含むひずみ検知構造体、並びに
それぞれの透明なひずみ感知素子に直接接続された１つ以上の透明なひずみ信号線、
を含む、ディスプレイスタックであって、前記第１の透明なひずみ感知素子及び前記第２の透明なひずみ感知素子は、前記透明なひずみ信号線のゲージ率よりも高いゲージ率を有し、前記第１の透明なひずみ感知素子及び前記第２の透明なひずみ感知素子並びに前記透明なひずみ信号線は、前記ディスプレイを見るときに視認可能なエリアに配置されている、ディスプレイスタックと、
前記透明なひずみ信号線に電気的に接続された検知回路と、
前記検知回路に機能可能に接続され、前記検知回路から受信される信号に基づいて、前記カバーガラスに加わる力の大きさを判定するように構成されたコントローラと、
を備える電子デバイス。
【請求項２４】
前記第１の透明なひずみ感知素子及び前記第２の透明なひずみ感知素子は、それぞれガリウムドープ酸化亜鉛膜及びアルミニウムドープ酸化亜鉛膜のうちの一方で構成されており、前記透明なひずみ信号線は、酸化インジウムスズ膜で構成されている、請求項２３に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本特許協力条約に基づく特許出願は、「Ｔｒａｎｓｐａｒｅｎｔ  Ｓｔｒａｉｎ  Ｓｅｎｓｏｒｓ  ｉｎ  ａｎ  Ｅｌｅｃｔｒｏｎｉｃ  Ｄｅｖｉｃｅ」と題する、２０１５年７月２１日付出願の米国仮特許出願第６２／１９５，０３０号、及び「Ｔｒａｎｓｐａｒｅｎｔ  Ｓｔｒａｉｎ  Ｓｅｎｓｏｒｓ  ｉｎ  ａｎ  Ｅｌｅｃｔｒｏｎｉｃ  Ｄｅｖｉｃｅ」と題する、２０１５年８月１１日付出願の米国特許出願第１４／８２３，９１０号に対する優先権を主張するものであり、それらの内容は、それらの全体を参照することにより本明細書に組み込まれる。
本明細書に記載する実施形態は、概して電子デバイスに関する。より具体的には、本実施形態は、電子デバイスにある１つ以上の透明なひずみセンサに関する。
【背景技術】
【０００２】
物体のひずみを検出又は測定するために、ひずみゲージ、すなわちひずみセンサが使用される。一般的に、ひずみセンサの電気抵抗は、そのセンサが受ける圧縮力及び引張力に比例して変化する。ひずみセンサのゲージ率は、ひずみに対する材料の感度を表している。言い換えれば、ゲージ率は、ひずみセンサの抵抗がひずみでどの程度変化するかを示している。ゲージ率が高いほど、抵抗の変化が大きくなる。ゲージ率が高いほど、より広範なひずみを検出及び測定することができる。
【０００３】
一部の状況では、ひずみセンサを透明な材料で作ることが望ましい。例えば、ユーザがひずみセンサを（例えば、ディスプレイを通して）視覚的に見出せるエリアにひずみセンサが配置されるときに、透明なひずみセンサが使用されることがある。しかしながら、透明なひずみセンサの形成に使用される一部の材料のゲージ率は、低いか又はゼロである。
【発明の概要】
【０００４】
電子デバイスに１つ以上の透明なひずみセンサを備えることができる。本明細書において用いられるように、用語「ひずみセンサ」は、ひずみ感知素子と、ひずみ感知素子に直接接続する１つ以上のひずみ信号線とを指す。一実施形態では、ひずみセンサ（単数又は複数）は、電子デバイス、入力ボタンなど電子デバイスの構成要素、及び／又は電子デバイスの入力領域若しくは入力面、に加わる力を検出するために使用される。非限定的な一例では、１つ以上のひずみセンサを備える力検知デバイスを、電子デバイスのディスプレイスタックに組み込んでもよい。１つ以上のひずみセンサは、ユーザがディスプレイを見るときにユーザにとって視認可能な、ディスプレイスタックのエリアに配置することができる。よって、１つ以上の透明なひずみセンサは、１つの透明な導電材又は２つ以上の透明な導電材で形成することができる。
【０００５】
一部の実施形態では、それぞれの透明なひずみ感知素子は、第１のゲージ率及び第１のコンダクタンスを有するように形成又は処理されている。それぞれの透明なひずみ信号線は、異なる第２のゲージ率及び異なる第２のコンダクタンスを有するように形成又は処理されている。例えば、一実施形態では、透明なひずみ感知素子を形成する１つ以上の透明な材料は、少なくとも１つの透明なひずみ信号線の透明な材料（単数又は複数）よりも高いゲージ率を有してもよい一方で、透明なひずみ感知素子のコンダクタンスは、透明なひずみ信号線（単数又は複数）のコンダクタンスよりも低くてもよい。よって、透明なひずみ感知素子は、透明なひずみ信号線（単数又は複数）よりもひずみに対する感度が高いように構成されており、透明なひずみ信号線（単数又は複数）は、信号をより効果的に送信するように構成されている。
【０００６】
一態様では、透明なひずみセンサは、透明なひずみ感知素子と、ひずみ感知素子に直接接続された透明なひずみ信号線とを備える。透明なひずみ感知素子は、第１のゲージ率を有する第１の透明な導電材で形成されている。透明なひずみ信号線は、第２のゲージ率を有する第２の透明な導電材で形成されている。第１のゲージ率は、一実施形態では、第２のゲージ率よりも高くすることができる。加えて又は代わりに、第１の透明な導電材は第１の電気抵抗を有してもよく、第２の透明な導電材は第２の電気抵抗を有し、第１の電気抵抗は第２の電気抵抗よりも高い。非限定的な例では、透明なひずみ感知素子は、透明なＧＺＯ膜又は透明なＡＺＯ膜で形成されてもよく、少なくとも１つの透明なひずみ信号線は透明なＩＴＯ膜で形成されている。
【０００７】
別の態様では、第１のゲージ率及び第１の電気抵抗を有する少なくとも１つの第１の透明な導電セグメントと、第２のゲージ率及び第２の電気抵抗を有する少なくとも１つの第２の透明な導電セグメントとを含む、複合型の透明な導電材で、透明なひずみセンサを形成することができる。第１の透明な導電セグメントは、第２の透明な導電セグメントに接続されている。第１のゲージ率は第２のゲージ率よりも高くすることができ、第１の電気抵抗は第２の電気抵抗よりも高くすることができる。
【０００８】
別の態様では、透明なひずみセンサは、透明なひずみ感知素子と、透明なひずみ感知素子に直接接続された少なくとも１つの透明なひずみ信号線とを備えることができる。透明なひずみ感知素子及び透明なひずみ信号線（単数又は複数）は同じ１つ以上の透明な導電材で形成することができるが、ひずみ感知素子及び／又は少なくとも１つのひずみ信号線にある透明な導電材（単数又は複数）は１つ以上のドープ剤でドープされて、透明な導電材のゲージ率及び／又はコンダクタンスを変化させてもよい。よって、透明なひずみ感知素子及び少なくとも１つの透明なひずみ信号線は、異なるゲージ率及び／又は電気コンダクタンスを有することができる。一部の実施形態では、透明なひずみ感知素子のゲージ率は、少なくとも１つのひずみ信号線のゲージ率よりも高い。加えて又は代わりに、透明なひずみ感知素子は第１の電気抵抗を有することができ、透明なひずみ信号線（単数又は複数）は第２の全体電気抵抗を有することができ、第１の電気抵抗は第２の電気抵抗よりも高い。
【０００９】
また別の態様では、透明なひずみセンサを生成する方法は、透明なひずみ感知素子を基板上に設けることと、透明なひずみ感知素子に直接接続された透明なひずみ信号線を基板上に設けることと、を含んでもよい。透明なひずみ感知素子は、第１のゲージ率を有する１つ以上の透明な導電材で形成されている。透明なひずみ信号線は、異なる第２のゲージ率を有する１つ以上の透明な導電材で形成されている。
【００１０】
別の態様では、透明なひずみセンサを生成する方法は、１つ以上の透明な導電材を含む透明なひずみ感知素子を基板上に設けることと、ひずみ感知素子に直接接続された透明なひずみ信号線を基板上に設けることと、を含むことができる。透明なひずみ感知素子の１つ以上の透明な導電材は、透明なひずみ感知素子のゲージ率を高めるように処理される。非限定的な一例では、１つ以上の透明な導電材は、透明なひずみ感知素子の結晶性を高めるようにレーザアニール処理されてもよく、このことでゲージ率がより高くなる。一部の実施形態では、透明なひずみ信号線はまた、同じ又は異なる透明な導電材（単数又は複数）で形成することもでき、透明なひずみ信号線の透明な導電材（単数又は複数）は、透明なひずみ信号線のコンダクタンスを高めるように処理されてもよい。
【００１１】
また別の態様では、透明なひずみセンサを生成する方法は、透明なひずみ感知素子を基板上に設けることと、ひずみ感知素子に直接接続された透明なひずみ信号線を基板上に設けることと、を含んでもよい。透明なひずみ信号線は、１つ以上の透明な導電材で形成されている。透明なひずみ信号線の１つ以上の透明な導電材は、透明なひずみ信号線のコンダクタンスを高めるように処理することができる。非限定的な一例では、１つ以上の透明な導電材は、ひずみ信号線の電気抵抗全体を低くする１つ以上のドープ剤でドープされてもよく、これにより、透明なひずみ信号線のコンダクタンスが高くなる。
【００１２】
また別の態様では、電子デバイスは、カバーガラスと、カバーガラスの下方に配置されたひずみ検知構造体と、を備えることができる。ひずみ検知構造体は、基板と、基板の第１の表面に配置された第１の透明なひずみ感知素子と、基板の第２の表面に配置された第２の透明なひずみ感知素子と、を備えてもよい。１つ以上の透明なひずみ信号線が、それぞれの透明なひずみ感知素子に接続されている。一部の実施形態では、第１の透明なひずみ感知素子及び第２の透明なひずみ感知素子は、透明なひずみ信号線のゲージ率よりも高いゲージ率を有する。検知回路が透明なひずみ信号線に電気的に接続されており、コントローラが検知回路に機能可能に接続されている。コントローラは、検知回路から受信される信号に基づいて、カバーガラスに加わる力の大きさを判定するように構成されている。一部の実施形態では、第１の透明なひずみ感知素子及び第２の透明なひずみ感知素子並びに透明なひずみ信号線は、ユーザがディスプレイを見るときにユーザにとって視認可能な、ディスプレイスタックのエリアに配置されている。
【図面の簡単な説明】
【００１３】
本開示は、添付図面とともに以下の詳細な説明により容易に理解されるであろう。添付図面では、同様の参照数字が同様の構造要素を示している。
【図１】１つ以上のひずみセンサを備えることができる電子デバイスの一例を示す図である。
【図２】電子デバイスのディスプレイスタックに使用するのに適した例示的なひずみ感知構造体の平面図を示す図である。
【図３】図２に示す例示的なひずみ感知構造体に使用してもよい光学的に透明な蛇行形のひずみ感知素子の一例の平面図を示す図である。
【図４】図２に示したエリアの拡大図である。
【図５】ひずみセンサを生成するための第１の方法のフローチャートである。
【図６】図２に示すひずみ感知構造体として使用するのに適した第１のひずみ感知構造体の、図４のＡ−Ａ線に沿ってとられた簡略断面図である。
【図７】図２に示すひずみ感知構造体として使用するのに適した第２のひずみ感知構造体の、図４のＡ−Ａ線に沿ってとられた簡略断面図である。
【図８】図２及び図４に示すひずみ感知素子として使用するのに適した第３の例示的なひずみ感知素子の平面図である。
【図９】ひずみセンサを生成するための第２の方法のフローチャートである。
【図１０】ひずみセンサを生成するための第３の方法のフローチャートである。
【図１１】ひずみセンサを生成するための第４の方法のフローチャートである。
【図１２】１つ以上のひずみセンサを備えることができる電子デバイスの例示的なブロック図である。
【図１３】ひずみセンサを備える例示的なディスプレイスタックの断面図である。
【図１４】力に応答しているひずみ感知構造体の簡略断面図である。
【図１５】ひずみセンサに機能可能に接続された検知回路の簡略模式図である。
【発明を実施するための形態】
【００１４】
ここで添付図面に示す代表的な実施形態を詳細に参照する。以下の説明は、それらの実施形態を１つの好ましい実施形態に限定することを意図していない点を理解されたい。反対に、以下の説明は、添付の請求項に規定されるような記述された実施形態の趣旨及び範囲に含むことができるような、代替形態、修正形態、及び均等物をカバーすることを意図している。
【００１５】
以下の開示は、電子デバイス、電子デバイスの構成要素、及び／又は電子デバイスの入力領域に加わる力の大きさに基づくひずみを検出するように構成された１つ以上のひずみセンサを備える電子デバイスに関する。一例として、１つ以上のひずみセンサは電子デバイスのディスプレイスタックに組み込むことができ、ディスプレイスクリーンの上面の少なくとも一部分が入力領域であってもよい。一部の実施形態では、１つ以上の透明なひずみセンサは、ユーザがディスプレイを見るときにユーザにとって視認可能な、ディスプレイスタックのエリアに配置することができる。本明細書にて用いられるように、用語「ひずみセンサ」は、ひずみ感知素子と、ひずみ感知素子に物理的に又は直接的に接続された少なくとも１つのひずみ信号線と、を備える。加えて、「光学的に透明な」及び「透明な」は、透明な、半透明な、又は人の目では観察できない材料を含むように、広く定義される。
【００１６】
一部の実施形態では、それぞれのひずみ感知素子は、第１のゲージ率及び第１のコンダクタンスを有するように形成又は処理されている。それぞれのひずみ信号線は、異なる第２のゲージ率及び異なる第２のコンダクタンスを有するように形成又は処理されている。例えば、一実施形態では、ひずみ感知素子を形成する１つ以上の材料は、少なくとも１つのひずみ信号線の材料（単数又は複数）よりも高いゲージ率を有してもよい一方で、ひずみ感知素子のコンダクタンスは、ひずみ信号線（単数又は複数）のコンダクタンスよりも低くてもよい。よって、ひずみ感知素子は、ひずみ信号線（単数又は複数）よりもひずみに対する感度が高いように構成されており、ひずみ信号線（単数又は複数）は、信号をより効果的に送信するように構成されている。非限定的な例では、ひずみ感知素子は、透明なＧＺＯ膜又は透明なＡＺＯ膜で形成されてもよく、少なくとも１つのひずみ信号線は、透明なＩＴＯ膜で形成されてもよい。
【００１７】
一部の実施形態では、ひずみ感知素子又はひずみ信号線のゲージ率及び／又はコンダクタンスが、電子デバイスの、又は１つ以上のひずみセンサを備える電子デバイスの構成要素の、構造体及び／又は動作条件に少なくとも部分的に基づくことができる。
【００１８】
別の実施形態では、ひずみ感知素子及びひずみ信号線（単数又は複数）を形成した後に、ひずみ感知素子及び／又はひずみ感知素子に接続された１つ以上のひずみ信号線を処理してもよい。非限定的な例では、ひずみ感知素子及びひずみ信号線（単数又は複数）の形成に使用される材料は同じ１つ以上の材料とすることができ、ひずみ感知素子の材料（単数又は複数）及び／又はひずみ信号線の材料（単数又は複数）を処理して、処理される構成要素のコンダクタンス及び／又はゲージ率を調節する。一実施形態では、ひずみ感知素子は、ひずみ感知素子の結晶性を高めるようにレーザアニール処理することができ、このことでゲージ率がより高くなる。加えて又は代わりに、１つ以上のひずみ信号線は、ひずみ信号線（単数又は複数）の電気抵抗全体を低くする１つ以上のドープ剤でドープされてもよく、これにより、ひずみ信号線（単数又は複数）のコンダクタンスが高くなる。
【００１９】
そしてまた別の実施形態では、構成要素のゲージ率及び／又はコンダクタンスを高めるように、ひずみ感知素子及び／又はひずみ信号線（単数又は複数）の形成に使用される製造処理の１つ以上のパラメータを調節してもよい。例えば、一実施形態では、ひずみ感知素子を基板上に配置するときの酸素流量を増加させることができる。酸素流量がより多いことで、ひずみ感知素子中のキャリア濃度及び／又はキャリア移動性を抑えることができる。別の実施形態では、構成要素のゲージ率又はコンダクタンスを高めるように、ひずみ感知素子及び／又はひずみ信号線（単数又は複数）の形成に使用される材料の厚さを調節してもよい。
【００２０】
「上部」、「下部」、「前面」、「背面」、「前縁」、「後縁」などの方向に関する用語は、説明される図（単数又は複数）の向きを参照して使用される。本明細書に記述される実施形態の構成要素は様々な異なる向きで配置することができるため、方向に関する用語は例示のみを目的として使用され、何ら限定を加えるものではない。ディスプレイ又はデバイスの層と共に使用されるとき、方向に関する用語は広く解釈されることを意図しており、したがって、間にある１つ以上の層又は間にある他の特徴又は要素の存在を排除すると解釈されるものではない。このため、別の層の上若しくは層の上方に形成、配置、配設するものとして説明されるか、又は別の層の下若しくは別の層の下方に形成、配置、配設するものとして説明される所与の層は、１つ以上の追加の層又は要素によって後者の層から分離されてもよい。
【００２１】
これら及び他の実施形態について、図１〜図１５を参照して以下で議論する。しかし、当業者であれば、これらの図に関して本明細書で与えられる詳細な説明が単に説明を目的とするものであり、限定するものと解釈されるものではないことを容易に理解するであろう。
【００２２】
図１は、１つ以上のひずみセンサを備えることができる電子デバイスの一例を示している。示された実施形態では、電子デバイス１００はスマートフォンとして実装されている。他の実施形態では、電子デバイスを別様に実装することができる。例えば、電子デバイスは、ラップトップコンピュータ、タブレットコンピューティングデバイス、ウェアラブルコンピューティングデバイス、スマートウォッチ、デジタル音楽プレーヤ、ディスプレイ入力デバイス、遠隔制御デバイス、及び、１つ以上のひずみセンサを備える他の種類の電子デバイスであってもよい。
【００２３】
電子デバイス１００は、ディスプレイ１０４及び１つ以上の入出力（Input/Output、Ｉ／Ｏ）デバイス１０６（ボタンとして示す）を取り囲む、筐体１０２を備える。筐体１０２は、電子デバイス１００の内部構成要素のための外面又は外面の一部を形成することができ、ディスプレイ１０４を少なくとも部分的に取り囲んでもよい。筐体１０２は、前面部品及び背面部品などの、機能可能に接続された１つ以上の構成要素から形成することができる。或いは、筐体１０２は、ディスプレイ１０４に機能可能に接続された単一の部品から形成することができる。
【００２４】
ディスプレイ１０４は、非限定的に、液晶ディスプレイ（Liquid Crystal Display、ＬＣＤ）技術、発光ダイオード（Light Emitting Diode、ＬＥＤ）技術、有機発光ディスプレイ（Organic Light-Emitting Display、ＯＬＥＤ）技術、又は有機電界発光（Organic Electro Luminescence、ＯＥＬ）技術によるマルチタッチ検知タッチスクリーンデバイスなどの任意の好適なディスプレイで実装することができる。
【００２５】
一部の実施形態では、Ｉ／Ｏデバイス１０６は、機械的ボタン、ソフトボタン（例えば、物理的には動かないが、入力を受けるボタン）、ディスプレイ上のアイコン又は画像などであり得る、ホームボタンの形態を取ってもよい。さらに、一部の実施形態では、ボタンは、電子デバイスのカバーガラスの一部として組み込むことができる。図１には示していないが、電子デバイス１００は、マイク、スピーカ、カメラ、並びにネットワーク通信ポート及び／又は電源コードポートなどの１つ以上のポートなどの、他の種類のＩ／Ｏデバイスを備えることができる。
【００２６】
電子デバイス１００の１つ以上の箇所にひずみセンサを備えることができる。例えば、一実施形態では、Ｉ／Ｏデバイス１０６に１つ以上のひずみセンサを備えてもよい。ひずみセンサ（単数又は複数）は、Ｉ／Ｏデバイス１０６に加わる力の大きさ及び／又は力の変化を測定するために使用することができる。別の実施形態では、筐体に加わる力及び／又は力の変化を検出するために、筐体の少なくとも一部分の下に１つ以上のひずみセンサを配置することができる。加えて又は代わりに、ディスプレイ１０４用のディスプレイスタックに１つ以上のひずみセンサを備えてもよい。ひずみセンサ（単数又は複数）は、ディスプレイ又はディスプレイの一部分に加わる力及び／若しくは力の変化を測定するために使用することができる。前述したように、ひずみセンサは、ひずみ感知素子と、ひずみ感知素子に物理的に又は直接的に接続された少なくとも１つのひずみ信号線とを備える。
【００２７】
非限定的な一例では、ディスプレイの上面全体が、ユーザによる１つ以上の力入力を受けるように構成された入力領域であってもよい。図２は、ディスプレイスタックに使用するのに適した例示的なひずみ感知構造体の平面図を示している。ひずみ感知構造体２００は、基板２０２の内部又は上部に形成された、光学的に透明な個々のひずみ感知素子２０４から成る格子を含むことができる。ひずみ感知素子２０４は、基板２０２の片面又は両面の少なくとも一部分の内部又は上部に形成されてもよい。基板２０２は、任意の好適な１つ以上の材料で形成することができる。一実施形態では、基板２０２は、ポリエチレンテレフタレート（PolyEthylene Terephthalate、ＰＥＴ）などの光学的に透明な材料により形成されている。
【００２８】
前に議論したように、ひずみ感知素子２０４は、ディスプレイの入力領域に加わる力の大きさに基づくひずみを検出するように構成されている。ひずみ感知素子２０４は、例えば、ポリエチレンジオキシチオフェン（PolyEthyleneDiOxyThiophene、ＰＥＤＯＴ）、スズドープ酸化インジウム（Tin doped Indium Oxide、ＩＴＯ）膜、ガリウムドープ酸化亜鉛（Gallium doped Zinc Oxide、ＧＺＯ）膜、アルミニウムドープ酸化亜鉛（Aluminum doped Zinc Oxide、ＡＺＯ）膜、炭素ナノチューブ、グラフェン、銀ナノワイヤ、他の金属ナノワイヤ、及びその他の、１つ以上の透明な導電材で形成されてもよい。特定の実施形態では、ひずみ感知素子２０４は、少なくとも部分的に温度特性に関して選択されてもよい。例えば、透明なひずみ感知素子２０４のために選択される材料は、温度が高くなると、電気抵抗が低くなるように、負の温度抵抗係数を有してもよい。
【００２９】
本例では、透明なひずみ感知素子２０４は、直線状検知素子のアレイとして形成されているが、他の形状及びアレイパターンを使用することもできる。多くの例では、個々のそれぞれのひずみ感知素子２０４は、選択された形状及び／又はパターンを有してもよい。例えば、特定の実施形態では、図３に示すパターンなどの蛇行パターンでひずみ感知素子２０４を構成してもよい。他の実施形態では、ひずみ感知素子２０４は、異なるパターン又は構成を有することができる。
【００３０】
ひずみ感知素子２０４は、１つ以上のひずみ信号線（図示せず）に物理的に又は直接的に接続されるように構成された少なくとも２つの電極３００、３０２を備えてもよい。ひずみ信号線（単数又は複数）は導電接触部２０６に接続することができ、同接触部は、ひずみ感知素子２０４を検知回路（不図示）に機能可能に接続する。導電接触部２０６は連続した接触部でもよく、又はひずみ感知素子２０４のアレイを取り囲むか、又は部分的に取り囲むセグメントで形成することができる。他の実施形態では、電極を使用せずにひずみ感知素子２０４を検知回路に電気的に接続してもよい。例えば、膜層の一部として形成された導電トレースを用いて、ひずみ感知素子２０４を検知回路に接続してもよい。
【００３１】
図４を参照すると、図２に示すエリア２０８の拡大図が示されている。ひずみ感知素子２０４それぞれの電極３００、３０２は、それぞれひずみ信号線４００、４０２により、導電接触部２０６に接続されている。ひずみ感知素子２０４と、ひずみ感知素子２０４に物理的に又は直接的に接続されたひずみ信号線４００、４０２とが併せて、ひずみセンサ４０４を形成している。一部の実施形態では、ひずみ感知素子２０４及び／又はひずみ信号線（単数又は複数）４００、４０２のゲージ率及び／又はコンダクタンスは、ひずみ感知構造体２００の構成、電子デバイスの動作条件、及び／又は１つ以上のひずみセンサを備える電子デバイスの構成要素（例えば、ディスプレイ）の動作条件に少なくとも部分的に基づくものとすることができる。
【００３２】
図５は、ひずみセンサを生成するための第１の方法のフローチャートである。はじめに、第１のコンダクタンス及び第１のゲージ率を有するように形成及び処理された材料又は材料の組合せを有する、１つ以上のひずみ感知素子を設ける（ブロック５００）。次に、ブロック５０２に示すように、それぞれのひずみ感知素子に直接接続された１つ以上のひずみ信号線を設けるが、ひずみ信号線（単数又は複数）は、異なる第２のコンダクタンス及び異なる第２のゲージ率を有するように形成及び処理された材料又は材料の組合せを含む。そのようなひずみ感知素子及びひずみ信号線（単数又は複数）の各種の実施形態については、図６〜図１１に関連してより詳細に記載する。
【００３３】
一実施形態では、それぞれのひずみ感知素子の材料（単数又は複数）は、少なくとも１つのひずみ信号線の材料（単数又は複数）のコンダクタンスよりも低いコンダクタンスを有する。例えば、それぞれのひずみ感知素子の材料（単数又は複数）は、少なくとも１つのひずみ信号線の材料（単数又は複数）よりも高い電気抵抗を有してもよい。加えて、ひずみ感知素子の第１のゲージ率は、ひずみ感知素子に接続された少なくとも１つのひずみ信号線の第２のゲージ率よりも高い。よって、ひずみ感知素子は、ひずみ信号線（単数又は複数）よりもひずみに対する感度が高く、ひずみ信号線（単数又は複数）は、信号をより効果的に送信するように構成されている。非限定的な例では、ひずみ感知素子は透明なＧＺＯ膜又は透明なＡＺＯ膜で形成されてもよく、少なくとも１つのひずみ信号線は透明なＩＴＯ膜で形成されてもよい。
【００３４】
図６を参照すると、図２に示したひずみ感知構造体２００として使用するのに適した第１のひずみ感知構造体の、図４のＡ−Ａ線に沿ってとられた簡略断面図が示されている。ひずみ感知構造体６００は、基板２０２の表面に配設されたひずみ感知素子２０４を備える。ひずみ感知素子２０４は、少なくとも１つのひずみ信号線４００に接続されている。前述したように、ひずみ感知素子２０４は、第１のコンダクタンス及び第１のゲージ率を有する材料又は材料の組合せで作られており、少なくとも１つのひずみ信号線４００は、異なる第２のコンダクタンス及び異なる第２のゲージ率を有する材料又は材料の組合せで作られている。
【００３５】
少なくとも１つのひずみ信号線４００は、導電接触部２０６に接続されている。一部の実施形態では、導電接触部は銅で作られており、電子デバイスの視認不能なエリア（例えば、ディスプレイの視認不能なエリア）に配置されている。少なくとも１つのひずみ信号線４００及びひずみ感知素子２０４の少なくとも一部分に、誘電層又は絶縁層６０２を配設してもよい。絶縁層６０２は、ひずみ信号線４００及びひずみ感知素子２０４の保護層の役目を果たしてもよい。ひずみ感知素子及びひずみ信号線（単数又は複数）を実質的に透明な１つ以上の材料で形成する実施形態では、絶縁層６０２は、ひずみ感知素子２０４及び／又は少なくとも１つのひずみ信号線４００の屈折率に実質的に一致する屈折率を有する材料又は材料の組合せで作ることができる。
【００３６】
図７は、図２に示すひずみ感知構造体２００として使用するのに適した第２のひずみ感知構造体の、図４のＡ−Ａ線に沿ってとられた簡略断面図である。ひずみ感知構造体７００は、ひずみ感知素子２０４を除き、図６に示すひずみ感知構造体６００と同様である。図７の実施形態では、ひずみ感知素子２０４は、２つの導電材７０４の層の間に配置された絶縁材７０２の層を含む交互する多層の透明な導電構造体である。導電材７０４のそれぞれの層は、第１のコンダクタンス及び第１のゲージ率を有する材料又は材料の組合せで作ることができる。一部の実施形態では、ひずみ感知素子２０４の多層構造体は、図６のひずみ感知素子２０４（例えば、導電材の均質な層）よりも低い全体電気抵抗を有する一方で、より高いゲージ率を提供するように構成されている。非限定的な一例では、透明な導電材のそれぞれの層は、透明なＧＺＯ膜又は透明なＡＺＯ膜で形成することができる。
【００３７】
ひずみ感知素子２０４に接続されたひずみ信号線４００は、ひずみ感知素子２０４の多層構造体の全体コンダクタンス及びゲージ率とは異なるコンダクタンス及びゲージ率を有する材料又は材料の組合せで形成することができる。前述したように、ひずみ感知素子２０４の全体的なコンダクタンスは、ひずみ信号線（単数又は複数）のコンダクタンスよりも低くてもよい一方で、ひずみ感知素子２０４のゲージ率は、ひずみ信号線（単数又は複数）のゲージ率よりも高くすることができる。
【００３８】
図６及び図７に示す実施形態では、ひずみ感知素子は、ひずみ感知素子に接続された少なくとも１つのひずみ信号線のゲージ率よりも高いゲージ率を有する。より高いゲージ率によって、ひずみに対するひずみ感知素子の感度をひずみ信号線（単数又は複数）よりも上げることができる。加えて、一部の実施形態では、ひずみ信号線（単数又は複数）の電気コンダクタンスは、ひずみ感知素子のコンダクタンスよりも高い。より高いコンダクタンスによって、１つ以上のひずみ信号線は、ひずみ感知素子により生じた信号を導電接触部２０６に効率的に送信する。
【００３９】
図８を参照すると、図２及び図４に示すひずみ感知素子２０４として使用するのに適したひずみ感知素子の第３の実施例の平面図を示している。ひずみ感知素子８００は、異なる特性を有する２つ以上の材料で形成された複合型のひずみ感知素子である。例示した実施形態では、複合型のひずみ感知素子８００の１つのセグメント８０２が第１のコンダクタンス及び第１のゲージ率を有する第１の導電材で作られており、別のセグメント８０４が異なる第２のコンダクタンス及び異なる第２のゲージ率を有する第２の導電材で作られており、第１のコンダクタンスは第２のコンダクタンスよりも高く、第２のゲージ率は第１のゲージ率よりも高い。
【００４０】
複合型のひずみ感知素子に直接接続された１つ以上のひずみ信号線は、ひずみ感知素子の全体ゲージ率及び全体コンダクタンスとは異なるゲージ率及びコンダクタンスを有するように形成されている、又は処理されている。例えば、ひずみ感知素子は、少なくとも１つのひずみ信号線のゲージ率よりも高い全体ゲージ率を有する。より高い全体ゲージ率によって、ひずみに対するひずみ感知素子の感度をひずみ信号線（単数又は複数）よりも上げることができる。加えて、一部の実施形態では、ひずみ信号線（単数又は複数）の電気コンダクタンスは、ひずみ感知素子の全体コンダクタンスよりも高い。より高いコンダクタンスに基づいて、ひずみ信号線（単数又は複数）は、ひずみ感知素子により生じた信号を導電接触部２０６（図２及び図４を参照）に効果的に送信することができる。
【００４１】
セグメント８０２、８０４は同じ寸法を有することができ、又は１つのセグメント（例えば、セグメント８０２）が他のセグメント（例えば、セグメント８０４）とは異なる寸法を有することができる。例えば、１つのセグメントが別のセグメントよりも長くてもよく、これにより所与のゲージ率及び／又はコンダクタンスが提供される。一部の実施形態では、所与のゲージ率は、閾値ゲージ率と等しい、又はより高いゲージ率とすることができる。所与のゲージ率及び／又はコンダクタンスは、電子デバイス、又は１つ以上の複合型のひずみセンサを備える電子デバイスの構成要素の、構造体及び／又は動作条件に少なくとも部分的に基づくことができる。一実施形態では、少なくとも２つの同じセグメント（例えば、少なくとも２つのセグメント８０２）が異なる寸法を有することができる。よって、少なくとも１つのセグメント８０２が、別のセグメント８０２とは異なる寸法を有することができ、及び／又は少なくとも１つのセグメント８０４が、別のセグメント８０４とは異なる寸法を有することができる。別の実施形態では、全てのセグメントが、異なる寸法を有することができる。そして一部の実施形態では、複合型のひずみ感知素子８００は、異なる特性を有する３つ以上の材料で形成されてもよい。
【００４２】
図６〜図８に示すひずみセンサの実施形態は、２つ以上の異なる材料で形成されている。材料は、所与のゲージ率及び／又は電気コンダクタンスのために選択されている。他の実施形態では、ひずみ感知素子及びひずみ信号線（単数又は複数）を形成した後に、ひずみ感知素子及び／又はひずみ感知素子に接続された１つ以上のひずみ信号線のいずれかを処理することによって、ひずみセンサを生成することができる。例えば、一部の実施形態では、ひずみ感知素子及びひずみ信号線の形成に使用される材料は同じ材料であり、ひずみ感知素子及び／又はひずみ信号線は、処理される構成要素のコンダクタンス及び／又はゲージ率を調節するように処理されている。図９及び図１０に示す方法は、それぞれひずみ感知素子及びひずみ信号線（単数又は複数）を処理する。
【００４３】
図９は、ひずみセンサを生成するための第２の方法のフローチャートである。はじめに、ブロック９００に示すように、ひずみ感知素子及びひずみ感知素子に接続されたひずみ信号線（単数又は複数）を設ける。ひずみ感知素子及びひずみ信号線（単数又は複数）の両方は、１つ以上の好適な材料で形成されている。前述したように、一部の実施形態では、ひずみ感知素子及び１つ以上のひずみ信号線は、例えば、透明な導電酸化膜などの同じ材料で形成されている。次に、ブロック９０２に示すように、ひずみ感知素子のゲージ率を高めるようにひずみ感知素子を処理する。ひずみ感知素子は、ひずみ感知素子のゲージ率を高める任意の好適な技術により処理されてもよい。例えば、一実施形態では、ひずみ感知素子は、ひずみ感知素子の結晶性を高めるようにレーザアニール処理され、そのことでゲージ率がより高くなる。
【００４４】
図１０は、ひずみセンサを生成するための第３の方法のフローチャートである。はじめに、ブロック９００に示すように、ひずみ感知素子及びひずみ感知素子に接続されたひずみ信号線（単数又は複数）を設ける。ひずみ感知素子及びひずみ信号線（単数又は複数）の両方は、１つ以上の好適な材料で形成されている。前述したように、一部の実施形態では、ひずみ感知素子及び１つ以上のひずみ信号線は、例えば、透明な導電酸化膜などの同じ材料で形成されている。
【００４５】
次に、ブロック１０００に示すように、ひずみ信号線（単数又は複数）は、１つ以上のひずみ信号線のコンダクタンスを高めるように処理される。ひずみ信号線（単数又は複数）は、ひずみ信号線（単数又は複数）のコンダクタンスを高める任意の好適な技術により処理されてもよい。例えば、一実施形態では、１つ以上のひずみ信号線は、ひずみ信号線（単数又は複数）の電気抵抗全体を低くする１つ以上のドープ剤でドープされ、これにより、ひずみ信号線（単数又は複数）のコンダクタンスが高くなる。例えば、１つ以上のドープ剤は、ひずみ信号線（単数又は複数）のコンダクタンスを高めるように、ひずみ信号線（単数又は複数）に拡散させることができる。
【００４６】
また他の実施形態では、構成要素のゲージ率及び／又はコンダクタンスを高めるように、ひずみ感知素子及び／又はひずみ信号線（単数又は複数）の形成に使用される製造処理の１つ以上のパラメータを調節することができる。図１１は、ひずみセンサを生成するための例示的な第４の方法のフローチャートである。はじめに、より高いゲージ率を有するひずみ感知素子を生成するように、基板上へのひずみ感知素子の形成に使用される処理の１つ以上のパラメータを調節する。例えば、一実施形態では、ひずみ感知素子を基板上に配置するときに酸素流量を増加させる。酸素流量がより高いことで、ひずみ感知素子中のキャリア濃度及び／又はキャリア移動性を抑えることができる。別の実施形態では、ひずみ感知素子のゲージ率を高める及び／又は電気抵抗を低めるように、ひずみ感知素子の形成に使用される材料の厚さを調節する。例えば、ひずみ感知素子の材料は、より低い抵抗性を提供する、より薄い層として形成することができる。
【００４７】
次に、ブロック１１０２に示すように、１つ以上のひずみ信号線を基板上に形成し、ひずみ感知素子に接続する。ひずみ信号線（単数又は複数）のコンダクタンスを高めるように、ひずみ信号線（単数又は複数）の形成に使用される製造処理の１つ以上のパラメータを変更してもよい。加えて又は代わりに、１つ以上のひずみ信号線は、ひずみ信号線（単数又は複数）のコンダクタンスを高めるように、形成後に処理することができる。
【００４８】
一部の実施形態では、基板（例えば、図２の基板２０２）の表面上に透明な導電酸化膜の完全なシートを形成して同表面を横切って延在させることができ、ひずみ感知素子及び／又はひずみ信号線を生成するように該膜の領域又はエリアを選択することができる。例えば、透明な導電酸化膜の上にマスクを形成することができ、そこでは、ひずみ感知素子の箇所に対応するマスクの選択エリアが除去される。透明な導電酸化膜の露出した選択領域は、次いで、透明な導電酸化膜の完全なシートにひずみ感知素子を生成するようにドープすることができる。１つ以上のドープ剤は、所与のゲージ率を有する、又は閾値ゲージ率と等しい若しくはより高いゲージ率を有する、ひずみ感知素子を生成するように選択することができる。同様に、ひずみ信号線の箇所に対応するマスクの選択エリアを除去することができ、透明な導電酸化膜の露出した選択領域は、透明な導電酸化膜の完全なシートにひずみ信号線を生成するようにドープすることができる。１つ以上のドープ剤は、所与のコンダクタンスを有するか、又は閾値コンダクタンスと等しい若しくはより高いコンダクタンスを有する、ひずみ信号線を生成するように選択することができる。
【００４９】
他の実施形態では、基板（例えば、図２の基板２０２）の表面上に透明な導電酸化膜の２つ以上のシートを形成することができ、ひずみ感知素子及び／又はひずみ信号線を生成するように該膜の領域又はエリアを選択することができる。例えば、ひずみ感知素子の箇所に対応する開口を有する１つのマスクを、透明な導電酸化膜の少なくとも一部分の上に形成することができる。透明な導電酸化膜の露出した領域は、次いで、透明な導電酸化膜の完全なシートにひずみ感知素子を生成するようにドープすることができる。導電酸化膜のシートの少なくとも一部分の上に第２のマスクを形成することができる。第２のマスクは、ひずみ信号線の箇所に対応する箇所に開口を有することができる。透明な導電酸化膜の露出した選択領域は、ひずみ信号線を形成するようにドープすることができる。
【００５０】
図１２を参照すると、１つ以上のひずみセンサを含むことができる電子デバイスの例示的なブロック図が示されている。前に議論したように、構成要素又は電子デバイスに加わる力を検出するために、１つ以上のひずみセンサを各種の構成要素及び／又は電子デバイスの１つ以上の異なる箇所に配置することができる。示された電子デバイス１２００は、１つ以上の処理デバイス１２０２、メモリ１２０４、１つ以上の入出力（Ｉ／Ｏ）デバイス１２０６、電源１２０８、１つ以上のセンサ１２１０、ネットワーク通信インタフェース１２１２、及びディスプレイ１２１４を備えることができ、それぞれについてより詳細に説明する。
【００５１】
１つ以上の処理デバイス１２０２は、電子デバイス１２００の動作の一部又は全てを制御することができる。処理デバイス（単数又は複数）１２０２は、デバイスの実質的に全ての構成要素と、直接的又は間接的に通信することができる。例えば、１つ以上のシステムバス１２１６又は他の通信機構が、処理デバイス（単数又は複数）１２０２、メモリ１２０４、Ｉ／Ｏデバイス（単数又は複数）１２０６、電源１２０８、１つ以上のセンサ１２１０、ネットワーク通信インタフェース１２１２、及び／又はディスプレイ１２１４の間の通信を提供することができる。１つ以上のひずみセンサから受信される信号に基づいて、Ｉ／Ｏデバイス１２０６、ディスプレイ、及び／又は電子デバイス１２００に加わる力の大きさ及び／又は力の変化を判定するように、少なくとも１つの処理デバイスを構成することができる。
【００５２】
処理デバイス（単数又は複数）１２０２は、データ又は命令を処理、受信、又は送信できる任意の電子デバイスとして実装することができる。例えば、１つ以上の処理デバイス１２０２は、マイクロプロセッサ、中央演算処理装置（Central Processing Unit、ＣＰＵ）、特定用途向け集積回路（Application-Specific Integrated Circuit、ＡＳＩＣ）、デジタル信号プロセッサ（Digital Signal Processor、ＤＳＰ）、又は複数のそのようなデバイスの組合せとすることができる。本明細書に記載するとおり、用語「処理デバイス」とは、単一のプロセッサ若しくは処理ユニット、複数のプロセッサ、複数の処理ユニット、又は他の適切に構成された１つ以上のコンピューティング要素を包含することを意図している。
【００５３】
メモリ１２０４は、電子デバイス１２００によって使用できる電子データを記憶することができる。例えば、メモリ１２０４は、オーディオファイル、文書ファイル、タイミング信号及び制御信号、動作設定及びデータ、並びに画像データなどの、電気的なデータ又はコンテンツを記憶することができる。メモリ１２０４は、任意の種類のメモリとして構成することができる。単に例として、メモリ１２０４は、ランダムアクセスメモリ、リードオンリーメモリ、フラッシュメモリ、リムーバブルメモリ、又は他の種類の記憶素子として、任意の組合せで実装することができる。
【００５４】
１つ以上のＩ／Ｏデバイス１２０６は、ユーザ又は別の電子デバイスとの間でデータを送信及び／又は受信することができる。Ｉ／Ｏデバイス（単数又は複数）１２０６の例としては、タッチスクリーン若しくはトラックパッドなどのタッチ検知デバイス、１つ以上のボタン、マイク、触覚デバイス、スピーカ、及び／又は力検知デバイス１２１８が挙げられるが、これらに限定されない。力検知デバイス１２１８は、１つ以上のひずみセンサを備えることができる。ひずみセンサ（単数又は複数）は、図２〜図１１に関連して前に議論したひずみセンサのうちの１つとして構成することができる。
【００５５】
一例として、図１に示したＩ／Ｏデバイス１０６は、力検知デバイス１２１８を備えてもよい。前述したように、力検知デバイス１２１８は、図２〜図１１に示した実施形態のうちの１つに従って構成された１つ以上のひずみセンサを備えることができる。ひずみセンサ（単数又は複数）から受信される信号（単数又は複数）に基づいて、Ｉ／Ｏデバイス１０６に加わる力の大きさ、及び／又は加わる力の変化を判定することができる。
【００５６】
電源１２０８は、電子デバイス１２００にエネルギを提供できる任意のデバイスで実装することができる。例えば、電源１２０８は、１つ以上のバッテリ若しくは充電式バッテリ、又は電子デバイスを壁コンセントなどの別の電源に接続する接続ケーブルとすることができる。
【００５７】
電子デバイス１２００は、電子デバイス１２００の上部又は内部の実質的に任意の場所に配置された１つ以上のセンサ１２１０を備えてもよい。１つ以上のセンサ１２１０は、画像、圧力、光、熱、タッチ、力、温度、湿度、動き、相対移動、生体データなどが挙げられるがそれらに限定されない、質的に任意の種類の特性を検知するように構成されてもよい。例えば、センサ（単数又は複数）１２１０は、画像センサ、温度センサ、光又は光学センサ、加速度計、環境センサ、ジャイロスコープ、磁石、健康モニタリングセンサなどでもよい。一部の実施形態では、１つ以上のセンサ１２１０は、１つ以上のひずみセンサを備える力検知デバイスを備えることができる。ひずみセンサ（単数又は複数）は、図２〜図１１に関連して前に議論したひずみセンサのうちの１つとして構成することができる。
【００５８】
一例として、図１に示す電子デバイスは、筐体１０２の少なくとも一部分の内部又は下部に力検知デバイス１２２０を備えてもよい。力検知デバイス１２２０は、図２〜図１１に関連して前に議論したひずみセンサのうちの１つとして構成されてもよい１つ以上のひずみセンサを備えることができる。ひずみセンサ（単数又は複数）から受信される信号（単数又は複数）に基づいて、筐体１０２に加わる力の大きさ、及び／又は加わる力の変化を判定することができる。
【００５９】
ネットワーク通信インタフェース１２１２は、他の電子デバイスとの間のデータ送信を容易にすることができる。例えば、ネットワーク通信インタフェースは、無線及び／又は有線のネットワーク接続を介して電子信号を送信することができる。無線及び有線のネットワーク接続の例としては、セルラー、Ｗｉ−Ｆｉ、Ｂｌｕｅｔｏｏｔｈ(登録商標)、赤外線、ＲＦＩＤ、イーサネット（登録商標）、及びＮＦＣが挙げられるが、これらに限定されない。
【００６０】
ディスプレイ１２１４は、ユーザに視覚的な出力を提供することができる。ディスプレイ１２１４は、液晶ディスプレイ（ＬＣＤ）技術、発光ダイオード（ＬＥＤ）技術、有機発光ディスプレイ（ＯＬＥＤ）技術、有機電界発光（ＯＥＬ）技術、又は別の種類のディスプレイ技術によるマルチタッチ感知タッチスクリーンなどが挙げられるがこれらに限定されない、任意の好適な技術により実装することができる。一部の実施形態では、ディスプレイ１２１４は、ユーザが電子デバイス１２００と相互作用することを可能にする入力デバイスとして機能することができる。例えば、ディスプレイは、タッチ検知デバイス１２２２を備えることができる。タッチ検知デバイス１２２２は、ディスプレイがタッチディスプレイ又はマルチタッチディスプレイとして機能することを可能にすることができる。
【００６１】
加えて又は代わりに、ディスプレイ１２１４は、力検知デバイス１２２４を備えてもよい。一部の実施形態では、力検知デバイス１２２４は、ディスプレイ１２１４のディスプレイスタックに備えられる。力検知デバイス１２２４は、１つ以上のひずみセンサを備えることができる。ひずみセンサ（単数又は複数）から受信される信号（単数又は複数）に基づいて、ディスプレイ１２１４、又はディスプレイの上に配設されたカバーガラスに加わる力の大きさ、及び／又は加わる力の大きさの変化を判定することができる。ひずみセンサ（単数又は複数）は、図２〜図１１に関連して前に議論したひずみセンサのうちの１つとして構成することができる。
【００６２】
図１２は、単なる例示であることに留意されたい。他の実施例では、電子デバイスは、図１２に示したものよりも少ない、又は多い構成要素を備えてもよい。加えて又は代わりに、電子デバイスはシステム内に備えられることができ、図１２に示す１つ以上の構成要素は、電子デバイスから分離しているが電子デバイスと通信している。例えば、電子デバイスは、個別のディスプレイと機能可能に接続されてもよく、又は通信してもよい。別の実施例として、電子デバイスから分離したメモリに１つ以上のアプリケーション又はデータを記憶することができる。一部の実施形態では、個別のメモリは、クラウドベースのシステム又は関連付けられた電子デバイスにあることができる。
【００６３】
前述したように、ディスプレイ（例えば、図１のディスプレイ１０４）のディスプレイスタックに、１つ以上のひずみセンサを備える力検知デバイスを備えることができる。図１３は、ひずみセンサを備える例示的なディスプレイスタックの断面図を示す。ディスプレイスタック１３００は、前面偏光子１３０２の上に配置されたカバーガラス１３０１を備える。カバーガラス１３０１は、例えば、ガラス、プラスチック、サファイア、又はそれらの組合せなどの任意の好適な材料で作られた可撓性タッチ可能面とすることができる。カバーガラス１３０１は、ユーザによるタッチ及び力入力を受けることによって、タッチ検知デバイス及び力検知デバイスの入力領域の役目を果たすことができる。ユーザは、１本以上の指又はスタイラスなどの別の要素で、カバーガラス１３０１にタッチする及び／又は力を加えることができる。
【００６４】
カバーガラス１３０１と前面偏光子１３０２との間に接着層１３０４を配設することができる。例えば光学的に澄んだ接着剤など、任意の好適な接着剤を接着層に使用することができる。前面偏光子１３０２の下方にディスプレイ層１３０６を配置することができる。前述したように、ディスプレイ層１３０６は、液晶ディスプレイ（ＬＣＤ）、発光ダイオード（ＬＥＤ）ディスプレイ、及び有機発光ダイオード（ＯＬＥＤ）ディスプレイなどの各種の形態をとってもよい。一部の実施形態では、ディスプレイ層１３０６は、ガラスから形成することができる、又はガラス基板を有することができる。本明細書に記載する実施形態は、マルチタッチタッチスクリーンＬＣＤディスプレイ層を備える。
【００６５】
加えて、ディスプレイ層１３０６は、１つ以上の層を含むことができる。例えば、ディスプレイ層１３０６が、ＶＣＯＭバッファ層、ＬＣＤディスプレイ層、並びにディスプレイ層の上及び／又は下に配設された導電層を含むことができる。一実施形態では、導電層は、酸化インジウムスズ（ＩＴＯ）層を備えてもよい。
【００６６】
ディスプレイ層１３０６の下方に背面偏光子１３０８を配置してもよく、背面偏光子１３０８の下方にひずみ感知構造体１３１０を配置してもよい。ひずみ感知構造体１３１０は、基板１３１２の第１の表面１３１６にある個々の透明なひずみセンサ１３１４の第１の組と、基板１３１２の第２の表面１３２０にある個々の透明なひずみセンサの第２の組とを有する基板１３１２を備える。例示した実施形態では、透明なひずみセンサの第１の組及び第２の組は、ディスプレイスタックのうちユーザにとって視認可能なエリアに配置されている。前述したように、ひずみセンサは、ひずみ感知素子と、ひずみ感知素子に物理的に又は直接的に接続された１つ以上のひずみ信号線とを含む。例示した実施形態では、第１の表面１３１６及び第２の表面１３２０は、それぞれ基板１３１２の対面する上面及び下面である。接着層１３２２が、基板１３１２を背面偏光子１３０８に取りつけてもよい。
【００６７】
前述したように、ひずみセンサは、直線状ひずみセンサのアレイとして形成されてもよい。個々のひずみセンサ１３１４の第１の組のそれぞれのひずみ感知素子は、個々のひずみセンサ１３１６の第２の組のひずみ感知素子のうちの対応する１つと垂直に位置合わせされている。多くの実施形態では、個々のそれぞれのひずみ感知素子は、選択された形状を取ってもよい。例えば、特定の実施形態では、ひずみ感知素子は、図３に示す蛇行パターンと同様の蛇行パターンで構成されてもよい。
【００６８】
ひずみ感知構造体１３１０の下方にバックライトユニット１３２４を配設する（例えば、取り付ける）ことができる。バックライトユニット１３２４は、基板１３１２のうちひずみ感知素子を含まない１つ以上の部分を支持するように構成されてもよい。例えば、図１３に示すように、バックライトユニット１３２４は、基板１３１２の端部を支持することができる。他の実施形態では、バックライトユニットを別様に構成してもよい。
【００６９】
ひずみセンサは、一般的に、導電コネクタ１３２８によって検知回路１３２６に接続されている。検知回路１３２６は、それぞれのひずみ感知素子の電気特性の変化を検出するように構成されている。本例では、検知回路１３２６は、ひずみ感知素子の電気抵抗の変化を検出するように構成されてもよく、抵抗の変化は、カバーガラス１３０１に加わる力と相関付けることができる。一部の実施形態では、検知回路１３２６は、ひずみセンサ１３１４、１３１６の電気抵抗の変化の相対的な差異に基づいて、タッチの箇所に関する情報を提供するように構成されてもよい。
【００７０】
前述したように、一部の実施形態では、ひずみ感知素子は、透明な導電酸化膜で形成されている。入力領域（例えば、カバーガラス１３０１）に力を加えると、平面状のひずみ感知構造体１３１０はひずみ、透明な導電酸化膜の電気抵抗は、ひずみに比例して変化する。図１４に示すように、力は、ひずみ感知構造体１３１０を僅かに屈曲させることができる。ひずみ感知構造体１３１０の下面１４００が伸長する一方で、上面１４０２が圧縮する。ひずみ感知素子は、表面の伸長又は圧縮を測定し、それらの測定値は、入力領域に加わる力の大きさに相関付けることができる。
【００７１】
垂直に位置合わせされた２つのひずみ感知素子（例えば、１３３０及び１３３２）が、ひずみ検知デバイス１３３４を形成している。検知回路１３２６は、それぞれのひずみ検知デバイス１３３４から信号を受信し、それぞれのひずみ検知デバイスの電気特性の差異を判定するように適合されてもよい。例えば、上述したように、カバーガラス１３０１で力を受けてもよく、その力は、ひずみ感知構造体１３１０を屈曲させる。検知回路１３２６は、ひずみ検知デバイス（単数又は複数）１３３４から受信される信号に基づいて１つ以上のひずみ検知デバイスの電気特性（例えば、電気抵抗）の変化を検出するように構成されており、それらの変化は、カバーガラス１３０１に加わる力の大きさに相関付けられる。
【００７２】
例示した実施形態では、ひずみ感知構造体１３１０とバックライトユニット１３２４の間に隙間１３３６が存在する。ひずみ測定値は、基板１３１２の上面１３１６のある点での力及び基板１３１２の下面１３２０のその点での下面からの力を本質的に測定する。隙間１３３６があるときには、下面１３２０には力が存在しない。よって、上面１３１６の力は、下面１３２０の力から独立して測定することができる。代替的な実施形態では、ひずみ感知構造体１３１０は、ディスプレイスタック１３００が隙間１３３６を含まないときに、ディスプレイ層の上方に配置されてもよい。
【００７３】
他の実施形態では、ひずみ感知構造体を別様に構成することができる。例えば、ひずみ感知構造体は、基板の１面に１組のみのひずみ感知素子を含むことができる。ひずみ感知素子の組から受信される信号に基づいて、入力領域に加わる力の大きさ又は力の変化を判定するように、処理デバイスを構成してもよい。
【００７４】
図１５を参照すると、ひずみ検知デバイスに機能可能に接続された検知回路の簡略模式図が示されている。垂直に位置合わせされた２つのひずみ感知素子を含むひずみ検知デバイス１３３４（図１３を参照）は、分圧器として構成された２つの抵抗器ＲSENSEとしてモデル化することができる。基準分圧器１５０２は、２つの基準抵抗器ＲREFを備える。一実施例として、ひずみ検知デバイス１３３４及び基準分圧器１５０２はホイートストンブリッジ回路としてモデル化されてもよく、ひずみ検知デバイス１３３４がホイートストンブリッジ回路の一方のハーフブリッジを形成し、基準分圧器１５０２がホイートストンブリッジ回路の他方のハーフブリッジを形成する。他の実施形態では、ひずみセンサ及び基準抵抗器を別様にモデル化することができる。例えば、ひずみ感知構造体が１組のみのひずみ感知素子を備えてもよく、特定のひずみ感知素子及び基準抵抗器をホイートストンハーフブリッジ回路としてモデル化することができる。
【００７５】
第１の基準電圧（ＶREF_TOP）がノード１５０４で受けられ、第２の基準電圧（ＶREF_BOT）がノード１５０６で受けられる。ひずみ検知デバイス１３３４のノード１５０８での力信号及び基準分圧器１５０２のノード１５１０での基準信号が、検知回路１５１２により受けられる。検知回路１５１２は、力と２つの分圧器の基準信号との差異に基づいて、ひずみ検知デバイス１３３４の電気特性（例えば、電気抵抗）の変化を検出するように構成されている。変化は、電子デバイスの対応する入力領域（例えば、図１２のカバーガラス１２０１）に加わる力の大きさに相関付けることができる。
【００７６】
様々な実施形態について、それらの特定の特徴を具体的に参照しながら詳細に説明してきたが、本開示の趣旨及び範囲内で、変形及び変更を施してもよいことが理解されるであろう。例えば、１つ以上のひずみ感知素子を不透明な非金属材料で形成することができる。加えて又は代わりに、ひずみ感知素子と対応するひずみ信号線（単数又は複数）とが同一平面上にない（異なる平面状の表面にある）ように、１つ以上のひずみ感知素子を１つの層に形成し、ひずみ信号線（単数又は複数）を別の層に形成することができる。ひずみ感知素子とひずみ信号線の間の電気接触部を生成するように、１つ以上の介在層を通じてビアを形成することができる。
【００７７】
本明細書では具体的な実施形態について記述してきたが、適用例はこれらの実施形態に限定されないことに留意されたい。具体的には、入れ替え可能な場合、一実施形態に関連して記述されている任意の特徴を他の実施形態に使用してもよい。同様に、異なる実施形態の特徴は、入れ替え可能な場合、交換されてもよい。
【図１】
2018529934.tif 000003
【図２】
2018529934.tif 000004
【図３】
2018529934.tif 000005
【図４】
2018529934.tif 000006
【図５】
2018529934.tif 000007
【図６】
2018529934.tif 000008
【図７】
2018529934.tif 000009
【図８】
2018529934.tif 000010
【図９】
2018529934.tif 000011
【図１０】
2018529934.tif 000012
【図１１】
2018529934.tif 000013
【図１２】
2018529934.tif 000014
【図１３】
2018529934.tif 000015
【図１４】
2018529934.tif 000016
【図１５】
2018529934.tif 000017
【手続補正書】
【提出日】平成30年1月18日(2018.1.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電子デバイスに配置されるひずみセンサであって、
第１のゲージ率を有する第１の導電材で構成されたひずみ感知素子と、
前記ひずみ感知素子に直接接続され、第２のゲージ率を有する異なる第２の導電材で構成されたひずみ信号線と、
を備え、前記第１のゲージ率は前記第２のゲージ率よりも高い、ひずみセンサ。
【請求項２】
前記第１の導電材は第１の電気抵抗を有し、前記第２の導電材は第２の電気抵抗を有し、前記第１の電気抵抗は前記第２の電気抵抗よりも高い、請求項１に記載のひずみセンサ。
【請求項３】
前記第１の導電材及び前記第２の導電材はそれぞれ導電酸化膜を含む、請求項１に記載のひずみセンサ。
【請求項４】
前記第１の導電材は、ガリウムドープ酸化亜鉛膜及びアルミニウムドープ酸化亜鉛膜のうちの一方を含む、請求項３に記載のひずみセンサ。
【請求項５】
前記第２の導電材は酸化インジウムスズ膜を含む、請求項３に記載のひずみセンサ。
【請求項６】
前記第１の導電材は、２つの導電酸化膜の間に配設された絶縁層を含む多層導電構造体を含む、請求項１に記載のひずみセンサ。
【請求項７】
前記ひずみ信号線の前記第２の導電材は、前記第２の電気抵抗を生じるように処理されている、請求項２に記載のひずみセンサ。
【請求項８】
前記第２の導電材は、前記第２の電気抵抗を生じるように１つ以上のドープ剤でドープされている、請求項７に記載のひずみセンサ。
【請求項９】
前記ひずみ感知素子の前記第１の導電材は、前記第１のゲージ率を生じるように処理されている、請求項１に記載のひずみセンサ。
【請求項１０】
前記ひずみ感知素子の前記第１の導電材は、前記第１の導電材の結晶性を高めて前記第１のゲージ率を生じるようにレーザアニール処理されている、請求項９に記載のひずみセンサ。
【請求項１１】
前記ひずみセンサは、前記電子デバイスのディスプレイスタックに配置されている、請求項１に記載のひずみセンサ。
【請求項１２】
電子デバイスに配置されるひずみセンサであって、
複合型の導電材を含むひずみ感知素子を備え、前記導電材は、
第１のゲージ率及び第１の電気抵抗を有する第１の導電セグメントと、
前記第１の導電セグメントに接続され、第２のゲージ率及び第２の電気抵抗を有する第２の導電セグメントと、
を含み、
前記第１のゲージ率は前記第２のゲージ率よりも高く、前記第１の電気抵抗は前記第２の電気抵抗よりも高い、ひずみセンサ。
【請求項１３】
前記ひずみ感知素子に直接接続された少なくとも１つのひずみ信号線を更に備え、前記少なくとも１つのひずみ信号線は、第３のゲージ率及び第３の電気抵抗を有し、前記第３の電気抵抗は前記第１の電気抵抗及び前記第２の電気抵抗よりも低い、請求項１２に記載のひずみセンサ。
【請求項１４】
前記ひずみ感知素子は、前記電子デバイスのディスプレイスタックに配置されている、請求項１２に記載のひずみセンサ。
【請求項１５】
ひずみセンサを生成する方法であって、
第１のゲージ率を有する１つ以上の第１の導電材を含むひずみ感知素子を基板上に設けることと、
前記ひずみ感知素子に直接接続された、前記１つ以上の第１の導電材とは異なる、異なる第２のゲージ率を有する１つ以上の第２の導電材を含むひずみ信号線を前記基板上に設けることと、
を含む方法。
【請求項１６】
前記ひずみ感知素子の前記１つ以上の第１の導電材は第１の電気抵抗を有し、前記ひずみ信号線の前記１つ以上の第２の導電材は第２の電気抵抗を有し、前記第１の電気抵抗は前記第２の電気抵抗よりも高い、請求項１５に記載の方法。
【請求項１７】
ひずみセンサを生成する方法であって、
１つ以上の導電材を含むひずみ感知素子を基板上に設けることと、
前記ひずみ感知素子に直接接続されたひずみ信号線を前記基板上に設けることと、
前記ひずみ感知素子のゲージ率を高めるために、前記１つ以上の導電材の結晶度を調節するように前記ひずみ感知素子の前記１つ以上の導電材を処理することと、
を含む方法。
【請求項１８】
前記ひずみ信号線は、同じ１つ以上の導電材で構成されている、請求項１７に記載の方法。
【請求項１９】
前記ひずみ信号線のコンダクタンスを高めるように前記ひずみ信号線の前記１つ以上の導電材を処理することを更に含む、請求項１８に記載の方法。
【請求項２０】
前記１つ以上の導電材の前記結晶度を調節するように前記ひずみ感知素子の前記１つ以上の導電材を処理することは、前記ひずみ感知素子の前記ゲージ率を高めるために、前記１つ以上の導電材の前記結晶性を高めるように前記ひずみ感知素子の前記１つ以上の導電材をレーザアニール処理することを含む、請求項１７に記載の方法。
【請求項２１】
ひずみセンサを生成する方法であって、
ひずみ感知素子を基板上に設けることと、
前記ひずみ感知素子に直接接続された、１つ以上の導電材を含むひずみ信号線を前記基板上に設けることと、
前記ひずみ信号線のコンダクタンスを高めるように前記ひずみ信号線の前記１つ以上の導電材を１つ以上のドープ剤でドープすることと、
を含む方法。
【請求項２２】
電子デバイスであって、
ディスプレイ用のディスプレイスタックであって、
カバーガラス、及び
前記カバーガラスの下方に配置されたひずみ検知構造体、
を含み、前記ひずみ検知構造体は、
基板、
前記基板の第１の表面に配置された第１のひずみ感知素子、
前記基板の第２の表面に配置された第２のひずみ感知素子、及び
それぞれのひずみ感知素子に直接接続された１つ以上のひずみ信号線、
を含む、ディスプレイスタックと、
前記ひずみ信号線に電気的に接続された検知回路と、
前記検知回路に機能可能に接続され、前記検知回路から受信される信号に基づいて、前記カバーガラスに加わる力の大きさを判定するように構成されたコントローラと、
を備え、
前記第１のひずみ感知素子及び前記第２のひずみ感知素子は、前記ひずみ信号線のゲージ率よりも高いゲージ率を有し、
前記第１のひずみ感知素子及び前記第２のひずみ感知素子は１つ以上の第１の導電材を含み、前記ひずみ信号線は前記１つ以上の第１の導電材とは異なる１つ以上の第２の導電材を含む、電子デバイス。
【請求項２３】
前記第１のひずみ感知素子及び前記第２のひずみ感知素子は、それぞれガリウムドープ酸化亜鉛膜及びアルミニウムドープ酸化亜鉛膜のうちの一方で構成されており、前記ひずみ信号線は酸化インジウムスズ膜で構成されている、請求項２２に記載の電子デバイス。
【国際調査報告】
2018529934.tif 000018
2018529934.tif 000019