(57)【要約】【課題】  一様性を増加させた抵抗ＲＡＭ（ＲＲＡＭ）装置及び関連する製造方法が記載される。【解決手段】  一層多数のＲＲＡＭセルを包含しているチップ全体に亘り性能の一層大きな一様性は、照射損傷の使用を介してスイッチング層内に向上されたチャンネルを一様に形成することにより達成することが可能である。種々の記載する実施例に基づいて、該照射はイオン、電磁フォトン、中性粒子、電子、及び超音波の形式とすることが可能である。【選択図】  図１【特許請求の範囲】
【請求項１】
抵抗ランダムアクセスメモリ装置において、
第１電極、
第２電極、及び
該第１及び第２電極の間のスイッチング領域であって、該スイッチング領域内の夫々の位置に延在しており且つ荷電種の向上された移動度を与える形態とされており且つ該第１及び第２電極間に印加されるスイッチング電圧で変化する夫々の電気抵抗を有している１個又はそれ以上の向上された移動度経路構造を具備している該スイッチング領域、
を有しており、前記向上された移動度経路構造が該スイッチング領域を介して通過した後に該スイッチング領域の外側に付着されるイオンを包含するイオン注入によって該スイッチング領域内に発生される損傷を有している、抵抗ランダムアクセスメモリ装置。
【請求項２】
前記向上された移動度経路構造が、ブレークダウン電圧に等しいか又はそれより大きな電圧を該スイッチング領域を横断して印加するのではなく該イオン注入によって形成される請求項１記載の抵抗メモリ装置。
【請求項３】
基板を有しており、前記第１電極が該基板上で且つ該スイッチング領域下方に付着された下部電極であり、且つ前記第２電極が該スイッチング領域の上方に配設された上部電極である請求項１記載の抵抗メモリ装置。
【請求項４】
前記イオン注入において使用されるイオンの大部分が該スイッチング領域下側に付着されている請求項３記載の抵抗メモリ装置。
【請求項５】
前記イオン注入において使用されるイオンの大部分が該下部電極下側に付着されている請求項４記載の抵抗メモリ装置。
【請求項６】
該損傷の内の少なくとも幾らかが該イオン注入によって起こされる衝突イベントに起因するものであり、且つ該衝突イベントの大部分が該スイッチング領域下側で発生している請求項３記載の抵抗メモリ装置。
【請求項７】
前記イオン注入において注入されたイオンの分布プロファイルにおける支配的なピークが該スイッチング領域の下側にある請求項３記載の抵抗メモリ装置。
【請求項８】
前記イオン注入が該スイッチング領域の厚さを介しての実質的な衝突イベントを発生させる請求項３記載の抵抗メモリ装置。
【請求項９】
該スイッチング層と該第１電極との間にバリア層を有しており、そのバリア層が該イオン注入によって機能的に崩壊されている請求項１記載の抵抗メモリ装置。
【請求項１０】
該スイッチング領域と該第２電極との間にバリア層を有しており、そのバリア層が該イオン注入によって機能的に崩壊されている請求項１記載の抵抗メモリ装置。
【請求項１１】
前記イオン注入が該第１及び第２電極を介してのものである請求項１記載の抵抗メモリ装置。
【請求項１２】
前記第２電極が該スイッチング領域の上方にあり、且つそれを介して前記イオン注入が行われる第１部分及びその後に形成される厚くなる部分を有している請求項１記載の抵抗メモリ装置。
【請求項１３】
第一次の平坦な上部表面を具備している下側に存在する基板を有しており、該第１電極と該スイッチング領域との間の第１の平坦な界面及び該スイッチング領域と該第２電極との間の第２の平坦な界面が該下側に存在する基板の該第一次の平坦な上部表面と非平行である請求項１記載の抵抗メモリ装置。
【請求項１４】
該第１及び第２の平坦な界面が該下側に存在する基板の該第一次の平坦な上部表面に対して略垂直である請求項１３記載の抵抗メモリ装置。
【請求項１５】
前記イオン注入において、該イオンが該下側に存在する基板の該第一次の平坦な上部表面に対して垂直である方向に主に注入される請求項１４記載の抵抗メモリ装置。
【請求項１６】
前記イオン注入によって発生された該スイッチング領域内の欠陥を有しており、その欠陥は該第１及び第２の平坦な界面に対して垂直な面を横断して略一様に分布されている請求項１５記載の抵抗メモリ装置。
【請求項１７】
該イオン注入が、主に、該下側に存在する基板の該第一次の平坦な上部表面に対して鋭角である方向である請求項１４記載の抵抗メモリ装置。
【請求項１８】
（ｉ）該スイッチング領域と該第１電極との間に形成されており且つ前記イオン注入によって機能的に崩壊されているバリア層、及び
（ｉｉ）該スイッチング領域と該第２電極と間に形成されており且つ前記イオン注入によって機能的に崩壊されているバリア層、
の内の少なくとも一つを有している請求項１３記載の抵抗メモリ装置。
【請求項１９】
該スイッチング領域が遷移金属酸化物物質から形成されている請求項１記載の抵抗メモリ装置。
【請求項２０】
該注入されるイオンが、Ａｇ，Ｔｉ，Ｔａ，Ｈｆ，Ｏ，Ｎ，Ａｕ，Ｆｅ，Ｎｉ，Ｔｉ，Ｔａ，Ｖ，Ｐｂ，Ｂｉ，Ｗ，Ｈ，Ａｒ，Ｃ，Ｓｉ，Ｂ，Ｐ，Ｇａ，Ａｓ，Ｔｅ，Ａｌ，Ｚｎ，Ｉｎ，Ｓｎからなるグループから選択されるものである請求項１記載の抵抗メモリ装置。
【請求項２１】
該スイッチング領域が前記イオン注入によってインシチュで形成される請求項１記載の抵抗メモリ装置。
【請求項２２】
該注入が該スイッチング領域内への酸素イオンの注入を包含しており、該スイッチング領域が初期的に一つ又はそれ以上の遷移金属物質から形成されている請求項２１記載の抵抗メモリ装置。
【請求項２３】
該スイッチング領域がビルトイン応力を有しており且つ該イオン注入が該スイッチング領域内の該応力を増加させ且つ前記向上された移動度の経路構造の形成を容易化させる請求項１記載の抵抗メモリ装置。
【請求項２４】
該スイッチング領域が、大原子質量原子及び前記ビルトイン応力を発生させる不整合物質層の内の少なくとも一つを有している請求項２３記載の抵抗メモリ装置。
【請求項２５】
該向上された移動度経路構造が前記イオン注入における衝突イベントによって少なくとも部分的に形成されており、その衝突イベントは該スイッチング領域を介して実質的に一様に分布されている請求項１記載の抵抗メモリ装置。
【請求項２６】
抵抗ランダムアクセスメモリ装置を製造する方法において、
第１電極を形成し、
スイッチング層を形成し、
該スイッチング層が該第１電極との間にあるように第２電極を形成し、
イオン注入を実施して、イオンの一部が該スイッチング層に入り且つそこから出て、それにより該第１及び第２電極間にスイッチング電圧を印加させることによって該スイッチング層を介しての前記第１及び第２電極間の抵抗を増加させ且つ減少させることが可能であるように荷電種の向上された移動度を与える一つ又はそれ以上の向上された移動度の経路構造を形成することを容易化させる、
ことを包含している方法。
【請求項２７】
該一つ又はそれ以上の向上された移動度の経路構造を形成することが、該スイッチング層に対するブレークダウン電圧に等しいか又はそれより大きな電圧を該スイッチング層へ印加させるのでは無く該イオン注入に起因するものである請求項２６記載の方法。
【請求項２８】
前記第１電極が基板の上方で且つ該スイッチング層の下側にある下部電極であり、且つ前記第２電極が該スイッチング層の上方にある上部電極である請求項２６記載の方法。
【請求項２９】
前記イオン注入において該スイッチング層内に入るイオンの大部分が該スイッチング層から出る請求項２８記載の方法。
【請求項３０】
該イオン注入は衝突イベントを発生させ且つ該衝突イベントの大部分は該スイッチング層の下側の位置で発生する請求項２８記載の方法。
【請求項３１】
該イオン注入は、該スイッチング層と該第１電極との間に形成されているバリア層、及び該スイッチング層と該第２電極との間に形成されているバリア層、の内の少なくとも一つを機能的に崩壊させる請求項２６記載の方法。
【請求項３２】
該第１電極と該スイッチング層との間の第１の平坦な界面及び該スイッチング層と該第２電極との間の第２の平坦な界面が、下側に存在する基板の第一次の平坦な上部表面と略垂直である請求項２６記載の方法。
【請求項３３】
該イオン注入が、主に、該下側に存在する基板の該第一次の平坦な上部表面に対して垂直な方向におけるものである請求項３２記載の方法。
【請求項３４】
該イオン注入が、該スイッチング層と該第１電極との間に形成されているバリア層及び該スイッチング層と該第２電極との間に形成されているバリア層の内の少なくとも一つを機能的に崩壊させる請求項３２記載の方法。
【請求項３５】
抵抗ランダムアクセスメモリ装置において、
第１電極、
第２電極、
該第１及び第２電極間にあるスイッチング領域
を有しており、該スイッチング領域は該スイッチング領域における夫々の位置において延在している一つ又はそれ以上の向上された移動度の経路構造を有しており、且つ該経路構造は、荷電種の向上された移動度を与える形態とされており、且つ該一つ又はそれ以上の経路構造を横断して該第１及び第２電極間に印加されるスイッチング電圧で変化する夫々の電気抵抗を有しており、
前記向上された移動度の経路構造は、該スイッチング領域内に指向された電磁照射によって該スイッチング領域内に発生された実質的に一様な損傷を有している、抵抗ランダムアクセスメモリ装置。
【請求項３６】
該電磁照射が、Ｘ線、ガンマ線、ＵＶ光、可視光、及びＩＲ光からなるグループから選択されるタイプの照射を包含している請求項３５記載の抵抗メモリ装置。
【請求項３７】
該電磁照射が、約３ＫｅＶ乃至約１００ＫｅＶの範囲のエネルギを有するガンマ線又はＸ線を包含している請求項３５記載の抵抗メモリ装置。
【請求項３８】
該電磁放射が約２０ＫｅＶ乃至約３０ＫｅＶの範囲のエネルギを有するＸ線を包含している請求項３７記載の抵抗メモリ装置。
【請求項３９】
該電磁照射が約２５ＫｅＶ乃至約２７ＫｅＶの範囲のエネルギを有するＸ線を包含している請求項３８記載の抵抗メモリ装置。
【請求項４０】
前記損傷が、該第１及び第２電極及び該スイッチング層の内の少なくとも一つを介して通過した後に該照射によってインシチュで発生される請求項３５記載の抵抗メモリ装置。
【請求項４１】
更に、該電磁照射の前に前記第２電極上方に積層状に形成されている複数個のスイッチング層及び電極を有している請求項４０記載の抵抗メモリ装置。
【請求項４２】
前記損傷が、同時的に電磁的に照射される少なくとも３個のスイッチング層内に形成される請求項４１記載の抵抗メモリ装置。
【請求項４３】
更に、該第１電極下側に形成されている照射バリア層を有しており、その照射バリア層は該電磁照射に対する露呈から前記バリア層下側の領域を保護する形態とされている請求項３５記載の抵抗メモリ装置。
【請求項４４】
該照射バリア層がＷ，Ｔａ，Ｂｉ，Ａｕ，Ｐｂからなるグループから選択される物質から構成されている請求項４３記載の抵抗メモリ装置。
【請求項４５】
（ｉ）該スイッチング層と該第２電極との間に形成されており且つ前記電磁照射によって機能的に崩壊されているバリア層、及び（ｉｉ）該スイッチング層と該第２電極との間に形成されており且つ該電磁照射によって機能的に崩壊されているバリア層、の内の少なくとも一つを包含している請求項３５記載の抵抗メモリ装置。
【請求項４６】
第一次の平坦な表面を有している下側に存在している基板を包含しており、且つ該第１電極と該スイッチング領域との間の第１の平坦な界面及び該スイッチング領域と該第２電極との間の第２の平坦な界面が、該下側に存在している基板の該第一次の平坦な上部表面に対して略垂直である請求項３５記載の抵抗メモリ装置。
【請求項４７】
抵抗ランダムアクセスメモリ装置を製造する方法において、
第１電極を形成し、
スイッチング領域を形成し、
該スイッチング領域が該第１電極との間に位置されるように第２電極を形成し、
該スイッチング領域内にエネルギを指向させることにより該スイッチング領域を損傷させ、それにより該第１及び第２電極間にスイッチング電圧を印加させることにより該スイッチング領域を介して前記第１及び第２電極間の抵抗を増加させ且つ減少させることが可能であるように荷電種の向上された移動度を与える一つ又はそれ以上の向上された移動度の経路構造を形成することを容易化させる、
ことを包含している方法。
【請求項４８】
該指向されるエネルギがイオン、電子、Ｘ線、ガンマ線、ＵＶ及びＩＲ光を含む光、及び超音波の内の一つ又はそれ以上の形式にある請求項４７記載の方法。
【請求項４９】
該損傷が衝突イベントを発生し且つ該衝突イベントの大部分が該スイッチング領域以外の位置において発生する請求項４８記載の方法。
【請求項５０】
該指向されるエネルギが、少なくとも、該第１電極の一部及び該第２電極の一部を介して通過する請求項４７記載の方法。
【請求項５１】
該指向されるエネルギが、該スイッチング領域と該第１電極と間に形成されているバリア層及び該スイッチング領域と該第２電極との間に形成されているバリア層の内の少なくとも一つを機能的に崩壊させる請求項５０記載の方法。
【請求項５２】
抵抗ランダムアクセスメモリ装置において、
第１電極、
第２電極、
該第１及び第２電極間にあるスイッチング領域、
を有しており、該スイッチング領域は、該スイッチング領域における夫々の位置において延在しており且つ荷電種の向上された移動度を与える形態とされている複数の向上された移動度の経路構造であって該経路構造を横断して該第１及び第２電極間に印加されるスイッチング電圧で夫々の電気抵抗が変化する該経路構造を有しており、
前記向上された移動度の経路構造は、該スイッチング領域内へ照射され、該スイッチング領域を通過し、且つ該スイッチング領域を超えて延在する指向されたエネルギによって該スイッチング領域内に発生される損傷を有している、抵抗ランダムアクセスメモリ装置。
【請求項５３】
該向上された移動度の経路構造が、イオン、電子、Ｘ線、ガンマ線、ＵＶ及びＩＲ光を含む光、及び超音波の内の一つ又はそれ以上の形式での指向されたエネルギによって該スイッチング層内に発生される損傷を有している請求項５２記載の抵抗メモリ装置。
【請求項５４】
該向上された移動度の経路構造が、該スイッチング領域内へのイオン注入によって該スイッチング領域内に発生される損傷を有している請求項５２記載の抵抗メモリ装置。
【請求項５５】
該向上された移動度の経路構造が、Ｘ線、ガンマ線、及び電子の内の少なくとも一つの形式での指向されたエネルギによって該スイッチング領域内に発生される損傷を有している請求項５２記載の抵抗メモリ装置。
【請求項５６】
該向上された移動度の経路構造が、Ｘ線の波長よりも一層長い波長を有する照射の形式での指向されたエネルギによって該スイッチング領域内に発生される損傷を有している請求項５２記載の抵抗メモリ装置。
【請求項５７】
抵抗ランダムアクセスメモリ装置において、
第１電極、
第２電極、
該第１及び第２電極間にあるスイッチング領域、
を有しており、該スイッチング領域は該スイッチング領域内の夫々の位置において延在している一つ又はそれ以上の向上された移動度の経路構造を有しており、該経路構造は荷電種の向上された移動度を与える形態とされており且つ該一つ又はそれ以上の経路構造を横断して該第１及び第２電極間に印加されるスイッチング電圧で変化する夫々の電気抵抗を有しており、
前記向上された移動度の経路構造は、該スイッチング領域内へ指向される約３ＫｅＶ乃至約１００ＫｅＶの範囲のエネルギを有している電磁照射によって該スイッチング領域内に発生される実質的に一様な損傷を有している、抵抗ランダムアクセスメモリ装置。
【請求項５８】
抵抗ランダムアクセスメモリ装置において、
複数の第１電極からなる積層体、
複数の第２電極からなる積層体、
各々が該複数の第１電極の内の一つと該複数の第２電極の内の一つとの夫々の対の間にある複数のスイッチング層からなる積層体、
を有しており、
該複数のスイッチング領域の各々が、荷電種の向上された移動度を与える形態とされている一つ又はそれ以上の向上された移動度の経路構造を有しており、該経路構造は該経路構造を横断して印加されるスイッチング電圧で変化する夫々の電気抵抗を有しており、
前記向上された移動度の経路構造は、該積層体における該複数のスイッチング領域内へ及び該複数のスイッチング領域を介して同時的に照射される指向されたエネルギによって該複数のスイッチング領域内に発生された損傷を有している、
抵抗ランダムアクセスメモリ装置。
【請求項５９】
該指向されたエネルギによって発生された前記損傷はイオン注入の形式での指向されたエネルギによって発生されたものである請求項５８記載の抵抗メモリ装置。
【請求項６０】
該指向されたエネルギによって発生された前記損傷は１−１００ＫｅＶのエネルギ範囲における照射の形式での指向されたエネルギによって発生されたものである請求項５８記載の抵抗メモリ装置。
【請求項６１】
該スイッチング領域の積層体は２−２０個のスイッチング領域を有している請求項５８記載の抵抗メモリ装置。
【請求項６２】
各々が第１及び第２電極とスイッチング領域とを有している横方向に離隔されている複数の積層体からなるアレイを包含しており、該横方向に離隔されている積層体は電線によって相互接続されており且つ統合されたメモリ構造を形成している請求項５８記載の抵抗メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願参照
本願は、以下の特許出願に対して可能な範囲で優先権を主張し且つそれらの内容を引用により取り込む。
【０００２】
国際特許出願番号ＰＣＴ／ＵＳ１４／０３９９９０、２０１４年５月２９日出願；
米国仮出願番号６２／１０００２８号、２０１５年１月５日出願；
米国仮出願番号６２／１１２１５９号、２０１５年２月４日出願；
米国仮出願番号６２／１３２５０７号、２０１５年３月１３日出願；
米国仮出願番号６２／１３７２８２号、２０１５年３月２４日出願；
米国仮出願番号６２／１４４３２８号、２０１５年４月７日出願；
米国仮出願番号６２／１４５４５０号、２０１５年４月９日出願；
米国仮出願番号６２／１５１３９４号、２０１５年４月２２日出願；
米国仮出願番号６２／１７１２０９号、２０１５年６月４日出願；
米国仮出願番号６２／１７２１１０号、２０１５年６月７日出願。
【０００３】
更に、本特許出願は以下の出願の各々に関連しており且つそれを引用により取り込む。
【０００４】
米国仮出願番号６１／８２８６６７号、２０１３年５月２９日出願；
米国仮出願番号６１／８５９７６４号、２０１３年７月２９日出願。
【０００５】
本発明は、大略、主に抵抗（resistive）ランダムアクセスメモリ（「抵抗変化型ランダムアクセスメモリ」とも言う）装置に関するものである。更に詳細には、幾つかの実施例は電圧を形成する必要性無しに、荷電種の移動度を向上させるために注入型及び／又は照射型のチャンネルのような通路構造で形成された抵抗ランダムアクセスメモリに関するものである。
【背景技術】
【０００６】
抵抗ランダムアクセスメモリ（ＲＲＡＭ，ＲｅＲＡＭ，又はメモリスター（memristor）とも言う）装置の製造において、典型的には遷移金属酸化物であるスイッチング層が上部電極と下部電極との間に位置される。そのバルクスイッチング層は初期的には非導通状態である。しかしながら、該上部電極と下部電極との間に十分に大きな電圧（「フォーミング電圧」）を印加することによって、該バルクスイッチング層内に場当たり的な導通経路を形成することが可能である。一般的に物質の品質及びスイッチング層の厚さに依存するフォーミング電圧は、ブレークダウン電圧と等しいものとなることが可能であり且つ数ボルトから数十ボルトの範囲となる場合がある。導通経路が一度形成されると、適宜に印加される電圧（「スイッチング電圧」）によってリセットさせるか（破壊されて高抵抗となる）、又はセット（リフォーム即ち再度フォーミングされてより低い抵抗となる）させることが可能である。フォーミングプロセス及び印加された電界の下で荷電種が移動するための経路の場当たり的な性質は、システム適用のための大規模メモリ／コンピューティングアレイに対して望ましいものではない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許公開明細書ＵＳ２００８／００９０３３７Ａ１
【特許文献２】米国特許公開明細書ＵＳ２００４／０１６０８１２Ａ１
【特許文献３】米国特許公開明細書ＵＳ２００８／０１８５５７２Ａ１
【特許文献４】米国特許公開明細書ＵＳ２００８／０２９６５５０Ａ１
【発明の概要】
【発明が解決しようとする課題】
【０００８】
印加電界の下での荷電イオン／空位（vacancies）／電子によって取られる経路は場当たり的となる傾向があるので、ＲＲＡＭの電流及び電圧の特性において著しい変動がしばしば観察される。この様な変動は、スイッチング電圧における変動と、状態の抵抗率（高抵抗率状態（ＨＲＳ）及び低抵抗率状態（ＬＲＳ））における変動と、の両方の変動を包含している。更に、それらの変動は、しばしば、同一のチップ内の異なるＲＲＡＭ装置間においてのみならず、同一のＲＲＡＭ装置の再現性の両方において示される。それらの変動は、システムの観点からは極めて望ましくないものである。というのは、単一のメモリ要素に対してその動作点を動的に決定するために各メモリを尋問するためにアルゴリズム及び多分装置を開発することが必要だからである。数十億個乃至数兆個のメモリ要素を取り扱うことを考慮すると、これらの変動は全体的なデータ格納及び検索プロセスの性能をかなりスローダウンさせる場合がある。
【０００９】
本書においてクレームされる要旨は何らかの特定の欠点を解消するか又は上述したような環境においてのみ動作する実施例に制限されるものではない。寧ろ、この背景は、本書に記載される幾つかの実施例を実施させることが可能な一つの例示的な技術分野を例示するために与えてあるに過ぎない。
【課題を解決するための手段】
【００１０】
幾つかの実施例によれば、
ここに開示される実施例の幾つかは、第１電極と、第２電極と、該第１及び第２電極の間にあるスイッチング領域であって該スイッチング領域内の夫々の位置に延在している１個又はそれ以上の向上された移動度経路構造を有しており且つ荷電種の向上された移動度を提供し且つ該第１及び第２電極間に印加されるスイッチング電圧と共に変化する夫々の電気抵抗を有している形態とされている該スイッチング領域と、を具備しており、前記向上された移動度経路構造体が該スイッチング領域を通過した後に該スイッチング領域の外側にデポジット（deposit）されるイオンを含むイオン注入によって発生された該スイッチング領域内の損傷を有している抵抗ランダムアクセスメモリ装置を有している。
【００１１】
幾つかの実施例においては、該向上された移動度経路構造体は、該スイッチング領域を横断してブレークダウン電圧と等しいか又はそれより大きな電圧の印加よりは寧ろ該イオン注入によって形成される。
【００１２】
幾つかの実施例においては、該抵抗メモリ装置は基板を包含しており、その場合に、該第１電極は該基板の上方で且つ該スイッチング領域の下方に配置される下部電極であり、且つ該第２電極は該スイッチング領域の上方に配置される上部電極である。
【００１３】
幾つかの実施例においては、該イオン注入において使用されるイオンの大多数は該スイッチング領域の下方にデポジットされる。
【００１４】
幾つかの実施例においては、該イオン注入において使用されるイオンの大多数は該下部電極の下側にデポジットされる。
【００１５】
幾つかの実施例においては、該スイッチング領域における損傷の少なくとも幾つかは該イオン注入によって発生される衝突事象に起因するものであり、且つ該衝突事象の大多数は該スイッチング領域の下側で発生する。
【００１６】
幾つかの実施例においては、前記イオン注入において使用されるイオンの分布プロファイルにおける支配的なピークは該スイッチング領域の下側である。
【００１７】
幾つかの実施例においては、該イオン注入は該スイッチング領域の厚さ全体に亘って相当な衝突事象を発生させる。
【００１８】
幾つかの実施例においては、該抵抗メモリ装置は該スイッチング層と該第１電極との間にバリア層を包含しており、そのバリア層は該イオン注入によって機能的に破壊乃至は崩壊されている。
【００１９】
幾つかの実施例においては、該抵抗メモリ装置は、該スイッチング領域と該第２電極との間にバリア層を包含しており、そのバリア層は該イオン注入によって機能的に破壊されている。
【００２０】
幾つかの実施例においては、該イオン注入は該第１及び第２電極を介してのものである。
【００２１】
幾つかの実施例においては、該第２電極は該スイッチング領域の上方であり且つそれを介して前記イオン注入が行われる第１部分とその後に形成される増肉部分とを有している。
【００２２】
幾つかの実施例においては、該抵抗メモリ装置は、第一次（primary）の平坦な上部表面を具備している下側に存在する基板を包含しており、該第１電極と該スイッチング領域との間の第１の平坦な界面及び該スイッチング領域と該第２電極との間の第２の平坦な界面は該下側に存在する基板の該第一次の平坦な上部表面とは平行ではない。
【００２３】
幾つかの実施例においては、該第１及び第２の平坦な界面は該下側に存在する基板の該第一次の平坦な上部表面に対して略垂直である。
【００２４】
幾つかの実施例においては、該イオン注入において、該イオンは、主に、該下側に存在する基板の該第一次の平坦な上部表面に対して垂直である方向に注入される。
【００２５】
幾つかの実施例においては、該抵抗メモリ装置は、該スイッチング領域において該イオン注入によって発生される欠陥を有しており、その欠陥は該第１及び第２の平坦な界面に対して垂直な面に亘って略一様に分布されている。
【００２６】
幾つかの実施例においては、該イオン注入は、主に、該下側に存在する基板の該第一次の平坦な上部表面に対して鋭角である方向においてのものである。
【００２７】
幾つかの実施例においては、該抵抗メモリ装置は、（ｉ）該スイッチング領域と該第１電極との間に形成されており且つ前記イオン注入によって機能的に破壊されているバリア層、及び（ｉｉ）該スイッチング領域と該第２電極との間に形成されており且つ前記イオン注入によって機能的に破壊されているバリア層、の内の少なくとも一つを包含している。
【００２８】
幾つかの実施例においては、該スイッチング領域は遷移金属酸化物物質から形成されている。
【００２９】
幾つかの実施例においては、該注入されるイオンは、Ａｇ，Ｔｉ，Ｔａ，Ｈｆ，Ｏ，Ｎ，Ａｕ，Ｆｅ，Ｎｉ，Ｔｉ，Ｔａ，Ｖ，Ｐｂ，Ｂｉ，Ｗ，Ｈ，Ａｒ，Ｃ，Ｓｉ，Ｂ，Ｐ，Ｇａ，Ａｓ，Ｔｅ，Ａｌ，Ｚｎ，Ｉｎ，Ｓｎからなるグループから選択される。
【００３０】
幾つかの実施例においては、該スイッチング領域は前記イオン注入によってインシチュに即ちその場において形成される。
【００３１】
幾つかの実施例においては、該注入は該スイッチング領域内に酸素イオンを注入することを包含しており、該スイッチング領域は初期的に一つ又はそれ以上の遷移金属物質から形成される。
【００３２】
幾つかの実施例においては、該スイッチング領域はビルトインストレスを有しており且つ該イオン注入は該スイッチング領域におけるストレス（応力）を増加させ且つ前記向上された移動度経路構造の作成を容易化させる。
【００３３】
幾つかの実施例においては、該スイッチング領域は、前記ビルトインストレスを発生させる不整合型物質層及び大原子質量原子の内の少なくとも一つを有している。
【００３４】
幾つかの実施例においては、少なくとも部分的には、該スイッチング領域における該向上された移動度経路構造は前記イオン注入における衝突事象によって形成され、その衝突事象は該スイッチング領域に亘って実質的に一様に分布されている。
【００３５】
幾つかの実施例は、抵抗ランダムアクセスメモリ装置を製造する方法を包含しており、該方法は、第１電極を形成し、スイッチング層を形成し、該スイッチング層が該第１電極と第２電極との間にあるように該第２電極を形成し、且つイオン注入を行ってそのイオンの一部が該スイッチング層の中に入ると共にそこから出て、それにより該スイッチング領域を介しての前記第１及び第２電極の間の抵抗を該第１及び第２電極の間にスイッチング電圧を印加させることにより増加させ且つ減少させることが可能であるように荷電種の向上された移動度を与える一つ又はそれ以上の向上された移動度経路構造を形成することを容易化させる。
【００３６】
該方法の幾つかの実施例においては、一つ又はそれ以上の向上された移動度経路構造の該形成が、該スイッチング層に対するブレークダウン電圧に等しいか又はそれより大きな電圧を該スイッチング層へ印加させるよりも寧ろ該イオン注入に起因するものである。
【００３７】
該方法の幾つかの実施例においては、該第１電極は基板の上方で且つ該スイッチング層の下側にある下部電極であり、且つ前記第２電極は該スイッチング層の上方にある上部電極である。
【００３８】
該方法の幾つかの実施例においては、該イオン注入において該スイッチング層内に入る該イオンの大多数は該スイッチング層から出る。
【００３９】
該方法の幾つかの実施例においては、該イオン注入は衝突事象を発生させ、且つその衝突事象の大部分は該スイッチング層下側の位置において発生する。
【００４０】
該方法の幾つかの実施例においては、該イオン注入は、該スイッチング層と該第１電極との間に形成されているバリア層、及び該スイッチング層と該第２電極との間に形成されているバリア層、の内の少なくとも一つを機能的に破壊する。
【００４１】
該方法の幾つかの実施例においては、該第１電極と該スイッチング層との間の第１の平坦な界面及び該スイッチング層と該第２電極との間の第２の平坦な界面は、下側に存在する基板の第一次の平坦な上部表面と略垂直である。
【００４２】
該方法の幾つかの実施例においては、イオンの該注入は、主に、該下側に存在する基板の該第一次の平坦な上部表面に対して垂直である方向においてである。
【００４３】
該方法の幾つかの実施例においては、イオンの該注入は、該スイッチング層と該第１電極との間に形成されているバリア層、及び該スイッチング層と該第２電極との間に形成されているバリア層、の内の少なくとも一つを機能的に破壊する。
【００４４】
幾つかの実施例は抵抗ランダムアクセスメモリ装置に関連しており、該装置は、第１電極、第２電極、該第１電極と第２電極との間にあり且つ一つ又はそれ以上の向上された移動度経路構造を有しているスイッチング領域、を有しており、該向上された移動度経路構造は、該スイッチング領域における夫々の位置において延在しており且つ荷電種の向上された移動度を与える形態とされており且つ該一つ又はそれ以上の経路構造を横断して該第１及び第２電極の間に印加されるスイッチング電圧と共に変化する夫々の電気抵抗を有しており、前記向上された移動度経路構造は該スイッチング領域内に指向された電磁照射によって発生される該スイッチング領域内の実質的に一様な損傷を有している。
【００４５】
上述した装置の幾つかの実施例においては、該電磁照射は、Ｘ線、ガンマ線、ＵＶ光、可視光、及びＩＲ光からなるグループから選択されるタイプの照射を包含している。
【００４６】
上述した装置の幾つかの実施例においては、該電磁照射は、約３ＫｅＶ乃至約１００ＫｅＶの範囲のエネルギを有するガンマ線又はＸ線を包含している。
【００４７】
上述した装置の幾つかの実施例においては、該電磁照射は、約２０ＫｅＶ乃至約２７ＫｅＶの範囲のエネルギを有するＸ線を包含している。
【００４８】
上述した装置の幾つかの実施例においては、該電磁照射は、約２５ＫｅＶ乃至約２７ＫｅＶの範囲のエネルギを有するＸ線を包含している。
【００４９】
上述した装置の幾つかの実施例においては、該損傷は、該照射が該第１及び第２電極及び該スイッチング層の内の少なくとも一つを介して通過した後にインシチュで発生される。
【００５０】
上述した装置の幾つかの実施例においては、該装置は、更に、該電磁照射の前に、前記第２電極上方に積層して形成した複数個のスイッチング層及び電極を有している。
【００５１】
上述した装置の幾つかの実施例においては、該損傷は、電磁的に同時的に照射される少なくとも３つのスイッチング層内に形成される。
【００５２】
上述した装置の幾つかの実施例においては、該装置は、更に、該第１電極下側に形成された照射バリア層を有しており、その照射バリア層は該電磁照射に対する露呈から前記バリア層下側の領域を保護する形態とされている。
【００５３】
上述した装置の幾つかの実施例においては、該照射バリア層はＷ，Ｔａ，Ｂｉ，Ａｕ，Ｐｂからなるグループから選択される物質で構成される。
【００５４】
上述した装置の幾つかの実施例においては、該装置は、（ｉ）該スイッチング領域と該第１電極との間に形成されており且つ前記電磁照射によって機能的に破壊されているバリア層、及び（ｉｉ）該スイッチング領域と該第２電極との間に形成されており且つ前記電磁照射によって機能的に破壊されているバリア層、の内の少なくとも１つを包含している。
【００５５】
上述した装置の幾つかの実施例においては、該装置は、第一次の平坦な表面を有している下側に存在する基板を包含しており、該第１電極と該スイッチング領域との間の第１の平坦な界面及び該スイッチング領域と該第２電極との間の第２の平坦な界面は、該下側に存在する基板の該第一次の平坦な上部表面に対して略垂直である。
【００５６】
幾つかの実施例は、抵抗ランダムアクセスメモリ装置を製造する方法に関するものであり、第１電極を形成し、スイッチング領域を形成し、該スイッチング領域が該第１電極との間に位置されるように第２電極を形成し、且つ該スイッチング領域内にエネルギを指向させることにより該スイッチング領域を損傷させ、それにより、該第１及び第２電極間にスイッチング電圧を印加させることにより該スイッチング層を介しての前記第１及び第２電極間の抵抗を増加させ且つ減少させることが可能であるように荷電種の向上された移動度を与える一つ又はそれ以上の向上された移動度の経路を形成することを容易なものとさせる。
【００５７】
上述した方法の幾つかの実施例においては、該損傷させることは衝突事象を発生させ且つ該衝突事象の大多数は該スイッチング領域以外の位置において発生する。
【００５８】
上述した装置の幾つかの実施例においては、該指向されるエネルギはイオン、電子、Ｘ線、ガンマ線、ＵＶ光とＩＲ光とを含む光、及び超音波の内の一つ又はそれ以上の形態である。
【００５９】
上述した装置の幾つかの実施例においては、該指向されるエネルギは、少なくとも、該第１電極の一部及び該第２電極の一部を介して通過する。
【００６０】
上述した装置の幾つかの実施例においては、該指向されるエネルギは、該スイッチング領域と該第１電極との間に形成されているバリア層及び該スイッチング領域と該第２電極との間に形成されているバリア層の内の少なくとも一つを機能的に破壊する。
【００６１】
幾つかの実施例は、抵抗ランダムアクセスメモリ装置に関するものであって、該装置は、第１電極、第２電極、及び該第１電極と第２電極との間にあるスイッチング領域であって該スイッチング領域内の夫々の位置に延在しており且つ荷電種の向上された移動度を与える形態とされている複数個の向上された移動度の経路構造であって該経路構造に亘って該第１及び第２電極間に印加されるスイッチング電圧で変化する夫々の電気抵抗を有している該複数個の向上された移動度の経路構造を有している該スイッチング領域を有しており、前記向上された移動度の経路構造が、該スイッチング領域内へビーム照射され、それを介して通過し、且つそれを超えて伸びる指向されたエネルギによって該スイッチング領域内に発生される損傷を有している。
【００６２】
上述した装置の幾つかの実施例においては、該向上された移動度の経路構造は、イオン、電子、Ｘ線、ガンマ線、ＵＶ光とＩＲ光とを含む光、及び超音波の内の一つ又はそれ以上の形態での指向されたエネルギによって該スイッチング領域内に発生される損傷を有している。
【００６３】
上述した装置の幾つかの実施例においては、該向上された移動度の経路構造は、Ｘ線、ガンマ線、及び電子の内の少なくとも一つの形態での指向されたエネルギによって該スイッチング領域内に発生される損傷を有している。
【００６４】
上述した装置の幾つかの実施例においては、該向上された移動度の経路構造は、Ｘ線のものよりも一層大きな波長を有する照射の形態での指向されたエネルギによって該スイッチング領域内に発生される損傷を有している。
【００６５】
幾つかの実施例は抵抗ランダムアクセスメモリ装置に関するものであって、該装置は、第１電極、第２電極、及び該第１電極と第２電極との間にあるスイッチング領域であって該スイッチング領域内の夫々の位置に延在しており且つ荷電種の向上された移動度を与える形態とされている１個又はそれ以上の向上された移動度の経路構造であって該１個又はそれ以上の経路構造に亘って該第１及び第２電極間に印加されるスイッチング電圧で変化する夫々の電気抵抗を有している該１個又はそれ以上の向上された移動度の経路構造を有している該スイッチング領域を有しており、該向上された移動度の経路構造が該スイッチング領域内へ指向された約３ＫｅＶ乃至約１００ＫｅＶの範囲のエネルギを有する電磁照射によって該スイッチング領域内に発生された実質的に一様な損傷を有している。
【００６６】
幾つかの実施例は抵抗ランダムアクセスメモリ装置に関するものであって、該装置は、複数の第１電極からなる積層体、複数の第２電極からなる積層体、及び各々が該複数の第１電極の内の一つと該複数の第２電極の内の一つとからなる夫々の対の間にある複数のスイッチング領域からなる積層体、を有しており、該複数のスイッチング領域の各々は荷電種の向上された移動度を与える形態とされている１個又はそれ以上の向上された移動度の経路構造であって該経路構造に亘って印加されるスイッチング電圧で変化する夫々の電気抵抗を有している該１個又はそれ以上の向上された移動度の経路構造を有しており、且つ前記向上された移動度の経路構造が該積層体の該スイッチング領域内へ及びそれを介して同時的にビーム照射される指向されたエネルギによって該スイッチング領域内に発生される損傷を有している。
【００６７】
上述した装置の幾つかの実施例においては、該指向されたエネルギによって発生される該積層体としての該複数のスイッチング領域に対する損傷はイオン注入の形式での指向されたエネルギによって発生される。
【００６８】
上述した装置の幾つかの実施例においては、該指向されたエネルギによって発生される該積層体としての該複数のスイッチング領域に対する損傷は１−１００ＫｅＶのエネルギ範囲における照射の形態での指向されたエネルギによって発生される。
【００６９】
上述した装置の幾つかの実施例においては、該複数のスイッチング領域からなる積層体は２−２０個のスイッチング領域を有している。
【００７０】
上述した装置の幾つかの実施例は、横方向に離隔された複数の積層体からなるアレイを包含しており、その各積層体は第１及び第２電極とスイッチング領域とを有しており、該横方向に離隔した複数の積層体は電気的配線で相互接続されており且つ集積化メモリ構造を形成している。
【００７１】
本特許明細書の要旨の特徴及び上の及びその他の利点を更に明確化させるために、その実施例の特定例を添付の図面に例示してある。これらの図面は例示的な実施例を図示するに過ぎないものであって、本特許明細書又は添付の特許請求の範囲の範囲を制限するものと考えるべきものではないことを理解すべきである。装置を例示している図面は縮尺通りではなく、且つ表面及び界面を直線で示しているが、それらは、実際の装置においては、直線的であったり又は平面的であったりするものではない場合がある。本要旨を添付の図面を使用して付加的な特定性及び詳細について記載し且つ説明する。
【図面の簡単な説明】
【００７２】
【図１】幾つかの実施例に基づく抵抗ランダムアクセスメモリＲＲＡＭ装置の基本部品を示している断面図。
【図２】幾つかの実施例に基づくＲＲＡＭ装置における注入されたイオンの経路を示している断面図。
【図３】幾つかの実施例に基づいてＲＲＡＭ装置における選択的区域イオン注入（ＳＡＩＩ）に対してどのようにフォーカストイオンビームを使用することが可能であるかを示した概略図。
【図４】幾つかの実施例に基づくＲＲＡＭ装置用の注入マスクと組み合わせたブランクのイオン注入を示した概略図。
【図５】幾つかの実施例に基づく注入用の選択した区域を画定するためにマスク無しでのブランケットイオン注入の下でのＲＲＡＭ装置の基本部品を示した概略図。
【図６】幾つかの実施例に基づく注入マスクを介しての複数のイオン注入を施したメモリ装置を示した概略図。
【図７】幾つかの実施例に基づく選択的区域イオン注入用の注入マスクを有する結晶性及び／又は殆ど結晶性及び／又は多結晶性スイッチング層を有する抵抗メモリ装置を示した概略図。
【図８】幾つかの実施例に基づくクロスバー抵抗メモリアーキテクチャを示した概略図。
【図９】幾つかの実施例に基づくイオン注入した経路を具備する積層型ＲＲＡＭ装置を示した概略図。
【図１０】幾つかの実施例に基づく損傷経路のメッシュネットワークの作成を表している概略図。
【図１１】幾つかの実施例に基づく損傷のメッシュネットワーク内に形成された導通チャンネルを示した概略図。
【図１２】幾つかの実施例に基づく複数の層を含むスイッチング層を示した概略図。
【図１３】幾つかの実施例に基づく注入後のスイッチング層上に形成されたダイオード層を示した概略図。
【図１４】幾つかの実施例に基づく完成したＲＲＡＭ装置上に行われる意図的に損傷させる注入又は照射を示した概略図。
【図１５】（Ａ）及び（Ｂ）は幾つかの実施例に基づく一層大きな数の積層型装置でのイオン注入を示した各概略図。
【図１６】幾つかの実施例に基づく物質ストレスを発生する大原子質量原子が組み込まれたスイッチング層を例示した概略図。
【図１７】幾つかの実施例に基づく不整合物質層によって発生されたストレス欠陥を例示する概略図。
【図１８】（Ａ）及び（Ｂ）は幾つかの実施例に基づくビルトインストレスを有するスイッチング層をイオン注入及び／又は照射へ露呈させることを例示した各概略図。
【図１９】幾つかの実施例に基づく基本ＲＲＡＭ用の基本的な処理ブロックを例示したフローチャート。
【図２０】（Ａ）及び（Ｂ）は幾つかの実施例に基づくＲＲＡＭ装置に対するイオン注入ドーピング対深さプロファイルを示した各概略図。
【図２１】（Ａ）及び（Ｂ）は幾つかの実施例に基づくイオン注入によるスイッチング層のインシチュ形成を例示した各概略図。
【図２２】（Ａ）及び（Ｂ）は幾つかの実施例に基づくスイッチング層のインシチュ形成の別の例を例示した各概略図。
【図２３】（Ａ）及び（Ｂ）は幾つかの実施例に基づく非スイッチング層と組み合わせたスイッチング層のインシチュ形成を例示した各概略図。
【図２４】幾つかの実施例に基づく相変化メモリ装置でのイオン注入を例示した概略図。
【図２５】（Ａ）及び（Ｂ）は幾つかの実施例に基づくスイッチング層内に欠陥を発生させるために使用される強力な超音波及び／又は熱を例示した各概略図。
【図２６】幾つかの実施例に基づくスイッチング層構造内に欠陥の経路又はチャンネルを形成するためのイオン注入又はその他の照射の使用を例示した概略図。
【図２７】従来技術において既知のフォーミングプロセスを例示した概略図。
【図２８】既知のＲＲＡＭフォーミングプロセスに基づくスイッチングパラメータの可変性を例示した概略図。
【図２９】（Ａ）及び（Ｂ）は幾つかの実施例に基づくＲＲＡＭ処理の側面を例示した各概略図。
【図３０】（Ａ）及び（Ｂ）は幾つかの実施例に基づくイオン注入のために薄いＴＥを形成し次いで一層厚いＴＥを形成することを例示した各概略図。
【図３１】（Ａ）及び（Ｂ）は幾つかの実施例に基づく金属及び半導体の組み合わせから構成される上部電極及び下部電極を具備するＲＲＡＭ構造を例示した各概略図。
【図３２】幾つかの実施例に基づく基本ＲＲＡＭに対する処理ブロックを例示したフローチャート。
【図３３ＡＢ】（Ａ）及び（Ｂ）は既知のプロセスに従って注入したＨｆイオンのシミュレーション結果を例示するプロット。
【図３３ＣＤ】（Ｃ）及び（Ｄ）は既知のプロセスに従って注入したＨｆイオンのシミュレーション結果を例示するプロット。
【図３４】幾つかの実施例に基づく簡単なＲＲＡＭ構造の１例の相対的な厚さを例示する概略図。
【図３５ＡＢ】（Ａ）及び（Ｂ）は幾つかの実施例に基づく６００ＫｅＶにおいての図３４に示した如き構造内へ注入したＡｒイオンのシミュレーション結果を例示するプロット。
【図３５ＣＤ】（Ｃ）及び（Ｄ）は幾つかの実施例に基づく６００ＫｅＶにおいての図３４に示した如き構造内へ注入したＡｒイオンのシミュレーション結果を例示するプロット。
【図３６ＡＢ】（Ａ）及び（Ｂ）は幾つかの実施例に基づく８００ＫｅＶにおいての図３４に示した如き構造内へ注入したＡｒイオンのシミュレーション結果を例示するプロット。
【図３６ＣＤ】（Ｃ）及び（Ｄ）は幾つかの実施例に基づく８００ＫｅＶにおいての図３４に示した如き構造内へ注入したＡｒイオンのシミュレーション結果を例示するプロット。
【図３７ＡＢ】（Ａ）及び（Ｂ）は幾つかの実施例に基づく１６００ＫｅＶにおいての図３４に示した如き構造内へ注入したか又は三重イオン化（triply ionized）し且つ５３３ＫｅＶで加速されたＸｅイオンのシミュレーション結果を例示するプロット。
【図３７ＣＤ】（Ｃ）及び（Ｄ）は幾つかの実施例に基づく１６００ＫｅＶにおいての図３４に示した如き構造内へ注入したか又は三重イオン化（triply ionized）し且つ５３３ＫｅＶで加速されたＸｅイオンのシミュレーション結果を例示するプロット。
【図３８ＡＢ】（Ａ）及び（Ｂ）は幾つかの実施例に基づく３２００ＫｅＶにおいての図３４に示した如き１例の構造内へ注入したＢｉイオンのシミュレーション結果を例示するプロット。
【図３８ＣＤ】（Ｃ）及び（Ｄ）は幾つかの実施例に基づく３２００ＫｅＶにおいての図３４に示した如き１例の構造内へ注入したＢｉイオンのシミュレーション結果を例示するプロット。
【図３９】１ＫｅＶと１００ＫｅＶとの間のエネルギに対してのシリコンにおけるＸ線線吸収係数（単位ｃｍ−１）とＸ線フォトンエネルギ（単位ＫｅＶ）との間の関係を例示した対数−対数プロットで、幾つかの実施例に基づき、Ｘ線などの高ドース電磁照射の使用がＲＲＡＭ製造を容易化させることが示されている。
【図４０】幾つかの実施例に基づき基板に対して垂直又は略垂直なスイッチング層を有するＲＲＡＭ構造の簡単な断面を例示する概略図。
【図４１】幾つかの実施例に基づきイオン注入又はその他の照射が基板に対して垂直又は略垂直に実施される場合のＲＲＡＭ構造の断面を例示した概略図。
【図４２】幾つかの実施例に基づきスイッチング層の面が基板の表面に対して垂直及び／又は略垂直である場合の２つ又はそれ以上の積層体を具備する積層型ＲＲＡＭ構造を例示した概略図。
【図４３】幾つかの実施例に基づきスイッチング層内に沿層方向に入射されるイオン注入及び／又は照射が行われる垂直及び／又は略垂直のスイッチング層を具備する基本的な簡単化したＲＲＡＭ構造の１例の断面を例示した概略図。
【図４４】幾つかの実施例に基づきスイッチング層がＺｎＯナノロッドを包含している場合の簡単なＲＲＡＭ構造を例示した概略図。
【図４５】幾つかの実施例に基づきＲＲＡＭ装置の多層の構造を示した概略図。
【図４６ＡＢ】（Ａ）及び（Ｂ）は幾つかの実施例に基づき種々のエネルギにおいて図４５に示した如き構造内へ注入したＡｒ及びＨイオンのシミュレーション結果を例示したプロット。
【図４６ＣＤ】（Ｃ）及び（Ｄ）は幾つかの実施例に基づき種々のエネルギにおいて図４５に示した如き構造内へ注入したＡｒ及びＨイオンのシミュレーション結果を例示したプロット。
【図４６ＥＦ】（Ｅ）及び（Ｆ）は幾つかの実施例に基づき種々のエネルギにおいて図４５に示した如き構造内へ注入したＡｒ及びＨイオンのシミュレーション結果を例示したプロット。
【図４６ＧＨ】（Ｇ）及び（Ｈ）は幾つかの実施例に基づき種々のエネルギにおいて図４５に示した如き構造内へ注入したＡｒ及びＨイオンのシミュレーション結果を例示したプロット。
【図４７】（Ａ）及び（Ｂ）は幾つかの実施例に基づき８００ＫｅＶにおいて図４５に示した如き構造内へ注入したＡｒイオンのシミュレーション結果を例示した拡大プロット。
【図４８ＡＢ】（Ａ）及び（Ｂ）は幾つかの実施例に基づき１６００ＫｅＶにおいて図４５に示した如き構造内へ注入したＡｒイオンのシミュレーション結果を例示した拡大プロット。
【図４８Ｃ】（Ｃ）は幾つかの実施例に基づき１６００ＫｅＶにおいて図４５に示した如き構造内へ注入したＡｒイオンのシミュレーション結果を例示した拡大プロット。
【図４９ＡＢ】（Ａ）及び（Ｂ）は幾つかの実施例に基づき２００ＫｅＶにおいて図４５に示した如き構造内へ注入したＨイオンのシミュレーション結果を例示した拡大プロット。
【図４９Ｃ】（Ｃ）は幾つかの実施例に基づき２００ＫｅＶにおいて図４５に示した如き構造内へ注入したＨイオンのシミュレーション結果を例示した拡大プロット。
【図５０】幾つかの実施例に基づくＲＲＡＭ装置の多層の構造を示した概略図。
【図５１ＡＢ】（Ａ）及び（Ｂ）は幾つかの実施例に基づき６００ＫｅＶにおいて図５０に示した如き構造内に注入したＡｒイオンのシミュレーション結果を示した概略図。
【図５１ＣＤ】（Ｃ）及び（Ｄ）は幾つかの実施例に基づき６００ＫｅＶにおいて図５０に示した如き構造内に注入したＡｒイオンのシミュレーション結果を示した概略図。
【図５１Ｅ】（Ｅ）は幾つかの実施例に基づき６００ＫｅＶにおいて図５０に示した如き構造内に注入したＡｒイオンのシミュレーション結果を示した概略図。
【図５２ＡＢ】（Ａ）及び（Ｂ）は幾つかの実施例に基づき８００ＫｅＶにおいて図５０に示した如き構造内に注入したＡｒイオンのシミュレーション結果を示した概略図。
【図５２ＣＤ】（Ｃ）及び（Ｄ）は幾つかの実施例に基づき８００ＫｅＶにおいて図５０に示した如き構造内に注入したＡｒイオンのシミュレーション結果を示した概略図。
【図５２Ｅ】（Ｅ）は幾つかの実施例に基づき８００ＫｅＶにおいて図５０に示した如き構造内に注入したＡｒイオンのシミュレーション結果を示した概略図。
【図５３】幾つかの実施例に基づく複数のＲＲＡＭ装置を垂直に積層させた構造を示した概略図。
【図５４】幾つかの実施例に基づきシミュレーションの目的のために簡単化させた複数のＲＲＡＭ装置を垂直に積層させた構造を示した概略図。
【図５５】（Ａ）及び（Ｂ）は幾つかの実施例に基づき１７．５ＭｅＶにおいて図５４に示した如き構造内へ注入したＡｒイオンのシミュレーション結果を例示したプロット。
【図５６】（Ａ）及び（Ｂ）は幾つかの実施例に基づき５４０ＫｅＶにおいて図５４に示した如き構造内へ注入したＨイオンのシミュレーション結果を例示したプロット。
【図５７】幾つかのその他の実施例に基づきシミュレーションの目的のために簡単化した複数のＲＲＡＭ装置を垂直に積層させた構造を示した概略図。
【図５８ＡＢ】（Ａ）及び（Ｂ）は幾つかの実施例に基づき、夫々、１７ＭｅＶ及び５２０ＫｅＶにおいて図５７に示した如き構造内へ注入したＡｒ及びＨイオンのシミュレーション結果を例示したプロット。
【図５８ＣＤ】（Ｃ）及び（Ｄ）は幾つかの実施例に基づき、夫々、１７ＭｅＶ及び５２０ＫｅＶにおいて図５７に示した如き構造内へ注入したＡｒ及びＨイオンのシミュレーション結果を例示したプロット。
【図５９】製造公差に起因する上部電極厚さ変化の関数としてのスイッチング層内の空位濃度の感度を調べるために使用したＲＲＡＭ装置に対する構造を示した概略図。
【図６０ＡＢ】（Ａ）及び（Ｂ）は幾つかの実施例に基づき厚さが８０，１００，１２０ｎｍの上部電極５９４０を具備する図５９に示した如き構造内へ１７  １６００ＫｅＶにおいて注入したＡｒイオンのシミュレーション結果を例示したプロット。
【図６０Ｃ】（Ｃ）は幾つかの実施例に基づき厚さが８０，１００，１２０ｎｍの上部電極５９４０を具備する図５９に示した如き構造内へ１７  １６００ＫｅＶにおいて注入したＡｒイオンのシミュレーション結果を例示したプロット。
【図６１】（Ａ）及び（Ｂ）は空位フィラメントにおける狭窄を例示した概略図。
【図６２】（Ａ）は本書に記載される実施例の多くに基づいてスイッチング層内の空位の一様な分布を例示した概略図、（Ｂ）は上部電極を形成する前の既知のイオン注入技術から得られる空位分布を例示した概略図。
【図６３】（Ａ）乃至（Ｄ）は幾つかの実施例に基づいてＲＲＡＭ装置の一部を製造するためのプロセスの簡単化したシーケンスを示した概略図。
【図６４】（Ａ）及び（Ｂ）は幾つかの実施例に基づいてＴＥ層を介してイオン注入によってＳＬ層内へ打ち込んだイオンを例示した概略図。
【図６５】（Ａ）及び（Ｂ）は幾つかの実施例に基づいてダイオード、半導体、及び／又はトンネル層を付着させたＳＬ層内へ打ち込んだイオンを例示した概略図。
【図６６】（Ａ）及び（Ｂ）は幾つかの実施例に基づいてダイオード、半導体、及び／又はトンネル層、及びＴＥを付着させたＳＬ層内へ打ち込んだイオンを例示した概略図。
【図６７】幾つかの実施例に基づいてＴＥを介しての注入プロセスの簡単化したフローチャート。
【発明を実施するための形態】
【００７３】
好適実施例の複数の例について以下に詳細に説明する。幾つかの実施例について説明するが、この特許明細書に記載される新たな要旨はここに記載されるいずれか一つの実施例又は複数の実施例の組み合わせに制限されるものではなく、多くの代替例、修正例、及び均等物を包囲するものであることを理解すべきである。更に、完全なる理解を与えるために以下の説明においては多くの特定の詳細について記載するが、幾つかの実施例はこれらの詳細の幾つか又は全てが無しで実施することが可能なものである。更に、説明の便宜上、本書に記載される新たな要旨を不必要にぼかすことを回避するために、関連技術において既知の有る技術事項については説明を割愛している。ここに記載される特定の実施例の一つ又は幾つかの個々の特徴を、特徴又はその他の記載される実施例との組み合わせで使用することが可能で有ることは明らかである。更に、種々の図面中の同様の参照番号及び記号は同様の要素を表すものである。
【００７４】
幾つかの実施例によれば、印加されたフォーミング電圧から発生する一層ランダムな導通経路ではなく一層明確な導通経路とするために抵抗ランダムアクセスメモリ、メモリスター、及び相変化メモリ（電子及び正孔経路）に対して向上させたイオン／空位移動度チャンネルが提供される。
【００７５】
幾つかの実施例によれば、フィラメントの形成及び／又はイオン移動及び欠陥及びイオンのホッピングのために一つ又は複数の経路が与えられる。幾つかの実施例によれば、スイッチング層内へ及びスイッチング層を介してイオンが加速され且つ注入される。
【００７６】
既知のメモリスター装置の例は米国特許公開明細書ＵＳ２００８／００９０３３７Ａ１（多層型スイッチング層及びクロスバーアレイメモリアーキテクチャを上部電極と下部電極とが挟み込み）；米国特許公開明細書ＵＳ２００４／０１６０８１２Ａ１（２端子抵抗メモリ装置）：米国特許公開明細書ＵＳ２００８／０１８５５７２Ａ１（メモリスター又は抵抗ランダムアクセスメモリ（ＲＲＡＭ）２端子装置及びクロスバーアーキテクチャ）；及び米国特許公開明細書ＵＳ２００８／０２９６５５０Ａ１（２端子ＲＲＡＭを使用したマルチレベル積層型クロスバーアーキテクチャ）に記載されている。メモリスターメモリ及びＲＲＡＭは類似している。既知の技術においては、フィラメントの開始は支配的にフォーミングプロセスに依存しており、その場合に、「ブレークダウン」を発生させ及び／又はスイッチング層内に欠陥経路を形成させるために比較的高い電圧（動作電圧よりも著しく一層高い）が使用される。このフォーミング電圧はブレークダウン電圧へ近づき且つスイッチング層厚さ及び品質に依存する。典型的には、酸化物のブレークダウン電界は５×１０６Ｖ／ｃｍと８×１０６Ｖ／ｃｍとの間の範囲である。このフォーミングプロセスの後に、メモリスター／ＲＲＡＭ装置において高抵抗状態（ＨＲＳ）及び低抵抗状態（ＬＲＳ）が観察される。幾つかの場合においては、メモリスター／ＲＲＡＭのマルチのＨＲＳ及びＬＲＳ状態が存在する場合があり、その場合、そのＩＶ（電流電圧）特性は高度に非線形的であり及び／又はマルチの双安定状態が存在する。フォーミングプロセス無しでＨＲＳ／ＬＲＳが観察される幾つかの場合においては、例えば、スイッチング特性用のフィラメントを形成するためにイオン、空位（種とも呼称される）が横断することが可能な欠陥を存在する場合がある。しかしながら、これらが観察されることは稀であり且つ再現性のないものであって、そのことは大量生産へと導くものではない。更に、同一のプロセス稼動において、幾つかのメモリ装置はフォーミングプロセスを必要とし且つ幾つかは必要としない場合がある。
【００７７】
非再現性を取り除き且つ一様性を増加させるために、幾つかの実施例によれば、高電圧を使用するフォーミングプロセスに依存することが必要ではないように、フィラメントの形成及び／又はイオン／空位／点欠陥拡散／ドリフト／ホッピングのために経路を導入させる。該経路又はチャンネルはイオン注入によって形成されるが、その場合に、該スイッチング層を介してのＡｕ，Ｐｔ，Ｐｂ，Ｆｅ，Ｂｉ，Ｕ，Ａｒ，Ｏ，Ｎ，Ｓｉ，Ｂ，Ｐ，Ｈ，Ｔｉ，Ｔａ，Ｃ，Ｚｒ，Ｚｎ，Ｇａ，Ｉｎ，Ｓｅ等の加速されたイオンの通過が、空位、格子間欠陥、点欠陥等の結晶欠陥を含む欠陥及び格子欠陥を結晶性又は非結晶性のスイッチング層内に形成させる。更に、該イオンは該スイッチング層内に注入させてＡｕ，Ｐｔ，Ｃ，Ｂｉ，Ｚｒ，Ｉｎ，Ｇａ等のイオンの導通チャンネルを形成させ及び／又は結晶又は微結晶（非晶質スイッチング層の場合）に対して損傷を形成させて結果的にＨＲＳ及びＬＲＳメモリ装置となるフィラメントの形成を助けることが可能な結晶欠陥を形成させることが可能である。
【００７８】
イオン注入の利点は、それが製造可能なプロセスであること、及び上部電極と下部電極との間の略最短距離である略一次元の欠陥経路を発生させること、を包含している。（上部及び下部という用語は便宜上使用されているが、任意の方向における片側とその反対側とを意味するものとして理解すべきである。）略コリニア（collinear）即ち共線状である単一又は複数の経路を発生させることが可能であり、その場合に、印加された電界と共に、イオン及び空位は拡散、ドリフト、ホップして一つのＨＲＳ及びＬＲＳ及び／又は複数のＨＲＳ及びＬＲＳを表すバイステーブル及び／又はマルチステーブル状態を示す「フィラメント」を形成することが可能である。フィラメントは、メインの一つの幹又は複数の幹へ合流する複数の経路を具備している単一のワイヤ状又はツリー状のものとすることが可能である。従って、単一の又は複数のフィラメントは略一次元及び／又は三次元とさせることが可能である。
【００７９】
既知のＲＲＡＭは、該スイッチング層に対して及び／又は該スイッチング層（単数又は複数）と該電極との間の界面における不純物に対して、ブレークダウン電圧と同等であるか及び／又は動作電圧よりも約１０倍を超えて一層大きい、フォーミング電圧を印加することに依存するフォーミングプロセスを使用する。この様なフォーミング電圧の使用は、バイステーブル及び／又はマルチステーブルＨＲＳ及びＬＲＳ状態を示すために既知のＲＲＡＭ装置にとって必要なことである。幾つかの実施例によれば、高いフォーミング電圧の印加を回避することが可能である。その代わりに、バイステーブル及び／又はマルチステーブルＨＲＳ及びＬＲＳ状態を開始させるために動作電圧よりも一層高いものとすることが可能な開始電圧を印加させることが可能である。幾つかの例においては、該開始電圧は動作電圧よりも十分の数ボルト乃至数ボルト一層高いものとすることが可能であり、それはブレークダウン電圧よりも低いものである。二酸化シリコンは６×１０６Ｖ／ｃｍのブレークダウンを有しており且つ酸化ハフニウムは約５×１０６Ｖ／ｃｍのブレークダウン電界を有している。従って、１０ｎｍ厚さのＨｆＯｘスイッチング層の場合、ブレークダウン電圧は５Ｖであり、４０ｎｍ厚さのＨｆＯｘスイッチング層の場合は、ブレークダウン電圧は２０Ｖである。更に、幾つかの実施例によれば、著しく増加された一様性特性を有するＲＲＡＭ装置が提供されるが、そのことは大規模メモリ／コンピューティング適用例に対して高度に望ましいことである。幾つかの実施例によれば、照射損傷の使用を介してスイッチング層内に向上されたチャンネルを一様に作成することによってＲＲＡＭチップ全体に亘り性能の一層大きな一様性を達成することが可能である。種々の記載する実施例によれば、該照射はイオン、電磁フォトン、中性粒子、電子、及び超音波の形態とすることが可能である。
【００８０】
図１は幾つかの実施例に基づく抵抗ランダムアクセスメモリＲＲＡＭ装置の基本的部品を示す断面図である。ＲＲＡＭ装置１００は上部電極（ＴＥ）１４０と、スイッチング層（単数又は複数）１３０と、下部電極（ＢＥ）１２０とを包含している。結晶欠陥からなる経路は、ＲＲＡＭ１００の構造全体に浸透し且つ少なくともその幾らかは基板１１０内に停止するエネルギでイオン１５０のイオン注入ビームを使用して作成させることが可能である。イオンビーム１５０によって形成される欠陥は、空位、格子間欠陥、点欠陥、線欠陥、面欠陥、フレンケル（Ｆｒｅｎｋｅｌ）欠陥、アンチサイト欠陥、不純物、非晶質、トポロジー欠陥、転位、Ｆ中心等を包含する。これらの結晶欠陥は、電界バイアスの下でイオン／電子及び／又は空位が一層容易に移動すべく導電性とすることが可能なチャンネリング経路を形成する。ビーム１５０において使用されるイオンはＡｕ，Ｐｂ，Ｕ，Ｅｒ，Ｙｔ，Ｚｎ，Ｏ，Ｐｔ，Ｆｅ，Ｂｉ，Ｈ，Ｈｅ，Ｇａ，Ｈｆ，Ｎ，Ｃ，Ｖ，Ｔｉ，Ｔａの内の一つ又はそれ以上を包含することが可能である。
【００８１】
図２は幾つかの実施例に基づいてＲＲＡＭ装置内に注入したイオンからなる経路を示している断面図である。注入したイオンの経路２５０は結晶性及び／又は非結晶性のスイッチング層１３０内に結晶欠陥を形成する。この様な欠陥は空位、点欠陥、及び／又は格子間欠陥とすることが可能である。加速電圧に依存して、加速されたイオンは、或る空間的分布を伴って或る深さにおいて又は或る深さへ注入される。イオン／空位の移動のための経路を形成する目的のために結晶欠陥を発生させるために、イオンをスイッチング層１３０、電極１４０及び１２０、及び基板１１０の内の一つ又はそれ以上の中に注入させることが可能である。発生される欠陥における空間的広がりを最小とさせるために（例えば、可及的に一次元とさせるために）、図２に示した注入イオンは、それらが基板１１０の領域２５２において停止するように注入される。イオン注入における加速されたイオンは、それらが物質と衝突するので、散乱し且つ空間的に散乱したイオンの分布が発生する。しかしながら、加速電圧に基づいて、該イオンは概してそれらの弾道経路に伝播して、該加速されたイオンが該物質内で停止する場合に最大の散乱が発生する。ドーズ即ち照射量は散乱を決定する可能性のある別の要因である。ドーズは、加速エネルギ、イオン質量、及び注入される物質の質量に依存する注入深さに依存して、１．０×１０６／ｃｍ２乃至１．０×１０１６／ｃｍ２又はそれ以上の範囲とすることが可能である。従って、ドーズ、加速電圧、イオン質量、ターゲット物質は、全て、適切な欠陥経路／チャンネルを達成し且つ適切なフィラメントの形成を助けるための考慮事項である。加速エネルギは、注入深さ及びイオン質量及びターゲット密度に依存して、１ＫｅＶ（キロ電子ボルト）未満から３２００ＫｅＶ又はそれ以上の範囲とすることが可能である。Ａｕイオンは、例えばＡｌ２Ｏ３
等の結晶物質におけるｎｍ（ナノメートル）深さ当たり約４．８キロ電子ボルト（ＫｅＶ）の加速エネルギでイオン注入させることが可能である。Ｋｉｎｏｓｈｉｔａ  ｅｔ  ａｌ．、日本の応用物理ジャーナル（Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ）５０（２０１１）０１ＢＥ０１、Ｆｅ及びＡｕイオン注入Ａｌ２Ｏ３単結晶の構造的及び磁気的特性（Ｓｔｒｕｃｔｕｒａｌ  ａｎｄ  Ｍａｇｎｅｔｉｃ  Ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  Ｆｅ  ａｎｄ  Ａｕ  Ｉｏｎ−ｉｍｐｌａｎｔｅｄ  Ａｌ２Ｏ３  Ｓｉｎｇｌｅ  Ｃｒｙｓｔａｌｓ）を参照のこと、そしてそれを引用により本書に取り込む。４−２０ｎｍスイッチング層厚さの典型的なＲＲＡＭ／メモリスター構造の場合、たとえば数ナノメートルの上部電極でスイッチング層全体を浸透させるためにＡｕ等のイオン（たとえば、Ｆｅが同じ深さを達成するためにはＡｕに対しての加速エネルギの約０．４が必要であるに過ぎない）に対して約２０乃至１００ＫｅＶの加速エネルギが使用される。Ａｕに対して５０ＫｅＶにおいて１×１０１４イオン／ｃｍ２よりも一層大きなドーズは約１×１０２０Ａｕイオン／ｃｍ３のＡｕの濃度となる。特定の適用例に対して所望のＩＶ特性に対する欠陥の最適濃度を達成するためにドーズを調節することが可能である。例えば、非常に高い濃度の欠陥の領域を形成するために５×１０１６イオン／ｃｍ２程度に高いか又はそれより一層高いドーズは、極めて低いスイッチング電圧とさせる。欠陥濃度がより低いと（たとえば、Ａｕイオンの一層低い注入ドーズにおいて）、スイッチング電圧は一層高い場合がある。
【００８２】
図３は、幾つかの実施例に基づいて、ＲＲＡＭ装置における選択的区域イオン注入（ＳＡＩＩ）のためにどのようにしてフォーカストイオンビームを使用することが可能であるかを示す概略図である。この例においては、フォーカストイオンビーム３５０を使用してスイッチング層１３０内に幅狭の欠陥経路／チャンネル３５４を形成している。スイッチング層１３０は結晶性とすることが可能であり、又はそれは、例えば、未だに微結晶構造を有しているが非晶質等の非結晶性とすることが可能である。欠陥経路／チャンネル３５４は、高いフォーミング電圧を使用すること無しにＲＲＡＭの一様なスイッチング特性を発揮することが可能なフィラメントを形成するために、例えば、イオン、空位、及び／又は点欠陥の移動を容易化させる。該イオンビームはＴＥ１４０、スイッチング層１３０内へ及びＢＥ１２０内へ且つ基板１１０内へ浸透することが可能である。
【００８３】
図４は、幾つかの実施例に基づいて、ＲＲＡＭ装置に対しての注入マスクと組み合わせたブランクのイオン注入を示している概略図である。ブランケットイオン注入は、通常、フォーカストイオンビームを使用するよりも一層製造可能性がある。注入マスク４１０は、例えば、Ａｕ，ポリマー、ＳｉＯｘとすることが可能である。一般的に、注入したイオンの殆どを拘束するのに十分な厚さの任意の物質が適切である。典型的には、注入イオンの殆どを停止させるためには、Ａｕ等の稠密な物質で高原子番号のものは、稠密性が低く低原子番号のものよりも一層薄い層を必要とする。マスク４１０における開口４１２はイオンが通り抜け且つ加速エネルギに依存してＲＲＡＭ装置１００の所望の領域内へ注入することを許容する。加速エネルギ即ちイオンへ付加されるエネルギはＥ＝ＺｅＶで与えられ、尚Ｅはイオンへ付加されるエネルギ、即ち加速エネルギ、であり、Ｚはイオン荷電番号（単独イオン化、二重イオン化、三重イオン化）であり、ｅは電子電荷であり且つＶは加速電圧である。注入されるイオンの量はドーズである。図４において、イオンが基板１１０内に注入され、それらの経路は上部電極１４０及びスイッチング層１３０を介して通過し且つ欠陥４５４を発生させる。該欠陥は、フォーミング電圧を使用すること無しにスイッチングが一様に発生することが可能であるように、フィラメントの形成における空位及びイオンの拡散／ホッピング／ドリフトを助ける。この欠陥経路／チャンネルの先在が、そうでなければフォーミング又はブレークダウン電圧を必要とするようなフィラメントの形成のランダム性を減少させる。
【００８４】
図５は、幾つかの実施例に基づいて、注入マスクを介しての複数のイオン注入を有するメモリ装置を示している概略図である。幾つかの実施例によれば、注入マスク４１０無しでのブランケット注入を使用することも可能である。スイッチング層１３０の結晶性、非結晶性、又は非晶質（微結晶性及び／又はナノ結晶性）構造における欠陥経路の形成のために基板１１０の領域６５２内にイオンを注入させる。層１３０内の欠陥経路は、１個のフィラメント、複数のフィラメント、及び／又はフォーミング電圧の印加無しで一様なスイッチング特性を示すフィラメント状構造の形成のために印加した電界の下で、イオン、空位の移動、酸化及び還元、を助ける。メモリ特性を開始させるためのプロセスを尚且つ使用することが可能であるが、既知の抵抗メモリ装置のフォーミング電圧よりも著しく一層低い電圧においてである。幾つかの実施例によれば、スイッチング層内に欠陥経路を形成するために使用される注入プロセスは異なるイオンの複数の注入を含むことが可能である。異なるイオンの例としては、Ａｕ，Ｐｔ，Ｐｂ，Ｈ，Ｏ，Ｎ，Ｃ，Ａｒ，Ｔｉ，Ｔａ，Ｇａ，Ｉｎを包含する。幾つかの実施例によれば、Ｏ，Ｎ，Ｔｉ，Ｔａのイオン注入は、例えば、領域６５４内においてスイッチング層１３０内に部分的に又は全体に注入させてＴｉＯｘスイッチング層抵抗メモリ装置におけるスイッチング／酸化及び還元のためのイオンを与えることが可能である。欠陥を発生し且つスイッチングプロセスを助けるためのイオン注入のための注入の順番は交換可能である。イオン注入は、上部電極１４０を介して且つスイッチング層１３０内へ且つ下部電極１２０内へ且つ基板１１０へのものとすることが可能である。
【００８５】
図７は、幾つかの実施例に基づいて、選択的区域イオン注入用の注入マスクを有する結晶性及び／又は略結晶性及び／又は多結晶性のスイッチング層を具備する抵抗メモリ装置を示している概略図である。十分なエネルギのイオンが該構成を介して且つ基板１１０及び／又は下部電極１２０内へ十分なドーズで注入されて、表面に対して略垂直な欠陥経路を発生させる。その結果発生する欠陥経路は、注入されたイオンが結晶性及び／又は略結晶性のスイッチング層（単数又は複数）７３０を横断することによって発生される損傷に起因して非晶質性であると考えることが可能である。或る場合には、このことが有益的である。何故ならば、イオン／空位／点欠陥／欠陥／酸化−還元、及び電気化学的プロセスは、結晶性／多結晶性及び／又は略結晶性である層７３０の非損傷領域、又は化学量論的である領域及びより化学量論的ではないＴｉＯｘスイッチング層におけるＯ，Ｈ，Ｔｉなどのフィラメントプロセスに参加するイオンの付加した注入を伴うか又は伴わない損傷領域におけるよりも、損傷領域７５４において印加電界の下で一層容易に酸化−還元／ドリフト／拡散／ホップすることが可能だからである。例えば、結晶性スイッチング層７３０はＴｉＯ２化学量論的とすることが可能であり、且つＯ又はＴｉイオンを具備するか又は具備することのない注入損傷領域７５４はＴｉＯｘ非化学量論的である。非化学量論的領域７５４はフィラメント及びＨＲＳ及びＬＲＳのバイステーブル／マルチステーブル状態の形成を容易化させることが可能である。
【００８６】
更に、該化学量論的領域は該電極の端部において発生する高電界領域においての絶縁破壊に犯される蓋然性が低い場合があり、そのことは本ＲＲＡＭの信頼性を改善させる。スイッチング動作は、該端部から離れて且つ殆どが該イオン注入したイオンが欠陥及び格子における破壊、空位、点欠陥、格子間欠陥等の結晶損傷を発生した領域において行われる。
【００８７】
図８は、幾つかの実施例に基づいて、クロスバー抵抗メモリアーキテクチャを示している概略図である。水平電極と垂直電極との間の各交差点が抵抗メモリ装置を表している。幾つかの実施例によれば、クロスバーメモリアーキテクチャ８００を製造し且つイオン注入及び／又は照射は注入マスク無しでのブランケット注入とすることが可能であり、及び／又はそれは選択的区域イオン注入及び／又は照射のための注入マスクを有することが可能である。更に、該スイッチング層を注入させることが可能であり、その場合に、ＢＥ及びＴＥのみが形成される。ＢＥがＴｉである場合には、例えば、Ｏイオンを部分的にＢＥ内に注入させてＴｉＯｘスイッチング層を形成することが可能である。ＴｉＮはＢＥとすることが可能であり、且つＨｆ及びＯは部分的にＴｉＮ内に注入させてＨｆＯｘを形成することが可能であり、その場合に、上部電極はＭｏ，Ｐｔ，Ａｕ，Ｔｉ等とすることが可能である。更に、ＢＥは、例えば、原子層付着（ＡＬＤ）によって成長させたＴｉＮ及びＨｆ酸化物とすることが可能であり、それに続いてＭｏの上部電極とすることが可能である。電極端部に起因して高電界が集中する該装置の端部から離れた領域においての選択的区域イオン注入は抵抗メモリ装置の信頼性を増加させることが可能である。注入マスクと共に選択的区域イオン注入を使用して、装置端部から離れた領域はフィラメント形成のための経路／チャンネルと共に及び、例えば、Ｏ，Ｈ，Ｈｆ，Ｔｉイオンの注入物と共に注入させることが可能である。その注入は、印加電界の下での空位ホッピング及び／又はドリフトなどの欠陥を介してのフィラメント形成を助け、且つ酸化−還元プロセスを助ける。空位は、又、酸化物以外の、例えばＴｉＮ，ＡｌＮ，ＳｉＮ等の窒化物、例えばＳｉＣ，ＷＣ，ＮｂＣ，ＴｉＣ等の炭化物、例えばＣａＦｘ，ＭｇＦｘ，ＷＦｘなどの弗化物に基づくＳｉＮｘ，ＳｉＣｘ，弗化物におけるＮ，Ｃ，Ｆなどの非遷移金属酸化物物質において、又は、窒化物、弗化物、炭化物等の酸化物の任意の組合せにおいて、形成させることが可能である。
【００８８】
図９は、幾つかの実施例に基づく、イオン注入した経路を具備している積層型ＲＲＡＭ装置を示している概略図である。積層型装置アーキテクチャ９００は、例えば、クロスバー抵抗メモリ装置を使用して実現することが可能である。例えば図示した如く、所望の深さへ浸透すべく注入するイオンの加速エネルギを単に増加させることにより選択的区域イオン注入又は非選択的区域イオン注入を使用することが可能であり、基板１１０へ注入されスイッチング層９３０及び１３０の両方を浸透するイオンによって欠陥経路チャンネル９５４が発生される。注意すべきことであるが、加速エネルギを調節することにより注入されるイオンによって２つを超えるスイッチング層を浸透させることが可能である。典型的な商用のイオン注入装置は６００キロボルト（ＫＶ）で加速させることが可能であり、且つ二重イオン化又は三重イオン化したイオン等の一層高いイオン化数を使用することによって、イオンの加速エネルギを二倍又は三倍とさせることが可能である。加速エネルギを調節することにより、ＲＲＡＭ＃１（ＴＥ９４０，ＳＬ９３０及びＢＥ９２０から構成されている）及びＲＲＡＭ＃２（ＴＥ１４０，ＳＬ１３０及びＢＥ１２０から構成されている）においてイオンを完全に及び／又は部分的に注入させることが可能である。イオン注入の代わりに又はそれと共に照射を使用することも可能である。
【００８９】
イオン注入は性質的に統計的分布であるから、イオンはターゲット物質中において深さ及び幅において分布される。注入したイオンのピーク分布は、例えば、基板内とすることが可能であり、尚且つ、例えば、スイッチング層及びＴＥ及びＢＥ内において幾らかのストラグリングイオン（ｓｔｒａｇｇｌｉｎｇ  ｉｏｎ）を有する場合がある。
【００９０】
注意すべきことであるが、従来のイオン注入手順に続いて、高温度においてのアニールがしばしば実施されてイオン注入プロセスに起因する結晶欠陥及び損傷を除去する（半導体のイオン注入、ジェー．エス．ウイリアムズ、物質科学及びエンジニアリング（Ｉｏｎ  ｉｍｐｌａｎｔａｔｉｏｎ  ｏｆ  ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ、Ｊ．Ｓ．Ｗｉｌｌｉａｍｓ，Ｍａｔｅｒｉａｌｓ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｅｎｇｉｎｅｅｒｉｎｇ）Ａ２５３（１９９８）８−１５を参照のこと）。しかしながら、幾つかの実施例によれば、この様な欠陥は印加電界の下でのイオン及び空位の電気化学的移動を容易化させ、結果的にＬＲＳ及びＨＲＳとなるものであって、望ましいものである。注意すべきことであるが、本書において使用される如く、「結晶性（ｃｒｙｓｔａｌｌｉｎｅ）」という用語は「化学量論的（ｓｔｏｉｃｈｉｏｍｅｔｒｉｃ）」を含む場合があり、従って、結晶領域と言われる場合には何時でも化学量論的領域のことを意味する場合がある。
【００９１】
イオン注入期間中、損傷が整然としている場合もあればそうでない場合もある。このことは、プロトン注入、電子ビーム、任意の粒子ビーム、Ｘ線、ガンマ線、光学的ビーム等の結晶性、非結晶性、化学量論的、及び／又は非化学量論的な物質を損傷させる任意のその他の方法の場合にもそうである。例えば、図１−７及び９において、損傷経路は便宜上直線として模式的に示されている。実際には、損傷は交差する損傷領域のネットワークである場合がある。
【００９２】
図１０は、幾つかの実施例に基づいて、損傷経路のメッシュネットワークの形成を表している概略図である。注入された粒子の該粒子が注入された物質との衝突が、図示した如く交差する経路の稠密なメッシュネットワークを形成することが可能である。該粒子又はエネルギは、イオン、プロトン、電子、Ｘ線、ガンマー線、遠紫外線（ＵＶ）乃至赤外線（ＩＲ）からの光等とすることが可能である。該スイッチング層は、スイッチングのため及びダイオード及び最適なメモリ及び／又は論理演算のためのその他の抵抗性及び半導体層等の非線形電気的導通のための複数の層から構成することが可能である。損傷がメッシュであるとしても、スイッチング層内の最短の経路は、フィラメント用の導通チャンネル又はブレークダウンプロセスとしても知られているフォーミングプロセスの必要性を取り除くフィラメント形成用のチャンネルを形成するために見出すことが可能である。この様なフォーミング／ブレークダウンプロセスは、しばしば、５−２０ボルトを越えることがあり、且つスイッチング層の厚さに依存して３０ボルト又はそれ以上となる場合がある。酸化物のブレークダウン電界は、典型的には、５×１０６Ｖ／ｃｍ乃至６×１０６Ｖ／ｃｍである。ブレークダウン電圧は、又、酸化物の品質に依存する。一層高い濃度の欠陥及び／又はグレインを有する酸化物は実効的に一層薄い厚さの高品質酸化物を有しており、従って、一層低いブレークダウン電圧を有している。電気的に及び／又は電気化学的に、最短の経路を常に見出すことが可能であるから、ＩＶ特性はより少ない変動を有している。
【００９３】
図１１は、幾つかの実施例に基づいて、損傷のメッシュネットワーク内に形成された導通チャンネルを示している概略図である。図示した如く、導通チャンネル１１５４は損傷区域に沿い短い経路に沿って形成することが可能であるが、それは完全な直線ではない場合がある。しかしながら、これは意図的な損傷であって、既知のＲＲＡＭデザインにおけるフォーミングプロセス等のブレークダウンプロセスではない。意図的に損傷させた体積は稠密なメッシュネットワークであるから、スイッチング層（単数又は複数）を介しての最短経路は、基本的に、点線で示した経路の最短の又は略最短の距離を接続する経路１１５４によって示した如く直線で近似させることが可能である。酸素、イオン、空位、電子（遷移金属酸化物スイッチング層の場合であって、窒化物、炭化物等のその他のタイプのスイッチング層の場合にはその他の種も適用される）などの種の走行時間は最も短い。何故ならば、スイッチング層を介しての経路が最短だからである。従って、意図的に損傷させたＲＲＡＭは、意図的に損傷させた経路よりも一層短いものではない場合がある導通経路及び／又は損傷した経路となるフォーミングプロセスに依存する既知のＲＲＡＭ装置よりも一層高速である。
【００９４】
図１２は、幾つかの実施例に基づいて、複数の層を包含しているスイッチング層を示している概略図である。スイッチング層１３０は、化学量論的であるか及び／又は非化学量論的であるか、結晶性であるか、非結晶性であるか及び／又は微結晶性とすることが可能な複数の層を含むことが可能である。スイッチング層１３０は、又、スイッチングに関与することのない複数の層を含むことが可能である。例えば、遷移金属酸化物スイッチング層（単数又は複数）の場合、非スイッチング層は、窒化物層、非晶質シリコン等の半導体層、炭化物層、塩化物及び弗化物層等を包含することが可能である。これらの層は、ブレークダウン電圧無しで最短経路に沿って導通チャンネルを形成することが可能であるように意図的な損傷を形成するために最初に注入させることが可能である。酸素イオン、窒素、Ｈ，Ａｒ，Ｃ，Ｃｌ，Ｆ，Ｎｅ，Ｈｅ，Ｘｅイオン、電子、Ａｒ，Ｐｔ，Ａｇ，Ｆｅ，Ｎｉ，Ｉｎ，Ｇａ，Ｚｒ，Ｔａ，Ｔｉ，Ｚｎ，Ｓｎ，Ｓｂ，Ｈｆ，Ｅｒ，Ｙｂ，Ｇｄ，Ｐｂ，Ｂｉ，Ｗ，Ｚｒ，Ｏｓ等の金属イオン等の種をスイッチング層（単数又は複数）内及び／又は該電極及び基板内に注入させることが可能である。イオンは、例えば、遷移金属酸化物スイッチング層（単数又は複数）の場合における電子化学的反応のための酸素リッチなリザーバー及び／又は空位を形成するためにドーピングの目的とすることが可能であり、且つイオンはフィラメントの形成のための経路を作成するために意図的に物質を損傷させるために使用することが可能である。イオンは、又、物質を変化させるために使用することが可能であり、例えば、Ｔｉ，Ｔａ，Ｍｏ，Ｗ，Ｖ，Ｚｒ，Ｎｉ，Ｆｅ等の遷移金属電極の場合には、酸素イオンを該電極内に部分的に及び／又は完全に注入させて該遷移金属電極をスイッチ層のための遷移金属酸化物へ変換させることが可能である。このスイッチング層のインシチュでの形成は、スイッチング層が別に形成され且つ上部又はその後の電極が形成されてＲＲＡＭ装置を完成する前に大気へ露呈される場合に発生することのある汚染を回避する。該インシチュスイッチング層を最適化させるために熱処理が望ましいか又は必要である場合もそうでない場合もある。
【００９５】
図１３は、幾つかの実施例に基づいて、注入後のスイッチング層上に形成されるダイオード層を示している概略図である。スイッチング層１３０は、イオン、粒子、プロトン、電子、Ｘ線やガンマ線等の光線、超音波や青、緑、赤、赤外波長等の光波等で注入して、応力、熱、不均一熱膨張、又は照射によって損傷を発生する。幾つかの実施例によれば、共スパッタリング又は共デポジットによって物質内に大原子質量原子を挿入させることにより損傷を発生させることが可能である。この様な損傷の形成に続いて、一つ又は複数のダイオード層１３１０及び抵抗層等の電流の流れを制御するための何らかの非スイッチング層を、意図的に損傷させた層の上に成長させて良好なダイオード及び／又は抵抗特性とさせることが可能である。上部電極がこの簡単化したＲＲＡＭを完成する。更に、上部電極１４０及びダイオード層１３１０及び／又はダイオード層１３１０及びスイッチング層１３０の間に存在することのある非意図的なバリア層を緩和させるためにイオン注入及び／又は照射処理を使用することが可能である。
【００９６】
図１４は、幾つかの実施例に基づいて、完成したＲＲＡＭ装置上で発生する意図的に損傷する注入又は照射を示している概略図である。この場合には、全ての必要なダイオード及び抵抗層１３１０、スイッチング層１３０及び上部電極１４０が形成される。本装置は、次いで、深さにおける損傷を調節するために単一又は複数のエネルギでＫｅＶ未満乃至ＭｅＶの十分なエネルギで且つイオン、粒子、照射の単一又は複数のドーズで、イオン、プロトン、電子注入、ＵＶ乃至ＩＲの照射、へ露呈される。例えば、ダイオード層１３１０は非晶質シリコンとすることが可能であり且つスイッチング層（単数又は複数）を遷移金属酸化物から構成することが可能である場合の遷移金属酸化物スイッチングプロセスに参画することは無い。このことは製造を著しく簡単化させる。何故ならば、クロスバーを最初に構成し且つ意図的な損傷を、単独で又は複数の種、複数のエネルギ、ドーズ及び方法の任意の組み合わせで、イオン、粒子、プロトン、及び／又は照射へ露呈させることによって後で導入させることが可能だからである。
【００９７】
図１５Ａ及び１５Ｂは、幾つかの実施例に基づいて、より多数の積層型装置でのイオン注入を示している概略図である。メモリ密度を増加させるために、図１５Ａに示した如きクロスバーアーキテクチャを２乃至２０を越える数のクロスバーで互いに積層させることが可能である。図１５Ｂは単一のイオン注入経路１５５４を有する複数の装置の積層体を示している。各クロスバーの平均厚さは約０．１乃至２ミクロンの間である。２０個又はそれ以上のクロスバーを積層することは約２乃至４０ミクロンの範囲の厚さとなる。イオン及び電子は、複数のＲＲＡＭ装置の積層体を浸透するために、約ＫｅＶ（キロ電子ボルト）乃至ＭｅＶ（メガ電子ボルト）で加速させることが可能である。約１−１０ＭｅＶのプロトンは、その物質に依存して、該物質の数十ミクロンを超えて浸透することが可能である。例えば、シリコンの場合には、浸透は１ＭｅＶ及び１０ＭｅＶを使用した場合に、夫々、約２５乃至２５０ミクロンとすることが可能である。金の場合には、浸透は約５−７倍少ない。
【００９８】
幾つかのその他の実施例によれば、夫々の層がデポジットされ且つパターン化されるに連れて層毎にイオン注入を実施する。この場合には、イオン／粒子注入及び／又はＸ線、ガンマ線、ＵＶ乃至ＩＲなどの照射に対する露呈のためには約０．１−１２００ＫｅＶの加速エネルギが必要であるに過ぎない。
【００９９】
図１６は、幾つかの実施例に基づいて、物質の応力を発生させる大原子質量原子を組み込んだスイッチング層を例示している概略図である。スイッチング層（単数又は複数）１６３０は、結果的に欠陥となる物質内に局所的歪みを発生させるスイッチング層（単数又は複数）１６３０内に大きな原子質量を有する原子１６１０等の原子を含むことによって処理することが可能である。その大きな原子は幾つかの方法の内のいずれかで組み込ませることが可能である。一つの方法においては、スイッチング層（単数又は複数）をデポジットさせながら、Ａｕ，Ｐｂ，Ｂｉ，Ｇａ等の大原子質量原子を、層１６３０のその他の物質のデポジットと同時的に共デポジットさせる。該大原子質量原子は原子の形態か、又はスパッタリングによってデポジットされる場合の如くクラスターの形態とすることが可能である。１例はＴｉＯｘとＰｔ又はＡｕの両方の共スパッタリングであり、その場合に、Ａｕ又はＰｔ原子及び／又はクラスターがＴｉＯｘスイッチング層（単数又は複数）内に埋め込まれる。このことは該スイッチング層内に欠陥を発生することが可能であり、その結果、酸素イオン、空位、及び電子が伝播するための導通チャンネル用の経路のネットワークとなる。該チャンネルは、酸化及び還元を介してを包含して、フィラメントを形成し、その場合に、空位及びイオンは、酸素イオン及び空位の量に依存して、遷移金属酸化物を多かれ少なかれ導電性のものとさせることが可能である。例えば、高い酸素イオンと低い空位を有するＴｉＯｘは、少ない酸素イオンとより多くの空位を有するＴｉＯｘよりも導電性はより低い。ＨｆＯｘ，Ｖｏｘ，ＴａＯｘ，ＷＯｘ，及びＧａＯｘ又はＰｂＯｘなどのその他のスイッチング層（単数又は複数）はＡＬＤ及び／又はＰＥＣＶＤによって共デポジット又は逐次的にデポジットさせることが可能である。
【０１００】
スイッチング物質内にイオンを導入させるためにイオン注入を使用することも可能であり、それにより応力と歪みとを発生させて欠陥のネットワークとさせる。それを介して荷電イオン及び空位が伝播するその結果得られるチャンネルはフィラメントを形成し、該フィラメントの抵抗率はイオン及び空位の濃度によって変化させることが可能である。注入したイオンは、Ｏ，Ｈ，Ｈｅ，Ａｒ，Ｎｅ，Ｘｅ，Ａｕ，Ｐｔ，Ｍｎ，Ｗ，Ｍｏ，Ｚｎ，Ｐｂ，Ｂｉ，Ｔｉ，Ｔａを含むことが可能である。更に、注入したイオンがスイッチング層（単数又は複数）内に部分的に存在する場合には、該イオンは、又、スイッチング層の外側に支配的に存在する場合があり、その場合に、該イオンは該スイッチング層を通過することによって、該スイッチング層及び該イオンが通過したその他の層内の物質に対して欠陥を発生させることが可能である。
【０１０１】
図１７は、幾つかの実施例に基づいて、不整合な物質層によって発生される応力欠陥を例示している概略図である。複数の物質層１７３０は、それらが格子、熱膨張、又は温度、圧力、化学量論、又は物質組成などの付着パラメータにおいて不整合であるようにエピタキシャル的に又は非エピタキシャル的に成長することによって形成させることが可能である。例えば、層１７３０は、物質層厚さが０．１乃至３ｎｍの範囲である超格子（ｓｕｐｅｒｌａｔｔｉｃｅ）とすることが可能であり、その場合には物質Ａ及び物質Ｂは異なる付着方法を使用して形成される。異なる方法は、例えば、温度、レート、圧力、及び／又は物質Ａと物質Ｂとの間の応力を発生させる物質組成等の異なる付着パラメータを包含している。幾つかの場合には、反復又は非反復パターンで織り交ぜられた２つを超える物質が存在する場合がある。例えば、該スイッチング層（単数又は複数）は、物質ＡＢ，ＡＢＡＢＡＢＡＢ，又はＡＢＣＤＢＤＡＣ，又はＡＢＣＤＥＦＧ等である場合があり、その場合に、各文字は、異なる付着パラメータ、付着方法、及び／又は物質の組成に起因して特性において他の物質とは異なる物質層を表している。その結果発生する応力は欠陥ネットワークを発生する場合があり、該ネットワークは、イオン、空位、電子に対して導通チャンネル１７５０を形成してＲＲＡＭにおけるメモリ効果に必要なフィラメントを形成することが可能である。
【０１０２】
図１８Ａ及び１８Ｂは、幾つかの実施例に基づいて、ビルトイン応力を有するスイッチング層をイオン注入及び／又は照射に露呈させることを例示している概略図である。図１８Ａにおいて、スイッチング層１６３０は埋め込まれた大きな原子を有しており、且つ、図１８Ｂにおいて、スイッチング層１７３０は、超格子、又は異なる物質組成及び／又は付着方法及び／又はその他の応力を発生させるパラメータに起因して応力を発生する特性が異なる複数の層からなる層型構造を有している。両方の場合において、該構造はイオン注入、ＵＶ乃至ＩＲによる照射に露呈させて応力を更に悪化させ且つ該物質内に欠陥を形成することを助けることが可能であり、従って、欠陥経路のネットワークがブレークダウン電圧を使用することの必要性無しにＲＲＡＭの動作においてフィラメント形成のためのチャンネルを形成することが可能である。
【０１０３】
図１９は、幾つかの実施例に基づいて、基本的なＲＲＡＭに対する基本的な処理ブロックを例示しているフローチャートである。ブロック１９１０において、プロセスは基板で開始する。幾つかの実施例によれば、該基板はＲＲＡＭを該基板から電気的に絶縁するための二酸化シリコン等の一つの層又は複数の層を包含している。該基板は、又、ＲＲＡＭへ電気的に接続させることが可能なＣＭＯＳ回路を包含することが可能である。ブロック１９１２において、下部電極が画定され且つデポジット即ち付着される。このことは、金属の蒸着又は金属のスパッタリング、フォトリソグラフィ、ウエット及び／又は反応性イオンエッチ等のドライエッチング、イオンミリング等の金属付着が関与する場合がある。幾つかの実施例によれば、ナノインプリント（ｎａｎｏｉｍｐｒｉｎｔｉｇ）を使用して電極を画定する。Ｔｉ，Ｍｏ，Ｗ，Ｎｉ，Ｐｔ，Ａｌ，Ｚｒ，Ｔａ，Ｖ等の金属及び／又はＴｉＮ，ＴａＮ，ＧａＮ，ＡｌＮ，ＩｎＮ，ＷＮ等の金属窒化物、及びＮｉＳｉ，ＰｔＳｉ，ＷＳｉなどのシリサイドを使用することが可能である。ブロック１９１４において、該スイッチング層（単数又は複数）を、電流制御用のダイオード層及び／又は抵抗層等のその他の層と共にデポジット即ち付着させる。前述した如く、イオン注入及び／又は照射もこの処理ブロックにおいて実施することが可能である。ＴｉＯｘ，ＴａＯｘ，ＶＯｘ，ＨｆＯｘ，ＺｎＯｘ，ＧａＯｘ，ＩｎＯｘ，ＰｂＯｘ，ＦｅＯｘ，ＣｒＯｘ，ＮｉＯｘ等のスイッチング層（単数又は複数）は化学量論的及び／又は非化学量論的とすることが可能である。該スイッチング層（単数又は複数）は、原子層付着（ＡＬＤ）、プラズマエンハンスト化学蒸着（ＰＥＣＶＤ）、スパッタリング、蒸着、分子ビームエピタキシ（ＭＢＥ）等の幾つかの方法でデポジットさせることが可能である。ブロック１９１６はブロック１９１２と類似している。この場合には、上部電極をデポジットし且つフォトリソグラフィ的に及び／又はナノインプリントによって画定する。該電極は蒸着するか、スパッタするか、ＰＥＣＶＤ，ＡＬＤ等とすることが可能である。ＴＩ，Ｍｏ，Ｗ，Ｎｉ，Ｐｔ，Ａｌ，Ｚｒ，Ｔａ，Ｖ等の金属及び／又はＴｉＮ，ＴａＮ，ＧａＮ，ＡｌＮ，ＩｎＮ，ＷＮ等の金属窒化物、及び／又はＮｉＳｉ，ＰｔＳｉ，ＷＳｉ等のシリサイドを使用することが可能である。ブロック１９１８において、イオン注入及び／又はＸ線、ガンマ線等の照射、ＵＶ乃至ＩＲからの光線を使用してスイッチング層（単数又は複数）内に欠陥を意図的に発生させる。該スイッチング層が化学量論的である場合には、酸素等のドーパントイオンを注入して過剰な酸素イオンを供給して該フィラメントの抵抗率に影響を与えることが可能である。Ｈイオンも該フィラメントの抵抗率に影響を与えることが可能な空位を発生させるために注入させることが可能である。幾つかの実施例によれば、該スイッチング層を介して注入される重いイオン及び／又は欠陥を発生させるイオンを使用して欠陥が発生される。該重いイオンは該スイッチング層（単数又は複数）を介して通過し且つその多く又は殆どは該スイッチング層（単数又は複数）の外側に埋め込まれる。注入された粒子は、電子、Ｈ（プロトン）、Ｏ，Ｔｉ，Ｔａ，Ｎ，Ｆ，Ｃｌ，Ｃ，Ｌｉ，Ｎａ，Ｋ，Ｈｅ，Ｎｅ，Ｘｅ，Ａｒ，Ａｕ，Ｂｅ，Ｍｇ，Ｍｎ，Ｓｉ，Ｂ，Ｇｅ，Ｇａ，Ｎｉ，Ｖ，Ａｕ，Ｐｔ，Ｆｅ，Ｐｂ，Ｂｉ，Ｉｎ，Ｗ，Ｍｏ，Ｈｆ，Ａｇ，Ｃｒ等のイオンを包含することが可能である。注入エネルギは約１ＫｅＶ未満から数十ＭｅＶより大きなものとすることが可能であり、且つ或る場合にはＧｅＶとすることが可能である。ドーズは１×１０４／ｃｍ２乃至１×１０１７／ｃｍ２又はそれ以上とすることが可能である。幾つかの実施例によれば、複数のイオン種、エネルギ及びドーズが使用される。幾つかの実施例によれば、ブロック１９１８はＸ線、ガンマ線による照射、及び／又はＵＶ乃至ＩＲの光線を包含している。幾つかの実施例によれば、物質内に欠陥を形成し且つ修正するために電子ビームが使用される。
【０１０４】
積層型ＲＲＡＭクロスバーの場合には、イオン注入／照射プロセスブロック１９１８を最後に実施することが可能であり、及び／又はそれは或る数の積層、例えば５個の積層毎、の後に実施することが可能である。幾つかの場合には、ブロック１９１８は全てのＲＲＡＭ層及び／又はサブ層（その場合、該スイッチング層（単数又は複数）がデポジットされる）において実施される。注意すべきことであるが、ブロック１９１８はＫｅＶ以下乃至数百ＫｅＶ及びＭｅＶにおけるエネルギを具備する電子を包含することも可能であり、且つ可変ドーズは１×１０４／ｃｍ２乃至１×１０１７／ｃｍ２又はそれ以上の範囲に亘る場合がある。
【０１０５】
図２０Ａ及び２０Ｂは、幾つかの実施例に基づいて、２個のＲＲＡＭ装置に対するイオン注入ドーピング対深さ分布を示している概略図である。図２０Ａにおいて、曲線２０１０は該スイッチング層におけるＯイオンに対するイオン注入分布であり、且つ曲線２０１２はＴｉ／ＴｉＯｘ／Ｐｔ構造の下部電極に殆ど埋め込まれているＢ又はＰイオンに対するイオン注入分布である。図２０Ｂにおいて、曲線２０２０は該スイッチング層におけるＯイオンに対するイオン注入分布であり、且つ曲線２０２２はＴｉＮ／ＨｆＯｘ／Ｔｉ構造の下部電極に殆ど埋め込まれているＡｒ又はＩｒイオンに対するイオン注入分布である。これらは可能な注入イオン及び分布を有する２つのＲＲＡＭ構造の例に過ぎない。
【０１０６】
図２１Ａ及び２１Ｂは、幾つかの実施例に基づいて、イオン注入によるスイッチング層（単数又は複数）のインシチュ形成を例示している概略図である。図２１ＡはＢＥ２１２０及びＴＥ２１４０のみを示している。２１２０及び２１４０の内の一方又は両方は遷移金属である。図２１Ｂにおいて、イオン注入プロセス２１５０は略界面において及び／又は支配的に電極２１２０及び２１４０の内の一つの中に酸素イオンを注入してインシチュ遷移金属酸化物層２１３０を形成し、それが該スイッチング層である。幾つかの実施例によれば、電極において異なる金属の層を使用することにより複数のスイッチング層を形成することが可能である。一つの実施例においては、ＢＥ２１２０はＰｔ／Ｔｉ／Ｖの層から構成され、且つＴＥ２１４０はＭｏである。酸素イオンを注入することにより、結果的に得られるスイッチング層２１３０はＴｉＯｘ／ＶＯｘ／ＭｏＯｘである。注意すべきことであるが、この場合には、ＴＥ２１４０の一部のみがＭｏＯｘへ変換される。その他の実施例によれば、その他のイオンでのイオン注入を使用することが可能であり、例えば、Ａｕ，Ｐｔ，Ｘｅ，Ｈ，Ｎ，Ｃｌ，Ｆ，Ｓｉ等があり、該スイッチング層内に部分的に埋め込むか、及び／又は殆どを該スイッチング層の外側に埋め込んでフィラメント形成用の意図的な欠陥を形成させる。同様に、例えば、Ｔｉ，Ａｌ，又はＩｎの電極内へのＮイオン注入を使用して、ＴｉＮ，ＡｌＮ，ＩｎＮ，ＧａＮ等のその他のインシチュスイッチング層を製造させることが可能である。
【０１０７】
図２２Ａ及び２２Ｂは、幾つかの実施例に基づく、スイッチング層（単数又は複数）のインシチュ形成の別の例を例示している概略図である。この例においては、ＢＥ２２２０及びＴＥ２２４０は遷移金属である必要性は無い。何故ならば、それらの間に一つ又はそれ以上の遷移金属層２２００及び２２０２が挟持されているからである。幾つかの実施例によれば、上部電極２２２０及び下部電極２２４０は、Ｐｔ，Ａｕ，Ａｌ，Ｃｕ，Ａｇ，ＴｉＮ，ＧａＮ，ＩｎＮ，シリサイド、窒化物、炭化物、炭素、及び／又は半導体等の物質とすることが可能である。中間層２２００及び２２０２は、Ｔｉ，Ｔａ，Ｖ，Ｎｉ、Ｈｆ，Ｚｒ，Ｃｒ，Ｚｎ，Ｍｎ，Ｗ，Ｍｏ，Ｉｒ，Ｏｓ，Ａｌ等の遷移金属とすることが可能である。酸素イオン注入２２５０を、遷移金属酸化物層２２３０及び２２３２を形成しそれらを次いでスイッチングのために使用することが可能であるのに十分なドーズで、層２２００及び２２０２内に実施する。酸素イオン注入ドーズは、数ＫｅＶ乃至８００ＫｅＶ又はそれ以上のエネルギにおいて約１×１０１０／ｃｍ２乃至５×１０２０／ｃｍ２の範囲である。幾つかの実施例によれば、その他のイオンのイオン注入もフィラメント形成のための欠陥を作成する場合を助けるために使用することが可能である。窒化物をベースとしたスイッチング層も製造させることが可能であり、例えば、層２２０２はＴｉ，Ｉｎ，又はＡｌとすることが可能であり、且つＮイオンを注入する。更に、遷移金属酸化物及び遷移金属窒化物等の複数の異なる種類のスイッチング層をＯ及びＮイオン注入でインシチュで製造させることが可能である。
【０１０８】
本書において使用されている如く、「フィラメント形成」とはそれを介して物質欠陥に沿って電流が流れる１個又は複数のチャンネルの形成のことを意味しており、その場合に、該チャンネルの抵抗率は荷電イオン及び空位によって修正させることが可能である。注意すべきことであるが、各チャンネルの幅はＲＲＡＭの横方向寸法の大きさの小さな割合からＲＲＡＭの実際の横方向寸法の範囲となる場合がある。
【０１０９】
図２３Ａ及び２３Ｂは、幾つかの実施例に基づいて、非スイッチング層と結合したスイッチング層のインシチュ形成を例示している概略図である。酸素イオン注入２３５０によって遷移金属層２３００及び２３０２から遷移金属酸化物スイッチング層２３３０及び２３３２のインシチュ形成に加えて、その他の層も形成することが可能である。例えば、数ｎｍ厚さのトンネル二酸化シリコン層２３３４をＳｉ層２３０４の付加によって形成することが可能であり、それは、次いで、酸素イオン注入２３５０によって二酸化シリコン及び／又はＳｉＯｘへ酸化させることが可能である。幾つかの実施例によれば、酸化物を形成する代わりに、ＧａＡｓ，ＧａＮ，ＩｎＮ等の層の電気的特性を変化させるその他の層を使用することも可能である。この様な場合には、注入された酸素イオンは電流制御のために該層の抵抗率を増加させることが可能であり、又、クロスバーＲＲＡＭアーキテクチャにおける漏洩電流を最小化させることが可能な非線形ＩＶ特性を有することも可能である。
【０１１０】
注意すべきことであるが、ここで議論されるＲＲＡＭ装置は殆どが遷移金属酸化物をベースとしたものであるが、幾つかの実施例によれば、ここに記載する技術は、スイッチングのために遷移金属酸化物をベースとするものではないその他の抵抗メモリ装置に適用されるものであり、例えば、遷移金属窒化物、遷移金属炭化物、金属硫化物、金属塩化物、金属弗化物、硫化物、塩化物、弗化物、ダイアモンド状炭素、炭素、ポリマー、及び相変化非揮発性メモリ装置等がある。
【０１１１】
注意すべきことであるが、メモリスターとしても知られている抵抗ランダムアクセスメモリ（ＲＲＡＭ）は、又、論理演算において使用することも可能である。幾つかの実施例によれば、本書に記載される技術はメモリ装置に制限されるものではなく、論理演算に適用することも可能である。例えば、「ネイチャー  ナノ技術（ＮＡＴＵＲＥ  ＮＡＮＯＴＥＣＨＮＯＬＯＧＹ）」、８巻、２０１３年１月、www.nature.com/naturenanotechnology、コンピューティング用メモリスター装置（ｍｅｍｒｉｓｔｉｖｅ  ｄｅｖｉｃｅｓ  ｆｏｒ  ｃｏｍｐｕｔｉｎｇ）、を参照のこと。
【０１１２】
幾つかの実施例によれば、相変化メモリ（ＰＣＭ）において、Ｇｅが上部電極と下部電極との間に挟持され、例えば図４に示した如く、選択的区域イオン注入のためにイオン注入マスクが使用される。相変化物質Ｇｅ−Ｓｂ−Ｔｅをインシチュで形成することが可能であるようにＳｂ及びＴｅを注入させることが可能である。相変化物質が所望されない区域において酸素イオンを注入させることが可能であり、例えば、低電流動作等の電気的性能を改善させるために相変化区域の寸法を減少させるために選択的区域イオン注入領域においてイオン注入マスクを使用することが可能である。その他のＰＣＭ物質、例えば、ＣｕＳ，ＡｇＳ，Ｓｂ−Ｔｅ，Ｓｂ−Ｔｅ−ＴｉＮ等を使用することも可能であり、その場合に、Ｓイオン注入でＣｕ電極を部分的にＣｕＳへ変換させることが可能である。
【０１１３】
図２４は、幾つかの実施例に基づいて、相変化メモリ装置でのイオン注入を例示している概略図である。この例において、Ｇｅ−Ｓｂ−Ｔｅ相変化メモリ領域２４５２が下部電極１２０と上部電極１４０との間に挟持されているＧｅ層２４３０内に形成される。該Ｇｅ２４３０を高度に抵抗性とさせるために、Ｓｂ及びＴｅが注入される箇所を除いて該Ｇｅ領域における全ての箇所に注入マスク（不図示）を使用してＯイオンを最初に注入させることが可能である。自己整合プロセスを使用して、第２注入マスク２４１０を使用することが可能である。該マスク２４１０は第１注入マスクに自己整合されており、その場合に、該第１注入マスクが除去されてアパーチャーを露出させる。次いで、注入プロセス２４５０が該Ｇｅ内に選択的にＳｂおよびＴｅイオンを注入して、メモリ用のＧｅ−Ｓｂ−Ｔｅ相変化物質２４５２を完全にインシチュで形成する。例えば、エムアールエス・ブレティン（ＭＲＳ  ＢＵＬＬＥＴＩＮ）、３９巻、２０１４年８月、www.mrs.org/bulletin、「相変化物質及び相変化メモリ（Ｐｈａｓｅ  ｃｈａｎｇｅ  ｍａｔｅｒｉａｌｓ  ａｎｄ  ｐｈａｓｅ  ｃｈａｎｇｅ  ｍｅｍｏｒｙ）」、を参照のこと。装置性能を最適化させるためには熱処理が望ましいか又は必要であるか又はそうではない場合がある。
【０１１４】
幾つかの実施例によれば、欠陥経路又はチャンネルは、イオンビーム、電子ビーム、電磁波、超音波、内部応力、及び／又は、結晶性か、非結晶性か、微結晶性か、及び／又は非晶質物質とすることが可能なスイッチング物質におけるビルトイン応力によって形成される。遷移金属酸化物スイッチング層内で、金属と酸素との間の化学結合が顕微鏡的に破壊されて空位が形成される。該空位は、例えば、酸素空位及び／又は金属空位とすることが可能である。これらの欠陥は、電界及び／又は電位の影響下において空位及びイオンがドリフトすることが可能であるような経路又はチャンネルを形成することが可能である。
【０１１５】
既知の技術において、該結合が破壊される結晶欠陥の経路／チャンネルが、上部電極と下部電極との間に約５−５０Ｖ（スイッチング層の厚さに依存する）の大きな電圧が印加されるフォーミングプロセス期間中に形成される。幾つかの実施例によれば、結合が破壊された欠陥の経路が、イオン注入、電子ビーム、電磁波、熱、超音波、ビルトイン応力を使用して形成される。欠陥は、空位、格子間欠陥、点欠陥、線欠陥、面欠陥、フランケル欠陥、アンチサイト欠陥、不純物、非晶質領域、トポロジー欠陥、転位、及び／又はＦ中心の形態を取ることが可能である。非晶質及び多結晶物質は微細な結晶構造を有しており且つ結晶物質は巨視的な結晶構造を有している。例えば、結合破壊などの欠陥は、抵抗ランダムアクセスメモリ（ＲＲＡＭ）の上部電極と下部電極との間に印加される電界及び／又は電位の下での空位、イオン、電子拡散及びドリフトのための経路／チャンネルを提供することが可能である。
【０１１６】
記載した如く、既知のフォーミングプロセスをＴＥとＢＥとの間に大きな電圧を印加した状態で結合破壊を発生させるために使用することが可能であり、その結果スイッチング層内が高電界となり高い電流密度となる。約２−６０ｎｍ厚さのスイッチング層を横断して１−３０ボルトの電圧で、ブレークダウン電界が５×１０６Ｖ／ｃｍで数μＡ乃至数十ミリアンペアの電流が使用されることが既知である。フィラメント直径はナノメートル乃至数百ナノメートルとすることが可能である。フィラメントは長さの関数として直径が非一様なものとすることが可能であり且つ複数の分岐を有することが可能である。更に、フォーミングプロセス期間中に複数のフィラメントを形成させることが可能である。多結晶スイッチング層において、グレイン境界に沿って欠陥が形成される場合がある。本書に記載する欠陥チャンネル及び／又は経路を故意に導入させることによって、故意に導入させた欠陥経路／チャンネルに沿って殆どのフィラメントが形成される。故意に形成した欠陥経路／チャンネルを使用することにより、高電界の下での既知のフォーミングプロセスは不要となる。幾つかの場合には、フィラメントを形成するために空位、イオン、電子のドリフトを開始させるための印加電圧をその代わりに使用することが可能である。しかしながら、この開始電圧は数ボルトの近傍であり且つフォーミングプロセスのために必要な結合破壊電圧未満である。
【０１１７】
図２５Ａ及び２５Ｂは、幾つかの実施例に基づいて、スイッチング層内に欠陥を発生させるために使用される強力な超音波及び／又は熱を例示している概略図である。図２５Ａは、物質内に局所的歪みを発生させる大原子質量原子を組み込んでいるスイッチング層１６３０を示している。超音波２５５０が局所的欠陥を伝播させる外部励起を与える。同様に、図２５Ｂにおいては、層１７３０が隣会う層間において応力を発生する複数の不整合物質層を包含している。超音波２５５２が局所的欠陥１７５０を伝播させるための外部励起を与える。幾つかの実施例によれば、欠陥を伝播させるための外部励起を与えるために超音波と共に又は無しで熱が使用される。幾つかの実施例によれば、該スイッチング層はビルトイン内部応力を有するものではないが、超音波が十分に強力であるため該スイッチング層内において欠陥を発生させ且つ伝播させる。
【０１１８】
図２６は、幾つかの実施例に基づいて、スイッチング層構造内に欠陥の経路又はチャンネルを形成させるためにイオン注入又はその他の照射を使用することを例示している概略図である。ビーム１５０は、Ａｕ，Ｐｂ，Ｕ，Ｅｒ，Ｙｔ，Ｚｎ，Ｏ，Ｐｔ，Ｆｅ，Ｂｉ，Ｈ，Ｈｅ，Ｇａ，Ｈｆ，Ｎ，Ｃ，Ｖ，Ｔｉ，Ｔａ，Ａｒ，Ｘｅ，ポジトロン、及び電子等のイオンとすることが可能である。幾つかの実施例においては、上部電極１４０を配置した状態で、一方その他の実施例においては、上部電極を未だに形成していない状態で、スイッチング層１３０内に及び／又はそれを介して該注入を行うことが可能である。該注入は金属と酸素との間の化学結合を崩壊及び／又は破壊して欠陥性金属−酸化物結合及び／又は空位を形成する。遷移金属酸化物スイッチング物質の例は、ＴｉＯｘ，ＨｆＯｘ，ＴａＯｘ，ＶＯｘ，ＷＯｘ，及びＺｎＯｘを含む。その他のスイッチング層物質も可能であり、例えばＣ，Ｓ，Ｆ，及びＮ等がある。幾つかの実施例によれば、エネルギはＫｅＶ未満から数千ＫｅＶ、及び更にＭｅＶまでの範囲に亘ることが可能である。ドーズは１×１０３／ｃｍ２未満から１×１０２０／ｃｍ２を越える範囲に亘ることが可能である。該注入はブランケットイオン注入又は選択的区域注入とすることが可能である。
【０１１９】
図２７は、従来技術において既知のフォーミングプロセスを例示している概略図である。図２７は「将来の非揮発性メモリとしてのＲＲＡＭの進化（Ｐｒｏｇｒｅｓｓ  ｏｎ  ＲＲＡＭ  ａｓ  ａ  ｆｕｔｕｒｅ  ｎｏｎ  ｖｏｌａｔｉｌｅ  ｍｅｍｏｒｙ）」（ＮＶＭ）、Ｐ．Ｄ．Ｋｉｒｓｈ、２０１１年１０月２８日、Ｓｅｍａｔｅｃｈ、からのものである。図２７は、既知のＲＲＡＭ製造技術においては、ＲＲＡＭが高及び低の抵抗状態などのメモリ効果をＲＲＡＭが示す前にフォーミングプロセスが使用されることを示している。該フォーミングプロセスは、上部電極と下部電極との間に大きな電圧を印加し、ブレークダウンを発生させてその場合に金属イオンと酸素イオンとの間の結合を破壊させることを包含している。このプロセスは、印加電界の下で、空位、イオン、及び／又は電子がドリフトするための行き当たりばったりの経路を発生させる。この破壊された結合の欠陥経路におけるイオン、空位、及び／又は電子の移動は高及び低の抵抗状態を発生させる。空位、イオン、及び／又は電子が拡散するか、ドリフトするか、及び／又はホッピングするこの欠陥経路は、しばしば、文献においては、フィラメントとして呼称される。ＲＲＡＭにおいてのこの様なフォーミングプロセスの使用は長年に亘り知られている。しかしながら、今日まで、既知の商用製品は未だに現れていない。このことは、一部には、大型のメモリチップにおける全てのメモリ要素のフォーミング電圧を印加することの製造不可能性に起因しており、且つ又、一部には、フォーミングプロセス期間中における結合破壊の場当たり的な特性に起因するものと考えられる。結果的に得られる装置は再現性が悪く且つ装置毎の一貫性に欠け、且つ信頼性が悪い。本書に記載する幾つかの実施例によれば、イオン注入又はその他の照射を使用して結合を破壊させる。このことは一層一様な欠陥経路／チャンネルとなり、その結果、再現性があり且つ一層製造可能性があり且つ信頼性のあるＲＲＡＭとなる。
【０１２０】
幾つかの実施例によれば、我々は、イオン注入、粒子ビーム、電子ビーム、電磁照射、熱、超音波等によって課される損傷を利用するものである。イオン注入の例においては、イオンは結合破壊などの欠陥を発生させる。該欠陥は空位、イオン、及び／又は電子が移動するための経路又はチャンネルとなり、その組合せが「フィラメント」と呼称される。幾つかの実施例によれば、或るイオンを活性化させるための熱処理を使用することが可能である。次いで、その後のイオン注入は、イオン、空位、及び／又は電子が移動するための欠陥経路／チャンネルを発生させることが可能である。或る温度においての熱処理は幾つかの実施例においての部分的活性化のために使用することが可能である。幾つかの場合には、部分的アニーリング及び／又は熱処理を、該欠陥の全てではなく幾らかを除去するために使用することが可能である。ＲＲＡＭの抵抗率を最適化させ、ダイオード特性を活性化させ、且つ電流電圧特性の非線形性を最適化させるために、熱処理を使用することが可能である。ＲＲＡＭ内にフィラメントを有するために損傷又は欠陥の幾らかの量が残存すべきであるが、該フィラメントの特性を最適化させるために熱処理を使用することが可能である。
【０１２１】
アニーリング及び／又は熱処理温度は、ミリ秒乃至数時間の期間に対して、２００℃未満から１８００℃を超える範囲に亘ることが可能である。該アニールは、Ａｒ等の不活性環境において、又はＯ又はＨ等の反応性環境において行うことが可能である。該アニーリングプロセスはＮ及びＨ、Ａｒ及びＨ，Ａｒ及びＮ等のガスの組合せを有することが可能である。該アニーリングプロセスは、又、プラズマ環境におけるものとすることが可能であり、その場合には、Ｎ，Ｏ，Ｈ又はガスの組み合わせ等のガス放電をグロー放電において使用することが可能である。
【０１２２】
図２８は、既知のＲＲＡＭフォーミングプロセスに基づくスイッチングパラメータの可変性を例示している概略図である。図２８は「制御可能なフィラメントによる高度に一様な抵抗性スイッチングＲｅＲＡＭのための２段階セット動作（Ａ  Ｔｗｏ−Ｓｔｅｐ  Ｓｅｔ  Ｏｐｅｒａｔｉｏｎ  ｆｏｒ  Ｈｉｇｈｌｙ  Ｕｎｉｆｏｒｍ  Ｒｅｓｉｓｔｉｖｅ  Ｓｗｉｔｃｈｉｎｇ  ＲｅＲＡＭ）」、Ｓａｎｇｈｅｏｎ  Ｌｅｅ  ｅｔ  ａｌ．、２０１３年９月１８日、ルーマニアにおけるＥＳＳＤＥＡＲＣ２０１３，から採ったものである。上部電極と下部電極との間にブレークダウン電圧が印加される既知のフォーミングプロセスを使用するフィラメント形成の場当たり的な特性に起因して、ＲＲＡＭのスイッチングパラメータは、しばしば、ＲＲＡＭがＨＲＳからＬＲＳへ移行する場合の電圧であるＶｓｅｔ２８１０における可変性、その勾配が抵抗であるＬＲＳ２８２０の値の可変性、ＨＲＳ勾配２８２２の可変性、及びＬＲＳからＨＲＳへ移動する電圧であるＶｒｅｓｅｔ２８１２の可変性を示す。それと対比して、本書に記載する多くの実施例によれば、イオン注入、電子ビーム、電磁照射、超音波、熱、及び／又はビルトイン応力によって形成される故意に導入した欠陥経路／チャンネルを使用して、スイッチングパラメータの可変性を著しく減少させることが可能である。
【０１２３】
図２９Ａ及び２９Ｂは、幾つかの実施例に基づく、ＲＲＡＭ処理の側面を例示している概略図である。ＲＲＡＭが処理されるに連れて、ＢＥ１２０とスイッチング層（単数又は複数）１３０との間の界面が、ホトレジスト剥離、ドライ／ウエットエッチング、処理装置間のウエハハンドリング、及び／又は真空破壊などの処理環境に露呈される。これらのステップの幾らか又は全てが、ＢＥ１２０とＳＬ１３０との間の界面において意図しないバリア層（ＵＢＬ）２９２０を形成させ、且つＳＬ１３０とＴＥ１４０との間にＵＢＬ２９２０を形成させる場合がある。これらのＵＢＬ２９１０及び２９２０は酸化物、ホトレジスト処理からの残留物等の有機物層、ポンプ油残留物、プラズマエッチング期間中の真空室内に再付着した物質に起因する汚染物等である場合があり、且つ電流の流れを阻害することが可能なバリアとなる場合がある。幾つかの実施例によれば、これらのＵＢＬ２９１０及び２９２０はＴＥ１４０を介して且つＲＲＡＭ装置内へのイオン注入２９５０によって崩壊される。幾つかの実施例によれば、注入はＢＥ１２０及び／又は基板１１０に対するものとすることが可能である。崩壊されたＵＢＬは、図２９Ｂにおいて、暗い点線２９１２及び２９２２で示してある。ＵＢＬの崩壊は電流の流れ及びＲＲＡＭ動作用のフィラメントの形成を可能とさせ、その場合に、空位、イオン、及び／又は電子はイオン注入によって形成された欠陥経路に沿って移動、拡散、ドリフト、ホップすることが可能である。円は欠陥２９００等の欠陥を表している。注意すべきことであるが、図２９Ａに示した如くイオン注入前には、幾らかの生来の欠陥が存在している。イオン注入の後、図２９Ｂに示される如く、欠陥濃度が増加する。該円は、又、金属及び非金属イオン等の注入されたイオンを表している場合がある。
【０１２４】
図３０Ａ及び３０Ｂは、幾つかの実施例に基づいて、イオン注入用の薄いＴＥを形成し次いで一層厚いＴＥを形成することを例示している概略図である。図３０Ａにおいて、薄いＴＥ３０４０は、イオンがＴＥ３０４０、ＳＬ（単数又は複数）１３０、ＢＥ１２０、及び／又は基板１１０を介して浸透するのに必要なエネルギを減少させるためにＲＲＡＭ構造を介してのイオン注入のために使用することが可能である。この薄いＴＥ３０４０は１０ｎｍ未満乃至１００ｎｍを越える範囲の厚さを有することが可能である。ＢＥ１２０とＳＬ１３０との間（図２９ＡにおけるＵＢＬ２９１０）及びＳＬ１３０とＴＥ３０４０との間（図２９ＡにおけるＵＢＬ２９２０）に形成するＵＢＬは上述した如くに形成させることが可能である。該ＵＢＬは、次いで、薄いＴＥ３０４０を介して且つＳＬ１３０，ＢＥ１２０、及び／又は基板１１０内へイオン注入２９５０によって崩壊される。崩壊されたＵＢＬ２９２２及び２９１２が示されている。該ＵＢＬは、電流バリアとして動作し、これらの領域内へのイオン注入及び／又はこれらの領域を介して通過するイオンによって化学結合が破壊されるように崩壊される。金属、酸素、非金属イオンを注入させることが可能であり、又該イオンは該界面を介して横断することが可能である。更に、薄いＴＥ３０４０及びＳＬ１３０におけるイオンは汚染されたＵＢＬ内へ叩き込ませることが可能である。崩壊されたＵＢＬ２９１２及び２９２２は電流の流れを一層容易に許容することが可能である。イオン注入プロセス、及び／又はＸ線等の照射プロセス、の後に、ＴＥ１４０は、直列抵抗を減少させるために物質３０４２を付加させることによって厚くさせることが可能である。
【０１２５】
図３１Ａ及び３１Ｂは、幾つかの実施例に基づいて、金属と半導体との組合せから構成されている上部電極及び下部電極を具備しているＲＲＡＭ構造を例示している概略図である。ＴＥ（薄い部分３０４０及び注入後に厚くさせたＴＥ１４０の両方）及びＢＥ１２０は、金属と半導体との組合せ、例えばシリサイド（ＮｉＳｉ，ＰｔＳｉ），窒化物（ＴｉＮ）、多結晶シリコン、高度にドープした非晶質シリコン、及びＴｉ／Ｐｔ，Ｔａ／Ｐｔ／Ａｕ，Ｎｉ／Ｔｉ，及びＰｔ／Ｎｉ／Ｐｔ等、から構成することが可能である。薄いＴＥ３０４０を介してのイオン注入の後に、図３１Ｂに示した如くに、直列抵抗を減少させるために、例えばＡｌ等の金属３１４２でＴＥを厚くさせることが可能である。
【０１２６】
幾つかの実施例によれば、イオン注入及び／又は照射が欠陥を形成させ、該欠陥が界面ＵＢＬを崩壊させ且つ電流を一層容易に通過させることを許容する。イオン注入は、更に、金属及び非金属の両方のイオンを意図的ではない界面ＵＢＬ内へ導入させ及び／又はＴＥ及びＳＬからイオンをＵＢＬ内へ叩き込ませ、それらを崩壊させて電流を一層容易に流れることを許容させることが可能である。幾つかの実施例によれば、本ＲＲＡＭは従来技術のフォーミング電圧及びそれに付随しＲＲＡＭを損傷する場合があり且つその信頼性を現象させる場合がある高電流無しで製造される。
【０１２７】
幾つかの文献、例えば米国特許第８，０６２，９１８号、８，４２０，４７８号、８，４６５，９９６号、８，８７２，１５１号等は欠陥濃度を増加させるために部分的にＳＬ内へのイオンを注入することを言及している。しかしながら、これらの文献はＴＥを形成するためにイオンを注入することを提案しており、そのことはＳＬとＴＥとの間の界面にＵＢＬが形成することを許容する。このＵＢＬの厚さはスイッチング層の大きな割合部分となる場合がある。例えば、スイッチング層は２ｎｍ程度に低い厚さを有する場合があり、一方ＵＢＬは１−２０ｎｍの範囲内の厚さを有する場合がある。従って、ＵＢＬはその厚さ及び組成でもってスイッチング層の特性を劇的に変化させる場合がある。ＵＢＬは汚染と考えることが可能である。このことは更なるフォーミングプロセスを必要とし、そのことはＲＲＡＭの信頼性を低下させ且つその可変性を増加させる。更に、該文献等はイオン／欠陥が支配的にＳＬの一部内に留まるように該イオン／欠陥を注入させることを教示している。注入したイオン／欠陥は大部分がＳＬ及びＢＥの界面内に到達するものではないので、これらの技術はＳＬとＢＥとの間に存在することのあるＵＢＬを崩壊させる上で効果的なものではない。ＳＬのいずれの側においてもＵＢＬを効果的に崩壊させることはないので、該バリアを打ち破るために高フォーミング電圧が必要とされる場合がある。
【０１２８】
米国特許第８，８０９，１５９号は、照射前に形成することが可能な照射に対してトランスペアレントな２０ｎｍの薄いＴＥについて言及している。このトランスペアレントなＴＥが必要とされる理由は、照射のために使用されるエネルギは非常に低いものであり且つＴＥを介して且つＳＬ内へ照射させることが必要だからである。主にＳＬにおいての照射を調節するこの低いエネルギは発生される欠陥を非一様な分布とさせ且つＳＬとＢＥとの界面に形成されるＵＢＬを崩壊させるものではない場合がある。
【０１２９】
幾つかの実施例によれば、意図的でないバリア層（ＵＢＬ）内へ及び／又はそれを介してのイオン注入／照射は、各々がＴＥ，ＵＢＬ，ＳＬ，ＢＥに対して調節されている複数の注入エネルギを有するイオンを使用して、及び／又は該ＵＢＬを介して且つ該ＢＥ及び／又は基板内へ実施される。該イオン注入プロセス及び照射プロセスの後には、電流の流れを意図的ではなく阻害する場合のある何らの更なる臨界的な界面が形成されることはない。
【０１３０】
幾つかの実施例によれば、注入されたイオンの複数のエネルギはＫｅＶ乃至ＭｅＶの範囲に亘る。例えば、２００ＫｅＶにおいてプロトンを２ミクロン注入させることが可能であり、そのことは、単一層ＲＲＡＭクロスバーアーキテクチャの場合、該プロトンの大部分を基板内に入れ込む。ＴＥ，ＳＬ及びＢＥを介して及び基板内への該プロトンの通過は、空位、イオン、及び／又は電子が移動してフィラメントを形成するための欠陥チャンネル／経路の一様な分布を形成する。プロトン以外のその他のイオンを使用することも可能であり、金属及び／又は非金属イオンを包含している。照射及び／又はイオン注入損傷の使用を介してスイッチング層内に向上されたチャンネルを一様に形成させることによって多数のＲＲＡＭセルを包含するチップ全体に亘り性能の一層大きな一様性を達成することが可能である。
【０１３１】
図３２は、幾つかの実施例に基づく、基本ＲＲＡＭ用の処理ブロックを例示しているフローチャートである。ＲＲＡＭ装置／クロスバー用の処理ステップはブロック３２１０で開始することが示されており、その場合に、該基板は、ＣＰＵ等のその他の情報処理ユニットに対して本ＲＲＡＭをインタフェースさせるための能動的及び多分受動的な装置からなるＣＭＯＳ集積回路を包含する場合がある。ブロック３２１２において、下部電極が形成され、次いで、ブロック３２１４において、スイッチング層（単数又は複数）が形成される。幾つかの実施例によれば、該スイッチング層は抵抗、トンネル及び／又はダイオード層を包含することも可能である。ブロック３２１６において、上部電極が形成される。ブロック３２１８において、全ＲＲＡＭ構造を介してイオン注入及び／又は照射が実施される。積層型ＲＲＡＭアーキテクチャの場合には、ブロック３２１８の注入又は照射は、該ＲＲＡＭ及び／又はＲＲＡＭ積層体全体を浸透するのに十分なエネルギで積層型ＲＲＡＭ構造全体を介してのものとすることが可能である。幾つかのその他の実施例によれば、一つ又はそれ以上の積層の形成に続いて中間の注入／照射ステップを実施することが可能である。ブロック３２２０において、所望により上部電極を厚くさせる。ブロック３２１８のイオン注入及び／又は照射は、複数のエネルギ、ドーズ、及び異なるイオン、電子、及びプロトンを包含することが可能である。幾つかの実施例によれば、一様な分布の欠陥チャンネルが上部電極から、スイッチング層（単数又は複数）を介して下部電極内へ及び／又は基板内へ延在する。照射及び／又はイオン注入に露呈される区域を適切にマスキングすることにより（選択的区域照射及び／又はイオン注入）、シリコンウエハ全体が照射及び／又はイオン注入され、そのことは大量のシリコンウエハ処理に通じる。
【０１３２】
幾つかのその他の実施例によれば、本装置をインシチュで照射させる。即ち、例えば図３２に示した如く、ＢＥ，ＳＬ，及びＴＥの付着の後に照射を実施する。幾つかの実施例によれば、高ドーズ（シリコンにおいて１００ｒａｄ乃至１０，０００，０００ｒａｄ）の電磁放射、例えば約３ＫｅＶ乃至約１００ＫｅＶの範囲におけるＸ線、を使用してＳＬを介して一層一様なチャンネルの欠陥を形成させる。シリコンにおける１ｒａｄ、即ち１ｒａｄ（Ｓｉ）、は、通常、シリコンの１グラム当たりに吸収される１００エルグのエネルギとして定義される。一般的に、イオン、Ｘ線、ガンマ線、又は電子の形態に拘わらずに、一層大きな深さ浸透を伴う一層高いＫｅＶエネルギにおいての一層高い照射は、ＳＬ等の薄い層内に一層一様な欠陥を与えることが可能であり、特にかなり一層厚い上部層ＴＥが存在する場合にそうである。このＳＬにおける欠陥の高い一様性は、処理性能に対しての変動を低くし、非常に多数の要素を具備する装置の製造に対して重要である。このインシチュ照射は、高エネルギ電磁照射又はイオンについて後に示すように、単純な単一層ＲＲＡＭ構造において、複数の層を積層させたクロスバーＲＲＡＭ構造において、又は垂直ＲＲＡＭ構造において実施することが可能である。複数の層を積層させたＲＲＡＭ構造及び垂直ＲＲＡＭ構造の場合には、本書における別の箇所に記載している如く、一層高い照射エネルギを使用することが可能である。
【０１３３】
以下の部分において、電磁照射を使用して厚い上部電極ＴＥ（例えば，１００ｎｍを越える）でインシチュでＳＬ内に発生された一様な欠陥を具備している実際的な装置について説明する。より詳細に説明すると、幾つかの実施例によれば、３ＫｅＶ乃至１０ＫｅＶの範囲のプロトンエネルギを具備するＸ線照射を使用する。電磁照射でＳＬ内に欠陥を発生させる実際的ではない試みが以前なされていた。例えば、一つの従来技術の提案、即ち米国特許第８，８０９，１５９号では、非常に低い照射プロトンエネルギ（２００−６００ｎｍの波長、即ち６．２乃至２．１ｅＶ）を使用することを言及しているが、その結果はＳＬ内においての欠陥の発生は極めて狭い範囲の深さのものとなっている。この低エネルギアプローチは、上部電極を付着させる前に照射を実施すること、又は非常に薄い層の上部電極（１０乃至２０ｎｍの厚さ）を使用することを必要とする。このことは非現実的なアプローチであり、そのことは、チップ全体にわたりＳＬ及び／又はＴＥにおける比較的小さな厚さ変動からＳＬにおいて大きな欠陥の変動となる場合がある。この様な従来の提案は、複数層クロスバー構造又は垂直構造のインシチュ照射を提供することも不可能である。幾つかの実施例によれば、１００ｎｍ又はそれ以上の程度の厚いＴＥに続いて、米国特許第８，８０９，１５９号において使用されているものよりも１００乃至１０００倍一層高いエネルギでの照射が行われる。
【０１３４】
図３３Ａ−Ｄは、既知の技術に基づいて注入したＨｆイオンのシミュレーション結果を例示しているプロットである。米国特許第８，８７２，１５１号は、５０ＫｅＶ及び２２．５ＫｅＶにおいて上部電極無しで３０ｎｍのＨｆＯｘスイッチング層内にＨｆイオンを注入することを記載している。プロット３３１０，３３１２，３３１４，３３１６は、これらの条件のモンテカルロシミュレーションである。お分かりのように、スイッチング層内に発生される空位は非常に非一様である。この空位の無い区域での非一様性は一貫性が無く且つ再現性の無いＲＲＡＭスイッチング特性を発生する場合があり且つ空位を欠如するボリューム（体積）は空位を発生させるためにフォーミングを必要とするので、スイッチングを開始させるために更なるフォーミングを必要とする。フォーミングは、又、ＨｆＯｘと下部電極との間、及び上部電極とイオン注入プロセス後にデポジットさせたＨｆＯｘとの間のＵＢＬを破壊させるためにも必要とされる場合がある。空位分布の非一様性はスイッチング層内において９５％を越えている。この非一様性は空位濃度において狭窄を発生させて移動度劣化を発生させる場合があり、そのことは究極的にはＨＲＳ（高抵抗状態）とＬＲＳ（低抵抗状態）との間での多数のサイクルの後にＲＲＡＭ故障となる場合がある。空位の一層低い濃度は、又、低空位移動度及び一層低い導電度となる場合がある。
【０１３５】
図３４は、幾つかの実施例に基づく、単純なＲＲＡＭ構造の電極及びスイッチング層の相対的な厚さを例示している概略図である。ＴＥ１４０は５０ｎｍのＰｔであり、ＳＬ１３０は１０ｎｍのＴｉＯｘであり、ＢＥ１２０は１００ｎｍのＴｉ（又は幾つかの場合にはＰｔ）であり、且つ基板１１０は５０００ｎｍのＳｉＯ２である。注入プロセス３４５０は様々なイオン種、様々な注入エネルギ、及び様々なドーズを使用して実施することが可能である。図３４に示した構造内への幾つかの注入例についてシミュレーションを行い、その結果を図３５Ａ−Ｄ、３６Ａ−Ｄ、３７Ａ−Ｄ、３８Ａ−Ｄに例示してある。イオンの大多数が基板１１０内に十分に注入されるように比較的深い注入プロセスを与えることは、欠陥分布の一様性を著しく増加させることとなることが判明した。この一様な欠陥分布及びそれと関連する一様な空位濃度分布は、ＲＲＡＭ再現性を著しく増加させ、ＲＲＡＭ可変性を減少させ、且つＲＲＡＭ信頼性を改善させる。この場合におけるスイッチング層内の空位濃度一様性は１０％よりも一層良好である。幾つかの実施例によれば、該イオンの大多数はスイッチング層外部に注入され、そのことは許容可能な空位濃度一様性を与えることが可能である。幾つかの実施例によれば、該イオンの９０％又はそれ以上が該スイッチング層外部に注入される。幾つかの実施例によれば、７０％又はそれ以上のイオンがスイッチング層の外部に注入される。幾つかの実施例によれば、該イオンの５０％又はそれ以上が該スイッチング層の外部に注入される。幾つかの実施例によれば、該イオンの３０％又はそれ以上が該スイッチング層の外部に注入される。幾つかの場合には、該イオンの１０％又はそれ以上が該スイッチング層の外部に注入される。該スイッチング層内の空位濃度の一様性は、平均値についての変動において、５％を越えるものから８０％を越えるものの範囲である場合がある。幾つかの場合においては、それは１０％よりも一層良いものである場合がある。幾つかの場合においては、それは２０％よりも一層良いものである場合がある。幾つかの場合においては、空位濃度一様性は３０％よりも一層良いものである場合がある。幾つかの場合においては、それは４０％−５０％よりも一層良いものである場合がある。幾つかの場合においては、空位一様性は平均値についての変動において６０−８０％よりも一層良いものである場合がある。幾つかの実施例によれば、ＲＲＡＭ再現性を改善し、可変性を減少させ、且つ信頼性を改善させるために、異なるイオン種、エネルギ、及び／又はドーズでの複数のイオン注入物を使用する。幾つかの実施例によれば、深いイオン注入と浅いイオン注入との組合せが使用される。例えば、第１の一層浅いイオン注入は、ＴＥとＳＬ及び／又はＳＬとＢＥ層との間のＵＢＬを効果的に崩壊させる。これに続く第２の一層深い注入は、ＳＬ層全体に亘り一様な欠陥分布を発生させる場合に効果的なものである。イオン注入のその他の組合せをＲＲＡＭ製造プロセスに組み込むことが可能であり、例えば、遷移金属をインシチュで遷移金属酸化物へ変換させる注入物である（窒化物、炭化物、弗化物、塩化物、酸化物及びそれらの任意の組合せがその他の例である）。
【０１３６】
図３５Ａ−３５Ｄは、６００ＫｅＶにおいて図３４に示した如き構造内に注入したＡｒイオンのシミュレーション結果を例示しているプロットである。該Ａｒイオンは、単独イオン化で且つ６００ＫｅＶで加速させることが可能であり、又は二重イオン化で且つ３００ＫｅＶで加速させることが可能である。プロット３５１０に見られる如く、該ＡｒイオンピークはＳｉＯ２層内へ５００ｎｍ未満である。プロット３５１２は、ＴＥ１４０、ＳＬ１３０，及びＢＥ１２０の上部部分の展開プロットである。プロット３５１４及び３５１６は注入によって発生された空位を示している衝突イベントプロットである。発生された空位の展開プロット３５１６は、スイッチング層１３０において空位の欠乏無しで１０ｎｍ厚さのＴｉＯｘスイッチング層１３０内の良好な一様性を示している。更に、ＵＢＬが形成されやすい箇所であるＴＥ１４０対ＳＬ１３０の界面において、及びＳＬ１３０対ＢＥ１２０の界面において、空位の欠乏が存在していないことを理解することが可能である。空位は衝突イベントに直接的に比例しており、ｒ×衝突イベント×ドーズ×１０６／ｃｍ３によって近似的に与えられ、尚「ｒ」は１乃至０．０１の範囲の値をとることが可能である。以下の空位濃度計算の全てにおいては、「ｒ」＝１の値が選択される。もしも「ｒ」が１未満である場合には、空位濃度は一層高いドーズで補正させることが可能である。「ｒ」＝１を選択することは、各注入イオン衝突イベントが１個の空位を発生させる重いイオンに対して略正確である。
【０１３７】
図３６Ａ−Ｄは、８００ＫｅＶにおいて図３４に示した如き構造内に注入させたＡｒイオンのシミュレーション結果を例示しているプロットである。プロット３６１０において、該ＡｒイオンピークはＳｉＯ２層内に５００ｎｍよりも一層深い。プロット３６１２はＴＥ１４０、ＳＬ１３０、及びＢＥ１２０の上部部分の展開プロットである。プロット３６１４及び３６１６は衝突イベントプロットであり、それらは該注入によって発生された空位を示している。展開プロット３６１６は、５０％よりも一層良好な一様性でスイッチング層１３０内において空位が略一様に発生されることを示している。シミュレーションのアーチファクト、即ち人工的効果、である可能性があるＰｔ及びＴｉとのＴｉＯｘ境界における空位の降下及びピークを考慮に入れなければ、該スイッチング層における空位濃度の一様性は３％よりも一層良好である。更に、ＵＢＬが形成される傾向がある箇所であるＳＬ１３０対ＢＥ１２０界面において及びＴＥ１４０対ＳＬ１３０界面において、空位の欠乏が存在しないことを理解することが可能である。Ａｒは不活性イオンであって、主に、空位及び欠陥を発生させ、且つ電極イオンを該界面内に叩き込んでＲＲＡＭ装置をしてブレークダウンレベルのフォーミングプロセスを必要とさせるような処理期間中に形成することのあるＵＢＬを崩壊させるために使用される。
【０１３８】
図３７Ａ−Ｄは、１６００ＫｅＶにおいて、又は三重イオン化させ且つ５３３ＫｅＶで加速させて図３４に示した如き構造内に注入させたＸｅイオンのシミュレーション結果を例示しているプロットである。プロット３７１０から、イオン分布ピークは表面から約５００ｎｍであることを理解することが可能である。プロット３７１４及び３７１６から、スイッチング層１３０内において及びＴＥ／ＳＬ及びＳＬ／ＢＥ界面において発生される空位／欠陥は１０％未満の空位濃度における変動で略一様であることを理解することが可能である。シミュレーションにおけるアーチファクトに起因する場合があるスイッチング層における空位の降下及びピークを考慮に入れること無しに、一様性は２％よりも一層良好である。略一様な分布、及び／又はスイッチング層内の空位／欠陥の界面において及び該界面においてボイドが無い分布は、低可変性ＲＲＡＭスイッチング特性とさせることが可能であり、且つ再現性及び信頼性を改善させることが可能である。１６００ＫｅＶの加速エネルギがこの例において使用されているが、１６００ＫｅＶ未満であるか又はそれより一層大きなその他のエネルギを使用することも可能である。幾つかの実施例によれば、多重イオン化イオンは対応的に一層低い加速電圧を使用することが可能であり、且つ同様の深さの注入を達成することが可能である。Ｅ（エネルギ）＝ＺｅＶの関係を使用することが可能であり、尚、Ｚはイオン電荷番号であり、Ｖは加速電圧であり、ｅは電子電荷である。例えば、６００ＫｅＶ加速電圧を有する三重イオン化Ａｒイオンは１８００ＫｅＶのエネルギを有している。又、イオンピークが下部電極内に存在するエネルギを使用することも可能であり、ＲＲＡＭ下側に存在することのあるＣＭＯＳ回路及び／又は装置を考慮に入れて、該ＣＭＯＳ内へのイオン注入を最小とさせるべくエネルギを調節することが可能である。
【０１３９】
図３８Ａ−Ｄは、３２００ＫｅＶにおいて図３４に示した如き１例の構造内に注入させたＢｉイオンのシミュレーション結果を例示しているプロットである。プロット３８１０から、Ｂｉイオンは約５００ｎｍの深さへ注入されていることを理解することが可能である。プロット３８１２は、ＴＥ１４０、ＳＬ１３０、及びＢＥ１２０の上部部分の展開プロットである。スイッチング層１３０内及び該界面においての空位はプロット３８１４及び３８１６に示されているように略一様である。加速電圧を減少させるためにＢｉイオンを多重イオン化させることが可能である。更に、３２００ＫｅＶ以外のエネルギを使用することが可能である。例えば、Ｂｉイオンを下部電極及び／又は上部電極界面内、該スイッチング層内、及び／又は下部電極界面に注入させることが可能であり、及びそれに続いて、一層高いエネルギのＢｉ及び／又はその他のイオン注入を行ってボイドの無い空位及び／又はスイッチング層（複数又は単数）及び該界面内に略一様な空位を発生させることが可能である。空位濃度の一様性は略５％未満である。シミュレーションのアーチファクトに起因する場合がある部分を考慮に入れること無しに、空位濃度一様性において２％よりも一層良好なものが達成される。一層高いエネルギのイオン注入は、又、例えば処理によって発生される場合があるＲＲＡＭ装置の厚さにおける変動に起因するイオン分布、欠陥、空位の一様性に対して一層少ない変動を有することが可能である。
【０１４０】
図３９は、１ＫｅＶと１００ＫｅＶとの間のエネルギに対して、シリコンにおけるＸ線リニア吸収係数（ｃｍ−１の単位）とＸ線フォトンエネルギ（ＫｅＶの単位）との間の関係を例示している対数・対数プロットである。Ｘ線等の高ドーズ電磁照射の使用が、以下の例において、ＲＲＡＭ製造を容易化させるために示されている。Ｘ線における如く、１００ｒａｄ（Ｓｉにおいて）乃至１０，０００，０００ｒａｄ（Ｓｉにおいて）の範囲における電磁照射はスイッチング層（単数又は複数）において望ましい損傷を発生させる場合がある。図３９において、シリコンにおけるリニア吸収係数が、説明の便宜上、２つの曲線３９１０及び３９１２に分割して示されている。詳細な参照のためには、ＮＩＳＴのシリコンに対するＸ線質量減衰係数（ＮＩＳＴ  Ｘ−ｒａｙ  ｍａｓｓ  ａｔｔｅｎｕａｔｉｏｎ  ｃｏｅｆｆｉｃｉｅｎｔ  ｆｏｒ  Ｓｉｌｉｃｏｎ）を参照のこと。３ＫｅＶ乃至１００ＫｅＶの範囲におけるＸ線の場合、リニア吸収係数μは１０００乃至０．４／ｃｍ（又はｃｍ−１）である。吸収（ＡＢＳ）は従って、ＡＢＳ＝１−ｅ−μＴであり、尚、Ｔはｃｍ単位でのシリコン厚さである。例えば、２００ｎｍ即ち０．２×１０−４ｃｍの厚さを有するインシチュＲＲＡＭ装置は、２６ＫｅＶにおいてμが５ｃｍである場合に、μＴ＝１×１０−４及びＡＢＳ＝０．０００１である。従って、ＡＢＳはＲＲＡＭ装置厚さに事実上直線的に比例する。ＲＲＡＭ厚さにおける数％の変化はＡＢＳを数％だけ変化させるに過ぎない。従って、２６ＫｅＶ又は２０−３０ＫｅＶの範囲におけるこの照射は厚さ変動に対して非常に鈍感であり且つ変動に対して殆ど許容性の無い積層型クロスバーＲＲＡＭ装置のインシチュ照射に対して特に良く適している。３個のＲＲＡＭ構造の積層型構造の１例を図４５に示してあり、上述した範囲を使用して容易にインシチュで照射させることが可能である。幾つかの実施例によれば、一層多くの積層型装置を有するＲＲＡＭ構造のインシチュ照射は、２０−３０ＫｅＶのエネルギ範囲を使用しても実際的である。幾つかの実施例においては、５乃至１５個又はそれ以上の積層型ＲＲＡＭ装置の積層体を２０−３０ＫｅＶのエネルギ範囲を使用してインシチュで照射させる。垂直ＲＲＡＭ構造の１例は図５３に示してあるが、それも特に２０−３０ＫｅＶの範囲における電磁エネルギを使用してのインシチュ照射に良く適している。幾つかの実施例によれば、Ｘ線は制動放射（Bremsstrahlung）装置（医学的目的のために使用されるもの等）又は電子シンクロトロン装置で供給することが可能である。更に、スイッチング層のインシチュ照射前に両方の電極が形成されるので、その照射は処理期間中の汚染を介して無意識的に形成される全てのＵＢＬを崩壊させることが可能である。
【０１４１】
幾つかの実施例によれば、ＣＭＯＳがＲＲＡＭクロスバーの下側及び／又は回りに存在するかもしれない場合には、例えばＷ，Ｔａ，Ｂｉ，Ａｕ，Ｐｂ等の重金属の例えば数μ厚さの薄い層によって照射に対する露呈に対してこれらの敏感な領域をマスクするために予防策を取ることが可能である。例えば、図３２に示した如く、該クロスバーの製造プロセスを開始する前に、ステップ３２１２において、Ｗ，Ｔａ，Ｂｉ，Ａｕ，Ｐｂ及び／又はその他の金属の層を最初にデポジットさせてこの位置の下側又は周りに有るその他の部品を遮蔽させる。このことは、６０ＫｅＶをかなり越えるＸ線フォトンエネルギに対しては実際的ではない厚さの遮蔽が必要とされることを暗示している。この影響は米国特許第８，８０９，１５９号などの従来技術の提案においては認識されておらず、その場合には、コバルト６０ガンマ線での照射が提案されているように思われる。この様に高い浸透性の照射は該装置内の全ての部品を崩壊させることとなる。幾つかの実施例によれば、より少ない積層型で一層薄いＲＲＡＭ構造の場合、１０ＫｅＶより低い範囲における一層低いエネルギのＸ線での照射が有用である場合がある。この様な実施例の利点はかなり一層薄い重金属遮蔽を使用することが可能であるということである。
【０１４２】
図４０は、幾つかの実施例に基づいて、基板に対して垂直か又は略垂直であるスイッチング層（単数又は複数）を有するＲＲＡＭ構造の簡単な断面を例示している概略図である。一般的に、ＲＲＡＭスイッチング層は水平（基板に対して平行及び／又は略水平）及び／又は垂直（基板に対して垂直及び／又は略垂直）及び基板に対して垂直から平行の間の任意の角度とさせることが可能である。スイッチング層を基板に対して垂直に配置させる場合の更なる詳細については、例えば米国特許公開番号第２０１５／００９０９４８号を参照すると良い。Ｘ線／ガンマ線でのイオン注入及び／又は照射は、基板に対して垂直から垂直からずれたものの範囲の角度、例えば基板に対して直角から鋭角又は鈍角、でＲＲＡＭ構造へ入射することが可能である。図４０に示した例においては、照射４０５０（例えば、イオン注入及び／又は照射）は垂直からずれた角度、例えば４５度、でＲＲＡＭ構造に指向され、上部電極１４０を介して且つスイッチング層４０３０，４０３２，４０３４内へ、下部電極１２０及び／又は基板１１０内へ進む。イオン注入及び／又は照射４０５０は、基板１１０に対して垂直又は略垂直とさせ且つスイッチング層（単数又は複数）及び界面（単数又は複数）内に空位／欠陥を発生させることも可能である。幾つかの実施例によれば、イオン注入又はその他の照射の角度は５度未満乃至８０度又は更に垂直からずれたものの範囲とすることが可能である。
【０１４３】
図４１は、幾つかの実施例に基づいて、基板の第一次の平坦な表面に対して垂直又は略垂直にイオン注入及び／又はその他の照射が実施される場合のＲＲＡＭ構造の断面を例示している概略図である。そのＲＲＡＭ構造は図４０に示した如きものである。Ｘ線／ガンマ線４１５０によるイオン注入及び／又は照射は基板の第一次の平坦な表面に対して垂直及び／又は略垂直である角度で入射することが可能である。その場合のエネルギは、イオン及び／又は照射が、電極を介して且つスイッチング層（単数又は複数）及び界面内へ、下部電極内へ及び／又は基板内へ空位／欠陥を発生させるように選択される。この例においては、スイッチング層と電流制御用のその他の層との間の界面及び下部電極１２０及び上部電極１４０等の電極を製造した後に、イオン及び／又は照射がスイッチング層４０３０，４０３２，４０３４を沿層方向に浸透する。この様に、イオン及び／又は照射４４５０は処理期間中に汚染を介して無意識的に形成される全てのＵＢＬを崩壊させることが可能である。この崩壊は、装置に対して略ブレークダウン電圧−電流を印加させるフォーミングプロセスに依存すること無しに、ＲＲＡＭスイッチング特性を改善させる。スイッチング層４０３０，４０３２，４０３４中には空位及び欠陥が発生される。幾つかの実施例によれば、Ｏ等のイオン、遷移金属イオン、その他の非遷移金属イオン、Ａｒ，Ｘｅ等の不活性イオン、Ｈ，Ｃｌ，Ｎ，Ｆ等の非不活性イオン、及びＬｉ，Ｎａ，Ｋ，Ｃ等のその他のイオンも該スイッチング層内に沿層方向に及び／又は略沿層方向に注入させることが可能である。イオン及び／又は空位／欠陥の分布は入射イオンの方向に沿ってである。殆どの場合、スイッチング層の幅はスイッチング層の厚さよりも一層大きく、それは約２乃至約４０ｎｍの範囲である。空位及び／又はイオンの分布は、従って、スイッチング層（単数又は複数）の深さではなくスイッチング層（単数又は複数）の幅に沿って配置させることが可能である。この技術は該スイッチング層（単数又は複数）の幅内の空位／イオンを有益的に局所化させることが可能であり、そのことは該スイッチング領域を更に該スイッチング層（単数又は複数）内に閉じ込めて再現性及び信頼性を改善することを可能とさせる。
【０１４４】
図４２は、幾つかの実施例に基づいて、スイッチング層の面が基板の表面に対して垂直及び／又は略垂直である場合の２個又はそれ以上の積層体を具備している積層型ＲＲＡＭ構造を例示している概略図である。Ｘ線／ガンマ線等のイオン注入及び／又は照射に対するエネルギは、該イオン及び／又は照射が、電極４２４０，４２２０，１４０，１５０を介して、スイッチング層４２３０，４２３２等内へ、及び基板１１０内へ積層体４２００全体に浸透するように選択される。該イオン及び／又は照射は、又、ＵＢＬが存在する場合がある電極及びスイッチング層の間の界面を介して浸透して、その際に該ＵＢＬを崩壊させる。入射するイオン及び／又は照射の角度は、該スイッチング層（単数又は複数）が沿層方向に浸透されるように、例示した注入４２５２のように基板に対して垂直及び／又は略垂直とさせることが可能である。幾つかのその他の実施例によれば、該入射するイオン及び／又は照射は例示した注入４２５０におけるように垂直からずれたものとさせることが可能である。
【０１４５】
図４３は、幾つかの実施例に基づいて、垂直及び／又は略垂直なスイッチング層（単数又は複数）を具備しておりイオン注入及び／又は照射が該スイッチング層内に沿層方向に入射する場合の基本的な簡単化したＲＲＡＭ構造の断面を例示している概略図である。イオン注入の場合には、該沿層方向は、該スイッチング層の深さ即ち厚さに沿ってではなく該スイッチング層の幅に沿う領域においてイオン／空位／欠陥の局所化を可能とさせる。注意すべきことであるが、空位濃度は電流の流れの方向に沿って略一様である。イオン及び／又は欠陥の分布の１例を挿入図４３６０に示してある。十分に高いエネルギを有するイオンは該スイッチング層の全幅に沿って浸透して下部電極１２０及び／又は基板１１０内に注入することが可能である。幾つかの実施例によれば、複数のイオン種、エネルギ、及び／又はドーズを使用してＲＲＡＭスイッチング特性、再現性、及び信頼性を最適化させ且つＲＲＡＭ可変性を減少させることが可能である。幾つかの実施例によれば、Ｘ線及びガンマ線等の照射をイオン注入と共に及び／又は別に使用してスイッチング層の全幅に沿って欠陥を発生させることが可能である。幾つかの実施例によれば、該スイッチング層の端部内へのイオン注入及び／又は照射は、該電極及び／又は非スイッチング層（電流制御層、非線形ダイオード及び／又はトンネル層等）が該スイッチング層と接触した後に、実施される。このことは、例えば、界面として形成される全てのＵＢＬの崩壊のために有益的である場合がある。その他の実施例によれば、イオン注入及び／又は照射は、スイッチング層を下部電極上に付着させた時で上部電極を付着させる前に開始させることが可能である。
【０１４６】
該スイッチング層は、典型的に、該電極よりも一層低密度の物質であるから、該スイッチング層（単数又は複数）の端部内へのイオン注入及び／又は照射は、全体的に一層低いエネルギを必要とする場合があり尚且つイオン及び／又は空位のエネルギ分布に依存して局所化したか又は局所化していない一様性を達成する。幾つかの実施例によれば、複数のイオン種、エネルギ、及び／又はドーズをＲＲＡＭ特性を最適化させるために使用することが可能である。イオン注入及び／又は照射のための一層低いエネルギは、ＲＲＡＭクロスバー下側及び／又は周りに存在する場合があるＣＭＯＳ回路の無意識による影響を最小とさせ且つイオン注入及び／又は照射器間中における遮蔽条件を減少させる。
【０１４７】
幾つかの実施例によれば、端部イオン注入及び／又は照射は、ＲＲＡＭ特性に悪影響を与える可能性のある処理期間中に形成する場合があるＵＢＬを崩壊させるべく作用する。ＵＢＬの崩壊は電極とスイッチング及び／又は非スイッチング層との間のより良い接触とすることを可能とさせる。
【０１４８】
図４４は、幾つかの実施例に基づいて、スイッチング層がＺｎＯナノロッドを包含している場合の簡単なＲＲＡＭ構造を例示している概略図である。ＺｎＯナノロッドは、ＨｆＯｘなどのその他のスイッチング層及び／又は抵抗層、ダイオード層、及び／又はトンネル層等のその他の電流制御層を具備しているコアシェルとすることが可能である。簡単化のために、下部電極４４２０と上部電極４４４０との間のスイッチング層４４３０内にＺｎＯナノロッドのみが示されている。この例において、ＢＥ４４２０はアルミニウムをドープしたＺｎＯ（ＡＺＯ）であり、且つＴＥ４４４０はＡｕである。注入プロセス４４５０は、上部電極４４４０を介して、ＺｎＯナノロッド内へ、下部電極４４２０内へ及び／又は基板１１０内へ注入された水素イオンを包含することが可能である。該ＨイオンはＺｎＯナノロッド内にＯ空位を形成するために使用することが可能である。熱アニール／熱処理と共に又は無しで、ＺｎＯナノロッドをＨイオンで一様に及び／又は非一様にドーピングすることは、ＲＲＡＭのスイッチング特性を調節させることが可能である。更に、上部電極を介して注入することにより、界面における全ての意図しないバリア層（ＵＢＬ）を崩壊されて良好な電気的特性が提供される。幾つかの実施例によれば、該ナノロッドと下部電極との間の界面におけるＵＢＬを崩壊させるために一層高いエネルギのイオン注入を使用することも可能である。幾つかの実施例によれば、他のナノロッドとのナノロッド界面に沿って及びその中においてドーピングし及び／又は欠陥及び／又は空位を形成するためにＺｎ，Ｏ，Ａｒ，Ｘｅ，Ａｌ，Ａｕ，Ｔｉ，Ｈｆ等のその他のイオンを該イオン注入において使用することが可能である。幾つかの実施例によれば、ＲＲＡＭのスイッチング特性を最適化させるために、複数のエネルギ、ドーズ、及び／又は種を使用することが可能である。
【０１４９】
幾つかの実施例に基づいて、幾つかの特定例の構造及びプロセスについて説明する。幾つかの例においては、ＴＥ１４０は５０ｎｍの厚さのＰｔであり、ＳＬ１３０は２０ｎｍの厚さのハフニウム酸化物であり、ＢＥ１２０は１００ｎｍの厚さのＴｉ又はＷであり、且つ基板１１０はＳｉウエハ上の２０００−４０００ｎｍの厚さの二酸化シリコンである。代替例は、ＳＬ１３０に対して、チタン酸化物、ジルコニウム酸化物、タングステン酸化物、タンタル酸化物、バナジウム酸化物、又はこれら酸化物の組合せを置換させることを包含している。電極ＴＥ及びＢＥは厚さが異なるものとすることが可能であり且つＴｉＮ，ＡｌＮ，シリサイド、Ｗ，Ｎｉ，Ａｕ，Ｐｔ，Ｃｒ，Ｖ，Ｔａ，Ｎｂ，Ａｌ，Ｃｕ、又はこれらの組合せから構成することが可能である。下記のものは、上述した構造で使用することが可能な特定の注入例である。
【０１５０】
１．アルゴン、６００ＫｅＶ、１×１０１２／ｃｍ２乃至５×１０１４／ｃｍ２のドーズ、
２．アルゴン、６００ＫｅＶ、１×１０１２／ｃｍ２乃至５×１０１４／ｃｍ２のドーズ、
次いで、酸素注入、１００ＫｅＶ、１×１０１４／ｃｍ２乃至５×１０１６／ｃｍ２のドーズ
３．アルゴン、６００ＫｅＶ、１×１０１２／ｃｍ２乃至５×１０１４／ｃｍ２のドーズ、
次いで、酸素注入、１００ＫｅＶ、１×１０１４／ｃｍ２乃至５×１０１６／ｃｍ２のドーズ、及び水素注入、１０ＫｅＶ、１×１０１４／ｃｍ２乃至５×１０１６／ｃｍ２のドーズ、
４．アルゴン、６００ＫｅＶ、１×１０１４／ｃｍ２乃至５×１０１６／ｃｍ２のドーズ、
５．アルゴン、１５０ＫｅＶ、１×１０１２／ｃｍ２乃至５×１０１４／ｃｍ２のドーズ、
６．アルゴン、１５０ＫｅＶ、１×１０１４／ｃｍ２乃至５×１０１６／ｃｍ２のドーズ、
７．キセノン、１６００ＫｅＶ、１×１０１２／ｃｍ２乃至５×１０１４／ｃｍ２のドーズ、
８．キセノン、３００ＫｅＶ、１×１０１２／ｃｍ２乃至５×１０１４／ｃｍ２のドーズ、
９．キセノン、３００ＫｅＶ、１×１０１２／ｃｍ２乃至５×１０１４／ｃｍ２のドーズ、
次いで、酸素注入、１００ＫｅＶ、１×１０１４／ｃｍ２乃至５×１０１６／ｃｍ２のドーズ、
１０．キセノン、１６００ＫｅＶ、１×１０１２／ｃｍ２乃至５×１０１４／ｃｍ２のドーズ、
次いで、酸素注入、１００ＫｅＶ、１×１０１４／ｃｍ２乃至５×１０１６／ｃｍ２のドーズ、
１１．キセノン、１６００ＫｅＶ、１×１０１０／ｃｍ２乃至５×１０１３／ｃｍ２のドーズ、
１２．Ａｕ、６５０ＫｅＶ、１×１０１４／ｃｍ２乃至５×１０１６／ｃｍ２のドーズ、
１３．Ａｕ、６５０ＫｅＶ、１×１０１５／ｃｍ２乃至５×１０１７／ｃｍ２のドーズ、
次いで、酸素注入、１００ＫｅＶ、１×１０１４/ｃｍ２乃至５×１０１６／ｃｍ２のドーズ、
１４．Ａｕ、４００ＫｅＶ、１×１０１５／ｃｍ２乃至５×１０１７／ｃｍ２のドーズ、
次いで、酸素注入、１００ＫｅＶ、１×１０１４／ｃｍ２乃至５×１０１６／ｃｍ２のドーズ
幾つかの実施例によれば、水素注入は、上の注入例１−３及び５−１４の内のいずれかに付加させることが可能である。更に、上の注入例のいずれのエネルギ及びドーズは±５０％だけ変化させることが可能である。
【０１５１】
図４５は、幾つかの実施例に基づく、多層ＲＲＡＭ装置の構造を示した概略図である。図４５に示した構造４５００は、３つの垂直に積層させたＲＲＡＭ装置の１例である。幾つかの実施例によれば、ＴＥ４５４０，４５４２，４５４４は１００ｎｍのＰｔから構成されており、スイッチング層（ＳＬ）４５３０，４５３２，４５３４は２０ｎｍのＴｉＯｘから構成されており、且つＢＥ４５２０，４５２２，４５２４は１００ｎｍのＴｉから構成されている。従って、多層構造４５００は、例えばＳｉ上に形成することが可能なＳｉＯ２４５１０上の３個のＲＲＡＭ装置から構成されている。イオン注入４５５０が実施される。幾つかの実施例によれば、Ａｒイオンが８００及び／又は１６００ＫｅＶで注入される。幾つかのその他の実施例によれば、Ｈイオンが基板４５００内に１００及び／又は２００ＫｅＶで注入される。Ａｒイオンは不活性であり且つどの物質とも反応することは無い。寧ろ、物質中におけるそれらの存在は欠陥及び空位を形成するために使用される。Ｈは反応性である場合があり且つＨイオンの大多数は２００ＫｅＶでＳｉＯ２層４５１０内にデポジットされる。一方、８００及び１６００ＫｅＶにおけるＡｒイオンの大多数は第２及び第３ＲＲＡＭ装置内に夫々存在する。
【０１５２】
図４６Ａ−４６Ｈは、幾つかの実施例に基づいて、種々のエネルギにおいて図４５に示した如き構造内に注入させたＡｒ及びＨイオンのシミュレーション結果を例示している概略図である。プロットはイオンの範囲及び衝突イベントを示している。イオン範囲プロット（図４６Ｂ，４６Ｄ，４６Ｈ）において、イオン数／ｃｍ３のドーピング濃度はドーズ（イオン数／ｃｍ２）を（原子数／ｃｍ３）（原子数／ｃｍ２）の縦軸で乗算することにより得ることが可能である。衝突イベントプロット（図４６Ａ，４６ＤＣ，４６Ｅ，４６Ｇ）において、空位濃度は、（ドーズ）（ｒ）（１０８）を数／（オングストローム−イオン）の縦軸で乗算することにより近似させることが可能であり、尚「ｒ」は１個の空位を形成するためのイオン数である。幾つかの場合には、「ｒ」は１に等しいと仮定することが可能であり、且つその他の場合には、「ｒ」は０．０１であり且つ注入条件に依存すると仮定することが可能である。全てのわれわれの近似においては、「ｒ」＝１が仮定されている。「ｒ」が１以外の場合には、我々のドーズはそれに応じて調節させることが可能である。例えば、ｒ＝０．０１である場合には、ｒ＝１が仮定された場合の空位濃度と同一のレベルを達成するためにドーズを１００倍だけ増加させることが可能である。図４６Ａ及び４６Ｂにおいて、８００ＫｅＶにおけるＡｒは２個のＲＲＡＭ装置を浸透することが可能であるに過ぎないことを理解することが可能である。図４６Ｃ及び４６Ｄにおいて、１６００ＫｅＶにおけるＡｒは３個全てのＲＲＡＭ装置を浸透することを理解することが可能である。図４６Ｅ−４６Ｈにおいて、１００及び２００ＫｅＶにおけるＨは３個全てのＲＲＡＭ装置を浸透することが可能であることを理解することが可能である。
【０１５３】
図４７Ａ−４７Ｂは、幾つかの実施例に基づいて、８００ＫｅＶにおいて図４５に示されている如き構造内に注入されたＡｒイオンのシミュレーション結果を例示している展開プロットである。理解されるように、Ａｒが８００ＫｅＶにおいて、最初の２個のＲＲＡＭのスイッチング層内に空位が発生される。第１ＲＲＡＭスイッチング層４５３４は空位濃度において２０％よりも良好な一様性を有しており、且つ第２ＲＲＡＭスイッチング層４５３２は１０％よりも良好な空位濃度一様性を有している。装置から装置への空位濃度変動は１０％よりも良好である。
【０１５４】
図４８Ａ−４８Ｃは、幾つかの実施例に基づいて、１６００ＫｅＶにおいて図４５に示した如き構造内に注入したＡｒイオンのシミュレーション結果を例示している展開プロットである。ＲＲＡＭ１，ＲＲＡＭ２，ＲＲＡＭ３に対する夫々のスイッチング層４５３４，４５３２，４５３０は全て２０％よりも良好な空位濃度変動を有していることを理解することが可能である。スイッチング層の境界近くでの蓋然性のあるシミュレーションアーチファクトを無視すると、各ＲＲＡＭスイッチング層内での空位濃度の一様性は５％よりも良い。空位濃度における装置毎の変動は１５％よりも良い。
【０１５５】
図４９Ａ−４９Ｃは、幾つかの実施例に基づいて、２００ＫｅＶにおいて図４５に示した如き構造内に注入したＨイオンのシミュレーション結果を例示している展開プロットである。空位濃度一様性は３個の全てのＲＲＡＭのＳＬ（４５３４，４５３２，４５３０）において６０％よりも良く、且つ装置毎の一様性は約６０％か又はそれより良い。
【０１５６】
図５０は、幾つかの実施例に基づく、ＲＲＡＭ装置の多層の構造を示している概略図である。図５０に示されている構造５０００は３個の垂直に積層したＲＲＡＭ装置の１例である。幾つかの実施例によれば、ＴＥ５０４４，５０４２，５０４０は１００ｎｍのＡｌから構成されており、ＳＬ５０３４，５０３２，５０３０は２０ｎｍのＴｉＯｘから構成されており、且つＢＥ５０４２，５０４０，５０２０は１００ｎｍのＡｌから構成されている。注意すべきであるが、この形態においては、電極層５０４０及び５０４２は異なるＲＲＡＭ装置に対してＴＥ及びＢＥの両方の機能として作用する。３０００ｎｍのＳｉＯ２がＲＲＡＭ装置の下側に存在している。該構造は６００及び８００ＫｅＶのエネルギを使用してＡｒイオンで注入される。１００及び２００ＫｅＶのエネルギを使用してＨイオンを注入させることも可能である。図５０の積層型ＲＲＡＭ構造は簡単化のために最も基本的な構造を示しているに過ぎない。その他の層を包含させることが可能であり、且つＡｒ，Ｈ，Ｘｅ，Ｔｉ，Ｈｆ等のイオンの注入エネルギはイオン及び空位の分布の一様性を増加させるためにそれに応じて調節させることが可能である。
【０１５７】
図５１Ａ−５１Ｅは、幾つかの実施例に基づいて、６００ＫｅＶにおいて図５０に示した如き構造内に注入したＡｒイオンのシミュレーション結果を例示しているプロットである。図５１Ａ−５１Ｅにおいて、各装置内で１０％より良い空位濃度変動を達成することが可能であることを理解することが可能である。蓋然性の有るシミュレーション界面アーチファクトを無視すると、空位濃度は５％よりも良い。装置毎の変動は６００ＫｅＶでのＡｒイオン注入の場合には２０％よりも良い。
【０１５８】
図５２Ａ−５２Ｅは、幾つかの実施例に基づいて、８００ＫｅＶにおいて図５０に示した如き構造内に注入したＡｒイオンのシミュレーション結果を例示しているプロットである。図５１Ａ−５１Ｅにおいて、１個の装置内及び装置毎の２０％より良い空位濃度変動を図５０に示した如き組成を有する３ＲＲＡＭ積層体内への８００ＫｅＶのＡｒイオン注入を使用して達成することが可能であることを理解することが可能である。幾つかの場合には、蓋然性のあるシミュレーションアーチファクトを取り除けば空位濃度変動において１５％より良いものを達成することが可能である。
【０１５９】
図５３は、幾つかの実施例に基づいて、垂直に積層させたＲＲＡＭ装置の構造を示している概略図である。図５３に示した構造５３００は、垂直電極５３２０、水平電極５３４０，５３４２，５３４４，５３４６，５４４８、該水平電極と該垂直電極との間に配置されているスイッチング層５３３０を具備している５個のＲＲＡＭ装置の垂直ＲＲＡＭ積層体（ＶＲＲＡＭ）の１例である。図５３に示した如く、スイッチング層５３３０は基板５３１０に対して略垂直である。水平電極５３４０，５３４２，５３４４，５３４６，５３４８の間には電気的に絶縁性のスペーサ層５３６２，５３６４，５３６６，５３６８が存在している。更に、絶縁層５３１４は水平電極５３４８の下側に設けられており、且つ絶縁層５３６０は水平電極５３４０の上側に設けられている。或る場合には、ＣＭＯＳエレクトロニクスが基板５３１０内で該ＶＲＲＡＭの下側に存在している場合があり、且つイオン及び／又は照射が該ＣＭＯＳ層内に浸透することを阻止するためにＷ（タングステン）、Ｍｏ（モリブデン）、Ｈｆ及び／又はＴａ等の物質からなる層５３１２を該ＣＭＯＳエレクトロニクスと該ＶＲＲＡＭとの間にデポジットさせる場合がある。電極５３４０，５３４０，５３４２，５３４４，５３４６，５３４８の厚さは５０乃至２００ｎｍの範囲とすることが可能であり、且つ該絶縁性スペーサ層は５０乃至２００ｎｍの範囲とすることが可能である。重金属停止層５３１２は１００乃至２０００ｎｍの範囲とすることが可能である。ＶＲＲＡＭの積層体全体は略５５０ｎｍ乃至２２００ｎｍの範囲とすることが可能である。幾つかの場合において、それは約４５００ｎｍとすることが可能である。垂直及び／又は垂直からずれた角度でのいずれの該スイッチング層の端部内へ浸透することが可能な表面に対して略垂直なイオン注入５３５０は該スイッチング層の全長に沿って一様な欠陥を発生させる。該垂直電極及び該水平電極が配置された場合であるが垂直接続ワイヤを付加する前に、イオン注入及び／又は照射を実施することが可能である。幾つかの場合には、該垂直電極用の接続ワイヤを配置した後にイオン注入及び／又は照射を実施することが可能である。幾つかのその他の場合には、該ＶＲＲＡＭ構造全体が形成された後にイオン注入及び／又は照射を実施することが可能である。幾つかのその他の場合には、選択的区域イオン注入及び／又は照射用の何らかのマスキングを実施することが可能である。選択的区域イオン注入及び／又は照射用のマスク物質はＨｆ，Ｔａ，Ｗ，Ｐｂ，Ａｕ等の金属とすることが可能である。幾つかの実施例によれば、選択的区域イオン注入及び／又は照射は、該垂直電極と該水平電極との間に直接的である区域等の該スイッチング層の或る区域上で選択的区域イオン注入及び／又は照射を実施することが可能である。幾つかの場合には、該ＶＲＲＡＭ又はＲＲＡＭ積層体に隣接しておりイオン注入及び／又は照射から遮蔽することが可能なＣＭＯＳエレクトロニクスが存在している場合がある。選択的区域イオン注入及び／又は照射において該ＣＭＯＳを遮蔽するために重金属を使用することが可能である。幾つかの実施例に基づいて、ポリイミド等のその他の厚い物質を使用することも可能である。
【０１６０】
ＶＲＲＡＭ及び３ＤクロスバーＲＲＡＭ（水平ＲＲＡＭとも呼称される）における垂直及び水平電極用の接続金属の更なる詳細については、Ｐａｒｋ  ｅｔ  ａｌ．、高密度垂直抵抗メモリ（ＶＲＲＡＭ）用の１μＡ未満の超低動作電流での非線形ＲｅＲＡＭセル（Ａ  Ｎｏｎ−Ｌｉｎｅａｒ  ＲｅＲＡＭ  Ｃｅｌｌ  ｗｉｔｈ  ｓｕｂ−１μＡ  Ｕｌｔｒａｌｏｗ  Ｏｐｅｒａｔｉｎｇ  Ｃｕｒｒｅｎｔ  ｆｏｒ  Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｖｅｒｔｉｃａｌ  Ｒｅｓｉｓｔｉｖｅ  Ｍｅｍｏｒｙ（ＶＲＲＡＭ））、ＩＥＤＭ１２−５０１，（２０２）；Ｂａｅｋ  ｅｔ  ａｌ．、費用効果的な３Ｄプロセスを使用した垂直抵抗メモリ（ＶＲＲＡＭ）の実現（Ｒｅａｌｉｚａｔｉｏｎ  ｏｆ  Ｖｅｒｔｉｃａｌ  Ｒｅｓｉｓｔｉｖｅ  Ｍｅｍｏｒｙ（ＶＲＲＡＭ）  ｕｓｉｎｇ  ｃｏｓｔ  ｅｆｆｅｃｔｉｖｅ  ３Ｄ  Ｐｒｏｅｓｓ）、ＩＥＤＭ１１−７３７（２０１１）；米国特許公開番号第２０１３／０００９１２２；及び米国特許公開番号第８，５２５，２４７号を参照すると良い、尚、これらの各々を引用により本書に取り込む。
【０１６１】
図５４は、幾つかの実施例に基づいて、シミュレーションのために簡単化した垂直に積層したＲＲＡＭ装置の構造を示している概略図である。この場合には、ＶＲＲＡＭ構造５４００は、２５００ｎｍの厚さのＨｆＯｘからなるスイッチング層５３３０と、それに続くＳｉＯ２からなる２０００ｎｍの絶縁層５３１４と、１００００ｎｍ厚さのＳｉ層５３１０とを有している。イオンが約４５００ｎｍの深さへ注入されてＨｆＯｘスイッチング層５３３０内の空位濃度分布の一様性を最大とさせている。ＶＲＲＡＭ及びその他のメモリ機能を制御するＣＭＯＳエレクトロニクスを包含している場合があるＳｉ層５３１０内にイオンが浸透することを阻止するためにＷ層５３１２が使用されている。
【０１６２】
図５５Ａ−５５Ｂは、幾つかの実施例に基づいて、１７．５ＭｅＶで図５４に示した如き構造内にＡｒイオンを注入したシミュレーション結果を例示しているプロットである。これらのプロットは、Ａｒイオンが約４５００ｎｍの深さへ浸透していることを示している。ＨｆＯｘスイッチング層５３３０の２５００ｎｍ長さに沿っての空位濃度分布はＡｒイオンに対して６０％よりも良く、且つ蓋然性のあるシミュレーションアーチファクトを除去すると局所的に任意の小さな領域において２％の変動よりも良い。Ｗ層５３１２は、ＣＭＯＳ回路及びエレクトロニクスを包含している場合があるＳｉ層へのイオンの浸透を阻止する上で効果的である。
【０１６３】
図５６Ａ−５６Ｂは、幾つかの実施例に基づく、５４０ＫｅＶにおいて図５４に示した如き構造内にＨイオンを注入したシミュレーション結果を例示しているプロットである。これらのプロットは、Ａｒイオンが約４５００ｎｍの深さへ浸透していることを示している。ＨｆＯｘスイッチング層５３３０の２５００ｎｍ長さに沿っての空位濃度分布は、Ｈイオンに対して２０％よりも良く、且つ蓋然性のあるシミュレーションアーチファクトを取り除いて局所的に任意の小さな領域において２％変動よりも良い。Ｗ層５３１２は、ＣＭＯＳ回路及びエレクトロニクスを包含している場合があるＳｉ層内にイオンが浸透することを阻止する上で効果的である。
【０１６４】
図５７は、幾つかのその他の実施例に基づいて、シミュレーションの目的のために簡単化した垂直積層型ＲＲＡＭ装置の構造を示している概略図である。この場合には、ＶＲＲＡＭ構造５７００は２５００ｎｍのＴｉＯｘから構成されているスイッチング層５７３０を包含している。絶縁層５３１４は２０００ｎｍのＳｉＯ２であり、層５３１２は２０００ｎｍのＷであり、且つ層５７１０は１００００ｎｍのＳｉである。Ｗ層５３１２又は同様の重金属層は、ＣＭＯＳ回路及びエレクトロニクスを包含している場合があるＳｉ層５７１０内へのイオンの浸透を阻止するために使用される。Ｗ層５３１２の厚さは、イオンエネルギに依存して、約５００乃至２０００ｎｍの範囲とすることが可能である。該シミュレーション条件は１７ＭｅＶにおけるＡｒイオン及び５２０ＫｅＶにおけるＨイオンを包含しており、そのことは約４５００ｎｍのイオン範囲となっている。該イオン範囲のピークはスイッチング層５７３０の外側に配置されていて、該ＶＲＲＡＭ構造が異なるレベルにあるＲＲＡＭ間において可変性が比較的低いものであるように該スイッチング層の長さに沿っての空位濃度分布の一様性を最大化させている。
【０１６５】
図５８Ａ−５８Ｄは、幾つかの実施例に基づいて、１７ＭｅＶ及び５２０ＫｅＶにおいて図５７に示した如き構造内にＡｒ及びＨイオンを夫々注入したシミュレーション結果を例示しているプロットである。その結果得られるＴｉＯｘスイッチング層５７３０の長さに沿っての空位濃度分布は、蓋然性のあるシミュレーションアーチファクトを除去した状態で、Ａｒ注入に対する一様性において４０％変動よりも良く且つＨ注入エネルギに対する一様性において約３０％変動である。Ｗ層５３１２は、ＶＲＲＡＭメモリ積層体及びその他のメモリ機能を制御するＣＭＯＳ回路及びエレクトロニクスを包含している場合があるＳｉ層５７１０内へイオンが浸透することを効果的に阻止する。
【０１６６】
図５９は、製造に起因する上部電極厚さ変動の関数としてのスイッチング層内の空位濃度の感度を調べるために使用したＲＲＡＭ装置の構造を示した概略図である。構造５９００は、可変厚さを有するＰｔからなる上部電極９５４０を有している。この調査の場合、該厚さは８０，１００，１２０ｎｍから２０％だけ変化させた。スイッチング層５９３０は２０ｎｍのＴｉＯｘから構成されており、下部電極５９２０は１００ｎｍのＴｉから構成されており、ＳｉＯ２層５９１０は２０００ｎｍの厚さである。Ａｒイオンの範囲又はピークがスイッチング層５９３０の外側となるようにＡｒイオンを１６００ＫｅＶのエネルギへ加速させた。
【０１６７】
図６０Ａ−６０Ｃは、幾つかの実施例に基づいて、８０，１００，１２０ｎｍの厚さの上部電極５９４０を具備している図５９に示した如き構造内に１６００ＫｅＶでＡｒイオンを注入させたシミュレーション結果を例示しているプロットである。特に、図６０Ａ，６０Ｂ，６０Ｃは、夫々、８０ｎｍ，１００ｎｍ，１２０ｎｍの厚さのＴＥ（Ｐｔ）層５９４０に対するシミュレーション結果を示している。Ｐｔ上部電極（５９４０）厚さ変動に起因するスイッチング層（５０３０）における空位濃度の変動は５％より良いものであることが判明した。各スイッチング層において、空位濃度変動は、蓋然性のあるシミュレーションアーチファクトを除去して、３％よりも良いものであることが判明した。
【０１６８】
図６１Ａ及び６１Ｂは、空位フィラメントにおける狭窄の例を例示している概略図である。それらはＣｈｅｎ  ｅｔ  ａｌ．の「空位移動度劣化を介してのスケールしたＨｆＯ２に基づく１Ｔ１ＲＲＲＡＭにおける耐久性障害の理解（Ｕｎｄｅｒｓｔａｎｄｉｎｇ  ｏｆ  ｔｈｅ  Ｅｎｄｕｒａｎｃｅ  Ｆａｉｌｕｒｅ  ｉｎ  Ｓｃａｌｅｄ  ＨｆＯ２−ｂａｓｅｄ  １Ｔ１Ｒ  ＲＲＡＭ  ｔｈｒｏｕｇｈ  Ｖａｃａｎｃｙ  Ｍｏｂｉｌｉｔｙ  Ｄｅｇｒａｄａｔｉｏｎ）」、ＩＥＤＭ１２−４８２、２０１２、から採用したものであって、その文献は引用により本書に取り込む。その遷移金属酸化物スイッチング層の場合における酸素空位の非一様な分布は、空位フィラメントにおける狭窄となる場合がある。狭窄６１３４及び６１３８は、ＲＲＡＭの劣化に通じる空位濃度の劣化となる場合がある。空位濃度の劣化は一層高い抵抗率となり、その結果一層高いジュール熱を発生し、それは欠陥を更にアニールして空位数を減少させその結果ＬＲＳとなって一層抵抗性のものとなる場合がある。酸素空位、金属欠陥、酸素イオン、中和した酸素空位での導電性フィラメントの形成についてはＳｙｕ  ｅｔ  ａｌ．の「Ｐｔ／ＣｏＳｉＯＴｉＮ構造を具備するＲＲＡＭ装置におけるレドックス反応スイッチング機構（Ｒｅｄｏｘ  Ｒｅａｃｔｉｏｎ  Ｓｗｉｔｃｈｉｎｇ  Ｍｅｃｈａｎｉｓｍ  ｉｎ  ＲＲＡＭ  Ｄｅｖｉｃｅ  Ｗｉｔｈ  Ｐｔ／ＣｏＳｉＯＴｉＮ  Ｓｔｒｕｃｔｕｒｅ）」、ＩＥＥＥエレクトロンデバイシーズレターズ、３２巻、４番、２０１１年４月（以後、「Ｓｙｕ２０１１」という）において説明されており、尚その文献を引用により本書に取り込む。
【０１６９】
水平及び垂直ＲＲＡＭにおける電極間のスイッチング層を横断しての電流の流れの方向における非一様分布はフィラメントにおける狭窄となる場合があり、それは空位移動度における劣化となる。この空位の移動度における劣化はＬＲＳの劣化となり、そのことはＲＲＡＭの信頼性における劣化を発生させる。更に、フォーミングプロセスに起因する空位の非一様分布における空位濃度の変動は、ＨＲＳ、ＬＲＳ、Ｖｓｅｔ、Ｖｒｅｓｅｔ、及びＶフォーミング等のＲＲＡＭの全てのスイッチングパラメータの可変性となる。Ｖｒｅａｄ（メモリがＨＲＳであるかＬＲＳであるかを調べられる電圧）に関連する電流も、単一のＲＲＡＭ及び／又は数百万個乃至数兆個のＲＲＡＭセルを包含している場合があるメモリセルに関するその他のＲＲＡＭ装置内において変動する場合がある。この可変性は極めて望ましくないものである。フォーミングプロセスによって形成されたフィラメントは場当たり的であり且つグレイン境界やスイッチング層の付着における欠陥等の局所的欠陥を接続する経路に追従する。例えば、Ｒａｇｈａｖａｎ  ｅｔ  ａｌ．の「酸素空位変調型高ｊを基礎とした抵抗スイッチングメモリ装置におけるフォーミングプロセスに対する可変性モデル（Ｖａｒｉａｂｉｌｉｔｙ  ｍｏｄｅｌ  ｆｏｒ  ｆｏｒｍｉｎｇ  ｐｒｏｃｅｓｓ  ｉｎ  ｏｘｙｇｅｎ  ｖａｃａｎｃｙ  ｍｏｄｕｌａｔｅｄ  ｈｉｇｈ−ｊ  ｂａｓｅｄ  ｒｅｓｉｓｔｉｖｅ  ｓｗｉｔｃｈｉｎｇ  ｍｅｍｏｒｙ  ｄｅｖｉｃｅｓ）」、マイクロエレクトロニスクリライアビィリティ（Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ  Ｒｌｉａｂｉｌｉｔｙ）５４（２０１４）２２６６−２２７１を参照すると良い、尚この文献を引用により本書に取り込む。このフィラメントの場当たり的な長さ及び空位の濃度は、空位の移動度に影響を与える場合があり且つＲＲＡＭの電圧及び電流の可変性を増加させ、そのことは、ＨＲＳ、ＬＲＳ、Ｖｓｅｔ、Ｖｒｅｓｅｔ、Ｖｒｅａｄ、Ｖｆｏｒｍｉｎｇに影響を与える。更に、長さ及び空位の移動度における変動は装置の速度、例えば、ＨＲＳ及びＬＲＳのメモリ状態の間のスイッチング時間、に影響を与える場合もある。空位濃度における狭窄が存在する可能性があるフィラメントにおけるねじれは、空位の一層低い移動度となり、従って一層長いスイッチング時間となる場合がある。２−２０ｎｍのスイッチング層厚さの場合、１Ｖ／ｃｍの印加電界での約１０２ｃｍ２／Ｖ−ｓの移動度は２−２０ｎＳ（ナノ秒）のスイッチング時間となる。該フィラメントは部分的に非導通性である場合があり、そのことはＨＲＳとなる。この様な場合には、該非導通セグメントは２０ｎｍのスイッチング層厚さ内の２−４ｎｍである場合がある。その移動度は数十ナノ秒のスイッチング時間で１０ｃｍ２／Ｖ−ｓである場合がある。空位の移動度も約１０−２ｃｍ２／Ｖ−ｓ又はそれ未満である場合があり、そのことはマイクロ秒のスイッチング時間となる。
【０１７０】
図６２Ａは、本書に記載した実施例の多くに基づいて、スイッチング層内の空位の一様な分布を例示している概略図である。図６２Ａの一様な空位分布６２３２は、例えば、図３４，３５Ａ−Ｄ，３６Ａ−Ｄ，３８Ａ−Ｄに関してシミュレーションし且つ説明した技術を使用して達成することが可能である。
【０１７１】
図６２Ｂは、上部電極を形成する前のイオン注入の既知の技術から発生する空位分布を例示している概略図である。図６２Ｂにおける空位６２３４の分布は図３３Ａ−Ｄに例示した如き既知のイオン注入技術から発生する場合がある。空位６２３４は、空位移動度の劣化となる場合があり且つ究極的にＲＲＡＭの信頼性の劣化となる場合がある狭窄を具備する電流経路の方向において該スイッチング層内において非一様である。空位の数における狭窄も一層低い空位移動度となる場合があり、従ってＲＲＡＭのスイッチング時間に悪影響を与える場合がある。更に、既知のイオン注入方法においては、イオン注入に起因する空位及び／又は欠陥が下部電極まで完全に延在するものではない場合がある。この様な場合には、フィラメントを形成するためにはフォーミングプロセスが必要となる。図３３Ａ−Ｄに例示したシミュレーション結果から、一つのケースにおいては、空位が０−２．４の範囲であることを理解することが可能である。垂直スケールから空位／ｃｍ３へ変換させるためには、（０−２．４）×ドーズ／オングストロームであり、例えば、１×１０１２イオン／ｃｍ２のドーズは０乃至２．４×１０２０／ｃｍ３の空位濃度となり、尚、その場合に、各イオン衝突が１個の空位を発生するものと仮定している。そうではないことがしばしばであって、１００個のイオン衝突毎に１個の空位が発生される。
【０１７２】
本書に記載した技術を使用して、空位分布における変動を８０％未満に維持することが可能であり、且つ幾つかの場合においては、２０％未満に維持することが可能である。空位濃度は２×１０１７／ｃｍ３乃至５×１０２２／ｃｍ３の範囲とすることが可能である。或る場合には、５×１０２１／ｃｍ３乃至５×１０２２／ｃｍ３の範囲を達成することが可能である。一層低い電流に対する別の場合には、５×１０２０／ｃｍ３乃至５×１０２１／ｃｍ３を達成することが可能である。非常に低い電流動作の場合で、数マイクロアンペ及び／又はマイクロアンペア未満の範囲においては、５×１０１９／ｃｍ３乃至５×１０２０／ｃｍ３を達成することが可能である。超低エネルギＲＲＡＭに対する高ナノアンペア範囲においては、空位濃度は１×１０１７／ｃｍ３乃至５×１０１９／ｃｍ３の範囲とすることが可能である。
【０１７３】
単位体積当たりの空位数が低ければ低いほど、電圧は一層高い。空位は、近似的に、半導体における「正孔」と対比することが可能であり、従ってフィラメントの導電度は空位の数と移動度とによって決定される。従って、一層高い欠陥濃度は一層高い移動度となる。注意すべきことであるが、このことは高い移動とするために欠陥を低く維持する従来の半導体製造技術とは反対のことである。欠陥濃度が高い場合には、イオン及び／又は電子が欠陥から欠陥へホップすることが一層容易である。Ｓｙｕ２０１１において議論されているように、酸素空位、酸素イオン、電子が存在している。非導通性金属欠陥及び中性化された空位も存在している。図６２Ａに示されているように、スイッチング層内で８０％未満の濃度変動を有する空位濃度６２３２の連続的な分布を達成することが可能である。ＨＲＳ，ＬＲＳ，Ｖｓｅｔ，Ｖｒｅｓｅｔ，Ｖｒｅａｄ等のＲＲＡＭパラメータの可変性が減少される。何故ならば、空位濃度及び移動度が一様であり且つ狭窄が無いからである。幾つかの場合には、空位濃度はスイッチング層内における変動において６０％よりも良い場合があり、幾つかの場合には、４０％よりも良い場合があり、幾つかの場合には、２０％よりも良い場合があり、且つ幾つかの場合には、１０％よりも良い場合がある。単一スイッチング層イオン注入物の場合の図３５Ａ−Ｄ，３６Ａ−Ｄ，３７Ａ−Ｄ，３８Ａ−Ｄを参照のこと。極度に重いイオン注入物はスイッチング層内において最も一様な空位濃度を発生させる。スイッチング層における空位の一様な濃度は一様な空位の移動度を発生し、そのことは、ＨＲＳ，ＬＨＳ，Ｖｓｅｔ，Ｖｒｅｓｅｔ，Ｖｒｅａｄ等のＲＲＡＭスイッチングパラメータの可変性を減少させるばかりか、スイッチング時間を減少させ且つＨＲＳ及びＬＲＳのメモリ状態間のサイクリング期間中の信頼性を改善する。２０％又はそれより良好な空位濃度の場合、Ｖｓｅｔ及びＶｒｅｓｅｔ、ＨＲＳ及びＬＲＳ、Ｖｒｅａｄ及びスイッチング時間の一様性は、単一装置内において約１０％未満の可変性を有するものであることを期待することが可能である。一様なイオン注入で且つエネルギ及びドーズの注入変動において１０％未満の変動である場合、ＲＲＡＭのセル毎の変動も約１０％よりも良いものである。幾つかの場合には、ＲＲＡＭパラメータの可変性は、単一のＲＲＡＭ及びセル毎のＲＲＡＭ内において５％よりも良いものである場合がある。或る場合には、２％よりも良いＲＲＡＭパラメータ可変性を達成することが可能である。
【０１７４】
図６３Ａ−６３Ｄは、幾つかの実施例に基づいて、ＲＲＡＭ装置の一部を製造するプロセスの簡単化したシーケンスを示している概略図である。図６３Ａにおいて、上部電極（ＴＥ）６３４０を介してイオンが注入される。注入エネルギは、ＴＥ６３４０を浸透し且つスイッチング層（ＳＬ）又は複数の層６３３０内へ且つ下部電極（ＢＥ）６３２０内へ入るのに十分なものである。イオンは、例えばＡｒ，Ｈｅ，Ｘｅ等の不活性のものとすることが可能である。遷移金属スイッチング層（単数又は複数）（例えば、ＴｉＯｘ，ＨｆＯｘ，ＴａＯｘ，ＺｒＯｘ，ＷＯｘ）の場合、Ｏイオン又はＴｉ，Ｎｉ，Ｈｆ，Ｗ，Ｚｒ，Ｔａ等の遷移金属イオンを使用することも可能である。Ｈ及びＮは、欠陥、空位、又はイオンを発生させてフィラメントに沿っての電気的導通のための経路を与えるために使用することも可能である。欠陥／空位に沿っての電子ホッピング、トンネリング、空間電荷は低抵抗状態（ＬＲＳ）を与え、且つ空位がギャップを有する場合には、ＲＲＡＭの高抵抗状態（ＨＲＳ）を与える。上部電極を介してイオンが注入される場合、上部電極イオンの幾らかはスイッチング層内に叩き込まれてＴＥ−ＳＬ界面において一層導電性の層を形成する。図６３Ｂにおいて、ＴＥは典型的にエッチングによって除去されるか又は部分的に除去される。図６３Ｃにおいて、１個又は複数の非線形層６３６０がＳＬ６３３０上に付着されてＲＲＡＭの電流・電圧特性に非線形性を与え、そのことは、クロスバーＲＲＡＭアーキテクチャにおいて、又は垂直ＲＲＡＭ（ＶＲＲＡＭ）などのメモリに使用されるＲＲＡＭの任意のアレイにおいて、漏洩電流を最小化させるために有用である。非線形層６３６０は、例えば、非晶質Ｓｉにおけるｐ及びｎドーピングしたダイオード層、又は金属又は略金属の表面と接触してショットキーバリア接合を形成することが可能な半導体物質の層、とすることが可能である。非線形層６３３０はトンネル層とすることが可能であり、複数の層及び／又はショットキー接合、金属酸化物半導体接合及び／又はトンネル接合を具備するトンネル層とダイオード層との組合せから構成することが可能である。図６３Ｄにおいて、ＴＥ６３４２はＲＲＡＭセルを完成させるためにダイオード層６３６０上に再付着されている。
【０１７５】
ＳＬ界面内に叩き込まれた金属イオンの役割は、該ダイオード層の次に金属のような接触又は一層高い導電度の層とさせることを可能とする点で重要である。このことは、例えば、ＳＬとショットキバリアー接合などの半導体接合との間に金属の様な界面を形成する場合、及び／又はダイオード層がｐ及びｎのドーパントでドープされる場合に、重要である場合がある。ＳＬにおける金属の様な界面は、例えば、低抵抗接触を与えることが可能である。ＴＥは薄くさせることが可能であり（例えば、２−５０ｎｍの程度）又は１００−２００ｎｍの一層厚いＴＥとすることが可能である。ＴＥ−ＳＬ界面において形成される金属の様な界面は、ダイオード層等のその後の非線形層と良好な半導体接触を与えることが可能である。或る場合には、ＴＥ６３４０は１ｎｍの厚さの程度とさせることが可能であり、その場合には、イオン注入の後に、ＳＬと接触している区域においてＴＥを除去することは必要ではない。該ダイオード層及び／又はその他の非線形層を該ＳＬ上に付着させて、該ダイオード層又は半導体層のドーピングに依存して、ショットキバリア接合及び／又は略オーミック又はオーミック接合を形成することが可能である。注意すべきことであるが、該ダイオード層はｐ及びｎでドーピングした半導体層であるが、半導体層はｐ又はｎのみでドープさせることが可能である。
【０１７６】
図６４Ａ−６４Ｂは、幾つかの実施例に基づいて、ＴＥ層を介してのイオン注入によってＳＬ層内に叩き込まれたイオンを例示している概略図である。図６４Ａは、ＴＥを除去した後のＳＬ層６４３０の界面に叩き込まれているイオン６４４２を示している。図６４Ｂは、部分的な除去によるか及び／又は注入前に非常に薄いＴＥを有することによるかのいずれかによって、残留ＴＥ６４４４が残存していることを示している。例えば、ＴＥ層は約１ナノメートルとすることが可能であり、且つＳＬ上のＴＥはイオン注入の後に除去されていない。叩き込まれたイオン６４４２はＴＥを介してのイオン注入に起因してＴＥからのものである。例えば、ＴＥがＷから構成されている場合には、叩き込まれるイオンはＴＥ−ＳＬ界面におけるＷイオンであり、幾らかのＷイオンがＳＬ層内に存在する。このことは、又、金属イオンが熱及びその他の化学反応によって半導体内に押し込まれる半導体オーミック接触における合金化に類似するものとして簡単化した態様で考えることが可能であり、一方、この場合には、イオンがＴＥを介して注入されるのであり、例えば、ＷのＴＥを介してＡｒイオンが注入されて弾道的態様でＷイオンをＳＬ内に物理的に叩き込むものである。ＳＬ６４３０及びＢＥ６４２０内に注入されたＡｒイオンは欠陥及び空位を発生させ、それらはフィラメントを形成すべく導電性であって、酸素、空位、及び電子等のイオン種が電界中を拡散、ドリフト、又はホップする。これらの拡散、ドリフト、及び／又はホッピングは、電流の流れに伴うジュール熱と共に発生する。何故ならば、散逸されるパワーは電流の自乗と抵抗との積に比例するからである。
【０１７７】
図６５Ａ−６５Ｂは、幾つかの実施例に基づいて、ダイオード、半導体、及び／又はトンネル層を付着させたＳＬ層内に叩き込まれたイオンを例示している概略図である。図６５Ａは、ＴＥの殆どが除去されており且つダイオード層６４６０がＳＬ６４３０と接触している状態を示している。図６５Ｂにおいて、残留ＴＥ６４４４が残されていて約１ｎｍであり、且つＤＬ６４６０が残留ＴＥ及びＳＬ６４３０内に叩き込まれた金属イオン６４４２の上に付着されている。或る場合には、ダイオード又は半導体層６４６０を付着させる前に、残留ＴＥ６４４４を介して付加的な金属イオン及び／又は酸素イオンを注入させることが可能である。
【０１７８】
図６６Ａ−６６Ｂは、幾つかの実施例に基づいて、ダイオード、半導体、及び／又はトンネル層、及びＴＥが付着されているＳＬ層内に叩き込まれたイオンを例示している概略図である。図６４Ａ−Ｂ及び６５Ａ−Ｂの場合におけるように、図６６Ａは、ＴＥが除去された後にＳＬ層６４３０の界面における叩き込まれたイオン６４４２を示しており、一方図６６Ｂは残留６４４４が残存する状態を示している。各々の場合において、上部電極６４６２はダイオード及び／又は半導体層６４６０上に付着される。ダイオード及び／又は半導体層６４６０はＲＲＡＭに対して非線形な電流・電圧特性を与えることが可能であり、そのことは、クロスバー及び複数のＲＲＡＭセルからなる３ＤＶＲＲＡＭ積層体等の高密度アレイアーキテクチャにおける隣接するＲＲＡＭセル間の漏洩電流を減少する上で有益的である。金属のＴＥ６４６２はダイオード／半導体層６４６０とショットキー接合を形成することが可能である。ＳＬ６４３０とＤＬ６４６０との間の金属の様な界面は叩き込まれた金属イオンを有することが可能であり、且つ該残留ＴＥ金属も、ダイオード／半導体層のドーピングレベルに依存して、ショットキーコンタクト、ＭＯＳコンタクト及び／又はオーミックコンタクトを形成することが可能である。
【０１７９】
図６７は、幾つかの実施例に基づいて、ＴＥを介しての注入プロセスの簡単なフローチャートである。ブロック６７１０において、ＢＥを基板上に付着させる。ブロック６７１２において、ＳＬ（単数又は複数）を付着させる。ブロック６７１４において、第１ＴＥを付着させる。ブロック６７１６において、ＴＥを介してイオンを注入させる。ブロック６７１８において、ＴＥの厚さに依存して、ＴＥはその場所に残存させるか又は全体的に又は部分的に除去することが可能である。ブロック６７２０において、ダイオード／半導体層を付着させる。ブロック６７２２において、ＴＥの付着（又は再付着）でＲＲＡＭセルを完成させる。ＳＬとＤＬとの間の金属の様な界面は２つの機能を分離させ、即ち、該ＳＬは空位の形成及び消滅を提供してＨＲＳ及びＬＲＳを発生させ且つ該ダイオード／半導体層はＲＲＡＭセルの非線形電流・電圧特性を与える。
【０１８０】
幾つかの実施例によれば、説明した叩き込みイオン技術は垂直ＲＲＡＭに適用することが可能である。図５３に示した如きＶＲＲＡＭにおいて、垂直電極５３２０は、初期的には、例えばスパッタリング、原子層付着によって付着させることが可能なＷ，ＴｉＮ，Ｍｏ，Ａｌ，Ｎｉ等の薄いコンフォーマル層とすることが可能である。次いで、例えばウエハを回転させて垂直からずれた角度でイオン注入を実施して、金属イオンをＳＬ５３３０の界面内に叩き込むことが可能である。例えば約１ｎｍ等の初期的に非常に薄い垂直電極５３２０の場合には、該電極をそのまま残したままでダイオード／半導体層をＳＬ５３３０に対してコンフォーマルに付着させ、次いで電極５３２０の完全な形とさせることが可能である。
【０１８１】
本特許出願は装置の性質及び動作を説明する上で或る理論に言及しているが、この様な理論は現在の理解に基づくものであって、たとえ将来の開発がその理論が誤りであることを証明することになったとしてもここに開示した装置の実際の動作に影響を与えるものではないことは明らかである。この特許明細書は、又、パラメータの数値範囲について言及しており、且つこの様な範囲からの非実質的な逸れは尚且つここに開示した発明性の精神から逸脱するものではないことを理解すべきである。
【０１８２】
以上は明確性のために幾らか詳細に説明しているが、その原理を逸脱すること無しに或る程度の変更及び修正を行うことが可能であることは明らかである。ここに記載したプロセス及び装置の両方を実現する多くの代替的な態様が存在することに注意すべきである。従って、本実施例は例示的なものであって制限的なものではないものとして考慮されるべきであり、ここに記載されている発明の実体は本書に与えられている詳細事項に制限されるべきものではなく、それは特許請求の範囲及び均等物の範囲内において修正することが可能なものである。
【図１】
2018516447.tif 000002
【図２】
2018516447.tif 000003
【図３】
2018516447.tif 000004
【図４】
2018516447.tif 000005
【図５】
2018516447.tif 000006
【図６】
2018516447.tif 000007
【図７】
2018516447.tif 000008
【図８】
2018516447.tif 000009
【図９】
2018516447.tif 000010
【図１０】
2018516447.tif 000011
【図１１】
2018516447.tif 000012
【図１２】
2018516447.tif 000013
【図１３】
2018516447.tif 000014
【図１４】
2018516447.tif 000015
【図１５】
2018516447.tif 000016
【図１６】
2018516447.tif 000017
【図１７】
2018516447.tif 000018
【図１８】
2018516447.tif 000019
【図１９】
2018516447.tif 000020
【図２０】
2018516447.tif 000021
【図２１】
2018516447.tif 000022
【図２２】
2018516447.tif 000023
【図２３】
2018516447.tif 000024
【図２４】
2018516447.tif 000025
【図２５】
2018516447.tif 000026
【図２６】
2018516447.tif 000027
【図２７】
2018516447.tif 000028
【図２８】
2018516447.tif 000029
【図２９】
2018516447.tif 000030
【図３０】
2018516447.tif 000031
【図３１】
2018516447.tif 000032
【図３２】
2018516447.tif 000033
【図３３ＡＢ】
2018516447.tif 000034
【図３３ＣＤ】
2018516447.tif 000035
【図３４】
2018516447.tif 000036
【図３５ＡＢ】
2018516447.tif 000037
【図３５ＣＤ】
2018516447.tif 000038
【図３６ＡＢ】
2018516447.tif 000039
【図３６ＣＤ】
2018516447.tif 000040
【図３７ＡＢ】
2018516447.tif 000041
【図３７ＣＤ】
2018516447.tif 000042
【図３８ＡＢ】
2018516447.tif 000043
【図３８ＣＤ】
2018516447.tif 000044
【図３９】
2018516447.tif 000045
【図４０】
2018516447.tif 000046
【図４１】
2018516447.tif 000047
【図４２】
2018516447.tif 000048
【図４３】
2018516447.tif 000049
【図４４】
2018516447.tif 000050
【図４５】
2018516447.tif 000051
【図４６ＡＢ】
2018516447.tif 000052
【図４６ＣＤ】
2018516447.tif 000053
【図４６ＥＦ】
2018516447.tif 000054
【図４６ＧＨ】
2018516447.tif 000055
【図４７】
2018516447.tif 000056
【図４８ＡＢ】
2018516447.tif 000057
【図４８Ｃ】
2018516447.tif 000058
【図４９ＡＢ】
2018516447.tif 000059
【図４９Ｃ】
2018516447.tif 000060
【図５０】
2018516447.tif 000061
【図５１ＡＢ】
2018516447.tif 000062
【図５１ＣＤ】
2018516447.tif 000063
【図５１Ｅ】
2018516447.tif 000064
【図５２ＡＢ】
2018516447.tif 000065
【図５２ＣＤ】
2018516447.tif 000066
【図５２Ｅ】
2018516447.tif 000067
【図５３】
2018516447.tif 000068
【図５４】
2018516447.tif 000069
【図５５】
2018516447.tif 000070
【図５６】
2018516447.tif 000071
【図５７】
2018516447.tif 000072
【図５８ＡＢ】
2018516447.tif 000073
【図５８ＣＤ】
2018516447.tif 000074
【図５９】
2018516447.tif 000075
【図６０ＡＢ】
2018516447.tif 000076
【図６０Ｃ】
2018516447.tif 000077
【図６１】
2018516447.tif 000078
【図６２】
2018516447.tif 000079
【図６３】
2018516447.tif 000080
【図６４】
2018516447.tif 000081
【図６５】
2018516447.tif 000082
【図６６】
2018516447.tif 000083
【図６７】
2018516447.tif 000084
【国際調査報告】
2018516447.tif 000085
2018516447.tif 000086
2018516447.tif 000087