(57)【要約】  本開示は、共有ノードを有するドライバ回路のためのシステム、方法、および装置を提供する。一態様では、回路が、複数の出力バッファ間で共有される充電ノードを駆動し、次いで浮動させることができる。出力バッファは、充電ノードが駆動されるときに駆動されるバッファ充電ノードを含むことができる。充電ノードが浮動しているときに、出力バッファは順次充電ノードを使用して出力信号をアサートすることができる。
2018529129.tif 000002
【特許請求の範囲】
【請求項１】
第1の段階において、第1の充電ノードにバイアスを加え、前記バイアスを加えられた第1の充電ノードを出力バッファのセットのバッファ充電ノードに電気的に結合することができ、前記第1の段階の後に生じる第2の段階において出力バッファの前記セットの前記出力バッファの前記バッファ充電ノードを順次電気的に結合することができる回路であって、前記第1の充電ノードが、前記第2の段階の間浮動し、前記出力バッファの対応する出力が、前記第2の段階の間順次アサートされる、回路。
【請求項２】
出力バッファの前記セットは第1のバッファを含み、前記第1のバッファが、
関連する第1の端子と関連する第2の端子とを有する第1のスイッチであって、前記第1のスイッチの前記第1の端子が、前記第1の充電ノードに結合された、第1のスイッチと、
関連する第1の端子と関連する第2の端子とを有する第2のスイッチであって、前記第2のスイッチの前記第1の端子が、前記第1の充電ノードに結合され、前記第2のスイッチの前記第2の端子が、前記バッファ充電ノードの第1のバッファ充電ノードを画定するように前記第1のスイッチの前記第2の端子に結合された、第2のスイッチとを備える、請求項1に記載の回路。
【請求項３】
前記第1のスイッチは、第1のクロックに結合された制御端子を有し、前記第2のスイッチは、第2のクロックに結合された制御端子を有し、前記第2のスイッチは、前記第1の段階の間前記第2のクロックによってオンにされ、前記第1のスイッチは、前記第2の段階の間前記第1のクロックによってオンにされる、請求項2に記載の回路。
【請求項４】
第1の端子と、第2の端子と、制御端子とを有する第3のスイッチをさらに備え、前記制御端子が前記第1のバッファ充電ノードに結合され、前記第1の端子が前記第1のクロックに結合され、前記第2の端子が、前記出力バッファの前記対応する出力のうちの第1の出力を供給する、請求項2または請求項3に記載の回路。
【請求項５】
第1の端子と制御端子とを有する第4のスイッチであって、前記第1の端子が前記第3のスイッチの前記第2の端子に結合され、前記制御端子が第2の充電ノードに結合された、第4のスイッチをさらに備える、請求項4に記載の回路。
【請求項６】
第1の端子と第2の端子とを有するコンデンサであって、前記第1の端子が前記第1のバッファ充電ノードに結合され、前記第2の端子が前記第3のスイッチの前記第2の端子に結合された、コンデンサをさらに備える、請求項4または請求項5に記載の回路。
【請求項７】
出力バッファの前記セットは、第1の出力バッファと第2の出力バッファとを含み、前記第2の段階は、第1の期間と第2の期間とを含み、前記第1の期間の間、前記第1の出力バッファの出力がアサートされ前記第2の出力バッファの出力がアサート解除され、前記第2の期間の間、前記第1の出力バッファの前記出力がアサート解除され前記第2の出力バッファの前記出力がアサートされる、請求項1から6のいずれか一項に記載の回路。
【請求項８】
前記第1の出力バッファは、第1のバッファ充電ノードを含み、前記第2の出力バッファは、第2のバッファ充電ノードを含み、前記第1のバッファ充電ノードが、前記第1の期間において前記第1の充電ノードに電気的に結合され、前記第2のバッファ充電ノードが、前記第2の期間において前記第1の充電ノードに電気的に結合される、請求項7に記載の回路。
【請求項９】
複数のディスプレイ素子を含むディスプレイと、
前記ディスプレイと通信するように構成され、画像データを処理するように構成されたプロセッサと、
前記プロセッサと通信するように構成されたメモリデバイスとをさらに備える、請求項1から8のいずれか一項に記載の回路。
【請求項１０】
前記回路を含み、前記ディスプレイに少なくとも1つの信号を送信するように構成されたドライバ回路と、
前記ドライバ回路に前記画像データの少なくとも一部分を送信するように構成されたコントローラとをさらに備える、請求項9に記載の回路。
【請求項１１】
前記プロセッサに前記画像データを送信するように構成された画像ソースモジュールであって、受信機、トランシーバ、および送信機のうちの少なくとも1つからなる群から選択される構成要素を含む、画像ソースモジュールをさらに備える、請求項9または請求項10に記載の回路。
【請求項１２】
前記第2の段階の間に順次アサートされる前記出力バッファの前記対応する出力は、第1の行信号、桁上げ信号、および第2の行信号のアサートを含み、前記桁上げ信号が、前記第1の行信号の後で前記第2の行信号の前にアサートされる、請求項1から11のいずれか一項に記載の回路。
【請求項１３】
第1の動作において充電ノードを駆動し、第2の動作において前記充電ノードを浮動させることができるラッチ回路と、
前記充電ノードに結合され、第1の出力バッファ充電ノードを有する第1の出力バッファと、
前記充電ノードに結合され、第2の出力バッファ充電ノードを有する第2の出力バッファとを備え、前記第1の出力バッファ充電ノードと前記第2の出力バッファ充電ノードの両方が、前記第1の動作の間前記充電ノードを使用して駆動され、前記第1の出力バッファ充電ノードと前記第2の出力バッファ充電ノードの一方が、前記第1の出力バッファ充電ノードと前記第2の出力バッファ充電ノードの一方の出力に対応する出力信号をアサートするために、前記第2の動作の間前記充電ノードを使用して駆動される、回路。
【請求項１４】
前記第1の出力バッファは、
第1の端子と第2の端子とを有する第1のスイッチであって、前記第1の端子が前記充電ノードに結合された、第1のスイッチと、
第1の端子と第2の端子とを有する第2のスイッチであって、前記第1の端子が前記充電ノードに結合され、前記第2の端子が、前記第1の出力バッファ充電ノードを画定するように前記第1のスイッチの前記第2の端子に結合された、第2のスイッチとを備える、請求項13に記載の回路。
【請求項１５】
前記第1のスイッチは、第1のクロックに結合された制御端子を有し、前記第2のスイッチは、第2のクロックに結合された制御端子を有し、前記第2のスイッチは、前記第1の動作の間前記第2のクロックによってオンにされ、前記第1のスイッチは、前記第2の動作の間前記第1のクロックによってオンにされる、請求項14に記載の回路。
【請求項１６】
前記第2の出力バッファは、
第1の端子と第2の端子とを有する第3のスイッチであって、前記第1の端子が前記充電ノードに結合された、第3のスイッチと、
第1の端子と第2の端子とを有する第4のスイッチであって、前記第1の端子が前記充電ノードに結合され、前記第2の端子が、前記第2の出力バッファ充電ノードを画定するように前記第3のスイッチの前記第2の端子に結合された、第4のスイッチとを備える、請求項15に記載の回路。
【請求項１７】
前記第3のスイッチは、第3のクロックに結合された制御端子を有し、前記第4のスイッチは、前記第2のクロックに結合された制御端子を有し、前記第4のスイッチは、前記第1の段階の間前記第2のクロックによってオンにされ、前記第3のスイッチは、前記第1のスイッチがオンにされた後前記第2の段階の間前記第3のクロックによってオンにされる、請求項16に記載の回路。
【請求項１８】
前記充電ノードに結合された第3の出力バッファをさらに備える、請求項17に記載の回路。
【請求項１９】
回路の充電ノードを駆動するステップと、
第1の出力バッファの第1のスイッチおよび第2の出力バッファの第2のスイッチをオンにして、前記第1の出力バッファの第1の出力バッファ充電ノードおよび前記第2の出力バッファの第2の出力バッファ充電ノードを駆動するステップと、
前記充電ノードを浮動させるステップと、
前記第1のスイッチおよび前記第2のスイッチをオフにするステップと、
前記第1の出力バッファの第3のスイッチをオンにして、前記浮動する充電ノードに基づいて前記第1の出力バッファ充電ノードを駆動するステップであって、前記第2の出力バッファ充電ノードが浮動する、ステップとを含む方法。
【請求項２０】
前記第3のスイッチがオンになったことに応じて前記第1の出力バッファの出力をアサートするステップをさらに含む、請求項19に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
優先権データ
本特許文献は、"Driver Circuits with Shared Node"と題し、2015年9月23日に出願された、同一出願人による同時係属のShinらの米国特許出願第14/863,012号(代理人整理番号第152477/QUALP345号)の優先権を主張する。この米国特許出願は、その全体が参照によりすべての目的のために本明細書に組み込まれる。
【０００２】
本開示は、共有ノードを有するディスプレイドライバ回路に関する。
【背景技術】
【０００３】
電気機械システム(EMS)は、電気的要素および機械的要素、アクチュエータ、トランスデューサ、センサ、鏡および光学フィルムなどの光学部品、ならびに電子部品を有するデバイスを含む。EMSデバイスまたは要素は、マイクロスケールおよびナノスケールを含むがこれらに限定されない、さまざまなスケールで製造可能である。たとえば、マイクロ電気機械システム(MEMS)デバイスは、約1ミクロンから数百ミクロン以上の範囲にわたるサイズを有する構造を含むことができる。ナノ電気機械システム(NEMS)デバイスは、たとえば数百ナノメートルより小さいサイズを含む、1ミクロンより小さいサイズを有する構造を含むことができる。電気機械的要素は、堆積、エッチング、リソグラフィ、ならびに/あるいは基板および/もしくは堆積材料層の一部をエッチング除去する、または層を追加して、電気デバイスおよび電気機械的デバイスを形成する他のマイクロマシニングプロセスを使用して、作製可能である。
【０００４】
EMSデバイスの1種は干渉変調器(IMOD)と呼ばれる。IMODまたは干渉光変調器という用語は、光学的干渉の原理を使用して光を選択的に吸収かつ/または反射するデバイスを指す。いくつかの実装形態では、IMODディスプレイ素子は、1対の導電性プレートを含むことができ、そのうちの一方または両方は、全体的または部分的に透明かつ/または反射性であってもよく、適切な電気信号の印加により相対運動が可能である。たとえば、一方のプレートは、基板上に堆積されたまたは基板によって支持された固定層を含むことができ、他方のプレートは、エアギャップによって固定層から分離された反射膜を含むことができる。一方のプレートのもう1つのプレートに対する位置は、IMODディスプレイ素子に入射する光の光学的干渉を変化させることができる。IMODベースのディスプレイデバイスは、広範囲の用途を有し、既存の製品の改良および新製品、特に表示機能を有する製品の開発での使用が予想されている。
【０００５】
いくつかの実装形態では、各IMODは、特定の波長における光を反射する位置に移動させることができる可動要素(たとえば、鏡)を含む場合がある。行ドライバおよび列ドライバが、トランジスタの端子および/またはIMODの電極に、可動要素が適切に配置されるように特定のシーケンスで電圧を供給することができる。
【０００６】
行ドライバ回路は、従来のCMOSインシリコンではなくディスプレイデバイスのガラス上の薄膜トランジスタ(TFT)によって実装することができる。TFTによって行ドライバ回路を実装すると、オフグラスCMOSチップを使用する場合よりも引き回し線の数が減ることに起因してより狭いベゼルを有することを可能にすることができるので有利である。しかし、TFT実装形態は、電力散逸量が多い場合があり、コンパクトなフォームファクタを得るにはベゼル幅を最小限に抑える必要がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許出願第14/476,380号
【特許文献２】米国特許出願第14/642,248号
【発明の概要】
【課題を解決するための手段】
【０００８】
本開示のシステム、方法、およびデバイスはそれぞれ、いくつかの革新的な態様を有し、そのいずれも、本明細書で開示される望ましい属性に単独で寄与するものではない。
【０００９】
本開示で説明する主題の1つの発明的態様は、第1の段階において、第1の充電ノードにバイアスを加え、バイアスを加えられた充電ノードを出力バッファのセットのバッファ充電ノードに電気的に結合することができ、第1の段階の後に生じる第2の段階において出力バッファのセットの出力バッファのバッファ充電ノードを順次電気的に結合することができる回路であって、第1の充電ノードが、第2の段階の間浮動し、出力バッファの対応する出力が、第2の段階の間順次アサートされる回路で実施することができる。
【００１０】
いくつかの実装形態では、出力バッファのセットは、第1の端子と第2の端子とを有し、第1の端子が第1の充電ノードに結合された第1のスイッチと、第1の端子と第2の端子とを有し、第1の端子が第1の充電ノードに結合され、第2の端子が、バッファ充電ノードのうちの第1のバッファ充電ノードを画定するように第1のスイッチの第2の端子に結合された第2のスイッチとを備える第1のバッファを含むことができる。
【００１１】
いくつかの実装形態では、第1のスイッチは、第1のクロックに結合された制御端子を有することができ、第2のスイッチは、第2のクロックに結合された制御端子を有することができ、第2のスイッチは、第1の段階の間第2のクロックによってオンにされ、第1のスイッチは、第2の段階の間第1のクロックによってオンにされる。
【００１２】
いくつかの実装形態では、この回路は、第1の端子と、第2の端子と、制御端子とを有する第3のスイッチを有することができ、制御端子が第1のバッファ充電ノードに結合され、第1の端子が第1のクロックに結合され、第2の端子が、出力バッファの対応する出力のうちの第1の出力を供給する。
【００１３】
いくつかの実装形態では、この回路は、第1の端子と制御端子とを有する第4のスイッチであって、第1の端子が第3のスイッチの第2の端子に結合され、制御端子が第2の充電ノードに結合された第4のスイッチを有することができる。
【００１４】
いくつかの実装形態では、この回路は、第1の端子と第2の端子とを有するコンデンサであって、第1の端子が第1のバッファ充電ノードに結合され、第2の端子が第3のスイッチの第2の端子に結合されたコンデンサを有することができる。
【００１５】
いくつかの実装形態では、出力バッファのセットは、第1の出力バッファと第2の出力バッファとを含むことができ、第2の段階は、第1の期間と第2の期間とを含み、第1の期間の間、第1の出力バッファの出力がアサートされ第2の出力バッファの出力がアサート解除され、第2の期間の間、第1の出力バッファの出力がアサート解除され第2の出力バッファの出力がアサートされる。
【００１６】
いくつかの実装形態では、第1の出力バッファは、第1のバッファ充電ノードを含むことができ、第2の出力バッファは、第2のバッファ充電ノードを含み、第1のバッファ充電ノードが、第1の期間において充電ノードに電気的に結合され、第2のバッファ充電ノードが、第2の期間において充電ノードに電気的に結合される。
【００１７】
いくつかの実装形態では、この回路は、複数のディスプレイ素子を含むディスプレイと、ディスプレイと通信するように構成され、画像データを処理するように構成されたプロセッサと、プロセッサと通信するように構成されたメモリデバイスとを有することができる。
【００１８】
いくつかの実装形態では、この回路は、回路を含み、ディスプレイに少なくとも1つの信号を送信するように構成されたドライバ回路と、ドライバ回路に画像データの少なくとも一部分を送信するように構成されたコントローラとを有することができる。
【００１９】
いくつかの実装態様では、この回路は、プロセッサに画像データを送信するように構成された画像ソースモジュールであって、受信機、トランシーバ、および送信機のうちの少なくとも1つからなる群から選択される構成要素を含む画像ソースモジュールを有することができる。
【００２０】
いくつかの実装形態では、第2の段階の間に順次アサートされる出力バッファの対応する出力は、第1の行信号、桁上げ信号、および第2の行信号のアサートを含むことができ、桁上げ信号が、第1の行信号の後で第2の行信号の前にアサートされる。
【００２１】
本開示で説明する主題の別の発明的態様は、第1の動作において充電ノードを駆動し、第2の動作において充電ノードを浮動させることができるラッチ回路と、充電ノードに結合され、第1の出力バッファ充電ノードを有する第1の出力バッファと、充電ノードに結合され、第2の出力バッファ充電ノードを有する第2の出力バッファとを有する回路であって、第1の出力バッファ充電ノードと第2の出力バッファ充電ノードの両方が、第1の動作の間充電ノードを使用して駆動され、第1の出力バッファ充電ノードと第2の出力バッファ充電ノードの一方が、第1の出力バッファ充電ノードと第2の出力バッファ充電ノードの一方の出力に対応する出力信号をアサートするために、第2の動作の間充電ノードを使用して駆動される回路で実施することができる。
【００２２】
いくつかの実装形態では、第1の出力バッファは、第1の端子と第2の端子とを有し、第1の端子が充電ノードに結合された第1のスイッチと、第1の端子と第2の端子とを有し、第1の端子が充電ノードに結合され、第2の端子が、第1の出力バッファ充電ノードを画定するように第1のスイッチの第2の端子に結合された第2のスイッチとを有することができる。
【００２３】
いくつかの実装形態では、第1のスイッチは、第1のクロックに結合された制御端子を有することができ、第2のスイッチは、第2のクロックに結合された制御端子を有し、第2のスイッチは、第1の段階の間第2のクロックによってオンにされ、第1のスイッチは、第2の段階の間第1のクロックによってオンにされる。
【００２４】
いくつかの実装形態では、第2の出力バッファは、第1の端子と第2の端子とを有し、第1の端子が充電ノードに結合された第3のスイッチと、第1の端子と第2の端子とを有し、第1の端子が充電ノードに結合され、第2の端子が、第2のバッファ充電ノードを画定するように第3のスイッチの第2の端子に結合された第4のスイッチとを有することができる。
【００２５】
いくつかの実装形態では、第3のスイッチは、第3のクロックに結合された制御端子を有することができ、第4のスイッチは、第2のクロックに結合された制御端子を有し、第4のスイッチは、第1の段階の間第2のクロックによってオンにされ、第3のスイッチは、第1のスイッチがオンにされた後第2の段階の間第3のクロックによってオンにされる。
【００２６】
いくつかの実装形態では、この回路は、充電ノードに結合された第3の出力バッファを有することができる。
【００２７】
本開示で説明する主題の別の発明的態様は、回路の充電ノードを駆動するステップと、第1の出力バッファの第1のスイッチおよび第2の出力バッファの第2のスイッチをオンにして第1の出力バッファの第1の出力バッファ充電ノードおよび第2の出力バッファの第2の出力バッファ充電ノードを駆動するステップと、充電ノードを浮動させるステップと、第1のスイッチおよび第2のスイッチをオフにするステップと、第1の出力バッファの第3のスイッチをオンにして、浮動する充電ノードに基づいて第1の出力バッファ充電ノードを駆動するステップであって、第2の出力バッファ充電ノードが浮動する、ステップとを含む方法で実施することができる。
【００２８】
いくつかの実装形態では、この方法は、第3のスイッチがオンになったことに応じて第1の出力バッファの出力をアサートするステップを含むことができる。
【００２９】
本開示に記載されている主題の1つまたは複数の実装形態の詳細について、添付の図面および以下の説明で説明する。本開示において提供されている例は主にEMSベースディスプレイおよびMEMSベースディスプレイに関して説明しているが、本明細書で提供される概念は、液晶ディスプレイ、有機発光ダイオード("OLED")ディスプレイ、および電界放出ディスプレイなどの他の種類のディスプレイに適用することができる。その他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかとなるであろう。以下の図の相対的寸法が縮尺通りに描かれていない場合があることに留意されたい。
【図面の簡単な説明】
【００３０】
【図１】IMODディスプレイデバイスのディスプレイ素子の系列または配列内の2つの隣接する干渉変調器(IMOD)ディスプレイ素子を示す等角図である。
【図２】IMODディスプレイ素子の3つの素子×3つの素子配列を含むIMODベースディスプレイを組み込んだ電子デバイスを示すシステムブロック図である。
【図３】IMODディスプレイ素子のための可動反射層位置対印加電圧を示すグラフである。
【図４】さまざまなコモン電圧およびセグメント電圧が印加されたときのIMODディスプレイ素子のさまざまな状態を示す表である。
【図５Ａ】画像を表示するIMODディスプレイ素子の3つの素子×3つの素子配列におけるディスプレイデータのフレームの図である。
【図５Ｂ】図5Aに示されるディスプレイ素子にデータを書き込むために使用されうるコモン信号およびセグメント信号のためのタイミング図である。
【図６Ａ】EMS素子の配列と背板(backplate)とを含む電気機械システム(EMS)パッケージの一部分の概略分解部分斜視図である。
【図６Ｂ】EMS素子の配列と背板とを含む電気機械システム(EMS)パッケージの一部分の概略分解部分斜視図である。
【図７】IMODベースディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例である。
【図８】3端子IMODの一例の回路図である。
【図９Ａ】IMODの単一行に信号を供給する集積バイアスドライバ回路を示すシステムブロック図の一例である。
【図９Ｂ】IMODの複数行に信号を供給する集積バイアスドライバ回路を示すシステムブロック図の一例である。
【図１０】集積バイアスドライバ回路の一例の回路図である。
【図１１】図10の集積バイアスドライバ回路のためのタイミング図の一例である。
【図１２】集積バイアスドライバ回路の動作のための方法を示す流れ図である。
【図１３】IMODに信号を供給する集積ゲートドライバ回路を示すシステムブロック図の一例である。
【図１４】集積ゲートドライバ回路の一例の回路図である。
【図１５Ａ】集積ゲートドライバ回路の出力バッファの例の回路図である。
【図１５Ｂ】集積ゲートドライバ回路の出力バッファの例の回路図である。
【図１５Ｃ】集積ゲートドライバ回路の出力バッファの例の回路図である。
【図１６】集積ゲートドライバ回路の動作のためのタイミング図の一例である。
【図１７】集積ゲートドライバ回路の動作のための方法を示す流れ図である。
【図１８Ａ】複数のIMODディスプレイ素子を含むディスプレイデバイスを示すシステムブロック図である。
【図１８Ｂ】複数のIMODディスプレイ素子を含むディスプレイデバイスを示すシステムブロック図である。
【発明を実施するための形態】
【００３１】
種々の図面における同じ参照符号および名称は、同じ要素を示す。
【００３２】
以下の説明は、本開示の革新的な態様を説明することを目的として、ある特定の実装形態を対象とする。しかしながら、本明細書における教示は多数の異なる方法で適用できることが、当業者には容易に理解されよう。説明する実装形態は、(ビデオのように)動いていようと(静止画像のように)静止していようと、および文字であろうと図であろうと絵であろうと、画像を表示するように構成可能ないかなるデバイス、装置、またはシステムでも実施されうる。より具体的には、説明する実装形態は、携帯電話、マルチメディアインターネットに対応したセルラー電話、携帯型テレビ受像機、無線デバイス、スマートフォン、Bluetooth(登録商標)デバイス、携帯情報端末(PDA)、無線電子メール受信機、ハンドヘルドコンピュータまたはポータブルコンピュータ、ネットブック、ノート型コンピュータ、スマートブック、タブレット、プリンタ、コピー機、スキャナ、ファクシミリデバイス、全地球測位システム(GPS)受信機/ナビゲータ、カメラ、デジタルメディアプレーヤ(MP3プレーヤなど)、カムコーダ、ゲーム機、腕時計、時計、計算機、テレビモニタ、フラットパネルディスプレイ、電子書籍端末(たとえば電子書籍リーダー)、コンピュータ用モニタ、自動車のディスプレイ(走行距離計ディスプレイおよび速度計ディスプレイなどを含む)、コックピット制御装置および/またはディスプレイ、カメラ視野のディスプレイ(乗り物の後方監視カメラのディスプレイなど)、電子写真、電子広告板または電光サイン、プロジェクタ、建築構造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダまたはカセットプレーヤ、DVDプレーヤ、CDプレーヤ、VCR、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯/乾燥機、パーキングメータ、包装(微小電気機械システム(MEMS)アプリケーションを含む電気機械システム(EMS)アプリケーションならびに非EMSアプリケーションにおいてなど)、芸術的構造(宝石または衣服への画像の表示など)、ならびにさまざまなEMSデバイスなどであるがこれらに限定されないさまざまな電子デバイスに含まれても、関連付けられもよいことが企図されている。本明細書における教示は、電子スイッチングデバイス、無線周波数フィルタ、センサ、加速度計、ジャイロスコープ、動き検知デバイス、磁力計、民生用電子機器の慣性構成要素、民生用電子機器製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動スキーム、製造プロセス、および電子検査機器などであるがこれらに限定されない、ディスプレイ以外の用途でも使用されうる。したがって、当業者には容易に明らかであるように、本教示は、図のみに示されている実装形態に限定されるのではなく、代わりに広い適用可能性を有することを意図する。
【００３３】
アクティブマトリクス液晶ディスプレイ、有機発光ディスプレイ、および干渉変調器(IMOD)ディスプレイなどのアクティブマトリクスフラットパネルディスプレイは、ガラス基板上の薄膜トランジスタ(TFT)を使用して、トランジスタの端子および/またはIMODなどのディスプレイ素子の電極に一連の電圧を供給するドライバ回路を実装することができる。行ドライバ回路にTFTを実装すると、オフグラスCMOSチップを使用する場合よりも引き回し線の数が減ることに起因してより狭いベゼルを有することを可能にすることができるので有利である。しかし、TFT実装形態は、電力散逸量が多い場合があり、ディスプレイのためのコンパクトなフォームファクタを得るにはベゼル幅を小さくする必要がある。
【００３４】
本開示で説明する主題のいくつかの実装形態は、ドライバ回路を実装するのに使用される面積を狭くし、それによって、ディスプレイのベゼルの境界幅を狭くする。ディスプレイ内のIMODの複数行の端子にバイアスを加えるための電圧を供給するために集積バイアスドライバ回路を使用することができる。さらに、集積行ドライバ回路および集積ゲートドライバ回路が、共有ノードを順次使用してそれぞれの出力を駆動することができる複数の出力バッファに共有ノードを提供するラッチ段を含むことができる。
【００３５】
本開示で説明する主題の特定の実装形態は、以下の潜在的な利点のうちの1つまたは複数を実現するために実施されうる。ドライバ回路を実装するのに使用されるTFTの数を減らすと、コストを削減し、電力要件を低減し、ディスプレイの周りのベゼルを狭くすることができ、その結果、より洗練されたデバイスが得られる。
【００３６】
説明する実装形態を適用可能な適切なEMSまたはMEMSデバイスもしくは装置の一例は、反射型ディスプレイデバイスである。反射型ディスプレイデバイスは、光学的干渉の原理を使用して干渉変調器(IMOD)ディスプレイ素子に入射する光を選択的に吸収かつ/または反射するように実装されうるIMODディスプレイ素子を組み込むことができる。IMODディスプレイ素子は、部分光吸収体と、この吸収体に対して可動な反射体と、吸収体と反射体の間に画定された光共振空洞とを含むことができる。いくつかの実装形態では、反射体は、2つ以上の異なる位置に移動でき、これによって光共振空洞の大きさを変更でき、それによりIMODの反射率に影響を及ぼす。IMODディスプレイ素子の反射スペクトルは、可視波長全体をシフトしてさまざまな色を生成可能なかなり幅広いスペクトルバンドをもたらすことができる。スペクトルバンドの位置は、光共振空洞の厚さを変更することによって調節されうる。光共振空洞を変更する1つの方法は、吸収体に対する反射体の位置を変更することによる。
【００３７】
図1は、IMODディスプレイデバイスのディスプレイ素子の系列または配列内の2つの隣接する干渉変調器(IMOD)ディスプレイ素子を示す等角図である。IMODディスプレイデバイスは、1つまたは複数の、干渉MEMSディスプレイ素子などの干渉EMSディスプレイ素子を含む。これらのデバイスでは、干渉MEMSディスプレイ素子は、明状態または暗状態のどちらかで構成可能である。明(「緩和(relaxed)」、「開」、または「オン」など)状態では、ディスプレイ素子は、入射可視光の大部分を反射する。逆に、暗(「作動」、「閉」、または「オフ」など)状態では、ディスプレイ素子は、入射可視光をほとんど反射しない。MEMSディスプレイ素子は、主に光の特定の波長で反射するように構成可能であり、黒色および白色に加えてカラー表示を可能にする。いくつかの実装形態では、複数のディスプレイ素子を使用することによって、原色のさまざまな強度および灰色の濃淡を達成することができる。
【００３８】
IMODディスプレイデバイスは、行および列の形で整列されうるIMODディスプレイ素子の配列を含むことができる。配列内の各ディスプレイ素子は、空気ギャップ(光学ギャップ、空洞、または光共振空洞とも呼ばれる)を形成するために互いから可変および制御可能な距離のところに配置された可動反射層(すなわち、機械層とも呼ばれる可動層)および固定部分反射層(すなわち固定層)などの反射層および半反射層からなる少なくとも1対を含むことができる。可動反射層は、少なくとも2つの位置の間で移動されうる。たとえば、第1の位置すなわち緩和位置では、可動反射層は、固定部分反射層からのある距離に配置されうる。第2の位置すなわち作動位置では、可動反射層は、部分反射層により近く配置されうる。2つの層から反射する入射光は、可動反射層の位置および入射光の波長に応じて強め合うように(constructively)および/または弱め合うように(destructively)干渉し、各ディスプレイ素子について全体反射状態または非反射状態を作り出すことができる。いくつかの実装形態では、ディスプレイ素子は、作動されていないとき反射状態にあり、可視スペクトル内で光を反射することができ、かつ作動されているとき暗状態にあり、可視域内で光を吸収および/または干渉することができる。しかし、他のいくつかの実装形態では、IMODディスプレイ素子は、作動されていないときは暗状態になり、作動されているときは反射状態になることができる。いくつかの実装形態では、印加電圧の導入により、ディスプレイ素子を駆動して状態を変更させることができる。他のいくつかの実装形態では、電荷の印加により、ディスプレイ素子を駆動して状態を変更させることができる。
【００３９】
図1の配列の図示された部分は、IMODディスプレイ素子12の形態をとる2つの隣接する干渉MEMSディスプレイ素子を含む。(図示される)右側のディスプレイ素子12では、可動反射層14は、光学スタック16に近い、これに隣接する、またはこれに接する作動位置で示されている。右側のディスプレイ素子12に印加される電圧Vbiasは、可動反射層14を移動させ、作動位置に維持するのに十分である。(図示される)左側のディスプレイ素子12では、可動反射層14は、光学スタック16からある距離(設計パラメータに基づいてあらかじめ決定されてよい)にある緩和位置で示されており、光学スタック16は部分反射層を含む。左側のディスプレイ素子12に印加される電圧V0は、右側のディスプレイ素子12の作動位置などの作動位置への可動反射層14の作動を引き起こすのに不十分である。
【００４０】
図1では、IMODディスプレイ素子12の反射特性は、IMODディスプレイ素子12に入射する光13を示す矢印および左側のディスプレイ素子12から反射する光15により概括的に示されている。ディスプレイ素子12に入射する光13のほとんどは透明基板20を通って光学スタック16の方へ透過することができる。光学スタック16に入射する光の一部分は、光学スタック16の部分反射層を透過することができ、一部分は反射して透明基板20を通る。光学スタック16を透過する光13の一部分は、可動反射層14から反射して、透明基板20の方へ進む(さらに、これを通る)ことができる。光学スタック16の部分反射層から反射した光と可動反射層14から反射した光の間の(強め合う(constructive)および/または弱め合う(destructive))干渉により、デバイスの観視(viewing)側すなわち基板側のディスプレイ素子12から反射する光15の波長の強度が部分的に決まる。いくつかの実装形態では、透明基板20は、ガラス基板(ガラス板またはガラスパネルと呼ばれることがある)とすることができる。ガラス基板は、たとえば、ホウケイ酸ガラス、ソーダ石灰ガラス、石英、パイレックス（登録商標）、または他の適切なガラス材料であってもよいし、これらを含んでもよい。いくつかの実装形態では、ガラス基板は、0.3、0.5、または0.7ミリメートルの厚さを有することができるが、いくつかの実装形態では、ガラス基板は、これより厚くてもよい(数十ミリメートルなど)し、これより薄くてもよい(0.3ミリメートル未満など)。いくつかの実装形態では、ポリカーボネート基板、アクリル基板、ポリエチレンテレフタレート(PET)基板、またはポリエーテルエーテルケトン(PEEK)基板などの非ガラス基板が使用可能である。そのような実装形態では、非ガラス基板は、0.7ミリメートル未満の厚さを有する可能性があるが、基板は、設計上の考慮すべき事項に応じて、これより厚くてもよい。いくつかの実装形態では、金属箔またはステンレス鋼ベースの基板などの不透明基板が使用可能である。たとえば、固定反射層と部分的に透過性および部分的に反射性である可動層とを含む逆IMODベースのディスプレイは、基板の反対側から図1のディスプレイ素子12として見られるように構成され得、不透明基板によって支持されうる。
【００４１】
光学スタック16は、単一の層または複数の層を含むことができる。この層は、電極層、部分的反射性かつ部分的透過性の層、および透明誘電体層のうちの1つまたは複数を含むことができる。いくつかの実装形態では、光学スタック16は、導電性であると共に、部分的透過性かつ部分的反射性であり、たとえば上記の層のうちの1つまたは複数を透明基板20上に堆積させることによって製作されうる。電極層は、種々の金属たとえば酸化インジウムスズ(ITO)などのさまざまな材料から形成可能である。部分反射層は、種々の金属(たとえばクロムおよび/またはモリブデン)、半導体、および誘電体などの部分的に反射性であるさまざまな材料から形成可能である。部分反射層は、材料の1つまたは複数の層から形成可能であり、層のそれぞれは、単一の材料または材料の組合せから形成可能である。いくつかの実装形態では、光学スタック16の特定の部分は、部分光吸収体と導電体の両方の役割を果たす半透明の単一厚の金属または半導体を含むことができるが、より導電性の高い異なる層または(たとえば、光学スタック16またはディスプレイ素子の他の構造の)部分がIMODディスプレイ素子間で信号をバスで送る(bus)役割を果たすことができる。光学スタック16は、1つまたは複数の導電層または導電/部分吸収層を覆う1つまたは複数の絶縁層または誘電体層を含むこともできる。
【００４２】
いくつかの実装形態では、光学スタック16の層のうちの少なくともいくつかは、平行ストリップにパターニング可能であり、以下でさらに説明するようにディスプレイデバイス内に行電極を形成することができる。当業者には理解されるように、「パターニングされる」という用語は、本明細書では、マスキングプロセスならびにエッチングプロセスを指すために使用される。いくつかの実装形態では、アルミニウム(Al)などの導電性および反射性の高い材料は、可動反射層14に使用されてもよく、これらのストリップは、ディスプレイデバイス内に列電極を形成することができる。可動反射層14は、図示の支柱18などの支持体およびそれら複数の支柱18の間に配置された介在犠牲材料に堆積された列を形成するために、堆積された1つの金属層または複数の層(光学スタック16の行電極と直交する)の一連の平行ストリップとして形成されうる。犠牲材料がエッチングされて除去されると、画定されたギャップ19すなわち光学空洞は、可動反射層14と光学スタック16の間に形成されうる。いくつかの実装形態では、支柱18間の間隔は約1〜1000umであってよく、ギャップ19は、約10,000オングストローム(Å)未満であってもよい。
【００４３】
いくつかの実装形態では、各IMODディスプレイ素子は、作動状態であろうと緩和状態であろうと、固定反射層および動く反射層によって形成されるコンデンサであるとみなされうる。電圧が印加されないとき、図1の左側のディスプレイ素子12によって示されるように、可動反射層14は、機械的緩和状態のままであり、可動反射層14と光学スタック16の間にはギャップ19がある。しかし、電位差すなわち電圧が、選択された行および列のうちの少なくとも1つに印加されるとき、対応するディスプレイ素子において行電極と列電極の交差点に形成されたコンデンサが帯電し、静電力が電極を引き合わせる。印加電圧がしきい値を超える場合、可動反射層14は、変形して光学スタック16の近くに移動するかまたは光学スタック16と逆の方向に移動することができる。図1の右側の作動ディスプレイ素子12によって示されるように、光学スタック16内の誘電体層(図示せず)は、短絡を防止し、層14と16の間の分離距離を制御することができる。この挙動は、印加される電位差の極性にかかわらず同じでありうる。アレイ内の一連のディスプレイ素子は、いくつかの例では「行」または「列」と呼ばれることがあるが、一方向を「行」と呼び、別の方向を「列」と呼ぶことは任意であることが、当業者には容易に理解されよう。言い換えると、いくつかの向きでは、行は列とみなされ、列は行とみなされうる。いくつかの実装形態では、行が「コモン」ラインと呼ばれることがあり、列が「セグメント」ラインと呼ばれることがあり、またはその逆もある。さらに、ディスプレイ素子は、直交する行と列(「配列」)に均等に構成されても、またはたとえば互いに対してある特定の位置のオフセットを有する(「モザイク」)非線形構成に構成されてもよい。「配列」および「モザイク」という用語は、どちらも構成を指すことができる。したがって、ディスプレイは「配列」または「モザイク」を含むと言及されるが、素子自体は、どのような場合でも、互いに直交するように構成されたり均一な分布に配置されたりする必要はないが、非対称の形状および不均一に分布された素子を有する構成を含むことができる。
【００４４】
図2は、IMODディスプレイ素子の3つの素子×3つの素子配列を含むIMODベースディスプレイを組み込んだ電子デバイスを示すシステムブロック図である。電子デバイスは、1つまたは複数のソフトウェアモジュールを実行するように構成されうるプロセッサ21を含む。オペレーティングシステムを実行することに加えて、プロセッサ21は、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または他の任意のソフトウェアアプリケーションを含む1つまたは複数のソフトウェアアプリケーションを実行するように構成されうる。
【００４５】
プロセッサ21は、配列ドライバ22と通信するように構成されうる。配列ドライバ22は、たとえばディスプレイ配列またはパネル30に信号を提供する行ドライバ回路24および列ドライバ回路26を含むことができる。図1に示されるIMODディスプレイデバイスの断面は、図2では線1-1によって示される。図2は、分かりやすくするためにIMODディスプレイ素子の3×3配列を示しているが、ディスプレイ配列30は、非常に多数のIMODディスプレイ素子を含むことができ、列と異なる数のIMODディスプレイ素子を行に有してもよいし、行と異なる数のIMODディスプレイ素子を列に有してもよい。
【００４６】
図3は、IMODディスプレイ素子のための可動反射層位置対印加電圧を示すグラフである。IMODの場合、行/列(すなわち、コモン/セグメント)書き込み手順は、図3に示されるディスプレイ素子のヒステリシス特性を利用することができる。IMODディスプレイ素子は、例示的な一実装形態では、可動反射層、または鏡を緩和状態から作動状態に変化させるために、たとえば約10ボルトの電位差を使用してもよい。電圧がその値から減少するとき、この例では、電圧が10ボルト未満に降下すると、可動反射層はその状態を維持するが、可動反射層は、電圧が2ボルト未満に降下するまで完全には緩和しない。したがって、図3の例では、約3〜7ボルトの電圧の範囲が存在し、その範囲には、素子が緩和状態または作動状態のどちらかで安定している印加電圧のウィンドウがある。これは、本明細書において「ヒステリシスウィンドウ」または「安定性ウィンドウ」と呼ばれる。図3のヒステリシス特性を有するディスプレイ配列30では、行/列書き込み手順は、一度に1つまたは複数の行にアドレス指定するように設計可能である。したがって、この例では、所与の行のアドレス指定中に、作動されるべきアドレス指定された行内のディスプレイ素子は約10ボルトの電圧差にさらされることが可能であり、緩和されるべきディスプレイ素子はゼロボルトに近い電圧差にさらされることが可能である。アドレス指定の後、ディスプレイ素子は定常状態またはこの例では約5ボルトのバイアス電圧差にさらされる可能性があり、したがって、画素は前のストローブ状態または書き込み状態のままである。この例では、アドレス指定された後、各ディスプレイ素子には、約3〜7ボルトの「安定性ウィンドウ」の範囲内の電位差が生じる。このヒステリシス特性特徴により、IMODディスプレイ素子設計は、同じ印加電圧条件下で、作動状態または緩和状態のどちらかの先在する状態で安定を保つことができる。各IMODディスプレイ素子は、作動状態であろうと緩和状態であろうと、固定反射層および動く反射層によって形成されたコンデンサの役割を果たすことができるので、この安定状態は、電力を実質的に消費したり損失したりすることなく、ヒステリシスウィンドウの範囲内の定常電圧で保持されうる。さらに、印加電位が実質的に固定されたままである場合、ディスプレイ素子に流れる電流は本質的にほとんどまたは全くない。
【００４７】
いくつかの実装形態では、画像のフレームは、所与の行内のディスプレイ素子の状態の所望の変化(もしあれば)に従って、「セグメント」電圧の形をしたデータ信号を列電極の組に沿って印加することによって生成されうる。次に、配列の各行がアドレス指定可能であり、したがって、そのフレームは一度に1行書き込まれる。所望のデータを第1の行内のディスプレイ素子に書き込むため、第1の行内のディスプレイ素子の所望の状態に対応するセグメント電圧が列電極に印加可能であり、特定の「コモン」電圧または信号の形をした第1の行パルスが第1の行電極に印加可能である。次に、セグメント電圧の組は、第2の行内のディスプレイ素子の状態の所望の変化(もしあれば)に対応するように変更可能であり、第2のコモン電圧が第2の行電極に印加可能である。いくつかの実装形態では、第1の行内のディスプレイ素子は、列電極に沿って印加されたセグメント電圧の変化による影響を受けず、第1のコモン電圧行パルス中に設定された状態のままである。このプロセスは、画像フレームを生成するために一連の行あるいは列の全体について連続的に繰り返し可能である。フレームは、このプロセスを毎秒ある所望数のフレームで連続的に繰り返すことによって、新しい画像データでリフレッシュおよび/または更新されうる。
【００４８】
各ディスプレイ素子にわたって印加されるセグメント信号およびコモン信号の組合せ(すなわち各ディスプレイ素子または画素にわたる電位差)によって、各ディスプレイ素子の得られる状態が決まる。図4は、種々の一般的な電圧およびセグメント電圧が印加されたときのIMODディスプレイ素子の種々の状態を示す表である。当業者には容易に理解されるように、「セグメント」電圧は、列電極または行電極のどちらかに印加可能であり、「コモン」電圧は、列電極または行電極の他方に印加可能である。
【００４９】
図4に示されるように、解放(release)電圧VCRELがコモンラインに沿って印加されるとき、コモンラインに沿ったすべてのIMODディスプレイ素子は、セグメントラインに沿って印加される電圧すなわち高いセグメント電圧VSHおよび低いセグメント電圧VSLに関係なく、緩和状態に置かれ、緩和状態は、あるいは解放状態または非作動状態と呼ばれる。具体的には、解放電圧VCRELがコモンラインに沿って印加されるとき、変調器ディスプレイ素子または画素にわたる電位(あるいはディスプレイ素子または画素電圧と呼ばれる)は、そのディスプレイ素子に関して対応するセグメントラインに沿って高いセグメント電圧VSHが印加されるときと低いセグメント電圧VSLが印加されるときの両方で、緩和ウィンドウ(図3を参照、解放ウィンドウとも呼ばれる)の範囲内にあってもよい。
【００５０】
高い保持電圧VCHOLD_Hまたは低い保持電圧VCHOLD_Lなどの保持電圧がコモンラインに印加されるとき、そのコモンラインに沿ったIMODディスプレイ素子の状態は一定のままである。たとえば、緩和されたIMODディスプレイ素子は緩和位置のままであり、作動IMODディスプレイ素子は作動位置のままである。保持電圧は、対応するセグメントラインに沿って高いセグメント電圧VSHが印加されるときと低いセグメント電圧VSLが印加されるときの両方でディスプレイ素子電圧が安定性ウィンドウの範囲内にあるままであるように選択されうる。したがって、この例でのセグメント電圧の振幅は高いセグメント電圧VSHと低いセグメント電圧VSLの差であり、正の安定性ウィンドウまたは負の安定性ウィンドウのどちらかの幅より小さい。
【００５１】
高いアドレッシング電圧VCADD_Hまたは低いアドレッシング電圧VCADD_Lなどのアドレッシング電圧または作動電圧がコモンラインに印加されるとき、データは、それぞれのセグメントラインに沿ってセグメント電圧を印加することにより、そのコモンラインに沿って変調器に選択的に書き込まれうる。セグメント電圧は、印加されるセグメント電圧に作動が依存するように選択されうる。アドレッシング電圧がコモンラインに沿って印加されるとき、一方のセグメント電圧を印加すると、ディスプレイ素子電圧は安定性ウィンドウの範囲内にあり、ディスプレイ素子は非作動のままである。対照的に、他方のセグメント電圧を印加すると、ディスプレイ素子電圧は安定性ウィンドウを超え、ディスプレイ素子が作動する。作動を引き起こす特定のセグメント電圧は、どのアドレッシング電圧が使用されるかに応じて変化することができる。いくつかの実装形態では、高いアドレッシング電圧VCADD_Hがコモンラインに沿って印加されるとき、高いセグメント電圧VSHの印加により、変調器をその現在の位置のままにさせることができ、低いセグメント電圧VSLの印加により、変調器の作動を引き起こすことができる。当然の結果として、低いアドレッシング電圧VCADD_Lが印加されるとき、セグメント電圧の影響は反対であることがあり、高いセグメント電圧VSHは変調器の作動を引き起こし、低いセグメント電圧VSLは、実質的に変調器の状態への影響をもたらさない(すなわち、安定を保つ)ことがある。
【００５２】
いくつかの実装形態では、変調器にわたって同じ極性電位差を生成する保持電圧、アドレス電圧、およびセグメント電圧が使用可能である。いくつかの他の実装形態では、随時変調器の電位差の極性を代替する信号が使用されうる。変調器にわたる極性の代替(すなわち書き込み手順の極性の代替)は、単一極性の書き込み動作を繰り返した後に発生する可能性のある電荷蓄積を減少または阻止することができる。
【００５３】
図5Aは、画像を表示するIMODディスプレイ素子の3つの素子×3つの素子配列におけるディスプレイデータのフレームの図である。図5Bは、図5Aに示されるディスプレイ素子にデータを書き込むために使用されうるコモン信号およびセグメント信号のためのタイミング図である。図5Aの暗い格子縞模様パターンで示されている作動されたIMODディスプレイ素子は暗状態にあり、すなわち、反射された光のかなりの部分は、たとえばビューアに暗色の外観を与えるように可視スペクトルの範囲外にある。作動されていないIMODディスプレイ素子の各々は、干渉空洞ギャップの高さに対応する色を反射する。図5Aに示されているフレームを書き込む前、ディスプレイ素子はどのような状態であってもよいが、図5Bのタイミング図に示される書き込み手順は、各変調器が解放されており、第1のライン時間60aの前に非作動状態にあることを仮定している。
【００５４】
第1のライン時間60a中:解放電圧70がコモンライン1に印加され、コモンライン2に印加される電圧は、高い保持電圧72で開始し、解放電圧70に移行し、低い保持電圧76がコモンライン3に沿って印加される。したがって、コモンライン1に沿った変調器(コモン1,セグメント1)、(1,2)、および(1,3)は、第1のライン時間60aの持続時間の間は緩和状態、または非作動状態のままであり、コモンライン2に沿った変調器(2,1)、(2,2)、および(2,3)は緩和状態に移行し、コモンライン3に沿った変調器(3,1)、(3,2)、および(3,3)は前の状態のままである。いくつかの実装形態では、セグメントライン1、2、および3に沿って印加されるセグメント電圧はIMODディスプレイ素子の状態に影響を及ぼさない。というのは、コモンライン1、2、または3のいずれも、ライン時間60a中に作動を引き起こす電圧レベルにさらされないからである(すなわち、VCREL−緩和およびVCHOLD_L−安定)。
【００５５】
第2のライン時間60b中、コモンライン1にかかる電圧は高い保持電圧72に移行し、コモンライン1に沿ったすべての変調器は、印加されるセグメント電圧に関係なく緩和状態のままである。その理由は、アドレッシング電圧または作動電圧がコモンライン1に印加されていないからである。コモンライン2に沿った変調器は、解放電圧70の印加により緩和状態のままであり、コモンライン3に沿った変調器(3,1)、(3,2)、および(3,3)は、コモンライン3に沿った電圧が解放電圧70に移行すると緩和する。
【００５６】
第3のライン時間60c中、コモンライン1は、コモンライン1に高いアドレス電圧74を印加することによってアドレス指定される。このアドレス電圧の印加中に低いセグメント電圧64がセグメントライン1および2に沿って印加されるので、変調器(1,1)および(1,2)にわたるディスプレイ素子電圧は、変調器の正の安定性ウィンドウの最高値より高く(すなわち、電圧差は、特徴しきい値を超える)、変調器(1,1)および(1,2)が作動される。逆に、高いセグメント電圧62がセグメントライン3に沿って印加されるので、変調器(1,3)にわたるディスプレイ素子電圧は変調器(1,1)および(1,2)の画素電圧より低く、変調器の正の安定性ウィンドウの範囲内にあるままであり、したがって、変調器(1,3)は、緩和のままである。また、ライン時間60c中に、コモンライン2に沿った電圧は低い保持電圧76に低下し、コモンライン3に沿った電圧は解放電圧70に留まり、コモンライン2および3に沿った変調器を緩和位置のままにしておく。
【００５７】
第4のライン時間60d中に、コモンライン1にかかる電圧は高い保持電圧72に復帰し、コモンライン1に沿った変調器を、それぞれのアドレス指定された状態のままにしておく。コモンライン2にかかる電圧は、低いアドレス電圧78に低下する。高いセグメント電圧62がセグメントライン2に沿って印加されるので、変調器(2,2)にわたるディスプレイ素子電圧は変調器の負の安定性ウィンドウの下端より低く、変調器(2,2)を作動させる。逆に、低いセグメント電圧64がセグメントライン1および3に沿って印加されるので、変調器(2,1)および(2,3)は緩和位置のままである。コモンライン3にかかる電圧は高い保持電圧72に上昇し、コモンライン3に沿った変調器を緩和状態のままにしておく。次いで、コモンライン2にかかる電圧が、低い保持電圧76に遷移する。
【００５８】
最後に、第5のライン時間60e中に、コモンライン1にかかる電圧は高い保持電圧72に留まり、コモンライン2にかかる電圧は低い保持電圧76に留まり、コモンライン1および2に沿った変調器をそれぞれのアドレス指定された状態のままにしておく。コモンライン3にかかる電圧は、高いアドレス電圧74に上昇し、コモンライン3に沿った変調器をアドレス指定する。低いセグメント電圧64がセグメントライン2および3に印加されるとき、変調器(3,2)および(3,3)は作動するが、高いセグメント電圧62がセグメントライン1に沿って印加されることによって、変調器(3,1)を緩和位置のままにさせる。したがって、第5のライン時間60eの終了時に、3×3ディスプレイ素子アレイは、図5Aに示される状態にあり、他のコモンラインに沿った変調器(図示せず)がアドレス指定されているときに発生しうるセグメント電圧の変動に関係なく、保持電圧がコモンラインに沿って印加される限り、その状態のままである。
【００５９】
図5Bのタイミング図では、所与の書き込み手順(すなわち、ライン時間60a〜60e)は、高い保持電圧およびアドレス電圧または低い保持電圧およびアドレス電圧の使用を含むことができる。所与のコモンラインに対して書き込み手順が完了する(そして、コモン電圧が、作動電圧と同じ極性を有する保持電圧に設定される)と、ディスプレイ素子電圧は、所与の安定性ウィンドウの範囲内のままであり、そのコモンラインに解放電圧が印加されるまで緩和ウィンドウを通過しない。さらに、変調器をアドレス指定する前に書き込み手順の一部として各変調器が解放されるので、解放時間ではなく変調器の作動時間によって、ライン時間が決定されうる。具体的には、変調器の解放時間が作動時間より長い実装形態では、解放電圧は、図5Aに示されるように、単一のライン時間より長い間印加されうる。いくつかの他の実装形態では、コモンラインまたはセグメントラインに沿って印加される電圧は、異なる色の変調器などの異なる変調器の作動電圧および解放電圧の変動を考慮するように変化することができる。
【００６０】
いくつかの実装形態では、IMODベースディスプレイなどの、EMS構成要素またはデバイスのパッケージングは、EMS構成要素を損傷から(機械的干渉または潜在的に損傷を引き起こす物質などから)保護するように構成することができる背板(代替的にバックプレーン、バックグラス、または埋込み形グラスと呼ばれる)を含むことができる。背板は、限定はしないが、ドライバ回路、プロセッサ、メモリ、相互接続アレイ、蒸気バリア、製品ハウジングなどを含む、広範囲の構成要素に対する構造支持を実現することもできる。いくつかの実装形態では、背板を使用すると、構成要素の集積化が容易になり、それによって、ポータブル電子デバイスの容積、重量、および/または製造コストを減らすことができる。
【００６１】
図6Aおよび図6Bは、EMS素子の配列36と背板92とを含むEMSパッケージ91の一部分の概略分解部分斜視図である。図6Aは、背板92の特定の部分をよりよく示すために背板92の2つの隅部が切り取られた状態で示されているが、図6Bは、隅部が切り取られていない状態で示されている。EMS配列36は、基板20と、支持支柱18と、可動層14とを含むことができる。いくつかの実装形態では、EMS配列36は、透明基板上の1つまたは複数の光学スタック部分16を有するIMODディスプレイ素子の配列を含むことができ、可動層14は可動反射層として実施可能である。
【００６２】
背板92は、本質的に平面とすることができ、または少なくとも1つの輪郭を形成される表面を有することができる(たとえば、背板92は、凹部および/または突出部を有するように形成可能である)。背板92は、透明であろうと不透明であろうと、導電性であろうと絶縁性であろうと、任意の適切な材料から作成されうる。背板92に適した材料としては、ガラス、プラスチック、セラミック、ポリマー、積層体、金属、金属泊、コバール、およびめっきコバールがあるが、これらに限定されない。
【００６３】
図6Aおよび図6Bに示されるように、背板92は、1つまたは複数の背板構成要素94aおよび94bを含むことができ、背板構成要素94aおよび94bは、背板92に部分的に埋め込まれてもよいし、完全に埋め込まれてもよい。図6Aで分かるように、背板構成要素94aは背板92に埋め込まれている。図6Aおよび図6Bで分かるように、背板構成要素94bは、背板92の表面に形成された凹部93の中に配置される。いくつかの実装形態では、背板構成要素94aおよび/または94bは、背板92の表面から突き出すことができる。背板構成要素94bは、背板92の、基板20に面する側に配置されるが、他の実装形態では、背板構成要素は、背板92の反対側に配置可能である。
【００６４】
背板構成要素94aおよび/または94bは、トランジスタ、コンデンサ、インダクタ、抵抗、ダイオード、スイッチ、および/またはパッケージ化されたIC、標準IC、もしくはディスクリートICなどの集積回路(IC)などの、1つまたは複数の能動電気構成要素または受動電気構成要素を含むことができる。さまざまな実装形態で使用可能な背板構成要素の他の例としては、アンテナ、バッテリ、および電気センサ、接触センサ、光センサ、もしくは化学センサなどのセンサ、または薄膜デバイス(thin-film deposited device)がある。
【００６５】
いくつかの実装形態では、背板構成要素94aおよび/または94bは、EMS配列36の一部分と電気的に通信することができる。トレース、バンプ、支柱、またはビアなどの導電性構造は、背板92または基板20の一方または両方に形成されてもよく、互いまたは他の導電性構成要素と接触して、EMS配列36と背板構成要素94aおよび/または94bとの間に電気接続を形成しうる。たとえば、図6Bは、EMS配列36内の可動層14から上方に延びる電気接点98と整列可能な、背板92上の1つまたは複数の導電性ビア96を含む。いくつかの実装形態では、背板92は、背板構成要素94aおよび/または94bをEMS配列36の他の構成要素から電気的に絶縁する1つまたは複数の絶縁層も含むことができる。背板92が蒸気透過性材料から形成されるいくつかの実装形態では、背板92の内表面は、蒸気バリア(図示せず)で被覆可能である。
【００６６】
背板構成要素94aおよび94bは、EMSパッケージ91に入りうる湿気を吸収するように作用する1つまたは複数の乾燥剤を含むことができる。いくつかの実装形態では、乾燥剤(またはゲッターなどの他の吸湿材料)は、たとえば接着材により背板92に装着された(またはその中に形成された凹部内の)シートとして、任意の他の背板構成要素とは別に提供されうる。あるいは、乾燥剤は背板92に統合されてよい。いくつかの他の実装形態では、乾燥剤は、たとえばスプレー塗装、スクリーン印刷、または任意の他の適切な方法によって、他の背板構成要素の上で直接的にまたは間接的に適用されうる。
【００６７】
いくつかの実装形態では、EMS配列36および/または背板92は、背板構成要素とディスプレイ素子との間の距離を維持するために機械的隔離絶縁器97を含み、それによって、それらの構成要素間の機械的干渉を防止することができる。図6Aおよび図6Bに示される実装形態では、機械的隔離絶縁器97は、EMS配列36の支持支柱18と整列した背板92から突き出す支柱として形成される。あるいは、またはこれに加えて、レールまたは柱などの機械的隔離絶縁器は、EMSパッケージ91の縁に沿って設けることができる。
【００６８】
図6Aおよび図6Bに示されていないが、EMS配列36を部分的または完全に取り巻くシールを設けることができる。背板92および基板20とともに、シールは、EMS配列36を囲む保護空洞を形成することができる。シールは、従来のエポキシベース接着剤などの半ハーメチックシールであってよい。いくつかの他の実装形態では、シールは、薄膜金属溶接またはガラスフリットなどのハーメチックシールであってよい。いくつかの他の実装形態では、シールは、ポリイソブチレン(PIB)、ポリウレタン、液体スピンオンガラス、はんだ(solder)、ポリマー、プラスチック、または他の材料を含むことができる。いくつかの実装形態では、機械的隔離絶縁器を形成するために、強化されたシール材が使用可能である。
【００６９】
代替実装形態では、シールリングは、背板92または基板20の一方または両方のいずれかの延長部を含むことができる。たとえば、シールリングは、背板92の機械的延長部(図示せず)を含むことができる。いくつかの実装形態では、シールリングは、Oリングまたは他の環状部材などの別個の部材を含むことができる。
【００７０】
いくつかの実装形態では、EMS配列36と背板92は、互いに取り付けられるまたは結合される前に別個に形成される。たとえば、基板20の縁は、上記で説明したように、背板92の縁に取り付けられ、これに対してシール可能である。あるいは、EMS配列36および背板92は、EMSパッケージ91として形成され、互いに接合可能である。いくつかの他の実装形態では、EMSパッケージ91は、堆積によってEMS配列36の上で背板92の構成要素を形成することによってなどの任意の他の適切な方法で製作可能である。
【００７１】
図7は、IMODベースディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例である。図7は、前述のように、ディスプレイアレイまたはパネル30に信号を供給する図2のアレイドライバ22の行ドライバ回路24および列ドライバ回路26の実装形態を示す。
【００７２】
ディスプレイアレイ30内でのディスプレイモジュール710の実装形態は、さまざまな異なる設計を含んでもよい。一例として、第4の行におけるディスプレイモジュール710は、スイッチ720とディスプレイユニット750とを含む。ディスプレイモジュール710は、行ドライバ回路24から行信号、リセット信号、およびバイアス信号を供給されてもよい。ディスプレイモジュール710はまた、列ドライバ回路26から列(またはデータ)信号およびコモン信号を供給されてもよい。ディスプレイユニット750は、ゲートが行信号に結合され、ドレインが列信号に結合されたトランジスタなどのスイッチ720に結合されてもよい。各ディスプレイユニット750は、IMODディスプレイ素子を画素として含んでもよい。
【００７３】
いくつかのIMODは、さまざまな信号を使用する3端子デバイスである。図8は、3端子IMODの一例の回路図である。図8の例では、ディスプレイモジュール710はディスプレイユニット750(たとえば、IMOD)を含む。図8の回路は、n型金属酸化物半導体(NMOS)トランジスタT1 810として実装された図7のスイッチ720も含む。トランジスタT1 810のゲートは、図7の行ドライバ回路24から電圧Vrow830を行信号として受信するように結合される(すなわち、トランジスタT1 810の制御端子は、行選択信号を供給するVrow830を受信するように結合される)。トランジスタT1 810は、図7の列ドライバ回路26によって供給される電圧であってもよいVcolumn820をデータ信号として受信するようにも結合される。Vrow830がトランジスタT1 810をオンにするための電圧である場合、Vcolumn820上の電圧がディスプレイユニット750のVd電極860に印加されてもよい。図8の回路は、NMOSトランジスタT2 815として実装された別のスイッチも含む。トランジスタT2 815のゲート(または制御)がVreset895をリセット信号として受信するように結合される。トランジスタT2 815の他の2つの端子は、Vcom電極865およびVd電極860に結合される。トランジスタT2 815が(たとえば、トランジスタT2 815のゲートに印加されるVreset895上のリセット信号の電圧によって)オンにされると、Vcom電極865とVd電極860がともに短絡する場合がある。
【００７４】
図8では、ディスプレイユニット750は、3つの端子または電極、すなわち、Vbias電極855、Vd電極860、およびVcom電極865を含む3端子IMODである。ディスプレイユニット750はまた、可動要素870と誘電体875とを含んでもよい。可動要素870は、鏡を含んでもよい。可動要素870は、Vd電極860に結合されてもよい。さらに、エアギャップ890がVbias電極855とVd電極860との間に存在してもよい。エアギャップ885がVd電極860とVcom電極865との間に存在してもよい。可動要素870が配置されたときに、エアギャップ885および890の大きさが変化してもよい。いくつかの実装形態において、ディスプレイユニット750はまた、1つまたは複数のコンデンサを含んでもよい。たとえば、Vd電極860とVcom電極865との間および/またはVbias電極855とVd電極860との間に1つまたは複数のコンデンサを結合することができる。
【００７５】
可動要素870は、特定の各点において特定の波長で光を生成するためにVbias電極855とVcom電極865との間の点または位置に配置することができる。詳細には、Vbias電極855、Vd電極860、およびVcom電極865に印加される電圧により可動要素870の位置を決定してもよい。Vreset895、(トランジスタT1 810がオンにされた場合にVd電極860に印加される)Vcolumn820、Vrow830、Vcom電極865、および(Vbias電極855に印加すべき)Vbias896に関する電圧が、行ドライバ回路24および列ドライバ回路26などのドライバ回路によって供給されてもよい。いくつかの実装形態では、Vcom電極865は、図8に示すように、行ドライバ回路24または列ドライバ回路26によって駆動されるのではなくグランドに結合されてもよい。
【００７６】
図8では、行ドライバ回路24は、可動要素870を配置するためにディスプレイモジュール710に電圧を供給するいくつかの回路、すなわち、Vrow830を供給する集積ゲートドライバ(IGD)801、Vreset895を供給する集積行ドライバ(IRD)802、およびVbias896を供給する集積バイアスドライバ(IBD)803を含む。さらに、列ドライバ回路26は、Vcolumn820を供給するドライバチップ804を含む。
【００７７】
概して、トランジスタT1 810をオンにしてVcom電極865とVd電極860を短絡させて可動要素870をリセット位置に配置するために、Vreset895が、(たとえば、ドライバコントローラ29または行ドライバ回路24を起動するための信号を供給する別のコントローラによって起動される)行ドライバ回路24によってアサートされる(あるいは低電圧から高電圧への電圧パルスを生成することによって印加される)。次いで、Vreset895をアサート解除することができ(たとえば、トランジスタT1 810をオフにするために高電圧から低電圧に切り替えることができ)、列ドライバ回路26は、(可動要素870を移動させる目的の位置に基づく電圧の)Vcolumn820を供給することができ、行ドライバ回路24は、トランジスタT1 810がオンにされ、Vcolumn820上の電圧がディスプレイユニット750のVd電極860に印加されるようにVrow830をアサートすることができる。Vbias896の電圧は、Vbias電極855上にさまざまな電圧を供給するように変更することもできる。たとえば、Vreset895がアサートされる前に、行ドライバ回路24は、0VのVbias896を印加してVbias電極855も0Vにすることができるが、ディスプレイユニット750の極性(たとえば、ディスプレイユニット750の電極間の電界の方向)に基づいてVcolumn820およびVrow830を印加した後にVbias896をより高い電圧またはより低い電圧に変更することができる。このプロセスは、ディスプレイモジュール710の各行における各可動要素870が配置されるまで行ごとに行われてもよい。たとえば、ディスプレイモジュール710の第1の行に関するVreset895がアサートされ、次に第2の行に関してアサートされ、その後第3の行に関してアサートされ、最終的に、ディスプレイモジュール710の各行に関してモジュールに対応するVreset895がアサートされてもよい。同様に、ディスプレイモジュール710の行に関するVrow830を行ごとにアサートすることもできる。ある行に関するVrow830がアサートされ、それと同時にまたは近い時間に別の行に関するVreset895がアサートされてもよい。Vbias896も行ごとにアサートされても
よい。
【００７８】
いくつかのアプリケーションでは、ディスプレイモジュール710の各行が、別個のIGD801回路、IRD802回路、およびIBD803回路からVrow830、Vreset895、およびVbias896をそれぞれ供給される。図9Aは、IMODの単一行に信号を供給する集積バイアスドライバ回路を示すシステムブロック図の一例である。図9Aでは、IBD803a〜803dは、ディスプレイモジュール710のディスプレイユニット750の個々の行に関するVbias896を供給する。たとえば、IBD803aは、ディスプレイモジュール710の行mに関するVbias(m)を供給する。IBD803bは、ディスプレイモジュール710の行m+1に関するVbias(m+1)を供給する。
【００７９】
図8におけるドライバチップ804は、CMOSインシリコンにおいてチップオングラス(COG)実装形態として実装されてもよい。行ドライバ回路24の回路(すなわち、IBD、IRD、およびIGD)は、ディスプレイデバイスのディスプレイアレイ30のガラス上のTFTによって実装されてもよい(すなわち、ガラス基板上に実装されてもよい)。しかし、ガラス上のTFTによって行ドライバ回路を実装することはCMOS実装形態よりも費用がかかることがある。TFT実装形態は、CMOS実装形態よりも多い電力を使用し、CMOS実装形態よりも信頼性が低い場合もある。さらに、ディスプレイデバイスのガラス上にTFTを実装すると、ディスプレイデバイスの周りのベゼルが広くなり、したがって、ディスプレイデバイスがより大型になることがある。したがって、TFTの数を減らしてIGD801、IRD802、およびIBD803を実装すると、コストを削減し、電力要件を低減させ、信頼性を向上させ、ベゼルを狭くすることが可能になる場合がある。
【００８０】
図9Bは、IMODの複数行に信号を供給する集積バイアスドライバ回路を示すシステムブロック図の一例である。図9Bの回路は、集積行ドライバ回路を実装するために使用することもできる。図9Aとは対照的に、図9Bでは、IBD803が、ディスプレイモジュール710のディスプレイユニット750の単一の行ではなく複数の行のVbias電極855に印加すべきVbias896を供給し、それによって、行ドライバ回路24およびIBD803を実装するのに使用されるTFTの数が少なくなる。
【００８１】
図9Bでは、IBD803は、Vbias(m)920(すなわち、行mにおけるディスプレイモジュール710のディスプレイユニット750の各々についてVbias電極855に供給すべき図8におけるVbias896)とVbias(m+2)925(すなわち、行m+2におけるディスプレイモジュール710のディスプレイユニット750の各々についてVbias電極855に供給すべきVbias896)の両方を供給する。さらに、IRD802は、Vreset(m-4)905(すなわち、行m-4におけるディスプレイモジュール710の各々についてのVrow830)とVreset(m-2)910(すなわち、行m-2におけるディスプレイモジュール710の各々についてのVrow830)の両方を供給する。IGD801は、Vrow(m+4)935(すなわち、行m+4におけるディスプレイモジュール710の各々についてのVrow830)とVrow(m+6)940(すなわち、行m+6におけるディスプレイモジュール710の各々についてのVrow830)の両方を供給する。IRD802およびIGD801も、それぞれCaR(m-4)915およびCaG(m+4)930をIBD803に供給する。CaR(m-4)915およびCaG(m+4)930は、他の信号がアサートされるときにそれぞれIRD802およびIGD801によってアサートされる「桁上げ」信号であってもよい。たとえば、IRD802は、Vreset(m-4)905がアサートされたとき(またはその後)にCaR(m-4)915をアサートしてもよい。同様に、IGD801は、Vrow(m+4)935がアサートされたとき(またはその後)にCaG(m+4)930をアサートしてもよい。
【００８２】
図示されていないが、行の他の対(たとえば、行m+1および行m+3)には、図9に示す実装形態と同様に他のIBD803からの行のディスプレイモジュール710のディスプレイユニット750のVbias電極855についての対応する電圧が供給されてもよい。同様に、行の他の対には、IRDおよびIGDによって対応するリセット信号および行信号が供給されてもよい。
【００８３】
図10は、集積バイアスドライバ回路の一例の回路図である。図11は、図10の集積バイアスドライバ回路のためのタイミング図の一例である。図10では、IBD803は、トランジスタM1、M2、およびM7を含む出力バッファによって構成される同じ出力ノード1099によって供給されるVbias(m+2)925およびVbias(m)920を含む。その結果、図10におけるIBD803は、あるIBDにVbias(m)920を供給させ、別のIBDにVbias(m+2)925を供給させるのではなく、Vbias(m+2)925とVbias(m)920の両方を供給する。すなわち、Vbias電極855についての電圧を行ごとに順次供給するのではなく、図10におけるIBD803によって複数の行(たとえば、図10の例では2つの行)に同時にまたはほぼ同時に供給を行うことができ、それによって、Vbias(m+2)925およびVbias(m)920を供給するのに使用されるTFTの数が少なくなる。
【００８４】
図10の集積バイアスドライバ回路の機能のいくつかは、2014年9月3日に出願された、ROBUST DRIVER WITH MULTI-LEVEL OUTPUTという名称を有する、Kimらの米国特許出願第14/476,380号に記載された回路と同様であってもよい。この出願は、その全体が参照によりすべての目的のために本明細書に組み込まれる。
【００８５】
図10では、Vbias(m)920とVbias(m+2)925の両方をトランジスタM1、M2、およびM7のうちの1つによって駆動してそれぞれBIASH、BIASL、またはBIASMの電圧を出力ノードにおいて供給することができる。いくつかの実装形態では、BIASHの電圧はBIASMよりも高くてもよく、BIASLの電圧はBIASMの電圧よりも低くてもよい。たとえば、BIASHは8Vであってもよく、BIASMは0Vであってもよく、BIASLは-8Vであってもよい。
【００８６】
Vbias(m)920およびVbias(m+2)925は、行mおよび行m+2についてのVrow830およびVreset895のアサートならびに前の行および後の行からの他の信号のアサートとのタイミング関係に基づいてアサートすることができる。
【００８７】
たとえば、図11では、時間1150において、CaR(m-4)915がIRD802によってアサートされてもよく、図9Bでは、IRD802はVreset(m-4)905をアサートする。CaR(m-4)915は、Vbias(m)920およびVbias(m+2)925をBIASMの電圧(たとえば、0V)にトリガするIBD803への入力として供給される。時間1155および時間1160において、Vreset(m)1105およびVreset(m+2)1110はそれぞれ(図9BにおけるIRD802の後に信号をアサートするIRDによって)アサートされる。前に説明したように、これによって、行mおよび行m+2におけるディスプレイモジュール710の各々のディスプレイユニット750のVd電極860とVcom電極865が短絡する場合がある。Vcom電極865が0Vにおいて接地された場合、Vbias電極855、Vd電極860、およびVcom電極865の各々は0Vになる。したがって、CaR(m-4)915は、前の行(すなわち、行mおよび行m+2よりも前にリセットされる行)についてVreset(m-4)およびVreset(m-2)をアサートするときに図9BにおけるIRD802によって供給されるので、IBD803が、別のIRDによってVreset(m)1105およびVreset(m+2)1110がアサートされる前に出力ノードをBIASMに設定するためのトリガとしてCaR(m-4)915を使用することもできる。
【００８８】
次に、時間1165および時間1170において、Vrow(m)1115およびVrow(m+2)1120をそれぞれ、IGDによってアサートし、行mおよび行m+2におけるディスプレイモジュール710のディスプレイユニット750のVd電極860に電圧を供給することができる。ディスプレイユニット750の行m+4についてのVrow830電圧を供給するIGDは、行m+4についてVrow830がアサートされたときにCaG(m+4)をアサートすることもできる。CaG(m+4)も、Vbias(m)920およびVbias(m+2)925をBIASMからBIASHまたはBIASLのいずれかに遷移させるためのトリガとして、IBD803への入力として供給される。たとえば、図11における時間1175において、Vrow(m+2)1120がアサートされた後に、CaG(m+4)930がアサートされ、Vbias(m)920およびVbias(m+2)925をトリガしてBIASMからBIASHに切り替える。いくつかの実装形態では、Vbias(m)920およびVbias(m+2)925がBIASMからBIASLに切り替わってもよい。ディスプレイユニット750が特定の極性(すなわち、その電極間の電界が特定の方向を向く)になって電荷蓄積の影響を低減させるように、Vbias(m)920およびVbias(m+2)925においてBIASHまたはBIASLのいずれかが供給されてもよい。
【００８９】
その結果、CaR(m-4)915がアサートされたことに基づいて時間1150に(すなわち、Vreset(m)1105がアサートされる前に)Vbias(m)920およびVbias(m+2)925をBIASMに遷移させ、CaG(m+4)930がアサートされたことに基づいて(すなわち、Vrow(m+2)1120がアサートされた後に)Vbias(m)920およびVbias(m+2)925を遷移させることによって、行mおよび行m+2をリセットし、対応するVd電極860に電圧を供給することが可能になる場合があり、それによって、IBD803がVbias(m)920とVbias(m+2)925の両方に同時にまたはほぼ同時に同じ回路を与えることができ、TFTの数が少なくなる。すなわち、(Vreset(m)1105およびVreset(m+2)1110をアサートすることによって)Vbias(m)920およびVbias(m+2)925を、そのいずれか1つがリセットされる前にBIASMの電圧に遷移させ、(Vrow(m)1115およびVrow(m+2)1120をアサートすることによって)Vbias(m)920およびVbias(m+2)925を、行mおよび行m+2が行信号を受信した後にBIASMからBIASHまたはBIASLに遷移させることによって、IBDがVbias(m+2)925とVbias(m)920を一緒に供給することが可能になる。
【００９０】
図12は、集積バイアスドライバ回路の動作のための方法を示す流れ図である。方法1200では、ブロック1205において、集積バイアスドライバ回路がバイアス信号を第1の電圧に遷移させるためのトリガ信号を受信することができる。たとえば、前に説明したように、図9BにおけるIBD803は、前の行についてのリセット信号をアサートしたときにIRD802からCaR(m-4)915を受信することができる。その結果、IBD803は、Vbias(m)920とVbias(m+2)925の両方をBIASMに駆動する場合がある。ブロック1210において、集積バイアスドライバ回路は、バイアス信号を第1の電圧から第2の電圧に遷移させるための第2のトリガ信号を受信することができる。たとえば、前に説明したように、図9BにおけるIBD803は、行mの後続の行(すなわち、行m+4)についてVrow(m+4)935をアサートしたときにIGD801からCaG(m+4)930を受信することができる。この方法は、ブロック1215において行われる。
【００９１】
図9BにおけるIGDおよびIRDを実装するために使用されるTFTの数を減らすこともできる。いくつかの実装形態では、複数のIRDがシフトレジスタと同様の機能を実現してもよく、単一のビットがシフトレジスタ内をシフトされるのと同様に、IRDの各出力が1つずつ行ごとに個別にアサートされ(別の出力をアサートすべきときにアサート解除され)る。同様にまた、複数のIGDが同様の機能を実現してもよい。
【００９２】
図13は、IMODに信号を供給する集積ゲートドライバ回路を示すシステムブロック図の一例である。図13では、IGD801a〜801cの各々が、単一の行ではなくディスプレイモジュール710の2つの行について図8におけるVrow830を供給する。たとえば、図13では、IGD801a(図9BではIGD801として示されている)が、開始信号1315を(たとえば、後述のようにドライバコントローラ29から)受信し、最初にVrow(m-4)1335をアサートし、2番目にVrow(m-2)1330をアサートしてもよい。さらに、Vrow(m-4)1335がアサートされたとき(またはその後)に、IGD801aは、Vrow(m-4)1335がアサートされIGD801bならびにIBD(たとえば、図9BにおけるIBD803)に供給されたことを示す桁上げ信号としてCaG(m-4)1310をアサートしてもよい。IGD801bは、Vrow(m-2)1330がIGD801aによってアサートされた後にVrow(m)1320をアサートしてもよい。IGD801bはまた、Vrow(m)1320をアサートした後にVrow(m+2)1325をアサートしてもよい。さらに、IGD801bは、Vrow(m)1320がアサートされたとき(またはその後)にCaG(m)1305をアサートしてもよい。IGD801c(図9BではIGD801としても示されている)は、行m+4および行m+6について同様の機能を実現してVrow(m+4)935、Vrow(m+6)940、およびCaG(m+4)930を供給してもよい。また複数のIRDが、図13におけるIGD801a〜801cと同様に使用されてもよく、行について図8におけるVreset895を同様の桁上げ信号とともに供給してもよい。また、他のIGDが行についての信号を供給してもよい。
【００９３】
図14は、集積ゲートドライバ回路の一例の回路図である。詳細には、図14は、それぞれ3つの出力バッファ1485a、1485b、および1485cからVrow(m)1320、Vrow(m+2)1325、およびCaG(m)1305を供給する図13におけるIGD801bを示す。ただし、この回路は、IGD801a、IGD801c、またはIRD(たとえば、図9BにおけるIRD802)を実装するのに使用されてもよい。出力バッファ1485a〜1485cの各々は2つのクロック信号を入力として受信する。たとえば、出力バッファ1485aは、CK1 1465およびCKL1 1470を受信し、出力バッファ1485bは、CK2 1475およびCKL1 1470を受信し、出力バッファ1485cは、CKL0 1480およびCKL1 1470を受信する。図14において、充電ノードQ1450およびノードQB1455上の電圧が、共有すべきラッチ(すなわち、共有ラッチ段)を実装するトランジスタN1〜N6によって供給され、出力バッファ1485a〜1485c(すなわち、出力バッファ段)に供給されるクロック信号に基づくとともに、出力バッファ1485a〜1485cがどのように充電ノードQ1450に結合されるかに基づいて、Vrow(m)1320、Vrow(m+2)1325、およびCaG(m+2)1305を順次供給するために出力バッファ1485a〜1485cによって使用される。
【００９４】
図14の回路図は、2015年3月9日に出願された、DRIVER CIRCUIT WITH REDUCED LEAKAGEという名称を有する、Kimらの米国特許出願第14/642,248号に記載された、充電ノードQ1450からの漏れを低減させるフィードバックトランジスタFB1およびFB2も含み、この出願は、その全体が参照によりすべての目的のために本明細書に組み込まれる。
【００９５】
図14では、BIASM1060は0Vであってもよく、VGLL1486およびVGLLp1435は-16Vであってもよく、VGL1050は-12Vであってもよく、VGHは16V電圧源であってもよい。
【００９６】
図15A〜図15Cは、集積ゲートドライバ回路の出力バッファの例の回路図である。図15A〜図15Cにおける出力バッファはまた、IRDに出力バッファを実装するのに使用することもできる。図15Aは、図14における出力バッファ1485aを示す。図15Aにおいて、CK1 1465がトランジスタT1のゲート(または制御)端子に結合され、CKL1 1470がトランジスタT2のゲート端子に結合される。CK1 1465はトランジスタT3の端子にも結合される。(図14の共有ラッチによって構成される)充電ノードQ1450が両方のトランジスタT1およびT2の端子に結合される。トランジスタT1およびT2の他の端子はどちらも、出力バッファ充電ノードQbuffer1515aを画定するようにトランジスタT3のゲートに結合される。出力バッファ1485aのトランジスタT3およびT4は、出力バッファ出力ノード1510aにおいてVrow(m)1320を供給するように結合される。共有ラッチによって構成されるQBノード1455は、トランジスタT4のゲート端子に結合される。さらに、コンデンサ1505が出力バッファ充電ノードQbuffer1515aおよび出力バッファノード1510aに結合される。
【００９７】
図15Bおよび図15Cは、それぞれ出力バッファ1485bおよび1485cを示し、それぞれに異なるクロック信号を有する構成要素の同様の構成を含む。たとえば、図15Bでは、CK2 1475が出力バッファ1485bのトランジスタU1およびU3に結合される。図15Cでは、CKL0 1480が出力バッファ1485cのトランジスタV1およびV3に結合される。出力バッファ1485a〜1485cの各々のそれぞれのトランジスタに供給されるクロックを選択することによって、各出力バッファが、共有ラッチの充電ノードQ1450が第1の段階または動作においてハイに駆動されたときに対応する出力バッファ充電ノードQbuffer1515a〜1515cを充電ノードQ1450に電気的に結合して、出力バッファ充電ノードQbuffer1515a〜1515cもハイに駆動することが可能になるが、充電ノードQ1450が第2の段階または動作においてハイに駆動された後に浮動すると、出力バッファ1485a〜1485cの各出力を1つずつアサートしてVrow(m)1320、Vrow(m+2)1325、およびCaG(m+2)1305についての一連のアサートを行うことが可能になる。出力の各々は、第2の段階または動作を構成する別個の期間において個々にアサートすることができる(一方、他の出力はアサート解除される)。
【００９８】
より詳細には、図16は、集積ゲートドライバ回路の動作のためのタイミング図の一例である。図16では、時間1605において、CaG(m-4)1310がハイであり、CKL1 1470がハイであり、それによって、CKL1 1470が、ハイであり、図14におけるトランジスタN1およびN2のゲートに結合されるのでトランジスタN1およびN2がオンにされ、したがって、第1の段階として、CaG(m-4)1310が充電ノードQ1450に印加される(すなわち、トランジスタN7が充電ノードQ1450をCaG(m-4)1310の電圧に駆動する)。したがって、時間1605において充電ノードQ1450がハイになる。充電ノードQ1450がハイになると、トランジスタN6がオンになり、QBノード1455をVGLLp1435にプルするので、QBノード1455はローになる。
【００９９】
さらに、時間1605においてCKL1 1470がハイになるので、出力バッファ1485a〜1485cにおけるトランジスタT2、U2、およびV2がオンになり、出力バッファ充電ノードQbuffer1515a〜1515cに充電ノードQ1450の電圧が充電され、したがって、出力バッファ充電ノードQbuffer1515a〜1515cも充電ノードQ1450によってハイになる。その結果、充電ノードQ1450および出力バッファ充電ノードQbuffer1515a〜1515cはすべて、前のドライバ回路の桁上げ信号(図16におけるCaG(m-4)1310)がアサートされることに基づいて充電される。CK1 1465、CK2 1475、およびCKL0 1480がすべて時間1605においてローであるので、図15Aにおける出力バッファ1485aのトランジスタT1、図15Bにおける出力バッファ1485bのトランジスタU1、および図15Cにおける出力バッファ1485cのトランジスタV1はすべてオフにされる(すなわち、非導電性になる)。
【０１００】
さらに、前に説明したように、出力バッファ充電ノードQbuffer1515a〜1515cがすべてハイであるので、出力バッファ1485a〜1485cにおけるトランジスタT3、U3、およびV3もオンになる。その結果、CK1 1465、CK2 1475、およびCKL0 1480上の電圧が出力バッファ出力ノード1510a〜1510c上に供給され、時間1605においてCK1 1465、CK2 1475、およびCKL0 1480がすべてローであるので、Vrow(m)1320、Vrow(m+2)1325、およびCaG(m+2)1305はすべてローになる。前に説明したように、共有ラッチのノードQB1455がローであるので、出力バッファ1485a〜1485cのトランジスタT4、U4、およびV4は、時間1605においてオフにされる。
【０１０１】
次に、時間1610において、CKL1 1470がローになり、図14における共有ラッチの両方のトランジスタN1およびN2がオフになる。その結果、トランジスタN2は、充電ノードQ1450の状態を特徴付ける第2の段階ではもはや充電ノードQ1450を駆動していない。QBノード1455もローであるので、トランジスタN3およびN4も、オフであり、充電ノードQB1450を、たとえばVGLL1486にプルダウンすることによって駆動することもない。したがって、充電ノードQ1450はもはや駆動されず、したがって浮動している(すなわち、ハイにプルされることもローにプルされることもない)。さらに、時間1610においてCKL1 1470がローであるので、出力バッファ1485a〜1485cのトランジスタT2、U2、およびV2もオフにされる。
【０１０２】
時間1610において、CK2 1475およびCKL0 1480もローである。したがって、図15Bにおける出力バッファ1485b内のトランジスタU1および図15Cにおける出力バッファ1485c内のトランジスタV1もオフにされる。しかし、同じく時間1610において、CK1 1465がハイになり、トランジスタT1がオンになる。その結果、図15Aにおける出力バッファ1485aのトランジスタT1によって出力バッファ充電ノードQbuffer1515aが駆動され、トランジスタT3が、オンになり、CK1 1465に対応する電圧を出力バッファ出力ノード1510aに供給する(すなわち、Vrow(m)1320)ことが可能になる。CK1 1465がハイであるので、出力バッファ出力ノード1510aにおける電圧はハイになり、Vrow(m)1320がアサートされる。さらに、出力バッファ充電ノードQbuffer1515aは、「ブートストラップする」場合があり、またはトランジスタT3およびCK1 1465のクロック信号を通して容量結合を受けやすくなることがあるのでブースティング電圧を受ける場合がある。出力バッファ充電ノードQbuffer1515aがブートストラップすると、その電圧をCK1 1465の電圧よりも高くすることができ、それによってトランジスタT3が高速にオンになってVrow(m)1320をアサートする。すなわち、トランジスタT3は、そのゲートにブースティング電圧が印加された場合に、出力バッファ充電ノードQbuffer1515aがブートストラッピングを受けなかった場合よりも高速にオンになる場合がある。したがって、出力バッファ充電ノードQbuffer1515aにおける電圧は、すでに時間1605において設定されたレベルを超えて昇圧する場合がある。しかし、トランジスタU1、U2、V1、およびV2が時間1610においてオフにされるので出力バッファ充電ノードQbuffer1515aは出力バッファ充電ノードQbuffer1515bおよび1515cから電気的に分離され、したがって、ブートストラッピングが出力バッファ充電ノードに影響することはない。したがって、出力バッファ出力ノード1510bおよび1510cは低電圧である場合があり、したがって、Vrow(m+2)1325およびCaG(m)1305はローにな
る(すなわち、アサート解除される)。
【０１０３】
次に、時間1615において、CK1 1465がローになり、CKL0 1480がハイになる。その結果、図15Aにおける出力バッファ1485aのトランジスタT1がオフになり、出力バッファ充電ノードQbuffer1515aが電気的に分離または切断され、それによって、出力バッファ充電ノードQbuffer1515aは、共有ラッチによって構成される充電ノードQ1450から分離される。しかし、CKL0 1480がハイであるので、図15Cにおける出力バッファ1485cのトランジスタV1がオンになり、トランジスタV3がオンになり、CKL0 1480がハイに切り替わるので出力バッファ充電ノードQbuffer1515bがブートストラップされる場合があり、トランジスタV3が出力バッファ出力ノード1510cを高電圧に駆動し、それによってCaG(m)1305がアサートされ、一方、Vrow(m)1320は、概してローであるCK1 1465に従うので、ローになる。さらに、Vrow(m+2)1325はローのままである。時間1620において、同様のプロセスが、出力バッファ1485bを除いて再び繰り返される場合がある。したがって、第2の段階が生じると(すなわち、充電ノードQ1450が浮動しているとき)、出力バッファ1485a〜1485cの出力がアサートされる連続「期間」が生じ、1つの出力バッファがアサートされ、一方、他の2つの出力バッファがアサート解除される。
【０１０４】
いくつかの実装形態では、Vrow(m)1320のアサートとVrow(m+2)1325のアサートとの間の時間においてCaG(m)1305をアサートすると、出力バッファ1485a〜1485cの出力をアサートするのに使用されるクロック信号の数を減らすことができる。
【０１０５】
次に、時間1625において、CKL1 1470がハイになり、それによって、図14におけるトランジスタN1およびN2がオンになり、ローであるCaG(m-4)1310が充電ノードQ1450に印加される。したがって、充電ノードQ1450が放電されローになる。これによって、(前に説明したように、QBノード1455がVGLLp1435にプルダウンされるように時間1605においてオンにされた)トランジスタN6がオフになる。その結果、図14におけるトランジスタN5がQBノード1455にバイアスを加えてBIASM1060の電圧にし、それによって、図15A〜図15Cにおける出力バッファ1485a〜1485cのトランジスタT4、U4、およびV4がオンになり、したがって、Vrow(m)1320およびVrow(m+2)1325が低電圧のVGL1050にプルされ、CaG(m+2)1305が低電圧のVGLL1486にプルされ、これらの信号を、アサートされた後、次にCaG(m-4)1310とCKL1 1470の両方が再び同時にアサートされるまでアサート解除された状態に維持することができる。
【０１０６】
出力バッファ1485a〜1485cは、ブートストラッピングに有利である場合があるコンデンサ1505a〜1505cを含む。しかし、いくつかの実装形態では、コンデンサ1505a〜1505cが削除されてもよい。いくつかの実装形態では、いくつかの出力バッファはコンデンサを含んでもよいが、他の出力バッファはコンデンサを含まなくてもよい。たとえば、出力バッファ1485aは、コンデンサ1505aを含んでもよいが、出力バッファ1485bおよび1485cはそれぞれ、コンデンサ1505bおよび1505cを含まなくてもよい。
【０１０７】
共有ラッチを複数の出力バッファ1485a〜1485cとともに使用すると、TFTの数を、たとえば20%減らすことができる。
【０１０８】
図17は、集積ゲートドライバ回路の動作のための方法を示す流れ図である。方法1700では、ブロック1705において、充電ノードを駆動することができる。たとえば、CaG(m-4)およびCKL1470がハイであるときに充電ノードQ1450を充電または駆動することができる。ブロック1710において、出力バッファ充電ノードを駆動することができる。たとえば、トランジスタT2、U2、およびV2は、対応する出力バッファ充電ノードQbuffer1515a〜1515cを充電するように充電ノードQ1450が駆動されたときにオンにすることができる。ブロック1715において、充電ノードを浮動させることができる。たとえば、充電ノードQ1450は、CKL1 1470がローであるときに浮動することができる。ブロック1720において、第1の出力バッファ充電ノードを駆動することができ、一方、他の出力バッファ充電ノードは浮動することができる。たとえば、出力バッファ1485aの出力がアサートされ、一方、出力バッファ1485bおよび1485cの出力がアサート解除されるように、出力バッファ1485aのトランジスタT1をオンにすることができ、出力バッファ1485bおよび1485cのトランジスタU1およびV1をオフにすることができる。この方法は、ブロック1725において行われる。
【０１０９】
図18Aおよび図18Bは、複数のIMODディスプレイ素子を含むディスプレイデバイス40を示すシステムブロック図である。ディスプレイデバイス40は、たとえば、スマートフォン、セルラー式電話機または携帯電話機とすることができる。しかし、ディスプレイデバイス40の同じ構成要素またはそのわずかな変形形態も、テレビ、コンピュータ、タブレット、電子書籍リーダー、ハンドヘルドデバイスおよび携帯型メディアデバイスなどの種々のタイプのディスプレイデバイスを例示するものである。
【０１１０】
ディスプレイデバイス40は、筐体41と、ディスプレイ30と、アンテナ43と、スピーカ45と、入力デバイス48と、マイクロホン46とを含む。筐体41は、射出成形および真空成形を含むさまざまな製造プロセスのいずれかから形成されうる。さらに、筐体41は、プラスチック、金属、ガラス、ゴム、およびセラミック、またはこれらの組合せを含むがこれらに限定されないさまざまな材料のいずれかから作製されうる。筐体41は、異なる色をしたまたは異なるロゴ、画像、もしくは記号を含む他の着脱可能な一部分と交換されうる着脱可能な部分(図示せず)を含むことができる。
【０１１１】
ディスプレイ30は、本明細書において説明する、双安定ディスプレイまたはアナログディスプレイを含む、さまざまなディスプレイのいずれかであってよい。ディスプレイ30はまた、プラズマ、EL、OLED、STN LCD、もしくはTFT LCDなどのフラットパネルディスプレイ、またはCRTもしくは他の管デバイスなどの非フラットパネルディスプレイを含むように構成されうる。さらに、ディスプレイ30は、本明細書において説明するように、IMODベースのディスプレイを含むことができる。
【０１１２】
ディスプレイデバイス40の構成要素は、図18Aに概略的に示されている。ディスプレイデバイス40は、筐体41を含み、その中に少なくとも部分的に納められた追加の構成要素を含むことができる。たとえば、ディスプレイデバイス40は、トランシーバ47に結合されうるアンテナ43を含むネットワークインタフェース27を含む。ネットワークインタフェース27は、ディスプレイデバイス40上で表示可能な画像データの供給源であってよい。したがって、ネットワークインタフェース27は画像ソースモジュールの一例であるが、プロセッサ21および入力デバイス48も画像ソースモジュールとして機能することができる。トランシーバ47はプロセッサ21に接続され、プロセッサ21は調整用ハードウェア52に接続される。調整用ハードウェア52は、信号を調整する(フィルタまたは他の方法で信号を操作するなど)ように構成されうる。調整用ハードウェア52は、スピーカ45およびマイクロホン46に接続可能である。プロセッサ21は、入力デバイス48およびドライバコントローラ29にも接続可能である。ドライバコントローラ29は、フレームバッファ28および配列ドライバ22に結合可能であり、配列ドライバ22はディスプレイ配列30に結合可能である。図18Aに具体的に示されていない要素を含む、ディスプレイデバイス40内の1つまたは複数の要素は、メモリデバイスとして機能するように構成され、また、プロセッサ21と通信するように構成されることが可能である。いくつかの実装形態では、電源50は、特定のディスプレイデバイス40の設計において必要とされる実質的にすべての構成要素に電力を供給することができる。
【０１１３】
ネットワークインタフェース27は、アンテナ43とトランシーバ47とを含み、その結果、ディスプレイデバイス40は、ネットワークを介して1つまたは複数のデバイスと通信することができる。ネットワークインタフェース27は、たとえばプロセッサ21のデータ処理要件を軽減するためにいくつかの処理能力も有することができる。アンテナ43は、信号を送信および受信することができる。いくつかの実装形態では、アンテナ43は、IEEE 16.11(a)、(b)、もしくは(g)を含むIEEE 16.11規格またはIEEE 802.11a、b、g、nおよびそのさらなる実装形態を含むIEEE 802.11規格に従ってRF信号を送信および受信する。いくつかの他の実装形態では、アンテナ43は、Bluetooth(登録商標)規格に従ってRF信号を送信および受信する。セルラー式電話の場合、アンテナ43は、符号分割多元接続(CDMA)、周波数分割多元接続(FDMA)、時分割多元接続(TDMA)、Global System for Mobile communications(GSM(登録商標))、GSM/General Packet Radio Service(GPRS)、Enhanced Data GSM Environment(EDGE)、Terrestrial Trunked Radio(TETRA)、広帯域CDMA(W-CDMA)、Evolution Data Optimized(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、High Speed Packet Access(HSPA)、High Speed Downlink Packet Access(HSDPA)、High Speed Uplink Packet Access(HSUPA)、Evolved High Speed Packet Access(HSPA+)、Long Term Evolution(LTE)、AMPS、または3G技術、4G技術、もしくは5G技術を利用するシステムなどのワイヤレスネットワーク内で通信するために使用される他の知られている信号を受信するように設計されうる。トランシーバ47は、アンテナ43から受信された信号を、これらがプロセッサ21によって受信され、さらに操作可能であるように前処理することができる。トランシーバ47はまた、プロセッサ21から受信された信号を、これらがアンテナ43を介してディスプレイデバイス40から送信可能であるように処理することができる。
【０１１４】
いくつかの実装形態では、トランシーバ47は、受信機と置き換えられてもよい。さらに、いくつかの実装形態では、ネットワークインタフェース27は、プロセッサ21に送られるべき画像データを保存または生成できる画像ソースと置き換えられてもよい。プロセッサ21は、ディスプレイデバイス40の全体的な動作を制御することができる。プロセッサ21は、ネットワークインタフェース27または画像ソースから圧縮画像データなどのデータを受信し、そのデータを処理して未加工の画像データを、または未加工の画像データに容易に処理されうるフォーマットを生成する。プロセッサ21は、この処理されたデータをドライバコントローラ29に、または保存するためにフレームバッファ28に送信することができる。未加工のデータとは、典型的には、画像内の各場所における画像特性を識別する情報を指す。たとえば、このような画像特性は、色、彩度、およびグレースケールレベルを含むことができる。
【０１１５】
プロセッサ21は、ディスプレイデバイス40の動作を制御するためにマイクロコントローラ、CPU、または論理演算装置を含むことができる。調整用ハードウェア52は、信号をスピーカ45に送信するための、および信号をマイクロホン46から受信するための、増幅器とフィルタとを含んでもよい。調整用ハードウェア52は、ディスプレイデバイス40内の個別構成要素品であっても、あるいはプロセッサ21または他の構成要素内に組み込まれてもよい。
【０１１６】
ドライバコントローラ29は、プロセッサ21によって生成された未加工の画像データを、プロセッサ21から直接またはフレームバッファ28から取得でき、配列ドライバ22への高速送信のために未加工の画像データを適切に再フォーマットすることができる。いくつかの実装形態では、ドライバコントローラ29は、ディスプレイ配列30全体にわたって走査に適した時間順序を有するように、未加工の画像データをラスターのようなフォーマットを有するデータフローに再フォーマットすることができる。次に、ドライバコントローラ29は、フォーマットした情報を配列ドライバ22に送る。LCDコントローラなどのドライバコントローラ29は、独立した集積回路(IC)としてシステムプロセッサ21を関連付けられることが多いが、このようなコントローラは多数の方法で実施されうる。たとえば、コントローラは、ハードウェアとしてプロセッサ21に組み込まれても、ソフトウェアとしてプロセッサ21に組み込まれても、またはハードウェア内で配列ドライバ22と完全に一体化されてもよい。
【０１１７】
配列ドライバ22は、フォーマットされた情報をドライバコントローラ29から受信でき、ディスプレイのディスプレイ素子のx-y行列から来る、数百、場合によっては数千(またはそれ以上)のリード線に毎秒多数回印加される並列な1組の波形にビデオデータを再フォーマットすることができる。
【０１１８】
いくつかの実装形態では、ドライバコントローラ29、配列ドライバ22、およびディスプレイ配列30は、本明細書において説明するディスプレイのタイプのいずれかに適している。たとえば、ドライバコントローラ29は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ(IMODディスプレイ素子コントローラなど)とすることができる。さらに、配列ドライバ22は、従来のドライバまたは双安定ディスプレイドライバ(IMODディスプレイ素子ドライバなど)とすることができる。さらに、ディスプレイ配列30は、従来のディスプレイ配列または双安定ディスプレイ配列(IMODディスプレイ素子の配列を含むディスプレイなど)とすることができる。いくつかの実装形態では、ドライバコントローラ29は、配列ドライバ22と一体化されうる。このような実装形態は、高集積システム、たとえば、携帯電話、携帯型電子デバイス、腕時計、または小面積ディスプレイで有用でありうる。
【０１１９】
いくつかの実装形態では、入力デバイス48は、たとえばユーザがディスプレイデバイス40の動作を制御できるように構成されうる。入力デバイス48は、QWERTYキーボードまたは電話機のキーパッドなどのキーパッド、ボタン、スイッチ、ロッカー(rocker)、タッチセンシティブスクリーン、ディスプレイ配列30と一体化されたタッチセンシティブスクリーン、または感圧膜もしくは感熱膜を含むことができる。マイクロホン46は、ディスプレイデバイス40のための入力デバイスとして構成されうる。いくつかの実装形態では、マイクロホン46を介した音声コマンドは、ディスプレイデバイス40の動作を制御するために使用されうる。
【０１２０】
電源50は、さまざまなエネルギー貯蔵デバイスを含むことができる。たとえば、電源50は、ニッケルカドミウム電池またはリチウムイオン電池などの充電式電池とすることができる。充電式電池を使用する実装形態では、充電式電池は、たとえばコンセントまたは光電式デバイスもしくは配列によってもたらされる電力を使用して充電可能であってよい。あるいは、充電式電池は、ワイヤレス充電可能である。電源50はまた、再生可能なエネルギー源、コンデンサ、またはプラスチック太陽電池もしくは太陽電池塗料を含む太陽電池を含むことができる。電源50はまた、壁コンセント電力を受信するように構成されうる。
【０１２１】
いくつかの実装形態では、制御プログラマビリティ(control programmability)は、電子ディスプレイシステム内のいくつかの場所に設置可能なドライバコントローラ29内に備わっている。いくつかの他の実装形態では、制御プログラマビリティは配列ドライバ22内に備わっている。上述した最適化は、任意の数のハードウェア構成要素および/またはソフトウェア構成要素において、ならびに種々の構成で実施されうる。
【０１２２】
本明細書で使用される場合、項目のリスト「のうち少なくとも1つ」を参照するフレーズは、単一のメンバを含むこれらの項目の任意の組合せを指す。一例として、「a、b、またはcのうち少なくとも1つ」は、a、b、c、a-b、a-c、b-c、およびa-b-cを包含することを意図するものである。
【０１２３】
本明細書で開示される実装形態に関連して説明した種々の例示的なロジック、論理ブロック、モジュール、回路、およびアルゴリズムのステップは、電子ハードウェア、コンピュータソフトウェア、またはこの両者の組合せとして実施可能である。ハードウェアおよびソフトウェアの互換性について、機能に関して概略的に説明し、上述の種々の例示的な構成要素、ブロック、モジュール、回路、およびステップとして示してきた。このような機能がハードウェアで実施されるかソフトウェアで実施されるかは、特定の適用例および全体的なシステムに課せられた設計の制約によって決まる。
【０１２４】
本明細書で開示される態様に関連して説明した種々の例示的なロジック、論理ブロック、モジュール、および回路を実施するために使用されるハードウェアおよびデータ処理装置は、本明細書において説明する機能を実行するように設計された、シングルチップまたはマルチチップの汎用プロセッサ、デジタルシグナルプロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラム可能な論理デバイス、ディスクリートゲートもしくはトランジスタロジック、個別のハードウェア構成要素、またはこれらの任意の組合せによって実施または実行されうる。汎用プロセッサは、マイクロプロセッサであってもよいし、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。プロセッサは、DSPとマイクロプロセッサの組合せ、複数のマイクロプロセッサの組合せ、DSPコアと連動する1つまたは複数のマイクロプロセッサの組合せなどのコンピューティングデバイスの組合せ、または他の任意のこのような構成としても実施されうる。いくつかの実装形態では、特定のステップおよび方法は、所与の機能に固有の回路によって実行されうる。
【０１２５】
1つまたは複数の態様では、説明した機能は、本明細書に開示されている構造およびそれらの構造的な等価物を含む、ハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、またはそれらの任意の組合せにおいて実施されうる。本明細書において説明する主題の実装形態はまた、データ処理装置によって処理されるための、またはデータ処理装置の動作を制御するために、コンピュータ記憶媒体上で符号化された1つまたは複数のコンピュータプログラムすなわちコンピュータプログラム命令の1つまたは複数のモジュールとして実施されうる。
【０１２６】
機能は、ソフトウェアで実装される場合、1つもしくは複数の命令またはコードとしてコンピュータ可読媒体上に記憶され、またはコンピュータ可読媒体を介して送信されうる。本明細書で開示した方法またはアルゴリズムのステップは、コンピュータ可読媒体上に存在しうるプロセッサ実行可能ソフトウェアモジュール内で実施されうる。コンピュータ可読媒体は、ある場所から別の場所にコンピュータプログラムを転送することが可能になりうる任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスできる任意の利用可能な媒体でありうる。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または、命令もしくはデータ構造の形式で所望のプログラムコードを記憶するために使用されうるとともに、コンピュータによってアクセスされうる任意の他の媒体を含むことができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ぶことができる。本明細書で使用する場合、ディスク(disk)およびディスク(disc)は、コンパクトディスク(CD)、レーザーディスク（登録商標）、光ディスク、デジタル多用途ディスク(DVD)、フロッピー（登録商標）ディスク、およびブルーレイディスクを含み、ディスク(disk)は、通常、磁気的にデータを再生するが、ディスク(disc)は、レーザーで光学的にデータを再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含まれうる。加えて、方法またはアルゴリズムの動作は、コンピュータプログラム製品に組み込まれうる、機械可読媒体およびコンピュータ可読媒体上のコードおよび命令の1つまたは任意の組合せまたはセットとして存在することができる。
【０１２７】
本開示において説明する実装形態の種々の変更は、当業者には容易に明らかになり、本明細書において定義される一般的原理は、本開示の趣旨または範囲から逸脱することなく他の実装形態に適用されうる。したがって、特許請求の範囲は、本明細書において示される実装形態に限定されることを意図したものではなく、特許請求の範囲には、本明細書で開示される本開示、原理、および新規な特徴と一致する最も広い範囲が認められるべきである。さらに、「上の(upper)」および「下の(lower)」という用語が、図を説明しやすくするために使用されることがあり、適切に配向されたページ上の図の向きに対応する相対的位置を示し、たとえば、実施されるIMODディスプレイ素子の適切な向きを反映しなくてもよいことは、当業者には容易に理解されるであろう。
【０１２８】
別個の実装形態に関して本明細書において説明する特定の特徴はまた、単一の実装形態で組み合わせて実施されうる。逆に、単一の実装形態に関して説明する種々の特徴はまた、複数の実装形態でまたは任意の適切な副次的組合せ(subcombination)で別々に実施されうる。さらに、特徴が特定の組合せで作用すると上述され、さらに当初はそのようなものとして請求されうるが、請求した組合せからの1つまたは複数の特徴は場合によってはその組合せから除きうること、請求した組合せは副次的組合せまたは副次的組合せの変形を対象としうる。
【０１２９】
同様に、動作が図面では特定の順序で示されているが、望ましい結果を達成するために、このような動作が、示された特定の順序でもしくは順次に実行されること、または示された動作のすべてが実行されることを必要としないことが当業者には容易に理解されよう。さらに、図面は、さらに1つの例示的なプロセスを流れ図の形で概略的に示すことができる。しかし、示されない他の動作が、概略的に示される例示的なプロセスに組み込まれてもよい。たとえば、示された動作のいずれかの前、その後、またはその間に、1つまたは複数の追加の動作が実行可能である。特定の状況では、マルチタスク方式および並列処理が有利な場合がある。さらに、上述の実装形態における種々のシステム構成要素の分離は、すべての実装形態でこのような分離を必要とすると理解されるべきではなく、説明したプログラム構成要素およびシステムは一般に単一のソフトウェア製品に合わせて統合されるかまたは複数のソフトウェア製品にパッケージ化されることが可能なことを理解されたい。さらに、他の実装形態は、以下の特許請求の範囲に含まれる。場合によっては、特許請求の範囲に記載された作用は、異なる順序で実行でき、依然として所望の結果を達成することが可能である。
【０１３０】
本明細書で説明する回路図の例のいくつかはNMOSトランジスタを使用する。しかし、PMOSトランジスタを使用することもできる。
【０１３１】
さらに、これらの例で説明した回路は、ディスプレイ用のドライバ回路である。しかし、これらの回路を他の状況で(すなわち、ディスプレイ以外に)使用することもできる。
【符号の説明】
【０１３２】
1  線
12  IMODディスプレイ素子
13  光
14  可動反射層、可動層
15  光
16  光学スタック、光学スタック部分
18  支持支柱
19  ギャップ
20  透明基板
21  プロセッサ
22  配列ドライバ、アレイドライバ
24  行ドライバ回路
26  列ドライバ回路
27  ネットワークインタフェース
28  フレームバッファ
29  ドライバコントローラ
30  ディスプレイ配列、ディスプレイアレイまたはパネル
36  EMS配列
40  ディスプレイデバイス
41  筐体
43  アンテナ
45  スピーカ
46  マイクロホン
47  トランシーバ
48  入力デバイス
50  電源
52  調整用ハードウェア
56  プロセッサ
60  ディスプレイコントローラ
64  フレームバッファ
76  保持電圧
91  EMSパッケージ
92  背板
93  凹部
94a  背板構成要素
94b  背板構成要素
96  導電性ビア
97  機械的隔離絶縁器
98  電気接点
710  ディスプレイモジュール
720  スイッチ
750  ディスプレイユニット
801  集積ゲートドライバ(IGD)
801a  IGD
801b  IGD
801c  IGD
802  集積行ドライバ(IRD)
803  集積バイアスドライバ(IBD)
803a  IBD
803b  IBD
803c  IBD
803d  IBD
804  ドライバチップ
810  NMOSトランジスタT1
815  NMOSトランジスタT2
820  Vcolumn
830  Vrow
855  Vbias電極
860  Vd電極
865  Vcom電極
870  可動要素
875  誘電体
885  エアギャップ
890  エアギャップ
895  Vreset
896  Vbias
905  Vreset(m-4)
910  Vreset(m-2)
915  CaR(m-4)
920  Vbias(m)
925  Vbias(m+2)
930  CaG(m+4)
935  Vrow(m+4)
940  Vrow(m+6)
1050  VGL
1060  BIASM
1099  出力ノード
1105  Vreset(m)
1110  Vreset(m+2)
1115  Vrow(m)
1120  Vrow(m+2)
1150  時間
1155  時間
1160  時間
1165  時間
1170  時間
1175  時間
1305  CaG(m)、CaG(m+2)
1310  CaG(m-4)
1315  開始信号
1320  Vrow(m)
1325  Vrow(m+2)
1330  Vrow(m-2)
1335  Vrow(m-4)
1435  VGLLp
1450  充電ノードQ
1455  ノードQB
1465  CK1
1470  CKL1
1475  CK2
1480  CKL0
1485a  出力バッファ
1485b  出力バッファ
1485c  出力バッファ
1486  VGLL
1505  コンデンサ
1505a〜1505c  コンデンサ
1510a〜1510c  出力バッファ出力ノード、出力バッファノード
1515a〜1515c  出力バッファ充電ノードQbuffer
1605  時間
1610  時間
1615  時間
1620  時間
1625  時間
M1  トランジスタ
M2  トランジスタ
M7  トランジスタ
N1〜N6  トランジスタ
N7  トランジスタ
T1  トランジスタ
T2  トランジスタ
T3  トランジスタ
T4  トランジスタ
U1  トランジスタ
U2  トランジスタ
U3  トランジスタ
U4  トランジスタ
V1  トランジスタ
V2  トランジスタ
V3  トランジスタ
V4  トランジスタ
【図１】
2018529129.tif 000003
【図２】
2018529129.tif 000004
【図３】
2018529129.tif 000005
【図４】
2018529129.tif 000006
【図５Ａ】
2018529129.tif 000007
【図５Ｂ】
2018529129.tif 000008
【図６Ａ】
2018529129.tif 000009
【図６Ｂ】
2018529129.tif 000010
【図７】
2018529129.tif 000011
【図８】
2018529129.tif 000012
【図９Ａ】
2018529129.tif 000013
【図９Ｂ】
2018529129.tif 000014
【図１０】
2018529129.tif 000015
【図１１】
2018529129.tif 000016
【図１２】
2018529129.tif 000017
【図１３】
2018529129.tif 000018
【図１４】
2018529129.tif 000019
【図１５Ａ】
2018529129.tif 000020
【図１５Ｂ】
2018529129.tif 000021
【図１５Ｃ】
2018529129.tif 000022
【図１６】
2018529129.tif 000023
【図１７】
2018529129.tif 000024
【図１８Ａ】
2018529129.tif 000025
【図１８Ｂ】
2018529129.tif 000026
【国際調査報告】
2018529129.tif 000027
2018529129.tif 000028
2018529129.tif 000029
2018529129.tif 000030