(57)【要約】  ケーブルシステムおよびアセンブリは、毎秒１００ギガバイト以上の伝送速度で全二重伝送信号を送受信するべく、減少した数のツイン同軸銅ペアを一体化する。減少した数のツイン同軸銅ペアは、４つ以下のツイン同軸銅ペアを有し、そこでは各々のペアは、信号のパッシブまたはアクティブ通信のための単一のツイン同軸全二重ケーブルを形成する。
2018530187.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも毎秒１００ギガバイトの速度で反対方向に同時に信号のセットを通信するように構成された、４つ以下のツイン同軸ケーブルのセットを有する全二重ツイナックスペアのセットと、
前記全二重ツイナックスペアのセットの少なくとも一端を相互接続のセットと一体化するように構成され、前記少なくとも一端をインターフェースポートと接続するプラグアセンブリと
を備え、
前記プラグアセンブリは、
前記全二重ツイナックスペアのセットを通じて、前記インターフェースポートへまたはそこから異なる方向に信号のセットを通信するように構成されたトランシーバーコンポーネントと、
前記トランシーバーコンポーネントに動作的に接続され、全二重ツイナックスペアのセットを通じて信号のセットをデジタル信号処理するように構成されたプロセッサと
を有することを特徴とするシステム。
【請求項２】
前記プロセッサは、前記トランシーバーコンポーネントに動的に接続された表面マウントアセンブリを介して、前記全二重ツイナックスペアのセットの少なくとも一端を通じて、信号のセットの通信を容易にするようにさらに構成されており、
前記全二重ツイナックスペアのセットは、反対方向に同時に信号のセットを通信するように構成された２つの導体のツイナックスペアを有する、
ことを特徴とする請求項１に記載のシステム。
【請求項３】
前記全二重ツイナックスペアのセットは、第１デバイスから第２デバイスへ信号のセットを送信するべく、通信プロトコルで信号のセットの少なくとも一部を符号化することにより、少なくとも１００Ｇｂｐｓの速度で信号のセットを通信するように構成されている、ことを特徴とする請求項１に記載のシステム。
【請求項４】
前記プラグアセンブリは、相互接続のセットを介して、前記全二重ツイナックスペアのセットに動的に接続されており、前記全二重ツイナックスペアのセットの少なくとも一端から電力を消費するようにさらに構成され、
前記プラグアセンブリは、クワッド・スモール・フォーム・ファクタ・プラガブル・インターフェースまたはスモール・フォーム・ファクタ・プラガブル・インターフェースの少なくともひとつを含むインターフェースをさらに有する、
ことを特徴とする請求項１に記載のシステム。
【請求項５】
４つ以下の全二重ツイン同軸ケーブルを含む減少したセットのツイナックスペアを、プロセッサおよびプラグアセンブリのトランシーバーと一体化する工程と、
前記プラグアセンブリを通じて、ひとつ以上の信号を受信する工程と、
前記プロセッサによって、第１通信プロトコルでひとつ以上の信号の少なくとも一部を符号化する工程と、
少なくとも毎秒１００ギガバイトの速度で前記プロセッサから減少したセットのツイナックスペアを介して、ひとつ以上の信号を前記トランシーバーにより送信する工程と、
を備える方法。
【請求項６】
前記減少したセットのツイナックスペアを通じて、ひとつ以上の信号を送信する工程は、少なくとも毎秒１００ギガバイトの速度で、ひとつ以上の信号を通信する工程を有する、ことを特徴とする請求項５に記載の方法。
【請求項７】
減少したセットの全二重ツイナックスペアを、前記プロセッサおよび前記プラグアセンブリの前記トランシーバーと一体化する工程は、ツイナックス導体ペアを有する４つ以下のツイン同軸ケーブルを、回路ボードに接続されたマウントアセンブリを有するマイクロプロセッサパッケージアセンブリに一体化する工程を有し、
ひとつ以上の信号を受信し、ひとつ以上の信号を送信する工程は、第１デバイスと第２デバイスとの間で異なる方向に同時に全二重通信でひとつ以上の信号を通信する工程を有する、ことを特徴とする請求項５に記載の方法。
【請求項８】
第１デバイスから第２デバイスへひとつ以上の信号を送信するよう、第２通信プロトコルで、前記ひとつ以上の信号の少なくとも一部を符号化する工程と、
前記第１通信プロトコルおよび前記第２通信プロトコルから、前記ひとつ以上の信号の少なくとも一部を符号化するためのプロトコルを選択する工程と、
独立した電源、第１デバイスおよび第２デバイスから受信したひとつ以上の信号、または、前記第１デバイスまたは前記第２デバイスの電源の少なくともひとつから、前記減少したセットのツイナックスペアの少なくとも一端を通じて電力を引く工程と
をさらに備える請求項５に記載の方法。
【請求項９】
コンピュータ読み取り可能インストラクションを格納するメモリと、
前記メモリに接続され、動作を実行するべく前記コンピュータ読み取り可能インストラクションの実行を容易にする第１プロセッサと、
を備え、
前記動作は、
少なくとも毎秒１００ギガバイトの伝送速度で第１通信プロトコルにより、４つ以下のツイナックス銅ペアを有するツイン同軸銅ケーブルアセンブリを通じて、信号の第１セットを第２デバイスへ送信することと、
ツイン同軸銅ケーブルアセンブリの４つ以下の銅ツイナックスペアを通じて、第２デバイスから、信号の第２のセットを全二重伝送モードで同時に受信することを含む、ことを特徴とするデバイス。
【請求項１０】
前記送信することは、毎秒８０ギガバイトまたは毎秒１００ギガバイトの伝送速度を有する第１通信プロトコルにより、前記第１セットの信号の少なくとも一部を、第２プロセッサを通じて符号化することを含み、
前記第２プロセッサは、銅相互接続を有するパッケージマウントアセンブリ上で４つ以下のツイナックス銅ペアを前記第２プロセッサに一体化するように構成されたプラグアセンブリ内部に一体化され、前記プラグアセンブリ内および前記パッケージマウントアセンブリに接続された独立電源、信号の第１セットまたは信号の第２セット、または、前記プラグアセンブリを有するツイン同軸銅ケーブルアセンブリの外部の電源の少なくともひとつから電力を引く、ことを特徴とする請求項９に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して、全二重伝送に関する。
【背景技術】
【０００２】
ケーブルは、デバイスを接続してネットワークを形成するための物理的な媒体としてしばしば使用される。例えば、信号は、ケーブルの物理的なレイヤーを通じて送信可能であり、そこでは、伝送を強化するために信号符号化が使用可能である。ケーブルは、コントローラとスレーブデバイスとの間に送られるメッセージ用のデータリンクレイヤーを含む。メッセージは、ビット同期用のノーマルビットのセットを有し、例えば、フレーム同期パターンが続く。例えば、フレーム同期パターンに、データビットフレームが続き、そこでは、各フレームがスタートビット、ビットデータフィールド、パリティビットおよび／またはゼロのフィルビットのセットを含む。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ストレージエリアネットワークおよび、ハイパフォーマンスコンピューティングのような低レイテンシーパフォーマンスを有する高データ速度を要求するアプリケーションに対して、選択した相互接続媒体は、非変調ベースバンド信号をサポートするべくツイン同軸（ツイナックス）ケーブルのような非常に高い帯域幅容量を有していなければならない。低パワー分散と同時に低レイテンシーを得るために、洗練された符号化技術を要求する複雑な変調スキームの替わりに、ベースバンドデジタル通信が典型的に使用される。欠点は、媒体のアナログ帯域幅である。例えば、１０Ｇｂｐｓ（ギガビット／秒）のデータ通信をサポートするために、媒体は、アナログ帯域幅のある周波数Ｈｚをサポートする。これらの帯域幅を達成するために、ケーブル設計および符号化は、この周波数範囲においてパフォーマンスパラメータをアドレスするべく洗練される。
【課題を解決するための手段】
【０００４】
それぞれの端部において一体化された減少した数のツイナックスペアを通じたツイン同軸伝送用のさまざまな実施形態がここに開示される。例示するシステムは、異なる方向に信号のセットを通信するように構成された全二重ツイナックスペアのセットを有する。プラグアセンブリは、全二重ツイナックスペアのセットの少なくとも一端を相互接続のセットと一体化し、少なくとも一端をインターフェースポートに接続するように構成されたプラグアセンブリである。プラグアセンブリは、全二重ツイナックスペアのセットを介してインターフェースへまたはそこから、異なる方向へ信号のセットを通信するように構成されたトランシーバーコンポーネントおよび、トランシーバーコンポーネントに動作的に接続されたプロセッサを有する。プロセッサは、全二重ツイナックスペアのセットを介して伝送するための信号のセットのデジタル信号処理をするように構成されている。
【０００５】
他の実施形態において、方法は、減少したセットのツイナックスペアを、プラグアセンブリのプロセッサおよびトランシーバーと一体化することを有する。ひとつ以上の信号がプラグアセンブリを介して受信可能である。ひとつ以上の信号の少なくともひとつのポートは、プロセッサにより第１通信プロトコルで符号化される。トランシーバーはプロセッサから減少したセットのツイナックスペアを介してひとつ以上の信号を送信する。
【０００６】
他の実施形態において、デバイスは、コンピュータ実行可能なインストラクションを格納するためのメモリ、および、メモリに接続され、動作を実行するためのコンピュータ実行可能なインストラクション実行を容易にする第１プロセッサを有する。動作は、４つ以下のツイナックス銅ペアから構成されるツイン同軸銅ケーブルアセンブリを通じて信号の第１のセットを、毎秒１００ギガバイト以上の通信速度で第１通信プロトコルで第２デバイスへ送信することを含む。信号の第２のセットは、ツイン同軸銅ケーブルアセンブリの４つ以下の銅ツイナックスペアを介して、第２デバイスから全二重伝動モードで同時に受信される。
【図面の簡単な説明】
【０００７】
【図１】図１は、ケーブルアセンブリシステムの実施形態を例示するブロック図である。
【図２】図２は、ケーブルアセンブリシステムの実施形態を例示するブロック図である。
【図３】図３は、ケーブルアセンブリシステムの実施形態を例示ずるブロック図である。
【図４】図４は、ケーブルアセンブリシステムの実施形態を例示ずるブロック図である。
【図５】図５は、トランシーバーシステムの実施形態を例示するブロック図である。
【図６】図６は、トランシーバーシステムの実施形態を例示するブロック図である。
【図７】図７は、ケーブルアセンブリシステム用の方法の実施形態のフローチャートである。
【図８】図８は、ケーブルアセンブリシステム用の方法の実施形態のフローチャートである。
【図９】図９は、電子コンピュータ環境の例のブロック図である。
【図１０】図１０は、データ通信ネットワークの例のブロック図である。
【発明を実施するための形態】
【０００８】
上述したトレンドまたはとりわけ欠陥を考慮して、減少した数のツイン同軸（ツイナックス）ペアを通じた全二重伝送に対して、１００Ｇｂｐｓ以上の伝送速度用のさまざまな実施形態が与えられる。例えば、ケーブルアセンブリは、各々が導体の全二重ツイナックスペア、または、導体の半二重ツイナックスペアからなるツイン同軸（ツイナックス）ケーブルのセットを含んでよい。ケーブルアセンブリは、毎秒１５０ギガバイト以上または毎秒２００ギガバイト以上の通信速度で処理または送信するような、毎秒１００ギガバイト以上の送信速度で同時に２つの方向で一つ以上の信号を通信するように構成することができる。例えば、ひとつのツイン同軸ケーブルは、ツイン同軸導体ペア、言い換えれば、２つの内部導体から構成されてよい。例えば、ケーブルアセンブリは、４つのツイナックスペアの全二重ツイン同軸導体を有する４つのツイン同軸ケーブルから構成され、その結果、各ツイン同軸ケーブルは、ワークステーションおよびデバイス間の高速通信、コンポーネントまたは処理のさらなるネットワーク化のためにデータ信号の全二重通信を可能にする、ひとつのケーブルアセンブリを形成するべく一緒に一体化されたツイン同軸ペア（導体のペア）を有する。
【０００９】
ツイン同軸ケーブルは、例えば、全二重データ伝送に従って信号を通信することができ。それは、データが、同時に単一のキャリア上で双方向に伝送可能であること、または、データが一度にひとつの方向に通信される半二重モードで伝送可能であることを意味する。例えば、全二重伝送を有する技術を備えるローカルエリアネットワーク上で、ひとつのワークステーション（例えば、デバイス）は、ツイナックスケーブルのツイナックスペアの少なくともひとつの導体を通じてケーブルアセンブリを介してデータを送ることができ、同時に他のワークステーションは同じかまたは異なるツイナックスペアを通じて、言い換えれば、ケーブルアセンブリ内に一体化されたツイナックスペアのセットを通じて、データを受信する。ここで使用する“セット”の用語は、ひとつ以上を意味する。全二重伝送は、双方向通信経路またはライン（両方向にデータを移動することができるもの）を暗示している。各ツイナックスペアは、全二重ツイン同軸（ツイナックス）ケーブルを有するか、または、構成する。例えば、ツイン同軸ケーブルは、２つのツイスト平衡導体ワイヤを有し、それは、同じかまたは異なるインピーダンス、および、２つのワイヤまたは２つの導体の周りを包囲するシールド編組を有する。単純な同軸ワイヤと異なり、ツイナックスワイヤペアは、ひとつではなく２つの内部導体を有する。
【００１０】
ひとつの実施形態において、ケーブルアセンブリは、パッシブケーブルデバイスまたはアクティブケーブルデバイスとして構成され、それは、４つ以下のツイナックスケーブルペアがひとつのケーブルアセンブリ内に一体化されているような、ケーブルアセンブリ内の減少した数のツイナックスケーブルにより、少なくとも毎秒１００ギガバイトの速度で動作することができる。通信処理は、１５０Ｇｂｐｓ以上および２００Ｇｂｐｓ以上の速度で実行されてもよい。ケーブルアセンブリは、ケーブルアセンブリ内部から電力を引かないパッシブ相互接続ケーブルアセンブリとして構成されるか、または、ツイナックスペアのひとつ以上の端部からケーブルアセンブリへ電力を引くアクティブアセンブリとして構成されてもよい。パッシブ相互接続ケーブルアセンブリは、電力を消費せずに動作し、アクティブケーブルアセンブリはケーブルアセンブリの端部で電力を引きまたは消費する。ツイナックスケーブルペアは、増加した速度で短距離および長距離の範囲のデバイス間の相互接続に対して高いパフォーマンスのオプションを提供する一対の銅ケーブル、ワイヤまたは導体を構成する。銅導体、ワイヤ等はさまざまな実施形態で議論されるが、銅以外の金属導体を有するケーブルまたはツイナックスペアも（例えば、金、銀、プラチナ等に限定しない合金）また可能である。
【００１１】
図１は、４つ以下の導体ペア、全部で８個以下の導体、４つ以下のツイナックスペア、言い換えれば４つ以下のツイナックスケーブルを介して、１００Ｇｂｐｓの全二重伝送モードで信号を伝送するためのパッシブケーブルデバイスとして構成されるケーブルアセンブリ１００のひとつの実施形態を示す。ケーブルアセンブリ１００は、減少したセットの全二重ツイナックスワイヤペア１０６に沿ったデバイスまたはデバイスコンポーネント間の全二重伝送を容易にするための相互接続およびコンポーネントを組みあわせかつ一体化する端部ハウジングとしてそれぞれ動作する、プラグアセンブリ１０２およびプラグアセンブリ１０４を有する。  
【００１２】
プラグアセンブリ１０２および１０４は、ケーブルアセンブリ１００の各々の端部に配置され、ツイナックスペア１０６を介する信号通信用のユーザデバイス（図示せず）のひとつ以上の受信ポートまたはプラグ（図示せず）を有する全二重ツイナックスワイヤペア１０６のセットのそれぞれの端部を一体化するように構成されている。各ツイナックスペアは、ケーブルアセンブリ１００内で一対の導体または単一のツイナックスケーブルを構成する。
【００１３】
プラグアセンブリ１０２および１０４はそれぞれ、信号を送受信するためのトランシーバー１０８およびトランシーバー１１０を有し、それは、それぞれトランシーバーマイクロプロセッサまたはコントローラとしてプロセッサと集積化されてよい。トランシーバー１０８および１１０は、ユーザデバイスの回路ボード上に配置され、ツイナックスケーブル端部の各々においてコネクタ１１２および１１４と動作的に接続され、トランシーバー１０８および１１０はプラグアセンブリ１０８および１１０の外部にある。トランシーバー１０８および１１０は、例えば、回路ボード（図示しない）上のトレースを有し、または、プラグアセンブリ１０２および１０４を介してツイナックスペア１０６およびトランシーバー１０８、１１０へ相互接続（例えば、銅の相互接続）を与える他の導体インターフェースまたは経路を有する。
【００１４】
ひとつの例において、トランシーバー１０８および１１０は、ケーブルアセンブリ１００を介して接続されたプロセッサデバイスおよび他のコンポーネントデバイスのような、それぞれのユーザデバイス上の受信ポート、ジャックまたはスリーブ上に配置されてよい。トランシーバー１０８、１１０は、例えば、ローカルエリアネットワーク（ＬＡＮ）、ワイドエリアネットワーク（ＷＡＮ）、メトロポリタンエリアネットワーク（ＭＡＮ）、リングネットワーク、ストレージエリアネットワーク等での実行、ならびに、さまざまな伝送媒体に対するこれらのネットワークで接続可能なデバイス間での通信に対する、さまざまなスイッチングおよびルーティングアーキテクチャーにわたるＥｔｈｅｒｎｅｔ（登録商標）、Ｓｏｎｅｔ／ＳＤＨ、Ｆｉｂｒｅ  Ｃｈａｎｎｅｌアプリケーションのようなさまざまな通信プロトコルをサポートする。代替的にまたは付加的に、トランシーバー１０８、１１０は、通信伝送を受信しかつ処理するレシーバとして、または、伝送用の通信データのみを送信しかつ処理するトランスミッタとして動作することができる。トランシーバー１０８、１１０は、通信を送信または受信するための複数のトランシーバーを含むことができる。
【００１５】
ひとつの実施形態において、トランシーバー１０８および１１０は、ケーブルアセンブリ１１０の各端部においてひとつのトランシーバーを構成し、それは、コネクタ１１２およびコネクタ１１４にそれぞれ動作的に接続されている。例えば、トランシーバー１０８からコネクタ１１２への送受信ラインにより、通信信号は、それぞれが導体のツイナックスケーブルペアを有するツイナックスケーブル１０６を介して、コネクタ１１２へ送受信可能となる。図示された受信経路１１６および送信経路１１８は、ルートトレースであるか、または、相互接続（例えば、銅の相互接続）であり、それは、同じ相互接続を通じて受信および／または送信するように動作可能である。
【００１６】
ツイナックスケーブル１０６は、例えば、１００Ｇｂｐｓ以上の伝送速度でコネクタ１１２、１１４を介した送信用に符号化され、パーティションされ、リフォーマットされる。コネクタ１１２および１１４は、互いに異なるかまたは同じであり、さらに、自動的にツイン同軸ケーブルまたはツイン同軸ペアを短絡するように機能し、異なるインピーダンス間の伝送を一体化し、または、平衡または非平衡となる信号間を変換するように機能するインターフェースを有する。コネクタ１１２および１１４は、例えば、送信または受信した信号が多くの標準規格と一致することを可能にし、電子デバイスとつながるための共通コネクタを共有するようツイナックスペアを一体化するインターフェースを有する。ひとつの例において、複数の異なる標準規格が、それぞれのコネクタ１１２または１１４内のさまざまなピンコネクションまたはトレースコネクションを有する同じケーブルおよび／または異なるツイナックスペアを通じて送信可能である。例えば、各コネクタは、異なる信号をリタイミングまたはリクロッキングするためのクロック（図示せず）を有する。コネクタ１１２および１１４は、ツイナックスペアおよび／または他のインターフェース（例えば、媒体依存インターフェース（ＭＤＩ）、ＰＭＤＡ、ＳＥＲＤＥＳ等のような）用のバランコネクタを有してよい。
【００１７】
図２は、コンピュータデバイス、モバイル処理デバイス、ディスプレイデバイス・パーソナルデジタルアシスタント等のような、ひとつ以上のデバイス（図示せず）の相互接続のための第１端部セクション２０６および第２端部セクション２２２を有するケーブルアセンブリ２００の実施形態を示す。ケーブルアセンブリ２００は、高速用のアクティブツイナックスケーブルデバイス、デバイス内の全二重伝送、または、ツイナックス導体ペアの減少したセットを有するデバイスプロセッサとして動作可能である。付加的に、ケーブルアセンブリ２００は、異なる通信プロトコルに対して、１００Ｇｂｐｓ以上の伝送速度で同時に送受信するように動作することができる。付加的または代替的に、４つ以下のツイナックスペアを有するケーブルアセンブリ２００は、ひとつ以上の異なる通信プロトコルに対して８００Ｇｂｐｓ以上の伝送速度でデータを同時に送受信することができる。
【００１８】
例えば、ケーブルアセンブリ２００は、ＱＳＦＰ（クワッド・スモール・フォームファクタ・プラガブル）、ＳＦＰ（スモール・フォームファクタ・プラガブル）、または、他の脱着可能なコネクタのようなプラグまたは受信ポートとインターフェースする相互接続２０４、２２０のセット（例えば、銅相互接続または経路）を含む各端部において、インターフェース２１０およびインターフェース２２６を有する。インターフェース２１０および２２６は、回路ボード２１６および２３０、または、表面マウントあるいはプロセッサ２０８および２２４を有するプロセッサパッケージマウント（例えば、ボールグリッドアレイ等）に動作的に接続される。インターフェース２１０および２２６は、ケーブルアセンブリ２００のプラグ部分を有し、それは、ひとつ以上の他のデバイスの間で通信するための処理デバイス、または、デバイスのプラグまたはポートに接続するためのメートとして動作する。ケーブルアセンブリ２００は、アセンブリ２００のひとつ以上の端部において電力を引きまたは消費するアクティブケーブルデバイスとして動作し、また、低ビットエラー率および高効率でひとつ以上の通信プロトコルの伝送を処理、符号化および復号化する。
【００１９】
ケーブルアセンブリ２００は、デバイスのポートまたはプラグに接続するためのメートとして動作するインターフェース２１０またはプラグ部分を含むケーブルアセンブリ２００のエンドにおいてプラグアセンブリ２０２および２１８を有する。プラグアセンブリ２０２および２１８は、回路ボード２１６または２３０、または表面マウントにそれぞれ動作的に接続されたプロセッサ２０８または２２４を有する。プロセッサ２０８または２２４は、ツイナックスペア２１４を介して１００Ｇｂｐｓ以上の速度で高速、全二重データ伝送を可能にするひとつ以上のアルゴリズムに従い、フォワード・エラー・コレクション・コード（ＦＥＣ）のようなエラーコレクションコード（ＥＣＣ）を符号化、復号化または処理するべく、トランシーバー２１２、２２８とともに動作する。
【００２０】
ひとつの実施形態において、プロセッサ２０８または２２４は、内部に配置された独立電源（図示せず）から電力を引きまたは消費するように動作する。それは、回路ボードまたはプロセッサパッケージ２１６、２３０に接続されてよい。加えて、送信される信号はケーブルを付勢するのに使用されてもよい。例えば、電力信号伝送は、電磁結合または他の遠隔電力信号などによって、伝送するためにプロセッサを付勢するのに使用される。ケーブルアセンブリに接続されたデバイスからの電源は、デバイス上に配置された外部電源のようなプロセッサ２０８、２２４を付勢するためにも利用可能である。
【００２１】
プロセッサ２０８および２２４は、ツイナックスペアに沿って全二重伝送用の信号を送受信するように動作するトランシーバーとして一体化可能である。加えて、プロセッサ２０８および２２４は、プラグアセンブリ２０２、２１８内に配置されたトランスミッタ、レシーバ、またはトランシーバー２１２、２２８に接続可能である。例えば、トランシーバー２１２または２２８は、ケーブルアセンブリ２２０の回路ボード２１６、２３０（例えば、印刷回路基板）上にマウントされた相互接続、コネクトパッド、ボールグリッドを有するルートトレースまたはプロセッサパッケージを通じて、回路ボード２１６または２３０上のプロセッサに接続可能である。
【００２２】
ケーブルアセンブリ２００は、デバイスボード上にマイクロプロセッサを有し、複数のツイン同軸ケーブル２１４へのコネクタを有する点を除き、上述したケーブルアセンブリ１００と類似する。マイクロプロセッサ２０８、２２４は、ツイナックスケーブル２１４のヘッド上で一体化可能であり、その場合、回路ボードを通じたマイクロプロセッサのヘッド上の接続は、例えば、プラグまたはインターフェース２１０、２２６および／または受信ポートである。ケール側の動作は、基板上（例えば。半導体基板）の集積マウントおよびパッケージにより引かれるか消費される電力によってケーブルアセンブリ２００を駆動するべく動作することができる。
【００２３】
他の実施形態において、ケーブルアセンブリ２００は、相互接続２０４、２２０に接続されるボードを介するサービス接続を含むメートを有する。ひとつのトランシーバーエンド（例えば、プラグアセンブリ２０２）はツイナックスケーブル２１４のツイナックペア（例えば、４つのツイナックス銅ペアまたは８個の導体）に接続され、そこで、各ペアは、ひとつの通信プロトコルを受信するべく双方向または全二重通信システムであり、同時に、他端はデバイス内の複数の異なるポートまたはジャックによって使用するために、異なる通信信号の多様性をひとつの信号に標準化するために、他の通信プロトコルへ通信プロトコルを変換する。ケーブルアセンブリ２００の他端（例えば、プラグアセンブリ２１８）において、接続しているデバイスまたは接続しているインターフェース２１０、２２６の種類に基づいて、第１の通信プロトコルへ復号および再変換するように動作可能である。プラグアセンブリ２０２、２１８は、通信用の複数の異なる標準と一致するように動作可能である。ケーブルアセンブリの一端はひとつの通信プロトコルを処理し、他端は異なる通信プロトコルを処理してもよい。あるいは、両端が、プロセッサ、プラグアセンブリがインターフェースされまたは接続されるところのデバイス、ケーブルアセンブリ２００に接続されるデバイスによって与えられる仕様、および／または、通信用のツイナックペアのひとつ以上のツイナックスケーブルペアの選択によって、選択された動作モードに依存する同じ通信プロトコルを処理してもよい。例えば、プラグアセンブリ２０２、２１８は、第１の通信プロトコル用の第１モードまたは異なる通信プロトコル用の第２モードで動作可能であり、そこでは、通信プロトコル内のひとつ以上の通信データまた信号は１００Ｇｂｐｓ以上の伝送速度でツイナックスケーブルの４つ以下のペアの８個以下の導体を通じて送信される。
【００２４】
図３は、プラグ３０２およびプラグ３０４に接続されたケーブルアセンブリ３００の実施形態を示す。それは、例えば、ＱＳＦＰ、ＳＦＰポート、ＳＦＦ（スモール・フォーム・ファクタ）ケーシング等の受信ポートである受信ポートを構成する。ケーブルアセンブリ３００は、動作用の類似のコンポーネントを有する上述したものと類似のケーブルアセンブリである。
【００２５】
ケーブルアセンブリ３００は、それぞれ、ケージおよびメートとしてプラグ３０２、３０４に相互接続２０４、２２０と一緒になって表面マウントコンポーネントとともに動作する。プラグ３０２、３０４は、ＱＳＦＰおよび／またはＳＦＰプロトコルを有し、それらはコストおよび消費電力を削減するように設計されたフォームファクタであり、信頼性を改善し、かつ、熱フットプリントを減少させる。ＳＦＰプラスは、スモール・フォームファクタ・プラガブル・プラス（ＳＦＦ−８４３１で特定された）であり、ＱＳＦＰはクワッド・スモール・ファクタ・プラガブル（ＳＦＦ−８４３６で特定された）である。オプチカルフォームファクタ用に最初に意図された、これらのインターフェースは、銅相互接続ソリューションを有する。ＳＦＰおよびＱＳＦＰフォームファクタは、より低消費電力のモジュールであり、そこでは、より低い電力（より小さい熱量）が信頼性を向上させる。
【００２６】
ボード２１６は、ケーブルアセンブリ２０２のヘッドにマウントされたチップまたはプロセッサ２０８を有し、そこでは、チップまたはプロセッサ２０８は、プラグおよびプラグアセンブリ２１０のＱＳＦＰ接続を通じて付勢される。チップは、複数のツイナックスケーブル２１４に接続されたトランシーバーチップとして動作する。ひとつの実施形態において、複数のツイナックスペア２１４が、複数の通信伝送速度を有する単一のケーブルアセンブリ２２０内で、異なる伝送速度で通信する異なるケーブルアセンブリ構成を有する。複数のツイナックスペア２１４は、第１のツイナックスペア、第２のツイナックペア、第３のツイナックスペア、および、第４のツイナックスペアを有し、そこでは、各ツイナックスペアはさまざまな伝送速度（例えば、１００Ｇｂｐｓ、４０Ｇｂｐｓおよび／または１０Ｇｂｐｓ）でそれぞれ通信可能な一対の導体を有する。
【００２７】
図４は、ひとつ以上のデバイスからの入出力データを送受信するための、高伝送速度で動作するケーブルアセンブリの例を示す。ケーブルアセンブリ４００は、上述したものと同様のコンポーネントを有し、さらに、プラグアセンブリ２０２、２１８内の回路ボードまたは表面マウントにマウントされた符号化コンポーネントおよび復号化コンポーネントを有する。
【００２８】
ケーブルアセンブリ４００は、１００Ｇｂｐｓ以上の速度で減少したセットのツイナックスペア２１４を介して第１デバイス４０２および第２デバイス４０４へ動作的に接続されている。第１デバイス４０２または第２デバイス４０４は、それぞれプロセッサ４０６、４１０、および、ひとつ以上のデータストア４０８、４１２を有する。第１デバイス４０２または第２デバイス４０４は、パーソナルコンピュータデバイス、モバイルデバイス、入力／出力デバイス、ディスプレイ、パーソナルデジタルアシスタント、または、プラグ３０２、３０４を介して通信することが可能な他の類似のデバイスのような処理デバイスを有する。
【００２９】
ツイナックスペア２１４の反対端においてプラグアセンブリ２０２、２１８の表面マウントまたは電子ボード２１６、２３０は、回路ボード２１６、２３０またはマウントアセンブリ上のプロセッサおよび／またはトランシーバーアーキテクチャーに動作的に接続されるエンコーダ４１４、４１８およびデコーダ４１６、４２０を有する。例えば、エンコーダ４１４は、ひとつのフォーマット、コードまたは通信プロトコルからの信号の少なくとも一対の情報を、通信プロトコルの選択に基づいてひとつ以上のアルゴリズムを介して他に変換するように動作する。例えば、選択は、ケーブルアセンブリ４００に接続されたデバイスのタイプに基づいて、予め定められるか動的に決定される。例えば、通信プロトコル（例えば、ユニバーサル・シリアル・バス・スタンダード、ペリフェラル・コンポーネント・インターコネクト・エキスプレス・スタンダード、ディスプレイ・ポート・スタンダード、ハイディフィニション・マルチメディア・インターフェース、Ｓ−ビデオ、ＲＣＡ等）は、デバイスのひとつ以上の信号、ひとつ以上の信号の通信プロトコル、減少したセットのツイナックスペア２１４のひとつ以上の端部に接続された第１デバイスまたは第２デバイスのデバイス通信プロトコル、および／または、ケーブルアセンブリ４００のプロセッサ（例えば、上述した２０８、２２４）によって特定された減少したセットのツイナックスペアの内のツイナックスペアの選択による、特定または判定に基づいている。
【００３０】
デコーダ４１６、４２０は、情報を、ひとつのフォーマットまたはプロトコルから最初のフォーマットまたはプロトコルへ変換するために、エンコーダの動作の逆の動作をする。例えば、デコーダ４１６、４２０は、多くのラインからのバイナリ情報を、特定の出力ラインに変換するよう動作可能である。例えば、ひとつ以上のエンコーダが、最初のデバイス４０２からのデータを、高速伝送用のひとつのフォーマットに符号化する場合、プラグアセンブリ２１８は、異なる通信プロトコルで動作している異なるデバイスである第２デバイス４０４に基づいてデータを復号化および／または再符号化するように動作する。
【００３１】
ひとつの実施形態において、ツイナックスペア２１４は、１００Ｇｂｐｓ以上の伝送速度で、ツイナックスケーブルを通じて通信するための４つ以下のペアの導体を有する。ひとつの例において、ケーブルアセンブリ４００は、複数伝送速度で動作する複数のツイナックスケーブル２１４を有する。複数のツイナックスペアは、それぞれ複数伝送速度または異なる伝送速度で動作する第１のツイナックスペアおよび第２のツイナックスペアを有する。例えば、第１のツイナックスペアは、４０Ｇｂｐｓでケーブルアセンブリ内において動作し、第２のツイナックスペアは、１０Ｇｂｐｓで動作可能である。ケーブルアセンブリは、上述したものと同様に、電力を引くか消費するアクティブアセンブリとして動作する。
【００３２】
第１のツイナックスペアおよび第２のツイナックスペアを有する複数のツイナックスペアは例えばアクティブ銅からなり、そこでは、４つのペアの両方のツイナックスペア（第１および第２）は、両方で４０Ｇｂｐｓおよび１０Ｇｂｐｓの伝速速度を有する全二重伝送ラインとして動作可能である２つのツイナックスケーブルである。したがって、ケーブルアセンブリは、４０Ｇｂｐｓおよび２つの１０Ｇｂｐｓ、および／または、ひとつの１００Ｇｂｐｓで動作するケーブルアセンブリの導体の２つのペアを含むツイナックスペアを有する。
【００３３】
図５および６は、ここに開示するケーブルアセンブリ４００用のトランシーバーアーキテクチャーの態様を示す。図５は、高伝送速度（例えば、８０Ｇｂｐｓまたは１００Ｇｂｐｓおよびそれ以上）で符号化したデータを送信するためのトランシーバーアーキテクチャーを有するプラグアセンブリ２０２を示す。図６は、高伝送速度（例えば、８０Ｇｂｐｓ、１００Ｇｂｐｓおよびそれ以上）で符号化データを受信するためのトランシーバーアーキテクチャーを有するプラグアセンブリ２０２を示す。これらは、説明のための例に過ぎず、説明するアーキテクチャーは、プラグアセンブリ２０２、２１８の両方により構成されるか、または、反対方向に通信符号化および復号化するための反対のプラグアセンブリ２１８、２０２から構成されてよい。
【００３４】
図５は、フォワード・エラー・コレクション（ＦＣＣ）エンコーダ５０２、信号処理パイプライン５０６、および、デジタル・アナログコンバータ（ＤＡＣ）５０８を含む上述したトランシーバーコンポーネント２１２と類似のコンポーネントを示す。ＦＥＣエンコーダ５０２は、受信したデータを符号化し、単一の処理パイプライン５０６に最上位ビット（ｍｓｂｓ）を伝送するように動作し、それは、信号を同時に処理するためのひとつ以上の処理コンポーネントを有する。信号処理パイプライン５０６は、例えば、ビットストリーム経路のセット（例えば、３つのコネクション）を通じて信号を受信し、チャネル（例えば、ツイナックスペア２１４）を介して伝送するための記号のセットを出力するためにデータを同化するマッパーを有する。ＤＡＣ５０８は、伝送用にデジタル信号をアナログ信号に変換する。
【００３５】
図６は、プログラム可能な利得アンプ（ＰＧＡ）６０２、アナログ・デジタルコンバータ（ＡＤＣ）６０４、イコライザーコンポーネント６０６、および、ＦＥＣデコーダ６０８を有する、上述したトランシーバーコンポーネント２２８と類似のコンポーネントを示す。ツイナックスペア２１４は、全二重伝送モードで、トランシーバーコンポーネント２２８と通信（送受信）する。信号は、８０Ｇｂｐｓ、または、１００Ｇｂｐｓおよびそれ以上の伝送速度用に、ＰＧＡ６０２により増幅され、ＡＤＣ６０４によりアナログからデジタルに変換され、イコライザー６０６によって均一化され、さらに、ＦＥＣデコーダ６０８によって復号化される。
【００３６】
図７は、減少したセットのツイナックスペアに沿って、高伝送速度で通信データを送受信するためのケーブルアセンブリ用の方法７００のフローチャートである。ステップ７０２において、方法７００は、減少したセットのツイナックスペアを、プラグアセンブリのプロセッサおよびトランシーバーと一体化する。ツイナックスペアは、ツイナックスペアを介して異なるエンドデバイス間で全二重通信を可能にするツイン同軸導体のような、４つ以下のペアに減少されたツイン同軸導体である。ケーブルアセンブリは、全二重通信モードにおいて、１００Ｇｂｐｓの伝送速度で信号を伝送するために、８０Ｇｂｐｓ以上の速度で動作可能である。工程７０４において、ひとつ以上の信号の少なくとも一部は、プロセッサによって第１の通信プログラム可能な利得アンプにより符号化される。符号化は、第１のデバイスから第２のデバイスへひとつ以上の信号を伝送するために、第２の通信プロトコルでひとつ以上の信号の少なくとも一部を符号化することを含む。方法７００は、第１の通信プロトコルおよび第２の通信プロトコルから、ひとつ以上の信号の少なくとも一部を符号化するためにいずれかのプロトコルを選択する。例えば、選択する工程は、ひとつ以上の信号の少なくともひとつの仕様、一つ以上の信号の通信プロトコル、減少したセットのツイナックスペアのひとつ以上の端部に接続された第１デバイスまたは第２デバイスのデバイス通信プロトコル、または、減少したセットのツイナックスペアの内のツイナックスペアの選択に基づいている。工程７０８において、トランシーバーは、減少したセットのツイナックスペアを介して、プロセッサから減少したセットのツイナックスペアを介してひとつ以上の信号を送信する。
【００３７】
ひとつの実施形態において、減少したセットのツイナックスペアを、プラグアセンブリのトランシーバーおよびプロセッサと一体化する工程は、一対のツイナックス導体をそれぞれ含む４つ以下のツイン同軸ケーブルを、回路ボードへのマウントアセンブリを有するマイクロプロセッサパッケージアセンブリと一体化する工程を含む。ひとつ以上の信号を受信しかつ送信する工程は、第１デバイスと第２デバイスとの間で異なる方向に同時に全二重通信モードでひとつ以上の信号を通信することを有する。
【００３８】
図８は、減少したペアのツイナックスペアを通じて、１００Ｇｂｐｓ以上の伝送速度でデータを通信するように動作可能なケーブルアセンブリ用の方法８００を示す。例えば、４つ以下のケーブルの各々は、ツイナックスペアまたはツイン同軸導体のペアを有し、それは、銅導体または他の合金の導体が、１００Ｇｂｐｓ以上の増加した速度で全二重通信モードにおいて信号を送受信するように動作可能である。
【００３９】
工程８０２において、データは、１００Ｇｂｐｓ以下の伝送速度でツイン同軸ケーブルアセンブリ内において全二重通信モードで４つ以下のツイナックスペアを形成する８個以下の導体（例えば、銅導体）を介して、第１デバイスから通信される。
【００４０】
工程８０４において、データは、８個以下の導体をプロセッサおよびトランシーバーと一体化したプラグアセンブリを介して、全二重通信モードで４つ以下のツイナックスペアを形成する８個以下の導体を一体化するプラグアセンブリを通じて第２デバイスで受信される。
【００４１】
上述したように、ここで説明する技術は、マイクロプロセッサシステム内で電力管理が所望される任意のデバイスおよび／またはネットワークに応用可能である。携帯、ポータブル、および、他の通信デバイスおよび、すべての種類のコンピュータオブジェクト、すなわち、マイクロプロセッサシステムに対して電力管理の実行が所望されるすべてのデバイスが、さまざま実施形態に関連して利用可能である。したがって、図９は一例を示し、ここに開示する事項は、ネットワーク／バス相互動作性および相互作用を有する任意のクライアントとともに実行可能である。開示した事項は、ネットワークホストサービスの環境で実行され、そこでは、非常に少ないか最小のクライアントリソースが関連している。例えば、クライアントデバイスが、設備内に配置されたオブジェクトのようなネットワーク／バスへのインターフェースとしてのみ機能するところのネットワーク環境である。
【００４２】
図９は、コンピュータシステム環境１３００の例を示し、そこでは、開示する事項のいくつかの態様が実施されるが、上記したように、コンピュータシステム環境１３００は、デバイス用の通信環境の一例である。
【００４３】
図９は、コンピュータ９１０の形式で、汎用コンピュータデバイスを含む開示した事項を実施するための例示的デバイスである。コンピュータ９１０のコンポーネントは、処理ユニット９２０、システムメモリ９３０、および、システムメモリを含むさまざまなシステムコンポーネントを処理ユニット９２０へ接続するシステムバス９２１を有してよい。システムバス９２１は、メモリバスまたはメモリコントローラ、周辺メモリ、および、さまざまなバスアーキテクチャーのいずれかを使用するローカルバスを有する任意のいくつかのタイプのバス構造であってよい。
【００４４】
コンピュータ９１０は、さまざまなコンピュータ読み取り可能媒体を有する。コンピュータ読み取り可能媒体は、コンピュータ９１０によってアクセス可能な任意の有用な媒体であってよい。システムメモリ９３０は、リードオンリーメモリ（ＲＯＭ）のような不揮発性メモリおよび／またはランダムアクセスメモリ（ＲＡＭ）のような揮発性メモリの形式のコンピュータストレージ媒体を有してよい。
【００４５】
コンピュータ９１０は、他の消去可能／消去不能、揮発性／不揮発性のコンピュータストレージ媒体を有してよい。例えば、コンピュータ９１０は、消去不能、不揮発性磁気媒体を読み書きするハードディスクドライブ、消去可能、不揮発性磁気ディスクを読み書き可能な磁気ディスクドライブ、および／または、ＣＤ−ＲＯＭまたは他の光学媒体などの消去可能、不揮発性光ディスクを読み書き可能な光ディスクドライブを有する。
【００４６】
コンピュータ９１０は、遠隔コンピュータ９７０のようなひとつ以上の他の遠隔コンピュータに、論理接続を使ってネットワークまたは分散環境内で動作可能である。この場合、それは、デバイス９１０とは異なるメディアケイパビリティを有してよい。図９に示す論理接続は、ローカルエリアネットワーク（ＬＡＮ）またはワイドエリアネットワーク（ＷＡＮ）のようなネットワーク９１７を有するが、有線または無線の他のネットワーク／バスを含んでもよい。
【００４７】
図１０は、例示的なネットワークまたは分散コンピュータ環境の略示図である。分散コンピュータ環境は、コンピュータオブジェクト１０１０、１０１２等、および、コンピュータオブジェクトまたはデバイス１０２０、１０２２、１０２４、１０２６、１０２８等を有し、それらは、アプリケーション１０３０、１０３２、１０３４、１０３６、１０３８およびデータストア１０４０によって表されるようなプログラム、方法、データストア、プログラム可能ロジック等を有してよい。各々のコンピュータオブジェクト１０１０、１０１２等、および、コンピュータオブジェクトまたはデバイス１０２０、１０２２、１０２４、１０２６、１０２８等は、ひとつ以上の他のコンピュータオブジェクト１０１０、１０１２等、および、コンピュータオブジェクトまたはデバイス１０２０、１０２２、１０２４、１０２６、１０２８等と、通信ネットワーク１０４２によって、直接的にまたは間接的に通信可能である。図１０では単一のエレメントとして示しているが、通信ネットワーク１０４２は、図１０のシステムへサービスを提供する他のコンピュータオブジェクトおよびコンピュータデバイスを有してよく、および／または、図示しない複数の相互接続ネットワークを表してもよい。
【００４８】
クライアント／サーバーアーキテクチャーにおいて、通常クライアントは、例えば、サーバーである他のコンピュータによって与えられる共有ネットワークリソースにアクセスするコンピュータである。図１０において、例として、コンピュータオブジェクトまたはデバイス１０１０、１０１２等はサーバーであり、コンピュータオブジェクトまたはデバイス１０２０、１０２２、１０２４、１０２６、１０２８等はクライアントであってよい。その場合、サーバーであるコンピュータオブジェクトまたはデバイス１０１０、１０１２等は、クライアントであるコンピュータオブジェクトまたはデバイス１０２０、１０２２、１０２４、１０２６、１０２８等からデータを受信し、データを格納し、データを処理し、データをクライアントであるコンピュータオブジェクトまたはデバイス１０２０、１０２２、１０２４、１０２６、１０２８等へ送信するようなデータサービスを提供するように機能してもよい。任意のコンピュータが、環境に応じて、クライアント、サーバー、またはその両方として考慮される。
【００４９】
付加的に、開示した事項は、方法、装置または、ハードウエアを製造するための典型的な製造方法、プログラミングまたはエンジニアリング技術を使った製造物品、開示した事項を実装する電気デバイスを制御するためのファームウエア、ソフトウエア、または、それらの適当な組みあわせとして実行可能である。コンピュータ読み取り可能媒体はハードウエア媒体、または、ソフトウエア媒体を有する。付加的に、媒体は、持続性媒体、または、輸送媒体を有する。
【図１】
2018530187.tif 000003
【図２】
2018530187.tif 000004
【図３】
2018530187.tif 000005
【図４】
2018530187.tif 000006
【図５】
2018530187.tif 000007
【図６】
2018530187.tif 000008
【図７】
2018530187.tif 000009
【図８】
2018530187.tif 000010
【図９】
2018530187.tif 000011
【図１０】
2018530187.tif 000012
【国際調査報告】
2018530187.tif 000013
2018530187.tif 000014