(57)【要約】  ノイズシェーピング（以下、NS）ループによって処理される信号をより小さい断片に分割し、これらのより小さい断片の少なくともサブセットにNSを適用するための装置および方法が教示される。処理された信号は、次に再合成される。ノイズシェーピングが、より小さい断片に対して実行されるため、各ノイズ・シェーピング・ループの動作速度、したがって、システム全体の動作速度が、出力信号が単一のより高ビットのNSループによって生成される場合よりも速くなる。実施形態は、装置を構成するための構成ブロックをさらに含む。例えば、断片の数、断片計算方法、および各断片のNSはそれぞれ、構成可能であり、一部の実施形態では、プログラム可能である。
2018506900.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を変換するための装置であって、
前記入力信号を複数の断片信号に分割する断片計算ブロックと、
対応するノイズシェーピングされた断片信号を生成するために少なくとも1つのノイズシェーピング（以下、NS）フィルタ関数を前記複数の断片信号の少なくともサブセットに適用する少なくとも1つのNSフィルタを含む断片NSブロックと、
前記対応するノイズシェーピングされた信号と前記複数の断片信号の残りとを合成して出力信号にする断片再構成ブロックと
を備える装置。
【請求項２】
前記複数の断片信号の1つ以上にスケーリング係数を適用する断片スケーリングブロックをさらに備える、請求項1に記載の装置。
【請求項３】
前記断片NSブロックが、複数のNSフィルタを含み、該複数のNSフィルタがそれぞれ、異なるノイズ重み付け関数（以下、「NWF」）が前記断片信号の前記サブセットのそれぞれに適用され得るように異なるNWFで構成可能である、請求項2に記載の装置。
【請求項４】
前記断片計算ブロックが、振幅に基づいて前記入力信号を前記複数の断片信号に分割する振幅分割器を備える、請求項3に記載の装置。
【請求項５】
前記断片計算ブロックが、前記入力信号をいくつかの低ビット断片に分割するビット幅分割器であって、前記断片のビット幅の合計が前記入力信号のビット幅と等しい、ビット幅分割器を備える、請求項3に記載の装置。
【請求項６】
前記断片計算ブロックが、1つの断片が最上位ビット（以下、MSB）を含み、前記1つの断片がNSを受ける前記サブセットの一部ではなく、前記断片再構成ブロックが、前記出力信号を生成するために前記1つの断片と前記ノイズシェーピングされた信号の前記サブセットとを合成するように、前記信号を分割する、請求項3に記載の装置。
【請求項７】
前記装置が、前記複数の信号が並列に処理されるように並列構造を有し、前記断片NSブロックが、前記複数の断片信号の前記サブセットのそれぞれのための断片NSループを含み、前記断片NSループのそれぞれが、前記NSフィルタのうちの1つを含む、請求項3に記載の装置。
【請求項８】
前記装置が、Y＜XであるXビットの入力信号をYビットの出力信号に低減し、前記装置が、前記入力信号をN個の断片に分割し、前記NSブロックと前記断片再構成ブロックとの間に配置されたN個の低ビット適用デバイスをさらに備え、前記N個の低ビット適用デバイスが、それぞれA1、A2、．．．、ANビットに作用し、前記出力信号が、A1＋A2＋．．．＋AN＜Yである点を除いて、Yビット適用デバイスによって生成されたYビット信号であるかのように使用される、請求項7に記載の装置。
【請求項９】
前記装置が、前記断片NSブロックおよび前記断片再構成ブロックが一連のカスケード信号パスとして組み合わされ、該一連のカスケード信号パスが一連のカスケード断片NSループ、合成器、および遅延要素を含むようにカスケード構造を有する、請求項3に記載の装置。
【請求項１０】
前記断片計算ブロックが、前記信号を3つの断片に分割し、前記一連のカスケード信号パスが、
前記第1の断片に第1のNS関数を適用するための第1の断片NSループを含む第1のカスケード信号パスと、
遅延要素、および遅延された第2の断片信号と前記第1の断片NSループからの出力とを合成するための合成器を含み、かつ前記合成器の出力に第2のNS関数を適用するための第2の断片NSループをさらに含む第2のカスケード信号パスと、
遅延要素、および前記出力信号を生成するために、遅延された第3の断片信号と前記第2の断片NSループからの出力とを合成するための別の合成器を含む第3のカスケード信号パスと
を備える、請求項9に記載の装置。
【請求項１１】
前記第3のカスケード信号パスが、前記出力信号を生成するために前記合成信号に第3のNS関数を適用する第3のNSループを前記合成器の後にさらに含む、請求項10に記載の装置。
【請求項１２】
構成可能な態様に応じて前記装置を構成するための構成ブロックをさらに備える、請求項1に記載の装置。
【請求項１３】
前記断片計算ブロックが、振幅またはビット幅のいずれかに基づいて前記入力信号を複数の断片信号に分割するように前記構成ブロックによって構成可能である、請求項12に記載の構成可能な装置。
【請求項１４】
前記構成ブロックが、前記入力信号が符号付きデータ形式を必要とする場合、振幅に基づいて断片計算を実行するように前記断片計算ブロックを構成する、請求項13に記載の構成可能な装置。
【請求項１５】
前記構成ブロックが、前記複数の断片信号が並列に処理される並列構造を有するように前記NSブロックおよび前記断片再構成ブロックを構成し、前記断片NSブロックが、前記複数の信号の前記サブセットのそれぞれのための断片NSループを含み、前記断片NSループのそれぞれが、前記NSフィルタのうちの1つを含む、請求項12に記載の構成可能な装置。
【請求項１６】
前記構成ブロックが、前記断片NSブロックおよび前記断片再構成ブロックが一連のカスケード信号パスとして組み合わされ、該一連のカスケード信号パスが一連のカスケード断片NSループ、合成器、および遅延要素を含むようにカスケード構造を有するよう、前記NSブロックおよび前記断片再構成ブロックを構成する、請求項12に記載の構成可能な装置。
【請求項１７】
前記構成ブロックが、ビット幅に基づいて断片化された信号のためのビット連結器および振幅に基づいて断片化された信号のための加算器として前記合成器を構成する、請求項16に記載の構成可能な装置。
【請求項１８】
前記構成ブロックが、各ノイズ・シェーピング・フィルタのタップ数およびフィルタ係数を調整することによって異なるNSを異なる断片適用するように前記NSフィルタを構成することによって前記NSブロックを構成する、請求項12に記載の構成可能な装置。
【請求項１９】
前記構成ブロックが、他の断片よりも上位のビットを含む、前記断片のうちの1つにノイズ・シェーピング・フィルタをバイパスさせるように前記装置を構成する、請求項12に記載の構成可能な装置。
【請求項２０】
前記複数の断片信号の1つ以上にスケーリング係数を適用する断片スケーリングブロックをさらに備える、請求項12に記載の構成可能な装置。
【請求項２１】
入力信号を変換するための方法であって、
前記入力信号を複数の断片信号に分割するステップと、
対応するノイズシェーピングされた断片信号を生成するために少なくとも1つのノイズシェーピング（以下、NS）フィルタ関数を前記複数の断片信号の少なくともサブセットに適用するステップと、
前記ノイズシェーピングされた信号の前記サブセットと前記複数の断片信号の残りとを合成して出力信号にするステップと
を含む方法。
【請求項２２】
前記複数の断片信号のうちの1つ以上にスケーリング係数を適用するステップをさらに含む、請求項21に記載の方法。
【請求項２３】
前記適用するステップが、前記断片信号の前記サブセットのそれぞれに異なるノイズ重み付け関数を適用することを含む、請求項21に記載の方法。
【請求項２４】
前記適用するステップが、前記断片の前記サブセットのそれぞれのためにノイズ・シェーピング・フィルタを利用し、前記断片信号の前記サブセットのそれぞれに前記異なるノイズ重み付け関数を適用することが、前記ノイズ・シェーピング・フィルタのそれぞれのタップ数およびフィルタ係数を調整することを含む、請求項23に記載の方法。
【請求項２５】
他の断片よりも上位のビットを含む、前記断片のうちの1つが、ノイズ・シェーピング・フィルタをバイパスする、請求項24に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
この特許出願は、その全体が再現されているかのように参照により本明細書に組み込まれる、2015年1月15日に出願された「ノイズシェーピングを使用した信号のデータ変換のためのシステムおよび方法」と題する米国特許出願第14／597，514号に対する優先権を主張するものである。
【０００２】
本開示は、ノイズシェーピング（例えば、シグマデルタ変調（デルタシグマ変調としても知られている））を利用するデータ変換技術（例えば、デジタル／アナログ変換器（DAC：Digital−to−Analog Converter）およびアナログ／デジタル変換器（ADC：Analog−to−Digital Converter））に関する。
【背景技術】
【０００３】
デルタシグマ変調とも呼ばれるシグマデルタ変調という用語は、フィードバックループを利用して信号をノイズシェーピングするシステムを指すためによく使用される。シグマデルタ変調器（少なくともADCの例における）は、一般的に、オーバーサンプリング、量子化、ノイズシェーピング、およびデシメーションを含む。シグマデルタ変調は、ADCおよびDACの一部としてだけでなく、オーディオおよびビデオ処理、医療機器、光および無線通信システム、センサなどを含む他の用途にもよく使用される。
【発明の概要】
【課題を解決するための手段】
【０００４】
しかしながら、処理される信号の帯域幅が増加するにつれて、そのようなデバイスの処理要件は増加している。これらのデバイスのハードウェア要件を低減するか、あるいはそのようなデバイスのハードウェア要件を増加させることなく増加した信号帯域幅の処理を可能にするアーキテクチャが必要である。
【０００５】
本発明の態様は、信号処理中の分解能を低下させながら信号対ノイズ比を維持する、信号の高分解能データ変換に使用されるシステムおよび方法を提供する。
【０００６】
本発明の一態様は、ノイズ・シェーピング・ループによって処理される信号をより小さい複数の断片に分割し、これらのより小さい断片の少なくともサブセットにノイズシェーピングを適用することを含む。処理された信号は、次に再合成される。ノイズシェーピングが、より小さい断片に対して実行されるため、各ノイズ・シェーピング・ループの動作速度、したがって、システム全体の動作速度が、出力信号が単一のより高ビットのノイズ・シェーピング・ループによって生成される場合よりも速くなる。このとき、ノイズシェーピングは、より小さい断片に対して実行されるため、システムは、動作速度を向上させ、したがって、入力信号帯域幅の増加に対応することができる。
【０００７】
本発明の第1の態様は、入力信号を複数の断片信号に分割する断片計算ブロックを備える入力信号を変換するための装置を提供する。本装置は、断片ノイズシェーピング（以下、NS：Noise Shaping）ブロックをさらに備え、断片NSブロックは、対応するノイズシェーピングされた断片信号を生成するために少なくとも1つのNSフィルタ関数を前記複数の断片信号の少なくともサブセットに適用する少なくとも1つのNSループを含む。一部の実施形態では、NSを受ける断片のサブセットは、1つの（または可能ならばより多くの）断片にNS関数をバイパスさせる利点がある場合があるため、断片のすべてより少なくてもよい。このような装置は、前記対応するノイズシェーピングされた信号と、前記複数の断片信号の残りとを合成して出力信号にする断片再構成ブロックをさらに備える。
【０００８】
本発明の別の態様は、構成可能な装置であって、構成可能な態様に応じて前記装置を構成するための構成ブロックをさらに備える装置を提供する。例えば、このような装置は、断片の数、断片計算方法、断片NS、および断片スケーリング係数がそれぞれ構成可能であり得る、また、一部の実施形態では、プログラム可能であり得るという点で構成可能であり得る。
【０００９】
本発明の別の態様は、入力信号を処理するための方法であって、前記入力信号を複数の断片信号に分割するステップと、少なくとも1つのNSフィルタ関数を前記複数の断片信号の少なくともサブセットに適用して、前記サブセットのノイズシェーピングされた断片信号を生成するステップと、前記サブセットのノイズシェーピングされた信号と、NSを受けなかった、前記複数の断片信号の残りとを合成して出力信号にするステップとを含む方法を提供する。
【００１０】
本発明の前述のおよび他の目的、特徴、態様、および利点は、添付の図面と共に以下の詳細な説明からより明らかになるが、この説明は例示に過ぎない。
【図面の簡単な説明】
【００１１】
【図１】実施形態で利用され得る一般的なノイズ・シェーピング・フィードバック・ループを示すブロック図である。
【図２】一実施形態を概略的に示すブロック図である。
【図３】図1に入力断片スケーリングブロックを追加した別の実施形態を概略的に示すブロック図である。
【図４】並列構造を有する一実施形態を概略的に示すブロック図である。
【図５】カスケード構造を有する一実施形態を概略的に示すブロック図である。
【図６】一実施形態に従って符号なし入力信号を複数の断片に分割する一方法を示している。
【図７】一実施形態に従って正符号付き入力信号を複数の断片に分割する一方法を示している。
【図８】一実施形態に従って負符号付き入力信号を複数の断片に分割する一方法を示している。
【図９Ａ】一実施形態による構造を概略的に示すブロック図である。
【図９Ｂ】別の実施形態による別の構造を概略的に示すブロック図である。
【図９Ｃ】さらに別の実施形態によるさらに別の構造を概略的に示すブロック図である。
【図９Ｄ】さらに別の実施形態によるさらに別の構造を概略的に示すブロック図である。
【図１０】カスケード構造を有する別の実施形態を概略的に示すブロック図である。
【図１１】一実施形態に従って出力断片スケーリングブロックを利用する例示的な信号再構成ブロックを概略的に示すブロック図である。
【図１２】一実施形態による例示的な構成可能な装置を概略的に示すブロック図である。
【発明を実施するための形態】
【００１２】
入力信号に対してシグマデルタ変調（SDM：Sigma Delta Modulation）（デルタシグマ変調とも呼ばれる）を実行するためのシステムは、信号全体に対して単一のシグマデルタ変調器（単一のNSフィルタを含む）を使用することを含む。SDMは、信号処理中の分解能を低下させながら信号対ノイズ比を維持する、信号の高分解能データ変換に使用することができる。SDM（少なくともADCの例における）は、オーバーサンプリング、量子化、ノイズシェーピング、およびデシメーションを一般的に含むことを理解されたい。
【００１３】
しかしながら、シグマデルタ変調という用語は、装置が、「変調」が起こらないデジタル領域で純粋に動作する場合であっても信号をノイズシェーピングするためにフィードバックループを利用するシステムを指すために使用されることが多い。さらに、当業者は、SDMとノイズシェーパとを区別する。例えば、E．Janssen，A．van Roermund，Look−Ahead Based Sigma−Delta Modulation，Analog Circuits and Signal Processing，DOI 10．1007／978−94−007−1387−1＿2，（C）Springer Science＋Business Media B．V．2011、特に、シグマ−デルタ変調の基礎と題する第2章を参照されたい。混乱を避けるために、本明細書ではノイズシェーピング（NS）ループに関して例示的な実施形態について述べるが、本明細書に述べられている原理が、シグマデルタ変調と呼ばれる多くのものを対象とするように拡張することができることを理解されたい。
【００１４】
図1は、一般的なNSループ100を示すブロック図である。この例では、ノイズ・シェーピング・ループ100は、X＞YであるXビット信号（Sin）をYビット信号（Sout）に変換する。Xビット入力信号は、合成器110によってシェーピングフィルタ140の出力と合成され、量子化器120によって量子化される。合成器130は、入力信号から、量子化された信号を効果的に減算し、これにより、シェーピングフィルタ140は、量子化器によって導入された量子化ノイズを目的の帯域から遠くにシェーピングする。いずれにしても、シェーピングフィルタ140および合成器110がXビットの信号に作用することが分かる。
【００１５】
本発明の一実施形態による、入力信号を変換するためのシステムを図2に示す。図2は、断片計算ブロックと、断片NSブロックと、信号再構成ブロックとを備える装置を示している。非常に簡単に説明すると、本発明の一態様は、NSループによって処理される信号をより小さい複数の断片に分割し、これらのより小さい断片の少なくともサブセットにNSを適用することを含む。処理された信号は、次に、出力信号を生成するために再合成される。この場合、NSは、より小さい断片に対して実行されるので、このようなシステムは、動作速度の向上を可能にする。実施形態は、単一のより高ビットのNSループが利用された場合の出力信号と同等（出力が同じ用途に使用することができるという意味で）の出力信号を生成するように構成することができるが、前記単一のより高ビットのNSループが利用された場合よりも高い動作速度を一般的に有する。多くの用途において、動作速度の向上によって、一般的に、より高い帯域幅の入力信号がサポートされることになることを理解されたい。
【００１６】
例えば、実施形態は、NSを受けるビット数の低減が動作速度を向上させることができるように構成することができるが、これは、例えば加算器および乗算器のサイズを縮小することによって、NSフィルタ内のより単純なチップセット論理をより小さい帯域幅に使用することができるからである。一部の実施形態では、加算および乗算を、二進シフトおよび加算として実施して、速度をさらに向上させてもよい。実施形態は、このより高速なNS処理が、信号を複数の断片に分割し、次に再合成して、正味の利得をもたらすのに必要な追加の処理をさらに補償するように構成されてもよい。したがって、このような手法は、より高速なもしくはより安価な（またはその両方の）システム、またはより高い帯域幅の信号をおよび／もしくはより高い分解能で処理することができるシステムをもたらすことができる。
【００１７】
このようなアーキテクチャは、異なるノイズ重み付けアルゴリズムおよび量子化を信号の異なる部分に適用することができる実施形態を可能にする。さらに、各断片によって与えられる量子化ノイズは異なり得るものであり、このため、各断片の量子化器によって導入される全量子化ノイズが、単一の量子化器を利用した単一のNSループによって導入される量子化ノイズよりも少なくなるようにシステムを構成することができる実施形態が可能になる。
【００１８】
図2に示されている例示的な実施形態は、前記入力信号を複数の断片信号に分割する断片計算ブロック100を備える。複数の断片信号は、NSを複数の断片信号（の少なくともサブセット）に適用する断片NSブロック200に渡される。多くの場合、各断片信号は、NSブロック内のNSフィルタを通過する。しかしながら、断片NSブロックは、必ずしもすべての断片にNS変換を適用する必要はない。言い換えれば、一部の実施形態では、前記断片の1つ以上は、NSループによって処理されない（以下ではNSのバイパスと呼ぶ）。これは、1つ以上の断片がより高い分解能を必要とするか、または（例えば、最上位ビット（MSB：Most Significant Bit）を含むことから）他の断片よりも重要であると考えられ、このような断片がNSをバイパスしてもよい用途／信号を可能にする。これは、このようなバイパス信号がNSブロック全体をバイパスすることと同義であることを理解されたい。したがって、NSブロックは、対応するノイズシェーピングされた断片信号を生成するために少なくとも1つのNSフィルタ関数を前記複数の断片信号の少なくともサブセットに適用する少なくとも1つのNSフィルタを含む。一例として、信号が4つの断片に分割されると仮定しよう。最初の断片は、MSBを含み、NSをバイパスする（ブロック全体をバイパスすることによって、あるいは、ブロックに渡される場合はブロック内のNSフィルタをバイパスすることによって）。断片のサブセット（すなわち、この例では3つの断片）は、3つの対応するノイズシェーピングされた断片信号を生成するために前記NSブロック内でNSを受ける。
【００１９】
次に、断片再構成ブロックは、ノイズシェーピングされた信号の前記サブセットと、前記複数の断片信号の残り（バイパスされた断片）とを合成して出力信号にする。
【００２０】
図3は、図2に入力断片スケーリングブロックを追加した別の実施形態を概略的に示すブロック図である。入力信号の性質、関連する用途、および断片を計算する方法に応じて、スケーリング関数を、NSの前または後に1つ以上の断片に適用する必要がある場合がある。図3は、前記複数の断片信号の1つ以上にスケーリング係数を適用する入力断片スケーリングブロックを含む例示的な実施形態を示している。しかしながら、スケーリング関数は、NSブロックの前、後、またはこれらの両方に適用することができることを理解されたい。実際、別個のブロックとして示されているが、スケーリング関数、NS関数、および再構成関数は、様々に組み合わせて、適切な断片パスに適用することができることを理解されたい。
【００２１】
本発明の態様は、異なる機能構造を有するように構成することができる構成可能な装置を可能にする。例えば、断片は、並列にまたはカスケード的に処理することができる。図4は、並列構造で構成された一実施形態を概略的に示すブロック図である。
【００２２】
図4に示されている実施形態では、Sin信号は、断片計算ボック420によってN個の断片S1、．．．、SN−1、およびSNに分割される。装置400は、前記複数の断片信号が並列に処理されるような並列構造を有する。この装置は、複数の断片信号のそれぞれのための断片NSループを含み、前記断片NSループのそれぞれは、NSフィルタを含む。複数のNSフィルタのそれぞれは、異なるノイズ重み付け関数（以下では「NWF：Noise−Weighting Function」と呼ぶ）で構成可能であり、これにより、異なるNWFを、各断片信号に適用することができる。したがって、最初の断片は、ノイズシェーパ451によって処理され、断片SN−1は、ノイズシェーパ455によって処理され、SNは、ノイズシェーパ458によって処理される。一部の実施形態では、例えばS1がMSBを含む場合、ノイズシェーパ451は省略することができることに留意されたい。
【００２３】
信号の性質および関連する用途に応じて、装置400は、断片信号にスケーリング関数を適用するために、スケールブロック421、425、431、および435を含んでもよい。これは、信号の種類および適用される断片化に依存する。スケーリングの例は以下で述べるが、一般に、スケーリングは、断片計算方法が振幅に基づいて信号を分割することを含む場合は必要であり、断片計算方法が信号をビット幅断片に分割することを含む場合は不要である。
【００２４】
図5は、カスケード構造を有する一実施形態を概略的に示すブロック図である。この実施形態では、NSブロックおよび再構成ブロックの機能がカスケード構造で実施されることから、NSブロックと再構成ブロックとの区別は不明瞭である。言い換えれば、図5に示されている実施形態は、前記断片NSブロックおよび前記断片再構成ブロックが、一連のカスケード信号パスとして組み合わされ、一連のカスケード信号パスが、一連のカスケード断片NSループ、合成器、および遅延要素を含むようにカスケード構造を有するよう構成される。
【００２５】
図5に示されている実施形態では、Sin信号は、断片計算ボック520によって3つの断片S1、S2、およびS3に分割される。装置500は、前記三番目の断片が、NSフィルタループ558によって処理され、次に、合成器540によって、遅延された断片2と合成され、これらの合成が、遅延された断片1と合成される前にノイズシェーパ555によって処理されるようにカスケード構造を有する。遅延要素530（単純な遅延線であってもよい）は、ノイズシェーピングされる断片3と断片2とを同期させておくために含まれる。同様に、遅延要素510は、断片3および2の処理によって導入される処理遅延を補償するために含まれる。図示のように、S1はNSを受けないが、必要に応じて合成器560の後にNSループを追加してもよいことを認識されたい。したがって、この装置は、複数の断片信号のそれぞれに対して断片NSループを含んでもよい。いずれにしても、前記断片NSループのそれぞれは、NSフィルタを含む。複数のNSフィルタのそれぞれは、異なるNWFを各断片信号に適用することができるように異なるNWFで構成可能である。
【００２６】
信号の性質および関連する用途に応じて、装置500は、断片信号にスケーリング関数を適用するために、スケールブロック521、525、531、および535を含んでもよい。これは、信号の種類および適用される断片化に依存する。この例は3つの断片しか示していないが、さらなる断片に対応することができることを理解されたい。
【００２７】
次に、断片の計算について述べる。一実施形態では、断片計算ブロックは、信号値（すなわち、振幅）に基づいて入力信号を前記複数の断片信号に分割する振幅分割器を備える。例えば、入力信号のダイナミックレンジは、いくつかの断片に分割される。この場合、N個の断片について、
Sin＝Sout1＋Sout2＋．．．＋SoutN（式1）
である。
【００２８】
別の実施形態は、ビット幅に基づいて信号を複数の断片に分割する。したがって、断片計算ブロックは、断片のビット幅の合計が前記入力信号のビット幅と等しくなるように前記入力信号を複数の低ビット断片に分割するビット幅分割器を備える。実施において、セグメント化は、入力信号が小数値または整数のどちらを表すかに応じてわずかに異なる。
Sin＝Sout1＋2−shift1Sout2＋2−shiftN＿1SoutN（Sinは小数）（式2）
Sin＝2shiftN＿1Sout1＋2shiftN＿2Sout2＋．．．＋SoutN（Sinは整数）（式3）
【００２９】
これらの2つの方法のいずれも、上記のカスケード構造および並列構造の両方に使用することができる。選択される断片計算方法は、入力信号および／または用途の性質に依存する。例えば、入力信号または用途の性質が、符号データ形式を必要とする場合、振幅に基づく断片計算が好ましい。断片計算が信号振幅に基づく実施形態では、断片スケーリングを使用して、ノイズシェーピングを受ける必要があるビット数を低減することができる。例えば、並列構造に関する図4およびカスケード構造に関する図5に点線で示されている「スケール」ブロックは、振幅に基づく断片計算に使用されることが好ましい。符号なし信号の場合、信号値またはビット幅に基づく断片化を、追加のスケーリングなしに使用することができる。
【００３０】
図6は、一実施形態に従って符号なし入力信号を複数の断片に分割する一方法を示している。この例では、入力信号が符号なしのため、断片計算ブロックは、ビット幅に基づいて信号を複数の断片に分割することができる。1つの特定の例が、符号なし信号600の12ビットの部分について示されている。この例では、入力信号の12ビットは、011011111011であり、システムは、信号を3つの断片に分割するように構成されている。図示のように、断片の幅が等しい必要はないことに留意されたい。断片計算ブロックは、上位断片610が上位の4ビット（すなわち、最初の4ビット（すなわち、0110））を含み、中間断片620が中間の3ビット（111）を含み、下位断片630が下位の5ビット（11011）を含むように、ビット幅に基づいてこの12ビットの入力を分割する。
【００３１】
ビット幅による断片化は、3つの断片を一緒に連結して元の入力信号を形成することができるという意味で逆連結の一形態と考えることができる。信号を断片に分割する多くの方法があることに留意されたい。例えば、図6の12ビットの入力信号は、3つの4ビット断片または4つの3ビット断片に分割されてもよい。断片計算は、用途の必要性および入力信号の性質を考慮に入れることができる。例えば、入力信号の先頭または末尾に多くのゼロがある場合、断片化方法は、信号を、MSBを有する断片およびより重要でないビットを有する断片に分割することができる。例えば、末尾に複数のゼロを有する15ビットの信号は、2つの断片、すなわち、非ゼロの5ビット断片である上位断片およびゼロの10ビット断片である下位断片に分割することができる。先頭および末尾の両方に複数のゼロがある場合、1つの考えられる断片計算は、上位の5ビットにゼロを有する上位断片、中間の5ビットに非ゼロを有する中間断片、および下位の5ビットにゼロを有する下位断片を生成する。同様に、先頭に多くのゼロを有する15ビットの信号は、2つの断片、すなわち、上位の10ビットにゼロを含む上位断片および下位の5ビットに非ゼロを含む下位断片に分割することができる。
【００３２】
図7は、一実施形態に従って正符号付き入力信号を複数の断片に分割する一方法を示している。この例では、正の信号は、2の補数形式の小数信号であるが、同様の手法を整数信号にも使用することができることを理解されたい。この例では、0．87255859375の入力信号値が選択されているが、その理由は、これが、2つの手法を比較して対比するために、図6の入力信号と同じ値である011011111011の符号付き12ビット値で表されるからである。この例では、入力信号700は、3つの断片に分割される。入力信号の絶対値は、3つの部分に分割される。すなわち、上位断片は、0．0625≦｜Sin｜≦1の部分を表し、中間断片は、0．00390625≦｜Sin｜≦0．0625の部分を表し、下位断片は、0≦｜Sin｜≦0．00390625の部分を表す。この図は、上位ブロック705、中間ブロック706および下位ブロック707における結果的な断片値およびそれぞれの対応する二進表現を示している。値0．8125＋0．0546875＋0．00537109375の合計が、0．87255859375の入力信号値と等しいことを理解されたい。上位断片にはスケーリング係数が適用されず、5ビット（符号ビットを含む）断片710が生成される。最初の4つの先頭のゼロビット（および末尾のゼロビット）を除去して4ビット（符号ビットを含む）中間断片720を生成するために、中間値706にスケーリング係数24が適用される。最初の7つの先頭のゼロビットを除去して5ビット（符号ビットを含む）下位断片730を生成するために、下位値707にスケーリング係数27が適用される。断片当たりのビット数および中間的なブロック705、706、および707を決定するために使用される値は、断片数と同様に、入力信号および用途に応じて構成可能であることを理解されたい。これが一例に過ぎないことを理解されたい。信号を分割するための閾値は、使用される断片数または各断片で保持されるビット数に応じて異なる用途では変更されてもよい。
【００３３】
図8は、一実施形態に従って負符号付き入力信号を複数の断片に分割する一方法を示している。この例は、図7の入力信号の負の値、すなわち、−0．87255859375を利用している（同様に2の補数形式で）。これは、図7とは異なる符号付き12ビット入力信号800をもたらすことを理解されたい。しかしながら、分かるように、この実施形態では、断片は、入力信号の絶対値に基づいて正の値としてまず計算される。したがって、手順は、図7に示した手順に従うが、この場合は、上位断片710、中間断片720、および下位断片730を負の値に変換するための追加の変換ステップが行われ、これにより、上位断片810、中間断片820、および下位断片830がもたらされる。
【００３４】
図9A〜図9Dは、4つの異なる実施形態による4つの異なる構造を概略的に示すブロック図である。
【００３５】
図9A〜図9Cのそれぞれに関して、装置は、Xビットの入力信号をYビットの出力信号に低減する。次に、Yビット信号は、一般的に、前記Yビット適用デバイスの作用を受ける。従来技術のシステムであれば、前記Yビット信号を生成するためにすべてのXビットに作用するNSループを含んでいたであろう。上述したように、実施形態は、Xビット信号をN個の断片に分割し、複数のNSループであって、それぞれがより小さいビット数に作用する複数のNSループを使用し、次に、ノイズシェーピングされた複数の断片を合成してYビット出力信号を生成することによって動作速度を向上させる。より小さいNSループを使用することによって達成される累積的な節約は、信号を断片に分割し、次に再合成する（また、必要に応じてスケーリングする）追加の処理要件にまさる。一部の用途に関して達成され得るさらなる利点の1つは、Yビット適用デバイスによって必要とされる処理要件を低減することによってハードウェア処理をさらに低減することである。これは、一部の構造に関して、個々の断片に作用するが、スケーリングおよび合成後に、Yビット適用デバイスによって生成されるのと同等の出力を生成する低ビット適用デバイスを利用することによって行うことができる。一部の用途では、これは、このような構造が、Yビット適用デバイスを利用する構造によって必要とされるものに比べて、必要なハードウェア処理を全体として少なくすることができるため好適であり得る。
【００３６】
この例において、図9Aに示されている実施形態によれば、カスケードNS構造905（例えば、図5のそれ）を有するシステムが、Yビットデバイス910に直接供給する。しかしながら、図9Bおよび図9Cは、並列構造の2つの考えられる例を示している。例えば、図9Cにおいて、並列断片ノイズシェーピングブロック965は、N個のノイズシェーピングされた断片をスケールブロック968に（必要に応じて）送信し、スケールブロック968は、振幅によって分割された断片をスケーリングし、その後、これらは、ブロック978で、Yビット出力信号を生成してYビットデバイス980を駆動するために合成される。図9Bに示されているような一部の適用例では、代替構造が使用されてもよい。この場合、NS断片を合成してYビット適用デバイスに供給するのではなく、各セクショは、低ビット適用デバイス（例えば、DACまたはコネクタなど）によってまず処理される。例えば、ブロック920、930、および940に示されているように、断片1は、低ビットデバイス1によって処理され、断片2は、低ビットデバイス2によって処理される等々であって、最後は、低ビットデバイスNが、断片Nを処理する。これらの低ビットデバイスのそれぞれは、より少ないビット数に作用し、完全なYビットに作用する必要がある適用デバイスに比べて利用するリソースが少ない。次に、処理された断片は、スケーラによって（必要に応じて）スケーリングされて（950）、合成され（960）、この時点で、出力信号は、Yビットデバイス980の出力と同等になる。
【００３７】
さらに、スケーリングが必要な場合、追加のビットは、スケーリングブロックによって追加されるため、低ビットデバイスは、合成された信号に作用するYビットデバイスと比較して合成前により少ないビットに作用することにより、リソースを節約することができる。これは、図9Dに概略的に示されている。説明を容易にするために、図9Dは、2つの断片のみを示している。したがって、この例では、断片計算ブロック990は、Xビット信号（この例では9ビットと仮定されている）を2つの断片（上位4ビット断片および下位5ビット断片）に分割する。断片NSブロック992は、並列構造を有し、それぞれ2ビットおよび1ビットでノイズシェーピングされた断片を生成する。低ビットデバイスを、合成前に使用することができる場合、それらは、3ビット（それぞれ2ビット断片および1ビット断片）に作用することができる。しかしながら、合成器ブロック998の後に動作するYビットデバイスは、5ビットに作用する。追加の2ビットは、信号再構成前にスケールブロック995によって適用されるスケール係数から得られる。したがって、低ビットデバイスが合成器の前でノイズシェーピングされた断片に作用することを可能にする構造は、信号再構成後にYビット適用デバイスを利用するシステムと比較してハードウェアリソースを節約することができる。さらに、このような低ビットデバイスの使用は、（このような低ビットデバイスを使用しない同様のシステムと比較して）NSループの分解能要件を緩和することができるが、これは、NSループは、スケーリング中に追加される追加の2ビットを補償するために2ビット少ない出力を生成する必要がないからである。
【００３８】
一般化すると、一部の実施形態は、NSブロックと断片再構成ブロックとの間に配置されたN個の低ビット適用デバイス（それぞれA1、A2、．．．、ANビットに作用する）を利用して、前記再構成された出力信号を、A1＋A2＋．．．＋AN＜Yである点を除いて、Yビット適用デバイスによって生成されたYビット信号であるかのように使用することができる。
【００３９】
図10は、カスケード構造を有する別の実施形態を概略的に示すブロック図である。図10は、15ビットの入力信号が8ビットの出力信号を生成する特定の例を示している。装置1000は、信号を3つの断片に分割するための断片計算ブロック1010と、下位断片NSループ1100と、中間断片ループ1200と、NSループを利用しない上位断片パスとを含む。この例では、断片計算ブロック1010は、信号を、等しいビット幅（すなわち、それぞれ5ビット）の3つの断片に分割する。上位断片1005はNSを受けず、中間断片1007は、5ビット幅だが3ビットNSを受け（すなわち、NS1200の出力は3ビット幅である）、下位断片1009は、5ビット幅だが2ビットNSを受ける（すなわち、NS1100の出力は、2ビット幅である）。
【００４０】
下位NSループ1100は、5ビット断片を2ビット出力に低減する量子化器1120を含む。しかしながら、ノイズ・シェーピング・フィルタ1140は、依然として5ビットで動作するが、これは、それでも15ビットの入力信号からは大幅に低減されている。
【００４１】
一方、中間断片は、遅延要素1020を通過した後、合成器1030によってNSループ1000からの出力と合成され、これにより、NSループ1200に入力される（5＋2＝）7ビットが生成される。NSループ1200は、NSフィルタ1240によってノイズシェーピングされる3ビット出力信号を生成するために7ビット信号を低減する量子化器1220を含む。次に、3ビット出力は、遅延要素1040によって遅延された5ビットの上位断片と合成され、これにより、8ビットの出力信号が生成される。
【００４２】
図1を簡単に参照すると、従来のシステムが15ビットの入力信号を8ビットの出力信号に変換するためには、ノイズ・シェーピング・フィルタ140、合成器110および130、ならびに量子化器120はすべて、15ビット信号に作用する必要がある。好適には、この例では、デバイス1000のハードウェア要件が比較的低減されるが、これは、このとき2つのNSループが存在するとしても、NSループ1100およびNSループ1200の両方を含むデバイス1000を動作させるのに必要な全体のハードウェアリソースが、完全な15ビットで動作する単一ループを動作させるのに必要なものよりも少ないためであることを理解されたい。
【００４３】
図11は、一実施形態に従って出力断片スケーリングブロックを利用する例示的な信号再構成ブロックを概略的に示すブロック図である。この図は、図3の信号再構成ブロック380のより細かい詳細を示しており、入力断片スケーリング（すなわち、断片化後の）が利用される場合に、対応するオフセット出力スケール係数1160が一般的に信号再構成の一部として適用されることを示している。さらなる例示的な詳細は、上記したように図4および図5に示されている。
【００４４】
上記の図面を別々の実施形態として述べてきたが、各装置は、別々に製造する必要がないことに留意されたい。これらの方法および他の方法で構成することができる単一の構成可能な装置を構築することができる。実際、実施形態は、単一のFPGA、ASIC、CMOS、DSP、または他のチップに組み込むことができる。他の実施形態は、汎用プロセッサと、本明細書に記載された機能を前記プロセッサに実施させるためのルーチンを実行するための機械可読コードを記憶する適切な機械可読媒体とを使用して実施することができる。一部の実施形態は、特定の信号の種類および／または用途に適した断片化、NS、およびスケーリングを用いて最初に構成される。しかしながら、装置（1つ以上のチップで実施されていようといまいと）が、様々な用途のために様々な信号の種類を処理できるように再構成可能であってもよいことも考えられる。
【００４５】
したがって、図12は、一実施形態による例示的な構成可能な装置を概略的に示すブロック図である。このようなシステムは、断片の数、断片計算方法、断片NS、および断片スケーリング係数がプログラム可能であり得るという点で高度に構成可能である。
【００４６】
したがって、図12は、装置を構成するための構成ブロック1205を含む一実施形態を示している。一部の実施形態では、装置は、デバイスが使用されるべき期待される信号および用途に応じてデバイスを構成し、随意に再構成することができるように入力信号を受信するためのインターフェースを含むことからプログラム可能であり、これにより、製造コストおよび在庫コストが低減される。
【００４７】
構成ブロック1205は、断片計算ブロックを構成するための断片計算構成ブロック1210と、スケーリングの要不要にかかわらず断片NSブロックおよび信号再構成ブロックが構造化される方法ならびにNSブロック自体の構成およびノイズシェーピングのパラメータを含む、装置の構造を構成するための断片構成ブロック1230とを含む。
【００４８】
断片計算構成ブロック1210は、入力信号および／または用途の性質に応じて適切な断片計算方法を利用するように装置を構成する。例えば、入力信号または用途の性質が、符号データ形式を必要とする場合、振幅に基づく断片計算が好ましい。符号なし信号の場合、信号値またはビット幅に基づく断片化を、追加の変換なしに使用することができる。
【００４９】
理解されるように、断片計算構成ブロック1210および断片構成ブロック1230は、説明のために別々のブロックとして示されている。これらは、組み合わせることができ、組み合わされない場合は、通信パスを一般的に含むが、これは、断片計算の選択が、残りのデバイスを構成すべき方法に影響を及ぼし得るからである。
【００５０】
例えば、構成ブロック1230によって可能となる以下の構成のそれぞれは、断片計算構成ブロック1210によって選択される断片計算方法に依存し得る。
−構成ブロック1230は、ビット幅によって断片化された信号形式のためのビット連結器として、および振幅によって断片化された信号形式のための加算器として合成器を構成する。
−構成ブロック1230は、他の断片よりも上位のビットを含むか、または歪みの追加を避けることが望ましい、前記断片の1つにNSフィルタセクションをバイパスさせるように装置を構成する。
−構成ブロック1230は、前記複数の断片信号の1つ以上にスケーリング係数を適用するように装置を構成する。
【００５１】
断片構成ブロック1230は、例えば入力信号の特性、信号帯域幅、およびサンプリングレートに基づいて断片NSループを構成することができる。既に述べたように、実施形態は、異なるノイズ重み付け関数で各NSフィルタを構成することができる。各NSフィルタのフィルタ係数およびタップ数の選択は、入力信号帯域幅、性能要件、およびサンプリング周波数などの基準に依存する。一般的に言えば、断片が大きいほど、より多くの係数およびタップが使用される。MP3プレーヤまたは狭帯域無線信号は、広帯域信号よりも小さい数の係数およびタップを必要とすると考えられることを理解されたい。
【００５２】
例えば、元の遷移特性を維持する必要のある断片では、構成ブロックは、高い阻止帯域除去を有する高ビット幅ノイズ・シェーピング・フィルタを利用するようにNSループを構成することができる。より高い帯域内ノイズを許容することができる断片では、より低い阻止帯域除去フィルタを構成することができる。信号がより広い帯域幅を占める断片では、NSフィルタをより広い除去帯域幅で構成することができる。
【００５３】
別の例として、より広い帯域幅を有する下位断片を有する信号に関して、元の信号の特性を維持するために装置は、以下のように、すなわち、下位断片に対してはより広い除去帯域幅のNSフィルタを使用することができる一方で、上位断片および中間断片に対しては狭い除去帯域幅のNSフィルタを使用することができるように構成することができる。
【００５４】
構成ブロック1230は、性能要件、信号帯域幅、および選択されたNSフィルタに応じて各NSブロックの分解能ビット幅を構成することもできる。一般に、より高い性能およびより大きな帯域幅は、通常はより大きなビット幅を必要とする。
【００５５】
構成ブロックは、並列構造またはカスケード構造のいずれかを有するように装置を構成することができる。各構造は、装置を構成する方法を決定する際に考慮され得る利点および欠点を有する。特に、装置は、以下の基準に基づいて構成することができる。
並列構造は、単一の再構成ブロックしか必要とせず、より単純な構造であり、これにより、ハードウェアコストを低減することができる傾向にあり、待ち時間を短くする傾向にあるという利点を有する傾向にある。さらに、それは、図9cを参照して上記したように、合成ブロックの前に複数の低ビット適用デバイスを利用できるようにすることができる多分岐出力を可能にする柔軟性を提供する。しかしながら、特定の用途に関して設計者にカスケード構造を好ませ得る以下の要因が考慮されるべきである。第1に、装置は、合成前に断片が適切なビット整列を維持するように構成する必要がある。カスケード構造は、このようなビット整列を保証するための遅延要素を含む。これは、構造の複雑度およびコストを増大させるが、必要に応じて並列構造に追加されてもよい。第2に、合成前に複数の低ビットデバイスを使用することができない場合、並列構造に伴うスケーリングは、ビット幅を増加させ得る（図9dに示した例に関する解説を参照のこと）。これを補償するためには、NSループ内のノイズフィルタリングおよび量子化は、同じ出力信号ビット幅を維持する目的のために、ビット幅のこの増加を補償するためにより小さい分解能を有するように構成することができる。
カスケード構造は、スケーリングによって追加されるビット幅の増加を回避するように構成することができるという利点を有する傾向にあり、したがって、符号付き信号を処理する必要がある並列構造よりも有益な場合があり、図9cに示した例に関して説明したように、並列構造で複数の低ビットデバイスを利用することができない場合にその用途がある。上述のように、ビット幅のこの増加は、NSループの分解能の適切な構成によって補償することができることを理解されたい。しかしながら、用途が、そのような分解能の変化に敏感な場合、カスケード構造が好ましい場合がある。しかしながら、カスケード構造は待ち時間を増加させ得るため、待ち時間が問題となる場合は並列構造が好ましい場合がある。さらに、カスケード構造のハードウェアコストは、例えば複数の合成器および遅延要素に起因してより高くなり得る。また、カスケード構造は、複数の低ビット適用デバイスに容易に対応することができない。
【００５６】
構成ブロック1205は、必要に応じて上記と一致するように信号再構成ブロックを構成することもできる。
【００５７】
本明細書に述べた例はすべて、フィードバックループを示しているが、対応するフィードフォワードの実施のために原理を拡張することができることを理解されたい。
【００５８】
本明細書に記載されている方法およびデバイスは、一般にDACおよびADCに適用可能であり、他のデジタル処理システムは、入力信号をある形式から別の形式に変換する（特に、信号処理中の分解能を低下させながら信号対ノイズ比を維持する信号の高分解能データ変換のために）。したがって、本明細書に記載されている方法および装置は、デジタル増幅器、無線基地局および無線端末、オーディオ機器およびビデオ機器、光学システム、医療機器、センサなどに使用することができる。
【００５９】
前出の前実施形態の説明を通して、本発明は、ハードウェアのみを使用することによって、またはソフトウェアおよび必要なユニバーサル・ハードウェア・プラットフォームを使用することによって実施されてもよい。このような理解に基づいて、本発明の技術的解決策は、ソフトウェア製品の形で具体化されてもよい。ソフトウェア製品は、コンパクトディスク読み出し専用メモリ（CD−ROM）、USBフラッシュディスク、またはリムーバブルハードディスクであってもよい不揮発性のまたは非一時的な記憶媒体に記憶されてもよい。ソフトウェア製品は、プロセッが本発明の実施形態で提供されている方法を実行することを可能にする多くの命令を含む。
【００６０】
本発明を特定の特徴およびその実施形態を参照して説明してきたが、本発明から逸脱することなく、それらに関して様々な修正および組み合わせを行うことができることは明らかである。したがって、本明細書および図面は、添付の特許請求の範囲によって規定される本発明の単なる例示と見なされるべきであり、本発明の範囲内にある任意のおよびすべての修正、変形、組み合わせ、または均等物を対象とすると考えられる。
【符号の説明】
【００６１】
110、130、540、560、1030  合成器
120、1120、1220  量子化器
140  シェーピングフィルタ
200、992  断片NSブロック
210、420、520、990、1010  断片計算ブロック
380  信号再構成ブロック
400、1000  装置
421、425、431、435、521、525、531、535  スケールブロック
451、455、458、555  ノイズシェーパ
510、1020、1040  遅延要素
558  NSフィルタループ
600  符号なし信号
610、810、1005  上位断片
620、820、1007  中間断片
630、830、1009  下位断片
700、800  入力信号
705、710  上位ブロック
706、720  中間ブロック
707、730  下位ブロック
905  カスケードNS構造
910、980  Yビットデバイス
920、930、940、978  ブロック
950  スケーリング
960  合成
965  並列断片ノイズシェーピングブロック
968、995  スケールブロック
998  合成器ブロック
1100  下位断片NSループ
1140  ノイズ・シェーピング・フィルタ
1160  スケール係数
1200  NSループ
1205  構成ブロック
1210  断片計算構成ブロック
1230  断片構成ブロック
1240  NSフィルタ
【図１】
2018506900.tif 000003
【図２】
2018506900.tif 000004
【図３】
2018506900.tif 000005
【図４】
2018506900.tif 000006
【図５】
2018506900.tif 000007
【図６】
2018506900.tif 000008
【図７】
2018506900.tif 000009
【図８】
2018506900.tif 000010
【図９Ａ】
2018506900.tif 000011
【図９Ｂ】
2018506900.tif 000012
【図９Ｃ】
2018506900.tif 000013
【図９Ｄ】
2018506900.tif 000014
【図１０】
2018506900.tif 000015
【図１１】
2018506900.tif 000016
【図１２】
2018506900.tif 000017
【手続補正書】
【提出日】平成29年8月28日(2017.8.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号を変換するための装置であって、
前記入力信号を複数の断片信号に分割する断片計算ブロックと、
対応するノイズシェーピングされた断片信号を生成するために少なくとも1つのノイズシェーピングNSフィルタ関数を前記複数の断片信号の少なくともサブセットに適用する少なくとも1つのNSフィルタを含む断片NSブロックと、
前記対応するノイズシェーピングされた信号と前記複数の断片信号の残りとを合成して出力信号にする断片再構成ブロックと
を備える装置。
【請求項２】
前記複数の断片信号の1つ以上にスケーリング係数を適用する断片スケーリングブロックをさらに備える、請求項1に記載の装置。
【請求項３】
前記断片NSブロックが、複数のNSフィルタを含み、該複数のNSフィルタがそれぞれ、異なるノイズ重み付け関数NWFが前記断片信号の前記サブセットのそれぞれに適用され得るように異なるNWFで構成可能である、請求項2に記載の装置。
【請求項４】
前記断片計算ブロックが、振幅に基づいて前記入力信号を前記複数の断片信号に分割する振幅分割器を備える、請求項3に記載の装置。
【請求項５】
前記断片計算ブロックが、前記入力信号をいくつかの低ビット断片に分割するビット幅分割器であって、前記断片のビット幅の合計が前記入力信号のビット幅と等しい、ビット幅分割器を備える、請求項3に記載の装置。
【請求項６】
前記断片計算ブロックが、1つの断片が最上位ビットMSBを含み、前記1つの断片がNSを受ける前記サブセットの一部ではなく、前記断片再構成ブロックが、前記出力信号を生成するために前記1つの断片と前記ノイズシェーピングされた信号の前記サブセットとを合成するように、前記信号を分割する、請求項3に記載の装置。
【請求項７】
前記装置が、前記複数の信号が並列に処理されるように並列構造を有し、前記断片NSブロックが、前記複数の断片信号の前記サブセットのそれぞれのための断片NSループを含み、前記断片NSループのそれぞれが、前記NSフィルタのうちの1つを含む、請求項3に記載の装置。
【請求項８】
前記装置が、Y＜XであるXビットの入力信号をYビットの出力信号に低減し、前記装置が、前記入力信号をN個の断片に分割し、前記NSブロックと前記断片再構成ブロックとの間に配置されたN個の低ビット適用デバイスをさらに備え、前記N個の低ビット適用デバイスが、それぞれA1、A2、．．．、ANビットに作用し、前記出力信号が、A1＋A2＋．．．＋AN＜Yである点を除いて、Yビット適用デバイスによって生成されたYビット信号であるかのように使用される、請求項7に記載の装置。
【請求項９】
前記装置が、前記断片NSブロックおよび前記断片再構成ブロックが一連のカスケード信号パスとして組み合わされ、該一連のカスケード信号パスが一連のカスケード断片NSループ、合成器、および遅延要素を含むようにカスケード構造を有する、請求項3に記載の装置。
【請求項１０】
前記断片計算ブロックが、前記信号を3つの断片に分割し、前記一連のカスケード信号パスが、
前記第1の断片に第1のNS関数を適用するための第1の断片NSループを含む第1のカスケード信号パスと、
遅延要素、および遅延された第2の断片信号と前記第1の断片NSループからの出力とを合成するための合成器を含み、かつ前記合成器の出力に第2のNS関数を適用するための第2の断片NSループをさらに含む第2のカスケード信号パスと、
遅延要素、および前記出力信号を生成するために、遅延された第3の断片信号と前記第2の断片NSループからの出力とを合成するための別の合成器を含む第3のカスケード信号パスと
を備える、請求項9に記載の装置。
【請求項１１】
前記第3のカスケード信号パスが、前記出力信号を生成するために前記合成信号に第3のNS関数を適用する第3のNSループを前記合成器の後にさらに含む、請求項10に記載の装置。
【請求項１２】
構成可能な態様に応じて前記装置を構成するための構成ブロックをさらに備える、請求項1に記載の装置。
【請求項１３】
前記断片計算ブロックが、振幅またはビット幅のいずれかに基づいて前記入力信号を複数の断片信号に分割するように前記構成ブロックによって構成可能である、請求項12に記載の装置。
【請求項１４】
入力信号を変換するための方法であって、
前記入力信号を複数の断片信号に分割するステップと、
対応するノイズシェーピングされた断片信号を生成するために少なくとも1つのノイズシェーピングNSフィルタ関数を前記複数の断片信号の少なくともサブセットに適用するステップと、
前記ノイズシェーピングされた信号の前記サブセットと前記複数の断片信号の残りとを合成して出力信号にするステップと
を含む方法。
【請求項１５】
前記複数の断片信号のうちの1つ以上にスケーリング係数を適用するステップをさらに含む、請求項14に記載の方法。
【請求項１６】
前記適用するステップが、前記断片信号の前記サブセットのそれぞれに異なるノイズ重み付け関数を適用することを含む、請求項14に記載の方法。
【請求項１７】
前記適用するステップが、前記断片の前記サブセットのそれぞれのためにノイズ・シェーピング・フィルタを利用し、前記断片信号の前記サブセットのそれぞれに前記異なるノイズ重み付け関数を適用することが、前記ノイズ・シェーピング・フィルタのそれぞれのタップ数およびフィルタ係数を調整することを含む、請求項16に記載の方法。
【請求項１８】
他の断片よりも上位のビットを含む、前記断片のうちの1つが、ノイズ・シェーピング・フィルタをバイパスする、請求項17に記載の方法。
【国際調査報告】
2018506900.tif 000018
2018506900.tif 000019