(57)【要約】  ホールセンサを製造する方法において、まず絶縁層（２０）が、ＡＳＩＣを備えるウェーハ（１０）の上に被着され又はウェーハ（１０）内に組み込まれ、絶縁層の上に、例えばＩｎＳｂ又は他のＩＩＩ−Ｖ属半導体材料からなるホール層（３０）が配置され、その後、ホール層（３０）がレーザ（４０）によって少なくとも部分的に再結晶化される方法が開示される。ＡＳＩＣを熱から保護するために、絶縁層は、多孔性であるか、又は、空洞若しくは反射層を有する。
2018507559.tif 000002
【特許請求の範囲】
【請求項１】
ホールセンサ（１００）において、
・ＡＳＩＣを備えるウェーハ（１０）と、
・前記ウェーハ（１０）のために設けられた絶縁層（２０）であって、前記絶縁層（２０）は、前記ウェーハ（１０）の上に被着されるように又は前記ウェーハ（１０）内に組み込まれるように形成されている、絶縁層（２０）と、
・前記絶縁層（２０）の上に配置されたホール層（３０）であって、前記ホール層（３０）は、少なくとも部分的に再結晶化されるようにレーザ（４０）によって加熱されている、ホール層（３０）と、
を備えることを特徴とする、ホールセンサ（１００）。
【請求項２】
前記絶縁層（２０）は、少なくとも部分的に多孔性である、
請求項１に記載のホールセンサ（１００）。
【請求項３】
前記絶縁層（２０）は、少なくとも１つの空洞（２１）を有する、
請求項１又は２に記載のホールセンサ（１００）。
【請求項４】
ホールセンサ（１００）を製造する方法において、
・ＡＳＩＣを備えるウェーハ（１０）を用意するステップと、
・前記ウェーハ（１０）の上に被着された又は前記ウェーハ（１０）内に組み込まれた絶縁層（２０）を形成するステップと、
・前記絶縁層（２０）の上にホール層（３０）を配置するステップと、
・前記ホール層（３０）が少なくとも部分的に再結晶化されるように、前記ホール層（３０）をレーザ（４０）によって加熱するステップと、
を含むことを特徴とする方法。
【請求項５】
前記絶縁層（２０）を、少なくとも部分的に多孔性に形成し、
前記ホール層（３０）を、前記絶縁層（２０）の上に被着させる、
請求項４に記載の方法。
【請求項６】
前記絶縁層（２０）を、少なくとも１つの空洞（２１）を有するように形成し、
前記ホール層（３０）を、前記絶縁層（２０）の上に被着させる、
請求項４又は５に記載の方法。
【請求項７】
前記レーザ（４０）によって前記ホール層（３０）全体を熱処理する、
請求項４乃至６のいずれか１項に記載の方法。
【請求項８】
前記レーザ（４０）による熱処理の前に前記ホール層（３０）を構造化して、ホール効果のための検出構造が形成されるようにする、
請求項４乃至７のいずれか１項に記載の方法。
【請求項９】
前記ホール効果のための検出構造だけを、前記レーザ（４０）によって熱処理する、
請求項８に記載の方法。
【請求項１０】
前記ウェーハ（１０）の前記ＡＳＩＣを、保護層（５０）によって、例えばアルミニウム層によって、前記レーザ（４０）の放射から保護する、
請求項４乃至９のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホールセンサに関する。本発明はさらに、ホールセンサを製造する方法に関する。
【背景技術】
【０００２】
従来技術
ホールセンサは、使用されているホール材料の電荷担体の移動度が高ければ高いほど、かつ、ホール材料の結晶品質が良好であれば良好であるほど、高性能になる。後者は特に、ホール材料の結晶欠陥において移動する電荷担体の散乱に依存している。
【０００３】
シリコンという材料は、電荷担体の移動度が低いが故に、良好なホール材料ではないという欠点を有する。しかしながら、シリコンは、ＡＳＩＣプロセスに組み込むことが可能であるので、構造技術及び接続技術に対するコストが低くなり、従って、ホールセンサが小さくなる。中程度の性能を有する集積型シリコンホールセンサが公知である。
【０００４】
さらには、より高いホール係数を有する材料であるＩｎＡｓ（インジウム砒素）、ＩｎＳｂ（インジウムアンチモン）、及び、ＧａＡｓ（ガリウム砒素）からなる個別のディスクリートのホールセンサが公知である。例えばＩｎＳｂの場合には、電荷担体の移動度は、シリコンの移動度の約４０倍高い。この差を二乗すると、所望の信号強度を達成するために必要となるホールセンサの電流消費量になる。このようにして、シリコンを含むホールセンサより約１６００倍も良好なホールセンサを実現することが可能となる。
【０００５】
以下の材料と、電荷担体の移動度とが知られている。
【表１】
2018507559.tif 000003
【０００６】
ディスクリートのホールセンサを製造する場合には、良好な結晶品質を達成するために高温が必要となる。このことは、ホール材料の堆積中の高温によって実現され、又は、下流でのマイクロゾーンメルト法によって実現され、このマイクロゾーンメルト法では、ホール材料を含む基板が、溶融温度（ＩｎＳｂの場合には５２５℃）を局地的に超過するように、高温のワイヤの下で沿うように案内される。しかしながら、ＡＳＩＣの信頼性は約４００℃より高温で低下し、しかも、作用が持続する時間が長くなればなるほど、かつ、温度が高くなればなるほど、より大きく低下する。
【０００７】
従って、ＩｎＳｂ、ＧａＡｓ、ＩｎＡｓ、及び、その他のホールセンサは、ＡＳＩＣに集積されていない個別のディスクリート部品としてしか使用することができない。これによって、不利なことに、一方では、構成時及び接続時のコストが過度に高くなり、他方では、モジュールが過度に大きくなり、これは、最近の電子機器のために使用するには不利である。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
発明の開示
従って、本発明の課題は、改善されたホールセンサを提供することである。
【課題を解決するための手段】
【０００９】
上記の課題は、第１の態様によれば、ホールセンサにおいて、
・ＡＳＩＣを備えるウェーハと、
・前記ウェーハのために設けられた絶縁層であって、前記絶縁層は、前記ウェーハの上に被着されるように又は前記ウェーハ内に組み込まれるように形成されている、絶縁層と、
・前記絶縁層の上に配置されたホール層であって、前記ホール層は、少なくとも部分的に再結晶化されるようにレーザによって加熱されている、ホール層と、
を備えるホールセンサによって解決される。
【００１０】
上記の課題は、第２の態様によれば、ホールセンサを製造する方法において、
・ＡＳＩＣを備えるウェーハを用意するステップと、
・前記ウェーハの上に被着された又は前記ウェーハ内に組み込まれた絶縁層を形成するステップと、
・前記絶縁層の上にホール層を配置するステップと、
・前記ホール層が少なくとも部分的に再結晶化されるように、前記ホール層をレーザによって加熱するステップと、
を含む方法によって解決される。
【００１１】
有利には、このようなホール層の熱処理によって、ホールセンサの電荷担体の移動度を格段に改善することが可能となる。好ましくは、このことは、レーザがホール層の材料を少なくとも融点の付近で、また融点より上で加熱することによって実現される。
【００１２】
絶縁層によって、ウェーハのＡＳＩＣ即ち特定用途向け集積回路内に有害な熱エネルギが侵入することが阻止され、これによってＡＳＩＣは、有利には、レーザの熱によって損傷されなくなる。このようにして、ホール素子がセンサ内に組み込まれたホールセンサを提供することが可能となる。このようにして有利には、ホールセンサのハイブリッドの構成が不要となる。なぜなら、ホールセンサのための追加的な個別のチップが不要となるからである。これによって、有利には、ホールセンサを備える電子機器（例えばスマートフォン）の平坦な構造が支援されている。
【００１３】
本ホールセンサ及び本方法の有利な発展形態は、従属請求項の対象である。
【００１４】
本ホールセンサの１つの有利な発展形態は、前記絶縁層が少なくとも部分的に多孔性であることを特徴とする。このようにして、絶縁層の熱絶縁効果をさらに一層向上させることができ、これによって、ウェーハ内のＡＳＩＣの保護をより改善することが可能となる。さらには、これによって、ホール層をレーザによってより容易に溶融することが可能となる。このようにして、マイクロメカニクスから公知の構造をホールセンサのために使用することが可能となる。
【００１５】
本ホールセンサのさらに別の１つの有利な発展形態は、前記絶縁層が少なくとも１つの空洞を有することを特徴とする。このようにして、これによって実現される絶縁層の膜が、低熱容量という利点を獲得する、ホールセンサの特別な技術的構成を実現することが可能となる。
【００１６】
本方法の１つの有利な発展形態では、前記レーザによって前記ホール層全体が熱処理される。このようにしてレーザを、ただ１回の設定に基づいてホール層の表面全体にわたってエネルギ効率的に移動させることが可能となる。
【００１７】
本方法のさらに別の１つの有利な発展形態では、前記レーザによる熱処理の前に前記ホール層が構造化され、ホール効果のための検出構造が形成される。このようにしてホール層を事前に構造化しておくことにより、有利には、レーザによる後続の熱処理を検出構造だけに限定すればよくなることが達成される。
【００１８】
本方法のさらに別の１つの有利な発展形態では、前記ホール層は、前記ホール効果のための検出構造が設けられている場所だけが前記レーザによって処理される。これによって、有利には、ホール効果のための検出構造をレーザの位置決め装置によって識別することが可能となり、これによってレーザを効率的にかつ短時間だけ動作させることが可能となることが支援されている。さらには、このようにして、ホール層の熱処理された領域の縁部を後処理する必要がなくなる。
【００１９】
本方法のさらに別の１つの有利な発展形態では、前記ウェーハの前記ＡＳＩＣは、保護層によって、例えばアルミニウム層によって、前記レーザの放射から保護されている。これによって、ホール効果のための検出構造の近傍を不所望にもレーザの放射が通過した場合に、レーザの放射エネルギが無害になる。これによって、脆弱な特定用途向け集積回路を損傷から保護することが可能となる。
【００２０】
以下では、本発明のさらなる特徴及び利点について、複数の図面に基づいて詳細に説明する。ここで、明細書及び図面における説明とは関係なく、また、請求項における引用関係とは関係なく、全ての特徴が本発明の対象となる。図面は、特に本発明の本質をなす原理を説明するために考案されており、必ずしも縮尺通りには図示されていない。
【図面の簡単な説明】
【００２１】
【図１】ホールセンサのための配置構成の横断面図である。
【図２】図１の配置構成のホール層のレーザ処理の原理図である。
【図３】レーザによるホール層の熱処理の経過を示す図である。
【図４】レーザによるホール層の熱処理の経過を示す図である。
【図５】レーザによるホール層の熱処理の経過を示す図である。
【図６】レーザによるホール層の熱処理のさらに別の経過を示す図である。
【図７】レーザによるホール層の熱処理のさらに別の経過を示す図である。
【図８】レーザによるホール層の熱処理のさらに別の経過を示す図である。
【図９】レーザによるホール層の熱処理のさらに別の経過を示す図である。
【図１０】レーザによるホール層の熱処理のさらに別の経過を示す図である。
【図１１】レーザによるホール層の熱処理のさらに別の経過を示す図である。
【図１２】ホールセンサのためのさらに別の配置構成の横断面図である。
【図１３】ホールセンサのためのさらに別の配置構成の横断面図である。
【図１４】ホールセンサのための複数の択一的な配置構成の横断面図である。
【図１５】ホールセンサのための複数の択一的な配置構成の横断面図である。
【図１６】ホールセンサのための複数の択一的な配置構成の横断面図である。
【図１７】本発明に係る方法の実施形態の経過を示す図である。
【発明を実施するための形態】
【００２２】
実施形態の説明
本発明によれば、ウェーハと絶縁層とを備える配置構成の上に、まず始めに比較的低温の堆積温度（約２５０℃乃至約４００℃）でホール層を堆積させ、次いで、このホール層にレーザを一時的に照射し、これによって、ホール層において再結晶化プロセスが実施されるようにし、このようにして、ホール層の電荷担体の移動度を高めて増加させることが提案される。
【００２３】
図１は、ウェーハ１０を備えるホールセンサのための配置構成の横断面図を示し、ウェーハ１０は、当該ウェーハ１０内に形成された特定用途向け集積回路（ＡＳＩＣ、図示せず）を備え、ウェーハ１０の上には熱絶縁層２０が配置されている。熱絶縁層２０は、例えばシリコン酸化物、シリコン窒化物、酸窒化物、ポリイミド、低誘電率（Ｌｏｗ−ｋ）の誘電体トリカ（Ｄｉｅｌｅｋｔｒｉｋｕｍｔｒｉｃａ）、多孔質シリコン、多孔質酸化物、又は、真空空洞を有する上記の材料のうちの１つなどとすることができる。しかしながら、これに代えて又はこれに加えて、絶縁層２０を既にＡＳＩＣと共にウェーハ１０内に含めてもよく又は組み込んでもよい。その後、絶縁層２０の上に、例えば、ＩｎＳｂ、ＧａＡｓ、ＩｎＡｓ、又は、他のＩＩＩ−Ｖ族半導体材料の形態のホール層３０が堆積される。絶縁層２０をウェーハ１０内に組み込む場合には、絶縁層２０の幾何形状的寸法は、ホール層３０の幾何形状的寸法に基づいて設計される。
【００２４】
図２は、図１と同一の配置構成を図示しており、ホール層３０が電磁放射源によって、好ましくはレーザ４０によって一時的に、かつ、少なくとも部分的に熱処理されることを示すことを企図している。図２には、レーザ４０の放射作用が矢印によって示されている。レーザ４０の熱エネルギは、ホール層３０を貫通し、絶縁層２０に侵入し、そこで吸収される。このようにして、レーザ４０の熱は、ウェーハ１０内に入って作用することができず、従って、特定用途向け集積回路（ＡＳＩＣ）を損傷し得ない。
【００２５】
図３乃至図５は、ホールセンサを製造する方法の原理的なプロセスシーケンスを示す。レーザ４０は、レーザスポット４１を形成し、このレーザスポット４１は、ホール層３０にわたって移動し、これによって、ホール層３０の局所的かつ一時的な加熱を引き起こし、ひいてはホール層３０の再結晶化を引き起こす。有利には、例えばＩＲレーザのような別の方法で集束された光を使用することも可能である。
【００２６】
図３には、レーザ４０によって形成されたレーザスポット４１が、部分的にホール層３０にわたって導かれることが示されている。その結果、ホール層３０の材料がまず液状化し、その後、ホール層３０の再結晶化領域３１が形成される。再結晶化領域３１では、上述したように電荷担体又は電子の移動度が高められている。図４及び図５から見て取れるように、レーザスポット４１は、ホール層３０にわたって位置に関して規定された通りに線形に移動され、その結果、図５から見て取れるように、ホール効果のための十字型の検出構造（“ホール十字（Ｈａｌｌｋｒｅｕｚ）”）が得られる。この十字型の検出構造は、約１０μｍ乃至約２００μｍの寸法範囲にあり、ホール効果を検出するために設けられている。
【００２７】
図６乃至図８には、これに代わるプロセスシーケンスが示されており、この場合には、ホール層３０の表面全体がレーザスポット４１によって照射され、従って、再結晶化領域３１は、ホール層３０の表面全体にわたって延在している。この場合には、図３乃至図５のプロセスシーケンスと比較して有利には、レーザ４０のスイッチオン・オフを滅多に実施しなくてもよくなり、これによって、レーザ４０のより簡単かつより高エネルギ効率の動作が支援されている。
【００２８】
図９乃至図１１には、これに代わるさらに別のプロセスシーケンスが図示されている。この場合には、ホール層３０はまず、図３乃至図８のプロセスシーケンスと同じように絶縁層２０の上に全面的に堆積される。その後、ホール層３０が構造化され、使用されない材料が除去される（例えばリソグラフィ、エッチング、レジスト除去などによって）。このようにしてホール層３０に、ホール効果のための検出構造が形成され、図９に図示されているように、この検出構造の上にレーザスポット４１が位置決めされる。即ち、レーザスポット４１を検出構造にわたって移動させることにより、ホール層３０の再結晶化プロセスがこの検出構造に制限される。このようにして有利には、イオン放射源による検出構造の縁部の後処理が不要となり、これによって検出構造の縁部が損傷されなくなる。
【００２９】
ホール層３０の近傍を通過するレーザ放射が、ＡＳＩＣ即ち特定用途向け集積回路を備えるウェーハ１０に到達する可能性を回避するため、また、これによって起こりうるＡＳＩＣ即ち特定用途向け集積回路の損傷を回避するために、ホール層３０の下にある絶縁層２０内に保護層５０又は中間層が配置されている。この保護層５０は、絶縁層２０への有害なレーザ放射を反射する、例えばアルミニウムからなる反射層（Ｌｉｇｈｔ  Ｐｒｏｔｅｃｔｉｏｎ  Ｓｈｉｅｌｄ）として構成することができる。図１２は、このような反射層を備えるホールセンサのための配置構成を示す。
【００３０】
図１３は、１つの変形例の反射層を備えるホールセンサの横断面図を示し、この場合には、反射層は、少なくとも部分的に打ち抜かれるように又は穿孔されるように構成されている。このようにしてホール層３０と、ウェーハ１０の特定用途向け集積回路とを導電的に接続する電気的な貫通コンタクト６０を形成することができる。このようにして有利には、ホール層３０と、ＡＳＩＣ即ち特定用途向け集積回路との間の電気的な接続部の個数を増加させることができる。もちろん、さらに別の保護層５０又は複数の保護層５０を備える配置構成も考えられる。
【００３１】
図１４は、ホールセンサのための配置構成の基本形の横断面図を改めて示す。図１５は、絶縁層２０の１つの変形例を示し、この場合には、絶縁層２０は、少なくとも部分的に多孔性に形成されている。絶縁層２０の構造化は、公知のマイクロメカニカル方法（ＭＥＭＳプロセス）によって形成することができる。このようにして、絶縁層２０の熱絶縁効果をさらに向上させることができ、これによって有利には、ホール層３０を熱処理するためのレーザ４０の電力消費量を低減することができる。
【００３２】
図１６は、絶縁層２０のさらに別の変形例を示し、この場合には、絶縁層２０は、好ましくは真空で満たされている少なくとも１つの空洞２１を有する。このようにして、絶縁層２０の、ホール層３０に相接している表面に、絶縁層２０の膜状の構造が形成される。この膜状の構造は、熱容量が小さいので、特別なホールセンサのために有用であり得る。
【００３３】
その結果として、有利には、マイクロメカニカル構造を、ホール層３０によってコーティングすることができる。これによって、有利には、ホールセンサ素子のためのデザインの多様性を向上させることができる。図１４乃至図１６に図示された絶縁層２０の任意の組合せも考えられる。
【００３４】
図１７は、本発明に係る方法の実施形態の原理的な経過を示す。
【００３５】
ステップ２００では、ＡＳＩＣを備えるウェーハ１０が用意される。
【００３６】
ステップ２１０では、ウェーハ１０の上に被着された又はウェーハ１０内に組み込まれた絶縁層２０が形成される。
【００３７】
ステップ２２０では、絶縁層２０の上にホール層３０が配置される。
【００３８】
最後にステップ２３０では、ホール層３０が少なくとも部分的に再結晶化されるように、ホール層３０がレーザ４０によって加熱される。
【００３９】
以上をまとめると、本発明によれば、絶縁層の上に、まず始めに比較的低温でホール層を堆積させ、次いで、電荷担体の移動度を増加させるためにこのホール層をレーザによって後処理する、ホールセンサを製造する方法と、この方法によって製造されたホールセンサとが提案される。このことは、レーザの一時的な加熱によってホール層の内部で実施される再結晶化プロセスによって達成され、なお、ホール層の加熱は、少なくともホール層の融点の付近で、好ましくは融点より上で実施される。
【００４０】
ホール層を絶縁層の所定の表面上に配置することによって、温度に脆弱な特定用途向け集積回路即ちＡＳＩＣ（例えばホールセンサのための評価回路）を充分に無傷に留めることが支援されている。これによってさらに、配置構成全体のより簡単かつ平坦な構造が支援されている。なぜなら、ホール素子をセンサ内に完全に組み込むことが可能となるからである。
【００４１】
本発明によれば、有利には、例えば、小さいパッケージユニットに組み込み可能な、ＩＩＩ−Ｖ族半導体ホールセンサをベースにした電子コンパスを製造することが可能となる。
【００４２】
当業者は、本発明の本質を逸脱することなく、上に記載されていない実施形態も実現するであろう。
【図１】
2018507559.tif 000004
【図２】
2018507559.tif 000005
【図３】
2018507559.tif 000006
【図４】
2018507559.tif 000007
【図５】
2018507559.tif 000008
【図６】
2018507559.tif 000009
【図７】
2018507559.tif 000010
【図８】
2018507559.tif 000011
【図９】
2018507559.tif 000012
【図１０】
2018507559.tif 000013
【図１１】
2018507559.tif 000014
【図１２】
2018507559.tif 000015
【図１３】
2018507559.tif 000016
【図１４】
2018507559.tif 000017
【図１５】
2018507559.tif 000018
【図１６】
2018507559.tif 000019
【図１７】
2018507559.tif 000020
【手続補正書】
【提出日】平成29年8月18日(2017.8.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ホールセンサ（１００）において、
・ＡＳＩＣを備えるウェーハ（１０）と、
・前記ウェーハ（１０）のために設けられた絶縁層（２０）であって、前記絶縁層（２０）は、前記ウェーハ（１０）の上に被着されるように又は前記ウェーハ（１０）内に組み込まれるように形成されている、絶縁層（２０）と、
・前記絶縁層（２０）の上に配置された、ＩＩＩ／Ｖ族半導体材料からなるホール層（３０）であって、前記ホール層（３０）は、少なくとも部分的に再結晶化されるようにレーザ（４０）によって加熱されており、これによって前記ホール層（３０）の電荷担体の移動度が増加させられている、ホール層（３０）と、
を備えることを特徴とする、ホールセンサ（１００）。
【請求項２】
前記絶縁層（２０）は、少なくとも部分的に多孔性である、
請求項１に記載のホールセンサ（１００）。
【請求項３】
前記絶縁層（２０）は、少なくとも１つの空洞（２１）を有する、
請求項１又は２に記載のホールセンサ（１００）。
【請求項４】
ホールセンサ（１００）を製造する方法において、
・ＡＳＩＣを備えるウェーハ（１０）を用意するステップと、
・前記ウェーハ（１０）の上に被着された又は前記ウェーハ（１０）内に組み込まれた絶縁層（２０）を形成するステップと、
・前記絶縁層（２０）の上に、ＩＩＩ／Ｖ族半導体材料からなるホール層（３０）を配置するステップと、
・前記ホール層（３０）が少なくとも部分的に再結晶化されるように、前記ホール層（３０）をレーザ（４０）によって加熱して、前記ホール層（３０）の電荷担体の移動度を増加させるステップと、
を含むことを特徴とする方法。
【請求項５】
前記絶縁層（２０）を、少なくとも部分的に多孔性に形成し、
前記ホール層（３０）を、前記絶縁層（２０）の上に被着させる、
請求項４に記載の方法。
【請求項６】
前記絶縁層（２０）を、少なくとも１つの空洞（２１）を有するように形成し、
前記ホール層（３０）を、前記絶縁層（２０）の上に被着させる、
請求項４又は５に記載の方法。
【請求項７】
前記レーザ（４０）によって前記ホール層（３０）全体を熱処理する、
請求項４乃至６のいずれか１項に記載の方法。
【請求項８】
前記レーザ（４０）による熱処理の前に前記ホール層（３０）を構造化して、ホール効果のための検出構造が形成されるようにする、
請求項４乃至７のいずれか１項に記載の方法。
【請求項９】
前記ホール効果のための検出構造だけを、前記レーザ（４０）によって熱処理する、
請求項８に記載の方法。
【請求項１０】
前記ウェーハ（１０）の前記ＡＳＩＣを、保護層（５０）によって、例えばアルミニウム層によって、前記レーザ（４０）の放射から保護する、
請求項４乃至９のいずれか１項に記載の方法。
【手続補正書】
【提出日】平成29年9月12日(2017.9.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ホールセンサ（１００）において、
・ＡＳＩＣを備えるウェーハ（１０）と、
・前記ウェーハ（１０）のために設けられた絶縁層（２０）であって、前記絶縁層（２０）は、前記ウェーハ（１０）の上に被着されるように又は前記ウェーハ（１０）内に組み込まれるように形成されている、絶縁層（２０）と、
・前記絶縁層（２０）の上に配置された、ＩＩＩ／Ｖ族半導体材料からなるホール層（３０）であって、前記ホール層（３０）は、少なくとも部分的に再結晶化されていることによって前記ホール層（３０）の電荷担体の移動度が増加させられている、ホール層（３０）と、
を備えることを特徴とする、ホールセンサ（１００）。
【請求項２】
前記絶縁層（２０）は、少なくとも部分的に多孔性である、
請求項１に記載のホールセンサ（１００）。
【請求項３】
前記絶縁層（２０）は、少なくとも１つの空洞（２１）を有する、
請求項１又は２に記載のホールセンサ（１００）。
【請求項４】
ホールセンサ（１００）を製造する方法において、
・ＡＳＩＣを備えるウェーハ（１０）を用意するステップと、
・前記ウェーハ（１０）の上に被着された又は前記ウェーハ（１０）内に組み込まれた絶縁層（２０）を形成するステップと、
・前記絶縁層（２０）の上に、ＩＩＩ／Ｖ族半導体材料からなるホール層（３０）を配置するステップと、
・前記ホール層（３０）が少なくとも部分的に再結晶化されるように、前記ホール層（３０）をレーザ（４０）によって熱処理して、前記ホール層（３０）の電荷担体の移動度を増加させるステップと、
を含むことを特徴とする方法。
【請求項５】
前記絶縁層（２０）を、少なくとも部分的に多孔性に形成し、
前記ホール層（３０）を、前記絶縁層（２０）の上に被着させる、
請求項４に記載の方法。
【請求項６】
前記絶縁層（２０）を、少なくとも１つの空洞（２１）を有するように形成し、
前記ホール層（３０）を、前記絶縁層（２０）の上に被着させる、
請求項４又は５に記載の方法。
【請求項７】
前記レーザ（４０）によって前記ホール層（３０）全体を熱処理する、
請求項４乃至６のいずれか１項に記載の方法。
【請求項８】
前記レーザ（４０）による熱処理の前に前記ホール層（３０）を構造化して、ホール効果のための検出構造が形成されるようにする、
請求項４乃至７のいずれか１項に記載の方法。
【請求項９】
前記ホール効果のための検出構造だけを、前記レーザ（４０）によって熱処理する、
請求項８に記載の方法。
【請求項１０】
前記ウェーハ（１０）の前記ＡＳＩＣを、保護層（５０）によって、前記レーザ（４０）の放射から保護する、
請求項４乃至９のいずれか１項に記載の方法。
【請求項１１】
前記保護層（５０）は、アルミニウム層である、
請求項１０に記載の方法。
【国際調査報告】
2018507559.tif 000021
2018507559.tif 000022
2018507559.tif 000023
2018507559.tif 000024
2018507559.tif 000025
2018507559.tif 000026