(57)【要約】  半導体アセンブリは、下側電気接点及び上側電気接点を備えている半導体ダイを含んでいる。リードフレームは、半導体ダイの下側電気接点に電気的に且つ機械的に接続されている下側ダイパッドを有している。上側導電性部材は、半導体ダイの上側電気接点に電気的に且つ機械的に接続されている第１の部分を有している。リード端子は、上側導電性部材の第２の部分に電気的に且つ機械的に接続されている表面部分を有している。リード端子の表面部分及び／又は上側導電性部材の第２の部分が、一連の溝を有している。パッケージング材料は、半導体ダイとリードフレームの少なくとも一部分と上側導電性部材の少なくとも一部分とリード端子の少なくとも一部分とをカプセル化している。
2018517302.tif 000002
【特許請求の範囲】
【請求項１】
下側電気接点及び上側電気接点を備えている半導体ダイと、
前記半導体ダイの前記下側電気接点に電気的に且つ機械的に接続されている下側ダイパッドを有しているリードフレームと、
前記半導体ダイの前記上側電気接点に電気的に且つ機械的に接続されている第１の部分を有している上側導電性部材と、
前記上側導電性部材の第２の部分に電気的に且つ機械的に接続されている表面部分を有しているリード端子であって、前記リード端子の前記表面部分及び／又は前記上側導電性部材の前記第２の部分が、一連の溝を有している、前記リード端子と、
前記半導体ダイと前記リードフレームの少なくとも一部分と前記上側導電性部材の少なくとも一部分と前記リード端子の少なくとも一部分とをカプセル化しているパッケージング材料と、
を備えていることを特徴とする半導体アセンブリ。
【請求項２】
一連の前記溝が、前記リード端子の前記表面部分に配置されていることを特徴とする請求項１に記載の半導体アセンブリ。
【請求項３】
一連の前記溝が、前記上側導電性部材の前記第２の部分に配置されていることを特徴とする請求項１に記載の半導体アセンブリ。
【請求項４】
前記溝が、Ｖ字状の断面を有していることを特徴とする請求項１に記載の半導体アセンブリ。
【請求項５】
一連の前記溝が、平行線のパターンを規定していることを特徴とする請求項１に記載の半導体アセンブリ。
【請求項６】
一連の前記溝が、格子状のパターンを規定していることを特徴とする請求項１に記載の半導体アセンブリ。
【請求項７】
前記半導体アセンブリが、前記リード端子の前記表面部分を前記上側導電性部材の前記第２の部分に電気的に且つ機械的に接続している第１の導電性接着剤を備えていることを特徴とする請求項１に記載の半導体アセンブリ。
【請求項８】
前記半導体アセンブリが、前記上側導電性部材の前記第１の部分を前記半導体ダイの前記上側電気接点に電気的に且つ機械的に接続している第２の導電性接着剤を備えていることを特徴とする請求項７に記載の半導体アセンブリ。
【請求項９】
前記第１の導電性接着剤と前記第２の導電性接着剤とが、半田を含んでいることを特徴とする請求項８に記載の半導体アセンブリ。
【請求項１０】
前記半導体ダイが、ダイオードとされることを特徴とする請求項１に記載の半導体アセンブリ。
【請求項１１】
前記半導体ダイが、過渡電圧サプレッサとされることを特徴とする請求項１に記載の半導体アセンブリ。
【請求項１２】
前記半導体ダイが、ＬＥＤとされることを特徴とする請求項１に記載の半導体アセンブリ。
【請求項１３】
半導体アセンブリを形成するための方法において、
半田をリードフレームのダイパッドに塗布するステップと、
半導体ダイの下側電極が前記半田と接触するように、前記半導体ダイを前記ダイパッドに位置決めするステップと、
半田を前記半導体ダイの上側電極に塗布するステップと、
所定のパターンの溝をリード端子の表面部分に形成するステップと、
半田を、前記リード端子の、前記溝が形成されている前記表面部分に塗布するステップと、
導電性部材の近位部分が前記半導体ダイの前記上側電極の半田と接触するように、且つ、前記導電性部材の遠位部分が前記リード端子の、前記溝が形成されている前記表面部分の半田と接触するように、前記導電性部材を位置決めするステップと、
前記半導体ダイの前記上側電極の半田と、前記リード端子の前記表面部分の半田と、前記ダイパッドの半田とがリフローするように加熱するステップと、
半導体チップと前記リードフレームの少なくとも一部分と前記導電性部材の少なくとも一部分と前記リード端子の少なくとも一部分とをパッケージング材料にカプセル化するステップと、
を備えていることを特徴とする方法。
【請求項１４】
一連の前記溝が、前記リード端子の前記表面部分に形成されていることを特徴とする請求項１３に記載の方法。
【請求項１５】
一連の前記溝が、前記導電性部材の第２の部分に形成されていることを特徴とする請求項１３に記載の方法。
【請求項１６】
前記溝が、Ｖ字状の断面を有していることを特徴とする請求項１３に記載の方法。
【請求項１７】
一連の前記溝が、平行線のパターンを規定していることを特徴とする請求項１３に記載の方法。
【請求項１８】
一連の前記溝が、格子状のパターンを規定していることを特徴とする請求項１３に記載の方法。
【請求項１９】
半導体アセンブリを形成するための方法において、
導電性接着剤をリードフレームのダイパッドに塗布するステップと、
半導体ダイの下側電極が前記導電性接着剤と接触するように、前記半導体ダイを前記ダイパッドに位置決めするステップと、
導電性接着剤を前記半導体ダイの上側電極に塗布するステップと、
所定のパターンの溝をリード端子の表面部分に形成するステップと、
導電性接着剤を、前記リード端子の、前記溝が形成されている前記表面部分に塗布するステップと、
導電性部材の近位部分が前記半導体ダイの前記上側電極の前記導電性接着剤と接触するように、且つ、前記導電性部材の遠位部分が前記リード端子の、前記溝が形成されている前記表面部分の前記導電性接着剤と接触するように、前記導電性部材を位置決めするステップと、
前記半導体ダイの前記上側電極の前記導電性接着剤と、前記リード端子の前記表面部分の前記導電性接着剤と、前記ダイパッドの前記導電性接着剤とがリフローするように加熱するステップと、
半導体チップと、前記リードフレームの少なくとも一部分と、前記導電性部材の少なくとも一部分と、前記リード端子の少なくとも一部分とをパッケージング材料にカプセル化するステップと、
を備えていることを特徴とする方法。
【請求項２０】
所定のパターンの前記溝が、一連の平行な溝を含んでいることを特徴とする請求項１９に記載の方法。
【請求項２１】
所定のパターンの前記溝が、格子状のパターンを含んでいることを特徴とする請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
電気産業の急速な成長が、多数の特徴／機能をサポートするために高出力アーキテクチャで動作する一層小型化された電気デバイスに対するニーズを生み出している。一般に、高出力デバイスは、大電流をサポートしており、非常に高い出力を生み出すので、電子デバイスに効率的な熱放射能力を要求する。一般的な二端子表面実装型ディスクリート電力半導体は、陰極／半導体ダイ又は半導体チップの底面が取り付けられているリードフレームと、陽極／半導体ダイの頂面に接続されているクリップとから成る。製造業者は、金属薄膜をリードフレームのリードに接続するために、金線やアルミニウム線の代わりに、高出力デバイスのための導電性クリップの利用を開始している。
【背景技術】
【０００２】
一般に、導電性クリップを高出力デバイスの構成部品に取り付けるためのクリップ取付プロセスは、導電性クリップをクリップリールから切断するステップと、導電性クリップをクリップリールから採集するステップと、導電性クリップをダイ表面に取り付けるステップとを含んでいる。しかしながら、導電性クリップを利用することによって、クリップの移動という問題が発生する。このような問題によって、半導体パッケージの製造が一層困難となると共に製造コストが上昇し、一時間当たりの製造数（ＵＰＨ）が減少する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の一の実施態様では、半導体アセンブリは、下側電気接点及び上側電気接点を備えている半導体ダイを含んでいる。リードフレームは、半導体ダイの下側電気接点に電気的に且つ機械的に接続されている下側ダイパッドを有している。上側導電性部材は、半導体ダイの上側電気接点に電気的に且つ機械的に接続されている第１の部分を有している。リード端子は、上側導電性部材の第２の部分に電気的に且つ機械的に接続されている表面部分を有している。リード端子の表面部分及び／又は上側導電性部材の第２の部分が、一連の溝を有している。パッケージング材料は、半導体ダイとリードフレームの少なくとも一部分と上側導電性部材の少なくとも一部分とリード端子の少なくとも一部分とをカプセル化している。
【課題を解決するための手段】
【０００４】
本発明の他の実施態様では、半導体アセンブリを形成するための方法が提供される。当該方法では、導電性接着剤がリードフレームのダイパッドに塗布される。半導体ダイの下側電極が導電性接着剤と接触するように、半導体ダイがダイパッドに位置決めされる。導電性接着剤が、半導体ダイの上側電極に塗布される。所定のパターンの溝が、リード端子の表面部分に形成される。導電性接着剤が、溝が形成されているリード端子の表面部分に塗布される。導電性部材の近位部分と半導体ダイの上側電極の導電性接着剤とが接触するように、且つ、導電性部材の遠位部分と溝が形成されているリード端子の表面部分の導電性接着剤とが接触するように、導電性部材が位置決めされる。半導体ダイの上側電極の導電性接着剤と、リード端子の表面部分の導電性接着剤と、ダイパッドの導電性接着剤とがリフローするように加熱される。半導体チップと、リードフレームの少なくとも一部分と、上側導電性部材の少なくとも一部分と、リード端子の少なくとも一部分とが、パッケージング材料にカプセル化される。
【図面の簡単な説明】
【０００５】
【図１】半導体チップパッケージの一例の断面図である。
【図２ａ】導電性部材が所定位置に配置される前のチップサブアセンブリの平面図である。
【図２ｂ】導電性部材１２５が所定位置に配置され、且つ、半田がリフローされた後のチップサブアセンブリを表わす。
【図３】導電性部材が所定位置に配置される前におけるチップサブアセンブリの平面図である。図３では、一連の平行な溝が、結合強度を高めると共に半田のリフロー後におけるクリップシフトを低減するために、リード端子の表面に形成されている。
【図４】は、導電性部材が所定位置に配置される前における他のチップサブアセンブリの平面図である。図４では、格子状のパターンの溝が、結合強度を高めると共に半田のリフロー後におけるクリップシフトを低減するために、リード端子の表面に形成されている。
【図５】電気的接触を提供するためのクリップを具備する半導体パッケージアセンブリを形成するための方法の一例を表わすフロー図である。
【発明を実施するための形態】
【０００６】
半導体パッケージアセンブリは、半導体ダイと導電性クリップとを含んでおり、高出力用途に適合している。クリップボンディングは、例えば表面実装パッケージ、パワーパッケージ、及びブリッジ整流器パッケージのような多数の半導体パッケージアセンブリで利用されている。一の実施例では、組立プロセスは、半導体ダイが実装されているダイパッドの間における第１の結合を形成するステップと、半導体ダイとクリップの導電性部材との間における第２の結合を形成するステップとを含んでいる。第３の結合は、導電性部材とリード端子との間に形成されており、導電性部材とリード端子とが、クリップを集約的に形成している。第３の結合を形成している導電性部材の表面及び／又はリード端子の表面が溝を有しており、これにより、その後の半田リフロー工程の際において、結合の強度を高めると共にクリップの移動量を低減させる。
【０００７】
半導体アセンブリ及び半導体アセンブリを形成するための方法の実施例について十分に理解するために、以下に詳述する。しかしながら、このような詳細な説明がなくとも、当業者であれば、本明細書で説明する当該アセンブリ及び当該方法が実施可能であることを理解することができるだろう。他の実施例では、本明細書で説明する実施例の説明が不用意に曖昧になることを回避するために、周知の構造及び機能について図示及び詳述しない。
【０００８】
図１は、半導体チップパッケージ１００の一例を概略的に表わす断面図である。図示の如く、ダイすなわちチップ１１０は、リードフレーム１２０のダイパッド１１５に載置されている。例えば、ダイ１１０は、例えばダイオード、過渡電圧サプレッサ、又はＬＥＤのような２つの端子装置とされる。ダイ１１０は、ダイパッド１１５とダイ１１０の下側表面に配置された電極との間において電気的接触を確立するように、半田１４０を利用することによって、ダイパッド１１５の表面に半田付けされている。同様に、ダイ１１０は、半田１４５を利用することによって、導電性部材１２５の、ダイ１１０に対して近位に位置する端部の表面に半田付けされている。半田１４５は、導電性部材１２５とダイ１１０の上側表面に配置された電極との電気的接触を確立している。ダイ１１０の電極は、ダイ１１０の内部の対応する半導体装置構造体と電気的に接触している金属又は他の導電性材料の露出した領域から形成されている。
【０００９】
ダイパッド１１５と導電性部材１２５とは、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル、若しくはチタン（Ｔｉ）、又は銅基合金、アルミニウム基合金、ニッケル基合金、若しくはチタン基合金のような任意の適切な導電性材料から形成されている。
【００１０】
導電性部材１２５の、ダイ１１０に対して遠位に位置する端部は、リード端子１３５の上側表面１５５と電気的に接触している接触面１３０を有している。半田１５０は、接触面１３０とリード端子１３５の上側表面１５５との間における接触を確立するために利用される。導電性部材１２５とリード端子１３５とが導電性クリップを形成している。
【００１１】
パッケージング筐体１７０が、半導体装置の構成部品の周りに形成されている。特にダイ１１０、ダイパッド１１５、導電性部材１２５、半田１４０，１４５，１５０、リードフレーム１２０の一部分、及びリード端子１３５の一部分が、エポキシ化合物又は半導体装置に対して適切な他の適合可能な化合物にカプセル化すなわち封入されている。
【００１２】
パッケージの組立工程の際に、導電性クリップは、ダイ１１０の上側表面とリード端子１３５の上側表面との両方に半田を載置することによって形成される。導電性部材１２５は、半田の上方に配置されており、ダイ１１０とリード端子１３５との間においてブリッジのように作用する。アセンブリは、適切に位置決めされた後に、半田をリフローするために炉の内部で加熱され、これにより、導電性部材１２５は、冷却後に所定位置に固定される。
【００１３】
組立工程の際に時折発生する問題として、リフローの後に導電性部材１２５の位置が導電性部材１２５についての指定位置から変位することが挙げられる。当該問題について、図２ａ及び図２ｂを参照しつつ説明する。図２ａは、導電性部材が所定位置に配置される前のチップサブアセンブリの平面図である。図示の如く、半田ペースト１８０が、ダイ１１０の上側表面とリード端子１３５の上側表面との両方に塗布されている。図２ｂは、導電性部材１２５が所定位置に配置され、且つ、半田がリフローされた後のチップサブアセンブリを表わす。この場合、導電性部材１２５は、リフロー前の導電性部材１２５の位置から所定距離で、ｘ方向（すなわち図１に表わす点Ａと点Ｂとを結ぶ線に沿った方向）に変位している。
【００１４】
上述のクリップシフトは様々な品質問題の原因となるので、その結果として、半導体装置の故障を含む半導体製品の性能低下をもたらす。例えば、半導体装置の短絡や大電流の漏電のような問題が発生する場合がある。
【００１５】
理論に制限されず、図１に表わす点Ａと点Ｂとに形成されている結合部同士の間における結合強度に不均衡が生じることによって、クリップシフトが発生する場合がある。特に、点Ａにおける近位結合部は、導電性部材１２５と半田１４５とダイ１１０とによって形成されており、導電性部材１２５が銅から形成されている場合には、銅層と半田層とチップ金属（例えば金）とから成る。一方、点Ｂにおける遠位結合部は、導電性部材１２５と半田とリード端子１３５とによって形成されており、リード端子１３５が銅から形成されている場合には、銅層と半田層と銅層とから成る。異なる材料によって２つの結合部を形成することによって、異なる結合強度を得ることができる。
【００１６】
従来技術に基づくチップの組立工程では、クリップシフトが、処理条件を調整することによって制御される場合がある。例えば、半田ペーストの使用量と半田リフローの温度分布とが、クリップシフトを低減するように調整される。しかしながら、他にも問題が存在するとはいえ、これら技術では、半田ペーストの使用量と半田リフローの温度分布とが常に一定しないので、半導体パッケージ同士の構造的なバラツキの原因となる。
【００１７】
処理条件を調整する代わりに、本明細書で説明する工程は、導電性部材１２５及び／又はリード端子１３５の、遠位結合部が形成されている表面に配設されている溝を利用する。溝は、例えばＶ字状やＵ字状のような任意の形状の断面を有している。さらに、溝は、例えば平行線のパターン、水平線及び垂直線から成る格子状のパターン、平行線を含む菱形状のパターン、又は不規則パターン若しくは非周期性パターン等のような、様々な態様のパターンで形成されている。このような溝は、導電性部材１２５を導電性部材１２５が配置されている位置に維持するように、クリップフレームのシフトを効果的に制御することができる。
【００１８】
図２ａと同様に、図３は、導電性部材が所定位置に配置される前のチップサブアセンブリの平面図である。この場合には、平行線のパターンを規定している溝１６５が、遠位結合部Ｂを形成しているリード端子１３５の表面に形成されている。図４は、溝１６５が格子状のパターンを規定している位置に導電性部材が配置される前のチップサブアセンブリの他の平面図である。
【００１９】
上述のように溝を利用することによって、様々なパッケージアセンブリ用途においてクリップシフトが低減される。例えば複数の半導体チップパッケージを形成するための一のプロセスにおいて、導電性部材がダイに載置された時と半田リフローされた後の時との間における導電性部材の変位は、溝が表面に形成されていない場合には、２．５２ｍｉｌ〜７．８１ｍｉｌである。しかしながら、平行なパターンの溝が導電性部材の表面に形成された場合には、当該変位が約−１．１９ｍｉｌ〜４．２１ｍｉｌに低減される。同様に、格子状のパターンの溝が利用される場合には、当該変位が−１．４１ｍｉｌ〜３．３０ｍｉｌに低減される。
【００２０】
図５は、電気的接続を提供するためのクリップを具備する半導体パッケージアセンブリを形成するための方法の一例を表わすフロー図である。組立プロセスは、リードフレームを形成するステップと、クリップ構造体を形成するステップとを含んでおり、クリップ構造体を形成するステップには、導電性部材に電気的に且つ機械的に接続可能とされるリード端子の表面に溝を形成すること、及び、導電性部材を半導体ダイの電極に電気的に且つ機械的に接続することが含まれている。
【００２１】
ブロック４０５において、半田がリードフレーム１２０のダイパッド１１５の１つ以上の部分に塗布される。ブロック４１０において、半導体ダイ１１０の第１の表面が半田面に取り付けられる。第１の表面は半導体ダイの底面であるが、他の実施例でもそのように限定される訳ではない。底面は、半導体装置に対して適切な半導体ダイの陽極又は陰極とされる。次にブロック４１５において、半田が半導体ダイ１１０の第２の表面に塗布される。第２の表面は半導体ダイの頂面とされるが、他の実施例でもそのように限定される訳ではない。頂面は、半導体装置に対して適切な半導体ダイの陽極又は陰極とされる。さらに、ブロック４２０において、半田がリード端子１３５の、溝が形成された頂面に塗布される。導電性部材１２５は、半導体ダイ１１０及びリード端子１３５の半田面に取り付けられる。導電性部材１２５は、任意の適切な手段を利用することによって、半導体ダイ及びリード端子に適切に位置決め又は位置合わせされる。ブロック４２５において、最終的なアセンブリは、半田がリフローするように加熱される。上述の半導体組立プロセスは、半導体ダイを半導体装置の他の構成部品に結合するために半田を利用するが、代替的な実施例では、半導体装置にとって適切な他の導電性接着剤が、半導体ダイを半導体装置の他の構成部品に結合するために利用される。
【００２２】
最後に、ブロック４３０において、パッケージング筐体が半導体装置の構成部品の周りに形成される。パッケージング筐体を形成するステップは、半導体装置にとって適切な処理を利用することによって、導電性ダイ１１０とダイパッド１１５と導電性部材１２５と遠位結合部Ｂを含むリード端子１３５の一部分とを、エポキシ化合物又は半導体装置にとって適切な他の化合物にカプセル化又は封入することを含んでいる。
【００２３】
例えば“上方（above）”、“上側（upper）”、“下（beneath）”、“下方（below）”、及び“下側（lower）”等のような空間に関連する用語は、図面に表わす一方の要素又は形体と他方の要素又は形体との関係を容易に説明するために、本明細書で利用されていることに留意すべきである。空間に関連する用語は、図面に示す方向に加えて、利用時又は操作時における半導体装置の様々な配向を包含することを意図することに留意すべきである。例えば図示の半導体装置がひっくり返った場合には、他方の要素又は形体の“下方”又は“下”として説明される要素が、他方の要素又は形体の“上方”に配向されていることになる。従って、“上方”という典型的な用語は、上方の配向及び下方の配向の両方を包含している。
【符号の説明】
【００２４】
１００  半導体チップパッケージ
１１０  ダイ（チップ）
１１５  ダイパッド
１２０  リードフレーム
１３５  リード端子
１４０  半田
１４５  半田
１５０  半田
１５５  （リード端子１３５の）上側表面
１７０  パッケージング筐体
【図１】
2018517302.tif 000003
【図２Ａ】
2018517302.tif 000004
【図２Ｂ】
2018517302.tif 000005
【図３】
2018517302.tif 000006
【図４】
2018517302.tif 000007
【図５】
2018517302.tif 000008
【国際調査報告】
2018517302.tif 000009
2018517302.tif 000010