(57)【要約】  ゼロ安定点および非ゼロ安定点を有する回路部を初期化するように設けられた起動回路である。該起動回路は、第一コンデンサと第二コンデンサとを有して、分圧器接続点で分圧器バイアス電圧を生成する容量性分圧器と、第一および第二増幅器入力と、分圧器接続点に接続された増幅器出力と、を有する差動増幅器と、ゲート端子が分圧器接続点に接続されて、ドレイン端子が第一起動出力および第一増幅器入力に接続されている第一駆動トランジスタと、ゲート端子が分圧器接続点に接続されて、ドレイン端子が第二起動出力および第二増幅器入力に接続されている第二駆動トランジスタとを備える。差動増幅器は、分圧器バイアス電圧を制御し、回路部を非ゼロ安定点へ駆動する。  【選択図】図２
2018517990.tif 000002
【特許請求の範囲】
【請求項１】
ゼロ安定点および非ゼロ安定点を有する回路部を初期化するように設けられた起動回路であって、
第一コンデンサが第二コンデンサと直列に配置されて、分圧器接続点で前記第一および第二コンデンサとの間に分圧器バイアス電圧を生成する容量性分圧器と、
第一増幅器入力と、第二増幅器入力と、前記分圧器接続点に接続された増幅器出力と、を有する差動増幅器と、
第一駆動トランジスタであって、前記第一駆動トランジスタのゲート端子が前記分圧器接続点に接続されて、前記第一駆動トランジスタのドレイン端子が第一起動出力および前記第一増幅器入力の両方に接続されるように設けられた第一駆動トランジスタと、
第二駆動トランジスタであって、前記第二駆動トランジスタのゲート端子が前記分圧器接続点に接続されて、前記第二駆動トランジスタのドレイン端子が第二起動出力および前記第二増幅器入力の両方に接続されるように設けられた第二駆動トランジスタと、を備え、
前記起動回路は、前記差動増幅器が前記分圧器バイアス電圧を制御して前記回路部を前記非ゼロ安定点へ駆動するように設けられる
ことを特徴とする起動回路。
【請求項２】
前記差動増幅器は、第一ミラートランジスタおよび第二ミラートランジスタと、第一差動ペアトランジスタおよび第二差動ペアトランジスタと、を備えるロングテールペア構成から成る
ことを特徴とする、請求項１に記載の起動回路。
【請求項３】
前記ミラートランジスタはｐチャネル金属酸化物半導体（ＰＭＯＳ）電界効果トランジスタである
ことを特徴とする、請求項２に記載の起動回路。
【請求項４】
前記差動ペアトランジスタはｎチャネル金属酸化物半導体（ＮＭＯＳ）電界効果トランジスタである
ことを特徴とする、請求項２または３に記載の起動回路。
【請求項５】
前記第一ミラートランジスタおよび第二ミラートランジスタは、それぞれのソース端子が供給電圧に接続され、それぞれのゲート端子が相互接続されるように設けられる
ことを特徴とする、請求項２乃至請求項４のいずれかに記載の起動回路。
【請求項６】
前記第一ミラートランジスタはダイオード接続されている
ことを特徴とする、請求項２乃至請求項５のいずれかに記載の起動回路。
【請求項７】
前記第一ミラートランジスタのドレイン端子は前記第一差動ペアトランジスタのドレイン端子に接続され、前記第二ミラートランジスタのドレイン端子は前記第二差動ペアトランジスタのドレイン端子に接続される
ことを特徴とする、請求項２乃至請求項６のいずれかに記載の起動回路。
【請求項８】
前記第一差動ペアトランジスタおよび第二差動ペアトランジスタのソース端子同士は互いに接続されている
ことを特徴とする、請求項２乃至請求項７のいずれかに記載の起動回路。
【請求項９】
前記第一差動ペアトランジスタおよび第二差動ペアトランジスタのソース端子は電流源に接続されている
ことを特徴とする、請求項２乃至請求項８のいずれかに記載の起動回路。
【請求項１０】
前記電流源は電流ミラーである
ことを特徴とする、請求項９に記載の起動回路。
【請求項１１】
ゲート端子が前記分圧器接続点に接続されるように設けられた電流ミラー出力トランジスタを備える
ことを特徴とする、請求項１乃至請求項１０のいずれかに記載の起動回路。
【請求項１２】
前記電流ミラー出力トランジスタのドレイン端子は、外部電流ミラーに接続されている
ことを特徴とする、請求項１１に記載の起動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
起動回路は、多くの集積回路、特に、バンドギャップ基準電圧回路、発振器、フリップフロップ等のように多くの潜在的安定状態を有する回路の構築にとって重要な構成要素である。
【背景技術】
【０００２】
例えば、バンドギャップ基準電圧回路は、温度安定性の高い基準電圧を供給するのに使用される。このようなバンドギャップ基準電圧回路は、異なる電流密度で動作する二つのトランジスタ間の電位差を利用して動作し、温度依存性の低い出力電圧を生成する。シリコンベースのバンドギャップ回路は、通常、絶対零度のシリコンに伴う１.２２ｅＶバンドギャップを電荷キャリア（すなわち電子またはホール）が克服するのに必要な電圧に近い約１.２５Ｖを生成する。
【０００３】
二つのトランジスタが、各々に同じゲート−ソース電圧を印加されると同一のドレイン電流を引き込む動作点が二つ存在する。これらの動作点のいずれかで動作すると、バンドギャップ基準電圧回路は広範な温度範囲に亘って安定する。一番目は、「ゼロ動作点」として知られるもので、印加電圧もドレイン電流もすべてゼロであって、基準電圧生成にとってほとんど関心の対象とならない状態である。「非ゼロ動作点」は、有限の非ゼロ電圧で存在するもので、二つのトランジスタのゲート−ソース間接合の両端に印加すると、各トランジスタを同じ電流が流れる。
【０００４】
このようなバンドギャップ基準電圧回路は上記動作点の各々で安定しており、可能な限り常に、そのいずれかに収束する。したがって、潜在的動作点は二つ存在するが、安定した非ゼロ基準電圧を生成するという観点でみると、正常動作点のみが関心の対象であることは明らかである。このようなバンドギャップ基準電圧回路を外部電圧を印加しないで電源投入すると、多くの場合、ゼロ動作点で安定化する傾向にある。したがって、起動回路を使用して、バンドギャップ基準電圧回路に「キック」（すなわち「弾み」または「遷移事象」）を与え、必要とする非ゼロ動作点まで強制移動させる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の解決策の一つは、ゼロ動作点を感知しバンドギャップ基準電圧回路のトランジスタに電流を注入することである。この方法を用いて、バンドギャップ基準電圧回路を必要な動作点まで比較的容易に強制移動させることができるが、当該回路の出力に大電流を流す可能性があり、当該回路が外部回路に接続されている場合、損傷を引き起こすことになり得る。また、この起動回路は僅かな量の電流を引き込むことになり、この電流が出力電圧に誤差を生じさせる。この点は、１６ｎｍや２８ｎｍ等のより小さなサイズのデバイス製造にとって特に問題となる。
【課題を解決するための手段】
【０００６】
第一態様からみると、本発明は、ゼロ安定点および非ゼロ安定点を有する回路部を初期化するように設けられた起動回路を提供するものであって、前記起動回路は、第一コンデンサが第二コンデンサと直列に配置されて、分圧器接続点で前記第一コンデンサと前記第二コンデンサとの間に分圧器バイアス電圧を生成する容量性分圧器と、第一増幅器入力と、第二増幅器入力と、前記分圧器接続点に接続された増幅器出力と、を有する差動増幅器と、第一駆動トランジスタであって、前記第一駆動トランジスタのゲート端子が前記分圧器接続点に接続されて、前記第一駆動トランジスタのドレイン端子が第一起動出力および前記第一増幅器入力の両方に接続されるように設けられた第一駆動トランジスタと、第二駆動トランジスタであって、前記第二駆動トランジスタのゲート端子が前記分圧器接続点に接続されて、前記第二駆動トランジスタのドレイン端子が第二起動出力および前記第二増幅器入力の両方に接続されるように設けられた第二駆動トランジスタと、を備え、前記起動回路は、前記差動増幅器が前記分圧器バイアス電圧を制御して前記回路部を非ゼロ安定点へ駆動するように設けられる。
【０００７】
したがって、当業者には、本発明がバンドギャップ基準電圧回路などの回路部を所望の状態に初期化するのに使用可能な起動回路を提供するものであることが理解されるであろう。前記容量性分圧器は、電源投入時にシステムに最初のキックを行う。前記容量性分圧器が存在するので、低い分圧器バイアス電圧によって前記第一駆動トランジスタおよび前記第二駆動トランジスタが開いて、小電流が各駆動トランジスタを流れることができ、その結果、前記第一増幅器入力および前記第二増幅器入力に印加される電圧が増大する。すると、前記差動増幅器はより多くの電流が自らに流れるのを許容し、前記分圧器バイアス電圧を減少させる（すなわち、前記差動増幅器が前記分圧器バイアス電圧を引き下げる）ので、その結果、前記第一駆動トランジスタおよび前記第二駆動トランジスタにより多くの電流が流れることになる。このように前記回路部を初期化することにより、前記バンドギャップ基準電圧回路内に生成される電流は最少に維持される。前記バンドギャップ基準電圧回路からの電流が他の外部回路で使用されるようミラーされた場合、当該外部回路が過剰な電流で損傷を受けるリスクは減少する。
【０００８】
本出願人は、従来の起動回路が安定化のために電源またはアースと駆動トランジスタとの間に接続されたコンデンサを多くの場合有しているので、本発明を実装するには追加のコンデンサが一つだけあればよいことを理解するに至った。従来の起動回路は、当該起動回路内で増幅器を安定させるために当該コンデンサを使用する。後述するように、第二コンデンサを利用して所望の容量比を実現することもできる。
【０００９】
本発明に適した差動増幅器の配備は数多く存在するが、一連の実施形態では、前記差動増幅器は、第一ミラートランジスタおよび第二ミラートランジスタと、第一差動ペアトランジスタおよび第二差動ペアトランジスタと、を備えるロングテールペア構成から成る。一連の実施形態では、前記ミラートランジスタは、ｐチャネル金属酸化物半導体（ＰＭＯＳ）電界効果トランジスタである。一連の実施形態では、前記差動ペアトランジスタは、ｎチャネル金属酸化物半導体（ＮＭＯＳ）電界効果トランジスタである。ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタのこの選択は、集積回路設計の際に従来用いられているように、正電源側とグラウンドとの間で使用するのに特に適しているが、本発明は、トランジスタの種類を逆にして電源の極性を入れ替えることによって実装することもできる。
【００１０】
一連の実施形態において、前記第一ミラートランジスタおよび前記第二ミラートランジスタは、それぞれのソース端子が供給電圧に接続され、それぞれのゲート端子が相互接続されるように設けられる。一連の実施形態では、前記第一ミラートランジスタはダイオード接続されている（つまり、ドレイン端子がゲート端子に接続されている）。
【００１１】
一連の実施形態において、前記第一ミラートランジスタのドレイン端子は前記第一差動ペアトランジスタのドレイン端子に接続され、前記第二ミラートランジスタのドレイン端子は第二差動ペアトランジスタのドレイン端子に接続される。このようにすれば、確実に、同じ電流が前記差動増幅器の各「脚部」を流れる。
【００１２】
一連の実施形態において、前記第一差動ペアトランジスタおよび前記第二差動ペアトランジスタのソース端子同士は互いに接続されている。一連の実施形態において、前記第一差動ペアトランジスタおよび前記第二差動ペアトランジスタのソース端子は電流源に接続されている。一連の実施形態において、前記電流源は電流ミラーである。
【００１３】
一連の実施形態において、前記起動回路は、ゲート端子が前記分圧器接続点に接続されるように設けられた電流ミラー出力トランジスタを備える。一連の実施形態では、前記電流ミラー出力トランジスタのドレイン端子は、外部電流ミラーに接続されている。この外部電流ミラーは、外部回路に出力電流を供給し、前記回路部を流れる電流をミラーする。
【図面の簡単な説明】
【００１４】
次に、ほんの一例として、添付図面を参照しつつ本発明の実施形態を説明する。
【００１５】
【図１】典型的なバンドギャップ基準電圧回路の安定点を示す。
【図２】本発明の実施形態に係る起動回路の回路図である。
【図３】図２の起動回路の典型的な動作を示すタイミング図である。
【発明を実施するための形態】
【００１６】
図１は、二つの基準トランジスタを有する典型的なバンドギャップ基準電圧回路の安定点を示す。各々の基準トランジスタについての電流電圧プロットが合わさる点、すなわち、所定の電流密度についてトランジスタの両端の電圧が同一である点が、二つ存在する。これらの点は、出力として得られる基準電圧が平坦な温度応答を有する望ましい動作点である。
【００１７】
原点にゼロ安定点２００が存在するが、この点では電流が流れないので、実用的にはほとんど関心の対象にはならない。また、当該バンドギャップ基準電圧回路が望ましい状態で機能する非ゼロ安定点２０２も存在する。したがって、本明細書で説明する起動回路の目的は、バンドギャップ基準電圧回路をゼロ安定点２００ではなく非ゼロ安定点２０２へ駆動することである。
【００１８】
図２は、本発明の実施形態に係る起動回路２の回路図である。当該起動回路は、バンドギャップ基準電圧回路４を図１に示した安定点で初期化するように構成される。バンドギャップ基準電圧回路４は、一対のｎチャネル金属酸化物半導体（ＮＭＯＳ）電界効果トランジスタ（ＦＥＴまたはＭＯＳＦＥＴ）（以下、バンドギャップトランジスタと称する）６、８を有しており、そのうちの一つであるトランジスタ８はドレイン端子を通して固定抵抗器１０と直列に接続されている。
【００１９】
二つのバンドギャップトランジスタ６、８は、各々ｐチャネル金属酸化物半導体（ＰＭＯＳ）電界効果トランジスタ（以下、駆動トランジスタと称する）１２、１４によって駆動される。駆動トランジスタ１２、１４は、ソース端子が供給電圧４０に接続されるように設けられる。一方の駆動トランジスタ１２はドレイン端子が一方のバンドギャップトランジスタ６のドレイン端子に接続され、他方の駆動トランジスタ１４のドレイン端子は固定抵抗器１０を介して他方のバンドギャップトランジスタ８のドレイン端子に接続されている。バンドギャップトランジスタ６、８は両者ともにダイオード接続されている（つまり、それぞれのゲート端子とドレイン端子が互いに接続されている）。温度感応性を向上させるため、バンドギャップトランジスタ６、８は、ＮＭＯＳＦＥＴの代わりにＮＰＮバイポーラ接合トランジスタ（ＢＪＴ）を用いて実装してもよい。
【００２０】
駆動トランジスタ１２、１４とバンドギャップ基準電圧回路４は、二つの別個の「経路」を形成する。一番目は供給電圧４０から駆動トランジスタ１２およびバンドギャップトランジスタ６を通ってアース４４に至る経路として定義され、二番目は供給電圧４０から駆動トランジスタ１４、固定抵抗器１０およびバンドギャップトランジスタ８を通ってアース４４に至る経路として定義される。
【００２１】
駆動トランジスタ１２、１４のドレイン端子は、ＮＭＯＳ型差動ペアトランジスタ２０、２２のそれぞれのゲート端子に接続されている。これらの差動ペアトランジスタ２０、２２は、二つのＰＭＯＳ電流ミラートランジスタ２４、２６と共に片側差動増幅器を形成する。
【００２２】
ＰＭＯＳ型電流ミラートランジスタ２４、２６は、それぞれのソース端子が供給電圧４０に接続され、それぞれのドレイン端子が差動ペアトランジスタ２０、２２のそれぞれのドレイン端子に接続されるように設けられている。電流ミラートランジスタ２４、２６のそれぞれのゲート端子は互いに接続されており、一方の電流ミラートランジスタ２６のドレイン端子とゲート端子はダイオード接続を構成するように接続されている。
【００２３】
容量性分圧器は、正電源側４０とアース４４との間に接続された二つのコンデンサ１６、１８によって形成されている。この配設により、二つのコンデンサ間に位置する接続点４８において非ゼロ電圧が生じる。
【００２４】
一方の電流ミラートランジスタ２４およびそれと関係付けられた差動ペアトランジスタ２０の各ドレイン端子は、二つのコンデンサ１６、１８間の接続点４８に直接接続されている。接続点４８は、また、二つの駆動トランジスタのゲート端子およびＰＭＯＳ出力電流ミラートランジスタ３６のゲート端子にも接続されていて、該出力電流ミラートランジスタは電流ミラー３８に電流を供給し、該電流ミラーは出力電流４６を生成する。
【００２５】
差動ペアトランジスタ２０、２２のソース端子は、両方とも、差動増幅器の電流源として機能するＮＭＯＳ電流源トランジスタ２８に接続されている。電流源トランジスタは、入力電流４２に接続されたＮＭＯＳトランジスタ３０を通って流れる電流をミラーするように設けられている。
【００２６】
固定抵抗器１０があるために異なる電流密度で動作する二つのバンドギャップトランジスタ６、８間の電位差は、外部回路によって基準電圧として使用される。バンドギャップ基準電圧回路４は、二つのバンドギャップトランジスタ６、８の各々に同じゲート−ソース電圧を印加すると同一のドレイン電流が流れ込む状態で動作させると安定している。
【００２７】
図３は、図２の起動回路２の典型的な動作を示すタイミング図である。
【００２８】
初期時間１００で起動回路２をオンにすると、起動回路の過渡応答に起因して、供給電圧４０したがって入力電流４２に時間変動成分が存在する。コンデンサ１６、１８は、ＤＣ（すなわち非時間変動）信号に対しては事実上開回路であるが、結果的に生じる時間変動電圧に起因して電荷注入を行う。接続点４８の電圧は、少なくともそれに接続されているトランジスタが「オフ」である初期段階では、電源側の時間変動電圧の大きさに、両コンデンサ１６、１８を合成した合計キャパシタンスに対するコンデンサ１６のキャパシタンスの比率を掛けることによって決定される。接合点４８の電圧は供給電圧４０よりも必ず小さいので、二つの駆動トランジスタ１２、１４の両端には負のゲート−ソース電圧が印加される。その結果、駆動トランジスタ１２、１４の各々が「オン」となり、それぞれ小電流５２，５４が流れる（説明のために、駆動トランジスタ１２を流れる電流５２のみを示す）。
【００２９】
駆動トランジスタ１２、１４にさらに電流が流れると、それぞれのドレイン端子はますます高い電圧になるよう駆動され、それに応じて、差動ペアトランジスタ２０、２２のゲート端子に印加される電圧はより高い電圧になるよう駆動される。その結果、各差動ペアトランジスタ２０、２２のゲート−ソース電圧が増大するので、スイッチが入り、電流５０、５６が流れ始める。
【００３０】
時間１０２において、十分な電流５０が差動ペアトランジスタ２０を流れ始めると、それに伴って接続点４８の電圧は引き下げられる。
【００３１】
接続点４８の電圧が減少するので駆動トランジスタ１２、１４にはより大きい負のゲート−ソース電圧が印加され、したがって、より多くの電流が流れる。
【００３２】
このような循環的仕組みによって、バンドギャップ基準電圧回路４は、ゼロ動作点から離れ非ゼロ動作点２０２の方へ駆動される（図１を参照）。最終的に、時間１０４において、上記経路の各々を通って流れる電流は平衡点に達して、差動ペアトランジスタ２０、２２のゲートに印加される電圧は等しくなり、接合点４８は結果的に生じる差動電圧で安定状態に維持される。この段階で、バンドギャップ基準電圧回路４は非ゼロ動作点に初期化され、起動回路は事実上「スイッチオフ」の状態になる（実際には最小量の電流を引き込む）。
【００３３】
出力電流４６は回路の動作中ずっと妥当なレベル以内に留まり、時間１００における初期スパイクは、時間１０４以降の正常動作中の値と実質的に同じ大きさである。
【００３４】
上述のように、本明細書では、制御された出力電流を有する起動回路について説明したことが分かるであろう。特定の実施形態が詳細に記載されているが、当業者であれば、本明細書に記載された本発明の原理を用いて数多くの変異ならびに変形が可能であることが理解されるであろう。
【図１】
2018517990.tif 000003
2018517990.tif 000004
【図２】
2018517990.tif 000005
2018517990.tif 000006
【図３】
2018517990.tif 000007
2018517990.tif 000008
【国際調査報告】
2018517990.tif 000009
2018517990.tif 000010
2018517990.tif 000011