(57)【要約】  シリアルバスが開示される。１つの実施形態において、直角位相振幅変調を使用してシリアルバスを経てデータが送信される。同期情報を含む他の情報は、基本帯域変調又はＤＣ振幅変調のような異なる変調技術を使用して、データと同時に送信される。【選択図】図１
2018520615.tif 000002
【特許請求の範囲】
【請求項１】
物理的ワイヤ又は物理的ワイヤ対を備えたシリアルバスにおいて、第１の変調技術を使用して前記物理的ワイヤ又は物理的ワイヤ対を経てデータが送信され、及び前記第１の変調技術以外の第２の変調技術を使用して前記物理的ワイヤ又は物理的ワイヤ対を経て同期情報が送信されるようにした、シリアルバス。
【請求項２】
前記第１の変調技術は、多周波数帯域直角位相振幅変調であり、そして前記第２の変調技術は、基本帯域変調である、請求項１に記載のシリアルバス。
【請求項３】
前記第１の変調技術は、多周波数帯域直角位相振幅変調であり、そして前記第２の変調技術は、振幅変調である、請求項１に記載のシリアルバス。
【請求項４】
前記同期情報は、イコライゼーション、クロック回復、転送のタイプ、データ転送の長さ、クライアント識別、巡回冗長検査、マスター要求、及びクライアント許可情報の１つ以上を含む、請求項１に記載のシリアルバス。
【請求項５】
シリアルバスを経て受信器に接続された送信器を使用して物理的ワイヤ又は物理的ワイヤ対を備えたシリアルバスを動作する方法において、
送信器及び受信器を電源オンし、
第１の変調技術を使用して送信器からシリアルバスを経て受信器へ同期情報を送信することにより送信器及び受信器を同期させ、
前記第１の変調技術を使用して送信器からシリアルバスを経て受信器へデータ転送要求を発生し、
前記第１の変調技術以外の第２の変調技術を使用して、送信器からシリアルバスを経て受信器へデータを送信し、及び
送信器及び受信器が低電力モードに入る一方、送信器がシリアルバスを経て受信器に同期情報を送信し続けるがデータは送信しないという同期アイドル状態に入る、
ことを含む方法。
【請求項６】
前記第１の変調技術は、振幅変調であり、そして前記第２の変調技術は、多周波数帯域直角位相振幅変調である、請求項５に記載の方法。
【請求項７】
前記第１の変調技術は、基本帯域変調であり、そして前記第２の変調技術は、多周波数帯域直角位相振幅変調である、請求項５に記載の方法。
【請求項８】
前記同期情報は、イコライゼーション、クロック回復、転送のタイプ、データ転送の長さ、クライアント識別、巡回冗長検査、マスター要求、及びクライアント許可情報の１つ以上を含む、請求項５に記載の方法。
【請求項９】
物理的ワイヤ又はワイヤ対を備えたシリアルバス、
第１の変調技術を使用して同期情報を変調して第１の変調信号を発生し、前記第１の技術以外の第２の変調技術を使用してデータを変調して第２の変調信号を発生し、そして前記シリアルバスを経て前記第１の変調信号及び第２の変調信号を送信するための送信器、及び
前記第１の変調信号を受信及び復調して同期情報を得、及び前記第２の変調信号を受信及び復調してデータを得るための受信器、
を備えた通信システム。
【請求項１０】
前記第１の変調技術は、振幅変調であり、そして前記第２の変調技術は、多周波数帯域直角位相振幅変調である、請求項９に記載の通信システム。
【請求項１１】
前記第１の変調技術は、基本帯域変調であり、そして前記第２の変調技術は、多周波数帯域直角位相振幅変調である、請求項９に記載の通信システム。
【請求項１２】
前記同期情報は、イコライゼーション、クロック回復、転送のタイプ、データ転送の長さ、クライアント識別、巡回冗長検査、マスター要求、及びクライアント許可情報の１つ以上を含む、請求項９に記載の通信システム。
【請求項１３】
前記送信器は、データをデジタル形態からアナログ形態に変換するための１つ以上のデジタル／アナログコンバータを備えている、請求項９に記載の通信システム。
【請求項１４】
前記送信器は、同期情報をデジタル形態からアナログ形態に変換するための１つ以上のデジタル／アナログコンバータを備えている、請求項１３に記載の通信システム。
【請求項１５】
前記受信器は、データをアナログ形態からデジタル形態に変換するための１つ以上のアナログ／デジタルコンバータを備えている、請求項１４に記載の通信システム。
【請求項１６】
前記受信器は、同期情報をアナログ形態からデジタル形態に変換するための１つ以上のアナログ／デジタルコンバータを備えている、請求項１５に記載の通信システム。
【請求項１７】
前記同期情報は、イコライゼーション、クロック回復、転送のタイプ、データ転送の長さ、クライアント識別、巡回冗長検査、マスター要求、及びクライアント許可情報の１つ以上を含む、請求項１６に記載の通信システム。
【請求項１８】
前記送信器は、同期情報が送信されるときには第１のＤＣバイアス電流を付与し、及びデータが送信されるときには第１のＤＣバイアス電流より高い第２のＤＣバイアス電流を付与するための電力節約回路を備えている、請求項１３に記載の通信システム。
【請求項１９】
前記受信器は、同期情報が受信されるときには第１のＤＣバイアス電流を付与し、及びデータが受信されるときには第１のＤＣバイアス電流より高い第２のＤＣバイアス電流を付与するための電力節約回路を備えている、請求項１８に記載の通信システム。
【請求項２０】
送信器からシリアルバスを経て受信器へデータを送信する前には位相同期が要求されない、請求項１３に記載の通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
優先権主張：本出願は、参考としてここに援用する２０１５年５月１８日に出願された“Serial Bus with Embedded Side Band Communications”と題する米国プロビジョナル特許出願第６２／１６３，０８９号の優先権を主張するものである。
【０００２】
本発明は、電気通信用のシリアルバスに関する。
【背景技術】
【０００３】
シリアルバスは、従来から知られている。シリアルバスは、例えば、ＵＳＢ、ＨＤＭＩ（登録商標）、ＤＶＩ及びＳＡＴＡバスを含む。従来のシリアルバスでは、シリアライザＴＸ及びデシリアライザＲＸがシリアルデータ通信に使用されるとき、データ転送を開始する前に同期状態を確立するためにプロトコルのセットを通信することによりＴＸとＲＸとの間で回路が同期しなければならない。同期プロセスは、イコライゼーション、クロック回復、転送のタイプ、データ転送の長さ、クライアント識別、巡回冗長検査、マスター要求、クライアント許可、及び他のシステム既定タスクのようなタスクを含む。シリアルリンク通信の性質上、この同期は、消費電力を減少し又はレイテンシーを短縮するために側波帯バスの余計な物理的ワイヤを追加することによって実行することはできない。慣習的に、そのような側波帯通信は、既存のシリアル物理的ワイヤ内で、転送サイクルを転送ヘッダセッション（側波帯バス通信）及び転送ブロックデータセッション（データバス通信）に区分化することにより実施される。このタイプの側波帯通信バス実施は、高い電力消費を生じるだけでなく、側波帯通信がシリアルリンク通信の全転送時間の一部分を占有しなければならず且つシリアルリンクが転送ヘッダセッションを実行するためにフルパワーでなければならないためにデータ転送のレイテンシーも長くなる。側波帯通信は、全転送時間の２０から３０％をしばしば消費する。データは、その期間中に転送することができず、従来のシリアルバスの著しい制約となる。
【発明の概要】
【０００４】
ここに述べる実施形態は、改善されたシリアルバスアーキテクチャー及びそれに関連したシリアライザ及びデシリアライザ構造を含む。これら実施形態は、多周波数帯域ＱＡＭＳｅｒＤｅｓ（シリアライザ及びデシリアライザ）により行われる同時通信のプロパティを使用して埋設型側波帯通信バスを具現化する。この具現化は、電力消費を減少できるだけでなく、レイテンシーも短縮して、シリアルデータ転送のための通信状態を確立する。
【図面の簡単な説明】
【０００５】
【図１】データバス及び側波帯バスを含むシリアルバスにわたって通信するシリアライザ及びデシリアライザの実施形態を示す。
【図２】側波帯バスの状態遷移の実施形態を示す。
【図３ａ】シリアライザの出力回路を示す。
【図３ｂ】デシリアライザの出力回路を示す。
【図４ａ】種々の状態遷移中に側波帯バスにわたって送信されるコンテンツを示す。
【図４ｂ】種々の状態遷移中に側波帯バスにわたって送信されるコンテンツを示す。
【図４ｃ】種々の状態遷移中に側波帯バスにわたって送信されるコンテンツを示す。
【図４ｄ】種々の状態遷移中に側波帯バスにわたって送信されるコンテンツを示す。
【図４ｅ】種々の状態遷移中に側波帯バスにわたって送信されるコンテンツを示す。
【図５】シリアルバスにわたって連鎖形態で通信する３つの装置を示す。
【図６】多数のシリアルバスにわたって通信する２つのチップを示す。
【発明を実施するための形態】
【０００６】
図１は、データバス及び埋設型側波帯バスを具現化するための多周波数帯域直角位相振幅変調（ＱＡＭ）ＳｅｒＤｅｓの実施形態を示す。データバス及び側波帯バスは、シリアル物理的ワイヤによって同時に接続される。この実施形態のデータバスは、多周波数帯域ＱＡＭを使用する。この実施形態の側波帯バスは、別の周波数の基本帯域変調又は振幅変調（ＡＭ）を使用する。
【０００７】
データバスのＱＡＭスキームは、シリアル物理的ワイヤを経て高いスループットのデータレートを許す。しかしながら、ＱＡＭスキームは、他のシリアルバスアーキテクチャーに述べられたより複雑な位相同期アルゴリズムを要求する。従って、側波帯バス通信は、位相同期アルゴリズムを実行する前に確立されねばならない。この実施形態は、同じシリアル物理的ワイヤを使用して側波帯バス及びデータバスを具現化するので、そのシリアル物理的ワイヤにアタッチされるシリアライザ及びデシリアライザは、位相同期なしに互いに通信できねばならない。図１において、側波帯バスは、ｉ位相及びｑ位相なしに混合周波数５キャリアを使用して実施される。周波数５キャリアは、ＤＣ（基本帯域）変調又は別の周波数（ＡＭ）振幅のいずれかである。いずれの構成でも、側波帯バスは位相同期を必要としない。これは、シリアライザ回路及びデシリアライザ回路を電源オンすると、側波帯バスが瞬時に確立されるのを許す。
【０００８】
従って、図１では、単一の物理的ワイヤ又はワイヤ対により実施される１つのシリアルバスにわたって側波帯バス及びデータバスが結合される。シリアルバスは、埋設型側波帯バスを伴うシリアルデータバスとして概念化される。側波帯バスの各サイクルは、側波帯バスエンコーダが現在バス状態に基づきバスプロトコルをエンコードすることでスタートする。次いで、バスエンコーダは、一連のバイナリビット又は多レベルビットを発生し、そしてエンコードバスプロトコルを遂行した後にそれらをＤＡＣ（デジタル／アナログコンバータ）に与える。ＤＡＣの出力は、基本帯域又はＡＭ変調のいずれかにおいて送信器の物理的ワイヤを通して送信される。
【０００９】
送信器からのバス信号は、復調を行う受信器によって受信される。ＡＤＣ（アナログ／デジタルコンバータ）は、エンコーディングバス信号をバイナリビット又は多レベルビットへと回復させる。ＡＤＣの出力は、側波帯バスデコーダによってデコードされ、そして全バスプロトコルが受信器によって受信される。次いで、送信器と受信器との間に側波帯バスが確立される。
【００１０】
１つの実施形態では、シリアル物理的ワイヤは、シリアル通信を実施するための差動信号を一緒に含む２本のメタルワイヤを含む。
【００１１】
電源オン後に側波帯バスが確立されると、ＴＸとＲＸとの間の通信のための一連のエンコーディングパルスによりバスプロトコルを実施することができる。テーブル１は、側波帯バスプロトコルエンコーディングの一例を示す。側波帯バスの状態は、望ましい用途に対して最適化することができる。テーブル１は、電力消費及び高速応答に対して最適化されたバス状態を示す。各状態は、側波帯プロトコル内の独特のコードを有する。
テーブル１：側波帯バスプロトコルエンコーディング
2018520615.tif 000003
【００１２】
図２は、テーブル１に示された状態に対する状態移行図である。電源オンの後に、ＴＸ及びＲＸは、装置の一方がＴＸとＲＸとの間の同期及び調整を要求するリセット状態に入る。同期及び調整が完了した後に、ＴＸ及びＲＸは、側波帯バスコマンドを通してレディ状態に入る。ＴＸ及びＲＸがレディ状態になると、装置の一方がデータ転送又はレジスタプログラミングのいずれかを遂行するよう命令する。レジスタプログラミングは、レジスタ状態の間に実行され、そしてデータ転送は、同期状態の間に実行される。
【００１３】
レジスタ状態に入った後に、テーブル１のエンコーディングスキームは、シリアルの側波帯バスを通してデジタルビットをどのように送信すべきか示している。エンコードされたデジタルビットの結合により、回路は、ＴＸがＲＸ内の全てのレジスタにアクセスしそしてＲＸを適宜構成するのを許す。
【００１４】
レディ状態の間に、側波帯バスだけがアクティブとなり、基本帯域周波数で動作する。出力回路及び入力回路は、電力消費を減少するために低電力状態である。レジスタをプログラムする必要がない場合には、側波帯バスは、同期アイドル状態に入ってシリアル物理的ワイヤを経てのデータ転送の準備をするコマンドを発生する。
【００１５】
同期アイドル状態の間に、入力／出力回路は、低電力消費モードを保ちつつ、側波帯バスがデータ転送要求を発生するのを待機する。
【００１６】
ＴＸ／ＲＸが側波帯バスにより要求される同期アクティブ状態に入ると、回路は、ＴＸ／ＲＸ間にデータを送信するために電源オンモードとなる。同期アクティブ状態の間に、ＴＸ及びＲＸは、電源オンモードにあり、この状態は、ほとんどの電力を消費する。ＳｅｒＤｅｓの電力節約スキームは、いつ同期アクティブ状態に入るか及びいつ同期アイドル状態に復帰するかを制御することにより行われる。
【００１７】
図３ａは、ＴＸの動的な電力節約出力回路を示し、そして図３ｂは、ＲＸの動的な電力節約回路を示す。この回路は、差動電流出力バッファ及び差動電流入力バッファを概略的に示す。２つのＤＣバイアス電流があり、一方は、側波帯バス用であり、他方は、データ転送用である。高速信号通信を遂行するためデータ転送中に高いＤＣバイアス電流が使用される。信号通信が高速度であるのは、同期アクティブ状態のみである。高速信号通信を遂行するために、データ転送の高いＤＣバイアス電流がターンオンされる。通常、小さな側波帯ＤＣバイアス電流のみがターンオンされる。この設計は、ＴＸ及びＲＸ回路がアイドル状態にあるときに電力節約を許す。
【００１８】
図４ａは、位相調整を開始し、位相調整を完了しそしてレディ状態に入るためのリセット状態における側波帯バスを示す。図４ｂは、レジスタ状態に入り、同期アイドル状態に入りそしてリセット状態に復帰するためのレディ状態における側波帯バスを示す。図４ｃは、プログラミングを開始しそして側波帯バスを通して１、０を書き込むためのレジスタ状態における側波帯バスを示す。又、１、０を書き込んだ後のプログラミングの終了も示す。図４ｄは、同期アクティブ状態に入りそしてレディ状態に復帰するための同期アイドル状態における側波帯バス示す。図４ｅは、データを転送しそして同期アイドル状態に復帰するための同期アクティブ状態における側波帯バスを示す。
【００１９】
図５は、シリアルバスにわたって結合される３つの装置を伴う構成を示す。ルートＳｅｒＤｅｓにおける埋設型バスは、ＳｅｒＤｅｓ連鎖の中間においてクライアントＳｅｒＤｅｓを通してターゲットＳｅｒＤｅｓへと拡張される。この構成では、ＳｅｒＤｅｓは、次のレベルのＳｅｒＤｅｓのハブとして機能し、埋設型バスプロトコルを高いレベルから低いレベルへ通す。ＰＣＩバス、ＡＸＩバス、ＡＨＢバス及びＷｉｓｈｂｏｎｅバス、等の埋設型バスは、図５の連鎖構成を通して低いレベルのＳｅｒＤｅｓへと拡張することができる。本発明は、レイテンシーを短縮し且つパケットコマンドをデコードする必要性を排除し、そして埋設型バスを伴うＳｅｒＤｅｓは、完全集積のシステムオンチップのような機能に異なる機能のチップセットを接着するのに使用できる。
【００２０】
図６は、コンピュータシステムのためのチップセット内の多数のチップ、ここでは、ホストチップ及び周辺特徴チップを接続するために複数のシリアルバスを使用するシステムを示す。ホストチップには、多数のコア処理ユニット及びハードウェアアクセラレータユニットがある。周辺特徴チップには、ＷｉＦｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＧＰＳ、近フィールド接続、マイクロＳＤポート、ＵＳＢポート、ＭＩＰＩポート、等の周辺機能がある。多数のコア処理ユニット及びハードウェアアクセラレータユニットは、システムバスを通してシステムリソースに直接アクセスする。又、システムバスは、複数のシリアルバスを通して周辺機能を接続する。
【００２１】
図６には、一例が示されており、各シリアルバスは、埋設型コマンドバスの基本帯域キャリア、及び４つの異なる周辺機能のためのデータバスの４つのキャリアを含む。ホスト処理ユニットは、埋設型コマンドバスを通して周辺機能を管理し、次いで、各シリアルバス内の個別のキャリアを通して各周辺装置へ及び各周辺装置からのデータ転送を同時に遂行する。このように、非常に多数の周辺機能が多数のシリアルバスにより同時に処理されて、最大データスループットを達成する。シリコン製造プロセスノードに基づいて、システムは、性能、電力及びコストの最適な組み合せを達成するように多数のシリアルバスを通して接続されるチップセットへと区画化される。
【００２２】
要約すれば、従来技術とは異なり、個別ヘッダ及びデータ周期を通してではなく単一のシリアルバスにわたってデータ及び同期情報を同時に送信することができる。ここに述べる実施形態では、基本帯域キャリア又はＡＭ変調キャリアを追加することにより多周波数帯域ＱＡＭ  ＳｅｒＤｅｓを使用して側波帯バスを実施することができる。これは、図１に示されている。側波帯バスは、回路が電源オンされた後に位相調整を必要としない。側波帯バスは、多レベル又は一連のデジタルバスへとエンコードすることにより実施することができる。そのようなエンコーディングの例がテーブル１に示されている。ＳｅｒＤｅｓは、図２に示す指定のタスクを遂行するために異なる状態に入る。ＳｅｒＤｅｓの電力節約は、図３に示す動的な電力入力／出力回路を、図２に示す異なる状態で動作するＳｅｒＤｅｓと組み合わせることにより実施することができる。図２における唯一の高電力消費状態は、同期アクティブ状態である。ＳｅｒＤｅｓは、同期アクティブ状態に入ると、短いレイテンシー及び高いデータスループットで動作することができる。図４は、エンコーディングデジタルビットコマンドと共に種々の状態における側波帯バスコマンドの一例を示す。図５は、ルートＳｅｒＤｅｓの内部バスを短いレイテンシーでターゲットＳｅｒＤｅｓへと拡張し、そして完全集積のシステムオンチップのような機能に全クライアントＳｅｒＤｅｓを接着するための応用例を示す。図６は、多数のシリアルバスを通して一体化できるホストチップ及び周辺特徴チップを含むチップセットの一例を示す。これは、処理ユニットが、多数の周波数帯域キャリアからシリアル埋設型バス及びデータバスを通して全ての周辺機能を同時に管理するのを許す。
【００２３】
以上の本発明の説明は、請求の範囲を限定するものではなく、１つ以上の請求項により包含される１つ以上の特徴を単に説明するに過ぎない。上述した材料、プロセス及び数値例は、単なる例示に過ぎず、請求の範囲をそれに限定すると考えてはならない。
【図１】
2018520615.tif 000004
【図２】
2018520615.tif 000005
【図３】
2018520615.tif 000006
【図４ａ】
2018520615.tif 000007
【図４ｂ】
2018520615.tif 000008
【図４ｃ】
2018520615.tif 000009
【図４ｄ】
2018520615.tif 000010
【図４ｅ】
2018520615.tif 000011
【図５】
2018520615.tif 000012
【図６】
2018520615.tif 000013
【国際調査報告】
2018520615.tif 000014