【事件の表示】
　特願２０００−３８３０４３「半導体記憶装置のデータ書込み及び消去方法」拒絶査定不服審判事件〔平成１３年　６月１２日出願公開、特開２００１−１６０２９３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯、本願発明
　本願は、平成２年９月１４日に出願された特願平２−２４２７２８号の一部を特許法第４４条第１項の規定により分割して新たな特許出願として平成１２年１２月１８日に出願されたものであって、その請求項１に係る発明は、平成１５年１０月１６日付の手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものと認める。
　「【請求項１】　単一の電源電圧と該電源電圧より低い接地電圧が与えられ、ソースとドレインが形成された基板の、該ソースと該ドレインとに挟まれる領域上にゲート絶縁膜を介してフローティングゲートと該フローティングゲートの上方に配置されたコントロールゲートとを有するトランジスタから構成されたメモリセルを複数備えた半導体記憶装置のデータ消去方法において、
　前記複数のコントロールゲート各々に前記電源電圧より高い電圧を印加し、前記トランジスタのソースあるいはドレインに前記接地電圧より低い電圧を印加し、前記基板に対して前記接地電圧より低い電圧を印加することにより、フローティングゲートへ電子を注入して、複数のメモリセルに書き込まれたデータの消去を一括して行うことを特徴とする半導体記憶装置のデータ消去方法。」
　
２　引用例に記載された発明
　これに対して、当審において平成１６年９月３０日付で通知した拒絶の理由に引用した特開昭６２−２６６９７号公報（以下「引用例」という。）には、以下（ａ）〜（ｊ）の記載がある。
（ａ）「特許請求の範囲　１．電気的に書き込み及び消去が成される不揮発性記憶素子がマトリックス配置されたメモリアレイと、アドレス信号を解読して上記メモリアレイにおける１つの不揮発性記憶素子の選択信号を形成するアドレスデコーダと、上記アドレスデコーダの出力信号と読み出し、書き込み及び消去信号とを受けて、上記不揮発性記憶素子に対して読み出し、書き込み及び消去動作を行わせる回路の接地電位、正及び負の電位からなる３値の選択信号を形成する電圧変換回路とを含むことを特徴とする半導体記憶装置。」（１頁左下欄３〜１４行）
（ｂ）「［技術分野］この発明は、半導体記憶装置に関するもので、例えば、電気的に書き込み及び消去がなれるＥＥＰＲＯＭ（エレクトリカリ・イレーザブル・プログラマブル・リード・オンリー・メモリ）に利用して有効な技術に関するものである。」（１頁右下欄１１〜１６行）
（ｃ）「［背景技術］半導体不揮発性メモリ、例えば比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜（ナイトライド）との２層構造のゲート絶縁膜を持つ絶縁ゲート電界効果トランジスタ（以下、単にＭＮＯＳという）は、その駆動電源が遮断されても記憶内容を保持する。このＭＮＯＳは、記憶情報の書込み及び消去を電気的に行うことができる。…ＭＮＯＳのゲート絶縁膜には、記憶情報の書込み又は消去のために、トンネル現象によりキャリアの注入が生じるような高電界が作用させられる。すなわち、書込み動作において、ＭＮＯＳの基体ゲート（ウェル）とゲート電極間に高電圧が印加される。…ソース領域及びドレイン領域に上記のように０Ｖの電圧が印加されるとゲート絶縁膜には上記ゲートの高電圧に応じた高電界が作用するようになる。その結果、ゲート絶縁膜にはトンネル現象によりチャンネルからキャリアとしての電子が注入される。」（１頁右下欄１７行〜２頁右上欄７行）
（ｄ）「［実施例］第１図には、この発明をＭＮＯＳを記憶素子とするＥＥＰＲＯＭ装置に適用した場合の一実施例の回路図が示されている。…この実施例では、約５Ｖのような電源電圧Ｖｃｃの他、読み出し、書き込み及び消去動作ために用いられる−５Ｖのような負の電圧Ｖｐが用いられる。この負の電圧Ｖｐは、特に制限されないが、発振回路と整流回路からなり、かつＥＥＰＲＯＭと共に１つの半導体基板上に形成される電圧発生回路により形成される。」（２頁右下欄１４行〜３頁左上欄８行）
（ｅ）「同図において、メモリアレイＭ−ＡＲＹは、マトリックス配置されたメモリセルとしてのＭＮＯＳトランジスタＭ１〜Ｍ４を含んでいる。同一の行に配置されたＭＮＯＳトランジスタＭ１とＭ２のそれぞれのゲートは、ワード線Ｗ１に共通接続される。同様に他の同一の行に配置されたＭＮＯＳトランジスタＭ３とＭ４のゲートは、それぞれワード線Ｗ２に共通接続されている。同一の列に配置されたＭＮＯＳトランジスタＭ１とＭ３のドレインは、ディジット（もしくはデータ）線Ｄ１に共通接続され、そのソースは共通ソース線Ｓ１に接続されている。」（３頁左上欄１２行〜右上欄３行）
（ｆ）「この実施例に従うと、上記ＭＮＯＳトランジスタに対する各種動作におけるレベルは、次表１のようにされる。但し、表１において、記号Ｎは−５Ｖのような負電位を意味し、記号Ｐは＋５Ｖのような正電位を意味する。記号Ｏは０Ｖのような電位を意味する。記号Ｆは、フローティング状態を意味する。記号Ｌ１は、ＭＮＯＳの記憶情報に従った２Ｖのようなハイレベル又は０Ｖのようなロウレベルを意味する。記号Ｌ２は、書き込むべきデータに従ったレベルを意味し、＋５Ｖのような正電位又は−５Ｖのような負電位をとる。」（４頁右下欄９〜１９行）
（ｇ）「書込み動作においては、…ウェルＷＥＬＬには、上記負電圧Ｖｐと同じ−５Ｖが供給され、共通ソース線Ｓは＋５Ｖのようなハイレベル（又はフローティング状態）にされる。」（５頁左上欄下から５行〜右上欄２行）
（ｈ）「上記消去／書込制御信号Ｅ／Ｗのハイレベルによって、ＭＯＳＦＥＴＱ１０がオン状態にされているので、ワード線Ｗ１は、出力回路ＴＲＯの出力に応じてほゞ電源電圧Ｖｃｃのようなハイレベルにされる。」（５頁左下欄１０〜１４行）
（ｉ）「各ディジット線の電位Ｄ１，Ｄ２等は、既に書込むべき信号を保持しているラッチ回路ＦＦの出力信号に応じた駆動回路ＤＲＶによる上記類似の電圧変換動作によって、書き込み動作（キャリアの注入）を行う場合、−５Ｖのような負電位にされ、書き込みを行わない場合＋５Ｖのようなハイレベルにされる。これにより、書き込みが行われるＭＮＯＳのゲートとチャンネル（ドレイン）との間には約１０Ｖもの高電圧が印加されるため、トンネル現象によってキャリアの注入がなされる。」（５頁右下欄９〜１８行）
（ｊ）「［利用分野］この発明は、ＭＮＯＳトランジスタのように電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置に広く利用できるものである。」（８頁左下欄１４〜１８行）
　
　上記（ｄ）の記載から、引用例の図面第１図に実施例として記載された半導体記憶装置において、＋５Ｖの電源電圧Ｖｃｃと接地電圧が与えられ、接地電圧より低い−５Ｖの電圧Ｖｐを半導体記憶装置内の基板上に形成された電圧発生回路により生成することは自明のことである。また、拒絶の理由に周知例として引用した特開昭５９−１６３７１号公報にみられるように、ＭＮＯＳトランジスタにおいて、注入された電子が２層構造のゲート絶縁膜のシリコン酸化膜とシリコン窒化膜との界面のトラップに蓄積されることは技術常識である。
　したがって、上記（ｂ）〜（ｉ）の記載及び図面の記載から、引用例には、
　「＋５Ｖの電源電圧と該電源電圧より低い接地電圧が与えられ、ソースとドレインが形成された基板の、該ソースと該ドレインとに挟まれる領域上に、比較的薄いシリコン酸化膜とその上に形成された比較的厚いシリコン窒化膜との２層構造のゲート絶縁膜と、該２層構造のゲート絶縁膜の上方に配置されたコントロールゲートとを有し、前記２層構造のゲート絶縁膜のシリコン酸化膜とシリコン窒化膜との界面のトラップが電子を蓄積するＭＮＯＳトランジスタから構成されたメモリセルを複数備えた半導体記憶装置のデータ書き込み方法において、
　前記コントロールゲートに前記＋５Ｖの電源電圧と同じ値の電圧を印加し、前記ＭＮＯＳトランジスタのドレインに前記接地電圧より低い−５Ｖの電圧を基板上に形成された電圧発生回路により生成して印加し、前記基板に対して前記接地電圧より低い−５Ｖの電圧を基板上に形成された電圧発生回路により生成して印加することにより、前記２層構造のゲート絶縁膜のシリコン酸化膜とシリコン窒化膜との界面のトラップへ電子を注入して、メモリセルにデータの書き込みを行う半導体記憶装置のデータ書き込み方法。」の発明（以下「引用例に記載された発明」という。）が記載されていると認められる。
　
　さらに、上記（ｂ）〜（ｉ）の記載に加えて上記（ｊ）の記載から、引用例には、
　この発明をＭＮＯＳトランジスタを記憶素子とするＥＥＰＲＯＭ装置に適用した場合を実施例としているが、この発明は、ＭＮＯＳトランジスタのように電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置に広く適用できるものであることも記載されていると認められる。
　
　さらに、上記（ｂ）〜（ｉ）の記載に加えて上記（ａ）の記載から、引用例には、
　コントロールゲートの電圧は正の電圧とされ、必ずしも５Ｖに特定されていない記載もあると認められる。
　
３．本願発明と引用例に記載された発明との対比
　本願の請求項１に係る発明（以下「前者」と言う。）と引用例に記載された発明（以下「後者」と言う。）とを対比すると、
　後者の「比較的薄いシリコン酸化膜とその上に形成された比較的厚いシリコン窒化膜との２層構造のゲート絶縁膜のシリコン酸化膜とシリコン窒化膜との界面のトラップ」は、その機能からみて、前者の「ゲート絶縁膜を介したフローティングゲート」と、「電子を蓄積する部分」として共通し、（両者の相違点は［相違点１］として後述する。）
　後者の「データの書き込み」は、前者の「データの消去」と、「データの変更」と共通して表現することができる。（両者の相違点は［相違点３］として後述する。）
　したがって、両者は、
　「電源電圧と該電源電圧より低い接地電圧が与えられ、ソースとドレインが形成された基板の、該ソースと該ドレインとに挟まれる領域上に絶縁膜を介して電子を蓄積する部分と該電子を蓄積する部分の上方に配置されたコントロールゲートとを有するトランジスタから構成されたメモリセルを複数備えた半導体記憶装置のデータ変更方法において、
　前記コントロールゲートに電圧を印加し、前記トランジスタのソースあるいはドレインに前記接地電圧より低い電圧を印加し、前記基板に対して前記接地電圧より低い電圧を印加することにより、前記電子を蓄積する部分へ電子を注入して、メモリセルのデータの変更を行うことを特徴とする半導体記憶装置のデータ変更方法。」
である点で一致し、以下の点で相違している。
［相違点１］
　前者は、メモリセルを構成するトランジスタの電子を蓄積する部分がゲート絶縁膜を介したフローティングゲートであり、フローティングゲートへ電子を注入して、メモリセルのデータの変更を行うものであるのに対して、後者は、メモリセルを構成するトランジスタの電子を蓄積する部分が比較的薄いシリコン酸化膜とその上に形成された比較的厚いシリコン窒化膜との２層構造のゲート絶縁膜のシリコン酸化膜とシリコン窒化膜との界面のトラップであり、該２層構造のゲート絶縁膜のシリコン酸化膜とシリコン窒化膜との界面のトラップへ電子を注入して、メモリセルのデータの変更を行うものである点。
［相違点２］
　前者は、与えられる電源電圧が単一の電源電圧であり、電子を蓄積する部分へ電子を注入して、メモリセルのデータの変更を行うときに、コントロールゲートに印加する電圧が前記単一の電源電圧より高い電圧であるのに対して、後者は、接地電圧よりも低い−５Ｖの電圧を基板上に形成された電圧発生回路により生成しているが、コントロールゲートに印加する電圧が＋５Ｖの電源電圧と同じ値の電圧であり、前者のようなものではない点。
［相違点３］
　前者は、電子を蓄積する部分へ電子を注入しての、メモリセルのデータの変更がメモリセルに書き込まれたデータの消去であり、複数メモリセルに書き込まれたデータの消去を一括して行うものであるのに対して、後者は、メモリセルのデータの変更がメモリセルへのデータの書き込みであり、複数メモリセルに書き込まれたデータの消去を一括して行うものではない点。
　
４．当審の判断
　［相違点１］について検討する。
　引用例には、この発明をＭＮＯＳトランジスタを記憶素子とするＥＥＰＲＯＭ装置に適用した場合を実施例としているが、この発明は、ＭＮＯＳトランジスタのように電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置に広く適用できるものであることも記載されている。
　そして、拒絶の理由に周知例として引用した特開昭６３−１８８８９６号公報に、ゲート絶縁膜を介したフローティングゲートを備えた電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置であって、データ消去モードでは、コントロールゲートに２０Ｖ（集積回路内部においてＶｃｃ５Ｖの電圧を昇圧）、ドレインに０Ｖとして、高電界とし、フローティングゲートへトンネル電流が流れるようにし、電子を注入することが記載され、また、拒絶の理由に周知例として引用した特開昭６４−２１７９５号公報に、ゲート絶縁膜を介したフローティングゲートを備えた電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置であって、消去動作ではコントロールゲートにＶｐｐ１（内部昇圧による正の電圧）、ドレインに０Ｖとして、高電界とし、フローティングゲートへトンネル電流が流れるようにし、電子を注入することが記載されているように、（１）ゲート絶縁膜を介したフローティングゲートに電子を蓄積する部分という機能を持たせること、（２）消去動作時では、ゲートとドレイン間の高電界によりトンネル電流を流し、電子の注入という作用を行わせることは、当業者に周知の技術的事項である。
　そうすると、上記（１）の機能及び上記（２）の作用は、ゲート絶縁膜を介したフローティングゲートを用いるものも、後者の「比較的薄いシリコン酸化膜とその上に形成された比較的厚いシリコン窒化膜との２層構造のゲート絶縁膜のシリコン酸化膜とシリコン窒化膜との界面のトラップ」を用いるものも、共通としているのであるから、「比較的薄いシリコン酸化膜とその上に形成された比較的厚いシリコン窒化膜との２層構造のゲート絶縁膜のシリコン酸化膜とシリコン窒化膜との界面のトラップ」に電子を注入するための電圧の供給手法は、そのままフローティングゲートに電子を注入するための電圧の供給手法に適用することができるものであり、後者において、「比較的薄いシリコン酸化膜とその上に形成された比較的厚いシリコン窒化膜との２層構造のゲート絶縁膜のシリコン酸化膜とシリコン窒化膜との界面のトラップ」に代えてゲート絶縁膜を介したフローティングゲートを採用し、フローティングゲートへ電子を注入して、メモリセルのデータの変更を行うようにすることは、当業者が容易に想到し得たものと認められる。
　［相違点２］について検討する。
　引用例には、コントロールゲートの電圧は正の電圧とされ、必ずしも５Ｖに特定されていない記載もある。
　そして、上記特開昭６３−１８８８９６号公報には、ゲート絶縁膜を介したフローティングゲートを備えた電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置であって、データ消去モードでは、コントロールゲートに２０Ｖ、ドレインに０Ｖとすることが記載され、さらに、「なお、Ｅ２ＰＲＯＭを内蔵した集積回路で使用される電源電源はＧＮＤ、Ｖｃｃ、Ｖｐｐの３種類であり、通常の場合、ＧＮＤ＝０Ｖ、Ｖｃｃ＝５Ｖ、Ｖｐｐ＝２０Ｖである。なお、Ｖｐｐは外部電源として供給されるものではなく、集積回路内部においてＶｃｃの電圧を昇圧して作成される。まず、始めにデータ消去モードを説明する。…この場合には、ＢＬ＝０Ｖ、ＳＧ＝２０Ｖ、ＣＧ＝２０Ｖ、Ｓ＝０Ｖに設定する。…Ｎ型拡散層１２はＢＬの０Ｖとなる。他方、フローティング・ゲート電極１６にはＣＧの高い電圧が印加されている。これにより、フローティング・ゲート電極１６とＮ型拡散層１２との間の薄い絶縁膜１７に高電界が加わり、Ｎ型拡散層１２からフローティング・ゲート電極１６に向かってトンネル電流が流れ、フローティング・ゲート電極１６に電子が注入される。」（２頁右下欄１０〜１６行）と記載されており（上記の「外部電源」が前者すなわち本願の請求項１に係る発明の「電源」に相当している。）、また、上記特開昭６４−２１７９５号公報には、コントロールゲートにＶｐｐ１（内部昇圧による正の電圧）、ドレインに０Ｖとすることが記載され、さらに、「この発明における不揮発性半導体記憶装置の書込および消去方法は、…トンネル現象が内部昇圧による高電圧を利用して得られることから、５Ｖ単一電源動作が可能と…なる。」（４頁右上欄１行〜左下欄４行）と記載されており、これらの記載によれば、コントロールゲートに単一の電源電圧５Ｖよりも高い電位を装置内部の電圧発生回路により生成して与え、ドレインに接地電位と同じ電位を与え、電位差を所定値とすることも周知の構成といえる。
　拒絶の理由に周知例として引用した特公昭５４−３６４４６号公報には、第１０図において、２層構造を持つトランジスタ又はフローテイングゲートを備えたトランジスタ９２の動作電位として、コントロールゲートに＋８Ｖ、ソースに−１２Ｖとし、電位差を２０Ｖとすることが記載されており、コントロールゲートに５Ｖより大きい電圧とし、ソースに０Ｖより低い電圧とする構成が記載されているといえる。
　そうすると、後者において、「比較的薄いシリコン酸化膜とその上に形成された比較的厚いシリコン窒化膜との２層構造のゲート絶縁膜のシリコン酸化膜とシリコン窒化膜との界面のトラップ」に代えて周知の技術的事項であるゲート絶縁膜を介したフローティングゲートを採用し、フローティングゲートへ電子を注入して、メモリセルのデータの変更を行う際に、コントロールゲートに供給される電圧を５Ｖよりも高い電圧とすることは従来から知られており、また、単一の電源電圧５Ｖよりも高い電圧を装置内部の電圧発生回路により生成することも周知の技術的事項であるから、コントロールゲートに印加する電圧を単一の電源電圧５Ｖよりも高い装置内部の電圧発生回路により生成された電圧とし、前者のようにすることは、当業者が容易になし得たものと認められる。
　［相違点３］について検討する。
　上記特開昭６４−２１７９５号公報には、「ここで従来例では、フローティングゲートから電子を引き抜いた状態を消去状態として、フローティングゲートに電子を注入した状態を書込状態としていた。しかし、この定義はどちらでもよく、本発明ではフローティングゲートに電子を注入した状態を消去状態、フローティングゲートから電子を引き抜いた状態を書込状態とする。まず、消去状態について説明する。ビット線１、２を０Ｖにして、ワード線４、５をＶｐｐ１にすることにより、第２図におけるドレイン拡散領域１２とフローティングゲート１０との間に高電界が生じる。このとき、薄い酸化膜１１を通して、電子がトンネルし、ドレイン拡散領域１２よりフローティングゲート１０に電子が注入される。この状態でフローティングゲート１０は電子の蓄積状態となるため、コントロールゲート７より見たメモリトランジスタのしきい値電圧は、消去動作前に比べて高くなっている。この状態を消去状態と呼び、論理“１”とする。」（４頁右下欄１３行〜５頁左上欄１２行）と記載されており、この記載及び図面第１図の記載によれば、フローティングゲートを備えた電気的にデータの書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置において、消去動作時に、ゲートとドレイン間の高電界によりトンネル電流を流し、フローティングゲートへの電子の注入という作用を行わせることは、当業者に周知の技術的事項であり、さらに、データの消去を一括して行うことも、当業者に周知の技術的事項である。
　そうすると、後者において、「比較的薄いシリコン酸化膜とその上に形成された比較的厚いシリコン窒化膜との２層構造のゲート絶縁膜のシリコン酸化膜とシリコン窒化膜との界面のトラップ」に代えて周知の技術的事項であるゲート絶縁膜を介したフローティングゲートを採用するに際して、フローティングゲートへの電子の注入という作用を行わせることを、データの書き込み方法とするのに代えて、周知の技術的事項であるデータ消去方法とし、さらに、データの消去を一括して行うようにして、前者のようにすることは、当業者が容易に想到し得たものと認められる。
　
　そして、本願の請求項１に係る発明の効果も、引用例に記載された発明及び周知の技術的事項の効果から当業者が容易に予測し得たものである。
　
５．まとめ
　以上のとおりであるので、本願の請求項１に係る発明は、引用例に記載さ
れた発明及び周知の技術的事項に基いて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。