(57)【要約】  本発明は、オプトエレクトロニクス部品を製造する方法に関し、キャリア（２）と複数のオプトエレクトロニクス半導体チップ（１）とが設けられ、各半導体チップ（１）は、半導体チップ（１）のコンタクト面（１２）に配置された電気コンタクトのためのコンタクト素子（１０，１１）を有する。半導体チップ（１）は、互いに側方に隣接してキャリア（２）に載置され、載置時にコンタクト面（１２）がキャリア（２）に対向する。導電層（４）が、キャリア（２）によって覆われていない半導体チップ（１）の面の少なくとも部分領域に載置され、導電層（４）は一様に形成される。保護層（７）が、コンタクト面（１２）に交差する方向に延びる半導体チップ（１）の側面（１５）の少なくとも部分領域に載置される。変換層（５）が導電層（４）上に電気泳動によって堆積される。導電層（４）は、変換層（５）と半導体チップ（１）との間の領域から除去される。
2018515920.tif 000002
【特許請求の範囲】
【請求項１】
Ａ）キャリア（２）と複数のオプトエレクトロニクス半導体チップ（１）とを設けるステップであって、各半導体チップ（１）は、前記半導体チップ（１）のコンタクト面（１２）に配置された外部電気コンタクトのためのコンタクト素子（１０，１１）を備えるステップと、
Ｂ）前記半導体チップ（１）を互いに側方に隣接して前記キャリア（２）に載置するステップであって、載置時に前記コンタクト面（１２）を前記キャリア（２）に対向させるステップと、
Ｃ）導電層（４）を、少なくとも前記半導体チップ（１）の面の前記キャリア（２）によって覆われていない部分領域に載置するステップであって、前記導電層（４）は連なった設計であるステップと、
Ｄ）保護層（７）を、前記コンタクト面（１２）と交差する方向に延びる前記半導体チップ（１）の側面（１５）の少なくとも部分領域に載置するステップと、
Ｅ）変換層（５）を前記導電層（４）に電気泳動により堆積するステップであって、前記変換層（５）は、設定した動作時に、前記半導体チップ（１）によって発せられる放射の少なくとも一部を、異なる波長領域の放射に変換するように構成されているステップと、
Ｆ）前記導電層（４）を、前記変換層（５）と前記半導体チップ（１）との間の領域から除去するステップと、を含むオプトエレクトロニクス部品（１００）を製造する方法。
【請求項２】
ステップＦにおいて、前記保護層（７）は、前記保護層（７）によって覆われた領域において前記導電層（４）が除去されるのを防ぎ、
ステップＥにおいて、前記保護層（７）によって覆われた前記導電層（４）の領域には前記変換層（５）が無いままであり、
前記導電層（４）は、動作時に前記半導体チップ（１）によって出射される光を反射する、請求項１に記載の方法。
【請求項３】
ステップＣにおいて、前記導電層は前記キャリア（２）によって覆われていない前記半導体チップ（１）の全ての面に載置され、それぞれ前記側面（１５）を少なくとも９０％覆い、
ステップＤにおいて、２つの隣接する半導体チップ（１）の間にある自由空間が前記保護層（７）で埋められ、前記保護層（７）は、前記半導体チップ（１）の全ての側面（１５）が前記保護層（７）によってそれぞれ少なくとも９０％覆われるように、前記半導体チップ（１）の周りの側方に配置されている、請求項２に記載の方法。
【請求項４】
ステップＤにおいて、前記半導体チップ（１）の前記コンタクト面（１２）とは反対側の放射出射面（１６）が、それぞれ少なくとも部分的に前記保護層（７）が無いままである、少なくとも請求項１に記載の方法。
【請求項５】
接合層（２０）が前記キャリア（２）に載置され、
ステップＢにおける載置時に、前記コンタクト素子（１０，１１）がステップＣにおいて前記導電層（４）によって覆われることがないように、前記コンタクト素子（１０，１１）が十分深く前記接合層（２０）内に押圧され、
前記接合層（２０）は熱可塑性材料を含む、または熱可塑性材料からなり、
ステップＦの後に、前記半導体チップ（１）は前記キャリア（２）から分離され、個片化される、請求項１から４のいずれか一項に記載の方法。
【請求項６】
ステップＦにおいて、前記導電層（４）は湿式化学プロセスによって除去され、
前記導電層（４）は、少なくとも１つの金属を含む、または少なくとも１つの金属からなり、
ステップＦにおいて、前記金属は、化学反応によって部分的に、または完全に前記金属の塩に変換され、
ステップＦの後に、前記変換層（５）における前記塩のモル分率は、０．００１％以上２％以下である、請求項１から５のいずれか一項に記載の方法。
【請求項７】
前記変換層（５）は、前記半導体チップ（１）上の全範囲にわたって、厚さの最大偏差が層厚平均値の５％である均一な層厚であり、
ステップＦの後に、前記変換層（５）の前記層厚は７０μｍ以下であり、
ステップＦの後に、前記変換層（５）が連なり、連続して、かつ切れ目なく前記半導体チップ（１）上に延在している、請求項１から６のいずれか一項に記載の方法。
【請求項８】
前記変換層（５）は、変換粒子の粉末からなり、
ステップＦの後に、前記変換層は封止層（６）によって取り囲まれ、このことによって前記変換層（５）が前記半導体チップ（１）から剥げ落ちる、または分離することを防ぐ、請求項１から７のいずれか一項に記載の方法。
【請求項９】
前記保護層（７）は白色プラスチック材料を含む、または白色プラスチック材料からなり、
前記導電層（４）の層厚は１００ｎｍ以上５００ｎｍ以下であり、
前記側面（１５）上の前記保護層（７）の層厚は１０μｍ以上１００μｍ以下である、請求項１から８のいずれか一項に記載の方法。
【請求項１０】
前記キャリア（２）は、ステップＢにおいて前記半導体チップ（１）が導電接続され、かつ機械的に取り付けられる回路基板である、請求項１から９のいずれか一項に記載の方法。
【請求項１１】
各半導体チップ（１）において、保護フレーム（２１）が前記キャリア（２）に載置され、
ステップＢの載置時に、前記半導体チップ（１）は、前記コンタクト素子（１０，１１）が対応する前記保護フレーム（２１）によって少なくとも部分的に取り囲まれるように、前記キャリア（２）に載せられ、
ステップＣにおいて、前記保護フレーム（２１）は、前記コンタクト素子（１０，１１）が前記導電層（４）によって覆われるのを防ぐ、請求項１から１０のいずれか一項に記載の方法。
【請求項１２】
前記半導体チップ（１）は、前記半導体チップ（１）を安定化するサファイア成長基板（１３）と、前記サファイア成長基板（１３）上に成長させた半導体積層体（１４）とをそれぞれ含むサファイアフリップチップであり、
前記コンタクト素子（１０，１１）は、前記サフィア成長基板（１３）とは反対側の前記半導体積層体（１４）の面に配置されている、請求項１から１１のいずれか一項に記載の方法。
【請求項１３】
表面実装オプトエレクトロニクス部品（１００）であって、
前記部品（１００）の外部電気コンタクトのための露出したコンタクト素子（１０，１１）を有するオプトエレクトロニクス半導体チップ（１）であって、前記コンタクト素子（１０，１１）は、前記半導体チップ（１）の共通のコンタクト面（１２）に配置されているオプトエレクトロニクス半導体チップ（１）と、連なり、連続して、かつ切れ目なく形成されており、前記コンタクト面（１２）とは反対側の放射出射面（１６）を少なくとも９０％覆っている、変換層（５）と、
前記変換層（５）に載置され、前記変換層（５）を完全に覆いかつ取り囲んでいる、封止層（６）と、
前記コンタクト面（１２）と交差する方向に延びる前記半導体チップ（１）の側面（１５）上の導電層（４）と、を備え、
前記変換層（５）は、前記部品（１００）の設定した動作時に、前記半導体チップ（１）によって発せられる放射の少なくとも一部を、異なる波長領域の放射に変換するように構成されており、
前記変換層（５）は、前記半導体チップ（１）上の全範囲にわたって、厚さの最大偏差が層厚平均値の５％である均一な層厚であり、
前記変換層（５）の前記層厚は７０μｍ以下であり、
前記変換層（５）は、変換粒子の粉末であって、前記封止層（６）によって前記半導体チップ（１）上に保持されており、
前記導電層（４）は層厚が１００ｎｍ以上５００ｎｍ以下であり、前記半導体チップ（１）の全ての側面（１５）をそれぞれ少なくとも９０％覆い、かつ前記半導体チップ（１）によって発せられる放射に対する反射率が８０％以上である、オプトエレクトロニクス部品（１００）。
【請求項１４】
前記変換層（５）は金属の塩を含み、前記変換層（５）におけるモル分率は０．００１％以上２％以下である、請求項１３に記載のオプトエレクトロニクス部品（１００）。
【請求項１５】
保護層（７）が、前記導電層（４）に載置され、前記半導体チップ（１）の周りに切れ目なく延在しており、
前記保護層（７）は、白色プラスチック材料を含む、または白色プラスチック材料からなる、請求項１３または１４に記載のオプトエレクトロニクス部品（１００）。
【発明の詳細な説明】
【技術分野】
【０００１】
オプトエレクトロニクス部品を製造する方法が提供される。さらに、表面実装オプトエレクトロニクス部品が提供される。
【背景技術】
【０００２】
半導体チップに変換層を設ける方法は、例えば特許文献１などから公知である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１４／００１１４９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
達成すべき目的の１つは、変換層が半導体チップに均一に載置され、同時に半導体チップの側面がミラーコートされる、オプトエレクトロニクス部品を製造する方法を提供することである。別の達成すべき目的は、ミラーコートされた側面と均一な変換層とを有するオプトエレクトロニクス部品を提供することである。
【課題を解決するための手段】
【０００５】
これらの目的は、とりわけ独立請求項の方法と主題によって達成される。有利な構成と発展形態は従属項の主題である。
【発明の効果】
【０００６】
少なくとも一実施形態によると、オプトエレクトロニクス部品を製造する方法は、キャリアと複数のオプトエレクトロニクス半導体チップとが準備されるステップＡを含む。キャリアは、例えば金属キャリア、ガラスキャリア、半導体キャリア、またはプラスチックキャリアでありうる。各半導体チップは、外部電気コンタクトのためのコンタクト素子を備える。コンタクト素子は、半導体チップのコンタクト面に配置されている。好ましくは、半導体チップの外部コンタクトに必要な全てのコンタクト素子が、半導体チップの単一の面、つまりコンタクト面に配置されている。特に、コンタクト素子は半導体チップが実装されていない状態では自由に近接可能である。
【０００７】
少なくとも一実施形態によると、本発明の方法は、半導体チップが互いに側方に隣接してキャリアに取り付けられるステップＢを含む。側方とは、キャリアの主延在方向によって規定される。この場合、半導体チップは、コンタクト面がそれぞれキャリアに対向するように取り付けられることが好ましい。つまり、取り付け後に、コンタクト面がキャリアによって覆われていることが好ましい。
【０００８】
少なくとも一実施形態によると、本発明の方法は、導電層が、キャリアによって覆われていない半導体チップの面の少なくとも部分領域に載置されるステップＣを含む。好ましくは、キャリアによって覆われていない半導体チップの全ての面が導電層によって、好ましくは完全に、および／またはぴったりと覆われる。特に好ましくは、導電層がキャリア上および半導体チップ上に連なり、連続して、かつ切れ目なく形成される。この場合、複数の半導体チップ上の導電層は単一の層である。導電層は半導体チップに直に載置される、つまり半導体チップと直に接触する。この場合、半導体チップ上には前もってさらなる層は載置されていない。
【０００９】
導電層の載置は、スパッタリング工程、蒸着、原子層堆積（略してＡＬＤ）、化学蒸着（略してＣＶＤ）、または物理蒸着（略してＰＶＤ）によって行われうる。
【００１０】
導電層の厚さは、例えば２０ｎｍ以上、１００ｎｍ以上、または３００ｎｍ以上である。あるいは、またはさらに、導電層の厚さは２μｍ以下、１μｍ以下、または５００ｎｍ以下である。導電層の厚さとは、導電層の全範囲にわたる最大、平均、または最少の厚さを示すことが好ましい。
【００１１】
少なくとも一実施形態によると、ステップＤにおいて、保護層が、コンタクト面と交差する方向に延在する半導体チップの側面の少なくとも部分領域に載置される。好ましくは、保護層は電気絶縁性かつ非導電性である。保護層は、例えばポリマー、アクリレート、Ｏｒｍｏｃｅｒ（登録商標）、エポキシ樹脂、フォトレジスト、または白色プラスチック材料などのプラスチック材料を含む、またはこれらからなる。この場合、二酸化チタン粒子を含むシリコーンまたは樹脂も考えられうる。側面上の保護層の層厚は、予定されている半導体チップの個片化工程の前後で、例えば１０μｍ以上、２０μｍ以上、または５０μｍ以上である。あるいは、またはさらに、側面上の保護層は１００μｍ以下、８０μｍ以下、または７０μｍ以下である。
【００１２】
少なくとも一実施形態によると、ステップＥにおいて、変換層が導電層上に電気泳動によって、特に直におよび／またはぴったりと導電層上に堆積される。設定した動作時に、変換層が、半導体チップによって発せられる放射の少なくとも一部を、異なる波長領域の放射に変換するように構成されている。
【００１３】
動作時に、半導体チップは４００ｎｍ以上８００ｎｍ以下の可視光、または２００ｎｍ以上４００ｎｍ以下の紫外領域の光を出射する。変換層は、半導体チップによって発せられる放射を、例えば赤色、黄色、緑色、および／または青色等の可視光に変換する。特に、変換層が半導体チップから発せられる放射を総変換することが考えられる。
【００１４】
変換層の電気泳動電着のために、半導体チップを有するキャリアが、例えば有機溶媒と変換粒子とが添加された電気泳動漕に浸漬される。電気泳動漕に電圧を印加することで、堆積予定の変換粒子を、特に露出した導電層に移動し固定する。このように、好ましくは導電層と直に接触した変換層が形成される。
【００１５】
とりわけ、電気泳動による工程で堆積された変換層は、連なり、連続して、切れ目なく導電層上に形成される。変換層は、キャリアまたは保護層によって覆われていない半導体チップの領域または面を部分的に、または完全に覆うことが好ましい。特に、ステップＥにおいて、キャリアと反対側の半導体チップの放射出射面がそれぞれ変換層によって覆われる。
【００１６】
変換層の変換粒子に好適な材料は、例えば（Ｙ，Ｌｕ，Ｇｄ，Ｔｂ）３（Ａｌ１−ｘ，Ｇａｘ）５Ｏ１２：Ｃｅ３＋などのガーネット、（Ｃａ，Ｂａ，Ｓｒ）２Ｓｉ５Ｎ８：Ｅｕ２＋などのドープ窒化ケイ素、（Ｃａ，Ｓｒ）ＡｌＳｉＮ３：Ｅｕ２＋、Ｓｒ（Ｃａ，Ｓｒ）Ｓｉ２Ａｌ２Ｎ６：Ｅｕ２＋、（Ｓｒ，Ｃａ）ＡｌＳｉＮ３＊Ｓｉ２Ｎ２Ｏ：Ｅｕ２＋、または（Ｃａ，Ｓｒ）Ａｌ（１−４ｘ／３）Ｓｉ（１＋ｘ）Ｎ３：Ｃｅ３＋（ｘ＝０．２〜０．５）などのドープu窒化ケイ素／アルミニウム、（Ｂａ，Ｓｒ，Ｃａ）Ｓｉ２Ｏ２Ｎ２：Ｅｕ２＋、ＡＥ２−ｘ−ａＲＥｘＥｕａＳｉ１−ｙＯ４−ｘ−２ｙＮｘ、またはＡＥ２−ｘ−ａＲＥｘＥｕａＳｉ１−ｙＯ４−ｘ−２ｙＮｙなどの酸窒化ケイ素、または（Ｂａ，Ｓｒ，Ｃａ）２ＳｉＯ４：Ｅｕ２＋、もしくはＣａ８Ｍｇ（ＳｉＯ４）４Ｃｌ２：Ｅｕ２＋などのドープ酸化ケイ素であり、ＡＥはアルカリ土類金属であり、ＲＥは希土類金属である。
【００１７】
変換粒子の粒径は、例えば１００ｎｍ以上、１μｍ以上、または１０μｍ以上である。あるいは、またはさらに、粒径は５０μｍ以上、２０μｍ以上、または１μｍ以上である。
【００１８】
変換層の他に、光拡散のための材料を含む、および／または着色顔料を含む、さらなる層が導電層上に、特に電気泳動によって堆積されうる。光拡散のための材料、および／または着色顔料は、共通の電気泳動工程で変換粒子と共に堆積されうることも適当である。
【００１９】
少なくとも一実施形態によると、ステップＦにおいて、導電層は、変換層と半導体チップとの間の領域から除去される。例えば、プロトン性反応剤および／または溶媒を介して除去が行われうる。導電層は、変換層の下で構造的に変性している、および／または溶解している。導電層を溶解すること、または構造的に変性することで、半導体チップから生じる電磁放射の９０％以上、９５％以上、または９９％以上が変換層に入射しうる。存在していたであろう電磁層の放射吸収効果が、この除去によって低減される、または無くなることが好ましい。
【００２０】
この方法で製造される各オプトエレクトロニクス部品は、厳密には、変換層が載置された半導体チップを１つと、半導体チップの側面の少なくとも部分領域に残っている導電層とを含む。半導体チップの半導体層は、後の動作時に短絡が防止されるように絶縁層によって導電層から絶縁されていることが好ましい。
【００２１】
少なくとも一実施形態によると、オプトエレクトロニクス部品を製造する方法は、キャリアと複数のオプトエレクトロニクス半導体チップとが準備され、各半導体チップは、半導体チップのコンタクト面に配置された外部電気コンタクトのためのコンタクト素子を備えるステップＡを含む。ステップＢにおいて、半導体チップは、互いに側方に隣接してキャリアに取り付けられ、取り付け時にコンタクト面がキャリアに対向させられる。ステップＣにおいて、導電層が、キャリアによって覆われていない半導体チップの面に少なくとも載置され、導電層は連なった設計である。ステップＤにおいて、保護層は、コンタクト面と交差する方向に延在する半導体チップの側面の少なくとも部分領域に載置される。ステップＥにおいて、変換層が導電層上に電気泳動によって堆積され、変換層は、設定した動作時に、半導体チップによって発せられる放射の少なくとも一部を、異なる波長領域の放射に変換するように構成されている。ステップＦにおいて、導電層は、変換層と半導体チップとの間の領域から除去される。
【００２２】
特に、ここで説明した本発明の根底にある思想は、半導体チップを、薄い変換層の形態である変換素子で、電気泳動工程によって覆うことである。厚い変換素子を備える部品と比較して、薄い変換層は完成部品の熱特性を向上させる。とりわけ、このことによって半導体チップまたは変換素子の温度上昇が緩和され、その結果、変換層における退色や亀裂の形成、色度座標のずれ、または効率低下などの典型的な熱影響が抑えられる。その上、薄い変換層は、厚い変換層による埋め込み（ｐｏｔｔｉｎｇ）と比較して、後面、例えば接合キャリアの方向に発せられる放射を低減するという効果を伴う。
【００２３】
さらに、本発明は、例えば金属層である導電層が電気泳動電着に用いられることを利用する。このような導電層は、例えば動作時に発せられる半導体チップの放射を反射しうる。ステップＤにおいて半導体チップの側面が保護層で覆われていることで、一方では、変換層が半導体チップの側面に堆積されることが防止され、他方では、ステップＥの後においても導電層が依然として側面を覆い、好ましくはミラーコートしているように、保護層がステップＥにおいて導電層が分離することがないように保護することが好ましい。
【００２４】
全体として、本発明の方法によって、半導体チップへの変換層の均一な堆積と、半導体チップの側面のミラーコートとがわずかな工程で提供される。
【００２５】
少なくとも一実施形態によると、ステップＡからＦは規定された順序で行われる。
【００２６】
少なくとも一実施形態によると、ステップＦにおいて、保護層は、保護層によって覆われた領域において導電層が除去されるのを防ぐ。好ましくは、ステップＥにおいて、導電層は保護層の下でほとんど構造的に変化または溶解しておらず、これらの領域において当初形成された導電層の例えば９０％、９５％、または１００％の残部が維持される。
【００２７】
少なくとも一実施形態によると、ステップＥにおいて、保護層によって覆われた導電層の領域には変換層が無いままである。
【００２８】
これらの領域においては、特に、変換層と導電層との直接の接触は生じない。好ましくは、半導体チップの側面、または半導体チップの側面の少なくとも保護層に覆われた領域は、完成部品において変換層によって覆われていない。
【００２９】
少なくとも一実施形態によると、導電層は、半導体チップの動作時に生じる放射を反射する。この放射に対する導電層の反射率は、例えば８０％以上、９０％以上、または９５％以上である。ここで、反射率は、例えば半導体チップの全発光スペクトルにわたって平均化した平均反射率でありうる。反射率は、半導体チップの発光スペクトルが最大強度である波長で表すことも可能である。
【００３０】
少なくとも一実施形態によると、ステップＣにおいて、導電層は、キャリアによって覆われていない半導体チップの全面に載置される。好ましくは、ステップＣの間にまたはその後に、導電層がこれらの全ての面を、特に半導体チップの側面の９０％以上、９５％以上、９９％以上、または完全に覆う。
【００３１】
少なくとも一実施形態によると、２つの隣接する半導体チップの間にある自由空間はステップＤにおいて保護層で埋められる。自由空間では、埋め込み前にキャリアが露出しているかもしれない。保護層は、自由空間を完全に埋めることができる埋め込み材料である。ここで保護層は、半導体チップの少なくとも１つまたは全ての側面が保護層によって９０％以上、９５％以上、または１００％覆われるように、半導体チップを取り囲むように配置される。
【００３２】
保護層または埋め込み材料は、例えばフォトリソグラフィ、レーザ直接描画、レーザアブレーション、打ち抜きのような形成技術、ミクロスプレー塗装、スクリーン印刷、パッド印刷、噴射、散布、射出成型、転写成形、噴霧技術、またはテープ成形技術の１つによって、部品の間に導入および／または構成されうる。
【００３３】
半導体チップの個片化の後、保護層は半導体チップから分離されうる。あるいは、保護層は、完成部品においても半導体チップの側面に残る。
【００３４】
少なくとも一実施形態によると、ステップＤにおいて、半導体チップのコンタクト面とは反対側の放射出射面が、それぞれ部分的にまたは完全に保護層が無いないままである。放射出射面は、特に、ステップＥにおいて変換層によって部分的、または完全に覆われた面である。
【００３５】
少なくとも一実施形態によると、キャリアは、キャリア上に載置された接合層を有する。ステップＢにおける載置時に、コンタクト素子が導電層によって覆われる虞、従って短絡の虞がないように、コンタクト素子は、例えば十分深く接合層内に押圧される。この目的で、コンタクト素子は、例えば完全に接合層内に押圧される。そのため、接合層は変形可能および／または弾性があることが好ましい。
【００３６】
接合層は、キャリアに沿って特に連続し連なって延在し、半導体チップの間または半導体チップの領域に切れ目を有さない。接合層の厚さは、例えば２μｍ以上、５μｍ以上、または１０μｍ以上である。あるいは、またはさらに、接合層の厚さは３０μｍ以下、２０μｍ以下、または１５μｍ以下である。
【００３７】
少なくとも一実施形態によると、接合層は、熱可塑性材料を含む、または熱可塑性材料からなる。熱可塑性材料は、特に、特定の温度範囲内で変形可能なプラスチックである。したがって、半導体チップをキャリアに取り付けるために、コンタクト素子が接合層内に押圧されるように、接合層を一定の温度に到達させることが好ましい。本発明者は、例えば熱可塑性材料である接合層が、コンタクト素子のとりわけ湿式化学プロセスに対するよい保護ともなることを見出した。
【００３８】
少なくとも一実施形態によると、半導体チップは、例えば接合層またはキャリアを相応に加熱することで、ステップＦの後にキャリアから分離される。変換層を有する半導体チップはキャリアからの分離の前後に、例えば保護層の形態である埋め込み材料を経由する分離面に沿って個片化されうる。このように、個々のオプトエレクトロニクス部品が製造される。完成部品において、半導体チップのコンタクト素子は、露出し自由に近接可能であることが好ましい。
【００３９】
キャリアから分離された個片化済みの部品は、さらなる埋め込み材料がなくても、つまり保護層が無くても、特に機械的に自立して安定して形成される。オプトエレクトロニクス部品の寸法は、半導体チップの寸法に適合されること、つまり横および／または縦寸法という半導体チップのそれぞれの寸法から１０％未満、５％未満、または１％未満外れていることが好ましい。
【００４０】
少なくとも一実施形態によると、ステップＥの後に、変換層は、半導体チップの放射出射面を９０％以上、９５％以上、９９％以上、または完全に覆う。
【００４１】
少なくとも一実施形態によると、ステップＦにおいて、導電層は湿式化学プロセスによって除去される。
【００４２】
少なくとも一実施形態によると、導電層は少なくとも１つの金属または合金を含むか、または少なくとも１つの金属または合金からなる。可能性のある金属としては、例えばＡｌ，Ａｇ，Ａｕ，Ｔｉ，Ｐｔ，Ｌｉ，Ｎａ，Ｋ，Ｒｕ，Ｃｓ，Ｂｅ，Ｃａ，Ｍｇ，Ｓｒ，Ｂａ，Ｓｃ，Ｓｉ，Ｇａ，およびＳｎである。しかしながら導電層は、ＩＴＯやＺｎＯなどの透明導電材料を含む、またはこれらからなることも可能である。
【００４３】
少なくとも一実施形態によると、ステップＦにおいて、導電層の金属は化学反応によって金属から塩に部分的にまたは完全に変換される。この目的で、例えば導電層はプロトン性反応剤と接触させられ、その後溶媒で洗い流されうる。このような方法は、例えば特許文献１などから公知である。
【００４４】
少なくとも一実施形態によると、ステップＦの後に、変換層における塩のモル分率は、０．００１％以上、０．０１％以上、または０．１％以上である。あるいは、またはさらに、塩のモル分率は、２％以下、１％以下、または０．５％以下である。塩は、実際には変換層内に分配されている、および／または変換層の下に別の層を形成しうる。後者の場合、別の層は、例えば変換層の一部と考えられる。
【００４５】
少なくとも一実施形態によると、変換層は、層厚の平均値に対して厚さの最大偏差が２０％、１０％、５％、３％、または１％であり、ステップＥの堆積工程の後に均一な層厚である。層厚の平均値は変換層の全範囲にわたって決定される。このような均一な層厚によって、特に高度な色軌跡（ｃｏｌｏｒ  ｌｏｃｕｓ）の均一性が、半導体チップの全放射出射面にわたって実現されうる。
【００４６】
少なくとも一実施形態によると、ステップＦの後に、変換層の層厚は、７０μｍ以下、５０μｍ以下、または３０μｍ以下である。あるいは、またはさらに、ステップＦの後、層厚は１０μｍ以上、２０μｍ以上、または３０μｍ以上である。この場合、層厚とは、変換層の最大または平均層厚に関する。
【００４７】
少なくとも一実施形態によると、ステップＦの後、変換層は、各個々の半導体チップ上、特に放射出射面上に連続して、連なって、かつ切れ目なく延在する。
【００４８】
少なくとも一実施形態によると、変換層は変換粒子の粉末からなる。変換層は、このように個々の変換粒子同士を結合するシリコーンや樹脂などの結合剤を含有しない。変換層における変換粒子のモル分率は９０％以上、９５％以上、または９９％以上であることが好ましい。変換層は、個別の部品としては、例えば多孔性で、脆性で、もろく、および／または機械的に不安定である。特に、変換層は非セラミックおよび／または未焼結である。変換層は、例えばファンデルワールス力によって半導体チップ上に少なくとも一時的に寸法が安定して保持されうる。
【００４９】
少なくとも一実施形態によると、ステップＥの後に、変換層は、例えばぴったりと封止層によって取り囲まれる。封止層は、変換層と直に接触し、後に変換層の半導体チップからの剥がれ落ち、または分離を防止しうることが好ましい。このことは、特に変換層が好ましくは変換粒子の粉末からなることから、都合がよい。封止層は、例えばシリコーン、パリレン、または樹脂を含有する、またはこれらからなる。変換層上の封止層の層厚は、例えば１００ｎｍ以上、５００ｎｍ以上、または１μｍ以上である。あるいは、またはさらに、封止層の層厚は、５００μｍ以下、３００μｍ以下、または１００μｍ以下である。特に、封止層は、例えば変換層を有する半導体チップに載置されるシリコーン埋め込み材料などの、埋め込み材料でありうる。
【００５０】
しかしながら、封止層と変換層との間に、変換粒子または変換層を半導体チップ上に固定するための薄い固定層を配置することも可能である。固定層は例えばポリマー系であり、厚さが１００ｎｍ以上１μｍ以下である。
【００５１】
少なくとも一実施形態によると、封止層は、透明材料を含む、または透明材料からなる。透明材料は、特に半導体チップおよび／または変換素子によって発せられる放射を８０％以上、９０％以上、または９５％以上の水準で透過する。
【００５２】
少なくとも一実施形態によると、キャリアは、ステップＢにおいて半導体チップが導電接続される、または機械的に永久的に取り付けられる回路基板である。このような回路基板をキャリアとして用いる際、キャリアが半導体チップに残ること、つまりステップＦの後に半導体チップから分離されないことが好ましい。回路基板は、例えばアクティブマトリクス素子であり、それによって個々の半導体チップが個々に、互いに独立して制御されうる。
【００５３】
少なくとも一実施形態によると、各キャリアは、例えば湿式化学プロセスに耐性のあるプラスチック材料からなり、各半導体チップに対してキャリアに取り付けられた保護フレームを有する。ステップＢにおける取り付け時に、コンタクト素子がぞれぞれの保護フレームによって部分的にまたは完全に取り囲まれるように、半導体チップをキャリアに載せることが好ましい。特に、保護フレームは、ステップＣにおいてコンタクト素子が導電層によって覆われることを防ぐ。
【００５４】
少なくとも一実施形態によると、半導体チップは、成長基板と成長基板上に成長させた半導体積層体を含む、いわゆる体積発光体（ｖｏｌｕｍｅ  ｅｍｉｔｔｅｒ）である。半導体チップにおいて成長基板は安定化部分も構成するので、さらなる安定化手段は必要ない。成長基板はサファイア、シリコン、ゲルマニウム、炭化ケイ素、またはＧａＮを含む、またはこれらからなりうる。半導体積層体は、例えばＩＩＩ−Ｖ族化合物半導体材料系、とりわけＡｌＩｎＧａＮ系またはＡｌＧａＡｓ系である。さらに、半導体積層体は少なくとも１つのｐｎ接合および／または量子井戸構造を有する活性層を含むことが好ましい。
【００５５】
少なくとも一実施形態によると、コンタクト素子は、成長基板とは反対側の半導体積層体の面に配置されている。したがって、半導体チップはいわゆるフリップチップ、特にサファイアフリップチップでありうる。
【００５６】
少なくとも一実施形態によると、それぞれの場合において、半導体チップは、それぞれ半導体チップを安定化する基板と、基板上に取り付けられた半導体積層体とを含む薄膜半導体チップである。ここで、基板は半導体積層体の成長基板とは異なり、成長基板は取り除かれている。この場合、成長基板の残部が安定化に貢献することなしに、または貢献する必要なしに、基板自体が半導体チップの安定化部分を構成する。この場合、コンタクト素子は、半導体積層体とは反対側の基板の面に取り付けられていることが好ましい。
【００５７】
さらに、表面実装オプトエレクトロニクス部品が提供される。オプトエレクトロニクス部品は、特に、ここで説明した方法で製造されうる。つまり、部品と共に開示される全ての特徴は、方法に対しても開示されており、その逆も同様である。
【００５８】
少なくとも一実施形態によると、表面実装オプトエレクトロニクス部品は、部品の外部電気コンタクトのための露出したコンタクト素子を有するオプトエレクトロニクス半導体チップを備える。ここでコンタクト素子は、半導体チップの共通のコンタクト面に配置されている。
【００５９】
少なくとも一実施形態によると、連なり連続した構成で切れ目のない変換層が、コンタクト面とは反対側の放射出射面に、とりわけ直に、変換層が放射出射面を９０％以上覆うように載置されている。
【００６０】
少なくとも一実施形態によると、封止層が変換層に載置されており、変換層を覆い完全に取り囲んでいる。特に、封止層は変換層をぴったりと取り囲んでいる、および／または変換層と直に接触している。
【００６１】
少なくとも一実施形態によると、導電層が、半導体チップのコンタクト面と交差する方向に延在する側面に、とりわけ直接取り付けられている。好ましくは、導電層は全側面をそれぞれ９０％以上覆っている。
【００６２】
少なくとも一実施形態によると、変換層が、設定した動作時に半導体チップによって発せられる放射の少なくとも一部を、異なる波長領域の放射に変換するように構成されている。
【００６３】
少なくとも一実施形態によると、変換層は、半導体チップ上の全側方範囲にわたって、厚さの最大偏差が層厚平均値の５％である均一な層厚である。
【００６４】
少なくとも一実施形態によると、変換層の層厚は、７０μｍ以下である。
【００６５】
少なくとも一実施形態によると、変換層は変換粒子の粉末であり、その粉末は封止層によって半導体チップ上に保持されている。
【００６６】
少なくとも一実施形態によると、導電層の層厚は１００ｎｍ以上５００ｎｍ以下である。半導体チップによって発せられる放射に対する導電層の反射率は、例えば８０％以上である。
【００６７】
少なくとも一実施形態によると、変換層は金属の塩を含み、変換層におけるそのモル分率は０．００１％以上２％以下である。
【００６８】
少なくとも一実施形態によると、保護層は反射性の金属膜上、従って半導体チップの側面上に載置され、半導体チップの周りに切れ目なく延在している。保護層は白色プラスチック材料を含む、または白色プラスチック材料からなる。
【００６９】
上記のオプトエレクトロニクス部品を製造する方法および表面実装オプトエレクトロニクス部品は、図面を参照しながら例示的な実施形態により以下にさらに詳細に説明する。各図を通して、同じ参照番号は同じ要素を示す。しかし、どの参照要素も縮尺通りではなく、むしろ理解の助けとなるように個々の要素が誇張され拡大されていてもよい。
【図面の簡単な説明】
【００７０】
【図１Ａ】図１Ａは、例示的な実施形態であるオプトエレクトロニクス部品を製造する方法の様々なステップの断面図である。
【図１Ｂ】図１Ｂは、例示的な実施形態であるオプトエレクトロニクス部品を製造する方法の様々なステップの断面図である。
【図１Ｃ】図１Ｃは、例示的な実施形態であるオプトエレクトロニクス部品を製造する方法の様々なステップの断面図である。
【図１Ｄ】図１Ｄは、例示的な実施形態であるオプトエレクトロニクス部品を製造する方法の様々なステップの断面図である。
【図１Ｅ】図１Ｅは、例示的な実施形態であるオプトエレクトロニクス部品を製造する方法の様々なステップの断面図である。
【図１Ｆ】図１Ｆは、例示的な実施形態であるオプトエレクトロニクス部品を製造する方法の様々なステップの断面図である。
【図１Ｇ】図１Ｇは、例示的な実施形態であるオプトエレクトロニクス部品を製造する方法の様々なステップの断面図である。
【図１Ｈ】図１Ｈは、例示的な実施形態であるオプトエレクトロニクス部品を製造する方法の様々なステップの断面図である。
【図１Ｉ】図１Ｉは、例示的な実施形態であるオプトエレクトロニクス部品を製造する方法の様々なステップの断面図である。
【図２】図２は、例示的な実施形態であるオプトエレクトロニクス部品を製造する方法の様々なステップの断面図である。
【図３Ａ】図３Ａは、例示的な実施形態である表面実装オプトエレクトロニクス部品の断面図である。
【図３Ｂ】図３Ｂは、例示的な実施形態である表面実装オプトエレクトロニクス部品の断面図である。
【図３Ｃ】図３Ｃは、例示的な実施形態である表面実装オプトエレクトロニクス部品の断面図である。
【図４Ａ】図４Ａは、複数のオプトエレクトロニクス部品を有する発光体の断面図である。
【図４Ｂ】図４Ｂは、複数のオプトエレクトロニクス部品を有する発光体の断面図である。
【図５】図５は、各種オプトエレクトロニクス部品の放射特性を示す。
【発明を実施するための形態】
【００７１】
図１Ａは例示的な実施形態であるオプトエレクトロニクス部品１００を製造する方法の最初のステップを示す。例えばガラスキャリアであるキャリア２と半導体チップ１とが準備される。半導体チップ１は、基板１３と、基板の上に載置された半導体積層体１４を含む。基板１３は、例えば半導体積層体１４の成長基板である。基板１３は、例えばサファイア基板であり、その上に成長させたＡｌＩｎＧａＮ半導体積層体１４を有する。成長基板１３とは反対側の半導体積層体１４の面は、コンタクト面１２として形成され、半導体積層体１４または半導体チップ１を外部電気コンタクトするためのコンタクト素子１０および１１がコンタクト面１２に取り付けられている。
【００７２】
コンタクト面１２とは反対側の半導体チップ１の面は、放射出射面１６としてそれぞれ形成され、この放射出射面１６を介して半導体チップ１によって生成される放射の大部分、例えば９０％以上が出射される。コンタクト面１２と放射面１６とは互いにコンタクト面１２と交差する方向に延びる側面１５を介して接続されている。
【００７３】
図１Ａのステップでは、半導体チップ１は、コンタクト面１２をキャリア２に対向させてキャリア２に取り付けられる。さらに、例えば熱可塑性材料からなる、連なり連続して形成された接合層２０がキャリア２に載置される。
【００７４】
図１Ｂに示すステップにおいては、半導体チップ１は側方に互いに隣接してキャリア２上に配置され、コンタクト素子１０および１１が押圧され、とりわけ完全に押圧されて接合層２０に埋め込まれる。このように、コンタクト素子１０および１１は、さらなるステップにおける衝撃から接合層２０によって保護されている。例えば、半導体チップ１は、成長基板１３が接合層２０に接触するくらい深く押圧された。この目的で、接合層２０、キャリア２、および／または半導体チップ１は一定の温度に加熱され、その温度で半導体チップ１は接合層２０内に押圧されうる。ここでは、キャリア２はおよそ８０℃に加熱され、半導体チップ１はおよそ２００℃に加熱された。
【００７５】
図１Ｂから、半導体チップ１が互いに側方に間隔をあけており、つまり半導体チップ１の間に空間が形成されており、そこではキャリア２または接合層２０が露出していることも理解されうる。
【００７６】
図１Ｃのステップは、例えばＡｌまたはＡｇなどの金属からなる導電層４がどのように半導体チップ１およびキャリア２にぴったりと載置されるかを示している。ここで、導電層４は、キャリア２によって覆われていない半導体チップ１の全面を覆いながら、連なり、連続して、かつ切れ目なく形成された層として載置される。半導体チップ１の間のキャリア２の領域は、導電層４によって覆われている。
【００７７】
導電層４の載置は、スパッタリング工程、蒸着、または原子層堆積によって行われうる。この場合、導電層４の層厚は、例えば２０ｎｍ以上２μｍ以下である。特に、導電層４は、半導体チップ１によって発せられる放射に対する反射率が８０％以上である。
【００７８】
図１Ｄは、埋め込み材料の形態である保護層７が半導体チップ１の間に導入されるステップを示している。保護層７の導入は、例えば噴射、転写成形、または射出成形によって行われうる。保護層７は例えば白色プラスチック材料である。保護層７は、側面１５およびその上に載置された導電層４が保護層７によって完全に覆われる範囲で半導体チップ１の間に埋められる。保護層７は、半導体チップ１を側方において鋳型とし完全に半導体チップ１を取り囲む。
【００７９】
図１Ｄは、変換層が半導体チップ１上にどのように載置されるかをさらに示している。変換層５は、保護層７が載置された後に載置されることが好ましい。変換層５の載置は、例えば特許文献１に記述されているように電気泳動工程で行われる。この場合、変換層５は、保護層７によって覆われていない導電層４の領域にのみ、つまり、この場合では半導体チップ１の放射出射面１６においてのみ堆積される。変換層５は、放射出射面１６上にそれぞれ連続して、連なり、切れ目なく延在する。
【００８０】
好ましくは、変換層５は変換粒子の粉末からなる、つまり接合剤を含まない。さらに、変換層５の層厚は７０μｍ以下であることが好ましい。保護層７で埋められた半導体チップ１の間の領域は、変換層５によって覆われていない。
【００８１】
図１Ｅは、半導体チップ１と変換層５の間に配置された導電層４が除去されるさらなるステップを示す。除去は、例えば導電層４の金属が塩に変換されるような湿式化学プロセスで行われうる。さらに、塩は、溶媒によって少なくとも部分的に変換層５から除去されうる。
【００８２】
図１Ｅにおいて、導電層の除去は、大部分または完全に放射出射面１６の領域で行われる。半導体チップ１の側面１５は、導電層４によって覆われたまま、とりわけ完全に覆われたままである。このステップの間、保護層７が湿式化学プロセスから導電層４を保護する。
【００８３】
図１Ｆは、保護層７が側面１５から除去される、とりわけ完全に除去される追加的な中間ステップを示す。このステップは溶媒によって行われうる。保護層７の除去ステップは任意である。
【００８４】
図１Ｇのステップでは、キャリア２が半導体チップ１から分離されるが、半導体チップ１は、依然として、保護層７の形態である埋め込み材料によって互いに接続されたままである。
【００８５】
図１Ｈのステップでは、接合層２０がコンタクト面１２から分離され、半導体チップ１のコンタクト素子１０および１１からもそれぞれ分離される。キャリア２および／または接合層２０の分離は、半導体チップ１、キャリア２、または接合層２０を加熱することで行われうる。
【００８６】
図１Ｉの例示的な実施形態では、依然として互いに接続されている半導体チップ１が、半導体チップ１の変換層５を中間キャリアに対向させて、中間キャリアに取り付けられる。中間キャリア上では、半導体チップ１が、ここでは破線で示されている分離溝に沿って、保護層７および導電層４を貫いて個片化される。このようにして、それぞれ半導体チップ１と、変換層５と、ミラーコートされた側面１５とを備える表面実装オプトエレクトロニクス部品が得られる。
【００８７】
図２は、本質的には図１Ｂのステップに対応する代替のステップを示す。図１Ｂとは対照的に、図２ではキャリア２はその上に載置された接合層２０を有さないが、例えばプラスチック材料系である保護フレーム２１を各半導体チップ１に備える。ここで、保護フレーム２１は接合層２０と同様に機能し、さらなるステップ時にコンタクト素子１０および１１を保護する。
【００８８】
さらに、図２において、キャリア２は、キャリア２上に形成された接合領域２００および２０１を有する回路基板として構成されている。ここで、接合領域２００および２０１は、半導体チップ１がキャリア２を介して導電接続されるように、コンタクト素子１０および１１に導電的に接続される。キャリア２は、例えばアクティブマトリクス素子であり、アクティブマトリクス素子を介して各半導体チップ１が個々に、互いに独立して制御されうる。
【００８９】
図３Ａは、例示的な実施形態である表面実装オプトエレクトロニクス部品１００を示す。オプトエレクトロニクス部品１００は、実質的にステップ１Ａから１Ｉによって製造される部品１００と対応する。しかしながら図３Ａにおいて、部品１００は、導電層４が外部に露出するように保護層７が側面１５から分離されている。外部衝撃から導電層４を保護するように、薄い不動態層を導電層４に載置することも可能である。
【００９０】
図３Ａにおいて、変換層５は、側方に、つまり放射出射面１６と平行に半導体チップ１から突出している。ここで、変換層５は側方において導電層４と同一平面で終端する。
【００９１】
さらに図３Ａから、変換層５が、変換層５を完全に取り囲む封止層６で被覆されていることが理解されうる。ここで封止層は、粉末として主として構成されている変換層５が砕け落ちる、または剥がれ落ちることを防止するように意図されている。ここで封止層６は、ＳｉＯ２やシリコーンなどの、透明な、とりわけ澄んで見える材料からなる。
【００９２】
図３Ｂは，図３Ａの部品の寸法を示す。上の図は、導電層４または変換層５が載置される前の元の半導体チップ１を示す。コンタクト面１２に平行な半導体チップ１の横寸法は、およそ１０１５μｍである。コンタクト面１２に垂直な縦寸法は、およそ１００μｍである。
【００９３】
図３Ｂの下の図は、図３Ａのオプトエレクトロニクス部品１００を示し、半導体チップ１の寸法と比較している。部品１００の横寸法は、半導体チップ１の横寸法から１％未満外れていることが理解できる。半導体チップ１の側面１５では、導電層４の層厚は、特に５００ｎｍ未満である。放射出射面１６に載置された変換層５の厚さはおよそ２０μｍである。
【００９４】
図３Ａとは対照的に、図３Ｃの例示的な実施形態においては、導電層４が、依然として側面１５または導電層４に載置された保護層７を有する。ここで保護層７は、側方に半導体チップ１を取り囲みながら延在し、側面１５を例えば９０％以上覆う。半導体チップ１上の保護層７の層厚は、例えば５０μｍ以上１００μｍ以下である。保護層７は、半導体チップ１から発せられる放射に対する追加的な反射効果を有し、導電層４とは別に半導体チップ１の側面１５をミラーコートするようにしてもよい。
【００９５】
図４Ａは、ここで説明したキャリア２に載置された複数のオプトエレクトロニクス部品１００を含む発光体を示す。図１Ａから１Ｉとは対照的に、キャリア２は、半導体チップ１から除去される一時的なキャリアではなく、キャリア２はオプトエレクトロニクス部品１００に永久に残る。図４Ａの発光体は、単にキャリア２の分離が省略された図１Ａから１Ｉの方法ステップによって製造されうる。
【００９６】
キャリア２は、アクティブマトリクス材、プリント回路基板（略してＰＣＢ）、または金属コアプレートでありうる。個々の部品１００は、例えばキャリア２上に導電接続されうる。図４Ａの発光体によってディスプレイを実現することが可能であり、ここで各部品はピクセルを構成する。発光体の個々のピクセルは、半導体チップ１の側面１５のミラーコーティングを利用することで光学的にかつ明確に互いに分離されうる。
【００９７】
図４Ａと同様に、図４Ｂは、キャリア２に載置された複数のオプトエレクトロニクス部品１００を含む発光体を示す。図４Ａと対照的に、半導体チップ１はサファイア成長基板１３とその上に成長させた半導体積層体１４とを含む体積発光体ではない。図４Ｂにおいて、むしろ個々の半導体チップ１では成長基板が分離され、代わりに新しい基板１３上に半導体積層体１４が載置されている。ここでは、成長基板の代わりに，基板１３が半導体チップ１の機械的安定化部分を構成する。基板１３は、例えば金属または半導体材料からなる。図４Ｂの半導体チップ１は、一般的に薄膜半導体チップと称される。
【００９８】
図５は、複数のオプトエレクトロニクス部品の放射特性の比較を示す。図５の左上の図は、基本的には薄膜半導体チップに対応するいわゆるＵＸ：３チップを示す。薄膜半導体チップは、薄膜半導体チップ上に載置された変換層５を含む。右側の図は、ランベルト分布（Ｌａｍｂｅｒｔ  ｄｉｓｔｒｉｂｕｔｉｏｎ）にほぼ従うと認められうるＵＸ−３チップの放射特性を示す。
【００９９】
図５の左側真ん中の図には、図３Ａに示すようなオプトエレクトロニクス部品が示されている。ｓ−ＦＣ−ｈａｌｆ部品の放射特性は、ＵＸ：３チップの放射特性と極めて類似している。
【０１００】
図５の左側下の図は、変換層５の側面が導電層４によって覆われてはいるが、図３Ａと類似の部品（ｓ−ＦＣ−ｆｕｌｌ）を示す。放射特性の観点からは、ｓ−ＦＣ−ｈａｌｆ部品との違いはわずかである。
【０１０１】
本発明は例示的な実施形態を用いた説明に限定されない。むしろ本発明はいかなる新たな特徴およびいかなる特徴の組み合わせを包含し、たとえこれらの特徴またはその組み合わせ自体が本願特許請求項または例示的な実施形態に明示的に記述されていなくても、本発明は特に本願特許請求項におけるいかなる特徴の組み合わせも包含する。
【０１０２】
本出願は、独国特許出願第１０２０１５１０７５８８．１号の優先権を主張するものであり、この文書の開示内容は参照により本明細書に援用される。
【符号の説明】
【０１０３】
１  半導体チップ
２  キャリア
４  導電層
５  変換層
６  封止層
７  保護層
１０  コンタクト素子
１１  コンタクト素子
１２  コンタクト面
１３  基板
１４  半導体積層体
１５  半導体チップ１の側面
１６  放射出射面
２０  接合層
２１  保護フレーム
１００  オプトエレクトロニクス部品
２００  接合領域
２０１  接合領域
【図１Ａ】
2018515920.tif 000003
【図１Ｂ】
2018515920.tif 000004
【図１Ｃ】
2018515920.tif 000005
【図１Ｄ】
2018515920.tif 000006
【図１Ｅ】
2018515920.tif 000007
【図１Ｆ】
2018515920.tif 000008
【図１Ｇ】
2018515920.tif 000009
【図１Ｈ】
2018515920.tif 000010
【図１Ｉ】
2018515920.tif 000011
【図２】
2018515920.tif 000012
【図３Ａ】
2018515920.tif 000013
【図３Ｂ】
2018515920.tif 000014
【図３Ｃ】
2018515920.tif 000015
【図４Ａ】
2018515920.tif 000016
【図４Ｂ】
2018515920.tif 000017
【図５】
2018515920.tif 000018
【国際調査報告】
2018515920.tif 000019
2018515920.tif 000020
2018515920.tif 000021
2018515920.tif 000022
2018515920.tif 000023
2018515920.tif 000024