(57)【要約】本発明は、データ駆動回路、データ回路の駆動方法及びデータ駆動回路を備えた有機発光表示装置に関し、データ駆動回路は、データ信号多重化構造、電源（Vref）に接続されるための電源線（50）、電源線（50）に接続された第２のトランジスタ（T2’…Tm’）を含み、第２のトランジスタ（T2’…Tm’）のソースが電源線（50）に接続され、第２のトランジスタ（T2’…Tm’）のゲートが同一行の制御線（Sel_1）に接続され、第２のトランジスタ（T2’…Tm’）のドレインは、それぞれ異なる信号線（Dj’）に接続され、接続点が第１のトランジスタ（T1…Tm）と表示領域（40）の間に位置する。信号線（D1’…Dm’）に補償電源（Vref）を入れて画素部（11…nm）を初期化して、画素部（11…nm）内の寄生容量の影響を低減することで、それを用いた有機発光表示装置の応答特性と表示特性を効果的に向上させる。【選択図】図７
2018500606.tif 000002
【特許請求の範囲】
【請求項１】
ｍ／ｉ列のデータ線を介してデータドライバに電気的に接続され、ｎ行の走査線を介して走査ドライバに電気的に接続され、
各前記データ線の前記データドライバから離れた端にｉ列の信号線が接続され、各前記走査線がそれぞれ表示領域内に設置された各行の画素部に電気的に接続され、各前記信号線がそれぞれ前記表示領域内に設置された各列の前記画素部に電気的に接続され、
各前記信号線における前記データ線と前記表示領域を接続するゾーンにさらに第１のトランジスタが接続され、さらに、前記データドライバに接続されたｉ行の制御線を含み、
同一の前記データ線に接続されたｉ個の前記第１のトランジスタのゲートがそれぞれ異なる前記制御線に電気的に接続され、
ｉが２以上の自然数であり、ｍがｉの整数倍の０以外の自然数であり、ｎが０以外の自然数であるデータ駆動回路であって、
さらに、電源に接続されるための電源線と、前記電源線に接続されたｍ−ｍ／ｉ個の第２のトランジスタとを含み、
各前記第２のトランジスタのソースは、いずれも前記電源線に電気的に接続され、各前記第２のトランジスタのゲートは、同一行の前記制御線に電気的に接続され、前記第２のトランジスタのドレインは、それぞれ異なる前記信号線に電気的に接続され、接続点が前記第１のトランジスタと前記表示領域の間に位置することを特徴とするデータ駆動回路。
【請求項２】
同一の前記信号線に接続された前記第１のトランジスタと前記第２のトランジスタのゲートは、異なる前記制御線に接続されていることを特徴とする請求項１に記載のデータ駆動回路。
【請求項３】
前記電源の電圧値は０Ｖ以下であることを特徴とする請求項１に記載のデータ駆動回路。
【請求項４】
全ての前記第１のトランジスタは、いずれもＰ型トランジスタであることを特徴とする請求項１に記載のデータ駆動回路。
【請求項５】
全ての前記第２のトランジスタは、チャネル極性が同じ電界効果トランジスタであることを特徴とする請求項１〜４のいずれか１項に記載のデータ駆動回路。
【請求項６】
前記第２のトランジスタは、Ｐ型電界効果トランジスタであることを特徴とする請求項５に記載のデータ駆動回路。
【請求項７】
請求項１〜６のいずれか１項に記載のデータ駆動回路の駆動方法であって、
各列の前記データ線のデータ信号書き込み周期をｉ個の時間段階に分け、各前記時間段階で、各前記制御線を順に低レベルに設定し、
第１の前記時間段階で、低レベルの前記制御線に接続された第２のトランジスタをオンにし、前記第２のトランジスタに接続された前記信号線と前記電源を導通し、その列の各画素部を初期化することを特徴とするデータ駆動回路の駆動方法。
【請求項８】
各前記時間段階で、低レベルの前記制御線に接続された前記第１のトランジスタをオンにし、前記第１のトランジスタに接続された前記信号線と前記データ線を導通し、その列の各前記画素部のデータ信号を書き込むことを特徴とする請求項７に記載の駆動方法。
【請求項９】
前記初期化の電圧値は０Ｖ以下であることを特徴とする請求項７に記載の駆動方法。
【請求項１０】
請求項１〜６のいずれか１項に記載のデータ駆動回路を含むことを特徴とする有機発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示の技術分野に関し、具体的には、表示装置の応答特性を効果的に向上させるデータ駆動回路及びその駆動方法と有機発光表示装置に関する。
【背景技術】
【０００２】
フラットパネル表示装置は、完全平面化、軽量、薄型、節電等の特徴を有し、画像表示装置の発展において必然的な傾向と研究の焦点である。様々なフラットパネル表示装置において、アクティブマトリクス有機発光表示装置（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ：ＡＭＯＬＥＤ）は、自発光の有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＯＬＥＤ）を用いて画像を表示し、応答時間が短く、低消費電力で駆動し、より優れた輝度及び色純度を持つという特徴を有するため、有機発光表示装置は、次世代の表示装置の焦点となっている。
【０００３】
大型アクティブマトリクス有機発光表示装置は、走査線とデータ線の交差領域に位置する複数の画素部を含む。図１に示すように、従来のアクティブマトリクス有機発光表示パネルは、データドライバ２０、走査ドライバ３０及び画素部１１、１２．．．ｎｍ等を含む。前記データドライバ２０から送信されたデータ信号は、駆動チップによって提供され、通常、１列の画素部に１つのデータ信号が必要であり、ｍ列の画素部にｍ個のデータ信号Ｄ１、Ｄ２．．．Ｄｍが必要である。駆動チップのコストが高く、かつそのコストが駆動チップの面積と正比例し、多すぎるデータ信号がより多くのチップ面積を占めて駆動チップのコストを向上させるので、多くの会社は、データ信号多重化（Ｍｕｘ／Ｄｅｍｕｘ）の構造を用いて駆動信号の数量を減少させることにより、駆動チップの面積を減少させて、駆動チップのコストを低減する。
【０００４】
図２は、データ信号多重化構造を用いたＡＭＯＬＥＤパネルの概略図であり、図１に示された従来のＡＭＯＬＥＤ画素回路を基に、ｍ個のＰ型スイッチトランジスタと２つのスイッチトランジスタを増設して信号Ｓｅｌ＿１、Ｓｅｌ＿２を制御する。このようなパネルは、データドライバのデータ信号線の数の半分を減少させ、元のｍ個からｍ／２個に減少させる。実験によれば、ある特定の条件下で、データ多重化構造を用いたＡＭＯＬＥＤパネルに表示異常の問題が存在する可能性がある。
【０００５】
図２及び図３に示すように、第１列のデータ線のデータ信号書き込み周期Ｔ１において、ｔ１時間内に、スイッチトランジスタＴ１をオンにし、データ信号線Ｄ１の高レベル信号（５Ｖ）を表示領域内の信号線Ｄ１’に伝送し、ｔ２時間内に、スイッチトランジスタｔ２をオンにし、データ信号線Ｄ１の高レベル信号を表示領域内の信号線Ｄ２’に伝送する。第２列のデータ線のデータ信号書き込み周期Ｔ２において、ｔ３時間内に、スイッチトランジスタＴ１をオンにし、データ信号線Ｄ１の低レベル信号を表示領域内の信号線Ｄ１’に伝送し、画素部２１に低レベルをロードし、このときに信号線Ｄ２’が宙吊り状態にあり、信号線寄生容量が存在するため、Ｄ２’はｔ１時間帯内の高レベル状態を保持し、画素部２２に高レベルを印加する。ｔ４時間内に、スイッチトランジスタＴ２をオンにし、データ信号線Ｄ１の低レベル信号を表示領域内の信号線Ｄ２’に伝送するが、ｔ３時間内に、画素部２２に既に高レベルを印加したので、ｔ４時間内に、画素部２２が有効な低レベル信号を受信しにくいため、ＡＭＯＬＥＤパネルに表示異常の現象が現れる。
【０００６】
同時に、技術者は、別のデータ信号多重化構造のＡＭＯＬＥＤパネルを開発し、図４に示すように、ｍ個のＰ型スイッチトランジスタと３つのスイッチトランジスタを増設して信号Ｓｅｌ＿１、Ｓｅｌ＿２及びＳｅｌ＿３を制御する。このようなパネルは、２／３のデータドライバ２０のデータ信号線の数を減少させ、元のｍ個からｍ／３個に減少させる。
【０００７】
図４及び図５に示すように、Ｓｅｌ＿１、Ｓｅｌ＿２及びＳｅｌ＿３はいずれも周期信号であり、Ｓ１、Ｓ２．．．Ｓｎは走査線であり、Ｓｅｌ＿１、Ｓｅｌ＿２及びＳｅｌ＿３のｔ１、ｔ２．．．ｔ３ｎの時間内の信号が順に低レベルになり、スイッチトランジスタＴ１、Ｔ２．．．Ｔｍを順にオンにし、データドライバの信号線Ｄ１．．．Ｄ（ｍ／３）における信号を順に表示領域内の信号線Ｄ１’．．．Ｄｍ’に割り当てる。図２に示されたデータ駆動回路と同じように，図４に示されたデータ駆動回路を用いたＡＭＯＬＥＤパネルも、ある表示異常の現象が現れる場合がある。
【０００８】
図２及び図４における前記データ駆動回路は、駆動チップを効果的に減少させることにより、生産コストを低減することができるが、いずれも応答遅延が存在しているので、表示異常の問題をもたらす。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
このために、本発明は、従来のＡＭＯＬＥＤのデータ駆動回路に応答遅延による表示異常の問題を解決するために、表示装置の応答特性を効果的に向上できるデータ駆動回路及びその駆動方法と応用を提供する。上記技術的問題を解決するために、本発明は以下の技術的解決手段を採用する。
【課題を解決するための手段】
【００１０】
本発明に係るデータ駆動回路は、ｍ／ｉ列のデータ線を介してデータドライバに電気的に接続され、ｎ行の走査線を介して走査ドライバに電気的に接続され、各データ線のデータドライバから離れた端にｉ列の信号線が接続され、各走査線がそれぞれ表示領域内に設置された各行の画素部に電気的に接続され、各信号線がそれぞれ表示領域内に設置された各列の画素部に電気的に接続され、各信号線におけるデータ線と表示領域を接続するゾーンにさらに第１のトランジスタが接続され、前記データ駆動回路は、さらに、データドライバに接続されたｉ行の制御線を含み、同一のデータ線に接続されたｉ個の第１のトランジスタのゲートがそれぞれ異なる制御線に電気的に接続され、
【００１１】
ｉが２以上の自然数であり、ｍがｉの整数倍の０以外の自然数であり、ｎが０以外の自然数であり、前記データ駆動回路は、さらに、電源に接続されるための電源線と、前記電源線に接続されたｍ−ｍ／ｉ個の第２のトランジスタとを含み、各前記第２のトランジスタのソースは、いずれも前記電源線に電気的に接続され、各前記第２のトランジスタのゲートは、同一行の前記制御線に電気的に接続され、前記第２のトランジスタのドレインは、それぞれ異なる前記信号線に電気的に接続され、接続点が前記第１のトランジスタと前記表示領域の間に位置する。
【００１２】
好ましくは、同一の前記信号線に接続された前記第１のトランジスタと前記第２のトランジスタのゲートは、異なる前記制御線に接続されている。
【００１３】
好ましくは、前記電源の電圧値は０Ｖ以下である。
【００１４】
好ましくは、全ての前記第１のトランジスタは、いずれもＰ型トランジスタである。
【００１５】
好ましくは、全ての前記第２のトランジスタは、チャネル極性が同じ電界効果トランジスタである。
【００１６】
より好ましくは、前記第２のトランジスタは、Ｐ型電界効果トランジスタである。
【００１７】
本発明に係るデータ駆動回路の駆動方法において、各列の前記データ線のデータ信号書き込み周期をｉ個の時間段階に分け、各前記時間段階で、各前記制御線を順に低レベルに設定し、第１の前記時間段階で、低レベルの前記制御線に接続された第２のトランジスタをオンにし、前記第２のトランジスタに接続された前記信号線と前記電源を導通し、その列の各画素部を初期化する。
【００１８】
好ましくは、各前記時間段階で、低レベルの前記制御線に接続された第１のトランジスタをオンにし、前記第１のトランジスタに接続された前記信号線と前記データ線を導通し、その列の各画素部のデータ信号を書き込む。
【００１９】
好ましくは、前記初期化の電圧値は０Ｖ以下である。
【００２０】
本発明に係る有機発光表示装置は、前記データ駆動回路を含む。
【発明の効果】
【００２１】
本発明の上記技術的解決手段は、従来の技術に比べて以下の利点を有する。本発明の実施例に係るデータ駆動回路は、データ線を介してデータドライバに電気的に接続され、走査線を介して走査ドライバに電気的に接続され、各データ線のデータドライバから離れた端にｉ列の信号線が接続され、各走査線がそれぞれ表示領域内に設置された各行の画素部に電気的に接続され、各信号線がそれぞれ表示領域内に設置された各列の画素部に電気的に接続され、各信号線におけるデータ線と表示領域を接続するゾーンにさらに第１のトランジスタが接続され、前記データ駆動回路は、さらに、データドライバに接続された制御線を含み、同一のデータ線に接続されたｉ個の第１のトランジスタのゲートがそれぞれ制御線に電気的に接続され、前記データ駆動回路は、さらに、電源線と、前記電源線に接続されたｍ（ｉ−１）／ｉ個の第２のトランジスタ、つまり（ｍ−ｍ／ｉ）個の第２のトランジスタとを含む。前記電源線は電源に接続されるためのものであり、第２のトランジスタのソースは、前記電源線に電気的に接続され、前記第２のトランジスタのドレインは、それぞれ同一のデータ線に接続されたｉ列の信号線のうちのｉ−１列の信号線に電気的に接続され、接続点が第１のトランジスタと表示領域の間に位置し、前記第２のトランジスタのゲートは、前記第２のトランジスタのドレインに接続されていない前記制御線に電気的に接続されている。信号線に補償電源を入れて画素部を初期化して、画素部内の寄生容量の影響を低減することにより、それを用いた前記有機発光表示装置の応答特性及び表示特性を効果的に向上させる。
【図面の簡単な説明】
【００２２】
本発明の内容をより明瞭に理解しやすくするために、以下、本発明の具体的な実施形態と図面を組み合わせて、本発明をさらに詳細に説明する。
【図１】従来技術における有機発光表示装置のデータ駆動回路図である。
【図２】従来技術における別の有機発光表示装置のデータ駆動回路図である。
【図３】図２及び図６に記載のデータ駆動回路図の制御信号タイミング図である。
【図４】従来技術における別の有機発光表示装置のデータ駆動回路図である。
【図５】図４及び図７の前記データ駆動回路図の制御信号タイミング図である。
【図６】本発明の実施例１に記載のデータ駆動回路図である。
【図７】本発明の実施例２に記載のデータ駆動回路図である。
【発明を実施するための形態】
【００２３】
本発明の目的、技術手段および利点をより明らかにするために、以下、図面を参照しながら、本発明の実施形態をさらに詳細に説明する。
【００２４】
以下、図面を参照しながら、本発明の特定の例示的な実施例を説明する。ここで、第１の素子を第２の素子に「接続」すると説明する場合、第１の素子は第２の素子に直接接続されても、一つ又は複数の付加素子を介して第２の素子に間接的に接続されてもよい。さらに、明確にするために、本発明を十分に理解するために必要ではない幾つかの素子を省略する。また、同じ図面符号は常に同じ素子を示す。
【００２５】
＜実施例１＞
本実施例は、データ駆動回路を提供し、図６に示すように、前記データ駆動回路は、ｍ／ｉ列のデータ線Ｄ１、．．．Ｄ（ｍ／２）を介してデータドライバ２０に電気的に接続され、ｎ行の走査線Ｓ１、Ｓ２、．．．Ｓｎを介して走査ドライバ３０に電気的に接続され、本実施例において、ｉの値が２である。
【００２６】
第１列のデータ線Ｄ１のデータドライバ２０から離れた端に第１列の信号線Ｄ１’と第２列の信号線Ｄ２’が接続され、同様に、第ｊ列のデータ線Ｄｊのデータドライバ２０から離れた端に第２ｊ−１列の信号線Ｄ（２ｊ−１）’と第２ｊ列の信号線Ｄ（２ｊ）’が接続され、ｊ＝１、２、３、．．．ｍ／２であり、第ｍ／２列のデータ線Ｄ（ｍ／２）のデータドライバ２０から離れた端に、第ｍ−１列の信号線Ｄ（ｍ−１）’と第ｍ列の信号線Ｄｍ’との２本の信号線が接続されている。前記データ駆動回路は、さらに、表示領域４０内に設置された各画素部１１、１２、．．．１（ｍ−１）、１ｍ、２１、２２．．．２（ｍ−１）、２ｍ．．．ｎ１、ｎ２．．．ｎ（ｍ−１）、ｎｍを含み、本実施例に記載の表示領域４０内にｎ行ｍ列の前記画素部が設置され、各前記走査線Ｓ１、Ｓ２．．．Ｓｎは、それぞれ表示領域４０内に設置された各行の前記画素部に電気的に接続され、各前記信号線Ｄ１’、Ｄ２’、．．．Ｄ（ｍ−１）’、Ｄｍ’は、それぞれ前記表示領域４０内に設置された各列の前記画素部に電気的に接続されている。即ち、第ｍ列の信号線Ｄｍ’と第ｎ行の走査線Ｓｎは、いずれも第ｎ行第ｍ列の前記画素部ｎｍに接続されている。
【００２７】
各前記信号線Ｄ１’、Ｄ２’、．．．Ｄ（ｍ−１）’、Ｄｍ’における前記データ線Ｄ（ｍ／２）と前記表示領域４０を接続するゾーンに、さらに第１のトランジスタＴ１、Ｔ２、．．．Ｔ（ｍ−１）、Ｔｍが接続され、前記データ駆動回路は、さらに、データドライバ２０に接続された２行の制御線Ｓｅｌ＿１、Ｓｅｌ＿２を含み、前記第１のトランジスタＴ１、Ｔ２、．．．Ｔ（ｍ−１）、Ｔｍは、好ましくは、Ｐ型トランジスタである。
【００２８】
第１列のデータ線Ｄ１に接続された２つの第１のトランジスタＴ１、Ｔ２のゲートは、それぞれ異なる制御線Ｓｅｌ＿１、Ｓｅｌ＿２に電気的に接続され、
【００２９】
同様に、同一の前記データ線Ｄｊに接続された２つの第１のトランジスタ  Ｔ（２ｊ−１）、Ｔ（２ｊ）のゲートは、それぞれ異なる制御線Ｓｅｌ＿１、Ｓｅｌ＿２に電気的に接続され、ｊ＝１、２、３、．．．ｍ／２であり、
【００３０】
第ｍ／２列のデータ線Ｄ（ｍ／２）に接続された２つの第１のトランジスタＴ（ｍ−１）、Ｔｍのゲートは、それぞれ制御線Ｓｅｌ＿１、Ｓｅｌ＿２に電気的に接続されている。
【００３１】
前記データ駆動回路は、さらに、電源線５０と、前記電源線５０に接続されたｍ／２個の第２のトランジスタＴ２’、．．．Ｔｍ’とを含み、前記電源線５０は、電源Ｖｒｅｆに接続されるためのものであり、前記電源Ｖｒｅｆの電圧値が０Ｖ以下であり、本実施例において好ましくは０Ｖである。
【００３２】
各前記第２のトランジスタＴ２’、．．．Ｔｍ’は、そのソースは、いずれも前記電源線５０に電気的に接続され、そのゲートが同一行の前記制御線Ｓｅｌ＿１に電気的に接続され、第ｊ列の前記第２のトランジスタＴｊ’のドレインは、それぞれ第ｊ列の信号線Ｄｊ’に電気的に接続され、接続点が第ｊ列の前記第１のトランジスタＴｊと前記表示領域４０の間に位置し、ｊ＝２、４、６、．．．、ｍである。即ち、第２列の第２のトランジスタＴ２’は、そのソースが前記電源線５０に電気的に接続され、そのドレインが第２列の信号線Ｄ２’に接続され接続点が第２列の第１のトランジスタＴ２と前記表示領域４０の間に位置する。
【００３３】
同一の前記信号線Ｄ２’、Ｄ４’、．．．Ｄ（ｍ−２）’、Ｄｍ’に接続された前記第１のトランジスタＴ２、Ｔ４、．．．Ｔ（ｍ−２）、Ｔｍと前記第２のトランジスタＴ２’、Ｔ４’、 ．．．Ｔ（ｍ−２）’、Ｔｍ’のゲートは、異なる前記制御線に接続され、本実施例において、それぞれＳｅｌ＿２、Ｓｅｌ＿１に接続されている。具体的には、本実施例において、前記第２列の第２のトランジスタＴ２’のゲートは、前記制御線Ｓｅｌ＿１に電気的に接続され、同一列の第１のトランジスタＴ２のゲートは、前記制御線Ｓｅｌ＿２に接続され、．．．、前記第ｍ列の第２のトランジスタＴｍ’のゲートは、前記制御線Ｓｅｌ＿１に電気的に接続され、同一列の第１のトランジスタＴｍのゲートは、前記制御線Ｓｅｌ＿２に接続されている。
【００３４】
全ての前記第２のトランジスタＴ２’ 、．．．Ｔｍ’は、チャネル極性が同じ電界効果トランジスタであり、本実施例において好ましくはＰ型電界効果トランジスタである。
【００３５】
本発明の他の実施例として、データ線がｍ／ｉ列であってもよく、各列のデータ線の端部に接続された信号線がｉ列であってもよく、前記制御線がｉ行であり、前記第２のトランジスタの数がｍ（ｉ−１）／ｉ個であり、つまり第２のトランジスタの数が（ｍ−ｍ／ｉ）であり、ｉが２以上の自然数であり、ｍがｉの整数倍の０以外の自然数であり、いずれも本発明の目的を達成することができ、本発明の保護範囲に属する。
前記データ駆動回路の駆動方法において、各列のデータ線のデータ信号書き込み周期（Ｔｊ，ｊ＝１、２、３．．．ｎ）をｉ個の時間段階に分け、本実施例において２つの時間段階（ｔ１、ｔ２）であり、第２の行の画素部を例として、図３に示すように、第１列のデータ線Ｄ１のデータ信号書き込み周期Ｔ１において、第１列のデータ線Ｄ１が高レベルを伝送する。
【００３６】
ｔ１時間内に、前記制御線Ｓｅｌ＿１が低レベルであり、前記制御線Ｓｅｌ＿２が高レベルであり、第１列の第１のトランジスタＴ１、第２列の第２のトランジスタＴ２’をオンにし、第２列の第１のトランジスタＴ２をオフにし、第１列のデータ線Ｄ１の高レベルを表示領域４０内の第１列の信号線Ｄ１’に伝送し、信号線Ｄ１’におけるデータ信号を第１列の画素部１１、２１、．．．ｎ１にロードし、第２列の信号線Ｄ２’を電源Ｖｒｅｆに接続し、第２列の信号線Ｄ２’を初期化し、第２列の画素部１２、２２、．．．ｎ２に印加された電圧が０Ｖである。
【００３７】
ｔ２時間内に、前記制御線Ｓｅｌ＿２が低レベルであり、前記制御線Ｓｅｌ＿１が高レベルであり、第２列の第１のトランジスタＴ２をオンにし、第１列の第１のトランジスタＴ１、第２列の第２のトランジスタＴ２’をオフにし、第１列のデータ線Ｄ１の高レベル信号を表示領域４０内の第２列の信号線Ｄ２’に伝送し、信号線Ｄ２’におけるデータ信号を第２列の画素部１２、２２、．．．ｎ２にロードする。
【００３８】
第２列のデータ線Ｄ１のデータ信号書き込み周期Ｔ２において、第１列のデータ線Ｄ１が低レベルを伝送する。
【００３９】
ｔ３時間内に、前記制御線Ｓｅｌ＿１が低レベルであり、前記制御線Ｓｅｌ＿２が高レベルであり、第１列の第１のトランジスタＴ１、第２列の第２のトランジスタＴ２’をオンにし、第２列の第１のトランジスタＴ２をオフにし、第１列のデータ線Ｄ１の低レベルを表示領域４０内の第１列の信号線Ｄ１’に伝送し、第１列の画素部１１、２１、．．．ｎ１に低レベルを印加し、第２列の信号線Ｄ２’を電源Ｖｒｅｆに接続し、第２列の画素部１２、２２、．．．ｎ２のデータ信号書き込み周期Ｔ１内の高レベルを０Ｖに初期化する。
【００４０】
ｔ４時間内に、前記制御線Ｓｅｌ＿２が低レベルであり、前記制御線Ｓｅｌ＿１が高レベルであり、第２列の第１のトランジスタＴ２をオンにし、第１列の第１のトランジスタＴ１、第２列の第２のトランジスタＴ２’をオフにし、第１列のデータ線Ｄ１の低レベル信号を表示領域４０内の第２列の信号線Ｄ２’に伝送し、ｔ３時間内に第２列の画素部１２、２２、．．．ｎ２の電圧が０Ｖに初期化されたので、ｔ４時間内に、第２列の画素部１２、２２、．．．ｎ２は、第２列の信号線Ｄ２’における有効な低レベル信号を受信することができる。
【００４１】
したがって、前記データ駆動回路を用いた前記有機発光表示装置は、信号線と画素部からの寄生容量の影響を受けず、タイムリーに応答しかつ残像現象を生成せず、正常に表示することができる。
【００４２】
＜実施例２＞
本実施例は、データ駆動回路を提供し、図７に示すように、具体的な回路構造は実施例１と同じであるが、唯一の相違点として、ｉが３であり、即ち各列のデータ線の前記データドライバ２０から離れた端に３列の信号線が接続され、前記制御線が３行であり、前記第２のトランジスタの数が２ｍ／３個であり、ｍが３の整数倍の０以外の自然数である。
【００４３】
具体的には、第１列のデータ線Ｄ１のデータドライバ２０から離れた端に第１列の信号線Ｄ１’、第２列の信号線Ｄ２’及び第３列の信号線Ｄ３’が接続され、同様に、第ｊ列のデータ線Ｄｊのデータドライバ２０から離れた端に第３ｊ−２列の信号線Ｄ（３ｊ−２）’、第３ｊ−１列の信号線Ｄ（３ｊ−１）’及び第３ｊ列の信号線Ｄ（３ｊ）’が接続され、ｊ＝１、２、３、．．．ｍ／３であり、第ｍ／３列のデータ線Ｄ（ｍ／３）のデータドライバ２０から離れた端に第ｍ−２列の信号線Ｄ（ｍ−２）’と、第ｍ−１列の信号線Ｄ（ｍ−１）’と、第ｍ列の信号線Ｄｍ’との３本の信号線が接続されている。
【００４４】
各前記信号線Ｄ１’、Ｄ２’、．．．Ｄ（ｍ−１）’、Ｄｍ’における前記データ線Ｄ（ｍ／３）と前記表示領域４０を接続するゾーンに、さらに第１のトランジスタＴ１、Ｔ２、．．．Ｔ（ｍ−１）、Ｔｍが接続され、前記データ駆動回路は、さらに、データドライバ２０に接続された３行の制御線Ｓｅｌ＿１、Ｓｅｌ＿２、Ｓｅｌ＿３を含み、前記第１のトランジスタＴ１、Ｔ２、．．．Ｔ（ｍ−１）、Ｔｍは、好ましくは、Ｐ型トランジスタである。
【００４５】
第１列のデータ線Ｄ１に接続された３つの第１のトランジスタＴ１、Ｔ２、Ｔ３のゲートは、それぞれ異なる制御線Ｓｅｌ＿１、Ｓｅｌ＿２、Ｓｅｌ＿３に電気的に接続され、
【００４６】
同様に、同一の前記データ線Ｄｊに接続された３つの第１のトランジスタ Ｔ（３ｊ−２）、Ｔ（３ｊ−１）、Ｔ（３ｊ）のゲートは、それぞれ異なる制御線Ｓｅｌ＿１、Ｓｅｌ＿２、Ｓｅｌ＿３に電気的に接続され、ｊ＝１、２、３、．．．ｍ／３であり、第ｍ／３列のデータ線Ｄ（ｍ／３）に接続された３つの第１のトランジスタＴ（ｍ−２）、Ｔ（ｍ−１）、Ｔｍのゲートは、それぞれ制御線Ｓｅｌ＿１、Ｓｅｌ＿２、Ｓｅｌ＿３に電気的に接続されている。
【００４７】
前記データ駆動回路は、さらに、電源線５０と、前記電源線５０に接続された２ｍ／３個の第２のトランジスタＴ２’、Ｔ３’、．．．Ｔ（ｍ−１）’、Ｔｍ’とを含み、前記電源線５０は、電源Ｖｒｅｆに接続されるためのものであり、前記電源Ｖｒｅｆの電圧値が０Ｖ以下であり、本実施例において好ましくは０Ｖである。
【００４８】
即ち、各列のデータ線のデータドライバ２０から離れた端に接続された３本の信号線のうち、後ろの２本の信号線と電源線５０の間にそれぞれ第２のトランジスタが設置され、例えば、データ線Ｄ１に３本の信号線Ｄ１’、Ｄ２’及びＤ３’が接続され、信号線Ｄ２’及びＤ３’と電源線５０との間にそれぞれ第２のトランジスタＴ２’及びＴ３’が設置され、同様に、データ線Ｄ（ｍ／３）に３本の信号線Ｄ（ｍ−２）’、Ｄ（ｍ−１）’、Ｄｍ’が接続され、信号線Ｄ（ｍ−１）’及びＤｍ’と電源線５０との間にそれぞれ第２のトランジスタ    Ｔ（ｍ−１）’及びＴｍ’が設置されている。
【００４９】
具体的には、各前記第２のトランジスタＴ２’、Ｔ３’、 ．．．Ｔ（ｍ−１）’、Ｔｍ’は、そのソースがいずれも前記電源線５０に電気的に接続され、そのゲートが同一行の前記制御線Ｓｅｌ＿１に電気的に接続され、第ｊ列の前記第２のトランジスタＴｊ’のドレインは、それぞれ第ｊ列の信号線Ｄｊ’に電気的に接続され、接続点が第ｊ列の前記第１のトランジスタＴｊと前記表示領域４０の間に位置し、ｊ＝２、３、５、６、．．．、ｍ−１、ｍである。即ち、第２列の第２のトランジスタＴ２’は、そのソースが前記電源線５０に電気的に接続され、そのドレインが第２列の信号線Ｄ２’に接続され、接続点が第２列の第１のトランジスタＴ２と前記表示領域４０の間に位置する。
【００５０】
同一の前記信号線Ｄ２’、Ｄ３’、．．．Ｄ（ｍ−１）’、Ｄｍ’に接続された前記第１のトランジスタＴ２、Ｔ３、．．．Ｔ（ｍ−１）、Ｔｍと前記第２のトランジスタＴ２’、Ｔ３’、．．．Ｔ（ｍ−１）’、Ｔｍ’のゲートは、異なる前記制御線に接続されている。
【００５１】
全ての前記第２のトランジスタＴ２’、．．．Ｔｍ’は、チャネル極性が同じ電界効果トランジスタであり、本実施例において、好ましくはＰ型電界効果トランジスタである。
【００５２】
本発明の他の実施例として、データ線がｍ／ｉ列であってもよく、各列のデータ線の端部に接続された信号線がｉ列であってもよく、前記制御線がｉ行であり、前記第２のトランジスタの数がｍ（ｉ−１）／ｉ個であり、つまり第２のトランジスタの数が（ｍ−ｍ／ｉ）であり、ｉが２以上の自然数であり、ｍがｉの整数倍の０以外の自然数であり、いずれも本発明の目的を達成することができ、本発明の保護範囲に属する。
【００５３】
前記データ駆動回路の駆動方法において、図５に示すように、各列のデータ線のデータ信号書き込み周期を３つの時間段階（Ｔｊ，ｊ＝１、２、３．．．ｎ）に分ける。
【００５４】
ｔ１時間内に、各前記制御線Ｓｅｌ＿１が低レベルであり、前記制御線Ｓｅｌ＿２、Ｓｅｌ＿３が高レベルであり、第１列の第１のトランジスタＴ１、第２列の第２のトランジスタＴ２’、第３列の第２のトランジスタＴ３’をオンにし、第２列の第１のトランジスタＴ２、第３列の第１のトランジスタＴ３をオフにし、第１列の信号線Ｄ１’におけるデータ信号をそれぞれ第１列の画素部１１、２１、．．．ｎ１にロードし、第２列の信号線Ｄ２’、第３列の信号線Ｄ３’を電源Ｖｒｅｆに接続し、第２列の画素部１２、２２、．．．ｎ２及び第３列の画素部１３、２３、．．．ｎ３の電圧を０Ｖに初期化する。
【００５５】
ｔ２時間内に、前記制御線Ｓｅｌ＿２が低レベルであり、前記制御線Ｓｅｌ＿１、前記制御線Ｓｅｌ＿３が高レベルであり、第２列の第１のトランジスタＴ２をオンにし、第１列の第１のトランジスタＴ１、第２列の第２のトランジスタＴ２’、第３列の第１のトランジスタＴ３、第３列の第２のトランジスタＴ３’をオフにし、第１列のデータ線Ｄ１のレベル信号を表示領域４０内の第２列の信号線Ｄ２’に伝送し、信号線Ｄ２’におけるデータ信号を第２列の画素部１２、２２、．．．ｎ２にロードする。
【００５６】
ｔ３時間内に、前記制御線Ｓｅｌ＿３が低レベルであり、前記制御線Ｓｅｌ＿１、前記制御線Ｓｅｌ＿２が高レベルであり、第３列の第１のトランジスタＴ３をオンにし、第１列の第１のトランジスタＴ１、第２列の第１のトランジスタＴ２、第２列の第２のトランジスタＴ２’、第３列の第２のトランジスタＴ３’をオフにし、第３列の信号線Ｄ３’におけるデータ信号をそれぞれ第３列の画素部１３、２３、．．．ｎ３にロードする。
【００５７】
これにより、次の列のデータ線のデータ信号書き込み周期が開始する前、各列の信号線が所在する列の画素部が初期化され、画素部と信号線からの寄生容量の影響を受けず、タイムリーに応答しかつ残像現象を生成せず、正常に表示することを確保することができる。
【００５８】
本発明は、さらに、上記データ駆動回路を含む有機発光表示装置を提供し、具体的な構造を重複して説明しない。前記有機発光表示装置は、画素部と信号線からの寄生容量の影響を受けず、タイムリーに応答しかつ残像現象を生成しない。
【００５９】
明らかなように、上記実施例は、明確に説明するために挙げられた例に過ぎず、実施形態を限定するものではない。当業者であれば、上記説明を基にさらに他の異なる形式の変化又は変更を行うことができる。ここで全ての実施形態を挙げる必要も可能性もない。それから導き出された明らかな変化又は変更は、依然として本発明の保護範囲内にある。
【符号の説明】
【００６０】
２０  データドライバ
３０  走査ドライバ
４０  表示領域
５０  電源線
Ｖｒｅｆ  電源
Ｄ１  第１列のデータ線
Ｄ２  第２列のデータ線
Ｄ（ｍ−１）  第ｍ−１列のデータ線、
Ｄｍ  第ｍ列のデータ線
Ｄ（ｍ／２）  第ｍ／２列のデータ線
Ｄ（ｍ／３）  第ｍ／３列のデータ線
Ｓ１  第１行の走査線
Ｓ２  第２行の走査線
Ｓｎ  第ｎ行の走査線
Ｄ１’  第１列の信号線
Ｄ２’  第２列の信号線
Ｄ（ｍ−１）’第ｍ−１列の信号線
Ｄｍ’  第ｍ列の信号線
Ｔ１  第１列の第１のトランジスタ
Ｔ２  第２列の第１のトランジスタ
Ｔ（ｍ−１）  第ｍ−１列の第１のトランジスタ
Ｔｍ  第ｍ列の第１のトランジスタ
Ｔ２’  第２列の第２のトランジスタ
Ｔ３’  第３列の第２のトランジスタ
Ｔ（ｍ−１）’  第ｍ−１列の第２のトランジスタ
Ｔｍ’  第ｍ列の第２のトランジスタ
Ｓｅｌ＿１  第１行の制御線
Ｓｅｌ＿２  第２行の制御線
Ｓｅｌ＿３  第３行の制御線
１１、１２、１３．．．１（ｍ−２）、１（ｍ−１）、１ｍ、２１、２２、２３．．．２（ｍ−２）、２（ｍ−１）、２ｍ．．．ｎ１、ｎ２、ｎ３．．．ｎ（ｍ−２）、ｎ（ｍ−１）、ｎｍ  画素部
【図１】
2018500606.tif 000003
【図２】
2018500606.tif 000004
【図３】
2018500606.tif 000005
【図４】
2018500606.tif 000006
【図５】
2018500606.tif 000007
【図６】
2018500606.tif 000008
【図７】
2018500606.tif 000009
【国際調査報告】
2018500606.tif 000010
2018500606.tif 000011
2018500606.tif 000012
2018500606.tif 000013
2018500606.tif 000014