【事件の表示】
　平成　９年特許願第３１９５５６号「内部Ｖｐｐ発生回路」拒絶査定不服審判事件〔平成１１年　６月　８日出願公開、特開平１１−１５４３９６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成９年１１月２０日の出願であって、平成１４年７月４日付けの拒絶の理由の通知に対して、その指定された期間内である、平成１４年９月１７日付けで意見書及び手続補正書を提出したが、平成１５年９月３０日付けで拒絶の査定を受けたものであり、この査定を不服として、平成１５年１１月４日付けで審判を請求し、平成１５年１１月２６日付けで手続補正がなされたものである。
　
第２．手続補正について
　平成１５年１１月２６日付けの手続補正（以下、「本件補正」という。）について、以下のとおり決定する。
　
［補正却下の決定の結論］
　平成１５年１１月２６日付けの手続補正を却下する。
　
［理由］
１．本件補正の内容
　本件補正は、請求項１を以下のとおり補正するものを含む。
　
　【請求項１】第１と第２の２つの状態をもつ昇圧手段を有し、第１の状態の場合に前記昇圧手投（「手投」は「手段」の誤記と認める。）は活性状態であり、その出力に昇圧電位を供給し、第２の状態の場合に前記昇圧手段は非活性状態であり、複数の前記昇圧手段の出力が共通になるように各前記昇圧手段は並列で
接
発振回路および比較回路を含み、
であって、
　
前記内部Ｖｐｐ発生回路は前記共通の出力を入力として分圧電圧を出力する分圧手段を有し、
　
前記昇圧手段制御手段には共通に基準電圧が供給され、各昇圧手段制御手段は、前記分圧電圧と前記基準電圧とを比較することにより、共通の出力が、所定の電圧以上になったことを検出した場合には、該昇圧手段制御手段に対応する前記昇圧手段を前記第２の状態に設定し、そうでない場合には前記第１の状態に設定することを特徴とする内部Ｖｐｐ発生回路
　
　（なお、アンダーラインは、補正箇所を示すために付した。）
　
２．本件補正の適否の検討
　次に、本件補正のうち、上記請求項１の補正の適否について検討する。
　
　上記請求項１の補正は、「昇圧手段制御手段」について、「
発振回路および比較回路
前記共通の出力を入力として分圧電圧を出力する分圧手段を有し、前記昇圧手段制御手段には共通に基準電圧が供給され、各昇圧手段制御手段は、前記分圧電圧と前記基準電圧とを比較することにより、共通の出力が、所定の電圧以上になったことを検出した場合には、該昇圧手段制御手段に対応する前記昇圧手段を前記第２の状態に設定し、そうでない場合には前記第１の状態に設定する
　
　したがって、上記請求項１の補正は、特許請求の範囲の減縮を目的とするものであるから、上記請求項１に係る発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１５年改正前特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に適合するか）について以下に検討する。
　
３．独立特許要件についての検討
（１）刊行物に記載された発明
　本願の出願日前である平成７年４月２１日に出願公開された特開平７−１０５６８１号公報（以下、「刊行物１」という。）には、半導体装置に関して、図面と共に、以下の事項が記載されている。
　
【００７０】次に、図１に示す内部高電圧回路４について図面を参照しながら説明する。図７は、図１に示す内部高電圧回路の構成を示すブロック図である。
【００７１】図７において、内部高電圧回路は、第１ディテクタ４１、第２ディテクタ４２、第３ディテクタ４３、第１発振器４４、第２発振器４５、小ポンプ４６、大ポンプ４７、ＲＡＳポンプ４８、ＡＮＤゲートＧ１１を含む。
【００７２】第１ディテクタ４１は、ワード線ドライバ４９に供給される高電圧ＶＰＰの電位を検出し、高電圧ＶＰＰが所定値以下であれば、出力信号φＥ１を“Ｈ”の状態で第１発振器４４へ出力する。第１発振器４４は、出力信号φＥ１が“Ｈ”の間発振し、長周期のクロック信号を小ポンプ４６へ出力する。小ポンプ４６は、第１発振器４４のクロック信号により駆動され、ワード線ドライバ４９へ高電圧ＶＰＰを供給し、スタンバイ時のリーク電流を補充する。
【００７３】第２ディテクタ４２は、ワード線ドライバ４９へ供給される高電圧ＶＰＰの電位を検出し、高電圧ＶＰＰが所定値以下であれば、出力信号φＥ２を“Ｈ”の状態で第２発振器４５へ出力する。第２発振器４５は、出力信号φＥ２が“Ｈ”の間、発振し、短周期のクロック信号を大ポンプ４７へ出力する。大ポンプ４７は、第２発振器４５から出力されたクロック信号により駆動され、ワード線ドライバ４９へ高電圧ＶＰＰを供給し、電源投入時に高電圧ＶＰＰを高速に立上げる。
　
【００７５】次に、図７に示す第１および第２ディテクタについて図面を参照しながら説明する。図８は、図７に示す第１および第２ディテクタの構成を示す回路図である。
【００７６】図８において、第１および第２ディテクタは、ｐ型ＭＯＳＦＥＴであるトランジスタＱ３１〜Ｑ３９、ｎ型ＭＯＳＦＥＴであるトランジスタＱ４０〜Ｑ４８を含む。トランジスタＱ３１は、電源電圧ＶＣＣおよびトランジスタＱ３２と接続される。トランジスタＱ３２はダイオード接続されたトランジスタＱ４０と接続される。トランジスタＱ３１、Ｑ３２の各ゲートは接地電位ＧＮＤと接続される。トランジスタＱ４０は接地電位ＧＮＤと接続される。ダイオード接続されたトランジスタＱ３４は高電圧ＶＰＰおよびトランジスタＱ３５と接続される。トランジスタＱ３５はトランジスタＱ４１と接続される。トランジスタＱ３５のゲートは電源電圧ＶＣＣと接続される。トランジスタＱ４１は接地電位ＧＮＤと接続される。トランジスタＱ４２は、トランジスタＱ３５とトランジスタＱ４１との接続点およびトランジスタＱ４３と接続される。トランジスタＱ４３は接地電位ＧＮＤと接続される。トランジスタＧ３６は電源電圧ＶＣＣおよびトランジスタＱ４４と接続される。トランジスタＱ４４はトランジスタＱ４５と接続される。トランジスタＱ４５は接地電位ＧＮＤと接続される。トランジスタＱ３６、Ｑ４４の各ゲートはトランジスタＱ３５とトランジスタＱ４１との接続点と接続される。トランジスタＱ４２のゲートはトランジスタＱ３６とトランジスタＱ４４との接続点と接続される。
【００７７】ダイオード接続されたトランジスタＱ３７は高電圧ＶＰＰおよびトランジスタＱ３８と接続される。トランジスタＱ３８はトランジスタＱ４６と接続される。トランジスタＱ４６は接地電位ＧＮＤと接続される。トランジスタＱ３８のゲートはトランジスタＱ３１とトランジスタＱ３２との接続点と接続される。トランジスタＱ３９は電源電圧ＶＣＣおよびトランジスタＱ４７と接続される。トランジスタＱ４７はトランジスタＱ４８と接続される。トランジスタＱ３９、Ｑ４７の各ゲートはトランジスタＱ３８とトランジスタＱ４６との接続点と接続される。トランジスタＱ４８は接地電位ＧＮＤと接続される。トランジスタＱ４０のゲートは、トランジスタＱ４１、Ｑ４３、Ｑ４５、Ｑ４６、Ｑ４８の各ゲートと接続される。
【００７８】次に、上記のように構成された第１および第２ディテクタの動作について説明する。
【００７９】トランジスタＱ３１、Ｑ３２はチャネル長の長いトランジスタであり、微小電流Ｉ１を流している。トランジスタＱ４０、Ｑ４１、Ｑ４３、Ｑ４５、Ｑ４６、Ｑ４８の各チャネル幅と各チャネル長は同じであるので、各トランジスタに流れるミラー電流はＩ１に制限される。ノードＮ７の電位は、トランジスタＱ３１のチャネル抵抗でΔＶだけ電位が降下するので、ＶＣＣ−ΔＶとなる。したがって、高電圧ＶＰＰの電位がＶＣＣ−ΔＶ＋２｜ＶＴＨｐ｜（ＶＴＨｐはトランジスタＱ３７、Ｑ３８のしきい値電圧）以上に高くなると、トランジスタＱ３７、Ｑ３８を流れる電流が、トランジスタＱ４６で引抜く電流Ｉ１よりも大きくなるため、接点Ｎ８の電位が上昇し、出力信号φＥ２が“Ｌ”となる。したがって、電源投入時には、高電圧ＶＰＰのレベルが、ＶＣＣ−ΔＶ＋２｜ＶＴＨｐ｜よりも高くなるまで大ポンプ４７が動作する。次に、高電圧ＶＰＰのレベルがＶＣＣ−ΔＶ＋２｜ＶＴＨｐ｜以上になると、小ポンプ４６のみが動作する。次に、高電圧ＶＰＰがＶＣＣ＋２｜ＶＴＨｐ｜よりも高くなった場合、トランジスタＱ３５のゲート電位は電源電圧ＶＣＣであるので、トランジスタＱ４１、Ｑ４２、Ｑ４３で引抜かれる電流値にＩ０よりも大きい電流がトランジスタＱ３４、Ｑ３４を流れる。したがって、ノードＮ９の電位が上昇して、出力信号φＥ１が“Ｌ”となり、第１発振器４４が停止して、小ポンプ４６の動作が停止する。次に、出力信号φＥ１が“Ｌ”になると、トランジスタＱ４２が非導通の状態となるため、トランジスタＱ４１で引抜かれる電流Ｉ０よりもトランジスタＱ３４、Ｑ３５を通じて供給される電流が小さくなるまで高電圧ＶＰＰのレベルが低下する。高電圧ＶＰＰのレベルが低下すると、ノードＮ９の電位が下がり、再び出力信号φＥ１が“Ｈ”となって小ポンプ４６が再び動き出す。
【００８０】上記のように、第１および第２ディテクタでは、トランジスタＱ４０とトランジスタＱ４５、Ｑ４８とで構成されるカレントミラーによりトランジスタＱ３６、Ｑ４４、Ｑ３９、Ｑ４７を流れる貫通電流がＩ１に制限されているので、消費電流が低減され、装置の低消費電力化を実現することが可能となる。また、スタンバイ時とアクティブ時の高電圧ＶＰＰのレベルは、トランジスタＱ３８のゲート電位をトランジスタＱ３１、Ｑ３２の抵抗分割により電源電圧ＶＣＣより少しだけ低い値ＶＣＣ−ΔＶに設定しているので、スタンバイ時の高電圧ＶＰＰのレベルはＶＣＣ２｜ＶＴＨｐ｜となり、アクティブ時の高電圧ＶＰＰのレベルはＶＣＣ−ΔＶ＋２｜ＶＴＨｐ｜となり、両者の差を小さくできるので、高電圧ＶＰＰのレベル変動を低減することが可能となる。
　
　したがって、刊行物１には、次の発明（以下。「刊行物１記載発明」という。）が記載されている。
　
　第１ディテクタ４１、第２ディテクタ４２、第３ディテクタ４３、第１発振器４４、第２発振器４５、小ポンプ４６、大ポンプ４７、ＲＡＳポンプ４８、ＡＮＤゲートＧ１１を含む内部高電圧回路４において、
　小ポンプ４６と大ポンプ４７は、それぞれワード線ドライバ４９に高電圧ＶＰＰを供給し、小ポンプ４６と大ポンプ４７は、それぞれ第１発振器４４及び第２発振器４５のクロック信号により駆動され、
　第１および第２ディテクタは、ｐ型ＭＯＳＦＥＴであるトランジスタＱ３１〜Ｑ３９、ｎ型ＭＯＳＦＥＴであるトランジスタＱ４０〜Ｑ４８を含み、トランジスタＱ３１は、電源電圧ＶＣＣと接続され、ノードＮ７の電位は、トランジスタＱ３１のチャネル抵抗でΔＶだけ電位が降下し、トランジスタＱ３５のゲートは電源電圧ＶＣＣと接続され、
　第１ディテクタ４１は、ワード線ドライバ４９へ供給される高電圧ＶＰＰの電位を検出し、高電圧ＶＰＰが所定値以下であれば、出力信号φＥ１を“Ｈ”の状態で第１発振器４４へ出力し、第１発振器４４は、出力信号φＥ１が“Ｈ”の間発振し、長周期のクロック信号を小ポンプ４６へ出力し、小ポンプ４６は、第１発振器４４のクロック信号により駆動され、ワード線ドライバ４９へ高電圧ＶＰＰを供給し、スタンバイ時のリーク電流を補充し、
　第２ディテクタ４２は、ワード線ドライバ４９へ供給される高電圧ＶＰＰの電位を検出し、高電圧ＶＰＰが所定値以下であれば、出力信号φＥ２を“Ｈ”の状態で第２発振器４５へ出力し、第２発振器４５は、出力信号φＥ２が“Ｈ”の間、発振し、短周期のクロック信号を大ポンプ４７へ出力し、大ポンプ４７は、第２発振器４５から出力されたクロック信号により駆動され、ワード線ドライバ４９へ高電圧ＶＰＰを供給し、電源投入時に高電圧ＶＰＰを高速に立上げ、
　高電圧ＶＰＰの電位がＶＣＣ−ΔＶ＋２｜ＶＴＨｐ｜以上に高くなると、出力信号φＥ２が“Ｌ”となり、高電圧ＶＰＰがＶＣＣ＋２｜ＶＴＨｐ｜よりも高くなった場合、出力信号φＥ１が“Ｌ”となるから、電源投入時には、高電圧ＶＰＰのレベルが、ＶＣＣ−ΔＶ＋２｜ＶＴＨｐ｜よりも高くなるまで大ポンプ４７が動作し、高電圧ＶＰＰのレベルがＶＣＣ−ΔＶ＋２｜ＶＴＨｐ｜以上になると、小ポンプ４６のみが動作し、高電圧ＶＰＰがＶＣＣ＋２｜ＶＴＨｐ｜よりも高くなった場合、小ポンプ４６の動作が停止し、高電圧ＶＰＰのレベルが低下すると、再び出力信号φＥ１が“Ｈ”となって小ポンプ４６が再び動き出す内部高電圧回路４。
　
（２）対比
　そこで、本願補正発明と刊行物１記載発明とを比較すると、刊行物１記載発明の「高電圧ＶＰＰ」は、本願補正発明の「内部Ｖｐｐ」に相当し、刊行物１記載発明の「内部高電圧回路４」は、高電圧ＶＰＰを供給するものであるから、刊行物１記載発明の「内部高電圧回路４」は、本願補正発明の「内部Ｖｐｐ発生回路」に相当している。
　また、本願補正発明の「第１の状態」及び「第２の状態」は、それぞれ、「昇圧手段は活性状態」及び「昇圧手段は非活性状態」のことであり、刊行物１記載発明のワード線ドライバ４９に高電圧ＶＰＰを供給する「小ポンプ４６」及び「大ポンプ４７」は、それぞれ、動作したりその動作を停止しており、「活性状態」及び「非活性状態」を有することは明らかであり、それぞれワード線ドライバ４９に高電圧ＶＰＰを供給しているから、刊行物１記載発明の「高電圧ＶＰＰ」、「小ポンプ４６と大ポンプ４７」が、それぞれ、本願補正発明の「共通の出力に供給される昇圧電位」、「第１と第２の２つの状態をもつ昇圧手段」に相当し、小ポンプ４６と大ポンプ４７の出力が共通になるように各ポンプが並列で接続されていることは明らかである。
　また、刊行物１記載発明においては、「第１ディテクタ４１」及び「第２ディテクタ４２」は、それぞれ、ワード線ドライバ４９へ供給される高電圧ＶＰＰの電位を検出し、高電圧ＶＰＰが所定値以下であれば、出力信号φＥ１及び出力信号φＥ２を“Ｈ”の状態で出力し、「第１発振器４４」及び「第２発振器４５」を発振させ、「第１発振器４４」及び「第２発振器４５」のクロック信号により「小ポンプ４６」及び「大ポンプ４７」を駆動し、「第１ディテクタ４１と第１発振器４４とを合わせたもの」、「第２ディテクタ４２と第２発振器４５とを合わせたもの」が、「小ポンプ４６」、「大ポンプ４７」の各々に対応して設けられ、「小ポンプ４６」、「大ポンプ４７」の各々を制御しているから、刊行物１記載発明の「第１ディテクタ４１と第２ディテクタ４２」、「第１発振器４４と第２発振器４５」が、それぞれ、本願補正発明の「比較回路」、「発振回路」に相当し、刊行物１記載発明の「第１ディテクタ４１と第１発振器４４とを合わせたもの」や「第２ディテクタ４２と第２発振器４５とを合わせたもの」が、本願補正発明の「昇圧手段制御手段」に相当している。
　また、刊行物１記載発明においては、電源投入時には、高電圧ＶＰＰのレベルが、ＶＣＣ−ΔＶ＋２｜ＶＴＨｐ｜よりも高くなるまで大ポンプ４７が動作し、高電圧ＶＰＰのレベルがＶＣＣ−ΔＶ＋２｜ＶＴＨｐ｜以上になると、小ポンプ４６のみが動作し、高電圧ＶＰＰがＶＣＣ＋２｜ＶＴＨｐ｜よりも高くなった場合、小ポンプ４６の動作が停止し、高電圧ＶＰＰのレベルが低下すると、再び出力信号φＥ１が“Ｈ”となって小ポンプ４６が再び動き出す。
　つまり、刊行物１記載発明においては、高電圧ＶＰＰがＶＣＣ＋２｜ＶＴＨｐ｜以下になったときに、小ポンプ４６のみが動作し、さらに、ＶＣＣ＋２｜ＶＴＨｐ｜以上になったことを検出した場合には、「小ポンプ４６」も動作を停止し、「高電圧ＶＰＰ」を生成するための「小ポンプ４６」の電流駆動能力を変化させているから、本願補正発明と同様、昇圧手段の共通の出力が基準電圧以下になったときに、複数の前記昇圧手段のうち、少なくとも一つを前記第１の状態に設定し、少なくとも一つを前記第２の状態に設定し、共通の出力に供給される昇圧電位の電流駆動能力を変化させているだけでなく、共通の出力が、所定の電圧以上になったことを検出した場合には、該昇圧手段制御手段に対応する前記昇圧手段を前記第２の状態に設定し、そうでない場合には前記第１の状態に設定するものであることは、明らかである。
　
　したがって、両者の発明の一致点、相違点は以下のとおりである。
　
［一致点］
　「第１と第２の２つの状態をもつ昇圧手段を有し、第１の状態の場合に前記昇圧手段は活性状態であり、その出力に昇圧電位を供給し、第２の状態の場合に前記昇圧手段は非活性状態であり、複数の前記昇圧手段の出力が共通になるように各前記昇圧手段は並列で接続され、該昇圧手段は昇圧手段制御手段によって制御されるものであり、前記昇圧手段制御手段は、発振回路および比較回路を含み、複数の前記昇圧手段の各々に対応して設けられ、前記昇圧手段の共通の出力が基準電圧以下になったときに、複数の前記昇圧手段のうち、少なくとも一つを前記第１の状態に設定し、少なくとも一つを前記第２の状態に設定し、共通の出力に供給される昇圧電位の電流駆動能力を変化させることを特徴とする内部Ｖｐｐ発生回路であって、
　前記昇圧手段制御手段には、基準電圧が供給され、各昇圧手段制御手段は、前記共通の出力が、所定の電圧以上になったことを検出した場合には、該昇圧手段制御手段に対応する前記昇圧手段を前記第２の状態に設定し、そうでない場合には前記第１の状態に設定する内部Ｖｐｐ発生回路。」である点。
　
［相違点］
　本願補正発明では、共通の出力を入力として分圧電圧を出力する分圧手段を有し、昇圧手段制御手段には共通に基準電圧が供給され、各昇圧手段制御手段は、前記分圧電圧と前記基準電圧とを比較することにより、共通の出力が、所定の電圧以上になったことを検出するのに対して、刊行物１記載発明では、分圧手段を有さず、高電圧ＶＰＰと、ＶＣＣ−ΔＶ＋２｜ＶＴＨｐ｜やＶＣＣ＋２｜ＶＴＨｐ｜との比較をしている点。
　
（３）判断
　次に、この相違点について検討すると、特開平５−２７５９９９号公報（図１の「第１、第２の電圧比較器４ａ、４ｂ」参照）、特開昭６０−２２２７７６号公報（第４図の「コンパレータＡ１、Ａ２」参照）、実願昭６０−１３３３４１号（実開昭６２−４２０７５号公報）のマイクロフィルム（第１図の「コンパレータ（２）（３）」参照）等により、分圧電圧を出力する分圧手段を有し、共通に基準電圧が供給され、前記分圧電圧と前記基準電圧とを比較することにより、分圧手段の入力が、所定の電圧以上になったことを検出する比較回路は、周知であるから、刊行物１記載発明の「第１ディテクタ４１」及び「第２ディテクタ４２」として、上記周知の比較回路を用いて、高電圧ＶＰＰ（本願補正発明の「共通の出力に供給される昇圧電位」に相当）が所定の電圧以上になったことを検出するために、高電圧ＶＰＰを分圧手段の入力とし、分圧電圧と基準電圧とを比較することは、当業者が容易になし得ることである。
　そして、本願補正発明の作用効果は、刊行物記載発明及び上記周知技術から、当業者が容易に予測し得る程度のものである。
　
（４）まとめ
　したがって、本願補正発明は、刊行物記載発明及び上記周知技術から、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
４．むすび
　以上のとおり、本件補正発明は、平成１５年改正前特許法第１７条の２第５項の規定により準用する特許法第１２６条第４項の規定に違反するから、特許法１５９条第１項において準用する特許法第５３条第１項の規定に基づき却下すべきものである。
　
第３．本願発明について
１．本願発明
　平成１５年１１月２６日付けの手続補正は上記のとおり却下されたので、本願の請求項１係る発明（以下、「本願発明」という。）は、平成１４年９月１７日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
　
　【請求項１】第１と第２の２つの状態をもつ昇圧手段を有し、第１の状態の場合に前記昇圧手投（「手投」は「手段」の誤記と認める。）は活性状態であり、その出力に昇圧電位を供給し、第２の状態の場合に前記昇圧手段は非活性状態であり、複数の前記昇圧手段の出力が共通になるように各前記昇圧手段は並列で持続（「持続」は「接続」の誤記と認める。）され、該昇圧手段は昇圧手段制御手段によって制御されるものであり、前記昇圧手段制御手段は、複数の前記昇圧手段の各々に対応して設けられ、前記昇圧手段の共通の出力が基準電圧以下になったときに、複数の前記昇圧手段のうち、少なくとも一つを前記第１の状態に設定し、少なくとも一つを前記第２の状態に設定し、共通の出力に供給される昇圧電位の電流駆動能力を変化させることを特徴とする内部Ｖｐｐ発生回路。
　
２．先願明細書に記載された発明
　原査定の拒絶の理由に引用された、本願の出願の日前の出願であって、その後出願公開された特願平９−４４０１１号（特開平１０−２４３６３７号公報参照）の願書に最初に添付した明細書及び図面（以下、「先願明細書」という。）には、以下の記載がなされている。
　
【０００１】
【発明の属する技術分野】本発明は、電源回路及びその電源回路を有する不揮発性半導体記憶装置に関し、特に昇圧回路を用いた半導体装置の内部電源回路に係わる。
【０００２】
【従来の技術】図５は、従来の昇圧回路を示す。この昇圧回路は、例えばダイオードＤ１〜Ｄ６とキャパシタＣ１〜Ｃ５、ＣＡとインバータＧ１、Ｇ２で構成される。ダイオードＤ１のアノードには外部電源電圧Ｖｃｃが供給される。ダイオードＤ１ないしＤ５のカソードは、それぞれダイオードＤ２ないしＤ６のアノードに接続される。ダイオードＤ２ないしＤ６のアノードは、それぞれキャパシタＣ１ないしＣ５の第１の端子が接続される。キャパシタＣ１、Ｃ３、Ｃ５の他端は、オシレータが生成するクロック信号ＯＳＣが入力端子に供給されたインバータＧ１の出力端子が接続される。インバータＧ１の入力端子は、この昇圧回路の信号入力端子となる。キャパシタＣ２、Ｃ４の他端には、クロック信号ＯＳＣが供給される。ダイオードＤ６のカソードは、電圧Ｖｃｃｉｎｔを出力する。またダイオードＤ６のカソードと接地電位間に安定化容量ＣＡが接続されている。
【０００３】この昇圧回路では、オシレータから供給されるクロック信号ＯＳＣに基づいて、ダイオード間で電荷を交互に転送する。その結果、外部電源電圧Ｖｃｃより高い電圧Ｖｃｃｉｎｔを発生する。
【０００４】図６は、オシレータを示す。ナンドゲート１の第１の入力端子には昇圧回路をイネーブルにする信号ＣＰＥが供給される。ナンドゲート１の出力端子は、例えば直列に接続された４段のインバータ２に接続される。４段のインバータ２の出力信号は、ナンドゲート１の第２の入力端子に供給される。例えばこのインバータ２の出力信号の反転信号がクロック信号ＯＳＣとして用いられる。
【０００５】信号ＣＰＥがハイレベルになると、オシレータは、ハイレベルとローレベルを交互に繰り返すクロック信号ＯＳＣを出力する。信号ＣＰＥがローレベルになると、オシレータは発振を止め、ローレベルの信号を出力する。
【０００６】図７は、例えば不揮発性半導体記憶装置に用いられる昇圧回路系のシステムを示す。オシレータ１２及び昇圧回路１３は、それぞれ図６及び図５に示した回路と同様の回路である。昇圧回路１３が出力する電圧Ｖｃｃｉｎｔは、抵抗１７により抵抗分割され、差動増幅器１１の反転入力端子に接続される。差動増幅器１１の批判点入力端子には基準電圧ＶＲＥＦが供給される。差動増幅器１１は、信号ＣＰＥをオシレータ１２に供給する。
【０００７】差動増幅器１１は、基準電圧ＶＲＥＦと電圧Ｖｃｃｉｎｔを例えば降圧した電圧とを比較し、その結果に基づいて昇圧回路１３をオンオフさせる。こうして、昇圧回路１３の出力電圧Ｖｃｃｉｎｔを所望の値、例えば１０Ｖにする。
　
【００１７】図１に示した回路において、オシレータ２１は、例えば図６に示したような構成をしており、クロック信号ＯＳＣを発生する。昇圧回路２２ないし２５は、いずれも図５に示した昇圧回路と同様の回路である。ただし、昇圧回路２２ないし２５のパワーは、図７に示した従来例における昇圧回路１３のパワーよりも小さく設定される。本実施例では４個の昇圧回路が設けられており、パワーを例えば従来の４分の１に設定してある。
【００１８】ここで、昇圧回路のパワーとは、出力端子側に供給される電流量をいうものとする。昇圧回路のパワーを小さくするには、昇圧回路を構成するキャパシタの容量を小さくしたり、昇圧回路の段数、すなわちダイオードの数を減らせばよい。
【００１９】昇圧回路２２ないし２５の電圧出力端子は互いに接続される。その接続点の電圧をＶｃｃｉｎｔとする。この電圧Ｖｃｃｉｎｔは、従来例と同様に降圧回路１４やＹセレクタ１６に供給される。
【００２０】電圧Ｖｃｃｉｎｔは、抵抗２６により分割され降圧されて、差動増幅器２７の反転入力端子と差動増幅器２８の非反転入力端子に供給される。但し、差動増幅器２８に供給される電圧が差動増幅器２７に供給される電圧よりも高くなるように設定する。
【００２１】差動増幅器２７の非反転入力端子と差動増幅器２８の反転入力端子には、基準電圧ＶＲＥＦが供給される。差動増幅器２７の出力端子は、チャージポンプイネーブル信号ＣＰＥを出力する。信号ＣＰＥは、オシレータ２１に供給され、従来例と同様にオシレータ２１の動作を制御する。
【００２２】差動増幅器２８の出力端子は、信号ＳＡＶＥを出力する。信号ＳＡＶＥはインバータ３３の入力端子に供給され、インバータ３３の出力端子はアンドゲート３０、３１、３２の第２の入力端子に接続される。アンドゲート３０、３１、３２の第１の入力端子には、オシレータ２１が出力するクロック信号ＯＳＣが供給される。アンドゲート３０、３１、３２の出力端子は、それぞれ昇圧回路２３、２４、２５の信号入力端子に接続される。
【００２３】例えば、電圧Ｖｃｃｉｎｔの設定値が１０Ｖであり、図８（ｂ）に示すように、書き込みベリファイ時など負荷が軽くなる場合に、９．５Ｖより上で波形にギザギザが生じるとする。この場合、抵抗２６における分割値を調整して、電圧Ｖｃｃｉｎｔが例えば９．５Ｖを超えると信号ＳＡＶＥがローレベルからハイレベルになるようにし、電圧Ｖｃｃｉｎｔが１０Ｖを超えると信号ＣＰＥがハイレベルからローレベルになるようにする。
【００２４】図２は、図１に示した昇圧回路を有する不揮発性半導体メモリの全体図を示す。昇圧回路４１は、図１に示した昇圧回路であり、昇圧電圧Ｖｃｃｉｎｔを発生する。
【００２５】基準電圧発生回路４２は、基準電圧ＶＲＥＦを発生する。降圧回路１４は、プログラムモードやベリファイモードなどの各モードに対応して、基準電圧ＶＲＥＦを基準に昇圧電圧Ｖｃｃｉｎｔから所定の出力電圧ＶＯＵＴを発生する。
　
【００２９】また、イレースモード時においては、消去切換回路５１によってメモリセルのソースに印加される電圧が切り換えられる。以下、図１に示した実施例の動作を説明する。
【００３０】昇圧回路が動作を開始し、電圧Ｖｃｃｉｎｔを例えば０Ｖから１０Ｖに向けて立ち上げるとする。電圧Ｖｃｃｉｎｔが０Ｖから９．５Ｖまでにある間は、信号ＣＰＥはハイレベルであり、信号ＳＡＶＥはローレベルである。そのため、昇圧回路２２ないし２５の信号入力端子にはクロック信号ＣＰＥが供給され、いずれも昇圧動作を行っている。
【００３１】次に、電圧Ｖｃｃｉｎｔが９．５Ｖを超えると、信号ＣＰＥはハイレベルのままだが、信号ＳＡＶＥはハイレベルとなる。そのため、昇圧回路２３、２４、２５は動作を停止し、昇圧回路２２のみが動作するようになる。その結果、昇圧回路２２ないし２５の全体で見ると、昇圧回路のパワーが低下する。
【００３２】その後は、従来例と同様にして、電圧Ｖｃｃｉｎｔが１０Ｖを超えるとオシレータをオフし、１０Ｖを下回るとオシレータをオンすることで、電圧Ｖｃｃｉｎｔが１０Ｖになるように制御する。この場合、昇圧回路のパワーが従来よりも低下しているため、オーバーシュートの量は大きく減少する。
【００３３】また、電圧Ｖｃｃｉｎｔがはじめから約１０Ｖにある場合を説明する。電圧Ｖｃｃｉｎｔが１０Ｖを超えると信号ＳＡＶＥはハイレベル、信号ＣＰＥはローレベルでありオシレータはオフ状態になり、すべての昇圧回路は動作しない。電圧Ｖｃｃｉｎｔが１０Ｖを下回ると、信号ＳＡＶＥはハイレベル、信号ＣＰＥはハイレベルとなるため、昇圧回路２２のみが動作する。ただし、電圧Ｖｃｃｉｎｔが９．５Ｖ以下になると信号ＳＡＶＥがローレベルになり、昇圧回路２２〜２５のすべてが動作する。
　
　したがって、先願明細書には、以下の発明（以下、「先願発明」という。）が記載されている。
　
　４個の昇圧回路が設けられており、昇圧回路２２ないし２５の電圧出力端子は互いに接続され、その接続点の電圧を外部電源電圧Ｖｃｃより高い電圧Ｖｃｃｉｎｔとする昇圧回路を用いた、半導体装置の内部電源回路であって、
　電圧Ｖｃｃｉｎｔは、抵抗２６により分割され降圧されて、差動増幅器２７の反転入力端子と差動増幅器２８の非反転入力端子に供給され、差動増幅器２７の非反転入力端子と差動増幅器２８の反転入力端子には、基準電圧ＶＲＥＦが供給され、
　差動増幅器２７の出力するチャージポンプイネーブル信号ＣＰＥは、オシレータ２１に供給され、信号ＣＰＥがハイレベルになると、オシレータは、ハイレベルとローレベルを交互に繰り返すクロック信号ＯＳＣを出力し、信号ＣＰＥがローレベルになると、オシレータは発振を止め、ローレベルの信号を出力し、
　差動増幅器２８が出力する信号ＳＡＶＥはインバータ３３の入力端子に供給され、インバータ３３の出力端子はアンドゲート３０、３１、３２の第２の入力端子に接続され、アンドゲート３０、３１、３２の第１の入力端子には、オシレータ２１が出力するクロック信号ＯＳＣが供給され、アンドゲート３０、３１、３２の出力端子は、それぞれ昇圧回路２３、２４、２５の信号入力端子に接続され、
　昇圧回路が動作を開始し、電圧Ｖｃｃｉｎｔが０Ｖから９．５Ｖまでにある間は、信号ＣＰＥはハイレベルであり、信号ＳＡＶＥはローレベルであるため、昇圧回路２２ないし２５の信号入力端子にはクロック信号ＯＳＣが供給され、いずれも昇圧動作を行い、
　次に、電圧Ｖｃｃｉｎｔが９．５Ｖを超えると、信号ＣＰＥはハイレベルのままだが、信号ＳＡＶＥはハイレベルとなるため、昇圧回路２３、２４、２５は動作を停止し、昇圧回路２２のみが動作する結果、昇圧回路２２ないし２５の全体で見ると、昇圧回路のパワー（出力端子側に供給される電流量をいう）が低下し、
　その後は、電圧Ｖｃｃｉｎｔが１０Ｖを超えると信号ＳＡＶＥはハイレベル、信号ＣＰＥはローレベルでありオシレータはオフ状態になり、すべての昇圧回路は動作しないが、電圧Ｖｃｃｉｎｔが１０Ｖを下回ると、信号ＳＡＶＥはハイレベル、信号ＣＰＥはハイレベルとなるため、昇圧回路２２のみが動作することで、電圧Ｖｃｃｉｎｔが１０Ｖになる半導体装置の内部電源回路。
　
３．対比・判断
　そこで、本願発明と先願発明とを比較すると、先願発明における外部電源電圧Ｖｃｃより高い「電圧Ｖｃｃｉｎｔ」は、本願発明の「内部Ｖｐｐ」に相当し、先願発明の「半導体装置の内部電源回路」は、電圧Ｖｃｃｉｎｔを供給するものであるから、先願発明の「半導体装置の内部電源回路」は、本願発明の「内部Ｖｐｐ発生回路」に相当している。
　また、本願発明の「第１の状態」及び「第２の状態」は、それぞれ、「昇圧手段は活性状態」及び「昇圧手段は非活性状態」のことであり、先願発明の「昇圧回路２２ないし２５」は、電圧Ｖｃｃｉｎｔの大きさにより動作したり、動作しなかったりして「活性状態」及び「非活性状態」を有することは明らかであるから、本願発明の「第１と第２の２つの状態をもつ昇圧手段」に相当している。
　また、先願発明においては、昇圧回路２２ないし２５の電圧出力端子は互いに接続されているから、昇圧回路２２ないし２５の出力が共通になるように各昇圧回路は並列で接続されていることは明らかである。
　また、先願発明における「電圧Ｖｃｃｉｎｔが１０Ｖを下回ると、信号ＳＡＶＥはハイレベル、信号ＣＰＥはハイレベルとなるため、昇圧回路２２のみが動作することで、電圧Ｖｃｃｉｎｔが１０Ｖになる」ことは、本願発明の「前記昇圧手段の共通の出力が基準電圧以下になったときに、複数の前記昇圧手段のうち、少なくとも一つを前記第１の状態に設定し、少なくとも一つを前記第２の状態に設定する」ことに相当し、先願発明において、昇圧回路２２のみが動作する結果、昇圧回路２２ないし２５の全体で見ると、昇圧回路のパワー（出力端子側に供給される電流量をいう）が低下するから、共通の出力に供給される昇圧電位の電流駆動能力を変化させていることは明らかである。
　したがって、両者の発明の一致点、相違点は以下のとおりである。
　
［一致点］
　「第１と第２の２つの状態をもつ昇圧手段を有し、第１の状態の場合に前記昇圧手段は活性状態であり、その出力に昇圧電位を供給し、第２の状態の場合に前記昇圧手段は非活性状態であり、前記昇圧手段の共通の出力が基準電圧以下になったときに、複数の前記昇圧手段のうち、少なくとも一つを前記第１の状態に設定し、少なくとも一つを前記第２の状態に設定し、共通の出力に供給される昇圧電位の電流駆動能力を変化させる内部Ｖｐｐ発生回路。」である点。
　
［相違点］
　本願発明では、該昇圧手段は昇圧手段制御手段によって制御されるものであり、前記昇圧手段制御手段は、複数の前記昇圧手段の各々に対応して設けられているのに対して、刊行物１記載発明では、昇圧手段制御手段について明らかでない点。
　
　次に、この相違点について検討する。
　先願発明においては、昇圧回路２２ないし２５（本願発明の「昇圧手段」に相当）の「活性状態」及び「非活性状態」は、それぞれ、クロック信号ＯＳＣ、アンドゲート３０、３１、３２の出力端子からの信号によって制御され、これらの信号が各昇圧回路２２ないし２５に対応しており、これらの信号を発生する回路が、それぞれ各昇圧回路２２ないし２５に対応して設けられていることは明らかであるから、先願発明におけるこれらの信号を発生する回路が、実質的に、本願発明において、昇圧手段を制御し、複数の昇圧手段の各々に対応して設けられている「昇圧手段制御手段」に相当していると認められる。
　したがって、本願発明と先願発明とは、実質的に同一である。
　
４．むすび
　以上のとおり、本願発明は、先願明細書に記載された発明とは、実質的に同一であり、しかも、本願発明の発明者が上記先願明細書に記載された発明の発明者と同一であるとも、また、本願の出願時に、その出願人が上記他の出願の出願人と同一であるとも認められないので、本願発明は、特許法第２９条の２によって特許を受けることができない。
　よって、結論のとおり審決する。