(57)【要約】  本発明は、パワー半導体モジュールの生成方法に関し、方法は、ａ）キャリア層（１２）を設けるステップと、ｂ）端子接続領域（２２）を有する基板（１４）を設けるステップと、ｃ）はんだ層（２０）を形成することによってキャリア層（１２）に基板（１４）をはんだ付けするステップとを含み、ｄ）はんだ層（２０）は、基板（１４）に隣接し、かつ端子接続領域（２２）の反対側に位置するはんだ層（２０）に所定のキャビティ（２８）が設けられるように形成され、方法は、さらに、ｅ）基板（１４）の端子接続領域（２２）に端子（２４）を溶接するステップ、を含む。  本発明は、特に、実施するのにコストが節約でき、かつ高品質のモジュールを確実に生成できるパワー半導体モジュールの生成方法を提供する。
2018503264.tif 000002
【特許請求の範囲】
【請求項１】
パワー半導体モジュールの生成方法であって、
ａ）キャリア層（１２）を設けるステップと、
ｂ）端子接続領域（２２）を有する基板（１４）設けるステップと、
ｃ）はんだ層（２０）を形成することによって前記キャリア層（１２）に前記基板（１４）をはんだ付けするステップとを含み、
ｄ）前記はんだ層（２０）は、前記基板（１４）に隣接し、かつ前記端子接続領域（２２）と反対側に位置する前記はんだ層（２０）に所定のキャビティ（２８）が設けられるように形成され、前記方法は、さらに、
ｅ）前記基板（１４）の前記端子接続領域（２２）に端子（２４）を溶接するステップを含む、パワー半導体モジュールの生成方法。
【請求項２】
前記キャビティ（２８）は、前記はんだ層（２０）の全厚に沿って延びる、請求項１に記載の方法。
【請求項３】
前記はんだ層（２０）の面に平行な面（３０）における前記キャビティ（２８）の広がりは、前記端子接続領域（２２）の同一方向の広がりと比べて、５０％以上２００％以下の範囲である、請求項１または２に記載の方法。
【請求項４】
前記キャビティ（２８）は、前記キャリア層（１２）および前記基板（１４）の少なくとも一つの上に形成された膜を利用することによって定められる、請求項１〜３のいずれか一つに記載の方法。
【請求項５】
前記基板（１４）は、窒化アルミニウムを含む、請求項１〜４のいずれか一つに記載の方法。
【請求項６】
前記端子（２４）は、超音波溶接によって前記基板（１４）に溶接される、請求項１〜５のいずれか一つに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野
本発明は、パワー半導体モジュールに関する。本発明は、特に、パワー半導体モジュールの改良された生成方法を示す。
【背景技術】
【０００２】
背景技術
高パワー半導体モジュールの製造において、端子を基板に固着するための従来の手法として、昔からはんだ付けが使われてきた。はんだ付けは、いくつかの用途に適しているが、鉛またはスズが豊富な通常のはんだ材料の、熱伝導率が限定される高い相同温度では、熱サイクル能力が限定される。このため、状況によっては、特定の用途には別の手法が必要となる場合がある。実際、はんだ付けされた端子は、微細組織が粗大化しやすいことが多いため、剥離する場合がある。
【０００３】
そのため、現在、基板への端子の接続は、超音波溶接（ＵＳＷ）によって実現されることが多く、この手法は高い信頼性があると報告されている。超音波溶接では、接合相手自体が良性の接合部を構成するため、充填剤（はんだ）は省いてもよい。しかし同時に、超音波溶接には改善すべき余地がある。一例として、超音波溶接は、窒化アルミニウム（ＡｌＮ）基板などのセラミック基板上に貝殻状のクラックを引き起こしやすい。実際、セラミックは、ＡｌＮなどのセラミック材料自体の破断強度を超える極端な引張応力に直面しており、端子脚の両端部に応力集中が生じる場合がある。これがクラック形成の考えられる理由である可能性がある。
【０００４】
このようは貝殻状のクラックは、通常、分離破壊を引き起こし得るため、パワーモジュールの信頼性の点で有害である。
【０００５】
この欠点を解決するための一つの手法として、クラック形成を低減するために、端子の材料の硬度、エネルギー、圧力、振幅、溶接パターン、または脚の厚みなどの使用パラメータを適合させる手法がある。しかしながら、このような手法では、クラックが発生するおそれを低減できるものの、クラック形成のおそれを完全に回避することはできない。
【０００６】
そのため、クラック形成を解決するためのさらなる手法が知られている。
たとえば、窒化ケイ素（ＳｉＮ）などの、より高い破断強度を有するセラミックに端子を溶接する試みがなされた。しかしながら、窒化ケイ素では熱抵抗（Ｒｔｈ）が増大するため、すべての用途には適合せず、ベースプレートの弓形状の安定性を損なう可能性もある。
【０００７】
さらなる手法として、金属配線（ｍｅｔａｌｌｉｚａｔｉｏｎ）とセラミック（ＡＭＢ）との間に活性金属ろう層を配置して最適化するという手法があった。しかしながら、このような基板は、多くの場合、基板の部品表（ＢＯＭ）を少なくとも１０％〜２０％増加させてしまう。
【０００８】
さらに、ＥＰ２２１９２２０Ａ２からは、放熱板と、放熱板上の絶縁層と、絶縁層上のパッドとを備える基板からなる構造が知られている。さらに、パッドには、超音波接合された端子が配置されている。金などの軟らかい金属または摺動性の高い金属からなる金属薄層が、端子とパッドとの間に挿置されるように、端子の縁直下に設置されている。しかしながら、金被覆はコストが高いため、好ましくない。
【０００９】
ＥＰ０８８６８９４Ａ２では、図７および図９Ａにおいて、パワー半導体モジュールを形成するための半製品が開示されている。
【００１０】
さらには、Ｙ．Ｗａｎｇらの文献「Ｃｈａｌｌｅｎｇｅｓ  ａｎｄ  ｔｒｅｎｄｓ  ｏｆ  ｈｉｇｈ  ｐｏｗｅｒ  ＩＧＢＴ  ｍｏｄｕｌｅ  ｐａｃｋａｇｉｎｇ」（２０１４  ＩＥＥＥ  Ｃｏｎｆｅｒｅｎｃｅ  ａｎｄ  Ｅｘｐｏ  Ｔｒａｎｓｐｏｒｔａｔｉｏｎ  Ｅｌｅｃｔｒｉｆｉｃａｔｉｏｎ  Ａｓｉａ−Ｐａｃｉｆｉｃ  （ＩＴＥＣ  Ａｓｉａ  Ｐａｃｉｆｉｃ）、  ３１．  Ａｕｇｕｓｔ  ２０１４）には、包括的な高パワーＩＧＢＴモジュールが示されている。
【００１１】
Ｋａｚｕｍａｓａ  Ｋｉｄｏらの文献「Ｄｅｖｅｌｏｐｍｅｎｔ  ｏｆ  ｃｏｐｐｅｒ−ｃｏｐｐｅｒ  ｂｏｎｄｉｎｇ  ｂｙ  ｕｌｔｒａｓｏｎｉｃ  ｗｅｌｄｉｎｇ  ｆｏｒ  ＩＧＢＴ  ｍｏｄｕｌｅｓ」（Ｅｌｅｃｔｒｏｎｉｃ  ｍａｎｕｆａｃｔｕｒｉｎｇ  （ＩＥＭＴ）．  ２０１０  ３４ｔｈ  ＩＥＥＥ／ＣＰＭＴ、  ３０．  Ｎｏｖｅｍｂｅｒ  ２０１０）では、大電流で、高い信頼性を有するＩＧＢＴモジュールの銅端子を超音波溶接する銅−銅ボンディング手法を開示している。
【００１２】
また、Ｄａｖｉｄ  Ｇｕｉｌｌｏｎの文献「Ｔｅｒｍｉｎａｌ  ｃｏａｔｅｄ  ｗｉｔｈ  ａ  Ｎｏｂｌｅ  ｍａｔｅｒｉａｌ  ｉｎ  ａ  ｐｏｗｅｒ−ｅｌｅｃｔｒｏｎｉｃｓ  ｍｏｄｕｌｅ  ｏｐｔｉｍｉｚｅｄ  ｆｏｒ  ｕｌｔｒａｓｏｎｉｃ  ｗｅｌｄｉｎｇ」（ＩＰ．ＣＯＭ  ２４．  Ａｐｒｉｌ  ２０１５）では、超音波溶接工程の間にセラミック基板が受ける応力を低減する解決法が示されている。この方法は、溶接界面内で温度が滑らかに上昇することを誘導する低い摩擦係数を有する被覆材を使用することに基づいており、さらに、被覆材は、溶接界面内で超音波エネルギーが吸収されてセラミックに直接伝達されないように、銅材料内への高い拡散係数を有することになる。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
発明の開示
本発明の目的は、従来技術の欠点の一つの少なくとも一部を回避することができる、パワー半導体モジュールの生成方法を提供することである。本発明の目的は、特に、基板にクラックが生じるおそれを低減できる超音波溶接によって基板に端子を接合できるパワー半導体モジュールの生成方法を提供することである。
【課題を解決するための手段】
【００１４】
これらの目的は、独立請求項１に記載のパワー半導体モジュールの生成方法によって少なくとも一部は解決される。有利な実施の形態は、従属請求項に記載されている。
【００１５】
パワー半導体モジュールの生成方法は、
ａ）キャリア層を設けるステップと、
ｂ）端子接続領域を有する基板を設けるステップと、
ｃ）はんだ層を形成することによって基板をキャリア層にはんだ付けするステップとを含み、
ｄ）はんだ層は、基板に隣接し、かつ端子接続領域の反対側に位置するはんだ層に所定のキャビティが設けられるように形成され、方法は、さらに、
ｅ）基板の端子接続領域に端子を溶接するステップとを含む。
【００１６】
このような方法は、パワー半導体モジュールの生成、特に、基板に端子を溶接するステップに関して有意な利点を提供する。
【００１７】
本発明に係るパワー半導体モジュールは、特に、一つ以上のパワー半導体装置を基にした構成であって、好ましくは、パワーエレクトロニックスにおけるスイッチまたは整流器として使用される構成を指す。パワー半導体装置の非限定例は、とりわけ、ゲートターンオフサイリスタ、ダイオード、サイリスタを備える。本発明において、パワー半導体モジュールは、特に、ダイ、つまり、パワー半導体装置またはチップに接合された金属配線を表側に有し、かつ／または金属配線がベースプレートに接続された裏側を有する基板を備えたパワー半導体モジュールであって、当該基板の金属配線が端子脚に接続されている、パワー半導体モジュールである。
【００１８】
実際、生成されたパワー半導体モジュールは、一般的に、基板を備える。基板は、その表側に、当技術分野において一般的に知られているような複数の回路経路を備える。このような回路経路は、たとえば、銅配線などの金属配線から形成されてもよい。基板の金属配線は、たとえば、当技術分野において一般的に知られているような物理蒸着法または化学蒸着法によって、特に、セラミック基板の主層に構成されてもよい。基板の金属配線に接続されているのは、少なくとも一つのダイまたはパワー半導体装置、さらに、一つ以上の端子または電気コネクタである。
【００１９】
基板は、一般的に、当技術分野において知られている、パワー半導体モジュール用の任意の基板であってもよい。たとえば、基板は、セラミック材料などの絶縁性材料を備えてよい。非限定例として、基板の主層は、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ3Ｎ4）、または酸化アルミニウム（Ａｌ2Ｏ3）から形成されてもよい。
【００２０】
さらに、パワー半導体モジュール、特に、パワー半導体装置で発生した熱を除去するために、基板は、ベースプレートなどのキャリア層に接続されてもよい。ベースプレートは、銅またはＡｌＳｉＣなどの低品位金属から形成されることが多い。銅もＡｌＳｉＣも、たとえばニッケルで被覆されてもよく、ヒートシンクとして機能してもよいため、熱を回路経路から効果的に除去する。さらに、基板のベースプレートが接合された領域は、銅などの低品位金属によって被覆されてもよい。
【００２１】
一般的に、金属配線を表側に備えた基板は、裏側のベースプレートなどのキャリア層に、はんだ付け工程によって接続される。そのため、基板とキャリア層とを備えた構成は、基板とキャリア層との間にはんだ層を備える。
【００２２】
パワー半導体モジュールを生成するために、さらに、端子が、その端子脚を介して基板の金属配線によって基板に接合される。
【００２３】
詳細には、本方法によると、パワー半導体モジュールを生成するために、方法は、ステップａ）によって、まず、キャリア層を設けることを含む。キャリア層は、特に、上述のようなベースプレートであってもよく、銅またはＡｌＳｉＣから形成されてもよく、当業者に一般的に周知されているものである。
【００２４】
さらに、本方法のステップｂ）によると、方法は、さらに、端子接続領域を有する基板を設けるステップを含む。基板は、当技術分野において一般的に知られている手法と同様に形成され、電気絶縁性材料、特に、セラミック材料から形成された主層を備え、さらに、主層の上に、銅から例示的に形成された一つ以上の金属配線を備えてもよい。基板は、さらに、端子接続領域を備える。このような場所は、特に基板の金属配線上に位置する。したがって、基板の表側に位置する。そのため、端子接続領域は、端子または端子脚が基板に固着される場所であり、当該場所は、特に端子の接続領域と比べて同一の大きさを有する。つまり、端子接続領域とは、端子脚が基板に固着されたときに端子または端子脚と接触するように意図されている基板のその場所または領域である。
【００２５】
本方法のステップｃ）によると、方法は、さらに、はんだ層を形成することによって基板をキャリア層にはんだ付けするステップを含む。そのため、本発明に係るはんだ付けは、一般的に、溶融した流動性はんだ材料によって二つの接合相手が互いに接合し合い、はんだ付けステップの後に固まる工程であり、これにより、安定性を有する接続を形成する工程であってもよい。したがって、はんだ材料は、はんだ付けや接合される部品よりも融点が低いことが好ましい。したがって、はんだ材料またははんだは、当技術分野において一般的に知られているような、融点がかなり低い材料から形成されてもよい。非限定例として、はんだ材料は、鉛から形成されてもよく、好ましくは、鉛を含まない材料から形成されてもよい。しかしながら、一般的に、３６０°Ｃを下回る、好ましくは、３００°Ｃを下回るなど適切な範囲、また４５０°Ｃを上回る範囲でも溶融する可溶合金など、任意の材料が使用されてもよい。
【００２６】
したがって、はんだ層は、基板とキャリア層との間に位置するため、端子接続領域の反対側に位置する。はんだ層は、硬化したはんだ材料を含む、または硬化したはんだ材料からなる。
【００２７】
はんだ付け工程は、ギ酸ガス、フォーミングガス、つまり、窒素、水素、またはアンモニアとギ酸との混合などの還元雰囲気下で使用されてもよい。特に、前述の還元性ガスは、はんだ付け工程の間のはんだ層への望ましくない影響をとりわけ効果的に防ぐことができ、還元雰囲気に加えて任意のフラックスを使用せずに、機械的に安定した、導電性および熱伝導性を有する接続を確立することができる。
【００２８】
そのため、はんだ付け手法の使用によって効率的かつ経済的な接続工程が可能になるため、たとえば、ベースプレートや基板などの部品をしっかりと確実に接続できる。
【００２９】
はんだ層については、本方法のステップｄ）によると、基板に隣接し、かつ端子接続領域の反対側に位置するはんだ層に所定のキャビティが設けられるように、はんだ層が形成される。つまり、はんだ材料は、はんだ層の各所に設けられるわけではなく、はんだ層の定められた場所にははんだ層が充填されない。このようにキャビティが形成される。これらのキャビティは端子接続領域の反対側に位置している。したがって、基板の裏側に面しており、さらに、基板のすぐ近く、つまり、基板に隣接している。つまり、基板の一定の領域がはんだ材料と接触せず、逆に、はんだ材料に対してむき出しになるように、キャビティが位置している。そのため、このむき出しの場所は端子接続領域の反対側にある。よって、本発明の意味において、この場所の少なくとも一部は端子接続領域の正反対側にある。
【００３０】
さらに、キャビティは予め定められており、その場所だけでなく大きさも、少なくともその相当量が、はんだ付け工程の開始前に明確に定められている。そのため、キャビティは、超音波溶接法の悪影響によって形成されるものではなく、はんだ層の所望の特徴である。したがって、このステップは、特に、端子の数によって異なる一つ以上のキャビティがはんだ層の所定の場所に形成され、さらには所定の大きさを有することを確実にするための手段を含む。そのため、一つのキャビティが端子ごとに設けられて、各端子接続領域の反対側に設けられることが好ましい。
【００３１】
さらなるステップｅ）によると、方法は、基板の端子接続領域に端子を溶接するステップを含む。とりわけ好ましい方法として、超音波溶接法が用いられる。
【００３２】
基板または基板の金属配線に端子を溶接するこのステップよって、端子または端子脚と基板または基板の金属配線との間に非常に有利な方法で接合部を形成できる。
【００３３】
超音波溶接などの溶接手法を用いる場合、接合相手同士が塑性変形して接合部が形成される。これに関して、当技術分野において一般的に知られているような接続を形成するために、超音波振動とあわせて、熱が加えられてもよい。非限定例として端子脚および基板の金属配線がいずれも銅から形成される場合、安定性および信頼性を有する銅−銅結合が形成されてもよい。
【００３４】
溶接によって、はんだ材料などの追加材料を用いずに接続を形成することができ、さらに、信頼性が高く、良好な導電性を有する接続を提供する。
【００３５】
しかしながら、一般的に、従来技術から知られているように、特に溶接手法を用いて基板の金属配線に端子を接続すると、基板がセラミック材料からなる場合は特に、基板にクラックが現れ得る。
【００３６】
本方法、特に、本方法のステップｄ）によると、基板に隣接し、かつ端子接続領域の反対側に位置するはんだ層に所定のキャビティが設けられるようにはんだ層を形成することによって、このような欠点を意外な方法で防げる場合がある。
【００３７】
実際、「意味のある」欠け領域としてはんだ層に設けられたキャビティは、応力緩和効果を有すると理解できる。理論に縛られないで考えると、キャビティの体積のおかげでセラミック材料が局所的に伸縮自在に屈曲することができ、クラックを防ぐのに役立つと仮定できる。そのため、キャビティをはんだ層に設けることによって、溶接工程、特に超音波溶接によって基板に生じるクラックの形成を効果的に防いでいる。
【００３８】
接続される端子の数によって異なる一つ以上のキャビティの生成を、大幅な追加費用を推量しないで、さらに適用することができる。詳細には、はんだ層のキャビティは、パワー半導体モジュールの製造方法の間に設けられた手段を用いていずれにせよ容易に作ることができるため、工程の変更を全く必要としないまたは少なくとも大幅な工程の変更を必要としない。たとえば、はんだストップパターンが用いられてもよい。このようなパターンは、たとえば、ベースプレートなどのキャリア層の上や基板の上に設けられてもよいため、製造元から提供されてもよい。さらに、一般的に、脚領域の反対側にアルミニウムワイヤボンディングのスペーサを設けると、ワイヤボンドによってはんだが所要のキャビティの位置に流れ込むことを阻止するように、キャビティを作ることが可能である。ほとんどのはんだではアルミニウムは濡れないので、キャビティを形成できる。
【００３９】
したがって、施すべき唯一の対策は、キャリア層または基板の表面を、はんだが接触しないようにあるいはあまり接触しないように適合させることである。
【００４０】
そのため、この方法を用いることによって、基板にクラックが入るのを防ぐために必要な特級セラミックが不要になるため、費用を低く抑えることができる。ＢＯＭ（基板の部品表）については、例示的に、１０％から２０％のコスト節約が実現できる。
【００４１】
さらに、クラックを確実に回避できるため、上述のような方法によって生成されたパワー半導体モジュールは、高品質と高ロバスト性を有するであろう。
【００４２】
これは、９０％の振幅のみならず、３００Ｗまたは３５０Ｗなどのそれ以上の値、２．５バールまたは３バールなどのそれ以上の圧力といった強力な溶接パラメータが使用される場合にも当てはまるであろう。
【００４３】
要約すると、本発明は、特に、実施するのにコストが節約でき、かつ高品質のモジュールを確実に生成できる、パワー半導体モジュールの生成方法を提供する。
【００４４】
実施の形態によると、キャビティは、はんだ層の全厚に沿って延在している。本実施の形態では、基板のクラックをとりわけ効果的に低減するまたは防ぐことができる。さらには、このようなキャビティは、定められた高さを有するキャビティを得るための特別な手段が不要のため、作るのがとりわけ簡単である。そのため、はんだ層の全厚に沿って延在するキャビティは、ベースプレートから基板までなど、キャリア層から、特に、キャリア層の表面および基板に垂直な方向に延在するキャビティを指すとする。
【００４５】
さらなる実施の形態によると、はんだ層の面に平行な面におけるキャビティの広がりは、端子接続領域の同一方向の広がりと比べて、７０％以上１３０％以下など、５０％以上２００％以下の範囲であり、たとえば９０％以上１１０％以下、特に１００％である。意外にも、全体の生成された構成の安定性およびロバスト性に悪影響を与えずにクラックの形成を有意に防ぐには、このような大きさを有するキャビティですでに十分である。そのため、はんだ層の面に平行な面は、基板の表面およびベースプレートに平行な面を意味することになるため、基板とベースプレートとの間に配置される。はんだ層の面に平行な面は、はんだ層の厚さに対して直角である二つの直角方向によって定められてもよい。つまり、このような面は、端子の接続面および基板の接続面、または端子接続領域に平行であってもよい。端子脚の通常のサイズまたは広がりは、１６ｍｍ2の範囲でもよい。そのため、キャビティの広がりである１６ｍｍ2の５０％以上２００％以下という例示的な範囲ですでに十分であろう。
【００４６】
しかしながら、例示的に、キャビティはそれぞれ、２０ｍｍ2または３６ｍｍ2の範囲など、より大きな広がりを有してもよい。
【００４７】
キャビティの大きさがそれぞれ同程度に小さいことから、モジュールの安定性が著しく低減されることはない。例示的な値として、所定のキャビティは、はんだの略５％未満の量を形成してもよい。したがって、安定性を大幅に低減せずに、欠けの形成による歩留り損失のおそれを最低限に抑えられ得ることが明らかになる。
【００４８】
さらなる実施の形態によると、キャビティは、キャリア層および基板の少なくとも一つの上に形成された膜を使って区画形成される。つまり、膜は、基板またはベースプレートに膜を当てはめることによって、膜の位置と大きさを規定することになる。これによって、今度ははんだ層の対応する場所にキャビティが形成される。このような膜は、たとえばソルダーレジストまたははんだストップマスクとして知られる材料であってもよく、ポリマー材料からなる薄いラッカー状の層として形成されてもよい。非限定例として、とりわけ、液状エポキシ樹脂、液状写真現像型ソルダーレジスト（ＬＰＩ）または非写真現像型ソルダーレジストがある。このような材料の利点はとりわけ低価格で市販されていることであり、コストを節約して本発明に係る方法を実現できる。それとは別に、このような材料は、状況によっては、基板をベースプレートにはんだ付けする前にベースプレートを覆う目的で、パワー半導体モジュールの形成工程でいずれにしろ使用される。そのため、端子接続領域の反対側の場所が含まれるように、塗布されるはんだストップ材料の形状寸法を単に変更するだけで、キャビティが簡単にはっきりと形成されるだろう。
【００４９】
そのため、このような材料の塗布は、それぞれ異なる工程を用いることによって実現されてもよく、定められた場所に定められたキャビティを形成することができる。例として、シルクスクリーンやステンシル印刷がある。
【００５０】
さらなる実施の形態によると、基板は、窒化アルミニウム（ＡｌＮ）を含む。特に窒化アルミニウムを含んだ基板は、高電圧の維持、高い電気絶縁強度、良好な熱挙動、および低コストなどの複数の有利な特徴を兼ね備えている。そのため、パワー半導体モジュールの分野において、特に窒化アルミニウムが基板として使用されることが多い。しかし、窒化アルミニウムは、溶接工程によってとりわけクラックが形成されやすいことが多い。本発明によると、窒化アルミニウムを用いた場合でも、クラックの形成を大幅に低減できるだろう。
【００５１】
本発明に係る方法のさらなる利点や特徴について、半製品を例に、図面および図面の説明を示す。
【００５２】
パワー半導体モジュールを形成するための半製品は、キャリア層と基板とを備える。基板は、はんだ層によってキャリア層に接続され、基板は、端子を基板に接続するための端子接続領域を備える。端子接続領域は、はんだ層の反対側に位置する。基板に隣接し、かつ端子接続領域の反対側に位置するはんだ層にキャビティが設けられる。さらに、前述の部品からなる半製品を提供することができる。
【００５３】
このような半製品によって、高品質のパワー半導体モジュールを確実に生成することができる。
【００５４】
実際、半製品は、ベースプレートなどのキャリア層と、基板と、キャリア層と、はんだ層とを含む、またはそれらからなる構成である。はんだ層は、キャリア層と基板とを接続しているため、基板とキャリア層との間に位置する。さらに、定められたキャビティが端子接続領域と反対側のはんだ層に設けられている。
【００５５】
このような半製品によって、基板のセラミック材料にクラックが現れるおそれなしに、または少なくとも大幅に低減して、基板または基板の金属配線に端子を溶接することができる。
【００５６】
実際、特に超音波溶接を用いることによって、端子接続領域に端子を溶接するときに現れるクラックを効果的に防ぐであろう。そのため、端子が基板に溶接されていないとき、したがって、溶接工程より前に、半製品は、一つ以上の端子接続領域の反対側に一つ以上のキャビティ、具体的には、端子接続領域ごとに一つのキャビティを備える。したがって、半製品は、端子接続領域で基板に接触しているだろうが接続されていない、すなわち、基板に溶接されていない端子を備えるだろう。したがって、端子は、基板の端子接続領域に緩く存在しているだろう。
【００５７】
基板は、窒化アルミニウム（ＡｌＮ）を含む。特にこのような基板は、高電圧の維持、高い電気絶縁強度、良好な熱挙動、および低コストなどの複数の有利な特徴を兼ね備えている。そのため、パワー半導体モジュールの分野において、特に窒化アルミニウムが基板として使用されることが多い。しかし、窒化アルミニウムは、溶接工程によってとりわけクラックが形成されやすいことが多い。しかしながら、窒化アルミニウムを用いた場合でも、本発明によると、クラックの形成を大幅に低減できるだろう。
【００５８】
また、はんだ層は、鉛（Ｐｂ）、スズ（Ｓｎ）、銀（Ａｇ）、アンチモン（Ｓｂ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）、インジウム（Ｉｎ）、蒼鉛（Ｂｉ）、銅（Ｃｕ）からなる群から選択される材料、混合物、または、非限定例において、ＳｎＰｂ、ＳｎＳｂ、ＡｕＳｎ、ＡｕＧｅ、Ｉｎ、ＩｎＰｂ、ＩｎＡｇ、ＩｎＳｎ、ＢｉＳｎ、ＳｎＡｇ、ＰｂＳｎＡｇ、ＰｂＩｎＡｇ、またはＳｎＡｇＣｕなどの前述の材料の少なくとも一つを含む合金を含むことが好ましい。特に前述の化合物は、材料が適切な条件下で溶融することを確実にし、さらには、良好な濡れ性を可能にできるだろう。その結果、本実施の形態によると、とりわけ信頼性が高いはんだ接続を形成できる。
【００５９】
キャリア層は、特に、上述のようなベースプレートであってもよく、銅（Ｃｕ）またはアルミニウム炭化ケイ素（ＡｌＳｉＣ）から形成されてもよく、一般的に当業者に周知されているものである。
【００６０】
半製品のさらになる利点または特徴について、方法を例に、図面および図面の説明を示す。
【００６１】
本発明のこれらのおよびその他の態様は、以下に記載する実施の形態から明らかであり、以下に記載する実施の形態を例にして解明されるだろう。
【図面の簡単な説明】
【００６２】
【図１】半製品の例示的な実施の形態を示す。
【図２】所定のキャビティを有する半製品の一部としてのはんだ層の上面図を示す。
【発明を実施するための形態】
【００６３】
発明の詳細な説明
ここで、図面に示されている例示的な実施の形態の詳細を示す。この実施例は例証であり、限定を意味するものではない。本開示は、さらに、変更例および変形例を含むことを意図している。
【００６４】
図１は、半製品１０の一例を示す。半製品１０は、パワー半導体モジュールを形成するために使用されてもよい。半製品１０は、キャリア層１２と基板１４とを備える。
【００６５】
キャリア層１２は、特に、ベースプレートであってもよく、銅またはアルミニウム炭化ケイ素から形成されてもよく、一般的に当業者に周知されているものである。
【００６６】
基板１４は、その表側に、当技術分野において一般的に知られているような複数の回路経路（特に図示せず）を備える。このような回路経路は、たとえば、基板の主層１８に形成される銅配線などの金属配線１６から形成されてもよい。基板１４は、パワー半導体モジュール用の、一般的に当技術分野において知られている任意の基板であってもよい。たとえば、基板１４は、特に主層１８を形成する、セラミック材料のような絶縁性材料から構成されてもよい。非限定例として、基板の主層１８は、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ3Ｎ4）、または酸化アルミニウム（Ａｌ2Ｏ3）から形成されてもよい。
【００６７】
基板１４は、さらに、はんだ層２０によってキャリア層１２に接続される。はんだ層２０を形成するはんだ材料は、鉛（Ｐｂ）、スズ（Ｓｎ）、銀（Ａｇ）、アンチモン（Ｓｂ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）、インジウム（Ｉｎ）、蒼鉛（Ｂｉ）、銅（Ｃｕ）からなる群から選択される、または混合物、または、非限定例において、ＳｎＰｂ、ＳｎＳｂ、ＡｕＳｎ、ＡｕＧｅ、Ｉｎ、ＩｎＰｂ、ＩｎＡｇ、ＩｎＳｎ、ＢｉＳｎ、ＳｎＡｇ、ＰｂＳｎＡｇ、ＰｂＩｎＡｇ、またはＳｎＡｇＣｕなどの前述の化合物の少なくとも一つを含んだ合金であることが好ましい。
【００６８】
さらに、基板１４は、端子２４を基板１４に接続するための端子接続領域２２を備える。図１からわかるように、端子接続領域２２は、はんだ層２０の反対側に位置し、具体的には、基板の金属配線１６の一部である。端子２４が端子接続領域２２に位置していることがさらにわかる。しかしながら、このような端子２４が存在する場合、端子２４は基板１６に溶接されておらず、端子接続領域２２に緩く存在している。
【００６９】
端子２４は、端子脚２６によって基板の金属配線１６と接触してもよい。基板１４または基板の金属配線１６と接触する端子脚２６の面積は、端子接続領域２２の面積に対応する。
【００７０】
半製品１０は、さらに、はんだ層２０にキャビティ２８を含む。キャビティ２８が基板１４に隣接し、かつ端子接続領域２２の反対側に位置していることがわかる。
【００７１】
キャビティ２８が、はんだ層２０の全厚に沿って延在していることが示されている。さらに、はんだ層２０に平行な面３０におけるキャビティの広がりは、端子接続領域２２、すなわち端子脚２６の同一方向の広がりと比べて、５０％以上２００％以下の範囲にある。図１によると、キャビティ２８の広がりは、端子接続領域２２と比べると、わずかに小さい。
【００７２】
このような半製品１０は、以下のステップで形成されてもよい。
ａ）キャリア層１２を設けるステップと、
ｂ）端子接続領域２２を有する基板１４を設けるステップと、
ｃ）はんだ層２０を形成することによってキャリア層１２に基板１４をはんだ付けするステップとを含み、
ｄ）はんだ層２０は、キャビティ２８が、基板１４に隣接し、かつ端子接続領域２０の反対側に位置するように、形成される。
【００７３】
パワー半導体モジュール１０を生成するために、以下のステップｅ）が含まれてもよく、特に、ステップｄ）の後に実現されてもよい。基板１４の端子接続領域２２に、特に超音波溶接によって、端子２４を溶接するステップ。
【００７４】
パワー半導体モジュール１０を生成するために、金属配線１６にダイを接合するステップなどのさらなるステップが含まれてもよい。しかしながら、これらのステップは当技術分野において周知であるため、詳細は説明しない。
【００７５】
図２は、はんだ層２０の上面図を示す。はんだ層２０が複数のキャビティ２８を含んでおり、はんだ層２０が基板１４に隣接して存在する場合にこれらのキャビティが端子接続領域２２の反対側に存在していることがはっきりとわかる。
【００７６】
本発明は、図面および上述の説明において詳細に図示され説明されたが、このような図示および説明は例証または例示的であって、制限的ではないとみなすべきである。本発明は、開示の実施の形態に限定されない。開示の実施の形態に対するその他の変更は、当業者が、図面、開示、および請求項の検討に基づいて請求項に記載の本発明を実施することによって理解され実現され得る。請求項において、「含む、有する」という語は、その他の構成要素やステップを除外せず、不定冠詞「ａ」または「ａｎ」は、複数を除外しない。特定の手段が互いに異なる従属請求項に記載されているという単なる事実は、これらの手段の組み合わせが有利に使用できないことを示さない。請求項における参照符号はいずれも本発明の範囲を限定するものと解釈されるべきでない。
【符号の説明】
【００７７】
符号の説明
１０    半製品
１２    キャリア層
１４    基板
１６    金属配線
１８    主層
２０    はんだ層
２２    端子接続領域
２４    端子
２６    端子脚
２８    キャビティ
３０    面
【図１】
2018503264.tif 000003
【図２】
2018503264.tif 000004
【国際調査報告】
2018503264.tif 000005
2018503264.tif 000006