【事件の表示】
　平成　４年特許願第２６６６５７号「電子装置」拒絶査定不服審判事件〔平成　６年　３月２９日出願公開、特開平　６−　８９５５８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成４年９月９日の出願であって、その請求項１〜３に係る発明は、平成１６年２月５日付け手続補正によって補正された明細書の特許請求の範囲の請求項１〜３に記載されたとおりのものと認められるところ、そのうち請求項１に係る発明（以下、「本願発明」という。）は、次のとおりである。
　
「装置外部と双方向の通信を行うようになされた電子装置において、
　マイクロコンピュータと、上記マイクロコンピュータと接続されたメモリとを有し、
　上記マイクロコンピュータは、装置外部から送信される内部処理を修正するための修正データを上記メモリに書き込むとともに、電源投入後に上記メモリに書き込まれた上記修正データを読み出して修正処理を行い、
　装置外部から上記マイクロコンピュータに対して、電源投入後に上記修正処理を実行しないように制御することが可能とされたことを特徴とする電子装置。」 
　
２．引用例
　これに対して、原査定の拒絶の理由に引用された、本願出願前に頒布された刊行物である特開平４−１４８２３４号公報（以下、「引用例」という。）には、プログラム読み出し制御装置について、図面とともに以下の技術事項が記載されている。（なお、下線は当審で付与した。）
　
（ａ）
「【特許請求の範囲】
　読み出し専用メモリに格納されているＣＰＵが実行するプログラムの修正データを記憶する記憶手段と、
　ＣＰＵが前記読み出し専用メモリから上記プログラムの修正データに対応する部分のアクセスを行うとき、ＣＰＵが前記読み出し専用メモリに格納されているプログラムの代りに前記記憶手段に記憶されている前記プログラムの修正データを読み出すように制御する制御手段と、
　を有することを特徴とするプログラム読み出し制御装置」（特許請求の範囲）
（ｂ）
「［産業上の利用分野］
　本発明は、ＣＰＵが読み出し専用メモリ（ＲＯＭ）に格納されているプログラムを読み出して処理を実行するコンピュータ・システムにおいて用いられるプログラム読み出し制御装置に関する。
［概要］
　本発明はＲＯＭに格納されているプログラムを修正する必要が生じた場合、そのプログラムの修正データを予め他の記憶装置に書き込んでおき、ＣＰＵがＲＯＭに記憶されている修正が必要なプログラムをアクセスしたとき、その修正が必要なプログラムの代りに前記他の記憶装置に記憶されているプログラムの修正データをＣＰＵに出力することにより、ＲＯＭに格納されているプログラムに修正の必要が生じた時に、そのＲＯＭを交換するというう手間のかかる作業を不用にしたものである。
［従来の技術］
　携帯用端末装置等のようなＣＰＵを備えた
小型電子機器
　ところで、上記のような携帯用端末装置においては、
ＲＯＭに格納されているプログラムに誤りがあったり、または業務の仕様に変更が生じた場合、ＲＯＭに格納されているプログラムの一部を修正する必要が生じる
［発明が解決しようとする課題］
　しかしながら、上記のような小型電子機器においては、ＲＯＭは、通常、本体の基板にハンダ等で取り付けられているため、ＲＯＭの交換作業は非常に手間のかかる作業となっていた。
　この原因は、ＲＯＭが読み出し専用メモリであるために、格納されているプログラムの修正（書き換え）が不可能であるためであると考えられる。
　してみれば、ＲＯＭに格納されているプログラムの読み出し時において、修正が必要なプログラムデータの読み出しの際に、実質的に修正データを読み出したが如くできれば、ＲＯＭに格納されているプログラムを修正する必要が生じても、ＲＯＭを交換せずに、ＣＰＵが正しいプログラムを実行することが可能となり、プログラムの保守が容易になることは明らかである。
　本発明の課題は、ＲＯＭに格納されているプログラムデータの読み出しに当たり、修正が必要なプログラムデータの読み出しの際には、実質的に修正データを読み出したが如くできるようにすることである。」（１頁左欄１７行〜２頁右上欄１２行）
（ｃ）
「［実施例］
　以下、第２図及び第３図を参照しなから一実施例を説明する。
　第２図はコンピュータ・システムのブロック図である。
　同図においてＣＰＵ１１はマイクロプロセッサ等から成り、ＲＯＭ１４に格納されているプログラムの各命令を逐次読み出して所定の業務処理を行なう。
　
このＣＰＵ１１は、アドレスバス１２及びデータバス１３を介して、ＲＯＭ１４、比較器１５、コントローラ１６、及びＲＡＭ１７に接続されている。そして、ＣＰＵ１１は比較器１５及びコントローラ１６に対してデータストローブ信号ＤＳ、データバス１３を介してデータＤ及び、アドレスバス１２を介してアドレスＡを出力し、また、コントローラ１６に対しては、さらにメモリストローブ信号ＭＳを出力する
　
ＲＯＭ１４は読み出し専用メモリであり、ＣＰＵが実行するプログラムを格納しており
　比較器１５は、ＣＰＵ１１から出力されるデータストローブ信号ＤＳがアクティブになると、データバス１３に出力されているアドレス情報をセットする。このアドレス情報は、ＲＯＭ１４に格納されているプログラムの中の修正が必要なプログラムデータの領域のアドレスを示すデータである。そして、比較器１５は、その予めセットされたアドレス情報とＣＰＵ１１がアドレスバス１２に出力するアドレスＡとを比較して、双方のアドレスが一致した場合、アドレス領域検出信号ｋを「１」（Ｈｉｇｈ）にしてコントローラ１６に出力する。
　
ＲＡＭ１７は、前記ＲＯＭ１４に格納されているプログラムの修正データを、任意の空き領域、例えば０番地以降に格納するランダム・アクセス・メモリであり、その修正データの書き込みは、ＣＰＵ１１により行われる。
　
コントローラ１６は、ＲＯＭ１４及びＲＡＭｌ７のアクセス制御を行なうものであり
　次に、上記のように構成されたコンピュータ・システムの動作を説明する。尚、本実施例においては、ＲＯＭ１４に格納されているプログラムの一部（４番地から８番地に格納されているプログラムデータ）がバグまたは仕様変更のため修正が必要なプログラムデータとなっている。
　この場合、ＣＰＵ１１は、前記修正が必要な連続する５個のプログラムデータの先頭アドレスである「４番地」と最終アドレスである「８番地」を、順次データバス１３に出力し、データストローブ信号ＤＳを順次アクティブにして比較器１５に加えることにより、上記２つのアドレスを比較器１５内の特に図示しないレジスタにセットする。次に、ＣＰＵ１１は、同じくデータストローブ信号ＤＳを順次アクティブにして比較器１５に加えながら、データバス１３を介して上記修正用の５個のプログラムデータをＲＡＭ１４の０番地から４番地までの領域に順次書き込む。さらに、上記５個のデータが書き込まれたＲＡＭ１７の先頭アドレスである０番地を、コントローラ１６に対しデータストローブ信号ＤＳをアクティブにして加えることにより、データバス１３を介しコントローラ１６にセットする。
　
上記初期設定処理は、例えば特に図示しないメモリカードから供給されるプログラムをＣＰＵ１ｌが実行することにより行われる
　次に、第３図（ａ）〜（ｇ）のタイムチャートを参照しながら、上記初期設定後に行われるＣＰＵ１１のプログラム実行処理の動作を説明する。
　同図（ａ）〜（ｇ）は、それぞれ上方から、ＣＰＵ１１からアドレスバス１２へ出力されるアドレスＡ、比較器１５から出力されるアドレス領域検出信号ｋ、ＣＰＵ１１から出力されるメモリストローブ信号ＭＳ、コントローラ１６からＲＯＭ１４へ出力されるＲＯＭストローブ信号ＲＯＳ、同じくコントローラ１６からアドレスバス１８へ出力されるアドレスＡＲ、同じくコントローラ１６からＲＡＭ１７へ出力されるＲＡＭストローブ信号ＲＡＳ、及びＲＯＭ１４またはＲＡＭ１７からデータバス１３に出力されるデータＤのタイムチャートとなっている。
　ＣＰＵ１１は、ＲＯＭ１４に格納されているプログラムを実行する場合、第３図（ａ）に示すようにアドレスバス１２に、０番地、１番地、２番地・・・と連続するアドレスＡを、特に図示していないクロックに同期して所定時間間隔で逐次出力しながら、コントローラ１６ヘメモリストローブ信号ＭＳをアクティブ（「０」：Ｌｏｗ）にして加えることにより、データバス１３を介してＲＯＭ１４またはＲＡＭ１７からプログラムデータを読み出し、そのプログラムデータに対応する処理を実行していく。このように、ＣＰＵ１１がアドレスバス１２にアドレスＡを順次出力している間、比較器１５は前述したように予めＣＰＵ１１によりセットされたアドレスである４番地と上記アドレスバス１２に出力されたアドレスＡとを比較している。そして、一致しない間は、コントローラ１６に出力するアドレス領域検出信号ｋを「０」（Ｌｏｗ）とする（同図（ｂ）の期間ＴＫ１）。
　コントローラ１６は、上記アドレス領域検出信号ｋが「０」となっている期間、ＣＰＵ１１から加わるメモリストローブ信号ＭＳがアクティブになる毎にＲＯＭストローブ信号ＲＯＳをＲＯＭ１４に出力する（同図（ｃ）、（ｄ）の期間ＴＭＳ１、期間ＴＲ１）。
　ＲＯＭ１４は、コントローラ１６から加わる上記ＲＯＭストローブ信号ＲＯＳがアクティブになる毎に、上記アドレスバス１２に出力されているアドレスＡの示すアドレス（０番地〜３番地）に格納されているプログラムデータを順次データバス１３へ出力する（同図（ｇ）の期間ＴＤ１）。
　従って、上記の期間（同図（ａ）の期間ＴＡＤ１）、ＣＰＵ１１は、ＲＯＭ１４の０番地から３番地までのアドレスに格納されている４個のプログラムデータをデータバス１３を介して読み出し、その読み出したプログラムデータに対応する処理を実行する。
　続いて、ＣＰＵ１１が、アドレスバス１２に４番地のアドレスＡを出力すると、比較器１５は前記予めセットされた修正が必要なプログラムデータの先頭アドレスである４番地とアドレスバス１２に出力されているアドレスＡとが一致することを検出し、コントローラ１６へ出力するアドレス領域検出信号ｋを「０」（Ｌｏｗ）から「１」（Ｈｉｇｈ）に変化させる（同図（ｂ）の期間ＴＫ２参照）。
　続いて、ＣＰＵ１１が、アドレスバス１２に４番地以降のアドレスを示すアドレスＡを出力すると、比較器１５は、次に前記ＣＰＵ１１によりセットされた修正が必要なプログラムデータのＲＯＭ１４の最終格納アドレスである８番地と上記アドレスバス１２に出力されたアドレスＡとの比較を行う。そして、上記２つのアドレスが一致しない場合、比較器１５は、コントローラ１６に対し「１」（Ｈｉｇｈ）のアドレス領域検出信号ｋを引き続き出力する。
　コントローラ１６は、上述したように、比較器１５から加わるアドレス領域検出信号ｋが「０」（Ｌｏｗ）から「１」（Ｈｉｇｈ）に変化すると、ＲＯＭ１４に加えるＲＯＭストローブ信号ＲＯＳを「１」（Ｈｉｇｈ）に変化させると共に（同図（ｂ）の期間ＴＲＯＳ２参照）、アドレスバス１８を介してＲＡＭ１７に対して、まず最初は前記ＣＰＵ１１により予めセットされた０番地を、以後、１番地づつ順次インクリメントされたアドレスＡＲを４番地となるまで出力する。また、そのアドレスＡＲを出力する毎にＲＡＭストローブ信号ＲＡＳをアクティブにしてＲＡＭ１７に出力する（同図（ｅ）の期間ＴＡＲＤ２、（ｆ）の期間ＴＲＡ２参照）。
　そして、ＲＡＭ１７に対し、上記ＲＡＭストローブ信号ＲＡＳがアクティブになって加わる毎に、ＲＡＭ１７のアドレスＡＲ（０番地〜４番地）に格納されている修正用プログラムデータがデータバス１３を介してＣＰＵ１１に順次出力される。
　従って、上記の期間（同図（ａ）に示す期間ＴＡＤ２）、ＣＰＵ１１は、ＲＯＭ１４の４番地から８番地までのアドレスに格納されているプログラムデータの代りに、ＲＡＭ１７の０番地から４番地に格納されている修正用プログラムデータをデータバス１３を介して読み出し、その読み出したプログラムデータに対応する処理を実行する（同図（ｇ）の期間ＴＤ２参照）。
　そして、ＣＰＵ１１がアドレスバス１２に８番地のアドレスＡを出力すると、比較器１５は前記ＲＯＭ１４の修正が必要なプログラムデータの最終格納アドレスである８番地と上記アドレスＡとが一致することを検出し、次の９番地のアドレスＡをアドレスバス１２に出力するタイミングでアドレス領域検出信号ｋを「１」（Ｈｉｇｈ）から「０」（Ｌｏｗ）に変化させる（同図（ｂ）の期間ＴＫ３参照）。
　コントローラ１６は、上記比較器１５から加わるアドレス領域検出信号ｋが「１」（Ｈｉｇｈ）から「０」（Ｌｏｗ）に変化すると、ＲＡＭ１７に対するアドレスＡＲ及びアクティブのＲＡＭストローブ信号信号ＲＡＳの出力を停止し、代ってＲＯＭ１４に対して、再びアクティブのＲＯＭストローブ信号ＲＯＳを加える（同図（ｄ）の期間ＴＲＯＳ３参照）。
　ＲＡＭ１７は、上記コントローラ１６から加わるＲＡＭストローブ信号ＲＡＳがアクティブでなくなると、データバス１３に対するデータの出力を停止する。一方、ＲＯＭ１４は、ＲＯＭストローブ信号ＲＯＳが再びアクティブになって加わると、アドレスバス１２に出力されているアドレスＡ（９番地以降）に格納されているプログラムデータを順次データバス１３へ出力する（同図（ｇ）の期間ＴＤ３参照）。
　従って、上記の期間（同図（ａ）の期間ＴＡＤ３）、ＣＰＵ１１は、ＲＯＭ１４の９番地以降のアドレスに格納されているプログラムデータをデータバス１３を介して読み出し、その読み出したプログラムデータに対応する処理を実行する（同図（ｇ）ＴＤ３参照）。
　このように、ＣＰＵ１１がプログラムを実行する前に、ＣＰＵ１１が修正が必要なＲＯＭ１４の４番地から８番地に格納されているプログラムデータに対応する修正データを、ＲＡＭ１７の０番地から４番地に予め書き込み、さらに、比較器１５にＲＯＭ１４の修正が必要なプログラムデータが格納されている先頭アドレスと最終アドレスをセットし、さらに、コントローラ１６に、上記修正が必要なプログラムデータに対応する修正データを書き込んだＲＡＭ１７の先頭アドレス（０番地）をセットする処理を行うことにより、ＣＰＵ１１が通常のプログラム実行時と同様にＲＯＭ１４に対してプログラムを読み出すためのアクセスを行うと、ＲＯＭ１４の４番地から８番地までのアクセスを行った際には、ＲＯＭ１４の４番地から８番地に格納されている上記修正が必要なプログラムデータの代りに、上記ＲＡＭ１７の０番地から４番地に予め書き込まれた修正用のプログラムデータがＣＰＵ１１により読み出され、ＣＰＵ１１はその読み出された修正用プログラムデータに基づいて処理を実行する。従って、ＣＰＵ１１により、正しいプログラムの実行が行われる。
　尚、本実施例では、ＲＯＭの修正が必要なプログラムデータの格納アドレスが４番地から８番地となっているが、修正が必要なプログラムデータの格納アドレスは、このように限定されるものではなく、いかなるアドレスに格納されていてもよい、また、修正が必要なプログラムデータのアドレスは連続している必要はなく、そのアドレスが散在していてもよい。」（２頁右下欄５行〜５頁右下欄２０行）
　
　摘記した引用例記載事項及び図面を総合勘案すると、引用例には、結局、次の発明（以下、「引用発明」という。）が記載されている。
　
「小型電子機器において、ＣＰＵ１１が実行するプログラムを格納しているＲＯＭ１４と、ＲＯＭ１４に格納されているプログラムの修正データを格納するＲＡＭ１７と、ＲＯＭ１４及びＲＡＭ１７の書き込み及び読み出しを制御するＣＰＵ１１、比較器１５及びコントローラ１６とを備え、ＲＡＭ１７への修正データの書き込みはＣＰＵ１１がメモリカードから供給されるプログラムを実行することにより行う小型電子機器。」
　
３．対比
　そこで、本願発明と引用発明とを対比する。
　引用発明における「小型電子機器」及び「ＲＡＭ１７」は、本願発明における「電子装置」及び「メモリ」にそれぞれ相当する。
　引用発明における「ＣＰＵ１１、比較器１５及びコントローラ１６」は、内部処理を修正するための修正データをメモリに書き込むとともに、メモリに書き込まれた修正データを読み出して修正処理を行うものである点で、合わせて本願発明における「マイクロコンピュータ」に対応するものである。
　すると、本願発明と引用発明は、次の点で一致する。
＜一致点＞
「電子装置において、メモリを有し、内部処理を修正するための修正データを上記メモリに書き込むとともに、上記メモリに書き込まれた上記修正データを読み出して修正処理を行う電子装置。」
　
　一方、次の各点で相違する。
（相違点１）
　本願発明は、電子装置が「装置外部と双方向の通信を行うようになされた」ものであって、修正データが「装置外部から送信される」ものであるのに対し、引用発明は、装置外部と通信する構成は特に示されていない点。
（相違点２）
　修正データの書き込み及び読み出し並びに修正処理の制御について、本願発明は、メモリに接続された「マイクロコンピュータ」が行うものであるのに対し、引用発明は、ＣＰＵ１１、比較器１５及びコントローラ１６が全体として行うものである点。
（相違点３）
　修正処理を行うタイミングについて、本願発明は、「電源投入後」に行うものであるのに対し、引用発明は、電源投入との関係は特に示されていない点。
（相違点４）
　電子装置について、本願発明は、「装置外部からマイクロコンピュータに対して、電源投入後に修正処理を実行しないように制御することが可能とされた」ものであるのに対し、引用発明は、修正処理を実行しないことは明記されていない点。
　
４．当審の判断
　そこで、上記各相違点についてそれぞれ検討する。
（相違点１について）
　装置外部との双方向通信を可能として、装置外部から送信される修正データを受信してプログラムの修正処理に用いる電子装置は、例えば、特開平２−１２３６００号公報に記載があるように、本願出願前に周知であるから、引用発明においても、電子装置を装置外部との双方向通信が可能な構成とし、修正データを装置外部から送信することは、当業者が容易になし得ることと認められる。
（相違点２について）
　引用発明において、ＣＰＵ１１、比較器１５及びコントローラ１６は、バスでＲＡＭ１７に接続されているもので、これをもって修正データをＲＡＭ１７に書き込むものであるから、これらをメモリに接続されたマイクロコンピュータとして（まとめて）構成することは、当業者が容易になし得る程度のことと認められる。
（相違点３について）
　メモリに書き込まれた修正データを電源投入後に読み出してプログラムの修正処理を行うことは、例えば、特開平４−１６９９０６号公報に記載があるように、本願出願前、周知であるから、引用発明においても、電源投入後に修正処理を行うようにすることは、当業者が容易になし得ることと認められる。
（相違点４について）
（１）本願発明における「修正処理を実行しない」ことの意義について、本願明細書の段落００２６を参照しても、その意味がきわめて不明りょうである。そして、仮に、修正処理を実行しないで、修正前のデータを読み出す（修正対象のＲＯＭに記憶されているプログラムを実行する）ことを意味するものとすれば、本願の明細書で説明されるバグを含むデータを読み出すことになるもので、これは何なのか、このところに技術的意義を見い出すことはできない。そのような制御が可能であるとしたところで、引用発明においては、ＲＡＭ１７として揮発性のものを採用することは適宜なし得ることであるから、メモリカードを供給（装着）しないことで、結果として電源投入後にＲＯＭ１４に記憶されている修正前のプログラムが実行されるようにすることでの上記相違点４の構成は、当業者が適宜なし得る程度のことと認められる。
（２）また、本願発明のものは、修正前のデータ（修正対象のＲＯＭに記憶されているプログラム）が上記のバグを含むようなデータではなく、正常なデータで、何らかの機能を実行する（ただし、この点は本願の明細書に記載はない。）としても、引用発明は、プログラムに「誤り」があった場合のみならず、「業務の仕様に変更が生じた場合」（上記２．（ｂ）を参照。）といったデータ自体が正常な場合も想定されており、修正前後のデータがすべてメモリ（ＲＯＭ１４，ＲＡＭ１７）に揃っている以上、修正後だけでなく修正前のデータも選択的に読み出すことができるように構成することは、当業者が容易になし得ることと認められる。
（３）また、本願発明のものは、上記「修正処理を実行しない」を、修正前のデータの読み出し（修正対象のＲＯＭに記憶されているプログラムの実行）も行わない、すなわち、ＲＯＭのプログラムとは直接関係しない動作を行うことを意味するものと仮定しても、電子装置において、電源投入後に所定のプログラムを実行する通常モードの他に、外部操作により異なるモードを選択可能にしたものは、例えば、実願平１−１２６６３１号（実開平３−６６４３７号）のマイクロフィルムに記載があるように、本願出願前に周知であるから、引用発明においても、通常モードと異なるモードを選択可能に構成することは、当業者が容易になし得ることと認められる。
　したがって、「修正処理を実行しない」ことの技術的意味は容易に理解できないにしても、上記相違点４の構成は、上記したケースにおいて判断したように当業者が容易に想到し得たものと認められる。
　
５．むすび
　以上のとおり、本願の請求項１に係る発明は、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その余の請求項について論及するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。