【事件の表示】
　平成　６年特許願第２２６７２１号「信号処理装置の省電力化」拒絶査定不服審判事件〔平成　８年　４月１２日出願公開、特開平　８−　９５５６２、請求項の数（４）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続きの経緯、本願発明
　本願は、平成６年９月２１日の出願であって、その特許請求の範囲の請求項１ないし請求項４に係る各発明は、平成１５年１２月２２日付け、および平成１６年４月９日付けの各手続補正書により補正された明細書および図面の記載からみて、それぞれ上記各請求項の記載事項により特定されるとおりのものであることが認められるところ、これら発明のうち、請求項１（独立項）に係る発明を示すと次のとおりである。
「中央演算処理手段と、
　前記中央演算処理手段により制御される音信号処理手段であって、通常消費電力の状態と低消費電力の状態に切り換え制御可能な記憶手段と、通常消費電力状態において該記憶手段を用いて、入力音信号に対して所定の音信号処理を行い、出力音信号を供給する演算手段とを備えた音信号処理手段とを有し、
　前記中央演算処理手段は、所定の条件に基づいて、音信号処理を行うモードと音信号処理を行わないモードとのいずれか一方のモードを指定するとともに、音信号処理を行わないモードを指定した時は、まず、前記演算手段に対して、前記出力音信号をフェードアウトさせるとともに前記入力音信号をゼロにさせるよう制御を行った後、前記記憶手段を低消費電力の状態にし、音信号処理を行うモードを指定した時は、前記記憶手段を通常消費電力の状態に設定した後、前記演算手段に対して、前記記憶手段をクリアさせ、前記出力音信号をフェードインさせるとともに前記入力音信号をフェードインさせる制御を行う信号処理装置。」
　
２．引用例
［２−１］原査定の拒絶理由で引用する文献１，２（以下、引用例１，２という）には次のことが記載されている。
【引用例１】（特開昭６２−５５７９２号公報）
（ａ）電子楽器における節電装置について、楽音が生成放音されていない無音状態を検出して、楽音生成回路（大規模集積回路ＬＳＩ）と音響システムに対する電源回路をオフとし、発音をするための音階情報が与えられると上記電源回路をオンするようにして、これにより無駄な電力消費を防止できるようにすること（第２頁３欄１４〜２０行目、第１図等参照）。
（ｂ）上記ＬＳＩがＣＭＯＳトランジスタにより構成されている場合、無音検出信号によってＬＳＩ中のクロック発振器の動作を停止して各回路を駆動するクロックの発生を停止し、実質的なパワーオフ状態となるようにしてもよいこと（第４頁８欄１〜５行目）。
　
【引用例２】（特開平５−２８９６５６号公報）
　電子楽器について、従来では、ＭＩＤＩ信号の入力が無いときにも、ＣＰＵは通常の電力消費モードで働き、しかも従属回路にも通電が行われており、無駄な電力が消費されるという問題があるので、そのような問題点の解決のために、ＭＩＤＩ信号による演奏情報（ＭＩＤＩデータ）が入力されたら従属回路の電源７をオンにして、そのデータに応じた処理を行い、また、一定時間以上ＭＩＤＩデータが入力されない場合には、従属回路５の電源７をオフにして、ＣＰＵ１０をスリープモードに設定すること（第２頁２欄の段落【０００４】および第４頁５欄３〜８行目参照）。
　
［２−２］また、原査定の拒絶理由では、エフェクタ（音響効果の付与回路）が使用されない（入力信号がない）とき、その入出力を遮断することは周知技術であるとし（以下、これを「周知技術Ａ」という）、その例として文献３ないし５（以下、引用例３ないし５という）を引用し、また、スリープモード時にＤＲＡＭのリフレッシュ動作を停止することも周知技術であるとし（以下、これを「周知技術Ｂ」という）、その例として文献６，７（以下引用例６，７という）を引用しているが、それらの記載内容は次のとおりのものである。
　
【引用例３】（実願昭５９−１０７０３８号（実開昭６１−２２１００号）のマイクロフィルム）
　カラオケ機器などにおけるＢＢＤ等のアナログ遅延素子を用いて構成された電子エコー装置において、入力オーディ信号が所定レベル以下になる期間、および入力されない期間を検出し、これらの期間、エコー成分を生成する遅延部からの出力をミューティングして、上記遅延部で発生したノイズに基づく不快なノイズ音の出力を防止できるようにすること（第２頁２〜５行目、第１頁「実用新案登録請求の範囲」の項、および第１１頁〔考案の効果〕の項等参照）。
　
【引用例４】（特開昭６０−１５９８９５号公報）
　ＢＢＤやＣＣＤのようなアナログ遅延素子を用いて楽音信号に変調効果を付与するようにした電子楽器等の変調効果装置に関し、楽音信号が所定時間以上ほぼ無音の状態であることを検知して変調回路の出力側のゲート回路を非導通制御することにより、上記アナログ遅延素子のシフト動作に基づくノイズ発音を防止できるようにすること（第１頁左下欄最下行〜同頁右下欄９行目）。
　
【引用例５】（特開昭５６−２１１９５号公報）
　ＢＢＤやＣＣＤのようなアナログシフトレジスタを用いて、楽音信号に遅延時間変調をかけるようにした電子楽器用変調装置に関し、ＢＢＤ等のシフトパルスに基づくノイズによる音質劣化を防止するために、選択スイッチにより変調回路へ楽音信号を供給させないようにしたときには、上記変調回路の出力がサウンドシステムに供給されるのを阻止する手段を設けること（第１頁右下欄下から４行目〜第２頁左上欄下から５行目、および第１頁の「特許請求の範囲」の欄参照）。
　
【引用例６】（特開平６−２５５１８４号公報）
　レーザプリンタ、複写機等の画像形成装置に関し、例えば従来のレーザプリンタでは、プリンタコントローラにおけるＲＡＭ（プリントアウト画像データの記憶メモリ）は一般的にＤＲＡＭで構成されており、プリント時にのみ必要なデータを読み書きするのにも拘わらず、常時リフレッシュされているので、スタンバイ中においても多大な電流を必要とし、電力を浪費しているという問題があるため、そのような電力の浪費を抑制するために、画像データを記憶する記憶手段に対する記憶保持動作（上記ＤＲＡＭに対するリフレッシュ動作）を、画像形成動作の待機時には停止させるようにすること（第２頁２欄の段落【０００１】、および第３頁３欄の段落【０００６】〜【０００９】参照）。
　
【引用例７】（特開昭６１−１４８５４４号公報）
（ａ）メモリ制御装置において、待機中のＲＡＭ記憶装置の消費電力を低く抑えることができるようにすること（第２頁右上欄２〜４行目）。
（ｂ）メモリ回路（上記ＲＡＭ記憶装置）のメモリ素子が特にＤＲＡＭの場合は、リフレッシュ動作時に最も電力を消費するので、リフレッシュ動作の停止は消費電力の低減に役立ち、例えば１つの装置内に多数のメモリボードがある場合、ＣＰＵによってリフレッシュ動作の不必要なメモリボードのみ信号ＳＴＯＰを“１”とすれば、そのメモリボードはリフレッシュ動作を行わないので、全体として著しく消費電力が低下すること（第２頁右下欄下から５行目〜第３頁左上欄６行目）。
　
３．対比、判断
［３−１］請求項１に係る発明について
［３−１−１］本願の請求項１に係る発明（以下、これを本願発明という）は、中央演算処理手段により、記憶手段および該記憶手段を用いて入力音信号に対して所定の音信号処理を行って出力音信号を供給する演算手段（明細書記載の実施例では、入力楽音信号に残響やエコー等の効果を付与する電子楽器のエフェクタ）に対する制御を行う信号処理装置を対象とし（このような信号処理装置自体は、原査定でも認定するように周知のものと認められる）、その基本構成として、上記記憶手段を「通常消費電力の状態と低消費電力の状態に切り換え制御可能な記憶手段」（明細書の説明では、リフレッシュ動作を停止させることで低消費電力状態とすることができるＤＲＡＭ）とすると共に、上記中央演算処理手段により、音信号処理を行うモード（以下「処理モード」という）と音信号処理を行わないモード（以下「非処理モード」という）のいずれか一方のモードを指定し、この指定に応じて、上記記憶手段を、上記非処理モードでは低消費電力の状態に、上記処理モードでは通常消費電力の状態に設定するようにしたものといえるが、更にこのような基本構成を前提として、上記指定によって各モードへ移行する際の上記中央演算処理手段による上記記憶手段と演算手段の制御態様、特に処理モードへ移行する際の「前記記憶手段を通常消費電力の状態に設定した後、前記演算手段に対して、前記記憶手段をクリアさせ、前記出力音信号をフェードインさせるとともに前記入力音信号をフェードインさせる制御を行う」との要件（以下「処理モード移行時の制御要件」という）を有するものである。
［３−１−２］然るに、前記引用例１，２の記載内容は、いずれも、電子楽器において楽音の生成がなされない場合（本願発明でいう「非処理モード」の場合）、楽音生成回路（ＬＳＩ）やＣＰＵを低消費電力状態（スリープモード）にするというものであり、このような引用例１，２の記載内容、および原査定認定の前記周知技術Ｂ（スリープモード時におけるＤＲＡＭのリフレッシュ動作の停止）は、いずれも本願発明の前記基本構成（非処理モードでは記憶手段を低消費電力の状態とする）に関連する技術を示しているだけで、本願発明の上記処理モード移行時の制御要件を開示もしくは示唆するものではない。
　また、原査定認定の前記周知技術Ａは、前記のとおり、エフェクタへの入力信号がないときその入出力を遮断するというものであるが、裏返していえば、入力信号があるときだけエフェクタ出力が得られる（上記遮断が解除される）ようにしたものであるから、本願発明の上記処理モード移行時の制御要件との関連でみると、同制御要件における入出力音信号のフェードインに対応するものとみることができる。
　しかしながら、上記周知技術Ａは、その裏付けとなる引用例３ないし５の前掲記載によれば、専ら、エフェクタ（効果付与回路）がＢＢＤやＣＣＤ等のアナログ遅延素子を用いるものであることを前提に、このようなエフェクタでは、入力信号がなくても、上記アナログ遅延素子自体で発生したノイズ（駆動シフトパルス等に基づくノイズ）が音信号として出力されてしまう（入力信号がないときには上記ノイズが耳障りとなってしまう）ことから、入力信号がないときにはエフェクタの出力を遮断する（入力信号があるときだけエフェクタ出力が得られる）ようにしたものであることが認められ、そうすると、そのようなアナログ遅延素子の使用を前提とした上記周知技術Ａは、本願発明での前記基本構成を前提とした処理モード移行時の制御要件、すなわち音信号処理（効果の付与）が記憶手段を用いて演算手段によりなされ、該演算手段から出力音信号が供給されることを前提にした上記制御要件とは前提を異にするものであるから、同制御要件における前記入出力音信号のフェードイン（もしくはその前提としてのフェードイン前の入出力信号の遮断）を想起させるものとはいい難い。
　なお、原査定では、上記周知技術Ａの他、音響信号の遮断／復帰時にフェードアウト／フェードインを行うこと、一旦停止したメモリの使用を再開する際にメモリの記憶内容をクリアすること、の各技術もそれぞれ周知の技術であって、本願発明の上記処理モード移行時の制御要件は、これら周知技術を適宜採用することで容易になし得たものであるとし、上記メモリの記憶内容をクリアする周知技術の例として、前置審査の報告書では、文献１（特開昭６３−３２５９５号公報）、文献２（特開平５−２４９９７０号公報）、文献３（特開平５−６１４９３号公報）、および文献４（特開平５−２３９１号公報）を挙げているので、この点について更に検討すると、上記音響信号のフェードアウト／フェードイン技術自体は、確かに原査定認定のとおり周知技術であると認められるにしても、同周知技術（以下「周知技術Ｃ」という）から直ちに本願発明の上記処理モード移行時の制御要件における入出力音信号のフェードインが示唆されるわけではないのは無論のこと、上記フェードインが上記周知技術Ａから示唆されるともいい難いことは前記したとおりであり、また、原査定でいう前記「一旦停止したメモリの使用を再開する際にメモリの記憶内容をクリアする」周知技術（以下「周知技術Ｄ」という）とは、その裏付けとして前置審査の報告書で挙げている上記文献１ないし４の記載によれば、専ら、音声信号や楽音信号にメモリ（遅延用メモリ）を用いて付与される効果を変更する場合において上記メモリのクリアを行うようにしたもので、上記付与効果を変更する（上記メモリでの遅延時間等を変更する）に際し、それまでのメモリの記憶内容をクリアし、該記憶内容によるノイズ（効果付与音に生ずる不連続等）の生成を防止するようにしたものであることが認められ（上記文献１の第３頁左上欄下から３行目〜同頁右上欄７行目、文献２の第２頁段落【０００２】，【０００３】、文献３の第２頁段落【０００３】、文献４の第２頁段落【０００３】参照）、したがって、そのような付与効果の変更とはおよそ関係のない本願発明の上記処理モード移行時（非処理モードからの切り換え移行時）における記憶手段のクリアを示唆するものとはいえない。
　以上のように、本願発明の上記処理モード移行時の制御要件における入出力音信号のフェードインや記憶手段のクリアは、いずれも原査定認定の上記周知技術Ａ，Ｃ，Ｄからは示唆されないものであり、しかも、本願発明の上記処理モード移行時の制御要件は、前記基本構成における中央演算処理手段と演算手段、および記憶手段の消費電力状態の切り換えとの関連において、「前記中央演算処理手段は、」「前記記憶手段を通常消費電力の状態に設定した後、演算手段に対して、前記記憶手段をクリアさせ、前記出力音信号をフェードインさせるとともに前記入力音信号をフェードインさせる制御を行う」という、上記中央演算処理による制御手順をも特定するものであって、このような制御手順により、出力音信号にノイズを生じさせることなく、上記記憶手段を、上記非処理モードでの低消費電力状態から上記処理モードでの高消費電力状態に切り替えることができるという、本件審判請求理由で主張する技術的効果を奏し得るものといえるところ、そのような制御手順も上記周知技術Ａ，Ｃ，Ｄからはおよそ示唆されないものである。
［３−１−３］そうすると、本願発明の上記処理モード移行時の制御要件は、前記引用例１，２の記載内容、および原査定認定の前記周知技術ＡないしＤからは示唆されない本願発明独自の格別のものというべきであるから、これら引用例の記載内容および周知技術によっては、同要件を当業者に想到容易なものであるとすることはできず、したがってまた同要件を有する本願発明が当業者に想到容易なものであるとすることもできないし、また、他に本願発明を想到容易とすべき合理的理由も見出せない。
　
［３−２］請求項２ないし請求項４に係る発明について
　請求項２ないし請求項４は、いずれも請求項１を引用する従属項であり、それ故、これら請求項に係る各発明は、いずれも請求項１に係る本願発明の前記処理モード移行時の制御要件を有するものであるから、本願発明についての前示判断と同じく、当業者が容易に想到し得たものであるとすることはできない。
　
４．むすび
　以上のとおりであるから、本願の請求項１ないし請求項４に係る各発明が特許法第２９条第２項の規定により特許を受けることができないものであるとする原査定の理由によっては本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。