(57)【要約】  最小費用の高性能半導体を使用することにより、高性能低ノイズ増幅器、低コスト高性能ＲＦ、マイクロ波回路および他のデバイスを作成する技術を説明する。高価な半導体の単一のディスクリート部分と、安価なＧａＡｓキャリアＭＭＩＣデバイスを組み合わせることにより、これらのディスクリートな対照物の改善された性能が達成される。
2018503310.tif 000002
【特許請求の範囲】
【請求項１】
第１の部分と第２の部分とを備える集積回路モジュールであって、
前記第１の部分は、少なくとも１つの第１のディスクリートコンポーネントを備え、
前記第２の部分は、前記第１の部分が前記第２の部分上に実装されるキャリア集積回路を備える、集積回路モジュール。
【請求項２】
前記第１の部分は第１の増幅手段を備え、
前記第２の部分は第２の増幅手段を備え、
前記第１の増幅手段は、小さなゲートサイズを備え、
第２の増幅器は、第２のステージ増幅のための手段を備える、請求項１に記載の集積回路モジュール。
【請求項３】
前記第１の部分は、低ノイズ増幅に適した小さなゲートサイズを有するＦＥＴを備え、
前記第２の部分は、より大きなゲートサイズの光ゲートを備えるＧａＡｓ  ＭＭＩＣキャリアチップを備える、請求項１又は２に記載の集積回路モジュール。
【請求項４】
前記第１の部分は、ディスクリートＰＩＮダイオードを備え、
前記第２の部分は、ＲＦスイッチング手段を備えるＧａＡｓキャリアチップを備える、請求項１に記載の集積回路モジュール。
【請求項５】
集積回路モジュールを製造する方法であって、
（Ａ）半導体回路の第１の部分を製造することと、
（Ｂ）キャリア集積回路を備える前記半導体回路の第２の部分を製造することと、
（Ｃ）前記第１の部分を前記第２の部分に実装することとのステップを備える方法。
【請求項６】
第１のステップは、小さなゲートサイズを有する増幅器を製造することをさらに備え、
第２のステップは、前記第１の部分のそれよりもより大きなゲートサイズを有する第２のステージ増幅器を備えるキャリアチップを製造することを備える、請求項５に記載の方法。
【請求項７】
第１のステップは、少なくとも１つのＰＩＮダイオードを製造することをさらに備え、
第２のステップは、キャリアＭＭＩＣに組み込まれたＧａＡｓ  ＦＥＴを備えるキャリアチップを製造することを備える、請求項５に記載の方法。
【請求項８】
前記第１の部分は、ＩｎＰ又はＧａＡｓ基板を備え、
前記第２の部分は、ＧａＡｓ  ＭＭＩＣを備える、請求項１から７のうちのいずれか一項に記載の方法又はモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路に関する。排他的ではないが、より具体的には、これは、マイクロ波周波数のための低ノイズ増幅器を含んでいてもよい、複数のモジュールを備える半導体回路及びその製造の方法に関する。
【０００２】
電波天文学又はレーダのような、マイクロ波周波数を利用する多くの用途は、正常な動作のために、超低ノイズ増幅器モジュール（ＬＮＡ）を必要とする。これらは、「ハイブリッド」と呼ばれる技術を使用して、セラミック基板上のディスクリートトランジスタで現在設計されている。使用されるディスクリートトランジスタは高価であることがあり、特殊化された低ボリュームの「難解」（esoteric）半導体テクノロジー（例えば、０．１ｕｍゲートＩｎＰ  ＦＥＴ、０．１ｕｍ  ｍＨＥＭＴ  ＧａＡｓテクノロジー）を使用する必要があることがある。ディスクリートトランジスタ及びハイブリッドテクノロジーを使用して構築されたこれらの増幅器は、組み立てる及びテストするために非常にコストがかかることがある。
【０００３】
さらに、このハイブリッドアプローチは、比較的少ない数のＬＮＡ、例えば、「単一ピクセル」電波天文受信機を使用するシステムに最も適しており、コスト及び／又は空間は、システムの成功に対する絶対的なドライバではないと理解されるだろう。しかしながら、電波天文学において多くの提案された新たなシステム、レーダ及び電気通信は、システム毎に多数の要素を有する「アクティブなアレイ」概念に基づいている。例えば、「平方キロメートルアレイ」電波望遠鏡は、１００，０００個から数百万個の要素が大きなエリアにわたって配置される中波アクティブアレイ（ＭＦＡＡ）、又は、数千のディッシュを使用する中波ディッシュアレイ（ＭＦＤＡ）のいずれかを配備し、これは、コスト及び性能が効果的である場合、空の「複数のピクセル」のビューを生成するようにフェーズドアレイ給電（ＰＡＦ）受信機を使用してもよく、したがって、空の測量時間が向上する。
【０００４】
さらに、ＡＥＳＡレーダシステムでは、数千のモジュールがあり、したがって、システム毎のＬＮＡがある。同様に、海軍の／地上の／ミサイル防御レーダでは、システム毎に数千から数万個のモジュールがある。
【０００５】
大量の電子コンポーネントは、ＧａＡｓ又はＩｎＰ、ＭＭＩＣ又はシリコンＣＭＯＳ／ＳｉＧｅ  ＲＦＩＣのような、ＩＩＩ／Ｖ半導体における集積回路としてより容易に実現される。
【０００６】
「次世代電波望遠鏡のための、ＭＭＩＣ  ＧａＡｓ及びＩｎＰ超低ノイズ増幅器設計」Ｒ  Ｗｉｔｖｅｒ、Ｊ  Ｂｉｊ  ｄｅ  Ｖａａｒｔｅ、Ａ  Ｓａｒｍａｓａｎｕ、第１２回ＧａＡｓシンポジウム、ヨーロッパマイクロ波ウイーク、アムステルダム、２００４年、ｐｐ３０７−７０は、上記で説明した低ノイズ増幅器設計のような、次世代システムに対して現在考えられていれる低ノイズ増幅器設計を説明している。
【０００７】
ＧａＡｓ及びＩｎＰから製造された増幅器モジュールは、「マイクロ波」用途（すなわち＞１ＧＨｚ）に対して最良であり、超低ノイズのために、ゲートサイズ（より具体的には長さ）は、非常に小さい必要がある。基板材料及び／又は製造プロセスは、０．１ｕｍゲートＩｎＰのケースでは非常に難解であり、又は、０．０７ｕｍ  ＧａＡｓ  ｍＨＥＭＴのケースでは少ボリュームであることがあることから、これらのデバイスは、小さな「ブティック」組み立て設備により製造される傾向があり、したがって、高価であり一般に供給されない。
【０００８】
したがって、これらのプロセスで作成されたＭＭＩＣは、通常、非常に高価である。
【０００９】
より低コストのＧａＡｓプロセスを介して作成される半導体モジュール又はコンポーネント、例えば、大ボリューム６”ウェーハ上で組み立てられる光ゲート＞０．２５ｕｍ、例えば、ＷＩＮ２５−２０ｐＨＥＭＴ、ＲＦＭＤ  ＦＤ３０  ｐＨＥＭＴ、ＴｒｉＱｕｉｎｔ  ＴＱＰ２５は、二けた又はより安価であるが、電波天文学及び多くの他の用途で必要とされる超低ノイズ指数を達成することはできない。
【００１０】
ＲＦＩＣ及びＭＭＩＣは、すべてのコンポーネントを１つのダイに、例えば、半導体デバイス（ＦＥＴ、ショットキーダイオード、バラクタ）、並びに、マイクロストリップ及びコプラナー線のような送信線を介してすべて接続される、抵抗器、キャパシタ、及びインダクタのようなパッシブ「集中素子」デバイスに統合する。
【００１１】
ＲＦＩＣ及びＭＭＩＣの主な利点は、これらが、ディスクリート回路についてのシステムサイズ、重量及び電力消費低減を許容し、これらが、特にシリコンＲＦＩＣのケースにおいて、高ボリュームで非常に低コストであり、これらが、繰り返し可能なユニットからユニットへの性能を提供することである。加えて、これらはすべて、繰り返し可能なバッチ−バッチ処理により、同一のウェーハ上でなされる。さらに、信頼できないのは、はんだ接合及び接続であるが、多くのディスクリート回路において、統合により信頼性が向上する。寄生ワイヤインダクタンス又はキャパシタンスがないことから、そのディスクリートな対照物と比較して、集積回路について性能が向上することが多い。
【００１２】
損失性を少なくできる、抵抗器、キャパシタ及びインダクタのようなパッシブコンポーネントにおいて、（処理後であっても）より良い性能を提供する半絶縁基板であることから、ヒ化ガリウムは、ＩＣに対して好ましい基板である。さらに、ＧａＡｓは、（より高い周波数でより多くの利得を示すという点で）より高い電子移動度材料であり、所定のゲートフィンガー長に対してより高い実行トランジスタを提供する。
【００１３】
したがって、現在のＬＮＡ又は現在使用している他のディスクリート回路を置き換えるようにＲＦＩＣ又はＭＭＩＣを取り入れることは、上記で説明した、少なくとも現代のテクノロジーに対する要件である。
【００１４】
さらに、０．１ｕｍ  ＩｎＰ  ＦＥＴの性能を６”ＧａＡｓの低コストと組み合わせる解決法に対する必要性がある。
【００１５】
本発明は、既存のシステムによるこれらと他の問題を克服することを目的とする。
【００１６】
本発明によると、第１の部分と第２の部分とを備える集積回路モジュールが提供され、第１の部分は、少なくとも１つの第１のディスクリートコンポーネントを備え、第２の部分は、第１の部分が第２の部分上に実装されるキャリア集積回路を備える。
【００１７】
本発明によると、半導体回路の第１の部分を製造することと、キャリア集積回路を備える半導体回路の第２の部分を製造することと、第１の部分を第２の部分に実装することとのステップを備える、集積回路モジュールを製造する方法がさらに提供される。
【００１８】
本発明の一態様は、例えば、高ボリューム低コストプロセスで作成されたＧａＡｓ  ＭＭＩＣを備える基板に追加されたＩｎＰ単一ＦＥＴのような、高価な高性能半導体を最小限使用することにより、高性能低ノイズ増幅器を作成するための技術として要約されることができる。
【００１９】
高価な半導体の単一の（低エリア）トランジスタを安価なＧａＡｓ  ＭＭＩＣと組み合わせることにより、本発明によるＬＮＡは、低コスト低性能６”高ボリュームＧａＡｓ  ＭＭＩＣのコスト利点を有するＩｎＰの高い性能を与えることを約束する。
【００２０】
添付の図を参照して、本発明をこれから説明する。
【図面の簡単な説明】
【００２１】
【図１】図１は、低コストＧａＡｓキャリアチップ上に実装された、複合超低ノイズディスクリート（小サイズ）ＦＥＴの概略ダイヤグラムである。
【図２】図２は、ＧａＡｓキャリア回路第２部分上に実装された第１の部分のような、高電力ＲＦスイッチ／マイクロ波制限器保護回路に基づくＬＮＡ／ＰＩＮダイオードの概略ダイヤグラムである。
【００２２】
図１中に見られるように、ディスクリートＦＥＴ１は、より大きなキャリアチップ２上に実装される。ＦＥＴ１は、０．１ｕｍ  ＩｎＰ／ＧａＡｓ  ＦＥＴであってもよく、キャリアチップは、０．３ｕｍ  ＧａＡｓ低コストキャリアチップであってもよい。しかしながら、他の何らかの適切な代替策が想定されると認識されるだろう。キャリアチップ２は、一致及びバイアス回路並びにあまり重要でない第２のステージの増幅を提供し、更なるＦＥＴのような他のコンポーネント、そのうえ、抵抗器、インダクタ及びキャパシタのような、パッシブコンポーネントを含んでいてもよい。
【００２３】
ＦＥＴ１は、ＧａＡｓ又はＩｎＰから製造され、これらの材料と高コスト組み立て技術を使用して達成可能であるゲートサイズは、低ノイズを達成するために、非常に小さくある必要がある。モジュールのこの部分のための基板材料及び／又は製造プロセスは、例えば、０．１ｕｍゲートＩｎＰのケースにおいて必要とされる回路特性、又は、０．０７ｕｍ  ＧａＡｓ  ｍＨＥＭＴのケースにおける低ボリュームのような、必要とされる回路特性を達成するために、非常に複雑であるかもしれない。
【００２４】
ＧａＡｓキャリアチップ２は、より低いコスト又はより単純なＧａＡｓプロセスを介して製造されてもよく、例えば、光ゲート＞０．２５ｕｍは、大ボリューム６”ウェーハ上で組み立てられてもよく、例えば、ＷＩＮ２５−２０ｐＨＥＭＴ、ＲＦＭＤ  ＦＤ３０ｐＨＥＭＴ、ＴｒｉＱｕｅｎｔ  ＴＱＰ２５である。
【００２５】
例えば、以下では、ＧａＡｓ  ＭＥＳＦＥＴの製造のごく簡略化された説明を概説する。これは、単なる例であり、製造の唯一の方法として考慮するべきではないことが理解されるだろう。
【００２６】
まず、活性層は半絶縁ウェーハ上で成長し、活性層は、絶縁基板上で成長したＳｉドープ導電層である。次に、アクティブデバイスのために分離されたメサが形成され、オーム接触、例えば、ＦＥＴソース及びドレイン及びダイオード接触が追加される。次に、ゲートチャネルがエッチングされ、ゲート金属が堆積され、その後、金属底層がその形態、例えば、キャパシタ底板及びインダクタを相互接続する。その後、例えば窒化ケイ素絶縁を使用して、誘電体堆積が行われ、例えば、キャパシタ上板及びさらなるインダクタを形成するであろう、さらなる金属層が堆積される。その後、窒化ケイ素においてダイの不動態化が起こり、最後に、ウェーハを薄くし、基板を通してエッチングにすることにより、ビアを追加することを含む背面処理が行われる。
【００２７】
本発明は、図２に示すように、第２の特定の実施形態に関連してこれから説明される。
【００２８】
本発明のこの第２の実施形態では、ＥＳＣＡＮレーダにおける高価な既存のセラミックハイブリッドモジュールを、予め定められたモジュールフットプリントを維持しながら又は低減しながら、低コストコンポーネントに置き換えた。この実施形態では、フットプリントを低減することは、広帯域、高周波動作に必要とされる、低減されたアンテナ要素のスペーシングを達成するための鍵であった。
【００２９】
モジュールは、低コストのパッケージ中に、組み合わされたマイクロ波制限器、低ノイズ増幅器（ＬＮＡ）、及び高電力ＲＦスイッチを含む。本実施形態では、ＧａＡｓテクノロジーと組み合わせた３−Ｄマイクロ波アセンブリと、カスタム低コストのパッケージングを利用した。
【００３０】
図２で示すように、ＰＩＮダイオードベースの高電力ＲＦスイッチとマイクロ波制限器保護回路で、カスタムＧａＡｓ  ＭＭＩＣ  ＬＮＡが共同設計される。通常、ＲＦスイッチ及び制限器は、ディスクリート送信線、抵抗器、減結合キャパシタ及びバイアス回路で、セラミック基板上に実現されるだろう。しかしながら、本実施形態では、バイアス回路のための、抵抗器、キャパシタ、及びインダクタを含むパッシブコンポーネントが、ＧａＡｓキャリアチップ２０上で直接実現される。別々に形成されたシリコン制限器とスイッチＰＩＮダイオードとが、金ワイヤ２１によりＧａＡｓ  ＩＣ２０上に導電的に実装され、結合される。
【００３１】
制限器／ＬＮＡ／スイッチアセンブリは、その後、ＰＣＢフットプリントの５０％及び従来のインプリメンテーションのコストの〜３０％で、他のＧａＡｓ  ＩＣ（ＨＰＡ／ＬＮＡ）により、低コストＬＣＰパッケージングで実装されてもよい。
【００３２】
新規なテクノロジー解決法であるが、上述の実施形態は、レーダ用途においてかなりのコスト低減を発生するように示されている。ＥＷアレイ用途に対して、本アプローチはまた、サイズ、重量、電力、及びコストの利点を示す。
【００３３】
有利なことに、ＬＮＡのような上述した半導体モジュール、又は、上述したＥＳＣＡＮレーダシステムのための「フロントエンド」回路、及び、これらの製造の方法は、プラスチック又はセラミッククワッドフラットパックノーリード（ＱＦＮ）−プラスチック（又はより低いコストのセラミック）のスタイル−のような、低コストパッケージングスキームとこれらを互換性があるようにする。
【００３４】
このような方法で、低コストで小さなサイズであるが、現在利用可能な高コストカスタム製造半導体モジュールの動作性能を有する半導体モジュールを製造することができる。
【００３５】
本発明は、上述の２つの実施形態に限定されないことが理解されるだろう。ＧａＡｓ  ＦＥＴ、Ｓｉダイオード（ＰＩＮ、バラクタ、ショットキー等）、「キャリア」ＭＭＩＣに組み込まれることができないＧａＮ  ＦＥＴシリコンバイポーラトランジスタのような半導体モジュールの任意の部分は、又は、そのようにすることが高価になる場合には、もし、２つ以上の異なる要素を組み合わせることにより、回路性能利点（及びコスト利点）が取得されることができるのであれば、キャリアチップの上に「ピギーバック」されることができる。
【００３６】
さらに、本発明は、制限器に限定されない。０．１ｕｍゲート配置によるリン化インジウム及びＧａＡｓ  ｍＨＥＭＴテクノロジーは、とびきりのノイズ指数を現在有する優れた低ノイズ増幅器を作成するが、集積回路において作成することは非常に高価なプロセスである。一方で、０．３ｕｍ  ｐＨＥＭＴは、高ボリューム（６”ウェーハ）で作成されるがより乏しいノイズ指数を有する低コストＧａＡｓプロセスである。上記の技術は、０．３ｕｍ  ＧａＡｓ  ｐＨＥＭＴキャリアＭＭＩＣ上で「ピギーバックされた」第１のステージの増幅器のために、低ノイズＩｎＰ、又は、ＧａＡｓ  ｍＨＥＭＴディスクリートトランジスタの形態で、２つの組み合わせを可能にすることが想定されるだろう。
【００３７】
本発明が予期する多くのさらなる用途があり、実施形態は、より広い用途を有する技術の例を提供するにすぎないことが理解されるだろう。
【図１】
2018503310.tif 000003
【図２】
2018503310.tif 000004
【国際調査報告】
2018503310.tif 000005
2018503310.tif 000006