【事件の表示】
　特願２００２−　　７０９１「大容量データライブラリシステム、大容量記憶ライブラリに記憶されたデータに対するアクセスを提供するシステム及び方法」拒絶査定不服審判事件〔平成１４年１０月１８日出願公開、特開２００２−３０４２５７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯、本願発明
　
　本願は、特許法第４１条に基づく優先権主張を伴う平成２年１１月１日（パリ条約による優先権主張１９８９年１１月１日、米国）に出願した特願平２−２９３７８０号の一部を平成１４年１月１６日に新たな特許出願としたものであって、請求項４に係る発明（以下、「本願発明」という。）は、平成１５年２月２７日付け、及び平成１５年７月３０日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項４に記載された次のとおりのものと認める。
　
【請求項４】　複数のホストコンピュータ（１２）に対し、大容量記憶ライブラリに記憶されたデジタルデータに対するアクセスを提供するシステムにおいて、
　それぞれがデジタルデータの大容量記憶のための複数の記録媒体を含む複数の別個にアクセス可能な記憶モジュール（１１２）と、
　それぞれが、選択された記録媒体にデジタル情報を書き込み、選択された記憶媒体からデジタル情報を読み取るために、前記記録媒体の１つを選択的に受ける、前記記憶モジュール（１１２）それぞれと個々に対応する複数の記録／再生モジュール（９６）と、
　それぞれ複数の個々の入力ポート及び出力ポートを有し、それぞれが１つの入力を１つの出力に結合する複数のスイッチ（２２４）と、
　それぞれがデータ読み取り及び書き込み入力及び出力ラインを有し、前記読み取り及び書き込み入力及び出力ラインが前記複数の記録／再生モジュール（９６）及び前記スイッチ（２２４）の対応する１つに結合されている、デジタルデータを前記記録媒体から選択的に読み取り、デジタルデータを前記記録媒体に選択的に書き込む複数の記録／再生モジュール駆動ユニット（９４）と、
　前記ホストコンピュータ（１２）と前記スイッチ（２２４）との間に結合された複数のインターフェースサブシステム（１４、１６、１８、１９、２１）と、
　制御信号を前記スイッチ（２２４）に発して、所定のインターフェースサブシステム（１４、１６、１８、１９、２１）を選択された記録／再生モジュール（９６）に結合して、同じ記録媒体に対して読み取り操作及び書込み操作を実行し、前記ホストコンピュータ（１２）と前記選択された記録／再生モジュール（９６）との間でデータを転送する制御サブシステム（４０）と、
を含むシステム。
　
２．刊行物記載の発明
　
　これに対して、原査定の拒絶の理由で引用された、本願出願前に頒布された特開昭５９−１８０６４４号公報（昭和５９年１０月１３日出願公開、以下、「刊行物１」という。）には、次のような記載がある。
　
イ）「直接アクセス記憶装置におけるディジタル・データの記憶に関する重大な問題は装置のボトルネックと呼ばれるものである。…（中略）…計算機システムにおいて装置のボトルネックを処理するための技法の１つは、人、例えば、データ・ベース管理者が装置の内容を調査し、その装置に残されるデータ・セットに対するアクセスが装置の能力を超えない様にデータ・セットの一部を選択的に他の装置へ移してしまうものである。」（公報第１欄右下欄第２行〜同欄第１７行）
　
ロ）「第１図は制御装置１０及び複数の記憶装置２０、２５、２７、２９、３１を含む記憶システムにおいてデータ記憶動作を実行しうるマルチプロセッサ・システムの例を示している。制御装置１０は、制御処理装置３７と複数のホスト・アダプタ２１、バッファ３３及び装置アダプタ３５を有する。これらのホスト・アダプタ、バッファ３３及び装置アダプタ３５は、制御線１９の信号の制御の下に、（ホスト）プロセッサ１１と装置２０、２５、２７、２９、３１と制御処理装置３７との間におけるデータ母線１２を介するデータの転送及び蓄積を行う。制御処理装置３７は主メモリ１３、メモリ制御装置１４、命令キャッシュ１５、データ・キャッシュ１６、中央処理装置９を有する。中央処理装置９はレジスタ・スタック１７及び演算論理回路（ＡＬＵ）１８を有する。制御処理アダプタ３９は制御処理装置３７とデータ母線１２との間のインターフェイスとして働く。メモリ制御装置１３はデータ母線１２、主メモリ１３、命令キャッシュ１５、データ・キャッシュ１６相互のデータの転送を制御する。制御処理装置３７によって実行される記憶動作は、装置接続、データ・セット生成、データ・セット配置、装置区分、データ記憶、データ再生及びテーブル保守を含む。本発明に特に関係のある動作については後で詳しく説明する。なお、これらの動作の全て又は幾つかをプロセッサ１１において実行させてもよい。プロセッサ１１としては、米国特許第３４００３７１号に示されている型の内蔵プログラム制御式ディジタル計算機が使用可能である。第１図の記憶システムはアクセス特性の異なる複数の装置を含むことができ、その様な状況において良好に利用される。例えば、装置２０は直接アクセス記憶装置、装置２５はバブル又は電荷結合デバイス（ＣＣＤ）記憶装置、装置２７は磁気テープ記憶装置、装置２９及び３１は大容量記憶装置（ＭＳＳ）又はライブラリ記憶装置である。」（公報第３欄右上欄第３行〜同頁左下欄第２０行）
　
ハ）第１図に、（ホスト）プロセッサ１１であるプロセッサ（１）〜プロセッサ（Ｎ）が示され、制御線１９の矢印は、中央処理装置９からホスト・アダプタ、バッファ３３及び装置アダプタ３５等に向いており、制御処理装置３７が発する制御信号を示している。
　
　これらの記載によれば、刊行物１には、次の発明（以下、「刊行物１記載の発明」という。）が記載されているものと認められる。
　
　（ホスト）プロセッサ１１であるプロセッサ（１）〜プロセッサ（Ｎ）、制御装置１０、アクセス特性の異なる複数の装置（直接アクセス記憶装置２０、バブル又は電荷結合デバイス（ＣＣＤ）記憶装置２５、磁気テープ記憶装置２７、大容量記憶装置（ＭＳＳ）又はライブラリ記憶装置２９及び３１）を含み、データ・ベースとして用いられるマルチプロセッサ・システムにおいて、
　制御装置１０は、制御処理装置３７と複数のホスト・アダプタ２１、バッファ３３及び装置アダプタ３５を有し、
　制御処理装置３７は、主メモリ１３、メモリ制御装置１４、命令キャッシュ１５、データ・キャッシュ１６、中央処理装置９を有し、
　制御処理アダプタ３９は、制御処理装置３７とデータ母線１２との間のインターフェイスとして働き、
　メモリ制御回路１４は、データ母線１２、主メモリ１３、命令キャッシュ１５、データ・キャッシュ１６相互のデータの転送を制御し、
　制御処理装置３７は、制御信号を発して、ホスト・アダプタ２１、バッファ３３及び装置アダプタ３５等を制御して、（ホスト）プロセッサ１１とアクセス特性の異なる複数の装置（直接アクセス記憶装置２０、バブル又は電荷結合デバイス（ＣＣＤ）記憶装置２５、磁気テープ記憶装置２７、大容量記憶装置（ＭＳＳ）又はライブラリ記憶装置２９及び３１）と制御処理装置３７との間におけるデータ母線１２を介するデータの転送及び蓄積を行い、装置接続、データ・セット生成、データ・セット配置、装置区分、データ記憶、データ再生及びテーブル保守を含む記憶動作を実行して、データ・ベースとして用いられるマルチプロセッサ・システム。
　
　また、原査定の拒絶の理由で引用された、本願出願前に頒布された特開昭６２−２６７９６５号公報（昭和６２年１１月２０日出願公開、以下、「刊行物２」という。）には、次のような記載がある。
　
イ）「〔産業上の利用分野〕
　本発明は、可換記録媒体を有する２次記憶装置が中央処理装置（ホスト）に接続される計算機システムにおける２次記憶装置のアクセス方式に関する。
〔従来の技術〕
　計算機システムにおける２次記憶装置は、通常、制御装置とこれに接続された１つ以上の駆動装置とを含んでいる。特に記録媒体が可換媒体であるとき、媒体自動交換装置付きの複数媒体内蔵形の２次記憶装置が存在する。制御装置はホストと接続され、行われるべき動作、媒体上のアドレス（データ転送スタート位置）、レングス（データ転送長）等に関するコマンドをホストから受取り、このコマンド情報を必要なオーダ情報に変換した後、適当な駆動装置とその他のシステム・エレメントとの間でのデータ転送を制御する。駆動装置はマウントされている記録媒体を動作させ、記録媒体からデータを読み出して制御装置にデータを転送し、また、制御装置から転送されたデータを記録電体に書き込む。媒体自動交換装置は、制御装置から媒体移動に関するオーダ情報を受け、指定された媒体を媒体格納位置から駆動装置ヘマウントし、また、駆動装置から媒体格納位置ヘデマウントし、さらに、ある媒体格納位置から別の媒体格納位置へ移動せしめる。」（公報第１頁右下欄第１０行〜第２頁左上欄第１５行）
　
ロ）「以上本実施例では、制御装置３０が格納テーブル３２と格納判断機構３６を具備して、媒体の格納位置までを管理するように述べたが、媒体自動交換装置５０が格納テーブル３２と格納判断機構３６を具備し、媒体の格納位置管理は媒体自動交換装置５０が行っても良い。この場合、第３図の動作フローの媒体格納アドレス特定動作は制御装置３０ではなく、媒体自動交換装置５０が行うことになる。また、制御装置３０から媒体自動交換装置５０へのオーダ転送後、媒体格納アドレス特定動作を行うことになる。このように、こゝで述べた格納テーブル３２と格納判断機構３６とを具備する装置、動作フローは一例であって、本発明の具体的な実施方法に応じて任意に設計し得るものである。
　さらに、本実施例は、１つの制御装置、１つの媒体自動交換装置を有する２次記憶装置について説明してきたが、複数の制御装置、複数の媒体自動交換装置を有する２次記憶装置についても、本実施例と同様な方法によって実現されることが容易に理解される。」（公報第５頁右下欄第５行〜第６頁左上欄第４行）
　
ハ）２次記憶装置の実施例を示す第１図には、制御装置３０が、駆動装置４０と接続するラインを有し、媒体自動交換装置５０が多くの媒体格納位置６０を有することが示されている。
　
　これらの記載によれば、刊行物２には、次の発明（以下、「刊行物２記載の発明」という。）が記載されているものと認められる。
　
　複数の制御装置３０、複数の駆動装置４０、複数の媒体自動交換装置５０を有する２次記憶装置であって、
　制御装置３０は、それぞれが駆動装置４０と接続するラインを有し、１つ以上のホスト１０と接続され、行われるべき動作、媒体上のアドレス（データ転送スタート位置）、レングス（データ転送長）等に関するコマンドをホスト１０から受取り、このコマンド情報を必要なオーダ情報に変換した後、適当な駆動装置４０とその他のシステム・エレメントとの間でのデータ転送を制御して、ホスト１０から要求された動作を制御し、
　駆動装置４０は、マウントされている記録媒体を動作させ、記録媒体からデータを読み出して制御装置３０にデータを転送し、また、制御装置３０から転送されたデータを記録媒体に書き込み、
　媒体自動交換装置５０は、それぞれが多くの媒体格納位置６０を有し、制御装置３０から媒体移動に関するオーダ情報を受け、指定された媒体を媒体格納位置から駆動装置４０ヘマウントし、また、駆動装置４０から媒体格納位置ヘデマウントし、さらに、ある媒体格納位置から別の媒体格納位置へ移動せしめる２次記憶装置。
　
　また、原査定の拒絶の理由で引用された、本願出願前に頒布された特開昭６１−２９０５６５号公報（昭和６１年１２月２０日出願公開、以下、「刊行物３」という。）には、次のような記載がある。
　
イ）「（産業上の利用分野）
　本発明は、複数のマイクロ・プロセッサを効率良く動作させる多重プロセッサ結合回路に関するものである。
（従来の技術）
　複数のマイクロプロセッサ（以下μＰと略す）を結合させる代表的な方法としては、次にあげるようなものが従来から用いられている。
ａ．Ｉ／Ｏポートによる結合（第９図）
ｂ．共通バスによる結合（第１０図）
ｃ．共有メモリによる結合（第１１図）
（発明が解決しようとする問題点）
　しかし、ａの方式は最も一般的な結合方法であるが、結合する台数に応じた多数のＩ／Ｏチャネルを１つのμＰに与える必要があるため、ハードウェアが大きくなるという欠点がある。
ｂの方式は拡張性はあるが、共通バスをどのμＰが使用するかを調定する回路（アービタ；ａｒｂｉｔｏｒ））が必要となる。また、１度に１つのデータ転送しかできないので転送量に限界があり（バス・ネック）、台数が増えるにしたがいμＰの稼働率が落ちてくる。ｃの方式は比較的少ないハードウェアで構成できるが、メモリ自体が故障したとき重大であり、信頼性に問題がある。
　本発明は上記の問題点を解決するためになされたもので、各μＰを効率良く稼働させることができ、拡張性があり、高信頼化が可能で、システムの初期化が容易な多重プロセッサ結合回路を簡単な構成で実現することを目的とする。
（問題点を解決するための手段）
　本発明に係る多重プロセッサ結合回路は、複数のプロセッサが接続するクロスバー・スイッチと、前記プロセッサからの転送指令を保持するレジスタを備え前記クロスバー・スイッチを前記プロセッサの指令に対応して制御する制御回路とを具備し、複数のプロセッサ間のデータ転送をクロスバー・スイッチを介して行うことを特徴とする。
（作用）
　上記のような構成の多重プロセッサ結合回路によれば、プロセッサからの転送指令をレジスタに保持し、この転送指令に対応して制御回路がクロスバー・スイッチを制御することにより、複数のプロセッサ間のデータ転送をクロスバー・スイッチを介して行うことができる。」（公報第１頁左下欄第１３行〜第２頁左上欄第１６行）
　
ロ）「第１図は本発明に係る多重プロセッサ結合回路の一実施例を示す構成ブロック図である。１〜６は、複数のμＰ（メモリ、Ｉ／Ｏを含む）、７はこの複数のμＰが接続する多重プロセッサ結合回路（以下結合回路と略す）、この結合回路７において、８は前記各μＰからのデータラインおよび制御ラインが接続しμＰからの割込み信号や各種制御信号を処理する制御回路、９はこの制御回路８およびデータライン（アドレス・ラインと制御ラインの一部を含む）が接続し内部にクロスバー・スイッチ回路と比較器を含むデータ・ネットワーク、制御回路８において１０〜１５はμＰ１〜６から転送方向を指定されるコマンド・レジスタや前記クロスバー・スイッチ回路の状態を示すステータス・レジスタなどからなるレジスタでデータポートを構成する。」（公報第２頁左上欄第１９行〜同頁右上欄第１４行）
　
ハ）「また、上記の実施例では複数のμＰを２群に分けてそれぞれの群をクロスバ−スイッチ（マトリクススイッチ）の縦・横の端子に対応させている」（公報第３頁左下欄第８行〜同欄第１１行）
　
ニ）第８図には、クロスバースイッチ（マトリクススイッチ）の縦・横の端子（複数の個々の入力ポート及び出力ポート）を結合する複数のスイッチが示されている。
　
３．本願発明と刊行物記載の発明との比較
　
　刊行物１記載の発明の「（ホスト）プロセッサ１１であるプロセッサ（１）〜プロセッサ（Ｎ）」、「アクセス特性の異なる複数の装置（直接アクセス記憶装置２０、バブル又は電荷結合デバイス（ＣＣＤ）記憶装置２５、磁気テープ記憶装置２７、大容量記憶装置（ＭＳＳ）又はライブラリ記憶装置２９及び３１）」、「複数のホスト・アダプタ２１」は、それぞれ、本願発明の「複数のホストコンピュータ（１２）」、「複数の記録／再生モジュール（９６）」、「複数のインターフェースサブシステム（１４、１６、１８、１９、２１）」に相当している。
　また、刊行物１記載の発明の「データ・ベースとして用いられるマルチプロセッサ・システム」は、大容量記憶装置（ＭＳＳ）又はライブラリ記憶装置２９及び３１を含むから、「複数のホストコンピュータ（１２）に対し、大容量記憶ライブラリに記憶されたデジタルデータに対するアクセスを提供するシステム」とみることができ、「（ホスト）プロセッサ１１であるプロセッサ（１）〜プロセッサ（Ｎ）」と選択された「アクセス特性の異なる複数の装置（直接アクセス記憶装置２０、バブル又は電荷結合デバイス（ＣＣＤ）記憶装置２５、磁気テープ記憶装置２７、大容量記憶装置（ＭＳＳ）又はライブラリ記憶装置２９及び３１）」のうちの選択された装置との間でデータを転送することは明らかである。
　さらに、刊行物１記載の発明において、制御処理装置３７は、制御信号を発して、ホスト・アダプタ、バッファ３３及び装置アダプタ３５等を制御して、（ホスト）プロセッサ１１とアクセス特性の異なる複数の装置と制御処理装置３７との間におけるデータ母線１２を介するデータの転送を行い、装置接続、データ記憶、データ再生を実行するから、刊行物１記載の発明の「制御処理装置３７」と本願発明の「制御サブシステム（４０）」とは、いずれも、同じ記録媒体に対して読み取り操作及び書込み操作を実行し、前記ホストコンピュータ（１２）と選択された記録／再生モジュール（９６）との間でデータを転送する制御サブシステムである点で一致している。
　したがって、刊行物１記載の発明と本願発明との一致点及び相違点は、次のとおりである。
　
（１）一致点
　複数のホストコンピュータ（１２）に対し、大容量記憶ライブラリに記憶されたデジタルデータに対するアクセスを提供するシステムにおいて、
　前記ホストコンピュータ（１２）と結合された複数のインターフェースサブシステム（１４、１６、１８、１９、２１）と、
　同じ記録媒体に対して読み取り操作及び書込み操作を実行し、前記ホストコンピュータ（１２）と前記選択された記録／再生モジュール（９６）との間でデータを転送する制御サブシステム（４０）と、
を含むシステムである点。
　
（２）相違点
　
相違点１
　本願発明では、それぞれがデジタルデータの大容量記憶のための複数の記録媒体を含む複数の別個にアクセス可能な記憶モジュール（１１２）と、
　それぞれが、選択された記録媒体にデジタル情報を書き込み、選択された記憶媒体からデジタル情報を読み取るために、前記記録媒体の１つを選択的に受ける、前記記憶モジュール（１１２）それぞれと個々に対応する複数の記録／再生モジュール（９６）と、
　それぞれ複数の個々の入力ポート及び出力ポートを有し、それぞれが１つの入力を１つの出力に結合する複数のスイッチ（２２４）と、
　それぞれがデータ読み取り及び書き込み入力及び出力ラインを有し、前記読み取り及び書き込み入力及び出力ラインが前記複数の記録／再生モジュール（９６）及び前記スイッチ（２２４）の対応する１つに結合されている、デジタルデータを前記記録媒体から選択的に読み取り、デジタルデータを前記記録媒体に選択的に書き込む複数の記録／再生モジュール駆動ユニット（９４）とを備えているのに対し、
　刊行物１記載の発明では、アクセス特性の異なる複数の装置（本願発明の「複数の記録／再生モジュール（９６）」に相当）を含むものであるが、記憶モジュール、記録／再生モジュール駆動ユニットについて明らかでない点。
　
相違点２
　制御サブシステムが、
　本願発明では、
　制御信号を前記スイッチ（２２４）に発して、所定のインターフェースサブシステム（１４、１６、１８、１９、２１）を選択された記録／再生モジュール（９６）に結合して、同じ記録媒体に対して読み取り操作及び書込み操作を実行し、前記ホストコンピュータ（１２）と前記選択された記録／再生モジュール（９６）との間でデータを転送するのに対し、
　刊行物１記載の発明では、
　制御信号を発して、データ母線１２を介するデータの転送を行って、同じ記録媒体に対して読み取り操作及び書込み操作を実行し、（ホスト）プロセッサ１１であるプロセッサ（１）〜プロセッサ（Ｎ）（本発明の「ホストコンピュータ（１２）」に相当）と選択されたアクセス特性の異なる複数の装置（本願発明の「複数の記録／再生モジュール（９６）」に相当）のいずれかの装置（本発明の「記録／再生モジュール（９６）」に相当）との間でデータを転送する点。
　
４．相違点の検討
　
相違点１、２について
　刊行物２記載の発明の「１つ以上のホスト１０」は、本願発明の「複数のホストコンピュータ（１２）」に相当している。
　また、刊行物２記載の発明の「複数の媒体自動交換装置」は、それぞれが多くの媒体格納位置６０を有しているから、本願発明の「それぞれがデジタルデータの大容量記憶のための複数の記録媒体を含む複数の別個にアクセス可能な記憶モジュール（１１２）」に相当している。
　また、刊行物２記載の発明の「駆動装置４０」は、マウントされている記録媒体を動作させ、記録媒体からデータを読み出して制御装置３０にデータを転送し、また、制御装置３０から転送されたデータを記録媒体に書き込むから、本願発明の「選択された記録媒体にデジタル情報を書き込み、選択された記憶媒体からデジタル情報を読み取るために、前記記録媒体の１つを選択的に受ける、前記記憶モジュール（１１２）それぞれと個々に対応する複数の記録／再生モジュール（９６）」に相当している。
　さらに、本願発明の「記録／再生モジュール駆動ユニット（９４）」について、本願明細書には、「駆動機構制御機構モジュール９４（ＤＣＭ）」（【００３２】）、「ＤＣＭ９４は、記録装置モジュールすなわちＲＭ９６と内部的にインターフェースする。ＤＣＭ９４は、開始／停止、テープ装着、記録などのさまざまな記録装置機能を実行する。」（【００３４】）と記載され、要するに、本願発明の「記録／再生モジュール駆動ユニット（９４）」は「記録／再生モジュール（９６）」を制御するものであると認められる。
　一方、刊行物２記載の発明の「制御装置３０」の有するラインで接続される駆動装置４０は、記録媒体からデータを読み出して制御装置３０にデータを転送し、また、制御装置３０から転送されたデータを記録媒体に書き込むから、そのラインはデータ読み取り及び書き込み入力及び出力ラインであり、さらに、刊行物２記載の発明の「制御装置３０」は、適当な駆動装置４０とその他のシステム・エレメントとの間でのデータ転送を制御して、ホスト１０から要求された動作を制御するから、本願発明の「それぞれがデータ読み取り及び書き込み入力及び出力ラインを有し、前記読み取り及び書き込み入力及び出力ラインが前記複数の記録／再生モジュール（９６）の対応する１つに結合されている、デジタルデータを前記記録媒体から選択的に読み取り、デジタルデータを前記記録媒体に選択的に書き込む複数の記録／再生モジュール駆動ユニット（９４）」に相当している。
　そうすると、刊行物２記載の発明は、本願発明の用語を用いて、次のように表現することができる。
　
　デジタルデータの大容量記憶のための複数の記録媒体を含む複数の別個にアクセス可能な記憶モジュール（１１２）と、
　それぞれが、選択された記録媒体にデジタル情報を書き込み、選択された記憶媒体からデジタル情報を読み取るために、前記記録媒体の１つを選択的に受ける、前記記憶モジュール（１１２）それぞれと個々に対応する複数の記録／再生モジュール（９６）と、
　それぞれがデータ読み取り及び書き込み入力及び出力ラインを有し、前記読み取り及び書き込み入力及び出力ラインが前記複数の記録／再生モジュール（９６）の対応する１つに結合されている、デジタルデータを前記記録媒体から選択的に読み取り、デジタルデータを前記記録媒体に選択的に書き込む複数の記録／再生モジュール駆動ユニット（９４）とを備える２次記憶装置。
　
　そして、刊行物１記載の発明の「アクセス特性の異なる複数の装置」も、いわゆる２次記憶装置であるから、その代わりに、刊行物２記載の発明のような複数の記憶モジュール、複数の記録／再生モジュール、複数の記録／再生モジュール駆動ユニットを備える２次記憶装置を用いることは、当業者が容易になし得ることである。
　また、一般に「データ母線１２」が「共通バス」であることは、技術常識であり、刊行物３、特開昭６２−１１９５８号公報（第２図、第４図、第１頁右下欄第６行〜第２頁左上欄第１４行の「従来、複数のプロセッサを用いるマルチ・プロセッサ・システムに於て、周辺装置をプロセッサ間で共用する方法としては、第２図、第３図、第４図に示すような方法が用いられ、例えば近代科学社刊行（１９７６）の文献「マルチプロセッサと並列処理」に記載される。第２図に示す方法では、クロスバ・スイッチ２８を用いて、ＭＰＵ２６、２７と周辺装置制御回路（ＩＯＣと以下略称する）２９、３０の接続を切換える。…（中略）…第４図に示す方法では、同一バス上にすべてのＩＯＣ配置する。」参照）等に示されているように、共通バスを介するデータ転送の代わりに、それぞれ複数の個々の入力ポート及び出力ポートを有し、それぞれが１つの入力を１つの出力に結合する複数のスイッチを介するデータ転送を用いることは、周知である。
　したがって、刊行物１記載の発明におけるデータ母線１２を介するデータの転送の代わりに、上記周知の複数のスイッチを介するデータ転送を用いることは、当業者が適宜なし得る設計変更にすぎない。
　そして、当業者であれば、このような設計変更に伴い、当然に、読み取り及び書き込み入力及び出力ラインをスイッチの対応する１つに結合し、制御サブシステムが制御信号をそのスイッチに発して、所定のインターフェースサブシステムを選択された記録／再生モジュールに結合するようにすると認められる。
　
５．むすび
　
　本願発明は、刊行物１記載の発明、刊行物２記載の発明及び上記周知技術に基づいて当業者が容易に発明をすることができたものと認められるから特許法第２９条第２項の規定によって特許を受けることができない。
　
　よって、結論のとおり審決する。