【事件の表示】
　特願２００１−３７６７２０「ＬＡＮ光伝送システムと光伝送方法」拒絶査定不服審判事件〔平成１５年　６月２７日出願公開、特開２００３−１７９６０５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本件出願は、平成１３年１２月１１日の出願であって、平成１６年３月９日付けで拒絶査定され、同年４月１６日に審判請求がなされ、同年５月１７日に手続補正がなされたものである。
　
２．本願発明
　平成１６年５月１７日付け手続補正は、補正前の特許請求の範囲の請求項２，３を削除して請求項４を請求項２に繰り上げると共に、該補正に対応して明細書の段落【０００７】を削除するものであるから、適法な補正である。
　したがって、本件出願の請求項１，２に係る発明（以下、「本願発明１」、「本願発明２」という。）は、上記補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１、２に記載された次のとおりのものである。
　「【請求項１】　送信側にＴＸ部と受信側にＲＸ部を装備した家庭用または企業用のＬＡＮ等のネットワークシステムにおいて、送信側であるＴＸ部が、クロックを１／Ｎ倍するクロック変換部と、データ信号を長いシリアルデータ列から短いデータ列に分解してパラレルに変換するシリアル／パラレル変換部と、データをクロックにより同期制御するための送信側Ｄ−ラッチ部と、変換されたパラレル信号を変調する変調部と、光信号に変換して送信するＶＣＳＥＬ部とからなるとともに、受信側であるＲＸ部が、光信号を受信する受光素子が具備されたＰＤ部と、信号を復調させる復調部と、送信されてきたクロック周波数の任意の倍数であるＮ倍の周波数を出力するＰＬＬ部（Ｐhａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ＝同期周波数発生器)と、データを同期させるための受信側Ｄ−ラッチ部と、パラレル信号からシリアル信号に変換するパラレル／シリアル変換部とからなることを特徴とするＬＡＮ光伝送システム。
　　【請求項２】　家庭用または企業用のＬＡＮ等で用いられる送信側にＴＸ部と受信側にＲＸ部とを装備したＬＡＮ光伝送方法は、
　信号を入力する信号入力工程と、
　クロックを１／Ｎ倍するクロック変換工程と、
　入力されたデータ信号を長いシリアルデータ列から短いデータ列に分解してパラレルに変換するシリアル／パラレル変換工程と、
　データをクロックにより同期制御するための送信側Ｄ−ラッチ工程と、
　パラレルに変換された信号を変調する変調工程と、
　ＶＣＳＥＬ部で光信号にして送信する光送信工程と、
　ＰＤ部で光信号を受信して変換する光受信工程と、
　復調部で変調されていた信号を復調する復調工程と、
　ＰＬＬ部で周波数を上げるＰＬＬ周波数変換工程と、
　データを同期させるための受信側Ｄ−ラッチ工程と、
　受信したデータ信号をパラレルからシリアルに変換するパラレル／シリアル変換工程と、
　変換された信号を出力する出力工程と、
からなることを特徴とするＬＡＮ光伝送方法」
　
３．引用例に記載された発明等
（１）引用発明
　原査定の拒絶の理由に引用された刊行物である特開２００１−２１７８２０号公報（以下、「引用例」という。）には、図面と共に次の記載がある。
　「【００１５】図１は本発明に係る光信号伝送装置の実施の一形態を示したもので、この光信号伝送装置は、送信側回路１および受信側回路２から構成されており、この送信側回路１と受信側回路２とは、光ケーブル３を介して接続されている。
【００１６】前記送信側回路１は、所定のデータ信号が入力されるようになっており、このデータ信号は、一部分岐されて、このデータ信号を１クロック分シフトしたデータ信号を出力する送信側第１シフト回路４および前記データ信号を２クロック分シフトしたデータ信号を出力する送信側第２シフト回路５にそれぞれ入力されるようになっている。
【００１７】前記データ信号、送信側第１シフト回路４および送信側第２シフト回路５によりそれぞれシフトされたデータ信号は、フリップフロップ回路等からなるタイミング回路６，６…にそれぞれ入力されるようになっている。
【００１８】これら各タイミング回路６には、クロック出力回路７から出力されるクロック信号がそれぞれ入力されるようになっており、クロック出力回路７から出力されるクロック信号は、本実施形態においては、前記データ信号のクロック信号が３回に対して１回の周期で出力されるようになっている。そして、前記タイミング回路６は、前記クロック出力回路７から入力されるクロック信号をトリガとして、このクロック信号のタイミングで、各データ信号を出力するようになっている。
【００１９】また、前記各タイミング回路６には、それぞれ発光器８，８…が接続されており、これら各発光器８は、タイミング回路６から出力されるデータ信号を光信号に変換して光ケーブル３に出力するようになっている。さらに、前記発光器８は、各タイミング回路６から出力されるデータ信号に対応した各クロック信号を光信号に変換してそれぞれ光ケーブル３に出力するようになっている。
【００２０】また、前記受信側回路２には、各光ケーブル３から伝送される光信号を受光して電気信号に変換する受光器９，９…が各光ケーブル３に対応してそれぞれ配設されている。
【００２１】これら各受光器９のうち、前記送信側回路１においてシフトしないでタイミング回路６から出力されたデータ信号が伝送される受光器９には、このデータ信号を２クロック分シフトする受信側第２シフト回路１０が接続されている。また、前記各受光器９のうち、送信側回路１で１クロック分シフトされてタイミング回路６から出力されたデータ信号が伝送される受光器９には、このデータ信号を１クロック分シフトする受信側第１シフト回路１１が接続されている。さらに、これら各シフト回路１０，１１が接続されていない受光器９および各シフト回路１０，１１には、フリップフロップ回路等からなるタイミング回路１２，１２…がそれぞれ接続されている。
【００２２】また、前記各クロック信号が伝送される光ケーブル３には、クロック生成回路１３が接続されており、このクロック生成回路１３は、前記光ケーブル３により伝送される各クロック信号に基づいて元のクロック信号を生成するようになっている。前記各タイミング回路１２には、クロック生成回路１３から出力されるクロック信号がそれぞれ入力されるようになっており、このクロック信号は、前記データ信号のクロックと同一の周期で出力されるようになっている。そして、前記タイミング回路１２は、前記クロック出力回路７から入力されるクロック信号をトリガとして、このクロック信号のタイミングで、各タイミング回路１２から各データ信号をＯＲ回路等の合成回路１４に出力され、この合成回路１４により、各データ信号を順次合成して元のデータ信号を復元するようになっている。
【００２３】次に、本実施形態の作用について図２を参照して説明する。
【００２４】まず、送信側回路１に、図２に示すような所定のデータ信号が入力されると、このデータ信号は、一部分岐されて、送信側第１シフト回路４および送信側第２シフト回路５にそれぞれ入力される。
【００２５】このデータ信号が送信側第１シフト回路４に入力されると、図２に示すように、この送信側第１シフト回路４によりデータ信号が１クロック分シフトしたデータ信号とされ、このデータ信号が送信側第２シフト回路５に入力されると、この送信側第２シフト回路５によりデータ信号が２クロック分シフトしたデータ信号とされる。ここで、これら各シフト回路４，５を介さないデータ信号をＡ、送信側第１シフト回路４を介して１クロック分シフトされたデータ信号をＢ、送信側第２シフト回路５を介して２クロック分シフトされたデータ信号をＣとする。
【００２６】前記データ信号Ａ、送信側第１シフト回路４および送信側第２シフト回路５によりそれぞれシフトされたデータ信号Ｂ、Ｃは、それぞれタイミング回路６に入力され、このタイミング回路６には、クロック出力回路７から前記データ信号のクロック信号が３回に対して１回の周期で出力されるクロック信号が入力される。そして、タイミング回路６により、前記クロック信号をトリガとして、各データ信号Ａ′、Ｂ′、Ｃ′をそれぞれ出力するようになっている。
【００２７】例えば、図２に示すように、タイミング回路６に各データ信号が入力された場合に、クロック信号がＨ（ハイ）になった状態で、データ信号ＡはＬ（ロー）、データ信号ＢはＨ、データ信号ＣはＬとなっていることから、それぞれデータ信号Ａ′をＬ、データ信号Ｂ′をＨ、データ信号Ｃ′をＬとして出力するようになっている。続いて、タイミング信号に入力されるクロック信号がＬとなったら、このタイミングにおけるデータ信号ＡはＨ、データ信号ＢはＨ、データ信号ＣはＬとなっていることから、それぞれデータ信号Ａ′をＨ、データ信号Ｂ′をＨ、データ信号Ｃ′をＬとして出力するようになっている。
【００２８】このように各タイミング回路６から出力されたデータ信号は、発光器８に送られて、この発光器８により光信号に変換されて光ケーブル３に出力されるとともに、前記発光器８により、各タイミング回路６から出力されるデータ信号に対応したクロック信号を光信号に変換して光ケーブル３に出力されるようになっている。
【００２９】そして、光ケーブル３を介して受信側回路２の受光器９に光信号が入力されると、この光信号は、受光器９により元の電気的なデータ信号に変換される。このデータ信号Ａ′は受信側第２シフト回路１０に入力されて２クロック分シフトしたデータ信号とされ、データ信号Ｂ′は受信側第１シフト回路１１に入力されて１クロック分シフトしたデータ信号とされる。前記シフト回路によりシフトされたデータ信号Ａ′、Ｂ′および受光器９からのデータ信号Ｃ′は、タイミング回路１２に入力される。一方、光ケーブル３により伝送された各クロック信号は、クロック生成回路１３に入力され、このクロック生成回路１３により、各クロック信号から元のクロック信号を生成してタイミング回路１２に出力する。
【００３０】そして、このクロック生成回路１３からタイミング回路１２に入力されるクロック信号をトリガとして、各タイミング回路１２から合成回路１４に順次データ信号が出力され、この合成回路１４により、各データ信号を合成することにより、図２に示すように、元のデータ信号を復元するようになっている。
【００３１】したがって、本実施形態においては、送信側回路１でデータ信号を一度分解し、もとのデータ信号のクロック信号の周期に対して１／３の周期を有するクロック信号に基づいて、前記分解されたデータ信号を伝送し、受信側回路２で、これら分解されたデータ信号を再び復元することができるようにしているので、データ信号を低速で伝送しているにもかかわらず、実質的に高速で伝送した場合と同様なデータ信号の電送を行なうことができる。また、データ信号の転送速度が低速でよいので、ＬＥＤ等の高速のデータ電送に対応できない発光素子であっても、データ信号を高速に伝送することができ、その結果、部品コストを低減させることができ、安価に製造することができる。
【００３２】なお、前記実施形態においては、データ信号を３つに分解するとともに、クロック信号を１／３の周期で出力させることにより、データ信号を伝送するようにしたが、データ信号を２つあるいは４つ以上のデータ信号に分解して伝送するようにしてもよい。」
　
　上記記載によれば、引用例の光信号伝送装置は、送信側回路１および受信側回路２から構成されるものであり、送信側回路１には、送信側第１シフト回路４、送信側第２シフト回路５、タイミング回路６、クロック出力回路７、発光器８が設けられ、受信側回路２には、受光器９、受信側第２シフト回路１０、受信側第１シフト回路１１、タイミング回路１２、クロック生成回路１３、合成回路１４が設けられる（段落【００１５】、【図１】）。送信側回路１のクロック出力回路７は、データ信号のクロック信号を３回に対して１回の周期で出力するから（段落【００１８】）、クロックを１／３倍にするものである。送信側のタイミング回路６には、データ信号Ａが入力されるとともに、送信側第１シフト回路４、送信側第２シフト回路５により、該データ信号Ａを１クロック分シフトしたデータ信号Ｂ、２クロック分シフトしたデータ信号Ｃが入力され、クロック出力回路７からのクロック信号がＨとなった時点の各データ信号Ａ、Ｂ、Ｃが同時に出力されるから（段落【００１６】〜【００１８】、【００２５】〜【００２７】）、この構成はシリアルデータ列をパラレルに変換しているといえる。変換されたパラレルのデータ信号は、１／３倍のクロック信号とともに、送信側回路１の各発光器８から光信号に変換されて光ケーブル３に出力され（段落【００１９】、【００２８】）、受信側回路２の各受光器９により受光されて電気信号に変換される（段落【００１９】、【００２９】）。受信側回路２のクロック生成回路１３は、光ケーブル３により伝送されるクロック信号に基づいて元のクロック信号、すなわち３倍の周波数のクロック信号を生成する（段落【００２２】、【００２９】）。また、受信側回路２の受信側第２シフト回路１０、受信側第１シフト回路１１、タイミング回路１２、合成回路１４は、同時に受信したデータ信号Ａ、Ｂ、Ｃを、Ａは２クロック分シフトして、Ｂは１クロック分シフトして、Ｃはシフトしないで合成することにより元のデータ信号を復元するから（段落【００２１】、【００２９】、【００３０】）、この構成はパラレル信号をシリアル信号に変換しているといえる。また、データ信号を３つに分解する例に限らず、２つあるいは４つ以上のデータに分解して伝送してもよいものである（段落【００３２】）。
　以上によれば、引用例には、「送信側回路１が、クロックを１／Ｎ倍するクロック出力回路７と、データをシリアルデータ列からパラレルに変換する送信側第１シフト回路４、送信側第２シフト回路５、タイミング回路６と、変換されたパラレル信号を光信号に変換して送信する発光器８が具備された発光部とからなるとともに、受信側回路２が、光信号を受信する受光器９が具備された受光部と、送信されてきたクロック周波数の任意の倍数であるＮ倍の周波数を出力するクロック生成回路１３と、パラレル信号からシリアル信号に変換する受信側第２シフト回路１０、受信側第１シフト回路１１、タイミング回路１２、合成回路１３とからなる光信号伝送装置。」の発明（以下、「引用発明１」という。）が記載されている。
　また、引用例の上記記載から、引用発明１に対応した光伝送方法及びこれを実現する各工程が認定でき、その送信側第１シフト回路４、送信側第２シフト回路５、タイミング回路６は、入力されたデータ信号を３（Ｎ）個に分けてそれぞれ異なるクロック数分シフトし、１／３（Ｎ）のクロックでトリガして出力する（段落【００１６】〜【００１８】、【００２５】〜【００２７】、【００３２】）から、引用例には、「送信側回路１と受信側回路２とを装備した光伝送方法であって、信号を入力する信号入力工程と、クロックを１／Ｎ倍するクロック変換工程と、入力されたデータ信号をＮ個に分けてそれぞれ異なるクロック数分シフトし、１／Ｎのクロックで出力することによりパラレルに変換するシリアル／パラレル変換工程と、パラレルに変換された信号を発光部で光信号にして送信する光送信工程と、受光部で光信号を受信して変換する光受信工程と、周波数を上げる周波数変換工程と、受信したデータ信号をパラレルからシリアルに変換するパラレル／シリアル変換工程と、変換された信号を出力する出力工程と、からなる光伝送方法」（以下、「引用発明２」という。）が記載されている。
　
（２）周知技術１
　本件出願時において、「シリアルデータをパラレルデータに変換して伝送する際に、送信側において、データ信号を長いシリアルデータ列から短いデータ列に分解してパラレルに変換するシリアル／パラレル変換部を用い、受信側において、パラレル信号からシリアル信号に変換するパラレル／シリアル変換部を用いること」は周知であり、例えば、下記の各文献に記載される。
（ア）特開昭６４−８９７４６号公報
　「第５図は本発明が適用される１システム例を示す図であり、１１がシリアル／パラレル（Ｓ／Ｐ）コンバータ１０の主要部分をなす変換部である。変換部１１は、プロセッサ１２と共働しつつ、シリアル入力データＳＤｉｎを、所定のｎビット単位（ｎは正の整数）パラレル出力データ（ＰＤｏｕｔ）に変換する。なお、プロセッサ１２は、命令群を格納するプログラムＲＯＭ（Read Only Memory）ＰＲＧ−ＲＯＭと、これを順次アクセスするシーケンサＳＥＱと、ＰＲＧ−ＲＯＭからの命令をデコードする命令デコーダ（ＤＥＣ）と、当該命令により動作するＡＬＵ等、ならびにデータＰＤｏｕｔの入出力を行う転送等のためのバスＢＳを総称したものである。また、ＳＤｏｕｔは、パラレル／シリアル変換部（Ｐ／Ｓ）からのシリアル出力データである。」（２頁上段右５〜１９行）
　「第２図は本発明に係るシリアル／パラレルコンバータの一具体例を示す図であり、特にシリアル／パラレル変換部１１を詳しく示す。該変換部１１は、シフトレジスタ（ＳＲ）３１とラッチ回路３２からなる。シフトレジスタ３１はクロックＣＫに同期して、図中の下から上へ順次ビット毎にシリアル入力データＳＤｉｎを詰め込む。例えば８ビット分詰め込まれると（４ビットでも、６ビットでも可能）、−斉に、ラッチ回路３２へ転送される。この転送タイミングを指定するのが、プロセッサ１２からの変換命令ＣＩである。第２図では、パラレル／シリアルコンバータＰ／Ｓも具体的に示している。その構成は、シリアル／パラレルコンバータ１１の裏返しである。この場合、ラッチ回路は出力命令ＯＩによって駆動される。」（３頁下段左４〜１８行）
（イ）特開平１−２３４８８６号公報
　「第１図は本発明の一実施例のブロック図である。同図はディスプレイと制御装置が分離した方式のパーソナルコンピュータ、ワークステーション等の一部分を示したものであり、破線左側が制御装置の画像信号処理回路を示し、同右側がディスプレイ内の画像信号処理回路を示す。
　図において、１はドットクロックを発生させる発振回路、２はドットクロックを分周する分周回路、３はシリアル画像データをパラレル画像データに変換するＳ／Ｐ（シリアル／パラレル）変換器、４は分周されたクロックから元のドットクロックを再生するＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）回路、５はパラレル画像データをシリアル画像データに変換するＰ／Ｓ（パラレル／シリアル）変換器を示す。
　シリアリ画像データＣは制御装置側のシリアル／パラレル変換器３にてパラレル画像データＤに変換され、インターフェースケーブル６によりディスプレイ側に送られディスプレイ側のパラレル／シリアル変換器５で再びシリアル画像データに変換される。発振回路１にて発生されるドットクロックＡを制御装置側分周回路２にて、分周し（分周クロックＥ）インターフェースケーブル７でディスプレイ側に送り、ディスプレイ側ＰＬＬ回路４にて再びドットクロックと同じ周波数に戻し、パラレル／シリアル変換のためのクロックパルスとして使用する。」（２頁下段左９行〜同下段右１５行）
（ウ）特開平１１−３４１０７８号公報
　「図２は本発明の実施例の送信側の回路のブロック図である。データ及びクロックがデータ伝送におけるパラレル数指定部５のパラレル数Ｎの設定により、クロック分周部３でクロックの１／Ｎ分周が行われ、同様に、シリアルパラレル変換部４でデータのパラレル化が行われる。これら分周されたクロック及びパラレルデータは同期化部１で同期化され、更に、分周クロック及びパラレルデータの相関位置を示すフレーム信号が同期化部１で作成され、これら分周クロック、パラレルデータ及びフレームが並列送信される。
【０００９】図３は本発明の実施例の受信側の回路のブロック図である。分周クロック、パラレルデータ及びフレームの並列伝送信号が、受信側の同期化部２で受信される。パラレル数指定部８によって指定されたパラレル数Ｎに基づき、分周クロックはクロック逓倍部６でＮ倍に逓倍される。次に、フレーム信号を基にデータとクロックとの同期がとられ、パラレルシリアル変換部７でパラレルデータがシリアルデータに変換される。」（２頁２欄３０〜４７行）
　
（３）周知技術２
　また、本件出願時において、「光ケーブルを用いてパラレルにデータを伝送する場合、送受信側に同期制御のためのＤ型フリップフロック（Ｄ−ラッチ）を設けること」は周知であり、例えば、下記の各文献に記載されている。
（ア）特開平７−８７０７３号公報
　「図２は、従来の並列信号伝送装置の一構成例を示すブロック図であり、この図に示す送信側装置においては、入力されたデータ信号Ｓｉ−１〜Ｓｉ−ｎを、クロック信号ＣＫの立ち上がりでＤ型フリップフロップにラッチし、その後に電気／光変換回路、光ファイバを介して受信側に並列に伝送する働きをもっている。また、受信側装置においては、伝送信号中のクロック信号ＣＫを用い、データ信号をＤ型フリップフロップにラッチするようになっている。」（２頁２欄１６〜２４行）
（イ）特開平１１−２８４６１２号公報
　「【０００５】図５は、この先行技術例において第２の実施例として開示された並列信号伝送装置を示すブロック図である。図示の並列信号伝送装置は、ｎ（ｎは２以上の整数）並列データ信号およびそれらのデータ信号に同期したクロック信号を伝送する装置であって、送信側と、伝送経路と、受信側とから構成されている。
【０００６】送信側は、ｎ並列データ信号とクロック信号とを送信するためのもので、第１乃至第ｎの入力データ信号（送信データ）が供給される第１乃至第ｎのデータ入力端子Ｘ−１，…，Ｘ−ｎと、入力クロック信号（原クロック信号）が供給されるクロック入力端子Ｘ−０とを持つ。入力クロック信号のクロック周波数は、これら入力データ信号のデータ周波数の２倍に等しい。第１乃至第ｎのデータ入力端子Ｘ−１，…，Ｘ−ｎは、それぞれ、第１乃至第ｎの送信側Ｄ型フリップフロップ（以下、ＦＦと呼ぶ）３３−１，…，３３−ｎのデータ入力端子に接続されている。クロック入力端子Ｘ−０は、第１乃至第ｎの送信側Ｄ型ＦＦ３３−１，…，３３−ｎのクロック入力端子とインバータ６の入力端子とに接続されている。インバータ６の出力端子はトグルＦＦ１１の入力端子に接続されている。第１乃至第ｎの送信側Ｄ型ＦＦ３３−１，…，３３−ｎの出力端子は、それぞれ、第１乃至第ｎのデータ送信用電気／光変換回路３４−１，…，３４−ｎに接続されている。トグルＦＦ１１の出力端子はクロック送信用電気／光変換回路３４−０に接続されている。
【０００７】伝送経路は、ｎ並列データ信号とクロック信号とを送信側から受信側へ伝送するためのもので、第１乃至第ｎの伝送データ信号を伝送するための第１乃至第ｎのデータ伝送用光ファイバ３５−１，…，３５−ｎと、伝送クロック信号を伝送するためのクロック伝送用光ファイバ３５−０とから成る。すなわち、第１乃至第ｎのデータ伝送用光ファイバ３５−１，…，３５−ｎの一端（入力端）は、それぞれ、第１乃至第ｎのデータ送信用電気／光変換回路３４−１，…，３４−ｎの出力端子に接続されている。また、クロック伝送用光ファイバ３５−０の一端（入力端）はクロック送信用電気／光変換回路３４−０の出力端子に接続されている。
【０００８】受信側は、送信側から伝送経路を介して伝送されてきたｎ並列データ信号とクロック信号とを受信するためのもので、第１乃至第ｎの伝送データ信号を受信するための第１乃至第ｎのデータ受信用光／電気変換回路３６−１，…，３６−ｎと、伝送クロック信号を受信するためのクロック受信用光／電気変換回路３６−０とを有する。すなわち、第１乃至第ｎのデータ受信用光／電気変換回路３６−１，…，３６−ｎの入力端子は、それぞれ、第１乃至第ｎのデータ伝送用光ファイバ３５−１，…，３５−ｎの他端（出力端）に接続され、クロック受信用光／電気変換回路３６−０の入力端子はクロック伝送用光ファイバ３５−０の他端（出力端）に接続されている。第１乃至第ｎのデータ受信用光／電気変換回路３６−１，…，３６−ｎの出力端子は、それぞれ、第１乃至第ｎのＰＮエッジ動作型ＦＦ３７−１，…，３７−ｎのデータ入力端子に接続されている。クロック受信用光／電気変換回路３６−０の出力端子は、周波数２逓倍回路１２の入力端子と、第１乃至第ｎのＰＮエッジ動作型ＦＦ３７−１，…，３７−ｎのクロック入力端子に接続されている。第１乃至第ｎのＰＮエッジ動作型ＦＦ３７−１，…，３７−ｎの出力端子は、それぞれ、第１乃至第ｎの受信側Ｄ型ＦＦ３９−１，…，３９−ｎのデータ入力端子に接続されている。周波数２逓倍回路１２の出力端子は第１乃至第ｎの受信側Ｄ型ＦＦ３９−１，…，３９−ｎのクロック入力端子と、クロック出力端子Ｙ−０とに接続されている。第１乃至第ｎの受信側Ｄ型ＦＦ３９−１，…，３９−ｎの出力端子は、それぞれ、第１乃至第ｎのデータ出力端子Ｙ−１，…，Ｙ−ｎに接続されている。第１乃至第ｎのデータ出力端子Ｙ−１，…，Ｙ−ｎは、それぞれ、第１乃至第ｎの出力データ信号（受信データ）を出力し、クロック出力端子Ｙ−０は出力クロック信号（再生クロック信号）を出力する。」（４頁６欄２５行〜５頁７欄４５行）
　
３．対比・判断
（１）本願発明１について
　本願発明１と引用発明１とを対比する。「ＴＸ部」、「ＲＸ部」は、通常、送信部、受信部を示すものであるから、引用発明１の「送信側回路１」及び「受信側回路２」は、それぞれ、本願発明１の「送信側であるＴＸ部」及び「受信側であるＲＸ部」に相当する。引用発明１の「クロック出力回路７」は本願発明１の「クロック変換部」に相当し、引用発明１の「クロック生成回路１３」と本願発明１の「ＰＬＬ部」とは、送信されてきたクロック周波数の任意の倍数であるＮ倍の周波数を出力するクロック生成部である点で共通する。引用発明１の「送信側第１シフト回路４、送信側第２シフト回路５、タイミング回路６」と本願発明１の「シリアル／パラレル変換部」とは、データ信号をパラレルに変換する変換部である点で共通し、引用発明１の「受信側第２シフト回路１０、受信側第１シフト回路１１、タイミング回路１２、合成回路１３」と本願発明１の「パラレル／シリアル変換部」とは、パラレル信号からシリアル信号に変換する変換部である点で共通する。引用発明１の「発光器８が具備された発光部」と本願発明１の「ＶＣＳＥＬ部」とは、光信号に変換して送信する発光部である点で共通し、引用発明１の「受光器９が具備された受光部」は本願発明１の「受光素子が具備されたＰＤ部」に相当する。引用発明１の「光信号伝送装置」と本願発明１の「ＬＡＮ光伝送システム」とは、「光伝送システム」である点で共通する。
　以上の点を踏まえれば、本願発明１と引用発明１とは、「送信側であるＴＸ部が、クロックを１／Ｎ倍するクロック変換部と、データ信号をパラレルに変換する変換部と、変換されたパラレル信号を光信号に変換して送信する送信部とからなるとともに、受信側であるＲＸ部が、光信号を受信する受光素子が具備されたＰＤ部（受信部）と、送信されてきたクロック周波数の任意の倍数であるＮ倍の周波数を出力するクロック生成部と、パラレル信号からシリアル信号に変換する変換部とからなることを特徴とする光伝送システム。」である点で一致し、以下の点で相違する。
（ア）本願発明１の光伝送システムは、送信側にＴＸ部と受信側にＲＸ部を装備した家庭用または企業用のＬＡＮ等のネットワークシステムに用いられるＬＡＮ光伝送システムであるのに対し、引用発明１の光信号伝送装置がそのような用途に用いられるものであることは明示されていない点。
（イ）本願発明１は、送信側に、データ信号を長いシリアルデータ列から短いデータ列に分解してパラレルに変換するシリアル／パラレル変換部を、受信側に、パラレル信号からシリアル信号に変換するパラレル／シリアル変換部を、それぞれ備えたものであるのに対し、引用発明１は、送信側に、データをシリアルデータ列からパラレルに変換する送信側第１シフト回路４、送信側第２シフト回路５、タイミング回路６を、受信側に、パラレル信号からシリアル信号に変換する第２シフト回路１０、第１シフト回路１１、タイミング回路１２、合成回路１３を、それぞれ備えたものである点。
（ウ）本願発明１は、データをクロックに同期するための送信側Ｄ−ラッチ部と、データを同期させるための受信側Ｄ−ラッチ部とを備えているのに対し、引用発明１は、送信側及び受信側にＤ−ラッチ部を備えていない点。
（エ）本願発明１は、送信部がＶＣＳＥＬ部であり、送信側にパラレル信号を変調する変調部と、受信側に信号を復調させる復調部とを備えているのに対し、引用発明１は、送信部の構成、送信側の変調部、受信側の復調部が明示されていない点。
（オ）本願発明１は、受信側のクロック生成部として、ＰＬＬ部（Ｐhａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ＝同期周波数発生器)を用いているのに対し、引用発明１のクロック生成回路１３はその構成が明示されていない点。
　
　上記各相違点について、以下、検討する。
（ア）引用発明１の光信号伝送装置を家庭用または企業用のＬＡＮ等のネットワークに用いてＬＡＮ光伝送システムとすることは、当業者であれば容易に想到し得ることであり、この点に何ら発明は存在しない。
（イ）本件出願時において、「シリアルデータをパラレルデータに変換して伝送する際に、送信側において、データ信号を長いシリアルデータ列から短いデータ列に分解してパラレルに変換するシリアル／パラレル変換部を用い、受信側において、パラレル信号からシリアル信号に変換するパラレル／シリアル変換部を用いること」（周知技術１）は、上記「２．（２）」で説示したように周知であるから、引用発明１に該周知技術１を適用して、上記相違点（イ）に係る本願発明１の構成を得ることは、当業者が容易に想到し得ることである。
（ウ）本件出願時において、「光ケーブルを用いてパラレルにデータを伝送する場合、送受信側に同期制御のためのＤ型フリップフロップ（Ｄ−ラッチ）を設けること」（周知技術２）は、上記「２．（３）」で説示したように周知であるから、引用発明１に該周知技術２を適用して、上記相違点（ウ）に係る本願発明１の構成を得ることは、当業者が容易に想到し得ることである。
（エ）発光素子として垂直共振器型面発光半導体レーザ（ＶＣＳＥＬ）を用いること、光伝送システムにおいて、送信側に変調部を、受信側に復調部を設けること、は慣用技術であるから、上記相違点（エ）に係る本願発明１の構成を得ることは、当業者が容易に想到し得ることである。
（オ）クロック周波数のＮ倍の周波数を出力するクロック生成部として、ＰＬＬ部（Ｐhａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ＝同期周波数発生器)を用いることは慣用技術であるから、相違点（オ）に係る本願発明１の構成を得ることは、当業者が容易に想到し得ることである。
　また、本願発明１の効果も引用発明１及び周知・慣用技術から当業者が予測し得る範囲のものである。
　
（２）本願発明２について
　本願発明２の「ＴＸ部」及び「ＲＸ部」については、上記（１）と同様であるから、本願発明２と引用発明２とを対比すると、両者は、「送信側にＴＸ部と受信側にＲＸ部とを装備した光伝送方法は、信号を入力する信号入力工程と、クロックを１／Ｎ倍するクロック変換工程と、入力されたデータ信号をパラレルに変換するシリアル／パラレル変換工程と、パラレルに変換された信号を発光部で光信号にして送信する光送信工程と、ＰＤ部（受光部）で光信号を受信して変換する光受信工程と、周波数を上げる周波数変換工程と、受信したデータ信号をパラレルからシリアルに変換するパラレル／シリアル変換工程と、変換された信号を出力する出力工程と、からなることを特徴とするＬＡＮ光伝送方法」である点で一致し、以下の点で相違する。
（ア）本願発明２の光伝送方法は、家庭用または企業用のＬＡＮ等で用いられるＬＡＮ光伝送方法であるのに対し、引用発明２の光伝送方法は、その用途が明示されていない点。
（イ）本願発明２のシリアル／パラレル変換工程は、長いデータ列から短いデータ列に分割してパラレルに変換するものであるのに対し、引用発明２のシリアル／パラレル変換回路は、データ信号をＮ個に分けてそれぞれ異なるクロック数分シフトし、１／Ｎのクロックで出力することによりパラレルに変換するものである点。
（ウ）本願発明２は、データをクロックにより同期制御するための送信側Ｄ−ラッチ工程と、データを同期させるための受信側Ｄ−ラッチ工程を含むのに対し、引用発明２には、このような工程が明示されていない点。
（エ）本願発明２は、パラレルに変換された信号を変調する変調工程と、復調部で変調されていた信号を復調する復調工程とを含み、光送信工程がＶＣＳＥＬ部で行われるのに対し、引用発明２には、変調工程や復調工程は明示されておらず、光送信工程を行う送信部の構成も明示されていない点。
（オ）本願発明２の周波数変換工程は、ＰＬＬ部で行われるのに対し、引用発明２の周波数変換工程を行う構成が明示されていない点。
　上記各相違点についての検討は、上記（１）のとおりであり、当業者が周知・慣用技術に基づいて容易に想到し得ることである。また、本願発明２の効果も引用発明２及び周知・慣用技術から当業者が予測し得る範囲のものである。
　
４．むすび
　以上のとおり、本願発明１、２は、引用発明及び周知・慣用技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。