(57)【要約】  本開示は適合スイッチング周波数を用いるエンベロープトラッキング回路および方法を含む。一実施形態において、本回路は、エンベロープトラッキング周波数を有するエンベロープトラッキング信号を受信し、かつ電源増幅器回路の電源端子に電圧および電流を出力する増幅器を備える。プログラム可能比較器は、増幅器から出力信号を受信し、スイッチング周波数を有するスイッチング信号を生成する。スイッチングレギュレータ段はスイッチング信号を受信し、電源端子にスイッチング電流を出力する。周波数比較回路は、スイッチング周波数がエンベロープトラッキング周波数を追跡するように、エンベロープトラッキング周波数およびスイッチング周波数に基づいてプログラム可能比較器を構成する。
2018513613.tif 000002
【特許請求の範囲】
【請求項１】
回路であって、
エンベロープトラッキング周波数を有するエンベロープトラッキング信号を受信する増幅器であって、電源増幅器回路の電源端子に結合される出力を備える、増幅器と、
前記増幅器から出力信号を受信する入力を有するプログラム可能比較器であって、スイッチング周波数を有するスイッチング信号を生成する、プログラム可能比較器と、
前記スイッチング信号を受信するスイッチングレギュレータ段であって、前記増幅器の前記出力と前記電源端子とに結合される出力を備える、スイッチングレギュレータ段と、
前記エンベロープトラッキング周波数を有する第1の信号および前記スイッチング周波数を有する第2の信号を受信する周波数比較回路であって、前記周波数比較回路は、前記スイッチング周波数が前記エンベロープトラッキング周波数を追跡するように、前記エンベロープトラッキング周波数および前記スイッチング周波数に基づいて前記プログラム可能比較器を構成する、周波数比較回路と
を備える、回路。
【請求項２】
前記周波数比較回路は前記プログラム可能比較器のヒステリシスウィンドウを変更する、請求項1に記載の回路。
【請求項３】
前記周波数比較回路は前記エンベロープトラッキング周波数が減少するにつれて前記プログラム可能比較器の前記ヒステリシスウィンドウを増加させ、かつ前記エンベロープトラッキング周波数が増加するにつれて前記プログラム可能比較器の前記ヒステリシスウィンドウを減少させる、請求項2に記載の回路。
【請求項４】
前記周波数比較回路は前記スイッチング信号の前記スイッチング周波数を変更するために複数の期間の間、交互に前記ヒステリシスウィンドウを増加させかつ減少させる、請求項2に記載の回路。
【請求項５】
前記増幅器はレプリカ出力段を備え、前記プログラム可能比較器の前記入力は前記レプリカ出力段の出力に結合され、前記増幅器から前記電源端子への電流は、前記プログラム可能比較器の前記入力へのレプリカ電流を生成するために前記レプリカ出力段において複製される、請求項1に記載の回路。
【請求項６】
前記増幅器は、直列に構成された第1のPMOSトランジスタと第1のNMOSトランジスタとを備え、前記レプリカ出力段は直列に構成される第2のPMOSトランジスタと第2のNMOSトランジスタとを備え、前記第1のPMOSトランジスタのゲートは前記第2のPMOSトランジスタのゲートに結合され、前記第1のNMOSトランジスタのゲートは前記第2のNMOSトランジスタのゲートに結合される、請求項5に記載の回路。
【請求項７】
前記第2のPMOSトランジスタおよび前記第2のNMOSトランジスタは、前記第1のPMOSトランジスタおよび前記第1のNMOSトランジスタの大きさの数分の1である、請求項6に記載の回路。
【請求項８】
前記プログラム可能比較器は、
前記増幅器から前記出力信号を受信する入力と前記スイッチング信号を提供するための出力とを有するバッファと、
1つまたは複数のスイッチと、
前記バッファ入力と前記バッファ出力との間で直列に構成される複数の抵抗構成要素とを備え、
前記1つまたは複数のスイッチは、前記バッファ入力と前記バッファ出力との間の抵抗を選択的に変更するために1つまたは複数の抵抗構成要素と並列に構成される、請求項1に記載の回路。
【請求項９】
前記バッファは直列の複数のインバータ回路を備える、請求項8に記載の回路。
【請求項１０】
前記抵抗が増加するにつれて前記スイッチング周波数が増加し、前記抵抗が減少するにつれて前記スイッチング周波数が減少する、請求項8に記載の回路。
【請求項１１】
前記周波数比較回路はフリップフロップを備える、請求項1に記載の回路。
【請求項１２】
前記増幅器の前記出力に結合される入力を有するピークバレー検出器であって、前記エンベロープトラッキング周波数を有する前記第1の信号を生成する、ピークバレー検出器をさらに備える、請求項1に記載の回路。
【請求項１３】
方法であって、
増幅器においてエンベロープトラッキング周波数を有するエンベロープトラッキング信号を受信し、それに応じて、電力増幅器回路の電源端子に電源電圧と第1の電流とを生成するステップと、
プログラム可能比較器において前記増幅器からの出力信号を受信し、それに応じて、スイッチング周波数を有するスイッチング信号を生成するステップと、
スイッチングレギュレータ段において前記スイッチング信号を受信し、それに応じて、前記電力増幅器回路の前記電源端子にスイッチング電流を生成するステップと、
前記エンベロープトラッキング周波数を有する第1の信号および前記スイッチング周波数を有する第2の信号の周波数を比較し、それに応じて、前記スイッチング周波数が前記エンベロープトラッキング周波数を追跡するように、前記エンベロープトラッキング周波数および前記スイッチング周波数に基づいて前記プログラム可能比較器を構成するステップと
を含む、方法。
【請求項１４】
前記比較するステップに基づいて前記プログラム可能比較器のヒステリシスウィンドウを変更するステップをさらに含む、請求項13に記載の方法。
【請求項１５】
前記エンベロープトラッキング周波数が減少するにつれて前記プログラム可能比較器の前記ヒステリシスウィンドウが増加し、前記エンベロープトラッキング周波数が増加するにつれて前記プログラム可能比較器の前記ヒステリシスウィンドウが減少する、請求項14に記載の方法。
【請求項１６】
前記スイッチング信号の前記スイッチング周波数を変更するために複数の期間の間、交互に前記ヒステリシスウィンドウを増加させかつ減少させるステップをさらに含む、請求項14に記載の方法。
【請求項１７】
前記プログラム可能比較器の入力において、前記増幅器のレプリカ出力段においてレプリカ電流を生成するステップをさらに含む、請求項13に記載の方法。
【請求項１８】
前記プログラム可能比較器は、バッファと、1つまたは複数のスイッチと、前記バッファ入力と前記バッファ出力との間で直列に構成される複数の抵抗構成要素とを備え、前記1つまたは複数のスイッチは、前記バッファ入力と前記バッファ出力との間の抵抗を選択的に変更するために1つまたは複数の抵抗構成要素と並列に構成される、請求項13に記載の方法。
【請求項１９】
回路であって、
エンベロープトラッキング周波数を有するエンベロープトラッキング信号を受信する増幅器であって、電源増幅器回路の電源端子に結合される出力を備える、増幅器と、
前記増幅器からの出力信号に基づくスイッチング周波数を有するスイッチング信号を生成するためのプログラム可能比較器手段と、
前記スイッチング信号を受信するスイッチングレギュレータ段であって、前記増幅器の前記出力および前記電源端子に結合される出力を備える、スイッチングレギュレータ段と、
前記エンベロープトラッキング周波数を有する第1の信号および前記スイッチング周波数を有する第2の信号を受信する周波数比較回路であって、前記周波数比較回路は前記スイッチング周波数が前記エンベロープトラッキング周波数を追跡するように、前記エンベロープトラッキング周波数および前記スイッチング周波数に基づいて前記プログラム可能比較器を構成する、周波数比較回路と
を備える、回路。
【請求項２０】
前記周波数比較回路は、前記エンベロープトラッキング周波数と前記スイッチング周波数とを比較し、かつ前記プログラム可能比較器手段を構成するための手段を備える、請求項19に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本願は、2015年3月31日に出願した米国出願第14/675,424号の優先権を主張するものであり、その内容は、あらゆる目的のためにその全体が参照により本明細書に組み込まれる。
【背景技術】
【０００２】
本開示は、電子回路および方法に関し、詳細には、適合スイッチング周波数を用いるエンベロープトラッキング回路および方法に関する。
【０００３】
エンベロープトラッキング(ET)は、送信中の効率を改善するために、その電源電圧を信号エンベロープに応じて継続的に調節することによって、電力増幅器(PA)の効率を高めることを目的とした技法である。図1は、エンベロープトラッキングシステムの1つのタイプのための例示的な構成を示す。この例では、入力信号Vinが電力増幅器(PA)103の入力において与えられて電力増幅信号Voutが生成される。PA103は、線形増幅器101およびスイッチング段102の構成から、電源電圧Vddおよび電源電流Iddを受け取る。線形段およびスイッチング段は、PA103がより効率の良い動作領域で動作するように、一緒に働いて、Vinのエンベロープに基づいてVddのレベルを調節する。この例では、線形増幅器101は、たとえば、Vinのエンベロープを表すエンベロープトラッキング信号(ET)を受信する。線形増幅器101は、電圧Vddおよび電流Iampを生成してもよい。スイッチング段102は、エンベロープ信号に基づくスイッチング信号SWを受信する。この例では、SWは、Iampを検知することによって生成される。スイッチング段102は、電圧Vddおよび電流Iswを生成する。電流IampおよびIswの和は、PA103によって引き込まれる電源電流Iddである。スイッチングレギュレータ段102は、ETの効率を高めるが、雑音が多い。線形レギュレータ段101は、より高速であり、PAのピーク効率を達成するために最適な電源電圧を保証するが、(電力の)損失がある。残念ながら、雑音と効率は、相反する性能要件である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
エンベロープ波形の広帯域幅範囲にわたって電力効率および雑音性能を取得することは、従来のエンベロープトラッキング増幅器にとっての課題である。
【課題を解決するための手段】
【０００５】
本開示は適合スイッチング周波数を用いるエンベロープトラッキング回路および方法を含む。一実施形態において、本回路は、エンベロープトラッキング周波数を有するエンベロープトラッキング信号を受信し、かつ電源増幅器回路の電源端子に電圧および電流を出力する増幅器を備える。プログラム可能比較器は、増幅器から出力信号を受信し、スイッチング周波数を有するスイッチング信号を生成する。スイッチングレギュレータ段はスイッチング信号を受信し、電源端子にスイッチング電流を出力する。周波数比較回路は、スイッチング周波数がエンベロープトラッキング周波数を追跡するように、エンベロープトラッキング周波数およびスイッチング周波数に基づいてプログラム可能比較器を構成する。
【０００６】
以下の詳細な記載および添付の図面は、本開示の特性および利点のより良い理解を可能にする。
【図面の簡単な説明】
【０００７】
【図１】エンベロープトラッキングシステムの1つのタイプのための例示的な構成を示す図である。
【図２】一実施形態によるエンベロープトラッキング回路を示す図である。
【図３】別の実施形態による例示的なエンベロープトラッキング回路を示す図である。
【図４】一実施形態によるエンベロープトラッキング回路のための例示的な波形を示す図である。
【図５】一実施形態によるエンベロープトラッキング回路のための例示的な波形を示す図である。
【図６】一実施形態によるスイッチング周波数を適合させるための方法を示す図である。
【発明を実施するための形態】
【０００８】
本開示は適合スイッチング周波数を用いるエンベロープトラッキング回路および方法に関する。以下の説明において、本開示の完全な理解を可能にするために、説明を目的として数多くの例および具体的な詳細が記載される。しかしながら、特許請求の範囲に示される本開示は、単独で、または以下で説明する他の特徴と組み合わせて、これらの例における特徴の一部または全部を含んでもよいこと、また、本明細書で説明する特徴および概念の変更形態および均等物をさらに含んでもよいことが当業者には明らかであろう。
【０００９】
ワイヤレス用途において、スイッチング周波数は効率とレシーババンドノイズ(RXBN)との間でトレードオフを達成するための主要なパラメータである。より高効率のためには、できるだけ高いスイッチング周波数を有することが望ましい。より低雑音のためには、TXバンドとRXバンドとの間の周波数オフセットよりもはるかに低いスイッチング周波数を有することが望ましい。本開示の特徴および利点としては、エンベロープ過渡速度で、またはエンベロープ過渡速度付近でスイッチング周波数を追跡する機能を有する回路があり、これはたとえば広範囲のエンベロープトラッキング用途にわたる最適なスイッチング周波数を実現するために望まれる場合がある。
【００１０】
図2は一実施形態によるエンベロープトラッキング回路を示す。一実施形態において、エンベロープトラッキング回路は増幅器201(たとえば線形増幅器)と、スイッチングレギュレータとを含む。増幅器201およびスイッチングレギュレータの出力は電力増幅器(PA)回路250の電源端子に結合さいる。この例において、スイッチングレギュレータは、駆動回路205と、スイッチ206および207(たとえば、それぞれPMOSトランジスタおよびNMOSトランジスタ)と、インダクタ208とを備える。増幅器201はエンベロープトラッキング周波数を有するエンベロープトラッキング信号(ET)を受信し、出力電圧Vampと出力電流Iampとを生成する。スイッチングレギュレータはスイッチング信号DRV(以下でさらに説明する)を受信し、電圧Vampにおいて出力電流Iswを生成する。電流IampおよびIswは合流して電力増幅器250への電源電流Iddを形成する。
【００１１】
本開示の特徴および利点としては、エンベロープトラッキング周波数の変化を追跡するスイッチングレギュレータのスイッチング周波数に対応する回路構成がある。本開示の実施形態は、たとえば増幅器201から出力信号を受信し、スイッチング周波数を有するスイッチング信号DRVを生成するプログラム可能比較器203を含んでもよい。次に、スイッチングレギュレータ電流Iswを制御するためのスイッチングレギュレータスイッチ206および207を作動させる駆動回路205への入力としてDRVが提供される。いくつかの実施形態では、プログラム可能比較器203は増幅器電流Iampの方向を検出し、それに応じてスイッチングレギュレータを制御してもよい。たとえば、Iampが正の場合、DRVはスイッチングレギュレータを構成して、Iswが増加するようにPMOSトランジスタ206をオンにし、NMOSトランジスタ207をオフにしてもよい。Iswが増加するにつれて、Iampは減少してもよい。したがって、Iampの方向が変化した場合、DRVは状態を変化させ、スイッチングレギュレータを構成して、Iswが減少するようにPMOSトランジスタ206をオフにし、NMOSトランジスタ207をオンにしてもよい。他方ではVampはET信号を追跡する。したがって、高速増幅器201により供給される電流IampはVampがET信号を追跡することを確実にしてもよく、補助電流Iswはシステムの効率を改善するためにスイッチング段により供給されてもよい。
【００１２】
プログラム可能比較器203はさらにスイッチング信号DRVのスイッチング周波数を制御してもよい。したがって、本開示の特徴および利点としてDRVのスイッチング周波数を動的に変更するためにプログラム可能比較器203を調整することを含む。たとえば、周波数比較回路204はエンベロープトラッキング周波数を有する第1の信号と、スイッチング周波数を有する第2の信号とを受信してもよい。この例において、周波数比較回路204はVampを(エンベロープトラッキング周波数において)受信するために増幅器201の出力に結合され、スイッチング信号DRVを(スイッチング周波数において)受信するためにプログラム可能比較器203の出力にさらに結合される。周波数比較回路204は、スイッチング周波数がエンベロープトラッキング周波数を追跡するように、エンベロープトラッキング周波数Fetおよびスイッチング周波数Fswに基づいてプログラム可能比較器203を構成する。たとえば、1つの方法によれば、周波数比較回路204はプログラム可能比較器のヒステリシスウィンドウ(たとえばトリップポイント)を変更し、スイッチング周波数を変更してもよい。一実施形態において、周波数比較回路204はエンベロープトラッキング周波数が減少するにつれてプログラム可能比較器のヒステリシスウィンドウを増加させ、エンベロープトラッキング周波数が増加するにつれてプログラム可能比較器のヒステリシスウィンドウを減少させる。ヒステリシスウィンドウが増加したとき、DRVのスイッチング周波数は減少してより低周波数になってもよい。反対に、ヒステリシスウィンドウが減少したとき、DRVのスイッチング周波数は増加してより高周波数になってもよい。以下でより詳細に説明する一実施形態において、周波数比較回路204はスイッチング信号のスイッチング周波数を変更するために複数の期間の間、交互にヒステリシスウィンドウを増加させたり減少させたりする。比較回路においてヒステリシス(トリップポイント)を組み込み、調整するために、比較器内に閾値またはオフセットを設定することを含む様々な技法が使用されてもよい。一実施形態によるプログラム可能比較器の例が以下に与えられる。
【００１３】
いくつかの実施形態の特徴および利点としてはレプリカ段202がある。たとえば、増幅器はレプリカ出力段202を備えてもよい。この例において、プログラム可能比較器203はレプリカ出力段202の出力に結合される。増幅器201からPAの電源端子への電流Iampはレプリカ出力段202において複製されてプログラム可能比較器203の入力へのレプリカ電流を生成してもよい。この手法の1つの利点は、たとえばIampの方向を検知するために消散する電力が少なくなるようにレプリカ出力段が使用する電流はより少なくてもよく、追加のセンス抵抗器を使用しなくてもよいことである。
【００１４】
図3は別の実施形態による例示的なエンベロープトラッキング回路を示す。エンベロープトラッキング信号ETDACは正入力端子上の線形増幅器301において受信される。ETDACは、たとえばデジタルアナログ変換器によって生成されてもよい。線形増幅器301は出力段とレプリカ出力段とを含む。出力段は電圧レベルシフト回路302と、PMOS出力トランジスタMPと、NMOS出力トランジスタMNとを備える。増幅器301の負の入力は出力電圧VAMPがETDACを追跡するように単位利得構成において出力に結合される。電圧Vampは、MPおよびMNのドレインの間のノードにおいて生成され、電力増幅器(PA)350の電源端子に結合される。レプリカ出力段はPMOSトランジスタMP1と、NMOSトランジスタMN1とを備える。レプリカ段の中を流れる電流が出力段の中を流れる電流と実質的に同じになるように、MP1のゲートはMPのゲートに結合され、MN1のゲートはMNのゲートに結合される。一実施形態において、レプリカ段の電流が出力段の電流の数分の1になるように、MP1およびMN1はそれぞれMPおよびMNの大きさの数分の1(たとえば1:N)である。
【００１５】
この例において、レプリカ段の出力は、バッファ306と、1つまたは複数のスイッチ307と、バッファ入力とバッファ出力との間で直列に構成された複数の抵抗構成要素RおよびRhysとを備えるプログラム可能比較器に結合される。バッファは、たとえば直列の複数のCMOSインバータ回路を備えてもよい。バッファの入力はレプリカ段の出力に結合されて出力信号を受信するが、出力信号はこの例においてはIampのスケールダウンバージョンである。バッファおよびフィードバック抵抗器の動作は次のようになる。負から正へのIampの遷移を仮定すると、遷移より前のバッファ306の入力は低くなり、バッファの出力、すなわちスイッチング信号ETDRVもまた低くなる。したがってバッファの出力はバッファ出力においてフィードバック抵抗器をグランドに結合する。Iampが正になると、MPおよびMP1を流れる電流は増加し、MNおよびMN1を流れる電流よりも大きくなる。MP1を流れる電流が入力においてフィードバック抵抗器を駆動し、電圧が増加し始める。MP1を流れる電流がバッファの入力において出力をトリップするのに十分な電圧を生成する場合、バッファは状態を切り替え、バッファの入力および出力は両方とも高くなり、スイッチング信号ETDRVは高くなる。高くなりつつあるETDRVは、スイッチング段トランジスタ309をオンに、トランジスタ310をオフにし、これによりIswはランプアップする(Iswがスイッチング段からの電流であり、インダクタ電流ILにおいても参照されてもよい)。VAMPは増幅器301の単位利得構成によりETDACの値のままである。
【００１６】
Iswがランプアップすると、Iampはランプダウンし始めて特定レベルのVAMPおよびIddを維持する。Iswが増加し続けると、Iampは正から負に切り替わる。ここで、バッファ306の入力は高くなり、バッファの出力もまた高くなる。したがって今度はバッファの出力は出力においてフィードバック抵抗器を高(たとえばVdd)に結合する。Iampが負になると、MPおよびMP1を流れる電流は減少し、MNおよびMN1を流れる電流は増加する。MN1を流れる電流はバッファ入力においてフィードバック抵抗器を流れる電流をシンクし、電圧が減少し始める。MN1を流れる電流がバッファの入力において出力をトリップするのに十分な電圧降下を生じる場合、バッファは状態を切り替え、バッファの入力および出力は両方とも再び低くなり、スイッチング信号ETDRVは低くなる。低くなりつつあるETDRVはスイッチング段トランジスタ309をオフに、トランジスタ310をオンにし、これによりIswはランプダウンする。
【００１７】
スイッチ307などの1つまたは複数のスイッチは抵抗構成要素と並列に構成され、バッファのトリップポイントを調整するためにバッファ入力とバッファ出力との間の抵抗を選択的に変更する。たとえば、スイッチ307が閉じている場合、抵抗Rhysは短絡され、フィードバック抵抗はより小さくなる。フィードバック抵抗がより小さくなると、バッファをトリップするためにレプリカ段から必要とされる電流がより多いので、ヒステリシスウィンドウを増加させる。さらなるヒステリシスを克服しバッファをトリップするために必要な余剰時間によりスイッチング信号のスイッチング周波数が減少する。したがって、減少したフィードバック抵抗はヒステリシスを増加させ、スイッチング周波数を減少させる。他方では、スイッチ307が開いている場合、抵抗Rhysは抵抗Rと直列であり、フィードバック抵抗はより大きくなる。フィードバック抵抗がより大きくなると、バッファをトリップするためにレプリカ段から必要とされる電流がより少ないので、ヒステリシスウィンドウを減少させる。より低いステリシスを克服しバッファをトリップするために必要な時間が減少することによりスイッチング信号のスイッチング周波数が増加する。したがって、増加したフィードバック抵抗はヒステリシスを減少させ、スイッチング周波数を増加させる。
【００１８】
上記の例はスイッチング周波数を変更するためにプログラム可能比較器のヒステリシスウィンドウを変更する1つの例示的な技法を示す。本例は、2つの抵抗器と1つのスイッチとを有する回路を示すが、さらなる抵抗構成要素(たとえばさらなる抵抗器タップ)およびさらなるスイッチを使用できることを理解されたい。他の等価な実装形態は、たとえばトリップポイントを変更するために、抵抗を調整するためのアナログ技法を使用してもよい。アナログおよびデジタルの技法はまた、他の実施形態によるトリップポイントを調整するための閾値またはオフセットも調整してもよい。
【００１９】
この例において、周波数トラッキングはバッファ306のフィードバック抵抗をデジタル的に調整する周波数比較回路によって実施される。たとえば、適合スイッチング制御回路は、VAMPを受信するための増幅器301の出力に結合される入力を有するピークバレー検出器303を含んでもよい。ピークバレー検出器303はエンベロープトラッキング周波数を有する信号を生成する。信号は、たとえば、以下の図4および図5で説明するように、エンベロープトラッキング信号ETおよびVAMPにおいて山および谷の上に生じるパルスを含んでもよい。ピークバレー検出器303の出力はインバータ304を介してフリップフロップ305(ここではDフリップフロップ(DFF))を備える周波数比較回路に結合される。PKVL信号はエンベロープトラッキング周波数を具現する。PKVLはDFF305のリセット入力に結合される。スイッチング周波数を具現するスイッチング信号ETDRVはDFFのクロック入力に結合され、D入力は高(たとえばVdd)に結合される。この例において、Qbar出力(HYS)はスイッチ307に結合されて比較器のヒステリシスを制御し、これによりスイッチング周波数を増加または減少させる。
【００２０】
周波数比較回路の動作および周波数トラッキングは図4および図5を参照して理解することができる。図4は一実施形態によるエンベロープトラッキング回路のための例示的な波形を示す。ここで、VAMPにより具現されるエンベロープトラッキング周波数はインダクタ電流ILにより具現されるスイッチング周波数より小さい。この例において、PKVLはVAMPの山および谷の上に生じるパルスである。エンベロープトラッキング周波数信号PKVLおよびスイッチング周波数信号ETDRVはDFFにおいて比較され、フィードバック抵抗においてスイッチを開閉するために使用され、スイッチング周波数を変更する。DFFのQbar出力はHYSである。HYS = 0はスイッチが開いていることに対応し、これにより大きい抵抗が設定され、スイッチング周波数が増加する。HYS = 1はスイッチが閉じていることに対応し、これによりより小さい抵抗が設定され、スイッチング周波数が減少する。PKVLはDFFをリセットし(Qbar = HYS = 1)、ETDRVは出力に1をクロックする(Qbar = HYS = 0)。したがって、各サイクルにおいてHYSは0に設定され、スイッチング周波数はある時間増加し、次にHYSは1に設定され、スイッチング周波数はある時間減少して平均スイッチング周波数を生成する。この平均化技法は、たとえばスイッチング信号のスイッチング周波数を変更するために複数の期間の間、交互にヒステリシスウィンドウを増加させたり減少させたりするための1つの例示的な機構である。エンベロープトラッキング周波数がスイッチング信号周波数よりも小さいとき、HYSはエンベロープトラッキング周波数とスイッチング信号との間の周波数差に対応する、より長い時間1になる。この周波数差が減少すると(たとえばエンベロープ周波数が増加すると)、ヒステリシスウィンドウの交互の状態(たとえば上述のHYS = 1およびHYS = 0)の間の時間平均は、エンベロープ周波数が増加するにつれスイッチング周波数を増加させる。スイッチング周波数はこのようにしてエンベロープ周波数を追跡する。
【００２１】
図5は一実施形態によるエンベロープトラッキング回路のための例示的な波形を示す。ここで、VAMPにより具現されるエンベロープトラッキング周波数はインダクタ電流ILにより具現されるスイッチング周波数にほぼ等しい。したがって、PKVLの周波数は増加している。この例において、DFFのリセット入力におけるPKVLの周波数は、ETDRVがDFF出力状態を変更するのを防ぐ。HYSは0で保持され、スイッチ307は開のままであり、大きいフィードバック抵抗と、小さいヒステリシスウィンドウと、ETDRVのためのより高いスイッチング周波数とを生じる。
【００２２】
図6は一実施形態によるスイッチング周波数を適合させるための方法を示す。601において、エンベロープトラッキング周波数を有するエンベロープトラッキング信号は増幅器において受信される。増幅器は電力増幅器回路の電源端子に電流と電源電圧とを生成する。602において、増幅器からの出力信号はプログラム可能比較器において受信される。プログラム可能比較器は、スイッチング周波数を有するスイッチング信号を生成する。603において、スイッチング信号はスイッチングレギュレータにおいて受信され、スイッチングレギュレータは電力増幅器回路の電源端子にスイッチング電流を生成する。604において、エンベロープトラッキング周波数を有する第1の信号とスイッチング周波数を有する第2の信号の周波数同士が比較される。プログラム可能比較器は、スイッチング周波数がエンベロープトラッキング周波数を追跡するように、エンベロープトラッキング周波数およびスイッチング周波数に基づいて構成される。
【００２３】
上の記載は、本開示の様々な実施形態を、特定の実施形態の態様がどのように実装される場合があるかについて示した例とともに示す。上の例は、それらの実施形態しかないと見なされるべきではなく、以下の特許請求の範囲によって規定される特定の実施形態の融通性および利点を示すために提示される。上の開示および以下の特許請求の範囲に基づいて、特許請求の範囲によって規定される本開示の範囲から逸脱することなく、他の構成、実施形態、実装形態、および均等物が採用されてもよい。
【符号の説明】
【００２４】
101  線形増幅器、線形レギュレータ段
102  スイッチング段、スイッチングレギュレータ段
103  電力増幅器
201  増幅器
202  レプリカ出力段
203  プログラム可能比較器
204  周波数比較回路
205  駆動回路
206  スイッチングレギュレータスイッチ、PMOSトランジスタ
207  スイッチングレギュレータスイッチ、NMOSトランジスタ
208  インダクタ
250  電力増幅器回路
301  線形増幅器
302  電圧レベルシフト回路
303  ピークバレー検出器
304  インバータ
305  フリップフロップ
306  バッファ
307  スイッチ
309  スイッチング段トランジスタ
310  トランジスタ
350  電力増幅器
RXBN  レシーババンドノイズ
PA  電力増幅器
ET  エンベロープトラッキング信号
ETDAC  エンベロープトラッキング信号
VAMP  出力電圧
Vamp  電圧
Iamp  電流
Vdd  電源電圧
Idd  電源電流
Isw  電流
DRV  スイッチング信号
ETDRV  スイッチング信号、スイッチング周波数信号
MP  PMOS出力トランジスタ
MN  NMOS出力トランジスタ
MP1  PMOSトランジスタ
MN1  NMOSトランジスタ
R  抵抗構成要素、抵抗
Rhys  抵抗構成要素、抵抗
IL  インダクタ電流
DFF  Dフリップフロップ
PKVL  エンベロープトラッキング周波数信号
HYS  Qbar出力
【図１】
2018513613.tif 000003
【図２】
2018513613.tif 000004
【図３】
2018513613.tif 000005
【図４】
2018513613.tif 000006
【図５】
2018513613.tif 000007
【図６】
2018513613.tif 000008
【国際調査報告】
2018513613.tif 000009
2018513613.tif 000010