(57)【要約】  テストストリップ上の生理学的流体試料の検体を通るテストストリップ電流を判定するための検体測定システム及び方法。システムは、テストストリップの電極の両端に電圧バイアスを形成する可変参照直流電圧源及び固定参照直流電圧源を含む。またシステムは、キャパシタ及び演算増幅器を備える、積分回路を含むことができる。一実施形態では、バイアス電流回路が、バイアス電流抵抗器ネットワークを含み、バイアス電流を提供する。別の実施形態では、システムは、積分回路をリセットするように構成された積分回路トランジスタスイッチを含むことができる。【選択図】図２
2018503075.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極及び第２の電極を備えるテストストリップ上の生理学的流体試料の検体を通るテストストリップ電流を判定するための検体測定システムであって、
前記テストストリップを受容するように構成されたテストストリップポートコネクタであって、前記第１の電極に電気的に接続するように構成された第１の電気接点、及び前記第２の電極に電気的に接続するように構成された第２の電気接点を備える、テストストリップポートコネクタと、
キャパシタ及び演算増幅器を備える、積分回路であって、前記キャパシタの第１の端部が、前記演算増幅器の反転入力における第１のノードに電気的に接続され、前記キャパシタの第２の端部が、前記演算増幅器の出力における第２のノードに電気的に接続されている、積分回路と、
前記テストストリップポートコネクタの前記第１の電気接点に電気的に接続された可変参照直流電圧源と、
前記演算増幅器の非反転入力に電気的に接続された固定参照直流電圧源であって、テストストリップコネクタの前記第２の電気接点が、前記演算増幅器の反転入力における前記第１のノードに電気的に接続され、前記固定参照直流電圧源及び前記可変参照直流電圧源が、前記テストストリップポートコネクタの前記第１の電気接点及び前記第２の電気接点にわたって電圧バイアスを形成するように構成されている、固定参照直流電圧源と、
前記第１のノードと接地との間に電気的に接続されたバイアス電流回路であって、バイアス電流抵抗器ネットワークを備え、前記バイアス電流抵抗器ネットワークを通ってバイアス電流を提供するように構成されたバイアス電流回路と、
前記第２のノードにおける前記演算増幅器の出力における電圧を、前記第２のノードにおける前記演算増幅器の出力に電気的に接続されたアナログデジタル変換器を介して測定するように構成されたプロセッサであって、測定電圧に基づいて前記テストストリップ電流を判定するように構成されたプロセッサと、
を備える、検体測定システム。
【請求項２】
前記バイアス電流抵抗器ネットワークが、第１のバイアス電流抵抗器と、前記第１のバイアス電流抵抗器と直列の第２のバイアス電流抵抗器と、前記第２のバイアス電流抵抗器にわたって並列に接続されたバイアス電流抵抗器ネットワークトランジスタスイッチと、を備える、請求項１に記載の検体測定システム。
【請求項３】
前記プロセッサが、前記バイアス電流抵抗器ネットワークトランジスタスイッチに電気的に接続されたバイアス電流回路抵抗器ネットワーク制御出力を更に備え、前記バイアス電流回路抵抗器ネットワーク制御出力が、前記バイアス電流抵抗器ネットワークトランジスタスイッチを開閉するように構成されている、請求項２に記載の検体測定システム。
【請求項４】
前記バイアス電流抵抗器ネットワークトランジスタスイッチが、エンハンスメント型ＮチャネルＭＯＳＦＥＴを備え、ドレイン（Ｄ）が、前記第２のバイアス電流抵抗器の第１の端部に電気的に接続され、ソース（Ｓ）が、前記第２のバイアス電流抵抗器の第２の端部に電気的に接続されている、請求項２に記載の検体測定システム。
【請求項５】
前記プロセッサが、前記エンハンスメント型ＮチャネルＭＯＳＦＥＴのゲート（Ｇ）に電気的に接続されたバイアス電流回路抵抗器ネットワーク制御出力を更に備え、前記バイアス電流回路抵抗器ネットワーク制御出力が、前記エンハンスメント型ＮチャネルＭＯＳＦＥＴを開閉するように構成されている、請求項４に記載の検体測定システム。
【請求項６】
前記バイアス電流回路が、前記バイアス電流回路を前記第１のノードに接続し、及び前記第１のノードから切断するように構成されたバイアス電流回路トランジスタスイッチを備える、請求項１に記載の検体測定システム。
【請求項７】
前記キャパシタにわたって並列に接続された積分回路トランジスタスイッチを更に備え、前記積分回路トランジスタスイッチが、前記積分回路をリセットするように構成されている、請求項１に記載の検体測定システム。
【請求項８】
前記積分回路トランジスタスイッチが、エンハンスメント型ＮチャネルＭＯＳＦＥＴを備え、ソース（Ｓ）が、前記キャパシタの第１の端部に電気的に接続され、ドレイン（Ｄ）が、前記キャパシタの第２の端部に電気的に接続されている、請求項７に記載の検体測定システム。
【請求項９】
第１の電極及び第２の電極を備えるテストストリップ上の生理学的流体試料の検体を通るテストストリップ電流を判定するための検体測定システムであって、
前記テストストリップを受容するように構成されたテストストリップポートコネクタであって、前記第１の電極に電気的に接続するように構成された第１の電気接点、及び前記第２の電極に電気的に接続するように構成された第２の電気接点を備える、テストストリップポートコネクタと、
キャパシタ及び演算増幅器を備える、積分回路であって、前記キャパシタの第１の端部が、前記演算増幅器の反転入力における第１のノードに電気的に接続され、前記キャパシタの第２の端部が、前記演算増幅器の出力における第２のノードに電気的に接続されている、積分回路と、
前記テストストリップポートコネクタの前記第１の電気接点に電気的に接続された可変参照直流電圧源と、
前記演算増幅器の非反転入力に電気的に接続された固定参照直流電圧源であって、テストストリップコネクタの前記第２の電気接点が、前記演算増幅器の反転入力における前記第１のノードに電気的に接続され、前記固定参照直流電圧源及び前記可変参照直流電圧源が、前記テストストリップポートコネクタの前記第１の電気接点及び前記第２の電気接点にわたって電圧バイアスを形成するように構成されている、固定参照直流電圧源と、
前記キャパシタにわたって並列に接続された積分回路トランジスタスイッチであって、前記積分回路をリセットするように構成されている、積分回路トランジスタスイッチと、
前記第２のノードにおける前記演算増幅器の出力における電圧を、前記第２のノードにおける前記演算増幅器の出力に電気的に接続されたアナログデジタル変換器を介して測定するように構成されたプロセッサであって、測定電圧に基づいて前記テストストリップ電流を判定するように構成されたプロセッサと、
を備える、検体測定システム。
【請求項１０】
前記プロセッサが、前記積分回路トランジスタスイッチに電気的に接続された積分回路リセット制御出力を更に備え、前記積分回路リセット制御出力は、前記積分回路トランジスタスイッチを開閉するように構成されている、請求項９に記載の検体測定システム。
【請求項１１】
前記積分回路トランジスタスイッチが、エンハンスメント型ＮチャネルＭＯＳＦＥＴを備え、ドレイン（Ｄ）が、前記キャパシタの第１の端部に電気的に接続され、ソース（Ｓ）が、前記キャパシタの第２の端部に電気的に接続されている、請求項１０に記載の検体測定システム。
【請求項１２】
前記プロセッサが、前記エンハンスメント型ＮチャネルＭＯＳＦＥＴのゲート（Ｇ）に電気的に接続された積分回路リセット制御出力を更に備え、前記積分回路リセット制御出力が、前記エンハンスメント型ＮチャネルＭＯＳＦＥＴを開閉するように構成されている、請求項１１に記載の検体測定システム。
【請求項１３】
前記第１のノードと接地との間に電気的に接続されたバイアス電流回路を更に備え、前記バイアス電流回路が、バイアス電流抵抗器ネットワークを備え、前記バイアス電流回路が、前記バイアス電流抵抗器ネットワークを通るバイアス電流を提供するように構成されている、請求項９に記載の検体測定システム。
【請求項１４】
前記バイアス電流抵抗器ネットワークが、第１のバイアス電流抵抗器と、前記第１のバイアス電流抵抗器と直列の第２のバイアス電流抵抗器と、前記第２のバイアス電流抵抗器にわたって並列に接続されたバイアス電流抵抗器ネットワークトランジスタスイッチと、を備える、請求項１３に記載の検体測定システム。
【請求項１５】
前記バイアス電流抵抗器ネットワークトランジスタスイッチが、エンハンスメント型ＮチャネルＭＯＳＦＥＴを備え、ドレイン（Ｄ）が、前記第２のバイアス電流抵抗器の第１の端部に電気的に接続され、ソース（Ｓ）が、前記第２のバイアス電流抵抗器の第２の端部に電気的に接続されている、請求項１４に記載の検体測定システム。
【請求項１６】
前記バイアス電流回路が、前記バイアス電流回路を前記第１のノードに接続し、及び前記第１のノードから切断するように構成されたバイアス電流回路トランジスタスイッチを備える、請求項１３に記載の検体測定システム。
【請求項１７】
前記バイアス電流回路トランジスタスイッチが、ＭＯＳＦＥＴ及びＦＥＴスイッチのうちの一方を備える、請求項１６に記載の検体測定システム。
【請求項１８】
検体測定システムを使用してテストストリップ上の生理学的流体試料の検体を通るテストストリップ電流を判定するための方法であって、前記検体測定システムが、プロセッサ、テストストリップポートコネクタ、積分回路、及びバイアス電流回路を備え、前記方法が、
前記バイアス電流回路を通る第１のバイアス電流を発生させることであって、前記バイアス電流回路が、第１のバイアス電流抵抗器を備える、発生させることと、
前記プロセッサを使用して第１の時間における前記積分回路の第１の出力電圧を測定することと、
前記プロセッサを使用して第２の時間における前記積分回路の第２の出力電圧を測定することと、
前記プロセッサを使用して、前記第１の時間における前記第１の出力電圧と前記第２の時間における前記第２の出力電圧との間の差に基づいて、前記第１のバイアス電流を用いて前記テストストリップ電流を判定することと、を含む、方法。
【請求項１９】
プロセッサを使用して、前記第１のバイアス電流を用いて測定した前記テストストリップ電流が所定の範囲内にあるか否かを判定することと、
前記プロセッサを使用して、第１のバイアス電流を用いて測定した前記テストストリップ電流が所定の範囲内にある場合に、前記プロセッサを使用して前記積分回路をリセットすることと、
前記プロセッサを使用して、前記バイアス電流回路を、第２のバイアス電流抵抗器と直列に前記第１のバイアス電流抵抗器を備えるように構成することと、
前記バイアス電流回路を通る第２のバイアス電流を発生させることであって、前記第２のバイアス電流が、前記第１のバイアス電流よりも低い、発生させることと、
前記プロセッサを使用して、第３の時間における前記積分回路の第３の出力電圧を測定することと、
前記プロセッサを使用して、第４の時間における前記積分回路の第４の出力電圧を測定することと、
前記プロセッサを使用して、前記第３の時間における前記第３の出力電圧と前記第４の時間における前記第４の出力電圧との間の差に基づいて、前記第２のバイアス電流を用いて前記テストストリップ電流を判定することと、を更に含む、請求項１８に記載の方法。
【請求項２０】
前記プロセッサを使用して、前記積分回路の第１の出力電圧を測定する工程の前に、前記積分回路をリセットすることを更に含む、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する主題は、概して、医療機器の分野、具体的には、生理学的流体試料の検体を測定するための検体測定システム、及び関連方法に関する。
【背景技術】
【０００２】
生理学的流体試料中の検体の判定（例えば、検出又は濃度測定）は、医療分野において特に関心のあることである。例えば、尿、血液、血漿、又は間質液の試料中のグルコース、ケトン体、コレステロール、リポタンパク質、トリグリセリド、アセトアミノフェン、又はグリコシル化ヘモグロビン（ＨｂＡ１ｃ）濃度を判定することが望ましい可能性がある。このような判定は、バイオセンサ（例えば、使い捨ての電気化学式テストストリップ）と検体メータとの組み合わせを用いて実現することができる。
【０００３】
例えば、糖尿病の患者は従来、検体メータ及びテストストリップを用いて自分の血糖を試験している。テストストリップは通常、検体メータと嵌まり合うための電気接点、試薬（例えば、酵素グルコースオキシダーゼ（ＧＯ）とメディエータ）を収容する試料室、及び少なくとも２つの電極を含んでいる。メディエータ（例えばフェリシアニド）は、酵素から電子を受け取って、そして電極に電子を供与する化合物である。試験を始めるために、テストストリップを検体メータに挿入して、ユーザは血液試料を試料室に加える。検体メータは次に、電圧を電極に印加して、グルコースの酸化を起こしてグルコン酸にすることを、グルコースオキシダーゼの酸化形（「酸化型酵素」とも称される）を用いて行う。酸化型酵素は、その還元状態に変換される（すなわち、「還元酵素」）。次に、酸化されたメディエータ又はフェリシアニドとの反応によって、還元酵素を再酸化して酸化型酵素に戻す。還元酵素を再生してその酸化状態（すなわち、酸化型酵素）に戻す間、酸化されたメディエータ（又はフェリシアニド）は還元されて、還元型メディエータ（又はフェロシアニド）になる。
【０００４】
前述した反応が、２つの電極の間に電圧バイアスを印加して行われると、試験電流が、電極表面における還元型メディエータの電気化学的な再酸化によって形成される。理想的な環境では、前述した化学反応中に形成されるフェロシアニドの量は、電極間に位置する試料中のグルコースの量に正比例するため、発生する試験電流は、試料のグルコース含有量に比例するであろう。試料中のグルコースの濃度が上昇するにつれて、形成される還元型メディエータの量もまた増加し、それ故に、還元型メディエータの再酸化から生じる試験電流とグルコース濃度との間には直接的な関係がある。具体的には、電気的界面にわたる電子の移動によって、試験電流の流れが生じる（酸化されるグルコース１モルにつき２モルの電子）。したがって、グルコースの導入によりもたらされる試験電流は、グルコース信号と称され得る。検体メータは、結果として生じる電流を測定し、電流に基づいてグルコース濃度を計算する。検体メータ中のプロセッサが次に、ユーザの血糖（例えば、ｍｇグルコース／ｄＬの血液、又はｍｍｏｌグルコース／Ｌの血液）を、結果として生じる電気信号を用いて判定することができる。試験が終了した後、テストストリップは処分することができる。
【０００５】
用途によっては、検体メータは、テストストリップ間の固定電圧バイアスを用いた広ダイナミックレンジの電位テストストリップ電流測定を必要とし得る。これらの要求されたより広いダイナミックレンジのテストストリップ電流測定によって、電位テストストリップ電流の範囲にわたる低電流測定分解能の要求される精度を満足することがより困難になる。典型的な、より低コストのマイクロコントローラには、１２ビットアナログデジタル変換器（ＡＤＣ）のみが含まれているため、所望される分解能に対して要求される検体−検出回路構成には、多段（例えば、いくつかの増幅器回路）が含まれていなければならず、追加の電子部品が追加の費用で必要となる。これらの検体メータは一日中繰り返して用いることが意図されているため、このようなメータは、ユーザが携帯中に負担を感じないように、可能な限り小さいことが望ましい。そのため、追加の電子部品に対する必要性はそれほど望ましくない。加えて、これらの検体メータは一般的に、携帯性が得られるようにバッテリパワー上で動作するため、要求される精度及び測定分解能を提供すると同時に、このようなメータの電池寿命は検体−検出回路構成を最小限にすることによって延長されていることも望ましい。
【０００６】
上述の説明は単に、一般的な背景情報のために提供されており、請求される主題の範囲を判定する際の助けとして用いることは意図されていない。
【０００７】
本発明の特徴を理解することができる様態である、本発明の詳細な説明は、その一部が添付図面に例示されている、ある特定の実施形態を参照することによって行われ得る。しかしながら、図面が例示するのは本発明のある特定の実施形態のみであり、したがって、本発明の範囲は他の同等に有効な実施形態を包含しているため、その範囲を限定していると考えてはならないことに留意されたい。図面は必ずしも一定の比率ではなく、本発明のある実施形態の特徴を例示するときに強調が全般的になされている。図面では、種々の図の全体を通して同様の数字を用いて同様の部分を示している。このため、本発明を更に理解するために、図面と併せて読まれる以下の詳細な説明を参照することができる。
【図面の簡単な説明】
【０００８】
【図１Ａ】検体メータを含む典型的な検体測定システムの図を例示する。
【図１Ｂ】図１Ａに示す典型的な検体メータの典型的なデータ管理ユニットのブロック図を例示する。
【図２】典型的な検体測定システムにおける典型的なプロセッサ、テストストリップポートコネクタ（ＳＰＣ）、及びアナログフロントエンド（ＡＦＥ）サブシステムの概略図を例示する。
【図３】図２の典型的な検体測定システムにおいて用いる典型的なバイアス電流回路抵抗器ネットワークの概略図を例示する。
【図４Ａ】図２の典型的な検体測定システムによって測定された３つの異なるテストストリップ電流に対する出力電圧対時間の典型的なプロットを例示する。
【図４Ｂ】図２の典型的な検体測定システムによって測定された３つの異なるテストストリップ電流に対する出力電圧対時間の典型的なプロットを例示する。
【図４Ｃ】図２の典型的な検体測定システムによって測定された３つの異なるテストストリップ電流に対する出力電圧対時間の典型的なプロットを例示する。
【図５】図２及び３の典型的な検体測定システムによって測定されたテストストリップ電流を判定するための典型的な方法のフロー図を例示する。
【図６】別の典型的な検体測定システムにおける典型的なプロセッサ、テストストリップポートコネクタ（ＳＰＣ）、及びアナログフロントエンド（ＡＦＥ）サブシステムの概略図を例示する。
【図７】データ処理システムのコンポーネントを示すハイレベル図である。
【発明を実施するための形態】
【０００９】
以下の説明は、ある特定の典型的な実施形態による典型的な検体測定システムに関するものであり、図面を参照して読まなければならない。詳細な説明は、本発明の原理を限定ではなく、一例として例証するものである。本説明によって、当業者が本発明を作製し、用いることができることが明らかであり、本説明では、本発明のいくつかの実施形態、適合、変形、代替案、及び用途について説明する。
【００１０】
図１Ａは、検体メータ１０を含む典型的な検体測定システム１００の略図を例示する。図１Ｂは、図１Ａに示す典型的な検体メータ１０の典型的なデータ管理ユニット１４０のブロック図を例示する。検体メータ１０は、データ管理ユニット１４０を保持し、更に、バイオセンサを受容するためにサイズ決定されるストリップポート開口部２２を含む、メータハウジング１１によって画定される。一実施形態によれば、検体メータ１０は、血糖値計であってもよく、バイオセンサは、血糖測定を行うためにストリップポート開口部２２内に挿入される、検体（例えば、グルコース）テストストリップ２４の形態で提供される。検体メータ１０は、図１Ａに例示したように複数のユーザインターフェースボタン１６と、ディスプレイ１４と、を更に含む。所定の数の検体テストストリップ２４を、メータハウジング１１に保存してもよく、血糖試験で用いるようにアクセス可能にしてもよい。複数のユーザインターフェースボタン１６は、データ入力を可能にし、データ出力を促し、ディスプレイ１４に提示されるメニューをナビゲートし、コマンドを実行するように構成され得る。出力データは、ディスプレイ１４上に提示された検体濃度を表す値を含んでもよい。個人の日常の生活習慣に関連した入力情報には、食物の摂取、薬の使用、健康診断の実施、並びに患者の一般的な健康状態及び運動レベルが含まれ得る。これらの入力を、ディスプレイ１４上に示されるプロンプトを介して要求することができ、また検体メータ１０のメモリモジュール１０１（図１Ｂ）内に記憶することができる。具体的には、この例示的な実施形態によれば、ユーザインターフェースボタン１６は、例えば上下矢印のようなマーク、「ＯＫ」というテキスト文字等を含み、これにより、ユーザを、ディスプレイ１４に表示されるユーザインターフェースを介して、ナビゲート可能になる。ボタン１６は本明細書では別個のスイッチとして示されているが、仮想ボタンを備えたディスプレイ１４上のタッチスクリーンインターフェースが利用されてもよい。
【００１１】
検体測定システム１００の電子部品を、例えば、メータハウジング１１内に位置し、かつ本明細書で説明するシステムのデータ管理ユニット（ＤＭＵ）１４０を形成する、プリント回路基板上に配置することができる。図１Ｂは、単純化された概略形態で、この実施形態の目的に対してメータハウジング１１内に配置された電子サブシステムの一部を例示する。典型的なデータ管理ユニット１４０は、マイクロプロセッサの形態のプロセッサ１２２、マイクロコントローラ、特定用途向け集積回路（「ＡＳＩＣ」）、混合信号プロセッサ（「ＭＳＰ」）、フィールドプログラマブルゲートアレイ（「ＦＰＧＡ」）、又はそれらの組み合わせを含んでおり、後述されるプリント回路基板上に含まれるか又はそれに接続される種々の電子モジュールに電気的に接続されている。例えば、一実施形態では、プロセッサ１２２は、混合信号マイクロプロセッサ（ＭＳＰ）の形態で入手可能である（例えば、超低パワーマイクロコントローラのＴｅｘａｓ  Ｉｎｓｔｒｕｍｅｎｔｓ  ＭＳＰ  ４３０ファミリーなど）。別の実施形態では、プロセッサ１２２は、３２ビットＲＩＳＣマイクロコントローラとすることができる。
【００１２】
プロセッサ１２２は、例えば、テストストリップポートコネクタ１０４（「ＳＰＣ」）に、アナログフロントエンド（「ＡＦＥ」）サブシステム１２５を介して電気的に接続されている。例示した実施形態では、プロセッサ１２２は、マイクロコントローラである。ＡＦＥサブシステム１２５は、血糖試験中、ストリップポートコネクタ１０４に電気的に接続される。選択した検体濃度を測定するために、ＡＦＥサブシステム１２５は、生理学的流体試料（例えば、血液試料）が配置された検体テストストリップ２４の電極間の抵抗を検出し、電流測定値をデジタル形式に変換して、ディスプレイ１４上に提示する。プロセッサ１２２は、ストリップポートコネクタ１０４、ＡＦＥサブシステム１２５から入力を受信するように構成することができ、また電流測定機能の一部を実行してもよい。検体テストストリップ２４は、電気化学的グルコーステストストリップの形態であり得る。検体テストストリップ２４は、１つ以上の作用電極をテストストリップ２４の一方の端部において含むことができる。検体テストストリップ２４はまた、複数の電気コンタクトパッドをテストストリップ２４の第２の端部に含むことができ、各電極は、少なくとも１つの電気コンタクトパッドと電気通信状態にすることができる。ストリップポートコネクタ１０４は、電気コンタクトパッドと電気的にインターフェースし、電極と電気通信を形成するように構成されてもよい。ＳＰＣ  １０４は、検体テストストリップ２４をＳＰＣ  １０４内にスライドさせて、解放可能に保持し、またテストストリップ電極にも電気的に接続することができるように配列されている、バネ接点を含むことができる。代替的に、ＳＰＣ  １０４は、選択的及び取り外し可能に電気接続を行うためのポゴピン、はんだバンプ、ピン、若しくは他のレセプタクル、ジャック、又は他のデバイスを含むことができる。
【００１３】
検体テストストリップ２４は、テストストリップ２４内の１つ以上の電極上に配置された試薬層を含むことができる。試薬層は、酵素及びメディエータを含むことができる。試薬層での使用に好適な例示的な酵素としては、グルコースオキシダーゼ、グルコースデヒドロゲナーゼ（補酵素ピロロキノリンキノン補因子「ＰＱＱ」を伴う）、及びグルコースデヒドロゲナーゼ（補酵素フラビンアデニンジヌクレオチド補因子「ＦＡＤ」を伴う）が挙げられる。試薬層での使用に好適な例示的なメディエータとしては、フェリシアニドが挙げられ、この場合、酸化型である。試薬層は、グルコースを酵素的副産物に物理的に変換させ、そのプロセスでグルコース濃度に比例した所定量の還元型メディエータ（例えば、フェロシアニド）を生成するように構成することができる。この後、作用電極を使用して、還元型調節物質の濃度を電流の形態で測定することができる。次に、プロセッサ１２２は、電流量をグルコース濃度に変換することができる。このような電流測定を実行する例示的な検体メータは、本出願において十分に記載されているかのように本明細書に組み込まれる、「Ｓｙｓｔｅｍ  ａｎｄ  Ｍｅｔｈｏｄ  ｆｏｒ  Ｍｅａｓｕｒｉｎｇ  ａｎ  Ａｎａｌｙｔｅ  ｉｎ  ａ  Ｓａｍｐｌｅ」と題された、米国特許出願公開第ＵＳ  １２５９／０３０１８９９  Ａ１号に記載されている。
【００１４】
ディスプレイプロセッサ及びディスプレイバッファを含み得る、ディスプレイモジュール１１９は、出力データ（例えば、試験結果、又は試験結果に関係する他の情報）を受信して表示するために、及びプロセッサ１２２の制御下でユーザインターフェース入力オプションを表示するために、通信インターフェース１２３を介してプロセッサ１２２に電気的に接続されている。一実施形態では、ディスプレイモジュールは、ＬＣＤスクリーンである。
【００１５】
メニューオプション等のユーザインターフェースの構造は、ユーザインターフェースモジュール１０３に保存されており、血糖測定システム１００のユーザにメニューオプションを示すためにプロセッサ１２２によってアクセス可能である。音声モジュール１２０は、ＤＭＵ  １４０によって受信又は記憶された音声データを出力するためのスピーカ１２１を含む。音声出力は、例えば通知、注意、及び警告を含んでもよく、あるいは、ディスプレイ１４に表示されるディスプレイデータと併せて再生される音声データを含んでもよい。このような保存された音声データにプロセッサ１２２がアクセスして、適切な時間に再生データとして実行することができる。音声出力のボリュームはプロセッサ１２２によって制御されており、ボリューム設定を設定モジュール１０５内に、プロセッサ１２２によって判定されたとおりか又はユーザによって調整されたとおりに保存することができる。ボタンモジュール１０２は、ユーザインターフェースボタン１６を介して入力を受信し、これは、処理されて、通信インターフェース１２３を介してプロセッサ１２２に送信される。プロセッサ１２２は、血糖測定の日付及び時間を記録するためにプリント回路基板に接続されたデジタル時刻時計に電気的にアクセスし得、日付及び時間は次に、アクセスされ、アップロードされ、又は必要に応じて後で表示されてもよい。
【００１６】
ディスプレイ１４は代替的に、バックライトを含むことができ、その輝度は、光源制御モジュール１１５を介してプロセッサ１２２によって制御されてもよい。同様に、ユーザインターフェースボタン１６は、ボタンの光出力を制御するためにプロセッサ１２２に電気的に接続されている、ＬＥＤ光源を用いて照明されてもよい。光源モジュール１１５は、ディスプレイバックライト及びプロセッサ１２２に電気的に接続されている。すべての光源の初期設定の輝度設定、並びにユーザによって調整された設定は、プロセッサ１２２によってアクセス可能であり調整可能である、設定モジュール１０５に保存される。
【００１７】
メモリモジュール１０１が、限定することなく、揮発性ランダムアクセスメモリ（「ＲＡＭ」）１１２、不揮発性のメモリ１１３（読み出し専用メモリ（「ＲＯＭ」）又はフラッシュメモリを備えてもよい）、及び外部の携帯型メモリデバイスに例えばＵＳＢデータポートを介して電気的に接続するための回路１１４を含んでおり、通信インターフェース１２３を介してプロセッサ１２２に電気的に接続されている。外部メモリデバイスとしては、サムドライブに収容されたフラッシュメモリデバイス、可搬性ハードディスクドライブ、データカード、又は任意の他の形態の電子記憶デバイスを含んでもよい。オンボードメモリは、以下で説明されるように、検体メータ１０を動作させるためにプロセッサ１２２によって実行されるプログラムの形態で、種々の埋め込まれたアプリケーション及び保存されたアルゴリズムを含むことができる。またボードメモリを用いて、関連する日付及び時間を含む、ユーザの血糖測定の履歴を記憶することができる。以下に記載される検体メータ１０又はデータポート１３の無線通信機能を用いて、このような測定データは、有線又は無線送信を介して接続されたコンピュータ又は他の処理デバイスに送信されてもよい。
【００１８】
無線モジュール１０６は、１つ以上の内部アンテナ１０７を介して無線デジタルデータ送信及び受信を行うための送受信回路を含んでいてもよく、また通信インターフェース１２３を介してプロセッサ１２２に電気的に接続されている。無線送受信回路は、集積回路チップ、チップセット、プロセッサ１２２を介して実施可能なプログラマブル機能、又はそれらの組み合わせの形態であってもよい。無線送受信回路の各々は、異なる無線送信規格に準拠する。例えば、無線送受信回路１０８は、ＷｉＦｉ（登録商標）として知られているワイヤレスローカルエリアネットワークＩＥＥＥ  ８０２．１１の規格に準拠してもよい。送受信回路１０８は、検体メータ１０に近接するＷｉＦｉ（登録商標）アクセスポイントを検出するとともに、検出したそのＷｉＦｉ（登録商標）アクセスポイントからデータを送受信するように構成されてもよい。無線送受信回路１０９は、Ｂｌｕｅｔｏｏｔｈ（登録商標）プロトコル又はＢｌｕｅｔｏｏｔｈ（登録商標）  Ｌｏｗ  Ｅｎｅｒｇｙプロトコルに準拠していてもよく、また検体メータ１０に近接するＢｌｕｅｔｏｏｔｈ（登録商標）「ビーコン」（例えば、スマートフォン又は他のマスタデバイス）から送信されるデータを検出して処理するように構成されている。無線送受信回路１１０は、近距離無線通信（「ＮＦＣ」）標準に準拠していてもよく、また、例えば検体メータ１０（又は他のメータデバイスであって検体メータ１０からデータを受信するように構成されたもの）に近接する小売業者における販売端末のＮＦＣ準拠点と無線通信を確立するように構成されている。無線送受信回路１１１は、移動体通信ネットワークとの移動体通信用の回路を備えてもよく、利用可能な移動体通信タワーを検出して、それにリンクするように構成されている。
【００１９】
電源モジュール１１６が、メータハウジング１１内のすべてのモジュールとプロセッサ１２２とに電気的に接続されて、それらに電力を供給している。電源モジュール１１６は、標準又は充電式電池１１８を備えてもよいか、又はＡＣ電源１１７を、検体メータ１０がＡＣ電力源又は電力を提供するＵＳＢ接続部に電気的に接続されたときに起動してもよい。また電源モジュール１１６は、通信インターフェース１２３を介してプロセッサ１２２に電気的に接続されており、そのため、プロセッサ１２２は、電源モジュール１１６のバッテリパワーモードに残存する電力レベルをモニタすることができる。
【００２０】
図２は、典型的な検体測定システム２００における典型的なプロセッサ２２２、テストストリップポートコネクタ（ＳＰＣ）１０４、及びアナログフロントエンド（ＡＦＥ）サブシステム２２５の概略図を例示する。前述したように、プロセッサ２２２は、ＡＦＥサブシステム２２５を介してＳＰＣ  １０４に電気的に接続されている。ＡＦＥサブシステム２２５は、ＳＰＣ  １０４に電気的に接続されている。一実施形態では、検体テストストリップ２４は第１の（動作）電極２０１及び第２の（参照）電極２０２を、検体テストストリップ２４の一方の端部に有している。検体テストストリップ２４はまた、第１の電極２０１に電気的に接続された第１のコンタクトパッド２０３と、第２の電極２０２に電気的に接続された第２のコンタクトパッド２０４とを含んでいる。ＳＰＣ  １０４は、検体テストストリップ２４がＳＰＣ  １０４内に挿入されたときに第１の電極２０１に（第１のコンタクトパッド２０３を介して）電気的に接続するための第１の電気接点２０５を含むことができ、また検体テストストリップ２４がＳＰＣ  １０４内に挿入されたときに第２の電極２０２に（第２のコンタクトパッド２０４を介して）電気的に接続するための第２の電気接点２０６を含むことができる。一実施形態では、ＳＰＣ  １０４上のこれらの電気接点２０５、２０６を、検体テストストリップ２４が挿入されたときに電気接点２０５、２０６を電気的に短絡させるように構成された突起物として形成することができ、これによって、検体テストストリップ２４がＳＰＣ  １０４内に挿入されたことを示す、プロセッサ２２２に送信される信号を発生させることができる。生理学的流体試料を、検体テストストリップ２４内の２つの電極２０１、２０２間に画定された試料セル内に配置する前は、２つの電極２０１、２０２間に開回路がある。生理学的流体試料が検体テストストリップ２４及び試料セルに加えられると、試料は、電極２０１、２０２の物理的及び電気的に橋渡しをして、電極２０１、２０２間のテストストリップ電流（ＩＳＴＲＩＰ）に対する電流伝導経路になる。
【００２１】
図２に示すように、検体テストストリップ２４の第１の（動作）電極２０１は、ＳＰＣ１０４の第１の電気接点２０５を介して可変参照ＤＣ（直流）電圧源（Ｖ２）２１２に電気的に接続されている。図２に示す実施形態では、アナログ可変参照ＤＣ電圧源（Ｖ２）２１２は、プロセッサ２２２のデジタルアナログ変換器（ＤＡＣ）２１１によって提供されている。別の実施形態では、バッファされたスイッチングされた抵抗器対を、ＤＡＣの代わりに用いることができる。固定参照ＤＣ電圧源（Ｖ１）２３１が、演算増幅器（Ｕ１）２３２の非反転入力（＋）に電気的に接続されている。演算増幅器は、Ｔｅｘａｓ  ＩｎｓｔｒｕｍｅｎｔｓからのモデルＴＬＶ２７６１（計測器タイプ、低電圧オフセット、低入力バイアス電流、低供給電流）とすることができる。可変参照ＤＣ電圧源（Ｖ２）２１２及び固定参照ＤＣ電圧源（Ｖ１）２３１は、プロセッサ２２２のＤＡＣによって、又はプロセッサ２２２から独立して提供することができる。
【００２２】
検体テストストリップ２４の第２の（参照）電極２０２は、演算増幅器（Ｕ１）２３２の反転入力（−）に、ＳＰＣ  １０４の第２の電気接点２０６を介して、第１のノード２９１を通して電気的に接続されており、第２の電極２０２における固定参照ＤＣ電圧源（Ｖ１）を提供する。したがって、検体テストストリップ２４の電極２０１、２０２（並びにＳＰＣ  １０４の第１の電気接点２０５及び第２の電気接点２０６）間の電圧バイアス（ＶＢ）は、固定参照ＤＣ電圧源（Ｖ１）２３１と可変参照ＤＣ電圧源（Ｖ２）２１２との間の差である（すなわち、ＶＢ＝Ｖ１−Ｖ２）。一実施形態では、固定参照ＤＣ電圧源（Ｖ１）２３１は、＋６００ｍＶ（０．６０Ｖ）とすることができる。例えば、−２００ｍＶ〜＋６００ｍＶの検体テストストリップ２４間の可変ＤＣ電圧バイアス（ＶＢ）が所望される場合、可変参照ＤＣ電圧源（Ｖ２）２１２は、＋８００ｍＶ〜０．０ｍＶの範囲のＤＣ電圧を提供することができる。実行可能な命令を含む、ソフトウェアプログラム２１９（メモリモジュール１０１（図１Ｂ）に保存されたデータの一部として）をプロセッサ２２２が用いて、可変参照ＤＣ電圧源（Ｖ２）２１２の電圧を特定して、所望される電圧バイアス（ＶＢ）を検体テストストリップ２４間に提供することができる。
【００２３】
図２に示し、また前述したように、固定参照ＤＣ電圧源（Ｖ１）２３１は、演算増幅器（Ｕ１）２３２の非反転入力（＋）に電気的に接続され、一方で、検体テストストリップ２４の第２の（参照）電極２０２は、第１のノード２９１を通して演算増幅器（Ｕ１）２３２の反転入力（−）に電気的に接続されている。演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）は、第２のノード２９２に電気的に接続されている。第２のノード２９２は、プロセッサ２２２のアナログデジタル変換器（ＡＤＣ）２１６に電気的に接続されて、演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）を測定する。ＡＤＣ  ２１６は、プロセッサ２２２によって、又はプロセッサ２２２から独立して提供することができる。キャパシタ（Ｃ１）２３３が演算増幅器（Ｕ１）２３２にわたって接続されており、キャパシタ（Ｃ１）２３３の第１の端部は、演算増幅器（Ｕ１）２３２の反転入力（−）における第１のノード２９１に電気的に接続され、キャパシタ（Ｃ１）２３３の第２の端部は、演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における第２のノード２９２に電気的に接続されている。説明するように、キャパシタ（Ｃ１）２３３及び演算増幅器（Ｕ１）２３２とを含む、積分回路２３０は、キャパシタ（Ｃ１）２３３を通って流れ、かつこれを充電する、積分電流（ＩＩＮＴ）によって生成される、第２のノード２９２における演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧を生成する。演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧の勾配は、キャパシタ（Ｃ１）２３３を通って流れ、かつこれを充電する積分電流（ＩＩＮＴ）に比例している。
【００２４】
プロセッサ２２２は、一実施形態では、Ｓ＿ＲＥＳ制御ライン上を送られる制御信号によるエンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＲ）２４０（開（停止させる）及び閉（起動させる））の形態である、トランジスタスイッチを制御するように構成された中断（積分回路リセット制御出力）２１５を含んでいてもよい。本明細書で用いる場合、中断は典型的に、ソフトウェア制御下で出力として構成されたプロセッサ１２２、２２２、６２２上の汎用入出力（ＧＰＩＯ）ポートである。エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＲ）２４０は、キャパシタ（Ｃ１）２３３の両端に並列に電気的に接続されており、ソース（Ｓ）は、キャパシタ（Ｃ１）２３３の第１の端部（演算増幅器（Ｕ１）２３２の反転入力（−）における第１のノード２９１）に電気的に接続され、ドレイン（Ｄ）は、第２の端部（演算増幅器（Ｕ１）２３２の出力における第２のノード２９２）に電気的に接続されている。エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＲ）２４０のゲート（Ｇ）は、プロセッサ２２２の中断（積分回路リセット制御出力）２１５に、Ｓ＿ＲＥＳ制御ラインによって電気的に接続されている。テストストリップ電流（ＩＳＴＲＩＰ）を判定する前に、エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＲ）２４０を用いて積分回路２３０をリセットして開始状態にする。中断（積分回路リセット制御出力）２１５をデジタル高レベルに設定して、エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＲ）２４０を起動させて（閉じて）、キャパシタ（Ｃ１）を短絡させ、キャパシタ（Ｃ１）２３３の両端の電圧（充電）をゼロにする。キャパシタ（Ｃ１）２３３の両端の電圧（充電）をゼロに設定した後、中断（積分回路リセット制御出力）２１５をデジタル低レベルに設定して、エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＲ）２４０を停止させて（開いて）キャパシタ（Ｃ１）２３３間の短絡を取り除き、充電する。実行可能命令を含む、ソフトウェアプログラム２１９（メモリモジュール１０１（図１Ｂ）に保存されたデータの一部として）をプロセッサ２２２が用いて、いつ積分回路２３０をリセットするかを判定する。
【００２５】
前述したように、演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧の勾配は、キャパシタ（Ｃ１）２３３を通って流れ、かつこれを充電する積分電流（ＩＩＮＴ）に比例している。演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧が下方に／負に増加しないことを確実にする（すなわち、線形電圧が平坦であるか又は上方に／正に増加することを確実にする）ことが望ましい。言い換えれば、演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）は負にならないことが望ましく、負になることは、負の積分電流（ＩＩＮＴ）によって形成されるであろう。演算増幅器（Ｕ１）２３２の正出力（ＶＯＵＴ）を維持すれば、エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＲ）２４０が正にバイアスされ続けて、ＦＥＴの寄生ダイオードに起因するいずれの伝導（ドレイン（Ｄ）からソース（Ｓ）へ）も防止される。演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）が負となることが許容される場合、積分回路２３０をリセットするために、単一のエンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＲ）２４０の代わりに、バックツーバックＦＥＴ又はアナログスイッチが必要となるであろう。
【００２６】
述べたように、用途によっては、検体テストストリップ２４にわたる可変ＤＣ電圧バイアス（ＶＢ）は、負の電圧（例えば、−２００ｍＶ）〜正の電圧（＋６００ｍＶ）に及ぶことが所望される可能性がある。同様に、テストストリップ電流（ＩＳＴＲＩＰ）に対する所望されるダイナミックレンジ（例えば、６０μＡ）は、負電流（−２０μＡ）〜正電流（＋４０μＡ）に及ぶ可能性がある。負のテストストリップ電流（ＩＳＴＲＩＰ）が生じても負の積分電流（ＩＩＮＴ）とならないことを確実にするために、典型的なＡＦＥ２２５は、任意の電位な負のテストストリップ電流（ＩＳＴＲＩＰ）以上であるバイアス電流（ＩＢＩＡＳ）を提供するバイアス電流回路２２４を含んでいる。例えば、最大の電位負テストストリップ電流（ＩＳＴＲＩＰ）が−２０μＡである場合、バイアス電流回路２２４は、＋２０μＡのバイアス電流（ＩＢＩＡＳ）を提供するであろう。図２に示すように、積分電流（ＩＩＮＴ）は、テストストリップ電流（ＩＳＴＲＩＰ）とバイアス電流（ＩＢＩＡＳ）との合計に等しい（すなわち、ＩＩＮＴ＝ＩＳＴＲＩＰ＋ＩＢＩＡＳ）。したがって、演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧の勾配が、キャパシタ（Ｃ１）２３３を通って流れ、かつこれを充電する積分電流（ＩＩＮＴ）に比例しているため、勾配は、テストストリップ電流（ＩＳＴＲＩＰ）とバイアス電流（ＩＢＩＡＳ）との合計に比例している。
【００２７】
図２に示すように、バイアス電流回路２２４は、バイアス電流回路スイッチ（ＳＢ）２２６をバイアス電流回路抵抗器ネットワーク（ＲＢ）２２７と直列に含むことができる。バイアス電流回路スイッチ（ＳＢ）２２６は、トランジスタスイッチ例えば電界効果トランジスタ（ＦＥＴ）（例えば、エンハンスメント型Ｎチャネル金属酸化物半導体電界効果トランジスタ（ＦＥＴ）（エンハンスメント型Ｎ−ＭＯＳＦＥＴ））の形態であってもよく、またバイアス電流回路２２４との接続を切るために開いてバイアス電流回路２２４に接続するために閉じるように構成されている。プロセッサ２２２は、Ｓ＿ＢＩＡＳ制御ライン上を送られる制御信号によってバイアス電流回路スイッチ（ＳＢ）２２６を制御する（スイッチ２２６を開閉する）ように構成されている、中断（バイアス電流回路スイッチ制御出力）２１３を含んでいてもよい。例えば、中断（バイアス電流回路スイッチ制御出力）２１３をデジタル高レベルに設定して、バイアス電流回路スイッチ（ＳＢ）２２６を起動させる（閉じる）ことができ、またデジタル低レベルに設定して、バイアス電流回路スイッチ（ＳＢ）２２６を停止させる（開く）ことができる。バイアス電流回路スイッチ（ＳＢ）２２６が開いているとき、バイアス電流回路２２４の接続が切られているため、バイアス電流は存在しない（ＩＢＩＡＳ＝０．０Ａ）。一実施形態では、正のテストストリップ電流（ＩＳＴＲＩＰ）が予想される場合（すなわち、負の積分電流（ＩＩＮＴ）の危険性がない場合）、バイアス電流回路スイッチ（ＳＢ）２２６を開くことができる。バイアス電流（ＩＢＩＡＳ）を排除することによって、テストストリップ電流（ＩＳＴＲＩＰ）の測定の最高精度が、０．０μＡの真上の領域までシフトし、これは、低電流バックグラウンド測定を行うのに有用であり得る。バイアス電流回路２２４が接続されているために、バイアス電流（ＩＢＩＡＳ）が第１のノード２９１から接地まで流れることができるため、バイアス電流回路スイッチ（ＳＢ）２２６が閉じているとき、バイアス電流（ＩＢＩＡＳ＞０．０Ａ）が存在する。一実施形態では、バイアス電流（ＩＢＩＡＳ）は、第１のノード２９１における電圧（固定参照ＤＣ電圧源（Ｖ１）２３１（例えば、＋６００ｍＶ（０．６０Ｖ））に等しい）÷バイアス電流回路抵抗器ネットワーク（ＲＢ）２２７の抵抗に等しい。例えば、バイアス電流回路抵抗器ネットワーク（ＲＢ）２２７の抵抗が３０ｋΩに等しく、固定参照ＤＣ電圧源（Ｖ１）２３１が＋６００ｍＶ（０．６０Ｖ）である場合、バイアス電流（ＩＢＩＡＳ）は＋２０μＡに等しい。実行可能命令を含む、ソフトウェアプログラム２１９（メモリモジュール１０１（図１Ｂ）に保存されたデータの一部として）は、プロセッサ２２２によって用いられて、バイアス電流（ＩＢＩＡＳ）をいつ提供するかを判定することができる。
【００２８】
プロセッサ２２２はまた、Ｓ＿ＣＵＲ制御ライン上を送られる制御信号によってバイアス電流回路抵抗器ネットワーク（ＲＢ）２２７の抵抗値を制御するように構成されている、中断（バイアス電流回路抵抗器ネットワーク制御出力）２１４を含んでいてもよい。この中断２１４によって、バイアス電流回路２２４は、予想又は測定されたテストストリップ電流（ＩＳＴＲＩＰ）に応じて、バイアス電流回路抵抗器ネットワーク（ＲＢ）２２７の異なる抵抗値を提供することができる。図３は、図２の典型的な検体測定システム２００で用いられる典型的なバイアス電流回路抵抗器ネットワーク（ＲＢ）２２７の概略図を例示する。図３に示す典型的なバイアス電流回路抵抗器ネットワーク（ＲＢ）２２７は、第１のバイアス電流抵抗器（ＲＢ１）２２８と、第２のバイアス電流抵抗器（ＲＢ２）２２９とを、直列に含んでいる。一実施形態では、エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＢ）２２０の形態のトランジスタスイッチは、第２のバイアス電流抵抗器（ＲＢ２）２２９の両端に並列に電気的に接続されており、ドレイン（Ｄ）は、第２のバイアス電流抵抗器（ＲＢ２）２２９の第１の端部に電気的に接続され、ソース（Ｓ）は、第２の端部に電気的に接続されている。中断（バイアス電流回路抵抗器ネットワーク制御出力）２１４は、エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＢ）２２０を制御する（開いて（停止させて）閉じる（起動させる））ように構成されている。エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＢ）２２０のゲート（Ｇ）は、プロセッサ２２２の中断（バイアス電流回路抵抗器ネットワーク制御出力）２１４に、Ｓ＿ＣＵＲ制御ラインによって電気的に接続されている。中断（バイアス電流回路抵抗器ネットワーク制御出力）２１４を、デジタル高レベルに設定して、エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＢ）２２０を起動させる（閉じる）ことができ、またデジタル低レベルに設定して、エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＢ）２２０を停止させる（開く）ことができる。エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＢ）２２０が閉じているとき、第２のバイアス電流抵抗器（ＲＢ２）を短絡させて、バイアス電流回路抵抗器ネットワーク（ＲＢ）２２７の全抵抗が第１のバイアス電流抵抗器（ＲＢ１）２２８の抵抗のみに等しくなるようにする。例えば、第１のバイアス電流抵抗器（ＲＢ１）２２８の抵抗が３０ｋΩに等しく、固定参照ＤＣ電圧源（Ｖ１）２３１が＋６００ｍＶ（０．６０Ｖ）である場合、バイアス電流（ＩＢＩＡＳ）は＋２０μＡに等しい。
【００２９】
エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＢ）２２０が開いているとき、バイアス電流回路抵抗器ネットワーク（ＲＢ）２２７の全抵抗は、第１のバイアス電流抵抗器（ＲＢ１）２２８と第２のバイアス電流抵抗器（ＲＢ２）との合計に等しく、バイアス電流（ＩＢＩＡＳ）が小さくなる。例えば、第１のバイアス電流抵抗器（ＲＢ１）２２８の抵抗が３０ｋΩに等しくて、第２のバイアス電流抵抗器（ＲＢ１）２２９の抵抗が９０ｋΩに等しい場合、バイアス電流回路抵抗器ネットワーク（ＲＢ）２２７の全抵抗は１２０ｋΩに等しい。固定参照ＤＣ電圧源（Ｖ１）２３１が６００ｍＶ（０．６０Ｖ）である場合、バイアス電流（ＩＢＩＡＳ）は、＋２０μＡ（ＲＢ＝ＲＢ１＝３０ｋΩのとき）から、＋５μＡ（ＲＢ＝ＲＢ１＋ＲＢ２＝１２０ｋΩ）に下がるであろう。一実施形態では、検体測定システム２００が、＋２０μＡのバイアス電流（ＩＢＩＡＳ）を用いて、テストストリップ電流（ＩＳＴＲＩＰ）が所定の範囲−５．０μＡ〜＋５．０μＡであることを判定した場合、プロセッサ２２２は、中断（バイアス電流回路抵抗器ネットワーク制御出力）２１４を用いて、バイアス電流回路抵抗器ネットワーク（ＲＢ）２２７の抵抗値を変えて、バイアス電流（ＩＢＩＡＳ）を＋５．０μＡまで小さくし、テストストリップ電流（ＩＳＴＲＩＰ）の測定を、より小さいバイアス電流（ＩＢＩＡＳ）を用いて再び実行することができる。前述により、テストストリップ電流（ＩＳＴＲＩＰ）の−５．０μＡ〜＋５．０μＡの範囲（測定許容誤差が典型的により小さい）において、より高精度で正確な測定（分解能が４ｎＡ未満）が可能になる。実行可能命令を含む、ソフトウェアプログラム２１９（メモリモジュール１０１（図１Ｂ）に保存されたデータの一部として）をプロセッサ２２２が用いて、バイアス電流回路抵抗器ネットワーク（ＲＢ）２２７の所望される抵抗値を判定する。
【００３０】
図４Ａ、４Ｂ、及び４Ｃに例示するのは、演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧−図２の典型的な検体測定システム２００によって測定された３つ（３）の異なるテストストリップ電流（ＩＳＴＲＩＰ）に対する時間の典型的なプロット４１０、４２０、４３０である。前述したように、演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧の勾配は、テストストリップ電流（ＩＳＴＲＩＰ）とバイアス電流（ＩＢＩＡＳ）との合計に比例している（すなわち、ＩＩＮＴ＝ＩＳＴＲＩＰ＋ＩＢＩＡＳ）。これらの典型的なプロット４１０、４２０、４３０において、バイアス電流（ＩＢＩＡＳ）は、＋２０μＡに等しい。これらの各プロットにおいて、プロセッサ２２２は、ＡＤＣ  ２１６によって、第１の時間（Ｔ１）に、次いで第２の時間（Ｔ２）（タイマを用いる）に受信される、演算増幅器（Ｕ１）２３２の出力電圧（ＶＯＵＴ）を判定し、テストストリップ電流（ＩＳＴＲＩＰ）を、出力電圧（ＶＯＵＴ）（ΔＶ）の変化対時間（ΔＴ）（時間窓）の変化に基づいて判定する。第１の典型的なプロット４１０において、第１の時間（Ｔ１）における第１の出力電圧（ＶＯＵＴ１）４１１、及び第２の時間（Ｔ２）における第２の出力電圧（ＶＯＵＴ２）４１２は、＋４０μＡのテストストリップ電流（ＩＳＴＲＩＰ）に比例する傾斜する第１の線形電圧４１３を生成する。傾斜する第１の線形電圧の開始（Ｔ１）における出力電圧を終了（Ｔ２）における出力電圧から差し引く１つの効果は、差によって、演算増幅器（Ｕ１）２３２におけるいずれの電圧オフセット、又は固定参照ＤＣ電圧源（Ｖ１）２３１におけるいずれの許容誤差問題からも独立した勾配値が得られることである。
【００３１】
第２の典型的なプロット４２０において、第１の時間（Ｔ１）における第１の出力電圧（ＶＯＵＴ１）４２１、及び第２の時間（Ｔ２）における第２の出力電圧（ＶＯＵＴ２）４２２は、＋１０μＡのテストストリップ電流（ＩＳＴＲＩＰ）に比例する傾斜する第２の線形電圧４２３を生成する。第３の典型的なプロット４３０において、第１の時間（Ｔ１）における第１の出力電圧（ＶＯＵＴ１）４３１、及び第２の時間（Ｔ２）における第２の出力電圧（ＶＯＵＴ２）４３２は、−２０μＡのテストストリップ電流（ＩＳＴＲＩＰ）に比例する平坦な第３の線形電圧４３３を生成する。第３のプロット４３０において分かるように、−２０μＡのテストストリップ電流（ＩＳＴＲＩＰ）と＋２０μＡのバイアス電流（ＩＢＩＡＳ）とが打ち消し合って、ゼロの積分電流（ＩＩＮＴ）が生成されるため、演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における電圧は平坦なままであり、上昇しない。
【００３２】
プロット４１０、４２０、４３０のそれぞれに対して、時間（Ｔ＝０）は、時間エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＲ）２４０を停止させて（開いて）キャパシタ（Ｃ１）２３３間の短絡を取り除き、キャパシタ（Ｃ１）２３３を充電する時間である。典型的に、第１の出力電圧（ＶＯＵＴ１）の測定は、Ｔ＝０の後の第１の時間（Ｔ１）に行って、エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＲ）２４０のゲート（Ｇ）内への電荷注入を回避する。
【００３３】
一実施形態では、第１の時間（Ｔ１）と第２の時間（Ｔ２）との間の時間窓（ΔＴ）は、テストストリップ電流（ＩＳＴＲＩＰ）又は積分電流（ＩＩＮＴ）とは関係なく固定されている。最大の積分電流（ＩＩＮＴ）の＋６０μＡ（テストストリップ電流（ＩＳＴＲＩＰ）４０μＡに対応する）の場合、Ｃ＝５ｎＦのキャパシタ（Ｃ１）２３３値に対する第１の時間（Ｔ１）と第２の時間（Ｔ２）との間の時間窓（ΔＴ）は１１６μｓであり、これは高電流によってキャパシタ（Ｃ１）２３３を充電するならば、比較的速い。一実施形態では、第１の時間（Ｔ１）と第２の時間（Ｔ２）との間の時間窓（ΔＴ）は、テストストリップ電流（ＩＳＴＲＩＰ）又は積分電流（ＩＩＮＴ）とは関係なく固定されている。言い換えれば、同じ時間窓（ΔＴ）を、大電流（演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧の高い／急な勾配を生成する）に対して用いることを、小電流（演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧の低い／緩やかな勾配を生成する）に対して用いるときと同様に行う。しかしながら、より低いテストストリップ電流（ＩＳＴＲＩＰ）又は積分電流（ＩＩＮＴ）に対する精度を上げるために、演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧がよりゆっくりと増加することから、第１の時間（Ｔ１）と第２の時間（Ｔ２）との間の時間窓（ΔＴ）を調整する（例えば、長くする）ことができる。実行可能命令を含む、ソフトウェアプログラム２１９（メモリモジュール１０１（図１Ｂ）に保存されたデータの一部として）をプロセッサ２２２が用いて、第１の時間（Ｔ１）と第２の時間（Ｔ２）との間の時間窓（ΔＴ）を判定する。実行可能命令を含む、ソフトウェアプログラム２１９（メモリモジュール１０１（図１Ｂ）に保存されたデータの一部として）をプロセッサ２２２が用いて、演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧に対応するテストストリップ電流（ＩＳＴＲＩＰ）を判定することができる。例えば、積分電流（ＩＩＮＴ）は、第１の時間（Ｔ１）における第１の出力電圧（ＶＯＵＴ１）４３１と、第２の時間（Ｔ２）における第２の出力電圧（ＶＯＵＴ２）４３２との間の差に比例しており、トリップ電流（ＩＳＴＲＩＰ）は、積分電流（ＩＩＮＴ）からバイアス電流（ＩＢＩＡＳ）を引いたものに等しい（ＩＳＴＲＩＰ＝ＩＩＮＴ−ＩＢＩＡＳ）ことから、テストストリップ電流（ＩＳＴＲＩＰ）を判定することができる。
【００３４】
図５は、前述したように、図２及び３の典型的な検体測定システム２００によって測定されるテストストリップ電流（ＩＳＴＲＩＰ）を判定するための典型的な方法５００のフロー図を例示する。工程５２０において、プロセッサ２２２は、エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＲ）２４０を用いて、積分回路２３０をリセットして開始状態にする。プロセッサ２２２の中断（積分回路リセット制御出力）２１５をデジタル高レベルに設定して、エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＲ）２４０を起動させて（閉じて）、キャパシタ（Ｃ１）を短絡させ、キャパシタ（Ｃ１）２３３の両端の電圧（充電）をゼロにする。キャパシタ（Ｃ１）２３３の両端の電圧（充電）をゼロに設定した後、中断（積分回路リセット制御出力）２１５をデジタル低レベルに設定して、エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＲ）２４０を停止させて（開いて）キャパシタ（Ｃ１）２３３間の短絡を取り除き、キャパシタ（Ｃ１）２３３を充電する。工程５３０において、プロセッサ２２２は、バイアス電流（ＩＢＩＡＳ）が要求されているか否かを判定する。例えば、プロセッサ２２２が、正のテストストリップ電流（ＩＳＴＲＩＰ）が予想されると判定した場合、バイアス電流（ＩＢＩＡＳ）を要求しなくてもよい。
【００３５】
工程５３０において、バイアス電流（ＩＢＩＡＳ）が要求されていない場合、工程５４１において、プロセッサ２２２はバイアス電流回路２２４におけるバイアス電流回路スイッチ（ＳＢ）２２６を開いて、開回路によってバイアス電流（ＩＢＩＡＳ）を排除する。中断（バイアス電流回路スイッチ制御出力）２１３をデジタル低レベルに設定して、バイアス電流回路スイッチ（ＳＢ）２２６を停止させる（開く）ことができる。工程５４２において、プロセッサ２２２は、ＡＤＣ２１６を用いて、第１の時間（Ｔ１）における第１の演算増幅器（Ｕ１）２３２の出力電圧（ＶＯＵＴ１）を、また第２の時間（Ｔ２）における第２の演算増幅器（Ｕ１）２３２の出力電圧（ＶＯＵＴ２）を測定して、演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧を判定する。工程５４３において、プロセッサ２２２は、テストストリップ電流（ＩＳＴＲＩＰ）を、演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧に対応する積分電流（ＩＩＮＴ）に基づいて判定する（ＩＳＴＲＩＰ＝ＩＩＮＴ−ＩＢＩＡＳ）。
【００３６】
工程５３０において、バイアス電流（ＩＢＩＡＳ）が要求されている場合、工程５５１において、プロセッサ２２２はバイアス電流回路２２４におけるバイアス電流回路スイッチ（ＳＢ）２２６を閉じて、バイアス電流（ＩＢＩＡＳ）を発生させる。中断（制御出力）２１３をデジタル高レベルに設定して、バイアス電流回路スイッチ（ＳＢ）２２６を起動させる（閉じる）ことができる。また工程５５１において、中断（バイアス電流回路抵抗器ネットワーク制御出力）２１４をデジタル高レベルに設定して、エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＢ）２２０を起動させて（閉じて）、第２のバイアス電流抵抗器（ＲＢ２）を短絡させ、バイアス電流回路抵抗器ネットワーク（ＲＢ）２２７の全抵抗が第１のバイアス電流抵抗器（ＲＢ１）２２８の抵抗のみに等しくなるようにして、バイアス電流（ＩＢＩＡＳ）を上げることができる。工程５５２において、プロセッサ２２２は、ＡＤＣ２１６を用いて、第１の時間（Ｔ１）における第１の演算増幅器（Ｕ１）２３２の出力電圧（ＶＯＵＴ１）を、また第２の時間（Ｔ２）における第２の演算増幅器（Ｕ１）２３２の出力電圧（ＶＯＵＴ２）を測定して、演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧を判定する。工程５５３において、プロセッサ２２２は、テストストリップ電流（ＩＳＴＲＩＰ）を、演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧に対応する積分電流（ＩＩＮＴ）に基づいて、判定する（ＩＳＴＲＩＰ＝ＩＩＮＴ−ＩＢＩＡＳ）。
【００３７】
工程５６０において、プロセッサ２２２は、測定されたテストストリップ電流（ＩＳＴＲＩＰ）が、より低いバイアス電流（ＩＢＩＡＳ）を用いたテストストリップ電流（ＩＳＴＲＩＰ）の別の測定が必要であり得る、より狭い所定の電流範囲（Ｉ１＜ＩＳＴＲＩＰ＜Ｉ２）（例えば、−５．０μＡ〜＋５．０μＡ）内であるか否かを判定する。テストストリップ電流（ＩＳＴＲＩＰ）がより狭い電流範囲内にない場合は、更なる測定は行わない。テストストリップ電流（ＩＳＴＲＩＰ）がより狭い電流範囲内にある場合、工程５８１において、プロセッサ２２２は、前述したように、エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＲ）２４０を用いて、積分回路２３０をリセットして開始状態にする。工程５８２において、中断（バイアス電流回路抵抗器ネットワーク制御出力）２１４をデジタル低レベルに設定して、エンハンスメント型Ｎ−ＭＯＳＦＥＴ（ＭＢ）２２０を停止させて（開いて）、バイアス電流回路抵抗器ネットワーク（ＲＢ）２２７の全抵抗が、第１のバイアス電流抵抗器（ＲＢ１）２２８と第２のバイアス電流抵抗器（ＲＢ２）との合計に等しくなるようにして、バイアス電流（ＩＢＩＡＳ）を下げることができる。工程５８３において、プロセッサ２２２は、ＡＤＣ  ２１６を用いて、第３の時間（Ｔ３）における第３の演算増幅器（Ｕ１）２３２の出力電圧（ＶＯＵＴ３）を、また第４の時間（Ｔ４）における第４の演算増幅器（Ｕ１）２３２の出力電圧（ＶＯＵＴ４）を測定して、第２のより低いバイアス電流（ＩＢＩＡＳ）における演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧を判定する。工程５８４において、プロセッサ２２２は、テストストリップ電流（ＩＳＴＲＩＰ）を、演算増幅器（Ｕ１）２３２の出力（ＶＯＵＴ）における線形電圧に対応する積分電流（ＩＩＮＴ）に基づいて判定する（ＩＳＴＲＩＰ＝ＩＩＮＴ−ＩＢＩＡＳ）。
【００３８】
図６は、別の典型的な検体測定システム６００における典型的なプロセッサ６２２、テストストリップポートコネクタ（ＳＰＣ）１０４、及びアナログフロントエンド（ＡＦＥ）サブシステム６２５の概略図を例示する。前述したように、プロセッサ６２２は、ＡＦＥサブシステム６２５を介してＳＰＣ  １０４に電気的に接続されている。ＡＦＥサブシステム６２５は、検体試験中にＳＰＣ  １０４に電気的に接続されている。一実施形態では、検体テストストリップ２４は第１の（動作）電極６０１及び第２の（参照）電極６０２を、検体テストストリップ２４の一方の端部に有している。検体テストストリップ２４はまた、第１の電極６０１に電気的に接続された第１のコンタクトパッド６０３と、第２の電極６０２に電気的に接続された第２のコンタクトパッド６０４とを含んでいる。ＳＰＣ  １０４は、検体テストストリップ２４がＳＰＣ  １０４内に挿入されたときに第１の電極６０１に（第１のコンタクトパッド６０３を介して）電気的に接続するための第１の電気接点６０５を含むことができ、また検体テストストリップ２４がＳＰＣ  １０４内に挿入されたときに第２の電極６０２に（第２のコンタクトパッド６０４を介して）電気的に接続するための第２の電気接点６０６を含むことができる。一実施形態では、ＳＰＣ  １０４上のこれらの電気接点６０５、６０６を、検体テストストリップ２４が挿入されたときに電気接点６０５、６０６を電気的に短絡させるように構成された突起物として形成することができ、これによって、検体テストストリップ２４がＳＰＣ  １０４内に挿入されたことを示す、プロセッサ６２２に送信される信号を発生させることができる。生理学的流体試料を、検体テストストリップ２４内の２つの電極６０１、６０２間の試料セル内に配置する前は、２つの電極６０１、６０２間に開回路がある。生理学的流体試料が検体テストストリップ２４（より具体的には、テストストリップ２４の試料セル）に加えられると、試料は、電極６０１、６０２の物理的及び電気的な橋渡しをして、電極６０１、６０２間のテストストリップ電流（ＩＳＴＲＩＰ）に対する電流伝導経路になる。
【００３９】
図６に示すように、検体テストストリップ２４の第１の（動作）電極６０１は、第２の可変参照ＤＣ（直流）電圧源（Ｖ２）６１４に電気的に接続されている。図６に示す実施形態では、アナログ第２の可変のＤＣ基準電圧源（Ｖ２）６１４は、プロセッサ６２２の第２のデジタルアナログ変換器（ＤＡＣ２）６１３によって提供されている。第１の可変参照ＤＣ電圧源（Ｖ１）６１２は、演算増幅器（Ｕ２）６３２の非反転入力（＋）に電気的に接続されている。演算増幅器は、Ｔｅｘａｓ  ＩｎｓｔｒｕｍｅｎｔｓからのモデルＴＬＶ２７６１（計測器タイプ、低電圧オフセット、低入力バイアス電流）とすることができる。図６に示す実施形態では、アナログ第１の可変参照ＤＣ電圧源（Ｖ１）６１２は、プロセッサ６２２の第１のデジタルアナログ変換器（ＤＡＣ１）６１１によって提供されている。可変参照ＤＣ電圧源（Ｖ１、Ｖ２）６１２、６１４は、プロセッサ６２２のＤＡＣによって、又はプロセッサ６２２から独立して提供することができる。検体テストストリップ２４の第２の（参照）電極６０２は、第１のノード６９１を通して演算増幅器（Ｕ２）６３２の反転入力（−）に電気的に接続されており、演算増幅器（Ｕ２）６３２が線形的に動作するときに、第２の電極６０２において第１の可変参照ＤＣ電圧源（Ｖ１）６１２を提供する。したがって、検体テストストリップ２４の電極６０１、６０２間の電圧バイアス（ＶＢ）は、第１の可変参照ＤＣ電圧源（Ｖ１）６１２と第２の可変参照ＤＣ電圧源（Ｖ２）６１４との間の差である（すなわち、ＶＢ＝Ｖ１−Ｖ２）。
【００４０】
図６に示し、また前述したように、第１の可変参照ＤＣ電圧源（Ｖ１）６１２は、演算増幅器（Ｕ２）６３２の非反転入力（＋）に電気的に接続され、一方で、検体テストストリップ２４の第２の（参照）電極６０２は、第１のノード６９１を通して演算増幅器（Ｕ２）６３２の反転入力（−）に電気的に接続されている。演算増幅器（Ｕ２）６３２の出力（ＶＯＵＴ）は、第２のノード６９２に電気的に接続されている。第２のノード２９２は、プロセッサ６２２のアナログデジタル変換器（ＡＤＣ）６１６に電気的に接続されて、演算増幅器（Ｕ２）６３２の出力（ＶＯＵＴ）を測定する。ＡＤＣ  ６１６は、プロセッサ６２２によって、又はプロセッサ６２２から独立して提供することができる。一実施形態では、演算増幅器（Ｕ２）６３２の出力（ＶＯＵＴ）は、テストストリップ電流（ＩＳＴＲＩＰ）に応じて０．０Ｖ〜２．０Ｖで変化することができ、これは、ＡＤＣ  ６１６の範囲でもある。
【００４１】
抵抗器（Ｒ１）６３３が演算増幅器（Ｕ２）６３２にわたって接続されており、抵抗器（Ｒ１）６３３の一方の端部は、演算増幅器（Ｕ２）６３２の反転入力（−）における第１のノード６９１に接続され、抵抗器（Ｒ１）６３３の他方の端部は、演算増幅器（Ｕ２）６３２の出力（ＶＯＵＴ）における第２のノード６９２に接続されている。抵抗器（Ｒ１）６３３の抵抗値は、要求されるテストストリップ電流（ＩＳＴＲＩＰ）測定範囲（例えば、Ｒ１＝１０ｋΩ〜２００ｋΩ）に基づいて選択することができる。実行可能命令を含む、ソフトウェアプログラム６１９（メモリモジュール１０１（図１Ｂ）に保存されたデータの一部として）をプロセッサ６２２が用いて、演算増幅器（Ｕ２）６３２の出力（ＶＯＵＴ）における電圧に対応するテストストリップ電流（ＩＳＴＲＩＰ）を判定する。例えば、テストストリップ電流（ＩＳＴＲＩＰ）は、出力（ＶＯＵＴ）を抵抗器（Ｒ１）６３３の抵抗値で割ることによって判定することができる。
【００４２】
一実施形態では、例えば−２００ｍＶ〜＋６００ｍＶの検体テストストリップ２４間の可変ＤＣ電圧バイアス（ＶＢ）が、例えば負電流（−２０μＡ）〜正電流（＋４０μＡ）の電位テストストリップ電流（ＩＳＴＲＩＰ）のダイナミックレンジとともに所望される場合、第１の可変参照ＤＣ電圧源（Ｖ１）６１２及び第２の可変参照ＤＣ電圧源（Ｖ２）６１４を選択して、所望される電圧バイアス（ＶＢ）及びダイナミックレンジテストストリップ電流（ＩＳＴＲＩＰ）を提供する一方で、より小さい範囲の予測テストストリップ電流（ＩＳＴＲＩＰ）を目標にすることによって演算増幅器（Ｕ２）６３２の飽和を回避することができる。例えば、検体テストストリップ２４にわたって負の電圧バイアス（ＶＢ）が存在する場合、テストストリップ電流（ＩＳＴＲＩＰ）も負であることの方が可能性が高い。同様に、検体テストストリップ２４にわたって正の電圧バイアス（ＶＢ）が存在する場合、テストストリップ電流（ＩＳＴＲＩＰ）も正であることの方が可能性が高い。
【００４３】
下表１の典型的な電圧及び電流値に示すように、第１の（動作）電極６０１に対する第１の可変参照ＤＣ電圧源（Ｖ１）６１２と第２の（参照）電極６０２に対する第２の可変参照ＤＣ電圧源（Ｖ２）６１４とを変えることによって、検体テストストリップ２４間の電圧バイアス（ＶＢ）を変化させて、より広い目標範囲のテストストリップ電流（ＩＳＴＲＩＰ）を、０．０Ｖ〜＋２．０Ｖの範囲内に留まることによって演算増幅器（Ｕ２）６３２の出力（ＶＯＵＴ）を飽和させることなく、提供することができる。
【００４４】
【表１】
2018503075.tif 000003
【００４５】
一実施形態では、演算増幅器（Ｕ２）６３２は、接地の代わりに負の供給電圧を有して、演算増幅器（Ｕ２）６３２の共通モード入力範囲も負とすることができることを確実にすることができる。例えば、Ｔｅｘａｓ  ＩｎｓｔｒｕｍｅｎｔｓからのモデルＴＬＶ２７６１を用いた場合、正パワー入力は＋２．６Ｖとなる可能性があり、負パワー入力は−１．０Ｖとなる可能性がある。
【００４６】
実行可能命令を含む、ソフトウェアプログラム６１９（メモリモジュール１０１（図１Ｂ）に保存されたデータの一部として）をプロセッサ２２２が用いて、可変の第１の参照ＤＣ電圧源（Ｖ１）６１２と第２の可変参照ＤＣ電圧源（Ｖ２）６１４との電圧を特定して、所望される電圧バイアス（ＶＢ）を検体テストストリップ２４間に提供することができる。
【００４７】
前述を考慮すると、典型的な検体測定システムの種々の実施形態の技術的効果は、複数の異なるバイアス電圧を用いてテストストリップ電流測定のより大きな精度を、したがって、可能な測定のより大きなダイナミックレンジにわたる検体測定のより大きな精度を、従来の１２ビットＡＤＣを用いたときでも、必要な電子部品の数量を最小限にしながら提供することである。必要な電子部品の数量を最小限にすることによって、検体メータのサイズ、電力需要、及びコストもまた最小限になって有利である。
【００４８】
本明細書にわたって、いくつかの態様はソフトウェアプログラムとして通常実装される用語で記載されている。当業者であれば、かかるソフトウェアの均等物がまた、ハードウェア（ハードワイヤード又はプログラマブル）、ファームウェア、又はマイクロコードにおいて構築され得ることを容易に認識するであろう。したがって、本発明の態様は、完全にハードウェアの実施形態、完全にソフトウェアの実施形態（ファームウェア、常駐ソフトウェア、又はマイクロコードを含む）、又はソフトウェアの態様とハードウェアの態様を組み合わせた実施形態の形態をとり得る。ソフトウェア、ハードウェア、及び組み合わせはすべて、本明細書で概して「サービス」、「回路」、「回路機構」、「モジュール」、又は「システム」と称されることがある。様々な態様はシステム、方法、又はコンピュータプログラム製品として具現化され得る。データ操作アルゴリズム及びシステムは周知であるので、本明細書は特に、本明細書に記載されたシステム及び方法の一部を形成し、又はこれらとより直接的に協働するアルゴリズム及びシステムに関する。本明細書において具体的に図示され記載されていないが、かかるアルゴリズム及びシステム、並びにそれらに関連する信号又はデータを生成かつ別の方法で処理するためのハードウェア又はソフトウェアの他の態様は、当該技術分野で既知のかかるシステム、アルゴリズム、コンポーネント、及び要素から選択される。本明細書に記載されるシステム及び方法を考慮すると、本明細書において具体的に図示、示唆、又は記載されていない、任意の態様を実装するのに有用なソフトウェアは、従来型であり、かかる技術分野における当業者の範囲内である。
【００４９】
図７は、データを分析し本明細書に記載する他の分析を実行するための例示的なデータ処理システムのコンポーネントを示す高レベル図である。システムは、データ処理システム７１０、周辺システム７２０、ユーザインターフェースシステム７３０、及びデータ記憶システム７４０を含んでいる。周辺システム７２０、ユーザインターフェースシステム７３０、及びデータ記憶システム７４０は、データ処理システム７１０に通信可能に接続されている。データ処理システム７１０は、後述するように、ネットワーク７５０、例えば、インターネット又はＸ．２５ネットワークに、通信可能に接続することができる。プロセッサ１８６（図１）は、システム７１０、７２０、７３０、７４０のうちの１つ以上を含むか、又はこれらと通信することでき、それぞれ、１つ以上のネットワーク７５０（複数可）に接続することができる。
【００５０】
データ処理システム７１０は、本明細書で説明する種々の態様のプロセスを実装する１つ以上のデータプロセッサ（複数可）を含んでいる。「データプロセッサ」は、データを自動的に操作するためのデバイスであり、中央処理装置（ＣＰＵ）、デスクトップコンピュータ、ラップトップコンピュータ、メインフレームコンピュータ、パーソナルデジタルアシスタント、デジタルカメラ、携帯電話、スマートフォン、又は電気的、磁気的、光学的、生物学的構成部品、若しくは他を実装されるかどうかにかかわらず、データを処理する、データを管理する、若しくはデータを操作するための任意の他のデバイスを含むことができる。
【００５１】
「通信可能に接続された」という句は、データを通信し得るデバイス間、データプロセッサ間、又はプログラム間における有線又は無線の任意のタイプの接続を含む。サブシステム例えば周辺システム７２０、ユーザインターフェースシステム７３０、及びデータ記憶システム７４０は、データ処理システム７１０とは別個に示しているが、データ処理システム７１０内に完全に又は部分的に保存することができる。
【００５２】
データ記憶システム７４０は、情報（例えば、種々の態様によりプロセスを実行するのに必要な情報）を記憶するように構成された１つ以上の有形の非一時的コンピュータ可読記憶媒体（複数可）を含むか又はこれと通信可能に接続されている。「有形の非一時的コンピュータ可読記憶媒体」は、本明細書で用いる場合、実行のためにプロセッサ１８６に提供され得る命令の記憶に関与する任意の非一時的なデバイス又は製造品を指す。かかる非一時的な媒体は、不揮発性でも揮発性でもよい。不揮発性媒体の例としては、フロッピー（登録商標）ディスク、フレキシブルディスク、又は他の携帯型コンピュータディスケット、ハードディスク、磁気テープ又は他の磁気媒体、コンパクトディスク及びコンパクトディスク読み取り専用メモリ（ＣＤ−ＲＯＭ）、ＤＶＤ、ＢＬＵ−ＲＡＹ（登録商標）ディスク、ＨＤ−ＤＶＤディスク、他の光記憶媒体、フラッシュメモリ、読み取り専用メモリ（ＲＯＭ）、並びに消去可能なプログラマブル読み取り専用メモリ（ＥＰＲＯＭ又はＥＥＰＲＯＭ）が挙げられる。揮発性媒体の例としては、レジスタ及びランダムアクセスメモリ（ＲＡＭ）などのダイナミックメモリが挙げられる。記憶媒体は、データを電子的、磁気的、光学的、化学的、機械的、又は他の方法で記憶でき、電子的、磁気的、光学的、電磁的、赤外線、又は半導体構成部品を含むことができる。
【００５３】
本発明の態様は、コンピュータ可読プログラムコードが内部に具体化されている、１つ以上の有形の非一時的なコンピュータ可読媒体（複数可）内で具現化されたコンピュータプログラム製品の形態を採ることができる。かかる媒体（複数可）は、そのような物品向けに従来のように、例えば、ＣＤ−ＲＯＭをプレスすることによって製造することができる。媒体（複数可）中に具体化されたプログラムには、コンピュータプログラム命令であって、ロードされると、データ処理システム７１０に命令を出して、特定の一連の動作工程を実行させ、その結果、本明細書で特定される機能又は行為を実装させることができるコンピュータプログラム命令が含まれる。
【００５４】
例では、データ記憶システム７４０は、コードメモリ７４１、例えばランダムアクセスメモリ、及びディスク７４３、例えば有形のコンピュータ可読な回転の記憶デバイス、例えばハードドライブを含んでいる。コンピュータプログラム命令をコードメモリ７４１に、ディスク７４３、若しくは無線、有線、光ファイバ、又は他の接続部から読み込む。データ処理システム７１０は次に、コードメモリ７４１にロードされたコンピュータプログラム命令の１つ以上のシーケンスを実行し、その結、果本明細書で説明したプロセス工程が行われる。このようにして、データ処理システム７１０はコンピュータ実装プロセスを行う。例えば、本明細書におけるフローチャート図又はブロック図のブロック、及びこれらの組み合わせは、コンピュータプログラム命令によって実装され得る。コードメモリ７４１はまた、データを記憶することができるか、又はそうではなく、データ処理システム７１０は、ハーバードアーキテクチャコンポーネント、変更ハーバードアーキテクチャコンポーネント、又はフォンノイマン−アーキテクチャコンポーネントを含むことができる。
【００５５】
コンピュータプログラムコードは、１つ以上のプログラミング言語、例えば、ＪＡＶＡ（登録商標）、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋、Ｃ、又は適切なアセンブリ言語のうちの任意の組み合わせで書くことができる。本明細書で説明した方法を行うプログラムコードは、単一のデータ処理システム７１０上で、又は複数の通信可能に接続されたデータ処理システム７１０上で、全体的に実行することができる。例えば、コードは、ユーザのコンピュータにおいてすべて又は部分的に、かつリモートコンピュータ又はサーバにおいてすべて又は部分的に実行することができる。サーバをユーザのコンピュータに、ネットワーク７５０を通して接続することができる。
【００５６】
周辺システム７２０は、データ処理システム７１０にデジタルコンテンツ記録を提供するように構成された１つ以上のデバイスを含むことができる。例えば、周辺システム７２０は、デジタルスチルカメラ、デジタルビデオカメラ、携帯電話、又は他のデータプロセッサを含むことができる。データ処理システム７１０は、周辺システム７２０内のデバイスからデジタルコンテンツ記録を受信すると、このようなデジタルコンテンツ記録をデータ記憶システム７４０に記憶することができる。
【００５７】
ユーザインターフェースシステム７３０は、マウス、キーボード、別のコンピュータ（例えば、ネットワーク若しくはヌルモデムケーブルを介して接続されている）、又はデータ処理システム７１０へのデータの入力元となる任意のデバイス若しくはデバイスの組み合わせを含むことができる。これに関連して、周辺システム７２０をユーザインターフェースシステム７３０とは別個に示しているが、周辺システム７２０をユーザインターフェースシステム７３０の一部として含めることができる。
【００５８】
ユーザインターフェースシステム７３０はまた、ディスプレイデバイス、プロセッサアクセス可能なメモリ、又は任意のデバイス若しくはデバイスの組み合わせであって、データ処理システム７１０によるデータの出力先となるものを含むことができる。これに関連して、ユーザインターフェースシステム７３０にプロセッサアクセス可能なメモリが含まれる場合、このようなメモリは、図７では、ユーザインターフェースシステム７３０及びデータ記憶システム７４０は、別個に示されているが、データ記憶システム７４０の一部とすることができる。
【００５９】
種々の態様において、データ処理システム７１０は、ネットワークリンク７１６を介してネットワーク７５０に結合される通信インターフェース７１５を含んでいる。例えば、通信インターフェース７１５は、対応するタイプの電話線へのデータ通信接続を提供するために、統合サービスデジタルネットワーク（ＩＳＤＮ）カード又はモデムとすることができる。別の例として、通信インターフェース７１５は、データ通信接続を、適合するローカルエリアネットワーク（ＬＡＮ）、例えばイーサネット（登録商標）ＬＡＮ、又はワイドエリアネットワーク（ＷＡＮ）に提供するために、ネットワークカードとすることができる。無線リンク、例えば、ＷｉＦｉ（登録商標）又はＧＳＭ（登録商標）もまた、使用することができる。通信インターフェース７１５は、種々のタイプの情報を表すデジタルデータストリームをネットワークリンク７１６を介してネットワーク７５０に伝える、電気信号、電磁信号、又は光信号を送受信する。ネットワークリンク７１６を、ネットワーク７５０に、スイッチ、ゲートウェイ、ハブ、ルータ、又は他のネットワーキングデバイスを介して接続することができる。
【００６０】
ネットワークリンク７１６は、１つ以上のネットワークを通して他のデータデバイスにデータ通信を提供することができる。例えば、ネットワークリンク７１６によって、ローカルネットワークを通して、ホストコンピュータ、又はインターネットサービスプロバイダ（ＩＳＰ）が操作するデータ機器への接続を提供することができる。
【００６１】
データ処理システム７１０は、ネットワーク７５０、ネットワークリンク７１６、及び通信インターフェース７１５を通して、メッセージを送信し、プログラムコードを含む、データを受信することができる。例えば、サーバは、サーバが接続される有形の不揮発性コンピュータ可読記憶媒体にアプリケーションプログラム（例えば、ＪＡＶＡ（登録商標）アプレット）用の要求されたコードを記憶することができる。サーバは、媒体からコードを取り出して、インターネット、それからローカルなＩＳＰ、それからローカルネットワーク、それから通信インターフェース７１５を通して、それを送信することができる。受信したコードをデータ処理システム７１０によって、受信したときに実行することができるか、又はデータ記憶システム７４０に記憶して後で実行することができる。
【００６２】
本明細書で使用するとき、用語「患者」又は「ユーザ」は、任意のヒト又は動物被験対象を指し、ヒト患者における本発明の使用は、好ましい実施形態を表すが、システム又は方法をヒトへの使用に限定することを意図するものではない。用語「試料」は、本明細書で用いる場合、その特性、例えば、成分の存在又は不在、成分の濃度のいずれかの定性的又は定量的な判定を受けることが意図されている、ある体積の液体、溶液、又は懸濁液、例えば検体などを意味する。本発明の実施形態は、全血のヒト及び動物試料に適用可能である。本明細書において説明される、本発明の文脈における典型的な試料には、血液、血漿、赤血球、血清、及びそれらの懸濁液が含まれる。用語「約」は、発明を実施するための形態及び特許請求の範囲全体を通じて数値に関連して使用するとき、当業者が精通し、かつ許容可能な精度の区間を示す。本用語を支配する区間は、好ましくは±１０％である。明記されない限り、上述の用語は、本明細書に記載され、特許請求の範囲に従う本発明の範囲を狭めることを意図しない。
【００６３】
図１〜８に対する部品リスト
１０  検体メータ
１１  ハウジング、メータ
１３  データポート
１４  ディスプレイ
１６  ユーザインターフェースボタン
２２  ストリップポート開口部
２４  テストストリップ
１００  検体測定システム
１０１  メモリモジュール
１０２  ボタンモジュール
１０３  ユーザインターフェースモジュール
１０４  テストストリップポートコネクタ（ＳＰＣ）
１０５  プロセッサ設定モジュール
１０６  送受信器モジュール
１０７  アンテナ
１０８  ＷｉＦｉ（登録商標）モジュール
１０９  Ｂｌｕｅｔｏｏｔｈ（登録商標）モジュール
１１０  ＮＦＣモジュール
１１１  ＧＳＭ（登録商標）モジュール
１１２  ＲＡＭモジュール
１１３  ＲＯＭモジュール
１１４  外部記憶装置
１１５  光源モジュール
１１６  電源モジュール
１１７  ＡＣ電源
１１８  バッテリ電源
１１９  ディスプレイモジュール
１２０  音声モジュール
１２１  スピーカ
１２２  プロセッサ
１２３  通信インターフェース
１２５  アナログフロントエンド（ＡＦＥ）サブシステム
１４０  データ管理ユニット
２００  検体測定システム
２０１  第１の電極（テストストリップ）
２０２  第２の電極（テストストリップ）
２０３  第１のコンタクトパッド（テストストリップ）
２０４  第２のコンタクトパッド（テストストリップ）
２０５  第１の電気接点（ストリップポート回路）
２０６  第２の電気接点（ストリップポート回路）
２１１  デジタルアナログ変換器（ＤＡＣ）（プロセッサ）
２１２  可変参照ＤＣ電圧源（Ｖ２）（プロセッサ）
２１３  中断（バイアス電流回路スイッチ制御出力）（Ｓ＿ＢＩＡＳ）（プロセッサ）
２１４  中断（バイアス電流回路抵抗器ネットワーク制御出力）（Ｓ＿ＣＵＲ）（プロセッサ）
２１５  中断（積分回路リセット制御出力）（Ｓ＿ＲＥＳ）（プロセッサ）
２１６  アナログデジタル変換器（ＡＤＣ）（プロセッサ）
２１９  ソフトウェアプログラム（プロセッサ）
２２０  ＭＯＳＦＥＴ（ＭＢ）
２２２  プロセッサ
２２４  バイアス電流回路
２２５  アナログフロントエンド（ＡＦＥ）サブシステム
２２６  バイアス電流回路スイッチ（ＳＢ）
２２７  バイアス電流回路抵抗器ネットワーク（ＲＢ）
２２８  第１のバイアス電流抵抗器（ＲＢ１）
２２９  第２のバイアス電流抵抗器（ＲＢ２）
２３０  積分回路
２３１  固定参照ＤＣ電圧源（Ｖ１）
２３２  演算増幅器（Ｕ１）
２３３  キャパシタ（Ｃ１）
２４０  ＭＯＳＦＥＴ（ＭＲ）
２９１  第１のノード
２９２  第２のノード
４１０  第１のプロット
４１１  第１の出力電圧（ＶＯＵＴ１）
４１２  第２の出力電圧（ＶＯＵＴ２）
４１３  第１の線形傾斜電圧
４２０  第２のプロット
４２１  第１の出力電圧（ＶＯＵＴ１）
４２２  第２の出力電圧（ＶＯＵＴ２）
４２３  第２の線形傾斜電圧
４３０  第３のプロット
４３１  第１の出力電圧（ＶＯＵＴ１）
４３２  第２の出力電圧（ＶＯＵＴ２）
４３３  第３の線形傾斜電圧
５００  方法
５２０、５３０、５４１〜５４３、５５１〜５５３、５６０、５８１〜５８４  工程
６００  検体測定システム
６０１  第１の電極（テストストリップ）
６０２  第２の電極（テストストリップ）
６０３  第１のコンタクトパッド（テストストリップ）
６０４  第２のコンタクトパッド（テストストリップ）
６０５  第１の電気接点（ストリップポート回路）
６０６  第２の電気接点（ストリップポート回路）
６１１  第１のデジタルアナログ変換器（ＤＡＣ１）（プロセッサ）
６１２  第１の可変参照ＤＣ電圧源（Ｖ１）（プロセッサ）
６１３  第２のデジタルアナログ変換器（ＤＡＣ２）（プロセッサ）
６１４  第２の可変参照ＤＣ電圧源（Ｖ２）（プロセッサ）
６１６  アナログデジタル変換器（ＡＤＣ）（プロセッサ）
６１９  ソフトウェアプログラム（プロセッサ）
６２２  プロセッサ
６２５  アナログフロントエンド（ＡＦＥ）サブシステム
６３２  演算増幅器（Ｕ２）
６３３  抵抗器（Ｒ１）
６９１  第１のノード
６９２  第２のノード
７１０  データ処理システム
７１５  通信インターフェース
７１６  ネットワークリンク
７２０  周辺システム
７３０  ユーザインターフェースシステム
７４０  データ記憶システム
７４１  コードメモリ
７４３  ディスク
７５０  ネットワーク
ＩＢＩＡＳ  バイアス電流
ＩＩＮＴ  積分電流
ＩＳＴＲＩＰ  テストストリップ電流
Ｓ＿ＢＩＡＳ  中断ライン
Ｓ＿ＣＵＲ  中断ライン
Ｓ＿ＲＥＳ  中断ライン
【００６４】
この書面の説明では、例を用いて、最良の形態を含む本発明を開示するとともに、いずれの当業者も、任意のデバイス又はシステムを作製及び使用すること、並びに任意の組み込まれた方法を行うことを含む、本発明を実施することも可能にする。本発明の特許可能な範囲は、請求項によって規定され、当業者に想起される他の例を含んでいてもよい。そのような他の例は、それらが、特許請求の範囲の字義通りの言語と異ならない構造的要素を有する場合、又はそれらが、特許請求の範囲の字義通りの言語とごくわずかに異なる均等の構造的要素を含む場合、請求項の範囲内であることが意図される。
【図１Ａ】
2018503075.tif 000004
【図１Ｂ】
2018503075.tif 000005
【図２】
2018503075.tif 000006
【図３】
2018503075.tif 000007
【図４Ａ】
2018503075.tif 000008
【図４Ｂ】
2018503075.tif 000009
【図４Ｃ】
2018503075.tif 000010
【図５】
2018503075.tif 000011
【図６】
2018503075.tif 000012
【図７】
2018503075.tif 000013
【手続補正書】
【提出日】平成29年1月10日(2017.1.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の電極及び第２の電極を備えるテストストリップ上の生理学的流体試料の検体を通るテストストリップ電流を判定するための検体測定システムであって、
前記テストストリップを受容するように構成されたテストストリップポートコネクタであって、前記第１の電極に電気的に接続するように構成された第１の電気接点、及び前記第２の電極に電気的に接続するように構成された第２の電気接点を備える、テストストリップポートコネクタと、
キャパシタ及び演算増幅器を備える、積分回路であって、前記キャパシタの第１の端部が、前記演算増幅器の反転入力における第１のノードに電気的に接続され、前記キャパシタの第２の端部が、前記演算増幅器の出力における第２のノードに電気的に接続されている、積分回路と、
前記テストストリップポートコネクタの前記第１の電気接点に電気的に接続された可変参照直流電圧源と、
前記演算増幅器の非反転入力に電気的に接続された固定参照直流電圧源であって、テストストリップコネクタの前記第２の電気接点が、前記演算増幅器の反転入力における前記第１のノードに電気的に接続され、前記固定参照直流電圧源及び前記可変参照直流電圧源が、前記テストストリップポートコネクタの前記第１の電気接点及び前記第２の電気接点にわたって電圧バイアスを形成するように構成されている、固定参照直流電圧源と、
前記第１のノードと接地との間に電気的に接続されたバイアス電流回路であって、バイアス電流抵抗器ネットワークを備え、前記バイアス電流抵抗器ネットワークを通ってバイアス電流を提供するように構成されたバイアス電流回路と、
前記第２のノードにおける前記演算増幅器の出力における電圧を、前記第２のノードにおける前記演算増幅器の出力に電気的に接続されたアナログデジタル変換器を介して測定するように構成されたプロセッサであって、測定電圧に基づいて前記テストストリップ電流を判定するように構成されたプロセッサと、
を備える、検体測定システム。
【請求項２】
前記バイアス電流抵抗器ネットワークが、第１のバイアス電流抵抗器と、前記第１のバイアス電流抵抗器と直列の第２のバイアス電流抵抗器と、前記第２のバイアス電流抵抗器にわたって並列に接続されたバイアス電流抵抗器ネットワークトランジスタスイッチと、を備える、請求項１に記載の検体測定システム。
【請求項３】
前記プロセッサが、前記バイアス電流抵抗器ネットワークトランジスタスイッチに電気的に接続されたバイアス電流回路抵抗器ネットワーク制御出力を更に備え、前記バイアス電流回路抵抗器ネットワーク制御出力が、前記バイアス電流抵抗器ネットワークトランジスタスイッチを開閉するように構成されている、請求項２に記載の検体測定システム。
【請求項４】
前記バイアス電流抵抗器ネットワークトランジスタスイッチが、エンハンスメント型ＮチャネルＭＯＳＦＥＴを備え、ドレイン（Ｄ）が、前記第２のバイアス電流抵抗器の第１の端部に電気的に接続され、ソース（Ｓ）が、前記第２のバイアス電流抵抗器の第２の端部に電気的に接続されている、請求項２に記載の検体測定システム。
【請求項５】
前記プロセッサが、前記エンハンスメント型ＮチャネルＭＯＳＦＥＴのゲート（Ｇ）に電気的に接続されたバイアス電流回路抵抗器ネットワーク制御出力を更に備え、前記バイアス電流回路抵抗器ネットワーク制御出力が、前記エンハンスメント型ＮチャネルＭＯＳＦＥＴを開閉するように構成されている、請求項４に記載の検体測定システム。
【請求項６】
前記バイアス電流回路が、前記バイアス電流回路を前記第１のノードに接続し、及び前記第１のノードから切断するように構成されたバイアス電流回路トランジスタスイッチを備える、請求項１に記載の検体測定システム。
【請求項７】
前記キャパシタにわたって並列に接続された積分回路トランジスタスイッチを更に備え、前記積分回路トランジスタスイッチが、前記積分回路をリセットするように構成されている、請求項１に記載の検体測定システム。
【請求項８】
前記積分回路トランジスタスイッチが、エンハンスメント型ＮチャネルＭＯＳＦＥＴを備え、ソース（Ｓ）が、前記キャパシタの第１の端部に電気的に接続され、ドレイン（Ｄ）が、前記キャパシタの第２の端部に電気的に接続されている、請求項７に記載の検体測定システム。
【請求項９】
前記プロセッサが、前記積分回路トランジスタスイッチに電気的に接続された積分回路リセット制御出力を更に備え、前記積分回路リセット制御出力は、前記積分回路トランジスタスイッチを開閉するように構成されている、請求項７に記載の検体測定システム。
【請求項１０】
前記積分回路トランジスタスイッチが、エンハンスメント型ＮチャネルＭＯＳＦＥＴを備え、ドレイン（Ｄ）が、前記キャパシタの第１の端部に電気的に接続され、ソース（Ｓ）が、前記キャパシタの第２の端部に電気的に接続されている、請求項９に記載の検体測定システム。
【請求項１１】
前記プロセッサが、前記エンハンスメント型ＮチャネルＭＯＳＦＥＴのゲート（Ｇ）に電気的に接続された積分回路リセット制御出力を更に備え、前記積分回路リセット制御出力が、前記エンハンスメント型ＮチャネルＭＯＳＦＥＴを開閉するように構成されている、請求項１０に記載の検体測定システム。
【請求項１２】
前記バイアス電流抵抗器ネットワークが、第１のバイアス電流抵抗器と、前記第１のバイアス電流抵抗器と直列の第２のバイアス電流抵抗器と、前記第２のバイアス電流抵抗器にわたって並列に接続されたバイアス電流抵抗器ネットワークトランジスタスイッチと、を備える、請求項７に記載の検体測定システム。
【請求項１３】
前記バイアス電流抵抗器ネットワークトランジスタスイッチが、エンハンスメント型ＮチャネルＭＯＳＦＥＴを備え、ドレイン（Ｄ）が、前記第２のバイアス電流抵抗器の第１の端部に電気的に接続され、ソース（Ｓ）が、前記第２のバイアス電流抵抗器の第２の端部に電気的に接続されている、請求項１２に記載の検体測定システム。
【請求項１４】
前記バイアス電流回路が、前記バイアス電流回路を前記第１のノードに接続し、及び前記第１のノードから切断するように構成されたバイアス電流回路トランジスタスイッチを備える、請求項７に記載の検体測定システム。
【請求項１５】
前記バイアス電流回路トランジスタスイッチが、ＭＯＳＦＥＴ及びＦＥＴスイッチのうちの一方を備える、請求項１４に記載の検体測定システム。
【請求項１６】
検体測定システムを使用してテストストリップ上の生理学的流体試料の検体を通るテストストリップ電流を判定するための方法であって、前記検体測定システムが、請求項１に記載の検体測定システムを備え、前記方法が、
前記バイアス電流回路を通る第１のバイアス電流を発生させることと、
前記プロセッサを使用して第１の時間における前記積分回路の第１の出力電圧を測定することと、
前記プロセッサを使用して第２の時間における前記積分回路の第２の出力電圧を測定することと、
前記プロセッサを使用して、前記第１の時間における前記第１の出力電圧と前記第２の時間における前記第２の出力電圧との間の差に基づいて、前記第１のバイアス電流を用いて前記テストストリップ電流を判定することと、を含む、方法。
【請求項１７】
プロセッサを使用して、前記第１のバイアス電流を用いて測定した前記テストストリップ電流が所定の範囲内にあるか否かを判定することと、
前記プロセッサを使用して、第１のバイアス電流を用いて測定した前記テストストリップ電流が所定の範囲内にある場合に、前記プロセッサを使用して前記積分回路をリセットすることと、
前記プロセッサを使用して、前記バイアス電流回路を、第２のバイアス電流抵抗器と直列に前記第１のバイアス電流抵抗器を備えるように構成することと、
前記バイアス電流回路を通る第２のバイアス電流を発生させることであって、前記第２のバイアス電流が、前記第１のバイアス電流よりも低い、発生させることと、
前記プロセッサを使用して、第３の時間における前記積分回路の第３の出力電圧を測定することと、
前記プロセッサを使用して、第４の時間における前記積分回路の第４の出力電圧を測定することと、
前記プロセッサを使用して、前記第３の時間における前記第３の出力電圧と前記第４の時間における前記第４の出力電圧との間の差に基づいて、前記第２のバイアス電流を用いて前記テストストリップ電流を判定することと、を更に含む、請求項１６に記載の方法。
【請求項１８】
前記プロセッサを使用して、前記積分回路の第１の出力電圧を測定する工程の前に、前記積分回路をリセットすることを更に含む、請求項１６に記載の方法。
【国際調査報告】
2018503075.tif 000014
2018503075.tif 000015
2018503075.tif 000016