(57)【要約】  集積回路は、アイソレータ上に配設された、レンズを有する光源（レーザーなど）を備える。このアイソレータは、光カプラおよび光導波路を含むシリコン・オン・インシュレータ（ＳＯＩ）プラットフォームの半導体層上に配設される。動作中、光源は、レンズが光信号を収束するように、アイソレータに向かって伝播する光信号を生成する。さらに、アイソレータは光源に向かう光信号の後方反射を抑制し、光カプラは光信号を光導波路内に結合する。
2018513556.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配設された埋め込み酸化物（ＢＯＸ）層と、
前記ＢＯＸ層上に配設された半導体層とを備え、前記半導体層は光カプラと光導波路とを含み、動作中、前記光カプラは光信号を前記光導波路内に結合し、
前記半導体層上に配設されたアイソレータと、
前記アイソレータ上に配設され、レンズを含む光源とを備え、動作中、前記光源は前記アイソレータに向かって伝播する光信号を生成し、前記レンズは前記光信号を収束させ、
動作中、前記アイソレータは、前記光源に向かう前記光信号の後方反射を減少させる、集積回路。
【請求項２】
前記光カプラはグレーティングカプラを含む、請求項１に記載の集積回路。
【請求項３】
前記アイソレータは、
動作中、前記光信号の通常軸および異常軸に沿った偏光成分間のπ位相変化を生成し、前記光信号の偏光面を、前記波長板の光軸と前記光信号の入力偏光との間の角度の２倍だけ回転させる半波長板と、
ファラデー回転子と、
偏光子と、
を含む、請求項１または２に記載の集積回路。
【請求項４】
前記光源から前記光カプラに向かって伝播する前記光信号の偏光が前記偏光子を通過するように、前記偏光子は前記光源と一直線に並べられている、請求項３に記載の集積回路。
【請求項５】
前記偏光子は前記半波長板と一直線に並べられている、請求項３または４に記載の集積回路。
【請求項６】
前記ファラデー回転子は、前記光信号の水平偏光成分と垂直偏光成分との間の４５度位相変化を生成する、請求項３〜５のうちのいずれか１項に記載の集積回路。
【請求項７】
前記ファラデー回転子は前記偏光子上に配設されており、前記半波長板は前記ファラデー回転子上に配設されている、請求項３〜６のうちのいずれか１項に記載の集積回路。
【請求項８】
前記光源は、平面に前記光信号を生成し、前記光源のミラーは前記光信号を前記平面に対してある角度で反射し、
前記ある角度は９０度以外の角度である、請求項１〜７のうちのいずれか１項に記載の集積回路。
【請求項９】
動作中、前記光信号が前記アイソレータを通って前記光カプラまで伝播するように、前記レンズは前記光カプラの場所から水平方向にずらされている、請求項１〜８のうちのいずれか１項に記載の方法。
【請求項１０】
前記光源はレーザーを含む、請求項１〜９のうちのいずれか１項に記載の集積回路。
【請求項１１】
プロセッサと、
前記プロセッサに結合されて、動作中、前記プロセッサによって実行されるプログラムモジュールを格納するメモリと、
請求項１〜１０のうちのいずれか１項に記載の集積回路と、
を備えるシステム。
【請求項１２】
光信号を光導波路内に光学的に結合するための方法であって、
前記光信号を光源の平面に生成することと、
ミラーを使用して、前記光信号を前記平面に対してある角度で反射することと、
前記光信号を収束することと、
前記光信号の前記光源に向かう後方反射を減少させるアイソレータを通じて、前記光信号を伝播することとを備え、前記光源は、前記アイソレータ上に配設されており、前記方法はさらに、
光カプラを使用して、前記光信号を前記光導波路内に光学的に結合させることを備え、前記アイソレータは、前記光カプラと前記光導波路とを含む半導体層上に配設され、
前記半導体層は埋め込み酸化物（ＢＯＸ）層上に配設され、
前記ＢＯＸ層は基板上に配設されている、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
背景
技術分野
本開示は、光信号を光学的に結合するための技術に関する。より具体的に、本開示は、グレーティングカプラを用いて光信号を光導波路内に光学的に結合し、後方反射を抑制するアイソレータを備える、レンズ集積垂直レーザーに関する。
【背景技術】
【０００２】
関連技術
ＣＭＯＳ技術の発達により、１つのチップ上に何十億個ものトランジスタの超大規模集積を有する集積回路が実現されつつある。しかしながら、熱的な制約および他の物理的な制限があるため、そのような大規模集積回路の性能のスケーリングは、クロックスピードとの増加と関連しない場合がある。その代わりに、多数の機能ユニットを集めた並列アーキテクチャが、集積回路の能力のスケーリングに次第に用いられつつある。ますます高い処理能力が半導体チップに集積されるにつれて、高められた処理性能を十分に活用するために、集積回路は、それに対応する通信帯域幅の増加を必要とすることが多い。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
特に、過去１０年間で、発達したプロセッサのオフチップ入／出力（Ｉ／Ｏ）帯域幅は、２年ごとに約２倍の速さで増加した。その結果、現在のチップでは、数Ｔｂｐｓの全Ｉ／Ｏ帯域幅がかなり一般的である。しかしながら、この成長速度を保つためには、１つのチップに対して数十ＴｂｐｓのＩ／Ｏ帯域幅がすぐに必要になる可能性がある。同じような通信帯域幅のスケーリングが、サーバーレベルでもネットワーキングレベルでも発生している。物理的リソースが限られていることを考慮に入れると、したがって、消費電力がより少なく、帯域幅がより広く、かつ、帯域幅密度がより高い相互接続解決法が、高性能電気システムの通信帯域幅スケーリングの需要を満たすために必要とされている。
【０００４】
シリコンフォトニクスは、未来のコンピューティングシステムのために、効率的で高密度の、広帯域幅システム相互接続を提供可能な有望な技術である。高帯域幅の効率的なシリコンモジュレータ、低損失光導波路、波長分割多重方式（ＷＤＭ）コンポーネント、および高速ＣＭＯＳ光導波路光検出器などの構成要素を含む低コストで実用的な応用に向けて、目覚ましい進歩が見られる。しかしながら、シリコンフォトニクスと集積される、低コストで信頼性のあるアレイレーザー光源は、依然として、大規模集積シリコンフォトニクスリンクの実現に対する障害である。
【０００５】
個々の外部ＩＩＩ−Ｖレーザー光源は市販されているが、外部レーザー光源アレイをシリコンフォトニクスチップ上に低コストで集積することは、依然として課題である。原則として、光ファイバアレイを使用して、多チャンネルレーザー光源をシリコンフォトニクスチップ上に載せることが可能である。しかしながら、実際には、この方法は極めて費用がかかる。
【０００６】
集積レーザー光源アレイを形成するために、さまざまな方法が研究されている。たとえば、電気ポンプ分布フィードバックレーザーが、シリコン上へのＩＩＩ−Ｖ材料の不均一集積によって実証されている。しかしながら、この分布フィードバックレーザーの歩留まりおよび信頼性は、依然として低コスト光源に対する障害である。さらに、通常、ＩＩＩ−Ｖ材料およびプロセスには欠陥がないわけではない。したがって、ＩＩＩ−Ｖレーザーの歩留まりは、シリコンＣＭＯＳ回路と比較してはるかに低いままである。さらに、多くの場合、初期不良を取り除くためにバーンインも必要とされる。したがって、成分検定の前にＩＩＩ−Ｖレーザーをシリコンフォトニクス回路と集積することは、特に、大規模集積スケールが典型的に必要とされる広帯域幅システム相互接続のような用途にとっては、通常理想的ではない。
【０００７】
別の方法では、シリコンフォトニクスチップとの集積のために、シリコンベンチによって支持された自由空間光学素子が実装された、１つの高電力レーザー光源を使用する。この方法は、複数の光学リンクが並列に支持され得るように、パワーシェアリングを可能にし得る。しかしながら、そのような光源のスケーリングは、個々のレーザーダイの最大電力が制限されているために、制約を受けることが多い。さらに、数十および数百もの光学リンクを用いた応用などの広帯域幅システム相互接続のために、１つのシリコンフォトニクスチップ上への多くのレーザーパッケージの集積が必要になる場合があるが、これは、実装および集積にとって重要な課題である。
【０００８】
したがって、必要とされているのは、上記のような問題を伴なわない光源である。
【課題を解決するための手段】
【０００９】
要約
本開示の一実施形態は、集積回路を提供する。この集積回路は、基板と、基板上に配設された埋め込み酸化物（ＢＯＸ）層と、ＢＯＸ層上に配設された半導体層とを備える。半導体層は、光カプラと光導波路とを含む。さらに、集積回路は、半導体層上に配設されたアイソレータと、アイソレータ上に配設され、レンズを含む光源とを備える。動作中、光源は、レンズが光信号を収束するように、アイソレータに向かって伝播する光信号を生成する。さらに、動作中、アイソレータは光源に向かう光信号の後方反射を減少させ、光カプラは光信号を光導波路内に結合する。
【００１０】
なお、光カプラはグレーティングカプラを含んでもよく、および／または、光源はレーザーを含んでもよい。
【００１１】
さらに、アイソレータは、動作中に光信号におけるその通常軸および異常軸に沿った偏光成分間のπ位相変化を生成する半波長板と、ファラデー回転子と、偏光子とを含み得る。光源から光カプラに向かって伝播する光信号の偏光が偏光子を通過するように、偏光子は光源と一直線に並べられている。さらに、ファラデー回転子は、偏光された光信号の平面に対して４５度の回転を生成し得る。なお、ファラデー回転子を偏光子上に配設してもよく、半波長板をファラデー回転子上に配設してもよい。いくつかの実施形態では、半波長板の光軸は、偏光子が光信号の横磁場（ＴＭ）モードに対して揃えられている場合、光信号の本来の偏光面に対して６７．５度に設定されており、偏光子が光信号の横電場（ＴＥ）モードに揃えられている場合、半波長板を通過した後の光信号の偏光が光導波路のＴＥモードに対して揃えられるように、光信号の本来の偏光面に対して２２．５度に設定されている。
【００１２】
加えて、光源は平面に光信号を生成し得、ミラーは光信号を平面に対してある角度で反射し得る。この角度は、９０度以外の角度であり得る。
【００１３】
いくつかの実施形態では、動作中、光信号がアイソレータを通って光カプラまで伝播するように、レンズは光カプラの場所から水平方向にずらされている。
【００１４】
さらに、集積回路は、アイソレータ上に配設された光源アレイを備える。たとえば、光源アレイは、波長分割伝送方式（ＷＤＭ）波長グリッドを画定するように固定した間隔を有する異なる波長を有するレーザーアレイを含み得る。
【００１５】
別の実施形態は、プロセッサと、プログラムモジュールを格納するメモリと、上述の集積回路とを備えるシステムを提供する。動作中、プログラムモジュールはプロセッサによって実現される。
【００１６】
別の実施形態は、光信号を光導波路内に光学的に結合するための方法を提供する。この方法は、上述の集積回路によって行なわれ得る。
【００１７】
この要約は、ここで説明される主題のいくつかの態様について基本的な理解を提供できるように、いくつかの例示的な実施形態を説明することを目的として設けられているに過ぎない。したがって、上述の特徴は例にすぎず、ここで説明される主題の範囲または精神をいかなる方法でも狭めるものと理解されるべきではないことが理解されよう。ここで説明される主題の他の特徴、態様、および利点は、以下の詳細な説明、図面、および請求項から明らかになる。
【図面の簡単な説明】
【００１８】
【図１】本開示の一実施形態に係る光源を備える集積回路の側面図を示す、ブロック図である。
【図２】本開示の一実施形態に係る、図１の集積回路のアイソレータを示す図である。
【図３】本開示の一実施形態に係る、図１の集積回路を備えるシステムを示すブロック図である。
【図４】本開示の一実施形態に係る、光導波路内へ光信号を光学的に結合するための方法を示す、フローチャートである。
【発明を実施するための形態】
【００１９】
同じまたは同様の参照符号は、図面を通して対応する部分を表す。さらに、同じ部分の複数の例を、ダッシュによる例番号と分けられた共通の接頭辞によって示す。
【００２０】
詳細な説明
光源を備える集積回路、この集積回路を備えるシステム、および光信号を光導波路内に光学的に結合するための方法の実施形態について説明する。集積回路は、光源（レーザーなど）と、アイソレータ上に配設されたレンズとを備える。さらに、アイソレータは、光カプラと光導波路とを備えるシリコン・オン・インシュレータ（ＳＯＩ）プラットホームの半導体層上に配設されている。動作中、光信号がアイソレータに向かって伝播するように光源は光信号を生成し、レンズは光信号を収束する。さらに、アイソレータは、光源に向かう光信号の後方反射を抑制し、光カプラは光信号を光導波路内に結合する。
【００２１】
この光学集積化技術によって、面法線結合アレイレーザー光源（ＳＣＡＬＳ）のシリコンフォトニクス回路との低コストおよび高収率の集積が容易になり得る。特に、集積回路の集積アイソレータによって、集積回路は光カプラ（グレーティングカプラなど）からの後方反射を抑制することができる。加えて、平面構成またはアーキテクチャの使用により、ウエハースケールプロセシング、組立て、集積、および検査が実現可能になり、大規模シリコンフォトニクス集積のために、信頼性のある、低コストレーザー光源を提供することができる。その結果、光集積化技術によって、波長分割多重方式などの用途におけるシリコンフォトニクスリンクの使用が容易になり得る。
【００２２】
次に、集積回路（フォトニクス集積回路など）の実施形態について説明する。図１は、光源１２２を備える集積回路１００の側面を示すブロック図である。この集積回路は、基板１１０と、基板１１０上に配設された埋め込み酸化物（ＢＯＸ）層１１２と、ＢＯＸ層１１２上に配設された半導体層１１４とを備え、半導体層１１４（および場合によってはＢＯＸ層１１２）は、光カプラ１１６と光導波路１１８とを備える。たとえば、基板１１０および半導体層１１４はシリコンを含んでもよく、埋め込み酸化物層１１２は二酸化ケイ素を含んでもよい。したがって、基板１１０、埋め込み酸化物層１１２、および半導体層１１４は、シリコン・オン・インシュレータ（ＳＯＩ）技術を構成してもよい。
【００２３】
さらに、集積回路１００は、半導体層１１４上に配設されたアイソレータ１２０と、アイソレータ１２０上に配設された光源１２２（レーザーなど）とを備え得る。なお、光源１２２は、光学ミラー１２４とレンズ１２６とを備え得る。したがって、光源１２２は、いわゆる「レンズ集積レーザー」を備え得る。なお、加えて、光源１２２は基板１１０上に集積された電気回路から受電してもよい。
【００２４】
動作中、光源１２２は、光信号１２８がアイソレータ１２０に向かって伝播するように光信号１２８を生成し、レンズ１２６は光信号１２８を収束させる。たとえば、光源１２２は、垂直キャビティ面発光レーザー（ＶＣＳＥＬ）を含み得る。代替的に、または追加的に、光源１２２は平面１３０において光信号１２８を生成可能であり、光学ミラー１２４は、光信号１２８を平面１３０に対して角度１３２で反射可能である。
【００２５】
さらに、動作中、アイソレータ１２０は光源１２２に向かう光信号１２８の後方反射を減少させ、光カプラ１１６は、光信号１２８を光導波路１１８内に結合する。たとえば、光カプラ１１６はグレーティングカプラを備え得る。（しかしながら、他の種類の光カプラも使用可能である。）グレーティングカプラは９０度以外の入射角を有するため、角度１３２は９０度以外の角度になり得る。さらに、アイソレータ１２０の厚さは有限であるため、レンズ１２６は、動作中、光信号１２８がアイソレータ１２０を通って光カプラ１１６に伝播するように、光カプラ１１６の位置から平面１３０において水平方向のオフセット１３４であり得る。
【００２６】
いくつかの実施形態では、アイソレータ１２０は、動作中、光信号１２８におけるその通常軸および異常軸に沿った偏光成分間のπ位相変化を生成する半波長板１３６と、ファラデー回転子１３８（または、より一般的に、他の種類の非可逆回転子）と、偏光子１４０とを備える。光源１２２によって生成された光信号１２８を偏光することができるため、偏光子１４０は、光信号１２８の偏光（アイソレータ１２０の前の層と関連する位相変化を含む）が偏光子１４０を通過するように、光源１２２と一直線に並び得る。さらに、ファラデー回転子１３８は、偏光された光信号１２８の平面に対して４５度回転可能である。なお、図１に示すように、ファラデー回転子１３８は偏光子１４０に接して配設可能であり、半波長板１３６は、ファラデー回転子１３８に接して配設可能である。しかしながら、他の実施形態では、これらの層のうちの少なくともいくつかの層の順番を変更可能である。
【００２７】
いくつかの実施形態では、半波長板１３６の光軸は、偏光子１４０が光信号１２８の横磁場（ＴＭ）モードに対して揃えられている場合、光信号１２８の本来の偏光面に対して６７．５度に設定されており、偏光子１４０が光信号１２８の横電場（ＴＥ）モードに揃えらている場合、半波長板１３６を通過した後の光信号１２８の偏光が光導波路１１８のＴＥモードに対して揃えられるように、光信号１２８の本来の偏光面に対して２２．５度に設定されている。なお、理論上、ファラデー回転子１３８を通過した後の光信号１２８の偏光は、半波長板１３６を使用するのではなく光導波路１１８の配向を回転することによって、光導波路１１８のＴＥモードと揃えることが可能である。しかしながら、実際には、マンハッタングリッドから外れることは通常奨励されない。
【００２８】
次に、集積回路の例示的な実施形態についてさらに説明する。通常、低損失結合は、ＩＩＩ−Ｖ外部レーザー光源をシリコンフォトニクス回路と適切に集積させるために重要である。光をシリコンフォトニクスチップ上に結合する方法はいくつか存在し、たとえば、エッジ結合、エバネッセント結合、およびグレーティングカプラを介した表面法線結合が例として挙げられる。シリコングレーティングカプラは、サブミクロンのＳＯＩ光導波路モードをそれよりもずっと大きな光学モード（単一モード光ファイバの約１０μｍの光学モードなど）に連続して変換し、それによって、光結合に関するアラインメントの許容範囲を大幅に緩和することができる。表面法線結合によって、二次元（２Ｄ）アレイ集積も可能になり、これは、大規模集積にとっては望ましいことが多い。加えて、表面法線結合によって、低コスト製造のためのウエハースケール検査が可能になる。その結果、グレーティングカプラを利用した表面法線結合によって、製造性が改善され得る。
【００２９】
しかしながら、ほとんどのＩＩＩ−Ｖレーザーは端面発光レーザーであるため、ＩＩＩ−Ｖレーザーのシリコンフォトニクスチップとの直接表面法線結合は、通常、まっすぐに進まない。したがって、シリコングレーティングカプラに一致する光学モードサイズを有する表面法線発光ＩＩＩ−Ｖレーザーが、シリコンフォトニクス回路との低損失集積のために必要になる場合がある。この点についての１つのオプションが、レンズ集積表面発光レーザーである。ウェットエッチングプロセスまたはドライエッチングプロセスを使用して、端面発光レーザーの出力をその基板に向けて反射するよう、ファセットミラーを作成可能である。フォトレジストリフローまたはグレースケールマスクなどの技術を使用して基板の他方側に製造されたレンズは、その後、他のフォトニクス回路との結合のために、レーザー出力ビームを平行にできる、または、収束させることができる。典型的には、ファセットミラーは、レンズ集積レーザーが完全な表面法線出力を有するように（すなわち、レンズ集積レーザー基板の平面に対して９０度で）、４５度にされる。
【００３０】
レンズ集積表面発光レーザーをグレーティングカプラを介してシリコンフォトニックスチップ上に集積するために、正しい動作を可能にするよういくつか修正が必要になる場合がある。特に、シリコングレーティングカプラは通常、表面法線に対して数度の結合角度を有している。その結果、レーザー側で結合角度を合わせるために、４５度とは異なるファセットミラー角度および／またはレーザーの反射点に対するレンズ中心の水平シフトを使用し得る。
【００３１】
さらに、ＩＩＩ−Ｖレーザーは、典型的には外部後方反射の影響を受けやすい。しかしながら、シリコングレーティングカプラのために後方反射を取り除くことは困難なことがある。特に、−１５〜−２０ｄＢの後方反射が、シリコングレーティングカプラで発生し得る。グレーティング後方反射の、ＩＩＩ−Ｖレーザー性能に対する影響を最小限に抑えるために、アイソレータを使用可能である。図１に示すように、単チャンネル集積ＳＣＡＬは、３層自由空間アイソレータを備えていてもよい。アイソレータは、レーザー出力と一直線に並んだ偏光を有する偏光子（偏光子板など）と、入力された光ビームまたは信号の偏光を４５度回転させる、磁石を有さないファラデー回転子と、シリコン光導波路のＴＥ偏光と一直線に並ぶように光ビーム偏光を回転させる半波長板とを備え得る。ファラデー回転子は非可逆的な性質を有するため、グレーティングカプラからの後方反射光ビームは、偏光子の偏光に直交する偏光を有し得る。その結果、後方反射光ビームは、レンズ集積レーザーに入る前に遮断され得る。なお、いくつかの実施形態では、ＩＩＩ−Ｖレーザー光導波路がＴＥモードとＴＭモードとの間で差が大きく異なるように設計されている場合、偏光子板を除外し得る。
【００３２】
さらに、グレーティングカプラ光学モードに一致させるために、ＩＩＩ−Ｖレーザー基板の厚さ（たとえば、約１５０μｍ）および裏面レンズの焦点距離（たとえば、約９０μｍ）を、半波長板の底面の数マイクロメートル下方に出力ビームを収束させるよう選択可能である。
【００３３】
加えて、レンズ集積レーザーのレージング光導波路構造およびグレーティングカプラ光学モードを、モードの重なりを最大限にするよう、前もって決めることができる。特に、レージング光導波路構造の出力およびグレーティングカプラの入力ファセットは、レンズのそれぞれの共役像を形成し得る。レンズの位置および倍率は、レーザー出力の像をグレーティングカプラの光学モードサイズに一致させるよう、選択可能である。
【００３４】
図１は１つのレーザーを示すが、一般に、レンズ集積レーザーの一次元（１Ｄ）または２Ｄアレイを、共有のまたは共通の偏光子と、磁石を有さないファラデー回転子と、半波長板とを有する集積回路において集積して１Ｄまたは２Ｄ集積ＳＣＡＬＳを形成することも可能である。ピッチの揃ったグレーティングカプラアレイを有するシリコンフォトニクスチップ上にこのＳＣＡＬＳを並べること、および接合することが可能になる。さらに、ワイヤボンディングを使用してＳＣＡＬＳをシリコンフォトニクスチップに電気的に接続することができる。たとえば、アイソレータ上に配設された光源アレイが設けられていてもよい。いくつかの実施形態では、光源アレイは、波長分割多重伝送方式（ＷＤＭ）波長グリッドを定めるように、固定間隔を有する異なる波長を有するレーザーアレイを備える。
【００３５】
偏光子、ファラデー回転子、および半波長板は、アレイにおいてレーザーによって共有されたプレーナー型デバイスでもよいため、さらなる位置合わせは不要になり得る。さらに、レーザー、ファセットミラー、および裏面ミラーはリトグラフで定めることが可能である。その結果、原則として、ＳＣＡＬＳの組立て、集積、および検査をウエハスケールで行なうことが可能であり、集積回路のコストが削減される。
【００３６】
いくつかの実施形態では、ＳＣＡＬＳのために使用される１つ以上のレーザーは、同じまたは異なるキャリア波長（キャリア波長が異なると、波長分割多重伝送方式ＳＣＡＬＳが容易になり得る）を有する、分散されたフィードバックレーザーであり得る。なお、リソグラフィーで定められらたアレイ位置精度によって、他のアレイ集積方法ではしばしば発生する位置合わせ不良の蓄積という問題を伴なうことはなく、ＳＣＡＬＳをアレイサイズにスケーリング可能である。このスケーラビリティにより、大規模シリコンフォトニクス集積が容易になり得る。
【００３７】
加えて、いくつかの実施形態では、アイソレータはレンズ集積レーザーと集積され、その後、これらの組合せが集積回路の残りの部分と集積される。この方法により、集積回路の残りの部分にレンズ集積レーザーとアイソレータとの集積に先立ってリフロー処理が施され、これによって、アイソレータのリフロー処理中の破損を防ぐことができる。
【００３８】
例示的な実施形態では、半導体層１１４の厚さは、１μｍより小さくてよい（たとえば、０．２〜３μｍ）。さらに、埋め込み酸化物層１１２の厚さは、０．３〜３μｍでよい（たとえば、０．８μｍ）。なお、集積回路１００における光導波路の幅は、０．５〜３μｍでよい。例示的な実施形態では、光導波路は、１．３または１．５５μｍの基本波長を有する光信号１２８など、１．１〜１．７μｍの波長を有する光信号１２８（すなわち、光）を伝える。
【００３９】
いくつかの実施形態では、アイソレータ１２０は、その偏光方位が互いに対して４５度に設定された状態の偏光子の対の間に挟まれているファラデー回転子を使用して実現される、磁石を有さない光学アイソレータである。これは図２に示されており、図２は、集積回路１００（図１）におけるアイソレータ１２０を示す図である。なお、ファラデー回転子は、光が材料を通過したときにその光の偏光面が回転される、磁性を与えられた希土類鉄ガーネット（ＲＩＧ）結晶を含み得る。さらに、磁石を有さないファラデー結晶の保持力（Ｈｃ）の範囲は、数百〜数千エールステッドである。さらに、アイソレータ１２０におけるファラデー結晶の厚さは、光の偏光面を４５度回転させるように選択可能である。たとえば、５００ＯｅのＨｃを有するＲＩＧ材料の場合、１５５０ｎｍの波長の光について、厚さは４５度の偏光回転に対して約４２０μｍでよい。ナノ粒子線形膜または高分子膜を使用して、たとえば、０．２〜２ｍｍの厚さを有する薄いガラス基板の上に、直線偏光子を製造可能である。
【００４０】
なお、薄いＳＯＩ上のスラブを有するシリコン光導波路は、典型的にＴＥ偏光にしか対応しないため、レーザー光を薄いＳＯＩ上のシリコン光導波路内に結合するために、第２の偏光子が不要になる場合がある。シリコン光導波路ＴＥモードをファラデー回転子を通過した後に回転された偏光に一致させるために、第２の偏光子ではなく、ファラデー回転子を通過した後に進層軸が偏光面に対して２２．５度に設定された状態で、半波長板を使用可能である。この配置は、さらに便利な場合がある。さらに、半波長板の厚さは、ゼロ次半波長板が使用される場合に小さくなり得、たとえば、約９０μｍの厚さである。
【００４１】
集積回路１００（図１）は、システムおよび／または電子デバイスに含まれていてもよい。これは図３に示されており、図３は、集積回路１００を含むシステム３００を示すブロック図である。いくつかの実施形態では、システム３００は、処理サブシステム３１０（１つ以上のプロセッサを有する）とメモリサブシステム３１２（メモリを有する）とを備える。
【００４２】
一般に、集積回路１００およびシステム３００の機能は、ハードウェアおよび／またはソフトウェアで実現され得る。したがって、システム３００は、１つ以上のプログラムモジュールまたはメモリサブシステム３１２（ＤＲＡＭ、または他の種類の揮発性もしくは不揮発性コンピュータ可読メモリ）に格納された命令の組を備えることが可能であり、動作中、処理サブシステム３１０によって実行可能である。なお、１つ以上のコンピュータプログラムによってコンピュータプログラムメカニズムを構成し得る。さらに、メモリサブシステム３１２のさまざまなモジュールの命令は、ハイレベル手続き型言語、オブジェクト指向のプログラミング言語、および／またはアセンブリ言語もしくは機械言語で実施可能である。なお、プログラミング言語はコンパイルまたは解釈可能である、たとえば、構成可能である、または構成されており、処理サブシステムによって実行される。
【００４３】
システム３００の構成要素は、信号線、リンク、またはバスによって結合され得る。これらの接続は、信号および／またはデータの電気通信、光通信、または電気光通信を含み得る。さらに、上述の実施形態では、いくつかの構成要素が直接互いに接続されていると示されていたが、他の構成要素は、中間構成要素を介して接続されていると示されている。各例では、接続、すなわち「結合」方法によって、２つ以上の回路ノード、すなわち端子間で好ましい通信が確立される。そのような結合は、当業者によって理解されるように、多数の回路構成を使用して実現される場合がある。たとえば、ＡＣ結合および／またはＤＣ結合を使用可能である。
【００４４】
いくつかの実施形態では、これらの回路、構成要素、およびデバイスの機能は、１つ以上の特定用途向け集積回路（ＡＳＩＣｓ）、書換え可能ゲートアレイ（ＦＰＧＡｓ）、および／または１つ以上のデジタルシグナルプロセッサ（ＤＳＰｓ）において実現可能である。さらに、上述の実施形態の機能は、当該技術で周知のように、ソフトウェアよりもハードウェアで実現されることが多くてよもい、または、ハードウェアよりもソフトウェアで実現されることが多くてもよい。一般に、システム３００は１つの場所にあってもよく、または、複数の、地理的に分散した場所に分配されてもよい。
【００４５】
システム３００は、ＶＬＳＩ回路、スイッチ、ハブ、ブリッジ、ルーター、通信システム（波長分割多重伝送方式通信システムなど）、ストレージエリアネットワーク、データセンター、ネットワーク（ローカルエリアネットワークなど）、および／またはコンピュータシステム（マルチコアプロセッサコンピュータシステムなど）を含み得る。さらに、コンピュータシステムは、サーバー（マルチソケット、マルチラックサーバーなど）、ラップトップコンピュータ、通信デバイスもしくはシステム、パーソナルコンピュータ、ワークステーション、メインフレームコンピュータ、ブレード、エンタープライズコンピュータ、データセンター、タブレットコンピュータ、スーパーコンピュータ、ネットワークアタッチストレージ（ＮＡＳ）システム、ストレージエリアネットワーク（ＳＡＮ）システム、メディアプレーヤー（ＭＰ３プレーヤーなど）、アプライアンス、サブノートブック／ネットブック、タブレットコンピュータ、スマートフォン、携帯電話、ネットワークアプライアンス、セットトップボックス、パーソナルデジタルアシスタント（ＰＤＡ）、玩具、コントローラ、デジタルシグナルプロセッサ、ビデオゲーム機、デバイスコントローラ、アプライアンス内の計算エンジン、家電デバイス、ポータブルコンピュータデバイスもしくはポータブル電子デバイス、パーソナルオーガナイザ、および／または他の電子デバイスを含み得るが、これらに限定されない。なお、所与のコンピュータシステムを１つの場所に配置してもよく、または、複数の地理的に分散した場所に分配してもよい。
【００４６】
さらに、集積回路１００は、光通信（たとえば、トランシーバー、光相互接続、または光リンク、たとえばイントラチップまたはインターチップ通信用）、無線周波数フィルター、バイオセンサー、データストレージ（光学記憶デバイスまたはシステムなど）、医療（診断法または手術法など）、バーコードスキャナ、および／または計測（たとえば、距離の精密測定）などの多種多様な用途で使用可能である。
【００４７】
さらに、光源、集積回路１００および／またはシステム３００の実施形態は、より少ない構成要素またはさらなる構成要素を備えている場合がある。これらの実施形態は多くの別個の品目を有すると示されているが、これらの光学部品、集積回路、およびシステムは、ここで説明される実施形態の構造的な図表ではなく、存在し得る、さまざまな特徴の機能的な記載であると意図されている。したがって、これらの実施形態では、２つ以上の構成要素を１つの構成要素にまとめることが可能であり、および／または、１つ以上の構成要素の位置を変更することも可能である。加えて、光源、集積回路１００および／またはシステム３００の上述の実施形態における機能は、当該技術で周知のように、ソフトウェアよりもハードウェアで実現されることが多くてもよい、または、ハードウェアよりもソフトウェアで実現されることが多くてもよい。
【００４８】
上述の実施形態は特定の構成要素および複合物を用いて示されたが、当業者に周知のように、多種多様な材料および組成（化学両論的組成および非化学両論的組成）を使用可能である。したがって、シリコン光導波路が上述の実施形態で示されたが、当業者に周知のように、光集積化技術を他の材料（ゲルマニウムおよび／またはシリコンゲルマニウムなど）と共に使用してもよい。さらに、半導体層はポリシリコンまたはアモルファスシリコンを含み得る。さらに、集積回路１００の材料および化合物を、蒸着、スパッタリング、分子線エピタキシー、ウェットまたはドライエッチング（フォトリソグラフィーまたは直接書込みリソグラフィーなど）、ポリッシングなどの多種多様な加工技術を使用して製造してもよい。加えて、多種多様な光学部品を光源および／または集積回路１００で、またはそれと共に使用可能である。さらに、多くの異なる種類のレーザーまたはレーザーでない光源（発光ダイオードなど）を含む、多種多様な光源を集積回路１００に集積すること、または含めることが可能である。
【００４９】
次に、方法の実施形態について説明する。図４は、集積回路（図１の集積回路１００など）によって行なうことが可能な、光信号を光導波路に光学的に結合するための方法４００を示すフローチャートである。動作中、集積回路の光源は、光源の平面に光信号を生成する（動作４１０）。次に、光源のミラーがこの光信号を平面に対してある角度で反射し（動作４１２）、光源のレンズがこの光信号を光カプラに収束する（動作４１４）。さらに、この光信号は、アイソレータ上に配設されている光源に向かう光信号の後方反射を減少させるアイソレータを通って伝播する（動作４１６）。次に、集積回路の光カプラは、集積回路において光信号を光導波路内に光学的に結合する（動作４１８）。ここで、アイソレータは、光カプラと光導波路とを備える半導体層上に配設されており、半導体層は埋め込み酸化物（ＢＯＸ）層上に配設されており、ＢＯＸ層は基板上に配設されている。
【００５０】
方法４００のいくつかの実施形態では、より多くの、またはより少ない動作が設けられ得る。さらに、動作の順番は変更可能であり、および／または、２つ以上の動作を１つの動作にまとめてもよい。
【００５１】
光源および集積回路は、通信、製造（切断もしくは溶接）、リソグラフィープロセス、データストレージ（光学記憶デバイスもしくはシステムなど）、医療（診察法もしくは手術法など）、バーコードスキャナ、娯楽（レーザー光ショー）、および／または計測（たとえば、距離の精密測定）などの多種多様な用途で使用可能である。
【００５２】
以上の説明において、「いくつかの実施形態」と言及した。なお、「いくつかの実施形態」は可能な実施形態の全ての部分集合を示すが、必ずしも実施形態の同じ部分集合を規定するわけではない。
【００５３】
上述の説明は、当業者が本開示を実施および使用できるように意図されたものであり、特定の用途および要件の文脈で設けられている。さらに、本開示の実施形態の上述の説明は、図示および説明の目的でのみ示されたものであり、包括的であることを意図したものではなく、また、開示された形態に本開示を制限するものでもない。したがって、多くの修正形態および変形形態が当業者にとって明らかであり、ここで規定される一般的な原則は、本開示の精神および範囲内で、他の実施形態および用途に適用可能である。加えて、上述の実施形態の説明は、本開示を制限するよう意図されたものではない。したがって、本開示はここで示された実施形態を制限するよう意図されたものではなく、ここで開示された原則および特徴と一致する最も広い範囲に一致する。
【図１】
2018513556.tif 000003
【図２】
2018513556.tif 000004
【図３】
2018513556.tif 000005
【図４】
2018513556.tif 000006
【国際調査報告】
2018513556.tif 000007
2018513556.tif 000008
2018513556.tif 000009