【事件の表示】
　平成１１年特許願第　６７７８１号「マイクロコンピュータ」拒絶査定不服審判事件〔平成１１年１１月１６日出願公開、特開平１１−３１６７５２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明
　本願は、平成４年３月１７日に出願した特願平４−９１９１９号の一部を平成１０年１１月２０日に新たに特願平１０−３３０４７３号として特許出願し、さらにその一部を平成１１年３月１５日に新たな特許出願としたものであって、平成１６年２月１６日付で拒絶査定がなされ、これに対し、同年３月２５日に審判請求がなされたものである。
　そして、その請求項６に係る発明は、特許請求の範囲の請求項６に記載された次のとおりのものと認める。（以下「本願発明」という。）
　
　「単一の半導体チップ上に形成された、中央処理装置と、電気的な消去・書込みによって書換え可能な不揮発性のフラッシュメモリと、ＲＡＭとを備えたマイクロコンピュータであって、
　前記フラッシュメモリは、一括消去可能な単位として、複数個のメモリブロックを有し、かつ少なくとも１つのメモリブロックのメモリ容量が前記ＲＡＭのメモリ容量以下であり、前記メモリブロックの単位で前記ＲＡＭに保持情報を転送可能であることを特徴とするマイクロコンピュータ。」
　
２．引用例
　これに対して、原査定の拒絶の理由に引用されたRussell Clayton，“Block structures in flash memory”，   Electronic Engineering，Vol.63, No.775，p.49, (1991)（以下、「引用例」という。）には以下の事項が記載されている。
　イ．「One of the problems with flash memory has been the lack of any block erase capability. A blocked flash device storing updatable configuration data may offer a way forward.」（標題下の要約）（和訳：フラッシュメモリの問題の一つは、ある特定のブロックを消去する能力の欠如であった。複数のブロックからなるフラッシュデバイスは、更新可能なコンフィギュレーションデータを格納し、今後の道を提供する。）
　
　ロ．「Intel's flash memory in-system erasure is achieved by the local CPU ・・・（中略）・・・The limitation of using the local CPU for the erase operation is that the algorithms must be stored outside of the flash device being erased. This can be achieved by downloading the algorithms into system RAM and then executing RAM, ・・・（後略）・・・」（左欄下から１２行目〜中欄１３行目）（和訳：インテルのフラッシュメモリのシステム内における消去は、ローカル中央処理装置によって行われる。・・・（中略）・・・ローカルＣＰＵによる消去オペレーションの限界はアルゴリズムをフラッシュメモリの外に置く必要があることである。これは、アルゴリズムをシステムRAMにダウンロードすることで解決できる）
　
　ハ．「The 28F001BX is a 1 Mbit device with an asymmetrically blocked architecture comprised of four separately and individually erasable blocks (figure 3). These are the boot block (8K bytes) , parameter blocks (2 x 4Kbyte blocks) and main block(112K bytes). Typically ,stable initialization and programme/erase code would be kept in the boot area of the device ・・・（中略）・・・The main block can be used to store application code to allow for periodic updating. Finally the two parameter blocks can be used to store system configuration data. These allow a working dataset to be stored in one block, whilst a new dataset is being created in the second block.」（右欄２６行目〜４７行目）（和訳：２８Ｆ００１ＢＸは４つの分割され、独立して消去可能なブロックからなる非対称なブロックアーキテクチャを備えた１メガビットのデバイスである。これらは、ブートブロック（８Ｋバイト）、パラメータブロック（２ｘ　４Ｋバイトのブロック）、メインブロック（１１２Ｋバイト）からなる。典型的にはイニシャリゼーションと消去のためのプログラムコードがデバイスのブートブロックに格納される　・・・（中略）・・・　メインブロックは、アプリケーションコードの格納に利用でき、そうすることで周期的なアップデイトが可能となる。最後に、２つのパラメータブロックは、システムコンフィギュレーションデータの格納に利用できる。そうすることで、稼働中のデータセットを一つのブロックに格納し、新しいデータセットを２番目のブロックに格納できる。）
　
　ニ．「The increased flexibility provided by the block device is particularly suited to applications such as BIOS storage in personal computers - new extensions and bug fixes can be added simply by installing the update from floppy disc.」（右欄４８行目〜５４行目）（和訳：ブロック分割されたデバイスにより、柔軟性が向上し、例えばパーソナルコンピュータのＢＩＯＳのストレッジとして、利用することが適しており、機能拡張版やバグ修正版がフロッピーディスクからアップデート版をインストールすることで簡単に追加できる。）
　
　ここで、上記引用例ハ．の記載によると、引用例の「フラッシュメモリ」は、独立して消去可能な複数のブロックからなり、それぞれのブロックの用途として、ブートプログラム、アプリケーションプログラム、及びシステムコンフィギュレーションデータをそのブロックに格納する利用形態が挙げられており、こうすることで、例えば、バージョンアップやプログラムのバグ等への対応において、対応するブロックのみを更新すればよく、運用の柔軟性が向上することが記載されている。
　さらに、ロ．には上記フラッシュメモリのシステム内におけるデータ消去は、ＲＡＭに消去用プログラムをダウンロードして、中央処理装置で当該プログラムを実行する旨の利用形態が記載されており、またハ．には、上記複数のブロックからなるフラッシュメモリのブートブロックには、消去用プログラムコードを格納することが記載されていることを勘案すると、電気的な消去・書込みによって書換え可能な不揮発性のフラッシュメモリと中央処理装置とＲＡＭを備えたコンピュータシステムが開示されていると認められる。
　
　したがって、引用例には、
　
　中央処理装置と、電気的な消去・書込みによって書換え可能な不揮発性のフラッシュメモリと、ＲＡＭとを備えたコンピュータシステムであって、前記フラッシュメモリは、一括消去可能な単位として、複数個のメモリブロックを有することを特徴とするコンピュータシステム
　
という発明（以下、「引用発明」という。）が記載されている。
　
３．対比
　　ここで、本願発明と引用発明とを比較すると、引用発明の「コンピュータシステム」と本願発明の「マイクロコンピュータ」は、両者とも、中央処理装置と、電気的な消去・書込みによって書換え可能な不揮発性のフラッシュメモリと、ＲＡＭとを備えた「コンピュータ」である点で一致する。
　よって、本願発明と引用発明とは、以下の点で一致し、また、相違している。
　
（一致点）
　　中央処理装置と、電気的な消去・書込みによって書換え可能な不揮発性のフラッシュメモリと、ＲＡＭとを備えたコンピュータであって、前記フラッシュメモリは、一括消去可能な単位として、複数個のメモリブロックを有することを特徴とするコンピュータ。
　
（相違点１）
　「コンピュータ」に関し、本願発明においては、「単一の半導体チップ上に形成されたマイクロコンピュータ」であるのに対して、引用発明においては、「単一の半導体チップ上に形成されたマイクロコンピュータ」であることは明らかではない点。
　
（相違点２）
　「メモリブロック」に関し、本願発明は、「少なくとも１つのメモリブロックのメモリ容量が前記ＲＡＭのメモリ容量以下であり、前記メモリブロックの単位で前記ＲＡＭに保持情報を転送可能である」のに対して、引用発明には、「少なくとも１つのメモリブロックのメモリ容量が前記ＲＡＭのメモリ容量以下であり、前記メモリブロックの単位で前記ＲＡＭに保持情報を転送可能である」ことは明らかではない点。
　
４．判断
　まず、相違点１について検討する。
　例えば、本願の基礎となる原出願の出願日以前である１９９１年に頒布された「Ko-Min Chang, et al.，“A MODULAR FLASH EEPROM TECHNOLOGY FOR  0.8μｍ HIGH SPEED LOGIC CIRCUITS”，IEEE Custom Integrated Circuits Conference,　1991」（Figure11　参照）に開示されているように、中央処理装置とＲＡＭとフラッシュメモリを単一の半導体チップ上に搭載しマイクロコンピュータを形成することは周知であるので、引用発明の「コンピュータシステム」を本願発明のように「単一の半導体チップ上に形成されたマイクロコンピュータ」として構成することは、当業者であれば適宜なしえることである。
　
　次に、上記相違点２について検討する。
　例えば、特開平３−２４２０９３号公報には、
「以上説明したように、本発明によれば、ブロック単位でメモリ領域を消去可能なメモリ手段に記憶された画像データを消去するときは、消去すべき画像データの格納されているブロック内の消去対象外の画像データを一旦バッファメモリに退避させ、ブロック単位で画像データを消去した後、退避させた画像データを再び元のアドレス領域に記憶し直すようにしたので、画像データを前記ブロック単位に関係なく記憶させることができ、メモリ領域を有効に活用することができる。また、画像データの再生処理用のバッファメモリを退避用バッファメモリに兼用したので、回路構成の簡素化とコストの低減を図ることができる。」（８頁左上欄４行目〜１６行目参照）、及び
　「なお、前記バッファメモリは、ディジタル画像データの再生処理及び信号出力するためのバッファメモリを兼用してもよい。また、独立してバッファメモリを設ける場合は、該バッファメモリをメモリカード側に設けるようにしてもよく、そのメモリ容量は前記第１のメモリ手段の消去可能なブロック単位のメモリ容量と同一にしておくとよい。」（３頁左下欄５行目〜１２行目参照）と記載されており、
　ブロック単位でしか消去できないＥＥＰＲＯＭ等のメモリ手段において、ブロック内のデータを編集するに際して、消去すべきデータの格納されているブロック内の消去対象外のデータを一旦バッファメモリに待避させ、前記バッファメモリは、ディジタルデータの再生処理をするためのメモリを兼用することもでき、また、独立して設けることもでき、その場合にはブロック単位の記憶容量と同一にする旨の技術思想が開示されている。
　また、特開昭６３−２００３９８号公報には、「ＥＥＰＲＯＭを複数のメモリブロックに分割して各メモリブロック毎にその書き込み回数をそれぞれ記憶する記憶回路を設け、書き込み回数が所定の回数を超えたことを検出するとソフトウェア又はハードウェアにより上記ＥＥＰＲＯＭに対するアドレス指定をメモリブロック単位で変更させるようにすることによって、・・・（中略）・・・例えば、メモリブロックは、Ｎ個からなり、それぞれにデータを格納させるようにするものであってもよい、この場合、書き換え回数が所定の回数に達したとき、各メモリブロックのデータを移動させるとき、ＲＡＭにいったんデータを退避させて、移動先のメモリブロックを消去するものとすればよい。」（５頁右上欄２行目〜左下欄下から１行目参照）と記載されており、
　複数のメモリブロックに分割された不揮発性のＥＥＰＲＯＭにおいて、メモリブロックのデータを移動させるときに、一旦ＲＡＭに待避させる旨の技術思想が開示されている。
　
　このように、ブロック分割された不揮発性のＥＥＰＲＯＭに格納されたデータについて、そのブロック内のデータを編集するために、該ブロック内に記憶されたデータを一旦ＲＡＭに待避させることは当業者にとって周知の技術である。そして、待避させる単位となるブロックメモリ容量が待避先のＲＡＭのメモリ容量以下であることは当然の構成である。　したがって、「メモリブロック」に関し、引用発明において、本願発明のように「少なくとも１つのメモリブロックのメモリ容量が前記ＲＡＭのメモリ容量以下であり、前記メモリブロックの単位で前記ＲＡＭに保持情報を転送可能である」として構成することは、当業者であれば適宜なしえることである。
　
　また、上記で検討したごとく、相違点１〜２はいずれも格別のものではなく、そして、本願発明の構成によってもたらされる効果も、当業者であれば当然に予測可能なものに過ぎず格別なものとは認められない。
　
　５．結び
　以上のとおり、本願発明は、引用発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、上記結論のとおり、審決する。