(57)【要約】  全帯域幅通信バスが開示される。主にシリアル低電力チップ間メディアバス(SLIMbus)通信バスに焦点を当てるが、本開示の概念は、他の通信バスに拡張されてもよい。本開示の例示的な態様は、生データビットに対してより良いサイズのセグメント間隔を定義するために予約済みのセグメント分布コードおよびセグメント長を利用する。セグメント間隔を生データビットのサイズに合わせることによって、帯域幅利用は最大化され、より速い効果的なデータ転送をもたらす。そのような効率的なデータ転送の完了により、通信バスが、低電力モードでより多くの時間を費やし、したがって電力を節約することが可能になる場合がある。加えて、そのような効率的なデータ転送は、ユーザへのマルチメディアコンテンツの提供におけるより良い品質を可能にする場合がある。
2018513578.tif 000002
【特許請求の範囲】
【請求項１】
通信バス全体にわたってデータを伝送する方法であって、
予想される生データビットに基づいてセグメント長を決定するステップと、
前記セグメント長に等しいセグメント間隔を設定するステップと、
予約済みのコードを使用して通信バスを介して前記セグメント長およびライン番号を構成要素に送信するステップと、
前記セグメント間隔を使用して前記通信バスを介してデータを前記構成要素に送信するステップと
を含む、方法。
【請求項２】
前記通信バスを介して前記セグメント長および前記ライン番号を前記構成要素に送信するステップが、SLIMbus通信バスを介して前記セグメント長および前記ライン番号を前記構成要素に送信するステップを含む、請求項1に記載の方法。
【請求項３】
前記セグメント長を決定するステップが、1から33のスロットの間の前記セグメント長を選択するステップを含む、請求項1に記載の方法。
【請求項４】
前記セグメント長を決定するステップが、5、7、9〜11、13〜15、17〜23、25〜31、および33からなるグループの中から前記セグメント長を選択するステップを含む、請求項1に記載の方法。
【請求項５】
前記セグメント間隔に基づいてセグメントオフセットを計算するステップをさらに含む、請求項1に記載の方法。
【請求項６】
前記ライン番号に対応するデータラインを決定するステップであって、前記決定されたデータラインが使用されるべきで、前記データを前記構成要素に送信するステップが、前記通信バス上で前記決定されたデータラインを使用することを含む、ステップをさらに含む、請求項1に記載の方法。
【請求項７】
前記セグメントオフセットを計算するステップが、ルックアップテーブルを使用することを含む、請求項5に記載の方法。
【請求項８】
前記セグメントオフセットを計算するステップが、1536%セグメント長の計算を実行するステップであって、%はモジュロ演算子である、ステップを含む、請求項5に記載の方法。
【請求項９】
前記セグメント間隔が定義済みのセグメント間隔にマッチングするかどうかを判定するステップをさらに含む、請求項1に記載の方法。
【請求項１０】
前記セグメント間隔が定義済みのセグメント間隔にマッチングするかどうかを判定するステップが、ルックアップテーブル内のフラグを検出するステップを含む、請求項9に記載の方法。
【請求項１１】
前記セグメント間隔が定義済みのセグメント間隔にマッチングするかどうかを判定するステップが、前記セグメント間隔を、定義済みのセグメント間隔を有するルックアップテーブル内のエントリと比較し、マッチングを見つけることができないステップを含む、請求項9に記載の方法。
【請求項１２】
前記セグメント間隔が定義済みのセグメント間隔にマッチングするかどうかを判定するステップが、前記セグメント間隔を、定義済みでないセグメント間隔を有するルックアップテーブル内のエントリと比較し、マッチングを見つけるステップを含む、請求項9に記載の方法。
【請求項１３】
通信バスに結合するように構成されるバスインターフェースと、
メモリと、
前記メモリおよび前記バスインターフェースに動作可能に結合される制御システムであって、
予想される生データビットに基づいてセグメント長を決定することと、
前記セグメント長に等しいセグメント間隔を設定することと、
予約済みのコードを使用して前記バスインターフェースを通して前記通信バスを介して前記セグメント長およびライン番号を構成要素に送信することと、
前記セグメント間隔を使用して前記通信バスを介してデータを前記構成要素に送信することと
を行うように構成される、制御システムと
を含む、デバイス。
【請求項１４】
前記バスインターフェースがSLIMbusバスインターフェースを含む、請求項13に記載のデバイス。
【請求項１５】
前記セグメント長を決定するように構成される前記制御システムが、1から33のスロットの間の前記セグメント長を選択するようにさらに構成される、請求項13に記載のデバイス。
【請求項１６】
前記セグメント長を決定するように構成される前記制御システムが、5、7、9〜11、13〜15、17〜23、25〜31、および33からなるグループの中から前記セグメント長を選択するようにさらに構成される、請求項13に記載のデバイス。
【請求項１７】
前記制御システムが、前記セグメント間隔に基づいてセグメントオフセットを計算するようにさらに構成される、請求項13に記載のデバイス。
【請求項１８】
前記制御システムが、前記ライン番号に対応するデータラインを決定し、前記決定されたデータラインを使用し、前記通信バス上で前記決定されたデータラインを使用して前記データを前記構成要素に送信するようにさらに構成される、請求項13に記載のデバイス。
【請求項１９】
前記セグメントオフセットを計算するように構成される前記制御システムが、前記メモリ内に記憶されたルックアップテーブルを使用するようにさらに構成される、請求項17に記載のデバイス。
【請求項２０】
前記セグメントオフセットを計算するように構成される前記制御システムが、1536%セグメント長の計算を実行するようにさらに構成され、%はモジュロ演算子である、請求項17に記載のデバイス。
【請求項２１】
前記制御システムは、前記セグメント間隔が定義済みのセグメント間隔にマッチングするかどうかを判定するようにさらに構成される、請求項13に記載のデバイス。
【請求項２２】
前記セグメント間隔が定義済みのセグメント間隔にマッチングするかどうかを判定するように構成される前記制御システムが、ルックアップテーブル内のフラグを検出するようにさらに構成される、請求項21に記載のデバイス。
【請求項２３】
前記セグメント間隔が定義済みのセグメント間隔にマッチングするかどうかを判定するように構成される前記制御システムが、マッチングのために前記セグメント間隔を、定義済みのセグメント間隔を有するルックアップテーブル内のエントリと比較するようにさらに構成される、請求項21に記載のデバイス。
【請求項２４】
前記セグメント間隔が定義済みのセグメント間隔にマッチングするかどうかを判定するように構成される前記制御システムが、マッチングのために前記セグメント間隔を、定義済みでないセグメント間隔を有するルックアップテーブル内のエントリと比較するようにさらに構成される、請求項21に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
優先権出願
本出願は、その全体が参照により本明細書に組み込まれる、2015年3月4日に出願された"FULL BANDWIDTH COMMUNICATION BUSESと題する米国仮特許出願第62/128,170号の優先権を主張する。
【０００２】
本出願は、その全体が参照により本明細書に組み込まれる、2016年3月2日に出願された"FULL BANDWIDTH COMMUNICATION BUSES"と題する米国特許出願第15/059,009号の優先権も主張する。
【０００３】
本開示の技術は、一般に、シリアル低電力チップ間メディアバス(SLIMbus(商標):Serial Low-power Inter-chip Media Bus)通信バスに関する。
【背景技術】
【０００４】
セルラー電話、スマートフォンなどのモバイルコンピューティングデバイスは、現代社会全体にわたって、ますます一般的になってきた。そのようなデバイスの使用の増加は、そのようなデバイスの機能の増加に一部起因する。特に、ここで、多くのそのようなデバイスは、ユーザのための様々なマルチメディアコンテンツを制作するためのデバイスの機能を拡張するために様々なマルチメディア入力およびマルチメディア出力をサポートする。これらの様々なマルチメディア入力およびマルチメディア出力の動作を容易にするために、モバイルコンピューティングデバイスは、マルチメディア構成要素間でデータを搬送する通信バスを有する場合がある。
【０００５】
1つのそのような通信バスは、MIPI(登録商標)Allianceによって公開されたシリアル低電力チップ間メディアバス(SLIMbus(商標))である。SLIMbus仕様書の現行バージョンは、その全体が参照により本明細書に組み込まれる、2015年2月14日に公開されたversion 1.3、revision 6である。SLIMbusは、同期型2線式の設定可能な時分割多重化(TDM)フレーム構造として実装され、特に、多くのデジタルオーディオ構成要素を同時にサポートする。2つの線は、データライン(DATA)およびクロックライン(CLOCK)となるように構成される。複数の構成要素は、マルチドロップバストポロジーで相互接続される場合がある。SLIMbus仕様書は、フレーム構造についてさらに詳述するためにセル、スロット、サブフレーム、フレーム、およびスーパーフレームを定義する。いくつかのスロットは、「制御空間」に割り振られ、残りのすべてのスロットは、データ空間と見なされる。
【０００６】
データ空間内で、アクティブマネージャは、スロットをデータチャネルにまとめることができる。データチャネルは、1つまたは複数の連続するデータスロット(セグメント)のストリームであり、SLIMbus上のアクティブマネージャによって動的に生成される。セグメント内のスロットの数は、セグメント長と呼ばれ、1から31のスロットの間とすることができる。セグメントが反復する間隔は、セグメント間隔として知られる。現在、SLIMbus仕様書は、SLIMbus仕様書のTable 20に記載されている限られた数の定義済みのセグメント間隔値をサポートする。しかしながら、定義済みの値は、選択されたセグメント間隔によって分割されたフレーム(またはスーパーフレーム)サイズがセグメント長に正確には等しくない(すなわち、余りがある)とき、全帯域幅の場合をカバーしない。その結果、生データビットの量に合うようにはサイジングされない間隔を使用すれば、バスの帯域幅のある程度の量が無駄になる。大量データ転送では、この無駄が悪化する。
【発明の概要】
【課題を解決するための手段】
【０００７】
発明を実施するための形態で開示する態様は、全帯域幅通信バス、関連のシステム、および方法を含む。主にシリアル低電力チップ間メディアバス(SLIMbus(商標))に焦点を当てるが、本開示の概念は、他の通信バスに拡張されてもよい。本開示の例示的な態様は、生データビットに対してより良いサイズのセグメント間隔を定義するために予約済みのセグメント分布コードおよびセグメント長を利用する。セグメント間隔を生データビットのサイズに合わせることによって、帯域幅利用は最大化され、より速い効果的なデータ転送をもたらす。そのような効率的なデータ転送の完了により、通信バスが、低電力モードでより多くの時間を費やし、したがって電力を節約することが可能になる場合がある。加えて、そのような効率的なデータ転送は、ユーザへのマルチメディアコンテンツの提供におけるより良い品質を可能にする場合がある。
【０００８】
一態様のこの点について、通信バス全体にわたってデータを伝送する方法が開示される。本方法は、予想される生データビットに基づいてセグメント長を決定するステップを含む。本方法は、セグメント長に等しいセグメント間隔を設定するステップも含む。本方法は、予約済みのコードを使用して通信バスを介してセグメント長およびライン番号を構成要素に送信するステップも含む。本方法は、セグメント間隔を使用して通信バスを介してデータを構成要素に送信するステップも含む。
【０００９】
別の態様では、デバイスが開示される。本デバイスは、通信バスに結合するように構成されるバスインターフェースを含む。本デバイスは、メモリも含む。本デバイスは、メモリおよびバスインターフェースに動作可能に結合される制御システムも含む。本制御システムは、予想される生データビットに基づいてセグメント長を決定するように構成される。本制御システムはまた、セグメント長に等しいセグメント間隔を設定するように構成される。本制御システムはまた、予約済みのコードを使用してバスインターフェースを通し通信バスを介してセグメント長およびライン番号を構成要素に送信するように構成される。本制御システムはまた、セグメント間隔を使用して通信バスを介してデータを構成要素に送信するように構成される。
【図面の簡単な説明】
【００１０】
【図１Ａ】本開示の例示的な態様をサポートする通信バスに関する例示的なシステムトポロジーのブロック図である。
【図１Ｂ】本開示の例示的な態様をサポートする通信バスに関する例示的なシステムトポロジーのブロック図である。
【図１Ｃ】本開示の例示的な態様をサポートする通信バスに関する例示的なシステムトポロジーのブロック図である。
【図２】全帯域幅通信バスを提供することに関連するプロセスを示すフローチャートである。
【図３】本開示の全帯域幅通信バスを実装する場合がある信号を表すメッセージ信号チャートである。
【図４】本開示の例示的な態様による、セグメント間隔を変更するための予約済みのコードの使用を示す表である。
【図５】本開示の例示的な態様による、各セグメント間隔に応じたセグメントを示す表である。
【図６】0に等しいセグメントオフセットを有する簡略化されたスーパーフレームである。
【図７】0に等しくないセグメントオフセットを有する簡略化されたスーパーフレームである。
【図８】本開示に従って動作する通信バスを含むことができる例示的なプロセッサベースのシステムのブロック図である。
【発明を実施するための形態】
【００１１】
次に図面を参照しながら、本開示のいくつかの例示的態様について説明する。「例示的」という語は、本明細書では「例、事例、または例示としての役割を果たすこと」を意味するために使用される。「例示的」として本明細書で説明するいずれの態様も、他の態様よりも好ましいか、または有利であるものとして必ずしも解釈されるとは限らない。
【００１２】
発明を実施するための形態で開示する態様は、全帯域幅通信バス、関連のシステム、および方法を含む。主にシリアル低電力チップ間メディアバス(SLIMbus)に焦点を当てるが、本開示の概念は、他の通信バスに拡張されてもよい。本開示の例示的な態様は、生データビットに対してより良いサイズのセグメント間隔を定義するために予約済みのセグメント分布コードおよびセグメント長を利用する。セグメント間隔を生データビットのサイズに合わせることによって、帯域幅利用は最大化され、より速い効果的なデータ転送をもたらす。そのような効率的なデータ転送の完了により、通信バスが、低電力モードでより多くの時間を費やし、したがって電力を節約することが可能になる場合がある。加えて、そのような効率的なデータ転送は、ユーザへのマルチメディアコンテンツの提供におけるより良い品質を可能にする場合がある。
【００１３】
本開示の例示的な態様に取り組む前に、本開示から利益を得る場合がある通信バスの概要を提供する。特に、図1A〜図1Cは、SLIMbus通信バスを有する例示的なシステムを開示する。SLIMbus通信バスを有するシステムの導入部を提供した後、シグナリング構造の概要を提供する。この背景に対して、図2を参照しながら、本開示の例示的な態様を最初に提供する。
【００１４】
この点について、図1Aは、SLIMbus通信バス18によって互いに結合される3つの構成要素12、14、および16を有する第1のシステム10を示す。構成要素12はマネージャ構成要素であり、構成要素14および16は、スピーカーまたはマイクロフォンなどのデバイス構成要素である。SLIMbus通信バス18は、クロックライン20(図面ではCLKとも呼ばれる)と、データピンDP0によって終端されるデータライン22とを含む。追加の2次データライン24(1)〜24(3)(同様にそれぞれのデータピンDP1〜DP3によって終端される)も、構成要素12と構成要素14との間に延びる。マネージャ構成要素である構成要素12は、制御システム26(図面ではCSとも呼ばれる)およびフレーマ28を含む場合がある。制御システム26は、セグメント分布を含むルックアップテーブルが以下でより詳細に説明するように記憶される、メモリ26A(図面ではMEMとも呼ばれる)に関連付けられる場合がある。
【００１５】
同様に、図1Bは、SLIMbus通信バス38によって結合される構成要素32、34、および36を有するシステム30を示す。構成要素32はマネージャ構成要素であり、構成要素34および36は、スピーカーまたはマイクロフォンなどのデバイス構成要素である。SLIMbus通信バス38は、クロックライン40およびデータライン42を含む。追加の2次データライン44(1)〜44(3)も、構成要素34と構成要素36との間に延びる。マネージャ構成要素である構成要素32は、制御システム46およびフレーマ48を含む場合がある。制御システム46は、セグメント分布を含むルックアップテーブルが以下でより詳細に説明するように記憶される、メモリ46Aに関連付けられる場合がある。
【００１６】
同様に、図1Cは、SLIMbus通信バス58によって結合される構成要素52、54、および56を有するシステム50を示す。構成要素52はマネージャ構成要素であり、構成要素54および56は、スピーカーまたはマイクロフォンなどのデバイス構成要素である。SLIMbus通信バス58は、クロックライン60およびデータライン62を含む。追加の2次データライン64(1)〜64(3)も、構成要素52と構成要素54および56との間に延びる。マネージャ構成要素である構成要素52は、制御システム66およびフレーマ68を含む場合がある。制御システム66は、セグメント分布を含むルックアップテーブルが以下でより詳細に説明するように記憶される、メモリ66Aに関連付けられる場合がある。
【００１７】
図1A〜図1Cの各々には3つの2次データラインのみを示すが、SLIMbus仕様書はそのように限定されないことに留意されたい。SLIMbus仕様書は、0個の2次データラインから7個の追加の2次データラインまでを企図する。本開示の態様は、任意の数の2次データラインとともに使用されてもよい。
【００１８】
本開示の例示的な態様を理解するのをさらに助けるために、SLIMbus用語(セグメント分布など)の概要を提供する。完全な説明のために、興味のある読者は、先に援用されたSLIMbus仕様書に向けられる。この点について、SLIMbus仕様書は、5つの基本ビルディングブロック、すなわち、セル、スロット、フレーム、サブフレーム、およびスーパーフレームを定義する。セルは、CLOCK信号の2つの連続する正のエッジによって境界を分けられたDATA信号の領域として定義される。セルは、単一ビットの情報を保持する。スロットは、4つの連続するセルとして定義される。SLIMbusDATA信号が様々なチャネル間で時分割多重化されるのは、スロットレベルにおいてである。フレームは、192の連続するスロット(すなわち、768セル)として定義される。サブフレームは、制御空間(すなわち、フレームのスロットS0)およびデータ空間がインターリーブされるフレーム構造の部分として定義される。SLIMbus仕様書によれば、サブフレーム長は、6、8、24、または32の連続するスロットに対してプログラム可能である。スーパーフレームは、8つの連続するフレーム(すなわち、1536スロット)として定義される。スーパーフレームの持続時間は、スロットに関して固定されるが、時間に関しては固定されない。スーパーフレームのレートは、元の周波数(root frequency)、クロックギア、またはその両方を変更することによって特定の用途に適合するように動的に変化させることができる。DATA信号は、制御空間およびデータ空間内に配置される場合がある。制御空間に明示的には割り振られないスロットは、データ空間と見なされる。2次データライン(たとえば、DATA1〜DATA3)上で送信されるチャネルが制御空間を有せず、フレーム全体がデータ空間と見なされることに留意されたい。
【００１９】
アクティブマネージャ構成要素(たとえば、構成要素12、32、または52上のソフトウェア)は、バス構成およびデバイス管理を担う。単一のSLIMbus上の複数の構成要素がマネージャを含む場合があるが、単一のマネージャだけが、どの時点においても「アクティブ」である場合がある。アクティブマネージャは、通信バス(たとえば、SLIMbus通信バス18、38、または58)上のデバイス間の特定用途向けデータストリームを搬送するためにデータ空間のスロットをデータチャネル内に編成することができる。データチャネルは、固定間隔で反復する1つまたは複数の連続するスロットのストリームであり、以下により十分に説明するように、4つのパラメータ、すなわち、データチャネルが属するデータライン(たとえば、DATA0)、セグメント間隔、セグメントオフセット、およびセグメント長によって定義される。データチャネル内の連続するスロットの最も大きい考えられるグループは、セグメントとして知られる。セグメントが反復する間隔は、セグメント間隔(短縮されてSIと呼ばれることがある)として知られる。スーパーフレームの第1のスロット(スロット0)からのセグメントの第1のスロットのスロット距離は、セグメントオフセット(短縮されてSOと呼ばれることがある)として知られる。
【００２０】
データチャネルのセグメント間隔およびセグメントオフセットはともに、そのセグメント分布(短縮されてSDと呼ばれることがある)と呼ばれ、SLIMbus仕様書のTable 20に示されるようにコーディングされる。SLIMbus仕様書のTable 20が、2、3、4、6、8、12、16、24、32、48、64、96、128、192、256、384、512、768、および1536のセグメント間隔を定義することを了解されたい。アクティブマネージャ(すなわち、構成要素12、32、または52)は、制御システム(すなわち、制御システム26、46、または66)の関連のメモリ(すなわち、メモリ26A、46A、または66A)内の第1のルックアップテーブルとしてTable 20を記憶する場合がある。Table 20は、ルックアップテーブルとして具体的に企図されるが、必要に応じて、または要望に応じて他のフォーマットで符号化される場合がある。
【００２１】
SDのコーディングは、SLIMbus仕様書のSection11.4.9に記載されているNEXT_DEFINE_CHANNELメッセージによって使用される。特に、NEXT_DEFINE_CHANNELメッセージは、アクティブマネージャがデータチャネルのパラメータを定義することを意図することを通信バス上のデバイスに知らせるためにアクティブマネージャ(たとえば、構成要素12、32、または52)によって使用される。NEXT_DEFINE_CHANNELメッセージは、変数CN(チャネル番号)、TP(トランスポートプロトコル)、SD(セグメント分布)、SL(セグメント長)、およびLN(レーン番号)を含む。上記で説明したように、Table 20内の定義済みのSDは、すべての考えられるセグメント間隔をカバーしない。すべてのセグメント間隔がTable 20に含まれるとは限らないので、スーパーフレームがセグメント長によって分割されるとき、より一般的な生データビット長のうちのいくつかはカバーされない。プッシュ型プロトコル、プル型プロトコル、または非同期プロトコルを使用するとき、割り当てられたセグメント長は生データビット長よりも長く、追加のスロットはそのセグメント内のTAGフィールドまたは補助スロットとして使用される。そのような未使用のスロットは、単一のスーパーフレームに収まらない複数のセグメント長をもたらす。帯域幅全体のそのような損失は、性能に悪影響を及ぼし、特に大量データ転送のために過剰な電力消費量をもたらす場合がある。
【００２２】
本開示の例示的な態様は、SLIMbus仕様書のTable 20から予約済みのセグメント分布コードを取り込み、そのコードを追加のセグメント間隔を定義するために使用する。追加のセグメント間隔を提供することによって、より無駄の少ない帯域幅および改善された性能をもたらす生データビット長に最も密接に対応するセグメント間隔が選択される場合がある。
【００２３】
この点について、図2は、本開示の例示的な態様による、全帯域幅通信バスを提供することに関連する例示的なプロセス70を示す。したがって、プロセス70は、予想される数の生データビットを決定するアクティブマネージャ(たとえば、構成要素12、32、または52上のソフトウェア)で開始する(ブロック72)。例示的な態様では、アクティブマネージャのソフトウェアは、使用されているデータファイルを評価し、どのくらいの数のデータビットがスピーカー構成要素に送信されるかを決定することによって、予想される数の生データビットを決定する場合がある。他の例示的な態様は、オーディオコーデックとの間のデータ、またはより高い帯域幅を必要とするシステム上の2つのデバイス間の任意のトランザクションを含む。予想される数の生データビットに基づいて、制御システム(たとえば、制御システム26、46、または66)は、適切なセグメント長を決定する(ブロック74)。制御システムは、次いで、セグメント長に等しいセグメント間隔を設定し(ブロック76)、1536モジュロセグメント間隔(1536%SI)の計算を実行することによってセグメントオフセットを計算する(ブロック78)。1536はスーパーフレームのサイズであることを了解されたい。スーパーフレームのサイズがSLIMbus仕様書の後のバージョンにおいて異なる場合、この値は、それに応じて変更される場合がある。同様に、本開示の態様が非SLIMbusプロトコルとともに使用される場合、この値は、同様に、そのような非SLIMbusプロトコルの適切な値に準拠する場合がある。ブロック78では、セグメントオフセットを計算する複数の方法が存在する場合がある。第1の態様では、実際の計算が実行される。第2の態様では、ルックアップテーブルが調べられ、セグメント長は、事前計算されたセグメントオフセットと相互参照される。
【００２４】
続けて図2を参照すると、制御システム(たとえば、制御システム26、46、または66)は、使用するべきデータラインをさらに決定する場合がある(ブロック80)。すなわち、制御システムは、データラインDATA0〜DATA7のうちのどれでデータストリームが送信されるかを決定する。この決定は、どのデータラインが存在するかに関し、および、どのような他のデータがシステムのどのような他の構成要素間で転送されているかに関して少なくとも部分的に規定される。
【００２５】
続けて図2を参照すると、制御システム(たとえば、制御システム26、46、または66)は、セグメント長/セグメント間隔(これらはブロック76によれば等しい)が「定義済みの」セグメント長/セグメント間隔にマッチングするかどうかをさらに判定する場合がある(ブロック82)。本明細書で使用する、「定義済みの」セグメント長/セグメント間隔にマッチングすることは、SLIMbus仕様書のTable 20において定義されたセグメント間隔(すなわち、2、3、4、6、8、12、16、24、32、48、64、96、128、192、256、384、512、768、および1536)にマッチングすることを意味する。判定が行われる場合がある様々な方法が存在してもよいことに留意されたい。第1の態様では、制御システムは、最初に、SLIMbus仕様書のTable 20に対応する第1のルックアップテーブルを参照する。セグメント間隔が第1のルックアップテーブルに見出される場合、制御システムは、セグメント長と「定義済みの」セグメント長との間のマッチングが存在すると結論する。第2のルックアップテーブルは、次いで、「定義済み」でないそれらのセグメント長のための情報を含むことができる。第2の態様では、フラグがルックアップテーブル内に設定される場合があり、フラグは、セグメント長が「定義済み」か否かを示す。
【００２６】
続けて図2を参照すると、ブロック82に対する答えがイエスであり、セグメント長/セグメント間隔が「定義済みの」セグメント間隔にマッチングする場合、制御システムは、通常のSLIMbusルールの下で動作し(ブロック84)、SLIMbus仕様書のTable 20において定義された適切なセグメント分布コードを使用する。プロセス70が、他の理由でブロック82を出てブロック84に行く場合があることをさらに了解されたい。たとえば、初期の時点における機能問合せは、デバイスが他のセグメント間隔をサポートすることができないレガシーデバイスであり、したがって、通常の(またはレガシー)SLIMbusルールを使用して動作しなければならないことを明らかにする場合がある。さらに別の理由は、この機能、または通常のSLIMbusルールもしくはレガシーSLIMbusルールの下での動作を要求するいくつかの他のレガシーコードがグローバルディスエーブルである場合がある。
【００２７】
図示されない随意のステップとして、制御システムは、セグメント間隔が2であるかどうかと、データストリームがデータラインDATA0を介して送信されるかどうかとをさらに判定する場合がある。データストリームがデータラインDATA0を介して送信される場合、制御システムは、通常のSLIMbusルールの下で動作する。しかしながら、データストリームが2次データラインのうちの1つを介して送信される場合、本開示の態様が適用される場合もある。この違いの理由は、SLIMbus仕様書がデータラインDATA0上でセグメント間隔2に対してオフセット0を許容しないことである。このルールは、データラインDATA0上の制御空間スロットを可能にするために準備されている。しかしながら、2次データラインは、制御空間を有せず、したがって、オフセット0を有することができる。したがって、セグメント間隔が2で、データストリームが2次データラインを介して送信されると随意のステップが判定した場合、プロセス70はブロック86に進む場合がある。
【００２８】
続けて図2を参照すると、ブロック82において、セグメント長/セグメント間隔が定義済みのセグメント長/セグメント間隔でないと制御システムが判定した場合、プロセス70は継続し、制御システム(たとえば、制御システム26、46、または66)は、コマンド用のオペランドとしてセグメント長およびライン番号を有する予約済みのセグメント分布コードとともにNEXT_DEFINE_CHANNELコマンドを送信する(ブロック86)。制御システムがフレーマ(たとえば、フレーマ28、48、または68)を介してこのコマンドの送信を実行する場合があることに留意されたい。書込みのときに、SLIMbus仕様書は、Table 20内に4つの予約済みのセグメント分布コードを定義することを了解されたい。本開示の例示的な態様は、4つの予約済みのセグメント分布コードのうちの第1を使用することを企図するが、4つの予約済みのセグメント分布コードのうちのいずれも、本開示の範囲から逸脱することなく使用される場合がある。さらに、本明細書で使用する、予約済みのセグメント分布コードの概念は、先に援用されたSLIMbus仕様書に対するものであり、後続のバージョンに対するものではない。
【００２９】
続けて図2を参照すると、NEXT_DEFINE_CHANNELコマンドが送信されたデバイス(たとえば、構成要素14、16、34、36、54、または56)は、コマンドを受信し、それを処理するように試みる。特に、デバイスは、デバイスがコマンドを認識するかどうかを判定する(ブロック88)。デバイスが予約済みのセグメント分布コードを認識するようにプログラムされない(すなわち、デバイスがコマンドを認識しない)場合、デバイスは、SLIMbus仕様書に従ってコマンドを破棄および無視する(ブロック90)。エラーは、デバイスがコマンドを無視したことを示すアクティブマネージャに送信される場合があり、アクティブマネージャは、通常のSLIMbusルールまたはレガシーSLIMbusルールの使用を再試行する場合がある(図示せず)。しかしながら、デバイスが予約済みのセグメント分布コードを認識する場合、デバイスは、セグメントオフセットを計算する(ブロック92)。この計算は、モジュロ演算(すなわち、1536モジュロセグメント長)を使用した直接計算によって行われる場合があるか、または、デバイスが、適切なセグメントオフセットを見つけるためにルックアップテーブルを参照する場合がある。デバイスは、次いで、データストリームを受信し、それに応じて動作する(ブロック94)。
【００３０】
図3は、図2のプロセス70に従って、本開示の全帯域幅通信バスを実装する場合がある信号を表すメッセージ信号チャート100である。メッセージ信号チャート100では、アクティブマネージャ102(構成要素12、32、または52である場合がある)は、SLIMbus(たとえば、SLIMbus通信バス18、38、または58)である場合がある、通信バス(図示せず)を介してデバイス104および106に結合される。図示のように、デバイス104はオーディオソースであり、デバイス106はオーディオシンクである。アクティブマネージャ102は、デバイス104にCONNECT_SOURCE(PN,EP,CN)コマンド(ここで、PNはポート番号であり、EPはエンドポイントであり、CNはチャネル番号である)(信号108)を送信し、次いで、デバイス106にCONNECT_SINK(PN,EP,CN)コマンド(信号110)を送信する。アクティブマネージャ102は、次いで、デバイス104およびデバイス106にBEGIN_RECONFIGURATIONコマンド(信号112)を送信する。アクティブマネージャ102は、次いで、NEXT_DEFINE_CHANNEL(CN,TP,SD,SL,LN)コマンド(信号114)を送信するが、ここで、SDは4つの予約済みのセグメント分布コードのうちの1つである。アクティブマネージャ102は、次いで、NEXT_ACTIVATE_CHANNELコマンド(信号116)およびNEXT_DEFINE_CONTENTコマンド(信号118)を送信し、最後にRECONFIGURE_NOWコマンド(信号120)を送信する。
【００３１】
図4は、本開示の例示的な態様による、セグメント間隔を設定するための利用可能なSDコード134の4つの予約済みのセグメント分布コード132のうちの1つの使用を示す表130である。特に、第1の予約済みのコード136は、セグメント間隔が表150(図5参照)に定義されたセグメント長に設定されるべきであることをデバイスに示すために使用される。第1の予約済みのコード136は詳細には図示のように企図されるが、代わりに、他の予約済みのコード138、140、または142を使用してもよいことを了解されたい。表130はSLIMbus仕様書のTable 20と実質的に同様であることに留意されたい。したがって、表130は、セグメントオフセットが(1536,SL)の法となるように定義される、第1の予約済みのコード136に関する注釈を含む場合があるが、ここで、SLはセグメント長である。上述のように、現在、スーパーフレームは1536スロットであるが、本開示の例示的な態様は、他のサイズのスーパーフレーム上で動作する場合がある(たとえば、セグメントオフセットは(スーパーフレームサイズ,SL)の法である場合がある)。さらに上述のように、セグメントオフセットは、方位演算を介して、またはルックアップテーブルを参照することによって、NEXT_DEFINE_CHANNELコマンドの受信後にデバイス(たとえば、デバイス104または106)において計算される場合がある。NEXT_DEFINE_CHANNELコマンドが4つの予約済みのセグメント分布コードのうちの1つの予約済みのセグメント分布コードとともに送信されるとき、セグメント長はセグメント間隔と同じであり、デバイスは、NEXT_DEFINE_CHANNELコマンドの一部として送信されるSLとなるようにSIを設定することにさらに留意されたい。このようにして、従来のSLIMbus仕様書によってサポートされない生データビット値を使用することができる。
【００３２】
この点について、図5は、本開示の例示的な態様による、各セグメント間隔に応じたセグメントを示す表150である。セグメント間隔が1から33の間である場合があることに留意されたい。したがって、セグメント間隔に等しいセグメント長も、1から33の間である場合がある。特に、最も一般的な生データビットが4、8、16、24、32、48、および64であることに留意されたい。本開示の例示的な態様の利益がない場合、SLIMbus仕様書は、TAGフィールド内の追加の4つのビットとともに16、24、32、48、または64の生データビットをサポートしない。しかしながら、上記に概説した方法での予約済みのセグメント分布コードの使用を通して、SIは、TAGフィールド内の追加の4つのビットとともに16、24、32、48、および64の生データビットに対応する、それぞれ、5、7、9、13、および17に設定することができる。
【００３３】
上述のように、データラインDATA0上で送信されるデータストリームは、制御空間スロットを含み、したがって、データラインDATA0上で送信されるいかなるデータストリームも、セグメントオフセットを含まなければならない。データラインDATA0上で送信されるデータストリームはオフセットをさらに含まなければならないが、2次データライン上で送信されるデータストリームは、オフセットを必要としない。したがって、本開示の例示的な態様は、スーパーフレームがセグメント長によって均等に分割できないときでも、セグメントオフセットが0に等しくなるのを可能にする。セグメントオフセットを最初に置く代わりに、本開示の例示的な態様は、図6に示すように、スーパーフレーム162内に残余160を提供することを企図する。すでに明らかなように、スーパーフレーム162の最初のオフセット164は0であり、スーパーフレーム162は、等しいサイズのデータセグメント166で満たされる。セグメントの和がスーパーフレーム162のサイズを超えるようにセグメントを追加するデータが依然として送信されないままの状態である場合、追加のデータは、スーパーフレーム162内で送信されず、次のスーパーフレームのために保持される(図示せず)。スーパーフレーム162の終わりにオフセット164をプッシュすることによって、スーパーフレーム162の最初のデータは、スーパーフレーム162の最初にオフセット164が置かれた場合よりも速く宛先に到着する。セグメントオフセットを0に設定することによって、デバイスオフセット計算は簡略化される。設計における何らかの追加の複雑性が必要とされるという点でトレードオフが存在し、その結果、アクティブマネージャのソフトウェアは、別のセグメントを送信/受信するためにフレーム内に残りの十分なスロットが存在するかどうかを判定することができる。
【００３４】
図6に示す変形形態がなければ、データは、常に、図7に示すようにスーパーフレームの終わりに合わせられる。この点について、図7は、セグメント長9を有するスーパーフレーム170を提供する。上記で説明したように、セグメント間隔も9である。セグメント間隔172は、1536%9であり、6に等しい。セグメントオフセット172はスーパーフレーム170の最初に存在し、データはスーパーフレーム170の終わり174に合わせられる。
【００３５】
より良いサイズのセグメント間隔からの適合の改善がある場合、帯域幅の改善が達成される。たとえば、本開示の例示的な態様がなければ、16の生データビットに関する従来のSLIMbus仕様書の下での最大生帯域幅は、16.384Mbpsである。対照的に、本開示の例示的な態様を使用することによって、その値を19.684Mbpsに改善することが可能になる。同様に、その値は、その前後で、24の生データビットでは18.432/21.024Mbps、32の生データビットでは16.384/21.76Mbps、48の生データビットでは18.432/22.656、64の生データビットでは16.384/23.04Mbpsである。
【００３６】
本明細書で開示する態様による、オーディオデバイス用の全帯域幅通信バスは、任意のプロセッサベースのデバイス内に設けられるか、またはその中に組み込まれる場合がある。例としては、限定はしないが、セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、モバイルフォン、セルラーフォン、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、携帯情報端末(PDA)、モニタ、コンピュータモニタ、テレビジョン、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、およびポータブルデジタルビデオプレーヤが含まれる。
【００３７】
この点について、図8は、図1A〜図1Cに示す全帯域幅SLIMbus通信バス18、38、および58(図8には18のみを示す)を使用することができるプロセッサベースのシステム200の一例を示す。この例では、プロセッサベースのシステム200は、各々が1つまたは複数のプロセッサ204を含む、1つまたは複数の中央処理ユニット(CPU)202を含む。CPU202は、一時的に記憶されたデータに迅速にアクセスするために、プロセッサ204に結合されるキャッシュメモリ206を有する場合がある。CPU202は、システムバス208に結合され、プロセッサベースのシステム200内に含まれるマスターデバイスとスレーブデバイスとを相互結合することができる。よく知られているように、CPU202は、システムバス208を介してアドレス情報、制御情報、およびデータ情報を交換することによって、これらの他のデバイスと通信する。たとえば、CPU202は、バストランザクション要求をメモリコントローラ210に通信することができる。図7には示されていないが、複数のシステムバス208を設けることができる。
【００３８】
他のデバイスをシステムバス208に接続することができる。図8に示すように、これらのデバイスは、例として、メモリシステム212と、1つまたは複数の入力デバイス214と、1つまたは複数の出力デバイス216と、1つまたは複数のネットワークインターフェースデバイス218と、1つまたは複数のディスプレイコントローラ220とを含むことができる。入力デバイス214は、限定はしないが、入力キー、スイッチ、音声プロセッサ等を含む、任意のタイプの入力デバイスを含むことができる。出力デバイス216は、限定はしないが、オーディオ、ビデオ、他の視覚インジケータなどを含む任意のタイプの出力デバイスを含むことができる。入力デバイス214および出力デバイス216のオーディオ構成要素が、本開示のSLIMbus通信バス18によって結合される場合があることに留意されたい。ネットワークインターフェースデバイス218は、ネットワーク222との間のデータ交換を可能にするように構成される、任意のデバイスとすることができる。ネットワーク222は、限定はしないが、有線ネットワークまたはワイヤレスネットワーク、プライベートネットワークまたは公衆ネットワーク、ローカルエリアネットワーク(LAN)、ワイヤレスローカルエリアネットワーク(WLAN)、ワイドエリアネットワーク(WAN)、Bluetooth(登録商標)ネットワークおよびインターネットを含む、任意のタイプのネットワークとすることができる。ネットワークインターフェースデバイス218は、必要に応じて、任意のタイプの通信プロトコルをサポートするように構成されることが可能である。メモリシステム212は、1つまたは複数のメモリユニット224(0〜N)を含むことができる。
【００３９】
また、CPU202は、1つまたは複数のディスプレイ226に送信される情報を制御するために、システムバス208を介してディスプレイコントローラ220にアクセスするように構成される場合もある。ディスプレイコントローラ220は、1つまたは複数のビデオプロセッサ228を介して表示されるべき情報をディスプレイ226に送信し、1つまたは複数のビデオプロセッサ228は、表示されるべき情報をディスプレイ226に適したフォーマットになるように処理する。ディスプレイ226は、限定はしないが、陰極線管(CRT)、液晶ディスプレイ(LCD)、プラズマディスプレイ、発光ダイオード(LED)ディスプレイなどを含む、任意のタイプのディスプレイを含むことができる。
【００４０】
本明細書において開示される態様に関して説明する種々の例示的な論理ブロック、モジュール、回路、およびアルゴリズムは、電子ハードウェア、メモリもしくは別のコンピュータ可読媒体に記憶され、プロセッサもしくは他の処理デバイスによって実行される命令、またはその両方の組合せとして実装できることは、当業者はさらに理解されよう。本明細書で説明するデバイスは、例として、任意の回路、ハードウェア構成要素、集積回路(IC)、またはICチップにおいて採用される場合がある。本明細書において開示されるメモリは、任意のタイプおよびサイズのメモリである場合があり、所望の任意のタイプの情報を記憶するように構成される場合がある。この互換性を明確に説明するために、種々の例示的な構成要素、ブロック、モジュール、回路、およびステップは、概してそれらの機能に関してこれまで説明されてきた。そのような機能がどのように実装されるかは、特定の適用例、設計上の選択、および/またはシステム全体に課された設計制約によって決まる。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装してもよいが、そのような実装の決定は、本開示の範囲からの逸脱を引き起こすものと解釈されるべきではない。
【００４１】
本明細書において開示される態様に関して説明する種々の例示的な論理ブロック、モジュール、および回路は、プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタロジック、個別ハードウェア構成要素、または本明細書において説明される機能を実行するように設計されるそれらの任意の組合せを用いて実装または実行される場合がある。プロセッサは、マイクロプロセッサである場合があるが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンである場合がある。プロセッサはまた、コンピューティングデバイスの組合せ(たとえば、DSPとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、DSPコアと連携した1つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成)として実装される場合もある。
【００４２】
本明細書で開示する態様は、ハードウェアにおいて、および、ハードウェアに記憶された命令において具現化される場合があり、命令は、たとえば、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読取り専用メモリ(ROM)、電気的プログラマブルROM(EPROM)、電気的消去可能プログラマブルROM(EEPROM)、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野において知られている任意の他の形態のコンピュータ可読媒体内に存在する場合がある。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体は、プロセッサと一体である場合がある。プロセッサおよび記憶媒体は、ASIC内に存在する場合がある。ASICは、リモート局内に存在する場合がある。代替として、プロセッサおよび記憶媒体は、遠隔局、基地局、またはサーバ内に個別構成要素として存在してもよい。
【００４３】
本明細書の例示的な態様のいずれかに記載される動作ステップは、例および説明を提供するために記載されることにも留意されたい。説明する動作は、図示されるシーケンス以外の多数の異なるシーケンスにおいて実行される場合がある。さらに、単一の動作ステップにおいて説明する動作は、実際にはいくつかの異なるステップにおいて実行される場合がある。さらに、例示的な態様において論じられる1つまたは複数の動作ステップが組み合わせられる場合がある。フローチャート図に示した動作ステップは、当業者には容易に明らかであるように、多くの異なる修正を受けることがあることを理解されたい。当業者はまた、情報および信号が様々な異なる技術および技法のいずれかを使用して表されてもよいことを理解するであろう。たとえば、上記の説明全体を通して参照される場合があるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁性粒子、光場もしくは光学粒子、またはそれらの任意の組合せによって表される場合がある。
【００４４】
本開示の上記の説明は、いかなる当業者も本開示を作成または使用することが可能になるように提供される。本開示に対する様々な修正は、当業者には容易に明らかになり、本明細書で定義した一般原理は、本開示の趣旨または範囲から逸脱することなく他の変形形態に適用されてもよい。したがって、本開示は、本明細書に記載の例および設計に限定されることを意図するものではなく、本明細書で開示される原理および新規の特徴と一致する最も広い範囲が与えられるべきである。
【符号の説明】
【００４５】
10  第1のシステム
12  構成要素、マネージャ構成要素
14  構成要素、デバイス構成要素
16  構成要素、デバイス構成要素
18  SLIMbus通信バス
20  クロックライン
22  データライン
24(1)〜24(3)  2次データライン
26  制御システム
26A  メモリ
28  フレーマ
30  システム
32  構成要素、マネージャ構成要素
34  構成要素、デバイス構成要素
36  構成要素、デバイス構成要素
38  SLIMbus通信バス
40  クロックライン
42  データライン
44(1)〜44(3)  2次データライン
46  制御システム
46A  メモリ
48  フレーマ
50  システム
52  構成要素、マネージャ構成要素
54  構成要素、デバイス構成要素
56  構成要素、デバイス構成要素
58  SLIMbus通信バス
60  クロックライン
62  データライン
64(1)〜64(3)  2次データライン
66  制御システム
66A  メモリ
68  フレーマ
102  アクティブマネージャ
104  オーディオソース
106  オーディオシンク
160  残余
162  スーパーフレーム
164  オフセット
166  データセグメント
170  スーパーフレーム
172  セグメント間隔
174  スーパーフレームの終わり
200  プロセッサベースのシステム
202  中央処理ユニット、CPU
204  プロセッサ
206  キャッシュメモリ
208  システムバス
210  メモリコントローラ
212  メモリシステム
214  入力デバイス
216  出力デバイス
218  ネットワークインターフェースデバイス
220  ディスプレイコントローラ
222  ネットワーク
224(0-N)  メモリユニット
226  ディスプレイ
228  ビデオプロセッサ
【図１Ａ】
2018513578.tif 000003
【図１Ｂ】
2018513578.tif 000004
【図１Ｃ】
2018513578.tif 000005
【図２】
2018513578.tif 000006
【図３】
2018513578.tif 000007
【図４】
2018513578.tif 000008
【図５】
2018513578.tif 000009
【図６】
2018513578.tif 000010
【図７】
2018513578.tif 000011
【図８】
2018513578.tif 000012
【手続補正書】
【提出日】平成29年9月5日(2017.9.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
1つまたは複数のデータラインを含む通信バス全体にわたってデータを伝送する方法であって、
予想される数の生データビットに基づいてセグメント長を決定するステップであって、セグメントは1つまたは複数のデータスロットであり、前記セグメントの前記セグメント長は前記セグメント内のデータスロットの数であり、データスロットは4つの連続するセルであり、セルは単一ビットの情報を保持する、ステップと、
前記セグメント長に等しいセグメント間隔を設定するステップであって、前記セグメント間隔は前記セグメントが反復する間隔である、ステップと、
予約済みのコードを使用して通信バスを介して前記セグメント長およびデータライン番号を構成要素に送信するステップと、
前記セグメント間隔を使用して前記データライン番号に対応する前記通信バスのデータラインを介してデータを前記構成要素に送信するステップと
を含む、方法。
【請求項２】
前記通信バスを介して前記セグメント長および前記データライン番号を前記構成要素に送信するステップが、SLIMbus通信バスを介して前記セグメント長および前記データライン番号を前記構成要素に送信するステップを含む、請求項1に記載の方法。
【請求項３】
前記セグメント長を決定するステップが、1から33のスロットの間の前記セグメント長を選択するステップを含む、請求項1に記載の方法。
【請求項４】
前記セグメント長を決定するステップが、5、7、9〜11、13〜15、17〜23、25〜31、および33からなるグループの中から前記セグメント長を選択するステップを含む、請求項1に記載の方法。
【請求項５】
前記セグメント間隔に基づいてセグメントオフセットを計算するステップであって、前記セグメントオフセットが、スーパーフレームの第1のスロットからの前記セグメントの第1のスロットのスロット距離であり、前記スーパーフレームが1536の連続するスロットを含む、ステップをさらに含む、請求項1に記載の方法。
【請求項６】
前記セグメントオフセットを計算するステップが、ルックアップテーブルを使用するステップを含む、請求項5に記載の方法。
【請求項７】
前記セグメントオフセットを計算するステップが、1536%セグメント長の計算を実行するステップであって、%はモジュロ演算子である、ステップを含む、請求項5に記載の方法。
【請求項８】
前記セグメント間隔が定義済みのセグメント間隔にマッチングするかどうかを判定するステップをさらに含む、請求項1に記載の方法。
【請求項９】
前記セグメント間隔が定義済みのセグメント間隔にマッチングするかどうかを判定するステップが、ルックアップテーブル内のフラグを検出するステップを含む、請求項8に記載の方法。
【請求項１０】
前記セグメント間隔が定義済みのセグメント間隔にマッチングするかどうかを判定するステップが、前記セグメント間隔を、定義済みのセグメント間隔を有するルックアップテーブル内のエントリと比較し、マッチングを見つけることができないステップを含む、請求項8に記載の方法。
【請求項１１】
前記セグメント間隔が定義済みのセグメント間隔にマッチングするかどうかを判定するステップが、前記セグメント間隔を、定義済みでないセグメント間隔を有するルックアップテーブル内のエントリと比較し、マッチングを見つけるステップを含む、請求項8に記載の方法。
【請求項１２】
1つまたは複数のデータラインを含む通信バスに結合するように構成されるバスインターフェースと、
メモリと、
前記メモリおよび前記バスインターフェースに動作可能に結合される制御システムであって、
予想される数の生データビットに基づいてセグメント長を決定することであって、セグメントは1つまたは複数のデータスロットであり、前記セグメントの前記セグメント長は前記セグメント内のデータスロットの数であり、データスロットは4つの連続するセルであり、セルは単一ビットの情報を保持する、決定することと、
前記セグメント長に等しいセグメント間隔を設定することであって、前記セグメント間隔は前記セグメントが反復する間隔である、設定することと、
予約済みのコードを使用して前記バスインターフェースを通して前記通信バスを介して前記セグメント長およびデータライン番号を構成要素に送信することと、
前記セグメント間隔を使用して前記データライン番号に対応する前記通信バスのデータラインを介してデータを前記構成要素に送信することと
を行うように構成される、制御システムと
を含む、デバイス。
【請求項１３】
前記バスインターフェースがSLIMbusバスインターフェースを含む、請求項12に記載のデバイス。
【請求項１４】
前記セグメント長を決定するように構成される前記制御システムが、1から33のスロットの間の前記セグメント長を選択するようにさらに構成される、請求項12に記載のデバイス。
【請求項１５】
前記セグメント長を決定するように構成される前記制御システムが、5、7、9〜11、13〜15、17〜23、25〜31、および33からなるグループの中から前記セグメント長を選択するようにさらに構成される、請求項12に記載のデバイス。
【請求項１６】
前記制御システムが、前記セグメント間隔に基づいてセグメントオフセットを計算するようにさらに構成され、前記セグメントオフセットが、スーパーフレームの第1のスロットからの前記セグメントの第1のスロットのスロット距離であり、前記スーパーフレームが1536の連続するスロットを含む、請求項12に記載のデバイス。
【請求項１７】
前記セグメントオフセットを計算するように構成される前記制御システムが、前記メモリ内に記憶されたルックアップテーブルを使用するようにさらに構成される、請求項16に記載のデバイス。
【請求項１８】
前記セグメントオフセットを計算するように構成される前記制御システムが、1536%セグメント長の計算を実行するようにさらに構成され、%はモジュロ演算子である、請求項16に記載のデバイス。
【請求項１９】
前記制御システムは、前記セグメント間隔が定義済みのセグメント間隔にマッチングするかどうかを判定するようにさらに構成される、請求項12に記載のデバイス。
【請求項２０】
前記セグメント間隔が定義済みのセグメント間隔にマッチングするかどうかを判定するように構成される前記制御システムが、ルックアップテーブル内のフラグを検出するようにさらに構成される、請求項19に記載のデバイス。
【請求項２１】
前記セグメント間隔が定義済みのセグメント間隔にマッチングするかどうかを判定するように構成される前記制御システムが、マッチングのために前記セグメント間隔を、定義済みのセグメント間隔を有するルックアップテーブル内のエントリと比較するようにさらに構成される、請求項19に記載のデバイス。
【請求項２２】
前記セグメント間隔が定義済みのセグメント間隔にマッチングするかどうかを判定するように構成される前記制御システムが、マッチングのために前記セグメント間隔を、定義済みでないセグメント間隔を有するルックアップテーブル内のエントリと比較するようにさらに構成される、請求項19に記載のデバイス。
【国際調査報告】
2018513578.tif 000013
2018513578.tif 000014
2018513578.tif 000015