【事件の表示】
　特願２００１−２２５０７３「シングルチップマイクロプロセッサに用いる小規模プロセッサ」拒絶査定不服審判事件〔平成１５年　２月　７日出願公開、特開２００３−　３６２４８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１３年７月２５日の出願であって、平成１６年９月２１日付けで拒絶査定がなされ、これに対し、同年１０月２９日に審判請求がなされ、同年１１月２５日付けで手続補正がなされたものである。
　
２．平成１６年１１月２５日付け手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　平成１６年１１月２５日付け手続補正を却下する。
　
［理由］
（１）本件手続補正
　平成１６年１１月２５日付けの手続補正（以下「本件手続補正」という。）は、平成１６年１１月２５日付けの手続補正により補正された特許請求の範囲（以下、「補正前の特許請求の範囲」という。）を補正するものである。
　
（１−１）補正後の特許請求の範囲
　本件手続補正により、特許請求の範囲は、次のとおりに補正された。（以下、この特許請求の範囲を「補正後の特許請求の範囲」といい、該補正後の特許請求の範囲に記載された請求項を「補正後の請求項」という。）
　
「【請求項１】　シングルチップ内を分割した小領域それぞれに小規模で備えられ、通信を行うためのシフトレジスタ部と、データを処理する処理ユニット部（ＣＰＵ部）と、制御ソフトを搭載する読み取り専用メモリ部（ＲＯＭ）と、仮想記憶およびスタックを形成するメモリ部（ＲＡＭ）とを有するもので、それらがデータバスおよびアドレスバスで接続され、一体化されていることを特徴とする小規模プロセッサ。
　　【請求項２】　シングルチップ内を分割した小領域それぞれに小規模で備えられ、一つの処理プログラム（タスク）のみ実行する機能を有する複数の処理プロセッサと、複数の処理プロセッサの休止状態およびプロセス処理状態を管理し外部割込み等によって前記処理プロセッサの起動をかける機能を有する割込み管理プロセッサと、外部実メモリをアクセスする機能を有するメモリ管理プロセッサと、処理プロセッサとの間でデータを共有する機能を有する共有メモリ管理プロセッサとのそれぞれの機能を別個に有し、これら機能分散されたものがシングルチップ内で一つのシステムを実現することができることを特徴とする小規模プロセッサ。
　　【請求項３】　請求項１または請求項２において、各小領域に構築されるハードウエア構成はすべて同じであることを特徴とする小規模プロセッサ。
　　【請求項４】　請求項２において、同期を取らず，それぞれが独立に動作することを特徴とする小規模プロセッサ。
　　【請求項５】　請求項１または請求項２において、チップ内の小領域に構築することから高速に動作することを特徴とする小規模プロセッサ。
　　【請求項６】　請求項１及び請求項２において，シフトレジスタ部を経由してパケットによって各小規模プロセッサ間で通信を行うことを特徴とする小規模プロセッサ。
　　【請求項７】　請求項１において、前記シフトレジスタ部は、各小規模プロセッサ間で通信を行うため、受信用シフトレジスタおよび送信用シフトレジスタを備え、受信用シフトレジスタ内のパケットのあて先によってデータバスに接続された受信レジスタまたは送信用シフトレジスタに転送する機能と、データバスから送信レジスタに格納されたパケットを、送信用シフトレジスタ内が空である場合に送信用シフトレジスタに転送する機能とを有することを特徴とする小規模プロセッサ。
　　【請求項８】　請求項２において、演算などの高機能命令を実行する場合、各小規模プロセッサの機械語命令を利用して、シミュレートすることによって実現することを特徴とする小規模プロセッサ。」
　
（１−２）補正前の特許請求の範囲
　一方、補正前の特許請求の範囲は、次のとおりのものである。（この特許請求の範囲に記載された請求項を「補正前の請求項」という。）
　
「【請求項１】　シングルチップマイクロプロセッサ内で、小規模プロセッサ相互間の通信を行うためのシフトレジスタ部と、シフトレジスタ部から受けたデータを処理してシフトレジスタ部へ送出する処理ユニット部と、それぞれがシングルチップマイクロプロセッサ内で予め定められた機能を実現する制御ソフトを搭載する読み取り専用メモリ部と、仮想メモリおよびスタックメモリを形成するランダムアクセスメモリ部と、前記処理ユニット部、読み取り専用メモリ部、およびランダムアクセスメモリ部を相互接続するデータバス及びアドレスバスとを備えて一体化構造をなしていることを特徴とする小規模プロセッサ。
　　【請求項２】　請求項１において、各小領域に構築されるハードウエア構成はすべて同じであり、それぞれが独立して動作することを特徴とする小規模プロセッサ。
　　【請求項３】　請求項１または請求項２において、前記シフトレジスタ部を経由する固定長パケットによって各小規模プロセッサ間の通信を行うことを特徴とする小規模プロセッサ。
　　【請求項４】　請求項１または請求項２において、チップ内の小領域に構築することから高速に動作することを特徴とする小規模プロセッサ。
　　【請求項５】　請求項１において、前記シフトレジスタ部は、各小規模プロセッサ間で通信を行うために受信用シフトレジスタ及び送信用シフトレジスタを備え、受信用シフトレジスタ内のパケットのあて先に従ってデータバスに接続された受信レジスタまたは送信用シフトレジスタに転送する機能と、データバスから送信レジスタに格納されたパケットを受信用シフトレジスタ内が空である場合に送信用シフトレジスタに転送する機能とを有することを特徴とする小規模プロセッサ。
　　【請求項６】　請求項１または請求項２において、前記シングルチップマイクロプロッサ内に備えられる、一つの処理プログラムのみ実行する機能を有する複数の処理プロセッサ、複数の処理プロセッサの休止状態およびプロセス処理状態を管理し割込みによって前記処理プロセッサの起動をかける機能を有する割込み管理プロセッサ、外部実メモリをアクセスする機能を有するメモリ管理プロセッサ、並びに処理プロセッサとの間でデータを共有する機能を有する共有メモリ管理プロセッサの内の一つの機能のみを有し、この機能を、読み出し専用メモリに書き込まれるプログラムによって実現させることを特徴とする小規模プロセッサ。
　　【請求項７】　請求項６において、演算などの高機能命令を実行する場合、各小規模プロセッサの機械語命令を利用し、シミュレートして実現することを特徴とする小規模プロセッサ。」
　
（２）特許法第１７条の２第４項に係る検討
　本件手続補正が、特許法第１７条の２第４項各号に掲げる事項を目的とするものであるかについて検討する。
　
（２−１）補正後の請求項１について
　補正後の請求項１は、小規模プロセッサのハードウエア構成を発明特定事項としていることから、補正前の請求項１に対応したものと認められる。
　よって、補正前の請求項１を、補正後の請求項１とする補正（以下「補正１」という。）が、特許法第１７条の２第４項各号に掲げる事項を目的とするものであるかについて検討する。
　
（２−１−ａ）まず、補正１は、特許法第１７条の２第４項第１号の請求項の削除、または、同第３号の誤記の訂正の何れをも目的とするものではない。
　
（２−１−ｂ）次に、補正１が、特許法第１７条の２第４項第２号の特許請求の範囲の減縮（請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるもの）を目的とするものであるかについて検討する。
　
　補正後の請求項１は、補正前の請求項１において「それぞれがシングルチップマイクロプロセッサ内で予め定められた機能を実現する制御ソフト」を、単に「制御ソフト」に変更するものであるから、「制御ソフト」に係る技術的事項を拡張するものである。
　よって、補正１は、特許法第１７条の２第４項第２号の特許請求の範囲の減縮（請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるもの）を目的としたものに該当しない。
　
（２−１−ｃ）次に、補正１が、特許法第１７条の２第４項第４号の明りょうでない記載の釈明（拒絶理由に係る拒絶の理由に示す事項についてするものに限る。）を目的とするものであるか否かについて検討する。
　
　平成１６年９月２１日付けの拒絶査定では、「制御ソフト」に係る不明りょうな記載を拒絶の理由とはしていない。
　よって、補正１は、特許法第１７条の２第４項第４号の明りょうでない記載の釈明（拒絶理由に係る拒絶の理由に示す事項についてするものに限る。）を目的とするものではない。
　
（２−２）補正後の請求項２について
　補正後の請求項２は、「複数の処理プロセッサ」、「割込み管理プロセッサ」、「メモリ管理プロセッサ」及び「共有メモリ管理プロセッサ」を発明特定事項としていることから、補正前の請求項６に対応したものと認められる。
　よって、補正前の請求項６を、補正後の請求項２とする補正（以下「補正２」という。）が、特許法第１７条の２第４項各号に掲げる事項を目的とするものであるかについて検討する。
　
（２−２−ａ）まず、補正２は、特許法第１７条の２第４項第１号の請求項の削除、または、同第３号の誤記の訂正の何れをも目的とするものではない。
　
（２−２−ｂ）次に、補正２が、特許法第１７条の２第４項第２号の特許請求の範囲の減縮（請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるもの）を目的とするものであるかについて検討する。
　
　補正前の請求項６は、補正前の請求項１を引用しており、かつ、補正前の請求項１は、小規模プロセッサのハードウエア構成を発明特定事項としているから、補正前の請求項６は、「複数の処理プロセッサ」、「割込み管理プロセッサ」、「メモリ管理プロセッサ」及び「共有メモリ管理プロセッサ」のみならず、小規模プロセッサのハードウエア構成をも発明特定事項として有したものである。
　一方、補正後の請求項２は、独立項であり補正後の請求項１を引用していないから、小規模プロセッサのハードウエア構成を含んでいない。
　つまり、補正２は、補正前の請求項６に係る発明特定事項から、小規模プロセッサのハードウエア構成を削除するものであるから、小規模プロセッサに係る技術的事項を拡張するものである。
　よって、補正２は、特許法第１７条の２第４項第２号の特許請求の範囲の減縮（請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるもの）を目的としたものに該当しない。
　
（２−２−ｃ）次に、補正２が、特許法第１７条の２第４項第４号の明りょうでない記載の釈明（拒絶理由に係る拒絶の理由に示す事項についてするものに限る。）を目的とするものであるか否かについて検討する。
　
　平成１６年９月２１日付けの拒絶査定では、補正前の請求項６に係る不明りょうな記載を拒絶の理由とはしていない。
　よって、補正２は、特許法第１７条の２第４項第４号の明りょうでない記載の釈明（拒絶理由に係る拒絶の理由に示す事項についてするものに限る。）を目的とするものではない。
　
（２−３）補正後の請求項３及び４について
　補正後の請求項３は、ハードウエア構成がすべて同じであることを発明特定事項としていることから、補正前の請求項２に対応したものと認められる。また、補正後の請求項４は、独立に動作することを発明特定事項としていることから、補正前の請求項２に対応したものと認められる。
　よって、補正前の請求項２を、補正後の請求項２及び４とする補正（以下「補正３」という。）が、特許法第１７条の２第４項各号に掲げる事項を目的とするものであるかについて検討する。
　
（２−３−ａ）まず、補正３は、特許法第１７条の２第４項第１号の請求項の削除、または、同第３号の誤記の訂正の何れをも目的とするものではない。
　
（２−３−ｂ）次に、補正３が、特許法第１７条の２第４項第２号の特許請求の範囲の減縮（請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるもの）を目的とするものであるかについて検討する。
　
　補正前の請求項２では、ハードウエア構成が同一であることと、独立して動作することの２つの要件は一体的な要件であり、選択的要件ではなかったから、これら２つの要件を別々にして、補正後の請求項３と請求項４とすることは、「小規模プロセッサ」に係る技術的事項を拡張するものである。
　よって、補正３は、特許法第１７条の２第４項第２号の特許請求の範囲の減縮（請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるもの）を目的としたものに該当しない。
　
（２−３−ｃ）次に、補正３が、特許法第１７条の２第４項第４号の明りょうでない記載の釈明（拒絶理由に係る拒絶の理由に示す事項についてするものに限る。）を目的とするものであるか否かについて検討する。
　
　平成１６年９月２１日付けの拒絶査定では、補正前の請求項２において、「ハードウエア構成はすべて同じ」という記載を拒絶の理由としているが、この拒絶の理由を解消することを目的として、補正前の請求項２に記載された２つの要件を分割して別々の請求項２に記載しなければならない合理的な根拠は存在しない。
　よって、補正３は、特許法第１７条の２第４項第４号の明りょうでない記載の釈明（拒絶理由に係る拒絶の理由に示す事項についてするものに限る。）を目的とするものではない。
　
（２−４）補正後の請求項６について
　補正後の請求項６は、シフトレジスタ部を経由したプロセッサ間通信を発明特定事項としていることから、補正前の請求項３に対応したものと認められる。
　よって、補正前の請求項を、補正後の請求項６とする補正（以下「補正４」という。）が、特許法第１７条の２第４項各号に掲げる事項を目的とするものであるかについて検討する。
　
（２−４−ａ）まず、補正４は、特許法第１７条の２第４項第１号の請求項の削除、または、同第３号の誤記の訂正の何れをも目的とするものではない。
　
（２−４−ｂ）次に、補正４が、特許法第１７条の２第４項第２号の特許請求の範囲の減縮（請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるもの）を目的とするものであるかについて検討する。
　
　補正後の請求項６は、補正前の請求項３において「固定長パケット」を、単に「パケット」に変更するものであるから、「パケット」に係る技術的事項を拡張するものである。
　よって、補正４は、特許法第１７条の２第４項第２号の特許請求の範囲の減縮（請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるもの）を目的としたものに該当しない。
　
（２−４−ｃ）次に、補正４が、特許法第１７条の２第４項第４号の明りょうでない記載の釈明（拒絶理由に係る拒絶の理由に示す事項についてするものに限る。）を目的とするものであるか否かについて検討する。
　
　平成１６年９月２１日付けの拒絶査定では、「パケット」に係る不明りょうな記載を拒絶の理由とはしていない。
　よって、補正４は、特許法第１７条の２第４項第４号の明りょうでない記載の釈明（拒絶理由に係る拒絶の理由に示す事項についてするものに限る。）を目的とするものではない。
　
（２−５）小括
　よって、補正１乃至補正４は、特許法第１７条の２第４項各号に掲げるいずれの事項をも目的とするものではない。
　
（３）むすび
　以上のとおり、特許法第１７条の２第４項各号に掲げるいずれの事項をも目的とするものではない補正１乃至補正４を含む本件手続補正は、特許法第１７条の２第４項の規定に適合しないので、同法第１５９条第１項で準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成１６年１１月２５日付けの手続補正は上記のとおり却下されたので、本願の請求項１乃至７に係る発明は、補正前の特許請求の範囲の請求項１乃至７に記載した事項により特定されるものである。（上記２．（１−２）参照。）
　
４．原審の拒絶の理由
　上記拒絶査定における拒絶の理由の趣旨は、以下の２つである。
［理由１］請求項１乃至７に係る発明は、引用文献に記載された発明に基いて当業者が容易に発明することができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
［理由２］請求項２及び請求項４の記載は、特許法第３６条第６項第２号に規定する要件を満たしていない。
　以下、上記［理由１］及び［理由２］について検討する
　
５．［理由１］について
　原査定の拒絶の理由に引用され、本願の出願日前である平成１０年５月２２日に頒布された刊行物である、福士、外３名著、”並列コンピュータＬＳＣにおけるフォールトトレラント手法について”、電子情報通信学会技術研究報告、（社）電子情報通信学会、第９８巻、第６８号（ＦＴＳ９８−４８）、第９３−１００頁（以下「引用文献」という。）には、次の記載がある。
　
（ア）「そこで我々の研究室ではループ状にプロセッサを結合させて、しかも処理方式としてデータフロー方式を実装した並列コンピュータＬＳＣ（Ｌｏｏｐ　Ｓｔｒｕｃｔｕｒｅｄ　Ｃｏｍｐｕｔｅｒ）を提案し、プロトタイプ機を実際に製作して処理アルゴリズムの開発やその有効性についての研究に取り組んでいる。我々はウエハレベルでＬＳＣを構築して、パソコン等に内蔵し、動画像処理を行なうことを検討している。」
　
（イ）「我々の提案しているＬＳＣは、プロセッサ（ＰＥ：Ｐｒｏｃｅｓｓｉｎｇ　Ｅｌｅｍｅｎｔ）を単方向性回線でループ状に結合した並列コンピュータである。基本的な構成は図１に示すように、１個の通信用プロセッサと複数個の演算用プロセッサがシフトレジスタにより結合されたもので、処理の制御はホスト計算機が行う。プロセッサ間の通信は、パケットを用いて行われ、パケットと同サイズのシフトレジスタが伝送路となる。
　通信用プロセッサ及び、演算用プロセッサの内部構成を図２、図３に示す。通信用プロセッサは図２に示されているように、ホスト計算機への待ちバッファと、シフトレジスタへの待ちバッファを持つ。このプロセッサはＬＳＣとホスト計算機間の通信を行うためのプロセッサであり、一切演算は行わない。演算用プロセッサは送られてきたデータに対し演算を行うプロセッサであり、図３に示されているように、取り込んだパケットを格納するプログラムパケットメモリ、演算を行う処理部、そしてプログラムパケットメモリへの待ちバッファ、シフトレジスタへの待ちバッファを持つ。処理部では処理によって生じた結果データを他のプロセッサに転送するために、パケットとして生成する機能もある。」
（第９４頁右欄第４行−下から４行目）
　
　よって、上記（ア）及び（イ）からして、引用文献には次の発明（以下「引用発明」という。）が記載されている。
　
　ウエハレベルで構築されるＬＳＣ内で、演算用プロセッサ相互間の通信を行うためのシフトレジスタと、シフトレジスタから受けたデータを処理してシフトレジスタ部へ送出する処理部と、プログラムとデータを格納するプログラムパケットメモリとを備えていることを特徴とする演算用プロセッサ。
　
（３）対比
　本願請求項１に係る発明（以下、単に「本願発明」という。）と引用発明とを対比すると、引用発明の「シフトレジスタ」及び「処理部」はそれぞれ、本願発明の「シフトレジスタ部」、「処理ユニット部」に対応している。
　また、引用発明の「演算用プロセッサ」は、プロセッサである点で、本願発明の「小規模プロセッサ」と共通している。
　本願発明において「ランダムアクセスメモリ部」には何が格納されているのか具体的に特定されていないが、技術常識からして制御ソフトにより処理されるデータが格納されているものと認められるから、引用発明の「プログラムパケットメモリ」は、演算処理対象のデータを格納するメモリである点で、本願発明の「ランダムアクセスメモリ部」と共通している。さらに、引用発明の「プログラムパケットメモリ」は、演算機能を実現する制御ソフトを格納している点で、本願発明の「読み取り専用メモリ部」と共通している。
　また、引用発明の「ＬＳＣ」は、複数のプロセッサを有した複合的なプロセッサである点で、本願発明の「シングルチップマイクロプロセッサ」と共通している。
　
　よって、両者は、
　
　複合的なプロセッサ内で、プロセッサ相互間の通信を行うためのシフトレジスタ部と、シフトレジスタ部から受けたデータを処理してシフトレジスタ部へ送出する処理ユニット部と、機能を実現する制御ソフトを搭載するメモリと、データを格納するメモリとを備えていることを特徴とするプロセッサ。
　
　の点で一致し、以下の点で相違している。
　
［相違点１］
　「複合的なプロセッサ」は、本願発明では、「シングルチップマイクロプロセッサ」であり、「シングルチップ」で構成されているのに対し、引用発明において、ＬＳＣは、ウエハレベルで構築されている点。また、本願発明では、「小規模プロセッサ」が備える各ハードウエアが「データバス及びアドレスバス」により相互接続されることにより「一体化構造をなしている」のに対し、引用発明では、「演算用プロセッサ」内のバスや接続構造が具体的に特定されていない点。
　
［相違点２］
　「プロセッサ」は、本願発明では「小規模プロセッサ」であるのに対し、引用発明では、どの程度の規模か具体的に特定されていない点。
　
［相違点３］
　本願発明は、制御ソフトが、「読み取り専用メモリ部」に搭載されており「予め定められた機能を実現する」ものであり、データは、「ランダムアクセスメモリ部」に格納され、かつ、該「ランダムアクセスメモリ部」は、「仮想メモリおよびスタックメモリ」を形成するのに対し、引用発明では、制御ソフトもデータも「プログラムパケットメモリ」に格納されている点。
　
（４）判断
　以下、上記各相違点について検討する。
　
［相違点１について］
　例えば、ＣＰＵ、ＲＡＭ等のハードウエアが内部バスにより相互に接続されてなるマイクロプロセッサが複数個バス接続された複合的なプロセッサを搭載したシングルチップマイコン（ＬＳＩ）は、例えば、特開平８−１４８５７３号（特に図１及び図２参照）に記載されているように周知である。また、メモリアクセスをアドレスバスとデータバスの２つのバスを用いて行うことは本願の出願時における技術常識にすぎない。
　よって、引用発明において、ＬＳＣを「シングルチップマイクロプロセッサ」で構成すると共に、演算用プロセッサ内部の各ハードウエアを「データバス及びアドレスバス」で接続することにより「一体化構造」をなすようにすることは、周知技術及び技術常識に基いて当業者が容易になし得たものである。
　
［相違点２について］
　大きさの大・小は相対的な概念であり、本願発明において、「小規模」とは、何に対して小さいのか、又は、どの程度の大きさであるのか具体的ではない。また、引用発明において、ＬＳＣはウエハレベルで構築でき、パソコン等に内蔵できる大きさでなければならないことから、ＬＳＣの構成要素である演算用プロセッサも、それなりに小規模でなければならず、この点において、本願発明の「小規模プロセッサ」と差異はない。
　また、上記特開平８−１４８５７３号公報に記載されたシングルチップマイコンが小規模に集積化されたものであることも当業者にとって自明な事項である。
　よって、引用発明において、演算用プロセッサを「小規模」と限定することに格別な困難性はない。
　
［相違点３について］
　引用発明においては、種々の演算が可能なように任意の制御ソフトが使用できるように構成されていると認められるが、一方、演算が固定されている場合、予めＲＯＭにソフトウエアを格納しておくようにすることは、組み込みプロセッサにおける技術常識である。
　また、データを格納するランダムアクセスメモリ（主メモリ）を、仮想メモリとして使用したり、スタックとして利用したりすることも、メモリ管理技術として当業者によく知られたものである。
　実際、ＲＯＭに固定化されたソフトウエアを格納しておき、ＲＡＭをスタック又は仮想メモリとして使用するプロセッサは、特開平１１−１２９５５８号公報（請求項１に記載の「第１のメモリ」（ＲＯＭ）、「第２のメモリ」（ＲＡＭ）、「アドレス変換手段」（仮想メモリ）、請求項６に記載の「スタック」を参照。）、特表２０００−５１４２１５号公報（第３３頁第２２−２３行「ＲＡＭ１４によって提供される揮発メモリ等の読出／書込可能作業用メモリ」、第３３頁第２５−２６行「コードを記憶するための読出し専用メモリ１３」、第３４頁末行〜第３５頁第３行「ソフトウエアは「仮想マシン」として…ＩＣＣ５内で実行されてもよい。本発明に従った仮想マシン（ＶＭ）は、アドレス指定モード、スタックの使用、レジスタの使用、アドレス空間、Ｉ／Ｏ装置のアドレス指定等を総称的に規定するという標準的な特性を有する。」を参照。）に記載されているように周知のものである。
　よって、引用発明において、プログラムパケットメモリに替えて、ＲＯＭとＲＡＭを設け、ＲＯＭには予め定められた機能を実現する制御ソフトを格納し、ＲＡＭをスタック及び仮想メモリとして用いるよう構成することも格別なものということはできない。
　
　そして、本願発明の作用効果も、引用発明及び周知技術から当業者が容易に予測できる範囲内のものである。
　
（５）［理由１］についてのむすび
　したがって、本願発明は、引用発明及び周知技術に基いて、当業者が容易に発明することができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものである。
　
６．［理由２］について
（１）請求項２の記載についての検討
　請求項２に記載の「各小領域」は、どこのどの領域であるのか、引用する請求項１の記載を考慮しても不明である。よって、「ハードウエア構成」が、何を意味するものであるのか不明である。
　なお、仮に、発明の詳細な説明の記載及び図面を参酌することにより、該「各小領域」が、請求項１に記載の「シングルチップマイクロプロセッサ」を分割した複数の領域であり、「ハードウエア構成」が、該「各小領域」に配置され、請求項１に記載された「小規模プロセッサ」のハードウエア構成であると解釈できたと仮定する。
　ここで、複数の「小規模プロセッサ」は、図１に記載されたように、「処理プロセッサ」、「割込み管理プロセッサ」、「メモリ管理プロセッサ」及び「共有メモリ管理プロセッサ」を含んでいるから、請求項２に記載の「ハードウエア構成はすべて同じ」は、「処理プロセッサ」、「割込み管理プロセッサ」、「メモリ管理プロセッサ」及び「共有メモリ管理プロセッサ」のハードウエア構成がすべて同じであり、請求項１に記載のハードウエア構成を備えているということになる。そして、「割込み管理プロセッサ」は割込みを管理する機能を有し、「メモリ管理プロセッサ」はメモリを管理する機能を有し、「共有メモリ管理プロセッサ」は共有メモリを管理する機能を有していること、すなわち、各「プロセッサ」が異なる機能を有していることがその文言から特定できる。
　そうすると、請求項２に係る発明では、各「プロセッサ」は、同じハードウエア構成を有しているにも関わらず、異なる機能を実現することができるということになるが、請求項１に記載された「小規模プロセッサ」のハードウエア構成により、どのようにして、「処理プロセッサ」、「割込み管理プロセッサ」、「メモリ管理プロセッサ」及び「共有メモリ管理プロセッサ」それぞれの異なる機能を実現できるのか不明である。
　
（２）請求人の主張についての検討
　請求人は、平成１６年１１月２５日付けで手続補正された請求の理由において、「「全て同じハードウェア構成」とは：
　上述したように、小規模プロセッサは、プロセッサとして最小構造の必要性がありますが、図１および第００２０段落に記載されるように、処理プロセッサ、共有メモリ管理プロセッサ、メモリ管理プロセッサ、および割込み管理プロセッサの各種があります。一方、本願発明の小規模プロセッサは、そのブロック構成が図２に示され、その仮想機能ブロック構成が図７に示されておりますように、この同一構造を有しています。すなわち、小規模プロセッサを同一構造で構成することができますので、これは製造上の大きな利点です。ただし、詳細の説明で記載するように、処理プロセッサと各管理プロセッサとのそれぞれは機能を分化させて、構造を特化し適正化することができます。」と主張している。
　この主張によると、「小規模プロセッサ」は、プロセッサとしての最小構造を有したものであり、「処理プロセッサ」と各「管理プロセッサ」を実現するためには、「小規模プロセッサ」の機能を分化させて、構造を特化する必要がある、ということになる。そして、請求項１及び２の記載において、「シングルチップマイクロプロセッサ」内に存在しているのは、「小規模プロセッサ」であるから、該「シングルチップマイクロプロセサ」内には、プロセッサとして最小構造しか有さないものに限定されることになる。
　しかしながら、図１に代表されるように、発明の詳細な説明及び図面の記載において、ＩＣチップ（シングルチップマイクロプロセッサ）に搭載されるのは、最小構造のみを有したプロセッサ（「小規模プロセッサ」）ではなく、所定の機能を有した「処理プロセッサ」、「割込み管理プロセッサ」、「メモリ管理プロセッサ」及び「共有メモリ管理プロセッサ」であるから、請求人の主張のとおり請求項１及び２の記載を解釈すると、発明の詳細な説明及び図面の記載と矛盾が生じてしまう。
　また、請求人の主張によると、シングルチッププロセッサに搭載される各プロセッサは、プロセッサとしての最小構造のみが同じであることになるが、請求項２の記載の「ハードウエア構成はすべて同じ」を、請求人が主張するように解釈することはできない。
　よって、請求人の主張は、明細書及び図面の記載に基づいたものではないから、採用できない。
　なお、図１の記載からして、最小構造のプロセッサに対し、「割込み管理プロセッサ」は、割込み信号を入力するインターフェースを付加する必要があり、「メモリ管理プロセッサ」は、実メモリとのインターフェースを付加する必要があり、「共有メモリ管理プロセッサ」は、共有メモリを内部に配し、該共有メモリと他のハードウエア構成とのインターフェースを付加する必要があることは明らかであるから、前記（１）で述べたように、請求項２に係る発明を、「処理プロセッサ」、「割込み管理プロセッサ」、「メモリ管理プロセッサ」及び「共有メモリ管理プロセッサ」のハードウエア構成がすべて同じであると解釈し得たとしても、この態様が技術的に矛盾したものであることは明らかである。
　
（３）［理由２］についてのむすび
　したがって、請求項２の記載は、不明確であるから、特許法第３６条第６項第２号に規定する要件を満たしていないので、本願は特許を受けることができない。
　
７．むすび
　以上のとおり、本願は、特許法第２９条第２項及び第３６条第６項第２号の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。