(57)【要約】  ユニバーサルシリアルバス(USB)ケーブル内のデータフローの増大のための技法が開示される。一態様では、単一のUSBケーブル上で2つのスーパースピードレーンが有効にされる場合がある。1つの例示的な非限定的態様では、USBケーブルはType-Cケーブルである。さらなる非限定的態様では、USBケーブルのD+/D-ピン上にUSB2.0レーンが存在しない場合でも、スーパースピードレーンが存在することができる。第2のスーパースピードレーンの使用は、データスループットを増加させる。USB2.0データのためにD+/D-ピンが使用されるという要件をなくすことによって、USB2.0データの代わりに、D+/D-ピンを介してオーディオデータまたはビデオデータが送信される場合があるので、USB接続の使用の柔軟性を高めることができる。さらに、2つのスーパースピードレーンを使用することによって、単一のコンピューティング要素が、一方のレーンにおいてホストとして、第2のレーンにおいてデバイスとして動作できるようになる。
2018536239.tif 000002
【特許請求の範囲】
【請求項１】
第1のピンのセットおよび第2のピンのセットを備えるユニバーサルシリアルバス(USB)ケーブルレセプタクルと、
コントローラであって、
前記USBケーブルレセプタクル内の前記第1のピンのセット上に第1のUSBスーパースピード信号を載せ、
前記USBケーブルレセプタクル内の前記第2のピンのセット上に第2のUSBスーパースピード信号を載せる
ように構成される、コントローラと
を備える、要素。
【請求項２】
前記USBケーブルレセプタクルはUSB Type-Cケーブルレセプタクルを備える、請求項1に記載の要素。
【請求項３】
前記第1のピンのセットは4つのピンを備える、請求項1に記載の要素。
【請求項４】
前記第2のピンのセットは4つのピンを備える、請求項3に記載の要素。
【請求項５】
前記第1のピンのセットはTX1+ピン、TX1-ピン、RX1+ピンおよびRX1-ピンを備える、請求項3に記載の要素。
【請求項６】
前記コントローラは、前記第1のピンのセットに関連付けられる第1のサブコントローラと、前記第2のピンのセットに関連付けられる第2のサブコントローラとを含む、請求項1に記載の要素。
【請求項７】
前記第1のサブコントローラはUSBホストとしての役割を果たすように構成される、請求項6に記載の要素。
【請求項８】
前記第2のサブコントローラはUSBホストとしての役割を果たすように構成される、請求項7に記載の要素。
【請求項９】
前記第2のサブコントローラは、USBデバイスとしての役割を果たすように構成される、請求項7に記載の要素。
【請求項１０】
前記第1のサブコントローラは、USBデバイスとしての役割を果たすように構成される、請求項6に記載の要素。
【請求項１１】
前記第2のサブコントローラは、USBデバイスとしての役割を果たすように構成される、請求項10に記載の要素。
【請求項１２】
前記USBレセプタクルは、第3のピンのセットをさらに備える、請求項1に記載の要素。
【請求項１３】
前記コントローラは、前記第3のピンのセット上にビデオ信号またはオーディオ信号を載せるように構成される、請求項12に記載の要素。
【請求項１４】
前記コントローラは、前記USBケーブルレセプタクルのピンを通過するUSB2.0信号なしに両方のUSBスーパースピード信号を動作させるように構成される、請求項1に記載の要素。
【請求項１５】
セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、モバイルフォン、セルラーフォン、スマートフォン、タブレット、ファブレット、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、携帯情報端末(PDA)、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、ポータブルデジタルビデオプレーヤ、および自動車からなるグループから選択されるデバイスの中に組み込まれる、請求項1に記載の要素。
【請求項１６】
2つのコンピューティング要素を互いに結合する方法であって、
第1のコンピューティング要素においてユニバーサルシリアルバス(USB)レセプタクルへのUSBプラグの挿入を検出するステップと、
前記USBプラグに関連付けられるUSBケーブルを介して能力照会を開始するステップと、
第2のコンピューティング要素が前記USBケーブルを介して2つのスーパースピードレーンをサポート可能であることを指示する応答が受信される場合には、前記2つのスーパースピードレーンを使用して前記第1のコンピューティング要素と前記第2のコンピューティング要素との間で通信するステップと
を含む、方法。
【請求項１７】
前記第2のコンピューティング要素が前記2つのスーパースピードレーンをサポート不可能であることを指示する応答が受信される場合には、レガシーモードにおいて動作するステップをさらに含む、請求項16に記載の方法。
【請求項１８】
前記USBケーブルのD+/D-レーンを介してオーディオ信号またはビデオ信号を送信するステップをさらに含む、請求項16に記載の方法。
【請求項１９】
前記2つのスーパースピードレーンのうちの第1のスーパースピードレーンをホストとして動作させ、前記2つのスーパースピードレーンのうちの第2のスーパースピードレーンをデバイスとして動作させるステップをさらに含む、請求項16に記載の方法。
【請求項２０】
第1のユニバーサルシリアルバス(USB)レセプタクルを備える第1の要素と、
第2のUSBレセプタクルを備える第2の要素と、
第1の端部において前記第1のUSBレセプタクルに結合され、かつ第2の端部において前記第2のUSBレセプタクルに結合されるUSBケーブルと
を備え、
前記第1の要素は、前記USBケーブルを介して、2つのスーパースピードレーンを使用して前記第2の要素と通信するように構成される、コンピューティングシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
優先出願
本出願は、その全体が参照により本明細書に組み込まれる、2015年12月4日に出願された"INCREASED DATA FLOW IN UNIVERSAL SERIAL BUS(USB)CABLES"という名称の米国特許出願第14/959,006号の優先権を主張する。
【０００２】
本開示の技術は、一般には、ユニバーサルシリアルバス(USB)ケーブル上のデータレートを高めることに関する。
【背景技術】
【０００３】
コンピューティングデバイスは、現代の社会においてますます一般的になっている。機能性の向上によって、所与のコンピューティングデバイスへの使用においで柔軟性を高めることができる。しかしながら、マルチファンクションデバイスでも、他のコンピューティングデバイスと通信する必要がある(または、他のコンピューティングデバイスとの通信から少なくとも利益を得る場合がある)。そのようなデバイス間通信を可能にするために、種々の技法が発展してきた。ワイヤレス技法がますます普及しているが、ケーブルを中心にしたいくつかのワイヤベース技法も依然として普及している。
【０００４】
1つのそのようなケーブルベース技法が、ユニバーサルシリアルバス(USB)プロトコルにおいて具現される。デバイス間でデータ転送および/または電力伝達を可能にするために、USB1.0(現在ではほとんど使用されていない)、USB2.0、USB3.0およびUSB3.1を含む様々な種類のUSBが現れてきた。様々な種類のUSBの範囲内で、業界の至る所で、Type-AおよびType-Bを含むいくつかの異なるタイプのプラグも公表されてきた。Micro-A、Micro-B、Micro-ABおよびMini-Bのようなさらなるタイプのコネクタも存在する。さらに最近では、USBプロモータは、USB Type-Cケーブルおよびコネクタを発表している。USBコネクタのこれまでの繰返しとは異なり、Type-Cコネクタは、上下関係なく(right side up or right side down)挿入され、依然として機能できるように、2つの列の導体を含む。さらに、上列および下列の導体は、向きにかかわらずコネクタが以前の世代のUSBレセプタクルと後方互換性があるように、互いの鏡像となっている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
USB Type-Cケーブルおよびコネクタは、使い勝手の向上を示しており、そのケーブルを介してスーパースピードレーンと標準のハイスピードレーンの両方を同時に動作可能にすることができるが、USB接続を介したより高速のデータ転送が依然として求められている。
【課題を解決するための手段】
【０００６】
詳細な説明において開示される態様は、ユニバーサルシリアルバス(USB)ケーブルにおけるデータフローの増大を提供する。具体的には、本開示の例示的な態様は、単一のUSBケーブル上で2つのスーパースピードレーンを有効にすることができる技法を提供する。1つの例示的な非限定的態様では、USBケーブルはType-Cケーブルである。さらなる非限定的態様では、USBケーブルのD+/D-ピン上にUSB2.0レーンが存在しない場合でも、スーパースピードレーンが存在してもよい。第2のスーパースピードレーンの使用は、データスループットを増加させる。USB2.0データのためにD+/D-ピンが使用されるという要件をなくすことによって、USB2.0データの代わりに、D+/D-ピンを介してオーディオデータまたはビデオデータが送信される場合があるので、USB接続の使用の柔軟性を高めることができる。さらに、2つのスーパースピードレーンを使用することによって、単一のコンピューティング要素が、一方のレーンにおいてはホストとして、第2のレーンにおいてはデバイスとして動作できるようになる。そのような二股の指定は、デバッグ動作などに役に立つ場合がある。
【０００７】
この関連において、一態様では、要素が開示される。その要素はUSBケーブルレセプタクルを含む。USBケーブルレセプタクルは、第1のピンのセットと第2のピンのセットとを含む。要素はまたコントローラを含む。コントローラは、USBケーブルレセプタクル内の第1のピンのセット上に第1のUSBスーパースピード信号を載せる(put)ように構成される。コントローラはまた、USBケーブルレセプタクル内の第2のピンのセット上に第2のUSBスーパースピード信号を載せるように構成される。
【０００８】
別の態様では、2つのコンピューティング要素を互いに結合する方法が開示される。本方法は、第1のコンピューティング要素において、USBレセプタクルへのUSBプラグの挿入を検出するステップを含む。本方法はまた、USBプラグに関連付けられるUSBケーブルを介して能力照会を開始するステップを含む。本方法はまた、第2のコンピューティング要素がUSBケーブルを介して2つのスーパースピードレーンをサポート可能であることを指示する応答が受信される場合は、2つのスーパースピードレーンを使用して、第1のコンピューティング要素と第2のコンピューティング要素との間で通信するステップを含む。
【０００９】
別の態様では、コンピューティングシステムが開示される。コンピューティングシステムは、第1のUSBレセプタクルを含む第1の要素を含む。コンピューティングシステムはまた、第2のUSBレセプタクルを含む第2の要素を含む。コンピューティングシステムはまた、第1の端部において第1のUSBレセプタクルに結合され、かつ第2の端部において第2のUSBレセプタクルに結合されるUSBケーブルを含む。第1の要素は、USBケーブルを介して、2つのスーパースピードレーンを使用して第2の要素と通信するように構成される。
【図面の簡単な説明】
【００１０】
【図１Ａ】例示的な従来のユニバーサルシリアルバス(USB)Type-Cコネクタピン割当てのブロック図である。
【図１Ｂ】例示的な従来のUSB Type-Cレセプタクルピン割当てのブロック図である。
【図２】USB2.0レーンと単一のスーパースピードレーンとを有する従来のUSB Type-Cシステムの簡略化されたブロック図である。
【図３】本開示の例示的な態様による、USB2.0レーンが除去されたUSB Type-Cシステムの簡略化されたブロック図である。
【図４】本開示の例示的な態様による、2つのスーパースピードレーンに関連してUSB2.0レーンが存在するUSB Type-Cシステムの簡略化されたブロック図である。
【図５】本開示の例示的な態様による、D+/D-ピン上のビデオ信号と単一のスーパースピードレーンとを有するUSB Type-Cシステムの簡略化されたブロック図である。
【図６】本開示の例示的な態様による、D+/D-ピン上のオーディオ信号と単一のスーパースピードレーンとを有するUSB Type-Cシステムの簡略化されたブロック図である。
【図７】本開示の例示的な態様による、システム内の両方のコンピューティング要素内にホストを有するUSB Type-Cシステムの簡略化されたブロック図である。
【図８】本開示の例示的な態様による、2つのスーパースピードレーンとともに追加のUSB2.0レーンをサポートする改良ケーブルを有するUSB Type-Cシステムの簡略化されたブロック図である。
【図９】本開示の例示的な態様による、単一の物理レイヤと2つのコントローラとを有し、かつ2つのスーパースピードレーンをサポートするUSB Type-Cシステムの簡略化されたブロック図である。
【図１０】本開示の例示的な態様による、単一のコントローラと単一の物理レイヤとを有し、かつ2つのスーパースピードレーンをサポートするUSB Type-Cシステムの簡略化されたブロック図である。
【図１１】本開示の例示的な態様による、一方の端部においてはType-Cコネクタを、遠隔端部においてはType-Cコネクタ以外のコネクタをサポートする改良ケーブルを用いるUSB Type-Cシステムの簡略化されたブロック図である。
【図１２】遠隔コンピューティング要素が2つのスーパースピードレーンおよび後続の動作を使用することができるかどうかを判断するための例示的なプロセスを示す流れ図である。
【図１３】本明細書において説明されるUSBケーブル技法を介して、増大したデータフローを利用することができる例示的なプロセッサベースのシステムのブロック図である。
【発明を実施するための形態】
【００１１】
ここで図面を参照しながら、本開示のいくつかの例示的な態様が説明される。「例示的」という語は、本明細書において「一例、事例、または例示としての働きをすること」を意味するために使用される。本明細書において「例示的」と説明されるいかなる態様も、必ずしも他の態様よりも好ましいか、または有利なものと解釈されるべきではない。
【００１２】
詳細な説明において開示される態様は、ユニバーサルシリアルバス(USB)ケーブルにおけるデータフローの増大を提供する。具体的には、本開示の例示的な態様は、単一のUSBケーブル上で2つのスーパースピードレーンを有効にすることができる技法を提供する。1つの例示的な非限定的態様では、USBケーブルはType-Cケーブルである。さらなる非限定的態様では、USBケーブルのD+/D-ピン上にUSB2.0レーンが存在しない場合でも、スーパースピードレーンが存在してもよい。第2のスーパースピードレーンの使用は、データスループットを増加させる。USB2.0データのためにD+/D-ピンが使用されるという要件をなくすことによって、USB2.0データの代わりに、D+/D-ピンを介してオーディオデータまたはビデオデータが送信される場合があるので、USB接続の使用の柔軟性を高めることができる。さらに、2つのスーパースピードレーンを使用することによって、単一のコンピューティング要素が、一方のレーンにおいてはホストとして、第2のレーンにおいてはデバイスとして動作できるようになる。そのような二股の指定は、デバッグ動作などに役に立つ場合がある。
【００１３】
この関連において、図1Aは、従来のUSB Type-Cコネクタ10を示す(プラグと呼ばれる場合もある)。USB Type-Cコネクタ10は、上列の導電性ピン12と、下列の導電性ピン14とを含む。上列の導電性ピン12および下列の導電性ピン14は、十分に理解されるように、USB Type-Cコネクタ10がいずれの向きでも挿入され、図1Bに示されるUSBレセプタクル20内の対応する導電性ピンと依然として嵌合できるように、互いの鏡像となっている。USBレセプタクル20はまた、上列の導電性ピン22と、下列の導電性ピン24とを含む。以下に再現されるTable 1(表1)は、USB Type-Cコネクタ10およびUSBレセプタクル20のためのピン配列を説明する。
【表１】
2018536239.tif 000003
【００１４】
従来のUSB Type-Cシステム30が図2に示される。USB Type-Cシステム30は、USB Type-Cケーブル36によって結合される第1の要素32および第2の要素34を含む。要素32および34は、モバイル端末、デスクトップコンピュータ、カメラ、ディスプレイ、プリンタ、スキャナ、マウス、スタイラスなどのコンピューティング要素であってもよいことを理解されたい。第1の要素32は、コントローラ42の制御下にあるUSB2.0物理レイヤ(PHY)38およびスーパースピードPHY40を含む。第2の要素34は、コントローラ48の制御下にあるUSB2.0PHY44およびスーパースピードPHY46を含む。通常の動作において、現在のUSB標準規格によれば、USB Type-Cシステム30は、スーパースピード通信のために、一度に1つの差動対のみを使用し、D+/D-ピン上のUSB2.0信号の存在を必要とする。すなわち、A2、A3、B10およびB11が使用されるか、A10、A11、B2およびB3が使用されるかのいずれかである(または、Type-Cコネクタがレガシーレセプタクルの中に差し込まれた場合には、A2、A3、A10およびA11か、B2、B3、B10およびB11かのいずれかが使用される)。
【００１５】
本開示の例示的な態様によれば、スーパースピード通信のために、スーパースピードレーンの両方のセットを同時に使用できるようになる。2つのスーパースピードレーンを使用することによって、USB Type-Cケーブルのデータスループットが増加する。さらに、本開示の例示的な態様によれば、コネクタ10およびレセプタクル20のD+/D-ピン上にUSB2.0信号が存在しないときに、スーパースピードレーンを動作可能にすることができる。D+/D-ピンがUSB2.0データを搬送するという要件を取り除くことによって、そのように解放されたピンが、ここでは、異なるプロトコルに従って、ビデオデータまたはオーディオデータのような他のデータを搬送してもよい。さらに、2つのスーパースピードレーンを利用可能にすることによって、各要素は、デバイスおよびホストになる場合があり、それはデバッグの状況において有用な場合がある。以下に説明されるように、さらに別の利点も可能である。
【００１６】
この関連において、図3は、本開示の例示的な態様による、例示的なUSBシステム50を示す。具体的には、USBシステム50は、USB Type-Cケーブル56によって結合される第1のコンピューティング要素52および第2のコンピューティング要素54を含む。第1のコンピューティング要素52は、USB3.1PHY58およびコントローラ60を含む。第2のコンピューティング要素54は、USB3.1PHY62およびコントローラ64を含む。第1のコンピューティング要素52は、USB2.0信号を必要とすることなく、スーパースピードデータレーンのみを使用して、USB Type-Cケーブル56を介して第2のコンピューティング要素54と通信する。図12を参照しながら後に説明されるように、第1のコンピューティング要素52から第2のコンピューティング要素54への能力照会が行われ、第2のコンピューティング要素54はそれに応答して、第2のコンピューティング要素54が、USB2.0レーンを用いることなく動作するように構成されることを指示する。後続のUSB対応通信は、スーパースピードレーンを介して行われる。
【００１７】
USB2.0信号を有する必要性をなくすによって、別のプロトコルで再利用するためにD+/D-ピンを解放するとき(その例が図5および図6を参照しながら後に示される)、第1のスーパースピードレーンと同時に第2のスーパースピードレーンが動作できるようにすることによって、著しく改善された帯域幅が達成される。この関連において、図4は、USB Type-Cケーブル76によって結合される第1のコンピューティング要素72および第2のコンピューティング要素74を含むUSBシステム70を示す。第1のコンピューティング要素72は、USB2.0PHY78、第1のスーパースピードPHY80および第2のスーパースピードPHY82を含む。第1のコンピューティング要素72はまたコントローラ84を含む。コントローラ84は、第1のサブコントローラ86および第2のサブコントローラ88を含む場合がある。第1のサブコントローラ86は、USB2.0シグナリングおよびスーパースピードシグナリングを扱うように構成され、USB2.0PHY78と、第1のスーパースピードPHY80または第2のスーパースピードPHY82とを制御してもよい。第2のサブコントローラ88は、スーパースピードシグナリングを扱うように構成され、第1のスーパースピードPHY80または第2のスーパースピードPHY82を制御してもよい。
【００１８】
引き続き図4を参照すると、第2のコンピューティング要素74は、USB2.0PHY90、第1のスーパースピードPHY92および第2のスーパースピードPHY94を含む。第2のコンピューティング要素74はまたコントローラ96を含む。コントローラ96は、第1のサブコントローラ98および第2のサブコントローラ100を含む場合がある。第1のサブコントローラ98は、USB2.0シグナリングおよびスーパースピードシグナリングを扱うように構成され、USB2.0PHY90と、第1のスーパースピードPHY92または第2のスーパースピードPHY94とを制御してもよい。第2のサブコントローラ100は、スーパースピードシグナリングを扱うように構成され、第1のスーパースピードPHY92または第2のスーパースピードPHY94を制御してもよい。
【００１９】
引き続き図4およびTable 1(表1)を参照すると、第1のスーパースピードPHY80と第1のスーパースピードPHY92との間の第1のスーパースピードレーンは、ピンA2、A3、B10およびB11を使用する場合がある。第2のスーパースピードPHY82と第2のスーパースピードPHY94との間の第2のスーパースピードレーンは、ピンA10、A11、B2およびB3を使用する場合がある。上記で言及されたように、2つのスーパースピードレーンの使用は、第1のコンピューティング要素72と第2のコンピューティング要素74との間の通信のために利用可能な帯域幅を実効的に増加させる。USB3.1の第1世代は5Gbpsの標準帯域幅をサポートし、USB3.1の第2世代は10Gbpsの標準帯域幅をサポートすることを理解されたい。本開示の例示的な態様は、これらのレートをそれぞれ10Gbpsおよび20Gbpsまで倍増させる。
【００２０】
2つのスーパースピードレーンが使用されない場合でも、USB3.1レーンがUSB2.0レーンに結合されるという要件をなくすことによって、D+/D-ピンを別の信号のために再利用できるようになる。この関連において、図5および図6は、2つの例示的な再利用シナリオを示す。具体的には、図5は、D+/D-ピン上でビデオ信号を送信するように構成されるUSBシステム110を示し、図6は、D+/D-ピン上でオーディオ信号を送信するように構成されるUSBシステム140を示す。
【００２１】
図5を参照すると、USBシステム110は、USB Type-Cケーブル116によって結合される第1のコンピューティング要素112および第2のコンピューティング要素114を含む。第1のコンピューティング要素112は、ビデオPHY118およびスーパースピードPHY120を含む。第1のコンピューティング要素112はまたコントローラ122を含む。第2のコンピューティング要素114は、ビデオPHY124およびスーパースピードPHY126を含む。第2のコンピューティング要素114はまたコントローラ128を含む。ビデオ信号がD+/D-ピンを介して送信される場合がある。スーパースピードレーンは、A2ピン、A3ピン、B10ピンおよびB11ピンを介して、またはA10ピン、A11ピン、B2ピンおよびB3ピンを介して送信される場合がある。図示されないが、2つのスーパースピードレーンおよびビデオレーンがUSBシステム110内に存在する場合があり、その場合、2つのスーパースピードレーンは、TX1/RX1レーンおよびTX2/RX2レーンの両方を使用する場合があることに留意されたい。
【００２２】
同様に、図6を参照すると、USBシステム140は、USB Type-Cケーブル146によって結合される第1のコンピューティング要素142および第2のコンピューティング要素144を含む。第1のコンピューティング要素142はオーディオPHY148およびスーパースピードPHY150を含む。第1のコンピューティング要素142はまたコントローラ152を含む。第2のコンピューティング要素144はオーディオPHY154およびスーパースピードPHY156を含む。第2のコンピューティング要素144はまたコントローラ158を含む。モバイルハイディフィニションリンク(HML:mobile high definition link)のようなオーディオ信号がD+/D-ピンを介して送信される場合がある。スーパースピードレーンは、A2ピン、A3ピン、B10ピンおよびB11ピンを介して、またはA10ピン、A11ピン、B2ピンおよびB3ピンを介して送信される場合がある。図示されないが、2つのスーパースピードレーンおよびオーディオレーンがUSBシステム140内に存在する場合があり、その場合、2つのスーパースピードレーンは、TX1/RX1レーンおよびTX2/RX2レーンの両方を使用する場合があることに留意されたい。
【００２３】
図3〜図6の態様は柔軟性および高速化を提供するが、さらなる柔軟性が達成される場合がある。1つの例示的な態様では、両方のコンピューティング要素が、第1のスーパースピードレーン上ではホストとして、第2のスーパースピードレーン上ではデバイスとして動作してもよい。そのような構成は、デバッグ動作において、または2つのホストが通信する必要がある他の状況において有用な場合がある。この関連において、図7はUSBシステム160を示しており、USBシステム160は、USB Type-Cケーブル166によって結合される第1のコンピューティング要素162および第2のコンピューティング要素164を含む。第1のコンピューティング要素162は、USB2.0PHY168、第1のスーパースピードPHY170および第2のスーパースピードPHY172を含む。第1のコンピューティング要素162はまたコントローラ174を含む。コントローラ174は、ホストコントローラであってもよい第1のサブコントローラ176と、クライアントコントローラであってもよい第2のサブコントローラ178とを含む。
【００２４】
同様に、引き続き図7を参照すると、第2のコンピューティング要素164は、USB2.0PHY180、第1のスーパースピードPHY182および第2のスーパースピードPHY184を含む。第2のコンピューティング要素164はまたコントローラ186を含む。コントローラ186は、クライアントコントローラであってもよい第1のサブコントローラ188と、ホストコントローラであってもよい第2のサブコントローラ190とを含む。第1のサブコントローラ176は、第1のコンピューティング要素162を、第1のスーパースピードレーン(たとえば、TX1/RX1)を介して、第2のコンピューティング要素164に対してホストとして動作させてもよく、第1のサブコントローラ188は、第2のコンピューティング要素164を、第1のスーパースピードレーンを介して、第1のコンピューティング要素162に対してクライアントとして動作させてもよい。第2のサブコントローラ178は、第1のコンピューティング要素162を、第2のスーパースピードレーン(たとえば、TX2/RX2)を介して、第2のコンピューティング要素164に対してクライアントして動作させてもよく、第2のサブコントローラ190は、第2のコンピューティング要素164を、第2のスーパースピードレーンを介して、第1のコンピューティング要素162に対してホストとして動作させてもよい。
【００２５】
本開示のいくつかの例示的な態様は、USB2.0レーンの除去を考えるが、本開示はそれには限定されず、図8によりわかりやすく示されるように、実際には、2つのスーパースピードレーンのそれぞれが、それに関連付けられたそれぞれのUSB2.0レーンを有する場合がある。具体的には、図8はUSBシステム200を示しており、USBシステム200は、USB Type-Cケーブル206によって結合される第1のコンピューティング要素202および第2のコンピューティング要素204を含む。第1のコンピューティング要素202は、第1のスーパースピードPHY210に関連付けられる第1のUSB2.0PHY208を含む。第1のコンピューティング要素202はさらに、第2のUSB2.0PHY212および第2のスーパースピードPHY214を含む場合がある。第1のUSB2.0PHY208は、D+/D-ピンを使用して、第1のUSB2.0レーンを形成してもよく、第1のスーパースピードPHY210は、TX1/RX1ピンを使用して、第1のスーパースピードレーンを形成してもよい。第2のUSB2.0PHY212は、ピンA8およびB8をD+/D-ピンとして使用して、第2のUSB2.0レーンを形成してもよい。第2のスーパースピードPHY214は、TX2/RX2ピンを使用して、第2のスーパースピードレーンを形成してもよい。第1のコンピューティング要素202はさらに、第1のUSB2.0レーンおよび第1のスーパースピードレーンを制御する第1のサブコントローラ218を含むコントローラ216を含む。コントローラ216はさらに、第2のUSB2.0レーンおよび第2のスーパースピードレーンを制御する第2のサブコントローラ220を含む。ピンA8およびB8を使用することへの代替形態として、USB Type-Cケーブル206は、ピンB6およびB7上でD+/D-レーンをサポートするように変更されてもよい。そのような場合に(図示せず)、ピンA8およびB8を使用して、図5および図6を参照しながら上記で説明されたようにビデオまたはオーディオを通すことができる。
【００２６】
引き続き図8を参照すると、第2のコンピューティング要素204は、第1のスーパースピードPHY224に関連付けられる第1のUSB2.0PHY222を含む。第2のコンピューティング要素204はさらに、第2のUSB2.0PHY226および第2のスーパースピードPHY228を含む場合がある。第2のコンピューティング要素204はさらに、第1のUSB2.0レーンおよび第1のスーパースピードレーンを制御する第1のサブコントローラ232を含むコントローラ230を含む。コントローラ230はさらに、第2のUSB2.0レーンおよび第2のスーパースピードレーンを制御する第2のサブコントローラ234を含む。
【００２７】
上記の態様はスーパースピードレーンごとに別々のPHYを考えてきたが、本開示はそれには限定されない。図9に示されるUSBシステム240は、USB Type-Cケーブル246によって結合される第1のコンピューティング要素242および第2のコンピューティング要素244を含む。第1のコンピューティング要素242は、USB2.0PHY248と、2つのスーパースピードレーンのための物理レイヤを提供する単一の(unitary)スーパースピードPHY250とを含む。第1のコンピューティング要素242はさらに、第1のサブコントローラ254および第2のサブコントローラ256を有するコントローラ252を含んでもよい。サブコントローラ254および256は、2つのスーパースピードレーンのうちの異なるスーパースピードレーンを制御する。第2のコンピューティング要素244は、図示されるように、図4の第2のコンピューティング要素74と実質的に類似する場合がある。代替的には、図示されないが、第2のコンピューティング要素244は、第1のコンピューティング要素242と同様に、単一のスーパースピードPHYを使用して構成してもよい。このようにして単一のPHYを使用することは、コンピューティング要素内の面積を節約し、位相同期ループ(PLL)のような電力を消費する構成要素を二重にする必要性を低減してもよい。
【００２８】
上記の態様は、スーパースピードレーンごとに別々のコントローラまたはサブコントローラを考えてきたが、本開示はそれには限定されない。図10に示されるUSBシステム260は、USB Type-Cケーブル266によって結合される第1のコンピューティング要素262および第2のコンピューティング要素264を含む。第1のコンピューティング要素262は、USB2.0PHY268と、2つのスーパースピードレーンのための物理レイヤを提供する単一のスーパースピードPHY270とを含む。第1のコンピューティング要素262はさらに、両方のスーパースピードレーンを制御する単一のコントローラ272を含んでもよい。第2のコンピューティング要素264は、図示されるように、図4の第2のコンピューティング要素74と実質的に類似する場合がある。代替的には、図示されないが、第2のコンピューティング要素264は、第1のコンピューティング要素262と同様に、単一のスーパースピードPHYを使用して構成してもよい。
【００２９】
上記の説明は、両方のコンピューティング要素がUSB Type-Cレセプタクルを有すると仮定するが、本開示はそれには限定されない。1つの例示的な態様では、USB Type-Cケーブルの一端は専用のプラグ(たとえば、APPLE LIGHTNING(商標))であってもよく、相補的なレセプタクル内に収まる場合がある。代替的には、非USBレセプタクルとともにアダプタが使用される場合がある。この関連において、図11は、USB Type-Cケーブル286によって結合される第1のコンピューティング要素282および第2のコンピューティング要素284と、アダプタ288とを備えるUSBシステム280を示す。アダプタ288は、USB Type-Cピン配置を非Type-Cピン配置に(たとえば、USB Type-CをAPPLE LIGHTNING(商標)に)変換する。第2のコンピューティング要素284上のレセプタクルはUSB Type-C標準規格に準拠しない場合があるが、他の態様では、第1のコンピューティング要素282および第2のコンピューティング要素284は、本明細書において説明される他のコンピューティング要素と類似にする場合がある。
【００３０】
本開示はUSB Type-Cケーブルに焦点を合わせてきたが、USBの将来展開が異なる用語体系に移行する場合があっても、USB Type-Cフォーマットの機能を維持する場合があることを理解されたい。したがって、本開示は他のUSBケーブルに適用されてもよい。
【００３１】
上記の検討は、両方のコンピューティング要素が本開示の2つのスーパースピードレーンをサポートするように設計されたことを一般的に仮定して、種々の構成内に存在する場合があるハードウェア要素に焦点を合わせてきた。しかしながら、本開示は、レガシーデバイスとの後方互換性を考える。この関連において、図12はプロセス300の流れ図を示す。プロセス300は、図4の第1のコンピューティング要素72においてUSBレセプタクルへのUSBプラグの挿入を検出することによって開始する(ブロック302)。第1のコンピューティング要素72、そして特にコントローラ84が、USBプラグに関連付けられるUSB Type-Cケーブル76を介して能力照会を開始する(ブロック304)。第1のコンピューティング要素72が、第2のコンピューティング要素74からの応答を受信する。応答に基づいて、コントローラ84が、第2のコンピューティング要素74が2つのスーパースピードレーンをサポートすることができるかどうかを判断する(ブロック308)。応答が第2のコンピューティング要素74がUSB Type-Cケーブル76を介して2つのスーパースピードレーンをサポート可能であることを指示する場合は、第1のコンピューティング要素72は、2つのスーパースピードレーンを使用して、第1のコンピューティング要素72と第2のコンピューティング要素74との間で通信を開始する(ブロック310)。ブロック308に対する回答がNoである、すなわち、応答が第2のコンピューティング要素74が2つのスーパースピードレーンをサポート不可能であることを指示する場合は、コンピューティング要素72および74はレガシーモードにおいて動作する(ブロック312)。
【００３２】
本明細書において開示される態様による、USBケーブル内のデータフローの増大のための技法は、USBレセプタクルを含む任意のプロセッサベースデバイスに関連付けて使用される場合がある。例として、限定はしないが、セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、モバイルフォン、セルラーフォン、スマートフォン、タブレット、ファブレット、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、携帯情報端末(PDA)、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、ポータブルデジタルビデオプレーヤおよび自動車が含まれる。
【００３３】
この関連において、図13は、図4において示される第1のコンピューティング要素72のようなコンピューティング要素と見なしてもよいプロセッサベースのシステム330の一例を示す。プロセッサベースのシステム330は、本明細書において説明される他のコンピューティング要素のいずれかとしてもよいことを理解されたい。この例では、プロセッサベースのシステム330は、各々が1つまたは複数のプロセッサ334を含む、1つまたは複数の中央処理装置(CPU)332を含む。CPU332は、マスターデバイス336であってもよい。CPU332は、一時的に記憶されているデータに迅速にアクセスするために、プロセッサ334に結合されるキャッシュメモリ338を有してもよい。CPU332は、システムバス340に結合され、プロセッサベースのシステム330に含まれるマスターデバイスとスレーブデバイスとを相互結合することができる。よく知られているように、CPU332は、システムバス340を介してアドレス情報、制御情報、およびデータ情報を交換することによって、これらの他のデバイスと通信する。
【００３４】
他のマスターデバイスおよびスレーブデバイスをシステムバス340に接続することができる。図13に示すように、これらのデバイスは、例として、メモリシステム342、1つまたは複数の入力デバイス344、1つまたは複数の出力デバイス346、1つまたは複数のネットワークインターフェースデバイス348、および1つまたは複数のディスプレイコントローラ350を含むことができる。入力デバイス344は、限定はしないが、入力キー、スイッチ、音声プロセッサなどを含む任意のタイプの入力デバイスを含むことができる。出力デバイス346は、限定はしないが、オーディオ、ビデオ、他の視覚的表示器などを含む任意のタイプの出力デバイスを含むことができる。図示されないが、システムバス340は、適切なUSBコントローラおよびPHYを使用してUSBレセプタクルに結合してもよく、そのようなUSBレセプタクルを通して、USBケーブルによって、入力デバイス344および出力デバイス346に結合することを理解されたい。ネットワークインターフェースデバイス348は、ネットワーク352との間のデータの交換を可能にするように構成される任意のデバイスとすることができる。ネットワーク352は、限定はしないが、有線ネットワークまたはワイヤレスネットワーク、プライベートネットワークまたは公衆ネットワーク、ローカルエリアネットワーク(LAN)、ワイヤレスローカルエリアネットワーク(WLAN)、ワイドエリアネットワーク(WAN)、BLUETOOTH(登録商標)ネットワーク、およびインターネットを含む、任意のタイプのネットワークとすることができる。ネットワークインターフェースデバイス348は、所望により、任意のタイプの通信プロトコルをサポートするように構成することができる。メモリシステム342は、1つまたは複数のメモリユニット354(0〜N)およびメモリコントローラ356を含むことができる。
【００３５】
CPU332はまた、1つまたは複数のディスプレイ358に送信される情報を制御するために、システムバス340を介してディスプレイコントローラ350にアクセスするように構成してもよい。ディスプレイコントローラ350は、表示されることになる情報を1つまたは複数のビデオプロセッサ360を介してディスプレイ358に送信し、ビデオプロセッサ360は、表示されることになる情報を処理して、ディスプレイ358に適したフォーマットにする。ディスプレイ358は、限定はしないが、陰極線管(CRT)、液晶ディスプレイ(LCD)、プラズマディスプレイ、発光ダイオード(LED)ディスプレイなどを含む、任意のタイプのディスプレイを含むことができる。
【００３６】
本明細書において開示される態様に関連して説明された種々の例示的な論理ブロック、モジュール、回路、およびアルゴリズムが、電子ハードウェア、メモリ内にもしくは別のコンピュータ可読媒体内に記憶され、プロセッサもしくは他の処理デバイスによって実行される命令、または両方の組合せとして実装される場合があることは、当業者にはさらに理解されよう。本明細書において説明されるデバイスは、例として、任意の回路、ハードウェア構成要素、集積回路(IC)、またはICチップにおいて利用される場合がある。本明細書において開示されるメモリは、任意のタイプおよびサイズのメモリである場合があり、所望の任意のタイプの情報を記憶するように構成される場合がある。この互換性について明確に例示するために、種々の例示的な構成要素、ブロック、モジュール、回路、およびステップが、上記では概してそれらの機能に関して説明されてきた。そのような機能性がどのように実装されるかは、特定の適用例、設計選択、および/または全体的なシステムに課される設計制約によって決まる。当業者は、説明された機能性を特定の適用例ごとに様々な方法で実装してもよいが、そのような実施態様の決定は、本開示の範囲からの逸脱を引き起こすものと解釈されるべきではない。
【００３７】
本明細書において開示される態様に関連して説明された種々の例示的な論理ブロック、モジュール、および回路は、プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタロジック、個別ハードウェア構成要素、または本明細書において説明された機能を実行するように設計されたそれらの任意の組合せを使用して実装または実行することができる。プロセッサは、マイクロプロセッサであってもよいが、代替形態では、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。プロセッサはまた、コンピューティングデバイスの組合せ(たとえば、DSPとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、DSPコアと連携した1つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成)として実装してもよい。
【００３８】
本明細書において開示される態様は、ハードウェアにおいて、かつハードウェアに記憶される命令において具現される場合があり、それらの命令は、たとえば、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読取り専用メモリ(ROM)、電気的プログラマブルROM(EPROM)、電気的消去可能プログラマブルROM(EEPROM)、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野において知られている任意の他の形のコンピュータ可読媒体内に存在する場合がある。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるようにプロセッサに結合される。代替形態において、記憶媒体は、プロセッサと一体であってもよい。プロセッサおよび記憶媒体はASIC内に存在する場合がある。ASICは、リモート局内に存在する場合がある。代替形態において、プロセッサおよび記憶媒体は、個別構成要素としてリモート局、基地局、またはサーバ内に存在する場合がある。
【００３９】
本明細書の例示的な態様のいずれかにおいて説明される動作ステップが、例および検討を提供するために説明されることにも留意されたい。説明される動作は、図示されたシーケンス以外の数多くの異なるシーケンスにおいて実行される場合がある。さらに、単一の動作ステップにおいて説明される動作は、実際にはいくつかの異なるステップにおいて実行される場合がある。さらに、例示的な態様において論じられた1つまたは複数の動作ステップは組み合わせられる場合がある。当業者には容易に明らかになるように、流れ図に示される動作ステップが数多くの異なる変更を受ける場合があることを理解されたい。情報および信号が様々な異なる技術および技法のいずれかを使用して表される場合があることも当業者は理解されよう。たとえば、上記の説明全体にわたって参照される場合があるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁気粒子、光場もしくは光学粒子、またはそれらの任意の組合せによって表される場合がある。
【００４０】
本開示のこれまでの説明は、任意の当業者が本開示を実施できるようにするか、または使用できるようにするために提供される。本開示に対する種々の変更が、当業者に容易に明らかになり、本明細書において規定される一般原理は、本開示の趣旨または範囲から逸脱することなく他の変形形態に適用される場合がある。したがって、本開示は、本明細書において説明される例および設計に限定されるものでなく、本明細書において開示される原理および新規の特徴と一致する最も広い範囲を与えられるべきである。
【符号の説明】
【００４１】
10  USB Type-Cコネクタ
12  上列の導電性ピン
14  下列の導電性ピン
20  USBレセプタクル
22  上列の導電性ピン
24  下列の導電性ピン
30  USB Type-Cシステム
32  第1の要素
34  第2の要素
36  USB Type-Cケーブル
38  USB2.0物理レイヤ(PHY)
40  スーパースピードPHY
42  コントローラ
44  USB 2.0 PHY
46  スーパースピードPHY
48  コントローラ
50  USBシステム
52  第1のコンピューティング要素
54  第2のコンピューティング要素
56  USB Type-Cケーブル
58  USB3.1PHY
60  コントローラ
62  USB3.1PHY
64  コントローラ
70  USBシステム
72  第1のコンピューティング要素
74  第2のコンピューティング要素
76  USB Type-Cケーブル
78  USB2.0PHY
80  第1のスーパースピードPHY
82  第2のスーパースピードPHY
84  コントローラ
86  第1のサブコントローラ
88  第2のサブコントローラ
90  USB2.0PHY
92  第1のスーパースピードPHY
94  第2のスーパースピードPHY
96  コントローラ
98  第1のサブコントローラ
100  第2のサブコントローラ
110  USBシステム
112  第1のコンピューティング要素
114  第2のコンピューティング要素
116  USB Type-Cケーブル
118  ビデオPHY
120  スーパースピードPHY
122  コントローラ
124  ビデオPHY
126  スーパースピードPHY
128  コントローラ
140  USBシステム
142  第1のコンピューティング要素
144  第2のコンピューティング要素
146  USB Type-Cケーブル
148  オーディオPHY
150  スーパースピードPHY
152  コントローラ
154  オーディオPHY
156  スーパースピードPHY
158  コントローラ
160  USBシステム
162  第1のコンピューティング要素
164  第2のコンピューティング要素
166  USB Type-Cケーブル
168  USB2.0PHY
170  第1のスーパースピードPHY
172  第2のスーパースピードPHY
174  コントローラ
176  第1のサブコントローラ
178  第2のサブコントローラ
180  USB2.0PHY
182  第1のスーパースピードPHY
184  第2のスーパースピードPHY
186  コントローラ
188  第1のサブコントローラ
190  第2のサブコントローラ
200  USBシステム
202  第1のコンピューティング要素
204  第2のコンピューティング要素
206  USB Type-Cケーブル
208  第1のUSB2.0PHY
210  第1のスーパースピードPHY
212  第2のUSB2.0PHY
214  第2のスーパースピードPHY
216  コントローラ
218  第1のサブコントローラ
220  第2のサブコントローラ
222  第1のUSB2.0PHY
224  第1のスーパースピードPHY
226  第2のUSB2.0PHY
228  第2のスーパースピードPHY
230  コントローラ
232  第1のサブコントローラ
234  第2のサブコントローラ
240  USBシステム
242  第1のコンピューティング要素
244  第2のコンピューティング要素
246  USB Type-Cケーブル
248  USB2.0PHY
250  スーパースピードPHY
252  コントローラ
254  第1のサブコントローラ
256  第2のサブコントローラ
260  USBシステム
262  第1のコンピューティング要素
264  第2のコンピューティング要素
266  USB Type-Cケーブル
268  USB2.0PHY
270  スーパースピードPHY
272  コントローラ
280  USBシステム
282  第1のコンピューティング要素
284  第2のコンピューティング要素
286  USB Type-Cケーブル
288  アダプタ
330  プロセッサベースシステム
332  中央処理装置(CPU)
334  プロセッサ
336  マスターデバイス
338  キャッシュメモリ
340  システムバス
342  メモリシステム
344  入力デバイス
346  出力デバイス
348  ネットワークインターフェースデバイス
350  ディスプレイコントローラ
352  ネットワーク
354  メモリユニット
356  メモリコントローラ
358  ディスプレイ
360  ビデオプロセッサ
【図１Ａ】
2018536239.tif 000004
【図１Ｂ】
2018536239.tif 000005
【図２】
2018536239.tif 000006
【図３】
2018536239.tif 000007
【図４】
2018536239.tif 000008
【図５】
2018536239.tif 000009
【図６】
2018536239.tif 000010
【図７】
2018536239.tif 000011
【図８】
2018536239.tif 000012
【図９】
2018536239.tif 000013
【図１０】
2018536239.tif 000014
【図１１】
2018536239.tif 000015
【図１２】
2018536239.tif 000016
【図１３】
2018536239.tif 000017
【手続補正書】
【提出日】平成30年6月5日(2018.6.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第1のピンのセットおよび第2のピンのセットを備えるユニバーサルシリアルバス(USB)ケーブルレセプタクルと、
コントローラであって、
前記USBケーブルレセプタクル内の前記第1のピンのセット上に第1のUSBスーパースピード信号を載せることと、
前記USBケーブルレセプタクル内の前記第2のピンのセット上に第2のUSBスーパースピード信号を載せることと
を同時に行うように構成される、コントローラと
を備える、要素。
【請求項２】
前記USBケーブルレセプタクルはUSB Type-Cケーブルレセプタクルを備える、請求項1に記載の要素。
【請求項３】
前記第1のピンのセットは4つのピンを備える、請求項1に記載の要素。
【請求項４】
前記第2のピンのセットは4つのピンを備える、請求項3に記載の要素。
【請求項５】
前記第1のピンのセットはTX1+ピン、TX1-ピン、RX1+ピンおよびRX1-ピンを備える、請求項3に記載の要素。
【請求項６】
前記コントローラは、前記第1のピンのセットに関連付けられる第1のサブコントローラと、前記第2のピンのセットに関連付けられる第2のサブコントローラとを備える、請求項1に記載の要素。
【請求項７】
前記第1のサブコントローラはUSBホストとしての役割を果たすように構成される、請求項6に記載の要素。
【請求項８】
前記第2のサブコントローラはUSBホストとしての役割を果たすように構成される、請求項7に記載の要素。
【請求項９】
前記第2のサブコントローラは、USBデバイスとしての役割を果たすように構成される、請求項7に記載の要素。
【請求項１０】
前記第1のサブコントローラは、USBデバイスとしての役割を果たすように構成される、請求項6に記載の要素。
【請求項１１】
前記第2のサブコントローラは、USBデバイスとしての役割を果たすように構成される、請求項10に記載の要素。
【請求項１２】
前記USBレセプタクルは、第3のピンのセットをさらに備える、請求項1に記載の要素。
【請求項１３】
前記コントローラは、前記第3のピンのセット上にビデオ信号またはオーディオ信号を載せるように構成される、請求項12に記載の要素。
【請求項１４】
前記コントローラは、前記USBケーブルレセプタクルのピンを通過するUSB2.0信号なしに両方のUSBスーパースピード信号を動作させるように構成される、請求項1に記載の要素。
【請求項１５】
セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、モバイルフォン、セルラーフォン、スマートフォン、タブレット、ファブレット、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、携帯情報端末(PDA)、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、ポータブルデジタルビデオプレーヤ、および自動車からなるグループから選択されるデバイスの中に組み込まれる、請求項1に記載の要素。
【請求項１６】
2つのコンピューティング要素を互いに結合する方法であって、
第1のコンピューティング要素においてユニバーサルシリアルバス(USB)レセプタクルへのUSBプラグの挿入を検出するステップと、
前記USBプラグに関連付けられるUSBケーブルを介して能力照会を開始するステップと、
第2のコンピューティング要素が前記USBケーブルを介して2つのスーパースピードレーンをサポート可能であることを指示する応答が受信される場合には、前記2つのスーパースピードレーンを使用して前記第1のコンピューティング要素と前記第2のコンピューティング要素との間で通信するステップと
を含む、方法。
【請求項１７】
前記第2のコンピューティング要素が前記2つのスーパースピードレーンをサポート不可能であることを指示する応答が受信される場合には、レガシーモードにおいて動作するステップをさらに含む、請求項16に記載の方法。
【請求項１８】
前記USBケーブルのD+/D-レーンを介してオーディオ信号またはビデオ信号を送信するステップをさらに含む、請求項16に記載の方法。
【請求項１９】
前記2つのスーパースピードレーンのうちの第1のスーパースピードレーンをホストとして動作させ、前記2つのスーパースピードレーンのうちの第2のスーパースピードレーンをデバイスとして動作させるステップをさらに含む、請求項16に記載の方法。
【請求項２０】
第1のユニバーサルシリアルバス(USB)レセプタクルを備える第1の要素と、
第2のUSBレセプタクルを備える第2の要素と、
第1の端部において前記第1のUSBレセプタクルに結合され、かつ第2の端部において前記第2のUSBレセプタクルに結合されるUSBケーブルと
を備え、
前記第1の要素は、前記USBケーブルを介して、2つのスーパースピードレーンを使用して前記第2の要素と通信するように構成される、コンピューティングシステム。
【国際調査報告】
2018536239.tif 000018
2018536239.tif 000019