(57)【要約】【解決手段】本発明は、発光素子(LED) 及び電界効果トランジスタ(TMOS)を備えた光電子デバイス(40)に関し、光電子デバイスは、第１の導電型にドープされたIII-V 族化合物又はII-VI 族化合物から形成された第１の半導体層(46)と、発光素子の活性層(50)と、第１の導電型と反対の第２の導電型にドープされたIII-V 族化合物又はII-VI 族化合物から形成された第２の半導体層(54)とを備えており、活性層は第１の半導体層と第２の半導体層との間に配置されており、電界効果トランジスタのチャネル(77)は第１の半導体層に配置されており、第１の半導体層は電界効果トランジスタと発光素子との間で連続している。
2018536293.tif 000002
【特許請求の範囲】
【請求項１】
発光素子(LED) 及び電界効果トランジスタ(TMOS)を備えた光電子デバイス(40)であって、
第１の導電型のIII-V 族化合物又はII-VI 族化合物のドープされた第１の半導体層(46)と、
前記発光素子の活性層(50)と、
前記第１の導電型と反対の第２の導電型のIII-V 族化合物又はII-VI 族化合物のドープされた第２の半導体層(54)と
を備えており、
前記活性層は前記第１の半導体層と前記第２の半導体層との間に配置されており、
前記電界効果トランジスタのチャネル(77)は前記第１の半導体層に配置されており、前記第１の半導体層は前記電界効果トランジスタと前記発光素子との間で連続していることを特徴とする光電子デバイス。
【請求項２】
少なくとも前記第２の半導体層(54)、前記活性層(50)及び前記第１の半導体層(46)の一部のみを連続的に交差する第１のトレンチ(60)を更に備えており、
前記第１のトレンチは、第１の導電性コア(64)と、少なくとも前記第１の導電性コア(64)と前記第２の半導体層(54)との間、及び前記第１の導電性コア(64)と前記活性層(50)との間で前記第１のトレンチの壁を覆う第１の電気絶縁層(62)とを有していることを特徴とする請求項１に記載の光電子デバイス。
【請求項３】
前記第１の電気絶縁層(62)は、前記第１の導電性コア(64)と前記第１の半導体層(46)との間で前記第１のトレンチ(60)の壁を覆っていることを特徴とする請求項２に記載の光電子デバイス。
【請求項４】
前記第１の導電性コア(64)は前記第１の半導体層(46)に接していることを特徴とする請求項２に記載の光電子デバイス。
【請求項５】
前記第１の導電性コア(64)を形成する材料の仕事関数は４eVより大きいことを特徴とする請求項４に記載の光電子デバイス。
【請求項６】
前記第１の半導体層(46)のドーパント濃度より高いドーパント濃度を有して、前記第１の半導体層(46)に接し、前記第１の半導体層(46)と前記活性層(50)との間に配置されて前記第１の導電型のIII-V 族化合物又はII-VI 族化合物のドープされた第３の半導体層(48)を更に備えていることを特徴とする請求項２〜５のいずれか一項に記載の光電子デバイス。
【請求項７】
少なくとも前記第２の半導体層(54)、前記活性層(50)及び前記第３の半導体層(48)の全て又は一部を連続して交差する第２のトレンチ(66)を更に備えており、
前記第２のトレンチは、前記第３の半導体層と接する第２の導電性コア(70)と、少なくとも前記第２の導電性コア(70)と前記第２の半導体層(54)との間、及び前記第２の導電性コアと前記活性層(50)との間で前記第２のトレンチの壁を覆う第２の電気絶縁層(68)とを有していることを特徴とする請求項６に記載の光電子デバイス。
【請求項８】
前記第１の導電性コア(64)に接する第１の導電性パッド(74)と、前記第２の導電性コア(70)に接する第２の導電性パッド(76)とを更に備えており、前記第１の導電性パッド及び前記第２の導電性パッドは平面に置かれていることを特徴とする請求項７に記載の光電子デバイス。
【請求項９】
前記活性層(50)は、前記光電子デバイスによって与えられる電磁放射線の大部分を放射する層であることを特徴とする請求項１〜８のいずれか一項に記載の光電子デバイス。
【請求項１０】
前記活性層(50)は単一量子井戸又は多重量子井戸を有していることを特徴とする請求項９に記載の光電子デバイス。
【請求項１１】
前記第１の半導体層(46)のドーパント濃度は、1015atoms/cm3〜1018 atoms/cm3の範囲内であり、好ましくは5.1016 atoms/cm3〜5.1017 atoms/cm3の範囲内であることを特徴とする請求項１〜１０のいずれか一項に記載の光電子デバイス。
【請求項１２】
前記第２の半導体層(54)のドーパント濃度が1017atoms/cm3より高いとき、前記第１のトレンチ(60)に対向する前記第２の半導体層(54)の厚さは50 nm 〜150 nmの範囲内であることを特徴とする請求項１〜１１のいずれか一項に記載の光電子デバイス。
【請求項１３】
前記第１の導電性コア(64)の厚さは、前記第１のトレンチ(60)に対向する前記第１の半導体層(46)の厚さの１０倍〜５０倍の範囲内であることを特徴とする請求項２〜８のいずれか一項に記載の光電子デバイス。
【請求項１４】
発光素子(LED) 及び電界効果トランジスタ(TMOS)を備えた光電子デバイス(40)を製造する方法であって、
第１の導電型のIII-V 族化合物又はII-VI 族化合物のドープされた第１の半導体層(46)を形成する工程と、
前記発光素子の活性層(50)を形成する工程と、
前記第１の導電型と反対の第２の導電型のIII-V 族化合物又はII-VI 族化合物のドープされた第２の半導体層(54)を形成し、前記第１の半導体層と前記第２の半導体層との間に前記活性層を配置する工程と、
前記電界効果トランジスタのチャネル(77)を前記第１の半導体層に形成する工程と
を連続的に有し、
前記第１の半導体層は前記電界効果トランジスタと前記発光素子との間で連続していることを特徴とする方法。
【請求項１５】
少なくとも前記第２の半導体層(54)、前記活性層(50)及び前記第１の半導体層(46)の一部のみを連続的に交差する第１のトレンチ(60)を形成する工程、並びに
第１の導電性コア(64)と、少なくとも前記第１の導電性コア(64)と前記第２の半導体層(54)との間、及び前記第１の導電性コア(64)と前記活性層(50)との間で前記第１のトレンチの壁を覆う第１の電気絶縁層(62)とを前記第１のトレンチに形成する工程
を更に有することを特徴とする請求項１４に記載の方法。
【請求項１６】
前記第１の半導体層(46)のドーパント濃度より高いドーパント濃度を有して、前記第１の半導体層(46)に接し、前記第１の半導体層(46)と前記活性層(50)との間に配置されて前記第１の導電型のIII-V 族化合物又はII-VI 族化合物のドープされた第３の半導体層(48)を形成する工程を更に有することを特徴とする請求項１５に記載の方法。
【請求項１７】
少なくとも前記第２の半導体層(54)、前記活性層(50)及び前記第３の半導体層(48)の一部のみを連続的に交差する第２のトレンチ(66)を形成する工程、並びに
前記第３の半導体層に接する第２の導電性コア(70)と、少なくとも前記第２の導電性コアと前記第２の半導体層(54)との間、及び前記第２の導電性コアと前記活性層(50)との間で前記第２のトレンチの壁を覆う第２の電気絶縁層(68)とを前記第２のトレンチに形成する工程
を更に有することを特徴とする請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、発光素子と発光素子を制御するためのトランジスタとを備えた光電子デバイスに関する。
【背景技術】
【０００２】
例えば、発光素子にAC電圧を供給する場合、トランジスタ、特にMOS トランジスタとも称される金属酸化膜電界効果トランジスタを用いて発光素子、特に発光ダイオードを制御することが知られている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
特にMOS トランジスタを高速トランジスタ、つまり300 kHz 〜１MHz の範囲内の周波数で切り替わることが可能なトランジスタとすべきとき、発光素子及びMOS トランジスタが一体に形成されていることが望ましい場合がある。
【０００４】
図１は、例えばＮチャネルを有する金属酸化膜電界効果トランジスタTMOSと直列に組み立てられた発光ダイオードLED を備えた光電子デバイス10の電気回路図である。発光ダイオードLED のアノードがノードA に接続されている。発光ダイオードLED のカソードがトランジスタTMOSのドレインに接続されている。トランジスタTMOSのソースがノードC に接続されている。トランジスタTMOSのゲートがノードG に接続されている。
【０００５】
図２は、Lee 等著（Optics Express, Vol. 22, Issue S6, pp. A1589-A1595, 2014）の「Monolithic integration of GaN-based light-emitting diodes and metal-oxide-semiconductor field-effect transistors」というタイトルの刊行物の図１のコピーであり、発光ダイオードLED 及びMOS トランジスタが一体に形成されている光電子デバイス10の実施形態の断面図である。
【０００６】
より具体的には、図２に示されている光電子デバイス10は、軸芯D を中心とする回転対称構造を実質的に有しており、底部から最上部に、
サファイアから形成された絶縁基板12と、
非意図的にドープされたGaN 層14と、
Ｎ型にドープされた円筒状の中央GaN 部分16と、
中央GaN 部分16から環状の凹部20によって分離しているＮ型にドープされた環状GaN 部分18と、
中央GaN 部分16上に設けられた多重量子井戸を有する活性層22と、
活性層22上に設けられたＰ型にドープされたGaN 層24と、
構造全体を覆う絶縁層26と、
複数の層の積層体から形成されて、Ｐ型にドープされたGaN 層24と絶縁層26を通して接して、ノードA に接続されるように構成された導電性パッド28と、
複数の層の積層体から形成されて、絶縁層26に亘って延び、環状GaN 部分18と絶縁層26を通して接する外縁部及び中央GaN 部分16と絶縁層26を通して接する内縁部を有し、外部電圧を印加し得る不図示の導電性パッドと接続されてもよい環状の接続トラック30と、
絶縁層26に亘って延びてトランジスタTMOSのゲートを形成し、ノードG に接続されるように構成されている環状の導電性パッド32と、
複数の層の積層体から形成されて、環状GaN 部分18と絶縁層26を通して接し、ノードC に接続されるように構成されている環状のパッド34と
を備えている。
【０００７】
図２に示されている光電子デバイスは適切に作動するが、複数の不利点を有する。不利点として、凹部20が設けられているため小型の光電子デバイス10の形成が困難な場合がある。別の不利点として、パッド28, 32, 34が形成されている光電子デバイス10の上面が平坦でないということがある。このため、光電子デバイスを別の電子回路に上面側で固定することが困難になり得る。
【０００８】
更に、円筒状の中央GaN 部分16及び環状GaN 部分18が、凹部20のエッチングによってＮ型にドープされた半導体GaN 層に形成されている。この半導体GaN 層のドーパント濃度は、発光ダイオードを正確に作動させるために一般に高い。従って、トランジスタTMOSのチャネルのレベルにおけるドーパント濃度も高く、このため、トランジスタTMOSのチャネルのレベルにおける環状GaN 部分18の厚さが小さくなる。Ｎ型にドープされたGaN 層でエッチングを停止すべきであるので、環状GaN 部分18を形成するために実行されるエッチング法を用いた薄いチャネルの形成が困難になり得るという不利点がある。実際、発光ダイオードの動作を妨げるエッチング停止層が設けられ得ない。
【０００９】
従って、実施形態の目的は、前述した光電子デバイス及びその製造方法の不利点を少なくとも部分的に克服することである。
【００１０】
実施形態の別の目的は、光電子デバイスの小型化を高めることである。
【００１１】
実施形態の別の目的は、光電子デバイスの上面が実質的に平坦であるということである。
【００１２】
実施形態の別の目的は、光電子デバイス製造方法が簡単であるということである。
【課題を解決するための手段】
【００１３】
従って、実施形態は、発光素子及び電界効果トランジスタを備えた光電子デバイスであって、
第１の導電型のIII-V 族化合物又はII-VI 族化合物のドープされた第１の半導体層と、
前記発光素子の活性層と、
前記第１の導電型と反対の第２の導電型のIII-V 族化合物又はII-VI 族化合物のドープされた第２の半導体層と
を備えており、
前記活性層は前記第１の半導体層と前記第２の半導体層との間に配置されており、
前記電界効果トランジスタのチャネルは前記第１の半導体層に配置されており、前記第１の半導体層は前記電界効果トランジスタと前記発光素子との間で連続していることを特徴とする光電子デバイスを提供する。
【００１４】
実施形態によれば、前記光電子デバイスは、少なくとも前記第２の半導体層、前記活性層及び前記第１の半導体層の一部のみを連続的に交差する第１のトレンチを更に備えており、前記第１のトレンチは、第１の導電性コアと、少なくとも前記第１の導電性コアと前記第２の半導体層との間、及び前記第１の導電性コアと前記活性層との間で前記第１のトレンチの壁を覆う第１の電気絶縁層とを有している。
【００１５】
実施形態によれば、前記第１の電気絶縁層は、前記第１の導電性コアと前記第１の半導体層との間で前記第１のトレンチの壁を覆っている。
【００１６】
実施形態によれば、前記第１の導電性コアは前記第１の半導体層に接している。
【００１７】
実施形態によれば、前記第１の導電性コアを形成する材料の仕事関数は４eVより大きい。
【００１８】
実施形態によれば、前記光電子デバイスは、前記第１の半導体層のドーパント濃度より高いドーパント濃度を有して、前記第１の半導体層に接し、前記第１の半導体層と前記活性層との間に配置されて前記第１の導電型のIII-V 族化合物又はII-VI 族化合物のドープされた第３の半導体層を更に備えている。
【００１９】
実施形態によれば、前記光電子デバイスは、少なくとも前記第２の半導体層、前記活性層及び前記第３の半導体層の全て又は一部を連続して交差する第２のトレンチを更に備えており、前記第２のトレンチは、前記第３の半導体層と接する第２の導電性コアと、少なくとも前記第２の導電性コアと前記第２の半導体層との間、及び前記第２の導電性コアと前記活性層との間で前記第２のトレンチの壁を覆う第２の電気絶縁層とを有している。
【００２０】
実施形態によれば、前記光電子デバイスは、前記第１の導電性コアに接する第１の導電性パッドと、前記第２の導電性コアに接する第２の導電性パッドとを更に備えており、前記第１の導電性パッド及び前記第２の導電性パッドは平面に置かれている。
【００２１】
実施形態によれば、前記活性層は、前記光電子デバイスによって与えられる電磁放射線の大部分を放射する層である。
【００２２】
実施形態によれば、前記活性層は単一量子井戸又は多重量子井戸を有している。
【００２３】
実施形態によれば、前記第１の半導体層のドーパント濃度は、1015 atoms/cm3〜1018 atoms/cm3の範囲内であり、好ましくは5.1016atoms/cm3〜5.1017 atoms/cm3の範囲内である。
【００２４】
実施形態によれば、前記第２の半導体層のドーパント濃度が1017 atoms/cm3より高いとき、前記第１のトレンチに対向する前記第２の半導体層の厚さは50 nm 〜150 nmの範囲内である。
【００２５】
実施形態によれば、前記第１の導電性コアの厚さは、前記第１のトレンチに対向する前記第１の半導体層の厚さの１０倍〜５０倍の範囲内である。
【００２６】
別の実施形態は、発光素子及び電界効果トランジスタを備えた光電子デバイスを製造する方法であって、
第１の導電型のIII-V 族化合物又はII-VI 族化合物のドープされた第１の半導体層を形成する工程と、
前記発光素子の活性層を形成する工程と、
前記第１の導電型と反対の第２の導電型のIII-V 族化合物又はII-VI 族化合物のドープされた第２の半導体層を形成し、前記第１の半導体層と前記第２の半導体層との間に前記活性層を配置する工程と、
前記電界効果トランジスタのチャネルを前記第１の半導体層に形成する工程と
を連続的に有し、
前記第１の半導体層は前記電界効果トランジスタと前記発光素子との間で連続していることを特徴とする方法を提供する。
【００２７】
実施形態によれば、前記方法は、少なくとも前記第２の半導体層、前記活性層及び前記第１の半導体層の一部のみを連続的に交差する第１のトレンチを形成する工程、並びに
第１の導電性コアと、少なくとも前記第１の導電性コアと前記第２の半導体層との間、及び前記第１の導電性コアと前記活性層との間で前記第１のトレンチの壁を覆う第１の電気絶縁層とを前記第１のトレンチに形成する工程
を更に有する。
【００２８】
実施形態によれば、前記方法は、前記第１の半導体層のドーパント濃度より高いドーパント濃度を有して、前記第１の半導体層に接し、前記第１の半導体層と前記活性層との間に配置されて前記第１の導電型のIII-V 族化合物又はII-VI 族化合物のドープされた第３の半導体層を形成する工程を更に有する。
【００２９】
実施形態によれば、前記方法は、少なくとも前記第２の半導体層、前記活性層及び前記第３の半導体層の一部のみを連続的に交差する第２のトレンチを形成する工程、並びに
前記第３の半導体層に接する第２の導電性コアと、少なくとも前記第２の導電性コアと前記第２の半導体層との間、及び前記第２の導電性コアと前記活性層との間で前記第２のトレンチの壁を覆う第２の電気絶縁層とを前記第２のトレンチに形成する工程
を更に有する。
【図面の簡単な説明】
【００３０】
前述及び他の特徴及び利点を、添付図面に関連して本発明を限定するものではない特定の実施形態について以下に詳細に説明する。
【００３１】
【図１】発光ダイオード及びMOS トランジスタを備えた光電子デバイスを示す等価電気回路図である。
【図２】図１に示されている光電子デバイスの一体化された実施形態の例を示す断面図である。
【図３】図１に示されている光電子デバイスの一体化された実施形態を示す部分的な断面略図である。
【図４】図１に示されている光電子デバイスの一体化された実施形態を示す部分的な平面略図である。
【図５】図３に示されている光電子デバイスを備えた光電子システムを示す部分的な断面略図である。
【図６】光電子デバイスのMOS トランジスタのゲートに印加される電圧に関して、光電子デバイスのノードA 及びノードC 間の電圧に応じて図３に示されている光電子デバイスの発光ダイオードを通って流れる電流の変化曲線を示す図表である。
【図７】光電子デバイスのMOS トランジスタのゲートに印加される電圧に関して、光電子デバイスのノードA 及びノードC 間の電圧に応じて図３に示されている光電子デバイスの発光ダイオードを通って流れる電流の変化曲線を示す図表である。
【図８】光電子デバイスのMOS トランジスタのゲートに印加される電圧に関して、光電子デバイスのノードA 及びノードC 間の電圧に応じて図３に示されている光電子デバイスの発光ダイオードを通って流れる電流の変化曲線を示す図表である。
【図９】光電子デバイスのMOS トランジスタのゲートに印加される電圧に関して、光電子デバイスのノードA 及びノードC 間の電圧に応じて図３に示されている光電子デバイスの発光ダイオードを通って流れる電流の変化曲線を示す図表である。
【図１０Ａ】図３の光電子デバイスを製造する方法の別の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図１０Ｂ】図３の光電子デバイスを製造する方法の別の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図１０Ｃ】図３の光電子デバイスを製造する方法の別の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図１０Ｄ】図３の光電子デバイスを製造する方法の別の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図１０Ｅ】図３の光電子デバイスを製造する方法の別の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図１０Ｆ】図３の光電子デバイスを製造する方法の別の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【発明を実施するための形態】
【００３２】
明瞭化のために、同一の要素は様々な図面において同一の参照番号で示されており、更に電子回路の表示ではよくあるように、様々な図面は正しい縮尺で示されていない。更に、本明細書の理解に有用な要素のみが示され説明されている。特に、以下に説明される光電子デバイスに電力を供給する手段は当業者の技能の範囲内であり、説明されない。「約」、「実質的に」及び「の程度」という文言は、該当する値のプラスマイナス10％、好ましくはプラスマイナス５％の許容値を示すために本明細書に使用されている。
【００３３】
以下の記載では、「前」、「後ろ」、「最上部」、「底部」、「左」、「右」などの絶対位置、若しくは「上方」、「下方」、「上側」、「下側」などの相対位置を限定する文言を参照するとき、又は「水平」、「垂直」などの方向を限定する文言を参照するとき、図面の向き又は通常の使用位置における光電子デバイスを指す。
【００３４】
本願は、第１の半導体層及び第２の半導体層の間に配置された活性層を有する発光素子、例えば発光ダイオードを備えた光電子デバイスに関する。第１の半導体層及び第２の半導体層は、III-V 族化合物及びII-VI 族化合物を含む群から選択された少なくとも１つの半導体材料から少なくとも部分的に構成されている。
【００３５】
半導体材料は主としてIII-V 族化合物、例えばIII-N 化合物を含んでもよい。III 族元素の例として、ガリウム(Ga)、インジウム(In)又はアルミニウム(Al)がある。V 族元素の例として、窒素、リン又はヒ素がある。III-V 族化合物の例として、GaN 、AlN 、InN 、InGaN 、AlGaN 、AlInGaN 、AlxGayIn(1-x-y)、AsaP(1-a)又はInP がある。一般に、III-V 族化合物内の元素は異なるモル分率で組み合わせられてもよい。
【００３６】
半導体材料は主としてII-VI 族化合物を含んでもよい。II族元素の例として、IIA 族元素、特にベリリウム(Be)及びマグネシウム(Mg)、並びにIIB 族元素、特に亜鉛(Zn)、カドミウム(Cd)及び水銀(Hg)がある。VI族元素の例として、VIA 族元素、特に酸素(O) 、硫黄(S) 、セレン(Se)及びテルル(Te)がある。II-VI 族化合物の例として、ZnO 、ZnMgO 、CdZnO 、CdZnMgO 、CdHgTe、CdTe、HgTe、ZnSe又はZnS がある。一般に、II-VI 族化合物内の元素は異なるモル分率で組み合わせられてもよい。
【００３７】
半導体材料はドーパントを含んでもよい。例として、III-V 族化合物に関して、ドーパントは、Ｐ型II族ドーパント、例えばマグネシウム(Mg)、亜鉛(Zn)、カドミウム(Cd)、水銀(Hg)、Ｐ型IV族ドーパント、例えば炭素(C) 、Ｎ型IV族ドーパント、例えば珪素(Si)、ゲルマニウム(Ge)、スズ(Sn)、及びVI族ドーパント、例えばセレン(Se)、硫黄(S) 、テルビウム(Tb)を含む群から選択されてもよい。GaN に関して、Ｐ型ドーパントはマグネシウムであり、Ｎ型ドーパントは珪素であることが好ましい。
【００３８】
活性層は、光電子デバイスによる放射線の大部分を放射する層である。活性層は閉込め手段を有してもよい。例として、活性層は単一量子井戸を有してもよい。そのため、活性層は、第１の半導体層及び第２の半導体層を形成する半導体材料とは異なる半導体材料であって、第１の半導体層及び第２の半導体層を形成する半導体材料のバンドギャップより小さいバンドギャップを有する半導体材料を含んでいる。例として、半導体層が主としてIII-V 族化合物から形成されているとき、活性層は、III-V 族化合物及び第三元素の合金、特にInGaN 又はAlInGaN を含んでもよい。活性層は多重量子井戸を有してもよい。そのため、活性層は、量子井戸及び障壁層が交互に形成された半導体層の積層体を有する。
【００３９】
光電子デバイスが主としてGaN を含む第１の半導体層及び第２の半導体層を備えている場合の実施形態を更に詳細に説明する。しかしながら、第１の半導体層及び第２の半導体層を形成する半導体材料がIII-V 族化合物及びII-VI 族化合物を含む群から選択されたあらゆる半導体材料に相当し得ることは明らかなはずである。
【００４０】
図３及び図４は、等価電気回路図として図１に示されている光電子デバイスを有し、発光ダイオードLED 及びMOS トランジスタが一体に形成されている光電子デバイス40の実施形態を示す。
【００４１】
より具体的には、光電子デバイス40は、実質的に軸芯E を中心とする回転対称構造を実質的に有しており、図３の底部から最上部に、
基板42と、
半導体層の積層体44に相当してもよい、好ましくは絶縁性の遷移層44と、
第１の導電型、例えばＮ型にドープされて第１のドーパント濃度を有するGaN 層46と、
第１の導電型、例えばＮ型にドープされて、第１のドーパント濃度より高い第２のドーパント濃度を有するGaN 層48と、
活性層50と、
場合によっては障壁層52、例えば第１の導電型と反対の第２の導電型、例えばＰ型にドープされたAlGaN 層と、
第１の導電型と反対の第２の導電型、例えばＰ型にドープされたGaN 層54と、
例えば金属製の導電層56と、
電気絶縁層58と、
導電層56、Ｐ型にドープされたGaN 層54、障壁層52、活性層50、高濃度にＮ型にドープされたGaN 層48の厚さ全体と交差して、より低濃度にＮ型にドープされたGaN 層46の一部のみと交差し、GaN 層48、活性層50、障壁層52、GaN 層54及び導電層56に例えば円筒状の中央部分61を画定している、例えば環状の第１のトレンチ60と、
第１のトレンチ60の壁を覆う電気絶縁層62と、
第１のトレンチ60を充填する導電材料から形成されている導電性コア64と、
導電層56、Ｐ型にドープされたGaN 層54、障壁層52及び活性層50の厚さ全体と交差して、高濃度にＮ型にドープされたGaN 層48の全て又は一部と交差し、第１のトレンチ60の周りに設けられた、例えば環状の第２のトレンチ66と、
導電層56、Ｐ型にドープされたGaN 層54、障壁層52及び活性層50と対向する第２のトレンチ66の側壁を覆って、場合によっては高濃度にＮ型にドープされたGaN 層48と対向する第２のトレンチ66の側壁を覆い、高濃度にＮ型にドープされたGaN 層48に設けられた第２のトレンチ66の底部を覆わない電気絶縁層68と、
第２のトレンチ66を充填する導電材料から形成されて、高濃度にＮ型にドープされたGaN 層48と接する導電性コア70と、
場合によっては複数の導電層の積層体から形成されて、中央部分61のレベルで電気絶縁層58と交差する開口部73内で導電層56と接し、ノードA に接続されるように構成されている、例えば円筒状の第１の導電性パッド72と、
場合によっては複数の導電層の積層体から形成されて、導電性コア64と接し、ノードG に接続されるように構成されている、例えば環状の第２の導電性パッド74と、
場合によっては複数の導電層の積層体から形成されて、導電性コア70と接し、ノードC に接続されるように構成されている、例えば環状の第３の導電性パッド76と
を備えている。
【００４２】
中央部分61の半導体層48、活性層50、障壁層52及び半導体層54の積層体は発光ダイオードLED を形成している。トランジスタTMOSのチャネル77は、第１のトレンチ60の底部と半導体層44との間に延びている半導体層46の部分に形成されている。導電性コア70は、トランジスタTMOSのソース接点の機能を果たす。発光ダイオードLED のバイアスは導電性パッド72, 76によって行われる。
【００４３】
基板42はモノブロック構造に相当してもよく、又は別の材料から形成された支持体を覆う層に相当してもよい。基板42は、半導体基板、例えば珪素、ゲルマニウム、炭化珪素、窒化珪素、GaN 若しくはGaAsのようなIII-V 族化合物から形成された基板、又はZnO 若しくはサファイアの基板であることが好ましい。基板42は単結晶シリコン基板であることが好ましい。基板は、マイクロエレクトロニクスで実施される製造方法と適合する半導体基板であることが好ましい。基板42は、SOI とも称されるシリコン・オン・インシュレータタイプの多層構造に相当してもよい。変形例として、基板42は絶縁基板、例えばサファイア基板（Al2O3）である。基板42の厚さは、300 μｍ〜2,000 μｍの範囲内であってもよい。
【００４４】
半導体層の積層体44によって、基板42上でのその後の層のエピタキシャル成長を促進することが可能になる。積層体44の厚さは500 ｎｍ〜15μｍの範囲内であり、例えば約１μｍである。基板42が珪素から形成されて、半導体層46、半導体層48及び半導体層54がGaN から形成される場合、積層体44は、ガリウムを阻止する障壁層、例えば窒化アルミニウム層（AlN ）を含んでもよい。実際、ガリウムは、光電子デバイスの製造中に半導体層が達する温度で珪素と強く反応する場合がある。積層体44は、半導体層46, 48と基板42との間の格子整合を可能にする半導体層を更に含んでもよい。例として、基板42が珪素から形成されて、半導体層46、半導体層48及び半導体層54がGaN から形成される場合、積層体44はAlxGa1-xN 層を含んでもよく、x は０〜１の範囲内であり得る。
【００４５】
低濃度にＮ型にドープされたGaN 層46の厚さは50ｎｍ〜３μｍの範囲内である。GaN 層46のＮ型ドーパント濃度は、1015 atoms/cm3〜1018 atoms/cm3の範囲内であり、好ましくは5.1016atoms/cm3〜5.1017 atoms/cm3の範囲内である。
【００４６】
GaN 層46のＮ型ドーパント濃度が1017 atoms/cm3より高いとき、積層体44と第１のトレンチ60の底部との最小距離T は50nm〜150 nmの範囲内であり、好ましくは50nm〜100 nmの範囲内である。
【００４７】
半導体層46、半導体層48、活性層50、障壁層52及び半導体層54の積層方向に垂直な方向に測定された導電性コア64の厚さに実質的に相当し、つまり、環状の導電性コア64の場合には導電性コア64の外径と内径との差に相当するトランジスタTMOSのチャネル77の長さL は、チャネルの厚さの10倍〜50倍の範囲内であり、好ましくは10倍〜20倍の範囲内であり、例えば１μｍ〜５μｍの範囲内である。
【００４８】
高濃度にＮ型にドープされたGaN 層48の厚さは100 nm〜５μｍの範囲内である。GaN 層48のＮ型ドーパント濃度は、1018 atoms/cm3〜1020 atoms/cm3の範囲内であり、例えば1019atoms/cm3である。
【００４９】
導電層56は、発光ダイオードによって放射される光子を反射し得る。
【００５０】
電気絶縁層58は酸化珪素（SiO2）から形成されてもよい。電気絶縁層62は、酸化ハフニウム（HfO2）、酸化アルミニウム（Al2O3）又は窒化珪素（SiNx）から形成されてもよい。トランジスタTMOSのチャネルのレベルにおける電気絶縁層62の厚さは１nm〜40nmの範囲内であってもよい。
【００５１】
別の実施形態によれば、MOS トランジスタのゲートはショットキーゲートと取り替えられてもよい。そのため、MESFET型トランジスタ（金属半導体電界効果トランジスタ）が得られる。この場合、電気絶縁層62は第１のトレンチ60の底部に設けられておらず、導電性コア64は半導体層46に接し、この界面でショットキーダイオードを形成する。そのため、導電性コア64は、４eVより大きい仕事関数を有する金属、例えばニッケルから形成されていることが好ましい。
【００５２】
MOS トランジスタ又はMESFETトランジスタは以下のように作動する。トランジスタのゲート及びソース間の電圧に応じて、チャネルは導電性又は非導電性になる。チャネルが導電性であるとき、電子は、ノードC からチャネルを介して発光ダイオードの活性領域に流れて正孔と再結合し得る。チャネルが導電性ではないとき、電子はノードC から発光ダイオードの活性領域に流れない。
【００５３】
発光ダイオードLED がトランジスタTMOSに直接接しているため、光電子デバイス10に対して光電子デバイス40の横方向の体積を有利に減少させることができる。
【００５４】
図５は、図３に示されているような光電子デバイス40が導電性パッド72, 74, 76の側で支持体80、例えば別の電子回路に固定されている光電子システム78の実施形態を示している。導電性パッド72, 74, 76が形成されている光電子デバイス40の表面は実質的に平坦であり、導電性パッド72, 74, 76の側での支持体80への光電子デバイス40の固定が容易になる。実施形態によれば、図５に示されているように、発光ダイオードLED の活性領域で発せられる光の放射を容易にするために基板42を取り除いてもよい。
【００５５】
図６〜９は、トランジスタTMOSのゲートに印加される様々な電圧に関して、ノードA 及びノードC 間の電圧VAC に応じた図３に示されている光電子デバイス40の発光ダイオードLED を通って流れる電流密度の変化曲線C1, C2, C3, C4を夫々示している。ゲートの電圧はノードC を参照している。変化曲線C1, C2, C3, C4は、
厚さが１μｍのシリコン基板42、
厚さが１μｍのAlN 層44、
厚さが200 nmであってドーパント濃度が1017atoms/cm3のＮ型にドープされたGaN 層46、
厚さが２μｍであってドーパント濃度が1019 atoms/cm3のＮ型にドープされたGaN 層48、
多重量子井戸を有する厚さ全体が100 nmの活性層50、
厚さが100 nmであってドーパント濃度が1019atoms/cm3のＰ型にドープされたAlGaN 層52、
ドーパント濃度が1019 atoms/cm3のＰ型にドープされたGaN 層54、
TMOSトランジスタのチャネル77の５μｍの長さL 、
100 nmの距離T 、及び
TMOSトランジスタのチャネル77のレベルにおける電気絶縁層62の10nmの厚さ
のパラメータを用いたシミュレーションによって得られた。
【００５６】
図６に示されている変化曲線C1は−２Ｖのゲート電圧で得られた。実質的に電流は発光ダイオードLED を流れない。そのため、TMOSトランジスタはオフスイッチの機能を果たす。
【００５７】
図７に示されている変化曲線C2は０Ｖのゲート電圧で得られた。発光ダイオードLED を流れる電流密度は、３Ｖの電圧VACで1.8 A/cm2であった。
【００５８】
図８に示されている変化曲線C3は２Ｖのゲート電圧で得られた。発光ダイオードLED を流れる電流密度は、６Ｖの電圧VACで100 A/cm2であった。
【００５９】
図９に示されている変化曲線C4は８Ｖのゲート電圧で得られた。発光ダイオードLED を流れる電流密度は、６Ｖの電圧VACで200 A/cm2であった。ゲート電圧が上昇すると、トランジスタTMOSの導電性が高まる。
【００６０】
図10A 〜10F は、図３に示されている光電子デバイス40を製造する方法の別の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【００６１】
図10A は、基板42上に半導体層44, 46, 48, 50, 52, 54を成長させた後に得られた構造を示す。これらの半導体層を成長させる方法は、化学蒸着法(CVD) 、又は有機金属気相エピタキシ(MOVPE) としても公知の有機金属化学蒸着法(MOCVD) のような方法であってもよい。しかしながら、分子線エピタキシ(MBE) 、ガスソースMBE (GSMBE) 、有機金属MBE (MOMBE) 、プラズマ支援MBE (PAMBE) 、原子層エピタキシ(ALE) 又はハイドライド気相エピタキシ(HVPE)のような方法を使用してもよい。
【００６２】
図10B は、半導体層54上に導電層56を成膜して導電層56上に電気絶縁層58を形成した後に得られた構造を示す。導電層56を物理蒸着法(PVD) によって成膜してもよい。電気絶縁層58をCVD 又はPVD によって成膜してもよい。
【００６３】
図10C は、第１のトレンチ60及び第２のトレンチ66を形成し、第１のトレンチ60の全ての壁に電気絶縁層62を成膜して第２のトレンチ66の全ての壁に電気絶縁層68を成膜した後に得られた構造を示す。第１のトレンチ60及び第２のトレンチ66を、異方性エッチング、例えば深掘り反応性イオンエッチングによって形成してもよい。電気絶縁層62, 68を原子層成膜法(ALD) によって成膜してもよい。
【００６４】
半導体層48のドーパント濃度より低い半導体層46のドーパント濃度により、半導体層46のドーパント濃度がより高い場合に与えられる厚さより大きいTMOSトランジスタの厚さＴが与えられる。このため、＋／−１０nmの精度でエッチングを停止できる、第１のトレンチ60を形成するためのエッチング法を実行することができる。
【００６５】
図10D は、第２のトレンチ66の底部で電気絶縁層68をエッチングした後に得られた構造を示す。電気絶縁層68のエッチングを第２のトレンチ66内でのイオンビームエッチングによって行ってもよい。本実施形態では、第２のトレンチ66は高濃度にＮ型にドープされたGaN 層48の厚さ全体に亘って延びており、GaN 層48に延びている第２のトレンチ66の部分に関して電気絶縁層68を除去している。
【００６６】
図10E は、例えば異方性エッチングによって電気絶縁層58に開口部73を形成した後に得られた構造を示す。
【００６７】
図10F は、図10E に示されている構造全体に亘って、特に開口部73、第１のトレンチ60及び第２のトレンチ66に金属層を成膜し、開口部73、第１のトレンチ60及び第２のトレンチ66の外側の金属層の部分を、例えば電気絶縁層58上でエッチングを停止する化学エッチングの工程によって除去した後に得られた構造を示す。本実施形態では、同一の金属を使用して導電性コア64, 70及び導電性パッド74を形成する。変形例として、異なる金属を使用して導電性コア64, 70及び導電性パッド74を形成してもよい。
【００６８】
特定の実施形態が述べられている。様々な変更及び調整が当業者に想起される。特に、光電子デバイスが少なくとも１つの発光ダイオードを備えた光電子デバイスの実施形態が述べられているが、発光素子は発光ダイオードとは異なる素子であってもよいことは明らかなはずである。例として、発光素子はレーザダイオード、例えばVCSEL とも称される垂直外部共振器型面発光レーザを有してもよい。更に、前述した実施形態ではMOS トランジスタがＮチャネルを有しているが、光電子デバイスが半導体層の導電型を反転させることにより得られたＰチャネルMOS トランジスタを備えてもよいことは明らかなはずである。更に、前述した実施形態では、導電性コア64, 70は円形の基部を有する環状であるが、導電性コア64, 70は異なる形状、例えば平面形状、又は正方形の基部を有する環状であってもよい。
【００６９】
本特許出願は、参照によって本明細書に組み込まれる仏国特許出願第15／61797 号明細書の優先権を主張している。
【図１】
2018536293.tif 000003
【図２】
2018536293.tif 000004
【図３】
2018536293.tif 000005
【図４】
2018536293.tif 000006
【図５】
2018536293.tif 000007
【図６】
2018536293.tif 000008
【図７】
2018536293.tif 000009
【図８】
2018536293.tif 000010
【図９】
2018536293.tif 000011
【図１０Ａ】
2018536293.tif 000012
【図１０Ｂ】
2018536293.tif 000013
【図１０Ｃ】
2018536293.tif 000014
【図１０Ｄ】
2018536293.tif 000015
【図１０Ｅ】
2018536293.tif 000016
【図１０Ｆ】
2018536293.tif 000017
【国際調査報告】
2018536293.tif 000018
2018536293.tif 000019
2018536293.tif 000020
2018536293.tif 000021