【事件の表示】
　平成１１年特許願第１７８６１０号「コモンモードフィードバック回路」拒絶査定不服審判事件〔平成１２年　４月　７日出願公開、特開２０００−１０１３６５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本件出願は、平成１１年６月２４日の出願（パリ条約による優先権主張１９９８年６月３０日、米国）であって、平成１５年５月１日付けで拒絶査定され、同年８月４日に審判請求がなされたものであり、その請求項１３に係る発明は、平成１４年１１月２６日付けで補正された明細書の記載からみて、その特許請求の範囲の請求項１３に記載された次のものである。
　
　「【請求項１３】　制御信号に基づいて第１および第２の出力電圧を生成する差分増幅器と、
　該制御信号を合算電流の関数として生成するコモンモード回路を含み、該コモンモード回路は、
　該第１および第２の出力電圧を、それぞれ第１および第２の電流に変換する変換回路、
　該第１および第２の電流を合算して合算電流を生成する合算回路、
　基準電圧に基づいて基準電流を発生させる基準電流発生器、
　該合算電流を該基準電流と比較する比較回路、および
　該比較回路の比較に基づいて該完全差分増幅器を制御するためのフィードバック制御電圧を生成するゲートを有するフィードバックトランジスタが該合算電流および該基準電流に接続されているようなフィードバック回路を含むことを特徴とする回路。」（以下、「本願発明」という。）
　
２．引用発明
　原査定の拒絶の理由に引用した、G. Caiulo, F. Maloberti, G. Palmisano,  S. Portaluri, ”Video CMOS power buffer with extended linearity”, IEEE Journal of Solid-State Circuits, Vol. 28, No. 7, P. 845-848（１９９３年７月発行）には、コモンモード回路について、図面とともに下記の記載がある。
　「The ＣＭＦ is made of two source followers Ｍ13, Ｍ12 and Ｍ19, Ｍ18, which reproduce the differential output with a low impedance. A shifted replica of the reference voltage ＶCM is set at the source of Ｍ16 through the action of Ｍ16 itself. The current into Ｍ16 will come from the superposition of the current injected by the cascode source Ｍ14, Ｍ15 and the current from the two resistors. Assuming that the resistances ＲCM1 and ＲCM2 (nominally equal) are much larger than 1/gm13, 1/gm19, and 1/gm16, the additional term will be proportional to the difference between the common-mode voltage, (Ｖ1+ ＋ Ｖ1-)/2, and the reference, ＶCM. This current mirrored by Ｍ17 controls Ｍ9 and Ｍ10 in feedback. The resistors used are made of polysilicon to obtain highly linear operation. It should be noted that the reference voltage, ＶCM, is obtained by injecting a given reference current ＩR into the diode-connected transistors Ｍ20 and Ｍ21. If they are matched with the transistors of the driver Ｍ1D and Ｍ2D, respectively, the quiescent current in the output stage will be proportional to the reference current ＩR.」（８４７頁左欄２９行〜同頁右欄１７行））
　また、図３（８４７頁）には、コモンモード回路として、差動増幅器の正負２つの出力がゲートに接続されたトランジスタＭ13、Ｍ19が、ゲートがバイアス電圧ＶB1に接続されたトランジスタＭ12、Ｍ18と、それぞれ対になって電源電圧ＶDDと接地ＶSSとの間に直列に接続されること、トランジスタＭ12とトランジスタＭ13との接続点およびトランジスタＭ18とトランジスタＭ19との接続点の間に抵抗ＲCM1、ＲCM2が直列に接続されること、両抵抗ＲCM1、ＲCM2の接続点と電源電圧ＶDDとの間に、ゲートがそれぞれバイアス電圧ＶB1、ＶB2に接続されたトランジスタＭ14、Ｍ15が直列に接続されること、両抵抗ＲCM1、ＲCM2の接続点と接地ＶSSとの間に、ゲートが基準電圧ＶCMに接続されたトランジスタＭ16とゲートがそのドレインに接続されたトランジスタＭ17とが直列に接続されること、並びに、トランジスタＭ17のゲートが差動増幅器のトランジスタＭ9、Ｍ10のゲートに接続されることが図示されている。
　
　以上の記載によれば、上記引用例には次のことが記載されているといえる。
・差動増幅器は、コモンモード回路のトランジスタＭ17の電流がトランジスタＭ9、Ｍ10にカレントミラーされてその動作が制御されるから、制御信号に基づいて第１および第２の出力電圧を生成する。
・抵抗ＲCM1およびＲCM2からトランジスタＭ16に流れる電流はコモンモード電圧（Ｖ1+ ＋ Ｖ1-）/２と基準電圧ＶCMとの差になるから、トランジスタＭ12、Ｍ13、Ｍ18、Ｍ19および抵抗ＲCM1、ＲCM2からなる構成は、第１および第２の出力電圧をそれぞれ第１および第２の電流に変換し、該第１および第２の電流を合算している。
・トランジスタＭ14およびＭ15は、それぞれゲートにバイアス電圧ＶB1およびＶB2が接続されており、該電圧に基づいて定電流を発生させる。
・トランジスタＭ16およびＭ17の直列回路には、上記第１の電流と第２の電流との合算電流および上記定電流が重畳して流れる。
・該重畳した電流が流れるトランジスタＭ17のゲートは、差動増幅器のトランジスタＭ9、Ｍ10のゲートに接続されてカレントミラーにより差動増幅器を制御するから、該トランジスタＭ17は、差動増幅器を制御するためのフィードバック制御電圧を生成するゲートを有するフィードバックトランジスタである。
・該フィードバック制御電圧は上記合算電流の関数として生成される。
　したがって、引用例には、「制御信号に基づいて第１および第２の出力電圧を生成する差動増幅器と、該制御信号を合算電流の関数として生成するコモンモード回路を含み、該コモンモード回路は、該第１および第２の出力電圧を、それぞれ第１および第２の電流に変換する変換回路、該第１および第２の電流を合算して合算電流を生成する合算回路、バイアス電圧に基づいて定電流を発生させる定電流発生器、該合算電流と該定電流を重畳する回路、および、該重畳に基づいて該差動増幅器を制御するためのフィードバック制御電圧を生成するゲートを有するフィードバックトランジスタが該合算電流および該定電流に接続されているようなフィードバック回路を含む回路」（以下、「引用発明」という。）が記載されている。
　
３．対比・判断
　本願発明と引用発明とを対比すると、両者は、
　「制御信号に基づいて第１および第２の出力電圧を生成する差分増幅器と、該制御信号を合算電流の関数として生成するコモンモード回路を含み、該コモンモード回路は、該第１および第２の出力電圧を、それぞれ第１および第２の電流に変換する変換回路、該第１および第２の電流を合算して合算電流を生成する合算回路、該完全差分増幅器を制御するためのフィードバック制御電圧を生成するゲートを有するフィードバックトランジスタが該合算電流に接続されているようなフィードバック回路を含む回路。」である点で一致し、
　本願発明においては、「基準電圧に基づいて基準電流を発生させる基準電流発生器、該合算電流を該基準電流と比較する比較回路」を含み、フィードバックトランジスタが、該合算電流および該基準電流に接続されて、該比較回路の比較に基づいてフィードバック制御電圧を発生するゲートを有するのに対し、引用発明においては、バイアス電圧に基づいて定電流を発生させる定電流発生器、該合算電流と該定電流を重畳する回路を含み、フィードバックトランジスタが、該合算電流および該定電流に接続されて、該重畳に基づいてフィードバック制御電圧を生成するゲートを有する点で相違する。（なお、本願発明の「差分増幅器」および「完全差分増幅器」は同一のものであり、その構成の規定がないことから、引用発明の「差動増幅器」に相当するものであると認定した。）
　
　上記相違点について検討する。
　コモンモード回路において、差動増幅器の第１および第２の出力を合算して基準信号と比較し、該比較に基づいて差動増幅器をフィードバック制御することは、特開平５−１４１１９号公報、特開平７−７３４０号公報（図４参照）に記載されるように周知であるから、（定電流に重畳されているが）合算電流に基づいてフィードバック制御電圧を発生させる引用発明において、該合算電流を基準電流と比較してその比較に基づいてフィードバック制御電圧を生成するようにすることに何ら困難性はない。
　この点についてさらに検討する。
　本願発明において、合算電流と基準電流との比較は、フィードバックトランジスタが該合算電流および該基準電流に接続される構成をとるものの、請求項１３の記載からはその比較動作の詳細は明らかでない。この点について発明の詳細な記載を参酌すれば、「（１）基準バイポーラトランジスタ１１８を介してノード１２２に流れる電流と、（２）第１抵抗１１０、第２抵抗１１２を介してノード１２２に流れる電流の間の差は、ノード１２２を介してフィードバックＰ−ＭＯＳトランジスタ１２０に流れる電流に影響を及ぼす。従って、フィードバックＰ−ＭＯＳトランジスタ１２０を介して流れる電流は、第１抵抗１１０、第２抵抗１１２を介して流れる全電流の増加量の分だけ減少する。フィードバックＰ−ＭＯＳトランジスタ１２０を介して流れる電流が減少すると、フィードバックＰ−ＭＯＳトランジスタ１２０のゲートの電圧は上昇する。」（段落【００１１】）、「（１）ノード２２２から基準Ｐ−ＭＯＳトランジスタ２１６を介して流れる電流と、（２）第１抵抗２１０、第２抵抗２１２からノード２２２に流れる電流との差は、フィードバックＰ−ＭＯＳトランジスタ２１４を流れる電流に影響を及ぼす。従って、フィードバックＰ−ＭＯＳトランジスタ２１４を流れる電流は、第１抵抗２１０、第２抵抗２１２を流れる全電流が増加する量だけ減少する。フィードバックＰ−ＭＯＳトランジスタ２１４を流れる電流が減少すると、フィードバックＰ−ＭＯＳトランジスタ２１４のゲートの電圧は増加する。」（段落【００２０】）と記載されているから、本願発明の比較は基準電流と合算電流との差を検出するものであるといえる。
　一方、引用発明は、合算電流が定電流に重畳されてフィードバックトランジスタに流れるものであり、該定電流が合算電流を重畳する際の基準となっているといえる。
　そうであれば、本願発明と引用発明は、合算電流をフィードバックトランジスタに流してフィードバック制御電圧を発生させる点で同じであり、両者の相違点は、基準電流と合算電流と差をとってフィードバック制御電圧を発生させるか、基準電流と合算電流を重畳してフィードバック制御電圧を発生させるかの差にすぎず、当業者が回路設計に際して適宜なし得る事項にすぎないから、フィードバックトランジスタが該合算電流および基準電流に接続されて比較回路の比較に基づいてフィードバック制御電圧を発生するゲートを有するように構成することは、当業者が容易に想到し得ることである。
　したがって、引用発明に上記周知技術を適用して相違点に係る本願発明の構成を得ることは当業者が容易に想到し得るものであり、本願発明の効果も引用発明および周知技術から当業者が予測し得る範囲のものである。
　
４．まとめ
　以上のとおり、本願発明は、引用発明および周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものである。
　
　よって、結論のとおり審決する。