【事件の表示】
　平成　９年特許願第　９５５９６号「中央処理システム」拒絶査定不服審判事件〔平成１０年１０月２７日出願公開、特開平１０−２８９２０１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成９年４月１４日の出願であって、平成１５年５月２３日付で拒絶査定がなされ、これに対し、同年６月２６日に拒絶査定に対する審判請求がなされるとともに、同年７月２４日付で手続補正がなされたものである。
　
２．平成１５年７月２４日日付の手続補正についての補正却下の決定
［補正却下の決定の結論］
　　平成１５年７月２４日付の手続補正を却下する。
［理由］
（１）補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は、
「現時刻でアクト系として機能する中央処理装置とスタンバイ系として機能する中央処理装置とを有し、上記各中央処理装置がそれぞれ、プロセッサ手段とワークメモリとしての主メモリ手段とを有する中央処理システムにおいて、上記各中央処理装置が、複数の動作モードのうちその時点で設定されている動作モードを保持する動作モード情報保持手段と、設定されている動作モード、及び、自系がアクト系かスタンバイ系かに応じて、上記プロセッサ手段によるアクセスを許可するシステム構成要素を変更させるアクセス可能要素変更手段と、上記プロセッサ手段と上記主メモリ手段との間の接続、非接続を行う第１のゲート手段と、上記主メモリ手段と他系との間の接続、非接続を行う第２のゲート手段と、上記プロセッサ手段と他系との間の接続、非接続を行う直列接続された第３及び第４のゲート手段とを有し、上記第２のゲート手段が他系の上記第３のゲート手段とがバスラインで接続され、この接続バスラインに、自系の上記プロセッサ手段による被制御対象装置が接続されており、上記各動作モード情報保持手段に保持されている動作モードが第１の動作モードのとき、アクト系及びスタンバイ系の上記アクセス可能要素変更手段は、アクト系の上記プロセッサ手段によるアクト系の上記主メモリ手段への書込みアクセスに対して、アクト系及びスタンバイ系の上記主メモリ手段に対する２重書込みを実行させ、スタンバイ系の上記プロセッサ手段によるアクト系及びスタンバイ系の上記主メモリ手段へのアクセスを禁止するように上記第１〜第４のゲート手段を制御し、上記各動作モード情報保持手段に保持されている動作モードが第２の動作モードのとき、アクト系及びスタンバイ系の上記アクセス可能要素変更手段は、アクト系の上記プロセッサ手段によるアクト系の上記主メモリ手段への書込みアクセスに対して、アクト系の上記主メモリ手段に対する書込みを実行させると共に、スタンバイ系の上記主メモリ手段に対する書込みを禁止させ、スタンバイ系の上記プロセッサ手段によるアクト系及びスタンバイ系の上記主メモリ手段へのアクセスを禁止するように上記第１〜第４のゲート手段を制御することを特徴とした中央処理システム。」
と補正された。
　上記補正は、特許請求の範囲の減縮を目的として、請求項１に記載された中央処理システムにおいて「上記第２のゲート手段が他系の上記第３のゲート手段とがバスラインで接続され、この接続バスラインに、自系の上記プロセッサ手段による被制御対象装置が接続されて」いる旨の事項を付加するものであるが、補正前の特許請求の範囲の記載においては、プロセッサ手段による被制御対象装置については、特段の指摘がなく、この補正は、実質上特許請求の範囲を変更するものであって、特許法第１７条の２第４項第２号に規定する特許請求の範囲の減縮に該当しない。
　また、この補正は、同条同項第１号、第３号及び第４号のいずれに規定する補正目的にも該当しない。
　以上のとおり、上記補正は、特許法第１７条の２第４項各号のいずれの規定にも適合しないから、特許法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明について
　平成１５年７月２４日付の手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、同項記載の発明を「本願発明」という。）は、平成１５年４月１５日付手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
　「現時刻でアクト系として機能する中央処理装置とスタンバイ系として機能する中央処理装置とを有し、上記各中央処理装置がそれぞれ、プロセッサ手段とワークメモリとしての主メモリ手段とを有する中央処理システムにおいて、上記各中央処理装置が、複数の動作モードのうちその時点で設定されている動作モードを保持する動作モード情報保持手段と、設定されている動作モード、及び、自系がアクト系かスタンバイ系かに応じて、上記プロセッサ手段によるアクセスを許可するシステム構成要素を変更させるアクセス可能要素変更手段と、上記プロセッサ手段と上記主メモリ手段との間の接続、非接続を行う第１のゲート手段と、上記主メモリ手段と他系との間の接続、非接続を行う第２のゲート手段と、上記プロセッサ手段と他系との間の接続、非接続を行う直列接続された第３及び第４のゲート手段とを有し、上記各動作モード情報保持手段に保持されている動作モードが第１の動作モードのとき、アクト系及びスタンバイ系の上記アクセス可能要素変更手段は、アクト系の上記プロセッサ手段によるアクト系の上記主メモリ手段への書込みアクセスに対して、アクト系及びスタンバイ系の上記主メモリ手段に対する２重書込みを実行させ、スタンバイ系の上記プロセッサ手段によるアクト系及びスタンバイ系の上記主メモリ手段へのアクセスを禁止するように上記第１〜第４のゲート手段を制御し、上記各動作モード情報保持手段に保持されている動作モードが第２の動作モードのとき、アクト系及びスタンバイ系の上記アクセス可能要素変更手段は、アクト系の上記プロセッサ手段によるアクト系の上記主メモリ手段への書込みアクセスに対して、アクト系の上記主メモリ手段に対する書込みを実行させると共に、スタンバイ系の上記主メモリ手段に対する書込みを禁止させ、スタンバイ系の上記プロセッサ手段によるアクト系及びスタンバイ系の上記主メモリ手段へのアクセスを禁止するように上記第１〜第４のゲート手段を制御することを特徴とした中央処理システム。」（以下、本願発明という。）
　
４．引用例
　原査定の拒絶の理由に引用された特開平４−１５８４５７号公報（以下、引用例という。）には、図面とともに、以下の記載がある。
ａ．「それぞれ各種情報処理を実行するＣＰＵモジュールと入力データや演算結果データ等の可変データを記憶するトラッキングメモリとを有した一対の制御装置からなり、この一対の制御装置のうちの稼働側に指定された制御装置のＣＰＵモジュールによって外部から入力されるデータを規定周期で読込んで所定の演算処理を実行すると共に、前記トラッキングメモリの記憶内容を待機側に指定された制御装置のトラッキングメモリに転送し、稼働側に指定された制御装置に異常が生じた場合に、前記入力データに対する処理を待機側に指定された制御装置で行う二重化システムにおいて、
　前記各制御装置のトラッキングメモリをデュアルポートメモリで構成し、かつこの各デュアルポートメモリどうしをメモリバスで接続し、前記稼働側に指定されたＣＰＵモジュールが前記可変データを自己のトラッキングメモリおよび待機側に指定された制御装置のトラッキングメモリに同時に書込むことを特徴とする二重化システム。」
（公報【特許請求の範囲】の欄の記載。）
ｂ．「第２図は各トラッキングメモリ２２Ａ〜２２Ｄ相互間の詳細接続図である。・・・そして、各ＣＰＵモジュール１３ａ、１３ｂのバスライン１６ａ、１６ｂと各トラツキングメモリ２２Ａ〜２２Ｄおよび各メモリバス２３ａ〜２３ｄとの間にはそれぞれセレクタ回路２４ａ、２４ｂが介挿されている。
　すなわち、各ＣＰＵ１５ａ、１５ｂはバスライン１６ａ、１６ｂを介して各セレクタ回路２４ａ、２４ｂヘメモリ選択信号を出力して、４個のトラッキングメモリ２２Ａ〜２２Ｄの内から任意のトラッキングメモリを指定してデータアクセスが可能である。なお、データの書込動作時には第４図（ａ）又は同図（ｂ）に示すように複数のトラッキングメモリ２２Ａ〜２２Ｄを指定可能である。（公報第４頁右下欄第１５行乃至第５頁左上欄第１１行の記載、及び第６図「第１乃至３スキャン」参照。）
ｃ．「そして、規定期間が経過すると、再度第３図に示す割込スキャン処理を実行するが、今度は、ＣＰＵ１５ａは可変データを自己のトラッキングメモリ２２Ａ、２２Ｃの他に、第４図（ｂ）に示すように、待機側の制御装置１２ｂのトラッキングメモリ２２Ｄへ書込む。すなわち、稼働側の制御装置１２ａのＣＰＵ１５ａは規定期間経過する毎に待機側の制御装置１２ｂの２個のトラッキングメモリ２２Ｂ、２２Ｄに対して交互に可変データを書込んでいく。
　第６図は、規定期間経過する毎に稼働側のＣＰＵが可変データをどのトラッキングメモリ２２Ａ〜２２Ｄに書込むかを示した模式図である。」（公報第５頁右下欄第３乃至８行及び第３乃至４図の記載。）
ｄ．「・・・稼働側の制御装置１２ａに異常が発生すると、待機側の制御装置１２ｂが稼働側の制御装置となる。・・・
　そして、第４スキヤン処理以降において、可動側の制御装置１２ｂは異常発生した制御装置１２ａのトラッキングメモリに対して可変データを書込むことはない。」（公報第６頁左上欄第７行乃至右上欄第３行の記載、及び第６図「第４乃至５スキャン」参照。）
　
５．対比
　そこで、本願発明と引用例発明とを比較すると、引用例発明の「稼働側に指定された制御装置」は、本願発明の「アクト系として機能する中央処理装置」に相当し、以下同様に、「待機側に指定された制御装置」は「スタンバイ系として機能する中央処理装置」に、「ＣＰＵモジュール」は「プロセッサ手段」に、「トラッキングメモリ」は「ワークメモリ」に、「稼働側に指定されたＣＰＵモジュールが前記可変データを自己のトラッキングメモリおよび待機側に指定された制御装置のトラッキングメモリに同時に書込む」ことは「アクト系の上記プロセッサ手段によるアクト系の上記主メモリ手段への書込みアクセスに対して、アクト系及びスタンバイ系の上記主メモリ手段に対する２重書込みを実行させ」ることに、それぞれ相当する。
　また、引用例の記載ｂ及びｃからみて、本願発明の「アクト系の上記プロセッサ手段によるアクト系の上記主メモリ手段への書込みアクセスに対して、アクト系及びスタンバイ系の上記主メモリ手段に対する２重書込みを実行させ」ること及び、記載ｃ等の「割込スキャン処理」である点と、記載ｃの第６図に対する説明からみて、本願発明の「スタンバイ系の上記プロセッサ手段によるアクト系及びスタンバイ系の上記主メモリ手段へのアクセスを禁止」することは、引用例に記載されている。
　したがって、引用例発明には、本願発明がアクセス可能要素変更手段として「第１〜第４のゲート手段」を用いている点を除いて、本願発明における「第１の動作モード」が記載されている。
　引用例の記載ｄによれば「稼働側の制御装置となった制御装置１２ｂは、自己のトラッキングメモリ（Ｂ、Ｄ）に対して可変データを書込み、他方の制御装置１２ａのトラッキングメモリ（Ａ、Ｃ）に対して可変データを書込むことはない。」旨記載されており、可変データの書込みが「割込スキャン処理」であり、記載ｃの第６図に対する説明からみて、「他方の制御装置１２ａの両制御装置の両トラッキングメモリへのアクセスを禁止」している。
　当該記載によれば、「稼働側の制御装置となった制御装置１２ｂ」は、その時点で本願発明における「現時刻でアクト系として機能する中央処理装置」に相当する。
　したがって、引用例には、本願発明のようにアクセス可能要素変更手段として「第１〜第４のゲート手段」を用いている点を除いて、本願発明における「アクト系の上記プロセッサ手段によるアクト系の上記主メモリ手段への書込みアクセスに対して、アクト系の上記主メモリ手段に対する書込みを実行させると共に、スタンバイ系の上記主メモリ手段に対する書込みを禁止させ、スタンバイ系の上記プロセッサ手段によるアクト系及びスタンバイ系の上記主メモリ手段へのアクセスを禁止する」こと、すなわち「第２の動作モード」が記載されている。
　したがって、両者は、
「現時刻でアクト系として機能する中央処理装置とスタンバイ系として機能する中央処理装置とを有し、上記各中央処理装置がそれぞれ、プロセッサ手段とワークメモリとしての主メモリ手段とを有する中央処理システムにおいて、上記各中央処理装置が、設定されている動作モード、及び、自系がアクト系かスタンバイ系かに応じて、上記プロセッサ手段によるアクセスを許可するシステム構成要素を変更させるアクセス可能要素変更手段とを有し、上記動作モードが第１の動作モードのとき、アクト系及びスタンバイ系の上記アクセス可能要素変更手段は、アクト系の上記プロセッサ手段によるアクト系の上記主メモリ手段への書込みアクセスに対して、アクト系及びスタンバイ系の上記主メモリ手段に対する２重書込みを実行させ、スタンバイ系の上記プロセッサ手段によるアクト系及びスタンバイ系の上記主メモリ手段へのアクセスを禁止するように制御し、上記動作モードが第２の動作モードのとき、アクト系及びスタンバイ系の上記アクセス可能要素変更手段は、アクト系の上記プロセッサ手段によるアクト系の上記主メモリ手段への書込みアクセスに対して、アクト系の上記主メモリ手段に対する書込みを実行させると共に、スタンバイ系の上記主メモリ手段に対する書込みを禁止させ、スタンバイ系の上記プロセッサ手段によるアクト系及びスタンバイ系の上記主メモリ手段へのアクセスを禁止するようにを制御する中央処理システム。」である点で一致し、以下の点で相違する。
　
　相違点１：本願発明においては、「複数の動作モードのうちその時点で設定されている動作モードを保持する動作モード情報保持手段」を備えているのに対し、引用例には、明確な記載がない点。
　相違点２：本願発明においては、「プロセッサ手段と上記主メモリ手段との間の接続、非接続を行う手段として第１のゲート手段を用い、主メモリ手段と他系との間の接続、非接続を行う手段として第２のゲート手段を用い、プロセッサ手段と他系との間の接続、非接続を行う行う手段として直列接続された第３及び第４のゲート手段」を用いているのに対し、引用例には、ゲート手段につき特段の記載がない点。
　
６．判断
　前記相違点につき検討する。
　相違点１：引用例のｂには、「各ＣＰＵ１５ａ、１５ｂはバスライン１６ａ、１６ｂを介して各セレクタ回路２４ａ、２４ｂヘメモリ選択信号を出力して、４個のトラッキングメモリ２２Ａ〜２２Ｄの内から任意のトラッキングメモリを指定してデータアクセスが可能である」旨記載されており、各ＣＰＵは、動作モードに応じてバスライン及びメモリの選択を行っている。
　どのようにバスライン及びメモリの選択を行うかが、本願発明における複数の動作モードの選択であり、また、当該事項をメモリに保持しておくことは、本願出願前慣用された手段であることから、引用例にも実質的「複数の動作モードのうちその時点で設定されている動作モードを保持する動作モード情報保持手段」を備える点は、記載されている。
　相違点２：引用例に記載された「セレクタ回路２４ａ、２４ｂ」について、詳細に検討する。
　引用例の第１図及び第２図によれば「ＣＰＵモジュール１５ａ及び１５ｂ」は、それぞれ本願発明における「アクト系として機能する中央処理装置のプロセッサ手段及びスタンバイ系として機能する中央処理装置のプロセッサ手段」であり、引用例に記載された「トラッキングメモリ２２Ａ及びトラッキングメモリ２２Ｂ」は、それぞれ本願発明における「アクト系及びスタンバイ系の主メモリ手段」に対応する。
　引用例に記載された「セレクタ回路における（Ａ〜Ｗ１２）及び（Ａ〜Ｗ２３）」は、ゲート１８−０及び１８−１すなわち本願発明における「第１のゲート手段」に対応し、同じく「セレクタ回路における（Ａ〜Ｗ２４）及び（Ａ〜Ｗ１１）」は、その果たす役割からみてそれぞれ「ゲート１９−０、２１−１及び２０−１」及び「ゲート１９−１、２１−０及び２０−０」すなわち「第２のゲート手段、直列接続された第３のゲート手段及び第４のゲート手段」に対応する。
　ゲート手段をいくつ設けるかは、その果たす役割に応じて適宜に選択すればよい事項であり、それによる作用効果も格別のものではない、また、アクセス可能要素変更手段として、ゲートもセレクタ回路も本願出願前周知技術であって、いずれを採用し、どのように組み合わせるかは、当業者が容易に想到し得る事項である。
　したがって、相違点２にかかる構成も、前記引用例の記載及び前記周知技術からみて当業者が容易に構成できたものである。
　そして、本願発明の作用効果も、引用例及び周知技術から当業者が予測できる範囲のものである。
　したがって、本願発明は、引用例に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
７．むすび
　以上のとおり、本願発明は、引用例に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。