(57)【要約】ＥＵＶリソグラフィ用の膜アセンブリ（８０）を製造するための方法。この方法は、支持基板（４１）と取付基板（５１）との間に膜層（４５）を備えるスタック（４０）を提供することであって、支持基板は内側領域及び第１の境界領域を備える、ことと、支持基板の内側領域を選択的に除去することを含めてスタックを処理して膜アセンブリを形成することであって、膜アセンブリは、少なくとも膜層から形成された膜（４５）と、膜を保持する支持体（８１）であって、少なくとも部分的に支持基板の第１の境界領域から形成された支持体と、を備えることと、を含む。取付基板はスタックの残り部分に接合することができる。【選択図】図８
2018536186.tif 000002
【特許請求の範囲】
【請求項１】
ＥＵＶリソグラフィ用の膜アセンブリを製造するための方法であって、
支持基板と取付基板との間に膜層を備えるスタックを提供することであって、前記支持基板は内側領域及び第１の境界領域を備える、ことと、
前記支持基板の前記内側領域を選択的に除去することを含めて前記スタックを処理して膜アセンブリを形成することであって、前記膜アセンブリは、
少なくとも前記膜層から形成された膜と、
前記膜を保持する支持体であって、少なくとも部分的に前記支持基板の前記第１の境界領域から形成された支持体と、
を備える、ことと、
を含む方法。
【請求項２】
前記支持基板と前記取付基板との間に前記膜層を備える前記スタックを提供するように、前記取付基板を直接又は間接的に前記膜層に接合することを備える、請求項１に記載の方法。
【請求項３】
前記取付基板の前記膜層に対する前記接合はウェーハ接合技法によって実行される、請求項２に記載の方法。
【請求項４】
前記取付基板はカバー領域及び第２の境界領域を備え、
前記スタックを処理することは少なくとも前記取付基板の前記カバー領域を除去することを含む、請求項１から３のいずれかに記載の方法。
【請求項５】
前記支持基板の前記内側領域の前記選択的な除去及び少なくとも前記取付基板の前記カバー領域の前記除去は同時に実行される、請求項４に記載の方法。
【請求項６】
前記支持基板の前記内側領域の前記選択的な除去はエッチャントを用いて実行され、
少なくとも前記取付基板の前記カバー領域の前記除去は前記エッチャントを用いて実行される、請求項４及び５のいずれかに記載の方法。
【請求項７】
前記膜アセンブリの前記支持体が部分的に前記取付基板の前記第２の境界領域から形成されるように、前記取付基板の前記カバー領域は選択的に除去される、請求項４から６のいずれかに記載の方法。
【請求項８】
前記取付基板の前記第２の境界領域は前記カバー領域と共に除去される、請求項４から６のいずれかに記載の方法。
【請求項９】
前記支持基板は化学組成を有し、前記取付基板は前記化学組成を有する、請求項１から８のいずれかに記載の方法。
【請求項１０】
前記取付基板の平均厚さは前記支持基板の平均厚さの２０％以内である、請求項１から９のいずれかに記載の方法。
【請求項１１】
前記取付基板は、前記膜アセンブリの前記膜を少なくとも部分的に形成する前記スタックの層に直接取り付けられる、請求項１から１０のいずれかに記載の方法。
【請求項１２】
前記取付基板は前記膜層に直接取り付けられる、請求項１１に記載の方法。
【請求項１３】
前記スタックは前記膜層と前記取付基板との間に接着層を備え、
前記取付基板は前記接着層に取り付けられる、請求項１から１０のいずれかに記載の方法。
【請求項１４】
前記支持基板の平均厚さと前記取付基板の平均厚さの和は少なくとも７００μｍである、請求項１から１３のいずれかに記載の方法。
【請求項１５】
前記取付基板の平均厚さは最大で５００μｍである、請求項１から１４のいずれかに記載の方法。
【請求項１６】
前記支持基板の平均厚さは最大で５００μｍである、請求項１から１５のいずれかに記載の方法。
【請求項１７】
前記支持基板の平均厚さは少なくとも７００μｍである、請求項１から１５のいずれかに記載の方法。
【請求項１８】
前記支持基板及び前記取付基板の少なくとも１つは、前記スタックにおける前記膜層に対向する酸化層を備える、請求項１から１７のいずれかに記載の方法。
【請求項１９】
前記スタックは前記支持基板と前記膜層との間に下方キャッピングフィルムを備え、
前記下方キャッピングフィルムは前記膜アセンブリの前記膜の一部を形成する、請求項１から１８のいずれかに記載の方法。
【請求項２０】
前記スタックは前記膜層と前記取付基板との間に上方キャッピングフィルムを備え、
前記上方キャッピングフィルムは前記膜アセンブリの前記膜の一部を形成する、請求項１から１９のいずれかに記載の方法。
【請求項２１】
下方キャッピングフィルムが前記膜アセンブリの前記膜の一部を形成するように、前記支持基板の前記内側領域の前記選択的な除去の後に露出した前記膜層の表面に前記下方キャッピングフィルムを適用することを含む、請求項１から１８のいずれかに記載の方法。
【請求項２２】
上方キャッピングフィルムが前記膜アセンブリの前記膜の一部を形成するように、少なくとも前記取付基板の前記カバー領域の除去の後に露出した前記膜層の表面に前記上方キャッピングフィルムを適用することを含む、請求項１から１８及び２１のいずれかに記載の方法。
【請求項２３】
前記支持基板は前記第１の境界領域の周りの第１のエッジ領域を更に備え、
前記スタックを処理することは、前記支持基板の前記内側領域を選択的に除去する前に、前記第１のエッジ領域及び前記第１のエッジ領域上に形成された層を前記膜アセンブリから分離することを含む、請求項１から２２のいずれかに記載の方法。
【請求項２４】
前記取付基板は、カバー領域、第２の境界領域、及び前記第２の境界領域の周りの第２のエッジ領域を備え、
前記スタックを処理することは、前記取付基板の前記カバー領域を除去する前に、前記第２のエッジ領域及び前記第２のエッジ領域上に形成された層を前記膜アセンブリから分離することを含む、請求項２３に記載の方法。
【請求項２５】
前記第１のエッジ領域及び前記第１のエッジ領域上に形成された層の前記分離は、前記第２のエッジ領域及び前記第２のエッジ領域上に形成された層の前記分離と同時に実行される、請求項２４に記載の方法。
【請求項２６】
前記支持基板の前記内側領域の前記選択的な除去に先立って、前記支持基板は、前記第１の境界領域の周りの第１のブリッジ領域及び前記第１のブリッジ領域の周りの第１のエッジ領域を更に備え、
前記スタックを処理することは、前記第１のブリッジ領域の第１の部分を選択的に除去して第１のブリッジを形成することと、前記第１のブリッジを切断又は破壊することによって前記膜アセンブリから前記第１のエッジ領域を分離することと、を含む、請求項１から２５のいずれかに記載の方法。
【請求項２７】
前記取付基板のカバー領域の除去に先立って、前記取付基板は、前記カバー領域、前記カバー領域の周りの第２の境界領域、前記第２の境界領域の周りの第２のブリッジ領域、及び前記第２のブリッジ領域の周りの第２のエッジ領域を更に備え、
前記スタックを処理することは、前記第２のブリッジ領域の第１の部分を選択的に除去して第２のブリッジを形成することと、前記第２のブリッジを切断又は破壊することによって前記膜アセンブリから前記第２のエッジ領域を分離することと、を含む、請求項２６に記載の方法。
【請求項２８】
前記第１のブリッジの前記切断又は破壊は前記第２のブリッジの前記切断又は破壊と同時に実行される、請求項２７に記載の方法。
【請求項２９】
ＥＵＶリソグラフィ用の膜アセンブリであって、
膜と、
前記膜を保持し、支持基板の第１の境界領域及び取付基板の第２の境界領域から形成された支持体であって、前記膜は前記支持基板の前記第１の境界領域と前記取付基板の前記第２の境界領域との間にある、支持体と、
を備え、前記支持体は、前記支持基板の前記第１の境界領域及び前記取付基板の前記第２の境界領域が残るように前記支持基板の内側領域及び前記取付基板のカバー領域を選択的に除去することによって形成される、膜アセンブリ。
【請求項３０】
前記支持基板の前記第１の境界領域は化学組成を有し、前記取付基板の前記第２の境界領域は前記化学組成を有する、請求項２９に記載の膜アセンブリ。
【請求項３１】
前記取付基板の前記第２の境界領域の平均厚さは前記支持基板の前記第１の境界領域の平均厚さの２０％以内である、請求項２９及び３０のいずれかに記載の膜アセンブリ。
【請求項３２】
前記取付基板の前記第２の境界領域は前記膜アセンブリの前記膜に直接取り付けられる、請求項２９から３１のいずれかに記載の膜アセンブリ。
【請求項３３】
前記取付基板の前記第２の境界領域は、前記膜と前記取付基板の前記第２の境界領域との間の接着層に取り付けられる、請求項２９から３１のいずれかに記載の膜アセンブリ。
【請求項３４】
前記支持基板の前記第１の境界領域の平均厚さと前記取付基板の前記第２の境界領域の平均厚さの和は少なくとも７００μｍである、請求項２９から３３のいずれかに記載の膜アセンブリ。
【請求項３５】
前記支持基板の前記第１の境界領域の平均厚さは最大で５００μｍである、請求項２９から３４のいずれかに記載の膜アセンブリ。
【請求項３６】
前記取付基板の前記第２の境界領域の平均厚さは最大で５００μｍである、請求項２９から３５のいずれかに記載の膜アセンブリ。
【請求項３７】
前記支持基板と前記取付基板との間に前記膜層を備えるスタックを提供するように、前記取付基板は直接又は間接的に前記膜層に接合される、請求項２９から３６のいずれかに記載の膜アセンブリ。
【請求項３８】
前記取付基板の前記膜層に対する前記接合はウェーハ接合である、請求項２９から３７のいずれかに記載の方法。
【請求項３９】
請求項２９から３８のいずれかに記載の膜アセンブリを備えるＥＵＶリソグラフィ用のパターニングデバイスアセンブリ。
【請求項４０】
請求項２９から３８のいずれかに記載の膜アセンブリを備えるＥＵＶリソグラフィ用の動的ガスロックアセンブリ。
【請求項４１】
リソグラフィ装置用の膜アセンブリを製造するための方法であって、
支持基板に膜層を提供することと、
前記膜層が提供された前記支持基板に取付基板を接合してスタックを形成することであって、前記膜層は前記支持基板と前記取付基板との間に封止される、ことと、
少なくとも前記取付基板及び／又は前記支持基板の領域を選択的に除去することを含めて前記スタックを処理して膜アセンブリを形成することであって、前記膜アセンブリは、
少なくとも前記膜層から形成された膜と、
前記膜を保持する支持体であって、少なくとも部分的に前記支持基板の第１の境界領域から形成された支持体と、
を備える、ことと、
を含む方法。
【請求項４２】
前記取付基板の前記スタックに対する前記接合はウェーハ接合技法によって行われる、請求項４１に記載の方法。
【請求項４３】
リソグラフィ装置用の膜アセンブリを製造するための方法であって、
少なくとも６００μｍの平均厚さを有する支持基板に膜層を提供することと、
前記膜層が提供された前記支持基板に５００μｍ未満の平均厚さを有する取付基板をウェーハ接合してスタックを形成することであって、前記膜層は前記支持基板と前記取付基板との間に封止される、ことと、
その後、前記取付基板に接合された前記支持基板を５００μｍ未満の前記支持基板の平均厚さまで薄化することと、
を含む方法。
【請求項４４】
前記支持基板の厚さと前記取付基板の厚さは実質的に等しい、請求項４３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
[0001]  本出願は、２０１５年１１月３日に出願された欧州特許出願第１５１９２７８８．６号、２０１５年１２月１０日に出願された欧州特許出願第１５１９９１６７．６号、及び２０１６年５月２５日に出願された欧州特許出願第１６１７１２２５．２号の優先権を主張する。これらの出願は参照により全体が本願に含まれる。
【０００２】
[0002]  本発明は、膜アセンブリを製造するための方法、及び膜アセンブリに関する。
【背景技術】
【０００３】
[0003]  リソグラフィ装置は、所望のパターンを基板に、通常は基板のターゲット部分に適用する機械である。リソグラフィ装置は、例えば、集積回路（ＩＣ）の製造に使用可能である。このような場合、代替的にマスク又はレチクルとも呼ばれるパターニングデバイスを使用して、ＩＣの個々の層上に形成すべき回路パターンを生成することができる。このパターンを、基板（例えばシリコンウェーハ）上のターゲット部分（例えば１つ又は幾つかのダイの一部を含む）に転写することができる。パターンの転写は通常、基板に設けた放射感応性材料（レジスト）の層への結像により行われる。一般的に、１枚の基板は、順次パターンが付与される隣接したターゲット部分のネットワークを含んでいる。
【０００４】
[0004]  リソグラフィは、ＩＣ及びその他のデバイス及び／又は構造を製造する際の主要なステップの１つとして広く認識されている。しかし、リソグラフィを使用して製造される特徴の寸法がより微細になると共に、リソグラフィは小型ＩＣ又はその他のデバイス、及び／又は構造の製造を可能にするためのより決定的なファクタになってきている。    
【０００５】
[0005]  パターン印刷の限界の理論的な推定値は式（１）に示すようなレイリーの解像基準によって得られる。
【数１】
2018536186.tif 000003
但し、λは使用される放射の波長、ＮＡはパターンを印刷するために使用される投影システムの開口数、ｋ１はレイリー定数とも呼ばれるプロセス依存調整係数であり、ＣＤは印刷される特徴のフィーチャサイズ（又は、限界寸法）である。式（１）から、特徴の印刷可能な最小サイズの縮小は３つの方法で達成できることが分かる。すなわち、露光波長λの短縮によるもの、開口数ＮＡの増加によるもの、又はｋ１の値の減少によるものである。
【０００６】
[0006]  露光波長を短くするため、したがって、最小印刷可能サイズを縮小するために、極端紫外線（ＥＵＶ）放射源を使用することが提案されている。ＥＵＶ放射は、１０〜２０ｎｍの範囲内、例えば１３〜１４ｎｍの範囲内の波長を有する電磁放射である。更には、１０ｎｍ未満の波長、例えば、６．７ｎｍ又は６．８ｎｍといった５〜１０ｎｍの範囲内の波長を有するＥＵＶ放射が使用され得ることも提案されている。そのような放射は、極端紫外線放射又は軟ｘ線放射と呼ばれる。考えられる放射源としては、例えば、レーザ生成プラズマ源、放電プラズマ源、又は電子蓄積リングによって提供されるシンクロトロン放射に基づく放射源が含まれる。
【０００７】
[0007]  リソグラフィ装置は、パターニングデバイス（例えばマスク又はレチクル）を含む。放射は、パターニングデバイスを通して提供されるか又はパターニングデバイスを反射して、基板上に像を形成する。空中を浮遊する粒子又は他の形態の汚染からパターニングデバイスを保護するため、膜アセンブリを提供することができる。パターニングデバイスを保護するための膜アセンブリはペリクルと呼ばれることがある。パターニングデバイスの表面上の汚染は、基板に対して製造欠陥を引き起こす可能性がある。膜アセンブリは、境界と、この境界の横断方向に延びる膜と、を備え得る。例えば膜の薄さのため、プロセスにおいて膜アセンブリを変形させることなく膜アセンブリを製造することは難しい。
【０００８】
[0008]  また、プロセスにおいて膜アセンブリに損傷を与えることなく膜アセンブリを製造することも難しい。例えば、膜アセンブリを製造するプロセスの間に、膜は望ましくない酸化を生じ得る。
【０００９】
[0009]  ペリクル等の膜アセンブリの製造中に変形又は損傷する確率を低下させることが望ましい。また、膜アセンブリを製造するのに要する時間を短縮することも望ましい。
【発明の概要】
【００１０】
[0010]  本発明の一態様によれば、ＥＵＶリソグラフィ用の膜アセンブリを製造するための方法が提供される。この方法は、支持基板と取付基板との間に膜層を備えるスタックを提供することであって、支持基板は内側領域及び第１の境界領域を備える、ことと、支持基板の内側領域を選択的に除去することを含めてスタックを処理して膜アセンブリを形成することであって、膜アセンブリは、少なくとも膜層から形成された膜と、膜を保持する支持体であって、少なくとも部分的に支持基板の第１の境界領域から形成された支持体とを備える、ことと、を含む。
【００１１】
[0011]  本発明の一態様によれば、ＥＵＶリソグラフィ用の膜アセンブリが提供される。この膜アセンブリは、膜と、膜を保持し、支持基板の第１の境界領域及び取付基板の第２の境界領域から形成された支持体であって、膜は支持基板の第１の境界領域と取付基板の第２の境界領域との間にある、支持体と、を備え、支持体は、支持基板の第１の境界領域及び取付基板の第２の境界領域が残るように支持基板の内側領域及び取付基板のカバー領域を選択的に除去することによって形成される。
【００１２】
[0012]  本発明の一態様によれば、リソグラフィ装置用の膜アセンブリを製造するための方法が提供される。この方法は、少なくとも６００μｍ、好ましくは少なくとも７００μｍの平均厚さを有する支持基板に膜層を提供することと、膜層が提供された支持基板に５００μｍ未満の平均厚さを有する取付基板をウェーハ接合してスタックを形成することであって、膜層は支持基板と取付基板との間に封止される、ことと、その後、取付基板に接合された支持基板を５００μｍ未満の支持基板の平均厚さまで薄化することと、を含む。好ましくは、実質的に対称的なスタックを形成するため、支持基板の厚さと取付基板の厚さは実質的に等しい。
【図面の簡単な説明】
【００１３】
[0013]  対応する参照符号が対応する部分を示す添付の概略図を参照しながら以下に本発明の実施形態について説明するが、これは単に例示としてのものに過ぎない。
【００１４】
【図１】[0014]  本発明のある実施形態に係るリソグラフィ装置を示す。
【図２】[0015]  リソグラフィ装置のより詳細な図である。
【図３】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図４】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図５】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図６】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図７】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図８】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図９】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図１０】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図１１】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図１２】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図１３】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図１４】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図１５】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図１６】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図１７】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図１８】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図１９】[0016]  本発明の一実施形態に従ったペリクルを製造するための方法の段階を概略的に示す。
【図２０】[0017]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図２１】[0017]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図２２】[0017]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図２３】[0017]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図２４】[0017]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図２５】[0017]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図２６】[0017]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図２７】[0017]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図２８】[0017]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図２９】[0017]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図３０】[0018]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図３１】[0018]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図３２】[0018]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図３３】[0018]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図３４】[0018]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図３５】[0018]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図３６】[0018]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図３７】[0018]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図３８】[0019]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図３９】[0019]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図４０】[0019]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図４１】[0019]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図４２】[0019]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図４３】[0019]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図４４】[0019]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図４５】[0019]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図４６】[0020]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図４７】[0020]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図４８】[0020]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図４９】[0020]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図５０】[0021]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図５１】[0021]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【図５２】[0021]  本発明の一実施形態に従ったペリクルを製造するための代替的な方法の段階を概略的に示す。
【００１５】
[0022]  本発明の特徴及び利点は、同様の参照符号は全体を通して対応する要素を識別する図面を参照しながら以下の詳細な説明を読むことで更に明白になろう。図面では、一般に、同様の参照番号が同一の、機能が類似した、及び／又は構造が類似する要素を示す。
【発明を実施するための形態】
【００１６】
[0023]  図１は、本発明の一実施形態によるソースコレクタモジュールＳＯを含むリソグラフィ装置１００を概略的に示す。装置１００は、
−  放射ビームＢ（例えばＥＵＶ放射）を調節するように構成された照明システム（又はイルミネータ）ＩＬと、
−  パターニングデバイス（例えば、マスク又はレチクル）ＭＡを支持するように構成され、パターニングデバイスを正確に位置決めするように構成された第１のポジショナＰＭに接続された支持構造（例えば、マスクテーブル）ＭＴと、
−  基板（例えば、レジストコートウェーハ）Ｗを保持するように構成され、基板を正確に位置決めするように構成された第２のポジショナＰＷに接続された基板テーブル（例えば、ウェーハテーブル）ＷＴと、−  パターニングデバイスＭＡによって放射ビームＢに与えられたパターンを基板Ｗのターゲット部分Ｃ（例えば、１つ以上のダイを含む）に投影するように構成された投影システム（例えば、反射投影システム）ＰＳとを含む。
【００１７】
[0024]  照明システムＩＬは、放射を誘導し、整形し、又は制御するための、屈折型、反射型、磁気型、電磁型、静電型、又はその他のタイプの光学コンポーネント、あるいはそれらの任意の組み合わせなどの様々なタイプの光学コンポーネントを含むことができる。
【００１８】
[0025]  支持構造ＭＴは、パターニングデバイスの配向、リソグラフィ装置の設計及び、例えばパターニングデバイスが真空環境で保持されているか否か等の条件に応じた方法でパターニングデバイスＭＡを保持する。支持構造ＭＴは、機械式、真空式、静電式又はその他のクランプ技術を用いて、パターニングデバイスＭＡを保持することができる。支持構造ＭＴは、例えば、必要に応じて固定又は可動式にできるフレーム又はテーブルであってもよい。支持構造ＭＴは、パターニングデバイスＭＡが例えば投影システムＰＳに対して確実に所望の位置に来るようにしてもよい。
【００１９】
[0026]  本明細書において使用する「パターニングデバイス」という用語は、基板Ｗのターゲット部分Ｃにパターンを生成するように、放射ビームＢの断面にパターンを付与するために使用できるあらゆるデバイスを指すものとして広く解釈されるべきである。放射ビームＢに付与されたパターンは、集積回路などのターゲット部分Ｃに形成されるデバイス内の特定の機能層に対応していてもよい。
【００２０】
[0027]  パターニングデバイスＭＡは、透過性又は反射性であってもよい。パターニングデバイスの例には、マスク、プログラマブルミラーアレイ、及びプログラマブル液晶ディスプレイ（ＬＣＤ）パネルが含まれる。マスクはリソグラフィにおいて周知のものであり、バイナリマスク、レベンソン型（ａｌｔｅｒｎａｔｉｎｇ）位相シフトマスク、ハーフトーン型（ａｔｔｅｎｕａｔｅｄ）位相シフトマスクのようなマスクタイプ、更には様々なハイブリッドマスクタイプも含まれる。プログラマブルミラーアレイの一例として、小型ミラーのマトリクス配列を使用し、ミラーは各々、入射する放射ビームを異なる方向に反射するよう個々に傾斜することができる。傾斜したミラーは、ミラーマトリクスによって反射する放射ビームにパターンを付与する。
【００２１】
[0028]  照明システムＩＬのような投影システムＰＳは、使用する露光放射、又は真空の使用などの他の要因に合わせて適宜、例えば屈折、反射、磁気、電磁気、静電気型等の光学コンポーネント、又はその任意の組み合わせなどの種々のタイプの光学コンポーネントを含んでいてもよい。その他のガスは放射を吸収しすぎるため、ＥＵＶ放射用には真空を使用することが望ましいことがある。従って、真空環境は、真空壁及び真空ポンプを用いてビーム経路全体に提供してもよい。
【００２２】
[0029]  本明細書で示すように、リソグラフィ装置１００は、反射タイプである。（例えば、反射マスクを使用する。）
【００２３】
[0030]  リソグラフィ装置１００は、２つ（デュアルステージ）以上の基板テーブルＷＴ（及び／又は２つ以上の支持構造ＭＴ）を有するタイプのものであってよい。そのような「マルチステージ」リソグラフィ装置においては、追加の基板テーブルＷＴ（及び／又は追加の支持構造ＭＴ）は並行して使用するか、又は別の１つ以上の基板テーブルＷＴ（及び／又は別の１つ以上の他の支持構造ＭＴ）を露光している間に１つ以上の基板テーブルＷＴ（及び／又は１つ以上の支持構造ＭＴ）上で予備工程を実行することができる。
【００２４】
[0031]  図１を参照すると、照明システムＩＬは、ソースコレクタモジュールＳＯから極端紫外線放射ビームを受ける。ＥＵＶ光を生成する方法には、材料を、例えば、キセノン、リチウム又はスズなど少なくとも１つの元素を有し、ＥＵＶ範囲内の１つ以上の輝線を有するプラズマ状態へと変換することが含まれるが、必ずしもこれに限定されない。そのような方法のうちの１つであり、しばしばレーザ生成プラズマ（「ＬＰＰ」）と呼ばれる方法では、所望の線発光元素を有する材料の小滴、流れ又はクラスタなどの燃料をレーザビームで照射することにより所望のプラズマを生成することができる。ソースコレクタモジュールＳＯは、燃料を励起するレーザビームを提供するためのレーザ（図１中図示なし）を含むＥＵＶ放射システムの一部であってよい。結果として生じるプラズマは、例えばＥＵＶ放射などの出力放射を放出し、この出力放射はソースコレクタモジュール内に配置される放射コレクタを使って集光される。例えば、ＣＯ２レーザを使用して燃料励起のためのレーザビームを提供する場合、レーザとソースコレクタモジュールＳＯとは別個の構成要素とすることができる。
【００２５】
[0032]  そのような場合には、レーザは、リソグラフィ装置１００の一部を形成しているとはみなされず、また放射ビームＢは、レーザからソースコレクタモジュールＳＯへ、例えば、適切な誘導ミラー及び／又はビームエキスパンダを含むビームデリバリシステムを使って送られる。その他の場合、例えば、放射源がしばしばＤＰＰ源と呼ばれる放電生成プラズマＥＵＶジェネレータである場合においては、放射源は、ソースコレクタモジュールＳＯの一体部分であってもよい。
【００２６】
[0033]  照明システムＩＬは、放射ビームの角度強度分布を調整するためのアジャスタを備えることができる。一般に、照明システムＩＬの瞳面における強度分布の少なくとも外側及び／又は内側半径範囲（一般にそれぞれσ−ｏｕｔｅｒ及びσ−ｉｎｎｅｒと呼ばれる）を調節することができる。また、照明システムＩＬは、ファセットされたフィールド及び瞳ミラーデバイスなどの様々な他のコンポーネントを含むことができる。照明システムＩＬは、放射ビームＢを調節して、その断面にわたって所望の均一性と強度分布とが得られるようにしてもよい。
【００２７】
[0034]  放射ビームＢは、支持構造（例えば、マスクテーブル）ＭＴ上に保持されたパターニングデバイス（例えばマスク）ＭＡに入射し、パターニングデバイスＭＡによってパターン形成される。パターニングデバイス（例えばマスク）ＭＡから反射された後、放射ビームＢは投影システムＰＳを通過し、投影システムＰＳは放射ビームＢを基板Ｗのターゲット部分Ｃ上に合焦させる。第２のポジショナＰＷ及び位置センサＰＳ２（例えば、干渉計装置、リニアエンコーダ又は容量センサ）の助けを借りて、基板テーブルＷＴは、例えば、異なるターゲット部分Ｃを放射ビームＢの経路に位置決めするように正確に移動させることができる。同様に、第１のポジショナＰＭ及び別の位置センサＰＳ１を使用して、パターニングデバイス（例えば、マスク）ＭＡを放射ビームＢの経路に対して正確に位置決めすることができる。パターニングデバイス（例えば、マスク）ＭＡ及び基板Ｗは、マスクアライメントマークＭ１、Ｍ２及び基板アライメントマークＰ１、Ｐ２を使用して位置合わせすることができる。
【００２８】
[0035]  コントローラ５００は、リソグラフィ装置１００の全体的な動作を制御し、具体的には、以下に詳しく説明する動作プロセスを行う。コントローラ５００は、中央処理装置、揮発性及び不揮発性記憶手段、キーボード及びスクリーンなどの１つ以上の入力及び出力デバイス、１つ以上のネットワーク接続及びリソグラフィ装置１００の様々な部分に接続される１つ以上のインターフェイスを含む適切にプログラムされた汎用コンピュータとして組み込まれてよい。コンピュータの制御とリソグラフィ装置１００の制御との１対１の関係は必要でないことが理解されよう。本発明のある実施形態では、１つのコンピュータが複数のリソグラフィ装置１００を制御することができる。本発明のある実施形態では、複数のネットワーク化されたコンピュータを用いて１つのリソグラフィ装置１００を制御することができる。コントローラ５００は、リソグラフィ装置１００が一部を形成するリソセル又はクラスタ内の１つ以上の関連プロセスデバイス及び基板ハンドリングデバイスを制御するように構成されてもよい。コントローラ５００は、リソセル又はクラスタの監視制御システム及び／又は製造工場の全体的な制御システムに従属するように構成されてもよい。
【００２９】
[0036]  図２は、ソースコレクタモジュールＳＯ、照明システムＩＬ及び投影システムＰＳを含むリソグラフィ装置１００をより詳細に示している。ＥＵＶ放射放出プラズマ２１０は、プラズマ源によって形成されてよい。ＥＵＶ放射は、ガス又は蒸気、例えばＸｅガス、Ｌｉ蒸気又はＳｎ蒸気によって生成されてよい。このガス又は蒸気では、電磁スペクトルのＥＵＶ範囲内の放射を放出するために放射放出プラズマ２１０が生成される。ある実施形態では、ＥＵＶ放射を生成するために励起されたスズ（Ｓｎ）のプラズマが提供される。
【００３０】
[0037]  放射放出プラズマ２１０によって放出された放射は、ソースチャンバ２１１からコレクタチャンバ２１２へと進む。
【００３１】
[0038]  コレクタチャンバ２１２は放射コレクタＣＯを含んでよい。放射コレクタＣＯを通り抜けた放射は、仮想光源点ＩＦで合焦することができる。仮想光源点ＩＦを一般的に中間焦点と呼び、ソースコレクタモジュールＳＯは、仮想光源点ＩＦが閉鎖構造２２０内の開口部２２１に又はその近くに配置されるように構成される。仮想光源点ＩＦは、放射放出プラズマ２１０の像である。
【００３２】
[0039]  その後、放射は照明システムＩＬを通り抜け、この照明システムＩＬは、パターニングデバイスＭＡにおけるパターン形成されていないビーム２１の所望の角度分布、並びにパターニングデバイスＭＡにおける放射強度の所望の均一性を提供するように配置されたファセットフィールドミラーデバイス２２及びファセット瞳ミラーデバイス２４を含んでよい。支持構造ＭＴによって保持されるパターニングデバイスＭＡにてパターン形成されていないビーム２１が反射すると、パターン形成されたビーム２６が形成され、このパターン形成されたビーム２６は、投影システムＰＳによって反射要素２８、３０を介して基板テーブルＷＴによって保持された基板Ｗ上に結像される。
【００３３】
[0040]  一般に、示されているよりも多くの要素が照明システムＩＬ及び投影システムＰＳ内に存在してよい。更に、図に示されているものより多くのミラーがあってもよく、例えば、図２に示すより１〜６個多くの反射要素が投影システムＰＳ内に存在してよい。
【００３４】
[0041]  代替的に、ソースコレクタモジュールＳＯは、ＬＰＰ放射システムの一部であってもよい。
【００３５】
[0042]  図１に示すように、ある実施形態では、リソグラフィ装置１００は、照明システムＩＬ及び投影システムＰＳを備える。照明システムＩＬは、放射ビームＢを放出するように構成される。投影システムＰＳは、介在空間によって基板テーブルＷＴから離される。投影システムＰＳは、放射ビームＢに付けられたパターンを基板Ｗ上に投影するように構成される。パターンは、放射ビームＢのＥＵＶ放射のためのものである。
【００３６】
[0043]  投影システムＰＳと基板テーブルＷＴとの間に介在する空間は、少なくとも部分的に排気することができる。介在する空間は、投影システムＰＳの位置において、使用される放射が基板テーブルＷＴへ向けて誘導される固体表面によって画定され得る。
【００３７】
[0044]  一実施形態において、リソグラフィ装置１００は動的ガスロックを備えている。動的ガスロックは膜アセンブリ８０を備えている。一実施形態において、動的ガスロックは、介在する空間内に位置付けられた膜アセンブリ８０によって覆われた中空部分を備えている。中空部分は放射経路の周りに位置している。一実施形態において、リソグラフィ装置１００は、中空部分の内側をガス流で流すように構成されたガス送風機を備えている。放射は膜アセンブリを通過した後、基板Ｗに入射する。
【００３８】
[0045]  一実施形態において、リソグラフィ装置１００は膜アセンブリ８０を備えている。上述のように、一実施形態において、膜アセンブリ８０は動的ガスロックのためのものである。この場合、膜アセンブリ８０はＤＵＶ放射をフィルタリングするためのフィルタとして機能する。これに加えて又はこの代わりに、一実施形態において膜アセンブリ８０は、ＥＵＶリソグラフィ用のパターニングデバイスのためのペリクルである。本発明の膜アセンブリ８０は、動的ガスロックのため、又はペリクルのため、又はスペクトル純度フィルタのような別の目的のために使用され得る。一実施形態において膜アセンブリ８０は、膜スタックとも呼ぶことができる膜を備えている。膜アセンブリ８０の膜は、膜層４５を備え、任意選択的にキャッピングフィルム（後述する）も備えている。膜アセンブリ８０の膜が膜層４５及び少なくとも１つのキャッピングフィルム（層）を備えている場合、これを膜スタックと呼ぶことができる。膜層４５は、２つ以上の異なる材料が交互になった複数の層で形成された多層膜層４５とすることができる。この場合、キャッピングフィルムは、多層膜層４５における交互の層とは異なる材料を有する。一実施形態において、膜アセンブリ８０の膜は、入射するＥＵＶ放射の少なくとも８０％を透過させるように構成されている。
【００３９】
[0046]  ある実施形態では、パターニングデバイスＭＡを密封し、パターニングデバイスＭＡを浮遊粒子及び他の形態の汚染物質から保護するようにペリクルを構成する。パターニングデバイスＭＡの表面が汚染されることによって、基板Ｗ上に製造欠陥が生じる可能性がある。例えば、ある実施形態では、粒子がリソグラフィ装置１００のパターニングデバイスＭＡのステッピングフィールドに移動する可能性を低下させるようにペリクルを構成する。
【００４０】
[0047]  パターニングデバイスＭＡが無防備なままである場合、汚染によってパターニングデバイスＭＡを洗浄又は廃棄する必要性が生じる可能性がある。パターニングデバイスＭＡの洗浄は貴重な製造時間を中断させ、パターニングデバイスＭＡの廃棄には費用がかかる。パターニングデバイスＭＡの交換も貴重な製造時間を中断させる。
【００４１】
[0048]  図３及び図４は、本発明の一実施形態に従った膜アセンブリ８０を製造するための方法の段階を概略的に示す。一実施形態において、膜アセンブリ８０を製造するための方法は、スタック４０のための支持基板４１を提供することを含む。
【００４２】
[0049]  一実施形態において、支持基板４１はシリコンから形成されたウェーハである。支持基板４１は、例えば方形、円形、又は矩形のような形状を有する。支持基板４１の形状は特に限定されない。支持基板４１の大きさは特に限定されない。例えば一実施形態において、支持基板４１の直径は約１００ｍｍ〜約５００ｍｍの範囲内であり、例えば約２００ｍｍである。支持基板４１の厚さは特に限定されない。例えば一実施形態において、支持基板４１の厚さは少なくとも３００μｍであり、任意選択的に少なくとも４００μｍである。一実施形態において、支持基板４１の厚さは最大で１，０００μｍであり、任意選択的に最大で８００μｍである。一実施形態において、支持基板４１の厚さは最大で６００μｍであり、任意選択的に最大で４００μｍである。一実施形態において、支持基板４１の厚さは約４００μｍである。より薄い支持基板４１を提供することによって、選択的に除去する必要のある支持基板４１の量は低減する。従って、より薄い支持基板４１で開始することにより、本発明の一実施形態では、支持基板４１の部分を選択的に除去するステップ中に膜が損傷又は汚染される確率が低下することが予想される。更に、支持基板４１で開始することにより、本発明の一実施形態では製造プロセスがよりいっそう高効率になることが予想される。
【００４３】
[0050]  シリコンは、ダイヤモンド立方晶系結晶構造に結晶化し得る。一実施形態において、支持基板４１はシリコンの立方晶系結晶を含む。一実施形態において、支持基板４１は＜１００＞結晶学的方向を有する。
【００４４】
[0051]  図４に示されているように、一実施形態において、支持基板４１は犠牲層を備えている。犠牲層は例えば酸化層４２とすることができる。酸化層４２は支持基板４１の一部である。支持基板４１の残り部分は支持基板４１の非酸化層を形成する。支持基板４１の非酸化層の一部が除去される場合、例えばエッチングで除去される場合に、酸化層４２はエッチバリアを形成する。例えば図１６に示されているように、支持基板４１は下側からエッチングされる。酸化層４２はウェットエッチャントに耐性がある。一実施形態において、酸化層４２は、酸化層でない代替的な犠牲層によって置き換えることができる。
【００４５】
[0052]  一実施形態において、酸化層４２の厚さは１００ｎｍより大きく、任意選択的に２００ｎｍより大きく、任意選択的に３００ｎｍより大きい。例えば一実施形態において、酸化層４２の厚さは約３５０ｎｍ又は約４００ｎｍである。本発明の一実施形態は、支持基板４１の少なくとも一部をエッチングするステップにおいてロバスト性の改善を達成することが予想される。
【００４６】
[0053]  一実施形態において、酸化層４２は、支持基板４１の外面における薄い酸化物層として形成される。一実施形態において、酸化層４２は、例えば熱ウェット酸化物（ｔｈｅｒｍａｌ  ｗｅｔ  ｏｘｉｄｅ）として熱酸化プロセスによって形成される。一実施形態において、酸化層４２、及び支持基板４１の少なくとも一部をエッチングするため用いられるエッチャントは、その下にある層（例えば支持基板４１）に対する犠牲層（例えば酸化層４２）の選択性が良好である／充分に高いように構成されている。例えば一実施形態において、エッチャントにおける酸化層４２のエッチレートは約５ｎｍ／分未満であり、例えば約３ｎｍ／分である。一実施形態において、酸化層４２はアモルファス二酸化ケイ素を含む。
【００４７】
[0054]  酸化層４２は任意選択である。一実施形態では、酸化層４２は提供されない。酸化層４２が提供されない場合、代替的なエッチストップを提供するか、又は、膜アセンブリ８０の膜の一部を不必要にエッチングで除去する確率を低下させるように支持基板４１をエッチングするステップを制御することができる。
【００４８】
[0055]  図５に示すように、一実施形態においてスタック４０は下方キャッピングフィルム４４を備えている。下方キャッピングフィルム４４は支持基板４１と膜層４５との間に配置されている。図３に示すように、一実施形態においてスタック４０は任意選択的な下方犠牲層４３を備えている。下方犠牲層４３は支持基板４１と膜層４５との間に配置されている。
【００４９】
[0056]  スタック４０が下方犠牲層４３を備えている場合、下方キャッピングフィルム４４は下方犠牲層４３と膜層４５との間に配置されている。一実施形態において、下方キャッピングフィルム４４は、本発明の一実施形態に従った方法によって生成された膜アセンブリ８０の膜の一部を形成する。
【００５０】
[0057]  下方犠牲層４３の厚さは特に限定されない。一実施形態において、下方犠牲層４３の厚さは少なくとも約５ｎｍであり、任意選択的に少なくとも約１０ｎｍである。一実施形態において、下方犠牲層４３の厚さは最大で約１００ｎｍであり、任意選択的に最大で約５０ｎｍである。一実施形態において、下方犠牲層４３の厚さは最大で約１０００ｎｍであると共に少なくとも約５ｎｍであるが、好ましくは最大で約１００ｎｍであると共に少なくとも２０ｎｍである。
【００５１】
[0058]  一実施形態において、下方犠牲層４３はアモルファスシリコン等の材料から形成される。しかしながら、必ずしもそうとは限らない。
【００５２】
[0059]  スタック４０上に下方犠牲層４３を堆積する方法は特に限定されない。一実施形態では、下方犠牲層４３は化学気相成長法によって、例えば低圧化学気相成長法（ＬＰＣＶＤ：ｌｏｗ  ｐｒｅｓｓｕｒｅ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）又はプラズマエンハンス化学気相成長法（ＰＥＣＶＤ：ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）によってスタック４０に適用される。ＬＰＣＶＤは比較的高い品質の層を生成し、ＰＥＣＶＤは望ましくはより低温で実施され得る。例えば一実施形態において、下方犠牲層４３は、３００〜７００℃の範囲内の温度でＬＰＣＶＤによってスタック４０に適用される。しかしながら、必ずしもそうとは限らない。例えば代替的な実施形態において、下方犠牲層４３は、例えばＰＥＣＶＤ、スパッタリング法、又は薄膜デポジション法によって、スタック４０に適用される。
【００５３】
[0060]  一実施形態において、下方キャッピングフィルム４４及び上方キャッピングフィルム４６の各々の厚さは１０ｎｍ未満であり、好ましくは４ｎｍ未満である。一実施形態において、下方キャッピングフィルム４４、膜層４５、及び上方キャッピングフィルム４６の合わせた厚さは約５０ｎｍである。一実施形態において、上方キャッピングフィルム４６の材料は下方キャッピングフィルム４４の材料と同一である。
【００５４】
[0061]  例えば一実施形態において、膜層４５は多結晶又はナノ結晶シリコンから形成される。多結晶又はナノ結晶シリコンは、もろい性質を有する。従って、多結晶又はナノ結晶シリコンから形成された膜層４５を備えた膜を含む膜アセンブリ８０は、膜アセンブリ８０が壊れた場合、多くの粒子に砕ける可能性がある。本発明の一実施形態は、膜アセンブリ８０の機械的特性の改善を達成することが予想される。
【００５５】
[0062]  多結晶シリコン及びナノ結晶シリコンの各々はＥＵＶ放射に対して高い透過性を有する。多結晶シリコン及びナノ結晶シリコンの各々は良好な機械的強度を有する。
【００５６】
[0063]  しかしながら、膜アセンブリ８０の膜が多結晶又はナノ結晶シリコンから形成されることは必須ではない。例えば代替的な実施形態において、膜アセンブリ８０の膜は、多格子膜（ｍｕｌｔｉ−ｌａｔｔｉｃｅ  ｍｅｍｂｒａｎｅ）又は窒化ケイ素から形成される。膜アセンブリ８０の膜は概して、少なくとも層４５と、任意選択的に１つ以上のキャッピング層（膜の上部及び／又は下部）と、から形成されることを特徴とし、これらの層のそれぞれの厚さと膜（スタック）の合計の厚さは、膜アセンブリの適用分野に応じて所望の放射の少なくとも８０％に対して透明であるように構成されている。所望の放射はＥＵＶ放射であり得るが、特定の用途に応じて、所望の放射は、（Ｄ）ＵＶ放射、ＶＩＳ放射、及び／又はＩＲ放射である可能性もある。後者の場合、所望の波長に対する膜の所望の透明度は、特定の用途に応じて８０％から逸脱することがある。例えばＩＲ放射の場合は、より吸収することが望ましいが、Ｄ（ＵＶ）の場合は、極めて低い反射を有することが望ましい。
【００５７】
[0064]  別の代替的な実施形態において、膜アセンブリ８０の膜は単結晶シリコンから形成される。そのような実施形態において、単結晶シリコン膜はシリコンオンインシュレータ（ＳＯＩ：ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）技法によって形成することができる。この製品の出発材料はいわゆるＳＯＩウェーハ基板である。ＳＯＩウェーハ基板は、埋め込み隔離ＳｉＯ２層の上に薄い単結晶シリコン層を備えたシリコンキャリア基板を含む基板である。一実施形態において、単結晶シリコン層の厚さは約５ｎｍ〜約５μｍの範囲とすることができる。一実施形態では、ＳＯＩウェーハ基板を製造方法において使用する前に、ＳＯＩウェーハ基板上にシリコン膜層が存在する。
【００５８】
[0065]  一実施形態において、下方キャッピングフィルム４４の材料はアモルファス窒化ケイ素である。しかしながら、他の材料も適切であり得る。一実施形態において、下方キャッピングフィルム４４は、下方キャッピングフィルム４４がその機能を実行できる充分な厚さである。一実施形態において、下方キャッピングフィルム４４の厚さは少なくとも約１ｎｍであり、任意選択的に少なくとも約２ｎｍである。一実施形態において、下方キャッピングフィルム４４は、下方キャッピングフィルム４４を含む膜アセンブリ８０の膜が、特にＥＵＶ放射の透過のため充分に良好な光学特性を有するよう充分に薄い。一実施形態において、下方キャッピングフィルム４４の厚さは最大で約１０ｎｍであり、任意選択的に最大で約５ｎｍである。一実施形態において、下方キャッピングフィルム４４の厚さは約２．５ｎｍである。
【００５９】
[0066]  スタック４０に下方キャッピングフィルム４４を適用する方法は特に限定されない。一実施形態において、下方キャッピングフィルム４４は、化学気相成長法によって、例えば約８５０℃の温度におけるＬＰＣＶＤによってスタックに適用される。しかしながら、代替的な実施形態において下方キャッピングフィルム４４は、例えばＰＥＣＶＤ、スパッタリング法、又は薄膜デポジション法によって、スタック４０に適用される。
【００６０】
[0067]  一実施形態では、支持基板４１の少なくとも一部を選択的に除去することで膜層４５を露出させた後に（すなわち、膜アセンブリ８０を製造する最終ステップ又は最終に近いステップとして）、膜層４５に下方キャッピングフィルム４４及び／又は上方キャッピングフィルム４６が適用される。
【００６１】
[0068]  図６に示されているように、スタック４０は膜層４５を備えている。膜アセンブリ８０は、（膜スタックにおいて）膜層４５及び任意選択的なキャッピングフィルムから形成されたから膜を備えている。一実施形態において、膜層４５は、アモルファスシリコン、単結晶シリコン、多結晶シリコン、又はナノ結晶シリコンのような同素体の形態のうち１つのシリコンを含む。ナノ結晶シリコンは、特定のアモルファスシリコン含有量を含む多結晶シリコンマトリックスを意味している。一実施形態において、多結晶又はナノ結晶シリコンは、膜層４５においてアモルファスシリコンを結晶化することにより形成される。例えば図６に示すように、一実施形態において、膜層４５はアモルファスシリコン層としてスタック４０に追加される。特定の温度を超えると、アモルファスシリコン層は多結晶又はナノ結晶シリコン層に結晶化する。例えば、アモルファスシリコン層としての膜層４５は、多結晶又はナノ結晶シリコン層としての膜層４５に変わる。
【００６２】
[0069]  一実施形態において、アモルファスシリコン層は成長中にインシチュ（ｉｎ  ｓｉｔｕ）ドーピングされる。一実施形態において、アモルファスシリコン層は成長後にドーピングされる。ｐ型又はｎ型ドーパントを加えることによって、シリコン伝導率は上昇し、これはＥＵＶ放射源のパワーのため熱機械挙動に対してプラスの効果を有する。
【００６３】
[0070]  一実施形態において、膜層４５はスタック４０の上面及び下面の双方に適用される。膜層４５は、後のプロセスステップにおいてスタック４０の下側から除去することができる。しかしながら、必ずしもそうとは限らない。代替的な実施形態では、膜層４５はスタック４０の上側にのみ適用される。スタック４０の上側の膜層４５は、製造方法によって生成される膜アセンブリ８０の膜内の膜層４５となる。
【００６４】
[0071]  一実施形態において、膜層４５は化学気相成長法によってスタック４０に適用される。例えば一実施形態において、膜層４５は約５６０℃の温度でＬＰＣＶＤによって適用される。しかしながら、ＰＥＣＶＤ、スパッタリング法、及び薄膜デポジション法のような他の方法も使用することができる。
【００６５】
[0072]  一実施形態において、膜層４５は、ＥＵＶ放射に対する透過率が充分に高い、例えば５０％よりも大きいような充分な薄さである。一実施形態において、膜層４５の厚さは最大で約２００ｎｍであり、任意選択的に最大で約１５０ｎｍである。１５０ｎｍのＳｉ膜は入射するＥＵＶ放射の約７７％を透過する。一実施形態において、膜層４５の厚さは最大で約１００ｎｍである。１００ｎｍのＳｉ膜は入射するＥＵＶ放射の約８４％を透過する。６０ｎｍのＳｉ膜は入射するＥＵＶ放射の約９０％を透過する。
【００６６】
[0073]  一実施形態において、膜層４５は、膜アセンブリ８０をリソグラフィ装置１００のパターニングデバイスＭＡに固定する時及びリソグラフィ装置１００の使用中に機械的に安定する充分な厚さである。一実施形態において、膜層４５の厚さは少なくとも約１０ｎｍであり、任意選択的に少なくとも約２０ｎｍであり、任意選択的に少なくとも約３５ｎｍである。一実施形態において、膜層４５の厚さは約５５ｎｍである。
【００６７】
[0074]  図８に示すように、一実施形態において、スタック４０は取付基板５１を備えている。膜層４５は支持基板４１と取付基板５１との間にある。取付基板５１は自己支持型である、すなわち、自重を支持することができる。取付基板５１は、他の物体によって支持されない場合であっても、その形状を保持するように選択され得る場合。取付基板５１は、例えばスタック４０に適用されてスタックの形状をとる（すなわちスタックと一致する）材料のキャッピング層とは異なる。この層は、スタック４０に適用されない場合に自重を支持しない。
【００６８】
[0075]  取付基板５１の材料は特に限定されない。一実施形態において取付基板５１は、支持基板４１をエッチングするため使用されるのと同一のエッチャントを用いてエッチングできる（がこれに限定されない）材料から形成される。一実施形態において、取付基板４１はシリコンを含む。取付基板５１は、支持基板４１の形状に対応した形状を有する。一実施形態において、取付基板５１は支持基板４１の直径と同様又は同一の直径を有する。
【００６９】
[0076]  取付基板５１の厚さは特に限定されない。例えば一実施形態において、取付基板５１の厚さは少なくとも３００μｍであり、任意選択的に少なくとも４００μｍである。一実施形態において、取付基板５１の厚さは最大で１，０００μｍであり、任意選択的に最大で８００μｍである。一実施形態において、取付基板５１の厚さは最大で６００μｍであり、任意選択的に最大で４００μｍである。一実施形態において、取付基板５１の厚さは約４００μｍである。一実施形態において、取付基板５１の厚さは支持基板４１の厚さと同様である。
【００７０】
[0077]  取付基板５１は、相互に移動しないように支持基板４１及び膜層５５に接続されている。一実施形態において取付基板５１は、膜アセンブリ８０の膜を少なくとも部分的に形成するスタックの層に直接取り付けられている。例えば一実施形態において、取付基板５１は、膜層４５又は上方キャッピングフィルム４６に直接取り付けられている。しかしながら代替的な実施形態では、スタック４０は接着層４７（図８に示されている）を備えている。接着層４７は膜層４５と取付基板５１との間にある。取付基板５１は接着層４７に取り付けられている。
【００７１】
[0078]  一実施形態において、この方法は、支持基板４１と取付基板５１との間に膜層４５を備えたスタック４０を提供するように、取付基板５１を直接又は間接的に膜層４５に接合することを含む。一実施形態において、取付基板５１は膜層４５に直接接合される。代替的な実施形態において、取付基板５１は膜層４５に間接的に接合される。例えば取付基板５１は、上方キャッピングフィルム４６、接着層４７、又は別の層のような中間層を介して、膜層４５に間接的に接合できる。一実施形態において、支持基板４１は、ウェーハ接合技法を用いることによって取付基板５１に又は中間キャッピングフィルムに接合される。取付基板５１をスタック４０の残り部分に取り付ける／接合する方法は、特に限定されない。例えば、半導体業界において既知である任意のウェーハ接合方法を用いて取付基板５１を取り付けてスタック４０を形成することができる。
【００７２】
[0079]  一実施形態において、支持基板４１及び／又は取付基板５１は研摩されている。スタック４０は上側及び下側を有する。上側は、図においてスタック４０の上部に示されている。下側は、図においてスタック４０の下部に示されている。一実施形態において、支持基板４１は上側及び下側の双方が研摩されている。しかしながら、必ずしもそうとは限らない。一実施形態において、支持基板４１は上側及び下側のうち一方だけが研摩されている。一実施形態において、支持基板４１は、研削（ｇｒｉｎｄｉｎｇ）及び／又は研摩、又は他の薄化法（ｔｈｉｎｎｉｎｇ  ｍｅｔｈｏｄ）によって薄化される。
【００７３】
[0080]  図９に示されているように、一実施形態において膜アセンブリ８０を製造するための方法は、スタック４０の下側から膜層４５を除去することを含む。一実施形態において、スタック４０の下側から膜層４５を除去するステップは更に、スタック４０の下側から、下方犠牲層４３、下方キャッピングフィルム４４、上方キャッピングフィルム４６、及び／又は接着層４７を除去することを含む。むろん、これらの層のうち１つ以上が提供されていないか又はスタック４０の下側に提供されていない場合、スタック４０の下側から層を除去するステップは必要ない。
【００７４】
[0081]  一実施形態において、スタック４０の下側から膜層４５を除去するステップは、例えばドライエッチングプロセスのようなエッチングプロセスによって実行される。一実施形態において、ドライエッチングプロセスは、膜層４５をイオン衝撃に暴露して、暴露面から膜層４５の部分を取り除くことを含む。一実施形態においてイオンは、例えばテトラフルオロメタン（ＣＦ４）のようなフッ化炭素等、プラズマによるものである。図９に示すように、ドライエッチングプロセスは、スタック４０の下側において支持基板４１の酸化層４２に到達したら停止する。スタック４０の下側に酸化層４２が存在しない場合、ドライエッチングプロセスは、スタック４０の下側において支持基板４１に到達したら停止する。
【００７５】
[0082]  図１０に示されているように、一実施形態において、膜アセンブリ８０を製造するための方法は、スタック４０の下側から酸化層４２を除去することを含む。一実施形態において、酸化層４２はウェットエッチングプロセスを用いて除去される。例えば一実施形態において、エッチャントは緩衝酸化物エッチのようなウェットエッチャントとすればよい。エッチングプロセスは、スタック４０の下側において支持基板４１の非酸化層が露出したら停止する。
【００７６】
[0083]  図１５に示されているように、一実施形態において、支持基板４１は内側領域７１及び第１の境界領域７２を備えている。境界領域７２は内側領域７１の周囲にある。内側領域７１及び境界領域７２は支持基板４１の面内にある。一実施形態において、境界領域７２は支持基板４１の面内で内側領域７１を取り囲む。
【００７７】
[0084]  図１６に示されているように、一実施形態において、膜アセンブリ８０を製造するための方法は、支持基板４１の内側領域７１を選択的に除去することを含めてスタック４０を処理して膜アセンブリ８０を形成するステップを含む。例えば、選択的な除去は支持基板４１をエッチングすることを含み得る。支持基板４１の一部は、膜アセンブリ８０の支持体８１を形成する（図１９に示されている）。支持体８１は膜アセンブリ８０の膜を保持する。支持体８１は、少なくとも部分的に支持基板４１によって形成されている。支持体８１を膜アセンブリキャリアと呼ぶことができる。支持体８１は、少なくとも部分的に支持基板４１の境界領域７２から形成されている。
【００７８】
[0085]  図１１に示されているように、一実施形態において、支持基板４１の内側領域７１を選択的に除去するステップは、少なくともスタック４０の下面にエッチマスク層５６を形成することを含む。一実施形態において、エッチマスク層５６はスタック４０の上部及び下部の双方に適用される。一実施形態において、エッチマスク層５６は支持基板４１の境界領域７２に対応する。一実施形態において、支持基板４１の内側領域７１を選択的に除去するステップは、支持基板４１の内側領域７１を異方性エッチングすることを含む。
【００７９】
[0086]  エッチマスク層５６は、スタック４０の下側から支持基板４１をエッチングするプロセスのためのエッチバリアとして使用される。一実施形態において、エッチマスク層５６は、最初にスタック４０の上面及び下面の双方をエッチマスク層５６で覆うことによって提供される。
【００８０】
[0087]  一実施形態において、エッチマスク層５６はアモルファス窒化ケイ素（例えばａ−Ｓｉ３Ｎ４又はＳｉＮ）を含む。エッチマスク層５６は、支持基板４１の内側領域７１を選択的に除去するため使用される手段に対して、例えばウェットエッチングにより実行される場合はエッチング液に対して耐性がある。
【００８１】
[0088]  一実施形態においてこの方法は、エッチマスク層５６を選択的に除去することを含む。図１２に示されているように、一実施形態において、エッチマスク層５６を選択的に除去するステップは、スタック４０の上側及び下側にフォトレジスト層５７を塗布することを含む。一実施形態において、フォトレジスト層５７は約３μｍの厚さを有する。一実施形態において、フォトレジスト層５７はスプレーコーティング法によって塗布される。フォトレジスト層５７は、エッチマスク層５６を選択的に除去するため使用されるエッチングプロセスからスタック４０を保護するように構成されている。
【００８２】
[0089]  図１３に示されているように、一実施形態において、エッチマスク層５６を選択的に除去するステップは、フォトレジスト層５７の選択された領域（例えば支持基板４１の内側領域７１に対応する）を露光することを含む。この露光プロセスは、膜アセンブリエリアを画定するように構成されている。一実施形態では、単一の支持基板に対して複数の膜アセンブリエリアが画定され得る。単一の支持基板４１を用いて複数の膜アセンブリ８０を形成することができる。
【００８３】
[0090]  図１３に示されているように、一実施形態において、フォトレジスト層５７上へ放射される光にパターン付与するように露光マスク６０が提供される。露光マスク６０はマスク開口６１を含む。マスク開口６１は、支持基板４１の内側領域７１に対応した領域又はエリアを画定する。支持基板４１の内側領域７１は、ＵＶ放射が透過できる、支持体８１が存在しない膜を有する膜アセンブリ８０の領域に対応する。
【００８４】
[0091]  図１３に示すように、放射源６２が提供される。放射源６２は、露光マスク６０のマスク開口６１を通してフォトレジスト層５７を照射する。図１３に示すように、フォトレジスト層５７の露光領域５５が形成される。
【００８５】
[0092]  図１３に示すように、一実施形態においてこの方法は、フォトレジスト層５７の露光領域５５を除去することを含む。一実施形態において、露光領域５５は溶解する。エッチマスク層５６を選択的に除去するプロセスにおいて、ポジティブマスク又はネガティブマスクのいずれかを使用できることに留意すべきである。
【００８６】
[0093]  図１３に示すように、一実施形態においてこの方法は、露光領域５５が除去された（例えば溶解された）場所に対応した領域でエッチマスク層５６をエッチングすることを含む。露光領域が除去されると、その場所にエッチ開口が生成される。エッチ開口に対応する領域でエッチマスク層５６が除去される。エッチ開口は、スタック４０からエッチマスク層５６が除去される領域内に延出している。一実施形態において、この方法はエッチマスク層５６をドライエッチングすることを含む。
【００８７】
[0094]  上述のように、一実施形態においてスタック４０は、リソグラフィプロセス及びドライエッチングプロセスを用いて構造化される。あるいは一実施形態において、代替的な構造化方法を用いてスタック４０の表面を構造化する。図１４は、露光エリアの現像及びエッチングの後のスタック４０を示す。
【００８８】
[0095]  図１５に示されているように、一実施形態において、膜アセンブリ８０を製造するための方法はフォトレジスト層５７を除去することを含む。エッチマスク層５６を選択的に除去するステップが完了した後、フォトレジスト層５７はもはや必要ない。フォトレジスト層５７は、以降のプロセスステップを妨害しないように除去することができる。
【００８９】
[0096]  図１６〜図１８は、本発明の一実施形態に従った、ＥＵＶリソグラフィ用の膜アセンブリ８０を製造するための方法の段階を概略的に示す。一実施形態では、ＫＯＨのようなウェットエッチャントを用いて支持基板４１の内側領域７１を選択的に除去する。従って、一実施形態では、エッチマスク層５６はウェットエッチャントに対して化学的に耐性がある。ＴＭＡＨ（水酸化テトラメチルアンモニウム）及びＥＤＰ（エチレンジアミン及びピロカテコールの水溶液）のような他のウェットエッチャントも使用することができる。
【００９０】
[0097]  図１６は、支持基板４１の内側領域７１を選択的に除去するステップの後のスタック４０を示す。酸化層４２はウェットエッチングステップから膜を保護する。
【００９１】
[0098]  支持基板４１の内側領域７１を選択的に除去するステップによって、製造中に膜アセンブリ８０が損傷する可能性がある。製造方法のこの段階において、スタック４０は特に薄い。支持基板４１の内側領域７１が選択的に除去された場合、スタック４０は、（内側領域７１が除去された）極めて薄い部分と、（支持基板４１の境界領域７２が除去されていない支持体８１に対応する）薄い部分との混合物を含む。この結果、スタック４０に機械的応力が生じ得る。スタック４０は破壊するか、又は他の望ましくない損傷を受ける可能性がある。
【００９２】
[0099]  スタック４０が取付基板５１を含むことを提供することにより、ウェットエッチャントを用いて支持基板４１の内側領域７１を選択的に除去する際に、他の機械的保護をスタック４０に与える必要がなくなる。取付基板５１を提供することにより、取付基板５１は、支持基板４１の内側領域７１を選択的に除去するステップの間にスタック４０を機械的に保護する。
【００９３】
[00100]  比較例として、支持基板４１をエッチングするステップ中に機械的保護をスタック４０に（スタック表面全体に又は局所的に）与えるため機械的保護材料を使用することができる。そのような機械的保護材料が層としてスタック４０に追加される場合、機械的保護材料の層は後の段階でスタック４０から除去しなければならない。酸化物質のような除去物質を用いて機械的保護材料を除去できる。しかしながら、除去物質を用いて機械的保護材料を除去する場合、膜アセンブリ８０の膜にあまり均一でない損傷が加わることがある。例えば上方キャッピングフィルム４６又は膜層４５の酸化は、膜に酸素原子を追加するので、膜が一部で厚くなる可能性がある。この酸化はＥＵＶ放射の吸収を増大させる。
【００９４】
[00101]  取付基板５１を提供することによって、膜アセンブリ８０の膜は、より均一となり、より制御された形状を有することが予想される。これは、除去物質を用いて機械的保護材料を除去するステップが必要なくなるからである。これによって膜アセンブリ８０の結像特性が改善し、例えばＥＵＶ放射の吸収レベルが低下すると共に、膜アセンブリがいっそう均一になることが予想される。
【００９５】
[00102]  一実施形態において、支持基板４１の内側領域７１をエッチングするため使用されるエッチャントはＫＯＨである。ＫＯＨエッチングプロセスにおいて機械的保護用の層を提供することの欠点は、除去するのが難しいことである。酸化物質のような除去物質を用いて機械的保護用の層を除去すると、膜アセンブリ８０の機能性が劣化する。一実施形態では、処理において機械的保護用の層は必要ない。本発明の一実施形態では、膜アセンブリ８０に対する酸化物質の影響が回避されることが予想される。これは、機械的保護層がもはや必要なくなるからである。これにより、既知のプロセスを用いて製造された膜アセンブリに比べて、良好な品質の、再生可能かつ均一な膜アセンブリ８０が得られる。
【００９６】
[00103]  図１７に示すように、膜に隣接して存在する酸化層４２のような層は任意の適切な方法によって除去される。この結果、膜は解放される。
【００９７】
[00104]  図１７に示すように、一実施形態において、スタック４０は下方犠牲層４３及び／又は接着層４７を備えている。下方犠牲層４３及び／又は接着層４７は、膜の下部に存在する支持基板４１の酸化層４２のような任意の層を選択的に除去する間、膜層４５及び任意のキャッピングフィルムを保護する。
【００９８】
[00105]  図１８は、例えばエッチングによって酸化層４２、下方犠牲層４３、酸化層５２、及び接着層４７を除去するステップの後のスタック４０を概略的に示す。
【００９９】
[00106]  一実施形態において、膜アセンブリ８０を製造するための方法は、支持基板４１の内側領域７１を選択的に除去することを含む。この結果、膜アセンブリ８０は、膜層４５から形成された膜及びこの膜を保持する支持体８１を含む。支持体８１は支持基板４１の境界領域７２から形成されている。
【０１００】
[00107]  支持体８１は、膜アセンブリ８０の膜の機械的安定性を改善する。これによって、膜アセンブリ８０を損傷することなく膜アセンブリ８０の梱包及び輸送が容易になる。また、これによって、膜アセンブリ８０を損傷することなく、膜アセンブリ８０をフレームによってパターニングデバイスＭＡに取り付けることが容易になる。
【０１０１】
[00108]  一実施形態において、膜アセンブリ８０の支持体８１は、膜アセンブリ８０をパターニングデバイスＭＡに接続するフレームに接続されるよう構成されている。フレームは膜アセンブリ８０の膜に直接取り付ける必要はない。フレームは膜アセンブリ８０の支持体８１に取り付けることができる。これによって、膜アセンブリ８０をパターニングデバイスＭＡに装着するプロセス中に膜アセンブリ８０の膜が損傷する確率が低下する。
【０１０２】
[00109]  図１５に示すように、一実施形態において、取付基板５１はカバー領域９１及び第２の境界領域９２を備えている。一実施形態において、スタック４０を処理するステップは、少なくとも取付基板５１のカバー領域９１を除去することを含む。
【０１０３】
[00110]  図１５から図１６への移行に示されているように、一実施形態においてスタック４０を処理するステップは、取付基板５１の第２の境界領域９２が所定位置に残るように取付基板５１のカバー領域９１を選択的に除去することを含む。図１５に示すように、一実施形態において取付基板５１のカバー領域９１は、平面視で見た場合、支持基板領域４１の内側領域７１と実質的に対応する。平面視は、支持基板４１の面に対して垂直な方向でスタック４０を見ることを意味する。
【０１０４】
[00111]  しかしながら、取付基板５１のカバー領域９１の形状は支持基板４１の内側領域７１に対応する必要はない。カバー領域９１の形状／パターンは特に限定されない。図１８及び図１９に示されているように、カバー領域９１を選択的に除去するステップの後に残っている第２の境界領域９２は支持体８１の一部を形成する。膜アセンブリ８０の支持体８１の一部を形成する第２の境界領域９２は、支持体８１の機械的安定性を向上させる。
【０１０５】
[00112]  一実施形態において、支持基板４１の内側領域７１の選択的な除去と、少なくとも取付基板５１のカバー領域９１の除去は、同時に実行される。内側領域７１及びカバー領域９１は、例えば同じエッチャントを用いて、同じ処理ステップで除去することができる。従って、支持基板４１の内側領域７１を選択的に除去するステップ中にスタック４０に機械的安定性を与える取付基板５１を除去するための追加プロセスステップを提供する必要はない。本発明の一実施形態は、膜アセンブリ８０の製造に要する時間の短縮を達成することが予想される。
【０１０６】
[00113]  一実施形態において、支持基板の内側領域７１の選択的な除去はエッチャントを用いて実行される。一実施形態において、少なくとも取付基板５１のカバー領域９１の除去は同じエッチャントを用いて実行される。従って、支持基板４１の内側領域７１及び取付基板５１を除去するために異なるエッチャントを提供する必要はない。従って、本発明の一実施形態は膜アセンブリ８０を製造するコストの削減を達成すると予想される。
【０１０７】
[00114]  一実施形態において、支持基板４１は化学組成を有し、取付基板５１は同じ化学組成を有する。従って、同じエッチャントを用いて支持基板４１及び取付基板５１の部分を除去することができる。
【０１０８】
[00115]  一実施形態において、取付基板５１の平均厚さは支持基板４１の平均厚さの２０％以内（任意選択的に１０％以内）である。一実施形態において、取付基板５１及び支持基板４１の平均厚さは実質的に同じである。しかしながら、厚さが同じである必要はない。厚さが同じである場合、取付基板５１を充分にエッチングするには支持基板４１とほぼ同じ時間を要する。しかしながら、必ずしもそうとは限らない。酸化層４２、５２等の層を提供することで、取付基板５１又は支持基板４１の充分な厚さがエッチングされたらエッチングプロセスを停止できるからである。
【０１０９】
[00116]  取付基板５１のカバー領域９１を選択的に除去する（第２の境界領域９２を残す）ことを提供することにより、取付基板５１の厚さは膜アセンブリ８０における支持体８１の全厚の一部となる。これは図１９に示されている。従って、支持体８１又は膜アセンブリ８０の機械的安定性を低下させることなく、支持基板４１及び取付基板５１の厚さを低減することができる。
【０１１０】
[00117]  膜アセンブリ８０の膜が使用中に直線状かつ平坦になるように、製造プロセス中に膜スタック（膜アセンブリ８０の膜になる）にはプレテンション（ｐｒｅ−ｔｅｎｓｉｏｎ）が生成される。プレテンションが加えられない場合、膜は不必要にゆるくなるか又はしわになる可能性がある（しわは不均一な膜厚を引き起こす）。ゆるいか又は不均一な厚さの膜は、結像特性が悪化する可能性がある。しかしながら、プレテンションが高すぎる場合、膜はもろくなり、壊れやすくなる恐れがある。従って、スタック４０の製造プロセスにおけるプレテンションをターゲット範囲内に制御することが望ましい。
【０１１１】
[00118]  一実施形態において、第２の境界領域９２は、膜アセンブリ８０の膜に加えられるプレテンションを維持することに役立つ。
【０１１２】
[00119]  一実施形態において、支持基板４１の平均厚さと取付基板５１の平均厚さの和は少なくとも７００μｍである。平均厚さの和が少なくとも７００μｍであることを提供することにより、支持体８１は良好な安定性を有し、任意のプレテンションを維持する比較的ロバストな膜アセンブリ８０を提供する。
【０１１３】
[00120]  薄い基板（４００μｍ）を使用すると、生じる応力のために基板は曲がり／湾曲し、ウェーハ接合プロセスにおいて問題を引き起こす可能性がある。そのような曲げを回避するため、一実施形態において支持基板４１は、７２０μｍ等の標準的なウェーハ厚さを有するウェーハが選択される。支持基板４１上に層のスタックが堆積され、より薄い（４００μの厚さ等）取付基板５１を用いてウェーハ接合が実行される。ウェーハ接合ステップの後、標準的なウェーハ薄化プロセス（研削、エッチング、又は他の標準的なウェーハ薄化方法等）を用いて、支持基板４１も４００μｍまで薄化することができる。接合した基板４１及び５１の更なる処理ステップは、本明細書に更に記載されるものと同一とすればよい。
【０１１４】
[00121]  一実施形態において、リソグラフィ装置用の膜アセンブリを製造するための方法が提供される。この方法は、少なくとも６００μｍ、好ましくは少なくとも７００μｍの平均厚さを有する支持基板４１に膜層を提供することと、膜層が提供された支持基板４１に５００μｍ未満の平均厚さを有する取付基板５１をウェーハ接合してスタックを形成することであって、膜層は支持基板４１と取付基板５１との間に封止される、ことと、その後、取付基板５１に接合された支持基板４１を５００μｍ未満の支持基板４１の平均厚さまで薄化することと、を含む。
【０１１５】
[00122]  好ましくは、実質的に対称的なスタックを形成するため、支持基板４１の厚さ及び取付基板５１の厚さは実質的に等しい。それにより、以降の処理ステップにおいて、より短く高効率な基板エッチングプロセスが提供されるからである。本明細書において「実質的に等しい」とは、支持基板４１の厚さ及び取付基板５１の厚さがわずかに異なる可能性があることを意味し、例えば支持基板４１の平均厚さは取付基板５１の平均厚さに比べて、最大で２０％大きく、好ましくは最大で１０％大きく、より好ましくは最大で５％大きい場合がある。逆に、支持基板４１の平均厚さは取付基板５１の平均厚さよりも小さい場合がある。
【０１１６】
[00123]  一実施形態において、支持基板４１の平均厚さは最大で５００μｍであり、任意選択的に４００μｍである。一実施形態において、取付基板５１の平均厚さは最大で５００μｍであり、任意選択的に４００μｍである。各々の厚さが最大で５００μｍ（例えば４００μｍ）である２枚の基板を提供することによって、基板をエッチングするのに要する時間が短縮される。従って、支持基板４１の内側領域７１（及び取付基板５１のカバー領域９１）を選択的に除去するプロセスに必要な時間期間が短縮される。本発明の一実施形態は、膜アセンブリ８０の製造に要する時間の短縮を達成すると予想される。
【０１１７】
[00124]  しかしながら、取付基板５１の第２の境界領域９２が膜アセンブリ８０における支持体８１の一部を形成する必要はない。一実施形態において、取付基板５１の第２の境界領域９２はカバー領域９１と共に除去される。
【０１１８】
[00125]  上述のように、一実施形態において、スタックは支持基板４１と膜層４５との間に下方キャッピングフィルム４４を備えている。下方キャッピングフィルム４４は膜アセンブリ８０の膜の一部を形成する。更に、一実施形態において、スタック４０は膜層４５と取付基板５１との間に上方キャッピングフィルム４６を備え、上方キャッピングフィルム４６は膜アセンブリ８０の膜の一部を形成する。しかしながら、必ずしもそうとは限らない。
【０１１９】
[00126]  一実施形態において、スタック４０は下方キャッピングフィルム４４又は上方キャッピングフィルム４６を備えていない。代替案として、下方キャッピングフィルム４４及び／又は上方キャッピングフィルム４６はプロセスフローの終了時に膜層４５に適用することができる。これによって、膜のキャッピングの組み合わせが可能となり、最後のプロセスステップの１つにおいて放出層（ｅｍｉｓｓｉｖｅ  ｌａｙｅｒ）の機能性が追加される。
【０１２０】
[00127]  特に、一実施形態においてこの方法は、支持基板４１の内側領域７１の選択的な除去の後に露出した膜層４５の表面に、下方（すなわち下部）キャッピングフィルム４４を適用することを含み、下方キャッピングフィルム４４が膜アセンブリ８０の膜の一部を形成するようになっている。同様に、一実施形態においてこの方法は、取付基板５１のカバー領域９１の選択的な除去の後に露出した膜層４５の表面に、上方（すなわち上部）キャッピングフィルム４６を適用することを含み、上方キャッピングフィルム４６が膜アセンブリ８０の膜の一部を形成するようになっている。一実施形態において、膜（又は膜スタック）は３つの層、すなわち膜層４５、下方キャッピングフィルム４４、及び上方キャッピングフィルム４６を備えている。しかしながら、膜が３つの層を備える必要はない。例えば一実施形態において、膜は１つのみの層、すなわち膜層４５のみを備えている。一実施形態において、膜は２つ、４つ、又は５つの層（すなわち膜スタック）を備えている。
【０１２１】
[00128]  図２０〜図２９は、膜アセンブリ８０を製造する代替的な方法のプロセスステップを示す。図２０は、図１１に示されるステップに続くものである。図２０に示すように、一実施形態においてエッチマスク層５６はスタック４０の上側から除去される。従ってエッチマスク層５６は、支持基板４１の内側領域７１を選択的に除去するステップの間に取付基板５１を保護しない。
【０１２２】
[00129]  図２１に示されているように、一実施形態においてこの方法は、フォトレジスト層５７をスタック４０の下側に塗布せずにスタック４０の上側に塗布することを含む。スタック４０の上側は、取付基板５１が位置決めされている場所に対応する。スタック４０の下側は、支持基板４１が位置決めされている場所に対応する。
【０１２３】
[00130]  図２２に示されているように、フォトレジスト層５７は続いてスタック４０の下側に塗布される。従って、一実施形態において、フォトレジスト層５７を塗布するステップは２段階プロセスとして実行される。１段階では、フォトレジスト層は、エッチマスク層５６で覆われていないスタック４０のセクションに塗布される。その後の段階では、フォトレジスト層５７はエッチマスク層５６の表面に塗布される。
【０１２４】
[00131]  図２３に示されているステップは図１３に示したステップに対応する。露光ステップの間、フォイルマスクを用いて、膜アセンブリ８０の膜になるエリアを画定することができる。このステップは図１３に関して記載したステップと同様であるので、これ以上詳しく説明しない。
【０１２５】
[00132]  図２４及び図２５は図１４に示した段階に対応する。具体的には、図２４に示すように露光エリアが現像され、次いで図２５に示すようにエッチマスク層５６がエッチングされる。これらのプロセスは図１３及び図１４に関連付けて上述したプロセスと同様であるので、これ以上詳しく説明しない。
【０１２６】
[00133]  図２６に示されているように、次いでフォトレジスト層５７を、図１５に関連付けて上述したように除去する。スタック４０の上側からフォトレジスト層５７を除去するだけで済むように、フォトレジスト層５７はスタック４０の上側にのみ塗布した。
【０１２７】
[00134]  図２７は、支持基板４１の内側領域７１を選択的に除去するプロセスの後のスタック４０を示す。図２７に示されているように、取付基板５１の非酸化層全体がエッチングステップ中に除去されている。具体的には、取付基板５１のカバー領域９１及び第２の境界領域９２が除去されている。従って、取付基板５１は膜アセンブリの支持体８１の一部を形成しない。一実施形態では、取付基板５１が支持体８１の一部を形成する必要がないように、支持基板４１の平均厚さは少なくとも７００μｍである。支持基板４１だけで、膜アセンブリ８０の支持体８１に充分な機械的強度を与えることができる。
【０１２８】
[00135]  図２８に示されているように、一実施形態においてこの方法は、スタック４０にフォトレジスト５８を塗布することを含む。フォトレジスト５８は、スタック４０に剛性を加えるため塗布される。これは、酸化層４２、５２を選択的に除去するステップの間に役立つ。フォトレジスト５８を塗布するステップは、本発明の任意の実施形態に対して等しく適用可能である。
【０１２９】
[00136]  図２９に示されているように、一実施形態においてこの方法は、膜アセンブリ８０を生成するように、スタック４０からフォトレジスト５８を除去することを含む。
【０１３０】
[00137]  図１９は完成した膜アセンブリ８０を概略的に示す。膜アセンブリ８０は、膜の少なくとも一部を形成する膜層４５を備えている。膜アセンブリは、膜に機械的支持を与える支持体８１を備えている。一実施形態において、膜アセンブリ８０は更にエッジセクション８２を備えている。一実施形態において、この方法は、膜を備えた支持体８１をエッジセクション８２から分離するように、支持体８１とエッジセクション８２との間で膜層４５を破壊することを含む。
【０１３１】
[00138]  一実施形態において、膜アセンブリ８０は、ペリクルとして又は動的ガスロックの一部として適用される。あるいは膜アセンブリ８０は、識別等の他のろ過（ｆｉｌｔｒａｔｉｏｎ）エリアにおいて、又はビームスプリッタのために適用することができる。図３４に示されている膜アセンブリ８０はこれによって生成される。
【０１３２】
[00139]  図３０〜図４５は、代替的な実施形態に従った膜アセンブリを製造する方法の段階を概略的に示す。このタイプの実施形態では、支持基板４１の内側領域７１の選択的な除去に先立って、支持基板４１は、第１の境界領域７２の周りの第１のブリッジ領域７３及び第１のブリッジ領域７３の周りの第１のエッジ領域７４を更に備えている（例えば図３３を参照のこと）。スタック４０の処理は、第１のブリッジ領域７３の第１の部分７３Ａを選択的に除去して第１のブリッジを形成することを含む。スタック４０の処理は更に、第１のブリッジを切断又は破壊することによって膜アセンブリ８０から第１のエッジ領域７４を分離することを含む。一実施形態では、取付基板５１のカバー領域９１の除去に先立って、取付基板５１は、カバー領域９１、カバー領域９１の周りの第２の境界領域９２、第２の境界領域９２の周りの第２のブリッジ領域９３、及び第２のブリッジ領域９３の周りの第２のエッジ領域９４を備えている（例えば図３３を参照のこと）。スタックの処理は、第２のブリッジ領域９３の第１の部分９３Ａを選択的に除去して第２のブリッジを形成することを含む。スタックの処理は更に、第２のブリッジを切断又は破壊することによって膜アセンブリ８０から第２のエッジ領域９４を分離することを含む。一実施形態において、第１のブリッジの切断又は破壊は第２のブリッジの切断又は破壊と同時に実行される。
【０１３３】
[00140]  一実施形態において、スタック４０は、図３０に示されているように支持基板４１から開始して形成される。図７に示し上述したスタック４０とは異なり、支持基板４１は酸化層４２を有するものとして図示されていないが、この層は所望の場合には提供することができる。例えば、以下で検討される下方エッチバリア１４４はそのような酸化層を含み得る。スタック４０は、下方キャッピングフィルム４４、膜層４５、及び上方キャッピングフィルム４６を備えている。下方キャッピングフィルム４４、膜層４５、及び上方キャッピングフィルム４６は、図１〜図２９の実施形態のいずれかを参照して上述した様式のいずれかに構成され得る。スタック４０は、下方エッチバリア１４４及び上方エッチバリア１４６を備えている。一実施形態において、下方エッチバリア１４４は、図１〜図２９の実施形態を参照して上述した酸化層４２及び犠牲層４３の一方又は双方を備えるか又はそれから成ることができる。下方エッチバリア１４４は他の層を含み得る。
【０１３４】
[00141]  一実施形態において、上方エッチバリア１４６は膜層４５よりも上に提供される。任意選択的に、上方エッチバリア１４６は、膜層４５又は上方キャッピングフィルム４６（提供される場合）よりも上にあってこれと接触している。一実施形態において、下方エッチバリア１４４は膜層４５よりも下に提供される。任意選択的に、下方エッチバリア１４４は、膜層４５又は下方キャッピングフィルム４４（提供される場合）よりも下にあってこれと接触している。上方エッチバリア１４６及び下方エッチバリア１４４の双方が提供される場合、膜層４５の一部を間に挟む少なくとも上方エッチバリア１４６の一部及び下方エッチバリア１４４の一部は、膜アセンブリ８０の処理中に除去されて、膜層４５を解放し、膜を形成する。上方エッチバリア１４６及び下方エッチバリア１４４の一方だけが提供される場合、少なくとも上方エッチバリア１４６又は下方エッチバリア１４４の一部は処理中に除去されて、膜層４５を解放し、膜を形成する。
【０１３５】
[00142]  一実施形態において、上方エッチバリア１４６及び下方エッチバリア１４４の各々は、実質的に等しい引張力又は圧縮力を膜層４５に加えるように構成されている。
【０１３６】
[00143]  一実施形態において、上方エッチバリア１４６の厚さの少なくとも５０％（任意選択的に少なくとも８０％、任意選択的に少なくとも９０％、任意選択的に少なくとも９５％、任意選択的に少なくとも９８％、任意選択的に少なくとも９９％）は、下方エッチバリア１４４の厚さの少なくとも５０％（任意選択的に少なくとも８０％、任意選択的に少なくとも９０％、任意選択的に少なくとも９５％、任意選択的に少なくとも９８％、任意選択的に少なくとも９９％）と同じ化学組成を有する。一実施形態において、上方エッチバリア１４６の厚さは、下方エッチバリア１４４層の厚さと、５０％未満（任意選択的に２０％未満、任意選択的に１０％未満、任意選択的に５％未満、任意選択的に２％未満、任意選択的に１％未満）異なる。従って膜層４５は、上方エッチバリア１４６及び下方エッチバリア１４４によって対称的に支持されている。
【０１３７】
[00144]  少なくとも１つの膜層４５を対称的に支持することによって、膜層４５の各側に同一又は同様の引張力又は圧縮力が加えられることが保証される。不平衡な力による膜層４５の歪みは軽減される。更に、以下の具体例に関連して記載するように、下方エッチバリア１４４及び上方エッチバリア１４６の８０％以上がオルトケイ酸テトラエチル（ＴＥＯＳ）を含む場合、代替的な材料（熱酸化物等）に比べて、加えられる力は著しく小さい圧縮力を含むか、又は引張力を含み得る。圧縮力又は引張力の軽減は、そうでない場合に膜層４５の解放後に発生し得る膜層４５のしわ又はけばだった質感を低減させる。従って歩留まりを増大させることができる。
【０１３８】
[00145]  一実施形態において、上方エッチバリア１４６は異なる組成の複数の層を含む。一実施形態において、複数の層のうち最も厚いものは、ＬＰＣＶＤ又はＰＥＣＶＤを用いて形成されたオルトケイ酸テトラエチル（ＴＥＯＳ）を含む。一実施形態において、下方エッチバリア１４４は異なる組成の複数の層を含む。一実施形態において、複数の層のうち最も厚いものは、ＬＰＣＶＤ又はＰＥＣＶＤを用いて形成されたオルトケイ酸テトラエチル（ＴＥＯＳ）を含む。
【０１３９】
[00146]  一実施形態において、下方エッチバリア１４４は、第１の下方エッチバリア層、第２の下方エッチバリア層、及び第３の下方エッチバリア層を順番に含む。第１の下方エッチバリア層は支持基板４１に最も近い。一実施形態において、第１の下方エッチバリア層は、第２及び第３の下方エッチバリア層よりも薄く、支持基板４１の領域を除去するための除去プロセス（例えばＫＯＨ、又はＴＭＡＨ（水酸化テトラメチルアンモニウム）のエッチ）に対するエッチストプ層として機能するように構成されている。一実施形態において、第１の下方エッチバリア層は窒化ケイ素を含む。窒化ケイ素の層は、７５０〜９００℃の範囲内の温度、例えば８５０℃で、ＬＰＣＶＤを用いて形成することができる。あるいは、窒化ケイ素の層はＰＥＣＶＤを用いて形成できる。一実施形態において、窒化ケイ素の層は約２〜１０ｎｍの厚さを有する。一実施形態において、第２の下方エッチバリア層はオルトケイ酸テトラエチル（ＴＥＯＳ）層を含む。ＴＥＯＳ層は、例えば７２５℃におけるＬＰＣＶＤ、又はＰＥＣＶＤを用いて形成することができる。一実施形態において、ＴＥＯＳ層は約５００ｎｍの厚さを有する。一実施形態において、第３の下方エッチバリア層は犠牲層である。一実施形態において、第３の下方エッチバリア層の組成は、選択的エッチングによって膜層４５の下方キャッピングフィルム４４を除去することなく第３の下方エッチバリア層を除去できるように選択される。一実施形態において、第３の下方エッチバリア層はアモルファスシリコン層を含む。一実施形態において、アモルファスシリコン層は、約５００〜６２０℃の範囲内の温度、例えば約５６０℃で、ＬＰＣＶＤを用いて形成される。あるいは、アモルファスシリコン層はＰＥＣＶＤを用いて形成される。一実施形態において、第３の下方エッチバリア層は約３０ｎｍの厚さである。
【０１４０】
[00147]  一実施形態において、上方エッチバリア１４６は、第１の上方エッチバリア層及び第２の上方エッチバリア層を備えている。第１の上方エッチバリア層は膜層４５に最も近い。一実施形態において、第１の上方エッチバリア層は犠牲層である。一実施形態において、第１の上方エッチバリア層の組成は、選択的エッチングによって上方キャッピングフィルム４６を除去することなく第１の上方エッチバリア層を除去できるように選択される。一実施形態において、第１の上方エッチバリア層はアモルファスシリコン層を含む。一実施形態において、アモルファスシリコン層は、約５００〜６２０℃の範囲内の温度、例えば約５６０℃で、ＬＰＣＶＤを用いて形成される。あるいは、アモルファスシリコン層はＰＥＣＶＤを用いて形成される。一実施形態において、第１の上方エッチバリア層は約３０ｎｍの厚さである。一実施形態において、第１の上方エッチバリア層の上に位置決めされた第２の上方エッチバリア層はＴＥＯＳを含む。ＴＥＯＳは、例えば７２５℃におけるＬＰＣＶＤ、又はＰＥＣＶＤを用いて形成することができる。一実施形態において、第２の上方エッチバリア層は約５００ｎｍの厚さを有する。任意選択的に、下方エッチバリア１４４の第１の下方エッチバリア層と同じ組成を有する第３の上方エッチバリア層を提供して、上方エッチバリア１４６を下方エッチバリア１４４と完全に対称的とすることも可能である。
【０１４１】
[00148]  以降のステップにおいて、先に示したように、スタック４０に取付基板５１を追加する。取付基板５１は、図１〜図２９を参照して上述した様式のいずれかに構成され得る。取付基板５１を図３０のスタック４０にウェーハ接合して、図３１のスタック４０を形成できる。接着層（図示せず）を設けることも可能である。例えば、半導体業界において既知である任意のウェーハ接合方法を用いて取付基板５１を取り付けてスタック４０を形成することができる。
【０１４２】
[00149]  一実施形態では、取付基板５１の周りに取付基板犠牲層１５１が提供される。取付基板犠牲層１５１は、図８に示す酸化層５２と同一又は同様に構成された酸化層であるか、又は取付基板犠牲層１５１は異なる組成を有することができる。
【０１４３】
[00150]  図３１のスタック４０は、例えば下側を研磨することで処理して、上方エッチバリア１４６、上方キャッピングフィルム４６、膜層４５、下方キャッピングフィルム４４、及び下方エッチバリア１４４を除去する。次いで、スタック４０をエッチマスク層５６でコーティングして、図３２に示されたスタック４０を提供する。
【０１４４】
[00151]  エッチマスク層５６を選択的に除去して、図３３に示されたスタック４０を提供する。選択的な除去は、図１３及び図１４を参照して上述した処理を用いて実行できる。エッチマスク層５６の開口が、選択的に除去するべき支持基板４１及び取付基板５１の領域を露出させる。二点鎖線で示されているように、支持基板４１は、内側領域７１、内側領域７１の周りの（例えば内側領域７１を取り囲む）第１の境界領域７２、第１の境界領域７２の周りの（例えば第１の境界領域７２を取り囲む）第１のブリッジ領域７３、及び第１のブリッジ領域７３の周りの（例えば第１のブリッジ領域７３を取り囲む）第１のエッジ領域７４を備えている。取付基板５１は、カバー領域９１、カバー領域９１の周りの（例えばカバー領域９１を取り囲む）第２の境界領域９２、第２の境界領域９２の周りの（例えば第２の境界領域９２を取り囲む）第２のブリッジ領域９３、及び第２のブリッジ領域９３の周りの（例えば第２のブリッジ領域９３を取り囲む）第２のエッジ領域９４を備えている。エッチマスク層５６の選択的な除去の後、第１のブリッジ領域７３、内側領域７１、第２のブリッジ領域９３、及びカバー領域９１は、エッチマスク層５６によって保護されないままの状態である。
【０１４５】
[00152]  図３３のスタック４０を処理して、エッチマスク層５６によって保護されないままの状態である支持基板４１及び取付基板５１の部分を選択的に除去する。この処理は、例えばＫＯＨ等のウェットエッチャントを用いて、図１６を参照して上述したように実行できる。支持基板４１における内側領域７１及び第１のブリッジ領域７３の第１の部分７３Ａが選択的に除去される。取付基板５１におけるカバー領域９１及び第２のブリッジ領域９３の第１の部分９３Ａが選択的に除去される。第１のブリッジ領域７３の第２の部分７３Ｂは残されて第１のブリッジを形成する。第２のブリッジ領域９３の第２の部分９３Ｂは残されて第２のブリッジを形成する。第１のブリッジは、第１のエッジ領域７４内で第１のエッジ領域７４を支持基板４１の残りの部分に接続する。第２のブリッジは、第２のエッジ領域９４内で第２のエッジ領域９４を取付基板５１の残りの部分に接続する。
【０１４６】
[00153]  膜層４５の下にある下方エッチバリア１４４の部分を任意の適切なプロセスによって除去して、図３５の膜アセンブリ８０を提供する。
【０１４７】
[00154]  エッチマスク層５６の残り部分、取付基板犠牲層１５１、及び膜層４５の上にある上方エッチバリア１４６の部分を除去して、膜を解放し、図３６の膜アセンブリ８０を提供する。
【０１４８】
[00155]  次いで膜アセンブリ８０を処理して、図３７に示されている膜アセンブリを形成する。この処理は、第１のエッジ領域７４及び第２のエッジ領域９４並びにそれらの上に形成された層を膜アセンブリ８０から分離することを含む。この処理をダイシングと呼ぶことができる。この処理は、第１のブリッジ及び第２のブリッジの一方又は双方を切断又は破壊することによって達成される。
【０１４９】
[00156]  一実施形態において、第１のブリッジ及び第２のブリッジは、膜アセンブリ８０に機械的応力を加えることによって破壊される。代替的な実施形態では、レーザを用いてブリッジを切断することによってブリッジが破壊される。薄片除去ツールと呼ばれることがあるデブリ除去ツールを用いて、第１のブリッジ及び第２のブリッジの一方又は双方を破壊する間に発生しているデブリ又は薄片を除去できる。デブリ除去ツールは、例えば破壊中に吸引を行うことができる。
【０１５０】
[00157]  本発明者等は、１）支持基板４１が完全にはエッチングされていない（例えばブリッジ領域７３の第２の部分７３Ｂが残っている）第１のブリッジ、及び、２）取付基板５１が完全にはエッチングされていない（例えば第２のブリッジ領域９３の第２の部分９３Ｂが残っている）第２のブリッジ、のうち一方又は双方を用いて膜アセンブリ８０を形成することにより、膜アセンブリ８０のエッジにおける壊れやすさが低減すると共に、デブリ又は薄片の発生が低減又は回避されることを見出した。壊れやすさの低減は、支持基板４１、取付基板５、又はそれら双方の側面が膜層４５に最も近い表面と合流する場所における支持基板４１、取付基板５１、又はそれら双方の材料の薄化の軽減に関連していると考えられる。エッチングは、垂直方向に対して斜角（例えば約５４度）で進行する傾向がある。エッチングが基板を完全に貫通するように進む場合、側面が平面と合流する場所で、斜角は薄いウェッジ形状を与える。基板が完全にはエッチングされない場合、この薄化は低減又は回避される。例えば、第１のブリッジ又は第２のブリッジを破壊することがほぼ垂直のラインに沿った分割を伴う場合、側面は、膜層４５に最も近い表面と約９０度で合流し、薄化は発生しない（ただし、第１のブリッジ領域７３の第１の部分７３Ａの除去と第２のブリッジ９３の第１の部分９３Ａの除去に関連した薄化を除く）。
【０１５１】
[00158]  図３８〜図４５は、一実施形態に従った膜アセンブリを製造する方法の段階を概略的に示す。この実施形態は、図３０〜図３７を参照して上述した実施形態の変形である。図３８〜図４５に対応する処理ステップは、以下の点を除いて、図３０〜図３７に対応する処理ステップと同一である。第１に、図３０のスタック４０と比べると、図３８のスタック４０は支持基板４１の周りに支持基板犠牲層１４１を更に備えている。第２に、エッチマスク層５６をコーティングするステップは省略される。従って図４０のスタック４０は、エッチマスク層５６が省略されている点で図３２のスタック４０とは異なる。この後、図３３を参照して上述したようにエッチマスク層５６を選択的に除去するのではなく、本実施形態では、取付基板犠牲層１５１及び支持基板犠牲層１４１を選択的に除去して、図４１に示されたスタックを提供する。取付基板犠牲層１５１及び支持基板犠牲層１４１の開口は、選択的に除去するべき支持基板４１及び取付基板５１の領域を露出させる。以降のプロセスは図３４〜図３７を参照して上述した通りに行われるが、膜層４５の上方及び下方の層の対称性のため、図３４から図３６への移行に２つの別個のステップが必要である代わりに、図４２と図４３との移行では単一のステップのみが必要である点が異なっている。このステップは、取付基板犠牲層１５１及び膜層４５の上にある上方エッチバリア１４６の一部を除去することと、支持基板犠牲層１４１の一部及び膜層４５の下にある下方エッチバリア１４４を除去することと、を含む。図４３の構成から、膜アセンブリ８０を、図３７を参照して上述したように処理することで、図４５の膜アセンブリ８０を提供できる。代替的なプロセスフローは、取付基板犠牲層１５１の一部及び膜層４５の上にある上方エッチバリア１４６、並びに支持基板犠牲層１４１の一部及び膜層４５の下にある下方エッチバリア１４４を除去する前に、図４２の膜アセンブリ８０をダイシングして、図４４の膜アセンブリ８０を提供する。ダイシング中に膜層４５は他の層で覆われているので、ダイシング中に発生したデブリは、全ての処理が完了した後に膜上に存在する可能性が低くなり得る。次いで膜アセンブリ８０を処理して、取付基板犠牲層１５１の一部及び膜層４５の上にある上方エッチバリア１４６、並びに支持基板犠牲層１４１の一部及び膜層４５の下にある下方エッチバリア１４４を除去して、図４５の膜アセンブリ８０を提供する。図３０〜図３７の実施形態に対して、図３８〜図４５の実施形態では、膜層４５の周りの層の対称性が向上する。取付基板犠牲層１５１及び上方エッチバリア１４６は膜層４５の一方側に存在する。支持基板犠牲層１４１及び下方エッチバリア１４４は膜層４５の他方側に存在する。取付基板犠牲層１５１は支持基板犠牲層１４１と同一の組成及び／又は厚さを有し得る。これに加えて又はこの代わりに、上方エッチバリア１４６は下方エッチバリア１４４と同一の組成及び／又は厚さを有し得る。上述のように、膜層４５を支持することで、膜層４５の各側に同一又は同様の引張力又は圧縮力が加えられることを対称的に望ましく保証する。
【０１５２】
[00159]  上述の実施形態の全てにおいて、支持基板４１及び取付基板５１の選択的な除去は、膜アセンブリ８０のダイシングの前に実行される。これは必須ではない。図４６〜図５２を参照して、ダイシングがより早期に実行される実施形態について以下で検討する。早期のダイシングは、ダイシングによって発生したデブリが全ての処理の完了後に膜層４５上に存在するリスクを低下させる。
【０１５３】
[00160]  一実施形態において、支持基板４１は、第１の境界領域７３の周りの第１のエッジ領域７４を備えている。スタック４０の処理は、支持基板４１の内側領域７１を選択的に除去する前に、第１のエッジ領域７４及び第１のエッジ領域７４上に形成された層を膜アセンブリ８０から分離することを含む。一実施形態において、取付基板５１は、カバー領域９１、カバー領域９１の周りの第２の境界領域９２、及び第２の境界領域９２の周りの第２のエッジ領域９４を備えている。スタック４０の処理は、取付基板５１のカバー領域９１を除去する前に、第２のエッジ領域９４及び第２のエッジ領域９４上に形成された層を膜アセンブリ８０から分離することを含む。
【０１５４】
[00161]  一実施形態において、第１のエッジ領域７４及び第１のエッジ領域７４上に形成された層を分離することは、第２のエッジ領域９４及び第２のエッジ領域９４上に形成された層を分離することと同時に実行される。
【０１５５】
[00162]  一実施形態では、図３３のスタック４０から開始して、スタック４０をダイシングして図４６に示すスタック４０を提供する。内側領域７１及びカバー領域９１を選択的に除去して、図４７に示す膜アセンブリ８０を提供する。例えば、図３３に示す膜アセンブリ８０から図３４に示す膜アセンブリ８０を提供するために使用される処理と類似の処理を用いればよい。
【０１５６】
[00163]  膜アセンブリ８０は更に、図３５〜図３６を参照して上述した処理と同様に処理して、図４８及び図４９の膜アセンブリ８０を提供する。下方エッチバリア１４４、上方エッチバリア１４６、及び取付基板犠牲層１５１を除去し、これによって膜層４５を解放する。
【０１５７】
[00164]  代替的な実施形態では、図４１のスタック４０から開始して、スタック４０をダイシングして図５０に示すスタック４０を提供する。次いで内側領域７１及びカバー領域９１を選択的に除去して、図５１に示す膜アセンブリ８０を提供する。以降のステップでは、支持基板犠牲層１４１、下方エッチバリア１４４、上方エッチバリア１４６、及び取付基板犠牲層１５１を除去して、図５２に示す膜アセンブリ８０を提供する。この実施形態は、図３８〜図４５を参照して上述した膜層４５の周りの層の対称性向上から利益を得る。
【０１５８】
[00165]  本文ではＩＣの製造におけるリソグラフィ装置の使用に特に言及しているが、本明細書で説明するリソグラフィ装置には他の用途もあることを理解されたい。例えば、これは、集積光学システム、磁気ドメインメモリ用ガイダンス及び検出パターン、フラットパネルディスプレイ、ＬＣＤ、薄膜磁気ヘッドなどの製造である。こうした代替的な用途に照らして、本明細書で「ウェーハ」又は「ダイ」という用語を使用している場合、それぞれ、「基板」又は「ターゲット部分」という、より一般的な用語と同義とみなしてよいことが、当業者には認識される。本明細書に述べている基板は、露光前又は露光後に、例えばトラック（通常はレジストの層を基板に塗布し、露光したレジストを現像するツール）、メトロロジーツール及び／又はインスペクションツールで処理することができる。適宜、本明細書の開示は、以上及びその他の基板プロセスツールに適用することができる。更に基板は、例えば多層ＩＣを生成するために、複数回処理することができ、したがって本明細書で使用する基板という用語は、既に複数の処理済み層を含む基板も指すことができる。    
【０１５９】
[00166]  本発明の特定の実施形態について上述したが、本発明は記載したもの以外でも実施され得ることは認められよう。例えば、様々なフォトレジスト層は、同一の機能を実行する非フォトレジスト層（ｎｏｎ−ｐｈｏｔｏ  ｒｅｓｉｓｔ  ｌａｙｅｒ）で置き換えることも可能である。
【０１６０】
[00167]  上記の説明は例示的なものであり、限定するものではない。従って、以下に示す特許請求の範囲から逸脱することなく、記載された本発明に対して改変を加えることができることは、当業者には明らかであろう。
【図１】
2018536186.tif 000004
【図２】
2018536186.tif 000005
【図３】
2018536186.tif 000006
【図４】
2018536186.tif 000007
【図５】
2018536186.tif 000008
【図６】
2018536186.tif 000009
【図７】
2018536186.tif 000010
【図８】
2018536186.tif 000011
【図９】
2018536186.tif 000012
【図１０】
2018536186.tif 000013
【図１１】
2018536186.tif 000014
【図１２】
2018536186.tif 000015
【図１３】
2018536186.tif 000016
【図１４】
2018536186.tif 000017
【図１５】
2018536186.tif 000018
【図１６】
2018536186.tif 000019
【図１７】
2018536186.tif 000020
【図１８】
2018536186.tif 000021
【図１９】
2018536186.tif 000022
【図２０】
2018536186.tif 000023
【図２１】
2018536186.tif 000024
【図２２】
2018536186.tif 000025
【図２３】
2018536186.tif 000026
【図２４】
2018536186.tif 000027
【図２５】
2018536186.tif 000028
【図２６】
2018536186.tif 000029
【図２７】
2018536186.tif 000030
【図２８】
2018536186.tif 000031
【図２９】
2018536186.tif 000032
【図３０】
2018536186.tif 000033
【図３１】
2018536186.tif 000034
【図３２】
2018536186.tif 000035
【図３３】
2018536186.tif 000036
【図３４】
2018536186.tif 000037
【図３５】
2018536186.tif 000038
【図３６】
2018536186.tif 000039
【図３７】
2018536186.tif 000040
【図３８】
2018536186.tif 000041
【図３９】
2018536186.tif 000042
【図４０】
2018536186.tif 000043
【図４１】
2018536186.tif 000044
【図４２】
2018536186.tif 000045
【図４３】
2018536186.tif 000046
【図４４】
2018536186.tif 000047
【図４５】
2018536186.tif 000048
【図４６】
2018536186.tif 000049
【図４７】
2018536186.tif 000050
【図４８】
2018536186.tif 000051
【図４９】
2018536186.tif 000052
【図５０】
2018536186.tif 000053
【図５１】
2018536186.tif 000054
【図５２】
2018536186.tif 000055
【手続補正書】
【提出日】平成30年6月25日(2018.6.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＥＵＶリソグラフィ用の膜アセンブリを製造するための方法であって、
支持基板と取付基板との間に膜層を備えるスタックを提供することであって、前記支持基板は内側領域及び第１の境界領域を備える、ことと、
前記支持基板の前記内側領域を選択的に除去することを含めて前記スタックを処理して膜アセンブリを形成することであって、前記膜アセンブリは、
少なくとも前記膜層から形成された膜と、
前記膜を保持する支持体であって、少なくとも部分的に前記支持基板の前記第１の境界領域から形成された支持体と、
を備える、ことと、
を含む方法。
【請求項２】
前記支持基板と前記取付基板との間に前記膜層を備える前記スタックを提供するように、前記取付基板を直接又は間接的に前記膜層に接合することを備える、請求項１に記載の方法。
【請求項３】
前記取付基板の前記膜層に対する前記接合はウェーハ接合技法によって実行される、請求項２に記載の方法。
【請求項４】
前記取付基板はカバー領域及び第２の境界領域を備え、
前記スタックを処理することは少なくとも前記取付基板の前記カバー領域を除去することを含む、請求項１から３のいずれかに記載の方法。
【請求項５】
前記支持基板の前記内側領域の前記選択的な除去及び少なくとも前記取付基板の前記カバー領域の前記除去は同時に実行される、請求項４に記載の方法。
【請求項６】
ＥＵＶリソグラフィ用の膜アセンブリであって、
膜と、
前記膜を保持し、支持基板の第１の境界領域及び取付基板の第２の境界領域から形成された支持体であって、前記膜は前記支持基板の前記第１の境界領域と前記取付基板の前記第２の境界領域との間にある、支持体と、
を備え、前記支持体は、前記支持基板の前記第１の境界領域及び前記取付基板の前記第２の境界領域が残るように前記支持基板の内側領域及び前記取付基板のカバー領域を選択的に除去することによって形成される、膜アセンブリ。
【請求項７】
前記支持基板の前記第１の境界領域は化学組成を有し、前記取付基板の前記第２の境界領域は前記化学組成を有する、請求項６に記載の膜アセンブリ。
【請求項８】
前記支持基板と前記取付基板との間に前記膜層を備えるスタックを提供するように、前記取付基板は直接又は間接的に前記膜層に接合される、請求項６又は７に記載の膜アセンブリ。
【請求項９】
前記取付基板の前記膜層に対する前記接合はウェーハ接合である、請求項６又は７に記載の膜アセンブリ。
【請求項１０】
請求項６から９のいずれかに記載の膜アセンブリを備えるＥＵＶリソグラフィ用のパターニングデバイスアセンブリ。
【請求項１１】
請求項６から９のいずれかに記載の膜アセンブリを備えるＥＵＶリソグラフィ用の動的ガスロックアセンブリ。
【請求項１２】
リソグラフィ装置用の膜アセンブリを製造するための方法であって、
支持基板に膜層を提供することと、
前記膜層が提供された前記支持基板に取付基板を接合してスタックを形成することであって、前記膜層は前記支持基板と前記取付基板との間に封止される、ことと、
少なくとも前記取付基板及び／又は前記支持基板の領域を選択的に除去することを含めて前記スタックを処理して膜アセンブリを形成することであって、前記膜アセンブリは、
少なくとも前記膜層から形成された膜と、
前記膜を保持する支持体であって、少なくとも部分的に前記支持基板の第１の境界領域から形成された支持体と、
を備える、ことと、
を含む方法。
【請求項１３】
前記取付基板の前記スタックに対する前記接合はウェーハ接合技法によって行われる、請求項１２に記載の方法。
【請求項１４】
リソグラフィ装置用の膜アセンブリを製造するための方法であって、
少なくとも６００μｍの平均厚さを有する支持基板に膜層を提供することと、
前記膜層が提供された前記支持基板に５００μｍ未満の平均厚さを有する取付基板をウェーハ接合してスタックを形成することであって、前記膜層は前記支持基板と前記取付基板との間に封止される、ことと、
その後、前記取付基板に接合された前記支持基板を５００μｍ未満の前記支持基板の平均厚さまで薄化することと、
を含む方法。
【請求項１５】
前記支持基板の厚さと前記取付基板の厚さは実質的に等しい、請求項１４に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１６０
【補正方法】変更
【補正の内容】
【０１６０】
[00167]  上記の説明は例示的なものであり、限定するものではない。従って、以下に示す特許請求の範囲及び条項から逸脱することなく、記載された本発明に対して改変を加えることができることは、当業者には明らかであろう。[条項１]
ＥＵＶリソグラフィ用の膜アセンブリを製造するための方法であって、
支持基板と取付基板との間に膜層を備えるスタックを提供することであって、前記支持基板は内側領域及び第１の境界領域を備える、ことと、
前記支持基板の前記内側領域を選択的に除去することを含めて前記スタックを処理して膜アセンブリを形成することであって、前記膜アセンブリは、
少なくとも前記膜層から形成された膜と、
前記膜を保持する支持体であって、少なくとも部分的に前記支持基板の前記第１の境界領域から形成された支持体と、
を備える、ことと、
を含む方法。
[条項２]
前記支持基板と前記取付基板との間に前記膜層を備える前記スタックを提供するように、前記取付基板を直接又は間接的に前記膜層に接合することを備える、条項１に記載の方法。
[条項３]
前記取付基板の前記膜層に対する前記接合はウェーハ接合技法によって実行される、条項２に記載の方法。
[条項４]
前記取付基板はカバー領域及び第２の境界領域を備え、
前記スタックを処理することは少なくとも前記取付基板の前記カバー領域を除去することを含む、条項１から３のいずれかに記載の方法。
[条項５]
前記支持基板の前記内側領域の前記選択的な除去及び少なくとも前記取付基板の前記カバー領域の前記除去は同時に実行される、条項４に記載の方法。
[条項６]
前記支持基板の前記内側領域の前記選択的な除去はエッチャントを用いて実行され、
少なくとも前記取付基板の前記カバー領域の前記除去は前記エッチャントを用いて実行される、条項４及び５のいずれかに記載の方法。
[条項７]
前記膜アセンブリの前記支持体が部分的に前記取付基板の前記第２の境界領域から形成されるように、前記取付基板の前記カバー領域は選択的に除去される、条項４から６のいずれかに記載の方法。
[条項８]
前記取付基板の前記第２の境界領域は前記カバー領域と共に除去される、条項４から６のいずれかに記載の方法。
[条項９]
前記支持基板は化学組成を有し、前記取付基板は前記化学組成を有する、条項１から８のいずれかに記載の方法。
[条項１０]
前記取付基板の平均厚さは前記支持基板の平均厚さの２０％以内である、条項１から９のいずれかに記載の方法。
[条項１１]
前記取付基板は、前記膜アセンブリの前記膜を少なくとも部分的に形成する前記スタックの層に直接取り付けられる、条項１から１０のいずれかに記載の方法。
[条項１２]
前記取付基板は前記膜層に直接取り付けられる、条項１１に記載の方法。
[条項１３]
前記スタックは前記膜層と前記取付基板との間に接着層を備え、
前記取付基板は前記接着層に取り付けられる、条項１から１０のいずれかに記載の方法。
[条項１４]
前記支持基板の平均厚さと前記取付基板の平均厚さの和は少なくとも７００μｍである、条項１から１３のいずれかに記載の方法。
[条項１５]
前記取付基板の平均厚さは最大で５００μｍである、条項１から１４のいずれかに記載の方法。
[条項１６]
前記支持基板の平均厚さは最大で５００μｍである、条項１から１５のいずれかに記載の方法。
[条項１７]
前記支持基板の平均厚さは少なくとも７００μｍである、条項１から１５のいずれかに記載の方法。
[条項１８]
前記支持基板及び前記取付基板の少なくとも１つは、前記スタックにおける前記膜層に対向する酸化層を備える、条項１から１７のいずれかに記載の方法。
[条項１９]
前記スタックは前記支持基板と前記膜層との間に下方キャッピングフィルムを備え、
前記下方キャッピングフィルムは前記膜アセンブリの前記膜の一部を形成する、条項１から１８のいずれかに記載の方法。
[条項２０]
前記スタックは前記膜層と前記取付基板との間に上方キャッピングフィルムを備え、
前記上方キャッピングフィルムは前記膜アセンブリの前記膜の一部を形成する、条項１から１９のいずれかに記載の方法。
[条項２１]
下方キャッピングフィルムが前記膜アセンブリの前記膜の一部を形成するように、前記支持基板の前記内側領域の前記選択的な除去の後に露出した前記膜層の表面に前記下方キャッピングフィルムを適用することを含む、条項１から１８のいずれかに記載の方法。
[条項２２]
上方キャッピングフィルムが前記膜アセンブリの前記膜の一部を形成するように、少なくとも前記取付基板の前記カバー領域の除去の後に露出した前記膜層の表面に前記上方キャッピングフィルムを適用することを含む、条項１から１８及び２１のいずれかに記載の方法。
[条項２３]
前記支持基板は前記第１の境界領域の周りの第１のエッジ領域を更に備え、
前記スタックを処理することは、前記支持基板の前記内側領域を選択的に除去する前に、前記第１のエッジ領域及び前記第１のエッジ領域上に形成された層を前記膜アセンブリから分離することを含む、条項１から２２のいずれかに記載の方法。
[条項２４]
前記取付基板は、カバー領域、第２の境界領域、及び前記第２の境界領域の周りの第２のエッジ領域を備え、
前記スタックを処理することは、前記取付基板の前記カバー領域を除去する前に、前記第２のエッジ領域及び前記第２のエッジ領域上に形成された層を前記膜アセンブリから分離することを含む、条項２３に記載の方法。
[条項２５]
前記第１のエッジ領域及び前記第１のエッジ領域上に形成された層の前記分離は、前記第２のエッジ領域及び前記第２のエッジ領域上に形成された層の前記分離と同時に実行される、条項２４に記載の方法。
[条項２６]
前記支持基板の前記内側領域の前記選択的な除去に先立って、前記支持基板は、前記第１の境界領域の周りの第１のブリッジ領域及び前記第１のブリッジ領域の周りの第１のエッジ領域を更に備え、
前記スタックを処理することは、前記第１のブリッジ領域の第１の部分を選択的に除去して第１のブリッジを形成することと、前記第１のブリッジを切断又は破壊することによって前記膜アセンブリから前記第１のエッジ領域を分離することと、を含む、条項１から２５のいずれかに記載の方法。
[条項２７]
前記取付基板のカバー領域の除去に先立って、前記取付基板は、前記カバー領域、前記カバー領域の周りの第２の境界領域、前記第２の境界領域の周りの第２のブリッジ領域、及び前記第２のブリッジ領域の周りの第２のエッジ領域を更に備え、
前記スタックを処理することは、前記第２のブリッジ領域の第１の部分を選択的に除去して第２のブリッジを形成することと、前記第２のブリッジを切断又は破壊することによって前記膜アセンブリから前記第２のエッジ領域を分離することと、を含む、条項２６に記載の方法。
[条項２８]
前記第１のブリッジの前記切断又は破壊は前記第２のブリッジの前記切断又は破壊と同時に実行される、条項２７に記載の方法。
[条項２９]
ＥＵＶリソグラフィ用の膜アセンブリであって、
膜と、
前記膜を保持し、支持基板の第１の境界領域及び取付基板の第２の境界領域から形成された支持体であって、前記膜は前記支持基板の前記第１の境界領域と前記取付基板の前記第２の境界領域との間にある、支持体と、
を備え、前記支持体は、前記支持基板の前記第１の境界領域及び前記取付基板の前記第２の境界領域が残るように前記支持基板の内側領域及び前記取付基板のカバー領域を選択的に除去することによって形成される、膜アセンブリ。
[条項３０]
前記支持基板の前記第１の境界領域は化学組成を有し、前記取付基板の前記第２の境界領域は前記化学組成を有する、条項２９に記載の膜アセンブリ。
[条項３１]
前記取付基板の前記第２の境界領域の平均厚さは前記支持基板の前記第１の境界領域の平均厚さの２０％以内である、条項２９及び３０のいずれかに記載の膜アセンブリ。
[条項３２]
前記取付基板の前記第２の境界領域は前記膜アセンブリの前記膜に直接取り付けられる、条項２９から３１のいずれかに記載の膜アセンブリ。
[条項３３]
前記取付基板の前記第２の境界領域は、前記膜と前記取付基板の前記第２の境界領域との間の接着層に取り付けられる、条項２９から３１のいずれかに記載の膜アセンブリ。
[条項３４]
前記支持基板の前記第１の境界領域の平均厚さと前記取付基板の前記第２の境界領域の平均厚さの和は少なくとも７００μｍである、条項２９から３３のいずれかに記載の膜アセンブリ。
[条項３５]
前記支持基板の前記第１の境界領域の平均厚さは最大で５００μｍである、条項２９から３４のいずれかに記載の膜アセンブリ。
[条項３６]
前記取付基板の前記第２の境界領域の平均厚さは最大で５００μｍである、条項２９から３５のいずれかに記載の膜アセンブリ。
[条項３７]
前記支持基板と前記取付基板との間に前記膜層を備えるスタックを提供するように、前記取付基板は直接又は間接的に前記膜層に接合される、条項２９から３６のいずれかに記載の膜アセンブリ。
[条項３８]
前記取付基板の前記膜層に対する前記接合はウェーハ接合である、条項２９から３７のいずれかに記載の方法。
[条項３９]
条項２９から３８のいずれかに記載の膜アセンブリを備えるＥＵＶリソグラフィ用のパターニングデバイスアセンブリ。
[条項４０]
条項２９から３８のいずれかに記載の膜アセンブリを備えるＥＵＶリソグラフィ用の動的ガスロックアセンブリ。
[条項４１]
リソグラフィ装置用の膜アセンブリを製造するための方法であって、
支持基板に膜層を提供することと、
前記膜層が提供された前記支持基板に取付基板を接合してスタックを形成することであって、前記膜層は前記支持基板と前記取付基板との間に封止される、ことと、
少なくとも前記取付基板及び／又は前記支持基板の領域を選択的に除去することを含めて前記スタックを処理して膜アセンブリを形成することであって、前記膜アセンブリは、
少なくとも前記膜層から形成された膜と、
前記膜を保持する支持体であって、少なくとも部分的に前記支持基板の第１の境界領域から形成された支持体と、
を備える、ことと、
を含む方法。
[条項４２]
前記取付基板の前記スタックに対する前記接合はウェーハ接合技法によって行われる、条項４１に記載の方法。
[条項４３]
リソグラフィ装置用の膜アセンブリを製造するための方法であって、
少なくとも６００μｍの平均厚さを有する支持基板に膜層を提供することと、
前記膜層が提供された前記支持基板に５００μｍ未満の平均厚さを有する取付基板をウェーハ接合してスタックを形成することであって、前記膜層は前記支持基板と前記取付基板との間に封止される、ことと、
その後、前記取付基板に接合された前記支持基板を５００μｍ未満の前記支持基板の平均厚さまで薄化することと、
を含む方法。
[条項４４]
前記支持基板の厚さと前記取付基板の厚さは実質的に等しい、条項４３に記載の方法。
【国際調査報告】
2018536186.tif 000056
2018536186.tif 000057
2018536186.tif 000058