【事件の表示】
　特許第３４４４４８５号「遊技機」の請求項１及び２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３４４４４８５号の請求項１及び２に係る特許を取り消す。
【理　由】
第１．手続の経緯
　本件特許第３４４４４８５号の請求項１及び２に係る発明は、平成１１年１０月２２日に特許出願され、平成１５年６月２７日にその設定登録がなされ、その後、沼尻鴻及び榊原吉保より特許異議の申立てがなされ、平成１７年６月９日付けで取消理由通知がなされ、その指定期間内である平成１７年８月９日付けで訂正請求がなされたものである。
　　　
第２．訂正の適否についての判断
１．訂正の内容（下線部訂正箇所）
　i．訂正事項ａ
　特許明細書の特許請求の範囲の請求項１及び請求項２の記載を、以下のように訂正する。
【請求項１】　遊技の進行を司る主制御基板と、
　該主制御基板から賞球払い出し指令のデータを受信し、このデータに従って、遊技者に景品を払い出す景品払い出し制御基板と図柄の表示を実行する図柄制御基板とを少なくとも含むサブ制御基板と、
　前記主制御基板及びサブ制御基板に電源を供給する
１つの
　を備えた遊技機であって、
　前記
１つの
内
　電源を投入するときには、前記リセット回路により前記サブ制御基板を前記主制御基板より早く立ち上げ、
　停電が発生したときには、前記主制御基板及び前記景品払い出し制御基板は前記バックアップ供給電源より供給される電源により賞球データを記憶保持する、
　よう構成したことを特徴とする遊技機。
【請求項２】　電源の供給を停止するときには、前記リセット回路により前記主制御基板を前記サブ制御基板より早く停止するよう構成したことを特徴とする請求項１に記載の遊技機。
　　　
　ii．訂正事項ｂ
　特許明細書の段落【０００６】に記載の、
「前記主制御基板及びサブ制御基板に電源を供給する電源基板と、」及び「前記電源基板に、リセット回路と、バックアップ供給電源と、」を、それぞれ「前記主制御基板及びサブ制御基板に電源を供給する
１つの
１つの
内
　　　　
　iii．訂正事項ｃ
　特許明細書の段落【００２７】 の６行目に記載の「遊技者が発射ハンド２４に」を「遊技者が発射ハンド
ル
板
パ
す
削減
前
口
　　　　　
２．訂正の目的の適否、新規事項の有無及び拡張変更の存否
　上記訂正事項ａは、特許明細書の特許請求の範囲の請求項１に記載の「前記主制御基板及びサブ制御基板に電源を供給する電源基板と、」及び「前記電源基板に、リセット回路と、バックアップ供給電源と、」を、それぞれ「前記主制御基板及びサブ制御基板に電源を供給する１つの電源基板と、」及び「前記１つの電源基板内に、リセット回路と、バックアップ供給電源と、」と規定することにより、具体化及び明確化しようとするものであるから、特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とするものであり、また、上記訂正事項ｂは、前記特許請求の範囲の減縮及び明りょうでない記載の釈明に伴って、特許請求の範囲の記載と発明の詳細な説明の記載とを整合させるため、発明の詳細な説明の記載を訂正する、明りょうでない記載の釈明を目的とするものであり、上記訂正事項ｃは、誤記の訂正を目的とするものであり、そして、これらの訂正事項ａ乃至ｃは、特許明細書及び図面に記載された事項の範囲内において訂正するものであるから新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し又は変更するものでもない。
　　　
３．むすび
　したがって、上記訂正は、特許法第１２０条の４第２項及び第３項において準用する特許法第１２６条第２項及び第３項の規定に適合するので、当該訂正を認める。
　　　　
第３．特許異議申立てについての判断
１．本件発明
　特許第３４４４４８５号の請求項１及び２に係る発明は、訂正が認められるから、本件の訂正明細書及び図面の記載からみて、その特許請求の範囲の請求項１及び２（以下、「本件発明１及び２」という。）に記載された事項（前記第２．１．i．参照）により特定されるものである。
　　　　
２．取消理由の概要 
　当審が平成１７年６月９日付けで通知した取消理由１及び２は、以下のとおりのものである。
　（１）取消理由１〔特許法第２９条第２項違反〕
　本件発明１及び２は、異議申立人・沼尻鴻が提出した特許異議申立書の第５頁第８行〜第１７頁第５行に記載される理由のとおり、刊行物である下記の第１引用例及び第２引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、本件発明１及び２の特許は、特許法第２９条第２項の規定に違反してされたものであり、取り消されるべきものである。なお、同文中、「甲第１号証」、「甲第２号証」とあるのは、それぞれ、「第１引用例」、「第２引用例」と読み替える。
　第１引用例：特開平１１−１０４３１２号公報
　　　　　　　（異議申立人・沼尻鴻が提出した甲第１号証）
　第２引用例：特開平６−７１０２８号公報（同甲第２号証）
　　　　
　（２）取消理由２〔特許法第２９条第２項違反〕
　本件発明１は、異議申立人・榊原吉保が提出した特許異議申立書の第８頁第２２行〜第１５頁第７行、第２０頁第２０行〜第２３頁第１４行、第２６頁第１７〜２１行に記載される理由のとおり、刊行物である下記の第１引用例乃至第６引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、本件発明１の特許は、特許法第２９条第２項の規定に違反してされたものであり、取り消されるべきものである。なお、同文中、「甲第１号証」乃至「甲第６号証」とあるのは、それぞれ、「第１引用例」乃至「第６引用例」と読み替える。
　第１引用例：特開平６−７１０２８号公報
　　　　　　　（異議申立人・榊原吉保が提出した甲第１号証）
　第２引用例：特開平１０−１５６０１５号公報（同甲第２号証）
　第３引用例：特開平１０−３０５１４８号公報（同甲第３号証）
　第４引用例：特開平７−３２３１３３号公報（同甲第４号証）
　第５引用例：特開平１１−１０４３１２号公報（同甲第５号証）
　第６引用例：特開平１１−２７６６９４号公報（同甲第６号証）
　　　　　
　（３）取消理由３〔特許法第２９条の２第１項違反〕
　本件発明１及び２は、異議申立人・榊原吉保が提出した特許異議申立書の第１５頁第８行〜第２０頁第１９行、第２３頁第１５行〜第２６頁第１５行、第２６頁第２２行〜第２７頁第２行に記載される理由のとおり、本件出願の日前に出願され本件出願後に出願公開がされた下記の特許出願１又は２（以下、「先願１又は２」という。」に記載された発明と実質的に同一であるから、本件発明１及び２の特許は、特許法第２９条の２第１項の規定に違反してされたものであり、取り消されるべきものである。  なお、同文中、「甲第７号証」、「甲第８号証」、「甲第４号証」及び「甲第５号証」とあるのは、それぞれ、「先願１」、「先願２」、「第４引用例」及び「第５引用例」と読み替える。
　先願１：特願平１１−８９０８６号（特開２０００−２７９５７９号）
　　　　　（異議申立人・榊原吉保が提示した甲第７号証）
　先願２：特願平１１−２８３４５３号（特開２００１−１０４６１０号）
　　　　　（同甲第８号証）
　第４引用例：特開平７−３２３１３３号公報（同甲第４号証）
　第５引用例：特開平１１−１０４３１２号公報（同甲第５号証）
　　　
３．取消理由１〔特許法第２９条第２項違反〕に係る判断
　本件発明が、取消理由１に示す前記刊行物である第１引用例及び第２引用例に記載された発明に基づいて当業者が容易に発明をすることができたものとして特許法第２９条第２項の規定に該当するものか否か、以下検討する。
　（１）引用例に記載の発明
　（１−１）第１引用例に記載の発明
　i．第１引用例〔特開平１１−１０４３１２号公報〕には、以下の事項が記載されている。
　「【請求項１】　表示状態が変化可能な可変表示装置を含み、前記可変表示装置に表示される識別情報の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値が付与可能となる遊技機であって、遊技の進行を制御する遊技制御用のマイクロコンピュータと、前記遊技制御用のマイクロコンピュータからの指令に応じて前記可変表示装置の表示を制御する表示制御用のマイクロコンピュータとを備え、前記表示制御用のマイクロコンピュータのパワーオンリセット解除タイミングは、前記遊技制御用のマイクロコンピュータのパワーオンリセット解除タイミングよりも早いことを特徴とする遊技機。
　【請求項２】遊技制御用のマイクロコンピュータへのリセット信号を出力する初期リセット回路と、表示制御用のマイクロコンピュータへのリセット信号を出力するリセット回路と、前記初期リセット回路からのリセット信号を遅延させて前記遊技制御用のマイクロコンピュータに供給する遅延回路とを備えた請求項１記載の遊技機。」（第２頁第１欄第２〜２１行）、
　「【０００７】【発明が解決しようとする課題】以上のように、従来の遊技機では、遊技制御手段とは別の表示制御手段によって可変表示装置における表示が制御される。遊技制御手段および表示制御手段がそれぞれマイクロコンピュータで構成される場合には、電源投入時にそれぞれのマイクロコンピュータを初期化するためのリセット回路が設けられる。表示制御手段は遊技制御手段から送信されてくる表示制御コマンドデータを受信するが、双方のリセット回路からのリセット信号の同期がとれていないと、表示制御手段が遊技制御手段から送信されてくる表示制御コマンドデータを取り損なうおそれがある。そこで、共通のリセット信号によって遊技制御手段および表示制御手段のマイクロコンピュータをリセットする方式が提案されている。
　【０００８】しかし、双方のマイクロコンピュータは、リセットが解除されると、それぞれ初期化プログラムを実行する。すると、表示制御手段のマイクロコンピュータの初期化プログラムを実行している時間が遊技制御手段のマイクロコンピュータの初期化プログラムを実行している時間よりも長い場合等には、共通のリセット信号を用いると、表示制御手段における初期化プログラムの実行が完了しないうちに遊技制御手段から表示制御コマンドデータが送出されてしまう可能性がある。そのような場合には、表示制御手段は表示制御コマンドデータを取り損なってしまう。すなわち、共通のリセット信号によって遊技制御手段および表示制御手段のマイクロコンピュータをリセットするようにしても、表示制御手段が遊技制御手段からの表示制御コマンドデータを取り損なう可能性は残る。また、一般に、遊技制御手段と表示制御手段とは別基板上に構成される。従って、共通のリセット信号を用いようとすると、リセット信号を基板間に配線しなければならない。そのような場合には、リセット信号にノイズがのりやすい。リセット信号はマイクロコンピュータをリセットするものであるから、リセット信号にノイズが乗ると遊技進行中にマイクロコンピュータがリセットされてしまって遊技が中断してしまう。」（第２頁第２欄第４７行〜第３頁第３欄第３３行）、
　「【００１８】機構板３６には、中継基板３０を介して画像表示装置９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御を行う払出制御用マイクロコンピュータ等が搭載された賞球基板３７が設置されている。さらに、機構板３６には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、スピーカ２７および遊技効果ランプ・ＬＥＤ２８に信号を送るための電飾基板３５が設置されている。」（第４頁第６欄第１０〜２１行）、
　「【００２０】図４は、遊技制御基板（メイン基板）３１における回路構成の一例を示すブロック図である。なお、図４には、賞球基板３７、電飾基板３５および表示制御基板（サブ基板）８０も示されている。メイン基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートセンサ１２、始動口センサ１７、Ｖカウントセンサ２２およびカウントセンサ２３からの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９と、７セグメントＬＥＤによる可変表示器１０を駆動するとともに装飾ランプ２５を点滅させるランプ・ＬＥＤ回路６０と、賞球基板３７に基本回路５３からの賞球個数信号を送信するとともに賞球基板３７からの入賞データ信号を基本回路５３に入力する賞球基板入出力回路６１とが設けられている。入賞があったことは入賞玉検出器９９で検出されるが、その場合に、賞球基板３７は、入賞データ信号を出力する。基本回路５３は、賞球基板３７からの入賞データ信号に応じて、賞球基板３７に賞球個数信号を与える。」（第４頁第６欄第３９行〜第５頁第７欄第９行）、
　「【００３２】次に動作について説明する。パチンコ遊技機１に電源が投入されると、メイン基板３１の初期リセット回路６５において、抵抗６５２を介してコンデンサ６５３が充電されていく。従って、コンデンサ６５３の電位が上昇していく。コンデンサ６５３の電位が所定値を越えると、図９に示すように、リセットＩＣ６５１は、ＲＥＳＥＴ￣端子の出力レベルをローレベルからハイレベルに変化させる（タイミングＡの時点）。遅延回路６５５は、リセットＩＣ６５１のＲＥＳＥＴ￣端子の出力を遅延させてＣＰＵ５６にリセット信号として供給する。従って、ＣＰＵ５６には、図９に示すように、電源投入後タイミングＡよりも遅れたタイミングＢの時点までローレベルのリセット信号が与えられ、タイミングＢの時点でリセット信号はハイレベルに立ち上がる。すなわち、タイミングＢの時点でＣＰＵ５６のリセットは解除される。なお、遅延回路６５５における遅延量は、例えば、表示制御用ＣＰＵ９１の初期化プログラムの実行が完了しないうちに遊技制御手段から表示制御コマンドデータが送出されないような量に設定される。
　【００３３】パチンコ遊技機１に電源が投入されると、サブ基板８０では、抵抗８３２を介してコンデンサ８３３が充電されていく。従って、コンデンサ８３３の電位が上昇していく。リセットＩＣ８３１はリセットＩＣ６５１と同一のものであって、抵抗８３２の抵抗値は抵抗６５２の抵抗値と等しく、コンデンサ８３３の容量はコンデンサ６５３の容量と等しいので、リセット回路８３は、ほぼタイミングＡの時点でＲＥＳＥＴ￣端子の出力レベルをローレベルからハイレベルに変化させる。サブ基板８０では、ＲＥＳＥＴ￣端子は直接表示制御用ＣＰＵ９１のリセット入力端子に接続されているので、図９に示すように、表示制御用ＣＰＵ９１は、タイミングＡの時点でリセット解除される。」（第６頁第１０欄第３〜３４行）、
　「【００５５】この実施の形態では、遅延回路６５５を設けることによって、パチンコ遊技機１に電源が投入されたときに、表示制御手段を構成する表示制御用ＣＰＵ９１のリセット解除のタイミングを、遊技制御手段を構成するＣＰＵ５６のリセット解除のタイミングよりも早くなるようにしたので、表示制御手段における初期化プログラムの実行が完了しないうちに遊技制御手段から表示制御コマンドデータが送出されて表示制御手段が表示制御コマンドデータを取り損なうという事態は生じない。」（第８頁第１４欄第５０行〜第９頁第１５欄第８行）。
　また、第１引用例に記載の賞球基板３７及び電飾基板３５が、表示制御基板８０と同様に、遊技制御基板（メイン基板）３１に対するサブ基板といえること、遊技制御基板（メイン基板）３１と、賞球基板３７及び表示制御基板８０を含むサブ基板が、これら各基板の内部あるいは外部に電源を供給する電源回路を具備していることは、いずれも自明の技術事項である。
　　　
　ii．第１引用例に記載の前記事項及び図面によれば、第１引用例には、以下の発明（以下、「引用発明」という。）が記載されていると認められる。
　「遊技の進行を司る遊技制御基板（メイン基板）３１と、
　該遊技制御基板（メイン基板）３１から賞球個数信号を受信し、この賞球個数信号に従って、遊技者に景品を払い出す賞球基板３７と図柄の表示を実行する表示制御基板８０とを少なくとも含むサブ基板と、
　前記遊技制御基板（メイン基板）３１及びサブ基板に電源を供給する電源回路と、
　を備えた遊技機であって、
　前記遊技制御基板（メイン基板）３１内に初期リセット回路６５と遅延回路６５５とを備え、
　前記表示制御基板８０内にリセット回路８３を備え、
　電源を投入するときには、前記リセット回路８３からのリセット信号よりも前記初期リセット回路６５からのリセット信号を遅延回路６５５を介して遅延させて、前記表示制御基板８０を前記遊技制御基板（メイン基板）３１より早く立ち上げる、
よう構成した遊技機。」
　　　　
　（１−２）第２引用例に記載の発明
　i．第２引用例〔特開平６−７１０２８号公報〕には、以下の事項が記載されている。
　「【００４４】電気的制御装置５６は、中央演算装置（ＣＰＵ９８）及び記憶装置（ＲＯＭ９９、ＲＡＭ１００）を主な構成要素とし、ＣＰＵ９８には電源を供給する電源回路１０１、クロックを供給する分周回路１０２、音声発生のためのサウンドジェネレータ１０３等が連絡している。また、サウンドジェネレータ１０３はアンプ１０４を介してスピーカ６１に連絡していて、遊技の効果音等を発生する。
　【００４５】また、ＣＰＵ９８へはバッファゲート１０５及びローパスフィルタ１０６を介して、第１特図始動入賞球検出器４１、第２特図始動入賞球検出器４２、第３特図始動入賞球検出器４３、継続入賞球検出器４４、大入賞口入賞球検出器４５、第１普図始動ゲート通過球検出器４６、第２普図始動ゲート通過球検出器４７、排出制御装置５８等と連絡し、これらの検出器や装置からの信号を受信する。」（第７頁第１２欄第２４〜３９行）、
　「【００４７】また、ＣＰＵ９８からは出力ポート１０７及びドライバ１０８を介して信号を発信し、変動入賞装置３３の球受扉４０の開閉動作を行うための駆動源たる大入賞口ソレノイド１０９、補助変動入賞装置（普通電動役物）３４の球受片を左右に回動させるための駆動源たる普電ソレノイド１１０、特別図柄表示装置３２、普通図柄表示装置３５、特別図柄始動入賞記憶ＬＥＤ３９…、普図始動ゲート通過記憶ＬＥＤ３７…、動作表示ランプ３０へ信号を出力して、各種遊技装置等の動作制御を行う。」（第７頁第１２欄第４９行〜第８頁第１３欄第８行）、
　「【００４９】この排出制御装置５８の主要部は、例えばワンチップ・マイクロコンピュータ１１１より構成するものとしてあり、ワンチップ内にＣＰＵ，ＲＯＭ，ＲＡＭが一体的に組み付けられ、電源回路１１２の供給電源に基づいて動作すると共に、発振器１１３より入力されるクロックを分周して用いる。また、上記ワンチップ
・マイクロコンピュータ１１１へ停電検出信号を出力する停電検出回路１１４を設けてあり、上記電源回路１１２よりワンチップ・マイクロコンピュータ１１１へ供給される電源電圧を常時監視し、該電源電圧がワンチップ・マイクロコンピュータの動作を賄い得ない程低下した状態（停電状態）を検出することで、停電検出信号を出力するのである。」（第８頁第１３欄第１９〜３１行）、
　「【００６３】しかして、上記排出制御手段５８内には記憶保護手段１２５を設けてあり、例えば上記排出制御装置のＩ／Ｏブロック図（図６）において説明した停電検出手段１１４が停電状態を検出することで、入賞球数記憶手段１２１および第２賞球排出数記憶手段１２３の記憶内容を保護するために、記憶保持に必要な電源供給を行うものとし、電源供給停止から所定時間は第２賞球排出数記憶手段１２３と入賞球数記憶手段１２１の記憶内容をバックアップできるようにしてある。
　【００６４】したがって、本発明に係る遊技機１によれば、第２賞球排出数記憶手段１２３に記憶保持された記憶内容は、記憶保護手段１２５によって保護されるので、遊技中における不意の停電や故障の際にも、遊技者が不利益を受けることなく、入賞球に応じた賞球を確実に獲得することができる。なお、記憶保護手段１２５を排出制御手段５８のみに設ける場合に限らず、電気的制御装置５６にも記憶保護手段１２５′を設けるものとすれば、第１賞球排出数記憶手段１１８の記憶内容に対する保護も確実ならしめることができ、賞球排出に関連した記憶のバックアップを一層完全なものとなし得る。また、記憶保護手段１２５，１２５′は電源供給の可能なものに限らず、例えば不揮発性のメモリを用いるものとして、各記憶内容を記憶保護手段に移し代えることで、電源供給が停止された後にも、賞球排出動作に関連した記憶内容を保護することが可能となる。」（第９頁第１６欄第４０行〜第１０頁第１７欄第１４行）、
　「【００７０】先ず、電気的制御装置５６の各制御処理について説明する。この電気的制御装置５６は、例えば２ミリ秒毎にリセットされるものとしてあり、リセットによって起動する毎に所定の処理手順に従ってルーチンワークを行い、再び待機（リセット待ち）状態になる。なお、開店等で当該遊技機１の電源が投入された際には、ＲＡＭのクリアやフラグの初期設定等の初期化処理を行い、その後に各処理へ移行する。」（第１０頁第１８欄第３３〜４０行）、
　「【００８８】排出制御装置５８の起動に際して、先ず、当該遊技機１に対する電源投入によるものか、停電復帰によるものか（後述する停電割込処理において停電記憶がセットされているか）を判定し、電源投入であれば各種のフラグやタイマを初期化する。一方、停電復帰であれば、停電時の出力状態へ戻す（例えば、第１，第２排出ソレノイド７７ａ，７７ｂをオン状態に復帰させたり、排出数表示器２８への表示出力を再開する）停電復帰処理を行って、停電によって中断された際の各処理へ戻る。」第１２頁第２２欄第３７〜４６行）。
　また、第２引用例の段落【００７０】及び【００８８】の記載からみて、第２引用例に記載の電気的制御装置５６及び排出制御装置５８が、各々リセット回路を具備していることは、明らかである。
　　
　ii．第２引用例に記載の前記事項及び図面によれば、第２引用例には、以下の発明が記載されていると認められる。
　「遊技の進行を司る電気的制御装置５６と、
　該電気的制御装置５６から賞球排出数を受信し、この賞球排出数に従って、遊技者に景品を払い出す排出制御装置５８と図柄の表示を実行する特別図柄表示装置３２と、
　を備えた遊技機であって、
　前記電気的制御装置５６内に電源回路１０１と記憶保護手段１２５′とリセット回路とを備え、
　排出制御装置５８内に電源回路１１２と記憶保護手段１２５とリセット回路とを備え、
　電源を投入するときには、前記各リセット回路により前記電気的制御装置５６及び前記排出制御装置５８を初期化し、
　停電が発生したときには、前記電気的制御装置５６及び前記排出制御装置５８は、それぞれ前記記憶保護手段１２５′及び記憶保護手段１２５より供給される電源により賞球排出数を記憶保持する、
　よう構成した遊技機。」
　　　　　
　（２）本件発明１と引用発明との対比検討
　（２−１）本件発明１と引用発明との対比
　本件発明１と引用発明とを対比すると、引用発明における、「遊技制御基板（メイン基板）３１」、「賞球個数信号」、「賞球基板３７」、「表示制御基板８０」、「サブ基板」は、それぞれ、本件発明１における、「主制御基板」、「賞球払い出し指令のデータ」、「景品払い出し制御基板」、「図柄制御基板」、「サブ制御基板」に相当する。
　そして、引用発明における「電源回路」は、本件発明１における「電源基板」と対比して、主制御基板及びサブ制御基板に電源を供給する「電源回路」として共通する。
　また、引用発明における「遊技制御基板（メイン基板）３１内の初期リセット回路６５と遅延回路６５５」及び「表示制御基板８０内のリセット回路８３」は、本件発明１における「電源基板内のリセット回路」と対比して、電源を投入するときには、サブ制御基板である図柄制御基板を主制御基板より早く立ち上げる「リセット回路」として共通する。
　そうすると、本件発明１と引用発明の両者は、以下の点で一致並びに相違するものと認められる。
　　　
　一致点．「遊技の進行を司る主制御基板と、
　該主制御基板から賞球払い出し指令のデータを受信し、このデータに従って、遊技者に景品を払い出す景品払い出し制御基板と図柄の表示を実行する図柄制御基板とを少なくとも含むサブ制御基板と、
　前記主制御基板及びサブ制御基板に電源を供給する電源回路と、
　リセット回路と、
　を備えた遊技機であって、
　電源を投入するときには、前記リセット回路により前記サブ制御基板である図柄制御基板を前記主制御基板より早く立ち上げる、
　よう構成した遊技機。」
　　　　
　相違点Ａ．本件発明１は、主制御基板及びサブ制御基板に電源を供給する１つの電源基板を備え、前記１つの電源基板内に前記各制御基板に対するリセット回路とバックアップ供給電源とを備える構成であるのに対して、引用発明は、主制御基板及びサブ制御基板に電源を供給する電源回路と、前記主制御基板及びサブ制御基板にそれぞれリセット回路を備える構成であって、バックアップ供給電源を備えていない点。
　相違点Ｂ．電源を投入するときに、リセット回路により主制御基板より早く立ち上げるサブ制御基板として、本件発明１は、景品払い出し制御基板と図柄制御基板とを対象とするのに対して、引用発明は、図柄制御基板を対象とするものの、景品払い出し制御基板をも対象とするのか明らかでない点。
　相違点Ｃ．本件発明１は、停電が発生したときには、主制御基板及び景品払い出し制御基板はバックアップ供給電源より供給される電源により賞球データを記憶保持する構成であるのに対して、引用発明は、該構成を備えていない点。
　　　　
　（２−２）相違点Ａの検討
　まず、１つの電源基板上に電源回路とリセット回路とを一体的に備える構成は、周知技術（例えば、特開平８−１９１５３９号公報、特開平６−１５００２９号公報、特開平４−５８９１０号公報参照。以下「周知技術Ａ１」という。）である。
　また、１つのリセット回路により複数の制御手段のリセットを統一的に制御する構成は、周知技術（例えば、特開平８−１９１５３９号公報、特表平７−５０５２４１号公報、特開平２−１６６５０５号公報、特開平１−１２９３１６号公報、特開平５−８８７８６公報参照。以下「周知技術Ａ２」という。）である。
　さらに、電源基板上あるいは電源回路の近傍にバックアップ供給電源を備えることは、周知技術（例えば、特開平４−５８９１０号公報、特開平７−１６３８００号公報、特開昭６０−５８１８６公報参照。以下「周知技術Ａ３」という。）である。
　そうすると、引用発明に示される、電源回路と、主制御基板及びサブ制御基板にそれぞれ備えるリセット回路について、これら電源回路とリセット回路を前記周知技術Ａ１のように電源基板に一体的に備えることで前記各制御基板に対して該電源回路から共通に電源を供給し、該リセット回路により前記周知技術Ａ２のように制御手段としての各制御基板のリセットを統一的に制御する構成とするとともに、前記周知技術Ａ３のように電源基板上あるいは電源回路の近傍にバックアップ供給電源を備えるようにして、前記相違点Ａに係る本件発明１のように構成することは、当業者が容易に想到できるものである。
　　　　
　（２−３）相違点Ｂの検討
　引用発明は、電源を投入するときに主制御基板から送出される表示制御コマンドデータをサブ制御基板である図柄制御基板が取り損なってしまうのを防止することを課題とするものであるところ、同じくサブ制御基板である景品払い出し制御基板においても主制御基板から送出される賞球払い出し指令のデータを取り損なってしまうのを防止するという同様の課題があることは、当業者が当然理解あるいは想定するものといえる。
　そうすると、引用発明に示される前記課題に基づいて、電源を投入するときにリセット回路により主制御基板より早く立ち上げるサブ制御基板として、図柄制御基板とともに景品払い出し制御基板をも対象にして、前記相違点Ｂに係る本件発明１のように構成することは、当業者が容易に想到できるものである。
　　　
　（２−４）相違点Ｃの検討
　本件発明１と第２引用例に記載の発明とを対比すると、第２引用例に記載の発明における、「電気的制御装置５６」、「賞球排出数」、「排出制御装置５８」、「特別図柄表示装置３２」は、それぞれ、本件発明１における、「主制御基板」、「賞球払い出し指令のデータ」、「景品払い出し制御基板」、「図柄制御基板」に相当する。
　そして、第２引用例に記載の発明における「記憶保護手段１２５′及び記憶保護手段１２５」は、本件発明１における「バックアップ供給電源」と同様に、停電が発生したときに賞球データを記憶保持するために主制御基板及び景品払い出し制御基板に供給される電源である。
　そうすると、引用発明に示される、主制御基板及び景品払い出し制御基板における賞球データについて、第２引用例に記載の発明に示されるバックアップ電源技術を採用し、停電が発生したときにバックアップ供給電源より供給される電源により前記賞球データを記憶保持するようにして、前記相違点Ｃに係る本件発明１のように構成することは、当業者が容易に想到できるものである。
　　　　　　　　　
　（２−５）本件発明１の作用効果について
　本件発明１の作用効果は、引用発明及び第２引用例に記載の発明並びに前記周知技術Ａ１乃至Ａ３に基づいて当業者が容易に予測できるものである。
　　　
　（２−６）まとめ
　よって、本件発明１は、引用発明及び第２引用例に記載の発明並びに周知技術Ａ１乃至Ａ３に基づいて当業者が容易に発明をすることができたものであるから、その特許は、特許法第２９条第２項の規定に違反してされたものである。
　　　
　（３）本件発明２と引用発明との対比及び判断
　（３−１）本件発明２と引用発明との対比
　本件発明２は、本件発明１における「リセット回路」の構成をさらに限定するものである。
　そこで、本件発明２と引用発明とを対比すると、両者は、前記相違点Ａ乃至Ｃに加え、以下の相違点Ｄでも相違している。
　相違点Ｄ．本件発明２は、電源の供給を停止するときには、リセット回路により主制御基板をサブ制御基板より早く停止するよう構成したのに対し、引用発明は、該構成を備えていない点。
　　　
　（３−２）相違点Ｄの検討　　　　
　相違点Ａ乃至Ｃについては、前記３．（２）にて検討したとおり、引用発明及び第２引用例に記載の発明並びに周知技術Ａ１乃至Ａ３に基づいて当業者が容易に発明をすることができたものであるから、ここで、前記相違点Ｄについて検討する。
　引用発明は、電源を投入するときに主制御基板から送出される表示制御コマンドデータをサブ制御基板である図柄制御基板が取り損なってしまうのを防止することを課題として、主制御基板よりサブ制御基板を早く立ち上げるものであるところ、電源の供給を停止するときにおいても主制御基板から送出される表示制御コマンドデータをサブ制御基板が取り損なってしまうのを防止するという同様の課題があることは、当業者が当然理解あるいは想定するものといえる。
　しかして、前記周知技術Ａ２には、複数の各制御手段（主制御基板及びサブ制御基板）に対応して異なるタイミングでリセット信号を出力するリセット回路が示されているところ、リセット信号が変化する電圧として異なる電圧レベルを設定する実現手段（前記周知技術Ａ２に示される、特表平７−５０５２４１号公報、特開平２−１６６５０５号公報参照。）を採用すれば、電源を投入するときにリセット信号が変化する設定電圧レベルが高いために遅く立ち上がる制御手段（主制御基板）について、電源の供給を停止するときに当該制御手段（主制御基板）を他の設定電圧レベルが低い制御手段（サブ制御基板）より早く停止することができることは明らかである。
　また、データの送受信が終了するまで受信側の停止を送信側より遅延させて該送信データの消失を防止することは、特定の技術分野に限定されることなく適宜採用されている技術（例えば、特開平４−１８６２２号公報〕参照。以下「周知技術Ｄ」という。）である。
　そうすると、引用発明に示される前記課題、あるいは前記周知技術Ｄに基づいて、電源停止時において送信データである表示制御コマンドデータが正常に受信されるようにするべく、電源の供給を停止するときに主制御基板をサブ制御基板より早く停止するように適宜リセット回路を設計して、前記相違点Ｄに係る本件発明２のように構成することは、当業者が容易に想到できるものである。
　　
　（３−３）本件発明２の作用効果について
　本件発明２の作用効果は、引用発明及び第２引用例に記載の発明並びに前記周知技術Ａ１乃至Ａ３及びＤに基づいて当業者が容易に予測できるものである。
　　　
　（３−４）まとめ
　よって、本件発明２は、引用発明及び第２引用例に記載の発明並びに周知技術Ａ１乃至Ａ３及びＤに基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　　
４．むすび
　以上のとおり、本件発明１及び２は、第１引用例及び第２引用例に記載の発明に基づいて当業者が容易に発明をすることができたものであるから、その特許は特許法第２９条第２項の規定に違反してされたものである。
　したがって、本件発明１及び２についての特許は、特許法第１１３条第２号に該当し、取り消されるべきものである。
　よって、結論のとおり決定する。
【異議決定日】
平成１７年１１月２１日（２００５．１１．２１）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
遊技機
（５７）【特許請求の範囲】
　【請求項１】
　遊技の進行を司る主制御基板と、
　該主制御基板から賞球払い出し指令のデータを受信し、このデータに従って、遊技者に景品を払い出す景品払い出し制御基板と図柄の表示を実行する図柄制御基板とを少なくとも含むサブ制御基板と、
　前記主制御基板及びサブ制御基板に電源を供給する
１つの
　を備えた遊技機であって、
　前記
１つの
内
、
　電源を投入するときには、前記リセット回路により前記サブ制御基板を前記主制御基板より早く立ち上げ、
　停電が発生したときには、前記主制御基板及び前記景品払い出し制御基板は前記バックアップ供給電源より供給される電源により賞球データを記憶保持する、
　よう構成したことを特徴とする遊技機。
　【請求項２】
　電源の供給を停止するときには、前記リセット回路により前記主制御基板を前記サブ制御基板より早く停止するよう構成したことを特徴とする請求項１に記載の遊技機。
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　本発明は遊技機に関し、詳しくは遊技の進行を司る主制御基板と、主制御基板以外のサブ制御基板とを備えた遊技機に係わる。
　【０００２】
　【従来の技術】
　遊技機、例えばパチンコ遊技機においては、発射された遊技球が入賞口に入賞すると予め定められた個数の遊技球を景品球として払い出すよう構成されている。遊技盤面上の各入賞口に入賞した遊技球は、セーフ球タンクに一旦停留され、停留された遊技球はセンサにより１個ずつ検出され、所定個数の景品球としての遊技球をモータ等の駆動装置により遊技者に払い出した後、検出された遊技球はセーフ球タンクから排出される。
　この従来のパチンコ遊技機は、入賞した遊技球がセーフ球タンクに停留され、景品球を払い出してから機外に排出することから、停電等の不測の事態が生じても入賞した遊技球がセーフ球タンクに停留されていることから、遊技者に不利益を与えることがないという効果を有していた。
　【０００３】
　【発明が解決しようとする課題】
　しかしながら、前記従来のパチンコ遊技機は、以下の課題を有していた。
　（１）セーフ球タンクを備える必要のあることから構成が嵩張り、複雑になる。
　（２）停電等が発生したときには、払い出すべき景品球数のデータが消滅することから、最大数の景品球を払い出すことになり正確な景品球を払い出していない。例えば、入賞球１個に対して５個又は１０個の景品球を払い出すべき場合でも１５個の景品球を払い出すことになる。
　【０００４】
　これらの課題を解決するために、近年、景品球を払い出すための景品払い出し制御基板を備え、払い出すべき景品個数に対応したデータを景品払い出し基板のメモリに記憶し、このメモリをバッテリバックアップする提案が為されている。
　該提案に係る発明として、本願出願人は、特願平１０−１２６６９３号の「弾球遊技機」に示す発明を行った。
　この提案は、パチンコ機の機構を単純化することができる、正確な景品球を払い出すことができるという優れた効果を有する。
　【０００５】
　しかしながら、前述した景品払い出し基板を備えるパチンコ遊技機等においては、猶、次のような課題が考えられる。
　（１）前記パチンコ遊技機は、遊技の進行を司る主制御基板の他に、前記景品払い出し制御基板等のサブ制御基板を備え、これらの各基板には電源基板から電源を供給する構成が一般的である。この電源基板から各制御基板に電源を供給したとき、いずれの制御基板が早く立ち上がっているのか不明であるという課題、
　（２）これにより、例えば主制御基板から景品払い出し基板にデータを送信したとき、送信したデータが受信されないことがあるという課題、
　（３）前記（１）及び（２）の課題は、近年のパチンコ遊技機は不正防止を目的として、主制御基板から各制御基板へ一方向のみデータを送信する構成を採用していることから、各制御基板がデータを受信しなかったときには２度と同じデータを受信することはないという課題、
　が考えられた。
　本発明の遊技機は、これらの課題を好適に解決し、一層健全な遊技機を提供することを目的として為されたものである。
　【０００６】
　【課題を解決するための手段及び効果】
　前記課題を解決するため請求項１に記載の遊技機は、
　遊技の進行を司る主制御基板と、
　該主制御基板が送信する賞球データを受信し、この賞球データに従って、遊技者に景品を払い出す景品払い出し制御基板と図柄の表示を実行する図柄制御基板とを少なくとも含むサブ制御基板と、
　前記主制御基板及びサブ制御基板に電源を供給する
１つの
　を備えた遊技機であって、
　前記
１つの
内
、
　電源を投入するときには、前記リセット回路により前記サブ制御基板を前記主制御基板より早く立ち上げ、
　停電が発生したときには、前記主制御基板及び前記景品払い出し制御基板は前記バックアップ供給電源より供給される電源により賞球データを記憶保持する、
　よう構成したことを特徴とする。
　【０００７】
　ここで、サブ制御基板とは、景品払い出し制御基板を少なくとも含むものであって、パチンコ遊技機にあっては図柄の変動表示を行う図柄制御基板等を含んでも良い。また、景品払い出し制御基板とは、景品を払い出す駆動装置を制御する基板であって、パチンコ遊技機では景品としての景品球（「賞品球」又は「賞球」ともいう。）を払い出すモータ又はソレノイド等を駆動制御する基板をいい、スロットル遊技機では景品としてのコインを払い出すホッパーを駆動制御する基板をいう。
　制御基板を立ち上げるとは、制御基板を動作させることをいう。
　【０００８】
　請求項１に記載の遊技機は、電源基板により主制御基板及びサブ制御基板に電源を投入するときには、電源基板のリセット回路により主制御基板及びサブ制御基板が一括して立ち上げられ、電源が遮断されるときには、電源基板のリセット回路により主制御基板及びサブ制御基板が一括して動作の停止が実行される。
　これにより、主制御基板が動作を開始するときには、サブ制御基板も動作を開始し、主制御基板が動作を停止するときには、サブ制御基板も動作を停止する。これにより、主制御基板が一方的に送信するデータをサブ制御基板が受信しないことを未然に防ぐことができる。例え、データの送信中に停電が発生し送信処理が途中で終了しても、主制御基板はデータが完全に受信されていないことが判っているので、停電復旧後に再度、同じデータを送信することができる。
　また、各制御基板にリセット回路を備えた場合は、同じタイミングで動作の立ち上げ又は動作の終了を実行するよう構成しても、部品の値の誤差等により必ずしも同じタイミングになることは困難であるが、本発明では電源基板の１つのリセット回路により動作の立ち上げ又は動作の停止を実行する構成なので、前記課題を解決してタイミングを統一することができるという優れた効果を有する。更に、該構成により部品点数の削減を図ることができるという効果も有する。
　【０００９】
　請求項１に記載の遊技機は、
　前記リセット回路が、
　前記電源基板により前記主制御基板及び前記サブ制御基板に電源を投入するときには、前記サブ制御基板を前記主制御基板より早く立ち上げるよう構成したことを特徴とする。
　【００１０】
　前記構成を有する請求項１に記載の遊技機は、
　電源基板により各制御基板に電源が投入されたときには、主制御基板が動作の立ち上げを実行する前に、サブ制御基板が動作の立ち上げを実行している。
　これにより、電源投入後、特に瞬停（瞬時の停電）が発生した後、主制御基板からサブ基板にデータが送信され、サブ基板は既に立ち上がっているのでサブ基板は確実にデータを受信することができるという効果を有する。
　また、停電から復帰したときには、主制御基板及び景品払い出し制御基板は記憶保持されたデータに従って停電時の状態から処理を続行するが、この場合も主制御基板が立ち上がったときには、景品払い出し制御基板は停電時の状態から処理を続行するので、主制御基板は停電時の状態から引き続きデータを送信することができる。
　【００１１】
　請求項２に記載の遊技機は、電源の供給を停止するときには、前記リセット回路により前記主制御基板を前記サブ制御基板より早く停止するよう構成したことを特徴とする請求項１に記載の遊技機である。
　【００１２】
　前記構成を有する請求項２に記載の遊技機は、
　電源基板により電源の供給を停止するときには、主制御基板の電気的動作をサブ制御基板の電気的動作より早く停止する。
　これにより、サブ制御基板が電気的動作を終了したとき、又は終了した後に主制御基板からデータが送信されるということはあり得なくなる。この結果、瞬停等により電源基板からの電源の供給が停止されるときには、サブ制御基板の電気的動作が停止しているのに主制御基板がデータを送信するという弊害を無くすことができる。
　【００１３】
　請求項１に記載の遊技機は、前記主制御基板及びサブ制御基板がマイコンを含み構成されたことが好ましい。
　【００１４】
　前記構成を有する請求項１に記載の遊技機は、電源投入時には、サブ制御基板のマイコンが主制御基板のマイコンより早く動作を開始し、電源の供給を停止するときには、主制御基板のマイコンはサブ制御基板のマイコンより早く動作を停止する、或いは同時に動作を開始し停止するよう働く。これにより、前記請求項１又は請求項２の効果を一層実効あらしめる。
　【００１５】
　請求項１に記載の遊技機は、前記主制御基板及び前記景品払い出し制御基板が、記憶保持手段により停電時に記憶を保持するよう構成したことを特徴とする。
　【００１６】
　前記構成を有する請求項１に記載の遊技機は、
　主制御基板及び景品払い出し制御基板が、停電時にデータを記憶保持する記憶保持手段を備えて構成されているので、停電復旧後には、記憶保持されたデータに基づき主制御基板は停電前のゲーム内容を続行することができ、また、景品払い出し制御基板は停電前の払い出し状態から続行して景品の払い出し処理を続行することができる。
　【００１７】
　【発明の実施の形態】
　以下に、本発明の好適な実施例を図面に基づいて説明する。尚、本発明の実施の形態は、下記の実施例に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採り得ることはいうまでもない。
　図１に示すように、本実施例のパチンコ機１０は、大きくは長方形の外枠１１と前面枠１２とからなり、外枠１１の左隣に公知のカードリーダ（プリペイドカードユニット）１３が設けられている。前面枠１２は、左端上下のヒンジ１４により外枠１１に対し回動可能に取り付けられている。
　前面枠１２の下方には上皿１５が設けられ、この上皿１５に貸出釦１６、精算釦１７及び残高表示部１８が設けられている。カードリーダ１３のカード口１９にプリペイドカードを挿入すると、記憶された残高が残高表示部１８に表示され、貸出釦１６を押下すると遊技球の貸出しが実行され上皿１５の払い出し口より遊技球が排出される。
　【００１８】
　前面枠１２には、窓状の金枠２０が前面枠１２に対して解放可能に取り付けられている。この金枠２０には板ガラス２１が二重にはめ込まれている。板ガラス２１の奥には遊技盤２２が収納されている。
　上皿１５の前面枠１２下部には、下皿２３が設けられ、下皿２３の右側には発射ハンドル２４が取り付けられている。この発射ハンドル２４の外周には、図示しない回動リングが擁され、時計方向に回動すれば遊技球を遊技盤２２上に発射することができる。
　上皿１５と下皿２３とは連結されていて、上皿１５が遊技球で満杯状態になれば下皿２３に遊技球を誘導するよう構成されている。
　【００１９】
　図２はパチンコ機１０を裏側から見た裏面図である。図示するように、前述した遊技盤２２を脱着可能に取り付ける機構盤２６が前述した外枠１１に収納されている。この機構盤２６には、上方から、球タンク２７、誘導樋２８及び払出し装置２９が設けられている。この構成により、遊技盤２２上の入賞口に遊技球の入賞があれば球タンク２７から誘導樋２８を介して所定個数の遊技球を払出し装置２９により前述した上皿１５に排出することができる。
　また、機構盤２６には主制御基板３０及び払出制御基板３１が脱着可能に、遊技盤２２には特別図柄表示装置３２が、前面枠１２の左下部には発射制御基板３３が、特別図柄表示装置３２の左側に外部接続端子基板５０が、各々取り付けられている。
　【００２０】
　次に図３を用いて遊技盤２２について説明する。
　図３に示すように遊技盤２２には、中央に特別図柄表示装置３２を構成するＬＣＤパネルユニット（以下、「ＬＣＤ」という。）３２ａ、その下部に第１種始動口としての普通電動役物３６、ＬＣＤ３２ａ上部の普通図柄表示装置３７、普通図柄表示装置３７に表示される図柄の変動開始に用いられるＬＣＤ３２ａの左右の普通図柄作動ゲート３８及び３９、普通電動役物３６下部の大入賞口４０、盤面最下部のアウト口４１、その他の各種入賞口、風車及び図示しない遊技釘等が備えられている。
　この構成により、前述した発射ハンドル２４を回動すれば発射制御基板３３により駆動される発射モータ３３ａが駆動されて上皿１５上の遊技球がガイドレールを介して遊技盤２２上に発射される。発射された遊技球が各入賞口に入賞すれば遊技球は盤面裏面にセーフ球として取り込まれ、入賞しなければアウト口４１を介してアウト球として同様に盤面裏面に取り込まれる。
　【００２１】
　続いて前述したパチンコ機１０の電気的構成を図４のブロック図を用いて説明する。
　パチンコ機１０の電気回路は、図示するように、前述した主制御基板３０、払出制御基板３１、特別図柄表示装置３２、発射制御基板３３、ランプ制御基板３４及び音制御基板３５等から構成されている。尚、この回路図には、信号の受け渡しを行うために所謂中継基板等は記載していない。
　【００２２】
主制御基板３０は、遊技制御プログラムを記憶したＲＯＭ及び演算等の作業領域として働くＲＡＭを内蔵した８ビットワンチップマイコンを中心とした論理演算回路として構成され、この他各基板又は各種スイッチ類及び各種アクチェータ類との入出力を行うための外部入出力回路も設けられている。
　主制御基板３０の入力側には、第１種始動口スイッチ３６ａ、普通図柄作動スイッチ３８ａ及び３９ａ、役物連続作動スイッチ（以下、単に「Ｖスイッチ」と呼ぶ）４０ａ、カウントスイッチ４０ｂ、満タンスイッチ４３、補給スイッチ４４、複数のその他入賞口スイッチ４５、玉抜スイッチ４６等が接続されている。また、出力側には、大入賞口ソレノイド４０ｃ、Ｖソレノイド４０ｄ、普通役物ソレノイド３６ｂ及び外部接続端子基板５０等が接続されている。
　【００２３】
　第１種始動口スイッチ３６ａは前述した遊技盤２２上の普通電動役物３６内、普通図柄作動スイッチ３８ａ及び３９ａは各々普通図柄作動ゲート３８及び３９内、Ｖスイッチ４０ａは大入賞口４０内の特定領域内、同じくカウントスイッチ４０ｂは大入賞口４０内、満タンスイッチ４３は下皿２３内、補給スイッチ４４は球タンク２７内、その他入賞口スイッチ４５は普通電動役物３６及び大入賞口４０以外の盤面上の各々の入賞口、玉抜スイッチ４６は払出し装置２９の近傍に各々取り付けられている。ここで、Ｖスイッチ４０ａは大入賞口４０内に入賞した遊技球が特別装置作動領域（以下、「特別領域」という。）を通過したことを、カウントスイッチ４０ｂは大入賞口４０内に入賞する全ての遊技球を、満タンスイッチ４３は下皿２３内に遊技球が満タン状態になったことを、補給スイッチ４４は球タンク２７内に遊技球が存在することを、その他入賞口スイッチ４５は普通電動役物３６及び大入賞口４０以外の盤面上の各々の入賞口に遊技球が入賞したことを、玉抜スイッチ４６は玉抜操作ボタンが押し下げられたことを各々検出するためのものである。
　また、出力側に接続された大入賞口ソレノイド４０ｃは大入賞口４０、Ｖソレノイド４０ｄは大入賞口４０内の特別領域、普通役物ソレノイド３６ｂは普通電動役物３６の開閉に各々使用されるものである。
　【００２４】
　特別図柄表示装置３２は、前述したＬＣＤ３２ａと、このＬＣＤ３２ａを駆動制御する図柄表示装置制御基板（以下、単に「図柄制御基板」（「画像制御基板」ともいう。）という。）３２ｂ及びバックライト及びインバータ基板等の付属ユニットから構成されている。図柄制御基板３２ｂは、前述した主制御基板３０と同様８ビットワンチップマイコンを中心とした論理演算回路として構成されている。
　【００２５】
　払出制御基板３１は、主制御基板３０と同様マイクロコンピュータを用いた論理演算回路として構成され、その入力回路には賞球払出スイッチ３１ａ及び貸玉払出スイッチ３１ｂが接続され、出力回路には玉切モータ３１ｃ及び玉貸モータ３１ｄが接続されている。また、払出制御基板３１には、前述したカードリーダ１３が双方向に接続され、カードリーダ１３にはＣＲ精算表示基板４７が接続されている。賞球払出スイッチ３１ａは、主制御基板３０にも接続されている。
　玉切モータ３１ｃ及び玉貸モータ３１ｄは、前述した払出し装置２９に設けられ、誘導樋２８から供給される遊技球を下方に所定個数流下させるものである。玉切モータ３１ｃから払い出される遊技球は賞球払出スイッチ３１ａにより検出され、玉貸モータ３１ｄから払い出される遊技球は貸玉払出スイッチ３１ｂにより検出される。
　ＣＲ精算表示基板４７は、前述した上皿１５の貸出釦１６、精算釦１７及び残高表示部１８等から構成されている。尚、ＣＲ精算表示基板４７を払出制御基板３１に接続する構成としても良い。
　【００２６】
　前記構成により主制御基板３０から賞球払い出し指令のデータが送信されると、このデータを受信した払出制御基板３１は、未払の賞球データに送信されたデータが示す賞球個数を加算して新たな賞球データとして記憶し、所定個数の遊技球を賞球として払い出した後に賞球払出スイッチ３１ａにより検出された遊技球を記憶した賞球データから減算処理を実行して新たな賞球データとし、この賞球データの値が零になるまで払い出し処理を実行する。
　一方、ＣＲ精算表示基板４７の貸出釦１６を押下すると、１００円の場合はカードリーダ１３から払出制御基板３１に１パルスの信号が送信され、５００円の場合には５パルスの信号が送信される。払出制御基板３１は、１パルスの信号に対して２５個の遊技球が貸玉払出スイッチ３１ｂにより検出されるまで玉貸モータ３１ｄを駆動制御して貸し玉を払い出す処理を実行する。
　【００２７】
　発射制御基板３３は、遊技者が操作する発射ハンドル２４の回動量に応じて発射モータ３３ａを駆動制御するものであり、その他遊技者が発射停止スイッチ２４ｂを押下したとき発射を停止させたり、発射ハンドル２４に内蔵されたタッチスイッチ２４ａがオン状態のときタッチランプ４８を点灯させるためのものである。
　タッチスイッチ２４ａは発射ハンドル２４に内蔵され遊技者が発射ハンド
ル
　【００２８】
　ランプ制御基板３４は主としてトランジスタ等の駆動素子から構成されており、主制御基板３０からの指令を受けて普通図柄表示装置３７、大当たりランプやエラーランプ等のランプ類及びＬＥＤ等の各種ランプ類を点灯表示させるためのものである。
　【００２９】
　音制御基板３５は音源ＩＣ及びアンプ等から構成されており、主制御基板３０の指令を受けてスピーカ４９を駆動制御するためのものである。
　【００３０】
　前述した特別図柄表示装置３２、払出制御基板３１、発射制御基板３３、ランプ制御基板３４及び音制御基板３５への送信は、主制御基板３０からのみ送信することができるよう一方向通信の回路として構成されている。この一方向通信の回路は、インバータ回路又はラッチ回路を用いて具現化することができる。
　【００３１】
　前記主制御基板３０、払出制御基板３１、図柄制御基板３２ｂ、発射制御基板３３、ランプ制御基板３４及び音制御基板３５等へは、図５に示すように、電源基板５５から各種電源が供給されている。
　電源基板５５は、２４Ｖ交流電源からＤＣ３２Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖ、更にコンデンサによりＤＣ５Ｖのバックアップ電源を生成し、各制御基
板
　ＤＣ５Ｖのバックアップ電源は、主制御基板３０と払出制御基板３１に供給されている。
　【００３２】
　ここで、図６に示すように、電源基板５５には、リセット１回路６０及びリセット２回路６１、バックアップ１電圧監視回路６２およびバックアップ２電圧監視回路６３が備えられている。
　リセット１回路６０は、主制御基板３０のＣＰＵ６４のリセット端子ＲＥＳに接続されている。
　リセット２回路６１は、払出制御基板３１のＣＰＵ６５のリセット端子ＲＥＳ、図柄制御基板３２ｂのＣＰＵ６６のリセット端子ＲＥＳ等に接続されている。
　バックアップ１電圧監視回路６２は、主制御基板３０のＣＰＵ６４の強制割り込み端子ＮＭＩに接続されている。
　バックアップ２電圧監視回路６３は、払出制御基板３１のＣＰＵ６５の強制割り込み端子ＮＭＩに接続されている。
　尚、前述したように、５Ｖバックアップ電源は、主制御基板３０のＣＰＵ６４のバックアップ端子ＶＢＢ、及び払出制御基板３１のＣＰＵ６５のバックアップ端子ＶＢＢに接続されている。
　【００３３】
　リセット１回路６０は、図７に示すように、電圧監視ＩＣ１１、抵抗器Ｒ１７、Ｒ１８及びＲ１９、バイ
パ
　前記構成により電圧監視ＩＣ１１の出力端子であるＲＥＳＥＴ端子は、ＤＣ１２Ｖ電源の電圧が９．３９〜１０．２１Ｖ以下に低下すると、出力するリセット信号１を、ハイレベルからロウレベルに変化させる。
　【００３４】
　リセット２回路６１は、図８に示すように、電圧監視ＩＣ８、抵抗器Ｒ３８、Ｒ３９及びＲ４０、バイパスコンデンサＣ２２及びＣ２３等から構成されている。電圧監視ＩＣ８の入力端子であるＶＳ端子には、抵抗器Ｒ３９とＲ４０とで分圧したＤＣ１２Ｖの電源が供給され、出力端子であるＲＥＳＥＴ端子は、抵抗器Ｒ３８でＤＣ５Ｖにプルアップされている。
　前記構成により電圧監視ＩＣ８の出力端子であるＲＥＳＥＴ端子は、ＤＣ１２Ｖ電源の電圧が７．２０〜７．７５Ｖ以下に低下すると、出力するリセット信号２を、ハイレベルからロウレベルに変化させる。
　【００３５】
　バックアップ１電圧監視回路６２は、図９に示すように、コンパレータＩＣ１Ａ、抵抗器Ｒ４１〜Ｒ４５等から構成されている。コンパレータＩＣ１Ａのマイナス入力端子には、抵抗器Ｒ４３とＲ４４とで分圧したＤＣ５Ｖの電源が供給され、プラス入力端子には、抵抗器Ｒ４１とＲ４２とで分圧したＤＣ１２Ｖの電源が供給され、出力端子は抵抗器Ｒ４５でＤＣ５Ｖにプルアップされている。
　前記構成によりコンパレータＩＣ１Ａの出力端子は、ＤＣ１２Ｖ電源の電圧が１０．２５〜１０．７０Ｖ以下に低下すると、出力するバックアップ信号１を、ハイレベルからロウレベルに変化させる。
　【００３６】
　バックアップ２電圧監視回路６３は、図１０に示すように、コンパレータＩＣ２Ａ、抵抗器Ｒ５１〜Ｒ５５等から構成されている。コンパレータＩＣ２Ａのマイナス入力端子には、抵抗器Ｒ５３とＲ５４とで分圧したＤＣ５Ｖの電源が供給され、プラス入力端子には、抵抗器Ｒ５１とＲ５２とで分圧したＤＣ１２Ｖの電源が供給され、出力端子は抵抗器Ｒ５５でＤＣ５Ｖにプルアップされている。
　前記構成によりコンパレータＩＣ２Ａの出力端子は、ＤＣ１２Ｖ電源の電圧が８．００〜９．２３Ｖ以下に低下すると、出力するバックアップ信号２を、ハイレベルからロウレベルに変化させる。
　【００３７】
　前記構成により、パチンコ機１０に電源が投入されたときの主制御基板３０と、払出制御基板３１及び図柄制御基板３２ｂ等の主制御基板以外のサブ制御基板との各々のＣＰＵの動作又は制御動作の立ち上がり状態を、図１１に示すタイミングチャートに従って説明する。
　パチンコ機１０に電源が投入されると、電源基板５５によりＤＣ３２Ｖ、ＤＣ１２Ｖ、バッテリバックアップ電源（ＶＢＢ）であるＤＣ５Ｖが生成される。この生成された各電源は各制御基板に供給されるが、リセット１回路６０及びリセット２回路６１の働きにより払出制御基板３１等の各サブ制御基板及び主制御基板３０は次のように動作の立ち上げ処理を行う。
　【００３８】
　図１１に示すように、電源基板５５に電源が投入されると（ポイントＰ１）、ＤＣ１２Ｖ電源の電圧は放物線を描いて漸次０Ｖから１２Ｖに立ち上がる。この漸次立ち上がるＤＣ１２Ｖ電源の電圧が、基準値ＬＶ２（本具体例では、７．２０〜７．７５Ｖ）になるとリセット２回路６１の出力信号であるリセット信号２がロウレベルからハイレベルとなる。これにより、サブ制御基板の各ＣＰＵのリセットが解除され、払出制御基板３１のＣＰＵ６５がセキュリティチェック動作を開始する（ポイントＰ２）。このとき、本具体例では、払出制御基板３１を除く図柄制御基板３２ｂ等の各サブ制御基板は、セキュリティチェック動作は実行せずに本来の制御を実行するよう構成されている。
　ＤＣ１２Ｖの電源電圧が基準値ＬＶ２のときには、リセット１回路６０の出力信号であるリセット信号１は、まだロウレベルの状態を維持している。従って、主制御基板３０のＣＰＵ６４は、まだ立ち上がっていない。
　【００３９】
　ＤＣ１２Ｖの電源電圧が基準値ＬＶ２から基準値ＬＶ１（本具体例では、９．３９〜１０．２１Ｖ）に上昇すると、リセット１回路６０のリセット信号１は、ロウレベルからハイレベルとなる。これにより、主制御基板３０のＣＰＵ６４のリセットが解除され、ＣＰＵ６４がセキュリティチェック動作を開始する（ポイントＰ３）。
　主制御基板３０のＣＰＵ６４のセキュリティチェック時間Ｔ１は、払出制御基板３１のＣＰＵ６５のセキュリティチェック時間Ｔ２と同等かそれ以上長くなるように設計されている。
　尚、セキュリティチェックとは、周知の如く、ワンチップマイコンであるＣＰＵ６３及び６４が遊技の進行内容を書き込んだＲＯＭの内容が正規の内容であるか否かをチェックする機能のことである。
　【００４０】
　主制御基板３０のセキュリティチェック時間Ｔ１が払出制御基板３１のセキュリティチェック時間Ｔ２以上であり、且つ主制御基板３０のＣＰＵ６４のリセット解除時点が各サブ制御基板のＣＰＵのリセット解除時点より遅い（ポイントＰ４及びＰ５）。これにより、主制御基板３０のＣＰＵ６４がＲＯＭに書き込まれたプログラムに従って遊技の制御を実行開始するときには、各サブ制御基板は既に遊技の制御を実行している。この結果、電源投入後直ちに、主制御基板３０のＣＰＵ６４が各サブ制御基板にデータを送信しても、各サブ制御基板は本来の制御を実行しているので確実にデータを受信することができる。
　尚、本具体例では、セキュリティチェック時間Ｔ１は約４３９ｍｓであり、主制御基板３０のＣＰＵ６４が電源の投入から遊技の制御を実行するまでの時間は、約５２９ｍｓ〜５４９ｍｓである。また、セキュリティチェック時間Ｔ２は約２００ｍｓであり、サブ制御基板の１つである払出制御基板３１のＣＰＵ６５が電源の投入から遊技の制御を実行するまでの時間は、約２０２ｍｓ〜２０３ｍｓである。
　【００４１】
　次にパチンコ遊技機１０への電源投入が遮断されるときの動作を、図１２に示すタイミングチャートに従って説明することにする。
　パチンコ遊技機１０への電源投入が遮断されると（ポイントＰ６）、電源基板５５で生成されるＤＣ１２Ｖの電源電圧は、遮断直後の低下が著しいもののその後はほぼリニアに低下してゆき所定時間後に０Ｖとなる。このリニアに漸減してゆく途中で、基準電圧ＬＶ４（本具体例では、１０．２５〜１０．７０Ｖ）に至ると（ポイントＰ７）、電源基板５５のバックアップ１電圧監視回路６２のバックアップ信号１は、ハイレベルからロウレベルに変化する。これにより、主制御基板３０のＣＰＵ６４の強制割り込み端子ＮＭＩがロウレベルとなり、ＣＰＵ６４にノンマスカブルインターラプトがかかることになる。このとき、ＣＰＵ６４は、現状のゲーム進行状況を示すデータを待避し、その後ＲＡＭへのアクセスを禁止することができる。
　【００４２】
　電源電圧ＤＣ１２Ｖの電圧が基準電圧ＬＶ４から前記基準電圧ＬＶ１に低下すると（ポイントＰ８）、電源基板５５のリセット１回路６０のリセット信号１はハイレベルからロウレベルに変化する。これにより、ＣＰＵ６４をリセット状態とする。この後、時間の経過に従ってＤＣ１２Ｖの電源電圧は漸減してゆき基準電圧ＬＶ３（本具体例では、８．００〜９．２３Ｖ）に至ると（ポイントＰ９）、バックアップ２電圧監視回路６３の出力信号２がハイレベルからロウレベルに変化する。これにより、払出制御基板３１のＣＰＵ６５のＮＭＩ端子がロウレベルとなり、ＣＰＵ６５にノンマスカブルインターラプトがかかることになる。このとき、ＣＰＵ６５は、現状の賞球払い出し状態及び玉貸しの払い出し状態を示すデータを待避し、その後ＲＡＭへのアクセスを禁止することができる。
　【００４３】
　ＤＣ１２Ｖの電源電圧が基準電圧ＬＶ３から更に低下し基準電圧ＬＶ２に至ると（ポイントＰ１０）、リセット２回路６１の出力信号であるリセット信号２がハイレベルからロウレベルに変化する。これにより、ＣＰＵ６５及びＣＰＵ６６をリセット状態とすると共に、その他のサブ制御基板の動作を停止させる。
　ここで、前述したように、主制御基板３０及び払出制御基板３１各々のＲＡＭはバッテリバックアップされており、電源遮断時もＲＡＭに記憶されたデータは所定時間（本実施例では、約１時間２０分〜約３時間３０分）記憶保持される。
　【００４４】
　前述したように、電源投入が遮断される場合、先ず主制御基板３０のＣＰＵ６４をリセット状態とし、その後、サブ制御基板の各ＣＰＵをリセット状態とする。これにより、主制御基板３０のＣＰＵ６４が電源投入が遮断される前に送信したデータを各サブ制御基板が確実に受信
す
　【００４５】
　次に前述した構成を有する本具体例の動作を、電源投入時及び電源遮断時について説明し、電源投入後から電源が遮断されるまでの処理は従来と同様なので詳細な説明は割愛する。ここでは、便宜上先ず、電源遮断時の処理を図１３に示すフローチャートに従って説明することにする。
　図１３に示すフローチャートは、主制御基板３０のＣＰＵ６４及び払出制御基板３１のＣＰＵ６５により実行される処理であり、各々のＣＰＵの強制割り込み端子ＮＭＩがハイレベルからロウレベルに変化する信号の立ち下げ時に実行される処理である。
　ＣＰＵ６４及びＣＰＵ６５により実行される処理が本ルーチンに移行すると、先ず、ＲＡＭの複数の所定領域に所定値５５Ｈを書き込む処理が為される（ステップＳ１００）。書き込まれる所定値は、如何なる値でも良いが、１バイト中の各々のビットが交互に「１」と「０」とになる５５Ｈ又はＡＡＨが好ましい。
　【００４６】
　ＲＡＭの所定領域に所定値が書き込まれた後、データの待避が実行される（ステップＳ１１０）。このデータの待避処理は、主制御基板３０では現状のゲームの進行状況、例えば、高確率中であるか否か、大当たり中であるか否か、特別図柄表示装置で図柄変動中であるか否か等のゲームの進行状況を示す各データをＲＡＭの所定領域に書き込む処理である。一方、払出制御基板３１では、現状の賞球個数の払い出し状態及び貸し球の払い出し状態を示す各データをＲＡＭの所定領域に書き込む処理である。この待避処理は、現状の状態を常にＲＡＭの所定領域に書き込むアルゴリズムであれば、特にこの処理を実行する構成としなくても良い。データの待避が実行されると、次にＲＡＭへのアクセスが禁止される（ステップＳ１２０）。
　【００４７】
　このＲＡＭへのアクセス禁止処理は、電源電圧の不安定な状態でのＲＡＭへの書き込みを禁止することにより、待避するデータの正確性及び確実性を高めるためである。
　ＲＡＭへのアクセスが禁止されると、リセット端子ＲＥＳがローレベルに低下するのを待つ処理が実行される（ステップＳ１３０）。ここで、所定時間内にリセット端子がローレベルに低下すると、具体的には前述したリセット１回路６０の出力するリセット信号１がローレベルに低下すると、ＣＰＵ６４は動作を停止し、同じく前述したリセット２回路６１の出力するリセット信号２がローレベルに低下すると、ＣＰＵ６５は動作を停止する。一方、所定時間内に各リセット信号がローレベルに低下しない場合は、電源電圧が一時的に基準電圧ＬＶ３又はＬＶ４に至らずに少し低下しただけで元の電圧に復帰したときである。この場合には、ＲＡＭへのアクセス禁止処理が解除された後（ステップＳ１４０）、処理は「リターン」に抜け本来の処理が実行される。
　【００４８】
　電源が投入され、セキュリティチェックが終了すると、主制御基板３０のＣＰＵ６４は、図１４に示す「電源投入時ルーチン」を実行する。このルーチンは、リセット端子ＲＥＳがローレベルからハイレベルに変化する信号の立ち上げ時に１回だけ実行される。
　このルーチンに処理が移行すると、停電復旧時か否か判断される（ステップＳ１５０）。本具体例では、ＤＣ５Ｖのバックアップ電源は、前述したように、コンデンサにより約１時間２０分〜約３時間３０分間ＣＰＵ６４及びＣＰＵ６５のＲＡＭに記憶されたデータを記憶保持するよう構成されている。このため、停電ではなく、営業が終了してから翌朝に電源を投入する通常状態では、ＲＡＭのデータは記憶保持されていない。これにより、停電時にＲＡＭの所定領域に書き込まれた所定値は、記憶保持されることなく所定値とは異なった値となっている。一方、瞬停を含む一般的な停電は、１時間もあれば復旧する。係る停電時には、ＲＡＭの所定領域に書き込まれた所定値は、変化することなく記憶保持されている。従って、ＲＡＭの所定領域に書き込まれた値を比較することにより、停電復旧時か否かが判定される。
　【００４９】
　ステップＳ１５０の判定処理により、停電復旧時でないとの否定判定が為されると、メモリの値をクリアする等の初期設定（ステップＳ１６０）が実行され、停電復旧時との肯定判定が為されると、復旧処理（ステップＳ１７０）が実行され処理はリターンに抜ける。
　復旧処理では、主制御基板３０のＣＰＵ６４は、待避したゲームの進行を示すデータから通常の処理を実行するための準備を実行し、各サブ制御基板に停電から復旧したことを知らせるコマンドコードを送信する。このコマンドコードを受信した図柄制御基板３２ｂは、ＬＣＤ３２ａの画面上に「停電復旧処理実行」、「停電前のゲーム内容から続行しています」等のメッセージを表示する処理を行う。或いは、音制御基板３５は、音声により停電があったことを報知する。
　この後、ＣＰＵ６４は、図１５に示す周知の「メインルーチン」を２ｍｓ毎のハード割り込みにより定期的に実行する。
　即ち、このメインルーチンは、本処理と残余処理からなり、詳細は略すが、正常割り込みか否かの判定（ステップＳ２００）、初期設定（ステップＳ２１０）、乱数更新処理（ステップＳ２２０）、各入力処理（ステップＳ２３０）、当否判定処理（ステップＳ２４０）、画像出力処理（ステップＳ２５０）、各出力処理（ステップＳ２６０）、外れ図柄乱数更新処理（ステップＳ２７０）の各処理が実行される。
　これにより、主制御基板３０のＣＰＵ６４は、停電発生時には、停電前のゲームの進行状態から続行してゲームの制御を司ることができ、遊技者に不測の不利益や違和感を与えることがない。
　【００５０】
　一方、払出制御基板３１のＣＰＵ６５は、電源が投入されセキュリティチェックが終了すると、図１６に示す「メインルーチン」を実行する。
　このルーチンでは、前述したステップＳ１５０の処理と同様の処理により、停電復旧時か否か判定され（ステップＳ３００）、停電復旧時との肯定判定が為されると、記憶保持されたデータに基づき玉切モータ３１ｃを駆動制御して賞球の払い出しを実行し（ステップＳ３１０）、玉貸モータ３１ｄを駆動制御して貸し玉の払い出しを実行する（ステップＳ３２０）。これにより、停電発生時に未払の賞球データがあれば、停電復旧後に記憶保持されたデータに基づき賞球の払い出しが実行される。同様に、停電発生時に未払の玉貸データがあれば、停電復旧後に記憶保持されたデータに基づき玉貸しの払い出しが実行される。これにより、停電が発生しても遊技者に不利益を与えることはない。
　前記ステップＳ３００の判定処理により、停電復旧時でないとの否定判定が為されると、初期設定（ステップＳ３３０）が実行された後に通常の処理が実行される。
　【００５１】
　以上、詳細に説明した本具体例によると、払出制御基板３１及び図柄制御基板３２ｂを含むサブ制御基板及び主制御基板３０は、１つの電源基板５５によりリセットされて制御動作の立ち上げを実行し、また制御動作の停止を実行するよう構成されている。これにより、制御の統一化を実現することができるという効果、各制御基板にリセット回路を設けることがないので部品点数の削
減を
　また、本具体例では、バックアップ電圧監視回路により制御動作を停止する
前
　更に、本具体例では、電源基板５５に２つのリセット回路を備え、主制御基板３０をサブ制御基板よりも早く制御動作を停止させ、電源投入時にはサブ制御基板を主制御基板３０よりも早く制御動作を立ち上げるよう構成している。これにより、１方向通信の回路を構成しながらも各サブ制御基板は確実に主制御基板３０からのデータを受信することができるという優れた効果を有する。
　【００５２】
　更に、本具体例では、図４に示したように、賞球払出スイッチ３１ａは、払出制御基板３１及び主制御基板３０に接続されている。これにより、主制御基板３０でも、入賞に係る賞球個数データと賞球の払い出し個数とをデータ管理することができ、主制御基板でのデータ管理される賞球データを払出制御基板３１に送信することにより比較判断することができる。また、払出制御基板３１での賞球データが何等かの原因により消滅した場合には、主制御基板での賞球データに基づき遊技客に賞球の払い出しを実行することもできる。
　また、本具体例では、玉抜スイッチ４６は、主制御基板３０に接続されているので、玉抜き操作を実行したときに賞球払出スイッチ３１ａにより検出される遊技球を、主制御基板３０で賞球による払い出しではなく玉抜き操作によるものと判断することができる。また、玉抜スイッチ４６がオンしたことを主制御基板３０から払出制御基板３１に送信することもできる。
　【００５３】
　尚、本具体例では、電源基板５５に２つのリセット回路６０及び６１を備える構成としたが、１つのリセット回路により各制御基板をリセットする構成としても良い。また、１つのバックアップ電圧監視回路により主制御基板３１のＣＰＵ６４及び払出制御基板３１のＣＰＵ６５に強制割り込みをかける構成としても良い。係る構成の場合には、各制御基板のリセットタイミング又は強制割り込みのタイミングを完全に同一時期とすることができるという効果も奏する。
　また、本具体例では、賞球払出スイッチ３１ａは、払出制御基板３１及び主制御基板３０に接続する構成としたが、主制御基板３０だけに接続する構成としても良い。係る構成の場合には、検出される賞球個数を主制御基板３０から払出制御基板３１に送信する構成とすれば良い。
【図面の簡単な説明】
　【図１】本発明を採用した遊技機１０を示す外観斜視図である。
　【図２】遊技機１０を裏面からみた裏面図である。
　【図３】遊技機１０の遊技盤２２の構成を示す正面図である。
　【図４】遊技機１０の電気的構成を示すブロック図である。
　【図５】電源基板５５から電源を供給する構成を示すブロック図である。
　【図６】電源基板５５と主制御基板３０及び各サブ制御基板との関係を示すブロック図である。
　【図７】リセット１回路６０の構成を示す回路図である。
　【図８】リセット２回路６１の構成を示す回路図である。
　【図９】バックアップ１電圧監視回路６２の構成を示す回路図である。
　【図１０】バックアップ２電圧監視回路６３の構成を示す回路図である。
　【図１１】電源投入時の状態を示すタイミングチャートである。
　【図１２】電源遮断時の状態を示すタイミングチャートである。
　【図１３】「停電処理ルーチン」での処理を示すフローチャートである。
　【図１４】「電源投入時ルーチン」での処理を示すフローチャートである。
　【図１５】主制御基板３０の「メインルーチン」で行われる処理を示すフローチャートである。
　【図１６】払出制御基板３１の「メインルーチン」で行われる処理を示すフローチャートである。
　【符号の説明】
　１０…パチンコ機　１３…カードリーダ（プリペイドカードユニット）
　２２…遊技盤　２４…発射ハンドル
　２４ａ…タッチスイッチ　２４ｂ…発射停止スイッチ
　３０…主制御基板　３１…払出制御基板
　３１ａ…賞球払出スイッチ　３１ｂ…貸玉払出スイッチ
　３１ｃ…玉切モータ　３１ｄ…玉貸モータ
　３２…特別図柄表示装置
　３２ａ…ＬＣＤパネルユニット（ＬＣＤ）
　３２ｂ…図柄表示装置制御基板（図柄制御基板）
　３３…発射制御基板　３３ａ…発射モータ
　３４…ランプ制御基板
　３５…音制御基板　３６…普通電動役物（始動口）
　３６ａ…第１種始動
口
　３７…普通図柄表示装置　４０…大入賞口
　４０ａ…役物連続作動スイッチ（ＶＳＷ）
　４０ｂ…テンカウントスイッチ（カウントＳＷ）
　４５…その他入賞口スイッチ　４６…玉抜スイッチ
　４７…ＣＲ精算表示基板　４８…タッチランプ
　４９…スピーカ　５０…外部接続端子
　５５…電源基板　６０…リセット１回路
　６１…リセット２回路　６２…バックアップ１電圧監視回路
　６３…バックアップ２電圧監視回路
　６４、６５、６６…ＣＰＵ（ワンチップマイコン）