【手続補正書】
【提出日】平成22年4月19日(2010.4.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
１つのメモリ素子を動作させる方法であって、
データを１つの誤り訂正記号（ＥＣＣ）を用いて符号化し、前記符号化されたデータを第１のアナログ値として前記メモリ素子のそれぞれのアナログ・メモリセルに格納するステップと、
前記符号化されたデータを格納した後に、前記符号化されたデータが格納された前記メモリ素子の前記メモリセルからそれぞれ第２のアナログ値を読み取るステップと、  
ここにおいて少なくともいくつかの前記第２のアナログ値は、それぞれの前記第１のアナログ値と異なり、
前記第２のアナログ値に含まれる１つの歪みを推定するステップと、
前記推定された歪みに応答して前記第２のアナログ値に関して誤り訂正値を計算するステップと、
前記データを再構成するために、１つのＥＣＣ復号プロセスにおいて前記誤り訂正値を用いて前記第２のアナログ値を処理するステップと、
からなることを特徴とする方法。
【請求項２】
前記誤り訂正値を計算するステップが、
それぞれの前記メモリセルについて、前記歪みを示す１つ以上のセルパラメタを評価するステップと、
前記セルパラメタに応答して前記誤り訂正値を計算するステップと、
を含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記セルパラメタが、他のメモリセルから読み取られた前記アナログ値、前記他のメモリセルの推定クロスカップリング係数、前記読み取られた第２のアナログ値の１つの統計的分布のパラメタ、前記メモリセルが従前に受けたプログラミングおよび消去サイクルの数、従前のプログラミングおよび消去サイクルの後からの経過時間、前記メモリセルで検出された従前の誤り、前記メモリセルが接続されている１つのワード線の１つの識別子、前記メモリセルが接続されている１つのビット線の１つの識別子、前記メモリセルが接続されている前記ビット線に結合された１つのセンスアンプの１つの推定パラメタ、および１つの環境パラメタから成るパラメタの１群から選択される、少なくとも１つのパラメタを含むことを特徴とする請求項２に記載の方法。
【請求項４】
前記第２のアナログ値を処理するステップが、
前記第２のアナログ値の可能な値の１つの範囲を複数の決定間隔に分割するステップと、
前記第２のアナログ値が入るそれぞれの前記決定間隔を決定するステップと、を含み、
前記誤り訂正値を計算するステップが、
前記ＥＣＣ復号プロセスの性能を改善するために、前記第２のアナログ値を前記決定間隔に対して変更する１つの関数を定義するステップを含む、
ことを特徴とする請求項１に記載の方法。
【請求項５】
前記第２のアナログ値を処理するステップが、
前記ＥＣＣ復号プロセスの１つの性能に関するフィードバックを受け取るステップと、
前記フィードバックに応答して前記ＥＣＣ復号プロセスを変更するステップと、
を含むことを特徴とする請求項１に記載の方法。
【請求項６】
前記第２のアナログ値を処理するステップが、前記第２のアナログ値を決定閾値と比較するステップを含み、前記ＥＣＣ復号プロセスを変更するステップが、前記決定閾値を変更するステップを含むことを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項７】
前記決定閾値を変更するステップが、前記変更した決定閾値を用いて、前記メモリセルから前記第２のアナログ値を再び読み取るステップを含むことを特徴とする請求項６に記載の方法。
【請求項８】
前記第２のアナログ値を前記決定閾値と比較するステップが、前記決定閾値を用いて前記メモリ素子の前記第２のアナログ値を読み取るステップを含み、前記決定閾値を変更するステップが前記閾値を変更する１つの命令を前記メモリ素子に送るステップを含む、ことを特徴とする請求項６に記載の方法。
【請求項９】
前記第２のアナログ値を処理するステップが、
異なる複数組の前記決定閾値を用いて、前記ＥＣＣ復号プロセスをそれぞれ複数回反復することによって、各メモリセルに格納された前記データの多重の推定値を生成するステップと、
前記データの前記多重の推定値に応答して前記データを再構築するステップと、
を含むことを特徴とする請求項６に記載の方法。
【請求項１０】
前記データを再構築するステップが、それぞれの前記メモリセルに対し前記多重の推定値の内の１つを独立して選択するステップを含むことを特徴とする請求項９に記載の方法。
【請求項１１】
前記第２のアナログ値を処理するステップが、１つの第１の誤り性能を有する１つの第１のＥＣＣ復号プロセスを適用するステップを含み、
前記フィードバックを受け取るステップが、前記第１のＥＣＣ復号プロセスを用いて復号された前記データにおける復号誤りの１つの表示を受け取るステップを含み、
前記ＥＣＣ復号プロセスを変更するステップが、前記第１の誤り性能よりも性能が優れた１つの第２の誤り性能を有する１つの第２のＥＣＣ復号プロセスを用いて前記第２のアナログ値を処理するステップを含む、ことを特徴とする請求項５に記載の方法。
【請求項１２】
前記ＥＣＣ復号プロセスを変更するステップが、前記第２のアナログ値を読み取るのに用いる１つのサンプリング分解能を変更するステップを含むことを特徴とする請求項５に記載の方法。
【請求項１３】
前記第２のアナログ値を読み取るステップが、
それぞれの異なる複数組の前記決定閾値を用いて前記第２のアナログ値の多重のインスタンスを読み取るステップを含み、
前記誤り訂正値を計算するステップが、
それぞれの前記メモリセルに対し前記多重のインスタンスを独立して組み合わせるステップと、
前記組み合わされた多重のインスタンスに基づいて、前記誤り訂正値を計算するステップと、
を含むことを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項１４】
前記第２のアナログ値の前記複数のインスタンスを読み取り、組み合わせるステップが、
前記第２のアナログ値の追加のインスタンスを反復して得るステップと、
前記ＥＣＣの復号に成功するまで、前記追加のインスタンスを用いて前記誤り訂正値を更新するステップと、
を含むことを特徴とする請求項１３に記載の方法。
【請求項１５】
それぞれの前記メモリセルについて、前記歪みを推定するステップが、
前記メモリセルから読み取られた前記第２のアナログ値における前記歪みに寄与する可能性のある、１サブ組の干渉可能性を有するメモリセルから、前記第２のアナログ値を読み取るステップを含み、
前記誤り訂正値を計算するステップが、前記干渉可能性を有するメモリセルの寄与による前記歪みを評価するステップを含む、
ことを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項１６】
前記干渉可能性を有するメモリセルの寄与により前記メモリセルに与えられる前記歪みを評価するステップが、前記干渉可能性を有するメモリセルから読み取られた前記第２のアナログ値および前記メモリセルから読み取られた前記第２のアナログ値の両方に基づいて、干渉可能性を有するそれぞれのメモリセルの寄与による前記歪みを近似するステップを含むことを特徴とする請求項１５に記載の方法。
【請求項１７】
前記第２のアナログ値を処理するステップが、
前記メモリセルの前記第２のアナログ値を１つの第１の量子化レベルで処理するステップと、
前記干渉可能性を有するメモリセルから読み取られた前記第２のアナログ値を、前記第１の量子化レベルよりも粗い１つの第２の量子化レベルで処理するステップと、
を含むことを特徴とする請求項１５に記載の方法。
【請求項１８】
前記第２のアナログ値を処理するステップが、
前記第２のアナログ値を読み取るのに使用される１つの回路の１つの閾値を反復して変更することによって、前記第２のアナログ値を前記第１および第２の量子化レベルで読み取るステップを含む、
ことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記符号化データを格納するステップが、
１つのプログラムおよび検証（Ｐ＆Ｖ）プロセスを用いて前記第１のアナログ値を前記メモリセルに書き込むステップを含み、
前記歪みを推定するステップが、
前記Ｐ＆Ｖプロセスによって、前記１つのメモリセルよりも早く完全にプログラムされたメモリセル、前記１つのメモリセルよりも遅く完全にプログラムされたメモリセル、および前記１つのメモリセルと同時に完全にプログラムされたメモリセル、から成る１群の部類から選択される少なくとも２つの部類に、複数の前記干渉可能性を有するメモリセルを分類するステップと、
歪みの合計をそれぞれの前記部類の内で別々に計算するステップと、
を含むことを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項２０】
前記メモリセルがフラッシュ・メモリセルからなることを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項２１】
前記メモリセルがダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルからなることを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項２２】
前記メモリセルが位相変化メモリ（ＰＣＭ）セルからなることを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項２３】
前記メモリセルが窒化読出し専用メモリ（ＮＲＯＭ）セルからなることを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項２４】
前記メモリセルが磁気ＲＡＭ（ＭＲＡＭ）セルからなることを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項２５】
前記メモリセルが強誘電体ＲＡＭ（ＦＲＡＭ）セルからなることを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項２６】
前記ＥＣＣが１つのブロックコードからなることを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項２７】
前記ブロックコードが１つのＢＣＨコードまたは１つのリード・ソロモン（ＲＳ）コードからなることを特徴とする請求項２６に記載の方法。
【請求項２８】
前記ブロックコードが１つの低密度奇偶検査（ＬＤＰＣ）コード、１つのターボコード、および１つのターボ・プロダクト・コード（ТＰＣ）の内の１つからなることを特徴とする請求項２６に記載の方法。
【請求項２９】
前記ＥＣＣ復号プロセスが１つの反復復号プロセスからなることを特徴とする請求項２８に記載の方法。
【請求項３０】
前記ＥＣＣ復号プロセスが、前記第２のアナログ値を読み取ることによって生成されるフィードバックを使用することを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項３１】
前記ＥＣＣ復号プロセスが、１つの最尤シーケンス推定（ＭＬＳＥ）プロセスからなることを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項３２】
前記ＥＣＣが、１つの従来コード、１つのトレリス符号化変調（ＴＣＭ）コード、１つのビットインターリブド符号化変調（ＢＩＣＭ）コード、および１つの連結コードの内の１つからなることを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項３３】
前記誤り訂正値が尤度比（ＬＲ）からなることを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項３４】
前記誤り訂正値が対数尤度比（ＬＬＲ）からなることを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項３５】
前記歪みを推定するステップが、前記メモリセルの１つに含まれる前記歪みを他の複数のメモリセルに含まれる前記歪みに基づいて予測するステップを含むことを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項３６】
前記メモリセルが、孤立した複数の群の干渉可能性を有するメモリセルに配置され、
それぞれの群の前記歪みを推定するステップが、前記群内の前記メモリセルのペア間の相互干渉を表わす１つのクロスカップリング行列の１つの逆行列を評価するステップを含み、
前記誤り訂正値を計算するステップが、前記第１のアナログ値に適用され、前記群内のそれぞれの前記メモリセルの平均歪みレベルを合計した前記クロスカップリング行列の前記逆行列と、前記第２のアナログ値に適用された前記クロスカップリング行列の前記逆行列との間の１つの距離を計算するステップを含む、
ことを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項３７】
前記孤立した複数の群がそれぞれ窒化読出し専用メモリ（ＮＲＯＭ）セルからなり、それぞれの群内の前記干渉可能性を有するメモリセルがそれぞれの前記ＮＲＯＭセルの第１および第２の電荷蓄積領域からなることを特徴とする請求項３６に記載の方法。
【請求項３８】
前記メモリセルが、孤立した複数の群の干渉可能性を有するメモリセルに配置され、
それぞれの群の前記歪みを推定するステップが、前記群内のそれぞれの前記メモリセルの平均歪みレベルの１つのベクトル、および前記群内の前記メモリセルのペア間の相互干渉を表わす１つのクロスカップリング行列を評価するステップを含み、
前記誤り訂正値を計算するステップが、前記群内の前記メモリセルから読み取られた前記第２のアナログ値の１つのベクトルと、前記クロスカップリング行列と前記平均歪みレベルの前記ベクトルとの１つの積との１つの差分に応答して前記値を計算するステップを含む、
ことを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項３９】
前記孤立した複数の群が、それぞれ窒化読出し専用メモリ（ＮＲＯＭ）セルからなり、
それぞれの群内の前記干渉可能性を有するメモリセルが、それぞれ前記ＮＲＯＭセルの第１および第２の電荷蓄積領域からなる、ことを特徴とする請求項３８に記載の方法。
【請求項４０】
前記符号化データを格納するステップが、
前記符号化データをスクランブルするステップと、
前記スクランブルされたデータを格納するステップと、を含み、
前記第２のアナログ値を処理するステップが、
前記メモリセルから読み取られた前記第２のアナログ値をデスクランブルするステップを含む、
ことを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項４１】
前記データを格納するステップが、
少なくともいくつかの前記メモリセルを１つの消去されたレベルに維持するステップを含み、
前記第２のアナログ値を読み取るステップ、前記歪みを推定するステップ、前記誤り訂正値を計算するステップ、および前記第２のアナログ値を処理するステップが、
前記消去されたレベルに維持されていた前記メモリセルから読み取られた、前記第２のアナログ値の前記歪みを補償するステップを含む、
ことを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項４２】
１つの誤り訂正記号（ＥＣＣ）を用いて符号化され、第１のアナログ値として１つのメモリ素子のそれぞれのアナログ・メモリセルに格納されたデータを獲得する装置であって、
前記符号化されたデータが格納された前記メモリ素子の前記アナログ・メモリセルから、それぞれ第２のアナログ値を読み取るように構成される１つの読み取りユニットと、
ここにおいて少なくともいくつかの前記第２のアナログ値はそれぞれの前記第１のアナログ値と異なり、
前記第２のアナログ値に含まれる１つの歪みを推定し、前記推定された歪みに応答して前記第２のアナログ値に関して誤り訂正値を計算するように構成される１つの信号処理ユニットと、
前記ＥＣＣを復号し、前記データを再構築するために、前記誤り訂正値を用いて前記第２のアナログ値を処理するように構成される１つの復号器と、
からなることを特徴とする装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
【数８】
2009537056.tif 000001
ここで、項（Ｈ−１ｘ＋ｍ）は決定性であり（そして、書き込まれたレベルは既知であると仮定すれば、既知であり）、ｎはランダムかつホワイトである。
ＭＳＰ５２は係数αｉｊを推定することによってＨ−１を計算する。次にＭＳＰは次式を最小にするｘの値を決定することによってデータを復号することができる。