【手続補正書】
【提出日】平成22年3月23日(2010.3.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上にメモリセルを有する複数のストリングを含むメモリアレイであって、当該メモリアレイは、複数のブロックを含み、各ブロックは、複数のページを含み、複数のワードラインがストリングを横切りメモリセルの各ページとなる、前記メモリアレイと、
アドレス命令に応答し、かつ前記アドレス命令に従いブロックを選択しさらに前記アドレス命令に従い選択されたブロックの中の少なくとも１つのページを選択するように構成された選択器と、
選択されたブロックの選択されたページが消去されるように基板にバイアス電圧を印加する基板バイアスを印加するものと、
を有する不揮発性メモリ。
【請求項２】
前記選択器は、
前記アドレス命令に含まれるブロックアドレス情報をデコードし、デコードされたブロックアドレスを提供する第１のデコーダと、
前記アドレス命令に含まれるページアドレス情報をデコードし、デコードされたページアドレスを提供する第２のデコーダとを有する、請求項１に記載の不揮発性メモリ。
【請求項３】
前記第２のデコーダは、
デコードされたページアドレスに応答して複数のページ選択信号を提供する出力回路を含む、請求項２に記載の不揮発性メモリ。
【請求項４】
前記選択器はさらに、デコードされたブロックアドレスに応答して複数のブロック選択信号を提供するブロック／ページ選択器を含む、請求項３に記載の不揮発性メモリ。
【請求項５】
前記ブロック／ページ選択器は、複数のグループの信号パス回路を含み、各グループは、複数のイネーブル／ディスエイブルのエレメントを有し、各々のイネーブル／ディスエイブルのエレメントは、各ブロックの複数のワードラインの各々つに結合される、請求項４に記載の不揮発性メモリ。
【請求項６】
前記ブロック／ページ選択器はさらに、複数のドライバを含み、各ドライバは、デコードされたブロックアドレスに応答して各ブロック選択信号を提供してブロック選択を実行し、各ブロック選択信号は、各グループのイネーブル／ディスエイブルのエレメントに共通に提供される、請求項５に記載の不揮発性メモリ。
【請求項７】
イネーブル／ディスエイブルのエレメントの各々は、
ブロック選択信号を受け取る第１の接続と、
ページ選択信号を受け取る第２の接続と、
各ワードラインに結合され、各メモリセルへゲートバイアスを提供してページ選択を実行する第３の接続と、を含む請求項６に記載の不揮発性メモリ。
【請求項８】
イネーブル／ディスエイブルのエレメントの各々は、
ブロック選択信号を受け取るゲートと、
ページ選択信号を受け取る入力接続と、
ゲートバイアスとしての受け取られたページ選択信号を各メモリセルへの各ワードラインへ転送する出力接続と、を有するトランジスタを含み、
ゲートへのブロック選択信号に応答して、トランジスタは、入力接続から出力接続へページ選択信号を転送するようにイネーブルされる、請求項７に記載の不揮発性メモリ。
【請求項９】
前記第２のデコーダの出力回路は、デコードされたページアドレスに応答してページ選択信号として第２の電圧を提供するよう構成され、
第２の電圧のページ選択信号は、デコードされたページアドレスによって選択されたページのワードラインに対するイネーブルトランジスタに提供され、
第１の電圧と第２の電圧との電圧差は、ページ消去動作を実行する、請求項８に記載の不揮発性メモリ。
【請求項１０】
前記第２のデコーダの出力回路はさらに、デコードされたページアドレスに応答してページ選択信号として第３の電圧を提供するように構成され、
第３の電圧のページ選択信号は、デコードされたページアドレスにより非選択のページのワードラインに対するイネーブルトランジスタに提供される、請求項９に記載の不揮発性メモリ。
【請求項１１】
ワードラインデコーダは、基板電圧よりも低い第２の電圧と、基板電圧に近い第３の電圧とを提供し、第１の電圧と基板電圧との電圧差は、選択されたワードラインのメモリセルのページが消去されるようにする、請求項１０に記載の不揮発性メモリ。
【請求項１２】
電圧供給は、０ボルトの第１の電圧を提供する第１の供給と、第３の電圧と同じ第２の電圧を提供する第２の供給とを含む請求項１１に記載の不揮発性メモリ。
【請求項１３】
複数のブロックの不揮発性メモリアレイのページを消去する方法であって、各ブロックが複数のページを有し、メモリアレイが基板上にメモリセルを有する複数のストリングを含み、複数のワードラインがストリングを横切りメモリセルの各ページとなる、前記方法は、
アドレス命令に従いブロックを選択すること、
アドレス命令に従い選択されたブロックの中の少なくとも１つのワードラインを選択すること、および
選択されたブロックの選択されたページが消去されるように基板に第１の電圧を印加することを含む方法。
【請求項１４】
前記ブロックを選択するステップは、
選択されたブロックのワードラインに対しイネーブル／ディスエイブルのエレメントをイネーブルすることを含む、請求項１３に記載の方法。
【請求項１５】
前記少なくとも１つのワードラインを選択するステップは、
選択されたワードラインに対応するイネーブルされたイネーブル／ディスエイブルのエレメントを介して、選択されたブロックの少なくとも１つの選択されたワードラインに第２の電圧を印加すること、
非選択のワードラインに対応するイネーブルされたイネーブル／ディスエイブルのエレメントを介して、選択されたブロックの非選択ワードラインに第３の電圧を印加すること、を含む請求項１４に記載の方法。
【請求項１６】
前記第１の電圧を印加するステップは、
基板電圧と異なる第１の電圧を印加することを含み、第１の電圧と基板電圧との電圧差は、選択されたワードラインのメモリセルのページを消去させるものであり、
前記第２の電圧を印加するステップは、
第１の電圧と異なる第２の電圧を印加することを含み、第２の電圧と基板電圧との電圧差は、非選択のワードラインのメモリセルのページを消去させない、請求項１５に記載の方法。
【請求項１７】
前記第１の電圧を印加するステップは、基板電圧よりも低い電圧を印加することを含み、
前記第２の電圧を印加するステップは、基板電圧に近い電圧を印加することを含む、請求項１６に記載の方法。
【請求項１８】
前記第１の電圧を印加するステップは、約０ボルトを印加することを含む、請求項１７に記載の方法。
【請求項１９】
前記第１の電圧を印加するステップは、第２の電圧よりも低い電圧を印加することを含み、
前記第２の電圧を印加するステップは、基板電圧よりも低い電圧を印加することを含み、第１の電圧と基板電圧との電圧差は、選択されたワードラインのメモリセルのページを消去させる、請求項１８に記載の方法。
【請求項２０】
前記ブロックを選択するステップは、ブロックアドレスに従いブロック選択信号を提供することを含み、
前記各イネーブル／ディスエイブルのエレメントをイネーブルするステップは、選択されたブロックのイネーブル／ディスエイブルのエレメントにブロック選択信号を印加することを含む、請求項１９に記載の方法。
【請求項２１】
前記少なくとも１つのワードラインを選択するステップは、ページアドレスに従いページ選択信号を提供することを含み、
選択電圧を印加するステップは、ページ選択信号を選択されたブロックの選択されたワードラインに印加すること、および
イネーブルされたイネーブル／ディスエイブルのエレメントを介して、選択されたワードラインに前記選択電圧を印加することを含む、請求項２０に記載の方法。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図３３
【補正方法】変更
【補正の内容】
【図３３】
2009531798.tif 000001
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図５０
【補正方法】変更
【補正の内容】
【図５０】
2009531798.tif 000002