【事件の表示】
　特願２０００−１９８２３３「耐故障性システム及びその故障検出方法」拒絶査定不服審判事件〔平成１４年　１月１８日出願公開、特開２００２−　１４９４３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１２年６月３０日の出願であって、平成１４年１２月１６日に手続補正がなされ、平成１５年１０月２４日付けで拒絶査定がなされ、これに対し、同年１２月１８日に審判請求がなされ、平成１６年１月１９日に手続補正がなされたものである。
　
２．平成１６年１月１９日付け手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　平成１６年１月１９日付け手続補正を却下する。
　
［理由］
（１）本願補正発明
　平成１６年１月１９日付け手続補正（以下「本件補正」という。）により、特許請求の範囲の請求項１乃至６は、次のとおりに補正された。
　
「【請求項１】　要求に対する応答を待つ形式の処理形態をとる複数の情報処理装置と、
各情報処理装置を接続するとともに各情報処理装置から出される要求の同一性を照合し故障を検出する制御手段とを有する耐故障性システムであって、
　前記制御手段は、
　一の情報処理装置からの要求を保持し、他の情報処理装置からの同じ要求を待ち合わせるとともにその間前記一の情報処理装置への応答を返さない手段と、
　全ての要求が揃った場合、該要求を照合し同一性を確認する手段と、
　全ての要求が同一であった時は全ての情報処理装置が正常であると判断し、該要求に対する応答を各情報処理装置へ一斉に返すことによって各情報処理装置の同期を取る手段とにより構成した
　ことを特徴とする耐故障性システム。
　【請求項２】　前記制御手段を介して各情報処理装置と接続する周辺回路を備え、
　前記制御手段は、前記周辺回路への要求に対する応答を各情報処理装置へ一斉に返すことによって同期を取る手段を備えた
　ことを特徴とする請求項１項記載の耐故障性システム。
　【請求項３】　前記制御手段へ繰り返し要求を出す手段を各情報処理装置に設け、
　前記制御手段は、前記要求に対する応答を各情報処理装置へ一斉に返すことによって同期を取る手段を備えた
　ことを特徴とする請求項１又は２記載の耐故障性システム。
　【請求項４】　要求に対する応答を待つ形式の処理形態をとる複数の情報処理装置と、各情報処理装置を接続するとともに各情報処理装置から出される要求の同一性を照合し故障を検出する制御手段とを有する耐故障性システムの故障検出方法であって、
　前記制御手段は、各情報処理装置からの要求が揃うまでいずれの情報処理装置へも応答を返さず、前記要求の同一性が確認された時に応答を各情報処理装置へ一斉に返すことによって同期を取り、同一性が確認できなかった時に故障を検出することを特徴とする耐故障性システムの故障検出方法。
　【請求項５】　前記制御手段を介して各情報処理装置と接続する周辺回路を備え、
　前記制御手段は、各情報処理装置からの要求が揃うまでいずれの情報処理装置へも応答を返さず、前記周辺回路への要求の同一性が確認された時に応答を各情報処理装置へ一斉に返すことによって同期を取り、同一性が確認できなかった時に故障を検出する　ことを特徴とする請求項４項記載の耐故障性システムの故障検出方法。
　【請求項６】　前記制御手段へ繰り返し要求を出す手段を各情報処理装置に設け、
　前記制御手段は、各情報処理装置からの要求が揃うまでいずれの情報処理装置へも応答を返さず、前記要求の同一性が確認された時に応答を各情報処理装置へ一斉に返すことによって同期を取り、同一性が確認できなかった時に故障を検出する
　ことを特徴とする請求項４又は５記載の耐故障性システムの故障検出方法。」
　
　上記補正後の請求項１乃至６の各々は、補正前の請求項１乃至６の各々に対応したものであって、補正前の請求項１乃至６に記載した発明を特定するために必要な事項である、「要求に対する応答を待つ複数の情報処理装置」を「要求に対する応答を待つ形式の処理形態をとる複数の情報処理装置」に限定し、補正前の請求項４乃至６に記載した発明を特定するために必要な事項である「その契機で故障を検出する」を「同一性が確認できなかった時に故障を検出する」に限定するものであるから、本件補正は、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的としたものに該当する。
　
　そこで、本件補正後の請求項４に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に適合するか）について以下検討する。
　
（２）引用発明
（２−１）引用発明１
　原査定の拒絶の理由に引用され、本願の出願日前である昭和５２年５月１９日に頒布された刊行物である特開昭５２−６０５４０号公報（以下「引用文献１」という。）には、次の記載がある。
　
（ア）「一般に、計算機内のプログラム（以下、これをタスクと称する）群は、一方の系のみに存在しその系として独自の処理を行なう非同期タスク（○印）と、両系に存在し、両系において全く同一の処理を行なう同期タスク（○印）に分類され、前者の存在などにより、両系における同期タスクの起動タイミングは必ずしも一致しないので同期制御が必要である。また、計算機の故障発見のため、両系の同期タスクの計算結果の比較照合も必要である。」
（第１頁右下欄第１０−１９行）
　
（イ）「第５図は１実施例を示す構成図であり、１は処理装置Ｉ、２は処理装置ＩＩ、３は入出力実行時に同期制御を行なう入出力同期制御回路、４は入力データをラッチする入力データラッチレジスタ、５は出力データの一致を検出する出力データ一致検出回路、６は入出力装置群である。また信号名とその説明を以下に示す。
　ＡＲＩ、ＡＲＩＩ　　……入出力装置のアドレス（添字Ｉ、ＩＩは処理装置による区別ど示す。以下同じ）。
　ＦＩ、ＦＩＩ　　　………入出力装置へ与えるファンクション
　ＲＥＱＩ、ＲＥＱＩＩ……入出力実行開始信号
　ＨＩ、ＨＩＩ　　　………処理装置の停止信号
　ＯＤＩ、ＯＤＩＩ　………出力データ
　ＩＤＩ、ＩＤＩＩ　………入力データ」
（第２頁右下欄第２０行〜第３頁左上欄第１５行）
　
（ウ）「第６図は入出力同期制御回路３の詳細を示したもので、１０、１１はフリップフロップ、１２はワンショット回路、１３はタイミング発生回路、１４〜１９はＡＮＤ回路、２０〜２２はＯＲ回路２３はＮＯＴ回路であり、以上の回路の動作を示すタイムチャートが第７図である。いま、処理装置Ｉの入出力要求信号ＲＥＱＩが先に到達したものとすると、フリップフロップ１０がセットされ、その出力ＨＩは処理装置Ｉを停止するホールド信号ＨＩとなる。この信号によって、例えば処理装置へ供給するクロックを停止すれば処理装置が停止する。その後ＲＥＱＩＩが到着してフリップフロップ１１をセットすると、その出力ＨＩＩは同じく処理装置ＩＩを停止するとともに、ゲート１４の出力が１となり、その立上がりでワンショット回路１２が動作し、時間幅ｔのゲート信号Ｇを作り出す。時間ｔは入出力装置の応答に見合う時間である。Ｇによりゲート１５、１６が開き、入出力アドレスＡＲ、ファンクションＦが入出力装置へ供給される。さらに、ゲート１４の立上がりによって、第７図に示すタイミング信号Ｔ１、Ｔ２、Ｔ３がタイミング発生回路１３によって作り出され、Ｔ３により１０、１１はリセットされ、ＨＩ、ＨＩＩによる処理装置の停止は解除される。」
（第３頁左上欄第１６行〜右上欄第１９行）
　
（エ）「次に出力の場合について説明する。第８図は出力一致検出回路５の詳細を示したもので、３０は出力データラッチレジスタ、３１はフリップフロップ３２〜３５はＡＮＤ回路、３６はＮＯＴ回路である。３２において、両系の出力データの各ビットごとに一致を検出し、３３が１の時、出力データの各ビットがすべて一致していることを示す。一方第６図においてＦ＝１すなわち出力要求の時は、Ｔ１はＡＮＤ回路１９を通過してＯＴＩとして第８図の３４に供給され、両系の出力データが一致している時、ＯＴＩにより出力データが３０にラッチされて出力装置に供給されるとともに、３４の出力により３１がセットされ、３１の出力により第６図のＡＮＤ回路１８が開き、Ｔ２は１８、２２を通過して入出力装置へのストローブ信号ＳＴＢとなる。
　また、両系の出力データが一致しない時はＯＴ１は第８図の３４を通過しないため、３０のラッチは行なわれず、また３１のセットも行なわれない。これによって、第６図のＴ２は１８を通過せずＳＴＢは入出力装置に与えられないため、入出力装置は誤ったデータで動作することはない。また、第８図の３３の出力が０であることにより、ＯＴ１は３５を通過し、３５の出力ＥＲＲＯＲは、両系の出力が一致しなかったことを検出するエラー検出信号となる。この検出信号を、いずれかの系が故障であるかを調べるための診断装置または診断プログラムの起動信号として利用できる。」
（第３頁左下欄第１１行〜右下欄第１８行）
　
　上記（ウ）からすると、各処理装置は、出力要求を出すと、停止信号ＨＩ又はＨＩＩにより停止状態となり、当該停止信号ＨＩ又はＨＩＩがタイミング信号Ｔ３によりリセットされるまで待っており、入出力同期制御回路において、タイミング発生回路は、処理装置からの出力要求が揃ってからしばらくするとタイミング信号Ｔ３を出力し、これによりフリップフロップ１０と１１は同時にリセットされ、停止信号ＨＩとＨＩＩとが一斉にリセットされるように構成されており、逆に言えば、出力要求が揃うまではいずれの処理装置に対しても停止信号のリセットをしていない。
　また、上記（ア）からすると、停止信号を一斉にリセットすることは、各処理装置の同期を取ることに等しい。
　また、上記（エ）からすると、出力データ一致検出回路は、停止信号をリセットするまでの間に、情報処理装置からの出力要求の同一性を照合することにより故障（エラー）を確認している。
　
　よって、上記（ア）乃至（エ）からして、引用文献１には次の発明（以下「引用発明１」という。）が記載されている。
　
　出力要求に対する停止信号のリセットを待つ２つの処理装置と、各処理装置を接続するとともに各処理装置から出される出力要求の同一性を照合し故障を検出する出力データ一致検出回路と入出力同期制御回路とを有する二重系システムの同期制御方法であって、
　前記入出力同期制御回路は、各情報処理装置からの出力要求が揃うまでいずれの処理装置に対する停止信号もリセットせず、出力データ一致検出回路は、前記出力要求の同一性を確認した後に停止信号のリセットを各処理装置に対して一斉に行うことによって同期を取り、同一性が確認できなかった時に故障を検出することを特徴とする二重系システムの故障検出方法。
　
（２−２）引用発明２
　原査定の拒絶の理由に引用され、本願の出願日前である平成元年１２月７日に頒布された刊行物である特開平１−３０３５６２号公報（以下「引用文献２」という。）には、次の記載がある。
　
（オ）「第１図は、本発明の一実施例の制御コンピュータのデュアル方式の構成を示すブロック図である。本実施例の制御コンピュータのデュアル方式は、Ｎｏ．１系の制御コンピュータ１と、Ｎｏ．２系の制御コンピュータ２と、Ｎｏ．１系の制御コンピュータ１およびＮｏ．２系の制御コンピュータ２のソフトウェアとして構成される単数または複数のＩ／Ｏ処理を行うタスク３（図示は１つ）と、Ｎｏ．１系の制御コンピュータ１とＮｏ．２系の制御コンピュータ２との間に接続された同期一致検出回路４とから構成されている。
　いま、仮に、Ｎｏ．１系の制御コンピュータ１およびＮｏ．２系の制御コンピュータ２のソフトウェアとして構成される全てのＩ／Ｏ処理を行うタスク３上で発生するＩ／Ｏマクロを切る箇所の総数を２５６箇所以内と想定し、各Ｉ／Ｏマクロ対応に８ビットのタスク同期用のバイナリコードをデュアルシステムで予め取り決めて割り当てる。
　第２図を参照すると、同期一致検出回路４は、Ｎｏ．１系の制御コンピュータ１およびＮｏ．２系の制御コンピュータ２のディジタル出力（ＤＯ）からパラレル出力される８ビットのタスク同期用のバイナリコードをデコードして２５６個の出力のうちのいずれか１個をオン（１）にする一対のデコーダ４１と、これら一対のデコーダ４１の出力を互いに対応する１組ずつ比較する２５６個のコンパレータ（比較回路）４２と、２５６個のコンパレータ４２の出力を論理和してＮｏ．１系の制御コンピュータ１およびＮｏ．２系の制御コンピュータ２のディジタル入力（ＤＩ）に１ビットの同期一致信号シリアル入力して返却するオア回路４３とを含んで構成されている。
　第３図を参照すると、Ｉ／Ｏ処理を行うタスク３におけるＩ／Ｏマクロ実行の際の処理は、タスク同期用バイナリコード出力ステップ３１と、一定時間経過判定ステップ３２と、同期一致信号検出ステップ３３と、オンライン判定ステップ３４と、Ｉ／Ｏマクロ実行ステップ３５と、エラー判定ステップ３６と、エラー処理ステップ３７とからなる。
　次に、このように構成された本実施例の制御コンピュータのデュアル方式の動作について説明する。
　デュアルシステムを構成するＮｏ．１系の制御コンピュータ１およびＮｏ．２系の制御コンピュータ２のプログラム上で、あるＩ／Ｏ処理を行うタスク３のＩ／Ｏマクロを切るところにプログラムカウンタが到達したならば、Ｉ／Ｏ処理を行うタスク３は、Ｉ／Ｏマクロ対応にデュアルシステムで予め取り決められている８ビットのタスク同期用のバイナリコードをＮｏ．１系の制御コンピュータ１およびＮｏ．２系の制御コンピュータ２のディジタル出力（ＤＯ）から同期一致検出回路４に対してパラレル出力させる（ステップ３１）。
　Ｎｏ．１系の制御コンピュータ１およびＮｏ．２系の制御コンピュータ２から８ビットのタスク同期用のバイナリコードを受けた同期一致検出回路４は、バイナリコードを一対のデコーダ４１でそれぞれデコードして２５６個のデコードデータのうちの１個をオン（１）とする。
　２５６個のデコードデータ毎に存在する２５６個のコンパレータ４２は、Ｎｏ．１系の制御コンパレータ１からのデコードデータとＮｏ．２系の制御コンピュータ２からのデコードデータとをそれぞれ比較する。そして、２５６個のコンパレータ４２からの比較出力がオア回路４３で論理和された信号（バイナリコードの一致がとれたという情報のみ）が同期一致信号としてＮｏ．１系の制御コンピュータ１およびＮｏ．２系の制御コンピュータ２のディジタル入力（ＤＩ）にそれぞれ返却される。
　Ｎｏ．１系の制御コンピュータ１およびＮｏ．２系の制御コンピュータ２のＩ／Ｏ処理を行うタスク３では、バイナリコードを同期一致検出回路４に出力してからある一定時間内に同期一致信号がディジタル入力（ＤＩ）に返却されなければ（ステップ３２）、例えばエラー扱いとしてエラー処理をそれぞれ行う（ステップ３７）。
　一方、ある一定時間内にディジタル入力（ＤＩ）に同期一致信号が返却されてきた場合には（ステップ３３）、Ｉ／Ｏ処理を行うタスク３では、制御コンピュータがオンライン側であるか否かがそれぞれ判定される（ステップ３４）、そして、オンライン側の制御コンピュータのＩ／Ｏ処理を行うタスク３では、Ｉ／Ｏマクロを正常に切り（実行し）、被制御機器（第１図中には図示せず）に対して外部出力を出す（ステップ３５）、スタンバイ側の制御コンピュータのＩ／Ｏ処理を行うタスク３では、Ｉ／Ｏマクロにおいて実際に被制御機器に対して外部出力が出ないように制御の空振り（Ｉ／Ｏマクロの実行のスキップ）を行う。
　この後、Ｉ／Ｏマクロの実行がエラーとなったか否かが判定され（ステップ３６）、エラーであればエラー処理を行った後に（ステップ３７）、エラーでなければそのまま次の処理に移行する。」
（第２頁左下欄第１６行〜第３頁右下欄第８行）
　
　よって、上記（オ）からして、引用文献２には次の発明（以下「引用発明２」という。）が記載されている。
　
　同期用バイナリコードに対する同期一致信号を待ち、当該同期一致信号が返却された場合に、オンライン側である場合にはＩ／Ｏマクロを実行し、スタンバイ側である場合にはＩ／Ｏマクロの実行のスキップを行う２つの制御コンピュータと、
　各制御コンピュータを接続するとともに各制御コンピュータから出される同期用バイナリコードの同一性を照合し故障を検出する同期一致検出回路とを有するデュアルシステムの故障検出方法であって、
　前記同期一致検出回路は、各制御コンピュータからの同期用バイナリコードが揃うまでいずれの制御コンピュータへも同期一致信号を出力せず、前記同期用バイナリコードの同一性が確認された時に同期一致信号を各制御コンピュータへ一斉に返すことによって同期を取り、
　各制御コンピュータは、同期用バイナリコードを出力してから一定時間内に同期一致信号が返されなかった時に故障を検出する
　ことを特徴とする故障検出方法。
　
（３）対比
　本願補正発明と引用発明１とを対比すると、引用発明１の「出力要求」、「２つの処理装置」及び「二重化システム」は、それぞれ本願補正発明の「要求」、「複数の情報処理装置」及び「耐故障システム」に対応している。
　引用発明１の「出力データ一致検出回路」と「入出力同期制御回路」とは、要求の同期を取るとともに要求を照合することにより故障を検出する同期・故障検出手段である点で、本願補正発明の「制御手段」と共通している。
　引用発明１において、停止信号のリセットは、引用文献１の第７図を参照すると、停止信号ＨＩ又はＨＩＩがＨ（ハイ）からＬ（ロー）になったことに基づいて判断しているから、実質的にはリセット信号を入力しているに等しく、また、本願補正発明において、「応答」は、何らかの信号で伝達されていることは自明であるから、引用発明１の「停止信号のリセット」と、本願補正発明の「応答」とは、特定の信号である点で共通している。
　さらに、引用発明１と本願補正発明とは、要求の同一性を確認し、所定の条件により前記特定の信号を情報処理装置へ一斉に返す点で共通している。
　よって、両者は、
　
　要求に対する特定の信号を待つ複数の情報処理装置と、各情報処理装置を接続するとともに各情報処理装置から出される要求の同一性を照合し故障を検出する同期・故障検出手段とを有する耐故障性システムの故障検出方法であって、
　前記同期・故障検出手段は、各情報処理装置からの要求が揃うまでいずれの情報処理装置へも特定の信号を返さず、前記要求の同一性を確認し、所定の条件により前記特定の信号を各情報処理装置へ一斉に返すことによって同期を取り、同一性が確認できなかった時に故障を検出することを特徴とする耐故障性システムの故障検出方法。
　
　の点で一致し、以下の点で相違している。
　
［相違点１］
　本願補正発明では「特定の信号」が「応答」であり、情報処理装置が「要求に対する応答を待つ形式の処理形態をとる」ものであると共に、「要求の同一性が確認された時」すなわち、要求の同一性が確認されたことを条件として、前記「応答」を各情報処理装置へ一斉に返すのに対し、引用発明では「特定の信号」が「停止信号のリセット」であり、情報処理装置が「出力要求に対する停止信号のリセットを待つ」ものであると共に、要求の同一性が確認された後に前記「停止信号のリセット」を情報処理装置に対して一斉に行う点。
　
［相違点２］
　「同期・故障検出手段」が、本願補正発明では「制御手段」であるのに対し、引用発明１では、出力データの不一致により故障を検出する「出力データ一致検出回路」と、出力要求の同期をとる「入出力同期制御回路」とから構成されている点。
　
（４）判断
　以下、上記各相違点について検討する。
　
［相違点１について］
　引用発明２において、「同期用バイナリコード」は、「同期一致検出回路」に対して、要求の同一性を照合し故障を検出することを要求するためのものであるから、本願補正発明の「要求」に対応したものであり、かつ、「同期一致信号」は、前記「同期用バイナリコード」に対して返却されるものであるから、本願補正発明の「応答」に対応する。
　そして、引用発明２の「制御コンピュータ」は、「要求」に対する「応答」を待ち、当該「応答」が返却された場合に所定の処理を行う（又は所定の処理をスキップする）という形式の処理形態を取っているといえる。
　また、引用発明２に限らず、例えば、特開平５−３１４０４７号公報（特に、段落【０００３】に記載の「ライト確認方式」、段落【００１０】及び図４を参照。）及び特開平８−３２８９３５号公報（特に、段落【０００３】参照。）に記載されているように、外部に対する処理要求に対し応答を待ってから後続の処理を行なう形式の処理形態は、本願の出願時において周知であったといえるから、このような処理形式を採用することが格別なものということはできない。
　さらに、引用発明２では、「要求」の同一性が確認された時に限り「応答」を返しており、引用発明１では、上記（エ）に記載されているように、出力データ一致検出回路において不一致を検出すると、エラー検出信号により診断処理が起動されることから、通常の処理をいずれ停止しなければならなくなることは必須であることから、引用発明１に引用発明２に係る前記技術思想を適用し、「要求」の同一性が確認された時に限り「応答」を返すよう構成することは当業者が容易に想到し得たものである。
　よって、引用発明１において、「停止信号のリセット」に替えて「応答」を採用し、「情報処理装置」の性質を「要求に対する応答を待つ形式の処理形態をとる」ものとすると共に、「要求」の同一性が確認された時に「応答」を返すよう構成することは、当業者が容易に想到し得たものである。
　
［相違点２について］
　関連する複数の機能手段を１つの機能手段としてまとめて構成することは、システム設計における常套手法であるから、引用発明１において、「出力データ一致検出回路」と「入出力同期制御回路」とを１つにまとめて「制御手段」とすることに格別な困難性はない。
　
　そして、本願補正発明の作用効果も、引用発明１、２及び周知技術から当業者が容易に予測できる範囲内のものである。
　
（５）請求人の主張について
　請求人は、平成１６年１月１９日付けの手続補正書により補正された請求の理由において、引用例２（本審決の「引用文献２」）は、制御コンピュータ側への変更を伴うことを前提とした技術であるのに対し、本願は、本来情報処理装置が備えた機能を利用する点で相違する旨主張している。
　しかしながら、本願補正発明（補正後の請求項４）には、「要求」及び「応答」がどのようなものであるか何ら特定していないから、本願明細書の段落【００４７】〜【００６２】及び図４に記載された【第２の実施の形態】を含んでいると解釈できる。そして、段落【００５５】には、「各報処理装置５０、６０は、同期化装置７０へリード要求を出すことにより、同期を取ると同時に故障の有無を検査するための同期化プロセスを予め備えている。」と記載されているが、技術常識からすると、汎用の情報処理装置は「同期化プロセス」を有してはいないから、当該「同期化プロセス」は、同期を取り、かつ、故障の有無を検出するために、汎用の情報処理装置にわざわざ付加されたもの、すなわち、本来の情報処理装置に変更を加えたものと解釈することが合理的である。
　そうすると、本願補正発明は、本来情報処理装置が備えた機能のみを利用しているとは言えないこととなる。
　つまり、請求人の上記主張は、請求項４の記載に基づいたものではないから、採用することはできない。
　さらに付言すれば、請求項４に記載の「要求に対する応答を待つ形式の処理形態」とは、本願の発明の詳細な説明の記載を参酌したとしてもどのような形態であるのか具体的に特定されているとは認められないから、本願補正発明は、引用発明２の如く、「要求」とこれに対する「応答」の組み合わせによる処理が含まれていればいかなる処理形態もを含むものと解すべきであるから、この点からしても、請求人の上記主張は採用することはできない。
　
　したがって、本願補正発明は、引用発明１、２及び周知技術に基いて、当業者が容易に発明することができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
（６）むすび
　以上のとおり、本件補正は、平成１５年改正前特許法第１７条の２第５項で準用する特許法第１２６条第４項の規定に違反するものであり、特許法第１５９条第１項で読み替えて準用する特許法第５３条第１項の規定により却下すべきものである。
　
３．本願発明について、
（１）本願発明
　平成１６年１月１９日付けの手続補正は上記のとおり却下されたので、本願の請求項４に係る発明（以下、「本願発明」という。）は、平成１４年１２月１６日付け手続補正書の特許請求の範囲の請求項４に記載された次のとおりのものである。
　
「要求に対する応答を待つ複数の情報処理装置と、各情報処理装置を接続するとともに各情報処理装置から出される要求の同一性を照合し故障を検出する制御手段とを有する耐故障性システムの故障検出方法であって、
　前記制御手段は、各情報処理装置からの要求が揃うまでいずれの情報処理装置へも応答を返さず、前記要求の同一性が確認された時に応答を各情報処理装置へ一斉に返すことによって同期を取り、その契機で故障を検出する
　ことを特徴とする耐故障性システムの故障検出方法。」
　
（２）引用例
　原査定の拒絶の理由に引用した引用文献１及び２並びにそれらの記載事項は、前記「２．（２）」に記載したとおりである。
　
（３）対比・判断
　本願発明は、前記２．で検討した本願補正発明の「要求に対する応答を待つ形式の処理形態をとる複数の情報処理装置」を上位概念化して「形式の処理形態をとる」とし、「同一性が確認できなかった時に故障を検出する」を上位概念化して「その契機で故障を検出する」としたものである。
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記「２．（４）」に記載したとおり、引用発明１、２及び周知技術に基いて、当業者が容易に発明することができたものであるから、本願発明も、同様の理由により、引用発明１、２及び周知技術に基いて、当業者が容易に発明することができたものである。
　
（４）むすび
　以上のとおり、本願発明は、引用発明１、２及び周知技術に基いて、当業者が容易に発明することができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。