【事件の表示】
　平成１１年特許願第１４５２８６号「ボードを用いたモジュールのテスト用バーンインシステム回路装置」拒絶査定不服審判事件〔平成１２年　１月２８日出願公開、特開２０００−　３０４８８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　　本願は、平成１１年５月２５日（パリ条約による優先権主張　１９９８年５月２８日，ドイツ連邦共和国）の出願であって、平成１１年１２月６日付で拒絶理由通知がなされ、これに対して、平成１２年３月２１日付で手続補正がなされたが、同年６月２３日付で拒絶査定がなされ、これに対し、同年９月２９日に拒絶査定に対する審判請求がなされるとともに、同日付で手続補正がなされた。そして、当審において、平成１６年８月２４日付で当審拒絶理由通知がなされ、同年１１月２２日付で手続補正がなされたものである。
　
　
２．本願発明　
　本願の請求項１に係る発明（以下、同項記載の発明を「本願発明」という。）は、平成１６年１１月２２日付手続補正書により補正された特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
　
「　モジュールがマトリクス状にボードに配置されており、
　前記モジュールはボード内の２つの入力チャネル（４、５）に接続可能であり、グループごとにスキャン信号またはイネーブル信号により活性化可能である
ボードを用いたモジュールのテスト用バーンインシステム回路装置において、
　クロック信号（ＣＬＫ１０，ＣＬＫ１１）の印加される並列の第１の端子および第２の端子が設けられており、クロック信号はこれらの２つの端子から２つのダイオード（８，９）を介して２つの入力チャネル（４，５）へ供給され、
　さらにスキャン信号またはイネーブル信号の印加される第３の端子（１）が並列に設けられており、スキャン信号またはイネーブル信号はノードから２つの線路分岐へ分割されてそれぞれ１つずつのダイオード（２，３）を介して各入力チャネル（４，５）へ供給され、
　各入力チャネル（４，５）はテストすべきモジュールのデータ入出力側であり、第３の端子（１）へ印加されたスキャン信号またはイネーブル信号によりテストすべきモジュールのデータ入出力側が活性化され、
　ここで、データをモジュールへ書き込む際には２つの入力チャネルを介して全てのデータ入力側が同時に活性化され、データをモジュールから読み出す際にはグループごとに連続的にデータ出力側が活性化される
ことを特徴とするボードを用いたモジュールのテスト用バーンインシステム回路装置。　」
　
　
３．引用例
（１）特開平７−１５９４９４号公報　（公開日　平成７年（１９９５）６月２３日）
　当審の拒絶の理由に引用された特開平７−１５９４９４号公報（以下、「引用例１」という。）には、図面とともに、以下のａ）〜ｆ）が記載されている。
　
ａ）【従来の技術】近時、半導体メモリ（「ＩＣメモリ」という）のバーイン（Ｂｕｒｎ　Ｉｎ）試験では、従来のダイナミックバーイン方式に変わってモニタバーイン方式が普及してきている。この方式は、バーインの信頼性向上や最適化時間の確保などのため、被試験ＩＣメモリ（以下「ＤＵＴ」という；Device Under Test）の出力信号を検出し、その良否を判別するものである。（段落【０００２】）
　
ｂ）一般にモニタバーイン装置によるバーイン試験では、ＤＵＴの試験動作はバーインモードとテストモードに分けられる。バーインモードでは全ＤＵＴに対してある設定温度環境下でテストパターンやクロック信号を同時に所定時間印加し続けるモードで、出力信号の検出は行わない。（段落【０００５】）
　
ｃ）次にバーイン後の各ＤＵＴの機能動作を確認する為に、ＤＵＴの出力信号を検出し良否判定を行うテストモードが実行される。モニタバーイン装置で使用されるＢＴボード１では、デバイス電源や、アドレス信号、及びＩ／Ｏ信号は、全ＤＵＴに共通に配線され、クロック信号はＢＴボード上の複数のＤＵＴをいくつかにブロック分けし、このブロック内では共通に配線されるのが通常である。このクロック信号はスキャン信号と呼ばれ、ＤＵＴのどの機能端子に配線するかはメモリ品種によって異なる。（段落【０００６】）
　
ｄ）そして、バーインモード時には、スキャン信号ＣＬＫ１，ＣＬＫ２はともに同一タイミングでクロック信号が印加され、全てのＢＴボード上のＤＵＴは同時動作する。（段落【００１０】）
　
ｅ）次にテストモードでは、第１にＡ列の４ＤＵＴが出力状態になるようにスキャン信号ＣＬＫ１にクロック信号が印加され、Ｂ列のスキャン信号ＣＬＫ２を例えば論理“１”レベルとすることにより、Ｂ列の４個のＤＵＴＢ１〜Ｂ４の出力は高インピーダンス状態となる。（段落【００１１】）
　
ｆ）第２にＡ列の４個のＤＵＴＡ１〜Ａ４のスキャン信号ＣＬＫ１を論理“１”レベルにして出力を高インピーダンス状態とし、Ｂ列のスキャン信号ＣＬＫ２にクロック信号を印加してＢ列の４個のＤＵＴＢ１〜Ｂ４をテストする。このようにテストモードにおいては、スキャン信号が共通に印加されるＤＵＴのグループ単位に時系的列にテストを実行していく。（段落【００１２】）
　
　ここで、上記摘記事項ｃ）の記載、及び図３のモニターバーン装置用ＢＴボードの配線図を参照すると、ＤＵＴ、即ち被試験ＩＣメモリ（以下「ＤＵＴ」という；Device Under Test）（４）は、バーインボード上にマトリックス状に配置され、かつ、バーインボード上に、ＤＵＴの機能端子（ＣＥ；チップセレクト）に接続するための２つの配線路が設けられ、ブロックごとに、クロック信号であるスキャン信号（ＣＬＫ１，ＣＬＫ２）により活性化可能であることは明らかである。
　また、上記摘記事項ｃ）〜ｆ）の記載、及び図３のモニターバーン装置用ＢＴボードの配線図を参照すると、バーインボード上では、第１のクロック信号である第１のスキャン信号（ＣＬＫ１）と、第２のクロック信号である第２のスキャン信号（ＣＬＫ２）について、全ＤＵＴ（４）に対してブロックごとに共通に配線されていることから、スキャン信号（ＣＬＫ１，ＣＬＫ２）の印加される並列の第１の端子および第２の端子が設けられており、スキャン信号はこれらの２つの端子から、ＤＵＴの機能端子（ＣＥ）に接続するための配線路へ供給される構成であることは、明らかである。
　また、上記摘記事項ｂ）の記載によれば、「バーインモードでは全ＤＵＴに対してある設定温度環境下でテストパターンやクロック信号を同時に所定時間印加し続けるモード」であり、テストパターンには一般的に書込みデータ信号が含まれるから、バーインモードは、データをＤＵＴ（４）へ書き込むモードであって、さらに上記摘記事項ｄ）の記載を合わせて考えると、「バーンインモード時には、スキャン信号ＣＬＫ１，ＣＬＫ２はともに同一タイミングでクロック信号が印加され」るのであるから、データをＤＵＴ（４）へ書き込む際には、ＤＵＴの機能端子（ＣＥ）に接続するための配線路を介して全てのＢＴボード上のＤＵＴが同時動作する構成であることは、明らかである。
　また、上記摘記事項ｃ）の記載によれば、「次にバーイン後の各ＤＵＴの機能動作を確認する為に、ＤＵＴの出力信号を検出し良否判定を行うテストモードが実行される。」のであるから、テストモードは、データをＤＵＴ（４）から読み出すモードであって、さらに上記摘記事項ｅ）及びｆ）の記載を合わせて考えると、「テストモード時には、スキャン信号が共通に印加されるＤＵＴのグループ単位に時系的列にテストを実行していく」のであるから、データをＤＵＴ（４）から読み出す際には、ブロック単位に時系列的にＤＵＴ（４）のテストを実行する構成であることは明らかである。
　さらに、上記摘記事項ｄ）〜ｆ）によれば、ＤＵＴの機能端子（ＣＥ）に接続するための各配線路は、テストすべきＤＵＴ（４）の書き込み及び読み出しに対応し、前記第１の端子および第２の端子へ印可されたスキャン信号によりテストすべきＤＵＴ（４）の書き込み及び読み出しが可能になる構成であることは、明らかである。
　
　してみれば、引用例１には、
「　ＤＵＴ（４）がマトリクス状にバーインボードに配置されており、
　前記ＤＵＴ（４）は、バーインボード内のＤＵＴの機能端子（ＣＥ）に接続するための２つの配線路のうちの１つに接続可能であり、ブロックごとに、クロック信号であるスキャン信号（ＣＬＫ１，ＣＬＫ２）により活性化可能である、バーインボードを用いたＤＵＴ（４）のモニタバーイン装置において、
　クロック信号であるスキャン信号（ＣＬＫ１，ＣＬＫ２）の印加される並列の第１の端子および第２の端子が設けられており、クロック信号であるスキャン信号はこれらの２つの端子からＤＵＴの機能端子（ＣＥ）に接続するための２つの配線路へ供給され、
　ＤＵＴの機能端子（ＣＥ）に接続するための各配線路は、テストすべきＤＵＴ（４）の書き込み及び読み出しに対応するもので、前記第１の端子および第２の端子へ印可されたクロック信号であるスキャン信号によりテストすべきＤＵＴ（４）の書き込み及び読み出しが可能になり、
　ここで、データをＤＵＴ（４）へ書き込む際には、ＤＵＴの機能端子（ＣＥ）に接続するための配線路を介して全ＤＵＴ（４）が同時動作するようにされ、データをＤＵＴ（４）から読み出す際には、ブロック単位に時系列的にテストを実行する、
バーインボードを用いたＤＵＴ（４）のモニタバーンイン装置。　」
の発明（以下、単に「引用例１発明」という。）が開示されていると認めることができる。
　
（２）特開平９−１７１７６号公報　（公開日　平成９年（１９９７）１月１７日）
　当審の拒絶の理由に引用された特開平９−１７１７６号公報（以下、「引用例２」という。）には、図面とともに、以下のａ），ｂ）が記載されている。
　
ａ）　図２は、ＳＤＲＡＭ２の信号線を詳細に示したもので、図では１６ビット構成の１６ＭビットＳＤＲＡＭ２a 、２b の２個を使用している。２個の素子ＳＤＲＡＭ２ａ、ＳＤＲＡＭ２ｂは、データをマスクする時に使うＤＱＭ信号を除いて同一制御信号を共用している。（以下、略）　（段落【００１６】）
　
ｂ）（前略）ＬＤＱＭ、ＵＤＱＭは、それぞれ下位８ビット、上位８ビットの入出力のマスクに用いられる。（以下、略）　（段落【００１７】）
　
　
４．対比
　そこで、本願発明と引用例１発明とを比較すると、引用例１発明の「ＤＵＴ」（Device Under Test）は、本願発明の「モジュール」に相当し、以下同様に、「バーインボード」は「ボード」に、「ＤＵＴの機能端子に接続するための配線路」は「入力チャネル」に、「ＤＵＴのモニタバーンイン装置」は「モジュールのテスト用バーンインシステム回路装置」に、それぞれ相当する。
　また、引用例１発明の「ブロック」と、本願発明の「グループ」とは、「動作単位」という上位概念に包摂され、引用例１発明の、「クロック信号であるスキャン信号（ＣＬＫ１，ＣＬＫ２）」と、本願発明の「クロック信号」とは、動作を可能にする「活性化信号」という上位概念に包摂されるものである。
　また、引用例１発明の、ＤＵＴ（４）へ書き込む際に「全ＤＵＴ（４）が同時動作するようにされ」ること、及び、データをＤＵＴ（４）から読み出す際に「時系列的にテストを実行する」ことと、本願発明の、データをモジュールへ書き込む際に「全てのデータ入力側が同時に活性化され」ること、及び、データをモジュールから読み出す際に「連続的にデータ出力側が活性化される」こととは、それぞれ同等の概念である。
　さらに、引用例１発明の「ＤＵＴの機能端子に接続するための各配線路は、テストすべきＤＵＴ（４）の書き込み及び読み出しに対応するもので」あること、及び、活性化信号により「テストすべきＤＵＴ（４）の書き込み及び読み出しが可能にな」ることと、本願発明の「各入力チャネル（４，５）はテストすべきモジュールのデータ入出力側であ」ること、及び、活性化信号により「テストすべきモジュールのデータ入出力側が活性化され」ることとは、それぞれ同等の概念であるということができる。
　　
　してみれば、本願発明と引用例１発明とは、
「　モジュールがマトリクス状にボードに配置されており、
　前記モジュールはボード内の入力チャネルに接続可能であり、動作単位ごとに活性化信号により活性化可能である
ボードを用いたモジュールのテスト用バーンインシステム回路装置において、
　活性化信号の印加される並列の第１の端子および第２の端子が設けられており、活性化信号はこれらの２つの端子から、入力チャネルへ供給され、
　各入力チャネルはテストすべきモジュールのデータ入出力側であり、活性化信号によりテストすべきモジュールのデータ入出力側が活性化され、
　ここで、データをモジュールへ書き込む際には入力チャネルを介して全てのデータ入力側が同時に活性化され、データをモジュールから読み出す際には動作単位ごとに連続的にデータ出力側が活性化される
ことを特徴とするボードを用いたモジュールのテスト用バーンインシステム回路装置。　」
という点で一致し、以下の点で相違している。
　
［相違点１］本願発明では、１つのモジュールが２つの入力チャネルに接続可能であり、動作単位が、前記２つの入力チャネルに接続されたモジュールからなるグループであって、データをモジュールから読み出す際には前記グループごとにデータ出力側が活性化されるのに対し、引用例１発明では、１つのモジュールが１つの入力チャネルに接続可能であり、動作単位が、この１つの入力チャネルに接続されたモジュールからなるブロックであって、データをモジュールから読み出す際には前記ブロックごとにデータ出力側が活性化される点。
　
［相違点２］本願発明では、活性化信号として、並列の第１の端子および第２の端子に印加されるクロック信号（ＣＬＫ１０，ＣＬＫ１１）の他に、さらに並列に設けられた第３の端子に印加されるスキャン信号があり、前記クロック信号と、ノードから２つの線路分岐へ分割された前記スキャン信号とが、それぞれダイオードを介して各入力チャネルへ供給される構成であるのに対し、引用例１発明では、活性化信号として、並列の第１の端子および第２の端子に印加されるクロック信号であるスキャン信号（ＣＬＫ１，ＣＬＫ２）が、それぞれ各入力チャネルへ直接供給される構成である点。
　
　
５．当審の判断
　そこで、前記相違点１及び相違点２について、以下検討する。
　
　まず、前記相違点１について検討すると、モジュール内を２つの部分に分け、これらの部分へのデータの入出力のマスクを制御するための２つの機能端子（ＬＤＱＭ、ＵＤＱＭ）を設けることは、例えば上記引用例２に記載されているように、従来周知の技術事項である。なお、ＳＤＲＡＭ（Synchronous  DRAM）モジュールでは、データの入出力をマスクするための２つの機能端子（ＬＤＱＭ、ＵＤＱＭ）を設けることが規格化されている。この引用例２では、１６ビット構成のＳＤＲＡＭを、下位８ビット、上位８ビットの２つの部分に分け、２つの機能端子（ＬＤＱＭ、ＵＤＱＭ）に印加される制御信号によって、それぞれの部分のデータをマスクする制御を行っている。
　ところで、半導体モジュールの世界では、編成のより高度化、即ちハイビット化が進行しており、モジュールテストの分野においても、例えば、８ビットのモジュールを扱っていたところに、より高度な編成の１６ビットのテストを行う必要性が生じることは、技術の流れからして当然のことであり、従来の編成のモジュールのテスト用バーンインシステム回路を適用して、より高度な編成のモジュールがテストできるようにしたいという動機は、半導体モジュールの開発において、常に存在するところである。
　このように、より高度な編成のモジュールのテストを行う必要性が生じた場合、上記周知技術を念頭において引用例１に接した当業者であれば、２つの機能端子（ＬＤＱＭ、ＵＤＱＭ）を備え、モジュール内の２つの部分のデータの入出力をマスクする制御のできるところの、より高度な編成のモジュールのテスト用バーンインシステム回路装置を検討するにあたって、引用例１発明の「第１のグループに属する被試験ＩＣメモリ（Ａ１〜Ａ４）」と「第２のグループに属する被試験ＩＣメモリ（Ｂ１〜Ｂ４）」とが、１つのメモリモジュール（ＳＤＲＡＭ）内に納まっているとみなし、より高度な編成の１つのモジュールに２つの入力チャネルを接続可能とし、動作単位を、前記２つの入力チャネルに接続されたモジュールからなるグループ単位として、データをモジュールから読み出す際には前記グループごとにデータ出力側が活性化されるようにすることは、容易に想到し得たと判断できる。
　即ち、引用例１発明及び周知技術に基づいて、本願発明の相違点１に係る構成を得ることは、当業者が容易になし得た事項である。
　
　次に、前記相違点２について検討すると、本願発明において、第１の端子及び第２の端子に印加されるところのクロック信号（ＣＬＫ１０、ＣＬＫ１１）は、請求項１の記載全体からすると、それぞれが２つの入力チャネル（４，５）に個別に供給される構成になっており、データをモジュールから読み出す際に、２つの入力チャネル（４，５）にそれぞれ対応するモジュールの中の２つの部分のデータ出力側を順次活性化させる役割を果たすことになるから、クロック信号と呼称されてはいるものの、引用例１発明と同様に、実質的にはスキャン信号として機能していることは明らかである。
　そして、本願発明では、データをモジュールに書き込む際に、２つの入力チャネル（４，５）に同時に供給し全てのデータ入力側を活性化する信号として、第３の端子に印加される「スキャン信号」を、第１の端子及び第２の端子に印加されるクロック信号（ＣＬＫ１０、ＣＬＫ１１）とは別に設けた構成としている。
　一方、引用例１発明では、第１の端子及び第２の端子にそれぞれ印加されるところの第１及び第２のクロック信号（ＣＬＫ１、ＣＬＫ２）により、データを書き込む際には、ともに同一タイミングで第１の端子及び第２の端子にそれぞれ印加して、全てのデータ入力側を活性化すると共に、データを読み出す際には、２つの入力チャネルに順次印加して、それぞれ対応するデータ出力側を順次活性化させる役割を果たしている。即ち、引用例１発明では、第１及び第２のクロック信号（ＣＬＫ１、ＣＬＫ２）が、本願発明の第１及び第２のクロック信号及び「スキャン信号」と同等の役割を果たしている。
　してみれば、本願発明において、クロック信号（ＣＬＫ１０、ＣＬＫ１１）とは別に、更に「スキャン信号」を用いることに、格別な技術的な意義は認められず、また格別な作用効果が生じるとも認められないわけであるから、あえて「スキャン信号」を別に設けるということであれば、それは任意になし得る事項といわざるを得ない。そして、このような「スキャン信号」を別に設ける場合、２つの入力チャネルに同時に印加する必要があることから、一つのスキャン信号を分岐して２つの入力チャネルに供給することが、最も簡便な構成であり、かつ、書き込み時もしくは読み出し時に、クロック信号（ＣＬＫ１０、ＣＬＫ１１）と「スキャン信号」とのいずれかを２つの入力チャネルに供給するわけであるから、それぞれの信号を、論理回路の最も基本的な回路の一つであり、慣用されているところのダイオード・オア回路を介して供給するように構成すること、即ち、引用例１発明及び慣用技術に基づいて、相違点２に係る本願発明の構成を得ることは、当業者が容易に想到しうるところである。
　
　なお、請求人は、当審拒絶理由通知に対して提出した意見書の中で、
「本発明では、第１の端子および第２の端子に印加されるクロック信号ＣＬＫ１０，ＣＬＫ１１と、第３の端子１に印加されるスキャン信号とが区別されております。共通のスキャン信号は２つのダイオード２、３を介して２つの入力チャネル４、５へ分割されます。つまり１つのスキャン信号を２重に利用することができます。したがってデータをモジュールへ書き込む際には全てのデータ入力側が同時に活性化され、データをモジュールから読み出す際にはグループごとに連続的にデータ出力側が活性化されるのであります。
　このような構成を採用したことにより、高度な編成のモジュールを同じボード密度でテストできるという格別の効果が奏されます。」
と主張しているが、クロック信号（ＣＬＫ１０、ＣＬＫ１１）とは別に「スキャン信号」を用いること、及び一つのスキャン信号を分割して利用することの容易想到性については、上記検討のとおりである。また、データをモジュールへ書き込む際には全てのデータ入力側が同時に活性化され、データをモジュールから読み出す際にはグループごとに連続的にデータ出力側が活性化されるという作用、および、高度な編成のモジュールを従来の編成のボードを適用してテストできるという効果が、格別のものでないことも上記検討のとおりである。即ち、出願人の主張は、当を得ないものである。
　
　以上検討すると、引用例１発明及び周知技術・慣用技術に基づいて、本願発明の相違点１及び相違点２に係る構成を得ることは、当業者が容易になし得た事項である。
　
　そして、本願発明の作用効果も、上記検討のとおり、引用例１発明及び周知技術・慣用技術から当業者が予測できる範囲のものである。
　
　
６．むすび
　以上のとおり、本願発明は、引用例１に記載された発明及び周知技術・慣用技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。