(57)【要約】  ニューロモーフィック回路、チップ、および方法が提供される。ニューロモーフィック回路はクロスバー・シナプス・アレイ・セルを含む。クロスバー・シナプス・アレイ・セルは、クロスバー・シナプス・アレイ・セルの重みを更新するために、相補型金属酸化物半導体（ＣＭＯＳ）トランジスタのゲート電圧によって制御されるオン抵抗を有するＣＭＯＳトランジスタを含む。ニューロモーフィック回路は、それぞれシナプス・アレイ・セルを、複数の前シナプス・ニューロンにその第１の端部において、直列に接続する、１組の行ラインをさらに含む。ニューロモーフィック回路はまた、それぞれシナプス・アレイ・セルを、複数の後シナプス・ニューロンにその第２の端部において、直列に接続する、１組の列ラインも含む。ＣＭＯＳトランジスタのゲート電圧は、１組の行ラインおよび１組の列ラインと位置合わせされた制御ラインに対して非重複パルスを使用してクロスバー・シナプス・アレイ・セルの重みを更新するチャージ・シェアリング技法を実施することにより制御される。
2022502745.tif 000002
【特許請求の範囲】
【請求項１】
ニューロモーフィック回路であって、
クロスバー・シナプス・アレイ・セルの重みを更新するために、相補型金属酸化物半導体（ＣＭＯＳ）トランジスタのゲート電圧によって制御されるオン抵抗を有する前記ＣＭＯＳトランジスタを含む、前記クロスバー・シナプス・アレイ・セルと、
それぞれ前記シナプス・アレイ・セルを、複数の前シナプス・ニューロンにその第１の端部において、直列に接続する、１組の行ラインと、
それぞれ前記シナプス・アレイ・セルを、複数の後シナプス・ニューロンにその第２の端部において、直列に接続する、１組の列ラインと
を備え、前記１組の行ラインおよび前記１組の列ラインと位置合わせされたセル制御ラインに対して非重複パルスを使用して前記クロスバー・シナプス・アレイ・セルの前記重みを更新するチャージ・シェアリング技法を実施することにより前記ＣＭＯＳトランジスタの前記ゲート電圧が制御される、ニューロモーフィック回路。
【請求項２】
前記クロスバー・シナプス・アレイ・セルが、前記ゲート電圧を更新するために３つのキャパシタＣ１、Ｃ２、およびＣ３を備え、前記チャージ・シェアリング技法が、前記ゲート電圧が前記キャパシタＣ１およびＣ３を使用することにより増分方式で更新されるように、ならびに前記ゲート電圧が前記キャパシタＣ２およびＣ３を使用することにより減分方式で更新されるように、行ごとに実施される、請求項１に記載のニューロモーフィック回路。
【請求項３】
前記ニューロモーフィック回路が、
１対の直列接続されたｐ型電界効果トランジスタ（ｐＦＥＴ）と、
１対の直列接続されたｎＦＥＴと
をさらに備え、前記キャパシタＣ１の端部が前記１対の直列接続されたｐＦＥＴの間にある共通ポイントに接続され、前記キャパシタＣ２の端部が前記１対の直列接続されたｎＦＥＴの間にある共通ポイントに接続される、請求項２に記載のニューロモーフィック回路。
【請求項４】
前記キャパシタＣ３の端部が前記１対のｐＦＥＴと前記１対のｎＦＥＴとの間にある共通ポイントに接続される、請求項２に記載のニューロモーフィック回路。
【請求項５】
前記シナプス・アレイ・セルが、
前記キャパシタＣ１およびＣ３を調整するための、直列に接続される、１対のｐ型電界効果トランジスタ（ｐＦＥＴ）と、
前記キャパシタＣ２およびＣ３を調整するための、互いにおよび前記１対のｐＦＥＴに直列に接続される、１対のｎＦＥＴと
を備える、請求項２に記載のニューロモーフィック回路。
【請求項６】
前記シナプス・セルが、前記１対のｐＦＥＴを前記１対のｎＦＥＴに直列に接続し、前記キャパシタＣ３の端部および前記ＣＭＯＳトランジスタの前記ゲートにさらに接続される、接続ポイントをさらに備える、請求項５に記載のニューロモーフィック回路。
【請求項７】
ニューロモーフィック・チップが、更新増分ラインおよびクロック増分ラインが前記非重複パルスでスイッチングされて、前記増分方式で更新を実施するように前記チャージ・シェアリング技法を実施する、請求項５に記載のニューロモーフィック回路。
【請求項８】
ニューロモーフィック・チップが、更新減分ラインおよびクロック減分ラインが前記非重複パルスでスイッチングされて、前記減分方式で更新を実施するように前記チャージ・シェアリング技法を実施する、請求項５に記載のニューロモーフィック回路。
【請求項９】
前記キャパシタＣ１およびＣ２が、それぞれ前記１対のｐＦＥＴの寄生キャパシタンスおよび前記１対のｎＦＥＴの寄生キャパシタンスで置換される、請求項５に記載のニューロモーフィック回路。
【請求項１０】
請求項１ないし９のいずれかに記載の複数のニューロモーフィック回路から形成されるシナプス・アレイを備える、ニューロモーフィック・チップ。
【請求項１１】
方法であって、
クロスバー・シナプス・アレイ・セルの重みを更新するために、相補型金属酸化物半導体（ＣＭＯＳ）トランジスタのゲート電圧によって制御されるオン抵抗を有する前記ＣＭＯＳトランジスタを含む、前記クロスバー・シナプス・アレイ・セルを形成することと、
それぞれ前記シナプス・アレイ・セルを、複数の前シナプス・ニューロンにその第１の端部において、直列に接続する、１組の行ラインを形成することと、
それぞれ前記シナプス・アレイ・セルを、複数の後シナプス・ニューロンにその第２の端部において、直列に接続する、１組の列ラインを形成することと
を含み、前記１組の行ラインおよび前記１組の列ラインと位置合わせされたセル制御ラインに対して非重複パルスを使用して前記クロスバー・シナプス・アレイ・セルの前記重みを更新するチャージ・シェアリング技法を実施することにより前記ＣＭＯＳトランジスタの前記ゲート電圧が制御される、方法。
【請求項１２】
前記クロスバー・シナプス・アレイ・セルが、前記ゲート電圧を更新するために３つのキャパシタＣ１、Ｃ２、およびＣ３を含むように形成され、前記チャージ・シェアリング技法が、前記ゲート電圧が前記キャパシタＣ１およびＣ３を使用することにより増分方式で更新されるように、ならびに前記ゲート電圧が前記キャパシタＣ２およびＣ３を使用することにより減分方式で更新されるように、行ごとに実施される、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、機械学習に関し、より詳細にはセル位置依存性のない線形に重み更新可能なＣＭＯＳシナプス・アレイに関する。
【背景技術】
【０００２】
アナログの乗算加算アクセラレータは、その電力効率性により、大きな注目を集めている。ＰＣＭ、ＲＲＡＭ、ＭＲＡＭなどの様々なシナプス素子が、開発の途上である。アナログのトランジスタは、三極管領域におけるその線形性によりシナプス素子として１つの選択肢である。しかしながら、従来の技法はシナプス・アレイの近端部および遠端部において意図せず異なるパルス形状を生成する。そして、これはセル・アレイ全体にわたって様々な重み更新特性を引き起こす。したがって、シナプス・アレイにおいてセル位置に起因する重み更新特性の変動に対する解決策が必要である。
【発明の概要】
【０００３】
本発明の態様によると、ニューロモーフィック回路が提供される。ニューロモーフィック回路はクロスバー・シナプス・アレイ・セルを含む。クロスバー・シナプス・アレイ・セルは、クロスバー・シナプス・アレイ・セルの重みを更新するために、相補型金属酸化物半導体（ＣＭＯＳ）トランジスタのゲート電圧によって制御されるオン抵抗を有するＣＭＯＳトランジスタを含む。ニューロモーフィック回路は、それぞれシナプス・アレイ・セルを、複数の前シナプス・ニューロンにその第１の端部において、直列に接続する、１組の行ラインをさらに含む。ニューロモーフィック回路はまた、それぞれシナプス・アレイ・セルを、複数の後シナプス・ニューロンにその第２の端部において、直列に接続する、１組の列ラインも含む。ＣＭＯＳトランジスタのゲート電圧は、１組の行ラインおよび１組の列ラインと位置合わせされたセル制御ラインに対して非重複パルスを使用してクロスバー・シナプス・アレイ・セルの重みを更新するチャージ・シェアリング技法を実施することにより制御される。
【０００４】
本発明の別の態様によると、ニューロモーフィック・チップが提供される。ニューロモーフィック・チップは、クロスバー・シナプス・アレイ・セルから形成されるシナプス・アレイを含む。クロスバー・シナプス・アレイ・セルのそれぞれは、クロスバー・シナプス・アレイ・セルの重みのそれぞれを更新するために、相補型金属酸化物半導体（ＣＭＯＳ）トランジスタのゲート電圧によって制御されるオン抵抗を有するＣＭＯＳトランジスタを含む。クロスバー・シナプス・アレイ・セルのそれぞれは、それぞれシナプス・アレイ・セルを、複数の前シナプス・ニューロンにその第１の端部において、直列に接続する、１組の行ラインをさらに含む。クロスバー・シナプス・アレイ・セルのそれぞれはまた、それぞれシナプス・アレイ・セルを、複数の後シナプス・ニューロンにその第２の端部において、直列に接続する、１組の列ラインも含む。ＣＭＯＳトランジスタのゲート電圧は、１組の行ラインおよび１組の列ラインと位置合わせされたセル制御ラインに対して非重複パルスを使用してクロスバー・シナプス・アレイ・セルの重みを更新するチャージ・シェアリング技法を実施することにより制御される。
【０００５】
本発明のさらに別の態様によると、方法が提供される。方法は、クロスバー・シナプス・アレイ・セルの重みを更新するために、相補型金属酸化物半導体（ＣＭＯＳ）トランジスタのゲート電圧によって制御されるオン抵抗を有するＣＭＯＳトランジスタを含む、クロスバー・シナプス・アレイ・セルを形成することを含む。方法は、それぞれシナプス・アレイ・セルを、複数の前シナプス・ニューロンにその第１の端部において、直列に接続する、１組の行ラインを形成することをさらに含む。方法はまた、それぞれシナプス・アレイ・セルを、複数の後シナプス・ニューロンにその第２の端部において、直列に接続する、１組の列ラインを形成することも含む。ＣＭＯＳトランジスタのゲート電圧は、１組の行ラインおよび１組の列ラインと位置合わせされたセル制御ラインに対して非重複パルスを使用してクロスバー・シナプス・アレイ・セルの重みを更新するチャージ・シェアリング技法を実施することにより制御される。
【０００６】
これらおよび他の特徴および利点は、添付の図面と併せて読まれる例示的な実施形態の以下の詳細な説明から明らかとなろう。
【０００７】
次に、以下の図面を参照して、好ましい実施形態の詳細を説明する。
【図面の簡単な説明】
【０００８】
【図１】本発明を適用することができる処理システムを示すブロック図である。
【図２】本発明を適用することができる環境を示すブロック図である。
【図３】本発明を適用することができる別の環境を示すブロック図である。
【図４】本発明の実施形態による、シナプス・アレイの近端部および遠端部における波形を示す図である。
【図５】本発明の実施形態による、ニューロモーフィック・セル回路を示すブロック図である。
【図６】図５の回路に関して例示のタイミングを示すタイミング図である。
【図７】図５の回路に関して別のタイミングを示すタイミング図である。
【図８】図５の複数の回路から形成されたニューロモーフィック・アレイを示すブロック図である。
【図９】図８のアレイに印加されたパルスを示すタイミング図である。
【図１０】本発明の実施形態による、セル位置依存性なく線形に重み更新可能なＣＭＯＳシナプス・アレイのための方法を示すフロー図である。
【図１１】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を増分、および５００ｎＡにおいて０．８ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図１２】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を増分、および５００ｎＡにおいて０．８ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図１３】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を増分、および２５０ｎＡにおいて１．６ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図１４】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を増分、および２５０ｎＡにおいて１．６ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図１５】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を増分、および１２５ｎＡにおいて３．２ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図１６】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を増分、および１２５ｎＡにおいて３．２ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図１７】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を増分、および６２．５ｎＡにおいて６．４ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図１８】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を増分、および６２．５ｎＡにおいて６．４ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図１９】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を増分、および３１．２５ｎＡにおいて１２．８ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図２０】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を増分、および３１．２５ｎＡにおいて１２．８ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図２１】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を増分、および１５．６２５ｎＡにおいて２５．６ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図２２】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を増分、および１５．６２５ｎＡにおいて２５．６ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図２３】ケース１−ＰＩ、トランジスタＴ６のゲート電圧を増分、および１．３ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図２４】ケース１−ＰＩ、トランジスタＴ６のゲート電圧を増分、および１．３ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図２５】ケース１−ＰＩ、トランジスタＴ６のゲート電圧を増分、および１．３ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図２６】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を減分、および５００ｎＡにおいて０．８ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図２７】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を減分、および５００ｎＡにおいて０．８ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図２８】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を減分、および２５０ｎＡにおいて１．６ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図２９】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を減分、および２５０ｎＡにおいて１．６ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図３０】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を減分、および１２５ｎＡにおいて３．２ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図３１】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を減分、および１２５ｎＡにおいて３．２ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図３２】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を減分、および６２．５ｎＡにおいて６．４ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図３３】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を減分、および６２．５ｎＡにおいて６．４ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図３４】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を減分、および３１．２５ｎＡにおいて１２．８ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図３５】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を減分、および３１．２５ｎＡにおいて１２．８ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図３６】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を減分、および１５．６２５ｎＡにおいて２５．６ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図３７】ケース１−ＰＡ、トランジスタＴ６のゲート電圧を減分、および１５．６２５ｎＡにおいて２５．６ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図３８】ケース１−ＰＩ、トランジスタＴ６のゲート電圧を減分、および３．１ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図３９】ケース１−ＰＩ、トランジスタＴ６のゲート電圧を減分、および３．１ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図４０】ケース１−ＰＩ、トランジスタＴ６のゲート電圧を減分、および３．１ｎｓ幅を有するパルスの使用、を対象とするプロットである。
【図４１】本発明の実施形態による、クラウド消費者によって使用されるローカルのコンピューティング・デバイスと通信する、１つまたは複数のクラウド・コンピューティング・ノードを有するクラウド・コンピューティング環境を示すブロック図である。
【図４２】本発明の実施形態による、クラウド・コンピューティング環境によって提供される１組の機能的な抽象レイヤを示すブロック図である。
【発明を実施するための形態】
【０００９】
本発明は、セル位置依存性のない線形に重み更新可能なＣＭＯＳシナプス・アレイを対象としている。
【００１０】
一実施形態では、垂直および水平制御ラインからの非重複パルスを使用することによる、重み更新のためのチャージ・シェアリング技法が使用される。一実施形態では、本発明はシナプス・ユニット・セルに、１つのｐＦＥＴおよび１つのｎＦＥＴを追加することを伴い、これによりチャージ・シェアリング技法が可能となり、結果として全体的な動作が高速となる。
【００１１】
従来、近端部および遠端部におけるパルス形状の違いは、望ましくはないが動作速度を低下させる広いパルス幅を使用することにより抑制することができる。対照的に、本発明は、動作速度を有利に上昇させ、セル・アレイ全体にわたってほぼ同一の重み更新特性を維持する。
【００１２】
その上、本発明はグローバルなバイアス回路およびその分布を必要としない。
【００１３】
また、本発明は、回路設計の観点から、セル・アレイ全体にわたってパルス形状を保持する非重複パルスを維持することが比較的容易であるという点で、実装することが容易である。
【００１４】
本発明の多くの付随する利点のうちの、これらおよび他のものが、本発明の思想を維持しつつ、本明細書で与えられる本発明の教示を与えられた当業者により容易に決定される。
【００１５】
図１は、本発明を適用することができる例示的な処理システム１００を示すブロック図である。処理システム１００は、１組の処理ユニット（例えば、ＣＰＵ）１０１、１組のＧＰＵ１０２、１組のメモリ・デバイス１０３、１組の通信デバイス１０４、および１組の周辺機器１０５を含む。ＣＰＵ１０１は、シングルコアまたはマルチコアのＣＰＵであり得る。ＧＰＵ１０２は、シングルコアまたはマルチコアのＧＰＵであり得る。１つまたは複数のメモリ・デバイス１０３としては、キャッシュ、ＲＡＭ、ＲＯＭ、および他のメモリ（フラッシュ、光学、磁気など）を挙げることができる。通信デバイス１０４としては、無線または有線あるいはその両方の通信デバイス（例えば、ネットワーク（例えば、ＷＩＦＩなど）アダプタなど）を挙げることができる。周辺機器１０５としては、ディスプレイ・デバイス、ユーザ入力デバイス、プリンタ、撮像デバイスなどを挙げることができる。処理システム１００の要素は、１つまたは複数の、バスまたはネットワーク（まとめて図面の参照符号１１０として示す）によって接続される。
【００１６】
もちろん、処理システム１００は、当業者によって容易に企図されるように、他の要素（図示せず）を含む場合もあり、同様に特定の要素を省略する場合もある。例えば、当業者によって容易に理解されるように、処理システム１００の特定の実装形態に応じて、様々な他の入力デバイスまたは出力デバイスあるいはその両方を、処理システム１００に含むことができる。例えば、様々なタイプの無線または有線あるいはその両方の、入力または出力あるいはその両方のデバイスを使用することができる。その上、当業者によって容易に諒解されるように、追加的なプロセッサ、コントローラ、メモリなどを様々な構成で利用することもできる。さらには、別の実施形態では、クラウドの構成を使用することができる（例えば、図９〜図１０を参照）。処理システム１００のこれらおよび他の変形例は、本明細書で提供される本発明の教示を与えられた当業者によって容易に企図される。
【００１７】
その上、本発明に関する様々な要素およびステップに関して以下で説明されるような様々な図面は、システム１００の要素のうちの１つまたは複数によって、全体的にまたは部分的に、実装され得ることを諒解されたい。
【００１８】
次に、本発明の様々な実施形態により、本発明を適用することができる２つの例示的な環境２００および環境３００に関して説明する。環境２００および環境３００を、それぞれ図２および図３に関して以下で説明する。さらなる詳細では、環境２００は制御されるシステムに動作可能に連結された学習ベースの予測システムを含む一方で、環境３００は制御されるシステムの一部として学習ベースの予測システムを含む。その上、環境２００および環境３００のいずれも、クラウドベースの環境の一部であることができる（例えば、図７および図８参照）。本発明を適用することができるこれらおよび他の環境が、本発明の思想を維持しつつ、本明細書で与えられる本発明の教示を与えられた当業者により容易に決定される。
【００１９】
図２は、本発明を適用することができる環境２００を示すブロック図である。
【００２０】
環境２００は、学習ベースの予測システム２１０および制御されるシステム２２０を含む。学習ベースの予測システム２１０および制御されるシステム２２０は、互いの間の通信を可能にするように構成される。例えば、送受信機、または無線、有線およびその組合せを含む他のタイプの通信デバイス、あるいはその両方を使用することができる。一実施形態では、学習ベースの予測システム２１０と制御されるシステム２２０との間の通信は、まとめて図面の参照符号２３０として示される１つまたは複数のネットワーク上で行うことができる。通信には、制御されるシステム２２０からの多変量時系列データ、ならびに学習ベースの予測システム２１０からの予測および行動開始制御信号を含むことができるが、それに限定されない。制御されるシステム２２０は、例えば、バンキング・システム、アクセス・システム、監視システム、製造システム（例えば、組み立てライン）、先進運転支援システム（ＡＤＡＳ）などのあらゆるタイプのプロセッサベースのシステムであることができるが、それに限定されない。
【００２１】
制御されるシステム２２０は、データ（例えば、多変量時系列データ）を、予測を行うためにそのデータを使用する学習ベースの予測システム２１０に提供する。
【００２２】
一実施形態において、予測を行うために、学習ベースの予測システム２１０は、本明細書で説明されるようなニューロモーフィック回路を使用することができる。
【００２３】
制御されるシステム２２０は、学習ベースの予測システム２１０によって生成される予測に基づいて制御される。例えば、機械がｘ回目のステップで失敗するとの予測に基づいて、対応する行動（例えば、機械の電源を落とす、傷害などを防ぐために機械のセーフガードを有効にするなど）を、実際に障害が生じることを回避するためにｔ＜ｘにおいて行うことができる。別の例として、侵入者の軌道予測に基づいて、制御されている監視システムは、特定の場所（保全エリア）にいる誰かを安全にするために、１つまたは複数のドアをロックまたはロック解除すること、または彼らを安全な場所（安全な部屋）に案内すること、または彼らを制限場所から制限すること、あるいはその組合せなどを行うことができる。人物を案内するために、（スピーカからの）口頭のまたは（ディスプレイ・デバイスに）表示された命令が、ドアのロックまたはロック解除あるいはその両方（または他の行動）と共に、与えられる可能性がある。さらなる例として、予測に応答して車の進路上に予測された障害物を回避するために車両を制御する（制動すること、ステアリング、加速すること、など）ことができる。なおさらなる例として、差し迫った障害を予測して障害が生じる前に、やがて障害となるコンポーネントを別のコンポーネントにスイッチングすること、別のコンポーネントを通じてルーティングすること、異なるコンポーネントによって処理することなどの行動を取るために、本発明をコンピュータ・システムに組み込むことができる。本発明の思想を維持しつつ、本明細書で与えられる本発明の教示を与えられた当業者により容易に諒解されるように、前述の行動は単なる例示であるため、実装形態に応じて他の行動も実施することができることを諒解されたい。
【００２４】
一実施形態では、学習ベースの予測システム２１０を、クラウド・コンピューティングの配置構成におけるノードとして実装することができる。一実施形態では、単一の学習ベースの予測システム２１０を、単一の制御されるシステムまたは複数の制御されるシステム（例えば、組み立てラインでの様々なロボットなど）に割り当てることができる。環境２００の要素のうちのこれらおよび他の構成が、本発明の思想を維持しつつ、本明細書で与えられる本発明の教示を与えられた当業者により容易に決定される。
【００２５】
図３は、本発明の実施形態により、本発明を適用することができる別の例示的な環境３００を示すブロック図である。
【００２６】
環境３００は、制御されるシステム３２０を含み、今度は制御されるシステム３２０が学習ベースの予測システム３１０を含む。１つまたは複数の通信バスまたは他のデバイスあるいはその両方を使用してシステム内ならびにシステム間通信を容易にすることができる。制御されるシステム３２０は、例えば、バンキング・システム、アクセス・システム、監視システム、製造システム（例えば、組み立てライン）、先進運転支援システム（ＡＤＡＳ）などのあらゆるタイプのプロセッサベースのシステムであることができるが、それに限定されない。
【００２７】
システム３１０がシステム３２０に含まれていること以外は、環境２００および環境３００におけるこれらの要素の動作は類似している。したがって、要素３１０および要素３２０は、簡潔さのために図３に関連するさらなる詳細では説明しないため、読者は２つの環境２００および環境３００においてこれらの要素の共通した機能を与えられる図２の環境２００に関連する要素２１０および要素２２０の説明をそれぞれ参照されたい。
【００２８】
図４は、本発明の実施形態による、シナプス・アレイ４１０の近端部４１１および遠端部４１２における例示的な波形４００を示す図である。
【００２９】
波形４００の形状は、シナプス・アレイ４１０の近端部４１１と比べて、遠端部４１２では変わっている。本発明によって対処され、克服されるのは、この望ましくない形状変化である。
【００３０】
図５は、本発明の実施形態による、ニューロモーフィック・セル回路５００を示すブロック図である。図６は、図５の回路５００に関するタイミング６００を示すタイミング図である。図７は、図５の回路５００に関する別のタイミング７００を示すタイミング図である。
【００３１】
図５を参照すると、回路５００は、２つのｐ型金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、すなわちＴ１およびＴ２を含む。
【００３２】
回路５００は、２つのｎ型ＭＯＳＦＥＴ、すなわちＴ３およびＴ４をさらに含む。
【００３３】
回路５００はまた、ＣＭＯＳトランジスタＴ６も含む。
【００３４】
回路５００は、追加的に、３つのキャパシタ、すなわちＣ１、Ｃ２、およびＣ３を含む。一実施形態では、キャパシタＣ１およびＣ２はＭＯＳＦＥＴ寄生キャパシタンスであることができる。別の実施形態では、キャパシタＣ１およびＣ２は「インテンショナル」ＣＭＯＳキャパシタであることができる。
【００３５】
クロスバー・シナプス・アレイ・セルのそれぞれの重みを更新するために、Ｔ６のゲート電圧によって制御されるオン抵抗が使用される。
【００３６】
１組の行ラインは、それぞれシナプス・アレイ・セルを、１組の前シナプス・ニューロンにその第１の端部において、直列に接続する。
【００３７】
１組の列ラインは、それぞれシナプス・アレイ・セルを、１組の後シナプス・ニューロンにその第２の端部において、直列に接続する。
【００３８】
ＣＭＯＳトランジスタＴ６のゲート電圧は、非重複パルスを使用することにより重みを更新するチャージ・シェアリング技法を実施することにより更新される。特に、チャージ・シェアリング技法は、異なるクロックおよびキャパシタの組合せを使用して垂直制御ラインと水平制御ラインとをスイッチングするために非重複パルスを使用してゲート電圧が増分する様式および減分する様式で線形に更新されるように、行ごとに実施される。
【００３９】
Ｔ６のゲート電圧は２つのタイプのチャージ・シェアリングを使用することにより更新される。図６はＴ６のゲート電圧を更新するためのある１つのタイプのチャージ・シェアリング（増分する）を示しており、図７はＴ６のゲート電圧を更新するための別のタイプのチャージ・シェアリング（減分する）を示している。
【００４０】
図６を参照すると、Ｔ６のゲート電圧は、Ｗｃｌｋ＿ｉおよびＷｕｄ＿ｉが重なり合わないように、Ｃ１およびＣ３を使用することにより更新される。すなわち、トランジスタＴ１用のクロック（Ｗｃｌｋ＿ｉ）の増分ライン、およびトランジスタＴ２用の更新（Ｗｕｄ＿ｉ）である。
【００４１】
図７を参照すると、Ｔ６のゲート電圧は、Ｗｃｌｋ＿ｄおよびＷｕｄ＿ｄが重なり合わないように、Ｃ２およびＣ３を使用することにより更新される。すなわち、トランジスタＴ４用のクロック（Ｗｃｌｋ＿ｄ）の減分ライン、およびトランジスタＴ３用の更新（Ｗｕｄ＿ｄ）である。
【００４２】
したがって、１つまたは複数のニューロモーフィック・セル５００を有するニューロモーフィック・チップは、（ｉ）クロックの増分ライン（Ｗｃｌｋ＿ｉ）および増分更新（Ｗｕｄ＿ｉ）がクロックの非重複パルスでスイッチングされて増分方式で更新が実施されるように、（ｉｉ）クロックの減分ライン（Ｗｃｌｋ＿ｄ）および減分更新（Ｗｕｄ＿ｄ）がクロックの非重複パルスでスイッチングされて減分方式で更新が実施されるように、チャージ・シェアリング技法を実施する。
【００４３】
図８は、本発明の実施形態による、図５の複数のニューロモーフィック・セル回路５００から形成されたニューロモーフィック・アレイ８００を示すブロック図である。図９は、図８のアレイ８００に印加されたパルス９００を示すタイミング図である。アレイ８００は、重み更新のために行ごとのアクセス・スキームが使用されるようにチャージ・シェアリング技法が適用される図５に示されるような複数のニューロモーフィック・セルから形成される。
【００４４】
図１０は、本発明の実施形態による、セル位置依存性なく線形に重み更新可能なＣＭＯＳシナプス・アレイのための方法１０００を示すフロー図である。
【００４５】
ブロック１０１０において、クロスバー・シナプス・アレイ・セルの重みを更新するために、ＣＭＯＳトランジスタのゲート電圧によって制御されるオン抵抗を有するＣＭＯＳトランジスタを含むクロスバー・シナプス・アレイ・セルを形成する。
【００４６】
ブロック１０２０において、それぞれシナプス・アレイ・セルを、複数の前シナプス・ニューロンにその第１の端部において、直列に接続する、１組の行ラインを形成する。
【００４７】
ブロック１０３０において、それぞれシナプス・アレイ・セルを、複数の後シナプス・ニューロンにその第２の端部において、直列に接続する、１組の列ラインを形成する。
【００４８】
ブロック１０４０において、１組の行ラインおよび１組の列ラインと位置合わせされたセル制御ラインに対して非重複パルスを使用してクロスバー・シナプス・アレイ・セルの重みを更新するチャージ・シェアリング技法を実施することによりＣＭＯＳトランジスタのゲート電圧を制御する。
【００４９】
一実施形態では、ブロック１０４０は、ブロック１０４０Ａおよび１０４０Ｂのうち１つまたは複数を含む。
【００５０】
ブロック１０４０Ａにおいて、更新増分ラインおよびクロック増分ラインが非重複パルスでスイッチングされ、増分方式で更新を実施するようにチャージ・シェアリング技法を実施する。
【００５１】
ブロック１０４０Ｂにおいて、更新減分ラインおよびクロック減分ラインが非重複パルスでスイッチングされ、減分方式で更新を実施するようにチャージ・シェアリング技法を実施する。
【００５２】
本発明の教示によって、ニューロモーフィック回路またはニューロモーフィック・チップあるいはその両方を形成するために、あらゆる既知の製造技法が使用可能であることを諒解されたい。したがって、簡潔さのために本明細書において同じことはさらには説明しない。
【００５３】
本発明は、予測システムの一部として含まれ得ることを諒解されたい。次に、予測システムは、別のシステム（例えば、ＡＤＡＳ）の一部であることができる。その上、以下でさらに詳細に説明するように、クラウドの構成を使用して予測システムの少なくとも一部を実装することができる。
【００５４】
図１１〜図４０は、１２８セル・ロードを含むケース（本明細書において、以降互換的に「ケース１」と称する）について得た例示的な実験結果を示すプロットである。プロットの一部は先行技術（Prior Art）の実験結果（ケース１−ＰＡ）を示しており、プロットのその他は本発明（Present Invention）による実験結果（ケース１−ＰＩ）を示している。先行技術の実験結果は、３Ｔ１Ｃセルから形成されるメモリ・セルの使用に関連する。
【００５５】
特に、図１１〜図２５は、トランジスタＴ６のゲート電圧を増分させることに関し、一方で図２６〜図４０はトランジスタＴ６のゲート電圧を減分させることに関しており、すべての場合で１２８セル・ロードを含む。様々なパルス幅および電流を以下で説明する。
【００５６】
ここで留意されたい重要な点は、短いパルスを使用する場合に、近端部と遠端部とにおける重み更新特性の差が著しいということである。先行技術の技法では幅広なパルスを使用することにより、これを軽減することができる。しかしながら、図２１〜図２２に示されるような差を最小化するためにＰＡのケースは少なくとも約２５．６ｎｓのパルス幅を必要とする。対照的に、本発明を使用すると、図２３〜図２５に示されるような３．２ｎｓのパルス幅を使用することにより、これを達成することができる。したがって、本発明により、先行技術（ＰＡ）のケースよりも高速な動作が可能となる。改善は、大規模なアレイにおいて、より顕著である。図２６〜図４０は、減分のケースについての同様な結果を示している。
【００５７】
図１１〜図１２（それぞれ、プロット１１００およびプロット１２００）を参照すると、同一のことがケース１−ＰＡおよび５００ｎＡで０．８ｎｓ幅を有するパルスの使用を対象としている。
【００５８】
図１３〜図１４（それぞれ、プロット１３００およびプロット１４００）を参照すると、同一のことがケース１−ＰＡおよび２５０ｎＡで１．６ｎｓ幅を有するパルスの使用を対象としている。
【００５９】
図１５〜図１６（それぞれ、プロット１５００およびプロット１６００）を参照すると、同一のことがケース１−ＰＡおよび１２５ｎＡで３．２ｎｓ幅を有するパルスの使用を対象としている。
【００６０】
図１７〜図１８（それぞれ、プロット１７００およびプロット１８００）を参照すると、同一のことがケース１−ＰＡおよび６２．５ｎＡで６．４ｎｓ幅を有するパルスの使用を対象としている。
【００６１】
図１９〜図２０（それぞれ、プロット１９００およびプロット２０００）を参照すると、同一のことがケース１−ＰＡおよび３１．２５ｎＡで１２．８ｎｓ幅を有するパルスの使用を対象としている。
【００６２】
図２１〜図２２（それぞれ、プロット２１００およびプロット２２００）を参照すると、同一のことがケース１−ＰＡおよび１５．６２５ｎＡで２５．６ｎｓ幅を有するパルスの使用を対象としている。
【００６３】
図２３〜図２５（それぞれ、プロット２３００、２４００およびプロット２５００）を参照すると、同一のことがケース１−ＰＩおよび３．７ｎｓ幅を有するパルスの使用を対象としている。
【００６４】
図２６〜図２７（それぞれ、プロット２６００およびプロット２７００）を参照すると、同一のことがケース１−ＰＡおよび５００ｎＡで０．８ｎｓ幅を有するパルスの使用を対象としている。
【００６５】
図２８〜図２９（それぞれ、プロット２８００およびプロット２９００）を参照すると、同一のことがケース１−ＰＡおよび２５０ｎＡで１．６ｎｓ幅を有するパルスの使用を対象としている。
【００６６】
図３０〜図３１（それぞれ、プロット３０００およびプロット３１００）を参照すると、同一のことがケース１−ＰＡおよび１２５ｎＡで３．２ｎｓ幅を有するパルスの使用を対象としている。
【００６７】
図３２〜図３３（それぞれ、プロット３２００およびプロット３３００）を参照すると、同一のことがケース１−ＰＡおよび６２．５ｎＡで６．４ｎｓ幅を有するパルスの使用を対象としている。
【００６８】
図３４〜図３５（それぞれ、プロット３４００およびプロット３５００）を参照すると、同一のことがケース１−ＰＡおよび３１．２５ｎＡで１２．８ｎｓ幅を有するパルスの使用を対象としている。
【００６９】
図３６〜図３７（それぞれ、プロット３６００およびプロット３７００）を参照すると、同一のことがケース１−ＰＡおよび１５．６２５ｎＡで２５．６ｎｓ幅を有するパルスの使用を対象としている。
【００７０】
図３８〜図４０（それぞれ、プロット３８００、３９００およびプロット４０００）を参照すると、同一のことがケース１−ＰＩおよび５．８ｎｓ幅を有するパルスの使用を対象としている。
【００７１】
本開示はクラウド・コンピューティングについての詳細な説明を含むが、本明細書で具陳される教示の実装形態はクラウド・コンピューティング環境に限定されないことを理解されたい。むしろ本発明の実施形態は、現在既知の、または後に開発されるあらゆる他のタイプのコンピューティング環境と併せて実装することができる。
【００７２】
クラウド・コンピューティングは、最小限の管理努力で、またはサービスのプロバイダとの対話で迅速にプロビジョニングおよびリリースされ得る、便利でオン・デマンドの構成可能なコンピューティング・リソースの共有されるプールへ（例えば、ネットワーク、ネットワーク帯域幅、サーバ、処理、メモリ、ストレージ、アプリケーション、仮想機械、およびサービス）のネットワーク・アクセスを可能とするためのサービス提供のモデルである。このクラウド・モデルは、少なくとも５つの特徴、少なくとも３つのサービス・モデル、および少なくとも４つの展開モデルを含むことができる。
【００７３】
特徴は以下のとおりである：
【００７４】
オン・デマンド・セルフサービス：クラウド消費者は、サービスのプロバイダとの人間対話を要求することなく必要に応じて自動的に、サーバ時間およびネットワーク・ストレージなどのコンピューティング機能を一方的にプロビジョニングすることができる。
【００７５】
幅広いネットワーク・アクセス：機能はネットワーク上で利用可能であり、異質なシンまたはシックなクライアントのプラットフォーム（例えば、携帯電話、ラップトップ、およびＰＤＡ）による使用を促進する標準的なメカニズムを通じてアクセスされる。
【００７６】
リソース・プール：プロバイダのコンピューティング・リソースは、マルチテナントのモデルを使用して複数の消費者にサービス提供するためにプールされ、異なる物理的および仮想的なリソースが要求にしたがって動的に割り当ておよび再割り当てされる。消費者が提供されるリソースの正確な場所についての制御または情報を一般的に持たない点で、場所の独立性の意味があるが、より高レベルの抽象化（例えば、国、州、またはデータセンタ）において場所を特定できることもある。
【００７７】
迅速な拡張性：機能は迅速かつ拡張可能にプロビジョニングすることができ、いくつかの場合において、自動的に、素早くスケール・アウトされ、迅速にリリースされて素早くスケール・インされる。消費者にとって、プロビジョニングのために利用可能な機能は、しばしば無制限に見え、いつでもいくらでも購入することができる。
【００７８】
計測されるサービス：クラウド・システムは、サービスのタイプ（例えば、ストレージ、処理、帯域幅、およびアクティブなユーザ・アカウント）に適当な抽象化のいくつかのレベルにおいて計測機能を活用することによりリソースの使用を自動的に制御し、最適化する。リソースの使用は監視され、制御され、かつ報告され得、利用されるサービスのプロバイダおよび消費者の両方にとって透明性を与えている。
【００７９】
サービス・モデルは以下のとおりである：
【００８０】
ソフトウェアを提供するサービス（Software as a Service（ＳａａＳ））：消費者に提供される機能は、クラウド・インフラストラクチャで実行中のプロバイダのアプリケーションを使用する。アプリケーションは、ウェブ・ブラウザなどのシン・クライアント・インターフェース（例えば、ウェブ・ベースの電子メール）を通じて様々なクライアント・デバイスからアクセス可能である。消費者は、ネットワーク、サーバ、オペレーティング・システム、ストレージ、またはさらには個々のアプリケーション機能を含む基礎となるクラウド・インフラストラクチャを管理または制御することはなく、例外として限定されたユーザ固有アプリケーションの構成設定が可能である。
【００８１】
プラットフォームを提供するサービス（Platform as a Service（ＰａａＳ））：消費者に提供される機能は、プロバイダによってサポートされるプログラミング言語およびツールを使用して作成された、消費者作成の、または取得されたアプリケーションをクラウド・インフラストラクチャに展開することである。消費者は、ネットワーク、サーバ、オペレーティング・システム、またはストレージを含む基礎となるクラウド・インフラストラクチャの管理または制御をしないが、展開されたアプリケーション、および場合によっては環境構成をホストするアプリケーションについての制御を有する。
【００８２】
インフラストラクチャを提供するサービス（Infrastructure as a Service（ＩａａＳ））：消費者に提供される機能は、オペレーティング・システムおよびアプリケーションを含み得る任意のソフトウェアを消費者が展開および実行することができる処理、ストレージ、ネットワーク、および他の基本的なコンピューティング・リソースをプロビジョニングすることである。消費者は、基礎となるクラウド・インフラストラクチャの管理または制御をしないが、オペレーティング・システム、ストレージ、展開されたアプリケーションの制御、および場合によっては選択ネットワーキング・コンポーネント（例えば、ホスト・ファイヤウォール）の限定された制御を有する。
【００８３】
展開モデルは以下のとおりである：
【００８４】
プライベート・クラウド：クラウド・インフラストラクチャはある組織のためだけに運用される。その組織またはサード・パーティによって管理され得、オンプレミスまたはオフプレミスで存在することができる。
【００８５】
コミュニティ・クラウド：クラウド・インフラストラクチャは、いくつかの組織によって共有され、共有される事案（例えば、ミッション、セキュリティ要件、ポリシ、およびコンプライアンス懸案事項）を有する特定のコミュニティをサポートする。それらの組織またはサード・パーティによって管理され得、オンプレミスまたはオフプレミスで存在することができる。
【００８６】
パブリック・クラウド：クラウド・インフラストラクチャは、一般公衆または大規模な業界団体に対して利用可能とされ、クラウド・サービスを販売する組織によって所有される。
【００８７】
ハイブリッド・クラウド：クラウド・インフラストラクチャは、一意なエンティティのままである２つ以上のクラウド（プライベート、コミュニティ、またはパブリック）を組合せたものであるが、データおよびアプリケーションのポータビリティを可能にする標準化された、または専有的な技術（例えば、クラウド間でロード・バランシングを行うためのクラウド・バースト）によって結合される。
【００８８】
クラウド・コンピューティング環境は、ステートレスであること、低い結合性、モジュール性、および意味論的な相互運用性に集中するサービス指向である。クラウド・コンピューティングの中心は、相互接続されたノードのネットワークを含むインフラストラクチャである。
【００８９】
次に図４１を参照すると、例示的なクラウド・コンピューティング環境４１５０が描写されている。示されるように、クラウド・コンピューティング環境４１５０は、例えば、携帯情報端末（ＰＤＡ）または携帯電話４１５４Ａ、デスクトップ・コンピュータ４１５４Ｂ、ラップトップ・コンピュータ４１５４Ｃ、または自動車コンピュータ・システム４１５４Ｎあるいはその組合せなどのクラウドの消費者によって使用されるローカルのコンピューティング・デバイスと通信することができる１つまたは複数のクラウド・コンピューティング・ノード４１１０を含む。ノード４１１０は互いに通信することができる。本明細書において上述のようなプライベート、コミュニティ、パブリック、もしくはハイブリッドのクラウドまたはその組合せなどの１つまたは複数のネットワークにおいて、これらは物理的または仮想的にグループ化することができる（図示せず）。これにより、クラウド・コンピューティング環境４１５０は、クラウドの消費者がローカルのコンピューティング・デバイスでリソースを維持する必要のない、インフラストラクチャ、プラットフォーム、またはソフトウェアあるいはその組合せをサービスとして与えることができる。図４１に示されるコンピューティング・デバイス４１５４Ａ〜Ｎのタイプは、図示のみを意図されており、コンピューティング・ノード４１１０およびクラウド・コンピューティング環境４１５０は、あらゆるタイプのネットワーク上またはネットワーク・アドレス可能接続で（例えば、ウェブ・ブラウザを使用して）あるいはその両方であらゆるタイプのコンピュータ化されたデバイスと通信することができることが理解されよう。
【００９０】
次に図４２を参照すると、クラウド・コンピューティング環境４１５０（図４１）によって提供される１組の機能的な抽象レイヤが示されている。図４２に示されるコンポーネント、レイヤ、および機能は、図示のみを意図されており、本発明の実施形態はそれに限定されないことをまず理解されたい。描写されるように、以下のレイヤおよび対応する機能が提供される。
【００９１】
ハードウェアおよびソフトウェア・レイヤ４２６０は、ハードウェアおよびソフトウェア・コンポーネントを含む。ハードウェア・コンポーネントの例として、以下が挙げられる：メインフレーム４２６１、縮小命令セット・コンピュータ（Reduced Instruction Set Computer（ＲＩＳＣ））アーキテクチャ・ベースのサーバ４２６２、サーバ４２６３、ブレード・サーバ４２６４、ストレージ・デバイス４２６５、ならびにネットワークおよびネットワーク・コンポーネント４２６６。いくつかの実施形態において、ソフトウェア・コンポーネントはネットワーク・アプリケーション・サーバ・ソフトウェア４２６７、およびデータベース・ソフトウェア４２６８を含む。
【００９２】
仮想化レイヤ４２７０は、仮想エンティティの以下の例を提供することができる抽象レイヤを与える：仮想サーバ４２７１、仮想ストレージ４２７２、仮想プライベート・ネットワークを含む仮想ネットワーク４２７３、仮想アプリケーションおよびオペレーティング・システム４２７４、および仮想クライアント４２７５。
【００９３】
一例において、管理レイヤ４２８０は以下で説明される機能を提供することができる。リソース・プロビジョニング４２８１は、クラウド・コンピューティング環境内でタスクを実施するために利用されるコンピューティング・リソースおよび他のリソースの動的な調達を提供する。計測および課金４２８２は、クラウド・コンピューティング環境内でリソースが利用される際のコスト追跡、およびこれらのリソースの消費についての課金または請求書発行を提供する。一例において、これらのリソースはアプリケーション・ソフトウェア・ライセンスを含むことができる。セキュリティは、クラウド消費者およびタスクについての識別情報の検証、ならびにデータおよび他のリソースについての保護を提供する。ユーザ・ポータル４２８３はクラウド・コンピューティング環境へのアクセスを消費者およびシステム管理者に提供する。サービス水準管理４２８４は、要求されるサービス水準が満たされるように、クラウド・コンピューティング・リソースの割り当ておよび管理を提供する。サービス水準合意（ＳＬＡ）計画および遂行４２８５は、将来的な要求がＳＬＡにしたがって予期されるクラウド・コンピューティング・リソースについての事前申し合わせ、およびクラウド・コンピューティング・リソースの調達を提供する。
【００９４】
ワークロード・レイヤ４２９０はクラウド・コンピューティング環境が利用され得る機能性の例を提供する。このレイヤからもたらされ得るワークロードおよび機能の例として以下が挙げられる：マッピングおよびナビゲーション４２９１、ソフトウェア開発およびライフサイクル管理４２９２、仮想授業教育配信４２９３、データ分析処理４２９４、取引処理４２９５、ならびにセル位置依存性なしに線形に重み更新可能なＣＭＯＳシナプス・アレイ４２９６。
【００９５】
本発明は、統合のあらゆる可能な技術的詳細レベルにおける、システム、方法、またはコンピュータ・プログラム製品あるいはその組合せであってもよい。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実行させるためのコンピュータ可読プログラム命令を有するコンピュータ可読記憶媒体を含むことができる。
【００９６】
コンピュータ可読記憶媒体は、命令実行デバイスによる使用のための命令を保持および記憶することができる有形のデバイスであり得る。コンピュータ可読記憶媒体は、例えば、電子ストレージ・デバイス、磁気ストレージ・デバイス、光学ストレージ・デバイス、電磁気ストレージ・デバイス、半導体ストレージ・デバイスまたは前述のあらゆる適切な組合せであってもよいが、それに限定はしない。コンピュータ可読記憶媒体のより具体的な例の非網羅的な列挙としては、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、静的ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク読み取り専用メモリ（ＣＤ−ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリ・スティック、フロッピー・ディスク、命令を記録されて有するパンチカードまたは溝に刻まれた構造などの機械的にエンコードされたデバイス、および前述のあらゆる適切な組合せ、を含む。本明細書において使用される場合、コンピュータ可読記憶媒体は、電波または他の自由に伝搬する電磁波、導波路もしくは他の送信媒体を介して伝搬する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、または電線を介して送信される電気的信号など、一過性の信号そのものであると解釈されてはならない。
【００９７】
本明細書において説明されるコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体から、個別のコンピューティング／処理デバイスに、あるいは、例えばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワークもしくは無線ネットワークまたはその組合せなどのネットワークを介して、外部のコンピュータまたは外部のストレージ・デバイスに、ダウンロードすることができる。ネットワークは、銅の送信ケーブル、光学送信ファイバ、無線送信、ルータ、ファイヤウォール、スイッチ、ゲートウェイ・コンピュータまたはエッジ・サーバあるいはその組合せを備えることができる。それぞれのコンピューティング／処理デバイスのネットワーク・アダプタ・カードまたはネットワーク・インターフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、個別のコンピューティング／処理デバイス内のコンピュータ可読記憶媒体に記憶するためにコンピュータ可読プログラム命令を転送する。
【００９８】
本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、あるいはＳＭＡＬＬＴＡＬＫ（Ｒ）、Ｃ＋＋などのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語などの従来的な手続き型プログラミング言語もしくは類似するプログラミング言語、を含む１つまたは複数のプログラミング言語のあらゆる組合せで記述された、ソース・コードまたはオブジェクト・コードのいずれかであってもよい。コンピュータ可読プログラム命令は、すべてユーザのコンピュータ上で、一部はユーザのコンピュータ上でスタンドアロンのソフトウェア・パッケージとして、一部はユーザのコンピュータ上および一部はリモート・コンピュータ上で、またはすべてリモート・コンピュータ上もしくはサーバ上で、実行することができる。後者のシナリオにおいて、遠隔のコンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）もしくはワイド・エリア・ネットワーク（ＷＡＮ）を含むあらゆるタイプのネットワークを介してユーザのコンピュータに接続することができ、または接続は外部のコンピュータ（例えば、インターネット・サービス・プロバイダを使用するインターネットを介して）に対してなされてもよい。一部の実施形態において、例えば、プログラマブル論理回路、フィールドプログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル論理アレイ（ＰＬＡ）を含む電子回路は、本発明の態様を実施するために、コンピュータ可読プログラム命令の状態情報を利用することによって、コンピュータ可読プログラム命令を実行して電子回路を個別化することができる。
【００９９】
本発明の態様は本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照しながら本明細書において説明される。フローチャート図またはブロック図あるいはその両方のそれぞれのブロック、およびフローチャート図またはブロック図あるいはその両方におけるブロックの組合せは、コンピュータ可読プログラム命令によって実装され得ることが理解されよう。
【０１００】
これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサを介して実行する命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／作用を実装する手段を作成すべく、汎用コンピュータ、特殊目的コンピュータ、または他のプログラマブル・データ処理装置のプロセッサに提供されて機械を作るものであってよい。これらのコンピュータ可読プログラム命令はまた、命令を記憶して有するコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／作用の態様を実装するための命令を含む製造物品を備えるべく、コンピュータ、プログラマブル・データ処理装置、または他のデバイスあるいはその組合せに特定のやり方で機能するように指示することができるコンピュータ可読記憶媒体に記憶されてもよい。
【０１０１】
コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラマブル装置、または他のデバイスで実行する命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／作用を実装するべく、コンピュータ実装処理を作るために、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイス上にロードされ、コンピュータ、他のプログラマブル装置、または他のデバイス上で一連の動作可能なステップを実施させるものであってもよい。
【０１０２】
図面中のフローチャートおよびブロック図は、本発明の様々な実施形態にしたがって、システム、方法、およびコンピュータ・プログラム製品の可能な実装形態の、アーキテクチャ、機能性、および動作を図示している。この点において、フローチャートまたはブロック図のそれぞれのブロックは、指定される論理機能を実装するための１つまたは複数の実行可能な命令を含む、命令のモジュール、セグメント、または部分を表現することができる。一部の代替的な実装形態において、ブロックにおいて示した機能は図面で示した順とは異なって生じてもよい。例えば、連続して示される２つのブロックは、実際には実質的に同時に実行されてもよく、またはブロックは関与する機能性によっては、時に逆の順で実行されてもよい。ブロック図またはフローチャート図あるいはその両方のそれぞれのブロック、およびブロック図またはフローチャート図あるいはその両方のブロックの組合せは、指定される機能もしくは動作を実施する、または特殊目的ハードウェアおよびコンピュータ命令の組合せを実行する、特殊目的ハードウェア・ベースのシステムによって実装され得ることにも留意されたい。
【０１０３】
本明細書において、本発明の「一実施形態」または「ある実施形態」ならびに他のその変形への参照は、その実施形態に関連して説明される特定の特徴、構造、特性などが本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、言い回し「一実施形態では」または「ある実施形態では」の出現、ならびに本明細書を通じて様々な箇所に出現するあらゆる他の変形は、必ずしもすべてが同一の実施形態を参照していない。
【０１０４】
以下の「／」、「または〜あるいはその両方」、および「のうちの少なくとも１つ」のいずれの使用も、例えば、「Ａ／Ｂ」、「ＡまたはＢあるいはその両方」、および「ＡおよびＢのうちの少なくとも１つ」の事例では、第１に列挙される選択肢（Ａ）のみの選択、または第２に列挙される選択肢（Ｂ）のみの選択、または両方の選択肢（ＡおよびＢ）の選択を包含するよう意図されることを諒解されたい。さらなる例として、「Ａ、Ｂ、またはＣ、あるいはその組合せ」および「Ａ、Ｂ、およびＣのうちの少なくとも１つ」の事例では、そのような言い回しは、第１に列挙される選択肢（Ａ）のみの選択、または第２に列挙される選択肢（Ｂ）のみの選択、または第３に列挙される選択肢（Ｃ）のみの選択、または第１および第２に列挙される選択肢（ＡおよびＢ）のみの選択、または第１および第３に列挙される選択肢（ＡおよびＣ）のみの選択、または第２および第３に列挙される選択肢（ＢおよびＣ）のみの選択、または３つすべての選択肢（ＡおよびＢおよびＣ）の選択を包含するよう意図されている。当技術分野および関連分野の当業者には容易に明らかであるように、これは列挙される項目の数だけ拡張され得る。
【０１０５】
システムおよび方法の好ましい実施形態（例示的であることを意図されており、限定的ではない）を説明したが、上述の教示に照らして当業者により修正形態および変形形態を作成することができることに留意されたい。したがって、添付の特許請求の範囲によって概説される通りの本発明の範囲内で開示された特定の実施形態に変更がなされる場合があることを理解されたい。詳細および特許法により要求される特殊性と共に本発明の態様をこのように説明したが、特許状によって保護される特許請求され所望されることを、添付の特許請求の範囲において説明する。
【図１】
2022502745.tif 000003
【図２】
2022502745.tif 000004
【図３】
2022502745.tif 000005
【図４】
2022502745.tif 000006
【図５】
2022502745.tif 000007
【図６】
2022502745.tif 000008
【図７】
2022502745.tif 000009
【図８】
2022502745.tif 000010
【図９】
2022502745.tif 000011
【図１０】
2022502745.tif 000012
【図１１】
2022502745.tif 000013
【図１２】
2022502745.tif 000014
【図１３】
2022502745.tif 000015
【図１４】
2022502745.tif 000016
【図１５】
2022502745.tif 000017
【図１６】
2022502745.tif 000018
【図１７】
2022502745.tif 000019
【図１８】
2022502745.tif 000020
【図１９】
2022502745.tif 000021
【図２０】
2022502745.tif 000022
【図２１】
2022502745.tif 000023
【図２２】
2022502745.tif 000024
【図２３】
2022502745.tif 000025
【図２４】
2022502745.tif 000026
【図２５】
2022502745.tif 000027
【図２６】
2022502745.tif 000028
【図２７】
2022502745.tif 000029
【図２８】
2022502745.tif 000030
【図２９】
2022502745.tif 000031
【図３０】
2022502745.tif 000032
【図３１】
2022502745.tif 000033
【図３２】
2022502745.tif 000034
【図３３】
2022502745.tif 000035
【図３４】
2022502745.tif 000036
【図３５】
2022502745.tif 000037
【図３６】
2022502745.tif 000038
【図３７】
2022502745.tif 000039
【図３８】
2022502745.tif 000040
【図３９】
2022502745.tif 000041
【図４０】
2022502745.tif 000042
【図４１】
2022502745.tif 000043
【図４２】
2022502745.tif 000044
【国際調査報告】
2022502745.tif 000045
2022502745.tif 000046