【事件の表示】
　特願２０１５−５５１４１２「フィルタ装置」拒絶査定不服審判事件〔平成２７年　６月１１日国際公開、ＷＯ２０１５／０８３４１５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、２０１４年（平成２６年）９月１７日（優先権主張　平成２５年１２月３日）を国際出願日とする出願であって、平成２９年７月３日付けで拒絶理由が通知され、同年９月５日に意見書が提出されるとともに手続補正（補正の対象は明細書のみ）がされたが、平成３０年３月６日付けで拒絶査定がされ、これに対し、同年６月１日に拒絶査定不服審判が請求されたものである。
第２　本願発明
　本願の請求項１及び２に係る発明（以下、「本願発明１」及び「本願発明２」という。）は、それぞれ本願出願時の特許請求の範囲の請求項１及び２に記載された以下のとおりのものである。
「【請求項１】
  入力端子と、
  出力端子と、
  前記入力端子と前記出力端子との間に接続された複数段のラダー型回路とを備え、
  比帯域幅が４．３％以上であり、
  前記複数段のラダー型回路の各段のラダー型回路が、第１の端部と、第２の端部と、前記第１の端部と前記第２の端部とを結ぶ直列腕に設けられた直列腕共振子と、前記直列腕とグラウンド電位とを結ぶ並列腕に設けられた並列腕共振子と、前記第１の端部とグラウンド電位との間に接続されている第１のインダクタと、前記第２の端部とグラウンド電位との間に接続されている第２のインダクタとを有する、フィルタ装置。」
「【請求項２】
  前記複数段のラダー型回路の内、隣り合う前記ラダー型回路において、一方の前記ラダー型回路の前記第２のインダクタと、他方の前記ラダー型回路の前記第１のインダクタとが１つの共通インダクタに共通化されている、請求項１に記載のフィルタ装置。」
第３　原査定の拒絶の理由
　原査定の拒絶の理由は、この出願の請求項１、２に係る発明は、本願の優先権主張の日（以下「優先日」という。）前に日本国内又は外国において、頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用文献１及び引用文献２に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない、というものである。
引用文献１：特開２００７−２０２１３６号公報
引用文献２：特開平１０−１３１８７号公報
　ここで、拒絶査定において、請求項１及び２についての拒絶理由の備考欄には、以下の記載がある。
「引用文献１の段落［００２７］，［００３２］を参酌すれば、引用文献２（特に、段落［００１５］−［００２０］，［図１］，［図１３］参照）に記載された不整合損失抑制素子６１，６２，６３に代えて、引用文献２に記載されたはしご型回路５１，５２，５３，５４のそれぞれの両端部に並列にインダクタを設けることに格別な困難性はない。
　そして、はしご型回路５１，５２，５３，５４を備えた共振器型ＳＡＷフィルタが帯域通過型フィルタであることは、図１３を参酌すれば明らかであり、帯域通過型フィルタにおいて広帯域化を図ることは自明な課題である。そして広帯域化を図るにあたって、比帯域幅をどのように設定するかは当業者が必要に応じて適宜設定することである。
　してみれば、本願発明は、引用文献１及び２に記載された発明に基づいて当業者が容易に想到し得るものである。」
　この記載からみて、原査定は引用文献２に記載された発明を主たる引用発明として進歩性の判断をしたものといえる。
第４　引用文献の記載及び引用発明
１　引用文献２の記載及び引用発明
　原査定の拒絶理由で引用された特開平１０−１３１８７号公報（引用文献２）には、以下の事項が記載されている。 
（１）「【００１５】
【発明の実施の形態】
第１の実施形態
図１は、本発明の第１の実施形態を示す共振器型ＳＡＷフィルタの回路図である。この共振器型ＳＡＷフィルタは、π型のはしご型フィルタであり、４個の１段はしご型回路５１，５２，５３，５４を備えている。各１段はしご型回路５１〜５４は、それぞれＳＡＷ共振子で構成されたフィルタ回路である。４個の１段はしご型回路５１，５２，５３，５４が縦続接続され、共振器型ＳＡＷフィルタが構成されている。なお、ここでは、１段はしご型回路の数を４個にした４段はしご型回路を説明するが、偶数であればよく、２段、６段あるいは８段の構成でもよい。各１段はしご型回路５１，５２，５３，５４の段間には、これらの挿入損失を抑制するために、インピーダンスが純リアクタンス成分のみを持つ誘導性素子あるいは容量性素子である不整合損失抑制素子６１，６２，６３が、それぞれ並列に接続されている。不整合損失抑制素子６１，６２，６３としては、外付けのチップコンデンサ、外付けのミアンダ型インダクタ、各ＳＡＷ共振子と同一基板に形成されたＩＤＴ形状のキャパシタ、各ＳＡＷ共振子と同一基板に形成されたスパイラル型インダクタ及びミアンダ型インダクタ等が考えられる。
【００１６】１段はしご型回路５１は、端子対Ｔ５１ａ ，Ｔ５１ｂ 及び端子対Ｔ５１ｃ ，Ｔ５１ｄ 間に接続された並列アームＳＡＷ共振子５１ｐと直列アーム共振子５１ｓとで構成されている。１段はしご型回路５２は、端子対Ｔ５２ｃ ，Ｔ５２ｄ 及び端子対Ｔ５２ａ，Ｔ５２ｂ 間に接続された並列アームＳＡＷ共振子５２ｐと直列アーム共振子５２ｓとで構成されている。１段はしご型回路５３は、端子対Ｔ５３ａ ，Ｔ５３ｂ 及び端子対Ｔ５３ｃ ，Ｔ５３ｄ 間に接続された並列アームＳＡＷ共振子５３ｐと直列アーム共振子５３ｓとで構成されている。１段はしご型回路５４は、端子対Ｔ５４ｃ ，Ｔ５４ｄ 及び端子対Ｔ５４ａ ，Ｔ５４ｂ 間に接続された並列アームＳＡＷ共振子５４ｐと直列アーム共振子５４ｓとで構成されいる。各並列アーム共振子５１ｐ〜５４ｐは、まったく同じ素子であり、それらのインピーダンスも等しい。各直列アーム共振子５１ｓ〜５４ｓも、まったく同じ素子であり、それらのインピーダンスは等しい。従って、１段目の１段はしご型回路５１と２段目の１段はしご型回路５２の間に並列に接続された素子６１と、３段目の１段はしご型回路５３と４段目の１段はしご型回路５４の間に並列に接続された素子６３とは、まったく同じ整合用純リアクタンス成分を持つように設定されている。
【００１７】例えば、１段目の１段はしご型回路５１において、端子対Ｔ５１ａ ，Ｔ５１ｂ側が特性インピーダンスＺ0 で終端され、該１段はしご型回路５１を端子対Ｔ５１ｃ ，Ｔ５１ｄ 側からみたインピーダンスがＺ３（＝Ｒ３ ＋ｊＸ３ ）とする。段間での不整合損失を除去するためには、両側のインピーダンスが共役関係にあることが必要である。そのため、素子６１のインピーダンスはＺ４ （＝−ｊ（Ｒ３２ ＋Ｘ３２ ）／２Ｘ３ ）に設定されている。素子６３のインピーダンスも同様であり、Ｚ４ （＝−ｊ（Ｒ３２ ＋Ｘ３２ ）／２Ｘ３ ）に設定されている。各素子６１，６３のインピーダンスをＺ４ に設定すると、１段はしご型回路５１、素子６１及び１段はしご型回路５２で構成される回路６５と、１段はしご型回路５３、素子６３及び１段はしご型回路５４で構成される回路６６とは、まったく同じ回路になる。そこで、例えばｌ段目の１段はしご型回路５１において、端子対Ｔ５１ａ ，Ｔ５１ｂ 側が特性インピーダンスＺ０ で終端され、２段目の１段はしご型回路の端子対Ｔ５２ａ ，Ｔ５２ｂ からみたインピーダンスがＺ５ （＝Ｒ５ ＋ｊＸ５ ）とすると、回路６５，６６での不整合損失を除去するためには、素子６２のインピーダンスはＺ５ （＝−ｊ（Ｒ５２ ＋Ｘ５２ ）／２Ｘ５ ）にする必要があり、この値に設定されている。
【００１８】次に、図１の共振器型ＳＡＷフィルタの動作を説明する。共振器型ＳＡＷフィルタの入力端子対Ｔ５１ａ ，Ｔ５１ｂ を介して高周波信号が入力されると、フィルタを構成するすべてのＳＡＷ共振子５１ｐ〜５４ｐ，５１ｓ〜５４ｓにおけるＩＤＴの電極指間に電圧差が生じ、弾性表面波が励振される。弾性表面波が励振することによって、これらＳＡＷ共振子が水晶共振子または従来のＬＣ共振子と同等なインピーダンス特性を表し、ＳＡＷ共振子系全体が帯域フィルタの特性を表すことになる。各１段はしご型回路５１〜５４の段間に挿入接続された不整合損失抑制素子６１〜６３は、各段間での反射を抑制し、通過帯域の特性のバランスを整え、リップル（最大値と最小値の差）の小さい特性にする。結果的に、この共振器型フィルタの出力端子対、つまり、１段はしご型回路５４における端子対Ｔ５４ａ ，Ｔ５４ｂ から、通過帯域に周波数の合う信号だけが安定な強度で出力される。次に、段間の接続を改善した第１の実施形態の共振器型ＳＡＷフィルタの効果を説明する。
【００１９】図１３は、図１の挿入損失特性を示す図である。図１の共振器型ＳＡＷフィルタには、段間に不整合損失抑制素子６１〜６３が設けられているので、段間の両側のリアクタンス分が消去されて通過帯域における反射が改善される。そのため、図１３に示したＡ２の部分のように、共振器型ＳＡＷフィルタの挿入損失特性のうちの通過帯域低域側での勾配が、従来に比べて緩やかになり、結果的にフィルタの低損失化を実現できる。即ち、挿入損失特性の他の部分が変わらずに、以前大きかった通過帯域の低域側挿入損失が大きく改善され、フィルタ全体の特性改善になる。また、信号処理の側面からみれば、一般的にフィルタの通過帯域におけるリップルは小さい方が望ましいので、この第１の実施形態の共振器型ＳＡＷフィルタは、通過帯域のリップルの抑制にも貢献する。さらに、図ｌからわかるように、直列アームのＳＡＷ共振子が合成されずに、素子６１〜６３のような純リアクタンス素子が追加されるため、それらの値次第では、フィルタの挿入損失特性のうち、通過帯域外の低域における減衰量が通過帯域に比べてかなり増加するという効果もある（図１３中のＡ３の部分）。
【００２０】このように挿入損失特性が改善された共振器型ＳＡＷフィルタは、従来のものと比べて利用しやすく、応用範囲が広くなるはずである。一般的に、共振器型ＳＡＷフィルタは、例えば自動車・携帯電話等の段間フィルタとして使われるが、従来では共用器用フィルタとしてはまだ利用されていない。しかし、図１の共振器型ＳＡＷフィルタ及びその段数を増した共振器型ＳＡＷフィルタは、低損失なだけでなく低リップルなので、共用器用フィルタとしても十分利用できる。現在の自動車・携帯電話等の共用器用フィルタを構成するセラミックフィルタを、この第１の実施形態の共振器型ＳＡＷフィルタに置き換えると、自動車・携帯電話等に使われるフィルタはすべてＳＡＷフィルタでできる。自動車・携帯電話等に使われるフィルタをすべてＳＡＷフィルタにすると、これら自動車・携帯電話の小型化、高性能化および低価格化を飛躍的に推進できる。特に、上述のように、場合によってはフィルタの通過帯域外の低域側の減衰量がかなり増加することがあるので、現在の一般的な自動車・携帯電話の周波数帯域からみれば、この第１の実施形態のフィルタを受信フィルタとして利用すると一層性能を発揮できる。即ち、受信フィルタの低域側に送信フィルタの通過帯域があるため、低域側の減衰量が増加するということは送信回路系とのアイソレーションがよくなるということであり、回路設計がしやすくなる。」
（２）図１は以下のとおり。
（３）図１３は以下のとおり。
　上記（１）ないし（３）より、引用文献２には、図１に記載された共振器型ＳＡＷフィルタについて、以下の事項が記載されている。
　共振器型ＳＡＷフィルタは、段落［００１８］より、高周波信号が入力される入力端子対Ｔ５１ａ及びＴ５１ｂと、通過帯域に周波数の合う信号だけが安定な強度で出力される出力端子対Ｔ５４ａ及びＴ５４ｂとを備え、段落［００１９］及び図１３の記載も合わせて、帯域通過型のフィルタであるといえる。
　そして、前記共振器型ＳＡＷは、段落［００１５］、図１より、４個（４段）の１段はしご型回路５１、５２、５３及び５４を備え、これらが入力側から順に１段目〜４段目となるように縦続接続されたものである。そして、前記各１段はしご型回路５１、５２、５３及び５４は、段落［００１６］、図１より、それぞれ入力側の端子対（Ｔ５１ａ、Ｔ５１ｂ；Ｔ５２ｃ、Ｔ５２ｄ；Ｔ５３ａ、Ｔ５３ｂ；Ｔ５４ｃ、Ｔ５４ｄ）と出力側の端子対（Ｔ５１ｃ、Ｔ５１ｄ；Ｔ５２ａ、Ｔ５２ｂ；Ｔ５３ｃ、Ｔ５３ｄ；Ｔ５４ａ、Ｔ５４ｂ）を備えるとともに、前記入力端子対のうちの入力端子Ｔ５１ａと前記出力端子対のうちの出力端子Ｔ５４ａとの間の直列アームに配置された直列アーム共振子５１ｓ、５２ｓ、５３ｓ及び５４ｓと、前記直列アームと前記入力端子対のうちの入力端子Ｔ５１ｂと前記出力端子対のうちの出力端子Ｔ５４ｂとの間の信号線との間を接続する並列アームに配置された並列アーム共振子５１ｐ、５２ｐ、５３ｐ及び５４ｐとを備えている。
　さらに、段落［００１５］より、前記共振器型ＳＡＷフィルタの各１段はしご型回路５１、５２、５３及び５４の段間には、これらの挿入損失を抑制するためにインピーダンスが純リアクタンス成分のみを持つ誘導性素子である不整合損失抑制素子６１、６２及び６３が並列に接続されており、前記不整合損失抑制素子６１、６２及び６３は、インダクタとし得るものである。そして、段落［００１９］、図１３より、前記共振型ＳＡＷフィルタは、段間に不整合損失抑制素子６１、６２及び６３が向けられているので、段間の両側のリアクタンス成分が消去されて通過帯域における反射が改善され、前記共振型ＳＡＷフィルタの挿入損失特性のうちの通過帯域低域側での勾配が緩やかになり、フィルタの低損失化を実現できるとともに通過帯域のリップルを抑制することができるものである。
　以上の事項を総合すると、引用文献２には、次の発明（以下、「引用発明１」という。）が記載されていると認める。
（引用発明１）
「入力端子対（Ｔ５１ａ、Ｔ５１ｂ）と、
　出力端子対（Ｔ５４ａ、Ｔ５４ｂ）と、
　前記入力端子対と前記出力端子対との間に縦続接続された４段の１段はしご型回路５１、５２、５３及び５４とを備え、
　前記４段の１段はしご型回路５１、５２、５３及び５４の各１段はしご型回路５１、５２、５３及び５４は、入力側の端子対（Ｔ５１ａ、Ｔ５１ｂ；Ｔ５２ｃ、Ｔ５２ｄ；Ｔ５３ａ、Ｔ５３ｂ；Ｔ５４ｃ、Ｔ５４ｄ）と、出力側の端子対（Ｔ５１ｃ、Ｔ５１ｄ；Ｔ５２ａ、Ｔ５２ｂ；Ｔ５３ｃ、Ｔ５３ｄ；Ｔ５４ａ、Ｔ５４ｂ）と、前記入力側の端子対の一方の端子（Ｔ５１ａ；Ｔ５２ｃ；Ｔ５３ａ；Ｔ５４ｃ）と前記出力側の端子対の一方の端子（Ｔ５１ｃ；Ｔ５２ａ；Ｔ５３ｃ；Ｔ５４ａ）とを結ぶ直列アームに配置された直列アーム共振子（５１ｓ；５２ｓ；５３ｓ；５４ｓ）と、前記入力側の端子対の他方の端子（Ｔ５１ｂ；Ｔ５２ｄ；Ｔ５３ｂ；Ｔ５４ｄ）と前記出力側の端子の他方の端子（Ｔ５１ｄ；Ｔ５２ｂ；Ｔ５３ｄ；Ｔ５４ｂ）とを結ぶ信号線と前記直列アームとを結ぶ並列アームに配置された並列アーム共振子（５１ｐ；５２ｐ；５３ｐ；５４ｐ）とを有し、
　隣接する２つの１段はしご型回路の一方の出力側の端子対と他方の入力側の端子対の間に、不整合損失抑制素子６１、６２及び６３を備え、該不整合損失抑制素子６１、６２及び６３はインダクタとすることができ、
　前記不整合損失抑制素子６１、６２及び６３が設けられることで、段間の両側のリアクタンス分が消去されて通過帯域における反射が改善され、共振型ＳＡＷフィルタの挿入損失特性のうちの通過帯域低域側で勾配が緩やかになり、かつ、通過帯域のリップルが抑制される、
　帯域通過型の共振型ＳＡＷフィルタ。」
　一方で不整合損失抑制素子６１は、１段目の１段はしご型回路５１と２段目の１段はしご型回路５２の段間の両側のリアクタンス成分を消去するためのものであり、不整合損失抑制素子６２は、２段目の１段はしご型回路５２と３段目の１段はしご型回路５３の段間の両側のリアクタンス成分を消去するためのものであり、不整合損失抑制素子６３は、３段目の１段はしご型回路５３と４段目の１段はしご型回路５４の段間の両側のリアクタンス成分を消去するためのものであるから、１段目の１段はしご型回路５１と、該１段はしご型回路５１のリアクタンス成分を消去する作用を含む不整合損失抑制素子６１とを合わせて「１段目のはしご型回路」と称することは任意である。さらに、２段目の１段はしご型回路５２と、該２段目の１段はしご型回路５２の入力側のリアクタンス成分を消去する作用を含む不整合損失抑制素子６１と、出力側のリアクタンス成分を消去する作用を含む不整合損失抑制素子６２とを合わせて「２段目のはしご型回路」と称し、同様に３段目の１段はしご型回路５３と不整合損失抑制素子６２及び６３とを合わせて「３段目のはしご型回路」と称し、４段目の１段はしご型回路５４と不整合損失抑制素子６３とを合わせて「４段目のはしご型回路」と称することは任意であり、この場合、前記共振器型ＳＡＷフィルタは、４段のはしご型回路を備え、各不整合損失抑制素子６１、６２及び６３は、隣接する２つのはしご型回路で共用するものといえる。
　以上を総合すると、引用文献２には、次の発明（以下、「引用発明２」という。）が記載されていると認める。
（引用発明２）
「入力端子対Ｔ５１ａ、Ｔ５１ｂと、
　出力端子対Ｔ５４ａ、Ｔ５４ｂと、
　前記入力端子対と前記出力端子対との間に接続された４段のはしご型回路とを備え、
　１段目のはしご型回路は、入力側の端子対Ｔ５１ａ、Ｔ５１ｂと、出力側の端子対Ｔ５１ｃ、Ｔ５１ｄと、前記入力側の端子対の一方の端子Ｔ５１ａと前記出力側の端子対の一方の端子Ｔ５１ｃとを結ぶ直列アームに配置された直列アーム共振子５１ｓと、前記入力側の端子対の他方の端子Ｔ５１ｂと前記出力側の他方の端子Ｔ５１ｄとを結ぶ信号線と前記直列アームとを結ぶ並列アームに配置された並列アーム共振子５１ｐと、前記出力側の端子対の一方の端子Ｔ５１ｃと他方の端子Ｔ５１ｄとの間に接続された不整合損失抑制素子６１を有し、
　２段目のはしご型回路は、入力側の端子対Ｔ５２ｃ、Ｔ５２ｄと、出力側の端子対Ｔ５２ａ、Ｔ５２ｂと、前記入力側の端子対の一方の端子Ｔ５２ｃと前記出力側の端子対の一方の端子Ｔ５２ａとを結ぶ直列アームに配置された直列アーム共振子５２ｓと、前記入力側の端子対の他方の端子Ｔ５２ｄと前記出力側の他方の端子Ｔ５２ｂとを結ぶ信号線と前記直列アームとを結ぶ並列アームに配置された並列アーム共振子５２ｐと、前記入力側の端子対の一方の端子Ｔ５２ｃと他方の端子Ｔ５２ｄとの間に接続された不整合損失抑制素子６１と、前記出力側の端子対の一方の端子Ｔ５２ａと他方の端子Ｔ５２ｂとの間に接続された不整合損失抑制素子６２を有し、
　３段目のはしご型回路は、入力側の端子対Ｔ５３ａ、Ｔ５２ｂと、出力側の端子対Ｔ５２ｃ、Ｔ５２ｄと、前記入力側の端子対の一方の端子Ｔ５２ａと前記出力側の端子対の一方の端子Ｔ５２ｃとを結ぶ直列アームに配置された直列アーム共振子５３ｓと、前記入力側の端子対の他方の端子Ｔ５２ｂと前記出力側の他方の端子Ｔ５２ｄとを結ぶ信号線と前記直列アームとを結ぶ並列アームに配置された並列アーム共振子５３ｐと、前記入力側の端子対の一方の端子Ｔ５２ａと他方の端子Ｔ５２ｂとの間に接続された不整合損失抑制素子６２と、前記出力側の端子対の一方の端子Ｔ５２ｃと他方の端子Ｔ５２ｄとの間に接続された不整合損失抑制素子６３を有し、
　４段目のはしご型回路は、入力側の端子対Ｔ５４ｃ、Ｔ５４ｄと、出力側の端子対Ｔ５４ａ、Ｔ５４ｂと、前記入力側の端子対の一方の端子Ｔ５４ｃと前記出力側の端子対の一方の端子Ｔ５４ａとを結ぶ直列アームに配置された直列アーム共振子５４ｓと、前記入力側の端子対の他方の端子Ｔ５４ｄと前記出力側の他方の端子Ｔ５４ｂとを結ぶ信号線と前記直列アームとを結ぶ並列アームに配置された並列アーム共振子５４ｐと、前記入力側の端子対の一方の端子Ｔ５４ｃと他方の端子Ｔ５４ｄとの間に接続された不整合損失抑制素子６３とを有し、
　前記不整合損失抑制素子６１、６２及び６３のそれぞれは、隣接する一方のはしご型回路の出力側端子対の一方の端子と他方の端子との間に接続された不整合損失抑制素子と、隣接する他方のはしご型回路の入力側の端子対の一方の端子と他方の端子との間に接続された不整合損失抑制素子とが共用されており、かつ、インダクタであり、
　前記不整合損失抑制素子が設けられることで、段間の両側のリアクタンス分が消去されて通過帯域における反射が改善され、共振型ＳＡＷフィルタの挿入損失特性のうちの通過帯域低域側で勾配が緩やかになり、かつ、通過帯域のリップルが抑制される、
　帯域通過型の共振型ＳＡＷフィルタ。」
２　引用文献１の記載事項
　原査定の拒絶理由で引用された特開２００７−２０２１３６号公報（引用文献１）の段落［００２７］、［００３２］には、それぞれ以下の事項が記載されている。（下線は当審で付与した。）
「【００２７】
  この例では、ＳＡＷ共振子１１、１２、インダクタ１３及び１４により一方の回路要素が構成され、またＳＡＷ共振子１５、１６、インダクタ１７及び１８により他方の回路要素が構成される。なお各図において、点線で囲んである部分は回路要素に相当する。そしてこれら回路要素同士を互いに縦続接続すると
、インダクタ１３とインダクタ１７は直列接続になるため、
これらを合わせたインダクタンス値をもつ１つのインダクタ１９とした回路構成と等価になる
「【００３２】
  図１７は、本発明の他の実施形態を示す。同図が図１２と異なる部分は、ＳＡＷ共振子１１とＳＡＷ共振子１５の間に直列に介挿したインダクタ１９を省き、この部分に並列にインダクタ２０を設けた点にある。すなわち、直
列腕ＳＡＷ共振子１１における並列腕ＳＡＷ共振子１２との接続点とは反対側に入力ポート６１に対して並列にインダクタを設けると共に直列腕ＳＡＷ共振子１５における並列腕ＳＡＷ共振子１６との接続点とは反対側に出力ポート６２に対して並列にインダクタを設ける回路要素とし、両インダクタの並列インダクタンス値を１つのインダクタ２０が有する構成としている
　引用文献１に上記されるように、「直列ないし並列に接続される２つのインダクタを備える回路構成と合成したインダクタンス値を持つ１つのインダクタを備える回路構成は置換可能であること。」は、周知である。
第５　本願発明１と引用発明２との対比・判断
１　対比
　本願発明１と引用発明２とを対比すると、以下のとおりとなる。
　引用発明２の「入力端子対Ｔ５１ａ、Ｔ５１ｂ」及び「出力端子対Ｔ５４ａ、Ｔ５４ｂ」は、本願発明１の「入力端子」及び「出力端子」に相当する。
　引用発明２の「はしご型回路」は、下記相違点２ないし４を除き本願発明１の「ラダー型回路」に相当し、両者は「前記入力端子と前記出力端子との間に接続された」点で共通する。また、引用発明２の「４段」は、本願発明１の「複数段」に含まれる。
　本願発明１の「比帯域幅が４．３％以上であ」る点は、引用発明２に特定されていない（相違点１）。
　次に、各段のラダー型回路が有する構成について検討する。
　引用発明２の１段目ないし４段目のはしご型回路が備える「入力側の端子対」及び「出力側の端子対」は、それぞれ本願発明１の「第１の端部」及び「第２の端部」に相当する。
　引用発明２の１段目ないし４段目のはしご型回路が備える「前記入力側の端子対の一方の端子と前記出力側の端子対の一方の端子とを結ぶ直列アーム」は、本願発明１の「前記第１の端部と前記第２の端部とを結ぶ直列腕」に相当し、引用発明２の前記直列アームに配置された「直列アーム共振子」は、本願発明１の前記直列腕に設けられた「直列腕共振子」に相当する。
　引用発明２の１段目ないし４段目のはしご型回路が備える「前記直列アームと、前記入力側の端子対の他方の端子と前記出力側の他方の端子とを接続する信号線とを結ぶ並列アーム」と本願発明１の「前記直列腕とグラウンド電位とを結ぶ並列腕」とは、引用発明２の「前記入力側の端子対の他方の端子と前記出力側の他方の端子とを接続する信号線」は所定の電位であるといえるから、両者は「前記直列腕と所定の電位とを結ぶ並列腕」といえる点で共通し、引用発明２の「並列アーム共振子」と本願発明１の「並列腕共振子」とは「並列腕に設けられた並列腕共振子」である点で共通する。
　引用発明２の１段目のはしご型回路には、本願発明１の各段のラダー型回路が備える「前記第１の端部とグラウンド電位（所定の電位）との間に接続されている第１のインダクタ」がなく、同４段目、すなわち最終段のはしご型回路には、本願発明１の各段のラダー型回路が備える「前記第２の端部とグラウンド電位（所定の電位）との間に接続されている第２のインダクタ」がない（相違点３）。
　引用発明２の「不整合損失抑制素子６１、６２及び６３」は、いずれも「インダクタ」であるから、引用発明２の１段目を除くはしご型回路の「前記入力側の端子対の一方の端子と他方の端子との間に接続された不整合損失抑制素子」と本願発明１の「前記第１の端部とグラウンド電位との間に接続されている第１のインダクタ」とは、「前記第１の端部と所定の電位との間に接続されている第１のインダクタ」である点で共通する。また、引用発明２の４段目すなわち最終段を除くはしご型回路の「前記出力側の端子対の一方の端子と他方の端子との間に接続された不整合損失抑制素子」と本願発明１の「前記第２の端部とグラウンド電位との間に接続されている第２のインダクタ」とは、「前記第２の端部と所定の電位との間に接続されている第２のインダクタ」である点で共通する。
　引用発明２の「帯域通過型の共振型ＳＡＷフィルタ」は、本願発明１の「フィルタ装置」に含まれる。
　以上より、本願発明１と引用発明２とは、以下の点で一致し、また相違する。
（一致点）
「入力端子と、
  出力端子と、
  前記入力端子と前記出力端子との間に接続された複数段のラダー型回路とを備え、
  前記複数段のラダー型回路の各段のラダー型回路が、第１の端部と、第２の端部と、前記第１の端部と前記第２の端部とを結ぶ直列腕に設けられた直列腕共振子と、前記直列腕と所定の電位とを結ぶ並列腕に設けられた並列腕共振子と、第１段を除き前記第１の端部と所定の電位との間に接続されている第１のインダクタと、最終段を除き前記第２の端部と所定の電位との間に接続されている第２のインダクタとを有する、フィルタ装置。」
（相違点１）
　本願発明１では「比帯域幅が４．３％以上」であるのに対し、引用発明２ではこの点が特定されていない点。
（相違点２）
　一致点である「所定の電位」について、本願発明１では「グラウンド電位」であるのに対し、引用発明２では「接続線」の電位が「グラウンド電位」と特定されていない点。
（相違点３）
　本願発明１では、複数段のラダー型回路のうち、１段目のラダー型回路は「第１のインダクタ」を有し、最終段のラダー型回路は「第２のインダクタ」を有するのに対し、引用発明２では、これらのインダクタを有しない点。
（相違点４）
　本願発明１では、複数段のラダー型回路のうち、相違点３に係る１段目のラダー型回路の第１のインダクタ及び最終段のラダー型回路の第２のインダクタを除く、第１のインダクタ及び第２のインダクタが、個別に設けられているのに対し、引用発明２では、隣接する一方のはしご型回路の出力側端子対の一方の端子と他方の端子との間に接続された不整合損失抑制素子と、隣接する他方のはしご型回路の入力側の端子対の一方の端子と他方の端子との間に接続された不整合損失抑制素子とが共用されている点。
２　判断
　相違点１について検討する。
　本願明細書を参照すると、「比帯域幅とは、フィルタ装置１における通過帯域の周波数範囲を中心周波数で除算して得られた割合」（段落［００２５］）であり、「通過帯域は挿入損失が０ｄＢから３．０ｄＢまでの範囲」（同段落）のことといえる。
　この定義に従うと、引用発明２は、不整合損失抑制素子であるインダクタが設けられることで、段間の両側のリアクタンス分が消去されて通過帯域における反射が改善され、共振型ＳＡＷフィルタの挿入損失特性のうちの通過帯域低域側で勾配が緩やかになり、かつ、通過帯域のリップルが抑制されるものであるから、挿入損失が３．０ｄＢより小さい範囲、すなわち通過帯域が広がることで、不整合損失抑制素子が設けられていない従来のフィルタよりも比帯域幅は大きくなるといえる。
　一方、本願明細書を参照しても、比帯域幅を４．３％以上とすることの臨界的な技術的意味については記載がなく、引用発明２において、比帯域幅をどの程度に設定するかは中心周波数の数値にも応じて当業者が適宜になし得るものである。
　次に、相違点２について検討する。
　引用発明２の帯域通過型の共振型ＳＡＷフィルタは、入力端子対の一方の入力端子Ｔ５１ａから出力端子対の一方の出力端子Ｔ５４ａに連なる直列アームに入力信号が伝送されるものであるから、入力端子対の他方の入力端子Ｔ５１ｂから出力端子対の他方の出力端子Ｔ５４ｂに連なる接続線の電位をグラウンド電位とすることは、当業者が適宜になし得たことである。
　次に、相違点３について検討する。
　本願発明１の相違点３に係る「第１のインダクタ」及び「第２のインダクタ」は、本願明細書（段落［０００５］）に記載された従来技術も備えている「整合インダクタ」に対応するものであり、このように、入力側及び出力側に結合する他の回路とのインピーダンス整合のための素子を入力端子及び出力端子に設けることは、例示するまでもなく周知の事項であるから、引用発明２において、１段目のはしご型回路の入力側の端子対の一方の端子Ｔ５１ａと他方の端子Ｔ５１ｂとの間にインピーダンス整合用のインダクタンスを接続し、４段目のはしご型回路の出力側の端子対の一方の端子Ｔ５４ａと他方の端子Ｔ５４ｂとの間にインピーダンス整合用のインダクタを接続することは、当業者が適宜になし得たことである。
　最後に、相違点４について検討する。
　上記第４の２の項に記載したとおり、「直列ないし並列に接続される２つのインダクタを備える回路構成と合成したインダクタンス値を持つ１つのインダクタを備える回路構成は置換可能であること。」は、周知であるから、引用発明２において、隣接する２つのはしご型回路で共用されている不整合損失抑制素子６１、６２及び６３であるインダクタを、等価である２つのインダクタで構成し、前記隣接する２つのはしご型回路のそれぞれにインダクタを配置する構成とすることは、当業者が適宜になし得たことである。
　したがって、本願発明１は、引用発明２と引用文献１に記載された周知事項に基づいて、当業者が容易に発明することができたものである。
第６　本願発明２と引用発明１との対比・判断
１　本願発明２について
　本願発明２は、請求項１及び請求項２の記載からみて、請求項２に請求項１に記載の事項を組み入れた、次の発明であると認められる。
「入力端子と、
  出力端子と、
  前記入力端子と前記出力端子との間に接続された複数段のラダー型回路とを備え、
  比帯域幅が４．３％以上であり、
  前記複数段のラダー型回路の各段のラダー型回路が、第１の端部と、第２の端部と、前記第１の端部と前記第２の端部とを結ぶ直列腕に設けられた直列腕共振子と、前記直列腕とグラウンド電位とを結ぶ並列腕に設けられた並列腕共振子と、前記第１の端部とグラウンド電位との間に接続されている第１のインダクタと、前記第２の端部とグラウンド電位との間に接続されている第２のインダクタとを有し、
　さらに、
  前記複数段のラダー型回路の内、隣り合う前記ラダー型回路において、一方の前記ラダー型回路の前記第２のインダクタと、他方の前記ラダー型回路の前記第１のインダクタとが１つの共通インダクタに共通化されている、フィルタ装置。」
　ここで、「１つの共通インダクタ」は、隣り合うラダー型回路のどちらに属するかが不明であるから、明細書（段落［００３４］−［００３６］）及び図５を参照すると、前記「１つの共通インダクタ」は、隣り合うラダー型回路の間に配置されているといえ、本願発明２は、そのように解することができる。
２　対比
　上記１を踏まえて、本願発明２と引用発明１とを対比する。
　引用発明１の「入力端子対Ｔ５１ａ、Ｔ５１ｂ」及び「出力端子対Ｔ５４ａ、Ｔ５４ｂ」は、本願発明２の「入力端子」及び「出力端子」に相当する。
　引用発明１の「１段はしご型回路」は、下記相違点６、７を除き本願発明２の「ラダー型回路」に相当し、両者は「前記入力端子と前記出力端子との間に接続された」点で共通する。また、引用発明１の「４個」は、本願発明２の「複数段」に含まれる。
　本願発明２の「比帯域幅が４．３％以上であ」る点は、引用発明１に特定されていない（相違点５）。
　次に、各段のラダー型回路が有する構成について検討する。
　引用発明１の１段目ないし４段目の１段はしご型回路が備える「入力側の端子対」及び「出力側の端子対」は、それぞれ本願発明２の「第１の端部」及び「第２の端部」に相当する。
　引用発明１の１段目ないし４段目の１段はしご型回路が備える「前記入力側の端子対の一方の端子と前記出力側の端子対の一方の端子とを結ぶ直列アーム」は、本願発明２の「前記第１の端部と前記第２の端部とを結ぶ直列腕」に相当し、引用発明１の前記直列アームに配置された「直列アーム共振子」は、本願発明２の前記直列腕に設けられた「直列腕共振子」に相当する。
　引用発明１の１段目ないし４段目の１段はしご型回路が備える「前記直列アームと、前記入力側の端子対の他方の端子と前記出力側の他方の端子とを接続する信号線とを結ぶ並列アーム」と本願発明２の「前記直列腕とグラウンド電位とを結ぶ並列腕」とは、引用発明１の「前記入力側の端子対の他方の端子と前記出力側の他方の端子とを接続する信号線」は所定の電位であるといえるから、両者は「前記直列腕と所定の電位とを結ぶ並列腕」といえる点で共通し、引用発明１の「並列アーム共振子」と本願発明２の「並列腕共振子」とは「並列腕に設けられた並列腕共振子」である点で共通する。
　引用発明１の１段目の１段はしご型回路には、本願発明２の１段目のラダー型回路が備える「前記第１の端部とグラウンド電位（所定の電位）との間に接続されている第１のインダクタ」がなく、同４段目、すなわち最終段のはしご型回路には、本願発明２の最終段のラダー型回路が備える「前記第２の端部とグラウンド電位（所定の電位）との間に接続されている第２のインダクタ」がない（相違点７）。
　引用発明１の「不整合損失抑制素子６１、６２及び６３」は、いずれも「インダクタ」であり、本願発明２の共通化された「１つのインダクタ」に相当する。
　引用発明１の「帯域通過型の共振型ＳＡＷフィルタ」は、本願発明２の「フィルタ装置」に含まれる。
　以上より、本願発明２と引用発明１とは、以下の点で一致し、また相違する。
（一致点）
「入力端子と、
  出力端子と、
  前記入力端子と前記出力端子との間に接続された複数段のラダー型回路とを備え、
  前記複数段のラダー型回路の各段のラダー型回路が、第１の端部と、第２の端部と、前記第１の端部と前記第２の端部とを結ぶ直列腕に設けられた直列腕共振子と、前記直列腕と所定の電位とを結ぶ並列腕に設けられた並列腕共振子と、前記第１の端部と所定の電位との間に接続されている第１のインダクタと、前記第２の端部と所定の電位との間に接続されている第２のインダクタとを有し、
　さらに、
  前記複数段のラダー型回路の内、隣り合う前記ラダー型回路において、一方の前記ラダー型回路の前記第２のインダクタと、他方の前記ラダー型回路の前記第１のインダクタとが１つの共通インダクタに共通化されている、フィルタ装置。」
（相違点５）
　本願発明２では「比帯域幅が４．３％以上」であるのに対し、引用発明１ではこの点が特定されていない点。
（相違点６）
　一致点である「所定の電位」について、本願発明２では「グラウンド電位」であるのに対し、引用発明１では「接続線」の電位が「グラウンド電位」と特定されていない点。
（相違点７）
　本願発明２では、複数段のラダー型回路のうち、１段目のラダー型回路は「第１のインダクタ」を有し、最終段のラダー型回路は「第２のインダクタ」を有するのに対し、引用発明１では、これらのインダクタを有しない点。
３　判断
　相違点５について検討する。
　本願明細書を参照すると、「比帯域幅とは、フィルタ装置１における通過帯域の周波数範囲を中心周波数で除算して得られた割合」（段落［００２５］）であり、「通過帯域は挿入損失が０ｄＢから３．０ｄＢまでの範囲」（同段落）のことといえる。
　この定義に従うと、引用発明１は、不整合損失抑制素子であるインダクタが設けられることで、段間の両側のリアクタンス分が消去されて通過帯域における反射が改善され、共振型ＳＡＷフィルタの挿入損失特性のうちの通過帯域低域側で勾配が緩やかになり、かつ、通過帯域のリップルが抑制されるものであるから、挿入損失が３．０ｄＢより小さい範囲、すなわち通過帯域が広がることで、不整合損失抑制素子が設けられていない従来のフィルタよりも比帯域幅は大きくなるといえる。
　一方、本願明細書を参照しても、比帯域幅を４．３％以上とすることの臨界的な技術的意味については記載がなく、引用発明１において、比帯域幅をどの程度に設定するかは中心周波数の数値にも応じて当業者が適宜になし得るものである。
　次に、相違点６について検討する。
　引用発明１の帯域通過型の共振型ＳＡＷフィルタは、入力端子対の一方の入力端子Ｔ５１ａから出力端子対の一方の出力端子Ｔ５４ａに連なる直列アームに入力信号が伝送されるものであるから、入力端子対の他方の入力端子Ｔ５１ｂから出力端子対の他方の出力端子Ｔ５４ｂに連なる接続線の電位をグラウンド電位とすることは、当業者が適宜になし得たことである。
　最後に、相違点７について検討する。
　本願発明２の相違点６に係る「第１のインダクタ」及び「第２のインダクタ」は、本願明細書（段落［０００５］）に記載された従来技術も備えている「整合インダクタ」に対応するものであり、このように、入力側及び出力側に結合する他の回路とのインピーダンス整合のための素子を入力端子及び出力端子に設けることは、例示するまでもなく周知の事項であるから、引用発明２において、１段目のはしご型回路の入力側の端子対の一方の端子Ｔ５１ａと他方の端子Ｔ５１ｂとの間にインピーダンス整合用のインダクタンスを接続し、４段目のはしご型回路の出力側の端子対の一方の端子Ｔ５４ａと他方の端子Ｔ５４ｂとの間にインピーダンス整合用のインダクタを接続することは、当業者が適宜になし得たことである。
　よって、本願発明２は、引用発明１に基づいて、当業者が容易に発明することができたものである。
第７　むすび
　以上のとおり、本願発明１は、引用文献２に記載された発明及び引用文献１に記載された周知技術に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。
　また、本願発明２は、引用文献２に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。
　したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。