【事件の表示】
　特願２０１３−１８９９１８「薄膜トランジスタ，表示装置用電極基板およびそれらの製造方法」拒絶査定不服審判事件〔平成２７年　３月２３日出願公開，特開２０１５−　５６５６６〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成２５年９月１３日の出願であって，平成２９年５月２日付け拒絶理由通知に応答して同年８月１５日に意見書，手続補正書が提出されたが，同年１２月７日付けで拒絶査定（以下「原査定」という。）がなされ，これに対して，平成３０年４月１０日に拒絶査定不服審判の請求がなされると同時に手続補正書（以下，この手続補正書による手続補正を「本件補正」という。）が提出された。
第２　平成３０年４月１０日にされた手続補正についての補正の却下の決定
［補正の却下の決定の結論］
　平成３０年４月１０日にされた手続補正を却下する。
［理由］
１　本件補正について
（１）本件補正後の特許請求の範囲の記載
　本件補正により，特許請求の範囲の請求項１の記載は，次のとおり補正された（下線部は，補正箇所である。）。
「【請求項１】
　基板上に形成された透明アモルファス酸化物半導体層と，
　前記透明アモルファス酸化物半導体層上に形成されたゲート絶縁膜と，
　前記ゲート絶縁膜上に形成されたゲート電極と，
　前記透明アモルファス酸化物半導体層上に，前記ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極と，を備え，
　前記ゲート絶縁膜は，前記ゲート電極と同一幅に加工され，
　前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域の抵抗値は，還元性ガスによる還元処理により，前記ゲート絶縁膜と重なる領域の抵抗値よりも低くなっており，
　前記ソース電極および前記ドレイン電極は，前記ゲート絶縁膜とは重ならない前記透明アモルファス酸化物半導体層の領域の上面および側面と接触し
，
　
前記還元性ガスは，水素ラジカル，アンモニアラジカル，水素ガスのうち，少なくとも１種類を含み，
　
前記還元処理により前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域中の酸素原子が還元反応して酸素空孔が増加し，
　
前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域はプラズマダメージなく，前記ソース電極および前記ドレイン電極と接触する
　薄膜トランジスタ。」
（２）本件補正前の特許請求の範囲
　本件補正前の，平成２９年８月１５日の手続補正による特許請求の範囲の請求項１の記載は次のとおりである。
「【請求項１】
　基板上に形成された透明アモルファス酸化物半導体層と，
　前記透明アモルファス酸化物半導体層上に形成されたゲート絶縁膜と，
　前記ゲート絶縁膜上に形成されたゲート電極と，
　前記透明アモルファス酸化物半導体層上に，前記ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極と，を備え，
　前記ゲート絶縁膜は，前記ゲート電極と同一幅に加工され，
　前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域の抵抗値は，還元性ガスによる還元処理により，前記ゲート絶縁膜と重なる領域の抵抗値よりも低くなっており，
　前記ソース電極および前記ドレイン電極は，前記ゲート絶縁膜とは重ならない前記透明アモルファス酸化物半導体層の領域の上面および側面と接触している
　薄膜トランジスタ。」
２　補正の適否
　本件補正は，本件補正前の請求項１（上記１（２））に記載された発明を特定するために必要な事項である「還元性ガス」と「透明アモルファス酸化物半導体層」について，上記のとおり限定を付加するものであって，補正前の請求項１に記載された発明と補正後の請求項１に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから，特許法第１７条の２第５項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで，本件補正後の請求項１に記載される発明（以下「本件補正発明」という。）が同条第６項において準用する同法第１２６条第７項の規定に適合するか（特許出願の際独立して特許を受けることができるものであるか）について，以下，検討する。
（１）本件補正発明
　本件補正発明は，上記１（１）に記載したとおりのものである。
（２）引用文献の記載，引用発明及び技術的事項
　ア　引用文献１の記載
　原査定の拒絶の理由で引用された本願の公開基準日前に頒布された引用文献である，特開２０１２−１５４３６号公報（平成２４年１月１９日出願公開。以下「引用文献１」という。）には，以下の事項が記載されている（下線は当審で付した。以下同じ。）。
「【技術分野】
【０００１】
　本発明は，酸化物半導体を用いた薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）およびこれを備えた表示装置に関する。」
「【発明が解決しようとする課題】
【０００８】
　しかしながら，特許文献１および非特許文献１では，ゲート電極およびゲート絶縁膜をエッチングした後に層間絶縁膜を形成するようにしていたので，エッチング後にゲート電極およびゲート絶縁膜の合計厚みに相当する大きな段差が発生し，通常のプラズマＣＶＤ法により形成した絶縁膜のみからなる層間絶縁膜によっては段差を被覆しきれない場合があった。そのため，引き続き形成されるソース電極およびドレイン電極の断線あるいは短絡などの不良を引き起こしやすいという問題があった。また，非特許文献２では，チャネル保護膜をエッチングした後に層間絶縁膜を形成していたので，エッチング後にチャネル保護膜の厚みに相当する段差が発生し，特許文献１および非特許文献１と同様の問題が生じていた。
【０００９】
　本発明はかかる問題点に鑑みてなされたもので，その目的は，層間絶縁膜に起因する不良を抑え，セルフアライン構造の信頼性を向上させることが可能な薄膜トランジスタおよびこれを備えた表示装置を提供することにある。」
「【発明の効果】
【００１４】
　本発明の薄膜トランジスタによれば，層間絶縁膜が有機樹脂膜を含むようにしたので，ソース電極およびドレイン電極の断線あるいは短絡など，層間絶縁膜に起因する不良を抑え，セルフアライン構造の信頼性を向上させることが可能となる。よって，この薄膜トランジスタを用いて表示装置を構成すれば，寄生容量の小さいセルフアライン構造と共に高い信頼性を有する本発明の薄膜トランジスタにより，高品質な表示が可能となる。」
「【００１７】
（第１の実施の形態）
　図１は，本発明の第１の実施の形態に係る薄膜トランジスタ１の断面構造を表すものである。
薄膜トランジスタ１は，液晶ディスプレイや有機ＥＬディスプレイなどの駆動素子として用いられるものであり，例えば，基板１１に酸化物半導体膜２０，ゲート絶縁膜３０，ゲート電極４０，層間絶縁膜５０，ソース電極６０Ｓおよびドレイン電極６０Ｄがこの順に積層されたトップゲート型（スタガ型）の構成を有している
＜＜途中省略＞＞
【００１９】
　
酸化物半導体膜２０は，基板１１上に，ゲート電極４０およびその近傍を含む島状に設けられ，薄膜トランジスタ１の活性層としての機能を有するものである。酸化物半導体膜２０は，例えば厚みが５０ｎｍ程度であり，ゲート電極４０に対向してチャネル領域２０Ａを有している。チャネル領域２０Ａ上には，ゲート絶縁膜３０およびゲート電極４０がこの順に同一形状で設けられており，チャネル領域２０Ａの一方の側にはソース領域２０Ｓ，他方の側にはドレイン領域２０Ｄがそれぞれ設けられている。すなわち，この薄膜トランジスタ１は，セルフアライン（自己整合）構造を有するものである
【００２０】
　
チャネル領域２０Ａは，酸化物半導体により構成されている。ここで酸化物半導体とは，インジウム，ガリウム，亜鉛，スズ等の元素と，酸素とを含む化合物である。具体的には，非晶質の酸化物半導体としては，酸化インジウムガリウム亜鉛（ＩＧＺＯ）が挙げられ
【００２１】
　
ソース領域２０Ｓおよびドレイン領域２０Ｄは，それぞれ，上面から深さ方向における一部に低抵抗領域２１を有している
【００２２】
　
低抵抗領域２１は，例えば，チャネル領域２０Ａよりも酸素濃度が低いことにより低抵抗化されている
＜＜途中省略＞＞
【００３２】
　
ソース電極６０Ｓおよびドレイン電極６０Ｄは，層間絶縁膜５０に設けられた接続孔５０Ａを介してソース領域２０Ｓおよびドレイン領域２０Ｄの低抵抗領域２１に接続されている
【００３３】
　また，ソース電極６０Ｓおよびドレイン電極６０Ｄは，ゲート電極４０直上の領域を回避して設けられていることが望ましい。ゲート電極４０とソース電極６０Ｓおよびドレイン電極６０Ｄとの交差領域に形成される寄生容量を低減することが可能となるからである。
【００３４】
　この薄膜トランジスタ１は，例えば次のようにして製造することができる。
【００３５】
　図２および図３は，薄膜トランジスタ１の製造方法を工程順に表したものである。まず，基板１１の全面に，例えばスパッタリング法により，上述した材料よりなる酸化物半導体膜２０を，５０ｎｍ程度の厚みで形成する。その際，ターゲットとしては，形成しようとする酸化物半導体膜２０と同一組成のセラミックターゲットを用いる。また，酸化物半導体膜２０中のキャリア濃度はスパッタリングの際の酸素分圧に大きく依存するので，所望のトランジスタ特性が得られるように酸素分圧を制御する。
【００３６】
　次いで，図２（Ａ）に示したように，例えばフォトリソグラフィおよびエッチングにより酸化物半導体膜２０を，チャネル領域２０Ａおよびその一方の側にソース領域２０Ｓ，他方の側にドレイン領域２０Ｄを含む島状に成形する。その際，リン酸と硝酸と酢酸との混合液を用いたウェットエッチングにより加工することが好ましい。リン酸と硝酸と酢酸との混合液は，下地との選択比を十分に大きくすることが可能であり，比較的容易に加工が可能となる。
【００３７】
　続いて，図２（Ｂ）に示したように，基板１１および酸化物半導体膜２０の全面に，例えばプラズマＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法等により，シリコン酸化膜または酸化アルミニウム膜などのゲート絶縁材料膜３０Ａを，３００ｎｍ程度の厚みで形成する。シリコン酸化膜はプラズマＣＶＤ法のほか，反応性スパッタリング法により形成することが可能である。また，酸化アルミニウム膜は，反応性スパッタリング法，ＣＶＤ法または原子層成膜法により形成することが可能である。
【００３８】
　そののち，同じく図２（Ｂ）に示したように，ゲート絶縁材料膜３０Ａの全面に，例えばスパッタリング法により，モリブデン（Ｍｏ），チタン（Ｔｉ），アルミニウム（Ａｌ）等の単層膜あるいは積層膜よりなるゲート電極材料膜４０Ａを，２００ｎｍ程度の厚みで形成する。
【００３９】
　ゲート電極材料膜４０Ａを形成したのち，図２（Ｃ）に示したように，例えばフォトリソグラフィおよびエッチングにより，ゲート電極材料膜４０Ａを所望の形状に成形して，酸化物半導体膜２０のチャネル領域２０Ａ上にゲート電極４０を形成する。
【００４０】
　引き続き，同じく図２（Ｃ）に示したように，ゲート電極４０をマスクとしてゲート絶縁材料膜３０をエッチングすることによりゲート絶縁膜３０を形成する。このとき，酸化物半導体膜２０をＺｎＯ，ＩＺＯ，ＩＧＯ等の結晶化材料により構成した場合には，ゲート絶縁材料膜３０Ａをエッチングする際に，フッ酸等の薬液を用いて非常に大きなエッチング選択比を維持して容易に加工することが可能となる。これにより，酸化物半導体膜２０のチャネル領域２０Ａ上に，ゲート絶縁膜３０およびゲート電極４０がこの順に同一形状で形成される。
【００４１】
　ゲート絶縁膜３０およびゲート電極４０を形成したのち，図３（Ａ）に示したように，酸化物半導体膜２０，ゲート絶縁膜３０およびゲート電極４０の表面に，例えばスパッタリング法により，チタン（Ｔｉ），アルミニウム（Ａｌ）またはインジウム（Ｉｎ）等の酸素と比較的低温で反応する金属よりなる金属膜５２Ａを，例えば１０ｎｍ以下，具体的には５ｎｍ以上１０ｎｍ以下の厚みで形成する。
【００４２】
　金属膜５２Ａを形成したのち，熱処理を行うことにより，図３（Ｂ）に示したように，金属膜５０Ａが酸化されて第１無機絶縁膜５２が形成される。この金属膜５２Ａの酸化反応には，ソース領域２０Ｓおよびドレイン領域２０Ｄに含まれる酸素の一部が利用される。そのため，金属膜５２Ａの酸化の進行に伴って，ソース領域２０Ｓおよびドレイン領域２０Ｄの金属膜５２Ａと接する上面側から，ソース領域２０Ｓおよびドレイン領域２０中の酸素濃度が低下していく。これにより，ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における一部に，チャネル領域２０Ａよりも酸素濃度が低い低抵抗領域２１が形成される。
＜＜途中省略＞＞
【００５２】
　低抵抗領域２１を形成したのち，図３（Ｃ）に示したように，第１無機絶縁膜５２上に，例えばスピンコーターまたはスリットコーターを用いて上述した材料よりなる有機樹脂を上述した厚みで塗布し，露光および現像を行うことにより所望のパターンを形成する。続いて例えば２００℃〜３００℃程度の温度でアニールすることにより，図３（Ｃ）に示したように，接続孔５０Ａを有する有機樹脂膜５１を形成する。
＜＜途中省略＞＞
【００５４】
　続いて，図１に示したように，例えばフォトリソグラフィおよびエッチングにより，層間絶縁膜５０の第１無機絶縁膜５２に接続孔５０Ａを形成する。そののち，層間絶縁膜５０の上に，例えばスパッタリング法により，例えばモリブデン（Ｍｏ）膜を２００ｎｍの厚みで形成し，フォトリソグラフィおよびエッチングにより所定の形状に成形する。これにより，図１に示したように，接続孔５０Ａを介してソース電極６０Ｓおよびドレイン電極６０Ｄをソース領域２０Ｓおよびドレイン領域２０Ｄの低抵抗領域２１に接続する。以上により，図１に示した薄膜トランジスタ１が完成する。
【００５５】
　この薄膜トランジスタ１では，図示しない配線層を通じてゲート電極４０に所定のしきい値電圧以上の電圧（ゲート電圧）が印加されると，酸化物半導体膜２０のチャネル領域２０Ａ中に電流（ドレイン電流）が生じる。ここでは，層間絶縁膜５０が有機樹脂膜５１を含んでいるので，層間絶縁膜５０の厚みを大きくすることが可能となっており，ゲート絶縁膜３０およびゲート電極４０の段差が，十分に厚い層間絶縁膜５０により確実に被覆されている。よって，ソース電極６０Ｓおよびドレイン電極６０Ｄの断線あるいは短絡など，層間絶縁膜５０に起因する不良が抑えられる。
【００５６】
　また，酸化物半導体膜２０のソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における少なくとも一部に，チャネル領域２０Ａよりも酸素濃度が低く，および／またはアルミニウムをドナーとして多く含む低抵抗領域２１が設けられているので，素子特性が安定したものとなる。
＜＜途中省略＞＞
【００６３】
　このように本実施の形態の薄膜トランジスタ１では，層間絶縁膜５０が有機樹脂膜５１を含むようにしたので，ソース電極６０Ｓおよびドレイン電極６０Ｄの断線あるいは短絡など，層間絶縁膜５０に起因する不良を抑え，セルフアライン構造のトップゲート薄膜トランジスタ１の素子特性および信頼性を向上させることが可能となる。よって，この薄膜トランジスタ１を用いてアクティブ駆動方式のディスプレイを構成すれば，寄生容量の小さいセルフアライン構造と共に良好な素子特性および高い信頼性を有する薄膜トランジスタ１により，高品質な表示が可能となり，大画面化，高精細化，ハイフレームレート化に対応可能となる。また，保持容量の小さいレイアウトを適用することが可能となり，画素レイアウトにおける配線の占める割合を小さくすることが可能となる。よって，配線間ショートによる欠陥の発生確率を小さくし，製造歩留まりを高めることが可能となる。」
「【００７８】
（変形例２）
　図８は，本発明の変形例２に係る薄膜トランジスタ１の製造方法を工程順に表したものである。
この製造方法は，低抵抗領域２１を，プラズマを用いて形成したことにおいて，上記第１の実施の形態の製造方法とは異なるものである
【００７９】
　まず，第１の実施の形態と同様にして，図２（Ａ）ないし図２（Ｃ）に示した工程により，基板１１に，酸化物半導体膜２０，ゲート絶縁膜３０およびゲート電極４０を形成する。
【００８０】
　次いで，図８（Ａ）に示したように，
プラズマＣＶＤ装置（図示せず）内で，水素，アルゴン，アンモニアガス等のプラズマＰを発生させ，酸化物半導体膜２０のソース領域２０Ｓおよびドレイン領域２０ＤをプラズマＰに曝す。これにより，図８（Ｂ）に示したように，ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における一部に，例えば１％程度の原子濃度の水素が導入され，低抵抗領域２１が形成される
【００８１】
　続いて，図８（Ｃ）に示したように，酸化物半導体膜２０，ゲート絶縁膜３０およびゲート電極４０の上に第１無機絶縁膜５２を形成する。第１無機絶縁膜５２としては，例えばプラズマＣＶＤ法により，例えばシリコン酸化膜あるいは酸化アルミニウム膜，またはそれらの積層膜を形成することが好ましい。このようにすれば，第１無機絶縁膜５２をプラズマＣＶＤ法により形成する直前に，プラズマＰを用いて低抵抗領域２１を形成することが可能であり，特に工程を増やす必要がないという利点がある。
【００８２】
　シリコン酸化膜はプラズマＣＶＤ法により形成することが可能である。酸化アルミニウム膜は，アルミニウムをターゲットとしたＤＣまたはＡＣ電源による反応性スパッタリング法により形成することが望ましい。高速に成膜することが可能となるからである。第１無機絶縁膜５２の厚みは，例えばスパッタリング法で酸化アルミニウム膜を成膜する場合，例えば５０ｎｍ以下と厚く形成することが可能である。
【００８３】
　そののち，同じく図８（Ｃ）に示したように，第１無機絶縁膜５２上に，第１の実施の形態と同様にして，接続孔５０Ａを有する有機樹脂膜５１を形成する。
【００８４】
　続いて，図１に示したように，第１の実施の形態と同様にして，層間絶縁膜５０の第１無機絶縁膜５２に接続孔５０Ａを形成し，この接続孔５０Ａを介してソース電極６０Ｓおよびドレイン電極６０Ｄをソース領域２０Ｓおよびドレイン領域２０Ｄの低抵抗領域２１に接続する。以上により，薄膜トランジスタ１が完成する。
【００８５】
　本変形例２では，層間絶縁膜５０が有機樹脂膜５１を含むようにしたので，第１の実施の形態と同様の効果が得られる。」
　イ　引用発明
　上記アから，引用文献１には，次の発明（以下「引用発明」という。）が記載されていると認められる。
「薄膜トランジスタ１は，液晶ディスプレイや有機ＥＬディスプレイなどの駆動素子として用いられるものであり，例えば，基板１１に酸化物半導体膜２０，ゲート絶縁膜３０，ゲート電極４０，層間絶縁膜５０，ソース電極６０Ｓおよびドレイン電極６０Ｄがこの順に積層されたトップゲート型（スタガ型）の構成を有しており，
　酸化物半導体膜２０は，基板１１上に，ゲート電極４０およびその近傍を含む島状に設けられ，薄膜トランジスタ１の活性層としての機能を有するものであり，酸化物半導体膜２０は，ゲート電極４０に対向してチャネル領域２０Ａを有し，チャネル領域２０Ａ上には，ゲート絶縁膜３０およびゲート電極４０がこの順に同一形状で設けられており，チャネル領域２０Ａの一方の側にはソース領域２０Ｓ，他方の側にはドレイン領域２０Ｄがそれぞれ設けられており，すなわち，この薄膜トランジスタ１は，セルフアライン（自己整合）構造を有するものであり，
　チャネル領域２０Ａは，酸化物半導体により構成され，ここで酸化物半導体とは，インジウム，ガリウム，亜鉛，スズ等の元素と，酸素とを含む化合物であり，具体的には，非晶質の酸化物半導体としては，酸化インジウムガリウム亜鉛（ＩＧＺＯ）が挙げられ，
　ソース領域２０Ｓおよびドレイン領域２０Ｄは，それぞれ，上面から深さ方向における一部に低抵抗領域２１を有し，低抵抗領域２１は，例えば，チャネル領域２０Ａよりも酸素濃度が低いことにより低抵抗化されており，
　ソース電極６０Ｓおよびドレイン電極６０Ｄは，層間絶縁膜５０に設けられた接続孔５０Ａを介してソース領域２０Ｓおよびドレイン領域２０Ｄの低抵抗領域２１に接続されており，
　低抵抗領域２１は，プラズマを用いて形成され，プラズマＣＶＤ装置内で，水素，アルゴン，アンモニアガス等のプラズマＰを発生させ，酸化物半導体膜２０のソース領域２０Ｓおよびドレイン領域２０ＤをプラズマＰに曝し，これにより，ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における一部に，例えば１％程度の原子濃度の水素が導入され，低抵抗領域２１が形成されるものである，
　薄膜トランジスタ１。」
　ウ　周知の技術的事項
（ア）引用文献３の記載
　原査定の拒絶の理由で引用された本願の公開基準日前に頒布された引用文献である，特開２０１３−１８３１１１号公報（平成２５年９月１２日出願公開。以下「引用文献３」という。）には，以下の事項が記載されている。
「【００２８】
　エッチング保護膜１５Ａは，層間絶縁膜１７および酸化膜１６に接続孔Ｈ１を形成する際のエッチングから酸化物半導体膜１２を保護するためのものである。エッチング保護膜１５Ｂは，ゲート絶縁膜１３Ｔを間にしてエッチング保護膜１５Ａに対向すると共に，酸化物半導体膜１２の外側に拡幅して保持容量素子１０Ｃの一方の電極（下部電極）を構成している。このエッチング保護膜１５Ｂもエッチング保護膜１５Ａと同様に，ソース・ドレイン電極１８と対をなすソース・ドレイン電極（図示せず）を酸化物半導体膜１２に接続するための貫通孔（図示せず）を形成する際のエッチングから酸化物半導体膜１２を保護するためのものである。即ち，この一対のエッチング保護膜１５Ａ，１５Ｂにより製造工程での酸化物半導体膜１２の損傷を防いで，トランジスタ１０Ｔの電気特性を向上させることが可能となる。なお，エッチング保護膜１５Ａ，１５Ｂは少なくとも一部が酸化物半導体膜１２に接していればよい。
【００２９】
　エッチング保護膜１５Ａ，１５Ｂは，酸化物半導体膜１２の低抵抗領域１２Ｂとソース・ドレイン電極１８（一方は図示せず）とを電気的に接続するものでもあり，これらの互いの対向面の位置は，低抵抗領域１２Ｂの端部（エッチング保護膜１５Ａ，１５Ｂ側の端部）の位置と平面視で一致している。このようなエッチング保護膜１５Ａ，１５Ｂは例えば酸化物半導体膜１２と異なるエッチング選択性を有する金属材料，具体的にはＩＴＯ，モリブデン膜またはネオジウムを含むアルミニウム膜等により構成されている。エッチング保護膜１５Ａ，１５Ｂには低抵抗化した半導体材料，例えばドーパントとしてリン，ボロンまたはヒ素を含むシリコンまたはゲルマニウム等も用いることができる。エッチング保護膜１５Ａ，１５Ｂの厚みは，例えば１００ｎｍ程度である。
【００３０】
　図３に示したように，エッチング保護膜１５Ａも酸化物半導体膜１２の外側に拡幅させ，この酸化物半導体膜１２の外側に対向する位置に接続孔（接続孔Ｈ３）を設けるようにしてもよい。接続孔Ｈ１，Ｈ３のどちらを設けるようにしてもよいが，エッチング保護膜１５Ａの形成面積を小さくし，酸化物半導体膜１２に対向する位置の接続孔Ｈ１を設けることが好ましい。これによりトランジスタ１０Ｔを縮小化することができる。
【００３１】
　エッチング保護膜１５Ａ，１５Ｂ上の酸化膜１６は，ゲート電極１４Ｔとエッチング保護膜１５Ａ，１５Ｂそれぞれとの間で酸化物半導体膜１２に接している。この酸化膜１６は保持容量素子１０Ｃも覆っている。酸化膜１６は後述する製造工程において，酸化物半導膜１２の低抵抗領域１２Ｂに拡散される金属の供給源となる金属膜が酸化されて残存したものである。酸化膜１６は，例えば，厚みが２０ｎｍ以下程度であり，酸化チタン，酸化アルミニウム，酸化インジウムまたは酸化スズ等により構成されている。これらを複数積層させるようにしてもよい。このような酸化膜１６は上記のようなプロセス上の役割の他，トランジスタ１０Ｔにおける酸化物半導体膜１２の電気特性を変化させる酸素や水分の影響を低減する機能，即ちバリア機能をも有している。従って，酸化膜１６を設けることにより，トランジスタ１０Ｔおよび保持容量素子１０Ｃの電気的特性を安定化させ，層間絶縁膜１７の効果をより高めることが可能となる。」
　また，図３は，接続孔の位置の他の例を示す断面図であって，ＩＴＯ，モリブデン膜またはネオジウムを含むアルミニウム膜等により構成されているエッチング保護膜１５Ａ，１５Ｂが，酸化物半導体膜１２の上面および側面に接触し，酸化物半導体膜１２の低抵抗領域１２Ｂとソース・ドレイン電極１８とを電気的に接続する態様が記載されている。
（イ）引用文献Ａの記載
　本願の公開基準日前に頒布された引用文献である，特開２００７−２５０９８３号公報（平成１９年９月２７日出願公開。以下「引用文献Ａ」という。）には，以下の事項が記載されている。
「【００７７】
　上記電界効果型トランジスタの出力端子であるドレインに，有機又は無機のエレクトロルミネッセンス（ＥＬ）素子，液晶素子等の表示素子の電極に接続することで表示装置を構成することができる。以下に表示装置の断面図を用いて具体的な表示装置構成の例を説明する。
【００７８】
　たとえば図１１に示すように，基体１１１上に，酸化物膜（チャネル層）１１２と，ソース電極１１３と，ドレイン電極１１４とゲート絶縁膜１１５と，ゲート電極１１６から構成される電界効果トランジスタを形成する。そして，ドレイン電極１１４に，層間絶縁膜１１７を介して電極１１８が接続されており，電極１１８は発光層１１９と接し，さらに発光層１１９が電極１２０と接している。かかる構成により，発光層１１９に注入する電流を，ソース電極１１３からドレイン電極１１４に酸化物膜１１２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがってこれを電界効果トランジスタのゲート電極１１６の電圧によって制御することができる。ここで，電極１１８，発光層１１９，電極１２０は無機もしくは有機のエレクトロルミネッセンス素子を構成する。」
　また，図１１は，表示装置の一例の断面図であって，ソース電極１１３と，ドレイン電極１１４とが，酸化物膜（チャネル層）１１２の上面および側面に接触し，ドレイン電極１１４に，層間絶縁膜１１７の接続孔を介して電極１１８が接続されている態様が記載されている。
（ウ）引用文献Ｂの記載
　本願の公開基準日前に頒布された引用文献である，特開２０１３−１４９９９０号公報（平成２５年８月１日出願公開。以下「引用文献Ｂ」という。）には，以下の事項が記載されている。
「【０１３８】
図４（Ｂ）に示すトランジスタ４４０は，トップゲート構造のトランジスタの一つである。トランジスタ４４０は，絶縁表面を有する基板４００上に，絶縁層４３６，酸化物半導体層４０３，ソース電極層４０５ａ，及びドレイン電極層４０５ｂ，ゲート絶縁層を構成する酸化物絶縁層４６７，保護絶縁層４６８，ゲート電極層４０１を含み，ソース電極層４０５ａ，ドレイン電極層４０５ｂにそれぞれ配線層４６５ａ，配線層４６５ｂが接して設けられ電気的に接続している。ゲート電極層４０１，配線層４６５ａ，配線層４６５ｂ上を覆うように保護絶縁層４６９が形成されている。」
　また，図４（Ｂ）は，半導体装置の一形態を説明する図であって，ソース電極層４０５ａ，及びドレイン電極層４０５ｂとが，酸化物半導体層４０３の上面および側面に接触し，ソース電極層４０５ａ，ドレイン電極層４０５ｂにそれぞれ配線層４６５ａ，配線層４６５ｂが接して設けられ電気的に接続している態様が記載されている。
（エ）引用文献Ｃの記載
　本願の公開基準日前に頒布された引用文献である，特開２０１１−１７０３２８号公報（平成２３年９月１日出願公開。以下「引用文献Ｃ」という。）には，以下の事項が記載されている。
「【０１７１】
図１０（Ｄ）に示すトランジスタは，トップゲート構造のトランジスタの一つである。
【０１７２】
図１０（Ｄ）に示すトランジスタは，ゲート電極層４０１ｄと，ゲート絶縁層４０２ｄと，酸化物半導体層４０３ｄと，ソース電極層４０５ｄと，ドレイン電極層４０６ｄと，を有する。
【０１７３】
酸化物半導体層４０３ｄは，下地層４４７を挟んで基板４００ｄの上に設けられ，ソース電極層４０５ｄ及びドレイン電極層４０６ｄは，酸化物半導体層４０３ｄの一部の上にそれぞれ設けられ，ゲート絶縁層４０２ｄは，酸化物半導体層４０３ｄ，ソース電極層４０５ｄ，及びドレイン電極層４０６ｄの上に設けられ，ゲート電極層４０１ｄは，ゲート絶縁層４０２ｄを挟んで酸化物半導体層４０３ｄの上に設けられる。
【０１７４】
さらに，図１０（Ｄ）に示すトランジスタにおいて，ソース電極層４０５ｄは，ゲート絶縁層４０２ｄに設けられた開口部を介して配線層４３６に接し，ドレイン電極層４０６ｄは，ゲート絶縁層４０２ｄに設けられた開口部を介して配線層４３７に接する。
【０１７５】
基板４００ａ乃至基板４００ｄとしては，例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【０１７６】
また，基板４００ａ乃至基板４００ｄとして，セラミック基板，石英基板，サファイア基板などの絶縁体でなる基板を用いることもできる。また，基板４００ａ乃至基板４００ｄとして，結晶化ガラスを用いることもできる。また，基板４００ａ乃至基板４００ｄとして，プラスチック基板などを用いることもできる。また，基板４００ａ乃至基板４００ｄとして，シリコンなどの半導体基板を用いることもできる。
【０１７７】
下地層４４７は，基板４００ｄからの不純物元素の拡散を防止する機能を有する。下地層４４７としては，例えば窒化シリコン層，酸化シリコン層，窒化酸化シリコン層，酸化窒化シリコン層，酸化アルミニウム層，又は酸化窒化アルミニウム層を用いることができる。また，下地層４４７に適用可能な材料の層の積層により下地層４４７を構成することもできる。」
　また，図１０（Ｄ）は，トランジスタの構造の一例を示す図であって，ソース電極層４０５ｄ及びドレイン電極層４０６ｄは，酸化物半導体層４０３ｄの上面および側面に接触し，ソース電極層４０５ｄは，ゲート絶縁層４０２ｄに設けられた開口部を介して配線層４３６に接し，ドレイン電極層４０６ｄは，ゲート絶縁層４０２ｄに設けられた開口部を介して配線層４３７に接する態様が記載されている。
（オ）技術的事項
　上記（ア）ないし（エ）の記載から，本願の公開基準日前に，以下の技術的事項は，薄膜トランジスタの技術分野において，周知のものであったと認められる。
「ソース電極およびドレイン電極は，酸化物半導体層の領域の上面および側面と接触し，前記ソース電極又はドレイン電極は層間絶縁膜の接続孔を介して上部電極と接続すること。」
（３）対比
　本件補正発明と，引用発明とを対比すると，以下のとおりとなる。
　ア　引用発明の「基板１１」は，本件補正発明の「基板」に相当する。
　イ　引用発明の「酸化物半導体膜２０」は，「基板１１上に」「設けられ」，「ここで酸化物半導体とは，インジウム，ガリウム，亜鉛，スズ等の元素と，酸素とを含む化合物であり，具体的には，非晶質の酸化物半導体としては，酸化インジウムガリウム亜鉛（ＩＧＺＯ）が挙げられ」ることから，本件補正発明の「基板上に形成された透明アモルファス酸化物半導体層」に相当する。
　ウ　引用発明においては，「酸化物半導体膜２０は，ゲート電極４０に対向してチャネル領域２０Ａを有し，チャネル領域２０Ａ上には，ゲート絶縁膜３０およびゲート電極４０がこの順に同一形状で設けられて」いるものであるから，引用発明の「ゲート絶縁膜３０」，「ゲート電極４０」は，それぞれ本件補正発明の「前記透明アモルファス酸化物半導体層上に形成されたゲート絶縁膜」，「前記ゲート絶縁膜上に形成されたゲート電極」に相当し，さらに，「前記ゲート絶縁膜は，前記ゲート電極と同一幅に加工され」ることを充足する。
　エ　引用発明の「ソース電極６０Ｓおよびドレイン電極６０Ｄ」は，「層間絶縁膜５０に設けられた接続孔５０Ａを介してソース領域２０Ｓおよびドレイン領域２０Ｄの低抵抗領域２１に接続され」るものであり，また，「酸化物半導体膜２０は，ゲート電極４０に対向してチャネル領域２０Ａを有し，チャネル領域２０Ａ上には，ゲート絶縁膜３０およびゲート電極４０がこの順に同一形状で設けられており，チャネル領域２０Ａの一方の側にはソース領域２０Ｓ，他方の側にはドレイン領域２０Ｄがそれぞれ設けられて」いるので，引用発明の「ソース電極６０Ｓおよびドレイン電極６０Ｄ」は，本件補正発明の「前記透明アモルファス酸化物半導体層上に，前記ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極」に相当する。
　オ　引用発明の「酸化物半導体膜２０」は，「ゲート電極４０に対向してチャネル領域２０Ａを有し，チャネル領域２０Ａ上には，ゲート絶縁膜３０およびゲート電極４０がこの順に同一形状で設けられており，チャネル領域２０Ａの一方の側にはソース領域２０Ｓ，他方の側にはドレイン領域２０Ｄがそれぞれ設けられており」，「ソース領域２０Ｓおよびドレイン領域２０Ｄは，それぞれ，上面から深さ方向における一部に低抵抗領域２１を有し，低抵抗領域２１は，例えば，チャネル領域２０Ａよりも酸素濃度が低いことにより低抵抗化されており」，「低抵抗領域２１は，プラズマを用いて形成され，プラズマＣＶＤ装置内で，水素，アルゴン，アンモニアガス等のプラズマＰを発生させ，酸化物半導体膜２０のソース領域２０Ｓおよびドレイン領域２０ＤをプラズマＰに曝し，これにより，ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における一部に，例えば１％程度の原子濃度の水素が導入され，低抵抗領域２１が形成されるものである」ので，引用発明の「酸化物半導体膜２０のソース領域２０Ｓおよびドレイン領域２０Ｄ」の抵抗値，すなわち，「低抵抗領域２１」の抵抗値は，「酸化物半導体膜２０」の「チャネル領域２０Ａ」の抵抗値，すなわち，「酸化物半導体膜２０」の抵抗値よりも「酸素濃度が低いことにより低抵抗化されており」，また，当該低抵抗化は，「水素，アルゴン，アンモニアガス等のプラズマＰを発生させ」，「酸化物半導体膜２０のソース領域２０Ｓおよびドレイン領域２０ＤをプラズマＰに曝」すものであるので，水素ガスのプラズマ，アンモニアガスのプラズマにより，「酸化物半導体膜２０」中に水素が導入され，「酸素濃度」が低くされ「低抵抗化されて」いるものであるので，「酸化物半導体膜２０のソース領域２０Ｓおよびドレイン領域２０Ｄ」の酸素が還元反応しているものであり，「還元性ガスによる還元処理」と言い得るものである。そして，酸素が還元反応していることから，酸素空孔も増加していると言い得るものである。
　してみれば，本件補正発明の「前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域の抵抗値は，還元性ガスによる還元処理により，前記ゲート絶縁膜と重なる領域の抵抗値よりも低くなって」いることを充足し，かつ，「前記還元性ガスは，水素ラジカル，アンモニアラジカル，水素ガスのうち，少なくとも１種類を含み」，「前記還元処理により前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域中の酸素原子が還元反応して酸素空孔が増加」することを充足するものと認められる。
　カ　上記エより，引用発明の「ソース電極６０Ｓおよびドレイン電極６０Ｄ」は，本件補正発明の「前記ソース電極および前記ドレイン電極は，前記ゲート絶縁膜とは重ならない前記透明アモルファス酸化物半導体層の領域の上面および側面と接触」することと，「前記ソース電極および前記ドレイン電極は，前記ゲート絶縁膜とは重ならない前記透明アモルファス酸化物半導体層の領域の上面」「と接触」する点で共通する。
　キ　上記エ，オより，引用発明の「酸化物半導体膜２０」の「ソース領域２０Ｓおよびドレイン領域２０Ｄ」は，「ソース電極６０Ｓおよびドレイン電極６０Ｄ」とプラズマＰに曝された「低抵抗領域２１」を介して接続されるものであるので，本件補正発明の「前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域はプラズマダメージなく，前記ソース電極および前記ドレイン電極と接触する」ことと，「前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域は」，「前記ソース電極および前記ドレイン電極と接触する」点で共通する。
　ク　上記アないしキより，引用発明の「薄膜トランジスタ１」は本件補正発明の「薄膜トランジスタ」に相当する。
　ケ　したがって，本件補正発明と，引用発明とは，以下のコの点で一致し，サの点で相違する。
　コ　一致点
「基板上に形成された透明アモルファス酸化物半導体層と，
　前記透明アモルファス酸化物半導体層上に形成されたゲート絶縁膜と，
　前記ゲート絶縁膜上に形成されたゲート電極と，
　前記透明アモルファス酸化物半導体層上に，前記ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極と，を備え，
　前記ゲート絶縁膜は，前記ゲート電極と同一幅に加工され，
　前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域の抵抗値は，還元性ガスによる還元処理により，前記ゲート絶縁膜と重なる領域の抵抗値よりも低くなっており，
　前記ソース電極および前記ドレイン電極は，前記ゲート絶縁膜とは重ならない前記透明アモルファス酸化物半導体層の領域の上面と接触し，
　前記還元性ガスは，水素ラジカル，アンモニアラジカル，水素ガスのうち，少なくとも１種類を含み，
　前記還元処理により前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域中の酸素原子が還元反応して酸素空孔が増加し，
　前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域は，前記ソース電極および前記ドレイン電極と接触する
　薄膜トランジスタ。」
　サ　相違点
（ア）相違点１
　本件補正発明においては，「前記ソース電極および前記ドレイン電極」は，「前記ゲート絶縁膜とは重ならない前記透明アモルファス酸化物半導体層の領域」の「上面および側面と接触」しているのに対して，引用発明においては，「ソース電極６０Ｓおよびドレイン電極６０Ｄ」は「層間絶縁膜５０に設けられた接続孔５０Ａを介して」，「酸化物半導体膜２０」の「ソース領域２０Ｓおよびドレイン領域２０Ｄ」の上面の「低抵抗領域２１」に接続されており，「ソース領域２０Ｓおよびドレイン領域２０Ｄ」の側面には接触していない点。
（イ）相違点２
　本件補正発明においては，「前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域」は「プラズマダメージなく」，「前記ソース電極および前記ドレイン電極と接触」しているのに対して，引用発明の「酸化物半導体膜２０」の「ソース領域２０Ｓおよびドレイン領域２０Ｄ」は，「ソース電極６０Ｓおよびドレイン電極６０Ｄ」とプラズマＰに曝された「低抵抗領域２１」を介して接続されるものであるので，「酸化物半導体膜２０」の「ソース領域２０Ｓおよびドレイン領域２０Ｄ」と，「ソース電極６０Ｓおよびドレイン電極６０Ｄ」とは，プラズマダメージが存在する「低抵抗領域２１」を介して接触している点。
（４）判断
　上記相違点について，判断する。
　ア　相違点１について
（ア）上記（２）ウ（オ）にあるように，「酸化物半導体層の領域の上面および側面と接触するソース電極およびドレイン電極を介して，上部電極と接続すること。」という技術的事項は薄膜トランジスタの技術分野において周知の技術的事項である。
（イ）そして，引用発明において，レイアウトの柔軟性を確保するために，上記（ア）の周知の技術を採用して，酸化物半導体層の領域の上面および側面と接触するソース電極およびドレイン電極を設けた上で，その電極に接続孔が接続するように設計変更することは，当業者が容易になし得ることである。
　イ　相違点２について
　上記アで述べたように，酸化物半導体層の領域の上面および側面と接触するソース電極およびドレイン電極を採用すれば，酸化物半導体層はソース電極およびドレイン電極に覆われることになるから，その部分がプラズマから保護されることは，当業者が容易に導出できることである。
　そして，このようにしても，ソース電極およびドレイン電極とゲート電極との間の低抵抗領域は残っているから「セルフアライン構造」は確保される。
　してみると，「プラズマダメージなく」「前記ソース電極およびドレイン電極と接触」することは当業者が容易に想到し得ることである。
　ウ　本件補正発明の作用効果について
　発明の詳細な説明の段落【００１７】には「
この発明に係る薄膜トランジスタによれば，ゲート絶縁膜は，ゲート電極と同一幅に加工され，透明アモルファス酸化物半導体層のゲート絶縁膜と重ならない領域の抵抗値は，還元性ガスによる還元処理により，ゲート絶縁膜と重なる領域の抵抗値よりも低くなっている
トップゲート型で，かつセルフアラインで寄生容量の小さいＴＡＯＳ  ＴＦＴ
を得ることができる
　しかしながら，引用文献１においても，「
薄膜トランジスタ１は
トップゲート型（スタガ型）の構成を有している
この薄膜トランジスタ１は，セルフアライン（自己整合）構造を有するものである
　そうすると，引用発明も本件補正発明と同様に，「ゲート絶縁膜は，ゲート電極と同一幅に加工され，透明アモルファス酸化物半導体層のゲート絶縁膜と重ならない領域の抵抗値は，還元性ガスによる還元処理により，ゲート絶縁膜と重なる領域の抵抗値よりも低くなっている」ものであり，「トップゲート型で，かつセルフアラインで寄生容量の小さいＴＡＯＳ  ＴＦＴ」を「得ることができる」ものである。
　よって，上記本件補正発明の効果は格別なものとは認められない。
　エ　請求人の主張について
（ア）審判請求人は，平成３０年４月１０日提出の審判請求書において，「従って、いずれの引用文献１〜５にも、「還元性ガスによる還元処理により、酸素空孔が増加する」という特徴、および「透明アモルファス酸化物半導体層のゲート絶縁膜と重ならない領域はプラズマダメージなく、ソース電極およびドレイン電極と接触する」という特徴は、何ら開示されていない。」（３．本願発明が特許されるべき理由）旨主張している。
（イ）上記主張について検討するに，「還元性ガスによる還元処理により、酸素空孔が増加する」という特徴は、引用文献１ないし５に何ら開示されていないとの主張につき，引用発明においても，水素ガスやアンモニアガスにより，「還元性ガスによる還元処理」と言い得る処理を行っており（上記（３）オ），上記主張は採用できない。
　また，「透明アモルファス酸化物半導体層のゲート絶縁膜と重ならない領域はプラズマダメージなく、ソース電極およびドレイン電極と接触する」という特徴は、引用文献１ないし５に何ら開示されていないとの主張につき，引用発明において「プラズマダメージなく，ソース電極およびドレイン電極と接触する」ことが容易想到であることは上記イのとおりであり，上記請求人の主張は採用できない。
　オ　したがって，本件補正発明は，引用発明および引用文献３，ＡないしＣに記載された周知の技術的事項に基づいて，当業者が容易に発明をすることができたものであり，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができないものである。
（５）結論
　以上のとおり，本件補正は，特許法第１７条の２第６項で準用する同法第１２６条第７項の規定に違反するものであり，同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
３　むすび
　以上のとおり，本件補正は，特許法第１７条の２第６項で準用する同法第１２６条第７項の規定に違反するものであり，同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　よって，上記補正の却下の決定の結論のとおり決定する。
第３　本願発明について
１　本願発明
　平成３０年４月１０日にされた手続補正は，上記のとおり却下されたので，本願の請求項に係る発明は，平成２９年８月１５日の手続補正により補正された特許請求の範囲の請求項１ないし６に記載された事項により特定されるものであるところ，その請求項１に係る発明（以下「本願発明」という。）は，その請求項１に記載された事項により特定される前記第２［理由］１（２）に記載のとおりのものである。
２　原査定における拒絶の理由
　本願発明についての原査定の拒絶の理由は，この出願の請求項１に係る発明は，本願の出願前に頒布された下記の引用文献１に記載された発明及び引用文献３ないし５に記載された周知技術に基づいて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない，というものである。
引用文献１：特開２０１２−１５４３６号公報
引用文献３：特開２０１３−１８３１１１号公報（周知技術を示す文献）
引用文献４：特開２０１３−１１０３９９号公報（周知技術を示す文献）
引用文献５：特開２０１０−１４１２３０号公報（周知技術を示す文献）
３　引用文献
　原査定の拒絶の理由で引用された引用文献１の記載事項は，前記第２の［理由］２（２）アに記載したとおりであり，また，原査定の拒絶の理由で引用された引用文献３の記載事項は，前記第２の［理由］２（２）ウ（ア）に記載したとおりである。
４　対比・判断
　本願発明は，前記第２の［理由］２（１）で検討した本件補正発明から「還元性ガス」，「還元処理」，「透明アモルファス酸化物半導体層」に係る限定事項を削除したものである。
　そうすると，本願発明の発明特定事項を全て含み，さらに，他の事項を付加したものに相当する本件補正発明が，前記第２の［理由］２に記載したとおり，引用文献１に記載された発明（引用発明）および引用文献３，ＡないしＣに記載された周知の技術的事項に基づいて，当業者が容易に発明をすることができたものであるから，本願発明も，引用発明および引用文献３，ＡないしＣに記載された周知の技術的事項に基づいて，当業者が容易に発明をすることができたものである。
第４　むすび（結論）
　以上のとおり，本願発明は，特許法第２９条第２項の規定により特許を受けることができないから，他の請求項に係る発明について検討するまでもなく，本願は拒絶されるべきものである。
　よって，結論のとおり審決する。