【手続補正書】
【提出日】平成22年1月21日(2010.1.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アナログ−ディジタル変換器（ＡＤＣ）であって、
前記ＡＤＣは、
入力スイッチと、
前記入力スイッチのオン状態において前記入力スイッチを通じて入力電圧信号を受け取るように構成された、２進重み付けコンデンサのアレイと、
前記入力スイッチと比べて前記各コンデンサの反対側で前記コンデンサのそれぞれ１つと直列に結合された複数のスイッチと
を備え、
前記スイッチは、それぞれ前記スイッチが各ＶDD信号に結合される第１スイッチング状態と、少なくともそれぞれ前記スイッチが接地に結合される第２スイッチング状態とを有するように構成され、
前記複数のスイッチのうち第１スイッチは、前記ＡＤＣのディジタル出力中の最上位ビット（ＭＳＢ）に対応するコンデンサに結合され、
前記ＡＤＣは、
前記コンデンサのアレイの前記入力スイッチ側からの電圧を受け取るように構成された第１入力と、ＶDD／２の電圧を受け取るように構成された第２入力とを有する比較器と、
前記比較器の出力に結合されるとともに、前記比較器からの出力に少なくとも一部基づいて、前記入力スイッチと前記複数のスイッチとを制御するように構成された逐次近似レジスタ（ＳＡＲ）と
を備え、
前記ＳＡＲが、前記入力電圧信号のアナログ−ディジタル変換の前に、前記ＭＳＢコンデンサに結合された前記第１スイッチをＶDDに結合するとともに、前記複数のスイッチのうち他のスイッチを接地に結合するように構成されることを特徴とするアナログ−ディジタル変換器。
【請求項２】
前記入力スイッチが、アナログ−ディジタル変換の前には、前記入力電圧を前記２進重み付けコンデンサのアレイに供給するため前記オン状態となるように構成されるとともに、アナログ−ディジタル変換時にはオフ状態となるように構成されることを特徴とする請求項１記載のアナログ−ディジタル変換器。
【請求項３】
アナログ−ディジタル変換の開始時に、前記ＭＳＢコンデンサに結合された前記第１スイッチは、ＶDD信号に結合されるように構成されるとともに、前記複数のスイッチうち他のスイッチは、接地に結合されるように構成されることを特徴とする請求項２記載のアナログ−ディジタル変換器。
【請求項４】
前記ＭＳＢコンデンサに結合された前記第１スイッチは、前記比較器が、前記コンデンサのアレイの前記入力スイッチ側からの電圧がＶDD／２より大きいと判定したことに応答して、前記入力電圧から約ＶDD／２を減じるため接地に結合されるように構成されるとともに、前記コンデンサのアレイの前記入力スイッチ側からの電圧がＶDD／２以下であることに応答して、ＶDDに結合されたままにするように構成されることを特徴とする請求項３記載のアナログ−ディジタル変換器。
【請求項５】
前記コンデンサのアレイの前記入力スイッチ側の電圧が、約０ボルトから約ＶDD／２ボルトまでの範囲内に低減されるように、前記入力電圧から約ＶDD／２を減じるため、前記ＭＳＢコンデンサに結合された第１スイッチが接地に結合されるように構成されることを特徴とする請求項４記載のアナログ−ディジタル変換器。
【請求項６】
レジスタ・シーケンスにおいて、前記複数のスイッチのうち次の下位ビット・コンデンサに結合された第２スイッチは、次いでＶDD信号に切り換えられるように構成されるとともに、前記第２スイッチは、前記比較器が、前記コンデンサのアレイの前記入力スイッチ側からの電圧がＶDD／２より大きいと判定したことに応答して、接地に切り換えられるように構成されるとともに、前記コンデンサのアレイの前記入力スイッチ側からの電圧がＶDD／２以下であることに応答して、ＶDDに結合されたままにするように構成されることを特徴とする請求項４または５記載のアナログ−ディジタル変換器。
【請求項７】
前記レジスタ・シーケンスが、前記ＭＳＢコンデンサに結合された第１スイッチから最下位ビット（ＬＳＢ）に対応するコンデンサに結合された第３スイッチまで、前記複数のスイッチのうちすべてのスイッチに連続して適用されるように構成されることを特徴とする請求項６記載のアナログ−ディジタル変換器。
【請求項８】
前記ＬＳＢコンデンサに結合された前記第３スイッチが前記レジスタ・シーケンスを受けた後、前記入力スイッチは、新しい入力信号を前記コンデンサのアレイに供給するように閉じられるように構成されることを特徴とする請求項７記載のアナログ−ディジタル変換器。
【請求項９】
前記入力スイッチが、サンプリング・スイッチとして実装されることを特徴とする請求項１に記載のアナログ−ディジタル変換器。
【請求項１０】
前記サンプリング・スイッチが、ｎおよびｐトランジスタ対を備えることを特徴とする請求項９記載のアナログ−ディジタル変換器。
【請求項１１】
前記入力スイッチが、前記ＡＤＣに結合された低雑音演算トランスコンダクタンス増幅器（ＬＮ−ＯＴＡ）の出力段階に実装されることを特徴とする請求項１に記載のアナログ−ディジタル変換器。
【請求項１２】
前記入力スイッチが、前記ＡＤＣに結合された前記ＬＮ−ＯＴＡの前記出力段階において、１対のスイッチ素子によって実装されることを特徴とする請求項１１記載のアナログ−ディジタル変換器。
【請求項１３】
アナログ−ディジタル変換器（ＡＤＣ）を備える電池駆動型電子装置であって、
前記ＡＤＣは、
入力スイッチと、
前記入力スイッチのオン状態において前記入力スイッチを通じて入力電圧信号を受け取るように構成された、２進重み付けコンデンサのアレイと、
前記入力スイッチと比べて前記各コンデンサの反対側で前記コンデンサのそれぞれ１つと直列に結合された複数のスイッチと
を備え、
前記スイッチは、それぞれ前記スイッチが各ＶDD信号に結合される第１スイッチング状態と、少なくともそれぞれ前記スイッチが接地に結合される第２スイッチング状態とを有するように構成され、
前記複数のスイッチのうち第１スイッチは、前記ＡＤＣのディジタル出力中の最上位ビット（ＭＳＢ）に対応するコンデンサに結合され、
前記ＡＤＣは、
前記コンデンサのアレイの前記入力スイッチ側からの電圧を受け取るように構成された第１入力と、ＶDD／２の電圧を受け取るように構成された第２入力とを有する比較器と、
前記比較器の出力に結合されるとともに、前記比較器からの出力に少なくとも一部基づいて、前記入力スイッチと前記複数のスイッチとを制御するように構成された逐次近似レジスタ（ＳＡＲ）と
を備え、
前記ＳＡＲが、前記入力電圧信号のアナログ−ディジタル変換の前に、前記ＭＳＢコンデンサに結合された前記第１スイッチをＶDDに結合するとともに、前記複数のスイッチのうち他のスイッチを接地に結合するように構成されることを特徴とする電池駆動型電子装置。
【請求項１４】
前記装置が、脳波図（ＥＥＧ）または心電図（ＥＣＧ）用の医療装置であることを特徴とする請求項１３記載の電池駆動型電子装置。
【請求項１５】
アナログ−ディジタル変換の方法であって、
前記方法は、
２進重み付けコンデンサのアレイによって、入力スイッチのオン状態において前記入力スイッチを通じて入力電圧信号を受け取るステップを備え、
前記コンデンサのアレイは、前記入力スイッチと比べて前記各コンデンサの反対側で複数のスイッチのそれぞれ１つと直列に結合され、
前記複数のスイッチのうち第１スイッチは、前記コンデンサのアレイのうち、前記アナログ−ディジタル変換のディジタル出力中の最上位ビット（ＭＳＢ）に対応するコンデンサに結合され、
前記方法は、
前記複数のスイッチおよび前記入力スイッチに結合された逐次近似レジスタ（ＳＡＲ）によって、前記入力電圧信号のアナログ−ディジタル変換の前に、前記ＭＳＢコンデンサに結合された前記第１スイッチをＶDDに切り替えるとともに、前記複数のスイッチのうち、下位ビット値に対応するコンデンサに結合された他のスイッチを接地に切り替えるステップと、
前記ＳＡＲ結合された比較器によって、前記コンデンサのアレイの前記入力スイッチ側からの第１電圧と、ＶDD／２の電圧に等しい第２電圧とを受け取るステップと、
前記比較器によって、前記第１電圧入力と第２電圧入力とを比較するステップと、
少なくとも部分的に前記比較に少なくとも基づいて、前記入力電圧信号をディジタル信号に変換するステップと
を備えることを特徴とする方法。
【請求項１６】
前記入力電圧信号のアナログ−ディジタル変換の前に、前記入力スイッチをオフ状態に切り替えるステップをさらに備えることを特徴とする請求項１５に記載の方法。
【請求項１７】
前記比較器が、前記コンデンサのアレイの前記入力スイッチ側からの電圧がＶDD／２より大きいと判定したことに応答して、前記複数のスイッチのうち前記ＭＳＢコンデンサに結合された第１スイッチを接地に切り替える、または前記コンデンサのアレイの前記入力スイッチ側からの電圧がＶDD／２以下であることに応答して、ＶDDに結合された前記第１スイッチを維持するステップをさらに備えることを特徴とする請求項１５に記載の方法。
【請求項１８】
前記複数のスイッチのうち、次の下位ビット・コンデンサに結合された第２スイッチをＶDDに切り替えるステップと、
前記コンデンサのアレイの前記入力スイッチ側からの電圧をＶDD／２と比較するステップと、
前記比較器が、前記コンデンサのアレイの前記入力スイッチ側からの電圧がＶDD／２より大きいと判定したことに応答して、前記第２スイッチを接地に切り換える、または前記コンデンサのアレイの前記入力スイッチ側からの電圧がＶDD／２以下であることに応答して、ＶDDに接合された前記第２スイッチを維持するステップと
を有するレジスタ・シーケンスを行うステップをさらに備えることを特徴とする請求項１５に記載の方法。
【請求項１９】
前記複数のスイッチのうち前記ＭＳＢコンデンサに結合された第１スイッチから、前記複数のスイッチのうち最下位ビット（ＬＳＢ）に対応するコンデンサに結合されたスイッチまで、前記複数のスイッチのうち前記コンデンサのアレイに結合されたすべてのスイッチに対して、前記レジスタ・シーケンスを繰り返すステップをさらに備えることを特徴とする請求項１８に記載の方法。
【請求項２０】
前記入力電圧信号のアナログ−ディジタル変換が終了した後、新しい入力電圧信号をサンプリングするために前記入力スイッチを前記オン状態に切り替えるステップをさらに備えることを特徴とする請求項１５に記載の方法。
【請求項２１】
アナログ−ディジタル変換器（ＡＤＣ）であって、
前記ＡＤＣは、
入力スイッチのオン状態において前記入力スイッチを通じて入力電圧信号を受け取るための、２進重み付けコンデンサのアレイを有する手段を備え、
前記コンデンサのアレイは、前記入力スイッチと比べて前記各コンデンサの反対側で複数のスイッチのそれぞれ１つと直列に結合され、
前記ＡＤＣは、
前記入力電圧信号のアナログ−ディジタル変換の前に、前記複数のスイッチのうち前記ＡＤＣのデジィタル出力中の最上位ビット（ＭＳＢ）に対応するコンデンサに結合されたスイッチをＶDDに切り替えるとともに、前記複数のスイッチのうち下位ビット値に対応するコンデンサに結合された他のスイッチを接地に切り替えるための手段と、
前記コンデンサのアレイの前記入力スイッチ側からの第１電圧入力と、ＶDD／２の電圧と等しい第２入力とを受け取るための手段と
前記第１電圧入力と前記第２電圧入力とを比較するための手段と、
少なくとも部分的に前記比較に一部基づいて、前記入力電圧信号をディジタル信号に変換するための手段と
を備えることを特徴とするアナログ−ディジタル変換器。