(57)【要約】  自動的にゼロにされるように、緩衝された直接注入ピクセル(100)を操作することができる。この動作として、通常動作モードの間、光電流源(110)のバイアスを制御するために、増幅器(155)の出力で注入トランジスタ(112)のゲート電圧を制御し、増幅器の反転入力(−)がヌルキャパシタ(180)を介して注入トランジスタ(112)の入力に接続される。ヌル動作の間、ヌルキャパシタ(180)を増幅器の出力に直接接続するために第１スイッチ(175)を閉じる。ヌル動作の間、注入トランジスタの入力をバイアス電圧(VDIbias)に直接結合するために、第２スイッチ(170)を閉じ、ヌルキャパシタ(180)に増幅器の出力とバイアス電圧との間の差を記憶させる。ヌル動作の後、第１及び第２のスイッチを開くことにより、ヌルキャパシタに記憶された電圧を反転入力へと供給する。
2022500973.tif 000002
【特許請求の範囲】
【請求項１】
光電流源；
読出回路；及び
緩衝された直接注入積分ネットワーク；
を含むピクセルであって、
前記ネットワークが、
前記光電流源に結合された入力ノード；
前記入力ノードに結合された注入トランジスタ；
前記注入トランジスタと基準電圧との間に結合された積分キャパシタ；
第１入力及び第２入力並びに出力を有する増幅器であり、前記出力は、前記注入トランジスタのゲート及び前記第１入力に結合されている、増幅器；
前記入力ノードと前記第２入力との間に結合されているヌルキャパシタ；及び
ダイオードバイアス電圧と前記入力ノードとの間に結合された第１ヌルスイッチと、前記第２入力と前記出力との間に結合された第２ヌルスイッチとを含む２つのヌルスイッチ；
を含み、
前記２つのヌルスイッチは、通常動作中は開であり、前記積分キャパシタ上で電荷が収集されないヌル期間中は閉である、
ピクセル。
【請求項２】
前記増幅器が共通ソース増幅器である、請求項１に記載のピクセル。
【請求項３】
前記第１入力は正入力であり、前記第２入力は反転入力である、請求項２に記載のピクセル。
【請求項４】
前記ダイオードバイアス電圧は、他のピクセルの光電流源に印加されるグローバル電圧である、請求項１に記載のピクセル。
【請求項５】
前記積分キャパシタと並列に結合されたリセットスイッチをさらに含む、請求項１に記載のピクセル。
【請求項６】
緩衝された直接注入ピクセルを動作させる方法であって：
通常動作モードの間、光電流源のバイアスを制御するために、増幅器の出力で注入トランジスタのゲート電圧を制御するステップであり、前記増幅器の反転入力がヌルキャパシタを介して前記注入トランジスタの入力に接続されている、ステップ；
ヌル動作の間、前記ヌルキャパシタを前記増幅器の前記出力に直接接続するために、第１スイッチを閉じるステップ；
前記ヌル動作の間に、前記注入トランジスタの前記入力をバイアス電圧に直接結合して、ヌルキャパシタに前記増幅器の前記出力と前記バイアス電圧との間の差を記憶させるために、第２スイッチを閉じるステップ；及び
ヌル動作の後に、前記第１スイッチ及び前記第２スイッチを開くことにより、ヌルキャパシタに記憶された電圧を前記反転入力に供給するステップ；
を含む方法。
【請求項７】
前記増幅器が共通ソース増幅器である、請求項６に記載の方法。
【請求項８】
前記出力が、前記増幅器の非反転入力に接続されている、請求項６に記載の方法。
【請求項９】
前記バイアス電圧は、他のピクセルの光電流源に印加されるグローバル電圧である、請求項６に記載の方法。
【請求項１０】
さらに、積分キャパシタをリセットするステップを含む請求項６記載の方法。
【請求項１１】
前記ヌル動作は、前記積分キャパシタがリセットされている間に行われる、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、デジタルピクセルイメージャ、特に、２つのブルーム記憶キャパシタを含むデジタルピクセル回路に関する。
【発明の概要】
【発明が解決しようとする課題】
【０００２】
従来のアナログイメージャ、特に赤外線イメージャでは、検出器ダイオードからの光電流が、その検出器ダイオードに結合されたウェルキャパシタによって集積され、次にビデオフレーム毎に、ウェルキャパシタの電圧又は電荷は、下流のアナログ−デジタル変換器（ADC）に転送され、ここで、電圧は、バイナリ値に変換される。ピクセルサイズは縮小し続け、ウェルキャパシタのピクセル面積に対する比は、不釣り合い的に、より縮小する。同時に、有効ウェルキャパシタンスを増加させることによって実現できる信号対雑音比（SNR）の増加に対する消費者の要求がある。
【０００３】
ピクセル内ADCイメージャが、ピクセルサイズの減少に関連するこの問題に対処するために使用される。特に、ピクセル内ADCイメージングは、ピクセルのサイズが減少し続けるにつれて、赤外イメージング及び他の用途のための光電荷容量を改善する。良好なピクセル内ADC設計が、検出器ダイオードからの利用可能な光電荷のほぼ全てを記憶することができ、かくして、SNRを理論的限界に近いものに改善する。ピクセル内ADC回路のための集積化の一般的な方法が、比較的小さなキャパシタ上に電荷を蓄積し、閾値をトリップし、次いでリセットされる量子化アナログフロントエンド回路を使用する。このパターンは、より多くの光電流が積分されるにつれて繰り返される。
【０００４】
ピクセル内ADC回路の１つのタイプは、直接注入（DI）トランジスタを用いる。このような回路では、フォトダイオードからの電荷が積分キャパシタ上に蓄積される。一般に、電荷は読出時間まで蓄積される。その（読出）時間に達すると、積分キャパシタに蓄積された電荷が読出回路へと供給される。そのような回路は、積分してから読み出すか、或いは回路を積分している間に読み出すかのいずれかである。
【０００５】
フォトダイオードからの電流の流れの制御は、注入トランジスタによって制御される。注入トランジスタのゲートはバイアス電圧に結合される。この電圧のレベルは、当業者によって選択することができ、一部はフォトダイオードを逆バイアスに保つために使用される。
【０００６】
別のタイプのピクセル内回路は、バイアス電圧が、注入トランジスタのゲート電圧に負のフィードバックを与える増幅器によって制御されるような注入トランジスタを利用する。このようなピクセル内回路は、緩衝（された）直接注入（buffered direct injection, BDI）回路又はセルと呼ばれる。BDIピクセルは、一般に、高束領域（areas with high flux）を含む高ダイナミックレンジシーンに対するフォトダイオードのバイアス降下（de-biasing）を防止するために使用される。すなわち、増幅器は、光電流とは無関係に、フォトダイオードの反転バイアス（reverse bias）を一定に保つことができる。
【課題を解決するための手段】
【０００７】
一実施形態に従って、ピクセルが開示される。ピクセルは、光電流源、読出回路、及びバッファ付き直接注入積分ネットワークを含む。ネットワークは、光電流源に結合された入力ノードと、入力ノードに結合された注入トランジスタと、注入トランジスタと基準電圧との間に結合された積分キャパシタと、第１入力、第２入力及び出力とを有する増幅器であり、出力が注入トランジスタのゲートと第１入力とに結合されている増幅器と、入力ノードと第２入力との間に結合されているヌルキャパシタと、ダイオードバイアス電圧と入力ノードとの間に結合された第１ヌルスイッチと、第２入力と出力との間に結合された第２ヌルスイッチとを含む２つのヌルスイッチとを含む。２つのヌルスイッチは、通常動作中は開であり、積分キャパシタ上で電荷が収集されないヌル期間中は閉である。
【０００８】
任意の先行実施形態によるピクセルにおいて、増幅器は共通ソース増幅器（common source amplifier）である。
【０００９】
任意の先行実施形態によるピクセルにおいて、第１の入力は正入力であり、第２入力は反転入力である。
【００１０】
任意の先行実施形態によるピクセルにおいて、ダイオードバイアス電圧は、他のピクセルの光電流源に印加されるグローバル（global）電圧である。
【００１１】
任意の先行実施形態によるピクセルにおいて、ネットワークは、積分キャパシタと並列に結合されたリセットスイッチをさらに含む。
【００１２】
上述のピクセルのいずれも、焦点面アレイのようなシステムで利用することができる。例えば、一実施形態では、本明細書に開示されるようなピクセルを複数含む焦点面又は他のアレイが開示される。
【００１３】
また、緩衝された直接注入ピクセルを動作させる方法も開示されている。この方法は、通常動作モードの間、光電流源のバイアスを制御するために、増幅器の出力で注入トランジスタのゲート電圧を制御するステップであり、増幅器の反転入力がヌルキャパシタを介して注入トランジスタの入力に接続されているステップと、ヌル動作の間、ヌルキャパシタを増幅器の出力に直接接続するために第１スイッチを閉じるステップと、ヌル動作の間、注入トランジスタの入力をバイアス電圧に直接結合して、ヌルキャパシタに増幅器の出力とバイアス電圧との間の差を記憶させるために第２スイッチを閉じるステップと、ヌル動作の後、第１スイッチ及び第２スイッチを開くことにより、ヌルキャパシタに記憶された電圧を反転入力へと供給するステップとを含む。
【００１４】
任意の従来の実施形態による方法において、増幅器は共通ソース増幅器である。
【００１５】
従来の任意の実施形態による方法において、出力は、増幅器の非反転入力に接続される。
【００１６】
任意の従来の実施形態による方法において、バイアス電圧は、他のピクセルの光電流源に印加されるグローバル電圧である。
【００１７】
任意の従来の実施形態による方法において、前記方法は、積分キャパシタをリセットするステップをさらに含む。
【００１８】
従来のいずれかの実施形態による方法では、積分キャパシタがリセットされている間に、ヌル動作が行われる。
【００１９】
追加の特徴及び利点は、本発明の技術によって実現される。本発明の他の実施形態及び態様は、本明細書に詳細に記載されており、請求項に係る発明の一部とみなされる。
【００２０】
本開示をより完全に理解するために、添付の図面及び詳細な説明に関連して、以下の図面の簡単な説明を参照する。ここで、同様の参照番号は同様の部材を表す。
【図面の簡単な説明】
【００２１】
【図１】通常動作中の一実施形態に従ったBDIセルを示す概略図である。
【図２】自動ヌル位相の間の図１のBDIセルを示す概略図である。
【発明を実施するための形態】
【００２２】
典型的なBDIピクセルでは、追加的な増幅器が必要とされるため、有効電力消費（active power consumption）及びセル面積の両方が増加する。加えて、増幅器入力トランジスタ対におけるプロセス不整合及び１/fノイズは、フォトダイオード上のバイアス誤差へと直接変換される。
【００２３】
理想的には、増幅器及びDIトランジスタは、DI電圧（例えば、バイアス電圧）を調整し、それがグローバル（global）DIバイアス電圧に等しくなるようにする。しかしながら、空間的制約のために、増幅器ループは、光電流と共にフォトダイオードの逆方向バイアス電圧が変化するにつれて、このことが確実に起こるようにするのに十分な開ループ利得を有しないことがある。これは、増幅器の増幅誤差によるものである。このような誤差は、増幅器においてより大きなトランジスタを使用することによって解決することができるが、空間的に制限された状況においては、これは実行可能な解決策ではない。
【００２４】
さらに、必要とされる逆バイアスは、ピクセルごとに変化し、そのため、ピクセルのアレイ全体にわたって、応答及び暗電流における不均一性が存在し得る。さらに、感知される色を切り替える場合、同じ色に対する最後の調整の「メモリ」は存在せず、BDIループは、２つの色の間で完全に定着（settle）しなければならない。また、正しく動作するために、増幅器は差動入力増幅器である。
【００２５】
図１は、一実施形態に従ったBDIピクセル１００を示し、フォトダイオード１１０と緩衝された直接注入積分ネットワーク（buffered direct injection integration network）とを含む。BDI積分ネットワークは、入力ノード１１４、注入トランジスタ１１２、積分キャパシタ１１５、増幅器１５５、リセットスイッチ１３０、第１ヌルスイッチ１７０及び第２ヌルスイッチ１７５、並びにヌルキャパシタ１８０を含むことができる。フォトダイオード１１０からの電荷は、積分キャパシタ１１５上に蓄積される。一般に、電荷は読出時間まで蓄積される。その（読出）時間に達すると、積分キャパシタ１１５に記憶された電荷は、読出１５０として概略的に示されている読出回路に供給される。次いで、キャパシタ１１５は、リセット信号１２５の受信により、リセットスイッチ１３０を閉じることによってリセットすることができる。
【００２６】
フォトダイオード１１０からの電流の流れの制御は、注入トランジスタ１１２によって制御される。注入トランジスタ１１２のゲートは、注入トランジスタのバイアス電圧Vtに結合される。この電圧のレベルは、当業者によって選択することができ、部分的には、ノード１１４の電圧がダイオード供給電圧Vddより低い状態である、フォトダイオード１１０の逆バイアス状態を保つために使用される。
【００２７】
動作時には、Vtの値は増幅器１５５によって設定される。増幅器１５５は、一実施形態では、共通ソース増幅器である。増幅器１５５の正（非反転）入力は、図１に示すように増幅器１５５の出力に接続することができる。このような共通ソース増幅器は、従来技術で使用されていた差動増幅器よりも単純である。
【００２８】
増幅器１５５からの反転利得は、フィードバックを提供し、異なる光電流レベルで検出器バイアス（ノード１１４での）をより良好に制御する。特に、光電流が増加すると、注入トランジスタ１１２の入力インピーダンスは、一定の検出器バイアスを維持するために減少する。
【００２９】
図１の回路はまた、ヌルスイッチ１７０及び１７５を含む。増幅器１５５の負入力（反転）は、ヌルキャパシタ（nulling capacitor）１８０を介してノード１１４に接続される。通常動作の間、ヌルスイッチ１７０及び１７５は、図１に示すように開かれている。
【００３０】
ピクセル・リセット又は積分後読出ピクセルの読出位相の間のような非積分期間の間、回路１００は自動的にヌル化され得る。これは、ヌルスイッチ１７０及び１７５の両方を閉じることによって達成することができる。このような構成が図２に示されている。
【００３１】
自動ヌルの間、VDIbiasは、フォトダイオード１１０（例えば、ノード１１４）に直接結合される。このことにより、ノード１１４の電圧はVDIbiasと等しくなり、増幅器１５５の出力はVdd−Vtとなる。一実施形態では、VDIbiasは、行又は列レベル増幅器によって提供され得る。
【００３２】
より詳細には、VDIbiasとVddとの差は、フォトダイオード１１０の意図されたターゲット逆バイアスである。増幅器１５５の負の入力と出力とを接続することにより、注入トランジスタ１１２をディスエーブルにするであろう基準レベルと共に、増幅器１５５を単一性利得モード（unity gain mode）にする。そのようにして、ヌルキャパシタ１８０は、次に、VDIbiasと増幅器１５５の出力（Vt）との間の差分で充電される。このレベルは、増幅器１５５によって導入されたエラーを表す。
【００３３】
次の積分フェーズの間に、スイッチ１７０、１７５は再び開かれる。このことにより、ヌルキャパシタ１８０が増幅器１５５のフィードバックループ内に配置される。これにより、フォトダイオード１１０は、フォトダイオード１１０にVDIbiasを印加する必要なく、VDIbiasでバイアスされる。
【００３４】
要約すると、自動的にゼロにされるように、緩衝された直接注入ピクセル(100)を操作することができる。この動作として、通常動作モードの間、光電流源(110)のバイアスを制御するために、増幅器(155)の出力で注入トランジスタ(112)のゲート電圧を制御し、増幅器の反転入力(−)がヌルキャパシタ(180)を介して注入トランジスタ(112)の入力に接続される。ヌル動作の間、ヌルキャパシタ(180)を増幅器の出力に直接接続するために第１スイッチ(175)を閉じる。ヌル動作の間、注入トランジスタの入力をバイアス電圧(VDIbias)に直接結合するために、第２スイッチ(170)を閉じ、ヌルキャパシタ(180)に増幅器の出力とバイアス電圧との間の差を記憶させる。ヌル動作の後、第１及び第２のスイッチを開くことにより、ヌルキャパシタに記憶された電圧を反転入力へと供給する。
【００３５】
特許請求の範囲に記載した機能要素に加え全ての手段又はステップの対応する構造、材料、行為等は、特許請求の範囲に規定された他の構成要件との結合において当該機能を発揮する任意の構造、材料又は行為を含むものである。本発明の説明は、説明及び説明の目的で提示されてきたが、開示された形態の本発明を網羅的に又は限定することを意図したものではない。本発明の範囲及び精神から逸脱することなく、当業者には多くの修正及び変形が明らかであろう。実施形態は、本発明の原理及び実際の用途を最もよく説明し、当業者が、意図される特定の用途に適した種々の修正を施した種々の実施形態について本発明を理解することを可能にするために選択され、説明された。
【００３６】
本発明の好ましい実施形態を説明してきたが、当業者には、現在及び将来とも、本開示の範囲内にある種々の改善及び強化を行うことができることが理解されるであろう。
【図１】
2022500973.tif 000003
【図２】
2022500973.tif 000004
【国際調査報告】
2022500973.tif 000005
2022500973.tif 000006