【事件の表示】
　特願２０１６−　７５８０５「半導体装置」拒絶査定不服審判事件〔平成２８年１０月２０日出願公開，特開２０１６−１８４７３９，請求項の数（２）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２２年１１月３日（優先権主張　平成２１年１１月６日。以下「本願優先日」という。）に出願した特願２０１０−２４６９４１号の一部を，平成２６年８月２７日に新たに特許出願した特願２０１４−１７２７２９号の一部を，さらに，平成２８年４月５日に新たな特許出願としたものであって，その手続の経緯は，概略，以下のとおりである。
平成２８年　４月１２日：上申書
平成２９年　２月　９日：拒絶理由通知（起案日）
平成２９年　３月３０日：意見書
平成２９年　３月３０日：手続補正書
平成２９年　８月　１日：拒絶査定（起案日）（以下「原査定」という。）
平成２９年１１月　１日：手続補正書
平成２９年１１月　１日：審判請求
平成３０年　２月　５日：上申書
平成３０年１１月２１日：拒絶理由通知（起案日）
平成３１年　１月１８日：意見書
平成３１年　１月１８日：手続補正書（以下，この手続補正書による手続補正を「本件補正」という。）
第２　原査定の概要
　原査定の概要は次のとおりである。
　本願請求項１ないし４に係る発明は，本願優先日前に頒布された以下の引用文献ＡないしＤに基づいて，本願優先日前にその発明の属する技術の分野における通常の知識を有する者（以下「当業者」という。）が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
Ａ．特開２００９−４７３３号公報
Ｂ．特開２００７−１２３８６１号公報
Ｃ．特開２００８−２８１９８８号公報
Ｄ．特開２００６−５１１６号公報
第３　当審拒絶理由の概要
　平成３０年１１月２１日付け拒絶理由通知（以下「当審拒絶理由」という。）の概要は次のとおりである。
１　この出願は，請求項１および２に係る特許請求の範囲の記載が，特許法第３６条第６項第１号に規定する要件を満たしていない。
２　この出願は，請求項１および２に係る特許請求の範囲の記載が，特許法第３６条第６項第２号に規定する要件を満たしていない。
３　本願請求項１および２に係る発明は，本願優先日前に頒布された以下の引用文献１および２に記載され又は電気通信回線を通じて公衆に利用可能となった発明に基づいて，本願優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
１.特開２００９−４７３３号公報（拒絶査定時の引用文献Ａ）
２.国際公開第２００９／０３４９５３号
第４　本願発明
　本願請求項１，２に係る発明（以下，それぞれ「本願発明１」，「本願発明２」という。）は，平成３１年１月１８日付けの手続補正書で補正された特許請求の範囲の請求項１，２に記載された事項により特定される発明であり，本願発明１，２は以下のとおりの発明である。
「【請求項１】
　第１のトランジスタと，
　第２のトランジスタと，を有し，
　前記第１のトランジスタは，
　　第１の導電膜と，
　　前記第１の導電膜上の，第１の酸化物半導体層と，
　　前記第１の酸化物半導体層上の，第２の導電膜と，を有し，
　前記第２のトランジスタは，
　　第３の導電膜と，
　　前記第３の導電膜上の，第２の酸化物半導体層と，
　　前記第２の酸化物半導体層上の，第４の導電膜と，を有し，
　前記第１の酸化物半導体層は，第１の結晶領域を有し，
　　前記第１の結晶領域は，前記第１の酸化物半導体層の表面に設けられ，
　前記第２の酸化物半導体層は，第２の結晶領域を有し，
　　前記第２の結晶領域は，前記第２の酸化物半導体層の表面に設けられ，
　前記第１の導電膜は，前記第１の酸化物半導体層のチャネル形成領域と重なり，第１のゲート電極として機能する領域を有し，
　前記第２の導電膜は，前記第１の酸化物半導体層のチャネル形成領域と重なり，第２のゲート電極として機能する領域を有し，
　前記第３の導電膜は，前記第２の酸化物半導体層のチャネル形成領域と重なり，第３のゲート電極として機能する領域を有し，
　前記第４の導電膜は，前記第２の酸化物半導体層のチャネル形成領域と重なり，第４のゲート電極として機能する領域を有し，
　前記第１の導電膜と前記第２の導電膜とに与えられる電圧により，前記第１のトランジスタの閾値を制御することができ，
　前記第３の導電膜と前記第４の導電膜とに与えられる電圧により，前記第２のトランジスタの閾値を制御することができ，
　前記第１のトランジスタのソース又はドレインの一方は，第１の配線と電気的に接続され，
　前記第１のトランジスタのソース又はドレインの他方は，前記第２のトランジスタのソース又はドレインの一方と電気的に接続され，
　前記第２のトランジスタのソース又はドレインの他方は，第２の配線と電気的に接続され，
　前記第１のトランジスタの前記第２のゲート電極は，前記第１のトランジスタのソース又はドレインの他方と電気的に接続され，
　前記第２のトランジスタの前記第４のゲート電極に，信号が入力され，
　前記第２のトランジスタのソース又はドレインの一方から，信号が出力され，
　前記第１の配線は，前記第２の配線より高い電位を有することを特徴とする半導体装置。
【請求項２】
　第１のトランジスタと，
　第２のトランジスタと，を有し，
　前記第１のトランジスタは，
　　第１の導電膜と，
　　前記第１の導電膜上の，第１の酸化物半導体層と，
　　前記第１の酸化物半導体層上の，第２の導電膜と，を有し，
　前記第２のトランジスタは，
　　第３の導電膜と，
　　前記第３の導電膜上の，第２の酸化物半導体層と，
　　前記第２の酸化物半導体層上の，第４の導電膜と，を有し，
　前記第１の酸化物半導体層は，Ｉｎと，Ｇａと，Ｚｎと，を有し，
　前記第１の酸化物半導体層は，第１の結晶領域を有し，
　　前記第１の結晶領域は，前記第１の酸化物半導体層の表面に設けられ，
　前記第２の酸化物半導体層は，Ｉｎと，Ｇａと，Ｚｎと，を有し，
　前記第２の酸化物半導体層は，第２の結晶領域を有し，
　　前記第２の結晶領域は，前記第２の酸化物半導体層の表面に設けられ，
　前記第１の導電膜は，前記第１の酸化物半導体層のチャネル形成領域と重なり，第１のゲート電極として機能する領域を有し，
　前記第２の導電膜は，前記第１の酸化物半導体層のチャネル形成領域と重なり，第２のゲート電極として機能する領域を有し，
　前記第３の導電膜は，前記第２の酸化物半導体層のチャネル形成領域と重なり，第３のゲート電極として機能する領域を有し，
　前記第４の導電膜は，前記第２の酸化物半導体層のチャネル形成領域と重なり，第４のゲート電極として機能する領域を有し，
　前記第１の導電膜と前記第２の導電膜とに与えられる電圧により，前記第１のトランジスタの閾値を制御することができ，
　前記第３の導電膜と前記第４の導電膜とに与えられる電圧により，前記第２のトランジスタの閾値を制御することができ，
　前記第１のトランジスタのソース又はドレインの一方は，第１の配線と電気的に接続され，
　前記第１のトランジスタのソース又はドレインの他方は，前記第２のトランジスタのソース又はドレインの一方と電気的に接続され，
　前記第２のトランジスタのソース又はドレインの他方は，第２の配線と電気的に接続され，
　前記第１のトランジスタの前記第２のゲート電極は，前記第１のトランジスタのソース又はドレインの他方と電気的に接続され，
　前記第２のトランジスタの前記第４のゲート電極に，信号が入力され，
　前記第２のトランジスタのソース又はドレインの一方から，信号が出力され，
　前記第１の配線は，前記第２の配線より高い電位を有することを特徴とする半導体装置。」
第５　引用文献，引用発明等
１　引用文献１について
（１）引用文献１の記載
　当審拒絶理由に引用された引用文献１（特開２００９−４７３３号公報，平成２１年１月８日出願公開）には，図面とともに次の事項が記載されている（下線は当審で付した。以下，同じ。）。
「【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は，酸化物半導体層をチャネル層とする薄膜トランジスタからなるインバータに関する。また，本発明はそれを含む集積回路に関する。」
「【発明の開示】
【発明が解決しようとする課題】
【００１１】
　特許文献１に記載の方法では，下記２つの理由によりＴＦＴデジタル回路を安価に作製することは困難である。第１に，特許文献１で開示されているＴＦＴはＬＴＰＳ  ＴＦＴである。すなわち，マザーガラス基板を大型化してもＥＬＡ装置の大型化に伴うコスト増が伴うため，基板の大型化による製造コストメリットが小さい。第２に，特許文献１の方法で得られるＴＦＴ閾値電圧の変化量は小さく，Ｅ／Ｄインバータが有効に動作しない。このため特許文献１で開示されているインバータはＣＭＯＳ構成となり，他の構成と比べてフォトリソグラフィー工程が複雑で高コストになる。
【課題を解決するための手段】
【００１２】
　本発明は上記課題を解決することを目的とするものである。その骨子は，同一基板上に形成され，チャネル層がＩｎ，Ｇａ，Ｚｎから選択される少なくとも１つの元素を含む酸化物半導体からなるインバータの作製方法であって，前記インバータは複数の薄膜トランジスタを有するエンハンスメント−ディプリーション（Ｅ／Ｄ）インバータであり，前記チャネル層の膜厚が互いに異なる第１のトランジスタと第２のトランジスタと，を形成する工程と，前記第１および第２のトランジスタのチャネル層のうち，少なくとも１つを熱処理する熱処理工程と，を含むことを特徴とするものである。」
「【発明の効果】
【００１５】
　本発明によれば，
同一基板上に閾値の異なる酸化物半導体薄膜トランジスタを，酸化物半導体薄膜トランジスタの特性を利用して比較的容易に作製することができる。例えばその特性とは，チャネル層膜厚の差によって閾値電圧に差が生じる特性と，チャネル層の加熱処理条件の差によって閾値電圧に差が生じる特性である。いずれの特性を利用しても，閾値電圧の差は十分に大きくすることができ，Ｅ／Ｄインバータが有効に動作する
「【発明を実施するための最良の形態】
【００１６】
　本発明によって作製できるＥ／Ｄインバータの回路図を図１に示す。エンハンスメント型（Ｅ型）ＴＦＴとディプリーション型（Ｄ型）ＴＦＴが１つずつ用いられている。電源電圧はＶｄｄ−ＧＮＤ間電位差として外部より供給されている。Ｄ型ＴＦＴのソース電極とＥ型ＴＦＴのドレイン電極は互いに接続されており，Ｄ型ＴＦＴのゲート電極はＤ型ＴＦＴのソース電極と接続されている。また，Ｄ型ＴＦＴのドレイン電極を電源電圧Ｖｄｄに接続し，Ｅ型ＴＦＴのソース電極を接地し，Ｅ型ＴＦＴのゲート電極を入力，Ｅ型ＴＦＴのドレイン電極を出力とする。
＜＜途中省略＞＞
【００２２】
　本発明におけるＥ型・Ｄ型ＴＦＴの１つの定義を，簡単のためにｎチャネルＴＦＴを例にとって説明する。Ｖｇｓ＝０においてＩｄｓが十分に小さく，ＴＦＴがオフ状態とみなせるＴＦＴをエンハンスメント型（Ｅ型）ＴＦＴと呼ぶ。逆に，ｎチャネルＴＦＴにおいてＶｇｓ＝０で有限のＩｄｓをもち，ＴＦＴをオフするために逆バイアスとして負のＶｇｓを印加しなければならないものをディプリーション型（Ｄ型）ＴＦＴと呼ぶ。このＥ型とＤ型の定義は，ＴＦＴオフ領域からＶｇｓを増加したときにＩｄｓが増加に転じるＶｇｓを立ち上がり電圧（Ｖｏｎ）とし，Ｖｏｎが正のＴＦＴと負のＴＦＴとをそれぞれＥ型・Ｄ型と定義することと同値である。また上記の定義の代わりに，Ｖｔｈが実質的に正のＴＦＴをＥ型，実質的に負のＴＦＴをＤ型とそれぞれ定義することもできる。
【００２３】
　以上はｎチャネルＴＦＴを用いて説明したが，上記と同様に，ｐチャネルＴＦＴにおいてもＥ型・Ｄ型に関する種々の定義が考えられる。
【００２４】
　以下では，Ｖｔｈが基本的に正のｎチャネルＴＦＴをＥ型・実質的に負のｎチャネルＴＦＴをＤ型とそれぞれ定義する。ただし，正のｎチャネルＴＦＴを２つ用いる場合も，両Ｖｔｈに大きな差がある場合は，片方のＴＦＴをＥ型ではなくＤ型として扱いインバータを構成することもできる。
【００２５】
　（第１の実施形態）
　本発明の第１の実施形態によるインバータの断面図の一部を図３に示す。
【００２６】
　
基板１００上に第１のＴＦＴ９０１および第２のＴＦＴ９０２が作製されている
【００２７】
　
第１のＴＦＴ９０１は第１のゲート電極２０１，絶縁膜３００，第１のチャネル層４０１，第１のドレイン電極５０１，第１のソース電極６０１を含む
【００２８】
　
第２のＴＦＴ９０２は第２のゲート電極２０２，絶縁膜３００，第２のチャネル層４０２，第２のドレイン電極５０２，第２のソース電極６０２を含む
【００２９】
　ここでは，第１のＴＦＴ９０１および第２のＴＦＴ９０２においてゲート絶縁膜３００を一体としたが，ＴＦＴごとに別なものであってもよい。
【００３０】
　
第１のソース電極６０１と第２のドレイン電極５０２は互いに接続されている。また第１のゲート電極２０１は，不図示の配線により第１のソース電極６０１と接続されている
【００３１】
　
第１のドレイン電極５０１を電源電圧Ｖ
ｄｄ
に接続し，第２のソース電極６０２を接地すると，第２のゲート電極２０２を入力，第２のドレイン電極５０２を出力とするＥ／Ｄインバータとなる
【００３２】
　つまり，一方のトランジスタである第１のトランジスタがＤ型となり，他方のトランジスタである第２のトランジスタがＥ型として動作する。
【００３３】
　
第１のチャネル層４０１は第２のチャネル層４０２よりも厚い。このように互いに厚さが異なるチャネル層を作製した後，任意の製造工程において全体を一括して加熱処理する。このプロセスの結果，第１のＴＦＴ９０１と第２のＴＦＴ９０２のＶ
ｔｈ
が異なる値となる
【００３４】
　チャネル層４０１および４０２の膜厚を調整するために，チャネル層４０１およびチャネル層４０２となる酸化物半導体からなる共通の堆積膜を形成した後に，ドライエッチング又はウェットエッチングを施せばよい。このようにエッチングを利用すれば，チャネル層の成膜が１回で済むので製造コストが低くなる。
【００３５】
　また，リフトオフも利用できる。すなわち，第２のチャネル層４０２であるＥ型チャネ
ル層に相当する厚さのチャネル層を全面にわたって作製した後，Ｅ型チャネル層上部にフォトレジストを塗布し，再びチャネル層の成膜を行うことでも膜厚制御が可能である。全体を有機溶媒で濯げば２種の厚さを有するチャネル層が基板上に得られる。この場合，チャネル層ごとの膜厚制御性が高く好ましい。」
「【００５６】
　さらに，本発明によるインバータに用いられるＴＦＴを構成する材料について詳しく説明する。
【００５７】
　・
チャネル層
　
チャネル層には酸化物半導体材料が用いられる。具体的には，ＺｎＯ，Ｉｎ
２
Ｏ
３
，Ｇａ
２
Ｏ
３
等，およびこれらの混晶や非晶質固溶体など（Ｉｎ−Ｚｎ−Ｏ，Ｉｎ−Ｇａ−Ｚｎ−Ｏなど）を用いることができる。つまり，Ｉｎ，Ｇａ，Ｚｎから選択される少なくとも１つの元素を含む酸化物半導体を用いることができる
【００５８】
　特に，Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜をスパッタリング法により，ＴＦＴのチャネル層として形成すれば，電界効果移動度が十分に大きなトランジスタを作製することができる。この場合，チャネル層となる材料の成膜温度が低いため，プラスチックなどの可撓性基板上に発光装置を作製することができる。
【００５９】
　
更に，Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜において，少なくとも一部を非晶質とすることが望ましい
（２）　引用発明
　上記記載から，引用文献１には，次の発明（以下「引用発明」という。）が記載されているものと認められる。
「基板１００上に第１のＴＦＴ９０１および第２のＴＦＴ９０２が作製され，
第１のＴＦＴ９０１は第１のゲート電極２０１，絶縁膜３００，第１のチャネル層４０１，第１のドレイン電極５０１，第１のソース電極６０１を含み，
第２のＴＦＴ９０２は第２のゲート電極２０２，絶縁膜３００，第２のチャネル層４０２，第２のドレイン電極５０２，第２のソース電極６０２を含み，
第１のソース電極６０１と第２のドレイン電極５０２は互いに接続され，また第１のゲート電極２０１は，配線により第１のソース電極６０１と接続され，
第１のドレイン電極５０１を電源電圧Ｖｄｄに接続し，第２のソース電極６０２を接地することで構成される，
第２のゲート電極２０２を入力，第２のドレイン電極５０２を出力とするＥ／Ｄインバータであって，
ここで第１のチャネル層４０１は第２のチャネル層４０２よりも厚く，互いに厚さが異なるチャネル層を作製した後，任意の製造工程において全体を一括して加熱処理する結果，第１のＴＦＴ９０１と第２のＴＦＴ９０２のＶｔｈが異なる値となっており，
また，チャネル層にはＩｎ，Ｇａ，Ｚｎから選択される少なくとも１つの元素を含む酸化物半導体を用いることができ，更に，少なくとも一部を非晶質とすることが望ましいこと，
を特徴とするＥ／Ｄインバータ。」
２　引用文献２について
　当審拒絶理由に引用された引用文献２（国際公開第２００９／０３４９５３号，２００９年（平成２１年）３月１９日国際公開）には，図面とともに以下の記載がある。
「技術分野
【０００１】　本発明は，薄膜トランジスタに関する。さらに詳しくは結晶質層および非晶質層を積層してなる酸化物半導体膜を含む薄膜トランジスタに関する。
背景技術
＜＜途中省略＞＞
【０００６】　また，非晶質酸化物半導体薄膜は非晶質であるため，ＰＡＮに代表されるエッチング液等に対する耐薬品性が低いため半導体膜上の金属配線がウェットエッチングできない，および屈折率が大きく多層膜の透過率が低下しやすい欠点があった。
また，非晶質酸化物半導体薄膜は非晶質であるため，雰囲気ガス中の酸素や水等を吸着して，電気特性が変化し，次工程の雰囲気ガスを厳密に管理しないと特性のバラツキが発生したり，歩留まりが低下するおそれもあった
＜＜途中省略＞＞
【０００８】　
本発明の目的は，酸素分圧等の周囲の雰囲気の影響を防止でき，安定した半導体特性を示す薄膜トランジスタを提供することである
「発明を実施するための最良の形態
【００１２】　以下，本発明の薄膜トランジスタを図面を参照して説明する。
　図１は，
結晶質層および非晶質層を積層してなる酸化物半導体膜を含む本発明の薄膜トランジスタ
　薄膜トランジスタ１は，基板１０および絶縁膜３０の間にゲート電極２０を挟持しており，
ゲート絶縁膜３０上には非晶質層４２および結晶質層４４が積層してなる酸化物半導体膜４０が活性層として積層されている
　尚，図１の薄膜トランジスタ１はいわゆるチャンネルエッチ型薄膜トランジスタである。
【００１３】　本発明の薄膜トランジスタ１において，
活性層である酸化物半導体膜４０は，非晶質層４２および結晶質層４４が積層した構造を有する
酸化物半導体膜４０が結晶質層４４を有することにより，酸素分圧等の周囲の雰囲気の影響を防止でき，薄膜トランジスタ１の安定性を向上させることができる
　上記記載からみて，引用文献２には，「非晶質酸化物半導体薄膜が非晶質であると，雰囲気ガス中の酸素や水等を吸着して，電気特性が変化し，次工程の雰囲気ガスを厳密に管理しないと特性のバラツキが発生したり，歩留まりが低下するおそれもあるという課題に鑑み，このような周囲の雰囲気の影響を防止でき，安定した半導体特性を示す薄膜トランジスタを提供するために，薄膜トランジスタ１の活性層として，ゲート絶縁膜３０上に非晶質層４２および結晶質層４４が積層してなる酸化物半導体膜４０を有する」という技術的事項が記載されていると認められる。
３　その他の引用文献
（１）引用文献Ｂ
　拒絶査定に引用された引用文献Ｂ（特開２００７−１２３８６１号公報，平成１９年５月１７日出願公開）には，図面とともに以下の記載がある。
「【００７２】
（実施の形態３）
　本発明の実施の形態について，図４，図５を用いて説明する。本実施の形態は，チャネル保護型の薄膜トランジスタを有する半導体装置の例である。
＜＜途中省略＞＞
【００７４】
　基板４００上に導電膜４０１を形成する。導電膜４０１は，所望の形状に加工されゲート電極となる。
＜＜途中省略＞＞
【００７６】
　導電膜４０１上にフォトリソグラフィ工程を用いてレジストからなるマスクを形成し，マスクを用いて導電膜４０１を所望の形状に加工してゲート電極４０２を形成する（図４（Ｂ）参照）。
【００７７】
次いで，ゲート電極４０２上にゲート絶縁膜４０３ａ，ゲート絶縁膜４０３ｂを形成し２層の積層構造とする。
＜＜途中省略＞＞
【００８１】
　酸化物半導体膜４０４は，１族元素，１３族元素，１４族元素，１５族元素又は１７族元素等のうち一種，又は複数種の不純物元素が添加されたＺｎＯの非晶質（アモルファス）状態，多結晶状態又は非晶質状態と多結晶状態が混在する微結晶（マイクロクリスタルとも呼ばれる。）状態のもの，又は何も不純物元素が添加されていないものを用いることができる。また，ＩｎＧａＯ３（ＺｎＯ）５，酸化マグネシウム亜鉛（ＭｇｘＺｎ１−ｘＯ）又は酸化カドミウム亜鉛（ＣｄｘＺｎ１−ｘＯ），酸化カドミウム（ＣｄＯ），Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物半導体（ａ−ＩＧＺＯ）のうちいずれかを用いることができる。
＜＜途中省略＞＞
【００８３】
　次いで，基板４００表面又は裏面よりＬＲＴＡ法を用いて酸化物半導体膜４０４の加熱を行う（図４（Ｄ））。
＜＜途中省略＞＞
【００８４】
　ＬＲＴＡを行うことにより短時間で選択的にゲート電極４０２が加熱され，その加熱された熱によりゲート電極４０２の周辺に形成された点線で示す領域４３４において結晶性が向上した第１の酸化物半導体領域が形成される。一方，点線で示す領域４３４以外の領域４２４では，ランプ光の吸収が少ないため，ほとんど加熱されずに済み，第１の酸化物半導体領域と結晶性の異なる第２の酸化物半導体領域が形成される（図４（Ｅ））。したがって，ゲート電極４０２が形成されている領域のみ選択的に加熱され，その他の領域は加熱されないため基板４００のシュリンクや撓みを抑制することができる。なお，ＬＲＴＡの出力を上げて基板表面よりランプ加熱を行うことにより，直接酸化物半導体膜の表面近傍の結晶性を改善させてもよい。また，ランプ光の波長，ゲート電極の反射率および酸化物半導体膜の膜厚を調節することにより，基板表面からランプ加熱を行う際，ゲート電極で反射したランプ光が酸化物半導体膜のゲート絶縁膜４０３ｂ側の表面付近で吸収され，ゲート電極と重なる酸化物半導体膜のゲート絶縁膜４０３ｂ側の表面付近が優先的に結晶化するようにしてもよい。また，基板にガラス基板を用いる場合，ランプ光は可視光から赤外光領域を利用する。この波長領域の光はガラス基板に吸収されにくいため，ガラス基板が加熱されるのを最小限に抑えることができる。なお，ランプ加熱は複数回行ってもよい。複数回行うことにより，基板温度の上昇を抑えつつゲート電極の加熱時間を稼ぐことができる。
＜＜途中省略＞＞
【００９６】
　以上の工程で，チャネル部の半導体層がエッチングされないボトムゲート型（逆スタガ型ともいう。）の薄膜トランジスタを作製することが出来る。なお，本実施形態では，ボトムゲート型のＴＦＴを作製したが，基板上に設けられた酸化物半導体膜上にゲート絶縁膜を介して形成したゲート電極をＬＲＴＡで加熱して，少なくとも酸化物半導体膜のチャネル形成領域の結晶性を改善できるのであればトップゲート型ＴＦＴであってもよい。
【００９７】
　本実施形態は，実施形態１，２と適宜組み合わせることができる。」
（２）引用文献Ｃ
　拒絶査定に引用された引用文献Ｃ（特開２００８−２８１９８８号公報，平成２０年１１月２０日出願公開）には，図面とともに以下の記載がある。
「【００８３】
　（電界効果型トランジスタ）
　本実施の形態においては，電界効果型トランジスタの半導体層に関してはＩｎ−Ｚｎ−Ｏ系又はこれにＧａを加えた系の半導体を用いることが好ましい。
＜＜途中省略＞＞
【００８５】
　本発明者の知見によれば，半導体層にＩｎ−Ｇａ−Ｚｎ−Ｏ系の半導体を用いる場合，一度熱処理を行った温度までは，膜内部の水分が脱離し難いという特徴がある。
＜＜途中省略＞＞
【００８９】
　したがって，Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体膜からの水分の脱離量を熱処理によりコントロールすることができる。有機層の形成プロセス中のＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体膜からの水分脱離量を減少させたい場合は，有機層の形成前にＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体膜の熱処理を行うことで半導体層から水分を脱離させておく。水分を脱離させる熱処理条件は，有機層の形成プロセスにおいて用いられるプロセス温度よりも高い温度を用いることで，Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体膜からの水分脱離を効果的に抑制することができる。
【００９０】
　熱処理温度が高ければ高いほど，Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体膜からの脱離量は低減できるが，Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体膜の膜質の変化やキャリア濃度の変化も伴うため，３００℃程度までが好ましい熱処理温度である。
＜＜途中省略＞＞
【００９８】
　半導体層の形成にはスパッタリング法やパルスレーザー蒸着法が適しているが，生産性に有利な各種スパッタリング法がより好ましい。また，この半導体層と基板の間には適宜，バッファ層を挿入することも有効である。」
（３）引用文献Ｄ
　拒絶査定に引用された引用文献Ｄ（特開２００６−５１１６号公報，平成１８年１月５日出願公開）には，図面とともに以下の記載がある。
「【００２２】
　図１−（ａ），（ｂ）は，それぞれ，本発明の実施形態にかかるＴＦＴ素子の構造を示す拡大平面図および拡大断面図である。
　図示されるように，メタルマスクを介したＥＢ（Electron Beam）蒸着により形成されたＡｌ等の金属からなるゲート電極１１を覆うように，市販のガラス基板１０上に，ＰＥ−ＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）により２５０℃の処理温度にて成膜された窒化シリコン等からなるゲート絶縁膜１２が形成されている。このゲート絶縁膜１２上に，後述するように，対向ターゲット方式の反応性ＤＣマグネトロンスパッタ法により，メタルマスクを介して略６０Å／ｍｉｎの成膜速度にて成膜された，略１０００Åの厚さを有する酸化亜鉛（ＺｎＯ）チャネル層（活性層）１３が成膜形成されている。このＺｎＯ活性層１３を介して対向するソース／ドレイン電極１４が，メタルマスクを介したＡｌ等の金属のＥＢ蒸着により形成されて，ボトムゲート構造のＺｎＯ−ＴＦＴ（Thin Film Transistor）素子１が製造される。ここで，ＳＤ電極間隔Ｌは，１００μｍであり，ＳＤ電極幅Ｗは，１．５ｍｍである。
【００２３】
　図２に，半導体パラメータアナライザを用いて測定されたＴＦＴ素子１のＯＮ／ＯＦＦ特性の一例を示す。ＳＤ電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は，３×１０７以上であった。なお，図示されるように，ゲート電圧Ｖｇが印加されない時（Ｖｇ＝０Ｖ）のＳＤ電極間のＯＦＦ電流は，測定器の検出感度５×１０−１５Ａ以下であった。ゲート電圧１０Ｖが印加された時（Ｖｇ＝１０Ｖ）のＳＤ電極間のＯＮ電流は，４×１０−８Ａであった。
【００２４】
　図３に，図２に示されるＴＦＴ素子のＯＮ／ＯＦＦ特性のヒステリシス曲線を示す。図示されるように，繰り返し測定では，ＳＤ電極間のＯＦＦ電流は，略５×１０−１３Ａであり，ＳＤ電極間のＯＮ電流は，８×１０−７Ａであった。
【００２５】
　図４に，ＸＲＤ（X-ray Diffraction）を用いて測定されたＴＦＴ素子のＺｎＯ活性層１３の回折スペクトルの一例を示す。図示されるように，このＺｎＯ活性層１３は，ｃ軸（００２）方向のピーク強度１５５５．６ｃｐｓ，半値幅（ＦＷＨＭ）０．４４により表される結晶性を有している。」
第６　対比・判断
１　本願発明１について
（１）対比
　本願発明１と，引用発明とを対比すると，以下のとおりとなる。
　ア　引用発明の「第１のチャネル層４０１」と「第２のチャネル層４０２」はそれぞれ，「Ｉｎ，Ｇａ，Ｚｎから選択される少なくとも１つの元素を含む酸化物半導体を用いることができ」るので，引用発明の「第１のＴＦＴ９０１」，「第２のＴＦＴ９０２」，「第１のゲート電極２０１」，「第１のチャネル層４０１」，「第２のゲート電極２０２」，「第２のチャネル層４０２」，「Ｅ／Ｄインバータ」は，それぞれ本願発明１の「第１のトランジスタ」，「第２のトランジスタ」，「第１の導電膜」，「第１の酸化物半導体層」，「第３の導電膜」，「第２の酸化物半導体層」，「半導体装置」に相当し，引用発明の「第１のゲート電極２０１」と「第２のゲート電極２０２」は，それぞれ「ゲート電極」であり，第１と第２の「チャネル層」と重なるものであるので，本願発明１の「前記第１の導電膜は，前記第１の酸化物半導体層のチャネル形成領域と重なり，第１のゲート電極として機能する領域を有し」，「前記第３の導電膜は，前記第２の酸化物半導体層のチャネル形成領域と重なり，第３のゲート電極として機能する領域を有」するという構成を満たす。
　イ　引用発明の「第１のＴＦＴ９０１」の「第１のドレイン電極５０１を電源電圧Ｖｄｄに接続」することは，本願発明１の「前記第１のトランジスタのソース又はドレインの一方は，第１の配線と電気的に接続され」ることに相当し，引用発明の「第１のＴＦＴ９０１」の「第１のソース電極６０１」と「第２のＴＦＴ９０２」の「第２のドレイン電極５０２は互いに接続され」ることは，本願発明１の「前記第１のトランジスタのソース又はドレインの他方は，前記第２のトランジスタのソース又はドレインの一方と電気的に接続され」ることに相当し，引用発明の「第２のＴＦＴ９０２」の「第２のソース電極６０２を接地すること」は，本願発明１の「前記第２のトランジスタのソース又はドレインの他方は，第２の配線と電気的に接続され」ることに相当し，引用発明の「第２のＴＦＴ９０２」の「第２のドレイン電極５０２を出力とする」ことは，本願発明１の「前記第２のトランジスタのソース又はドレインの一方から，信号が出力され」ることに相当し，引用発明の「電源電圧Ｖｄｄ」は「接地」すなわち接地電圧よりも高いことは明らかであるので，本願発明１の「前記第１の配線は，前記第２の配線より高い電位を有する」という構成を満たす。
　ウ　引用発明の「第１のＴＦＴ９０１」の「第１のゲート電極２０１は，配線により第１のソース電極６０１と接続され」ることは，本願発明１の「前記第１のトランジスタの前記第２のゲート電極は，前記第１のトランジスタのソース又はドレインの他方と電気的に接続され」ることと，「前記第１のトランジスタの」「ゲート電極は，前記第１のトランジスタのソース又はドレインの他方と電気的に接続され」る点で共通する。
　エ　引用発明の「第２のＴＦＴ９０２」の「第２のゲート電極２０２を入力」とすることは，本願発明１の「前記第２のトランジスタの前記第４のゲート電極に，信号が入力され」ることと，「前記第２のトランジスタの」「ゲート電極に，信号が入力され」る点で共通する。
　したがって，本願発明１と，引用発明とは，以下の点で一致し，相違する。
＜一致点＞
「第１のトランジスタと，
　第２のトランジスタと，を有し，
　前記第１のトランジスタは，
　　第１の導電膜と，
　　前記第１の導電膜上の，第１の酸化物半導体層と，を有し，
　前記第２のトランジスタは，
　　第３の導電膜と，
　　前記第３の導電膜上の，第２の酸化物半導体層と，を有し，
　前記第１の導電膜は，前記第１の酸化物半導体層のチャネル形成領域と重なり，第１のゲート電極として機能する領域を有し，
　前記第３の導電膜は，前記第２の酸化物半導体層のチャネル形成領域と重なり，第３のゲート電極として機能する領域を有し，
　前記第１のトランジスタのソース又はドレインの一方は，第１の配線と電気的に接続され，
　前記第１のトランジスタのソース又はドレインの他方は，前記第２のトランジスタのソース又はドレインの一方と電気的に接続され，
　前記第２のトランジスタのソース又はドレインの他方は，第２の配線と電気的に接続され，
　前記第１のトランジスタのゲート電極は，前記第１のトランジスタのソース又はドレインの他方と電気的に接続され，
　前記第２のトランジスタのゲート電極に，信号が入力され，
　前記第２のトランジスタのソース又はドレインの一方から，信号が出力され，
　前記第１の配線は，前記第２の配線より高い電位を有することを特徴とする半導体装置。」
＜相違点＞
・相違点１：本願発明１は，「第１の酸化物半導体層のチャネル形成領域と重なり，第２のゲート電極として機能する領域を有」する「第１の酸化物半導体層上の，第２の導電膜と」，「第２の酸化物半導体層のチャネル形成領域と重なり，第４のゲート電極として機能する領域を有」する「第２の酸化物半導体層上の，第４の導電膜と，を有し」，「前記第１の導電膜と前記第２の導電膜とに与えられる電圧により，前記第１のトランジスタの閾値を制御することができ，前記第３の導電膜と前記第４の導電膜とに与えられる電圧により，前記第２のトランジスタの閾値を制御することができ」るのに対して，引用発明においては，第１と第２のチャネル層上にゲート電極として機能する導電膜を有しておらず，第１ないし第４の導電膜に電圧を与えることで，第１と第２のトランジスタの閾値を制御してはいない点。
・相違点２：本願発明１は，「第１の酸化物半導体層は，第１の結晶領域を有し，前記第１の結晶領域は，前記第１の酸化物半導体層の表面に設けられ」，「第２の酸化物半導体層は，第２の結晶領域を有し，前記第２の結晶領域は，前記第２の酸化物半導体層の表面に設けられ」ているのに対して，引用発明においては，チャネル層が，そのような「結晶領域」を有してはいない点。
・相違点３：本願発明１は，「第１のトランジスタのソース又はドレインの他方と電気的に接続され」る「第１のトランジスタの」「ゲート電極」として，「第１の酸化物半導体層上の」「第２のゲート電極」であり，かつ，「信号が入力され」る「第２のトランジスタの」「ゲート電極」として「第２の酸化物半導体層上の」「第４のゲート電極」であるのに対して，引用発明においては，チャネル層上のゲート電極と接続してはいない点。
（２）相違点についての判断
　上記相違点について，判断する。
・相違点１について
　事案に鑑み，上記相違点１について，まず検討をする。
　ア　引用文献１においては，その段落【００１５】に「本発明によれば，同一基板上に閾値の異なる酸化物半導体薄膜トランジスタを，酸化物半導体薄膜トランジスタの特性を利用して比較的容易に作製することができる。例えばその特性とは，チャネル層膜厚の差によって閾値電圧に差が生じる特性と，チャネル層の加熱処理条件の差によって閾値電圧に差が生じる特性である。いずれの特性を利用しても，閾値電圧の差は十分に大きくすることができ，Ｅ／Ｄインバータが有効に動作する。」と発明の効果が記載されている。
　イ　すなわち「チャネル層膜厚の差によって閾値電圧に差が生じる特性と，チャネル層の加熱処理条件の差によって閾値電圧に差が生じる特性」という
「酸化物半導体薄膜トランジスタの特性」を利用すること
同一基板上に閾値の異なる酸化物半導体薄膜トランジスタを
比較的容易に作製することができる
　ウ　そうすると，本願発明１のように，「第１の酸化物半導体層のチャネル形成領域と重なり，第２のゲート電極として機能する領域を有」する「第１の酸化物半導体層上の，第２の導電膜と」，「第２の酸化物半導体層のチャネル形成領域と重なり，第４のゲート電極として機能する領域を有」する「第２の酸化物半導体層上の，第４の導電膜と，を有」するように構成を変更し，トランジスタをデュアルゲート構造として，その二つのゲート電極の電圧を制御することで，トランジスタの閾値を制御すること，すなわち「
酸化物半導体膜を作り分けずに
「酸化物半導体薄膜トランジスタの特性」を利用しない構成
同一基板上に閾値の異なる酸化物半導体薄膜トランジスタを
比較的容易に作製することができる
　エ　すなわち，引用発明において，トランジスタを本願発明１のようなデュアルゲート構造に設計変更することに阻害要因が存在すると言える。
　また，引用文献２や，引用文献ＢないしＤの記載を検討しても，上記技術的事項が周知な設計変更とも認められない。
　オ　してみれば，引用発明において，本願発明１のように「第１の酸化物半導体層のチャネル形成領域と重なり，第２のゲート電極として機能する領域を有」する「第１の酸化物半導体層上の，第２の導電膜と」，「第２の酸化物半導体層のチャネル形成領域と重なり，第４のゲート電極として機能する領域を有」する「第２の酸化物半導体層上の，第４の導電膜と，を有し」，「前記第１の導電膜と前記第２の導電膜とに与えられる電圧により，前記第１のトランジスタの閾値を制御することができ，前記第３の導電膜と前記第４の導電膜とに与えられる電圧により，前記第２のトランジスタの閾値を制御することができ」るようにすることは，当業者が容易になし得たこととはいえない。
　カ　そして，本願発明１は，上記相違点１に係る構成を備えることによって，本願の発明の詳細な説明に記載された，「酸化物半導体層のチャネル形成領域の上下に絶縁膜を介して一対の電極層を配置する４端子構造のトランジスタを２つ用いてインバータ回路を構成できる。デュアルゲート構造の第１の電極層と第４の電極層を用いてトランジスタの閾値を制御することで，
酸化物半導体膜を作り分けずにエンハンスメント型トランジスタとデプレッション型トランジスタを同一基板上に作製できるため作製工程が簡便である
　したがって，本願発明１は，相違点２，３についての判断をするまでもなく，引用発明，引用文献２，ＢないしＤに記載された技術的事項に基づいて，当業者が容易に発明できたものであるとはいえない。
２　本願発明２について
　本願の請求項２は，請求項１に「前記第１の酸化物半導体層は，Ｉｎと，Ｇａと，Ｚｎと，を有し」，「前記第２の酸化物半導体層は，Ｉｎと，Ｇａと，Ｚｎと，を有」するという発明特定事項を追加したものであって，本願発明１の発明特定事項を全て含むから，本願発明２もまた，本願発明１と同じ理由により，引用発明，引用文献２，ＢないしＤに記載された技術的事項に基づいて，当業者が容易に発明できたものであるとはいえない。
第７　当審拒絶理由について
１　特許法第３６条第６項第１号（サポート要件）について
　当審では，当審拒絶理由において特許請求の範囲の請求項１および２の記載が，明細書のサポート要件に適合しない旨の拒絶の理由を通知しているが，本件補正により，この拒絶の理由は解消した。
２　特許法第３６条第６項第２号（発明の明確性要件）について
　当審では，当審拒絶理由において，特許請求の範囲の請求項１および２の記載において，各種「導電膜」と各種「電極」との対応関係が不明確である旨の拒絶の理由を通知しているが，本件補正により，この拒絶の理由は解消した。
３　特許法第２９条第２項（進歩性）について
　当審では，当審拒絶理由において，本願請求項１および２に係る発明は，本願優先日前に頒布された引用文献１および２（上記第５）に記載され又は電気通信回線を通じて公衆に利用可能となった発明に基づいて，本願優先日前に当業者が容易に発明をすることができたものである旨の拒絶の理由を通知しているが，上記第５，６にて検討したように，本件補正により，この拒絶の理由は解消した。
第８　原査定についての判断
　原査定は，請求項１ないし４について，上記引用文献Ａ（引用文献１）および引用文献ＢないしＤに基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができないというものである。
　しかしながら，本件補正後の請求項１，２はそれぞれ，上記にて検討したように，引用文献１および，引用文献２，ＢないしＤに記載された技術的事項に基づいて，当業者が容易に発明できたものであるとはいえないものであるので，本願発明１および２は，上記引用文献ＡないしＤに基づいて，当業者が容易に発明をすることができたものであったとは認められない。
　したがって，原査定を維持することはできない。
第９　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。