【手続補正書】
【提出日】平成22年6月4日(2010.6.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
システムであって、
複数のＰＣＩ  Ｅｘｐｒｅｓｓ階層を含み、各階層が関連するルート・コントローラを有し、各階層が関連するクラスタ・ポートを有し、さらに、
各階層の前記クラスタ・ポートに結合されたＰＣＩ  Ｅｘｐｒｅｓｓスイッチを含み、
各階層の前記クラスタ・ポートが、前記スイッチを介した第１階層による前記複数の階層の任意の他の階層内のコンポーネントへの制御されたアクセスを可能にし、
各階層の前記クラスタ・ポートが前記システムのＰＣＩ  Ｅｘｐｒｅｓｓ空間をパーティショニングして、前記空間の第１部分を前記各階層内で使用して前記各階層内のローカル・コンポーネントを参照し、前記空間の第２部分を前記各階層内で使用して前記複数の階層の他の階層内のリモート・コンポーネントを参照する、システム。
【請求項２】
各階層の前記クラスタ・ポートがさらに、
前記ＰＣＩ  Ｅｘｐｒｅｓｓ空間のメモリ・アドレスをマッピングするメモリ・アドレス・マッピング要素を含み、前記マッピング要素が、前記クラスタ・ポートを含む前記第１階層のローカル・コンポーネントに関連するアドレスと別の階層のリモート・コンポーネントのアドレスとの間でメモリ・アドレスを変換するように動作可能である、請求項１に記載のシステム。
【請求項３】
前記メモリ・アドレス・トランスレータが、メモリ・アドレスの指定された上位アドレス・ビットに非０値を有する前記ＰＣＩ  Ｅｘｐｒｅｓｓ空間のセグメントに各階層を関連付けるように適合され、
前記メモリ・アドレス・トランスレータが、前記指定された上位アドレス・ビットに０値を有する前記ＰＣＩ  Ｅｘｐｒｅｓｓ空間のセグメントに前記第１階層のローカル・コンポーネントを関連付けるようにさらに適合される、請求項２に記載のシステム。
【請求項４】
各階層の前記クラスタ・ポートがさらに、
前記ＰＣＩ  Ｅｘｐｒｅｓｓ空間内のＰＣＩ  ＥｘｐｒｅｓｓトランザクションＩＤを変換するコンフィギュレーション空間トランスレータを含み、前記トランスレータが、前記クラスタ・ポートを含む前記第１階層と別の階層との間で交換される前記トランザクションＩＤを変換するように動作可能である、請求項１に記載のシステム。
【請求項５】
前記システムが、前記トランザクションＩＤの１つまたは複数のフィールド内の複数のビットを予約するように適合され、
前記コンフィギュレーション空間トランスレータが、前記予約されるビット内の前記トランザクションＩＤのオリジナル・バス番号を保存するように適合され、
前記コンフィギュレーション空間トランスレータが、挿入するように適合される、請求項４に記載のシステム。
【請求項６】
前記システムが、前記トランザクションＩＤの前記１つまたは複数のフィールドから５ビットを予約するように適合される、請求項５に記載のシステム。
【請求項７】
前記システムが、前記トランザクションＩＤのバス番号フィールド内で３ビットを予約し、前記トランザクションＩＤのデバイス番号フィールド内で２ビットを予約し、および前記トランザクションＩＤのタグ・フィールド内で３ビットを予約するように適合される、請求項６に記載のシステム。
【請求項８】
ＰＣＩ  Ｅｘｐｒｅｓｓ階層内のクラスタ・ポートであって、
前記クラスタ・ポートをローカル階層に結合するＰＣＩ  Ｅｘｐｒｅｓｓスイッチへのローカル・インターフェースと、
前記クラスタ・ポートを１つまたは複数の他のＰＣＩ  Ｅｘｐｒｅｓｓ階層内のリモート・コンポーネントに結合するリモート・インターフェースと、
前記ローカル階層に関連するおよび前記他の階層に関連するＰＣＩ  Ｅｘｐｒｅｓｓコンフィギュレーション情報を格納するコンフィギュレーション・ストアと、
前記ローカル階層と前記他の階層のいずれかとの間でＰＣＩ  Ｅｘｐｒｅｓｓトランザクションを変換するトランスレータ要素とを含み、
前記クラスタ・ポートが、前記ローカル階層のコンポーネントと前記１つまたは複数の他の階層内のリモート・コンポーネントとの間の制御されたアクセスを可能にし、
前記クラスタ・ポートが、前記システムのＰＣＩ  Ｅｘｐｒｅｓｓ空間をパーティショニングするよう適合され、前記空間の第１部分を前記各階層内で使用してローカル階層内のローカル・コンポーネントを参照し、前記空間の第２部分を前記各階層内で使用して前記他の階層のうちのもう１つの中のリモート・コンポーネントを参照する、クラスタ・ポート。
【請求項９】
前記トランスレータ要素がさらに、
前記ＰＣＩ  Ｅｘｐｒｅｓｓ空間のメモリ・アドレスをマッピングするメモリ・アドレス・マッピング要素を含み、前記マッピング要素が、前記ローカル階層のローカル・コンポーネントに関連するアドレスと前記他の階層のリモート・コンポーネントのアドレスとの間でメモリ・アドレスを変換するように動作可能である、請求項８に記載のクラスタ・ポート。
【請求項１０】
前記メモリ・アドレス・トランスレータが、メモリ・アドレスの指定された上位アドレス・ビットに非０値を有する前記ＰＣＩ  Ｅｘｐｒｅｓｓ空間のセグメントに各他の階層を関連付けるように適合され、
前記メモリ・アドレス・トランスレータが、前記ローカル階層のローカル・コンポーネントを前記指定された上位アドレス・ビットに０値を有する前記ＰＣＩ  Ｅｘｐｒｅｓｓ空間のセグメントに関連付けるようにさらに適合される、請求項９に記載のクラスタ・ポート。
【請求項１１】
前記トランスレータ要素がさらに、
前記ＰＣＩ  Ｅｘｐｒｅｓｓ空間内のＰＣＩ  ＥｘｐｒｅｓｓトランザクションＩＤを変換するコンフィギュレーション空間トランスレータを含み、前記トランスレータが、前記ローカル階層と別の階層との間で交換される前記トランザクションＩＤを変換するように動作可能である、請求項８に記載のクラスタ・ポート。
【請求項１２】
前記クラスタ・ポートが、前記他の階層のうちの特定の階層を識別するために前記トランザクションＩＤの１つまたは複数のフィールド内の複数のビットを予約するように適合される、請求項１１に記載のクラスタ・ポート。
【請求項１３】
前記クラスタ・ポートが、前記トランザクションＩＤの前記１つまたは複数のフィールドから８ビットを予約するように適合される、請求項１２に記載のクラスタ・ポート。
【請求項１４】
前記クラスタ・ポートが、前記トランザクションＩＤのバス番号フィールド内で３ビットを予約し、前記トランザクションＩＤのデバイス番号フィールド内で２ビットを予約し、および前記トランザクションＩＤのタグ・フィールド内で３ビットを予約するように適合される、請求項１３に記載のクラスタ・ポート。
【請求項１５】
複数のＰＣＩ  Ｅｘｐｒｅｓｓ階層を提供することを含み、各階層が関連するルート・コントローラを有し、各階層が関連するクラスタ・ポートを有し、さらに、
各階層の前記クラスタ・ポートに結合されるＰＣＩ  Ｅｘｐｒｅｓｓスイッチを提供し、
他の階層の他のコンポーネントによる前記各階層の選択されたコンポーネントへのアクセスを可能にするために各階層の前記クラスタ・ポートを構成し、
第１階層からその対応するクラスタ・ポートを介して別の階層のコンポーネントにアクセスする、方法。
【請求項１６】
前記構成することが、
前記複数の階層の各階層のＰＣＩ  Ｅｘｐｒｅｓｓ空間をパーティショニングして、前記空間の第１部分を前記各階層内で使用して前記各階層内のローカル・コンポーネントを参照し、前記空間の第２部分を前記各階層内で使用して前記複数の階層の他の階層内のリモート・コンポーネントを参照すること、をさらに含む、請求項１５に記載の方法。
【請求項１７】
前記アクセスすることが、
前記クラスタ・ポートを含む前記第１階層のローカル・コンポーネントに関連するアドレスと別の階層のリモート・コンポーネントのアドレスとの間でメモリ・アドレスを変換することによって、前記ＰＣＩ  Ｅｘｐｒｅｓｓ空間のメモリ・アドレスをマッピングするように前記クラスタ・ポートを動作させること、をさらに含む、請求項１６に記載の方法。
【請求項１８】
前記アクセスすることが、
前記クラスタ・ポートを含む前記第１階層と別の階層との間で交換されるＰＣＩ  ＥｘｐｒｅｓｓトランザクションＩＤを変換するように前記クラスタ・ポートを動作させること、をさらに含む、請求項１６に記載の方法。
【請求項１９】
前記構成することが、
前記複数の階層のそれぞれを、そのローカル階層内のコンポーネントにアクセスするように初期化し、
前記パーティショニングするステップによって定義される前記第１部分および前記第２部分に従って前記各階層の前記クラスタ・ポートを初期化し、
前記パーティショニングするステップによって定義される前記第１部分および前記第２部分に従って前記ＰＣＩ  Ｅｘｐｒｅｓｓスイッチを初期化する、ことをさらに含む、請求項１６に記載の方法。
【請求項２０】
前記複数の階層のうちの１つの階層をスーパーバイザリ階層として指定することをさらに含み、
前記ＰＣＩ  Ｅｘｐｒｅｓｓスイッチを初期化することが、前記スーパーバイザリ階層の動作によって実行される、請求項１９に記載の方法。