(57)【要約】【課題】目的の周波数からずれた周波数のクロックをクロックの供給先に与える危険性の少ない、クロック生成装置を提供する。【解決手段】各クロック供給部１０，２０に、水晶発振器であるＶＣＸＯ１１，２１を目的の周波数で発振させるために設定された基準値と基準値が設定された時を示す設定時情報とを記憶するメモリ１４，２４と、ＶＣＸＯ１１，２１の生成するクロックを他のクロック供給部のＶＣＸＯの出力するクロックに同期させる同期手段とをそれぞれ備える。メモリ１４，２４の記憶内容に基づき、最も設定時情報が新しいＶＣＸＯを選別し、その選別したＶＣＸＯを基準値に基づいて発振させて目的の周波数のクロックを生成させる。他のＶＣＸＯには、選別したＶＣＸＯの生成したクロックに同期したクロックを生成させる。【選択図】図１
2012227922.tif 000002
【特許請求の範囲】
【請求項１】
内蔵する水晶発振器を発振させてクロックをそれぞれ生成する複数のクロック供給部を備えるクロック生成装置であって、
前記各クロック供給部に、前記内蔵する水晶発振器を目的の周波数で発振させるために設定された基準値と該基準値が設定された時を示す設定時情報とを記憶する記憶手段と、該内蔵する水晶発振器の生成するクロックを他のクロック供給部に内蔵されている水晶発振器の生成するクロックに同期させる同期手段とをそれぞれ備え、
前記複数のクロック供給部の水晶発振器のうち、最も前記設定時情報が新しい水晶発振器を前記複数のクロック供給部の記憶手段の記憶内容から選別する選別手段と、
前記最も設定時情報が新しい水晶発振器を内蔵するクロック供給部を現用系とし、該現用系の水晶発振器を該現用系の記憶手段に記憶されている前記基準値に基づいて発振させて目的の周波数のクロックを生成させる基準クロック生成手段と、
前記現用系以外のクロック供給部を予備系とし、該予備系の水晶発振器の生成するクロックを、前記同期手段により、前記現用系の水晶発振器の生成するクロックに同期させる予備系クロック処理手段と、
を備えることを特徴とするクロック生成装置。
【請求項２】
前記予備系クロック処理手段が前記予備系の水晶発振器の生成するクロックを前記現用系の水晶発振器の生成するクロックに同期させた場合に、その時点で予備系の水晶発振器が発振している周波数で該予備系の水晶発振器を発振させるための基準値で、当該予備系の記憶手段に記憶されていた前記基準値を更新する基準値更新手段と、
前記予備系クロック処理手段が前記予備系の水晶発振器の生成するクロックを前記現用系の水晶発振器の生成するクロックに同期させた場合に、当該予備系のの記憶手段に記憶されている前記設定時情報を、前記現用系の前記記憶手段に記憶されている設定時情報に更新する設定時情報更新手段と、
を備えることを特徴とする請求項１に記載のクロック生成装置。
【請求項３】
前記現用系のクロック供給部の水晶発振器の発振するクロックを選択して、クロックの供給先であるシステムに出力するクロック選択手段を備えることを特徴とする請求項１又は２に記載のクロック生成装置。
【請求項４】
発振してクロックをそれぞれ生成する複数の水晶発振器について、各水晶発振器を目的の周波数で発振させるための基準値と該基準値を設定した時を示す設定時情報とを記憶する記憶処理と、
前記設定時情報が最新の前記水晶発振器を選別し、該選別した水晶発振器を前記基準値に基づいて発振させて前記目的の周波数のクロックを生成させる基準クロック生成処理と、
前記選別した水晶発振器以外の水晶発振器の生成するクロックを、前記選別した水晶発振器の生成するクロックに同期させる予備クロック処理と、
を含むことを特徴とするクロック生成方法。
【請求項５】
前記予備クロック処理により、前記選別した水晶発振器以外の水晶発振器の生成するクロックを前記選別した水晶発振器の生成するクロックに同期させた場合に、その時点で前記選別した水晶発振器以外の水晶発振器が発振している周波数で該選別した水晶発振器以外の水晶発振器を発振させるための基準値で、前記記憶処理で記憶された該選別した水晶発振器以外の水晶発振器の基準値を更新する基準値更新処理と、
前記予備クロック処理により、前記選別した水晶発振器以外の水晶発振器の生成するクロックを前記選別した水晶発振器の生成するクロックに同期させた場合に、前記記憶処理で記憶された該選別した水晶発振器以外の水晶発振器の前記設定時情報を、該記憶処理で記憶された前記選別した水晶発振器の設定時情報に更新する設定時情報更新処理と、
を含むことを特徴とする請求項４に記載のクロック生成方法。
【請求項６】
前記選別した水晶発振器の生成するクロックを選択し、クロックの供給先のシステムに出力する処理を含むことを特徴とする請求項４又は５に記載のクロック生成方法。
【請求項７】
コンピュータに、
発振してクロックをそれぞれ生成する複数の水晶発振器について、各水晶発振器を目的の周波数で発振させるための基準値と該基準値を設定した時を示す設定時情報とを記憶し、該記憶内容に基づき、前記設定時情報が最新の前記水晶発振器を選別し、該選別した水晶発振器を前記基準値に基づいて発振させて前記目的の周波数のクロックを生成させる基準クロック生成処理と、
前記選別した水晶発振器以外の水晶発振器の生成するクロックを、前記選別した水晶発振器の生成するクロックに同期させる予備クロック処理と、
を実行させることを特徴とするプログラム。
【請求項８】
コンピュータに、
さらに、前記予備クロック処理により、前記選別した水晶発振器以外の水晶発振器の生成するクロックを前記選別した水晶発振器の生成するクロックに同期させた場合に、その時点で前記選別した水晶発振器以外の水晶発振器が発振している周波数で該選別した水晶発振器以外の水晶発振器を発振させるための基準値で、前記記憶処理で記憶された該選別した水晶発振器以外の水晶発振器の基準値を更新する基準値更新処理と、
前記予備クロック処理により、前記選別した水晶発振器以外の水晶発振器の生成するクロックを前記選別した水晶発振器の生成するクロックに同期させた場合に、前記記憶処理で記憶された該選別した水晶発振器以外の水晶発振器の前記設定時情報を、該記憶処理で記憶された前記選別した水晶発振器の設定時情報に更新する設定時情報更新処理と、
を実行させることを特徴とする請求項７に記載のプログラム。
【請求項９】
前記選別した水晶発振器の生成するクロックを選択し、クロックの供給先のシステムに出力する処理を実行させることを特徴とする請求項７又は８に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック生成装置、クロック生成方法及びプログラムに関する。
【背景技術】
【０００２】
安定したクロックを生成するクロック生成装置には、特許文献１に示されるように、現用系回路と予備系回路とが冗長構成となるように接続され、現用系回路に障害が発生したときに予備系回路に切り替えることを可能にしている。
【０００３】
特許文献１のクロック生成装置の現用系回路及び予備系回路は、電圧制御水晶発振器（以下、ＶＣＸＯという）をそれぞれ備えている。ＶＣＸＯの発振周波数は、ＶＣＸＯに与える制御電圧によって制御される。現用系回路が自回路のＶＣＸＯに基準値の制御電圧を与えて発振させて第１の基準クロックを供給する。予備系回路は、自回路のＶＣＸＯを発振させて、第１の基準クロックに位相同期させた第２の基準クロックを供給する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２１２６５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＶＣＸＯでは、制御電圧に対する発振周波数の特性が経年変化する。例えば、１０，０００，０００Ｈｚで発振するようにＶＣＸＯに与える制御電圧を調整し、その制御電圧をＶＣＸＯに印加し続けても、１年後には、発振周波数が９，９９９，９９９．８〜１０，０００，０００．２Ｈｚの範囲内のいずれかの周波数になる。６年後には、発振周波数が、９，９９９，９９９．６〜１０，０００，０００．４Ｈｚの範囲内のいずれかの周波数になる。
【０００６】
そのため、特許文献１のクロック生成装置では、現用系回路のＶＣＸＯの発振周波数に基づいて第１の基準クロック及び第２の基準クロックを生成するので、現用系回路のＶＣＸＯに経年片変化があれば、目的の周波数から許容を越えてずれた周波数のクロックをクロックの供給先のシステムに対して供給してしまうおそれがあった。
【０００７】
本発明は、以上のような現状に鑑みてなされた発明であり、目的の周波数からずれた周波数のクロックをクロックの供給先に与える危険性が少ない、クロック生成装置、クロック生成方法及びプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の第１の観点に係るクロック生成装置は、
内蔵する水晶発振器を発振させてクロックをそれぞれ生成する複数のクロック供給部を備えるクロック生成装置であって、
前記各クロック供給部に、前記内蔵する水晶発振器を目的の周波数で発振させるために設定された基準値と該基準値が設定された時を示す設定時情報とを記憶する記憶手段と、該内蔵する水晶発振器の生成するクロックを他のクロック供給部に内蔵されている水晶発振器の生成するクロックに同期させる同期手段とをそれぞれ備え、
前記複数のクロック供給部の水晶発振器のうち、最も前記設定時情報が新しい水晶発振器を前記複数のクロック供給部の記憶手段の記憶内容から選別する選別手段と、
前記最も設定時情報が新しい水晶発振器を内蔵するクロック供給部を現用系とし、該現用系の水晶発振器を該現用系の記憶手段に記憶されている前記基準値に基づいて発振させて目的の周波数のクロックを生成させる基準クロック生成手段と、
前記現用系以外のクロック供給部を予備系とし、該予備系の水晶発振器の生成するクロックを、前記同期手段により、前記現用系の水晶発振器の生成するクロックに同期させる予備系クロック処理手段と、
を備えることを特徴とする。
【０００９】
上記目的を達成するために、本発明の第２の観点に係るクロック生成方法は、
発振してクロックをそれぞれ生成する複数の水晶発振器について、各水晶発振器を目的の周波数で発振させるための基準値と該基準値を設定した時を示す設定時情報とを記憶する記憶処理と、
前記設定時情報が最新の前記水晶発振器を選別し、該選別した水晶発振器を前記基準値に基づいて発振させて前記目的の周波数のクロックを生成させる基準クロック生成処理と、
前記選別した水晶発振器以外の水晶発振器の生成するクロックを、前記選別した水晶発振器の生成するクロックに同期させる予備クロック処理と、
を含むことを特徴とする。
【００１０】
上記目的を達成するために、本発明の第３の観点に係るプログラムは、
コンピュータに、
発振してクロックをそれぞれ生成する複数の水晶発振器について、各水晶発振器を目的の周波数で発振させるための基準値と該基準値を設定した時を示す設定時情報とを記憶し、該記憶内容に基づき、前記設定時情報が最新の前記水晶発振器を選別し、該選別した水晶発振器を前記基準値に基づいて発振させて前記目的の周波数のクロックを生成させる基準クロック生成処理と、
前記選別した水晶発振器以外の水晶発振器の生成するクロックを、前記選別した水晶発振器の生成するクロックに同期させる予備クロック処理と、
を実行させることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、目的の周波数からずれた周波数のクロックをクロックの供給先に与える危険性が少なくなる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態に係るクロック生成装置を示す構成図である。
【図２】図１中のクロック生成装置の動作を説明するためのフローチャートである。
【図３】本発明の第２実施形態に係るクロック生成装置を示す構成図である。
【図４】本発明の第３実施形態に係るクロック生成装置を示す構成図である。
【図５】図４のクロック生成装置の動作を説明するためのフローチャートである。
【図６】図４のクロック生成装置の動作を説明するためのフローチャートである。
【図７】本発明の第４実施形態に係るクロック生成装置を示す構成図である。
【発明を実施するための形態】
【００１３】
以下、図面に基づき、本発明の実施形態について詳細に説明する。
［第１実施形態］
図１は、本発明の第１実施形態に係るクロック生成装置を示す構成図である。
【００１４】
このクロック生成装置は、無線基地局装置等のクロック源として用いられるもので、それぞれクロックを出力するクロック供給部１０とクロック供給部２０とを備えている。
【００１５】
クロック供給部１０は、水晶発振器であるＶＣＸＯ１１と、位相差比較回路１２と、位相差比較回路１２の出力側に接続されたＣＰＵ（Central Processing Unit ）１３と、ＣＰＵ１３に接続されたメモリ１４と、ＣＰＵ１３に接続されたデジタルアナログ変換回路（以下、ＤＡＣという）１５と、ＶＣＸＯ１１の出力側に接続されたバッファ１６とを備えている。
【００１６】
ＤＡＣ１５は、ＣＰＵ１３から与えられたデジタルデータを制御電圧に変換し、ＶＣＸＯ１１に与えるようになっている。バッファ１６の出力端子が、クロック供給部１０の出力端子である。バッファ１６は、ＣＰＵ１３により、オン・オフが設定されるようになっている。
【００１７】
ＶＣＸＯ１１は、ＤＡＣ１５から与えられた制御電圧に応じて発振し、クロック信号を生成する。
ＣＰＵ１３は、プログラムに基づいて動作し、クロック供給部１０全体の動作を制御する。
メモリ１４には、ＶＣＸＯ１１を目的の周波数で発振させるための基準値と、基準値を設定したときを示す設定時情報が、工場出荷段階で書込まれている。
【００１８】
クロック供給部２０は、クロック供給部１０と同様の構成であり、ＶＣＸＯ２１と、位相差比較回路２２と、位相差比較回路２２の出力側に接続されたＣＰＵ２３と、ＣＰＵ２３に接続されたメモリ２４と、ＣＰＵ２３に接続されたＤＡＣ２５と、ＶＣＸＯ２１の出力側に接続されたバッファ２６とを備えている。
ＤＡＣ２５は、ＣＰＵ２３から与えられたデジタルデータを制御電圧に変換し、ＶＣＸＯ２１に与えるようになっている。バッファ２６の出力端子が、クロック供給部２０の出力端子である。バッファ２６は、ＣＰＵ２３により、オン・オフが設定されるようになっている。
【００１９】
ＶＣＸＯ２１は、ＤＡＣ２５から与えられた制御電圧に応じて発振し、クロック信号を生成する。
ＣＰＵ２３は、プログラムに基づいて動作し、クロック供給部２０全体の動作を制御する。
メモリ２４には、ＶＣＸＯ２１を目的の周波数で発振させるための基準値と、基準値を設定したときを示す設定時情報が、工場出荷段階で書込まれている。
【００２０】
クロック供給部１０のＶＣＸＯ１１の出力端子は、クロック供給部１０の位相差比較回路１２の入力側に接続されると共に、クロック供給部２０の位相差比較回路２２の入力側に接続されている。
【００２１】
クロック供給部２０のＶＣＸＯ２１の出力端子は、クロック供給部２０の位相差比較回路２２の入力側に接続されると共に、クロック供給部１０の位相差比較回路１２の入力側に接続されている。
【００２２】
位相差比較回路１２は、ＶＣＸＯ１１の生成したクロックとＶＣＸＯ２１の生成したクロックの位相差を検出してＣＰＵ１３に与える。
位相差比較回路２２は、ＶＣＸＯ２１の生成したクロックとＶＣＸＯ１１の生成したクロックの位相差を検出してＣＰＵ２３に与える。
【００２３】
クロック供給部１０のＣＰＵ１３と、クロック供給部２０のＣＰＵ２３とは、通信線Ｗを介して接続されている。
【００２４】
次に、図１のクロック生成装置の動作を説明する。
図２は、図１のクロック生成装置の動作を説明するためのフローチャートである。
クロック生成装置が起動されると（ステップＳ１０）、各ＣＰＵ１３，２３は自系内の制御を開始する。ここで、自系とは自らが含まれるクロック供給部を指すものとする。つまり、ＣＰＵ１３であれば、クロック供給部１０が自系となり、ＣＰＵ２３であれば、クロック供給部２０が自系となる。尚、本明細書では、自らが含まれていないクロック供給部を他系と称して説明する。
ＣＰＵ１３，２３は、バッファ１６，２６を制御してオフにする（ステップＳ１１）。これにより、クロックが供給先であるシステムに出力されない状態になる。
【００２５】
ステップＳ１１に続いて、各ＣＰＵ１３，２３は、自系のメモリ１４，２４から自系のＶＣＸＯ１１，２１の基準値及び設定時情報を読み取る（ステップＳ１２）。
【００２６】
各ＣＰＵ１３，２３は、読み取った基準値に対応するデジタルデータを生成してＤＡＣ１５，２５に与えると共に、読み取った設定時情報を通信線Ｗを介してそれぞれ出力する（ステップＳ１３）。
【００２７】
各ＤＡＣ１５，２５は、ＣＰＵ１３，２３から与えられたデジタルデータを制御電圧に変換して、ＶＣＸＯ１１，２１にそれぞれ印加する。各ＶＣＸＯ１１，２１は、印加された制御電圧に応じた周波数、つまり基準値に対応する周波数で発振し、クロックをそれぞれ生成する。
【００２８】
ＣＰＵ１３は、通信線Ｗを介して他系のＶＣＸＯ２１の設定時情報を入手し、ＣＰＵ２３は、通信線Ｗを介して他系のＶＣＸＯ１１の設定時情報を入手する。（ステップＳ１４）。
【００２９】
各ＣＰＵ１３，２３は、自系がクロック供給先のシステムにクロックを供給する現用系か、予備として待機する予備系かを決めるために、入手した他系のＶＣＸＯ２１，１１の設定時情報と自系のＶＣＸＯ１１，２１の設定情報とを比較し、自系のＶＣＸＯ１１，２１の設定時情報が最新であるか否かを判断する（ステップＳ１５）。
【００３０】
ステップＳ１５で、自系のＶＣＸＯ１１，２１の設定時情報が最新でないと判断した場合（ステップＳ１５：ＮＯ）、ＣＰＵ１３，２３は、設定時情報が最新であった他系のＶＣＸＯ２１，１１の出力するクロックと自系のＶＣＸＯ１１，２１の出力するクロックとの位相差を位相差比較回路１２，２２から取得する（ステップＳ１６）。
【００３１】
続いて、ＣＰＵ１３，２３は、設定時情報が最新であった他系のＶＣＸＯ２１，１１の出力するクロックに対する自系のＶＣＸＯ１１，２１の出力するクロックの位相差が０となるようなデジタルデータを生成してＤＡＣ１５，２５に与える（ステップＳ１７）。
ＤＡＣ１５，２５は、ステップＳ１７で更新されて与えられたデジタルデータを制御電圧に変換して、ＶＣＸＯ１１，２１に印加する。
【００３２】
このように、自系のＶＣＸＯ１１，２１の設定時情報が最新でないと判断された場合に、ステップＳ１６及びステップＳ１７を行うことにより、設定時情報が最新の他系のＶＣＸＯ２１，１１の出力するクロックに対して、自系のＶＣＸＯ１１，２１の出力するクロックの周波数が合うようになる。
設定時情報が最新のＶＣＸＯ１１またはＶＣＸＯ２１は，経年変化の可能性が最も低いものである。
【００３３】
ステップＳ１５で自系のＶＣＸＯ１１，２１の設定時情報が最新であると判断した場合（ステップＳ１５：ＹＥＳ）、または、ステップＳ１７の処理が終了した場合、ＣＰＵ１３，２３は、自系がクロック供給先のシステムにクロックを供給する現用系か、予備として待機する予備系かを判断する（ステップＳ１８）。この判断は、初回には、設定時情報が最新の場合に自系を現用系と判断し、設定時情報が最新でないものは予備系と判断する。
【００３４】
ステップＳ１８の判断で自系が現用系と判断した場合には（ステップＳ１８：現用系）、現用系のＣＰＵ１３またはＣＰＵ２３は、自系のバッフア１６，２６を制御してオンにする（ステップＳ１９）。
【００３５】
一方、ステップＳ１８で自系が予備系と判断した場合には（ステップＳ１８：予備系）、予備系のＣＰＵ１３またはＣＰＵ２３は、自系の位相差比較回路１２，２２から、自系のＶＣＸＯ１１，２１の出力するクロックと現用系の他系のＶＣＸＯ２１，１１の位相差を取得する（ステップＳ２０）。ＣＰＵ１３またはＣＰＵ２３は、自系のＶＣＸＯ１１，２１の出力するクロックと現用系の他系のＶＣＸＯ２１，１１の出力するクロックとの位相差が０となるデジタルデータを生成してＤＡＣ１５，２５に与える（ステップＳ２１）。予備系のＤＡＣ１５またはＤＡＣ２５は、ステップＳ２１で更新されて与えられたデジタルデータを制御電圧に変換して、自系のＶＣＸＯ１１，２１に印加する。
【００３６】
このステップＳ２０及びステップＳ２１を行うことにより、予備系のＶＣＸＯ１１またはＶＣＸＯ２１の出力するクロックと、現用系のＶＣＸＯ２１またはＶＣＸＯ１１の出力するクロックとが同期する。
【００３７】
ステップＳ２１の後、ＣＰＵ１３，２３は、現用系と予備系が切り替るまで待機する（ステップＳ２２）。尚、予備系のＣＰＵ１３まはたＣＰＵ２３は、ステップＳ１８、ステップＳ２０、ステップＳ２１、ステップＳ２２を定期的に行うことにより、経年劣化によって、予備系のＶＣＸＯ１１，２１の出力するクロックの周波数が現用系のＶＣＸＯ２１またはＶＣＸＯ１１の出力するクロックの周波数からずれることを防ぐことができる。
【００３８】
以上のように、本実施形態のクロック生成装置では、設定時情報が最新のＶＣＸＯ１１，２１を選別し、設定時情報が最新のＶＣＸＯ１１，２１を含むクロック供給部１０またはクロック供給部２０を現用系とするようにしたので、経年変化の可能性が高いＶＣＸＯ２１またはＶＣＸＯ１１を含むクロック供給部２０或いはクロック供給部１０を現用系とすることがなくなり、信頼性が向上する。
【００３９】
［第２実施形態］
図３は、本発明の第２実施形態に係るクロック生成装置を示す構成図であり、図１中の要素と共通する要素には、図１と共通の符合を付している。
【００４０】
前述の第１実施形態のクロック生成装置は、２個のクロック供給部１０，２０により、構成されていたが、クロック供給部の数は任意である。本実施形態のクロック生成装置は、図３に示すように、３個のクロック供給部１０，２０，３０を備えている。クロック供給部１０，２０は、第１実施形態のクロック供給部１０，２０と同様のものである。クロック供給部３０も、クロック供給部１０，２０と同様であり、ＶＣＸＯ３１と、位相差比較回路３２と、位相差比較回路３２の出力側に接続されたＣＰＵ３３と、ＣＰＵ３３に接続されたメモリ３４と、ＣＰＵ３３に接続されたＤＡＣ３５と、ＶＣＸＯ３１の出力側に接続されたバッファ３６とを備えている。
【００４１】
ＤＡＣ３５は、ＣＰＵ３３から与えられたデジタルデータを制御電圧に変換し、ＶＣＸＯ３１に与えるようになっている。バッファ３６は、ＣＰＵ３３により、オン・オフが設定されるようになっている。
【００４２】
メモリ３４には、ＶＣＸＯ３１を目的の周波数で発振させるための基準値と、基準値を設定したときを示す設定時情報が、工場出荷段階で書き込まれている。
【００４３】
クロック供給部１０のＶＣＸＯ１１の出力端子は、クロック供給部１０の位相差比較回路１２の入力側に接続されると共に、他系のクロック供給部２０，３０の位相差比較回路２２，３２の入力側に接続されている。
【００４４】
クロック供給部２０のＶＣＸＯ２１の出力端子は、クロック供給部２０の位相差比較回路２２の入力側に接続されると共に、他系のクロック供給部１０，３０の位相差比較回路１２，３２の入力側に接続されている。
クロック供給部３０のＶＣＸＯ３１の出力端子は、自系のクロック供給部３０の位相差比較回路３２の入力側に接続されると共に、他系のクロック供給部１０，２０の位相差比較回路１２，２２の入力側に接続されている。
【００４５】
クロック供給部１０のＣＰＵ１３と、クロック供給部２０のＣＰＵ２３と、クロック供給部３０のＣＰＵ３３とが、通信線Ｗを介して接続されている。
この図３のクロック生成装置は、各クロック生成部１０，２０，３０が第１実施形態のクロック生成部１０，２０とそれぞれ同様に動作し、設定時情報が最新のＶＣＸＯ１１，２１，３１を選別し、設定時情報が最新のＶＣＸＯ１１，２１，３１を含むクロック供給部１０、クロック供給部２０またはクロック供給部３０を現用系とする。したがって、経年変化の可能性が高いＶＣＸＯを含むクロック供給部１０，２０或いは３０を現用系とすることがなくなり、信頼性が向上する。
【００４６】
［第３実施形態］
図４は、本発明の第３実施形態に係るクロック生成装置を示す構成図である。
【００４７】
このクロック生成装置は、それぞれクロックを出力するクロック供給部５０とクロック供給部６０とを備えている。
【００４８】
クロック供給部５０は、水晶発振器であるＶＣＸＯ５１と、位相差比較回路５２と、位相差比較回路５２の出力側に接続されたＣＰＵ５３と、ＣＰＵ５３に接続されたメモリ５４と、ＣＰＵ５３に接続されたＤＡＣ５５と、ＶＣＸＯ５１の出力側に接続されたバッファ５６とを備えている。
【００４９】
ＤＡＣ５５は、ＣＰＵ５３から与えられたデジタルデータを制御電圧に変換し、ＶＣＸＯ５１に与えるようになっている。バッファ５６の出力端子が、クロック供給部５０の出力端子である。バッファ５６は、ＣＰＵ５３により、オン・オフが設定されるようになっている。
【００５０】
ＶＣＸＯ５１は、ＤＡＣ５５から与えられた制御電圧に応じて発振し、クロック信号を生成する。
ＣＰＵ５３は、プログラムに基づいて動作し、クロック供給部５０全体の動作を制御する。
メモリ５４には、ＶＣＸＯ５１を目的の周波数で発振させるための基準値と、基準値を設定したときを示す設定時情報とが、工場出荷段階で書込まれている。本実施形態では、ＣＰＵ５３がメモリ５４に記憶されている基準値及び設定時情報を更新する機能を有する。
【００５１】
クロック供給部６０は、クロック供給部５０と同様の構成であり、ＶＣＸＯ６１と、位相差比較回路６２と、位相差比較回路６２の出力側に接続されたＣＰＵ６３と、ＣＰＵ６３に接続されたメモリ６４と、ＣＰＵ６３に接続されたＤＡＣ６５と、ＶＣＸＯ６１の出力側に接続されたバッファ６６とを備えている。
ＤＡＣ６５は、ＣＰＵ６３から与えられたデジタルデータを制御電圧に変換し、ＶＣＸＯ６１に与えるようになっている。バッファ６６の出力端子が、クロック供給部６０の出力端子である。バッファ６６は、ＣＰＵ６３により、オン・オフが設定されるようになっている。
【００５２】
ＶＣＸＯ６１は、ＤＡＣ６５から与えられた制御電圧に応じて発振し、クロック信号を生成する。
ＣＰＵ６３は、プログラムに基づいて動作し、クロック供給部６０全体の動作を制御する。
メモリ６４には、ＶＣＸＯ６１を目的の周波数で発振させるための基準値と、基準値を設定したときを示す設定時情報が、工場出荷段階で書込まれている。本実施形態のＣＰＵ６３は、メモリ６４に記憶されている基準値及び設定時情報を更する機能を有する。
【００５３】
クロック供給部５０のＶＣＸＯ５１の出力端子は、クロック供給部５０の位相差比較回路５２の入力側に接続されると共に、クロック供給部６０の位相差比較回路６２の入力側に接続されている。
【００５４】
クロック供給部６０のＶＣＸＯ６１の出力端子は、クロック供給部６０の位相差比較回路６２の入力側に接続されると共に、クロック供給部５０の位相差比較回路５２の入力側に接続されている。
【００５５】
位相差比較回路５２は、ＶＣＸＯ５１の生成したクロックとＶＣＸＯ６１の生成したクロックの位相差を検出してＣＰＵ５３に与える。
位相差比較回路６２は、ＶＣＸＯ６１の生成したクロックとＶＣＸＯ５１の生成したクロックの位相差を検出してＣＰＵ６３に与える。
【００５６】
クロック供給部５０のＣＰＵ５３と、クロック供給部６０のＣＰＵ６３とは、通信線Ｗを介して接続されている。
【００５７】
次に、図４のクロック生成装置の動作を説明する。
図５及び図６は、図４のクロック生成装置の動作を説明するためのフローチャートである。
クロック生成装置が起動されると（ステップＳ５０）、各ＣＰＵ５３，６３は自系内の制御を開始する。
ＣＰＵ５３，６３は、バッファ５６，６６を制御してオフにする（ステップＳ５１）。これにより、クロックが供給先であるシステムに出力されない状態になる。
【００５８】
ステップＳ５１に続いて、各ＣＰＵ５３，６３は、自系のメモリ５４，６４から自系のＶＣＸＯ５１，６１の基準値及び設定時情報を読み取る（ステップＳ５２）。
【００５９】
各ＣＰＵ５３，６３は、読み取った基準値に対応するデジタルデータを生成してＤＡＣ５５，６５に与えると共に、読み取った設定時情報を通信線Ｗを介して他系のＣＰＵ６３，５３にそれぞれ出力する（ステップＳ５３）。
【００６０】
各ＤＡＣ５５，６５は、ＣＰＵ５３，６３から与えられたデジタルデータを制御電圧に変換して、自系のＶＣＸＯ５１，６１にそれぞれ印加する。各ＶＣＸＯ５１，６１は、印加された制御電圧に応じた周波数、つまり基準値に対応する周波数で発振し、クロックをそれぞれ生成する。
【００６１】
ＣＰＵ５３は、通信線Ｗを介して他系のＶＣＸＯ６１の設定時情報を入手し、ＣＰＵ６３は、通信線Ｗを介して他系のＶＣＸＯ５１の設定時情報を入手する。（ステップＳ５４）。
【００６２】
ステップＳ５４に続いて、各ＣＰＵ５３，６３は、自系がクロック供給先のシステムにクロックを供給する現用系か、予備として待機する予備系かを決めるために、他系のＣＰＵ６３，５３から入手した他系のＶＣＸＯ２１，１１の設定時情報及び自系のＶＣＸＯ１１，２１の設定情報に基づき、設定時情報が最新のＶＣＸＯを求める。ここで、設定時情報が最新であっても、その設定時情報が同じＶＣＸＯがある場合には、ＣＰＵ５３，６３は通信線Ｗを介した通信により、いずれか一つのＶＣＸＯを設定時情報が最新のＶＣＸＯとする。
設定時情報が最新のＶＣＸＯを求めた結果、各ＣＰＵ５３，６３は自系のＶＣＸＯ５１，６１の設定時情報が最新でないと判断した場合（ステップＳ５５：ＮＯ）、ＣＰＵ５３，６３は、設定時情報が最新であった他系のＶＣＸＯ６１，５１の出力するクロックと自系のＶＣＸＯ５１，６１の出力するクロックとの位相差を位相差比較回路５２，６２から取得する（ステップＳ５６）。
【００６３】
続いて、ＣＰＵ５３，６３は、設定時情報が最新であった他系のＶＣＸＯ６１，５１の出力するクロックに対する自系のＶＣＸＯ５１，６１の出力するクロックの位相差が０となるようなデジタルデータを生成してＤＡＣ５５，６５に与える（ステップＳ５７）。
ＤＡＣ５５，６５は、ステップＳ５７で更新されてＣＰＵ５３，６３から与えられたデジタルデータを制御電圧に変換して、ＶＣＸＯ５１，６１に印加する。
【００６４】
このように、自系のＶＣＸＯ５１，６１の設定時情報が最新でないと判断された場合に、ステップＳ５６及びステップＳ５７を行うことにより、設定時情報が最新の他系のＶＣＸＯ６１，５１の出力するクロックに対して、自系のＶＣＸＯ５１，６１の出力するクロックの周波数が合うようになる。
設定時情報が最新のＶＣＸＯ５１またはＶＣＸＯ６１は，経年変化の可能性が最も低いものである。
ステップＳ５６及びステップＳ５７の後、ＣＰＵ５３，６３は、メモリ５４，６４に記憶されている基準値をステップＳ５７でＤＡＣ５５，６５に与えたデジタルデータに更新する。また、ＣＰＵ５３，６３は、メモリ５４，６４に記憶されている設定時情報を、設定時情報が最新であった他系のＶＣＸＯ６１，５１の設定時情報に更新する（ステップＳ５８）。
【００６５】
ステップＳ５５で自系のＶＣＸＯ５１，６１の設定時情報が最新であると判断した場合（ステップＳ５５：ＹＥＳ）、または、ステップＳ５８の処理が終了した場合、ＣＰＵ５３，６３は、自系が現用系か予備系かを判断する（ステップＳ５９）。この判断では、ステップＳ５５で自系のＶＣＸＯ５１，６１の設定時情報が最新であると判断した場合に自系を現用系と判断し、設定時情報が最新でないと判断してステップＳ５６，Ｓ５７，Ｓ５８を行ったに場合に予備系と判断する。
【００６６】
ステップＳ５９の判断で自系が現用系と判断した場合には（ステップＳ５９：現用系）、現用系のＣＰＵ５３またはＣＰＵ６３は、自系のバッフア５６，６６を制御してオンにする（ステップＳ６０）。
【００６７】
一方、ステップＳ５９で自系が予備系と判断した場合には（ステップＳ５９：予備系）、予備系のＣＰＵ５３またはＣＰＵ６３は、自系の位相差比較回路５２，６２から、自系のＶＣＸＯ５１，６１の出力するクロックと現用系の他系のＶＣＸＯ６１，５１の位相差を取得する（ステップＳ６１）。ＣＰＵ５３またはＣＰＵ６３は、自系のＶＣＸＯ５１，６１の出力するクロックと現用系の他系のＶＣＸＯ６１，５１の出力するクロックとの位相差が０となるデジタルデータを生成してＤＡＣ５５，６５に与える（ステップＳ６２）。予備系のＤＡＣ５５またはＤＡＣ６５は、ステップＳ６２で更新されて与えられたデジタルデータを制御電圧に変換して、自系のＶＣＸＯ５１，６１に印加する。
【００６８】
このステップＳ６１及びステップＳ６２を行うことにより、予備系のＶＣＸＯ５１またはＶＣＸＯ６１の出力するクロックと、現用系のＶＣＸＯ６１またはＶＣＸＯ５１の出力するクロックとが同期する。
【００６９】
ステップＳ６２の後、ＣＰＵ５３，６３は、現用系と予備系が切り替るまで待機する（ステップＳ６３）。尚、予備系のＣＰＵ５３まはたＣＰＵ６３は、ステップＳ６０、ステップＳ６１、ステップＳ６２、ステップＳ６３を定期的に行うことにより、経年劣化によって、予備系のＶＣＸＯ５１，６１の出力するクロックの周波数が現用系のＶＣＸＯ６１またはＶＣＯＸ５１の出力するクロックの周波数からずれることを防ぐことができる。
【００７０】
次に本実施形態のクロック生成装置の効果を説明する。
本実施形態のクロック生成装置では、設定時情報が最新のＶＣＸＯ５１またはＶＣＸＯ６１を選別し、設定時情報が最新のＶＣＸＯ５１またはＶＣＸＯ６１を含むクロック供給部５０またはクロック供給部６０を現用系とするようにしたので、第１実施形態と同様に、経年変化の可能性が高いＶＣＸＯを含むクロック供給部６０或いはクロック供給部５０を現用系とすることがなくなり、信頼性が向上する。
【００７１】
また、クロック生成装置に組込まれるクロック生成部が故障する可能性がある。例えば、クロック生成装置が運用されてから数年後に予備系のクロック生成部に故障が発生した場合には、修理の期間だけ一時的に故障した予備系を外し、代替品のクロック生成部をクロック生成装置に組込む。ここで、代替品として組込むクロック生成部に工場出荷直後のクロック生成部を用い、クロック生成装置を起動すると、工場出荷直後のクロック生成部の内蔵するＶＣＸＯの設定時情報は非常に新しいので、工場出荷直後のクロック生成装置が現用系となり、故障していないクロック生成部に記憶されていた基準値及び設定時情報が、工場出荷直後のクロック生成部に記憶されている基準値及び設定時情報に対応して更新される。そのため、経年変化の少ないクロックを出力することができる。
【００７２】
さらに、故障していた予備系のクロック生成部の修理が終了し、工場出荷直後のクロック生成部を外して、修理の終了したクロック生成部をクロック生成装置に組込んだ場合でも、工場出荷直後のクロック生成部に記憶されていた基準値及び設定時情報に対応した基準値及び設定時情報が故障していなかったクロック生成部に記憶されているので、経年変化の少ないクロックを出力することができる。
【００７３】
［第４実施形態］
図７は、本発明の第４実施形態に係るクロック生成装置を示す構成図であり、図４中の要素と共通する要素には、図４と共通の符合を付している。
【００７４】
前述の第３実施形態のクロック生成装置は、２個のクロック供給部５０，６０により、構成されていたが、クロック供給部の数は任意である。本実施形態のクロック生成装置は、３個のクロック供給部５０，６０，７０を備えている。クロック供給部５０，６０は、第３実施形態のクロック供給部５０，６０と同様のものである。クロック供給部７０も、クロック供給部５０，６０と同様であり、ＶＣＸＯ７１と、位相差比較回路７２と、位相差比較回路７２の出力側に接続されたＣＰＵ７３と、ＣＰＵ７３に接続されたメモリ７４と、ＣＰＵ７３に接続されたＤＡＣ７５と、ＶＣＸＯ７１の出力側に接続されたバッファ７６とを備えている。
【００７５】
ＤＡＣ７５は、ＣＰＵ７３から与えられたデジタルデータを制御電圧に変換し、ＶＣＸＯ７１に与えるようになっている。バッファ７６は、ＣＰＵ７３により、オン・オフが設定されるようになっている。
【００７６】
ＣＰＵ７３は、プログラムに基づいて動作し、クロック供給部７０全体の動作を制御する。
メモリ７４には、ＶＣＸＯ７１を目的の周波数で発振させるための基準値と、基準値を設定したときを示す設定時情報が、工場出荷段階で書き込まれている。ＣＰＵ７４は、ＣＰＵ５３，６３と同様、メモリ７４に記憶されている基準値及び設定時情報を更新する機能を有する。
【００７７】
クロック供給部５０のＶＣＸＯ５１の出力端子は、クロック供給部５０の位相差比較回路５２の入力側に接続されると共に、他系のクロック供給部６０，７０の位相差比較回路６２，７２の入力側に接続されている。
【００７８】
クロック供給部６０のＶＣＸＯ６１の出力端子は、クロック供給部６０の位相差比較回路６２の入力側に接続されると共に、他系のクロック供給部５０，７０の位相差比較回路５２，７２の入力側に接続されている。
クロック供給部７０のＶＣＸＯ７１の出力端子は、自系のクロック供給部７０の位相差比較回路７２の入力側に接続されると共に、他系のクロック供給部５０，６０の位相差比較回路５２，６２の入力側に接続されている。
【００７９】
クロック供給部５０のＣＰＵ５３と、クロック供給部６０のＣＰＵ６３と、クロック供給部７０のＣＰＵ７３とが、通信線Ｗを介して接続されている。
【００８０】
この図７のクロック生成装置では、クロック生成部５０、クロック生成部６０及びクロック生成部７０が第３実施形態のクロック生成部５０或いはクロック生成部６０と同様にそれぞれ動作し、ＶＣＸＯ５１，６１，７１から設定時情報が最新のＶＣＸＯを求め、設定時情報が最新のＶＣＸＯ５１，６１，７１を含むクロック供給部５０、クロック供給部６０またはクロック供給部７０を現用系とする。そして、設定時情報が最新のＶＣＸＯの基準値及び設定時情報に対応させて他のＶＣＸＯの基準値及び設定時情報を更新する。そのため、第３実施形態と同様に、経年変化の少ないクロックを出力することができる。
また、例えば、予備系のクロック生成部に故障が発生し、その予備系のクロック生成部を修理する場合でも、故障したクロック生成部の代替品として工場出荷直後のクロック生成部を用いると、第３実施形態と同様に、経年変化のより少ないクロックを出力することができる。さらに、故障していた予備系のクロック生成部の修理が終了し、工場出荷直後のクロック生成部を外して、修理の終了したクロック生成部をクロック生成装置に組込んだ場合でも、経年変化の少ないクロックを出力することができる。
【００８１】
本発明は、上記実施形態に限定されず、種々の変形が可能である。
例えば、上記実施形態では、バッファ１６，２６，３６，５６，６６，７６のオン・オフを制御して現用系からのみクロックを出力する構成としたが、現用系及び予備系の全てのクロック供給部１０，２０，３０，５０，６０，７０からクロックを出力し、クロックを受信するシステム側で現用系の出力したクロックを選択させるようにしてもよい。これは現用系のクロックがどれかをシステム側に通知することで実現される。
また、上記実施形態では、水晶発振器としてＶＣＸＯを用いたクロック生成装置を示したが、水晶発振器としてＶＸＯ(Variable Xtal Oscillator)を用いてもよい。
また、第１実施形態では、ＶＣＸＯ１１，２１の設定情報が同じ場合にいずれのＶＣＸＯを設定時情報が最新のＶＣＸＯとするかは説明していないが、例えば第３実施形態のようにＣＰＵ１３とＣＰＵ２３との通信で、一方を設定時情報が最新のＶＣＸＯと決定してもよい。或いは何らかの事前に決められた優先順位にしたがって決定してもよい。
尚、本発明は上記した装置の機能をコンピューターに実現させるためのプログラムを含むものである。これらのプログラムは、記録媒体から読み取られてコンピュータに取り込まれてもよいし、通信ネットワークを介して伝送されてコンピュータに取り込まれてもよい。
【００８２】
なお、上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
【００８３】
（付記１）
内蔵する水晶発振器を発振させてクロックをそれぞれ生成する複数のクロック供給部を備えるクロック生成装置であって、
前記各クロック供給部に、前記内蔵する水晶発振器を目的の周波数で発振させるために設定された基準値と該基準値が設定された時を示す設定時情報とを記憶する記憶手段と、該内蔵する水晶発振器の生成するクロックを他のクロック供給部に内蔵されている水晶発振器の生成するクロックに同期させる同期手段とをそれぞれ備え、
前記複数のクロック供給部の水晶発振器のうち、最も前記設定時情報が新しい水晶発振器を前記複数のクロック供給部の記憶手段の記憶内容から選別する選別手段と、
前記最も設定時情報が新しい水晶発振器を内蔵するクロック供給部を現用系とし、該現用系の水晶発振器を該現用系の記憶手段に記憶されている前記基準値に基づいて発振させて目的の周波数のクロックを生成させる基準クロック生成手段と、
前記現用系以外のクロック供給部を予備系とし、該予備系の水晶発振器の生成するクロックを、前記同期手段により、前記現用系の水晶発振器の生成するクロックに同期させる予備系クロック処理手段と、
を備えることを特徴とするクロック生成装置。
【００８４】
（付記２）
前記予備系クロック処理手段が前記予備系の水晶発振器の生成するクロックを前記現用系の水晶発振器の生成するクロックに同期させた場合に、その時点の予備系の水晶発振器が発振している周波数で該予備系の水晶発振器を発振させるための基準値で、当該予備系の記憶手段に記憶されていた前記基準値を更新する基準値更新手段と、
前記予備系クロック処理手段が前記予備系の水晶発振器の生成するクロックを前記現用系の水晶発振器の生成するクロックに同期させた場合に、当該予備系のの記憶手段に記憶されている前記設定時情報を、前記現用系の前記記憶手段に記憶されている設定時情報に更新する設定時情報更新手段と、
を備えることを特徴とする付記１に記載のクロック生成装置。
【００８５】
（付記３）
前記現用系のクロック供給部の水晶発振器の発振するクロックを選択して、クロックの供給先であるシステムに出力するクロック選択手段を備えることを特徴とする付記１又は２に記載のクロック生成装置。
【００８６】
（付記４）
発振してクロックをそれぞれ生成する複数の水晶発振器について、各水晶発振器を目的の周波数で発振させるための基準値と該基準値を設定した時を示す設定時情報とを記憶する記憶処理と、
前記設定時情報が最新の前記水晶発振器を選別し、該選別した水晶発振器を前記基準値に基づいて発振させて前記目的の周波数のクロックを生成させる基準クロック生成処理と、
前記選別した水晶発振器以外の水晶発振器の生成するクロックを、前記選別した水晶発振器の生成するクロックに同期させる予備クロック処理と、
を含むことを特徴とするクロック生成方法。
【００８７】
（付記５）
前記予備クロック処理により、前記選別した水晶発振器以外の水晶発振器の生成するクロックを前記選別した水晶発振器の生成するクロックに同期させた場合に、その時点で前記選別した水晶発振器以外の水晶発振器が発振している周波数で該選別した水晶発振器以外の水晶発振器を発振させるための基準値で、前記記憶処理で記憶された該選別した水晶発振器以外の水晶発振器の基準値を更新する基準値更新処理と、
前記予備クロック処理により、前記選別した水晶発振器以外の水晶発振器の生成するクロックを前記選別した水晶発振器の生成するクロックに同期させた場合に、前記記憶処理で記憶された該選別した水晶発振器以外の水晶発振器の前記設定時情報を、該記憶処理で記憶された前記選別した水晶発振器の設定時情報に更新する設定時情報更新処理と、
を含むことを特徴とする付記４に記載のクロック生成方法。
【００８８】
（付記６）
前記選別した水晶発振器の生成するクロックを選択し、クロックの供給先のシステムに出力する処理を含むことを特徴とする付記４又は５に記載のクロック生成方法。
【００８９】
（付記７）
コンピュータに、
発振してクロックをそれぞれ生成する複数の水晶発振器について、各水晶発振器を目的の周波数で発振させるための基準値と該基準値を設定した時を示す設定時情報とを記憶し、該記憶内容に基づき、前記設定時情報が最新の前記水晶発振器を選別し、該選別した水晶発振器を前記基準値に基づいて発振させて前記目的の周波数のクロックを生成させる基準クロック生成処理と、
前記選別した水晶発振器以外の水晶発振器の生成するクロックを、前記選別した水晶発振器の生成するクロックに同期させる予備クロック処理と、
を実行させることを特徴とするプログラム。
【００９０】
（付記８）
コンピュータに、
さらに、前記予備クロック処理により、前記選別した水晶発振器以外の水晶発振器の生成するクロックを前記選別した水晶発振器の生成するクロックに同期させた場合に、その時点で前記選別した水晶発振器以外の水晶発振器が発振している周波数で該選別した水晶発振器以外の水晶発振器を発振させるための基準値で、前記記憶処理で記憶された該選別した水晶発振器以外の水晶発振器の基準値を更新する基準値更新処理と、
前記予備クロック処理により、前記選別した水晶発振器以外の水晶発振器の生成するクロックを前記選別した水晶発振器の生成するクロックに同期させた場合に、前記記憶処理で記憶された該選別した水晶発振器以外の水晶発振器の前記設定時情報を、該記憶処理で記憶された前記選別した水晶発振器の設定時情報に更新する設定時情報更新処理と、
を実行させることを特徴とする付記７に記載のプログラム。
【００９１】
（付記９）
前記選別した水晶発振器の生成するクロックを選択し、クロックの供給先のシステムに出力する処理を実行させることを特徴とする付記７又は８に記載のプログラム。
【符号の説明】
【００９２】
１０，２０，３０，５０，６０，７０      クロック供給部
１１，２１，３１，５１，６１，７１      ＶＣＸＯ
１２，２２，３２，５２，６２，７２      位相差比較回路
１３，２３，３３，５３，６３，７３      ＣＰＵ
１４，２４，３４，５４，６４，７４      メモリ
１５，２５，３５，５５，６５，７５      ＤＡＣ
１６，２６，３６，５６，６６，７６      バッファ
【図１】
2012227922.tif 000003
【図２】
2012227922.tif 000004
【図３】
2012227922.tif 000005
【図４】
2012227922.tif 000006
【図５】
2012227922.tif 000007
【図６】
2012227922.tif 000008
【図７】
2012227922.tif 000009