【事件の表示】
　平成　７年特許願第３０９７０３号「ゲイン可変装置」拒絶査定不服審判事件〔平成　９年　５月１６日出願公開、特開平　９−１３０２４５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本件出願は、平成７年１１月６日の出願であって、平成１５年６月１２日付けで手続補正がなされ、平成１６年２月１６日付けで拒絶査定され、これに対して同年３月２５日に審判請求がなされるとともに、同年４月２日付けで手続補正がなされたものである。なお、当審において、平成１８年２月２８日付けで審尋が行われ、同年５月８日付けで回答書が提出されている。
　
２．平成１６年４月２日付け手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　平成１６年４月２日付け手続補正を却下する。
　
［理由］
（１）本件補正
　補正前の請求項の記載及び補正後の請求項の記載は次のとおりである。
（補正前）
　「【請求項１】　アナログ信号とデジタル信号の双方の信号のゲインを可変させて信号のゲインを可変させるゲイン可変装置において、
　前記アナログ信号のゲインを所定値よりも大きいステップで可変するアナログゲイン制御手段と、
　前記デジタル信号のゲインを所定値よりも小さいステップで可変するデジタルゲイン制御手段と、
　前記アナログゲイン制御手段と前記デジタルゲイン制御手段とを連動して前記信号のゲインを可変するゲイン連動制御手段と、
　前記アナログ信号のゲインを可変するためのゲイン可変入力手段と、
　前記アナログゲイン可変手段の出力を前記デジタル信号に変換するＡ／Ｄ変換手段と、
　前記アナログ信号のゼロクロスのタイミングを検出するアナログゼロクロス検出手段とを備え、
　前記ゲイン可変入力手段によって前記信号のゲイン可変の設定が行われた後、前記アナログゲイン制御手段によってアナログ信号のゲインが所定値より大きいステップで可変され、アナログゼロクロス検出手段によるアナログゼロクロス検出タイミング時から所定の遅延時間後、前記デジタルゲイン制御手段によって前記デジタル信号のゲインを前記所定値より小さいステップで可変するように前記ゲイン連動制御手段を制御することを特徴とするゲイン可変装置。
　　【請求項２】　前記ゲイン連動制御手段は、前記アナログ信号のゼロクロスタイミングもしくはゼロクロス近傍となるタイミングの検出をトリガとして、前記アナログゲイン可変手段と前記デジタルゲイン可変手段を所定のタイミングでゲイン可変動作を実行するように制御を行なうことを特徴とする請求項１に記載のゲイン可変装置。
　　【請求項３】　前記ゲイン連動制御手段は、前記アナログ信号のゼロクロスタイミングと前記デジタルゲイン可変手段によって前記デジタルゲインを可変するまでの所定の遅延時間に基づいて制御することを特徴とする請求項１又は請求項２に記載のゲイン可変装置。
　　【請求項４】　アナログ信号とデジタル信号の双方の信号のゲインを可変させて信号のゲインを可変させるゲイン可変装置において、
　前記アナログ信号のゲインを所定値よりも大きいステップで可変するアナログゲイン制御手段と、
　前記デジタル信号のゲインを所定値よりも小さいステップで可変するデジタルゲイン制御手段と、
　前記アナログゲイン制御手段と前記デジタルゲイン制御手段とを連動して前記信号のゲインを可変するゲイン連動制御手段と、
　前記アナログ信号のゲインを可変するためのゲイン可変入力手段と、
　前記アナログゲイン可変手段の出力を前記デジタル信号に変換するＡ／Ｄ変換手段と、
　前記デジタル信号のゼロクロスのタイミングを検出するデジタルゼロクロス検出手段と、
　前記ゲイン可変入力手段によって前記信号のゲイン可変の設定が行われた後、前記デジタルゼロクロス検出手段によるデジタルゼロクロスタイミング時を検出すると同時に前記アナログゲイン制御手段によってアナログ信号のゲインが所定値より大きいステップで可変され、前記デジタルゼロクロス検出手段によるデジタルゼロクロス検出タイミング時から所定の遅延時間後、前記デジタルゲイン制御手段によって前記デジタル信号のゲインを前記所定値より小さいステップで可変するように前記ゲイン連動制御手段を制御することを特徴とするゲイン可変装置。
　　【請求項５】　前記制御手段は、ゲイン可変動作を実行するために信号のゼロクロスタイミングもしくはゼロクロス近傍となるタイミングの検出を待機している際に、ゼロクロスタイミングもしくはゼロクロス近傍となるタイミングが検出されない場合でも、待機状態が所定時間経過したら前記アナログゲイン可変手段と前記デジタルゲイン可変手段のそれぞれがゲイン可変動作を実行するように制御を行なうことを特徴とする請求項４に記載のゲイン可変装置。
　　【請求項６】　前記アナログ信号が複数チャンネルとされ、前記アナログゲイン可変手段と前記デジタルゲイン可変手段のそれぞれが各チャンネルについてゲイン可変制御が実行されるように構成されている場合において、前記制御手段は、一方のチャンネルと他方のチャンネルのゲイン可変動作タイミングが所定時間以上離れないようにゲイン可変動作の実行制御を行なうことを特徴とする、請求項１、請求項２、請求項３、請求項４、又は請求項５に記載のゲイン可変装置。」
　
（補正後）
　「【請求項１】　アナログ入力信号のゲインをアナログ信号とデジタル信号の双方の信号のゲイン調整によって可変させるゲイン可変装置において、
　前記アナログ信号のゲインを所定値よりも大きいステップで可変するアナログゲイン制御手段と、
　前記デジタル信号のゲインを所定値よりも小さいステップで可変するデジタルゲイン制御手段と、
　前記アナログゲイン制御手段と前記デジタルゲイン制御手段とを連動して前記アナログ入力信号のゲインを可変するゲイン連動制御手段と、
　前記アナログ入力信号を前記デジタル信号に変換するＡ／Ｄ変換手段と、
　前記アナログ入力信号のゼロクロスのタイミング時間を検出するアナログゼロクロス検出手段とを備え、
　前記アナログ入力信号のゲイン設定値の設定が行われた後、
　前記アナログゼロクロス検出手段によって前記アナログ入力信号の前記ゼロクロスのタイミング時間が検出されると、前記アナログゲイン制御手段によって前記アナログ信号のゲイン設定値を前記アナログ入力信号のゲイン設定値の上位値に設定し、前記所定値より大きいステップで前記アナログ信号のゲインを可変し、前記ゼロクロスのタイミング時間から所定の遅延時間後に前記デジタルゲイン制御手段によって前記デジタル信号のゲイン設定値を前記アナログ入力信号のゲイン設定値の下位値に設定し、前記所定値より小さいステップで前記デジタル信号のゲインを可変するように前記ゲイン連動制御手段を制御すること
　を特徴とするゲイン可変装置。
　　【請求項２】　前記ゲイン連動制御手段は、前記アナログ信号の前記ゼロクロスのタイミングもしくはゼロクロス近傍となるタイミングの検出をトリガとして、前記アナログゲイン制御手段と前記デジタルゲイン制御手段を所定のタイミングでゲイン可変動作を実行するように制御を行なうことを特徴とする請求項１に記載のゲイン可変装置。
　　【請求項３】　前記アナログ入力信号が複数チャンネルとされ、前記アナログゲイン制御手段と前記デジタルゲイン制御手段のそれぞれが各チャンネルについて前記ゲイン連動制御が実行されるように構成されている場合において、前記ゲイン連動制御手段は、一方のチャンネルと他方のチャンネルのゲイン可変動作タイミングが所定時間以上離れないようにゲイン連動制御を行なうことを特徴とする、請求項１、請求項２に記載のゲイン可変回路。」
　
（２）補正の目的
　本件補正は、請求項の数を６から３に減らすものであるから、請求項の削除を目的とするものではあるが、補正後の請求項１が補正前のものと異なるので、本件補正は、単に、請求項を削除しただけのものではない。
　そこで、補正後の請求項１と補正前の請求項との対応について検討する。
　補正前の請求項１には、「前記アナログ信号のゼロクロスのタイミングを検出するアナログゼロクロス検出手段」と記載されており、補正前の請求項４には、「前記デジタル信号のゼロクロスのタイミングを検出するデジタルゼロクロス検出手段」と記載されているのに対して、補正後の請求項１には、「前記アナログ入力信号のゼロクロスのタイミング時間を検出するアナログゼロクロス検出手段」と記載されている。また、補正前の請求項２と補正後の請求項２は、「前記ゲイン連動制御手段は、前記アナログ信号の（前記）ゼロクロス（の）タイミングもしくはゼロクロス近傍となるタイミングの検出をトリガとして、前記アナログゲイン可変（制御）手段と前記デジタルゲイン可変（制御）手段を所定のタイミングでゲイン可変動作を実行するように制御を行なうことを特徴とする請求項１に記載のゲイン可変装置。」（ただし、括弧内は補正後のもの）である点で共通する。したがって、補正後の請求項１は、補正前の請求項１を変更したものであると認められる。
　次に、補正前の請求項１の記載と補正後の請求項１の記載とを対比する。補正前の請求項１に記載された「前記アナログ信号のゲインを可変するためのゲイン可変入力手段」は、補正後の請求項１には記載されておらず、補正前の請求項１の「前記ゲイン可変入力手段によって前記信号のゲイン可変の設定が行われた後」という記載は、補正後の請求項１では、「前記アナログ入力信号のゲイン設定値の設定が行われた後」となっている。また、補正前の請求項１に記載された「前記アナログゲイン可変手段の出力を前記デジタル信号に変換するＡ／Ｄ変換手段」は、補正後の請求項１では、「前記アナログ入力信号を前記デジタル信号に変換するＡ／Ｄ変換手段」となっている。したがって、補正後の請求項１の記載は、補正前の請求項１の記載した発明を特定するために必要な事項を限定するものとはなっていない。
　以上のように、請求項１についての補正は、特許請求の範囲の減縮を目的とするものには該当せず、誤記の訂正や明りょうでない記載の釈明を目的とするものにも該当しないから、特許法第１７条の２第４項の規定に違反するものである。
　
（３）まとめ
　以上のとおりであるから、本件補正は特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明についての検討
（１）本願発明
　平成１６年４月２日付けの手続補正は上記のように却下されたので、本件出願の請求項１に係る発明（以下、「本願発明１」という。）は、平成１５年６月１２日付けで補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載されたとおりのものである。（上記「２．（１）」参照。）
　
（２）引用例に記載された発明
ア．原査定の拒絶の理由に引用された特開平４−７９５２４号公報（以下、「引用例１」という。）には、図面と共に次の記載がある。
　「アナログ信号（１０１）に対して粗ゲイン調整手段（１０２）により正の所定ステップ値単位の粗いゲイン調整を行った後、Ａ／Ｄ変換手段（１０３）によりＡ／Ｄ変換を行い、その出力に対して精密ゲイン調整手段（１０４）により細かいゲイン調整を行ってディジタル信号（１０５）として出力するシステムのゲイン調整装置において、
　前記Ａ／Ｄ変換手段（１０３）で最大の信号対雑音比を確保するために必要な設定希望ゲイン値（１０９）に比べて小さい値を有し、その値に前記所定ステップ値を加算した値が前記設定希望ゲイン値（１０９）に比べて大きくなるような粗ゲイン値（１０７）を前記粗ゲイン調整手段（１０２）に設定し、前記設定希望ゲイン値（１０９）から前記粗ゲイン値（１０７）を減算した値を精密ゲイン値（１１６）として前記精密ゲイン値（１０８）を前記精密ゲイン調整手段（１０４）に設定するゲイン設定手段（１０６）を有する、
　ことを特徴とするゲイン調整装置。」（１頁下段左５行〜同右４行）
　「まず、本発明の第１の態様の構成を同図（ａ）に示す。この態様は、アナログ信号１０１に対して粗ゲイン調整手段１０２により正の所定ステップ値単位の粗いゲイン調整を行った後、Ａ／Ｄ変換手段１０３によりＡ／Ｄ変換を行い、その出力に対して精密ゲイン調整手段１０４により細かいゲイン調整を行ってディジタル信号１０５として出力するシステムを前提とする。
　そして、以下のようなゲイン設定手段１０６を有する。すなわち、同手段は、Ａ／Ｄ変換手段１０３で最大の信号対雑音比を確保するために必要な設定希望ゲイン値１０９に比べて小さい値を有し、その値に所定ステップ値を加算した値が設定希望ゲイン値１０９に比べて大きくなるような粗ゲイン値１０７を粗ゲイン調整手段１０２に設定する。そして、ゲイン設定手段１０６は、設定希望ゲイン値１０９から粗ゲイン値１０７を減算した値を精密ゲイン値１０８として精密ゲイン調整手段１０４に設定する。
　具体的に、今、粗ゲイン調整手段１０２は、ｉを１≦ｉ≦ｎを満たす整数とし、−ＬdB、−２ＬdB、・・・、−２ｉ−１・ＬdB、・・・、−２ｎ−１・ＬdBのｎ通りの減衰器を組み合わせて、２ｎ通りのゲイン調整を行うとする。そして、ゲイン設定手段１０６は、整数ｉの値をｎから１まで順次減じながら、以下の操作を繰り返す。
　・・・（中略）・・・そして、ゲイン設定手段１０６は、上述の操作が終了したときのｘの値に等しいゲイン値を精密ゲイン調整手段１０４に対して設定する。」（４頁上段左１８行〜同下段左２０行）
　「以上示した、ゲイン設定部２１０における送信側のゲイン設定動作の第１又は第２の実施例と、受信側のゲイン設定動作の第１又は第２の実施例により、設定希望ゲインに対して各部分に配分されるゲインの値の具体例を、第８図に示す。なお、Ｌ＝４ｄＢ、ｎ＝４の場合について示してある。」（８頁下段右１６行〜９頁上段左１行）
　
　上記に摘示した引用例１の記載によれば、引用例１のゲイン調整手段は、「アナログ信号とデジタル信号の双方の信号のゲインを可変させてシステム全体のゲインを可変させるゲイン調整装置」であって、ゲイン設定手段（１０６）は、粗ゲイン調整手段（１０２）と精密ゲイン調整手段（１０４）とを連動してシステム全体のゲインを可変するものであるといえるから、引用例１には、「アナログ信号とデジタル信号の双方の信号のゲインを可変させてシステム全体のゲインを可変させるゲイン調整装置において、アナログ信号（１０１）のゲインを正の所定ステップ値単位で可変する粗ゲイン調整手段（１０２）と、デジタル信号のゲインを細かいステップ値単位で可変する精密ゲイン調整手段（１０４）と、前記粗ゲイン調整手段（１０２）と前記精密ゲイン調整手段（１０４）とを連動してシステム全体のゲインを可変するゲイン設定手段（１０６）と、前記粗ゲイン調整手段（１０２）の出力を前記デジタル信号に変換するＡ／Ｄ変換手段（１０３）とを備え、前記システム全体のゲイン（設定希望ゲイン値）の設定が行われた後、前記粗ゲイン調整手段（１０２）によってアナログ信号（１０１）のゲインが正の所定ステップ値単位で可変され、前記精密ゲイン調整手段（１０４）によって前記デジタル信号のゲインを細かいステップ値単位で可変するように前記ゲイン設定手段（１０６）を制御することを特徴とするゲイン調整装置。」（以下、「引用発明１」という。）が記載されている。
　
イ．原査定の拒絶の理由に引用された特開平２−１４５０２１号公報（以下、「引用例２」という。）には、図面と共に次の記載がある。
　「アナログ／デジタル変換器（以下Ａ／Ｄコンバータという）とデジタル／アナログ変換器（以下Ｄ／Ａコンバータという）を有するデジタル映像信号処理回路において、上記Ａ／Ｄコンバータの前に入力信号のレベル検出回路と、上記レベル検出回路により制御される第１の可変利得増幅回路と、上記レベル検出回路の出力を入力信号がデジタル／アナログ変換されるまでの時間を遅延させる遅延回路と、上記遅延回路により制御され上記第１の可変利得増幅回路と逆の制御特性を持った第２の可変利得増幅回路をＤ／Ａコンバータの後に持つことを特徴とするデジタル映像信号処理回路。」（１頁下段左５〜１７行）
　「次に動作を第１図、第２図及び第３図を参照しながら説明する。入力信号（１）は、第１の可変利得増幅回路（２）とレベル検出回路（３）に入力する。レベル検出回路（３）は入力信号（１）の信号レベルを検出し、第１の可変利得増幅回路（２）が入力信号（１）をＡ／Ｄコンバータ（４）のＡ／Ｄ変換レンジが最大で増幅するように制御信号を出力し制御する。第２図（ａ）において入力信号（１）のレベルをαとし、Ａ／Ｄコンバータ（４）のＡ／Ｄ変換レンジの最大をβとすると、レベル検出回路（３）は第１の可変利得増幅回路（２）が入力信号（１）を約β／α倍に増幅するように制御する。増幅された入力信号（１０）はＡ／Ｄコンバータ（４）によりＡ／Ｄ変換され、デジタル処理回路（５）においてデジタル処理を施され、Ｄ／Ａコンバータ（６）によりＤ／Ａ変換される。Ｄ／Ａ変換された信号は第２の可変利得増幅回路（７）に入力する。第２の可変利得増幅回路（７）は第１の可変利得増幅回路（２）と全く逆の制御特性を持ち、レベル検出回路（３）の出力を遅延回路（８）により入力信号（１）がＤ／Ａ変換されるまでの時間、遅延した制御信号により制御されるので、増幅した入力信号（１０）を忠実に元の信号レベルに戻すことができる。」（２頁下段左５行〜同右６行）
　
　上記「可変利得増幅回路」はゲイン制御手段であり、上記「レベル検出回路」は、入力信号のレベルを検出し、検出したレベルに基づいて該ゲイン制御手段のゲインを設定するものである。また、遅延回路の遅延時間である「入力信号がデジタル／アナログ変換されるまでの時間」とは、信号処理回路における信号処理に要する時間であるといえる。したがって、引用例２には、「入力信号のゲインを可変する第１のゲイン制御手段と、前記第１のゲイン制御手段の出力をデジタル信号に変換するＡ／Ｄ変換手段を含む信号処理回路と、第１のゲイン制御手段と逆の制御特性を持ち、信号処理回路の出力のゲインを可変する第２のゲイン制御手段と、入力信号のレベルを検出し、検出したレベルに基づいて第１及び第２のゲイン制御手段のゲインを設定するレベル検出回路とを備え、前記レベル検出回路により前記第１のゲイン制御手段のゲインが設定された後、信号処理回路における信号処理に要する時間の後に、第２のゲイン制御手段のゲインが設定される信号処理回路。」（以下、「引用発明２」という。）が記載されている。
　
ウ．原査定の拒絶の理由に引用された実願昭５３−１７０８７７号（実開昭５５−８８５１７号）のマイクロフィルム（以下、「引用例３」という。）には、図面と共に次の記載がある。
　「オーディオ信号のゼロクロス点を検出して該ゼロクロス点において夫々パルスを発生する回路と、該オーディオ信号をデジタル的にスイッチングせしめるスイッチと、該パルス発生回路よりのパルスと該スイッチよりの信号とを供給され該スイッチにてスイッチング操作された直後に入来する該パルス発生回路よりのパルス発生時点において切換信号をとり出す回路と、該切換信号によって上記オーディオ信号をスイッチングせしめる回路とよりなり、上記スイッチを任意の時点で操作した際上記オーディオ信号をそのゼロクロス点においてスイッチングせしめるよう構成したオーディオ信号のスイッチング回路。」（１頁５〜１７行）
　「ここで、ボリュームを小にするべく時点ｔ１においてボリューム切換スイッチ（図示せず）を操作すると、第１図（Ｄ）に示す如き切換信号ｄがとり出され、切換信号入力端子６を介してＤフリップフロップ３のＤ端子に供給される。Ｄフリップフロップ３は、Ｄ端子に入来した信号を、該信号入力時直後にＣｐ端子に入来したクロックパルス信号の入来時に遅延せしめてとり出すように動作するため、第１図（Ｅ）に示す如く、Ｄフリップフロップ３より、切換信号ｄの入来時ｔ１直後の信号ｃ１（第１図（Ｃ））の入来時ｔ１０においてＨレベルの信号ｅがとり出される。この信号ｅの立上がり時点ｔ１０は信号ｃ１の発生点即ちオーディオ信号ａのゼロクロス点に相当する。
　Ｄフリップフロップ３よりとり出された信号ｅはスイッチ回路４に供給され、その接片を端子(イ)から端子(ロ)に切換える。これにより、入力端子１より入来したオーディオ信号ａは抵抗Ｒ１及び抵抗Ｒ２にて分圧され、第１図（Ｆ）の信号ｆに示す如く、時点ｔ１０よりその振幅を減衰されて（即ち、ボリュームを小にされて）出力端子５よりとり出される。この場合、切換信号ｅは必ず入力信号ａのゼロクロス点において発生されるため、出力信号ｆ中に従来の如き切換時のノイズを生じることはない。」（３頁１３行〜４頁１７行）
　「上述の如く、本考案になるオーディオ信号のスイッチング回路は、オーディオ信号のゼロクロス点を検出してパルスを得、スイッチング操作された直後に発生されるパルスにて切換信号を得、任意の時点でスイッチング操作した際、オーディオ信号を該切換信号によってそのゼロクロス点においてスイッチングせしめる構成としているため、実質的にスイッチングされる時点はオーディオ信号の振幅零の時点であるので、スイッチングの際のノイズは殆ど生じることはなく、例えば、デジタル式ボリュームのボリューム切換時或いはミューティング回路のミューティング時におけるノイズを軽減せしめ得る等の特長を有する。」（６頁４〜１６行）
　
　上記「オーディオ信号のスイッチング回路」は、ボリュームを切り換えるものであるからゲイン可変装置であり、上記「ボリューム切換スイッチ」は「入力信号のゲインを可変するためのゲイン可変入力手段」であるといえるから、引用例３には、「ゲイン可変装置において、入力信号のゲインを可変するためのゲイン可変入力手段と、前記入力信号のゼロクロスのタイミングを検出するゼロクロス検出手段とを備え、ゲイン可変入力手段によって前記入力信号のゲイン可変の設定が行われた後、ゼロクロス検出手段によるゼロクロス検出タイミング時にゲインを可変するゲイン可変装置。」が記載されている。
　
エ．原査定の拒絶の理由に引用された特開平４−２００１０６号公報（以下、「引用例４」という。）には、図面と共に次の記載がある。
　「外部からの音量叉は音質等の制御用論理データを外部からの変更制御命令により格納する第１のレジスタと、入力音声信号が基準電圧とほぼ同電圧値になつた時に上記第１のレジスタに格納されている論理データを格納する第２のレジスタを備え、上記第２のレジスタに格納されている論理データに従つて音量叉は音質等の制御を行う装置において、入力音声信号と基準電圧の電圧を比較する電圧比較器と、第１のレジスタと同様に上記外部からの変更制御命令によりデータ入力に与えられた論理レベルを格納するフリップフロップと、２つの入力に与えられる論理レベルが一致している状態から異なる状態に変化する瞬間に上記第２のレジスタを格納させる極性の信号を出力する排他的論理和を備え、上記電圧比較器の出力は上記フリップフロップのデータ入力と上記排他的論理和の一方の入力に接続され、上記フリップフロップのデータ出力は上記排他的論理和の他の一方の入力に接続され、上記排他的論理和の出力は上記第２のレジスタの格納制御入力に接続されていることを特徴とするゼロクロス切換回路。」（１頁下段左５行〜同右５行）
　「本発明は論理データにより音量・音質等を制御される音声信号処理装置に関するものである。」（１頁下段右８〜９行）
　「本発明におけるゼロクロス切換回路は、変更制御命令により変更制御命令が与えられた瞬間のゼロレベルを検出する電圧比較器出力の論理レベルをフリップフロップで記憶し、この記憶した論理レベルと電圧比較器出力の論理レベルの排他的論理和をとることによって、変更制御命令が与えられた後、電圧比較器出力の論理レベルが最初に反転する時刻に制御回路に論理データを与えるレジスタに対し格納制御信号が与えられる。」（２頁下段右１６行〜３頁上段左４行）
　
　上記「外部からの音量叉は音質等の制御用論理データ」には、入力信号のゲインを可変するための設定ゲインが含まれており、「音量・音質等を制御される音声信号処理装置」は、音声信号のゲイン可変装置であるといえるから、引用例４には、「ゲイン可変装置において、入力信号のゲインを可変するためのゲイン可変入力手段と、前記入力信号のゼロクロスのタイミングを検出するゼロクロス検出手段とを備え、ゲイン可変入力手段によって前記入力信号のゲイン可変の設定が行われた後、ゼロクロス検出手段によるゼロクロス検出タイミング時にゲインを可変するゲイン可変装置。」が記載されている。
　
（３）対比・判断
　本願発明１と引用発明１とを対比する。引用発明１の「粗ゲイン調整手段（１０２）」は、アナログゲインを可変し制御する手段であるから、本願発明１の「アナログゲイン可変手段」及び「アナログゲイン制御手段」の両方に相当し、同様に、引用発明１の「精密ゲイン調整手段（１０４）」は、本願発明１の「デジタルゲイン制御手段」に相当する。また、引用発明１の「粗ゲイン調整手段（１０２）」及び「精密ゲイン調整手段（１０４）」のゲイン可変ステップである「正の所定ステップ値単位」及び「細かいステップ値単位」は、それぞれ「所定値よりも大きいステップ」及び「所定値よりも小さいステップ」であるといえる。さらに、引用発明１の「システム全体のゲイン」と本願発明１の「信号のゲイン」は同義であり、引用発明１の「ゲイン調整装置」及び「ゲイン設定手段（１０６）」は、それぞれ、本願発明１の「ゲイン可変装置」及び「ゲイン連動制御手段」に相当する。
　したがって、両者は、「アナログ信号とデジタル信号の双方の信号のゲインを可変させて信号のゲインを可変させるゲイン可変装置において、前記アナログ信号のゲインを所定値よりも大きいステップで可変するアナログゲイン制御手段と、前記デジタル信号のゲインを所定値よりも小さいステップで可変するデジタルゲイン制御手段と、前記アナログゲイン制御手段と前記デジタルゲイン制御手段とを連動して前記信号のゲインを可変するゲイン連動制御手段と、前記アナログゲイン可変手段の出力を前記デジタル信号に変換するＡ／Ｄ変換手段とを備え、前記信号のゲイン可変の設定が行われた後、前記アナログゲイン制御手段によってアナログ信号のゲインが所定値より大きいステップで可変され、前記デジタルゲイン制御手段によって前記デジタル信号のゲインを前記所定値よりも小さいステップで可変するように前記ゲイン連動制御手段を制御することを特徴とするゲイン可変装置。」である点で一致し、次の点で相違する。
（相違点１）
　本願発明１は、前記アナログ信号のゲインを可変するためのゲイン可変入力手段と、前記アナログ信号のゼロクロスのタイミングを検出するアナログゼロクロス検出手段を備え、前記ゲイン可変入力手段によって前記信号のゲイン可変の設定が行われた後、アナログ信号のゲインが可変されるように前記ゲイン連動制御手段を制御するものであるのに対し、引用発明１には、ゲイン可変入力手段やアナログゼロクロス検出手段が示されておらず、アナログ信号のゲインを可変するタイミングが明示されていない点。
（相違点２）
　本願発明１は、前記ゲイン可変入力手段によって前記信号のゲイン可変の設定が行われた後、アナログゼロクロス検出手段によるアナログゼロクロス検出タイミング時から所定の遅延時間後、前記デジタル信号のゲインを可変するように前記ゲイン連動制御手段を制御するものであるのに対し、引用発明１には、デジタル信号のゲインを可変するタイミングが明示されていない点。
　
　なお、本願発明１の「前記アナログゲイン可変手段」に関して、請求項１には他に「アナログゲイン可変手段」なるものは記載されていないから、他の記載と矛盾するものである。また、出願当初の明細書には、「アナログゲイン可変手段」は記載されているものの、「アナログゲイン制御手段」は記載されておらず、本願発明１の「アナログゲイン制御手段」は当初明細書の「アナログゲイン可変手段」を補正したものと考えられる。したがって、本願発明１の「アナログゲイン可変手段」は「アナログゲイン制御手段」の誤記であるとも考えられるが、そうであるとしても、引用発明１の「粗ゲイン調整手段（１０２）」に相当することに変わりはないから、一致点及び相違点は上記のとおりである。
　
　上記相違点１について検討する。「ゲイン可変装置において、入力信号のゲインを可変するためのゲイン可変入力手段と、前記入力信号のゼロクロスのタイミングを検出するゼロクロス検出手段とを備え、ゲイン可変入力手段によって前記入力信号のゲイン可変の設定が行われた後、ゼロクロス検出手段によるゼロクロス検出タイミング時にゲインを可変するゲイン可変装置。」は、引用例３や引用例４に記載されるように周知であるから、引用発明１に適用して、前記アナログ信号のゲインを可変するためのゲイン可変入力手段と、前記アナログ信号のゼロクロスのタイミングを検出するアナログゼロクロス検出手段を備え、前記ゲイン可変入力手段によって前記信号のゲイン可変の設定が行われた後、（アナログ信号のゼロクロスのタイミング検出時に）アナログ信号のゲインが可変されるようにゲイン連動制御手段を制御することは当業者が容易に想到し得ることである。
　上記相違点２について検討する。引用例２には、上記のように、「入力信号のゲインを可変する第１のゲイン制御手段と、前記第１のゲイン制御手段の出力をデジタル信号に変換するＡ／Ｄ変換手段を含む信号処理回路と、第１のゲイン制御手段と逆の制御特性を持ち、信号処理回路の出力のゲインを可変する第２のゲイン制御手段と、入力信号のレベルを検出し、検出したレベルに基づいて第１及び第２のゲイン制御手段のゲインを設定するレベル検出回路とを備え、前記レベル検出回路により前記第１のゲイン制御手段のゲインが設定された後、信号処理回路における信号処理に要する時間の後に、第２のゲイン制御手段のゲインが設定される信号処理回路。」（引用発明２）が記載されており、ゲイン制御手段のゲイン設定タイミングを調整する点で本願発明１と課題を共通とするものである。また、アナログ信号とデジタル信号の双方の信号のゲインを可変させて信号のゲインを可変させるゲイン可変装置において、アナログゲイン制御手段の制御タイミングとデジタルゲイン制御手段の制御タイミングとの間に遅延時間を設けることは、特開平５−１９８０９２号公報（１２欄２〜５行参照）に記載されるように周知である。したがって、引用発明１において、デジタル信号のゲインを可変するタイミングを制御するために、前記アナログ信号のゼロクロスのタイミングを検出するアナログゼロクロス検出手段を備えた場合に、引用発明２や該周知技術を適用して、アナログゼロクロス検出タイミング時から所定の遅延時間後、前記デジタル信号のゲインを可変するように前記ゲイン連動制御手段を制御することは、当業者が容易に想到し得ることである。
　また、本願発明１の効果も、引用発明１、２及び周知技術から当業者が予測可能な範囲のものである。
　
（４）むすび
　以上のとおり、本願発明１は、引用発明１、２及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。