【手続補正書】
【提出日】平成22年5月26日(2010.5.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
受信された符号分割多元接続（ＣＤＭＡ）信号について処理対象となっている複数の遅延間における劣化相関を決定する方法であって、
前記処理対象となっている複数の遅延間の遅延差について定義されたチップサンプリング位相で取得された前記ＣＤＭＡ信号の純チャネル応答のサンプルとして複数のカーネル関数を生成するステップと、
前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定するステップと
を備えたことを特徴とする方法。
【請求項２】
前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定する前記ステップは、
１つ以上の高速フーリエ変換（ＦＦＴ）を使用して周波数領域でカーネル関数の畳み込み処理を実行するステップ
を備えていることを特徴とする請求項１に記載の方法。
【請求項３】
前記処理対象となっている複数の遅延と関連した最大の遅延スプレッドに基づいて前記１つ以上の高速フーリエ変換（ＦＦＴ）のサイズを設定するステップ
をさらに備えたことを特徴とする請求項２に記載の方法。
【請求項４】
前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定する前記ステップは、
前記処理対象となっている複数の遅延の各ペア間におけるサブチップ劣化相関を決定するために、前記定義されたチップサンプリング位相の１つ１つに対応したカーネル関数を畳み込み処理するステップ
を備えていることを特徴とする請求項１に記載の方法。
【請求項５】
前記処理対象となっている複数の遅延の各ペア間におけるサブチップ劣化相関を決定するために、前記定義されたチップサンプリング位相の１つ１つに対応したカーネル関数を畳み込み処理する前記ステップは、
それぞれことなるサンプリング位相についての前記カーネル関数に関与した一連の線形畳み込みに対応して、何回かの高速フーリエ変換を実行するステップ
を備えていることを特徴とする請求項４に記載の方法。
【請求項６】
前記処理対象となっている複数の遅延の各ペア間におけるサブチップ劣化相関を決定するために、前記定義されたチップサンプリング位相の１つ１つに対応したカーネル関数を畳み込み処理するステップは、
前記複数のカーネル関数をインターリーブ処理するステップと、
前記インターリーブ処理された前記複数のカーネル関数について高速フーリエ変換を実行するステップと
を備えたことを特徴とする請求項４に記載の方法。
【請求項７】
前記処理対象となっている複数の遅延間の遅延差について定義されたチップサンプリング位相で取得された前記ＣＤＭＡ信号の純チャネル応答のサンプルとして複数のカーネル関数を生成する前記ステップは、
前記ＣＤＭＡ信号について定義された時間ウインドウ内で、１つ以上のチップ間隔を空けられた複数のサンプリング回数のそれぞれについて、１つ以上のチップサンプリング位相のそれぞれについてのカーネル関数を演算するステップ
を備え、
前記ＣＤＭＡ信号について定義された時間ウインドウは、前記ＣＤＭＡ信号についての前記処理対象となっている複数の遅延における最大の遅延スプレッドに対応していることを特徴とする請求項１に記載の方法。
【請求項８】
前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定するステップは、
周波数領域での畳み込み結果を取得するために、高速フーリエ変換を通じて周波数領域で前記カーネル関数を畳み込み処理するステップと、
前記周波数領域での畳み込み結果に対して逆高速フーリエ変換（ＩＦＦＴ）を実行することによって、時間領域での劣化相関値を生成するステップと
を備えていることを特徴とする請求項７に記載の方法。
【請求項９】
前記処理対象となっている複数の遅延間の遅延差について定義されたチップサンプリング位相で取得された前記ＣＤＭＡ信号の純チャネル応答のサンプルとして複数のカーネル関数を生成する前記ステップは、
前記ＣＤＭＡ信号について定義された時間ウインドウ内で、１つ以上のチップ間隔を空けられた複数のサンプリング回数のそれぞれについて、１つ以上のチップサンプリング位相のそれぞれについてのカーネル関数を演算するステップと、
インターリーブされたカーネル関数を取得するために、前記カーネル関数をインターリーブ処理するステップと
を備えていることを特徴とする請求項１に記載の方法。
【請求項１０】
前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定する前記ステップは、
周波数領域での畳み込み結果を取得するために、前記インターリーブされたカーネル関数に対して高速フーリエ変換を実行するステップと、
前記周波数領域での畳み込み結果に対して逆高速フーリエ変換（ＩＦＦＴ）を実行することによって、時間領域での劣化相関値を生成するステップと
を備えていることを特徴とする請求項９に記載の方法。
【請求項１１】
パラメトリック汎用Ｒａｋｅ（Ｇ−Ｒａｋｅ）において、前記劣化相関を使用して劣化相関行列の要素を決定するステップと、
フィンガ遅延間の差に前記遅延差が対応するよう、Ｇ−Ｒａｋｅフィンガの位置に基づいて前記処理対象となっている複数の遅延を決定するステップと
をさらに備えたことを特徴とする請求項１に記載の方法。
【請求項１２】
前記劣化相関を使用してチップ等化器において劣化相関行列の要素を決定するステップと、
タップ遅延間の差に前記遅延差が対応するよう、チップ等化器のタップ位置に基づいて前記処理対象となっている複数の遅延を決定するステップと
をさらに備えていることを特徴とする請求項１に記載の方法。
【請求項１３】
受信された符号分割多元接続（ＣＤＭＡ）信号について処理対象となっている複数の遅延間における劣化相関を決定する受信回路であって、
前記受信回路は１つ以上の処理回路を備え、
前記１つ以上の処理回路は、
前記処理対象となっている複数の遅延間の遅延差について定義されたチップサンプリング位相で取得された前記ＣＤＭＡ信号の純チャネル応答のサンプルとして複数のカーネル関数を生成し、
前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定する
ように構成されていることを特徴とする受信回路。
【請求項１４】
前記１つ以上の処理回路は、
１つ以上の高速フーリエ変換（ＦＦＴ）を使用して周波数領域でカーネル関数の畳み込み処理を実行することで、前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定するように構成されている
ことを特徴とする請求項１３に記載の受信回路。
【請求項１５】
前記１つ以上の処理回路によって実行される前記１つ以上の高速フーリエ変換（ＦＦＴ）のサイズは、前記処理対象となっている複数の遅延と関連した最大の遅延スプレッドに基づいて設定されている
ことを特徴とする請求項１４に記載の受信回路。
【請求項１６】
前記１つ以上の処理回路は、
前記処理対象となる複数の遅延の各ペア間におけるサブチップ劣化相関を決定するために、前記定義されたチップサンプリング位相の１つ１つに対応したカーネル関数を畳み込み処理することで、前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定するように構成されている
ことを特徴とする請求項１３に記載の受信回路。
【請求項１７】
前記１つ以上の処理回路は、
それぞれことなるサンプリング位相についての前記カーネル関数に関与した一連の線形畳み込みに対応して、何回かの高速フーリエ変換を実行することで、前記処理対象となっている複数の遅延の各ペア間におけるサブチップ劣化相関を決定するために、前記定義されたチップサンプリング位相の１つ１つに対応したカーネル関数を畳み込み処理するように構成されている
ことを特徴とする請求項１６に記載の受信回路。
【請求項１８】
前記１つ以上の処理回路は、
前記複数のカーネル関数をインターリーブ処理し、前記インターリーブ処理された前記複数のカーネル関数について高速フーリエ変換を実行することによって、前記処理対象となる複数の遅延の各ペア間におけるサブチップ劣化相関を決定するために、前記定義されたチップサンプリング位相の１つ１つに対応したカーネル関数を畳み込み処理するように構成されている
ことを特徴とする請求項１６に記載の受信回路。
【請求項１９】
前記１つ以上の処理回路は、
前記ＣＤＭＡ信号について定義された時間ウインドウ内で、１つ以上のチップ間隔を空けられた複数のサンプリング回数のそれぞれについて、１つ以上のチップサンプリング位相のそれぞれについてのカーネル関数を演算することによって、前記処理対象となる複数の遅延間の遅延差について定義されたチップサンプリング位相で取得された前記ＣＤＭＡ信号の純チャネル応答のサンプルとして複数のカーネル関数を生成するように構成されており、
前記ＣＤＭＡ信号について定義された時間ウインドウは、前記ＣＤＭＡ信号についての前記処理対象となっている複数の遅延における最大の遅延スプレッドに対応している
ことを特徴とする請求項１３に記載の受信回路。
【請求項２０】
前記１つ以上の処理回路は、
周波数領域での畳み込み結果を取得するために、高速フーリエ変換を通じて周波数領域で前記カーネル関数を畳み込み処理し、前記周波数領域での畳み込み結果に対して逆高速フーリエ変換（ＩＦＦＴ）を実行することで時間領域での劣化相関値を生成することによって、前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定するように構成されている
ことを特徴とする請求項１９に記載の受信回路。
【請求項２１】
前記１つ以上の処理回路は、
前記ＣＤＭＡ信号について定義された時間ウインドウ内で、１つ以上のチップ間隔を空けられた複数のサンプリング回数のそれぞれについて、１つ以上のチップサンプリング位相のそれぞれについてのカーネル関数を演算し、インターリーブされたカーネル関数を取得するために、前記カーネル関数をインターリーブ処理することによって、前記処理対象となる複数の遅延間の遅延差について定義されたチップサンプリング位相で取得された前記ＣＤＭＡ信号の純チャネル応答のサンプルとして複数のカーネル関数を生成するように構成されている
ことを特徴とする請求項１３に記載の受信回路。
【請求項２２】
前記１つ以上の処理回路は、
周波数領域での畳み込み結果を取得するために、前記インターリーブされたカーネル関数に対して高速フーリエ変換を実行し、前記周波数領域での畳み込み結果に対して逆高速フーリエ変換（ＩＦＦＴ）を実行することで時間領域での劣化相関値を生成することによって、前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定するように構成されている
ことを特徴とする請求項２１に記載の受信回路。
【請求項２３】
前記受信回路は、
前記劣化相関を使用して劣化相関行列の要素を決定するように構成されたパラメトリック汎用Ｒａｋｅ（Ｇ−Ｒａｋｅ）
を備え、
前記パラメトリック汎用Ｒａｋｅ（Ｇ−Ｒａｋｅ）は、
フィンガ遅延間の差に前記遅延差が対応するよう、Ｇ−Ｒａｋｅフィンガの位置に基づいて前記処理対象となっている複数の遅延を決定するように構成されていることを特徴とする請求項１３に記載の受信回路。
【請求項２４】
前記受信回路は、
前記劣化相関を使用して劣化相関行列の要素を決定するように構成されたチップ等化器をさらに備え、
前記チップ等化器は、
タップ遅延間の差に前記遅延差が対応するよう前記チップ等化器のタップ位置に基づいて前記処理対象となっている複数の遅延を決定するように構成されていることを特徴とする請求項１３に記載の受信回路。
【請求項２５】
請求項１３に記載の前記受信回路を備えたことを特徴とする無線通信装置。