【事件の表示】
　平成９年特許願第２３４４４９号「表示制御装置」拒絶査定不服審判事件〔平成１１年３月１６日出願公開、特開平１１−７３１６７号〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本件は、平成９年８月２９日にされた特許出願（平成９年特許願第２３４４４９号。以下「本件出願」という。）につき、平成１４年１２月５日付けで拒絶査定がされたところ、平成１５年１月９日に拒絶査定に対する審判が請求されたものであり、当審において、平成１７年８月２４日付けの拒絶理由通知に対して同年１０月２８日に手続補正書及び意見書が提出され、同年１１月２２日付けの最後の拒絶理由通知に対して平成１８年１月２０日に手続補正書及び意見書が提出されたものである。
　
第２　平成１８年１月２０日付け補正についての補正の却下の決定
　１　補正の却下の決定の結論
　　　平成１８年１月２０日付け補正を却下する。
　２　補正の却下の決定の理由
　（１）平成１８年１月２０日付け補正の内容
　平成１８年１月２０日付け補正（以下「本件補正」という。）は、本件出願明細書の特許請求の範囲を次のとおり補正するものである。
　　　ア　本件補正前の特許請求の範囲
「【請求項１】　表示パネルに所定表示する為の表示データを読み出し用ポートとマイクロコンピュータからの指示に従って表示パネルに所定表示する為の表示データを書き込み用ポートが同一であるシングルポートの表示ＲＡＭを有する表示制御装置において、
　前記マイクロコンピュータのシステムクロックに同期した前記表示ＲＡＭに書き込みを行う為の第１クロック信号と、
　前記システムクロックに同期すると共に前記表示パネルの表示周波数に対応した前記表示ＲＡＭから読み出しを行う為の第２クロック信号と、
　前記第１クロックと前記第２クロックを出力する制御回路とを、備え、
　該制御回路は前記システムクロックから前記第１クロックと前記第２クロックを作成し、前記第２クロック信号は前記第１クロック信号より周波数が低く、前記第１クロックと前記第２クロックは同時に状態変化することが無いことを特徴とする表示制御装置。
　【請求項２】　前記表示パネルの１画面分のデータを書き込むタイミングと、次の１画面分のデータを書き込むタイミングとの間で、前記マイクロコンピュータは、前記第１クロックのタイミングを用いて、前記表示ＲＡＭに書き込む以外の動作を行うことを特徴とする請求項１記載の表示制御装置。」
　　　イ　本件補正後の特許請求の範囲
　「【請求項１】　表示パネルに所定表示する為の表示データを読み出す読み出し用ポートとマイクロコンピュータからの指示に従って表示パネルに所定表示する為の表示データを書き込む書き込み用ポートが同一であるシングルポートの表示ＲＡＭを有する表示制御装置において、
　前記マイクロコンピュータのシステムクロックに同期した前記表示ＲＡＭに書き込みを行う為の第１クロック信号と、
　前記システムクロックを用いて演算処理し、前記表示パネルの表示周波数に対応した前記表示ＲＡＭから読み出しを行う為の第２クロック信号と、
　前記第１クロック信号と前記第２クロック信号を出力する制御回路とを、備え、
　該制御回路は前記システムクロックから前記第１クロック信号を作成すると共に前記システムクロックを用いて演算処理することで前記第２クロック信号を作成し、前記第２クロック信号は前記第１クロック信号より周波数が低く、前記第１クロックと前記第２クロック信号は同時に状態変化することが無いことを特徴とする表示制御装置。
　【請求項２】　前記表示パネルの１画面分のデータを書き込むタイミングと、次の１画面分のデータを書き込むタイミングとの間で、前記マイクロコンピュータは、前記第１クロックのタイミングを用いて、前記表示ＲＡＭに書き込む以外の動作を行うことを特徴とする請求項１記載の表示制御装置。」
　（２）本件補正の適否について
　本件補正は、請求項１における読み出しを行う為の第２クロック信号についての「前記システムクロックに同期すると共に」を「前記システムクロックを用いて演算処理し」と変更し、同項における「前記第１クロックと前記第２クロックを作成し」を「前記第１クロック信号を作成すると共に前記システムクロックを用いて演算処理することで前記第２クロック信号を作成し」とすることを含むものである。
　請求項１における読み出しを行う為の第２クロック信号についての「前記システムクロックに同期すると共に」を「前記システムクロックを用いて演算処理し」と変更する点は、「システムクロックに同期する」という事項を省くものであって特許請求の範囲の限定的減縮を目的とするものに該当せず、また請求項の削除、誤記の訂正、明瞭でない記載の釈明にも該当しないから、本件補正は、特許法１７条の２第４項の規定に違反するものである。
　また、請求項１における読み出しを行う為の第２クロック信号について「前記システムクロックを用いて演算処理し」とし、「前記システムクロックを用いて演算処理することで前記第２クロツク信号を作成し」とする点は、願書に最初に添付した明細書又は図面に記載した事項の範囲内のものではなく、本件補正は、特許法１７条の２第３項の規定に違反するものである。
　この点につき、請求人は本件出願明細書の段落【００１４】の記載を根拠として挙げているが、本件出願の願書に最初に添付した明細書の段落【００１４】には「【００１４】（２７）は制御回路であり、マイクロコンピュータ（１）に内蔵されたクロックジェネレータ（８）から発生する図２の従来技術と同様の低い周波数のクロックＣＫ、書き込み許可信号＊ＷＲ、及び読み出し許可信号＊ＲＥが印加される。即ち、制御回路（２７）は、表示用ＲＡＭ（１２）を読み出し状態とする場合、マイクロコンピュータ（１）に内蔵されたＲＯＭ（２）から読み出されたプログラム命令の解読結果に従って、読み出し許可信号＊ＲＥがローレベルになると、前記クロックＣＫを内部の論理回路（図示せず）を用いて演算処理し、液晶パネル（９）の液晶表示の為の交番周波数に対応した読み出し用のタイミング信号ＴＳ２（第２クロック信号）・・・を発生する。」と記載されており、低い周波数のクロックＣＫを内部の論理回路を用いて演算処理し読み出し用のタイミング信号ＴＳ２（第２クロック信号）を発生することは記載されているが、「システムクロックを用いて演算処理することで前記第２クロック信号を作成」することは記載されていないのであり、請求人の主張は根拠がない。
　したがって、本件補正は、特許法１７条の２第３項及び第４項の規定に違反するものであり、同法１５９条１項において準用する同法５３条の規定により却下しなければならないものである。
　
第３　拒絶理由通知の概要
　当審において平成１７年１１月２２日付けで通知した拒絶の理由は、「平成１７年１０月２８日付け手続補正書による補正は、下記の点で、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではないので、特許法１７条の２第３項に規定する要件を満たしていない。」というものであり、「記」として指摘した事項の概要は次のとおりである。
　１　平成１７年１０月２８日付け手続補正書による補正により、請求項１において「読み出しを行う為の第２クロック信号」について「システムクロックに同期する」との補正がされている。
　しかしながら、願書に最初に添付した明細書又は図面には、「読み出しを行う為の第２クロック信号」とシステムクロックとの同期に関する記載は存在しない。
　２　平成１７年１０月２８日付け手続補正書による補正により、請求項１において「該制御回路は前記システムクロックから前記第１クロックと前記第２クロックを作成」との補正がされている。
　しかしながら、願書に最初に添付した明細書又は図面には、制御回路が「システムクロックから前記第１クロックと前記第２クロックを作成」するとの記載は存在しない。
　３　平成１７年１０月２８日付け手続補正書による補正により、請求項１において「前記第１クロックと前記第２クロックは同時に状態変化することが無い」との補正がされている。
　しかしながら、願書に最初に添付した明細書又は図面には、第１クロックと第２クロックの状態変化に関する記載は存在せず、波形図も示されていない。
　４　平成１７年１０月２８日付け手続補正書による補正により、「【請求項２】前記表示パネルの１画面分のデータを書き込むタイミングと、次の１画面分のデータを書き込むタイミングとの間で、前記マイクロコンピュータは、前記第１クロックのタイミングを用いて、前記表示ＲＡＭに書き込む以外の動作を行うことを特徴とする請求項１記載の表示制御装置。」という請求項２を追加する補正がされている。　
　しかしながら、願書に最初に添付した明細書又は図面には、「前記表示パネルの１画面分のデータを書き込むタイミングと、次の１画面分のデータを書き込むタイミングとの間で、前記マイクロコンピュータは、前記第１クロックのタイミングを用いて、前記表示ＲＡＭに書き込む以外の動作を行う」という記載は存在しない。
　
第４　拒絶の理由についての当審の判断
　平成１８年１月２０日付けの本件補正は上記のとおり却下したので、本件出願の明細書及び図面は、本件補正前の、平成１４年１１月１８日付け手続補正書及び平成１７年１０月２８日付け手続補正書により補正されたとおりのものである。
　そこで、平成１７年１１月２２日付けで通知した拒絶の理由で指摘した、平成１７年１０月２８日付け手続補正書による補正について検討する。
　１　請求項１において「読み出しを行う為の第２クロック信号」について「システムクロックに同期する」とする補正について
　願書に最初に添付した明細書には「【００１３】・・・制御回路（２６）は、・・・前記システムクロックに同期した高い周波数を有する書き込み用のタイミング信号ＴＳ１（第１クロック信号）を発生する。」、「【００１５】以上の様に、本発明の実施の形態は、表示用ＲＡＭ（１２）を書き込み状態とする為のタイミング信号ＴＳ１と、表示用ＲＡＭ（１２）を読み出し状態とする為のタイミング信号ＴＳ２とを、各々独立した２種類のクロックから得る様にしたものである。・・・【００１６】・・・また、マイクロコンピュータ（１）のシステムクロックとタイミング信号ＴＳ１とは同期している」、「【００１７】・・・マイクロコンピュータのシステムクロックと書き込み用のタイミング信号とは同期している」との記載はされているが、いずれも書き込み用のタイミング信号ＴＳ１がシステムクロックに同期しているとするものであって、「読み出しを行う為の第２クロック信号」が「システムクロックに同期する」という事項を示す記載は存在せず、この事項が実質的に記載されているというべき根拠も見いだせない。
　そうすると、「読み出しを行う為の第２クロック信号」について「システムクロックに同期する」とする補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。
　２　請求項１において「該制御回路は前記システムクロックから前記第１クロックと前記第２クロックを作成」とする補正について
　願書に最初に添付した明細書には「【００１３】【発明の実施の形態】・・・制御回路（２６）は、表示用ＲＡＭ（１２）を書き込み状態とする場合、・・・前記システムクロックを内部の論理回路（図示せず）を用いて演算処理し、前記システムクロックに同期した高い周波数を有する書き込み用のタイミング信号ＴＳ１（第１クロック信号）を発生する。【００１４】（２７）は制御回路であり、マイクロコンピュータ（１）に内蔵されたクロックジェネレータ（８）から発生する図２の従来技術と同様の低い周波数のクロックＣＫ、書き込み許可信号＊ＷＲ、及び読み出し許可信号＊ＲＥが印加される。即ち、制御回路（２７）は、表示用ＲＡＭ（１２）を読み出し状態とする場合、・・・前記クロックＣＫを内部の論理回路（図示せず）を用いて演算処理し、液晶パネル（９）の液晶表示の為の交番周波数に対応した読み出し用のタイミング信号ＴＳ２（第２クロック信号）・・・を発生する。」と記載されており、クロックＣＫを内部の論理回路を用いて演算処理し読み出し用のタイミング信号ＴＳ２（第２クロック信号）を発生することは記載されているが、システムクロックから第２クロックを作成するとの記載はされておらず、この事項が実質的に記載されているというべき根拠も見いだせない。
　そうすると、「該制御回路は前記システムクロックから前記第１クロックと前記第２クロックを作成」とする補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。
　３　請求項１において「前記第１クロックと前記第２クロックは同時に状態変化することが無い」とする補正について
　願書に最初に添付した明細書には「【０００５】・・・表示用ＲＡＭ（１２）がシングルポートの場合、書き込みアドレス及び読み出しアドレスの指定は、マイクロコンピュータ（１）の１マシンサイクルを構成する複数のシステムクロックの異なるタイミングを利用すればよい。」、「【００１３】【発明の実施の形態】・・・制御回路（２６）は、表示用ＲＡＭ（１２）を書き込み状態とする場合、・・・前記システムクロックに同期した高い周波数を有する書き込み用のタイミング信号ＴＳ１（第１クロック信号）を発生する。【００１４】・・・制御回路（２７）は、表示用ＲＡＭ（１２）を読み出し状態とする場合、・・・液晶パネル（９）の液晶表示の為の交番周波数に対応した読み出し用のタイミング信号ＴＳ２（第２クロック信号）・・・を発生する。」との記載がされているが、段落【０００５】の記載はシングルポートのＲＡＭを用いる場合に書き込みアドレスと読み出しアドレスの指定のタイミングを異なるものとすることを示すに止まるものである。段落【００１３】、【００１４】の記載も「前記第１クロックと前記第２クロックは同時に状態変化することが無い」という事項を示すものではなく、この事項が実質的に記載されているというべき根拠も見いだせない。
　請求人は、この点につき、シングルポートのＲＡＭであれば、書き込みを行う第１クロック信号（ＴＳ１）と読み出しを行う為の第２クロック信号（ＴＳ２）は同時に変化した場合に書き込みと読み込みが衝突する事態となることから同時に状態変化することがないことを理解でき、上記事項が明細書中に実質的に記載されていると主張する。
　しかしながら、シングルポートのＲＡＭを用いる場合に書き込みと読み出しのタイミングの衝突を避けるとしても、そのための手段として種々の手段を採用することができるのであり、シングルポートのＲＡＭを用いることが直ちに制御回路で発生される第１クロック信号と第２クロック信号について「前記第１クロックと前記第２クロックは同時に状態変化することが無い」という事項を意味するものではなく、請求人の主張は根拠がない。
　そうすると、「前記第１クロックと前記第２クロックは同時に状態変化することが無い」とする補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。
　４　したがって、平成１７年１０月２８日付け手続補正書による補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない
　
第５　まとめ
　以上のとおりであるから、平成１７年１０月２８日付け手続補正書による補正は特許法１７条の２第３項に規定する要件を満たしていないものであり、本件出願は、当審において同年１１月２２日付けで通知した拒絶の理由により、拒絶をすべきものである。
　よって、結論のとおり審決する。