【手続補正書】
【提出日】平成22年1月29日(2010.1.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電気装置を作る方法であって、
導電信号構造と、電気的ガード構造と、前記信号構造と前記ガード構造との間に配置された電気絶縁構造と、を備えるスタックを形成するステップを含み、
前記信号構造、絶縁構造、およびガード構造が、前記スタック中に互いに整列されている方法。
【請求項２】
前記形成するステップが、
多層基板を用意するステップと、
前記信号構造、前記ガード構造、および前記絶縁構造のうちの１つを前記多層基板から切り出すステップと、を含む、請求項１に記載の方法。
【請求項３】
前記切り出すステップが、前記信号構造、前記ガード構造、および前記絶縁構造のうちの複数を前記多層基板から同時に切り出すステップを含む、請求項２に記載の方法。
【請求項４】
前記多層基板が、互いに電気的に絶縁された複数の導電層を有するセラミック基板を備える、請求項２に記載の方法。
【請求項５】
前記導電層の１つが、埋込み導電面を備え、さらに、前記形成するステップが、
前記信号構造および前記ガード構造の一方を前記埋込み導電面から切り出すステップと、
前記埋込み導電面に隣接して配置されたセラミック材料から前記絶縁構造を切り出すステップと、を含む、請求項２に記載の方法。
【請求項６】
前記切り出すステップが、レーザを用いて行われる、請求項２に記載の方法。
【請求項７】
前記形成するステップが、前記信号構造、前記ガード構造、および前記絶縁構造を連続的に製作するステップを含む、請求項１に記載の方法。
【請求項８】
前記形成するステップが、前記信号構造、前記ガード構造、および前記絶縁構造のうちの１つまたは複数を、リソグラフィでパターンニングされた層で製作するステップを含む、請求項７に記載の方法。
【請求項９】
前記形成するステップが、
前記基板の外面に配置された導電性トレースおよび前記基板の中に埋め込まれた導電面を備える基板を用意するステップであって、前記トレースが前記信号構造および前記ガード構造の一方を備えるものであるステップと、
前記信号構造および前記ガード構造の他方を前記埋込み面から切り出すステップと、
前記トレースと前記埋込み面との間に配置された前記基板の層から前記絶縁構造を切り出すステップと、を含む、請求項１に記載の方法。
【請求項１０】
前記信号構造および前記ガード構造の他方を切り出す前記ステップおよび前記絶縁構造を切り出す前記ステップが、前記トレースの輪郭の少なくとも一部に沿うように前記基板を切り込むことによって、同時に行われる、請求項９に記載の方法。
【請求項１１】
複数のスタックを形成するステップをさらに備え、前記スタックの各々が、導電信号構造、電気的ガード構造、および前記信号構造と前記ガード構造との間に配置された電気絶縁構造を備え、前記信号構造、絶縁構造、およびガード構造が前記スタック中に互いに整列されており、さらに、
前記信号構造の１つに取り付けられた導電性プローブを設けるステップを備える、請求項１に記載の方法。
【請求項１２】
多層基板を用意するステップと、
各々導電信号構造、電気的ガード構造、および前記信号構造と前記ガード構造との間に配置された電気絶縁構造を備える複数のスタックを形成するように、前記多層基板を切り込むステップと、をさらに含む、請求項１に記載の方法。
【請求項１３】
前記信号構造の１つに取り付けられた導電性プローブを設けるステップをさらに含む、請求項１２に記載の方法。
【請求項１４】
前記多層基板をプローブカード組立品に組み立てるステップをさらに含み、前記プローブが、試験されるべき電子デバイスに接触するように配置される、請求項１３に記載の方法。
【請求項１５】
導電信号構造と、
電気的ガード構造と、
前記信号構造と前記ガード構造との間に配置された電気絶縁構造と、を備える電気装置であって、
前記信号構造、絶縁構造、およびガード構造が、スタック中に互いに整列されている電気装置。
【請求項１６】
多層基板をさらに備え、前記信号構造、前記ガード構造、および前記絶縁構造のうちの１つが、前記多層基板から切り出される、請求項１５に記載の装置。
【請求項１７】
前記信号構造、前記ガード構造、および前記絶縁構造のうちの複数が、前記多層基板から切り出される、請求項１６に記載の装置。
【請求項１８】
前記多層基板が、互いに電気的に絶縁された複数の導電層を有するセラミック基板を備える、請求項１６に記載の装置。
【請求項１９】
前記導電層の１つが、埋込み導電面を備え、
前記信号構造および前記ガード構造の一方が、前記埋込み導電面から切り出され、前記絶縁構造が、前記埋込み導電面に隣接して配置されたセラミック材料から切り出される、請求項１８に記載の装置。
【請求項２０】
基板をさらに備え、
前記信号構造および前記ガード構造の一方が、前記基板の表面に配置されたトレースを備え、
前記信号構造および前記ガード構造の他方が、前記基板中に埋め込まれた導電面から切り出され、
前記絶縁構造が、前記トレースと前記埋込み導電面との間に配置された前記基板の層から切り出される、請求項１５に記載の装置。
【請求項２１】
前記信号構造および前記ガード構造の他方と、前記絶縁構造とが、前記トレースの輪郭の少なくとも一部に沿うように、前記基板へ同じ切り込みを入れることで形成される、請求項２０に記載の装置。
【請求項２２】
基板と、
各々のスタックが、前記スタック中に互いに整列された導電信号構造、電気絶縁構造、および電気的ガード構造を備える複数の前記スタックと、
前記信号構造の各々に取り付けられた複数の導電プローブと、を備える装置。
【請求項２３】
前記基板が、プローブカード組立品に取り付けられ、前記プローブが、試験されるべき電子デバイスに接触するように配置される、請求項２２に記載の装置。
【請求項２４】
少なくとも１つの電子デバイスを試験する方法であって、
プローブカード組立品の導電信号構造を通して試験信号を前記少なくとも１つの電子デバイスに供給するステップと、
電気絶縁構造によって前記信号構造から分離された導電ガード構造にガード信号を供給するステップと、を含み、
前記信号構造、絶縁構造、およびガード構造が、スタック中に互いに整列されている方法。
【請求項２５】
前記プローブカード組立品の複数の導電信号構造の１つひとつを通して複数の試験信号を前記少なくとも１つの電子デバイスに供給するステップと、
前記複数の導電信号構造の１つひとつを通過した前記試験信号の１つひとつに応答して前記少なくとも１つの電子デバイスによって生成された複数の応答信号を伝導するステップと、
複数のガード信号を複数の導電ガード構造に供給するステップと、をさらに含み、
前記信号構造および前記ガード構造が、スタック中に互いに整列され、かつ、絶縁構造で分離された前記信号構造の１つと前記ガード構造の１つとを各々備える複数のスタック構造を形成する、請求項２４に記載の方法。
【請求項２６】
複数の試験信号を供給する前記ステップが、前記信号構造を通して前記プローブカード組立品の第１の複数のプローブに前記試験信号を供給するステップを含み、前記第１の複数のプローブが前記少なくとも１つの電子デバイスの入力端子に接触しており、さらに、
複数の応答信号を伝導する前記ステップが、前記プローブカード組立品の第２の複数のプローブを通して前記試験信号を伝導するステップを含み、前記第２の複数のプローブが前記少なくとも１つの電子デバイスの出力端子に接触している、請求項２５に記載の方法。
【請求項２７】
前記応答信号の１つが、期待された通りであるかどうかを決定するように、前記応答信号の前記１つを評価するステップをさらに含む、請求項２５に記載の方法。
【請求項２８】
前記プローブカード組立品が、多層基板を備え、前記信号構造、前記ガード構造、および前記絶縁構造のうちの少なくとも１つが、前記多層基板から切り出される、請求項２４に記載の方法。
【請求項２９】
前記多層基板が、互いに電気的に絶縁された複数の導電層を有するセラミック基板を備える、請求項２８に記載の方法。
【請求項３０】
前記導電層の１つが、埋込み導電面を備え、
前記信号構造および前記ガード構造の一方が、前記埋込み導電面から切り出され、
前記絶縁構造が、前記埋込み導電面に隣接して配置されたセラミック材料から切り出される、請求項２９に記載の方法。
【請求項３１】
基板をさらに備え、
前記信号構造および前記ガード構造の一方が、前記基板の表面に配置されたトレースを備え、
前記信号構造および前記ガード構造の他方が、前記基板に埋め込まれた導電面から切り出され、
前記絶縁構造が、前記トレースと前記埋込み導電面との間に配置された前記基板の層から切り出される、請求項２４に記載の方法。
【請求項３２】
前記信号構造および前記ガード構造の他方と、前記絶縁構造とが、前記トレースの輪郭の少なくとも一部に沿うように前記基板へ同じ切り込みを入れることで形成される、請求項３１に記載の方法。