【事件の表示】
　平成１１年特許願第１７０４０３号「アナログ−デジタル・コンバータのスプリアスを含まないダイナミック・レンジを拡張するための方法および装置」拒絶査定不服審判事件〔平成１２年　４月１１日出願公開、特開２０００−１０６５２６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本件出願は、平成１１年６月１７日（優先権主張１９９８年６月１７日、アメリカ合衆国）の出願であって、平成１５年６月２日に手続補正がされ、平成１６年１月３０日付けで拒絶査定され、同年５月６日に審判請求がなされるとともに、同日付けで手続補正がなされたものである。
　
２．平成１６年５月６日付け手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　平成１６年５月６日付け手続補正を却下する。
　
［理由］
（１）補正の内容
　本件補正は、補正前には請求項の数が１０であった特許請求の範囲の記載を次のように変更することにより、請求項の数を２とするものである。
　「【請求項１】　アナログ信号（Ｓ）をデジタル変換信号（Ｓ‘）に変換する方法であって、
　第一の経路および第二の経路上に前記アナログ信号を分割するステップと、
　前記第一の経路上において第一の信号歪（Ｄ）を有する前記アナログ信号を生成するために、前記第一の経路上の前記アナログ信号の振幅を調整レベルに前記第一の経路上において制限するステップとを含む方法において、
　前記第二の経路上の前記アナログ信号を小さくし、そして前記第二の経路上に第二の信号歪を残すために、前記第一の経路上の前記アナログ信号および前記信号歪を前記第二の経路上の前記アナログ信号と結合するステップと、
　前記第一の経路上で変換信号（Ｓ‘）および第一の信号変換歪（Ｄ’）を生成するために、前記第一の経路上の前記アナログ信号および前記第一の信号歪を変換するステップと、
　前記第二の経路上に第二の変換信号歪（Ｄ‘）を生成するために、前記第二の経路上の前記第二の信号信号歪を変換するステップと、
　前記第二の経路上の前記第二の信号歪を前記第一の経路上の前記変換信号および前記第一の変換歪と結合するステップとを含むことを特徴とする方法。
　　【請求項２】　第一の経路および第二の経路上に前記アナログ信号を分割する分割装置と、
　前記第一の経路上の前記アナログ信号の振幅を調整レベルに調整しかつ前記第一の経路上に第一の信号歪（Ｄ）を有する前記アナログ信号（Ｓ）を生成する、前記第一の経路上の制限装置とを含むアナログ−デジタル変換器において、
　前記第一の経路上の前記アナログ信号および前記第一の信号歪を前記第二の経路上の前記アナログ信号と結合して前記第二の経路上の前記アナログ信号を小さくし、そして前記第二の経路上に第二の信号歪を残すよう機能する少なくとも１つの結合器と、
　前記第一の経路上の前記アナログ信号と前記第一の信号歪とを変換して前記第一の経路上において変換信号（Ｓ‘）および第一の変換信号歪（Ｄ’）を生成するよう機能する第一のアナログ−デジタル変換器と、
　前記第二の経路上の第二の信号歪を変換して前記第二の経路上において第二の変換信号歪を生成するよう機能する第二のアナログ−デジタル変換器と、
　前記第一の経路上の前記変換信号および前記第一の変換歪を前記第二の経路上の前記第二の変換信号歪と結合する出力結合器とを含むことを特徴とするアナログ−デジタル変換器。」
　
（２）補正の目的
　本件補正は、請求項の数を１０から２に削減するものであるから、特許法第１７条の２第４項第一号に規定される「請求項の削除」を目的とするものに該当するが、補正後の請求項１、２は補正前のいずれの請求項とも異なるから、請求項の削除のみを目的とするものではない。審判請求の理由によれば、補正後の請求項１、２は、それぞれ補正前の請求項９、１０に対応するというものであるが、補正前の請求項１に記載される発明と補正後の請求項９に係る発明とは実質的に同一であり、補正前の請求項１０の記載では「アナログ−デジタル（Ａ／Ｄ）システム」であった発明が、補正後の請求項２の記載では「アナログ−デジタル変換器」となったものであるから、補正前の請求項９、１０を新たな請求項１、２にそれぞれ変更する補正は、特許法第１７条の２第４項第２号に規定される「特許請求の減縮」を目的とするものには該当しない。また、同項第３号に規定される「不明りょうな記載の釈明」や同項第４号に規定される「誤記の訂正」を目的とするものに該当するものでないことも明らかである。
　したがって、本件補正は、特許法第１７条の２第４項の規定を満たしていない。
　
（３）独立特許要件
　また、本件補正が、実質的に、特許法第１７条の２第４項第２号に規定する「特許請求の範囲の減縮」を目的とするものに該当するとした場合でも、補正後の請求項１、２に記載された発明は、下記のとおり、本件出願の優先権主張日前に日本国内または外国において頒布された刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであって、特許法第２９条第２項の規定により特許出願の際に独立して特許を受けることができないものであるから、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第５項に規定する要件を満たしていない。
　
ア．引用発明
　本件出願の優先権主張日前に日本国内において頒布された刊行物である特開平５−１４２００号公報（以下、「引用例１」という。）には、高精度化ＡＤコンバータに関して、図面とともに次の記載がある。
　「【産業上の利用分野】この発明は精度の高い基準電圧を用いず、ＡＤコンバータを複数個組み合わせて高精度となるように構成されたＡＤコンバータに関する。」（２頁１欄２６〜２８行）
　「【実施例】図１は本発明の第１の実施例としての原理回路を示すブロック図である。この回路はＮビットのＡＤコンバータの精度を１ビット上げるときの回路である。同図において、１−１，１−２は入力電圧範囲０〜Ｅ／２〔Ｖ〕のＡＤコンバータ、５−１はＥ／２〔Ｖ〕のリミッタ、４−１はアナログ減算器、６はディジタル加算器である。この図１の動作原理は以下に示すようになる。(1)入力電圧範囲Ｅ〔Ｖ〕の入力Ｖｉｎをリミッタ５−１で入力電圧範囲の中央電圧Ｅ／２〔Ｖ〕でリミットし、入力電圧Ｖｉｎのうち、電圧範囲０〜Ｅ／２〔Ｖ〕に含まれる部分電圧としてのリミッタ出力Ｖａ１を得ると共にさらにアナログ減算器４−１を介しこの出力Ｖａ１と入力電圧Ｖｉｎとの差をとることにより、入力電圧Ｖｉｎのうちの電圧範囲Ｅ／２〜Ｅ〔Ｖ〕に含まれる部分電圧としての減算器出力Ｖｂ１を得る。（2）(1)の出力Ｖａ１とＶｂ１をそれぞれ２つのＮビット精度のＡＤコンバータ１−１，１−２に入力し、ディジタル変換する。(3)ＡＤコンバータ１−１，１−２のディジタル変換出力を加算器６で加算して、Ｎ＋１ビットの精度で入力Ｖｉｎのディジタル変換値を得る。」（２頁２欄４２行〜３頁３欄１１行；なお、丸数字に替えて(1)、(2)、(3)を使用した。）
　上記記載における、リミッタ５−１とＡＤコンバータ１−１とを通る経路を第一の経路とし、アナログ減算器４−１とＡＤコンバータ１−２とを通る経路を第二の経路とすれば、入力Ｖｉｎが第一の経路と第二の経路に分かれてそれぞれリミッタ５−１とアナログ減算器４−１に入力されているから、引用例１には、「第一の経路および第二の経路上に入力Ｖｉｎを分ける経路と、第一の経路上の入力Ｖｉｎを電圧Ｅ／２〔Ｖ〕でリミットし、入力Ｖｉｎのうち電圧範囲０〜Ｅ／２〔Ｖ〕に含まれる部分電圧としてのリミッタ出力Ｖａ１を得るリミッタ５−１と、リミッタ出力Ｖａ１と第二の経路上の入力Ｖｉｎとの差をとることにより、入力Ｖｉｎのうちの電圧範囲Ｅ／２〜Ｅ〔Ｖ〕に含まれる部分電圧としての減算器出力Ｖｂ１を得るアナログ減算器４−１と、リミッタ出力Ｖａ１をディジタル変換するＮビット精度のＡＤコンバータ１−１と、減算器出力Ｖｂ１をディジタル変換するＮビット精度のＡＤコンバータ１−２と、ＡＤコンバータ１−１，１−２のディジタル変換出力を加算してＮ＋１ビットの精度で入力Ｖｉｎのディジタル変換値を得る加算器６とを含むことを特徴とするＡＤコンバータ。」（以下、「引用発明１」という。）が記載されている。
　
イ．補正後の発明との対比・判断
　補正後の請求項２に記載された発明（以下、「本願補正発明」という。）と引用発明１とを対比する。
　引用発明１の「入力Ｖｉｎ」はアナログ信号である。
　引用発明１の「リミッタ５−１」は、入力Ｖｉｎを電圧Ｅ／２〔Ｖ〕でリミットし、入力Ｖｉｎのうち電圧範囲０〜Ｅ／２〔Ｖ〕に含まれる部分電圧としてのリミッタ出力Ｖａ１を得るものであり、入力Ｖｉｎをリミットすることで信号歪が生じることは明らかであるから、「第一の経路上の前記アナログ信号の振幅を調整レベルに調整しかつ前記第一の経路上に第一の信号歪（Ｄ）を有するアナログ信号（Ｓ）を生成する、前記第一の経路上の制限装置」であるといえる。
　引用発明１の「アナログ減算器４−１」は、リミッタ出力Ｖａ１と第二の経路上の入力Ｖｉｎとの差をとることにより、入力Ｖｉｎのうちの電圧範囲Ｅ／２〜Ｅ〔Ｖ〕に含まれる部分電圧としての減算器出力Ｖｂ１を得るものであり、その出力Ｖｂ１はリミッタ５−１によって発生した信号歪に対応するものであるから、「前記第一の経路上の前記アナログ信号および前記第一の信号歪を前記第二の経路上の前記アナログ信号と結合して前記第二の経路上の前記アナログ信号を小さくし、そして前記第二の経路上に第二の信号歪を残すように機能する結合器」であるといえる。
　引用発明１の「ＡＤコンバータ１−１」、「ＡＤコンバータ１−２」、および、「加算器６」は、それぞれ、本願補正発明の「第一のアナログ−デジタル変換器」、「第二のアナログ−デジタル変換器」、および、「出力結合器」に相当する。
　したがって、本願補正発明と引用発明１とは、「第一の経路および第二の経路上にアナログ信号を分け、前記第一の経路上の前記アナログ信号の振幅を調整レベルに調整しかつ前記第一の経路上に第一の信号歪（Ｄ）を有する前記アナログ信号（Ｓ）を生成する、前記第一の経路上の制限装置を含むアナログ−デジタル変換器において、前記第一の経路上の前記アナログ信号および前記第一の信号歪を前記第二の経路上の前記アナログ信号と結合して前記第二の経路上の前記アナログ信号を小さくし、そして前記第二の経路上に第二の信号歪を残すよう機能する少なくとも１つの結合器と、前記第一の経路上の前記アナログ信号と前記第一の信号歪とを変換して前記第一の経路上において変換信号（Ｓ‘）および第一の変換信号歪（Ｄ’）を生成するよう機能する第一のアナログ−デジタル変換器と、前記第二の経路上の第二の信号歪を変換して前記第二の経路上において第二の変換信号歪を生成するよう機能する第二のアナログ−デジタル変換器と、前記第一の経路上の前記変換信号および前記第一の変換歪を前記第二の経路上の前記第二の変換信号歪と結合する出力結合器とを含むことを特徴とするアナログ−デジタル変換器。」である点で一致し、次の点で相違するものの、他に実質的な相違点はない。
（相違点）
　本願補正発明は、第一の経路および第二の経路上にアナログ信号を分割する分割装置を含むのに対し、引用発明１は、第一の経路および第二の経路上に入力Ｖｉｎを分けているものの、そのための装置構成が明示されていない点。
　上記相違点について検討するに、第一の経路および第二の経路上に入力Ｖｉｎを分けるために分割装置を用いることは当業者が容易になし得ることであり、本願補正発明の効果も引用発明１から当業者が予測できる範囲のものである
　したがって、本願補正発明は、引用発明１に基づいて当業者が容易に発明をすることができたものである。
　また、補正後の請求項１に係る発明は、補正後の請求項２に係る発明を方法の発明としたものに相当し、両者の間に実質的な差異はないから、同様の理由により引用発明１に基づいて当業者が容易に発明をすることができたものである。
　
（４）まとめ
　以上のとおりであるから、本件補正は特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明についての検討
（１）本願発明
　平成１６年５月６日付けの手続補正は上記のように却下されたので、本件出願の請求項に係る発明は、平成１５年６月２日付けで補正された明細書の特許請求の範囲に記載されたとおりのものであるところ、該補正書の請求項１、６、９および１０の記載は次のとおりである。
　「【請求項１】　第一の経路上で、アナログ−デジタル（Ａ／Ｄ）コンバータに対して、スプリアスを含まないダイナミック・レンジを規定する変換デジタル信号及びスプリアス歪を生成する振幅を持つアナログ信号をデジタル信号に変換する方法であって、
　前記第一の経路上で変換すべきアナログ信号の振幅をクリッピングして、クリッピングされた振幅が前記Ａ／Ｄに対してスプリアスを含まずより広いダイナミック・レンジを規定する、スプリアス歪を含む変換信号をもたらすようにしているステップと、
　スプリアスを含まない、より広いダイナミック・レンジを規定するスプリアス歪を含む変換信号を生成するために、前記第一の経路上で、前記Ａ／Ｄにより、前記クリッピングされたアナログ信号をデジタル信号に変換するステップとを含むことを特徴とする方法。
　　【請求項６】　アナログ入力信号をデジタル形式に変換するアナログ−デジタル変換器（Ａ／Ｄ）システムであって、該アナログ入力信号が第一の経路上のアナログ−デジタル（Ａ／Ｄ）コンバータに対して、スプリアスを含まないダイナミック・レンジを規定する、変換デジタル信号及びスプリアス歪を生成する振幅を有しているＡ／Ｄコンバータシステムにおいて、
　前記アナログ入力信号を受信して該アナログ入力信号の振幅をクリッピングし、クリッピングされた振幅が前記Ａ／Ｄに対して、スプリアスを含まず、より広いダイナミック・レンジを規定する、スプリアス歪を含む変換信号をもたらしており、第一の経路上にクリッピングされたアナログ信号及び信号歪を発生させ、第二の経路上に信号の歪を発生させるためのクリッピング装置を含み、
　前記第一の経路上の前記第一のＡ／Ｄが、スプリアスを含まず、より広いダイナミック・レンジを規定する、スプリアス歪を含む変換信号を生成するために、前記第一の経路上の前記クリッピングされたアナログ信号及び前記信号歪とを受信し、前記第一の経路上の前記クリップされたアナログ信号および前記信号歪をデジタル信号に変換することを特徴とするアナログ−デジタル（Ａ／Ｄ）コンバータシステム。
　　【請求項９】　アナログ信号をデジタル信号に変換する方法であって、
　第一の経路および第二の経路上に、変換すべきアナログ信号を供給するステップと、
　アナログ信号および信号歪を生成するために、前記第一の経路上で変換すべき前記アナログ信号の振幅をクリッピングするステップと、
　前記第二の経路上の前記アナログ信号を小さくしそして前記第二の経路上の前記信号歪を分離するために、前記第一の経路から入手された前記アナログ信号と前記信号の歪を前記第二の経路上の前記アナログ信号と結合するステップと、
　前記第一の経路上で変換信号および変換歪を生成するために、前記第一の経路上の前記アナログ信号および前記信号の歪をデジタル信号に変換するステップと、
　前記第一の経路上の第一のＡ／Ｄにより、前記第二の経路上に変換歪を発生させるために、前記第二の経路上の前記信号歪をデジタル信号に変換するステップと、
　前記第二の経路上の変換歪を、前記第一の経路上の変換歪と結合するステップとを含む方法。
　　【請求項１０】　アナログ入力信号をデジタル信号に変換するためのアナログ−デジタル（Ａ／Ｄ）システムであって、
　前記アナログ入力信号を受信し、前記第一の経路上にクリッピングされたアナログ信号と信号歪をそして第二の経路上に信号歪を発生するために、前記アナログ信号の振幅をクリッピングするクリッピング装置と、
　前記第一の経路上の前記アナログ信号と前記信号歪を受信し、前記第一の経路上に、変換信号および変換歪を発生するために、前記第一の経路上の前記のクリッピングしたアナログ信号と前記信号歪をデジタル信号に変換する第一の経路上の第一のＡ／Ｄと、
　前記第二の経路上に変換歪を発生するために、前記第二の経路上の前記信号歪をデジタル的な歪に変換する第二の経路上の第二のＡ／Ｄと、
　所望の変換信号を発生するために、前記第一の経路からの前記変換信号と前記変換歪を前記第二の経路上の前記変換歪と結合する前記第一および第二の経路に接続される結合器とを含むことを特徴とするシステム。」
　
（２）引用例に記載された発明
　原査定の拒絶の理由に引用された刊行物であるＩＢＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｓｃｌｏｓｕｒｅ　Ｂｕｌｌｅｔｉｎ　Ｖｏｌ．１０　Ｎｏ．７の９１９〜９２０頁の「ＥＸＰＡＮＤＩＮＧ　ＢＩＴ　ＲＥＳＯＬＵＴＩＯＮ　ＡＮ　Ａ−ＴＯ−Ｄ　ＣＯＮＶＥＲＴＥＲ」（Ｄ．Ｒ．Ｇａｍｂｒｅｌ）（以下、「引用例２」という。）には、図面とともに次の記載がある。
「Given an M-level A-to-D converter, Which has parallel conversion and produces one-out-of-M information, the best resolution can be extended by dividing the input signal into slices and using more than one M-level A-to-D converter. Each slice of the input signal can then be digitized by its corresponding A-to-D converter. The outputs of each A-to-D converter are then Ored together to give the total digital output.
　The input analog signal is fed into slicer-amplifiers 1 and 2. Slicer-amplifier 1 passes the lower range of voltages to the first 8-lever 3-bit A-to-D converter 4. Slicer-amplifier 2 passes the higher range of voltage to the 8-level 3-bit A-to-D converter 3. Both A-to-D converters digitize the analog voltage fed to it. A-to-D converter 4 has an output signal on output line 23 and no output signals on 20, 21, and 22 whenever its maximum input voltage is exceeded. The output from slicer-amplifier 1 has a value one level more than the maximum input value allowable to A-to-D converter 4. Therefore, whenever there is an output out of A-to-D converter 3, the output of A-to-D converter 4 23 is equal to a 1 and 22, 21, and 20 all equal to zero. It is impossible for the 20, 21, and 22 lines of A-to-D converter 3 to be activated at the same time as the 20, 21, and 22 output lines from the A-to-D converter 4 are activated.
　By this method, two 8-level 3-bit A-to-D converters can be made to function as a 16-level 4-bit A-to-D converter having the same voltage input range as the 8-level 3-bit A-to-D converter.」（９１９〜９２０頁）
　
　当業者の技術常識および対応する図面の記載を参酌すれば、引用例２には、「アナログ入力信号を２つのスライサ増幅器１、２に供給し、前記スライサ増幅器１は、スライスレベルの下側の電圧範囲の信号を通過させて３ビットＡ−Ｄコンバータ４に供給し、前記スライサ増幅器２は、スライスレベルの上側の電圧範囲の信号を通過させて３ビットＡ−Ｄコンバータ３に供給し、前記Ａ−Ｄコンバータ３、４は、それぞれ供給された信号をデジタル化し、Ａ−Ｄコンバータ３、４の出力を結合して４ビットのデジタル信号として出力することにより、３ビットＡ−Ｄコンバータと同じ入力電圧範囲を持つ４ビットＡ−Ｄコンバータとして機能することができるＡ−Ｄコンバータシステム。」（以下、「引用発明２」という。）が記載されている。
　
（３）本願発明との対比・判断
ア．請求項６に係る発明
　請求項６に係る発明（以下、「本願発明６」という。）と引用発明２とを対比する。
　引用発明２の「スライサ増幅器１」は、アナログ入力信号のうち、スライスレベルの下側の電圧範囲の信号を通過させて３ビットＡ−Ｄコンバータ４に供給するから、スライスによる信号歪を発生させるといえる。また、引用発明２の「スライサ増幅器２」は、アナログ入力信号のうち、スライスレベルの上側の電圧範囲の信号を通過させて３ビットＡ−Ｄコンバータ３に供給するものであり、その出力信号は、「スライサ増幅器１」によって制限された信号に相当するから、上記信号歪を発生させるといえる。したがって、引用発明２の「スライサ増幅器１」および「Ａ−Ｄコンバータ４」を通る経路を「第一の経路」とし、「スライサ増幅器２」および「Ａ−Ｄコンバータ３」を通る経路を「第二の経路」とすれば、引用発明２の「スライサ増幅器１」と「スライサ増幅器２」とからなる構成は、アナログ入力信号を受信して、第一の経路上にスライス（振幅制限）されたアナログ信号と信号歪とを発生させ、第二の経路上にスライスによる信号歪を発生させるものであり、引用発明２の「スライス」と本願発明６の「クリッピング」に実質的な差異はないから、上記構成は本願発明６の「クリッピング装置」に相当する。また、引用発明２の「Ａ−Ｄコンバータ４」は、第一の経路上のスライス（振幅制限）されたアナログ信号と信号歪とを受信し、デジタル信号に変換するから、本願発明６の「第一の経路上のアナログ−デジタル（Ａ／Ｄ）コンバータ」に相当する。
　以上によれば、本願発明６と引用発明２とは、「アナログ入力信号をデジタル形式に変換するアナログ−デジタル変換機（Ａ／Ｄ）システムであって、前記アナログ入力信号を受信して該アナログ入力信号の振幅をクリッピングし、第一の経路上にクリッピングされたアナログ入力信号および信号歪を発生させ、第二の経路上に信号の歪を発生させるためのクリッピング装置を含み、前記第一の経路上のアナログ−デジタル（Ａ／Ｄ）コンバータが、前記第一の経路上の前記クリッピングされたアナログ信号および前記信号歪とを受信し、前記第一の経路上の前記クリップされたアナログ信号および前記信号歪とをデジタル信号に変換することを特徴とするアナログ−デジタル（Ａ／Ｄ）コンバータシステム。」である点で共通し、次の点で相違するものの、他に実質的な相違点はない。
　（相違点）
　本願発明６は、アナログ入力信号が第一の経路上のアナログ−デジタル（Ａ／Ｄ）コンバータに対して、スプリアスを含まないダイナミック・レンジを規定する、変換デジタル信号およびスプリアス歪を生成する振幅を有しているＡ／Ｄコンバータシステムにおいて、クリッピングされた振幅が前記Ａ／Ｄに対して、スプリアスを含まず、より広いダイナミック・レンジを規定する、スプリアス歪を含む変換信号をもたらしており、前記Ａ／Ｄが、スプリアスを含まず、より広いダイナミックレンジを規定する、スプリアス歪を含む変換信号を生成するためのものであるのに対し、引用発明２は、３ビットＡ−Ｄコンバータと同じ入力電圧範囲を持つ４ビットＡ−Ｄコンバータを得るものである点。（請求項６には、「前記Ａ／Ｄ」および「前記第一のＡ／Ｄ」との記載があるが、いずれも、「第一の経路上のアナログ−デジタル（Ａ／Ｄ）コンバータ」であるとして、上記のように認定した。）
　上記相違点について検討する。引用例２には、スプリアス歪を生じないダイナミック・レンジを拡大することについて記載されていないが、引用発明２は、２つの３ビットＡ−Ｄコンバータとスライサ増幅器を用いることにより、３ビットＡ−Ｄコンバータと同じ入力電圧範囲の４ビットＡ−Ｄコンバータを実現するものであり、Ａ−Ｄコンバータのダイナミックレンジやスプリアス歪については当業者が必要に応じて考慮すべき事項であるから、スプリアス歪を生じないダイナミック・レンジを拡大するために、引用発明２のＡ−Ｄコンバータの入力電圧範囲をスプリアス歪のないダイナミックレンジに置き換えて本願発明６のような構成を得ることは当業者が容易になし得ることであり、本願発明６の効果も引用発明２から当業者が予測できる範囲のものである。
　したがって、本願発明６は、引用発明２に基づいて当業者が容易に発明をすることができたものである。
　
イ．請求項１に係る発明
　請求項１に係る発明は、本願発明６を方法の発明としたものに相当し、両者の間に実質的な差異はないから、同様の理由により引用発明２に基づいて当業者が容易に発明をすることができたものである。
　
ウ．請求項１０に係る発明
　請求項１０に係る発明（以下、「本願発明１０」という。）と引用発明２とを対比する。
　引用発明２の「スライサ増幅器１，２」が、本願発明１０の「クリッピング装置」に相当することは、上記「ア．」と同様であり、引用発明２の「Ａ−Ｄコンバータ４」および「Ａ−Ｄコンバータ３」が、本願発明１０の「第一のＡ／Ｄ」および「第二のＡ／Ｄ」にそれぞれ相当することは明らかである。
　したがって、本願発明１０と引用発明２とは、「アナログ入力信号をデジタル信号に変換するアナログ−デジタル（Ａ／Ｄ）システムであって、前記アナログ入力信号を受信し、第一の経路上にクリッピングされたアナログ信号と信号歪をそして第二の経路上に信号歪を発生するために、前記アナログ信号の振幅をクリッピングするクリッピング装置と、前記第一の経路上の前記アナログ信号と前記信号歪を受信し、前記第一の経路上に、変換信号および変換歪を発生するために、前記第一の経路上の前記のクリッピングしたアナログ信号と前記信号歪をデジタル信号に変換する第一の経路上の第一のＡ／Ｄと、前記第二の経路上に変換歪を発生するために、前記第二の経路上の前記信号歪をデジタル的な歪に変換する第二の経路上の第二のＡ／Ｄとを含み、所望の変換信号を発生するために、前記第一の経路からの前記変換信号と前記変換歪を前記第二の経路上の前記変換歪と結合することを特徴とするシステム。」である点で共通し、次の点で相違するものの、他に実質的な差異はない。
（相違点）
　本願発明１０は、第一および第二の経路に接続される結合器を含むのに対し、引用発明２には、第一および第二の経路に接続される結合器が明示されていない点。
　上記相違点について検討するに、第一の経路の信号と第二の経路の信号とを結合するために第一および第二の経路に接続される結合器を設けることは慣用技術であるから、上記相違点の構成を得ることは当業者が容易に想到し得ることであり、本願発明１０の効果も引用発明２から当業者が予測できる範囲のものである。
　したがって、本願発明１０は、引用発明２に基づいて当業者が容易に発明をすることができたものである。
　
エ．請求項９に係る発明
　請求項９に係る発明（以下、「本願発明９」という。）と引用発明２とを対比する。
　引用発明２が、「アナログ信号をデジタル信号に変換する方法」を含み、「第一の経路および第二の経路上に、変換すべきアナログ信号を供給するステップ」と、「第二の経路上の変換歪を、第一の経路上の変換歪と結合するステップ」とを含むことは明らかである。また、引用発明２の「スライサ増幅器１」が、「アナログ信号および信号歪を生成するために、前記第一の経路上で変換すべき前記アナログ信号の振幅をクリッピングするステップ」を有し、「Ａ−Ｄコンバータ４」が、「前記第一の経路上で変換信号および変換歪みを生成するために、前記第一の経路上の前記アナログ信号および前記信号の歪をデジタル信号に変換するステップ」を有し、「Ａ−Ｄコンバータ３」が、「前記第二の経路上に変換歪を発生させるために、前記第二の経路上の信号歪をデジタル信号に変換するステップ」を有することは上記の検討から明らかである。さらに、引用発明２の「スライサ増幅器２」は、「第二の経路上のアナログ信号を実質的に小さくしそして第二の経路上の信号歪を生成するために、アナログ信号をスライスするステップ」を有するといえる。
　したがって、本願発明９と引用発明２とは、「アナログ信号をデジタル信号に変換する方法であって、第一の経路および第二の経路上に、変換すべきアナログ信号を供給するステップと、アナログ信号および信号歪を生成するために、前記第一の経路上で変換すべき前記アナログ信号の振幅をクリッピングするステップと、前記第一の経路上で変換信号および変換歪を生成するために、前記第一の経路上の前記アナログ信号および前記信号の歪をデジタル信号に変換するステップと、前記第二の経路上に変換歪を発生させるために、前記第二の経路上の前記信号歪をデジタル信号に変換するステップと、前記第二の経路上の変換歪を、前記第一の経路上の変換歪と結合するステップとを含む方法」である点で共通し、次の点で相違するものの、他に実質的な相違点はない。
（相違点）
　本願発明９は、前記第二の経路上の前記アナログ信号を小さくしそして前記第二の経路上の前記信号歪を分離するために、前記第一の経路から入手された前記アナログ信号と前記信号の歪を前記第二の経路上の前記アナログ信号と結合するステップを含むのに対し、引用発明２は、第二の経路上のアナログ信号を実質的に小さくしそして第二の経路上の信号歪を発生するために、アナログ信号をスライスするステップを含む点。
　上記相違点について検討するに、アナログ信号の処理回路において、第一の経路上で発生した歪を第二の経路上で分離するために、第一の経路から入手したアナログ信号および信号歪を、第二の経路上のアナログ信号と結合することは、引用例１に記載されているほか、特開平７−１１５３６６号公報に記載されるように周知であるから、引用発明２に該周知技術を適用して本願発明９の構成を得ることは当業者が容易に想到し得ることであり、本願発明９の効果も引用発明２および周知技術から当業者が予測しうる範囲のものである。
　したがって、本願発明９は、引用発明２および周知技術に基づいて当業者が容易に発明をすることができたものである。
　
（４）むすび
　以上のとおりであるから、本願発明１、６、９、１０は、引用発明２および周知技術に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができないものである。
　
　よって、結論のとおり審決する。