【誤訳訂正書】
【提出日】平成21年11月27日(2009.11.27)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
半導体本体（１１）を供給する工程と；
前記半導体本体（１１）の上にゲート構造（１５）を形成する工程と；
前記半導体本体（１１）中にソース領域（１９）とドレイン領域（２０）を形成する工程であって、前記ソース領域（１９）は前記ゲート構造（１５）近傍の一方の側面に存在し、前記ドレイン領域（２０）は前記ゲート構造（１５）近傍の他方の側面に存在することと；
前記ゲート構造（１５）の上、および前記ソース領域（１９）近傍の前記半導体本体（１１）の一部分の上に第１の誘電体層（２２）を形成する工程と；
前記ゲート構造（１５）と前記ドレイン領域（２０）の間の誘電体層の静電容量を減らすソース接触を形成するために、前記ソース領域（１９）に電気的接続する第１の接地シールド（２４）を前記第1の誘電体層（２２）の上にパターン化して形成する工程であって、前記第１の接地シールド（２４）は前記ゲート構造（１５）の上を通り且つ前記ドレイン領域（２０）近傍まで延びることと；
前記ソース領域（１９）近傍の前記ゲート構造（１５）とは反対側の前記第１の誘電体層（２２）上に、前記ゲート構造（１５）とパラレル構造になるようにゲートバス（２５）を形成する工程と；
前記ゲートバス（２５）の上と前記ソース接触の上に第２の誘電体層（２９）を形成する工程と；
前記ゲートバス（２５）上の前記第２の誘電体層（２９）の部分と前記ドレイン領域（２０）近傍の前記第２の誘電体層（２９）の部分の静電容量を減らす為の第２の接地シールド（３１）を提供する金属層を、前記ゲートバス（２５）上の第２の誘電体層（２９）の上部にパターン化して形成することによって前記第２の接地シールド（３１）を前記ソース接触に電気的接続させる工程であって、前記第２の接地シールド（３１）が前記第１の接地シールド（２４）に接続している部分は、前記ドレイン領域（２０）と前記ゲートバス（２５）の間に存在し、前記第２の接地シールド（３１）は前記ゲートパス（２５）の全体の上に存在し且つ前記ゲートパス（２５）とパラレル構造に形成されていることと；
前記ドレイン領域（２０）に接触するように形成されるドレイン接触（２６，３３）と；
プラスチックパッケージのモールド化合物を、前記第２の接地シールド（３１）と前記ドレイン接触（２６，３３）の間に形成する工程と
からなる半導体デバイスの作製方法。
【請求項２】
半導体本体（１１）を供給する工程と；
前記半導体本体（１１）の上にゲート構造（１５）を形成する工程と；
前記半導体本体（１１）中にソース領域（１９）とドレイン領域（２０）を形成する工程であって、前記ソース領域（１９）は前記ゲート構造（１５）近傍の一方の側面に存在し、前記ドレイン領域（２０）は前記ゲート構造（１５）近傍の他方の側面に存在することと；
前記ゲート構造（１５）の上、および前記ソース領域（１９）近傍の前記半導体本体（１１）の一部分の上に第１の中間誘電体層（２２）を形成する工程と； 
前記ゲート構造（１５）と前記ドレイン領域（２０）の間の静電容量を減らすために、前記第１の中間誘電体層（２２）の上において前記ゲート構造（１５）の上を通り且つ前記ドレイン領域（２０）近傍まで延びる第１の接地シールド（２４）を提供することによって、前記ソース領域（１９）に電気的接続している第１の接地シールド（２４）をパターン化して形成する工程と；
前記ソース領域（１９）近傍の前記ゲート構造（１５）とは反対側の前記第１の中間誘電体層（２２）の上に、前記ゲート構造（１５）とパラレル構造になるようにゲートバス（２５）を形成する工程と；
前記ゲートバス（２５）の上と前記第１の接地シールド（２４）の上に第２の中間誘電体層（２９）を形成する工程と；
前記ゲートバス（２５）上の前記第２の誘電体層（２９）の部分と前記ドレイン領域（２０）近傍の前記第２の中間誘電体層（２９）の部分の静電容量を減らすために、前記ゲートバス（２５）上の前記第２の中間誘電体層（２９）の一部分の上に、前記第１の接地シールド（２４）に電気的接続する第２の接地シールド（３１）を金属層でパターン化して形成する工程であって、第２の接地シールド（３１）が前記第１の接地シールド（２４）に接続している部分は、前記ドレイン領域（２０）と前記ゲートバス（２５）の間に存在し、前記第２の接地シールド（３１）は前記ゲートパス（２５）の全体の上に存在し且つ前記ゲートパス（２５）とパラレル構造に形成されていることと；
前記ドレイン領域（２０）に接触するように形成されるドレイン接触（２６，３３）と；
プラスチックパッケージのモールド化合物を、前記第２の接地シールド（３１）と前記ドレイン接触（２６，３３）の間に形成する工程と
からなる半導体デバイスの作製方法。
【請求項３】
半導体本体（１１）と；
前記半導体本体（１１）の上のゲート構造（１５）と；
前記半導体本体（１１）中に存在するソース領域（１９）とドレイン領域（２０）であり、前記ソース領域（１９）は前記ゲート構造（１５）近傍の一方の側面に存在し、前記ドレイン領域（２０）は前記ゲート構造（１５）近傍の他方の側面に存在することと；
前記ゲート構造（１５）上および前記ソース領域（１９）近傍の前記半導体本体（１１）の一部分の表面上に存在する第１の誘電体層（２２）と；
前記ゲート構造（１５）と前記ドレイン領域（２０）の間の静電容量を減らすために、前記ソース領域（１９）に電気的接続するように前記第１の誘電体層（２２）の上において前記ゲート構造（１５）の上を通り且つ前記ドレイン領域（２０）近傍まで延びるパターン化された第１の接地シールド（２４）によって形成されるソース接触と；
前記ソース領域（１９）近傍の前記ゲート構造（１５）とは反対側の前記第１の誘電体層（２２）の上に、前記ゲート構造（１５）とパラレル構造になるように存在するゲートバス（２５）と；
前記ゲートバス（２５）の上と前記ソース接触の上に形成される第２の誘電体層（２９）と；
前記ゲートバス（２５）上の前記第２の誘電体層（２９）の部分と前記ドレイン領域（２０）近傍の前記第２の誘電体層（２９）の部分の静電容量を減らすために、前記ゲートバス（２５）の上の第２の誘電体層（２９）の一部分の上に、前記ソース接触に電気的接続する第２の接地シールド（３１）をパターン化して提供する金属層であって、第２の接地シールド（３１）が前記第１の接地シールド（２４）に接続している部分は、前記ドレイン領域（２０）と前記ゲートバス（２５）の間に存在し、前記第２の接地シールド（３１）は前記ゲートパス（２５）の全体の上に存在し且つ前記ゲートパス（２５）とパラレル構造に形成されていることと；
前記ドレイン領域（２０）に接触するように形成されるドレイン接触（２６，３３）と；
プラスチックパッケージのモールド化合物を、前記第２の接地シールド（３１）と前記ドレイン接触（２６，３３）の間に形成する工程と
からなる半導体デバイス。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】０００８
【訂正方法】変更
【訂正の内容】
【０００８】
次にゲート構造１５が半導体部１１の上に形成される。ゲート構造１５は説明しやすいように非常に簡略化して示している。ゲート構造１５はゲート誘電体層とゲート電極（個別に表示しない）からなる。好ましくはゲート電極は、大量ドープの多結晶半導体層と、当該多結晶半導体層の上に形成されたゲートオーミックまたは金属層とを含む。好ましくは、ゲート金属層はタングステン・シリコン合金から成るが、チタン、窒化チタン、モリブデンのような他の金属も適当である。多結晶半導体層は通常、ドープＮ型である。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００１５
【訂正方法】変更
【訂正の内容】
【００１５】
ソース接触、あるいは第１の接地シールド２４はソース領域１９と電気的接触をしている。第１の接地シールド２４はゲート構造１５上にあり、それはドレイン領域２０（第１のドレイン接触２６と第２のドレイン接触３３を含む：図３に示す）と、ゲート構造１５との間の寄生静電容量を減少させる。本実施例において、第１の接地シールド２４はゲート構造１５とＩＬＤ０層２２の上に形成される。しかし、第１の接地シールド層２４はソース接触としてのみ動作するので、ＩＬＤ０層２２の一部分に配置されてもよいし、ゲート構造１５の上全体には伸びていなくてもよい。この第１の接地シールド２４がゲート構造１５の上にあるということは、本発明においてはさして重要ではない。なぜならば、第２の接地シールド３１（以下に説明（図３参照））が形成されるからである。ゲートバス２５はゲート構造１５のフィンガーに挟まれたＩＬＤ０層２２の上に配置されている。各々のドレイン接触２６はドレイン領域２０と電気的接触している。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００１７
【訂正方法】変更
【訂正の内容】
【００１７】
図３に戻って、従来のフォトリソグラフィやエッチング技術はＩＬＤ１層２９に接触開口、あるいはＩＬＤ１層２９のビアを形成するために用いられる。第１のオーミック、もしくは金属層はＩＬＤ１層２９の上に、ＩＬＤ１層２９の開口やビア中に形成、パターン化されて、第２の接地シールド３１と第２のドレイン接触３３を形成する。好ましくは、第２の金属層はアルミニウムもしくはアルミニウム合金からなり、もっとも好ましくは厚さが約５，０００から６０，０００オングストロームの範囲にあるＡｌＣｕＷである。アルミニウム・銅・タングステン合金のメタライズは、故障による電気マイグレーションに対する保護を増進する。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００１９
【訂正方法】変更
【訂正の内容】
【００１９】
さて、図３を上から見た図である図４は、ゲートバス２５がどのようにしてゲート構造１５のフィンガーの間に形成され、ゲート構造１５のフィンガーとパラレル構造になっているかを示している。ゲートバス２５は周期的にコンタクト領域２７でゲート構造１５と電気的接続をしているので、ゲート抵抗（Ｒｇ）はデバイス１０の電力利得を劣化させないほど低く保つことができる。