【事件の表示】
　特願２０１６−　２３３５９「ショットキー接触部を有する半導体デバイスを製造するための方法」拒絶査定不服審判事件〔平成２８年　８月１８日出願公開、特開２０１６−１４９５５４、請求項の数（１１）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２８年２月１０日（パリ条約による優先権主張　２０１５年（平成２７年）２月１１日，独国）の出願であって，その手続の経緯は以下のとおりである。
　平成２９年　２月１７日付け　拒絶理由通知書
　平成２９年　５月１７日　　　意見書・手続補正書の提出
　平成２９年　６月　１日付け　拒絶理由通知書
　平成２９年　８月１６日　　　意見書・手続補正書の提出
　平成２９年　９月１９日付け　拒絶査定
　平成３０年　１月２６日　　　審判請求書・手続補正書の提出
　平成３０年１１月１６日付け　拒絶理由通知書
　平成３１年　２月２０日　　　意見書・手続補正書の提出
第２　原査定の概要
　原査定（平成２９年９月１９日付け拒絶査定）の概要は次のとおりである。
　本願請求項１ないし１９に係る発明は、以下の引用文献１ないし１３に基づいて、その発明の属する技術の分野における通常の知識を有する者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　　　＜引用文献等一覧＞
引用文献１　特開平０８−１９５４０３号公報
引用文献２　特開２００９−０８１１７７号公報
引用文献３　特開昭６１−２９６７５４号公報
引用文献４　特開２００６−３０２９９９号公報
引用文献５　特開昭６０−２６１１７７号公報
引用文献６　特開昭６０−０２５２７５号公報
引用文献７　特開平０４−０８０９６２号公報
引用文献８　特開２００８−１３０８７４号公報
引用文献９　特開平０３−２９５２２９号公報
引用文献１０　特開昭６４−０５０５２７号公報
引用文献１１　特開２００４−０５５５８６号公報
引用文献１２　特開２００８−０４２１９８号公報
引用文献１３　特開２０１３−１６１８０５号公報
第３　当審拒絶理由の概要
　当審拒絶理由（平成３０年１１月１６日付け拒絶理由）の概要は次のとおりである。
Ａ．この出願は，発明の詳細な説明の記載が，特許法第３６条第４項第１号に規定する要件を満たしていない。
Ｂ．この出願は，特許請求の範囲の記載が，特許法第３６条第６項第１号に規定する要件を満たしていない。
Ｃ．この出願は，特許請求の範囲の記載が，特許法第３６条第６項第２号に規定する要件を満たしていない。
Ｄ．本願請求項１３ないし１７に係る発明は、以下の引用文献７，１２ないし１７に基づいて、その発明の属する技術の分野における通常の知識を有する者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　　　＜引用文献等一覧＞
引用文献１２　特開２００８−４２１９８号公報
引用文献１４　特開２００８−３４６４６号公報
引用文献１５　特開２０１２−６９７９８号公報
引用文献１６　特開２０１３−２５１４０６号公報
引用文献１３　特開２０１３−１６１８０５号公報
引用文献１７　特開２００２−２９９６４２号公報
引用文献７　特開平４−８０９６２号公報
第４　本願発明
　本願の請求項１ないし１１に係る発明（以下，それぞれ「本願発明１」ないし「本願発明１１」という。）は，平成３１年２月２０日付けの手続補正で補正された特許請求の範囲の請求項１ないし１１に記載された事項により特定される以下の発明である。
「【請求項１】
　ショットキー接合部とｐｎ接合部とを含むＭＰＳダイオード（３００）を製造するための方法であって、
　基板表面（３１１）を有するＳｉＣ半導体基板（３１０）であって、前記基板表面（３１１）においてさらされる露出部分を有する少なくとも１つのｎドープ領域（３２３）、および、前記ｎドープ領域（３２３）に囲まれ前記基板表面（３１１）においてさらされる露出部分を有する少なくとも１つのｐドープ領域（３２１）とを含むＳｉＣ半導体基板（３１０）を設けるステップと、
　前記ＳｉＣ半導体基板（３１０）の前記ｐドープ領域（３２１）上に接触メタライゼーション（３５４）を形成するステップと、
　前記基板表面（３１１）を１２０秒未満の間、０．０１３３パスカル（０．１ミリトル）〜０．１１パスカル（０．８ミリトル）の圧力で容量結合プラズマにさらすことによって前記ＳｉＣ半導体基板（３１０）を前処理しアモルファスｎドープ半導体表面層を形成するステップであって、前記プラズマに容量結合している電力が５Ｗ〜４０Ｗの間の範囲であるステップと、
　ショットキー接合形成材料（３５１）を前記前処理済みの基板表面（３１１）上にスパッタリングして、前記ショットキー接合形成材料（３５１）と前記ｎドープ領域（３２３）の前記露出部分との間にショットキー接触部を形成するステップと、
　前記ＳｉＣ半導体基板（３１０）のアクティブ領域（３９１）内にメタライゼーション（３５３）を形成するステップと、
を含み、
　前記ショットキー接合形成材料（３５１）および前記メタライゼーション（３５３）は、前記アクティブ領域（３９１）においてアノード・メタライゼーションを形成し、前記アノード・メタライゼーションは、前記接触メタライゼーション（３５４）とオーム接触している、方法。
　　【請求項２】
前記ショットキー接合形成材料（３５１）が、モリブデン、窒化モリブデン、チタニウム、窒化チタン、タンタル、窒化タンタル、ドーピング濃度が少なくとも１０１７／ｃｍ３の多結晶シリコン、およびそれらの任意の組合せからなる群から選択される、請求項１に記載の方法。
　　【請求項３】
　前記ＳｉＣ半導体基板（３１０）を前処理する前に前記基板表面（３１１）を粗清浄化するステップをさらに含み、前記粗清浄化するステップが、湿式化学粗清浄化、スパッタリング粗清浄化、反応性スパッタリング粗清浄化、およびそれらの任意の組合せを含む、請求項１または２に記載の方法。
　　【請求項４】
　前記湿式化学粗清浄化が、蒸溜水、Ｈ２Ｏ２および水酸化アンモニウムを含む第１の洗浄溶液、ならびに／または蒸溜水、Ｈ２Ｏ２および塩酸を含む第２の洗浄溶液で前記基板表面（３１１）を清浄化するステップを含む、請求項３に記載の方法。
　　【請求項５】
　前記スパッタリング粗清浄化および／または前記反応性スパッタリング粗清浄化用が、前記前処理用の電力よりも大きい電力で容量結合プラズマに前記基板表面（３１１）をさらすステップを含み、前記スパッタリング粗清浄化および／または前記反応性スパッタリング粗清浄化用の前記電力が、少なくとも４０Ｗ、好ましくは少なくとも６０Ｗ、より好ましくは少なくとも８０Ｗである、請求項３に記載の方法。
　　【請求項６】
　前記基板表面（３１１）の前記前処理によって、アモルファスｎドープ半導体表面層が形成される、請求項１〜５のいずれか一項に記載の方法。
　　【請求項７】
　前記基板表面（３１１）の前記前処理が実行され、その結果、前記基板表面（３１１）でのフェルミ準位が所定の値に固定される、請求項１〜６のいずれか一項に記載の方法。
　　【請求項８】
　前記基板表面（３１１）を前処理するプロセス、および前記前処理された基板表面（３１１）上に前記ショットキー接合形成材料（３５１）をスパッタリングするプロセスが、同じプロセス・チャンバ内で実行される、請求項１〜７のいずれか一項に記載の方法。
　　【請求項９】
　前記基板表面（３１１）を粗清浄化するプロセス、前記前処理された基板表面（３１１）上に前記ショットキー接合形成材料（３５１）をスパッタリングするプロセス、および前記スパッタリングされたショットキー接合形成材料（３５１）上にメタライゼーション（３５３）を形成するプロセスのうち、少なくとも１つのプロセスも前記同じプロセス・チャンバ内で実行される、請求項８に記載の方法。
　　【請求項１０】
　前記前処理された基板表面（３１１）上に前記ショットキー接合形成材料（３５１）をスパッタリングするステップが、窒素含有雰囲気中で実行される、請求項１〜９のいずれか一項に記載の方法。
　　【請求項１１】
　前記ＳｉＣ半導体基板（３１０）を前処理するステップが、前記基板表面（３１１）をアルゴン・プラズマ放電にさらすステップを含む、請求項１〜１０のいずれか一項に記載の方法。」
第５　引用文献，引用発明等について
１　引用文献１について
　原査定及び当審の拒絶の理由に引用された引用文献１（特開平０８−１９５４０３号公報）には，図面とともに次の事項が記載されている。
「【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特に、ショットキーゲート型電界効果トランジスタやショットキーバリアダイオード等の能動層とショットキー接合をなす電極を有する高出力用の半導体装置に関する。」
「【００１４】
【課題を解決するための手段】上述する問題点を解決するため、本発明は、化合物半導体基板上部に形成した能動層とショットキー接合をなすショットキー電極を有し、前記能動層のショットキー電極を形成された領域及びその近傍のうち少なくとも一部に、高抵抗層が形成されている半導体装置であって、前記高抵抗層がプラズマ処理を施すことにより形成された０．６乃至０．８ｅＶの表面準位によるものであることを特徴とする。
【００１５】
【作用】本発明によれば、能動層のショットキー電極が形成された領域及びその近傍のうち少なくとも一部に形成される高抵抗層は、プラズマ処理を施すことによって生成された砒素リッチによる欠陥に起因した活性化エネルギーが０．６乃至０．８ｅＶ、密度が約１×１０14ｃｍ-3の表面準位によるものであることがわかり、能動層に均一性、信頼性がより優れた高抵抗層を設けることができる。
【００１６】
【実施例】以下、図面を参照して本発明の実施例を説明する。なお、各実施例において、第１の実施例と同一もしくは同等の部分には同一番号を付し、重複する部分の説明は省略する。
【００１７】図１（ａ）〜（ｄ）は、本発明の一実施例によるＧａＡｓＭＥＳＦＥＴ１０の製造方法を示す断面図であり、以下にその概略を説明する。まず、図１（ａ）に示すように、半絶縁性ＧａＡｓからなる半導体基板１１表面に、能動層を形成する。この能動層は、ｎ型イオンを注入して形成したｎ能動層１２と、ｎ能動層１２の両側、つまりソース領域及びドレイン領域に高濃度のｎ型イオンを注入して形成したｎ+ 能動層１３から構成されている。この場合、例えば、イオン注入法により、半絶縁性基板１１の表面に注入エネルギー８０ｋｅＶ、注入量６×１０12ｃｍ-2でｎ型イオンを注入してｎ能動層１２を形成した後、ｎ+ 能動層１３を形成しようとする領域を除く領域をレジスト（図示せず）で覆い、このレジストをマスクとして注入エネルギー１２０ｋｅＶ、注入量２×１０13ｃｍ-2でｎ型イオンを注入し、ソース電極及びドレイン電極を形成する領域の下にｎ+ 能動層１３を形成する。
【００１８】次いで、図１（ｂ）に示すように、ｎ+ 能動層１３の上にＡｕ−Ｇｅ／Ｎｉ系等のオーミック金属を蒸着してソース電極１４及びドレイン電極１５を形成し、両電極１４、１５を熱処理して合金化する。
【００１９】次いで、図１（ｃ）に示すように、ゲート形成用レジスト層１９をマスクとし、開口部１９ａを通してｎ能動層１２のゲート近傍にのみ矢印Ａ方向にプラズマ照射を行う。このプラズマ処理により、ショットキー電極形成領域及びその周辺部のｎ能動層１２に高抵抗層１２ａを形成する。
【００２０】このプラズマ処理は、例えば反応性イオンエッチング（ＲＩＥ）装置を用いて実施することができる。また、プラズマ源となるガス種は、Ｏ2 、Ｎ2 、Ａｒ、ＣＦ4 、ＣＨＦ3 、Ｈ2 等のガスを始めとして、プラズマ源となるガスであれば任意のガスを用いることができる。あるいは、これらのガスを複数組み合わせたものであってもよい。
【００２１】最後に、図１（ｄ）に示すように、半導体基板１１を６Ｎ−ＨＣｌ（６規定の塩酸）に１分間浸漬して高抵抗層１２ａの表面に形成された酸化膜（図示せず）を除去した後、Ｔｉ／Ｐｔ／ＡｕまたはＡｌ等からなるショットキー電極１６を形成し、ＧａＡｓＭＥＳＦＥＴ１０を得る。
【００２２】以上説明したように、このＧａＡｓＭＥＳＦＥＴ１０の構成及びその製造方法の特徴とするところは、ショットキー接合をなすショットキー電極１６直下及びその近傍にプラズマ処理を施すことにより、ｎ能動層１２にプラズマ処理による高抵抗層１２ａを形成することにある。したがって、前記実施例において、プラズマ処理工程以外の他の工程は、従来の工程と同様である。
【００２３】なお、前記実施例では、リセスエッチングを行わない場合を示したが、リセスエッチングを行ってショットキー電極を形成した構造のものでもよい。
・・・　中　略　・・・
【００２８】前記実施例の特性を調べるため、プラズマ源となるガス種としてＯ2 ガスを用いて、表１に示す条件下でＲＩＥ装置によりプラズマ処理を施し、図１に示した構造のＧａＡｓＭＥＳＦＥＴ１０を作製した。
【００２９】
【表１】
・・・　中　略　・・・
【００３１】図６は、本発明のさらに別の実施例によるショットキーバリアダイオード６０を示す断面図である。この実施例では、ショットキー電極４４直下及びその周囲のショットキー電極４４よりも広い領域にプラズマ処理を施して高抵抗層４２ａを形成している。このようなショットキーバリアダイオード６０においては、高抵抗層４２ａによってショットキー電極４４の端部での電界集中が緩和される結果、ショットキーバリアダイオードの順方向特性を低下させることなく逆方向電流電圧特性が改善される。
【００３２】図７は、本発明のさらに別の実施例によるショットキーバリアダイオード７０を示す断面図である。この実施例では、ショットキー電極４４の外周部分の直下近傍の領域にのみプラズマ処理を施して高抵抗層４２ａを形成している。
【００３３】このようなショットキーバリアダイオード７０においても、高抵抗層４２ａによってショットキー電極４４の端部の電界集中を小さくすることができるので、図６の実施例と同様に、順方向特性を維持したままで逆方向電流電圧特性が大幅に改善される。
【００３４】図８は、本発明のさらに別の実施例によるショットキーバリアダイオード８０を示す断面図である。この実施例では、ショットキー電極４４の外周部分の直下から外側近傍においてのみプラズマ処理を施して高抵抗層４２ａを形成している。
【００３５】このようなショットキーバリアダイオード８０においても、高抵抗層４２ａによってショットキー電極４４の端部の電界集中を小さくすることができるので、図６の実施例と同様に、順方向特性を維持したままで逆方向電流電圧特性が大幅に改善される。また、このような構造のショットキーバリアダイオード８０であれば、ショットキー電極４４を形成した後で、プラズマ処理を施して高抵抗層４２ａを形成することもできる。
【００３６】図９は、本発明のさらに別の実施例によるショットキーバリアダイオード９０を示す断面図である。この実施例は、ショットキー電極４４直下全面にプラズマ処理を施して高抵抗層４２ａを形成している。
【００３７】このようなショットキーバリアダイオード９０においては、ショットキー電極４４の直下の領域でｎ能動層４２が高抵抗化される結果、ショットキー電極４４の障壁高さを小さくすることができ、ショットキーバリアダイオード９０の逆方向特性を低下させることなく順方向特性を向上させることができる。
【００３８】なお、図９では、ショットキー電極４４と高抵抗層４２ａとが一致しているが、高抵抗層４２ａがショットキー電極４４よりも狭い領域に形成されていても良い。
【００３９】前記図６〜図９の実施例を検討すると、ショットキーバリアダイオードにおいては、ショットキー電極の直下のほぼ全体にプラズマ処理を施して高抵抗層を形成することにより、順方向特性が改善でき、ショットキー電極の外周縁部、または外周縁部と隣接する領域にプラズマ処理を施して高抵抗層を形成することにより、逆方向特性が改善できることが確認された。また、ショットキー電極の直下全面及びその外周領域にプラズマ処理を施して高抵抗層を形成することにより、ショットキーバリアダイオードの順方向特性及び逆方向特性がともに改善できることも確認された。
【００４０】前記各実施例で示してきた高抵抗層のメカニズムを調べるため、プラズマ源となるガス種としてＯ2 ガスを用いて、表２に示す条件下でＲＩＥ装置によりプラズマ処理を施し、前記実施例の高抵抗層を形成し、ＴＥＭ（Transmission Electron Microscopy）法、ＸＰＳ（X ray Photo-emission Spectroscopy ）法、ＩＣＴＳ（Isothermal Capacitance Transient Spectroscopy ）法により分析した。
【００４１】
【表２】
【００４２】まず、ＴＥＭ法により、ｎ能動層の深さ方向に対するＡｓ／Ｇａ比を調べた。この結果を図１０に示す。図１０の横軸は深さ方向、縦軸はＡｓ／Ｇａ比であって、黒丸で示すものが実施例の深さ方向に対するＡｓ／Ｇａ比、白丸で示すものがプラズマ処理を施さない従来例の深さ方向に対するＡｓ／Ｇａ比である。図１０から分かるように、本実施例によれば、従来例よりもｎ能動層の表面から１０ｎｍ以下の領域、つまり前記高抵抗層でＡｓ／Ｇａ比が大きくなっている。
【００４３】次に、ＸＰＳ法により、ｎ能動層表面から約７ｎｍの領域、つまり高抵抗層でのＡｓ／Ｇａ比を調べた。この結果を図１１に示す。図１１の横軸はセルフバイアス、縦軸はＡｓ／Ｇａ比である。図１１から分かるように、本実施例によれば、プラズマ処理を施さない従来例よりもＡｓ／Ｇａ比が大きくなっている。
【００４４】次に、ＩＣＴＳ法により、活性化エネルギー、密度及びキャリア濃度を調べた。この結果から、高抵抗層には、活性化エネルギーが０．６乃至０．８ｅＶ、密度が約１×１０14ｃｍ-3の表面準位が形成されていることが分かった。また、高抵抗層のキャリア濃度は、ｎ能動層の１／５以下となっていることも分かった。
【００４５】これらの分析結果から、砒素リッチによる欠陥に起因する活性化エネルギーが０．６乃至０．８ｅＶ、密度が約１×１０14ｃｍ-3の表面準位により、均一、かつ良好な高抵抗層が形成されていることが分かった。
【００４６】なお、プラスマ装置、プラズマ処理の条件等は、前記各実施例のものに限定されることはなく、使用する化合物半導体基板及びその特性等に応じて、適宜選定、設定すればよい。
【００４７】また、前記実施例では、ＧａＡｓＭＥＳＦＥＴとショットキバリアダイオードについて説明したが、本発明の特徴とするところは、ショットキー電極形成前あるいは形成後に半導体基板の能動層のショットキー電極形成領域またはその近傍のうち少なくとも一部にプラズマ処理を施すことにある。従って、本発明は、ＧａＡｓＭＥＳＦＥＴやショットキバリアダイオード以外にも、高電子移動度トランジスタ、プレーナ型ショットキバリアダイオード等の金属と半導体とのショットキー接合を利用した化合物半導体装置一般に適用することができる。また、ＧａＡｓＭＥＳＦＥＴやショットキバリアダイオードの場合にも、前記各実施例の構造及び製造プロセスに限定されることなく、他の構造の半導体装置の製造方法にも適用することができる。」
２　引用文献２について
　原査定の拒絶の理由に引用された引用文献２（特開２００９−０８１１７７号公報）には，図面とともに次の事項が記載されている。」
「【０００１】
　本発明は、ショットキー接合ゲート型の電界効果トランジスタに関し、特にガリウム砒素基板上に形成された電界効果トランジスタに関する。また、本発明は、該電界効果トランジスタを備える半導体チップ及び該半導体チップを備える半導体装置に関する。」
「【００５９】
　ゲート電極１２は、電子供給層としてのｎ形ＡｌＧａＡｓ層５の上に形成される。例えば、ゲート電極１２がｎ形ＡｌＧａＡｓ層５に接する細い横幅としてのゲート長は約０．２μｍで、０．３〜１μｍ程度の上方で横幅が０．５〜２μｍ程度に広がった部分があるＴ字型で、この広がった部分での金属の厚さは０．３〜１μｍ程度である。また、信頼性を確保するため、ｎ形ＡｌＧａＡｓ層５に接するショットキー性金属層１１として、例えば、チタン（Ｔｉ）以外に、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）等、またはこれらの珪化物（例えばＴｉＳｉ）や窒化物（例えばＴｉＮ）の耐熱性金属を厚さ２０〜６０ｎｍ程度と薄く設ける。そして、この上にゲート配線層としてアルミニウム（Ａｌ）やニッケル（Ｎｉ）等の低抵抗な金属を厚さ３００〜１０００ｎｍ（＝０．３〜１μｍ）程度と厚く積層する。さらにこの上にゲート電極１２を保護するため、ショットキー性金属層１１と同一な膜を改めて２０〜１００ｎｍ程度と薄く設けてもよい。」
３　引用文献３について
　原査定の拒絶の理由に引用された引用文献３（特開昭６１−２９６７５４号公報）には，図面とともに次の事項が記載されている。
「［発明の技術分野］
　本発明は、半導体装置及びその製造方法に関わり、特に基板にＧａＡｓを用いた場合の相補型回路に関する。」（第２頁左上欄１４行乃至１７行）
「例えばＭＥＳＦＥＴのゲート電極としては、ｎ型ＧａＡｓと良好なショットキ障壁を形成し、かつ熱処理後もその特性が保持されるものであればよく、ＷＮｘの他、Ｗ，ＷＳｉｘ，Ｗ−Ａｌ，Ｍｏ，ＭｏＳｉｘ，ＭｏＮｘなどを用いることができる。」（第４頁左下欄８行乃至１３行）
４　引用文献４について
　原査定の拒絶の理由に引用された引用文献４（特開２００６−３０２９９９号公報）には，図面とともに次の事項が記載されている。
「【０００１】
　本発明は、半導体装置に関し、特に、ＧａＡｓを主材料とする化合物半導体層を有する基板上に形成された電極を備える半導体装置に関する。」
「【００２４】
　本実施の形態１に係る半導体装置によれば、ショットキー電極であるゲート電極８は、ＴａＮｘ層６を有する。ＴａＮｘはその構成金属であるＴａがｐＨ−電位図（Pourvaix図）において腐食する点を持たないため、Ｗ，Ｓｉ等の容易に腐食する材料を含むＷＳｉＮよりも耐湿性が高い。そのため、本実施の形態１に係るゲート電極８によれば、ＷＳｉＮ層を有する従来のゲート電極に比べて、耐湿性を高めることができる。なお、以上ではショットキー電極を例にとり説明したが、基板１００にオーミック接合されたオーミック電極（例えば、ＨＢＴのエミッタ電極）の場合であっても、ＴａＮｘ層６を設けることによって、耐湿性の向上という効果は得られる。」
５　引用文献５について
　原査定の拒絶の理由に引用された引用文献５（特開昭６０−２６１１７７号公報）には，図面とともに次の事項が記載されている。
「〔発明の利用分野〕
　本発明はショットキ障壁を用いた化合物半導体電界効果トランジスタに関するものである。」（第１頁左下欄１１行乃至１３行）
「〔発明の概要〕
　本発明の骨子は下記のようになる。
　化合物半導体を用いた電界効果トランジスターを構成するに当ってショットキ電極を次の様に構成する。
　第１に、ショットキ接合に、金属に代る多結晶Ｓｉを用いる。
　第２に多結晶シリコンはリン或いは砒素のドープを行ない、低抵抗化を図る。」（第２頁左上欄１１行乃至１９行）
「その後、第２図（ｂ）のようにスパッタ法によって多結晶Ｓｉ１７を２０００Åに被着し、リンイオンを２５ＫｅＶで５×１０１２ｃｍ−３を多結晶にイオン注入し、ランプアニールで、アニールを施し、多結晶Ｓｉ１７の低抵抗化を図る。その後、ゲート電極となるように周知のホトリソグラフィを用いて、ゲートパターンを形成し、多結晶Ｓｉ１７とホトレジスト膜をマスクとしてドライエッチングする。」（第２頁右上欄１６行乃至左下欄４行）
６　引用文献６について
　原査定の拒絶の理由に引用された引用文献６（特開昭６０−０２５２７５号公報）には，図面とともに次の事項が記載されている。
「産業上の利用分野
本発明は、ＩＩＩ−Ｖ族化合物半導体の電界効果トランジスター（以後、ＭＥＳ・ＦＥＴという）のゲートの形成法に関するものである。」（第１頁左下欄１８行乃至右下欄１行）
「さらに、フォト・リソ法で、そのレジスト膜が加工され、更に、弗酸と弗化アンモン水溶液の混液からなる緩衝液で、二酸化硅素（ＳｉＯ２）が加工される（（ｂ））。つぎに、露出した活性層を酒石酸系の腐蝕液で、かるく腐蝕し、水洗、乾燥する。
　第１表、ロット番号５〜８までは、その後、次の如くなされる。まず、プラズマ装置、すなわち、プラズマＣＶＤ装置の反応室に、基板を設置し、水素（Ｈ２）ガスをその反応室に導入して、反応室内の圧力を０．８ｔｏｒｒに調制する。５０Ｗの高周波入力でプラズマを発生させ、５分間、この状態を保つ。つぎに、反応室から、その基板を取り出し、別の蒸着装置又は、スパッター装置で、所定の金属膜を形成する（（ｃ））。」（第４頁左上欄９行乃至右上欄３行）
「前述の如く露光活性層を酒石酸系の腐蝕液で腐蝕後まず、蒸着装置ないしスパッター装置のチャンバー内に、基板を設置し、水素（Ｈ２）ガスをそのチャンバー内に導入し、圧力を０．５ｔｏｒｒ程度に調節する。つぎに、５００ＶＡ入力のネオン・トランスを用いて、チャンバー内にプラズマを発生させ、この状態を、第１表の示した時間保持する。つぎに、すみやかにそのチャンバー内を高真空にして所定の金属膜を形成する。この金属膜形成以後の過程は、前述のロット番号５〜８の場合に同様である。」（第４頁右上欄１５行乃至左下欄５行）
７　引用文献７について
　原査定及び当審の拒絶の理由に引用された引用文献７（特開平０４−０８０９６２号公報）には，図面とともに次の事項が記載されている。
「３．発明の詳細な説明
　本発明は従来のものより更に整流特性が良好であって損失の少ないショットキバリアダイオードに関するものである。」（第１頁右下欄２行乃至５行）
「本発明では、金属と半導体との間にアモルファス層を形成することで、１種類の金属でφＢを制御するもので、金属にＡｌを選んだ場合を例にすると、Ａｌとｎ型ＳｉとのφＢは０．７６ｅＶである。これより低いφＢのショットキバリアダイオードＡｌでつくりたい場合、すなわち、逆方向リーク電流が高くなってもＶＦの低い（ローロス）ダイオードをＡｌでつくりたい場合、Ａｌとｎ型Ｓｉとの間に水素を含まないアモルファス層を形成することで、金属がＡｌでもφＢが低いローロスダイオードが作製できる。
　また、逆に高いφＢのショットキバリアダイオードをＡｌでつくりたい場合、すなわち、ＶＦは高くてもよいから逆方向リーク電流の低いダイオードをＡｌでつくりたい場合、Ａｌとｎ型Ｓｉとの間に水素を含んだアモルファス層を形成することで、金属がＡｌでもφＢが高いダイオードが作製できる。」（第２頁左下欄２行乃至１９行）
「次に、凹部を形成する部分の酸化膜を除去する第２次の写真処理を行う。
　ＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｅｒ）を使用して、ＣＨＦ３ガスを導入し、約５ｍＴｏｒｒに調整したら約２ｋＷの電力を投入して、酸化膜を４〜５分でエッチングする。引き続き同一真空チャンバー内で、ＣＣｌ２Ｆ２ガスを導入し、約５ｍＴｏｒｒに調整したら約２ｋＷの電力を投入して、約３μｍ深さで開口部が約３μｍを約７〜８分でエッチングする。
　ほぼＵ字形にエッチングする。こうしてａ≒２μｍ、ｆ＝３μｍ、ｈ＝３μｍの凹凸形状８がほぼできた。
　なお、Ｓｉエッチング形状の制御は、Ｓｉエッチングガスの種類をＣＦ４、ＮＦ３等のＦ系、ＣＣｌ４、ＣＣｌ２Ｆ２等のＣｌ系ガスの比率を調整することにより、深さに対する上部開口部の距離を調整することも可能である。
　ＲＩＥによるＳｉエッチング後、プラズマダメージ層を除去するために、約２００〜５００ÅのＳｉをＨ２Ｏ２、ＮＨ４Ｆ、Ｈ２Ｏの混合液からなるＳｉエッチング液で除去し、引き続き表面の酸化膜をフッ酸系のエッチング液で全面除去する。
　上記エッチング処理後に、凹部が完全に埋め込まれる様にスパッタ酸化膜を全面に形成する。
　スパッタ酸化膜形成後、ガードリング内側の酸化膜を除去する第３次の写真処理を行う。
　第３次の写真処理後フッ酸系のエッチング液でガードリング内側の酸化膜を除去する。この時、ＲＩＥで形成されたｆ＝３μｍ、ｈ＝３μｍの凹部には酸化膜が埋め込まれた状態である。
　次に、ＲＩＥを使用して、Ａｒガスを導入し、約５ｍＴｏｒｒに調整したら、約２ｋＷの電力を投入し、プラズマ放電させる。Ａｒプラズマに晒されたガードリング内側のＳｉ表面にはアモルファス状のシリコン層３が形成される。
　なお、アモルファスシリコン層の膜厚・性質などはＲＩＥの条件、圧力、パワー、導入するガスの種類等を変えることにより制御することも可能である。
　次に、凹部の埋め込まれた酸化膜をフッ酸系のエッチング液で除去する。こうして凸部にアモルファスシリコン層が、凹部にはシリコン層４が存在する凹凸形状の表面が形成された。
　上記凹部酸化膜のエッチング後、Ａｌｌを蒸着する。」（第３頁左下欄１９行乃至第４頁右上欄３行）
８　引用文献８について
　原査定の拒絶の理由に引用された引用文献８（特開２００８−１３０８７４号公報）には，図面とともに次の事項が記載されている。
「【０００１】
　本発明は、電極膜／炭化珪素構造体、当該構造体を含む炭化珪素ショットキバリアダイオード、当該構造体を含む金属−炭化珪素半導体構造電界効果トランジスタ、当該構造体の電極膜の成膜最適化方法および当該構造体の製造方法に関する。」
「【００１６】
　次に、第１の実施形態に係る電極／ＳｉＣ構造体の製造方法について図２を参照して説明する。図２は、図１に示す電極／ＳｉＣ構造体の製造方法を示す断面図である。はじめに、用意したＳｉＣ基板１０をＲＣＡ洗浄法（ＮＨ４ＯＨ＋Ｈ２Ｏ２混合液、ＨＣｌ＋Ｈ２Ｏ２混合液を用いた伝統的半導体基板洗浄法）などで十分洗浄した後、図２（ａ）に示すように、ＳｉＣ基板１０の表面側に常圧ＣＶＤ（化学的気相成長法）で所定の厚みの絶縁膜１１、例えばＳｉＯ２を４００ｎｍ成膜する。次に、図２（ｂ）に示すように、周知のフォトリソグラフィとエッチング法を用いて絶縁膜１１に接触窓１２を開口する。接触窓１２の開口が終了したところで再びＲＣＡ洗浄法などで洗浄し、接触窓１２により露出したＳｉＣ基板１０の表面を清浄化する。洗浄が済んだところで、図２（ｃ）に示すように、接触窓１２により露出したＳｉＣ基板１０の表面および絶縁膜１１の全面に微細積木構造を呈する金属電極膜（ここではＮｉ膜）１３ａを所定の厚み、たとえば３００ｎｍ蒸着する。微細積木構造を呈する金属電極膜１３ａは、例えば、電子ビーム蒸着を用いて形成することができる。金属電極膜１３ａの条件の一例を挙げると、次のとおりである。なお、基板温度とは、絶縁膜１１および接触窓１２が形成されたＳｉＣ基板１０の温度を示している。以下、絶縁膜１１および接触窓１２が形成されたＳｉＣ基板１０の温度を基板温度とする。」
９　引用文献９について
　原査定の拒絶の理由に引用された引用文献９（特開平０３−２９５２２９号公報）には，図面とともに次の事項が記載されている。
「〔産業上の利用分野〕
　本発明は化合物半導体装置の製造方法に関し、特に詳細には、ショットキーゲートを有する化合物半導体装置の製造方法に関する。」（第１頁左下欄１６行乃至右下欄２行）
「次に、イオン注入し、熱処理した表面１ａに対して、Ａｒガスを用いたプラズマ処理を施す。このプラズマ処理は、高周波出力を５０Ｗ、Ａｒ、ガス流量１５０ｓｃｃｍ、１分間の条件で行う。このプラズマ処理により、半導体基板表面に何等のダメージも残さないで、基板表面の炭素、酸素等の不純物が除去される。この状態を第１図（ｃ）に示す。
　次に、半導体基板全面に、スパッタ法を使用してタングステン／シリコン（Ｗ・Ｓｉ）の膜４を５０００オングストロームの厚さに形成する。この状態を第１図（ｄ）に示す。」（第２頁左下欄２行乃至１３行）
１０　引用文献１０について
　原査定の拒絶の理由に引用された引用文献１０（特開昭６４−０５０５２７号公報）には，図面とともに次の事項が記載されている。
「（産業上の利用分野）
　本発明は半導体装置の製造方法に係り、特にＧａＡｓ（ガリウム・ヒ素）半導体基板の表面上にショットキー電極を形成する方法に関する。」（第１頁右下欄７行乃至１０行）
「このように形成されたｎ型ＧａＡｓ基板を、たとえばＮＨ４Ｆ（フッ化アンモニウム）で化学洗浄して表面の自然酸化膜を不完全ながら除去する。この状態のＧａＡｓ基板１０を前記スパッタ処理容器１内にセットする。そして、この処理容器１内を１×１０−４Ｐａの高真空になるまで排気した後、エッチャントガスとしてたとえばＡｒ（アルゴン）ガスを０．８Ｐａ程度になるまで導入し、下部電極２側に１ｋＷ程度の高周波電力を投入して、基板表面のスパッタエッチングを約５分間行わせ、基板表面層を第２図（ａ）に点線で示すようにある程度除去する。この場合、ターゲット５の汚染を防止するために、予めシャッタ４を閉じておく。
　次に、処理容器１内の全ガス圧の１０％程度の分圧を有するようにＮ２（窒素）ガスを導入してＡｒ＋Ｎ２の雰囲気を作る。そして、今度は上部電極３側に高周波電力を供給して上記シャッタ４を開き、反応性スパッタリングを行わせ、第２図（ｂ）に示すように、基板表面上にタングステンシリサイドの窒化物であるＷＳｉ−Ｎｘ膜１３を約１５０ｎｍの厚さとなるように堆積する。この場合、基板表面のスパッタエッチング工程から基板表面のスパッタ堆積工程までは、処理容器１内る真空状態の中で連続的に行われ、この間に基板表面が大気にさらされることはないので、上記ＷＳｉ−Ｎｘ膜１３と基板表面との間に自然酸化膜が介在することはなく、ＷＳｉ−Ｎｘ膜１３が基板表面上に直接に形成される。
　この後は、通常の工程にしたがってＭＥＳＦＥＴあるいはショットキーダイオードのショットキー電極を形成する。」（第２頁右下欄１６行乃至第３頁右上欄６行）
１１　引用文献１１について
　原査定の拒絶の理由に引用された引用文献１１（特開２００４−０５５５８６号公報）には，図面とともに次の事項が記載されている。
「【０００１】
【発明の属する技術分野】
本発明は、ショットキー接合とＰＮ接合とが並存した構造を有するＪｕｎｃｔｉｏｎ　Ｂａｒｒｉｅｒ　Ｃｏｎｔｒｏｌｌｅｄ　Ｓｃｈｏｔｔｋｙ（以下ＪＢＳと称す）に関し、さらに詳細にはプラナー構造を用いた高速・中電流・中耐圧型ＪＢＳ半導体装置の実現にあたり、その順電圧降下ＶＦの低減と逆回復時間ｔｒｒの短縮（トレード・オフ）に最適な電子線の照射条件の決定方法や、その製造方法に関するものである。」
「【０００５】
かような市場の要望（ニーズ）に応える為のデバイスの有力候補の一つとしてショットキー接合とＰＮ接合とが並存した構造を有するＪＢＳが考えられることが当業界においては周知である。例えば、ＪＢＳ構造（呼称方法もまちまちであるが）の文献としては、［ＩＳＰＳＤ’９３，ｐｐ．１９９〜２０４，Ｃｏｍｐａｒｉｓｏｎ　ｏｆ　Ｈｉｇｈ　Ｖｏｌｔａｇｅ　Ｐｏｗｅｒ　Ｒｅｃｔｉｆｉｅｒ　Ｓｔｒｕｃｔｕｒｅｓ，　ｂｙ　Ｍ．Ｍｅｈｒｅｔｒａ　＆　Ｂ．Ｊ．Ｂａｌｉｇａ］等が発表されて久しい。
また、その応用は、ＩＧＢＴと抱き合わせで用いられるＦＷＤ（フリー・ホイール・ダイオード）等の応用においても根強い要求があり、これらにも種々の文献発表があるが、例えば、［ＩＳＰＳＤ’０１，ｐｐ．３０７〜３１４，Ｇｒｅａｔ　Ｉｍｐｒｏｖｅｍｅｎｔ　ｉｎ　ＩＧＢＴ　Ｔｕｒｎ−ｏｎ　Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ　ｗｉｔｈ　Ｔｒｅｎｃｈ　Ｏｘｉｄｅ　Ｓｃｈｏｔｔｋｙ（ＴＯＰＳ）　Ｄｉｏｄｅ，　ｂｙ　Ｍ．Ｎｅｍｏｔｏ，　ｅｔ　ａｌ］
ＩＧＢＴは一般的に数十〜数百Ａ型の大面積（＆中高速）素子であること、またそれと対で併用するＦＲＤも従って大面積素子となるが、逆回復時間ｔｒｒは素子面積の増大とともに増大することを考慮しても、上記文献中に述べられている紹介例は何れもその運転周波数において、せいぜい数十ＫＨＺ程度の応用であるため、逆回復時間ｔｒｒが約一桁上の２００〜３００ｎｓと長い中高速デバイスである。さらにそれら向けのＦＷＤ開発においては、当初はプラナー構造が中心であったが、最近では究極の構造としてトレンチ構造のものも多く発表されてきている。しかしながら、トレンチ構造は、デバイス表面の微細化に対しては有利である一方、製法が複雑化することと、どうしても価格面での不利を伴う。」
「【００１５】
【発明の実施の形態】
以下に本発明の一実施の形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
まず、図１を参照して本ＪＢＳの構造につき説明する。図１は本発明の一実施形態のＪＢＳを示す断面図（下部）と平面図（上部）である。なお、本実施形態においては、Ｐ型活性領域４が前記第二導電型活性領域に対応し、Ｎ−型領域３が前記第一導電型領域に対応する。
【００１６】
図１に示すように本ＪＢＳは、Ｎ＋型の半導体基板１と、半導体基板１上にＮ−型でエピタキシャル成長により形成された半導体層２とを備える。
半導体層２の表層中央部には表面視円形状の多数のＰ型活性領域４が不純物導入によりに等間隔に形成され、これらを包囲するようにＰ型のガードリング５が形成される。半導体層２の表層最外周部にはＮ＋型又はＰ＋型のチャネルストップ領域６がガードリング５と間隔を隔てて不純物導入により形成される。半導体層２の残存部がＮ−型領域３となる。
【００１７】
さらに本ＪＢＳは、半導体層２表面上に敷設されるバリアメタル７と、半導体酸化膜８と、ＰＳＧ（リン・珪酸・ガラス）保護膜２３ｂとを備える。
バリアメタル７は、ガードリング５の内周縁及びガードリング５に囲まれた全領域を覆っている。したがって、ガードリング５に囲まれた領域で半導体層２表面上に露出するＰ型活性領域４の露出面及びＮ−型領域３の露出面はバリアメタル７によって覆われている。Ｐ型活性領域４とＮ−型領域３によりＰＮ接合が形成され、Ｎ−型領域３とバリアメタル７によってショットキー接合が形成される。
バリアメタル７の第一導電型領域であるＮ−型領域３に対するショットキー障壁高さ（φＢＮ）は、φＢＮ≧０．６８ｅＶである。このような条件を満たす半導体と金属との組み合せの例を、各組み合せにおけるφＢＮ値を括弧内に示して列挙する。例えば、Ｓｉ（ｎ型）に対してはＡｇ（φＢＮ＝０．７８ｅＶ），　Ａｌ（φＢＮ＝０．７２ｅＶ），　Ａｕ（φＢＮ＝０．８０ｅＶ），　Ｍｏ（φＢＮ＝０．６８ｅＶ），　Ｐｄ（φＢＮ＝０．８１ｅＶ），　Ｐｔ（φＢＮ＝０．９０ｅＶ）である。ＧａＡｓ（ｎ型）に対してはＡｇ（φＢＮ＝０．８８ｅＶ），　Ａｌ（φＢＮ＝０．８０ｅＶ），Ａｕ（φＢＮ＝０．９０ｅＶ），Ｃｕ（φＢＮ＝０．８２ｅＶ），　Ｈｆ（φＢＮ＝０．７２ｅＶ），　Ｐｔ（φＢＮ＝０．８４ｅＶ），Ｔａ（φＢＮ＝０．８５ｅＶ），　Ｗ（φＢＮ＝０．８０ｅＶ）である。ＧａＡｓ（ｐ型）に対してはＨｆ（φＢＮ＝０．６８ｅＶ）である。
半導体酸化膜８は、ガードリング５の外周縁及びチャネルストップ領域６の内周縁及びガードリング５とチャネルストップ領域６との間で露出するＮ−型領域３の露出面を覆っている。
ＰＳＧ保護膜２３ｂは、この半導体酸化膜８に敷設されている。
【００１８】
さらに本ＪＢＳは、第一電極メタル９と、第二電極メタル１０と、等電位リング（Ｅｑｕｉ−Ｐｏｔｅｎｔｉａｌ−Ｒｉｎｇ）電極メタル１１と、最終絶縁保護膜２４とを備える。本ＪＢＳでは第一電極メタル９が陽極電極、第二電極メタル１０が陰極電極となり、本ＪＢＳはこれら２電極を端子とするダイオードを成す。
半導体酸化膜８の開口部を介して第一電極メタル９がガードリング５及びバリアメタル７に接合する。
Ｎ−型領域３側の電極である第二電極メタル１０は、半導体基板１の裏面に被着される。
等電位リング電極メタル１１は第二電極メタル１０と等電位に保持されているものであり、半導体酸化膜８の外周開口部を介してチャネルストップ領域６に接続する。
第一電極メタル９、第二電極メタル１０及び等電位リング電極メタル１１はアルミニウム等により構成することができる。
最終絶縁保護膜２４は素子周辺領域にリング状に敷設されて第一電極メタル９の縁部及び等電位リング電極メタル１１を被覆し、電気的・機械的負荷から保護する。最終絶縁保護膜２４としては、シリコン窒化物やＰＳＧ膜を用いることができる。
【００１９】
図１に示すように本ＪＢＳはプレーナ技術により製作されるもので、Ｐ型活性領域４及びガードリング５の下端縁部は丸みを帯びており曲面接合を構成する。特に本ＪＢＳは、ガードリング５の下端外周縁である外端コーナー部１２に最大電界が生じるように構成されたものである。これにより高電圧印加時にガードリング５が形成された素子周辺部分によって高エネルギーを負担し耐久する。このようにガードリング５を形成し、かつ、最大電界がガードリング５で生じるように構成することにより高耐圧のＪＢＳを得ることができる。」
【図１】
１２　引用文献１２について
　原査定及び当審の拒絶の理由に引用された引用文献１２（特開２００８−０４２１９８号公報）には，図面とともに次の事項が記載されている。（下線は，当審で付与した。以下同じ。）
「【０００１】
　本発明は、半導体デバイス及びその製造方法に関し、より詳細には、降伏が制御された接合障壁ショットキー（Ｊｕｎｃｔｉｏｎ　Ｂａｒｒｉｅｒ　Ｓｃｈｏｔｔｋｙ）（ＪＢＳ）ダイオードを含む半導体デバイス及びその製造方法に関する。」
「【０００５】
　使用される終端のタイプに関わらず、十分に大きな逆電圧が接合部に印加された場合、ショットキーダイオードは故障する。そうした故障は、一般に破局的であり、デバイスに損傷を与える、又はデバイスを破壊する恐れがある。さらに、ショットキーダイオードには、接合部が故障する前であっても、大きな逆漏れ電流が起こることがある。そうした漏れ電流を低減するために、接合障壁ショットキー（ＪＢＳ）ダイオードが開発された。
ＪＢＳダイオードは、マージドＰＩＮショットキー（Ｍｅｒｇｅｄ　ＰＩＮ−Ｓｃｈｏｔｔｋｙ）（ＭＰＳ）ダイオードと呼ばれることもある。
「【００４１】
　
図２は、本発明のいくつかの実施形態によるＪＢＳダイオードの上面図である。ダイオード１００は、上面を有するドリフト層１１４を備え、上面内には、ドリフト層１１４とは反対の導電型の、複数の低濃度ドープ領域１３０が形成されている。
【００４２】
　
ドリフト層１１４を、ダイオード１００に関する電圧阻止及びオン抵抗の設計要件に応じて、例えば、約２×１０
14
から約１×１０
17
ｃｍ
-3
のドーパント濃度を有する２Ｈ、４Ｈ、６Ｈ、３Ｃ及び／又は１５Ｒポリタイプのｎ型シリコンカーバイドから形成することができる。
特定の実施形態では、ドリフト層１１４は、ｎ型ドーパントを約５×１０
15
ｃｍ
-3
の濃度でドープした４Ｈ−ＳｉＣを含んでいる。低濃度ドープ領域１３０を、例えば、ホウ素及び／又はアルミニウムなどのｐ型ドーパントを、ドリフト層１１４内に、約１×１０
17
から約１×１０
18
ｃｍ
-3
の濃度でイオン注入することによって形成することができ、低濃度ドープ領域１３０は、ドリフト層１１４の表面の下に、約０．３から約０．５μｍの深さまで広がることができる。特定の実施形態では、低濃度ドープ領域１３０を、約５×１０
17
ｃｍ
-3
のドーパント濃度でドープすることができ、低濃度ドープ領域１３０は、ドリフト層１１４の表面の下に、約０．３μｍの深さまで広がることができる。
【００４３】
　
複数の高濃度ドープ領域１１６も、ドリフト層１１４内に設けられる。高濃度ドープ領域１１６を、例えば、ホウ素及び／又はアルミニウムなどのｐ型ドーパントをドリフト層１１４内に、約１×１０
18
から約１×１０
19
ｃｍ
-3
の濃度でイオン注入することによって形成することができ、高濃度ドープ領域１１６は、ドリフト層１１４の表面の下に、約０．３から約０．５μｍの深さまで広がることができる。特定の実施形態では、高濃度ドープ領域１１６を、約５×１０
18
ｃｍ
-3
のドーパント濃度でドープすることができ、高濃度ドープ領域１１６は、ドリフト層１１４の表面の下に、約０．３μｍの深さまで広がることができる。
【００４４】
　図２に示した実施形態において示す低濃度ドープ領域１３０は、ドリフト層１１４の表面の部分１１４Ａを露出させ、また（ドリフト層の露出領域１１４Ａ及び高濃度ドープ領域１１６を除き）ドリフト層１１４の活性領域１１０全体にわたって広がる、離隔されたストライプの領域として設けられている。金属ショットキー接点（図示せず）が、ドリフト層１１４を覆い、金属ショットキー接点は、ドリフト層１１４の露出領域１１４Ａ、ならびに低濃度ドープ領域１３０及び高濃度ドープ領域１１６と接触している。本明細書では、「活性領域」という用語は、ショットキー金属がそこでドリフト層と接触し、また、ドリフト層１１４の露出部分１１４Ａと、低濃度ドープ領域１３０と、高濃度ドープ領域１１６とを含む、半導体デバイスの２次元領域を示している。したがって、活性領域は、ショットキー接合領域を含むが、例えば、以下に説明する縁部終端領域は含まない。
【００４５】
　ダイオード１００は、ダイオード１００の活性領域１１０を取り囲む縁部終端領域１１５を含むことができる。縁部終端領域１１５は、ジャンクションターミネーションエクステンション（ＪＴＥ）領域、フィールドリング、フィールドプレート、ガードリング、ならびに／あるいは前述の又はその他の終端の組合せを含むことができる。
【００４６】
　ＳｉＣショットキーダイオードのその他の従来型終端について、文献に記載されている（例えば、非特許文献１参照）。ＳｉＣショットキーバリアダイオード用のｐ型エピタキシガードリング終端について、文献に記載されている（例えば、非特許文献２参照）。さらに、その他の終端技法について、文献に記載されている（例えば、SiC Semiconductor Device Comprising A PN Junction With A Voltage Absorbing Edgeという名称の特許文献３参照）。
【００４７】
　他のタイプの接合終端が文献に開示されている（例えば、本発明の譲受人に譲渡され、その開示を、その全体が記載されているのと同様に、参照により本明細書に組み込む特許文献４参照）。
【００４８】
　図３は、本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。ダイオード（デバイス）１００の、図２の線Ａ−Ａに概略沿った断面図である。ダイオード１００のいくつかのフィーチャの寸法は、見やすくするために誇張されている。図３から分かるように、ダイオード１００は、ドリフト層１１４がその上に形成された基板１１２を含んでいる。高濃度ドープ領域１１６を、ドリフト層１１４内に注入領域として形成することができる。同様に、低濃度ドープ領域１３０を、ドリフト層１１４内に注入領域として形成することができる。高濃度ドープ領域１１６及び低濃度ドープ領域１３０が、ドリフト層１１４とは反対の導電型を有するので、低濃度ドープ領域１３０は、ドリフト層１１４とともにｐ−ｎ接合部Ｊ３を形成し、
高濃度ドープ領域１１６は、ドリフト層１１４とともにｐ−ｎ接合部Ｊ５を形成している。
【００４９】
　デバイス１００の活性領域１１０の、低濃度ドープ領域１３０及び高濃度ドープ領域１１６により占有される表面積と、活性領域１１０の全表面積との比が、デバイス１００の逆漏れ電流とデバイス１００の順電圧降下の両方に影響を及ぼし得る。例えば、低濃度ドープ領域１３０と高濃度ドープ領域１１６とによって占有された面積が、活性領域１１０の全面積に対して増大した場合、逆漏れ電流は低減するが、デバイス１００の順電圧降下は増大し得る。したがって、デバイス１００の活性領域１１０の、低濃度ドープ領域１３０及び高濃度ドープ領域１１６により占有される表面積と、活性領域１１０の全表面積との比を選択するのに、逆漏れ電流と順電圧降下の間のトレードオフを使用することができる。いくつかの実施形態では、デバイス１００の活性領域１１０の、低濃度ドープ領域１３０及び高濃度ドープ領域１１６により占有される表面積と、活性領域１１０の全表面積との比を、約２％〜４０％とすることができる。
【００５０】
　ドリフト層１１４の表面上のアノード接点１１８が、隣接する低濃度ドープ領域１３０同士の間、及び／又は低濃度ドープ領域１３０と高濃度ドープ領域１１６との間のドリフト層１１４の露出部分１１４Ａとともに、ショットキー接合部Ｊ４を形成している。アノード接点（ｃｏｎｔａｃｔ）１１８は、高濃度ドープ領域１１６とともにオーム接点を形成することができると共に、ドリフト層１１４とともにショットキー接点を形成することができる、アルミニウム、チタン及び／又はニッケルなどの金属を含むことができる。
【００５１】
　カソード接点（ｃｏｎｔａｃｔ）１２０が、ドリフト層１１４とは反対側の基板１１２の側面上に形成されている。カソード接点１２０は、ｎ型シリコンカーバイドへのオーム接点を形成することができる、ニッケルなどの金属を含むことができる。
【００５２】
　順方向動作では、アノード接点１１８とドリフト層１１４の露出部分１１４Ａとの間のショットキー接合部Ｊ４が、高濃度ドープ領域１１６とドリフト層１１４との間のＰＮ接合部Ｊ５より先にオンになる。したがって、低順電圧では、デバイスはショットキーダイオードの挙動を呈する。すなわち、低順電圧では、ダイオード１００の動作が、ショットキー接合部Ｊ４を越える多数キャリアの注入によって支配される。正常動作条件下では、少数キャリアの注入がないので、ダイオード１００は、一般のショットキーダイオードの特性である、非常に速いスイッチング能力を有することができる。
【００５３】
　高濃度ドープ領域１１６を、ショットキー接合部Ｊ４のターンオン電圧よりも高い順電圧で導通し始めるように設計することができる。したがって、ダイオード１００の順電圧を増大させる電流サージが生じた場合、ｐ−ｎ接合部Ｊ５が導通し始める。ｐ−ｎ接合部Ｊ５が導通し始めた後、ダイオード１００の動作は、ｐ−ｎ接合部Ｊ５を越える少数キャリアの注入及び再結合によって支配される。その場合、ダイオードのオン抵抗が低下し、それにより、所与の電流レベルについて、ダイオード１００によって消費される電力量を低下させることができる。したがって、ダイオード１００の順電圧が増大するときにｐ−ｎ接合部Ｊ５がオンになることで、ダイオード１００内の順電流暴走を低減及び／又は防止することができる。
【００５４】
　しかし、逆バイアス条件下では、低濃度ドープ領域１３０とドリフト層１１４との間のｐ−ｎ接合部Ｊ３によって形成される空乏領域、及びｐ−ｎ接合部Ｊ５の空乏領域が広がって、デバイス１００を通る逆電流を阻止し、それによって、ショットキー接合部Ｊ４を保護し、デバイス１００内の逆漏れ電流を制限することができる。したがって、逆バイアスでは、ダイオード１００は、実質的にＰＩＮダイオードのように機能することができる。
【００５５】
　従来型のＪＢＳショットキーダイオードとは異なり、本発明のいくつかの実施形態によるダイオード１００の電圧阻止能力は、低濃度ドープ領域１３０の厚さ及びドーピングによって決まる。すなわち、十分に大きな逆電圧がダイオード１００に印加された場合、低濃度ドープ領域１３０内の空乏領域が、アノード接点１１８に関連する空乏領域にパンチスルーし、大きな逆電流がデバイス１００内を流れるのを可能にする。低濃度ドープ領域１３０が、ダイオード１００の活性領域１１０全体にわたって分配されているので、この逆降伏を均一に分配して、逆降伏がダイオード１００に損傷を与えることができないように制御することができる。すなわち、デバイス１００の降伏を、低濃度ドープ領域１３０のパンチスルーに局所化することができ、それにより、ダイオード１００の活性領域１１０全体にわたって均等に分配された降伏電流をもたらすことができる。その結果、ダイオード１００の降伏特性を制御することができ、ダイオード１００は、ダイオード１００に損傷を与えずに、かつ／又はダイオード１００を破壊することなく、大きな逆電流に耐えることができる。
【００５６】
　いくつかの実施形態では、低濃度ドープ領域１３０のドーピングを、パンチスルー電圧が、普通ならダイオード１００の縁部終端で対応することができる最大逆電圧よりも、わずかに小さくなるように選択することができる。」
「【００６４】
　
図７は、本発明の他の実施形態によるＪＢＳダイオードの断面図である。ダイオード２００は、基板１１２及びドリフト層１１４を備えている。高濃度ドープ領域１１６が、ドリフト層１１４内に、複数の低濃度ドープ領域１３０とともに形成される。ダイオード２００は、さらに、高濃度ドープ領域１１６上にオーム接点を形成する第１の部分２２８と、ドリフト層１１４とともにショットキー接点を形成する第２の部分２３８とを備え、アノード接点２１８を有している。図７に示すように、第２の部分２３８を、アノード接点２１８の第１の部分２２８を覆うように形成することができる。
【００６５】
　図８は、本発明の他の実施形態によるＪＢＳダイオードの上面図である。ダイオード３００は、図２のデバイス１００のストライプ形の領域ではなく、ドリフト層１１４内に円形のアイランド３３０として構成された、複数の低濃度ドープ領域３３０を含むことができる。いくつかの実施形態では、低濃度ドープ領域３３０は、概して長方形の形状、及び／又は不規則な形状を有することができる。
【００６６】
　
図９は、本発明のいくつかの実施形態による作業をフローチャートに示す図である。
半導体層１１４内に、低濃度ドープ領域１３０を形成する
低濃度ドープ領域１３０は、半導体層１１４の導電型とは反対の導電型を有する。
【００６７】
　それらの方法はさらに、
半導体層１１４内に高濃度ドープ領域１１６を形成する
濃度ドープ領域１１６は、低濃度ドープ領域１３０と同じ導電型を有する
【００６８】
　
第１の金属層２２８を、高濃度ドープ領域１１６上にオーム接点として形成し
第２の金属層２３８は、半導体層１１４の露出部分１１４Ａと共にショットキー接点を形成することができる。
【図２】
【図３】
【図７】
【図８】
【図９】
　上記記載において，【図７】に記載された「ＪＢＳダイオード」の発明の「ドリフト層１１４」及び「高濃度ドープ層１１６」が如何なる導電性を有するのか明記されていない。
　しかしながら，段落【００４２】に記載されているように，【図２】に記載された「ＪＢＳダイオード」の発明の「ドリフト層１１４」は，「約２×１０14から約１×１０17ｃｍ-3のドーパント濃度を有する」「ｎ型シリコンカーバイド」であるから，同じ番号が付された【図７】に記載された「ＪＢＳダイオード」の発明の「ドリフト層１１４」も，約２×１０14から約１×１０17ｃｍ-3のドーパント濃度を有するｎ型シリコンカーバイドであると認められる。
　また，段落【００４３】に記載されているように，【図２】に記載された「ＪＢＳダイオード」の発明の「高濃度ドープ層１１６」は，ｐ型ドーパントをドリフト層１１４内にイオン注入することにより形成され，「ドリフト層１１４」とともにｐ−ｎ接合部Ｊ５を形成しているから，同じ番号が付された【図７】に記載された「ＪＢＳダイオード」の発明の「高濃度ドープ層１１６」も，ｐ型ドーパントをドリフト層１１４内にイオン注入することにより形成され，「ドリフト層１１４」とともにｐ−ｎ接合部Ｊ５を形成するものであると認められる。
　さらに，【図７】に記載された「ＪＢＳダイオード」の発明は，ショットキー接点を形成する第２の部分２３８を備えるとともに，「高濃度ドープ領域１１６」上にオーム接点を形成する第１の部分２２８を備え，「高濃度ドープ領域１１６」は「ドリフト層１１４」とともにｐ−ｎ接合部Ｊ５を形成するものであるから，マージドＰＩＮショットキー（Ｍｅｒｇｅｄ　ＰＩＮ−Ｓｃｈｏｔｔｋｙ）（ＭＰＳ）ダイオードであると言える。
　また【図８】に記載されているように，「高濃度ドープ領域１１６」は，「ドリフト層１１４」の「露出部分１１４Ａ」に囲まれており，また，「高濃度ドープ領域１１６」の露出した面と，「ドリフト層１１４」の「露出部分１１４Ａ」は同じ面であると認められる。
　したがって，上記引用文献１【図７】ないし【図９】には次の発明（以下，「引用発明」という。）が記載されていると認められる。
「ショットキー接点とｐ−ｎ接合部を有するマージドＰＩＮショットキー（Ｍｅｒｇｅｄ　ＰＩＮ−Ｓｃｈｏｔｔｋｙ）（ＭＰＳ）ダイオードを形成する方法であって，
　約２×１０14から約１×１０17ｃｍ-3のドーパント濃度を有するｎ型シリコンカーバイドのドリフト層１１４を備え，
　ドリフト層１１４内に、低濃度ドープ領域１３０を形成し，
　ｐ型ドーパントをドリフト層１１４内にイオン注入することにより形成され，その表面がドリフト層１１４の露出部分１１４Ａに囲まれ，ドリフト層１１４とともにｐ−ｎ接合部Ｊ５を形成する高濃度ドープ層１１６を形成し，
　高濃度ドープ領域１１６上にオーム接点として第１の部分２２８を形成し，
　ドリフト層１１４の露出部分１１４Ａと共にショットキー接点を形成する第２の部分２３８を，第１の部分２２８を覆うように形成し，アノード接点２１８とする，方法。」
１３　引用文献１３について
　原査定及び当審の拒絶の理由に引用された引用文献１３（特開２０１３−１６１８０５号公報）には，図面とともに次の事項が記載されている。
「【０００１】
　本発明は、炭化珪素半導体装置の製造方法に関し、より詳細には、半導体と金属との接合界面のショットキ障壁による整流作用を利用する炭化珪素ショットキバリアダイオードなどの炭化珪素半導体装置の製造方法に関する。」
「【００２３】
　＜第１の実施の形態＞
　図１は、本発明の第１の実施の形態における炭化珪素半導体装置１の構成を示す断面図である。炭化珪素半導体装置１は、本発明の第１の実施の形態の炭化珪素半導体装置の製造方法によって製造される。本実施の形態の炭化珪素半導体装置１は、ショットキバリアダイオード（Schottky Barrier Diode；略称：ＳＢＤ）である。
【００２４】
　炭化珪素半導体装置１は、炭化珪素基板１１、エピタキシャル層１２、金属層１３、表面電極１４および裏面電極１５を備えて構成される。炭化珪素基板１１とエピタキシャル層１２とは、炭化珪素基体１０を構成する。
【００２５】
　炭化珪素基板１１は、ｎ型の導電性を有するｎ型半導体基板である。炭化珪素基板１１は、本実施の形態では、４Ｈ型のポリタイプを有するｎ型４Ｈ−炭化珪素基板である。
【００２６】
　エピタキシャル層１２は、炭化珪素基板１１の厚み方向一方側の表面上に設けられる。具体的には、エピタキシャル層１２は、ｎ型４Ｈ−炭化珪素基板である炭化珪素基板１１の（０００１）シリコン面上に設けられる。エピタキシャル層１２は、ｎ型の導電性を有する。エピタキシャル層１２は、ドリフト層として機能する。
【００２７】
　金属層１３は、エピタキシャル層１２の厚み方向一方側の表面上に設けられる。本実施の形態の金属層１３は、ショットキ金属であるチタン（Ｔｉ）を、スパッタ成膜装置を用いて成膜して形成されたＴｉ層である。
【００２８】
　表面電極１４は、金属層１３の厚み方向一方側の表面上に設けられる。裏面電極１５は、炭化珪素基板１１の厚み方向他方側の表面上、すなわちエピタキシャル層１２が設けられる側と反対側の表面上に設けられる。
【００２９】
　本実施の形態の炭化珪素半導体装置の製造方法では、以下のようにして、炭化珪素半導体装置１を製造する。まず、炭化珪素基板１１の厚み方向一方側の表面上、具体的にはｎ型４Ｈ−炭化珪素基板１１の（０００１）シリコン面上に、ｎ型ドリフト層としてｎ型エピタキシャル層１２をエピタキシャル成長させる。これによって、炭化珪素基体１０を得る。
【００３０】
　次に、炭化珪素基体１０の厚み方向一方側の表面上、すなわちエピタキシャル層１２の厚み方向一方側の表面上に、金属層１３を形成する。本実施の形態では、金属層１３となるショットキ金属材料を、スパッタ成膜装置を用いて成膜することによって、金属層１３を形成する。ショットキ金属材料としては、たとえばチタン（Ｔｉ）が用いられる。スパッタ成膜装置としては、たとえば図２に示すスパッタ成膜装置２０が用いられる。
【００３１】
　図２は、本発明の第１の実施の形態で用いられるスパッタ成膜装置２０を示す断面図である。スパッタ成膜装置２０は、一対の電極２１，２２、電源２４、チャンバ２５および真空ポンプ２６を備えて構成される。一対の電極２１，２２は、陰極２１および陽極２２によって構成される。陰極２１および陽極２２は、互いに対向して配置される。陰極２１上には、ショットキ金属材料から成るターゲット２３が設置される。陽極２２上には、ターゲット２３に対向するように、試料である炭化珪素基体１０が設置される。一対の電極２１，２２、ターゲット２３および炭化珪素基体１０は、チャンバ２５に収容される。
【００３２】
　スパッタ成膜装置２０では、真空ポンプ２６でチャンバ２５内を吸引し、一対の電極２１，２２間に電源２４によって高周波交流電圧（以下「高周波電圧」という）を印加し、ガス導入口２７からスパッタ用ガスを導入することによって、一対の電極２１，２２間にスパッタ用ガスのプラズマを発生させる。発生したプラズマ中のイオンによって、ショットキ金属材料から成るターゲット２３がスパッタされる。スパッタされた成膜材料であるターゲット２３のイオン（以下「成膜材料イオン」という場合がある）が、炭化珪素基体１０上に堆積して、金属層１３となる金属膜が成膜される。スパッタ用ガスとしては、たとえばアルゴン（Ａｒ）などの不活性ガスが用いられる。
【００３３】
　スパッタ成膜装置２０で成膜するときには、スパッタされてターゲット２３から放出された成膜材料イオン、および不活性ガスなどのスパッタ用ガスの炭化珪素基体１０への入射エネルギーが、炭化珪素の結合エネルギーに比べて、十分に小さくなっている必要がある。炭化珪素の結合エネルギーは約４．８ｅＶであるので、前記入射エネルギーは、具体的には、炭化珪素の結合エネルギーである約４．８ｅＶに比べて、十分に小さくなっている必要がある。
【００３４】
　これを実現するために、本実施の形態では、陰極２１と陽極２２との間に印加する印加電圧（以下「スパッタ電圧」という場合がある）を、スパッタに必要な照射イオンの加速電圧の閾値以上、炭化珪素の格子の乱れが確認されない電圧以下に設定する。炭化珪素の格子の乱れが確認されない電圧の値は、具体的には３００Ｖである。たとえばスパッタ用ガスとしてＡｒを用いる場合、スパッタに必要な照射イオンであるＡｒの加速電圧の閾値は２０Ｖであるので、スパッタ電圧は、２０Ｖ以上３００Ｖ以下に設定される。
【００３５】
　このようにスパッタ電圧を２０Ｖ以上３００Ｖ以下に設定することによって、成膜材料イオンおよび不活性ガスなどのスパッタ用ガスの炭化珪素基体１０への入射エネルギーを、炭化珪素の結合エネルギーよりも小さく、具体的には４．８ｅＶよりも小さくすることができる。
【００３６】
　これによって、成膜材料イオンである金属材料、および不活性ガスなどのスパッタ用ガスを、低ダメージで炭化珪素基体１０へ入射させることができる。換言すれば、金属材料およびスパッタ用ガスによる炭化珪素基体１０へのダメージを抑えることができる。したがって、炭化珪素と金属との界面に生じるダメージを抑えることができるので、一定の電気特性を有する炭化珪素半導体装置１を安定して製造することができる。
【００３７】
　以上のようにして金属層１３を形成した後、金属層１３を所望のデバイス形状へとパターニングする。その後、金属層１３の厚み方向一方側の表面上に表面電極１４を形成する。また炭化珪素基体１０の厚み方向他方側の表面上、すなわち炭化珪素基板１１の厚み方向他方側の表面上に、裏面電極１５を形成する。このようにして、ショットキバリアダイオードである炭化珪素半導体装置１が得られる。
【００３８】
　図３は、本発明の第１の実施の形態で形成されたショットキ界面の格子を透過型電子顕微鏡（Transmission Electron Microscope；略称：ＴＥＭ）で観察して得たＴＥＭ像を示す図である。図３では、本実施の形態の炭化珪素半導体装置の製造方法に従って、ＳｉＣ層であるエピタキシャル層１２上に、スパッタ電圧を３００Ｖ以下として、金属層１３であるＴｉ層を形成した場合のショットキ界面を示している。図３に示すショットキ界面は、ＳｉＣ層であるエピタキシャル層１２と、Ｔｉ層である金属層１３との界面である。図４は、図３に示す領域ＡのＳｉＣ格子を模式的に示す図である。
【００３９】
　図５は、従来の炭化珪素半導体装置の製造方法で形成されたショットキ界面の格子のＴＥＭ像を示す図である。図４では、ＳｉＣ層であるエピタキシャル層１２上に、スパッタ電圧を３６０Ｖとして、金属層１３であるＴｉ層を形成した場合のショットキ界面を示している。図６は、図５に示す領域ＢのＳｉＣ格子を模式的に示す図である。
【００４０】
　図５および図６から、従来の炭化珪素半導体装置の製造方法で形成されたショットキ界面では、界面の格子に乱れが生じていることが分かる。これに対し、図３および図４に示す本実施の形態の場合は、界面の格子に乱れがないことが分かる。
【００４１】
　このことから、本実施の形態の炭化珪素半導体装置の製造方法で製造されたショットキバリアダイオードである炭化珪素半導体装置１では、ＳｉＣ層であるエピタキシャル層１２と、ショットキバリア電極である金属層１３との界面の格子の乱れが軽減され、理想的なショットキ界面が形成されていることが分かる。
【００４２】
　図７は、スパッタ電圧とショットキ障壁高さφｂとの関係の一例を示す図である。図７において、横軸はスパッタ電圧値［Ｖ］を示し、縦軸はショットキ障壁高さφｂを示す。図７から、スパッタ電圧が高くなると、ショットキ障壁高さφｂが小さくなることが分かる。
【００４３】
　図８は、スパッタ電圧とショットキ障壁高さφｂのばらつきσとの関係の一例を示す図である。図８において、横軸はスパッタ電圧値［Ｖ］を示し、縦軸はショットキ障壁高さφｂのばらつきσを示す。図８から、スパッタ電圧を低くすることによって、ショットキ障壁高さφｂのばらつきσが小さくなることが分かる。
【００４４】
　図９は、ショットキバリアダイオードの逆方向リーク電流値とスパッタ電圧との関係の一例を示す図である。図９において、横軸はスパッタ電圧値［Ｖ］を示し、縦軸は逆方向リーク電流値［Ａ］を示す。図９から、スパッタ電圧が高くなると、逆方向リーク電流値が大きくなることがわかる。
【００４５】
　以上の結果から、本実施の形態の炭化珪素半導体装置の製造方法のように、スパッタ電圧を２０Ｖ〜３００Ｖに設定して、ショットキメタルである金属層１３を成膜することによって、スパッタ電圧をたとえば３６０Ｖとする従来技術に比べて、ショットキ障壁高さφｂを高くすることができる。また、ショットキ障壁高さφｂのばらつきσを低減することができる。これによって、順方向電流特性および逆方向電流特性が揃ったショットキバリアダイオードを提供することが可能となる。
【００４６】
　本実施の形態では、スパッタ電圧を２０Ｖ以上３００Ｖ以下にすることによって、金属材料およびスパッタ用ガスの炭化珪素基体１０への入射エネルギーを炭化珪素の結合エネルギーよりも小さくしているが、前記入射エネルギーを炭化珪素の結合エネルギーよりも小さくする方法は、これに限定されない。
【００４７】
　たとえば、一対の電極２１，２２間の距離を１０ｃｍ、すなわち０．１ｍ以上とすることによって、前記入射エネルギーを炭化珪素の結合エネルギーよりも小さくして、金属層１３となる金属膜を成膜してもよい。これによって、本実施の形態と同様の効果を得ることができる。
【００４８】
　また、たとえば、スパッタ用ガスの流量を１０ｓｃｃｍ未満として、前記入射エネルギーを炭化珪素の結合エネルギーよりも小さくして、金属層１３となる金属膜を成膜してもよい。これによって、本実施の形態と同様の効果を得ることができる。ここで、ｓｃｃｍは、０℃、１気圧（ａｔｍ）における１分間（ｍｉｎ）あたりの流量（ｃｃ）であり、１ｓｃｃｍ＝１．６９×１０−４Ｐａ・ｍ３／ｓｅｃである。」
【図７】
【図８】
１４　引用文献１４について
　当審の拒絶の理由に引用された引用文献１４（特開２００８−３４６４６号公報）には，図面とともに次の事項が記載されている。
「【０００１】
　本発明は、ショットキーバリアダイオード、ＰＮダイオード、ＭＯＳＦＥＴ、ＩＧＢＴ等の高耐圧半導体装置に関する。」
「【００１４】
　ｎ−型半導体層２の上面は、シリコン酸化膜９で覆われ、例えばＴｉにより形成されたショットキー電極３の上部を開口した後、例えばＡｌからなる第１の電極（アノード電極）４を形成されている。さらにポリイミド等の保護膜１０で全面が覆われ、第１の電極４の上部が開口されている。ｎ+ 型ＳｉＣ半導体基板１の裏面には、例えばＮｉからなる第２の電極（カソード電極）５が形成されている。」
１５　引用文献１５について
　当審の拒絶の理由に引用された引用文献１５（特開２０１２−０６９７９８号公報）には，図面とともに次の事項が記載されている。
「【０００１】
　本発明は、半導体装置の製造方法に関する。より詳細には、半導体装置のオーミック電極を形成する方法に関する。」
「【００２０】
　半導体層１２の下面には、オーミック電極３０が形成されている。オーミック電極３０は、高濃度ｎ型層１４とオーミック接合されている。オーミック電極３０は、半導体層１２側からＮｉシリサイド層３０ａ、Ｔｉ層３０ｂ、Ｎｉ層３０ｃ、Ａｕ層３０ｄが順に積層された多層構造を備えている。Ｔｉ層３０ｂの厚さは約１００ｎｍであり、Ｎｉ層３０ｃの厚さは約１００ｎｍであり、Ａｕ層３０ｄの厚さは約５０ｎｍである。半導体層１２の上面のうち、ＪＢＳ構造上には、ショットキー電極３２が形成されている。ショットキー電極３２は、半導体層１２とショットキー接合されている。ショットキー電極３２は、半導体層１２に接するＴｉ層３２ａと、Ｔｉ層３２ａ上に形成されたＡｌ層３２ｂにより構成されている。Ｔｉ層３２ａの厚さは約１００ｎｍであり、Ａｌ層３２ｂの厚さは、約３μｍである。半導体層１２の上面のうち、ショットキー電極３２よりも外周側の領域には、厚さが約１μｍの層間絶縁膜３４（ＳｉＯ２膜）が形成されている。層間絶縁膜３４上には、厚さが約５μｍのポリイミド膜３６が形成されている。」
１６　引用文献１６について
　当審の拒絶の理由に引用された引用文献１６（特開２０１３−２５１４０６号公報）には，図面とともに次の事項が記載されている。
「【０００１】
　この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。」
「【００２８】
　ショットキー電極７上には、例えばアルミニウムでできた電極パッド８が設けられている。電極パッド８は、活性領域から耐圧構造部へと延在し、かつその最も耐圧構造部側の端部はショットキー電極７上で終端している。ＪＴＥ構造上には、ショットキー電極７および電極パッド８の最も耐圧構造部側の各端部を覆うように、例えばポリイミドからなるパッシベーション膜などの保護膜９が設けられている。保護膜９は、放電防止の機能を有する。」
１７　引用文献１７について
　当審の拒絶の理由に引用された引用文献１７（特開２００２−２９９６４２号公報）には，図面とともに次の事項が記載されている。
「【０００１】
【発明の属する技術分野】本発明は、半導体素子及びその製造方法に係わり、特に立方晶系３Ｃ型ＳｉＣからなるショットキー素子及びその製造方法に関する。」
「【００２５】（第２の実施形態）Ｓｉ基板を除去するまでは第１の実施形態と同様に行った。その後、低電子濃度層に１０ｋｅＶの加速電圧、ドーズ量５ｘ１０12ｃｍ-2でＡｌをインプラし、表面極薄層を絶縁層とした（図２を援用すると３ａに相当。）。この絶縁層の組成はＡｌを多量に含むアモルファスＳｉＣであり、膜厚は３ｎｍであった。その上にショットキー電極（４）、高電子濃度層（２）にオーミック電極（５）を形成し、ショットキー素子を作製した。逆方向耐圧が８００Ｖの良好なショットキー特性が得られた。図５のａ（一点鎖線）にＩ−Ｖ特性を示す。」
第６　対比・判断について
１　本願発明１について
（１）本願発明１と引用発明を対比する。
ア　引用発明の「ショットキー接点とｐ−ｎ接合部を有するマージドＰＩＮショットキー（Ｍｅｒｇｅｄ　ＰＩＮ−Ｓｃｈｏｔｔｋｙ）（ＭＰＳ）ダイオードを形成する方法」は，本願発明１の「ショットキー接合部とｐｎ接合部とを含むＭＰＳダイオード（３００）を製造するための方法」に相当する。
イ　引用発明の「ドリフト層１１４」は，「約２×１０14から約１×１０17ｃｍ-3のドーパント濃度」により「ｎ型シリコンカーバイド」としたものであり，又，「ドリフト層１１４」は「露出部分１１４Ａ」を有しているから，引用発明の「ｎ型シリコンカーバイド」は，本願発明１の「前記基板表面（３１１）においてさらされる露出部分を有する少なくとも１つのｎドープ領域（３２３）」に相当する。
ウ　引用発明の「高濃度ドープ層１１６」は，「ｐ型ドーパントをドリフト層１１４内にイオン注入することにより形成され，その表面がドリフト層１１４の露出部分１１４Ａに囲まれ，ドリフト層１１４とともにｐ−ｎ接合部Ｊ５を形成する」ものであるから，本願発明１の「前記ｎドープ領域（３２３）に囲まれ前記基板表面（３１１）においてさらされる露出部分を有する少なくとも１つのｐドープ領域（３２１）」に相当する。
エ　そして，上記「イ」及び「ウ」から，引用発明の「ドリフト層１１４」及び「高濃度ドープ層１１６」を含む「シリコンカーバイド」からなる部分は，本願発明１の「ＳｉＣ半導体基板（３１０）」に相当する。
　そうすると，引用発明は，本願発明１の「基板表面（３１１）を有するＳｉＣ半導体基板（３１０）であって、前記基板表面（３１１）においてさらされる露出部分を有する少なくとも１つのｎドープ領域（３２３）、および、前記ｎドープ領域（３２３）に囲まれ前記基板表面（３１１）においてさらされる露出部分を有する少なくとも１つのｐドープ領域（３２１）とを含むＳｉＣ半導体基板（３１０）を設けるステップ」を有していると認められる。
オ　本願明細書の
「【００６２】
　ショットキー接合形成材料３５１および第１のメタライゼーション３５３は続いて、図１０Ｅに示すように、エッチ・マスク３７２を使用して湿式化学エッチングされる。ショットキー接合形成材料３５１および第１のメタライゼーション３５３はともに、アクティブ区域３９１内にアノード・メタライゼーションを形成し、
このアノード・メタライゼーションは、
接触メタライゼーション３５４、したがってｐドープ領域３２１とオーム接触している。
の記載から，本願発明の「接触メタライゼーション３５４」は，「ｐドープ領域３２１」とオーム接触するものである。
　そうすると，引用発明の「高濃度ドープ領域１１６上にオーム接点として」形成された「第１の部分２２８」は，本願発明１の「接触メタライゼーション（３５４）」に相当し，引用発明も本願発明の「前記ＳｉＣ半導体基板（３１０）の前記ｐドープ領域（３２１）上に接触メタライゼーション（３５４）を形成するステップ」と同様のステップを有していると認められる。
カ　引用発明の「ドリフト層１１４の露出部分１１４Ａと共にショットキー接点を形成する第２の部分２３８を，第１の部分２２８を覆うように形成」することと，本願発明１の「ショットキー接合形成材料（３５１）を前記前処理済みの基板表面（３１１）上にスパッタリングして、前記ショットキー接合形成材料（３５１）と前記ｎドープ領域（３２３）の前記露出部分との間にショットキー接触部を形成するステップ」は，「ショットキー接合形成材料（３５１）を基板表面（３１１）上に設け，前記ショットキー接合形成材料（３５１）と前記ｎドープ領域（３２３）の前記露出部分との間にショットキー接触部を形成するステップ」点で共通する。
カ　してみると，本願発明１と引用発明は，以下の点で一致し，又，相違する。
［一致点］
「ショットキー接合部とｐｎ接合部とを含むＭＰＳダイオード（３００）を製造するための方法であって，
　基板表面（３１１）を有するＳｉＣ半導体基板（３１０）であって，前記基板表面（３１１）においてさらされる露出部分を有する少なくとも１つのｎドープ領域（３２３），および，前記ｎドープ領域（３２３）に囲まれ前記基板表面（３１１）においてさらされる露出部分を有する少なくとも１つのｐドープ領域（３２１）とを含むＳｉＣ半導体基板（３１０）を設けるステップと，
　前記ＳｉＣ半導体基板（３１０）の前記ｐドープ領域（３２１）上に接触メタライゼーション（３５４）を形成するステップと，
　ショットキー接合形成材料（３５１）を基板表面（３１１）上に前記ショットキー接合形成材料（３５１）と前記ｎドープ領域（３２３）の前記露出部分との間にショットキー接触部を形成するステップと，
を含む，方法。」
［相違点１］
　本願発明１は，「前記基板表面（３１１）を１２０秒未満の間、０．０１３３パスカル（０．１ミリトル）〜０．１１パスカル（０．８ミリトル）の圧力で容量結合プラズマにさらすことによって前記ＳｉＣ半導体基板（３１０）を前処理しアモルファスｎドープ半導体表面層を形成するステップであって、前記プラズマに容量結合している電力が５Ｗ〜４０Ｗの間の範囲であるステップ」を有しているのに対して，引用発明は対応するステップを有していない点。
［相違点２］
「ショットキー接合形成材料（３５１）を基板表面（３１１）上に設け，前記ショットキー接合形成材料（３５１）と前記ｎドープ領域（３２３）の前記露出部分との間にショットキー接触部を形成するステップ」について，本願発明１は「ショットキー接合形成材料（３５１）を前記前処理済みの基板表面（３１１）上にスパッタリング」して「ショットキー接触部を形成」しているのに対して，引用発明はそのようになっていない。
［相違点３］
　本願発明１は「前記ＳｉＣ半導体基板（３１０）のアクティブ領域（３９１）内にメタライゼーション（３５３）を形成するステップ」を有し，「前記ショットキー接合形成材料（３５１）および前記メタライゼーション（３５３）は、前記アクティブ領域（３９１）においてアノード・メタライゼーションを形成し、前記アノード・メタライゼーションは、前記接触メタライゼーション（３５４）とオーム接触している」のに対して，引用発明はそのようになっていない点。
（２）相違点についての判断
　上記［相違点１］について検討する。
　引用文献１ないし１１及び１３ないし１７には，［相違点１］に係る，「前記基板表面（３１１）を１２０秒未満の間、０．０１３３パスカル（０．１ミリトル）〜０．１１パスカル（０．８ミリトル）の圧力で容量結合プラズマにさらすことによって前記ＳｉＣ半導体基板（３１０）を前処理しアモルファスｎドープ半導体表面層を形成するステップであって、前記プラズマに容量結合している電力が５Ｗ〜４０Ｗの間の範囲であるステップ」は記載されておらず，周知の技術であったとも言えない。
　そして，本願発明１は
「【００３２】
　ショットキー接合形成材料を堆積させる前に、特にインサイチュ・スパッタリング（in-situ sputtering）として実行される前処理によって、基板表面において良好に規定された密度で構造欠陥がもたらされる。
これらの欠陥を含む層領域は、アモルファス半導体表面層２１３と呼ばれる。構造欠陥すなわち結晶欠陥は電気的に活性な欠陥でもあり、これが、半導体基板２１０のバンドギャップ内の所与の電気的位置にフェルミ準位を固定する。したがって、基板表面２１１でのフェルミ準位は、所定の値に再現性よく固定することができる。構造欠陥は長期間安定であり、以下の処理ステップによって著しく影響を受けることがない。
という，格別の効果を有するものである。
　してみると，［相違点１］に係るステップは，引用文献１ないし１７に記載された発明に基づいて，当業者が容易に想到したものであるとは言えない。
（３）本願発明１についてのまとめ
　したがって，他の相違点について判断するまでもなく，本願発明１は，当業者であっても引用発明，引用文献１ないし１１及び１３ないし１７に記載された発明に基づいて容易に発明できたものあるとは言えない。
２　本願発明２ないし１１について
　本願発明２ないし１１は，本願発明１を引用するものであり，本願発明１の発明特定事項を全て備えるから，前記「１」と同様の理由により，引用文献１ないし１７に記載された発明に基づいて，当業者が容易に発明することができたものではない。
第７　原査定についての判断
　前記「第６　対比・判断について」のとおりであるから，本願発明１ないし１１は，拒絶査定において引用された引用文献１ないし１３に記載された発明に基づいて，当業者が容易に発明をすることができたものではない。
　したがって，原査定の理由によって，本願を拒絶することはできない。
第８　当審拒絶理由についての判断
１　特許法第３６条第４項について
　平成３１年２月２０日にされた手続補正により，発明の詳細な説明の記載が，特許法第３６条第４項に規定する要件を満たしていないとの拒絶の理由は解消した。
２　特許法第３６条第６項第１号及び第２号について
　平成３１年２月２０日にされた手続補正により，特許請求の範囲の記載が，特許法第３６条第６項第１項及び第２号に規定する要件を満たしていないとの拒絶の理由は解消した。
３　特許法第２９条第２項について
　平成３１年２月２０日にされた手続補正により，請求項１３ないし１７は削除されたから，特許法第２９条第２項の規定により特許を受けることができないとの拒絶の理由は解消した。
４　当審拒絶理由についての判断のまとめ
　したがって，当審拒絶理由の理由によって，本願を拒絶することはできない。
第９　むすび
　以上のとおり，本願発明１ないし１１は，当業者が引用文献１ないし１３に記載された発明に基づいて容易に発明をすることができたものではない。
　したがって，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。