【事件の表示】
　特願２０１４−　９９４２１「半導体装置」拒絶査定不服審判事件〔平成２６年１２月２５日出願公開，特開２０１４−２４１４０６，請求項の数（１）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２６年５月１３日（優先権主張，平成２５年５月１６日（以下「優先日」という。））の出願であって，その手続の経緯は，概略，以下のとおりである。
平成２９年　４月１８日：手続補正書，上申書
平成３０年　２月　８日：拒絶理由通知（起案日）
平成３０年　４月　４日：手続補正書，意見書
平成３０年　６月　８日：拒絶査定（起案日）（以下「原査定」という。）
平成３０年　９月１１日：手続補正書，審判請求
令和　元年　６月２５日：拒絶理由通知（起案日）
令和　元年　８月２９日：手続補正書（受付番号「５１９０１８２３９８４」），意見書（受付番号「５１９０１８２３９８５」），手続補正書（受付番号「５１９０１８２５５６８」，以下，この手続補正書による手続補正を「本件補正」という。），意見書（受付番号「５１９０１８２５５７１」）
第２　原査定の概要
　原査定（平成３０年６月８日付け拒絶査定）の概要は次のとおりである。
　本願請求項１に係る発明は，本願優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献ＡないしＣに記載された発明に基づいて，その優先日前にその発明の属する技術の分野における通常の知識を有する者（以下「当業者」という。）が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
Ａ．特開２０１３−３５７４０号公報
Ｂ．特開２０１２−３３９０８号公報
Ｃ．特開２０１１−１３９０５１号公報
第３　当審拒絶理由の概要
　令和元年６月２５日付け拒絶理由通知（以下「当審拒絶理由」という。）の概要は次のとおりである。
１　この出願は，請求項１に係る特許請求の範囲の記載が，特許法第３６条第６項第１号に規定する要件を満たしていない。
２　この出願は，請求項１に係る特許請求の範囲の記載が，特許法第３６条第４項第１号に規定する要件を満たしていない。
３　本願請求項１に係る発明は，本願優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献１に記載された発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。
４　本願請求項１に係る発明は，本願優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献１に記載された発明に基づいて，または，引用文献１ないし３に基づいて，または，引用文献２，１，４に記載された発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
１．特開２０１２−３３９０８号公報（拒絶査定時の引用文献Ｂ）
２．特開２０１１−１４２６２１号公報
３．特開２０１３−７７７６４号公報
４．特開２０１１−１３９０５１号公報（拒絶査定時の引用文献Ｃ）
第４　本願発明
　本願請求項１に係る発明（以下「本願発明」という。）は，本件補正で補正された特許請求の範囲の請求項１に記載された事項により特定される発明であり，以下のとおりの発明である（下線は補正箇所である。）。
「【請求項１】
　絶縁表面上の第１のゲート電極と，
　前記第１のゲート電極と重なる酸化物半導体膜と，
　前記第１のゲート電極及び前記酸化物半導体膜の間の第１のゲート絶縁膜と，
　前記酸化物半導体膜に接する一対の電極と，
　前記第１のゲート絶縁膜と異なる面で前記酸化物半導体膜と接する第２のゲート絶縁膜と，
　前記第２のゲート絶縁膜を介して，前記酸化物半導体膜と重なる第２のゲート電極と，
　を有するトランジスタを有し，
　前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し，
　
前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し
　基板温度を６０℃とし，暗室下において前記第１のゲート電極及び前記第２のゲート電極に＋３０Ｖを印加し，時間ｘ（時間）に対するしきい値電圧（Ｖ）の変化量ｙ（ΔＶ）の近似曲線を，式（１）で表したときに，ｂの値が１／√３未満であり，且つ前記第１のゲート電極及び前記第２のゲート電極に負荷を与える時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満であり，
　前記酸化物半導体膜は，電子線のプローブ径を１ｎｍに収束させたナノビーム電子線回折における回折パターンにおいて，円周状に配置された複数のスポットが観察される第１の領域を有し，
　前記第１の領域は，ナノ結晶を有することを特徴とする半導体装置。
　　ｙ＝Ｃｘｂ　　（１）
」
第５　引用文献，引用発明等
１　引用文献１について
（１）引用文献１の記載
　ア　当審拒絶理由に引用された引用文献１（原査定に引用された引用文献Ｂ）（特開２０１２−３３９０８号公報，平成２４年２月１６日出願公開）には，図面とともに次の事項が記載されている（下線は当審で付した。以下，同じ。）。
「【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置およびその作製方法に関する。」
「【発明が解決しようとする課題】
【０００６】
しかしながら，酸化物半導体は，酸素の不足などによる化学量論的組成からのずれや，デバイス作製工程において電子供与体を形成する水素や水の混入などが生じると，その電気伝導度が変化する恐れがある。このような現象は，酸化物半導体を用いたトランジスタなどの半導体装置にとって，電気的特性の変動要因となる。
【０００７】
このような問題に鑑み，酸化物半導体を用いた半導体装置に安定した電気的特性を付与し，信頼性を向上させることを目的の一とする。」
「【発明の効果】
【００１７】
本発明の一態様により，安定した電気特性を有するトランジスタが提供される。
【００１８】
または，本発明の一態様により，電気特性が良好で信頼性の高い
トランジスタを有する半導体装置
「【００２１】
（実施の形態１）
本実施の形態では，半導体装置および半導体装置の作製方法の一態様を，図１乃至図６を用いて説明する。
【００２２】
〈半導体装置の構成例〉
＜＜途中省略＞＞
【００４０】
また，図３にトランジスタ３１０，トランジスタ３２０とは異なる構成のトランジスタ３３０の断面図及び平面図を示す。ここで，図３（Ａ）は，平面図であり，図３（Ｂ）および図３（Ｃ）は，それぞれ，図３（Ａ）におけるＩ−Ｊ断面およびＫ−Ｌ断面に係る断面図である。なお，図３（Ａ）では，煩雑になることを避けるため，トランジスタ３３０の構成要素の一部（例えば，第３の金属酸化物膜４０７，第４の金属酸化物膜４０９等）を省略している。
【００４１】
図３に示す
トランジスタ３３０は，絶縁表面を有する基板４００上に，ゲート電極４０１と，第１の金属酸化物膜４０２および第２の金属酸化物膜４０４でなるゲート絶縁膜と，酸化物半導体膜４０３と，ソース電極４０５ａと，ドレイン電極４０５ｂと，第３の金属酸化物膜４０７と，第４の金属酸化物膜４０９と，酸化物半導体膜４０３と重畳する領域に設けられた導電層４１０と，を含む
【００４２】
図３に示す
トランジスタ３３０において，第３の金属酸化物膜４０７は，ソース電極４０５ａおよびドレイン電極４０５ｂを覆い，且つ第２の金属酸化物膜４０４および酸化物半導体膜４０３と接して設けられている
【００４３】
また，トランジスタ３３０において導電層４１０は，第２のゲート電極として機能させることもできる。その場合において，第３の金属酸化物膜４０７および第４の金属酸化物膜４０９は，ゲート絶縁膜として機能する
＜＜途中省略＞＞
【００５０】
〈トランジスタの作製工程の例〉
以下，図５および図６を用いて，本実施の形態に係るトランジスタの作製工程の例について説明する。
【００５１】
〈トランジスタ３３０の作製工程〉
図５（Ａ）乃至図５（Ｅ）を用いて，図３に示すトランジスタ３３０の作製工程の一例について説明する
＜＜途中省略＞＞
【０１０２】
第２の熱処理においては，酸化物半導体膜４０３と，酸素過剰領域を有する第２の金属酸化物膜４０４および第３の金属酸化物膜４０７と，が接した状態で加熱される。したがって，上述の脱水化（または脱水素化）処理によって同時に減少してしまう可能性のある酸化物半導体を構成する主成分材料の一つである酸素を，酸素を含む第２の金属酸化物膜４０４および第３の金属酸化物膜４０７の少なくとも一方より酸化物半導体膜４０３へ供給することができる。これによって，酸化物半導体膜４０３中の電荷捕獲中心を低減することができる。
以上の工程で高純度化し，電気的にｉ型（真性）化された酸化物半導体膜４０３を形成することができる
＜＜途中省略＞＞
【０１０６】
導電層４１０を第２のゲート電極として機能させ，該導電層４１０を酸化物半導体膜４０３のチャネル形成領域と重なる位置に設けることによって，トランジスタ３３０の信頼性を調べるためのバイアス−熱ストレス試験（以下，ＢＴ試験という）において，ＢＴ試験前後におけるトランジスタ３３０のしきい値電圧の変化量をより低減することができる
なお，第２のゲート電極は，電位がゲート電極４０１（第１のゲート電極）と同じでもよい
【０１０７】
以上の工程でトランジスタ３３０が形成される。トランジスタ３３０は，水素，水，水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体膜４０３より意図的に排除し，高純度化された酸化物半導体膜４０３を含むトランジスタである。さらに，第１乃至第４の金属酸化物膜を設けることによって，水や水素などの不純物の酸化物半導体膜４０３への再混入，または，酸化物半導体膜４０３及び該界面からの酸素の放出を低減または防止することが可能となる。よって，トランジスタ３３０は，電気的特性変動が抑制されており，電気的に安定である。」
「【図３】
」
　イ　上記【図３】には，半導体装置の一態様であるトランジスタ３３０を示す平面図および断面図が記載されており，その【図３】（Ｃ）において，トランジスタ３３０のチャネル幅方向において，ゲート電極４０１と第２のゲート電極として機能する導電層４１０の側面はそれぞれ，酸化物半導体膜４０３の側面よりも外側に位置していることが読み取れる。
（２）引用発明１
　上記（１）の記載から，引用文献１には，次の発明（以下「引用発明１」という。）が記載されているものと認められる。
「トランジスタ３３０は，絶縁表面を有する基板４００上に，ゲート電極４０１と，第１の金属酸化物膜４０２および第２の金属酸化物膜４０４でなるゲート絶縁膜と，酸化物半導体膜４０３と，ソース電極４０５ａと，ドレイン電極４０５ｂと，第３の金属酸化物膜４０７と，第４の金属酸化物膜４０９と，酸化物半導体膜４０３と重畳する領域に設けられた導電層４１０と，を含み，トランジスタ３３０において，第３の金属酸化物膜４０７は，ソース電極４０５ａおよびドレイン電極４０５ｂを覆い，且つ第２の金属酸化物膜４０４および酸化物半導体膜４０３と接して設けられ，また，トランジスタ３３０において導電層４１０は，第２のゲート電極として機能させることもでき，その場合において，第３の金属酸化物膜４０７および第４の金属酸化物膜４０９は，ゲート絶縁膜として機能することができ，
ここで，酸化物半導体膜４０３は高純度化し，電気的にｉ型（真性）化されたものであり，
導電層４１０を第２のゲート電極として機能させ，該導電層４１０を酸化物半導体膜４０３のチャネル形成領域と重なる位置に設けることによって，トランジスタ３３０の信頼性を調べるためのバイアス−熱ストレス試験（以下，ＢＴ試験という）において，ＢＴ試験前後におけるトランジスタ３３０のしきい値電圧の変化量をより低減することができ，なお，第２のゲート電極は，電位がゲート電極４０１（第１のゲート電極）と同じでもよく，
トランジスタ３３０のチャネル幅方向において，ゲート電極４０１と第２のゲート電極として機能する導電層４１０の側面はそれぞれ，酸化物半導体膜４０３の側面よりも外側に位置している，
トランジスタ３３０を有する半導体装置。」
２　引用文献２について
（１）引用文献２の記載
　ア　当審拒絶理由に引用された引用文献２（特開２０１１−１４２６２１号公報，平成２３年７月２１日出願公開）には，図面とともに次の事項が記載されている。
「【発明の詳細な説明】
【技術分野】
【０００１】
開示する発明は，電源を切っても記憶している論理状態が消えない不揮発性の論理回路及びそれを用いた
半導体装置
「【発明が解決しようとする課題】
【０００４】
しかし，強誘電体素子を用いた不揮発性のラッチ回路は，書き換え回数の信頼性や低電圧化に課題がある。また，強誘電体素子は，素子に印加される電界によって分極し，この分極が残ることで情報を記憶する。しかし，この残留分極が小さいと，電荷量のばらつきの影響が大きくなったり，高精度の読み出し回路が必要になったりする。
【０００５】
このような問題に鑑み本発明の一形態は，新規な不揮発性のラッチ回路及びそれを用いた半導体装置を提供することを課題の一とする。」
「【発明の効果】
【００３８】
本発明の一形態によれば，チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタを，データ保持部のスイッチング素子として用いることで，温度動作範囲が広く高温でも安定に動作し，電源を切っても記憶している論理状態が消えない不揮発性のラッチ回路あるいはリフレッシュ期間が十分に長いデータ保持部を内蔵したラッチ回路を実現することができる。データの書き込みをトランジスタのスイッチングによって行うことから，実質的に書き換え回数に制限がない。また，書き込み電圧はトランジスタのしきい値電圧程度であり，低い電圧での動作が可能である。またデータ保持部の容量に蓄積された電荷がそのままデータとして保持されるため，残留分極成分をデータとする場合と比較して，データとして保持する電荷量のばらつきを小さく抑えることができ，またデータの読み出しを容易に行うことができる。」
「【００４４】
（実施の形態１）
本実施の形態は，開示する発明の一態様である不揮発性のラッチ回路の構成，動作，不揮発性のラッチ回路が有する素子の構成，作製方法等について，図１，図２，図３，図４乃至図６，図７乃至図１０，図１１乃至図１５を参照して説明する。
【００４５】
＜不揮発性のラッチ回路の構成，動作＞
図１は，ラッチ部４１１と，ラッチ部のデータを保持するデータ保持部４０１とを有する不揮発性のラッチ回路４００の構成を示している。
【００４６】
図１に示す不揮発性のラッチ回路４００は，第１の素子（Ｄ１）４１２の出力が第２の素子（Ｄ２）４１３の入力に電気的に接続され，第２の素子（Ｄ２）４１３の出力が第１の素子（Ｄ１）４１２の入力に電気的に接続されるループ構造を有するラッチ部４１１と，ラッチ部のデータを保持するデータ保持部４０１とを有している。
【００４７】
第１の素子（Ｄ１）４１２の入力は，ラッチ回路の入力信号が与えられる配線４１４に電気的に接続されている。第１の素子（Ｄ１）４１２の出力は，ラッチ回路の出力信号が与えられる配線４１５に電気的に接続されている。
【００４８】
第１の素子（Ｄ１）４１２の入力が複数ある場合は，そのうちの一をラッチ回路の入力信号が与えられる配線４１４に電気的に接続することができる。第２の素子（Ｄ２）４１３の入力が複数ある場合は，そのうちの一を第１の素子（Ｄ１）４１２の出力に電気的に接続することができる。
【００４９】
第１の素子（Ｄ１）４１２は，入力された信号を反転したものが出力となる素子を用いることができる。例えば，第１の素子（Ｄ１）４１２には，インバータ，ＮＡＮＤ（ナンド），ＮＯＲ（ノア），クロックドインバータ等を用いることができる。また，第２の素子（Ｄ２）４１３は，入力された信号を反転したものが出力となる素子を用いることができる。例えば，第２の素子（Ｄ２）４１３には，インバータ，ＮＡＮＤ（ナンド），ＮＯＲ（ノア），クロックドインバータ等を用いることができる。
【００５０】
データ保持部４０１は，チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタ４０２をスイッチング素子として用いている。またこのトランジスタ４０２のソース電極又はドレイン電極に電気的に接続された容量４０４を有している。すなわち，このトランジスタ４０２のソース電極及びドレイン電極の一方に容量４０４の電極の一方が電気的に接続されている。トランジスタ４０２のソース電極及びドレイン電極の他方は，第１の素子の入力やラッチ回路の入力信号が与えられる配線に電気的に接続されている。容量４０４の電極の他方には電位Ｖｃが与えられる。
【００５１】
またデータ保持部４０１は，図１に示す構成に代えて，図２（Ａ），図２（Ｂ）に示す構成とすることができる。
【００５２】
図２（Ａ）に示すデータ保持部４０１は，トランジスタ４０２が第１のゲート電極と第２のゲート電極を有している。第２のゲート電極は，チャネル形成領域を構成する酸化物半導体層を間にして第１のゲート電極と反対側に設けられている。第１のゲート電極は制御信号が与えられる配線に電気的に接続されている。第２のゲート電極は，所定の電位が与えられる配線に電気的に接続されている。例えば第２のゲート電極は，負の電位或いは接地電位（ＧＮＤ）が与えられる配線に電気的に接続されている。
【００５３】
また図２（Ａ）に示すデータ保持部４０１は，トランジスタ４０２のソース電極及びドレイン電極の一方に容量４０４の電極の一方が電気的に接続されている。トランジスタ４０２のソース電極及びドレイン電極の他方は，第１の素子の入力やラッチ回路の入力信号が与えられる配線に電気的に接続されている。容量４０４の電極の他方には電位Ｖｃが与えられる。
【００５４】
図２（Ａ）に示すデータ保持部４０１を用いた不揮発性のラッチ回路では，図１に示す不揮発性のラッチ回路が有する効果に加えて，トランジスタ４０２の電気的特性（例えば，しきい値電圧）の調節が容易になるという効果が得られる。例えば，トランジスタ４０２の第２のゲート電極に負電位を与えることで，トランジスタ４０２を容易にノーマリーオフとすることができる。
【００５５】
図２（Ｂ）に示す
データ保持部４０１は，トランジスタ４０２が第１のゲート電極と第２のゲート電極を有している。第２のゲート電極は，チャネル形成領域を構成する酸化物半導体層を間にして第１のゲート電極と反対側に設けられている。第２のゲート電極は，第１のゲート電極に電気的に接続されている
＜＜途中省略＞＞
【００６８】
＜不揮発性のラッチ回路が有する素子の構成＞
不揮発性のラッチ回路４００が有する素子のうち，酸化物半導体を用いたトランジスタ４０２以外の素子は，半導体材料として酸化物半導体以外の材料を用いることができる。酸化物半導体以外の材料としては，単結晶シリコン，結晶性シリコンなどを用いることができる。例えば，トランジスタ４０２以外の素子は，半導体材料を含む基板に設けることができる。半導体材料を含む基板としては，シリコンウェハ，ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板，絶縁表面上のシリコン膜などを用いることができる。酸化物半導体以外の材料を用いることにより，高速動作が可能となる。例えば，ラッチ部が有する第１の素子（Ｄ１）４１２，第２の素子（Ｄ２）４１３を，酸化物半導体以外の材料を用いたトランジスタで形成することができる。
【００６９】
図３は，上記不揮発性のラッチ回路が有する素子の構成の一例を示す断面図である。図３（Ａ）は，下部に酸化物半導体以外の材料を用いたトランジスタ１６０を有し，上部に酸化物半導体を用いたトランジスタ４０２を有するものである。酸化物半導体以外の材料を用いたトランジスタ１６０は，ラッチ部が有する第１の素子（Ｄ１）４１２，第２の素子（Ｄ２）４１３を構成するトランジスタ，として用いることができる。上記不揮発性のラッチ回路が有する他の素子についても，トランジスタ１６０と同様又は類似の構成とすることができる。
【００７０】
また，上記不揮発性のラッチ回路が有する容量４０４などの素子は，トランジスタ４０２又はトランジスタ１６０を構成する導電膜，半導体膜，或いは絶縁膜等を利用して形成することができる。なお，トランジスタ１６０およびトランジスタ４０２は，いずれもｎ型トランジスタとして説明するが，ｐ型トランジスタを採用しても良い。トランジスタ１６０は，ｐ型とすることが容易である。また，図３（Ｂ）は，トランジスタ４０２と下部の電極（または配線）との接続関係が図３（Ａ）とは異なる場合の一例である。以下では，主として図３（Ａ）の構成に関して説明する。
＜＜途中省略＞＞
【００７４】
トランジスタ４０２は，層間絶縁層１２８上に設けられたゲート電極１３６ｄと，ゲート電極１３６ｄ上に設けられたゲート絶縁層１３８と，ゲート絶縁層１３８上に設けられた酸化物半導体層１４０と，酸化物半導体層１４０上に設けられ，酸化物半導体層１４０と電気的に接続されているソース電極またはドレイン電極１４２ａ，ソース電極またはドレイン電極１４２ｂと，を有する
【００７５】
また，トランジスタ４０２の上には，酸化物半導体層１４０の一部と接するように，保護絶縁層１４４が設けられており
【００７６】
また，電極１５０ｄ，電極１５０ｅの形成と同時に，ゲート絶縁層１３８，保護絶縁層１４４，層間絶縁層１４６に設けられた開口を通じて，電極１３６ａ，電極１３６ｂ，電極１３６ｃに接する電極１５０ａ，電極１５０ｂ，電極１５０ｃが形成されている。
なおトランジスタ４０２としてボトムゲート型のトランジスタの例を示したが，これに限定されない。トップゲート型のトランジスタであっても良い
＜＜途中省略＞＞
【０１０９】
＜上部トランジスタの作製方法＞
次に，図５および図６を用いて，層間絶縁層１２８上にトランジスタ４０２を作製する工程について説明する。なお，図５および図６は，層間絶縁層１２８上の各種電極や，トランジスタ４０２などの作製工程を示すものであるから，トランジスタ４０２の下部に存在するトランジスタ１６０等については省略している。
＜＜途中省略＞＞
【０１３９】
次いで，酸化物半導体層に第１の熱処理を行うことが望ましい。この第１の熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第１の熱処理の温度は，３００℃以上８００℃以下，好ましくは４００℃以上７００℃以下，より好ましくは４５０℃以上７００℃以下，より好ましくは５５０℃以上７００℃以下とすることができる。
＜＜途中省略＞＞
【０１４６】
第１の熱処理の条件，または酸化物半導体層の材料によっては，酸化物半導体層が結晶化し，微結晶または多結晶となる場合もある。例えば，結晶化率が９０％以上，または８０％以上の微結晶の酸化物半導体層となる場合もある
【０１４７】
また，非晶質の酸化物半導体（例えば，酸化物半導体層の表面）に微結晶（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる場合もある
「【０２１８】
（実施の形態２）
　本実施の形態は，開示する発明の一態様である不揮発性のラッチ回路が有する素子の構成，作製方法等について，図１６，図１７，図１８を参照して説明する。本実施の形態において，不揮発性のラッチ回路の構成は図１と同様である。
【０２１９】
図１６は，不揮発性のラッチ回路が有する素子の構成の一例を示す断面図である。図１６は，不揮発性のラッチ回路が有する素子のうち，上部の酸化物半導体を用いたトランジスタ４０２の構成が図３とは異なる場合の一例である。すなわち図１６は，
上部の酸化物半導体を用いたトランジスタ４０２の構成をトップゲート型のトランジスタとした場合の一例である
【０２２０】
＜不揮発性のラッチ回路が有する素子の構成＞
図１６は，下部に酸化物半導体以外の材料を用いたトランジスタ１６０を有し，上部に酸化物半導体を用いたトランジスタ４０２を有するものである。酸化物半導体以外の材料を用いたトランジスタ１６０は，ラッチ部が有する第１の素子（Ｄ１）４１２，第２の素子（Ｄ２）４１３を構成するトランジスタ，として用いることができる。酸化物半導体以外の材料を用いることにより，高速動作が可能となる。上記不揮発性のラッチ回路が有する他の素子についても，トランジスタ１６０と同様又は類似の構成とすることができる。
＜＜途中省略＞＞
【０２２５】
トランジスタ４０２は，絶縁層１６８上に設けられた酸化物半導体層１４０と，酸化物半導体層１４０上に設けられ，酸化物半導体層１４０と電気的に接続されているソース電極またはドレイン電極１４２ａ，ソース電極またはドレイン電極１４２ｂと，酸化物半導体層１４０，ソース電極またはドレイン電極１４２ａ，およびソース電極またはドレイン電極１４２ｂを覆うように設けられたゲート絶縁層１６６と，ゲート絶縁層１６６上の，酸化物半導体層１４０と重畳する領域に設けられたゲート電極１７８と，を有する
＜＜途中省略＞＞
【０２３５】
＜上部トランジスタの作製方法＞
次に，図１７または図１８を用いて，層間絶縁層１２８上にトランジスタ４０２を作製する工程について説明する。なお，図１７または図１８は，層間絶縁層１２８上の各種電極や，トランジスタ４０２などの作製工程を示すものであるから，トランジスタ４０２の下部に存在するトランジスタ１６０等については省略している。
＜＜途中省略＞＞
【０２６１】
次いで，酸化物半導体層に，第１の熱処理を行うことが望ましい。この第１の熱処理によって酸化物半導体層中の水（水酸基を含む）や水素などを除去することができる。第１の熱処理の温度は，３００℃以上８００℃以下，好ましくは４００℃以上７００℃以下，より好ましくは４５０℃以上７００℃以下，より好ましくは５５０℃以上７００℃以下とすることができる。
＜＜途中省略＞＞
【０２６９】
第１の熱処理の条件，または酸化物半導体層を構成する材料によっては，酸化物半導体層が結晶化し，微結晶または多結晶となる場合もある。例えば，結晶化率が９０％以上，または８０％以上の微結晶の酸化物半導体層となる場合もある
【０２７０】
また，非晶質の酸化物半導体（例えば，酸化物半導体層の表面）に微結晶（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる場合もある
＜＜途中省略＞＞
【０２９０】
このように
ゲート絶縁層との界面特性を良好にするとともに，酸化物半導体の不純物，特に水素や水などを排除することで，ゲートバイアス・熱ストレス試験（ＢＴ試験：例えば，８５℃，２×１０
６
Ｖ／ｃｍ，１２時間など）に対してしきい値電圧（Ｖｔｈ）が変動しない，安定なトランジスタを得ることが可能である
　イ　上記アの段落【００７４】から，「ボトムゲート型のトランジスタ」が「層間絶縁層１２８上に設けられたゲート電極１３６ｄと，ゲート電極１３６ｄ上に設けられたゲート絶縁層１３８と，ゲート絶縁層１３８上に設けられた酸化物半導体層１４０」を有すること，上記アの段落【０２２５】から，「トップゲート型のトランジスタ」が「酸化物半導体層１４０上に設けられ，酸化物半導体層１４０と電気的に接続されているソース電極またはドレイン電極１４２ａ，ソース電極またはドレイン電極１４２ｂと，酸化物半導体層１４０，ソース電極またはドレイン電極１４２ａ，およびソース電極またはドレイン電極１４２ｂを覆うように設けられたゲート絶縁層１６６と，ゲート絶縁層１６６上の，酸化物半導体層１４０と重畳する領域に設けられたゲート電極１７８と，を有する」ことから，「トランジスタ４０２が第１のゲート電極と第２のゲート電極を有し，第２のゲート電極は，チャネル形成領域を構成する酸化物半導体層を間にして第１のゲート電極と反対側に設けられ」る場合（上記アの段落【００５５】）には，「チャネル形成領域を構成する酸化物半導体層」と，「第１のゲート電極と第２のゲート電極」のそれぞれの間にはゲート絶縁層を有することになることは明らかである。
（２）引用発明２
　上記（１）の記載から，引用文献２には，次の発明（以下「引用発明２」という。）が記載されているものと認められる。
「トランジスタ４０２が第１のゲート電極と第２のゲート電極を有し，第２のゲート電極は，チャネル形成領域を構成する酸化物半導体層を間にして第１のゲート電極と反対側に設けられ，第２のゲート電極は，第１のゲート電極に電気的に接続されており，
トランジスタ４０２は，層間絶縁層１２８上に設けられたゲート電極１３６ｄと，ゲート電極１３６ｄ上に設けられたゲート絶縁層１３８と，ゲート絶縁層１３８上に設けられた酸化物半導体層１４０と，酸化物半導体層１４０上に設けられ，酸化物半導体層１４０と電気的に接続されているソース電極またはドレイン電極１４２ａ，ソース電極またはドレイン電極１４２ｂと，を有し，
酸化物半導体層１４０，ソース電極またはドレイン電極１４２ａ，およびソース電極またはドレイン電極１４２ｂを覆うように設けられたゲート絶縁層１６６と，ゲート絶縁層１６６上の，酸化物半導体層１４０と重畳する領域に設けられたゲート電極１７８とをさらに有し，
第１の熱処理の条件，または酸化物半導体層の材料によっては，酸化物半導体層が結晶化し，微結晶または多結晶となる場合もあること，例えば，結晶化率が９０％以上，または８０％以上の微結晶の酸化物半導体層となる場合もあること，また，非晶質の酸化物半導体（例えば，酸化物半導体層の表面）に微結晶（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる場合もあり，
ゲート絶縁層との界面特性を良好にするとともに，酸化物半導体の不純物，特に水素や水などを排除することで，ゲートバイアス・熱ストレス試験（ＢＴ試験：例えば，８５℃，２×１０６Ｖ／ｃｍ，１２時間など）に対してしきい値電圧（Ｖｔｈ）が変動しない，安定なトランジスタを得ることが可能である，
トランジスタ４０２を有する半導体装置。」
３　引用文献３について
　当審拒絶理由に引用された引用文献３（特開２０１３−７７７６４号公報，平成２５年４月２５日出願公開）には，図面とともに次の事項が記載されている。
「【００８２】
結晶性を有する酸化物半導体は，好ましくは，ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）とする。
【００８３】
ＣＡＡＣ−ＯＳは，完全な単結晶ではなく，完全な非晶質でもない。ＣＡＡＣ−ＯＳは，非晶質相に数ｎｍから数十ｎｍの結晶部を有する結晶−非晶質混相構造の酸化物半導体である。なお，透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によるＣＡＡＣ−ＯＳに含まれる非晶質部と結晶部との境界は明確ではない。また，ＣＡＡＣ−ＯＳには粒界（グレインバウンダリーともいう。）は確認できない。ＣＡＡＣ−ＯＳが粒界を有さないため，粒界に起因する電子移動度の低下が起こりにくい。」
４　引用文献４について
　当審拒絶理由に引用された引用文献４（原査定に引用された引用文献Ｃ）（特開２０１１−１３９０５１号公報，平成２３年７月１４日出願公開）には，図面とともに次の事項が記載されている。
「【００９８】
また，トランジスタ１１４はシングルゲート構造のトランジスタを用いて説明したが，必要に応じて，チャネル形成領域を複数有するマルチゲート構造のトランジスタも形成することができる。
【００９９】
次いで，絶縁膜１１３上に導電膜を形成した後，該導電膜をパターニングすることで，図３（Ａ）に示すように，酸化物半導体膜１０８と重なる位置にバックゲート電極１１５を形成しても良い。バックゲート電極１１５は，ゲート電極１０１，或いはソース電極１１１及びドレイン電極１１２と同様の材料，構造を用いて形成することが可能である。
【０１００】
バックゲート電極１１５の膜厚は，１０ｎｍ〜４００ｎｍ，好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では，チタン膜，アルミニウム膜，チタン膜が積層された構造を有する導電膜を形成する。そして，フォトリソグラフィ法によりレジストマスクを形成し，エッチングにより不要な部分を除去して，該導電膜を所望の形状に加工（パターニング）することで，バックゲート電極１１５を形成する。
【０１０１】
次いで，図３（Ｂ）に示すように，バックゲート電極１１５を覆うように絶縁膜１１６を形成する。絶縁膜１１６は，雰囲気中の水分，水素，酸素などがトランジスタ１１４の特性に影響を与えるのを防ぐことができる，バリア性の高い材料を用いるのが望ましい。例えば，バリア性の高い絶縁膜として，窒化珪素膜，窒化酸化珪素膜，窒化アルミニウム膜，または窒化酸化アルミニウム膜などを，プラズマＣＶＤ法又はスパッタリング法等により単層で又は積層させて形成することができる。バリア性の効果を得るには，絶縁膜１１６は，例えば厚さ１５ｎｍ〜４００ｎｍの膜厚で形成することが好ましい。
【０１０２】
本実施の形態では，プラズマＣＶＤ法により３００ｎｍの絶縁膜を形成する。成膜条件は，シランガスの流量４ｓｃｃｍとし，亜酸化窒素の流量８００ｓｃｃｍとし，基板温度４００℃とする。
【０１０３】
図３（Ｃ）に，図３（Ｂ）に示す半導体装置の上面図を示す。図３（Ｂ）は，図３（Ｃ）の破線Ａ１−Ａ２における断面図に相当する。
【０１０４】
なお，図３（Ｂ）では，バックゲート電極１１５が酸化物半導体膜１０８全体を覆っている場合を例示しているが，本発明はこの構成に限定されない。バックゲート電極１１５は，酸化物半導体膜１０８が有するチャネル形成領域の一部と少なくとも重なっていれば良い。
【０１０５】
バックゲート電極１１５は，電気的に絶縁しているフローティングの状態であっても良いし，電位が与えられる状態であっても良い。後者の場合，バックゲート電極１１５には，ゲート電極１０１と同じ高さの電位が与えられていても良いし，グラウンドなどの固定電位が与えられていても良い。バックゲート電極１１５に与える電位の高さを制御することで，トランジスタ１１４の閾値電圧を制御することができる。」
５　引用文献Ａについて
（１）引用文献Ａの記載
　原査定に引用された引用文献Ａ（特開２０１３−３５７４０号公報，平成２５年２月２１日出願公開）には，図面とともに次の事項が記載されている。
「【技術分野】
【０００１】
トランジスタ
を有する半導体装置
「【発明が解決しようとする課題】
【０００６】
本発明の一態様は，トランジスタ，ダイオード等の半導体用途に好適な材料を提供することを課題の一とする。
＜＜途中省略＞＞
【００１１】
また，酸化物半導体膜をチャネルに用いたトランジスタに安定した電気的特性を付与し，信頼性の高い半導体装置を作製することを課題の一とする。」
「【発明の効果】
【００２１】
本発明の一態様により，優れた電気特性を有する半導体装置を作製することができる。」
「【００２９】
（実施の形態１）
本実施の形態では，ｃ軸配向し，かつａｂ面，表面または界面の方向から見て三角形状または六角形状の原子配列を有し，ｃ軸においては，金属原子が層状または金属原子と酸素原子とが層状に配列しており，ａｂ面（あるいは表面または界面）においては，ａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌともいう。）を含む酸化物膜の形成方法について説明する。
【００３０】
ＣＡＡＣを含む酸化物とは，広義に，非単結晶であって，そのａｂ面に垂直な方向から見て，三角形，六角形，正三角形，または正六角形の原子配列を有し，かつ，ｃ軸方向に垂直な方向から見て，金属原子が層状，または，金属原子と酸素原子が層状に配列した相を含む材料をいう。また，ＣＡＡＣを含む酸化物膜はグレインバウンダリーを有しうる新構造の膜であり，ａｂ面に対しては必ずしも配列していない。
【００３１】
ＣＡＡＣは単結晶ではない。また，ＣＡＡＣを含む酸化物膜は非晶質のみから形成されているものでもない。また，ＣＡＡＣを含む酸化物膜は結晶化した部分（結晶部分）を含むが，１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある
「【００５７】
（実施の形態２）
本実施の形態では，実施の形態１で示したＣＡＡＣを含む酸化物膜を用いた，トランジスタの一例について図２を用いて説明する。
【００５８】
図２（Ａ）はトランジスタの上面図である。図２（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは，それぞれ図２（Ｂ）に示すＡ−Ｂ断面および図２（Ｃ）に示すＣ−Ｄ断面に対応する。
【００５９】
ここでは，図２（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００６０】
Ａ−Ｂ断面は，
基板１００と，基板１００上のゲート電極１０４と，基板１００およびゲート電極１０４を覆うゲート絶縁膜１１２と，ゲート絶縁膜１１２を介してゲート電極１０４上にある半導体膜１０６と，半導体膜１０６上にあり半導体膜１０６と一部が接する一対の電極１１６と，ゲート絶縁膜１１２，半導体膜１０６および一対の電極１１６を覆う層間絶縁膜１１８と，を有するトランジスタ
＜＜途中省略＞＞
【００６６】
半導体膜１０６は，
実施の形態１で示したＣＡＡＣを含む酸化物膜からなる半導体膜（酸化物半導体膜）を用いればよい
「【実施例３】
【０１６９】
６００ｍｍ×７２０ｍｍのガラス基板上に，ＣＡＡＣを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物膜（膜厚３５ｎｍ）を用いてトランジスタを作製し，その初期特性を図２１に示す。作製したトランジスタのチャネル長Ｌは３μｍ，チャネル幅Ｗは５０μｍであり，図２に示した構造のボトムゲート型トランジスタである。また，トランジスタのゲート絶縁膜の膜厚は１００ｎｍである。
【０１７０】
図２１は基板内の２０ポイントを測定したＶｇ−Ｉｄ曲線データ（Ｖｄ＝１Ｖ，Ｖｄ＝１０Ｖ）であるが，ほぼ同じ値がプロットされて重なっているため，この結果からＣＡＡＣを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物膜を用いたトランジスタは良好な均一性を有している。図２１中の上側のＶｇ−Ｉｄ曲線がＶｄ＝１０Ｖの時の値であり，図２１中の下側のＶｇ−Ｉｄ曲線がＶｄ＝１Ｖの時の値である。
【０１７１】
なお，これらのトランジスタのしきい値電圧Ｖｔｈの平均値は，１．３４Ｖ，電界効果移動度の平均値は，１０．７ｃｍ２／Ｖｓであった。なお，このしきい値電圧Ｖｔｈは，Ｖｄを１０Ｖとして測定したＶｇ−Ｉｄ曲線のＩｄを，その平方根で表した曲線（以下，√Ｉｄ曲線ともいう）を用いて算出した値である。
【０１７２】
また，
トランジスタの信頼性を評価するため，新たにＣＡＡＣを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物膜（膜厚３５ｎｍ）を用いて５インチ基板上に複数のトランジスタを作製し，それらのトランジスタに対してＢＴ試験を行った。作製したトランジスタのチャネル長Ｌは６μｍ，チャネル幅Ｗは５０μｍであり，図２に示した構造のボトムゲート型トランジスタである。また，トランジスタのゲート絶縁膜の膜厚は１００ｎｍである
【０１７３】
ＢＴ試験は加速試験の一種であり，長期間の使用によって起こるトランジスタの特性変化を，短時間で評価することができる。特に，ＢＴ試験前後におけるトランジスタのしきい値電圧Ｖｔｈの変化量は，信頼性を調べるための重要な指標となる。ＢＴ試験前後において，しきい値電圧Ｖｔｈの変化量（ΔＶｔｈ）が少ないほど，信頼性が高いトランジスタであるといえる。
【０１７４】
具体的には，トランジスタが形成されている基板の温度（基板温度）を一定に維持し，トランジスタのソースおよびドレインを同電位とし，ゲートにソースおよびドレインとは異なる電位を一定時間印加する。基板温度は，試験目的に応じて適宜設定すればよい。また，
ゲートに印加する電位がソースおよびドレインの電位よりも高い場合を＋ＢＴ試験といい
【０１７５】
ＢＴ試験の試験強度は，基板温度，ゲート絶縁膜に加えられる電界強度，電界印加時間により決定することができる。ゲート絶縁膜に加えられる電界強度は，ゲートと，ソースおよびドレインの電位差をゲート絶縁膜の厚さで除して決定される。例えば，厚さが１００ｎｍのゲート絶縁膜に印加する電界強度を２ＭＶ／ｃｍとしたい場合は，電位差を２０Ｖとすればよい
【０１７６】
なお，電圧とは２点間における電位差のことをいい，電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし，一般的に，ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを，単に電位もしくは電圧と呼び，電位と電圧が同義語として用いられることが多い。このため，本明細書では特に指定する場合を除き，電位を電圧と読み替えてもよいし，電圧を電位と読み替えてもよいこととする。
【０１７７】
ＢＴ試験は，基板温度を８０℃，ゲート絶縁膜に印加する電界強度を３ＭＶ／ｃｍ，印加時間（ストレス時間とも呼ぶ。）を１００秒，２００秒，５００秒，１０００秒，１５００秒，２０００秒とし，＋ＢＴ試験
を行った
【０１７８】
２０００秒後の＋ＢＴ試験の結果を図２２（Ａ）に示し，２０００秒後の−ＢＴ試験の結果を図２２（Ｂ）に示す。
【０１７９】
図２２（Ａ）においては，初期特性に比べて＋ＢＴ試験後のしきい値電圧Ｖｔｈがプラス方向に０．６３Ｖ変化しており，図２２（Ｂ）において，初期特性に比べて−ＢＴ試験後のしきい値電圧Ｖｔｈがプラス方向に０．０２Ｖ変化している。どちらのＢＴ試験においても，しきい値電圧Ｖｔｈの変化量ΔＶｔｈは１Ｖ以下であり，ＣＡＡＣを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物膜を用いて作製したトランジスタの信頼性が高いことが確認できた。
【０１８０】
なお，ＢＴ試験に際しては，まだ一度もＢＴ試験を行っていないトランジスタを用いて試験を行うことが重要である。例えば，一度＋ＢＴ試験を行ったトランジスタを用いて−ＢＴ試験を行うと，先に行った＋ＢＴ試験の影響により，−ＢＴ試験結果を正しく評価することができない。また，一度＋ＢＴ試験を行ったトランジスタを用いて，再度＋ＢＴ試験を行った場合等も同様である。ただし，これらの影響を踏まえて，あえてＢＴ試験を繰り返す場合はこの限りではない。
【０１８１】
また，ＬＥＤ光源（照度１００００ルクスの白色光）を用い，光を照射しながら行った＋ＢＴ試験の結果（光正バイアス劣化ともいう。）を図２３（Ａ），ＬＥＤ光源を用い，光を照射しながら行った−ＢＴ試験の結果（光負バイアス劣化ともいう。）を図２３（Ｂ）に示す。図２３（Ａ）においては，初期特性に比べて＋ＢＴ試験後のしきい値電圧Ｖｔｈがプラス方向に０．２７Ｖ変化しており，図２３（Ｂ）において，初期特性に比べて−ＢＴ試験後のしきい値電圧Ｖｔｈがマイナス方向に０．２３Ｖ変化している。光照射時のどちらのＢＴ試験においても，しきい値電圧Ｖｔｈの変化量ΔＶｔｈは１Ｖ以下であり，ＣＡＡＣを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物膜を用いて作製したトランジスタの信頼性が高いことが確認できた。
【０１８２】
また，図２４に各種ストレス条件におけるしきい値電圧Ｖｔｈの変化量ΔＶｔｈの時間依存性を示す。縦軸は，しきい値電圧Ｖｔｈの変化量ΔＶｔｈをリニアスケールで示しており，横軸はストレス時間をログスケールで示している。」
（２）引用発明Ａ
　上記（１）の記載から，引用文献Ａには，次の発明（以下「引用発明Ａ」という。）が記載されているものと認められる。
「基板１００と，基板１００上のゲート電極１０４と，基板１００およびゲート電極１０４を覆うゲート絶縁膜１１２と，ゲート絶縁膜１１２を介してゲート電極１０４上にある半導体膜１０６と，半導体膜１０６上にあり半導体膜１０６と一部が接する一対の電極１１６と，ゲート絶縁膜１１２，半導体膜１０６および一対の電極１１６を覆う層間絶縁膜１１８と，を有するトランジスタ，を有する半導体装置であって，
半導体膜１０６は，ＣＡＡＣを含む酸化物膜からなる半導体膜（酸化物半導体膜）を用いればよいこと，
ここで，ＣＡＡＣは単結晶ではなく，また，ＣＡＡＣを含む酸化物膜は非晶質のみから形成されているものでもなく，また，ＣＡＡＣを含む酸化物膜は結晶化した部分（結晶部分）を含むが，１つの結晶部分と他の結晶部分の境界を明確に判別できないこともあること，
トランジスタの信頼性を評価するため，新たにＣＡＡＣを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物膜（膜厚３５ｎｍ）を用いて５インチ基板上に複数のトランジスタを作製し，それらのトランジスタに対してＢＴ試験を行った，作製したトランジスタのチャネル長Ｌは６μｍ，チャネル幅Ｗは５０μｍであり，ボトムゲート型トランジスタであり，また，トランジスタのゲート絶縁膜の膜厚は１００ｎｍであること，
ゲートに印加する電位がソースおよびドレインの電位よりも高い場合を＋ＢＴ試験といい，ＢＴ試験は，基板温度を８０℃，ゲート絶縁膜に印加する電界強度を３ＭＶ／ｃｍ，印加時間（ストレス時間とも呼ぶ。）を１００秒，２００秒，５００秒，１０００秒，１５００秒，２０００秒とし，＋ＢＴ試験を行ったこと，
ここでＢＴ試験の試験強度は，基板温度，ゲート絶縁膜に加えられる電界強度，電界印加時間により決定することができ，ゲート絶縁膜に加えられる電界強度は，ゲートと，ソースおよびドレインの電位差をゲート絶縁膜の厚さで除して決定され，例えば，厚さが１００ｎｍのゲート絶縁膜に印加する電界強度を２ＭＶ／ｃｍとしたい場合は，電位差を２０Ｖとすればよいこと，
を特徴とするトランジスタを有する半導体装置。」
第６　対比・判断
１　引用文献１を主引例とした場合の検討
（１）対比
　本願発明（上記第４）と，引用発明１（上記第５の１（２））とを対比すると，以下のとおりとなる。
　ア　引用発明１の「絶縁表面」，「ゲート電極４０１」，「酸化物半導体膜４０３」，「第１の金属酸化物膜４０２および第２の金属酸化物膜４０４でなるゲート絶縁膜」，「ソース電極４０５ａとドレイン電極４０５ｂ」，「第３の金属酸化物膜４０７と第４の金属酸化物膜４０９」，「導電層４１０」，「トランジスタ３３０」はそれぞれ，本願発明の「絶縁表面」，「第１のゲート電極」，「酸化物半導体膜」，「第１のゲート絶縁膜」，「一対の電極」，「第２のゲート絶縁膜」，「第２のゲート電極」，「トランジスタ」に相当する。
　イ　引用発明１の「トランジスタ３３０」は「チャネル幅方向において，ゲート電極４０１と第２のゲート電極として機能する導電層４１０の側面はそれぞれ，酸化物半導体膜４０３の側面よりも外側に位置している」ので，本願発明の「前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し」という構成要件を充たす。
　ウ　引用発明１の「半導体装置」は，下記カの相違点を除き，本願発明の「半導体装置」に相当する。
　エ　したがって，本願発明と，引用発明とは，下記オの点で一致し，下記カの点で相違する。
　オ　一致点
「　絶縁表面上の第１のゲート電極と，
　前記第１のゲート電極と重なる酸化物半導体膜と，
　前記第１のゲート電極及び前記酸化物半導体膜の間の第１のゲート絶縁膜と，
　前記酸化物半導体膜に接する一対の電極と，
　前記第１のゲート絶縁膜と異なる面で前記酸化物半導体膜と接する第２のゲート絶縁膜と，
　前記第２のゲート絶縁膜を介して，前記酸化物半導体膜と重なる第２のゲート電極と，
　を有するトランジスタを有し，
　前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置する，
ことを特徴とする半導体装置。」
　カ　相違点
（ア）相違点１
　本願発明においては，「前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し」ているのに対して，引用発明１においては，外側に位置していない点。
（イ）相違点２
　本願発明においては，「基板温度を６０℃とし，暗室下において前記第１のゲート電極及び前記第２のゲート電極に＋３０Ｖを印加し，時間ｘ（時間）に対するしきい値電圧（Ｖ）の変化量ｙ（ΔＶ）の近似曲線を，式（１）で表したときに，ｂの値が１／√３未満であり，且つ前記第１のゲート電極及び前記第２のゲート電極に負荷を与える時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満であ」るのに対して，引用発明１においては，第２のゲート電極は，電位がゲート電極４０１（第１のゲート電極）と同じでもよく，かつ，ＢＴ試験前後におけるトランジスタ３３０のしきい値電圧の変化量をより低減することができるものの，「基板温度を６０℃とし，暗室下において前記第１のゲート電極及び前記第２のゲート電極に＋３０Ｖを印加し，時間ｘ（時間）に対するしきい値電圧（Ｖ）の変化量ｙ（ΔＶ）の近似曲線を，式（１）で表したとき」のＢＴ試験を行っておらず，そのＢＴ試験の結果，どのような数値結果であるのかが不明な点。
（ウ）相違点３
　本願発明においては，「前記酸化物半導体膜は，電子線のプローブ径を１ｎｍに収束させたナノビーム電子線回折における回折パターンにおいて，円周状に配置された複数のスポットが観察される第１の領域を有し，前記第１の領域は，ナノ結晶を有する」と特定されているのに対して，引用発明１においては，酸化物半導体膜４０３は高純度化し，電気的にｉ型（真性）化されたものではあるが，「電子線のプローブ径を１ｎｍに収束させたナノビーム電子線回折における回折パターンにおいて，円周状に配置された複数のスポットが観察される第１の領域を有し，前記第１の領域は，ナノ結晶を有する」のか否かが不明な点。
（２）判断
　上記カの相違点について，判断する。
　ア　相違点１について
　事案に鑑み，上記カ（ア）の相違点１について検討を行う。
（ア）引用発明１は，「トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置」する構成を具備するものの，本願発明の「前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し，前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置」するという技術的構成に相当する構成は，引用文献１には記載されていない。
（イ）してみれば，トランジスタのチャネル幅方向のみならずチャネル長方向においても，第１，２のゲート電極の側面がそれぞれ，酸化物半導体膜の側面よりも外側方向に位置付けるという技術的事項を，引用文献１の記載からは直ちに想起することはできず，また，そのようにするための動機付けも認められない。
（ウ）さらに，上記「前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し，前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置」するという技術的構成については，引用文献２ないし４，Ａの記載（上記第５の２ないし５）を検討しても，記載も示唆もされておらず，上記技術的的構成が周知な設計変更とも認められない。
（エ）そして，本願発明は，上記相違点１に係る構成を有し，「前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し，前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置」することで，「基板温度を６０℃とし，暗室下において前記第１のゲート電極及び前記第２のゲート電極に＋３０Ｖを印加し，時間ｘ（時間）に対するしきい値電圧（Ｖ）の変化量ｙ（ΔＶ）の近似曲線を，式（１）で表したときに，ｂの値が１／√３未満であり，且つ前記第１のゲート電極及び前記第２のゲート電極に負荷を与える時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満であ」ることを実現するものであり，「本発明の一態様の試料７は，対数で表したストレス時間に対する，対数で表したしきい値電圧の変動量の累乗近似線と，しきい値電圧の変動量が０Ｖの直線とがなす角度が３０°以下であり，ストレス時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満である。このような関係を用いた半導体装置は，しきい値電圧の変動量が小さい。本発明の一態様の試料７は，酸化物半導体膜のチャネル形成領域の側面を上下のゲート電極によって覆うことで，トランジスタ特性の変動量を低減できることが分かった。」（本願明細書，段落【０５０３】）という格別な効果を奏する。
（オ）そうすると，引用発明１において，本願発明のように「前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置」すると特定し，相違点１の構成とすることは，当業者が容易になし得たこととはいえない。
　イ　したがって，本願発明は，他の相違点について検討をするまでもなく，引用発明１および引用文献２ないし４，Ａに記載された技術的事項に基づいて，当業者が容易に発明できたものであるとはいえない。
２　引用文献２を主引例とした場合の検討
（１）対比
　本願発明（上記第４）と，引用発明２（上記第５の２（２））とを対比すると，以下のとおりとなる。
　ア　引用発明２の「層間絶縁層１２８」，「ゲート電極１３６ｄ」，「酸化物半導体層１４０」，「ゲート絶縁層１３８」，「ソース電極またはドレイン電極１４２ａとソース電極またはドレイン電極１４２ｂ」，「ゲート絶縁層１６６」，「ゲート電極１７８」，「トランジスタ４０２」はそれぞれ，本願発明の「絶縁表面」，「第１のゲート電極」，「酸化物半導体膜」，「第１のゲート絶縁膜」，「一対の電極」，「第２のゲート絶縁膜」，「第２のゲート電極」，「トランジスタ」に相当する。
　イ　引用発明２の「半導体装置」は，下記オの相違点を除き，本願発明の「半導体装置」に相当する。
　ウ　したがって，本願発明と，引用発明２とは，下記エの点で一致し，下記オの点で相違する。
　エ　一致点
「　絶縁表面上の第１のゲート電極と，
　前記第１のゲート電極と重なる酸化物半導体膜と，
　前記第１のゲート電極及び前記酸化物半導体膜の間の第１のゲート絶縁膜と，
　前記酸化物半導体膜に接する一対の電極と，
　前記第１のゲート絶縁膜と異なる面で前記酸化物半導体膜と接する第２のゲート絶縁膜と，
　前記第２のゲート絶縁膜を介して，前記酸化物半導体膜と重なる第２のゲート電極と，
　を有するトランジスタを有する，
ことを特徴とする半導体装置。」
　オ　相違点
（ア）相違点４
　本願発明においては，「前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し，前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し」ているのに対して，引用発明２においては，第１のゲート電極と第２のゲート電極を有し，第２のゲート電極は，チャネル形成領域を構成する酸化物半導体層を間にして第１のゲート電極と反対側に設けられているものの，チャネル幅方向およびチャネル長方向において，第１，２のゲート電極および酸化物半導体層の側面の位置関係がどのようになっているのかが不明な点。
（イ）相違点５
　本願発明においては，「基板温度を６０℃とし，暗室下において前記第１のゲート電極及び前記第２のゲート電極に＋３０Ｖを印加し，時間ｘ（時間）に対するしきい値電圧（Ｖ）の変化量ｙ（ΔＶ）の近似曲線を，式（１）で表したときに，ｂの値が１／√３未満であり，且つ前記第１のゲート電極及び前記第２のゲート電極に負荷を与える時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満であ」ると特定されているのに対して，引用発明２においては，ゲート絶縁層との界面特性を良好にするとともに，酸化物半導体の不純物，特に水素や水などを排除することで，ゲートバイアス・熱ストレス試験（ＢＴ試験：例えば，８５℃，２×１０６Ｖ／ｃｍ，１２時間など）に対してしきい値電圧（Ｖｔｈ）が変動しない，安定なトランジスタを得ることが可能とされているものの，「基板温度を６０℃とし，暗室下において前記第１のゲート電極及び前記第２のゲート電極に＋３０Ｖを印加し，時間ｘ（時間）に対するしきい値電圧（Ｖ）の変化量ｙ（ΔＶ）の近似曲線を，式（１）で表したときに」どのようなプラスＢＴ試験の結果となるのが不明な点。
（ウ）相違点６
　本願発明においては，「前記酸化物半導体膜は，電子線のプローブ径を１ｎｍに収束させたナノビーム電子線回折における回折パターンにおいて，円周状に配置された複数のスポットが観察される第１の領域を有し，前記第１の領域は，ナノ結晶を有する」のに対して，引用発明２においては，非晶質の酸化物半導体（例えば，酸化物半導体層の表面）に微結晶（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる場合もあり「酸化物半導体膜は」「ナノ結晶を有する」ものではあるが，「電子線のプローブ径を１ｎｍに収束させたナノビーム電子線回折における回折パターンにおいて，円周状に配置された複数のスポットが観察される」のか否かが不明な点。
（２）判断
　上記オの相違点について，判断する。
　ア　相違点４について
　事案に鑑み，上記オ（ア）の相違点４について検討を行う。
（ア）引用発明２は，第１のゲート電極と第２のゲート電極を有し，第２のゲート電極は，チャネル形成領域を構成する酸化物半導体層を間にして第１のゲート電極と反対側に設けられているものの，チャネル幅方向およびチャネル長方向において，第１，２のゲート電極および酸化物半導体層の側面の位置関係がどのようになっているのか特定されておらず，本願発明の「前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し，前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置」するという技術的構成に相当する構成は，引用文献２には記載されていない。
（イ）してみれば，トランジスタのチャネル幅方向およびチャネル長方向において，第１，２のゲート電極の側面がそれぞれ，酸化物半導体膜の側面よりも外側方向に位置付けるという技術的事項は，引用文献２には記載されておらず，また，そのようにするための動機付けも認められない。
（ウ）さらに，上記「前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し，前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置」するという技術的構成については，引用文献１，３，４，Ａの記載（上記第５の１，３ないし５）を検討しても，記載も示唆もされておらず，上記技術的的構成が周知な設計変更とも認められない。
（エ）そして，本願発明は，上記相違点４に係る構成を有し，「前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し，前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置」することで，「基板温度を６０℃とし，暗室下において前記第１のゲート電極及び前記第２のゲート電極に＋３０Ｖを印加し，時間ｘ（時間）に対するしきい値電圧（Ｖ）の変化量ｙ（ΔＶ）の近似曲線を，式（１）で表したときに，ｂの値が１／√３未満であり，且つ前記第１のゲート電極及び前記第２のゲート電極に負荷を与える時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満であ」ることを実現するものであり，「本発明の一態様の試料７は，対数で表したストレス時間に対する，対数で表したしきい値電圧の変動量の累乗近似線と，しきい値電圧の変動量が０Ｖの直線とがなす角度が３０°以下であり，ストレス時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満である。このような関係を用いた半導体装置は，しきい値電圧の変動量が小さい。本発明の一態様の試料７は，酸化物半導体膜のチャネル形成領域の側面を上下のゲート電極によって覆うことで，トランジスタ特性の変動量を低減できることが分かった。」（本願明細書，段落【０５０３】）という格別な効果を奏する。
（オ）そうすると，引用発明２において，本願発明のように「前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し，前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置」すると特定し，相違点４の構成とすることは，当業者が容易になし得たこととはいえない。
　イ　したがって，本願発明は，他の相違点について検討をするまでもなく，引用発明２および引用文献１，３，４，Ａに記載された技術的事項に基づいて，当業者が容易に発明できたものであるとはいえない。
３　引用文献Ａを主引例とした場合の検討
（１）対比
　本願発明（上記第４）と，引用発明Ａ（上記第５の５（２））とを対比すると，以下のとおりとなる。
　ア　引用発明Ａの「基板１００」，「ゲート電極１０４」，「ＣＡＡＣを含む酸化物膜からなる半導体膜１０６」，「ゲート絶縁膜１１２」，「一対の電極１１６」，「層間絶縁膜１１８」，「トランジスタ」はそれぞれ，本願発明の「絶縁表面」，「第１のゲート電極」，「酸化物半導体膜」，「第１のゲート絶縁膜」，「一対の電極」，「第２のゲート絶縁膜」，「トランジスタ」に相当する。
　イ　引用発明Ａの「半導体装置」は，下記オの相違点を除き，本願発明の「半導体装置」に相当する。
　ウ　したがって，本願発明と，引用発明Ａとは，下記エの点で一致し，下記オの点で相違する。
　エ　一致点
「　絶縁表面上の第１のゲート電極と，
　前記第１のゲート電極と重なる酸化物半導体膜と，
　前記第１のゲート電極及び前記酸化物半導体膜の間の第１のゲート絶縁膜と，
　前記酸化物半導体膜に接する一対の電極と，
　前記第１のゲート絶縁膜と異なる面で前記酸化物半導体膜と接する第２のゲート絶縁膜と，
　を有するトランジスタを有する，
ことを特徴とする半導体装置。」
　オ　相違点
（ア）相違点７
　本願発明においては，「トランジスタ」は「前記第２のゲート絶縁膜を介して，前記酸化物半導体膜と重なる第２のゲート電極」を有し，「前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し，前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し」ているのに対して，引用発明Ａにおいては，デュアルゲート型のトランジスタではなく，層間絶縁膜１１８上にゲート電極を有してはいない点。
（イ）相違点８
　本願発明においては，「基板温度を６０℃とし，暗室下において前記第１のゲート電極及び前記第２のゲート電極に＋３０Ｖを印加し，時間ｘ（時間）に対するしきい値電圧（Ｖ）の変化量ｙ（ΔＶ）の近似曲線を，式（１）で表したときに，ｂの値が１／√３未満であり，且つ前記第１のゲート電極及び前記第２のゲート電極に負荷を与える時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満であ」ると特定されているのに対して，引用発明Ａにおいては，第１のゲート電極及び前記第２のゲート電極を有するデュアルゲート型トランジスタではないので，上記のような場合にどの程度のしきい値電圧の変動量であるのかが不明な点。
（ウ）相違点９
　本願発明においては，「前記酸化物半導体膜は，電子線のプローブ径を１ｎｍに収束させたナノビーム電子線回折における回折パターンにおいて，円周状に配置された複数のスポットが観察される第１の領域を有し，前記第１の領域は，ナノ結晶を有する」のに対して，引用発明Ａにおいては，ＣＡＡＣを含む酸化物膜からなる半導体膜ではあるが，「電子線のプローブ径を１ｎｍに収束させたナノビーム電子線回折における回折パターンにおいて，円周状に配置された複数のスポットが観察される」のか否かが不明な点。
（２）判断
　上記オの相違点について，判断する。
　ア　相違点７について
　事案に鑑み，上記オ（ア）の相違点７について検討を行う。
（ア）引用発明Ａは，第２のゲート電極を有さず，チャネル幅方向およびチャネル長方向において，第１，２のゲート電極および酸化物半導体層の側面の位置関係がどのようになっているのかをそもそも観念できず，本願発明の「前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し，前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置」するという技術的構成に相当する構成は，引用文献Ａには記載されていない。
（イ）してみれば，トランジスタのチャネル幅方向およびチャネル長方向において，第１，２のゲート電極の側面がそれぞれ，酸化物半導体膜の側面よりも外側方向に位置付けるという技術的事項は引用文献Ａには記載されておらず，また，そのようにするための動機付けも認められない。
（ウ）さらに，上記「前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し，前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置」するという技術的構成については，引用文献１ないし４の記載（上記第５の１ないし４）を検討しても，記載も示唆もされておらず，上記技術的的構成が周知な設計変更とも認められない。
（エ）そして，本願発明は，上記相違点７に係る構成を有し，「前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し，前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置」することで，「基板温度を６０℃とし，暗室下において前記第１のゲート電極及び前記第２のゲート電極に＋３０Ｖを印加し，時間ｘ（時間）に対するしきい値電圧（Ｖ）の変化量ｙ（ΔＶ）の近似曲線を，式（１）で表したときに，ｂの値が１／√３未満であり，且つ前記第１のゲート電極及び前記第２のゲート電極に負荷を与える時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満であ」ることを実現するものであり，「本発明の一態様の試料７は，対数で表したストレス時間に対する，対数で表したしきい値電圧の変動量の累乗近似線と，しきい値電圧の変動量が０Ｖの直線とがなす角度が３０°以下であり，ストレス時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満である。このような関係を用いた半導体装置は，しきい値電圧の変動量が小さい。本発明の一態様の試料７は，酸化物半導体膜のチャネル形成領域の側面を上下のゲート電極によって覆うことで，トランジスタ特性の変動量を低減できることが分かった。」（本願明細書，段落【０５０３】）という格別な効果を奏する。
（オ）そうすると，引用発明Ａにおいて，本願発明のように「前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し，前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置」すると特定し，相違点７の構成とすることは，当業者が容易になし得たこととはいえない。
　イ　したがって，本願発明は，他の相違点について検討をするまでもなく，引用発明Ａおよび引用文献１ないし４に記載された技術的事項に基づいて，当業者が容易に発明できたものであるとはいえない。
第７　当審拒絶理由について
１　特許法第３６条第６項第１号（サポート要件）について
　当審では，当審拒絶理由においてこの出願は，請求項１に係る特許請求の範囲の記載が，特許法第３６条第６項第１号に規定する要件を満たしていない旨の拒絶の理由を通知しているが，本件補正により，「前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し，
前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置
２　特許法第３６条第４項第１号（実施可能要件）について
　この出願は，発明の詳細な説明の記載が，特許法第３６条第４項第１号に規定する要件を満たしていない旨の拒絶の理由を通知しているが，本件補正により，「前記トランジスタのチャネル幅方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置し，
前記トランジスタのチャネル長方向において，前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ，前記酸化物半導体膜の側面より外側に位置
３　特許法第２９条第１項第３号（新規性）について
　本願請求項１に係る発明は，上記引用文献１に記載された発明であるから，特許を受けることができない旨の拒絶の理由を通知しているが，上記第６にて検討したとおり，本願請求項１に係る発明は引用文献１に記載された発明であったとは認められない。
４　特許法第２９条第２項（進歩性）について
　本願請求項１に係る発明は，上記引用文献１に記載された発明に基づいて，または，引用文献１ないし３に基づいて，または，引用文献２，１，４に記載された発明に基づいて，当業者が容易に発明をすることができたものである旨の拒絶の理由を通知しているが，上記第６にて検討したとおり，本願請求項１に係る発明は当業者が容易に発明をすることができたものであったとは認められない。
第８　原査定についての判断
　原査定は，本願請求項１に係る発明は，上記引用文献ＡないしＣに記載された発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができないというものである。
　しかしながら，本件補正後の請求項１は，上記第６にて検討したように，引用文献Ａに記載された発明および引用文献Ｂ（引用文献１），引用文献Ｃ（引用文献４）に記載された技術的事項に基づいて，当業者が容易に発明できたものであるとはいえないものであるので，本願発明は，上記引用文献ＡないしＣに記載された発明に基づいて，当業者が容易に発明をすることができたものであったとは認められない。
　したがって，原査定を維持することはできない。
第９　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。