【事件の表示】
　特願２０１６−２３２１７９「半導体装置の作製方法」拒絶査定不服審判事件〔平成２９年　３月　９日出願公開、特開２０１７−　５０５６７，請求項の数（２）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２３年４月２１日（優先権主張　平成２２年４月２３日。以下「本願優先日」という。）に出願した特願２０１１−　９４８９５号の一部を，平成２８年１月８日に新たに特許出願した特願２０１６−　　２４７７号の一部を，さらに，平成２８年１１月３０日に新たな特許出願としたものであって，その手続の経緯は，概略，以下のとおりである。
平成２９年１０月１６日：拒絶理由通知（起案日）
平成２９年１２月　１日：意見書
平成２９年１２月　１日：手続補正書
平成３０年　２月　１日：拒絶査定（起案日）（以下「原査定」という。）
平成３０年　５月　２日：審判請求
平成３０年　５月　２日：手続補正書（以下，この手続補正書による手続補正を「本件補正」という。）
第２　原査定の概要
　原査定の概要は次のとおりである。
１．本願請求項１に係る発明は，本願優先日前に頒布された以下の引用文献１に記載された発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。
２．本願請求項１，２に係る発明は，本願優先日前に頒布された以下の引用文献１−３，又は，引用文献４，５に基づいて，本願優先日前にその発明の属する技術の分野における通常の知識を有する者（以下「当業者」という。）が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
１．特開２００８−１６６７１６号公報
２．特開２０１０−５６５４６号公報
３．特開２０１０−１６３４８号公報
４．特開２００９−２５３２０４号公報
５．米国特許出願公開第２００８／０２９９７０２号明細書
第３　審判請求時の補正について
　審判請求時の補正は，特許法第１７条の２第３項から第６項までの要件に違反しているものとはいえない。
　請求項１，２の「第２の絶縁膜」という構成を，「酸素ドープ処理によって酸素を添加された膜である」と特定する本件補正は，補正前の請求項１に記載された発明を特定するために必要な事項を限定する補正であって，補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものであるから，特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当し，特許法第１７条の２第５項に規定する要件を満たしている。また，本件補正により追加された構成は，本願の願書に最初に添付された明細書（以下「当初明細書」という。また，本願の願書に最初に添付された明細書，特許請求の範囲又は図面をまとめて「当初明細書等」という。）の段落【００６１】等に記載されており，本件補正は，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入しないものである。
　さらに，請求項２の「前記ドレイン電極上に」という記載を，「前記ドレイン電極層上に」とする補正は，特許法第１７条の２第５項第３号に掲げる誤記の訂正に該当するから，特許法第１７条の２第５項に規定する要件を満たしている。
　さらに，請求項３を削除する補正は，特許法第１７条の２第５項第１号に掲げる請求項の削除を目的とするものに該当するから，特許法第１７条の２第５項に規定する要件を満たしている。
　そして，「第４　本願発明」から「第６　対比・判断」までに示すように，補正後の請求項１，２に係る発明は，独立特許要件を満たすものである。
第４　本願発明
　本願請求項１，２に係る発明（以下それぞれ「本願発明１」，「本願発明２」という。）は，平成３０年５月２日付けの手続補正で補正された特許請求の範囲の請求項１，２に記載された事項により特定される発明であり，以下のとおりの発明である。
「【請求項１】
　ゲート電極層を形成する第１の工程と，
　前記第１の工程の後，前記ゲート電極層上に，第１の絶縁膜を形成する第２の工程と，
　前記第２の工程の後，前記第１の絶縁膜上に，前記ゲート電極層と重なる領域を有する酸化物半導体膜を形成する第３の工程と，
　前記第３の工程の後，前記酸化物半導体膜上に，ソース電極層及びドレイン電極層を形成する第４の工程と，
　前記第４の工程の後，前記ソース電極層上及び前記ドレイン電極層上に，前記酸化物半導体膜と接する領域を有し，且つ化学量論比の１倍より大きく２倍未満の酸素を含む第２の絶縁膜を形成する第５の工程と，
　前記第５の工程の後，前記第２の絶縁膜から前記酸化物半導体膜へ酸素を供給することを目的とした熱処理を行う第６の工程と，を有し，
　前記第２の絶縁膜は，酸素ドープ処理によって酸素を添加された膜であることを特徴とする半導体装置の作製方法。
【請求項２】
　ゲート電極層を形成する第１の工程と，
　前記第１の工程の後，前記ゲート電極層上に，第１の絶縁膜を形成する第２の工程と，
　前記第２の工程の後，前記第１の絶縁膜上に，金属酸化物膜を形成する第３の工程と，
　前記第３の工程の後，前記金属酸化物膜上に，前記ゲート電極層と重なる領域を有する酸化物半導体膜を形成する第４の工程と，
　前記第４の工程の後，前記酸化物半導体膜上に，ソース電極層及びドレイン電極層を形成する第５の工程と，
　前記第５の工程の後，前記ソース電極層上及び前記ドレイン電極層上に，前記酸化物半導体膜と接する領域を有し，且つ化学量論比の１倍より大きく２倍未満の酸素を含む第２の絶縁膜を形成する第６の工程と，
　前記第６の工程の後，前記第２の絶縁膜中から前記酸化物半導体膜へ酸素を供給することを目的とした熱処理を行う第７の工程と，を有し，
　前記第２の絶縁膜は，酸素ドープ処理によって酸素を添加された膜であることを特徴とする半導体装置の作製方法。」
第５　引用文献，引用発明等
１．引用文献１について
　原査定の拒絶の理由に引用された引用文献１には，図面とともに次の事項が記載されている（下線は当審で付与した。以下同じ。）。
「【技術分野】
【０００１】
　本発明は，ボトムゲート型薄膜トランジスタ，ボトムゲート型薄膜トランジスタの製造方法及び表示装置に関し，特に，エッチングストッパとしての絶縁膜が設けられるボトムゲート型薄膜トランジスタ，ボトムゲート型薄膜トランジスタの製造方法及び表示装置に関する。」
「【発明が解決しようとする課題】
＜途中省略＞
【００１５】
　しかし，ＺｎＯを主成分とした酸化物半導体は，酸素欠陥が入りやすくキャリア電子が多数発生し易いため，ソース電極及びドレイン電極のエッチング工程において酸化物半導体層にダメージを与えてしまうことがある。
【００１６】
　また，このエッチングによる半導体層へのダメージを低減するために保護層を設けエッチングストッパ層とすることが考えられるが，保護膜形成時においても酸化物半導体層にダメージを与えてしまいオフ電流が大きくなってしまう。
【００１７】
　このため，オン・オフ比の良好なＴＦＴ特性を安定して実現することが難しいという課題がある。
【００１８】
　そこで，本発明は，酸化物半導体を用いたボトムゲート型薄膜トランジスタにおいて，ソース電極及びドレイン電極をエッチング工程により形成可能とし量産性に優れたプロセスを可能にすることを目的とする。
【００１９】
　また，オフ電流を最小化した良好なトランジスタ特性を有する薄膜トランジスタを提供することも目的とする。」
「【発明の効果】
【００２２】
　本発明によれば，ソース電極及びドレイン電極をエッチング工程により形成可能とし量産性に優れ，オフ電流を最小化したトランジスタ特性を有する薄膜トランジスタの提供が可能となる。」
「【発明を実施するための最良の形態】
【００２３】
　以下，添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
【００２４】
　本実施形態の薄膜トランジスタ（ＴＦＴ）においては，ゲート絶縁膜材料としてアモルファスＳｉＯｘを用いる。また，スパッタ法によりアモルファス酸化物絶縁体のＡｌ２Ｏ３チャネルやａ−ＳｉＯｘＮｙを形成することも可能である。
【００２５】
　薄膜トランジスタのチャネル層としては，ＺｎＯやＩｎと，Ｚｎと，Ｏとを含む酸化物半導体を用いることが好ましい。
【００２６】
　そして，チャネル層は，Ｉｎと，Ｚｎと，Ｏと，それ以外にさらにＧａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Ｓｉ，Ｇｅのうち少なくとも１種とを含む。そして，その伝導率が１０-３Ｓ／ｃｍ以上１０-７Ｓ／ｃｍ以下であるアモルファス酸化物を用いることが好ましい。
【００２７】
　図１は，薄膜トランジスタの一例として，保護膜がエッチングストッパとして機能するボトムゲート構造の構成を示す断面図である。
【００２８】
　基板１上にゲート電極２を設け，さらに第１の絶縁膜３，そして，その上にチャネル層としての酸化物半導体層４，第２の絶縁膜５，ソース電極６，ドレイン電極７を設けることにより構成される。
【００２９】
　酸化物半導体層４としてＩｎと，Ｚｎと，Ｏとを含むアモルファス酸化物を用いる場合，室温で作製することができるため，絶縁膜もスパッタ法を用いればすべての成膜工程を室温で形成できる。また，基板としてプラスチック基板やプラスチックフィルムなどを用いることもできる。
【００３０】
　酸化物半導体層４をパターニングし，チャネル領域を形成した後，第２の絶縁膜５であるアモルファス酸化物絶縁層を酸化性ガスが含まれる雰囲気で形成する。
【００３１】
　保護層である第２の絶縁膜５を酸化物半導体が低抵抗にならないように形成することにより，ＺｎＯを主成分とした酸化物半導体の酸素欠陥生成を抑制し，キャリア電子が多数発生しオフ電流が大きくなってしまうことを防げる。
【００３２】
　第２の絶縁膜５をＣＦ４ガスによりドライエッチングを行いパターニングした後，ソース電極６及びドレイン電極７としてＩＴＯ又はＩＺＯなどの透明導電性酸化膜を形成する。
【００３３】
　エッチングストップ層として機能する第２の絶縁膜がチャネル領域を保護しているため，ソース電極及びドレイン電極をドライエッチングはもちろんウェットエッチングによるパターニングで形成することも可能となる。
【００３４】
　第２の絶縁膜は，理想的にはチャネル領域の全体を覆うことが，上記ソース電極及びドレイン電極のエッチング時にチャネル領域を保護する観点からは好ましい。
【００３５】
　しかし，エッチング条件やエッチング時間等によって，チャネル層へのダメージが実質的に特性を大きく低下させない場合には，第２の絶縁膜を必ずしもチャネル領域の全体を覆うように設けなくても良い。この場合には第２の絶縁膜をチャネル領域の一部を覆うように設けても良い。
【００３６】
　また，ソース電極及びドレイン電極としてＮｉ，Ｃｒ，Ｒｈ，Ｍｏ，Ｎｄ，Ｔｉ，Ｗ，Ｔａ，Ｐｂ，Ａｌなどの金属や，これらを含む合金又はシリサイドも用いることができる。
＜途中省略＞
【００４９】
　これは酸化物半導体が，水素に対して非常に敏感であり，酸化物半導体の第２の絶縁膜に接する部分が非常に低抵抗化したものと考えられる。
【００５０】
　以下に本発明の主たる部分である酸化性ガスが含まれる雰囲気で形成する第２の絶縁膜について詳細に説明する。
【００５１】
　（第２の絶縁膜について）
　
具体的には，スパッタ法を用い，ターゲットとしてＳｉＯ
２
を用い，スパッタガスとしてのＯ
２
ガスとＡｒガスとの混合ガス（以下Ｏ
２
／Ａｒ混合ガスという）を用いアモルファス酸化物絶縁層を形成することで実現できる
【００５２】
　
Ｏ
２
／Ａｒ混合比は［Ｏ
２
ガス流量（ＳＣＣＭ）］／（［Ｏ
２
ガス流量（ＳＣＣＭ）］+［Ａｒガス流量（ＳＣＣＭ）］）単位：ｖｏｌ％で示される。その効果は，Ｏ
２
／Ａｒ混合比１０ｖｏｌ％以上で認められ，さらに好ましくは５０ｖｏｌ％であった
【００５３】
　
Ｏ
２
／Ａｒ混合比は５０ｖｏｌ％では第２の絶縁膜５を形成しない場合に良好なオフ電流特性の得られるほぼすべての酸化物半導体条件において良好なオフ電流特性が得られた
【００５４】
　
第２の絶縁膜であるアモルファスＳｉＯ
ｘ
の酸素含有量の測定法として，昇温脱離分析法（ＴＤＳ）が挙げられる
【００５５】
　試料にもよるが，基板表面に接触させた熱電対の温度で，数１０℃から４００℃程度にかけて，薄膜中に存在する酸素の脱離ピークが観測される。
【００５６】
　
本発明において，昇温脱離分析により第２の絶縁膜であるアモルファスＳｉＯ
ｘ
から脱離する酸素（脱離ガス）は，ほぼ４００℃で脱離し終わっていた
【００５７】
　
定量に用いた測定温度範囲は，基板表面に接触させた熱電対の温度で５０℃から８００℃とした
【００５８】
　脱離したガス種が酸素であることは，Ｏ２＋に相当する質量数（ｍ／ｚ）３２のイオン強度から同定した。
【００５９】
　図４は，昇温脱離法により測定された酸素脱離スペクトルの一例を示すグラフである。
【００６０】
　こうして得られた第２の絶縁膜であるアモルファスＳｉＯｘから脱離する酸素量は，形成雰囲気中の酸素濃度と比例関係にあった。
【００６１】
　図５は，昇温脱離法により測定されたアモルファスＳｉＯｘからの酸素脱離量と形成雰囲気であるＡｒに含まれるＯ２ガス濃度の関係を示すグラフである。
【００６２】
　透明酸化物半導体を用いたＴＦＴの第２の絶縁膜に関する研究開発を精力的に進めた結果，アモルファスＳｉＯｘのスパッタガス（スパッタ成膜ガスともいう）としてＯ２ガスとＡｒガスとの混合ガス（以後Ｏ２／Ａｒ混合ガスという）を用いることを見出した。
【００６３】
　さらには，その混合比（混合ガス比ともいう）が１０ｖｏｌ％以上において酸化物半導体の酸素欠陥生成を抑制し，キャリア電子が多数発生しオフ電流が大きくなってしまうことを防げることを見出した。
【００６４】
　この酸素欠陥生成の抑制効果をもつアモルファスＳｉＯｘは，昇温脱離法により，３.８×１０１９個／ｃｍ３以上の酸素を膜中に含有していることが分かった。
【００６５】
　
また，よりプロセスマージンが広く安定した特性の得られる形成条件は，スパッタガス中のＡｒガスとＯ
２
ガスの合算に対するＯ
２
ガスの体積比（Ｏ
２
／Ａｒ混合比）が５０ｖｏｌ％のスパッタガスを用いた場合である。そして，例えばこの条件で酸化物半導体を形成すると，１.２×１０
２０
個／ｃｍ
３
程度の酸素を膜中に含有していた。この酸素を膜中に含有するアモルファスＳｉＯ
ｘ
は，その成膜プロセスによる意図しない加熱又はその後のプロセスによる加熱により酸素を放出し，酸化物半導体の界面部分を酸化することにより低抵抗化を抑制すると考えられる。成膜プロセスによる意図しない加熱とは，具体的には，成膜時の投入電力による昇温などが考えられる
「【０１２６】
　次に本発明の実施例について図面を用いて説明する。
【０１２７】
　［実施例１］
　
本実施例では，図１１に示す逆スタガー（ボトムゲート）型ＭＩＳＦＥＴ素子を作製した
【０１２８】
　先ずガラス基板にフォトリソグラフィー法とリフトオフ法を用い
Ｔｉ５ｎｍ／Ａｕ４０ｎｍ／Ｔｉ５ｎｍのゲート端子を形成した
【０１２９】
　
さらにその上に，ＲＦスパッタ法によりａ−ＳｉＯ
ｘ
による絶縁層を２００ｎｍ形成した
【０１３０】
　
そして，その上に，室温においてＲＦスパッタ法で半導体層として用いるアモルファス酸化物半導体膜を２０ｎｍ形成した
【０１３１】
　チャネル領域の形成にはフォトリソグラフィー法と塩酸によるウェットエッチングを用いた。
【０１３２】
　
その後，Ｔｉ５ｎｍ／Ａｕ４０ｎｍ／Ｔｉ５ｎｍを電子ビーム蒸着法により成膜し，フォトリソグラフィー法とリフトオフ法によりソース，ドレイン端子を形成した
【０１３３】
　
さらに第２の絶縁膜としてＲＦスパッタ法によりａ−ＳｉＯ
ｘ
による絶縁層を１００ｎｍ形成した
【０１３４】
　
その際，ターゲットとしてＳｉＯ
２
を用い，スパッタガスとしてＯ
２
ガス５ＳＣＣＭ，Ａｒガス５ＳＣＣＭのＯ
２
／Ａｒ混合比５０ｖｏｌ％の酸化性雰囲気を用いる。また，ＲＦ高周波電力は４００Ｗ，成膜圧力は０.１Ｐａ，成膜速度は２.９ｎｍ／分である。基板温度は室温であり意図的な加熱は行なわない
【０１３５】
　
こうして，図１１に示す逆スタガー（ボトムゲート）型ＭＩＳＦＥＴ素子９個を完成した
【０１３６】
　このＭＩＳＦＥＴ素子のＩ−Ｖ特性評価の結果，９個のＴＦＴは平均電界効果移動度５．０ｃｍ２／Ｖｓ，平均オン・オフ比１０６超であった。図１２にその伝達特性を示す。
【０１３７】
　
本発明の第２の絶縁膜を用いれば酸化物半導体ボトムゲート型薄膜トランジスタはオフ電流を最小化し，良好なトランジスタ特性を有する薄膜トランジスタを安定して作製することができる
　したがって，上記引用文献１には次の発明（以下「引用発明１」という。）が記載されていると認められる。
「ゲート電極として用いるゲート端子を形成し，
さらにその上に，第１の絶縁膜として用いるａ−ＳｉＯｘによる絶縁層を形成し，
そして，その上に，酸化物半導体層として用いるアモルファス酸化物半導体膜を形成し，
その後，ソース，ドレイン電極として用いるソース，ドレイン端子を形成し，
さらに第２の絶縁膜としてａ−ＳｉＯｘによる絶縁層を形成し，その際，ターゲットとしてＳｉＯ２を用い，スパッタガスとしてＯ２ガス５ＳＣＣＭ，Ａｒガス５ＳＣＣＭのＯ２／Ａｒ混合比５０ｖｏｌ％の酸化性雰囲気を用い，
ここで，スパッタガス中のＡｒガスとＯ２ガスの合算に対するＯ２ガスの体積比（Ｏ２／Ａｒ混合比）が５０ｖｏｌ％のスパッタガスを用いた場合，この条件で酸化物半導体を形成すると，昇温脱離分析法による測定値として１.２×１０２０個／ｃｍ３程度の酸素を膜中に含有し，この酸素を膜中に含有するアモルファスＳｉＯｘは，その成膜プロセスによる意図しない加熱又はその後のプロセスによる加熱により酸素を放出し，酸化物半導体の界面部分を酸化することにより低抵抗化を抑制する，
酸化物半導体ボトムゲート型薄膜トランジスタの製造方法。」
２．引用文献２について
　また，原査定の拒絶の理由に引用された上記引用文献２の段落【００４６】，【００４７】，【００６５】及び図１の記載からみて，当該引用文献２には，ゲート絶縁膜を第１の絶縁膜とその上の第２の絶縁膜とで構成し，第２の絶縁膜として酸化イットリウム膜などを用いることができるという技術的事項が記載されていると認められる。
３．引用文献３について
　また，原査定の拒絶の理由に引用された上記引用文献３の段落【００２２】，【００２３】の記載からみて，当該引用文献３には，ゲート電極の上にゲート絶縁層，界面安定化層，酸化物半導体からなる活性層を順次形成し，ここで界面安定化層としてＧａＯｘ等の酸化物を選択できるという技術的事項が記載されていると認められる。
４．引用文献４について
　また，原査定の拒絶の理由に引用された引用文献４には，図面とともに次の事項が記載されている。
「【技術分野】
【０００１】
　
本発明は，酸化物半導体膜をチャンネル層に用いた電界効果型トランジスタ，その製造方法及びそれを使用した液晶ディスプレイ又は有機エレクトロルミネッセンスディスプレイに関する
【背景技術】
【０００２】
　薄膜トランジスタ（ＴＦＴ）等の電界効果型トランジスタは，半導体メモリ集積回路の単位電子素子，高周波信号増幅素子，液晶駆動用素子等として広く用いられており，現在，最も多く実用されている電子デバイスである。
　なかでも，近年における表示装置のめざましい発展に伴い，液晶表示装置（ＬＣＤ），エレクトロルミネッセンス表示装置（ＥＬ），フィールドエミッションディスプレイ（ＦＥＤ）等の各種の表示装置において，表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として，ＴＦＴが多用されている。
【０００３】
　電界効果型トランジスタの主要部材である半導体層（チャネル層）の材料としては，シリコン半導体化合物が最も広く用いられている。一般に，高速動作が必要な高周波増幅素子や集積回路用素子等には，シリコン単結晶が用いられている。一方，液晶駆動用素子等には，大面積化の要求から非晶性シリコン半導体（アモルファスシリコン）が用いられている。
＜途中省略＞
【０００８】
　このような状況下，近年にあっては，シリコン系半導体薄膜よりも安定性が優れるものとして，酸化物を用いた酸化物半導体薄膜が注目されている。
　例えば，特許文献１には半導体層として酸化亜鉛を使用したＴＦＴが記載されている。
　しかしながら，この半導体層では電界効果移動度が１ｃｍ２／Ｖ・ｓｅｃ程度と低く，ｏｎ−ｏｆｆ比も小さかった。その上，漏れ電流が発生しやすいため，工業的には実用化が困難であった。また，酸化亜鉛を用いた結晶質を含む酸化物半導体については，多数の検討がなされているが，工業的に一般に行われているスパッタリング法で成膜した場合には，次のような問題があった。
【０００９】
　即ち，移動度が低い，ｏｎ−ｏｆｆ比が低い，漏れ電流が大きい，ピンチオフが不明瞭，ノーマリーオンになりやすい等，ＴＦＴの性能が低くなるおそれがあった。また，耐薬品性が劣るため，ウェットエッチングが難しい等製造プロセスや使用環境の制限があった。さらに，性能を上げるためには高い圧力で成膜する必要があり成膜速度が遅かったり，７００℃以上の高温処理が必要である等工業化に問題もあった。また，ボトムゲート構成での電解移動度等のＴＦＴ性能が低く，性能を上げるにはトップゲート構成で膜厚を５０ｎｍ以上にする必要がある等ＴＦＴ素子構成上の制限もあった。」
「【発明が解決しようとする課題】
【００１２】
　本発明は，上記の事情に鑑みなされたものであり，移動度が高い電界効果型トランジスタの提供を目的とする。」
「【発明の効果】
【００１４】
　本発明によれば，移動度の非常に高い電界効果型トランジスタを，再現よく得ることができる。」
「【発明を実施するための最良の形態】
【００１５】
　
本発明の電界効果型トランジスタは，基板上に，少なくとも半導体層と，半導体層の保護層と，ソース電極と，ドレイン電極と，ゲート絶縁膜と，ゲート電極とを有する
　
図１は，本発明の一実施形態の電界効果型トランジスタの概略断面図である
　
電界効果型トランジスタ１では，熱酸化膜１１を有するシリコン基板１０上に，ゲート電極１２がストライプ状に形成されている。このゲート電極１２を覆うようにゲート絶縁膜１３を有し，このゲート絶縁膜１３上であって，かつ，ゲート電極１２上に半導体層１４（活性層）が形成されている
　
半導体層１４の一端１４ａに，ゲート電極１２と直交する方向にソース電極１５が接続されている。また，半導体層１４の一端１４ａに対向する他端１４ｂにドレイン電極１６が接続されている
　
半導体層１４，ソース電極１５及びドレイン電極１６を覆うように保護層１７が形成されている
【００１６】
　図２は，ゲート電極１２，半導体層１４，ソース電極１５及びドレイン電極１６の位置関係を示す概略上面図である。位置関係の可視化のため一部の部材を省略してある。
【００１７】
　本発明の電界効果型トランジスタでは，半導体層の厚さは１ｎｍ以上１５ｎｍ以下である。半導体層の厚さが１ｎｍ未満の場合，膜厚の制御が困難となり，大面積にわたって移動度が均一な半導体層を得ることが困難になる。半導体層の厚さが１５ｎｍを越えると，半導体層の３次元散乱の影響を受けやすくなり，移動度低下等の性能劣化を招く。半導体層の好ましい厚さは２ｎｍ以上１３ｎｍ以下，さらに好ましくは５ｎｍ以上１２ｎｍ以下である。
　尚，半導体層の厚さはＳｌｏａｎ社のＤＥＫＴＡＫ等で測定できる。尚，厚さが１０ｎｍ以下の場合は，測定可能な厚さ（例えば，１００ｎｍ）に成膜するのに要した時間を測定し，この時間を基準として，成膜時間から厚さを換算することで求めた値である。
【００１８】
　また，ソース電極とドレイン電極の間（チャネル長：図２のＬ）は０．５μｍ以上５０μｍ以下である。チャネル長が０．５μｍ未満の場合，トンネル効果によって常に電流が流れ続ける状態となり，オフ電流が大きくなる。チャネル長が５０μｍを超えると，粒界散乱による移動度の低下を招きやすくなる。チャネル長は１μｍ以上３０μｍ以下が好ましく，２μｍ以上２０μｍ以下が最も好ましい。
【００１９】
　
さらに，本発明においては半導体層が，少なくともＩｎ元素及びＺｎ元素，又はＩｎ元素，Ｚｎ元素及び元素Ｘを含有し，Ｉｎ元素及びＺｎ元素の含有率（原子比）が下記の（１）及び（２）を満たす
　　　　
Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．２００〜０．６００    （１）
　　　　
Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．２００〜０．８００    （２）
【００２０】
 　上記（１）において，Ｉｎの含有率が０．２００より小さいと，薬液耐性に乏しい酸化亜鉛の比率が増加するため，エッチングが困難となり，トランジスタの性能が低下する。一方，０．６００より大きいと，電子密度が多すぎるため，ＯＦＦ電流の上昇，Ｏｎ／Ｏｆｆ比の低下を招く。Ｉｎの含有率は，より好ましくは０．２５０〜０．５５０であり，特に好ましくは０．３００〜０．４５０である。
【００２１】
 　元素Ｘとしては，Ａｌ，Ｇａ，Ｃｕ，Ｂ，Ｃａ，Ｍｇ，Ｓｉ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｓｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｓｎ，Ｓｂ，Ｂａ，Ｈｆ，Ｔａ及び希土類元素等が挙げられる。好ましくは，Ａｌ，Ｇａ，Ｃｕである。
　半導体層における元素Ｘの含有率[Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）：原子比]は，０．０１０〜０．６００が好ましい。
＜途中省略＞
【００２６】
　以下，本発明の電界効果型トランジスタを構成部材について説明する。
１．基板
　特に制限はなく，本技術分野で公知のものを使用できる。例えば，ケイ酸アルカリ系ガラス，無アルカリガラス，石英ガラス等のガラス基板，シリコン基板，アクリル，ポリカーボネート，ポリエチレンナフタレート（ＰＥＮ）等の樹脂基板，ポリエチレンテレフタレート（ＰＥＴ），ポリアミド等の高分子フィルム基材等が使用できる。
＜途中省略＞
【００２７】
２．半導体層
　
上述したとおり，本発明においては半導体層が，少なくともＩｎ元素及びＺｎ元素，又はＩｎ元素，Ｚｎ元素及び元素Ｘを含有し，Ｉｎ元素及びＺｎ元素の含有率が上記（１）及び（２）を満たす
＜途中省略＞
【００３１】
３．半導体層の保護層
　
半導体の保護層を形成する材料には特に制限はないが，非晶質酸化物又は非晶質窒化物からなることが好ましい
　例えば，ＳｉＯ２，ＳｉＮｘ（ｘ＝０．１〜１０），Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等を用いることができる。これらのなかでも，ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３を用いるのが好ましく，より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３であり，
特に好ましくはＳｉＯ
２
，Ｙ
２
Ｏ
３
，Ｈｆ
２
Ｏ
３
，ＣａＨｆＯ
３
等の酸化物である。これらの酸化物の酸素数は，必ずしも化学量論比と一致していなくともよい（例えば，ＳｉＯ
２
でもＳｉＯｘ（ｘ＝０．１〜１０）でもよい）。
【００３２】
　このような保護層は，異なる２層以上の絶縁膜を積層した構造でもよい。
　また，保護層は，結晶質，多結晶質，非晶質のいずれであってもよいが，工業的に製造しやすい多結晶質か，非晶質であるのが好ましい。特に，保護層が非晶質であることが好ましい。非晶質膜でないと界面の平滑性が悪く移動度が低下したり，閾値電圧やＳ値が大きくなりすぎるおそれがある。
　
また，保護層が酸化物でないと半導体中の酸素が保護層側に移動し，オフ電流が高くなったり，閾値電圧が負になりノーマリーオフを示すおそれがある
　また，半導体層の保護層は，ポリ（４−ビニルフェノール）（ＰＶＰ）やパリレン等の有機絶縁膜を用いてもよい。さらに，半導体層の保護層は無機絶縁膜及び有機絶縁膜の２層以上積層構造を有してもよい。
【００３３】
４．ゲート絶縁膜
　
ゲート絶縁膜を形成する材料には特に制限はない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる
　
このようなゲート絶縁膜は，異なる２層以上の絶縁膜を積層した構造でもよい。積層した場合は，半導体層と接する側をＳｉＯ
２
等の酸化膜とすることが好ましい
【００３４】
５．電極
　ゲート電極，ソ−ス電極及びドレイン電極の各電極を形成する材料に特に制限はなく，本発明の効果を失わない範囲で一般に用いられているものを任意に選択することができる。例えば，インジウム錫酸化物（ＩＴＯ），インジウム亜鉛酸化物，ＺｎＯ，ＳｎＯ２等の透明電極や，Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ，Ｃｕ等の金属電極，又はこれらを含む合金の金属電極を用いることができる。また，それらを２層以上積層して接触抵抗を低減したり，界面強度を向上させることが好ましい。」
「【実施例】
【００４９】
実施例１
Ａ．ターゲットの作製
　原料として，酸化インジウムと酸化亜鉛の粉末を，Ｉｎ／（Ｉｎ＋Ｚｎ）が０．２０（原子比），Ｚｎ／（Ｉｎ＋Ｚｎ）が０．８０となるように混合した。これを湿式ボールミルに供給し，７２時間混合粉砕して原料微粉末を得た。
　得られた原料微粉末を造粒した後，直径１０ｃｍ，厚さ５ｍｍの寸法にプレス成形して，これを焼成炉に入れ，１，５００℃，１２時間の条件で焼成して，焼結体（ターゲット）を得た。
　ターゲットを粉砕し発光分光分析（ＩＣＰ）で分析したところ，Ｓｎ（錫），Ｇｅ（ゲルマニウム），Ｓｉ（シリコン），Ｔｉ（チタン），Ｚｒ（ジルコニウム），Ｈｆ（ハフニウム）等の不純物は含まれていなかった。また，ターゲットのバルク抵抗は３０ｍΩ，理論相対密度は０．９６であった。
【００５０】
Ｂ．半導体層の組成評価試料の作製
　上記Ａで得たスパッタリングターゲットを，ＤＣスパッタ法の一つであるＤＣマグネトロンスパッタリング法の成膜装置に装着し，ガラス基板（コーニング１７３７）上に透明導電膜（半導体層）を成膜した。
　ここでのスパッタ条件としては，基板温度；２５℃，到達圧力；１×１０−６Ｐａ，雰囲気ガス；Ａｒ９９％及び酸素１．０％，スパッタ圧力（全圧）；２×１０−１Ｐａ，投入電力１００Ｗ，成膜時間８分間，Ｓ−Ｔ距離１００ｍｍとした。
　成膜前に，チャンバーを十分にベーキングし，到達圧力を十分に下げ，ロードロックを用い基板を投入することで，成膜時の水分圧を低減した。四重極質量分析器（Ｑ−ｍａｓｓ）でスパッタチャンバー中のＨ２Ｏ（水）を分析し，成膜時の水分圧を測定したところ１×１０−６Ｐａ以下であった。
【００５１】
　この結果，ガラス基板上に，膜厚が１０ｎｍの酸化物薄膜が形成された。
　尚，得られた膜組成をＩＣＰ法で分析したところ，原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ）〕が０．２０，原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ）〕が０．８０であった。
　尚，電子線回折の回折パターンから，半導体層は非晶質であった。
【００５２】
Ｃ．電界効果型トランジスタの作製
　
図１に示す電界効果型トランジスタと同様のトランジスタを作製した
　
熱酸化膜付きシリコン基板上に，室温のＲＦスパッタリングでモリブデン金属を２００ｎｍ積層した後，ウェットエッチングでパターニングし，ゲート電極を作製した
　
次に，ゲート電極を作製した基板にプラズマ化学気相成長装置（ＰＥＣＶＤ）にて，ＳｉＮｘを３００℃で成膜（厚さ２００ｎｍ）し，ゲート絶縁膜とした
　
次に，上記Ａで製造したターゲットを用い，上記Ｂの条件と同様にして，厚さ１０ｎｍの薄膜を成膜し，その後パターニングして半導体層を形成した
　
次に，リフトオフプロセス，ＲＦマグネトロンスパッタリング（室温，Ａｒ１００％），及びエッチングにより，Ｉｎ
２
Ｏ
３
−ＺｎＯからなるソース／ドレイン電極を形成した。
　エッチング後に，トランジスタを空気中３００℃で１時間熱処理を加えた
　
その上に，ＳｉＯ
２
保護層（パッシベーション膜）を形成し，電界効果型トランジスタを製造した（図２のＷが２０μｍ，Ｌが５μｍのボトムゲート型の電界効果型トランジスタ
　したがって，上記引用文献４には次の発明（以下「引用発明４」という。）が記載されていると認められる。
「熱酸化膜付きシリコン基板上に，ゲート電極を作製し，
　次に，ゲート電極を作製した基板に，ＳｉＮｘを成膜し，ゲート絶縁膜とし，
　次に，薄膜を成膜し，その後パターニングして半導体層を形成し，ここで，半導体層が，少なくともＩｎ元素及びＺｎ元素，又はＩｎ元素，Ｚｎ元素及び元素Ｘを含有し，Ｉｎ元素及びＺｎ元素の含有率（原子比）が下記の（１）及び（２）を満たすこと，
　　　　Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．２００〜０．６００    （１）
　　　　Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．２００〜０．８００    （２）
　次に，Ｉｎ２Ｏ３−ＺｎＯからなるソース／ドレイン電極を形成し，
　その後に，トランジスタを空気中３００℃で１時間熱処理を加え，
　その上に，半導体の保護層であるＳｉＯ２保護層（パッシベーション膜）を形成し，ここで，半導体の保護層を形成する材料には特に制限はないが，非晶質酸化物又は非晶質窒化物からなることが好ましく，特に好ましくはＳｉＯ２，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３等の酸化物であり，これらの酸化物の酸素数は，必ずしも化学量論比と一致していなくともよく，例えば，ＳｉＯ２でもＳｉＯｘ（ｘ＝０．１〜１０）でもよい，
電界効果型トランジスタを製造する製造方法。」
５．引用文献５について
　また，原査定の拒絶の理由に引用された上記引用文献５の段落［０００９］，［００１０］の記載からみて，当該引用文献５には，薄膜トランジスタのＺｎＯを含むチャネル層上に酸化物層又は酸素パッシベーション層を形成し，チャネル層及び，酸化物層又は酸素パッシベーション層をアニーリングすることで，酸化物層又は酸素パッシベーション層中の酸素をチャネル層に導入するという技術的事項が記載されていると認められる。
６．その他の文献について
　また，前置報告書において新たに引用された特表２００８−５３５２０５号（以下「引用文献６」という。）の段落【００５４】には「酸化物半導体薄膜層１５のパターニング後，図６Ｄに示す如く，該酸化物半導体薄膜層の露出した部分全面を被覆するオーバーコート絶縁膜１６を形成する。
オーバーコート絶縁膜１６は，酸化珪素（SiOx）膜
あるいは窒化珪素（SiNx）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される
このオーバーコート絶縁膜１６としては
SiNxに酸素あるいは酸素を構成元素として含む化合物，例えばN
2
O，を用いて酸素をドーピングした膜が好ましく用いられる
第６　対比・判断
１．本願発明１について（引用文献１を主引例として）
（１）対比
　本願発明１と引用発明１とを対比すると，次のことがいえる。
　ア　引用発明１における「ゲート電極」，「第１の絶縁膜」，「酸化物半導体層」，「ソース，ドレイン電極」，「酸化物半導体ボトムゲート型薄膜トランジスタの製造方法」はそれぞれ，本願発明１における「ゲート電極層」，「第１の絶縁膜」，「酸化物半導体膜」，「ソース電極層及びドレン電極層」，「半導体装置の作製方法」に相当するので，引用発明１における「ゲート電極として用いるゲート端子を形成し，さらにその上に，第１の絶縁膜として用いるａ−ＳｉＯｘによる絶縁層を形成し，そして，その上に，酸化物半導体層として用いるアモルファス酸化物半導体膜を形成し，その後，ソース，ドレイン電極として用いるソース，ドレイン端子を形成」「する，酸化物半導体ボトムゲート型薄膜トランジスタの製造方法。」は，本願発明１における「ゲート電極層を形成する第１の工程と，前記第１の工程の後，前記ゲート電極層上に，第１の絶縁膜を形成する第２の工程と，前記第２の工程の後，前記第１の絶縁膜上に，前記ゲート電極層と重なる領域を有する酸化物半導体膜を形成する第３の工程と，前記第３の工程の後，前記酸化物半導体膜上に，ソース電極層及びドレイン電極層を形成する第４の工程」「と，を有」す「ることを特徴とする半導体装置の作製方法。」に相当する。
　イ　引用発明１における「第２の絶縁膜」は「昇温脱離分析法による測定値として１.２×１０２０個／ｃｍ３程度の酸素を膜中に含有」しているので，本願発明１における「第２の絶縁膜」と「酸素を含む」という点で共通し，引用発明１における「第２の絶縁膜」は「ソース，ドレイン電極として用いるソース，ドレイン端子を形成し」た後に形成され，「酸化物半導体」と「界面」を有するので，引用発明１と本願発明１とは「前記第４の工程の後，前記ソース電極層上及び前記ドレイン電極層上に，前記酸化物半導体膜と接する領域を有し，且つ」「酸素を含む第２の絶縁膜を形成する第５の工程」を有する点で共通する。
　したがって，本願発明１と引用発明１との間には，次の一致点，相違点があるといえる。
（一致点）
「ゲート電極層を形成する第１の工程と，
　前記第１の工程の後，前記ゲート電極層上に，第１の絶縁膜を形成する第２の工程と，
　前記第２の工程の後，前記第１の絶縁膜上に，前記ゲート電極層と重なる領域を有する酸化物半導体膜を形成する第３の工程と，
　前記第３の工程の後，前記酸化物半導体膜上に，ソース電極層及びドレイン電極層を形成する第４の工程と，
　前記第４の工程の後，前記ソース電極層上及び前記ドレイン電極層上に，前記酸化物半導体膜と接する領域を有し，且つ酸素を含む第２の絶縁膜を形成する第５の工程と，
を有することを特徴とする半導体装置の作製方法。」
（相違点）
（相違点１）本願発明１においては「第２の絶縁膜」が「化学量論比の１倍より大きく２倍未満の酸素を含む」と特定されているのに対して，引用発明１の「第２の絶縁膜」においてはそのような特定がない点。
（相違点２）本願発明１においては「第５の工程の後，前記第２の絶縁膜から前記酸化物半導体膜へ酸素を供給することを目的とした熱処理を行う第６の工程」を有しているのに対して，引用発明１においては，「成膜プロセスによる意図しない加熱又はその後のプロセスによる加熱により酸素を放出し，酸化物半導体の界面部分を酸化」しているものの，「前記第２の絶縁膜から前記酸化物半導体膜へ酸素を供給することを目的とした熱処理」を行ってはいない点。
（相違点３）本願発明１においては「第２の絶縁膜は，酸素ドープ処理によって酸素を添加された膜である」と特定されているのに対して，引用発明１においてはそのような特定がない点。
（２）相違点についての判断
　ア　相違点１についての判断
　引用発明１は「第２の絶縁膜としてａ−ＳｉＯｘによる絶縁層を形成し，その際，ターゲットとしてＳｉＯ２を用い，スパッタガスとしてＯ２ガス５ＳＣＣＭ，Ａｒガス５ＳＣＣＭのＯ２／Ａｒ混合比５０ｖｏｌ％の酸化性雰囲気を用い，ここで，スパッタガス中のＡｒガスとＯ２ガスの合算に対するＯ２ガスの体積比（Ｏ２／Ａｒ混合比）が５０ｖｏｌ％のスパッタガスを用いた場合，この条件で酸化物半導体を形成すると，昇温脱離分析法による測定値として１.２×１０２０個／ｃｍ３程度の酸素を膜中に含有」するものである。
　そして，引用文献１の段落【００５６】，【００５７】には，前記昇温脱離分析法には測定温度範囲が，５０℃から８００℃であることが記載されている。
　しかしながら，引用文献１には，当該昇温脱離分析法が，アモルファスＳｉＯｘに含まれる化学量論比を超える酸素の量を定量的に測定する方法であるとは記載されていない。また，技術常識に照らして，前記分析法における５０℃から８００℃の測定温度範囲の昇温によって，アモルファスＳｉＯｘに含まれる化学量論比を超える酸素の全てがアモルファスＳｉＯｘから脱離し，測定後のアモルファスＳｉＯｘが化学量論比を示すものとなるとも認められない。
　したがって，膜中に「昇温脱離分析法による測定値として１.２×１０２０個／ｃｍ３程度の酸素を」含有することが，直ちに，「第２の絶縁膜」が「化学量論比の１倍より大きく２倍未満の酸素を含む」ことを表すとは認められない。
　さらに，引用文献１の他の記載，及び，引用文献２ないし６の記載を参酌しても，引用発明１の「第２の絶縁膜」が，「化学量論比の１倍より大きく２倍未満の酸素を含む」ものであることが明らかであるとは認められないし，また，このような量の酸素を含むものとする動機も記載されていない。
　したがって，相違点１について本願発明１の構成を採用することは当業者が容易になし得ることとは認められない。
　イ　相違点２についての判断
　引用発明１においては，「成膜プロセスによる意図しない加熱又はその後のプロセスによる加熱により」第２の絶縁膜から「酸素を放出し，酸化物半導体の界面部分を酸化する」が，当該工程が，「前記第２の絶縁膜から前記酸化物半導体膜へ酸素を供給することを目的とした」ものであるとは認められない。
　この点，本願の発明の詳細な説明の段落【０１１４】においては「なお，上述の酸素ドープ処理の後には，熱処理を行うことが好ましい。熱処理の温度は，例えば１５０℃以上４７０℃以下とする。酸素ドープ処理後の熱処理によって，十分な量の酸素を酸化物半導体膜に供給することが可能である。」と記載され，上記「前記第２の絶縁膜から前記酸化物半導体膜へ酸素を供給することを目的」とした適切な温度やタイミング等が必要であることが示唆されている。
　そして，上記目的に即した加熱のために，適切な加熱温度やタイミング等が存在することを前提とすれば，引用発明１における「成膜プロセスによる意図しない加熱又はその後のプロセスによる加熱」が，本願発明１の「前記第２の絶縁膜から前記酸化物半導体膜へ酸素を供給することを目的とした熱処理を行う第６の工程」に相当すると認めることはできない。
　さらに，引用発明１においては「その成膜プロセスによる意図しない加熱又はその後のプロセスによる加熱により酸素を放出し，酸化物半導体の界面部分を酸化することにより
低抵抗化を抑制する
　また，この点について引用文献２ないし６にも記載されておらず，また，その他の技術常識を参酌しても自明なものとも認めることはできない。
　ウ　相違点３についての判断
　上記「第５」６．の引用文献６には，酸化物半導体薄膜を被覆するオーバーコート絶縁膜として，窒化珪素（SiNx）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される膜が好ましく用いられることが記載されているものの，「オーバーコート絶縁膜１６は，酸化珪素（SiOx）膜，」「あるいは窒化珪素（SiNx）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。」とあるように，これら膜は選択的に引用されるものであり，引用発明１における「第２の絶縁膜」である「ａ−ＳｉＯｘによる絶縁層」が既に膜中に酸素を含有することから，引用文献６に記載されるような，膜中にさらに「酸素をドーピング」する動機付けは認められない。
　また，この点について引用文献１ないし５にも記載されておらず，また，その他の技術常識を参酌しても自明なものとも認めることはできない。
　エ　したがって，本願発明１は，引用発明１ではなく，また，当業者であっても，引用発明１，引用文献１ないし６に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
２．本願発明２について（引用文献１を主引例として）
　本願発明２も，本願発明１の「前記第４の工程の後，前記ソース電極層上及び前記ドレイン電極層上に，前記酸化物半導体膜と接する領域を有し，且つ化学量論比の１倍より大きく２倍未満の酸素を含む第２の絶縁膜を形成する第５の工程と，前記第５の工程の後，前記第２の絶縁膜から前記酸化物半導体膜へ酸素を供給することを目的とした熱処理を行う第６の工程と，を有し，前記第２の絶縁膜は，酸素ドープ処理によって酸素を添加された膜であること」に対応する「前記第５の工程の後，前記ソース電極層上及び前記ドレイン電極層上に，前記酸化物半導体膜と接する領域を有し，且つ化学量論比の１倍より大きく２倍未満の酸素を含む第２の絶縁膜を形成する第６の工程と，前記第６の工程の後，前記第２の絶縁膜中から前記酸化物半導体膜へ酸素を供給することを目的とした熱処理を行う第７の工程と，を有し，前記第２の絶縁膜は，酸素ドープ処理によって酸素を添加された膜であること」という構成を備えるものであるから，本願発明１と同じ理由により，当業者であっても，引用発明１，引用文献１ないし６に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
３．本願発明１について（引用文献４を主引例として）
（１）対比
　本願発明１と引用発明４とを対比すると，次のことがいえる。
　ア　引用発明４の「ゲート電極」，「ゲート絶縁膜」，「半導体層」，「ソース／ドレイン電極」，「電界効果型トランジスタを製造する製造方法」はそれぞれ，本願発明１の「ゲート電極層」，「第１の絶縁膜」，「酸化物半導体膜」，「ソース電極及びドレイン電極」，「半導体装置の作製方法」に相当するので，引用発明４の「熱酸化膜付きシリコン基板上に，ゲート電極を作製し，次に，ゲート電極を作製した基板に，ＳｉＮｘを成膜し，ゲート絶縁膜とし，次に，薄膜を成膜し，その後パターニングして半導体層を形成し，ここで，半導体層が，少なくともＩｎ元素及びＺｎ元素，又はＩｎ元素，Ｚｎ元素及び元素Ｘを含有し，」「次に，Ｉｎ２Ｏ３−ＺｎＯからなるソース／ドレイン電極を形成」する「電界効果型トランジスタを製造する製造方法。」は，本願発明１の「ゲート電極層を形成する第１の工程と，前記第１の工程の後，前記ゲート電極層上に，第１の絶縁膜を形成する第２の工程と，前記第２の工程の後，前記第１の絶縁膜上に，前記ゲート電極層と重なる領域を有する酸化物半導体膜を形成する第３の工程と，前記第３の工程の後，前記酸化物半導体膜上に，ソース電極層及びドレイン電極層を形成する第４の工程と，」「を有」す「ることを特徴とする半導体装置の作製方法。」に相当する。
　イ　引用発明４における「半導体の保護層であるＳｉＯ２保護層（パッシベーション膜）」は，本願発明１における「第２の絶縁膜」と「酸素を含む」という点で共通し，引用発明４における「半導体の保護層」は「ソース／ドレイン電極を形成し」「その上に」形成するものであり，「半導体層」を「保護」するものであるので，引用発明４と本願発明１とは「前記第４の工程の後，前記ソース電極層上及び前記ドレイン電極層上に，前記酸化物半導体膜と接する領域を有し，且つ酸素を含む第２の絶縁膜を形成する第５の工程」を有する点で共通する。
　したがって，本願発明１と引用発明４との間には，次の一致点，相違点があるといえる。
（一致点）
「ゲート電極層を形成する第１の工程と，
　前記第１の工程の後，前記ゲート電極層上に，第１の絶縁膜を形成する第２の工程と，
　前記第２の工程の後，前記第１の絶縁膜上に，前記ゲート電極層と重なる領域を有する酸化物半導体膜を形成する第３の工程と，
　前記第３の工程の後，前記酸化物半導体膜上に，ソース電極層及びドレイン電極層を形成する第４の工程と，
　前記第４の工程の後，前記ソース電極層上及び前記ドレイン電極層上に，前記酸化物半導体膜と接する領域を有し，且つ」「酸素を含む第２の絶縁膜を形成する第５の工程と，
を有することを特徴とする半導体装置の作製方法。」
（相違点）
（相違点４）本願発明１においては「第２の絶縁膜」が「化学量論比の１倍より大きく２倍未満の酸素を含む」と特定されているのに対して，引用発明４の「半導体の保護層」においては，「ＳｉＯｘ（ｘ＝０．１〜１０）」を選択できるものの，「化学量論比の１倍より大きく２倍未満の酸素を含む」と特定されていない点。
（相違点５）本願発明１においては「第５の工程の後，前記第２の絶縁膜から前記酸化物半導体膜へ酸素を供給することを目的とした熱処理を行う第６の工程」を有しているのに対して，引用発明４においては，そのような熱処理を行ってはいない点。
（相違点６）本願発明１においては「第２の絶縁膜は，酸素ドープ処理によって酸素を添加された膜である」と特定されているのに対して，引用発明４においてはそのような特定がない点。
（２）相違点についての判断
　上記相違点４について検討すると，引用発明４の「ＳｉＯｘ（ｘ＝０．１〜１０）」を，本願発明１の「化学量論比の１倍より大きく２倍未満の酸素を含む」，すなわち，「ＳｉＯｘ（２＜ｘ＜４）」とする動機が，引用文献４及び，引用文献１ないし３，５，６のいずれにも記載されていない。
　そして，本願発明の詳細な説明の段落【００５２】に記載された「したがって，酸素ドープ処理によって絶縁膜に過剰に供給された酸素は，その後の熱処理によって系全体を平衡状態とすることで，拡散し，酸化物半導体膜へ酸素が供給される。」という作用機序，段落【０１１５】に記載された「ここで，酸化物半導体膜４０３中の酸素の含有量は，酸化物半導体膜４０３の化学量論比を超える程度，好ましくは，化学量論比の１倍を超えて２倍まで（１倍より大きく２倍未満），とするのが好ましい。酸素の含有量を多くしすぎると，水素吸蔵合金（水素貯蔵合金）のように，かえって水素を取り込んでしまうためである。」という前提をふまえれば，「第２の絶縁膜」が「化学量論比の１倍より大きく２倍未満の酸素を含む」点を，単なる設計的事項とすることもできない。
　したがって，上記相違点５，６について判断するまでもなく，本願発明１は，当業者であっても引用発明４，引用文献１−６に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
４．本願発明２について（引用文献４を主引例として）
　本願発明２も，本願発明１の「前記第４の工程の後，前記ソース電極層上及び前記ドレイン電極層上に，前記酸化物半導体膜と接する領域を有し，且つ化学量論比の１倍より大きく２倍未満の酸素を含む第２の絶縁膜を形成する第５の工程と，前記第５の工程の後，前記第２の絶縁膜から前記酸化物半導体膜へ酸素を供給することを目的とした熱処理を行う第６の工程と，を有し，前記第２の絶縁膜は，酸素ドープ処理によって酸素を添加された膜であること」に対応する「前記第５の工程の後，前記ソース電極層上及び前記ドレイン電極層上に，前記酸化物半導体膜と接する領域を有し，且つ化学量論比の１倍より大きく２倍未満の酸素を含む第２の絶縁膜を形成する第６の工程と，前記第６の工程の後，前記第２の絶縁膜中から前記酸化物半導体膜へ酸素を供給することを目的とした熱処理を行う第７の工程と，を有し，前記第２の絶縁膜は，酸素ドープ処理によって酸素を添加された膜であること」という構成を備えるものであるから，本願発明１と同じ理由により，当業者であっても，引用発明４，引用文献１−６に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
第７　原査定について
１．理由１（特許法第２９条第１項第３号）について
　審判請求時の補正により，本願発明１は「前記第２の絶縁膜は，酸素ドープ処理によって酸素を添加された膜であること」という事項を有するものとなっており，拒絶査定において引用された引用文献１に記載された発明とはいえない。したがって，原査定の理由１を維持することはできない。
２．理由２（特許法第２９条第２項）について
　審判請求時の補正により，本願発明１は「前記第４の工程の後，前記ソース電極層上及び前記ドレイン電極層上に，前記酸化物半導体膜と接する領域を有し，且つ化学量論比の１倍より大きく２倍未満の酸素を含む第２の絶縁膜を形成する第５の工程と，前記第５の工程の後，前記第２の絶縁膜から前記酸化物半導体膜へ酸素を供給することを目的とした熱処理を行う第６の工程と，を有し，前記第２の絶縁膜は，酸素ドープ処理によって酸素を添加された膜であること」という事項を有するものとなり，また，本願発明２は「前記第５の工程の後，前記ソース電極層上及び前記ドレイン電極層上に，前記酸化物半導体膜と接する領域を有し，且つ化学量論比の１倍より大きく２倍未満の酸素を含む第２の絶縁膜を形成する第６の工程と，前記第６の工程の後，前記第２の絶縁膜中から前記酸化物半導体膜へ酸素を供給することを目的とした熱処理を行う第７の工程と，を有し，前記第２の絶縁膜は，酸素ドープ処理によって酸素を添加された膜であること」という事項を有するものとなっており，当業者であっても，拒絶査定において引用された引用文献１−３，又は，引用文献４，５に基づいて，容易に発明できたものとはいえない。したがって，原査定の理由２を維持することはできない。
第８　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。