【事件の表示】
　特願２０１６−１１９３２２「マルチ窪みのシャロートレンチアイソレーションを有する集積回路」拒絶査定不服審判事件〔平成２８年１０月１３日出願公開、特開２０１６−１８１７１７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成２２年１０月１５日（パリ条約による優先権主張２００９年１０月１６日、２０１０年７月１６日いずれも米国）の特許出願（特願２０１０−２３２６８９号。以下「最先の原出願」という。）の一部を平成２６年３月１９日に特許法第４４条第１項の規定による新たな特許出願（特願２０１４−５６５９９号）とし、更にその一部を平成２８年６月１５日に特許法第４４条第１項の規定による新たな特許出願（特願２０１６−１１９３２２号）としたものであって、平成２８年７月１４日に手続補正書が提出され、平成２９年４月２５日付けで拒絶理由が通知され、同年１１月６日に意見書及び手続補正書が提出されたが、平成３０年４月２０日付けで拒絶査定がなされた。
　それに対して、同年８月２４日に拒絶査定不服審判が請求されると同時に手続補正書が提出され、平成３１年２月４日に上申書が提出された。
　
第２　平成３０年８月２４日にされた手続補正についての補正の却下の決定
［補正の却下の決定の結論］
　平成３０年８月２４日にされた手続補正（以下「本件補正」という。）を却下する。
［理由］
１　本件補正の内容
　本件補正は、補正前の特許請求の範囲の請求項１〜１０を、補正後の特許請求の範囲の請求項１〜１０と補正するものであり、そのうちの補正前後の請求項１は、次のとおりである。
（補正前）
「【請求項１】
シャロートレンチアイソレーション（ＳＴＩ）構造を形成する方法であって、
第一領域と第二領域とを有し、前記第一領域は前記第二領域から分離して、横方向にずれている基板の上表面に、第一フォトレジスト層を設け、
前記基板の上表面の前記第一領域を露出させる複数の第一開口を有する第一パターンで前記第一フォトレジスト層をパターニングし、
前記第一フォトレジスト層を第一マスクとして用い、プラズマエッチングにより前記基板の内部に前記基板の上表面から第一深さにエッチングすることで複数の第一ＳＴＩ構造を形成し、
前記基板の前記上表面に前記第一フォトレジスト層とは異なる第二フォトレジスト層を設け、
前記複数の第一ＳＴＩ構造のいずれの１つも露出させないで前記基板の前記上表面の第二領域を露出させる複数の第二開口を有する第二パターンで前記第二フォトレジスト層をパターニングし、
前記第二フォトレジスト層を第二マスクとして用い、前記基板の内部に前記基板の上表面から第二深さにエッチングすることで複数の第二ＳＴＩ構造を形成し、前記複数の第二ＳＴＩ構造の各々は、前記第二パターン内の第二開口の異なる一つに対応し、前記複数の第一ＳＴＩ構造の各々は、前記複数の第二ＳＴＩ構造の各々から分離して横方向にスペースが開けられており、および
前記基板を平坦化する
ことを特徴とするＳＴＩ構造を形成する方法。」
（補正後）
「【請求項１】
シャロートレンチアイソレーション（ＳＴＩ）構造を形成する方法であって、
第一領域と第二領域とを有し、前記第一領域は前記第二領域から分離して、横方向にずれている基板の上表面に、第一フォトレジスト層を設け、
前記基板の上表面の前記第一領域を露出させる複数の第一開口を有する第一パターンで前記第一フォトレジスト層をパターニングし、
前記第一フォトレジスト層を第一マスクとして用い、プラズマエッチングにより前記基板の内部に前記基板の上表面から第一深さにエッチングすることで複数の第一ＳＴＩ構造を形成し、
前記基板の前記上表面に前記第一フォトレジスト層とは異なる第二フォトレジスト層を設け、
前記複数の第一ＳＴＩ構造のいずれの１つも露出させないで前記基板の前記上表面の第二領域を露出させる複数の第二開口を有する第二パターンで前記第二フォトレジスト層をパターニングし、
前記第二フォトレジスト層を第二マスクとして用い、前記基板の内部に前記基板の上表面から第二深さにエッチングすることで複数の第二ＳＴＩ構造を形成し、前記複数の第二ＳＴＩ構造の各々は、前記第二パターン内の第二開口の異なる一つに対応し、前記複数の第一ＳＴＩ構造の各々は、前記複数の第二ＳＴＩ構造の各々から分離して横方向にスペースが開けられており、および
前記複数の第二ＳＴＩ構造をエッチングすることで形成した後に
ことを特徴とするＳＴＩ構造を形成する方法。」（下線は補正箇所に付加したもの。）
２　本件補正の適否
　本件補正は、次の補正事項のとおりである。
　補正前の請求項１、５、８、それぞれに記載の「前記基板を平坦化する」を、いずれも「前記複数の第二ＳＴＩ構造をエッチングすることで形成した後に前記基板を平坦化する」とすること。
　以下、上記補正事項について検討する。
　上記補正事項は、補正前の請求項１、５、８に係る発明の発明特定事項である「前記基板を平坦化する」ことについて、「前記複数の第二ＳＴＩ構造をエッチングすることで形成した後に」という構成を追加して、「前記基板を平坦化する」ことを限定する補正であり、補正前の請求項に記載された発明と産業上の利用分野及び発明が解決しようとする課題が同一である。
　したがって、上記補正事項は、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の請求項１に係る発明（以下「本件補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する同法第１２６条第７項の規定の規定に適合するか）について、以下において検討する。 
（１）本件補正発明 
　本件補正発明は、上記「１　本件補正の内容」の「（補正後）」に記載したとおりである。
（２）引用例の記載と引用発明 
ア　引用例１：韓国公開特許第１０−２００９−００７１７号公報
（ア）原査定の拒絶理由で引用された、本願の最先の原出願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献である、韓国公開特許第１０−２００９−００７１７号公報（原査定で引用された引用文献２。以下「引用例１」という。）には、図面とともに以下の事項が記載されている（審決注：原文は省略し、合議体による翻訳文である。下線は当審で付加した。以下同じ。）。
ａ　「1本発明は半導体素子の製造方法に関することで、さらに詳しくは高電圧素子と低電圧素子が集積化された半導体素子のためのお互いに違う深さの
シャロートレンチ素子分離膜を製造する
方法に関する
ｂ　「22
図２ａないし図２ｅは本発明の望ましい一実施例による高電圧及び低電圧半導体素子の素子分離膜製造過程を順次に示した工程流れ図
23図２ａを参照すると、シリコンなどの半導体基板（１００）の上部にパッド絶縁膜（１０２）として、シリコン酸化膜（ＳｉＯ２）を熱酸化工程、化学気相蒸着（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程などを進行して形成する。 ここで、パッド絶縁膜（１０２）の厚さは、例えばおおよそ５００Å〜２０００Å厚さ範囲で形成することができる。
24次に、パッド絶縁膜（１０２）の上部面に第１ハードマスク膜（１０４）として、シリコン窒化膜（ＳｉＮ）を形成するが、このような第１ハードマスク膜（１０４）は化学気相蒸着（ＣＶＤ）工程などを利用して形成することができ、その厚さは、おおよそ５００Å〜２０００Å範囲程度に形成することができる。
25続いて、第１ハードマスク膜（１０４）の上部面にエッチング選択性がある第２ハードマスク膜（１０６）として、シリコン酸化膜（ＳｉＯ２）をおおよそ５００Å〜２０００Å厚さ範囲で形成するが、このような第２ハードマスク膜（１０６）は低圧化学気相蒸着（ＬＰ−ＣＶＤ）方式でＴＥＯＳを熱分解させてシリコン酸化膜を蒸着する。
26図２ｂを参照すると、スピンコーティングなどの工程を進行して第２ハードマスク膜（１０６）の上部面にフォトレジストを塗布して、素子分離膜領域を定義するマスクを使用した露光工程を進行してフォトレジストを露光した後これを現像液で現像することで、第２ハードマスク膜（１０６）の上部に素子分離膜領域を定義する
フォトレジストパターン（１０８）を形成する
27
次に、乾式エッチング工程を進行して
マスクパターンを形成して、このマスクパターンによって
第１シャロートレンチ（１１０）を形成する
28
ここで、乾式エッチング工程は
プラズマソース（ｐｌａｓｍａ ｓｏｕｒｃｅ）を有したエッチング装備（ｅｔｃｈｅｒ）を利用するエッチング工程で進行する
29再び、図２ｃを参照すると、アッシングなどの工程を進行して第２ハードマスク膜（）上に残留するフォトレジストパターンを除去して、スピンコーティングなどの工程を進行してその構造物の前面にフォトレジストを塗布して、低電圧素子領域（Ａ）と高電圧素子領域（Ｂ）を分離するマスクを使用した露光工程を進行してフォトレジストを露光させた後これを現像液で現像することで、フォトレジストパターン（１１２）を形成する。ここで、フォトレジストパターン（１１２）は、第１深さを有する低電圧素子領域（Ａ）の基板部分をマスキングして、第２深さを有する高電圧素子領域（Ｂ）の基板部分をオープンさせる形態のパターンを有する。
30次に、エッチング工程を進行してフォトレジストパターン（１１２）によってオープンされた高電圧素子領域（Ｂ）のトレンチを第２深さにエッチングして高電圧素子領域（Ｂ）に第２シャロートレンチ（１１４）を形成する。ここで、高電圧素子領域（Ｂ）の第２シャロートレンチ（１１４）は、おおよそ７０００Å〜１５０００Å程度の深さで形成することができる。
…（略）…
34再び、図２ｅを参照すると、第１及び第２シャロートレンチ（１１０、１１４）が形成された半導体基板（１００）の前面にギャップフィル絶縁膜を化学気相蒸着（ＣＶＤ）などの工程に蒸着してトレンチを完全にギャップフィルする。 
…（略）…
36次に、化学的機械的研摩（ＣＭＰ）などのような平坦化工程を進行してギャップフィル絶縁膜を第２ハードマスク膜（１０６）の表面が現われるまで平坦化することで、低電圧素子領域（Ａ）と高電圧素子領域（Ｂ）の各トレンチにギャップフィルされた第１及び第２シャロートレンチ素子分離膜（１１６、１１８）を形成する。」
ｃ　「60
図５ａないし図５ｄは本発明の望ましいまた他の実施例による高電圧及び低電圧半導体素子の素子分離膜製造過程を順次に示した工程流れ図
61図５ａを参照すると、
半導体基板（３００）
その上にハードマスク膜（３０４）
を形成する
62
次に、低電圧素子のトレンチ領域を定義するマスクを利用した写真工程を進行してハードマスク膜（３０４）の上部面にフォトレジストパターン（３０６）を形成して
乾式エッチングして低電圧素子領域（Ａ）の基板にマスクパターンを形成する
63
続いて、マスクパターンによって、露出した低電圧素子領域（Ａ）の半導体基板を
エッチングして第１シャロートレンチ（３０８）を形成して、以後、
残留するフォトレジストパターンを除去する
64再び、図５ｂを参照すると、
第１シャロートレンチが形成された構造物の前面にフォトレジストを塗布して、高電圧素子のトレンチ領域を定義するマスクを利用した露光及び現象工程を進行して低電圧素子領域（Ａ）をマスキングして、高電圧素子領域（Ｂ）をオープンしながらトレンチ領域を定義するフォトレジストパターン（３１０）を形成する
65
次に
高電圧素子領域（Ｂ）の基板にマスクパターンを形成する
66
続いて、マスクパターンによって露出した高電圧素子領域（Ｂ）の半導体基板を上記した第１深さより相対的に深い第２深さ
にエッチングして高電圧素子領域（Ｂ）に第２シャロートレンチ（３１２）を形成して、以後
残留するフォトレジストパターンを除去する
67再び、図５ｄを参照すると、第１及び第２シャロートレンチが形成された半導体基板（３００）の前面に
ギャップフィル絶縁膜を
蒸着してトレンチを完全にギャップフィルする
68例えば、ギャップフィル絶縁膜の化学気相蒸着工程は、低圧でＴＥＯＳを蒸着するＬＰＣＶＤ、常圧でＴＥＯＳ及びオゾン（Ｏ３）を蒸着するＡＰＣＶＤ、常圧の下でＴＥＯＳ及びオゾン（Ｏ３）を蒸着するＳＡＣＶＤ、あるいは高密度プラズマ酸化膜蒸着（ＨＤＰ−ＣＶＤ）工程などを利用することができる。
69
次に、化学的機械的研摩（ＣＭＰ）などのような平坦化工程を進行してギャップフィル絶縁膜をハードマスク膜（３０４）の表面が現われるまで平坦化する
70以後、図面での図示は省略したが、半導体基板（３００）の上部に残留するハードマスク膜（３０４）とパッド絶縁膜（３０２）をエッチングすることで、本実施例の
シャロートレンチ素子分離膜製造工程
ｄ　図２ａ〜２ｅは、以下のとおりである。
ｅ　図５ａ〜５ｄは、以下のとおりである。
（イ）上記（ア）から、引用例１には、次の技術的事項が記載されているものと認められる。
ａ　上記（ア）ａ、ｃから、引用例１に記載された技術は、シャロートレンチ素子分離膜を製造方法に関するものである。
ｂ　上記（ア）ｂの「本発明の望ましい一実施例」において、「第１シャロートレンチ（１１０）」は、フォトレジストパターン（１０８）を形成し、次に、「乾式エッチング」を進行して、マスクパターンを形成して、このマスクパターンによって第１シャロートレンチ（１１０）を形成するが、ここで「乾式エッチング工程」は、プラズマソースを有したエッチング装備を利用するエッチング工程で進行するもの（段落26〜28、図２ｂ参照）であるところ、上記（ア）ｃの「本発明の望ましいまた他の実施例」は、「乾式エッチング」して基板にマスクパターンを形成し、続いて基板をエッチングして第１シャロートレンチ（３０８）を形成する（段落62〜63、図５ａ参照）ものであるから、当該他の実施例における「第１シャロートレンチ（３０８）」を「乾式エッチング」して形成する工程においても、上記「本発明の望ましい一実施例」と同様に、「乾式エッチング工程」は、プラズマソースを有したエッチング装備を利用するエッチング工程で進行するものと認められる。
（ウ）上記（ア）、（イ）から、引用例１には、図５ａ〜５ｄに示される「本発明の望ましいまた他の実施例」に関して、次の発明（以下「引用発明」という。）が記載されていると認められる。
「シャロートレンチ素子分離膜を製造する方法であって、
半導体基板（３００）の上にハードマスク膜（３０４）を形成し、次に、低電圧素子のトレンチ領域を定義するマスクを利用した写真工程を進行してハードマスク膜（３０４）の上部面にフォトレジストパターン（３０６）を形成して、乾式エッチングして低電圧素子領域（Ａ）の基板にマスクパターンを形成し、
続いて、マスクパターンによって、露出した低電圧素子領域（Ａ）の半導体基板を第１深さにエッチングして第１シャロートレンチ（３０８）を形成して、以後、残留するフォトレジストパターンを除去し、
第１シャロートレンチが形成された構造物の前面にフォトレジストを塗布して、高電圧素子のトレンチ領域を定義するマスクを利用した露光及び現象工程を進行して低電圧素子領域（Ａ）をマスキングして、高電圧素子領域（Ｂ）をオープンしながらトレンチ領域を定義するフォトレジストパターン（３１０）を形成し、
次に、高電圧素子領域（Ｂ）の基板にマスクパターンを形成し、
続いて、マスクパターンによって、露出した高電圧素子領域（Ｂ）の半導体基板を上記した第１深さより相対的に深い第２深さにエッチングして高電圧素子領域（Ｂ）に第２シャロートレンチ（３１２）を形成して、以後、残留するフォトレジストパターンを除去し、
ギャップフィル絶縁膜を蒸着してトレンチを完全にギャップフィルし、
次に、化学的機械的研摩（ＣＭＰ）などのような平坦化工程を進行してギャップフィル絶縁膜をハードマスク膜（３０４）の表面が現われるまで平坦化し、
前記乾式エッチングは、プラズマソースを有したエッチング装備を利用するエッチング工程で進行するシャロートレンチ素子分離膜製造方法。」
（３）引用発明との対比・判断
ア　本件補正発明と引用発明とを対比する。
（ア）引用発明の「シャロートレンチ素子分離膜製造方法」、「低電圧素子領域（Ａ）」、「高電圧素子領域（Ｂ）」、「フォトレジストパターン（３０６）」、「フォトレジストパターン（３１０）」、「第１シャロートレンチ（３０８）」、「第２シャロートレンチ（３１２）」は、それぞれ、本件補正発明の「シャロートレンチアイソレーション（ＳＴＩ）構造を形成する方法」、「第一領域」、「第二領域」、「第一マスク」、「第二マスク」、「第一ＳＴＩ構造」、「第二ＳＴＩ構造」に相当する。
（イ）本件補正発明の「第一領域と第二領域とを有し、前記第一領域は前記第二領域から分離して、横方向にずれている基板の上表面に、第一フォトレジスト層を設け、前記基板の上表面の前記第一領域を露出させる複数の第一開口を有する第一パターンで前記第一フォトレジスト層をパターニングし」と、引用発明の「半導体基板（３００）にハードマスク膜（３０４）を形成し、次に、低電圧素子のトレンチ領域を定義するマスクを利用した写真工程を進行してハードマスク膜（３０４）の上部面にフォトレジストパターン（３０６）を形成して、乾式エッチングして低電圧素子領域（Ａ）の基板にマスクパターンを形成し」とを対比する。
　図５ａ〜５ｄから、引用発明において、低電圧素子領域（Ａ）は高電圧素子領域（Ｂ）から分離して、横方向にずれているといえる。また、引用発明は、「低電圧素子のトレンチ領域を定義するマスクを利用した写真工程を進行してハードマスク膜（３０４）の上部面にフォトレジストパターン（３０６）を形成」するから、半導体基板（３００）の上表面に、フォトレジスト層を設け、半導体基板（３００）の上表面の低電圧素子領域（Ａ）を露出させる複数の第一開口を有する第一パターンでフォトレジスト層をパターニングするものであるといえる。
　したがって、本件補正発明と引用発明とは、「第一領域と第二領域とを有し、前記第一領域は前記第二領域から分離して、横方向にずれている基板の上表面に、第一フォトレジスト層を設け、前記基板の上表面の前記第一領域を露出させる複数の第一開口を有する第一パターンで前記第一フォトレジスト層をパターニング」するものである点で一致する。
（ウ）本件補正発明の「前記第一フォトレジスト層を第一マスクとして用い、プラズマエッチングにより前記基板の内部に前記基板の上表面から第一深さにエッチングすることで複数の第一ＳＴＩ構造を形成し」と、引用発明の「フォトレジストパターン（３０６）を形成して、乾式エッチングして低電圧素子領域（Ａ）の基板にマスクパターンを形成し、続いて、マスクパターンによって露出した低電圧素子領域（Ａ）の半導体基板を第１深さにエッチングして第１シャロートレンチ（３０８）を形成して、以後、残留するフォトレジストパターンを除去し」、「前記乾式エッチングは、プラズマソースを有したエッチング装備を利用するエッチング工程で進行する」とを対比する。
　引用発明は、「乾式エッチング」して、マスクパターンを形成し、続いて、第１シャロートレンチ（３０８）を形成して、以後、残留するフォトレジストパターンを除去し、「前記乾式エッチングは、プラズマソースを有したエッチング装備を利用するエッチング工程で進行する」ものであるから、フォトレジストパターン（３０６）をマスクとして用い、プラズマエッチングにより半導体基板（３００）の内部に半導体基板（３００）の上表面から第１深さにエッチングすることで複数の第１シャロートレンチ（３０８）を形成するものであるといえる。
　したがって、本件補正発明と引用発明とは、「前記第一フォトレジスト層を第一マスクとして用い、プラズマエッチングにより前記基板の内部に前記基板の上表面から第一深さにエッチングすることで複数の第一ＳＴＩ構造を形成」するものである点で一致する。
（エ）本件補正発明の「前記基板の前記上表面に前記第一フォトレジスト層とは異なる第二フォトレジスト層を設け、前記複数の第一ＳＴＩ構造のいずれの１つも露出させないで前記基板の前記上表面の第二領域を露出させる複数の第二開口を有する第二パターンで前記第二フォトレジスト層をパターニングし」と、引用発明の「第１シャロートレンチが形成された構造物の前面にフォトレジストを塗布して、高電圧素子のトレンチ領域を定義するマスクを利用した露光及び現象工程を進行して低電圧素子領域（Ａ）をマスキングして、高電圧素子領域（Ｂ）をオープンしながらトレンチ領域を定義するフォトレジストパターン（３１０）を形成し」とを対比する。
　引用発明は、「高電圧素子のトレンチ領域を定義するマスクを利用した露光及び現象工程を進行して低電圧素子領域（Ａ）をマスキングして、高電圧素子領域（Ｂ）をオープンしながらトレンチ領域を定義するフォトレジストパターン（３１０）を形成」するから、引用例１の図５ｂも参照すると、複数の第１シャロートレンチ（３０８）のいずれの一つも露出させないで半導体基板（３００）の上表面の高電圧素子領域（Ｂ）を露出させる複数の第二開口を有する第二パターンでフォトレジスト層をパターニングするものであるといえる。
　したがって、本件補正発明と引用発明とは、「前記基板の前記上表面に前記第一フォトレジスト層とは異なる第二フォトレジスト層を設け、前記複数の第一ＳＴＩ構造のいずれの１つも露出させないで前記基板の前記上表面の第二領域を露出させる複数の第二開口を有する第二パターンで前記第二フォトレジスト層をパターニング」するものである点で一致する。
（オ）本件補正発明の「前記第二フォトレジスト層を第二マスクとして用い、前記基板の内部に前記基板の上表面から第二深さにエッチングすることで複数の第二ＳＴＩ構造を形成し、前記複数の第二ＳＴＩ構造の各々は、前記第二パターン内の第二開口の異なる一つに対応し、前記複数の第一ＳＴＩ構造の各々は、前記複数の第二ＳＴＩ構造の各々から分離して横方向にスペースが開けられており」と、引用発明の「フォトレジストパターン（３１０）を形成し、次に、高電圧素子領域（Ｂ）の基板にマスクパターンを形成し、続いて、マスクパターンによって露出した高電圧素子領域（Ｂ）の半導体基板を上記した第１深さより相対的に深い第２深さにエッチングして高電圧素子領域（Ｂ）に第２シャロートレンチ（３１２）を形成して、以降、残留するフォトレジストパターンを除去し」とを対比する。
　引用例１の図５ｂも参照すると、引用発明は、フォトレジストパターン（３１０）をマスクとして用い、前記半導体基板（３００）の内部に前記半導体基板（３００）の上表面から第２深さにエッチングすることで複数の第２シャロートレンチ（３１２）を形成し、複数の第２シャロートレンチ（３１２）の各々は、フォトレジストパターン（３１０）の開口の異なる一つに対応し、前記複数の第１シャロートレンチ（３０８）の各々は、前記複数の第２シャロートレンチ（３１２）の各々から分離して横方向にスペースが開けられているといえる。
　したがって、本件補正発明と引用発明とは、「前記第二フォトレジスト層を第二マスクとして用い、前記基板の内部に前記基板の上表面から第二深さにエッチングすることで複数の第二ＳＴＩ構造を形成し、前記複数の第二ＳＴＩ構造の各々は、前記第二パターン内の第二開口の異なる一つに対応し、前記複数の第一ＳＴＩ構造の各々は、前記複数の第二ＳＴＩ構造の各々から分離して横方向にスペースが開けられて」いる点で一致する。
（カ）本件補正発明の「前記複数の第二ＳＴＩ構造をエッチングすることで形成した後に前記基板を平坦化する」と、引用発明の「第２シャロートレンチ（３１２）を形成し、ギャップフィル絶縁膜を蒸着してトレンチを完全にギャップフィルし、次に、化学的機械的研摩（ＣＭＰ）などのような平坦化工程を進行してギャップフィル絶縁膜をハードマスク膜（３０４）の表面が現われるまで平坦化し」とを対比する。
ａ　引用発明において、「平坦化」は、第２シャロートレンチ（３１２）をエッチングすることで形成した後に行われるものである。
ｂ（ａ）次に、本件補正発明の「前記基板を平坦化する」と引用発明の「平坦化工程を進行してギャップフィル絶縁膜をハードマスク膜（３０４）の表面が現われるまで平坦化し」とを対比する。
（ｂ）本願の明細書には、次のように記載されている。
「【００２２】
　一般に、シャロートレンチは、製造プロセスの早期に、基板１０２中に形成され、シャロートレンチのパターンは、基板１０２上表面に形成され、シャロートレンチは基板１０２にエッチングされる。シャロートレンチ形成後、誘電材料がシャロートレンチに充填される。その後、研磨作業を実行し、例えば、化学機械研磨（ＣＭＰ）平坦化を用いて、基板１０２上表面の平坦化が実行される。集積回路１００の製造プロセスは、その後、完成まで継続される。」
　そうすると、本件補正発明における「前記基板を平坦化する」とは、シャロートレンチ形成後、誘電材料をシャロートレンチに充填し、その後、基板上表面の平坦化を実行することも含むものと認められるから、本件補正発明において、平坦化の対象物である「前記基板」とは、複数の第二ＳＴＩ構造を形成した後、誘電材料を当該第二ＳＴＩ構造に充填した後の基板を含むものと認められる。
（ｃ）一方、引用発明は、第２シャロートレンチ（３１２）を形成後、ギャップフィル絶縁膜をトレンチ（第２シャロートレンチ（３１２））に充填し、その後、平坦化をするものであるといえる。
　そうすると、引用発明において、平坦化の対象物は、第２シャロートレンチ（３１２）を形成した後、ギャップフィル絶縁膜を当該第２シャロートレンチ（３１２）に充填した後の基板であるから、当該基板は、本件補正発明における、平坦化の対象物である「前記基板」に相当するといえる。
（ｄ）したがって、本件補正発明と引用発明とは、「前記複数の第二ＳＴＩ構造をエッチングすることで形成した後に前記基板を平坦化する」点で一致する。
イ　以上のとおり、本件補正発明の構成は全て引用例１に示されているものであって、本件補正発明と引用発明とは同一ということとなる。
　したがって、本件補正発明は、引用例１に記載された発明であるから、特許法第２９条第１項第３号に規定する発明に該当し、特許出願の際独立して特許を受けることができない。
ウ　請求人の主張について
　請求人は、審判請求書の【請求の理由】【本願発明が特許されるべき理由】の［３］（４）において、「さらに、本願発明の特定事項は、ＳＴＩ構造を含む基板を平坦化することにも特徴があります。引用文献１の…（略）にはＳＴＩ構造の絶縁材料の平坦化が開示されておりますが、基板への平坦化は開示も示唆もされておりません。また、…（略）…従って、引用文献１〜５のいずれも本願の特徴である「形成された第一および第二の構造を含む基板を平坦化する」ことについて、なんら教示も示唆もされてはおりません。」と主張しているが、上記アで検討したとおりであり、引用例１には、本願の特徴である「形成された第一および第二の構造を含む基板を平坦化する」ことについて開示されているといえる。
　したがって、請求人の主張は誤解に基づくものであり、採用することはできない。
エ　本件補正の適否についてのむすび
　よって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合しないので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　よって、上記補正の却下の決定の結論のとおり決定する。
第３　本願発明について
１　本願発明
　本件補正は、上記のとおり却下されたので、本願の請求項に係る発明は、平成２９年１１月６日付けで手続補正された特許請求の範囲の請求項１〜１０に記載される事項によって特定されるものであるところ、その請求項１に係る発明（以下「本願発明」という。）は、次のとおりである。
「【請求項１】
シャロートレンチアイソレーション（ＳＴＩ）構造を形成する方法であって、
第一領域と第二領域とを有し、前記第一領域は前記第二領域から分離して、横方向にずれている基板の上表面に、第一フォトレジスト層を設け、
前記基板の上表面の前記第一領域を露出させる複数の第一開口を有する第一パターンで前記第一フォトレジスト層をパターニングし、
前記第一フォトレジスト層を第一マスクとして用い、プラズマエッチングにより前記基板の内部に前記基板の上表面から第一深さにエッチングすることで複数の第一ＳＴＩ構造を形成し、
前記基板の前記上表面に前記第一フォトレジスト層とは異なる第二フォトレジスト層を設け、
前記複数の第一ＳＴＩ構造のいずれの１つも露出させないで前記基板の前記上表面の第二領域を露出させる複数の第二開口を有する第二パターンで前記第二フォトレジスト層をパターニングし、
前記第二フォトレジスト層を第二マスクとして用い、前記基板の内部に前記基板の上表面から第二深さにエッチングすることで複数の第二ＳＴＩ構造を形成し、前記複数の第二ＳＴＩ構造の各々は、前記第二パターン内の第二開口の異なる一つに対応し、前記複数の第一ＳＴＩ構造の各々は、前記複数の第二ＳＴＩ構造の各々から分離して横方向にスペースが開けられており、および
前記基板を平坦化する
ことを特徴とするＳＴＩ構造を形成する方法。」
２　判断
　本願発明は、上記「第２　２　本件補正の適否」で検討した本件補正発明から「前記複数の第二ＳＴＩ構造をエッチングすることで形成した後に」との限定事項を省いたものである。
　そうすると、本願発明の特定事項を全て含み、さらに他の特定事項を付加したものに相当する本件補正発明が、上記「第２　２　本件補正の適否」において検討したとおり、引用例１に記載された発明であるから、本願発明も、当然に、引用例１に記載された発明ということとなる。
　したがって、本願発明は、特許法第２９条第１項第３号に規定する発明に該当し、特許を受けることができない。
第４　むすび
　以上のとおり、本願発明は、特許法第２９条第１項第３号に規定する発明に該当し、特許を受けることができないから、他の請求項について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。