【事件の表示】
　平成　９年特許願第２９２９０２号「マトリクス基板と液晶表示装置とこれを用いた表示装置と液晶プロジェクター装置」拒絶査定不服審判事件〔平成１１年　５月２１日出願公開、特開平１１−１３３４５６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　平成　９年１０月２４日　特許出願
　平成１４年１２月１６日　拒絶理由通知
　平成１５年　２月１７日　手続補正
　平成１５年　４月　４日　拒絶査定
　平成１５年　５月　８日　審判請求
　平成１５年　６月　９日　手続補正
　
第２．補正の却下の決定
［補正の却下の決定の結論］
　平成１５年６月９日付けの手続補正を却下する。
　
［理由］
１．補正後の発明
　平成１５年６月９日付けの手続補正(以下、「本件補正」という。)により、特許請求の範囲の請求項１は下記のとおり補正された。
　
　　　　　　　　　　　　　　　　記
　
【請求項１】　半導体基板上に、水平シフトレジスタと、垂直シフトレジスタと、入力されたビデオ信号を画素電極に供給する画素部のトランジスタと、前記入力されたビデオ信号をサンプリングして前記画素部のトランジスタに接続する信号線に転送するサンプリングトランジスタと、を有するマトリクス基板において、
　前記半導体基板上に、前記入力されたビデオ信号の極性が反転するごとに前記信号線を中間電位にリセットするリセットスイッチを有し、
　前記サンプリングトランジスタが前記画素部のトランジスタのゲート長よりも短いゲート長を有することを特徴とするマトリクス基板。
　
　上記補正は、
(1)　補正前の「入力されたビデオ信号を画素電極に供給する画素部のトランジスタと、前記入力されたビデオ信号をサンプリングして前記画素部のトランジスタに接続する信号線に転送するサンプリングトランジスタと、を有する半導体基板を用いたマトリクス基板」という記載を、「半導体基板上に、水平シフトレジスタと、垂直シフトレジスタと、入力されたビデオ信号を画素電極に供給する画素部のトランジスタと、前記入力されたビデオ信号をサンプリングして前記画素部のトランジスタに接続する信号線に転送するサンプリングトランジスタと、を有するマトリクス基板」とするとともに、
(2)　「前記信号線は、前記入力されたビデオ信号の極性が反転するごとに中間電位にリセットされ」という記載を「前記半導体基板上に、前記入力されたビデオ信号の極性が反転するごとに前記信号線を中間電位にリセットするリセットスイッチを有し、」とするものであるから、特許法第１７条の２第４項第２号の特許請求の範囲の減縮に相当する。
　そこで本件補正後の請求項１に記載された発明(以下、「補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に適合するか)について以下に検討する。
　
２．引用例の記載等
　本願出願前に頒布された引用例である特開平１−２８９９１７号公報(以下、「引用例１」という。)には、各図とともに以下の事項が記載されている。
　
(1)　「本発明は、以上のごとき課題を解決し、高精細かつコンパクトで信頼性に優れたアクティブマトリクスパネルを安価に提供することを目的とする。また、本発明のアクティブマトリクスパネルは・・・投写型表示装置のライトバルブとしての使用も意図している。」(第２頁右下欄第１７行ないし第３頁左上欄第４行)
(2)　「第１図に本発明の実施例を示す。同図はシリコン薄膜による相補形金属酸化膜半導体構造（Complementary Metal Oxide Semiconductor:以下、CMOS構造と略記する。）のソース線ドライバー回路１２及びゲート線ドライバー回路２１と画素マトリクス２２とが同一の透明基板上に形成されたアクティブマトリクスパネル１１の構造を示したブロック図である。ソース線ドライバー回路１２はシフトレジスタ１３、薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴと略記する。）より成るサンプルホールド回路１７、１８、１９、及びビデオ信号バス１４、１５、１６を含み、ゲート線ドライバー回路２１はシフトレジスタ２０及び必要に応じてバッファー２３を含む。また、画素マトリクス２２は、前記ソース線ドライバー回路１２に接続される複数のソース線２６、２７、２８、ゲート線ドライバー回路２１に接続される複数のゲート線２４、２５及びソース線とゲート線の交点に形成された複数の画素３２、３３を含む。該画素はＴＦＴ２９及び液晶セル３１(当審注：「液晶セル３１」は「液晶セル３０」の誤記である、以下同じ。)を含み、該液晶セル３１は画素電極と対向電極３１と液晶より成る。・・・ソース線ドライバー回路の入力端子３４、３５、３６には、それぞれ、クロック信号ＣＬＸ、スタート信号ＤＸ、ビデオ信号Ｖ1、Ｖ2、Ｖ3が入力され、ゲート線ドライバー回路の入力端子３７、３８には、それぞれクロック信号ＣＬＹ、スタート信号ＤＹが入力される。」(第３頁左下欄第１３行ないし第４頁左上欄第３行)
(3)　「次に、ＴＦＴ、特にドライバー回路を構成するＰ形及びＮ形ＴＦＴの電流供給能力を高めるために本発明が採用する手段について述べる。先に述べたごとく、非単結晶シリコン薄膜によるＴＦＴは、トラップ密度が高いため、単結晶シリコンＭＯＳＦＥＴに比してオン電流が小さくオフ電流が大きい特性を有する。第５図に、ゲート長、ゲート幅、及びソース・ドレイン電圧ＶDSを同一として測定した単結晶シリコンＭＯＳＦＥＴの特性１４０とシリコン薄膜によるＴＦＴの特性１４１とを比較して示す。同図で、横軸はソースを基準としたゲートの電圧VGS、縦軸はソース・ドレイン間電流IDSの相対値である。同図からわかる様にＴＦＴはオン・オフ比が低いため、第１図における画素マトリクス用ＴＦＴ２９とドライバー回路１２及び２１を構成するＴＦＴのそれぞれを最適な素子寸法に形成しなくてはならない。・・・出願人の実測及びシミュリーションによると、例えばクロック周波数ｆ＝２ＭＨｚ程度のシフトレジスタを実現するためには、ドライバー回路を形成するＴＦＴのＲON2及びＲON3は画素ＴＦＴのＲON1の1/10以下でなくてはならない。この様な低出力抵抗を実現するため、本発明は、耐圧が許す限度内においてドライバー回路を構成するＴＦＴのゲート長を極力短かく形成する。また、第１図におけるサンプルホールド回路１７、１８、１９を形成するＴＦＴは、シフトレジスタ１３を形成するＴＦＴよりも低耐圧でよいため該シフトレジスタ１３を形成するＴＦＴよりもゲート長を更に短かく形成する。第６図にゲート長Ｌの定義を、第２表に本発明に採用する各部のＴＦＴのゲート長の一例を示す。第６図において、１４２はゲート電極、１４３はチャネル領域を形成するシリコン薄膜であり、１４４がゲート長を１４５がゲート幅を示す。」(第７頁右上欄第１表の次行ないし第８頁左上欄第８行)
(4)　第２表によれは、画素マトリクス用ＴＦＴのゲート長が２０．０μｍ、サンプルホールド回路用ＴＦＴのゲート長が４．５μｍである。
(5)　「第１１図（ａ）はソース線ドライバー回路を示しており、２１０〜２１３はシフトレジスタの単位セル、２１４、２１５はサンプルホールド回路、２１６は画素マトリクス、２１７はビデオ信号バスである。」(第９頁第５行ないし第１０行)
(6)　「本発明の効果を説明する。・・・第一に、画素マトリクス部と同一の透明基板上に相補形ＴＦＴによるゲート線乃至ソース線のドライバー回路を集積化することによって以下の効果がもたらされる。
（１）外付けドライバー集積回路を実装する際の接続ピッチによって、パネルの精細度が制限されることが無くなる。この結果、本発明を用いることによって、５０μｍ以下の画素ピッチを有する液晶パネルが実現可能となる。
（２）パネルを実装する実装基板の外形寸法が大幅に小形化され、本発明の液晶パネルを用いた表示装置の小形・薄形・軽量化が促進される。
（３）ドライバー集積回路を外付けする工程が不要となるため、本発明の液晶パネルを用いた表示装置の低コスト化が促進される。
（４）ドライバー集積回路の外付けが不要となるため、本発明の液晶パネルを用いた表示装置の信頼性が向上する。
（５）相補形ＴＦＴによってドライバー回路を形成することによって、液晶パネルが本来持っている低電力性との相乗効果が発揮され、表示装置全体の低電力化が実現される。・・・第四に、ドライバー回路を構成するＴＦＴのゲート長を画素マトリクスを構成するＴＦＴのそれよりも短かく形成する事によって、ドライバー回路の動作速度を向上させ、尚且つ、各画素における書込み、保持動作を最適状態に保つことが可能となる。」(第１３頁左下欄第３行ないし第１４頁左上欄第１５行)
(7)　摘記事項(2)(5)とともに第１図、第１１図(a)には「入力されたビデオ信号を画素電極に供給する画素のＴＦＴ」、及び、「入力されたビデオ信号をサンプリングして画素のＴＦＴに接続するソース線に転送するサンプルホールド回路のＴＦＴ」が見てとれる。
　
　以上(1)〜(7)からみて、引用例１には、以下の発明が記載されている(以下、「引用発明」という。)。
「透明基板上に、ソース線ドライバー回路のシフトレジスタと、ゲート線ドライバー回路のシフトレジスタと、入力されたビデオ信号を画素電極に供給する画素のＴＦＴと、前記入力されたビデオ信号をサンプリングして前記画素のＴＦＴに接続するソース線に転送するサンプルホールド回路のＴＦＴと、を有するアクティブマトリクスパネルにおいて、
　サンプルホールド回路のＴＦＴのゲート長が４．５μｍ、画素のＴＦＴのゲート長が２０．０μｍとしたアクティブマトリクスパネル。」
　
３．対比
　そこで、補正発明と引用発明を比較すると、以下のとおりである。
(1)　引用発明の「ソース線ドライバー回路のシフトレジスタ」「ゲート線ドライバー回路のシフトレジスタ」「画素電極」「画素のＴＦＴ」「ソース線」「サンプルホールド回路のＴＦＴ」及び「アクティブマトリクスパネル」は、それぞれ補正発明の「水平シフトレジスタ」「垂直シフトレジスタ」「画素電極」「画素部のトランジスタ」「信号線」「サンプリングトランジスタ」及び「マトリクス基板」に相当する。
(2)　引用発明は「サンプルホールド回路のＴＦＴのゲート長が４．５μｍ、画素のＴＦＴのゲート長が２０．０μｍ」の構成を有するから、「サンプルホールド回路のＴＦＴが画素のＴＦＴのゲート長よりも短い」といえる。
(3)　補正発明の「半導体基板」と引用発明の「透明基板」はともに「基板」という点において一致している。
　
　したがって、補正発明と引用発明は、
「基板上に、水平シフトレジスタと、垂直シフトレジスタと、入力されたビデオ信号を画素電極に供給する画素部のトランジスタと、前記入力されたビデオ信号をサンプリングして前記画素部のトランジスタに接続する信号線に転送するサンプリングトランジスタと、を有するマトリクス基板において、
　前記サンプリングトランジスタが前記画素部のトランジスタのゲート長よりも短いゲート長を有するマトリクス基板。」
の点で一致し、以下の点で相違する。
　
(相違点１)
　補正発明の基板は「半導体基板」であるのに対して、引用発明の基板は「透明基板」である点。
(相違点２)
　補正発明は、半導体基板上に「入力されたビデオ信号の極性が反転するごとに信号線を中間電位にリセットするリセットスイッチを有し」という構成を有するのに対して引用発明はこの構成を有さない点。
　
４．判断
(1)　相違点１について
　基板として、半導体基板を用いたマトリクス基板は周知であって、例えば、特開平９−１３８４２７号公報、特開平９−１７１１９５号公報、特開平７−９８４６０号公報に記載されている(以下、「周知技術１」という。)。
　そして引用発明と周知技術１は、ともにアクティブマトリクス液晶パネルに関するものであり産業上の利用分野が共通していることを考慮すれば、引用発明の「透明基板」に変えて「半導体基板」を採用することは、当業者ならば容易にできることである。
　
(2)　相違点２について
　入力されたビデオ信号の極性が反転するごとに信号線を中間電位にリセットするリセットスイッチを設けることは周知であって、例えば、特開平２−２０４７１８号公報、特開平７−１３４５７３号公報、特開平６−１１７３１号公報に記載されている(以下、「周知技術２」という。)。
　そして、引用発明と周知技術２は、ともにアクティブマトリクス液晶パネルに関するものであり産業上の利用分野が共通していることを考慮すれば、引用発明に対して、周知技術２の構成を付加することは当業者ならば容易にできることである。
　
　また、引用発明に対して周知技術１及び周知技術２を採用して得られる効果は、引用発明並びに周知技術１及び周知技術２から予測し得ない顕著なものとはいえない。
　
　したがって、補正発明は、引用例１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
　なお、審判請求人は審判請求書(平成１５年６月９日付け手続補正書により補正されたもの)において以下のとおり主張している。
「補正後の請求項１に記載の発明は、以下に示す発明特定事項（Ａ′）〜（Ｃ）を有する。
　（Ａ′）「半導体基板上に、水平シフトレジスタと、垂直シフトレジスタと、入力されたビデオ信号を画素電極に供給する画素部のトランジスタと、前記入力されたビデオ信号をサンプリングして前記画素部のトランジスタに接続する信号線に転送するサンプリングトランジスタと、を有するマトリクス基板において」
　（Ｂ′）「前記半導体基板上に、前記入力されたビデオ信号の極性が反転するごとに前記信号線を中間電位にリセットするリセットスイッチを有し」
　（Ｃ）「前記サンプリングトランジスタが前記画素部のトランジスタのゲート長よりも短いゲート長を有する」
・・・すなわち本願発明は、今回の補正により「半導体基板３０１上に、水平シフトレジスタ（ＨＳＲ）と、垂直シフトレジスタ（ＶＳＲ）と、画素部のトランジスタと（３２３，３２４）、ビデオ信号をサンプリングするサンプリングトランジスタ（３２７）と、信号線を中間電位にリセットするリセットスイッチ（３２８）を有する」ことを特徴とする。
　本願発明の課題は、「ビデオ信号をサンプリングする際、数十ｎｓオーダーの高速サンプリングを可能とするために、サンプリングトランジスタに高い駆動力及びオンオフ耐圧を持たせると共に拡散層容量を低減することを、回路規模を増大することなく実現する」ことである（段落〔０００７〕〜〔００１０〕）。
　この課題を解決するために、上記本願の発明特定事項（Ａ′）〜（Ｃ）によって、前回の応答時に説明したように、ゲート長（拡散層間）を小さくすることが可能となり、サンプリングトランジスタの寄生容量を小さくすることができるので回路規模を小さくすることができる。またサンプリングトランジスタの拡散層容量が小さくなることによりビデオ線の時定数が減るので信号線への高速サンプリングが可能となり、さらに駆動回路の負荷も軽減できるので駆動回路の規模の縮小にもつながるという効果が得られる（段落〔００４７〕，〔００４８〕より推論可能）。
　そして今回の補正により、「水平シフトレジスタと、垂直シフトレジスタと、画素部のトランジスタと、サンプリングトランジスタとを有する半導体基板上に、信号線を中間電位にリセットするリセットスイッチを有する」ことによって、「さらなる回路規模の縮小」という効果が得られる。」
　
　また、上記主張において審判請求人が「前回の応答時に説明したように・・・」とする、平成１５年２月１７日付け意見書の記載は以下のとおりである。
「本発明は、信号線の電位をビデオ信号が反転するときに中間電位に一度リセットすることによってかかるサンプリングトランジスタにかかるバイアスが画素部のＴＦＴにかかるバイアスの半分となり、よってサンプリングトランジスタの耐圧を画素部のＴＦＴにかかる耐圧よりも低く設定することができるようになる。このため、サンプリングトランジスタのゲート幅を画素部のＴＦＴのゲート幅よりも小さくすることが可能となるものである（段落〔００４２〕，〔００４６〕より）。
　また、上記のようにビデオ信号が反転する際に信号線の電位を一度中間電位にすることによってサンプリングトランジスタにかかるバイアスが従来のサンプリングトランジスタにかかるバイアスもしくは画素部のトランジスタにかかるバイアスよりも小さくすることができるので、それによってサンプリングトランジスタの耐圧を画素部のトランジスタの耐圧に比べて小さくすることが可能となる。このため、トランジスタの耐圧を下げる処理（低濃度不純物拡散領域の幅（オフセット幅）を小さくする⇔オン耐圧を下げる，ウェル濃度を上げる⇔オフ耐圧を下げる）を行うことができる。
　本発明は、上記の説明によりゲート長（拡散層間）を小さくすることが可能となり、サンプリングトランジスタの寄生容量を小さくすることができるので回路規模を小さくすることができる。またサンプリングトランジスタの拡散層容量が小さくなることによりビデオ線の時定数が減るので信号線への高速サンプリングが可能となり、さらに駆動回路の負荷も軽減できるので駆動回路の規模の縮小にもつながるという効果が得られる（段落〔００４７〕，〔００４８〕より推論可能）。」
　
　そして、引用発明は「サンプルホールド回路のＴＦＴのゲート長が４．５μｍ、画素のＴＦＴのゲート長が２０．０μｍ」という構成を有するものであるが、引用発明に周知技術１及び周知技術２を採用してなるマトリクス基板は、基板が透明基板から半導体基板に替わり、また、リセットスイッチの構成も加わることから、トランジスタ素子の構造や特性、各素子に求められる耐圧などが異なるものとなることは明らかである。
　したがって、両者のゲート長が依然として４．５μｍ、２０．０μｍのままの筈はなく、「サンプリングトランジスタが前記画素部のトランジスタのゲート長よりも短いゲート長を有する」という構成も影響を受ける。
　
　また、引用例１の記載から明らかなとおり、引用発明は、回路の高速動作、駆動能力、耐圧等を考慮しつつ各トランジスタのサイズを決定して回路の集積化、装置の小形化を図ることを目的としたものである。
　そうしてみれば、引用発明に対して周知技術１及び周知技術２を採用するとともに、引用例１に記載されているように各トランジスタのサイズを精査して低出力抵抗かつ耐圧等が許す限度内においてサンプリングトランジスタのゲート長を短くし、さらなる回路規模の縮小を図ることは、当業者が行う通常の創意工夫の範囲内の事項といえる。
　よって、このようにしてなるマトリクス基板において、サンプリングトランジスタに求められる耐圧は画素部のトランジスタに求められる耐圧よりも小さいから、サンプリングトランジスタのゲート長は画素部のトランジスタのゲート長よりも短いと言える。
　したがって、審判請求人の主張を採用することはできない。
　
５．補正の却下の決定の結び
　本件補正は、特許法等の一部を改正する法律（平成15年法第律47号）附則第２条第７項の規定によりなお従前の例によるものとされた同法第１条の規定による改正前の特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に違反するので、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３．本願発明
１．本願発明について
　平成１５年６月９日付けの手続補正は上記「第２．補正の却下の決定」のとおり却下されたので、本願の請求項に係る発明は平成１５年２月１７日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし９に記載された事項により特定されるとおりのものと認められるところ、その請求項１に係る発明は下記のものである(以下、「本願発明」という。)。
　
　　　　　　　　　　　　　　　　記
　
【請求項１】　入力されたビデオ信号を画素電極に供給する画素部のトランジスタと、前記入力されたビデオ信号をサンプリングして前記画素部のトランジスタに接続する信号線に転送するサンプリングトランジスタと、を有する半導体基板を用いたマトリクス基板において、
　前記信号線は、前記入力されたビデオ信号の極性が反転するごとに中間電位にリセットされ、
　前記サンプリングトランジスタが前記画素部のトランジスタのゲート長よりも短いゲート長を有することを特徴とするマトリクス基板。
　
２．引用例の記載等
　原査定の拒絶の理由に引用された引用例及びその記載事項は、上記「第２．補正の却下の決定」の「２．引用例の記載等」に記載したとおりである。
　
３．対比及び判断
　本願発明は「第２．補正の却下の決定」で検討した補正発明において、「半導体基板上に」、「水平シフトレジスタ」、「垂直シフトレジスタ」との事項を省いたものである。また、本件補正により補正された後の請求項１には、「半導体基板を用いた」というマトリクス基板についての限定事項、及び、「リセットされ」という信号線についての限定事項は文言上記載されていないものの、補正発明が「半導体基板上に・・・を有するマトリクス基板」という事項、及び、「信号線を・・・リセットする」という事項を含むものである点を考慮すれば、補正発明は、本願発明の特定事項を全て含むものである。
　そうすると、本願発明の特定事項を全て含み、さらに他の事項を付加したものに相当する補正発明が、「第２．補正の却下の決定」に記載したとおり引用例１及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により引用例１及び周知技術に基づいて当業者が容易に発明することができたものである。
　
４．むすび
　以上のとおり、本願発明は引用例１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができず、本願は拒絶すべきものである。
　よって結論のとおり審決する。