【事件の表示】
　特願２０１２−１７９１３６「リードフレーム接続を有するパワーオーバレイ構造」拒絶査定不服審判事件〔平成２５年　２月２８日出願公開、特開２０１３−　４２１３５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成２４年８月１３日（パリ条約による優先権主張　２０１１年８月１６日　米国）の出願であって、平成２８年５月１８日付けの拒絶理由の通知に対して、同年８月１６日に意見書が提出されるとともに手続補正がなされ、平成２９年１月２３日付けの最後の拒絶理由の通知に対して、同年５月１０日に意見書が提出されるとともに手続補正がなされたが、同年１０月２５日付けで同年５月１０日付け手続補正が却下されるとともに拒絶査定がなされ、これに対して平成３０年２月１９日に拒絶査定不服審判の請求がなされると同時に手続補正がなされたものである。
第２．平成３０年２月１９日にされた手続補正についての補正の却下の決定
［補正の却下の決定の結論］
　平成３０年２月１９日にされた手続補正（以下「本件補正」という。）を却下する。
　
［理由］
１．本件補正について（補正の内容）
　本件補正は、特許請求の範囲についてするもので、特許請求の範囲の請求項１、請求項７について、
　本件補正前に、
「【請求項１】
　パワーオーバレイ（ＰＯＬ）構造（１０）において、
　ＰＯＬサブモジュール（１４）であって、
　　その中を通って形成された複数のビアを有し、誘電体積層または誘電体フィルムを備える誘電体層（３０）と、
　　前記誘電体層（３０）に取り付けられ、それぞれが半導体材料から成る基板および前記基板上に形成された複数の接続パッドを含む、少なくとも１つの半導体デバイス（１２）と、
　　前記少なくとも１つの半導体デバイス（１２）の前記複数の接続パッドに電気的に結合された金属相互接続構造（３８）であって、前記誘電体層（３０）を通って形成された前記ビア（３６）を通って延在し、その結果、前記複数の接続パッドに接続される、金属相互接続構造（３８）と、
　を備えるＰＯＬサブモジュール（１４）と、
　前記ＰＯＬサブモジュール（１４）に電気的に結合されたリードフレーム（２６）であって、外部回路構造（２７）への相互接続を行うように構成された複数のリード（２８）を備えるリードフレーム（２６）と、
　導電性の第１の表面および第２の表面を有する多層基板（１８）と、
を備え、
　前記ＰＯＬサブモジュール（１４）と、前記リードフレーム（２６）は、それぞれ別々に、前記多層基板（１８）の前記第１の表面に取り付けられ、
　前記リードフレーム（２６）は、前記多層基板（１８）の前記第１の表面を越えて前記多層基板（１８）の外側に延び、
　前記リードフレーム（２６）及び前記多層基板面を介して前記ＰＯＬサブモジュール（１４）が外部回路構造に電気的に結合する、
パワーオーバレイ（ＰＯＬ）構造（１０）。」
　
「【請求項７】
　パワーオーバレイ（ＰＯＬ）構造を形成する方法であって、
　誘電体層と、誘電体層に取り付けられた少なくとも１つの半導体デバイスと、少なくとも１つの半導体デバイスに電気的に結合するために誘電体層内のビアを通って延在する金属相互接続構造とを含むＰＯＬサブモジュールを提供するステップと、
　導電性の第１の表面および第２の表面を有する多層基板（１８）の前記第１の表面にリードフレームを取り付けるステップと、
　前記リードフレームを取り付けられた前記多層基板（１８）の前記第１の表面の前記リードフレームが取り付けられていない位置に前記ＰＯＬサブモジュールを取り付けるステップと、
　を含み、
前記リードフレーム（２６）は、前記多層基板（１８）の前記第１の表面を越えて前記多層基板（１８）の外側に延び、
　前記リードフレームは、前記多層基板（１８）を介して前記ＰＯＬサブモジュールの前記少なくとも１つの半導体デバイスと外部回路構造との間の相互接続を行うように構成さ
れる、方法。」
　とあったところ
　本件補正により、
「【請求項１】
　パワーオーバレイ（ＰＯＬ）構造（１０）において、
　ＰＯＬサブモジュール（１４）であって、
　　その中を通って形成された複数のビアを有し、誘電体積層または誘電体フィルムを備える誘電体層（３０）と、
　　前記誘電体層（３０）に取り付けられ、それぞれが半導体材料から成る基板および前記基板上に形成された複数の接続パッドを含む、少なくとも１つの半導体デバイス（１２）と、
　　前記少なくとも１つの半導体デバイス（１２）の前記複数の接続パッドに電気的に結合された金属相互接続構造（３８）であって、前記誘電体層（３０）を通って形成された前記ビア（３６）を通って延在し、その結果、前記複数の接続パッドに接続される、金属相互接続構造（３８）と、
　を備えるＰＯＬサブモジュール（１４）と、
　前記ＰＯＬサブモジュール（１４）に電気的に結合されたリードフレーム（２６）であって、外部回路構造（２７）への相互接続を行うように構成された複数のリード（２８）を備えるリードフレーム（２６）と、
　
パターン化された
層を含む
前記第１の表面反対側の導電性の層を含む
を備え、
　前記ＰＯＬサブモジュール（１４）と、前記リードフレーム（２６）
の一部
間隔を置いて、
　前記リードフレーム（２６）は、前記多層基板（１８）の前記第１の表面を越えて前記多層基板（１８）の外側に延び、
　
前記ＰＯＬサブモジュール（１４）の周りと、前記リードフレーム（２６）が前記多層基板（１８）の前記第１の表面に取り付けられた位置の上及び、前記間隔の位置に封入（４４）が形成され、
　前記リードフレーム（２６）及び前記多層基板面を介して前記ＰＯＬサブモジュール（１４）が外部回路構造に電気的に結合する、
パワーオーバレイ（ＰＯＬ）構造（１０）。」
「【請求項７】
　パワーオーバレイ（ＰＯＬ）構造を形成する方法であって、
　誘電体層と、誘電体層に取り付けられた少なくとも１つの半導体デバイスと、少なくとも１つの半導体デバイスに電気的に結合するために誘電体層内のビアを通って延在する金属相互接続構造とを含むＰＯＬサブモジュールを提供するステップと、
  
パターン化された
層を含む
前記第１の表面反対側の導電性の層を含む
該第１の表面に沿って
の一部
  前記リードフレームを取り付けられた前記多層基板（１８）の前記第１の表面の前記リードフレームが取り付けられていない位置に
前記リードフレームから間隔を置いて、
　を含み、
前記リードフレーム（２６）は、前記多層基板（１８）の前記第１の表面を越えて前記多層基板（１８）の外側に延び、
　
前記ＰＯＬサブモジュール（１４）の周りと、前記リードフレーム（２６）が前記多層基板（１８）の前記第１の表面に取り付けられた位置の上及び、前記間隔の位置に封入（４４）が形成され、
　前記リードフレームは、前記多層基板（１８）を介して前記ＰＯＬサブモジュールの前記少なくとも１つの半導体デバイスと外部回路構造との間の相互接続を行うように構成される、方法。」
　とするものである。（下線部は、補正箇所である。）
　
２．補正の適否
　本件補正は、補正前の請求項１に記載された発明の発明特定事項である「導電性の第１の表面」及び「第２の表面」を、それぞれ「
パターン化された
層を含む
前記第１の表面反対側の導電性の層を含む
の一部
間隔を置いて、
前記ＰＯＬサブモジュール（１４）の周りと、前記リードフレーム（２６）が前記多層基板（１８）の前記第１の表面に取り付けられた位置の上及び、前記間隔の位置に封入（４４）が形成され、
　さらに、本件補正は、補正前の請求項７に記載された発明の発明特定事項である「導電性の第１の表面および第２の表面を有する多層基板（１８）の前記第１の表面にリードフレームを取り付けるステップ」における、導電性の第１の表面及び第２の表面を、それぞれ「
パターン化された
層を含む
前記第１の表面反対側の導電性の層を含む
該第１の表面に沿って
の一部
前記リードフレームから間隔を置いて、
前記ＰＯＬサブモジュール（１４）の周りと、前記リードフレーム（２６）が前記多層基板（１８）の前記第１の表面に取り付けられた位置の上及び、前記間隔の位置に封入（４４）が形成され、
　また、本件補正前の請求項１、７に記載された発明と本件補正後の請求項１、７に記載される発明の産業上の利用分野及び解決しようとする課題は同一であるから、特許法第１７条の２第５項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の請求項１に記載された発明（以下、「本件補正発明」という。）が特許出願の際独立して特許を受けることができるものか否か（特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか否か）を検討する。
（１）本件補正発明
　本件補正発明は、上記１．で記載したとおりのものである。
　
（２）引用文献、引用発明
（ア）引用文献１
　原査定の拒絶の理由において引用された、特開２００７−５３３７９号公報（以下、「引用文献１」という。）には、図面とともに以下の事項が記載されている。（下線は、当審において付加した。以下、同じ。）
　　
ａ．「【技術分野】
【０００１】
　本出願は、一般に、パワー半導体デバイスのパッケージングのための構造および方法に関する。」
ｂ．「【００２０】
　図１から９Ｂは、図９Ａに例示されている、
パワー半導体デバイスパッケージ構造
その結果のパッケージ構造を対象とする一実施形態を示している
チップ２１はＭＯＳＦＥＴデバイス
【００２１】
　図３に例示されているように、
チップ２１は、活性表面２４および背面２５を持つ。概して、活性表面２１は、コンタクトパッド２２および２３
を持つことができる
【００２２】
　図１および２は、
膜の厚さを通して延びる複数のスルーホール１１を持つ誘電体膜１０
　　　　　　　　　　・・・・　中略・・・・
【００３１】
　一実施形態では、誘電体膜１０を形成する方法は、所望の材料の平面誘電体膜を獲得し、適当な手段によりその中にスルーホール１１を形成することを含む。例示的な一実施形態では、
誘電体膜１０は、セラミックであり
ｃ．「【００４１】
　図５は、導電層４０が形成された後、
誘電体膜１０に取り付けられたチップ２１
誘電体膜１０は、導電層４０を形成できる平面を備え、それにより、誘電体膜１０の上側表面に平面相互接続構造ができる
導電層４０は、スルーホール１１を埋めて導電性支柱４１を形成し、これは導電層４０をコンタクトパッド２２および２３に電気的に結合する
ｄ．「【００４９】
　図６は、導電層４０のパターン形成が行われた後の誘電体膜１０に取り付けられたチップ２１の断面を例示している。導電層４０は、導電層の一部を選択的に除去し、パッケージ構造相互接続部を形成することによりパターン形成される。誘電体膜１０の上側表面に隣接して形成される導電性支柱４１および配線４２を含むその結果の相互接続構造は、低抵抗および低インダクタンスの相互接続部を実現し、パワー半導体デバイスに存在することが多い大電流に対応できる。
　　　　　　　　　　・・・・　中略・・・・
【００５２】
　
図７は、パワーモジュール基板７０に揃えられている、チップ２１に付着している誘電体膜１０の断面図である
パワーモジュール基板７０は、
チップ２１を電気的に結合できる１つまたは複数の導電基板コンタクト７２を持つ絶縁基板７１を含む
チップ２１は、
ハンダ７４で基板コンタクト７２にハンダ付けすることができる。絶縁基板７１は、さらに、背面導電層７３も持ち
パワーモジュールをヒートシンク（図に示されていない）に容易に取り付けることができる
【００５３】
　絶縁基板７１は、パワーモジュール基板で使用するのに適している絶縁体を含むことができる。このような材料の例は、Ａｌ２Ｏ３およびＢｅＯを含むセラミックスなどの無機絶縁体、さらに、ＡｌＮ、Ｓｉ３Ｎ４、およびＳｉＣなどの他の絶縁体である。
【００５４】
　一実施形態では、
絶縁基板７１は、第１の主要表面および対向する第２の主要表面を持ち
複数の導電性基板コンタクト７２が、第１の主要表面に隣接して形成される。背面導電層７３は、第２の主要表面上に形成することができる
　　　　　　　　　　・・・・　中略・・・・
【００５７】
　
図９Ａは
パワー半導体チップパッケージ構造
ｅ．「【００７７】
　図１４に例示されている実施形態では、パワーモジュールを例えば、
回路基板に電気的に接続する手段を構成するためにＩ／Ｏストラップ１５１を使用する
ストラップ１５１およびコンタクト７２は、例えば、基板７１上にコンタクト７２を形成し、次いで、ハンダ付け、ろう接、または溶接などの好適な方法でストラップ１５１をコンタクト７２に接着することにより別々に形成される
【００７８】
　他の実施形態では、ストラップ１５１は、導電層４０の延長とすることができ、ストラップ１５１およびコンタクト４０は前段落で説明されているのと類似の方法により導電体の同じピースから形成される。それとは別に、ストラップ１５１は、例えば、ハンダ付け、ろう接、または溶接により、導電層４０に接着することができる。さらに他の実施形態では、Ｉ／Ｏ構造は、基板コンタクト７２に接着されるか、またはその延長である１つまたは複数のＩ／Ｏストラップ、および導電層４０に接着されるか、またはその延長である１つまたは複数のＩ／Ｏストラップを含む。
【００７９】
　限定はしないが、プリント回路基板またはセラミック基板などの相互接続構造への圧力接触技術または直接ハンダ付けを含む、他の好適なＩ／Ｏ構造および技術も使用することができる。当業でよく知られているように、Ｉ／Ｏ構造は、一般に、特定の電力回路アプリケーションのシステムレベル要件に基づいて選択される。
【００８０】
　図１３から１６は、パワーモジュールの可能なマルチチップ構成の一実施例を対象としており、当業者であれば、他の多くの代替え構成が可能であることを容易に理解するであろう。また当業者であれば、本出願のマルチチップパワーモジュールは、電源スイッチ、電源ハーフブリッジ、電源ブリッジ、電力整流器、および複雑な電力機能などの所望のパワーデバイスを形成するように構成することができることを理解するであろう。
【００８１】
　一実施形態では、パワーモジュールは、気密封止型パワーモジュールを形成する気密エンクロージャ内に装着することができる。使用することができる例示的な気密エンクロージャの１つは、モジュール相互接続部との電気的接続を形成する封止導電リードを備えるセラミックパッケージである。このような気密封止型エンクロージャを実現する方法および構造は、当業でよく知られている。」
ｆ．「
」
ｇ．「
」
ｈ．「図１５
」
　
・上記ｄの段落【００５７】によれば、図９Ａ（上記ｇ）には、パワー半導体チップパッケージ構造が記載されている。
　また、図６（上記ｈ）によれば、チップ２１、誘電体膜１０、導電層４０からなるモジュールが読み取れ、そして、図９Ａのパワー半導体チップパッケージ構造は、上記ｄの段落【００５２】によれば、パワーモジュール基板７０に該モジュールを取り付けたものである。
　してみると、引用文献１には、チップ２１、誘電体膜１０、導電層４０からなるモジュールをパワーモジュール基板７０に取り付けたパワー半導体チップパッケージ構造が記載されているといえる。
・上記ｂの段落【００２０】、【００２１】には、チップ２１は、ＭＯＳＦＥＴデバイスであって、活性表面２４および背面２５を持ち、活性表面２１は、コンタクトパッド２２および２３を持つことが記載されている。
・上記ｂの段落【００２２】には、誘電体膜１０は、膜の厚さを通して延びる複数のスルーホール１１を持つことが、また、上記ｃには、誘電体膜１０にチップ２１が取り付けられ、さらに、導電層４０を形成できる平面を備え、それにより、誘電体膜１０の上側表面に平面相互接続構造ができることが記載されている。また、上記ｂの段落【００３１】には、誘電体膜１０は、セラミックであることが記載されている。
　してみると、引用文献１には、誘電体膜１０は、セラミックであり、膜の厚さを通して延びる複数のスルーホール１１を持ち、チップ２１が取り付けられ、さらに、導電層４０を形成できる平面を備え、それにより、該誘電体膜１０の上側表面に平面相互接続構造ができることが記載されているといえる。
・上記ｃには、導電層４０は、スルーホール１１を埋めて導電性支柱４１を形成し、これは導電層４０をコンタクトパッド２２および２３に電気的に結合することが記載されている。
・上記ｄの段落【００５２】には、パワーモジュール基板７０は、チップ２１を電気的に結合できる１つまたは複数の導電基板コンタクト７２を持つ絶縁基板７１を含み、チップ２１がハンダ７４で基板コンタクト７２にハンダ付けされ、絶縁基板７１は、さらに、背面導電層７３も持つことが記載されている。また、段落【００５４】、図９Ａによれば、絶縁基板７１は、第１の主要表面および対向する第２の主要表面を持ち、第１の主要表面に複数の導電基板コンタクト７２が隣接して形成され、第２の主要表面に背面導電層７３を持つことが記載されている。
　してみると、引用文献１には、パワーモジュール基板７０は、チップ２１と電気的に結合できる複数の導電基板コンタクト７２が隣接して形成される第１の主要表面を持つ絶縁基板７１を含み、チップ２１がハンダ７４で基板コンタクト７２にハンダ付けされ、さらに、絶縁基板７１の第１の主要表面に対向する第２の主要表面に背面導電層７３を持つことが記載されているといえる。
・上記ｅの段落【００７７】には、回路基板に電気的に接続する手段を構成するためにＩ／Ｏストラップ１５１を使用できること、さらに、ストラップ１５１は、基板７１上にコンタクト７２を形成し、ハンダ付け、ろう接、または溶接などでストラップ１５１をコンタクト７２に接着することが記載されている。
　また、図１５（上記ｈ）によれば、複数のＩ／Ｏストラップ１５１が、絶縁基板７１の第１の主要表面を超えて絶縁基板７１の外側に伸びている。
　してみると、パワー半導体チップパッケージ構造は、回路基板に電気的に接続する手段を構成するために複数のＩ／Ｏストラップ１５１を使用でき、該ストラップ１５１は、絶縁基板７１上に形成した導電基板コンタクト７２に、ハンダ付け、ろう接、または溶接などで接着され、絶縁基板７１の第１の主要表面を超えて絶縁基板７１の外側に伸びることが記載されているといえる。
　したがって、上記引用文献１の記載及び図面並びにこの分野の技術常識を考慮すると、引用文献１には、次の発明（以下、「引用発明」という。）が開示されていると認められる。
　
「チップ２１、誘電体膜１０、導電層４０からなるモジュールをパワーモジュール基板７０に取り付けたパワー半導体チップパッケージ構造であって、
　前記チップ２１は、ＭＯＳＦＥＴデバイスであって、活性表面２４および背面２５を持ち、活性表面２１は、コンタクトパッド２２および２３を持ち、
　前記誘電体膜１０は、セラミックであり、膜の厚さを通して延びる複数のスルーホール１１を持ち、チップ２１が取り付けられ、さらに、導電層４０を形成できる平面を備え、それにより、該誘電体膜１０の上側表面に平面相互接続構造ができるものであり、
　前記導電層４０は、スルーホール１１を埋めて導電性支柱４１を形成し、これによって導電層４０をコンタクトパッド２２および２３に電気的に結合するものであり、
　パワーモジュール基板７０は、チップ２１と電気的に結合できる複数の導電基板コンタクト７２が隣接して形成される第１の主要表面を持つ絶縁基板７１を含み、チップ２１がハンダ７４で基板コンタクト７２にハンダ付けされ、さらに、絶縁基板７１の第１の主要表面に対向する第２の主要表面に背面導電層７３も持つものであり、
　回路基板に電気的に接続する手段を構成するために複数のＩ／Ｏストラップ１５１を使用でき、該ストラップ１５１は、絶縁基板７１上に形成した導電基板コンタクト７２に、ハンダ付け、ろう接、または溶接などで接着され、絶縁基板７１の第１の主要表面を超えて絶縁基板７１の外側に伸びるものである、
　パワー半導体チップパッケージ構造。」
（イ）引用文献２
　原査定の拒絶の理由において引用された、特開２００４−６６０３号公報（以下、「引用文献２」という。）には、図面とともに以下の事項が記載されている。
ａ．「【０００２】
【従来の技術】
近年になり、半導体パワーデバイスの大容量化が進み、これに伴いパワー半導体素子の発熱損失も益々増大する傾向にある。これに対して、パワー半導体素子は信頼性および寿命の観点からその動作温度を低い温度に保つことが望ましいことから、半導体パワーデバイスでは、通電に伴う半導体チップの発熱を外部に効率よく放熱して過度な温度上昇を抑制することが重要な課題となっている。
ここで、ＩＧＢＴとＦＷＤを組み合わせたパワーモジュールを例に、従来におけるモジュールの組立構造を図７に示す。図７（ａ），（ｂ）において、１は放熱用の金属ベース板（銅板）、２は金属ベース板１の上に搭載した半導体素子実装用の絶縁基板、３はＩＧＢＴ、４はＦＷＤ、５は外囲ケース（樹脂ケース）、
６はコレクタ端子、７はエミッタ端子、８はゲート端子である
ｂ．「【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図１〜図６に示す実施例で説明する。なお、各実施例の図中で図７，図８に対応する部材には同じ符号を付してその説明は省略する。
〔実施例１〕
図１（ａ），（ｂ）は本発明の請求項１，２，５に対応する実施例を示すものである。この実施例において、パッケージ内部の構造は基本的に図７（ａ），（ｂ）と同様であり、ＩＧＢＴ３とＦＷＤ４は左右に近接するように並置して絶縁基板２に実装している。
【００１６】
ここで、
ＩＧＢＴ３はコレクタ電極を、ＦＷＤ４はカソード電極を下に向けて絶縁基板２の上面に形成したコレクタ，カソードに対応する配線パターン２ｂに半田マウントされている
ｃ．「図１
」
　上記ａ、ｂ、図１（上記ｃ）によれば、引用文献２には以下の技術事項が記載されている。
「コレクタ端子６、エミッタ端子７、ゲート端子８の絶縁基板２の接続箇所と、半導体素子であるＩＧＢＴ３やＦＷＤ４の接続箇所とは、間隔が設けられていること。」
（ウ）引用文献３
　原査定の拒絶の理由において引用された、特開２００７−２８７８３３号公報（以下、「引用文献３」という。）には、図面とともに以下の事項が記載されている。
ａ．「【００１０】
実施の形態１．
　図１は
実施の形態１の電力用半導体装置の外観を示した斜視図であり、図２は図１の構成のＡ−Ａ部の断面図である
　実施の形態１の電力用半導体装置は、半導体素子として、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：以下半導体素子１５と呼称する）２個と還流ダイオード（ＦＷＤｉ：以下半導体素子１６と呼称する）を２個で電力用半導体装置を構成する場合について説明する。
　半導体素子１５は、縦横各１０ｍｍ、厚さ０．４ｍｍの大きさであり、裏面にはコレクタ電極１５ａ、表面にはゲート電極およびエミッタ電極１５ｂが設けられている。
　半導体素子１６は、縦横各１０ｍｍ、厚さ０．４ｍｍの大きさであり、裏面にはカソード電極１６ａ、表面にはアノード電極１６ｂが設けられている。
【００１１】
　図１の構成は、冷却板１の基板載置面にシリコーン等の伝熱効果を高めるグリースを塗布し、
セラミック等の絶縁板の片面には第一の接続回路１２ａを形成する
反対面にも
導電性金属箔１２ｂを貼着した第一の回路基板１１
この第一の回路基板１１の第一の接続回路１２ａの所定の位置に、半導体素子１５および半導体素子１６を載置してコレクタ電極である裏面電極１５ａ、およびカソード電極である裏面電極１６ａを半田２０により固着し
第一の回路基板１１の第一の接続回路１２ａの所定の位置に通電導体３１および制御導体３２の一端側を半田２０により固着
　　　　　　　・・・・　中略　・・・・
【００１８】
　第一の回路基板１１および第二の回路基板１３の実際の構成は、主として窒化アルミ（ＡｌＮ）からなり厚さが０．６３５ｍｍのセラミック板の両面に０．３ｍｍの銅箔を貼着
し、片面に第一の接続回路１２ａまたは第二の接続回路１４ａを形成している。
  また、第二の回路基板１３の大きさは、
通電導体３１および制御導体３２を外部に導出する必要がある
ｂ．「図２
」
　上記ａ、図２（上記ｂ）によれば、引用文献３には以下の技術事項が記載されている。
「半導体素子１５，１６と、外部に導出される通電導体および制御導体は、第一の回路基板１１の一方の面の第一の接続回路１２ａに別々に、間隔を置いて取り付けられていること。」
　
（エ）引用文献４
　本件出願の優先日前の出願である特表２００２−５２１８４３号公報（以下、「引用文献４」という。）には、図面とともに以下の事項が記載されている。
ａ．「【００１３】
　図２は本発明の１実施例に基づくパッケージ化した
パワー半導体装置２４
封止体からなる層３６がパワー半導体ダイ２６と、ＤＢＣ基板２８と、銅からなる第一層３０へ半田付け４０されている装置リード３８（そのうちの１つのみ示してある）の上に形成されている
ｂ．「図２
」
　上記ａ、図２（上記ｂ）によれば、引用文献４には以下の技術事項が記載されている。
「パワー半導体装置２４において、装置リード３８、パワー半導体ダイ２６、装置リード３８とパワー半導体ダイ２６の間を含むパワー半導体装置全体を封止すること。」
（オ）引用文献５
　本件出願の優先日前の出願である特開２００７−２７２６１号公報（以下、「引用文献５」という。）には、図面とともに以下の事項が記載されている。
ａ．「【００２０】
実施の形態２．
　図４は、本発明の実施の形態２における、封止樹脂６を透視したパワーモジュールの概略構成を示す上面図、図５は図４のＢ−Ｂ線における断面図、図６は本実施の形態における、配線セラミック基板１のパワー半導体素子２の搭載面の反対面から見たパワーモジュールの概略構成を示す下面図である。
　本実施の形態の
パワーモジュールは、２個の配線セラミック基板１に各々２個のパワー半導体素子２が搭載され、接合部材３ｄ、３ｅ、３ｆと接合され
配線セラミック基板１のパワー半導体素子２の搭載面の反対面に、外周端領域１ｄを除いて内側に銅層等の金属層１ｃが設けられ、封止樹脂６が上記金属層１ｃが設けられていない外周端領域１ｄに連続して設けられている
ｂ．「図５
」
　上記ａ、図５（上記ｂ）によれば、引用文献５には以下の技術事項が記載されている。
「パワーモジュールにおいて、接合部材３ｆ、パワー半導体素子２、接合部材３ｆとパワー半導体素子２の間を含むパワーモジュール全体を封止すること。」
（３）対比
　本件補正発明と引用発明とを対比する。
　
ａ．引用発明の「スルーホール１１」、「セラミック」は、各々、本件補正発明の「ビア」、「誘電体積層」に相当する。
　そして、引用発明の「誘電体膜１０」は、セラミックからなり膜の厚さを通して延びる複数のスルーホール１１を持つものであるから、本件補正発明の「その中を通って形成された複数のビアを有し、誘電体積層または誘電体フィルムを備える誘電体層」に相当する。
　
ｂ．引用発明の「チップ２１」は、ＭＯＳＦＥＴデバイスであり、半導体材料からなることは明らかであって、さらに、誘電体膜１０に取り付けられ、活性表面２４および背面２５を持ち、活性表面２１は、コンタクトパッド２２および２３持つものであるから、本件補正発明の「前記誘電体層（３０）に取り付けられ、それぞれが半導体材料から成る基板および前記基板上に形成された複数の接続パッドを含む、少なくとも１つの半導体デバイス」に相当する。
　
ｃ．引用発明の「導電層４０」は、スルーホール１１を埋めて導電性支柱４１を形成し、導電性支柱４１によって導電層４０とコンタクトパッド２２および２３は電気的に結合し、さらに、導電層４０は、誘電体膜１０の上側表面で平面相互接続構造となるものであるから、本件補正発明の「前記少なくとも１つの半導体デバイスの前記複数の接続パッドに電気的に結合された金属相互接続構造であって、前記誘電体層を通って形成された前記ビアを通って延在し、その結果、前記複数の接続パッドに接続される、金属相互接続構造」に相当する。
ｄ．引用発明の「モジュール」は、チップ２１、誘電体膜１０、導電層４０からなるものであるから、本件補正発明の「誘電体層」と「半導体デバイス」と「金属相互接続構造」「を備えるＰＯＬサブモジュール」に相当する。
ｅ．引用発明の「回路基板」は、本件補正発明の「外部回路構造」に相当する。
　そして、引用発明の「Ｉ／Ｏストラップ１５１」は、回路基板に電気的に接続する手段であって、ここで、Ｉ／Ｏストラップ１５１で回路基板に電気的に接続されるのはチップ２１と認められるから、Ｉ／Ｏストラップ１５１とモジュールは電気的に結合されているものと認められる。
　してみると、引用発明の「複数のＩ／Ｏストラップ１５１」は、本件補正発明の「前記ＰＯＬサブモジュールに電気的に結合されたリードフレームであって、外部回路構造への相互接続を行うように構成された複数のリードを備えるリードフレーム」に相当する。
ｆ．引用発明の「複数の導電基板コンタクト７２」は、複数ありパターン化された層と認められることから、本件補正発明の「パターン化された導電性の層」に相当する。そして、引用発明の絶縁基板７１の「第１の主要表面」は、導電基板コンタクト７２が設けられる面であるから、本件補正発明の「パターン化された導電性の層を含む第１の表面」に相当する。
　また、引用発明の「背面導電層７３」は、第１の主要表面に対向する面ににある導電性の層であるから、本件補正発明の「前記第１の表面反対側の導電性の層」に相当する。そして、引用発明の絶縁基板７１の「第２の主要表面」は、背面導電層７３が設けられる面であるから、本件補正発明の「前記第１の表面反対側の導電性の層を含む第２の表面」に相当する。
　さらに、引用発明の「パワーモジュール基板７０」は、導電基板コンタクト７２の層、絶縁基板７１、背面導電層７３からなる多層の基板であるから、本件補正発明の「パターン化された導電性の層を含む第１の表面および前記第１の表面反対側の導電性の層を含む第２の表面を有する多層基板」に相当する。
ｇ．引用発明の「パワー半導体チップパッケージ構造」は、モジュールをパワーモジュール基板７０に取り付けたものでありパワーモジュール基板７０の導電基板コンタクト７２にＩ／Ｏストラップ１５１が接着されるものであるから、本件補正発明の「ＰＯＬサブモジュール」と「リードフレーム」と「多層基板と、を備え」た「パワーオーバレイ（ＰＯＬ）構造」に相当する。
　但し、本件補正発明では、「前記ＰＯＬサブモジュールと、前記リードフレームの一部は、それぞれ別々に、間隔を置いて、前記多層基板の前記第１の表面に取り付けられ」、「前記リードフレーム（２６）及び前記多層基板面を介して前記ＰＯＬサブモジュールが外部回路構造に電気的に結合する」ものであるのに対して、引用発明には、その旨の特定がされていない点で相違する。
　また、本件補正発明では、「前記ＰＯＬサブモジュールの周りと、前記リードフレームが前記多層基板の前記第１の表面に取り付けられた位置の上及び、前記間隔の位置に封入が形成され」るのに対して、引用発明には、その旨の特定がされていない点でも相違する。
ｈ．引用発明の「Ｉ／Ｏストラップ１５１」は、絶縁基板７１の第１の主要表面を超えて絶縁基板７１の外側に伸びるものであって、また、絶縁基板７１は、パワーモジュール基板７０の一部である。
　したがって、引用発明の「該ストラップ１５１は、絶縁基板７１上に形成した導電基板コンタクト７２に、ハンダ付け、ろう接、または溶接などで接着され、絶縁基板７１の第１の主要表面を超えて絶縁基板７１の外側に伸びるものである」ことは、本件補正発明の「前記リードフレームは、前記多層基板の前記第１の表面を越えて前記多層基板の外側に延びる」ことに相当する。
　したがって、本件補正発明と引用発明とを対比すると、両者は、以下の点で一致ないし相違する。
　
（一致点）
「パワーオーバレイ（ＰＯＬ）構造において、
　ＰＯＬサブモジュールであって、
　　その中を通って形成された複数のビアを有し、誘電体積層または誘電体フィルムを備える誘電体層と、
　　前記誘電体層に取り付けられ、それぞれが半導体材料から成る基板および前記基板上に形成された複数の接続パッドを含む、少なくとも１つの半導体デバイスと、
　　前記少なくとも１つの半導体デバイスの前記複数の接続パッドに電気的に結合された金属相互接続構造であって、前記誘電体層を通って形成された前記ビアを通って延在し、その結果、前記複数の接続パッドに接続される、金属相互接続構造と、
　を備えるＰＯＬサブモジュールと、
　前記ＰＯＬサブモジュールに電気的に結合されたリードフレームであって、外部回路構造への相互接続を行うように構成された複数のリードを備えるリードフレームと、
　パターン化された導電性の層を含む第１の表面および前記第１の表面反対側の導電性の層を含む第２の表面を有する多層基板と、
を備え、
　前記リードフレームは、前記多層基板の前記第１の表面を越えて前記多層基板の外側に延びる、
　パワーオーバレイ（ＰＯＬ）構造。」
 　　
（相違点１）
　本件補正発明では、「前記ＰＯＬサブモジュールと、前記リードフレームの一部は、それぞれ別々に、間隔を置いて、前記多層基板の前記第１の表面に取り付けられ」、「前記リードフレーム（２６）及び前記多層基板面を介して前記ＰＯＬサブモジュールが外部回路構造に電気的に結合する」ものであるのに対して、引用発明には、その旨の特定がされていない点。
（相違点２）
　本件補正発明では、「前記ＰＯＬサブモジュールの周りと、前記リードフレームが前記多層基板の前記第１の表面に取り付けられた位置の上及び、前記間隔の位置に封入が形成され」るのに対して、引用発明には、その旨の特定がされていない点。
（４）判断
　上記各相違点について検討する。
（相違点１）について
　引用文献２、３にも記載されるように、半導体と外部回路に接続するためのリードを多層基板の別々の位置に間隔を置いて取り付けることは周知の技術事項である。そして、該周知の技術事項においては、外部回路と半導体は、リードと多層基板を介して接続されることは明らかである。
　したがって、引用発明におけるモジュールとＩ／Ｏストラップ１５１の導電基板コンタクト７２への接続に関して、該周知の技術事項を適用して、本件補正発明の相違点１の構成とすることは、当業者が容易に想到し得たことである。
（相違点２）について
　引用文献４、５に記載されるように、リード、パワー半導体、リードとパワー半導体の間を含むパワー半導体装置全体を封止することは周知の技術事項であって、封止を行えば信頼性が向上することは明らかである。
　したがって、引用文献１に記載された発明において信頼性を高めるために、該周知の技術事項を適用して、パワー半導体装置全体を封止する封入を形成し、本件補正発明の上記相違点２の構成とすることは、当業者が容易に想到し得たことである。
　そして、本件補正発明の作用効果も、引用発明、及び周知の技術事項に基づいて当業者が予測できる範囲のものである。
　したがって、本件補正発明は、引用発明、及び周知の技術事項に基づいて当業者が容易に発明することができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。　
　
（５）結語
　以上検討したとおり、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
１．本願発明
　平成３０年２月１９日付けの手続補正は、上記のとおり却下されたので、本願の請求項１−７に係る発明は、平成２８年８月１６日に補正された特許請求の範囲の請求項１−７に記載された事項により特定されるものであるところ、そのうち請求項１に係る発明（本願発明）は再掲すると次のとおりのものである。
「【請求項１】
　パワーオーバレイ（ＰＯＬ）構造（１０）において、
　ＰＯＬサブモジュール（１４）であって、
　　その中を通って形成された複数のビアを有し、誘電体積層または誘電体フィルムを備える誘電体層（３０）と、
　　前記誘電体層（３０）に取り付けられ、それぞれが半導体材料から成る基板および前記基板上に形成された複数の接続パッドを含む、少なくとも１つの半導体デバイス（１２）と、
　　前記少なくとも１つの半導体デバイス（１２）の前記複数の接続パッドに電気的に結合された金属相互接続構造（３８）であって、前記誘電体層（３０）を通って形成された前記ビア（３６）を通って延在し、その結果、前記複数の接続パッドに接続される、金属相互接続構造（３８）と、
　を備えるＰＯＬサブモジュール（１４）と、
　前記ＰＯＬサブモジュール（１４）に電気的に結合されたリードフレーム（２６）であって、外部回路構造（２７）への相互接続を行うように構成された複数のリード（２８）を備えるリードフレーム（２６）と、
　導電性の第１の表面および第２の表面を有する多層基板（１８）と、
を備え、
　前記ＰＯＬサブモジュール（１４）と、前記リードフレーム（２６）は、それぞれ別々に、前記多層基板（１８）の前記第１の表面に取り付けられ、
　前記リードフレーム（２６）は、前記多層基板（１８）の前記第１の表面を越えて前記多層基板（１８）の外側に延び、
　前記リードフレーム（２６）及び前記多層基板面を介して前記ＰＯＬサブモジュール（１４）が外部回路構造に電気的に結合する、
パワーオーバレイ（ＰＯＬ）構造（１０）。」
２．引用文献、引用発明
　引用発明等は、上記第２の２．の（２）の「（ア）引用文献１」、「（イ）引用文献２」、「（ウ）引用文献３」の項で記載したとおりである。
　 　
３．対比・判断
　そこで、本願発明と引用発明を対比するに、本願発明は上記本件補正発明から当該補正に係る限定を省いたものであって、上記相違点１のみで相違する。
　そうすると、相違点１は、上記第２の２．の「（４）判断」に記載したとおり、引用文献１に記載された発明、及び周知の技術事項に基づいて当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、他の請求項について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。