【誤訳訂正書】
【提出日】平成22年3月30日(2010.3.30)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
メモリ・システムに保存されているデータを読み取る方法であって、前記メモリ・システムは、マルチステート記憶素子のセットを含み、前記マルチステート記憶素子は、データ記憶素子とトラッキング記憶素子を含み、前記データ記憶素子は、巡回可能に符号化されたデータを複数の状態のセットに保存することが可能であり、その方法は：
前記トラッキング記憶素子を読み取る工程であって、前記トラッキング記憶素子の少なくともサブセットをトラッキング状態に分類する工程を含み、前記トラッキング状態は前記複数の状態のサブセットと対応し、前記サブセットの状態群は他の状態群によって分離されている、前記トラッキング記憶素子を読み取る工程と；
前記分類に基いてローテーション・スキームを特定する工程と；
前記ローテーション・スキームを用いて、前記データ記憶素子の少なくともサブセットを読み取る工程を備える方法。
【請求項２】
前記ローテーション・スキームを特定する前記工程は、前記ローテーション・スキームの識別を生成するために、２以上の非冗長なトラッキング記憶素子についての分類を組み合わせる工程を含む、請求項１の方法。
【請求項３】
前記トラッキング記憶素子を読み取る前記工程は、第１トラッキング記憶素子を第１トラッキング状態に分類する工程と、第２トラッキング記憶素子を第２トラッキング状態に分類する工程を含み、
前記ローテーション・スキームを特定する前記工程は、前記第１トラッキング状態にある前記第１トラッキング記憶素子と前記第２トラッキング状態にある前記第２トラッキング記憶素子の組み合わせに基いて、第１識別子を生成する工程を含み、
前記第１識別子は、前記ローテーション・スキームを識別するために他の非冗長な識別子と組み合わせられる、請求項１の方法。
【請求項４】
前記トラッキング記憶素子を読み取る前記工程はさらに、第３トラッキング記憶素子を前記第１トラッキング状態に分類する工程と、第４トラッキング記憶素子を前記第２トラッキング状態に分類する工程と、第５トラッキング記憶素子を前記第１トラッキング状態に分類する工程と、第６トラッキング記憶素子を前記第２トラッキング状態に分類する工程を含み、
前記ローテーション・スキームを特定する工程はさらに、
前記第１トラッキング状態にある前記第３トラッキング記憶素子と、前記第２トラッキング状態にある前記第４トラッキング記憶素子の組み合わせに基いて、第２識別子を生成する工程と、
前記第１トラッキング状態にある前記第５トラッキング記憶素子と、前記第２トラッキング状態にある前記第６トラッキング記憶素子の組み合わせに基いて、第３識別子を生成する工程を含み、
前記第一識別子、前記第二識別子、および前記第三識別子は、前記ローテーション・スキームを識別するために、組み合わせとしてひとまとめにされる、請求項３の方法。
【請求項５】
前記第１識別子は第１ビットであり、
前記第２識別子は第２ビットであり、
前記第３識別子は第３ビットであり、
前記第１ビット、第２ビット、および第３ビットは、前記ローテーション・スキームに対する巡回符号を構成する、請求項４の方法。
【請求項６】
前記複数の状態は８つの状態を含み、
前記サブセットは第１状態と第２状態を含み、前記第２状態は前記第１状態から、少なくとも４つの他の状態を挟んで分離されている、請求項１の方法。
【請求項７】
前記ローテーション・スキームを特定する前記工程は：
トラッキング記憶素子のペアからのデータにアクセスする工程と；
特定のペアが、第１トラッキング状態にある第１トラッキング記憶素子と、第２トラッキング状態にある第２トラッキング記憶素子を備えるか否かを特定する工程と；
前記特定のペアが第１トラッキング状態にある第１トラッキング記憶素子と第２トラッキング状態にある第２トラッキング記憶素子を備えている場合に、前記第１トラッキング記憶素子と前記第２トラッキング記憶素子に基いて、前記ローテーション・スキームを識別する符号の第１ビットを特定する工程と；
前記特定のペアが第１トラッキング状態にある第１トラッキング記憶素子と第２トラッキング状態にある第２トラッキング記憶素子を備えている場合に、前記特定のペアに前記第１の状態と前記第２の状態を割り当てるための最良な対応付けを特定する工程を含み、前記符号は前記第１ビットと少なくとも１つの他の非冗長なビットを備えている、請求項１の方法。
【請求項８】
前記トラッキング記憶素子を読み取る前記工程は、トラッキング記憶素子の複数のセットを読み取る工程を含み；
前記ローテーション・スキームを特定する前記工程は、トラッキング記憶素子の１つのセットに基いて、前記ローテーション・スキームを識別することを試みる工程と、トラッキング記憶素子の他のセットに基いて、冗長的に前記ローテーション・スキームを識別することを試みる工程を含む、請求項１の方法。
【請求項９】
トラッキング記憶素子の異なるセット群が、それぞれ異なるローテーション・スキーム群を識別する場合に、前記ローテーション・スキームが、トラッキング記憶素子の異なるセット群の中での多数決投票の方法によって選択される、請求項８の方法。
【請求項１０】
前記データ記憶素子の少なくともサブセットを読み取る前記工程は、前記ローテーション・スキームに基いて、前記データ記憶素子の前記サブセットから読み取られたデータを復号化する工程を含む、請求項１の方法。
【請求項１１】
前記トラッキング記憶素子のデータが巡回されていない、請求項１の方法。
【請求項１２】
前記複数の状態のサブセットの各状態に対する複数の読み取り動作を実行する工程と、
複数の読み取り動作を実行する前記工程に基いて、前記複数の状態のそれぞれを区別するための比較値の現在のセットを特定する工程と、
比較値の前記現在のセットを用いて、前記データ記憶素子の１以上の前記サブセットを読み取る工程をさらに備える、請求項１の方法。
【請求項１３】
複数の読み取り動作を実行する前記工程は、
前記サブセットの第１状態についての第１の複数の読み取り動作を実行する工程と、
前記サブセットの第２状態についての第２の複数の読み取り動作を実行する工程と、
前記第１の複数の読み取り動作に基いて、前記第１状態に対する第１数値を特定する工程と、
前記第２の複数の読み取り動作に基いて、前記第２状態に対する第２数値を特定する工程を含み、
比較値の前記現在のセットを特定する前記工程は、前記第１数値と前記第２数値に基いて、比較値の前記現在のセットを特定する工程を含む、請求項１２の方法。
【請求項１４】
比較値の現在のセットを特定する前記工程は：
第１状態に対する代表的なしきい電圧値を特定する工程と；
第２状態に対する代表的なしきい電圧値を特定する工程と；
前記第１状態に対する代表的なしきい電圧値と、前記第２状態に対する代表的なしきい電圧値に基いて、前記第１状態と前記第２状態の間の全ての状態についてのデータを用いることなく、現在の比較値を変更する工程を含む、請求項１２の方法。
【請求項１５】
複数の読み取り動作を実行する前記工程は：
第１状態に関連する複数のしきい電圧レベルについて、前記トラッキング記憶素子の第１セットに読み取り動作を実行する工程と；
前記トラッキング記憶素子の前記第１セットに読み取り動作を実行する工程に基いて、前記トラッキング記憶素子の前記第１セットに対するしきい電圧レベルを特定する工程と；
第２状態に関連する複数のしきい電圧レベルについて、前記トラッキング記憶素子の第２セットに読み取り動作を実行する工程と；
前記トラッキング記憶素子の前記第２セットに読み取り動作を実行する工程に基いて、前記トラッキング記憶素子の前記第２セットに対するしきい電圧レベルを特定する工程を含む、請求項１４の方法。
【請求項１６】
トラッキング記憶素子のセットについて読み取り動作の初期セットを実行する工程と；
読み取り動作の前記初期セットからのエラー情報を記録する工程と；
前記エラー情報に基いて品質ゲージを特定する工程と；
前記品質ゲージが所定の基準を満たしているか否かを特定する工程をさらに備え、複数の読み取り動作を実行する前記工程と比較値の現在のセットを特定する前記工程は、前記品質ゲージが前記所定の基準を満たしていると特定されたときに実行される、請求項１２の方法。
【請求項１７】
マルチステート記憶素子のセットと；
マルチステート記憶素子の前記セットと通信可能な検出回路と；
前記検出回路と通信可能な制御回路を備えるメモリ・システムであって、
マルチステート記憶素子の前記セットは、データ記憶素子とトラッキング記憶素子を含み、
前記データ記憶素子は、巡回可能に符号化されたデータを複数の状態のセットに保存することが可能であり、
前記検出回路は、前記データ記憶素子と前記トラッキング記憶素子を読み取ることが可能であり、
前記制御回路は、前記検出回路によって読み取られた前記トラッキング記憶素子の少なくともサブセットをトラッキング状態に分類し、
前記トラッキング状態は前記複数の状態のサブセットに対応しており、
前記サブセットの状態は他の状態を挟んで分離しており、
前記制御装置は、前記特定されたローテーション・スキームを用いた前記データ記憶素子の少なくともサブセットの読み取り動作の後に、前記分類に基いてローテーション・スキームを特定する、メモリ・システム。
【請求項１８】
前記制御装置は、前記ローテーション・スキームの識別を生成するため、２以上の非冗長なトラッキング記憶素子の分類を組み合わせることによって、前記ローテーション・スキームを特定する、請求項１７のメモリ・システム。
【請求項１９】
第１トラッキング記憶素子は、第１トラッキング状態に特徴付けられ、第２トラッキング記憶素子は、第２トラッキング状態に特徴づけられ；
前記制御装置は、前記第１トラッキング状態にある前記第１トラッキング記憶素子と、前記第２トラッキング状態にある前記第２トラッキング記憶素子との組み合わせに基いて、第１識別子を生成することによって前記ローテーション・スキームを特定し、前記第１識別子は、前記ローテーション・スキームを識別するために、他の非冗長な識別子と組み合わせられる、請求項１７のメモリ・システム。
【請求項２０】
前記複数の状態は、状態０、状態１、状態２、状態３、状態４、状態５、状態６、および状態７の、８つの状態を含み、
前記サブセットは状態１と状態６を含み、
前記分類は、特定の記憶素子が物理的に状態１もしくは状態６になくても、その特定の記憶素子が状態１もしくは状態６にあると見なされるか否かを特定することとを含む、請求項１７のメモリ・システム。
【請求項２１】
前記制御回路は：
トラッキング記憶素子のペアからのデータにアクセスすることと；
特定のペアが第１トラッキング状態にある第１トラッキング記憶素子と第２トラッキング状態にある第２トラッキング記憶素子を備えているか否かを特定することと；
前記特定のペアが第１トラッキング状態にある第１トラッキング記憶素子と第２トラッキング状態にある第２トラッキング記憶素子を備えている場合に、前記第１トラッキング記憶素子と前記第２トラッキング記憶素子に基いて、前記ローテーション・スキームを識別する符号の第１ビットを特定することと；
前記特定のペアが第１トラッキング状態にある第１トラッキング記憶素子と第２トラッキング状態にある第２トラッキング記憶素子を備えていない場合に、前記特定のペアに前記第１の状態と前記第２の状態を割り当てるための最良な対応付けを特定することによって、前記ローテーション・スキームを特定し、
前記符号は、前記第１ビットと少なくとも１つの他の非冗長なビットを備えている、請求項１７のメモリ・システム。
【請求項２２】
前記トラッキング記憶素子のデータが巡回されていない、請求項１７のメモリ・システム。
【請求項２３】
前記トラッキング記憶素子は、フラッシュ・メモリ記憶素子である、請求項１７のメモリ・システム。
【請求項２４】
前記制御回路は、前記複数の状態のサブセットの各状態に対する複数の読み取り動作の実行を起動し、複数の読み取り動作の実行に基いて、前記複数の状態のそれぞれを区別するための比較値の現在のセットを特定し、比較値の前記現在のセットを用いて、前記データ記憶素子の１以上の前記サブセットの読み取り動作を起動する、請求項１７のメモリ・システム。
【請求項２５】
比較値の前記現在のセットは、第１状態に対する代表的なしきい電圧値を特定することと、第２状態に対する代表的なしきい電圧値を特定することと、前記第１状態に対する代表的なしきい電圧値と、前記第２状態に対する代表的なしきい電圧値に基いて、前記第１状態と前記第２状態の間の全ての状態についてのデータを用いることなく、現在の比較値を変更することによって、特定される、請求項２４のメモリ・システム。
【請求項２６】
前記制御回路は、トラッキング記憶素子のセットについて読み取り動作の初期セットを実行することと、読み取り動作の前記初期セットからのエラー情報を記録することと、前記エラー情報に基いて品質ゲージを特定することと、前記品質ゲージが所定の基準を満たしているか否かを特定することを実行させ、
前記複数の読み取り動作を実行することと、前記比較値の現在のセットを特定することは、前記品質ゲージが前記所定の基準を満たしていると特定されたときに実行される、請求項１７のメモリ・システム。
【請求項２７】
メモリ・システムに実行される方法であり、前記メモリ・システムは記憶素子のセットを含み、前記記憶素子はデータ記憶素子とトラッキング記憶素子を含み、その方法は：
前記トラッキング記憶素子に読み取り動作を実行する工程と；
前記読み取り動作からのエラー情報を記録する工程と；
前記エラー情報に基いて、品質ゲージを特定する工程と；
前記品質ゲージが所定の基準を満たす場合に、前記品質ゲージに応答する工程を備える方法。
【請求項２８】
読み取り動作を実行する前記工程に基いて、前記データ記憶素子の少なくともサブセットについてローテーション・スキームを特定する工程と；
前記ローテーション・スキームを用いて前記データ記憶素子の前記サブセットを読み取る工程をさらに備える、請求項２７の方法。
【請求項２９】
前記品質ゲージが所定の基準を満たさない場合に、ローテーション・スキームを用いて前記データ記憶素子の前記サブセットを読み取る工程をさらに備え、前記ローテーション・スキームは読み取り動作を実行する前記工程に基いて特定される、請求項２７の方法。
【請求項３０】
読み取り動作を実行する前記工程は、前記トラッキング記憶素子が予め定められたトラッキング状態のセットであるか否かを特定する工程を含み；
エラー情報を記録する前記工程は、前記トラッキング状態のセットでない任意の前記トラッキング記憶素子に関するエラー情報を記録する工程を含む、請求項２７の方法。
【請求項３１】
品質ゲージを特定する前記工程は、前記トラッキング状態にないトラッキング記憶素子の数を特定する工程を含む、請求項３０の方法。
【請求項３２】
品質ゲージを特定する前記工程は、前記トラッキング記憶素子の読み取り状態と、トラッキング状態の前記セットの読み取り状態の間の差を特定する工程を含む、請求項３０の方法。
【請求項３３】
品質ゲージを特定する前記工程は、エラーの順次的な対策を更新する工程を含む、請求項３０の方法。
【請求項３４】
前記トラッキング記憶素子は、ペアにグループ分けされ、
読み取り動作を行う前記工程は、トラッキング記憶素子の各ペアに対して、トラッキング記憶素子の前記ペアの一方が第１状態であってトラッキング記憶素子の前記ペアの他方が第２状態であるか否か、前記トラッキング記憶素子の現在の状態を特定する工程を含み、前記第１状態は前記第２状態に隣接する状態ではなく、
エラー情報を記録する前記工程は、トラッキング記憶素子の前記ペアの前記一方が前記第１状態にない場合にトラッキング記憶素子の前記ペアの前記一方に対するエラー情報を記録する工程と、トラッキング記憶素子の前記ペアの前記他方が前記第２状態にない場合にトラッキング記憶素子の前記ペアの前記他方に対するエラー情報を記録する工程を含む、請求項２７の方法。
【請求項３５】
前記品質ゲージに応答する前記工程は、読み取り処理を強制終了する工程を含み、前記トラッキング記憶素子に対して読み取り動作を実行する前記工程は、前記読み取り処理の一部である、請求項２７の方法。
【請求項３６】
前記品質ゲージに応答する前記工程は、エラー訂正符号処理のパラメータを変更する工程を含む、請求項２７の方法。
【請求項３７】
前記品質ゲージに応答する前記工程は：
予め定められたトラッキング状態のセットの各状態について、前記トラッキング記憶素子の複数の読み取り動作を実行する工程と；
前記データ記憶素子の状態を区別するための比較値の現在のセットを特定する工程を含む、請求項２７の方法。
【請求項３８】
前記データ記憶素子のサブセットからのデータを読み取るために、比較値の前記現在のセットを用いる工程と；
前記データにエラー訂正符号解析を実行する工程と；
前記エラー訂正符号解析が成功した場合に前記データを報告する工程をさらに備える、請求項３７の方法。
【請求項３９】
比較値の現在のセットを特定する前記工程は：
第１状態に対する代表的なしきい電圧値を特定する工程と；
第２状態に対する代表的なしきい電圧値を特定する工程と；
前記第１状態に対する代表的なしきい電圧値と、前記第２状態に対する代表的なしきい電圧値に基いて、前記第１状態と前記第２状態の間の全ての状態についてのデータを用いることなく、現在の比較値をシフトする工程を含む、請求項３７の方法。
【請求項４０】
読み取り動作を実行する前記工程に基いて、前記データ記憶素子の少なくともサブセットについてのローテーション・スキームを特定する工程と、
前記ローテーション・スキームを用いて、前記データ記憶素子の前記サブセットを読み取る工程をさらに備える、請求項２７の方法。
【請求項４１】
前記品質ゲージが所定の基準を満たさない場合にローテーション・スキームを用いて前記データ記憶素子の前記サブセットを読み取る工程をさらに備え、前記ローテーション・スキームは読み取り動作を実行する前記工程に基いて特定される、請求項２７の方法。
【請求項４２】
前記品質ゲージに応答する前記工程は：
予め定められたトラッキング状態のセットの各状態について、前記トラッキング記憶素子の複数の読み取り動作を実行する工程と；
前記データ記憶素子の状態を区別するための比較値の現在のセットを特定する工程をさらに含む、請求項４１の方法。
【請求項４３】
記憶素子のセットであって、データ記憶素子とトラッキング記憶素子を含み、前記データ記憶素子は複数の状態にデータを保存し、前記トラッキング記憶素子は前記複数の状態のサブセットを用いる、記憶素子のセットと；
前記トラッキング記憶素子と通信可能な制御装置を備えるメモリ・システムであって、
前記制御装置は、前記メモリ・システムの読み取り処理の一部として、前記トラッキング記憶素子の読み取り動作の実行と、前記読み取り動作からのエラー情報の記録と、前記読み取り動作に基いた品質ゲージの特定を引き起こし、
前記品質ゲージが所定の基準を満足しない場合に、前記メモリ・システムの前記読み取り処理は、前記品質ゲージに対する応答を行うことを特徴とする、メモリ・システム。
【請求項４４】
前記制御装置は、前記トラッキング記憶素子がトラッキング状態のセットにあるか否かを特定し、前記トラッキング状態にないトラッキング記憶素子に関するエラー情報を記録する、請求項４３のメモリ・システム。
【請求項４５】
前記品質ゲージは、前記トラッキング状態にないトラッキング記憶素子の数を指し示す、請求項４３のメモリ・システム。
【請求項４６】
前記品質ゲージに対する前記応答は、エラー訂正符号処理のパラメータを変更することを含む、請求項４３のメモリ・システム。
【請求項４７】
前記品質ゲージに対する前記応答は、前記複数の状態の前記サブセットの各状態についての前記トラッキング記憶素子の複数の読み取り動作の実行と、状態を区別するための比較値の現在のセットの特定を含む、請求項４３のメモリ・システム。
【請求項４８】
前記品質ゲージに対する前記応答は、前記データ記憶素子の前記サブセットからのデータを読み取るための比較値の前記現在のセットの使用と、前記データのエラー訂正符号解析の実行と、前記エラー訂正符号解析が成功した場合の前記データの報告をさらに含む、請求項４７のメモリ・システム。
【請求項４９】
前記制御装置は：
前記複数の状態の前記サブセットの第１状態に対する代表的なしきい電圧値を特定し；
前記複数の状態の前記サブセットの第２状態に対する代表的なしきい電圧値を特定し；
前記第１状態に対する代表的なしきい電圧値と、前記第２状態に対する代表的なしきい電圧値に基いて、前記第１状態と前記第２状態の間の全ての状態についてのデータを用いることなく、現在の比較値をシフトすることによって、比較値の前記現在のセットを特定する、請求項４７のメモリ・システム。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】０００５
【訂正方法】変更
【訂正の内容】
【０００５】
従来のＥＥＰＲＯＭやフラッシュ・メモリは、そのデバイスが消去とプログラミングのサイクルを経るたびに、耐久性に関するストレスを受ける。フラッシュ・メモリの耐久性とは、所定の回数の消去およびプログラミングのサイクルに耐える能力のことである。使用が重なるにつれ、メモリ・デバイス内に不具合が蓄積していき、デバイスの信頼性が極度に下がる。従来のフラッシュ・メモリ・デバイスの耐久性を制限してしまう一つの物理的な現象は、フローティング・ゲートと基板の間にある誘電体の電子の捕獲である。プログラミング中、電子は誘電体を介して基板からフローティング・ゲートに注入される。同様に、消去中、電子は誘導体を介してフローティング・ゲートから抽出される。どちらの場合も、誘電体に電子が捕獲されてしまう可能性がある。捕獲された電子は、印加された電界と、その後実行されるプログラミング／消去サイクルに対抗し、その結果、プログラミングのしきい電圧が以前より低くなり、消去のしきい電圧が以前より高くなるという現象が起こる。これによって、プログラミングと消去の状態間の電圧範囲が徐々に狭まるように見えるだろう。プログラミング／消去サイクルが持続された場合、デバイスは、いずれ修復不可能な故障を引き起こす恐れがある。マルチステートメモリが実装されている場合には、より的確なしきい電圧が要求されるため、この問題はさらに深刻なものとなる。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】０００６
【訂正方法】変更
【訂正の内容】
【０００６】
二つ目の問題はフローティング・ゲートの電荷保持に関する。例えば、フローティング・ゲートの負電荷は、しばらくすると漏れて減少する傾向がある。これが原因で、時間とともにしきい電圧がより低い値にシフトしてしまう。デバイスの寿命がくる時には、しきい電圧は１ボルト以上もシフトしているかもしれない。マルチステートデバイスでは、これによりメモリ・セルの状態が一つか二つシフトしてしまう可能性もある。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００１１
【訂正方法】変更
【訂正の内容】
【００１１】
本発明による幾つかの実施形態は、記憶素子の状態群のサブセットのそれぞれの状態に対して、複数の読み取り動作を実行する工程を含む。記憶素子の状態群は、メモリ・システムにおけるマルチステート記憶素子について、異なるデータ値を表現する。その複数の読み取り動作の結果に基いて、記憶素子の状態群のそれぞれを識別するための比較値の現在のセットが特定される。一つの実施例では、第１の状態に関連する複数のしきい電圧レベル群についてのトラッキング記憶素子群の第１のセットに読み取り動作を実行する工程と、その記憶素子群の第１のセットに読み取り動作を実行する工程に基いて、トラッキング記憶素子群の第１のセットについてのしきい電圧レベル群を特定する工程と、第２の状態に関連する複数のしきい電圧レベル群についてのトラッキング記憶素子群の第２のセットに読み取り動作を実行する工程と、その記憶素子群の第２のセットに読み取り動作を実行する工程に基いて、トラッキング記憶素子群の第２のセットについてのしきい電圧レベル群を特定する工程と、特定された第１の状態に対するしきい電圧レベル群と第２の状態に対するしきい電圧レベル群に基いて、現在の読み取りの比較値を変更する工程を含む。ここで、第１の状態と第２の状態は、互いに隣接するものではない。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００１３
【訂正方法】変更
【訂正の内容】
【００１３】
本発明の一実施例は、記憶素子群のセットと制御回路を含む。その記憶素子群は、マルチステートデータ記憶素子群とトラッキング記憶素子群を含む。そのトラッキング記憶素子群は、そのデータ記憶素子群によって用いられる複数の状態群のサブセットを用いる。制御回路は、トラッキング記憶素子群と通信しており、上述の機能を実行させることができる。メモリ・システムはＥＥＰＲＯＭメモリ・システム、フラッシュ・メモリ・システム、あるいは他の適当な種類のメモリ・システムでもよい。一実施例では、制御回路は記載された機能を達成するために特注されたハードウェアを含む。他の１つの実施例では、制御装置は記載された機能を達成するようプログラミングされる。例えば、制御装置をプログラミングするため、ソフトウェア／ファームウェアが１またはそれ以上のプロセッサで読み取り可能な記憶媒体（例えば、フラッシュ・メモリ、ＥＥＰＲＯＭ、ＤＲＡＭ、および他の媒体）に保存されていてもよい。