【事件の表示】
　特願２０１３−１９７９８６「接合分離型半導体集積回路」拒絶査定不服審判事件〔平成２７年　４月　９日出願公開、特開２０１５−　６５２７４、請求項の数（３）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯　
　本願は，平成２５年９月２５日の出願であって，その手続の経緯は以下のとおりである。
平成２９年　３月２１日　拒絶理由通知
平成２９年　５月２４日　意見書・手続補正
平成２９年　８月１６日　拒絶査定（以下，「原査定」という。）
平成２９年１１月２９日　審判請求・手続補正
平成３０年　３月３０日　上申書
平成３０年　９月１０日　拒絶理由通知（以下，「当審拒絶理由」という。）
平成３０年１１月　７日　意見書・手続補正（以下，「当審補正」という。）
　
第２　原査定の概要
　原査定の概要は次のとおりである。
　本願請求項１−３に係る発明は，以下の引用文献１−７に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，本願出願前にその発明の属する技術の分野における通常の知識を有する者（以下，「当業者」という。）が容易に発明できたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　　　　　引用文献等一覧
１　特開平６−１６３８２３号公報
２　特開昭６３−１０８７６９号公報
３　特開２００８−７８３７５号公報
４　特開平８−１３９２０５号公報
５　特開平５−３０８１２０号公報
６　特開平９−２９８４３７号公報
７　特開２００９−１２４００３号公報
　
第３　当審拒絶理由の概要
　当審拒絶理由の概要は次のとおりである。
　この出願は，特許請求の範囲の記載が下記の点で，特許法第３６条第６項第２号に規定する要件を満たしていない。 
 　　　　　　　　　　　　　　　　　記 
・請求項　１−３ 
　請求項１に記載された「前記素子埋込部（３）に形成され，・・・抵抗（１０）」の「前記素子埋込部」と同「前記素子埋込部（３）に形成され，・・・コンデンサ（１１）」の「前記素子埋込部（３）」が同一のものか異なるものなのか不明確である。 
　また，請求項１に記載された「素子外キャリアリッチ領域（４＋）」がどこに配置されるのかが特定できない。 
　請求項１を引用して記載した請求項２及び３についても同様である。 
・請求項　１，２ 
　請求項１に記載された「接合分離型半導体集積回路」はその用途が特定されておらず，その「ローパスフィルタ・・・フィルタ回路（１００）」がどのような周波数特性を有する「物」なのか不明確である。 
　請求項１を引用して記載した請求項２についても同様である。 
　
第４　本願発明
　本願の請求項１ないし３に係る発明（以下，それぞれ「本願発明１」ないし「本願発明３」という。）は，当審補正で補正された特許請求の範囲の請求項１ないし３に記載された事項により特定される次のとおりのものと認められる。
「【請求項１】
　内燃機関の点火を制御する点火装置に用いられ，
　正孔をキャリアとするｐ形半導体，若しくは，電子をキャリアとするｎ形半導体からなる半導体基板（１）に，該半導体基板（１）と反対のキャリアを有するｎ形領域，若しくは，ｐ形領域からなる素子埋込部（３）を複数形成して，ｐｎ接合を素子間分離に用いて，前記素子埋込部（３）に抵抗（Ｒ２２），コンデンサ（Ｃ２３），トランジスタ（Ｔｒ２０），ダイオード（Ｄｉ２１）のいずれかから選択した素子を形成すると共に，前記素子埋め込み部（３）の表面を覆う絶縁層（２）と，各素子の所定位置において該絶縁層（２）の一部を除去したコンタクトホール（７）と，該コンタクトホール（７）に埋設した金属を介して各素子の所定位置に接続する金属配線（８）とを設けて回路を構成した入力処理回路（２００）と，
　前記素子埋込部（３）に形成され，該素子埋込部（３）とは反対のキャリアを有するｐ形領域，若しくは，ｎ形領域からなる拡散抵抗領域（４Ｒ）と，その表面側を覆う絶縁層（２）と，前記拡散抵抗領域（４Ｒ）の両端に接続する金属配線（８）とからなる抵抗（１０），及び，前記抵抗（１０）が形成されるのとは別の前記素子埋込部（３）に形成され，前記抵抗（１０）と共にローパスフィルタを形成するコンデンサ（１１）からなる入力フィルタ回路（１００）と，を具備し，
　前記コンデンサ（１１）は，前記素子埋込部（３）に，該素子埋込部（３）と同じキャリアの濃度を高めたｎ＋形領域，若しくは，ｐ＋形領域からなる容量形成領域（５＋Ｃ）を設けて，所定の静電容量（Ｃ）を形成する接合分離型半導体集積回路（３００）であって，
　前記入力処理回路（２００）においては，前記入力処理回路（２００）を形成する複数の前記素子埋込部（３）の全体の外側を囲うように，前記入力フィルタ回路（１００）においては，前記抵抗（１０）が形成された前記素子埋込部（３）の外側と前記コンデンサ（１１）が形成された前記素子埋込部（３）の外側をそれぞれ囲うように，前記半導体基板（１）と同じキャリアを含み，その濃度を前記半導体基板（１）よりも高くしたｐ＋領域，若しくは，ｎ＋領域からなる素子外キャリアリッチ領域（４＋）を設けると共に，該素子外キャリアリッチ領域（４＋）を接地配線（ＧＮＤ）に接続せしめ，前記コンデンサ（１１）を設けた前記素子埋込部（３）からのノイズ電流は，前記素子外キャリアリッチ領域（４＋）から前記接地配線（ＧＮＤ）に排出されることを特徴とする接合分離型半導体集積回路
【請求項２】
　前記入力フィルタ回路（１００）において，前記コンデンサ（１１）は，前記容量形成領域（５＋Ｃ）と，その表面を覆う薄膜の誘電体（６）と，絶縁層（２）によって絶縁分離され，前記容量形成領域（５＋Ｃ）の両端に接続する金属配線（８）とからなる請求項１に記載の接合分離型半導体集積回路
【請求項３】
　内燃機関に設けられ，内燃機関の点火を行う点火プラグ（７０）と，該点火プラグ（７０）に高電圧を印加する点火コイル（５０）と，該点火コイル（５０）を開閉駆動する点火スイッチ（６０）と，該点火スイッチ（６０）の開閉制御を行う点火装置に用いられる接合分離型半導体集積回路であって，
　前記内燃機関の運転状況に応じて外部に設けたエンジン制御装置（ＥＣＵ８０）から発信された点火信号（ＩＧｔ）を増幅する入力処理回路（２００）と，
　その増幅された信号に基づいて前記点火スイッチ（６０）を開閉駆動するための駆動電圧（ＶＧ）を発生する駆動制御回路（２０１）とを具備する請求項１又は２に記載の接合分離型半導体集積回路」
　
第５　引用文献及び引用発明
１　引用文献１について
（１）引用文献１
　原査定の拒絶の理由に引用された引用文献１には，図面とともに次の事項が記載されている。（下線は当審で付加した。以下同じ。）
「【０００１】
【産業上の利用分野】この発明は，半導体集積回路装置に係わり，特にアナログ回路とデジタル回路とを一つの半導体基板中に形成した半導体集積回路装置に関する。」
「【０００６】
【発明が解決しようとする課題】以上のように，特開平４−２５１９７０号に開示されている半導体集積回路装置では，第１のウェル１０２と第２のウェル１０４とを基板１００で囲み，基板１００をデジタル回路からのノイズを吸収するように働かせることによって，デジタル回路とアナログ回路との相互干渉を低減させている。
【０００７】しかしながら，この装置では，デジタル回路とアナログ回路との相互干渉が，充分に防止されていない。この原因は，基板電位を，デジタル回路部の電源より配線を引き回すことによって得ているため，例えば電源電位のアンダ−シュ−ト等がデジタル回路部で生じた場合，これがノイズとなり，配線を介して基板１００に入力されてしまうため，と考えられる。
【０００８】基板１００中には，上記の配線と電気的に接続されるＰ型高濃度領域１０６が形成されている。このＰ型高濃度領域１０６は，アナログ回路が形成されるウェル１０２の近傍に配置される。従って，ノイズは，Ｐ型高濃度領域領域１０６より，抵抗ＲSUB （基板100 を抵抗ＲSUB を持つ導電体と仮定している）〜コンデンサＣ１（基板100 とウェル102 とのＰＮ接合を誘電体と仮定している）〜抵抗ＲWELL（ウェル102 を抵抗ＲWELLを持つ導電体と仮定している）〜コンデンサＣ２（ウェル102 とトランジスタＴ10のドレイン108 とのＰＮ接合を誘電体と仮定している）のパスを介して，アナログ回路部を構成するトランジスタＴ10のドレインへ侵入し，アナログ回路中へ侵入する。
【０００９】この発明は上記のような点に鑑みて為されたもので，その目的は，上記デジタル回路部で発生したノイズが電源配線を介してアナログ回路中に侵入するという問題を解決し，
デジタル回路部で発生したノイズを確実に遮断でき，デジタル回路とアナログ回路との相互干渉を充分に防止できる半導体集積回路装置を提供すること
「【００１７】図１は，この発明の第１の実施例に係わる半導体集積回路装置の断面図である。この
半導体集積回路装置では，１つのシリコン基板中に，アナログ回路と，デジタル回路とが集積されている。
【００１８】
Ｐ型シリコン基板１０中には，第１のＮ型ウェル領域１２及び第２のＮ型ウェル領域１４がそれぞれ離隔して形成されている。第１のＮ型ウェル領域１２中にはアナログ回路が形成され，第２のＮ型ウェル領域１４中にはデジタル回路が形成される。
（中略）
【００２１】
上記基板１０の主表面上には絶縁膜３０が形成され，
絶縁膜３０
にはそれぞれ，コンタクトホールが形成される。絶縁膜３０上及びコンタクトホール内にはそれぞれ，アルミニウム等からなり配線や電極として機能する導電層３２-1〜３２-15が形成される。導電層３２-2，３２-3は，配線４０Ａを介して第１の接地端子ＧＮＤ１に接続され，導電層３２-4，３２-6，３２-7は，配線４２Ａを介して第１の電源端子Ｖcc１に接続される。
接続状態を図示しない導電層３２-1，３２-5，３２-10 ，３２-15 には，所期の回路機能を達成するように配線が行われる。
「【００２３】図２は，
この発明を適用できるアナログ回路とデジタル回路とが１つのチップ中に集積された半導体集積回路装置の回路例を示すブロック図である。この回路は，サンプルホールド回路（Ｓ／Ｈ）５１，アナログ／デジタルコンバータ（ＡＤＣ）５２，論理回路５３及びデジタル／アナログコンバータ（ＤＡＣ）５４等が単一のチップ５５中に形成されて構成される。
「【００４４】図１０および図１１に示すように，
アナログ回路部の周囲はＰ型高濃度半導体領域２８-1で囲まれ，デジタル回路部の周囲はＰ型高濃度半導体領域２８-2で囲まれている。アナログ回路部にはＮ型のウェル領域１２が形成され，
デジタル回路部にはＮ型のウェル領域１４が形成され，ウェル領域１４中にはＰチャネル型ＭＯＳＦＥＴ　Ｔ２が形成されている。
Ｐ型高濃度半導体領域２８-1は電源端子ＧＮＤ２に電気的に接続され，Ｐ型高濃度半導体領域２８-2は，電源端子ＧＮＤ３に電気的に接続されている。
（２）引用発明
　前記（１）より，引用文献１には次の発明（以下，「引用発明」という。）が記載されていると認められる。
「Ｐ型シリコン基板中に，第１のＮ型ウェル領域及び第２のＮ型ウェル領域がそれぞれ離間して形成され，第１のＮ型ウェル領域中にはアナログ回路が形成され，第２のＮ型ウェル領域中にはデジタル回路が形成され，
　上記基板の主表面上には絶縁膜が形成され，この絶縁膜にはコンタクトホールが形成され，このコンタクトホール内には導電層が形成され，導電層には配線が行われ，
　アナログ回路部の周囲はＰ型高濃度半導体領域で囲まれ，デジタル回路部の周囲はＰ型高濃度半導体で囲まれ，デジタル回路部のウェル領域中にはＭＯＳＦＥＴが形成され，
　Ｐ型高濃度半導体領域は電源端子ＧＮＤに電気的に接続される，
　半導体集積回路装置。」
２　引用文献２の記載
　原査定の拒絶の理由に引用された引用文献２には，図面とともに次の事項が記載されている。
「〔従来の技術，及び発明が解決しようとする問題点〕
　
複数系統の電圧安定化回路が同一チップ上に形成されている半導体集積回路
５１はｎｐｎ型トランジスタ，５２はｎ
＋
型拡散層に島電位が印加されている抵抗，５３はｎｐｎ型トランジスタ，５４はｐｎｐ型トランジスタ，５５はコンデンサ，
３　引用文献３の記載
　原査定の拒絶の理由に引用された引用文献３には，図面とともに次の事項が記載されている。
「【００１６】
　（第１実施形態）
　以下，本発明の一実施形態が適用された半導体装置が備えられた負荷駆動装置として，
車両用の点火装置
【００１７】
　図１に示されるように，
点火装置１には，スイッチＩＣ２と制御回路ＩＣ３とが備えられている。これらスイッチＩＣ２と制御回路ＩＣ３とは別々（もしくは同一）のチップで構成されている。
（中略）
【００２２】
　一方，
制御回路ＩＣ３は，エンジンＥＣＵ８から送られてくる点火信号をスイッチＩＣ２におけるＩＧＢＴ５ａ，５ｂの制御信号として伝える役割を果たすものである。この制御回路ＩＣ３には，過電流保護などを行う入力保護回路部１ａと定電流制御回路９と過昇温停止回路１０とが備えられ，
【００２３】
　定電流制御回路９は，センスセル側のＩＧＢＴ５ｂから，電流検出抵抗６に流れるセンス電流によって発生する電圧を入力し，その大きさに基づいて各ＩＧＢＴ５ａ，５ｂのゲート電圧を調整するものである。例えば，定電流制御回路９は，電流検出抵抗６の両端電圧の変化に基づいて各ＩＧＢＴ５ａ，５ｂのゲート電圧を調整する。そして，定電流制御回路９は，制御回路ＩＣ３を構成するチップの温度に基づいて各ＩＧＢＴ５ａ，５ｂのゲート電圧を調整できるようになっている。
【００２４】
　この
定電流制御回路９は，例えば，参照電圧を形成する電源部とコンパレータおよび参照電圧の電圧値を温度補正するための温度特性を有するダイオード等によって構成される。
【００２５】
　
過昇温停止回路１０は，スイッチＩＣ２に備えられた温度センサ７の検出信号を入力し，この検出信号に基づき，スイッチＩＣ２の温度が所定温度に達すると，ＩＧＢＴ５ａ，５ｂを停止させるように各ゲート電圧を調整するものである。
【００２６】
　以上のような構成により点火装置１が構成されている。そして，エンジンＥＣＵ８からの点火信号が制御回路ＩＣ３を介してスイッチＩＣ２に伝えられるように構成され，さらに，スイッチＩＣ２におけるメインセル側のＩＧＢＴ５ａ，５ｂのコレクタ端子に点火コイル４の１次巻線４ａが接続されると共に，点火コイル４の２次巻線４ｂがプラグ１１に接続されることで，点火装置１によるプラグ１１の放電タイミングの制御が行われるようになっている。」
４　引用文献４の記載
　原査定の拒絶の理由に引用された引用文献４には，図面とともに次の事項が記載されている。
「【０００２】
【従来の技術】従来，
ＤＲＡＭの周辺回路等に用いられるＣＭＯＳ構造をなすトランジスタを有する半導体装置
ｐ型シリコン基板２１内にｎ型のウェル２２が形成され，該ウェル２２内にはｐ型のトランジスタ３５が形成されている。
【０００３】次に，このような半導体装置の形成方法について説明する。まず図２（ａ）に示すように，シリコン基板２１内上に第１導電型（ｎ型）のウェル２２を形成し，その周囲に所定のパターンのフィールドシールド２３を形成する。次に，図２（ｂ）に示すように，熱酸化によりゲート酸化膜２４を形成して，ゲート電極となるべき領域の下部に閾値電圧調整用の不純物を導入する。更に，図２（ｃ）に示すように，ポリシリコン層を全面に形成した後，ゲート酸化膜２４及びポリシリコン層をエッチングにより除去して，ゲート電極２５を形成する。そして，図２（ｄ）に示すように，各トランジスタ３５，３６のソース・ドレイン領域２６に不純物を順番に導入し，同時に基板バイアスを印加するべくウェル２２を囲繞する形状の導電層をなす領域２７，２８にも不純物を導入する。図１（ｂ）に示すように，その後，
絶縁層２９を形成し，コンタクトホール３０を開孔した後，両トランジスタ３５，３６のゲート電極２５同士を接続すると共に，これらを図示されない外部回路に接続するべく例えばアルミニウム配線層３１をパターン形成する。
５　引用文献５の記載
　原査定に引用された引用文献５には，図面とともに次の事項が記載されている。
「【０００２】
【従来の技術】
バイポーラリニアＩＣのようなアナログ信号が入力される半導体集積回路装置において，入力される信号に対するフィルタ回路（例えばロウパスフィルタ）は，通常，図９に示すように，容量Ｃ
1
と抵抗Ｒ
1
（またはコイル）とが接続されて形成される。
「【０００９】
【実施例】以下，本発明に係る半導体集積回路装置の一実施例を添付図面を参照して説明する。図１は，本発明に係わる半導体集積回路装置１０のフィルタ回路１００が形成された要部断面を示す図である。
【００１０】図１に示すように，
本実施例のフィルタ回路１００は，抵抗形成領域１１０と，容量形成領域１２０とからなる。このうち抵抗形成領域１１０には，ｎ形の半導体基板１０１にｐ形の不純物がイオン打込みされた帯形の拡散層（図３参照）１１１が形成され，この拡散層１１１が抵抗として利用されている。又，容量形成領域１２０には，半導体基板（エピタキシャル層）１０１に形成された方形のｐ形拡散層１２１（図３の２点鎖線）と，複数の酸化シリコン（ＳｉＯ
2
）薄膜１２２（１２２ａ〜１２２ｃ）と，該薄膜１２２の上面を覆うように形成されたアルミ電極（Ａｌ）１２３とが積層されることにより，拡散層１２１がＭＩＳ（メタル−インシュレータ−セミコンダクタ）構造の容量の下部電極を，アルミ電極１２３が上部電極を夫々構成し，又，酸化シリコン薄膜１２２が誘電体を構成している。
６　引用文献６の記載
　原査定に引用された引用文献６には，図面とともに次の事項が記載されている。
「【００２８】図３は，本発明の実施の形態１のローパスフィルタをＩＣ基板上で実現した半導体構造を示す図である。静電容量４はＰ型基板上に形成されたｎ層上のｐ層とその上のｎ層間に形成される。すなわち，図中のＣ２で示されたダイオード印の部分に静電容量４が形成される。また，静電容量５はＰ型基板上の他の領域に形成されたｎ層上のｐ層とその上のｎ層間に形成される。すなわち，図中のＣ１で示されたダイオード印の部分に静電容量５が形成される。一方，抵抗３は，静電容量４，５と分離された領域のＰ型基板上のｎ層上に形成されたｐ層に形成される。」
７　引用文献７の記載
　原査定に引用された引用文献７には，図面とともに次の事項が記載されている。
「【００３４】
　＜実施の形態３＞
　本実施の形態では，図７に示すように，
アナログブロック２に所定の半導体素子群３が設けられている。この半導体素子群３は，複数の所定の半導体素子，例えば，容量素子１９をグループ化してなる。本実施の形態に係る半導体装置では，デジタルブロック１より発生するノイズから，半導体素子群３をさらに保護するため，基板電位固定領域２０は，図７および図８に示すように，半導体素子群３における個々の容量素子１９の各々を平面視で囲む。
【００３５】
　以上のように形成された半導体装置によれば，
デジタルブロック１より発生するノイズから，容量素子１９の各々をさらに確実に保護することができる。
８　引用文献８の記載
　本願出願前に頒布された刊行物である特開昭５７−０８０７５４号公報（以下，「引用文献８」という。）には，図面とともに次の事項が記載されている。
「第８図は本発明を
一次のローパスフィルタ
コンデンサ１９とイオン打込み抵抗Ｒ
２
でハイパスフィルタを構成し
９　引用文献９の記載
　本願出願前に頒布された刊行物である特開平０１−１８７９６５号公報（以下，「引用文献９」という。）には，図面とともに次の事項が記載されている。
「〔従来の技術〕
　第３図は従来の
ＭＩＳ構造容量素子
　
第６　対比及び判断
１　本願発明１について
（１）本願発明１と引用発明との対比
　ア　引用発明の「Ｐ型シリコン基板」は，本願発明１の「正孔をキャリアとするｐ形半導体からなる半導体基板」に相当する。
　イ　引用発明の「第２のＮ型ウェル領域」は，本願発明１の「該半導体基板（１）と反対のキャリアを有するｎ形領域からなる素子埋込部（３）を複数形成して，ｐｎ接合を素子間分離に用いて」における「素子埋込部」に相当する。
　ウ　引用発明の「デジタル回路部のウェル領域中にはＭＯＳＦＥＴが形成され」は，本願発明１の「前記素子埋込部（３）に抵抗（Ｒ２２），コンデンサ（Ｃ２３），トランジスタ（Ｔｒ２０），ダイオード（Ｄｉ２１）のいずれかから選択した素子を形成する」に相当する。
　エ　引用発明の「上記基板の主表面上には絶縁膜が形成され」における「絶縁膜」は，「Ｐ型シリコン基板中に，」「第２のＮ型ウェル領域が」「形成され」ることから，本願発明１の「前記素子埋め込み部（３）の表面を覆う絶縁層（２）」に相当する。
　オ　引用発明の「この絶縁膜にはコンタクトホールが形成され」における「コンタクトホール」は，本願発明１の「各素子の所定位置において該絶縁層（２）の一部を除去したコンタクトホール」に相当する。
　カ　引用発明の「このコンタクトホール内には導電層が形成され，導電層には配線が行われ」における「配線」は，本願発明１の「該コンタクトホール（７）に埋設した金属を介して各素子の所定位置に接続する金属配線」に相当する。
　キ　引用発明の「デジタル回路」は，少なくともアナログ入力をデジタル化するアナログ／デジタルコンバータのデジタル回路（デコーダ）を含む（前記第５の１（１）【００２３】並びに図２及び図３）から，本願発明１の「入力処理回路」に相当する。
　ク　引用発明における「デジタル回路部の周囲はＰ型高濃度半導体で囲まれ，」「Ｐ型高濃度半導体領域は電源端子ＧＮＤに電気的に接続される」は，本願発明１における「前記入力処理回路（２００）においては，前記入力処理回路（２００）を形成する複数の前記素子埋込部（３）の全体の外側を囲うように，」「前記半導体基板（１）と同じキャリアを含み，その濃度を前記半導体基板（１）よりも高くしたｐ＋領域からなる素子外キャリアリッチ領域（４＋）を設けると共に，該素子外キャリアリッチ領域（４＋）を接地配線（ＧＮＤ）に接続せしめ」に相当する。
　ケ　引用発明の「半導体集積回路装置」は，前記イのとおり「ｐｎ接合を素子間分離に用いる」ものであるから，本願発明１の「接合分離型半導体集積回路」に相当する。
　コ　すると，本願発明１と引用発明とは，下記サの点で一致し，下記シの点で相違する。
　サ　一致点
「正孔をキャリアとするｐ形半導体からなる半導体基板（１）に，該半導体基板（１）と反対のキャリアを有するｎ形領域からなる素子埋込部（３）を複数形成して，ｐｎ接合を素子間分離に用いて，前記素子埋込部（３）に抵抗（Ｒ２２），コンデンサ（Ｃ２３），トランジスタ（Ｔｒ２０），ダイオード（Ｄｉ２１）のいずれかから選択した素子を形成すると共に，前記素子埋め込み部（３）の表面を覆う絶縁層（２）と，各素子の所定位置において該絶縁層（２）の一部を除去したコンタクトホール（７）と，該コンタクトホール（７）に埋設した金属を介して各素子の所定位置に接続する金属配線（８）とを設けて回路を構成した入力処理回路（２００）と，を具備した，
　接合分離型半導体集積回路（３００）であって，
　前記入力処理回路（２００）においては，前記入力処理回路（２００）を形成する複数の前記素子埋込部（３）の全体の外側を囲うように，前記半導体基板（１）と同じキャリアを含み，その濃度を前記半導体基板（１）よりも高くしたｐ＋領域からなる素子外キャリアリッチ領域（４＋）を設けると共に，該素子外キャリアリッチ領域（４＋）を接地配線（ＧＮＤ）に接続せしめる，ことを特徴とする接合分離型半導体集積回路」
　シ　相違点
（ア）相違点１
　本願発明１は「内燃機関の点火を制御する点火装置に用いられ」るのに対し，引用発明は内燃機関の点火を制御するものではない点。
（イ）相違点２
　本願発明１は「前記素子埋込部（３）に形成され，該素子埋込部（３）とは反対のキャリアを有するｐ形領域，若しくは，ｎ形領域からなる拡散抵抗領域（４Ｒ）と，その表面側を覆う絶縁層（２）と，前記拡散抵抗領域（４Ｒ）の両端に接続する金属配線（８）とからなる抵抗（１０），及び，前記抵抗（１０）が形成されるのとは別の前記素子埋込部（３）に形成され，前記抵抗（１０）と共にローパスフィルタを形成するコンデンサ（１１）からなる入力フィルタ回路（１００）」で「前記コンデンサ（１１）は，前記素子埋込部（３）に，該素子埋込部（３）と同じキャリアの濃度を高めたｎ＋形領域，若しくは，ｐ＋形領域からなる容量形成領域（５＋Ｃ）を設けて，所定の静電容量（Ｃ）を形成する」ものを備えるのに対し，引用発明はこの「入力フィルタ回路」を備えない点。
（ウ）相違点３
　本願発明１では「前記入力フィルタ回路（１００）においては，前記抵抗（１０）が形成された前記素子埋込部（３）の外側と前記コンデンサ（１１）が形成された前記素子埋込部（３）の外側をそれぞれ囲うように，」「素子外キャリアリッチ領域（４＋）を設け」「前記コンデンサ（１１）を設けた前記素子埋込部（３）からのノイズ電流は，前記素子外キャリアリッチ領域（４＋）から前記接地配線（ＧＮＤ）に排出される」のに対し，引用発明ではこのことが開示されない点。
（２）判断
　ア　本願の特許請求の範囲の記載は，当審補正により補正されたため，明確になった。よって，当審拒絶理由は解消した。
　イ　その上で，相違点１ないし３についてまとめて検討する。
　引用文献３には「車両用の点火装置」に用いられる「制御回路ＩＣ」が記載されているがこれはデジタル回路ではなくアナログ回路のみである（前記第５の３）ので，「デジタル回路とアナログ回路との相互干渉を十分に防止」することを目的（前記第５の１（１）【０００９】）とする引用発明を引用文献３に記載された「車両用の点火装置」に転用する動機づけを欠いている。その他，何れの引用文献にも引用発明を「内燃機関の点火を制御する点火装置に用いる」ことについての記載や示唆はない。
　してみると，引用発明を「内燃機関の点火を制御する点火装置に用いる」ことは，当業者が容易に想到できたものではない。
　そして，「内燃機関の点火を制御する点火装置」の「入力フィルタ回路」についての開示は，何れの引用文献にもなく，「内燃機関の点火を制御する点火装置」の入出力特性やそれが用いられる環境を考慮した周波数特性やノイズ耐性についての開示や示唆はまったくないから，引用発明を「内燃機関の点火を制御する点火装置」に転用した上で「入力フィルタ回路」を設けること，さらにその具体的構成について想到することは，当業者が容易になし得たものではない。
　ウ　本願発明１は，相違点１ないし３に係る構成を備えることにより，「入力処理回路２００においては，素子間の全てにキャリア領域４＋を設けると，それが却って入力処理回路２００内にノイズを引き込むことになるおそれがある。そこで，入力処理回路２００においては，入力処理回路２００の周囲を取り囲むように素子外キャリア領域４＋を配置し，キャリア領域４＋は接地配線８Ｇに接続する」ことにより「前記半導体基板（１）の基板電位の変動を招くことがなく，前記トランジスタ（２０）の誤作動や，信号の遅延を招くことがない。」（本願明細書段落００１７及び０００９）という格別に有利な効果を奏する。
（３）まとめ
　よって，本願発明１は，引用文献１ないし９に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない。
２　本願発明２及び３について
　本願発明２及び３は，本願発明１を引用するものであり，本願発明１の発明特定事項をすべて備え，さらに他の発明特定事項を付加したものに相当するから，前記１と同様の理由により，引用文献１ないし９に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない。
　
第７　原査定についての判断
　前記第６のとおり，本願発明１ないし３は，引用文献１ないし７に記載された発明に基づいて，当業者が容易に発明できたものではない。したがって，原査定を維持することはできない。
　
第８　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。