【事件の表示】
　特願２０１５−５０８３３０「半導体装置および半導体装置の製造方法」拒絶査定不服審判事件〔平成２６年１０月　２日国際公開，ＷＯ２０１４／１５６７９１，請求項の数（６）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２６年３月１７日の出願（優先権主張：平成２５年３月２９日）であって，その手続の経緯は以下のとおりである。
平成２８年　７月　５日　拒絶理由通知
平成２８年　９月１２日　意見書提出・手続補正
平成２９年　１月２６日　拒絶査定（以下，「原査定」という。）
平成２９年　５月　１日　審判請求
平成３０年　４月１２日　拒絶理由通知（以下，「当審拒絶理由通知１」という。）
平成３０年　６月１５日　意見書提出・手続補正
平成３０年　８月　７日　最後の拒絶理由通知（以下，「当審拒絶理由通知２」という。）
平成３０年１０月１５日　意見書提出・手続補正
第２　本願発明
　本願請求項１−６に係る発明（以下，それぞれ「本願発明１」−「本願発明６」という。）は，平成３０年１０月１５日付けの手続補正で補正された特許請求の範囲の請求項１−６に記載された事項により特定される発明であり，本願発明１−本願発明６は以下のとおりの発明である。
　「　　【請求項１】
　炭化珪素基板のおもて面にゲート絶縁膜およびゲート電極からなる絶縁ゲート構造を形成する第１工程と，
　前記炭化珪素基板のおもて面に，層間絶縁膜によって前記ゲート電極と絶縁された，アルミニウムまたはアルミニウム合金からなるおもて面電極を形成する第２工程と，
　前記おもて面電極の表面に，ニッケル，ニッケル合金，銅，パラジウム，チタン，白金，金または銀からなる金属膜，または，これらの金属からなる金属膜を２層以上積層してなる金属積層膜を形成する第３工程と，
　前記第３工程の後，窒素ガス雰囲気，窒素を含む混合ガス雰囲気，真空雰囲気またはアルゴンガス雰囲気のアニールを行う第４工程と，
　を含み，
　前記第３工程は，
　前記炭化珪素基板のおもて面および前記おもて面電極の表面をパッシベーション膜で覆う保護工程と，
　前記パッシベーション膜に，前記おもて面電極の表面の６０％以上９０％以下の範囲を露出するコンタクトホールを形成する開口工程と，
　前記おもて面電極の，前記コンタクトホールに露出する表面全面に，めっき法により前記金属膜または前記金属積層膜を形成する金属膜形成工程と，を含むことを特徴とする半導体装置の製造方法。
　　【請求項２】
　前記第２工程後，前記第３工程前に，窒素ガス雰囲気，窒素を含む混合ガス雰囲気，真空雰囲気またはアルゴンガス雰囲気のアニールを行う第５工程をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
　　【請求項３】
　前記第５工程のアニール温度は，前記第４工程のアニール温度よりも高いことを特徴とする請求項２に記載の半導体装置の製造方法。
　　【請求項４】
　前記第５工程のアニール温度は，３５０℃以上であることを特徴とする請求項２または３に記載の半導体装置の製造方法。
　　【請求項５】
　前記第４工程のアニール温度は，１５０℃以上４５０℃以下であることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
　　【請求項６】
　前記第４工程のアニール温度は，３００℃以上４２０℃以下であることを特徴とする請求項５に記載の半導体装置の製造方法。」
第３　引用文献及び引用発明
　１　引用文献Ａについて
（１）引用文献Ａの記載
　当審拒絶理由通知１に引用された引用文献Ａ（特表２００９−５０８３２６号公報）には，図面とともに次の事項が記載されている。（下線は当審で付加した。以下同じ。）
　「【技術分野】
【０００１】
　関連出願の相互参照
　本出願は，本明細書によって優先権の請求がなされ，また，その開示が参照によって本明細書に組み込まれる，マーティン・キャロル他による「Solderable　Top　Metallization　and　Passivation　for　Semiconductor　Package（半導体パッケージのためのはんだ付け可能な上部メタライゼーションおよびパッシベーション）」という名称の，２００５年９月２日に出願された米国特許仮出願第６０／７１４０７６号に基づき，その利益を主張するものである。
【０００２】
　本発明は，広義では，半導体デバイスに関し，より詳細には，無鉛はんだ中の活性成分から電極を保護する，半導体デバイスの電極のためのバリア層に関する。」
　「【発明が解決しようとする課題】
【００２５】
　
本発明は，無鉛はんだに含まれている酸性のフラックスから，半導体デバイスの電極を保護し，
　「【発明を実施するための最良の形態】
【００６６】
　図４には，本発明の好適な一実施形態による，半導体デバイス２００の一部分の側面断面図が示されている（図４は，正しい縮尺で示されていないことに注意されたい）。一例として，半導体デバイス２００は，特許文献１に記載されているようなＤｉｒｅｃｔＦＥＴ（商標名）タイプのデバイス・パッケージとしてパッケージされた縦型導電パワーＭＯＳＦＥＴである。
【００６７】
　
半導体デバイス２００は，シリコン，シリコンカーバイド（ＳｉＣ），窒化ガリウム（ＧａＮ），または，その他同様のものから成る半導体ダイ１０２を備えている。半導体ダイ１０２は，その内部に，縦型導電パワーＭＯＳＦＥＴとして構成されている接合（図４には示されていない）を形成されている。」
　「【０１０８】
　
図８〜図１７は，本発明の一実施形態による，例えば図４および図５に示されている半導体デバイス２００および２００ａを製造するためのプロセスの一例が示されている。
【０１０９】
　当業者には容易に認識されるように，複数の半導体デバイス２００／２００ａを，単一のウェハに同時に形成し，それらの半導体デバイスを最終的に個別化することによって，個々の半導体デバイス２００／２００ａを得ることができる。説明を簡単にするために，単一の半導体デバイス２００／２００ａの製造について説明する。
【０１１０】
　
図８から始めると，最初に，縦型導電パワーＭＯＳＦＥＴが，任意の公知の手法でシリコン・ウェハ内に形成され，それによって，半導体ダイ１０２が得られる。さらに，終端領域２５２が，任意の公知の手法で，半導体ダイ１０２の活性エリア２５１の外縁を囲んで形成される場合がある。図示のように，終端領域２５２は，例えば，フィールド酸化膜リング２５３，フィールド・プレート２５４，およびＩＬＤ層２５５を備えている。
【０１１１】
　次に図９に示すように，アルミニウムのようなコンタクト金属層４０４が，活性エリア２５１の全域にわたって，半導体ダイ１０２の上面上に，および，終端領域２５２の上面上にデポジットされ，その後，焼結される。
【０１１２】
　コンタクト金属層４０４は，活性エリア全域にわたって，例えば約４μｍの厚さ２０５になるようにデポジットされる。コンタクト金属層４０４がデポジットされると，次に，バリア層が，コンタクト金属層４０４の，例えば全上面上にデポジットされる。
【０１１３】
　本発明のこの実施形態によれば，バリア層は，例えば約１８００Åの厚さにデポジットされたチタン層２０４である。その後，はんだ付け可能な上端金属４０６が，チタン層２０４の上面上にデポジットされる。この場合にも，このはんだ付け可能な上端金属４０６は，例えば，それぞれ，約２０００Åおよび約６０００Åの厚さにデポジットされたニッケル層２１１および銀層２１２のスタックのような，銀を含んだ金属スタックである。
【０１１４】
　次に図１０に示すように，適切なフォトレジスト層４０８が，はんだ付け可能な上端金属４０６の直上に形成される。次に説明するように，このフォトレジスト層は，ソース電極１０４となる領域の上方に，はんだ付け可能なコンタクト２１０のような少なくとも１つのはんだ付け可能なコンタクトを形成するための，また，ゲート電極１０５となる領域の上方に，少なくとも１つのはんだ付け可能なコンタクトを形成するためのマスクとして用いられる。
【０１１５】
　従って，フォトレジスト層４０８は，次に，はんだ付け可能なコンタクトの所望の数およびパターンに基づいて，適切なフォトリソグラフィックマスク・ステップによってパターン化される。それによって，その後，図１０に示されているように，開口４１０のような複数の開口が，フォトレジスト層を貫通して形成され，そのため，はんだ付け可能な上端金属４０６の上面の一部が露出する。
【０１１６】
　
図１１に示すように，その後，フォトレジスト層４０８は，チタン層２０４の上面から，銀層２１２およびニッケル層２１１をエッチングによって除去し，それによって，ソース電極およびゲート電極に対する，はんだ付け可能なコンタクト２１０のようなはんだ付け可能なコンタクトを形成するためのマスクとして用いられる。
【０１１７】
　一例として，最初に，図１０の半導体デバイスを，水酸化アンモニウム（ＮＨ4ＯＨ）と過酸化水素との室温混合液を含む槽内に約１分間浸漬し，その後，半導体デバイスをリンスすることによって，銀層２１２をエッチングによって除去することができる。
【０１１８】
　次に，同様に，半導体デバイスを，硝酸（ＨＮＯ3）の槽内に約９分間浸漬して，その後，半導体デバイスをリンスすることによって，ニッケル層２１１をエッチングによって除去することができる。
【０１１９】
　次に図１２に示すように，フォトレジスト層４０８は，前ステップによって生じたはんだ付け可能なコンタクトの表面から除去され，その後，第２の適切なフォトレジスト層４１２が，はんだ付け可能なコンタクトの上，および，チタン層２０４の露出した表面の直上に形成される。
【０１２０】
　それに代えて，例えば，フォトレジスト層４０８を，そのまま残して，フォトレジスト層４１２を，例えばチタン層２０４の露出した表面に沿ってのみ形成する場合もある。以下に説明するように，フォトレジスト層４１２は，ソース電極１０４およびゲート電極１０５を形成するためのマスクとして用いられ，さらに，それに先立って，ソース電極１０４およびゲート電極１０５となる領域の直上にバリア層２０２および２０３を形成するために用いられる。
【０１２１】
　従って，フォトレジスト層４１２は，次に，ソース電極およびゲート電極／バリア層の所望のパターンに基づいて，適切なフォトリソグラフィックマスク・ステップによってパターン化される。それによって，その後，図１２に示されているように，開口４１４のような複数の開口が，終端領域に沿って，フォトレジスト層４１２を貫通して形成され，そのため，チタン層２０４の上面の一部が露出する。
【０１２２】
　
次に図１３に示すように，フォトレジスト層４１２は，コンタクト金属層４０４の表面から，チタン層２０４をエッチングによって除去し，それによって，バリア層２０２およびバリア層２０３を形成するためのマスクとして用いられる。
【０１２３】
　次に図１４に示すように，フォトレジスト層４１２は，ＩＬＤ層２５５の表面から，コンタクト金属層４０４をエッチングによって除去し，それによって，ソース電極１０４およびゲート電極１０５を形成するためのマスクとして用いられる。一例として，図１３の半導体デバイスを，ＰＡＮ（燐酸と硝酸の混合液）の槽内に浸漬し，その後，半導体デバイスをリンスすることにより，コンタクト金属層４０４をエッチングによって除去することができる。
【０１２４】
　
図１４に示すように，コンタクト金属層４０４をエッチングして，ソース電極およびゲート電極を形成した結果，コンタクト金属層が，バリア層２０２および２０３の外縁端の下方の部分から，エッチングで除去され，その結果，オーバーハング２０２ａおよび２０３ａが形成される場合がある。
【０１２５】
　本発明の一実施形態によれば，これらのオーバーハングは，そのまま残され，そのため，例えば図５に示されている半導体デバイス２００ａが形成される。
【０１２６】
　それに代えて，本発明の別の一実施形態によれば，これらのオーバーハングは，さらにエッチングされて，場合によっては除去される。例えば，バリア層２０２および２０３の外縁端が，ソース電極およびゲート電極の外縁端１０４ａおよび１０５ａまで広がっている程度に，これらのオーバーハングをエッチングすることができる。
【０１２７】
　
それに代えて，バリア層の外縁端が，ソース電極およびゲート電極の外縁端よりも内側に引っ込む程度に，これらのオーバーハングをエッチングして，例えば図４に示されている半導体デバイス２００を形成することもできる。
【０１２８】
　エッチングをそれ以上行わない場合には，次に，フォトレジスト層４１２が除去され，それによって，ソース電極およびゲート電極の外縁端１０４ａおよび１０５ａを越えて広がるオーバーハング２０２ａおよび２０３ａを有するバリア層２０２および２０３を備えた，例えば図１５に示されている半導体デバイスが得られる。
【０１２９】
　それに代えて，チタン層２０４のさらなるエッチングを行う場合には，図１４の半導体デバイスを，再度，フッ化水素酸の槽内に浸漬して，その後，リンスすることができる。バリア層２０２および２０３の外縁端を，ソース電極およびゲート電極の外縁端１０４ａおよび１０５ａよりも内側に引っ込める場合には，図１４の半導体デバイスを，フッ化水素酸に，約５０秒間浸漬することができる。
【０１３０】
　このさらなるエッチングの結果，図１６に示すように，ソース電極およびゲート電極の上面に沿って，外縁部２３１および２３２を露出させることができる。その後，フォトレジスト層４１２が除去されて，その結果，例えば図１７に示されている半導体デバイスが得られる。
【０１３１】
　フォトレジスト層４１２が除去されると，その後，例えばアルミニウムから成る金属バックコンタクトが，例えば図１５または図１７に示されている半導体デバイスの下面上にデポジットされ，それによって，ドレイン電極１０３が形成される。
【０１３２】
　
次に，例えば約１８μｍの厚さのパッシベーション層２２０が，はんだ付け可能なコンタクトおよびバリア層２０２および２０３を覆い，ソース電極とゲート電極との間の領域を満たすように，図１５または図１７に示されている半導体デバイスの上面上に形成される。この場合にも，パッシベーション層２２０は，例えば，はんだレジストとしても働くことができる，任意の適切なエポキシ・パッシベーション層である。
【０１３３】
　その後，任意の適切なプロセスを用いて，はんだ付け可能なコンタクトの各々の上面からパッシベーション層を除去することによって，例えば図４および図５の半導体デバイス２００および２００ａに対して，示されているように，パッシベーション層２２０に開口が形成される。上述のように，これらの開口は，はんだ付け可能なコンタクトより広いのが好ましく，その下のバリア層２０２および２０３まで達していて，はんだ付け可能なコンタクトの各々と，それを囲むパッシベーション層との間に空隙を形成しているのが好ましい。
【０１３４】
　最後に，図４および図５の半導体デバイス２００および２００ａによって部分的に示されているように，ドレイン電極１０３を，パッケージ・クリップのウェブ１１３に電気的に接続することにより，半導体デバイスを，ＤｉｒｅｃｔＦＥＴ（商標名）タイプのデバイス・パッケージとしてパッケージすることができる。」
（２）引用発明Ａ
　前記（１）より，引用文献Ａには，次の発明（以下，「引用発明Ａ」という。）が記載されていると認められる。
　「　シリコンカーバイド（ＳｉＣ）から成る半導体ダイ１０２は，その内部に，縦型導電パワーＭＯＳＦＥＴが，任意の公知の手法で形成されており，
　アルミニウムのようなコンタクト金属層４０４が，半導体ダイ１０２の上面上に，デポジットされ，
　次に，バリア層が，コンタクト金属層４０４の，全上面上にデポジットされ，バリア層は，チタン層２０４であり，
　その後，ニッケル層２１１および銀層２１２のスタックが，チタン層２０４の上面上にデポジットされ，
　その後，チタン層２０４の上面から，銀層２１２およびニッケル層２１１をエッチングによって除去し，
　次に，コンタクト金属層４０４の表面から，チタン層２０４をエッチングによって除去し，
　コンタクト金属層４０４をエッチングして，ソース電極およびゲート電極を形成し，
　次に，パッシベーション層２２０が，はんだ付け可能なコンタクトおよびバリア層２０２および２０３を覆い，ソース電極とゲート電極との間の領域を満たすように形成される
　半導体デバイスを製造するためのプロセス。」
　２　引用文献Ｂについて
　当審拒絶理由通知１に引用された引用文献Ｂ（特開２００６−１５２４３１号公報）には，図面とともに次の事項が記載されている。
　「【技術分野】
【０００１】
　本発明は酸化物を少なくとも表面に有するガラス基材或いはセラミック基材に銅めっきを形成しためっき基板，銅めっきを形成する無電解めっき方法およびこの方法を用いた回路形成方法に関する。
【背景技術】
【０００２】
　従来より，例えば，ガラス基材やセラミック基材にめっき膜を形成する方法として，無電解銅めっき方法が知られている（例えば，特許文献１，２および３参照）。
【０００３】
　従来の無電解銅めっき方法は，アンカー効果により，基材における銅めっきが形成される被処理面と銅めっきとの間の高い密着力を確保するため，まず被処理面を強く粗面化処理して，被処理面に粗い凹凸形状を形成する。
【０００４】
　そして，粗面化処理を行ったセラミック基材を銅めっき液に浸漬させることにより，セラミック基材に銅めっきを形成するようになっている。
【０００５】
　しかし，このように粗面化処理が施されたセラミック基材の被処理面に設けられた銅めっきを，誘電体共振器等の電極として用いる場合，１００μｍ程度のピッチの配線パターンの電極を形成することは可能であるが，２０μｍ程度のピッチの配線パターンを形成するのは困難となってしまい，ファインピッチの配線パターンを形成するには限界があった。」
　「【発明が解決しようとする課題】
【００１３】
　本発明はこれらの点に鑑みてなされたものであり，各基材における鏡面状の被処理面に銅めっきを良好に密着させることができ，これにより，ファインピッチの配線パターンを形成することができるとともに，高周波特性が良好な回路を形成することができるめっき基板，無電解めっき方法およびこの方法を用いた回路形成方法を提供することを目的とする。」
　「【００７１】
　続いて，前記めっき基板の製造するための無電解めっき方法および回路形成方法について図２から図５を参照して説明する。
【００７２】
　図２は，前記めっき基板のめっき膜を形成するための無電解めっき方法の各工程を示すフローチャートであり，図３は，本実施形態の無電解めっき方法を利用した回路形成方法の各工程を示す概念図である。
【００７３】
　まず，本実施形態に係る無電解めっき方法に用いられる基材１として，約５０％のホウ珪酸ガラスと約５０％のアルミナ微粉とを混合して低温焼成したガラス成分を表面に有するセラミック基材１を用意する。このセラミック基材１は，その製造工程上，平滑な第１面２ａと，第１面２ａより平滑性が劣る第２面２ｂとが存在し，本実施形態においては，第１面２ａと第２面２ｂとの両面を被処理面として銅めっき膜６を形成することとする。なお，セラミック基材１としては，前述のような５０％のホウ珪酸ガラスと５０％のアルミナ微粉とを材料とする低温共焼成セラミック基材１に限定されるものではない。
【００７４】
　図２に示すように，このセラミック基材１に付着したゴミや油脂類等の不純物を除去するため，セラミック基材１を脱脂洗浄する（ＳＴ１）。
【００７５】
　一方，１．３３％の塩化錫，０．５４％の塩酸を含む塩酸性の塩化錫水溶液，および０．０１５％の塩化パラジウムを含む塩化パラジウム水溶液を用意する。
【００７６】
　そして，まず，前記脱脂洗浄をしたセラミック基材１を，２３℃の前記塩化錫水溶液中に３分間浸漬させた後，十分に水洗する。
【００７７】
　続いて，前記セラミック基材１を，３０℃の前記塩化パラジウム水溶液中に２分間浸漬させた後，十分に水洗する。
【００７８】
　さらに，前記セラミック基材１を，再度，前記塩化錫水溶液中に２分間浸漬させた後，前記塩化パラジウム水溶液中に１分間浸漬させることにより，セラミック基材１の第１面２ａおよび第２面２ｂに第１触媒層５を形成する第１触媒処理を行う（ＳＴ２）。
【００７９】
　なお，前述の第１触媒処理工程においては，塩化錫水溶液および塩化パラジウム水溶液にかえて，錫・パラジウムコロイド溶液を用いてもよい。
【００８０】
　このように，セラミック基材１を塩化錫水溶液と塩化パラジウム水溶液とに交互に浸漬させる第１触媒処理工程を経た後，このセラミック基材１を十分に水洗してから乾燥させる。
【００８１】
　その後，セラミック基材１に対し，酸素を含む雰囲気内において所定の熱処理時間，所定の熱処理温度によって銅めっき前熱処理を行う（ＳＴ３）。ここで，前記熱処理温度については，２５０〜４５０℃の範囲内で，また熱処理時間については，１０分以上の熱処理が行われることが好ましい。
【００８２】
　この銅めっき前熱処理工程の後，セラミック基材１を，塩化錫溶液と塩化パラジウム溶液とに再度浸漬させて，セラミック基材１の第１面２ａおよび第２面２ｂに積層触媒層９を形成する積層触媒処理を行う（ＳＴ４）。なお，前述の積層触媒処理工程においても，塩化錫水溶液および塩化パラジウム水溶液にかえて，錫・パラジウムコロイド溶液を用いてもよい。
【００８３】
　さらに，この積層触媒処理工程の後，セラミック基材１を再度脱脂洗浄し，約０．０５％の硫酸（Ｈ２ＳＯ４）および４％のホルマリンを含有するホルマリン水溶液に１分間浸漬することにより，第１触媒層５および積層触媒層９を還元する（ＳＴ５）。
【００８４】
　その後，前記セラミック基材１を水洗せずに，第１面２ａおよび第２面２ｂに銅めっき膜６を形成するための第１めっき処理を行う。この第１めっき処理においては，２．５ｇ／Ｌ（０．０３９ｍｏｌ／Ｌ）の銅イオン（Ｃｕ）と，０．１３８ｇ／Ｌ（０．００２３ｍｏｌ／Ｌ）のニッケルイオン（Ｎｉ）と，錯化剤として酒石酸ナトリウムカリウム四水和物（ロッシェル塩）（ＫＮａＣ４Ｈ４Ｏ６・４Ｈ２Ｏ）と，還元剤として約０．２％のホルムアルデヒド（ＣＨ２Ｏ）を含む銅めっき液を用いる。すなわち，本実施形態における銅めっき液には，前記銅めっき液に含まれる銅イオン１００モルに対し，６モルのニッケルイオンが含まれている。
【００８５】
　なお，銅めっき液におけるニッケルイオンの添加量は，本実施形態に限定されるものではないが，好ましくは，銅めっき液に含まれる銅イオン１００モルに対し１〜２５モルのニッケルイオンが含まれるとよい。もし，ニッケルイオンが，銅イオン１００モルに対して１モル未満であると，セラミック基材１と銅めっき膜６との十分な密着性が得られなくなってしまい，一方，ニッケルイオンが２５モルよりも多い場合には，銅の物性が低下してしまい，例えば比抵抗が大幅に増加してしまう。
【００８６】
　さらに，この銅めっき液には，ｐＨ調整のための約１．５ｇ／Ｌの水酸化ナトリウム（ＮａＯＨ）が含まれてｐＨが約１２．６に調整されているとともに，さらに，約０．１％のキレート剤が含まれている。
【００８７】
　そして，セラミック基材１を３６℃の銅めっき液に所定時間浸漬させることにより，第１面２ａおよび第２面２ｂに約２μｍの膜厚の銅めっき膜６を形成する第１めっき処理を行う（ＳＴ６）。
【００８８】
　続いて，銅めっき膜６を形成したセラミック基材１を十分に洗浄した後，乾燥させる（ＳＴ７）。
【００８９】
　さらに，乾燥させたセラミック基材１を，例えば窒素ガス等の不活性ガス雰囲気中や真空中等の実質的に酸素および水素を含まない雰囲気中において，ガラス転移温度以下の熱処理温度により所定の熱処理時間加熱する銅めっき後熱処理を行う（ＳＴ８）。ここで，前記熱処理温度については，２５０〜４５０℃の範囲内で，また熱処理時間については，１０分以上の熱処理が行われることが好ましい。これにより，セラミック基材１の第１面２ａおよび第２面２ｂに高密着性の銅めっき膜６を形成し，めっき基板を２０製造する。
【００９０】
　なお，銅めっき後熱処理工程においては，セラミック基材１に所定の圧力を加えながら熱処理を行ってもよい。所定の圧力を加えながら熱処理を行う場合，熱処理温度は１５０〜４００℃であることが好ましい。
【００９１】
　続いて，銅めっき膜６が形成されたセラミック基材１の第１面２ａおよび第２面２ｂに第２触媒層１０を形成する第２触媒処理を行う（ＳＴ９）。第２触媒処理工程においては，例えば，前記セラミック基材１を，所定温度のパラジウム溶液に所定時間浸漬させることにより行う。なお，第２触媒処理工程において，触媒の条件は本実施形態に限定されるものではない。
【００９２】
　そして，第２触媒層１０を形成したセラミック基材１を純水を用いて洗浄した後，このセラミック基材１を，所定温度のニッケル−リンめっき液に所定時間浸漬させることにより，第１面２ａおよび第２面２ｂに約２μｍの膜厚のニッケルめっき膜７を形成する第２めっき処理を行う（ＳＴ１０）。第２めっき処理工程のめっき処理時間については，２０分程度が好ましく，めっき処理温度は８０℃程度が好ましい。
【００９３】
　さらに，前記セラミック基材１を，所定温度の金めっき液に所定時間浸漬させることにより，第１面２ａおよび第２面２ｂに約０．０５μｍの膜厚の金めっき膜８を形成する第３めっき処理を行う（ＳＴ１１）。第３めっき処理工程のめっき処理時間については１０分程度が好ましく，めっき処理温度は６０℃程度が好ましい。
【００９４】
　なお，第２めっき処理工程および第３めっき処理工程のめっき処理条件は，本実施形態に限定されるものではない。
【００９５】
　
その後，ニッケルめっき膜７および金めっき膜８が形成されたセラミック基材１を，例えば窒素ガス等の不活性ガス雰囲気中や真空中等の実質的に酸素および水素を含まない雰囲気中において，所定の熱処理温度により所定の熱処理時間加熱するニッケルめっき後熱処理を行う（ＳＴ１２）。
　３　引用文献１について
（１）引用文献１の記載
　原査定の拒絶の理由に引用された引用文献１（特開２０１３−１６５３８号公報）には，図面とともに次の事項が記載されている。
　「【技術分野】
【０００１】
　本発明は，半導体装置及びその製造方法に関し，特に，基板と，金属膜と，はんだ層と，保護膜とを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
　従来から，下地層の上に無電解めっきニッケル層を形成し，無電解めっきニッケル層上に電解めっきニッケル層を形成したはんだ接合用電極が知られている（例えば，特許文献１参照）。
【０００３】
　かかる特許文献１に記載のはんだ接合用電極においては，はんだ接合用電極上に錫を９０％以上含むはんだバンプが形成された際に，無電解めっきニッケル層が錫の電極内での拡散を防ぎ，電解めっきニッケル層によりはんだの濡れ性を良好に保つこととしている。これにより，ニッケルがはんだの中に溶け込み，はんだ接合用電極が消失してしまう電極食われという現象の発生を防止することができる。また，無電解めっきニッケル層は，はんだの濡れ性が電解めっきニッケル層に比較して劣ることから，無電解めっきニッケル層上に電解めっきニッケル層を形成することにより，はんだの濡れ性も良好に保っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３４９１１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
　しかしながら，特許文献１に記載の構成では，はんだ接合用電極の周囲に，基板を覆う保護膜が必要な状況については何ら考慮されていない。一般的に，はんだ接合用電極は基板の表面上に形成された金属電極上に形成されるが，基板表面の他の露出箇所には半導体素子等の回路素子が形成されている場合が多く，かかる回路素子を保護すべく，基板の表面を覆うとともに，側面がはんだ接合用電極やはんだと接触して密閉するような保護膜を設ける必要がある場合が多い。
【０００６】
　かかる保護膜を設ける場合，保護膜で基板表面全体を覆ってから，めっき接合用電極を形成する箇所の保護膜をウェットエッチングで除去し，基板表面にある金属電極を露出さっせ，その上にめっき膜を形成してはんだ接合用電極とする場合が多い。
【０００７】
　しかしながら，保護膜をウェットエッチングで除去すると，保護膜のエッチング面はなだらかに裾が広がった斜面を形成し，保護膜の厚さが薄くなった裾の部分を，上下からめっき膜と金属電極で挟むような形状となり，挟んだ箇所よりも上側では，めっき膜の側面と保護膜の斜面との間に隙間が空くような形状となる場合が多い。かかる形状のはんだ接合用電極（めっき膜）上にはんだを形成すると，はんだがめっき膜と保護膜との隙間に入りこみ，はんだと金属電極との間を隔てているのが，保護膜が薄くなった裾の部分のみとなり，はんだと金属電極との合金化が発生するおそれがある。金属電極には，一般的にＡｌ（アルミニウム）が用いられ，はんだには上述のように錫（Ｓｎ）が用いられるため，合金化が発生すると，Ａｌ−Ｓｎ合金が発生するが，かかるＡｌ−Ｓｎ合金は脆弱であり，実装時や素子動作の熱負荷，また使用環境での温度変化の際に，各材料の熱膨張力の差により破断が発生し，システム不良が発生するおそれがあるという問題があった。」
　「【実施例１】
【００１９】
　図１は，本発明の実施例１に係る半導体装置の一例を示した断面図である。図１において，実施例１に係る半導体装置は，半導体基板１０と，エミッタ電極２０と，金属膜３０と，はんだ層４０と，保護膜５０と，金属ブロック６０とを備える。図１において，半導体基板１０の表面を覆うようにエミッタ電極２０が形成されている。エミッタ電極２０の表面上には，金属膜３０が形成されており，金属膜３０の表面上には，はんだ層４０が形成されている。金属膜３０の側面及びはんだ層４０の側面の下側の一部は，保護膜５０と接している。保護膜５０は，半導体基板１０の表面及びエミッタ電極２０の表面の一部を覆うとともに，水平方向には金属膜３０及びはんだ層４０の方に延び，金属膜３０の側面及びはんだ層４０の側面の一部を覆っている。また，はんだ層４０の表面上には，金属ブロック６０が設けられている。
【００２０】
　半導体基板１０は，ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor，絶縁ゲートバイポーラトランジスタ）等の回路素子を形成する対象であり，例えば，半導体ウエハ等が用いられる。半導体基板１０には，ＩＧＢＴ等の半導体素子以外にも種々の回路素子が形成されてよいが，図１においては，ＩＧＢＴ（図示せず）のエミッタ電極が半導体基板１０の表面に形成された例を挙げて説明する。
【００２１】
　
エミッタ電極２０は，半導体基板１０上に形成された金属パターンであり，半導体基板１０にＩＧＢＴが形成された場合のＩＧＢＴの電極の一部を構成する。図１においては，半導体基板１０にＩＧＢＴが形成された例が示されているため，半導体基板１０の表面にはエミッタ電極２０が形成されている
【００２２】
　
エミッタ電極２０は，配線用の種々の金属材料で構成されてよいが，例えば，有るアルミニウム（Ａｌ）で構成されてもよい。
【００２３】
　
金属膜３０は，はんだ接合用電極を構成する金属材料からなる膜である。金属膜３０は，はんだとの接合性が考慮され，種々の材料が選択される。例えば，金属膜３０は，ニッケル（Ｎｉ）膜であってもよいし，Ｎｉ−Ｓｎ合金膜であってもよい。また，金属膜３０は，複数の金属から構成されてよく，ニッケル膜の表面に金（Ａｕ）の膜が形成されてもよいし，Ｎｉ−Ｓｎ合金膜の表面に金膜が形成されてもよい。
【００２４】
　
金属膜３０は，めっき，蒸着，ＣＶＤ，スパッタリング等の種々のプロセスにより形成され得るが，例えば，めっき処理により形成されためっき膜として構成されてもよい。めっき膜は，無電解めっき処理により形成された無電解めっき膜であってもよいし，電気めっき処理により形成された電気めっき膜であってもよい。また，無電解めっき膜と電気めっき膜の２層から構成されてもよい。無電解めっき処理と電気めっき処理の双方を行う場合には，無電解めっき膜がエミッタ電極２０上に形成され，無電解めっき膜上に電気めっき膜が形成される構成とされることが好ましい。
【００２５】
　はんだ層４０は，金属ブロック６０を金属膜３０上に接合するための接合層である。はんだ層４０は，種々のはんだ材から構成され得るが，例えば，鉛を含まない鉛フリーはんだから構成されてもよい。鉛フリーはんだの場合，例えば，錫を主成分とするはんだ材が用いられてもよい。
【００２６】
　保護膜５０は，半導体基板１０の表面に形成された回路素子を保護するための膜である。よって，保護膜５０は，半導体基板１０の表面全体を覆い，エミッタ電極２０の露出部分も覆う。更に，金属膜３０の側面全体とはんだ層４０の側面の一部も覆って半導体基板１０の表面を密閉し，半導体基板１０の表面に形成された回路素子を埃や塵から保護する。
【００２７】
　保護膜５０は，有機材料の一種であるポリイミドから構成される。ポリイミドは，例えば，非感光性ポリイミドを用いてもよい。この場合には，マスクを用いたエッチングによりパターニングを行い，ポリイミドからなる保護膜５０を形成することができる。また，保護膜５０には，感光性ポリイミドを用いるようにしてもよい。この場合には，露光，現像によりパターニングを行い，ポリイミドからなる保護膜５０を形成することができる。
【００２８】
　保護膜５０は，半導体基板１０の表面及びエミッタ電極２０の表面を適切に保護できるように，十分な厚さを有して保護膜５０を形成することができ，例えば，５μｍ以上の厚さを有する保護膜５０を形成してもよい。
【００２９】
　金属ブロック６０は，半導体モジュールを形成する際の半導体素子間の接続用の配線及びスペーサとなる部材であり，銅やアルミニウム等の金属材料から構成される。
【００３０】
　実施例１に係る半導体装置は，上述のような機能を有する構成要素から構成されているが，図１において，金属膜３０及びはんだ層４０は，山の裾のように下側に行くにつれて広がる形状を有している。そして，金属膜３０及びはんだ層４０の側面を覆っている保護膜５０は，基板１０側から離れて表面側に向かうにつれて，金属膜３０及びはんだ層４０側に迫り出す形状となっている。これにより，はんだ層４０は，金属膜３０が存在する領域上にその存在が制約され，はんだ層４０が保護膜５０と金属膜３０との界面に入り込むことを防止できる構成となっている。」
　「【実施例３】
【００４４】
　
実施例３においては，実施例１及び実施例２で説明したような，本発明の実施例に係る半導体装置の製造方法の一例について説明する。本実施例に係る半導体装置を製造するためには，基板１０，１１上にエミッタ電極２０，２１等の金属パターンを形成し（金属パターン形成工程），エミッタ電極２０，２１を含めて基板１０，１１全体を覆うように保護膜５０，５１を形成する（保護膜形成工程）。保護膜５０，５１は，ポリイミドからなり，保護膜形成工程においては，十分な加熱が必要であるため，３５０℃以上で十分に加熱（ベーク）処理を行う（保護膜加熱工程）。その後，保護膜５０，５１に逆テーパー状の開口を形成し（開口形成工程），当該開口に金属膜３０，３１を充填するため，金属膜３０，３１を形成する（金属膜形成工程）。金属膜３０，３１を形成した後，必要に応じて金属膜３０，３１を加熱する（金属膜加熱工程）。金属膜加熱工程においては，保護膜加熱工程よりも低い温度で金属膜３０，３１の加熱が行われる。次に，金属膜３０，３１上にはんだ層４０，４１を形成する（はんだ層形成工程）。かかる一連の工程により，本実施例に係る半導体装置が製造される。
【００４５】
　上述の工程において，保護膜形成工程は，金属膜形成工程及びはんだ層形成よりも先に行われている。上述のように，保護膜５０，５１にポリイミドを用いた場合，保護膜加熱工程においては，３５０℃以上で十分に加熱（ベーク）処理を行う。一方，はんだの融点は，３５０℃よりも低いため，保護膜５０，５１のベーキングは，金属膜３０，３１及びはんだ層４０，４１を形成する前に行う必要がある。よって，本実施例に係る半導体装置の製造方法においては，保護膜形成工程は，金属膜形成工程及びはんだ層形成よりも先に行う。
【００４６】
　なお，以下，実施例３においては，保護膜５０，５１に逆テーパー形状の開口を形成する工程について，詳細に説明する。」
　「【００５４】
　図７は，実施例３に係る半導体装置の製造方法における保護膜の開口方法の一例を示した図である。
【００５５】
　図７（Ａ）は，実施例３に係る半導体装置の製造方法の第１段階の一例を示した図である。図７（Ａ）において，電極２３の表面上に保護膜５２が形成されており，保護膜５２の表面上に開口７１を有するマスク７０が配置されている。ここで，マスク７０は，プリベークが施されて硬化され，保護膜５２との密着性が高まった状態となっている。また，電極２３は，実施例１，２で説明したエミッタ電極２０，２１に相当する金属パターンである。この点は，以後の実施例においても同様とする。
【００５６】
　上述のように，保護膜５２を形成するために，ベーキング処理を行うが，ベーキング処理の前に，プリベークというベーキング処理よりも低い温度で加熱を行う処理がある。かかるプリベークは，レジストマスクの水分を除去させるため，レジストが反応しない比較的低い温度で行われる加熱処理であるが，プリベークにおいて，時間を長くしたり，温度を値以上のプリベークよりも上げたりすると，マスク７０が硬化し，マスク７０と保護膜５２との密着性が高まる。プリベークの温度や時間は，保護膜５２の特性や用途に応じて適宜定められてよいが，例えば，３００℃の温度に設定されてもよい。実施例３に係る保護膜の開口方法では，保護膜５２とマスク７０との密着性を高める処理を行ってから，保護膜５２に開口を形成するエッチング処理を行う。
【００５７】
　図７（Ｂ）は，実施例３に係る半導体装置の製造方法の第２段階の一例を示した図である。図７（Ｂ）において，エッチングが進んでいるが，マスク７０と保護膜５２との密着性が高くなっているため，横方向へのエッチングがあまり進行せず，深さ方向にエッチングが進んだ断面形状となっている。
【００５８】
　図７（Ｃ）は，実施例３に係る半導体装置の製造方法の第３段階の一例を示した図である。図７（Ｃ）において，エッチングが更に進んでいるが，マスク７０と保護膜５２との密着性が高くなっているため，横方向へのエッチングが殆ど進行せず，深さ方向に大幅にエッチングが進んだ断面形状となっている。その結果，マスク７０の開口７１よりも，横幅の広い開口が形成されており，マスク７０付近は逆テーパー形状となっている。
【００５９】
　図７（Ｄ）は，実施例３に係る半導体装置の製造方法の最終段階の一例を示した図である。図７（Ｄ）において，エッチングが更に進んで電極２３の表面が露出している。マスク７０と保護膜５２との密着性が高いため，マスク７０付近では横方向へのエッチングが殆ど進行せず，電極２３付近の深い位置では横方向へのエッチングが進行した状態となっている。これにより，全体として逆テーパー状の開口が形成されている。
【００６０】
　このように，マスク７０と保護膜５２との密着性を高める処理を行ってから保護膜５２にエッチングで開口を形成することにより，保護膜５２を逆テーパー状の側面を有する形状に加工することができる。」
（２）引用発明１
　前記（１）より，引用文献１には，次の発明（以下，「引用発明１」という。）が記載されていると認められる。
　「　半導体基板１０にＩＧＢＴが形成され，
　半導体基板１０の表面にはエミッタ電極２０が形成され，
　エミッタ電極２０は，アルミニウム（Ａｌ）で構成され，
　金属膜３０は，ニッケル（Ｎｉ）膜，また，ニッケル膜の表面に金（Ａｕ）の膜が形成され，
　金属膜３０は，めっき処理により形成されためっき膜として構成される半導体素子であって，
　基板１０，１１上にエミッタ電極２０，２１等の金属パターンを形成し（金属パターン形成工程），
　エミッタ電極２０，２１を含めて基板１０，１１全体を覆うように保護膜５０，５１を形成し（保護膜形成工程），
　その後，保護膜５０，５１に逆テーパー状の開口を形成し（開口形成工程），
　当該開口に金属膜３０，３１を充填するため，金属膜３０，３１を形成し（金属膜形成工程），
　金属膜３０，３１を形成した後，金属膜３０，３１を加熱する（金属膜加熱工程）
　半導体装置の製造方法。」
　４　引用文献２について
　原査定の拒絶の理由に引用された引用文献２（特開２００６−１５２４３１号公報）は，上記２の引用文献Ｂと同一の文献であり，引用文献２には，図面とともに上記２の事項が記載されている。
　５　引用文献３について
　原査定の拒絶の理由に引用された引用文献３（特開平６−３４９８２８号公報）には，図面とともに次の事項が記載されている。
　「【０００１】
【産業上の利用分野】本発明は集積回路装置の製造方法に関し，特に多層配線金属間の絶縁層間膜のスルーホール開孔方法に関する。」
　「【０００７】
【実施例】本発明の第１の実施例について図１の（ａ），（ｂ）を参照して説明する。
【０００８】まず図１の（ａ）において，この実施例は，シリコン基板５上に通常プロセスによって形成されたシリコン酸化膜７，ゲート絶縁膜９，ゲート電極８を有する半導体基板の主表面上に，下層の配線金属であるアルミニウム１を堆積し，パターニングする。
【０００９】次に，プラズマＣＶＤにより，膜厚１０００〜２０００オングストロームの酸化膜あるいは窒化膜６を堆積する。第１の絶縁層間膜であるシリコンポリイミド２を，膜厚３０００〜１００００オングストロームとなるように塗布法を用いて塗布し，３５０〜５５０℃の窒素雰囲気中でポリイミドキュアを行なった後，第２の絶縁層間膜であるシリコンポリイミド３を，塗布法を用いて塗布し，１５０〜２５０℃のポリイミドキュアを行い，第１のシリコンポリイミド２と同等の厚さとなるように形成する。」
　６　引用文献４について
　原査定の拒絶の理由に引用された引用文献４（特開平７−８６２２１号公報）には，図面とともに次の事項が記載されている。
　「【０００１】
【産業上の利用分野】この発明は，半導体基板のダスト除去装置に関し，半導体製造プロセスのクリーン化技術の分野で利用され得る。」
　「【００１１】
【実施例】以下，この発明に係る半導体基板のダスト除去装置の詳細を図面に示す実施例に基づいて説明する。
【００１２】本実施例の説明に先がけて，シリコンウェハ上にポリイミド保護膜を形成する方法を説明する。先ず，シリコンウェハに素子等を形成した後，ウェハ上にポリアミド酸（焼成後ポリイミドになる）を回転塗布する。この時のポリアミド酸の膜厚は，例えば数μｍ〜１０μｍである。次に，ポリアミド酸に含まれる溶剤の沸点付近の温度で溶剤を揮発させ，その後熱処理を施してイミド化する。なお，溶剤を揮発させる温度は，溶剤によって異なるが，一般に使われているＮＭＰ（ノルマル２メチルピロリドン）の場合２００〜２５０℃，また熱処理のイミド化焼成温度は３００〜４００℃程度が適当である。また，イミド化焼成は窒素雰囲気中で行い，ポリイミドの酸化を防止したほうが良い。ポリイミドの帯電は，イミド化焼成時に乾燥した窒素ガスとポリイミド表面との摩擦により発生しているものと考えられる。少なくとも焼成直後には，すでに帯電していることが確認されている。この帯電電荷量に相当する電位を測定器で測定した結果＋１５００ボルトであった。この帯電したウェハ（ポリイミド保護膜）表面への浮遊粒子（ダスト）の付着は一般的によく知られている。しかも，一旦付着した異物は，ポリイミド表面が柔らかなこともあり，硬い異物の場合，次工程の裏面研削時に押し付けられて，ポリイミド保護膜中に埋め込まれる場合もある。このように，ポリイミド上に付着した異物は電気化学的あるいは物理的に吸着しているため，極めて強固で除去が困難である。従って，この異物を除去するために，本実施例は，これら２つの作用に着目したダスト除去装置とした。」
　７　引用文献５について
　原査定の拒絶の理由に引用された引用文献５（特開２００９−１１１１８８号公報）には，図面とともに次の事項が記載されている。
　「【技術分野】
【０００１】
　本発明は，縦型のＩＧＢＴとダイオードが同じ半導体基板に形成されてなり，主面側と裏面側の両方にメッキ電極層を有する半導体装置に関する。」
　「【００４３】
　（第１の実施形態）
　図１は，本実施形態における半導体装置の一例を示す図で，半導体装置１００の模式的な断面図である。尚，図１に示す半導体装置１００において，図１１に示した半導体装置９０と同様の部分については，同じ符号を付した。
【００４４】
　図１に示す半導体装置１００においては，図１１に示した半導体装置９０と同様に，縦型のＩＧＢＴ１００ｉと，該ＩＧＢＴ１００ｉに逆並列に接続される縦型のダイオード１００ｄとが，それぞれ，セルの集合体として同じ半導体基板１０に形成されている。半導体装置１００では，ＩＧＢＴ１００ｉのセルの集合体であるＩＧＢＴセル領域とダイオード１００ｄのセルの集合体であるダイオードセル領域とが，それぞれ，一つの纏まった領域として構成されている。半導体基板１０の主面側では，配線層の形成に一般的に用いられるアルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金からなる下地金属層１８が，ＩＧＢＴ１００ｉのエミッタ（ｎ）領域とチャネル形成領域であるベース（ｐ）領域およびダイオード１００ｄのアノード（ｐ）領域に共通接続するように形成されている。尚，ＩＧＢＴ１００ｉのベース（ｐ）領域とダイオード１００ｄのアノード（ｐ）領域は，一体の不純物層１０ａとして形成されている。下地金属層１８上には，安価なニッケル（Ｎｉ）および金（Ａｕ）の積層体からなるメッキ電極層２５，２６が，順次形成されている。Ａｕメッキ電極層３３は，はんだ接続のために形成した層であり，はんだ接続等を行わない場合には省略してよい。半導体基板１０の裏面側においても，主面側と同様に，アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金からなる下地金属層３１が，ＩＧＢＴ１００ｉのコレクタ（ｐ＋）領域１０ｃおよびダイオード１００ｄのカソード（ｎ）領域１０ｂに共通接続するように形成されている。また，ニッケル（Ｎｉ）および金（Ａｕ）の積層体からなるメッキ電極層３２，３３が，下地金属層３１上に順次形成されている。
【００４５】
　一方，図１に示す半導体装置１００においては，図１１に示した半導体装置９０と異なり，ダイオードセル領域における主面側の半導体基板１０上に，酸化膜からなる所定の凸状パターン１７ａが形成されている。この凸状パターン１７ａは，ＩＧＢＴセル領域においてゲート電極を覆う酸化膜１７と同じ酸化膜で形成されており，該凸状パターン１７ａ上に下地金属層１８が積層されている。
【００４６】
　次に，図１に示す半導体装置１００の製造方法を説明する。図２〜図４は，半導体装置１００の製造工程別の断面図である。
【００４７】
　最初に，図２（ａ）に示すように，シリコン（Ｓｉ）からなる半導体基板１０の主面側に，ＩＧＢＴとダイオードの構造を，概略，以下のように形成する。
【００４８】
　ＬＯＣＯＳ酸化膜２０を介してＰ導電型の不純物をイオン注入し，ＩＧＢＴのチャネル形成領域であるベース（ｐ）領域およびダイオードのアノード（ｐ）領域となる不純物層１０ａを形成する。次に，ＩＧＢＴセル領域において，トレンチゲート１４の構造を形成し，Ｎ導電型の不純物をイオン注入してエミッタ領域を形成する。
【００４９】
　次に，半導体基板１０上にＰＳＧやＢＰＳＧ等の酸化膜を形成した後，所定形状にパターニングして，ＩＧＢＴセル領域において（トレンチ）ゲート電極１４を覆う酸化膜１７とダイオードセル領域における所定の凸状パターン１７ａを形成する。ゲート電極１４を覆う酸化膜１７とダイオードセル領域における凸状パターン１７ａは，例えば，同じ４μｍのピッチで同一形状のパターンに形成する。図１１に示した半導体装置９０のように，ダイオードセル領域に酸化膜を残さない場合には，酸化膜１７を残すＩＧＢＴセル領域にエッチングレートを合わせると，ダイオードセル領域の端部でエッチングレートが高くなり，中央部でエッチングレートが低くなる。このため，ダイオードセル領域に酸化膜を残さない場合には，ダイオードセル領域の全体に亘って均一にエッチングすることが困難で，端部での過剰エッチングや中央部でのエッチング残りが発生し易い。これに対して，図２（ａ）のダイオードセル領域にも酸化膜からなる凸状パターン１７ａを残す場合には，ダイオードセル領域の全体に亘ってより均一なエッチングが可能となり，安定したエッチング工程が得られる。
【００５０】
　次に，図２（ｂ）に示すように，主面側にアルミニウム（Ａｌ）またはアルミニウム（Ａｌ）−シリコン（Ｓｉ）合金からなる下地金属層１８を形成する。このとき，下地金属層１８の表面Ｓａは，半導体基板１０上に形成されたＩＧＢＴセル領域の酸化膜１７とダイオードセル領域の同じ酸化膜からなる凸状パターン１７ａの凹凸を反映して，図のように部分的に凹部が形成された表面となる。次に，下地金属層１８を熱処理（アニール）すると，該凹部に縦に走る結晶粒界が生じる。
【００５１】
　次に，図２（ｃ）に示すように，ＩＧＢＴセル領域とダイオードセル領域の下地金属層１８の表面Ｓａを露出するようにして，保護膜２４をパターニング形成する。
【００５２】
　次に，半導体基板１０の裏面側を研削およびウェットエッチングした後，ホト工程，イオン注入工程，熱処理工程を施し，ダイオードのカソード（ｎ）領域１０ｂやＩＧＢＴのコレクタ（ｐ＋）領域１０ｃとなる不純物層を形成する。
【００５３】
　次に，図３（ａ）に示すように，半導体基板１０の裏面側に，アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）−シリコン（Ｓｉ）合金からなる下地金属層３１を形成する。裏面側の下地金属層３１は熱処理を行わず，表面Ｓｂが次のエッチング工程により侵食され易い状態にしておく。
【００５４】
　次に，図３（ｂ）に示すように，ウェハをエッチング液に入れ，主面側と裏面側の下地金属層１８，３１の表面Ｓａ，Ｓｂを同時にエッチングする。このとき，半導体基板１０の主面側では，凹部の粒界にエッチング液が浸透しエッチングが加速されため，ＩＧＢＴセル領域およびダイオードセル領域の全体に亘って凹凸が強調された表面Ｓｃとなる。半導体基板１０の裏面側では，下地金属層３１に熱処理が施されていないため，凹凸が発生した表面Ｓｄとなる。
【００５５】
　次に，図４（ａ）に示すように，ウェハを亜鉛（Ｚｎ）を含む液に入れてジンケート処理を行い，下地金属層１８，３１の表面Ｓｃ，Ｓｄに図中に黒丸で示したようにＺｎを付着させる。下地金属層１８，３１の表面Ｓｃ，Ｓｄは，ＩＧＢＴセル領域とダイオードセル領域の全体に亘ってほぼ等しい凹凸を形成しているため，Ｚｎを均等且つ稠密に付着させることができる。
【００５６】
　最後に，図４（ｂ）に示すように，ウェハをメッキに入れて無電解メッキを行い，下地金属層１８，３１上に，ニッケル（Ｎｉ）メッキ電極層２５，３２およびおよび金（Ａｕ）メッキ電極層２６，３３を順次形成する。前述したジンケート処理で下地金属層１８，３１の表面Ｓｃ，ＳｄにはＺｎが均等且つ稠密に付着されているため，Ｎｉメッキ時にはＩＧＢＴセル領域とダイオードセル領域の全体に亘ってＮｉイオンがＺｎと均一に置換し，安定したＮｉメッキ膜の成長が可能で，密着強度の高いメッキ電極層２６，３３を形成することができる。
【００５７】
　以上の工程により，図１に示した半導体装置１００が製造される。」
　「【００８２】
　図８は，半導体装置１００を例とした実装状態を示す図で，図８（ａ）は，リードフレームＬ１，Ｌ２が主面側と裏面側の両方ではんだ接続されている状態を示した模式的な上面図であり，図８（ｂ）は，図８（ａ）における一点鎖線Ａ−Ａでの断面図である。
【００８３】
　上記半導体装置１００〜１０３は，図８に示すように，主面側メッキ電極層２６および裏面側メッキ電極層３３に，それぞれ，主面側リードフレームＬ１および裏面側リードフレームＬ２をはんだ層Ｈ１，Ｈ２を介して接続することで，該半導体装置１００〜１０３のチップの両面から放熱することが可能である。」
第５　対比及び判断
　１　本願発明１について
（１）本願発明１と引用発明Ａとの対比
　ア　引用発明Ａの「シリコンカーバイド（ＳｉＣ）から成る半導体ダイ１０２」は，本願発明１の「炭化珪素基板」に相当する。
　イ　引用発明Ａは，「縦型導電パワーＭＯＳＦＥＴが，任意の公知の手法で形成されて」おり，縦型導電パワーＭＯＳＦＥＴが，基板のおもて面にゲート絶縁膜およびゲート電極からなる絶縁ゲート構造を有することは技術常識であるから，「基板のおもて面にゲート絶縁膜およびゲート電極からなる絶縁ゲート構造を形成する第１工程」を有しているといえる。
　ウ　引用発明Ａの「アルミニウムのようなコンタクト金属層４０４」は，本願発明１の「アルミニウムまたはアルミニウム合金からなるおもて面電極」に相当する。
　エ　引用発明Ａは，「アルミニウムのようなコンタクト金属層４０４が，半導体ダイ１０２の上面上に，デポジットされ」ているから，「基板のおもて面に，」「アルミニウムまたはアルミニウム合金からなるおもて面電極を形成する第２工程」を有しているといえる。
　オ　引用発明Ａは，「コンタクト金属層４０４をエッチングして，ソース電極およびゲート電極を形成し，
　次に，パッシベーション層２２０が，はんだ付け可能なコンタクトおよびバリア層２０２および２０３を覆い，ソース電極とゲート電極との間の領域を満たすように形成される」から，「アルミニウムまたはアルミニウム合金からなるおもて面電極」は，「前記ゲート電極と絶縁された」ソース電極という電極構造を有しているといえる。
　カ　引用発明Ａの「チタン層２０４」及び「ニッケル層２１１および銀層２１２のスタック」は，本願発明１の「ニッケル」，「チタン」，「銀」「からなる金属膜を２層以上積層してなる金属積層膜」に相当する。
　キ　引用発明Ａは「次に，チタン層２０４が，コンタクト金属層４０４の，全上面上にデポジットされ，
　その後，ニッケル層２１１および銀層２１２のスタックが，チタン層２０４の上面上にデポジットされ」るから，「前記おもて面電極の表面に，」「ニッケル」，「チタン」，「銀」「からなる金属膜を」「積層してなる金属積層膜」「を形成する第３工程」を有しているといえる。
　ク　引用発明Ａの「パッシベーション層２２０」は，本願発明１の「パッシベーション膜」に相当する。
　ケ　引用発明Ａは「次に，パッシベーション層２２０が，はんだ付け可能なコンタクトおよびバリア層２０２および２０３を覆い，ソース電極とゲート電極との間の領域を満たすように形成される」から，「前記炭化珪素基板のおもて面および前記おもて面電極の表面をパッシベーション膜で覆う保護工程」を有しているといえる。
　コ　引用発明Ａの「半導体デバイスを製造するためのプロセス」は，本願発明１の「半導体装置の製造方法」に相当する。
　サ　すると，本願発明１と引用発明Ａとは，下記シの点で一致し，下記スの点で相違する。
　シ　一致点
　「　炭化珪素基板のおもて面にゲート絶縁膜およびゲート電極からなる絶縁ゲート構造を形成する第１工程と，
　前記炭化珪素基板のおもて面に，前記ゲート電極と絶縁された，アルミニウムまたはアルミニウム合金からなるおもて面電極を形成する第２工程と，
　前記おもて面電極の表面に，ニッケル，チタン，銀からなる金属膜を積層してなる金属積層膜を形成する第３工程と，
　前記第３工程は，
　前記炭化珪素基板のおもて面および前記おもて面電極の表面をパッシベーション膜で覆う保護工程と，を含むことを特徴とする半導体装置の製造方法。」
　ス　相違点
（ア）相違点１
　本願発明１は，「前記炭化珪素基板のおもて面に，」「前記ゲート電極と」「アルミニウムまたはアルミニウム合金からなるおもて面電極」とを絶縁する「層間絶縁膜」を有するのに対し，引用発明Ａはそうではない点。
（イ）相違点２
　本願発明１は，「ニッケル，ニッケル合金，銅，パラジウム，チタン，白金，金または銀からなる金属膜，または，これらの金属からなる金属膜を２層以上積層してなる金属積層膜を形成する」を有するのに対して，引用発明Ａは，ニッケル，チタン，銀からなる金属膜を積層してなる金属積層膜を形成する点。
（ウ）相違点３
　本願発明１は，「前記第３工程の後，窒素ガス雰囲気，窒素を含む混合ガス雰囲気，真空雰囲気またはアルゴンガス雰囲気のアニールを行う第４工程」を有するのに対して，引用発明Ａは，そうではない点。
（エ）相違点４
　本願発明１は，「前記パッシベーション膜に，前記おもて面電極の表面の６０％以上９０％以下の範囲を露出するコンタクトホールを形成する開口工程と，
　前記おもて面電極の，前記コンタクトホールに露出する表面全面に，めっき法により前記金属膜または前記金属積層膜を形成する金属膜形成工程」を有するのに対し，引用発明Ａは，「その後，チタン層２０４の上面から，銀層２１２およびニッケル層２１１をエッチングによって除去し，
　次に，コンタクト金属層４０４の表面から，チタン層２０４をエッチングによって除去し，
　コンタクト金属層４０４をエッチングして，ソース電極およびゲート電極を形成し，
　次に，パッシベーション層２２０が，はんだ付け可能なコンタクトおよびバリア層２０２および２０３を覆い，ソース電極とゲート電極との間の領域を満たすように形成される」点。
（２）相違点についての判断
　まず，相違点４について検討する。
　引用発明Ａは，「無鉛はんだに含まれている酸性のフラックスから，半導体デバイスの電極を保護」することを目的とする（前記第３の１（１）【００２５】）。そして，この目的を達成するために，銀層およびニッケル層を除去し，チタン層を除去した後で，「パッシベーション層２２０が，はんだ付け可能なコンタクトおよびバリア層２０２および２０３を覆い，ソース電極とゲート電極との間の領域を満たすように形成される」ことで，パッシベーション層ははんだレジストとして働く（前記第３の１（１）【０１３２】）。してみると，その形成工程を変更して相違点４に係る工程とすることは，引用発明Ａの目的に反することになるから阻害要因があるというべきである。
　また，本願発明１は，相違点１−４に係る構成を備えることによって，「ゲート電極へのマイナス電圧印加によってゲートしきい値電圧が低下することを抑制することができる」（本願明細書【００２０】）という格別の効果を奏すると認められる。
（３）まとめ
　したがって，本願発明１は，引用文献Ａ，Ｂに記載された発明に基づいて，当業者が容易に発明できたものではない。
（４）本願発明１と引用発明１との対比
　ア　引用発明１は，「半導体基板１０にＩＧＢＴが形成され」ており，ＩＧＢＴが基板のおもて面にゲート絶縁膜およびゲート電極からなる絶縁ゲート構造を有することは技術常識であるから，「基板のおもて面にゲート絶縁膜およびゲート電極からなる絶縁ゲート構造を形成する第１工程」を有しているといえる。
　イ　引用発明１の「エミッタ電極２０は，アルミニウム（Ａｌ）で構成され」ているから，引用発明１の「エミッタ電極２０」は，本願発明１の「アルミニウムまたはアルミニウム合金からなるおもて面電極」に相当する。
　ウ　引用発明１は，「基板１０，１１上にエミッタ電極２０，２１等の金属パターンを形成し」ており，「基板のおもて面に，」層間絶縁膜によって前記ゲート電極と絶縁された，「アルミニウムまたはアルミニウム合金からなるおもて面電極を形成する第２工程と」を有しているといえる。
　エ　引用発明１は，「エミッタ電極２０，２１を含めて基板１０，１１全体を覆うように保護膜５０，５１を形成し（保護膜形成工程），
　その後，保護膜５０，５１に逆テーパー状の開口を形成し（開口形成工程），
　当該開口に金属膜３０，３１を充填するため，金属膜３０，３１を形成し（金属膜形成工程）」ており，また，「金属膜３０は，ニッケル（Ｎｉ）膜，また，ニッケル膜の表面に金（Ａｕ）の膜が形成される」から，「前記おもて面電極の表面に，」「ニッケル，」「からなる金属膜，または，」「ニッケル，」「金」「の金属からなる金属膜を」「積層してなる金属積層膜を形成する第３工程」を有しているといえる。
　オ　引用発明１の「金属膜３０，３１を形成した後，金属膜３０，３１を加熱する（金属膜加熱工程）」ことは，本願発明１の「前記第３工程の後，」「アニールを行う第４工程」に相当する。
　カ　引用発明１の「保護膜５０，５１」は，本願発明１の「パッシベーション膜」に相当する。
　キ　引用発明１は，「エミッタ電極２０，２１を含めて基板１０，１１全体を覆うように保護膜５０，５１を形成し（保護膜形成工程）」ており，「基板のおもて面および前記おもて面電極の表面をパッシベーション膜で覆う保護工程」を有しているといえる。
　ク　引用発明１は，「保護膜５０，５１に逆テーパー状の開口を形成し（開口形成工程）」ており「　前記パッシベーション膜に，前記おもて面電極の表面」「を露出するコンタクトホールを形成する開口工程」を有しているといえる。
　ケ　引用発明１は，「金属膜３０は，めっき処理により形成されためっき膜として構成され」ており，「当該開口に金属膜３０，３１を充填するため，金属膜３０，３１を形成し（金属膜形成工程）」ているから，「前記おもて面電極の，前記コンタクトホールに露出する表面全面に，めっき法により前記金属膜または前記金属積層膜を形成する金属膜形成工程」を有しているといえる。
　コ　すると，本願発明１と引用発明１とは，下記サの点で一致し，下記シの点で相違する。
　サ　一致点
　「　基板のおもて面にゲート絶縁膜およびゲート電極からなる絶縁ゲート構造を形成する第１工程と，
　前記基板のおもて面に，層間絶縁膜によって前記ゲート電極と絶縁された，アルミニウムまたはアルミニウム合金からなるおもて面電極を形成する第２工程と，
　前記おもて面電極の表面に，ニッケルからなる金属膜，または，ニッケル，金の金属からなる金属膜を積層してなる金属積層膜を形成する第３工程と，
　前記第３工程の後，アニールを行う第４工程と，
　を含み，
　前記第３工程は，
　前記基板のおもて面および前記おもて面電極の表面をパッシベーション膜で覆う保護工程と，
　前記パッシベーション膜に，前記おもて面電極の表面を露出するコンタクトホールを形成する開口工程と，
　前記おもて面電極の，前記コンタクトホールに露出する表面全面に，めっき法により前記金属膜または前記金属積層膜を形成する金属膜形成工程と，を含むことを特徴とする半導体装置の製造方法。」
　シ　相違点
（ア）相違点５
　本願発明１は，「炭化珪素基板」を有するのに対して，引用発明１は，基板材料が不明である点。
（イ）相違点６
　本願発明１は，「ニッケル，ニッケル合金，銅，パラジウム，チタン，白金，金または銀からなる金属膜，または，これらの金属からなる金属膜を２層以上積層してなる金属積層膜を形成する」を有するのに対して，引用発明１は，ニッケルからなる金属膜，または，ニッケル，金の金属からなる金属膜を積層してなる金属積層膜を形成する点。
（ウ）相違点７
　本願発明１は，「窒素ガス雰囲気，窒素を含む混合ガス雰囲気，真空雰囲気またはアルゴンガス雰囲気」のアニールを行うのに対して，引用発明１は，アニールの雰囲気が不明である点。
（エ）相違点８
　本願発明１は，おもて面電極の表面の「６０％以上９０％以下の範囲」を露出するのに対して，引用発明１は，おもて面電極の表面の露出の程度が不明である点。
（５）相違点についての判断
　相違点５−８について検討する。
　引用文献１−５のいずれにおいても，本願発明１の課題であるＳｉＣ−ＭＯＳＦＥＴにおいて「ゲート電極にマイナス電圧が印加された場合に，ゲートしきい値電圧Ｖｔｈが所望の設定値から大きく低下するという問題」（本願明細書【０００９】）を認識しておらず，引用発明１において，引用文献２−５に記載された事項を組み合わせる動機付けがない。
　そして，本願発明１は，相違点５−８に係る構成を備えることによって，「ゲート電極へのマイナス電圧印加によってゲートしきい値電圧が低下することを抑制することができる」（本願明細書【００２０】）という格別の効果を奏すると認められる。
（６）まとめ
　したがって，本願発明１は，引用文献１−５に記載された発明に基づいて，当業者が容易に発明できたものではない。
　２　本願発明２−６について
（１）本願発明２−６は，本願発明１の発明特定事項をすべて含むものであるから，本願発明１と同じ理由により，引用文献Ａ，Ｂに記載された発明に基づいて，当業者が容易に発明できたものではない。
（２）本願発明２−６は，本願発明１の発明特定事項をすべて含むものであるから，本願発明１と同じ理由により，引用文献１−５に記載された発明に基づいて，当業者が容易に発明できたものではない。
第６　原査定について
　原査定は，補正前の請求項１−７に係る発明について，引用文献１−５に記載された発明に基づいて，当業者が容易に発明できたものであるから，特許法第２９条第２項の規定により特許を受けることができないというものである。
　しかしながら，平成３０年１０月１５日付け手続補正により補正された請求項１−６に記載された発明は，上述のとおり，引用文献１−５に記載された発明に基づいて，当業者が容易に発明できたものではない。したがって，原査定を維持することはできない。
第７　当審拒絶理由１について
　特許法第２９条第２項について
　当審では，補正前の請求項１−７に係る発明について，引用文献Ａ，Ｂに記載された発明に基づいて，当業者が容易に発明できたものであるから，特許法第２９条第２項の規定により特許を受けることができないというものである。
　しかしながら，平成３０年１０月１５日付け手続補正により補正された請求項１−６に記載された発明は，上述のとおり，引用文献Ａ，Ｂに記載された発明に基づいて，当業者が容易に発明できたものではないから，この拒絶の理由は解消した。
第８　当審拒絶理由２について
　特許法第１７条の２第３項について
　当審では，平成３０年６月１５日付けでした手続補正は，出願当初明細書に記載された事項の範囲内においてしたものではないとの拒絶の理由を通知しているが，平成３０年１０月１５日付けの補正において，この拒絶の理由は解消した。
第９　むすび
　以上のとおり，本願発明１−６は，当業者が引用文献１−５に記載された発明に基づいて容易に発明をすることができたものではない。
　したがって，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。