【事件の表示】
　平成　６年特許願第１７１１５０号「ワンチップ・マイクロコンピュータ」拒絶査定不服審判事件〔平成　８年　２月　６日出願公開、特開平　８−　３６５５８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成６年７月２２日の出願であって、平成１６年１月２０日付けで拒絶査定がなされ、これに対し、同年２月２５日に審判請求がなされ、同年３月８日付けで手続補正がなされたものであり、その請求項１に係る発明は、特許請求の範囲の請求項１に記載されたとおりの次のものと認める。（以下、「本願発明」という。）
　
　「プログラムを記憶する記憶手段が、外部からの通信許諾の指令及び通信データを受ける受信手段の出力に応じて起動すべきプログラムが記憶された書換不能なリード・オンリー・メモリと、強誘電体型のランダム・アクセス・メモリによって構成された第１の記憶領域と、から構成されるワンチップ・マイクロコンピュータにおいて、上記リード・オンリー・メモリに記憶されたプログラムに従って上記第１の記憶領域へ上記受信手段の出力を転送することを特徴とするワンチップ・マイクロコンピュータ。」
　
２．引用発明
（１）引用発明１
　原査定の拒絶の理由に引用された、本願の出願日前である昭和６３年８月２６日に頒布された刊行物である特開昭６３−２０６８５２号公報（以下「引用文献１」という。）には、次の事項が記載されている。
　
（ア）「ＣＰＵ，ＲＡＭ，ＲＯＭ及び入出力用ポートを備えたシングルチップＬＳＩにおいて、前記ＲＯＭのうち少くとも処理プログラムを格納するＲＯＭを書き換え可能なＲＯＭとすると共に、該書き換え可能なＲＯＭの書き換えを行うためのプログラムを格納したブートＲＯＭを設け、前記入出力用ポートから転送されてくるプログラムデータを上記ブートＲＯＭに格納したプログラムにより上記書き換え可能なＲＯＭのプログラムとして格納する様に構成したことを特徴とするシングルチップＬＳＩ。」
（特許請求の範囲（１））
　
（イ）「シングルチップＬＳＩが起動すると（ステップ１）ブートＲＯＭ２に制御が移る（ステップ２）。ここでシリアルＩ／Ｏポート３の初期設定、各種パラメータ等の初期設定が行なわれ、シリアルＩ／Ｏポート３からデータが入力されるのを待つ。ホストコンピュータ９からシリアルＩ／Ｏポート３を介してプログラム書き込みスタート信号がくると、ＣＰＵ６はシリアルＩ／Ｏポート３からそのデータを読む（ステップ３）。ＣＰＵ６は入力したデータがプログラム書き込み信号であるか否かを判断し、プログラム書き込み信号であると判断した場合は、シリアルＩ／Ｏポート３からホストコンピュータ９から転送されるプログラムを読み（ステップ４，５）、プログラム書き込み信号でないと判断した場合は既にＥ２ＰＲＯＭ５にプログラムが書き込まれているとみなし、Ｅ２ＰＲＯＭのプログラムを起動し、通常のＩＣカードとしてシリアルＩ／Ｏポートを通してホストコンピュータ９と交信する（ステップ４，９）。
　上記ステップ５でプログラムを読んだ後、ＣＰＵ６はＥ２ＰＲＯＭ５に該プログラムを書き込み、ホストコンピュータ９からプログラムデータが送られてくるたびにそれをＥ２ＰＲＯＭ５に書き、ベリファイして（ステップ７）、その結果をホストコンピュータ９に返送する動作を行い、プログラムの転送が終了するまで、これをくり返す。プログラムの転送が終了して、その書き込みが完了すると（ステップ８）、以降は通常のＩＣカードとしてシリアルＩ／Ｏポート３を介してホストコンピュータ９と交信する（ステップ９）。」
（第３頁左上欄第１３行−左下欄第２行）
　
（ウ）「上記のＥ２ＰＲＯＭ５に替えて、ＰＲＯＭあるいはＲＡＭを用いてもよい。」
（第３頁左下欄第１７−１９行）
　
　上記（ア）及び（イ）からすると、プログラムを記憶する記憶手段は、ＲＯＭとＥ２ＰＲＯＭとから構成されている。
　上記（イ）において、入出力用ポートを介して読み込んだプログラムは、書き換えのためにＥ２ＰＲＯＭに転送されることは自明である。
　よって、上記（ア）乃至（ウ）からして、引用文献１には次の発明（以下「引用発明１」という。）が記載されている。
　
　プログラムを記憶する記憶手段が、ホストコンピュータからのプログラム書き込みスタート信号及びプログラムデータを受ける入出力用ポートの出力に応じて起動すべきプログラムが記憶されたＲＯＭと、Ｅ２ＰＲＯＭとから構成されるシングルチップＬＳＩにおいて、上記ＲＯＭに記憶されたプログラムに従って上記Ｅ２ＰＲＯＭへ上記入出力用ポートの出力を転送することを特徴とするシングルチップＬＳＩ。
　
（２）引用発明２
　原査定の拒絶の理由に引用された、本願の出願日前である平成６年３月１８日に頒布された刊行物である特開平６−７７４３４号公報（以下「引用文献２」という。）には、次の事項が記載されている。
　
（エ）「【０００２】
【従来の技術】高集積化等のために１つのスイッチ素子に対して複数個の強誘電体キャパシタ（コンデンサ）を設けた半導体装置に関して、特開平４−９０１８９号公報がある。また、強誘電体キャパシタを記憶素子として用いた例としては、特開昭６３−２０１９９８号公報、特開平３−３６７６３号公報がある。」
　
（オ）「【０１００】図１４には、上記のような書き込み動作の更に他の一例を説明するためのタイミング図が示されいる。同図においては、選択ブロックにおける非選択のワード線及びデータ線の初期化時の電位設定が若干異なるだけで、他は図１３と同様である。すなわち、選択ブロックの初期化において、非選択にされるワード線（第２ワード線）と第１データ線及び第２データ線の電位は、非選択レベルＶｏ／２に固定させておくものである。
【０１０１】このようにすると、書き込みが行われない強誘電体キャパシタは、前の分極の向きを維持するものとなる。すなわち、１つのブロックのうち、これから書き込みを行う特定の強誘電体キャパシタに対してのみ初期化が実施される。この構成では、書き込み動作は、常に初期化を伴って行うようにされ、ＲＡＭ（ランダム・アクセス・メモリ）と同じような書き込み動作を行うことができる。これに対して、前記のように一括初期化を行った後に書き込みを行う方式は、一括消去型のＥＰＲＯＭのようなアクセス方式となる。」
　
（カ）「【０１３２】図２２には、この発明に係る半導体記憶装置が用いられるマイクロコンピュータの一実施例のブロック図が示されている。特に制限されないが、この実施例のマイクロコンピュータは、１チップの半導体集積回路装置により構成される。
【０１３３】ＣＰＵはマイクロプロセッサ（中央処理ユニット）であり、一連のデータ処理プログラムに従ってデータの処理を行う。このＣＰＵを中心にしてバスＢＵＳにより周辺回路としてタイマー回路ＴＩＭＥＲ、シリアル・コミュニケーション・インターフェイスＳＣＩ、アナログ／ディジタル変換回路Ａ／Ｄ、及び内部記憶回路として本願発明に係る半導体記憶装置ＭＣＭが設けられる。Ｉ／Ｏは、入出力回路である。
【０１３４】上記半導体記憶装置ＭＣＭは、前記のような１つのスイッチ素子に対して複数の強誘電体キャパシタを設けたマルチキャパシタ型の単位記憶回路を持つものであり、不揮発性メモリとして用いられる。」
　
（キ）「【０１３９】図２３には、この発明に係る半導体記憶装置が用いられるマイクロコンピュータの他の一実施例のブロック図が示されている。この実施例では、メモリ回路として前記のような半導体記憶装置ＭＣＭとＲＡＭが併設される。これにより、マイクロコンピュータに電源が供給されて動作状態のときには、ＲＡＭを用いて高速にデータの書き込み／読み出しを伴うデータ処理を行うようにすることができる。」
　
（ク）「【０１４５】図２５には、図２３に示したマイクロコンピュータに設けられるＲＡＭのメモリアレイ部の回路図が示されている。この実施例では、ＲＡＭとしてスタティック型ＲＡＭでなはく、ダイナミック型ＲＡＭが用いられる。しかも、ダイナミック型メモリセルを構成するキャパシタは、その誘電体として強誘電体が用いられる。」
　
　上記（オ）及び（カ）からして、半導体記憶装置ＭＣＭは、強誘電体がキャパシタとして用いられたランダム・アクセスの不揮発性メモリである。
　上記（ク）において、図２３に示したマイクロコンピュータに設けられるダイナミック型ＲＡＭは、強誘電体の物理的な性質を考慮すれば、不揮発性であることは自明である。
　つまり、引用文献２の図２３に記載されたワンチップ・マイクロコンピュータにおいて、半導体装置ＭＣＭとＲＡＭはいずれも、強誘電体がキャパシタで用いられた不揮発性のランダム・アクセス・メモリである。
　よって、上記（エ）乃至（ク）からして、引用文献２には次の発明（以下「引用発明２」という。）が記載されている。
　
　強誘電体をキャパシタとして用いたランダム・アクセス・メモリを不揮発性メモリとして搭載したワンチップ・マイクロコンピュータ。
　
３．本願発明と引用発明との対比
　本願発明と引用発明１とを対比すると、引用発明１の「ホストコンピュータ」、「プログラム書き込みスタート信号」、「プログラムデータ」、「入出力用ポート」、「ＲＯＭ」及び「シングルチップＬＳＩ」は、それぞれ本願発明の「外部」、「通信許諾の指令」、「通信データ」、「受信手段」、「書換不能なリード・オンリー・メモリ」及び「ワンチップ・マイクロコンピュータ」に対応している。
　また、引用発明１の「Ｅ２ＰＲＯＭ」は、ランダム・アクセス方式の不揮発性メモリであることは技術常識であるから、本願発明の「強誘電体型のランダム・アクセス・メモリによって構成された第１の記憶領域」とは、ランダム・アクセス・メモリによって構成された不揮発性の記憶領域である点で一致している。
　よって、両者は、
　
　プログラムを記憶する記憶手段が、外部からの通信許諾の指令及び通信データを受ける受信手段の出力に応じて起動すべきプログラムが記憶された書換不能なリード・オンリー・メモリと、ランダム・アクセス・メモリによって構成された不揮発性の記憶領域と、から構成されるワンチップ・マイクロコンピュータにおいて、上記リード・オンリー・メモリに記憶されたプログラムに従って上記記憶領域へ上記受信手段の出力を転送することを特徴とするワンチップ・マイクロコンピュータ。
　
　の点で一致し、以下の点で相違している。
　
［相違点１］
　不揮発性の記憶領域を構成するランダム・アクセス・メモリが、本願発明では「強誘電体型」であるのに対し、引用発明１では、Ｅ２ＰＲＯＭである点。
　
［相違点２］
　本願発明は、書き換え対象となるプログラムを格納する記憶領域を「第１」のものとしているのに対し、引用発明１は、いずれの記憶領域が「第１」であるのか特定していない点。
　
４．当審の判断
　上記相違点について、以下検討する。
　
［相違点１について］
　本願発明の「強誘電体型のランダム・アクセス・メモリ」は、本願明細書の段落【００２４】の記載「このようなＦＲＡＭのメモリセルは、図２のような構成をしている。…（中略）…このような構造は、キャパシタ４０を強誘電体に置き換えたのみで、既にダイナミックＲＡＭ（以下、「ＤＲＡＭ」と略す）として公知であり、詳しい動作説明は行わない。」の記載を参酌すると、キャパシタとして強誘電体を用いたランダム・アクセス・メモリであると認められるが、キャパシタとして強誘電体を用いたランダム・アクセス・メモリ、及び、これをワンチップのマイクロコンピュータに搭載し、不揮発性メモリとして使用することは引用発明２に記載されているように周知である。また、引用文献２の段落【０００２】に従来技術として挙げられた特開平４−９０１８９号公報の第３５図〜第５０図に記載されているように、強誘電体がキャパシタとして用いられた不揮発性のランダム・アクセス・メモリを搭載したワンチップマイコンが、種々の分野で使用され得ることも周知である。
　このように、本願の出願時において、強誘電体型のランダム・アクセス・メモリを不揮発性メモリとしてワンチップ・マイクロコンピュータに搭載することは格別のものであったとはいえず、かつ、このような強誘電体型のランダム・アクセス・メモリがプログラムを格納できること、及び、このような強誘電体型のランダム・アクセス・メモリ上でプログラムの書き換えを行えることは技術的にみて自明であり、さらには、引用文献１には、上記２．（１）（ウ）で挙げたように、Ｅ２ＰＲＯＭに替えて他のメモリ素子を用いてもよいことが示唆されているから、引用発明１において、書き換え対象となるプログラムを格納する不揮発性の記憶領域を、強誘電体型のランダム・アクセス・メモリで構成することは、当業者が容易に想到し得たものである。
　
［相違点２について］
　複数のものに対しいずれを「第１」とするかは単なる決め事にすぎないから、引用発明１において、ランダム・アクセス・メモリによって構成された不揮発性の記憶領域の方を「第１」とすることは当業者が必要に応じて適宜なし得たものである。
　
　そして、本願発明の作用効果も、引用発明及び周知技術から当業者が容易に予測できる範囲内のものである。
　
５．むすび
　したがって、本願発明は、引用発明１及び２に基いて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。