【誤訳訂正書】
【提出日】平成22年1月4日(2010.1.4)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
非揮発性メモリをプログラミングする方法であり、
第１セットの一又は複数の非揮発性記憶要素を第１フィジカル状態にプログラミングすること、及び
第２セットの一又は複数の非揮発性記憶要素を前記第１フィジカル状態にプログラミングすることを備え、
前記第１フィジカル状態は、前記第１セットの一又は複数の非揮発性記憶要素のためのミニマム電圧より低い、前記第２セットの一又は複数の非揮発性記憶要素のためのミニマム電圧を含むことを特徴とする方法。
【請求項２】
前記第１フィジカル状態は、前記第１セットのための第１ミニマム閾電圧と、前記第２セットのための第２ミニマム閾電圧とを含み、
前記第２ミニマム閾電圧は、前記第１ミニマム閾電圧より小さいことを特徴とする請求項１の方法。
【請求項３】
前記第１フィジカル状態に前記第１セットをプログラミングするステップは、第１ターゲットレベルを利用して前記第１セットをプログラミングすることを含み、
第２セットをプログラミングするステップは、第２ターゲットレベルを利用して前記第２セットをプログラミングすることを含むことを特徴とする請求項２の方法。
【請求項４】
前記第１セットをプログラミングするステップは、前記第１フィジカル状態への前記第１セットのプログラミングをベリファイすることを含み、
そのベリファイすることは、前記第１セットの一又は複数の非揮発性記憶要素の閾電圧が前記第１ターゲットレベルに到達したのか否かを決定することを含み、
前記第２セットをプログラミングするステップは、前記第１フィジカル状態への前記第２セットのプログラミングをベリファイすることを含み、
そのベリファイすることは、前記第２セットの一又は複数の非揮発性記憶要素の閾電圧が前記第２ターゲットレベルに到達したのか否かを決定することを含むことを特徴とする請求項３の方法。
【請求項５】
前記第１ターゲットレベルは、前記第１ミニマム閾電圧に等しく、
前記第２ターゲットレベルは、前記第２ミニマム閾電圧に等しいことを特徴とする請求項４の方法。
【請求項６】
前記第２セットをプログラミングするステップは、前記第１セットをプログラミングするステップの後に実行されることを特徴とする請求項１の方法。
【請求項７】
前記第１セットの非揮発性記憶要素と前記第２セットの非揮発性記憶要素は、ＮＡＮＤストリングの一部であり、
前記第２セットの一又は複数の非揮発性記憶要素は、前記ＮＡＮＤストリングのための所定のワードラインに接続されており、
前記第１セットの一又は複数の非揮発性記憶要素は、前記ＮＡＮＤストリングのための他のワードラインに接続されていることを特徴とする請求項６の方法。
【請求項８】
前記所定のワードラインは、プログラミングオペレーションの間に前記ＮＡＮＤストリングのためにプログラムされるべき最後のワードラインであることを特徴とする請求項７の方法。
【請求項９】
前記第１セットをプログラミングするステップは、前記第１セットを前記第１フィジカル状態にプログラムするために第１マキシマムプログラム電圧を供給することを予定することを含み、
前記第２セットをプログラミングするステップは、前記第２セットを前記第１フィジカル状態にプログラムするために第２マキシマムプログラム電圧を供給することを予定することを含み、
前記第２マキシマムプログラム電圧は、前記第１マキシマムプログラム電圧より小さいことを特徴とする請求項１の方法。
【請求項１０】
前記第１セットを読み込むこと、及び、
前記第２セットを読み込むことをさらに備え、
前記第１セットを読み込むステップは、前記第１セットの一又は複数の記憶素子が前記第１フィジカル状態にプログラムされたことを決定するために、一又は複数の第１読み込み値を供給することを含み、
前記第２セットを読み込むステップは、前記第２セットの一又は複数の記憶素子が前記第１フィジカル状態にプログラムされたことを決定するために、一又は複数の第２読み込み値を供給することを含み、
一又は複数の前記第２読み込み値は、一又複数の前記第１読み込み値より小さいことを特徴とする請求項１の方法。
【請求項１１】
前記第１フィジカル状態は、前記第１セットのフィジカル状態群を表すものの中の最も大きい閾電圧範囲と、前記第２セットのフィジカル状態群を表すものの中の最も大きい閾電圧範囲とに対応していることを特徴とする請求項１の方法。
【請求項１２】
前記第１セットの一又は複数の非揮発性記憶要素と、前記第２セットの一又は複数の非揮発性記憶要素は、一又は複数のバイナリ非揮発性記憶要素のセットであることを特徴とする請求項１の方法。
【請求項１３】
前記第１セットの一又は複数の非揮発性記憶要素と、前記第２セットの一又は複数の非揮発性記憶要素は、一又は複数のマルチ状態非揮発性記憶要素のセットであることを特徴とする請求項１の方法。
【請求項１４】
前記第１セットの一又は複数の非揮発性記憶要素と、前記第２セットの一又は複数の非揮発性記憶要素は、フラッシュメモリ装置であることを特徴とする請求項１の方法。
【請求項１５】
前記第１セットと前記第２セットは、フラッシュメモリ装置のアレイの一部であり、
そのアレイは、ホストシステムに接続され、
そのアレイは、そのホストシステムから着脱可能であることを特徴とする請求項１の方法。
【請求項１６】
非揮発性メモリシステムであり、
非揮発性記憶要素群のセットと、
非揮発性要素群に接続される管理回路とを備え、
非揮発性要素群のセットは、第１セットのフィジカル状態を有する非揮発性要素群の第１サブセットと、前記第１セットのフィジカル状態を有する非揮発性要素群の第２サブセットとを有し、
一又は複数の前記第１セットのフィジカル状態は、前記第１サブセットの非揮発性記憶要素群が高電圧であり、前記第２サブセットの非揮発性記憶要素群が低電圧であることを特徴とする非揮発性メモリシステム。
【請求項１７】
一又は複数の前記第１セットのフィジカル状態は、前記第１サブセットの非揮発性記憶要素群のためのミニマム閾電圧より低い、前記第２サブセットの非揮発性記憶要素群のためのミニマム閾電圧を含むことを特徴とする請求項１６の非揮発性メモリシステム。
【請求項１８】
前記管理回路は、前記第１サブセットの非揮発性記憶要素群を一又は複数の前記第１セットのフィジカル状態にプログラムするために、一又は複数の第１ターゲットレベルを利用するとともに、前記第２サブセットの非揮発性記憶要素群を一又は複数の前記第１セットのフィジカル状態にプログラムするために、一又は複数の第２ターゲットレベルを利用することを特徴とする請求項１６の非揮発性メモリシステム。
【請求項１９】
一又は複数の前記第２ターゲットレベルは、一又は複数の前記第１ターゲットレベルより低いことを特徴とする請求項１８の非揮発性メモリシステム。
【請求項２０】
一又は複数の前記第１ターゲットレベルは、前記第１サブセットの非揮発性記憶要素群のための一又は複数の前記第１セットのフィジカル状態の一又は複数のミニマム閾電圧であり、
一又は複数の前記第２ターゲットレベルは、前記第２サブセットの非揮発性記憶要素群のための一又は複数の前記第１セットのフィジカル状態の一又は複数のミニマム閾電圧であることを特徴とする請求項１９の非揮発性メモリシステム。
【請求項２１】
非揮発性記憶要素群の前記セットは、マルチ状態フラッシュ非揮発性記憶要素群のセットであることを特徴とする請求項１６の非揮発性メモリシステム。
【請求項２２】
前記管理回路は、コントローラと状態機械とセンス増幅器の少なくとも１つを含むことを特徴とする請求項１６の非揮発性メモリシステム。
【請求項２３】
非揮発性記憶要素群の前記セットは、フラッシュメモリ装置のアレイの一部であり、
そのアレイは、ホストシステムに接続され、
そのアレイは、そのホストシステムから着脱可能であることを特徴とする請求項１６の非揮発性メモリシステム。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】００１４
【訂正方法】変更
【訂正の内容】
【００１４】
本発明は、簡単に言うと、メモリデバイスの非揮発性記憶要素のプログラミング、ベリファイ、及び、読み込みのための技術に関する。様々な実施形態に対応するシステム及び方法は、メモリデバイスの選択記憶要素をプログラミング、ベリファイ、及び、読み込みする際に、可変のプログラムターゲットレベル、ベリファイレベル、読み込みレベル、及びステップサイズを利用することができる。これらのシステム及び方法は、選択記憶要素をターゲットフィジカル状態にプログラムするためにより小さなプログラム電圧を利用することによって、プログラム妨害を抑制し、メモリデバイスにおける優れたデータ保存を実現する。プログラミング速度を上げるために、増加されたステップサイズも利用される。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００１５
【訂正方法】変更
【訂正の内容】
【００１５】
一つの実施形態では、メモリシステムをプログラミングする際に、少なくとも２つのセットのベリファイ又はターゲットレベルが利用される。選択されたワードラインをプログラミングする際に利用されるベリファイレベルは、他のワードラインをプログラミングする際に利用される通常のベリファイレベルと異なる。
例えば、記憶要素群のグループの最後のワードライン、又は、グループの最後のワードラインに近いワードラインは、第２セットのベリファイレベルを利用してプログラミングされることができる。上記の最後のワードラインは、プログラムオペレーションの間にそのグループのための最後にプログラムされるべきラストワードラインでもよい。
第２セットのベリファイレベルは、記憶要素がプログラムされるそれぞれのフィジカル状態についての第２レベルを含んでもよい。また、第２セットのベリファイレベルは、状態を示す最も高い閾電圧範囲に対応するフィジカル状態のような選択フィジカル状態のためのみの第２レベルを含んでもよい。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００１６
【訂正方法】変更
【訂正の内容】
【００１６】
最後のワードライン又は最後のワードラインに近いワードラインに接続されるメモリセルは、他のメモリセルよりタイトな閾区分（フィジカル状態を示す閾区分）を有していてもよい。第２セットのベリファイレベルは、これを利用してもよく、状態を示すより低い閾電圧に選択されたメモリセルがプログラムされるように選択されてもよい。よりタイトな区分は、状態間の適切なセパレーションをもたらすとともに、閾電圧範囲を小さくさせる。このために、選択された状態にメモリセルを上昇させるために利用されるプログラム電圧を低減させることができる。小さいプログラム電圧を利用することによって、メモリデバイスのためのプログラム妨害を抑制することができる。特に、記憶要素群のグループの中の最後のワードライン又は最後のワードラインに近いワードラインに接続される記憶要素によって引き起こされるプログラム妨害を抑制することができる。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００１７
【訂正方法】変更
【訂正の内容】
【００１７】
一つの実施形態では、第２セットの読み込みレベルも利用される。第２セットの読み込みレベルは、選択されたフィジカル状態を示す低減された閾電圧分布を有するメモリセルを読み込むために選択されることができる。
【誤訳訂正６】
【訂正対象書類名】明細書
【訂正対象項目名】００１８
【訂正方法】変更
【訂正の内容】
【００１８】
一つの実施形態は、非揮発性メモリをプログラミングする方法を含む。この方法は、第１セットの一又は複数の非揮発性記憶要素を第１フィジカル状態にプログラミングすること、及び、第２セットの一又は複数の非揮発性記憶要素を上記の第１フィジカル状態にプログラミングすることを備える。第１フィジカル状態は、上記の第１セットの一又は複数の非揮発性記憶要素のためのミニマム電圧より低い、上記の第２セットの一又は複数の非揮発性記憶要素のためのミニマム電圧を含む。
【誤訳訂正７】
【訂正対象書類名】明細書
【訂正対象項目名】００１９
【訂正方法】変更
【訂正の内容】
【００１９】
他の実施形態は、非揮発性メモリをプログラミングする方法を含む。この方法は、第１ターゲットレベルを利用して第１セットの一又は複数の非揮発性記憶要素を第１フィジカル状態にプログラミングすること、及び、第２ターゲットレベルを利用して第２セットの一又は複数の非揮発性記憶要素を上記の第１フィジカル状態にプログラミングすることを備える。上記の第２ターゲットレベルは、上記の第１ターゲットレベルより小さい。
【誤訳訂正８】
【訂正対象書類名】明細書
【訂正対象項目名】００３９
【訂正方法】変更
【訂正の内容】
【００３９】
図８は、各メモリセルが４つのフィジカル状態の中で２ビットのデータを記憶する場合において、メモリセルアレイのための閾電圧分布の一例を示す。
区分５０２は、消去状態（「１１」を保存している）のセル群の閾電圧の区分を示す。このセル群は、負の閾電圧レベルを持っている。区分５０４は、「１０」を保存している第１プログラム状態にあるセル群の閾電圧の区分を示す。区分５０６は、「００」を保存している第２プログラム状態にあるセル群の閾電圧の区分を示す。区分５０８は、「０１」を保存している第３プログラミング状態にあるセル群の閾電圧の区分を示す。
この例では、２ビットのそれぞれが単一のメモリセルに保存され、２ビットのそれぞれは異なる論理ページである。即ち、各メモリセルに記憶される２ビットのそれぞれのビットは、異なる論理ページアドレスをもたらす。
四角で示されるビットは、下側ページに対応する。丸で示されるビットは、上側ページに対応する。１つの実施形態では、これらの論理状態は、グレイコードオリエンテーション（１１、１０、００、０１）を利用してメモリセル群のフィジカル状態に割り当てられる。その結果、浮遊ゲートの閾電圧が誤ってシフトしても、１ビットのみが影響を受ける。
【誤訳訂正９】
【訂正対象書類名】明細書
【訂正対象項目名】００４１
【訂正方法】変更
【訂正の内容】
【００４１】
第２プログラミングパスでは、上側論理ページにプログラミングされるビットに従って、セルの閾電圧レベルが設定される。上側論理ページのビットが論理「１」を保存している場合、セルは閾電圧区分５０２又は５０４に対応するフィジカル状態にあるので、プログラミングは行われない。閾電圧区分５０２と５０４はどちらも上側ページビット「１」を有しており、セルの状態が閾電圧区分５０２と５０４のどちらに対応するのかは、下側ページビットのプログラミングに依存する。
しかしながら、上側ページビットが論理「０」の場合、セルは、２回目のプログラミングが実行される。第１パスの結果、セルが閾区分５０２に対応する消去状態のままだった場合、第２段階では、矢印５１６で示すように閾電圧が閾区分５０８内まで上げられるようにセルがプログラミングされる。第１パスの結果、セルが閾区分５０４に対応する状態にプログラミングされた場合、第２パスでは、矢印５１４で示すように閾電圧が閾区分５０６内まで上げられるようにセルがプログラミングされる。第２パスでは、第１プログラミングパスの結果を変更せずに、上側ページに論理「０」を保存するように指定された状態にプログラミングされる。
【誤訳訂正１０】
【訂正対象書類名】明細書
【訂正対象項目名】００４２
【訂正方法】変更
【訂正の内容】
【００４２】
なお、４つのフィジカル状態より多いメモリがオペレートされる場合、メモリセル群の定義された閾電圧ウィンドウの中で、その状態の数に等しい閾電圧区分の数が存在する。
また、各区分やフィジカル状態には特定のビットパターンが割り当てられているが、これと異なるビットパターンが割り当てられてもよい。その場合、プログラミングが実行される状態は、図９や図１０に示されるものと異なってよい。
【誤訳訂正１１】
【訂正対象書類名】明細書
【訂正対象項目名】００４４
【訂正方法】変更
【訂正の内容】
【００４４】
タイトな区分は、幅広い読込みマージン及びプログラムマージン（状態間の距離）をもたらす。このために、信頼性を高めるためにはフィジカル状態の個々の閾区分をタイト（細い区分）にする方が好ましい。しかしながら、メモリセル群の浮遊ゲートの間にカップリングするチャージは、浮遊ゲート上に保存される「見かけ上のチャージ（ａｐｐａｒｅｎｔ  ｃｈａｒｇｅ）」を増加させる。見かけ上のチャージの増加は、個々のメモリセルの閾電圧を増加させ、いくつかのフィジカル状態に対応する広い電圧の区分を引き起こす。
【誤訳訂正１２】
【訂正対象書類名】明細書
【訂正対象項目名】００４６
【訂正方法】変更
【訂正の内容】
【００４６】
メモリアレイの所定のメモリセル群は、ユピン効果が低いレベルであるか、あるいは、全くないことがある。例えば、図４において、ＮＡＮＤストリングス群のプログラミングは、ソース側からドレイン側に行なわれるものとする。この場合、最後のワードラインＷＬ３に接続されるメモリセル群は、ユピン効果が低いレベルであるか、あるいは、全くないことがある。これらのセル群は、プログラムオペレーションの間にストリングのためのプログラムされるべき最後のメモリセル群であるために、後にプログラムされる浮遊ゲート群からのチャージカップリングが少ないか、あるいは、全くない。
しかしながら、他のワードラインのメモリセルは、ワードライン０，１，又は２をプログラミングした後にプログラムされることがある。例えば、メモリセル２２８の浮遊ゲートに保存されるチャージは、そのメモリセルのためのターゲットフィジカル状態を示す所望のレベルにプログラムされる。メモリセル２２８のプログラミングの後に、ワードライン１に接続されているメモリセル群がプログラムされる。メモリセル２２６の浮遊ゲートに保存されるチャージは、そのプログラムオペレーションの後工程の間に増加することがある。メモリセル２２６の浮遊ゲートからの電界は、プログラミングされた後に、メモリセル２２８の浮遊ゲートの見かけ上のチャージレベルに影響を与えることがある。メモリセル２２８の浮遊ゲートの見かけ上のチャージの増加は、メモリセルの閾電圧を増加させることを引き起こす。セルアレイのメモリセル群の浮遊ゲート群における見かけ上のチャージの増加は、メモリセルのフィジカル状態の閾電圧区分を広げることを引き起こす。
【誤訳訂正１３】
【訂正対象書類名】明細書
【訂正対象項目名】００４８
【訂正方法】変更
【訂正の内容】
【００４８】
図１０は、図４や図６に示されるようなメモリセルアレイの閾電圧区分を示す。各メモリセルは、２ビットのデータ（４つのフィジカル状態（０，１，２，３）の中の１つの状態）を記憶する。
図１０は、ワードライン群の第１セット（例えばＷＬ０〜ＷＬ２）に接続されているメモリセル群のための閾電圧区分を表す第１セットの区分５２２，５２４，５２６を示す。区分５２０は、消去状態にある全てのセルの区分を示す。最後のワードライン（例えばＷＬ３）に接続されているメモリセル群の閾電圧区分を表す第２セットの区分５３２，５３４，５３６も示されている。なお、他の構成を利用することができることは明らかである（例えば、３ビットあるいはより大きいデータを記憶するストリング毎に、１６、３２、あるいはより多いセル群を設けることもできる）。
【誤訳訂正１４】
【訂正対象書類名】明細書
【訂正対象項目名】００５０
【訂正方法】変更
【訂正の内容】
【００５０】
信頼性の高いデータ保存は、マルチ状態メモリセルの複数範囲の閾電圧レベルが、十分なマージンによって互いに分けられていることを要求する。これにより、明確なマナーでメモリセルのレベルがプログラム又は読み込みされる。
典型的なメモリデバイスでは、所定のメモリセルが接続されているワードラインを考慮せずに、システムの全てのメモリセルにおいて、１つのセットの読み込みレベル及びベリファイレベルが利用される。例えば、システムのいずれのメモリセルを状態２にプログラミングする場合であっても、Ｖｖ２のようなプログラムベリファイレベルが利用される。これらのレベルは、閾電圧範囲群の明確なセパレーションを維持するポジションに設けられるとともに、隣接する浮遊ゲート群からのクロスカップリングによって引き起こされる閾電圧区分の幅広化の原因になる。例えば、プログラムベリファイレベルＶｖ２は、フィジカル状態１の最も高い可能な閾電圧と、フィジカル状態２の最も低い可能な閾電圧との間において、明確なセパレーションを維持するポジションに設けられる。このレベルは、ユピン効果を原因として広い閾電圧区分が与えられた状態の間において、明確なセパレーションを維持する。
【誤訳訂正１５】
【訂正対象書類名】明細書
【訂正対象項目名】００５３
【訂正方法】変更
【訂正の内容】
【００５３】
図１１は、２セットのプログラムベリファイレベルを利用した閾電圧区分の一例を示す。状態２及び３のための低いプログラムベリファイレベルは、ＷＬ３に接続されているセル群の閾電圧区分のシフトをもたらす。
ＷＬ０〜ＷＬ２に接続されているメモリセル群は、フィジカル状態１，２，３のそれぞれについて、符号５２２，５２４，５２６で示される閾電圧区分を有する。ＷＬ０〜ＷＬ２に接続されているメモリセルは、プログラムベリファイレベルＶｖ１（例えば０．４Ｖ）、Ｖｖ２＿ＷＬ０−２（例えば１．５Ｖ）、Ｖｖ３＿ＷＬ０−２（例えば２．８Ｖ）を利用して、状態１，２，３にプログラムされる。例えば、ＷＬ０に接続されていて状態２にプログラムされるべきであるメモリセルは、その閾電圧がプログラムベリファイレベルＶｖ２＿ＷＬ０−２を超えるようにプログラムされる。
一実施形態では、ベリファイレベルに等しい制御ゲート電圧ベリフィケーションパラメータが、メモリセルに供給される。レベルＶｖ３＿ＷＬ０−２に等しい制御ゲート電圧が供給されてメモリセルがコンダクティブになり、レベルＶｖ２＿ＷＬ０−２に等しい制御ゲート電圧が供給されてもコンダクティブにならない場合に、メモリセルが状態２にプログラムされたものとベリファイされる。
【誤訳訂正１６】
【訂正対象書類名】明細書
【訂正対象項目名】００５４
【訂正方法】変更
【訂正の内容】
【００５４】
ＷＬ３に接続されているメモリセル群は、状態１，２，３のそれぞれについて、符号５３２，５３４，５３６で示される閾電圧区分を有している。フィジカル状態２及び３は、プログラムされる最後のワードライン（例えばＷＬ３）のためにより低いターゲットレベルを有している。この結果、図１１に示されるシフトされた区分５３４及び５３６が存在する。ＷＬ３に接続されているメモリセル群をプログラミングする場合に、より低いプログラムベリファイレベルＶｖ２＿ＷＬ３（例えば１．３Ｖ）とＶｖ３＿ＷＬ３（例えば２．４Ｖ）が利用される。
例えば、状態２にプログラムされるべきメモリセルは、その閾電圧がプログラムベリファイレベルＶｖ２＿ＷＬ３以上になるまでプログラムされる。最後のワードラインのための閾電圧区分がシフトしても、ＷＬ０−２のためのフィジカル状態２は、ＷＬ３のためのフィジカル状態２と同じフィジカル状態である。状態２及び３は、より低いターゲットレベル（例えばＶｖ２＿ＷＬ３とＶｖ２＿ＷＬ０−２を比較して）を有する。この結果、プログラムされる最後のワードライン（例えばＷＬ３）のためのミニマム電圧は、他のワードラインのためのミニマム電圧よりも低くなる。
他の実施形態では、最後のワードラインのための追加のベリファイレベルは、状態１にも利用される。
【誤訳訂正１７】
【訂正対象書類名】明細書
【訂正対象項目名】００５６
【訂正方法】変更
【訂正の内容】
【００５６】
読み込みオペレーションの間の読み込みが特定のフィジカル状態を示す場合に、閾電圧の範囲は、追加の読み込みレベルが利用される際にもシフトする。例えば、ＷＬ３に接続されているセルのプログラムされた閾電圧がＶｒ２＿ＷＬ３とＶｒ３＿ＷＬ３の間にあると決定された場合、そのセルはフィジカル状態２が読み込まれる。しかしながら、ＷＬ０−２に接続されているセルは、そのプログラムされた閾電圧がＶｒ２＿ＷＬ０−２とＶｒ３＿ＷＬ０−２の間にあると決定された場合に、フィジカル状態２が読み込まれる。
電圧の範囲が異なっても、最後のワードラインのためのフィジカル状態は、他のワードラインのためのフィジカル状態と同じである。１セットの読み込みレベルが利用される実施形態では、読み込みが所定の状態を示す場合に、閾電圧群の範囲は、ワードラインにかかわらず同じである。しかしながら、追加のセットのベリファイ又はターゲットレベルを原因として、実施の閾電圧の区分はシフトされる。
【誤訳訂正１８】
【訂正対象書類名】明細書
【訂正対象項目名】００６２
【訂正方法】変更
【訂正の内容】
【００６２】
プログラムプロセスが終了すると、メモリセル群の閾電圧は、プログラム用の一又は複数の閾電圧区分の中、又は、消去用の閾電圧区分の中にあるはずである。一実施形態では、ストリングの最後のワードラインに接続されているメモリセルが、所定のフィジカル状態を表す第１電圧区分内にプログラムされる一方において、そのストリングの他のワードライン群の１つに接続されているメモリセルが、同じフィジカル状態を表す第２閾電圧区分内にプログラムされる。
【誤訳訂正１９】
【訂正対象書類名】明細書
【訂正対象項目名】００６３
【訂正方法】変更
【訂正の内容】
【００６３】
選択されたメモリセル又はメモリセル群にプログラム電圧又はパルスを供給した後に、実施形態に従って様々なベリフィケーションパラメータが利用される。メモリセルのプログラム可能な閾電圧が所定のフィジカル状態のためのミニマムベリファイレベル以上にあること又はターゲットレベルにあることをベリファイすることによって、メモリセルがそのターゲット状態に到達したのか否か決定するために、ベリフィケーションパラメータを利用することができる。一実施形態では、例えば、メモリセルの検知されたドレインソース電流が、ベリフィケーションパラメータとして利用される。
【誤訳訂正２０】
【訂正対象書類名】明細書
【訂正対象項目名】００７２
【訂正方法】変更
【訂正の内容】
【００７２】
【図１】ＮＡＮＤストリングの平面図を示す。
【図２】図１のＮＡＮＤストリングの等価回路図を示す。
【図３】図１のＮＡＮＤストリングの断面図を示す。
【図４】３つのＮＡＮＤストリング群の回路図を示す。
【図５】本発明の様々な態様が実施される非揮発性メモリシステムの一例のブロック図を示す。
【図６】メモリアレイの構成を例示する。
【図７】実施形態に対応する選択ワードラインに供給されることができるプログラム／ベリファイ電圧信号の一例を示す。
【図８】４つのフィジカル状態のデータの２つのビットを記憶する記憶要素の閾分布を例示する。
【図９】記憶要素の閾電圧分布を例示する。４つのフィジカル状態にマルチ状態メモリセルをプログラミングするための技術の一例を示す。
【図１０】４つのフィジカル状態にプログラムされる記憶要素群のグループの閾電圧分布の一例を示す。
【図１１】一実施形態に従ってプログラムされるメモリセルアレイのための閾電圧分布とベリファイレベルの一例を示す。
【図１２】一実施形態のプログラミングプロセスのフローチャートを示す。
【図１３】一実施形態のプログラミングプロセスのフローチャートを示す。