【誤訳訂正書】
【提出日】平成22年6月8日(2010.6.8)
【誤訳訂正１】
【訂正対象書類名】明細書
【訂正対象項目名】００３１
【訂正方法】変更
【訂正の内容】
【００３１】
上述のスタッドバンプの工程において被覆ワイヤーを使用することにより、多くの利点がもたらされる。第１に、本発明の実施例に従って形成された導電性スタッドバンプにおける銅は耐酸化層で保護されており、銅のみを有するスタッドバンプと比較すると、本願の導電性スタッドバンプは良好な引っ張り強度を有する。例えば、図８はボールのせん断強度／引っ張り強度の経時変化を示したグラフであり、かかるボールは銅の芯材とパラジウムを含む外部の被覆材とを有する被覆ワイヤーを使用して半導体チップの導電性領域に固着している。グラフに示されているように、半導体チップの導電性領域に固着したボールのせん断強度および引っ張り強度は大きい値を示している。第２に、本発明の実施例において使用される被覆ワイヤーは、長い保管寿命と工程寿命とを有する。被覆ワイヤーの耐酸化被覆材がワイヤーの芯材を酸化から保護することにより、保管寿命が向上する。第３に、銅ワイヤーから形成されたＣｕスタッドバンプと比較すると、Ｃｕ／Ｐｄワイヤーから形成されたＣｕ／Ｐｄスタッドバンプは、Ｃｕ／金属間化合物の界面でのボイド形成の可能性を低減させる。これによって、被覆ワイヤーを使用して形成されるパッケージの信頼性は全体的に改善されることとなる。第４に、導電性スタッドバンプの耐酸化層が内部導電部の酸化を防止することにより、導電性スタッドバンプの経時変化の点で信頼性が向上する。第５に、導電性スタッドバンプの耐酸化層は、はんだ材料の一般的な使用により形成される合金形成に対するバリア金属として機能する。第６に、本発明の実施例は、バンプと回路基板との間に強固にはんだ付け可能な界面を与える。第７に、本発明の実施例においては実質的に固体の導電性スタッドバンプを使用するので、相互接続材料としてはんだのみを使用する工程と比較して、使用するはんだを少なくすることができる。従って、（前述のような）フルリフロー工程を実施する必要がないので、本発明の実施例においては金属間化合物が形成される可能性は低減する。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】００３３
【訂正方法】変更
【訂正の内容】
【００３３】
【図１（ａ）】銅のスタッドと、はんだペーストと、銅のスタッドとはんだペーストとの間の金属間化合物層と、の断面写真を示す図である。
【図１（ｂ）】合金層と銅のスタッドとの間に形成されたギャップを示した図である。
【図２】導電性スタッドバンプ付き半導体チップの断面図である。
【図３】回路基板上に実装された、導電性スタッドバンプ付き半導体チップの断面図である。
【図４】導電性スタッドバンプの形成工程中における被覆ワイヤー、キャピラリーおよび半導体チップの断面図である。
【図５】導電性スタッドバンプの形成工程中における被覆ワイヤー、キャピラリーおよび半導体チップの断面図である。
【図６】導電性スタッドバンプの形成工程中における被覆ワイヤー、キャピラリーおよび半導体チップの断面図である。
【図７】導電性スタッドバンプの形成工程中における被覆ワイヤー、キャピラリーおよび半導体チップの断面図である。
【図８】銅の芯材とパラジウムを含む外部の被覆材とを有する被覆ワイヤーを使用して半導体チップの導電性領域に固着されたボールについて、ボールのせん断強度／引っ張り強度の経時変化を示したグラフである。
【誤訳訂正３】
【訂正対象書類名】図面
【訂正対象項目名】図８
【訂正方法】変更
【訂正の内容】
【図８】
2006520103.tif 000001
【誤訳訂正４】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
（ａ）キャピラリーの孔に挿通された、芯材と外部の耐酸化被覆材とからなる被覆ワイヤーの先端にボールを形成するステップと、
（ｂ）半導体チップ上の導電性領域に前記ボールを圧着するステップと、
（ｃ）前記被覆ワイヤーを切断することにより、内部導電部と外部の耐酸化層とからなる導電性スタッドバンプを前記導電性領域上に残置するステップと、
を備え、
前記導電性スタッドバンプは頭部と前記頭部よりも幅の広い基部とを含むことを特徴とする方法。
【請求項２】
前記芯材は銅を含み、前記耐酸化被覆材はパラジウムを含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記半導体チップは、縦型パワーＭＯＳＦＥＴを含むことを特徴とする請求項１に記載の方法。
【請求項４】
前記耐酸化層は貴金属を含むことを特徴とする請求項１に記載の方法。
【請求項５】
前記半導体チップ上の導電性領域は第１の導電性領域であり、前記ステップ（ｃ）の後に、
（ｄ）第２の導電性領域と前記第２の導電性領域上のはんだとを有する回路基板上に前記半導体チップを実装し、前記第２の導電性領域上のはんだを前記導電性スタッドバンプに接触せしめるステップ、
をさらに備えることを特徴とする請求項１に記載の方法。
【請求項６】
前記はんだは、ＰｂおよびＳｎ、またはＰｂフリーはんだを含むことを特徴とする請求項５に記載の方法。
【請求項７】
前記導電性スタッドバンプは、３０日以上にわたって少なくとも５０グラムのせん断強度を示し、かつ、３０日以上にわたって少なくとも１０グラムの引っ張り強度を示すことを特徴とする請求項１に記載の方法。
【請求項８】
バンプ付き半導体チップであって、
（ａ）導電性領域を含む半導体チップと、
（ｂ）前記導電性領域上の導電性スタッドバンプと、
を含み、前記導電性スタッドバンプは内部導電部と外部の耐酸化層とを含み、前記導電性スタッドバンプは頭部と前記頭部よりも幅の広い基部とを含むことを特徴とするバンプ付き半導体チップ。
【請求項９】
前記半導体チップは縦型パワーＭＯＳＦＥＴを含むことを特徴とする請求項８に記載のバンプ付き半導体チップ。
【請求項１０】
前記内部導電部は銅を含み、前記外部の耐酸化層は貴金属を含むことを特徴とする請求項８に記載のバンプ付き半導体チップ。
【請求項１１】
前記導電性スタッドバンプは、３０日以上にわたって少なくとも５０グラムのせん断強度を示し、かつ、３０日以上にわたって少なくとも１０グラムの引っ張り強度を示すことを特徴とする請求項８に記載のバンプ付き半導体チップ。
【請求項１２】
半導体チップのパッケージであって、
（ａ）（i）第一の導電性領域を含む半導体チップと、（ii）前記導電性領域上において頭部と前記頭部よりも幅の広い基部とを含む導電性スタッドバンプと、を含むバンプ付き半導体チップと、
（ｂ）第２の導電性領域と前記第２の導電性領域上のはんだとを有する回路基板と、
を含み、前記導電性スタッドバンプは内部導電部と外部の耐酸化層とを含み、前記バンプ付き半導体チップを前記回路基板上に実装し、前記導電性スタッドバンプを前記第２の導電性領域上のはんだに接触せしめることを特徴とする半導体チップのパッケージ。
【請求項１３】
前記内部導電部は銅を含み、前記外部の耐酸化層はパラジウムを含むことを特徴とする請求項１２に記載の半導体チップのパッケージ。
【請求項１４】
前記はんだは、ＰｂおよびＳｎ、またはＰｂフリーはんだを含むことを特徴とする請求項１２に記載の半導体チップのパッケージ。
【請求項１５】
前記導電性スタッドバンプは、３０日以上にわたって少なくとも５０グラムのせん断強度を示し、かつ、３０日以上にわたって少なくとも１０グラムの引っ張り強度を示すことを特徴とする請求項１２に記載の半導体チップのパッケージ。