(57)【要約】【課題】直流電源１１からスイッチ用のＦＥＴ１２を経て負荷１４へ電力を供給する電源装置においては、２種類の保護回路が設けられていた。第１は、該ＦＥＴの温度を検出し、所定温度に達したら該ＦＥＴをオフする回路である。第２は、デッドショート時のような大過電流が流れた場合には、電流を所定電流に制限する電流制限回路である。保護回路を２種類設けると、部品コストが大になっていた。【解決手段】ＦＥＴのドレイン・ソース間電圧に比例した電流Ｉを生成する電流変換回路４と、容量素子を含む一次遅れ回路として構成された過電流検出用電圧発生回路６とを直列接続し、その接続点Ｓの電圧を過電流検出用電圧ＶS とする。過電流検出回路５から制御回路３へ過電流検出信号が入力されて来たとき、制御回路３はＦＥＴ１２をオフする。過電流検出用電圧発生回路６の回路定数の設定を工夫することにより、ＶS を速やかに大になるようにすることが出来、１種類の保護回路で大過電流時にも保護が出来る。【選択図】図１
2012227845.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と負荷との間に制御回路により制御されるスイッチ用の第１のＦＥＴ（電界効果トランジスタ）が接続されて成る電源装置に対し、
前記第１のＦＥＴの端子間電圧に比例した比例電流を生成する電流変換回路と、
容量素子を含む一次遅れ回路として構成され、該比例電流が流されるよう該電流変換回路に直列接続され、その接続点の電圧を過電流検出用電圧として用いるようにした過電流検出用電圧発生回路と、
該過電流検出用電圧と比較基準電圧とを比較して過電流検出信号を生成し、前記制御回路へ入力する過電流検出回路とを付加すると共に、
該過電流検出信号が入力されて来たとき前記第１のＦＥＴをオフして過電流保護をする構成を前記制御回路内に設けた
ことを特徴とする過電流保護電源装置。
【請求項２】
過電流検出用電圧発生回路が、
容量素子と第２の抵抗との並列接続体と、
該並列接続体に直列接続された第３の抵抗と、
該並列接続体と第３の抵抗との直列接続体に並列接続された第４の抵抗と
により構成されていることを特徴とする請求項１記載の過電流保護電源装置。
【請求項３】
直流電源と負荷との間に制御回路により制御されるスイッチ用の第１のＦＥＴ（電界効果トランジスタ）が接続されて成る電源装置に対し、
前記第１のＦＥＴの端子間電圧に比例した比例電流を生成する電流変換回路と、
第５の抵抗で構成される第１過電流検出用電圧発生回路と、
容量素子を含む一次遅れ回路として構成される第２過電流検出用電圧発生回路と、
前記比例電流が流されるよう前記電流変換回路に直列接続する回路を、当初は前記第１過電流検出用電圧発生回路に、次には前記第２過電流検出用電圧発生回路にと交互に切り替える切替回路であって、前記電流変換回路との接続点の電圧が過電流検出用電圧として用いられるようにされた切替回路と、
該過電流検出用電圧と比較基準電圧とを比較して過電流検出信号を生成し、前記制御回路へ入力する過電流検出回路とを付加すると共に、
該過電流検出信号の入力状況に応じて前記第１過電流検出用電圧発生回路，前記第２過電流検出用電圧発生回路の切り替えを行って過電流の種類を判別する過電流種類判別回路を前記制御回路内に設け、過電流の種類によって異なる保護動作をするようにした
ことを特徴とする過電流保護電源装置。
【請求項４】
第２過電流検出用電圧発生回路が、
容量素子と第２の抵抗との並列接続体と、
該並列接続体に直列接続された第３の抵抗と、
該並列接続体と第３の抵抗との直列接続体に並列接続された第４の抵抗と
により構成されている
ことを特徴とする請求項３記載の過電流保護電源装置。
【請求項５】
切替回路が、
第１過電流検出用電圧発生回路に直列接続された第３のＦＥＴと、
第２過電流検出用電圧発生回路に直列接続された第４のＦＥＴと、
過電流種類判別回路からＬレベルの信号が入力されると第３のＦＥＴがオン、第４のＦＥＴがオフし、Ｈレベルの信号が入力されると第３のＦＥＴがオフ、第４のＦＥＴがオンする回路と
により構成されている
ことを特徴とする請求項３または４記載の過電流保護電源装置。
【請求項６】
過電流種類判別回路が、
過電流検出のＨレベル信号の入力より第１の所定時間はＨレベル信号を出力するタイマ部と、
過電流検出のＨレベル信号の入力が第２の所定時間継続した場合Ｈレベル信号を出力するディジタルフィルタ部と、
タイマ部の出力がＨレベルからＬレベルになってから、第３の所定時間内に過電流検出のＨレベル信号が発生する毎にカウントアップし、カウントが所定回数Ｎに達すればＨレベル信号を出力し、該時間内に入力が無い場合はリセットされるカウンタ部と、
一方の入力端子に過電流検出信号が入力され、他方の入力端子は前記タイマ部の出力端子と接続された第１のＯＲ回路と、
一方の入力端子は前記タイマ部の出力端子と接続され、他方の入力端子は前記ディジタルフィルタ部の出力端子と接続されたＡＮＤ回路と、
一方の入力端子は該ＡＮＤ回路の出力端子と接続され、他方の入力端子は前記カウンタ部の出力端子と接続された第２のＯＲ回路と
により構成され、
該第２のＯＲ回路から出力されるＨレベル信号は第１のＦＥＴをオフするのに使用し、
前記第１のＯＲ回路から出力される信号は切替回路の切り替えに使用するようにした
ことを特徴とする請求項３，４または５記載の過電流保護電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源よりスイッチ用の電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ，以下「ＦＥＴ」と略称する）を経て負荷へ電力を供給する電源装置に、負荷への電流が過電流となった場合に保護動作を行う構成を付加した過電流保護電源装置に関するものである。
【背景技術】
【０００２】
直流電源から負荷へ電力を供給する電源装置の中には、直流電源と負荷との間にＦＥＴを接続し、これを電力の供給・停止のスイッチとして用いたものがある。このような電源装置において何らかの原因により過電流が流れた場合、ＦＥＴが過電流により発熱し、ついには熱破壊されてしまう恐れがある。そこで、そのようなことにならないよう、過電流保護の構成を付加することが行われている。
【０００３】
図３は、従来の過電流保護電源装置を示す図である。図３において、１は過電流保護電源装置、１１は直流電源、１２はＦＥＴ、１３は配線、１４は負荷、１０１はスイッチ信号入力端子、１０２はツェナーダイオード、１０３，１０４は抵抗、１１０は温度検出回路、１１１，１１２は抵抗、１１３はダイオード部、１１４はＦＥＴ、１２０は遮断ラッチ回路、１２１，１２２は抵抗、１２３〜１２６はＦＥＴ、１３０は電流制限回路、１３１，１３２はＦＥＴ、１３３はダイオードである。
【０００４】
まず過電流保護電源装置１の概要を説明する。
直流電源１１とＦＥＴ１２と負荷１４はこの順に直列接続され、電力供給の主回路を形成している。温度検出回路１１０は、ＦＥＴ１２の温度を検出する回路である。遮断ラッチ回路１２０は、温度検出回路１１０から所定温度以上との検出信号を受け取ったとき、ＦＥＴ１２をオフして保護し、その状態を維持（ラッチ）する回路である。
【０００５】
電流制限回路１３０は、ＦＥＴ１２の電流ＩD がデッドショート時のように大きな過電流となったとき（例えば、配線１３にアース短絡事故が生じたとき）、電流ＩD を所定値に制限する回路である。
電流制限回路１３０が設けてある理由は、ＦＥＴ１２の過渡熱抵抗は小さいので大電流が流れても直ぐには温度は上昇してくれず、ＦＥＴ１２の温度上昇を検出してからＦＥＴ１２をオフするという方法に頼っていたのでは、保護が手遅れになってしまうからである。もしＦＥＴ１２が置かれている環境温度が低ければ、保護検出温度に上昇するまでに長時間かかってしまうが、電流制限回路１３０による電流制限はＦＥＴ１２の温度とは関係なく行われるので、そのような場合でも保護が行われる。
【０００６】
次に、各回路について詳細に説明する。
電力供給の主回路において、ＦＥＴ１２はスイッチ用であり、これがオンされることにより電力が供給され、オフされることにより停止される。そのオン，オフを指令する信号は、スイッチ信号入力端子１０１から抵抗１０３を経て、ＦＥＴ１２のゲートに加えられる。
【０００７】
温度検出回路１１０は、ＦＥＴ１２の温度が所定温度に上昇したことを検出する回路である。ＦＥＴ１２に過電流が流れればＦＥＴ１２の温度が上昇するので、その温度を検出すれば間接的に過電流を検出することが出来る。
ＦＥＴ１２の温度を検出する温度センサとしては、ダイオード部１１３が用いられている。ダイオードには、温度が上昇すればその順電圧降下が小になるという性質がある。ダイオード部１１３は、ＦＥＴ１２の温度が効率良く伝えられるよう、ＦＥＴ１２のシリコンチップに貼り付けられる。なお、ダイオード部１１３の部分は、１個のダイオード素子で構成しても良いし、必要に応じて複数個のダイオード素子を直列接続して構成しても良い。
【０００８】
温度検出回路１１０では、そのようなダイオード部１１３を、アノード側がＦＥＴ１１４のゲート側となるようＦＥＴ１１４のゲート・ソース間に接続する（図３中のＢはその接続点）。
ＦＥＴ１２の温度が上昇すると、ダイオード部１１３の順電圧降下Ｖ113 は低下（Ｂ点の電圧ＶB が低下）してゆく。所定電圧まで低下すると（換言すれば、ＦＥＴ１２が所定温度まで上昇すると）ＦＥＴ１１４がオフする。それにより、遮断ラッチ回路１２０（のＦＥＴ１２５のゲート）に、Ｈレベルの信号が送られる。これが所定温度に達したとの温度検出信号となる。
なお、ＦＥＴ１２が所定温度になった場合のダイオード部１１３の順電圧降下Ｖ113 が、所定電圧（丁度ＦＥＴ１１４がオフするゲート・ソース間電圧）となるように、ダイオード部１１３を構成するダイオード素子の種類あるいは個数を選定しておく。
【０００９】
遮断ラッチ回路１２０は、主としてＦＥＴ１２３，１２４で構成されるフリップフロップと、該フリップフロップの出力により制御されるＦＥＴ１２６とで構成されている。ＦＥＴ１２６は、スイッチ用ＦＥＴ１２のゲート・ソース間を短絡するよう接続される。ＦＥＴ１２６がオンすることによりＦＥＴ１２は遮断（オフ）され、フリップフロップによりＦＥＴ１２６のオンが維持されることにより、ＦＥＴ１２のオフが維持（ラッチ）される構成とされている。
そのフリップフロップは、ＦＥＴ１２５により次のように制御される。
【００１０】
即ち、温度検出回路１１０からの所定温度に達したとの温度検出信号（Ｈレベル）がＦＥＴ１２５のゲートに入力されると、ＦＥＴ１２５はオンする。すると、ＦＥＴ１２４はオフとなって、そのドレイン電圧はＨレベルとなり、ＦＥＴ１２３をオンすると共にＦＥＴ１２６をオンする。
即ち、Ｈレベルの温度検出信号によりフリップフロップが反転され、ＦＥＴ１２６はオンに維持される。これによりＦＥＴ１２はオフされ、電流ＩD が遮断されるから、過電流による温度上昇は阻止される。
【００１１】
電流制限回路１３０は、ＦＥＴ１３１，１３２とダイオード１３３とで構成されている。ＦＥＴ１２と負荷１４との接続点をＣとすると、ＦＥＴ１３１は点ＣとＦＥＴ１２のゲートとの間に接続され、ＦＥＴ１３１のゲートと点Ｃとの間にダイオード１３３が接続される。ＦＥＴ１３２は、ＦＥＴ１３１のゲートとＦＥＴ１２の直流電源１１側端子との間に接続され、そのゲートはＦＥＴ１２のゲートに接続される。
ＦＥＴ１２を流れる電流ＩD がデッドショート時のような大電流となると、そのドレイン・ソース間電圧ＶDSも増大するが、電流制限回路１３０はこのＶDSの増大を検知し、次のようにしてＩD を制限する。
【００１２】
ドレイン・ソース間電圧ＶDSが増大すると、ＦＥＴ１２と負荷１４との接続点Ｃの電圧ＶC は低下する。ＶC が低下するとＦＥＴ１３１のゲート・ソース間電圧が増大し、やがてスレッシュホールド電圧を超えるとＦＥＴ１３１はオンし、抵抗１０３を経由して電流が流れ込む。
抵抗１０３での電圧降下が増加すると、ＦＥＴ１２のゲート・ソース間電圧は低下し、電圧ＶDSは更に増大する。同様にＦＥＴ１３２のゲート・ソース間電圧も低下し、ＦＥＴ１３２はオーミック領域動作よりピンチオフ領域動作に移行し、不完全なオンになる。一方、ＦＥＴ１３１のゲート・ソース間はダイオード１３３の順電圧降下でクランプされているので、ＦＥＴ１３１を流れる電流は定電流となる。
【００１３】
それに伴い、抵抗１０３における電圧降下は一定に保たれ、ＦＥＴ１２のゲート・ソース間電圧は、正常時よりはかなり低い一定電圧にされる（ＦＥＴ１３１に新たに流れることとなった定電流が、抵抗１０３にも流れることにより生ぜしめた新たな電圧降下分だけ低い電圧に）。その結果、ＦＥＴ１２はピンチオフ領域で動作させられることになり、電流ＩD はほぼ一定値に制限され、保護がなされる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００２−３５３７９４号公報
【特許文献２】特開２００９−２９６３６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
前記した従来の技術では、スイッチ用のＦＥＴ１２の温度を検出して保護動作をする回路と、デッドショート時に流れるような大電流を制限する電流制限回路との２種類の保護回路を設けなければならず、部品コストが大になるという問題点があった。
本発明は、このような問題点を解決することを課題とするものである。
【課題を解決するための手段】
【００１６】
前記課題を解決するため、本願で提案する第１の発明の過電流保護電源装置では、直流電源と負荷との間に制御回路により制御されるスイッチ用の第１のＦＥＴ（電界効果トランジスタ）が接続されて成る電源装置に対し、前記第１のＦＥＴの端子間電圧に比例した比例電流を生成する電流変換回路と、容量素子を含む一次遅れ回路として構成され、該比例電流が流されるよう該電流変換回路に直列接続され、その接続点の電圧を過電流検出用電圧として用いるようにした過電流検出用電圧発生回路と、該過電流検出用電圧と比較基準電圧とを比較して過電流検出信号を生成し、前記制御回路へ入力する過電流検出回路とを付加すると共に、該過電流検出信号が入力されて来たとき前記第１のＦＥＴをオフして過電流保護をする構成を前記制御回路内に設けることとした。
【００１７】
上記の過電流検出用電圧発生回路は、容量素子と第２の抵抗との並列接続体と、該並列接続体に直列接続された第３の抵抗と、該並列接続体と第３の抵抗との直列接続体に並列接続された第４の抵抗とにより構成することが出来る。
【００１８】
本願で提案する第２の発明の過電流保護電源装置では、直流電源と負荷との間に制御回路により制御されるスイッチ用の第１のＦＥＴが接続されて成る電源装置に対し、前記第１のＦＥＴの端子間電圧に比例した比例電流を生成する電流変換回路と、第５の抵抗で構成される第１過電流検出用電圧発生回路と、容量素子を含む一次遅れ回路として構成される第２過電流検出用電圧発生回路と、前記比例電流が流されるよう前記電流変換回路に直列接続する回路を、当初は前記第１過電流検出用電圧発生回路に、次には前記第２過電流検出用電圧発生回路にと交互に切り替える切替回路であって、前記電流変換回路との接続点の電圧が過電流検出用電圧として用いられるようにされた切替回路と、該過電流検出用電圧と比較基準電圧とを比較して過電流検出信号を生成し、前記制御回路へ入力する過電流検出回路とを付加すると共に、該過電流検出信号の入力状況に応じて前記第１過電流検出用電圧発生回路，前記第２過電流検出用電圧発生回路の切り替えを行って過電流の種類を判別する過電流種類判別回路を前記制御回路内に設け、過電流の種類によって異なる保護動作をすることとした。
【００１９】
上記の第２過電流検出用電圧発生回路は、容量素子と第２の抵抗との並列接続体と、該並列接続体に直列接続された第３の抵抗と、該並列接続体と第３の抵抗との直列接続体に並列接続された第４の抵抗とにより構成することが出来る。
上記の切替回路は、第１過電流検出用電圧発生回路に直列接続された第３のＦＥＴと、第２過電流検出用電圧発生回路に直列接続された第４のＦＥＴと、過電流種類判別回路からＬレベルの信号が入力されると第３のＦＥＴがオンし、第４のＦＥＴがオフするように制御し、Ｈレベルの信号が入力されると第３のＦＥＴがオフし、第４のＦＥＴがオンするように制御する回路とにより構成することが出来る。
【００２０】
更に上記の過電流種類判別回路は、過電流検出のＨレベル信号の入力より第１の所定時間はＨレベル信号を出力するタイマ部と、過電流検出のＨレベル信号の入力が第２の所定時間継続した場合Ｈレベル信号を出力するディジタルフィルタ部と、タイマ部の出力がＨレベルからＬレベルになってから、第３の所定時間内に過電流検出のＨレベル信号が発生する毎にカウントアップし、カウントが所定回数Ｎに達すればＨレベル信号を出力し、該時間内に入力が無い場合はリセットされるカウンタ部と、一方の入力端子に過電流検出信号が入力され、他方の入力端子は前記タイマ部の出力端子と接続された第１のＯＲ回路と、一方の入力端子は前記タイマ部の出力端子と接続され、他方の入力端子は前記ディジタルフィルタ部の出力端子と接続されたＡＮＤ回路と、一方の入力端子は該ＡＮＤ回路の出力端子と接続され、他方の入力端子は前記カウンタ部の出力端子と接続された第２のＯＲ回路とにより構成され、該第２のＯＲ回路から出力されるＨレベル信号は第１のＦＥＴをオフするのに使用し、前記第１のＯＲ回路から出力される信号は切替回路の切り替えに使用するようにすることが出来る。
【発明の効果】
【００２１】
本発明の過電流保護電源装置によれば、１種類の保護回路で、通常の小規模の過電流に対する保護は勿論、デッドショート時のような大規模の過電流に対しても保護を行うことが出来るようになり、部品コストを低減することが出来るようになった。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態を示す図
【図２】本発明の第２の実施形態を示す図
【図３】従来の過電流保護電源装置を示す図
【図４】過電流検出用電圧発生回路の等価回路を示す図
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態を示す図である。図１において、１は過電流保護電源装置、２はスイッチ部、３は制御回路、４は電流変換回路、５は過電流検出回路、６は過電流検出用電圧発生回路、１１は直流電源、１２はＦＥＴ、１３は配線、１４は負荷、２０はスイッチ、２１は抵抗、４０は抵抗、４１はオペアンプ、４２はＦＥＴ、５０はコンパレータ、５１は比較基準電源、６０〜６２は抵抗、６３は容量素子、ＶS は過電流検出用電圧である。
【００２４】
まず過電流保護電源装置１の概要を説明する。
直流電源１１とＦＥＴ１２と負荷１４はこの順に直列接続され、電力供給の主回路を形成している。電流変換回路４は、ＦＥＴ１２のドレイン・ソース間電圧ＶDSに比例した電流Ｉを発生させる回路である。過電流検出用電圧発生回路６は、電圧ＶDSに比例した電流Ｉを基に、過電流検出用電圧ＶS を発生させる回路である。過電流検出回路５は、過電流になったかどうかを判定する回路である。制御回路３は、スイッチ部２あるいは過電流検出回路５からの信号を受けて、ＦＥＴ１２をオンしたりオフしたりする信号を生成し、その信号でＦＥＴ１２を制御する回路である。
【００２５】
次に、各回路について詳細に説明する。
電力供給の主回路中のＦＥＴ１２は、スイッチ用として用いられている。ＦＥＴ１２と負荷１４との直列接続体に対して並列に、電流変換回路４と過電流検出用電圧発生回路６との直列接続回路が接続される。
電流変換回路４は、抵抗４０とＦＥＴ４２の直列接続体とオペアンプ４１とで構成される。該直列接続体の抵抗４０側の端部は直流電源１１とＦＥＴ１２との接続点に接続され、該直列接続体のＦＥＴ４２側の端部は過電流検出用電圧発生回路６に接続される。オペアンプ４１の反転入力端子は抵抗４０とＦＥＴ４２との接続点（図１中のＡ点）に接続され、非反転入力端子はスイッチ用ＦＥＴ１２と負荷１４との接続点（図１中のＢ点）に接続され、出力端子はＦＥＴ４２のゲートに接続される。
【００２６】
オペアンプ４１は、点Ａ，Ｂの電圧ＶA ，ＶB が等しくなるようＦＥＴ４２を制御する。その結果、抵抗４０における電圧降下はＦＥＴ１２における電圧降下（ＶDS）と等しくなる。抵抗４０の抵抗値をＲ40とし、ＦＥＴ４２を流れる電流（ドレイン・ソースを
流れる電流）をＩとした場合、次式が成り立つ。
Ｒ40×Ｉ＝ＶDS              …（１）
故に      Ｉ＝ＶDS／Ｒ40              …（２）
即ち、電流Ｉは、電圧ＶDSに比例した電流となっている。この電流Ｉが過電流検出用電圧発生回路６へ供給される。
なお、ＦＥＴ１２のオン抵抗をＲONとし、ＦＥＴ１２を流れる電流（ドレイン電流）をＩD とすると、次式が成り立つ。
ＶDS＝ＲON×ＩD             …（３）
（２）（３）式より、ＩはＩD に比例したものであることも分かる。
【００２７】
過電流検出用電圧発生回路６は、抵抗と容量素子（例えばコンデンサ）とから成る一次遅れ回路で構成される。図示した例では、抵抗６２と容量素子６３との並列接続体に抵抗６１が直列接続され、その直列接続体に抵抗６０が並列接続された構成とされている。そして、抵抗６０と抵抗６１との接続点が電流変換回路４に接続されている。本発明では、過電流検出用電圧発生回路６の両端間に生ずる電圧を、過電流検出電圧として利用する。その電圧は、電流変換回路４と過電流検出用電圧発生回路６との接続点をＳとすると、Ｓ点の電圧ＶS として現れる。
ＦＥＴ１２を流れる電流ＩD が増大すれば電圧ＶDSが増大し、それに比例して電流Ｉも増大する。電圧ＶS は、その電流Ｉを抵抗と容量素子とから成る回路である過電流検出用電圧発生回路６に流した時に、該回路の両端間に生ずる電圧降下であるから、電流Ｉが増大すれば増大する。従って電圧ＶS は、過電流検出電圧として利用し得る。
【００２８】
過電流事故が生じたという場合、電流は急激に増大する。従って、電流はステップ関数的に増大すると言うことが出来る。そこで、ステップ関数的に増大する電流Ｉが、過電流検出用電圧発生回路６に流れたときに生ぜしめられる過電流検出用電圧ＶS を求めると、次式の如くになる。
ＶS ＝ＲT 〔Ｈ｛１−ｅｘｐ（−ｔ／τ）｝＋Ｋ〕×Ｉ          …（４）
但し、ｔはステップ関数的な電流Ｉが与えられてから（過電流事故発生から）の時間であり、τは過電流検出用電圧発生回路６の時定数である。抵抗６０，６１，６２の抵抗値をそれぞれＲ60，Ｒ61，Ｒ62とし、容量素子６３の容量をＣ63とすると、τ，ＲT ，Ｈ，Ｋはそれぞれ次の通りである。
【００２９】
τ＝Ｃ63×Ｒ62（Ｒ60＋Ｒ61）／（Ｒ60＋Ｒ61＋Ｒ62）          …（５）
ＲT ＝（Ｒ61＋Ｒ62）Ｒ60／（Ｒ60＋Ｒ61＋Ｒ62）              …（６）
（ＲT は容量素子Ｃ63を切り離した状態にした時の合成抵抗）
Ｈ＝（Ｒ60×Ｒ62）／（Ｒ61＋Ｒ62）（Ｒ60＋Ｒ61）            …（７）
Ｋ＝Ｒ61（Ｒ60＋Ｒ61＋Ｒ62）／（Ｒ61＋Ｒ62）（Ｒ60＋Ｒ61）  …（８）
そして、ＨとＫの和を取ってみれば分かるように、両者の間には次の関係がある。
Ｈ＋Ｋ＝１                                                  …（９）
【００３０】
過電流検出回路５は、コンパレータ５０と比較基準電源５１とで構成される。コンパレータ５０の反転入力端子には比較基準電源５１の電圧Ｖ51が入力され、非反転入力端子には過電流検出用電圧ＶS が入力される。コンパレータ５０の出力は制御回路３に入力される。ＶS ＞Ｖ51となった時、コンパレータ５０からＨレベルの出力が出される。これが、過電流検出信号である。
【００３１】
スイッチ部２は、電源の投入，停止（ＦＥＴ１２のオン，オフ）をするスイッチ信号を発生する部分であり、例えばスイッチ２０と抵抗２１とが直列接続されて構成される。スイッチ２０をオンするとＨレベルの信号が制御回路３へ入力される。
制御回路３は、スイッチ部２あるいは過電流検出回路５から入力されて来る信号に基づき、電源の投入，停止を制御する信号を生成し、ＦＥＴ１２を駆動するに適した形に加工して、ＦＥＴ１２のゲートに供給する。
【００３２】
（過電流検出用電圧発生回路６の回路定数の設定）
大きな過電流の場合、ＦＥＴ１２が所定温度まで上昇するのを待って過電流保護動作を行っていたのでは、手遅れになるので、本発明では過電流検出用電圧ＶS が所定値（Ｖ51）まで増大したのを検出して、過電流保護を行うこととしている。
では、ＶS が所定値（Ｖ51）まで増大することを、温度が所定温度まで上昇するのよりも早くすることが出来るのかという点が問題になるが、以下に述べるように、発明者が得た知見に基づき回路を構成し、回路定数を設定することにより、早くすることが可能となる。
【００３３】
過電流が流れ始めた時をｔ＝０とし、電流がほぼ増大し終えた時をｔ＝∞とすると、それぞれの時の過電流検出用電圧発生回路６の等価回路は、図４に示すようになる。
図４（１）はｔ＝０の時の等価回路である。過電流事故発生により電流が急増した時は、過電流検出用電圧発生回路６の容量素子６３は直流的には短絡状態となるから、抵抗６２を短絡し、等価回路は抵抗６１と抵抗６０との並列回路となる。説明の便宜上、この等価回路を「容量素子短絡状態等価回路」と言うことにする。この回路の合成抵抗をＲ（０）とすると、Ｒ（０）は次式のようになる。
Ｒ（０）＝（Ｒ60×Ｒ61）／（Ｒ60＋Ｒ61）                    …（１０）
【００３４】
図４（２）はｔ＝∞の時の等価回路である。この時は、容量素子６３の充電は充分になされ、過電流検出用電圧発生回路６の容量素子６３は直流的には回路から除去された状態となるから、等価回路は抵抗６１，６２の直列接続体と抵抗６０との並列回路となる。この等価回路を説明の便宜上、「容量素子除去状態等価回路」と言うことにする。この回路の合成抵抗をＲ（∞）とすると、Ｒ（∞）は次式のようになる。
Ｒ（∞）＝Ｒ60（Ｒ61＋Ｒ62）／（Ｒ60＋Ｒ61＋Ｒ62）          …（１１）
【００３５】
また、当初（ｔ＝０の時）の過電流検出用電圧ＶS をＶS （０）とおき、上昇し終えた時（ｔ＝∞の時）に到達する過電流検出用電圧ＶS をＶS （∞）とおき、ＶS （∞）に対するＶS （０）の比を「検出電圧当初到達比」と名付けその値をＸとすれば、Ｘは次式で表される（なおＸは上記のような比の値であるから、Ｘの最大値は１）。
Ｘ＝ＶS （０）／ＶS （∞）＝（Ｒ（０）×Ｉ）／（Ｒ（∞）×Ｉ）
＝Ｒ（０）／Ｒ（∞）
＝Ｒ61（Ｒ60＋Ｒ61＋Ｒ62）／（Ｒ60＋Ｒ61）（Ｒ61＋Ｒ62）  …（１２）
【００３６】
そして、検出電圧当初到達比Ｘをいろいろに変えて（例えば、０．７１３、０．８、０．８５、０．９等に）シミュレーションした結果、Ｘを大にする程、ＦＥＴ１２の温度上昇具合に比べて、過電流検出用電圧ＶS の立上りが早くなるという重要な事実があることが判明した。このことは、Ｘが大になるよう過電流検出用電圧発生回路６の回路定数を設定することにより、ＦＥＴ１２の温度が所定温度に達するのよりも早くＶS をＶ51に到達せしめ、過電流を検知することが出来ることを意味している。
【００３７】
この知見を基に、Ｘを大に設定することにより、通常の過電流は勿論、デッドショート時のような大きな過電流が流れた時も、ＦＥＴ１２が熱破壊される前にＦＥＴ１２をオフすることが可能となる。
ただ、検出電圧当初到達比Ｘをあまり大にすると、電源投入のためにＦＥＴ１２がオンされた時に流れる正常な突入電流に対しても、ＶS が比較基準電圧Ｖ51より大となる程に大きな値となってしまう。そのため、過電流が流れたと誤判定して、過電流保護動作（ＦＥＴ１２オフ）をしてしまう恐れがある。従って、検出電圧当初到達比Ｘの設定は、電源投入時の突入電流によっては保護動作をしないよう、注意深く行う必要がある。
【００３８】
（正常時の動作）
最初スイッチ２０をオンすると、制御回路３はＦＥＴ１２をオンする信号を生成し、ＦＥＴ１２へ送出する。ＦＥＴ１２がオンされると、直流電源１１から負荷１４への電力の供給が開始される。ＦＥＴ１２を流れる電流ＩD が正常範囲であれば、電圧ＶDSも大にはならず、電流変換回路４で生成される電流Ｉも小である。そのため、過電流検出用電圧発生回路６で発生される電圧ＶS は、過電流検出回路５の比較基準電源５１の電圧Ｖ51より小であり、過電流検出回路５の出力はＬレベル信号である。Ｌレベル信号が入力された制御回路３は、ＦＥＴ１２をオフする信号を生成することはなく、ＦＥＴ１２のオンは継続される。
電力供給を終了したい時には、再度スイッチ２０をオンする。すると制御回路３は、ＦＥＴ１２をオフする信号を生成し、ＦＥＴ１２をオフする。
【００３９】
（過電流時の動作）
過電流時の動作の概要は次の通りである。ＦＥＴ１２の電流ＩD が過電流になると、電圧ＶDSは増大し、電流変換回路４で生成される電流Ｉもそれに比例して増大する。そのため、過電流検出用電圧発生回路６で発生される過電流検出用電圧ＶS も増大し、比較基準電源５１の電圧Ｖ51より大となり、過電流検出回路５の出力はＨレベル信号となる。Ｈレベル信号が入力された制御回路３は、ＦＥＴ１２をオフする信号を生成し、ＦＥＴ１２をオフして過電流保護をする。
【００４０】
過電流時の動作の詳細は、次の通りである。
過電流になり電流ＩD が急増すると、電圧ＶDSや電流Ｉもステップ関数的に急増する。すると、過電流検出用電圧発生回路６の容量素子６３は瞬間的に短絡状態となる。その時の過電流検出用電圧発生回路６は、図４（１）に示す如き回路と等価になる（容量素子短絡状態等価回路）。
この瞬間の過電流検出用電圧ＶS は、図４（１）の回路にＩが流れた時に生ずる電圧降下であるから、次式のようになる（（１０）式参照）。
ＶS ＝｛（Ｒ60×Ｒ61）／（Ｒ60＋Ｒ61）｝×Ｉ                …（１３）
（これは（４）式にｔ＝０を代入した時に得られるＶS と一致している。）
【００４１】
一方、電流Ｉのステップ関数的急増の後、時間が充分に経過したとすると、過電流検出用電圧発生回路６は、図４（２）示す如き回路と等価になる（容量素子除去状態等価回路）。
このときの過電流検出用電圧ＶS は、図４（２）の回路にＩが流れた時生ずる電圧降下であるから、次式のようになる（（１１）式参照）。
ＶS ＝｛Ｒ60（Ｒ61＋Ｒ62）／（Ｒ60＋Ｒ61＋Ｒ62）｝×Ｉ      …（１４）
（これは（４）式にｔ＝∞を代入した時に得られるＶS と一致している。）
【００４２】
つまり、過電流検出用電圧ＶS の値は、時間の経過と共に（１３）式の値から（１４）式の値に向かって変化して行く。その途中で、ＶS が比較基準電源５１の電圧Ｖ51より大となった時、過電流検出回路５からＨレベル信号の過電流検出信号が出され、ＦＥＴ１２がオフされる。
従って、デッドショート時のような大電流が流れた時でも、ＦＥＴ１２が熱破壊されるに至るより早くＶS ＞Ｖ51となるよう、Ｘ値等を考慮して回路定数を設定しておけば、従来例の電流制限回路１３０のような保護回路を別に設ける必要はなく、１種類の過電流保護回路で済む。
【００４３】
（第２の実施形態）
図２は、本発明の第２の実施形態を示す図である。符号は図１のものに対応し、７は切替回路、８は第１過電流検出用電圧発生回路、９は第２過電流検出用電圧発生回路、３０は過電流種類判別回路、３１はタイマ部、３２はディジタルフィルタ部、３３はカウンタ部、３４はＯＲ回路、３５はＡＮＤ回路、３６はＯＲ回路、７０，７１は抵抗、７２，７３はＦＥＴ、７４は反転回路、７５，７６はＦＥＴ、８０は抵抗である。第２過電流検出用電圧発生回路９の構成は、図１の過電流検出用電圧発生回路６の構成と同様である。説明の便宜上、名称を変えただけである。
【００４４】
第２の実施形態は、過電流が検出された場合、過電流を次の３つの種類に判別し、それぞれに応じて保護の仕方を変えるようにしたものである。
（１）デッドショート時のような大きな過電流（以下「大過電流」という）が流れた場合には、速やかにＦＥＴ１２をオフして過電流保護を行う。
（２）大過電流ほどに大きくはない通常の過電流（以下「小過電流」という）が長時間流れる場合には、所定時間流れたところでＦＥＴ１２をオフする。
（３）小過電流が短時間だけ流れた場合には、保護動作をしない。電源投入時の突入電流は短時間しか流れないから、この種類に入る。
【００４５】
まず過電流保護電源装置１の構成の概要を説明する。
図１の第１の実施形態と共通する構成についての説明は、省略ないしは簡単に済ます。図１の第１の実施形態では、電流変換回路４に対して過電流検出用電圧発生回路６を直列接続していた。しかし第２の実施形態では、電流変換回路４に直列接続する回路を、切替回路７により、第１過電流検出用電圧発生回路８か、または第２過電流検出用電圧発生回路９（図１の過電流検出用電圧発生回路６に相当）かに切り替えるようにしている。
【００４６】
第１過電流検出用電圧発生回路８または第２過電流検出用電圧発生回路９の両端間に生ずる電圧降下（その電圧は電流変換回路４と切替回路７との接続点Ｓに現れる）を、過電流検出用電圧ＶS とし、これが過電流検出回路５に入力されるよう構成される。過電流検出回路５の出力は制御回路３に入力され、過電流種類判別回路３０により過電流の種類が判別され、種類に応じてＦＥＴ１２を制御する出力や切替回路７を制御する出力が出されるよう構成されている。
【００４７】
次に各回路について詳細に説明する。
第１過電流検出用電圧発生回路８は抵抗８０で構成され、第２過電流検出用電圧発生回路９は図１の過電流検出用電圧発生回路６と同様に構成される。
切替回路７は、抵抗７０，７１、ＦＥＴ７２，７３、反転回路７４、ＦＥＴ７５，７６で構成される。ＦＥＴ７５，７６は切替スイッチの役割を果たすＦＥＴであり、ＦＥＴ７６は電流変換回路４と第１過電流検出用電圧発生回路８との間に接続され、ＦＥＴ７５は電流変換回路４と第２過電流検出用電圧発生回路９との間に接続される。
ＦＥＴ７２はＦＥＴ７５のゲートとアース間に接続され、ＦＥＴ７３はＦＥＴ７６のゲートとアース間に接続される。反転回路７４の入力端子はＦＥＴ７２のゲートに接続され、反転回路７４の出力端子はＦＥＴ７３のゲートに接続される。抵抗７０，７１は直流電源１１より動作電圧を導くための抵抗である。
切替回路７の切替動作を制御する制御回路３からの信号は、ＦＥＴ７２のゲート及び反転回路７４の入力端子に入力される。
【００４８】
制御回路３内には、過電流種類判別回路３０が設けられる。過電流種類判別回路３０は、発生した過電流が大過電流か小過電流か、あるいはまた小過電流でも短時間だけ流れたものか長時間流れているものかを判別する回路である。
なお、本発明では、生成される過電流検出用電圧ＶS の値が、次の２つの大小関係を満たすよう予め回路定数を設定しておく。
（１）大過電流の場合には、第１過電流検出用電圧発生回路８及び第２過電流検出用電圧発生回路９のいずれで生成されても、ＶS ＞Ｖ51となる（過電流と判定される）こと。
（２）小過電流の場合には、第１過電流検出用電圧発生回路８で生成されればＶS ＞Ｖ51となる（過電流と判定される）が、第２過電流検出用電圧発生回路９で生成されればＶS ＜Ｖ51となる（過電流とは判定されない）こと。
【００４９】
過電流種類判別回路３０は、タイマ部３１，ディジタルフィルタ部３２，カウンタ部３３，ＯＲ回路３４，ＡＮＤ回路３５，ＯＲ回路３６で構成される。
タイマ部３１，ディジタルフィルタ部３２，カウンタ部３３は、それぞれ次のような機能を有するものとして構成される。
タイマ部３１…Ｈレベル入力が入って来た時から第１の所定時間（Ｔ1 ）経過するまでＨレベル出力を出し続ける。
ディジタルフィルタ部３２…Ｈレベル入力が第２の所定時間（Ｔ2 ）継続した時にＨレベル出力を出す。
カウンタ部３３…前のＨレベル入力から第３の所定時間（Ｔ3 ）内に次のＨレベル入力が入って来る毎にカウントアップされ、所定回数（Ｎ）に達した時にＨレベル出力を出す。第３の所定時間（Ｔ3 ）内に次のＨレベル入力が入って来ない時はリセットされる。
【００５０】
タイマ部３１，ディジタルフィルタ部３２，カウンタ部３３の各入力端子およびＯＲ回路３６の一方の入力端子は、過電流検出回路５からの出力が入力されるよう接続構成される。ＯＲ回路３６の他方の入力端子は、タイマ部３１の出力端子と接続される。ＡＮＤ回路３５の一方の入力端子は、タイマ部３１の出力端子と接続され、他方の入力端子はディジタルフィルタ部３２の出力端子と接続される。ＯＲ回路３４の一方の入力端子は、カウンタ部３３の出力端子と接続され、他方の入力端子はＡＮＤ回路３５の出力端子と接続される。
ＯＲ回路３４の出力は、ＦＥＴ１２をオフする信号を生成するのに用いられる。ＯＲ回路３６の出力は、切替回路７へ送られて（ＦＥＴ７２のゲートへ入力）、切替動作を行うのに用いられる。
【００５１】
過電流が流れた場合の動作は、次の通りである。
（１）大過電流の場合
切替回路７では当初はＦＥＴ７６がオンされ、電流変換回路４には第１過電流検出用電圧発生回路８が直列接続されている。この状態でデッドショートが発生し大過電流が流れると、点Ｓに生成される過電流検出用電圧ＶS はＶ51より大となる。そのため過電流検出回路５の出力はＨレベル信号となり、それが制御回路３に入力される。
このＨレベル信号は、タイマ部３１，ディジタルフィルタ部３２，カウンタ部３３に入力される。すると、それぞれ次のように動作する。
タイマ部３１…直ちにＨレベル信号を出力すると共に、Ｔ1 の計時を開始する。
ディジタルフィルタ部３２…Ｔ2 の計時を開始する。
カウンタ部３３…カウント値が１にされると共に、Ｔ3 の計時を開始する。
【００５２】
更に、このＨレベル信号はＯＲ回路３６の一方の入力端子にも入力されるので、ＯＲ回路３６からＨレベル信号が出て、切替回路７のＦＥＴ７２のゲートおよび反転回路７４へ入力される。その結果、ＦＥＴ７２，７５がオンされると共に、反転回路７４の出力がＬレベル信号とされ、ＦＥＴ７３，７６がオフされる。これらのことにより、電流変換回路４に直列接続される回路は、第１過電流検出用電圧発生回路８から第２過電流検出用電圧発生回路９へ切り替えられる。
【００５３】
大過電流の場合には、第２過電流検出用電圧発生回路９に切り替えられても、生成されるＶS はＶ51より大となるように回路定数が設定されているから、過電流検出回路５からは切替え後も引き続いてＨレベル信号が出力される。ディジタルフィルタ部３２に注目すると、これにＨレベル信号が入力され続けて第２の所定時間Ｔ2 が経過すると、ディジタルフィルタ部３２からＨレベル信号が出力され、ＡＮＤ回路３５の一方の入力端子へ入力される。
【００５４】
ＡＮＤ回路３５の他方の入力端子にはタイマ部３１の出力が入力されているが、タイマ部３１の出力は、第１の所定時間Ｔ1 が経過するまではＨレベル信号を維持し続けるようにされている。従って、ＡＮＤ回路３５の両方の入力端子にＨレベル信号が入力されることになり、ＡＮＤ回路３５からはＨレベル信号が出力され、それがＯＲ回路３４の出力をＨレベル信号とする。これにより、ＦＥＴ１２がオフされる。
かくして、大過電流の場合、第２過電流検出用電圧発生回路９への切替え後、直ちにＦＥＴ１２がオフされ、保護がなされる。
なお、上記のような動作をさせるためには、Ｔ2 が経過する時点ではまだタイマ部３１からＨレベル信号が出力し続けている（Ｔ1 は経過しない）ようにしておかなければならないから、Ｔ1 ＞Ｔ2 の関係となるよう設定しておく必要がある。
【００５５】
（２）小過電流だが長時間（所定時間以上）流れる場合
第１過電流検出用電圧発生回路８が接続されている状態で過電流が発生すると、ＶS がＶ51より大となり、過電流検出回路５の出力がＨレベル信号となり、それが制御回路３に入力される。
そのＨレベル信号は、ＯＲ回路３６の一方の入力端子に直接入力される共に、タイマ部３１を経て第１の所定時間Ｔ1 の間中、他方の入力端子に入力され続ける。そのため、ＯＲ回路３６からは、Ｔ1 の間Ｈレベル信号が出力され続ける。大過電流の場合で述べたように、ＯＲ回路３６からＨレベル信号が出ると、切替回路７のＦＥＴ７６はオフされＦＥＴ７５がオンされるから、第１過電流検出用電圧発生回路８から第２過電流検出用電圧発生回路９へ切替えられ、その状態は第１の所定時間Ｔ1 の間維持される。
なお、過電流検出回路５から制御回路３に入力されて来たＨレベル信号は、カウンタ部３３にも入力され、カウントアップする（最初だからカウント１になる）。またディジタルフィルタ部３２にも入力される。ディジタルフィルタ部３２は、もし第２の所定時間Ｔ2 が経過するまでＨレベル信号が入力され続けるならば、Ｈレベル信号を出力しようという状態になる。
【００５６】
小過電流の場合、第２過電流検出用電圧発生回路９で生成される過電流検出用電圧ＶS は、Ｖ51には達しないように回路が予め作られているので、過電流検出回路５の出力はＬレベル信号となる。この状態でＴ1 が経過すると、タイマ部３１から出ていたＨレベル信号も途絶えるので、ＯＲ回路３６の出力はＬレベル信号に変る。そのため、切替回路７のＦＥＴ７２はオフされ反転回路７４の出力はＨレベル信号となる。その結果、ＦＥＴ７５はオフされＦＥＴ７６がオンされ、第２過電流検出用電圧発生回路９から第１過電流検出用電圧発生回路８へと切替えられる。
ディジタルフィルタ部３２は、第２過電流検出用電圧発生回路９に切替えられ、過電流検出回路５からの出力がＬレベル信号になり、Ｈレベル信号が途絶えた時点で、前回Ｈレベル信号が入力された効果はなくなり、ディジタルフィルタ部３２の状態はいったん振り出しに戻る。従って、ディジタルフィルタ部３２からＨレベル信号が出力されることはない。
【００５７】
小過電流が長時間流れる場合、第１過電流検出用電圧発生回路８に復帰させた時でもまだ小過電流が続いているから、第１過電流検出用電圧発生回路８で生成されるＶS は依然としてＶ51より大である。従って、また過電流検出回路５からＨレベル信号が出力され、制御回路３に入力され、過電流種類判別回路３０は先程と同様の動作を行う。但し、カウンタ部３３のカウント値は、またＨレベル信号が入力されたことによりカウントアップし、１つだけ増加した値となる。
【００５８】
以後、小過電流が流れている間中、第１過電流検出用電圧発生回路８と第２過電流検出用電圧発生回路９との切替，復帰が繰り返される。カウンタ部３３の値は、過電流検出回路５からＨレベル信号が入力される度にカウントアップされ、所定回数Ｎに達したところで、Ｈレベル信号を出力する。１回の切替，復帰に要する時間は一定（＝Ｔ1 ）であるから、カウント値がＮに達するまでの時間も所定の一定時間（Ｎ回到達時間）となる。つまり、小過電流がその所定時間（Ｎ回到達時間）流れると、カウント値はＮに達し、カウンタ部３３からＨレベル信号が出力される。
この出力はＯＲ回路３４へ入力され、Ｈレベル信号を出力させ、ＦＥＴ１２をオフさせる。即ち、小過電流でも所定時間（Ｎ回到達時間）流れていると、ＦＥＴ１２をオフする。そうする理由は、小過電流でも長時間流れていると、ＦＥＴ１２や配線１３等を焼損する恐れがあるので、その保護をする必要があるからである。
【００５９】
（３）小過電流だが短時間（所定時間以下）しか流れなかった場合
ここで言う短時間とは、カウンタ部３３のカウント値が所定回数Ｎに達しない程度の時間のことである。この場合には、小過電流が流れている間は第１過電流検出用電圧発生回路８と第２過電流検出用電圧発生回路９との間の切替，復帰を繰返すだけである。従って、第１過電流検出用電圧発生回路８にした時は、過電流検出回路５から過電流検出信号が発せられるが、第２過電流検出用電圧発生回路９にした時は発せられないということを繰返す。
【００６０】
カウンタ部３３のカウント値は、第１過電流検出用電圧発生回路８を接続している状態で過電流検出信号が入力される毎に、カウントアップされるが、この場合の小過電流はカウント値が所定回数Ｎに達しない内に解消し、通常電流に戻るものであり、戻った後は過電流検出信号は入力されて来なくなる。入力されて来ない状態が第３の所定時間Ｔ3 継続すると、カウンタ部３３はリセットされる。これで過電流種類判別回路３０は、元の状態に戻り、結局、ＦＥＴ１２をオフするという保護動作はなされない。
【００６１】
電源投入時に流れる突入電流は短時間しか流れないから、この場合（短時間小過電流の場合）に該当する。従って、突入電流が流れた時にＦＥＴ１２がオフされるというような誤遮断が生ずることはなくなる。
なお、小過電流の場合、次の過電流検出信号が過電流種類判別回路３０に入って来るのは、切替周期のＴ1 後ゆえ、Ｔ3 はそれより大にしておく必要がある（もしＴ1 より小ならばカウントアップする前にリセットされてしまう）。従って、Ｔ1 〜Ｔ3 の大小関係は、Ｔ3 ＞Ｔ1 ＞Ｔ2 となる。
【符号の説明】
【００６２】
１…過電流保護電源装置、２…スイッチ部、３…制御回路、４…電流変換回路、５…過電流検出回路、６…過電流検出用電圧発生回路、７…切替回路、８…第１過電流検出用電圧発生回路、９…第２過電流検出用電圧発生回路、１１…直流電源、１２…ＦＥＴ、１３…配線、１４…負荷、２０…スイッチ、２１…抵抗、３０…過電流種類判別回路、３１…タイマ部、３２…ディジタルフィルタ部、３３…カウンタ部、３４…ＯＲ回路、３５…ＡＮＤ回路、３６…ＯＲ回路、４０…抵抗、４１…オペアンプ、４２…ＦＥＴ、５０…コンパレータ、５１…比較基準電源、６０〜６２…抵抗、６３…容量素子、７０，７１…抵抗、７２，７３…ＦＥＴ、７４…反転回路、７５，７６…ＦＥＴ、８０…抵抗、１０１…スイッチ信号入力端子、１０２…ツェナーダイオード、１０３，１０４…抵抗、１１０…温度検出回路、１１１，１１２…抵抗、１１３…ダイオード部、１１４…ＦＥＴ、１２０…遮断ラッチ回路、１２１，１２２…抵抗、１２３〜１２６…ＦＥＴ、１３０…電流制限回路、１３１，１３２…ＦＥＴ、１３３…ダイオード
【図１】
2012227845.tif 000003
【図２】
2012227845.tif 000004
【図３】
2012227845.tif 000005
【図４】
2012227845.tif 000006