【手続補正書】
【提出日】平成22年5月13日(2010.5.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
外表面特徴部を備えたＬＴＣＣ構造を製造する方法であって、
（ａ）２つ以上のＬＴＣＣテープ層を提供する工程であって、それらテープ層が上側と下側とを有するサブアセンブリを形成し、少なくとも１つの外表面が機能的特徴部を有する工程と、
（ｂ）上部剥離テープ層および下部剥離テープ層を提供する工程と、
（ｃ）前記上部剥離テープ層を前記サブアセンブリの上側に適用し、かつ前記下部剥離テープ層を前記サブアセンブリの下側に適用して、フルアセンブリを形成する工程と、
（ｄ）下部プラテンを提供して、前記フルアセンブリを前記下部プラテンに適用する工程であって、前記下部剥離テープ層が前記下部プラテンと接触するようにする工程と、
（ｅ）前記下部プラテンに適用された前記フルアセンブリをラミネートする工程と、
（ｆ）前記ラミネートされたアセンブリを焼成する工程と、
（ｇ）前記上部剥離テープ層および前記下部剥離テープ層を除去する工程と
を含むことを特徴とする方法。
【請求項２】
請求項１に記載の方法により製造されたことを特徴とする歪みのない、亀裂のないおよび反りのないＬＴＣＣ構造。
【請求項３】
外側スクライブラインのあるＬＴＣＣ構造を形成する方法であって、
（ｏ）２つ以上のＬＴＣＣテープ層を提供する工程であって、それらテープ層が上側と下側とを有するサブアセンブリを形成し、ラインがスクライブされる場所を示すガイドが表面に存在する工程と、
（ｐ）工程（ａ）のガイドを用いて、ラミネートされたサブアセンブリにライン凹部をスクライブする工程と、
（ｑ）上部剥離テープ層および下部剥離テープ層を提供する工程と、
（ｒ）前記上部剥離テープ層を前記サブアセンブリの前記上側に適用し、前記下部剥離テープ層を前記サブアセンブリの下側に適用して、フルアセンブリを形成する工程と、
（ｓ）下部プラテンを提供し、そして前記フルアセンブリを前記下部プラテンに適用する工程であって、前記下部剥離テープ層が前記下部プラテンと接触するようにする工程と、
（ｔ）前記下部プラテンに適用された前記フルアセンブリをラミネートする工程と、
（ｕ）前記ラミネートされたアセンブリを焼成する工程と、
（ｑ）前記上部剥離テープ層および前記下部剥離テープ層を除去する工程と
ことを含むことを特徴とする方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１０２
【補正方法】変更
【補正の内容】
【０１０２】
（トポグラフィー測定）
トポグラフィー適合度を、機械的（すなわち、スタイラス接触）タイプか、光学タイプの機器のいずれかを用いて、表面トポグラフィースキャンにより推定することができる。テンコアアルファステップ（Ｔｅｎｃｏｒ Ａｌｐｈａ−Ｓｔｅｐ）５００、典型的な機械的タイプの表面形状測定装置は、様々な直径のダイヤモンド先端スタイラスを備えており、ある範囲のスタイラス圧力、スキャン速度およびスキャニングモードを提供する。最大スキャン長１０ｍｍおよび垂直トポグラフィー高さ３００ミクロンだと、両方共、本発明で説明したとおり、トポグラフィー制御の特性を調べるのに適正なものである。ビーコ（Ｖｅｅｃｏ）のワイコ（Ｗｙｋｏ）ＮＴ３３００等の典型的な光学プロファイラーは、コンピュータ化された干渉顕微鏡を用いて、表面プロファイルの特性を調べる。通常、５Ｘまでの低倍率の対物で、縦横方向の両方におけるハイブリッド回路の表面構造に適切なものである。本発明において、剥離テープ層のラミネート前後での、コンダクタパターン等の表面特徴部のプロファイル間の比較を用いて、後に焼成されるＬＴＣＣ構造の完全性に大きく影響するラミネーションプロセス最適化の影響を示す。
本発明は以下の実施の態様を含むものである。
１．外表面特徴部を備えたＬＴＣＣ構造を製造する方法であって、
（ａ）２つ以上のＬＴＣＣテープ層を提供する工程であって、それらテープ層が上側と下側とを有するサブアセンブリを形成し、少なくとも１つの外表面が機能的特徴部を有する工程と、
（ｂ）上部剥離テープ層および下部剥離テープ層を提供する工程と、
（ｃ）前記上部剥離テープ層を前記サブアセンブリの上側に適用し、かつ前記下部剥離テープ層を前記サブアセンブリの下側に適用して、フルアセンブリを形成する工程と、
（ｄ）下部プラテンを提供して、前記フルアセンブリを前記下部プラテンに適用する工程であって、前記下部剥離テープ層が前記下部プラテンと接触するようにする工程と、
（ｅ）前記下部プラテンに適用された前記フルアセンブリをラミネートする工程と、
（ｆ）前記ラミネートされたアセンブリを焼成する工程と、
（ｇ）前記上部剥離テープ層および前記下部剥離テープ層を除去する工程と
を含むことを特徴とする方法。
２．工程（ｄ）の後に、前記フルアセンブリを２つ以上の袋に封入する工程と、工程（ａ）の後に、前記袋を除去する工程とをさらに含むことを特徴とする前記１に記載の方法。
３．前記ＬＴＣＣ構造が、ｘ、ｙ収縮の１パーセント未満の相互抑制を示すことを特徴とする前記１に記載の方法。
４．前記ラミネーティングタイプがイソスタティックであることを特徴とする前記１に記載の方法。
５．工程（ａ）の後に、前記ラミネートされたサブアセンブリにライン凹部をスクライブする工程をさらに含むことを特徴とする前記１に記載の方法。
６．前記ＬＴＣＣ構造が、ｘ、ｙ収縮の０．２パーセント未満の相互抑制を示すことを特徴とする前記３に記載の方法。
７．前記フルアセンブリを袋に封入する前に、前記フルアセンブリの前記上側に、圧縮性シートを配置する工程をさらに含むことを特徴とする前記２に記載の方法。
８．前記フルアセンブリを袋に封入する前に、前記プラテン上に配置された前記フルアセンブリの前記下側に、圧縮性シートを配置する工程をさらに含むことを特徴とする前記７に記載の方法。
９．前記機能的特徴部が、キャパシタ、レジスタ、コンダクタおよび／またはインダクタであることを特徴とする前記１に記載の方法。
１０．前記機能的特徴部が、前記ＬＴＣＣ構造の上面および下面にあることを特徴とする前記１に記載の方法。
１１．前記機能的特徴部が、前記ＬＴＣＣ構造の上面にあることを特徴とする前記１に記載の方法。
１２．前記１に記載の方法により製造されたことを特徴とする歪みのない、亀裂のないおよび反りのないＬＴＣＣ構造。
１３．外側スクライブラインのあるＬＴＣＣ構造を形成する方法であって、
（ｏ）２つ以上のＬＴＣＣテープ層を提供する工程であって、それらテープ層が上側と下側とを有するサブアセンブリを形成し、ラインがスクライブされる場所を示すガイドが表面に存在する工程と、
（ｐ）工程（ａ）のガイドを用いて、ラミネートされたサブアセンブリにライン凹部をスクライブする工程と、
（ｑ）上部剥離テープ層および下部剥離テープ層を提供する工程と、
（ｒ）前記上部剥離テープ層を前記サブアセンブリの前記上側に適用し、前記下部剥離テープ層を前記サブアセンブリの下側に適用して、フルアセンブリを形成する工程と、
（ｓ）下部プラテンを提供し、そして前記フルアセンブリを前記下部プラテンに適用する工程であって、前記下部剥離テープ層が前記下部プラテンと接触するようにする工程と、
（ｔ）前記下部プラテンに適用された前記フルアセンブリをラミネートする工程と、
（ｕ）前記ラミネートされたアセンブリを焼成する工程と、
（ｑ）前記上部剥離テープ層および前記下部剥離テープ層を除去する工程と
ことを含むことを特徴とする方法。
１４．前記ガイドが、基準特徴部であることを特徴とする前記１３に記載の方法。
１５．前記ガイドが、ビアホールであることを特徴とする前記１３に記載の方法。
１６．工程（ａ）の前記サブアセンブリの少なくとも１つの外表面が、機能的特徴部を有することを特徴とする前記１３に記載の方法。
１７．前記スクライブされたライン凹部が、前記サブアセンブリの前記上側の表面にあることを特徴とする前記１３に記載の方法。
１８．工程（ｄ）の後に、前記フルアセンブリを２つ以上の袋に封入する工程と、工程（ｅ）の後に、前記袋を除去する工程とをさらに含むことを特徴とする前記１３に記載の方法。
１９．前記ＬＴＣＣ構造が、ｘ、ｙ収縮の１パーセント未満の相互抑制を示すことを特徴とする前記１３に記載の方法。
２０．前記ＬＴＣＣ構造が、ラージパネルであることを特徴とする前記１３に記載の方法。
２１．前記ラージパネルが、６インチ×６インチ以上であることを特徴とする前記２０に記載の方法。
２２．前記ラージパネルが、小さなサイズの回路のアレイを含むことを特徴とする前記２０に記載の方法。
２３．前記小さなサイズの回路のアレイが、スクライブされたライン凹部により分離されていることを特徴とする前記２２に記載の方法。
２４．前記フルアセンブリを袋に封入する前に、前記フルアセンブリの前記上側に、圧縮性シートを配置する工程をさらに含むことを特徴とする前記１３に記載の方法。