【事件の表示】
　特願２００１−２５２５３２「パワーＭＯＳＦＥＴの製造方法」拒絶査定不服審判事件〔平成１４年４月２６日出願公開、特開２００２−１２４６１３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯  
 　本願は、平成６年８月２３日に出願した特願平６−２２１１１３号（特開平８−６４６３４号）の一部を平成１１年９月１０日に新たな特許出願とした特願平１１−２５７８１９号（特開２０００−８２７２１号）を、さらにその一部を平成１３年８月２３日に新たな特許出願としたものであって、同出願と同日付けで手続補正書が提出され、平成１６年７月２６日付けで拒絶理由が通知され、同年９月２８日付けで意見書及び手続補正書が提出され、同年１０月１８日付けで拒絶査定がなされた。これに対し、同年１１月１９日付けで拒絶査定に対する審判請求がなされると共に、同日付けで手続補正書が提出され、平成１８年６月９日付けで審尋が通知され、平成１８年８月１０日付けで回答書が提出されたものである。  
 　  
２．平成１６年１１月１９日付けの手続補正について  
 　  
［補正却下の決定の結論］  
 　平成１６年１１月１９日付けの手続補正を却下する。  
 　  
［理由］  
（１）補正の内容  
　本件補正は、平成１６年９月２８日付け手続補正書により補正された明細書の特許請求の範囲を、本件手続補正書による補正後の特許請求の範囲の請求項１、２のとおりにすることを含む補正であるところ、本件補正により、特許請求の範囲の請求項１は、
 「【請求項１】　半導体ペレットの回路要素が作り込まれた側の主面に配置されたソース電極およびゲート電極と、前記半導体ペレットの前記主面と反対側の主面に配置されたドレイン電極と、前記ソース電極および前記ゲート電極のそれぞれに接続された複数のインナリードとを有するパワーＭＯＳＦＥＴの製造方法において、
　前記ソース電極および前記ゲート電極ははんだバンプからなる接続部によって前記各インナリードにそれぞれ接続され、前記ドレイン電極ははんだ付け層によってヘッダに接続され、前記はんだ付け層のはんだ材料の融点は、前記はんだバンプのはんだ材料の融点よりも高いことを特徴とするパワーＭＯＳＦＥＴの製造方法。」 
　と補正された。  
　ここで、上記請求項１の「はんだ付け層のはんだ材料の融点は、前記はんだバンプのはんだ材料の融点よりも高い」という記載は、補正前の請求項１の「はんだバンプとはんだ付け層とには融点の異なるはんだ材料が使用されること」という事項について、「はんだ付け層のはんだ材料の融点は、前記はんだバンプのはんだ材料の融点よりも高い」という融点の高低の関係を限定したものであるから、特許法第１７条の２第４項第２号に規定される特許請求の範囲の限定的減縮を目的とするものに該当する。 
　そこで、本件補正後の請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際、独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
（２）刊行物
　当審での審尋において引用された一の刊行物、特開平５−１６６９８４号公報には、以下の事項が記載されている。 
（１−ａ）「【０００１】
【産業上の利用分野】本発明は半導体装置、特に樹脂封止形パワーＭＯＳＦＥＴの電極取り出し構造に関する。」（第２頁左欄２１〜２２行）
（１−ｂ）「【０００９】
【実施例】図３は本発明の半導体装置の一実施例の平面図、図４は同正面図である。１は金属ヘッダ、２は半導体素子（ペレット）、３はドレイン取り出し用リードでヘッダにかしめ等により一体的に連結してある。８はソース取り出し用リードでボンディング・ポストとなる部分をペレット側に延長し、先端をペレットの表面電極（ソース）に接触するまでに曲げてある。なお、ペレットの表面電極は、従来のＡｌ（アルミニウム）膜電極のかわりにＴｉ（チタン）−Ｎｉ（ニッケル）−Ａｇ（銀）等からなる積層金属薄膜１０を形成する。これら金属は相互に付属性がよい材質であり、とくに表面のＡｇは半田（Ｐｂ−Ｓｎ）との接着性が良い。
【００１０】ペレットの表面電極とリードとの接続に先立って、裏面に半田等の接着剤（ペースト状）を塗布したペレットを金属ヘッダ１上に搭載し、ソース取り出しリード８の延長部先端と電極１０との位置合わせを行なう。この接触部分（リード、電極表面）に電気的導通をうるため接着剤として例えば半田ペースト１１を塗布し、その後リフロー炉を通すことにより、ヘッダへのペレット付けおよびソース・リードとのボンディングが完了する。この実施例では他の一方の表面電極とゲート取り出しリード６との間はワイヤボンディングによって電気的に接続を行う。」（第２頁右欄３１行〜第３頁左欄３行）
（１−ｃ）「【００１１】図５は本発明の半導体装置の他の一実施例の平面図である。この例ではゲート取り出しリード９と同じくソース取り出しリード８と同じくボンディング・ポストとなる部分を延長し、先端を曲げてペレットの表面電極に接触させ、半田等を用いて直接に接続するものである。この場合はワイヤボンディング工程が不要であり、工程が簡易化する。図６はリード先端とペレット表面の積層電極１０とを半田等の接着剤１１により、直接に接着した状態を示す一部拡大正面図である。」（第３頁左欄４行〜１２行）
（１−ｄ）「【００１２】
【発明の効果】本発明は、以上説明したように構成されているので、以下に記載されるような効果がある。従来の金ワイヤ、アルミニウム・ワイヤ径により制限されるワイヤ抵抗分が、リードのボンディング・ポストの延長部分に代替されることにより、ワイヤ抵抗値が軽減され、低オン抵抗のデバイスが実現できる。」（第３頁左欄１３行〜１９行）
（１−ｅ）図５には、ゲート取り出し用リード９とソース取り出しリード用８とを半導体ペレットの表面に配置されたゲート電極、ソース電極に各々接触させ半田等を用いて直接に接続し、半導体ペレットの表面と反対側の主面にドレイン取り出し用リードが取り付けられている樹脂封止形パワーＭＯＳＦＥＴ、図６には、リード先端とペレット表面の積層金属電極１０とを半田１１により、直接に接着した状態を示す一部拡大正面が開示されている。
　
　上記摘記事項（１−ａ）〜（１−ｅ）において、 特に、上記摘記事項（１−ｂ）、（１−ｃ）、（１−ｅ）を中心にして開示内容を総合すると、
 「半導体ペレットの表面に配置されたソース電極及びゲート電極と、半導体ペレットの表面と反対側の主面にドレイン電極と、ソース電極及びゲート電極と接続されたソース取り出しリードとゲート取り出し用リードのそれぞれに接続された複数のリードとを有するパワーＭＯＳＦＥＴの製造方法において、
　ソース電極及びゲート電極は、積層金属薄膜に塗布された半田によりソース取り出しリードとゲート取り出し用リードに接続され、ドレイン電極は、半田により金属ヘッダに接続されているパワーＭＯＳＦＥＴの製造方法」
（以下、「刊行物１発明」という。）が記載されているものと認められる。
　
　また、当審での審尋に引用された他の刊行物、特開昭４９−１１５６５５号（以下、「刊行物２」という。）には、以下の事項が記載されている。
（２−ａ）「熱歪を吸収しかつ材料費の安い半田を介して半導体ペレツトを基板に固着する方法が用いられている。」（第１頁右欄８〜１０行）
（２−ｂ）「第３図（ａ）ないし（ｄ）は本発明の方法による他の実施例を示す。この実施例によれば半導体ペレツト１１にあらかじめ設けた第１半田層と第２半田層１４の成分を変えておく。すなわち第１半田層であるエミツタ半田電極１２とベース半田電極１３は鉛（ｐｂ）４０％、錫（Ｓｎ）６０％の合金で融点１８０℃の低融点半田を附着させる。また、第２半田層１４であるコレクター面の接合半田はｐｂ９５％、Ｓｎ ５％の合金で融点３１０℃の高融点半田を附着させる。
　このように成分の異る半田を附着させた半導体ペレツト１１を基板１５上に載置した状態で、これらを３５０℃に加熱して、前記第２半田層１４を溶融後冷却する。
　この結果、第３図（ｂ）に示すように半導体ペレツト１１は基板１５に固定される。この際、第２半田層１４は５０μ前後の厚さに形成されている。
　つぎに、同図（ｃ）に示すように、エミツタ用・ベース用コネクター１６の先端をエミツタ半田電極１２およびベース半田電極１３にばね圧で圧接させた状態で、これらを２００℃に加熱する。この結果、融点の高い第２半田層１４は溶融しないが、融点の低い前記エミツタ半田電極１２およびベース半田電極１３は溶融する。したがつて、これらコネクター１６は同図（ｄ）のようにそれぞれエミツタ半田電極１２およびベース半田電極１３に確実に接続される。
　以上のように、この第２の実施例によつても半導体ペレツト１１と基板１５の接合部の半田層を薄くすることなく半導体ペレツト１１を基板１５に固定することができる。」（第２頁右下欄１３行〜第３頁右上欄３行）
（２−ｃ）「以上、本発明の半導体装置の製造方法により、形成された半導体装置は長い使用期間においても容易に電気特性を劣化することはない。」（第３頁右上欄１２〜１４行）
　
（３）対比・判断 
　ここで、本願補正発明と刊行物１発明とを対比すると、刊行物１発明の「表面」、「表面と反対側の主面」、「金属ヘッダ」、「半田」は、本願補正発明の「回路要素が作り込まれた側の主面」、「回路要素が作り込まれた側の主面と反対側の主面」、「ヘッダ」、「はんだ」に各々相当する。
　また、刊行物１発明の「リード」は、樹脂封止された際、内部のペレットの電極と接するリードであるから本願補正発明の「インナーリード」に相当する。
　そうすると、両者は、 
 「半導体ペレットの回路要素が作り込まれた側の主面に配置されたソース電極およびゲート電極と、前記半導体ペレットの前記主面と反対側の主面に配置されたドレイン電極と、前記ソース電極および前記ゲート電極のそれぞれに接続された複数のインナリードとを有するパワーＭＯＳＦＥＴの製造方法において、
　前記ソース電極および前記ゲート電極ははんだバンプからなる接続部によって前記各インナリードにそれぞれ接続され、前記ドレイン電極ははんだ付け層によってヘッダに接続されるパワーＭＯＳＦＥＴの製造方法」  
　の点で一致し、以下の各点で相違する。  
　
　相違点１  
　本願補正発明では、ソース電極およびゲート電極とインナリードは、はんだバンプからなる接続部によってそれぞれ接続されているのに対して、刊行物１発明では、積層金属薄膜に塗布されたはんだにより接続されている点
　
　相違点２
　本願補正発明では、ドレイン電極のはんだ付け層のはんだ材料の融点は、はんだバンプのはんだ材料の融点よりも高いのに対して、刊行物１発明では、はんだ材料の融点について明記されていない点
　
　以下、上記各相違点について検討する。
  
　相違点１について
　パワーＭＯＳＦＥＴのソース電極やゲート電極をはんだバンプからなる接続部で構成することは特開平２−２８１７３７号公報の、特に第１図、第５図及び第１１頁右上欄２〜１３行にも記載されているように周知技術であり、刊行物１発明の積層金属薄膜からなるソース電極およびゲート電極において、接合特性、通電能力等を考慮した電極構造として上記周知技術を採用することは、当業者が容易に想到し得た事項である。
　
　相違点２について
　刊行物２には、基板上にバイポーラトランジスタが形成された半導体ペレットのコレクタ面を低融点半田（融点１８０℃）で固定し、半導体ペレット上のエミッタ半田電極及びベース半田電極にコネクタ（本願補正発明のインナリードに相当）を高融点半田（融点３１０℃）で固定するはんだ実装技術が開示されている。
　そして、当該はんだ実装技術は、バイポーラトランジスタ型トランジスタの半導体ペレットへの適用に留まらず、同じ大電力用素子であるパワーＭＯＳＦＥＴの半導体ペレットにも同様に適用し得るものであり、その場合には、上記特開平２−２８１７３７号公報の特に、第１１頁右上欄２〜１３行にも記載されているようにバイポーラ型トランジスタの各エミッタ電極、ベース電極、コレクタ電極は、パワーＭＯＳＦＥＴの各ソース電極、ゲート電極、ドレイン電極に対応するものとして取り扱える。
　とすれば、刊行物２には、パワーＭＯＳＦＥＴのドレイン電極の接合に用いるはんだ材料の融点は、エミッタ電極及びベース電極の接合に用いるはんだ材料の融点よりも高いものを用い得るというはんだ材料技術が示唆されている。
　したがって、刊行物１発明のドレイン電極の接合に用いるはんだ材料とエミッタ電極及びベース電極の接合に用いるはんだ材料について、製造工程の順序等を考慮し、はんだの融点の特性から、上記はんだ技術材料を採用することは、当業者が容易に想到し得た事項である。
　そして、本願補正発明の作用効果も、刊行物１、刊行物２の開示技術及び周知技術に基づいて当業者が予測できる範囲のものである。
　
　よって、本願補正発明は、刊行物１、刊行物２に記載された発明および周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。 
　
（４）むすび  
　本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであるから、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
 
３．本願発明について 
（１）本願発明
　平成１６年１1月１９日付けの手続補正は上記のとおり却下されたので、本願の請求項１〜３に係る発明は、平成１６年９月２８日付け手続補正書の特許請求の範囲の請求項１〜３に記載された事項により特定されるものであるところ、請求項１に係る発明は、以下のとおりのものと認める。  
 「【請求項１】　半導体ペレットの回路要素が作り込まれた側の主面に配置されたソース電極およびゲート電極と、前記半導体ペレットの前記主面と反対側の主面に配置されたドレイン電極と、前記ソース電極、ゲート電極のそれぞれに接続された複数のインナリードとを有するパワーＭＯＳＦＥＴの製造方法において、
　前記ソース電極およびゲート電極ははんだバンプからなる接続部によって前記各インナリードにそれぞれ接続され、前記ドレイン電極ははんだ付け層によってヘッダに接続され、前記はんだバンプと前記はんだ付け層とには融点の異なるはんだ材料が使用されることを特徴とするパワーＭＯＳＦＥＴの製造方法。」（以下、「本願発明」という。）  
　
（２）原審の判断
　原審では、請求項１の「前記はんだバンプと前記はんだ付け層とには融点の異なるはんだ材料が使用される」との記載が、本件出願の原出願（特願平６−２２１１１３号）の出願当初の明細書又は図面に記載されておらず、また、自明であるとも認められないので、分割要件を満たさないから、出願日の遡及を認めず、その結果、原出願の公開公報である特開平８−６４６３４号公報に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法２９条第２項の規定により特許を受けることができない、と判断している。
　
（３）分割の適否
　そこで、本件出願の分割の適否について検討する。
　本件出願は、原出願（以下、「親出願」という。）から分割出願（以下、「子出願」という）をし、さらに子出願を原出願として分割出願（以下、「孫出願」）をした場合に相当し、この場合には、子出願が親出願に対し分割要件の全てを満たし、孫出願が子出願に対し分割要件の全てを満たし、かつ孫出願が親出願に対し分割要件のうちの実体的要件を全て満たすときに、孫出願は親出願の時にしたものとみなされる。
　ここで、孫出願に相当する本件特許出願が、親出願に相当する特願平６−２２１１１３号の分割として適法であるための実体的要件について検討すると、請求項１の「前記はんだバンプと前記はんだ付け層とには融点の異なるはんだ材料が使用される」との記載は「はんだ付け層のはんだ材料の融点は、はんだバンプのはんだ材料よりも融点が高い場合」と「はんだ付け層のはんだ材料の融点は、はんだバンプのはんだ材料よりも融点が低い場合」を含む記載と認められるところ、「はんだ付け層のはんだ材料の融点は、はんだバンプのはんだ材料よりも融点が低い場合」については、原出願の出願当初の明細書または図面に記載された事項ではなく、両出願における分割要件の実体的要件を満たしていない。
　したがって、他の分割要件についての検討をするまでもなく、本件出願は適法な分割とは認められない。
　
（４）刊行物
　上記ＩＩ（３）より、本件出願は、分割が適法と認められないので、本件特許出願の出願日は、本件特許出願がなされた平成１３年８月２３日として検討を進める。
　ここで、原審の拒絶の理由で引用された特開平８−６４６３４号公報（以下）「刊行物３」という。）には、以下の事項が記載されている。
（３−ａ）「【０００１】
【産業上の利用分野】本発明は、半導体装置、特に、電気抵抗の低減技術に関し、例えば、単体のパワートランジスタやパワー集積回路装置（以下、パワーＩＣという。）等の高出力で高発熱の半導体装置に利用して有効なものに関する。」（第２頁左欄４１〜４５行）
（３−ｂ）「【０００４】本発明の目的は、外部抵抗分を抑制することができる半導体装置およびその製造方法を提供することにある。」（第２頁右欄２２〜２４行）
（３−ｃ）「【００２２】以上のようにして予め準備されたペレット１０とヘッダ４１とは、ペレットボンディング工程において、ヘッダ４１の一方の主面（以下、上面とする。）にペレット１０のドレイン用電極パッド２１側の主面がペレットボンディング層としてのはんだ付け層４３によりボンディングされる。はんだ付け層４３を形成するはんだ材料としては、ペレット１０のバンプ２２、２３に使用されたはんだ材料の融点以上の融点を有するはんだ材料が使用される。また、はんだ付け層４３の形成方法としては、ヘッダ４１の上面に載置されたはんだ箔（図示せず）にペレット１０を押接させた状態で加熱させる方法を、使用することができる。」（第４頁左欄２８〜４０行）
（３−ｄ）「【請求項１】  半導体ペレットの回路要素が作り込まれた側の主面に配置されたソース電極およびゲート電極と、前記半導体ペレットの前記主面と反対側の主面に配置されたドレイン電極と、前記ソース電極、ゲート電極、ドレイン電極のそれぞれに接続された複数のインナリードとを有するパワーＭＯＳＦＥＴにおいて、
前記ソース電極が前記ゲート電極と前記インナリードとの接続平面積よりも大きい接続平面積を有する接続部を介して前記インナリードに電気的かつ機械的に接続されていることを特徴とするパワーＭＯＳＦＥＴ。
【請求項２】  前記接続部は半田バンプまたは金バンプから成ることを特徴とする請求項１に記載のパワーＭＯＳＦＥＴ。
【請求項３】  前記ドレイン電極と前記インナリードとは導電性接着剤または半田層を介して接続されていることを特徴とする請求項１または２に記載のパワーＭＯＳＦＥＴ。」
【請求項４】  前記ソース電極は半田バンプによる接続部を介して前記インナリードに接続され、また、前記ドレイン電極は半田層を介して前記インナリードに接続され、前記ドレイン電極の半田層は前記ソース電極の半田バンプよりも融点の高い半田材によって形成されていることを特徴とする請求項１、２または３に記載のパワーＭＯＳＦＥＴ。」（補１頁【請求項１】〜【請求項４】）
（３−ｅ）図１には、半導体ペレットの回路要素が作り込まれた側の主面に配置されたソース電極およびゲート電極と、前記半導体ペレットの前記主面と反対側の主面に配置されたドレイン電極と、前記ソース電極、ゲート電極のそれぞれに接続された複数のインナリードとを有するパワーＭＯＳＦＥＴの平面図及び断面図が示され、また、図２には、ソース電極およびゲート電極は、はんだバンプからなる接続部によって各インナリードにそれぞれ接続され、ドレイン電極は、はんだ付け層によってヘッダに接続されたパワーＭＯＳＦＥＴの製造方法が示されている。
　
　ここで、上記摘記事項（３−ｅ）を中心に、上記摘記事項（３−ｃ）における請求項１、請求項２、及び請求項３を引用した請求項４における内容を考慮し、上記摘記事項（３−ａ）〜（３−ｅ）を総合的にみると、
　「半導体ペレットの回路要素が作り込まれた側の主面に配置されたソース電極およびゲート電極と、前記半導体ペレットの前記主面と反対側の主面に配置されたドレイン電極と、前記ソース電極、ゲート電極のそれぞれに接続された複数のインナリードとを有するパワーＭＯＳＦＥＴの製造方法において、
　前記ソース電極およびゲート電極は、はんだバンプからなる接続部によって前記各インナリードにそれぞれ接続され、前記ドレイン電極は、はんだ付け層によってヘッダに接続され、前記ドレイン電極のはんだ付け層は前記ソース電極のはんだバンプよりも融点の高いはんだ材料によって形成されているパワーＭＯＳＦＥＴの製造方法。」（以下、「刊行物３発明」という。）　が記載されているものと認められる。
　
（５）対比・判断  
　本願発明と刊行物３発明とを対比すると、刊行物３発明の「前記ドレイン電極のはんだ付け層は前記ソース電極のはんだバンプよりも融点の高いはんだ材料によって形成されている」という点は、本願発明の「はんだバンプと前記はんだ付け層とには融点の異なるはんだ材料が使用される」の概念に包含されることから、この点に両者に差異はなく、他の構成要件についても特に異なる点は認められない。
　したがって、本願発明は、刊行物３に記載された発明と認められ、特許法２９条第１項第３号の規定により特許を受けることができない。
 　 
４．むすび  
　以上のとおり、本願発明は、刊行物３に記載された発明と認められるので、特許法第２９条第１項第３号の規定により特許を受けることができない。 
　したがって、その余の発明について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。