【手続補正書】
【提出日】平成22年6月4日(2010.6.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の物理プロセッサのクラスタを含み、前記物理プロセッサの各々が前記クラスタの他の各物理プロセッサに通信可能に結合され、さらに、
複数の仮想機械を含み、前記仮想機械の各々が前記物理プロセッサの任意のサブセット上で動作可能であり、前記複数の仮想機械が前記複数の物理プロセッサにわたって動作するように分散され、さらに、
前記複数の物理プロセッサに通信可能に結合された負荷バランサを含み、前記負荷バランサは、負荷率情報に基づいて前記物理プロセッサの第１のサブセットから前記物理プロセッサの異なるサブセットに仮想機械を再分散するよう構成され、さらに、
複数の記憶装置コントローラを有する記憶装置システムを含み、前記記憶システムは前記物理プロセッサに結合され、前記記憶システムは、前記記憶装置システムの前記記憶装置コントローラに関する記憶装置システム負荷率情報を生成するよう構成された記憶装置負荷率情報ジェネレータを含み、前記負荷率情報ジェネレータが、前記負荷バランサに通信可能に結合され、前記負荷バランサでの使用のために前記負荷バランサに前記記憶装置システム負荷率情報を与え、前記仮想機械を再分散する、システム。
【請求項２】
前記各物理プロセッサが、前記記憶装置システムの前記複数の記憶装置コントローラの対応するサブセットに結合される、請求項１に記載のシステム。
【請求項３】
前記各物理プロセッサが、前記記憶装置システムの前記複数の記憶装置コントローラのうちのいずれかに結合され得る、請求項１に記載のシステム。
【請求項４】
前記物理プロセッサが、前記記憶装置コントローラにスイッチ型ファブリックを介して結合される、請求項３に記載のシステム。
【請求項５】
前記物理プロセッサが、前記記憶装置コントローラにスイッチ型シリアル付加ＳＣＳＩ（「ＳＡＳ」）ネットワークを介して結合される、請求項３に記載のシステム。
【請求項６】
前記複数の記憶装置コントローラが互いに結合され、１つの記憶装置コントローラが監督コントローラとして指定され、前記記憶装置負荷率情報ジェネレータが、前記複数のコントローラの各々に関する記憶装置負荷率情報を生成するように前記監督コントローラ内で動作可能である、請求項１に記載のシステム。
【請求項７】
前記記憶装置システムが複数の記憶装置負荷率情報ジェネレータをさらに備え、前記ジェネレータの各々は、前記対応するコントローラに対する記憶装置負荷率情報を生成するように、前記複数の記憶装置コントローラの対応するコントローラ内で動作可能である、請求項１に記載のシステム。
【請求項８】
記憶装置システムに結合される物理プロセッサのクラスタ内で動作する複数の仮想機械の負荷をバランスさせる方法であって、
記憶装置システム内の複数の記憶装置コントローラの負荷に関する記憶装置負荷率情報を前記記憶装置システム内で生成し、
前記記憶装置負荷率情報を複数の物理プロセッサと関連する負荷バランサに通信し、
前記記憶装置コントローラの使用と関連する前記物理プロセッサ上の負荷をバランスさせるようにクラスタの異なる物理プロセッサ上で動作するよう、複数の仮想機械のうちの１つまたは複数を再分散する、方法。
【請求項９】
前記生成することがさらに、
前記負荷率情報内の変化の検知に応答して前記負荷バランサを更新させるように、前記記憶装置負荷率情報を生成することをさらに含む、請求項８に記載の方法。
【請求項１０】
前記生成することが、
Ｉ／Ｏ要求を処理するための返されるステータス情報の一部分として、前記記憶装置負荷率情報を生成することをさらに含み、
前記通信することが、
完了したＩ／Ｏ要求に応答して、前記生成された記憶装置負荷率情報をステータス情報として返すことをさらに含む、請求項８に記載の方法。
【請求項１１】
前記記憶装置負荷率情報内の情報に関する１つまたは複数の閾値を設けることをさらに含み、
前記通信することが、
前記記憶装置負荷率情報の値が対応する閾値を超えるときには、前記負荷バランサに前記記憶装置負荷率情報を通信することをさらに含む、請求項８に記載の方法。
【請求項１２】
前記設けることが、
前記１つまたは複数の閾値を動的に更新することをさらに含む、請求項１１に記載の方法。
【請求項１３】
前記設けることが、
前記記憶装置コントローラの各々と現在通信している動作中の仮想機械の数と、
前記仮想機械の任意のセットのＩ／Ｏ要求処理率と、
コントローラと仮想機械の任意のセットの間のデータ処理量と、
記憶装置コントローラ内の未処理のＩ／Ｏ要求の数と、
仮想機械の１セットからの未処理のＩ／Ｏ要求の数と、
記憶装置コントローラの任意のセットと仮想機械の任意のセットの間の可能な通信パスの数と、
仮想機械の任意のセットに接続される記憶装置コントローラの合計数と、
物理プロセッサの数、
からなる群から選択される１つまたは複数の尺度から導出される１つまたは複数の閾値を設けることをさらに含む、請求項１１に記載の方法。
【請求項１４】
スイッチ型ファブリック接続を介して記憶装置システムに結合されるブレード・センタを有するシステム内で動作可能な複数の仮想機械用の負荷バランシング装置であって、前記ブレード・センタが複数のプロセッサ／メモリ複合体を備え、前記記憶装置システムが複数の記憶装置コントローラを備え、前記負荷バランシング装置は、
前記複数の記憶装置コントローラのうちの１つまたは複数に関する記憶装置負荷率情報を生成する、前記記憶装置システム内で動作可能な記憶装置システム負荷率情報ジェネレータと、
前記ブレード・センタ内で動作可能である、前記記憶装置システム負荷率情報ジェネレータに通信可能に結合された負荷バランサとを含み、前記負荷バランサが前記ジェネレータから記憶装置負荷率情報を受け取るように構成され、前記負荷バランサが、前記記憶装置負荷率情報を利用して前記複数の仮想機械のうちの１つまたは複数の動作を前記ブレード・センタの前記複数のプロセッサ／メモリ複合体にわたって分散するように構成されている、負荷バランシング装置。
【請求項１５】
前記ジェネレータが、前記負荷率情報内で変化を検知するのに応答して前記記憶装置負荷率情報を生成するように構成された、請求項１４に記載の装置。
【請求項１６】
前記ジェネレータが、記憶装置コントローラによるＩ／Ｏ要求の処理に対して返されたステータス情報の一部分として、前記記憶装置負荷率情報を生成するように構成され、そして、完了したＩ／Ｏ要求に応答して前記記憶装置負荷率情報をステータス情報として通信するように構成された、請求項１４に記載の装置。
【請求項１７】
前記ジェネレータがさらに、
前記記憶装置負荷率情報内の情報に関する閾値を含み、
前記ジェネレータが、前記記憶装置負荷率情報内の値が前記閾値を超えるときには前記記憶装置負荷率情報を前記負荷バランサに通信するように構成された、請求項１４に記載の装置。
【請求項１８】
前記ジェネレータが、前記閾値を動的に更新するようにさらに構成された、請求項１７に記載の装置。
【請求項１９】
前記閾値が、
前記記憶装置コントローラの各々と現在通信している動作中の仮想機械の数と、
前記仮想機械の任意のセットのＩ／Ｏ要求処理率と、
コントローラと仮想機械の任意のセットの間のデータ処理量と、
記憶装置コントローラ内の未処理のＩ／Ｏ要求の数と、
仮想機械の１セットからの未処理のＩ／Ｏ要求の数と、
記憶装置コントローラの任意のセットと仮想機械の任意のセットの間の可能な通信パスの数と、
仮想機械の任意のセットに接続される記憶装置コントローラの合計数と、
物理プロセッサの数、
とからなる群から選択される１つまたは複数の尺度から導出される、請求項１７に記載の装置。