【手続補正書】
【提出日】平成22年4月19日(2010.4.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のアナログメモリセルを有する１つのメモリ中に、データを記憶させる方法であって、
それぞれの前記アナログメモリセルの到達可能な記憶容量を推定する工程と、
前記推定された到達可能な容量に基づいて、前記メモリセル中に記憶されるべきデータ量を定義する記憶構成を、それぞれの前記メモリセルに割り当てる工程と、
前記割り当てられた記憶構成に基づいて、それぞれの前記メモリセル中にデータを記憶する工程と、
前記１つのメモリが１つのホストシステムに組み込まれて、前記データを前記ホストシステム中に記憶させるために使用された後に、それぞれの前記アナログメモリセルの到達可能な記憶容量を再推定する工程と、
前記再推定された到達可能な容量に応答して、前記記憶構成を修正する工程と、
からなることを特徴とする方法。
【請求項２】
前記データを記憶する工程は、
１つの誤り訂正符号（ＥＣＣ）を用いて前記データを符号化する工程と、
前記符号化されたデータを、１組の公称アナログ値から選択されたアナログ値に変換する工程と、
前記アナログ値をそれぞれの前記メモリセルに書き込む工程と、
からなり、
それぞれの前記記憶構成は、前記データを記憶するために用いられる、１つのＥＣＣ符号レートおよび１組の公称アナログ値の１つのサイズ、を特定する、
ことを特徴とする請求項１に記載の方法。
【請求項３】
それぞれの前記アナログメモリセルに対し前記データを記憶する工程は、
前記データを１組の公称アナログ値から選択されたアナログ値に変換する工程と、
前記選択されたアナログ値を前記メモリセルに書き込む工程と、からなり、
それぞれの前記記憶構成は、前記アナログメモリセルに前記データを記憶するために用いられる前記公称アナログ値を特定する、
ことを特徴とする請求項１に記載の方法。
【請求項４】
前記データを記憶する工程は、
前記データをアナログ値に変換する工程と、
前記アナログ値をそれぞれの前記メモリセルに書き込む工程と、からなり、
前記到達可能な記憶容量を推定する工程は、
前記メモリセル中に書き込まれる前記アナログ値に影響を与えるそれぞれの歪みのレベルを推定する工程と、
前記歪みのレベルに応答して前記到達可能な記憶容量を決定する工程と、
からなることを特徴とする請求項１に記載の方法。
【請求項５】
前記歪みレベルを推定する工程は、
前記メモリセルから前記アナログ値を読み取る工程と、
前記メモリセルから読み取られた前記アナログ値に基づいて前記歪みレベルを推定する工程と、
からなることを特徴とする請求項１〜４のいずれかに記載の方法。
【請求項６】
前記歪みレベルを推定する工程は、
前記メモリセルから読み取られた前記アナログ値から前記データを再構築する工程と、
前記再構築されたデータに基づいて前記歪みレベルを演算する工程と、
からなる、ことを特徴とする請求項５に記載の方法。
【請求項７】
前記歪みレベルを演算する工程は、
前記メモリセルから読み取られた前記アナログ値のスカラー関数を合計する工程からなる、ことを特徴とする請求項５に記載の方法。
【請求項８】
前記スカラー関数を合計する工程は、
前記メモリセルから読み取られた前記アナログ値と、前記データに対応して前記メモリセル中に記憶されたそれぞれの前記データの予測値との差分の二乗を合計する工程からなる、ことを特徴とする請求項７に記載の方法。
【請求項９】
前記歪みレベルを演算する工程は、
前記メモリセルから読み取られた前記アナログ値と、前記データに対応して前記メモリセル中に記憶されたそれぞれの前記データの予測値との差分が１つの所定の値を超えるメモリセルの数を勘定する工程からなる、ことを特徴とする請求項６に記載の方法。
【請求項１０】
前記データを記憶する工程は、
前記メモリセル内に前記アナログ値を書き込む工程と、
１つの反復プログラミングおよび検証（Ｐ＆Ｖ）プロセスを用いて、前記書き込まれたアナログ値を検証する工程と、からなり、
前記歪みレベルを推定する工程は、
前記Ｐ＆Ｖプロセスにより検証された前記アナログ値に基づいて、前記歪みレベルを演算する工程からなる、ことを特徴とする請求項４に記載の方法。
【請求項１１】
前記データを記憶する工程は、
前記メモリセル内に前記アナログ値を書き込む工程と、
１つのプログラムステップによりアナログ値を反復的に増分する１つの反復プログラミングおよび検証（Ｐ＆Ｖ）プロセスを用いて、前記書き込まれたアナログ値を検証する工程と、からなり、
前記記憶構成は、前記反復Ｐ＆Ｖプロセスにより用いられる前記プログラムステップの１つのサイズを規定する、ことを特徴とする請求項４に記載の方法。
【請求項１２】
前記データを記憶する工程は、
１群の前記メモリセルの中に記憶されるべき前記データを、１つの誤り訂正符号（ＥＣＣ）を用いて符号化する工程と、
前記符号化されたデータを、前記１群のアナログメモリセルのそれぞれの中に記憶するためにアナログ値に変換する工程と、からなり、
前記到達可能な記憶容量を推定する工程は、
前記１群のメモリセル中の前記メモリセルから前記アナログ値を読み取る工程と、
前記読み取られたアナログ値と、前記アナログ値に最も近い１つの有効なＥＣＣの符号語との間の１つの距離値を求める工程からなり、
前記記憶構成を修正する工程は、
前記１群のメモリセルの前記記憶構成を、前記求められた距離値に応答して適応させる工程からなる、
ことを特徴とする請求項１〜４のいずれかに記載の方法。
【請求項１３】
前記到達可能な記憶容量を再推定する工程は、
前記メモリセル内に記憶された前記データを読み取る工程からなり、
前記記憶構成を修正する工程は、
前記読み取られたデータ中のエラーの検出に応答して、前記記憶構成を適応させる工程からなる、
ことを特徴とする請求項１〜４のいずれかに記載の方法。
【請求項１４】
前記データを記憶する工程は、
１つの誤り訂正符号（ＥＣＣ）を用いて前記データを符号化する工程からなり、
前記記憶構成を適応させる工程は、
ＥＣＣの１つの符号レートを修正する工程からなる、
ことを特徴とする請求項１３に記載の方法。
【請求項１５】
前記メモリセルの到達可能な容量を推定する工程は、
それぞれの前記メモリセルに対して行われた過去のプログラミングおよび消去動作を追跡する工程と、
追跡された前記過去のプログラミングおよび消去動作に応答して、前記到達可能な容量を推定する工程と、
からなることを特徴とする請求項１〜４のいずれかに記載の方法。
【請求項１６】
前記到達可能な容量を推定する工程は、
前記過去のプログラミングおよび消去動作から経過した時間の長さに応答して、到達可能な容量を演算する工程からなることを特徴とする請求項１５に記載の方法。
【請求項１７】
前記データを記憶する工程は、
前記データの１つの冒頭の部分をアナログ値に変換する工程と、
前記アナログ値をそれぞれの前記メモリセル中に書き込む工程と、
これに続いて、前記メモリセル中に書き込まれた前記アナログ値を前記セルを消去することなく増大させることにより、前記データの１つの追加部分を前記メモリセルの少なくともいくつかに記憶する工程と、
からなることを特徴とする請求項１〜４のいずれかに記載の方法。
【請求項１８】
前記データを記憶する工程は、
前記データに冗長ビットを加える１つの誤り訂正符号（ＥＣＣ）を用いて前記データを符号化する工程と、
前記冗長ビットをいくつかの前記アナログメモリセル中に記憶する工程と、からなり、  
前記記憶構成を修正する工程は、
前記ＥＣＣにより加えられた幾つかの前記冗長ビットを、前記セルを消去することなく修正する工程からなる、
ことを特徴とする請求項１〜４のいずれかに記載の方法。
【請求項１９】
前記冗長ビットを記憶する工程は、前記データとは別に前記冗長ビットを記憶する工程からなることを特徴とする請求項１８に記載の方法。
【請求項２０】
前記記憶構成を割り当てる工程は、
1組の可能な記憶構成を予め規定する工程からなり、  
前記記憶構成を修正する工程は、
前記予め規定された1組の記憶構成から更新された記憶構成を選択する工程からなる、
ことを特徴とする請求項１〜４のいずれかに記載の方法。
【請求項２１】
少なくとも１つの前記記憶構成で規定される前記データの量は、１つの非整数のセル当りビット数を特定することを特徴とする請求項１〜４のいずれかに記載の方法。
【請求項２２】
前記データを記憶する工程は、
前記メモリセルに前記データを書き込む前に前記データを圧縮する工程からなり、  
前記記憶構成は、前記データが圧縮されるそれぞれの圧縮レートを規定する、ことを特徴とする請求項１〜４のいずれかに記載の方法。
【請求項２３】
前記記憶構成を割り当てる工程は、それぞれの１群の前記メモリセルに対して前記記憶構成を規定する工程からなることを特徴とする請求項１〜４のいずれかに記載の方法。
【請求項２４】
前記メモリセル中に前記データを記憶する工程は、
前記メモリの中に記憶するための１つのデータ項目を受け取る工程と、
前記割り当てられた記憶構成に応答して、前記データ項目を記憶するための1つのサブ組の前記メモリセルを選択する工程と、
前記選択された1つのサブ組の前記メモリセルの中に前記データ項目を記憶する工程と、
からなることを特徴とする請求項１〜４のいずれかに記載の方法。
【請求項２５】
前記到達可能な記憶容量を再推定する工程は、前記データが記憶されず、かつ読み取りされないアイドル期間中に行われることを特徴とする請求項１〜４のいずれかに記載の方法。
【請求項２６】
前記記憶構成を割り当てる工程、および前記記憶構成を修正する工程は、１つの構成テーブルに前記記憶構成を記憶する工程からなることを特徴とする請求項１〜４のいずれかに記載の方法。
【請求項２７】
前記メモリが前記ホストシステムに組み込まれる前に、前記構成テーブルに前記記憶構成の初期値を記憶させる工程からさらになることを特徴とする請求項２６に記載の方法。
【請求項２８】
前記記憶構成を割り当てる工程、および前記記憶構成を修正する工程は、前記メモリセル中に記憶された前記データの量と、各前記推定された到達可能な容量との間に１つの既定の余裕を維持する工程からなることを特徴とする請求項１〜４のいずれかに記載の方法。
【請求項２９】
前記歪みは、少なくとも部分的に、前記アナログメモリセル中の漏れ電流により引き起こされ、前記歪みを推定する工程は、前記漏れ電流を推定する工程からなることを特徴とする請求項１〜４のいずれかに記載の方法。  
【請求項３０】
複数のアナログメモリセルを有する１つのメモリと通信するように配されている１つのインタフェースと、
前記各メモリセルの到達可能な記憶容量を推定し、前記推定された到達可能な容量に基づいて、前記メモリセル中に記憶されるべきデータの量を定義する記憶構成を前記各メモリセルに割り当て、前記割り当てられた各記憶構成に基づいて、前記メモリセル中に前記データを記憶し、前記メモリが１つのホストシステムに組み込まれて前記データを前記ホストシステム中に記憶させるために使用された後に、前記アナログメモリセルの各到達可能な記憶容量を再推定し、前記再推定された到達可能な容量に応答して前記記憶構成を修正するように配された１つのメモリ信号プロセッサ（ＭＳＰ）と、
からなることを特徴とするデータ記憶装置。