【事件の表示】
　特願２０１４−　３２６９５「回路のための過渡事象保護をもたらす方法および装置」拒絶査定不服審判事件〔平成２６年　９月２５日出願公開、特開２０１４−１７９６０１、請求項の数（１８）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２６年２月２４日の出願（パリ条約による優先権主張　２０１３年３月１４日（以下，「本願優先日」という。）　米国）であって，その手続の経緯は以下のとおりである。
平成３０年　１月１８日付け　拒絶理由通知
平成３０年　４月２３日　　　意見書・手続補正
平成３０年　６月２７日付け　拒絶査定（以下，「原査定」という。）
平成３０年１１月　５日　　　審判請求・手続補正
平成３１年　３月１１日　　　上申書
　
第２　補正の却下の決定
［補正却下の決定の結論］
　平成３０年１１月５日にされた手続補正（以下，「本件補正」という。）を却下する。
［理由］
１　本件補正の内容
　本件補正により，本件補正前の特許請求の範囲の請求項１は，本件補正後の請求項１へ補正された。
（１）本件補正前の特許請求の範囲
　本件補正前の，特許請求の範囲の請求項１の記載は次のとおりである。
「【請求項１】
　第１の電源回路と信号ノードの間に結合される第１のクランプ回路であって，前記第１の電源回路は第１の基準電圧を供給し，前記第１のクランプ回路は，前記信号ノードにおいて第２の基準電圧より低い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第１の電源回路にエネルギーを導く，第１のクランプ回路と，
　第２の電源回路と前記信号ノードの間に結合される第２のクランプ回路であって，前記第２のクランプ回路は，前記信号ノードと前記第２の電源回路の間で逆バイアスを有することになる接合分離型トランジスタを少なくとも備え，前記接合分離型トランジスタのコレクタ端子は前記第２の基準電圧より低い電圧をもつことが防止され，前記第２の電源回路は前記第２の基準電圧を供給し，前記第２の基準電圧は前記第１の基準電圧より低い電圧であり，前記第２のクランプ回路は，前記信号ノードにおいて前記第１の基準電圧より高い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第２の電源回路にエネルギーを導く，第２のクランプ回路と
を備える装置。」
（２）本件補正後の特許請求の範囲
　本件補正後の，特許請求の範囲の請求項１の記載は，次のとおりである。（当審注。補正個所に下線を付した。下記（３）も同じ。）
「【請求項１】
　第１の電源回路と信号ノードの間に結合される第１のクランプ回路であって，前記第１の電源回路は第１の基準電圧を供給し，前記第１のクランプ回路は，前記信号ノードにおいて第２の基準電圧より低い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第１の電源回路にエネルギーを導く，第１のクランプ回路と，
　第２の電源回路と前記信号ノードの間に結合される第２のクランプ回路であって，前記第２のクランプ回路は，
エミッタ端子が前記第２の電源回路に接続される接合分離型トランジスタ
を備える装置。」
（３）本件補正事項
　本件補正は，補正前請求項１に記載されていた「前記信号ノードと前記第２の電源回路の間で逆バイアスを有することになる接合分離型トランジスタ」を「
エミッタ端子が前記第２の電源回路に接続される接合分離型トランジスタ
２　本件補正事項の目的について
（１）特許請求の範囲の減縮を目的としないこと
　本件補正事項は，前記１（３）のとおり，補正前請求項１に記載されていた「前記信号ノードと前記第２の電源回路の間で逆バイアスを有することになる接合分離型トランジスタ」という発明特定事項を「エミッタ端子が前記第２の電源回路に接続される接合分離型トランジスタ」という発明特定事項に置換するものであり，発明特定事項を限定するものではない。
　したがって，本件補正事項は，特許請求の範囲の減縮を目的とするものではない。
（２）明瞭でない記載の釈明を目的としないこと
　補正前請求項１に記載されていた「前記信号ノードと前記第２の電源回路の間で逆バイアスを有することになる接合分離型トランジスタ」はそれ自体明瞭であったし，不明瞭であるとの拒絶理由も通知されていない。
　したがって，本件補正事項は，明瞭でない記載の釈明を目的とするものではない。
（３）請求項の削除又は誤記の訂正を目的としないこと
　本件補正事項が，請求項の削除又は誤記の訂正を目的としないものであることは明らかである。
（４）小括
　以上のとおり，本件補正は審判請求と同時にされたにもかかわらず，本件補正事項が，特許法第１７条の２第５項に掲げられたいずれの事項を目的とするものではないから，同項の規定に違反してされたものである。
３　むすび 
　したがって，本件補正は，特許法第１７条の２第５項の規定に違反するので，同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　原査定の概要
　原査定の概要は次のとおりである。
１　この出願は，特許請求の範囲の請求項７，９及び１０の記載が下記の点で，特許法第３６条第６項第１号及び同項第２号に規定する要件を満たしていない。
　　　　　　　　　　　　　　　　　　記
　請求項７の「前記第２のクランプ回路は，少なくとも接合分離型トランジスタを備え，前記接合分離型トランジスタのコレクタ端子は前記第２の基準電圧より低い電圧をもつことが防止され」との記載と，「前記第２のクランプ回路が，前記信号ノードから前記第２の電源回路への第１のｐｎ接合に対して逆バイアス電圧を有し，コレクタ端子を有する第１のトランジスタと，前記信号ノードから前記第２の電源回路への第１のｐｎ接合に対して順バイアス電圧を有し，コレクタ端子を有する第２のトランジスタであって，前記第１および第２のトランジスタの前記コレクタ端子は電気的に接続され，前記第２のクランプ回路は，前記信号ノードにおける過渡電圧が前記逆バイアス電圧と前記順バイアス電圧の和より大きくなったときに，前記信号ノードから前記第２の電源回路にエネルギーを導く，第２のトランジスタとを備える」との記載が整合していない。
　したがって，本願の請求項７，９，１０に係る発明は，明確でない。
　また，本願明細書の発明の詳細な説明（段落００６５）には，本願の図４Ａ〜図４Ｂに示されているＥＳＤ保護をもたらすために用いることができる例示のクランプ回路４００において，トランジスタ４０６，４０８のコレクタ端子がＶｓｓより低い電圧をもつことができないように構成されることは記載されているものの，このクランプ回路４００において，トランジスタ４０６のコレクタ端子と，トランジスタ４０８のコレクタ端子は接続されていない。
　また，本願明細書の発明の詳細な説明（段落００６２）には，本願の図３Ａ〜図３Ｂに示されているＥＳＤ保護をもたらすために用いることができる例示のクランプ回路３００において，トランジスタ３０６のコレクタ端子と，トランジスタ３０８のコレクタ端子を接続することは記載されているものの，このクランプ回路３００において，上記のコレクタ端子が第２の基準電圧より低い電圧をもつことが防止されていない。
　したがって，本願の請求項７，９，１０に係る発明は，本願明細書の発明の詳細な説明に記載したものとはいえない。
　
２　この出願の請求項１ないし４及び８に係る発明は，引用文献１（特開２００８−０２１８６３号公報）に記載された発明であるから，特許法第２９条第１項第３号に該当し，又は，引用文献１に記載された発明に基づいて，その発明の属する技術の分野における通常の知識を有する者（以下，「当業者」という。）が容易に発明できたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
第４　本願発明
　本件補正は，上記「第２　補正の却下の決定」のとおり，却下された。
したがって，本願請求項１ないし１８に係る発明（以下，それぞれ「本願発明１」ないし「本願発明１８」という。）は，平成３０年４月２３日の手続補正で補正された特許請求の範囲の請求項１ないし１８に記載された事項により特定される発明であり，以下のとおりの発明である。
「【請求項１】
　第１の電源回路と信号ノードの間に結合される第１のクランプ回路であって，前記第１の電源回路は第１の基準電圧を供給し，前記第１のクランプ回路は，前記信号ノードにおいて第２の基準電圧より低い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第１の電源回路にエネルギーを導く，第１のクランプ回路と，
　第２の電源回路と前記信号ノードの間に結合される第２のクランプ回路であって，前記第２のクランプ回路は，前記信号ノードと前記第２の電源回路の間で逆バイアスを有することになる接合分離型トランジスタを少なくとも備え，前記接合分離型トランジスタのコレクタ端子は前記第２の基準電圧より低い電圧をもつことが防止され，前記第２の電源回路は前記第２の基準電圧を供給し，前記第２の基準電圧は前記第１の基準電圧より低い電圧であり，前記第２のクランプ回路は，前記信号ノードにおいて前記第１の基準電圧より高い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第２の電源回路にエネルギーを導く，第２のクランプ回路と
を備える装置。
　　【請求項２】
　前記第２のクランプ回路は複数のトランジスタを備え，前記第２のクランプ回路は，前記トランジスタのそれぞれのコレクタ端子が，前記第２の基準電圧より低いそれぞれの電圧をもつことを防止することになっている，請求項１に記載の装置。
　　【請求項３】
　前記第２の電源回路が電源から切断されたときに，前記第２のクランプ回路の前記トランジスタの前記コレクタ端子が，前記第２の基準電圧より低い電圧をもつことが防止される，請求項２に記載の装置。
　　【請求項４】
　前記第２のクランプ回路は，前記第２の電源回路が電源から切断されたときに，前記信号ノードにおける信号クロストークを低減することになっている，請求項１に記載の装置。
　　【請求項５】
　第１の電源回路と信号ノードの間に結合される第１のクランプ回路であって，前記第１の電源回路は第１の基準電圧を供給し，前記第１のクランプ回路は，前記信号ノードにおいて第２の基準電圧より低い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第１の電源回路にエネルギーを導く，第１のクランプ回路と，
　第２の電源回路と前記信号ノードの間に結合される第２のクランプ回路であって，前記第２のクランプ回路は，少なくとも接合分離型トランジスタを備え，前記接合分離型トランジスタのコレクタ端子は前記第２の基準電圧より低い電圧をもつことが防止され，前記第２の電源回路は前記第２の基準電圧を供給し，前記第２の基準電圧は前記第１の基準電圧より低い電圧であり，前記第２のクランプ回路は，前記信号ノードにおいて前記第１の基準電圧より高い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第２の電源回路にエネルギーを導く，第２のクランプ回路と
を備え，
　前記第２のクランプ回路が，
　前記信号ノードと前記第２の電源回路の間で逆バイアスを有することになる第１のトランジスタと，
　前記信号ノードと前記第２の電源回路の間で順バイアスを有することになる第２のトランジスタであって，前記信号ノードにおける過渡電圧が前記第１のトランジスタの逆バイアス電圧と前記第２のトランジスタの順バイアス電圧の和より大きくなったときに，前記第２のクランプ回路は，前記信号ノードから前記第２の電源回路にエネルギーを導く，第２のトランジスタと，
　前記第１または第２のトランジスタのうちの少なくとも１つのコレクタ端子を，前記信号ノードの前記過渡電圧から分離するダイオードと
を備える，装置。
　　【請求項６】
　前記第１および第２のトランジスタのそれぞれのベース端子は電気的に接続され，前記第２のクランプ回路は，前記第１および第２のトランジスタの前記ベース端子と前記第２の電源回路の間に少なくとも閾値抵抗を有する抵抗性経路をもたらす抵抗器をさらに備える，請求項５に記載の装置。
　　【請求項７】
　第１の電源回路と信号ノードの間に結合される第１のクランプ回路であって，前記第１の電源回路は第１の基準電圧を供給し，前記第１のクランプ回路は，前記信号ノードにおいて第２の基準電圧より低い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第１の電源回路にエネルギーを導く，第１のクランプ回路と，
　第２の電源回路と前記信号ノードの間に結合される第２のクランプ回路であって，前記第２のクランプ回路は，少なくとも接合分離型トランジスタを備え，前記接合分離型トランジスタのコレクタ端子は前記第２の基準電圧より低い電圧をもつことが防止され，前記第２の電源回路は前記第２の基準電圧を供給し，前記第２の基準電圧は前記第１の基準電圧より低い電圧であり，前記第２のクランプ回路は，前記信号ノードにおいて前記第１の基準電圧より高い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第２の電源回路にエネルギーを導く，第２のクランプ回路と
を備え，
　前記第２のクランプ回路が，
　前記信号ノードから前記第２の電源回路への第１のｐｎ接合に対して逆バイアス電圧を有し，コレクタ端子を有する第１のトランジスタと，
　前記信号ノードから前記第２の電源回路への第１のｐｎ接合に対して順バイアス電圧を有し，コレクタ端子を有する第２のトランジスタであって，前記第１および第２のトランジスタの前記コレクタ端子は電気的に接続され，前記第２のクランプ回路は，前記信号ノードにおける過渡電圧が前記逆バイアス電圧と前記順バイアス電圧の和より大きくなったときに，前記信号ノードから前記第２の電源回路にエネルギーを導く，第２のトランジスタと
を備える，装置。
　　【請求項８】
　前記第１および第２のクランプ回路が集積回路内に構成され，前記集積回路は前記第２の電源回路に電気的に接続される，請求項１に記載の装置。
　　【請求項９】
　前記第１のトランジスタが，第１のｐウェル内の第１のｎ＋ドープされた端子および第１のｐ＋ドープされた端子，ならびに第１のｎウェル内の第２のｎ＋ドープされた端子を備える第１の集積回路部分を備え，
　前記第２のトランジスタが，第２のｐウェル内の第３のｎ＋ドープされた端子およびｐ＋ドープされた端子，ならびに第２のｎウェル内の第４のｎ＋ドープされた端子を備える第２の集積回路部分を備える，請求項７に記載の装置。
　　【請求項１０】
　前記第１の集積回路部分が第１の深いｎウェルを備え，前記第２の集積回路部分が第２の深いｎウェルを備え，前記第１および第２の深いｎウェルは接合分離をもたらす，請求項９に記載の装置。
　　【請求項１１】
　第１の電源回路と信号ノードの間に結合される第１のクランプ回路であって，前記第１の電源回路は第１の基準電圧を供給し，前記第１のクランプ回路は，前記信号ノードにおいて第２の基準電圧より低い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第１の電源回路にエネルギーを導く，第１のクランプ回路と，
　第２の電源回路と前記信号ノードの間に結合される第２のクランプ回路であって，前記第２のクランプ回路は，少なくとも接合分離型トランジスタを備え，前記接合分離型トランジスタのコレクタ端子は前記第２の基準電圧より低い電圧をもつことが防止され，前記第２の電源回路は前記第２の基準電圧を供給し，前記第２の基準電圧は前記第１の基準電圧より低い電圧であり，前記第２のクランプ回路は，前記信号ノードにおいて前記第１の基準電圧より高い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第２の電源回路にエネルギーを導く，第２のクランプ回路と
を備え，
　前記第２のクランプ回路が，
　第１のｐドープされた部分内の第１のｎ＋ドープされた端子，および前記第１のｐドープされた部分に隣接する第２のｎ＋ドープされた端子を備える第１の集積回路部分と，
　第２のｐドープされた部分内の第３のｎ＋ドープされた端子，および第４のｎ＋ドープされた端子を備える第２の集積回路部分と
を備える，装置。
　　【請求項１２】
　前記第２の集積回路部分がｎエピタキシ層をさらに備え，前記ｎエピタキシ層の一部分は前記第４のｎ＋ドープされた端子を前記第２のｐドープされた部分から隔てる，請求項１１に記載の装置。
　　【請求項１３】
　プロセッサを用いて回路設計データファイルにおいて，信号ノードと第１の電源ノードの間に電気的に結合された第１の回路を識別することであって，前記第１の電源ノードは第１の基準電圧に関連する，第１の回路を識別することと，
　前記プロセッサを用いて前記回路設計データファイルにおいて，前記信号ノードと第２の電源ノードの間に電気的に結合された第２の回路を識別することであって，前記第１の基準電圧は，前記第２の電源ノードに関連する第２の基準電圧よりも高い，第２の回路を識別することと，
　前記プロセッサを用いて，前記第２の回路内のいずれかのコレクタ端子に，前記第２の基準電圧より低い電圧が印加され得るかどうかを判定することと，
　前記第２の回路内の前記コレクタ端子のいずれかが前記第２の基準電圧より低い電圧をもち得るときは，イベントをログに記録することと
を含む方法。
　　【請求項１４】
　前記第２の電源ノードが電源に結合されなかったときに，前記信号ノードが信号クロストークを受けるかどうかを判定すること，および
　前記第２の電源ノードが前記電源に結合されなかったときに，前記信号ノードが信号クロストークを受けるとの判定に応答して，第２のイベントをログに記録すること
をさらに含む，請求項１３に記載の方法。
　　【請求項１５】
　前記コレクタ端子が，それぞれの接合分離型トランジスタのコレクタ端子を備える，請求項１３に記載の方法。
　　【請求項１６】
　前記プロセッサを用いて，前記第２の回路内の前記コレクタ端子のいずれかが，前記信号ノードに印加された過渡電圧に応答して，前記第２の基準電圧より低い電圧が印加され得るかどうかを判定することをさらに含む，請求項１３に記載の方法。
　　【請求項１７】
　前記プロセッサを用いて前記第２の回路が，前記信号ノードと前記第２の電源ノードの間に結合された，少なくとも順バイアスされたベース／エミッタ接合および逆バイアスされたベース／エミッタ接合を含むかどうかを判定すること，ならびに
　前記第２の回路が，前記信号ノードと前記第２の電源ノードの間に結合された，少なくとも順バイアスされたベース／エミッタ接合および逆バイアスされたベース／エミッタ接合を含まないときは，イベントをログに記録すること
をさらに含む，請求項１３に記載の方法。
　　【請求項１８】
　前記コレクタ端子のいずれかに前記第２の基準電圧より低い電圧が印加されるかどうかを判定することが，前記信号ノードにおける過渡事象によって結果として生じる電圧をシミュレートすることを含む，請求項１３に記載の方法。」
　
第５　引用文献及び引用発明
１　引用文献１について
（１）引用文献１の記載
　原査定の拒絶の理由に引用された引用文献１には，図面とともに次の事項が記載されている。
「【技術分野】
【０００１】
　本発明は，静電破壊保護回路を有する半導体装置及び保護回路に関する。
【背景技術】
【０００２】
　一般に，半導体装置における
ＭＯＳ型半導体素子は，静電破壊（ＥＳＤ；electrostatic discharge）しやすいという欠点がある。
「【００２４】
　
図１を参照すると，入出力端子Ｉ／Ｏの保護回路は，第１ＰＮＰ型バイポーラトランジスタ１０Ａ，第２ＰＮＰ型バイポーラトランジスタ１０Ｂと，第３ＰＮＰ型バイポーラトランジスタ１０Ｃの３種類のＰＮＰ型バイポーラトランジスタから構成されている。
【００２５】
　図２〜４を参照すると，
ＰＮＰ型バイポーラトランジスタ１０Ａ，１０Ｂ，１０Ｃが形成される領域では，Ｐ型半導体基板２１にＮウェル２２が形成されている。
（中略）
【００３０】
　ここで，Ｐ＋拡散層２４Ｃ１（コレクタ）とＮ＋拡散層２４Ｂ（ベース）とＰ＋拡散層２４Ｅ（エミッタ）は，第１ＰＮＰ型バイポーラトランジスタ１０Ａを構成する。Ｐ＋拡散層２４Ｃ２（コレクタ）とＮ＋拡散層２４Ｂ（ベース）とＰ＋拡散層２４Ｅ（エミッタ）は，第２ＰＮＰ型バイポーラトランジスタ１０Ｂを構成する。Ｐ＋拡散層２４Ｃ１（エミッタ）とＮ＋拡散層２４Ｂ（ベース）とＰ＋拡散層２４Ｃ２（コレクタ）は，第３ＰＮＰ型バイポーラトランジスタ１０Ｃを構成する。なお，Ｐ＋拡散層２４Ｃ１は，第１ＰＮＰ型バイポーラトランジスタ１０Ａではコレクタとして機能するが，第３ＰＮＰ型バイポーラトランジスタ１０Ｃではエミッタとして機能する。
【００３１】
　以上から，図１に示した，接続先の異なる
３種類のＰＮＰ型バイポーラトランジスタ１０Ａ，１０Ｂ，１０Ｃは，１つのＮウェル２２領域内に形成される。
【００３２】
　次に，本発明の実施形態１に係る半導体装置の動作について説明する。
【００３３】
　実施形態１の場合，
プラスのＥＳＤサージが低電位電源端子ＶＳＳに対して入出力端子Ｉ／Ｏに印加されると，第１ＰＮＰ型バイポーラトランジスタ１０Ａのスナップバック動作により，入出力端子Ｉ／Ｏに接続されているＰ＋拡散層２４Ｅ（エミッタ）から低電位電源端子ＶＳＳに接続されているＰ＋拡散層２４Ｃ１（コレクタ）にサージ電流が流れる。
【００３４】
　一方，
マイナスのＥＳＤサージが低電位電源端子ＶＳＳに対して入出力端子Ｉ／Ｏに印加されると，第１ＰＮＰ型バイポーラトランジスタ１０Ａのスナップバック動作により，入出力端子Ｉ／Ｏに接続されているＰ＋拡散層２４Ｅ（エミッタ）から低電位電源端子ＶＳＳに接続されているＰ＋拡散層２４Ｃ１（コレクタ）に負のサージ電流が流れる。
【００３５】
　次に，
プラスのＥＳＤサージが高電位電源端子ＶＤＤに対して入出力端子Ｉ／Ｏに印加されると，第２ＰＮＰ型バイポーラトランジスタ１０ＢにおけるＰ＋拡散層２４Ｅ（エミッタ）からＮウェルに順方向の電流が流れ，通常のバイポーラトランジスタ動作により，Ｐ＋拡散層２４Ｅ（エミッタ）から高電位電源端子ＶＤＤと接続されているＰ＋拡散層２４Ｃ２（コレクタ）にサージ電流が流れる。
【００３６】
　一方，
マイナスのＥＳＤサージが高電位電源端子ＶＤＤに対して入出力端子Ｉ／Ｏに印加されると，第１ＰＮＰ型バイポーラトランジスタ１０ＡにおけるＰ＋拡散層−Ｎウェル間に形成される寄生ダイオード（図示せず）のブレイクダウン動作により，入出力端子Ｉ／Ｏに接続されているＰ＋拡散層２４Ｅ（エミッタ）から高電位電源端子ＶＤＤに接続されているＮ＋拡散層２４Ｂ（ベース）に負のサージ電流が流れ
同時に第２ＰＮＰ型バイポーラトランジスタ１０ＢにおけるＰ＋拡散層−Ｎウェル間に形成される寄生ダイオード（図示せず）のブレイクダウン動作により，Ｐ＋拡散層２４Ｅ（エミッタ）から高電位電源端子ＶＤＤと接続されているＰ＋拡散層２４Ｃ２（コレクタ）とＮ＋拡散層２４Ｂ（ベース）に負のサージ電流が流れる
【００３７】
　また，プラスのＥＳＤサージが低電位電源端子ＶＳＳに対して高電位電源端子ＶＤＤに印加されると，第３ＰＮＰ型バイポーラトランジスタ１０ＣのＰ＋拡散層２４Ｃ２（コレクタ）とＮウェル２２の接合のブレイクダウン動作，および，Ｐ＋拡散層２４Ｃ２（コレクタ）からＰ＋拡散層２４Ｃ１（コレクタ）へ流れるスナップバック動作により，低電位電源端子ＶＳＳに流れる。サージ電流が，この第３ＰＮＰ型バイポーラトランジスタ１０Ｃを経由して流れることで，内部回路１２は保護される。
【００３８】
　さらに，マイナスのＥＳＤサージが低電位電源端子ＶＳＳに対して高電位電源端子ＶＤＤに印加されると，第３ＰＮＰ型バイポーラトランジスタ１０ＣのＰ＋拡散層２４Ｃ２（コレクタ）とＮウェル２２の接合の順方向動作により，第３ＰＮＰ型バイポーラトランジスタ１０Ｃがオンし，Ｐ＋拡散層２４Ｃ２（コレクタ）からＰ＋拡散層２４Ｃ１（コレクタ）へサージ電流が流れることで，内部回路１２は保護される。」
（２）引用発明１
　引用文献１の図１より，
第１ＰＮＰ型バイポーラトランジスタ１０Ａは，低電位電源端子ＶＳＳと入出力端子Ｉ／Ｏとの間に接続されており，第２ＰＮＰ型バイポーラトランジスタ１０Ｂは，高電位電源端子ＶＤＤと入出力端子Ｉ／Ｏとの間に接続されている
　よって，前記（１）より，引用文献１には次の発明（以下，「引用発明１」という。）が記載されていると認められる。
「入出力端子の保護回路は，第１ＰＮＰ型バイポーラトランジスタ，第２ＰＮＰ型バイポーラトランジスタと，第３ＰＮＰ型バイポーラトランジスタの３種類のＰＮＰ型バイポーラトランジスタから構成されており，
　３種類のＰＮＰ型バイポーラトランジスタは，Ｐ型半導体基板に形成された１つのＮウェル領域内に形成されており，
　第１ＰＮＰ型バイポーラトランジスタは低電位電源端子と入出力端子との間に接続されており，
　第２ＰＮＰ型バイポーラトランジスタは高電位電源端子と入出力端子との間に接続されており，
　プラスのＥＳＤサージが低電位電源端子に対して入出力端に印加されると，第１ＰＮＰ型バイポーラトランジスタの入出力端子に接続されているエミッタから低電位電源端子ＶＳＳに接続されているコレクタにサージ電流が流れ，
　マイナスのＥＳＤサージが高電位電源端子に対して入出力端子に印加されると，第１ＰＮＰ型バイポーラトランジスタにおける寄生ダイオードのブレイクダウン動作により，入出力端子に接続されているエミッタから高電位電源端子に接続されているベースに負のサージ電流が流れ，同時に第２ＰＮＰ型バイポーラトランジスタにおける寄生ダイオードのブレイクダウン動作により，エミッタから高電位電源端子と接続されているコレクタとベースに負のサージ電流が流れるもの。」
２　引用文献２について
（１）引用文献２の記載
　本願優先日前に日本国内で頒布された刊行物である特開２００８−０３４５２４号公報（以下，「引用文献２」という。）には，図面とともに次の事項が記載されている。
「【技術分野】
【０００１】
　本発明は，静電保護回路および半導体装置に関する。」
「【００１３】
　図１は，本発明による静電保護回路の第１実施形態を示す回路図である。
静電保護回路１は，バイポーラトランジスタＱ１，バイポーラトランジスタＱ２，およびＦＥＴ１０を備えている。バイポーラトランジスタＱ１，Ｑ２は，信号線１２と電源（本実施形態においてはＧＮＤ）との間に，互いに直列に接続されている。
【００１４】
　バイポーラトランジスタＱ１，Ｑ２は，コレクタどうしが互いに接続されている。また，バイポーラトランジスタＱ１のエミッタおよびベースが信号線１２に接続され，バイポーラトランジスタＱ２のエミッタおよびベースが電源に接続されている。
【００１５】
　ＦＥＴ１０は，ＭＩＳ（Metal-Insulator-Semiconductor）ＦＥＴであり，ソースおよびバルクがバイポーラトランジスタＱ１，Ｑ２間のノードＮに接続され，ゲートが信号線１２に接続され，ドレインが電源に接続されている。
【００１６】
　信号線１２の一端は，外部端子１４に接続されている。信号線１２の他端は，例えば，静電保護回路１が搭載される半導体装置の内部回路（図示せず）に接続される。
【００１７】
　
この静電保護回路１において，信号線１２に正の信号電位が与えられている場合，バイポーラトランジスタＱ１のコレクタ−ベース接合からなるダイオード（第１のダイオード）が順方向にバイアスされ，バイポーラトランジスタＱ２のコレクタ−ベース接合からなるダイオード（第２のダイオード）が逆方向にバイアスされる。したがって，信号線１２には，第２のダイオードの耐圧までの大きさの正電位を与えることが可能である。一方，信号線１２に負の信号電位が与えられている場合，第１のダイオードが逆方向にバイアスされ，第２のダイオードが順方向にバイアスされる。したがって，信号線１２には，第１のダイオードの耐圧までの大きさの負電位を与えることが可能である。
【００１８】
　図２は，静電保護回路１の構造の一例を示す断面図である。
Ｐ型基板２０中にはノードＮに相当するＮ型埋込層２１が形成され，Ｎ型埋込層２１の上にはバイポーラトランジスタＱ１，Ｑ２のコレクタとなるＮ型領域２２が形成されている。
【００１９】
　Ｎ型引出領域２３によって画された領域のうちバイポーラトランジスタ形成領域にはベースとなるＰ型領域２４が形成され，その中にベースの引き出し領域となるＰ型拡散層２５，およびエミッタとなるＮ型拡散層２６が形成されている。そして，バイポーラトランジスタＱ２とＦＥＴ１０（図２中のＭ１）との共用領域では，Ｐ型領域２４と間隔をあけてソースとなるＰ型領域２７が形成されている。これらのＰ型領域２４とＰ型領域２７との間には分離用の酸化膜２９が形成され，その上にゲート電極３０が形成されている。そして，この例ではＰ型領域２７が，Ｐ型拡散層２８およびＮ型引出領域２３を通じてノードＮ（Ｎ型埋込層２１）に接続されている。これにより，図１の回路が実現されている。」
「【００３２】
　また，
図４に示すように，信号線とＧＮＤとの間，および信号線とＶｄｄとの間の双方に，保護素子を設けてもよい
信号線１２とＶｄｄとの間に保護素子としてバイポーラトランジスタＱ１，Ｑ２が設けられるとともに，信号線１２とＧＮＤとの間に保護素子としてバイポーラトランジスタＱ３，Ｑ４が設けられている。
（２）引用発明２
　引用文献２の図４において，バイポーラトランジスタＱ１，Ｑ２とバイポーラトランジスタＱ３，Ｑ４が，信号線１２について対称に接続されていることを考慮すると，前記（１）より，引用文献２には，次の発明（以下，「引用発明２」という。）が記載されていると認められる。
「静電保護回路であって，
　信号線とＶｄｄとの間に保護素子としてバイポーラトランジスタＱ１，Ｑ２が設けられるとともに，信号線とＧＮＤとの間に保護素子としてバイポーラトランジスタＱ３，Ｑ４が設けられており，
　この静電保護回路において，信号線に負の信号電位が与えられている場合，バイポーラトランジスタＱ１の第１のダイオードが順方向にバイアスされ，バイポーラトランジスタＱ２の第２のダイオードが逆方向にバイアスされ，したがって，信号線には，第２のダイオードの耐圧までの大きさの負電位を与えることが可能であり，
　信号線に正の信号電位が与えられている場合，バイポーラトランジスタＱ３の第１のダイオードが順方向にバイアスされ，バイポーラトランジスタＱ４の第２のダイオードが逆方向にバイアスされ，したがって，信号線には，第２のダイオードの耐圧までの大きさの正電位を与えることが可能であり，
　Ｐ型基板中にはＮ型埋込層が形成され，Ｎ型埋込層の上にはバイポーラトランジスタＱ３，Ｑ４のコレクタとなるＮ型領域が形成されているもの。」
　
第６　対比及び判断
１　本願発明１について
（１）本願発明１と引用発明１との対比
　ア　引用発明１の「高電位電源端子」及び「低電位電源端子」は，それぞれの電位が電源回路から与えられ電源回路に接続されることを前提とするから，それぞれ本願発明１の「第１の電源回路」及び「第２の電源回路」に相当しており，すると，引用発明１において「前記第１の電源回路は第１の基準電圧を供給し」「前記第２の電源回路は前記第２の基準電圧を供給し，前記第２の基準電圧は前記第１の基準電圧より低い電圧であ」るといえる。
　イ　引用発明１の「入出力端子」は本願発明１の「信号ノード」に相当し，前記アを考慮すると，引用発明１の「第２ＰＮＰ型バイポーラトランジスタ」は「高電位電源端子と入出力端子との間に接続されて」いるから，本願発明１の「第１の電源回路と信号ノードの間に結合される第１のクランプ回路」に相当する。さらに，引用発明では「マイナスのＥＳＤサージが高電位電源端子に対して入出力端子に印加されると，」「第２ＰＮＰ型バイポーラトランジスタにおける寄生ダイオードのブレイクダウン動作により，エミッタから高電位電源端子と接続されているコレクタとベースに負のサージ電流が流れる」から，「前記第１のクランプ回路は，前記信号ノードにおいて」「低い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第１の電源回路にエネルギーを導く」といえる。
　ウ　引用発明１の「第１ＰＮＰ型バイポーラトランジスタ」は「低電位電源端子と入出力端子との間に接続されて」いるから，本願発明１の「第２の電源回路と前記信号ノードの間に結合される第２のクランプ回路」に相当する。さらに，引用発明１では「第１ＰＮＰ型バイポーラトランジスタの入出力端子に接続されているエミッタから低電位電源端子ＶＳＳに接続されているコレクタにサージ電流が流れ」るから，ＰＮＰ型バイポーラトランジスタのベースとコレクタ間は逆バイアス方向に電流が流れることになり，「前記第２のクランプ回路は，前記信号ノードと前記第２の電源回路の間で逆バイアスを有することになる」「トランジスタを少なくとも備え」るといえる。そして，引用発明１では「プラスのＥＳＤサージが低電位電源端子に対して入出力端に印加されると，」「第１ＰＮＰ型バイポーラトランジスタの入出力端子に接続されているエミッタから低電位電源端子ＶＳＳに接続されているコレクタにサージ電流が流れ」るから，「前記第２のクランプ回路は，」「前記信号ノードにおいて」「高い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第２の電源回路にエネルギーを導く」といえる。
　エ　引用発明１の「入出力端子の保護回路」は，本願発明１の「装置」に相当する。
　オ　すると，本願発明１と引用発明１とは，下記カの点で一致し，下記キの点で相違する。
　カ　一致点
「第１の電源回路と信号ノードの間に結合される第１のクランプ回路であって，前記第１の電源回路は第１の基準電圧を供給し，前記第１のクランプ回路は，前記信号ノードにおいて低い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第１の電源回路にエネルギーを導く，第１のクランプ回路と，
　第２の電源回路と前記信号ノードの間に結合される第２のクランプ回路であって，前記第２のクランプ回路は，前記信号ノードと前記第２の電源回路の間で逆バイアスを有することになるトランジスタを少なくとも備え，前記第２の電源回路は前記第２の基準電圧を供給し，前記第２の基準電圧は前記第１の基準電圧より低い電圧であり，前記第２のクランプ回路は，前記信号ノードにおいて高い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第２の電源回路にエネルギーを導く，第２のクランプ回路と
を備える装置。」
　キ　相違点
（ア）相違点１
　本願発明１では，前記第１のクランプ回路は「第２の基準電圧より」低い電圧を結果として生じる過渡事象に応答するのに対し，引用発明１では，第２ＰＮＰ型バイポーラトランジスタはマイナスのＥＳＤサージが「高電位電源端子に対して」入出力端子に印加されるとブレイクダウン動作するものである点。
（イ）相違点２
　本願発明１の「トランジスタ」は「接合分離型」であるのに対し，引用発明１の「第１ＰＮＰ型バイポーラトランジスタ」は「３種類のＰＮＰ型バイポーラトランジスタは，Ｐ型半導体基板に形成された１つのＮウェル領域内に形成されて」いるうちの一つであり，トランジスタ同士が分離されていない点。
（ウ）相違点３
　本願発明１では，「前記接合分離型トランジスタのコレクタ端子は前記第２の基準電圧より低い電圧をもつことが防止され」るのに対し，引用発明１では，そうであるか不明である点。
（エ）相違点４
　本願発明１では，前記第２のクランプ回路は「前記第１の基準電圧より」高い電圧を結果として生じる過渡現象に応答するのに対し，引用発明１では，第１ＰＮＰ型バイポーラトランジスタはプラスのＥＳＤサージが「低電位電源端子に対して」入出力端に印加されるとサージ電流が流れる点。
（２）本願発明１と引用発明２との対比
　ア　引用発明２の「Ｖｄｄ」及び「ＧＮＤ」は，それぞれの電位が電源回路から与えられ電源回路に接続されることを前提とするから，それぞれ本願発明１の「第１の電源回路」及び「第２の電源回路」に相当しており，すると，引用発明１において「前記第１の電源回路は第１の基準電圧を供給し」「前記第２の電源回路は前記第２の基準電圧を供給し，前記第２の基準電圧は前記第１の基準電圧より低い電圧であ」るといえる。
　イ　引用発明２の「信号線」は本願発明１の「信号ノード」に相当し，前記アを考慮すると，引用発明２の「バイポーラトランジスタＱ１，Ｑ２」は「信号線とＶｄｄとの間に保護素子として」「設けられる」から，本願発明１の「第１の電源回路と信号ノードの間に結合される第１のクランプ回路」に相当する。さらに，引用発明２では「信号線に負の信号電位が与えられている場合，バイポーラトランジスタＱ１の第１のダイオードが順方向にバイアスされ，バイポーラトランジスタＱ２の第２のダイオードが逆方向にバイアスされ，したがって，信号線には，第２のダイオードの耐圧までの大きさの負電位を与えることが可能であ」るから，第２のダイオードの耐圧より大きい負電位を与えると，信号線とＶｄｄとの間が導通するもので，「前記第１のクランプ回路は，前記信号ノードにおいて」「低い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第１の電源回路にエネルギーを導く」といえる。
　ウ　引用発明２の「バイポーラトランジスタＱ３，Ｑ４」は「信号線とＧＮＤとの間に保護素子として」「設けられて」いるから，本願発明１の「第２の電源回路と前記信号ノードの間に結合される第２のクランプ回路」に相当する。さらに，引用発明２では「バイポーラトランジスタＱ４の第２のダイオードが逆方向にバイアスされ」るから，「前記第２のクランプ回路は，前記信号ノードと前記第２の電源回路の間で逆バイアスを有することになる」「トランジスタを少なくとも備え」るといえる。そして，引用発明１では「信号線に正の信号電位が与えられている場合，バイポーラトランジスタＱ３の第１のダイオードが順方向にバイアスされ，バイポーラトランジスタＱ４の第２のダイオードが逆方向にバイアスされ，したがって，信号線には，第２のダイオードの耐圧までの大きさの正電位を与えることが可能であ」るから，第２のダイオードの耐圧より大きい負電位を与えると，信号線とＧＮＤとの間が導通するもので，「前記第２のクランプ回路は，前記信号ノードにおいて」「高い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第２の電源回路にエネルギーを導く」といえる。
　エ　引用発明２の「静電保護回路」は，本願発明１の「装置」に相当する。
　オ　すると，本願発明１と引用発明２とは，下記カの点で一致し，下記キの点で相違する。
　カ　一致点
「第１の電源回路と信号ノードの間に結合される第１のクランプ回路であって，前記第１の電源回路は第１の基準電圧を供給し，前記第１のクランプ回路は，前記信号ノードにおいて低い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第１の電源回路にエネルギーを導く，第１のクランプ回路と，
　第２の電源回路と前記信号ノードの間に結合される第２のクランプ回路であって，前記第２のクランプ回路は，前記信号ノードと前記第２の電源回路の間で逆バイアスを有することになるトランジスタを少なくとも備え，前記第２の電源回路は前記第２の基準電圧を供給し，前記第２の基準電圧は前記第１の基準電圧より低い電圧であり，前記第２のクランプ回路は，前記信号ノードにおいて高い電圧を結果として生じる過渡事象に応答して，前記信号ノードから前記第２の電源回路にエネルギーを導く，第２のクランプ回路と
を備える装置。」
　キ　相違点
（ア）相違点５
　本願発明１では，前記第１のクランプ回路は「第２の基準電圧より」低い電圧を結果として生じる過渡事象に応答するのに対し，引用発明２では，「第２のダイオードの耐圧」までの大きさの負電位を与えることが可能である点。
（イ）相違点６
　本願発明１の「トランジスタ」は「接合分離型」であるのに対し，引用発明２の「バイポーラトランジスタＱ３，Ｑ４」はそれら「のコレクタとなるＮ型領域が形成され」，トランジスタ同士が分離されていない点。
（ウ）相違点７
　本願発明１では，「前記接合分離型トランジスタのコレクタ端子は前記第２の基準電圧より低い電圧をもつことが防止され」るのに対し，引用発明２では，そうであるか不明である点。
（エ）相違点８
　本願発明１では，前記第２のクランプ回路は「前記第１の基準電圧より」高い電圧を結果として生じる過渡現象に応答するのに対し，引用発明２では，「第２のダイオードの耐圧」までの大きさの正電位を与えることが可能である点。
（３）相違点についての判断
　相違点３及び７について検討する。
　ア　「前記接合分離型トランジスタのコレクタ端子は前記第２の基準電圧より低い電圧をもつことが防止され」の意味について
（ア）本願発明の課題は，「このような１つのシステムではいくつかの相互接続故障により，静電放電保護回路を通って信号ライン上に流れる循環電流を通して信号クロストークが生じ得る。したがって相互接続故障の場合に，循環電流の流れを低減または除去する静電放電保護回路が依然として必要」（本願明細書段落０００２）というものであり，「静電放電（ＥＳＤ）保護回路によって，異なる通信ライン（例えばクロックライン，シリアルデータラインなど）の間の信号クロストークが引き起こされる場合がある。本明細書において開示される例示の方法および装置は，過渡事象からの保護をもたらしながら，ＩＣ内の循環電流が信号クロストークを引き起こすことを低減または防止する」（同００３３）というものである。
　つまり，「静電放電保護回路を通って信号ライン上に流れる循環電流を通して信号クロストークが生じ得る」ところ，この「循環電流が信号クロストークを引き起こすことを低減または防止する」ことを目的としていると解される。
（イ）次に，静電放電保護回路における信号クロストークの低減防止という課題に対応する本願発明の課題解決手段についての開示をみる。
　まず，本願明細書には，「電源１０８と下側電源回路１０６の間の相互接続が開回路（例えば機械的，熱的，化学的，または電気的に誘起される故障）によって絶たれた場合は，・・・信号クロストークは，通信ライン１１０，１１２の間でＩＣ１００を通る循環電流の結果として生じ得る。・・・この現象は一般に信号クロストークと呼ばれる。通信ライン１１０，１１２と電源回路１０４，１０６の間でのダイオード，および／またはゲート接地されたＮ型金属酸化膜半導体（ＮＭＯＳ）トランジスタの使用などの知られているＥＳＤ保護方法は，（例えば相互接続故障の場合に）信号クロストークに対して保護することができない」（同００３８）とあるから，電源と下側電源回路との間の接続が絶たれて下側電源回路がフローティング状態となった場合に循環電流の結果として生じる信号クロストークに対して，通信ラインと電源回路間でのダイオードやゲート接地されたＮＭＯＳトランジスタの使用などでは保護することができないと理解される。
（ウ）そして，「クランプ回路２００の・・・下側部分２０２は，ダイオード２０６，第１および第２のトランジスタ２０８，２１０，および抵抗器２１２を含む。下側部分２０２は，通信ライン２０４上の信号クロストークを防止するように構成される（例えば基準電圧Ｖｓｓと電源の間の相互接続故障の場合）。この目的のために，トランジスタ２０８，２１０のコレクタ端子は，Ｖｓｓ電位より低い電圧をもつことができない。」（同００４２）とあるから，信号クロストークの防止のために，「トランジスタのコレクタ端子は，Ｖｓｓ電位つまり下側電源回路の電位より低い電圧を持つことができない」とすることが，本願発明の課題解決手段であると認められる。
（エ）してみると，請求項１に記載された「前記接合分離型トランジスタのコレクタ端子は前記第２の基準電圧より低い電圧をもつことが防止され」とは，本願発明の課題解決手段を意味していると解される。
（オ）一方で，「基準電圧Ｖｓｓを供給する下側電源回路が故障した場合（例えば電源から切断された，開回路されたなど）は，例示の下側部分２０２は，クロストーク信号２１４が通信ライン２０４に影響を及ぼすことを軽減または防止する。図２Ａの例では抵抗器２１２，およびトランジスタ２０８の順方向接合閾値電圧は，小さなクロストーク信号２１４が通信ライン２０４に影響を及ぼすことを防止する。他の例では（例えば正常および／または低温環境において），例示の抵抗器２１２は下側部分２０２から省くことができ，トランジスタ２１０のベース／エミッタ接合降伏電圧が，クロストーク信号が通信ライン２０４に影響を及ぼすことを防止する」（同００４４）とあり，トランジスタの順方向接合閾値電圧又はベース−エミッタ間の接合降伏電圧が信号クロストークの防止のための課題解決手段とも読むこともでき，本願発明の課題解決手段との関係が一見明らかではない。
　しかし，トランジスタの順方向接合閾値電圧やベース−エミッタ間の接合降伏電圧は，ダイオードやゲート接地トランジスタが有するパラメータにすぎずこれらが課題解決手段であるとすると，前記（イ）で述べたように，本願明細書において，通信ラインと電源回路間でのダイオードやゲート接地されたＮＭＯＳトランジスタの使用などでは保護することができないとされていることと矛盾する。さらに，前記（イ）で述べたように，本願明細書において，信号クロストークの防止は下側電源回路がフローティング状態となった場合を前提としており，この場合，トランジスタの順方向接合閾値やベース−エミッタ間の接合降伏電圧を超える電圧がかからないという保証はない。
　してみると，信号クロストークを防止するためには，本願発明の課題解決手段によって，トランジスタの順方向接合閾値やベース−エミッタ間の接合降伏電圧を超える電圧がかからないことが確保されることを前提として，ダイオードやゲート接地されたトランジスタの順方向接合閾値やベース−エミッタ間の接合降伏電圧を利用することが有効になると解される。
（カ）ところで，本願明細書では，「図１例示のＩＣ１００，図２Ａ〜図４Ｂの例示のクランプ回路２００，３００，４００，および／または例示のＩＣレイアウト２０１，３０１，４０１は，自動化された回路設計ルール検査を用いて設計ルールへの準拠性に対して評価および／または試験することができ・・・，例えばレイアウト２０１，３０１，４０１が過渡事象（例えばＥＳＤ）保護をもたらすこと，および／またはレイアウト２０１，３０１，４０１を通じて通信ライン２０４，３０４，４０４が信号クロストークを受けないことを判断するために，回路設計ルール検査を用いて検査することができ」（同００７６），「上述の例示のクランプ回路によってＥＳＤ保護をもたらすための例示の設計ルールは，（例えばどの時点においても，および／または回路が過渡電圧を受けたことに応答して）接合分離型トランジスタのコレクタ端子が下側電圧電源レールの電圧より低い電圧をもつことができないことを規定することができる」（同００７７）とされているから，接合分離型トランジスタのコレクタ端子が下側電圧電源レールの電圧より低い電圧をもつことができないという設計ルールを適用して，レイアウトを通じて通信ラインが信号クロストークを受けないことを検査することが開示されている。
（キ）してみると，接合分離型トランジスタのコレクタ端子が下側電圧電源レールの電圧より低い電圧をもつことができないという設計ルールを適用して，検査することにより，本願発明の課題解決手段によって，トランジスタの順方向接合閾値やベース−エミッタ間の接合降伏電圧を超える電圧がかからないことが確保されることが，当業者に理解できる。
（ク）以上のとおりであるから，本願明細書の記載を参酌すると，「前記接合分離型トランジスタのコレクタ端子は前記第２の基準電圧より低い電圧をもつことが防止され」とは，例えば，接合分離型トランジスタのコレクタ端子が下側電圧電源レールの電圧より低い電圧をもつことができないという設計ルールを適用して，レイアウトを検査することにより，「下側電源回路がフローティング状態となっても，トランジスタの順方向接合閾値やベース−エミッタ間の接合降伏電圧を超える電圧がかからないことが確保される」という意味である。
　イ　相違点３又は７に係る構成を得ることの困難性
　引用発明１では，回路図上は「第１ＰＮＰ型バイポーラトランジスタの」「コレクタ」は「低電位電源端子ＶＳＳに接続されている」が，実際のレイアウトにおいて，ＶＳＳがフローティング状態になっても，「トランジスタの順方向接合閾値やベース−エミッタ間の接合降伏電圧を超える電圧がかからないことが確保される」とはいえない。引用発明２では，回路図上，バイポーラトランジスタＱ４のコレクタは，バイポーラトランジスタＱ４を通してＧＮＤに接続されているが，実際のレイアウトにおいて，ＧＮＤがフローティング状態になっても，「トランジスタの順方向接合閾値やベース−エミッタ間の接合降伏電圧を超える電圧がかからないことが確保される」とはいえない。
　そして，引用文献１及び２には，静電放電保護回路における信号クロストークの低減防止という課題（前記ア（ア））や下側電源回路が故障してフローティング状態となった場合を前提とすること（前記ア（イ））は，一切記載されていないし，示唆もされていない。
　してみると，相違点３又は７に係る構成に対応する課題や前提が全く提示されていないのであるから，相違点３又は７に係る構成を課題解決手段として想到することは当業者が容易になしうることではない。
（４）まとめ
　したがって，その余の相違点について検討するまでもなく，本願発明１は，引用発明１及び２に基づいて，当業者が容易に発明できたものとはいえない。
　また，本願発明１と引用発明１とは，少なくとも相違点３で相違するから，本願発明１は引用発明１ではない。
　
２　本願発明２ないし１２について
　本願発明２ないし１２も，本願発明１の「前記接合分離型トランジスタのコレクタ端子は前記第２の基準電圧より低い電圧をもつことが防止され」と同一の構成を備えるものであるから，本願発明１と同じ理由により，当業者であっても，引用発明１及び２に基づいて容易に発明できたものとはいえない。また，本願発明２ないし１２は引用発明１ではない。
３　本願発明１３ないし１８について
　本願発明１３ないし１８も，本願発明１の「前記接合分離型トランジスタのコレクタ端子は前記第２の基準電圧より低い電圧をもつことが防止され」に対応する「前記第２の回路内のいずれかのコレクタ端子に，前記第２の基準電圧より低い電圧が印加され得るかどうかを判定すること」という構成を備えるものであるから，本願発明１と同様の理由により，当業者であっても，引用発明１及び２に基づいて容易に発明できたものとはいえない。
４　請求項７，９及び１０の記載について
　請求項７，９及び１０に記載された「前記第２のクランプ回路は，少なくとも接合分離型トランジスタを備え，前記接合分離型トランジスタのコレクタ端子は前記第２の基準電圧より低い電圧をもつことが防止され」という記載は，前記１（３）アのとおり，「下側電源回路がフローティング状態となっても，トランジスタの順方向接合閾値やベース−エミッタ間の接合降伏電圧を超える電圧がかからないことが確保される」という意味に解するべきであり，これは，本願の図２Ａ〜図４Ｂ例示のクランプ回路２００，３００，４００いずれにも整合するものである。
　また，本願明細書には「図２Ａ〜図４Ｂの例示のクランプ回路２００，３００，４００」は自動化された回路設計ルール検査を用いて設計ルールへの準拠性に対して評価および／または試験することができ，その結果として「下側電源回路がフローティング状態となっても，トランジスタの順方向接合閾値やベース−エミッタ間の接合降伏電圧を超える電圧がかからないことが確保される」ことが開示されていることは，前記１（３）ア（カ）ないし（ク）で示したとおりである。
　よって，請求項７，９及び１０に記載された発明は明確であり，かつ，発明の詳細な説明に記載されたものである。
　
第７　むすび
　以上のとおり，本願発明１ないし４及び８は，引用発明１ではないし，当業者が引用発明１に基づいて容易に発明をすることができたものではない。
　また，請求項７，９及び１０に記載された発明は明確であり，かつ，発明の詳細な説明に記載されたものである。
　したがって，原査定の理由によって，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。