【事件の表示】
　特願２００１−　８３６２１「半導体素子及びその形成方法」拒絶査定不服審判事件〔平成１３年１０月２６日出願公開、特開２００１−２９８１８８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１３年３月２２日（パリ条約優先権主張、２０００年３月３０日、米国）の出願であって、平成１５年８月２８日に拒絶査定がなされ、これに対して同年１１月２７日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされ、その後平成１７年４月２１日付けで審尋がなされ、その後同年７月２５日に回答書が提出されたものである。
　
第２　平成１５年１１月２７日付けの手続補正（以下、「本件補正」という。）について
　［補正却下の決定の結論］
  平成１５年１１月２７日付けの手続補正を却下する。
　［理由］
　１．本件補正の内容
　本件補正は、特許請求の範囲を補正するものであって、補正前の特許請求の範囲の請求項１、請求項１０及び請求項１８（以下、それぞれ「補正前請求項１」、「補正前請求項１０」及び「補正前請求項１８」という。）を、それぞれ、補正後の特許請求の範囲の請求項１、請求項１０及び請求項１８（以下、それぞれ「補正後請求項１」、「補正後請求項１０」及び「補正後請求項１８」という。）に補正するものである。
　すなわち、補正前請求項１の
　「【請求項１】
　半導体基板上に形成されたゲート、及び前記半導体基板内に形成された拡散領域を有する半導体素子を形成する方法であって、
　中性ドーパントを、前記拡散領域の深さよりも深いところに打ち込むのに、十分なエネルギ・ドーズで、前記半導体基板内に全面的に打ち込むステップを含み、
　前記打ち込むステップが、前記ゲートの形成前に行われ、
　前記中性ドーパントが、０．１５ｍ乃至０．３ｍの深さにピーク濃度を形成するように、前記半導体基板内に打ち込まれる、方法。」を
　補正後請求項１の
　「【請求項１】
　半導体基板上に形成されたゲート、及び前記半導体基板内に形成された拡散領域を有する半導体素子を形成する方法であって、
　中性ドーパントを、前記拡散領域の深さよりも深いところに打ち込むのに、十分なエネルギ・ドーズで、前記半導体基板内に全面的に打ち込むステップを含み、
　前記打ち込むステップが、前記ゲートの形成前に行われ、
　前記中性ドーパントが、前記半導体基板全体に渡り０．１５μｍ乃至０．３μｍの深さにピーク濃度を形成するように、前記半導体基板内に打ち込まれる、方法。」と補正（以下、「補正事項１」という。）し、
　補正前請求項１０の
「【請求項１０】　
　半導体基板と、
　前記基板内に配置される第１の拡散領域と、
　前記基板内に配置される第２の拡散領域と、
　前記第１の拡散領域と前記第２の拡散領域との間に配置されるチャネル領域と、
　前記チャネル領域上の前記半導体基板上に配置され、前記第１の拡散領域及び前記第２の拡散領域をオーバラップするゲート酸化物と、
　前記ゲート酸化物上に配置されるゲート電極と、
　前記ゲートの形成前に中性ドーパントを打ち込むことにより前記基板全体に渡り配置され、前記第１の拡散領域及び前記第２の拡散領域下に０．１５ｍ乃至０．３ｍの深さにピーク濃度を有する中性ドーパント拡散打ち込みと
　を含む半導体素子。」を
　補正後請求項１０の
「【請求項１０】
　半導体基板と、
　前記基板内に配置される第１の拡散領域と、
　前記基板内に配置される第２の拡散領域と、
　前記第１の拡散領域と前記第２の拡散領域との間に配置されるチャネル領域と、
　前記チャネル領域上の前記半導体基板上に配置され、前記第１の拡散領域及び前記第２の拡散領域をオーバラップするゲート酸化物と、
　前記ゲート酸化物上に配置されるゲート電極と、
　前記ゲートの形成前に中性ドーパントを前記半導体基板内に全面的に打ち込むことにより前記基板全体に渡り配置され、前記第１の拡散領域及び前記第２の拡散領域下に０．１５μｍ乃至０．３μｍの深さにピーク濃度を有する中性ドーパント拡散打ち込みと
　を含む半導体素子。」と補正（以下、「補正事項２」という。）し、
　補正前請求項１８の
「【請求項１８】
　ＦＥＴを形成する方法であって、
　第１の導電率タイプの半導体基板上に、酸化物層を形成するステップと、
　前記基板内に中性ドーパント・イオンを全面的に打ち込み、中性ドーパント打ち込みを形成するステップと、
　前記酸化物層上にゲート電極を形成するステップと、
　前記基板内にソース及びドレイン領域を、前記中性ドーパント打ち込みのピーク濃度が発生する深さよりも浅い深さに形成するステップと
　を含み、
　前期中性ドーパント打ち込みを形成するステップが、前記ゲートの形成前に行われ、
　前記中性ドーパントが、０．１５ｍ乃至０．３ｍの深さにピーク濃度を形成するように、前記半導体基板内に打ち込まれる、方法。」を
　補正後請求項１８の
　「【請求項１８】
　ＦＥＴを形成する方法であって、
　第１の導電率タイプの半導体基板上に、酸化物層を形成するステップと、
　前記基板内に中性ドーパント・イオンを全面的に打ち込み、中性ドーパント打ち込みを形成するステップと、
　前記酸化物層上にゲート電極を形成するステップと、
　前記基板内にソース及びドレイン領域を、前記中性ドーパント打ち込みのピーク濃度が発生する深さよりも浅い深さに形成するステップと
　を含み、
　前期中性ドーパント打ち込みを形成するステップが、前記ゲートの形成前に行われ、
　前記中性ドーパントが、前記半導体基板全体に渡り０．１５μｍ乃至０．３μｍの深さにピーク濃度を形成するように、前記半導体基板内に全面的に打ち込まれる、方法。」と補正する（以下、「補正事項３」という。）ものである。
　
　２．補正事項の整理
　補正事項１について
　補正事項１は、補正前請求項１の「前記中性ドーパントが」、「前記半導体基板内に打ち込まれる」を、補正後請求項１の「前記中性ドーパントが、前記半導体基板全体に渡り」「前記半導体基板内に打ち込まれる」と補正すること（補正事項１−１）と、補正前請求項１の「前記中性ドーパントが」「０．１５ｍ乃至０．３ｍの深さにピーク濃度を形成するように、前記半導体基板内に打ち込まれる」を、補正後請求項１の「前記中性ドーパントが」「０．１５μｍ乃至０．３μｍの深さにピーク濃度を形成するように、前記半導体基板内に打ち込まれる」と補正すること（補正事項１−２）に区分できる。
　補正事項２について
　補正事項２は、補正前請求項１０の「前記ゲートの形成前に中性ドーパントを打ち込むことにより前記基板全体に渡り配置され」を、補正後請求項１０の「前記ゲートの形成前に中性ドーパントを前記半導体基板内に全面的に打ち込むことにより前記基板全体に渡り配置され」と補正すること（補正事項２−１）と、補正前請求項１０の「前記第１の拡散領域及び前記第２の拡散領域下に０．１５ｍ乃至０．３ｍの深さにピーク濃度を有する中性ドーパント拡散打ち込み」を、補正後請求項１０の「前記第１の拡散領域及び前記第２の拡散領域下に０．１５μｍ乃至０．３μｍの深さにピーク濃度を有する中性ドーパント拡散打ち込み」と補正すること（補正事項２−２）に区分できる。　
　補正事項３について
　補正事項３は、補正前請求項１８の「前記中性ドーパントが」、「前記半導体基板内に打ち込まれる」を、補正後請求項１８の「前記中性ドーパントが、前記半導体基板全体に渡り」、「前記半導体基板内に全面的に打ち込まれる」と補正すること（補正事項３−１）と、補正前請求項１８の「前記中性ドーパントが」、「０．１５ｍ乃至０．３ｍの深さにピーク濃度を形成するように、前記半導体基板内に打ち込まれる」を、補正後請求項１８の「前記中性ドーパントが」、「０．１５μｍ乃至０．３μｍの深さにピーク濃度を形成するように、前記半導体基板内に」「打ち込まれる」と補正すること（補正事項３−２）に区分できる。
　
　３．本件補正についての検討
（１）新規事項の有無及び補正の目的の適否について
　以下、補正事項１−１、補正事項２−１及び補正事項３−１と、補正事項１−２、補正事項２−２及び補正事項３−２に区分して検討する。
　
（１−１）補正事項１−１、補正事項２−１及び補正事項３−１について
　補正事項１−１、補正事項２−１及び補正事項３−１については、「中性ドーパント」が「前記半導体基板内に打ち込まれる」際に、「前記半導体基板全体に渡り」または「前記半導体基板内に全面的に」打ち込まれると技術的に限定すること（補正事項１−１及び補正事項２−１）と、「中性ドーパント」が「前記半導体基板内に打ち込まれる」際に、「半導体基板全体に渡り」、前記半導体基板内に「全面的に」打ち込まれると技術的に限定すること（補正事項３−１）は技術的に同等であり、また、補正事項１−１、補正事項２−１及び補正事項３−１についての補正は、いずれも、特許請求の範囲の減縮を目的とするものである。
　また、本願の願書に最初に添付した明細書又は図面（以下、「当初明細書等」という。）には、「【請求項１】　半導体基板上に形成されたゲート、及び前記半導体基板内に形成された拡散領域を有する半導体素子を形成する方法であって、　中性ドーパントを、前記拡散領域の深さよりも深いところに打ち込むのに、十分なエネルギ・ドーズで、前記半導体基板内に全面的に打ち込むステップを含む方法。」（特許請求の範囲請求項１）、「【請求項１９】　ＦＥＴを形成する方法であって、　第１の導電率タイプの半導体基板上に、酸化物層を形成するステップと、　前記基板内に中性ドーパント・イオンを全面的に打ち込み、中性ドーパント打ち込みを形成するステップと、　前記酸化物層上にゲート電極を形成するステップと、　前記基板内にソース及びドレイン領域を、前記中性ドーパント打ち込みのピーク濃度が発生する深さよりも浅い深さに形成するステップと　を含む方法。」（特許請求の範囲請求項１９）、「【００１１】　図３を参照すると、ＮＦＥＴはｐ形シリコン領域１２を有し、その上に酸化物層２３が、従来方法により付着または成長される。ｐ形シリコン領域１２は、ＮＦＥＴアプリケーションにおいて使用されるようなドープ単結晶ウエハであるか、或いはＣＭＯＳアプリケーションのＮＦＥＴ部分で使用されるような、ｎ形シリコンのイオン打ち込みにより形成されるｐ形シリコンのウェルである。酸化物層２３は一般に、約０．０４μｍ乃至約０．０６μｍの初期厚さで、好適には約０．０５μｍの厚さで形成される。ｐ形シリコン領域１２は、ホウ素などのｐ形ドーパントを、約１×１０17原子／ｃｍ3乃至約２×１０18原子／ｃｍ3の初期濃度で、好適には約３×１０17原子／ｃｍ3の初期濃度でドープされる。」（００１１段落）、「【００１９】　ｐ形基板でのゲルマニウムの全面打ち込みは、ホウ素パイルアップ及びチャネル不整合を抑制し、それにより素子技術に応じて、ＲＳＣＥを少なくとも１５％以上低減する。」（００１９段落）と記載されているから、補正事項１−１，補正事項２−１及び補正事項３−１についての補正は、本願の願書に最初に添付された明細書又は図面の記載の範囲内においてなされたものである。
　　
（１−２）補正事項１−２、補正事項２−２及び補正事項３−２について
　補正事項１−２、補正事項２−２及び補正事項３−２についての補正は、いずれも、実質的には、中性ドーパントを「０．１５ｍ乃至０．３ｍの深さにピーク濃度を」形成するようにすることを、中性ドーパントを「０．１５μｍ乃至０．３μｍの深さにピーク濃度を」形成するようにすることと補正するものであって、半導体基板に高々数百keV程度の加速エネルギーでイオン注入したドーパントが「０．１５ｍ乃至０．３ｍ」程度の深さまで注入されることは考えられず、本願の当初明細書等にも、イオン注入されたゲルマニウムのピーク濃度の深さは、０．１０μｍ乃至０．５μｍであることが記載されているから、補正事項１−２、補正事項２−２及び補正事項３−２についての補正は、誤記の訂正を目的とするものであるとともに、本願の願書に最初に添付された明細書又は図面の記載の範囲内においてなされたものである。
　
（２）独立特許要件について
（２−１）補正後発明について
　本件補正後の請求項１ないし請求項２２に係る発明は、本件補正後の特許請求の範囲に記載された事項により特定されるものであって、その補正後請求項１、補正後請求項１０及び補正後請求項１８に係る発明は、上記「第２　１．本件補正の内容」に記載したとおりのものである。
　
（２−２）刊行物について
（ａ）特開平１−１１２７７２号公報
　本願の優先日前に日本国内において頒布された特開平１−１１２７７２号公報（以下、「刊行物１」という。）には、第１図及び第２図とともに、以下の事項が記載されている。　　
「シリコン半導体基板に形成されたＭＩＳ型半導体装置であって、
　少なくともチャネル形成領域におけるドレイン接合の近傍領域に、ゲルマニウム原子が導入されてなることを特徴とするＭＩＳ型半導体装置。」（特許請求の範囲）
「［産業上の利用分野］
　本発明はＭＩＳ型半導体装置、特にショートチャネル化されるＭＩＳ型半導体装置の構造の改良に関する。
　ＬＳＩ等半導体ＩＣの大規模化に伴って生ずる動作速度の低下を回避するために、該ＬＳＩ等に作り付けられるＭＩＳＦＥＴは近時急速にショートチャネル化されてきている。
　このようにＭＩＳＦＥＴがショートチャネル化された際に、ホットキャリアの生成に起因する信頼性の低下が問題になる。」（第１頁右下欄第２〜１２行）
「そこで本発明においては、シリコンと比率の如何を問わず混晶を形成し、且つキャリアの移動度μを低下せしめる効果を有するゲルマニウム原子を、効果的な移動度の低下が得られる濃度にチャネル領域へ導入してキャリアの平均自由行程ｌを短縮し、これによって・・・キャリアのエネルギーＥを減少させて、ホットキャリアの生成を防止する。
　かくて本発明によれば・・・ショートチャネルＭＩＳ半導体装置の高密度高集積化が図れる。」（第２頁左下欄第１７行〜同頁右下欄第１１行）
「本発明の第１の実施例を示す第１図において、１はｐ−型シリコン基板、２はｐ型チャネルストッパ、３はフィールド酸化膜、４はゲート酸化膜、５はゲート電極、９はｎ＋型（高濃度）ドレイン領域、10はｎ＋型（高濃度）ソース領域、11はチャネル形成領域、12は素子形成領域、13はゲルマニウム導入領域を示す。
　同図に示す第１の実施例においては、フィールド酸化膜３及びｐ型チャネルストッパ２によって画定された、チャネル形成領域11とｎ＋型ドレイン領域９とｎ＋型ソース領域10を含む素子領域12の全面に、ゲルマニウム(Ge)が所定の高濃度に導入された深さ例えば1000Å程度のゲルマニウム導入領域13が形成される。」（第３頁左上欄第３〜１６行）
「なお第１図の構造を形成する際には、ゲート電極５を形成する前に気相拡散或いはイオン注入法により素子形成領域12の全面にGe導入領域13が形成され、ソース及びドレイン領域９、10はゲート電極５の形成後に、該ゲート電極５に整合しイオン注入法により例えば3000Å程度の深さに形成される。
　第２図に示す第２の実施例は、Ge導入領域113がソース及びドレイン領域９、10より深く例えば4000Å程度の深さに形成された前記第１の実施例の変形例である。なお、この構造の形成方法、及びゲルマニウム導入領域113のGe濃度は第１の実施例と同様である。
　以上はチャネル形成領域11の全域にゲルマニウム導入領域が形成される例である。」（第３頁右上欄第５〜１９行）
「以上実施例に示したような本発明の構造においては、チャネル領域の少なくともドレイン接合の近傍領域を含む領域に高濃度のゲルマニウム導入領域が形成され該領域におけるキャリアの移動度が低減せしめられるので、ショートチャネル化されドレイン接合近傍に高電界が形成された際にもキャリアのエネルギ−Ｅがホットキャリアを生成するレベルまで上昇するのが抑制される。」（第４頁左上欄第３〜１０行）
　
　これらの記載より、刊行物１には以下の事項が記載されている。
(1)シリコン基板上に形成されたゲート電極と、前記シリコン基板に形成されたソース領域及びドレイン領域とを備えたＭＩＳ型半導体装置を形成する方法。
(2)ゲート電極、ソース領域及びドレイン領域を形成する前にシリコン基板の素子領域全面にゲルマニウムをイオン注入法により導入すること。
(3)ゲルマニウムを導入した領域がソース領域及びドレイン領域より深くなるようにゲルマニウムをイオン注入法により導入すること。
　
　よって、刊行物１には、以下の発明が記載されている。            
「シリコン基板上に形成されたゲート電極と、前記シリコン基板に形成されたソース領域及びドレイン領域とを備えたＭＩＳ型半導体装置を形成する方法において、
　前記ゲート電極、前記ソース領域及び前記ドレイン領域を形成する前に前記シリコン基板の素子領域全面にゲルマニウムをイオン注入法により導入する工程を備え、
　前記ゲルマニウムを導入した領域が前記ソース領域及び前記ドレイン領域より深くなるように前記ゲルマニウムをイオン注入法により導入することを特徴とする方法。」
　　
（ｂ）特開平５−１３６４０４号公報
　本願の優先日前に日本国内において頒布された特開平５−１３６４０４号公報（以下、「刊行物２」という。）には、図２、図１３、図１４及び図１６とともに、以下の事項が記載されている。
「【０００５】一方、ＭＯＳ型電界効果トランジスタにおいて、シリコン（Ｓｉ）やゲルマニウム（Ｇｅ）などの中性不純物をソース／ドレイン領域の不純物層形成前に注入し、図１３に示すように中性不純物層８を形成しておくと、ソース／ドレイン領域のｎ型不純物の縦方向あるいは横方向の拡散が抑制され、短チャネル効果に起因する特性の劣化が抑制されることが、たとえば「ＩＥＥＥ　ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ　Ｌｅｔｔｅｒｓ，ＶＯＬ．９，Ｎｏ．７，１９８８　ｐ３４３」に記載されている。この文献には、Ｇｅドープの効果を示すデータとして、図１４（ａ）（ｂ）に示すようなグラフが掲載されている。図１４（ａ）には、リンドープのみ（注入エネルギ４５ＫｅＶ，ドーズ量２．５×１０1 5 ／ｃｍ2 ）の場合と、同じリンドープにＧｅドープ（注入エネルギ１２５ＫｅＶ，ドーズ量５．０×１０1 5 ／ｃｍ2 ）を加えた場合について、９００℃，１２分間のアニール処理後の、半導体基板の深さ方向の不純物濃度分布が示されている。また図１４（ｂ）には、それぞれの場合についての、しきい値電圧変化（ΔＶt h ）の実効チャネル長依存性を示している。」（０００５段落）
「【００１１】また、このような短チャネル効果を抑制するためのＧｅ注入量は、１０1 9 〜１０2 0 ／ｃｍ3 程度が必要となるが、このような高い濃度の中性不純物のチャネル領域への注入は、チャネル領域に欠陥またはストレスを発生させ、トランジスタ特性に大きな影響を及ぼす。すなわち、ソース／ドレイン領域のｎ型不純物の縦方向もしくは横方向の拡散を抑制し、短チャネル効果を抑えるための最適注入量と、ホットキャリアの抑制のためにチャネル領域に注入する最適注入量とは相違するため、１回の注入では双方の最適条件を満たせないという問題点があった。」（００１１段落）
「【００２７】次に、本実施例の半導体装置の製造方法について、図２ないし図７に基づいて説明する。
【００２８】本実施例においては、まず、半導体基板１のｐウェル２の領域の表面全面に、中性不純物としてのＧｅを照射し、ｐウェル２の表面から約０．１μｍの深さにかけて、１０1 6 〜１０1 9 ／ｃｍ3 の濃度の中性不純物層８ａを形成する（図２）。」（００２７〜００２８段落）
「【００４２】本実施例の半導体装置は、たとえば図１６ないし図２０に示す工程によって形成される。まず、図１６を参照して、半導体基板１のｐウェル２の領域の表面全面に、中性不純物としてのＧｅを注入し、ｐウェル２の表面から約０．１μｍの深さにかけて、１０1 6 〜１０1 9 ／ｃｍ3 の濃度の第１の中性不純物層８ａを形成する。」（００４２段落）
　
（ｃ）特表昭６０−５０１９２７号公報
　本願の優先日前に日本国内において頒布された特表昭６０−５０１９２７号公報（以下、「刊行物３」という。）には第２図とともに、以下の事項が記載されている。
「中性種が最初、半導体基体の表面領域の中に注入される。一例において、中性種が注入され、最大濃度がその後形成されるｐ−ｎ接合より、深い位置で生じるような層が形成される。・・・次に、ドーパント種が、先に注入された中性種の最大濃度の深さより、浅い深さの表面領域に注入される。次に、ドーパント種を活性化するためのアニーリングが行われる。
　このアニーリング工程中、中性種層はデバイスの基体中の点欠陥をゲツタする働きをする。加えて、この層はドーパント種の拡散に対する物理的な障壁として働く。その結果、基体中のドーパント種の拡散の程度は、中性種層を形成しない場合に比べ、著しく下げられる。」（第２頁左上欄第１１〜２４行）
「本発明に従うと、いわゆる中性種が・・・基体１０の領域中に、注入される。・・・
　“中性種”という用語は、半導体基体中に能動キヤリヤを生じず、基体中の能動種の拡散をおさえる働きをする物質を意味する。そのような中性種には、炭素・・・ゲルマニウム・・・が含まれる。
　第２図の構造に向けられたイオンが、矢印２８で表され、イオンは開口２５、２６を通してのみ、基体１０に到達する。第２図において、基体１０中に注入された中性種のほぼガウス形分布のピーク又は最大濃度がＸから成る線３０、３２により、概略的に示されている。
　たとえば、第２図に示された中性注入種のドーズ量は、ピーク濃度深さにおいて、中性種のほぼ１ないし２単原子層を生じるように、選択される。加えて、図示されたＭＯＳＦＥＴの例では、入射イオンのエネルギ−は、注入中性種のピーク濃度が、基体１０の表面下約２０００Åに生じるように、選択される。デバイスによつては、中性注入種のピーク濃度は、その後基体１０中に形成されるｐ−ｎ接合の深さより、深い所に生じるように選択される。そのようなデバイスにおいて、その後形成されるｐ−ｎ接合の深さは、たとえば中性種のピーク濃度の深さのほぼ１０分の１ないし４分の３の深さになる。・・・
　各種のドーズ量及びエネルギ−を用いることができる。上で示した中性種に対する一組のドーズ量及びエネルギ−の値は、以下のとうりである。炭素、１平方センチメートル当り（ｉ／ｃｍ２）５×１０１５８０キロ電子ボルト（keV）・・・ゲルマニウム、５×１０１５ｉ／ｃｍ２　３００keV・・・。これらの値に対して、中性種のそれぞれのピーク濃度深さは、第２図に示される基体１０の表面下、約２０００Åである。」（第２頁左下欄第２行〜同頁右下欄第１４行）
　　
　（２−３）対比・判断
　補正後請求項１に係る発明（以下、「補正後発明１」という。）と刊行物１に記載された発明（以下、「刊行物発明」という。）とを対比する。
　刊行物発明の「シリコン基板」、「ゲート電極」及び「ＭＩＳ型半導体装置」は、それぞれ、補正後発明１の「半導体基板」、「ゲート」及び「半導体素子」に相当する。
　刊行物発明の「ソース領域」及び「ドレイン領域」がシリコン基板に形成された不純物拡散領域であることは明らかであるから、刊行物発明の「シリコン基板に形成されたソース領域及びドレイン領域」は、補正後発明１の「半導体基板内に形成された拡散領域」に相当する。
　刊行物発明の「ゲルマニウム」が中性ドーパントであることは明らかであるから、刊行物発明の「ゲルマニウム」は、補正後発明１の「中性ドーパント」に相当する。　　　
　刊行物発明の「前記シリコン基板」に「ゲルマニウムをイオン注入法により導入する工程」は、補正後発明１の「中性ドーパント」を「前記半導体基板内」に「打ち込むステップ」に相当する。
　刊行物発明の「前記ゲルマニウムを導入した領域が前記ソース領域及び前記ドレイン領域より深くなるように前記ゲルマニウムをイオン注入法により導入すること」は、補正後発明１の「中性ドーパントを、前記拡散領域の深さよりも深いところに」「打ち込むステップ」に相当する。
　刊行物発明の「前記ゲート電極」「を形成する前に」「ゲルマニウムをイオン注入法により導入する」ことは、補正後発明１の「前記打ち込むステップが、前記ゲートの形成前に行われ」ることに相当する。
　よって、両者は、
　「半導体基板上に形成されたゲート、及び前記半導体基板内に形成された拡散領域を有する半導体素子を形成する方法であって、
　中性ドーパントを、前記拡散領域の深さよりも深いところに打ち込むステップを含み、
　前記打ち込むステップが、前記ゲートの形成前に行われ、
　前記中性ドーパントが、前記半導体基板内に打ち込まれる、方法。」である点で一致し、以下の各点で相違する。　
　相違点１
　補正後発明１は、「中性ドーパントを、前記拡散領域の深さよりも深いところに打ち込むのに、十分なエネルギ・ドーズで、前記半導体基板内に全面的に打ち込むステップを含」むのに対して、
　刊行物発明は、「前記ゲート電極、前記ソース領域及び前記ドレイン領域を形成する前に前記シリコン基板の素子領域全面にゲルマニウムをイオン注入法により導入する工程を備え」るとともに、「前記ゲルマニウムを導入した領域が前記ソース領域及び前記ドレイン領域より深くなるように前記ゲルマニウムをイオン注入法により導入する」点。
　相違点２
　補正後発明１は、「前記中性ドーパントが、前記半導体基板全体に渡り０．１５μｍ乃至０．３μｍの深さにピーク濃度を形成するように、前記半導体基板内に打ち込まれる」のに対して、
　刊行物発明は、「前記シリコン基板の素子領域全面にゲルマニウムをイオン注入法により導入する工程を備え」るとともに、「前記ゲルマニウムを導入した領域が前記ソース領域及び前記ドレイン領域より深くなるように前記ゲルマニウムをイオン注入法により導入する」点。
　
　相違点の整理
　相違点１について
　相違点１は、補正後発明１が、「中性ドーパントを、前記拡散領域の深さよりも深いところに打ち込むのに、十分なエネルギ・ドーズで、前記半導体基板内に」「打ち込む」のに対して、刊行物発明が、「前記ゲルマニウムを導入した領域が前記ソース領域及び前記ドレイン領域より深くなるように前記ゲルマニウムをイオン注入法により導入する」点（相違点１−１）と、補正後発明１が、「中性ドーパントを」、「前記半導体基板内に全面的に打ち込む」のに対して、刊行物発明が、「前記ゲート電極、前記ソース領域及び前記ドレイン領域を形成する前に前記シリコン基板の素子領域全面にゲルマニウムをイオン注入法により導入する工程」を備えた点（相違点１−２）に区分できる。
　相違点２について
　相違点２は、補正後発明１が、「前記中性ドーパントが」、「０．１５μｍ乃至０．３μｍの深さにピーク濃度を形成するように、前記半導体基板内に打ち込まれる」のに対して、刊行物発明が「前記ゲルマニウムを導入した領域が前記ソース領域及び前記ドレイン領域より深くなるように前記ゲルマニウムをイオン注入法により導入する」点（相違点２−１）と、補正後発明１が、「前記中性ドーパントが、前記半導体基板全体に渡り」「前記半導体基板内に打ち込まれる」のに対して、刊行物発明が「前記シリコン基板の素子領域全面にゲルマニウムをイオン注入法により導入する工程を備え」た点（相違点２−２）とに区分できる。
　
　相違点の検討においては、相違点１−１及び相違点２−１と、相違点１−２及び相違点２−２とに分けて検討する。
　（ａ）相違点１−１及び相違点２−１について
　相違点１−１及び相違点２−１は、ドーパントを半導体基板に打ち込む深さに関するものである。
　イオン注入時の加速電圧は、必要とするドーパントの注入深さに基づいて設定されるものであり、ドーパントの種類と必要とする注入深さが決まれば、加速電圧は決まり、また、刊行物１において、中性ドーパントであるゲルマニウムをソース領域及びドレイン領域より深くなるように導入することが記載され、刊行物発明においても、「前記ゲルマニウムを導入した領域が前記ソース領域及び前記ドレイン領域より深くなるように前記ゲルマニウムをイオン注入法により導入する」ものであるから、実質的に、補正後発明１の如く、「中性ドーパントを、前記拡散領域の深さよりも深いところに打ち込むのに、十分なエネルギ・ドーズで、前記半導体基板内に」「打ち込」んでいるといえるので、相違点１−１は、実質的な相違点ではない。
　さらに、ソース領域及びドレイン領域の形成深さと中性ドーパントであるゲルマニウムの導入深さの関係は、イオン注入によるドーパントの導入深さの相対的な関係を言っているのであり、また、半導体素子の微細化により、ソース領域及びドレイン領域形成のためのイオン注入によるドーパントの導入深さが浅くなれば、中性ドーパントのゲルマニウムの導入深さを多少浅くしたとしても、ゲルマニウムの濃度がピークとなる深さがソース領域及びドレイン領域より深ければ、「中性ドーパントを、前記拡散領域の深さよりも深いところに打ち込むのに、十分なエネルギ・ドーズで、前記半導体基板内に」「打ち込」んでいることと技術的に同等であり、さらに、刊行物１には、ソース及びドレイン領域より深い４０００Åの深さにゲルマニウムを導入することが記載され（第２図及び第３頁右上欄第５〜１９行参照）、また、刊行物３には、中性ドーパントであるゲルマニウムを半導体基板にｐ−ｎ接合より深く、深さ約２０００Åに導入することが記載されているから（第２頁左下欄第１１行〜同頁右下欄第１４行参照）、補正後発明１の如く、「前記中性ドーパント」を、「０．１５μｍ乃至０．３μｍの深さにピーク濃度を形成するように、前記半導体基板内に打ち込」むことは、刊行物１及び刊行物３に記載された発明に基づいて当業者が何ら困難性なくなしえたものである。
　
　（ｂ）相違点１−２及び相違点２−２について
　相違点１−２及び相違点２−２は、ドーパントを半導体基板に打ち込む領域に関するものである。
　刊行物１には、ゲルマニウムを「前記シリコン基板の素子領域全面にゲルマニウムをイオン注入法により導入する」ことが記載され（第３頁左上欄第９〜１６行及び同頁右上欄第５〜１９行参照）、また、刊行物２には、半導体基板に中性ドーパントのゲルマニウムをウエル領域の表面全面に注入することが記載され（図１６及び００４２段落（特に、「半導体基板１のｐウェル２の領域の表面全面に・・・注入」参照）、図１３及び０００５段落（特に、「ゲルマニウム（Ｇｅ）などの中性不純物をソース／ドレイン領域の不純物層形成前に注入し、図１３に示すように中性不純物層８を形成しておく」参照）、図２及び００２８段落（特に、「半導体基板１のｐウェル２の領域の表面全面に、中性不純物としてのＧｅを照射し・・・中性不純物層８ａを形成する」参照）、
　一方、本願の当初明細書等には、図３及び明細書の００１１段落に、「ｐ形シリコン領域１２は、ＮＦＥＴアプリケーションにおいて使用されるようなドープ単結晶ウエハであるか、或いはＣＭＯＳアプリケーションのＮＦＥＴ部分で使用されるような、ｎ形シリコンのイオン打ち込みにより形成されるｐ形シリコンのウェルである。」と記載されているので、補正後発明１の「前記中性ドーパントが、前記半導体基板全体に渡り」「前記半導体基板内に打ち込まれる」又は「中性ドーパントを」、「前記半導体基板内に全面的に打ち込む」なる構成において、「半導体基板全体に渡り」又は「半導体基板内に全面的」とは、「ドープ単結晶ウエハ」の全表面又は「ｐ形シリコンのウェル」の全表面のいずれをも意味するものであるから、
　刊行物発明において、中性ドーパントであるゲルマニウムをイオン注入する領域を、「素子領域」に代えて、刊行物２に記載されるように、「ウエル領域の表面全面」とすること、即ち、補正後発明１の如く、「前記半導体基板内に全面的」又は「前記半導体基板全体に渡」る領域とすることは、刊行物１及び刊行物２に記載される発明に基づいて当業者が容易になしえたものである。
　さらに、刊行物発明の「前記ゲート電極、前記ソース領域及び前記ドレイン領域を形成する前に」「ゲルマニウムをイオン注入法により導入する」ことは、「前記シリコン基板の素子領域全面にゲルマニウムをイオン注入法により導入する」ための前提条件であることは明らかであって、補正後発明１においても、「ゲート形成前」であるとともに、刊行物発明の「ソース領域」及び「ドレイン領域」に対応する、補正後発明１の「拡散領域」の形成前に、中性ドーパントを半導体基板に打ち込むことが、「中性ドーパントを」、「前記半導体基板内に全面的に打ち込む」又は「前記中性ドーパントが、前記半導体基板全体に渡り」「前記半導体基板内に打ち込まれる」ための前提条件となっていることは、当業者に明らかであるから、刊行物発明の「前記ソース領域及び前記ドレイン領域を形成する前に」「ゲルマニウムをイオン注入法により導入する」ことは、実質的な相違点ではない。
　
（３）むすび
　したがって、補正後発明１は、刊行物１ないし３に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができるものではない。よって、本件補正後の特許請求の範囲の請求項２ないし２２に係る発明について検討するまでもなく、適法でない補正を含む本件補正は特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に適合しないものであり、本件補正は特許法第１５９条第１項で準用する同法第５３条第１項の規定により却下されるべきものである。
　　
第３　本願発明について
　平成１５年１１月２７日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし２２に係る発明は、平成１５年８月６日付けの手続補正書により補正された特許請求の範囲の請求項１ないし２２に記載された事項により特定されるものであって、その請求項１に係る発明は、以下のとおりのものである。　
　「【請求項１】
　半導体基板上に形成されたゲート、及び前記半導体基板内に形成された拡散領域を有する半導体素子を形成する方法であって、
　中性ドーパントを、前記拡散領域の深さよりも深いところに打ち込むのに、十分なエネルギ・ドーズで、前記半導体基板内に全面的に打ち込むステップを含み、
　前記打ち込むステップが、前記ゲートの形成前に行われ、
　前記中性ドーパントが、０．１５ｍ乃至０．３ｍの深さにピーク濃度を形成するように、前記半導体基板内に打ち込まれる、方法。」
　なお、「０．１５ｍ乃至０．３ｍ」は、明らかな誤記であって、正しくは、「０．１５μｍ乃至０．３μｍ」であると認定して、請求項１に係る発明は、以下のとおりであるものと認める。
    「【請求項１】
　半導体基板上に形成されたゲート、及び前記半導体基板内に形成された拡散領域を有する半導体素子を形成する方法であって、
　中性ドーパントを、前記拡散領域の深さよりも深いところに打ち込むのに、十分なエネルギ・ドーズで、前記半導体基板内に全面的に打ち込むステップを含み、
　前記打ち込むステップが、前記ゲートの形成前に行われ、
　前記中性ドーパントが、０．１５μｍ乃至０．３μｍの深さにピーク濃度を形成するように、前記半導体基板内に打ち込まれる、方法。」（以下、「本願発明１」という。）
　
　さらに、平成１５年８月６日付けの手続補正書により補正された特許請求の範囲の請求項１０及び請求項１８についても、「０．１５ｍ乃至０．３ｍ」は、明らかな誤記であって、正しくは、「０．１５μｍ乃至０．３μｍ」であると認定して、請求項１０及び請求項１８に記載された発明を、それぞれ、以下のように認定する。
　「【請求項１０】　
　半導体基板と、
　前記基板内に配置される第１の拡散領域と、
　前記基板内に配置される第２の拡散領域と、
　前記第１の拡散領域と前記第２の拡散領域との間に配置されるチャネル領域と、
　前記チャネル領域上の前記半導体基板上に配置され、前記第１の拡散領域及び前記第２の拡散領域をオーバラップするゲート酸化物と、
　前記ゲート酸化物上に配置されるゲート電極と、
　前記ゲートの形成前に中性ドーパントを打ち込むことにより前記基板全体に渡り配置され、前記第１の拡散領域及び前記第２の拡散領域下に０．１５μｍ乃至０．３μｍの深さにピーク濃度を有する中性ドーパント拡散打ち込みと
　を含む半導体素子。」
     「【請求項１８】
　ＦＥＴを形成する方法であって、
　第１の導電率タイプの半導体基板上に、酸化物層を形成するステップと、
　前記基板内に中性ドーパント・イオンを全面的に打ち込み、中性ドーパント打ち込みを形成するステップと、
　前記酸化物層上にゲート電極を形成するステップと、
　前記基板内にソース及びドレイン領域を、前記中性ドーパント打ち込みのピーク濃度が発生する深さよりも浅い深さに形成するステップと
　を含み、
　前期中性ドーパント打ち込みを形成するステップが、前記ゲートの形成前に行われ、
　前記中性ドーパントが、０．１５μｍ乃至０．３μｍの深さにピーク濃度を形成するように、前記半導体基板内に打ち込まれる、方法。」
　
第４　刊行物記載の発明
　刊行物１ないし３に記載された技術的事項は、「第２　３．（２）（２−２）刊行物について」に記載したとおりである。
　
第５　対比・判断
　本願発明１と刊行物発明とを対比する。
　刊行物発明の「シリコン基板」、「ゲート電極」及び「ＭＩＳ型半導体装置」は、それぞれ、本願発明１の「半導体基板」、「ゲート」及び「半導体素子」に相当する。
　刊行物発明の「ソース領域」及び「ドレイン領域」がシリコン基板に形成された不純物拡散領域であることは明らかであるから、刊行物発明の「シリコン基板に形成されたソース領域及びドレイン領域」は、本願発明１の「半導体基板内に形成された拡散領域」に相当する。
　刊行物発明の「ゲルマニウム」が中性ドーパントであることは明らかであるから、刊行物発明の「ゲルマニウム」は、本願発明１の「中性ドーパント」に相当する。　　　
　刊行物発明の「前記シリコン基板」に「ゲルマニウムをイオン注入法により導入する工程」は、本願発明１の「中性ドーパント」を「前記半導体基板内」に「打ち込むステップ」に相当する。
　刊行物発明の「前記ゲルマニウムを導入した領域が前記ソース領域及び前記ドレイン領域より深くなるように前記ゲルマニウムをイオン注入法により導入すること」は、本願発明１の「中性ドーパントを、前記拡散領域の深さよりも深いところに」「打ち込むステップ」に相当する。
　刊行物発明の「前記ゲート電極」「を形成する前に」「ゲルマニウムをイオン注入法により導入する」ことは、本願発明１の「前記打ち込むステップが、前記ゲートの形成前に行われ」ることに相当する。
　よって、両者は、
　「半導体基板上に形成されたゲート、及び前記半導体基板内に形成された拡散領域を有する半導体素子を形成する方法であって、
　中性ドーパントを、前記拡散領域の深さよりも深いところに打ち込むステップを含み、
　前記打ち込むステップが、前記ゲートの形成前に行われ、
　前記中性ドーパントが、前記半導体基板内に打ち込まれる、方法。」である点で一致し、以下の各点で相違する。　
　相違点１
　本願発明１は、「中性ドーパントを、前記拡散領域の深さよりも深いところに打ち込むのに、十分なエネルギ・ドーズで、前記半導体基板内に全面的に打ち込むステップを含」むのに対して、
　刊行物発明は、「前記ゲート電極、前記ソース領域及び前記ドレイン領域を形成する前に前記シリコン基板の素子領域全面にゲルマニウムをイオン注入法により導入する工程を備え」るとともに、「前記ゲルマニウムを導入した領域が前記ソース領域及び前記ドレイン領域より深くなるように前記ゲルマニウムをイオン注入法により導入する」点。
　相違点２
　本願発明１は、「前記中性ドーパントが、０．１５μｍ乃至０．３μｍの深さにピーク濃度を形成するように、前記半導体基板内に打ち込まれる」のに対して、
　刊行物発明は、「前記シリコン基板の素子領域全面にゲルマニウムをイオン注入法により導入する工程を備え」るとともに、「前記ゲルマニウムを導入した領域が前記ソース領域及び前記ドレイン領域より深くなるように前記ゲルマニウムをイオン注入法により導入する」点。
　
　相違点の整理
　相違点１について
　相違点１は、本願発明１が、「中性ドーパントを、前記拡散領域の深さよりも深いところに打ち込むのに、十分なエネルギ・ドーズで、前記半導体基板内に」「打ち込む」のに対して、刊行物発明が、「前記ゲルマニウムを導入した領域が前記ソース領域及び前記ドレイン領域より深くなるように前記ゲルマニウムをイオン注入法により導入する」点（相違点１−１）と、本願発明１が、「中性ドーパントを」、「前記半導体基板内に全面的に打ち込む」のに対して、刊行物発明が、「前記ゲート電極、前記ソース領域及び前記ドレイン領域を形成する前に前記シリコン基板の素子領域全面にゲルマニウムをイオン注入法により導入する工程」を備えた点（相違点１−２）に区分できる。
　　
　相違点の検討においては、相違点１−１及び相違点２と、相違点１−２とに分けて検討する。
　（１）相違点１−１及び相違点２について
　相違点１−１及び相違点２は、ドーパントを半導体基板に打ち込む深さに関するものである。
　イオン注入時の加速電圧は、必要とするドーパントの注入深さにより設定されるものであり、ドーパントの種類と必要とする注入深さが決まれば、加速電圧は決まり、また、刊行物１において、中性ドーパントであるゲルマニウムをソース領域及びドレイン領域より深くなるように導入することが記載され、刊行物発明においても、「前記ゲルマニウムを導入した領域が前記ソース領域及び前記ドレイン領域より深くなるように前記ゲルマニウムをイオン注入法により導入する」ものであるから、実質的に、本願発明１の如く、「中性ドーパントを、前記拡散領域の深さよりも深いところに打ち込むのに、十分なエネルギ・ドーズで、前記半導体基板内に」「打ち込」んでいるといえるので、相違点１−１については、実質的な相違点ではない。
　さらに、ソース領域及びドレイン領域の形成深さと中性ドーパントであるゲルマニウムの導入深さの関係は、イオン注入によるドーパントの導入深さの相対的な関係を言っているのであり、また、半導体素子の微細化により、ソース領域及びドレイン領域形成のためのイオン注入によるドーパントの導入深さが浅くなれば、中性ドーパントのゲルマニウムの導入深さを多少浅くしたとしても、ゲルマニウムの濃度がピークとなる深さがソース領域及びドレイン領域より深ければ、「中性ドーパントを、前記拡散領域の深さよりも深いところに打ち込むのに、十分なエネルギ・ドーズで、前記半導体基板内に」「打ち込」んでいることと技術的に同等であり、さらに、刊行物１には、ソース及びドレイン領域より深い４０００Åの深さにゲルマニウムを導入することが記載され（第２図及び第３頁右上欄第５〜１９行参照）、また、刊行物３には、中性ドーパントであるゲルマニウムを半導体基板にｐ−ｎ接合より深く、深さ約２０００Åに導入することが記載されているから（第２頁左下欄第１１行〜同頁右下欄第１４行参照）、本願発明１の如く、「前記中性ドーパント」を、「０．１５μｍ乃至０．３μｍの深さにピーク濃度を形成するように、前記半導体基板内に打ち込」むことは、刊行物１及び刊行物３に記載された発明に基づいて当業者が何ら困難性なくなしえたものである。
　
　（２）相違点１−２について
　相違点１−２は、ドーパントを半導体基板に打ち込む領域に関するものである。
　刊行物１には、ゲルマニウムを「前記シリコン基板の素子領域全面にゲルマニウムをイオン注入法により導入する」ことが記載され（第３頁左上欄第９〜１６行及び同頁右上欄第５〜１９行参照）、また、刊行物２には、半導体基板に中性ドーパントのゲルマニウムをウエル領域の表面全面に注入することが記載され（図１６及び００４２段落（特に、「半導体基板１のｐウェル２の領域の表面全面に・・・注入」参照）、図１３及び０００５段落（特に、「ゲルマニウム（Ｇｅ）などの中性不純物をソース／ドレイン領域の不純物層形成前に注入し、図１３に示すように中性不純物層８を形成しておく」参照）、図２及び００２８段落（特に、「半導体基板１のｐウェル２の領域の表面全面に、中性不純物としてのＧｅを照射し・・・中性不純物層８ａを形成する」参照）、
　一方、本願の当初明細書等には、図３及び明細書の００１１段落に、「ｐ形シリコン領域１２は、ＮＦＥＴアプリケーションにおいて使用されるようなドープ単結晶ウエハであるか、或いはＣＭＯＳアプリケーションのＮＦＥＴ部分で使用されるような、ｎ形シリコンのイオン打ち込みにより形成されるｐ形シリコンのウェルである。」と記載されているので、本願発明１の「中性ドーパントを」、「前記半導体基板内に全面的に打ち込む」なる構成において、「半導体基板内に全面的」とは、「ドープ単結晶ウエハ」の全表面又は「ｐ形シリコンのウェル」の全表面のいずれをも意味するものであるから、
　刊行物発明において、中性ドーパントであるゲルマニウムをイオン注入する領域を、「素子領域」に代えて、刊行物２に記載されるように、「ウエル領域の表面全面」とすること、即ち、本願発明１の如く、「前記半導体基板内に全面的」とすることは、刊行物１及び刊行物２に記載される発明に基づいて当業者が容易になしえたものである。
　さらに、刊行物発明の「前記ゲート電極、前記ソース領域及び前記ドレイン領域を形成する前に」「ゲルマニウムをイオン注入法により導入する」ことは、「前記シリコン基板の素子領域全面にゲルマニウムをイオン注入法により導入する」ためにの前提条件であることは明らかであって、本願発明１においても、「ゲート形成前」であるとともに、刊行物発明の「ソース領域」及び「ドレイン領域」に対応する、本願発明１の「拡散領域」の形成前に、中性ドーパントを半導体基板に打ち込むことが前提条件となっていることは、当業者に明らかであるから、刊行物発明の「前記ソース領域及び前記ドレイン領域を形成する前に」「ゲルマニウムをイオン注入法により導入する」ことは、実質的な相違点ではない。
　
　ここで、電界効果トランジスタにおいて、チャネル長が短くなると短チャネル効果とともに、逆短チャネル効果が生じることは、例えば、特開平１０−２７５７７９号公報にも記載される（特に、０００６段落、００４７段落及び図８参照。）ように従来周知であり、また、逆短チャネル効果は格子間シリコン原子によるホウ素不純物の増速拡散が原因であることも上記文献にも記載されるように従来周知であるとともに、格子間シリコン原子によるホウ素不純物の増速拡散は半導体基板内に炭素原子を注入した炭素注入層を形成することにより抑制できることも記載されており（特に、００２７段落、図３及び図８参照。）、また、刊行物３においては、炭素、ゲルマニウム等の中性種（中性の原子）が、アニーリング工程中にドーパントの拡散に対する物理的な障壁として働くことが記載されている（第２頁左上欄第１１〜２４行、同頁左下欄第２〜１０行）。
　したがって、刊行物発明において、ゲルマニウムを導入する領域を、刊行物２に記載される如く、「ウエル領域の表面全面」とし、刊行物１又は刊行物３に記載される如く、ソース領域及びドレイン領域より深い領域にゲルマニウムを導入することにより、逆短チャネル効果を抑制できることは、刊行物３及び上記周知文献（特開平１０−２７５７７９号公報）に記載される技術的事項を考慮すれば、当業者が、容易に予測しえたものである。
　  
　よって、本願発明１は、刊行物１ないし３に記載される発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
第６　むすび
　以上のとおりであるから、本願は、特許請求の範囲の請求項２ないし２２に係る発明について判断するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。