【事件の表示】
　平成　７年特許願第５２３６００号「集積化したテクスチャメモリと補間論理回路」拒絶査定不服審判事件〔平成　７年　９月１４日国際公開，ＷＯ９５／２４６８２，平成　９年１０月１４日国内公表，特表平　９−５１０３０９〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成７年３月７日（優先権主張　平成６年３月７日国際出願）の出願であって，平成１５年６月３０日付で拒絶査定がされ，これに対し，同年１０月６日に拒絶査定に対する審判請求がなされるとともに，同年１１月５日付で手続補正がなされたものである。
　
第２　平成１５年１１月５日付けの手続補正についての補正却下の決定
１　補正却下の決定の結論
　平成１５年１１月５日付けの手続補正を却下する。
　
２　理由
　（１）　補正後の本願発明
　　本件補正により，特許請求の範囲の請求項１ないし１９は，請求項１ないし１７に補正され，そのうち，請求項１９は次のとおり請求項１７に補正された。
「【請求項１７】　テクスチャ情報を記憶するためのキャッシュメモリと，そのキャッシュメモリに記憶されたテクスチャ情報に基づく補間によってテクセルを生成する補間回路とを具備し，
前記補間回路が，異なるデータ幅についての補間値を生成するようスタックすることができる複数のモジュール状スライスからなり，
前記キャッシュメモリと前記補間回路が共に同じシングル半導体チップ上に作り込まれたシングル半導体チップ。」
　上記補正は，補正前の請求項１７に記載した発明を特定するために必要な事項である「補間回路」について「異なるデータ幅についての補間値を生成するようスタックすることができる複数のモジュール状スライスからなり」との限定を付加するものであり，特許法１７条の２第３項２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで，本件補正後の前記請求項１７に記載された発明（以下，「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１５年改正前特許法１７条の２第５項において準用する同法１２６条３項の規定に適合するか）について以下に検討する。
　　
　(２)　引用例
　　原査定の拒絶の理由に引用された，特開平６−２００６３号公報（平成６年１月２８日公開，以下「引用例１」という。）には次の事項が記載されている。
　ア　「【０００１】
【産業上の利用分野】本発明は，一般に，図形表示システムに関し，特に，デジタルマップシステムにあってテクスチャマップ透視図を生成する方法及び装置に関する。」
  　
　イ　「【００２１】本発明の基礎となる知識をいくらか説明したので，次に，本発明の方法をさらに詳細に説明する。そこで，図４を参照すると，図４には，本発明の一実施例の機能ブロック線図が示されている。機能の面からいえば，本発明は，標高データを記憶する手段１０と，テクスチャデータを記憶する手段２４と，標高データを記憶する手段・・・」
  　
　ウ　「【００４５】多角形描出用エンジンは，・・・本発明の一実施例では，ＧＩＰＰは軸が６つ（Ｘ，Ｙ，Ｚ，Ｒ，Ｇ，Ｂ）の双線形補間方式を利用して変換後の多角形を充填する。基本的には１６ビットの対の値と，８ビットの対の値とを同時に補間するので，多角形の一辺について３つのチップが必要である。」
  　
　エ　「【００５０】様々なスケールの航空図を格子模様ジオイドにワーピングするのであるが，このデータの奥行は２４ビットである。ランドサット，ＦＬＩＲ，データフレーム及びソースデータで走査された他のデータなどの画素データは，２の累算ごとに１ビットから２４ビット（１，２，４，８，１６，２４）の範囲にあれば良い。」
  　
　また，原査定の拒絶の理由に周知例として引用された，特開昭６２−２４９２６４号公報（以下「周知例１」という。）には次の事項が記載されている。
　オ　「〔従来技術〕
　　汎用マルチチップマイクロプロセッサは一般にプロセッサ部分のみ１つの半導体基板上に集積形成されるが，シングルチップマイクロコンピュ−タは，昭和５９年１１月３０日オ−ム社発行の「ＬＳＩハンドブツク」　Ｐ５４０及びＰ５４１に記載されるように，中央処理装置を中心にしてプログラム保持用のＲＯＭ（リ−ド・オンリ・メモリ），データ保持用のＲＡＭ（ランダム・アクセス・メモリ），及びデ−タの入出力を行なうための入出力回路などの機能ブロックが１つの半導体基板上に形成されて成る。斯るシングルチップマイクロコンピュ−タを用いてシステム構成すると，汎用マルチチップマイクロコンピュ−タを用いる場合に比べて配線数を著しく削減することができるが，その反面，当該シングルチップマイクロコンピュ−タの内部バスは，それが１つの半導体基板上に形成されて成る性質上，各機能ブロックを外部から直接アクセスするための自由な利用が制限される。」（公報１頁右欄８行〜２頁左上欄７行）
　
　カ　「〔実施例〕
　　第１図は本発明に係るデ−タ処理装置の１実施例であるシングルチップマイクロコンピュータを示す構成ブロツク図である。同図に示されるシングルチップマイクロコンピュータ（以下単にシングルチップマイコンとも記す）は，公知の半導体集積回路製造技術によって１つの半導体基板に形成される。
　斯るシングルチップマイコンＭＣＵは，中央処理装置ＣＰＵの他に，プログラム保持用のプログラムメモリＲＯＭ，デ−タを書き換え可能に保持するデ−タメモリＲＡＭ，及びタイマＴＭなどの機能ブロックが入出力回路としての内部バスＩＢを介して夫々上記中央処理装置ＣＰＵに結合され，その内部バスＩＢはバッフア回路ＢＵＦを介して周辺装置などの外部装置と接続可能に構成されている。」（２頁左下欄２〜１８行）
  　
　（３）　対比
　　ア　本願発明と引用例に記載された発明（以下「引用発明」という。）とを対比する。
　引用発明は，テクスチャマップに係る発明であり，「テクスチャデータを記憶する手段２４」（段落【００２１】）を備えること，及び図１を参照すれば，本願発明と同様「テクスチャ情報を記憶するためのキャッシュメモリ」を有することが認められる。
　また，引用例の前掲ウ及びエには，「１６ビットの対の値と，８ビットの対の値とを同時に補間するので，多角形の一辺について３つのチップが必要である」こと，及び「画素データは，２の累算ごとに１ビットから２４ビット（１，２，４，８，１６，２４）の範囲にあれば良い」との記載から，ミップマップ処理を行っていることが当業者に理解でき，本願発明の補間によってテクセルを生成する補間回路とを具備しているとみることができる。
　
　 イ　一致点，相違点
　以上を踏まえると本願発明と引用発明とは，次の一致点を有し，後述する相違点を備える。
　【一致点】テクスチャ情報を記憶するためのキャッシュメモリと，そのキャッシュメモリに記憶されたテクスチャ情報に基づく補間によってテクセルを生成する補間回路とを具備し，前記補間回路が，異なるデータ幅についての補間値を生成する点。
　
　【相違点１】補間回路が，本願発明では，複数のモジュール状スライスからなるのに対し，引用発明では，補間回路の形状が明記されていない点。
　【相違点２】本願発明では，キャッシュメモリと補間回路が共に同じシングル半導体チップ上に作り込まれたシングル半導体チップを形成しているのに対し，引用発明には，かかる構成についての言及がない点。
　　
　(４)　相違点の判断
　ア　相違点１について
　　引用例には，「１６ビットの対の値と，８ビットの対の値とを同時に補間するので，多角形の一辺について３つのチップが必要である」と記載され，補間に必要な複数のチップを備えていることが明記されている。このチップが「モジュール状スライスからなる」といえるものかどうかは不明であるが，一般に半導体チップは平坦なスライス状であり，本願発明においても，この「モジュール状スライス」が特別な意味を持つものとは，明細書の記載からは把握できないから，一般に使用されている用語の意味と理解すれば，当該相違点は，当業者が適宜実施できる設計事項にすぎない。
　
　イ　相違点２について
　　シングル半導体チップ上に，ＣＰＵの他にメモリや種々の回路を形成することは，周知技術として揚げた前記周知例にもみられるように当業者に周知な技術である。
　そして，引用例１に示されたテクスチャマッピングにおいて，キャッシュメモリや補間回路をシングル半導体チップ上に形成することは当業者であれば容易に想到できたものと認められる。
　よって，引用例１において，シングル半導体チップに関する記載の有無にかかわらず，当該相違点２は，当業者が容易に想到できたものである。
　
　そして，本願発明の効果についても当業者が予測し得ない格別顕著なものは認められない。
　
　(５)　したがって，本願補正発明は，引用例に記載された発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許出願の際独立して特許を受けることができないものであり，本件補正は，特許法１７条の２第５項において読み替えて準用する同法１２６条３項の規定に違反するので，同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下すべきものである。
　
第３　本願発明について
１　平成１５年１１月５日付の手続補正は上記のとおり却下されたので，本願の請求項にかかる発明は，平成１５年３月２４日付手続補正書の特許請求の範囲の請求項１ないし１９に記載された事項により特定されるとおりのものであるところ，その請求項１９に記載された発明は次のとおりである。
　「【請求項１９】　テクスチャ情報を記憶するためのキャッシュメモリと，そのキャッシュメモリに記憶されたテクスチャ情報に基づく補間によってテクセルを生成する補間回路とを具備し，前記キャッシュメモリと前記補間回路が共に同じシングル半導体チップ上に作り込まれたシングル半導体チップ。」
  　
２　引用例
　原査定の拒絶の理由に引用された引用例，及びその記載事項は，前記「第２」に記載したとおりである。
　
３　対比・判断
　本願発明は，前記「第２」で検討した本願補正発明から「補間回路が，異なるデータ幅についての補間値を生成するようスタックすることができる複数のモジュール状スライスからなり」との具体的限定を省いたものである。
　そうすると，本願発明の構成要件をすべて含み，さらに他の構成要件を付加したものに相当する本願補正発明が，前記「第２　２（４）」に記載したとおり，引用発明に基づいて，当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由により，引用例に記載された発明に基づいて，当業者が容易に発明をすることができたものである。
　
４　むすび
　以上のとおり，本願発明は，引用例に記載された発明に基づいて，当業者が容易に発明をすることができたもので，特許法２９条２項の規定により特許を受けることができないから，他の請求項について検討するまでもなく，本願は拒絶すべきものである。
　よって，結論のとおり審決する。