【手続補正書】
【提出日】平成22年8月4日(2010.8.4)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正の内容】
【００９０】
上述の本発明の実施形態は例示のみを目的としている。特定の実施形態についての変更、修正、および変形は、本明細書に付随する特許請求の範囲によってのみ定義される本発明の範囲から逸脱することなく、当業者によって実施されることができる。
本発明は、
複数のメモリ装置の1つへのアクセスを求める要求を表す複数の分離可能なコマンドを含むコマンド構造であって、前記複数の別個のコマンドのそれぞれが、
前記複数のメモリ装置の前記1つに対するアドレスと、前記複数のメモリ装置の前記1つにある複数のメモリバンクの1つに対するバンクアドレスとを含む装置識別子と、
前記複数のメモリ装置の前記1つによって実行される操作を表す操作コードを含むコマンド識別子とを含む、
コマンド構造を提供する。
前記1つのメモリ装置は、少なくとも1つのメモリバンクを含み、アドレス識別子が、前記少なくとも1つのメモリ装置の1つに対する装置アドレスと、前記少なくとも1つのメモリバンクの1つに対するバンクアドレスとを含む、こととしてもよい。
前記アドレス識別子はmバイトの識別子を含み、mは整数である、としてもよい。
前記装置アドレスはnビットのアドレスを含み、前記バンクアドレスはpビットのアドレスを含み、nおよびpはそれぞれ整数である、こととしてもよい。
前記コマンド識別子はqバイトのコマンド識別子を含み、qは整数である、こととしてもよい。
前記モジュール構造は、前記コマンド識別子での前記操作が適用される、前記少なくとも1つのメモリ装置のメモリバンク内の行を指定する行アドレスをさらに含む、こととしてもよい。
前記モジュール構造は、前記操作の種類が決定済みである場合に行アドレスをさらに含み、前記行アドレスは、前記コマンド識別子での前記操作が適用される、前記少なくとも1つのメモリ装置のメモリバンク内の行を指定する、こととしてもよい。
前記行アドレスはrバイトのアドレスを含み、rは整数である、こととしてもよい。
前記モジュール構造は、前記コマンド識別子での前記操作が適用される、前記少なくとも1つのメモリ装置のメモリバンク内の列を指定する列アドレスをさらに含む、こととしてもよい。
前記モジュール構造は、前記操作の種類が決定済みである場合に列アドレスをさらに含み、前記列アドレスは、前記コマンド識別子での前記操作が適用される、前記少なくとも1つのメモリ装置のメモリバンク内の列を指定する、こととしてもよい。
前記列アドレスはsバイトのアドレスを含み、sは整数である、こととしてもよい。
前記1つのメモリ装置は、少なくとも1つのメモリバンクを含み、前記アドレス識別子は、前記少なくとも1つのメモリ装置の1つに対する装置アドレスと、前記少なくとも1つのメモリバンクの1つに対するバンクアドレスとを含む、こととしてもよい。
前記コマンド識別子はqバイトの識別子を含み、qは整数である、こととしてもよい。
前記モジュール構造は、前記コマンド識別子での前記操作が適用される、前記少なくとも1つのメモリ装置のメモリバンク内の行を指定する行アドレスをさらに含む、こととしてもよい。
前記モジュール構造は、前記操作の種類が決定済みである場合に行アドレスをさらに含み、前記行アドレスは、前記コマンド識別子での前記操作が適用される、前記少なくとも1つのメモリ装置のメモリバンク内の行を指定する、こととしてもよい。
前記行アドレスはrバイトのアドレスを含み、rは整数である、こととしてもよい。
前記モジュール構造は、前記コマンド識別子での前記操作が適用される、前記少なくとも1つのメモリ装置のメモリバンク内の列を指定する列アドレスをさらに含む、こととしてもよい。
前記モジュール構造は、前記操作の種類が決定済みである場合に列アドレスをさらに含み、前記列アドレスは、前記コマンド識別子での前記操作が適用される、前記少なくとも1つのメモリ装置のメモリバンク内の列を指定する、こととしてもよい。
前記mバイトの識別子は1バイトの識別子を含み、
前記nビットのアドレスは6ビットのアドレスを含み、
前記pビットのアドレスは2ビットのアドレスを含む、
こととしてもよい。
前記rバイトの行アドレスは3バイトのアドレスを含む、こととしてもよい。
前記qバイトのコマンド識別子は1バイトの操作コードを含む、こととしてもよい。
本発明は、
複数のメモリ装置の1つに対するアドレスと、前記複数のメモリ装置の前記1つにある複数のメモリバンクの1つに対するバンクアドレスとを含む装置識別子と、
前記複数のメモリ装置の前記1つによって実行される操作を表す操作コードを含むコマンド識別子とを含む、
モジュールコマンド構造を提供する。
本発明は、
データを格納する少なくとも1つのメモリ装置を含むメモリシステムと、
前記メモリシステムへのアクセスを求める要求を管理するプロセッサと、
前記プロセッサからの前記要求を、前記少なくとも1つのメモリ装置によって解釈可能である1つまたは複数の分離可能なコマンドに変換するコントローラであって、各コマンドが、前記少なくとも1つのメモリ装置の1つに対するアドレス識別子と、前記少なくとも1つのメモリ装置の前記1つによって実行される操作を表すコマンド識別子とを含むモジュール構造を有するコントローラとを含むシステムであって、前記少なくとも1つのメモリ装置および前記コントローラが通信用に直列接続されている、システム
を提供する。
前記少なくとも1つのメモリ装置は、少なくとも1つのメモリバンクを含み、前記アドレス識別子は、前記少なくとも1つのメモリ装置の1つに対する装置アドレスと、前記少なくとも1つのメモリバンクの1つに対するバンクアドレスとを含む、こととしてもよい。
前記コントローラは、1つまたは複数の分離可能なコマンドを異なるメモリ装置に生成し、異なるメモリ装置に対するこれらの1つまたは複数の分離可能なコマンドの発行をインターリーブする、こととしてもよい。
前記少なくとも1つのメモリ装置は、少なくとも2つのメモリバンクを含み、前記コントローラは、前記少なくとも2つのメモリバンクのそれぞれに対して1つまたは複数の分離可能なコマンドを生成し、これらの1つまたは複数の分離可能なコマンドの発行をインターリーブし、したがって前記少なくとも2つのメモリバンクが、前記発行された1つまたは複数の分離可能なコマンドを並行して処理する、こととしてもよい。
前記メモリシステム内の前記メモリ装置は共通バスに接続される、こととしてもよい。
前記メモリシステム内の前記メモリ装置は直列接続される、こととしてもよい。
前記メモリ装置はNANDフラッシュメモリ装置を含む、こととしてもよい。
本発明は、
データを格納する複数のメモリ装置を有するシステム用のコントローラであって、前記複数のメモリ装置との通信用に直列相互接続で構成され、
前記複数のメモリ装置へのアクセスを求める要求を受け取る第1の接続と、
前記要求を、前記複数のメモリ装置によって解釈可能である複数の分離可能なコマンドに変換する変換装置であって、各コマンドが、前記複数のメモリ装置の1つに対するアドレス識別子と、前記複数のメモリ装置の1つによって実行される操作を表すコマンド識別子とを含むモジュール構造を有する変換装置と、
前記複数の分離可能なコマンドを発行する前記複数のメモリ装置の1つとの通信用の第2の接続とを含む、
コントローラを提供する。
本発明は、
メモリ装置アドレスを含むアドレスを決定するステップと、
メモリへのアクセスを求める要求を満たす複数の操作を識別するステップと、
前記メモリに関する複数の分離可能なコマンドを提供するステップであって、前記コマンドのそれぞれが、メモリ装置アドレスを有する装置識別子と、前記複数の操作の1つを有するコマンド識別子とを含むステップとを含む、
方法を提供する。
本発明は、
メモリ装置へのアクセスを求める要求を、前記メモリ装置によって解釈可能である複数の分離可能なコマンドに変換する方法であって、
前記決定するステップは、前記メモリ装置に対するアドレスと、前記メモリ装置のメモリバンクに対するアドレスとを決定するステップを含み、
前記識別するステップは、組み合わされて前記要求を満たす複数の操作を識別するステップを含み、
前記提供するステップは、前記複数の分離可能なコマンドを提供するステップであって、各コマンドが、前記メモリ装置アドレスおよび前記メモリバンクアドレスを含む装置識別子と、前記複数の操作の1つを含むコマンド識別子とを含み、前記コマンド識別子が前記メモリ装置によって解釈可能であり、前記複数の分離可能なコマンドが前記メモリ装置に発行されるステップを含む、
方法を提供する。
前記提供するステップが、
mは整数である、mバイトの装置識別子を生成するステップと、
nおよびpはそれぞれ整数である、nビットのメモリ装置アドレスおよびpビットのメモリバンクアドレスを生成するステップと、
qは整数である、qバイトのコマンド識別子を生成するステップとをさらに含み、
異なる装置識別子を有する前記複数の分離可能なコマンドのそれぞれの発行をインターリーブするステップをさらに含む、
こととしてもよい。
前記メモリ装置が少なくとも2つのメモリバンクを含む方法であって、前記少なくとも2つのメモリバンクを並行に制御し、
前記決定するステップは、前記メモリ装置に対するアドレスと、前記少なくとも2つのメモリバンクのそれぞれに対するアドレスとを決定するステップを含み、
前記識別するステップは、組み合わされて前記少なくとも2つのメモリバンクのそれぞれへのアクセスを求める要求を満たす複数の操作を識別するステップを含み、
前記提供するステップは、前記複数の分離可能なコマンドを前記少なくとも2つのメモリバンクのそれぞれについて生成するステップであって、前記複数の分離可能なコマンドのそれぞれが前記メモリ装置に発行されるステップを含む、
こととしてもよい。
本発明は、
複数のメモリ装置へのアクセスを求める要求をインターリーブする方法であって、
前記決定するステップは、前記複数のメモリ装置のそれぞれに対するアドレスを含み、
前記識別するステップは、組み合わされて各要求を満たす複数の操作を識別するステップを含み、
前記提供するステップは、複数の分離可能なコマンドを前記複数のメモリ装置のそれぞれに関する各要求ごとに生成するステップであって、各コマンドが、前記メモリ装置アドレスを有する装置識別子と、前記複数の操作の1つを有するコマンド識別子とを含み、前記コマンド識別子が前記メモリ装置によって解釈可能であり、前記複数の分離可能なコマンドのそれぞれが前記メモリ装置に発行されるステップを含む、
方法を提供する。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のメモリ装置の1つへのアクセスを求める要求を表す複数の分離可能なコマンドを含むコマンド構造であって、前記複数の別個のコマンドのそれぞれが、
前記複数のメモリ装置の前記1つに対するアドレスと、前記複数のメモリ装置の前記1つにある複数のメモリバンクの1つに対するバンクアドレスとを含む装置識別子と、
前記複数のメモリ装置の前記1つによって実行される操作を表す操作コードを含むコマンド識別子とを含む、コマンド構造。
【請求項２】
複数のメモリ装置の1つに対するアドレスと、前記複数のメモリ装置の前記1つにある複数のメモリバンクの1つに対するバンクアドレスとを含む装置識別子と、
前記複数のメモリ装置の前記1つによって実行される操作を表す操作コードを含むコマンド識別子とを含む、モジュールコマンド構造。
【請求項３】
データを格納する少なくとも1つのメモリ装置を含むメモリシステムと、
前記メモリシステムへのアクセスを求める要求を管理するプロセッサと、
前記プロセッサからの前記要求を、前記少なくとも1つのメモリ装置によって解釈可能である1つまたは複数の分離可能なコマンドに変換するコントローラであって、各コマンドが、前記少なくとも1つのメモリ装置の1つに対するアドレス識別子と、前記少なくとも1つのメモリ装置の前記1つによって実行される操作を表すコマンド識別子とを含むモジュール構造を有するコントローラとを含むシステムであって、前記少なくとも1つのメモリ装置および前記コントローラが通信用に直列接続されている、システム。
【請求項４】
前記少なくとも1つのメモリ装置は、少なくとも1つのメモリバンクを含み、前記アドレス識別子は、前記少なくとも1つのメモリ装置の1つに対する装置アドレスと、前記少なくとも1つのメモリバンクの1つに対するバンクアドレスとを含む、請求項3に記載のシステム。
【請求項５】
前記コントローラは、1つまたは複数の分離可能なコマンドを異なるメモリ装置に生成し、異なるメモリ装置に対するこれらの1つまたは複数の分離可能なコマンドの発行をインターリーブする、請求項4に記載のシステム。
【請求項６】
前記少なくとも1つのメモリ装置は、少なくとも2つのメモリバンクを含み、前記コントローラは、前記少なくとも2つのメモリバンクのそれぞれに対して1つまたは複数の分離可能なコマンドを生成し、これらの1つまたは複数の分離可能なコマンドの発行をインターリーブし、したがって前記少なくとも2つのメモリバンクが、前記発行された1つまたは複数の分離可能なコマンドを並行して処理する、請求項5に記載のシステム。
【請求項７】
前記メモリシステム内の前記メモリ装置は共通バスに接続される、請求項3に記載のシステム。
【請求項８】
前記メモリシステム内の前記メモリ装置は直列接続される、請求項3に記載のシステム。
【請求項９】
データを格納する複数のメモリ装置を有するシステム用のコントローラであって、前記複数のメモリ装置との通信用に直列相互接続で構成され、
前記複数のメモリ装置へのアクセスを求める要求を受け取る第1の接続と、
前記要求を、前記複数のメモリ装置によって解釈可能である複数の分離可能なコマンドに変換する変換装置であって、各コマンドが、前記複数のメモリ装置の1つに対するアドレス識別子と、前記複数のメモリ装置の1つによって実行される操作を表すコマンド識別子とを含むモジュール構造を有する変換装置と、
前記複数の分離可能なコマンドを発行する前記複数のメモリ装置の1つとの通信用の第2の接続とを含む、コントローラ。
【請求項１０】
メモリ装置アドレスを含むアドレスを決定するステップと、
メモリへのアクセスを求める要求を満たす複数の操作を識別するステップと、
前記メモリに関する複数の分離可能なコマンドを提供するステップであって、前記コマンドのそれぞれが、メモリ装置アドレスを有する装置識別子と、前記複数の操作の1つを有するコマンド識別子とを含むステップとを含む、方法。
【請求項１１】
メモリ装置へのアクセスを求める要求を、前記メモリ装置によって解釈可能である複数の分離可能なコマンドに変換する方法であって、
前記決定するステップは、前記メモリ装置に対するアドレスと、前記メモリ装置のメモリバンクに対するアドレスとを決定するステップを含み、
前記識別するステップは、組み合わされて前記要求を満たす複数の操作を識別するステップを含み、
前記提供するステップは、前記複数の分離可能なコマンドを提供するステップであって、各コマンドが、前記メモリ装置アドレスおよび前記メモリバンクアドレスを含む装置識別子と、前記複数の操作の1つを含むコマンド識別子とを含み、前記コマンド識別子が前記メモリ装置によって解釈可能であり、前記複数の分離可能なコマンドが前記メモリ装置に発行されるステップを含む、請求項10に記載の方法。
【請求項１２】
前記提供するステップが、
mは整数である、mバイトの装置識別子を生成するステップと、
nおよびpはそれぞれ整数である、nビットのメモリ装置アドレスおよびpビットのメモリバンクアドレスを生成するステップと、
qは整数である、qバイトのコマンド識別子を生成するステップとをさらに含み、
異なる装置識別子を有する前記複数の分離可能なコマンドのそれぞれの発行をインターリーブするステップをさらに含む、請求項10に記載の方法。
【請求項１３】
前記メモリ装置が少なくとも2つのメモリバンクを含む方法であって、前記少なくとも2つのメモリバンクを並行に制御し、
前記決定するステップは、前記メモリ装置に対するアドレスと、前記少なくとも2つのメモリバンクのそれぞれに対するアドレスとを決定するステップを含み、
前記識別するステップは、組み合わされて前記少なくとも2つのメモリバンクのそれぞれへのアクセスを求める要求を満たす複数の操作を識別するステップを含み、
前記提供するステップは、前記複数の分離可能なコマンドを前記少なくとも2つのメモリバンクのそれぞれについて生成するステップであって、前記複数の分離可能なコマンドのそれぞれが前記メモリ装置に発行されるステップを含む、請求項10に記載の方法。
【請求項１４】
複数のメモリ装置へのアクセスを求める要求をインターリーブする方法であって、
前記決定するステップは、前記複数のメモリ装置のそれぞれに対するアドレスを含み、
前記識別するステップは、組み合わされて各要求を満たす複数の操作を識別するステップを含み、
前記提供するステップは、複数の分離可能なコマンドを前記複数のメモリ装置のそれぞれに関する各要求ごとに生成するステップであって、各コマンドが、前記メモリ装置アドレスを有する装置識別子と、前記複数の操作の1つを有するコマンド識別子とを含み、前記コマンド識別子が前記メモリ装置によって解釈可能であり、前記複数の分離可能なコマンドのそれぞれが前記メモリ装置に発行されるステップを含む、請求項10に記載の方法。