【事件の表示】
　平成１０年特許願第３６３４６７号「欠相検出回路」拒絶査定不服審判事件〔平成１２年　７月　４日出願公開、特開２０００−１８８８２４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．　手続の経緯
　本件出願は、平成１０年１２月２１日の出願であって、平成１６年２月１９日付けで手続補正がされたところ、平成１６年８月３日付けで拒絶査定がなされた。これに対し、平成１６年９月９日に拒絶査定不服審判が請求されるとともに、同年１０月１２日付けで手続補正がされたものである。
　
第２．　平成１６年１０月１２日付けの手続補正についての補正却下の決定
　[補正却下の決定の結論]
　 平成１６年１０月１２日付けの手続補正を却下する。
　
　[理由]
　１．　補正後の本願発明
　（１）　本件補正により、特許請求の範囲の請求項１は、
　　「三相の電源に接続した変流器（ＣＴ
）を
増幅する演算増幅器と、該演算増幅器の出力を
抵抗及びコンデンサと抵抗との直並列回路からなる
演算増幅器
演算増幅器
アナログ電圧比較器
、該アナログ電圧比較器の出力を直接ＣＰＵの外部割込入力に取り込むようにし
　　と補正された。
　
　（２）　上記補正は、請求項１に記載された発明の全体について、整流回路の出力を「増幅する演算増幅器」を備えたものであると限定すると共に、発明を特定する事項である、「変流器（ＣＴ）又は変圧器（ＰＴ）」について、「変流器（ＣＴ）」と限定し、「平均分圧回路」について、「演算増幅器の出力を」平均化して分圧する「抵抗及びコンデンサと抵抗との直並列回路からなる」ものであると限定し、さらに、「比較回路」について、「アナログ電圧比較器」であって、「該アナログ電圧比較器の出力を直接ＣＰＵの外部割込入力に取り込む」ようにしたものであると限定するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　　そこで、本件補正後の前記請求項１に記載された発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか、即ち本件補正が特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものでないか否かにつき以下に検討する。
　
　２．　引用刊行物
　　刊行物１：実願昭６１−１６５１３４号（実開昭６３−７０２２９号）のマイクロフィルム
　　刊行物２：特開平７−１３４１５４号公報
　
　（１）　原査定の拒絶の理由に引用された上記刊行物１には、「欠相保護継電器」と題して、図面とともに次の記載がある。
　　「本考案は上記内容に鑑みて提案するもので第２図〜第６図に基づいて説明すると，Ｒ，Ｓ，Ｔは３相電路，２０，２１，２２は変流器で３相電路Ｒ，Ｓ，Ｔの電流を検出し，２３〜２８はダイオードで３相全波整流器２９を構成し，３相全波整流器２９の出力端には抵抗３０を接続し，電圧変換した抵抗３０の両端電圧を可変抵抗３１，３２と抵抗３３で分圧し適切な出力電圧を得，この出力電圧を抵抗３４，３５，３６で分圧し，３７は平滑用のコンデンサで抵抗３６に並列接続し，３８はマイコンで第１図で示すマイコン５と同一構成を有する。直列接続した抵抗３５，３６の両端検出電圧ＶＤをマイコン３８の入力端子Ａ／ＤＩに印加し，抵抗３６両端の平滑された平均値電圧Ｖａを入力端子Ａ／ＤＯに印加する。出力端子Ｐ２，Ｐ３，Ｐ４と操作電源の正極ＶＣＣ間には発光ダイオード３９，４０，４１が接続され，欠相，過負荷，逆相等の各種の異常動作に対する表示をし，出力端子Ｐ５には出力トランジスタＱ１のベースが接続し，トランジスタＱ１のコレクタと正極ＶＣＣ間には出力リレー４２が接続し出力端子Ｐ６と負荷ＶＳＳ間にはスイッチＳ１が接続しスイッチＳ１のＯＮ，ＯＦＦで欠相検出感度を設定し，４３はダイオードである。」（明細書第３頁１３行から第４頁１４行）。
　
　　第３図、第４図によれば、欠相が発生している場合には、両端検出電圧ＶＤの最小値であるＶminが平均値電圧Ｖａよりも低くなっており、この関係から、一応の欠相検出が可能であることが明らかである。
　　
　　以上によれば、刊行物１には、欠相を検出する回路について記載されているということができ、これを「欠相検出回路」ということができるので、同刊行物には、
　　「三相の電源に接続した変流器を結線した３本の出力を全波整流する全波整流器と、該全波整流器の出力を分圧した両端検出電圧ＶＤを得る複数の可変抵抗と抵抗と、該両端検出電圧ＶＤを、平滑化して分圧するコンデンサと複数の抵抗とからなる回路とを備え、該回路の出力としての平均値電圧Ｖａと前記両端検出電圧ＶＤとをマイコンに印加し、マイコンにて処理を行うようにした欠相検出回路。」
　　との発明(以下「引用発明」という。)が開示されているということができる。
　
　　（２）　原審における面接手続に関連して審査官より提示された刊行物２には、欠相を検出するに、全波整流回路の出力を演算増幅器にて増幅させるものが記載されている。
　
　３．　対比
　（１）　本願補正発明と引用発明との比較すると、後者の「全波整流器」は、前者の「整流回路」に相当する。
　　また、後者の「全波整流器の出力を分圧した両端検出電圧ＶＤを得る複数の可変抵抗と抵抗」と、前者の「整流回路の出力を増幅する演算増幅器」とは共に、全波整流器あるいは整流回路の出力を増減を含めて調整する機能を有するから、この両者を、「整流回路の出力を調整する手段」との概念にて捉えることができる。
　　さらに、後者の「平滑化して分圧するコンデンサと複数の抵抗とからなる回路」において、「平滑化」とは、機能からみて平均化と言い替えることができるから、この回路は、前者の「平均分圧回路」と機能において一致する。
　　すると、両者の一致点、相違点は次のとおりである。
　
　（２）　一致点
　　　「三相の電源に接続した変流器を結線した３本の出力を全波整流する整流回路と、該整流回路の出力を調整する手段と、該手段からの出力を平均化して分圧する平均分圧回路とを備えた欠相検出回路。」
　
　（３）　相違点
　　（ア）　整流回路の出力を調整する手段に関して、本願補正発明のものが、「整流回路の出力を増幅する演算増幅器」であるのに対して、引用発明のものは、「全波整流器の出力を分圧した両端検出電圧ＶＤを得る複数の可変抵抗と抵抗」である点。
　　（イ）　平均分圧回路について、本願補正発明のものが、「演算増幅器の出力を平均化して分圧する抵抗及びコンデンサと抵抗との直並列回路からなる平均分圧回路」であるのに対して、引用発明のものは、「両端検出電圧ＶＤを平滑化して分圧するコンデンサと複数の抵抗とからなる回路」である点。
　　（ウ）　本願補正発明のものが、「アナログ電圧比較器」を備え、「平均分圧回路出力と演算増幅器出力とを比較し、前記演算増幅器出力が前記平均分圧回路出力よりも低くなるときに、出力パルスを出力する」ものであるのに対して、引用発明のものは、「アナログ電圧比較器」を備えず、両端検出電圧ＶＤと平均値電圧Ｖａとをマイコンに印加し、マイコンにて処理を行うようにした点。
　　（エ）　本願補正発明のものが、「アナログ電圧比較器の出力を直接ＣＰＵの外部割込入力に取り込む」ようにしたものであるのに対して、引用発明のものは、そのような構成を有していない点。
　
　４．　相違点についての判断
　（１）　相違点（ア）について
　　引用発明のものは、全波整流器の出力を分圧して両端検出電圧ＶＤを得ている。ここで、両端検出電圧ＶＤとは、次のステップにて行う平均値電圧Ｖａとの比較のための電圧であって、この比較を適切に行うために調整されたものである。言い替えれば、引用発明において、両端検出電圧ＶＤは、次のステップにおいて比較を行う平均値電圧の高さとの関係で、その高さを適宜変更したものであって、平均値電圧の高さ如何によっては、全波整流器の出力を増幅して両端検出電圧ＶＤとすることも十分に考えられるところである。そして実際、刊行物２に記載のものは、欠相を検出するに、全波整流回路の出力を演算増幅器にて増幅させている。この場合、この演算増幅器は、その増幅度を可変とする構造とされるが、必ずしも可変であることを要しないことは明らかである。
　　そうすると、引用発明において、平均値電圧の高さ如何によって、全波整流器の出力を増幅するべく、ここに、「全波整流器の出力を増幅する演算増幅器」を採用するようにすることは当業者に容易である。
　　なお、演算増幅器については、入力インピーダンスが高く、出力インピーダンスが低いという特性が周知である。
　
　（２）　相違点（イ）について
　　引用発明において、「平滑化して分圧するコンデンサと複数の抵抗とからなる回路」は、「平均分圧回路」といい得るものであって、その回路配置からは、コンデンサと複数の抵抗とからなる「直並列回路」といい得るものである。
　　引用発明において、その回路を、本願補正発明のような「抵抗及びコンデンサと抵抗との直並列回路」とすることは、正に設計的事項であって格別のものではない。
　
　（３）　相違点（ウ）について
　　引用発明のものは、「アナログ電圧比較器」を備えず、検出電圧ＶＤと平均値電圧Ｖａとをマイコンに印加し、マイコンにて処理を行うようにしたものである。
　　ところで、第３図、第４図によれば、欠相が発生している場合には、両端検出電圧ＶＤの最小値Ｖminが平均値電圧Ｖａよりも低くなっており、この関係から、一応の欠相検出が可能であることが明らかである。
　　すると、引用発明において、両端検出電圧ＶＤが平均値電圧Ｖａよりも低くなっていることを捉えて、欠相を検出するようにすることは当業者に容易である。ここで、一般に２つの電圧を比較する場合に、アナログ電圧比較器を用いることは、例えば、特開昭５５−１２２４２４号公報、特開昭６２−６８０１８号公報などに記載があるように周知の技術であるから、引用発明の場合にあっても、この電圧の比較に、「アナログ電圧比較器」を用いることは、単なる周知技術の適用といい得るのであって設計的事項である。
　
　（４）　相違点（エ）について
　　異常検出信号をマイコンに取り込むようにすることは通常考えられることであって、例えば、特開昭６１−１８９４６０号に記載のものも、欠相したことを検出した場合に、その検出信号を割込信号としてマイコンに取り込むようにしている。引用発明においても、これと同様に、欠相検出信号としての比較後の出力をＣＰＵの外部割込入力に取り込むようにすることは、当業者にとって容易想到の範囲である。
　
　（５）　そして、本願補正発明の作用効果についても、刊行物１、２に記載された発明及び周知の技術から当業者が予測できた範囲のものである。
　　したがって、本願補正発明は、刊行物１、２に記載された発明及び周知の技術に基づいて、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
　５．　むすび　
　　以上のとおりであるから、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項において準用する特許法第５３条第１項の規定により却下を免れない。
　
第３．　本願発明について
　１．　本願発明
　　平成１６年１０月１２日付け手続補正は上記のとおり却下されたので、本件出願の請求項１に係る発明(以下、同項記載の発明を「本願発明」という。)は、平成１６年２月１９日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
　「三相の電源に接続した変流器（ＣＴ）又は変圧器（ＰＴ）を結線した３本の出力を全波整流する整流回路と、該整流回路の出力を平均化して分圧する平均分圧回路と、該平均分圧回路出力と前記整流回路出力とを比較し、前記整流回路出力が前記平均分圧回路出力よりも低くなるときに、出力パルスを出力する比較回路とを備えたことを特徴とした欠相検出回路。」
　
　２．　引用刊行物
　　原査定の拒絶の理由に引用された刊行物１及びその開示事項は、前記「第２．２．（１）」に記載されたとおりである。
　
　３．　対比・判断
　　本願発明は、前記「第２」において検討した本願補正発明から、整流回路の出力を「増幅する演算増幅器」を備えたことの限定を省くとともに、「変流器（ＣＴ）又は変圧器（ＰＴ）」について、「変流器（ＣＴ）」との限定を省き、「平均分圧回路」について、「演算増幅器の出力を」平均化して分圧する「抵抗及びコンデンサと抵抗との直並列回路からなる」ものとの限定を省き、「比較回路」について、「アナログ電圧比較器」であって、「該アナログ電圧比較器の出力を直接ＣＰＵの外部割込入力に取り込む」ようにしたとの限定を省いたものである。
　　すると、本願発明と引用発明とを比較したときの相違点については、前記「第２．３．（３）」において認定した４つの相違点の内、少なくとも相違点（ア）と（エ）が除かれたものとなり、その他の相違点についての判断は、本願補正発明について検討したと同様となるから、本願発明は、刊行物１に記載された発明及び周知の技術に基づいて、当業者が容易に発明をすることができたものである。
　
　４．　むすび
　　以上、本願発明については、特許法第２９条第２項の規定により特許をすることができない。
　よって、結論とおり審決する。