(57)【要約】  エアギャップ型半導体デバイスのパッケージング構造及びその製作方法であって、該製作方法は、第１の接着層開口（１１０´）を有する接着層（１０１）をキャリア（１００）上に形成し、半導体チップ（２００）を前記接着層（１０１）上に置き、前記半導体チップ（２００）のアクティブ領域（２０１）の一部と少なくとも位置合わせられる第１のキャビティ（１１０）を前記第１の接着層開口（１１０´）に形成し、次に、樹脂封止プロセスによって前記半導体チップ（２００）を前記キャリア（１００）上に樹脂封止し、最後に、前記半導体チップ（２００）の入力／出力電極領域（２０２）と位置合わせられる位置に、前記キャリア（１００）を貫通する貫通孔（１０３）を形成し、前記キャリア（１００）の、接着層（１０１）が形成される面と異なる面に相互接続構造（１０４）を形成し、前記相互接続構造（１０４）が貫通孔（１０３）を貫通して、入力／出力電極領域の入力／出力電極に電気的に接続されるステップを含む。該製作方法は、長いピン及び上部カバーによる密封が不要であるため、パッケージング体積及び材料コストを低減させる。【選択図】図２
2022500952.tif 000002
【特許請求の範囲】
【請求項１】
キャリア及び半導体チップを提供し、前記キャリア上に接着層を形成するステップであって、前記接着層に第１の接着層開口が形成され、前記半導体チップがアクティブ領域及び入力／出力電極領域を含むステップと、
前記半導体チップを前記接着層上に載置するステップであって、前記半導体チップと前記キャリアとが前記第１の接着層開口において第１のキャビティを形成し、前記第１のキャビティが前記半導体チップの前記アクティブ領域の一部と少なくとも位置合わせられるステップと、
前記キャリアの前記接着層が形成される面に対して樹脂封止プロセスを行い、前記半導体チップを前記キャリア上に樹脂封止するステップと、
少なくとも前記入力／出力電極領域の一部と位置合わせられるように、前記キャリアに前記キャリアを貫通する貫通孔を形成するステップと、
前記キャリアの前記接着層が形成される面と異なる面に相互接続構造を形成するステップであって、前記相互接続構造が前記貫通孔を貫通して、前記入力／出力電極領域の入力／出力電極に電気的に接続されるステップとを含む、
ことを特徴とするエアギャップ型半導体デバイスのパッケージング構造の製作方法。
【請求項２】
前記接着層には、さらに第２の接着層開口が形成され、
前記半導体チップを前記接着層上に載置した後、前記半導体チップと前記キャリアとが前記第２の接着層開口において第２のキャビティを形成し、前記第２のキャビティが少なくとも前記入力／出力電極領域の一部と位置合わせられる、
ことを特徴とする請求項１に記載のエアギャップ型半導体デバイスのパッケージング構造の製作方法。
【請求項３】
前記接着層は、パターン化されるドライフィルム層である、
ことを特徴とする請求項２に記載のエアギャップ型半導体デバイスのパッケージング構造の製作方法。
【請求項４】
前記接着層を形成するステップは、
前記キャリア上に前記ドライフィルム層を形成して焼き付けるステップと、
前記キャリア上に開口が形成されるように、前記ドライフィルム層に対して露光、現像を行うステップと、
現像後の前記ドライフィルム層に対してポストベーク処理を行うステップとを含む、
ことを特徴とする請求項３に記載のエアギャップ型半導体デバイスのパッケージング構造の製作方法。
【請求項５】
前記開口は、前記第１の接着層開口及び前記第２の接着層開口を含む、
ことを特徴とする請求項４に記載のエアギャップ型半導体デバイスのパッケージング構造の製作方法。
【請求項６】
前記開口において前記半導体チップの縁領域をさらに露出させる、
ことを特徴とする請求項４に記載のエアギャップ型半導体デバイスのパッケージング構造の製作方法。
【請求項７】
前記キャリアは、ウェハーである、
ことを特徴とする請求項１に記載のエアギャップ型半導体デバイスのパッケージング構造の製作方法。
【請求項８】
樹脂封止プロセスを行った後、前記貫通孔を形成する前に、
前記キャリアの前記接着層が形成される面と異なる面に対して薄型化プロセスを行うステップをさらに含む、
ことを特徴とする請求項１に記載のエアギャップ型半導体デバイスのパッケージング構造の製作方法。
【請求項９】
前記相互接続構造を形成した後に、
前記相互接続構造に被覆される鈍化層を、前記キャリアの前記接着層が形成される面と異なる面に形成するステップと、
前記鈍化層に鈍化層開口を形成するステップと、
前記相互接続構造に電気的に接続されるアンダーバンプ金属層を前記鈍化層開口に形成するステップと、
前記アンダーバンプ金属層上にはんだボールバンプを形成するステップとをさらに含む、
ことを特徴とする請求項１に記載のエアギャップ型半導体デバイスのパッケージング構造の製作方法。
【請求項１０】
前記相互接続構造の材質は、金、銀、銅、鉄、アルミニウム、ニッケル、パラジウムまたは錫を含む、
ことを特徴とする請求項１〜３のいずれかに記載のエアギャップ型半導体デバイスのパッケージング構造の製作方法。
【請求項１１】
前記半導体チップは、フィルタチップ、ＭＥＭＳチップ、画像センサチップまたはバイオセンサチップを含む、
ことを特徴とする請求項１〜３のいずれかに記載のエアギャップ型半導体デバイスのパッケージング構造の製作方法。
【請求項１２】
前記樹脂封止プロセスは、ホットプレスプラスチック射出成形プロセスであり、
前記樹脂封止プロセスに用いられる樹脂封止材料は、エポキシ樹脂を含む、
ことを特徴とする請求項１〜３のいずれかに記載のエアギャップ型半導体デバイスのパッケージング構造の製作方法。
【請求項１３】
キャリアと、
アクティブ領域及び入力／出力電極領域を含む半導体チップと、
接着層であって、前記接着層は、前記キャリアと前記半導体チップとの間に配置され、第１の接着層開口を有し、前記半導体チップと前記キャリアが前記第１の接着層開口において第１のキャビティを形成し、前記第１のキャビティが前記半導体チップのアクティブ領域の一部と少なくとも位置合わせられる接着層と、
前記接着層と前記キャリアの同一側に位置するとともに、前記半導体チップ及び前記接着層において露出する領域を覆う樹脂封止層と、
前記キャリアを貫通し、前記入力／出力電極領域の一部を少なくとも露出させる少なくとも１つの貫通孔と、
前記キャリアの前記接着層が形成される面と異なる面に形成されるとともに、前記貫通孔を貫通して前記入力／出力電極領域の入力／出力電極に電気的に接続される相互接続構造とを備える、
ことを特徴とするエアギャップ型半導体デバイスのパッケージング構造。
【請求項１４】
前記接着層は、第２の接着層開口をさらに有し、
前記半導体チップと前記キャリアとが前記第２の接着層開口において第２のキャビティを形成し、
前記第２のキャビティが少なくとも前記入力／出力電極領域の一部と位置合わせられる、
ことを特徴とする請求項１３に記載のエアギャップ型半導体デバイスのパッケージング構造。
【請求項１５】
前記接着層において前記半導体チップの縁領域をさらに露出させる、
ことを特徴とする請求項１３に記載のエアギャップ型半導体デバイスのパッケージング構造。
【請求項１６】
前記キャリアは、ウェハーである、
ことを特徴とする請求項１３に記載のエアギャップ型半導体デバイスのパッケージング構造。
【請求項１７】
前記半導体チップは、フィルタチップ、ＭＥＭＳチップ、画像センサチップまたはバイオセンサチップを含む、
ことを特徴とする請求項１３に記載のエアギャップ型半導体デバイスのパッケージング構造。
【請求項１８】
請求項１３〜１７のいずれかに記載のエアギャップ型半導体デバイスのパッケージング構造を備える、
ことを特徴とするエアギャップ型半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体製造分野に関し、特にエアギャップ型半導体デバイスのパッケージング構造及びその製作方法に関する。
【背景技術】
【０００２】
半導体デバイスでは、一部のデバイスアクティブ領域は、正常な動作を確保するために、キャビティ環境を提供する必要があり、デバイスの製造またはパッケージングにおいてデバイスのアクティブ領域にエアギャップを形成する必要がある。例えば、フィルタ、ＭＥＭＳデバイスなどであり、ＳＡＷフィルタを例とする。
【０００３】
ＳＡＷは、Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ（弾性表面波）の略称であり、圧電固体材料の表面において生成されて伝播され、振幅が固体材料の深さの増加とともに急速に減少する弾性波である。ＳＡＷフィルタは、一般的な電子素子として、一部の周波数の信号が順調に通過できるが、もう一部の周波数の信号を大幅に抑制する機能を有し、テレビ、衛星通信、光ファイバ通信及びモバイル通信の基地局、リピータ、携帯電話、ＧＰＳ、電子逆探装置及びレーダーなどの分野に広く適用される。フィルタパッケージング技術がますます発展するにつれて、ＳＡＷフィルタも高性能、小型、軽量、低コストの方向に急速に発展している。
【０００４】
図１に示すように、ＳＡＷフィルタ１０では、電気入力信号は、ポート（Ｉ／Ｏ接点）１２を介してＳＡＷフィルタの内部に提供され、圧電基板１１上において交差に配列される金属電極１３で構成されるインターデジタルインバータ（Ｉｎｔｅｒｄｉｇｉｔａｌ  Ｔｒａｎｓｄｕｃｅｒｓ、ＩＤＴ）１４により音波１５に変換され、音波１５は、主に圧電基板１１の表面とインターデジタル電極の上昇方向に沿って伝播されるため、弾性表面波と呼ばれ、インターデジタルインバータが位置する領域は、ＳＡＷフィルタチップのアクティブ領域である。ＳＡＷフィルタのパッケージングプロセスにおいて、音波の発生及び伝播を確保するために、アクティブ領域の周囲にキャビティを形成する必要がある。
【０００５】
現在、ＳＡＷフィルタのパッケージング技術は、主に金属パッケージング、プラスチックパッケージング、表面実装パッケージングがある。上記ＳＡＷフィルタのパッケージングプロセスにおいて、少なくともベース及び上部カバーを用いる必要があり、すなわち、ＳＡＷフィルタチップをベースに張り付けて上部カバーで密封する。金属パッケージング及びプラスチックパッケージング技術を用いるＳＡＷフィルタは、長いピンを有するため、デバイスの体積が大きすぎてしまう。実装パッケージング技術を用いると、応用範囲が広いが、製造プロセスが複雑であり、ＨＴＣＣ（高温同時焼成セラミック）及びＬＴＣＣ（低温同時焼成セラミック）などのセラミック材料の価格が高い。従って、パッケージングサイズが小さく、製作が簡単であり、価格が安いフィルタのパッケージング方法を見つける必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、パッケージの体積を減少させ、製造プロセスを簡略化させ、生産コストを削減することを目的として、エアギャップ型半導体デバイスのパッケージング構造の製作方法を提供する。
【課題を解決するための手段】
【０００７】
本発明は、
キャリア及び半導体チップを提供し、前記キャリア上に接着層を形成するステップであって、前記接着層に第１の接着層開口が形成され、前記半導体チップがアクティブ領域及び入力／出力電極領域を含むステップと、
前記半導体チップを前記接着層上に載置するステップであって、前記半導体チップと前記キャリアとが前記第１の接着層開口において第１のキャビティを形成し、前記第１のキャビティが前記半導体チップの前記アクティブ領域の一部と少なくとも位置合わせられるステップと、
前記キャリアの前記接着層が形成される面に対して樹脂封止プロセスを行い、前記半導体チップを前記キャリア上に樹脂封止するステップと、
少なくとも前記入力／出力電極領域の一部と位置合わせられるように、前記キャリアに前記キャリアを貫通する貫通孔を形成するステップと、
前記キャリアの前記接着層が形成される面と異なる面に相互接続構造を形成するステップであって、前記相互接続構造が前記貫通孔を貫通して、前記入力／出力電極領域の入力／出力電極に電気的に接続されるステップとを含むエアギャップ型半導体デバイスのパッケージング構造の製作方法を提供する。
【０００８】
任意選択的で、前記接着層には、さらに第２の接着層開口が形成され、前記半導体チップを前記接着層上に載置した後、前記半導体チップと前記キャリアとが前記第２の接着層開口において第２のキャビティを形成し、前記第２のキャビティが少なくとも前記入力／出力電極領域の一部と位置合わせられる。
【０００９】
任意選択的で、前記接着層は、パターン化されるドライフィルム層である。
【００１０】
任意選択的で、前記接着層を形成するステップは、
前記キャリア上に前記ドライフィルム層を形成して焼き付けるステップと、
前記キャリア上に開口が形成されるように、前記ドライフィルム層に対して露光、現像を行うステップと、
現像後の前記ドライフィルム層に対してポストベーク処理を行うステップとを含む。
【００１１】
任意選択的で、前記開口は、前記第１の接着層開口及び前記第２の接着層開口を含む。
【００１２】
任意選択的で、前記開口において前記半導体チップの縁領域をさらに露出させる。
【００１３】
任意選択的で、前記接着層において前記半導体チップの縁領域をさらに露出させる。
【００１４】
任意選択的で、前記キャリアは、ウェハーである。
【００１５】
任意選択的で、樹脂封止プロセスを行った後、前記貫通孔を形成する前に、前記キャリアの前記接着層が形成される面と異なる面に対して薄型化プロセスを行うステップをさらに含む。
【００１６】
任意選択的で、前記相互接続構造を形成した後に、
前記相互接続構造に被覆される鈍化層を、前記キャリアの前記接着層が形成される面と異なる面に形成するステップと、
前記鈍化層に鈍化層開口を形成するステップと、
前記相互接続構造に電気的に接続されるアンダーバンプ金属層を前記鈍化層開口に形成するステップと、
前記アンダーバンプ金属層上にはんだボールバンプを形成するステップとをさらに含む。
【００１７】
任意選択的で、前記相互接続構造の材質は、金、銀、銅、鉄、アルミニウム、ニッケル、パラジウムまたは錫を含むがこれらに限られない。
【００１８】
任意選択的で、前記半導体チップは、フィルタチップ、ＭＥＭＳチップ、画像センサチップまたはバイオセンサチップを含む。
【００１９】
任意選択的で、前記接着層は、ドライフィルム層である。
【００２０】
任意選択的で、前記樹脂封止プロセスは、ホットプレスプラスチック射出成形プロセスであり、前記樹脂封止プロセスに用いられる樹脂封止材料は、エポキシ樹脂を含む。
【００２１】
本発明は、
キャリアと、
アクティブ領域及び入力／出力電極領域を含む半導体チップと、
接着層であって、前記接着層は、前記キャリアと前記半導体チップとの間に配置され、第１の接着層開口を有し、前記半導体チップと前記キャリアが前記第１の接着層開口において第１のキャビティを形成し、前記第１のキャビティが前記半導体チップのアクティブ領域の一部と少なくとも位置合わせられる接着層と、
前記接着層と前記キャリアの同一側に位置するとともに、前記半導体チップ及び前記接着層において露出する領域を覆う樹脂封止層と、
前記キャリアを貫通し、前記入力／出力電極領域の一部を少なくとも露出させる少なくとも１つの貫通孔と、
前記キャリアの前記接着層が形成される面と異なる面に形成されるとともに、前記貫通孔を貫通して前記入力／出力電極領域の入力／出力電極に電気的に接続される相互接続構造とを備えるエアギャップ型半導体デバイスのパッケージング構造を提供する。
【００２２】
任意選択的で、前記接着層は、第２の接着層開口をさらに有し、
前記半導体チップと前記キャリアとが前記第２の接着層開口において第２のキャビティを形成し、
前記第２のキャビティが少なくとも前記入力／出力電極領域の一部と位置合わせられる。
【００２３】
任意選択的で、前記接着層において前記半導体チップの縁領域をさらに露出させる。
【００２４】
任意選択的で、前記キャリアは、ウェハーである。
【００２５】
任意選択的で、前記半導体チップは、フィルタチップ、ＭＥＭＳチップ、画像センサチップまたはバイオセンサチップを含む。
【発明の効果】
【００２６】
よって、本発明は、第１の接着層開口を有する接着層をキャリア上に形成し、半導体チップを前記接着層上に置き、前記半導体チップのアクティブ領域と位置合わせされる第１のキャビティを前記第１の接着層開口に形成し、エアギャップを形成し、アクティブ領域にキャビティ稼働環境を提供し、次に、樹脂封止プロセスによって前記半導体チップを前記キャリア上に樹脂封止し、最後に、前記半導体チップの入力／出力電極領域と位置合わせられる位置に、前記キャリア及び前記接着層を貫通する貫通孔を形成し、前記キャリアの、前記接着層が形成される面と異なる面に相互接続構造を形成し、前記相互接続構造が前記貫通孔を貫通して、前記入力／出力電極領域の入力／出力電極に電気的に接続される、エアギャップ型半導体デバイスのパッケージング構造の製作方法を提供する。本発明に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法は、長いピンが不要であり、上部カバーによる密封が不要であるため、アクティブ領域に必要なキャビティ環境を提供し、パッケージングプロセスの簡略化、パッケージの体積の減少、材料コストの低減に寄与する。
【図面の簡単な説明】
【００２７】
【図１】ＳＡＷフィルタの構成概略図である。
【図２】本発明の実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法のフロー案内図である。
【図３】本発明の実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法で、キャリア上に異なる接着層を形成する構成概略図である。
【図４】本発明の実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法で、キャリア上に異なる接着層を形成する構成概略図である。
【図５】本発明の実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法で、キャリア上に異なる接着層を形成する構成概略図である。
【図６】本発明の実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法で、キャリア上に異なる接着層を形成する構成概略図である。
【図７Ａ】本発明の実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法における、いくつかの半導体チップを含むウェハーの平面図である。
【図７Ｂ】図７Ａでの半導体チップＡの構成概略図である。
【図８Ａ】本発明の実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法で半導体チップをキャリアの接着層に置いた後に、キャリアから観察される平面図である。
【図８Ｂ】半導体チップをキャリアの接着層上に置いた後の構成概略図である。
【図９Ａ】本発明の実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法で半導体チップをキャリアの接着層に置いた後に、キャリアから観察される平面図である。
【図９Ｂ】半導体チップをキャリアの接着層上に置いた後の構成概略図である。
【図１０Ａ】本発明の実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法で半導体チップをキャリアの接着層に置いた後に、キャリアから観察される平面図である。
【図１０Ｂ】半導体チップをキャリアの接着層上に置いた後の構成概略図である。
【図１１Ａ】本発明の実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法で半導体チップをキャリアの接着層に置いた後に、キャリアから観察される平面図である。
【図１１Ｂ】半導体チップをキャリアの接着層上に置いた後の構成概略図である。
【図１２】本発明の実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法に樹脂封止層を形成した後の構成概略図である。
【図１３】本発明の実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法で形成されるキャリアの裏面に対して薄型化を行った後の構成概略図である。
【図１４】本発明の実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法に貫通孔を形成した後の構成概略図である。
【図１５】本発明の実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法で相互接続構造を形成した後の構成概略図である。
【図１６】本発明の実施例に係るエアギャップ型半導体デバイスのパッケージング構造の構成概略図である。
【発明を実施するための形態】
【００２８】
以下、図面及び具体的な実施例を参照しながら、本発明のエアギャップ型半導体デバイスのパッケージング構造及びその製作方法についてさらに詳細に説明する。以下の説明及び図面に基づき、本発明の効果及び特徴はさらに明らかになる。なお、本発明の技術案の発想は、複数の異なる形態で実施されてもよく、ここで説明される特定の実施例に限られない。図面はすべて、非常に簡略化された形で非正確な比例を用いているが、本発明の実施例を容易かつ明白に説明することを補助するためのものにすぎない。
【００２９】
明細書及び特許請求の範囲での用語「第１」「第２」などは、類似する要素間で区別するためのものであり、必ずしも特定の順序や時系列を記述するための用語ではない。適宜な場合、このように使用される用語は代替可能であり、例えば、本明細書に記載の本発明の実施例を、本明細書に記載された、または、示された他の順序とは異なる順序で動作させることができることを理解すべきである。同様に、本明細書に記載の方法に一連のステップが含まれている場合、本明細書で示されるこれらのステップの順は、これらのステップを実行できる唯一の順である必要はなく、また、記載のステップの一部は省略されることができ、または、本明細書に記載されていないその他のステップをこの方法に追加することもできる。ある図面における部材が他の図面における部材と同じであると、すべての図面においてこれらの部材を容易に認識することができるが、図面をより明瞭に説明するために、本明細書では、すべての同じ部材の規格が各図に示されていない。
【００３０】
図２は本実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法のフローチャートであり、図２に示すように、本実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法は、
キャリア及び半導体チップを提供し、前記キャリア上に接着層を形成するステップであって、前記接着層に第１の接着層開口が形成され、前記半導体チップがアクティブ領域及び入力／出力電極領域を含むステップＳ０１と
半導体チップを前記接着層上に置くステップであって、前記半導体チップと前記キャリアとが前記第１の接着層開口に第１のキャビティを形成し、前記第１のキャビティが前記半導体チップのアクティブ領域の一部と少なくとも位置合わせられるステップＳ０２と、
前記キャリアの前記半導体チップが固定される面に対して樹脂封止プロセスを行って、前記フィルタチップを前記キャリア上に樹脂封止するステップＳ０３と、
少なくとも前記入力／出力電極領域の一部と位置合わせられる、前記キャリアを貫通する貫通孔を形成するステップＳ０４と、
前記キャリアの、前記接着層が形成される面と異なる面に相互接続構造を形成するステップであって、前記相互接続構造が前記貫通孔を貫通して、前記入力／出力電極領域の入力／出力電極に電気的に接続されるステップＳ０５とを含む。
【００３１】
図３〜図１６は、本実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法の対応するステップに対応する構成概略図であり、なお、本実施例のエアギャップ型半導体デバイスのパッケージングは、ウェハレベルパッケージであり、以下、図２を参照して、図３〜図１６を用いて本実施例に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法について詳細に説明する。
【００３２】
まず、ステップＳ０１を実行し、キャリア１００及び半導体チップ２００を提供する。前記キャリア１００の材料は、シリコン、二酸化シリコン、セラミック、ガラス、有機材料などであってもよい。本実施例に記載のキャリア１００は、ウェハーであり、例示的には、ウェハーとして用いられる基板材料は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、ＩｎＡｓ、ＧａＡｓ、ＩｎＰ又は他のＩＩＩ／Ｖ化合物材料のうちの少なくとも１種であってもよく、前記半導体基板は、これらの材料で構成される多層構造を含んでもよいし、又は、シリコン・オン・インシュレータ（ＳＯＩ）、積層シリコン・オン・インシュレータ（ＳＳＯＩ）、積層シリコン・ゲルマニウム・オン・インシュレータ（Ｓ−ＳｉＧｅＯＩ）、積層シリコン・ゲルマニウム・オン・インシュレータ（ＳｉＧｅＯＩ）及びゲルマニウム・オン・インシュレータ（ＧｅＯ）などであってもよい。
【００３３】
図７Ａは、いくつかの半導体チップ２００を含むウェハー３００の平面図であり、図７Ｂは、図７Ａにおける半導体チップＡの断面の構成概略図である。図７Ａ及び図７Ｂに示すように、前記半導体チップ２００は、対向して設けられる機能面２００ａ及び非機能面２００ｂを有し、前記半導体チップ２００の機能面２００ａがアクティブ領域（Ａｃｔｉｖｅ  Ｚｏｎｅ）２０１及び入力／出力電極（Ｉ／Ｏ接点）領域２０２を含む。前記半導体チップ２００は、フィルタチップ、ＭＥＭＳチップ、画像センサチップ、バイオセンサチップであってもよく、具体的には、前記フィルタチップは、弾性表面波（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ、ＳＡＷ）フィルタチップまたはバルク弾性波（Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ、ＢＡＷ）フィルタチップであってもよいが、これらに限られない。本実施例では、弾性表面波フィルタチップのパッケージングを例として、エアギャップ型半導体デバイスのパッケージング構造の製作方法について説明する。弾性表面波とは、音波が物体表面の有限の深さで伝播し、固体と空気との界面に沿って伝播するものであり、また、弾性表面波とは、エネルギーが媒体表面に集中して伝播する弾性波であり、バルク弾性波の利用するのは、バルク弾性波信号が異なる媒体において伝播するとき、２つの電極と空気との境界で反射し、バルク弾性波は、キャリア表面に空気キャビティを形成し、音波を圧電発振キャビティ内に制限する。従って、弾性表面波及びバルク弾性波は、いずれも、音波の伝播ルートを制限するための密閉キャビティをキャリアとの境界界面に形成する必要がある。本実施例に記載の半導体チップ２００は、ＳＡＷフィルタチップであり、ＳＡＷフィルタチップは、フィルタチップの機能面２００ａのアクティブ領域（Ａｃｔｉｖｅ  Ｚｏｎｅ）２０１の上方にキャビティを形成して該アクティブ領域を保護し、音波を圧電発振キャビティ内に制限する必要がある。本実施例では、アクティブ領域２０１は、インターデジタルインバータ（ＩＤＴ）が設けられる領域を含む。前記入力／出力電極領域２０２に入力／出力電極が形成され、前記入力／出力電極がアクティブ領域２０１のインターデジタルインバータに電気的に接続される。前記入力／出力電極領域２０２は、たとえば、前記アクティブ領域２０１の周囲に位置する。具体的には、図７Ａに示すように、前記半導体チップ２００全体が四角形であり、前記アクティブ領域２０１全体も四角形であり、前記入力／出力電極領域２０２が前記アクティブ領域２０１の４つの角に位置する。
【００３４】
次に、図３〜図６に示すように、前記キャリア１００上に接着層１０１を形成する。前記キャリア１００上に形成される接着層１０１がウェハー３００上の前記半導体チップ２００と１対１で対応し、本実施例では、ウェハー３００上のフィルタチップを例として説明する。前記接着層１０１の材料は、パターニング可能であり、且つ一定の粘着力を有する材料である。本実施例では、前記接着層１０１は、パターン化されるドライフィルム層（Ｄｒｙ  ｆｉｌｍ）である。前記ドライフィルム層の材料は、たとえば、半導体チップのパッケージングまたはプリント基板の製造の際に用いられる、粘性を有するフォトレジストフィルムであり、通常、感光性ポリマー材料であり、ポリミイド（ＰＩ：ｐｏｌｙｉｍｉｄｅ）、ビス−ベンゾシクロブテン（ＢＣＢ：ｂｉｓ−ＢｅｎｚｏＣｙｃｌｏＢｕｔｅｎｅ）、ｐ−フェニレン−２，６−ベンゾビスオキサゾール（ＰＢＯ：Ｐ−ｐｈｅｎｙｌｅｎｅ−２，６−ＢｅｎｚｏｂｉｓＯｘａｚｏｌｅ）などであってもよい。パターン化されるドライフィルム層の製造過程は、たとえば、フォトレジストフィルムを前記キャリア１００の１つの表面上に接着し、ローラを利用してフォトレジストフィルムを圧延してキャリア１００に密着させるステップと、続いて、フォトレジストフィルムを焼くステップと、続いて、フォトレジストフィルムに対して露光、現像処理を行い、未露光領域のフォトレジストフィルムを除去し、前記キャリア１００上に開口を形成するステップと、続いて、現像後のフォトレジストフィルムに対してポストベーク処理を行い、フォトレジストフィルムとキャリア１００との間の接着力を強化させ、最終的に、パターン化されるドライフィルム層、すなわち、接着層１０１を前記キャリア１００上に形成するステップとを含む。前記接着層１０１に形成される第１の接着層開口１１０´が前記半導体チップ２００におけるアクティブ領域２０１に対応し、それにより、前記キャリア１００と前記半導体チップ２００が位置合わせられた後、両者の間に第１のキャビティ１１０を形成しやすくなる。
【００３５】
本実施例では、前記接着層１０１は、半導体チップ２００のアクティブ領域２０１に対応する箇所に第１の接着層開口１１０´を形成し、前記キャリア１００上のその他の領域にすべて接着層１０１を被覆してもよい。具体的に実施する際、実際のプロセスニーズに応じて具体的に設計することで、アクティブ領域２０１以外の所定の領域のみを被覆してもよく、たとえば、前記半導体チップ２００の入力／出力電極２０２領域に対応する箇所に第２の接着層開口１２０´を形成し、すなわち、図８Ｂ及び図１０Ｂに示すように、半導体チップ２００を前記接着層１０１に置いた後、前記入力／出力電極２０２領域に第２のキャビティ１２０を形成し、この後、前記キャリア１００及び前記接着層１０１を貫通する貫通孔１０３を形成しやすくなる。又は、前記キャリア１００と前記半導体チップ２００との間の接着力を確保する前提で、前記接着層１０１が小さい領域の前記キャリア１００を被覆し、たとえば、図３に示すように、第１の接着層開口１１０´及び第２の接着層開口１２０´を形成するとともに、接着層１０１から前記キャリア１００の縁領域１００ａをさらに露出させ、またたとえば、図４に示すように、第１の接着層開口１１０´を形成するとともに、接着層１０１から前記キャリア１００の縁領域１００ａをさらに露出させる。前記キャリア１００の縁領域１００ａをさらに露出させ、この後、樹脂封止層１０２を形成しやすくなり、前記樹脂封止層１０２は、露出された前記キャリア１００、露出された前記接着層１０１及び前記半導体チップ２００を被覆し、前記接着層１０１及び前記半導体チップ２００を包んで、良好な樹脂封止効果を実現する。
【００３６】
本発明の他の実施例では、前記接着層１０１を前記半導体チップ２００上に形成し、次に接着層１０１が形成される半導体チップ２００とキャリア１００とを結合してもよいことを理解され得る。具体的には、いくつかの半導体チップ２００を含むウェハー３００上に接着層１０１を形成してもよく、前記接着層１０１に第１の接着層開口１１０´を形成して、前記フィルタチップ２００におけるアクティブ領域２０１を露出させることで、前記キャリア１００と前記半導体チップ２００とが位置合わせられた後に、両者の間に第１のキャビティ１１０を形成する。当然ながら、前記半導体チップ２００の入力／出力電極２０２領域に対応する箇所に第２の接着層開口１２０´を形成してもよく、半導体チップ２００を前記接着層１０１に置いた後、前記入力／出力電極２０２領域に第２のキャビティ１２０を形成することで、この後に、前記キャリア１００及び前記接着層１０１を貫通する貫通孔１０３を形成しやすくなる。又は、前記キャリア１００と前記半導体チップ２００との間の接着力を確保する前提で、前記接着層１０１が小さい領域の前記キャリア１００を被覆し、たとえば、第１の接着層開口１１０´及び第２の接着層開口１２０´を形成するとともに、接着層１０１から前記半導体チップ２００の縁領域をさらに露出させる。またたとえば、第１の接着層開口１１０´を形成するとともに、接着層１０１から前記半導体チップ２００の縁領域を露出させる。前記半導体チップ２００の縁領域１００ａをさらに露出させることで、この後、樹脂封止層１０２を形成しやすくなり、前記樹脂封止層１０２は、露出された前記キャリア１００、露出された前記接着層１０１及び前記半導体チップ２００を被覆し、前記接着層１０１及び前記半導体チップ２００を包んで、良好な樹脂封止効果を実現する。
【００３７】
本実施例では、フィルタの共振周波数に関連する前記接着層１０１の厚さは、この後に形成される第１のキャビティ１１０の厚さを直接決定し、従って、フィルタに必要な共振周波数に基づき、前記接着層１０１の厚さを設けてもよい。例示的には、前記接着層１０１の厚さは、２μｍ〜２００μｍ、たとえば、５０μｍまたは８０μｍまたは１００μｍであってもよい。
【００３８】
続いて、ステップＳ０２を実行し、前記半導体チップ２００を前記接着層１０１上に置き、前記半導体チップ２００のアクティブ領域２０１と位置合わせられる第１のキャビティ１１０を前記第１の接着層開口１１０´に形成する。図１１Ａ及び図１１Ｂに示すように、前記第１の接着層開口１１０´のみに第１のキャビティを形成してもよい。具体的に実施する際、図８Ａ及び図８Ｂに示すように、前記第１の接着層開口１１０´に第１のキャビティ１１０を形成するとともに、前記半導体チップ２００の入力／出力電極領域２０２と位置合わせられる第２のキャビティ１２０をさらに前記第２の接着層開口１２０´に形成してもよく、また、前記キャリア１００の縁領域１００ａも露出させる。又は、図９Ａ及び図９Ｂに示すように、前記第１の接着層開口１１０´のみに第１のキャビティ１１０を形成し、また、前記キャリア１００の縁領域１００ａも露出させる。又は、図１０Ａ及び図１０Ｂに示すように、前記第１の接着層開口１１０´に第１のキャビティ１１０を形成するとともに、前記第２の接着層開口１２０´に第２のキャビティ１２０を形成し、前記キャリア１００の縁領域１００ａが接着層１０１により被覆される。
【００３９】
本実施例では、接着層１０１を介して、直接半導体チップ２００をキャリア１００上に接着し、前記接着層１０１は、後続の樹脂封止過程において樹脂封止材料が半導体チップ２００のアクティブ領域２０１に入ることを阻止することができ、それにより、アクティブ領域２０１の汚染を回避する。
【００４０】
本実施例では、前記第１のキャビティ１１０の面積と半導体チップ２００のアクティブ領域２０１の面積とが同じであり、且つ両者が完全に正対する。しかし、具体的に実施する際、前記第１のキャビティ１１０が半導体チップ２００のアクティブ領域２０１に面するとともに、半導体チップ２００のアクティブ領域２０１の投影の少なくともの一部が前記第１のキャビティ１１０内に位置する限り、前記第１のキャビティ１１０の面積がアクティブ領域２０１の面積と同じではなくてもよい。同様に、前記第２のキャビティ１２０の面積と半導体チップ２００の前記入力／出力電極領域２０２の面積とは、同じであってもよいし、同じではなくてもよく、図１２に示すのは、入力／出力電極領域２０２の面積が第２のキャビティ１２０の面積より大きい場合のみである。前記第２のキャビティ１２０が前記入力／出力電極領域２０２に面するとともに、前記入力／出力電極領域２０２の投影の少なくともの一部が第２のキャビティ１２０内に位置すればよい。好ましくは、第２のキャビティ１２０が前記入力／出力電極領域２０２の中心領域と位置合わせられる。
【００４１】
本実施例では、エアギャップ型半導体デバイスのパッケージング構造の製作方法の残りのステップについては、図１２に示す接着層１０１のみを用いて説明し、他の形状で設けられる接着層１０１に関しては、残りのステップのプロセスが同様であり、ここで１つずつ説明しない。
【００４２】
続いて、ステップＳ０３を実行し、前記キャリア１００の前記半導体チップ２００が接着される面に対して樹脂封止プロセスを行って、前記半導体チップ２００を前記キャリア１００上に樹脂封止する。具体的には、図１２に示すように、前記キャリア１００に対して射出成形プロセスを行い、前記キャリア１００の前記半導体チップ２００が固定される面に樹脂封止層１０２を形成し、前記樹脂封止層１０２が前記半導体チップ２００及び前記接着層１０１に包まれる。前記樹脂封止層１０２は、熱融着可能な任意の樹脂材料で製作されてもよく、たとえば、ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン、ポリフェニレンオキサイド、ポリアミド、ポリエーテルイミド、メタクリル酸樹脂または環状オレフィン系樹脂などの熱可塑性樹脂を含んでもよい。本発明の実施例では、前記樹脂封止層１０２は、エポキシ樹脂で製造される。具体的には、ホットプレス射出成形プロセスによって前記樹脂封止層１０２を形成してもよく、ホットプレス射出成形プロセスの充填性能が良好であり、射出成形剤がキャリア１００上に良好に充填されて半導体チップ２００を包むことができ、それにより、良好なパッケージング効果を有する。
【００４３】
続いて、ステップＳ０４を実行し、図１４に示すように、前記半導体チップ２００の入力／出力電極領域２０２と位置合わせられる位置に、前記キャリア１００及び前記接着層１０１を貫通する貫通孔１０３を形成する。前記貫通孔１０３は、エッチング、レーザ又は機械的孔あけの方法で形成されてもよく、前記貫通孔１０３は、前記キャリア１００及び前記接着層１０１から前記半導体チップ２００の入力／出力電極２０２まで貫通する。好ましい技術案では、前記貫通孔１０３が完了された後、前記貫通孔１０３をクリーンし、たとえば、反応イオンエッチング（ＲＩＥ）によって前記貫通孔１０３に対してクリーン処理を行ってもよく、この後、相互接続構造を形成しやすくなる。本発明の他の実施例では、前記貫通孔１０３を形成する前、図１３に示すように、まず前記キャリア１００を逆にし、次に前記キャリア１００に対して薄型化プロセスを行い、たとえば化学機械研磨（ＣＭＰ）、ウエットエッチングまたはドレイエッチングのうちの１種または複数種によって、前記キャリア１００の、前記接着層１０１が形成される面と異なる面に対して薄型化を行ってもよく、それにより、前記貫通孔１０３を形成しやすくなる。
【００４４】
続いて、ステップＳ０５を実行し、図１５に示すように、前記キャリア１００の、前記接着層１０１が形成される面と異なる面に相互接続構造１０４を形成し、前記相互接続構造１０４は、前記貫通孔１０３を貫通し、前記入力／出力電極領域２０２の入力／出力電極に電気的に接続される。例示的には、前記相互接続構造１０４は、金属プラグと金属配線の組合せ形態で形成され、たとえば、前記貫通孔１０３内に金属プラグを形成し、前記キャリア１００の、前記接着層１０１が形成される面と異なる面に金属配線を行う。前記相互接続構造１０４は、まず、前記貫通孔１０３を充填して前記キャリア１００の表面に被覆される金属層を金属充填、メッキまたは沈積により形成し、次にホトエッチング、エッチングなどのプロセスを用いて金属層をパターニングし、それにより、相互接続構造１０４を形成し、入力／出力電極２０２の導出を実現することで形成されてもよい。前記相互接続構造１０４の材料は、たとえば、金、銀、銅、鉄、アルミニウム、ニッケル、パラジウムまたは錫のうちの１種またはその合金である。
【００４５】
本実施例では、前記相互接続構造１０４を形成した後、図１６に示すように、前記キャリア１００の、前記接着層１０１が形成される面と異なる面に鈍化層１０５を形成し、前記鈍化層１０５が前記相互接続構造１０４及び前記キャリア１００の、前記接着層１０１が形成される面と異なる面に被覆されるステップと、次に、ホトエッチング、エッチングプロセスを利用して前記鈍化層１０５に鈍化層開口を形成して、相互接続構造１０４を露出させ、前記鈍化層開口に金属材料を充填してアンダーバンプ金属層（ＵＢＭ）１０６を製作するステップと、続いて、前記アンダーバンプ金属層１０６においてボールはんだ付け及びリフローを行い、はんだボールバンプ１０７を形成するステップとをさらに含む。前記はんだボールバンプ１０７は、たとえば、錫、鉛、銅、銀、金などの金属のうちの１種またはその合金を含む金属材料である。
【００４６】
最後に、上記形成されるエアギャップ型半導体デバイスのパッケージング構造を切断し、複数の独立する半導体デバイスを形成する。
【００４７】
対応して、本実施例は、
キャリア１００と、
アクティブ領域２０１及び入力／出力電極２０２を含む半導体チップ２００と、
接着層１０１であって、前記接着層１０１は、前記キャリア１００と前記半導体チップ２００との間に配置され、第１の接着層開口１１０´を有し、前記半導体チップ２００と前記キャリア１００が前記第１の接着層開口１１０´に第１のキャビティ１１０を形成し、前記第１のキャビティ１１０が前記半導体チップのアクティブ領域２０１の一部に少なくとも位置合わせられる接着層１０１と、
前記接着層１０１と前記キャリア１００の同一側に位置するとともに、前記半導体チップ２００及び前記接着層１０１から露出される領域に被覆される樹脂封止層１０２と、
前記キャリア１００を貫通し、前記半導体チップ２００の入力／出力電極領域２０２の一部を少なくとも露出させる少なくとも１つの貫通孔１０３と、
前記キャリア１００の、前記接着層１０１が形成される面と異なる面に形成され、前記貫通孔１０３を貫通し、前記入力／出力電極領域２０２の入力／出力電極に電気的に接続される相互接続構造１０４とを備える、エアギャップ型半導体デバイスのパッケージング構造をさらに提供する。
【００４８】
前記キャリア１００の材料は、シリコン、二酸化シリコン、セラミック、ガラス、有機材料などであってもよい。本実施例に記載のキャリア１００は、ウェハーである。前記接着層１０１の材料は、パターニング可能であり、且つ一定の粘着力を有する材料である。前記半導体チップ２００は、フィルタチップ、ＭＥＭＳチップ、画像センサチップ、バイオセンサチップを含み、たとえば、前記フィルタチップは、ＳＡＷフィルタチップまたはＢＡＷフィルタチップであってもよい。本実施例では、前記接着層１０１は、パターン化されるドライフィルム層（Ｄｒｙ  ｆｉｌｍ）である。前記ドライフィルム層の材料は、たとえば、半導体チップのパッケージングまたはプリント基板の製造の際に用いられる、粘性を有するフォトレジストフィルムであり、通常、感光性ポリマー材料である。前記樹脂封止層１０２は、エポキシ樹脂で製造され、前記相互接続構造１０４の材料は、たとえば、金、銀、銅、鉄、アルミニウム、ニッケル、パラジウムまたは錫のうちの１種またはその合金である。
【００４９】
前記第１のキャビティ１１０の面積と半導体チップ２００のアクティブ領域２０１の面積とが同じであり、両者が完全に正対する。しかし、具体的に実施する際、前記第１のキャビティ１１０が半導体チップ２００のアクティブ領域２０１に面するとともに、半導体チップ２００のアクティブ領域２０１の投影の少なくともの一部が前記第１のキャビティ１１０内に位置する限り、前記第１のキャビティ１１０の面積がアクティブ領域２０１の面積と同じでなくてもよい。
【００５０】
前記接着層１０１が第２の接着層開口１２０´をさらに有し、前記半導体チップと前記キャリア１００が前記第２の接着層開口１２０´に第２のキャビティ１２０を形成し、前記第２のキャビティ１２０が少なくとも前記入力／出力電極領域２０２の一部と位置合わせられる。前記第２のキャビティ１２０が前記貫通孔１０３と連通し、前記相互接続構造１０４が前記貫通孔１０３及び前記第２のキャビティ１２０を貫通し、前記入力／出力電極に接続される。本発明の他の実施例では、前記接着層１０１が第２の接着層開口１２０´を有さず、この後に前記キャリア１００及び前記接着層１０１をエッチングすることで前記貫通孔１０３を形成し、さらに前記入力／出力電極領域２０２の入力／出力電極を露出させ、次に前記貫通孔１０３内に金属プラグを形成し、前記キャリア１００の、前記接着層１０１が形成される面と異なる面に金属配線を行い、相互接続構造１０４を構成する。
【００５１】
さらに、前記キャリア１００の前記接着層１０１から離れる面に鈍化層１０５が設けられ、前記鈍化層１０５が前記相互接続構造１０４及び前記キャリア１００の、前記接着層１０１が形成される面と異なる面に被覆され、前記鈍化層１０５上にアンダーバンプ金属層（ＵＢＭ）１０６が形成され、前記アンダーバンプ金属層１０６においてボールはんだ付け及びリフローを行い、はんだボールバンプ１０７を形成する。前記はんだボールバンプ１０７がアンダーバンプ金属層（ＵＢＭ）１０６を介して前記相互接続構造１０４に接続され、さらに前記半導体チップ２００の入力／出力電極２０２との接続を実現し、電気信号の導入及び導出を実現する。
【００５２】
前記エアギャップ型半導体デバイスのパッケージング構造は、ウェハレベルパッケージングで製作されてもよく、次に切断プロセスによって独立する複数の半導体デバイスに切断される。
【００５３】
よって、本発明は、第１の接着層開口を有する接着層をキャリア上に形成し、半導体チップを前記接着層上に置き、前記半導体チップのアクティブ領域の一部と少なくとも位置合わせられる第１のキャビティを前記第１の接着層開口に形成し、エアギャップを形成し、アクティブ領域にキャビティ稼働環境を提供し、次に、樹脂封止プロセスによって前記半導体チップを前記キャリア上に樹脂封止し、最後に、前記半導体チップの入力／出力電極領域と位置合わせられる位置に、前記キャリアを貫通する貫通孔を形成し、前記キャリアの、前記接着層が形成される面と異なる面に相互接続構造を形成し、前記相互接続構造が前記貫通孔を貫通して、前記入力／出力電極領域の入力／出力電極に電気的に接続される、エアギャップ型半導体デバイスのパッケージング構造及びその製作方法を提供する。本発明に係るエアギャップ型半導体デバイスのパッケージング構造の製作方法は、長いピン及び上部カバーによる密封が不要であるため、アクティブ領域に必要なキャビティ環境を提供し、パッケージング体積及び材料コストを低減させる。
【００５４】
なお、本明細書の各実施例は、いずれも、関連する形態で説明され、各実施例の同じまたは類似の部分は、互いに参照され得る。各実施例については、他の実施例との相違点に重点的を置いて説明する。特に、構造実施例については、基本的に方法の実施例と同様であるため、説明が比較的簡単である。関連する箇所は、方法の実施例の部分的な説明を参照されたい。
【００５５】
上記説明は、本発明の好適な実施例についての説明にすぎず、本発明の範囲を限定することを意図するものではない。上記開示される内容に基づいて当業者によって行われる任意の変更や修飾は、すべて特許請求の範囲の保護範囲に属する。
【符号の説明】
【００５６】
１０−ＳＡＷフィルタ、１１−圧電基板、１２−Ｉ／Ｏ接点、１３−金属電極、１４−インターデジタルインバータ、１５−音波、
１００−キャリア、１００ａ−キャリアの縁領域、１０１−接着層、１１０´−第１の接着層開口、１２０´−第２の接着層開口、１１０−第１のキャビティ、１２０−第２のキャビティ、１０２−樹脂封止層、１０３−貫通孔、１０４−相互接続構造、１０５−鈍化層、１０６−アンダーバンプ金属層、１０７−はんだボールバンプ、
２００−半導体チップ、２００ａ−半導体チップの機能面、２００ｂ−半導体チップの非機能面、２０１−アクティブ領域、２０２−入力／出力電極領域、３００−いくつかの半導体チップを含むウェハー
【図１】
2022500952.tif 000003
【図２】
2022500952.tif 000004
【図３】
2022500952.tif 000005
【図４】
2022500952.tif 000006
【図５】
2022500952.tif 000007
【図６】
2022500952.tif 000008
【図７Ａ】
2022500952.tif 000009
【図７Ｂ】
2022500952.tif 000010
【図８Ａ】
2022500952.tif 000011
【図８Ｂ】
2022500952.tif 000012
【図９Ａ】
2022500952.tif 000013
【図９Ｂ】
2022500952.tif 000014
【図１０Ａ】
2022500952.tif 000015
【図１０Ｂ】
2022500952.tif 000016
【図１１Ａ】
2022500952.tif 000017
【図１１Ｂ】
2022500952.tif 000018
【図１２】
2022500952.tif 000019
【図１３】
2022500952.tif 000020
【図１４】
2022500952.tif 000021
【図１５】
2022500952.tif 000022
【図１６】
2022500952.tif 000023
【国際調査報告】
2022500952.tif 000024
2022500952.tif 000025
2022500952.tif 000026
2022500952.tif 000027