(57)【要約】【課題】端子数の増加を伴わずに、スミアなどノイズ成分に起因する画素信号のＳ／Ｎの悪化、並びに解像度および輪郭の画質劣化を抑制しつつ、高圧縮率の画素信号を出力することが可能な固体撮像素子の駆動方法を提供する。【解決手段】所定の繰り返し単位で色が配列されたカラーフィルタを搭載した固体撮像素子の駆動方法において、複数の受光部から垂直転送部へ信号電荷を読み出す際に、同じ色のカラーフィルタの下にある受光部から読み出された信号電荷同士を混合させる同色加算ステップと、異なる色のカラーフィルタの下にある受光部から読み出された信号電荷同士を混合させる異色混合ステップと、同色加算ステップで混合させて得た同色加算信号（１，３ライン目）を水平転送部１２０から出力する一方、異色混合ステップで混合させて得た異色混合信号（２，４ライン目）をドレインから掃き捨てるステップとを有する。【選択図】図７
2012227769.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像素子の駆動方法であって、
前記固体撮像素子は、
２次元状に配列された複数の受光部と、
前記複数の受光部の上方に設けられ、所定の繰り返し単位で色が配列されたカラーフィルタと、
それぞれが前記複数の受光部の列に対応して設けられ、当該列に対応した前記受光部のうち、選択した受光部から信号電荷を読み出して垂直方向に転送する複数の垂直転送部と、
前記各垂直転送部によって転送された前記信号電荷を、水平方向に転送する水平転送部と、
前記信号電荷を選択的に掃き捨てる機能を有するドレインとを備えており、
前記複数の受光部から前記垂直転送部へ前記信号電荷を読み出す際に、
同じ色の前記カラーフィルタの下にある前記受光部から読み出された前記信号電荷同士を混合させる同色加算ステップと、
異なる色の前記カラーフィルタの下にある前記受光部から読み出された前記信号電荷同士を混合させる異色混合ステップと、
前記同色加算ステップで混合させて得た同色加算信号を前記水平転送部から出力する一方、前記異色混合ステップで混合させて得た異色混合信号を前記ドレインから掃き捨てるステップとを有する
ことを特徴とする固体撮像素子の駆動方法。
【請求項２】
請求項１記載の固体撮像素子の駆動方法において、
前記カラーフィルタは、２画素×２画素の配列単位で色が配列されている
ことを特徴とする固体撮像素子の駆動方法。
【請求項３】
請求項１記載の固体撮像素子の駆動方法において、
前記カラーフィルタは、ベイヤ配列で色が配列されている
ことを特徴とする固体撮像素子の駆動方法。
【請求項４】
請求項１記載の固体撮像素子の駆動方法において、
前記ドレインは、前記垂直転送部に隣接して配置されている
ことを特徴とする固体撮像素子の駆動方法。
【請求項５】
請求項１または請求項４記載の固体撮像素子の駆動方法において、
前記ドレインと前記垂直転送部との間における導通状態と障壁状態とを専用のゲートで制御する
ことを特徴とする固体撮像素子の駆動方法。
【請求項６】
請求項１記載の固体撮像素子の駆動方法において、
前記ドレインは、前記水平転送部に隣接して配置されている
ことを特徴とする固体撮像素子の駆動方法。
【請求項７】
請求項１または請求項６記載の固体撮像素子の駆動方法において、
前記ドレインと前記水平転送部との間における導通状態と障壁状態とを専用のゲートで制御する
ことを特徴とする固体撮像素子の駆動方法。
【請求項８】
請求項１記載の固体撮像素子の駆動方法において、
前記垂直転送部は、前記信号電荷の読み出しの際に選択した前記受光部からの前記信号電荷とともに、選択しなかった前記受光部に隣接した部分に蓄積されている非読み出し電荷を転送するものであり、
前記固体撮像素子は、前記非読み出し電荷のうち、一部の非読み出し電荷を前記水平転送部から出力する一方、残部の非読み出し電荷を前記ドレインから掃き捨てる
ことを特徴とする固体撮像素子の駆動方法。
【請求項９】
請求項１記載の固体撮像素子の駆動方法において、
前記固体撮像素子の外部から検出される被写体の照度に応じて、前記異色混合ステップを行うか否かを切り替える
ことを特徴とする固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素間引きおよび画素加算により画素情報を圧縮する固体撮像素子の駆動方法に関するものである。
【背景技術】
【０００２】
近年、ＣＣＤイメージセンサやＣＭＯＳイメージセンサに代表される固体撮像素子は、高度に多画素化し、得られる静止画像データの高精細化が進んでいる。例えば、デジタルスチルカメラ（以後、ＤＳＣと呼ぶ）においては、プロフェッショナル用途では２０００万画素、入門用途でも１０００万画素を超える商品が市販されている。そして、これらのＤＳＣに搭載される固体撮像素子は、静止画だけでなく動画の撮影にも併用されることが一般的である。ここで、多くの動画フォーマットは１０万〜２００万画素程度の画素数であり、フレームレートは２４〜６０ｆｐｓとなっている。そのため、静止画用に膨大な画素を擁する固体撮像素子を用いて、画素数の少ない高フレームレートの動画を撮影する機能の重要度が増している。すなわち、高圧縮率の画素信号を出力することが求められている。以下の従来例では、ＣＣＤ撮像素子の画素信号電荷を圧縮する方法である画素間引きおよび画素加算について説明する。
【０００３】
＜従来例＞
図１９は、従来の固体撮像素子における画素の構成例を示す図である。図１９は、２次元状に配置された複数のフォトダイオード３００の上方に、ＲＧＢベイヤ配列で色が配列されているカラーフィルタ３０４が設けられた例を示している。図１９において、Ｒは上方に赤色のカラーフィルタ３０４が設けられたフォトダイオード３００を示しており、ＧｒおよびＧｂは緑色のカラーフィルタ３０４が設けられたフォトダイオード３００を、Ｂは青色のカラーフィルタ３０４が設けられたフォトダイオード３００をそれぞれ示している。
【０００４】
本従来例では、固体撮像素子の垂直方向の３２画素空間（２色がそれぞれ１６画素を有する空間）において、それぞれの色から１４画素を間引き、残る２画素の信号電荷を加算して２倍感度にする固体撮像素子の駆動方法について説明する。
【０００５】
垂直ＣＣＤ３０２は、８種類の独立な転送パルスφＶ１〜φＶ８の供給を受ける８相駆動に対応しており、それぞれのフォトダイオード３００に対応して設けられた垂直ＣＣＤゲート３０３が、各フォトダイオード３００に隣接して設けられている。そして、垂直ＣＣＤゲート３０３は、それぞれの対応するフォトダイオード３００で光電変換された信号電荷を垂直ＣＣＤ３０２に読み出す読み出し機能、および読み出された信号電荷を垂直ＣＣＤ３０２の垂直方向に転送する転送機能を有する。
【０００６】
ここで、垂直ＣＣＤゲート３０３には、印加される転送パルスφＶ１〜φＶ８に応じて記号を付している。なお、転送パルスφＶ１，φＶ２については、信号電荷の読み出しに組み合わせて間引きや加算を実施するため、それぞれ「Ａ」、「Ｂ」および「Ｃ」を付した転送パルスφＶ１Ａ，φＶ１Ｂ，φＶ１Ｃ，φＶ２Ａ，φＶ２Ｂ，φＶ２Ｃに対応した垂直ＣＣＤゲート３０３が配置されている。
【０００７】
そして、同じ記号φＶ１Ａ／Ｂ／Ｃ，φＶ２Ａ／Ｂ／Ｃ，φＶ３〜φＶ８を付した垂直ＣＣＤゲート３０３同士は、それぞれ同一の配線に接続され、固体撮像素子の外部から異なった３種類の電圧レベルの転送パルスφＶ１Ａ／Ｂ／Ｃ，φＶ２Ａ／Ｂ／Ｃ，φＶ３〜φＶ８が印加される。具体的には、垂直ＣＣＤ３０２内に信号電荷を保持・蓄積する際に印加するＭｉｄｄｌｅレベル（以降ＶＭとする）、垂直ＣＣＤ３０２内で信号電荷を蓄積する際に信号電荷同士を区切るバリアを形成する際に印加するＬｏｗレベル（以降ＶＬとする）、およびフォトダイオード３００から垂直ＣＣＤ３０２への信号電荷の読み出しの際に印加するＨｉｇｈレベル（以降ＶＨとする）の３種類の電圧レベルの転送パルスφＶ１Ａ／Ｂ／Ｃ，φＶ２Ａ／Ｂ／Ｃ，φＶ３〜φＶ８が印加される。
【０００８】
図２０はフォトダイオード３００から垂直ＣＣＤ３０２への信号電荷の読み出しのタイミングチャートであり、図２１は信号電荷の転送およびドレイン掃き捨てのタイミングチャートである。また、図２２は各時刻における垂直ＣＣＤ３０２の動作を示す図である。例えば、図２２（ａ）は図２０の時刻ｔ９０における垂直ＣＣＤ３０２の動作を示す図であり、この時点では垂直ＣＣＤ３０２への信号電荷の読み出しは行われていないので、全てのパケットは、「空」の状態となっている（パケットの詳細は後述する）。なお、図２２では、図２０のタイミングチャートの工程において、読み出しに使用しないフォトダイオード３００は図示していない。
【０００９】
図２０の時刻ｔ９０から時刻ｔ９１の期間において、垂直ＣＣＤゲートφＶ１Ａ，φＶ２ＡにＶＨ電圧を印加し、垂直ＣＣＤゲートφＶ１Ａ，φＶ２Ａに対応する垂直ＣＣＤ３０２の部位に信号電荷を読み出している（図２２（ｂ））。このとき、φＶ３〜φＶ８には読み出しパルスは印加されない。そして、時刻ｔ９１から時刻ｔ９２の期間において、８ゲート分の信号電荷の垂直方向転送を行った後、垂直ＣＣＤゲートφＶ１Ｃ，φＶ２Ｃに対応する垂直ＣＣＤ３０２の部位に信号電荷を読み出している（図２２（ｃ））。
【００１０】
ここで、図２１の時刻ｔ９３において、図２０の工程で生成された同色加算信号が蓄積されているとする。すると、図２１の時刻ｔ９３から時刻ｔ９４の期間において、ドレインゲートφＤＧにＶＬ電圧が印加され、垂直ＣＣＤゲートφＶＳ１に対応する垂直ＣＣＤ３０２の部位の信号電荷（同色加算信号）が水平ＣＣＤ３２０に転送される。そして、ｔ９４から時刻ｔ９６の期間において、ドレインゲートφＤＧにＶＤ電圧が印加され、「空」パケットがドレインに掃き捨てられている（ドレインゲートおよびドレイン掃き捨ての詳細は後述する）。そして、同じ色のカラーフィルタの下にあるフォトダイオード３００から読み出された同色加算信号を受け取れるように、垂直ＣＣＤゲートφＶＳ１には、再びＶＭ電圧が印加される。図２０および図２１の動作を繰り返すことにより、従来例では画素間引きおよび画素加算を行っている。
【００１１】
以上のように、従来例では同色１６画素の中から２画素を選択的に読み出して加算し、１／１６の画素圧縮率で２倍感度の信号電荷を得ている。また、連続する「空」パケットをドレインに掃き捨てることにより、掃き捨てない場合と比較してスミアを含むノイズ成分の７５％（＝−１２ｄＢ）を削減できる。一方で、同色１６画素のうち２画素の信号電荷を加算して２倍感度の画像を得るためには、駆動パルス（転送パルス）φＶ１，φＶ２の系統に関しては、「Ａ」、「Ｂ」、および「Ｃ」の各３種類、合計６種類の端子が必要となる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開昭６２−０７６７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上記の従来例の構成を用いれば、例えば１／１６のように垂直方向において高い圧縮率の画像を得るとともに、スミアに代表されるようなノイズ成分をドレインへ掃き捨てることができ、画素信号のＳ／Ｎを改善することが可能である。一方で、垂直方向の３２画素空間（２色がそれぞれ１６画素を有する空間）において、それぞれの色から１４画素を間引き、残る２画素の信号電荷を加算して２倍感度にする固体撮像素子の駆動において、最低限必要な端子構成は、φＶ１，φＶ２の系統に関しては、「Ａ」、「Ｂ」の各２種類、合計４種類である。したがって、最低限必要な端子構成と比較すると２端子増加するという課題がある。さらに、端子数の増加に伴い、ゲート配線も複雑化する。
【００１４】
また、高度な多画素化と映像フォーマットの高フレームレート化は、普及型のデジタルカメラやビデオカメラにおいても進んでおり、技術障壁が低く、かつ簡便な構成で高圧縮率の画素信号を出力することが求められている。
【００１５】
本発明は、上記の点に鑑み、端子数の増加を伴わず、スミアなどのノイズ成分に起因する画素信号のＳ／Ｎの悪化、並びに解像度および輪郭の画質劣化を抑制しつつ、高圧縮率の画素信号を出力することが可能な固体撮像素子の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の一態様は、固体撮像素子の駆動方法であって、前記固体撮像素子は、２次元状に配列された複数の受光部と、前記複数の受光部の上方に設けられ、所定の繰り返し単位で色が配列されたカラーフィルタと、それぞれが前記複数の受光部の列に対応して設けられ、当該列に対応した前記受光部のうち、選択した受光部から信号電荷を読み出して垂直方向に転送する複数の垂直転送部と、前記各垂直転送部によって転送された前記信号電荷を、水平方向に転送する水平転送部と、前記信号電荷を選択的に掃き捨てる機能を有するドレインとを備えている。そして、前記複数の受光部から前記垂直転送部へ前記信号電荷を読み出す際に、同じ色の前記カラーフィルタの下にある前記受光部から読み出された前記信号電荷同士を混合させる同色加算ステップと、異なる色の前記カラーフィルタの下にある前記受光部から読み出された前記信号電荷同士を混合させる異色混合ステップと、前記同色加算ステップで混合させて得た同色加算信号を前記水平転送部から出力する一方、前記異色混合ステップで混合させて得た異色混合信号を前記ドレインから掃き捨てるステップとを有する。
【００１７】
この態様によると、同じ色に対応する信号電荷同士を混合させる同色加算ステップとともに、異なる色に対応する信号電荷同士を混合させる異色混合ステップを有し、異色混合ステップで混合させて得た異色混合信号をドレインから掃き捨てるステップにおいて、異色混合ステップで読み出した信号電荷を掃き捨てる。これにより、同色加算信号のみを水平転送部から出力することができる。これにより、端子数の増加を伴わずに、スミアなどのノイズ成分に起因する画素信号のＳ／Ｎの悪化を抑制しつつ、高圧縮率の画素信号を出力することができる。また、画素信号重心の均等化により、解像度や輪郭の画質劣化を軽減することができる。
【００１８】
そして、前記態様の固体撮像素子の前記垂直転送部は、前記信号電荷の読み出しの際に選択した前記受光部からの前記信号電荷とともに、選択しなかった前記受光部に隣接した部分に蓄積されている非読み出し電荷を転送するのが好ましい。そして、前記固体撮像素子は、前記非読み出し電荷のうち、一部の非読み出し電荷を前記水平転送部から出力する一方、残部の非読み出し電荷を前記ドレインから掃き捨てるのが好ましい。これにより、同色加算信号が後続のパケットに取り残されてしまう場合に、例えば、上記の一部の非読み出し電荷として、非読み出し電荷のうちこの同色加算信号の後続パケットを選択し、水平転送部から出力する。すると、後続のパケットに取り残された信号電荷を取り戻すことが可能となる。これにより、垂直ＣＣＤの転送の不全などに起因する転送効率不良による画質劣化を軽減することができる。
【発明の効果】
【００１９】
本発明によれば、端子数の増加を伴わず、スミアなどのノイズ成分に起因する画素信号のＳ／Ｎの悪化、並びに解像度および輪郭の画質劣化を抑制しつつ、高圧縮率の画素信号を出力することができる。
【図面の簡単な説明】
【００２０】
【図１】第１の実施形態に係る固体撮像素子の構成例を示す図である。
【図２】第１の実施形態に係る画素部の構成例を示す図である。
【図３】第１の実施形態に係る転送制御部の構成例を示す図である。
【図４】第１の実施形態に係る垂直期間（１フレーム）における駆動パルスの概要を示すタイミングチャートである。
【図５】第１の実施形態に係る固体撮像素子の読み出し動作を説明するためのタイミングチャートである。
【図６】第１の実施形態に係る固体撮像素子の読み出し動作の各時刻における画素部の動作を説明するための図である。
【図７】第１の実施形態に係る信号電荷圧縮過程における垂直ＣＣＤ内の信号電荷配列を示す図である。
【図８】第１の実施形態に係る固体撮像素子の転送動作およびドレイン掃き捨て動作を説明するためのタイミングチャートである。
【図９】例示する固体撮像素子の信号電荷圧縮過程における垂直ＣＣＤ内の信号電荷配列を示す図である。
【図１０】例示する固体撮像素子の画素部の構成例を示す図である。
【図１１】例示する固体撮像素子の読み出し動作を説明するためのタイミングチャートである。
【図１２】例示する固体撮像素子の転送動作およびドレイン掃き捨て動作を説明するためのタイミングチャートである。
【図１３】例示する固体撮像素子の転送動作およびドレイン掃き捨て動作を説明するためのタイミングチャートである。
【図１４】第２の実施形態に係る固体撮像素子の構成例を示す図である。
【図１５】第２の実施形態に係る転送制御部の構成例を示す図である。
【図１６】第２の実施形態に係る固体撮像素子の転送動作およびドレイン掃き捨て動作を説明するためのタイミングチャートである。
【図１７】第３の実施形態に係る固体撮像素子の転送動作およびドレイン掃き捨て動作を説明するためのタイミングチャートである。
【図１８】第４の実施形態に係るカメラの構成例を示す図である。
【図１９】従来の画素部の構成例を示す図である。
【図２０】従来の固体撮像素子の読み出し動作を説明するためのタイミングチャートである。
【図２１】従来の固体撮像素子の転送動作およびドレイン掃き捨て動作を説明するためのタイミングチャートである。
【図２２】従来の固体撮像素子の読み出し動作の各時刻における画素部の動作を説明するための図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態について図面を参照しながら説明する。
【００２２】
＜第１の実施形態＞
図１は第１の実施形態に係る固体撮像素子の構成例を示す図である。図１の固体撮像素子１は、画素部１０、転送制御部１１０、水平ＣＣＤ１２０、および信号出力部１２１を備えている。また、画素部１０と転送制御部１１０との両方の領域にまたがって配置されている垂直ＣＣＤ１０２を備えている。
【００２３】
画素部１０は、２次元状に配列された複数のフォトダイオード１００、および各フォトダイオード１００と垂直ＣＣＤ１０２との間に配置された複数の読み出し部１０１を備えている。なお、受光部はフォトダイオード１００に限定されず、他の受光素子を用いても良い。
【００２４】
垂直ＣＣＤ１０２は、フォトダイオード１００の各列に対応して設けられており、選択したフォトダイオード１００から信号電荷を読み出して、画素部１０から転送制御部１１０を介して水平ＣＣＤ１２０へと信号電荷を転送する（垂直方向）。垂直ＣＣＤ１０２は、垂直ＣＣＤゲート電極を有しており、例えばシフトレジスタで構成される。
【００２５】
水平ＣＣＤ１２０は、それぞれの垂直ＣＣＤ１０２から転送された信号電荷を受け取り、信号電荷を水平方向に転送する。転送された信号電荷は、信号出力部１２１において電圧信号に変換され出力される。水平ＣＣＤ１２０は、水平ＣＣＤゲート電極を有しており、例えばシフトレジスタで構成される。
【００２６】
転送制御部１１０は、垂直ＣＣＤ１０２によって転送された信号電荷の一部を後述のドレインへ選択的に掃き捨てる機能を有し、掃き捨てない信号電荷を選択的に水平ＣＣＤ１２０に転送する。転送制御部１１０は、転送制御電極を有する。
【００２７】
図２は固体撮像素子１における画素部１０の構成を示す図である。図２は、２次元状に配置された複数のフォトダイオード１００の上方に、ＲＧＢベイヤ配列で色が配列されているカラーフィルタ１０４が設けられた固体撮像素子１（カラーイメージセンサ）の画素部１０の構成例を示している。図２において、Ｒは上方に赤色のカラーフィルタ１０４が設けられたフォトダイオード１００を、ＧｒおよびＧｂは上方に緑色のカラーフィルタ１０４が設けられたフォトダイオード１００を、Ｂは上方に青色のカラーフィルタ１０４が設けられたフォトダイオード１００をそれぞれ示している。
【００２８】
以下の各実施形態では、固体撮像素子１について垂直方向の３２画素空間（２色がそれぞれ１６画素を有する空間）においてそれぞれの色から１４画素を間引き、残る２画素の信号電荷を加算して２倍感度にする駆動方法について説明する。
【００２９】
垂直ＣＣＤ１０２は、８種類の独立な転送パルスφＶ１〜φＶ８の供給を受ける８相駆動に対応しており、それぞれのフォトダイオード１００に対応して設けられた垂直ＣＣＤゲート１０３が、各フォトダイオード１００に隣接して設けられている。そして、垂直ＣＣＤゲート１０３は、それぞれの対応するフォトダイオード１００で光電変換された信号電荷を垂直ＣＣＤ１０２に読み出す読み出し機能、および読み出された信号電荷を垂直ＣＣＤ１０２の垂直方向に転送する転送機能を有する。
【００３０】
ここで、垂直ＣＣＤゲート１０３には、印加される転送パルスφＶ１〜φＶ８に応じて記号を付している。なお、転送パルスφＶ１，φＶ２においては、信号電荷の読み出しに組み合わせて間引きや加算を実施するために、それぞれ「Ａ」および「Ｂ」を付した転送パルスφＶ１Ａ，φＶ１Ｂ，φＶ２Ａ，φＶ２Ｂが印加され、その印加される転送パルスφＶ１Ａ／Ｂ，φＶ２Ａ／Ｂに応じた符号を垂直ＣＣＤゲート１０３に付している。なお、本実施形態では、φＶ１および，φＶ２において「Ａ」および「Ｂ」を付したゲートを配置しているが、φＶ１および，φＶ２の代わりに、他のゲートφＶ３〜φＶ８に対して「Ａ」および「Ｂ」を付したゲートを設けてもかまわない。
【００３１】
そして、同じ記号φＶ１Ａ／Ｂ，φＶ２Ａ／Ｂ，φＶ３〜φＶ８を付した垂直ＣＣＤゲート１０３同士はそれぞれ同一の配線に接続され、固体撮像素子１の外装部に配置された端子と接続される。そして、外部回路からこの端子を介して垂直ＣＣＤゲート１０３に異なった３種類の電圧レベルの駆動パルス（転送パルス）φＶ１Ａ／Ｂ，φＶ２Ａ／Ｂ，φＶ３〜φＶ８が印加される。すると、同じ名称の垂直ＣＣＤゲート１０３には、同期したパルス電圧が反映される。具体的には、垂直ＣＣＤ１０２内に信号電荷を保持・蓄積する際に印加する、例えば０Ｖ前後の電位であるＭｉｄｄｌｅレベル（以降ＶＭとする）、垂直ＣＣＤ１０２内で信号電荷を蓄積する際に信号電荷同士を区切るバリアを形成する際に印加する、例えば−６〜−８Ｖ前後の電位であるＬｏｗレベル（以降ＶＬとする）、およびフォトダイオード１００から垂直ＣＣＤ１０２への信号電荷の読み出しの際に印加する、例えば１０〜１５Ｖ前後の電位であるＨｉｇｈレベル（以降ＶＨとする）の３種類の電圧レベルの駆動パルス（転送パルス）φＶ１Ａ／Ｂ，φＶ２Ａ／Ｂ，φＶ３〜φＶ８が印加される。
【００３２】
垂直ＣＣＤゲート１０３は、信号電荷を転送する方向に応じて、例えば図２のように配置され、ＶＭ電圧およびＶＬ電圧で構成される８ゲート単位の転送パルスが順次印加されることにより信号電荷を転送する。一方で、読み出し工程は、画素信号の読み出しと併せて間引きや加算による画素圧縮を行うため、８ゲートより広い範囲を単位とした繰り返しのゲート構成となっており、例えば垂直ＣＣＤゲートφＶ１，φＶ２に関しては３２ゲート単位で垂直ＣＣＤゲートφＶ１は「φＶ１Ａ，φＶ１Ａ，φＶ１Ｂ，φＶ１Ｂ」、垂直ＣＣＤゲートφＶ２は「φＶ２Ｂ，φＶ２Ｂ，φＶ２Ａ，φＶ２Ａ」が繰り返し配置されており、それぞれの記号φＶ１Ａ／Ｂ，φＶ２Ａ／Ｂを付した垂直ＣＣＤゲートφＶ１Ａ／Ｂ，φＶ２Ａ／Ｂにそれぞれ異なったＶＨ電圧パルス（読み出しパルス）が印加される。
【００３３】
図３は固体撮像素子における転送制御部１１０の構成例を示す図である。転送制御部１１０は、転送制御専用に用いる転送パルスφＶＳ１〜φＶＳ３が印加される転送制御部専用の垂直ＣＣＤゲート１０３、ドレイン１１２、およびドレイン制御用ゲート１１１（以降、ドレインゲートまたはφＤＧゲートとする）を備えている。なお、図３においても、図２と同様に転送制御部専用の垂直ＣＣＤゲート１０３には、印加される転送パルスφＶＳ１〜φＶＳ３に応じた記号を付している。そして、φＶＳ１〜φＶＳ３の記号を付した垂直ＣＣＤゲートφＶＳ１〜φＶＳ３は、図２に示した垂直ＣＣＤゲートφＶ１Ａ／Ｂ，φＶ２Ａ／Ｂ，φＶ３〜φＶ８と同様に、ＶＭ電圧とＶＬ電圧とが印加されることにより信号電荷を転送する。ドレイン１１２には、例えば１０〜１５Ｖの固定電圧が印加される。また、ドレインゲート１１１には、ＶＬ電圧またはドレイン有効電圧（以降ＶＤとする）が印加され、例えば０Ｖ前後および１５Ｖ前後の電圧が印加される。具体的には、ドレインゲート１１１にＶＬ電圧が印加された場合、ドレインゲート１１１は、転送パルスφＶＳ２とドレイン１１２との間に電位障壁を形成するため、垂直ＣＣＤゲートφＶＳ１にある電荷は、垂直ＣＣＤゲートφＶＳ２を通過して垂直ＣＣＤゲートφＶＳ３へと転送される。一方、ドレインゲート１１１にＶＤ電圧が印加された場合、垂直ＣＣＤゲートφＶＳ２とドレイン１１２との間は導通状態となり、垂直ＣＣＤゲートφＶＳ１から垂直ＣＣＤゲートφＶＳ２に転送された信号電荷は、ドレイン１１２に掃き捨てられる。
【００３４】
図４は固体撮像素子１において、１フレームの画素信号を出力するための垂直転送期間（垂直期間）の駆動パルスの構成例を示す図である。図中において「×」と記した部分は、読み出しパルス、転送パルスなどの何らかの駆動パルスが印加されている期間であることを示している。読み出し期間ｔ１０１である時刻ｔ１０と時刻ｔ１１との間では、垂直ＣＣＤゲートφＶ１Ａ／Ｂ，φＶ２Ａ／Ｂに読み出しパルスが印加され、フォトダイオード１００から垂直ＣＣＤ１０２へ信号電荷が読み出される。時刻ｔ１１から時刻ｔ１２の期間は、出力する画像のライン数に対応して通常転送期間ｔ１０２が繰り返される。具体的には、時刻ｔ１１から時刻ｔ１２の期間では、読み出された信号電荷は、垂直ＣＣＤ１０２から水平ＣＣＤ１２０を経由して信号出力部１２１に転送され、電圧信号として出力される。ここで、時刻ｔ１０から時刻ｔ１２の期間が１フレームの垂直転送期間（垂直期間）となる。
【００３５】
図５および図６は、固体撮像素子１において、フォトダイオード１００から垂直ＣＣＤ１０２へ信号電荷を読み出す期間の駆動パルスφＶ１Ａ／Ｂ，φＶ２Ａ／Ｂ，φＶ３〜φＶ８の一例を示すタイミングチャートおよび各時刻における画素部１０の動作を示す図である。図５では、８相駆動に対応した垂直ＣＣＤ１０２を４相の駆動パルスによって駆動する例について図示している。具体的には、駆動パルスφＶ１Ａ／Ｂと駆動パルスφＶ５、駆動パルスφＶ２Ａ／Ｂと駆動パルスφＶ６、駆動パルスφＶ３と駆動パルスφＶ７、および駆動パルスφＶ４と駆動パルスφＶ８にそれぞれ同相の駆動パルスが印加された４相の駆動パルスによって駆動する。なお、垂直ＣＣＤ１０２は、８相で駆動してもかまわない。
【００３６】
また、図６において、垂直ＣＣＤゲート１０３にＶＬ電圧が印加され、隣接する垂直ＣＣＤゲートφＶ１Ａ／Ｂ，φＶ２Ａ／Ｂ，φＶ３〜φＶ８に対応する垂直ＣＣＤ１０２の部位との間でバリアを形成している垂直ＣＣＤ１０２の部位については黒く塗りつぶしている。一方、ＶＭ電圧が印加されている垂直ＣＣＤ１０２の部位において、蓄積状態となっている垂直ＣＣＤ１０２の部位には、列の左側に蓄積されている信号電荷に対応する色Ｒ，Ｇｒ，Ｇｂ，Ｂを記載しており、信号電荷の無い領域に関しては「空」と記載している。また、図内左側の列に蓄積された信号電荷に対応する色を左部（図６（ｂ））または上部（図６（ｃ））に記載し、図内右側の列の信号電荷に対応する色を右部（図６（ｂ））または下部（図６（ｃ））に記載している。また、同色で２画素の信号電荷同士を混合した同色混合信号を「×２」と記載し、異色で２画素の信号電荷同士を混合した異色混合信号を「＋」によって２色を接続して記載している。そして、バリアを形成している垂直ＣＣＤ１０２の部位同士に挟まれた信号電荷が蓄積状態となっている垂直ＣＣＤ１０２の部位のうち、それぞれが信号電荷（ノイズなどの電荷も含む）をひとかたまりとして扱える状態になっているものを、以後パケットと呼ぶ。本実施形態では、パケットは３つの垂直ＣＣＤ１０２の部位を一単位として形成されている。また、図６では、図５のタイミングチャートの工程において、読み出しに使用しないフォトダイオード１００は図示していない。
【００３７】
図５において、時刻ｔ２０は電荷読み出し前の状態である。このとき、垂直ＣＣＤゲートφＶ１Ａ／Ｂ〜φＶ３，φＶ５〜φＶ７にはＶＭ電圧が印加されており、垂直ＣＣＤゲートφＶ４，φＶ８にはＶＬ電圧が印加されている。そのため、垂直ＣＣＤゲートφＶ４，φＶ８に対応する垂直ＣＣＤ１０２の部位は隣接する部位との間のバリアとなり、パケットは垂直ＣＣＤゲートφＶ１Ａ／Ｂ〜φＶ３の区間、および垂直ＣＣＤゲートφＶ５〜φＶ７の区間に対応する垂直ＣＣＤ１０２の部位において形成されている。そして、このとき垂直ＣＣＤ１０２への信号電荷の読み出しは行われていないため、各パケットは「空」の状態となっている（図６（ａ））。
【００３８】
次に、時刻ｔ２０から時刻ｔ２１の期間において、垂直ＣＣＤゲートφＶ１Ａ、φＶ２Ａに読み出しパルス（ＶＨ電圧パルス）が印加され、垂直ＣＣＤ１０２に信号電荷が読み出される。このとき、φＶ３〜φＶ８には読み出しパルスは印加されない。具体的には、垂直ＣＣＤゲートφＶ１Ａに読み出しパルスが印加されることで、左側の列では垂直ＣＣＤ１０２の垂直ＣＣＤゲートφＶ１Ａに対応する部位に緑色Ｇｂに対応した信号電荷（以降信号電荷Ｇｂとする）が読み出され、右側の列では青色Ｂに対応する信号電荷（以降信号電荷Ｂとする）が読み出される。同様に、垂直ＣＣＤゲートφＶ２Ａに読み出しパルスが印加されることで、左側の列では垂直ＣＣＤ１０２の垂直ＣＣＤゲートφＶ２Ａに対応する部位に赤色Ｒに対応する信号電荷（以降信号電荷Ｒとする）が読み出され、右側の列では緑色Ｇｒに対応する信号電荷（以降信号電荷Ｇｒとする）が読み出される。そして、２パケットに１パケットの単位でいずれかの信号電荷Ｒ，Ｇｒ，Ｇｂ，Ｂが存在する状態となる（図６（ｂ））。
【００３９】
次に、時刻ｔ２１から時刻ｔ２２の期間において、８ゲート分（２パケット分）だけ信号電荷を垂直方向に転送させ、その状態において、垂直ＣＣＤゲートφＶ１Ｂ、φＶ２Ｂに読み出しパルスが印加され、垂直ＣＣＤ１０２に信号電荷が読み出される。具体的には、垂直ＣＣＤゲートφＶ１Ｂに読み出しパルスが印加されることで、左側の列では垂直ＣＣＤ１０２の垂直ＣＣＤゲートφＶ１Ｂに対応する部位に信号電荷Ｇｂが読み出され、信号電荷Ｇｂ同士を混合させた同色加算信号（以降Ｇｂ×２とする）および信号電荷Ｒと信号電荷Ｇｂとを混合させた異色混合信号（以降Ｇｂ＋Ｒとする）が得られる。同様に、右側の列では信号電荷Ｂが読み出され、信号電荷Ｂ同士を混合させた同色加算信号（以降Ｂ×２とする）および信号電荷Ｇｒと信号電荷Ｂとを混合させた異色混合信号（以降Ｂ＋Ｇｒとする）が得られる。また、垂直ＣＣＤゲートφＶ２Ｂに読み出しパルスが印加されることで、左側の列では垂直ＣＣＤ１０２の垂直ＣＣＤゲートφＶ２Ｂに対応する部位に信号電荷Ｒが読み出され、信号電荷Ｒ同士を混合させた同色加算信号（以降Ｒ×２とする）および信号電荷Ｇｂと信号電荷Ｒとを混合させた異色混合信号（以降Ｒ＋Ｇｂとする）が得られる。同様に、右側の列では信号電荷Ｇｒが読み出され、信号電荷Ｇｒ同士を混合させた同色加算信号（以降Ｇｒ×２とする）および信号電荷Ｂと信号電荷Ｇｒとを混合させた異色混合信号（以降Ｇｒ＋Ｂとする）が得られる。すなわち、同じ色のカラーフィルタ１０４が上方に配置されたフォトダイオード１００の信号電荷を２画素分混合させた同色加算信号と、異なる色のカラーフィルタ１０４が上方に配置されたフォトダイオード１００の信号電荷を混合させた異色混合信号とがそれぞれ４パケットに１パケットの繰り返し周期で存在する状態となる（図６（ｃ））。
【００４０】
図７（ａ）は時刻ｔ２２における垂直ＣＣＤ１０２に存在する信号電荷パケットの２次元状の配列を示したものである。図７（ａ）では、画素の加算数である「×２」という表記を省略しており、異色混合信号内の緑色Ｇｒ，Ｇｂの記載について、同じ「Ｇ」の符号を付している。また、４行の単位を１ＨＤと呼ぶものとし、全てのＨＤは同じ駆動パルスに基づいて駆動される。
【００４１】
図７（ａ）において、垂直ＣＣＤ１０２内に蓄積されている信号電荷は、図５の駆動パルスφＶ１Ａ／Ｂ〜φＶ８によって、読み出し、および画素混合が行われている。そして、パケット間のバリアを「＿」（下線、アンダーバー）で表記した場合、左から一番目の列に着目すると、水平ＣＣＤ１２０に近い行から、「Ｒ×２＿空＿Ｇｂ＋Ｒ＿空＿Ｇｂ×２＿空＿Ｒ＋Ｇｂ＿空」と配列されている。すなわち、１行おきに「空」のパケットを有するものの、「Ｒ×２」を含む行（以降Ｒライン）と「Ｇｂ×２」を含む行（以降Ｂライン）とが８行周期で繰り返されている。また、異色混合信号である「Ｒ＋Ｇｂ」および「Ｇｂ＋Ｒ」を含む行（以降異色混合ライン）もそれぞれが８行周期で繰り返されている。同様に、左から二番目の列に着目すると、１行おきに「空」のパケットを有するものの、「Ｇｒ×２」を含む行（以降Ｒライン）と「Ｂ×２」を含む行（以降Ｂライン）とが８行周期で繰り返されており、「Ｂ＋Ｇｒ」および「Ｇｒ＋Ｂ」を含む行（以降異色混合ライン）もそれぞれが８行周期で繰り返されている。すなわち、信号出力部１２１から出力させる画素情報である「Ｒライン」、「Ｂライン」をライン状に均等に保持している。ここで、図５の時刻ｔ２２の時点では、「Ｒライン」と「Ｂライン」との間に「異色混合ライン」が挟まれているため、この「異色混合ライン」を除去する必要がある。
【００４２】
図８は垂直ＣＣＤ１０２による垂直方向への転送に加えて、ドレイン１１２による掃き捨て動作（間引き動作）、および水平ＣＣＤ１２０による水平方向への転送の一例を示すタイミングチャートである。図８において、信号電荷のパケットは、垂直ＣＣＤ１０２（画素部１０および転送制御部１１０）から水平ＣＣＤ１２０に転送される。そして、１ラインずつ水平ＣＣＤ１２０を転送され、信号出力部１２１において、電圧信号に変換され、出力される。なお、以下では図６の左側の列に着目して説明するものとし、時刻ｔ３０において、垂直ＣＣＤゲートφＶＳ１には、画素部１０で混合された同色加算信号「Ｒ×２」または同色加算信号「Ｇｂ×２」が既に転送され、蓄積されているものとする。
【００４３】
まず、時刻ｔ３０からｔ３１の期間において、垂直ＣＣＤゲートφＶＳ１に対応する垂直ＣＣＤ１０２の部位の信号電荷（同色加算信号）を転送するために、垂直ＣＣＤゲートφＶＳ２，φＶＳ３に順次ＶＭ電圧が印加される。そして、時刻ｔ３１からｔ３２の期間において、垂直ＣＣＤゲートφＶＳ１〜φＶＳ３に順次ＶＬ電圧が印加され、信号電荷（同色加算信号）は水平ＣＣＤ１２０に転送される。このとき、ドレインゲートφＤＧには、ＶＬ電圧が印加されているため、転送パルスφＶＳ２とドレイン１１２との間に電位障壁が形成され、ドレイン１１２からの掃き捨ては行われない。また、画素部１０においては、垂直ＣＣＤ１２０に読み出された信号電荷の転送が順次行われる。従って、信号電荷（同色加算信号）を転送するためにＶＬ電圧が印加された垂直ＣＣＤゲートφＶＳ１は、水平ＣＣＤ１２０への信号電荷（同色加算信号）転送が終了すると、再びＶＭ電圧が印加される。
【００４４】
次に、時刻ｔ３２からｔ３３の期間において、垂直ＣＣＤゲートφＶＳ２およびドレインゲートφＤＧにそれぞれ順次ＶＭ電圧およびＶＤ電圧が印加される。そして、同色加算信号に続いて転送される「空」パケットおよび異色混合信号は、垂直ＣＣＤゲートφＶＳ１，φＶＳ２に対応する垂直ＣＣＤ１０２の部位に蓄積される。そして、「空」パケットおよび異色混合信号の垂直ＣＣＤゲートφＶＳ１，φＶＳ２に対応する垂直ＣＣＤ１０２の部位への転送が終了すると、垂直ＣＣＤゲートφＶＳ１，φＶＳ２に順次ＶＬ電圧が印加され、この「空」パケットおよび異色混合信号に係る信号電荷は全てドレイン１１２へ掃き捨てられる。従って、ここまでの工程によって、図６（ｃ）における「空」パケットおよび「Ｇｂ＋Ｒ」または「Ｒ＋Ｇｂ」は全てドレイン１１２に掃き捨てられ、間引かれたこととなる。
【００４５】
次に、時刻ｔ３３からｔ３４の期間において、垂直ＣＣＤゲートφＶＳ１には、図８内の４つ目のパケットである同色加算信号を受けるために、ＶＭ電圧が印加される。そして、同色加算信号「Ｒ×２」または同色加算信号「Ｇｂ×２」のパケットを受け取る。そして、以後出力する画像のライン数に応じて、時刻ｔ３０〜ｔ３４の動作を繰り返す。なお、図８で説明した４つのパケットは、図５のタイミングチャートに係る工程において読み出し、および混合させた「Ｒ×２＿空＿Ｇｂ＋Ｒ＿空」、または「Ｇｂ×２＿空＿Ｒ＋Ｇｂ＿空」に対応している。これにより、１／１６の画素圧縮率であり、かつ２倍感度の信号電荷を得ることができる。また、「空」パケットおよび異色混合信号をドレイン１１２へ掃き捨てることにより、ドレイン１１２への掃き捨てを行わない場合と比較して、スミアを含むノイズ成分の７５％（＝−１２ｄＢ）削減できる。さらに、前記従来例のように垂直ＣＣＤゲートφＶ１，φＶ２に対して、「Ａ」、「Ｂ」および「Ｃ」を付した３種類の転送パルスφＶ１Ａ／Ｂ／Ｃ，φＶ２Ａ／Ｂ／Ｃは必要とせず、同色１６画素のうち２画素の信号電荷を加算して２倍感度の画像を得るための最低限の垂直ＣＣＤゲート数である「Ａ」および「Ｂ」を付した２種類の転送パルスφＶ１Ａ／Ｂ，φＶ２Ａ／Ｂを用いればよい。すなわち、端子数の増加を伴わず、画質劣化を抑制しつつ、高圧縮率の画素信号を出力することができる。
【００４６】
図７（ｂ）は図８の工程において、信号出力部１２１から出力される信号を、図５の時刻ｔ２２まで遡って垂直ＣＣＤ１０２に２次元状に配列させた図である。図７（ａ）と比較すると、「Ｒ＋Ｇ」および「Ｒ＋Ｂ」と表記された異色混合信号が間引かれて、同色加算信号である「Ｒライン」、「Ｂライン」の信号のみが信号出力部１２１より出力され、さらに「Ｒライン」および「Ｂライン」は、４行（４パケット）間隔で均等な配列となっている。
【００４７】
図９（ａ）は本実施形態の撮像素子１において、垂直方向の同色１／８の画素圧縮率の画像を得るように読み出された信号電荷パケットの２次元状配列を示している。図９（ｂ）は図９（ａ）の信号配列に対して、転送制御部１１０およびドレイン１１２において上記の図５および図８と同様の読み出しおよびライン間引きを行い、垂直方向の同色１／１６画素圧縮率にした信号電荷の配列を示した図である。
【００４８】
具体的な動作を、図１０〜図１３を用いて説明する。
【００４９】
図１０は図９（ａ）に対応した画素部１０の構成例を示す図であり、図２とは垂直ＣＣＤゲートφＶ１Ａ／Ｂ，φＶ２Ａ／Ｂの配列の面で異なっている。図１１はフォトダイオード１００から垂直ＣＣＤ１０２への信号電荷の読み出しのタイミングチャートである。また、図１２および図１３は、信号電荷の転送およびドレイン掃き捨てのタイミングチャートである。図１１の時刻ｔ４０から時刻ｔ４２の期間において、垂直ＣＣＤゲートφＶ１Ａ，φＶ２Ａおよび垂直ＣＣＤゲートφＶ１Ｂ，φＶ２Ｂの信号読み出しを、８ゲート分の信号電荷の垂直方向転送を間に介して実施している。また、図１２の時刻ｔ５０から時刻ｔ５２の期間において、ドレインゲートφＤＧにＶＬ電圧が印加され、１ライン目の信号電荷が水平ＣＣＤ１２０に転送されている。そして、ｔ５２から時刻ｔ５４の期間において、ドレインゲートφＤＧにＶＤ電圧が印加され、「空」パケットがドレイン１１２に掃き捨てられている。同様に、図１３の時刻ｔ６０から時刻ｔ６２の期間において、２ライン目の信号電荷が水平ＣＣＤ１２０に転送されている。そして、ｔ６２から時刻ｔ６３の期間において、ドレインゲートφＤＧにＶＤ電圧が印加され、「空」パケット、３ライン目、および４ライン目がドレイン１１２に掃き捨てられている。そして、ｔ６３から時刻ｔ６４の期間において、垂直ＣＣＤゲートφＶＳ１には、再びＶＭ電圧が印加される。この図１１〜図１３の動作を繰り返すことで、図９（ｂ）の間引き結果が得られる。図９（ｂ）に示すように、同色１／８の画素圧縮率の画像を得るように読み出された信号電荷を「Ｒライン」と「Ｂライン」が交互に出力されるように間引くとすると、間引き後の画素重心は不均等な間隔となる。
【００５０】
図７（ｂ）と図９（ｂ）とを比較すると、上記本実施形態において説明した異色混合信号を読み出し、ドレインにて間引く構成を用いる（図７（ｂ））ことで、同色１／８の画素圧縮率の画像を用い、同色加算信号と「空」パケットとからなる構成からドレインにて間引く場合（図９（ｂ））と比較して、信号電荷配列（画素重心）の不均等間隔が改善されていることがわかる。
【００５１】
以上のように、本実施形態では、端子数の増加を伴わずに、スミアなどのノイズ成分に起因する画素信号のＳ／Ｎの悪化を抑制しつつ、高圧縮率の画素信号を出力することができる。また、画素信号重心の均等化により、解像度や輪郭の画質劣化を軽減することができる。
【００５２】
＜第２の実施形態＞
図１４は第２の実施形態に係る固体撮像素子の構成例を示す図である。図１４において図１と共通の構成要素には図１と同一の符号を付しており、ここではその詳細な説明を省略する。
【００５３】
図１４の固体撮像素子１Ａにおいて、図１と異なるのは、ドレインゲート１１１Ａおよびドレイン１１２Ａが水平ＣＣＤ１２０Ａに隣接して配置されている点である。
【００５４】
図１５は固体撮像素子１Ａの転送制御部１１０Ａの構成例を示す図である。ドレインゲート１１１Ａおよびドレイン１１２Ａが水平ＣＣＤ１２０Ａに隣接して配置されているため、転送制御部１１０Ａはドレインゲートおよびドレインを必要としない。
【００５５】
図１６は第１の実施形態と同様に図５のタイミングチャートに従った工程によって、固体撮像素子１Ａの垂直ＣＣＤ１０２に読み出された信号電荷を、垂直ＣＣＤ１０２から水平ＣＣＤ１２０Ａに転送する工程を示すタイミングチャートである。ここで、ドレインゲート１１１Ａ（φＤＧ）にＶＤ電圧が印加されると、水平ＣＣＤゲートに印加される電圧に関わらず水平ＣＣＤ１２０Ａに蓄積されている信号電荷はドレイン１１２Ａに掃き捨てられる。したがって、図１６の時刻ｔ７０から時刻ｔ７１の期間において、「空」パケット、異色混合信号および「空」パケットの順で信号電荷が垂直ＣＣＤドレインφＶＳを通過して水平ＣＣＤ１２０Ａに転送されるが、ドレインゲート１１１Ａ（φＤＧ）にＶＤ電圧が印加されるため、「空」パケットおよび異色混合信号は、ドレイン１１２Ａに掃き捨てられる。そして、時刻ｔ７１から時刻ｔ７２の期間において、同色加算信号が垂直ＣＣＤドレインφＶＳを通過して水平ＣＣＤ１２０Ａに転送され、このときドレインゲート１１１Ａ（φＤＧ）にＶＬ電圧が印加されるため、時刻ｔ７２以降において同色加算信号は、信号出力部１２１へ転送され、電圧信号に変換されて出力される。すなわち、同色加算信号のみが出力されることなり、第１の実施形態（図７）と同様の効果が得られる。これにより、ドレインの配置する位置を水平ＣＣＤ１２０Ａに隣接させたとしても、第１の実施形態と同様の効果が得られる。
【００５６】
なお、図１４および図１５において、ドレインゲート１１１Ａおよびドレイン１１２Ａは水平ＣＣＤ１２０Ａの全領域にわたって配置されているが、これに限定されない。例えば、ある領域に特定して配置し、その領域を通過する信号電荷のうち選択した信号電荷を掃き捨てる構成としてもよい。
【００５７】
＜第３の実施形態＞
図１７は図１の固体撮像素子１において、垂直ＣＣＤ１０２から水平ＣＣＤ１２０へ信号電荷を転送する工程を示すタイミングチャートである。図１７において、図８（第１の実施形態）と異なっている点は、垂直ＣＣＤゲートφＶＳ１，φＶＳ２に印加される転送パルスφＶＳ１，φＶＳ２のパルス印加のタイミング、および垂直ＣＣＤゲートφＶＳ１に隣接する垂直ＣＣＤゲートφＶ８に蓄積されている信号電荷の順序である。ここで、図５のタイミングチャートにおいてフォトダイオード１００から垂直ＣＣＤ１０２に読み出された信号電荷が、図１７に示されるタイミングチャートに従って垂直ＣＣＤ１０２から水平ＣＣＤ１２０へと転送されるものとして説明する。
【００５８】
図１７の時刻ｔ８２から時刻ｔ８３の期間において、異色混合信号と「空」パケットはドレイン１１２に掃き捨てられる。一方、時刻ｔ８３から時刻ｔ８４の期間において、垂直ＣＣＤゲートφＶＳ１に対応する垂直ＣＣＤ１０２の部位において、同色加算信号と後続する「空」パケットは混合される。そして、その後に、例えば時刻ｔ８０から時刻ｔ８２の期間のような、ドレインゲートφＤＧにＶＬ電圧が印加された状態において、印加垂直ＣＣＤゲートφＶＳ１〜φＶＳ３の転送工程が実施されるときに、水平ＣＣＤ１２０に同色加算信号と後続する「空」パケットを混合した信号が転送される。
【００５９】
以上のように、本実施形態では、同色加算信号パケットに「空」パケットの電荷を混合することでスミアなどのノイズ成分の低減効果は第１の実施形態と比較して低下するが、垂直ＣＣＤ１０２の転送の不全に起因して、同色加算信号が後続のパケットに取り残されてしまう場合に、後続の「空」パケットに取り残された信号電荷を同色加算信号パケットに取り戻すことが可能となる。すなわち、転送効率不良による画質劣化を軽減することができる。
【００６０】
なお、本実施形態では、４パケット周期の構成において、同色加算信号パケットに後続する「空」パケット１つを混合する例を示したが、これに限定されない。例えば、パケットの繰り返し周期、または垂直ＣＣＤ１０２の転送性能などに応じて、信号電荷を混合するパケット数や掃き捨てするパケット数を、駆動パルスφＶ１Ａ／Ｂ〜φＶ８，φＶＳ１〜φＶＳ３を用いて適宜変更してもよい。
【００６１】
＜第４の実施形態＞
図１８は第４の実施形態に係る固体撮像素子１（１Ａ）を実装したカメラ２０の構成例を示す図である。
【００６２】
カメラ２０は、被写体撮影で光を結像するためのレンズ、光を光電変換して電圧信号に変換する固体撮像素子１（１Ａ）、固体撮像素子１（１Ａ）により発生した電気信号（アナログ信号）をデジタル信号に変換するためのＡＤ変換機能と固体撮像素子１の駆動パルスの一部を生成する機能とを有するアナログフロントエンド（以降ＡＦＥとする）、ＡＦＥによってデジタル化された信号の信号処理を行うＤＳＰ（Digital Signal Processor）、固体撮像素子１（１Ａ）の駆動タイミングを生成するタイミングジェネレータ（以降ＴＧとする）、およびＴＧで生成された駆動タイミングパルスの電流能力および電圧を調整し固体撮像素子１（１Ａ）へ供給するドライバを備えている。そして、ＴＧ、ＡＦＥ、およびドライバはそれぞれＤＳＰから制御信号を受け取って制御される。
【００６３】
固体撮像素子１（１Ａ）において、垂直ＣＣＤの信号電荷転送性能に起因する転送劣化による画質不良が生じる場合がある。また、第１〜第３の実施形態にて例示した異色混合信号パケットおよび「空」パケットのような不要な信号電荷パケットをドレイン１１２（１１２Ａ）で掃き捨てる駆動方法を用いる場合には、ドレイン１１２（１１２Ａ）で不要な信号電荷パケットを掃き捨てない場合と比較して、転送劣化がより顕著に現れる傾向がある。これは、不要信号電荷パケットをドレイン１１２（１１２Ａ）に掃き捨てる際に、転送劣化による取りこぼし電荷も掃き捨てられてしまうことによるものである。ドレイン１１２（１１２Ａ）による掃き捨て工程を有しない駆動方法では、転送劣化による取りこぼし電荷は異色混合信号パケットに混合する。したがって、全体の総電化量は変化せず、混色による画質不良が生じる。これに対して、ドレイン１１２（１１２Ａ）による掃き捨て工程を有する駆動方法では、混色による画質不良は生じないが、取りこぼし電荷をドレイン１１２（１１２Ａ）に掃き捨てることとなり、総電荷量が減少するため、輝度レベルのずれとして画質不良が生じる。そこで、本実施形態は、このような不要電荷パケットをドレイン１１２（１１２Ａ）へ掃き捨てることに起因する画質不良への対策のために、第１〜第３の実施形態の駆動方法を明るい被写体環境に限定して使用するものである。
【００６４】
具体的には、固体撮像素子１（１Ａ）において、得られる信号電荷量は被写体の明暗に比例して増減する。一般的に、被写体環境が暗い場合には、少量の信号電荷から適切な明るさの画像を得るために増幅（ゲインアップ）する。しかし、このゲインアップにより、転送劣化による画質不良も信号電荷と同様に増幅されてしまい画質不良が生じる。そこで、例えば、信号増幅が必要な状況（明るい被写体環境）に限定して、第１〜第３の実施形態に記載した駆動方法で固体撮像素子１（１Ａ）を駆動する方法が考えられる。なお、増幅を行う状況においては、転送効率による画質不良を軽減できる駆動方法に切り替える制御を行うことにより、カメラ２０としての画質劣化を抑制することができる。
【００６５】
また、例えば、ＤＳＣ（カメラ２０）では、固体撮像素子１（１Ａ）において得られた画像信号はＡＦＥへ送られ、デジタル化された情報がＤＳＰによって処理される。そこで、ＤＳＰにおいて、信号出力レベルから信号の増幅の必要性を判定するとともに、その判定動作と連動して固体撮像素子１（１Ａ）の最適な駆動方法を判定し、ＴＧおよびＡＦＥに対して駆動方法を伝達して、固体撮像素子１（１Ａ）を駆動する制御方法なども考えられる。
【００６６】
以上のように、本実施形態では、第１〜第３の実施形態の駆動方法の主目的であるスミアなどのノイズ成分を削減する効果を優先することが重要ではない場合に、異色混合ステップおよびドレイン１１２（１１２Ａ）への掃き捨てを行わないことにより、不要電荷パケットをドレイン１１２（１１２Ａ）へ掃き捨てることに起因する画質不良を防ぐことができる。
【産業上の利用可能性】
【００６７】
本発明に係る固体撮像素子の駆動方法は、端子数の増加を伴わずに、スミアなどのノイズ成分に起因する画素信号のＳ／Ｎの悪化、並びに解像度および輪郭の画質劣化を抑制しつつ、高圧縮率の画素信号を出力することができるため、高度に多画素化および微細化された固体撮像素子の駆動方法およびカメラの制御方法等として有用である。
【符号の説明】
【００６８】
１，１Ａ    固体撮像素子
１００    フォトダイオード（受光部）
１０２    垂直ＣＣＤ（垂直転送部）
１０４    カラーフィルタ
１１２，１１２Ａ    ドレイン
１２０，１２０Ａ    水平ＣＣＤ（水平転送部）
【図１】
2012227769.tif 000003
【図２】
2012227769.tif 000004
【図３】
2012227769.tif 000005
【図４】
2012227769.tif 000006
【図５】
2012227769.tif 000007
【図６】
2012227769.tif 000008
【図７】
2012227769.tif 000009
【図８】
2012227769.tif 000010
【図９】
2012227769.tif 000011
【図１０】
2012227769.tif 000012
【図１１】
2012227769.tif 000013
【図１２】
2012227769.tif 000014
【図１３】
2012227769.tif 000015
【図１４】
2012227769.tif 000016
【図１５】
2012227769.tif 000017
【図１６】
2012227769.tif 000018
【図１７】
2012227769.tif 000019
【図１８】
2012227769.tif 000020
【図１９】
2012227769.tif 000021
【図２０】
2012227769.tif 000022
【図２１】
2012227769.tif 000023
【図２２】
2012227769.tif 000024