【事件の表示】
　平成　９年特許願第１７８９４２号「半導体メモリ装置のデコーダー回路」拒絶査定不服審判事件〔平成１０年　３月２４日出願公開、特開平１０−　７９１９５、請求項の数（２）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続の経緯
　本願は、平成９年６月１９日（パリ条約による優先権主張、平成８年６月２９日、大韓民国）の出願であって、平成１１年７月１日付けで拒絶理由通知がなされ、これに対して平成１１年１０月１３日付けの手続補正書による補正がなされたが、同年１２月９日付けで拒絶の査定がなされ、平成１２年３月２１日付けで拒絶査定を不服として審判請求がなされ、同年４月２４日付けの手続補正書による補正がなされた。
　そこで、当審で審理を行った結果、平成１６年１１月４日付けで拒絶理由通知がなされ、次いで平成１８年２月２３日付けで拒絶理由通知がなされ、これに対して同年８月３０日付けの手続補正書による補正がなされ、さらに同年９月２８日付けで拒絶理由通知がなされ、これに対して同年１０月１０日付けの手続補正書による補正がなされたものである。
　
２．本願の発明
　本願の発明は、平成１８年１０月１０日付けの手続補正書により補正された本願の特許請求の範囲の請求項１および２に記載された事項により特定される、以下のとおりのものであると認める。
「【請求項１】　多数個のメモリセルを有するセルストリングを備えた半導体メモリセル装置において、
　前記多数個のセルストリングに対応し、多数個のセルストリング中、該当する１つのセルストリングを選択するための信号を出力する選択ラインデコーダーと、
　前記選択ラインデコーダーの出力信号により、前記多数個のセルストリング中から選択されたセルストリングの各メモリセルの中、該当するメモリセルのワードラインのみを選択するためのワードライン選択信号を出力するワードラインデコーダーと、
　前記多数個のセルストリングに対応し、前記ワードラインデコーダーから出力されるワードライン選択信号を、前記選択ラインデコーダーの出力信号により選択されたセルストリング内の該当するメモリセルに転送するための、スイッチング回路を含み、
　前記スイッチング回路は、前記選択ラインデコーダーから出力信号を入力し制御信号を出力するコントロール手段と、
　前記コントロール手段の制御信号によりイネーブルされ、前記ワードラインデコーダーから出力されるワードライン選択信号を、前記選択されたセルストリングに転送するためのスイッチング手段と、から構成され、
　前記コントロール手段は、選択ラインデコーダーからの出力信号を論理和演算した信号を、第１制御信号として前記多数のスイッチング手段に出力するノアゲートと、
　前記ノアゲートの出力信号を反転させた信号を、第２制御信号として前記多数のスイッチング手段に出力するインバーターと、から構成されることを特徴とする、半導体メモリ装置のデコーダー回路。
　
　　【請求項２】　前記スイッチング手段は、前記コントロール手段の前記第１制御信号と、前記第２制御信号とによりイネーブルされ、ワードラインデコーダーから出力されるワードライン選択信号を、セルストリングの該当するメモリセルに転送するための、多数個のトランスミッションゲートからなることを特徴とする、請求項１記載の半導体メモリ装置のデコーダー回路。」
　
３．原査定の理由
　原査定の理由の概要は、平成１１年１０月１３日付けの手続補正書により補正された特許請求の範囲の請求項1から４に係る発明は、引用刊行物（特開平７−５７４５６号公報）に開示された内容に照らして進歩性を有さないから、特許法２９条２項の規定により特許を受けることができず、本願は拒絶をすべきものである、というものである。
　
４．当審の拒絶理由通知の理由
　（４−１）平成１６年１１月４日付けで通知された当審の拒絶理由
　平成１６年１１月４日付けで通知された当審の拒絶理由の概要は、同年４月２４日付けの手続補正書により補正された特許請求の範囲の請求項1から３に係る発明は、引用刊行物（特開平６−１５０６５５号公報）に開示された内容に照らして進歩性を有さないから、特許法２９条２項の規定により特許を受けることができず、本願は拒絶をすべきものである、というものである。
　
　（４−２）平成１８年２月２３日付け及び同年９月２８日付けで通知された当審の拒絶理由
　平成１８年２月２３日付け及び同年９月２８日付けで通知された当審の拒絶理由の概要は、特許請求の範囲の請求項１について、「セルストリング」という用語の技術的意味が不明確であり、また「コントロール手段」の構成が不明確であり、請求項１の発明の構成が全体として明確でない点で不備のため、特許法第３６条第６項第２号に規定する要件を満たしていない、というものである。  
　
５．当審の判断
　（５−１）原査定の理由及び平成１６年１１月４日付けで通知された当審の拒絶理由（特許法第２９条第２項）について
　上記原査定の引用刊行物である特開平７−５７４５６号公報には、選択されたブロックにおいて、行デコーダによって選択された特定のワード線のみ駆動するようにした、ＭＯＳスイッチを含むスイッチング回路を備えた半導体記憶装置が開示されている（同引用刊行物中の段落【００１６】，【００２０】及び図１、図４、図６の記載）。
　また、平成１６年１１月４日付けで通知された当審の拒絶理由の引用刊行物である特開平６−１５０６５５号公報には、
「多数個のメモリセルを有するメモリブロック（Ａ、Ｂ）を備えた半導体メモリ装置において、 
　前記多数個のメモリブロック（Ａ、Ｂ）に対応し、多数個のメモリブロック（Ａ、Ｂ）中、該当する１つのメモリブロックを選択するための信号（６，９）を出力する選択手段（端子２の信号の出力手段及び上位列アドレスデコーダ５）と、 
　前記選択手段の出力信号（端子２の信号及び上位列アドレスデコーダ５の出力信号）により、前記多数個のメモリブロック（Ａ、Ｂ）中から選択されたメモリブロックの各メモリセルの中、該当するメモリセルのワードラインのみを選択するための行選択信号を出力する行デコーダ（１３）と、 
　前記多数個のメモリブロック（Ａ、Ｂ）に対応し、前記行デコーダ（１３）から出力される行選択信号を、前記選択手段（端子２の信号の出力手段及び上位列アドレスデコーダ５）の出力信号により選択されたメモリブロック内の該当するメモリセルに転送するための、スイッチング回路を含み、 
　前記スイッチング回路は、前記選択手段（端子２の信号の出力手段及び上位列アドレスデコーダ５）からの副ワード線活性化信号（７，１０）によりイネーブルされ、前記行デコーダ（１３）から出力される行選択信号を、前記の選択されたメモリブロックに転送するためのスイッチング手段（論理積８Ａ、８Ｂ）から構成されることを特徴とする、半導体メモリ装置のデコーダ回路 。」
が開示されている（同引用刊行物中の段落【００１０】ないし【００１２】及び図６の記載）。
　
　これに対し、本願の請求項１に係る発明では、
多数個のメモリセルを有するセルストリングを備えた半導体メモリセル装置における、ワードラインデコーダーから出力されるワードライン選択信号を所定のセルストリング内の該当するメモリセルに転送するためのスイッチング回路の構成として、
「　スイッチング回路は、前記選択ラインデコーダーから出力信号を入力し制御信号を出力するコントロール手段と、前記コントロール手段の制御信号によりイネーブルされ、前記ワードラインデコーダーから出力されるワードライン選択信号を、前記選択されたセルストリングに転送するためのスイッチング手段と、から構成され、
　前記コントロール手段は、選択ラインデコーダーからの出力信号を論理和演算した信号を、第１制御信号として前記多数のスイッチング手段に出力するノアゲートと、前記ノアゲートの出力信号を反転させた信号を、第２制御信号として前記多数のスイッチング手段に出力するインバーターと、から構成される」
点を備えるものである。ここで、「セルストリング」とは、平成１８年８月３０日付けの手続補正書により補正された明細書の発明の詳細な説明によれば、「不揮発性メモリセル等において、ドレインが対応ビット線に接続されたストリング選択トランジスタのソースと、接地線にソースが接続された接地選択トランジスタのドレインとの間に、各ソース及びドレインを共有させて直列接続した複数個（８個、１６個等ワードライン構成に対応した個数）のフローティングゲート型（ＮＡＮＤ配列の場合）のセルトランジスタの配列から構成されたものをいう。」と定義されている。
　
　そして、上記各引用刊行物には、前記したところの、不揮発性メモリセル等、ドレインが対応ビット線に接続されたストリング選択トランジスタのソースと、接地線にソースが接続された接地選択トランジスタのドレインとの間に、各ソース及びドレインを共有させて直列接続した複数個のフローティングゲート型（ＮＡＮＤ配列の場合）のセルトランジスタの配列構成を備えた半導体メモリセル装置を前提とした、ワードライン選択信号を所定のセルストリング内の該当するメモリセルに転送するための、コントロール手段とスイッチング手段とを含むスイッチング回路の構成は記載されておらず、また、上記各引用刊行物記載の半導体メモリ装置において、前記したところの、コントロール手段とスイッチング手段とを含むスイッチング回路の構成を示唆する根拠も見当たらない。
　
　また、前記したコントロール手段とスイッチング手段とを含むスイッチング回路の構成により、本願の請求項１に係る発明は、「Ｘ−デコーダー回路の出力端にかかる負荷が減少されるので、不必要な電流の消耗を防止できると共に、動作速度が増加される。それによって、Ｘ−デコーダーの駆動能力の向上だけでなく、電力の消耗が減少される効果を得る。そして、負荷数が少なくなるので、バッファの大きさも小さくすることが出来る。」という明細書記載の効果を奏するものと認められる。
　
　そうすると、本願の請求項１に係る発明について、上記引用刊行物である特開平７−５７４５６号公報に記載された事項に基づいて当業者が容易に発明をすることができたとする原査定の理由は維持できないし、同様に、上記引用刊行物である平６−１５０６５５号公報に記載された事項に基づいて当業者が容易に発明をすることができたとする平成１６年１１月４日付けで通知された当審の拒絶理由は維持できない。
　
　請求項２は、請求項１の発明にさらに限定を加えたものであるから、請求項２に係る発明についても、上記の結論がそのまま当てはまる。
　
　（５−２）平成１８年２月２３日付け及び同年９月２８日付けで通知した当審の拒絶理由（特許法第３６条第６項第２号）について　
　審判請求人は、平成１８年８月３０日付けの手続補正書及び同年１０月１０日付けの手続補正書により明細書の記載を補正し、特許請求の範囲は上記「２．本願の発明」の項で摘記したとおりに補正された。
　これによって、上記の当審の拒絶理由は解消された。
　
６．むすび
　したがって、本願の各請求項に係る発明は、上記各引用刊行物に記載された発明に基いて、当業者が容易に発明をすることができたものとはいえないから、本願の各請求項に係る発明について、原査定の拒絶の理由によって拒絶すべきものとすることはできない。
　また、他に本願の各請求項に係る発明を拒絶すべき理由を発見しない。
　
　よって、結論のとおり審決する。