【手続補正書】
【提出日】平成21年12月1日(2009.12.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
試験される電子装置と接触するように構成された複数のプローブを含むプローブカードアセンブリと、
該プローブカードアセンブリの参照要素に関して、該プローブの配向を選択的に調整する第１調整手段と、
該プローブカードアセンブリを試験場所に取り付ける取り付け手段と、
該試験場所に関して、該プローブカードアセンブリの配向を選択的に調整する第２調整手段と
を含む、試験装置。
【請求項２】
前記第１調整手段は、前記プローブの先端を平面化するよう構成される、請求項１に記載の装置。
【請求項３】
前記第２調整手段は、前記試験場所の配向に応じて、前記先端をさらに平面化するように構成される、請求項２に記載の装置。
【請求項４】
前記取り付け手段は、前記プローブカードアセンブリを前記試験場所の参照構造に取り付けるように構成され、
前記第２調整手段は、該参照構造に関して、該プローブカードアセンブリの配向を調整するように構成される、
請求項１に記載の装置。
【請求項５】
前記取り付け手段は、前記プローブカードアセンブリの前記参照要素を前記試験場所の前記参照構造に取り付けるように構成される、請求項４に記載の装置。
【請求項６】
前記第２調整手段は、前記試験場所に関して、前記プローブカードアセンブリの前記参照要素の配向を選択的に調整するように構成される、請求項１に記載の装置。
【請求項７】
前記プローブカードアセンブリは、前記試験場所に関する該プローブカードアセンブリの既定の配向を表すデジタルデータを格納するように構成されたデジタル記憶装置をさらに含む、請求項１に記載の装置。
【請求項８】
前記既定の配向は、前記試験場所における試験位置に配置されるときに、前記電子装置の端子を有する前記プローブを平面化するために事前に画定された該試験場所に関する前記プローブカードアセンブリの配向を含む、請求項７に記載の装置。
【請求項９】
前記プローブカードアセンブリは、前記第２調整手段を制御するように構成されたコントローラにデジタルデータを伝送するように構成された無線伝送装置をさらに含む、請求項７に記載の装置。
【請求項１０】
前記電子装置は、単一化されていない半導体ウエハの１つ以上のダイを含み、
前記試験場所は、該１つ以上のダイの試験中に該ウエハおよび前記プローブカードアセンブリを保持するプローバを含む、請求項１に記載の装置。
【請求項１１】
前記試験場所は、前記プローブカードアセンブリを介して前記１つ以上のダイに試験データを提供するように構成された試験システムの一部分である、請求項１０に記載の装置。
【請求項１２】
前記電子装置は、１つ以上の半導体ダイを含む、請求項１に記載の装置。
【請求項１３】
前記第２調整手段は、前記プローブカードアセンブリが前記取り付け手段によって前記試験場所に取り付けられている間に、該プローブカードアセンブリの配向を調整するように構成される、請求項１に記載の装置。
【請求項１４】
電子装置の試験に使用する方法であって、
該電子装置と接触するように構成された複数のプローブを含むプローブカードアセンブリを提供することと、
第１機構を有する該プローブカードアセンブリの参照要素に関して、該プローブの配向を選択的に調整することと、
該プローブカードアセンブリを試験場所に取り付けることと、
第２機構を有する該試験場所に関して、該プローブカードアセンブリの配向を選択的に調整することと
を含む、方法。
【請求項１５】
前記プローブの配向を調整する前記ステップは、該プローブの先端を配向して、特定の形状を有する表面を画定するステップを含む、請求項１４に記載の方法。
【請求項１６】
前記特定の形状は、前記電子装置の端子によって画定される表面の予想形状に対応する、請求項１５に記載の方法。
【請求項１７】
前記プローブカードアセンブリの配向を調整する前記ステップは、前記試験場所内に配置された前記電子装置の前記端子によって画定される実際の形状に前記先端を配向するステップを含む、請求項１６に記載の方法。
【請求項１８】
前記プローブカードアセンブリの配向を調整する前記ステップは、前記先端の配向を調整するステップをさらに含む、請求項１５に記載の方法。
【請求項１９】
前記取り付けステップは、前記プローブカードアセンブリを前記試験場所の参照構造に取り付けることを含み、
該プローブカードアセンブリの配向を調整する前記ステップは、該参照構造に関して、該プローブカードアセンブリの配向を調整することを含む、
請求項１４に記載の方法。
【請求項２０】
前記取り付けステップは、前記プローブカードアセンブリの前記参照要素を前記試験場所の前記参照構造に取り付けることをさらに含む、請求項１９に記載の方法。
【請求項２１】
前記プローブカードアセンブリの配向を調整する前記ステップは、前記試験場所に関して、該プローブカードアセンブリの前記参照要素の配向を調整することを含む、請求項１４に記載の方法。
【請求項２２】
前記試験場所に関する前記プローブカードアセンブリの既定の配向を表すデジタルデータを該プローブカードアセンブリに格納することをさらに含む、請求項１４に記載の方法。
【請求項２３】
前記デジタルデータは、前記プローブカードアセンブリの配向を調整する前記ステップを生じるように構成されたアクチュエータを制御する制御データを含む、請求項２２に記載の方法。
【請求項２４】
前記既定の配向は、前記試験場所の試験位置に配置されるときに、前記電子装置の端子を有する前記プローブを平面化するために事前に画定された該試験場所に関する前記プローブカードアセンブリの配向を含む、請求項２２に記載の方法。
【請求項２５】
前記プローブカードアセンブリの配向を調整する前記ステップを生じるように構成されたコントローラにデジタルデータを無線伝送することをさらに含む、請求項１４に記載の方法。
【請求項２６】
前記電子装置は、単一化されていないウエハの１つ以上のダイを含み、
前記試験場所は、前記１つ以上のダイの試験中に、該ウエハおよび前記プローブカードアセンブリを保持するプローバを含む、請求項１４に記載の方法。
【請求項２７】
前記電子装置は、１つ以上の単一化された半導体ダイを含む、請求項１４に記載の方法。
【請求項２８】
前記試験場所は、前記プローブカードアセンブリを介して前記１つ以上のダイに試験データを提供するように構成された試験システムの一部分である、請求項２７に記載の方法。
【請求項２９】
前記プローブの配向を調整する前記ステップは、前記取り付けステップの前に行われ、
前記プローブカードアセンブリの配向を調整する前記ステップは、該取り付けステップの後に行われる、請求項１４に記載の方法。
【請求項３０】
試験場所と、
プローブカードアセンブリを該試験場所に取り付ける取り付け手段であって、該プローブカードアセンブリは、試験される電子装置と接触するように構成された複数のプローブと、該プローブの配向を調整するように構成された調整機構とを含む、手段と、
該プローブカードアセンブリが該試験場所に取り付けられている間に、該プローブカードアセンブリの配向を調整するための調整手段と
を含む、試験装置。
【請求項３１】
前記電子装置は、単一化されていない半導体ウエハの１つ以上のダイを含み、
前記試験場は、前記１つ以上のダイの試験中に、該ウエハおよび前記プローブカードアセンブリを保持するプローバを含む、
請求項３０に記載の装置。
【請求項３２】
前記試験場は、前記プローブカードアセンブリを介して、前記１つ以上のダイに試験データを提供するように構成された試験システムの一部分である、請求項３１に記載の装置。
【請求項３３】
プローブカードアセンブリであって、
プローブ基板の上に配置された複数のプローブであって、該プローブカードアセンブリが試験場所に取り付けられている間に、試験される電子装置の端子と接触するように配列された複数のプローブと、
参照構造と、
該プローブ基板および該参照構造に結合され、該参照構造に関して該プローブの配向を調整するように構成された第１調整機構と、
該プローブカードアセンブリが該試験場所に取り付けられている間に、該試験場所の第２構造と接触して、該試験場所の該第２構造に関して該プローブカードアセンブリの配向を調整するように構成された第２調整機構を提供するように配置された第１構造と
を含む、プローブカードアセンブリ。
【請求項３４】
前記第１構造は、複数のアクチュエータを含み、前記第２構造は、該アクチュエータによって印加された力を受けるように構成された構造を含む、請求項３３に記載のプローブカードアセンブリ。
【請求項３５】
前記第１構造は、前記アクチュエータによって印加された力に抵抗して前記プローブカードアセンブリをバイアスする手段をさらに含む、請求項３４に記載のプローブカードアセンブリ。
【請求項３６】
前記第１構造は、前記アクチュエータによって印加された前記力に抵抗して前記プローブカードアセンブリをバイアスする前記第２構造からのバイアス力を受けるように構成された構造をさらに含む、請求項３４に記載のプローブカードアセンブリ。
【請求項３７】
前記第２構造は、複数のアクチュエータを含み、前記第１構造は、該アクチュエータによって印加された力を受けるように構成された構造を含む、請求項３３に記載のプローブカードアセンブリ。
【請求項３８】
前記第１構造は、前記アクチュエータによって印加された前記力に抵抗して前記プローブカードアセンブリをバイアスするための手段をさらに含む、請求項３７に記載のプローブカードアセンブリ。
【請求項３９】
前記第１構造は、前記アクチュエータによって印加された前記力に抵抗して前記プローブカードアセンブリをバイアスする前記第２構造からのバイアス力を受けるように構成された構造をさらに含む、請求項３７に記載のプローブカードアセンブリ。
【請求項４０】
テスタに対する電気的インターフェースをさらに含み、前記プローブの一部は該インターフェースと電気的に接続される、請求項３３に記載のプローブカードアセンブリ。
【請求項４１】
プローブカードアセンブリであって、
該プローブカードアセンブリが試験場所に取り付けられている間に、試験される電子装置の複数の端子と接触するように配置された複数のプローブと、
該プローブカードアセンブリの参照構造に関する該プローブの配向を調整するように構成された第１調整機構と、
該プローブカードアセンブリが試験場所に取り付けられている間に、該試験場所の第２構造と相互作用して、該試験場所の一部分に関して該プローブカードアセンブリの配向を調整することが可能な第２調整機構を提供するように構成された第１構造と、
該試験場所に関する該プローブカードアセンブリの既定の配向を表すデジタルデータを格納するように構成されたデジタル記憶装置と
を含む、プローブカードアセンブリ。
【請求項４２】
前記既定の配向は、前記試験場の試験位置に配置されるときに、前記電子装置の端子を有する前記プローブを平面化するために事前に画定された該試験場所に関する前記プローブカードアセンブリの配向を含む、請求項４１に記載のプローブカードアセンブリ。
【請求項４３】
プローブカードアセンブリであって、
該プローブカードアセンブリが試験場所に取り付けられている間に、試験される電子装置の複数の端子と接触するように配置された複数のプローブと、
該プローブカードアセンブリの参照構造に関する該プローブの配向を調整するように構成された第１調整機構と、
該プローブカードアセンブリが試験場所に取り付けられている間に、該試験場所の第２構造と相互作用して、該試験場所の一部分に関して該プローブカードアセンブリの配向を調整することが可能な第２調整機構を提供するように構成された第１構造と、
該第２調整機構を制御するように構成されたコントローラにデジタルデータを伝送するように構成された無線伝送装置と
を含む、プローブカードアセンブリ。
【請求項４４】
前記電子装置は、単一化されていない半導体ウエハの１つ以上のダイを含む、請求項３３に記載のプローブカードアセンブリ。
【請求項４５】
前記電子装置は、１つ以上の単一化された半導体ダイを含む、請求項３３に記載のプローブカードアセンブリ。
【請求項４６】
前記プローブカードアセンブリが試験場所に取り付けられている間に、試験される電子装置の端子と接触するように配置された複数のプローブと、
該プローブカードアセンブリの参照構造に関して、該プローブの配向を調整する第１調整手段と、
該プローブカードアセンブリが該試験場所に取り付けられている間に、該プローブカードアセンブリの配向を調整する第２調整手段と
を含む、プローブカードアセンブリ。
【請求項４７】
前記第２調整手段は、前記プローブカードアセンブリを前記試験場所に取り付ける手段を含む、請求項４６に記載のプローブカードアセンブリ。
【請求項４８】
前記第１構造は、前記第２構造に接続されている、請求項３３に記載のプローブカードアセンブリ。
【請求項４９】
前記第２調整手段は、前記試験場所の参照構造に相対的に前記プローブカードアセンブリの配向を調整する手段を含む、請求項４６に記載のプローブカードアセンブリ。
【請求項５０】
前記第２調整手段は、前記試験場所の参照構造に接続する手段を含む、請求項４９に記載のプローブカードアセンブリ。