【事件の表示】
　平成　９年特許願第１５７２２０号「半導体集積回路装置」拒絶査定不服審判事件〔平成１１年　１月１２日出願公開、特開平１１−　　７７８３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成９年６月１３日の出願であって、平成１４年７月３０日付で拒絶査定がなされ、これに対し、同年９月５日に拒絶査定に対する審判請求がなされるとともに、同年１０月３日付で手続補正がなされたものである。
　
２．平成１４年１０月３日付の手続補正についての補正却下の決定
［補正却下の決定の結論］
　　平成１４年１０月３日付の手続補正を却下する。
［理由］
（１）補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は、
「トリミングデータを格納するトリミング用冗長メモリアレイと、
　タイマー回路と、を有し、
　前記タイマー回路は、出力電圧が１．０Ｖ以下である定電圧回路と、前記定電圧回路の出力電圧によって定電流値が決定される定電流回路と、前記定電流回路の定電流出力端子に接続された容量素子と、前記定電流出力端子と前記容量素子の間の接続点の電圧と基準電圧発生回路の出力電圧とが入力される電圧比較回路と、を有し、
　前記電圧比較回路は、前記容量素子の電圧比較回路に接続された一方の端子の電圧と基準電圧とを比較することにより書き込み時間を決定する信号を出力するものであり、
　前記定電流回路は、電源電位と接地電位の間に並列に接続された複数の定電流トランジスタと、前記定電流トランジスタに直列に接続された複数のスイッチングトランジスタと、を有するトリミング回路を有し、
　前記定電流トランジスタは、各々しきい値電圧が異なるものであり、
　設定された前記トリミングデータにより複数の前記スイッチングトランジスタの内の選択された１つが動作するものであることを特徴とする半導体集積回路装置。」
と補正された。
　この補正は、補正前の請求項１に係る発明を特定する事項である「半導体集積回路装置」につき、「トリミングデータを格納するトリミング用冗長メモリアレイ」との限定を付加し、「定電流トランジスタ」につき、「電源電位と接地電位の間に」との限定を付加し、「スイッチングトランジスタ」につき、「選択された１つが動作するものである」との限定を付加したものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に適合するか）について以下に検討する。
　
（２）引用例
　原査定の拒絶理由に引用された特開平８−２２１９９３号公報（以下、「引用例」という。）には、図面と共に以下の（イ）〜（ホ）の各記載が認められる。
　
（イ）「【００３０】
【実施例】以下に、この発明の実施例を図に基づいて説明する。図１は本発明の実施例を示すシリアルインターフェイスＥＥＰＲＯＭのブロック図である。図１において、本ＥＥＰＲＯＭは通常の動作でデータの読み書きを行う実メモリアレイとしての不揮発性メモリアレイ１０７とトリミングデータを記憶しておくための冗長メモリアレイ１０８を有し、また不揮発性メモリ素子へのデータ書き込み時間を決めるタイマー回路１１１にトリミング回路１１０が接続されている。」（第７頁右欄５行〜１４行）
　
（ロ）「【００３６】図２に、本発明の構成のうちタイマー回路及びトリミング回路に係わる第１の実施例を示す。トリミング回路２０５は、飽和接続された複数個の定電流トランジスタ２０７が並列に接続されている。これらの定電流トランジスタ２０７にはスイッチングトランジスタ２０８がそれぞれ直列に接続されている。スイッチングトランジスタ２０８のゲートはトリミング用冗長メモリアレイ１０８のデータにより制御される。トリミング回路２０５の出力は定電圧回路２０１に接続され、さらに定電流回路２０２に接続されている。
【００３７】書き込み信号が入ると、スイッチングトランジスタ２０９、２１０がそれぞれオン、オフとなり定電圧回路２０１が動作開始する。定電圧回路２０１の出力電圧はトリミング回路２０５のトリミング信号に応じた出力となる。すなわち、トリミング回路２０５のスイッチングトランジスタ２０８がオンする数が多いほどトリミング回路２０５に流れる電流は多くなり、定電圧回路２０１の出力電圧はＧＮＤレベルに近づく。
【００３８】逆に、トリミング回路２０５のスイッチングトランジスタ２０８がオンする数が少なくなるとトリミング回路２０５に流れる電流は少なくなり、定電圧回路２０１の出力電圧はＶｃｃレベルに近づく。定電圧回路２０１の出力電圧はＧＮＤレベルに近づく程定電流回路２０２に流れる電流は少なくなり、容量２０６を所定の電圧までチャージアップする時間が長くなる。
【００３９】すなわち、タイマー回路出力タイミングが遅くなり書き込み時間は長くなる。定電圧回路２０１の出力電圧はＶｃｃレベルに近づく程定電流回路２０２に流れる電流は多くなり、容量２０６を所定の電圧までチャージアップする時間が短くなる。この場合は、タイマー回路出力タイミングが早くなり書き込み時間は短くなる。」（第８頁左欄１１行〜４２行）
　
（ハ）「このとき、並列に接続された定電流トランジスタ２０７は、それぞれ同じサイズでなくてもよく、複数種類のサイズを用意することでその組み合わせにより、よりきめ細かなトリミングが可能となる。」（同４２行〜４５行）
　
（ニ）「【００４４】図３に、本発明の構成のうちタイマー回路及びトリミング回路に係わる第２の実施例を示す。本実施例はトリミング回路２０５をカレントミラー回路で構成される定電流圧回路２０２に直接接続した例で図２の実施例の定電圧回路２０１は、省略して示してある。
【００４５】定電圧回路の出力電圧により駆動される複数の並列に接続された定電流トランジスタ２０７がカレントミラー回路に接続され、さらに複数の定電流トランジスタ２０７のおのおのにスイッチングトランジスタ２０８が直列に接続されたトリミング回路２０５を構成しており、第１の実施例同様にトリミング用冗長メモリアレイ１０８のデータにより、書き込み時間が設定される。
【００４６】このとき、定電圧回路２０１は同様にトリミングされてもされなくても良い。」（同右欄４０行〜第９頁左欄４行）
　
（ホ）「【００４８】また図示はしていないが、電圧比較を行うコンパレータ２０３に接続されている基準電圧発生回路としての定電圧回路２０４を同様にトリミングしても所定の書き込み時間を設定できる。」（第９頁左欄２０行〜２３行）
　
　図３の回路（第２実施例）における、トリミング回路２０５に入力される「定電圧回路の出力」は、摘記事項（ニ）の記載を参酌して、図２の第１実施例における定電圧回路（２０１，２０５）のトリミングに係る構成（２０５）を省いた定電圧回路の出力がそのまま出力されているものと認められる。そして、この定電圧回路２０１の出力によって、トリミング回路２０５に流れる電流及び定電流回路２０２の定電流値が決定されることも明らかである。
　また、コンパレータ２０３には、基準電圧回路としての定電圧回路２０４と、定電流回路２０２の出力端子に接続される容量２０６の一方の端子が接続されていることは明らかである。
　さらに、図３の回路は全体としてタイマー回路を示しており、容量２０６のコンパレータ２０３に接続された一方の端子の電圧と基準電圧とを比較することにより書き込み時間を決定する信号を出力するものであることも明らかである。
　図３の回路を参照して、定電流トランジスタ２０７は、カレントミラー回路の一方のトランジスタを介して電源電位とスイッチングトランジスタ２０８を介して接地電位との間に接続されていることは明らかである。
　また、摘記事項（ニ）の記載から、トリミングデータによりトリミング回路２０５のスイッチングトランジスタが選択されることは明らかである。
　
　以上の記載から、引用例には次のとおりの発明（以下「引用例発明」という。）が記載されているものと認める。
「トリミングデータを格納するトリミング用冗長メモリアレイ１０８と、
　タイマー回路と、を有し、
　前記タイマー回路は、定電圧回路２０１と、前記定電圧回路２０１の出力電圧によって定電流値が決定される回路と、前記回路の出力端子に接続された容量２０６と、前記出力端子と前記容量２０６の間の接続点の電圧と基準電圧発生回路としての定電圧回路２０４の出力電圧とが入力されるコンパレータ２０３と、を有し、
　前記コンパレータ２０３は、前記容量２０６のコンパレータ２０３に接続された一方の端子の電圧と基準電圧とを比較することにより書き込み時間を決定する信号を出力するものであり、
　前記回路は、電源電位と接地電位との間に並列に接続された複数の定電流トランジスタ２０７と、前記定電流トランジスタ２０７に直列に接続された複数のスイッチングトランジスタ２０８と、を有するトリミング回路２０５を有し、
　設定された前記トリミングデータにより前記スイッチングトランジスタ２０８が選択される半導体集積回路装置。」
　
（３）対比
　本願補正発明と引用例発明とを対比すると、引用例発明の「トリミング用冗長メモリアレイ１０８」、「定電圧回路２０１」、「回路」、「出力端子」、「コンパレータ２０３」、「容量２０６」、「基準電圧回路としての定電圧回路２０４」、「定電流トランジスタ２０７」、「スイッチングトランジスタ２０８」及び「トリミング回路２０５」は、それぞれ本願補正発明の「トリミング用冗長メモリアレイ」、「定電圧回路」、「定電流回路」、「定電流出力端子」、「電圧比較回路」、「容量素子」、「基準電圧発生回路」、「定電流トランジスタ」、「スイッチングトランジスタ」及び「トリミング回路」に相当する。
　
　したがって、引用例発明と本願補正発明とは、
「トリミングデータを格納するトリミング用冗長メモリアレイと、
　タイマー回路と、を有し、
　前記タイマー回路は、定電圧回路と、前記定電圧回路の出力電圧によって定電流値が決定される定電流回路と、前記定電流回路の定電流出力端子に接続された容量素子と、前記定電流出力端子と前記容量素子の間の接続点の電圧と基準電圧発生回路の出力電圧とが入力される電圧比較回路と、を有し、
　前記電圧比較回路は、前記容量素子の電圧比較回路に接続された一方の端子の電圧と基準電圧とを比較することにより書き込み時間を決定する信号を出力するものであり、
　前記定電流回路は、電源電位と接地電位の間に並列に接続された複数の定電流トランジスタと、前記定電流トランジスタに直列に接続された複数のスイッチングトランジスタと、を有するトリミング回路を有し、
　設定された前記トリミングデータにより前記スイッチングトランジスタが選択される半導体集積回路装置。」である点で一致し、以下の（ａ）、（ｂ）の点で相違している。
　
（ａ）本願補正発明の定電圧回路の出力電圧が１．０Ｖ以下であるのに対し、引用例発明の定電圧回路の出力電圧は不明な点。
　
（ｂ）本願補正発明の定電流トランジスタは、各々しきい値電圧が異なるものであり、設定されたトリミングデータにより複数のスイッチングトランジスタの内の選択された１つが動作するものであるのに対し、引用例発明の定電流トランジスタは、各々のしきい値電圧の異同は不明であり、設定されたトリミングデータによってスイッチングトランジスタが選択される点。
　
（４）判断
［相違点ａ］について
　一般に、引用例発明のような半導体集積回路装置において、低消費電力化等の要請によりその動作電圧を低くしなければならないことは周知な課題であり、この場合において、定電圧回路の出力電圧をどの程度に設定するかは、当該半導体集積回路装置が用いられる回路や製品等の仕様により決定すべき単なる設計的事項に過ぎず、これを１．０Ｖ以下とすることに格別な発明力を要するものではない。
　
［相違点ｂ］について
　上記摘記事項（ハ）により、定電流トランジスタのサイズを異ならせることによってよりきめ細かなトリミングを行うことを指向していることからして、並列接続された定電流トランジスタ各々の特性を異ならせることによってそれぞれのトランジスタから供給される電流値を異ならせることが引用例に示唆されているものと認めることができる。
　一方、電流供給のためのトランジスタ各々についてそのしきい値電圧を異ならせて用いることは周知技術に過ぎず（特開平１−２１１３９８号公報、第３頁右下欄下から７行〜第４頁左上欄２行、図１、トランジスタＭ12及びＭ13参照。）、摘記事項（ハ）の記載に接した当業者であれば、定電流トランジスタの各々のしきい値を異ならせておき、そのうちのいずれかを選択するべく、設定されたトリミングデータにより複数のスイッチングトランジスタの内の１つを選択して動作させるよう構成することを想到することは容易である。
　
　また、本願発明の効果も、引用例及び周知技術に基づいて当業者が普通に想起する程度のものに過ぎない。
　したがって、本願補正発明は、引用例に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（５）むすび
　以上のとおり、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に違反するものであり、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明について
　平成１４年１０月３日付の手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、同項記載の発明を「本願発明」という。）は、平成１３年１月２２日付手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
「定電圧回路と前記定電圧回路の出力電圧によって定電流値が決定される定電流回路とさらに電圧比較回路とを有し、前記定電流回路の定電流出力端子には容量素子が接続され、前記定電流回路の定電流出力端子と前記容量素子の接続点は、さらに電圧比較回路に接続され、前記容量素子の電圧比較回路に接続された一方の端子の電圧と基準電圧とを比較することにより時間を決定することを特徴とするタイマー回路において、前記定電圧回路の出力電圧が１．０Ｖ以下であり、さらに前記タイマー回路の前記定電流回路は、複数の並列に接続された定電流トランジスタと前記複数の定電流トランジスタのそれぞれにスイッチングトランジスタが直列に接続されたトリミング回路を有し、前記スイッチングトランジスタがトリミングデータによって選択的に動作をし、トリミング回路が所望の定電流値を得ることにより、前記定電流回路の定電流値が所望の値に設定され、さらに前記複数の並列に接続された定電流トランジスタは各々しきい値電圧が異なる事を特徴とする半導体集積回路装置。」
　
（１）引用例
　原査定の拒絶の理由に引用された引用例、および、その記載事項は、前記「２．（２）」に記載したとおりである。
　
（２）対比・判断
　本願発明は、前記２．で検討した本願補正発明から「半導体集積回路装置」の限定事項である、「トリミングデータを格納するトリミング用冗長メモリアレイ」との構成を省き、「定電流トランジスタ」の限定事項である、「電源電位と接地電位の間に」とのとの構成を省き、「スイッチングトランジスタ」の限定事項である、「選択された１つが動作するものである」との構成を省いたものである。
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記「２．（４）」に記載したとおり、引用例及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
（３）むすび
　以上のとおり、本願発明は、引用例に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願は、その余の請求項について論及するまでもなく特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。