【誤訳訂正書】
【提出日】平成22年3月1日(2010.3.1)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
第１電極（１０６、２０２）、
前記第１電極上の受動層（１１４）と、
前記受動層上の低導電層（１１２）と、
前記低導電層上の第２電極（１０８、２０４）とを備え、
前記低導電層（１１２）は、ポリアセチレン、ポリフェニルアセチレン、ポリジフェニルアセチレン、ポリアニリン、ポリ（ｐ−フェニレンビニレン）、ポリチオフェン、ポリポルフィリン、ポルフィリン大環状分子、チオール誘導ポリポルフィリン、ポリメタロセン、ポリフタロシアニン、ポリビニレン、及びポリスチロール、からなる群より選択される、共役有機ポリマーのうち少なくとも１つを有し、厚さが約０．００１μｍ以上かつ約５μｍ以下であり、
前記受動層（１１４）は導電促進化合物を含み、前記導電促進化合物は、硫化銅、硫化銀、及び硫化金、からなる群より選択される少なくとも１つを有し、厚さが約２Å以上かつ約０．１μｍ以下である、
メモリセル（１０４）。
【請求項２】
前記低導電層（１１２）は、約０．０１μｍ以上、約１μｍ以下の厚さを有し、前記受動層（１１４）は、約１０Å以上、約０．０１μｍ以下の厚さを有する、請求項１記載のメモリセル。
【請求項３】
前記第１電極（１０６、２０２）及び第２電極（１０８、２０４）は、アルミニウム、クロム、銅、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、白金、銀、チタン、亜鉛、及びその合金、インジウム錫酸化物、ポリシリコン、注入アモルファスシリコン、及び金属シリサイド、からなる群より選択される少なくとも一つをそれぞれ独立して有する、請求項１記載のメモリセル。
【請求項４】
前記伝導促進化合物（１１０）は、硫化銅、及び硫化銀、からなる群より選択される少なくとも一つを有し、前記低導電層は、以下の化学式のリピートユニットを含む共役ポリマーを有する、請求項１記載のメモリセル。
【化１】
2007519220.tif 000001
【請求項５】
前記導電促進化合物（１１０）は、硫化銅、及び硫化銀、からなる群より選択される少なくとも一つを有し、前記低導電層（１１２）は、以下化学式のリピートユニットを含む共役ポリマーを有する、請求項１記載のメモリセル。
【化２】
2007519220.tif 000002
【請求項６】
前記導電性促進化合物（１１０）は、硫化銅、及び硫化銀、からなる群より選択される、少なくとも一つを有し、前記低導電層（１１２）は、以下の化学式のリピートユニットを含む共役ポリマーを有する、請求項１記載のメモリセル。
【化３】
2007519220.tif 000003
【請求項７】
前記導電性促進化合物（１１０）は、硫化銅、及び硫化銀、からなる前記群より選択される少なくとも一つを有し、前記低導電層（１１２）は、以下の化学式のリピートユニットを含む共役有機ポリマーを有する、請求項１記載のメモリセル。
【化４】
2007519220.tif 000004
【請求項８】
メモリセル（１０４）に情報を格納する方法であって、
このメモリセルは、
第１電極（１０６、２０２）、
前記第１電極上の受動層（１１４）と、
前記受動層上の低導電層（１１２）と、
前記低導電層上の第２電極（１０８、２０４）とを備え、
前記低導電層（１１２）は、ポリアセチレン、ポリフェニルアセチレン、ポリジフェニルアセチレン、ポリアニリン、ポリ（ｐ−フェニレンビニレン）、ポリチオフェン、ポリポルフィリン、ポルフィリン大環状分子、チオール誘導ポリポルフィリン、ポリメタロセン、ポリフタロシアニン、ポリビニレン、及びポリスチロール、からなる群より選択される、共役有機ポリマーのうち少なくとも１つを有し、厚さが０．００１μｍ以上かつ５μｍ以下であり、
前記受動層（１１４）は導電促進化合物を含み、前記導電促進化合物は、硫化銅、硫化銀、及び硫化金、からなる群より選択される少なくとも１つを有し、厚さが２Å以上かつ０．１μｍ以下であり、
前記受動層（１１４）および前記低導電層（１１２）に導電状態にするしきい値を超える外部電界及び光放射の少なくとも一つを供給する工程、及び、
書き込み信号を入力する工程、
を有する、方法。
【請求項９】
前記メモリセルは、入力する工程後、２ビット以上の情報を有する、請求項８記載の方法。
【請求項１０】
前記受動層（１１４）は、前記低導電層（１１２）の価電子帯の約０．７ｅＶ以内のフェルミ準位を有する、請求項８記載の方法。
【請求項１１】
メモリセル（１０４）を製造する方法であって、
第１電極（１０６）を提供する工程と、
前記第１電極を覆う受動層（１１４）を形成する工程と、
前記受動層（１１４）上に、低導電層（１１２）を形成する工程と、
前記低導電層（１１２）上に第２電極（１０８）を提供する工程とを含み、
前記低導電層（１１２）は、ポリアセチレン、ポリフェニルアセチレン、ポリジフェニルアセチレン、ポリアニリン、ポリ（ｐ−フェニレンビニレン）、ポリチオフェン、ポリポルフィリン、ポルフィリン大環状分子、チオール誘導ポリポルフィリン、ポリメタロセン、ポリフタロシアニン、ポリビニレン、及びポリスチロール、からなる群より選択される、共役有機ポリマーのうち少なくとも１つを有し、厚さが０．００１μｍ以上かつ５μｍ以下であり、
前記受動層（１１４）は導電促進化合物を含み、前記導電促進化合物は、硫化銅、硫化銀、及び硫化金、からなる群より選択される少なくとも１つを有し、厚さが２Å以上かつ０．１μｍ以下である、
方法。
【請求項１２】
前記低導電層（１１２）は、化学気相成長またはスピンオン技術によって形成される、請求項１１記載の方法。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【発明の詳細な説明】
【発明の名称】メモリデバイス及びこのデバイスの使用方法ないし製造方法
【技術分野】
【０００１】
本発明は、概して、メモリテバイス及びこのメモリテバイスの製造方法ないし使用方法に関する。本発明は、特に、制御可能な複数の導電層を有するメモリデバイスに関する。
【背景技術】
【０００２】
コンピュータ装置とメモリデバイスの基本的機能は、情報処理、及び、情報の格納である。一般的なコンピュータシステムでは、これらの算術、論理、メモリ演算は、多くの場合“０”及び“１“と呼ばれる２つの状態間を可逆的に切替えることができる装置により実行される。このようなスイッチング装置は、これらの様々な機能を実行し、この２つの状態を高速で切替えることができる半導体デバイスから製造される。
【０００３】
例えば、データの格納又は処理を行うための電子アドレスデバイス又は論理テバイスは、無機ソリッドステートテクノロジーを用いて、具体的には、結晶シリコンテバイスで作られる。ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）は、主要製品の１つである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
コンピュータ及びメモリデバイスをより高速で、より小さく、より低価格なものにするための多くのプログレスは、切手サイズのシリコン上にこれまで以上のトランジスタとその他の電子素子を詰め込み、集積化を図ることを含む。切手サイズのシリコンには、数千万のトランジスタを含めることができ、各トランジスタは、数百ナノメータほどの小型のものである。しかし、シリコンベースのデバイスは、その基本的な物理的サイズの限界へと近づきつつある。
【０００５】
無機ソリッドステートテバイスは、概して、複雑な構造をしているため、高コストとデータの格納密度の損失を招いている。無機半導体材料をベースとした揮発性半導体メモリの回路には、格納された情報を保持するために、熱と多量の電力消費をもたらす電流を常に供給しなければならない。不揮発性半導体デバイスは、データ速度の減少、比較的大きい消費電力、及び、高度の複雑さを抱えている。
【０００６】
更に、無機ソリッドステートデバイスのサイズが縮小し、集積度が増大するにともない、アライメントの許容範囲に対する敏感さが増し、製造が著しくより困難になる。極小サイズの機能の構成は、動作回路の製造に極小サイズが用いられるということを示していない。アライメントの許容誤差は、極小サイズよりもさらに小さく、例えば、極小サイズの４分の１程度であることが必要とされている。
【０００７】
無機ソリッドステートテバイスの大きさを縮小する場合に、注入物の拡散長の問題が生じる。寸法が縮小されることにともない、シリコンの注入物の拡散長により工程設計に困難性が生しる。これに関連して、注入物の移動性を低減し、また高温における移動時間を減らすために多くの適応がなされる。しかし、このような適応が、際限なく継続可能かとうかについては明らかではない。
【０００８】
半導体の接合部を超えて（逆バイアス方向に）電圧を印加すると、接合部周辺に空乏領域が生じる。空乏領域幅は、半導体のドーピングレベル（doping level）に依存する。空乏領域が広がり、他の空乏領域と接触すると、パンチスルー又は非制御電流が生じる。ドーピングレベルがより高くなると、パンチスルーを抑制のために必要な離隔距離（separation）が最小になる傾向がある。
【０００９】
しかし、単位距離あたりの電圧の大きな変化は、電界の強度が大きいということを示すことから、単位距離あたりの電圧変化が大きければ、更なる困難性が生じる。このような、急峻な勾配に沿って移動する電子は、最小の伝導帯エネルギー（conduction band energy）よりも著しく高いエネルギーレベルにまで加速される。このような電子は、ホットエレクトロンとして知られており、また絶縁体を通過するのに十分なエネルギーを有するので、半導体テバイスの性能を不可逆的に低下させることにつながっている。
【００１０】
デバイスの縮小化及び集積化が、モノリシック半導体基板の絶縁をより困難にしている。
【００１１】
特に、それぞれのデバイスを横方向に絶縁することは、困難な場合がある。他の困難な点は、漏れ電流のスケーリングである。更に他の困難な点は、基板内のキャリアの拡散がもたらすものである。つまり、自由なキャリアが数十ミクロンを超えて拡散し、格納された電荷を中和してしまうことがある。
【課題を解決するための手段】
【００１２】
本発明のいくつかの形態の基本的な理解を提供するために、本発明の要約を以下に記す。この要約は、本発明のキーとなる／重要な要素の識別、あるいは本発明の技術的範囲の詳細な説明を意図としたものではない。この要約の唯一の目的は、後述する更に詳細な説明の前置きとして、簡潔化した形で本発明のいくつかの概念を表すことにある。
【００１３】
本発明は、次のうちの１つ以上を備える新たなメモリデバイスを提供する：従来のメモリテバイスと比較して小型であること、複数ビットの情報を格納できること、抵抗／インピーダンスの切替え時間が短いこと、低動作電圧、低コスト、信頼性の高さ、寿命の長さ（数千／数百万サイクル）、３次元パッキングが可能であること、関連する低温（又は高温）処理ができること、軽量、高密度／集積度、及びメモリ保持時間が長いこと、である。
【００１４】
本発明の一形態は、２つの電極間に制御可能な導電媒体を備えた２つの電極で作られる少なくとも１つのメモリセルを含むメモリデバイスに関する。この制御可能な導電媒体は、低導電層と低導電層の価電子帯に近似するフェルミ準位を有する受動層を備える。本発明の他の形態は、メモリテバイス／セルを用いて（例えば、書き込み（Programming）を行うことによって）、メモリデバイス／セルを製造することに関し、これらのメモリデバイス／セルを含むコンピュータのようなテバイスに関する。
【００１５】
本発明は、前述した、また関連する目的を達成するために、以下に十分に記載され、また特許請求の範囲で特に指摘された特徴を有する。以下の説明及び添付の図面により、本発明のある種の実施形態と実施例が詳細に記載されている。しかし、これらは、本発明の原理が適用される様々な方法のうちの一部を示すのみである。本発明のその他の目的、優位性、及び新規な特徴は、添付の図面と併せて検討されるときに本発明の以下の詳細な説明から明らかにされるであろう。
【発明を実施するための最良の形態】
【００１６】
本発明は、２つの電極間に制御可能な導電媒体を備える２つの電極で作製されるメモリセルに関する。この制御可能な導電媒体は、低導電層と受動層を有する。この導電媒体は、有機材料、無機材料、あるいは無機材料が混合された有機材料で構成することができる。メモリセルは、付加的な電極層、電荷保持層及び／又は化学的活性層などの追加層を任意に有することができる。制御可能な導電媒体のインピーダンスは、電界印加などの外部刺激が供給されるときに変化する。
【００１７】
アレイと称される複数のメモリセルは、新たなメモリデバイスを形成する。これに関連して、メモリセルは、新たなメモリデバイスを形成して、また、従来の半導体メモリテバイスのＭＯＳ電界効果トランジスタ（MOSFET:Metal Oxide Semiconductor Field Effect Transistor）に類似した方法で機能することができる。しかし、メモリデバイスにおいて、従来のＭＯＳＦＥＴに替えて新たなメモリセルを用いることに優位性がある。
【００１８】
図１を参照すると、本発明の一形態による複数の有機メモリセルを備えるマイクロエレクトロニックメモリデバイス１００の概略が示されている。また、例示的なメモリセル１０４の分解図１０２の概略も示されている。マイクロエレクトロニックメモリデバイス１００は、所望数のメモリセルを備えており、この所望数は、存在する行、列、及び、層（後述する三次元構成）によって決定される。第１電極１０６及び第２電極１０８は、実質的に垂直な構成として示されるが、その他の構成によっても分解図１０２の構造を実現することができる。各メモリセル１０４は、第１電極１０６及び第２電極１０８を有し、その間に制御可能な導電媒体１１０を含む。制御可能な導電媒体１１０は、低導電層１１２と受動層１１４を有する。図を簡潔にするため、周辺回路とデバイスは図に示されていない。
【００１９】
メモリセルは、少なくとも２つの電極を有し、制御可能な導電媒体を間に挟むこの２つの電極間には、１つ以上の電極が配置される。これらの電極は、導電性金属、導電性金属合金、導電性金属酸化物、導電性ポリマー薄膜、半導体材料、及び、その他の同等物からなる導電性材料で構成される。
【００２０】
電極の例としでは、１つ以上のアルミニウム、クロム、銅、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、白金、銀、チタン、亜鉛、およびその合金、酸化インジウム錫（ITO:indium‐tin oxide）、ポリシリコン注入アモルファスシリコン、金属シリサイド、などが含まれる。特定的な合金電極としでは、ハステロイＲ（Hastelloy R）、コバーＲ（Kovar R）、インバー（Invar）、モネルＲ(Monel R)、インコネルＲ（Inconel R)、真ちゅう、ステンレス鋼、マグネシウム−銀合金（magnesium‐si1ver alloy）、及びその他様々の合金が含まれる。
【００２１】
一実施形態では、各電極の厚さは、それぞれ独立して約０．０１μｍ以上、約１０μｍ以下である。他の実施形態では、各電極の厚さは、それぞれ独立して約０．０５μｍ以上、約５μｍ以下である。更に他の実施形態では、各電極の厚さは、それぞれ独立して約０．１μｍ以上、約１μｍ以下である。
【００２２】
２電極間に配置されている制御可能な導電媒体は、外部刺激を用いて制御可能な方法で、導電性、半導電性又は非導電性にすることができる。外部刺激を用いない場合は、概して、制御可能な導電媒体は非導電性であるか、もしくは高インピーダンスを有している。更に、いくつかの実施形態では、制御可能な導電媒体に対して制御可能な方法で、様々な程度の導電率／抵抗率が確定される。例えば、制御可能な導電媒体に対する様々な程度の導電率／抵抗率には、非導電状態、高導電状態、及び半導電状態、が含まれる。
【００２３】
制御可能な導電媒体は、外部刺激（外部とは、制御可能な導電媒体の外から生じることを意味する）により、制御可能な方法で、導電状態、非導電状態、又はその間のいかなる状態（導電率の程度）にすることができる。例えば、所定の非導電状態の制御可能な導電媒体は、外部電界、放射線などを受けて、導電状態の制御可能な導電媒体へと変換される。
【００２４】
制御可能な導電媒体には、１つ以上の低導電層と１つ以上の受動層とが含まれる。一実施形態では、制御可能な導電媒体には、受動層に隣接した少なくとも１つの有機半導体層が含まれる（有機半導体層と受動層との間にどんな中間層も存在しない）。他の実施形態では、制御可能な導電媒体は、受動層に隣接する少なくとも１つの無機低導電層を含む（無機低導電層と受動層との間にいかなる中間層も存在しない）。更に他の一実施形態では、制御可能な導電媒体は、受動層に隣接した低導電層として有機材料と無機材料との混合物層を含む（低導電層と受動層との間にいかなる中間層も存在しない）。
【００２５】
有機半導体層には、（共役有機ポリマーのような）有機ポリマー、（共役有機金属化合物のような）有機金属化合物、（共役有機金属ポリマーのような）有機金属ポリマー、バッキーボール、（Ｃ６−Ｃ６０カーボンナノチューブのような）カーボンナノチューブ及びこれらの同等物のうちの少なくとも１つが含まれる。従って有機半導体は、炭素ベースの構造を有しており、多くの場合に従来のＭＯＳＦＥＴとは異なる炭素−水素ベースの構造を有している。有機半導体材料は、ｐ軌道が重なっているという点、及び／又は、少なくとも２つの安定した酸化状態を有するという点で一般的に特徴付けられる。有機半導体材料は、また２つ以上の共鳴構造が採用されるという点でも特徴付けられる。ｐ軌道の重なりは、制御可能な導電媒体の制御可能な導電特性となる。有機半導体層に注入される電荷量は、また、有機半導体層の導電率に影響を及ばす。
【００２６】
カーボンナノチューブは、一般的に炭素原子（一般的に約６から約６０の炭素原子）が６員環で結合した、シームレスな円筒形に丸められるネットワークである。それぞれの終端は、フラーレン分子の半分で覆われる。カーボンナノチューブは、シングルウォールナノチューブ類似のアレイを成長させるように、カーボンターゲットのレーサー蒸発法（コバルト−ニッケル触媒は成長を促進させる）、又はカーボンアーク法によって用意される。バッキーボールは、より具体的にはバックミニスターフラーレンであり、サッカーボール型の６０個の炭素原子のみからなるクラスターである。
【００２７】
有機ポリマーには、一般的に共役有機ポリマーが含まれる。共役有機ポリマーのポリマー骨格は、電極間で長さ方向に延びている（概して実質的に、内部に対して垂直で、電極表面に面している）。共役有機ポリマーは、ポリマーがその共役性を保持している限りは直線状又は／枝状であってよい。共役ポリマーは、そのｐ軌道が重なっている点に特徴付けられる。共役ポリマーは、また、２つ以上の共鳴構造を採用することができる点にも特徴付けられる。共役有機ポリマーの共役性は、制御可能な導電媒体の制御可能な導電特性となる。
【００２８】
これに関連して、共役有機ポリマーなどの低導電層又は有機半導体層は、電荷の放出と受容を行うことができる。ポリマーの有機半導体又は原子／分子のモエティ（moiety）は、概して、少なくとも２つの相対的に安定した酸化状態を有する。この２つの相対的に安定した酸化状態により、有機半導体が、電荷の放出と受容を行い、導電促進化合物と電気的に相互作用することができる。
【００２９】
有機半導体層の、電荷の放出と受容を行い、受動層と電気的に相互作用する能力は、また、導電促進化合物の性質（identity）に依存する。受動層から注入された電荷は、有機半導体層と受動層に隣接したインターフェースとにトラップすることができる。これにより低導電層の導電性が変わり、結果としてメモリ効果がもたらされる。
【００３０】
有機ポリマー（又は、有機ポリマーを構成している有機モノマー）は、環状又は非環状にすることができる。有機ポリマーは、形成あるいは堆積している間、電極間で自己集合（self assembles）する。共役有機ポリマーの例としでは、ポリアセチレン、ポリフェニルアセチレン、ポリジフェニルアセチレン、ポリアニリン、ポリ（ｐ−フェニレンビニレン）、ポリチオフェン、ポリポルフィリン、ポルフィリン大環状分子（porphyrinic macrocycles）、チオール誘導ポリポルフィリン（thiol derivatized polyporphyrins）、ポリフェロセン又はポリブタロシアニンなどのポリメタロセン（polymetallocene）、ポリビニレン、ポリスチロール（polystirole）、ポリ（t-ブチル）ジフェニルアセチレン、ポリ（トリフロロメチル）ジフェニルアセチレン、ポリビス（トリフロロメチル）アセチレン、ポリビス（ｔ−ブチルジフェニル）アセチレン、ポリ（トリメチルシリル）ジフェニルアセチレン、ポリ（カルバゾル）ジフェニルアセチレン、ポリジアセチレン、ポリピリジンアセチレン、ポリメトキシフェニルアセチレン、ポリメチルフェニルアセ
チレン、ポリ（ｔ−ブチル）フェニルアセチレン、ポリニトロ−フェニルアセチレン、ポリ（トリフロロメチル）フェニルアセチレン、ポリ（トリメチルシリル）フェニルアセチレン、ポリジピルリルメタン、ポリインドキノン、ポリジヒドロキシインドール、ポリトリヒドロキシインドール、フランーポリジヒドロキシインドール、ポリインドキノン−２−カルボキシル、ポリインドキノン、ポリペンゾビスチアゾル、ポリ（ｐ−フェニレンスルフィド）、ポリピルロール、ポリスチレン、ポリフラン、ポリインドール、ポリアズレン、ポリフェニレン、ポリピリジン、ポリビピリジン、ポリセキシチオフェン、ポリ（シリコノキソヘミポルフィラジン）、ポリ（ゲルマニウムオキソヘミポルフィラジン）、ポリ（エチレンジオキシチオフェン）、ポリピリジン金属錯体、及びこれらの同等物のうち１つ以上が含まれる。
【００３１】
共役有機ポリマー及び共役有機金属ポリマーを形成しているリピートユニットのモエティ（ｍｏｉｅｔｉｅｓ）の化学構造の一例として、化学式（Ｉ）から（ＸＩＩＩ）のうちの１つまたは２つ以上が含まれる。
【００３２】
【化８】
2007519220.tif 000005
【００３３】
【化９】
2007519220.tif 000006
【００３４】
【化１０】
2007519220.tif 000007
【００３５】
【化１１】
2007519220.tif 000008
【００３６】
【化１２】
2007519220.tif 000009
【００３７】
【化１３】
2007519220.tif 000010
【００３８】
【化１４】
2007519220.tif 000011
【００３９】
【化１５】
2007519220.tif 000012
【００４０】
【化１６】
2007519220.tif 000013
【００４１】
【化１７】
2007519220.tif 000014
【００４２】
【化１８】
2007519220.tif 000015
【００４３】
【化１９】
2007519220.tif 000016
【００４４】
【化２０】
2007519220.tif 000017
【００４５】
各Ｒは、それぞれ独立して水素又はヒドロカルビル（hydrocarbyl）であり、各Ｍは、それぞれ独立して金属である。また、各Ｅは、それぞれ独立してＯ、Ｎ、Ｓ、Ｓｅ、Ｔｅ、又はＣＨであり、各Ｌは、それぞれ独立して共役を含む、若しくは共役（不飽和）を繰り返しているグループである。また各ｎは、それぞれ独立して定められ、約１以上、および約２５，０００以下である。更に他の実施形態では、各ｎは、それぞれ独立して定められ、約２以上、および約１００００以下である。
【００４６】
また更に他の実施形態では、各ｎは、独立して定められ、それぞれ約２０以上、約５，０００以下である。金属の例として、Ａｇ、Ａｌ、Ａｕ、Ｂ、Ｃｄ、Ｃｏ、Ｃｕ、Ｆｅ、Ｇａ、Ｈｇ、Ｉｒ、Ｍｇ、Ｍｎ、Ｎｉ、Ｐｂ、Ｐｄ、Ｐｔ、Ｒｈ、Ｓｎ、及びＺｎが含まれる。Ｌグループの例としでは、共役を有したヒドロカルビル基、又はフェニル基、置換フェニル基、アセチレン基などのような共鳴構造を形成する能力を有するヒドロカルビル基が、含まれる。
【００４７】
化学式には示していないが、全ての化学式は、１つ以上のペンダント置換基（pendent substituent groups）を有してよい。例えば、フェニル基が、ポリチオフェン構造上であって、各チオフェニンモエティ（moiety）の３位の位置に出現することかてきる。その他の例として、アルキル、アルコキシ、シアノ、アミノ、及び／又はヒトロキシ置換基が、ポリフェニルアセチレン、ポリジフェニルアセチレン、及びポリ（ｐ−フェニレンヒニレン）共役ポリマーのとのフェニル環上にも出現することができる。
【００４８】
“ヒドロカルビル（hydrocarbyl）”という用語は、実質的な炭化水素基と同様に炭化水素も含む。ヒドロカルビル基には１以上、かつ一般的に約６０以下の炭素原子が含まれる。他の実施形態では、ヒドロカルビル基には２以上、かつ約３０以下の炭素原子が含まれる。実質的に、炭化水素として、ポリマーの主要な有機特性を変えず、また、共役構造を形成するための有機ポリマーの機能を妨害しないヘテロ原子置換基又はヘテロ原子を含む基が挙げられる。ヒドロカルビル基の例としては、以下のものが含まれる。
（１）炭化水素置換基、即ち、脂肪族（例、アルキル又はアルケニル）、脂環式（例、シクロアルキル、シクロアルケニル）置換基、アシル、フェニル、芳香族−、脂肪族−、及び脂環式−置換芳香族置換基などに加え、分子の他の部分を通じて環が完成している環状置換基（つまり、上記に示したどの２つの置換基を使っても脂環式ラジカル（alicyclic radical）を形成することができる）。
（２）置換炭化水素置換基、即ち、本発明の観点から言えば、置換基の主要な有機的特性を変えない非炭化水素基を含む置換基であり、また当業者にとって、このような基（例、ハロ（特定的にはペルフルオロアルキル、ペルフルオロアリルなどのクロロ及びフルオロ）、シアノ、チオシアナト、アミノ、アルキルアミノ、スルホニル、ヒドロキシ、メルカプト、ニトロ、ニトロソ、スルホキシなど）は明らかであろう。
（３）ヘテロ原子置換基、即ち、本発明の観点の範囲内で主要な有機特性を有する一方で、環または鎖に存在する炭素以外の原子を含み、又は炭素原子（例、アルコキシ、アルキルチオ）からなる。適切なヘテロ原子は、当業者にとって明らかであると思われ、例えば、硫酸、酸素、窒素、フッ素、塩素、及び、ピリジル、フリル、チエニル、イミダゾリル、イミド、アミド、カルバモイルなどの置換基等が含まれる。
【００４９】
有機材料に加えて、あるいはこれに代わる活性低導電層として、無機材料を含むことができる。無機材料には、低導電性カルコゲニドと遷移金属酸化物とが含まれる。遷移金属の酸化物は、通常化学式ＭｘＯｙで表され、ただし、Ｍは遷移金属であり、ｘ及びｙは独立して約０．２５〜約５までの値をとる。この遷移金属の酸化物は、通常、導電性が低い。類似の遷移金属硫化物も使用される。この酸化物内の遷移金属は、外部電界の下において、導電率を変化させる様々な酸化状態（multi oxidations）をもたらす。例えば、酸化銅（ＣｕＯ、Ｃｕ2Ｏ）、酸化鉄（ＦｅＯ、Ｆｅ3Ｏ4）、酸化マンガン（ＭｎＯ2、Ｍｎ2Ｏ3等）、酸化チタン（ＴｉＯ2）が含まれる。この材料は、熱蒸着、ＣＶＤ（化学気相成長）あるいはプラズマによって形成される。無機材料を使用する一つの優位性は、高温製造プロセスでより柔軟性を有することであり、次に電極のような表面層を堆積するためにこの材料の使用と従来のテクノロジーとを組み合わせることを可能にすることである。もう一つの優位性は、無機材料が高熱拡散能力（high heat diffusion capabilities）を有することである。このことが最終製品テバイス（resultant device）の高電流駆動を高い信頼度で行うことを可能にする。
【００５０】
活性低導電層は、有機と無機材料との混合物で構成される。無機材料（遷移金属酸化物／硫化物）は通常、有機半導体材料に埋め込まれる。この混合物の例として、Ｃｕ2Ｓと混合したポリフェニルアセチレン、Ｃｕ2Ｏと混合したポリフェニルアセチレン等が含まれる。この層は、経済的な方法で作製することができる。例えば、銅スチレン４‐スルホン酸ナトリウムのようなＣｕ＋塩で可溶するポリフェニルアセチレンをスピンオンすることができる。基板は、受動層又は促進層であってよい。その次に、ＣＶＤ方法は、Ｃｕ+と反応させるためにＨ2Ｓのような反応ガスを引き入れるように用いられ、埋め込みＣｕ2Ｓを均一に作製する。この形式の有機無機混合物材料は、銅イオンの濃度を調整することによって、当初の導電率が制御される。純有機材料に関するもう一つの優位性は、幾つかの実施例において、有機無機混合物材料が無機材料の存在に一因する優れた熱拡散能力を有することができることである。それゆえ、このことが信頼性の高い最終製品デバイスの高電流動作を可能にしている。
【００５１】
一実施形態において、新たなメモリセルは、活性低導電層として無機Ｃｕ2Ｏ及び有機半導体材料の双方を有する。この実施形態において、Ｃｕ2Ｏは、受動層の真上に位置して、約１ｎｍから約３ｎｍの厚さを有する。有機半導体材料は、Ｃｕ2Ｏ上において、約０．００．０１μｍ以上、かつ１μｍあるいは１μｍ以下の層厚を有する。
【００５２】
一実施形態において、低導電層は、電荷保持時間を改善あるいは長くするように設計された薄膜層を有する。この薄膜層は、低導電層内のどこにでも配置されてよいが、一般的には層の中心付近に配置される。薄膜層は、全ての電極材料又は以下に記載している複素環／芳香族化合物層の化合物を有する。一実施形態において、薄層層は、約５０Å以上、かつ約０．１μｍ以下の厚さを有する。他の実施形態において、薄膜層は、約１００Å以上、かつ約０．０５μｍ以下の厚さを有する。例えば、メモリセルは、銅の第１電極、硫化銅の受動層、ポリ（フェニレンビニレン）低導電層、アルミニウムの第２電極を有し、前述のポリ（フェニレンヒニレン）低導電層は、２５０Å厚の銅の層を有する。
【００５３】
一実施形態では、有機半導体材料は、有機金属化合物を含まない。他の実施形態では、有機半導体材料には、有機金属化合物で注入された有機ポリマーが含まれる。また、更に他の実施形態では、メモリセルは、任意に有機金属化合物層を含む。更に他の実施形態では、低導電層は、有機金属化合物を含む。様々な有機金属化合物の化学構造例として、化学式（ＸＩＶ）から（ＸＶＩＩ）が含まれ、ＭとＥは上記に定義している通りである。
【００５４】
【化２１】
2007519220.tif 000018
【００５５】
【化２２】
2007519220.tif 000019
【００５６】
【化２３】
2007519220.tif 000020
【００５７】
【化２４】
2007519220.tif 000021
【００５８】
一実施形態では、低導電層には、塩を注入しない。他の実施形態では、低導電層には、塩を注入する。ここでいう塩とは、陰イオンと陽イオンとを有するイオン化合物である。低導電層を注入するために採用される塩の一般的な例として、アルカリ土類金属ハロゲン、硫酸塩、過硫酸塩、硝酸エステル、リン酸塩など、アルカリ金属ハロゲン、硫酸塩、過硫酸塩、硝酸塩、リン酸塩など、遷移金属ハロケン、硫酸塩、過硫酸塩、硝酸塩、リン酸塩など、アンモニウムハロケン、硫酸塩、過硫酸塩、硝酸塩、リン酸塩など、第４アルキルアンモニウムハロケン、硫酸塩、過硫酸塩、硝酸塩、リン酸塩など、が含まれる。
【００５９】
一実施形態では、低導電層は、約０．００１μｍ以上、約５μｍ以下の厚さを有する。他の実施形態では、低導電層は、約０．０１μｍ以上、約２５μｍ以下の厚さを有する。更に他の実施形態では、低導電層は、約０．０５μｍ以上、約１μｍ以下の厚さを有する。
【００６０】
低導電層は、スピンオン法（ポリマー／ポリマー前駆物質と溶剤との混合物を蒸着して、その後、基板／電極からその溶剤を除去する技術）、ガス反応堆積、ガス気相堆積等を任意に含む化学気相成長法（ＣＶＤ）により作製される。ＣＶＤには、低圧化学気相成長法（LPCVD:Low Pressure CVD）、プラズマエンハンスド化学気相成長法（PECVD:Plasma Enhanced CVD）、高密度プラズマ化学気相成長法（HDCVD:High Density CVD）が含まれる。低導電性材料は、作製中あるいは堆積中に、電極間に自己集合する。有機ポリマーの端部を電極／受動層と結合するために、有機ポリマーの１つ以上の端部に機能を与える必要はない。
【００６１】
低導電層と受動層との間に共有結合が形成される。これに代えて、低導電層と受動層との間に優れた電荷キャリア／電子交換を提供するためには、密接に接続していることが求められる。低導電層及び受動層は、その２層間で電荷キャリア／電子交換を生じさせるために電気的に結合される。
【００６２】
受動層には、制御可能な導電媒体の制御可能な導電特性となる、少なくとも１つの導電促進化合物が含まれる。導電促進化合物は、電荷（正孔及び／又は電子）の放出及び受け入れを行うことができる。それゆえ、受動層は、電極と有機ポリマー層／受動層インターフェースとの間での電荷の移動を行い、低導電層への電荷／キャリアの印加を容易にし、及び／又は低導電層の電荷キャリア濃度を高めることができる。ある形態では、受動層は、逆極性の電荷を格納することができ、これにより、全体としてメモリデバイスの電荷のバランスを取ることができる。導電促進化合物に対して相対的に安定した酸化状態が２つあることにより、容易に電荷／電荷キャリアの格納を実現できる。
【００６３】
他の実施例では、受動層は、外部電界におけるイオン置換（Ionic displacement）のような強誘電体の挙動（behavior）を有する。これは、活性層との接合部において頻繁に生じる。この“強誘電体”特性は、結果として、密着状態を相当緩和し、メモリセルの導電率を変更する外部電界によって影響を受けた極性をもたらす。この形式の受動層材料から形成されたメモリセルは、イオン電子伝導機構を有して、データ保持時間は通常、密着面における金属イオンの置換のために、比較的長くなっている。しかし、これは、メモリセルを一つの状態から別の状態に置換するために、時折比較的長い時間を要することからいくつかの例では不都合となっている。
【００６４】
概して、導電促進化合物又は導電促進化合物の原子は、少なくとも２つの相対的に安定した酸化状態を有する。この相対的に安定した２つの酸化状態は、導電促進化合物が電荷の放出と受容を行うとともに、低導電層との電気的な相互作用を容易にすることを可能にする。所定のメモリセルに採用されている特定の導電促進化合物は、この相対的に安定した２つの酸化状態が低導電層の相対的に安定した２つの酸化状態と一致するように選択される。低導電層及び導電促進化合物の相対的に安定した２つの酸化状態のエネルギー帯を一致させることが、低導電層における電荷キャリアの保持を容易にする。
【００６５】
エネルギー帯が一致するということは、受動層のフェルミ準位が活性低導電層の価電子帯に近いということである。その結果、（活性低導電層に）注入された電荷キャリアは、電荷を帯びた低導電層のエネルギー帯が実質的に変化しない場合は、受動層において電荷と再結合する。エネルギー帯を一致させるには、電荷注入の容易さと電荷（データ）保持時間の長さとの間の折衷を含む。
【００６６】
一実施形態では、エネルギー帯を一致させる場合は、受動層のフェルミ準位は、低導電層の価電子帯の約０．７ｅＶ以内である。他の実施形態では、受動層のフェルミ準位は、低導電層の価電子帯の約０．５ｅＶ以内である。更に他の実施形態では、受動層のフェルミ準位は、低導電層の価電子帯の約０．３ｅＶ以内である。また更に他の実施形態では、受動層のフェルミ準位は、低導電層の価電子帯の約０．１５ｅＶ以内である。価電子帯は、場合によって材料の最高被占軌道（HOMO:Highest Occupied Molecu1ar Orbital）である。
【００６７】
印加される外部電界は、電界方向に依存して、受動層と低導電層間のエネルギー障壁を低減することができる。従って、書き込み動作（Programming operation）において、順方向の電界の電荷注入が増大し、また、消去動作において、逆電界の電荷再結合が増大する。
【００６８】
受動層は、低導電層を形成する場合、特にこの低導電層が共役有機ポリマーを含む場合に、いくつかの例において触媒として作用する。この関連において、共役有機ポリマーのポリマー骨格が、まず受動層に隣接して形成されて、受動層表面から離れる方向で、成長又はアセンブル（Assemble）し、受動層表面に実質的に垂直となる。その結果、共役有機ポリマーのポリマー骨格は、２つの電極を横断する方向に自己整合される。
【００６９】
受動層を形成することができる導電促進化合物の例としでは、硫化銅（ＣｕxＳ、ただし、ｘは約０．５〜約３までである）、硫化銀（Ａｇ2Ｓ、ＡｇＳ）、硫化金（Ａｕ2Ｓ、ＡｕＳ）等のうち一つ以上が含まれる。これらの材料のうち、Ｃｕ2ＳとＡｇ2Ｓは、強誘電性特性を有し、これは、金属イオンが外部動作電界において変位することを意味する。受動層は、２つ以上の副受動層を有し、各副層には、同じか、異なる、あるいは複数の導電促進化合物が含まれる。
【００７０】
受動層は、酸化技術を用いて成長され、気相反応を介して形成され、あるいは電極間に堆積される。（低電導層の）長い電荷保持時間を助長するために、受動層は、その形成後にプラズマとともに処理される場合がある。このプラズマ処理は、受動層のエネルギー障壁を変化させる。
【００７１】
一実施形態では、導電促進化合物を含む受動層は、約２Å以上、かつ約０．１μｍ以下の厚さを有する。他の実施形態では、受動層は、約１０Å以上かつ約０．０１μｍ以下の厚さを有する。更に他の実施形態では、受動層は、約５０Å以上、約０．００５μｍ以下の厚さを有する。
【００７２】
新たなメモリセルの製造と動作を促進するため、活性低導電層の厚さは、受動層よりも厚い。一実施形態では、低導電層の厚さは、受動層の厚さの約１０倍から約５００倍である。更に他の実施形態では、低導電層の厚さは、受動層の厚さの約２５倍から約２５０倍である。
一実施形態では、新たなメモリセルは、複素環式／芳香族化合物層を任意に含むことができる。他の実施形態では、低導電層は、複素環式／芳香族化合物が注入される。複素環式／芳香族化合物が存在する場合、低導電層は約０．００１μｍ以上、かつ約１μｍ以下の厚さを有する。特定的に窒素含有複素環を含む様々な複素環式／芳香族化合物の化学構造例として、化学式（ＸＶＩＩＩ）から（ＸＸＩＩＩ）が含まれる。
【００７３】
【化２５】
2007519220.tif 000022
【００７４】
【化２６】
2007519220.tif 000023
【００７５】
【化２７】
2007519220.tif 000024
【００７６】
【化２８】
2007519220.tif 000025
【００７７】
【化２９】
2007519220.tif 000026
【００７８】
【化３０】
2007519220.tif 000027
【００７９】
個々のメモリセルの領域サイズ（各々が直接重なっている２つの電極の表面領域により測定される）は、ＭＯＳＦＥＴなどのような従来のシリコンベースのメモリセルよりも小さくてよい。一実施形態では、本発明のメモリセルの領域サイズは、約０．０００１μｍ2以上、かつ約４μｍ2以下である。別の実施形態では、メモリセルの領域サイズは約０．００１μｍ2以上、約１μｍ2以下である。
【００８０】
新たなメモリデバイス／セルの動作は、切り替え効果を得るように、外部刺激を供給することで促進される。この外部刺激には、外部電界及び／又は光放射が含まれる。メモリセルは、様々な条件の下で、導電性（低インピーダンス、つまり“オン”状態）又は非導電性（高インピーダンス、つまり“オフ”状態）のどちらか一方である。
【００８１】
メモリセルは、更に、非常に高い導電状態（非常に低いインピーダンス状態）、高導電状態（低インピーダンス状態）、導電状態（中間レベルのインピーダンス状態）、及び非導電状態（高インピーダンス状態）などの、１つ以上の導電性もしくは低インピーダンス状態を有しており、これにより２ビット以上の情報、又は４ビット以上の情報などのような、単一のメモリセルの複数ビット情報を格納することができる。
【００８２】
メモリセルの、“オン”状態から“オフ“状態への切り替えは、印加電界がしきい値を超える場合に発生する。メモリセルの、“オン”状態から“オフ“状態への切り替えは、外部刺激がしきい値を超えない場合、又は外部刺激が存在しない場合に発生する。しきい値は、メモリセルを構成している材料の固有特性（Identity）、低導電層及び受動層、様々な層の厚さ、などを含むファクタの数に応じて変化する。
【００８３】
しきい値を超える印加電界などの外部刺激が存在すると（“オン”状態）、印加電圧は、概して、メモリセルへ情報の書き込み、又はメモリセルからの情報の消去を行うことができる。また、しきい値未満の印加電界などの外部刺激か存在すると、印加電圧は、メモリセルからの情報の読み出しを行うことができる。一方で、しきい値を超過する外部刺激が存在しないと（“オフ”状態）、印加電圧は、メモリセルへの情報の書き込み、又はメモリセルからの情報の消去を行うことが妨げられる。
【００８４】
メモリセルに情報を書込むために、しきい値を超える電圧もしくはパルス信号が印加される。メモリセルに書込まれた情報を読み出すためには、どんな極の電圧又は電界も印加される。インピーダンスを測定することによって、メモリセルは、低インピーダンス状態にあるか、又は高インピーダンス状態にあるか（従って、“オン”であるか“オフ”であるか）が決定される。メモリセルに書込まれた情報を消去するために、負電圧もしくはしきい値を超える書き込み信号の極の反対の極が印加される。
【００８５】
本明細書に説明されているメモリテバイスは、ＣＰＵなどの論理デバイス、ＤＲＡＭデバイス、ＳＲＡＭデバイスなどの揮発性メモリデバイス、入力／出力デバイス（Ｉ／Ｏチップ）、ＥＥＰＲＯＭ、ＥＰＲＯＭ、ＰＲＯＭ、などの不揮発性メモリデバイス、を形成するために採用されることができる。メモリデバイスは平面方向に（二次元）、又はメモリセルの少なくとも２つの平坦なアレイを含む３次元方向に作られてもよい。
【００８６】
図２を参照すると、本発明の一形態による複数のメモリセルを含んだ３次元のマイクロエレクトロニクス有機メモリデバイス２００が示されている。この３次元のマイクロエレクトロニックメモリデバイス２００には、複数の第１電極２０２と、複数の第２電極２０４と、複数のメモリセル層２０６とが含まれる。各第１電極と第２電極との間には、制御可能な導電媒体（図示せず）が存在する。複数の第１電極２０２及び複数の第２電極２０４は、実質的に垂直方向に示されているが、その他の方向も可能である。この３次元のマイクロエレクトロニックメモリテバイスは、非常に多くのメモリセルを有することができ、これによりテバイス密度を高めることができる。周辺回路及びデバイスは、図を簡潔にするために、示していない。
【００８７】
メモリセル／デバイスは、メモリを必要とするどんなデバイスにも有用である。例えは、メモリデバイスは、コンピュータ、器具、工業設備、携帯用テバイス、通信機器、医療機器、研究開発設備、運搬用車両、レーダー／衛星装置などで有用である。携帯用テバイス、具体的には携帯用電子テバイスは、小型で軽量の新型メモリテバイスによつて、改善された可搬性が得られる。携帯用テバイスの例として、携帯電話及びその他の双方向通信装置、パーソナルデータアシスタンス、パームパイロット、ポケットベル、ノート型パソコン、リモコン、レコーダ（ビデオ及びオーディオ）、ラジオ、小型テレビ、ウェブビューア、カメラなどが挙げられる。
【００８８】
以下の実施例は、本発明を示したものである。以下の実施例及び明細書と特許請求の範囲に特に言及されていない限り、全ての部分及び割合は重量で表され、全ての温度は摂氏であり、及び圧力は気圧あるいはそれに近いものである。
［実施例１］
メモリセルは、２０００Åの厚さを有するＩＴＯの上部電極及び１０００Åの厚さを有する銀の下部電極を用いて、形成される。５０Åの厚さを有する硫化銀の受動層は、下部電極上に提供される。ポリフェニルアセチレンを含有し、８００Åの厚さを有する有機半導体層は、ＣＶＤ技術を用いて受動層上に形成される。その後上部電極は、ポリマー層上に被せられる。
［実施例２］
メモリセルは、１０００Åの厚さを有する銅の上部電極及び１０００Åの厚さを有する銅の下部電極を用いて、形成される。７０Åの厚さを有する硫化銅の受動層は、下部電極上に提供される。Ｃｕ2Ｏは、２ｎｍの厚さを有する第一活性層として、熱的加熱技術を用いて硫化銅上に形成される。ポリアセチレンを含有し、９００Åの厚さを有する有機ポリマー層は、第二活性層として、ＣＶＤ技術を用いてＣｕ２Ｏ第一活性層上に形成される。上部電極は、その後ポリマー層上に被せられる。
［実施例３］
メモリセルは、１５００Åの厚さを有するアルミニウムの上部電極及び１０００Åの厚さを有する銅の下部電極を用いて形成される。６５Åの厚さを有する硫化銅の受動層は、下部電極上に提供される。ポリフェニルアセチレンを含有し、７００Åの厚さを有する有機ポリマー半導体層は、ＣＶＤ技術を用いて受動層上に形成される。上部電極は、その後ポリマー層上に被せられる。
［実施例４］
メモリセルは、１５００Åの厚さを有する銅の上部電極及び１０００Åの厚さを有する銅の下部電極を用いて形成される。２５Åの厚さを有する硫化銅の受動層は、下部電極に提供される。中にＣｕ2Ｓナノパーティクルが埋め込まれたポリチオフェニンを含有し、７００Åの厚さを有する有機半導体層は、スピンオン及びＣＶＤ法を用いて受動層上に形成される。上部電極は、その後ポリマー層上に被せられる。
【００８９】
本発明を特定の好適な実施形態あるいは複数の実施形態に関連して示し、説明しているが、本明細書と添付の図面を読み、理解すれば均等の変更及び修正が可能なことは、当業者にとって明らかである。上述のコンポーネント（アセンブリ、デバイス、回路など）によって実施される様々な機能、このようなコンポーネントを説明するために用いられる用語（“手段”に関係するものはどれも含む）は、本明細書に例示された本発明の実施形態の機能を実施する、開示された構造と構造的に等価ではないが、特に言及されていない限りは、説明されているコンポーネントの具体的な機能（つまり、機能的に等価の）を実施するどのコンポーネントにも対応することを意図とする。更に、本発明の特定的な特徴がいくつかの実施形態のうちの１つに関して説明されているが、このような特徴は、いずれの所定の又は特定のアプリケーションに所望である又は便利な、その他の実施形態の１つ以上の特徴と組み合わせることもできる。
【図面の簡単な説明】
【００９０】
【図１】本発明の一形態による複数のメモリセルを含む２次元マイクロエレクトロニクステバイスの斜視図。
【図２】本発明の一形態による複数のメモリセルを含む３次元マイクロエレクトロニクスデバイスの斜視図。