(57)【要約】【課題】低コスト化を図ることができるとともに、動作速度の向上を図ることができるフォトセンサを実現する。【解決手段】複数の光電変換素子群２０１は行方向（Ｘ方向）に配置され、１つの光電変換素子群２０１は、行方向に対して略直交する列方向（Ｙ方向）に並べられた３つのフォトダイオードＰＤ１〜ＰＤ３を含む。さらに、各フォトダイオードから信号を読み出すための転送トランジスタ（Ｔｒ１〜Ｔｒ３）が設けられる。同一行に属する転送トランジスタのゲート電極（２２４１，２２４２，２２４３）は一体的に形成される。さらに、ソース電極２２３とゲート電極との重なり部分の面積は、ドレイン電極２２２とゲート電極との重なり部分の面積よりも小さい。【選択図】図４
2012227316.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の表面に、一方向に並べられた複数の光電変換素子群とを備え、
前記複数の光電変換素子群の配置方向を行方向と規定すると、前記複数の光電変換素子群の各々は、前記行方向に対して略直交する列方向に並べられた所定数の光電変換素子を含み、
前記所定数の光電変換素子の各々は、
入力された光の強度に応じた量の電荷を発生させる光電変換部と、
前記光電変換部に発生した前記電荷を受光信号として出力するための出力電極とを含み、
前記行方向には前記複数の光電変換素子群の数と同数並べられ、前記列方向には前記所定数並べられた複数の転送トランジスタをさらに備え、
前記複数の転送トランジスタの各々は、
対応する光電変換素子の前記出力電極に接続された第１の電極と、
前記受光信号を出力するための第２の電極と、
前記第１および第２の電極が形成された層と絶縁層を介在して配置され、前記第１の電極から前記第２の電極への前記受光信号の伝達を制御する制御電極とを含み、
前記制御電極は、前記複数の転送トランジスタのうちの同一行に属する転送トランジスタの間で一体的に形成され、
前記複数の転送トランジスタを平面視した場合には、前記第１の電極と前記制御電極との重なり部分の面積が、前記第２の電極と前記制御電極との重なり部分の面積よりも小さい、フォトセンサ。
【請求項２】
前記第１の電極は、前記制御電極に関して前記第２の電極と非対称な形状である、請求項１に記載のフォトセンサ。
【請求項３】
前記第２の電極は、前記第１の電極の両側に形成される、請求項１に記載のフォトセンサ。
【請求項４】
同一の列に属する前記所定数の前記転送トランジスタの前記第２の電極が統合されて形成される、請求項１に記載のフォトセンサ。
【請求項５】
前記複数の転送トランジスタに対応してそれぞれ設けられた複数の容量をさらに備え、
前記複数の容量の各々は、
前記制御電極とともに同一の層に形成された第３の電極を含み、
前記複数の容量を平面視した場合には、前記第３の電極の一部が対応する転送トランジスタの前記第２の電極の一部と重なりあう、請求項１に記載のフォトセンサ。
【請求項６】
前記第３の電極は、浮遊電極である、請求項５に記載のフォトセンサ。
【請求項７】
前記複数の容量の間で前記第３の電極が一体的に形成され、固定電位が前記第３の電極に与えられる、請求項５に記載のフォトセンサ。
【請求項８】
前記複数の転送トランジスタが行単位で順次選択されるように、前記制御電極に信号を与える選択回路をさらに備える、請求項１に記載のフォトセンサ。
【請求項９】
前記転送トランジスタは、半導体層を有する薄膜トランジスタを含み、
前記半導体層は、多結晶シリコンまたは微結晶シリコンを含む、請求項１から８のいずれかに記載のフォトセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトセンサに関し、特に機能素子の構造に関する。
【背景技術】
【０００２】
近年、原稿に書かれた文字や像を読取る装置、たとえば、ファクシミリ、デジタル複写機、レーザ記録装置、あるいはその他の装置などに適用される光電変換装置が盛んに開発されている。この種の光電変換装置は、一般に、長尺化された受光面を有する。受光面の長尺方向の長さは、再生される原画像のサイズに相等しいか、もしくはそれに近い長さである。上記の光電変換装置には、解像性に優れること、原画像を忠実に読取ることができることなどが要求される。
【０００３】
一般に、このような長尺化された光電変換装置には、絶縁性基板（通常ではガラス基板）上に作成された薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が用いられる。ＴＦＴには、半導体膜を用いたＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造が多用される。ＴＦＴには、逆スタガ型（ボトムゲート型とも呼ばれる）、あるいはトップゲート型といった種類がある。さらに半導体膜には非晶質半導体膜（例えば特許文献１を参照）あるいは多結晶半導体膜がある。最近では微結晶半導体膜もＴＦＴの半導体膜に使用されるようになってきている。
【０００４】
多結晶半導体膜の作成方法としては、下地膜として形成された酸化珪素膜等の上に非晶質半導体膜を形成し、その後に、レーザ光を非晶質半導体膜に照射することにより当該半導体膜を多結晶化する方法が知られている（たとえば特許文献２を参照）。微結晶半導体層の形成方法としては、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により半導体膜を成膜する方法が知られている（たとえば特許文献３を参照）。
【０００５】
従来の光電変換装置は、一般に、アレイ状に並べられた複数の光電変換素子と、それら光電変換素子に対応してそれぞれ設けられ、対応する光電変換素子からの出力信号を蓄積する蓄積手段（具体的にはコンデンサ）と、各コンデンサに蓄積された出力信号を出力端子に順次転送するための転送トランジスタと、これら転送トランジスタを次々に順序正しくスイッチング動作させるためのシフトレジスタとから構成される（たとえば特許文献４を参照）。光電変換装置の受光面に入射した光情報は、光電変換素子の抵抗値を変調させる。光電変換素子の抵抗値の変化によって、光電変換部の電源から、その光電変換素子に対応するコンデンサ（蓄積手段）へと流れ込む電流が変化する。各コンデンサに対応して設けられた転送トランジスタは、それらが順次導通するようにスイッチングされる。これにより、各コンデンサに貯えられた電荷が、出力端子を介して順番に放電される。すなわち、転送トランジスタのある時点での導通状態から次の導通状態までの間にコンデンサに貯えられた電荷量が、光電変換装置の受光面に入射された光情報として、出力端子から取り出される。
【０００６】
シフトレジスタは転送トランジスタを時系列的に駆動する。出力端子から取り出された信号（電荷量）は、たとえば単結晶シリコン上に作成されたマルチプレクサ（ＭＵＸ：Ｍｕｌｔｉｐｌｅｘｅｒ）によって時系列信号に変換されて、その変換された信号が装置外部に出力される。マルチプレクサはＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）内に形成され、当該ＬＳＩは基板上に実装される。
【０００７】
従来、光電変換素子と、転送トランジスタと、シフトレジスタを構成するトランジスタとは、すべてアモルファス水素化シリコン（ａ−Ｓｉ：Ｈ）により形成される。上記の素子は、低コスト化の目的で使用されるガラス基板に形成される。したがって低温で素子を形成する必要があるためにアモルファス水素化シリコンが用いられる。
【０００８】
上記のように、従来の光電変換装置では、一般に、光電変換素子ごとにコンデンサが設けられている。しかしながら光電変換装置の動作の高速化を図るため、コンデンサを使用しない構成も提案されている（たとえば特許文献５を参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−２５９３７１号公報
【特許文献２】特開２００３−１７５０５号公報
【特許文献３】特開平８−９７４３６号公報
【特許文献４】特開平５−２６７６３６号公報
【特許文献５】特開平５−２０７２２４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
光電変換装置の低コスト化と光電変換装置の処理能力の向上（単位時間当たりの処理能力の増大）との両立が、かねてより要求されている。しかしながら従来の光電変換装置では、転送トランジスタを駆動するためにシフトレジスタが用いられている。すなわちシフトレジスタからのオンオフ信号が転送トランジスタのゲート電極に入力されて転送トランジスタがオンオフされる。さらに、従来の構成によれば、一般的に、光電変換部に電荷蓄積用のコンデンサが形成される。
【００１１】
シフトレジスタの動作速度には制限がある。さらに、コンデンサに電荷を蓄積するためには、ある程度の時間が必要である。したがって従来の構成によれば、光電変換装置の読み出し時間の短縮を図り、それによって動作の高速化を達成することは困難であった。
【００１２】
光電変換装置の動作の高速化のため、たとえば特許文献４に開示された技術では、複数の転送トランジスタを複数のシフトレジスタで分担して駆動することが試みられている。また、転送トランジスタおよびシフトレジスタの素材を、移動度が相対的にａ−Ｓｉ：Ｈから、移動度が相対的に高い多結晶Ｓｉあるいは微結晶Ｓｉに変えることも試みられていた。これらの方法では、光電変換装置の処理速度をある程度向上させることは可能であるものの、光電変換装置の処理速度を向上させるための根本的な解決手段にはなっていなかった。
【００１３】
さらに、従来の構成によれば、回路の数が多いために寄生容量が増大する。寄生容量は光電変換装置の動作の高速化を妨げる。特許文献５に開示された構成は、光電変換部にキャパシタを使用しないことによって、光電変換装置の動作の高速化を図ろうとするものである。しかしながら特許文献５に開示された構成では、複数の信号線の各々が多数のゲート回線と交差する。このため多数の交差部が形成される。多数の交差部の寄生容量のために光電変換装置の動作の高速化が妨げられる。
【００１４】
さらに従来の光電変換装置はシフトレジスタ等の回路を有するために、基板上に多くのトランジスタを搭載しなければならない。これらトランジスタが占有する面積が増大するために基板面積を縮小できず、結果的に低コスト化が妨げられる。
【００１５】
この発明は上記のような問題点を解決するためになされたものであって、その目的は、低コスト化を図ることができるとともに、動作速度の向上を図ることができるフォトセンサを実現することである。
【課題を解決するための手段】
【００１６】
本発明は要約すれば、フォトセンサであって、基板と、基板の表面に、一方向に並べられた複数の光電変換素子群とを備える。複数の光電変換素子群の配置方向を行方向と規定すると、複数の光電変換素子群の各々は、行方向に対して略直交する列方向に並べられた所定数の光電変換素子を含む。所定数の光電変換素子の各々は、入力された光の強度に応じた量の電荷を発生させる光電変換部と、光電変換部に発生した電荷を受光信号として出力するための出力電極とを含む。フォトセンサは、行方向には複数の光電変換素子群の数と同数並べられ、列方向には所定数並べられた複数の転送トランジスタをさらに備える。複数の転送トランジスタの各々は、対応する光電変換素子の出力電極に接続された第１の電極と、受光信号を出力するための第２の電極と、第１および第２の電極が形成された層と絶縁層を介在して配置され、第１の電極から第２の電極への受光信号の伝達を制御する制御電極とを含む。制御電極は、複数の転送トランジスタのうちの同一行に属する転送トランジスタの間で一体的に形成される。複数の転送トランジスタを平面視した場合には、第１の電極と制御電極との重なり部分の面積が、第２の電極と制御電極との重なり部分の面積よりも小さい。
【発明の効果】
【００１７】
本発明によれば、高速での動作が可能なフォトセンサを低コストで実現できる。
【図面の簡単な説明】
【００１８】
【図１】フォトセンサの全体的な構成を示す平面図である。
【図２】図１のＩＩ−ＩＩ断面を概略的に示した断面構造図である。
【図３】破線によって図１に示された、プリント基板１の一方の表面の一部の領域１０を拡大して示した平面模式図である。
【図４】実施の形態１に係るフォトダイオードおよび転送トランジスタの構成を示した平面図である。
【図５】図４のＶ−Ｖ線に沿った断面を示した図である。
【図６】実施の形態１に係るフォトセンサの主要部の回路図である。
【図７】図６に示したフォトセンサの動作を説明するための波形図である。
【図８】実施の形態１に係る転送トランジスタの比較例のレイアウト図である。
【図９】実施の形態１に係る転送トランジスタのレイアウト図である。
【図１０】実施の形態１に係るフォトセンサに適用可能な転送トランジスタの他の構成を示した図である。
【図１１】図１０に示した転送トランジスタの一例を示したレイアウト図である。
【図１２】実施の形態２に係るフォトセンサのフォトダイオードおよび転送トランジスタを示す平面図である。
【図１３】実施の形態２に係るフォトセンサの主要部の回路図である。
【図１４】実施の形態３に係るフォトセンサのフォトダイオードおよび転送トランジスタを示す平面図である。
【図１５】実施の形態３に係るフォトセンサの主要部の回路図である。
【図１６】実施の形態３の変形例を示した平面図である。
【発明を実施するための形態】
【００１９】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
【００２０】
本発明の各実施の形態に係るフォトセンサは、たとえばラインイメージセンサに用いられる。このラインイメージセンサは、たとえば、ファクシミリ、イメージリーダ、デジタル複写機、バーコードリーダ等の装置に搭載された光情報入力装置に用いられる。ただし本発明が適用される装置は、上記の装置に限定されるものではない。
【００２１】
まず図１および図２を参照して、本発明の実施の形態にかかるフォトセンサについて説明する。図１は、フォトセンサの全体的な構成を示す平面図である。図２は図１のＩＩ−ＩＩ断面を概略的に示した断面構造図である。図１および図２を参照して、フォトセンサ１００は、プリント基板１と、ＴＦＴセンサ基板２と、読み出し用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）３と、信号端子４と、信号処理ＬＳＩ５とを備える。
【００２２】
プリント基板１は、プラスチック等の絶縁材料からなるプリント基板（ＰＷＢ：Ｐｒｉｎｔｅｄ  Ｗｉｒｉｎｇ  Ｂｏａｒｄ）である。ＴＦＴセンサ基板２は、プリント基板１の一方の表面上に設けられる。ＩＣ３は、ＴＦＴセンサ基板２に形成されたフォトダイオード（後述）から光情報を読み出すためのＩＣである。
【００２３】
図１に示されるように、複数のＩＣ３がＴＦＴセンサ基板２の上に、互いに間隔をともなって配置される。同じく、複数の信号端子４がＴＦＴセンサ基板２の端部に、互いに間隔をともなって配置される。複数の信号端子４の各々は、たとえばＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）である。一例において、ＴＦＴセンサ基板２の長尺方向の長さＬは、３１０ｍｍである。
【００２４】
信号処理ＬＳＩ５は、たとえばＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  ＩＣ）であり、プリント基板１の他方の表面上に設けられる。信号処理ＬＳＩ５は、各種の信号処理を実行する。さらに、信号処理ＬＳＩ５は、フォトダイオードからの信号をＩＣ３に転送するための転送トランジスタ（後述）を制御する。
【００２５】
図３は、破線によって図１に示された、プリント基板１の一方の表面の一部の領域１０を拡大して示した平面模式図である。なお、図２にも、図１の領域１０に対応する範囲を示す。図１および図３を参照して、電極２１，３１がＴＦＴセンサ基板２上に設けられる。後に詳細に説明するように、電極２１は、フォトダイオードの受光量に応じた信号を、当該フォトダイオードから読み出し用ＩＣ３に転送するための電極である。電極３１は、ＩＣ３と信号端子４とに接続される。
【００２６】
次に、フォトダイオードおよび転送トランジスタの構成を、実施の形態ごとに詳細に説明する。
【００２７】
［実施の形態１］
図４は、実施の形態１に係るフォトダイオードおよび転送トランジスタの構成を示した平面図である。図４では、図３に破線によって示された領域２０に含まれる光電変換素子が拡大して示される。
【００２８】
図４を参照して、フォトセンサは、ガラス基板２２５と、複数の光電変換素子群２０１とを備える。図４に示したＸ方向は複数の光電変換素子群２０１の配置の方向であり、以後は「行方向」と呼ぶ。図４に示したＹ方向はＸ方向に直交する方向であり、以後は「列方向」と呼ぶ。１つの光電変換素子群２０１は、列方向に並べられた３つのフォトダイオード（光電変換素子）ＰＤ１〜ＰＤ３を含む。
【００２９】
フォトセンサは、薄膜トランジスタによって構成された複数の転送トランジスタをさらに備える。複数の転送トランジスタは、行方向には光電変換素子群２０１の数と同数並べられ、列方向には所定の数（この場合には３つ）並べられる。要するに、転送トランジスタは、フォトダイオードの数と同数設けられる。
【００３０】
詳細には、１つの光電変換素子群２０１に対して、列方向に並べられた３つの転送トランジスタＴｒ１，Ｔｒ２，Ｔｒ３が設けられる。転送トランジスタＴｒ１，Ｔｒ２，Ｔｒ３は、その光電変換素子群２０１に含まれるフォトダイオードＰＤ１，ＰＤ２，ＰＤ３とそれぞれ接続される。
【００３１】
転送トランジスタＴｒ１〜Ｔｒ３の各々は、微結晶シリコン膜２２１と、ドレイン電極２２２と、ソース電極２２３と、ゲート電極とを有する。ソース電極２２３は、対応するフォトダイオードに接続される。一方、ドレイン電極２２２は、電極２１に接続される。なお、微結晶シリコン膜２２１に代えて多結晶シリコン膜をＴＦＴの半導体膜として使用することも可能である。
【００３２】
転送トランジスタを平面視した場合に、ゲート電極と重なり合うソース電極２２３の部分の面積は、ゲート電極と重なり合うドレイン電極２２２の部分の面積よりも小さい。本明細書では、これを「ソース電極がドレイン電極よりも小さい」と説明する。なお、ソース電極がドレイン電極よりも小さければ、ソース電極、ドレイン電極の形状は特に限定されるものではない。
【００３３】
同一行に配置された複数の転送トランジスタのゲート電極は一体的に形成される。図４に示されるように、複数の転送トランジスタＴｒ１のゲート電極がゲート電極２２４１として一体的に形成される。同じく、複数の転送トランジスタＴｒ２のゲート電極がゲート電極２２４２として一体的に形成され、複数の転送トランジスタＴｒ３のゲート電極がゲート電極２２４３として一体的に形成される。
【００３４】
図５は、図４のＶ−Ｖ線に沿った断面を示した図である。図４および図５を参照して、転送トランジスタＴｒ３は、ドレイン電極２２２と、ソース電極２２３と、微結晶シリコン膜２２１と、ゲート絶縁膜２２６と、ゲート電極２２４３とによって構成される。微結晶シリコン膜２２１は、微結晶シリコン膜、イントリンシックの非晶質シリコン（ｉ  ａ−Ｓｉ：Ｈ）膜、およびｎ型の非晶質シリコン（ｎ＋ａ−Ｓｉ：Ｈ）膜がこの順に積層されることによって形成される。なお、ｎ型の非晶質シリコン膜は、ドレイン電極２２２の直下およびソース電極２２３の直下にしか存在しない。ソース電極２２３、ドレイン電極２２２および電極２１は、同一の配線層に形成される。ソース電極２２３の一部およびドレイン電極２２２の一部は、ゲート絶縁膜２２６および微結晶シリコン膜２２１を介在してゲート電極２２４３と対向する。
【００３５】
なお、転送トランジスタＴｒ１，Ｔｒ２の断面構造は図５に示した転送トランジスタＴｒ３の断面構造と同じであるので以後の詳細な説明は繰り返さない。図５には、ゲート電極２２４１，２２４２の断面が示されている。
【００３６】
フォトダイオードＰＤ１〜ＰＤ３の各々は、下部電極２３２と、非晶質シリコン膜２３３と、上部電極２３４と、透明電極２３６と、カラーフィルタ２３８とを有する。なお、ＰＤ１，ＰＤ２，ＰＤ３には、それぞれ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタが設けられる。
【００３７】
非晶質シリコン膜２３３は、ｎ型の非晶質シリコン（ｎ＋  ａ−Ｓｉ：Ｈ）膜、イントリンシックの非晶質シリコン（ｉ  ａ−Ｓｉ：Ｈ）膜、ｐ型の非晶質シリコン（ｐ＋  ａ−Ｓｉ：Ｈ）膜がこの順に積層された３層の膜からなる。
【００３８】
転送トランジスタＴｒ３のソース電極２２３は、コンタクト孔２３１を通じてフォトダイオードＰＤ３の下部電極２３２に接続される。一方、透明電極２３６は、コンタクト孔２３５を通じてフォトダイオードＰＤ１，ＰＤ２，ＰＤ３の上部電極２３４に接続される。フォトダイオードの受光のため、透明電極２３６およびフォトダイオードＰＤ１〜ＰＤ３の上部電極２３４は、たとえばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などの透明電極によって形成される。
【００３９】
層間絶縁膜２２７，２２８は、ソース電極２２３、ドレイン電極２２２および電極２１が形成された配線層の上に積層される。層間絶縁膜２２８の上には転送トランジスタＴｒ３を覆うように遮光膜２２９が形成される。さらに、遮光膜２２９を覆う層間絶縁膜２３７が形成される。カラーフィルタ２３８は層間絶縁膜２２７の上に形成される。
【００４０】
なお、微結晶シリコン膜による転送トランジスタの具体的な製造方法については、たとえば特開２０１０−１９２６６０号公報に述べられた方法を適用できるので、ここでは詳細な説明を繰り返さない。特開２０１０−１９２６６０号公報では、微結晶シリコン膜２２１に相当する３つの層に関して次のように説明されている。すなわち、微結晶シリコン層の膜厚が３０〜１００ｎｍであり、非晶質シリコン層の膜厚が５０〜１００ｎｍであり、ｎ型非晶質シリコンは、不純物としてリン（Ｐ）がドープされ、膜厚が１０〜５０ｎｍの非晶質シリコン膜である。なお、特開２０１０−１９２６６０号公報では、「微結晶シリコン」とは、概ね平均粒径が１００ｎｍ以下の結晶性シリコンをさすと説明されている。本実施形態でも、微結晶シリコンを上記のように定義することができる。
【００４１】
同様に、非晶質シリコン膜によるフォトダイオードの具体的な製造方法については、たとえば特開２００９−２９５９０８号公報に述べられた方法を適用できるので、ここでは詳細な説明を繰り返さない。特開２００９−２９５９０８号公報によれば、フォトダイオードのイントリンシックの非晶質シリコンの膜厚が０．５〜２μｍであると説明されている。この膜厚は、非晶質シリコンを用いたＴＦＴの当該非晶質シリコンの膜厚（典型的には５０〜２００ｎｍ＝０．０５〜０．２μｍ）よりも厚い。
【００４２】
仮に、図４，図５に示したＴＦＴを非晶質シリコンで作製したとしても、フォトダイオードの非晶質シリコンを形成する工程とは別工程でＴＦＴの非晶質シリコンを作製しなければならない。その理由はフォトダイオードとＴＦＴとでは非晶質シリコンの膜厚が異なるためである。言い換えると、ＴＦＴの半導体膜を形成する工程は、フォトダイオードの半導体膜を形成する工程とは別工程である。したがって、実施の形態１のように微結晶シリコン膜で転送トランジスタを作製しても、その工程数は非晶質シリコンでＴＦＴを作製する場合の工程数から実質的に増加しない。このため実施の形態１によれば、従来の製造方法に比較して製造コストの増加を抑制できる。
【００４３】
図６は、実施の形態１に係るフォトセンサの主要部の回路図である。なお図６では、２つの光電変換素子群のフォトダイオードおよびそれらフォトダイオードに対応して設けられた転送トランジスタを代表的に示す。図４および図６を参照して、フォトダイオードＰＤ１〜ＰＤ３の各々の透明電極２３６が共通の電源（０Ｖ）に接続されている。透明電極２３６は、フォトダイオードＰＤ１〜ＰＤ３のアノード電極（図４および図５に示す上部電極２３４に対応）に接続される。各フォトダイオードのカソード電極（図４および図５に示す下部電極２３２に対応）は、対応する転送トランジスタのソース電極（図４および図５に示すソース電極２２３）に接続される。なお、フォトダイオードＰＤ１〜ＰＤ３には、それぞれ、赤、緑、青のカラーフィルタ（図５のカラーフィルタ２３８）が形成されている。
【００４４】
同一行に属する複数の転送トランジスタに対して共通に１本のゲート電極が設けられる。したがって、ゲート電極２２４１，２２４２，２２４３の３つのゲート電極が設けられる。ゲート電極２２４１，２２４２，２２４３は信号処理ＬＳＩ５に接続される。なお、ゲート電極２２４１，２２４２，２２４３と信号処理ＬＳＩ５との間にレベルシフト回路が設けられていてもよい。このレベルシフト回路は、転送トランジスタＴｒ１〜Ｔｒ３と同様の構造を有するＴＦＴによって構成してもよい。また、レベルシフト回路が信号処理ＬＳＩ５に含まれていてもよい。
【００４５】
信号処理ＬＳＩ５は、複数の転送トランジスタを１行単位で順次選択する選択回路として機能する。すなわち信号処理ＬＳＩ５は、複数の転送トランジスタＴｒ１を一括して制御するための信号、複数の転送トランジスタＴｒ２を一括して制御するための信号、複数の転送トランジスタＴｒ３を一括して制御するための信号を順次出力する。
【００４６】
転送トランジスタＴｒ１〜Ｔｒ３のドレイン電極は電極２１に共通に接続される。これにより電極２１の数を少なくすることができる。電極２１は読み出し用のＩＣ３に接続される。これら転送トランジスタＴｒ１〜Ｔｒ３は、いわゆるマルチプレクサ回路（ＭＵＸ）を構成する。
【００４７】
図７は、図６に示したフォトセンサの動作を説明するための波形図である。図６および図７を参照して、「Ｒ」、「Ｇ」、「Ｂ」は、転送トランジスタＴｒ１，Ｔｒ２，Ｔｒ３にそれぞれ入力される信号、すなわちゲート電極２２４１〜２２４３にそれぞれ入力される信号を表す。
【００４８】
フォトダイオードＰＤ１〜ＰＤ３の透明電極２３６は０Ｖに固定され、電極２１には例えば２Ｖの電圧が印加される。転送トランジスタのゲート電極２２４１〜２２４３のいずれにも電圧が印加していないとき、フォトダイオードＰＤ１〜ＰＤ３の各々に照射された光の量に応じた電荷が各フォトダイオードに蓄積される（図７中の「Ｃｈａｒｇｅ」）。「Ｃｈａｒｇｅ」の時間は、たとえば９０μ秒である。赤のフォトダイオード（ＰＤ１）に対応する転送トランジスタＴｒ１のゲート電極２２４１にたとえば２０Ｖの電圧が印加される。ゲート電極２２４１に電圧が印加される時間は、たとえば１０μ秒である。
【００４９】
ゲート電極２２４１に電圧が印加されると転送トランジスタＴｒ１がオン状態になり、赤のフォトダイオードＰＤ１の下部電極２３２に正の電圧が印加される（図７中、「Ｒｅａｄ」で示す）。このときに、赤のフォトダイオードＰＤ１に蓄積された電荷が、転送トランジスタＴｒ１および電極２１に流れて、赤のフォトダイオードＰＤ１に照射された光の量に対応した電圧信号（受光信号）に変換されて読み出し用ＩＣ３に送られる。また、「Ｃｈａｒｇｅ」の間に赤のフォトダイオードＰＤ１に蓄積された電荷は、転送トランジスタＴｒ１、電極２１を通って赤のフォトダイオードＰＤ１から抜けるため、赤のフォトダイオードＰＤ１は光照射前の状態に戻る（図７において「Ｐｒｅｃｈａｒｇｅ」で示す）。この後、転送トランジスタＴｒ１のゲート電極２２４１の電圧を０Ｖにする。
【００５０】
赤のフォトダイオードＰＤ１に照射された光の量に対応した電荷によりキャパシタの電荷が減少する。転送トランジスタＴｒ１がオン状態のとき、この減少した電荷の量に比例した電流が転送トランジスタＴｒ１に流れる。この電流が、赤のフォトダイオードＰＤ１に照射された光の量として検出される（図７中、「Ｒｅａｄ」と示す）。また、この電流により赤のフォトダイオードＰＤ１は光照射前の状態に戻る（図７中、「Ｐｒｅｃｈａｒｇｅ」と示す）。このようにして、赤のフォトダイオードＰＤ１に照射された光の強度に対応する量の電荷が電気信号として出力される。赤のフォトダイオードＰＤ１では、「Ｒｅａｄ」および「Ｐｒｅｃｈａｒｇｅ」が終了すると、ゲート電極２２４１の電圧が０Ｖにされて次のサイクルの「Ｃｈａｒｇｅ」が始まる。
【００５１】
赤のフォトダイオード（ＰＤ１）の「Ｒｅａｄ」および「Ｐｒｅｃｈａｒｇｅ」が終了すると、緑のフォトダイオード（ＰＤ２）に対応する転送トランジスタＴｒ２のゲート電極２２４２に２０Ｖが印加される。赤のフォトダイオードＰＤ１に蓄積された電荷の読み出しと同様に、緑のフォトダイオードＰＤ２に蓄積された電荷が転送トランジスタＴｒ２および電極２１に流れて緑のフォトダイオードＰＤ２から抜ける。緑のフォトダイオードＰＤ２から抜けた電荷は、緑のフォトダイオードＰＤ２に照射された光の量に対応した電圧信号（受光信号）に変換されて読み出し用ＩＣ３に送られる。緑のフォトダイオードＰＤ２に照射された光の量に対応した電荷が緑のフォトダイオードＰＤ２から抜けて、緑のフォトダイオードＰＤ２は光が照射される前の状態に戻る。この後、転送トランジスタＴｒ２のゲート電極２２４２の電圧が０Ｖにされる。
【００５２】
次に青のフォトダイオードＰＤ３に対応する転送トランジスタＴｒ３のゲート電極２２４３に２０Ｖが印加される。青のフォトダイオードＰＤ３に蓄積された電荷が転送トランジスタＴｒ３および電極２１に流れて青のフォトダイオードＰＤ３から抜ける。青のフォトダイオードＰＤ３から抜けた電荷は、青のフォトダイオードＰＤ３に照射された光の量に対応した電圧（受光信号）に変換されて読み出し用ＩＣ３に送られる。青のフォトダイオードＰＤ３に照射された光の量に対応した電荷が青のフォトダイオードＰＤ３から抜けて、青のフォトダイオードＰＤ３は光が照射される前の状態に戻る。この後、転送トランジスタＴｒ３のゲート電極２２４３の電圧が０Ｖにされる。
【００５３】
なお、この実施の形態では、転送トランジスタのゲート電極２２４１〜２２４３に印加する電圧を２０Ｖ（トランジスタのオン時）と０Ｖ（トランジスタのオフ時）とにしているが、ゲート電極に印加される電圧はこれに限ったものではない。転送トランジスタのオン電流を大きくする場合には、ゲート電極に印加する電圧を２０Ｖ以上、たとえば２５Ｖにしても良い。また転送トランジスタのオフ時に電極２１にリーク電流が流れるのを抑制するため、トランジスタのオフ時には、０Ｖ以下の電圧、たとえば−５Ｖをゲート電極に印加しても良い。
【００５４】
このようにして各光電変換素子群２０１に照射された光は赤、緑、青の成分に分離された後に電気信号に変換され、その後、マルチプレクサ回路（ＭＵＸ）を構成する転送トランジスタＴｒ１〜Ｔｒ３によって時系列の電気信号となって読み出し用ＩＣ３に送られる。さらに、信号処理ＬＳＩ５がその電気信号に所定の処理（デジタル化など）を実行する。これにより一次元の画像情報が得られる。
【００５５】
続いて図１に示されたフォトセンサ１００が列方向に一画素分移動する。図７に示された動作が再度実行されることによって次の一次元の画像情報が得られる。なお、フォトセンサ１００を移動させる方向は図１において紙面の上下のいずれかの方向である。
【００５６】
実施の形態１では、フォトダイオードにマルチプレクサ（転送トランジスタ）が直接接続される。赤、緑、青の３つのフォトダイオードの各々で光電変換された電気信号は、マルチプレクサによって、読み出し用ＩＣ３に時系列で送られる。
【００５７】
実施の形態１では、マルチプレクサの制御電極の数は３つのみ必要である（ゲート電極２２４１〜２２４３）。これら３つの制御電極に、図７に示される信号を信号処理ＬＳＩ５から与えることによって、フォトダイオードから信号の読み出しが可能となる。したがって実施の形態１によればシフトレジスタを不要とすることができる。ここで信号処理ＬＳＩ５は、種々の処理を実行する。したがってゲート電極２２４１〜２２４３を駆動するための信号を発生させる機能（回路）が信号処理ＬＳＩ５に追加されても、信号処理ＬＳＩ５のチップ面積が著しく増加する可能性は小さい。
【００５８】
たとえば特許文献４に開示された構成では、転送トランジスタ用の薄膜トランジスタに非晶質シリコン膜が用いられる。しかし、この構成によれば転送トランジスタの動作性能が低いために、ｍ×ｎ個（ｍ，ｎは２以上の整数）の転送トランジスタを個別に駆動することができない。このため特許文献４に開示された構成ではｎ個のシフトレジスタが必要となる。同じく特許文献５に開示された構成においても複数個のシフトレジスタが必要となる。しかしながら実施の形態１によれば、ＭＵＸに設けられた３本の制御電極（ゲート電極２２４１〜２２４３）を信号処理ＬＳＩ５によって駆動できるためシフトレジスタが不要となる。このため特許文献４、５に示された構成と比較して基板の面積を縮小できる。
【００５９】
なお、実施の形態１では転送トランジスタのオン時間すなわちゲート電極に正電圧が印加されている時間が長いために、非晶質シリコンＴＦＴを転送用の薄膜トランジスタに使用することは望ましくない。その理由は、非晶質シリコンを薄膜トランジスタに使用するとゲート電極のオン時間の間に閾値電圧が変化して薄膜トランジスタの特性が劣化するためである。このため実施の形態１では転送用の薄膜トランジスタに微結晶シリコンが使用される。微結晶シリコンを使用した薄膜トランジスタの場合には、ゲート電極に高い正の電圧が印加されても、非晶質シリコンに比べて特性の劣化を抑えることができる。さらに、微結晶シリコンを薄膜トランジスタに使用することによって、非晶質シリコンを用いた薄膜トランジスタに比べて動作を高速化できる。なお、薄膜トランジスタの半導体膜を非晶質シリコンから微結晶シリコンに置き換えても製造コストの増加が抑えられる。したがって、実施の形態１によれば、製造コストの増加を抑えつつ薄膜トランジスタの動作速度を向上させることができる。
【００６０】
さらにこの実施の形態１では、転送トランジスタのソース電極が、そのドレイン電極よりも小さく形成される。これによってソース電極の容量がドレイン電極の容量よりも小さくなる。
【００６１】
実施の形態１に係るフォトセンサでは、フォトダイオードに転送トランジスタのソース電極が電極２２３を介して接続されている。転送トランジスタは、照射した光の量に対応した電荷をフォトダイオードだけでなく、ソース電極２２３によって生じる寄生容量にも充電する必要がある。従って高速化のためにはフォトダイオードから転送トランジスタのソース電極２２３までの寄生容量を低減させる必要がある。実施の形態１によれば、ソース電極の容量を小さくすることによって、その容量の充電に要する時間を短くすることができる。したがってフォトセンサの動作の高速化が可能になる。
【００６２】
以下に具体的な例を示しながら、実施の形態１によって実現される動作の高速化を詳細に説明する。なお、以下の数値は、本発明の１つの実施形態を示すものであるが、本発明を限定するものではない。
【００６３】
まず、１つのフォトダイオードのサイズは３０μｍ×３０μｍ＝９００平方μｍである。ピッチ（フォトダイオードの中心から隣のフォトダイオードの中心までの距離）は４０μｍである。フォトダイオードの非晶質シリコン膜に含まれるイントリンシックの非晶質シリコンの膜厚を１μｍにした場合、１つのフォトダイオードの容量は０．０９３ｐＦと見積もられる。
【００６４】
図８は、実施の形態１に係る転送トランジスタの比較例のレイアウト図である。図８を参照して、比較例に係る転送トランジスタのゲート長／幅は、４．０／２０μｍである。ここでゲート長とは、ドレイン電極とソース電極との間の間隔となり、ゲート幅とは、ドレイン電極に対向するソース電極の長さとなる。
【００６５】
比較例では、ソース電極２２３がドレイン電極２２２と同じ大きさに形成される。具体的には、ソース電極２２３とゲート電極２２４１との重なり部分のサイズは５μｍ×２０μｍである。ソース電極２２３とゲート電極２２４１との重なり部分の容量（以下ソース電極容量と称する）は０．０１１ｐＦである。
【００６６】
なお、図４は、転送トランジスタが模式的に示されているため、ソース電極２２３とゲート電極２２４１との重なり部分が実際よりも小さく記載されている。しかし、上記の値から明らかなように、ソース電極容量はフォトダイオード容量の１割以上を占める。
【００６７】
図９は、実施の形態１に係る転送トランジスタのレイアウト図である。図９を参照して、実施の形態１では、ソース電極２２３がドレイン電極２２２よりも小さく形成される。実施の形態１では、ゲート長／幅は、４．０／１０μｍとなる。ソース電極２２３とゲート電極２２４１との重なり部分のサイズは５×１０μｍであり、ソース電極容量は０．００５５ｐＦとなる。すなわちソース電極容量は、図８に示した構成によって生じるソース電極容量から半減する。これにより全容量（フォトダイオード容量+ソース電極容量）は０．１０４ｐＦから０．０９８７ｐＦに減少する。
【００６８】
配線抵抗および転送用薄膜トランジスタのオン抵抗（ゲート電圧が２０Ｖ時のＴＦＴの抵抗）が同じ場合、読み出し時間（図７中のＰｒｅｃｈａｒｇｅとＲｅａｄの時間）は全容量に反比例する。従って実施の形態１では、フォトダイオードに含まれるイントリンシックの非晶質シリコンの膜厚を１μｍにすることで、約５％の読み出し時間の短縮が図れる。
【００６９】
さらなる高速化のためには、図７に示したＣｈａｒｇｅの時間を短くする必要がある。短い時間の光照射で充分な量の電荷をフォトダイオードに発生させるためには、フォトダイオードのイントリンシックの非晶質シリコンの膜厚を厚くする必要がある。この非晶質シリコンの膜厚を厚くするとフォトダイオードの容量は小さくなる。この結果から、全容量に対するソース電極容量の割合が増すことは自明である。
【００７０】
たとえば図７に示したＣｈａｒｇｅの時間を４５μ秒にするためにフォトダイオードのイントリンシックの非晶質シリコンの膜厚を１μｍから２μｍへと厚くした場合、フォトダイオード容量は０．０４６６ｐＦとなる。ソース電極を小さくした場合（図９）のソース電極容量が０．００５５ｐＦであるので、この場合の全容量は０．０５２１ｐＦとなる。一方、ソース電極容量を小さくしない場合（図８）の全容量は０．０５７６ｐＦであるので、全容量が約１０％低減（改善）される。
【００７１】
実施の形態１によれば、フォトセンサの全体の読み出し時間（図７のＣｈａｒｇｅ時間＋ＰｒｅｃｈａｒｇｅとＲｅａｄの時間）は、次の式に従って、図８の構成による読み出し時間の５４％に低減される。
【００７２】
「全体の読み出し時間に対するＣｈａｒｇｅ時間の占める割合（＝９０％）」×「Ｃｈａｒｇｅ時間の短縮率（＝０．５）」＋「全体の読み出し時間に対するＰｒｅｃｈａｒｇｅおよびＲｅａｄ時間の占める割合（＝１０％）」×「ＰｒｅｃｈａｒｇｅおよびＲｅａｄ時間の短縮率（＝０．９）」＝５４％
上記の式の意味について詳細に説明する。高速化のためにフォトダイオードの非晶質シリコンの膜厚を厚くすると光照射時の電荷発生量が増えるため、Ｃｈａｒｇｅ時間を短く設定することが可能になる。これによりＣｈａｒｇｅ時間の短縮率として０．５が導かれる。次に、ＰｒｅｃｈａｒｇｅおよびＲｅａｄ時間を短くするためには、フォトダイオードの容量とソース電極の容量とを小さくする必要がある。回路の遅延時間は一般的にＲ×Ｃ（Ｒは抵抗値、Ｃは容量値）で決定される。抵抗値はフォトダイオードと転送トランジスタとの配置、あるいは配線（ソース電極など）の膜厚や幅を変えない限り変わらない。従ってＰｒｅｃｈａｒｇｅおよびＲｅａｄ時間を短く設定するためには容量（フォトダイオードの容量＋ソース電極の容量）を小さくする必要がある。ソース電極の容量はソース電極とゲート電極との重なり部分の面積に比例する。低減後の容量／低減前の容量が０．９であるので、ＰｒｅｃｈａｒｇｅおよびＲｅａｄ時間の短縮率が０．９となる。
【００７３】
以上の説明から理解されるように、Ｃｈａｒｇｅの時間を短くするためにフォトダイオードの非晶質シリコンの膜厚を厚くすると、ソース電極容量の全容量に対する割合が大きくなる。しかしソース電極容量が大きいとＰｒｅｃｈａｒｇｅとＲｅａｄの時間を短くすることができないので、読み出し時間の短縮を図ることが難しい。実施の形態１によればソース電極容量を小さくする。これにより、フォトセンサ面積を増大させることなく（すなわち低コストで）、全体の読み出し時間を約半分に短縮できる。したがってフォトセンサの動作の高速化を図ることができる。
【００７４】
なお、２つの電極が交差する部分には容量が存在する。図４に示されるように、ゲート電極２２４１，２２４２の各々とソース電極２２３との交差部に寄生容量が存在する。なお、この寄生容量の絶縁膜はゲート絶縁膜２２６（図５参照）である。１つの実施形態では、ゲート電極２２４１，２２４２の幅が４μｍ、ソース電極２２３の幅が４．６μｍ、ゲート絶縁膜２２６がシリコン酸化膜（ＳｉＯ２）とシリコン窒化膜（ＳｉＮ）とからなる２層膜であり、ＳｉＮ膜、ＳｉＯ２膜ともに膜厚が１００ｎｍである。この場合における１つの交差部の容量は０．００４１ｐＦと小さいため無視できる。
【００７５】
またソース電極２２３はフォトダイオードＰＤ２、ＰＤ３の下部電極２３２とも交差しているが、これらの交差部により容量が形成される。交差部における絶縁膜は層間絶縁膜２２７である（図５参照）。１つの実施形態では、フォトダイオードＰＤ２の１辺が３２μｍ、ソース電極２２３の幅が４．６μｍ、層間絶縁膜２２７がシリコン酸化膜（ＳｉＯ２）であり、その膜厚が４００ｎｍである。この場合の交差部の容量は０．００１３ｐＦと小さいため無視できる。
【００７６】
たとえば特許文献５の構成では、５列のフォトダイオードあたり５１個の交差部が存在する。すなわち１列のフォトダイオードあたり１０．２個の交差部が存在する。これに対し、図４に示されるように実施の形態１では、１列のフォトダイオード（１つの光電変換素子群２０１）あたりに、ソース電極とゲート電極との交差によって、２個の交差部しか生じない。したがって、実施の形態１によれば２つの配線の交差によって生じる容量を大幅に低減できるので、信号の読み出しのより一層の高速化を図ることができる。
【００７７】
なお、実施の形態１では、ソース電極容量を小さくするためにソース電極がドレイン電極より小さく形成される。図４に示した構成では、ソース電極とドレイン電極とがゲート電極に対して非対称な形状となっている。このため転送トランジスタのオン電流が低下することが懸念される。大きいオン電流を確保しつつソース電極容量を下げるために、たとえば以下に説明する構造を適用できる。
【００７８】
図１０は、実施の形態１に係るフォトセンサに適用可能な転送トランジスタの他の構成を示した図である。図１１は、図１０に示した転送トランジスタの一例を示したレイアウト図である。図１０および図１１を参照して、各転送トランジスタのドレイン電極２２２ａはソース電極２２３ａを取り囲むようにＵ字状に形成される。転送トランジスタがオンすると、オン電流はソース電極の２２３ａの両側からドレイン電極２２２ａへと流れる。したがって図４に示された電極形状の場合と比較してより多くのオン電流を確保することが可能となる。
【００７９】
図１１に示された例では、転送トランジスタのゲート幅は、ドレイン電極２２２ａに対向しているソース電極２２３ａの長さであるので、８＋８＋５＝２１μｍとなる。したがって図８に示した構成によるゲート幅（２０μｍ）と同程度のゲート幅が得られる。一方、図１１に示された例によるソース電極容量は、８μｍ×５μｍ＝４０平方μｍとなり、図９に示された例によるソース電極容量（５０平方μｍ）よりもさらに小さくなっている。なお、図１１に示された例によるソース電極容量は、図８に示した構成によるソース電極容量（１００平方μｍ）に比べて大幅に低減されていることは言うまでもない。
【００８０】
以上のように、実施の形態１によれば、転送トランジスタのソース電極を、その転送トランジスタのドレイン電極よりも小さくする。これにより、ソース電極容量を小さくすることができるので、フォトセンサの動作速度の向上を図ることができる。
【００８１】
さらに実施の形態１によれば、同一行に属する複数の転送トランジスタのゲート電極が一体的に形成されるため、ゲート電極の数は３つのみで足りる。これによりソース配線あるいはドレイン電極とゲート電極との交差によって生じる交差部の数を低減できる。このような構成によって、フォトセンサの動作速度の向上を図ることができる。加えて、シフトレジスタが不要であるのでＴＦＴセンサ基板の面積を縮小できる。これにより光電変換装置のコストを低減できる。
【００８２】
さらに実施の形態１によれば、転送トランジスタの半導体層は、微結晶シリコンまたは多結晶シリコンを含む。これにより低コストで高速化が可能なフォトセンサを実現できる。
【００８３】
［実施の形態２］
図１２は、実施の形態２に係るフォトセンサのフォトダイオードおよび転送トランジスタを示す平面図である。図４および図１２を参照して、実施の形態２に係るフォトセンサは、複数の転送トランジスタＴｒ１〜Ｔｒ３のドレイン電極２２２側にキャパシタＣ１，Ｃ２，Ｃ３がそれぞれ設けられている点において実施の形態１に係るフォトセンサと異なる。
【００８４】
キャパシタＣ１，Ｃ２，Ｃ３は、対応するドレイン電極２２２と、電極２２４４，２２４５，２２４６によって形成されている。電極２２４４，２２４５，２２４６はゲート電極２２４１〜２２４３と同じ材料が用いられ、かつゲート電極２２４１〜２２４３と同じ製造工程で形成される。キャパシタＣ１，Ｃ２，Ｃ３の絶縁膜はゲート絶縁膜２２６（図５）と同じ材料が用いられ、かつゲート絶縁膜２２６と同じ製造工程で形成されている。すなわち実施の形態２に係るフォトセンサは、実施の形態１に係るフォトセンサにキャパシタＣ１〜Ｃ３が追加されているものの、その製造コストは実施の形態１での製造コストと全く同じである。
【００８５】
なお、図１２に示した他の部分の構成は、図４に示した対応する部分の構成と同様であるので、以後の説明は繰り返さない。
【００８６】
フォトセンサの読み出し時間を高速化するためには、転送トランジスタのゲート電極２２４１〜２２４３に立ち上がり、立ち下がり時間の短いパルスを与えなければならない。しかしながら立ち上がり、立ち下がり時間の短いパルスをゲート電極に印加すると、ノイズが発生する。
【００８７】
例えば緑のフォトダイオードＰＤ２の信号を読み出すために、転送トランジスタＴｒ２をオンする場合を考える。ゲート電極２２４２にパルスを与えると、ゲート電極２２４２とドレイン電極２２２との交差部の寄生容量によってノイズが発生して、そのノイズが転送トランジスタＴｒ２のオン電流に加わる。このため実施の形態１に係るフォトセンサの場合には、動作速度がある程度高くする（すなわちフォトダイオードの容量やソース電極容量などを低減する）と、発生するノイズの相対量が増大することによって、正確な画像信号が得られなくなることが起こりうる。
【００８８】
図１３は、実施の形態２に係るフォトセンサの主要部の回路図である。図６と同様に、図１３では、２つの光電変換素子群およびそのフォトダイオードに対応して設けられた転送トランジスタを代表的に示す。図１３を参照して、キャパシタＣ１，Ｃ２，Ｃ３の各々の一方の電極は、対応する転送トランジスタのドレイン電極と共通である。キャパシタＣ１，Ｃ２，Ｃ３の他方の電極２２４４，２２４５，２２４６は、どこにも接続されておらず、いわゆる浮遊状態になっている。
【００８９】
実施の形態２に係るフォトダイオードでは、キャパシタＣ１，Ｃ２，Ｃ３が設けられているために、ゲート電極とドレイン電極の交差部の寄生容量で発生したノイズをキャパシタＣ１，Ｃ２，Ｃ３である程度吸収することができる。またキャパシタＣ１，Ｃ２，Ｃ３は、そのサイズがゲート電極とドレイン電極の交差部と同じである。従って実施の形態２では、フォトセンサ全体の面積が増大することを回避できる。また前述したように、製造コストは、実施の形態１に係るフォトダイオードの製造コストと同じである。したがって実施の形態２によれば、低コストを維持しつつ、正確な画像信号を高速で読み出すことができる。
【００９０】
なお、キャパシタＣ１，Ｃ２，Ｃ３は他に薄膜トランジスタ等の回路が存在しないドレイン電極２２２側に設けられているので、動作の高速化に悪影響は与えない。また、キャパシタの面積がドレイン電極とゲート電極とによる交差部の面積の２倍程度に大きくなってもよい。その理由は、キャパシタの面積が交差部の面積の２倍程度であってもフォトセンサ全体の面積がそれほど増大しないことが明らかであるためである。
【００９１】
以上のように、実施の形態２によれば、フォトセンサは、実施の形態１に係る構成に加えて、転送トランジスタのドレイン電極および当該ドレイン電極に交差するように配置された浮遊電極と、ドレイン電極および浮遊電極の間に配置された絶縁膜とによって形成されたキャパシタをさらに備える。浮遊電極は、ゲート電極と同一材料かつ同一の製造工程によって形成される。ドレイン電極と浮遊電極との間の絶縁膜は、ゲート絶縁膜と同一材料かつ同一の製造工程によって形成される。これにより実施の形態１と同じ製造コストで、実施の形態１よりも動作速度を高めることができる。
【００９２】
［実施の形態３］
図１４は、実施の形態３に係るフォトセンサのフォトダイオードおよび転送トランジスタを示す平面図である。図１２および図１４を参照して、実施の形態３に係るフォトセンサは、複数の転送トランジスタの各々のドレイン電極２２２側にキャパシタＣ１，Ｃ２，Ｃ３が設けられている点において実施の形態２に係るフォトセンサと同様である。ただし、キャパシタＣ１，Ｃ２，Ｃ３の下部電極が共通の電極２２４７により形成されている点において実施の形態３に係るフォトセンサは実施の形態２に係るフォトセンサと異なる。
【００９３】
電極２２４７はゲート電極２２４１〜２２４３と同じ材料が用いられ、かつゲート電極２２４１〜２２４３と同じ製造工程で形成される。したがって、実施の形態３に係るフォトセンサの製造コストは、実施の形態１に係るフォトセンサの製造コストと全く同じである。電極２２４７には固定された電位が与えられる。具体的には、電極２２４７が０Ｖに固定される。
【００９４】
なお、図１４に示した他の部分の構成は、図４あるいは図１２に示した対応する部分の構成と同様であるので、以後の説明は繰り返さない。
【００９５】
図１５は、実施の形態３に係るフォトセンサの主要部の回路図である。図６、図１３と同様に、図１５では、２つの光電変換素子群およびそのフォトダイオードに対応して設けられた転送トランジスタを代表的に示す。図１５を参照して、キャパシタＣ１，Ｃ２，Ｃ３の電極（ドレイン電極２２２（図１４参照）に対向する電極）は全て共通であり、電極２２４７に接続される。したがってドレイン電極２２２（図１４）に対向する、キャパシタＣ１，Ｃ２，Ｃ３の電極の全てを、等電位（０Ｖ）に固定することができる。
【００９６】
このように実施の形態３ではキャパシタＣ１，Ｃ２，Ｃ３の電極２２４７が等電位に固定されているため、ゲート電極とドレイン電極の交差部の寄生容量で発生したノイズが電極２２４７に抜ける。したがって電極２１を伝達する画像信号にノイズが重畳することを防止できる。ノイズは高周波成分からなり、周波数が高い成分ほどキャパシタのインピーダンスが小さくなるためである。従って実施の形態３によれば、実施の形態２よりもノイズ除去効果を高めることができる。
【００９７】
実施の形態２と同様に、実施の形態３の構成は、実施の形態１の構成と比べてフォトセンサ全体の面積は増大しない。また、前述したように実施の形態３と実施の形態１では製造コストは変わらない。このため実施の形態３によれば、低コストを保ったまま、実施の形態２よりも高速かつ正確に画像信号を読み出すことができる。
【００９８】
なお、実施の形態２と同じく、キャパシタＣ１，Ｃ２，Ｃ３は、他に薄膜トランジスタ等の回路が存在しないドレイン電極２２２側に付いているため、動作の高速化に悪影響は与えない。電極２２４７を０Ｖに固定してもフォトセンサ全体の面積は大きく増大しない。また、実施の形態２と同じく、キャパシタの面積がドレイン電極とゲート電極とによる交差部の面積の２倍程度に大きくなってもよい。キャパシタの面積が交差部の面積の２倍程度であってもフォトセンサ全体の面積がそれほど増大しないことが明らかである。
【００９９】
図１６は、実施の形態３の変形例を示した平面図である。図１４および図１６を参照して、図１６に示した構成は、転送トランジスタのソース電極２２３ｂがドレイン電極２２２と対称である点において図１４に示した構成と異なる。すなわち、この変形例では、ソース電極２２３ｂとゲート電極２２４１〜２２４３の重なり部の面積がドレイン電極２２２とゲート電極２２４１〜２２４３の重なり部の面積と等しくなるよう構成される。なお図１６に示した他の部分の構成は、図１４に示した対応する部分の構成と同様であるので以後の説明は繰り返さない。
【０１００】
図１６に示された構成によれば、実施の形態１，２に比べてソース電極容量が低減されていないため、読み出し時間の高速化が相対的に難しくなる。しかしながらドレイン電極２２２側に容量が設けられている。この容量によって、ゲート電極とドレイン電極との交差部での寄生容量で発生したノイズを除去する効果を生じさせることができる。このため図１４に示された構成と同じく、正確な画像信号を得ることができる。
【０１０１】
なお、上記の各実施の形態においては、転送トランジスタのソース電極がフォトダイオードに接続され、転送トランジスタのドレイン電極が電極２１に接続される。ただし、本発明は、転送トランジスタのドレイン電極がフォトダイオードに接続され、転送トランジスタのソース電極が電極２１に接続されることを排除するものではない。たとえば転送トランジスタにＰＭＯＳ構造を適用すれば、転送トランジスタのドレイン電極がフォトダイオードに接続され、転送トランジスタのソース電極が電極２１に接続されることが可能である。
【０１０２】
今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１０３】
１  プリント基板、２  ＴＦＴセンサ基板、３  読み出し用ＩＣ、４  信号端子、５  信号処理ＬＳＩ、１０，２０  領域、２１，３１  電極、１００  フォトセンサ、２０１  光電変換素子群、２２１  微結晶シリコン膜、２２２，２２２ａ  ドレイン電極、２２３，２２３ａ，２２３ｂ  ソース電極、２２６  ゲート絶縁膜、２２７，２２８，２３７  層間絶縁膜、２２９  遮光膜、２３１，２３５  コンタクト孔、２３２  下部電極、２３３  非晶質シリコン膜、２３４  上部電極、２３６  透明電極、２３８  カラーフィルタ、２２４１〜２２４３  ゲート電極、２２４４〜２２４７  電極、２２５  ガラス基板、Ｃ１〜Ｃ３  キャパシタ、ＰＤ１〜ＰＤ３  フォトダイオード、Ｔｒ１〜Ｔｒ３  転送トランジスタ。
【図１】
2012227316.tif 000003
【図２】
2012227316.tif 000004
【図３】
2012227316.tif 000005
【図４】
2012227316.tif 000006
【図５】
2012227316.tif 000007
【図６】
2012227316.tif 000008
【図７】
2012227316.tif 000009
【図８】
2012227316.tif 000010
【図９】
2012227316.tif 000011
【図１０】
2012227316.tif 000012
【図１１】
2012227316.tif 000013
【図１２】
2012227316.tif 000014
【図１３】
2012227316.tif 000015
【図１４】
2012227316.tif 000016
【図１５】
2012227316.tif 000017
【図１６】
2012227316.tif 000018