【事件の表示】
　平成　８年特許願第１７９０９５号「液晶表示装置」拒絶査定不服審判事件〔平成１０年　１月２３日出願公開、特開平１０−　２０３２１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯
　本願は、平成８年７月９日の出願であって、平成１５年１１月２８日付で拒絶査定がなされ、これに対し、平成１６年１月８日に拒絶査定に対する審判請求がなされるとともに、同年１月２８日付けで手続補正がなされたものである。
　　
２．平成１６年１月２８日付の手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１６年１月２８日付の手続補正（以下、「本件補正」という。）を却下する。
［理由］
（１）本件補正後の本件発明について 
 　本件補正は、補正前の特許請求の範囲の記載、
「【請求項１】　透光性基板上にゲート信号線及び容量配線を形成し、これらを覆うようにゲート絶縁膜を形成し、スイッチング素子であるＴＦＴを形成する箇所に半導体層、ソース電極及びドレイン電極を形成し、前記ソース電極と接続されるソース信号線及び前記ドレイン電極と接続される接続電極を形成し、その上に層間絶縁膜を形成し、該層間絶縁膜を透明化し、その層間絶縁膜の上に形成される画素電極と前記接続電極とのコンタクトを取るために、層間絶縁膜にコンタクトホールを形成し、前記層間絶縁膜上に前記コンタクトホールを介して前記接続電極に接続される画素電極を形成して成り、マトリクス状に形成されたスイッチング素子と、該スイッチング素子を制御するゲート信号線と、該スイッチング素子にデータ信号を供給し、前記ゲート信号線に直交するように形成されたソース信号線と、前記スイッチング素子、ゲート信号線及びソース信号線の上に形成された層間絶縁膜と、該層間絶縁膜の上に形成され、該層間絶縁膜を貫くコンタクトホールを介して前記スイッチング素子に接続される画素電極と、を備えたアクティブマトリクス基板を有する液晶表示装置において、
　前記画素電極は、塗布型ＩＴＯを用いて形成されるとともに、前記コンタクトホールの凹部が表示に悪影響を与えなくするために、前記コンタクトホール部において厚く形成され、その表面が平坦に形成されていることを特徴とする液晶表示装置。
　【請求項２】　前記コンタクトホールは、前記層間絶縁膜より下層に設けられた前記容量配線から外れた位置で、前記ドレイン電極の近傍に形成され、前記接続電極は、前記容量配線まで延設されていないことを特徴とする請求項１記載の液晶表示装置。」とあるのを、
　
「【請求項１】　透光性基板上にゲート信号線及び容量配線を形成し、これらを覆うようにゲート絶縁膜を形成し、スイッチング素子であるＴＦＴを形成する箇所に半導体層、ソース電極及びドレイン電極を形成し、前記ソース電極と接続されるソース信号線及び前記ドレイン電極と接続される接続電極を形成し、その上に層間絶縁膜を形成し、該層間絶縁膜を透明化し、その層間絶縁膜の上に形成される画素電極と前記接続電極とのコンタクトを取るために、層間絶縁膜にコンタクトホールを形成し、前記層間絶縁膜上に前記コンタクトホールを介して前記接続電極に接続される画素電極を形成して成り、マトリクス状に形成されたスイッチング素子と、該スイッチング素子を制御するゲート信号線と、該スイッチング素子にデータ信号を供給し、前記ゲート信号線に直交するように形成されたソース信号線と、前記スイッチング素子、ゲート信号線及びソース信号線の上に形成された層間絶縁膜と、該層間絶縁膜の上に形成され、該層間絶縁膜を貫くコンタクトホールを介して前記スイッチング素子に接続される画素電極と、を備えたアクティブマトリクス基板を有する液晶表示装置において、
　前記画素電極は、塗布型ＩＴＯを
スピン塗布法によって基板全面に平坦に塗布し、１２０℃〜１３０℃で２０〜３０分乾燥し、３５０℃で３０分〜１時間焼成し
　【請求項２】　前記コンタクトホールは、前記層間絶縁膜より下層に設けられた前記容量配線から外れた位置で、前記ドレイン電極の近傍に形成され、前記接続電極は、前記容量配線まで延設されていないことを特徴とする請求項１記載の液晶表示装置。」と補正することを含むものである。
　
　上記補正は、補正前の請求項１に係る「画素電極」の形成法について、「塗布型ＩＴＯを用いて形成される」とあるのを、「塗布型ＩＴＯをスピン塗布法によって基板全面に平坦に塗布し、１２０℃〜１３０℃で２０〜３０分乾燥し、３５０℃で３０分〜１時間焼成して形成される」と限定することを含むものであって、特許法第１７条の２第４項第２号に規定された特許請求の範囲の減縮を目的とするものに該当する。
　
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本件補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。 
 
（２）引用文献の記載事項 
　
（ア）原査定の理由で引用された特開平６−２８１９５８号公報（以下、「引用文献１」という。）には、次の事項が記載されている。
　
ａ．「【請求項１】マトリクス状に配列した画素電極と個々の画素電極を駆動するスイッチング素子とが形成された一方の基板と、対向電極が形成されており所定の間隙を介して該一方の基板に接合した他方の基板と、該間隙に保持された液晶層とを有する液晶表示装置において、
　前記画素電極は、物理蒸着法又は化学蒸着法により成膜された下層透明導電膜と、塗布法により成膜された上層透明導電膜とを重ねた積層構造を有する事を特徴とする液晶表示装置。」
　
ｂ．「【０００４】従来、画素電極１０７はスパッタリング法により透明導電膜を１００〜１５０nmの厚みで成膜し・・・この場合以下の問題が生じ易い。先ず、第二コンタクトホール１０８内において画素電極１０７の断線が発生するという問題がある。第二コンタクトホール１０８は第二層間絶縁膜１０６、第一層間絶縁膜１０３を通してエッチングにより開口される為エッチングレートの相違等によりサイドエッチやオーバーハングが存在する。この様な状態ではスパッタリングにより成膜された透明導電膜のステップカバレッジが悪くなり段切れ１０９が生じる。
　　　【０００５】又、図８に示す様に、スパッタリング処理の前後において・・・透明導電膜が部分的に欠落し画素内に表示欠陥１１０が発生するという問題がある。さらに配向むらの問題も生じる。・・・配向処理が行なわれる。この際、コンタクトホール１０８や信号ライン１１２が配設されている領域には鋭角的な段差が発生する為、配向膜１１１のコーティング厚みがばらつくとともにラビング処理の均一性も乱される。この為、配向むらが生じ画素欠陥となる。」
　
ｃ．「【０００７】【作用】本発明によれば、スパッタリング等の物理蒸着法又は適当な化学蒸着法により下層透明導電膜を形成した後、液状の透明導電材料を塗布し加熱硬化させて画素電極としている。この為、下層透明導電膜に段切れや欠落等の膜欠陥があっても、上層透明導電膜がこれを埋める為容易に欠陥が除去できる。又、・・・これにより配向膜の厚みのばらつきが少なくなりラビング処理も均一に行なえるので配向不良を効果的に抑制できる。この際、上層透明導電膜は所定の導電性を備えている為、一般的な絶縁物からなる平坦化膜と異なり電圧降下の惧れがない。」
　
ｄ．「【０００８】【実施例】以下、図面を参照して本発明の好適な実施例を詳細に説明する。図１は、本発明にかかる液晶表示装置の第一実施例を示す模式的な部分断面図である。一方の基板１にはマトリクス状に配列した画素電極２（１個のみ図示）と個々の画素電極２を駆動するスイッチング素子とが形成されている。本実施例ではこのスイッチング素子は薄膜トランジスタ（ＴＦＴ）３からなる。ＴＦＴ３は島状にパタニングされた半導体薄膜４（例えば多結晶シリコン薄膜）を素子領域として構成されている。半導体薄膜４の上には絶縁膜５を介してゲート電極Ｇがパタニング形成されている。なお、ゲート電極Ｇと同時にゲートライン６も基板１上にパタニング形成される。ゲート電極Ｇの両側において半導体薄膜４には不純物が高濃度に注入されたソース領域Ｓ及びドレイン領域Ｄが形成されている。同時に、島状半導体薄膜４の端部には付加容量Ｃｓも設けられている。これらの薄膜トランジスタ３、ゲートライン６、付加容量ＣｓはＰＳＧ等からなる第一層間絶縁膜７により被覆されている。第一層間絶縁膜７の上には配線電極８がパタニング形成されており、第一コンタクトホール９を介してＴＦＴ３のソース領域Ｓに電気接続している。配線電極８と同時に信号ライン１９もパタニング形成されている。・・・これら配線電極８及び信号ライン１９はＰＳＧ等からなる第二層間絶縁膜１０により被覆されている。第二層間絶縁膜１０の上には前述した画素電極２がパタニング形成されており、第二コンタクトホール１１を介してＴＦＴ３のドレイン領域Ｄに電気接続している。」
　
ｅ．「【００１０】本発明の特徴事項として画素電極２は下層透明導電膜１６と上層透明導電膜１７からなる積層構造を有している。下層透明導電膜１６は物理蒸着法又は化学蒸着法により成膜される。本実施例では物理蒸着法の一例であるスパッタリングを用いている。通常、下層透明導電膜１６の膜厚は１３０〜１５０nm程度に設定される。一方、上層透明導電膜１７は塗布法により成膜される。具体的な塗布方法としてはスピンコート、ロールコート、ディッピング、転写等が挙げられる。本実施例ではスピンコートを用いて液状の透明導電材料を塗布している。これは、透明導電物質の微粉粒を所定の溶媒に分散したものである。塗布後２００℃〜４５０℃の温度でアニールもしくは焼成し硬化させる事により透明導電膜が得られる。その膜厚は通常１００〜５００nm程度に設定される。但し、これは例示であって本発明の範囲を限定するものではない。上層透明導電膜１７を塗布する事により下層透明導電膜１６の段切れや欠落を埋める事ができる。本実施例では特に下層透明導電膜１６の欠陥を補う事を目的としており、この為上層透明導電膜１７の膜厚は１００nm程度の比較的薄目に設定されている。下層透明導電膜１６と上層透明導電膜１７を積層した後フォトリソグラフィ及びエッチングにより一括してパタニングし画素毎に分離した画素電極２が形成される。なお、画素電極２を塗布法により成膜された透明導電膜のみで構成する事も考えられる。しかしながら、塗布法による透明導電膜は物理蒸着又は化学蒸着による透明導電膜に比べ抵抗値が高い。従って、単独で使用すると電圧降下の問題が生じるので適切ではない。下層透明導電膜１６、上層透明導電膜１７の材料としては、例えばＩＴＯやＳｎＯ2 等を用いる事ができる。」
　
ｆ．「【００１２】図３は本発明にかかる液晶表示装置の第三実施例を示す模式的な部分断面図である。前述した第二実施例と基本的に同一の構造を有しており、対応する部分には対応する参照番号を付して理解を容易にしている。本実施例の特徴事項として、上層透明導電膜１７の膜厚が例えば２０００nm程度に設定されており下地の凹凸を略完全に吸収しているので表面は完全に平坦化されている。従って、本実施例では上層透明導電膜１７は平坦化膜として機能する。なお、前述した様にスピンコートを用いて塗布した場合回転数を調整する事によりスループットに影響する事なく膜厚制御が行なえる。従来の絶縁物からなる平坦化材に比べ耐熱範囲が広く４５０℃程度までは問題なく加熱処理する事ができる。又、抵抗値の制御も容易であり、例えば高抵抗で上層透明導電膜を形成した場合ラビング時の静電ダメージ等を回避する事が可能である。図示する様に、平坦化された上層透明導電膜１７の上にはポリイミド等の配向膜２０が成膜されている。平坦化された表面に成膜する為その膜厚は極めて均一であるとともに、ラビング処理も一様に行なえる。この結果、従来に比べ配向むらや配向不良が著しく減少した。」
　　　
ｇ．「【００１５】【発明の効果】以上説明した様に、本発明によれば、物理蒸着法又は化学蒸着法により下層透明導電膜を形成した後、塗布法により上層透明導電膜を形成して積層構造の画素電極を得ている。この為、下層透明導電膜に段切れや欠落等の膜欠陥が存在しても上層透明導電膜でこれを補う事ができる為画素欠陥不良を救済する事ができるという効果がある。又スピンコーティング等の塗布法により上層透明導電膜を成膜する為膜厚制御が容易であり、基板表面の全体的な段差緩和が図れこれにより配向不良が抑制できるという効果がある。さらに、上層透明導電膜は所定の導電率を有している為下層透明導電膜を被覆しても電圧降下の惧れがなく画素の駆動に悪影響を及ぼす惧れがないという効果がある。又、ラビング処理時に発生する静電気等に対して薄膜トランジスタ等を有効に保護する事ができるという効果がある。」
　
ｈ．また、【図３】及びその説明（摘記事項ｄ〜ｆ）からは、「基板１上にゲートライン６及び付加容量Ｃｓを形成し、これらを覆うように絶縁膜５を形成し、スイッチング素子であるＴＦＴ３を形成する箇所に半導体薄膜４、ソース領域Ｓ及びドレイン領域Ｄを形成し、その上に第一及び第二の層間絶縁膜７、１０を形成し、その層間絶縁膜の上に形成される画素電極２と前記ドレイン領域Ｄとのコンタクトを取るために、前記層間絶縁膜に第二コンタクトホール１１を形成し、前記層間絶縁膜上に前記コンタクトホールを介して前記ドレイン領域Ｄに接続される画素電極２を形成して成り、マトリクス状に形成されたスイッチング素子と、該スイッチング素子を制御するゲートライン６と、ソース領域Ｓと、前記スイッチング素子、ゲートライン及びソース領域の上に形成された第一及び第二の層間絶縁膜と、該層間絶縁膜の上に形成され、該層間絶縁膜を貫く第二コンタクトホールを介して前記スイッチング素子に接続される画素電極と、を備えたアクティブマトリクス基板を有する液晶表示装置」が見て取れる。
　
　ここで、前記画素電極２は、前記第二コンタクトホールの凹部により配向むらが生じ、表示に悪影響を与えなくするために、前記第二コンタクトホール部において厚く形成され、その表面が平坦に形成されている（摘記事項ｂ、ｆ、【図３】）。　　　
　　　　
　したがって、上記ａ〜ｈによれば、引用文献１には、
「基板１上にゲートライン６及び付加容量Ｃｓを形成し、これらを覆うように絶縁膜５を形成し、スイッチング素子であるＴＦＴ３を形成する箇所に半導体薄膜４、ソース領域Ｓ及びドレイン領域Ｄを形成し、その上に第一及び第二の層間絶縁膜７、１０を形成し、その層間絶縁膜の上に形成される画素電極２と前記ドレイン領域Ｄとのコンタクトを取るために、前記層間絶縁膜に第二コンタクトホール１１を形成し、前記層間絶縁膜上に前記第二コンタクトホールを介して前記ドレイン領域Ｄに接続される画素電極２を形成して成り、マトリクス状に形成されたスイッチング素子と、該スイッチング素子を制御するゲートラインと、ソース領域Ｓと、前記スイッチング素子、ゲートライン及びソース領域Ｓの上に形成された第一及び第二層間絶縁膜と、該層間絶縁膜の上に形成され、該層間絶縁膜を貫く第二コンタクトホールを介して前記スイッチング素子に接続される画素電極と、を備えたアクティブマトリクス基板を有する液晶表示装置において、
　前記画素電極は、ＩＴＯが用いられ、下層透明導電膜１６と上層透明導電膜１７からなる積層構造を有し、下層透明導電膜は物理蒸着法又は化学蒸着法により成膜され、上層透明導電膜は、液状の透明導電材料を用いてスピンコート法によって基板全面に平坦に塗布し、２００℃〜４５０℃でアニールもしくは焼成して形成されるとともに、前記第二コンタクトホールの凹部により配向むらが生じ、表示に悪影響を与えなくするために、前記第二コンタクトホール部において厚く形成され、その表面が平坦に形成されている液晶表示装置。」（以下、「引用発明」という。）が記載されていると認める。
　　　
（３）対比・判断 
　本件補正発明と引用発明とを対比すると、
ア．引用発明の「基板１」、「ゲートライン６」、「付加容量Ｃｓ」、「絶縁膜５」、「半導体薄膜４」、「第一及び第二層間絶縁膜７、１０」、「画素電極２」、「第二コンタクトホール１１」及び「スピンコート法」は、本件補正発明の「透光性基板」、「ゲート信号線」、「容量配線」、「ゲート絶縁膜」、「半導体層」、「層間絶縁膜」、「画素電極」、「コンタクトホール」及び「スピン塗布法」にそれぞれ相当する。　
イ．また、上記「液状の透明導電材料」とは「塗布型ＩＴＯ」が用いられると認められる（引用文献１第４欄２３〜２８行、同欄４５〜４６行）。
ウ．ここで、ソース領域Ｓはソース電極及びソース信号線に接続され、また、ドレイン領域Ｄはドレイン電極及び接続電極に接続されるのが技術常識（特開昭６３−１０１８３２号公報、特開平８−２２０２４号公報、特開平２−７３３３１号公報等参照）からみて明らかである。
エ．ゲート信号線はスイッチング素子を制御し、また、ソース信号線は、スイッチング素子にデータ信号を供給し、ゲート信号線に直交するように形成されるものであること（特開平２−７３３３１号公報等参照）も当該技術分野の常識といえる。
　　　　
　したがって、両者は、
「透光性基板上にゲート信号線及び容量配線を形成し、これらを覆うようにゲート絶縁膜を形成し、スイッチング素子であるＴＦＴを形成する箇所に半導体層、ソース電極及びドレイン電極を形成し、前記ソース電極と接続されるソース信号線及び前記ドレイン電極と接続される接続電極を形成し、その上に層間絶縁膜を形成し、その層間絶縁膜の上に形成される画素電極と前記接続電極とのコンタクトを取るために、層間絶縁膜にコンタクトホールを形成し、前記層間絶縁膜上に前記コンタクトホールを介して前記接続電極に接続される画素電極を形成して成り、マトリクス状に形成されたスイッチング素子と、該スイッチング素子を制御するゲート信号線と、該スイッチング素子にデータ信号を供給し、前記ゲート信号線に直交するように形成されたソース信号線と、前記スイッチング素子、ゲート信号線及びソース信号線の上に形成された層間絶縁膜と、該層間絶縁膜の上に形成され、該層間絶縁膜を貫くコンタクトホールを介して前記スイッチング素子に接続される画素電極と、を備えたアクティブマトリクス基板を有する液晶表示装置において、
　前記画素電極は、塗布型ＩＴＯをスピン塗布法によって基板全面に平坦に塗布して焼成・成膜した層を含み、前記コンタクトホールの凹部が表示に悪影響を与えなくするために、前記コンタクトホール部において厚く形成され、その表面が平坦に形成されている液晶表示装置。」の点で一致し、以下の点で相違している。
　
【相違点１】：「画素電極」が、本件補正発明は、塗布型ＩＴＯをスピン塗布法によって基板全面に塗布して成膜した一層の膜で構成されているのに対して、引用発明は、物理蒸着法又は化学蒸着法により成膜した「下層透明導電膜」と、塗布型ＩＴＯをスピン塗布法によって基板全面に塗布して成膜した「上層透明導電膜」との二層の膜で構成されている点。
　
【相違点２】：本件補正発明は、塗布型ＩＴＯを１２０℃〜１３０℃で２０〜３０分乾燥し、３５０℃で３０分〜１時間焼成して成膜するのに対して、引用発明は、２００℃〜４５０℃の温度で焼成して成膜すると記載するだけで、焼成時間が定かでなく、また、焼成前に乾燥工程を行うことが明らかでない点。
　
【相違点３】：「層間絶縁膜」が、本件補正発明は、「透明化」しているのに対して、引用発明は、「透明化」を行うのか定かでない点。
　
　上記相違点について検討する。
　　　
【相違点１】について：
　引用文献１には、「画素電極」を、塗布型ＩＴＯを用いてスピン塗布法により成膜された一層の膜で構成し得ることが示唆されているから（第４欄３９〜４１行）、「画素電極」を、下層（蒸着法）と上層（塗布法）による二層の膜にて構成することに替えて、「塗布型ＩＴＯ」により成膜した一層の膜にて構成することは、当業者が容易に想到し得る。
　因みに、同文献には、「塗布型ＩＴＯ」により成膜した透明導電膜は、蒸着法により成膜した透明導電膜に比べて抵抗値が高く、単独で使用すると電圧降下の問題が生じる、との指摘もされているが（第４欄４１〜４４行）、他方で、優れた導電性を有し低抵抗の「塗布型ＩＴＯ」は既に周知であったから（特開平５−７０７１７号公報【０００９】〜【００１０】、特開平５−１６６４１４号公報【０００８】〜【０００９】等参照）、該低抵抗の「塗布型ＩＴＯ」により成膜した透明導電膜のみで画素電極を構成することが格別困難であるとは云えない。　
　　
【相違点２】について：
　「塗布型ＩＴＯ」を焼成して成膜し、「画素電極」を形成する際、焼成前に乾燥工程を行うのが一般的であり（特開平５−７０７１７号公報【００３７】、【００３９】、特開平５−１６６４１４号公報【００２０】等参照）、また、乾燥・焼成の各温度及び時間は、当業者が適宜設定し得ることである。　加えて、本件補正発明の乾燥・焼成の各温度及び時間には格別の臨界的意義を見い出せない。
　
【相違点３】について：
　「層間絶縁膜」にアクリル系樹脂などを用いた場合は（本件明細書【００２４】）、パターニング後、全面露光処理により透明化することは周知であること（例えば、特開平８−１５７３１号公報【００２１】、特開平７−２０９６７０号公報第３欄４６行〜第４欄６行参照）、及び透過型の液晶表示装置であれば、透明であることは当然の技術的要請に過ぎないのであるから、本件補正発明で、「層間絶縁膜」を透明化する点は当業者が適宜行い得ることである。
　　　　　　　　　
　そして、本件補正発明の効果は、引用文献１（摘記事項ｃ、ｆ）及び周知技術から当業者が当然予測し得る範囲のものである。
　                                 
　したがって、本件補正発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。　
（４）むすび 
 　以上のとおり、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するから、特許法第１５９条第１項で読み替えて準用する特許法第５３条第１項の規定により却下すべきものである。 
 　 
３．本件発明について 
　平成１６年１月２８日付の手続補正は、上記のとおり却下されたので、本件の請求項に係る発明は、平成１４年１０月１５日付の手続補正書により補正された明細書の記載からみて、その特許請求の範囲の請求項１及び２に記載された事項により特定されるとおりのものであると認められるところ、その請求項１に係る発明（以下、「本件発明」という）は、以下のとおりである。 
「【請求項１】　透光性基板上にゲート信号線及び容量配線を形成し、これらを覆うようにゲート絶縁膜を形成し、スイッチング素子であるＴＦＴを形成する箇所に半導体層、ソース電極及びドレイン電極を形成し、前記ソース電極と接続されるソース信号線及び前記ドレイン電極と接続される接続電極を形成し、その上に層間絶縁膜を形成し、該層間絶縁膜を透明化し、その層間絶縁膜の上に形成される画素電極と前記接続電極とのコンタクトを取るために、層間絶縁膜にコンタクトホールを形成し、前記層間絶縁膜上に前記コンタクトホールを介して前記接続電極に接続される画素電極を形成して成り、マトリクス状に形成されたスイッチング素子と、該スイッチング素子を制御するゲート信号線と、該スイッチング素子にデータ信号を供給し、前記ゲート信号線に直交するように形成されたソース信号線と、前記スイッチング素子、ゲート信号線及びソース信号線の上に形成された層間絶縁膜と、該層間絶縁膜の上に形成され、該層間絶縁膜を貫くコンタクトホールを介して前記スイッチング素子に接続される画素電極と、を備えたアクティブマトリクス基板を有する液晶表示装置において、
　前記画素電極は、塗布型ＩＴＯを用いて形成されるとともに、前記コンタクトホールの凹部が表示に悪影響を与えなくするために、前記コンタクトホール部において厚く形成され、その表面が平坦に形成されていることを特徴とする液晶表示装置。」
　 
（１）引用例記載の発明
　原査定の理由に引用された引用文献１及びその記載事項は、前記「２．（２）」に記載したとおりである。
　
（２）対比・判断 
　本件発明は、前記「２．」で検討した本件補正発明から、その発明を特定するために必要な事項である「スピン塗布法によって基板全面に平坦に塗布し、１２０℃〜１３０℃で２０〜３０分乾燥し、３５０℃で３０分〜１時間焼成して」との構成を省いたものである。
　
　そうすると、本件発明の構成要件を全て含み、さらにその構成要件の一部を限定・具体化したものに相当する本件補正発明が、前記「２．（３）」に記載したとおり、引用発明及び周知技術に基づいて、当業者が容易に発明を
することができたものであるから、本件発明も、同様の理由により引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。 
 　 
（３）むすび 
　以上のとおり、本件発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
 　よって、結論のとおり審決する。