【事件の表示】
　平成　６年特許願第　９９６００号「くし型フィルター装置」拒絶査定不服審判事件〔平成　７年１１月２１日出願公開、特開平　７−３０７９５４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
（１）手続
　本願は、平成６年５月１３日の出願である。
　本件は、本願についてされた拒絶査定（平成１６年２月９日付け）を不服とする平成１６年３月１８日の請求である。これに対して、当審が拒絶の理由（平成１８年４月５日付け）を通知したところ、平成１８年６月１２日に手続補正書が提出された。
（２）当審の拒絶の理由の通知 
　当審が平成１８年４月５日付けで通知した拒絶の理由は、概略、下記のとおりである。
　　　　　　　　　　記（当審が通知した拒絶の理由） 
　本願出願の請求項１および２に係る発明は、下記刊行物に記載された各発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。  
　　　　　　　　　　記 
　刊行物１：特開昭５５−　２１６８４号公報
　刊行物２：特公昭６１−　１２４０４号公報
　刊行物３：特開昭５３−１１４３１２号公報
　刊行物４：特開昭５９−１２２２９８号公報
　刊行物５：特開平　１−１８１２１２号公報 
  
２．本願発明 
　本願の請求項１に係る発明（以下、「本願発明」ともいう。）は、本願明細書および図面（平成１４年１２月１３日付けおよび平成１８年６月１２日付けの各手続補正書により補正された明細書および図面）の記載からみて、特許請求の範囲の請求項１に記載された事項により特定される以下のとおりのものと認める。 
　　　　　　　　　　記（本願発明）　　　　　
　第１の電荷転送素子と、
　前記第１の電荷転送素子との遅延時間の差が、映像信号の水平走査期間の整数倍である第２の電荷転送素子と、
　差動増幅器とを備え、
　前記第１および第２の電荷転送素子は、入力部に電圧信号を電荷信号に変換する変換器を、出力部に電荷信号を電圧信号に変換する変換器を有し、前記電圧信号を電荷信号に変換する変換器と前記電荷信号を電圧信号に変換する変換器との間に電荷転送部を有し、
　前記第１の電荷転送素子の出力が前記差動増幅器の一方の入力端子に入力され、
　前記第２の電荷転送素子の出力が前記差動増幅器の他方の入力端子に入力され、
　第１の電荷転送素子と第２の電荷転送素子と差動増幅器が同一半導体基板上に形成され、前記差動増幅器は、前記第１の電荷転送素子の出力に重畳するクロックノイズと前記第２の電荷転送素子の出力に重畳するクロックノイズを相殺することを特徴とするくし型フィルター装置。
　 
３．刊行物の記載
　当審が拒絶の理由に引用した刊行物１には、図面と共に以下の事項が記載されている。 
（ア）「従来より、搬送色信号をビデオ信号に内挿多重化したテレビ信号を受信するカラーテレビ受像機においては、色信号と輝度信号の漏話によるドット妨害及びクロスカラー妨害の問題がある。これらの妨害に対する対策として、これらの信号を完全に分離するためにＢＢＤやＣＣＤ等の電荷転送素子を用いたくし形フィルタを使用することが考えられている。」（第１頁右下欄第１０行ないし第１７行）
（イ）「第１図にＣＣＤを用いたくし形フィルタの従来例を示す。同図に於て信号を１Ｈ（水平周期）遅延するために必要なＣＣＤ１のビット数は、１１３3/4bitである。ここで、原信号と遅延回路ＣＣＤ１の出力信号の出力インピーダンスを等しくして加算又は減算回路３に入力させる。したがって、原信号もＣＣＤ２を通し、ＣＣＤ１により遅延された信号と加算又は減算する方法を採用している。つまり原信号をＣＣＤ２により１bit遅延し、１Ｈ遅延信号もＣＣＤ１により１１３3/4＋１＝１１４3/4bit遅延させている。」（第２頁左上欄第３行ないし第１３行、第１図）
（ウ）「本発明はこのような検討にもとづいてなされたもので、電荷転送素子よりなる１Ｈ遅延回路を用いたくし形フィルターにおいて、１Ｈ遅延回路の入力端に接続され同出力抵抗を有する分岐回路とを同一半導体基板上に形成することにより、前記ＣＣＤ２による遅延時間をなくしくし形ー自体の遅延時間を極力少なくしようとするものである。」（第２頁右上欄１９行ないし左下欄第６行）
（エ）「第３図は本発明の基本構成を示す。本発明においては、１１３3/4bitを有する１Ｈ遅延回路となるＣＣＤ１１と、このＣＣＤ１１と一体形成された出力インピーダンス整合用の分岐回路１２よりなる。１３は加算又は減算回路で、第３図の場合にはたとえば信号反転機能を有する。」（第２頁左下欄第７行ないし第１２行、第３図）
（オ）「第４図はＰ型Ｓｉ基板に第３図の１１,１２を形成した例を示す。第４図の破線内が基板内に一体に集積化されている部分を示す。」（第２頁右下欄第８行ないし第１０行、第４図）
（カ）「１１はＮチャンネル表面型ＣＣＤよりなる。(　中略　)Ｉは入力信号端子で入力信号φiが印加される。端子Ｉの下の基板表面に入力信号φiに応じた電荷が一時蓄わえられる。端子２２〜２５には第５図に示す転送用４相クロック電圧φ1〜φ4が印加され、１Ｈ時間遅延される。(　中略　)３３は第１段目ソースフォロワー増幅用トランジスタ１５の出力信号を、ゲートに印加されたサンプリングパルスφsでサンプリングするためのサンプリング用ＭＯＳトランジスタ、３４は第２段目のソースフォロワー用ＭＯＳトランジスタである。
　以上により、１Ｈ遅延回路１１が構成されている。第４図に示したサンプリング回路は、ソースフォロア用トランジスタ３４と接続され、ＣＣＤの遅延信号を所定のサンプル値に保持し、後の加算，減算等を容易にする役目をはたす。」(第２頁右下欄第１０行ないし第１６行、第４図）
（キ）「一方、分岐回路には、まずＭＯＳトランジスタ３８のゲート端子Ｉに入力信号φiが印加され、反転用の飽和型ＭＯＳトランジスタ３５、及びＣＣＤの出力バッファ部と同じソースフォロワートランジスタ３６、定電流源用ＭＯＳトランジスタ３７より成る。」(第３頁左上欄第１７行ないし右上欄第２行、第４図）
（ク）「信号出力Ｖ1，Ｖ2は遅延回路１１と分岐回路１２の出力端子である。この出力信号が加算又は減算される。」（第３頁右上欄第２行ないし第４行、第４図）　
（ケ）「また、ＭＯＳＴｒ３５,３８により出力される反転出力をＭＯＳＴｒ３３と同じサンプル回路を通してＭＯＳＴｒ３６,３７のソースフォロワ回路に印加し、分岐回路１２及び１Ｈ遅延回路１１のサンプル回路を同一パルスで駆動しても良い。この場合に於て、分岐回路１２と１Ｈ遅延回路１１との出力を減算する必要がある時、１Ｈ遅延回路出力に含まれるサンプルホールドクロックの立ち上がり及び立ち下がりのクロックノイズを分岐回路のサンプルクロックノイズと相殺する事が出来る利点がある。」（第３頁左下欄第９行ないし第１９行、第４図）　
　
４．対比
　本願発明と刊行物１に記載された事項とを対比すると、以下のことが認められる。 
（ａ）くし形フィルター装置
　刊行物１の「くし形フィルタ」は、上記(ア)(イ)から、本願発明の「くし形フィルター装置」に相当する。
（ｂ）電荷転送素子
　刊行物１の「ＣＣＤ１」および「ＣＣＤ２」は、いずれも電荷転送素子(上記(ア))であって、ＣＣＤ１の遅延時間とＣＣＤ２の遅延時間の差は１Ｈ(水平周期)である(上記(イ))ことから、それぞれ本願発明の「第１の電荷転送素子」および「第２の電荷転送素子」に相当する。
（ｃ）差動増幅器
　刊行物１の「くし形フィルタ」は、上記(ア)から、搬送色信号をビデオ信号に内挿多重化したテレビジョン信号から色信号と輝度信号を分離するものであること、および、「原信号もＣＣＤ２を通し、ＣＣＤ１により遅延された信号と加算又は減算する方法を採用している。」(上記(イ)および第１図)との記載からみて、第１図の「加算又は減算回路３」が、加算回路として動作する場合には輝度信号が出力され、減算回路として動作する場合には色信号が出力されることが当業者に明らかである。したがって、くし形フィルタの出力信号（「加算又は減算回路３」から出力される信号）を色信号とする場合において、「加算又は減算回路３」は減算回路としての機能を有するものと認められる。
　一方、本願の明細書には、「差動増幅器１９２０は、変換器１９１２から出力される電圧信号と変換器１９１６から出力される電圧信号との差、すなわち、二つの電圧信号の減算結果を出力信号端子１２に出力する。」(段落【００１５】)、「差動増幅器１９２０で減算される二つの電圧信号の間には、 ．．．１Ｈだけ時間差がある。すなわち、全ての周波数領域にわたって１Ｈの時間差を持った信号が減算されることになる」(段落【００１５】)等の記載から、本願発明における差動増幅器は、減算手段として用いられていることが認められる。
　したがって、刊行物１の「加算又は減算回路３」と、本願発明の「差動増幅器」とは、いずれも、第１の電荷転送素子の出力と第２の電荷転送素子の出力との減算を行う減算手段であるといえる。
　もっとも、該減算手段が、本願発明では、「差動増幅器」であり、「第１の電荷転送素子」および「第２の電荷転送素子」と「同一半導体基板上に形成」され、「前記第１の電荷転送素子の出力に重畳するクロックノイズと前記第２の電荷転送素子の出力に重畳するクロックノイズを相殺する」のに対し、刊行物１では「加算又は減算回路３」である。相違が認められる。
　
５．一致点および相違点
　本願発明と刊行物１記載の発明との一致点および相違点は、下記のとおりである。 
　　　　　　　　　　記（一致点） 
　第１の電荷転送素子と、
　前記第１の電荷転送素子との遅延時間の差が、映像信号の水平走査期間の整数倍である第２の電荷転送素子と、
　減算手段とを備え、
　前記第１の電荷転送素子の出力が前記減算手段の一方の入力端子に入力され、
　前記第２の電荷転送素子の出力が前記減算手段の他方の入力端子に入力される
　くし型フィルター装置。
　
　　　　　　　　　　記（相違点） 
　相違点１
　第１および第２の電荷転送素子が、本願発明では、「入力部に電圧信号を電荷信号に変換する変換器を、出力部に電荷信号を電圧信号に変換する変換器を有し、前記電圧信号を電荷信号に変換する変換器と前記電荷信号を電圧信号に変換する変換器との間に電荷転送部を有する」のに対し、刊行物１では、第１および第２の電荷転送素子の具体的構成について明記されていない点。
　相違点２　
　減算手段が、本願発明では、「差動増幅器」であり、「第１の電荷転送素子」および「第２の電荷転送素子」と「同一半導体基板上に形成」され、「前記第１の電荷転送素子の出力に重畳するクロックノイズと前記第２の電荷転送素子の出力に重畳するクロックノイズを相殺する」のに対し、刊行物１では「加算又は減算回路３」が有する減算機能である点。
　
６．相違点等の判断
　上記各相違点について検討する。 
　相違点１について
　電荷転送素子が、「入力部に電圧信号を電荷信号に変換する変換器を、出力部に電荷信号を電圧信号に変換する変換器を有し、前記電圧信号を電荷信号に変換する変換器と前記電荷信号を電圧信号に変換する変換器との間に電荷転送部を有する」ことは、刊行物１の上記(エ)ないし(カ)および上記刊行物２等に記載されているように、当業者に周知の事項に過ぎない。
　相違点１に係る構成は、刊行物１の第１電荷転送素子および第２の電荷転送素子において、上記周知事項を参照することにより当業者が容易になし得ることである。
　相違点２について
（ａ）入力テレビジョン信号と、該信号を１水平走査期間遅延させた信号とを減算するために、差動増幅器を用いることは、上記刊行物３および上記刊行物４に記載されているように、くし形フィルターにおいて周知のことである。したがって、刊行物１におけるくし形フィルターの減算手段として、「加算又は減算回路３」が有する減算機能を用いるか、差動増幅器を用いるかは、当業者が適宜選択し得ることに過ぎない。
（ｂ）くし形フィルターの構成要素を同一半導体基板上に形成することは、刊行物１の上記(ウ)(エ)および刊行物５(第４頁左上欄第７行ないし右上欄第４行)等に記載されているように集積化のための常套技術である。
　刊行物１において、減算手段を、第１の電荷転送素子と第２の電荷転送素子とともに同一半導体基板上に形成することは、上記常套技術を参照して、当業者が容易に想到し得ることである。
（ｃ）刊行物１には、上記(ウ)(オ)から、第３図のくし形フィルターを構成する「１Ｈ遅延回路１１」および「分岐回路１２」の具体例としての第４図において、分岐回路１２に、１Ｈ遅延回路１１のサンプル回路と同じサンプル回路を設けて同一パルスで駆動しても良いとした上で、「この場合に於て、分岐回路１２と１Ｈ遅延回路１１との出力を減算する必要がある時、１Ｈ遅延回路出力に含まれるサンプルホールドクロックの立ち上がり及び立ち下がりのクロックノイズを分岐回路のサンプルクロックノイズと相殺する事が出来る利点がある」(上記(オ))と記載されている。
　してみれば、刊行物１の上記(ア)(イ)および第１図において記載されたくし形フィルタにおいて、２つの電荷転送素子のそれぞれにクロックノイズが重畳する場合に、減算手段が両出力信号の減算を行うことにより、両クロックノイズを相殺することは、刊行物１に基づいて当業者が容易に想到し得ることである。
（ｄ）上記（ａ）ないし（ｃ）から、相違点２に係る構成は、刊行物１において、上記常套技術を参照することにより、当業者が容易になし得ることである。
　効果等
　以上のとおり、相違点１および相違点２に係る各構成はいずれも当業者が容易になし得ることであり、また、これらの相違点を総合しても格別の作用をなすとは認められない。本願発明の効果も、刊行物１，周知事項および常套技術から予測し得る程度のものにすぎない。 
　
７．むすび 
　以上のとおり、本願の請求項１に係る発明は、刊行物１に記載された発明，周知事項および常套技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　
　よって、結論のとおり審決する。