【事件の表示】
　平成７年特許願第３３３７３５号「リセット信号発生回路」拒絶査定不服審判事件〔平成９年７月１１日出願公開、特開平９−１８１５８６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯と本願発明
　本願は、平成７年１２月２１日の出願であって、特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、平成１６年４月５日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
（本願発明）
　「電源電圧に接続されるとともに直列に接続された複数のダイオード接続の第１のトランジスタと、
　前記第１のトランジスタにノードで接続された抵抗と、
　前記ノードにその入力端子が接続されたインバータと、
　を備えたリセット信号発生回路において、
　電源電圧が印加されてから所定期間、前記インバータの出力を一定に固定することを特徴とするリセット信号発生回路。」
　
２．引用発明および周知技術
（１）これに対して、原審の拒絶理由に引用された特開平１−１２３５２１号公報（以下、「引用例１」という。）には図面とともに以下の事項が記載されている。
　「第５図はパワーオン信号発生回路の従来例の回路図、第６図は本従来例の各部の電圧波形を示す図である。
　本従来例は電源レベル検出回路１とＣＭＯＳインバータ２とからなり、電源レベル検出回路１は、電源ＶＣＣとグランド間に直列に設けられ、ゲートとドレインが接続されたＰＭＯＳトランジスタＱ１，Ｑ２とＮＭＯＳトランジスタＱ３とから構成され、ＣＭＯＳインバータ２はＰＭＯＳトランジスタＱ４，Ｑ５とから構成されている。ＰＭＯＳトランジスタＱ１，Ｑ２の電流能力は、ＮＭＯＳトランジスタＱ３のそれの１０倍以上に設定されており、各トランジスタのスレッショルド（しきい値）電圧はどれもＶＴとする。
　次に、本従来例の動作を説明する。
　電源投入前は、節点Ａ，Ｂ，Ｃのいずれも接地レベルとなっている。時刻ｔ０において電源ＶＣＣが投入され、時刻ｔ１においてＭＯＳトランジスタのスレッショルド電圧ＶＴを越えると、ＰＭＯＳトランジスタＱ１，Ｑ４およびＮＭＯＳトランジスタＱ３がオンする。このとき、ＰＭＯＳトランジスタＱ２はオフしているため、節点Ｂの電圧レベルはローレベルとなり、ＣＭＯＳインバータ２の出力端（節点Ｃ）は、電源電圧ＶＣＣに追従してスレッショルド電圧ＶＴとなり、パワーオン信号が発生する。次に、時刻ｔ２において電源電圧ＶＣＣがＭＯＳトランジスタのスレッショルド電圧の２倍の電圧（２ＶＴ）となると、ＰＭＯＳトランジスタＱ２がオンし、節点Ｂの電位が電源ＶＣＣに追従して上昇する。時刻ｔ３において、節点Ｂの電圧がＣＭＯＳインバータ２のスレッショルド電圧ＶＣを越えると、ＮＭＯＳトランジスタＱ５がオンし、節点Ｃはローレベルとなってパワーオン信号の発生が停止される。この後、節点Ａ，Ｂは電源電圧ＶＣＣに追従して上昇し、最終的に節点Ａは電源電圧ＶＣＣよりＭＯＳトランジスタのスレッショルド電圧ＶＴだけ低い電圧（ＶＣＣ−ＶＴ）まで上昇し、節点Ｂは、ＰＭＯＳトランジスタＱ１，Ｑ２およびＮＭＯＳトランジスタＱ３のオン抵抗で分圧された電圧（ＶＣＣ−２ＶＴ−ＶＰ：ＶＰは正の整数）となる。」（２頁左上欄１１行目〜左下欄１１行目）
　
　上記引用例１の記載及び図面ならびにこの分野における技術常識を考慮すると、上記「ＰＭＯＳトランジスタＱ１，Ｑ２」は「電源電圧に接続されるとともに直列に接続された複数（２個）のダイオード接続の第１のトランジスタ」を構成しており、当該「第１のトランジスタ」の他端である上記「節点Ｂ」は、上記「インバータ」の入力端子及び上記「ＮＭＯＳトランジスタＱ３」の一端が接続される接点である。また、当該「接点Ｂ」の電圧は上記「ＰＭＯＳトランジスタＱ１，Ｑ２およびＮＭＯＳトランジスタＱ３のオン抵抗で分圧された電圧」であるから、上記「ＮＭＯＳトランジスタＱ３」は「分圧素子」として用いられるものであり、前記「第１のトランジスタ」に対する「第２のトランジスタ」を構成している。
　また、第６図を参照すると、インバータの出力である「接点Ｃ」の電圧は電源ＶＣＣが印加される時刻ｔ０から接点Ａに出力が現れる時刻ｔ１まで（即ち、電源電圧が印加されてから所定期間）、その出力が一定（ローレベル）に固定されている。
　したがって、上記引用例１には以下の発明（以下、「引用発明１」という。）が記載されている。
（引用発明１）
　「電源電圧に接続されるとともに直列に接続された複数のダイオード接続の第１のトランジスタと、
　前記第１のトランジスタに接点Ｂで接続された分圧素子として用いられる第２のトランジスタと、
　前記接点Ｂにその入力端子が接続されたインバータと、
　を備えたパワーオン信号発生回路において、
　電源電圧が印加されてから所定期間、前記インバータの出力を一定に固定するパワーオン信号発生回路。」
　
（２）同じく、原審の拒絶理由に引用された特開平６−９０１５４号公報（以下、「引用例２」という。）には図面とともに以下の事項が記載されている。
　「【０００５】一般にパワーオンリセット回路は図１に示すような構造を有し、該回路は２個のインバーターを含み、第１のインバーターは相補トランジスタ対Ｍ５及びＭ４により形成され、第２のインバーターはカスケード接続されたブロックＩにより示されている。第２のインバーターＩの出力は回路の出力ノードと一致している。サプライノードに実際に存在する電圧用の電圧モニターライン（電圧ドライバー）はサプライノードとグラウンド間に接続され、互いに直列接続された少なくとも２個の直接バイアスされた接合を実質的に含んで成り、かつこれは２個のダイオード型のトランジスタＭ１及びＭ２及び抵抗Ｒ１により実現される。この電圧センスラインの中間ノードＶｘはＭ４トランジスタのゲート電極を通して第１のインバーターを駆動する。キャパシタンスＣ１はグラウンドポテンシャルに向かうノードＶｘの容量的カップリングを示す。Ｍ３トランジスタは２個のインバーター間の中間接続ノードＡに存在する電圧により駆動され、電圧Ｖｘが第１のインバーターのトリガリングスレッショルドに達するときに、つまりサプライノードの電圧が名目電圧ＶＤＤに向かうその上昇の際に十分高い安全レベルに達する際のＰＯＲ回路により生成するリセットシグナルの零への降下を決定する。実際にこの時点で、Ａノードの電圧は低くなり、これによりＭ３トランジスタをスイッチングオフし、一方Ｍ１及びＭ２はＲ１により通電が維持される。」（２頁２欄〜３頁３欄、段落５）
　
　上記引用例２の構成における「サプライノード」はいわゆる「電源端子」のことであるから、上記「２個のダイオード型のトランジスタＭ１及びＭ２」は「電源電圧に接続されるとともに直列に接続された複数のダイオード接続の第１のトランジスタ」を構成しており、当該「前記第１のトランジスタ」と「抵抗」が接続される「電圧センスライン」（即ち、分圧回路）の「中間ノード」において第１の「インバーター」を駆動するものである。
　したがって、上記引用例２には以下の発明（以下、「引用発明２」という。）が記載されている。
（引用発明２）
　「電源電圧に接続されるとともに直列に接続された複数のダイオード接続の第１のトランジスタと、前記第１のトランジスタにノードで接続された抵抗からなる分圧回路と、
　前記ノードにその入力端子が接続されたインバータと、
　を備えたパワーオンリセット回路。」
　
３．対比
　本願発明と引用発明１とを対比すると、引用発明１の「接点Ｂ」、「パワーオン信号発生回路」と本願発明の「ノード」、「リセット信号発生回路」は、それぞれ同義であるから、これらの間に実質的な差異はない。
　また、引用発明の「分圧素子として用いられる第２のトランジスタ」と本願発明の「抵抗」はいずれも「所定の回路素子」であるという点で一致している。
　したがって、本願発明と引用発明１は、以下の点で一致ないし相違する。
　
＜一致点＞
　「電源電圧に接続されるとともに直列に接続された複数のダイオード接続の第１のトランジスタと、
　前記第１のトランジスタにノードで接続された所定の回路素子と、
　前記ノードにその入力端子が接続されたインバータと、
　を備えたリセット信号発生回路において、
　電源電圧が印加されてから所定期間、前記インバータの出力を一定に固定するリセット信号発生回路。」
　
＜相違点＞
　「所定の回路素子」に関し、本願発明は「抵抗」であるのに対し、引用発明は「分圧素子として用いられる第２のトランジスタ」である点。
　
４．判断
　そこで、上記相違点について検討するに、上記引用例２には「電源電圧に接続されるとともに直列に接続された複数のダイオード接続の第１のトランジスタと、前記第１のトランジスタにノードで接続された抵抗からなる分圧回路と、前記ノードにその入力端子が接続されたインバータと、を備えたパワーオンリセット回路」の発明（引用発明２）が記載されており、当該引用発明２で用いられている「直列に接続された複数のダイオード接続の第１のトランジスタと、前記第１のトランジスタにノードで接続された抵抗」からなる分圧回路を引用発明１に適用する上での阻害要因は何ら見あたらないから、当該引用発明２の分圧回路の構成に基づいて、引用発明１の「分圧抵抗として用いられる第２のトランジスタ」を「抵抗」に置換する程度のことは当業者であれば適宜成し得ることである。
　ついで、審判請求書における請求人の主張について付言するに、引用発明１も本願発明と同じ「電源電圧が印加されてから所定期間、前記インバータの出力を一定に固定する」という作用効果を有しているところ、上記引用例１の「時刻ｔ１においてＭＯＳトランジスタのスレッショルド電圧ＶＴを越えると、ＰＭＯＳトランジスタＱ１，Ｑ４およびＮＭＯＳトランジスタＱ３がオンする」という記載（上記摘記事項参照）によれば、当該作用効果は出力トランジスタであるＰＭＯＳトランジスタＱ４のスレッショルド電圧ＶＴによるものであって、上記「所定の回路素子」の相違に依らない作用効果である。したがって、当該作用効果と回路素子の相違についての審判請求書における請求人の主張は採用できない。
　
５．むすび
　以上のとおり、本願発明は、引用発明１及び２に基づいて当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。