【事件の表示】
　平成１０年特許願第３４３７１５号「化合物半導体装置及びその製造方法」拒絶査定不服審判事件〔平成１２年　６月２３日出願公開、特開２０００−１７３９５２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯及び本件発明
　本件出願は、平成１０年１２月３日の出願であって、その請求項１乃至１３に係る発明は、平成１８年５月１２日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１乃至１３に記載された事項により特定されるとおりのものと認められるところ、請求項１に係る発明（以下、「本件発明」という。）は、次のとおりのものである。
「【請求項１】　半導体基板の表面に形成された複数の半導体素子形成部分の互いの境界部分に規定されたスクライブ領域に、前記半導体基板の表面側から裏面側に向かって分離用溝を深さ１〜１０μｍ程度に形成する工程と、
　前記半導体基板の表面に保護膜を形成し、前記半導体基板の裏面を平坦に研削して２０〜１００μｍ程度の厚さに調整する工程と、
　前記半導体基板における前記スクライブ領域の一部領域を残して前記スクライブ領域に分割孔を形成し、該一部領域を基板接続部として画定する工程と、
　前記半導体基板の一部を前記基板接続部として画定する際に、前記半導体基板の裏面において前記各半導体素子形成部分における電極とコンタクトをとる電極領域を形成する工程と、
　前記分離用溝に沿って前記基板接続部を切断し、前記複数の半導体素子形成部分をそれ
ぞれチップとして分離する工程とを含むことを特徴とする半導体装置の製造方法。」
　
２．引用例記載事項 
　これに対して、当審で平成１８年２月１７日付けで通知した拒絶理由に引用された、本件出願前に日本国内において頒布された刊行物である特開平７−２２１０５１号公報（以下、「引用例」という。）には、以下の技術的事項が記載されている。 
　
（１）引用例の記載事項 　 
ア．第２頁第２欄第２７−３２行 
「【産業上の利用分野】本発明は一般に半導体装置に関し、一例をあげるなら、基板背面にヒートシンクとして作用する金属層を備えたいわゆるＰＨＳ（plated Heat Sink）構造を有する高出力半導体装置の製造に使用して好適な半導体装置の製造方法、およびかかる方法により製造された半導体装置に関する。」 
 　 
イ．第４頁第６欄第１９−３１行 
「【００２０】図１を参照するに、半導体装置は基板１上に形成された複数の半導体チップ１０１，１０２，１０３，１０４，・・・中に形成され、各々の半導体チップは基板１上に格子状に形成されたダイシング領域１１によって相互に隔てられている。各々の半導体チップ１０１，１０２，・・・において、ＧａＡｓＦＥＴはチップ中に画成された活性領域１２中に形成され、チップ表面にはソース電極１３、ドレイン電極１４およびゲート電極１５が、通常どおり形成される。また、図示のＧａＡｓＦＥＴは超高周波用途のものであり、ソース電極１３の接地配線を出来るだけ短くするために、基板１中には基板表面から裏面にまで貫通するバイアホール１３ａが形成されている。」 
 　 
ウ．第５頁第７欄第１４−４７行 
「【００２３】以下、本実施例による半導体装置の製造工程を図２（Ａ）〜２（Ｃ）および図３（Ｄ）〜３（Ｅ）を参照しながら行う。ただし、図２（Ａ）〜２（Ｃ）および図３（Ｄ）〜３（Ｅ）は図１中線Ａ−Ｂに沿う断面図である。 
【００２４】図２（Ａ）を参照するに、ＧａＡｓ基板１上には前記半導体チップ１０１〜１０４，・・・が形成されており、基板表面に形成された電極１３〜１５を被うようにＳｉＯ２パッシベーション膜１７が約０．５μｍの厚さに堆積される。堆積されたパッシベーション膜１７は次いでパターニングされ、ダイシング領域１１を架橋する前記結合部１６が図１に示すように形成される。 
【００２５】次ぎに、図１の半導体基板１は反転され、ガラスよりなる保持基板１９上に、前記基板１の表面に形成されたパッシベーション膜１７が保持基板１９の表面１９ａに対面するように取付られる。保持基板１９の前記表面にはワックス層１８が形成されており、半導体基板１は前記ワックス層１８により保持される。 
【００２６】さらに、図２（Ｂ）の状態で、半導体基板１の裏面１１ａが機械的に研削され、さらに化学エッチングにより基板１１の厚さが約２５μｍになるまで処理される。エッチングは例えばＨ２ＳＯ４とＨ２Ｏ２の混合水溶液によりなされる。 
【００２７】次いで、基板１の裏面１１ａにレジスト層２０を形成し、これをダイシング領域１１および基板１中に形成されるバイアホール１３ａに対応してパターニングする。さらに、前記パターニングされたレジスト層２０をマスクにして前記基板１を前記Ｈ２ＳＯ４とＨ２Ｏ２の混合液によりエッチングすることにより、図２（Ｃ）に示すようにダイシング領域１１がエッチングされ同時にバイアホール１３ａが形成される。その結果、前記保持基板上に保持されたまま、前記複数の半導体チップは前記架橋領域１６を残して相互に分離される。」 
　 
エ．第５頁第７欄第４８行−第８欄第２６行 
「【００２８】次ぎに、前記レジスト層２０を除去し、前記基板１の裏面に一様な厚さのＮｉＣｒ層およびＡｕ層を、真空蒸着によりそれぞれ５０ｎｍおよび１００ｎｍの厚さに形成する。その結果、ＮｉＣｒ／Ａｕ構造を有する電極層２１が基板１の裏面上に、バイアホール１３ａおよびダイシング領域１１をも含めて形成される。図３（Ｄ）を参照。
【００２９】さらに、前記電極層２１上のダイシング領域１１に対応する部分にレジストパターン（図示せず）を形成し、かかるレジストパターンをマスクにして前記電極層２１上にＡｕ層２２を電解メッキにより約３０μｍの厚さに形成する。その結果図３（Ｄ）に示す構造が得られる。 
【００３０】さらに、前記Ａｕ層２２をマスクにして前記ダイシング領域１１の電極層２１をエッチングにより除去する。その結果、半導体チップが非常に薄い結合部１６においてのみ互いに結合された構造が得られる。この状態でワックス層１８を有機溶媒により静かに溶解することにより、半導体チップは相互に結合されたまま前記保持基板１９から分離する。その際、すなわちワックス層１８を溶解した時点において、前記相互に結合された複数の半導体チップよりなるチップ構造体は、保持基板１９上に重力により保持されている。そこで、前記保持基板１９上に伸縮自在な可尭性粘着テープ２３を配置し、これに前記チップ構造体を接着することにより、図３（Ｅ）に示す構造が得られる。この状態でテープ２３を変形させることにより、結合部１６は破断し、テープ２３上において個々の半導体チップが、相互に整列されたまま、分離される。」 
　 
（２）引用発明
　上記記載事項及び図面の記載からみて、引用例には、次の発明（以下、「引用発明」という。）が記載されていると認める。 
［引用発明］ 
「ＧａＡｓ基板１の表面にワックス層１８を形成し、前記ＧａＡｓ基板１の裏面１１ａを機械的に研削しさらに化学エッチングにより約２５μｍの厚さとする工程と、 
　ＧａＡｓ基板１の表面に形成された複数のチップの互いの境界部分に規定されたダイシング領域１１の一部領域を架橋するパッシベーション膜１７の結合部１６を形成する工程と、 
　前記ＧａＡｓ基板１の裏面１１ａにおいて前記各チップにおけるソース電極１３とコンタクトをとるバイアホール１３ａを形成する工程と、 
　前記バイアホール１３ａは、前記ＧａＡｓ基板１における前記ダイシング領域１１に対応する部分を除去し、前記架橋する結合部１６を残して複数のチップが分離される際に、形成されるものであり、 
　前記バイアホール１３ａは、当該バイアホール１３ａの形状に応じたパターンをもつレジストを前記ＧａＡｓ基板１の裏面１１ａに塗布し、前記レジストをマスクにして前記ＧａＡｓ基板１にウエットエッチングを施すことにより形成されるものであり、 
　前記チップは、金属・半導体型電界効果トランジスタを構成し、該トランジスタのソース電極１３が前記バイアホール１３ａにコンタクトされるものであり、 
　前記バイアホール１３ａを形成する工程の後に、前記ＧａＡｓ基板１の裏面及び前記バイアホール１３ａの全体に亘っており、ダイシング領域１１に対応する部分が除去されているＡｕ層２２を形成して前記各チップ毎にヒート・シンクを形成する工程と、 
　前記ヒート・シンクを構成するＡｕ層２２は、電解めっきにより金を被着させることにより形成される工程と、 
　前記ヒート・シンクを形成する工程の後に、前記ワックス層１８を除去する工程と、前記ヒート・シンクを構成するＡｕ層２２にテープ２３を貼り付ける工程と、 
　前記結合部１６を破断し、前記複数のチップをそれぞれチップとして分離する工程とを含む化合物半導体装置の製造方法及びその製造方法により製造された化合物半導体装置。」
　
３．対比 
　本件発明と引用発明とを対比すると、引用発明における「ＧａＡｓ基板」は、本件発明における「半導体基板」に相当し、以下同様に、「ワックス層」は「保護膜」に、「ダイシング領域」は「スクライブ領域」に、「ソース電極」は「電極」に、「バイアホール」は「電極領域」に、「破断」は「切断」にそれぞれ相当しており、また、引用発明における「チップ」は、本件発明における「半導体素子形成部分」に相当しているとともに「チップ」にも相当していることが明らかである。
　また、引用発明における「前記ＧａＡｓ基板１の裏面１１ａを機械的に研削しさらに化学エッチングにより約２５μｍの厚さとする工程」は、半導体基板の裏面を平坦に研削して所定の厚さに調整する工程という限りで、本件発明における「半導体基板の裏面を平坦に研削して２０〜１００μｍ程度の厚さに調整する工程」と共通する。
　さらに、引用発明における「ＧａＡｓ基板の表面に形成された複数の半導体素子形成部分の互いの境界部分に規定されたスクライブ領域の一部領域を架橋するパッシベーション膜の結合部を形成」し、「前記ダイシング領域に対応する部分を除去し、前記架橋する結合部を残して複数のチップが分離される」工程は、半絶縁性化合物半導体基板の表面に形成された複数の半導体素子形成部分を接続する接続部を形成する工程という限りで、本件発明における「半絶縁性化合物半導体基板におけるスクライブ領域の一部領域を残して前記スクライブ領域に分割孔を形成し、該一部領域を基板接続部として画定する工程」と共通している。 
　したがって、両者の一致点及び相違点は次のとおりと認められる。 
［一致点］
「半導体基板の表面に保護膜を形成し、前記半導体基板の裏面を平坦に研削して所定の厚さに調整する工程と、 
　前記半導体基板の表面に形成された複数の半導体素子形成部分を接続する接続部を形成する工程と、
　前記半導体素子形成部分を接続する接続部を形成する際に、前記半導体基板の裏面において前記各半導体素子形成部分における電極とコンタクトをとる電極領域を形成する工程と、 
　前記接続部を切断し、前記複数の半導体素子形成部分をそれぞれチップとして分離する工程とを含む化合物半導体装置の製造方法。」である点。 
［相違点］ 
　本件発明では、半導体基板の表面に形成された複数の半導体素子形成部分の互いの境界部分に規定されたスクライブ領域に、前記半導体基板の表面側から裏面側に向かって分離用溝を深さ１〜１０μｍ程度に形成する工程、及び前記半導体基板の裏面を平坦に研削して２０〜１００μｍ程度の厚さに調整する工程を備え、前記半導体基板における前記スクライブ領域の一部領域を残して前記スクライブ領域に分割孔を形成し、該一部領域を基板接続部として画定する工程を含み、前記半導体基板の一部を前記基板接続部として画定する際に、前記電極領域を形成し、前記分離用溝に沿って前記基板接続部を切断するのに対して、引用発明では、基板の裏面を機械的に研削しさらに化学エッチングにより約２５μｍの厚さとする工程を含むものであるが、分離用溝及び分割孔を形成するものではなく、半導体基板の一部を基板接続部とするものとはされていない点。
　
４．相違点についての検討 
　半導体装置の製造方法において、半導体基板の表面に形成された複数の半導体素子形成部分の互いの境界部分に規定されたスクライブ領域に、該基板の表面側から裏面側に向かって分離用溝を形成して基板自体を接続部とすることは、例えば、当審で通知した拒絶理由に引用した特開昭６１−１１２３４５号公報、及び特開平３−１６６７５０号公報（特に、第２図（ｂ）の記載を参照）等に記載されているように従来周知である。また、表面側から裏面側に向かって分離用溝を形成した半導体基板の裏面を研削して所定の厚さに調整することも、上記特開昭６１−１１２３４５号公報の第１図（Ｂ）、及び特開平５−２８５９３６号公報の図２（ａ）〜（ｃ）等に記載されるように周知の技術手段にすぎない。
　ところで、本件発明では、分離用溝の深さを１〜１０μｍ程度、半導体基板の厚さを２０〜１００μｍ程度としているが、スクライブにより深さ数μｍ程度のスクライブ溝が形成されることも、例えば、上記特開平５−２８５９３６号公報の段落【０００７】に記載されるように周知の事項にすぎず、引用発明において基板の裏面を機械的に研削しさらに化学エッチングにより約２５μｍの厚さに調整されることを勘案すれば、分離用溝の深さを１〜１０μｍ程度とし、半導体基板の厚さを２０〜１００μｍ程度とすることにも格別困難性は見出せない。
　さらに、一枚の基板材から複数の基板を互いの境界部分で切断して分離するに際し、該境界部分に分離用の溝に加えて分割孔を形成することにより基板材の一部領域を接続部とすることも、例えば、特開昭６３−２６５４９１号公報の第４、５図及び実願昭５８−９５５１４号（実開昭６０−２８７０号）のマイクロフィルムの第１〜３図等に記載されているように従来周知の技術手段である。
　してみると、引用発明において接続部を設けるに当たり上記従来周知の技術手段及び周知の事項を適用することにより、上記相違点に係る本件発明の特定事項とすることは当業者が容易になし得たことである。そして、上記適用により、半導体基板の一部を前記基板接続部として画定する際に前記電極領域を形成することになることは自明の事項である。
　
　また、本件発明が奏する作用効果は、引用発明並びに従来周知の技術手段及び周知の事項から当業者であれば予測できる範囲内のものであって格別顕著なものとはいえない。
　
　したがって、本件発明は、引用発明並びに従来周知の技術手段及び周知の事項に基づいて当業者が容易に発明をすることができたものである 
　
　なお、請求人は平成１８年５月１２日付け意見書において、概略、（ア）〜（エ）の点について主張している。
（ア）引用例では、少なくともダイシング領域１１における「半導体基板」は、当該基板の裏面側から除去されることが不可欠の要素となっている。つまり、ダイシング領域における「半導体基板」それ自体を結合部材として利用することは全く考慮されていない。
（イ）周知技術１では、確かに半導体ウエハ１の表面側から溝１ａを形成してはいるが、その深さは１４０μｍであり、本願発明における分離用溝の深さ１〜１０μｍ程度と比べて格段に大きな値であるうえに、ウエハの裏面研削によってチップを分離できることにまで言及しているので、本願発明とは技術思想的に全く異なる技術である。
（ウ）周知技術２については、同図（ｂ）に示されるスクライブ１７は「ひっかき傷」であって本願発明における「分離用溝」とは構成上明らかに異なるものである。
（エ）周知技術３及び４については、本願発明のものとは基板材料とその厚さ、また溝の深さも異なることは明らかであり、さらに解決課題も技術分野も異なる。
　
　しかしながら、（ア）の点については、半導体基板のスクライブ領域に該基板の表面側から裏面側に向かって分離用溝を形成して基板自体を接続部とすることは、上述のとおり、従来周知の事項であり、引用発明に当該周知の事項を適用して基板自体を結合部材として利用することは当業者が容易になし得た事項というべきである。
（イ）の点について、周知技術１では本件実施例と同じＧａＡｓ基板にも適用される旨記載されており、溝の深さ及び基板の厚さは基板の種類等に応じて適宜設定できる事項にすぎず、また、基板自体の接続部により分離されないで接続された状態が周知技術１の第１図（Ｂ）に記載されている以上、本件発明と全く異なる技術であるとすることはできない。
　また、（ウ）の点について、スクライブにより深さ数μｍ程度のスクライブ溝が形成されることも、上述のように周知の事項にすぎず、周知技術２の第２図（ｂ）に記載されるスクライブも分離用溝といい得るものである。
　さらに、（エ）の点について、周知技術３及び４は、基板の材料や厚さ等については本件発明とは異なるが、一つの基板材を多数の部分に分離する技術として引用例及び周知例として挙げられた他の文献と共通するものであり、当該周知技術３及び４に示された接続部の形状若しくは構造を半導体基板の分離用の接続部に適用できないとすることはできない。
　よって、請求人の上記主張は採用することができない。
 　 
５．むすび
　以上のとおりであり、本件出願の請求項１に係る発明は、引用発明並びに従来周知の技術手段及び周知の事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものである。
　したがって、本件出願のその余の請求項に係る発明について検討するまでもなく、本件出願は拒絶されるべきものである。
　よって、結論のとおり審決する。