【事件の表示】
　特願２０１３−１８３１４９「エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法」拒絶査定不服審判事件〔平成２７年　３月１６日出願公開，特開２０１５−　５０４２５，請求項の数（３）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２５年９月４出願であって，その手続の経緯は以下のとおりである。
平成２８年　７月　６日付け　拒絶理由通知
平成２８年　９月　２日　　　意見書提出・手続補正
平成２９年　２月２４日付け　拒絶理由通知
平成２９年　４月２０日　　　意見書提出・手続補正
平成２９年　９月２９日付け　拒絶査定（以下，「原査定」という。）
平成３０年　１月　４日　　　審判請求
平成３０年１１月　６日付け　拒絶理由通知（以下，「当審拒絶理由通知」という。）
平成３０年１２月２７日　　　意見書提出・手続補正
第２　本願発明
　本願請求項１−３に係る発明（以下，それぞれ「本願発明１」−「本願発明３」という。）は，平成３０年１２月２７日付けの手続補正で補正された特許請求の範囲の請求項１−３に記載された事項により特定される発明であり，本願発明１−本願発明３は以下のとおりの発明である。
　「　　【請求項１】
　シリコンウェーハのおもて面から水素イオンを１．０×１０13〜３．０×１０16ａｔｏｍｓ／ｃｍ2のドーズ量で注入して前記水素イオンが固溶してなる水素イオン注入領域を形成し，次いで前記シリコンウェーハの前記おもて面にエピタキシャル層を形成するとともに，前記水素イオン注入領域における前記水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成することを特徴とするエピタキシャルウェーハの製造方法。
　　【請求項２】
　シリコンウェーハのおもて面から水素イオンを１．０×１０13〜３．０×１０16ａｔｏｍｓ／ｃｍ2のドーズ量で注入して前記水素イオンが固溶してなる水素イオン注入領域を形成し，次いで前記シリコンウェーハの前記おもて面を，絶縁膜を介して支持基板用ウェーハと貼り合わせる貼り合わせ強化熱処理を施すとともに，前記水素イオン注入領域における前記水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成することを特徴とする貼り合わせウェーハの製造方法。
　　【請求項３】
　前記貼り合わせに先立ち，前記絶縁膜を，前記支持基板用ウェーハに形成する請求項２に記載の貼り合わせウェーハの製造方法。」
第３　引用文献及び引用発明
　１　引用文献１について
（１）引用文献１の記載
　原査定の拒絶の理由に引用された引用文献１（特開２００４−２８２０９３号公報）には，図面とともに次の事項が記載されている。（下線は当審で付加した。以下同じ。）
　「【技術分野】
【０００１】
　この発明は，イントリンシック・ゲッタリングによる半導体ウエハの欠陥低減法に関し，特に半導体ウエハの表面層にＨ２＋からなる水素イオンを注入した後不活性ガス雰囲気中で熱処理を行なうことにより安全性の向上及びコスト低減を図ったものである。」
　「【発明を実施するための最良の形態】
【００１１】
　図１〜３は，この発明の一実施形態に係る半導体ウエハの欠陥低減法を示すもので，各々の図に対応する工程（１）〜（３）を順次に説明する。
【００１２】
　
（１）半導体ウエハ１０は，例えばチョクラルスキー法で育成されたシリコン単結晶に切断，研磨等の処理を施して得られたもの
【００１３】
　
（２）次に，半導体ウエハ１０の一方の主表面にＨ
２
＋
からなる水素イオンを注入する。このときのイオン注入条件は，加速エネルギーを１０ｋｅＶ以上，注入量を１×１０
１４
ｉｏｎｓ／ｃｍ
２
以上にすることができる。
【００１４】
　イオン注入の際に，水素イオンは，通常のイオン注入装置で使用されている水素含有ガス（ＰＨ３，Ｂ２Ｈ６など）から簡単に発生させることができ，安全性も高い。また，イオン注入法では，一度質量分析を行なうため，水素イオンの純度が高く，部材等の高純度化も不要である。
【００１５】
　
（３）次に，例えばアルゴンからなる不活性ガス雰囲気中にて１０００℃以上の高温で半導体ウエハ１０に熱処理を施す。このような熱処理により，ウエハ１０の内部では酸素析出核１２が微小欠陥１４に成長すると共に，ウエハ１０の表面層ではイオン注入された水素の還元作用により酸素及び酸素析出核が外方拡散して該表面層が無欠陥層１６に変化する。
【００１６】
　
上記した実施形態により得られる半導体ウエハにあっては，無欠陥層１６に集積回路等のデバイスを歩留りよく形成可能である。また，微小欠陥１４は，ゲッタ作用によりデバイス特性の劣化を抑制する。
（２）引用発明１
　前記（１）より，引用文献１には次の発明（以下，「引用発明１」という。）が記載されていると認められる。
　「シリコン単結晶に処理を施して得られた半導体ウエハ１０の一方の主表面にＨ２＋からなる水素イオンを加速エネルギーを１０ｋｅＶ以上，注入量を１×１０１４ｉｏｎｓ／ｃｍ２以上のイオン注入条件で注入し，次に，不活性ガス雰囲気中にて１０００℃以上の高温で半導体ウエハ１０を熱処理することにより，ウエハ１０の内部では酸素析出核１２がゲッタ作用を有する微小欠陥１４に成長すると共に，ウエハ１０の表面層ではイオン注入された水素の還元作用により酸素及び酸素析出核が外方拡散して該表面層が無欠陥層１６に変化する半導体ウエハ１０の製造方法。」
　２　引用文献２について
（１）引用文献２の記載
　原査定の拒絶の理由に引用された引用文献２（特開昭５６−０１８４３０号公報）には，図面とともに次の事項が記載されている。
　「２．　特許請求の範囲
　半導体基板表面にイオンを注入して素子形成層より深い所に欠陥の吸収源を予め形成したのち，該半導体基板表面に素子の形成を行なうことを特徴とする半導体素子の製造方法。」（第１頁左欄第４行−第８行）
　「　以下本発明の一実施例を図面を用いて説明する。本発明によれば，
素子形成工程に先立って，第１図に示すごとくシリコン基板１表面に，イオン注入法を用いて例えば水素（Ｈ
２
）イオンを注入する。注入された水素イオンは第２図の曲線Ａに示すようにガウス分布に従って分布する。その分布のピークの位置の表面からの深さをＲｐとすると，Ｒｐより稍浅い所にイオン注入によって誘起された結晶の欠陥が集中的に発生する。
この欠陥の分布のピークの位置の深さをＤとすると，欠陥は同図の曲線Ｂに示すように半導体基板１の表面と注入されたイオンのピーク位置Ｒｐとの間，すなわち第１図にあっては破線２で示される深さに局在し，それより浅い所及び深い所には存在しない。従ってかかる欠陥の発生深さＤを素子形成層より深い位置にえらべば，形成された素子の特性等には何の影響もなく，しかも素子形成層等に存在する酸素（Ｏ
２
）や炭素（Ｃ）等の有害不純物を有効に吸収するので微小欠陥の吸収源として用いることができる。
　ＩＣ，ＬＳＩ等の半導体装置の素子形成層の深さは数〔μｍ〕であるので，本実施例では素子形成工程に先立ちシリコン基板１表面にイオン注入法を用いて水素（Ｈ２）を２０〔ＭｅＶ〕という高エネルギで注入し，Ｒｐを例えば２０〔μｍ〕とすることにより，深さ約１５〔μｍ〕の位置に吸収源２を形成した。
　
このあとは通常の工程に従って素子形成を行なってよく，素子形成工程中の加熱処理工程において発生する微小欠陥等は前記吸収源２に吸収され素子形成層における欠陥の発生を防止できる。
　本実施例において形成した吸収源２は，従来用いられていたシリコン基板背面に形成した吸収源と異なり素子形成層に近接しているので効率よく微小欠陥等を吸収することができる。またシリコン基板１内部に形成されているので前処理等で除去されることが少なく吸収源としての機能を保持する。
　上記実施例において注入するイオンとして水素（Ｈ２）を用いたが，これに代えてヘリウム（Ｈｅ）ネオン（Ｎｅ），アルゴン（Ａｒ），キセノン（Ｘｅ），窒素（Ｎ２），シリコン（Ｓｉ），炭素（Ｃ），酸素（Ｏ２），或いは燐（Ｐ），硼素（Ｂ）等を用いることができる。」（第２頁左上欄第１３行−左下欄第１６行）
（２）引用発明２
　前記（１）より，引用文献２には次の発明（以下，「引用発明２」という。）が記載されていると認められる。
　「シリコン基板１表面に，イオン注入法を用いて水素（Ｈ２）イオンを注入し，注入された水素イオンはガウス分布に従って分布し，イオン注入によって誘起された結晶の欠陥は微小欠陥の吸収源として用いることができ，このあと，素子形成工程中の加熱処理工程において発生する微小欠陥等は前記吸収源２に吸収され素子形成層における欠陥の発生を防止できる素子形成工程。」
　３　引用文献３について
　原査定の拒絶の理由に引用された引用文献３（特開平１１−０６７６８２号公報）には，図面とともに次の事項が記載されている。
　「【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体装置に関し，特に結晶欠陥等のゲッタリング技術に関するものである。」
　「【００１４】
【発明の実施の形態】
実施の形態１．以下，この発明の実施の形態１を図について説明する。図１および図２はこの発明の実施の形態１によるＭＯＳＦＥＴの製造方法を示す断面図である。まず，シリコン単結晶等から成る半導体基板８（以下，基板８と称す）に，素子分離用の分離酸化膜９を形成し，基板８上にゲート酸化膜１０を介してゲート電極１１を，さらにゲート電極１１上にＴＥＯＳ酸化膜１２を形成する。ＴＥＯＳ酸化膜１２は後工程におけるイオン注入の際，ゲート酸化膜１０にイオンがはいりこまないようにするためのマスクであり，ゲート電極１１が十分厚ければ必ずしも必要ではない（図１（ａ））。
【００１５】次に，希ガスイオンとして，ネオン（Ｎｅ）を注入エネルギー；約１０ＫｅＶ，注入量；約５Ｅ１５ｃｍ-2で注入する。図において１３はソースドレインにおける希ガス注入領域としてのＮｅ注入領域である（図１（ｂ））。次に，不純物イオンとしてのひ素を注入エネルギー；約５０ＫｅＶ，注入量；約４Ｅ１５ｃｍ-2で注入する。図において１４はソースドレインにおける不純物注入領域となるひ素注入領域である。注入エネルギーとしては，ＮｅのＲｐがひ素のＲｐよりも深くならないようにする。本例ではＮｅの１０ＫｅＶ注入時のＲｐは０．０２１μｍ，ひ素の５０ＫｅＶ注入時のＲｐは０．０３２μｍであり，上記条件を満たしている。イオン注入による基板８の結晶欠陥１５はイオンの注入分布付近だけでなくさらに深い位置にも形成される（図１（ｃ））。
【００１６】次に，熱処理として，８００℃，３０分のアニールを行うと，希ガスであるＮｅはシリコン中への固溶度が低いので基板８シリコン中に注入されたＮｅの大部分はアニール中に基板８表面から抜け出る。Ｎｅの抜け出たあとやＮｅ注入起因の欠陥がアニール中に集まってボイド１６を形成する。ボイド１６の内面は結合の手が余っており化学的に活性なので，この過程でひ素注入起因欠陥等の結晶欠陥１５をゲッタリングする。またこのアニールにより不純物注入領域１４は拡散層としてのソースドレイン領域１７に変成される。ところで，接合における空乏層中に存在する結晶欠陥１５は接合リーク電流の原因になるが，逆バイアス時に空乏層のあまり伸びないソースドレイン領域１７内にある結晶欠陥１５は，接合リーク電流に影響しない。すなわちボイド１６はＮｅのＲｐ付近に形成されソースドレイン領域１７内にあるので，ボイド１６自体がリーク電流を増すことはない。そして，接合の空乏層領域にある欠陥をゲッタリングしてリーク電流を低減する効果がある。また，Ｎｅはアニール後には基板８中にほとんど残留しないので，ソースドレイン領域１７における拡散抵抗やコンタクト抵抗を上昇させることはない（図１（ｄ））。」
　「【００３４】また，上記実施の形態ではＮｅを用いたが，他の希ガスイオン，すなわち，ヘリウム（Ｈｅ），アルゴン（Ａｒ），クリプトン（Ｋｒ），キセノン（Ｘｅ），ラドン（Ｒｎ）を用いても良い。また，希ガスではないが水素（Ｈ）でも良い。これらの元素はシリコンへの固溶度が低く，注入後のアニールによりボイドを形成する。但し，ボイド形成に必要な注入量はイオン種により異なり，例えば水素では１Ｅ１６ｃｍ-2以上必要である。また，注入エネルギーはＲｐが接合よりも浅くなるように選ぶ。
【００３５】また，上記実施の形態はすべてイオン注入により希ガスイオンを注入したが，プラズマドーピング，イオンシャワードーピングを用いても良い。
【００３６】
【発明の効果】以上のようにこの発明によると，拡散層中に希ガスイオンあるいは水素イオンを注入して熱処理を施すことにより，結晶欠陥をゲッタリングするため，拡散層の抵抗および電極とのコンタクト抵抗を上昇させることなく接合のリーク電流を低減でき，微細化，高速化に適した信頼性の高い半導体装置が得られる。」
　４　引用文献４について
（１）引用文献４の記載
　原査定の拒絶の理由に引用された引用文献４（特開平０６−３３８５０７号公報）には，図面とともに次の事項が記載されている。
　「【０００１】
【産業上の利用分野】本願の発明は，半導体装置，特に，固体撮像装置を形成するための
半導体基板及びこれらの製造方法
　「【００１９】
【作用】請求項１，２の半導体基板１７及び請求項３の固体撮像装置では，１×１０16原子ｃｍ-3以上のピーク濃度で半導体基板１１内に存在している第２の元素１４が酸素の析出を加速して半導体基板１１に高密度の結晶欠陥を形成しており，この結晶欠陥がゲッタリングサイトになっている。また，半導体基板１１を形成している第１の元素とこの半導体基板１１内に存在している第２の元素１４とで共有結合半径が異なることによって応力が発生しており，この応力自体もゲッタリングサイトになっている。
【００２０】このため，半導体基板１１中に元々存在している不純物及び結晶欠陥や，エピタキシャル層１６を形成する際及びその後に固体撮像装置等の半導体装置を形成する際に導入される不純物及び結晶欠陥が，強力にゲッタリングされており，且つゲッタリング能力が長く持続する。
【００２１】しかも，第２の元素１４は半導体基板１１の表面１２よりも半導体基板１１側にピーク濃度を有しているので，この表面１２の結晶性の劣化が少なく，この表面１２に形成されているエピタキシャル層１６の結晶性の劣化も少ない。」
　「【００２９】
【実施例】以下，本願の発明の第１及び第２実施例を，図１〜６を参照しながら説明する。
図１が，第１実施例を示している。この第１実施例では，図１（ａ）に示す様に，ＣＺ法で成長させたＳｉ基板であるＣＺ基板１１を準備する。このＣＺ基板１１では，＜１００＞面をミラー表面１２としてあり，抵抗率が１〜１０Ωｃｍであり，酸素濃度が１．５×１０
18
原子ｃｍ
-3
である。
【００３０】次に，１０００℃の温度でドライ酸化を行って，図１（ｂ）に示す様に，
膜厚が２０ｎｍ程度のＳｉＯ
2
膜１３をミラー表面１２に形成する。そして，ＳｉＯ
2
膜１３を介してミラー表面１２から，８００ｋｅＶの加速エネルギ及び１×１０
14
ｃｍ
-2
のドーズ量で，炭素１４をＣＺ基板１１にイオン注入する。
【００３１】
次に，Ｎ
2
雰囲気中で１０００℃，１０分間のアニールを施す。この結果，図１（ｃ）に示す様に，ＣＺ基板１１のミラー表面１２よりも深い位置にピーク濃度を有する炭素注入領域１５が形成される。
【００３２】
その後，ＨＦ／ＮＨ
4
Ｆ水溶液でＳｉＯ
2
膜１３を除去する。そして，ＳｉＨＣｌ
3
ガスを用いて，１１５０℃程度の温度で，抵抗率が２０〜３０Ωｃｍ程度のＳｉエピタキシャル層１６を，ミラー表面１２上に１０μｍ程度の厚さに成長させて，エピタキシャル基板１７を完成させる。
【００３３】なお，炭素注入領域１５中における炭素１４のピーク濃度の位置をミラー表面１２よりも深い位置にするのは，ピーク濃度の位置をミラー表面１２にすると，ミラー表面１２の結晶性が劣化して，このミラー表面１２上に成長させるＳｉエピタキシャル層１６の結晶性も劣化するからである。また，炭素１４のイオン注入後にＮ2雰囲気中でアニールを行うのは，後にミラー表面１２上にＳｉエピタキシャル層１６を成長させるので，イオン注入で非晶質化されたミラー表面１２の近傍部における結晶性を回復させるためである。
【００３４】更に，ミラー表面１２にＳｉＯ2膜１３を形成するのは，炭素１４をイオン注入する際に，チャネリングが発生するのを防止すると共に，ミラー表面１２がスパッタリングされるのを防止するためである。但し，ＳｉＯ2膜１３とＮ2雰囲気中でのアニールとは，炭素１４をイオン注入する際の加速エネルギやドーズ量によっては，必ずしも必要ではない。
【００３５】図２，３には，この第１実施例のエピタキシャル基板１７を用いて測定した値も示されている。なお，図２，３に示されている従来例のエピタキシャル基板を形成するためのＣＺ基板と，この第１実施例のエピタキシャル基板１７を形成するためのＣＺ基板１１とは，同じ仕様である。これらの図２，３から明らかな様に，発生寿命はＣＺ基板の１．４倍程度に改善されており，白傷欠陥の数はＭＣＺ基板の１／２程度に改善されている。つまり，エピタキシャル基板１７では，半導体装置を形成した後でもゲッタリング能力が有効に機能している。
【００３６】なお，以上の第１実施例では，８００ｋｅＶの加速エネルギ及び１×１０14ｃｍ-2のドーズ量で炭素１４をＣＺ基板１１にイオン注入しているが，図４は，これらの条件のうちでドーズ量のみを種々に変化させて得た，炭素１４のドーズ量と，エピタキシャル基板１７に形成したＣＣＤ撮像装置の白傷欠陥の数との関係を示している。
【００３７】図４も，図３と同様に，ＭＣＺ基板に形成したＣＣＤ撮像装置の白傷欠陥の数を１として規格化した値を示している。但し，図３が対数グラフであるのに対して，図４は線型グラフである。この図４から，炭素１４をイオン注入しさえすればＭＣＺ基板よりも白傷欠陥の数が少なくなるが，ドーズ量が５×１０13ｃｍ-2以上の場合に白傷欠陥の数が特に少なくて炭素１４のイオン注入によるゲッタリング効果が大きいことが分かる。
【００３８】但し，炭素１４のドーズ量が５×１０15ｃｍ-2を超えると，ＣＺ基板１１のミラー表面１２の結晶性が劣化して，このミラー表面１２上に成長させるＳｉエピタキシャル層１６の結晶性も劣化する。従って，炭素１４のドーズ量としては，５×１０13〜５×１０15ｃｍ-2の範囲が好ましい。
【００３９】また，上述の第１実施例では，８００ｋｅＶの加速エネルギで炭素１４をイオン注入しているが，この加速エネルギを４００ｋｅＶにしても，炭素１４のイオン注入によるゲッタリング効果は８００ｋｅＶの場合と同じであり，２００ｋｅＶにしても，ゲッタリング効果はやはり８００ｋｅＶの場合と同じであると考えられる。
【００４０】従って，炭素１４を低エネルギでイオン注入する様にすれば，一般に用いられている高電流イオン注入装置を使用することができ，且つＣ2+に比べて約１０倍の電流を得ることができるＣ+を使用することができるので，スループットを約１０倍に向上させることができる。
【００４１】なお，加速エネルギを４００ｋｅＶ及び２００ｋｅＶにした場合の炭素１４の投影飛程距離は，夫々０．７５μｍ程度及び０．４０μｍ程度であり，何れの場合も，８００ｋｅＶの場合と同様に，ＣＺ基板１１のミラー表面１２よりも深い位置にピーク濃度を有する炭素注入領域１５を形成することができる。」
（２）引用発明４
　前記（１）より，引用文献４には次の発明（以下，「引用発明４」という。）が記載されていると認められる。
　「Ｓｉ基板であるＣＺ基板１１を準備し，このＣＺ基板１１では，＜１００＞面をミラー表面１２としてあり，ＳｉＯ2膜１３をミラー表面１２に形成し，そして，ＳｉＯ2膜１３を介してミラー表面１２から，８００ｋｅＶの加速エネルギ及び１×１０14ｃｍ-2のドーズ量で，炭素１４をＣＺ基板１１にイオン注入し，次に，Ｎ2雰囲気中で１０００℃，１０分間のアニールを施し，この結果，ＣＺ基板１１のミラー表面１２よりも深い位置にピーク濃度を有する炭素注入領域１５が形成させ，その後，ＳｉＯ2膜１３を除去し，そして，Ｓｉエピタキシャル層１６を，ミラー表面１２上に成長させるエピタキシャル基板１７の製造方法。」
　５　引用文献５について
（１）引用文献５の記載
　原査定の拒絶の理由に引用された引用文献５（特開２０１０−１０９１４１号公報）には，図面とともに次の事項が記載されている。
　「【技術分野】
【０００１】
　本発明は，強力なゲッタリング能力をもつ半導体基板の製造方法に関するものであり，具体的には，表層近傍の炭素イオン注入層による近接ゲッター能力と，バルク中の酸素析出物によるバルクゲッターのダブルゲッター能力を有し，かつ欠陥の少ない高品質なエピタキシャル層が形成された半導体基板の製造方法に関するものである。」
　「【実施例】
【００３５】
　以下，実施例及び比較例を示して本発明をより具体的に説明するが，本発明はこれらに限定されるものではない。
　（実施例）
　図１に示す工程に従って半導体基板を製造した。
　まず，シリコン基板１１として，チョクラルスキー法（ＣＺ法）で成長させた，面方位（１００），抵抗率１０〜２０Ω・ｃｍ，酸素濃度が１．１２×１０１８ａｔｏｍｓ／ｃｍ３のシリコン基板を準備した（工程（ａ））。
【００３６】
　次に，この基板をＮＨ４ＯＨ／Ｈ２Ｏ２水溶液，及びＨＣｌ／Ｈ２Ｏ２水溶液で洗浄した。
次にこのシリコン基板１１の主表面から，７０ｋｅＶの加速エネルギー，ドーズ量１×１０
１５
／ｃｍ
２
で炭素をイオン注入して，イオン注入層１２を形成した（工程（ｂ））。
　この際の加速エネルギーは，前段加速のみで行った。この時の炭素の投影飛程はシリコン基板表面からおよそ０．２μｍであり，そのピーク濃度はおよそ５×１０１９ａｔｏｍｓ／ｃｍ３であった。
【００３７】
　その後，シリコン基板１１に対して，エッチング効果のあるＮＨ４ＯＨ／Ｈ２Ｏ２水溶液，及び最表面の金属汚染を除去するＨＣｌ／Ｈ２Ｏ２水溶液洗浄を行った（工程（ｃ））。
【００３８】
　その後，イオン注入ダメージの回復アニールを行った。具体的には，ウェーハをチャンバー内に投入後，水素雰囲気中にて１１３０℃で６０秒間アニールを行った。
　
その後エピタキシャル成長炉に導入した後，ＳｉＨＣｌ
３
ガスを導入し，厚さ６μｍ，抵抗率３０Ω・ｃｍのエピタキシャル層１３を成長させ，半導体基板１０を製造した（工程（ｄ））。
（２）引用発明５
　前記（１）より，引用文献５には次の発明（以下，「引用発明５」という。）が記載されていると認められる。
　「シリコン基板１１の主表面から，ドーズ量１×１０１５／ｃｍ２で炭素をイオン注入して，イオン注入層１２を形成し，その後，エピタキシャル層１３を成長させる半導体基板１０の製造方法。」
　６　引用文献６について
（１）引用文献６の記載
　原査定の拒絶の理由に引用された引用文献６（特開平０８−０７８６４４号公報）には，図面とともに次の事項が記載されている。
　「【０００１】
【産業上の利用分野】本発明は，半導体集積回路装置の製造方法に関し，特に，半導体基板上に絶縁膜を介して半導体膜が形成されたＳＯＩ（Silicon　on　Insulator）基板を有する半導体集積回路装置に適用して有効な技術に関するものである。」
　「【００１８】まず，図１に示すように，
単結晶シリコンからなる第１半導体基板１
　「【００２４】（実施例２）本発明の他の実施例である
ＳＯＩ基板の製造方法
【００２５】まず，前記実施例１の第１半導体基板１を非酸化性雰囲気中で１２００℃の温度で約１時間の熱処理を施し，第１半導体基板１の表面近傍に酸素濃度１０18ｃｍ-3以下のデヌーデッドゾーン２を形成する。なお，歪み領域３の幅は，後に行なう熱処理後に０.１〜１.０μmとなる。
【００２６】次に，
第１半導体基板１に不純物Ｃ
+
をエネルギー１００〜４００ｋｅＶ，濃度２×１０
14
〜１×１０
15
ｃｍ
-2
で打ち込み，ゲッタリングサイトとなる歪み領域３を第１半導体基板１の表面近傍に形成する。次に，図４に示すように，支持基板となる第２半導体基板５を酸素雰囲気中で熱処理することにより，厚さ０.５μmの熱酸化膜７を第２半導体基板５の表面に形成する。
【００２７】次に，第１半導体基板１の表面と第２半導体基板５の表面を重ね合わせ，窒素雰囲気中で１１００℃の温度で３０分〜２時間の熱処理を行ない貼り合わせる。
【００２８】本実施例によれば，不純物Ｃ+が打ち込まれた後の第１半導体基板１の熱処理工程がないので，不純物Ｃ+の外方拡散を抑えることができる。従って，第１半導体基板１に打ち込む不純物Ｃ+のエネルギーを低くすることができる。」
（２）引用発明６
　前記（１）より，引用文献６には次の発明（以下，「引用発明６」という。）が記載されていると認められる。
「単結晶シリコンからなる第１半導体基板１に不純物Ｃ+をエネルギー１００〜４００ｋｅＶ，濃度２×１０14〜１×１０15ｃｍ-2で打ち込み，ゲッタリングサイトとなる歪み領域３を第１半導体基板１の表面近傍に形成し，次に，支持基板となる第２半導体基板５を酸素雰囲気中で熱処理することにより，厚さ０.５μmの熱酸化膜７を第２半導体基板５の表面に形成し，次に，第１半導体基板１の表面と第２半導体基板５の表面を重ね合わせ，窒素雰囲気中で１１００℃の温度で３０分〜２時間の熱処理を行ない貼り合わせるＳＯＩ基板の製造方法。」
　７　引用文献９について
　当審拒絶理由通知に引用された引用文献９（特開２０１０−２８３０２２号公報）には，図面とともに次の事項が記載されている。
　「【技術分野】
【０００１】
　本発明は，シリコンウェーハおよびその製造方法に係り，特に，ゲッタリング能を向上し，薄厚のデバイス製造に供されるシリコンウェーハに用いて好適な技術に関する。」
　「【課題を解決するための手段】
【００１２】
　本発明の本発明のシリコンウェーハの製造方法は，シリコンウェーハに加速エネルギー５０ｋｅＶ以上８００ｋｅＶ以下で注入元素を５×１０１９ｃｍ−３以下のピーク濃度で注入する注入工程と，
　前記注入工程で注入した注入元素の濃度がウェーハ厚さ方向においてピークとなるピーク位置を含み，かつ，注入元素の５０％以上９８％以下を含有するピーク層までウェーハ表面から除去する注入ピーク層除去工程と，
を有し，前記注入元素濃度ピーク位置よりも深い深さ位置に対応してゲッタリング能のピークを有するゲッタリング層を形成することにより上記課題を解決した。
　本発明本発明において，注入元素が，Ｃ，Ｂ，Ｏ，Ｎ，Ａｓ，Ｐ，Ｓｂ，Ｓｉ，Ｇｅ，Ｈ，Ａｒ，Ｈｅから選択される１以上であることができる。
　本発明本発明の前記注入工程後に，残存する注入元素を外方拡散する外方拡散熱処理を有する外方拡散熱処理工程を有することができる。
　また，また，本発明において，前記注入工程後に，注入ダメージを回復するためのダメージ回復熱処理工程を有することができる。
　また，また，前記ウェーハ表面にエピタキシャル層を形成するエピタキシャル工程を有することができる。
　本発明本発明においては，前記注入工程とは異なる第２注入元素を前記ピーク位置よりも深い第２ピーク位置に濃度ピークを有するように注入する第２注入工程を有することができる。
　さらにさらに，前記ウェーハに他のシリコンウェーハを貼り着ける貼り合わせ工程を有することができる。
　また，また，前記注入ピーク層除去工程は，研削処理，研磨処理，または，エッチング処理とされることができる。
　本発明本発明のシリコンウェーハにおいては，上記のいずれか記載の製造方法により製造されたシリコンウェーハことであることができる。
【００１３】
　本発明の本発明のシリコンウェーハの製造方法は，シリコンウェーハに加速エネルギー５０ｋｅＶ以上８００ｋｅＶ以下で注入元素を５×１０１９ｃｍ−３以下のピーク濃度で注入する注入工程と，
　前記注入工程で注入した注入元素の濃度がウェーハ厚さ方向においてピークとなるピーク位置を含み，かつ，注入元素の５０％以上９８％以下を含有するピーク層までウェーハ表面から除去する注入ピーク層除去工程と，
を有し，前記注入元素濃度ピーク位置よりも深い深さ位置に対応してゲッタリング能のピークを有するゲッタリング層となる欠陥層をイオン注入に伴うダメージ発生によって形成することにより，イオン注入・原子注入によりこのようなゲッタリング層を最も効果の高いデバイス領域に近接したすぐ下側付近に形成し，１０μｍ程度まで薄厚化した場合でも，充分なゲッタリング能を有することを可能とするとともに，ピーク層に含まれる注入元素をピーク位置を含むようにその大部分を除去することで，ウェーハに残留する注入元素を低減しこのような注入元素が後工程における熱処理でデバイス領域側に拡散してデバイス特性に悪影響を及ぼしてしまうことを低減することができる。
【００１４】
　ここで，注入速エネルギーは，加速エネルギー５０ｋｅＶ以上８００ｋｅＶ以下，５０〜２００ｋｅＶ，２００〜４００ｋｅＶとすることができ，上記の範囲とは異なった範囲とされると，所定の深さ位置に注入することができず好ましくない。また，ピーク濃度が上記の範囲から異なった範囲とされると，必要なゲッタリング能を有するＥＯＲ欠陥層を形成することができないか，注入ダメージが大きくなり過ぎて好ましくない。
【００１５】
　本発明本発明において，注入元素が，Ｃ，Ｂ，Ｏ，Ｎ，Ａｓ，Ｐ，Ｓｂ，Ｓｉ，Ｇｅ，Ｈ，Ａｒ，Ｈｅから選択される１以上であることができ，Ｃ，Ｂは，イオン注入，それ以外は，原子注入とすることができる。これらの元素を注入することにより，ゲッタリング層となるイオン注入によって発生したダメージ欠陥層を形成することができる。
　この注入処理条件は，注入元素の種類によってその条件が異なり，各元素に対して，それぞれ，加速エネルギー，ピーク濃度は，次のように設定することが好ましい。
Ｃ；５０〜２００ｋｅＶ，1×１０１８〜1×１０２０ｃｍ−３
Ｂ；５０〜２００ｋｅＶ，1×１０１６〜５×１０１９ｃｍ−３
Ｏ；５０〜２００ｋｅＶ，1×１０１６〜1×１０２１ｃｍ−３
Ｎ；５０〜２００ｋｅＶ，1×１０１６〜1×１０２１ｃｍ−３
Ａｓ；５０〜２００ｋｅＶ，1×１０１６〜５×１０１９ｃｍ−３
Ｐ；５０〜２００ｋｅＶ，1×１０１６〜５×１０１９ｃｍ−３
Ｓｂ；５０〜２００ｋｅＶ，1×１０１６〜５×１０１９ｃｍ−３
Ｓｉ；５０〜２００ｋｅＶ，1×１０１６〜５×１０１９ｃｍ−３
Ｇｅ；５０〜２００ｋｅＶ，1×１０１６〜1×１０２１ｃｍ−３
Ｈ；５０〜２００ｋｅＶ，1×１０１６〜1×１０２１ｃｍ−３
Ａｒ；５０〜２００ｋｅＶ，1×１０１６〜５×１０１９ｃｍ−３
Ｈｅ；５０〜２００ｋｅＶ，1×１０１６〜1×１０２１ｃｍ−３
【００１６】
　本発明本発明の前記注入工程後に，残存する注入元素を外方拡散する外方拡散熱処理を有する外方拡散熱処理工程を有することにより，前記注入ピーク層除去工程で除去されずに残留している注入元素を外方拡散して低減し，デバイスプロセスにおいて，デバイス領域に影響を与える注入元素を低減して，デバイス特性に悪影響を与える可能性を低減することが可能となる。
　この外方拡散熱処理工程における処理条件は，注入元素の種類によってその条件が異なり，各元素に対して，それぞれ，処理温度，処理時間，昇降温速度，処理雰囲気は，次のように設定することが好ましい。
Ｃ；８００〜１２００℃，１０〜１２０ｍｉｎ，昇温速度０．１〜０．２℃／秒，降温速度０．０２〜０．１℃／秒，処理雰囲気；Ｎ２ガス
Ｂ；８００〜１２００℃，１０〜１２０ｍｉｎ，昇温速度０．１〜０．２℃／秒，降温速度０．０２〜０．１℃／秒，処理雰囲気；Ｎ２ガス，
Ｏ；８００〜１２００℃，１０〜１２０ｍｉｎ，昇温速度０．１〜０．２℃／秒，降温速度０．０２〜０．１℃／秒，処理雰囲気；Ｎ２ガス
Ｎ；８００〜１２００℃，１０〜１２０ｍｉｎ，昇温速度０．１〜０．２℃／秒，降温速度０．０２〜０．１℃／秒，処理雰囲気；Ｎ２ガス
Ａｓ；８００〜１２００℃，１０〜１２０ｍｉｎ，昇温速度０．１〜０．２℃／秒，降温速度０．０２〜０．１℃／秒，処理雰囲気；Ｎ２ガス
Ｐ；８００〜１２００℃，１０〜１２０ｍｉｎ，昇温速度０．１〜０．２℃／秒，降温速度０．０２〜０．１℃／秒，処理雰囲気；Ｎ２ガス
Ｓｂ；８００〜１２００℃，１０〜１２０ｍｉｎ，昇温速度０．１〜０．２℃／秒，降温速度０．０２〜０．１℃／秒，処理雰囲気；Ｎ２ガス
Ｓｉ；８００〜１２００℃，１０〜１２０ｍｉｎ，昇温速度０．１〜０．２℃／秒，降温速度０．０２〜０．１℃／秒，処理雰囲気；Ｎ２ガス
Ｇｅ；８００〜１２００℃，１０〜１２０ｍｉｎ，昇温速度０．１〜０．２℃／秒，降温速度０．０２〜０．１℃／秒，処理雰囲気；Ｎ２ガス
Ｈ；８００〜１２００℃，１０〜１２０ｍｉｎ，昇温速度０．１〜０．２℃／秒，降温速度０．０２〜０．１℃／秒，処理雰囲気；Ｎ２ガス
Ａｒ；８００〜１２００℃，１０〜１２０ｍｉｎ，昇温速度０．１〜０．２℃／秒，降温速度０．０２〜０．１℃／秒，処理雰囲気；Ｎ２ガス
Ｈｅ；８００〜１２００℃，１０〜１２０ｍｉｎ，昇温速度０．１〜０．２℃／秒，降温速度０．０２〜０．１℃／秒，処理雰囲気；Ｎ２ガス
【００１７】
　また，また，本発明において，前記注入工程後に，注入ダメージを回復するためのダメージ回復熱処理工程を有することにより，注入ダメージによってデバイス領域に影響を及ぼしてデバイス特性に悪影響を与える可能性を低減することができる。
　このダメージ回復熱処理工程における処理条件は，注入元素の種類によってその条件が異なり，各元素に対して，それぞれ，処理温度，処理時間，昇降温速度，処理雰囲気は，次のように設定することが好ましい。
Ｃ；５００〜１２００℃，０．１〜６０ｍｉｎ，昇温速度０．１〜２０℃／秒，降温速度０．０２〜１０℃／秒，処理雰囲気；Ｎ２ガス，
Ｂ；５００〜１２００℃，０．１〜６０ｍｉｎ，昇温速度０．１〜２０℃／秒，降温速度０．０２〜１０℃／秒，処理雰囲気；Ｎ２ガス，
Ｏ；５００〜１２００℃，０．１〜６０ｍｉｎ，昇温速度０．１〜２０℃／秒，降温速度０．０２〜１０℃／秒，処理雰囲気；Ｎ２ガス，
Ｎ；５００〜１２００℃，０．１〜６０ｍｉｎ，昇温速度０．１〜２０℃／秒，降温速度０．０２〜１０℃／秒，処理雰囲気；Ｎ２ガス，
Ａｓ；５００〜１２００℃，０．１〜６０ｍｉｎ，昇温速度０．１〜２０℃／秒，降温速度０．０２〜１０℃／秒，処理雰囲気；Ｎ２ガス，
Ｐ；５００〜１２００℃，０．１〜６０ｍｉｎ，昇温速度０．１〜２０℃／秒，降温速度０．０２〜１０℃／秒，処理雰囲気；Ｎ２ガス，
Ｓｂ；５００〜１２００℃，０．１〜６０ｍｉｎ，昇温速度０．１〜２０℃／秒，降温速度０．０２〜１０℃／秒，処理雰囲気；Ｎ２ガス，
Ｓｉ；５００〜１２００℃，０．１〜６０ｍｉｎ，昇温速度０．１〜２０℃／秒，降温速度０．０２〜１０℃／秒，処理雰囲気；Ｎ２ガス，
Ｇｅ；５００〜１２００℃，０．１〜６０ｍｉｎ，昇温速度０．１〜２０℃／秒，降温速度０．０２〜１０℃／秒，処理雰囲気；Ｎ２ガス，
Ｈ；５００〜１２００℃，０．１〜６０ｍｉｎ，昇温速度０．１〜２０℃／秒，降温速度０．０２〜１０℃／秒，処理雰囲気；Ｎ２ガス，
Ａｒ；５００〜１２００℃，０．１〜６０ｍｉｎ，昇温速度０．１〜２０℃／秒，降温速度０．０２〜１０℃／秒，処理雰囲気；Ｎ２ガス，
Ｈｅ；５００〜１２００℃，０．１〜６０ｍｉｎ，昇温速度０．１〜２０℃／秒，降温速度０．０２〜１０℃／秒，処理雰囲気；Ｎ２ガス
【００１８】
　また，また，前記ウェーハ表面にエピタキシャル層を形成するエピタキシャル工程を有することにより，注入元素を低減したウェーハ表面に良好なデバイス領域となるエピタキシャル層を成膜してＤＺ層とし，よりいそうデバイス特性を向上したウェーハを提供することが可能となる。
　この場合の，エピタキシャル層の膜厚は，注入ピーク層除去工程における除去量によって適宜設定することが可能であり，注入元素の除去量Ｊが全注入量の０．５〜０．９８であって，この除去量Ｊと，ＤＺ層に追加するエピタキシャル層の膜厚Ｔ（μｍ）との積が
Ｊ・Ｔ≧１．３
を満たすように設定することが好ましい。」
　８　引用文献１０について
　当審拒絶理由通知に引用された引用文献１０（特開２００６−０９３１７５号公報）には，図面とともに次の事項が記載されている。
　「【技術分野】
【０００１】
　本発明は，ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の固体撮像素子及びその製造方法に関し，特に不純物ゲッタリング構造に関するものである。」
　「【発明の効果】
【０００６】
　本発明の固体撮像素子及びその製造方法においては，軽元素（Ｈ，Ｈｅ）の高濃度注入により生じるキャビティ層を固体撮像素子のゲッタリング構造形成に利用する。キャビティの内部表面には高密度のダングリングボンドが存在するため，そこに効率的に金属不純物が捕獲される。キャビティ層は，従来の近接ゲッタリング構造と比較して，同じ形成ドーズ量にてより高いゲッタリング能力を発揮しやすいため，生産性を確保しつつゲッタリング能力を強化できる。また軽元素は加速されやすいため，存在確率の高い低価数イオンでも高飛程注入が容易で，良好な生産性で所望の深い位置にゲッタリング層を形成できる。
【発明を実施するための最良の形態】
【０００７】
　軽元素注入によるキャビティ形成にあたっては，Ｓｉ基板内にピーク濃度Ｃｐが１×１０２０atoms/cm3以上のＨあるいはＨｅを注入する。すると，Ｓｉ内にそれら元素のバブルが生じる。続いて４００℃以上でアニールするとバブルはＳｉ内から脱離し，バブルの存在した位置にはキャビティが残る。本実施の形態はこのようにして形成されるキャビティを，軽元素Ｈ，Ｈｅの飛程が大きいことから深い位置を含む所望の領域に形成可能であることを利用して，固体撮像素子における新規なゲッタリング構造を提供する。
【０００８】
　本実施の形態において，固体撮像素子の光電変換領域，出力部，及び必要に応じて形成された転送部に対し，キャビティ層から湧き出した電子（暗電流）が悪影響を及ぼさないように，暗電流の流入を妨げるポテンシャルバリアとして機能する領域を隔ててキャビティ層を形成する。
　例えば，固体撮像素子がＮ型基板中にＰ型ウェル層を設けることにより，縦型のオーバーフローバリア層を設けた構成である場合，この縦型オーバーフローバリア層の深層側にキャビティ層を設ける。あるいは，出力部のＭＯＳトランジスタのソースドレイン部の空乏層の領域外にキャビティ層を設ける。
【０００９】
さらに，各素子間の分離を行うチャネルストップ領域にキャビティ層を設ける。またこの場合，チャネルストップ領域をフォトダイオードの電荷蓄積領域よりも深い層に延在し，キャビティ層をチャネルストップ領域の浅い領域から深い領域にかけて形成することにより，フォトダイオード間のチャネルストップ領域の機能をキャビティ層によって強化することが可能である。すなわち，キャビティ層の形成により，あるフォトダイオードにて生成された信号電荷が隣接するフォトダイオードへ漏れ込むことを防止する効果を高められる。さらに，フォトダイオードに入射した光が回折効果等により隣接フォトダイオードに進入すると混色の問題が生じるが，本実施の形態では，チャネルストップ領域に空洞（屈折率ｎ＝１）のキャビティ層を設けることで，Ｓｉとキャビティ層の界面にて光の全反射を生じさせることが可能となり，隣接するフォトダイオードへの光の侵入を低減できる。
　なお，具体的なチャネルストップ領域の構造としては，上述した縦型オーバーフローバリア層までチャネルストップ領域を延在させれば，より確実に信号電荷の移動を防止することできる。また，チャネルストップ領域の形成方法としては，複数回のイオン注入を行い，複数階層構造のチャネルストップ領域を設け，このチャネルストップ領域に浅い領域から深い領域にかけてキャビティ層を形成するようにしてもよい。
【実施例１】
【００１０】
　図１は本発明の実施例１によるＣＣＤイメージセンサの概要を示す平面図であり，図２は図１に示すＣＣＤイメージセンサの撮像部の一部を拡大して示す平面図である。また，図３は図２のＡ−Ａ´線断面図，図４は図２のＢ−Ｂ´線断面図である。
　図１に示すように，このＣＣＤイメージセンサは，半導体チップ１０上に多数の画素を２次元アレイ状に配置した撮像部２０と，この撮像部２０の信号処理回路を構成する各種のＭＯＳトランジスタ回路２６等を設けたものである。
　撮像部２０は，それぞれフォトダイオードを設けた多数の画素２１と，各画素２１の画素列に沿って配置される複数の垂直ＣＣＤレジスタ（ＶＣＣＤ）２２と，各垂直ＣＣＤレジスタ２２の終端に接続される水平ＣＣＤレジスタ（ＨＣＣＤ）２３と，この水平ＣＣＤレジスタ２３の終端に設けられる出力部２４とを有し，各画素２１で生成した信号電荷を各垂直ＣＣＤレジスタ２２によって垂直方向に転送するとともに，この転送された信号電荷を水平ＣＣＤレジスタ２３によって水平方向に転送し，出力部２４に設けたフローティングデフュージョン（ＦＤ）部で電位変動を電気信号に変換して出力する。
　図２に示すように，撮像部２０の各画素２１は受光領域を有し，隣接する画素との間には，チャネルストップ領域２５が形成されている。
【００１１】
　図３及び図４において，Ｎ型シリコン基板３０の上層には，Ｐ型のチャネルストップ領域２５が形成され，このチャネルストップ領域２５によって区切られた領域内にフォトダイオードのＰ＋領域３１及びＮ領域３２が設けられ，その側部に垂直ＣＣＤレジスタのＮ領域３３及びＰ領域３４が設けられている。
　また，シリコン基板３０の上面には，ゲート絶縁膜及び層間絶縁膜３５を介してポリシリコン膜等の２層の転送電極膜３６，３７，Ｗ膜等の遮光膜３８が配置され，その上層にインナーレンズ３９等が配置されている。
　また，シリコン基板３０の内部には，Ｐウェル領域４０による縦型オーバーフローバリア（ＯＦＢ）が設けられており，フォトダイオードの下層領域にポテンシャルバリアを形成し，フォトダイオードから溢れた信号電荷を基板の深部側に排出するようになっている。
　本実施例のイメージセンサでは，このオーバーフローバリアを形成するＰウェル領域４０の深層側に軽元素イオン注入とアニールによるキャビティ層４１を設けたものである。なお，図では簡略のため，ほぼ共通の半径を有する複数のキャビティを整列した状態でキャビティ層４１を表しているが，実際のキャビティ層４１はこの限りではなく，種々の形態が考えられるものである。
　このような構成において，シリコン基板中の金属不純物はキャビティ層４１によって捕獲され，光電変換領域，転送部に存在する金属不純物量を低下させることができる。また，キャビティ層４１はＰウェル領域４０（ＯＦＢ）によってポテンシャル的に光電変換領域や転送部等と分離されており，キャビティ内部表面の表面準位から発生する暗電流はフォトダイオードやＣＣＤレジスタ等に到達しないことから，良好な暗時ノイズ特性を維持することが可能となる。
【００１２】
　図５は本実施例のキャビティ層４１の第１の形成方法を示す断面図である。
　この例では，まず，図５（Ａ）において，Ｎ型シリコン基板（ＣＺ，ＭＣＺ等）３０の上面に数十ｎｍ程度の酸化膜４２を形成した後，図５（Ｂ）において，軽元素イオンとしてＨイオンまたはＨｅイオンのイオン注入を行う。ここでは，ピーク濃度Ｃｐが1×１０２０atoms/cm3以上となるよう注入エネルギー，ドーズ量を選んで任意の深さに注入する。
　次に，図５（Ｃ）において，数１００〜数１０００℃のアニールを行い，表面結晶欠陥回復を行いながらキャビティ層４１を形成する。その後，図５（Ｄ）において，全面にウエットエッチングを行い，酸化膜４２を除去し，図５（Ｅ）において，Ｎ型シリコン基板３０の上面にエピタキシャル層４３を形成する。この後は，図示は省略するが，エピタキシャル層４３に対して各層を形成し，図３及び図４に示すような素子構造を作製する。」
第４　対比及び判断
　１　本願発明１と引用発明１について
（１）本願発明１と引用発明１との対比
　ア　引用発明１の「半導体ウエハ１０」は，「シリコン単結晶に処理を施して得られた」ものであるから「シリコンウェーハ」といえる。
　イ　引用発明１の「一方の主表面」は，本願発明１の「おもて面」に相当する。
　ウ　引用発明１の「Ｈ２＋からなる水素イオン」は，本願発明１の「水素イオン」に相当する。
　エ　引用発明１の「Ｈ２＋からなる水素イオンを加速エネルギーを１０ｋｅＶ以上，注入量を１×１０１４ｉｏｎｓ／ｃｍ２以上のイオン注入条件で注入」することによって，水素イオンが注入される領域が形成されるものであり，また，注入された水素イオンの一部は固溶された状態となる。
　よって，引用発明１の「Ｈ２＋からなる水素イオンを加速エネルギーを１０ｋｅＶ以上，注入量を１×１０１４ｉｏｎｓ／ｃｍ２以上のイオン注入条件で注入」することは，本願発明１の「水素イオンを」「注入して前記水素イオンが固溶してなる水素イオン注入領域を形成」することに相当する。
　オ　引用発明１の「次に，不活性ガス雰囲気中にて１０００℃以上の高温で半導体ウエハ１０を熱処理することにより，」「イオン注入された水素の還元作用により酸素及び酸素析出核が外方拡散」によって酸素と水素は外方拡散しているといえる。
　よって，引用発明１の「次に，不活性ガス雰囲気中にて１０００℃以上の高温で半導体ウエハ１０を熱処理することにより，」「イオン注入された水素の還元作用により酸素及び酸素析出核が外方拡散」することは，本願発明１の「次いで」「前記水素イオン注入領域における前記水素を」「外方拡散させ」ることに相当する。
　カ　引用発明１の「微小欠陥１４」は，半導体ウエハ１０中に形成されるものであり層状であるから，本願発明１の「ゲッタリング層」に相当する。
　よって，引用発明１の「次に，不活性ガス雰囲気中にて１０００℃以上の高温で半導体ウエハ１０を熱処理することにより，ウエハ１０の内部では酸素析出核１２がゲッタ作用を有する微小欠陥１４に成長する」ことは，本願発明１の「ゲッタリング層を形成すること」に相当する。
　キ　すると，本願発明１と引用発明１とは，下記クの点で一致し，下記ケの点で相違する。
　ク　一致点
　「シリコンウェーハのおもて面に水素イオンを注入して前記水素イオンが固溶してなる水素イオン注入領域を形成し，次いで前記水素イオン注入領域における前記水素を外方拡散させ，ゲッタリング層を形成するシリコンウェーハの製造方法。」
　ケ　相違点
（ア）相違点１
　本願発明１は，「水素イオン」「のドーズ量」が「１．０×１０１３〜３．０×１０16ａｔｏｍｓ／ｃｍ2」であるのに対して，引用発明１は「１×１０１４ｉｏｎｓ／ｃｍ２以上」である点。
（イ）相違点２
　本願発明１は，「ゲッタリング層」の「形成」を「前記シリコンウェーハの前記おもて面にエピタキシャル層を形成するとともに，前記水素イオン注入領域における前記水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成する」ことによっておこなっているのに対し，引用発明１は，「不活性ガス雰囲気中にて１０００℃以上の高温で半導体ウエハ１０を熱処理すること」により，「酸素析出核１２」を「成長」させ「微小欠陥１４」とすることでおこなっており，シリコンウェーハのおもて面にエピタキシャル層を形成していない点。
（２）相違点についての判断
　相違点２について検討する。
　ア　引用発明４，５には，シリコンウェーハ上にエピタキシャル層を形成することは記載されているが，「エピタキシャル層を形成するとともに」，水素イオン注入領域において水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成することは記載されていないから，当業者が，引用発明１において，半導体ウエハを不活性ガス雰囲気中にて１０００℃以上の高温で半導体ウエハ１０を熱処理することによって，酸素析出核を微小欠陥に成長させてゲッタリング層とすることに代えて，上記相違点２に係る構成を採用することが容易であったとは認められない。
　イ　そして，本願発明１は，相違点２に係る構成を備えることによって，「シリコンウェーハに水素イオンを注入して，このシリコンウェーハにエピタキシャル層を形成してエピタキシャルウェーハを作製すると，ゲッタリング能力を維持しつつ，抵抗変動が生じないエピタキシャルウェーハが得られる」（本願明細書【００１８】）という格別の効果を奏すると認められる。
　２　本願発明１と引用発明２について
（１）本願発明１と引用発明２との対比
　ア　引用発明２の「シリコン基板１」は，本願発明１の「シリコンウェーハ」に相当する。
　イ　引用発明２の「表面」は，本願発明１の「おもて面」に相当する。
　ウ　引用発明２の「水素（Ｈ２）イオン」は，本願発明１の「水素イオン」に相当する。
　エ　引用発明２において，「注入された水素イオンはガウス分布に従って分布」しているから，水素イオンが注入される領域が形成されており，また，注入された水素イオンの一部は固溶された状態となる。
　よって，引用発明２の「イオン注入法を用いて水素（Ｈ２）イオンを注入し，注入された水素イオンはガウス分布に従って分布」することは，本願発明１の「水素イオンを」「注入して前記水素イオンが固溶してなる水素イオン注入領域を形成」することに相当する。
　オ　引用発明２の「イオン注入によって誘起された結晶の欠陥」は，シリコン基板１にイオン注入法を用いて形成されるものであるから層状であり，また「微小欠陥の吸収源として用いることができ」るものであるから，本願発明１の「ゲッタリング層」に相当する。
　カ　引用発明２の「素子形成方法」は，シリコン基板１に対して行うものであるから，「シリコンウェーハの製造方法」といえる。
　キ　すると，本願発明１と引用発明２とは，下記クの点で一致し，下記ケの点で相違する。
　ク　一致点
　「シリコンウェーハのおもて面に，水素イオンを注入して前記水素イオンが固溶してなる水素イオン注入領域を形成し，ゲッタリング層を形成するシリコンウェーハの製造方法。」
　ケ　相違点
（ア）相違点１
　本願発明１は，「水素イオン」「のドーズ量」が「１．０×１０13〜３．０×１０16ａｔｏｍｓ／ｃｍ2」であるのに対して，引用発明２は水素イオンのドーズ量が不明である点。
（イ）相違点２
　本願発明１は，「ゲッタリング層」の「形成」を「前記シリコンウェーハの前記おもて面にエピタキシャル層を形成するとともに，前記水素イオン注入領域における前記水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成する」ことによっておこなっているのに対し，引用発明２は，シリコン基板１表面に，イオン注入法を用いて水素（Ｈ２）イオンを注入し，イオン注入によって誘起された結晶の欠陥とすることでおこなっており，シリコンウェーハのおもて面にエピタキシャル層を形成していない点。
（２）相違点についての判断
　相違点２について検討する。
　ア　引用発明４，５には，シリコンウェーハ上にエピタキシャル層を形成することは記載されているが，「エピタキシャル層を形成するとともに」，水素イオン注入領域において水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成することは記載されていないから，当業者が，引用発明２において，イオン注入法を用いて水素（Ｈ２）イオンを注入し，イオン注入によって誘起された結晶の欠陥とすることに代えて，上記相違点２に係る構成を採用することが容易であったとは認められない。
　イ　そして，本願発明１は，相違点２に係る構成を備えることによって，「シリコンウェーハに水素イオンを注入して，このシリコンウェーハにエピタキシャル層を形成してエピタキシャルウェーハを作製すると，ゲッタリング能力を維持しつつ，抵抗変動が生じないエピタキシャルウェーハが得られる」（本願明細書【００１８】）という格別の効果を奏すると認められる。
　
　３　本願発明１と引用発明４について
（１）本願発明１と引用発明４との対比
　ア　引用発明４の「Ｓｉ基板であるＣＺ基板１１」は，本願発明１の「シリコンウェーハ」に相当する。
　イ　引用発明４では，「ＣＺ基板１１では，＜１００＞面をミラー表面１２としてあり，」「ミラー表面１２から」，「炭素１４をＣＺ基板１１にイオン注入」しているから，「おもて面から」「イオンを」「注入して」いるといえる。
　ウ　引用発明４では，「次に，Ｎ2雰囲気中で１０００℃，１０分間のアニールを施し，この結果，ＣＺ基板１１のミラー表面１２よりも深い位置にピーク濃度を有する炭素注入領域１５が形成させ」ているから，「イオン注入領域を形成し」ているといえる。
　エ　引用発明４の「そして，Ｓｉエピタキシャル層１６を，ミラー表面１２上に成長させる」は，本願発明１の「次いで前記シリコンウェーハの前記おもて面にエピタキシャル層を形成する」に相当する。
　オ　引用発明４の「エピタキシャル基板１７の製造方法」は，本願発明１の「エピタキシャルウェーハの製造方法」に相当する。
　カ　すると，本願発明１と引用発明４とは，下記キの点で一致し，下記クの点で相違する。
　キ　一致点
　「シリコンウェーハのおもて面から，イオンを注入してイオン注入領域を形成し，次いで前記シリコンウェーハの前記おもて面にエピタキシャル層を形成するエピタキシャルウェーハの製造方法。」
　ク　相違点
（ア）相違点１
　本願発明１は，「水素イオンを１．０×１０１３〜３．０×１０16ａｔｏｍｓ／ｃｍ2のドーズ量で注入して前記水素イオンが固溶してなる水素イオン注入領域を形成」するのに対して，引用発明４は炭素イオンを注入する点。
（イ）相違点２
　本願発明１は，「次いで前記シリコンウェーハの前記おもて面にエピタキシャル層を形成するとともに，前記水素イオン注入領域における前記水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成する」のに対し，引用発明４は，シリコンウェーハの前記おもて面にエピタキシャル層を形成する際に，水素イオン注入領域における前記水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成していない点。
（２）相違点についての判断
　相違点１，２について検討する。
　ア　引用発明１，２には，シリコンウェーハに水素イオンを注入することは記載されているが，「エピタキシャル層を形成するとともに」，水素イオン注入領域において水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成することは記載されていないから，当業者が，引用発明４において，ＣＺ基板に炭素イオン注入し，次に，Ｎ２雰囲気中で１０００℃１０分間のアニールを施し，その後Ｓｉエピタキシャル層を形成させるのに代えて，上記相違点１，２に係る構成を採用することが容易であったとは認められない。
　イ　そして，本願発明１は，相違点１，２に係る構成を備えることによって，「シリコンウェーハに水素イオンを注入して，このシリコンウェーハにエピタキシャル層を形成してエピタキシャルウェーハを作製すると，ゲッタリング能力を維持しつつ，抵抗変動が生じないエピタキシャルウェーハが得られる」（本願明細書【００１８】）という格別の効果を奏すると認められる。
　４　本願発明１と引用発明５について
（１）本願発明１と引用発明５との対比
　ア　引用発明５の「シリコン基板１１」は，本願発明１の「シリコンウェーハ」に相当する。
　イ　引用発明５の「主表面」は，本願発明１の「おもて面」に相当する。
　ウ　引用発明５の「イオン注入層１２」は，本願発明１の「イオン注入領域」に相当する。
　エ　引用発明５の「ドーズ量１×１０１５／ｃｍ２で炭素をイオン注入して，イオン注入層１２を形成」することは，「イオンを」「注入して」「イオン注入領域を形成し」ているといえる。
　オ　引用発明５の「その後，エピタキシャル層１３を成長させる」は，本願発明１の「次いで前記シリコンウェーハの前記おもて面にエピタキシャル層を形成する」に相当する。
　カ　引用発明５の「半導体基板１０の製造方法」は，本願発明１の「エピタキシャルウェーハの製造方法」に相当する。
　キ　すると，本願発明１と引用発明５とは，下記クの点で一致し，下記ケの点で相違する。
　ク　一致点
　「シリコンウェーハのおもて面から，イオンを注入してイオン注入領域を形成し，次いで前記シリコンウェーハの前記おもて面にエピタキシャル層を形成するエピタキシャルウェーハの製造方法。」
　ケ　相違点
（ア）相違点１
　本願発明１は，「水素イオンを１．０×１０１３〜３．０×１０16ａｔｏｍｓ／ｃｍ2のドーズ量で注入して前記水素イオンが固溶してなる水素イオン注入領域を形成」するのに対して，引用発明５は炭素イオンを注入する点。
（イ）相違点２
　本願発明１は，「次いで前記シリコンウェーハの前記おもて面にエピタキシャル層を形成するとともに，前記水素イオン注入領域における前記水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成する」のに対し，引用発明５は，シリコン基板１１の主表面にエピタキシャル層１３を成長させる際に，水素イオン注入領域における前記水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成していない点。
（２）相違点についての判断
　相違点１，２について検討する。
　ア　引用発明１，２には，シリコンウェーハに水素イオンを注入することは記載されているが，「エピタキシャル層を形成するとともに」，水素イオン注入領域において水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成することは記載されていないから，当業者が，引用発明５において，シリコン基板１１の主表面から，ドーズ量１×１０１５／ｃｍ２で炭素をイオン注入して，イオン注入層１２を形成し，その後，エピタキシャル層１３を成長させるのに代えて，上記相違点１，２に係る構成を採用することが容易であったとは認められない。
　イ　そして，本願発明１は，相違点１，２に係る構成を備えることによって，「シリコンウェーハに水素イオンを注入して，このシリコンウェーハにエピタキシャル層を形成してエピタキシャルウェーハを作製すると，ゲッタリング能力を維持しつつ，抵抗変動が生じないエピタキシャルウェーハが得られる」（本願明細書【００１８】）という格別の効果を奏すると認められる。
　５　本願発明２と引用発明１について
（１）本願発明２と引用発明１との対比
　ア　引用発明１の「半導体ウエハ１０」は，「シリコン単結晶に処理を施して得られた」ものであるから「シリコンウェーハ」といえる。
　イ　引用発明１の「一方の主表面」は，本願発明２の「おもて面」に相当する。
　ウ　引用発明１の「Ｈ２＋からなる水素イオン」は，本願発明２の「水素イオン」に相当する。
　エ　引用発明１の「Ｈ２＋からなる水素イオンを加速エネルギーを１０ｋｅＶ以上，注入量を１×１０１４ｉｏｎｓ／ｃｍ２以上のイオン注入条件で注入」することによって，水素イオンが注入される領域が形成されるものであり，また，注入された水素イオンの一部は固溶された状態となる。
　よって，引用発明１の「Ｈ２＋からなる水素イオンを加速エネルギーを１０ｋｅＶ以上，注入量を１×１０１４ｉｏｎｓ／ｃｍ２以上のイオン注入条件で注入」することは，本願発明２の「水素イオンを」「注入して前記水素イオンが固溶してなる水素イオン注入領域を形成」することに相当する。
　オ　引用発明１の「次に，不活性ガス雰囲気中にて１０００℃以上の高温で半導体ウエハ１０を熱処理することにより，」「イオン注入された水素の還元作用により酸素及び酸素析出核が外方拡散」によって酸素と水素は外方拡散しているといえる。
　よって，引用発明１の「次に，不活性ガス雰囲気中にて１０００℃以上の高温で半導体ウエハ１０を熱処理することにより，」「イオン注入された水素の還元作用により酸素及び酸素析出核が外方拡散」することは，本願発明２の「次いで」「前記水素イオン注入領域における前記水素を」「外方拡散させ」ることに相当する。
　カ　引用発明１の「微小欠陥１４」は，半導体ウエハ１０中に形成されるものであり層状であるから，本願発明２の「ゲッタリング層」に相当する。
　よって，引用発明１の「次に，不活性ガス雰囲気中にて１０００℃以上の高温で半導体ウエハ１０を熱処理することにより，ウエハ１０の内部では酸素析出核１２がゲッタ作用を有する微小欠陥１４に成長する」ことは，本願発明２の「ゲッタリング層を形成すること」に相当する。
　キ　すると，本願発明２と引用発明１とは，下記クの点で一致し，下記ケの点で相違する。
　ク　一致点
　「シリコンウェーハのおもて面に水素イオンを注入して前記水素イオンが固溶してなる水素イオン注入領域を形成し，次いで前記水素イオン注入領域における前記水素を外方拡散させ，ゲッタリング層を形成するシリコンウェーハの製造方法。」
　ケ　相違点
（ア）相違点１
　本願発明２は，「水素イオン」「のドーズ量」が「１．０×１０１３〜３．０×１０16ａｔｏｍｓ／ｃｍ2」であるのに対して，引用発明１は「１×１０１４ｉｏｎｓ／ｃｍ２以上」である点。
（イ）相違点２
　本願発明２は，「ゲッタリング層」の「形成」を「前記シリコンウェーハの前記おもて面を，絶縁膜を介して支持基板用ウェーハと貼り合わせる貼り合わせ強化熱処理を施すとともに，前記水素イオン注入領域における前記水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成する」のに対し，引用発明１は，「不活性ガス雰囲気中にて１０００℃以上の高温で半導体ウエハ１０を熱処理すること」により，「酸素析出核１２」を「成長」させ「微小欠陥１４」とすることでおこなっており，シリコンウェーハのおもて面を，絶縁膜を介して支持基板用ウェーハと貼り合わせていない点。
（２）相違点についての判断
　相違点２について検討する。
　ア　引用発明６には，半導体基板を熱酸化膜を介して支持基板と貼り合わせ，熱処理を行うことは記載されているが，「貼り合わせ強化熱処理を施すとともに，」前記水素イオン注入領域における前記水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成することは記載されていないから，当業者が，引用発明１において，半導体ウエハを不活性ガス雰囲気中にて１０００℃以上の高温で半導体ウエハ１０を熱処理することによって，酸素析出核を微小欠陥に成長させてゲッタリング層とすることに代えて，上記相違点２に係る構成を採用することが容易であったとは認められない。
　イ　そして，本願発明２は，相違点２に係る構成を備えることによって，「ゲッタリング能力を維持しつつ，抵抗変動が生じない貼り合わせウェーハが得られる」（本願明細書【００１８】）という格別の効果を奏すると認められる。
　６　本願発明２と引用発明２について
（１）本願発明２と引用発明２との対比
　ア　引用発明２の「シリコン基板１」は，本願発明２の「シリコンウェーハ」に相当する。
　イ　引用発明２の「表面」は，本願発明２の「おもて面」に相当する。
　ウ　引用発明２の「水素（Ｈ２）イオン」は，本願発明２の「水素イオン」に相当する。
　エ　引用発明２において，「注入された水素イオンはガウス分布に従って分布」しているから，水素イオンが注入される領域が形成されており，また，注入された水素イオンの一部は固溶された状態となる。
　よって，引用発明２の「イオン注入法を用いて水素（Ｈ２）イオンを注入し，注入された水素イオンはガウス分布に従って分布」することは，本願発明２の「水素イオンを」「注入して前記水素イオンが固溶してなる水素イオン注入領域を形成」することに相当する。
　オ　引用発明２の「イオン注入によって誘起された結晶の欠陥」は，シリコン基板１にイオン注入法を用いて形成されるものであるから層状であり，また「微小欠陥の吸収源として用いることができ」るものであるから，本願発明２の「ゲッタリング層」に相当する。
　カ　引用発明２の「素子形成方法」は，シリコン基板１に対して行うものであるから，「シリコンウェーハの製造方法」といえる。
　キ　すると，本願発明１と引用発明２とは，下記クの点で一致し，下記ケの点で相違する。
　ク　一致点
　「シリコンウェーハのおもて面に，水素イオンを注入して前記水素イオンが固溶してなる水素イオン注入領域を形成し，ゲッタリング層を形成するシリコンウェーハの製造方法。」
　ケ　相違点
（ア）相違点１
　本願発明２は，「水素イオン」「のドーズ量」が「１．０×１０１３〜３．０×１０16ａｔｏｍｓ／ｃｍ2」であるのに対して，引用発明２は水素イオンのドーズ量が不明である点。
（イ）相違点２
　本願発明２は，「ゲッタリング層」の「形成」を「前記シリコンウェーハの前記おもて面を，絶縁膜を介して支持基板用ウェーハと貼り合わせる貼り合わせ強化熱処理を施すとともに，前記水素イオン注入領域における前記水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成する」のに対し，引用発明２は，シリコン基板１表面に，イオン注入法を用いて水素（Ｈ２）イオンを注入し，イオン注入によって誘起された結晶の欠陥とすることでおこなっており，シリコンウェーハのおもて面を，絶縁膜を介して支持基板用ウェーハと貼り合わせていない点。
（２）相違点についての判断
　相違点２について検討する。
　ア　引用発明６には，半導体基板を熱酸化膜を介して支持基板と貼り合わせ，熱処理を行うことは記載されているが，「貼り合わせ強化熱処理を施すとともに，」前記水素イオン注入領域における前記水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成することは記載されていないから，当業者が，引用発明２において，シリコン基板１表面に，イオン注入法を用いて水素（Ｈ２）イオンを注入し，イオン注入によって誘起された結晶の欠陥とすることに代えて，上記相違点２に係る構成を採用することが容易であったとは認められない。
　イ　そして，本願発明２は，相違点２に係る構成を備えることによって，「ゲッタリング能力を維持しつつ，抵抗変動が生じない貼り合わせウェーハが得られる」（本願明細書【００１８】）という格別の効果を奏すると認められる。
　７　本願発明２と引用発明６について
（１）本願発明２と引用発明６との対比
　ア　引用発明６の「単結晶シリコンからなる第１半導体基板１」は，本願発明２の「シリコンウェーハ」に相当する。
　イ　引用発明６の「不純物Ｃ+」は，「イオン」といえる。
　ウ　引用発明６の「打ち込み」は，本願発明２の「注入」に相当する。
　エ　引用発明６の「不純物Ｃ+を」「打ち込み，ゲッタリングサイトとなる歪み領域３を第１半導体基板１の表面近傍に形成し」ているから，「おもて面から」「イオンを」「注入して」いるといえる。
　オ　引用発明６の「ゲッタリングサイトとなる歪み領域３を第１半導体基板１の表面近傍に形成」することは，本願発明２の「ゲッタリング層を形成すること」に相当する。
　カ　引用発明６の「熱酸化膜７を第２半導体基板５の表面に形成し，次に，第１半導体基板１の表面と第２半導体基板５の表面を重ね合わせ，窒素雰囲気中で１１００℃の温度で３０分〜２時間の熱処理」することは，本願発明２の「次いで前記シリコンウェーハの前記おもて面を，絶縁膜を介して支持基板用ウェーハと貼り合わせる貼り合わせ強化熱処理を施す」ことに相当する。
　キ　引用発明６の「貼り合わせるＳＯＩ基板の製造方法」は，「貼り合わせウェーハの製造方法」といえる。
　ク　すると，本願発明２と引用発明６とは，下記ケの点で一致し，下記コの点で相違する。
　ケ　一致点
　「シリコンウェーハにおもて面からイオンを注入して，次いで前記シリコンウェーハの前記おもて面を，絶縁膜を介して支持基板用ウェーハと貼り合わせる貼り合わせ強化熱処理を施すこと，ゲッタリング層を形成することを特徴とする貼り合わせウェーハの製造方法。」
　コ　相違点
（ア）相違点１
　本願発明２は，「水素イオンを１．０×１０１３〜３．０×１０16ａｔｏｍｓ／ｃｍ2のドーズ量で注入して前記水素イオンが固溶してなる水素イオン注入領域を形成」するのに対して，引用発明６は，不純物Ｃ+をエネルギー１００〜４００ｋｅＶ，濃度２×１０14〜１×１０15ｃｍ-2で打ち込み，ゲッタリングサイトとなる歪み領域３を形成する点。
（イ）相違点２
　本願発明２は，「次いで前記シリコンウェーハの前記おもて面を，絶縁膜を介して支持基板用ウェーハと貼り合わせる貼り合わせ強化熱処理を施すとともに，前記水素イオン注入領域における前記水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成する」のに対し，引用発明６は，第１半導体基板１の表面と第２半導体基板５の表面を重ね合わせ，窒素雰囲気中で１１００℃の温度で３０分〜２時間の熱処理を行ない貼り合わせる点。
（２）相違点についての判断
　相違点２について検討する。
　ア　引用発明１，２には，シリコンウェーハに水素イオンを注入することは記載されているが，「貼り合わせ強化熱処理を施すとともに，」前記水素イオン注入領域における前記水素を解離して外方拡散させ，空孔からなるゲッタリング層を形成することは記載されていないから，当業者が，引用発明６において，単結晶シリコンからなる第１半導体基板１に不純物Ｃ+をエネルギー１００〜４００ｋｅＶ，濃度２×１０14〜１×１０15ｃｍ-2で打ち込み，ゲッタリングサイトとなる歪み領域３を形成するのに代えて，上記相違点２に係る構成を採用することが容易であったとは認められない。
　イ　そして，本願発明２は，相違点２に係る構成を備えることによって，「ゲッタリング能力を維持しつつ，抵抗変動が生じない貼り合わせウェーハが得られる」（本願明細書【００１８】）という格別の効果を奏すると認められる。
　８　本願発明３について
　本願発明３は，本願発明２の発明特定事項をすべて含むものであるから，本願発明２と同じ理由により，当業者であっても，引用文献１−６に記載された発明に基づいて容易に発明できたものとはいえない。
第５　原査定の概要及び原査定についての判断
　原査定は，補正前の請求項１−９に記載された発明ついて，上記引用文献１−６に記載された発明に基づいて，当業者が容易に発明できたものであるから，特許法第２９条第２項の規定により特許を受けることができないというものである。
　しかしながら，平成３０年１２月２７日付け手続補正により補正された請求項１−３に記載された発明は，上記のとおり，引用文献１−６に記載された発明に基づいて，当業者が容易に発明できたものではない。したがって，原査定を維持することはできない。
第６　当審拒絶理由について
　１　特許法第３６条第６項第１号について
　当審では，補正前の請求項４−９に係る発明は，発明の詳細な説明に記載されていないとの拒絶の理由を通知しているが，平成３０年１２月２７日付けの補正において，上記の請求項４−９を削除する補正がされた結果，この拒絶の理由は解消した。
　２　特許法第２９条第１項第３号及び特許法第２９条第２項について
　当審では，補正前の請求項４−９に係る発明は，引用文献９，１０に記載された発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。
　仮にそうでないとしても，補正前の請求項４−９に係る発明は，引用文献９，１０に記載された発明に基いて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができないとの拒絶の理由を通知しているが，平成３０年１２月２７日付けの補正において，上記の請求項４−９を削除する補正がされた結果，この拒絶の理由は解消した。
第７　むすび
　以上のとおり，本願発明１−３は，当業者が引用文献１−６に記載された発明に基づいて容易に発明をすることができたものではない。
　したがって，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。