(57)【要約】【課題】チッピング検出用配線が他の部材で覆われている状態であっても、ダイシングによって電子部品を形成した後に、チッピング検出用配線の導通状態を検出するための電圧を印加できる基板を提供する。【解決手段】電子部品４０は、互いに平行を成す一方の主面４１ａと他方の主面４１ｂが矩形状の基体４１を有する。基体４１の一方の主面４１ａには、第一チッピング検出用配線４２が配されている。また、基体４１の他方の主面４１ｂには、第二チッピング検出用配線４４が配されている。第一チッピング検出用配線４２は貫通配線４３ａを介して第二チッピング検出用配線４４に電気的に接続される。【選択図】図７
2012227210.tif 000002
【特許請求の範囲】
【請求項１】
板状の基体と、前記基体の一方の主面における周縁領域のうちの少なくとも一部に形成された第一チッピング検出用配線と、を有する電子部品であって、
前記第一チッピング検出用配線には、前記一方の主面と他方の主面とを貫通する第一貫通配線が電気的に接続されていることを特徴とする電子部品。
【請求項２】
前記基体の他方の主面における周縁領域の少なくとも一部に形成された第二チッピング検出用配線を有し、前記第二チッピング検出用配線には、前記一方の主面と他方の主面とを貫通する第二貫通配線が電気的に接続されていることを特徴とする請求項１に記載の電子部品。
【請求項３】
板状の基体と、前記基体の一方の主面における周縁領域のうちの少なくとも一部に形成された第一チッピング検出用配線と、前記基体の他方の主面における周縁領域のうちの少なくとも一部に形成された第二チッピング検出用配線と、を有する電子部品であって、
前記第一チッピング検出用配線と前記第二チッピング検出用配線とが、前記一方の主面と他方の主面とを貫通する第三貫通配線で電気的に接続されていることを特徴とする電子部品。
【請求項４】
請求項１ないし３いずれか１項記載の電子部品を備えた基板を切断して、前記電子部品を得る工程を備えたことを特徴とする電子部品の製造方法。
【請求項５】
請求項１ないし３いずれか１項記載の電子部品を備えたことを特徴とする基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品、電子部品の製造方法および基板に関し、詳しくは、電子部品のチッピングを検出する技術に関する。
【背景技術】
【０００２】
一般的な半導体デバイスは、ＩＣ等の演算素子、ＣＣＤ等の光学素子、圧力センサ等のＭＥＭＳ素子などを半導体ウエハに多数個形成し、次いでダイシングにより切断・分離することで、個々の半導体デバイスを得る。こうしたダイシングでは、例えば、回転ブレードやレーザーを用いてウエハを切断するが、この時、個片化された半導体デバイスの周縁領域には、切断応力に起因する割れや欠け等のチッピング不良が生じることがある。
【０００３】
個片化された半導体デバイスの周縁領域にチッピング不良が生じると、素子の機能に悪影響を及ぼすことがある。
そのため、基板に生じたチッピング不良を検出するために、例えば、基板の一方の主面における周縁領域にチッピング検出用配線を設けた半導体装置が開示されている（特許文献１，２参照）。これら特許文献の半導体装置によれば、素子を配列形成したウエハをダイシングして半導体チップを得る際に、切断した基板の一方の主面側における周縁領域にチッピングが生じると、チッピング検出用配線も破損して電気的な導通がとれなくなったり抵抗値が上昇するなど、この検出用配線の導通状態が変化することになる。従って、チッピング検出用配線に検出プローブを接触させて、ダイシング前後でのチッピング検出用配線の導通状態の変化を調べれば、チッピングの発生を検出することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−９５０３９号公報
【特許文献２】特開２００５−２７７３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した特許文献１，２に開示されている半導体装置では、チッピング検出用配線が形成されている一方の主面に別の基板が貼り合わされていたり、保護テープが貼られていたりすると、チッピング検出用配線に検査用プローブを接触させることができない。そのため、チッピング検出用配線の配置によってはチッピング検出用配線の導通状態を調べることができないという課題があった。
【０００６】
本発明は上記課題に鑑みてなされたものであり、チッピング検出用配線が形成されている一方の主面側が隠れている状態であっても、一方の主面側に発生したチッピングを他方の主面から検出することが可能な電子部品、電子部品の製造方法及び基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のいくつかの態様は、次のような電子部品、電子部品の製造方法、および基板を提供した。
すなわち、請求項１記載の電子部品は、板状の基体と、前記基体の一方の主面における周縁領域のうちの少なくとも一部に形成された第一チッピング検出用配線と、を有する電子部品であって、
前記第一チッピング検出用配線には、前記一方の主面と他方の主面とを貫通する第一貫通配線が電気的に接続されていることを特徴とする。
【０００８】
こうした電子部品によれば、基体の一方の主面側に形成された第一チッピング検出用配線の導通状態を、第一貫通配線を介して他方の主面側から確認することができる。よって、チッピング検出用配線が形成されている一方の主面側が隠れている状態であっても、一方の主面側に発生したチッピングを他方の主面側から検出することができる。
【０００９】
請求項２記載の電子部品は、前記基体の他方の主面における周縁領域の少なくとも一部に形成された第二チッピング検出用配線を有し、前記第二チッピング検出用配線には、前記一方の主面と他方の主面とを貫通する第二貫通配線が電気的に接続されていることを特徴とする。
これによって、基体の一方の主面のみならず、他方の主面に生じたチッピングを検出することができる。
【００１０】
請求項３記載の電子部品は、板状の基体と、前記基体の一方の主面における周縁領域のうちの少なくとも一部に形成された第一チッピング検出用配線と、前記基体の他方の主面における周縁領域のうちの少なくとも一部に形成された第二チッピング検出用配線と、を有する電子部品であって、
前記第一チッピング検出用配線と前記第二チッピング検出用配線とが、前記一方の主面と他方の主面とを貫通する第三貫通配線で電気的に接続されていることを特徴とする。
これによって、第一チッピング検出用配線と第二チッピング検出用配線とを直列に接続することができ、基体の一方の主面、および他方の主面に生じたチッピングを一括して検出することが可能になる。
【００１１】
また、本発明の電子部品の製造方法は、前記各項記載の電子部品を備えた基板を切断して、前記電子部品を得る工程を備えたことを特徴とする。
本発明の電子部品の製造方法によれば、一方の主面側に形成された第一チッピング検出用配線の導通状態を、貫通配線を介して基体の他方の主面側から確認することが可能な電子部品を製造することができる。
【００１２】
また、本発明の基板は、前記各項記載の電子部品を備えたことを特徴とする。
本発明の基板によれば、一方の主面側に形成された第一チッピング検出用配線の導通状態を、貫通配線を介して基体の他方の主面側から確認することができる。
【発明の効果】
【００１３】
本発明の電子部品によれば、基体に形成された第一チッピング検出用配線と、この第一チッピング検出用配線に電気的に接続され、一方の主面と他方の主面とを貫通する第一貫通配線とを備えているので、基体の他方の主面側から、基体の一方の主面に生じたチッピングを検出することが可能になる。
また、本発明の電子部品の製造方法によれば、一方の主面側に形成された第一チッピング検出用配線の導通状態を、貫通配線を介して基体の他方の主面側から確認することが可能な電子部品を製造することができる。
また、本発明の基板によれば、一方の主面側に形成された第一チッピング検出用配線の導通状態を、貫通配線を介して基体の他方の主面側から確認することが可能な基板を提供できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の電子部品の一実施形態を示す斜視図である。
【図２】本発明の電子部品における貫通配線の形成例を示す断面図である。
【図３】本発明の電子部品の作用を示す要部斜視図、説明図である。
【図４】本発明の電子部品の別な実施形態を示す斜視図である。
【図５】本発明の電子部品の別な実施形態を示す斜視図である。
【図６】本発明の電子部品の別な実施形態を示す斜視図である。
【図７】本発明の電子部品の別な実施形態を示す斜視図である。
【図８】本発明の基板を示す平面図、斜視図である。
【図９】本発明の電子部品の製造方法を示す断面図である。
【図１０】本発明の電子部品の別な実施形態を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、本発明に係る電子部品、電子部品の製造方法、および基板の一実施形態について説明する。なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
【００１６】
（第一実施形態）
図１は、本発明の電子部品の一実施形態を示す斜視図である。
電子部品１０は、互いに平行を成す一方の主面１１ａと他方の主面１１ｂが矩形状の基体１１を有する。この基体１１は、例えば、Ｓｉや、ＳｉＧｅ，ＧａＡｓ等の化合物半導体からなる半導体ウエハ、ガラス板、樹脂板などを用いることができる。なお、基体１１には、メモリ、ＩＣ、ＣＣＤ、ＭＥＭＳなどの機能素子が形成されていてもよい。
【００１７】
基体１１の一方の主面１１ａには、電子部品１０の周縁領域に沿ってチッピング検出用配線１２が形成されている。
チッピング検出用配線１２の両端は、後述する貫通配線１３ａ，１３ｂにそれぞれ接続されている。チッピング検出用配線１２は、例えば金属膜、または積層した金属膜によって構成することができる。例えば、Ａｇ，Ａｕ，Ｃｕ，Ａｌ，Ｔｉ，ＴｉＷ，Ｃｒなど、あらゆる金属を適用することができる。
【００１８】
チッピング検出用配線は、基体１１の内部に形成されていてもよい。基体１１が半導体材料であれば、基体１１のチッピング検出用配線を形成する領域にイオン打ち込みやイオン拡散技術を用いることで、半導体材料自体に導電性を付与することができる。このように、基体１１自体に導電性を付与して形成したチッピング検知用配線であれば、より高感度に基体１１のチッピングを検出することができる。
【００１９】
基体１１には、一方の主面１１ａから他方の主面１１ｂにかけて貫通する２つの貫通配線（第一貫通配線）１３ａ，１３ｂが形成されている。この貫通配線１３ａ，１３ｂは、チッピング検出用配線１２の両方の端部にそれぞれ接続される。例えば、本実施形態では、一方の貫通配線（第一貫通配線）１３ａは、チッピング検出用配線１２の一方の端部と接続される。また、他方の貫通配線（第一貫通配線）１３ｂは、チッピング検出用配線１２の他方の端部領域をなす接続領域１２ｃと接続される。
【００２０】
基体１１の他方の主面１１ｂには、パッド１４ａ，１４ｂが形成されており、それぞれが貫通配線１３ａ，１３ｂと電気的に接続されている。パッド１４ａ，１４ｂは、図１のように、貫通配線１３ａ，１３ｂが他方の主面１１ｂに露出する位置に形成されていても良いし、貫通配線１３ａ，１３ｂから離れた位置に形成され、両者を中継する配線によって電気的に接続されていても良い。
これらのパッド１４ａ，１４ｂは、基体１１の一方の主面１１ａに形成されたチッピング検出用配線の導通状態を確認する際に用いられる。具体的には、パッド１４ａ，１４ｂのそれぞれに検査用プローブを接触させ、両検査用プローブ間に電圧を印加してチッピング検出用配線の導通状態を確認する。
【００２１】
貫通配線１３ａ，１３ｂは、例えば、図２（ａ）に示すように、導電材料を、基体１１に形成した貫通孔１４の全体を充填するように形成できる。
あるいは、図２（ｂ）に示すように、導電材料を、基体１１に形成した貫通孔１４の内壁を覆うように形成したものであってもよい。
【００２２】
こうした構成によって、一方の主面１１ａに形成されたチッピング検出用配線１２が、貫通配線１３ａ，１３ｂによって他方の主面１１ｂに電気的に引き出され、チッピング検出用配線１２とパッド１４ａ、１４ｂとが電気的に接続される。
【００２３】
こうした構成の電子部品１０によれば、基体１１の一方の主面１１ａに生じたチッピングを、基体１１の他方の主面１１ｂ側から検出することができる。例えば、基体１１の一方の主面１１ａに、基体１１とは別の基体やテープが貼られていたとしても、他方の主面１１ｂ側からチッピング検出用配線１２の導通状態を検査し、チッピングの有無を知ることができる。
【００２４】
本発明は、特に、半導体デバイスにおけるダイシング工程で発生するチッピングの検出に有用である。ダイシング工程では、半導体ウエハの一面に支持テープを貼り、半導体ウエハの他面側から回転ブレードによって個々の電子部品に切断する。切断した直後の電子部品は、一面に支持テープに貼られたままであるため、電子部品の一面側に発生したチッピングを検出することが困難である。本発明は、このような場合であっても、電子部品の他面側から一面側に発生したチッピングを検出することができる。
さらに、ダイシングした後の個々の電子部品を搬送する最中や、電子機器に搭載した後に加わる機械的ストレスによって発生したチッピングも検出することができる。
【００２５】
具体的には、基体１１の他方の主面１１ｂに形成されたパッド１４ａ，１４ｂに検査ブローブを接触させ、両パッド間に電圧を印加してチッピング検出用配線の導通状態を検査する。この時、例えば、図３に示すように、電子部品１０のチッピング検出用配線１２が配された基体１１の周縁領域に、チッピングＫが生じ、チッピング検出用配線１２の一部が断線している場合、パッド１４ａとパッド１４ｂとの間で電流が流れないため、基体１１の検出領域１２ａがある周縁領域にチッピングＫが生じていることを検出することができる。
【００２６】
なお、チッピング検出用配線１２がチッピングＫによって完全に断線するまでに至らず、一部が切れたり欠損したりする状態であっても、貫通配線１３ａ，１３ｂ間の電気抵抗の変化を測定することによって、チッピング検出用配線１２が完全に断線しない程度の軽微なチッピングも検出することが可能になる。
【００２７】
こうしたチッピングの検出を感度よく行うために、チッピング検出用配線１２は、その配線幅や厚さを小さくし、微細な配線にすることが好ましい。これによって、僅かな大きさのチッピングが生じても、より感度よく導通状態の変動を検出することができる。
【００２８】
（第二実施形態）
図４は、本発明の電子部品の別な一実施形態を示す斜視図である。
この実施形態では、電子部品２０を構成する基体２１の一方の主面２１ａに、チッピング検出用配線２２が配されている。チッピング検出用配線２２の両端は、一方の主面２１ａと他方の主面２１ｂとを結ぶ貫通配線２３ａ，２３ｂにそれぞれ接続されている。さらに、基体２１の四つの角部にも、同様な貫通配線２３ｃ，２３ｄ，２３ｅ，２３ｆが形成されており、これら４つの貫通配線もチッピング検出用配線２２に接続されている。基体２１の他面２１ｂには、これらの貫通配線（２３ａ〜２３ｆ）と電気的に接続されたパッド（２４ａ〜２４ｆ）が形成されている。
【００２９】
このような電子部品２０によれば、基体２１の一方の主面２１ａに発生したチッピングを、他方の主面２１ｂ側から検出できるとともに、一方の主面２１ａのどの部分にチッピングが発生したのかを調べることができる。例えば、パッド２４ａと２４ｂとの間の導通状態を調べ、次にパッド２４ｂと２４ｃとの間の導通状態を調べ、というように、パッド間の導通状態を順次確認することで、どの部分でチッピング検出用配線が断線しているか（チッピングが発生しているか）を検出することができる。
【００３０】
（第三実施形態）
図５は、本発明の電子部品の別な一実施形態を示す斜視図である。
この実施形態では、電子部品２５を構成する基体２６の一方の主面２６ａの周縁領域に、２つのチッピング検出用配線２７，２８が形成されている。まず、第一チッピング検出用配線２７が、基体２６の一方の主面２６ａの周縁領域に沿って形成されており、さらにその内周側に、第一チッピング検出用配線２７と平行して設けられた第二チッピング検出用配線２８が形成されている。そして、第一チッピング検出用配線２７の両端に接続する貫通配線２９ａ，２９ｂと、第二チッピング検出用配線の両端に接続する貫通配線２９ｃ，２９ｄと、が形成されている。基体２６の他方の主面２６ｂには、４つの貫通配線２９ａ〜２９ｄと電気的に接続されたパッド３０ａ〜３０ｄが形成されている。
【００３１】
こうした構成の電子部品２５によれば、基体２６の一方の主面２６ａに発生したチッピングを、他方の主面２６ｂ側から検出することができるとともに、そのチッピングの大きさを推定することができる。すなわち、基体２６のエッジから、どの程度内側まで割れや欠けが生じているのか、を推定することができる。例えば、一方の主面２６ａの外側に形成した第一チッピング検出用配線２７のみが断線しており、内側に形成した第二チッピング検出用配線は断線していない場合は、第二チッピング検出用配線の形成位置まで及ばない程度の、比較的軽微なチッピングであると推定できる。
【００３２】
一方、第一チッピング検出用配線２７のみならず第二チッピング検出用配線２８までも断線しているのであれば、大きなチッピングが発生していると推定できる。このように、発生するチッピングの大きさ、度合いを調べることができれば、ダイシング加工が適切な加工条件で行われているか否か、加工条件が経時的に変化しているか否かを、定量的に推定することができる。
【００３３】
（第四実施形態）
図６は、本発明の電子部品の別な一実施形態を示す斜視図である。
この実施形態では、電子部品３５を構成する基体３６の一方の主面３６ａの周縁領域にに、第一チッピング検出用配線３７が形成されている。チッピング検出用配線３７の両端は、貫通配線３８ａ，３８ｂにそれぞれ接続されている。基体３６の他方の主面３６ｂには、パッド４０ａ，４０ｂが形成されており、それぞれが貫通配線３８ａ，３８ｂと電気的に接続されている。
【００３４】
一方、基体３６の他方の主面３６ｂには、第二チッピング検出用配線３９が形成されている。チッピング検出用配線３９の両端は、貫通配線３８ｃ，３８ｄにそれぞれ接続されている。基体３６の他方の主面３６ｂには、パッド４０ｃ，４０ｄが形成されており、それぞれが貫通配線３８ｃ，３８ｄと電気的に接続されている。
【００３５】
こうした構成の電子部品３５によれば、基体３６の一方の主面３６ａに発生したチッピングを、他方の主面３６ｂ側から検出することができる。さらに、他方の主面３６ｂに発生したチッピングを、一方の主面３６ａ側から検出することができる。
【００３６】
（第五実施形態）
図７は、本発明の電子部品の別な一実施形態を示す斜視図である。
電子部品４０は、互いに平行を成す一方の主面４１ａと他方の主面４１ｂが矩形状の基体４１を有する。基体４１の一方の主面４１ａには、第一チッピング検出用配線４２が形成されている。他方の主面４１ｂには、第二チッピング検出用配線４４が形成されている。他方の主面４１ｂには、第一チッピング検出用配線４２と第二チッピング検出用配線４４に、外部からチッピング検出する際に、検出用プローブを接触させるためのパッド４８ａ，４８ｂが形成されており、パッド４８ａは、第二チッピング検出用配線４４の一端と接続されている。
また、基体４１には、貫通配線４３ａ，４３ｂが形成されている。貫通配線４３ａは第二チッピング検知用配線４４の他端と第一チッピング検知用配線の一端とを接続し、貫通配線４３ｂは、第一チッピング検出用配線４２の他端とパッド４８ｂとを接続している。
【００３７】
こうした構成によって、接続パッド４８ａ〜第二チッピング検出用配線４４〜貫通配線４３ａ〜第一チッピング検出用配線４２〜貫通配線４３ｂ〜接続パッド４８ｂに至る一連の直列回路が形成される。
【００３８】
このような構成の電子部品４０によれば、基体４１の一方の主面４１ａおよび他方の主面４１ｂに発生したチッピングを一括して、他方の主面４１ｂ側から検出することができる。
【００３９】
（基板）
図８は、本発明の基板の一実施形態を示す斜視図である。
基板８０は、電子部品８１を１つないし複数備えたものであり、この実施形態では、電子部品８１が一体に複数個配列されてなる。基板８０は、例えば、シリコンウエハなどの基材（切断前の基体）８４を有し、この基材８４に設定された切断予定線（ダイシングライン）Ｃに沿って基材８４を切断し、個片化することによって、個々の電子部品８１が形成される。
【００４０】
それぞれの電子部品８１の一方の主面８１ａには、第一チッピング検出用配線８２が配されている。また、基体８１には、一方の主面８１ａと他方の主面８１ｂとの間を貫通する複数の貫通配線（第一貫通配線）８３ａ，８３ｂが形成され、これら貫通配線８３ａ，８３ｂは、第一チッピング検出用配線８２の異なる部位に対して電気的にそれぞれ接続されている。
【００４１】
このような基板８０では、切断予定線（ダイシングライン）Ｃに沿って基材８４を切断する際にチッピング等が生じた場合でも、個片化して形成された電子部品８１の他方の主面８１ｂから貫通配線８３ａ，８３ｂを介して第一チッピング検出用配線８２の導通状態を測定することによって、切断時に生じたチッピングを確実に検出することが可能になる。特に、電子部品８１の一方の主面８１ａが他の部材、例えば封止基板等で覆われていても、電子部品８１の他方の主面８１ｂ側から電圧を印加してチッピングを検出することが可能になる。
【００４２】
（電子部品の製造方法）
次に、本発明の一実施形態である基板の製造方法を説明する。
図９は、本発明の電子部品の製造方法を段階的に示した断面図である。
本発明の電子部品を形成するにあたっては、まず、ウエハなどの基材９１に設定される切断予定線の内側に、第一チッピング検出用配線９２を形成する。また、例えば、基材９１の一方の主面に機能素子９３を形成する。第一チッピング検出用配線９２は、機能素子９３の配線形成工程と同時に第一チッピング検出用配線９２を形成してもよい。
【００４３】
即ち、機能素子９３に形成される配線と同じ材料、同じ厚さで第一チッピング検出用配線９２を形成してもよい。これによって、第一チッピング検出用配線９２を形成する工程を独立して設けなくても、機能素子９３の配線形成工程において効率よく第一チッピング検出用配線９２を形成できる。（図９（ａ）参照）
【００４４】
次に、基材９１の他方の主面に、例えばフォトリソグラフィによって所定位置を開口させたマスクを形成する。その際、開口マスクは、開口後に機能素子９３と導通させる接続パッド上と、第一チッピング検出用配線９２にチッピング検出電圧を印加するための接続パッドに近接して設ける。そしてこの開口マスクを利用して、例えば反応性イオンエッチング（ＤＲＩＥ：Deep Reactive Ion Etching）によって貫通孔１０１を形成する（図９（ｂ）参照）。
【００４５】
なお、貫通孔１０１は断面が円形に限定されず、電極との接触面積が確保できるような大きさであるならどのような大きさでもよく、その形状は楕円形、四角形、三角形、矩形など如何なる形状でもよい。さらに、貫通孔１０１を形成する方法も、ＤＲＩＥ法に限定されず、水酸化カリウム（ＫＯＨ）水溶液などによるウェットエッチングを用いても構わない。
【００４６】
次に、基材９１全面に絶縁膜（図示略）を形成する。絶縁膜としては、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）、リンシリケートガラス（ＰＳＧ）、ボロンリンシリケートガラス（ＢＰＳＧ）等が利用でき、電子部品の使用環境に応じて適宜選択することが好ましい。ＳｉＯ２、Ｓｉ３Ｎ４はＣＶＤを利用することで任意の厚さに成膜できる。ＳｉＯ２からなる絶縁膜を成膜する際には、例えば、シランやテトラエトキシシラン（ＴＥＯＳ）を原料とするプラズマＣＶＤ法により形成することができる。
【００４７】
次に、ドライエッチングを利用して貫通孔１０１の底部にある絶縁膜を除去し、電極の表面の一部を露出させる。また、ＳｉＯ２をエッチングする場合には、四フッ化炭素（ＣＦ４）を用いたReactive Ion Etching（ＲＩＥ）法を用いることができる。
【００４８】
次に、形成した貫通孔１０１内に導電体を充填し、第一チッピング検出用配線９２に繋がる貫通配線９６、および機能素子９３に繋がる素子用貫通配線９７を形成する（図９（ｃ）参照）。このように、第一チッピング検出用配線９２に繋がる貫通配線９６と、機能素子９３に繋がる素子用貫通配線９７とを、同一のプロセスで同時に形成することによって、両方の貫通配線を効率よく形成できる。
【００４９】
まず、スパッタ法を用いて貫通孔内にバリア層（図示略）を形成する。バリア層の材料として、例えばＴｉ、ＴｉＮ、ＴｉＷ、Ｃｒ、Ｔａ、ＴａＮなどが挙げられる。スパッタの方法としては、一般的なスパッタ法よりもスパッタ粒子の指向性が高いロングスロー法やコリーメート法を用いるのが好ましい。
【００５０】
その後、スパッタ法を用いて貫通孔内にシード層（図示略）を形成する。シード層として、たとえばＣｕが用いられる。この場合も、バリア層と同様に指向性の高いスパッタ法を用いることで、貫通孔１０１内部へシード層を形成することが可能となる。
【００５１】
次に、貫通孔１０１内に導電体からなる貫通配線９６、および素子用貫通配線９７を形成する。導電体としては、電気の良導体であるなら特に制限は無く、例えば電気抵抗が低い銅、アルミニウム、ニッケル、クロム、銀、錫等の他に、Ａｕ−Ｓｎ、Ｓｎ−Ｐｂ等の合金、あるいはＳｎ基、Ｐｂ基、Ａｕ基、Ｉｎ基、Ａｌ基などのはんだ合金等の金属が利用できる。貫通孔内に導電体を形成する方法は、めっき法、印刷法、スパッタ成膜法、溶融金属充填法、超臨界成膜法など、様々な方法を用いることができる。
【００５２】
また、バリア層及びシード層をエッチングすることにより、貫通配線９６、および素子用貫通配線９７と電気的に接続された配線部及びランド部を形成する。配線部及びランド部をサブトラクティブ法で形成する場合、シード層形成後に全面めっきを行い、フォトリソグラフィ後にエッチングを行う。配線部及びランド部をセミアディティブ法で形成しても良く、その場合、まずはめっき用のフォトリソグラフィを行い、その後めっき、レジスト剥離を経てからエッチングを行う。どちらの場合もフォトリソグラフィの際に素子形成領域の最外周に配線が形成されるようなマスクを使用することで、第一チッピング検出用配線９６を形成できる。
【００５３】
次に、基材９１の配線部上に絶縁性の封止層９８を形成する（図９（ｄ）参照）。封止層９８は、例えば感光性ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂（シリコーン）、ポリベンゾオキサゾール（ＰＢＯ）等の感光性樹脂を、スピンコート法やラミネート法を用い、フォトリソグラフィ技術によりパターニングすることによって形成することができる。その際、ランド部を少なくとも露出するような開口部を封止層９８に設ける。
なお、開口部の直径は、露光時に用いるフォトマスクの開口径によって調整することができる。封止層９８の厚みは、例えば５〜５０μｍ程度に形成することができる。
【００５４】
なお、封止層９８の形成には、電着法、スプレーコート法、印刷法を用いることも可能である。また、樹脂のパターニングには、レーザー加工法、プラズマエッチング法も可能である。また、ラミネート法の場合、あらかじめパターニングされたシート状の樹脂をラミネートにて圧着させることも可能である。また、樹脂をスクリーン印刷法にて直接、成膜及びパターニングする方法も可能である。なお、これらの場合、樹脂が感光性である必要はない。
【００５５】
次に、封止層９８の開口部により露出されたランド部上に、はんだボール搭載法、電解はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等によりはんだを転写し、その後、リフロー炉を用いてはんだボールを溶融させ、ランド部上に、はんだバンプ９９を形成する（図９（ｄ）参照）。なお、この時、第一チッピング検出用配線９２に繋がる配線にもはんだボールを形成し、接続パッドを形成する。
【００５６】
こうして得られた基板１００を、切断予定線Ｃに沿ってダイシングし、基板１００が個片化された電子部品１１０が得られる（図９（ｅ）参照）。この個片化後の電子部品１１０において、他方の主面から第一チッピング検出用配線９２に対して電圧（チッピング検出電圧）を印加することで、例えば電流が流れない場合は、チッビングにより電子部品１１０にチッビング不良が発生していることを検出できる。
【００５７】
基板１００の切断工程においては、基板１００をブレードやレーザーによって切断するが、この時、基板１００の切断面に比較的強い物理的な応力が加わるために、基板１００の切断面、即ち基板１００が個片化された電子部品１１０の周縁領域に割れ、欠けなどの物理的な欠損（チッピング）が生じることがある。
【００５８】
特に、基材９１にガラスやシリコンなどの基板を接合した場合、樹脂性接着剤を接着層として適用すると、特にチッピング発生の懸念が大きくなる。即ち、ダイシング時にブレードと接する研削面の硬度が、基材に対して接着層が圧倒的に低いため、基材が変形（破損）する方向の応力を支えきれないためである。
【００５９】
こうした基板１００の個片化後の電子部品１１０の周縁領域に生じたチッピングは、電子部品１１０の機能素子９３自体に損傷を与える懸念がある。このため、個片化後の電子部品１１０にチッピングが生じていないかを把握することは重要である。
【００６０】
第一チッピング検出用配線９２は、ダイシング後のチッピング検出だけではなく、実装後にチップの信頼性を評価することにも使用できる。例えば、基板をウエハレベルで積層した積層基板の一例を図１０に示す。こうした積層基板１２０を切断予定線Ｃに沿って一括してダイシングを行い、積層電子部品１２１を作成することができる。
【００６１】
こうした積層電子部品１２１は、各層のチッピング検出用配線に繋がる貫通配線１２２の位置が同じであり、全てのチッピング検出用配線が並列で接続されているので、表層のチッピング検出用配線の導通状態を検査することで、抵抗値の違いによって積層されたチップ内でのチッピングによる不良発生状況を判別することができる。また、各基板においてチッピング検出用配線に繋がる貫通配線１２２の位置を変化させることで、直列接続も可能であり、その場合はオープン／ショート検査でチッピング不良を検出することが可能になる。
【産業上の利用可能性】
【００６２】
本発明は、機能素子が形成されたシリコンウエハなどの基板だけでなく、樹脂基板、ガラス基板、セラミックス基板等にも適用することができる。技術分野においても、半導体分野だけでなく、プリント基板の分野、ディスプレイ用ガラス加工の分野などにも適用可能である。
【符号の説明】
【００６３】
１０…電子部品、１１…基体、１１ａ…一方の主面、１１ｂ…他方の主面、１２…第一チッピング検出用配線、１３ａ，１３ｂ…貫通配線（第一貫通配線）。
【図１】
2012227210.tif 000003
【図２】
2012227210.tif 000004
【図３】
2012227210.tif 000005
【図４】
2012227210.tif 000006
【図５】
2012227210.tif 000007
【図６】
2012227210.tif 000008
【図７】
2012227210.tif 000009
【図８】
2012227210.tif 000010
【図９】
2012227210.tif 000011
【図１０】
2012227210.tif 000012