【事件の表示】
　特願２０１６−５４７７９１「半導体装置および半導体装置の製造方法」拒絶査定不服審判事件〔平成２８年　３月１７日国際公開，ＷＯ２０１６／０３９０７４，請求項の数（５）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，２０１５年（平成２７年）８月１３日（優先権主張　平成２６年９月９日。以下「本願優先日」という。）を国際出願日とする出願であって，その手続の経緯は，概略，以下のとおりである。
平成２８年１０月　３日：特許協力条約第１９条補正の写し
平成２９年　７月　６日：拒絶理由通知（起案日）
平成２９年　９月１１日：意見書，手続補正書
平成２９年１１月３０日：拒絶理由通知（起案日）
平成３０年　２月　５日：意見書，手続補正書
平成３０年　３月３０日：拒絶査定（起案日）（以下「原査定」という。）
平成３０年　７月１０日：手続補正書，審判請求
平成３１年　３月　８日：拒絶理由通知（最後）（起案日）
平成３１年　３月２８日：意見書，手続補正書（以下，この手続補正書による手続補正を「本件補正」という。）
第２　原査定の概要
　原査定の概要は次のとおりである。
　本願請求項１，３に係る発明は本願優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献１，２に基づいて，本願請求項２，５に係る発明は本願優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献１ないし３に基づいて，本願請求項４に係る発明は本願優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献１，２，４ないし６に基づいて，本願優先日前にその発明の属する技術の分野における通常の知識を有する者（以下「当業者」という。）が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
１．特開２００９−４５７３号公報
２．特開平７−２３５６７６号公報
３．特開２０００−１６４８６２号公報
４．特開２０１２−１６０５０９号公報
５．国際公開第２０１４／０６８８１３号
６．特開２００９−４３８８０号公報
第３　当審拒絶理由の概要
　平成３１年３月８日付け拒絶理由通知（以下「当審拒絶理由」という。）の概要は次のとおりである。
１　この出願は，請求項３ないし５に係る特許請求の範囲の記載が，特許法第３６条第６項第２号に規定する要件を満たしていない。
第４　本願発明
１　本願請求項１ないし５に係る発明（以下，それぞれ「本願発明１」ないし「本願発明５」という。）は，平成３１年３月２８日付けの手続補正書で補正された特許請求の範囲の請求項１ないし５に記載された事項により特定される発明であり，そのうちの本願発明１，本願発明３は以下のとおりの発明である。
「【請求項１】
　第１導電型炭化珪素基板と，前記第１導電型炭化珪素基板のおもて面側に形成された低濃度の第１導電型炭化珪素層と，前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型領域と，前記第２導電型領域内に選択的に形成された第１導電型半導体領域と，前記第２導電型領域の，前記第１導電型炭化珪素層と前記第１導電型半導体領域との間の領域に接して選択的に設けられたゲート絶縁膜と，前記ゲート絶縁膜を挟んで前記第２導電型領域の反対側に選択的に設けられたゲート電極と，前記ゲート電極を覆う層間絶縁膜と，前記層間絶縁膜を覆う，窒化チタン（ＴｉＮ）またはチタン（Ｔｉ）と窒化チタンとの積層からなるバリア膜と，前記第２導電型領域および前記第１導電型半導体領域の表面に接するように選択的に形成された第１のソース電極と，を備え，
　前記第１のソース電極はＮｉシリサイド層であって一方の面が前記第２導電型領域および前記第１導電型半導体領域のみに接し，他方の面が前記バリア膜から前記第１のソース電極にかけて形成された，チタンとアルミニウム（Ａｌ）またはチタンとアルミニウムシリコン（ＡｌＳｉ）の積層からなる第２のソース電極のみに接し，
　前記ゲート電極を覆う前記層間絶縁膜および前記バリア膜の端部が外側に凸状の傾斜のみを有することを特徴とする半導体装置。」
「【請求項３】
　第１導電型炭化珪素基板と，前記第１導電型炭化珪素基板のおもて面側に形成された低濃度の第１導電型炭化珪素層と，前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型領域と，前記第２導電型領域内に選択的に形成された第１導電型半導体領域と，前記第２導電型領域の，前記第１導電型炭化珪素層と前記第１導電型半導体領域との間の領域に接して選択的に設けられたゲート絶縁膜と，前記ゲート絶縁膜を挟んで前記第２導電型領域の反対側に選択的に設けられたゲート電極と，前記ゲート電極を覆う層間絶縁膜と，前記層間絶縁膜を覆う，窒化チタン（ＴｉＮ）またはチタン（Ｔｉ）と窒化チタンとの積層からなるバリア膜と，前記第２導電型領域および前記第１導電型半導体領域の表面に接するように選択的に形成された第１のソース電極と，を備えた半導体装置の製造方法において，
　前記第１導電型炭化珪素基板のおもて面側に前記ゲート絶縁膜と前記ゲート電極を形成する第１工程と，
　前記第１工程の後に前記ゲート電極を覆うように前記層間絶縁膜を形成する第２工程と，
　前記第２工程の後に熱処理により，前記層間絶縁膜の端部に外側に凸状の傾斜のみを形成する第３工程と，
　前記第３工程の後に前記層間絶縁膜を覆うように前記バリア膜を形成する第４工程と，
　前記第４工程の後に前記第１のソース電極となるＮｉ層を形成する第５工程と，
　前記第５工程の後に熱処理により，前記第１のソース電極のＮｉシリサイド層を一方の面が前記第２導電型領域および前記第１導電型半導体領域のみに接するように形成する第６工程と，
　第６工程の後に第２のソース電極であって，前記第１のソース電極の他方の面が前記第２のソース電極のみに接し，かつ前記バリア膜および前記第１のソース電極を覆うように，チタンとアルミニウム（Ａｌ）またはチタンとアルミニウムシリコン（ＡｌＳｉ）の積層からなる前記第２のソース電極を形成する第７工程と，
　を含むことを特徴とする半導体装置の製造方法。」
２　なお，本願発明２，４，５の概要は以下のとおりである。
（１）本願発明２は，本願発明１を減縮した発明である。
（２）本願発明４，５は，本願発明３を減縮した発明である。
第５　引用文献
１　引用文献１について
（１）引用文献１の記載
　拒絶査定に引用された引用文献１（特開２００９−４５７３号公報，平成２１年１月８日出願公開）には，図面とともに次の事項が記載されている（下線は当審で付した。以下，同じ。）。
「【請求項２】
炭化珪素からなる基板（１）と，
　前記基板（１）の上に形成されたｎ型の炭化珪素からなるドリフト層（２）と，
　前記ドリフト層（２）内における該ドリフト層（２）の表層部に形成されたｐ型のベース領域（３，５）と，
　前記ベース領域（３，５）内に形成され，かつ，前記ドリフト層（２）よりも高不純物濃度の炭化珪素にて構成されたｎ型のソース領域（６，７）と，
　前記ドリフト層（２），前記ベース領域（３，５）および前記ドリフト層（２）の表面上に形成されたゲート酸化膜（８）と，
　前記ゲート酸化膜（８）の上に形成されたゲート電極（９）と，
　前記ゲート電極（９）上に形成され，かつ，前記ベース領域（３，５）および前記ソース領域（６，７）に繋がるコンタクトホール（１１ａ）が形成された層間絶縁膜（１０）と，
　前記コンタクトホール（１１ａ）を通じて前記ベース領域（３，５）および前記ソース領域（６，７）に電気的に接続されたソース電極（１２）と，
　前記基板（１）の裏面側に形成されたドレイン電極（１４）とを備え，
　前記ゲート電極（９）への印加電圧を制御することで前記ベース領域（３，５）のうち前記ゲート絶縁膜（８）を挟んで前記ゲート電極（９）と対向する部分に形成されるチャネルを制御し，前記ソース領域（６，７）および前記ドリフト層（２）を介して，前記ソース電極（１２）
および前記ドレイン電極（１４）の間に電流を流すＭＯＳ構造の半導体素子が構成された炭化珪素半導体装置において，
　前記ソース電極（１２）は，Ｎｉを含むｎ型半導体に対するオーミック材料で構成され，前記層間絶縁膜（１０）の表面上に形成されると共に，前記ソース領域（６，７）と電気的に接続される下地配線電極（１２ａ）と，前記下地配線電極（１２ａ）の上に形成され，前記ベース領域と電気的に接続される上層配線電極（１２ｂ）とを有し，
　前記層間絶縁膜（１０）は，前記ゲート電極（９）の表面に形成されたＢＰＳＧ絶縁膜（１０ａ）と，前記ＢＰＳＧ絶縁膜（１０ａ）の表面および該ＢＰＳＧ絶縁膜（１０ａ）のうち前記コンタクトホール（１１ａ）の側壁となる部分の表面を覆うように形成され，前記下地配線電極（１２ａ）に含まれるＮｉの拡散を抑制するバリア層（１０ｂ）とを有した構成とされていることを特徴とする炭化珪素半導体装置
「【技術分野】
【０００１】
　本発明は，ＭＯＳ構造を有する炭化珪素（以下，ＳｉＣという）半導体装置およびその製造方法に関するものである。」
「【発明が解決しようとする課題】
【０００３】
　しかしながら，
縦型パワーＭＯＳＦＥＴでは，上部電極となるソース電極をｎ型半導体で構成されるｎ
+
型ソース領域にオーミック接触させられるようにするために，ｎ型半導体に対するオーミック材料（例えばＮｉ（ニッケル））を電極材料として用いているため，この電極材料がＢＰＳＧ絶縁膜膜中に拡散することが確認されている
【０００４】
　
このようなＢＰＳＧ絶縁膜中への電極材料の拡散が生じると，ＢＰＳＧ絶縁膜の絶縁性が低下してしまう
このため，ＢＰＳＧ絶縁膜をなるべく薄くしつつ，ＢＰＳＧ絶縁膜中への電極材料の拡散の影響を抑制できる手法が望まれる
【０００５】
　
本発明は上記点に鑑みて，層間絶縁膜としてＢＰＳＧ絶縁膜を用いる場合に，ＢＰＳＧ絶縁膜上に形成される上部電極の電極材料がＢＰＳＧ絶縁膜に拡散することを抑制できるＳｉＣ半導体装置およびその製造方法を提供することを目的とする
【課題を解決するための手段】
【０００６】
　
上記目的を達成するため
ソース電極（１２）は，Ｎｉを含むｎ型半導体に対するオーミック材料で構成され，層間絶縁膜（１０）の表面上に形成されると共に，ソース領域（６，７）と電気的に接続される下地配線電極（１２ａ）と
ＢＰＳＧ絶縁膜（１０ａ）の表面および該ＢＰＳＧ絶縁膜（１０ａ）のうちコンタクトホール（１１ａ）の側壁となる部分の表面を覆うように形成され，下地配線電極（１２ａ）に含まれるＮｉの拡散を抑制するバリア層（１０ｂ）とを有した構成とされていることを特徴としている
【０００７】
　
このように，層間絶縁膜（１０）をＢＰＳＧ絶縁膜（１０ａ）とバリア層（１０ｂ）とによる複数層で構成し，ＢＰＳＧ絶縁膜（１０ａ）をバリア層（１０ｂ）にて覆うことで，ＢＰＳＧ絶縁膜（１０ａ）がソース電極（１２）に含まれる下地配線電極（１２ａ）と接しない構造にできる。このため，下地配線電極（１２ａ）を構成する電極材料，つまりｎ型半導体に対するオーミック材料であるＮｉがＢＰＳＧ絶縁膜（１０ａ）に拡散することを防止することが可能となる
【０００８】
　例えば，バリア層（１０ｂ）として酸化膜もしくは窒化膜を適用することができる。具体的には，バリア層（１０ｂ）としてＴＥＯＳ膜を適用することができる。このようなバリア層（１０ｂ）の膜厚は，例えば１０〜数十ｎｍであれば良い。そして，このようなバリア層（１０ｂ）を用いる場合，ＢＰＳＧ絶縁膜（１０ａ）の膜厚を１００〜５００ｎｍにすることができる。」
「【００１１】
　（第１実施形態）
　本発明の第１実施形態について説明する。本実施形態は，蓄積型のプレーナ型ＭＯＳＦＥＴを備えたＳｉＣ半導体装置に対して本発明の一実施形態を適用したものである。図１に，ＳｉＣ半導体装置に備えられたプレーナ型ＭＯＳＦＥＴの断面構成を示し，この図を参照して，本実施形態のＳｉＣ半導体装置の構造について説明する。
【００１２】
　図１に示すように，一面側を主表面とする厚さ３００μｍ程度の
ＳｉＣからなるｎ
+
型の基板１
不純物濃度が１×１０
19
ｃｍ
-3
程度のもの
【００１３】
　この基板１の主表面上にエピタキシャル成長されたＳｉＣからなるｎ型ドリフト層２が形成されている。
ｎ型ドリフト層２は，例えば，不純物濃度が５×１０
15
ｃｍ
-3
程度とされ
【００１４】
　
ｎ型ドリフト層２の表層部には，ｐ型ベース領域３が複数個，互いに所定間隔空けて配置されるように形成されている
【００１５】
　また，ｐ型ベース領域３の上には，チャネル領域を構成するためのｎ型エピタキシャル層にて構成された表面チャネル層４がｎ型ドリフト層２と後述するｎ+型ソース領域６，７との間を繋ぐように形成されている。この表面チャネル層４は，例えば，１×１０16ｃｍ-3程度の濃度，膜厚（深さ）は０．３μｍ程度とされている。
【００１６】
　この表面チャネル層４を貫通してｐ型ベース領域３に達するように，ｐ+型のボディｐ型層５が形成されている。このボディｐ型層５は，例えば，１．０×１０21ｃｍ-3程度の高濃度とされ，深さ０．３μｍ程度とされている。
【００１７】
　そして，このボディｐ型層５よりも内側において，表面チャネル層４を挟んだ両側にｎ+型ソース領域６，７が互いに離間するように形成されている。これらｎ+型ソース領域６，７は，例えば，３×１０20ｃｍ-3以上の高濃度とされ，深さは０．３〜０．４μｍとされている。
【００１８】
　また，表面チャネル層４の表層部のうちｐ型ベース領域３の上に位置する部分をチャネル領域として，少なくともチャネル領域の表面を覆うように，例えば５２ｎｍの膜厚のゲート酸化膜８が形成されている。
【００１９】
　ゲート酸化膜８の表面には，例えば，ｎ型不純物（例えばＰ（リン））をドーピングしたポリシリコンからなるゲート電極９がパターニングされている。
【００２０】
　
また，ゲート電極９およびゲート酸化膜８の残部を覆うように，層間絶縁膜１０が形成されている。この層間絶縁膜１０は，種類の異なる複数層で構成されている。具体的には，ゲート電極９を覆うように形成された１層目のＢＰＳＧ絶縁膜１０ａと，このＢＰＳＧ絶縁膜１０ａを覆うように形成された２層目のＴＥＯＳ膜１０ｂとにより層間絶縁膜１０が構成されている
【００２１】
　
層間絶縁膜１０
には，ボディｐ型層５やｎ
+
型ソース領域６，７に繋がるコンタクトホール１１ａ
などが形成されている
コンタクトホール１１ａ
内には，ボディｐ型層５やｎ
+
型ソース領域６，７
に電気的に接続されたＮｉもしくはＴｉ／Ｎｉからなるコンタクト部５ａ，６ａ，７ａ
が備えられていると共に，ｎ型半導体のコンタクト部６ａ，７ａ
に対するオーミック材料となる電極材料のＮｉで形成された下地配線電極１２ａおよびｐ型不純物層のコンタクト部５ａに対するオーミック材料となる電極材料のＡｌで形成された上層配線電極１２ｂによって構成されたソース電極１２
が備えられている
【００２２】
　さらに，基板１の裏面側には，基板１よりも高濃度となるｎ+型のドレインコンタクト領域１３が形成されている。そして，このドレインコンタクト領域１３には，例えばＮｉで構成された裏面電極となるドレイン電極１４が形成されている。このような構造により，プレーナ型ＭＯＳＦＥＴが構成されている。
【００２３】
　このように構成されるＳｉＣ半導体装置のプレーナ型ＭＯＳＦＥＴは，表面チャネル層４をチャネル領域とし，このチャネル領域を電流経路として，電流経路の上下流に配置されたｎ+型ソース領域６，７とドレインコンタクト領域１３との間に電流を流す。そして，ゲート電極９への印加電圧を制御し，チャネル領域に形成される空乏層の幅を制御してそこに流す電流を制御することで，ｎ+型ソース領域６，７やドレインコンタクト領域１３を通じてソース電極１２とドレイン電極１４との間に流す電流を制御できるようになっている。
【００２４】
　そして，このようなＳｉＣ半導体装置では，層間絶縁膜１０をＢＰＳＧ絶縁膜１０ａとＴＥＯＳ膜１０ｂとによる複数層で構成し，ＢＰＳＧ絶縁膜１０ａをＴＥＯＳ膜１０ｂにて覆うことで，ＢＰＳＧ絶縁膜１０ａがソース電極１２に含まれる下地配線電極１２ａと接しない構造とされている。このため，下地配線電極１２ａを構成する電極材料，つまりｎ型半導体に対するオーミック材料であるＮｉがＢＰＳＧ絶縁膜１０ａに拡散することを防止することが可能となる。」
「【００２９】
　次に，図４〜図６に示すプレーナ型ＭＯＳＦＥＴを備えたＳｉＣ半導体装置の製造工程を表した断面図を用いて，本実施形態のＳｉＣ半導体装置の製造方法について説明する。
＜＜途中省略＞＞
【００３９】
　〔図６（ｂ）に示す工程〕
　そして，
コンタクトホール１１ａ
内を埋め込むようにＮｉまたはＴｉ／Ｎｉからなるコンタクト金属層（図示せず）を成膜したのち，コンタクト金属層をパターニングすることで，ボディｐ型層５およびｎ
+
型ソース領域６，７
に電気的に接続されたコンタクト部５ａ〜７ａ
が形成される
【００４０】
　〔図６（ｃ）に示す工程〕
　また，ドレインコンタクト領域１３と接するように，基板１の裏面側にＮｉによるドレイン電極１４を形成する。
そして，例えばＡｒ雰囲気下での７００℃以下の熱処理により電極シンタ処理を行うことで，各コンタクト部５ａ〜７ａ
をオーミック接触とする
「【００４２】
　（他の実施形態）
　上記第１実施形態では，
ＢＰＳＧ絶縁膜１０ａのバリア膜としてＴＥＯＳ膜１０ｂを例に挙げたが，ＴＥＯＳ膜１０ｂに限らず，熱酸化膜等の酸化膜や窒化膜のような絶縁膜であっても，ＢＰＳＧ絶縁膜１０ａへのＮｉ拡散の防止効果を得ることができるため，他の絶縁膜であっても構わない
【００４３】
　また，上記実施形態では，蓄積型のプレーナ型ＭＯＳＦＥＴを例に挙げて説明したが，図１中の表面チャネル層４を無くした反転型のものであっても構わないし，プレーナ型ＭＯＳＦＥＴ以外の構造，例えばトレンチゲート構造のものであっても，ＢＰＳＧ膜の上にＮｉを含む上部電極を配置する構造に関して本発明を適用することが可能である。なお，反転型のプレーナ型ＭＯＳＦＥＴの場合，上述した図４（ｂ）に示す工程をなくし，ｐ型ベース領域３に対して直接ｎ型不純物をイオン注入することで，ｎ+型ソース領域６，７を形成すれば良い。」
「【図１】
」
（２）引用発明
　上記（１）の記載から，引用文献１には，次の発明（以下「引用発明」という。）が記載されているものと認められる。
「炭化珪素からなる基板（１）と，
　前記基板（１）の上に形成されたｎ型の炭化珪素からなるドリフト層（２）と，
　前記ドリフト層（２）内における該ドリフト層（２）の表層部に形成されたｐ型のベース領域（３，５）と，
　前記ベース領域（３，５）内に形成され，かつ，前記ドリフト層（２）よりも高不純物濃度の炭化珪素にて構成されたｎ型のソース領域（６，７）と，
　前記ドリフト層（２），前記ベース領域（３，５）および前記ドリフト層（２）の表面上に形成されたゲート酸化膜（８）と，
　前記ゲート酸化膜（８）の上に形成されたゲート電極（９）と，
　前記ゲート電極（９）上に形成され，かつ，前記ベース領域（３，５）および前記ソース領域（６，７）に繋がるコンタクトホール（１１ａ）が形成された層間絶縁膜（１０）と，
　前記コンタクトホール（１１ａ）を通じて前記ベース領域（３，５）および前記ソース領域（６，７）に電気的に接続されたソース電極（１２）と，
　前記基板（１）の裏面側に形成されたドレイン電極（１４）とを備え，
　前記ゲート電極（９）への印加電圧を制御することで前記ベース領域（３，５）のうち前記ゲート絶縁膜（８）を挟んで前記ゲート電極（９）と対向する部分に形成されるチャネルを制御し，前記ソース領域（６，７）および前記ドリフト層（２）を介して，前記ソース電極（１２）および前記ドレイン電極（１４）の間に電流を流すＭＯＳ構造の半導体素子が構成された炭化珪素半導体装置において，
　前記ソース電極（１２）は，Ｎｉを含むｎ型半導体に対するオーミック材料で構成され，前記層間絶縁膜（１０）の表面上に形成されると共に，前記ソース領域（６，７）と電気的に接続される下地配線電極（１２ａ）と，前記下地配線電極（１２ａ）の上に形成され，前記ベース領域と電気的に接続される上層配線電極（１２ｂ）とを有し，
　前記層間絶縁膜（１０）は，前記ゲート電極（９）の表面に形成されたＢＰＳＧ絶縁膜（１０ａ）と，前記ＢＰＳＧ絶縁膜（１０ａ）の表面および該ＢＰＳＧ絶縁膜（１０ａ）のうち前記コンタクトホール（１１ａ）の側壁となる部分の表面を覆うように形成され，前記下地配線電極（１２ａ）に含まれるＮｉの拡散を抑制するバリア層（１０ｂ）とを有した構成とされていることを特徴とする炭化珪素半導体装置であって，
　基板１はＳｉＣからなるｎ+型であって，不純物濃度が１×１０19ｃｍ-3程度のものであること，
　ｎ型ドリフト層２は，例えば，不純物濃度が５×１０15ｃｍ-3程度とされること，
　ｎ型ドリフト層２の表層部には，ｐ型ベース領域３が複数個，互いに所定間隔空けて配置されるように形成されていること，
　ゲート電極９およびゲート酸化膜８の残部を覆うように，層間絶縁膜１０が形成されており，この層間絶縁膜１０は，種類の異なる複数層で構成され，具体的には，ゲート電極９を覆うように形成された１層目のＢＰＳＧ絶縁膜１０ａと，このＢＰＳＧ絶縁膜１０ａを覆うように形成された２層目のＴＥＯＳ膜１０ｂとにより層間絶縁膜１０が構成されていること，
　層間絶縁膜１０には，ボディｐ型層５やｎ+型ソース領域６，７に繋がるコンタクトホール１１ａなどが形成されており，コンタクトホール１１ａ内には，ボディｐ型層５やｎ+型ソース領域６，７に電気的に接続されたＮｉもしくはＴｉ／Ｎｉからなるコンタクト部５ａ，６ａ，７ａが備えられていると共に，ｎ型半導体のコンタクト部６ａ，７ａに対するオーミック材料となる電極材料のＮｉで形成された下地配線電極１２ａおよびｐ型不純物層のコンタクト部５ａに対するオーミック材料となる電極材料のＡｌで形成された上層配線電極１２ｂによって構成されたソース電極１２が備えられていること，
　コンタクトホール１１ａ内を埋め込むようにＮｉまたはＴｉ／Ｎｉからなるコンタクト金属層を成膜したのち，コンタクト金属層をパターニングすることで，ボディｐ型層５およびｎ+型ソース領域６，７に電気的に接続されたコンタクト部５ａ〜７ａが形成され，そして，例えばＡｒ雰囲気下での７００℃以下の熱処理により電極シンタ処理を行うことで，各コンタクト部５ａ〜７ａをオーミック接触とすること，
　ＢＰＳＧ絶縁膜１０ａのバリア膜としてＴＥＯＳ膜１０ｂを例に挙げたが，ＴＥＯＳ膜１０ｂに限らず，熱酸化膜等の酸化膜や窒化膜のような絶縁膜であっても，ＢＰＳＧ絶縁膜１０ａへのＮｉ拡散の防止効果を得ることができるため，他の絶縁膜であっても構わないこと。」
２　その他の引用文献について
（１）引用文献２について
　拒絶査定に引用された引用文献２（特開平７−２３５６７６号公報，平成７年９月５日出願公開）には，図面とともに以下の記載がある。
「【００９５】＜＜第２の実施例＞＞図１８は，この発明の第２の実施例である表面ゲート型ＭＯＳゲート構造のＩＧＢＴの構成を示す断面図である。図１９はその表面ゲート構造を示す断面図である。これらの図に示すように，一方主面と他方主面を有するＰ+ 基板４１上の一方主面上にｎ半導体層２１が形成され，ｎ半導体層２１の表面に複数のｐ拡散領域２２が選択的に形成され，複数のｐ拡散領域２２上にｎ+ 拡散領域２３が選択的に形成される。
【００９６】そして，ｎ+ 拡散領域２３の表面の一部上から，ｐ拡散領域２２の表面，ｎ半導体層２１の表面，他のｐ拡散領域２２の表面及び他のｎ+ 拡散領域２３の表面の一部上に複数のゲート酸化膜１６が形成され，複数のゲート酸化膜１６上にゲート電極１７が形成され，各ゲート電極１７を覆って複数の絶縁層１８が形成される。
【００９７】また，絶縁層１８，ｐ拡散領域２２及びｎ+ 拡散領域２３上にエミッタ電極４２が形成され，Ｐ+ 基板の他方主面上にコレクタ電極４３が形成される。
【００９８】図２０は，第２の実施例のＩＧＢＴの平面構造の第１例を示す平面図である。同図に示すように，帯状の絶縁層１８が距離Ｄ３間隔毎に形成される。なお，図２０のＤ１〜Ｄ３はそれぞれ図１９のＤ１〜Ｄ３に対応する。
【００９９】図２１は，第２の実施例のＩＧＢＴの平面構造の第２例を示す平面図である。同図に示すように，矩形上の絶縁層１８が図２１の横方向に距離Ｄ３１間隔，図２１の縦方向に距離Ｄ３２間隔おきに形成される。なお，図２１のＤ１１，Ｄ２１及びＤ３１はそれぞれＦ−Ｆ断面としたときの，図１９のＤ１，Ｄ２及びＤ３に相当し，図２１のＤ１２，Ｄ２２及びＤ３２はそれぞれＧ−Ｇ断面としたときの図１９のＤ１，Ｄ２及びＤ３に相当する。この際，Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２，Ｄ３１及びＤ３３それぞれの大きさは任意である。
【０１００】また，第２の実施例のＩＧＢＴの平面構造の第３例として，図２１の矩形部分がドレイン，ソース領域で，それ以外の領域がゲート領域（絶縁層１８の形成領域）とする構成も考えられる。
【０１０１】以下，第２の実施例のＩＧＢＴの製造方法について説明する。まず，Ｐ+ 基板４１の一方主面上に，ｎ半導体層２１を形成し，そして，図１９に示すように，ｎ半導体層２１の表面に，ｐ拡散領域２２及びｎ+ 拡散領域２３並びにゲート酸化膜１６及びゲート電極１７からなるＭＯＳゲート構造を既知の方法を用いて形成する。
【０１０２】その後，全面に絶縁層１８を形成し，写真製版技術等を用いてＢＰＳＧ膜等の絶縁層１８をゲート酸化膜１６及びゲート電極１７を覆うようにパターニングする。
【０１０３】次に，絶縁層１８に対し，酸素もしくは水蒸気（酸素，水素混合燃焼）を含む酸化雰囲気中で絶縁層１８が軟化する温度以上で熱処理を数分〜数時間行う。すると，絶縁層１８が上記熱処理により軟化し，リフロー現象を起こし，絶縁層１８の断面形状が丸くなり，図２２に示すように，傾斜面２６を有する絶縁層１８が完成する。
【０１０４】その後，絶縁層１８，ｐ拡散領域２２及びｎ+ 拡散領域２３上にエミッタ電極４２を形成し，Ｐ+ 基板４１の他方主面上にコレクタ電極４３を形成することにより，第２の実施例のＩＧＢＴを完成する。なお，電極４２，４３の形成工程は必ずしも最後でなくてもよい。
【０１０５】ここで，上記熱処理により絶縁層１８に形成したなめらかな傾斜面２６において，
Ｘ：傾斜面２６のｎ半導体層２１の表面の面内方向の長さ
Ｙ：傾斜面２６のｎ半導体層２１の表面らの形成高さ
としたとき，第１の実施例同様，Ｙ／Ｘ≦５を満足するように形成れば，比較的良好なエミッタ電極４２の被覆性を保つことができる。さらに，Ｙ／Ｘ≦２を満足するように形成すれば，かなり良好なエミッタ電極４２の被覆性を保つことができる（第１の特徴）。
【０１０６】その結果，第１の特徴により，ｎ半導体層２１上に段差を形成する下地パターンである絶縁層１８上にエミッタ電極４２を被覆性よく形成することができるため，エミッタ電極４２が下地パターンの影響を受けずに何等欠陥のないＩＧＢＴを得ることができる。
【０１０７】また，絶縁層１８のｎ半導体層２１の表面からの高さをｈ，ゲート電極１７の形成間隔をＷとすると，
条件式：（Ｗ／Ｈ）≦８
を満足するように形成すれば，集積度を比較的高いレベルで維持しながら，良好な電極配線層の被覆性を保つことができる（第２の特徴）。」
（２）引用文献３について
　拒絶査定に引用された引用文献３（特開２０００−１６４８６２号公報，平成１２年６月１６日出願公開）には，図面とともに以下の記載がある。
「【０００８】
【発明の実施の形態】［実施例１］図１は本発明第一の実施例の縦型ＭＯＳＦＥＴの部分断面図である。基本的な構造は，図３と変わらない。高比抵抗のｎドリフト層１１ｂの表面層にｐウェル領域１２が形成され，そのｐウェル領域１２内にｎ+ ソース領域１３が形成されている。ｎドリフト層１１ｂの表面露出部とｎ+ ソース領域１３とに挟まれたｐウェル領域１２の表面上にゲート酸化膜１５を介して多結晶シリコン膜のゲート電極１６ａが設けられている。ｎドリフト層１１ｂの表面露出部上は厚いフィールド酸化膜１４で覆われており，ゲート電極１６ａはそのフィールド酸化膜１４上に延びている。１７はｎ+ ソース領域１３とｐウェル領域１２とにともに接触するソース電極である。ソース電極１７とゲート電極ａ１６とは，ほう素燐シリカガラス（ＢＰＳＧ）からなる層間絶縁膜１９で絶縁されている。層間絶縁膜９に設けられた窓を通じてゲート電極１６ａと接触するゲート金属電極１６ｂが設けられている。ｎドリフト層１１ｂの裏面側には高不純物濃度のｎ+ドレイン層１１ａを介してドレイン電極１８が設けられている。チップの周縁部分にはドレイン電極１８と同電位の周縁金属電極２０が設けられている。周縁金属電極２０と接触している多結晶シリコン膜の周縁電極１６ｃとゲート金属電極１６ｂとの間も層間絶縁膜１９で絶縁されている。
【０００９】例えばゲート酸化膜１５の厚さは１００ｎｍ，フイールド酸化膜１４は４５０ｎｍ，ゲート電極１６ａの厚さは０．８μｍ，層間絶縁膜１９は０．５μｍ，ソース電極１３の厚さは５μｍである。図５との違いは，ゲート電極１６ａおよび周縁電極１６ｃとの上面の端部Ｂ，Ｃ部が鈍角になるように傾斜加工されており，その上の層間絶縁膜１９が薄くなっていないことである。
【００１０】ゲート電極１６ａおよび多結晶シリコン層１６ｃの端部の傾斜加工は，次のような工程でおこなった。減圧ＣＶＤ法により多結晶シリコン膜を堆積，アニール後，全面に加速電圧５０ｋｅＶ，ドーズ量１×１０15ｃｍ-2の条件でひ素イオン注入をおこなう。次に，表面の酸化膜を除去し，フォトレジストを塗布し，フォトリソグラフィにより，マスクを形成する。続いて四ふっ化炭素ガスを用いたドライエッチングにより，多結晶シリコン膜をエッチングし，パターニングしてゲート電極１６ａおよび多結晶シリコン層１６ｃを形成する。
【００１１】このような方法によって，ゲート電極１６ａおよび多結晶シリコン層１６ｃの上面端部は鈍角となり，従来のように尖ることは無い。上面端部の角度を直接測定するのは困難なため，下部の角度（以後テーパー角と呼ぶ）Ａを測定したところ，約３０度であった。このようにしてゲート電極１６ａおよび多結晶シリコン層１６ｃの上端を鈍角にすることにより，その上に被着した絶縁膜１９はリフロー後も薄くならず，信頼性試験における不良も激減した。
【００１２】図２は，加速電圧５０ｋｅＶで，ドーズ量を変えてひ素イオン注入をおこなった際の，端部のテーパー角Ａのドーズ量依存性を示す特性図である。ひ素使用の場合は，１×１０14〜３×１０15ｃｍ-2のドーズ量でエッチング形状を適当な角度のテーパー化ができている。１×１０14ｃｍ-2より少ないドーズ量では，端部のテーパー角Ａが十分小さくならない。特にテーパー角Ａは一様ではなく，上面に近づくほど傾斜がきつくなる。全体としては６０度であっても上端は９０度に近く，かなり尖っている。逆に３×１０15ｃｍ-2より多いドーズ量とすると，テーパー角Ａが十分小さくなるが，工程に要する時間が長くなるばかりで無駄である。従って，１×１０14〜３×１０15ｃｍ-2の範囲が適当である。」
（３）引用文献４について
　拒絶査定に引用された引用文献４（特開２０１２−１６０５０９号公報，平成２４年８月２３日出願公開）には，図面とともに以下の記載がある。
「【００７５】
　次に，図１７に示すように，ウエハ１の表面１ａ側のほぼ全面に，ＣＶＤ等により，第１層層間絶縁膜９を成膜する。続いて，ウエハ１の表面１ａ側のほぼ全面に，コンタクトホール形成用レジスト膜を塗布し，通常のリソグラフィにより，パターニングする。このパターニングされたコンタクトホール形成用レジスト膜をマスクとして，異方性ドライエッチングにより，第１層層間絶縁膜９にコンタクトホール１５を形成する。その後，不要になったコンタクトホール形成用レジスト膜を除去する。続いて，ウエハ１の表面１ａ側のほぼ全面に，たとえば５０ｎｍ程度の厚さのニッケル膜をたとえばスパッタリング成膜により成膜する。続いて，不活性ガス雰囲気において，たとえば，摂氏１０００度，１分程度，シリサイド化アニール処理を施す。続いて，ウエットエッチングにより，未反応のニッケルを除去する。次に，ウエハ１の裏面１ｂ側のほぼ全面に，たとえば５０ｎｍ程度の厚さのニッケル膜をたとえばスパッタリング成膜により成膜する。続いて，不活性ガス雰囲気において，たとえば，摂氏１０００度，１分程度，シリサイド化アニール処理を施す。これらの処理により，ウエハ１の表面１ａ側に表面シリサイド膜１０を，ウエハ１の裏面１ｂ側に裏面シリサイド膜１１をそれぞれ形成する。」
（４）引用文献５について
　拒絶査定に引用された引用文献５（国際公開第２０１４／０６８８１３号，２０１４年（平成２６年）５月８日国際公開）には，図面とともに以下の記載がある。
「［００１９］　具体的には，不純物である窒素が１×１０18ｃｍ-3（原子・ｃｍ-3）程度導入された炭化珪素基板の上に，窒素を１×１０16ｃｍ-3程度含む炭化珪素半導体層をエピタキシャル成長させた。炭化珪素半導体層に所定の濃度となるようにｐ型不純物であるアルミニウム及びｎ型不純物である窒素を注入した。不純物の注入は深さ方向の濃度がほぼ一定となったボックスプロファイルが実現できるように注入エネルギー及び注入量を調整して複数回行った。不純物を注入した後，１７００℃程度の温度で熱処理を行い，不純物の活性化を行った。不純物の活性化を行った後，炭化珪素半導体層の上に金属層として厚さが１００ｎｍ程度のニッケルを堆積し，９５０℃程度の温度で熱処理を行い，ニッケルシリサイド（ＮｉＳｉ)からなる金属シリサイド層を形成した。その後，未反応のニッケルを除去した。」
（５）引用文献６について
　拒絶査定に引用された引用文献６（特開２００９−４３８８０号公報，平成２１年２月２６日出願公開）には，図面とともに以下の記載がある。
「【００４０】
　次に，図３（ｋ）に示すように，窒素，アルゴンなどの不活性ガス中で１分以上の熱処理を施す。この熱処理によって，第１層間絶縁膜１２が除去されているリン拡散不純物領域１３及びｐ型不純物領域７の上に，オーミック用金属膜１４のニッケルまたはチタンと炭化珪素中のシリコンが選択的に反応し，シリサイド層を含むオーミック電極１５が形成される。熱処理温度は，ニッケルまたはチタンと炭化珪素中のシリコンがシリサイド反応し，かつ層間膜材料として使用するＳｉＯ２等の材料の変質や変形を防止するため，８５０℃以上１０００℃以下が望ましい。より好ましくは，９００℃以上９５０℃以下である。」
第６　対比・判断
１　本願発明１について
（１）対比
　本願発明１（上記第４の１）と，引用発明（上記第５の１（２））とを対比すると，以下のとおりとなる。
　ア　引用発明の「炭化珪素からなる基板（１）」，「ドリフト層（２）」，「ベース領域（３，５）」，「ソース領域（６，７）」，「ゲート酸化膜（８）」，「ゲート電極（９）」，「ＢＰＳＧ絶縁膜（１０ａ）」，「炭化珪素半導体装置」は，それぞれ本願発明１の「第１導電型炭化珪素基板」，「第１導電型炭化珪素層」，「第２導電型領域」，「第１導電型半導体領域」，「ゲート絶縁膜」，「ゲート電極」，「層間絶縁膜」，「半導体装置」に相当する。
　イ　引用発明の「前記ＢＰＳＧ絶縁膜（１０ａ）の表面」「を覆うように形成され，前記下地配線電極（１２ａ）に含まれるＮｉの拡散を抑制するバリア層（１０ｂ）」は，本願発明１の「前記層間絶縁膜を覆う，窒化チタン（ＴｉＮ）またはチタン（Ｔｉ）と窒化チタンとの積層からなるバリア膜」との間で，「前記層間絶縁膜を覆う」「バリア膜」という点で共通する。
　ウ　引用発明の「ボディｐ型層５やｎ+型ソース領域６，７に電気的に接続されたＮｉ」「からなるコンタクト部５ａ，６ａ，７ａ」は「Ｎｉ」「からなるコンタクト金属層を成膜したのち，コンタクト金属層をパターニングすることで，ボディｐ型層５およびｎ+型ソース領域６，７に電気的に接続されたコンタクト部５ａ〜７ａが形成され，そして，例えばＡｒ雰囲気下での７００℃以下の熱処理により電極シンタ処理を行うことで，各コンタクト部５ａ〜７ａをオーミック接触とする」ものであるので，Ｎｉシリサイド化しているものと認められる。
　また，引用発明においては「ソース電極（１２）は，Ｎｉを含むｎ型半導体に対するオーミック材料で構成され，前記層間絶縁膜（１０）の表面上に形成されると共に，前記ソース領域（６，７）と電気的に接続される下地配線電極（１２ａ）と，前記下地配線電極（１２ａ）の上に形成され，前記ベース領域と電気的に接続される上層配線電極（１２ｂ）とを有」するものであり，また，「コンタクト部５ａ，６ａ，７ａ」は，その上面に「ｎ型半導体のコンタクト部６ａ，７ａに対するオーミック材料となる電極材料のＮｉで形成された下地配線電極１２ａおよびｐ型不純物層のコンタクト部５ａに対するオーミック材料となる電極材料のＡｌで形成された上層配線電極１２ｂによって構成されたソース電極１２」を備えている。
　したがって，引用発明の「コンタクト部５ａ〜７ａ」は，本願発明１の「第１のソース電極」に相当し，引用発明の「ソース電極（１２）」は，本願発明１の「前記バリア膜から前記第１のソース電極にかけて形成された，チタンとアルミニウム（Ａｌ）」「の積層からなる第２のソース電極」との間で「前記バリア膜から前記第１のソース電極にかけて形成された，」金属「とアルミニウム（Ａｌ）の積層からなる第２のソース電極」という点で共通する。
　エ　したがって，本願発明１と，引用発明とは，下記オの点で一致し，下記カの点で相違する。
　オ　一致点
「　第１導電型炭化珪素基板と，前記第１導電型炭化珪素基板のおもて面側に形成された低濃度の第１導電型炭化珪素層と，前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型領域と，前記第２導電型領域内に選択的に形成された第１導電型半導体領域と，前記第２導電型領域の，前記第１導電型炭化珪素層と前記第１導電型半導体領域との間の領域に接して選択的に設けられたゲート絶縁膜と，前記ゲート絶縁膜を挟んで前記第２導電型領域の反対側に選択的に設けられたゲート電極と，前記ゲート電極を覆う層間絶縁膜と，前記層間絶縁膜を覆うバリア膜と，前記第２導電型領域および前記第１導電型半導体領域の表面に接するように選択的に形成された第１のソース電極と，を備え，
　前記第１のソース電極はＮｉシリサイド層であって一方の面が前記第２導電型領域および前記第１導電型半導体領域のみに接し，他方の面が前記バリア膜から前記第１のソース電極にかけて形成された，金属とアルミニウム（Ａｌ）の積層からなる第２のソース電極のみに接する，
ことを特徴とする半導体装置。」
　カ　相違点
（ア）相違点１
　本願発明１においては，「バリア膜」は「窒化チタン（ＴｉＮ）またはチタン（Ｔｉ）と窒化チタンとの積層からなる」のに対して，引用発明においては，バリア膜はＴＥＯＳ膜や熱酸化膜等の酸化膜や窒化膜のような絶縁膜であって，ＢＰＳＧ絶縁膜へのＮｉ拡散の防止効果を得ることができる他の絶縁膜である点。
（イ）相違点２
　本願発明１においては，「第２のソース電極」は「チタンとアルミニウム（Ａｌ）」「の積層からなる」のに対して，引用発明においては，ｎ型半導体のコンタクト部に対するオーミック材料となる電極材料のＮｉで形成された下地配線電極およびｐ型不純物層のコンタクト部に対するオーミック材料となる電極材料のＡｌで形成された上層配線電極によって構成されており，ニッケルとアルミニウムの積層である点。
（ウ）相違点３
　本願発明１においては，「前記ゲート電極を覆う前記層間絶縁膜および前記バリア膜の端部が外側に凸状の傾斜のみを有する」のに対して，引用発明においては，ゲート電極を覆うＢＰＳＧ絶縁膜およびバリア膜の端部が外側に凸状の傾斜のみを有するのか不明な点。
（２）相違点についての判断
　上記相違点について，判断する。
　ア　相違点２について
　事案に鑑み，上記相違点２について，まず検討をする。
（ア）引用文献１においては，「縦型パワーＭＯＳＦＥＴでは，上部電極となるソース電極をｎ型半導体で構成されるｎ+型ソース領域にオーミック接触させられるようにするために，ｎ型半導体に対するオーミック材料（例えばＮｉ（ニッケル））を電極材料として用いているため，この電極材料がＢＰＳＧ絶縁膜膜中に拡散することが確認され」，「このようなＢＰＳＧ絶縁膜中への電極材料の拡散が生じると，ＢＰＳＧ絶縁膜の絶縁性が低下してしまう」ため，「ＢＰＳＧ絶縁膜をなるべく薄くしつつ，ＢＰＳＧ絶縁膜中への電極材料の拡散の影響を抑制できる手法が望まれ」ており，「本発明は上記点に鑑みて，
層間絶縁膜としてＢＰＳＧ絶縁膜を用いる場合に，ＢＰＳＧ絶縁膜上に形成される上部電極の電極材料がＢＰＳＧ絶縁膜に拡散することを抑制できるＳｉＣ半導体装置およびその製造方法を提供すること
（イ）また，引用発明においては，上記（ア）の課題を解決するために「ソース電極（１２）は，
Ｎｉを含むｎ型半導体に対するオーミック材料
前記下地配線電極（１２ａ）に含まれるＮｉの拡散を抑制するバリア層（１０ｂ）
下地配線電極（１２ａ）を構成する電極材料，つまりｎ型半導体に対するオーミック材料であるＮｉがＢＰＳＧ絶縁膜（１０ａ）に拡散することを防止することが可能となる
（ウ）そして，引用文献１の「ＢＰＳＧ絶縁膜１０ａのバリア膜」として，「ＴＥＯＳ膜１０ｂを例に挙げたが，ＴＥＯＳ膜１０ｂに限らず，熱酸化膜等の酸化膜や窒化膜のような絶縁膜であっても，
ＢＰＳＧ絶縁膜１０ａへのＮｉ拡散の防止効果を得ることができる
（エ）すなわち，引用発明において，「ソース電極」の下地配線電極として「ニッケル」から「チタン」へと設計変更することに阻害要因が存在すると言える。
（オ）してみれば，引用発明において，本願発明１のように「前記バリア膜から前記第１のソース電極にかけて形成された，チタンとアルミニウム（Ａｌ）またはチタンとアルミニウムシリコン（ＡｌＳｉ）の積層からなる第２のソース電極」を備えることは，当業者が容易になし得たこととはいえない。
　イ　また，本願発明１は，上記相違点１ないし３に係る構成を備えることによって，本願の発明の詳細な説明に記載された，「層間絶縁膜上に形成する第２ソース電極のカバレッジを改善でき，特性変動を抑制し信頼性の向上を図ることができる」（本願明細書段落【００１６】，【００１７】）という顕著な効果を奏するものと認められる。
　ウ　したがって，本願発明１は，相違点１，３についての個別の判断をするまでもなく，引用発明，引用文献２ないし６に記載された技術的事項に基づいて，当業者が容易に発明できたものであるとはいえない。
２　本願発明２ないし５について
　本願の請求項２は請求項１を引用するものであり，本願の請求項３は請求項１に対応する製造方法の発明であり，本願の請求項４，５は請求項３を引用するものであり（上記第４の２），本願発明２ないし５は，本願発明１の発明特定事項を実質的に全て含み，上記１（１）カ（イ）の相違点２と同じ相違点を有するものであるから，本願発明２ないし５もまた，本願発明１と同じ理由により，引用発明，引用文献２ないし６に記載された技術的事項に基づいて，当業者が容易に発明できたものであるとはいえない。
第７　当審拒絶理由について
１　特許法第３６条第６項第２号（明確性要件）について
　当審では，当審拒絶理由において特許請求の範囲の請求項３ないし５の記載が，誤記があり明確でない旨の拒絶の理由を通知しているが，本件補正により誤記が訂正され，この拒絶の理由は解消した。
第８　原査定についての判断
　原査定は，請求項１，３について上記引用文献１，２に基づいて，請求項２，５について上記引用文献１ないし３に基づいて，請求項４について上記引用文献１，２，４ないし６に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができないというものである。
　しかしながら，本件補正後の請求項１ないし５はそれぞれ，上記第６にて検討したように，引用文献１に記載された発明，引用文献２ないし６に記載された技術的事項に基づいて，当業者が容易に発明できたものであるとはいえないものであるので，当業者が容易に発明をすることができたものであったとは認められない。
　したがって，原査定を維持することはできない。
第９　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。