【事件の表示】
　平成　３年特許願第３６０４７１号「ＣＭＯＳモノリシックＩＣ装置」拒絶査定不服審判事件〔平成　６年　２月１８日出願公開、特開平　６−　４５９３４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成３年１２月３１日（パリ条約による優先権主張１９９０年１２月２８日、米国）の出願であって、その請求項１に係る発明は、平成１７年６月１４日付けの手続補正書によって補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１に記載されたとおりの次のものと認める。（以下、「本願発明」という。）
「差分入力信号を受けて、該入力信号とバイアス電流との所定の関数として出力信号を発生するアナログ信号受信手段を有するアナログ部分を備え、
　バイアス電流は、アナログ信号受信手段の内部で発生されて該受信手段への入力オフセット電圧を規定し、
　デジタル信号を受けるデジタル信号受信手段を有するデジタル部分を備え、
　さらに、アナログ信号受信手段とデジタル信号受信手段とに相互接続されて、アナログ部分またはデジタル部分に応答して出力信号を発生する手段と、
　バイアス電流を制御することにより入力オフセット電圧を制御する手段とを具備するＣＭＯＳモノリシックＩＣ装置。」
　　
２．引用例
　これに対して、当審において平成１６年１２月７日付けで通知した拒絶の理由に引用した特開昭６２−６８３０８号公報（以下、「引用例１」という。）、特開昭６０−３３５８９号公報（以下、「引用例２」という。）、及び特開昭６０−６６８５２号公報（以下、「引用例３」という。）には、それぞれ、図面とともに次の事項が記載されている。
　
［引用例１］
Ａ．「〔技術分野〕
　この発明は、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）により構成された増幅出力回路に関するもので、アナログ増幅出力回路に利用して有効な技術に関するものである。」（第１頁右欄第１９行〜第２頁左上欄第３行）
Ｂ．「〔実施例〕
　第１図には、この発明の一実施例の回路図が示されている。同図の各回路素子は、公知のＣＭＯＳ（相補型ＭＯＳ）集積回路の製造技術によって、１個の単結晶シリコンのような半導体基板上において形成される。」（第２頁右下欄第１４〜１９行）
Ｃ．「Ｎチャンネル型の差動増幅ＭＯＳＦＥＴＱ５，Ｑ６のゲートは、それぞれ入力端子（−），（＋）に結合される。この差動増幅ＭＯＳＦＥＴＱ５，Ｑ６の共通ソースと負の電圧端子−Ｖ（正の電源電圧からなる一電源方式では、回路の接地電位）との間には、バイアス電流を流すＮチャンネルＭＯＳＦＥＴＱ１２が設けられる。上記差動増幅ＭＯＳＦＥＴＱ５，Ｑ６のドレインと正の電圧端子＋Ｖとの間には、ダイオード形態にされたＰチャンネルＭＯＳＦＥＴＱ３，Ｑ４が負荷手段としてそれぞれ設けられる。」（第３頁右上欄第１〜１１行）
Ｄ．「また、出力の低オフセット電圧化のために、次のバイアス回路により形成されるバイアス電流に基づいて上記各定電流ＭＯＳＦＥＴＱ１１〜Ｑ１５による定電流が形成される。
　ここで、バイアス回路により形成されるバイアス電流をＩｂとし、・・・（中略）・・・無信号時におけるＰチャンネルＭＯＳＦＥＴＱ１とＮチャンネルＭＯＳＦＥＴＱ２に流れる電流をＩｐとＩｎとすると、これらの電流ＩｐとＩｎは、次のように表される。
　・・・（中略）・・・
　オフセット電圧を零にするためには、上記電流ＩｐとＩｎを等しくすればよい。
　・・・（中略）・・・
　すなわち、差動部におけるＭＯＳＦＥＴＱ４に対応されたＭＯＳＦＥＴＱＢ１と、ＭＯＳＦＥＴＱ８に対応されたＭＯＳＦＥＴＱＢ２と、ＭＯＳＦＥＴＱ１０に対応されたＭＯＳＦＥＴＱＢ３とと、それにＮチャンネルＭＯＳＦＥＴＱＢ４を直列接続して、バイアス電流Ｉｂを形成するものである。
　・・・（中略）・・・
　ここで、オフセット零を実現するため、バイアス電流Ｉｂは、次式（７）のように設定される。
　・・・（中略）・・・
　このようにバイアス電流Ｉｂの設定によって、上記電流Ｉｐ＝Ｉｎとするための条件は、次式（８）により求められる。
　・・・（中略）・・・
　式（８）から明らかなように、ＭＯＳＦＥＴのサイズ比により、ほぼオフセット電圧を零に設定することが可能とされる。」（第４頁左下欄第２０行〜第５頁右上欄第１０行）
　
　上記Ｂの記載において、「公知のＣＭＯＳ（相補型ＭＯＳ）集積回路の製造技術によって、１個の単結晶シリコンのような半導体基板上において形成される。」とあり、引用例１に記載の増幅出力回路は、「ＣＭＯＳモノリシックＩＣ装置」として形成されているものと認められる。
　よって、上記Ａ〜Ｄの記載及びこの分野の技術常識を参酌すると、引用例１には、実質的に次の発明が記載されているものと認められる。（以下、「引用例１記載の発明」という。）
「差分入力信号を受けて、該入力信号とバイアス電流との所定の関数として出力信号を発生するアナログ信号受信手段を有するアナログ部分を備え、
　バイアス電流は、アナログ信号受信手段の内部で発生されて該受信手段への入力オフセット電圧を規定し、
　バイアス電流を制御することにより入力オフセット電圧を制御する手段を具備するＣＭＯＳモノリシックＩＣ装置。」
　
［引用例２］
Ｅ．「産業上の利用分野
　本発明はディスプレイ装置における入力信号切換装置に係り、特にＲＧＢの３原色信号を受信するディスプレイ装置において、３原色信号がアナログ信号の場合とディジタル信号の場合とで自動的に信号経路を切換える装置に関する。」（第１頁右欄第３〜８行）
Ｆ．「ディジタル信号処理回路１９は入力ディジタル信号に対し、後述する如くゲート回路により波形整形をした後、コントラスト調整をした電圧−電流変換信号を出力する。他方、アナログ信号処理回路２０は入力アナログ信号に対し、後述する如くコントラスト調整のために電圧−電流変換を行ない、その変換アナログ信号を出力する。ディジタル信号処理回路１９又はアナログ信号処理回路２０から取り出された赤色信号電流は出力端子２１を介して色出力回路２４へ供給される。」（第３頁左上欄第５〜１４行）
　
　上記Ｅ，Ｆの記載、及び第１図を参照すると、引用例２には、実質的に次の構成が記載されているものと認められる。
「アナログ信号を受けるアナログ信号処理回路２０を有するアナログ部分とデジタル信号を受けるディジタル信号処理回路１９を有するデジタル部分とを備え、上記アナログ信号処理回路２０と上記ディジタル信号処理回路１９とに相互接続されて、アナログ部分またはデジタル部分に応答して出力信号を発生する手段。」
　
［引用例３］
Ｇ．「アナログ機能とデジタル機能とを共存させたＩＣ自体は・・・（中略）・・・ＣＭＯＳでも構成されている」（第２頁左下欄第８〜１１行）
　
　上記Ｇの記載を参照すると、引用例３には、実質的に次の構成が記載されているものと認められる。
「アナログ部分とデジタル部分とを備えたＣＭＯＳＩＣ装置。」
　
 ３．対比
　本願発明と引用例１記載の発明とを対比すると、両者は、
「差分入力信号を受けて、該入力信号とバイアス電流との所定の関数として出力信号を発生するアナログ信号受信手段を有するアナログ部分を備え、
　バイアス電流は、アナログ信号受信手段の内部で発生されて該受信手段への入力オフセット電圧を規定し、
　バイアス電流を制御することにより入力オフセット電圧を制御する手段を具備するＣＭＯＳモノリシックＩＣ装置。」
である点で一致し、次の点で相違する。
　相違点：本願発明は、「アナログ信号受信手段を有するアナログ部分」に加えて「デジタル信号を受けるデジタル信号受信手段を有するデジタル部分」及び「アナログ信号受信手段とデジタル信号受信手段とに相互接続されて、アナログ部分またはデジタル部分に応答して出力信号を発生する手段」を備え、「アナログ部分」、「デジタル部分」及び「出力信号を発生する手段」を含めた全ての構成を「ＣＭＯＳモノリシックＩＣ装置」として形成するものであるのに対し、引用例１記載の発明は、そのようなものではない点。
　
４．当審の判断
　そこで、上記相違点について検討する。
　引用例２には、上記のように、「アナログ信号を受けるアナログ信号処理回路２０を有するアナログ部分とデジタル信号を受けるディジタル信号処理回路１９を有するデジタル部分とを備え、上記アナログ信号処理回路２０と上記ディジタル信号処理回路１９とに相互接続されて、アナログ部分またはデジタル部分に応答して出力信号を発生する手段」が記載されている。
　引用例２の上記構成において、「アナログ信号処理回路２０」は「アナログ信号受信手段」に相当し、「ディジタル信号処理回路１９」は「デジタル信号受信手段」に相当する構成であることは明らかであるから、引用例１記載の発明に対して上記構成を適用し、「アナログ信号受信手段を有するアナログ部分」に加えて「デジタル信号を受けるデジタル信号受信手段を有するデジタル部分」及び「アナログ信号受信手段とデジタル信号受信手段とに相互接続されて、アナログ部分またはデジタル部分に応答して出力信号を発生する手段」を備えるようにすることは、当業者が適宜に設計できる事項にすぎないものと認められる。
　また、引用例３には、上記のように、「アナログ部分とデジタル部分とを備えたＣＭＯＳＩＣ装置」が記載されており、「ＣＭＯＳＩＣ装置」において、１個の単結晶シリコンのような半導体基板上に回路素子を形成すること、すなわち「ＣＭＯＳモノリシックＩＣ装置」として回路素子を形成することは、当業者が適宜になし得ることにすぎないものと認められることから、「アナログ部分」、「デジタル部分」及び「出力信号を発生する手段」を含めた全ての構成を「ＣＭＯＳモノリシックＩＣ装置」として形成することも、当業者にとって、格別に困難な事項であるものとは認められない。
　そして、本願発明の構成によってもたらされる効果も、引用例１〜３に記載の発明から当業者ならば容易に予測することができる程度のものであって、格別のものとはいえない。
　
５．むすび
　したがって、本願発明は、引用例１〜３に記載の発明に基いて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。