【手続補正書】
【提出日】平成22年4月30日(2010.4.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路であって、
増幅器制御ノードと、
増幅器出力ノードと、
複数の第１の空間分布最終増幅段であって、各々が増幅器制御ノードに結合されたそれぞれの入力を有し、増幅器出力ノードに結合されたそれぞれの出力を有し、かつ第１の回路構成を備える複数の第１の空間分布最終増幅段と、
複数の第２の空間分布最終増幅段であって、各々が増幅器制御ノードに結合されたそれぞれの入力を有し、増幅器出力ノードに結合されたそれぞれの出力を有し、かつ第１の回路構成とは異なる第２の回路構成を備える複数の第２の空間分布最終増幅段と、
を備える回路。
【請求項２】
請求項１記載の回路において、
第１の操作モードにおいて増幅器制御ノード上に第１の信号を生成するために、および第２の操作モードにおいて増幅器制御ノード上に第２の信号を生成するために、増幅器出力ノードに応答する第１のフィードバック手段と、
第１の操作モードにおいて複数の第１の最終増幅段をイネーブルし、第２の操作モードにおいて複数の第２の最終増幅段をイネーブルするための手段と、
をさらに備える回路。
【請求項３】
請求項２記載の回路において、
前記第１のフィードバック手段は、
第１の操作モードにおいてイネーブルされた場合、増幅器制御ノード上に第１の信号を生成するための第１の前置増幅器回路と、
第２の操作モードにおいてイネーブルされた場合、増幅器制御ノード上に第２の信号を生成するための第２の前置増幅器回路と、
を備える回路。
【請求項４】
請求項１〜３のうちのいずれか記載の回路において、
アレイ線を含むメモリアレイをさらに備え、
複数の第１および第２の最終増幅段は、メモリアレイにわたって空間分布され、
増幅器出力ノードは、第１の操作モードにおいてメモリアレイ内のあるアレイ線に第１の電圧を供給し、第２の操作モードにおいてメモリアレイ内のあるアレイ線に第２の電圧を供給するために結合される回路。
【請求項５】
請求項４記載の回路において、
アレイ線を備える第２のメモリアレイと、
第２の増幅器制御ノードと、
第２の増幅器出力ノードと、
複数の第３の空間分布最終増幅段であって、各々が第２の増幅器制御ノードに結合されたそれぞれの入力を有し、第２の増幅器出力ノードに結合されたそれぞれの出力を有し、かつ第１の回路構成を備える複数の第３の空間分布最終増幅段と、
複数の第４の空間分布最終増幅段であって、各々が第２の増幅器制御ノードに結合されたそれぞれの入力を有し、第２の増幅器出力ノードに結合されたそれぞれの出力を有し、かつ第２の回路構成を備える複数の第４の空間分布最終増幅段と、
第２のメモリアレイのための第１の操作モードにおいて第２の増幅器制御ノード上に第１の信号を生成するために、および第２のメモリアレイのための第２の操作モードにおいて第２の増幅器制御ノード上に第２の信号を生成するために、第２の増幅器出力ノードに応答する第２のフィードバック手段と、
第２のメモリアレイのための第１の操作モードにおいて複数の第３の最終増幅段をイネーブルし、第２のメモリアレイのための第２の操作モードにおいて複数の第４の最終増幅段をイネーブルするための手段と、をさらに備え、
複数の第３および第４の最終増幅段は、第２のメモリアレイにわたって空間分布され、
第２の増幅器出力ノードは、第２のメモリアレイのための第１の操作モードにおいて第２のメモリアレイ内のあるアレイ線に第１の電圧を供給し、第２のメモリアレイのための第２の操作モードにおいて第２のメモリアレイ内のあるアレイ線に第２の電圧を供給するために結合され、
同時に、第１のメモリアレイは第１および第２の操作モードのうちの一方のためにイネーブルされ、第２のメモリアレイは第１および第２の操作モードのうちの他方のためにイネーブルされる回路。
【請求項６】
請求項５記載の回路において、
前記第１および第２のフィードバック手段は、
第１および第２の増幅器出力ノードのうちの一方に選択的に結合された第１の入力を有し、第１および第２の増幅器制御ノードのうちの一方の上に、第１の操作モードのための第１の信号を生成するために、第１および第２の増幅器制御ノードのうちの一方に選択的に結合された出力を有する第１の前置増幅器回路と、
第１および第２の増幅器出力ノードのうちの一方に選択的に結合された第１の入力を有し、第１および第２の増幅器制御ノードのうちの他方の上に、第２の操作モードのための第２の信号を生成するために、第１および第２の増幅器制御ノードのうちの一方に選択的に結合された出力を有する第２の前置増幅器回路と、
をともに備える回路。
【請求項７】
請求項４〜６のうちのいずれか記載の回路において、
メモリアレイは、基板上に形成された３次元メモリアレイを備え、
複数の第１および第２の最終増幅段は、メモリアレイの下に配置される回路。
【請求項８】
請求項１〜７のうちのいずれか記載の回路において、
複数の第１の最終増幅段の各々は、それぞれ、
増幅器制御ノードに応答するソースフォロワ素子と、
第１のイネーブル信号に応答するスイッチ素子と、を備え、
前記ソースフォロワ素子および前記スイッチ素子は、関連付けられた電圧供給ノードと増幅器出力ノードとの間で直列に結合され、
複数の第２の最終増幅段の各々は、それぞれ、
増幅器制御ノードに応答する共通ゲート素子と、
第２のイネーブル信号に応答するスイッチ素子と、を備え、
前記共通ゲート素子および前記スイッチ素子は、関連付けられた電圧供給ノードと増幅器出力ノードとの間で直列に結合される回路。
【請求項９】
請求項１〜７のうちのいずれか記載の回路において、
複数の第１および第２の最終増幅段の各々は、それぞれ、
増幅器制御ノードに結合された制御端末を有し、増幅器出力ノードに結合された第１の電流処理端末を有し、第１の内部ノードに結合された第２の電流処理端末を有する第１のトランジスタと、
関連付けられたイネーブル信号ノードに結合された制御端末を有し、第１の内部ノードに結合された第１の電流処理端末を有し、関連付けられた電圧供給ノードに結合された第２の電流処理端末を有する第２のトランジスタと、を備え、
複数の第１の最終増幅段の第１および第２のトランジスタのうちの１つは、複数の第２の最終増幅段の対応する第１または第２のトランジスタの導電型とは反対の導電型を備え、
複数の第１の最終増幅段と関連付けられた電圧供給ノードは、複数の第２の最終増幅段と関連付けられた電圧供給ノードと同一である回路。
【請求項１０】
方法であって、
第１の操作モードにおいて、各々が増幅器制御ノードに応答し、かつ増幅器出力ノードを駆動するために結合された、第１の回路構成を有する複数の第１の空間分布最終増幅段をイネーブルするステップと、
第２の操作モードにおいて、各々が増幅器制御ノードに応答し、かつ増幅器出力ノードを駆動するために結合された、第１の回路構成とは異なる第２の回路構成を有する複数の第２の空間分布最終増幅段をイネーブルするステップと、
第１の操作モードにおいて増幅器制御ノードを増幅器出力ノード上に第１の電圧を生成するための適切な電圧に駆動し、第２の操作モードにおいて増幅器制御ノードを増幅器出力ノード上に第２の電圧を生成するための適切な電圧に駆動するステップと、
を含む方法。
【請求項１１】
請求項１０記載の方法において、
第１の操作モードにおいて、増幅器出力ノードに応答して増幅器制御ノード上に第１の信号を生成するために、第１の前置増幅器回路をイネーブルするステップと、
第２の操作モードにおいて、増幅器出力ノードに応答して増幅器制御ノード上に第２の信号を生成するために、第２の前置増幅器回路をイネーブルするステップと、
をさらに含む方法。
【請求項１２】
請求項１１記載の方法において、
複数の第１および第２の最終増幅段は、アレイ線を有するメモリアレイにわたって空間分布され、前記方法は、
第１の操作モードにおいて増幅器出力ノードをメモリアレイ内のあるアレイ線に結合して第１の電圧をアレイ線上に供給し、第２の操作モードにおいて増幅器出力ノードをメモリアレイ内のあるアレイ線に結合して第２の電圧をアレイ線上に供給するステップをさらに含む方法。
【請求項１３】
請求項１２記載の方法において、
第２のメモリアレイのための第１の操作モードにおいて、各々が第１の回路構成を有し、第２の増幅器制御ノードに応答し、かつ第２の増幅器出力ノードを駆動するために結合された、第２のメモリアレイにわたって分布された複数の第３の空間分布最終増幅段をイネーブルするステップと、
第２のメモリアレイのための第２の操作モードにおいて、各々が第２の回路構成を有し、第２の増幅器制御ノードに応答し、かつ第２の増幅器出力ノードを駆動するために結合された、第２のメモリアレイにわたって分布された複数の第４の空間分布最終増幅段をイネーブルするステップと、
第２のメモリアレイのための第１の操作モードにおいて第２の増幅器制御ノードを第２の増幅器出力ノード上に第１の電圧を生成するための適切な電圧に駆動し、第２のメモリアレイのための第２の操作モードにおいて第２の増幅器制御ノードを第２の増幅器出力ノード上に第２の電圧を生成するための適切な電圧に駆動するステップと、
第２のメモリアレイのための第１の操作モードにおいて第２の増幅器出力ノードを第２のメモリアレイ内のあるアレイ線に結合して第１の電圧をアレイ線上に供給し、第２のメモリアレイのための第２の操作モードにおいて第２の増幅器出力ノードを第２のメモリアレイ内のあるアレイ線に結合して第２の電圧をアレイ線上に供給するステップと、
第１および第２の操作モードのうちの一方のための第１のメモリアレイをイネーブルし、第１および第２の操作モードの他方のための第２のメモリアレイを同時にイネーブルするステップと、
をさらに含む方法。
【請求項１４】
請求項１３記載の方法において、
第１の前置増幅器回路の第１の入力を第１および第２の増幅器出力ノードのうちの一方に結合し、第１の前置増幅器回路の出力を第１および第２の増幅器制御ノードのうちの一方に結合し、第１の操作モードのための第１の信号を増幅器制御ノード上に生成するステップと、
第２の前置増幅器回路の第１の入力を第１および第２の増幅器出力ノードの他方に結合し、第２の前置増幅器回路の出力を第１および第２の増幅器制御ノードの他方に結合し、
第２の操作モードのための第２の信号を増幅器制御ノード上に生成するステップと、
をさらに含む方法。
【請求項１５】
請求項１２〜１４のうちのいずれか記載の方法において、
メモリアレイは、基板上に形成された３次元メモリアレイを含み、
複数の第１および第２の最終増幅段は、メモリアレイの下に配置される方法。