【事件の表示】
　特願２０１４−１５３２３６「半導体装置」拒絶査定不服審判事件〔平成２８年　３月　７日出願公開、特開２０１６−　３１９９７、請求項の数（６）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯　
　本願は，平成２６年７月２８日の出願であって，その手続の経緯は以下のとおりである。
平成２９年　９月２２日付け　拒絶理由通知
平成２９年１１月１５日　　　意見書・手続補正
平成３０年　２月　７日付け　拒絶理由通知
平成３０年　４月　５日　　　意見書・手続補正
平成３０年　５月２３日付け　拒絶査定（以下，「原査定」という。）
平成３０年　７月２５日　　　審判請求・手続補正
平成３１年　２月２６日付け　拒絶理由通知（以下，「当審拒絶理由」という。）
平成３１年　４月１８日　　　意見書・手続補正
　
第２　原査定の概要
　原査定の概要は次のとおりである。
　本願の請求項１−４，８に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者（以下，「当業者」という。）が容易に発明できたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　　　　　　　　　　　　　　＜引用文献等一覧＞
　１．特開昭６０−１４２５６８号公報
　２．特開２００５−２１７０４９号公報
　３．特開２００７−０４２９７６号公報
　４．特開２００５−０１９８４０号公報
　５．特開２００７−０９５８５８号公報
　６．国際公開第２００７／０７７６６６号
　
第３　当審拒絶理由の概要
　当審拒絶理由の概要は次のとおりである。
　本願の請求項１−５，８に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前に当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。 
 　　　　　　　　　　　　　　＜引用文献等一覧＞ 
　２．特開２００５−２１７０４９号公報
　５．特開２００７−０９５８５８号公報
　
第４　本願発明
　本願の請求項１−６に係る発明（以下，それぞれ「本願発明１」−「本願発明６」という。）は，平成３１年４月１８日に補正された特許請求の範囲の請求項１−６に記載された事項により特定される，次のとおりのものと認められる。
「【請求項１】
　一方の主面と，前記一方の主面と反対側にある他方の主面とを有するＳｉ基板またはＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板と，
　前記Ｓｉ基板またはＳＯＩ基板の前記一方の主面に形成され，ワイドギャップ半導体であるＳｉ化合物よりなるＳｉ化合物半導体層とを備え，
　前記Ｓｉ化合物半導体層は，ｐｎ接合を構成するｐ型半導体層とｎ型半導体層とを含み，
　前記Ｓｉ化合物半導体層における前記Ｓｉ基板またはＳＯＩ基板の側とは反対側に形成された第１および第２の電極と，
　前記Ｓｉ基板またはＳＯＩ基板の前記他方の主面に形成され，前記第１および第２の電極のうち一方の電極と電気的に接続された裏面電極とをさらに備え，
　前記ｐｎ接合は，前記裏面電極と，前記第１および第２の電極のうち他方の電極との間に電圧が印加されている場合に逆バイアス状態となり，
　前記Ｓｉ化合物半導体層上に形成され，ＧａＮを含む窒化物半導体層をさらに備え，
　前記第１および第２の電極は，前記窒化物半導体層にオーミック接触する，半導体装置。
　　【請求項２】
　前記一方の電極は前記第１および第２の電極のうち低い電位が与えられる方の電極であり，
　前記ｎ型半導体層は，前記ｐ型半導体層よりも前記Ｓｉ基板またはＳＯＩ基板から離れた位置に形成される，請求項１に記載の半導体装置。
　　【請求項３】
　前記一方の電極は前記第１および第２の電極のうち高い電位が与えられる方の電極であり，
　前記ｐ型半導体層は，前記ｎ型半導体層よりも前記Ｓｉ基板またはＳＯＩ基板から離れた位置に形成される，請求項１に記載の半導体装置。
　　【請求項４】
　前記窒化物半導体層にショットキー接触する第３の電極をさらに備え，
　前記窒化物半導体層は，第１の窒化物半導体層と，前記第１の窒化物半導体層の表面に形成され，前記第１の窒化物半導体層のバンドギャップよりも広いバンドギャップを有する第２の窒化物半導体層とを含む，請求項１〜３のいずれかに記載の半導体装置。
　　【請求項５】
　前記窒化物半導体層にショットキー接触し，前記第１の電極と前記第２の電極との間の電流を制御するための第３の電極をさらに備えた，請求項１〜３のいずれかに記載の半導体装置。
　　【請求項６】
　前記Ｓｉ化合物は，２ｅＶ以上３．２６ｅＶ以下のバンドギャップを有する，請求項１〜５のいずれかに記載の半導体装置。」
　
第５　引用文献及び引用発明
１　引用文献１について
　原査定に引用された引用文献１には，図面とともに次の事項が記載されている。（下線は当審で付加した。以下同じ。）
「＜技術分野＞
本発明は炭化珪素を主として成る電界効果トランジスタの製造方法に関するものである。」（１頁左欄１１−１３行）
「＜発明の目的＞
　本発明は，
珪素単結晶基板上に炭化珪素単結晶膜を成長させ
工業的規模での量産性に優れた炭化珪素を主として成る電界効果トランジスタを得ることのできる
「○ｐｎ接合型電界効果トランジスタ
　ｐｎ接合型電界効果トランジスタの製造方法のステップを第１図（Ａ）（Ｂ）（Ｃ）に示す。前述した結晶成長法で，第１図（Ａ）に示すように，
ｐ型珪素単結晶基板１の上に，１〜２μｍ程度の膜厚のｐ型炭化珪素単結晶膜２，０．５〜１μｍ程度の膜厚のｎ型炭化珪素単結晶膜３，１〜２μｍ程度の膜厚のｐ型炭化珪素単結晶膜４を順次積層して成長させる。
ｐｎ接合型電界効果トランジスタ
２　引用文献２について
（１）引用文献２
　当審拒絶理由及び原査定に引用された引用文献２には，図面とともに次の事項が記載されている。
「【技術分野】
【０００１】
　本発明はシリコンまたは
シリコン化合物から成る基板上に窒化物半導体領域を有する例えばHEMT
の半導体装置
「【０００４】
　ところで，シリコン基板の線膨張係数は，窒化ガリウム系化合物半導体の線膨張係数と大きく相違する。このため，シリコン基板の上に窒化ガリウム系化合物半導体を肉厚にエピタキシャル成長させるとウエハに反りが生じてしまう。このウエハの反りは，電極形成工程等に悪影響を及ぼすだけでなく，半導体素子を構成する窒化ガリウム系化合物半導体領域にクラック等を発生させ，半導体素子の電気的特性を劣化させる虞がある。このため，シリコン基板の上に形成される窒化ガリウム系化合物半導体領域の厚みは，特許文献１に記載された多層膜バッファ領域を形成した場合でも，３μm程度が限度であった。
　MESFETやHEMTにおいて，ゲート・ドレイン間或いはドレイン・ソース間の横方向の耐圧は，ゲート電極とドレイン電極との横方向或いはドレイン電極とソース電極との間の横方向の距離を十分とることによって，窒化ガリウム系化合物半導体領域の表面における高耐圧化を達成できる。しかし，
窒化ガリウム系化合物半導体領域の表面とシリコン基板裏面との間の耐圧は，窒化ガリウム系化合物半導体領域の厚みを大きくできないために制限を受ける。
【０００５】
　シリコン基板の抵抗値を高くして，シリコン基板に電圧を分担させて，高耐圧を図ることも考えられるが，シリコン基板の抵抗率は１０００Ω・cm程度である。このため，
シリコン基板自体で耐圧を確保することは困難である。また，放熱特性を向上するためには，シリコン基板は薄いことが望ましく，この点からもシリコン基板で耐圧を向上することは困難であった。基板にシリコンカーバイトなどのシリコン化合物を用いた場合も同様である。
【特許文献１】特開２００３−５９９４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
　本発明が解決しようとする
課題は，
シリコン化合物の基板上に半導体素子形成用の窒化物半導体領域を有する半導体装置の高耐圧が困難なこと
「【発明の効果】
【０００９】
　本発明によれば，シリコン又は
シリコン化合物から成る基板内
にpｎ接合が形成される。従って，このｐｎ接合が逆バイアスされるように半導体装置を使用することによって，主半導体領域の表面と及び基板の裏面との間の耐圧を向上させることができる。
「【実施例１】
【００１１】
図１に本発明の実施例１に係る
半導体装置としてのHEMT
【００１２】
このHEMTは，
シリコン基板１と，バッファ領域２と，素子形成用の主半導体領域３と，第１の電極としてのソース電極４と，第２の電極としてのドレイン電極５と，制御電極としてのゲート電極６，と裏面電極７と，金属支持基板８と，導電性接合層９と，接続導体１０とを有している。
【００１３】
　
シリコン基板１は，導電型決定不純物としてＢ（ボロン）等の３族元素を含むｐ型半導体領域１ｐと導電型決定不純物としてＰ（リン）等の５族元素を含むｎ型半導体領域１ｎとから成り，その表面と裏面との間にｐｎ接合を含んでいる。このｐｎ接合は半導体素子の耐圧向上に寄与する。
【００１４】
ｐ型半導体領域１ｐとｎ型半導体領域１ｎとから成るシリコン基板１は，ｐ型半導体基板上にｎ型半導体をエピタキシャル成長させること，又はｐ型半導体基板にｎ型不純物を拡散させること，又はｎ型半導体基板上にｐ型半導体をエピタキシャル成長させること，又はｎ型半導体基板にｐ型不純物を拡散させることによって形成される。ｐ型半導体領域１ｐのｐ型不純物濃度は例えば１×１０13ｃｍ-3程度であり，ｎ型半導体領域１ｎのｎ型不純物濃度は例えば１×１０14ｃｍ-3程度である。このシリコン基板１のバッファ領域２側の主面は，ミラー指数で示す結晶の面方位において（１１１）ジャスト面であることが望ましい。
シリコン基板１の厚みは，バッファ領域２及び主半導体領域３の支持体として機能することができる値に決定され，例えば約３５０μｍである。
（中略）
【００２１】
バッファ領域２の上に配置されているHEMT素子形成用の
主半導体領域３は，電子走行層３１と電子供給層３２とを有している。この実施例では，電子走行層３１が不純物非ドープのGaNから成る。
【００２２】
主半導体領域３の主面１１上に配置されたソース電極４及びドレイン電極５は電子供給層３２にそれぞれオーミック接触し，
周知のように電子走行層３１と電子供給層３２との接合界面に２次元電子ガス層が形成され，ここが電子の通路となる。ＨＥＭＴのオン動作時には，ソース電極４，電子供給層３２，２次元電子ガス層を含む電子走行層３１，電子供給層３２，及びドレイン電極５の経路で電子が流れる。この電子の流れ即ち電流の流れはゲート電極６に印加される制御電圧で調整される。
【００２３】
シリコン基板１の他方の主面即ち裏面１２に金属から成る裏面電極７が形成されている。裏面電極７はシリコン基板１にオーミック接触している。
裏面電極７は導電性接合層９及び金属支持板８及び接続導体１０を介してソース電極４に電気的に接続され
「【００３９】
　本発明は上述の実施例に限定されるものではなく，例えば次の変形が可能なものである。
（中略）
　（８）　
シリコン基板１を
ＳｉＣ等のシリコン化合物とすることができる。
（後略）」
（２）引用発明
　前記（１）より，引用文献２には，次の発明（以下，「引用発明」という。）が記載されていると認められる。
「半導体装置としてのHEMTであって，ＳｉＣであるシリコン化合物基板と，バッファ領域と，素子形成用の主半導体領域と，第１の電極としてのソース電極と，第２の電極としてのドレイン電極と，制御電極としてのゲート電極，と裏面電極とを有しており，
　シリコン化合物基板は，ｐ型半導体領域とｎ型半導体領域とから成り，その表面と裏面との間にｐｎ接合を含んでおり，
　主半導体領域は，電子走行層と電子供給層とを有し，電子走行層が不純物非ドープのGaNから成るもので，
　主半導体領域の主面上に配置されたソース電極及びドレイン電極は電子供給層にそれぞれオーミック接触し，
　シリコン化合物基板の裏面に裏面電極が形成されており，裏面電極はソース電極に電気的に接続され，
　ｐｎ接合が逆バイアスされるように半導体装置を使用することによって，耐圧を向上させることができること。」
３　引用文献３について
　原査定に引用された引用文献３には，図面とともに次の事項が記載されている。
「【００２８】
　第１及び第２の伝導形の半導体層は，ＬＥＤの発光部から出射される光を充分に透過できる
禁止帯幅（Ｅｇ）の高い半導体材料
立方晶３Ｃ型（Ｅｇ＝２．４ｅＶ），または六方晶の４Ｈ型（Ｅｇ＝３．３ｅＶ）或いは６Ｈ型（Ｅｇ＝３．０ｅＶ）の炭化珪素（ＳｉＣ）
４　引用文献４について
　原査定に引用された引用文献４には，図面とともに次の事項が記載されている。
「【０００６】
例えば，
シリコンカーバイドはバンドギャップが４Ｈで３．２６ｅＶ，６Ｈで３．０２ｅＶである
５　引用文献５について
　当審拒絶理由及び原査定に引用された引用文献５には，図面とともに次の事項が記載されている。
「【０００３】
　しかしながら，この種の化合物半導体は，高価であり，その
低コスト化が求められている。
　
化合物半導体において，低コスト化が可能なものとしては，例えば，Ｓｉ単結晶基板上に，化合物半導体単結晶バッファー層と，化合物半導体単結晶膜を積層したもの
【特許文献１】特開２００３−５９９４８号公報」
「【発明を実施するための最良の形態】
【００１８】
　以下，本発明についてより詳細に説明する。
　本発明に係る
化合物半導体デバイス用基板は，Ｓｉ単結晶基板上に，少なくとも，厚さ１００ｎｍ以上の３Ｃ−ＳｉＣ層
【００１９】
　具体的には，本発明に係る第１の態様の化合物半導体デバイス用基板は，結晶面方位｛１１１｝，キャリア濃度１０16〜１０21／ｃｍ3，伝導型ｎ型の
Ｓｉ単結晶基板上に
３Ｃ−ＳｉＣ単結晶バッファー層
とが順次積層されているもの
【００２０】
　このように構成された化合物半導体用基板においては，ＧａＮのバンドキャップは３．４ｅＶであるのに対して，
３Ｃ−ＳｉＣのバンドギャップは２．２ｅＶであり
　また，六方晶ＧａxＡｌ1-xＮ単結晶バッファー層は，厚さ０．０１〜０．５μｍと薄いため，前記ホールは，六方晶ＧａxＡｌ1-xＮ単結晶バッファー層も通過することができるため，ホールは蓄積されず，デバイスの破壊電圧は，従来よりも２倍程度に向上する。」
「【００２５】
　前記Ｓｉ単結晶基板の厚さは，１００〜１０００μｍであることが好ましく，２００〜８００μｍであることがより好ましい。
　
Ｓｉ単結晶基板の厚さが１００μｍ未満の場合，機械的強度不足となる。
６　引用文献６の記載
　原査定に引用された引用文献６の表３（２８頁）には，「基板材料」としての「６Ｈ−ＳｉＣ」，「４Ｈ−ＳｉＣ」，「３Ｃ−ＳｉＣ」の「熱伝導率（Ｗ／ｍＫ）」が，いずれも「４．９×１０−２」であることが記載されていると認められる。
　
第６　対比及び判断
１　本願発明１について
（１）本願発明１と引用発明との対比
　ア　引用発明の「シリコン化合物基板」は本願発明１の「一方の主面と，前記一方の主面と反対側にある他方の主面とを有するＳｉ基板またはＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板」と，「一方の主面と，前記一方の主面と反対側にある他方の主面とを有する」「基板」である点で共通する。
　イ　引用発明の「シリコン化合物基板」は，本願発明１の「ワイドギャップ半導体であるＳｉ化合物よりなるＳｉ化合物半導体層」に相当する。
　ウ　引用発明の「シリコン化合物基板は，ｐ型半導体領域とｎ型半導体領域とから成り，その表面と裏面との間にｐｎ接合を含んでおり」は，本願発明１の「前記Ｓｉ化合物半導体層は，ｐｎ接合を構成するｐ型半導体層とｎ型半導体層とを含み」に相当する。
　エ　引用発明の「第１の電極としてのソース電極と，第２の電極としてのドレイン電極」は，本願発明１の「第１および第２の電極」に相当する。
　オ　引用発明では「シリコン化合物基板の裏面に裏面電極が形成されており，裏面電極はソース電極に電気的に接続され」ているから，「基板の前記他方の主面に形成され，前記第１および第２の電極のうち一方の電極と電気的に接続された裏面電極とをさらに備え」るといえる。
　カ　引用発明では「ｐｎ接合が逆バイアスされるように半導体装置を使用することによって，耐圧を向上させることができる」から，「前記ｐｎ接合は，前記裏面電極と，前記第１および第２の電極のうち他方の電極との間に電圧が印加されている場合に逆バイアス状態とな」るといえる。
　キ　引用発明では「主半導体領域は，電子走行層と電子供給層とを有し，電子走行層が不純物非ドープのGaNから成るもの」であるから，「前記Ｓｉ化合物半導体層上に形成され，ＧａＮを含む窒化物半導体層をさらに備え」るといえる。
　ク　引用発明の「主半導体領域の主面上に配置されたソース電極及びドレイン電極は電子供給層にそれぞれオーミック接触し」は，本願発明１の「前記第１および第２の電極は，前記窒化物半導体層にオーミック接触する」に相当する。
　ケ　すると，本願発明１と引用発明とは，下記コの点で一致し，下記サの点で相違する。
　コ　一致点
「一方の主面と，前記一方の主面と反対側にある他方の主面とを有する基板と，
　ワイドギャップ半導体であるＳｉ化合物よりなるＳｉ化合物半導体層とを備え，
　前記Ｓｉ化合物半導体層は，ｐｎ接合を構成するｐ型半導体層とｎ型半導体層とを含み，
　第１および第２の電極と，
　基板の前記他方の主面に形成され，前記第１および第２の電極のうち一方の電極と電気的に接続された裏面電極とをさらに備え，
　前記ｐｎ接合は，前記裏面電極と，前記第１および第２の電極のうち他方の電極との間に電圧が印加されている場合に逆バイアス状態となり，
　前記Ｓｉ化合物半導体層上に形成され，ＧａＮを含む窒化物半導体層をさらに備え，
　前記第１および第２の電極は，前記窒化物半導体層にオーミック接触する，半導体装置。」
　サ　相違点
　本願発明１では，「基板」が「Ｓｉ基板またはＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板」であり，さらに「Ｓｉ化合物半導体層」が「前記Ｓｉ基板またはＳＯＩ基板の前記一方の主面に形成され」，「第１および第２の電極」が「前記Ｓｉ化合物半導体層における前記Ｓｉ基板またはＳＯＩ基板の側とは反対側に形成され」るのに対し，引用発明では，「基板」が「ＳｉＣであるシリコン化合物基板」であり，「前記Ｓｉ基板またはＳＯＩ基板」とその「一方の主面に形成され」た「Ｓｉ化合物半導体層」ではない点。
（２）判断
　前記相違点について検討すると，「基板」を「Ｓｉ基板またはＳＯＩ基板とその一方の主面に形成されたＳｉ化合物半導体層」で構成することは，何れの文献にも記載も示唆もされていない。
　引用発明の「基板」とは「バッファ領域２及び主半導体領域３の支持体として機能する」（前記第５の２（１）【００１４】）ものであるから，「バッファ領域」や「主半導体領域」とは別にそれらの下層にあってそれらを支持するものである。
　引用文献１には「ｐ型珪素単結晶基板１の上に，炭化珪素単結晶膜を順次積層して成長させる」ことが記載されているが，この「炭化珪素単結晶膜」は「ｐｎ接合型電界効果トランジスタ」の主半導体領域に相当するものであって，これを支持するものは「ｐ型珪素単結晶基板」のみであるから，たとえ，引用発明に引用文献１に記載された技術を採用しても，引用発明の「シリコン化合物基板」が引用文献１に記載された「ｐ型珪素単結晶基板」に置き換わるだけで，「Ｓｉ基板またはＳＯＩ基板とその一方の主面に形成されたＳｉ化合物半導体層」は得られない。
　引用文献５には「Ｓｉ単結晶基板上に３Ｃ−ＳｉＣ単結晶バッファー層とが順次積層されているもの」が記載されているが，この「３Ｃ−ＳｉＣ単結晶バッファー層」を支持するものは「Ｓｉ単結晶基板」のみである（前記第５の５【００２５】）から，たとえ，引用発明に引用文献５に記載された技術を採用しても，引用発明の「シリコン化合物基板」が引用文献５に記載された「Ｓｉ単結晶基板」に置き換わるだけで，「Ｓｉ基板またはＳＯＩ基板とその一方の主面に形成されたＳｉ化合物半導体層」は得られない。
　したがって，前記相違点に係る構成を得ることは，当業者が容易になしうることではない。
（３）まとめ
　よって，本願発明１は，引用文献２，１，３−６に記載された発明に基いて，当業者が容易に発明をすることができたとはいえない。
２　本願発明２−６について
　本願発明２−６は，本願発明１を引用するものであり，本願発明１の発明特定事項をすべて備え，さらに他の発明特定事項を付加したものに相当するから，前記１と同様の理由により，引用文献２，１，３−６に記載された発明に基いて，当業者が容易に発明をすることができたとはいえない。
　
第７　原査定についての判断
　前記第６のとおり，本願発明１−６は，引用文献２，１，３−６に記載された発明に基いて，当業者が容易に発明をすることができたものではない。
　なお，原査定は，その理由の記載からみて，引用文献２に記載された発明を主引用発明としていると認められる。
　したがって，原査定を維持することはできない。
　
第８　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。