【事件の表示】
　特願２０１３−１５０５２６「磁気メモリを製造するための装置及び磁気接合を提供するための方法」拒絶査定不服審判事件〔平成２６年　２月　３日出願公開，特開２０１４−　２２７５１〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成２５年（２０１３年）７月１９日（パリ条約による優先権主張２０１２年７月２０日（以下，「本願優先日」という。），米国）の出願であって，平成２９年４月７日付け拒絶理由通知に対し，同年７月４日に意見書が提出されるとともに手続補正がされたが，同年１１月１７日付けで拒絶査定（以下，「原査定」という。）がされ，これに対し，平成３０年３月２３日に拒絶査定不服審判の請求がされると同時に手続補正がされ，その後，当審からの同年１２月３日付け拒絶理由通知（以下，「当審拒絶理由」という。）に対し，平成３１年１月２４日に意見書が提出されるとともに手続補正（以下，「本件補正」という。）がされたものである。
第２　本願発明
　本件補正によって補正された特許請求の範囲の請求項１に係る発明（以下，「本願発明」という。）は，以下のとおりである。
「【請求項１】
　基板上に多数の磁気接合を含む磁気メモリを製造するために使用される装置において，
　反応性イオンエッチングチャンバーと，
　前記反応性イオンエッチングチャンバーの下流側に連結されるイオンミリングチャンバーと，
　前記イオンミリングチャンバーの下流側に連結される蒸着チャンバーと，を含み，
　前記反応性イオンエッチングチャンバー，前記イオンミリングチャンバー及び前記蒸着チャンバーは，直列的に連結され，
　前記反応性イオンエッチングチャンバー，前記イオンミリングチャンバー及び前記蒸着チャンバーのそれぞれには，各チャンバー専用の真空システムが設置され，
　前記反応性イオンエッチングチャンバー及び前記イオンミリングチャンバー，前記イオンミリングチャンバー及び前記蒸着チャンバーの各間にて，前記磁気メモリを大気環境に露出させずに移動することができ，
　前記磁気接合は２０ｎｍ以下の直径を有し，前記磁気メモリは隣接する磁気接合間で２００ｎｍ以下の間隔を有する装置。」
第３　拒絶の理由
　当審拒絶理由のうち，本願発明に対する理由２（進歩性）の概要は以下のとおりである。
（進歩性）本願発明は，本願優先日前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，本願優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
・引用文献等　１，３ないし６
　　　　　　　　　　　　　　＜引用文献等一覧＞ 
１．国際公開２００７／０３２３７９号
３．特開２００５−１０１４４１号公報
４．特開２０１２−７１９４号公報
５．特開２００５−１９４５８９号公報
６．国際公開２００９／０６０５３９号
第４　引用文献及び引用発明等
　１　引用文献１について
（１）　引用文献１の記載
　当審拒絶理由で引用された引用文献１（国際公開２００７／０３２３７９号）には，図面とともに以下の事項が記載されている（下線は当審で加筆した。以下，同じ。）。
ア　「技術分野
［０００１］　この発明は，
集積化磁気メモリであるＭＲＡＭ（magnetic random access memory）や，薄膜磁気ヘッドなどで利用される磁気抵抗効果素子の製造方法及び製造装置に関する
イ　「背景技術
［０００２］　
ＤＲＡＭ並の集積密度でＳＲＡＭ並の高速性を持ち，かつ無制限に書き換え可能なメモリとして集積化磁気メモリであるＭＲＡＭが注目されている
［０００３］　
磁気抵抗効果素子としては，例えば，シリコンやガラス等の基板の上に下部電極を形成し，その上に磁気抵抗効果素子（ＴＭＲ）を構成する８層の多層膜が形成されているものがある
［０００４］　磁気抵抗効果素子については，それを構成する多層磁性膜が形成された基板を，半導体産業で培われた反応性イオンエッチング（ＲＩＥ），イオンビームエッチング（ＩＢＥ）などの薄膜加工技術で加工して，所要の性能が得られるようにするという提案がなされている・・・。」
ウ　「発明を実施するための最良の形態
［００４８］　図１（ａ），（ｂ）は，本発明の磁気抵抗効果素子の製造方法の好ましい実施形態における加工工程のフローチャート（図１（ａ））と，当該フローチャートに対応させた磁気抵抗効果素子を構成する多層磁性膜が形成された基板１０の断面構造（図１（ｂ））を説明するものである。（以下，
「磁気抵抗効果素子を構成する多層磁性膜が形成された基板１０」を単に「基板１０」と表すことがある
　
図１（ｂ）において，符号１１で示されている部分が多層磁性膜である
［００４９］　
多層磁性膜１１としては，例えば，図４図示のように，基板の上に下部電極を形成し，その上に磁気抵抗効果素子を構成する多層磁性膜が形成されているものが使用される
［００５０］　図１（ｂ）中，符号１２で示されている部分は，ハードマスク層であり，単体元素であるＴａ（タンタル），Ｔｉ（チタン），Ａｌ（アルミニウム），Ｓｉ（シリコン）のいずれかの単層膜又は積層膜からなるマスク材，又は，Ｔａ，Ｔｉ，Ａｌ，Ｓｉのいずれかの酸化物又は窒化物の単層膜又は積層膜からなるマスクで構成することができる。
［００５１］　図２は，本発明の磁気抵抗効果素子の製造装置２０における好ましい実施形態の構成を説明する構成図である。
［００５２］　図２において，２１は真空搬送室であり，
この真空搬送室２１にゲートバルブ等の遮蔽手段（図示せず）を介して，第１の反応性イオンエッチング室２２，第２の反応性イオンエッチング室２３，イオンビームエッチング室２４，成膜室２５が，それぞれ真空搬送室２１と連通するようにして設けられている
［００５３］　真空搬送室２１には，さらにウエハローダ２６が設けられ，このウエハローダ２６を通して，基板１０を真空搬送室２１にローディングし，加工完了後の基板をアンローディングできるようになっている。
［００５４］　真空搬送室２１内には，図示しない搬送手段が設置されており，ローディングされた基板１０を矢印３１，３２，３３，３４，３５のように第１の反応性イオンエッチング室２２へ，また，第１の反応性イオンエッチング室２２から第２の反応性イオンエッチング室２３へ，第２の反応性イオンエッチング室２３からイオンビームエッチング室２４へ，そしてイオンビームエッチング室２４から成膜室２５へと順次搬送できるようになっている。
［００５５］　
また，図２に矢印３１，３２，３３，３４，３５で示されている基板１０の移送は，真空を破ることなく，真空搬送室２１を介して，一貫して真空の状態で行うことができる
［００５６］　すなわち，
基板１０は，第１の反応性イオンエッチング室２２から第２の反応性イオンエッチング室２３へ，次に，第２の反応性イオンエッチング室２３からイオンビームエッチング室２４へ，そして最後に，イオンビームエッチング室２４から成膜室２５へ，真空搬送室２１を介して真空状態が維持された清浄な雰囲気の下で順次搬送される
そして，このような真空一貫の雰囲気の下で，イオンビームエッチング室２４においてダメージ層が除去された表面の上に，成膜室２５において保護膜が形成されることになる
［００５７］　成膜室２５から矢印３５のように搬送された加工完了後の基板１０は，ウエハローダ２６を通して真空搬送室２１から外部にアンローディングされる。」
エ　「［００５８］　
上記の如くの製造装置２０を用いて，図１（ａ）に示したフローチャートに従い基板１０の加工を行う
［００５９］　
真空搬送室２１にローディングされた基板１０を先ず第１の反応性イオンエッチング室２２に搬送し，ここで基板１０の多層磁性膜１１の表面に形成されているフォトレジスト層１３をＰＲマスク１４とし，ハードマスク層１２のエッチングを行う（ステップ１０１）
［００６０］　
次に，基板１０を第１の反応性イオンエッチング室２２から第２の反応性イオンエッチング室２３へ，真空状態を維持して搬送する
［００６１］　この反応性イオンエッチングでは，図４に例示されている多層磁性膜１１のバリア層を抜けてＴａ層の上の反強磁性層であるＰｔＭｎ層までエッチングを行なうようにすることができる。
また，ＭＲＡＭの製造工程の一つであるフリー層までエッチングしてバリア層でエッチングを止めるようにすることもできる
・・・
［００６３］　第２の反応性イオンエッチング室２３での加工によって，多層磁性膜１１の側壁及び上表面，あるいは多層磁性膜１１の側壁及び多層磁性膜１１の上表面にその一部を残しているハードマスク層１２の側壁及び上表面に，図１（ｂ）の上から３段目の図示のように，主に酸化により劣化した層であるダメージ層１５が形成される。
［００６４］　
第２の反応性イオンエッチング室２３での加工を終了した基板１０は，続いて，真空状態を維持してイオンビームエッチング室２４へと搬送される
［００６５］　イオンビームエッチング室２４は，Ａｒ（アルゴン），Ｋｒ（クリプトン），Ｘｅ（キセノン）等の不活性ガスを用いたイオンビームエッチングにより，前記のダメージ層１５を除去する処理室である。
［００６６］　前述したように，水酸基を少なくとも一つ以上持つアルコールを用いた，ダメージの少ない反応性イオンエッチングの加工でさえも，ダメージ層１５が形成されることがある。そこで，この薄いダメージ層１５をイオンビームエッチングの加工によって除去し，より高品質の多層磁性膜を得ようとするものである。
・・・
［００７４］　
ダメージ層１５の除去が終了した基板１０は，次に，真空状態を維持したまま成膜室２５へと搬送され，ここで保護膜１６の成膜が行われる（ステップ１０４）
［００７５］　ダメージ層１５を除去して清浄にした多層磁性膜１１を保護膜１６で覆うことによって，清浄な状態に維持することができる。
［００７６］　
成膜室２５は，高周波高圧スパッタリング方法が行なわれる成膜室とすることができる
高周波高圧スパッタ法による成膜にすることができる
［００７７］　保護膜１６としては，例えば窒化アルミニウム（ＡｌＮ）の膜とすることができる。」
オ　［図２］は，磁気抵抗効果素子の製造装置の構成を説明する構成図であるところ，上記エの［００５５］によれば，基板１０は，真空を破ることなく，一貫して真空の状態で，第１の反応性イオンエッチング室２２，真空搬送室２１，第２の反応性イオンエッチング室２３，真空搬送室２１，イオンビームエッチング室２４，真空搬送室２１及び成膜室２５の順で移送されることが開示されていると認められる。
（２）　引用発明
　上記（１）によれば，引用文献１には，以下の発明（以下，「引用発明」という。）が記載されているものと認められる。
　「集積化磁気メモリであるＭＲＡＭ（magnetic random access memory）や，薄膜磁気ヘッドなどで利用される磁気抵抗効果素子の製造装置において，
　真空搬送室２１にゲートバルブ等の遮蔽手段を介して，第１の反応性イオンエッチング室２２，第２の反応性イオンエッチング室２３，イオンビームエッチング室２４，高周波高圧スパッタ法による保護膜１６の成膜が行われる成膜室２５が，それぞれ真空搬送室２１と連通するようにして設けられ，
　磁気抵抗効果素子を構成する多層磁性膜が形成された基板１０は，真空を破ることなく，一貫して真空の状態で，第１の反応性イオンエッチング室２２，真空搬送室２１，第２の反応性イオンエッチング室２３，真空搬送室２１，イオンビームエッチング室２４，真空搬送室２１及び成膜室２５の順で移送される，
　製造装置。」
　２　引用文献３について
（１）　引用文献３の記載
　当審拒絶理由で引用された引用文献３（特開２００５−１０１４４１号公報）には，図面とともに以下の事項が記載されている。
「【技術分野】
【０００１】
　本願の発明は，巨大磁気抵抗効果素子等の磁気デバイスに用いられる
磁気抵抗多層膜
【背景技術】
【０００２】
　磁性薄膜の重要な利用分野の一つに，磁気ヘッドや磁気メモリなどの磁気デバイスがある。例えば，コンピュータの外部記憶装置に用いられている磁気ディスク駆動装置には，情報の記録用や再生用に磁気ヘッドが搭載されている。また，記憶素子にトンネル型磁気抵抗膜を利用した不揮発性メモリである
ＭＲＡＭ(Magnetic Random Access Memory)
「【００３３】
　次に，上記実施形態の
磁気抵抗多層膜の製造
　上記のような磁気抵抗多層膜は，各層の薄膜をスパッタリングにより作製される。従って，装置は，各層の薄膜を作製する複数の成膜チャンバーよりなる構成とされる。
複数の成膜チャンバーのレイアウトは，大きく分けて，クラスターツール型とインライン型に分類される
クラスターツール型の場合，搬送ロボットを内部に備えた搬送チャンバーが中央に設けられ，その周囲に成膜チャンバーが気密に接続される
基板は，搬送ロボットにより各成膜チャンバーに順次搬送される
また，インライン型の場合，直線移動するキャリア上に基板が搭載され，キャリアの搬送ラインに沿って各成膜チャンバーが気密に縦設される
いずれのタイプにおいても，基板は大気に取り出されることなく，真空中で連続的に各層の薄膜が作製される
（２）　引用技術的事項３
　上記（１）によれば，引用文献３には，以下の技術的事項（以下，「引用技術的事項３」という。）が記載されていると認められる。
「複数の成膜チャンバーのレイアウトは，搬送ロボットを内部に備えた搬送チャンバーが中央に設けられ，その周囲に成膜チャンバーが気密に接続されるクラスターツール型と，直線移動するキャリア上に基板が搭載され，キャリアの搬送ラインに沿って各成膜チャンバーが気密に縦設されるインライン型の二つのタイプに大きく分けられ，いずれのタイプにおいても，基板は大気に取り出されることなく，真空中で連続的に各層の薄膜が作製されること。」
　３　引用文献４について
（１）　引用文献４の記載
　当審拒絶理由で引用された引用文献４（特開２０１２−７１９４号公報）には，図面とともに以下の事項が記載されている。
「【００３９】
「第１の実施形態の成膜装置」
　図１は，本発明の第１の実施形態に係る
成膜装置
　本実施形態の
成膜装置１は，成膜用基板Ｓに対してＣＩＧＳ系半導体膜（以下において単に「ＣＩＧＳ膜」と表記する。）を成膜するためのインライン式多元同時蒸着成膜装置であり，直線状に順に連結配置された，基板導入室１０，第１蒸着室１１，第２蒸着室１２，冷却室１３および基板排出室１４からなる５つのチャンバー
【００４０】
　基板導入室１０および基板排出室１４は，それぞれ成膜用基板Ｓ（Ｓ’）を導入するためのチャンバーおよび排出するためのチャンバーである。基板導入室１０には，ＣＩＧＳ膜蒸着前の成膜用基板Ｓを収納する処理前基板収納部として，複数枚の基板を収納可能な基板収納トレイ１７が備えられ，基板排出室１４には，ＣＩＧＳ膜成膜済みの成膜用基板Ｓ’を収納する処理済基板収納部として，複数枚の基板を収納可能な基板収納トレイ１８が備えられている。
【００４１】
　
基板導入室１０，第１蒸着室１１，第２蒸着室１２，冷却室１３および基板排出室１４は，必要に応じて排気装置（図示せず）によって略真空に排気される
例えば，基板導入室１０および排出室１４には内部を真空排気する排気ポンプとして，ターボ分子ポンプが備えられ，第１蒸着室１１，第２蒸着室１２，冷却室１３の各チャンバーには，内部を真空排気する排気ポンプとしての油拡散ポンプが備えられている
（２）　引用技術的事項４
　上記（１）によれば，引用文献４には，以下の技術的事項（以下，「引用技術的事項４」という。）が記載されていると認められる。
「基板導入室１０，第１蒸着室１１，第２蒸着室１２，冷却室１３および基板排出室１４からなる５つのチャンバーが直線状に順に連結配置された成膜装置において，各チャンバーには，内部を真空排気する排気ポンプが備えられていること。」
　４　引用文献５について
（１）　引用文献５の記載
　当審拒絶理由で引用された引用文献５（特開２００５−１９４５８９号公報）には，図面とともに以下の事項が記載されている。
「【０００２】
　光学ディスクや
半導体の製造工程においては様々の真空装置が用いられるが，近年最も広く利用されている真空装置の一つとして，隣接する複数の真空チャンバを有する真空装置がある
【０００３】
　図１２は，隣接する複数の真空チャンバを有する真空装置を示す模式図である。図１２に示すように，
この真空装置は，真空チャンバ１０１
1
〜１０１
4
と，扉（バルブ）１０６
1
〜１０６
5
と，真空ポンプ（図１２中，ＶＰ）１０２
1
〜１０２
4
と，流量制御装置（図１２中，ＭＦＣ）１０４
1
〜１０４
4
とを備える
【０００４】
　
真空チャンバ１０１
1
〜１０１
4
が一列をなすように隣接している
扉１０６
2
〜１０６
4
がそれぞれ真空チャンバ１０１
1
〜１０１
4
の間に設けられている
列をなす真空チャンバ１０１
1
〜１０１
4
の一端に位置する真空チャンバ１０１
1
には扉１０６
1
が設けられ，他端に位置する真空チャンバ１０１
4
には扉１０６
5
が設けられている
【０００５】
　
真空チャンバ１０１
1
〜１０１
4
はそれぞれ，排気管を介して真空ポンプ１０２
1
〜１０２
4
に接続される
【０００６】
　
真空ポンプ１０２
1
〜１０２
4
はそれぞれ，真空チャンバ１０１
1
〜１０１
4
を真空引きする
【０００７】
　以下に，上述の真空装置の制御方法について説明する。まず，基板などの対象物（アクト）１０７が保持された真空チャンバ１０１1〜１０１4内を排気し，真空チャンバ１０１1〜１０１4内にガスｇ101〜ｇ104を導入しながら，スパッタリングや反応性イオンエッチング（ＲＩＥ；Reactive Ion Etching）などのプロセスを対象物１０７に対して施す。その後，扉１０６1〜１０６5を一斉に開けて，プロセスを施した対象物１０７を一度に次のプロセスを施す真空チャンバ１０１1〜１０１4に移動させる。このように，扉１０６1〜１０６5を一斉に開け，プロセスを施した対象物１０７を一度に移動させることで，タクトアップおよび真空装置（生産装置）の簡易化を実現できる。」
（２）　引用技術的事項５
　上記（１）によれば，引用文献５には，以下の技術的事項（以下，「引用技術的事項５」という。）が記載されていると認められる。
「半導体の製造工程において用いられる，隣接する複数の真空チャンバを有する真空装置であって，真空チャンバ１０１1〜１０１4は一列をなすように隣接しており，真空チャンバ１０１1〜１０１4はそれぞれ，排気管を介して真空ポンプ１０２1〜１０２4に接続され，真空ポンプ１０２1〜１０２4はそれぞれ，真空チャンバ１０１1〜１０１4を真空引きすること。」
　５　引用文献６について
（１）　引用文献６の記載
　当審拒絶理由で引用された引用文献６（国際公開２００９／０６０５３９号）には，図面とともに以下の事項が記載されている。
「［０００２］　従来の半導体ウェハ搬送装置には幾つかの方式があり，そのいずれもが大きな欠点を有している。
従来のクラスタ型のウェハ搬送装置は，中央に位置するロボットチャンバの周囲に複数のプロセスモジュールを放射状に配置した構成を有する
［０００３］　
インライン型のウェハ搬送装置はクラスタ型装置と比較して高い処理速度を有する
直線的な構造を有する
［０００４］　
従来のインライン型のウェハ搬送装置
ウェハ搬送装置１０において，各プロセスモジュール１３ａ乃至１３ｇは隣接して配置され，インラインに接続される
各プロセスモジュールはゲートバルブ（図示せず）により分離されている
ウェハはロボットチャンバ１１内のロボット１２によりロードチャンバ１４から最初のプロセスモジュール１３ａに搬送され，各プロセスモジュールにおいて順次に処理される
［０００５］　図１に示すインライン型のウェハ搬送装置１０の一部の断面図を図２に示す。ウェハ２１は，キャリア２３に載せられて，あるプロセスモジュールから次のプロセスモジュールへと搬送される。各プロセスモジュール内において，ウェハ２１はリフト台２６によりキャリア２３から持ち上げられて処理され，再びキャリア２３に載せられて次のプロセスモジュールへと搬送される。キャリア２３はローラ２５などの移送機構を利用して移動される。ウェハ２１が隣接する次のプロセスモジュールに搬送される際には，ゲートバルブ２４が開かれ，隣接するプロセスモジュール同士が互いに密閉されない状態となる。あるプロセスモジュールにおける処理を終えたウェハ２１は，次のプロセスモジュールが空くまで待機する。」
（２）　引用技術的事項６
　上記（１）によれば，引用文献６には，以下の技術的事項（以下，「引用技術的事項６」という。）が記載されていると認められる。
「直線的な構造を有するインライン型のウェハ搬送装置において，各プロセスモジュール１３ａ乃至１３ｇは隣接して配置され，インラインに接続されており，各プロセスモジュールはゲートバルブにより分離され，ウェハは各プロセスモジュールにおいて順次に処理されること。」
　６　引用文献７について
（１）　引用文献７の記載
　本願優先日前に公開された特開２０１０−８０４７６号公報（以下，「引用文献７」という。）には，図面とともに以下の事項が記載されている。
「【技術分野】
【０００１】
　本発明は，多値化可能な
磁気メモリ
「【００１８】
（第１実施形態）
　まず，本発明の第１実施形態による磁気メモリを説明する。
本実施形態による磁気メモリは，マトリクス状に配列された複数のメモリセルを有している
「【００２４】
　このメモリセル１の積層構造は，軟磁性下地層２０上に形成された金属下地層２２上に設けられる。そして，例えば，磁気記録層２にはＦｅＰｔ（５ｎｍ），第１磁性挿入層１２にはＦｅ−Ｃｏ合金（１．５ｎｍ），第１バリア層４にはＭｇＯ（１．５ｎｍ），第２磁性挿入層１４にはＦｅ−Ｃｏ合金（１．５ｎｍ），磁気参照層６にはＮｉＦｅ（１０ｎｍ），第３磁性挿入層１６にはＦｅ−Ｃｏ合金（１．５ｎｍ），第２バリア層８にはＭｇＯ（２．５ｎｍ），第４磁性挿入層１８にはＦｅ−Ｃｏ合金（１．５ｎｍ），第２磁気記録層１０にはＦｅＰｔ（１５ｎｍ）が用いられる。第２磁気記録層１０上にキャップ層１９としてＲｕ（３ｎｍ）が形成される。なお，括弧内の数字は層厚を示す。
これらの層が積層された積層構造は直径が２０ｎｍの円柱に加工されている
この円柱をメモリセル１と呼ぶ
【００２５】
　
本実施形態の磁気メモリにおいては，金属下地層２２を共通としてそれに接して複数のセル１が近くに形成されており，例えば１０ｎｍ離れたところに別のセル１が形成された構成となっている
（２）　引用技術的事項７
　上記（１）によれば，引用文献７には，以下の技術的事項（以下，「引用技術的事項７」という。）が記載されていると認められる。
「マトリクス状に配列された複数のメモリセルを有している磁気メモリにおいて，メモリセルは，直径が２０ｎｍの円柱に加工されており，１０ｎｍ離れたところに別のメモリセルが形成された構成であること。」
　７　引用文献８について
（１）　引用文献８の記載
　本願優先日前に公開された特開２０１２−１２４４９１号公報（以下，「引用文献８」という。）には，図面とともに以下の事項が記載されている。
「【技術分野】
【０００１】
　本発明の一実施形態はメモリ素子に係り，さらに詳細には，磁気異方性物質の自由磁性層を含むストレージノードと，これを含む
磁気メモリ素子
「【００２９】
　まず，本発明の一実施形態による
磁気メモリ素子
　図１は，本発明の一実施形態による
磁気メモリ素子
【００３０】
　図１を参照すれば，基板３０に第１及び第２不純物領域３２，３４が離隔して存在する。基板３０は半導体基板でもあり，不純物がドーピングされたものでもありうる。第１及び第２不純物領域３２，３４のうちいずれか一つはソース領域であり，残りはドレイン領域でありうる。第１及び第２不純物領域３２，３４間の基板３０上に，ゲート電極を含むゲート積層物３６が存在する。基板３０と第１及び第２不純物領域３２，３４とゲート積層物３６とは電界効果トランジスタ（以下，トランジスタ）を形成できる。前記トランジスタは，基板３０に備えられるスイッチング素子の一種にすぎない。前記トランジスタの代わりに，他のスイッチング素子，例えば，ダイオードが備えられることもある。第２不純物領域３４上にゲート積層物３６と離隔して導電性プラグ４２が形成されている。導電性プラグ４２上に導電性パッド層４４が備えられている。導電性パッド層４４の直径は，導電性プラグ４２より大きい。導電性パッド層４４は省略してもよい。基板３０上に導電性プラグ４２と導電性パッド層４４とを取り囲む層間絶縁層３８が形成されている。第１及び第２不純物領域３２，３４とゲート積層物３６とは層間絶縁層３８で覆われている。層間絶縁層３８は，半導体素子に使われる通常の絶縁物質でありうる。導電性パッド層４４上にストレージノードＳ１が備えられている。
ストレージノードＳ１は，ＭＴＪセルでありうる
「【００５４】
　図１３は，ストレージノードＳ１の自由層５８が垂直磁気異方性物質層である時，図１のメモリ素子を４Ｆ２構造で具現したセルレイアウトを示す。この時，セルレイアウトのデザインルール（Ｄ／Ｒ）は１５ｎｍまたは２０ｎｍである。
【００５５】
　
図１３で，ストレージノードＳ１の直径Ｄ１は１９ｎｍ
でありうる
図１３のレイアウトでストレージノードＳ１の横方向間隔ｗ１は，デザインルールによって１１ｎｍ（Ｄ／Ｒ　１５ｎｍ，直径Ｄ１　１９ｎｍである時）
になる
（２）　引用技術的事項８
　上記（１）によれば，引用文献８には，以下の技術的事項（以下，「引用技術的事項８」という。）が記載されていると認められる。
「磁気メモリ素子において，ＭＴＪセルであるストレージノードＳ１は，直径Ｄ１が１９ｎｍであり，ストレージノードＳ１の横方向間隔ｗ１が１１ｎｍであること。」
　８　引用文献９について
（１）　引用文献９の記載
　本願優先日前に公開された特開２０１１−１９８４１６号公報（以下，「引用文献９」という。）には，図面とともに以下の事項が記載されている。
「【技術分野】
【０００１】
　本発明は，磁気メモリに係り，例えば，
磁気抵抗（magnetoresistive)効果を利用した記憶素子を備えた磁気メモリ
【背景技術】
【０００２】
　
磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）
ＭＴＪ（Magnetic Tunnel Junction）素子を記憶素子として用いている
「【００１８】
  非磁性層１３としては，非磁性金属，非磁性半導体，絶縁体などを用いることができる。非磁性層１３として絶縁体を用いた場合はトンネルバリア層と呼ばれ，非磁性層１３として金属を用いた場合はスペーサ層と呼ばれる。トンネルバリア層としては，ＭｇＯやＡｌ２Ｏ３等の絶縁酸化膜を用いることができる。絶縁酸化膜の厚さは，トンネル電流による面抵抗（sheet resistivity）が数１０Ω・μｍ２程度以下になるように，１ｎｍ程度以下に設定することが望ましい。
ＭＴＪ素子１０のサイズは，スピン注入を効率よく行うために，直径（φ）１００ｎｍ以下，特にφ４０ｎｍ以下であることが望ましい
（２）　引用技術的事項９
　上記（１）によれば，引用文献９には，以下の技術的事項（以下，「引用技術的事項９」が記載されていると認められる。
「ＭＴＪ素子を記憶素子として用いたＭＲＡＭにおいて，ＭＴＪ素子のサイズは，直径（φ）１００ｎｍ以下，特にφ４０ｎｍ以下であることが望ましいこと。」
　９　引用文献１０について
（１）　引用文献１０の記載
　本願優先日前に公開された特開２００５−２０３７７２号公報（以下，「引用文献１０」という。）には，図面とともに以下の事項が記載されている。
「【技術分野】
【０００１】
　本発明は，コンタクトホールのないナノサイズの
磁気トンネル接合セル（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ  Ｃｅｌｌ：ＭＴＪセル）の形成方法
【背景技術】
【０００２】
　フラッシュメモリは，不揮発性メモリであり，揮発性メモリとは違ってメモリへの電源供給が切れてしまっても，メモリに記録されたデータが失われずにそのまま保存されるという長所がある。しかし，データの記録速度が一般のＤＲＡＭより実に１０００倍ほど遅く，かつ記録時の電力消費も相当多いという短所がある。また，データの消去および書き込み回数にもある程度の制限があることが知られている。そのために，一般的なＤＲＡＭとフラッシュメモリとの長所，すなわち，読出し／書込み速度が速く，消費電力が少なく，かつ電源がオフとなってもデータをそのまま保持できるメモリが研究されている。
その結果として開発された不揮発性メモリとして
ＭＲＡＭなどがある
【０００３】
　ここで，
ＭＲＡＭは，磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の略称であって，トンネル型磁気抵抗効果によって情報を記憶する磁気トンネル接合（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ；ＭＴＪ）素子を用いてメモリセルを構成する不揮発性メモリ素子である
「【発明を実施するための最良の形態】
【００１７】
　以下，添付した図面に基づいて本発明の一実施形態によるコンタクトホールを有しない
ＭＲＡＭのＭＴＪセルを形成する方法
・・・
【００２５】
　
このようにＭＴＪセルの形成領域が形成されたならば，
プラズマ化学蒸着（ＰＥＣＶＤ）またはマグネトロンスパッタリング法を用いて，ＭＴＪ層２０の全面に亙り，例えば，ＳｉＯ
2
やＳｉ
3
Ｎ
4
よりなる絶縁層４０を蒸着する
（２）　引用技術的事項１０
　上記（１）によれば，引用文献１０には，以下の技術的事項（以下，「引用技術的事項１０」という。）が記載されていると認められる。
「ＭＴＪ素子を用いてメモリセルを構成するＭＲＡＭの製造方法において，プラズマ化学蒸着（ＰＥＣＶＤ）またはマグネトロンスパッタリング法を用いて，ＭＴＪ層の全面に亙り，絶縁層を蒸着すること。」
　１０　引用文献１１について
（１）　引用文献１１の記載
　本願優先日前に公開された国際公開２００８／０３２７４５号（以下，「引用文献１１」という。）には，図面とともに以下の事項が記載されている。
「技術分野
［０００１］　この発明は，
集積化磁気メモリであるＭＲＡＭ（ｍａｇｎｅｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）や，薄膜磁気ヘッドなどで利用される磁気抵抗効果素子の製造方法及び磁気抵抗効果素子を製造するためのマルチチャンバ装置に関する
「［００９５］　このように，
保護膜７を例えば，高周波高圧スパッタリング法による窒化アルミニウム等，または，ＣＶＤ法による窒化シリコン膜等，その用途により選択することも可能である
・・・
［０１０２］　ダメージ層６の除去が終了した基板１０は，次に，
真空状態を維持したまま成膜処理室３８１へと搬送され，ここで保護膜７の成膜が行われる
［０１０３］　ダメージ層６を還元した多層磁性膜１を保護膜７で覆うことによって，清浄な状態に維持することができる。
［０１０４］　成膜処理室３８１は，高周波高圧スパッタリング方法が行なわれるスパッタリング室とすることができる。例えば，ステップ１０４における保護膜７の成膜は，高周波高圧の条件下，すなわち，高周波領域が１ＫＨｚ以上１００ＭＨｚ以下で，真空度の領域は，１Ｐａ以上２０Ｐａ以下の高圧で行われる高周波高圧スパッタリング法による成膜にすることができる。
［０１０５］　保護膜７としては，例えば，窒化アルミニウム（ＡｌＮ）等の膜とすることができる。」
（２）　引用技術的事項１１
　上記（１）によれば，引用文献１１には，以下の技術的事項（以下，「引用技術的事項１１」という。）が記載されていると認められる。
「ＭＲＡＭや，薄膜磁気ヘッドなどで利用される磁気抵抗効果素子の製造方法及び磁気抵抗効果素子を製造するためのマルチチャンバ装置において，保護膜７を高周波高圧スパッタリング法やＣＶＤ法により成膜すること。」
第５　対比及び判断
　１　対比
（１）　本願発明と引用発明の対比
ア　引用発明の「製造装置」は，「集積化磁気メモリであるＭＲＡＭ（magnetic random access memory）や，薄膜磁気ヘッドなどで利用される磁気抵抗効果素子」を製造する装置であるところ，「ＭＲＡＭ（magnetic random access memory）」が，「基板１０」上に多数の「磁気抵抗効果素子」を含んでいることは明らかである。そうすると，引用発明の「製造装置」は，「基板上に多数の磁気接合を含む磁気メモリを製造するために使用される装置」であるということができる。
イ　引用発明の「第１の反応性イオンエッチング室２２」及び「第２の反応性イオンエッチング室２３」は，いずれも「反応性イオンエッチングチャンバー」ということができる。また，引用発明の「イオンビームエッチング室２４」は，本願発明の「イオンミリングチャンバー」に相当する。
ウ　本願発明の「蒸着チャンバー」について，例えば，本願明細書の【００３９】や【００５４】には，「蒸着」する工程について，「その上，キャッピング膜のような膜は反応性イオンエッチング及び／又はイオンミリングの後に蒸着されることができるが，工程の間で大気環境に磁気メモリが露出されないこともあり得る。」と記載されている。そうすると，本願発明の「蒸着チャンバー」は，キャッピング膜のような膜を成膜するチャンバーであると認められるから，引用発明の「高周波高圧スパッタ法による保護膜１６の成膜が行われる成膜室２５」とは，「成膜チャンバー」である点で共通する。
エ　引用発明では，「第１の反応性イオンエッチング室２２，第２の反応性イオンエッチング室２３，イオンビームエッチング室２４，保護膜１６の成膜が行われる成膜室２５が，それぞれ真空搬送室２１と連通するようにして設けられ」ているから，本願発明における「前記反応性イオンエッチングチャンバー，前記イオンミリングチャンバー及び前記蒸着チャンバーは，直列的に連結され」ることとは，「前記反応性イオンエッチングチャンバー，前記イオンミリングチャンバー及び前記成膜チャンバーは，連結され」る点で共通する。
オ　引用発明は，「磁気抵抗効果素子を構成する多層磁性膜が形成された基板１０は，真空を破ることなく，一貫して真空の状態で，第１の反応性イオンエッチング室２２，真空搬送室２１，第２の反応性イオンエッチング室２３，真空搬送室２１，イオンビームエッチング室２４，真空搬送室２１及び成膜室２５の順で移送される」構成を備えるから，引用発明の「第１の反応性イオンエッチング室２２」，「第２の反応性イオンエッチング室２３」，「イオンビームエッチング室２４」及び「成膜室２５」には，それらを真空の状態とする真空システムが設置されているといえる。
カ　また，引用発明は，上記オの構成を備えるところ，本願発明の「前記反応性イオンエッチングチャンバー及び前記イオンミリングチャンバー，前記イオンミリングチャンバー及び前記蒸着チャンバーの各間にて，前記磁気メモリを大気環境に露出させずに移動すること」とは，「前記反応性イオンエッチングチャンバー及び前記イオンミリングチャンバー，前記イオンミリングチャンバー及び前記成膜チャンバーの各間にて，前記磁気メモリを大気環境に露出させずに移動する」点で共通する。
　したがって，本願発明と引用発明とは，以下の点で一致または相違する。
（一致点）
「基板上に多数の磁気接合を含む磁気メモリを製造するために使用される装置において，
　反応性イオンエッチングチャンバーと，
　前記反応性イオンエッチングチャンバーの下流側に連結されるイオンミリングチャンバーと，
　前記イオンミリングチャンバーの下流側に連結される成膜チャンバーと，を含み，
　前記反応性イオンエッチングチャンバー，前記イオンミリングチャンバー及び前記成膜チャンバーは，連結され，
　前記反応性イオンエッチングチャンバー，前記イオンミリングチャンバー及び前記成膜チャンバーには，真空システムが設置され，
　前記反応性イオンエッチングチャンバー及び前記イオンミリングチャンバー，前記イオンミリングチャンバー及び前記成膜チャンバーの各間にて，前記磁気メモリを大気環境に露出させずに移動することができる，
　装置。」
（相違点）
（相違点１）
　「成膜チャンバー」について，本願発明は，「蒸着チャンバー」であるのに対し，引用発明は，「高周波高圧スパッタ法による保護膜１６の成膜が行われる成膜室２５」であって，成膜が蒸着によるものではないから，「蒸着チャンバー」ではない点。
（相違点２）
　「前記反応性イオンエッチングチャンバー，前記イオンミリングチャンバー及び前記成膜チャンバー」の連結について，本願発明は，「直列的に連結され」ているのに対し，引用発明は，「直列的に連結され」ているか不明である点。
（相違点３）
　「前記反応性イオンエッチングチャンバー，前記イオンミリングチャンバー及び前記成膜チャンバーには，真空システムが設置され」ることについて，本願発明は，各チャンバーの「それぞれに」，「各チャンバー専用の真空システムが設置され」るのに対し，引用発明は，不明である点。
（相違点４）
　「前記磁気メモリを大気環境に露出させずに移動する」のが，本願発明では，「前記イオンミリングチャンバー及び前記蒸着チャンバー」の間であるのに対し，引用発明では，「イオンビームエッチング室２４，真空搬送室２１及び成膜室２５」の間である点。
（相違点５）
　本願発明は，「前記磁気接合は２０ｎｍ以下の直径を有し，前記磁気メモリは隣接する磁気接合間で２００ｎｍ以下の間隔を有する」のに対し，引用発明は，不明である点。
　２　判断
（１）　相違点１について
　上記第４の９（２）の引用技術的事項１０及び同１０（２）の引用技術的事項１１によれば，ＭＲＡＭの製造方法において，蒸着法あるいはスパッタ法を用いて各層を形成することは，本願優先日前において，置換可能な周知技術であったと認められる。そうすると，引用発明において，当該周知技術を採用し，成膜室２５における保護膜１６の成膜を蒸着法により行うこと，すなわち，蒸着チャンバーで行うように構成することは，当業者であれば容易に想到し得るものである。
（２）　相違点２について
　引用発明において，「基板１０は，真空を破ることなく，一貫して真空の状態で，第１の反応性イオンエッチング室２２，真空搬送室２１，第２の反応性イオンエッチング室２３，真空搬送室２１，イオンビームエッチング室２４，真空搬送室２１及び成膜室２５の順で移送される」から，「第２の反応性イオンエッチング室２３」（反応性イオンエッチングチャンバー），「イオンビームエッチング室２４」（イオンミリングチャンバー）及び「成膜室２５」（蒸着チャンバー）は，その順に直列的に連結されているということができる。そうすると，相違点２は実質的には相違点ではない。
　なお，請求人は，審判請求書において，本願発明は，本願の願書に添付した図面の【図４】の構成を前提とするものであって，引用文献１の［図２］に示される真空搬送室を囲むように各チャンバーが放射状に配置される構成とは明らかに構成が異なる旨の主張をしており，当該主張によれば，本願発明の「直列的に」とは，基板が各チャンバー間で直接移送されるような構成を意味しているとも解されるので，以下，検討する。
　上記第４の２（２）の引用技術的事項３，同４（２）の引用技術的事項５及び同５（２）の引用技術的事項６によれば，直線的に一列に連結された，いわゆるインライン型の真空チャンバは，本願優先日前において，周知技術であると認められる。そして，上記引用技術的事項３に，インライン型の成膜チャンバでも，搬送チャンバーの周囲に成膜チャンバーが気密に接続される，いわゆるクラスターツール型の真空チャンバでも，基板は大気に取り出されることなく，真空中で連続的に各層の薄膜が作製されることが記載されているように，両者は，置換可能な周知技術であったと認められる。そうすると，引用発明において，当該周知技術を採用し，「第２の反応性イオンエッチング室２３」（反応性イオンエッチングチャンバー），「イオンビームエッチング室２４」（イオンミリングチャンバー）及び「成膜室２５」（蒸着チャンバー）を直列的に連結されるように構成することは，当業者であれば容易に想到し得るものである。
（３）　相違点３について
　上記第４の３（２）の引用技術的事項４及び同４（２）の引用技術的事項５によれば，直線状に連結された複数のチャンバーにおいて，各チャンバーに真空ポンプを設けて真空引きすることは，本願優先日前において，周知技術であったと認められる。そして，各チャンバーで実施される処理ごとに真空状態を最適化することは，通常設定する事項にすぎないから，引用発明において，当該周知技術を採用し，「第２の反応性イオンエッチング室２３」（反応性イオンエッチングチャンバー），「イオンビームエッチング室２４」（イオンミリングチャンバー）及び「成膜室２５」（蒸着チャンバー）の各チャンバーのそれぞれに専用の真空システムを設置するように構成することは，当業者であれば容易に想到し得るものである。
（４）　相違点４について
　上記（１）及び（２）のとおり，引用発明において，成膜室２５における保護膜１６の成膜を蒸着チャンバーで行うように構成すること，「イオンビームエッチング室２４」（イオンミリングチャンバー）及び「成膜室２５」（蒸着チャンバー）を直列的に連結されるように構成することは，当業者であれば容易に想到し得るものであるから，その場合，相違点４に係る本願発明の構成を備えることは明らかである。
（５）　相違点５について
　上記第４の６（２）の引用技術的事項７，同７（２）の引用技術的事項８及び同８（２）の引用技術的事項９によれば，本願優先日前において，ＭＲＡＭの技術分野では，磁気接合の直径を１９ｎｍや２０ｎｍにすること，４０ｎｍ以下であることが望ましいこと等がすでに知られており，磁気接合間の間隔を１０ｎｍや１１ｎｍにすることもすでに知られていたと認められる。そうすると，引用発明の製造装置において，相違点５に係る構成のＭＲＡＭを製造することは，当業者であれば，適宜なし得ることである。
　３　まとめ
　したがって，本願発明は，引用文献１に記載された発明及び引用文献３ないし１１に記載された技術的事項に基づいて，当業者であれば容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
第７　むすび
　以上のとおり，本願の請求項１に係る発明は，特許法第２９条第２項の規定により特許を受けることができない。
　したがって，他の請求項に係る発明について検討するまでもなく，本願は拒絶されるべきものである。
　よって，結論のとおり審決する。