【事件の表示】
　特願２００１−　５６４７５「マルチプロセッサシステム装置」拒絶査定不服審判事件〔平成１４年　９月１３日出願公開、特開２００２−２５９３５２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯と本願発明
　本願は、平成１３年３月１日の出願であって、平成１７年４月２５日付け拒絶理由に対して同年６月１４日付けで手続補正を行い、平成１８年１月６日付け拒絶査定に対して同年２月１６日付けで審判請求を行ったものであり、特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、平成１７年６月１４日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
　
「プロセッサ、メモリ部及びネットワークとのインタフェースを行うインタフェース部からなる複数のプロセッサエレメントと、
　該各プロセッサエレメント間の接続を行う多段のスイッチによって構成された、階層構造を有する多段結合網と、
を備え、
　上記各プロセッサエレメント及び多段結合網が、所定の数を基数とした階層構造にクラスタリングされると共に、各時刻ごとに生成された上記多段結合網における各スイッチの状態を示すスイッチ状態表を用いてあらかじめ静的にスケジューリングされたスケジュールに基づいて、プロセッサエレメント間のパケット転送を行う、複数のプロセッサが上記ネットワークを介して相互に接続されてなるマルチプロセッサシステム装置において、
　上記階層構造を有する多段結合網は、下位階層から上位階層にパケット転送を行うアップストリーム用の結合網と、上位階層から下位階層にパケット転送を行うダウンストリーム用の結合網とをそれぞれ備えることを特徴とするマルチプロセッサシステム装置。」
　
２．引用発明および周知技術
（１）これに対して、原査定の拒絶の理由に引用された本出願前に発行された刊行物である岩井啓輔，森村知弘，川口貴弘，酒井敦，阿部剛，天野英晴，“コンパイラ主導型マルチプロセッサＡＳＣＡのアーキテクチャ”，２０００年記念並列処理シンポジウム，Ｖｏｌ．２０００ ，Ｎｏ．６，社団法人情報処理学会，２０００年５月３０日，ｐａｇｅ：３−１０（以下、「引用文献１」という）には図面とともに以下の事項が記載されている。
　
（ａ）「３　ＡＳＣＡシステム
３．１　ＡＳＣＡシステムの全体構成
　ＡＳＣＡは図４に示すように階層的な構成を持つ．計算要素であるＰＥ（Processor Element）を４または８個からクラスタを構成し，さらに数クラスタから一階層上のクラスタを構成する．
…（中略）…
実装上，共有メモリは各クラスタに分散する構成も検討中である．また，各ＰＥにもローカルメモリを持ち，それを積極的に利用し，メモリアクセスのオーバーヘッドや，ネットワークの混雑を避ける．結合網もバスではなく，実際は後に述べるように大転送容量を持つ階層型多段結合網R-Clos 2000［１５］である．さらに，クラスタ内は，高速なプロセッサ間通信網を備えており，共有メモリを介さない高速なデータ転送が可能である．
　ＰＥは，後に詳しく紹介するようにローカルメモリ，およびクラスタ内通信用メモリ，ネットワークインタフェース，カスタムプロセッサＭＡＰＬＥより構成される．ＭＡＰＬＥは静的動作予測可能なパイプライン，柔軟な制御可能なデータ転送／キャッシュコントローラおよびキャッシュメモリより構成される．」（第５頁左欄第１４−３１行）
　
（ｂ）「図４：ＡＳＣＡの構成」（第５頁左欄第３１行下）として４個のＰＥがそれぞれBus Selectorを介して接続されると共にMultiplexorを介して上位階層のBus Selectorに多段接続される階層的な構成が図示されている。
　
（ｃ）「４　プロセッシングエレメント
　プロセッシングエレメント（ＰＥ）は，図５のようにネットワークインタフェース，分散共有メモリ（ＤＳＭ），ローカルメモリ（ＬＭ）そしてプロセッサＭＡＰＬＥから構成される。」（第５頁右欄第４４−４８行）
　
（ｄ）「５　結合網　Ｒ−Ｃｏｌｓ　２０００
５．１　構成
　ＡＳＣＡの結合網は，Clos網を基本ネットワークとして，これを複数個，階層的に接続することによってスケーラビリティを獲得したRecursive-Clos（R-Clos）2000を用いる．R-Clos 2000は，３段の多段結合網として非常に一般的なClos網の中間ステージのexchanger switchに階層化のための拡張リンクを用意し，これをClos網間の接続のために付加された拡張ステージに入力し，拡張ステージのスイッチには各Clos網からのアップリンクが各rank-2 exchanger switchに接続される．各rank-2 exchanger switchからは，各Clos網の中間ステージrank-1 exchangerの入力へダウンリンクが入力され，rank-2 exchanger switchによってClos網間のパケットの転送が行われる．k個の入出力スイッチでClos網を構成した場合，クラスタリングの構成単位はkとなり，k個までのClos網同士がrank-2 exchangerによって接続される．さらに多くのClos網と接続する場合には，さらに階層化させてrank-3 exchangerを設け，同様の方式でアップリンク，ダウンリンクを接続する．図１３は，階層３，基本クラスタ構成単位を４とした場合のR-Clos 2000を示している．」（第８頁右欄第６−２８行及び図１３：R-Clos 2000 PE=256）
　
（ｅ）「５．２　静的スケジューリングへの対応 -階層構造多重バス-
　静的スケジューリングを効果的に行うために，データ転送もコンパイラによって完全にスケジューリングされることが望ましく，ＡＳＣＡではこれを目標の一つとしている．そのためには，ネットワークのデータ転送遅延の衝突も含め完全に静的に定まらなければならない．このためのメカニズムとして，R-Clos 2000ではコンパイラがパケット転送をスケジューリングためのモデルを提供する．コンパイラはこの仮想スケジューリングネットワーク上でパケットの衝突を予測し，転送タイミングをスケジューリングして無衝突なネットワークを実現する．R-Clos 2000が提供する仮想ネットワークを次に示す．
　［１］　階層間を結ぶJoint Busは，双方向でk本
　［２］　階層i＞１では，階層i-1の各クラスタからそれぞれ１本をまとめてk本の多重バスを１グループとするk個の多重バスグループを形成
　［３］　それぞれの多重バスグループは，互いに独立
　［４］　階層i≦１（Clos網内）では，階層内にクラスタ構成基数と同数の多重バスと１本の双方向Joint Bus
　コンパイラは，この階層構造多重バスに対して出線競合がおきないようにパケットの発行間隔を調整する．これによってネットワークの転送遅延が定まり，プロセッサ間でデータ転送の受け渡しで必要となる同期操作を行わずに処理を進める無同期実行が可能となる．」（第８頁右欄第２９行−第９頁左欄第２２行）（審決注：上記［４］で使用されている「＜」の下に「−」が入る記号は、不等号「≦」で代替表記した。）
　
（ｆ）「６４ＰＥ，局所性８０％の場合に，R-Clos 2000が，０．５５あたりに達したのち，スループットが急激に下がっていく．これは，全てのlevelのパケットがrank-1 exchangerに集中するためにhot spotが形成され，上位階層から戻ってきたパケットが近接アクセスパケットにブロックされるためにネットワーク飽和することに起因する．
　今後，これらhot spotの解決策を検討し，シミュレーションなどで検証する予定である．」（第１０頁左欄第１−９行）
　
　したがって、上記引用文献１には以下の発明（以下、「引用文献１記載の発明」という）が記載されている。
　
　ローカルメモリ，およびクラスタ内通信用メモリ，ネットワークインタフェース，カスタムプロセッサＭＡＰＬＥより構成され，４または８個からクラスタを構成するプロセッシングエレメントと，
　該各プロセッシングエレメント間の接続を行うBus Selectorと、上位階層と接続するMultiplexorによって構成された階層型多段結合網とを備え、
　上記各プロセッシングエレメント及び階層型多段結合網が，k個の入出力スイッチでClos網を構成した場合のクラスタリングの構成単位をkとし，コンパイラは，仮想スケジューリングネットワーク上でパケットの衝突を予測し，転送タイミングをスケジューリングして出線競合がおきないようにパケットの発行間隔を調整することによってネットワークのデータ転送遅延の衝突も含め完全に静的に定め，プロセッサ間でデータ転送の受け渡しを無同期実行で処理可能とするＡＳＣＡシステムにおいて，
　上記階層型多段結合網は，Clos網の中間ステージのexchanger switchに階層化のための拡張リンクを用意し，これをClos網間の接続のために付加された拡張ステージに入力し，拡張ステージのスイッチには各Clos網からのアップリンクが各rank-2 exchanger switchに接続されると共に、各rank-2 exchanger switchからは，各Clos網の中間ステージrank-1 exchangerの入力へダウンリンクが入力され，rank-2 exchanger switchによって双方向Joint BusによるClos網間のパケットの転送が行われる
ＡＳＣＡシステム。
　
（２）また、原査定の拒絶の理由に引用された本出願前に発行された刊行物である特開平７−２８２０１８号公報（以下、「引用文献２」という）には図面とともに以下の事項が記載されている。
　
（ｇ）「【００３６】いずれにしても、初期化及び特に初期化ルーチン３７０の実行の間、サービス・プロセッサ１１０31はその時存在するトポロジ・ファイル３５０を読出し、次にテスト・メッセージを同報し、それに対応する応答を受信することにより、ネットワークに接続される各装置と同様、ネットワーク内の各接続の状態を物理的に判断する。これらの応答にもとづき、サービス・プロセッサは、例えば既知のブレッドス・ファースト探索（breadth-first search）により、ネットワークの各（出所）ノードをネットワークのあらゆる他の（宛先）ノードに接続するための全ての使用可能な経路を判断する。双方向マルチステージ・クロスポイントネットワークに固有のパス冗長性により、異なるスイッチ・ステージ内の異なるスイッチ回路を通過して、１対の出所ノード及び宛先ノードを接続する複数の経路がしばしば存在する。各共通の出所／宛先ノード対間の複数の経路を鑑み、サービス・プロセッサは次にこれらの各々のノード対に対応するこれらの経路の１つを選択し、その経路をメモリ３４０内の大域経路テーブル３６０に記憶する。これらの経路はネットワーク内におけるトラフィック渋滞及びホット・スポットを回避するために単位時間に渡り、ネットワーク全体を通じてパケット・トラフィックの実質的に一様な分布を達成するように、主に最短パスにもとづき選択される。
【００３７】ネットワーク１００の使用可能な各出所／宛先ノード対間のパスを定義する大域経路テーブル３６０が完全に構成されると、サービス・プロセッサ１１０31は次にネットワークを通じ、そのテーブルの対応部分を自身を含む各個々の処理要素に局所経路テーブルとして、そこに記憶するために提供する。この部分は、その特定の処理要素を出所ノードとしてリストする経路だけを含む。従って、例えば処理要素１１０0はそのメモリ３１０内に、局所経路テーブル３２０を記憶し、サービス・プロセッサ１１０31はそのメモリ３４０内に、局所経路テーブル３８０を記憶する。他の処理要素についても同様である。パケット形成の間、上述のように、各処理要素は単にその局所経路テーブルをアクセスするだけで、その時アセンブルされるパケットの宛先にもとづき、その宛先の経路指定バイトの値をテーブルからそのパケットのヘッダにコピーする。」
　
（３）さらに、拒絶査定に引用された本出願前に発行された刊行物である安川英樹，天野英晴，船橋啓，塙敏博，“ＭＩＮＣ：キャッシュ制御機構を持つＭＩＮ”，電子情報通信学会技術研究報告　ＣＰＳＹ９５−６５〜７８，社団法人電子情報通信学会，１９９５年１０月２０日，第９５巻，第３２８図，ｐａｇｅｓ：７−１２（以下、「引用文献３」という）には図面とともに以下の事項が記載されている。
　
（ｈ）「３　ＭＩＮＣ（MIN with Cache control mechanism）
３．１　ＭＩＮＣの基本構成
　本報告では，従来のキャッシュ制御構成付きのＭＩＮの問題点を解決する新しい機構ＭＩＮＣ（MIN with Cache control mechanism）を提案する．ＭＩＮＣは図２に示すように，プロセッサからメモリに対してパケットを送るFoward MINと，メモリからプロセッサにパケットを送るBackward MINに分かれている。」（第９頁左欄第１８−３７行）
　
３．対比
　本願発明と引用文献１記載の発明とを対比するに、引用文献１記載の発明の「ローカルメモリ，およびクラスタ内通信用メモリ」は本願発明の「メモリ部」に相当し、同様に「ネットワークインタフェース」、「カスタムプロセッサＭＡＰＬＥ」、「プロセッシングエレメント」、「Bus Selector」乃至「入出力スイッチ」、「階層型多段結合網」は、それぞれ本願発明の「ネットワークとインタフェースを行うインタフェース部」、「プロセッサ」、「プロセッサエレメント」、「スイッチ」、「階層構造を有する多段結合網」に相当する。
　ここで、引用文献１記載の発明は、「k個の入出力スイッチでClos網を構成した場合のクラスタリングの構成単位をkとし」ていることから、プロセッシングエレメントや階層型多段結合網が所定の数を基数とした階層構造にクラスタリングされていることは自明である。
　また、引用文献１記載の発明では、「コンパイラは，仮想スケジューリングネットワーク上でパケットの衝突を予測し，転送タイミングをスケジューリングして出線競合がおきないようにパケットの発行間隔を調整することによってネットワークのデータ転送遅延の衝突も含め完全に静的に定め」ており、「転送タイミング」が各時刻に基づいて生成されるものであることや、「出線競合」がプロセッシングエレメントの接続先であるBus Selectorの接続状態に影響を与えることから、「出線競合がおきないようにパケットの発行間隔を調整する」ためには、各転送タイミングにおける各Bus Selectorの接続状態を完全に定めてスケジューリングすることが必須であることは当業者にとって自明であるから、引用文献１記載の発明におけるパケットによるデータ転送は、本願発明と、各時刻ごとに生成された多段結合網における各スイッチの状態を用いてあらかじめ静的にスケジューリングされたスケジュールに基づいて、プロセッサエレメント間のパケット転送を行う上位概念で対応している。
　そして、このような転送処理によって引用文献１記載の発明は「プロセッサ間でデータ転送の受け渡しを無同期実行で処理可能とするＡＳＣＡシステム」を構成しており、該データ転送がネットワークを介して為されることを勘案すれば、本願発明の「複数のプロセッサが」「ネットワークを介して相互に接続されてなるマルチプロセッサシステム装置」に相当する構成を有している。
　くわえて、引用文献１記載の発明では、「階層型多段結合網は，Clos網の中間ステージのexchanger switchに階層化のための拡張リンクを用意」することで、「各Clos網からのアップリンクが各rank-2 exchanger switchに接続されると共に、各rank-2 exchanger switchからは，各Clos網の中間ステージrank-1 exchangerの入力へダウンリンクが入力され，rank-2 exchanger switchによってClos網間のパケットの転送が行われ」ており、拡張スイッチによって下位階層であるClos網から上位階層であるrank-2 exchanger switchへのアップリンクが結合網として形成され、また上位階層であるrank-2 exchanger switchから下位階層であるClos網へダウンリンクが結合網として形成されることでClos網間のパケットの転送が行わることから、本願発明とは、階層構造を有する多段結合網は、下位階層から上位階層にパケット転送を行うアップストリーム用のリンクと、上位階層から下位階層にパケット転送を行うダウンストリーム用のリンクとを備える上位概念で対応している。
　
　したがって、本願発明と引用文献１記載の発明は、
　
　プロセッサ、メモリ部及びネットワークとのインタフェースを行うインタフェース部からなる複数のプロセッサエレメントと、
　該各プロセッサエレメント間の接続を行う多段のスイッチによって構成された、階層構造を有する多段結合網と、
を備え、
　上記各プロセッサエレメント及び多段結合網が、所定の数を基数とした階層構造にクラスタリングされると共に、各時刻ごとに生成された上記多段結合網における各スイッチの状態を用いてあらかじめ静的にスケジューリングされたスケジュールに基づいて、プロセッサエレメント間のパケット転送を行う、複数のプロセッサが上記ネットワークを介して相互に接続されてなるマルチプロセッサシステム装置において、
　上記階層構造を有する多段結合網は、下位階層から上位階層にパケット転送を行うアップストリーム用のリンクと、上位階層から下位階層にパケット転送を行うダウンストリーム用のリンクとを備えることを特徴とするマルチプロセッサシステム装置。
　
で一致し、以下の点で相違する。
　
（相違点１）
　スイッチの状態を用いてあらかじめ静的にスケジューリングされたスケジュールが、本願発明ではスイッチの状態を示すスイッチ状態表を用いてスケジュールされているのに対し、引用文献１記載の発明ではスイッチの状態をどのように用いてスケジュールされるのか具体的には開示されていない点。
　
（相違点２）
　アップストリーム用のリンクとダウンストリーム用のリンクの構成について、本願発明は各ストリーム用の結合網をそれぞれ備えるのに対し、引用文献１記載の発明では、両リンクを双方向Joint Busで構成しており、リンクの具体的な構成が異なる点。
　
４．当審の判断
　上述した各相違点について、以下で検討する。
　
（相違点１）について
　引用文献１記載の発明では、「コンパイラは，仮想スケジューリングネットワーク上でパケットの衝突を予測し，転送タイミングをスケジューリングして出線競合がおきないようにパケットの発行間隔を調整することによってネットワークのデータ転送遅延の衝突も含め完全に静的に定め，プロセッサ間でデータ転送の受け渡しを無同期実行で処理可能とする」という構成を具備しており、コンパイラが仮想スケジューリングネットワーク上でパケットの衝突を予測することで転送タイミングを完全に静的に定めており、出線競合が起きた場合、スイッチ状態は自身が取りうる複数の接続状態のうちのいずれか一つの接続状態となるが、このような一つの接続状態をテーブルで記憶しておき、ネットワークを介したパケットの伝送に使用することは引用文献２の記載事項（ｆ）に開示されているから、引用文献１記載の発明におけるスイッチの状態を用いる具体的な手段として、各スイッチの状態を示すスイッチ状態表を採用することは、当業者が容易になし得たことである。
　
（相違点２）について
　引用文献１には、記載事項（ｆ）として「６４ＰＥ，局所性８０％の場合に，R-Clos 2000が，０．５５あたりに達したのち，スループットが急激に下がっていく．これは，全てのlevelのパケットがrank-1 exchangerに集中するためにhot spotが形成され，上位階層から戻ってきたパケットが近接アクセスパケットにブロックされるためにネットワーク飽和することに起因する．
　今後，これらhot spotの解決策を検討し，シミュレーションなどで検証する予定である．」と記載されているごとく、アップストリーム用のリンクとダウンストリーム用のリンクが双方向Joint Busにより構成される結合網R-Clos 2000の課題として、全てのlevelのパケットがrank-1 exchangerに集中するためにhot spotが形成され、上位階層から戻ってきたパケットが近接アクセスパケットにブロックされるためにネットワーク飽和することから、これらhot spotの解決策を検討する必要がある旨が開示されている。
　一般にネットワーク飽和を解決する手段として、ネットワークの伝送容量そのものを増加することは当業者にとって自明の解決手段であり、その具体的な手段としてアップストリーム用の結合網とダウンストリーム用の結合網とを別々に設ける構成は、引用文献３の記載事項（ｇ）に開示されている。
　したがって、引用文献１記載の発明において、アップストリーム用のリンクとダウンストリーム用のリンクとして、アップストリーム用の結合網とダウンストリーム用の結合網とをそれぞれ備えるように構成することは、当業者であれば容易に想到し得たことである。
　
　そして、本願発明の作用効果も、上記引用文献１−３記載の発明から当業者が予測できる範囲のものである。
　
５．むすび
　以上のとおり、本願発明は、上記引用文献１−３に記載された発明に基づいて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。