【事件の表示】
　特願２０００−　　４３０１「薄膜トランジスタ、および薄膜トランジスタの製造方法」拒絶査定不服審判事件〔平成１３年　７月１９日出願公開、特開２００１−１９６５９１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本件は、平成１２年１月１３日の出願であって、平成１５年３月１８日付けで拒絶査定がなされ、これに対し、同年７月１１日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされたものである。
　
２．平成１５年７月１１日付けの手続補正について
　
[補正却下の決定の結論]
　平成１５年７月１１日付けの手続補正を却下する。
　
[理由]
　
（１）手続補正の内容
　平成１５年７月１１日付けの手続補正（以下、「本件補正」という。）の内容は、平成１４年１２月１１日付けで補正された特許請求の範囲を次のとおりに補正するものである（以下、補正前の請求項１ないし１０を「補正前請求項１」ないし「補正前請求項１０」といい、補正後の請求項１ないし６を「補正後請求項１」ないし「補正後請求項６」という。）。
「【請求項１】　絶縁基板の上方に所定の間隙を隔てて配設されたソース電極およびドレイン電極と、
　前記ソース電極および前記ドレイン電極に対して配設された半導体層と、
　前記半導体層に重ねられたゲート絶縁膜と、
　前記ゲート絶縁膜に重ねられたゲート電極とを有し、
　前記半導体層は、前記ソース電極および前記ドレイン電極の間にあって前記ゲート電極の上下に位置しない領域を備えると共に、当該領域に対してＰ型不純物が含まれ、前記Ｐ型不純物は１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量であって１×１０２１[ａｔｏｍｓ/ｃｍ３]以下量、前記領域に対して注入されていることを特徴とする薄膜トランジスタ。
　【請求項２】　前記半導体層は、前記ゲート電極の周囲に所定寸法だけ大きくパターン形成されたフローティングアイランド部が形成されていることを特徴とする請求項１記載の薄膜トランジスタ。
　【請求項３】　絶縁基板に対してゲート電極と、半導体層と、ソース電極およびドレイン電極を形成する第１の工程と、
　前記第１の工程により形成された半導体層に対して、少なくとも前記ソース電極およびドレイン電極の間にあって前記ゲート電極の上下に位置しない領域に対して１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量であって１×１０２１[ａｔｏｍｓ/ｃｍ３]以下量のＰ型不純物を注入する第２の工程と、を含むことを特徴とする薄膜トランジスタの製造方法。
　【請求項４】　前記第１の工程は、前記半導体層として、前記ゲート電極の上下に位置しないフローティングアイランド部を形成することを特徴とする請求項３記載の薄膜トランジスタの製造方法。
　【請求項５】　絶縁基板上に所定の形状からなる遮光膜を着膜する遮光膜着膜工程と、
　前記遮光膜を覆うように前記絶縁基板上に絶縁膜を形成する絶縁膜形成工程と、
　形成された前記絶縁膜上に、所定の線幅及び長さを有し所定の間隔を隔てた金属膜からなるソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
　前記ソース電極および前記ドレイン電極の上方に、半導体層およびゲート絶縁膜層を順次成膜する半導体・絶縁膜層成膜工程と、
　前記ゲート絶縁膜層上にゲート電極用の金属膜を着膜するゲート電極着膜工程と、
　着膜された前記ゲート電極用の金属膜の上方にゲート電極をレジストするためのレジストマスクを設けると共に、当該レジストマスクを用いてゲート電極をパターニングするゲート電極パターニング工程と、
　前記レジストマスクを用いて前記半導体層および前記ゲート絶縁膜層をパターニングする工程と、
　前記レジストマスクを剥離する工程と、
　前記半導体層に対してボロンイオンを１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量であって１×１０２１[ａｔｏｍｓ/ｃｍ３]以下量、注入するボロンイオン注入工程と、を含むことを特徴とする薄膜トランジスタの製造方法。
　【請求項６】　前記ゲート電極パターニング工程は、前記ゲート電極用の金属膜を前記レジストマスクに対してオーバーエッチングして前記ゲート電極をパターニングすることを特徴とする請求項５記載の薄膜トランジスタの製造方法。」
　
（２）本件補正についての検討
　
（２−１）補正事項の整理
　
・補正事項１
　補正前請求項１の「前記Ｐ型不純物は１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量、前記領域に対して注入されている」を、「前記Ｐ型不純物は１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量であって１×１０２１[ａｔｏｍｓ/ｃｍ３]以下量、前記領域に対して注入されている」とする。
　
・補正事項２
　補正前請求項２を削除する。
　
・補正事項３
　補正前請求項３を削除する。
　
・補正事項４
　補正前請求項４を補正後請求項２とする。
　
・補正事項５
　補正前請求項５を補正後請求項３とするとともに、補正前請求項５の「１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量のＰ型不純物を注入する」を、「１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量であって１×１０２１[ａｔｏｍｓ/ｃｍ３]以下量のＰ型不純物を注入する」とする。
　
・補正事項６
　補正前請求項６を削除する。
　
・補正事項７
　補正前請求項７を補正後請求項４とするとともに、補正前請求項７の「請求項５記載の」を「請求項３記載の」とする。
　
・補正事項８
　補正前請求項８を補正後請求項５とするとともに、補正前請求項８の「ボロンイオンを１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量、注入する」を、「ボロンイオンを１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量であって１×１０２１[ａｔｏｍｓ/ｃｍ３]以下量、注入する」とする。
　
・補正事項９
　補正前請求項９を削除する。
　
・補正事項１０
　補正前請求項１０を補正後請求項６とするとともに、補正前請求項１０の「請求項８記載の」を「請求項５記載の」とする。
　
（２−２）補正の目的の適否及び新規事項の有無について
　
・補正事項１について
　補正事項１は、補正前請求項２の記載事項を補正前請求項１に加えて、「Ｐ型不純物」の注入量の上限値を規定するものであるから、特許請求の範囲の減縮を目的とするものであり、願書に最初に添付した明細書又は図面に記載した事項の範囲内のものである。
　
・補正事項５について
　補正事項５は、他の請求項の削除に伴って請求項の番号を繰り上げるとともに、補正前請求項６の記載事項を補正前請求項５に加えて、「Ｐ型不純物」の注入量の上限値を規定するものであるから、明りょうでない記載の釈明及び特許請求の範囲の減縮を目的とするものであり、願書に最初に添付した明細書又は図面に記載した事項の範囲内のものである。
　
・補正事項８について
　補正事項８は、他の請求項の削除に伴って請求項の番号を繰り上げるとともに、補正前請求項９の記載事項を補正前請求項８に加えて、「ボロンイオン」の注入量の上限値を規定するものであるから、明りょうでない記載の釈明及び特許請求の範囲の減縮を目的とするものであり、願書に最初に添付した明細書又は図面に記載した事項の範囲内のものである。
　
・補正事項２、３、６及び９について
　補正事項２、３、６及び９は、請求項の削除を目的とするものである。
　
・補正事項４、７及び１０について
　補正事項４、７及び１０は、他の請求項の削除に伴って請求項の番号を繰り上げ、さらに、補正事項７及び１０にあっては、他の請求項の削除に伴って引用する請求項の番号も繰り上げるものであるから、明りょうでない記載の釈明を目的とするものである。
　
　よって、本件補正は、特許法第１７条の２第４項に規定される事項を目的とするものであり、同条第３項の規定に適合するものである。
　
（２−３）独立特許要件について
　
（２−３−１）本件補正後の発明
　本件補正後の請求項に係る発明は、その特許請求の範囲の請求項１ないし６に記載された事項により特定されるとおりのものであるところ、請求項１に係る発明（以下、「本件補正発明」という。）は、前記２．（１）のとおりである。
　
（２−３−２）引用例
　原査定の拒絶の理由に引用された、本件出願前に頒布された刊行物である特開平８−１０７２１２号公報（以下、「引用例」という。）には、図２ないし図４及び図７とともに、次のとおり記載されている。
「【請求項３】絶縁性基板上に積層形成された動作半導体層及びゲート絶縁膜及び平面のパターンが前記動作半導体層の平面のパターンに比較して内側に在るゲート電極をそれぞれ備え且つ前記動作半導体層のゲート電極からはみ出した部分の少なくとも一部に含まれる不純物が前記動作半導体層に含まれる不純物と異なる薄膜トランジスタで構成されたことを特徴とする薄膜トランジスタ・マトリクス基板。」（特許請求の範囲請求項３）
「【請求項６】絶縁性基板上に主成分の一つがシリコンである動作半導体層及びゲート絶縁膜及びゲート電極を積層形成する工程と、
次いで、平面のパターンが前記動作半導体層の平面のパターンに比較して内側に在るよう前記ゲート電極をパターニングする工程と、
次いで、前記動作半導体層に於ける前記ゲート電極からはみ出した部分の少なくとも一部に周期律表の三族或いは五族のうちの一つの元素を含むイオン或いは中性粒子を前記ゲート電極をマスクとして打ち込んで選択的に導電型を変化させる工程が含まれることを特徴とする薄膜トランジスタ・マトリクス基板の製造方法。」（特許請求の範囲請求項６）
「【０００９】
【発明が解決しようとする課題】従来の技術の項で説明したように、スタガ型ＴＦＴに於いては、動作半導体層６のパターンでゲート電極８Ｇのパターンからのはみ出し部分６Ａを生ずる。
【００１０】このはみ出し部分６Ａでは、ゲート電極８ＧにＴＦＴをオフにする為の電圧を印加しても、電界が充分に加わらず、ソース・ドレイン間のリーク電流が発生する旨の問題があった。」（０００９段落〜００１０段落）
「【００３１】
【作用】前記手段を採ることに依って、動作半導体層に於けるゲート電極からのはみ出し部分は、電気的に不活性化、即ち、電流が流れ難い状態になっているので、チャネルをオフにする電界が弱くても、ソース・ドレイン間のリーク電流は生じない。・・・」（００３１段落）
「【００３２】
【実施例】図２乃至図４は本発明に於ける第一実施例を説明する為の工程要所に於けるＴＦＴマトリクス基板を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、本実施例の説明に於いては、常に、図７を参考にすると理解し易く、図２及び図３の（Ｂ）は図７に見られる線Ｙ−Ｙに沿って切断したものに相当し、残りの図３の（Ａ）及び図４は図７に見られる線Ｘ−Ｘに沿って切断したものに相当する。また、図７及び図８に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００３３】図２参照
２−（１）
スパッタ法を適用することに依り、絶縁性基板１上に厚さが例えば３０００〔Å〕のＣｒからなる遮光膜２を形成する。尚、遮光膜２は、Ｃｒに限らず、　例えばＡｌなど他の金属に代替することができる。
【００３４】２−（２）
リソグラフィ技術に於けるレジスト・プロセス、及び、エッチャントを硝酸二アンモニウムセリウムの水溶液とするウエット・エッチング法を適用することに依り、遮光膜２のパターニングを行う。
【００３５】２−（３）
化学気相堆積（ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、厚さが例えば５０００〔Å〕のＳｉＯ2 からなる絶縁膜３を形成する。
【００３６】２−（４）
スパッタ法を適用することに依り、厚さが例えば１０００〔Å〕のＩＴＯからなる透明導電膜を形成する。
【００３７】２−（５）
リソグラフィ技術に於けるレジスト・プロセス、及び、エッチャントを硝酸＋塩酸＋水の混合液とするウエット・エッチング法を適用することに依って、前記工程２−（４）で形成したＩＴＯからなる透明導電膜のパターニングを行い、ドレイン電極４Ｄ、データ・バス・ライン（ドレイン・バス・ライン）４Ｌ、ソース電極５、画素電極９を形成する。
【００３８】尚、データ・バス・ライン４Ｌ及び画素電極９は、切断面の関係で図示されていないが、図７に依って理解できよう。
【００３９】図３参照
３−（１）
ＣＶＤ法を適用することに依り、厚さが例えば８００〔Å〕のｉ−アモルファス・シリコンからなる動作半導体層６を形成する。このｉ−アモルファス・シリコンからなる動作半導体層６に於ける、特に、表出された部分は、外界の影響を受けてｎ型に変換され易いことが知られている。
【００４０】尚、動作半導体層６を形成する前に、必要に応じて、ドレイン電極４Ｄやソース電極５などの上に厚さが例えば３００〔Å〕のｎ+ −アモルファス・シリコンを選択成長してオーミック・コンタクト層としても良く、この技術は、現在、確立したものとなっているので、その実施は容易である。
【００４１】３−（２）
引き続きＣＶＤ法を適用することに依って、厚さが例えば３０００〔Å〕のＳｉＮからなるゲート絶縁膜７を形成する。尚、ＳｉＮはＳｉＯ2 に代替することができる。
【００４２】３−（３）
真空蒸着法を適用することに依り、厚さが例えば５０００〔Å〕のＡｌからなる低抵抗導電膜８を形成する。尚、ＡｌはＣｒなど他の低抵抗金属に代替することができる。
【００４３】図４の（Ａ）参照
４−（１）
通常のリソグラフィ技術に於けるレジスト・プロセスを適用することに依って、ゲート電極及びゲート・バス・ラインのパターンをもったレジスト膜１１を形成する。
【００４４】４−（２）
エッチャントをリン酸を主とする硝酸及び酢酸の混酸とするウエット・エッチング法を適用することに依り、低抵抗導電膜８のパターニングを行ってゲート電極８Ｇ及びゲート・バス・ライン８Ｌ（図７参照）を形成する。
【００４５】この場合の低抵抗導電膜８は等方性エッチングされ、若干オーバ・エッチングを行うことで、レジスト膜１１のパターンよりも内側に入り込んだパターンになる。
【００４６】オーバ・エッチング量は、絶縁性を向上させる為には、多い方が良いのであるが、パターン精度の面からすると少ない方が好ましく、この点は、トレード・オフの関係にあって、通常、０．０５〔μｍ〕〜２．０〔μｍ〕の範囲に選ばれ、特に、素子サイズ（開口率）や信頼性を考慮すると、０．２〔μｍ〕〜０．８〔μｍ〕程度が良い。
【００４７】４−（３）　　　　　　　　　　　　　　　　　　　　　　　レジスト膜１１をマスクとして、エッチング・ガスをＣＨＦ3 及びＣＦ4 の　混合ガスとする反応性イオン・エッチング（ｒｅａｃｔｉｖｅ　ｉｏｎ　ｅｔｃｈｉｎｇ：ＲＩＥ）法を適用することに依り、ゲート絶縁膜７及び動作半導体層６のエッチングを行う。
【００４８】図４の（Ｂ）参照
４−（４）
エッチング・マスクとして用いたレジスト膜１１を除去してから、イオン注入法を適用することに依り、ドーズ量を例えば２×１０13〔cm-2〕、また、イオン加速エネルギを例えば７０〔ｋｅＶ〕とし、ゲート電極８Ｇをマスクとして動作半導体層６に硼素イオンの打ち込みを行う。
【００４９】これに依って、動作半導体層６に於けるゲート電極８Ｇからのはみ出し部分は、ｐ−アモルファス・シリコン層２１となる。
【００５０】前記のようにして製造されたＴＦＴマトリクス基板では、ｐ−アモルファス・シリコン層２１は、ドレイン電極４Ｄ及びソース電極５、或いは、それ等の表面に選択成長されたｎ+ −アモルファス・シリコンからなるオーミック・コンタクト層との間で接合障壁を生成するので、動作半導体層６に於けるゲート電極８Ｇからのはみ出し部分を流れようとする電流は阻止され、オフ時のリーク電流を低減することができる。尚、この説明については、図７を参照すると理解が容易となる。
【００５１】また、外界の影響に依って、エネルギ・バンドに若干の曲がりを生じたとしても、反転してチャネルが生成されることはなく、特性も安定である。」（００３２段落〜００５１段落）
　
　以上の記載事項によれば、引用例には、次の発明（以下、「引用発明」という。）が記載されている。
「絶縁性基板上に遮光膜及び絶縁膜を介して形成されたソース電極およびドレイン電極と、
　前記ソース電極および前記ドレイン電極上に形成されたｉ−アモルファス・シリコンからなる動作半導体層と、
　前記動作半導体層上に形成されたゲート絶縁膜と、
　前記ゲート絶縁膜上に形成されたゲート電極とを有し、
　前記動作半導体層は前記ゲート電極からのはみ出し部分を備えると共に、前記はみ出し部分には硼素イオンの打ち込みが行われ、ｐ−アモルファス・シリコン層となっていることを特徴とする薄膜トランジスタ。」
　
（２−３−３）対比・判断
　本件補正発明と引用発明とを対比すると、引用発明の「絶縁性基板」は、本件補正発明の「絶縁基板」に相当し、引用発明の「ソース電極およびドレイン電極」も所定の間隔を隔てて配設されたものであることは明らかであるから、引用発明の「絶縁性基板上に遮光膜及び絶縁膜を介して形成されたソース電極およびドレイン電極」は、本件補正発明の「絶縁基板の上方に所定の間隔を隔てて配設されたソース電極およびドレイン電極」に相当する。
　本件補正発明の「半導体層」は「ａ-Ｓｉ膜」で形成される（本件明細書の００２４段落を参照）ものであるから、引用発明の「ｉ−アモルファス・シリコンからなる動作半導体層」は、本件補正発明の「半導体層」に相当するので、引用発明の「前記ソース電極および前記ドレイン電極上に形成されたｉ−アモルファス・シリコンからなる動作半導体層」は、本件補正発明の「前記ソース電極および前記ドレイン電極に対して配設された半導体層」に相当する。
　引用発明の「前記動作半導体層上に形成されたゲート絶縁膜」及び「前記ゲート絶縁膜上に形成されたゲート電極」は、本件補正発明の「前記半導体層に重ねられたゲート絶縁膜」及び「前記ゲート絶縁膜に重ねられたゲート電極」にそれぞれ相当する。
　引用発明の「動作半導体層」の「ゲート電極からのはみ出し部分」は、「ソース・ドレイン間のリーク電流」の経路となるもの（引用例の例えば００１０段落を参照）であるから、ソース電極及びドレイン電極の間にあることは明らかであるので、引用発明の「前記動作半導体層は前記ゲート電極からのはみ出し部分を備える」ことは、本件補正発明の「前記半導体層は、前記ソース電極および前記ドレイン電極の間にあって前記ゲート電極の上下に位置しない領域を備える」ことに相当し、また、引用発明の「前記はみ出し部分には硼素イオンの打ち込みが行われ、ｐ−アモルファス・シリコン層となっていること」は、本件補正発明の「当該領域に対してＰ型不純物が含まれ、」「前記Ｐ型不純物は」「前記領域に対して注入されている」ことに相当する。
　
　よって、本件補正発明と引用発明とは、
「絶縁基板の上方に所定の間隙を隔てて配設されたソース電極およびドレイン電極と、
　前記ソース電極および前記ドレイン電極に対して配設された半導体層と、
　前記半導体層に重ねられたゲート絶縁膜と、
　前記ゲート絶縁膜に重ねられたゲート電極とを有し、
　前記半導体層は、前記ソース電極および前記ドレイン電極の間にあって前記ゲート電極の上下に位置しない領域を備えると共に、当該領域に対してＰ型不純物が含まれ、前記Ｐ型不純物は前記領域に対して注入されていることを特徴とする薄膜トランジスタ。」
である点で一致し、次の点で相違している。
・相違点
　本件補正発明においては、「当該領域に対してＰ型不純物が含まれ、前記Ｐ型不純物は１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量であって１×１０２１[ａｔｏｍｓ/ｃｍ３]以下量、前記領域に対して注入されている」のに対して、引用発明においては、「前記はみ出し部分には硼素イオンの打ち込みが行われ、ｐ−アモルファス・シリコン層となっている」ものであり、「はみ出し部分」に打ち込まれた「硼素イオン」の濃度が規定されていない点。
　
　この相違点について検討すると、本件補正発明は、半導体層のゲート電極に覆われていないアイランド部分（フローティングアイランド）においてはゲートの電圧で押さえきれない状態にあり、ソース電極とドレイン電極との間の電圧によるリークが発生するという課題（０００９段落〜００１０段落を参照。）を解決するために、「当該領域に対してＰ型不純物が含まれ、」「前記Ｐ型不純物は」「前記領域に対して注入されている」ようにしたものであり、その際に、「リーク電流」が所望の範囲に収まるような条件として、「前記Ｐ型不純物は１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量であって１×１０２１[ａｔｏｍｓ/ｃｍ３]以下量、前記領域に対して注入されている」ことを規定したものである。
　一方、引用発明も、動作半導体層のゲート電極からのはみ出し部分においては、ゲート電極にＴＦＴをオフする為の電圧を印加しても、電界が充分に加わらず、ソース・ドレイン間のリーク電流が発生するという、本件補正発明と同様の課題（引用例の０００９段落〜００１０段落を参照。）を解決するために、「前記はみ出し部分には硼素イオンの打ち込みが行われ、ｐ−アモルファス・シリコン層となっている」ようにしたものであり、「硼素イオンの打ち込み」量を変えながら、リーク電流が特性上問題とならなくなる最適範囲（上限値及び下限値）を実験的に見いだすことは、当業者の通常の創作能力の発揮にすぎず、かつ、本件補正発明において、「前記Ｐ型不純物は１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量であって１×１０２１[ａｔｏｍｓ/ｃｍ３]以下量、前記領域に対して注入されている」としたことにより、リーク電流の低減ということ以外の新たな効果が生じるものでもない。
　したがって、引用発明において、「はみ出し部分」に打ち込まれた「硼素イオン」の量を、１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量であって１×１０２１[ａｔｏｍｓ/ｃｍ３]以下量とすることは、当業者であれば必要に応じて適宜なし得た事項にすぎない。
　
  よって、本件補正発明は、引用例に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
（２−４）本件補正についての検討のむすび
　前記（２−３）に示したとおり、本件補正発明は、特許出願の際独立して特許を受けることができるものではないから、請求項２ないし６に係る発明について検討するまでもなく、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に適合しないものである。
　よって、本件補正は、特許法第１５９条第１項で準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本件発明について
　
（３−１）本件発明の認定
　平成１５年７月１１日付けの手続補正は前記２．のとおり却下されたので、本件の請求項に係る発明は、平成１４年１２月１１日付けで補正された特許請求の範囲の請求項１ないし１０に記載された事項により特定されるとおりのものであるところ、その請求項１に係る発明（以下、「本件発明」という。）は次のものである。
「絶縁基板の上方に所定の間隙を隔てて配設されたソース電極およびドレイン電極と、
　前記ソース電極および前記ドレイン電極に対して配設された半導体層と、
　前記半導体層に重ねられたゲート絶縁膜と、
　前記ゲート絶縁膜に重ねられたゲート電極とを有し、
　前記半導体層は、前記ソース電極および前記ドレイン電極の間にあって前記ゲート電極の上下に位置しない領域を備えると共に、当該領域に対してＰ型不純物が含まれ、前記Ｐ型不純物は１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量、前記領域に対して注入されていることを特徴とする薄膜トランジスタ。」
　
（３−２）引用例
　これに対して、前出の引用例には、前記（２−３−２）に示したとおりの記載があり、前記（２−３−２）に示したとおりの引用発明が記載されている。
　
（３−３）対比・判断
　本件発明と引用発明とを対比すると、引用発明の「絶縁性基板」は、本件発明の「絶縁基板」に相当し、引用発明の「ソース電極およびドレイン電極」も所定の間隔を隔てて配設されたものであることは明らかであるから、引用発明の「絶縁性基板上に遮光膜及び絶縁膜を介して形成されたソース電極およびドレイン電極」は、本件発明の「絶縁基板の上方に所定の間隔を隔てて配設されたソース電極およびドレイン電極」に相当する。
　本件発明の「半導体層」は「ａ-Ｓｉ膜」で形成される（本件明細書の００２４段落を参照）ものであるから、引用発明の「ｉ−アモルファス・シリコンからなる動作半導体層」は、本件発明の「半導体層」に相当するので、引用発明の「前記ソース電極および前記ドレイン電極上に形成されたｉ−アモルファス・シリコンからなる動作半導体層」は、本件発明の「前記ソース電極および前記ドレイン電極に対して配設された半導体層」に相当する。
　引用発明の「前記動作半導体層上に形成されたゲート絶縁膜」及び「前記ゲート絶縁膜上に形成されたゲート電極」は、本件発明の「前記半導体層に重ねられたゲート絶縁膜」及び「前記ゲート絶縁膜に重ねられたゲート電極」にそれぞれ相当する。
　引用発明の「動作半導体層」の「ゲート電極からのはみ出し部分」は、「ソース・ドレイン間のリーク電流」の経路となるもの（引用例の例えば００１０段落を参照）であるから、ソース電極及びドレイン電極の間にあることは明らかであるので、引用発明の「前記動作半導体層は前記ゲート電極からのはみ出し部分を備える」ことは、本件発明の「前記半導体層は、前記ソース電極および前記ドレイン電極の間にあって前記ゲート電極の上下に位置しない領域を備える」ことに相当し、また、引用発明の「前記はみ出し部分には硼素イオンの打ち込みが行われ、ｐ−アモルファス・シリコン層となっていること」は、本件発明の「当該領域に対してＰ型不純物が含まれ、」「前記Ｐ型不純物は」「前記領域に対して注入されている」ことに相当する。
　
　よって、本件発明と引用発明とは、
「絶縁基板の上方に所定の間隙を隔てて配設されたソース電極およびドレイン電極と、
　前記ソース電極および前記ドレイン電極に対して配設された半導体層と、
　前記半導体層に重ねられたゲート絶縁膜と、
　前記ゲート絶縁膜に重ねられたゲート電極とを有し、
　前記半導体層は、前記ソース電極および前記ドレイン電極の間にあって前記ゲート電極の上下に位置しない領域を備えると共に、当該領域に対してＰ型不純物が含まれ、前記Ｐ型不純物は前記領域に対して注入されていることを特徴とする薄膜トランジスタ。」
である点で一致し、次の点で相違している。
・相違点
　本件発明においては、「当該領域に対してＰ型不純物が含まれ、前記Ｐ型不純物は１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量、前記領域に対して注入されている」のに対して、引用発明においては、「前記はみ出し部分には硼素イオンの打ち込みが行われ、ｐ−アモルファス・シリコン層となっている」ものであり、「はみ出し部分」に打ち込まれた「硼素イオン」の濃度が規定されていない点。
　
　この相違点について検討すると、本件発明は、半導体層のゲート電極に覆われていないアイランド部分（フローティングアイランド）においてはゲートの電圧で押さえきれない状態にあり、ソース電極とドレイン電極との間の電圧によるリークが発生するという課題（０００９段落〜００１０段落を参照。）を解決するために、「当該領域に対してＰ型不純物が含まれ、」「前記Ｐ型不純物は」「前記領域に対して注入されている」ようにしたものであり、その際に、「リーク電流」が所望の値にまで低減される条件として、「前記Ｐ型不純物は１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量、前記領域に対して注入されている」ことを規定したものである。
　一方、引用発明も、動作半導体層のゲート電極からのはみ出し部分においては、ゲート電極にＴＦＴをオフする為の電圧を印加しても、電界が充分に加わらず、ソース・ドレイン間のリーク電流が発生するという、本件発明と同様の課題（引用例の０００９段落〜００１０段落を参照。）を解決するために、「前記はみ出し部分には硼素イオンの打ち込みが行われ、ｐ−アモルファス・シリコン層となっている」ようにしたものであり、「硼素イオンの打ち込み」量を変えながら、リーク電流が特性上問題とならなくなる下限値を実験的に見いだすことは、当業者の通常の創作能力の発揮にすぎず、かつ、本件発明において、「前記Ｐ型不純物は１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量、前記領域に対して注入されている」としたことにより、リーク電流の低減ということ以外の新たな効果が生じるものでもない。
　したがって、引用発明において、「はみ出し部分」に打ち込まれた「硼素イオン」の量を、１×１０１８[ａｔｏｍｓ/ｃｍ３]以上量とすることは、当業者であれば必要に応じて適宜なし得た事項にすぎない。
　
  よって、本件発明は、引用例に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
４．むすび
　以上のとおりであるから、本件は、請求項２ないし１０に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおりに審決する。