【手続補正書】
【提出日】平成22年4月8日(2010.4.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
送信側データソース装置を受信側データシンク装置に接続し、複数の差動データ信号を搬送するケーブルであって、
前記複数の差動データ信号のうちの少なくとも１つをブーストするブースト装置を備え、
前記ブースト装置は、前記ブースト装置の動作に必要な電力の少なくともいくらかを前記複数の差動データ信号のうちの少なくとも１つから取得する電子回路を備える、ケーブル。
【請求項２】
前記ブースト装置は、
前記データソース装置から前記複数の差動データ信号のうちの１つを受信する差動入力回路と、
前記複数の差動データ信号のうちブーストしたものを前記データシンク装置に送信する差動出力回路と、を含み、
前記電力の少なくともいくらかは前記データソース装置及び前記データシンク装置から取得される、請求項１に記載のケーブル。
【請求項３】
前記差動出力回路及び前記差動入力回路は直列接続され、前記データシンク装置から前記データソース装置に電流を流す、請求項２に記載のケーブル。
【請求項４】
前記差動出力回路及び前記差動入力回路は中間電圧ノードで結合され、それにより、前記データシンク装置からの負荷電流が前記差動出力回路を通って前記中間電圧ノードに流れるようにし、前記中間電圧ノードは、前記差動入力回路の供給電圧として接続される、請求項３に記載のケーブル。
【請求項５】
前記中間電圧ノードと、電圧を前記差動入力回路に供給する第２の中間電圧ノードとの間に、電圧ブースト回路をさらに含む、請求項４に記載のケーブル。
【請求項６】
前記電圧ブースト回路は、スイッチキャパシタ及び２相クロックを含み、前記スイッチキャパシタ及び２相クロックは、エネルギーを前記中間電圧ノードから前記第２の中間電圧ノードに周期的に転送するために使用される、請求項５に記載のケーブル。
【請求項７】
前記ブースト装置は、前記差動入力回路が受信した差動データ信号を処理して前記差動出力回路に運ぶ転送機能を有する処理ブロックをさらに含む、請求項２に記載のケーブル。
【請求項８】
前記処理ブロックの動作電力を、利用可能なより高い電圧から変換する電力コンバータをさらに備え、前記電力コンバータはスイッチキャパシタ及び２相クロックを備え、前記スイッチキャパシタは、前記利用可能なより高い電圧から前記処理ブロックにエネルギーを転送するために使用される、請求項７に記載のケーブル。
【請求項９】
送信側データソース装置と受信側データシンク装置との間に接続されるケーブル内のブースト装置に電力を提供する方法であって、
前記ブースト装置の差動入力回路において前記データソース装置からの複数の差動データ信号を受信するステップと、
前記受信した複数の差動データ信号のうちの少なくとも１つをブーストしてブースト差動データ信号にするステップと、
前記ブースト差動データ信号を、前記ブースト装置内の差動出力回路を使用して前記受信側データシンク装置に送信するステップと、
前記ブースト装置の回路の少なくともいくらかを動作させるための電力を、前記差動入力回路及び前記差動出力回路へのそれぞれの接続を通して、前記データソース装置及び前記データシンク装置から取得するステップと
を含む、方法。
【請求項１０】
送信側データソース装置を受信側データシンク装置に接続するブースト装置であって、
前記送信側データソース装置は、複数の差動データ信号を前記ブースト装置に送信し、
前記ブースト装置は、前記複数の差動データ信号のうちの少なくとも１つをブーストし、
前記ブースト装置は、前記ブースト装置の動作に必要な電力の少なくともいくらかを前記複数の差動データ信号のうちの少なくとも１つから取得する電子回路を備える、ブースト装置。
【請求項１１】
送信側データソース装置を受信側データシンク装置に接続し、複数の差動信号を搬送するケーブルであって、
前記複数の差動信号のうちの少なくとも１つをブーストするブースト装置を含み、前記ブースト装置は、
生の差動信号を前記データソース装置から受信し、復元信号を出力する入力回路と、
前記復元信号を処理してデスキュー信号にする、第１の調整可能パラメータを有するデスキュー回路と、
前記デスキュー信号を増幅してブースト信号にし、前記ブースト信号を前記データシンク装置に送信する出力回路と
を備える、ケーブル。
【請求項１２】
前記ブースト装置は、前記デスキュー信号の周波数応答を調整する、第２の調整可能パラメータを有する等化回路をさらに含む、請求項１１に記載のケーブル。
【請求項１３】
制御バスをさらに含み、
前記ブースト装置は、前記第１及び第２の調整可能パラメータを保持するパラメータメモリをさらに含み、
前記パラメータメモリは前記制御バスからアクセス可能である、請求項１２に記載のケーブル。
【請求項１４】
前記デスキュー回路は、前記第１の調整可能パラメータを変更することにより、前記差動信号の２つの極性に存在する時間スキューを調整するアナログ差動デスキュー回路であり、前記アナログ差動デスキュー回路は、
連続して配置されたいくつかの遅延ユニットと、
前記遅延ユニットを選択することによって前記遅延ユニットから発生する合成遅延を選択するアナログセレクタと、
前記合成遅延を前記差動信号の前記極性に挿入するアナログスイッチと
を備える、請求項１１に記載のケーブル。
【請求項１５】
前記アナログスイッチは、前記合成遅延を前記差動信号の一方又は他方の極性に挿入する、請求項１４に記載のケーブル。
【請求項１６】
前記ブースト装置は、前記ケーブルの性能を求める性能解析回路をさらに含む、請求項１２に記載のケーブル。
【請求項１７】
前記性能解析回路は、
前記ブースト信号をシングルエンド信号に変換する差動−シングルエンドブロックと、
前記シングルエンド信号を共通クロック信号と位相整列させる線形位相補償器と、
位相整列させた前記シングルエンド信号のデジタル表現を提供して、前処理済みデータ信号を生成するオーバーサンプリング回路と、
前記前処理済みデータ信号の品質を推定し、前記前処理済みデータ信号の品質を向上させるように前記第１及び第２の調整可能パラメータを変更することにより、前記デスキュー回路及び前記等化回路の前記第１及び第２の調整可能パラメータを調整するトレーニング機能回路と
を含む、請求項１６に記載のケーブル。
【請求項１８】
前記トレーニング機能回路は、
前記前処理済みデータ信号の品質を推定し、前記品質を示す品質ナンバを生成するデジタル回路と、
前記デスキュー回路及び前記等化回路の前記第１及び第２の調整可能パラメータをいくつかの所定の設定に調整し、各設定について所定数のオーバーサンプリングビットを監視する評価ラン制御回路と、
最高の前記品質ナンバに対応する最良設定を保持するメモリと、
前記第１及び第２の調整可能パラメータを前記最良設定に更新する手段と
をさらに備える、請求項１７に記載のケーブル。
【請求項１９】
前記品質を推定する前記デジタル回路は、
少なくとも１ビット周期の窓内の前記前処理済みデータ信号の前記デジタル表現内の連続した「１」サンプル又は「０」サンプルのランレングスを求める長さ検出回路と、
観察周期「Ｎ」ビット中に選択されたランレングスの発生回数をカウントする複数のカウンタと、
前記複数のカウンタの出力を処理して、前記前処理済みデータ信号の前記品質を示す品質ナンバにするビット品質計算器と
を備える、請求項１８に記載のケーブル。
【請求項２０】
差動データ信号を受信し、調整可能パラメータに従って前記差動データ信号をデスキューし等化し、ブースト信号を出力するブースト装置を備えるケーブルの性能を求める方法であって、
前記ブースト信号をシングルエンド信号に変換するステップと、
前記シングルエンド信号を共通クロック信号に位相整列させるステップと、
位相整列させた前記シングルエンド信号をオーバーサンプリングして前処理済みデータ信号を生成するステップと、
前記前処理済みデータ信号の品質を推定するステップと、
前記前処理済みデータ信号の前記品質が向上するように、前記調整可能パラメータを調整するステップと
を含む、方法。
【請求項２１】
送信側データソース装置を受信側データシンク装置に接続するブースト装置であって、前記送信側データソース装置は、複数の差動データ信号を前記ブースト装置に送信し、前記ブースト装置は、前記複数の差動データ信号のうちの少なくとも１つをブーストし、前記ブースト装置は、
前記データソース装置から生の差動信号を受信し、復元信号を出力する入力回路と、
前記復元信号を処理してデスキュー信号にする、第１の調整可能パラメータを有するデスキュー回路と、
前記デスキュー信号を処理して等化信号にする、第２の調整可能パラメータを有する等化回路と、
前記等化信号を増幅してブースト信号にし、前記ブースト信号を前記データシンク装置に送信する出力回路と、
前記第１及び前記第２の調整可能パラメータを保持するパラメータメモリと、
前記パラメータメモリにアクセスするための制御入力と
を備える、ブースト装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０２９１
【補正方法】変更
【補正の内容】
【０２９１】
生の信号入力（ペア）１１６の負極（Ｖ−）も同様に３つの入力端子に接続される。