【事件の表示】
　平成　７年特許願第１７３６８５号「データ駆動型情報処理装置」拒絶査定不服審判事件〔平成　９年　１月２８日出願公開、特開平　９−　２６９４９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成７年７月１０日の出願であって、平成１６年７月１３日付けで拒絶査定がなされ、これに対し、同年８月１８日に拒絶査定に対する審判請求がなされるとともに、同年９月３日付けで手続補正がなされたものである。
　
２．平成１６年９月３日付けの手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　　平成１６年９月３日付けの手続補正を却下する。
　
［理由］
２−１．補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は、
「複数のパイプライン処理単位が直列に配置されて構成される部分を有するデータ駆動型情報処理装置であって、
　少なくともひとつのパイプライン処理単位が、
　到着データパケット数をカウントして出力選択信号を生成するカウンタを含み、複数個の出力を有しかつ直前のパイプライン処理単位からの入力データパケットを受け、前記出力選択信号に従って前記複数個の出力のうちのひとつに、該入力データパケットを出力して、データパケットの滞留を防止する入力制御処理部と、
　前記入力制御処理部の前記複数個の出力に互いに並列に接続され、データパケットに対しそれぞれが所定の同一の処理を行うための複数の処理部と、
　前記複数の処理部が出力するデータパケットを受け、直後のパイプライン処理単位へ出力する出力制御処理部とを含むことを特徴とするデータ駆動型情報処理装置。」
と補正された。
　上記補正は、請求項１に記載した発明を特定するために必要な事項である「入力制御処理部」について「データパケットの滞留を防止する」との限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
２−２．引用例
　原査定の拒絶の理由に引用された特開昭６２−４３７２９号公報（以下、引用例１という。）には、図面とともに以下の事項が記載されている。
　
（１）「この種の従来のパイプライン演算装置は，第５図に示すように複数個（たとえば３個）に分割されたタスクをそれぞれ担当するためのセグメントＳ０〜Ｓ２と、各段セグメントＳ０〜Ｓ２の入力側および最終段セグメントＳ２の出力側にそれぞれ設けられて共通のクロック入力φにより動作タイミングの同期がとられるラッチ回路Ｌ１〜Ｌ４とから成る。上記分割されたタスクは、演算パイプラインの場合には加算とか減算とか乗算などであり、各段のセグメントＳ０〜Ｓ２それぞれのデータがクロックの入力φに同期して一斉に一段づつ前進することによってパイプライン処理が行なわれる。」（第１頁右下欄８〜２０行目）
　
（２）「〔発明の実施例〕
　以下、図面を参照して本発明の一実施例を詳細に説明する。
第１図に示すパイプライン演算装置は、第５図を参照して前述した従来のパイプライン演算装置に比べて、最大遅延時間を有するセグメントＳ１をセグメントＳ１０，Ｓ１１により二重化してそれぞれに対するデータの入出力を交互に行なうようにした点が異なり、その他は同じであるので第５図中と同一符号を付してその説明を省略する。
　即ち、セグメントＳ１０，Ｓ１１は同一の構成を有し、このセグメントＳ１０，Ｓ１１の各入力側にラッチ回路Ｌ２１，Ｌ２２を有し、上記セグメントＳ１０，Ｓ１１の出力側と次段セグメンとＳ２の入力側のラッチ回路Ｌ３との間に上記セグメントＳ１０，Ｓ１１の各出力を選択切換するためのマルチプレクサＭＰＸが挿入されている。そして、クロック入力φ０を分周する２進バイナリカウンタ１が設けられ、このカウンタ１の出力は第１のインバ−タ回路２を経て前記セグメントＳ１１の入力側のラッチ回路Ｌ２２のラッチクロック端子ＣＫに与えられ、上記第１のインバータ回路２の出力は第２のインバータ回路３を経て前記セグメントＳ１０の入力側のラッチ回路Ｌ２１のラッチクロック端子ＣＫに与えられると共に、前記マルチプレクサＭＰＸの切換制御端子Ｓに与えられるように構成されている。
　次に、上記パイプライン演算装置における動作について第２図を示すタイミングチャートを参照して説明する。セグメントＳ０の入力はその入力側のラッチ回路Ｌ１からクロック入力φ０に同期して与えられる。上記クロック入力φ０がカウンタ１で分周された分周パルスφ１の半サイクル毎にセグメントＳ１０，Ｓ１１の入力側のラッチ回路Ｌ２１，Ｌ２２が交互に駆動されることによって、前記セグメントＳ０の出力Ｄ００がラッチ回路Ｌ２１，Ｌ２２にラッチされ、これらのラッチ回路Ｌ２１，Ｌ２２から上記セグメントＳ１０，Ｓ１１にデータ入力ＤＩ１０，ＤＩ１１が交互に与えられる。このセグメントＳ１０，Ｓ１１の各出力はマルチプレクサＭＰＸによって交互に切換導出される。」（第２頁左下欄１行目〜第３頁左上欄４行目）
　
（３）「また、多重化したセグメント段における各セグメント（たとえば前記セグメントＳ１０，Ｓ１１）は同じ機能を交互に行なわせてもよいが、…（以下略）」（第３頁右下欄２〜５行目）
　
（４）また、第１図を見るとセグメントＳ０、セグメントＳ１０およびＳ１１、セグメントＳ２を含む構成が図示されている。上記（１）における「各段のセグメントＳ０〜Ｓ２」、あるいは、上記（３）における「多重化したセグメント段における各セグメント（たとえば前記セグメントＳ１０，Ｓ１１）」といった記載から、これら、セグメントＳ０、セグメントＳ１０およびＳ１１、セグメントＳ２はそれぞれ、「セグメント段」を構成するものということができ、第１図ではこれら「セグメント段」が直列に配置されている。
　
　してみると、これらの記載から引用例１には、
「複数のセグメント段が直列に配置されて構成される部分を有するパイプライン演算装置であって、
　ひとつのセグメント段が、
　クロック入力の分周パルスを生成するカウンタを含み、複数個のラッチ回路からの出力を有しかつ直前のセグメント段からの入力データを受け、前記分周パルスに従って複数個のラッチ回路のうちのひとつに、該入力データをラッチさせる構成と
　前記複数個のラッチ回路の出力に互いに並列に接続され、データに対しそれぞれが所定の同一の処理を行うための複数のセグメントと、
　前記複数のセグメントが出力するデータを受け、直後のセグメント段へ出力するマルチプレクサとを含むことを特徴とするパイプライン演算装置。」
に関する発明が開示されているものと認める。（以下、これを「引用例１記載の発明」という）
　
　また、同じく原査定の拒絶の理由に引用された特開昭５８−１８１１６８号公報（以下、引用例２という。）には、図面とともに以下の事項が記載されている。
　
（５）「第９図は第４図における演算部４の構成例である。35はＦＩＦＯキユー、36は演算器、37は出力端子制御回路、38は入力端子制御回路、39は演算器選択回路、40は演算器出力回路である。」（第３頁左上欄１２〜１５行目）
　
（６）「演算器選択回路39はパケツトの演算器36への割付を行う。割付方法は飛び越しを許さない巡回的割付である。すなわち、演算器の割付順序を予め定めておき、到着したパケツトは到着順に、割付順序に従って演算器に割り付けられる。もし、割り付けるべき演算器が演算中の場合は、その演算が終了するまで割付を待つ。演算器出力回路40も同様に、飛び越しを許さない巡回的取出し制御を行う。演算器36は命令コードに従つて演算を行う。」（第４頁左上欄２０行目〜右上欄９行目）
　
　この記載から引用例２には、
「演算器選択回路がパケットの到着順に飛び越しを許さない巡回的割付によってパケットを演算器に割り付ける」
構成が開示されているものと認める。（以下、これを「引用例２記載の発明」という）
　
２−３．対比
　本願補正発明と引用例１記載の発明とを比較する。
　まず、引用例１記載の発明の「パイプライン演算装置」と、本願補正発明の「データ駆動型情報処理装置」は、いずれもパイプライン構造を有しており、情報処理を行う装置であるといえるから、「パイプライン情報処理装置」であるという点で共通する。
　そして、引用例１記載の発明の「セグメント段」は、直列に配置されてパイプラインの処理段となるものであるから、本願補正発明の「パイプライン処理単位」に相当する。
　また、、引用例１記載の発明の「セグメント」は、パイプライン処理単位に相当するセグメント段の中で、データに対して処理を行うものであるから、本願補正発明の「処理部」に相当する。
　さらに、引用例１記載の発明の「マルチプレクサ」は、処理部に相当するセグメントからの出力を後段に出力するものであるから、本願補正発明の「出力制御処理部」に相当する。
　また、引用例１記載の発明の「セグメント段」が、本願補正発明の「パイプライン処理単位」に相当することから、引用例１記載の発明において「ひとつのセグメント段が、」とあるのは、本願補正発明の「少なくともひとつのパイプライン処理単位が、」とあるのに対応する。
　また、引用例１記載の発明の「データ」と、本願補正発明の「データパケット」は「データ」である点で共通する。
　さらに、引用例１記載の発明の「分周パルス」は、入力データを複数個のラッチ回路のいずれでラッチさせて出力するかを選択する信号であるから、本願補正発明において、入力データパケットの出力先を選択している「出力選択信号」に相当する。
　そして、引用例１記載の発明の「分周パルスを生成するカウンタを含み、複数個のラッチ回路からの出力を有しかつ直前のセグメント段からの入力データを受け、前記分周パルスに従って複数個のラッチ回路のうちのひとつに、該入力データをラッチさせる構成」は、カウンタが生成する本願補正発明の「出力選択信号」に相当する分周パルスによって、複数個のラッチ回路のうちのひとつが入力データをラッチして出力するものであるから、これらカウンタおよびラッチを含む前記構成全体が、「出力選択信号を生成するカウンタを含み、複数個の出力を有しかつ直前のパイプライン処理単位からの入力データを受け、前記出力選択信号に従って前記複数個の出力のうちのひとつに、該入力データを出力する入力制御処理部」に相当するものであり、「複数個のラッチ回路からの出力」は「入力制御処理部の複数個の出力」に相当する。
　
　してみると、本願補正発明と引用例１記載の発明は、
「複数のパイプライン処理単位が直列に配置されて構成される部分を有するパイプライン情報処理装置であって、
　少なくともひとつのパイプライン処理単位が、
　出力選択信号を生成するカウンタを含み、複数個の出力を有しかつ直前のパイプライン処理単位からの入力データを受け、前記出力選択信号に従って前記複数個の出力のうちのひとつに、該入力データを出力する入力制御処理部と、
　前記入力制御処理部の前記複数個の出力に互いに並列に接続され、データに対しそれぞれが所定の同一の処理を行うための複数の処理部と、
　前記複数の処理部が出力するデータを受け、直後のパイプライン処理単位へ出力する出力制御処理部とを含むことを特徴とするパイプライン情報処理装置。」
である点で一致し、以下の点で相違している。
　
［相違点１］
　本願補正発明では「パイプライン情報処理装置」が、「データ駆動型情報処理装置」であり、入出力される「データ」が、「データパケット」であるのに対し、引用例１記載の発明では、これに対応する記載がない点。
　
［相違点２］
　本願補正発明では、「入力制御処理部」の「カウンタ」が、到着データパケット数をカウントして出力選択信号を生成しており、該出力選択信号に従って前記複数個の出力のうちのひとつに、該入力データパケットを出力して、「データパケットの滞留を防止する」ものであるのに対し、引用例１記載の発明では、「カウンタ」が「クロック入力の分周パルス」を生成するものである点。
　
２−４．当審の判断
［相違点１］について
　データ駆動型の情報処理装置については、本願出願前において周知技術であり、また、データ駆動型の情報処理装置ではデータがパケットとして取り扱われることも技術常識である。例えば上述の引用例２もデータ駆動型であり、データがパケットとして扱われている。計算機のアーキテクチャをどのようなものとするかは、その特性に応じて適宜決すべきものであるから、引用例１記載の発明に該周知技術を適用してデータ駆動型とし、データをパケットとして取り扱うことに、格別の困難性は認められない。
　よって［相違点１］は格別のものでない。
　
［相違点２］について
　引用例２記載の発明によれば、複数の処理部（演算器）に対してパケットを、到着順に飛び越しを許さず巡回的に割り付けることは公知である。複数の処理部に対する入力の割り付けが飛び越しを許す場合、飛ばされた処理部の計算機資源が無駄になることは自明であるから、該公知技術を引用例１記載の発明に適用して、入力データの出力先を切り換えるカウンタの歩進を、パケットの到着に基づいて行うようにすることに格別の困難性は認められない。
　そして該公知技術を引用例１記載の発明に適用した結果、必然的に入力データは直前の入力データを処理する処理部以外の処理部で処理されることになり、「データパケットの滞留が防止される」ことになる。「データパケットの滞留が防止される」ことについてのこのような解釈は、請求人が、審判請求書の【請求の理由】内において、「「データパケットの滞留を防止する」の記載は、出願当初明細書の段落［００２４］の「したがって、当該処理要素が直前のパイプライン処理単位から受取ったデータパケットは、少なくとも直前に受取ったデータパケットを処理している処理部以外処理部（審決注：「処理部以外の処理部」の誤記と認められる）で直ちに処理される。」の記載および段落［００４０］の「以上のように連続するデータパケットは必ず逐次的に別々の処理部で処理することができ（審決注：明細書の同段落では「処理でき」と記載されており、誤記と認められる）、並列的に処理される」の記載に基づいております。」と説明していることとも矛盾しない。
　
　上記で検討したように、［相違点１］、［相違点２］はいずれも格別のものではなく、これらの相違点により格別の効果が生じるものとも認められない。よって、本願補正発明は引用例１に記載された発明、引用例２に記載された発明、および周知技術に基づいて当業者が容易に想到し得たものである。
　
　したがって、本願補正発明は、引用例１，２に記載された発明、および周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
　なお、請求人は審判請求書の【請求の理由】内において、「本願第１の発明の構成におきましては、パイプライン処理単位に含まれる複数の処理部は、同一の所定の処理を行っており、各処理部の演算に要する処理時間は予め決定することができ、この処理時間に応じて処理部の数を設定することにより、審査官殿の拒絶査定謄本の追書におけるご指摘と異なり、入力制御処理部において出力選択信号を順次生成してデータパケットの滞留を防止して、到着した直前のパイプライン処理単位からのデータパケットを直前に受取ったデータパケット処理中の処理部以外で直ちに処理をすることが可能となるという引例２からは得ることのできない顕著な効果を奏するものであります。」といった主張を行っているが、処理部の数をどのように設定するかについては、本願補正発明では何ら限定されていない。
　よって、請求人の上記主張は、特許請求の範囲の記載に基づくものでないので採用することができない。
　
２−５．むすび
　以上のとおり、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明について
　平成１６年９月３日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明は、平成１５年９月２６日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。（以下、同項記載の発明を「本願発明」という。）
「複数のパイプライン処理単位が直列に配置されて構成される部分を有するデータ駆動型情報処理装置であって、
　少なくともひとつのパイプライン処理単位が、
　到着データパケット数をカウントして出力選択信号を生成するカウンタを含み、複数個の出力を有しかつ直前のパイプライン処理単位からの入力データパケットを受け、前記出力選択信号に従って前記複数個の出力のうちのひとつに、該入力データパケットを出力する入力制御処理部と、
　前記入力制御処理部の前記複数個の出力に互いに並列に接続され、データパケットに対しそれぞれが所定の同一の処理を行うための複数の処理部と、
　前記複数の処理部が出力するデータパケットを受け、直後のパイプライン処理単位へ出力する出力制御処理部とを含むことを特徴とするデータ駆動型情報処理装置。」
　
３−１．引用例
　原査定の拒絶の理由に引用された引用例、およびその記載事項は、前記２−２．に記載したとおりである。
　
３−２．対比・判断
　本願発明は、前記２．で検討した本願補正発明から、「入力制御処理部」について「データパケットの滞留を防止する」との限定を省いたものである。
　してみると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記２−４．に記載したとおり、引用例１，２、および周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例１，２、および周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
３−３．むすび
　以上のとおり、本願発明は、引用例１，２に記載された発明、および周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。