【事件の表示】
　平成９年特許願第２４４０２４号「半導体集積回路装置」拒絶査定不服審判事件〔平成１１年３月３０日出願公開、特開平１１−８７５２０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本件発明
　本件は、平成９年９月９日の出願であって、その請求項１ないし１１に係る発明は、平成１５年１０月２０日付けで補正された明細書の記載からみて、特許請求の範囲の請求項１ないし１１に記載された事項により特定されるとおりのものであると認められるところ、その請求項１に係る発明（以下、「本件発明」という。）は次のものである。
「半導体集積回路の集積回路を構成する回路素子が形成される主要な表面の全面を、集積回路を配置する回路エリアとした半導体基板最上にパッドを配置し、
　前記半導体基板の主要な表面の上に順次形成された複数の層間絶縁膜と、
　前記複数の層間絶縁膜の各間に各々形成された内部配線層と、
　前記複数の層間絶縁膜のうち、最も上層の層間絶縁膜上に配置され、前記回路エリアの上方にオーバーラップする入力／出力信号を授受するパッドと、
　前記回路エリアに配置された入力／出力回路と、
　前記複数の層間絶縁膜それぞれに形成された、前記パッドと前記入力／出力回路とを前記内部配線層各々を介して電気的に接続するための開孔部とを具備し、
　前記パッドを、前記入力／出力回路を構成する回路素子、及びこれら回路素子どうしを接続し、前記入力／出力回路の入力／出力ノードとなる内部配線層それぞれの上方にオーバーラップさせ、前記入力／出力ノードとなる内部配線層と前記パッドとの電気的接続経路を、前記入力／出力回路から前記パッドに向かって垂直な方向に設けたことを特徴とする半導体集積回路装置。」
　
２．引用例
・引用例１
　これに対して、当審において平成１７年９月５日付けで通知した拒絶の理由に引用した、本件の出願日前に頒布された刊行物である、特開平５−２２６４０４号公報（以下、「引用例１」という。）には、図１ないし図４とともに、以下の事項が記載されている。
「【請求項１】　回路素子が形成される素子領域及び電極を外部に取り出すためのボンディングパッドが形成されるボンディングパッド領域を備える半導体装置において、
前記ボンディングパッド領域を前記素子領域上に形成することを特徴とする半導体装置。」（特許請求の範囲）
「【０００１】
【産業上の利用分野】本発明は半導体装置、特にボンディングパッドの配置が改良された半導体装置に関する。
【０００２】
【従来の技術】集積回路（ＩＣ）や大規模集積回路（ＬＳＩ）は、・・・チップをセラミックパッケージやリードフレームのダイパッドの位置に取付け、最後にチップ上のボンディングパッドとパッケージ上の外部リードとを金線やアルミニウム線を用いて結線することにより形成される。
【０００３】このチップ上のボンディングパッドとパッケージ上の外部リードとを金線やアルミニウム線を用いて結線する工程（ワイヤボンディング工程）を行うために個々のチップには回路素子の他にボンディングパッドが形成されるが、従来のチップでは図４に示されるように回路素子が形成される素子領域１０がチップ内部に配置され、その周囲にボンディングパッド１２ａが形成されるボンディングパッド領域１２が配置される。
【０００４】
【発明が解決しようとする課題】しかしながら、このようにボンディングパッドをチップ周囲に配置する構成ではチップ面積が増大し、特に回路構成に応じてボンディングパッド数が増加した場合にこの傾向が著しくなり、１ウエーハ当たりのチップ数が減少してしまう問題があった。」（０００１段落〜０００４段落）
「【０００８】
【作用】このように、本発明の半導体装置はボンディングパッド領域を従来のように素子領域周囲に配置するのではなく、素子領域上に配置するものであり、このような立体構造とすることによりチップ面積の増大を抑制し、かつ配線長も短くするものである。
【０００９】
【実施例】以下、図面を用いながら本発明に係る半導体装置の好適な実施例を説明する。図１には本実施例の半導体装置の断面図が示されており、また図２には本実施例の半導体装置の平面図が示されている。半導体基板１００上にはトランジスタやコンデンサ、抵抗などの回路素子が周知の技術で形成され、これら回路素子をアルミニウム線で配線して素子領域１０を形成している。
【００１０】そして、この素子領域１０上にポリイミド等の絶縁層１０２が積層され、さらにこの絶縁層１０２上に格子状に複数のボンディングパッド１２ａが形成されてボンディングパッド領域１２が形成される。回路素子とボンディングパッド１２ａとの接続は絶縁層１０２に設けられるコンタクトホールを介して行われる。ここで、ポリイミド等の絶縁層１０２は素子領域１０とボンディングパッド領域１２とを電気的に分離するとともに、パッケージの外部リードとワイヤボンディングする際の衝撃をやわらげて素子領域が損傷するのを防ぐ緩衝層としても機能する。
【００１１】このように、素子領域上にボンディングパッドを格子上に配置することにより、チップ面積を増大させることなく多数のボンディングパッドを配置することが可能となる。また、素子の直近にボンディングパッドを設けることができるので、配線長を短くすることも可能であり、配線遅延を防止することもできる。
【００１２】なお、本実施例ではボンディングパッド１２ａを格子状に配置したが、ボンディングパッド数が少ない場合には図３に示すようにボンディングパッド１２ａを素子領域上の周囲に配置するだけでよい。
【００１３】
【発明の効果】以上説明したように、本発明に係る半導体装置によればボンディングパッド領域を素子領域上に形成したので、チップ面積を縮小し、ボンディングパッド数を増加させ、かつ配線長も短縮して動作スピードを向上することができる効果がある。」（０００８段落〜００１３段落）
　
　また、０００９段落及び００１０段落の記載事項を参照すれば、図１には、半導体基板１００上に形成された回路素子（Ｐ＋及びＮ＋で示された部分等）を、下層の絶縁層で覆い、該下層の絶縁層上に該下層の絶縁層の開孔部を介して前記回路素子と電気的に接続されるアルミニウム線（ドットで示された部分）を形成して、素子領域１０を構成し、さらに、該アルミニウム線上を上層の絶縁層１０２で覆い、該上層の絶縁層上に該上層の絶縁層の開孔部を介して前記アルミニウム線と電気的に接続されるボンディングパッド１２ａを形成した構造が示されている。
　この時、前記ボンディングパッド１２ａは、前記回路素子及び前記アルミニウム線それぞれの上方に重なるように形成されており、前記アルミニウム線と前記ボンディングパッド１２ａとの電気的接続経路は、前記回路素子から前記ボンディングパッド１２ａに向かって垂直な方向に設けられている。
　
　さらに、図３に関し、００１２段落には、「ボンディングパッド１２ａを素子領域上の周囲に配置する」と記載されているが、これが、ボンディングパッド１２ａの下部を含む、半導体基板１００の略全面に素子領域が形成されていることを表していることは明らかであり、ボンディングパッド１２ａは、素子領域の上方に重なるように形成されている。
　なお、仮に、図３において、「ボンディングパッド１２ａ」の下部には「素子領域」が形成されていないとすると、従来技術である図４に示される構造と同様のものとなってしまい、「チップ面積を縮小」（００１３段落）するという効果を奏し得ない。
　
　したがって、引用例１には次の発明（以下、「引用発明」という。）が記載されている。
「半導体基板上に形成された回路素子を、下層の絶縁層で覆い、該下層の絶縁層上に該下層の絶縁層の開孔部を介して前記回路素子と電気的に接続されるアルミニウム線を形成して、前記回路素子を前記アルミニウム線で配線することにより素子領域を形成し、さらに、該アルミニウム線上を上層の絶縁層で覆い、該上層の絶縁層上に該上層の絶縁層の開孔部を介して前記アルミニウム線と電気的に接続されるボンディングパッドを形成した半導体集積回路装置において、
　前記半導体基板の略全面に前記素子領域が形成されて、前記ボンディングパッドは前記素子領域に重なるように形成されており、
　前記ボンディングパッドは、前記回路素子及び前記アルミニウム線それぞれの上方に重なるように形成されており、前記アルミニウム線と前記ボンディングパッドとの電気的接続経路は、前記回路素子から前記ボンディングパッドに向かって垂直な方向に設けられていることを特徴とする半導体集積回路装置。」
　
・引用例２
　また、当審において平成１７年９月５日付けで通知した拒絶の理由に引用した、本件の出願日前に頒布された刊行物である、特開平９−１８１１８４号公報（以下、「引用例２」という。）には、図８とともに、以下の事項が記載されている。
「【００７２】・・・半導体基板１ｓ上には、例えばＳｉＯ2 からなる層間絶縁膜１２ａが堆積されており、これによって、ｎＭＯＳ６ｎおよびｐＭＯＳ６ｐが被覆されている。
【００７３】この層間絶縁膜１２ａ・・・の上面には、例えばアルミニウム（Ａｌ）−Ｓｉ−銅（Ｃｕ）合金からなる第１層配線ＭＬ1 が形成されている。
【００７４】この第１層配線ＭＬ1 は、・・・層間絶縁膜１２ａに穿孔された接続孔ＶＩＡ内の導体膜ＭＬ1 ａを通じてｎＭＯＳ６ｎおよびｐＭＯＳ６ｐの半導体領域６ｎＬと電気的に接続されている。・・・
【００７５】このような第１層配線ＭＬ1 は、層間絶縁膜１２ｂによって被覆されている。・・・
【００７６】この層間絶縁膜１２ｂ・・・の上面には、例えばＡｌ−Ｓｉ−Ｃｕ合金からなる第２層配線ＭＬ2 が形成されている。・・・
【００７７】この第２層配線ＭＬ2 は、・・・層間絶縁膜１２ｂに穿孔された接続孔ＶＩＡ内の導体膜ＭＬ2 ａを通じて第１層配線ＭＬ1 と電気的に接続されている。・・・
【００７８】第２層配線ＭＬ2 は、層間絶縁膜１２ｃによって被覆されている。・・・
【００７９】この層間絶縁膜１２ｃ・・・の上面には、例えばＡｌ−Ｓｉ−Ｃｕ合金からなる第３層配線ＭＬ3 が形成されている。・・・
【００８０】この第３層配線ＭＬ3 は、・・・層間絶縁膜１２ｃに穿孔された接続孔ＶＩＡ内の導体膜ＭＬ3 ａを通じて第２層配線ＭＬ2 と電気的に接続されている。・・・
【００８１】第３層配線ＭＬ3 は、層間絶縁膜１２ｄによって被覆されている。・・・この層間絶縁膜１２ｄ・・・の上面には、例えばＡｌ−Ｓｉ−Ｃｕ合金からなる第４層配線ＭＬ4 が形成されている。
【００８２】この第４層配線ＭＬ4 は、・・・層間絶縁膜１２ｄに穿孔された接続孔ＶＩＡ内の導体膜ＭＬ4 ａを通じて第３層配線ＭＬ3 と電気的に接続されている。・・・
【００８３】層間絶縁膜１２ｄ上には、例えばＳｉＯ2 膜、ＳｉＯ2 膜上に窒化シリコン膜を堆積してなる絶縁膜あるいはさらにその上にポリイミド樹脂膜が堆積されてなる絶縁膜等によって構成された表面保護膜１３が堆積されており、これによって第４層配線ＭＬ4 が被覆されている。この表面保護膜１３の一部には、第４層配線ＭＬ4 のボンディングパッドＢＰ部分が露出するような開口部が形成されている。」（００７２段落〜００８３段落）
　
３．対比・検討
　本件発明と引用発明とを対比する。
ａ）引用発明の「回路素子」が、半導体集積回路の集積回路を構成していることは明らかであり、この「回路素子」を「アルミニウム線で配線することにより」形成された「素子領域」は、本件発明の「集積回路を配置する回路エリア」に相当するから、引用発明の「半導体基板上に形成された回路素子を」「アルミニウム線で配線することにより素子領域を形成」「した半導体集積回路において、」「前記半導体基板の略全面に前記素子領域が形成されて」いることは、本件発明の「半導体集積回路の集積回路を構成する回路素子が形成される主要な表面の全面を、集積回路を配置する回路エリアとした半導体基板」であることに相当する。
ｂ）引用発明の「ボンディングパッド」は、本件発明の「パッド」に相当するとともに、この「ボンディングパッド」が半導体基板の最上に形成されていることは、引用例１の図１からも明らかであるから、引用発明の「ボンディングパッドを形成した」ことは、本件発明の「半導体基板最上にパッドを配置し」たことに相当する。
ｃ）引用発明の「下層の絶縁層」及び「上層の絶縁層」は、合わせて、本件発明の「複数の層間絶縁層」に相当するから、引用発明の「半導体基板上」「を、下層の絶縁層で覆い」、「さらに」、「上層の絶縁層で覆」うことは、本件発明の「前記半導体基板の主要な表面の上に順次形成された複数の層間絶縁膜」を具備することに相当する。
ｄ）引用発明の「アルミニウム線」は、本件発明の「内部配線層」に相当するから、引用発明の「該下層の絶縁層上に」「アルミニウム線を形成して」、「さらに、該アルミニウム線上を上層の絶縁層で覆」うことは、本件発明の「前記複数の層間絶縁膜の」「間に」「形成された内部配線層」を具備することに相当する。
ｅ）引用発明の「上層の絶縁層」は、本件発明の「最も上層の層間絶縁膜」に相当し、引用発明の「ボンディングパッド」に信号の授受を行うものがあることは自明の事項であるから、引用発明の「該上層の絶縁層上に」「ボンディングパッドを形成した」ことは、本件発明の「前記複数の層間絶縁膜のうち、最も上層の層間絶縁膜上に配置され」、「信号を授受するパッド」を具備することに相当する。
ｆ）引用発明の「素子領域」が、本件発明の集積回路を配置する「回路エリア」に相当することは上記ａ）のとおりであるから、引用発明の「前記ボンディングパッドは前記素子領域に重なるように形成されて」いることは、本件発明の「前記回路エリアの上方にオーバーラップする」「パッド」を具備することに相当する。
ｇ）引用発明の「回路素子」が回路を構成していることは明らかであり、引用発明の「前記回路素子を前記アルミニウム線で配線することにより」形成された「素子領域」が、本件発明の集積回路を配置する「回路エリア」に相当することは上記ａ）のとおりであるから、引用発明の「半導体基板上に形成された回路素子を」「前記アルミニウム線で配線することにより素子領域を形成」することは、本件発明の「前記回路エリアに配置された」「回路」を具備することに相当する。
ｈ）引用発明の「回路素子」が回路を構成していることは明らかであるから、引用発明の「該下層の絶縁層上に該下層の絶縁層の開孔部を介して前記回路素子と電気的に接続されるアルミニウム線を形成し」、「該上層の絶縁層上に該上層の絶縁層の開孔部を介して前記アルミニウム線と電気的に接続されるボンディングパッドを形成した」ことは、本件発明の「前記複数の層間絶縁膜それぞれに形成された、前記パッドと前記」「回路とを前記内部配線層」「を介して電気的に接続するための開孔部」を具備することに相当する。
ｉ）引用発明の「回路素子」が回路を構成しており、「前記回路素子と電気的に接続されるアルミニウム線」が、この「回路素子」により構成される回路のノードとなることは明らかであるから、引用発明の「前記ボンディングパッドは、前記回路素子及び前記アルミニウム線それぞれの上方に重なるように形成されており、前記アルミニウム線と前記ボンディングパッドとの電気的接続経路は、前記回路素子から前記ボンディングパッドに向かって垂直な方向に設けられている」ことは、本件発明の「前記パッドを、前記」「回路を構成する回路素子、及び」「回路素子」「を接続し、前記」「回路の」「ノードとなる内部配線層それぞれの上方にオーバーラップさせ、前記」「ノードとなる内部配線層と前記パッドとの電気的接続経路を、前記」「回路から前記パッドに向かって垂直な方向に設けた」ことに相当する。
　
　よって、本件発明と引用発明とは、
「半導体集積回路の集積回路を構成する回路素子が形成される主要な表面の全面を、集積回路を配置する回路エリアとした半導体基板最上にパッドを配置し、
　前記半導体基板の主要な表面の上に順次形成された複数の層間絶縁膜と、
　前記複数の層間絶縁膜の間に形成された内部配線層と、
　前記複数の層間絶縁膜のうち、最も上層の層間絶縁膜上に配置され、前記回路エリアの上方にオーバーラップする信号を授受するパッドと、
　前記回路エリアに配置された回路と、
　前記複数の層間絶縁膜それぞれに形成された、前記パッドと前記回路とを前記内部配線層を介して電気的に接続するための開孔部とを具備し、
　前記パッドを、前記回路を構成する回路素子、及び回路素子を接続し、前記回路のノードとなる内部配線層それぞれの上方にオーバーラップさせ、前記ノードとなる内部配線層と前記パッドとの電気的接続経路を、前記回路から前記パッドに向かって垂直な方向に設けたことを特徴とする半導体集積回路装置。」
の点で一致し、次の点で相違する。
　
・相違点１
　本件発明においては、「前記半導体基板の主要な表面の上に順次形成された複数の層間絶縁膜と、前記複数の層間絶縁膜の各間に各々形成された内部配線層」及び「前記複数の層間絶縁膜それぞれに形成された、前記パッドと前記」「回路とを前記内部配線層各々を介して電気的に接続するための開孔部」を具備しているのに対して、引用発明においては、「半導体基板上に形成された回路素子を、下層の絶縁層で覆い、該下層の絶縁層上に該下層の絶縁層の開孔部を介して前記回路素子と電気的に接続されるアルミニウム線を形成して、前記回路素子を前記アルミニウム線で配線することにより素子領域を形成し、さらに、該アルミニウム線上を上層の絶縁層で覆い、該上層の絶縁層上に該上層の絶縁層の開孔部を介して前記アルミニウム線と電気的に接続されるボンディングパッドを形成した」点。
　
・相違点２
　本件発明においては、「前記複数の層間絶縁膜のうち、最も上層の層間絶縁膜上に配置され、前記回路エリアの上方にオーバーラップする入力／出力信号を授受するパッドと、前記回路エリアに配置された入力／出力回路と、前記複数の層間絶縁膜それぞれに形成された、前記パッドと前記入力／出力回路とを前記内部配線層」「を介して電気的に接続するための開孔部とを具備し、前記パッドを、前記入力／出力回路を構成する回路素子、及びこれら回路素子どうしを接続し、前記入力／出力回路の入力／出力ノードとなる内部配線層それぞれの上方にオーバーラップさせ、前記入力／出力ノードとなる内部配線層と前記パッドとの電気的接続経路を、前記入力／出力回路から前記パッドに向かって垂直な方向に設けた」のに対して、引用発明においては、「前記ボンディングパッドは、前記回路素子及び前記アルミニウム線それぞれの上方に重なるように形成されており、前記アルミニウム線と前記ボンディングパッドとの電気的接続経路は、前記回路素子から前記ボンディングパッドに向かって垂直な方向に設けられている」点。
　
４．当審の判断
　上記の各相違点について検討する。
　
・相違点１について
　相違点１は、実質的に、本件発明においては、「複数の層間絶縁膜の各間に各々形成された内部配線層」、すなわち多層配線構造を有しているのに対して、引用発明においては、下層の絶縁層（層間絶縁膜）と上層の絶縁層（層間絶縁膜）との間に、アルミニウム線からなる内部配線層が１層だけ形成されているというものである。
　しかし、半導体集積回路装置の内部配線を多層配線構造で構成することは、引用例２（図８を参照。複数の層間絶縁膜１２ａないし１２ｄと、これら複数の層間絶縁膜の各間に各々形成された内部配線層である第１層配線ＭＬ1 ないし第３層配線ＭＬ3に留意されたい。）にも記載されているように、当該技術分野において周知の技術的事項であるから、引用発明におけるアルミニウム線（内部配線層）を多層配線構造とすることは、当業者が適宜なし得たものである。
　
・相違点２について
　相違点２は、実質的に、本件発明が、「入力／出力回路」を具備し、「前記入出力回路を構成する回路素子」「どうしを接続し、前記入力／出力回路の入力／出力ノードとなる内部配線層」と「入力／出力信号を授受するパッド」との接続関係を規定しているの対して、引用発明は、どのような回路とパッドとの接続に関するものか不明であるというものである。
　しかし、引用発明においても、入力／出力回路及びこれに対応した入力／出力信号を授受するボンディングパッドを有していることは自明であり、また、半導体集積回路装置の入力／出力回路部分の構造において、入力／出力回路を構成する回路どうしを接続し、前記入力／出力回路の入力／出力ノードとなる内部配線層を形成して、該内部配線層を入力／出力信号を授受するパッドと接続することは、引用例２（図８を参照。ｎＭＯＳ６ｎとｐＭＯＳ６ｐとを接続する第１層配線ＭＬ1 とボンディングパッドＢＰを電気的に接続している点に留意されたい。）にも記載されているように、当該技術分野において周知のものであるから、引用発明において、ボンディングパッドと接続される回路を入力／出力回路とし、その入力／出力ノードとなる内部配線層と対応するボンディングパッドとが接続されるように構成することは、当業者が適宜なし得た設計的事項にすぎない。
　
５．むすび
　したがって、本件発明は、引用例１及び２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないので、本件の請求項２ないし１１に係る発明についての検討をするまでもなく、本件は拒絶されるべきものである。
　よって、結論のとおり審決する。