【誤訳訂正書】
【提出日】平成22年4月1日(2010.4.1)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
最初の相互接続レイアウト、最初の論理セル格子レイアウト、及び論理セル（１２）を有する半導体集積回路における配列された論理セル格子及び相互接続レイアウトを画定するためのコードがプログラムされたコンピュータ支援設計システムであって、
前記論理セル（１２）は、トランジスタピッチ（１１４）を定める最小トランジスタ幅を有するトランジスタ部品を含み、及び
前記相互接続レイアウトは、最初のルーティングピッチ（２４）を定めるトラック幅及びトラックスペーシングを有し、前記トランジスタ部品を相互接続するためのトラックを含み、
前記コンピュータ支援設計システムは、
１／ｑの割合で前記最初のルーティングピッチ（２４）をスケーリングすることによって、前記最初のルーティングピッチ（２４）をリサイズされたルーティングピッチ（１２４）にリサイズする段階であって、ここで、ｑは１より大きい整数であり、及びｑは、前記リサイズされたルーティングピッチ（１２４）が製造の格子上でスケーラブルとなるように選択されるところの段階と、
前記リサイズされたルーティングピッチ（１２４）を整数ｋでスケーリングすることによって、前記トランジスタピッチ（１１４）をリサイズされたトランジスタピッチ（Ｔｎｅｗ）にリサイズする段階であって、ここで、ｋは前記リサイズされたトランジスタピッチ（Ｔｎｅｗ）が前記トランジスタピッチ（１１４）より大きいか等しくなるように選択されるところの段階と、
前記論理セル（１０）における配列された論理セル格子（１００）及び相互接続レイアウトを形成するために、前記リサイズされたトランジスタピッチ（Ｔｎｅｗ）を有する前記論理セル格子（１００）を、前記リサイズされたルーティングピッチ（１２４）を有する前記相互接続レイアウトに配列させる段階と、
を実行するコンピュータ支援設計システム。
【請求項２】
前記トランジスタピッチ（１１４）は、幅が０．３５μｍであり、
前記最初のルーティングピッチ（２４）は、０．２８μｍの標準幅を有している、請求項１に記載のコンピュータ支援設計システム。
【請求項３】
前記最初のルーティングピッチ（２４）は、前記ミスアライメントを除去するために前記最初のルーティングピッチ（２４）及び前記トランジスタピッチ（１１４）の最大公約数に従ってリサイズされる、請求項１に記載のコンピュータ支援設計システム。
【請求項４】
前記リサイズされたルーティングピッチ（１２４）は、前記最初のルーティングピッチ（２４）の４分の１である請求項１に記載のコンピュータ支援設計システム。
【請求項５】
前記リサイズされたルーティングピッチ（１２４）は、前記最初のルーティングピッチ（２４）の５分の１である請求項１に記載のコンピュータ支援設計システム。
【請求項６】
前記リサイズされたルーティングピッチ（１２４）は、前記最初のルーティングピッチ（２４）の６分の１である請求項１に記載のコンピュータ支援設計システム。
【請求項７】
前記リサイズされたルーティングピッチ（１２４）は、前記最初のルーティングピッチ（２４）の７分の１である請求項１に記載のコンピュータ支援設計システム。
【請求項８】
選択される前記最大公約数は、前記最初の相互接続レイアウトのトラック間における最小ピッチに基づいている、請求項３に記載のコンピュータ支援設計システム。
【請求項９】
前記格子の数により増加する起動時間に対するトランジスタピッチ効率の観点からルーティングピッチを決定するために、前記最大公約数に基づいて、リサイズされたルーティングピッチ（１２４）と比較する比較ルーティングピッチを算出することを更に含んでいる請求項３または８に記載のコンピュータ支援設計システム。
【請求項１０】
トランジスタピッチ（１１４）を定める最小のトランジスタ幅を有するトランジスタ部品を備えている論理セル（１２）と、及び
最初の相互接続レイアウト及び最初の論理セル格子レイアウトと、を備えている半導体集積回路であって、
前記相互接続レイアウトは、最初のルーティングピッチ（２４）を定めるトラック幅及びトラックスペーシングを有し、トランジスタ部品を相互接続するためのトラックを備えており、
ここで、前記最初のルーティングピッチ（２４）は、１／ｑの割合で前記最初のルーティングピッチ（２４）をスケーリングすることによって、リサイズされたルーティングピッチ（１２４）にリサイズされ、ここで、ｑは１より大きい整数であり、及びｑは、前記リサイズされたルーティングピッチ（１２４）が製造の格子上でスケーラブルとなるように選択され、
前記トランジスタピッチ（１１４）は、前記リサイズされたルーティングピッチ（１２４）を整数ｋでスケーリングすることによって、リサイズされたトランジスタピッチ（Ｔｎｅｗ）にリサイズされ、ここでｋは、前記リサイズされたトランジスタピッチ（Ｔｎｅｗ）が前記トランジスタピッチ（１１４）より大きいか等しくなるように選択され、及び
前記論理セル（１０）における配列された論理セル格子（１００）及び相互接続レイアウトを形成するために、前記リサイズされたトランジスタピッチ（Ｔｎｅｗ）を有する前記論理セル格子（１００）は、前記リサイズされたルーティングピッチ（１２４）を有する前記相互接続レイアウトに配列されることを特徴とする半導体集積回路。
【請求項１１】
前記トランジスタピッチ（１１４）は、幅が０．３５μｍであり、
前記最初のルーティングピッチ（２４）は、０．２８μｍの標準幅を有している、請求項１０に記載の半導体集積回路。
【請求項１２】
前記最初のルーティングピッチ（２４）は、前記ミスアライメントを除去するために前記最初のルーティングピッチ（２４）及び前記トランジスタピッチ（１１４）の最大公約数に従ってリサイズされる、請求項１０に記載の半導体集積回路。
【請求項１３】
前記リサイズされたルーティングピッチ（１２４）は、前記最初のルーティングピッチ（２４）の４分の１、５分の１、６分の１、または７分の１である請求項１０に記載の半導体集積回路。
【請求項１４】
選択される前記最大公約数は、前記最初の相互接続レイアウトのトラック間における最小ピッチに基づいている、請求項１２に記載の半導体集積回路。
【請求項１５】
前記格子の数により増加する起動時間に対するトランジスタピッチ効率の観点からルーティングピッチを決定するために、リサイズされたルーティングピッチ（１２４）と比較する比較ルーティングピッチが、前記最大公約数に基づいて算出された請求項１２または１４に記載の半導体集積回路。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】００１４
【訂正方法】変更
【訂正の内容】
【００１４】
本発明は、最初の相互接続レイアウト、最初の論理セル格子レイアウト、及び論理セルを有する半導体集積回路の配列された論理セル格子及び相互接続レイアウトを画定するためのコードがプログラムされたコンピュータ支援設計システムを提供する。ここで、前記論理セルは、トランジスタピッチを定める最小トランジスタ幅を有するトランジスタ部品を含み、及び前記相互接続レイアウトは、最初のルーティングピッチを定めるトラック幅及びトラックスペーシングを有し、前記トランジスタ部品を相互接続するためのトラックを含み、前記コンピュータ支援設計システムは、１／ｑの割合で前記最初のルーティングピッチをスケーリングすることによって、前記最初のルーティングピッチをリサイズされたルーティングピッチにリサイズする段階であって、ここでｑは１より大きい整数であり、及びｑは、前記リサイズされたルーティングピッチが製造の格子上でスケーラブルとなるように選択されるところの段階と、前記リサイズされたルーティングピッチを整数ｋでスケーリングすることによって、前記トランジスタピッチをリサイズされたトランジスタピッチにリサイズする段階であって、ここで、ｋは前記リサイズされたトランジスタピッチが前記トランジスタピッチより大きいか等しくなるように選択されるところの段階と、前記論理セルにおける配列された論理セル格子及び相互接続レイアウトを形成するために、前記リサイズされたトランジスタピッチを有する前記論理セル格子を、前記リサイズされたルーティングピッチを有する前記相互接続レイアウトに配列させる段階と、を実行する。本発明は同様に、トランジスタピッチを定める最小のトランジスタ幅を有するトランジスタ部品を備えている論理セルと、及び最初の相互接続レイアウト及び最初の論理セル格子レイアウトと、を備えている半導体集積回路を提供する。前記相互接続レイアウトは、最初のルーティングピッチを定めるトラック幅及びトラックスペーシングを有し、トランジスタ部品を相互接続するためのトラックを備えている。ここで、前記最初のルーティングピッチは、１／ｑの割合で前記最初のルーティングピッチをスケーリングすることによって、リサイズされたルーティングピッチにリサイズされ、ここで、ｑは１より大きい整数であり、及びｑは前記リサイズされたルーティングピッチが製造の格子上でスケーラブルとなるように選択される。前記トランジスタピッチは、整数ｋで前記リサイズされたルーティングピッチをスケーリングすることによって、リサイズされたトランジスタピッチにリサイズされ、ここで、ｋは、前記リサイズされたトランジスタピッチが前記トランジスタピッチより大きいか等しくなるように選択される。そして、前記リサイズされたトランジスタピッチを有する前記論理セル格子は、前記論理セルにおける配列された論理セル格子及び相互接続レイアウトを形成するために、前記リサイズされたルーティングピッチを有する前記相互接続レイアウトに配列される。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００１５
【訂正方法】変更
【訂正の内容】
【００１５】
本発明の実施の形態は、トランジスタ幅に対して必要な産業標準最小値と相関するトランジスタピッチ、そして、ワイヤスペーシング及び幅に対して必要な産業標準最小値と相関する最初のルーティングピッチ、を提供する。最初のルーティングピッチは、ミスアライメントを除去するために、最初のルーティングピッチ及びトランジスタピッチの最大公約数に従って大きさをリサイズされうる。リサイズされたルーティングピッチは、最初のルーティングピッチの４分の１である。リサイズされたルーティングピッチは、最初のルーティングピッチの５分の１、６分の１、７分の１等であってもよい。