【誤訳訂正書】
【提出日】平成22年7月30日(2010.7.30)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
プロセッサデバイスを用いて２の補数演算を達成する方法であって、
前記プロセッサデバイスが、
複数のバイト値を受け取り、
前記複数のバイト値を第１の部分及び第２の部分に分割し、
前記第１の部分を、第１の４対２コンプレッサの第１のセグメントに入力し、
前記第１の部分について第１の４対２圧縮演算を行い、第１のロウと、前記第１のロウから１ビットオフセットした第２のロウとを有する第１の結果のセットを生成し、
１からなる第１の値をキャリーインし、第１の２の補数演算を行い、
前記第２の部分を、第２の４対２コンプレッサの第２のセグメントに入力し、
１からなる第２の値を、前記第２の部分にキャリーインし、第２の２の補数演算を達成するために、１からなる２つの値を、前記第２の部分のすぐ右側に加え、
前記第２の部分について第２の４対２圧縮演算を行い、第１のロウと、前記第１のロウから１ビットオフセットした第２のロウとを有する第２の結果のセットを生成し、
１からなる第３の値を、前記第１の結果のセットの前記第２のロウのオフセットビットに入力し、第３の２の補数演算を行い、
１からなる第４の値を、前記第２の結果のセットの第２のロウのオフセットビットに入力し、第４の２の補数演算を行い、
前記第１の結果のセットを、第１の累積値とともに、第１の３対２コンプレッサに入力し、前記第１の結果のセットと前記累積値とについての第１の３対２圧縮演算を行い、第１のロウと、前記第１のロウから１ビットオフセットした第２のロウとを有する第３の結果のセットを生成し、
前記第２の結果のセットを、第２の累積値とともに、第２の３対２コンプレッサに入力し、前記第２の結果のセットと前記累積値とについて第２の３対２圧縮演算を行い、第１のロウと、前記第１のロウから１ビットオフセットした第２のロウとを有する第４の結果のセットを生成し、
１からなる第５の値を、前記第３の結果のセットの第２のロウのオフセットビットに挿入し、第５の２の補数演算を行い、
１からなる第６の値を、前記第４の結果のセットの前記第２のロウのオフセットビットに挿入し、第６の２の補数演算を行い、
前記第３の結果のセットを、第１の循環型加算器（ＣＰＡ）に入力し、前記第３の結果のセットについて第１のＣＰＡ演算を実行し、
１からなる第７の値をキャリーインし、第５の結果のセットを生成し、第７の２の補数演算を行い、
前記第４の結果のセットを、第２の循環型加算器（ＣＰＡ）に入力し、前記第４の結果のセットについて第２のＣＰＡ演算を実行し、
１からなる第８の値をキャリーインし、第６の結果のセットを生成し、第８の２の補数演算を行い、
前記第５の結果のセットを、レジスタの第１の部分に書き込み、前記第６の結果のセットを、前記レジスタの第２の部分に書き込む方法。
【請求項２】
命令実行ユニットであって、
第１の４対２コンプレッサと、
前記第１の４対２コンプレッサに接続された制御モジュールと、
前記制御モジュールに接続された第２の４対２コンプレッサと、
前記制御モジュールに接続された第１の３対２コンプレッサと、
前記制御モジュールに接続された第２の３対２コンプレッサと、
第１の循環型加算器と、
第２の循環型加算器とを備え、
前記制御モジュールは、
８バイト値を、４バイト値からなる第１のグループと、４バイト値からなる第２のグループとに分割するロジックと、
前記第１の４対２コンプレッサを用いて、４バイト値からなる前記第１のグループを、第１のロウと、前記第１のロウから１ビットオフセットした第２のロウとを有する第１の結果のセットへ圧縮するロジックと、
４バイト値からなる前記第１のグループを圧縮しながら、１からなる第１の値をキャリーインし、第１の２の補数演算を行うロジックと、
前記第１の結果のセット内の前記第２のロウのオフセットビットへ、１からなる第２の値を入力し、第２の２の補数演算を行うロジックと、
前記第２の４対２コンプレッサを用いて、４バイト値からなる前記第２のグループを、第１のロウと第２のロウとを有する第２の結果のセットに圧縮するロジックと、
４バイト値からなる前記第２のグループを圧縮しながら、１からなる第３の値を、４バイト値からなる前記第２のグループへキャリーインするために、前記第２の４対２コンプレッサ内で互いに２つの１を加え、第３の２の補数演算を行うロジックと、
前記第２の結果のセット内で前記第２のロウのオフセットビットへ、１からなる第４の値を入力し、第４の２の補数演算を行うロジックと、
前記第１の３対２コンプレッサを用い、前記第１の結果のセットと、第１の累積値とを圧縮して、第１のロウと第２のロウとを有する第３の結果のセットを生成するロジックと、
前記第２の３対２コンプレッサを用い、前記第２の結果のセットと、第２の累積値とを圧縮して、第１のロウと第２のロウとを有する第４の結果のセットを生成するロジックと、
第５の２の補数演算を達成するために、１からなる第５の値を、前記第３の結果のセット内の前記第２のロウのオフセットビットに入力するロジックと、
第６の２の補数演算を達成するために、１からなる第６の値を、前記第４の結果のセット内の前記第２のロウのオフセットビットに入力するロジックと、
前記第１の循環型加算器を用いて、前記第３の結果のセットの第１のロウ及び第２のロウを加えるロジックと、
前記第３の結果のセットの前記第１のロウと前記第２のロウとを加えながら、１からなる第７の値をキャリーインし、第７の２の補数演算を行うロジックと、
前記第２の循環型加算器を用いて、前記第４の結果のセットの前記第１のロウと前記第２のロウとを加えるロジックと、
前記第４の結果のセットの前記第１のロウと前記第２のロウとを加えながら、１からなる第８の値をキャリーインし、第８の２の補数演算を行うロジックと
を備える命令実行ユニット。
【請求項３】
デジタルシグナルプロセッサであって、
メモリと、
前記メモリに反応するシーケンサと、
前記メモリに接続されたレジスタファイルと、
前記シーケンサに反応する命令実行ユニットとを備え、
前記命令実行ユニットは、
第１の４対２コンプレッサと、
第２の４対２コンプレッサと、
前記第１の４対２コンプレッサに接続された第１の３対２コンプレッサと、
前記第２の４対２コンプレッサに接続された第２の３対２コンプレッサと、
前記第１の３対２コンプレッサに接続された第１の循環型加算器と、
前記第２の３対２コンプレッサに接続された第２の循環型加算器と、
前記第１の４対２コンプレッサ、前記第２の４対２コンプレッサ、前記第１の３対２コンプレッサ、前記２の３対２コンプレッサ、前記第１の循環型加算器、及び、前記第２の循環型加算器に接続された制御モジュールとを備え、
前記制御モジュールは、
８バイト値を、４バイト値からなる第１のグループと、４バイト値からなる第２のグループとに分割するロジックと、
前記第１の４対２コンプレッサを用い、４バイト値からなる前記第１のグループを、第１のロウと、前記第１のロウから１ビットオフセットした第２のロウとを有する第１の結果のセットに圧縮するロジックと、
４バイト値からなる前記第１のグループを圧縮しながら、１からなる第１の値をキャリーインし、第１の２の補数演算を行うロジックと、
前記第１の結果のセット内の前記第２のロウのオフセットビットへ、１からなる第２の値を入力し、第２の２の補数演算を行うロジックと、
前記第２の４対２コンプレッサを用い、４バイト値からなる前記第２のグループを、第１のロウと、前記第１のロウから１ビットオフセットした第２のロウとを有する第２の結果のセットに圧縮するロジックと、
４バイト値からなる前記第２のグループを圧縮しながら、１からなる第３の値を、４バイト値からなる前記第２のグループへキャリーインするために、前記第２の４対２コンプレッサ内で互いに２つの１を加え、第３の２の補数演算を行うロジックと、
１からなる第４の値を、前記第２の結果のセット内の前記第２のロウのオフセットビットに入力し、第４の２の補数演算を行うロジックと、
前記第１の３対２コンプレッサを用い、前記第１の結果のセットと、第１の累積値とを圧縮して、第１のロウと第２のロウとを有する第３の結果のセットを生成するロジックと、
前記第２の３対２コンプレッサを用い、前記第２の結果のセットと、第２の累積値とを圧縮して、第１のロウと第２のロウとを有する第４の結果のセットを生成するロジックと、
１からなる第５の値を、前記第３の結果のセット内の前記第２のロウのオフセットビットに入力し、第５の２の補数演算を行うロジックと、
１からなる第６の値を、前記第４の結果のセット内の前記第２のロウのオフセットビットに入力し、第６の２の補数演算を行うロジックと、
前記第１の循環型加算器を用いて、前記第３の結果のセットの第１のロウ及び第２のロウを加えるロジックと、
前記第３の結果のセットの前記第１のロウと前記第２のロウとを加えながら、１からなる第７の値をキャリーインし、第７の２の補数演算を行うロジックと、
前記第２の循環型加算器を用いて、前記第４の結果のセットの前記第１のロウと前記第２のロウとを加えるロジックと、
前記第４の結果のセットの前記第１のロウと前記第２のロウとを加えながら、１からなる第８の値をキャリーインし、第８の２の補数演算を行うロジックと
を備えるデジタルシグナルプロセッサ。
【請求項４】
ポータブル通信デバイスであって、
デジタルシグナルプロセッサを備え、
前記デジタルシグナルプロセッサは、
メモリと、
前記メモリに反応するシーケンサと、
前記メモリに接続されたレジスタファイルと、
前記シーケンサに反応する命令実行ユニットとを備え、
前記命令実行ユニットは、
第１の４対２コンプレッサと、
第２の４対２コンプレッサと、
前記第１の４対２コンプレッサに接続された第１の３対２コンプレッサと、
前記第２の４対２コンプレッサに接続された第２の３対２コンプレッサと、
前記第１の３対２コンプレッサに接続された第１の循環型加算器と、
前記第２の３対２コンプレッサに接続された第２の循環型加算器と、
前記第１の４対２コンプレッサ、前記第２の４対２コンプレッサ、前記第１の３対２コンプレッサ、前記２の３対２コンプレッサ、前記第１の循環型加算器、及び、前記第２の循環型加算器に接続された制御モジュールとを備え、
前記制御モジュールは、
前記第１の４対２コンプレッサ、前記第２の４対２コンプレッサ、前記第１の３対２コンプレッサ、前記第２の３対２コンプレッサ、前記第１の循環型加算器、及び、第２の循環型加算器を用いて８バイト値を処理しながら、最大８つの２の補数演算を達成するロジックを備えるポータブル通信デバイス。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】０００５
【訂正方法】変更
【訂正の内容】
【０００５】
２の補数演算を達成する方法が開示される。この方法は、複数のバイト値を受信することと、これら複数のバイト値を第１の部分と第２の部分に分割することとを含む。更に、この方法は、第１の部分を、第１の４対２コンプレッサの第１のセグメントへ入力することと、第１の部分について、第１の４対２圧縮演算を実行し、第１のロウと、第１のロウから１ビットオフセットした第２のロウとを有する第１の結果のセットを生成することと、１からなる第１の値をキャリーインし、第１の２の補数演算を達成することとを含む。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】０００６
【訂正方法】変更
【訂正の内容】
【０００６】
特定の実施形態では、この方法はまた、第２の部分を、第２の４対２コンプレッサの第２のセグメントへ入力することと、１からなる第２の値を第２の部分にキャリーインし、第２の２の補数演算を達成するために、第２の部分のすぐ右側に、１からなる２つの値を加えることとをも含む。更に特定の実施形態では、この方法は、第２の部分について、第２の４対２圧縮演算を実行し、第１のロウと、第１のロウから１ビットオフセットした第２のロウとを有する第２の結果のセットを生成することを含む。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】０００９
【訂正方法】変更
【訂正の内容】
【０００９】
別の特定の実施形態では、この方法は、第３の結果のセットを、第１の循環型加算器（ＣＰＡ：carry propagate adder）に入力することと、第３の結果にセットについて、第１のＣＰＡ演算を実行することとを備える。更に、この方法は、第７の２の補数演算を達成するために、１からなる第７の値をキャリーインすることと、第５の結果のセットを生成することとを含む。更に、特定の実施形態では、この方法は、第４の結果のセットを、第２の循環型加算器に入力することと、第４の結果のセットについて、第２のＣＰＡ演算を実行することとを含む。また、この方法は、第８の２の補数演算を達成するために、１からなる第８の値をキャリーインすることと、第６の結果のセットを生成することとを含むことができる。この方法はまた、第５の結果のセットを、レジスタの第１の部分に書き込むことと、第６の結果のセットを、レジスタの第２の部分に書き込むこととを含むことができる。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００１１
【訂正方法】変更
【訂正の内容】
【００１１】
また別の実施形態では、命令実行ユニットが提供される。この命令実行ユニットは、第１の４対２コンプレッサと、第１の４対２コンプレッサに接続された制御モジュールと含む。この実施形態では、制御モジュールは、８バイト値を、４バイト値からなる第１のグループと、４バイト値からなる第２のグループとに分割するロジックと、第１の４対２コンプレッサを用いて、４バイト値からなる第１のグループを、第１のロウと第２のロウとを有する第１の結果のセットへ圧縮するロジックと、第１の２の補数演算を達成するために、４バイト値からなる第１のグループを圧縮しながら、１からなる第１の値をキャリーインするロジックと、第２の２の補数演算を達成するために、第１の結果のセット内の第２のロウのオフセットビットに、１からなる第２の値を入力するロジックとを含む。
【誤訳訂正６】
【訂正対象書類名】明細書
【訂正対象項目名】００１２
【訂正方法】変更
【訂正の内容】
【００１２】
また別の実施形態では、デジタルシグナルプロセッサが提供される。このデジタルシグナルプロセッサは、メモリと、メモリに反応するシーケンサと、メモリに接続されたレジスタファイルと、シーケンサに反応する命令実行ユニットとを含む。この実施形態では、命令実行ユニットは、第１の４対２コンプレッサと、第２の４対２コンプレッサと、第１の４対２コンプレッサに接続された第１の３対２コンプレッサと、第２の４対２コンプレッサに接続された第２の３対２コンプレッサと、第１の３対２コンプレッサに接続された第１の循環型加算器と、第２の３対２コンプレッサに接続された第２の循環型加算器とを含む。更に、制御モジュールは、第１の４対２コンプレッサ、第２の４対２コンプレッサ、第１の３対２コンプレッサ、第２の３対２コンプレッサ、第１の循環型加算器、及び第２の循環型加算器に接続される。制御モジュールは、８バイト値を、４バイト値からなる第１のグループと、４バイト値からなる第２のグループとに分割するロジックと、第１の４対２コンプレッサを用いて、４バイト値からなる第１のグループを、第１のロウと第２のロウとを有する第１の結果のセットへ圧縮するロジックと、第１の２の補数演算を達成するために、４バイト値からなる第１のグループを圧縮しながら、１からなる第１の値をキャリーインするロジックと、第２の２の補数演算を達成するために、第１の結果のセット内の第２のロウのオフセットビットに、１からなる第２の値を入力するロジックとを含む。
【誤訳訂正７】
【訂正対象書類名】明細書
【訂正対象項目名】００１４
【訂正方法】変更
【訂正の内容】
【００１４】
別の実施形態では、プロセッサデバイスが開示される。このプロセッサデバイスは、複数のバイト値を受信する手段と、複数のバイト値を、第１のバイト値からなる部分と、第２のバイト値からなる部分とに分割する手段と、第１のバイト値からなる部分を、第１の４対２コンプレッサの下半分に入力する手段と、第１のバイト値からなる部分について、第１の４対２圧縮演算を実行し、第１のロウと、第１のロウから１ビットオフセットした第２のロウとを有する第１の結果のセットを生成する手段と、第１の２の補数演算を達成するために、１からなる値をキャリーインする手段とを含む。
【誤訳訂正８】
【訂正対象書類名】明細書
【訂正対象項目名】００３５
【訂正方法】変更
【訂正の内容】
【００３５】
ブロック４０８では、第１の４：２コンプレッサが、第１の４：２圧縮を行い、第１の４：２コンプレッサに接続された制御モジュールによって提供された第１のスティッキーな１ビットをキャリーインする。特定の実施形態では、第１のスティッキーな１ビットは、第１の２の補数演算を達成する。次に、ブロック４１０において、第２の４：２コンプレッサが、第２の４：２圧縮を行い、第２のスティッキーな１ビットをその中に生成する。特定の実施形態では、第２のスティッキーな１ビットが、例えば、ロウ１のビット３１及びロウ２のビット３１内のように、第２の４：２コンプレッサ内のバイト値の２の始まりに直ぐ隣接した２つの１を加えることによって生成される。そのため、第２のスティッキーな１ビットは、４：２圧縮の結果へ繰り越される。第２のスティッキーは、第２の２の補数演算を達成する。
【誤訳訂正９】
【訂正対象書類名】明細書
【訂正対象項目名】００４０
【訂正方法】変更
【訂正の内容】
【００４０】
ブロック４４０に進み、第１のＣＰＡは、第３の結果のセットについて第１のＣＰＡ演算を実行し、第６の２の補数演算を達成するために、制御モジュールによって提供される第７のスティッキーな１ビットをキャリーインする。ブロック４４２では、第２のＣＰＡが、第４の結果のセットについて第２のＣＰＡ演算を実行し、第８の２の補数演算を達成するために、第８のスティッキーな１ビットをキャリーインする。次に、ブロック４４４では、第１のＣＰＡが、第５の結果のセットを生成する。ブロック４４６では、第２のＣＰＡが、第６の結果のセットを生成する。ブロック４４８に進み、第１のＣＰＡが、第５の結果のセットを、例えば、６４ビットレジスタの最初の３２ビット、すなわち、６４ビットレジスタの下半分である６４ビットレジスタの第１の部分に書き込む。ブロック４５０では、第２のＣＰＡが、例えば、６４ビットレジスタの次の３２ビット、すなわち、６４ビットレジスタの上半分である６４ビットレジスタの第２の部分に書き込む。その後、方法は、状態４５２で終了する。