【事件の表示】
　平成１０年特許願第５３７４９７号「発振装置」拒絶査定不服審判事件〔平成１０年　９月　３日国際公開、ＷＯ９８／３８７４４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１０年２月１８日（優先権主張平成９年２月２７日、日本国）を国際出願日とする出願であって、 平成１６年９月３０日付で拒絶査定がされ、これに対し、同年１１月９日に拒絶査定不服審判がされるとともに、同年１２月８日付で手続補正がなされたものである。
　
２．平成１６年１２月８日付の手続補正についての補正却下の決定
　［補正却下の決定の結論］
　　平成１６年１２月８日付の手続補正を却下する。
　
　［理由］
　
　（１）補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は、
　「圧電振動子と、この圧電振動子を発振し調整回路によって周波数を微調整して第１の周波数の発振信号を出力する発振信号出力部と、前記発振信号を第１の分周数で分周して第２の周波数の基準信号が得られる第１のプログラマブルデバイダと、前記基準信号を入力信号として動作し、帰還回路に設けられた第２のプログラマブルデバイダの第２の分周数で前記入力信号を逓倍した第３の周波数の逓倍信号が得られるＰＬＬ回路部と、外部から前記第１、第２の分周数および前記調整回路の調整量がシリアルデータとして入力されるデータ入力端子と、前記データ入力端子に入力された前記シリアルデータをパラレルデータに変換可能なシフトレジスタと、前記変換された前記パラレルデータを記憶するＲＯＭとを備え、前記ＲＯＭに記憶された前記第１、第２の分周数および前記調整回路の前記調整量を前記第１、第２のプログラマブルデバイダおよび前記調整回路に対し夫々設定できる設定部とを有し、前記シフトレジスタは、前記データ入力端子から入力された前記シリアルデータのうち少なくとも前記調整回路の前記調整量を前記調整回路に対して仮設定するためにも用いられ、前記ＲＯＭに記憶された前記調整回路の前記調整量は、前記調整回路で微小調整を行いながら所望の発振信号出力部の第１の周波数またはＰＬＬ回路部の第３の周波数が得られるように調整された値であり、更に、前記圧電振動子、前記発振信号出力部、第１のプログラマブルデバイダ、ＰＬＬ回路部および設定部がパッケージングされた発振装置。」と補正された。
　上記補正は、請求項１に記載した発明を特定するために必要な事項である「シフトレジスタ」における「仮設定できる」について、「仮設定するためにも用いられ」との限定を付加し、「ＲＯＭに記憶された前記調整回路の前記調整量」について「前記調整回路で微小調整を行いながら所望の発振信号出力部の第１の周波数またはＰＬＬ回路部の第３の周波数が得られるように調整された値」との限定を付加し、同じく「前記圧電振動子、前記発振信号出力部、第１のプログラマブルデバイダ、ＰＬＬ回路部および設定部」について「パッケージングされた」との限定を付加するものであって、特許法１７条の２第４項２号の特許請求の範囲の減縮を目的とするものに該当する。
　
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法１７条の２第５項において準用する同法１２６条５項の規定に適合するか）について以下に検討する。
　
　（２）引用刊行物及び周知技術
　原査定の拒絶の理由に引用された特開平５−３４３９９０号公報（以下、「引用刊行物１」という。）には、図面と共に、
「基準となる周波数信号を発生する発振器と、この発振器の出力をＲ（Ｒは自然数）分周する１／Ｒカウンタと、制御電圧に応じた周波数信号を発生する電圧制御発振器と、この電圧制御発生器の出力をＭ（Ｍは自然数）分周する１／Ｍカウンタと、前記１／Ｒカウンタの出力と１／Ｍカウンタの出力とを位相比較する位相比較器と、この位相比較器の出力から高周波成分を除去して前記電圧制御発振器の制御電圧を生成するループフィルタと、前記電圧制御発振器の出力をＮ（Ｎは自然数）分周する１／Ｎカウンタとを有するシンセサイザ発振回路において、前記１／Ｒカウンタ、１／Ｍカウンタ、１／Ｎカウンタの各分周比Ｒ，Ｍ，Ｎをコード化された周波数制御信号に応じて制御するコード変換器を具備することを特徴とするシンセサイザ発振回路」（請求項１）
　「この発明は、発振器からの基準周波数信号の出力を１／ＲカウンタでＲ分周し、電圧制御発振器からの周波数信号を１／ＭカウンタでＭ分周し、各Ｒカウンタの出力を位相比較器で位相比較した後、ループフィルタで高周波成分を除去して電圧制御発振器の制御電圧を生成し、電圧制御発振器の出力をさらに１／ＮカウンタでＮ分周して任意の周波数信号を得る場合に、コード変換器を用いて１／Ｒカウンタ、１／Ｍカウンタ、１／Ｎカウンタの各分周比Ｒ，Ｍ，Ｎをコード化された周波数制御信号に応じて制御して、ＶＣＯの発振周波数制御範囲を狭くし、変調感度が低くてもより安定な周波数信号を得られるようにしている。」（第［００１３］段落）
「図１はその構成を示すもので、１／Ｒカウンタ２、１／Ｍカウンタ３及び１／Ｎカウンタ７はそれぞれ分周比Ｒ，Ｍ，Ｎを外部から任意に設定可能となされており、その分周比Ｒ，Ｍ，Ｎはコード変換器８から与えられる。このコード変換器８はコード化された周波数制御信号が与えられると、そのコードに対応する分周比Ｒ，Ｍ，Ｎを発生するコード変換テーブルを備える。」（第［００１５］段落）
「上記実施例では、出力周波数に応じた各カウンタ２，３，７の分周比Ｒ，Ｍ，Ｎをテーブル化し、コード変換器８に格納するようにしている。この構成によれば、コード化された周波数制御信号をコード変換器８に与えれば、ただちに最適な分周比Ｒ，Ｍ，Ｎが設定されるため、リアルタイム処理が可能となる。」（第［００２８］段落）
「ところで、上記の第２の例において、出力周波数は５ｋＨｚ単位での周波数ステップでしか変化させることができない。そこでこの発明では、発振器１について、アナログ制御信号に応じて発振周波数を微調整することができるようにし、さらにコード化された周波数制御信号に応じたデジタル調整信号を発生する調整コード変換器１０と、この調整コード変換器の出力をアナログ制御信号に変換するデジタル／アナログ変換器９とを備えるようにしている。」（第［００２９］段落）
「上記構成によれば、発振器１の発振周波数を外部から微調整することができるので、第２の例で分周比Ｒ，Ｍ，Ｎの変更だけでは２０，００４ＭＨｚという出力を得ることができないが、発振器１の発振周波数を９，９９９５ＭＨｚに微調整することにより、その周波数の出力信号を得ることができる。」（第［００３０］段落）
「したがって、上記構成によるシンセサイザ発振回路は、１／Ｒカウンタ，１／Ｎカウンタの分周比を可変する機能を備えているので、ＶＣＯの発振周波数制御範囲を狭くすることができ、変調感度が低くてもより安定な周波数信号を得ることができる。さらに、基準発振器を微調整する機能を備えれば、出力周波数を連続的に可変することもできる。」（第［００３１］段落）
と記載されており、
　これらの記載によれば、引用刊行物１には、
「基準周波数信号を出力する発振器と、コード化された周波数制御信号に応じたデジタル調整信号を発生する調整コード変換器１０と、この調整コード変換器の出力をアナログ制御信号に変換するデジタル／アナログ変換器９と、前記発振器からの基準周波数信号の出力をＲ分周する１／Ｒカウンタと、電圧制御発振器からの周波数信号を１／ＭカウンタでＭ分周し、前記１／Ｍカウンタの出力と前記１／Ｒカウンタの出力とを位相比較器で位相比較した後、高周波成分を除去して電圧制御発振器の制御電圧を生成するループフィルタとを有し、前記電圧制御発振器の出力を出力する回路と、前記コード化された周波数制御信号が与えられると、そのコードに対応する分周比Ｒ，Ｍを発生するコード変換テーブルを備えるコード変換器を備え、前記アナログ制御信号に応じて、前記発振器の発振周波数を微調整することができるようにし、１／Ｒカウンタ、１／Ｍカウンタ、の各分周比Ｒ、Ｍを制御して、前記電圧制御発振器の出力周波数を調整するシンセサイザ発振回路」の発明（以下「引用刊行物１発明」という。）が開示されていると認めることができる。
　
　同じく、原査定の拒絶の理由に引用された特開平８−８７４０号公報（以下、「引用刊行物２」という。）には、図面と共に、
「圧電振動子と、前記圧電振動子を発振させる発振回路と、前記発振回路の発振信号を基準信号として動作するＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）回路とが同一パッケージに封入されており、さらに、前記圧電振動子の発振周波数と前記ＰＬＬ回路のプログラマブルデバイダーの分周数とによって周波数が決定されるＰＬＬ発振器において、前記ＰＬＬ回路のプログラマブルデバイダーの分周数を選択して、所定の周波数を出力させる手段を備えた事を特徴とするＰＬＬ発振器。」（請求項１）
「〔実施例１〕
　図１は請求項１記載の発明に係わるＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）発振器のブロック図である。」（第［００４３］段落）
「水晶振動子１と水晶振動子１を発振させる発振回路２からの信号をリファレンスデバイダー３によって分周し位相比較器４に基準信号として入力する。また電圧制御発振器（以下ＶＣＯと記す）６の発振信号はフィードバックデバイダー９によって分周された後、位相比較器４に入力される。位相比較器４は前記二つの入力信号の位相差を比較し、その位相差に応じた電圧をローパスフィルター（以下ＬＰＦと記す）５を介してＶＣＯ６に供給し発振周波数を制御する。ＶＣＯ６の発振信号は、更にアウトプットデバイダー７により分周された後、出力バッファー８を介して出力される。リファレンスデバイダー３、フィードバックデバイダー９、アウトプットデバイダー７は、いずれも可変可能な整数値で分周できるプログラマブルデバイダーである。」（第［００４４］段落）
「ここで出力周波数は、各プログラマブルデバイダー３、９、７の分周数により
決まり、その関係は、次式で示される。」（第［００４５］段落）
「ｆＯ＝ｆＣ　×　Ｎ／Ｍ　×　１／Ｘ」（第［００４６］段落）
「ここでＭは、リファレンスデバイダー３の分周数、Ｎは、フィードバックデバイダー９の分周数、Ｘは、アウトプットデバイダー７の分周数、ｆＣは、水晶発振周波数でこの実施例では３２．７６８ＫＨｚであり、ｆＯは、出力周波数である。」（第［００４７］段落）
「これらの分周数は、メモリ１１に記憶されていて、周波数選択端子のＳ０端子１３、Ｓ１端子１４、Ｓ２端子１５、Ｓ３端子１６の信号がデコーダー１０を介して出力されてくるアドレス信号１７により分周数１８が呼び出され各プログラマブルデバイダー３、９、７に送られる。」（第［００４８］段落）
「〔実施例４〕
　図６（ａ）、（ｂ）は、請求項４記載の発明に係わるＰＬＬ発振器の周波数テーブルの選択方法の一実施例である。」（第［００６８］段落）
「図１で説明をした機能ブロックを含んだＰＬＬＩＣチップ３７と水晶振動子３６を同一ケース内に封止したパッケージ３１がある。ＰＬＬのプログラマブルデバイダーの分周数を選択する端子は、パッドとしてＰＬＬＩＣチップ上に備えられていて、それぞれのパッドは出力周波数を選択するＳ０端子３２、Ｓ１端子３３、Ｓ２端子３４、Ｓ３端子３５としてパッケージ３１の外部に出されている。」（第［００６９］段落）
と記載されており、
　
　これらの記載によれば、引用刊行物２には、
「圧電振動子と、前記圧電振動子を発振させる発振回路と、前記発振回路の発振信号を基準信号として動作するＰＬＬ回路とが同一パッケージに封入されており、前記ＰＬＬ回路は、ＩＣチップ上に備えられており、記ＩＣチップ上には、デコーダ１０、メモリ１１が、備えられているＰＬＬ発振器」の発明が開示されていると認めることができる。
　
　また、特開平４−３３５７０４号公報（以下、周知例１という。）には、図面と共に、
「図１は、本発明の一実施例を示すブロック図で、１は圧電振動子、２は発振部で、圧電振動子を発振させる回路である。４はデータ入力回路で、発振回路の外部から入力されるデータを周波数調整データとして内部で処理できる形にデータを変換させる。データ入力回路４は、一例としてシフトレジスタが上げられこの場合外部からシリアルのデータを入力しパラレルのデータに変換し内部回路に送出する。５は外部からのデータを入力する端子である。６は容量アレイで、コンデンサとスイッチングトランジスタの直列体を複数並列に構成した回路で容量アレイの片側電極は圧電振動子に接続され、もう一つの片側電極は高周波的に接地される為、容量アレイ６は圧電振動子の可変できる負荷容量として働く。スイッチングトランジスタのゲートを制御する事により容量アレイ６の容量が可変できる。７はＰＲＯＭ回路で、データ入力回路４からのデータを記憶する事ができ、又その記憶データで容量アレイ６を制御する事ができる。８はデータ制御回路で、周波数調整時にはデータ入力回路４からのデータを容量アレイ６と分周選択回路１０に送り、データ記憶時にはデータ入力回路４からのデータをＰＲＯＭ回路７へ送り、発振回路の通常動作時にはＰＲＯＭ回路７の記憶データを容量アレイ６と分周選択回路１０へ送る、以上３つの動作を行ないデータの制御をする。３は、以上のデータ制御のコントロールをする端子である。９は分周回路で、発振部２からの源振信号を１／２，１／４，１／８…と分周する回路である。１０は分周選択回路で、分周回路９の分周信号と源振信号をデータ制御回路８からの制御データにより選択する。１１は出力バッファで、分周選択回路１０で選択された信号を増幅し発振回路外部へ出力する。」（第［００１０］段落）
「まず、発振回路の外部から周波数制御データと、分周選択データをデータ入力端５から入力する。シフトレジスタであるデータ入力回路４は入力されるシリアルのデータを順次入力していき、入力終了後パラレルデータに変更する。データ制御回路８は、データ入力回路から出力されるデータのうち、周波数制御データを容量アレイ６に、分周選択データを分周選択回路１０に送る。容量アレイ６は、送られて来た周波数制御データにもとづきスイッチングトランジスタ４をオンあるいはオフさせ周波数を変化させる。分周選択回路１０は、データ制御回路から送られて来た分周選択データにもとづき分周信号か源振信号を選択する。以上の発振器外部からのデータ入力から周波数変化、分周選択までの動作を、発振周波数を測定しながらくり返し目的の周波数範囲へ調整する。」（第［００１２］段落）
「次に、周波数調整及び分周選択の操作により得られたデータを記憶させるには、データ入力回路のデータをデータ制御回路を介してＰＲＯＭ回路へ送り、ＰＲＯＭ回路にデータを記憶させる。ＰＲＯＭ回路は、一旦記憶したデータは電源を切っても記憶しているので周波数と分周選択は永久に持続できる。又、電気的あるいは紫外線等により消去できるＰＲＯＭ回路を使用すればデータの変更も可能になり、周波数と分周選択の再調整も可能になる。」（第［００１３］段落）
と記載されており、
　これらの記載によれば、周知例１には、
「発振部と、シフトレジスタであるデータ入力回路４と、外部からのデータを入力する端子５と、データ制御回路８と、ＰＲＯＭ回路７と、容量が可変できる容量アレイ６と、分周選択回路１０とを有する発振回路において、前記外部からのデータを入力する端子５からのシリアルデータである周波数制御データと、分周選択データを入力し、前記シフトレジスタであるデータ入力回路４は入力されるシリアルのデータをパラレルデータに変更し、前記データ制御回路８は、周波数調整時には、前記データ入力回路４から出力されるデータのうち、周波数制御データを容量アレイ６に、分周選択データを分周選択回路１０に送り、容量アレイ６は、送られて来た周波数制御データにもとづき周波数を変化させ、前記分周選択回路１０は、データ制御回路から送られて来た分周選択データにもとづき分周信号か源振信号を選択し、前記外部からのデータ入力から周波数変化、分周選択までの動作を、発振周波数を測定しながらくり返し目的の周波数範囲へ調整し、さらに、前記データ制御回路８は、周波数調整終了後のデータ記憶時にもデータ入力回路４からのデータをＰＲＯＭ回路７へ送り、発振回路の通常動作時にはＰＲＯＭ回路７の記憶データを容量アレイ６と分周選択回路１０へ送る」ことが開示されていると認めることができる。
　ここで、周知例１に記載されたデータ制御回路８は、外部からのデータを入力する端子５から入力されたシリアルデータのうち周波数制御データ（本願補正発明の「調整回路」の「調整量」に相当する。）を、シフトレジスタであるデータ入力回路４からのデータを用いて、容量アレイ６（本願補正発明の「調整回路」に相当する。）に送り、周波数調整を行い、該周波数調整は発振周波数を測定しながらくり返し目的の周波数範囲へ調整して行い、周波数調整終了後のデータ記憶時にもデータ入力回路４からのデータをＰＲＯＭ回路７へ送っている。
　すなわち、データ制御回路８は、発振周波数を仮に設定して、発振周波数を測定し、さらに調整して、発振周波数を設定し（本願補正発明の「仮設定」に相当する。）、さらに、周波数調整終了後のデータ記憶時（仮設定終了後の設定）にもデータ入力回路４からのデータをＰＲＯＭ回路７へ送っていることから、周知例１には、「シフトレジスタを、データ入力端子から入力されたシリアルデータのうち少なくとも前記調整回路の前記調整量を前記調整回路に対して仮設定するためにも用いられるようにし、前記ＲＯＭに記憶された前記調整回路の前記調整量を、前記調整回路で微小調整を行いながら所望の発振信号出力部の第１の周波数またはＰＬＬ回路部の第３の周波数が得られるように調整された値とする」ことが記載されているものである。
　
　そして、特開平５−４８３３２号公報（以下、周知例２という。）には、図面と共に、
「本発明の一構成例を図１に示す。このシステム図において１００は水晶振動子、１０１は定電圧回路、１０２は発振回路、１０３は容量アレイ、１０４はデ−タ制御回路、１０５はデ−タ入力部、１０６はＰＲＯＭ（不揮発性デ−タ記憶部）、１０７は分周回路、１１０は出力バッファを示している。ここで１１１で示される点線で囲まれた領域は定電圧で駆動される部分である。また１０９はＰＲＯＭへのデ−タ−の書き込みを制御するデ−タ−書き込み回路である。発振回路において負荷容量が変わることにより発振周波数が変わるのは周知のことである。本発明は電気的に切断可能なスイッチ付き容量（以後スイッチ容量と称す。）を複数個持った容量アレイ１０３を発振回路１０２の負荷容量とし外部よりの制御デ−タによって負荷容量の大きさを変え発振周波数を合わせ込むシステムである。」（第［００１０］段落）
「図５にスイッチ容量の選択を制御する本発明におけるデ−タ−制御部の一構成例を示す。ここで１０３、１０６、１０５、１０９、及び１０４は図１における各記号に対応しそれぞれ容量アレイ１０３、ＰＲＯＭ１０６、デ−タ−入力部１０５、デ−タ−書き込み回路１０９、デ−タ−制御回路１０４である。また５０１から５０８はクロックドインバ−タで５１０はシリアル入力をパラレルデ−タ−に変換し容量アレイとＰＲＯＭにそれぞれ出力するシリアル・パラレル変換デ−タ−制御部で５０９はシリアル・パラレル変換デ−タ−制御部からのデ−タ−を容量アレイに伝えるか、ＰＲＯＭからのデ−タ−を伝えるかを制御するデ−タ−選択回路である。外部よりシリアルデ−タ−をデ−タ−入力部に入力し入力部を経てシリアル・パラレル変換デ−タ−制御部でパラレルデ−タ−に変換されそのデ−タ−はデ−タ−選択回路によりクロックドインバータ５０１から５０４がデ−タ−スル−状態になっている時容量アレイに入力される。この様にして入力デ−タ−に基ずく容量値がきまりそれによって周波数を調整できる。いく組みかのデ−タ−構成で周波数をモニタ−することにより最もｆｂに近い最適なデ−タ−構成を決定しそのデ−タ−をＰＲＯＭに転送しデ−タ−書き込み回路の制御によりＰＲＯＭにプログラムする。発振器の通常の使用状態ではデ−タ−選択回路５０９は５０５から５０８のクロックドインバ−タをアクティブにする様働きス
イッチ容量アレイ１０３はＰＲＯＭのデ−タによって制御される。本実施例はその使用において３つのモ−ドを有しそれぞれ１．周波数調整モ−ド、２．プログラムモ−ド、３．通常使用モ−ド（発振器としてユ−ザ−が使用するモ−ド）である。１、２はメ−カ−が検査工程で合わせ込みに使用し、調整されて出荷された発振器は非常に高精度の周波数を有する。ユ−ザ−は３．通常使用モ−ドで使用する。このように本発明の発振器は原振周波数を発振器の組立後に電気的に調整可能であることが大きなメリットである。・・・・本実施例においてはデ−タ制御回路によって分周回路を制御してその出力を選択することが可能である。図６に分周回路の一構成例とデ−タ制御回路と出力バッファとの接続関係を示す。ここで点線で示される１０７は図１の分周回路１０７を示している。また１０４、１１０はそれぞれ図１におけるデ−タ制御回路、出力バッファである。６０１は発振回路からの発振出力であり、６０２はレベルインタ−フェイス、６０３・６０４・６０５は１／２分周回路で、６０６は６０２・６０３・６０４・６０５の各出力を選択す
る選択回路である。６０８は選択回路６０６の出力で出力周波数である。ここで６０２は定電圧系の発振出力の振幅を電源系の振幅にレベル変換する。１／２分周回路６０３から６０５はその周波数を１／２、１／４、１／８とし各出力は選択回路に入力され１０４からの制御信号６０７で選択される。６０７は容量アレイを選択した方法と同様に制御できるため、発振器完成後に任意に発振周波数を選択決定できる。」（第［００１１］段落）
と記載されおり、周知例２には、
「発振回路１０２と、容量アレイ１０３と、デ−タ制御回路１０４と、デ−タ入力部１０５と、ＰＲＯＭ（不揮発性デ−タ記憶部）１０６と、分周回路１０７と、ＰＲＯＭへのデ−タ−の書き込みを制御するデ−タ−書き込み回路１０９を有する回路において、前記デ−タ−入力部１０５から入力されるシリアルデータを、前記データ制御回路１０４内のシリアル・パラレル変換デ−タ−制御部５１０で、パラレルデ−タ−に変換し、前記パラレルデ−タ−を周波数調整時には、容量アレイに入力し、いく組みかのデ−タ−構成で周波数をモニタ−することにより最もｆｂに近い最適なデ−タ−構成を決定しそのデ−タ−をＰＲＯＭに転送しデ−タ−書き込み回路の制御によりＰＲＯＭにプログラムする」ことが開示されていると認めることができる。
　ここで、周知例２に記載されたシリアル・パラレル変換デ−タ−制御部５１０を含むデータ制御回路１０４は、データ入力部１０５からのシリアルデ−タ−を用いて、容量アレイ（本願補正発明の「調整回路」に相当する。）にデ−タ−（本願補正発明の「調整量」に相当する。）を入力し、周波数調整を行い、発振器の発振周波数をモニタ−することにより最もｆｂに近い最適なデ−タ−構成を決定しそのデ−タ−をＰＲＯＭに転送しデ−タ−書き込み回路の制御によりＰＲＯＭにプログラムしている。
　すなわち、周波数を仮に設定して、発振周波数をモニターし調整して発振周波数を設定し（本願補正発明の「仮設定」に相当する。）、さらに、周波数調整終了後（仮設定終了後の設定）に最適データー構成をＰＲＯＭに記憶しているから、周知例２には、周知例１と同様に、「シリアル・パラレル変換デ−タ−制御部を、データ入力端子から入力されたシリアルデータのうち少なくとも前記調整回路の前記調整量を前記調整回路に対して仮設定するためにも用いられるようにし、前記ＲＯＭに記憶された前記調整回路の前記調整量を、前記調整回路で微小調整を行いながら所望の発振信号出力部の第１の周波数またはＰＬＬ回路部の第３の周波数が得られるように調整された値とする」ことが記載されているものである。
　
　さらに、特開平５−４８３３３号公報（第［０００９］段落参照。以下、周知例３という。）にも上記周知例２と同様なことが記載されている。
　
　（３）対比
　そこで、本願補正発明と引用刊行物１発明とを比較すると、引用刊行物１発明の「デジタル／アナログ変換器」は、本願補正発明の「調整回路」に相当し、以下同様に、「発振器」は「発振信号出力部」に、「１／Ｒカウンタ」は「第１のプログラマブルデバイダ」に、「１／Ｍカウンタ」は「第２のプログラマブルデバイダ」に、「電圧制御発振器からの周波数信号を１／ＭカウンタでＭ分周し、前記１／Ｍカウンタの出力と前記１／Ｒカウンタの出力とを位相比較器で位相比較した後、高周波成分を除去して電圧制御発振器の制御電圧を生成するループフィルタとを有し、前記電圧制御発振器の出力を出力する回路」は「前記基準信号を入力信号として動作し、帰還回路に設けられた第２のプログラマブルデバイダの第２の分周数で前記入力信号を逓倍した第３の周波数の逓倍信号が得られるＰＬＬ回路部」に、「コード化された周波数制御信号」（コード化されているからデータであることは自明である。）は「前記第１、第２の分周数および前記調整回路の調整量」の「データ」に、「調整コード変換器」及び「コードに対応する分周比Ｒ，Ｍを発生するコード変換テーブルを備えるコード変換器」は「第１、第２の分周数および前記調整回路の前記調整量を前記第１、第２のプログラマブルデバイダおよび前記調整回路に対し夫々設定できる設定部」に、「シンセサイザ発振回路」は「発振装置」に、それぞれ相当するから、
　
　両者は、
「調整回路によって周波数を微調整して第１の周波数の発振信号を出力する発振信号出力部と、前記発振信号を第１の分周数で分周して第２の周波数の基準信号が得られる第１のプログラマブルデバイダと、前記基準信号を入力信号として動作し、帰還回路に設けられた第２のプログラマブルデバイダの第２の分周数で前記入力信号を逓倍した第３の周波数の逓倍信号が得られるＰＬＬ回路部と、外部から前記第１、第２の分周数および前記調整回路の調整量がデータとして入力され、前記データにより、第１、第２の分周数および前記調整回路の前記調整量を前記第１、第２のプログラマブルデバイダおよび前記調整回路に対し夫々設定できる設定部とを有した発振装置。」の点で一致し、以下の点で相違している。
　
［相違点１］本願補正発明では、発振信号出力部の、振動子が圧電振動子と特定されているのに対し、引用刊行物１発明では、どのような振動子を用いているかが記載されていない点。
　
［相違点２］本願補正発明では、外部から入力される調整量のデータが、シリアルデータであり、かつ、該シリアルデータが入力されるデータ入力端子を有し、該シリアルデータをパラレルデータに変換可能なシフトレジスタと、前記変換された前記パラレルデータを記憶するＲＯＭとを備えるのに対し、引用刊行物１発明では、外部から入力される調整量のデータは、シリアルデータか否か不明であり、かつ、データ入力端子に関する記載がなく、前記外部から入力される調整量に対応するコード変換テーブルを備える調整コード変換器及びコード変換器を有している点。
　
［相違点３］本願補正発明の設定部では、シフトレジスタが、データ入力端子から入力されたシリアルデータのうち少なくとも調整回路の調整量を前記調整回路に対して仮設定するためにも用いられ、ＲＯＭに記憶された前記調整回路の前記調整量は、前記調整回路で微小調整を行いながら所望の発振信号出力部の第１の周波数またはＰＬＬ回路部の第３の周波数が得られるように調整された値であるのに対し、引用刊行物１発明の設定部は、かかる限定が付されていない点。
　
［相違点４］本願補正発明では、圧電振動子、発振信号出力部、第１のプログラマブルデバイダ、ＰＬＬ回路部および設定部がパッケージングされているのに対し、引用刊行物１発明では、パッケージングに関する記載がない点。
　
　（４）判断
　［相違点１］について
　発振信号出力部の、振動子を圧電振動子とすることは、引用刊行物２に記載されており、発振信号出力部の振動子を圧電振動子とすることは、当業者が適宜になし得たことである。
　
　［相違点２］について
　調整回路によって周波数を微調整する発振信号出力部と、分周数が設定される分周器を有する発振回路において、外部から入力される調整量のデータをシリアルデータとすること、及び、該シリアルデータが入力されるデータ入力端子と、データ入力端子に入力されたシリアルデータをパラレルデータに変換可能なシフトレジスタと、前記変換された前記パラレルデータを記憶するＲＯＭとを備えることは、周知例１（第［００１０］段落、「外部からデータを入力する端子５」は本願補正発明の「データ入力端子」に相当する。）に示されるように、周知であるから、相違点２に係る本願補正発明の構成は、引用刊行物１発明及び周知技術に基づいて、当業者が容易に想到し得たものである。
　
［相違点３］について
　周知例１〜３に記載されているように、調整回路によって周波数を微調整する発振信号出力部と、分周数が設定される分周器を有する発振回路において、シフトレジスタ（シリアル・パラレル変換デ−タ−制御部）を、データ入力端子から入力されたシリアルデータのうち少なくとも前記調整回路の前記調整量を前記調整回路に対して仮設定するためにも用いられるようにし、前記ＲＯＭに記憶された前記調整回路の前記調整量を、前記調整回路で微小調整を行いながら所望の発振信号出力部の第１の周波数またはＰＬＬ回路部の第３の周波数が得られるように調整された値であるようにすることは、周知であるから、相違点３に係る本願補正発明の構成は、引用刊行物１発明及び周知技術に基づいて、当業者が容易に想到し得たものである。
　
　［相違点４］について
　引用刊行物２に記載されているＩＣチップ上には、ＰＬＬ回路、デコーダ、メモリが備えられており、前記デコーダ、前記メモリは、本願補正発明の「設定部」に相当するものである。
　してみれば、引用刊行物２には、発振信号出力部、第１のプログラマブルデバイダ、ＰＬＬ回路部および設定部をパッケージングすることが記載されており、相違点４に係る本願補正発明の構成は、引用刊行物１発明に引用刊行物２に記載されたパッケージ技術を用いることにより、当業者が容易に想到し得たものというべきである。
　
　そして、本願補正発明の作用効果も、引用刊行物１、２及び周知技術から当業者が予測できる範囲のものである。
　したがって、本願補正発明は、引用刊行物１及び２に記載された発明、並びに周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許出願の際独立して特許を受けることができないものである。
　
　（５）むすび
　以上のとおり、本件補正は、特許法１７条の２第５項で準用する同法１２６条５項の規定に違反するものであり、同法１５９条１項で準用する同法５３条１項の規定により却下されるべきものである。
　
３．本願発明について
　
　平成１６年１２月８日付の手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１６年８月１２日付手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
　「圧電振動子と、この圧電振動子を発振し調整回路によって周波数を微調整して第１の周波数の発振信号を出力する発振信号出力部と、前記発振信号を第１の分周数で分周して第２の周波数の基準信号が得られる第１のプログラマブルデバイダと、前記基準信号を入力信号として動作し、帰還回路に設けられた第２のプログラマブルデバイダの第２の分周数で前記入力信号を逓倍した第３の周波数の逓倍信号が得られるＰＬＬ回路部と、外部から前記第１、第２の分周数および前記調整回路の調整量がシリアルデータとして入力されるデータ入力端子と、前記データ入力端子に入力された前記シリアルデータをパラレルデータに変換可能なシフトレジスタと、前記変換された前記パラレルデータを記憶するＲＯＭとを備え、前記ＲＯＭに記憶された前記第１、第２の分周数および前記調整回路の前記調整量を前記第１、第２のプログラマブルデバイダおよび前記調整回路に対し夫々設定できる設定部とを有し、前記シフトレジスタは、前記データ入力端子から入力された前記シリアルデータのうち少なくとも前記調整回路の前記調整量を前記調整回路に対して仮設定できる、発振装置。」
　
　（１）引用刊行物及び周知技術
　原査定の拒絶の理由に引用された引用刊行物、周知例及びその記載事項は、前記「２．（２）」に記載したとおりである。
　
　（２）対比・判断
　本願発明は、前記２．で検討した本願補正発明から「シフトレジスタ」の限定事項である「仮設定するためにも用いられ」との構成を省き「仮設定できる」とし、「ＲＯＭに記憶された前記調整回路の前記調整量」の限定である「前記調整回路で微小調整を行いながら所望の発振信号出力部の第１の周波数またはＰＬＬ回路部の第３の周波数が得られるように調整された値」との構成を省き、「前記圧電振動子、前記発振信号出力部、第１のプログラマブルデバイダ、ＰＬＬ回路部および設定部」の限定である「パッケージングされた」との構成を省いたものである。
　そうすると、本願発明の構成要件をすべて含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記２．（４）に記載したとおり、引用刊行物１、２及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用刊行物１及び２、並びに周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
　（３）むすび
　以上のとおり、本願発明は、引用刊行物１及び２に記載された発明、並びに周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。