【事件の表示】
　特願２０００−３０２３３６「薄フィルム電界効果形トランジスターの形成方法」拒絶査定不服審判事件〔平成１３年　５月１８日出願公開、特開２００１−１３５８２７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成６年１０月６日に出願された特願平６−２４３０８２号（優先権主張　１９９３年１０月６日　米国）の一部を平成１２年１０月２日に新たな特許出願としたものであって、平成１６年２月１８日付けで拒絶査定がなされ、これに対し、同年５月２０日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願の特許請求の範囲の請求項に係る発明は、平成１６年１月１６日付け手続補正書により補正された特許請求の範囲の請求項１ないし１３に記載されている事項により特定されるとおりのものであって、その請求項１に係る発明は、以下のとおりである。
　
　「【請求項１】　下部ゲート化薄フィルム電界効果型トランジスターの形成方法であって：
　絶縁物質層内に下部ゲートを設ける工程と、
　下部ゲートを設けた後、下部ゲート上にゲート絶縁層を設ける工程と、
　ゲート絶縁層を設けた後、第１及び第２導電性ソース／ドレインブロックを下部ゲートの上方で且つ両側に隣接させて設ける工程と、ここで、ソース／ドレインブロックは実質的にプレーナーな最上の表面及び側面の表面を有し、側面の表面は上部コーナーで実質的にプレーナーな最上の表面と接触する、
　第１及び第２ソース／ドレインブロックとゲート絶縁層との上に、薄フィルムトランジスター層を設ける工程と、
　薄フィルムトランジスター層をドーピングして、薄フィルムトランジスター層内に第１及び第２ソース／ドレイン領域と介在薄フィルムトランジスターチャンネル領域とを形成する工程と、
　第１及び第２ソース／ドレイン領域を有する薄フィルムトランジスター層を第１及び第２導電性ソース／ドレインブロックと電気的に相互連絡して、介在薄フィルムトランジスターチャンネル領域よりも大きい厚さを有する対立ソ−ス／ドレイン領域を有する薄フィルム電界効果型トランジスターを画定する工程と、ここで、薄フィルムトランジスター層は、ソース／ドレインブロックの実質的にプレーナーな最上の表面に沿って、ソース／ドレインブロックの上部コーナーを周って、ソース／ドレインブロックの側面の表面に沿って、延びる、
を含む方法。」
　
３．刊行物記載の発明
（１）刊行物１：特開平５−６３１９７号公報
　刊行物１は、本願優先権主張日前に日本国内において頒布されたものであって、図２とともに、以下の事項が記載されている。　
「【請求項２】　ゲート電極を形成した後、ソース部、ドレイン部及びチャンネル部用の多結晶シリコンを成長させ、次いでチャンネル部の多結晶シリコン膜をエッチングし、再度チャンネル用多結晶シリコン膜を成長させることを特徴とする薄膜トランジスタの製造方法。」
「【課題を解決するための手段】本発明は、このような状況下でなされたものであり、その特徴とするところは薄膜トランジスタの発明にあっては、半導体部分がゲート電極よりも基板に対して上方にあるプレーナー型薄膜トランジスタであって、チャンネル部の多結晶シリコン膜の膜厚をソース部及びドレイン部の多結晶シリコンの膜厚より薄くして膜厚差を生じさせる点にあり、製法の発明にあっては、ゲート電極を形成した後、ソース部、ドレイン部及びチャンネル部用の多結晶シリコンを成長させ、次いでチャンネル部の多結晶シリコン膜をエッチングし、再度チャンネル用多結晶シリコン膜を成長させる点にある。
【０００７】プレーナー型薄膜トランジスタとは、ゲート電極とソース／ドレイン電極が半導体部に関して同一側にある構造のものをいう。」（０００６段落及び０００７段落）
「【００１０】次に製造方法の発明では、通常の方法で、通常の厚みで（１０００Å以上）薄膜トランジスタのソース、ドレイン部の多結晶シリコンを成長させる。薄膜トランジスタのチャンネル部のみ多結晶シリコンをフォトエッチで除去し、新たに薄膜トランジスタチャンネル用の、例えば１５０〜３００Åの極薄多結晶シリコンを成長させる。その後フォトエッチングにより、薄膜トランジスタパターンを形成させると、チャンネル部は多結晶シリコンの極薄膜で形成される。また、ソース、ドレインは従来の厚い多結晶シリコンを使用しているため両者に大きな厚みの差が生じる。」（００１０段落）
「【実施例】以下図面に示す実施例に基づき、本発明をより詳細に説明する。図１は、本発明薄膜トランジスタの１例を示す断面図である。基板１上にゲート２を構成し、その上に絶縁膜３が位置している。更に、その上方に多結晶シリコンのソース部４、ドレイン部５及びチャンネル部６があり、絶縁膜７、電極用金属８が設けられている。チャンネル部６が、ソース部４等と比較して非常に薄いことがわかる。
【００１４】図２（イ）乃至（ヘ）は本発明製造方法の１実施例を説明する為の工程における装置の要部断面図である。図２（イ）は、通常の方法で、シリコン基板上の絶縁膜（ＳｉＯ2 ）９上に薄膜トランジスタのゲート電極用多結晶シリコン２（厚み３５００ÅをＣＶＤ法で形成し、更にその上からゲート絶縁膜３を熱酸化法で成長させたところを示す。次に、薄膜トランジスタとなる多結晶シリコン１０を成長させる。この時の厚みは３０００Å以上である（図２（ロ））。そしてソース・ドレイン不純物を拡散後、チャンネル部となるべき部分を、フォトマスクを使用してエッチングする。エッチングの方法はどのようなものでもよく、その部分の多結晶シリコンを完全エッチングすればよい（図２（ハ））。この実施例では、ドライエッチング法によるエッチングを行った。
【００１５】次に、チャンネル用の多結晶シリコン１１を、厚み１５０Åでウェハー全面に成長させる（図２）。その後イオン注入によりチャネル部に必要な不純物をドーピングする。フォトエッチングにより薄膜トランジスタのソース部、ドレイン部、チャンネル部を形成する。そして、その上方に絶縁膜７を成長させ、次いで電極取り出しのため、絶縁膜７をフォトエッチングする（図２（ホ））。その時に、ソース部、ドレイン部が３０００Å以上の厚みを有しているため、絶縁膜７のコンタクトエッチング時にオーバーエッチングとなっても、多結晶シリコン１０の下までエッチングするということはない。
【００１６】最後にＡｌ、Ｗ等の金属８の電極を作成し、薄膜トランジスタが完成する（図２（ヘ））。図３は図２（ヘ）の平面図である。
【００１７】
【発明の効果】本発明薄膜トランジスタでは、電極コンタクトエッチング時に導電不良等の問題がなく、且つ低消費待機電流が非常に小さい。更に、本発明製造方法によれば電極コンタクトエッチング条件と無関係に薄い多結晶シリコンにより、薄膜トランジスタのチャンネル部が形成できる。これらにより、超低消費待機電流のＳＲＡＭが製造できる。」（００１３段落ないし００１７段落）
　
　よって、刊行物１には、以下の発明が記載されている。
　「薄膜トランジスタの製造方法であって、
　シリコン基板上の絶縁膜上にゲート電極用多結晶シリコンを形成する工程と、
　前記ゲート電極用多結晶シリコン上にゲート絶縁膜を形成する工程と、
　前記ゲート絶縁膜上に多結晶シリコンを形成し、ソース・ドレイン不純物を拡散後、チャンネル部となるべき部分をエッチングする工程と、
　前記エッチング工程の後、前記ゲート絶縁膜及び前記ソース・ドレイン不純物を拡散した前記多結晶シリコンの上にチャンネル用多結晶シリコンを形成する工程と、
　前記チャンネル用多結晶シリコンの前記チャンネル部にイオン注入により不純物をドーピングして、ソース部、ドレイン部及び前記チャンネル部を形成する工程と
　を備えた薄膜トランジスタの製造方法。」
　
（２）刊行物２：特開昭５７−８５２６２号公報
　刊行物２は、本願優先権主張日前に日本国内において頒布されたものであって、第１図ないし第６図とともに、以下の事項が記載されている。　
「本発明において、絶縁体上にゲート電極を埋込形成する方法としては、絶縁体上にゲート電極用の多結晶半導体層を堆積した後、ゲート電極予定部以外の多結晶半導体層を絶縁物に転化する方法を用いるのが好ましい。ゲート電極材料として金属あるいはそのシリサイド等を用いる場合には、絶縁体表面にゲート電極をパターンニングした後、全体をＳｉＯ２等の絶縁物層で覆えばよい。また、特に絶縁体としてサフアイア等の絶縁性基板を用いる場合にはその表面にゲート電極埋込用の凹部をエツチング形成し、該凹部にゲート電極材料を堆積してもよい。」（第２頁右下欄第１１行〜第３頁左上欄第２行）
「以下、図面を参照して本発明をＭＯＳ型トランジスタの製造に適用した１実施例を説明する。
実施例
〔i〕まず、単結晶シリコン基板１の表面にシリコン酸化膜２を形成して絶　縁体とし、該絶縁体上にＣＶＤ法により厚さ３０００Åのゲート電極形成　用多結晶シリコン層３を堆積する。続いて、膜厚３００Åのシリコン酸化　膜および膜厚１０００Åのシリコン窒化膜を積層堆積し、これをパターン　ニングしてゲート電極予定部上にシリコン酸化膜４１およびシリコン窒化　膜４２からなる耐酸化性マスク４を形成した（第１図々示）。
〔ii〕次に、耐酸化性マスク４を用いてスチーム酸化を行ない、ゲート電極　予定部３’のみを多結晶シリコンのまま残して多結晶シリコン層３をSiO2　からなる絶縁物層３２に転化する（第２図々示）。　
〔iii〕次に、耐酸化性マスク４を除去した後、ゲート電極予定部表面をド　ライ酸素雰囲気中で酸化して膜厚約７００ÅのSiO2膜からなるゲート酸化　膜５を形成する。続いて・・・燐をイオン注入し、熱処理による活性化を　行なつてｎ＋導電型のゲート電極３１を形成する（第３図々示）。
　　こうして形成されたゲート電極３１は絶縁物層３２に埋込まれた形で形
　成され、従って表面が平坦に形成される。
　　なお、場合によつては耐酸化性マスクとして使用したシリコン酸化膜４　１およびシリコン窒化膜４２のうちシリコン窒化膜４２のみを除去し、残
　置したシリコン酸化膜４１をゲート酸化膜として用いてもよい。
〔iv〕次に、ＣＶＤ法により全面に厚さ３５００Åの素子形成領域用多結晶　シリコン層を堆積した後、該多結晶シリコン層を選択的にエツチング除去　して周囲が空気絶縁された素子領域６を形成する（第４図々示）。続いて　、必要に応じ素子領域６にチヤンネルドープを行なつてしきい値電圧を制　御する。
　　この素子領域６はゲート電極３１上を覆うようにその両側に延在して形　成されている。
〔v〕次に、素子領域６のチヤンネル領域予定部上にフオトレジスト膜７を　パターンニング形成した後、該フオトレジスト膜７をマスクとして・・・　燐をイオン注入する。イオン注入された燐はその後の熱処理により活性化　されてｎ＋型のソース領域８およびドレイン領域９が形成される（第６図　々示）。
〔vi〕次に、フオトレジスト膜７を除去し、露出した素子領域のチヤンネル　領域、ソース領域８およびドレイン領域９にＮｄ−ＹＡＧを光源としたレ　ーザービームを照射して多結晶シリコンのアニールを行なう（第６図々示　）。
　・・・
〔vii〕次に、ＣＶＤ法によりSiO２からなる厚さ１μｍのパツシベーシヨン　膜を堆積し、コンタクトホールを開口した後、アルミニウムの蒸着および　パターンニングを行なつてソース電極１１１およびドレイン電極１１２を
　形成してＭＯＳ型トランジスタを得た。」（第４頁右上欄第８行〜第５頁　左上欄第１５行）
「更に、ゲート電極がチヤンネル領域下の絶縁物層に埋込形成され、表面が平坦性に優れた構造となるから、この構造による効果が得られること言うまでもない。即ち、このＭＯＳ型トランジスタの上に更に配線層を形成した場合にも配線層の断切れを生じることがなく、またゲート電極のオーバーハング形状を回避できるからゲート耐圧の低下を招くことなく素子の微細化を達成することができる。」（第５頁右上欄第５〜１３行）
　
（３）刊行物３：特開平２−１４３４６２号公報
　刊行物３は、本願優先権主張日前に日本国内において頒布されたものであって、第２図、第３Ａ図ないし第３Ｃ図、及び第５図とともに、以下の事項が記載されている。　
「第５図は、第２従来例を示している。この第２従来例では、SiO2基板１１上にゲート電極１４が形成されており、このゲート電極１４がゲート酸化膜１３に覆われている。
　多結晶Si薄膜１２はゲート電極１４を跨ぐ様に形成されており、この多結晶Si薄膜１２のうちでゲート電極１４上の部分がチャネル領域１５、その両側がソース・ドレイン領域１６、１７となっている。
　
〔発明が解決しようとする課題〕
　・・・
　一方、第５図に示した第２従来例では、ゲート電極１４と多結晶Si薄膜１２との間のゲート酸化膜１３に段差部が存在しているので、この段差部にソース・ドレイン領域１６、１７とゲート電極１４との間の電界が集中し・・・ゲート耐圧が低い。」（第１頁右下欄第１８行〜第２頁右上欄第２行）
「本発明による薄膜トランジスタは、基板１１上に形成されているゲート電極１４と、このゲート電極１４の上層に略平坦に形成されている半導体薄膜１２とを夫々具備している。」（第２頁右上欄第４〜７行）
「本発明による薄膜トランジスタでは、半導体薄膜１２がゲート電極１４の上層に略平坦に形成されているので、ゲート電極１４と半導体薄膜１２との間のゲート絶縁膜１３も略平坦に形成することができる。」（第２頁右上欄第９〜１３行）
「第２図が、第２実施例を示している。この第２実施例は、ゲート電極１４と略同じ厚さの層間SiO2膜２８がSiO2基板１１上に形成されており、ゲート電極１４上のゲート酸化膜１３上と層間SiO2膜２８上とに多結晶Si薄膜１２が略平坦に形成されている・・・。
　この様な第２実施例を製造するには、第３Ａ図に示す様に、ゲート電極１４を形成した後に層間SiO2膜２８をＣＶＤ等によってゲート電極１４と同等以上の厚さに堆積させ、更にフォトレジスト２９を略平坦に塗布する。
　次に、フォトレジスト２９と層間SiO2膜２８とが略同じエッチング速度となる条件で、第３Ｂ図に示す様にゲート電極１４が露出するまで、フォトレジスト２９と層間SiO2膜２８とに対してＲＩＥを行う。
　そしてこの状態で、ゲート電極１４を構成している多結晶Si層の表面を熱酸化して、第３Ｃ図に示す様に、SiO2から成るゲート酸化膜を形成する。　
　その後は、従来公知の方法によって、多結晶Si薄膜１２、ソース・ドレイン領域１６、１７、層間絶縁膜２１、コンタクト窓２２、２３、Ａｌ配線２４、２５等を形成する。」（第２頁右下欄第１５行〜第３頁左上欄第１９行）
　
４．対比・判断
　本願の請求項１に係る発明（以下、「本願発明」という。）と刊行物１に記載された発明（以下、「刊行物発明」という。）とを対比検討する。
　
（ａ）刊行物発明の「薄膜トランジスタ」は、本願発明の「薄フィルム電界効果型トランジスター」に相当する。
（ｂ）刊行物発明において、「ゲート電極用多結晶シリコン」の上部に、ゲート絶縁膜、ソース・ドレイン不純物が拡散された多結晶シリコン、及びチャンネル用多結晶シリコンが形成されているので、刊行物発明の「薄膜トランジスタ」が、「下部ゲート」を備えた薄膜トランジスタであることは明らかであるから、刊行物発明の「ゲート電極用多結晶シリコン」は、本願発明の「下部ゲート」に相当し、刊行物発明の「薄膜トランジスタの製造方法」は、本願発明の「下部ゲート化薄フィルム電界効果型トランジスターの形成方法」に相当する。
（ｃ）刊行物発明において、「前記ゲート絶縁膜上に多結晶シリコンを形成し、ソース・ドレイン不純物を拡散後、チャンネル部となるべき部分をエッチングする工程」により、多結晶シリコンから、「ソース部」の一部及び「ドレイン部」の一部となる部分が、「チャンネル部」が形成される部分を挟んで、ゲート絶縁膜上で隣に形成されることは当業者にとって明らかである。
　一方、本願発明においては、「ゲート絶縁層を設けた後」の「第１及び第２導電性ソース／ドレインブロックを下部ゲートの上方で且つ両側に隣接させて設ける工程」により、ゲート絶縁膜上に隣接して「第１及び第２導電性ソース／ドレインブロック」が形成され、また、本願発明の「第１及び第２導電性ソース／ドレインブロック」は、「導電性材料（好ましくはポリシリコン）の層７８」をパターン化し、ドーピングして形成しているから（明細書００１９段落ないし００２１段落参照）、「第１及び第２導電性ソース／ドレインブロック」が、不純物がドープされた「導電性材料（好ましくはポリシリコン）の層」であることは明らかである。
　したがって、刊行物発明の「前記ゲート絶縁膜上に多結晶シリコンを形成し、ソース・ドレイン不純物を拡散後、チャンネル部となるべき部分をエッチングする工程」は、本願発明の「第１及び第２導電性ソース／ドレインブロックを下部ゲートの上方で且つ両側に隣接させて設ける工程」に相当する。
（ｄ）刊行物発明の「チャンネル用多結晶シリコン」は、本願発明の「薄フィルムトランジスター層」に相当するから、刊行物発明の「前記エッチング工程の後、前記ゲート絶縁膜及び前記ソース・ドレイン不純物を拡散した前記多結晶シリコンの上にチャンネル用多結晶シリコンを形成する工程」は、本願発明の「第１及び第２ソース／ドレインブロックとゲート絶縁層との上に、薄フィルムトランジスター層を設ける工程」に相当する。
　
　よって、本願発明と刊行物発明とは、
　「下部ゲート化薄フィルム電界効果型トランジスターの形成方法であって：
　下部ゲートを設けた後、下部ゲート上にゲート絶縁層を設ける工程と、
　ゲート絶縁層を設けた後、第１及び第２導電性ソース／ドレインブロックを下部ゲートの上方で且つ両側に隣接させて設ける工程と、
　第１及び第２ソース／ドレインブロックとゲート絶縁層との上に、薄フィルムトランジスター層を設ける工程と、
　を含む方法。」の点で一致し、以下の点で相違する。
　　
　相違点１
　本願発明は、「絶縁物質層内に下部ゲートを設ける工程」を備えているのに対して、
　刊行物発明は、「シリコン基板上の絶縁膜上にゲート電極用多結晶シリコンを形成する工程」を備えた点。
　相違点２
　本願発明は、「下部ゲートを設けた後、下部ゲート上にゲート絶縁層を設ける工程と、
　ゲート絶縁層を設けた後、第１及び第２導電性ソース／ドレインブロックを下部ゲートの上方で且つ両側に隣接させて設ける工程と、ここで、ソース／ドレインブロックは実質的にプレーナーな最上の表面及び側面の表面を有し、側面の表面は上部コーナーで実質的にプレーナーな最上の表面と接触する」構成を備えるのに対して、
　刊行物発明は、「前記ゲート電極用多結晶シリコン上にゲート絶縁膜を形成する工程と、　前記ゲート絶縁膜上に多結晶シリコンを形成し、ソース・ドレイン不純物を拡散後、チャンネル部となるべき部分をエッチングする工程」を備えた点。
　相違点３
　本願発明は、「第１及び第２ソース／ドレインブロックとゲート絶縁層との上に、薄フィルムトランジスター層を設ける工程と、
　薄フィルムトランジスター層をドーピングして、薄フィルムトランジスター層内に第１及び第２ソース／ドレイン領域と介在薄フィルムトランジスターチャンネル領域とを形成する工程と、　
　第１及び第２ソース／ドレイン領域を有する薄フィルムトランジスター層を第１及び第２導電性ソース／ドレインブロックと電気的に相互連絡して、介在薄フィルムトランジスターチャンネル領域よりも大きい厚さを有する対立ソ−ス／ドレイン領域を有する薄フィルム電界効果型トランジスターを画定する工程と、ここで、薄フィルムトランジスター層は、ソース／ドレインブロックの実質的にプレーナーな最上の表面に沿って、ソース／ドレインブロックの上部コーナーを周って、ソース／ドレインブロックの側面の表面に沿って、延びる」構成を備えるのに対して、
　刊行物発明は、「前記エッチング工程の後、前記ゲート絶縁膜及び前記ソース・ドレイン不純物を拡散した前記多結晶シリコンの上にチャンネル用多結晶シリコンを形成する工程と、
　前記チャンネル用多結晶シリコンの前記チャンネル部にイオン注入により不純物をドーピングして、ソース部、ドレイン部及び前記チャンネル部を形成する工程」を備えている点。
　
　以下、相違点について検討する、
（相違点１について）
(1a)刊行物２には、第１図ないし第３図とともにシリコン酸化膜２上に、SiO2からなる絶縁物層３２に埋め込まれた形でゲート電極３１を形成することが記載されている。
(1b)刊行物２には、「本発明において、絶縁体上にゲート電極を埋込形成する方法としては、絶縁体上にゲート電極用の多結晶半導体層を堆積した後、ゲート電極予定部以外の多結晶半導体層を絶縁物に転化する方法を用いるのが好ましい。・・・また、特に絶縁体としてサフアイア等の絶縁性基板を用いる場合にはその表面にゲート電極埋込用の凹部をエツチング形成し、該凹部にゲート電極材料を堆積してもよい。」（第２頁右下欄第１１行〜第３頁左上欄第２行）と記載され、「絶縁体としてサフアイア等の絶縁性基板を用い」て「その表面にゲート電極埋込用の凹部をエツチング形成し、該凹部にゲート電極材料を堆積」することにより、絶縁性基板の凹部に埋め込まれたゲート電極を形成することが記載されており、「更に、ゲート電極がチヤンネル領域下の絶縁物層に埋込形成され、表面が平坦性に優れた構造となるから、この構造による効果が得られること言うまでもない。」（第５頁右上欄第５〜８行）との刊行物２に記載された発明の効果を考慮すれば、絶縁性基板の凹部に埋め込み形成されたゲート電極上にゲート絶縁膜を形成した後においても、凹部を形成した絶縁性基板とゲート絶縁膜との「表面が平坦性に優れた」ものとなるように配慮することは、当業者が適宜なし得る程度の設計的事項にすぎない。
(1c)刊行物２には、実施例の工程〔i〕ないし〔iii〕における、「耐酸化性マスク４を用いてスチーム酸化を行ない、ゲート電極予定部３’のみを多結晶シリコンのまま残して多結晶シリコン層３をSiO2からなる絶縁物層３２に転化する」（第４頁左下欄第１〜４行）との工程により、「SiO2からなる絶縁物層３２」は多結晶シリコン層３（の全ての厚さ）のスチーム酸化により形成されているから、「SiO2からなる絶縁物層３２」の厚さは多結晶シリコン層３の厚さより厚いことは明らかであり、一方、「耐酸化性マスク４を除去した後、ゲート電極予定部表面をドライ酸素雰囲気中で酸化して膜厚約７００ÅのSiO2膜からなるゲート酸化膜５を形成する」（第４頁左下欄第６〜９行）との工程により、「ゲート電極３１」上にゲート絶縁膜５が形成された際の、「ゲート電極３１」と「膜厚約７００ÅのSiO2膜からなるゲート酸化膜５」との合計の厚さは、多結晶シリコン３とほぼ同じ厚さの「ゲート電極予定部３’」の厚さよりやや厚くなっている。
　ここで、「更に、ゲート電極がチヤンネル領域下の絶縁物層に埋込形成され、表面が平坦性に優れた構造となるから、この構造による効果が得られること言うまでもない。」（第５頁右上欄第５〜８行）との刊行物２に記載された発明の効果を考慮すれば、多結晶シリコン層３（の全ての厚さ）を酸化した二酸化シリコン層である「SiO2からなる絶縁物層３２」は、「ゲート電極３１」と「膜厚約７００ÅのSiO2膜からなるゲート酸化膜５」との合計の厚さより、多少厚く形成されるようではあるが、絶縁基板上の「SiO2からなる絶縁物層３２」と「膜厚約７００ÅのSiO2膜からなるゲート酸化膜５」を形成した後においても、絶縁基板上の「SiO2からなる絶縁物層３２」と「ゲート電極３１」上の「膜厚約７００ÅのSiO2膜からなるゲート酸化膜５」とが「表面が平坦性に優れた」ものとなるように配慮することは、当業者が適宜なし得る程度の設計的事項にすぎない。
(1d)刊行物３には、第２図及び第３Ａ図ないし第３Ｃ図とともにSiO2基板１１上のゲート電極とほぼ同じ厚さの層間SiO2膜の中にゲート電極を形成することが記載されている。
(1e)また、刊行物３には、「この第２従来例では、SiO2基板１１上にゲート電極１４が形成されており、このゲート電極１４がゲート酸化膜１３に覆われている。　多結晶Si薄膜１２はゲート電極１４を跨ぐ様に形成されており、この多結晶Si薄膜１２のうちでゲート電極１４上の部分がチャネル領域１５、その両側がソース・ドレイン領域１６、１７となっている。
　・・・第５図に示した第２従来例では、ゲート電極１４と多結晶Si薄膜１２との間のゲート酸化膜１３に段差部が存在しているので、この段差部にソース・ドレイン領域１６、１７とゲート電極１４との間の電界が集中し・・・ゲート耐圧が低い。」（第１頁右下欄第１８行〜第２頁右上欄第２行）と記載される従来例においては、ゲート電極上にソース・ドレイン領域１６、１７及びチャネル領域１５となる多結晶Si薄膜１２が形成されると、ゲート電極のソース・ドレイン領域側の両端において段差が生ずるという課題を解決するために、「本発明による薄膜トランジスタは、基板１１上に形成されているゲート電極１４と、このゲート電極１４の上層に略平坦に形成されている半導体薄膜１２とを夫々具備している。」（第２頁右上欄第４〜７行）としたものである。
(1f)したがって、刊行物発明において、刊行物２及び３に記載されるように、「ゲート電極」を絶縁膜上に形成されたＳｉＯ２からなる絶縁物層に埋め込まれた形とすること、言い換えると、絶縁物質層内に、本願発明の「下部ゲート」に相当する、刊行物発明の「ゲート電極」を形成することは、当業者が何ら困難性なくなし得たものである。
　その際、「ゲート電極」上に形成される「ゲート絶縁膜」の表面と、ゲート電極周囲に形成される「絶縁膜」の表面とをほぼ同等の高さとして、表面全体に平坦性を持たせることは、当業者が、刊行物２及び３に記載された技術的事項を参照すれば、必要に応じて適宜なし得るものである。　
　　
（相違点２について）
(2a)本願発明の、「ソース／ドレインブロックは実質的にプレーナーな最上の表面及び側面の表面を有し、側面の表面は上部コーナーで実質的にプレーナーな最上の表面と接触する」構成において、「ソース／ドレインブロックは実質的にプレーナーな最上の表面及び側面の表面を有」することが、「ソース／ドレインブロック」の上「表面」及び側面の表面が平坦であることを意味することは、明らかである。
(2b)一方、刊行物２には、ゲート電極上にゲート絶縁膜を形成した状態で、ゲート電極上のゲート絶縁膜とゲート電極に接する絶縁物層３２との表面が平坦となることが記載されており（第４頁左下欄第１４〜１６行参照）、また、刊行物３には、「ゲート電極１４と略同じ厚さの層間SiO2膜２８がSiO2基板１１上に形成されており、ゲート電極１４上のゲート絶縁膜１３上と層間SiO2膜２８上とに多結晶Ｓｉ薄膜１２が略平坦に形成されている」と記載されている（第２頁右下欄第１６〜２０行）から、刊行物発明において、刊行物２及び刊行物３に記載されるように、ゲート絶縁膜の表面を平坦又は略平坦に形成することにより、前記ゲート絶縁膜上に形成される「多結晶シリコン」の表面を平坦又は略平坦とすること、言い換えると、前記ゲート絶縁膜上に多結晶シリコンを形成し、ソース・ドレイン不純物を拡散後、チャンネル部となるべき部分をエッチングする工程の後に形成される、チャンネル部となるべき部分を除去した残りの「多結晶シリコン」、即ち、「ソース部」及び「ドレイン部」の一部となる部分の表面を平坦とすることは、当業者が容易になし得たものである。
(2c)さらに、チャンネル部となるべき部分を除去した残りの「多結晶シリコン」の表面が平坦となり、チャンネル部となるべき部分を従来周知のドライエッチングにより除去した残りの「多結晶シリコン」がチャンネル部となるべき部分に向かう側面が平坦であることは明らかであるから、結果として、本願発明の如く、「ソース／ドレインブロックは実質的にプレーナーな最上の表面及び側面の表面を有し、側面の表面は上部コーナーで実質的にプレーナーな最上の表面と接触する」構成を備えたものとなる。
　
（相違点３について）　
(3a)刊行物１の図１及び「【実施例】以下図面に示す実施例に基づき、本発明をより詳細に説明する。図１は、本発明薄膜トランジスタの１例を示す断面図である。基板１上にゲート２を構成し、その上に絶縁膜３が位置している。更に、その上方に多結晶シリコンのソース部４、ドレイン部５及びチャンネル部６があり、絶縁膜７、電極用金属８が設けられている。チャンネル部６が、ソース部４等と比較して非常に薄いことがわかる。」（００１３段落）の記載、図２（ニ）、図２（ホ）及び「次に、チャンネル用の多結晶シリコン１１を、厚み１５０Åでウェハー全面に成長させる（図２）。その後イオン注入によりチャネル部に必要な不純物をドーピングする。フォトエッチングにより薄膜トランジスタのソース部、ドレイン部、チャンネル部を形成する。」（００１５段落）の記載から、図１の「ソース部４」、「ドレイン部５」は、図２（ホ）の多結晶シリコン１０とチャンネル用多結晶シリコン１１の積層により構成され、「チャンネル部６」は、チャンネル用多結晶シリコン１１から構成されることは明らかであるから、刊行物発明の「前記エッチング工程の後、前記ゲート絶縁膜及び前記ソース・ドレイン不純物を拡散した前記多結晶シリコンの上にチャンネル用多結晶シリコンを形成する工程と、　前記チャンネル用多結晶シリコンの前記チャンネル部にイオン注入により不純物をドーピングして、ソース部、ドレイン部及び前記チャンネル部を形成する工程」は、本願発明の「第１及び第２ソース／ドレインブロックとゲート絶縁層との上に、薄フィルムトランジスター層を設ける工程と、薄フィルムトランジスター層をドーピングして、薄フィルムトランジスター層内に第１及び第２ソース／ドレイン領域と介在薄フィルムトランジスターチャンネル領域とを形成する工程」に相当する。
(3b)また、刊行物発明においては、ソース部及びドレイン部は、いずれも、ソース・ドレイン不純物を拡散した「多結晶シリコン」と、「ソース・ドレイン不純物を拡散した多結晶シリコン」上に形成された「チャンネル用多結晶シリコン」の２層から構成されており、また、前記「多結晶シリコン」と前記「チャンネル用多結晶シリコン」を積層形成すると、いずれの「シリコン」層も、「薄膜トランジスタとなる多結晶シリコン１０を成長させる。・・・（図２（ロ））。そしてソース・ドレイン不純物を拡散後、チャンネル部となるべき部分を・・・エッチングする。」（００１４段落）及び「チャンネル用の多結晶シリコン１１を・・・ウェハー全面に成長させる（図２）。その後イオン注入によりチャネル部に必要な不純物をドーピングする。」（００１５段落）に記載されるように、不純物が注入されているので、前記「多結晶シリコン」と前記「チャンネル用多結晶シリコン」が「電気的に相互に連絡」することは当業者にとって明らかであるから、刊行物発明の「前記チャンネル用多結晶シリコンの前記チャンネル部にイオン注入により不純物をドーピングして、ソース部、ドレイン部及び前記チャンネル部を形成する工程」は、本願発明の「第１及び第２ソース／ドレイン領域を有する薄フィルムトランジスター層を第１及び第２導電性ソース／ドレインブロックと電気的に相互連絡して、介在薄フィルムトランジスターチャンネル領域よりも大きい厚さを有する対立ソ−ス／ドレイン領域を有する薄フィルム電界効果型トランジスターを画定する工程」にも相当する。
(3c)ところで、本願発明の「第１及び第２ソース／ドレイン領域を有する薄フィルムトランジスター層を第１及び第２導電性ソース／ドレインブロックと電気的に相互連絡して、介在薄フィルムトランジスターチャンネル領域よりも大きい厚さを有する対立ソ−ス／ドレイン領域を有する薄フィルム電界効果型トランジスターを画定する工程」において、
「第１及び第２ソース／ドレイン領域」と「介在薄フィルムトランジスターチャンネル領域よりも大きい厚さを有する対立ソ−ス／ドレイン領域」は技術用語が「ソ−ス／ドレイン領域」の点において似ており、発明の構成が明りょうではないものの、「対立ソ−ス／ドレイン領域」は、「第１及び第２ソース／ドレイン領域」と同等の厚さである「介在薄フィルムトランジスターチャンネル領域」「よりも大きい厚さを有する」と記載されているから、「対立ソ−ス／ドレイン領域」は「第１及び第２ソース／ドレイン領域」を意味しないことは明らかであり、また、「対立ソース／ドレイン領域」が、本願発明の「下部ゲート化薄フィルム電界効果型トランジスター」の「ソース／ドレイン領域」以外の「ソース／ドレイン領域」を意味すると解釈することは困難であるから、前記「対立ソース／ドレイン領域」は、「第１及び第２ソース／ドレイン領域」と「第１及び第２導電性ソース／ドレインブロック」とを併せたものである（本願図１１の「第１及び第２のソース／ドレイン部分９２、９４」に相当する）と解する。
　このように認定しても、前記(3b)での判断は妥当である。
(3d)さらに、刊行物発明においても、「前記ゲート絶縁膜及びソース・ドレイン不純物を拡散した前記多結晶シリコンの上にチャンネル用多結晶シリコンを形成する」のであって、前記（相違点２について）において検討したとおり、刊行物発明において、刊行物２及び３に記載されるように、「ゲート電極」を絶縁膜上に形成されたＳｉＯ２からなる絶縁物層に埋め込まれるようにすると、チャンネル部となるべき部分を除去した残りの「多結晶シリコン」の表面が平坦となり、また、チャンネル部となるべき部分を除去した残りの「多結晶シリコン」がチャンネル部に向かう側面が平坦となることは明らかであるから、結果として、刊行物発明も、本願発明の如く、「ソース／ドレインブロックの実質的にプレーナーな最上の表面及び側面の表面を有し、側面の表面は上部コーナーで実質的にプレーナーな最上の表面と接触する」構成を備えたものとなるので、刊行物発明の「前記ゲート絶縁膜及びソース・ドレイン不純物を拡散した前記多結晶シリコンの上にチャンネル用多結晶シリコンを形成する工程」により形成された「チャンネル用多結晶シリコン」は、実質的に、本願発明の如く、「薄フィルムトランジスター層は、ソース／ドレインブロックの実質的にプレーナーな最上の表面に沿って、ソース／ドレインブロックの上部コーナーを周って、ソース／ドレインブロックの側面の表面に沿って、延びる」ものとなる。
　したがって、この点は、刊行物２及び３に記載された発明に基づいて、当業者が何ら困難性なくなし得たものである。
　
　よって、本願発明は、刊行物１ないし３に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
５．むすび
　以上のとおりであるから、本願は、請求項２ないし１３については検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。