【手続補正書】
【提出日】平成22年3月19日(2010.3.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ダイナミックランダムアクセスメモリ(DRAM)デバイスであって、
行×列の形で配列されたDRAMセルのアレイであって、前記アレイの各DRAMセルが、対応する行のワード線および対応する列のビット線に結合されたアレイと、
セルフリフレッシュモードにおいて、基本時間周期に対応する前記DRAMセルのデータリフレッシュレートを制御するリフレッシュ回路であって、
前記セルフリフレッシュモードへのエントリ、およびそこからのイグジットを検出して、セルフリフレッシュモード信号をもたらすモード検出回路と、
前記セルフリフレッシュモード信号に応答して発振信号を生成して、基本時間周期をもたらす発振回路と、
前記基本時間周期を、前記DRAMデバイスに関係するプロセス変動因子および前記DRAMデバイスに関係する温度変化因子を含む、2つのリフレッシュ時間変更因子の一方に応答して変更して、変更された時間周期をもたらし、前記変更された時間周期を、他方のリフレッシュ時間変更因子に応答してさらに変更して、セルフリフレッシュ用のさらに変更された時間周期をもたらすリフレッシュ時間変更回路と
を備えるリフレッシュ回路と
を備えるDRAMデバイス。
【請求項２】
前記リフレッシュ時間変更回路が、
前記発振信号の前記反復周期を、前記一方のリフレッシュ時間変更因子に応答して変更して、前記変更された時間周期を有する第1の周期変更後信号をもたらす第1の変更回路と、
前記第1の周期変更後信号の前記反復周期を、前記他方のリフレッシュ時間変更因子に応答して変更して、前記さらに変更された時間周期を有する第2の周期変更後信号をもたらす第2の変更回路と
を備える、請求項1に記載のDRAMデバイス。
【請求項３】
前記第1の変更回路が、
発振周波数を有する前記発振信号に応答して、第1組のm個の周波数信号を生成する第1の周波数生成回路であって、前記m個の周波数信号がそれぞれ、前記発振周波数に関係する異なる周波数を有し、mが2以上の整数である第1の周波数生成回路と、
前記第1組のm個の周波数信号から1つの信号を選択し、それにより、前記選択された信号が前記第1の周期変更後信号としてもたらされる、第1の選択回路と
を備え、
前記第2の変更回路が、
前記第1の周期変更後信号に応答して、第2組のn個の周波数信号を生成する第2の周波数生成回路であって、前記n個の周波数信号がそれぞれ、前記発振信号に関係する異なる周波数を有し、nが2以上の整数である第2の周波数生成回路と、
前記第2組のn個の周波数信号から1つの信号を選択し、それにより、前記選択された信号が前記第2の周期変更後信号としてもたらされる、第2の選択回路と
を備える、請求項2に記載のDRAMデバイス。
【請求項４】
前記第1の周波数生成回路が、
前記発振周波数を第1のパラメータに従って分割して、前記第1組のm個の周波数信号を生成し、それにより前記第1の選択回路が、前記m個の分割された異なる周波数信号のうち1つの信号を選択する、第1の周波数分割回路
を備え、
前記第2の周波数生成回路が、
前記第1の周期変更後信号の前記周波数を第2のパラメータに従って分割して、前記第2組のn個の周波数信号を生成し、それにより前記第2の選択回路が、前記n個の分割された異なる周波数信号のうち1つの信号を選択する、第2の周波数分割回路
を備える、請求項3に記載のDRAMデバイス。
【請求項５】
前記DRAMデバイスに関係するプロセス変動および前記DRAMデバイスに関係する温度変化という前記因子を提供する、因子提供回路
をさらに備える、請求項4に記載のDRAMデバイス。
【請求項６】
前記因子提供回路が、
前記第1のパラメータを指定し、それにより前記第1の周波数生成回路が、前記発振信号の前記周波数を、前記指定された第1のパラメータに従って分割する、第1の因子提供器と、
前記第2のパラメータを指定し、それにより前記第2の周波数生成回路が、前記第1の周期変更後信号の前記周波数を、前記指定された第2のパラメータに従って分割する、第2の因子提供器と
を備える、請求項5に記載のDRAMデバイス。
【請求項７】
前記第1の因子提供器が、
前記第1のパラメータを指定するためのプロセス変動符号を提供するプロセス変動提供器であって、前記プロセス変動符号が、DRAM特性を含む前記プロセス変動から得られるプロセス変動提供器
を備え、
前記第2の因子提供器が、
前記第2のパラメータを指定するための温度変化符号を提供する温度変化提供器であって、前記温度変化符号が、前記DRAMデバイスから感知された温度を含む温度変化から得られる温度変化提供器
を備える、請求項6に記載のDRAMデバイス。
【請求項８】
前記プロセス変動提供器が、
前記DRAM特性の複数の変動を表す前記プロセス変動符号を生成する、第1の生成器
を備え、
前記温度変化提供器が、
感知された温度変動の複数の温度変化を表す前記温度変化符号を生成する、第2の生成器
を備える、請求項7に記載のDRAMデバイス。
【請求項９】
前記第1の生成器が、
前記複数の変動をデコードし、前記プロセス変動符号をもたらす、第1のデコーダ
を備え、
前記第2の生成器が、
前記複数の温度変化をデコードし、前記温度変化符号をもたらす、第2のデコーダ
を備える、請求項8に記載のDRAMデバイス。
【請求項１０】
前記第1の選択回路が、
前記第1組の周波数信号の前記m通りの分割後周波数のうち1つを選択して、前記選択された信号を前記第1の周期変更後信号としてもたらす、第1の信号選択回路
を備え、
前記第2の選択回路が、
前記第2組のn個の分割された周波数信号を多重化し、前記第2組の周波数信号の前記n通りの分割後周波数のうち1つを選択して、前記選択された信号を前記第2の周期変更後信号としてもたらす、第2の信号選択回路
を備える、請求項9に記載のDRAMデバイス。
【請求項１１】
前記発振回路が作動される電圧を検出し、前記検出された電圧に応答して、前記発振回路に対するバイアス電圧を生成する電圧生成回路であって、安定した発振動作を実施するために、前記発振回路が前記バイアス電圧でバイアスされる電圧生成回路
をさらに備える、請求項9に記載のDRAMデバイス。
【請求項１２】
前記プロセス変動に応答して、前記電圧生成回路に応答信号を供給し、したがって前記発振回路に応答電圧がもたらされ、それにより前記発振回路が、前記応答電圧に従ってその発振周波数を変更する、プロセス変動応答回路
をさらに備える、請求項11に記載のDRAMデバイス。
【請求項１３】
前記プロセス変動提供器が、
2iを表し、iが正または負の整数の前記指定された第1のパラメータである変動符号を提供する符号提供器であって、前記第1の周波数分割回路が前記発振周波数を2iで割る、符号提供器
を備え、
前記温度変化提供器が、
2jを表し、jが前記指定された第2のパラメータであり、jが正または負の整数である温度変化符号を提供する別の符号提供器であって、前記第2の周波数分割回路が前記第1の周期変更後信号の前記周波数を2jで割る、別の符号提供器
を備える、請求項7に記載のDRAMデバイス。
【請求項１４】
前記プロセス変動符号および前記温度変化符号に応答し、前記プロセス変動符号および前記温度変化符号が所定の特定の符号である場合に設定信号をもたらす、所定時間設定回路であって、前記設定信号が所定のリフレッシュ時間を設定する所定時間設定回路
をさらに備える、請求項9に記載のDRAMデバイス。
【請求項１５】
前記第1のデコーダが、
前記複数の変動をデコードして、3ビットのプロセス変動符号をもたらすデコード回路
を備え、
前記第2のデコーダが、
前記複数の温度変化をデコードして、2ビットの温度変化符号をもたらす別のデコード回路
を備える、請求項9に記載のDRAMデバイス。
【請求項１６】
前記第1のリフレッシュ時間変更因子提供器が、
前記第1のパラメータを指定するための温度変化符号を提供する温度変化提供器であって、前記温度変化符号が、前記DRAMデバイスから感知された温度を含む温度変化から得られる温度変化提供器
を備え、
前記第2のリフレッシュ時間変更因子提供器が、
前記第2のパラメータを指定するためのプロセス変動符号を提供するプロセス変動提供器であって、前記プロセス変動符号が、DRAM特性を含む前記プロセス変動から得られるプロセス変動提供器
を備える、請求項6に記載のDRAMデバイス。
【請求項１７】
前記温度変化提供器が、
感知された温度変動の複数の温度変化を表す前記温度変化符号を生成する、第1の生成器
を備え、
前記プロセス変動提供器が、
前記DRAM特性の複数の変動を表す前記プロセス変動符号を生成する、第2の生成器
を備える、請求項16に記載のDRAMデバイス。
【請求項１８】
前記第1の生成器が、
前記複数の温度変化をデコードし、前記温度変化符号をもたらす、第1のデコード回路
を備え、
前記第2の生成器が、
前記複数の変動をデコードし、前記プロセス変動符号をもたらす、第2のデコード回路
を備える、請求項17に記載のDRAMデバイス。
【請求項１９】
前記第1の周波数生成回路が、
前記発振周波数を第1のパラメータに従って逓倍して、前記第1組のm個の周波数信号を生成し、それにより前記第1の選択回路が、前記m個の逓倍された異なる周波数信号のうち1つの信号を選択する、第1の周波数逓倍回路
を備え、
前記第2の周波数生成回路が、
前記第1の周期変更後信号の前記周波数を第2のパラメータに従って逓倍して、前記第2組のn個の周波数信号を生成し、それにより前記第2の選択回路が、前記n個の逓倍された異なる周波数信号のうち1つの信号を選択する、第2の周波数逓倍回路
を備える、請求項3に記載のDRAMデバイス。
【請求項２０】
行×列の形で配列されたDRAMセルのアレイであって、前記アレイの各DRAMセルが、対応する行のワード線および対応する列のビット線に結合されたアレイを有する、セルフリフレッシュモードで動作可能なダイナミックランダムアクセスメモリ(DRAM)デバイスをセルフリフレッシュする方法であって、
前記セルフリフレッシュモードでイネーブルにされる、セルフリフレッシュモード信号をもたらすステップと、
前記セルフリフレッシュモード信号に応答して発振信号を生成して、基本時間周期をもたらすステップと、
前記基本時間周期を、前記DRAMデバイスに関係するプロセス変動因子および前記DRAMデバイスに関係する温度変化因子を含む、2つのリフレッシュ時間変更因子の一方に応答して変更して、変更された時間周期をもたらすステップと、
前記変更された時間周期を、他方のリフレッシュ時間変更因子に応答してさらに変更して、セルフリフレッシュ用のさらに変更された時間周期をもたらすステップと
を含む方法。
【請求項２１】
行×列の形で配列されたDRAMセルのアレイであって、前記アレイの各DRAMセルが、対応する行のワード線および対応する列のビット線に結合されたアレイを有する、セルフリフレッシュモードおよび非セルフリフレッシュモードで選択的に動作可能なダイナミックランダムアクセスメモリ(DRAM)デバイスで使用する、セルフリフレッシュコントローラであって、
前記セルフリフレッシュモードへのエントリ、およびそこからのイグジットを検出して、セルフリフレッシュモード信号をもたらすモード検出回路と、
前記セルフリフレッシュモード信号に応答して発振信号を生成して、基本時間周期をもたらす発振回路と、
前記基本時間周期を、前記DRAMデバイスに関係するプロセス変動、および前記DRAMデバイスに関係する温度変化という2つのリフレッシュ時間変更因子の一方に応答して変更して、変更された時間周期をもたらし、前記変更された時間周期を、他方のリフレッシュ時間変更因子に応答してさらに変更して、セルフリフレッシュ用のさらに変更された時間周期をもたらすリフレッシュ時間変更回路と
を備える、セルフリフレッシュコントローラ。