【事件の表示】
　平成　５年特許願第２２８２８５号「データの増幅および保持用回路装置」拒絶査定不服審判事件〔平成　７年１１月２８日出願公開、特開平　７−３１２５４８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯、本願発明
　本願は、平成５年８月２０日（パリ条約による優先権主張１９９２年８月２７日）の出願であって、その請求項１に係る発明（以下、「本願発明」という。）は、平成１５年２月３日付け、及び平成１６年４月１５日付けの手続補正によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次の事項により特定されるものである。
「データの増幅及び保持のための回路装置であって、ＭＯＳ技術で構成された第１のフリップフロップ（７、８、１７、１８）と、ＭＯＳ技術で構成された第２のフリップフロップ（９、１０、１５、１６）と、第１及び第２のフリップフロップを能動化するための手段とを備え、第２のフリップフロップ（９、１０、１５、１６）は少なくとも一対のＭＯＳトランジスタ（１５、１６）を有し、この一対のＭＯＳトランジスタ（１５、１６）の負荷パスは第２のフリップフロップ（９、１０、１５、１６）の出力回路の接地側に接続され、第１及び第２のフリップフロップを能動化するための手段はデータの増幅及び保持のために、第１のフリップフロップ（７、８、１７、１８）が能動化され続いて時間的に遅延して第２のフリップフロップ（９、１０、１５、１６）が能動化されるように駆動可能であり、回路装置は異なる供給電圧を有するデータを増幅しかつ保持し、第１のフリップフロップに低い供給電圧を有するデータを導くための手段が設けられ、第１のフリップフロップは低い供給電圧を供給され、第２のフリップフロップは高い供給電圧を供給され、第１のフリップフロップ（７、８、１７、１８）の出力回路端子は第２のフリップフロップ（９、１０、１５、１６）の対をなすＭＯＳトランジスタ（１５、１６）のゲート端子でのみ第２のフリップフロップ（９、１０、１５、１６）と接続されていることを特徴とするデータの増幅および保持用回路装置。」
　
第２．引用刊行物
１．これに対して、原審の拒絶理由に引用され、本願の出願の日前である平成２年５月１０日に頒布された特開平２−１２２７１９号公報（以下、「引用刊行物１」という。）には、第２図ないし第５図とともに、
「本発明は、異なる種類の電源電圧で付勢される半導体集積回路に関し、特に電圧レベル変換回路を含む液晶ドライバＩＣ等の半導体集積回路に関する。」（１頁右下欄１２行ないし１５行）、
「従来、例えば液晶ドライバ半導体集積回路は、第３図に示すように、シリアル入力信号Ｉとして入力される表示データ信号をクロックＣに同期して順次転送し、パラレルの表示データ信号Ｄ（後述）として出力するシフトレジスタ４と、ラッチ信号Ｌに同期して表示データ信号を一時記憶しておくラッチ回路５と、論理回路駆動用電源電圧レベル間で高低推移する表示データ信号を液晶駆動用電源電圧レベル間で高低推移する信号へ変換する電圧レベル変換回路６と、出力制御回路７と、出力バッファ回路８とから構成されている。なお、ＧＮＤは基準接地電位、ＶＤＤは論理回路駆動用電源電圧、ＶＥＥは液晶駆動用電源電圧、Ｏ１〜Ｏｎは液晶駆動出力、Ｏはシフトレジスタ４を複数縦列接続する場合に使用するシリアル出力信号を示す。
　この構成におけるラッチ回路５は、第４図に示すように、１ビットにつき２つのアナログスイッチ回路９１，９２と４つのインバータ回路３３〜３６とよりなるＤ型ラッチ回路で、シフトレジスタ４からの表示データ信号はＤとして入力され、Ｑとして出力される。また電圧レベル変換回路６は、第５図に示すように、１ビットにつき一対のＰチャネルＦＥＴ２３，２４と一対のＮチャネルＦＥＴ２５，２６とインバータ回路３７とから構成され、信号はＩとして入力され、Ｑとして出力される。」（１頁右下欄１７行ないし２頁右上欄１行）の記載がある。これらの記載によれば、引用刊行物１には、
「表示データ信号をラッチ、電圧レベル変換する半導体集積回路であって、２つのアナログスイッチ回路９１，９２と４つのインバータ回路３３から３６とからなるラッチ回路５と、電圧レベル変換回路６とを備え、上記電圧レベル変換回路６は一対のＰチャネルＦＥＴ２３，２４を有し、この一対のＰチャネルＦＥＴ２３，２４はＮチャネルＦＥＴ２５，２６からなるフリップフロップの接地側に接続され、上記半導体集積回路は表示データ信号をラッチ、電圧レベル変換し、上記ラッチ回路５には表示データ信号を導くためのアナログスイッチ回路９１，９２，インバータ３３が設けられ、上記ラッチ回路５は論理回路駆動用電源電圧ＶＤＤを供給され、上記電圧レベル変換回路６は液晶駆動用電源電圧ＶＥＥを供給され、上記ラッチ回路５の出力回路端子は上記電圧レベル変換回路６の対をなす上記ＰチャネルＦＥＴ２３，２４のゲート端子と直接、若しくはインバータ回路３７を介して上記電圧レベル変換回路６と接続されている半導体集積回路。」の発明（以下、「引用発明」という。）が開示されているものと認められる。
　
２．同じく原審の拒絶理由に引用され、本願の出願の日前である昭和５６年９月１４日に頒布された特開昭５６−１１７３９１号公報（以下、「引用刊行物２」という。）には、図面とともに
「さて、この第１図（ａ）に示すようなアドレスバツフア回路を動作させるには、第１図（ｂ）に示すような波形の信号により行う。」（２頁右下欄１８行ないし２０行）、
「まず、第１図（ｂ）の信号Ｒ１によって、トランジスタ１，２が導通し、接続点３，４および容量５，６はアドレス入力信号が加えられ、・・・接続点８は基準電位ＶＲが印加される。」（３頁左上欄２行ないし７行）、
「一方、第１図（ｂ）の信号Ｒ２によって、トランジスタ９，１１，１２，１３が導通し、接続点９，１０には固定電源電圧ＶＤＤが印加され、・・・放電される。」（３頁左上欄８行ないし１３行）、
「次に、信号Ｒ１，Ｒ２が立ち下がり、第１図（ｂ）に示すように、信号Ｐ１が立ち上がる。・・・信号Ｐ１の立上りと同時に、トランジスタ２２と２３から構成されるフリツプ・フロツプ回路のラッチが始まる。」（３頁左上欄１４行ないし右上欄４行）、
「トランジスタ２２，２３とによるフリツプ・フロツプ回路のラッチが始まると、その結果、接続点１５は信号Ｒ１による放電時のレベル０Ｖのままで、接続点１４の電位は信号Ｐ１の「１」レベルを固定電源電位ＶＤＤ、トランジスタ１のしきい値をＶＴとすれば、０Ｖから（ＶＤＤ−ＶＴ）まで上昇する。」（３頁右上欄９行ないし１４行）、
「最後に第１図（ｂ）の信号Ｐ２が立ち上がる。信号Ｐ２が立ち上がることにより、トランジスタ２６の導通およびトランジスタ２６のゲートキヤパシタンスのブートストラツプ効果により信号Ｐ２の「１」の固定電源電位ＶＤＤレベルまで充電される。」（３頁右上欄１９行ないし左下欄４行）の記載があり、そして、第１図（ｂ）の波形図によれば、信号Ｐ１、Ｐ２は信号Ｐ１の印加に続いて時間的に遅延して信号Ｐ２が印加されると認められること、また、第１図（ａ）のアドレスバツフア回路の回路図によれば、信号Ｐ１、Ｐ２は第１、第２のフリップ・フロップ回路の供給電源の役割をはたし、信号Ｐ１、Ｐ２の印加によって第１、第２のフリップ・フロップ回路が能動化されると認められること、加えて第１、第２のフリップ・フロップ回路はデータの増幅及び保持のためと考えられることから、引用刊行物２には、第１及び第２のフリップフロップを能動化するための手段を備え、第１及び第２のフリップフロップを能動化するための手段はデータの増幅及び保持のために、第１のフリップフロップが能動化され続いて時間的に遅延して第２のフリップフロップが能動化されるように駆動する技術が開示されているものと認められる。
　
 第３．対比・検討
　そこで、本願発明と引用発明とを対比する。
１．対比
（１）供給電圧に関して、
　引用刊行物１には「本発明は、異なる種類の電源電圧で付勢される半導体集積回路に関し、特に電圧レベル変換回路を含む液晶ドライバＩＣ等の半導体集積回路に関する。」（１頁右下欄１２行ないし１５行）の記載があること、また、引用刊行物１の第２図に示された電圧レベル変換回路のタイミングチャート図を参酌すれば、液晶駆動用電源電圧ＶＥＥが論理回路駆動用電源電圧ＶＤＤよりも大きいことが認められるから、引用発明における液晶駆動用電源電圧ＶＥＥが本願発明でいうところの「高い供給電圧」に相当し、論理回路駆動用電源電圧ＶＤＤが本願発明でいうところの「低い供給電圧」に相当することは明らかである。
（２）増幅、保持に関して
　本願発明の「増幅」と引用発明の「電圧レベル変換」とは、その機能からみて表現上の差異にすぎないこと、同様に、本願発明の「保持」と引用発明の「ラッチ」も表現上の差異にすぎないから、引用発明の「電圧レベル変換」、「ラッチ」は、それぞれ本願発明の「増幅」、「保持」に相当する。
（３）データに関して
　「表示データ」はデータの一形態であるから、引用発明の「表示データ信号」は本願発明でいうところの「データ」に相当する。
（４）データの増幅および保持用回路装置に関して
　引用刊行物１の記載によれば、引用発明の「半導体集積回路」は、実質的にデータの増幅および保持しているから、本願発明の「データの増幅および保持用回路装置」に相当する。
（５）第１のフリップフロップに関して
　ラッチ回路５のインバータ３４と３５を含む回路はフリップフロップを構成しているから、引用発明の「ラッチ回路５」は、本願発明の「第１のフリップフロップ」に相当する。
（６）第２のフリップフロップに関して
　電圧レベル変換回路６のＮチャネルＦＥＴ２５、２６はフリップフロップを構成しているから、引用発明の「電圧レベル変換回路６」は、本願発明の「第２のフリップフロップ」に相当する。
（７）負荷パス、出力回路に関して
　ＮチャネルＦＥＴ２５、２６からなるフリップフロップは、電圧レベル変換回路６の出力回路といえるから、引用発明の「この一対のＰチャネルＦＥＴ２３、２４はＮチャネルＦＥＴ２５、２６からなるフリップフロップの接地側に接続され」は、本願発明でいうところの「この一対のＭＯＳトランジスタ（１５、１６）の負荷パスは第２のフリップフロップ（９、１０、１５、１６）の出力回路の接地側に接続され」に相当する。
（８）低い供給電圧を有するデータを導くための手段に関して
　ラッチ回路５に入力される表示データ信号は、論理回路駆動用電源電圧ＶＤＤ（低い供給電圧）で駆動されるシフトレジスタ４の出力であることから、引用発明の「ラッチ回路５は表示データ信号を導くためのアナログスイッチ回路９１、９２、インバータ回路３３」は、本願発明でいうところの「低い供給電圧を有するデータを導くための手段」に相当する。
（９）ＭＯＳトランジスタに関して
　引用発明の「ＮチャネルＦＥＴ」及び「ＰチャネルＦＥＴ」は電界効果トランジスタであり、本願発明の「ＭＯＳトランジスタ」も電界効果トランジスタであるから、両者は、電界効果トランジスタである点で一致する。
　したがって、本願発明と引用発明とは、以下の点で一致ないし相違する。
　
２．一致点
　データの増幅及び保持のための回路装置であって、第１のフリップフロップと、第２のフリップフロップとを備え、第２のフリップフロップは少なくとも一対の電界効果トランジスタを有し、この一対の電界効果トランジスタの負荷パスは第２のフリップフロップの出力回路の接地側に接続され、回路装置は異なる供給電圧を有するデータを増幅しかつ保持し、第１のフリップフロップに低い供給電圧を有するデータを導くための手段が設けられ、第１のフリップフロップは低い供給電圧を供給され、第２のフリップフロップは高い供給電圧を供給され、第１のフリップフロップの出力回路端子は第２のフリップフロップの対をなす電界効果トランジスタのゲート端子で接続されているデータの増幅および保持用回路装置。
　
３．相違点
（１）本願発明は、第１フリップフロップ、及び第２のフリップフロップがＭＯＳ技術で構成され、一対の電界効果トランジスタがＭＯＳトランジスタで構成されているのに対して、引用発明は、第１フリップフロップ、及び第２のフリップフロップがＭＯＳ技術で構成されているか、また、一対の電界効果トランジスタがＭＯＳトランジスタであるか否か明確でない点。
（２）本願発明は、第１及び第２のフリップフロップを能動化するための手段とを備え、第１及び第２のフリップフロップを能動化するための手段はデータの増幅及び保持のために、第１のフリップフロップが能動化され続いて時間的に遅延して第２のフリップフロップが能動化されるように駆動可能であるのに対して、引用発明はそのような手段を備えていない点。
（３）本願発明は、第１のフリップフロップの出力回路端子は第２のフリップフロップの対をなすＭＯＳトランジスタのゲート端子でのみ第２のフリップフロップと接続されているの対して、引用発明は、第１のフリップフロップの出力回路端子は、第２のフリップフロップの対をなすＦＥＴのゲート端子と直接、若しくはインバータ回路３７を介して第２のフリップフロップと接続されている点。
　
４．相違点についての検討
（１）相違点１について
　電界効果トランジスタを構成要素とする半導体集積回路において、ＭＯＳ技術によって回路を構成すること、及び電界効果トランジスタをＭＯＳトランジスタで構成することは常とう手段であるから、引用発明において、ラッチ回路（第１フリップフロップ）、及び電圧レベル変換回路（第２のフリップフロップ）をＭＯＳ技術で構成すること、及び一対の電界効果トランジスタをＭＯＳトランジスタで構成することは当業者であれば適宜実施し得ることである。
（２）相違点２について
　引用刊行物２には、第１及び第２のフリップフロップを能動化するための手段を備え、第１及び第２のフリップフロップを能動化するための手段はデータの増幅及び保持のために、第１のフリップフロップが能動化され続いて時間的に遅延して第２のフリップフロップが能動化されるように駆動する技術が開示されているものと認められ、そして、この技術を引用発明に適用することに格別の創意工夫を要しないと考えられることから、引用発明において上記の技術を適用し、第１及び第２のフリップフロップを能動化するための手段とを備え、第１及び第２のフリップフロップを能動化するための手段はデータの増幅及び保持のために、第１のフリップフロップが能動化され続いて時間的に遅延して第２のフリップフロップが能動化されるように駆動可能とすることは、当業者であれば容易に想到し得ることである。
（３）相違点３について
　引用発明において、インバータ回路３７は第２のフリップフロップ（電圧レベル変換回路６）の入力側に設けられているところ、その機能は第１のフリップフロップ（ラッチ回路５）の反転出力を得るためのものであり、第１のフリップフロップと同じ論理回路駆動用電源電圧ＶＤＤで駆動されていることから、インバータ回路３７は実質的には第１のフリップフロップの出力回路といえるから、引用発明の第１のフリップフロップの出力回路端子は第２のフリップフロップの対をなす電界効果トランジスタのゲート端子で第２のフリップフロップと接続されているといえる。
　したがって、引用発明は、本願発明でいうところの「第１のフリップフロップの出力回路端子は第２のフリップフロップの対をなすＭＯＳトランジスタのゲート端子でのみ第２のフリップフロップと接続されている」といえ実質的に相違するものではない。
　
第４．むすび
　したがって、本願発明は、引用刊行物１、２に記載された発明及び技術に基いて当業者であれば容易に発明をすることができたものと認められるから特許法第２９条第２項の規定によって特許を受けることができない。
　よって、結論のとおり審決する。