【事件の表示】
　平成　５年特許願第２０２５４５号「電流／電圧制御される高速オッシレータ回路」拒絶査定不服審判事件〔平成　６年　４月１５日出願公開、特開平　６−１０４６３８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯、本願発明の認定
　
　本願は、平成５年７月２６日の出願（パリ条約による優先権主張，米国，１９９２年７月２９日）であって、平成１４年２月２８日付拒絶理由通知に対する平成１４年９月１１日付意見書及び手続補正書が提出され、平成１４年１０月１８日付で原審において拒絶査定がなされた。
　
　その後、平成１５年１月２７日付で査定不服審判請求がなされ、平成１５年２月２４日付で手続補正書が提出され、平成１５年３月３１日付前置審査における拒絶理由通知（以下、「前置拒絶理由」という。）がされ、平成１５年７月８日付で意見書が提出されたものである。
　
　本願の各請求項１〜２２に係る発明は、上記手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の各請求項１〜２２に記載された事項により特定されるとおりのものと認められるが、このうち請求項１及び１０に記載された発明は、以下のとおりのものである。（なお、平成１５年２月２４日付で提出された手続補正書の請求項１において「前記差動インバータから放電される
の
　
「【請求項１】充電電流を供給する第一の制御された電流源（以下、「第一制御電流源」という）と放電電流を供給する第二の制御された電流源（以下、「第二制御電流源」という）の二つの制御電流源間に接続され、並列に接続された第一及び第二の単一信号インバーターを有して受信した差動入力信号に応答して反転された差動出力信号を出力する差動インバーターと、
　前記差動インバーターに供給される充電電流と前記差動インバーターから放電されるの放電電流とを増幅することによって前記差動インバーターのスイッチングスピードを速めるブースター回路と、
を含む集積回路デバイス。」
　
「【請求項１０】電流制御されるオッシレーター回路（以下、電流制御型オッシレーター回路という）であって、
　環状に相互接続された奇数複数個のオッシレーターセルの各々が、
　受信した差動入力信号に応答して反転された差動出力信号を出力する差動オッシレーターセルを含み、
　該オッシレーターを充電させるための第一電流源トランジスター及び該オッシレーターセルを放電させるための第二電流源トランジスターと、
　該第一及び第二電流源トランジスターの動作を援助するためのブースター回路手段であって、該オッシレーターセルコントローラ手段がさらに該ブースター回路手段を制御するためのブースターコントローラ手段を含むブースター回路手段と、を含み、
　該オッシレーターセルの該第一及び第二電流源トランジスターを駆動するための制御信号を発生すると共に、制御される電流源（以下、制御電流源という）内の電流に応答して該制御信号が発生されるようにされた該制御電流源を含むオッシレーターセルコントローラ手段と、
　該電流制御型オッシレーター回路のため単一端出力信号を発生すべく、該奇数複数個の差動オッシレーターセルに接続された差動-単一端信号変換器手段と、
を有することを特徴とする電流制御型オッシレーター回路」
　
　
２．前置拒絶理由の概要
　
　上記前置拒絶理由通知書において指摘した拒絶の理由の概要は、「本願の特許請求の範囲の記載において、“特許請求の範囲に記載された構成が不明瞭である、また、発明の詳細な説明に記載したものでない”点で、特許法第３６条第５項第１号、第２号に規定する要件を満たしていない。」というものである。
　（なお、前置拒絶理由通知書において、「この出願は、特許請求の範囲の記載が下記１の点で、特許法第３６条第５項第１項、第２号及び第６項に規定する要件を満たしていない。」と記載しているが、「第５項第１項」の記載は“第５項第１号”の誤記であることは明らかである。（拒絶理由通知書の「記」の中にも「１．特許請求の範囲に記載された構成が不明瞭である、また、発明の詳細な説明に記載したものでない。」と明記している。）
　
　そして、上記前置拒絶理由で、特許法第３６条第５項第１号、第２号について具体的に指摘した事項は概略下記(Ａ)〜(Ｈ)のとおりである。
(Ａ)．請求項１、９において、差動入力信号が、単一信号インバータにどのように入力されているのか、差動出力信号が、どのように出力されているのか、わからず不明瞭である。
(Ｂ)．請求項１において、ブースター回路がどのような回路で、かつ、差動インバータにどのように接続されているのかわからず不明瞭である。
(Ｃ)．請求項１０、１５において、差動インバータの内部回路が不明であり、なぜ、第一及び第二電流源トランジスタが必要であるのかがわからず不明瞭である。例えば、先の刊行物１に示されるような差動インバータの場合、電流源は１つあればよく、なぜ、２つなのかが不明瞭である。
(Ｄ)．請求項１０、１５において、ブースター回路がどのような回路で、かつ、差動インバータにどのように接続されているのかわからず不明瞭である。
(Ｅ)．請求項１０において、請求項１０第９行「該オッシレータセルコントローラ手段」と記載されているが、「該」と記載されているにも関わらず、先行する記載には、オッシレータセルコントローラ手段は、記載されていない、そして、オッシレータセルに対してどのような作用を奏させるのかわからず不明瞭である。
(Ｆ)．請求項１２、２０において、「相互接続点」と記載されているが、トランジスターの何と何が相互に接続されている点であるのかわからず不明瞭である。
(Ｇ)．請求項１３、２１において、ブースタ回路手段が「二入力」と「二出力」に接続されているが、「一入力」と「一出力」には、どのように接続されているのかわからず不明瞭である。また、「一入力」と「一出力」にブースタ回路手段を接続していないものは、本願明細書の発明の詳細な説明に記載されていない。）
(Ｈ)．請求項１５において、請求項１５第９行「該オッシレータセルコントローラ手段」と記載されているが、「該」と記載されているにも関わらず、先行する記載には、オッシレータセルコントローラ手段は、記載されていない、そして、オッシレータセルに対してどのような作用を奏させるのかわからず不明瞭である。
　
３．当審の判断
　
イ）前置拒絶理由の前記（Ｂ）について
　請求項１において、「ブースター回路」に関して「前記差動インバーターに供給される充電電流と前記差動インバーターから放電される放電電流とを増幅することによって前記差動インバーターのスイッチングスピードを速めるブースター回路」と記載されているが、当該記載では「ブースター回路」がどのような回路構成で、かつ、差動インバーターにどのように接続されているのか、不明りょうである。
　即ち、当該記載では、ブースター回路が増幅する「差動インバーターに供給される充電電流」、「差動インバーターから放電される放電電流」が何を意味しているのか不明りょうであって、ブースター回路と差動インバーターの第一の制御された電流源、第二の制御された電流源、相互の接続関係が不明りょうである。また、「差動インバーターのスイッチングスピードを速める」ことがいかなる構成により達成されているのか不明りょうであって、ブースター回路の構成が不明りょうである。
　この点、出願人は前置拒絶理由に対する意見書において、請求項１に記載されたブースター回路は、第一制御電流源から供給される充電電流と第二制御電流源から供給される放電電流を増幅する旨主張している。仮に、この主張が正しいとすれば、「差動インバーターに供給される充電電流」、「差動インバーターから放電される放電電流」はそれぞれ「第一制御電流源から供給される受電電流」、「第二制御電流源から供給される放電電流」と解されるが、発明の詳細な説明には、実施例として、充放電電流に電流を追加もしくは減ずるためのブースター回路との記載（例えば【００２８】）があるものの、ブースター回路と第一、第二制御電流源、差動インバーターの接続関係の記載及び図４から明らかなように、ブースター回路は、「第一制御電流源から供給される充電電流と第二制御電流源から供給される放電電流」（図４のＱＰ１、ＱＰ２の電流）を増幅する構成を有していないことは明らかである。
　従って、請求項１に記載された発明は、その構成が不明りょうであって、また発明の詳細な説明の記載との対応関係が不明りょうである。
　
ロ）前置拒絶理由の前記（Ｄ）について
　請求項１０において、「ブースター回路手段」に関して「該第一及び第二電流源トランジスターの動作を援助するためのブースター回路手段であって、該オッシレーターセルコントローラ手段がさらに該ブースター回路手段を制御するためのブースターコントローラ手段を含むブースター回路手段」と記載されているが、この記載では「ブースター回路手段」がどのような回路で、かつ、差動インバータにどのように接続されているのか、不明りょうである。
　即ち、請求項１０には、差動オッシレーターセル及び第一、第二電流源トランジスターと、ブースター回路手段、相互の接続関係などが記載されておらず、単にブースター回路手段が、「第一及び第二電流源トランジスターの動作を援助するための」回路であることが記載されているが、「トランジスターの動作を援助する」が具体的にどのような動作を意味するのか不明である。
　また、発明の詳細な説明にも、ブースター回路手段が、第一及び第二電流源トランジスターの動作を「援助」することが具体的にどのような動作を意味するかについて記載がない。また発明の詳細な説明に、実施例として、充放電電流に電流を追加もしくは減ずるためのブースター回路との記載（例えば【００２８】）があるが、その意味も不明である。
　従って、請求項１０に記載された発明は、その構成が不明りょうであって、また発明の詳細な説明の記載との対応関係が不明りょうである。
　
　以上のように本願は、特許請求の範囲の記載が特許法第３６条第５項第１号、第２号に規定する要件を満たすものではない。
　
４．特許法第２９条第２項について
　原査定の拒絶の理由は“本件出願の請求項１〜２５に係る発明は刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない”旨のものである。請求項１，請求項１０の記載には上記「３．当審の判断」で指摘した不備があり、その意味するところは明らかではないが、以下、可能な範囲で引用例と対比し、請求項１に記載された発明及び請求項１０に記載された発明について特許法第２９条第２項の規定に該当するか否かを検討する。
　
(4-1)引用例
　
　原審の拒絶の理由に引用された特開昭６３−２５４８１４号公報（以下、「引用例１」という。）には、次の事項(i)〜(iv)が記載されている。
(i)「本発明によれば第１および第２の電界効果トランジスタのソース同志を第３の電界効果トランジスタを用いた電流源に接続したソース結合論理回路を複数段従属接続し、最終段のソース結合論理回路の出力を初段のソース結合論理回路に負帰還せしめ、少なくとも１つのソース結合論理回路の第３の電界効果トランジスタのソース・ゲート間電圧を調節することによって発振周波数を可変できる電界効果トランジスタ発振回路を得る。」（第２頁左上欄第１７行〜右上欄第５行）
(ii)「第１図は本発明に用いるソース結合型論理回路の回路例である。」（第２頁左下欄第３〜４行，第１図を参照。）
(iii)「第２図は、本発明の電圧制御型発振器の一実施例を示す回路図である。第１図に示した抵抗負荷型ソース結合論理回路Ｉ1〜Ｉn+1をｎ＋１段（ｎは整数で偶数）奇数段従属接続して負帰還回路を構成することでリング発振器を構成し、各段の電流源用ＦＥＴ（第１図のＦＥＴ９）のゲート電極はバイアス入力端子４３に接続され発振周波数を制御する。・・・（中略）・・・スイッチング速度は（２）式で表わされる電流源ＦＥＴのドレイン電流に依存しているため、ゲートバイアスを変化さえることで発振周波数を制御出来る。・・・（中略）・・・抵抗負荷型ソース結合論理回路５４はドレイン抵抗５５，５６をもつＦＥＴ５８，５９のソース電極同志を電流源としての抵抗５７に接続し、ＦＥＴ５９のドレインから出力端子５３が導出されている。電源電圧は電源端子１０１，１０２間に印加されている。」（第３頁左上欄第１１行〜左下欄第５行，第２図参照。）
(iv) 「ソース結合論理回路は正相および逆相の出力信号を出力できる」（第３頁右下欄第１２〜１４行）
　
　“電界効果トランジスタ論理回路を用いた発振回路”は「集積回路デバイス」であるから、上記記載事項(i) 〜(iv) 及び第１図及び第２図によると、引用例１には、
「集積回路デバイスである電圧制御される発振器であり
　環状に相互接続された奇数複数個のソース結合論理回路（Ｉ1〜Ｉn+1）の各々が、
　電流を供給する制御された電流源用トランジスタ（ＦＥＴ９、第３の電源効果トランジスタ）に接続され、差動入力信号に応答して反転された差動出力信号を出力するソース結合論理回路と
　ソース結合論理回路の電流源用トランジスタを駆動するための制御信号を供給するバイアス入力端子４３と、
　単一端出力信号を発生すべく、奇数複数個のソース結合論理回路に接続された抵抗負荷型ソース結合論理回路５４と、
　を有する電圧制御型発振器。」
の発明（以下、「引用例１記載の発明」という。）が記載されている。
　
　同じく、原審の拒絶の理由に引用された特開昭５３−１３５２４５号公報（以下「引用例２」という。）には、明細書の記載及び図面の記載を勘案すると次の技術事項(v)が記載されている。
(v)各々が複数の電界効果トランジスタを電源間に直列接続して構成された奇数段の反転回路よりなるリング発振回路であって、反転回路のトランジスタ直列接続回路と２つの電源間に、ゲートに制御電圧が印加された電界効果トランジスタをそれぞれ設けることにより発振周波数を可変とすること。（特に第２図または第４図の回路図を参照。）
　
　同じく、原審の拒絶の理由に引用された特開昭５９−８６３２６号公報（以下「引用例３」という。）には、明細書の記載及び図面の記載を勘案すると次の技術事項(vi)が記載されている。
(vi)奇数個のインバーターの入力と出力とをそれぞれ順次結線したリングオシレーター集積回路において、インバーターに２つの（電流）制御トランジスタを設けインバータの電流駆動能力を制御して、発振周波数を可変とすること。
　
　同じく、原査定の拒絶の理由に引用された特開平３−１６７９１５号公報（以下「引用例４」という。）には、次の事項(vii)〜(viii)が記載されている。
(vii)「従来の電圧制御型の発振器は、出力周波数の電圧に対する変化率や絶対周波数を変化させる場合には、第７図のようにボリューム抵抗７０１や７０２を設けて調整したり、素子そのものを取り換えて行っていた。」（第１頁右下欄第１３〜１７行、第７図を参照。）
(vii)「第１図は本発明の代表的な実施例を示す機能ブロック図である。
　図中、電流制御型発振手段１は、入力される電流に応じて出力周波数ｆoutを可変とすることのできる発振手段であり、第１の電流制御手段２と、第２の電流制御手段３により制御電流を供給されている第一の電流制御手段２は、外部よりの制御電圧に応じて電流が変化しかつ、データ記憶手段４に格納されるデータに基づき、電流の制御電圧に対する変化率を変更することができる。また第２の電流制御手段３は、前記データ記憶手段に格納されるデータに応じた電流を流すものである。前記データ記憶手段には、データを入力する為の外部情報入力手段５が接続されている。
　第２図は本発明をＭＯＳトランジスタで実現した回路図である。電流制御型発振手段１の電流−周波数特性を示すのが第３図である。前記電流制御型発振手段１に流れる電流は、第１の電流制御手段２のＮ型トランジスタ２０４〜２０７と第２の電流制御手段３のＮ型トランジスタ３０４で制御され、電流に応じた周波数Ｆoutを出力する。
　トランジスタ２０３は飽和結線され、トランジスタ２０４〜２０７はトランジスタ２０３とカレントミラー回路となっているから、トランジスタ２０４〜２０７のＶ7（スレッショルド電圧）がトランジスタ２０３と同じならトランジスタ２０４に流れる電流は、Ｋ２０４／Ｋ２０３・Ｉ1'だけ流れる。ここでＩ1'はトランジスタｎのＫ値である。同様に２０５〜２０７もＫ２０５／Ｋ２０３・Ｉ1'、Ｋ２０６／Ｋ２０３・Ｉ1'、Ｋ２０７／Ｋ２０３・Ｉ1'の電流が流れることになる。」（第２頁右上欄第６行〜左下欄第１８行、第１〜４図を参照。）
　
　
(4-2)請求項１に記載された発明について対比・判断
＜対比＞
　本願請求項１に記載された発明（以後、「本願発明１」という。）と引用例１記載の発明とを対比すると、引用例１記載の発明の「電流源用トランジスタ（ＦＥＴ９、第３の電源効果トランジスタ）」はインバータに電流を供給するものであるから、本願発明１の「第一の制御された電流源」及び「第二の制御された電流源」と「制御された電流源」である点で一致し、引用例１記載の発明の「ソース結合論理回路（Ｉ1〜Ｉn+1）」は、本願発明１の「差動インバーター」に相当する。
　
　そうすると、両者は、
“制御された電流源に接続され、受信した差動入力信号に応答して反転された差動出力信号を出力する差動インバーターを含む集積回路デバイス”
である点で一致し、次の各点ａ，ｂで相違する。
　
ａ．差動インバーターが、本願発明１においては“充電電流を供給する第一の制御された電流源と放電電流を供給する第二の制御された電流源の二つの制御電流源間に接続され、並列に接続された第一及び第二の単一信号インバーターを有している”のに対して、引用例１記載の発明では、電流源は一つであり単一信号インバーターを有していない点。（以下、「相違点ａ」という。）
　
ｂ．本願発明は「差動インバーターに供給される充電電流と前記差動インバーターから放電される放電電流とを増幅することによって前記差動インバーターのスイッチングスピードを速めるブースター回路」を有しているのに対して、引用例１記載の発明ではそのような回路を有していない点。（以下、「相違点ｂ」という。）
　
　
＜当審の判断＞
　上記各相違点ａ，ｂについて検討する。
　
　相違点ａについて
　上記引用例２及び３に記載されているように、２つの制御電流トランジスタ（制御電流源）間に単一信号インバーターを奇数複数個ループ状に接続した発振回路は周知慣用技術である。この２つの制御電流トランジスタは、インバーターにそれぞれ充電電流・放電電流を供給していることは明らかである。
　一方、引用例１記載のソース結合論理回路（本願発明１の「差動インバータ」に相当する。）のトランジスタ７及びトランジスタ８は、入力端子４１及び入力端４２より入力される信号に対して反転した信号を出力する構成であり、このトランジスタ７及びトランジスタ８はそれぞれ個々のインバーターとみなすことができる。
　引用例１記載の発明もインバーターを奇数複数個ループ状に接続した発振回路であり、引用例２及び３に記載された技術と同じ技術分野に属する。
　よって、引用例２及び３に記載されるこの周知慣用技術を引用例１記載の発明に適用することにより、充電電流を供給する第一の制御された電流源と放電電流を供給する第二の制御された電流源の二つの制御電流源間に接続され、並列に接続された第一及び第二の単一信号インバーターを有する構成とすることは、当業者が容易に想到し得るものと認められる。
　また、これにより奏する作用効果も、当業者が予測し得る程度のものであって格別のものとは認められない。
　
　相違点ｂについて
　インバーターを奇数複数個ループ状に接続した発振回路において、インバーターに接続されるトランジスタのゲート電圧を制御してインバーターに供給する電流値を可変し、インバーターの動作スピードを制御して発振制御すること、すなわち、個々のインバーターに接続される電流制御トランジスタの電圧値を可変する（大きくする）とインバーターのスイッチングスピードを可変する（速める）ことは、引用例１〜４に記載されている電圧（電流）制御発振回路の原理そのものである（(4-2)引用例(iii)の記載を参照。）。本願発明１における“電流を増幅すること”は発明の詳細な説明に記載されておらず（上記(3-1)で指摘したとおり）その意味が不明りょうであるが、“電流を増幅すること”が、ブースター回路が、第一制御電流源の充電電流と第二制御電流源の放電電流が増大することを意味し、このことにより、差動インバーターのスイッチングスピードを速めることができるものとして検討しても、引用例２及び３に記載される充電電流と放電電流を変化させてインバータのスイッチングスピードを速める周知技術と格別の差異が認められない。
　また、引用例４にはインバータに供給する電流値を制御する手段が２つある構成が記載されており、この構成によると第１の電流制御手段により充電（放電）電流値を決定した後、第２の電流制御手段により充電（放電）電流値を大きくする（増幅する）構成であり、このように電流値を大きくする（増幅する）ために構成を付加することは当業者が必要に応じて適宜採用する程度の設計的事項である。
　よって、相違点ｂは格別の差異ではない。
　
 したがって、本願発明１は、引用例１，４及び周知技術に記載された発明に基づいて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　
(4-4)請求項１０に記載された発明について対比・判断
＜対比＞
　本願請求項１０に記載された発明（以後、「本願発明１０」という。）と引用例１記載の発明と対比する。
　本願発明１０における「電流制御されるオッシレーター回路」（または「電流制御型オッシレーター回路」）はオッシレーター回路の充放電電流が制御されるが、引用例１記載の発明も電流源トランジスタから供給される電流を制御して発振周波数を可変するのであるから、電流制御型である（実施例の電流源であるトランジスターＱＰ１，ＱＰ２を駆動するのは電圧ＶC1，ＶC2であり、引用例１記載の発明も電流源トランジスタを駆動するのは電圧で同じ構造である。）。よって、本願発明１０の「電流制御されるオッシレーター回路」（または「電流制御型オッシレーター回路」）及び引用例１記載の発明の「電圧制御型発振器」の「電圧制御型」，「電流制御型」の名称は、「オッシレーター回路」の電流源トランジスタを電圧で制御する点に着目するか、電流源トランジスタから発生する電流値により「オッシレーター回路」を制御する点に着目するかの観点によるものであり、回路構成において格別の差異がない。なお、引用例４において引用例１記載の発明と同様の発振制御原理の回路が電流制御型発振手段と記載されている。よって、引用例１記載の発明の「電圧制御型発振器」は、本願発明１０における「電流制御されるオッシレーター回路」（「電流制御型オッシレーター回路」）に相当する。
　さらに、引用例１記載の発明の「電流源用トランジスタ（ＦＥＴ９、第３の電源効果トランジスタ）」はインバータに電流を供給する構成であるから、本願発明１０の「第一電流源トランジスター」及び「第二電流源トランジスター」と「制御された電流源」である点で一致し、引用例１記載の発明の「バイアス入力端子４３」に電圧を供給する回路は、本願発明１０の「オッシレーターセルコントローラ手段」に対応する。また、引用例１記載の発明の「発振器」、「ソース結合論理回路（Ｉ1〜Ｉn+1）」、「抵抗負荷型ソース結合論理回路５４」は、それぞれ、本願発明１０の「オッシレーター回路」、「（差動）オッシレータセル」、「差動−単一端信号変換器手段」に相当する。
　
　そうすると、両者は、
“電流制御されるオッシレーター回路（電流制御型オッシレーター回路）であって、
　環状に相互接続された奇数複数個のオッシレーターセルの各々が、
　受信した差動入力信号に応答して反転された差動出力信号を出力する差動オッシレーターセルを含み、
　電流源トランジスターを含み、
　該オッシレーターセルの該電流源トランジスターを駆動するための制御信号を発生するオッシレーターセルコントローラ手段と、
　該電流制御型オッシレーター回路のため単一端出力信号を発生すべく、該奇数複数個の差動オッシレーターセルに接続された差動-単一端信号変換器手段と、
を有する電流制御型オッシレーター回路”
である点で一致し、次の各点ｃ，ｄ，ｅで相違する。
　
ｃ．本願発明１０は「オッシレーターを充電させるための第一電流源トランジスター及び該オッシレーターセルを放電させるための第二電流源トランジスター」を有しているのに対して、引用例１記載の発明はただ一つ電流源トランジスターであり充電・放電するかは不明な点。（以下、「相違点ｃ」という。）
　
ｄ．本願発明１０は「電流源トランジスターの動作を援助するためのブースター回路手段であって、該オッシレーターセルコントローラ手段がさらに該ブースター回路手段を制御するためのブースターコントローラ手段を含むブースター回路手段」を有するのに対して、引用例１記載の発明はそのような回路手段が示されていない点。（以下、「相違点ｄ」という。）
　
ｅ．本願発明１０は「オッシレーターセルコントローラ手段」において「制御される電流源（以下、制御電流源という）内の電流に応答して制御信号が発生されるようにされた該制御電流源」を含んでいるのに対して、引用例１には単なる端子のみが記載されているにすぎない点。（以下、「相違点ｅ」という。）
　
＜当審の判断＞
　そこで、上記各相違点ｃ〜ｅについて検討する。
　
　相違点ｃについて
　上記引用例２及び３に記載されているように、２つの制御電流トランジスター（制御電流源）間に単一信号インバーターを奇数複数個ループ状に接続した発振回路は周知慣用技術である（この２つの制御電流トランジスタは、インバーターにそれぞれ充電電流・放電電流を供給していることは明らかである。）。引用例１記載の発明もインバーターを奇数複数個ループ状に接続した発振回路であり、引用例２及び３と同じ技術分野に属する。よって、引用例２及び３に記載されるこの周知慣用技術を引用例１記載の発明に適用することにより、オッシレーターを充電させるための第一電流源トランジスター及び該オッシレーターセルを放電させるための第二電流源トランジスターを有する構成とすることは、当業者が容易に想到し得る程度のものと認められる。
　
　相違点ｄについて
　「ブースター回路手段」の構成が不明りょうで、差動インバーターとの接続関係も不明りょうであることは、前記「３．ロ」で指摘したとおりである。
　そして、相違点ｄである、本願発明１０の「ブースター回路手段」に関する「該第一及び第二電流源トランジスターの動作を援助するためのブースター回路手段であって、該オッシレーターセルコントローラ手段がさらに該ブースター回路手段を制御するためのブースターコントローラ手段を含むブースター回路手段」の記載は、ブースターコントローラ手段は電流源トランジスターの動作を援助し、オッシレータセルコントローラ手段がブースター回路を制御する手段があることを述べているにすぎず、どのように援助しているのか、オッシレータセルコントローラ手段がブースター回路にどのように制御しているのか記載がない。
　一方、引用例４に記載の回路において、電流制御型オッシレーターにおいて、第２の電流制御手段３は電流源トランジスター３０４の電流を第１の電流制御手段２の電流源トランジスター２０４〜２０７の電流に加算する構成であるから、電流源トランジスター２０４〜２０７の動作を援助するものであるということができ、データ記憶手段４が電流源トランジスター３０４の電流を制御するために回路素子３０１〜３０３，３０５〜３１３を制御しており、この構成は、本願発明１０のブースター回路手段及びブースター回路手段を制御するブースター回路制御手段ということができる。
　そして、引用例１記載の発明のバイアス入力端子に引用例４に記載されるような電流制御手段２及び３の構成を採用することは、当業者が必要に応じて適宜選択する程度の設計的事項である。
　
　相違点ｅについて
　引用例４には、インバータ（本願発明１０の「オッシレーターセル」に相当する。）に電流を供給する電流源トランジスター２０４〜２０７を駆動するための制御信号を発生すると共に、制御される電流源トランジスター２０３（以下、制御電流源という）内の電流に応答して該制御信号が発生されるようにされた該制御電流源を含む第１の電流制御手段２、データ記憶手段４を含むオッシレーター回路が示されている。このように、電流源を制御する際に、制御電流源内の電流に応答して制御信号が発生されるよう構成された回路（カレントミラー回路）を用いて電流を発生させて制御することは、周知慣用技術である。
　よって、引用例１記載の発明のバイアス入力端子に制御される電流源内の電流に応答して制御信号が発生されるように電流制御することは、当業者が必要に応じて適宜選択する程度の設計的事項である。
　
　また、本願発明１０の奏する作用効果も、引用例１，引用例４及び周知技術に基づいて当業者が予測し得る程度のものであって格別のものとは認められない。
　
　したがって、本願発明１０は、引用例１，４及び周知技術に基づいて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　
　
５．むすび
　以上のとおり、本願発明（請求項１に係る発明及び請求項１０に係る発明）は特許法第３６条第５項第１号、第２号に規定する要件を満たしておらず、また、引用例１，４及び周知技術に基づいて本願の請求項１及び１０に記載の発明は当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許をすることができない。　 
　したがって、本願は、その余の請求項について論及するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。