【事件の表示】
　平成　７年特許願第　８８９３２号「ライブラリ登録装置」拒絶査定不服審判事件〔平成　８年１１月　１日出願公開、特開平　８−２８７１２４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯　
　本願は、平成７年４月１４日の出願であって、平成１６年２月１９日に拒絶査定がされ、これに対して平成１６年３月２５日に拒絶査定不服審判の請求がなされるとともに、同日付けで手続補正がなされたものである。　
　
２．平成１６年３月２５日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　　　平成１６年３月２５日付けの手続補正を却下する。
［理由］
　平成１６年３月２５日付の手続補正（以下、「本件補正」という。）により、特許請求の範囲は、次のとおりに補正された。　
「【請求項１】　入力データとして入力されたライブラリを、分割手段によりデータベースとしての保存単位に分割して、データベースとして登録するライブラリ登録装置において、分割手段による前記分割の前の前記ライブラリがレイアウトの設計ルールに違反していないかのレイアウト検証を行う検証手段を設けたライブラリ登録装置。
　【請求項２】　入力データとして入力されたライブラリを、分割手段によりデータベースとしての保存単位に分割して、データベースとして登録するライブラリ登録装置において、分割手段による前記分割の前の前記ライブラリがレイアウトの設計ルールに違反していないかのレイアウト検証を行う検証手段と、前記分割手段により分割されたライブラリの前記登録の際に、レイアウト設計前に登録するライブラリとデータベースとしてすでに登録されているライブラリとを比較検査する比較検査手段とを設けたライブラリ登録装置。」　
　
　上記補正は、平成１５年１２月１日付けで補正された特許請求の範囲の記載を補正するものである。　
　平成１５年１２月１日付け手続補正書（以下、「旧補正」という。）には、　
「【請求項１】　入力データとして入力されたライブラリを、分割手段によりデータベースとしての保存単位に分割して、データベースとして登録するライブラリ登録装置において、分割手段による前記分割の前に前記ライブラリが設計ルールに違反していないかのレイアウト検証を行う検証手段を設けたライブラリ登録装置。
　【請求項２】　入力データとして入力されたライブラリを、分割手段によりデータベースとしての保存単位に分割して、データベースとして登録するライブラリ登録装置において、前記分割手段により分割されたライブラリの前記登録の際に、レイアウト設計前に登録するライブラリとデータベースとしてすでに登録されているライブラリとを比較検査する比較検査手段を設けたライブラリ登録装置。
　【請求項３】　入力データとして入力されたライブラリを、分割手段によりデータベースとしての保存単位に分割して、データベースとして登録するライブラリ登録装置において、分割手段による前記分割の前に前記ライブラリが設計ルールに違反していないかのレイアウト検証を行う検証手段と、前記分割手段により分割されたライブラリの前記登録の際に、レイアウト設計前に登録するライブラリとデータベースとしてすでに登録されているライブラリとを比較検査する比較検査手段とを設けたライブラリ登録装置。」と記載されている。　
　本件補正は、請求項１において、旧補正の「設計ルール」を「レイアウトの設計ルール」として、限定したものであるから、特許法第１７条の２第４項第２号に規定する特許請求の範囲の減縮（第３６条第５項の規定により請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。）を目的とするものに該当する。
　また、本件補正の請求項２の記載も上記と同様に、旧補正の請求項３を限定したものであるから、特許法第１７条の２第４項第２号に規定する特許請求の範囲の減縮を目的とするものに該当する。
　そして、旧補正の請求項２は、削除された。
　
　そこで、本補正後の上記請求項１に記載されている発明（以下、「本願補正発明」という。）が特許出願の際に独立して特許を受けることができるか、すなわち、本件補正が特許法第１７条の２第５項において準用する同法第１２６条第５項の規定を満たすものであるかについて以下に検討する。
　
（１）引用例　
（１−１）原査定の拒絶の理由に引用された特開平５−１２９４３５号公報（以下、「引用例１」という。）には、図面とともに、次のアないしウの記載がある。　
ア．「【０００１】
　　【産業上の利用分野】
　本発明は半導体ＬＳＩ装置の論理シミュレーションに使用するセルライブラリの作成装置に関する。」
イ．「【０００５】
　　【発明が解決しようとする課題】
　前述のライブラリに格納されたセルに関する情報では、１の論理情報以外の２〜４のパラメータは、半導体装置のプロセスの技術に当然依存している。そのため例えばＣＭＯＳ製造のとき１．２μｍテクノロジから１．０μｍテクノロジへ移行する場合、２〜４のパラメータが大きく変化するため、ライブラリのデータを新規に書直す必要がある。またコストダウンなどの要因によってプロセス工程に変更がある場合もデータ変更が必要である。論理回路を作成することから、処理を開始するため、当然新データを格納するまでに長時間を要して、論理設計が遅れることになった。
【０００６】
　本発明の目的は前述の欠点を改善し、論理回路を作成し必要な素子の基本データを得るのみで、前述のライブラリ情報を自動的に順次に得られるような論理セルライブラリの生成装置を提供することを目的とする。」
ウ．「【０００８】
　前述の目的を達成するため、本発明は下記の構成を有する。即ち、ＬＳＩを形成する素子の三次元的部分構造を入力とし、素子の配線について単位面積当たりの容量を求めるためのデバイスシミュレータ１と、該デバイスシミュレータ１の出力とマスクレイアウトパターン７とを入力とするレイアウト検証ツール２と、該検証ツール２の出力により入力負荷・出力駆動能力データを格納する記憶装置３と、該記憶装置３出力と試験規格８とにより演算する回路シミュレータ４と、該回路シミュレータ４出力に基づき基本遅延時間を計算する遅延計算器５と、該遅延計算器５の結果を格納する論理セルライブラリ６とで構成する。
【０００９】
　　【作用】
　本発明によると、先ず、デバイスシミュレータ１によってＬＳＩを形成する素子の三次元的部分構造を入力し、メタル配線やポリシリコン配線の単位面積当たりの容量値を求める。その値はレイアウト検証ツール２ののパラメータとなり、マスクパターン７から抽出してくる実容量やトランジスタサイズの実効長などの値を決定する。これより入力端子の容量値や、出力端子のトランジスタ・サイズを求め、それぞれ入力負荷・出力駆動能力として記憶装置３に書込む。次に記憶装置３の出力と試験規格８の出力とにより回路シミュレータ４で演算する。そのときシミュレータ４の入力端子に加えられる信号は予め外部ファイルに登録されており、また信号を与えるバッファも外部ファイルに登録されている。このように入力信号はＬＳＩ内部のバッファが出力する信号のような波形をもっている。そして入出力間の遅延時間の計算は計算器５により実行される。それは回路シミュレータ４の結果を解析して行うことで、計算済みデータは基本遅延時間とその負荷容量依存係数に分解してから論理セルライブラリ６に書込む。」
　
　以上より、引用例１には、以下の発明（以下、「引用発明」という。）が記載されている。
「ＬＳＩを形成する素子の三次元的部分構造を入力し、論理セルライブラリに格納するセルライブラリの作成装置において、レイアウト検証を行うレイアウト検証ツールを設けたセルライブラリの作成装置。」
　
（１−２）原査定の拒絶の理由に引用された特開平５−１６６９２８号公報（以下、「引用例２」という。）には、図面とともに、次のエないしオの記載がある。　
エ．「【０００１】
　　【産業上の利用分野】
　本発明は、半導体集積回路の接続・結線検証時においてゲート機能を自動判定するための方法に関し、例えばＣＡＤ（コンピュータ・エイディッド・デザイン）やＤＡ（デザイン・オートメーション）を用いた半導体集積回路のセルレイアウトに適用して有効な技術に関する。」
　
オ．「　【００１８】
　図２には上記のようにして得られたレイアウトパターンが、設計者の意図する回路と一致するか否かを判断するための処理の流れが示される。
　　　【００１９】
　所望のレイアウトパターン４４がＣＡＤに入力され、回路抽出が行われる（４４）。抽出された回路について、ゲート認識が行われ（４６）、その認識結果に基づいて、レイアウトパターンが、設計者の意図する回路と一致するか否かの判断が可能とされる。上記回路抽出（４５）、ゲート認識（４６）は、特に制限されないが、ＣＡＤによって行われる。尚、上記回路抽出結果に基づいて当該回路のシミュレーションが行われる場合もある。
　　　【００２０】
　図１には上記ゲート認識処理の詳細な流れが示される。
　　　【００２１】
　先ず、上記回路抽出によって得られた回路についてグループ作成が行われる（５１）。このグループ作成は、例えば図４に示されるようなＭＯＳＦＥＴによるゲート回路の場合、×印で示されるようにゲート電極の結合ラインが切断され、高電位側電源Ｖｄｄから低電位側電源ＧＮＤまでＭＯＳＦＥＴのソース，ドレイン経路がたどられることによって、一つのグループが形成される。同図において、破線で包囲された一つのグループはインバータとされる。
　　　【００２２】
　ＣＡＤによって実行されるゲート機能判定のためのプログラムには、インバータや、ナンドゲート、ノアゲートなどの基本的な対応パターンが組込まれており、上記グループが、このプログラム組込みパターンと一致するか否かの判別が行われる（５２）。この判別において、例えば上記グループが、図４に示されるようなインバータであった場合、そのような基本的な対応パターンは既にプログラムに組込み済みであるから、当該ゲート対応パターンが選択されることによって当該ゲートの機能判別が可能とされる（５７）。しかし、上記ステップ５２の判別において、プログラム組込みのゲート対応パターンではないと判断された場合には、ライブラリにゲート対応パターンが登録されているか否かの判別が行われる。この判別において、ライブラリに登録されていると判断された場合には、当該パターンが選択されるが（５８）、ライブラリに登録されていないと判断された場合には人手入力モードとなり（５４）、当該グループについての人手によるゲート機能判別が行われる（５５）。例えば上記ステップ５１のグループ作成において、図３に示されるように、ｎチャンネル型ＭＯＳＦＥＴ１３，１４，１５，１９，２０と、ｐチャンネル型ＭＯＳＦＥＴ１１，１２，１６，１７，１８とが結合されて成る排他的論理和回路（ＥＯＲゲート）が得られ、そしてそのようなゲートが判定プログラム、及びライブラリのいずれにも組込まれていない場合、上記ステップ５４の人手入力モードによって機能判定が行われる。
　　　【００２３】
　上記人手入力による機能判定は、ワークステーションなどのＣＲＴディスプレイにゲートパターンが表示された状態で対話的に行われる。すなわち、ＣＲＴディスプレイに表示されたゲートパターンに対応する機能をメニュー選択により又はキーボードから該当機能を直接入力することによって行われる。そのようにして人手によって機能判定されたゲートパターンについては、ライブラリ化され（５５）、次回のゲート機能判定に備えられる。このライブラリ化は、図５に示されるように当該ＥＯＲゲートがネットリストに変換され、当該ネットリストとともに、それの機能対応情報がライブラリに登録されることによって可能とされる。上記ネットリストは図５に示されるように、各ＭＯＳＦＥＴのソース電極、ゲート電極、ドレイン電極、基板についての接続情報とされる。
　　　【００２４】
　上記ステップ５５のライブラリ登録によって、同一回路についての次回の機能判定では、上記ステップ５３の判別において必ずＹＥＳと判断されるから、換言すればライブラリにゲート対応パターンが登録されていると判断されるから、当該回路について再び人手による機能判定を行わずに済み、そのようにして機能判定効率が向上される。
　　　【００２５】
　上記ライブラリ登録後、及び上記ステップ５７，５８のゲート対応パターン選択後に、全てのグループについてのゲート認識を終了したか否かの判別が行われ（５６）、この判別において、未だ終了していないと判断された場合には、上記ステップ５１の実行により他のグループが作成され、当該グループについて上記の処理が行われる。そのようにして全てのグループについてのゲート認識が終了される。」
　
（２）対比　
　本願補正発明と引用発明を対比する。
　引用発明は、半導体装置のセルライブラリに登録するものであるから、引用発明の「セルライブラリの作成装置」は、本願補正発明の「ライブラリ登録装置」に相当する。
　引用発明の「ＬＳＩを形成する素子の三次元的部分構造」は、セルライブラリの作成装置へ入力されるものであるから、本願補正発明の「入力データとして入力されたライブラリ」に相当し、引用発明の「論理セルライブラリ」は、ライブラリのデータを格納したものであるから、本願補正発明の「データベース」にそれぞれ相当する。
　引用発明の「レイアウト検証ツール」は、レイアウト検証を行う手段であるから、本願補正発明の「検証手段」に相当する。　
　
　よって、本願補正発明と引用発明とは、以下の【一致点】及び【相違点】を有する。　
【一致点】
　「入力データとして入力されたライブラリを、データベースとして登録するライブラリ登録装置において、レイアウト検証を行う検証手段を設けたライブラリ登録装置。」　
　
【相違点１】　
　本願補正発明は、入力されたライブラリを「分割手段によりデータベースとしての保存単位に分割して」登録するものであるのに対し、引用発明は、そのような構成を有していない点。　
　
【相違点２】　本願補正発明の検証手段は、「分割手段による分割の前のライブラリがレイアウトの設計ルールに違反していないかのレイアウト検証を行う」ものであるのに対し、引用発明のレイアウト検証を行う検証手段には、設計ルールについての記載はされていない点。
　
（３）判断　
【相違点１】について　
　引用例２には、半導体集積回路のセルレイアウトに適用して有効な技術に関して、レイアウトパターンが設計者の意図する回路と一致するか否かの判断を行うため、所望のレイアウトパターンをＣＡＤに入力し、回路抽出を行い、抽出した回路について、ゲート認識が行うことが記載されている。
　そして、ゲート認識とは、回路抽出により抽出された回路についてグループ作成を行い、グループ作成によりグループ化されたゲートパターンについて、判定プログラム及びライブラリのいずれにも組み込まれていない場合には、機能判定の後、ライブラリに登録されるものであり、グループ作成とは、引用例２に「例えば図４に示されるようなＭＯＳＦＥＴによるゲート回路の場合、×印で示されるようにゲート電極の結合ラインが切断され、高電位側電源Ｖｄｄから低電位側電源ＧＮＤまでＭＯＳＦＥＴのソース，ドレイン経路がたどられることによって、一つのグループが形成される」（段落【００２２】）と記載されるように、回路抽出された回路を分割することであるから、引用例２には、ライブラリに登録する装置であり、抽出された回路をライブラリに登録されるゲートパターンに、グループ化により分割することが記載されているといえる。
　よって、引用発明と引用例２に記載の発明は、共に、ライブラリに登録する装置であり同じ技術分野に属するものであるから、引用発明のライブラリ登録装置に引用例２に記載の構成を適用し、入力されたライブラリを「分割手段によりデータベースとしての保存単位に分割して」登録するようにすることは当業者が容易になし得たことである。
　
【相違点２】について　
　半導体の技術分野におけるレイアウト検証において、設計ルールのチェックを行うこと自体は、特開平６−５７０４号公報（以下、「周知例１」という。）及び特開平３−１４２９５０号公報（以下、「周知例２」という。）に記載のように周知技術であるから、引用発明にこの周知技術を採用し、レイアウト検証を行う検証手段として、設計ルールのチェックを行うようにすることは、当業者が容易になし得たことである。
　さらに、周知例１に記載のように、チップレベルの設計ルールのチェックとユニット内の設計ルールのチェックというように、チップレベル（最上位の階層）とユニット（下位階層）でそれぞれ設計ルールのチェックを行うことは周知であるから、引用発明にこの周知技術を適用し、最上位の階層にて設計ルールのチェックを行うようにすることも当業者が容易になし得たことである。
　そうすると、引用発明の検証手段として「分割手段による分割の前のライブラリがレイアウトの設計ルールに違反していないかのレイアウト検証を行う」ようにすることは当業者が容易になし得たことである。
　
　したがって、本願補正発明は、引用例１、２に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（４）むすび　
　以上のとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、特許法第１５９条第１項で準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明について
　平成１６年３月２５日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下「本願発明」という。）は、平成１５年１２月１日付け手続補正で補正された特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
「【請求項１】　入力データとして入力されたライブラリを、分割手段によりデータベースとしての保存単位に分割して、データベースとして登録するライブラリ登録装置において、分割手段による前記分割の前に前記ライブラリが設計ルールに違反していないかのレイアウト検証を行う検証手段を設けたライブラリ登録装置。」
　
（１）引用例
　原査定の拒絶の理由に引用された引用例、および、その記載事項は、上記２．（１）に記載したとおりである。
　
（２）対比・判断
　本願発明は、上記２．で検討した本願補正発明の設計ルールにおいて、「レイアウトの」という限定を省いたものである。
　そうすると、本願発明を特定する要素を全て含み、さらに他の要素を付加したものに相当する本願補正発明が、上記２．（３）に記載したとおり、引用例１、２に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例１、２に記載された発明及び周知技術に基づいて、当業者が容易に発明することができたものである。
　
（３）むすび
　以上のとおり、本願発明は、引用例１、２に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法２９条第２項の規定により特許を受けることができない。　
　
　したがって、本願は、他の請求項に係る発明について論ずるまでもなく、拒絶されるべきものである。　
　よって、結論のとおり審決する。