【手続補正書】
【提出日】平成22年4月1日(2010.4.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ホスト装置とフラッシュダイに組み立てられたフラッシュメモリ装置とをインタフェースするコントローラであって、
ａ）前記フラッシュダイと別個のコントローラダイに組み立てられる電子回路と、
ｂ）前記電子回路と前記フラッシュメモリ装置とをインタフェースする第１のインタフェースと、
ｃ）前記コントローラと前記ホスト装置とをインタフェースする第２のインタフェースであって、ＮＡＮＤインタフェースである第２のインタフェースと、
ｄ）前記第１および第２のインタフェースのうちの一方を通して受信されるデータの誤り修正を提供する誤り修正モジュールと、
ｅ）追加の機能モジュールと、
を備えるコントローラ。
【請求項２】
前記第１のインタフェースはＮＡＮＤインタフェースである、請求項１に記載のコントローラ。
【請求項３】
ｆ）前記ホスト装置とインタフェースする少なくとも１つの追加のホスト側インタフェースをさらに備える、請求項１に記載のコントローラ。
【請求項４】
ａ）フラッシュダイに組み立てられるフラッシュメモリ装置と、
ｂ）請求項１に記載のコントローラであって、前記第１のインタフェースを通して前記フラッシュメモリ装置と通信するように動作可能なコントローラと、
を備えるデータ記憶システム。
【請求項５】
ｃ）共通パッケージをさらに備え、
前記フラッシュメモリ装置および前記コントローラは両方とも、前記共通パッケージ内に提供される、請求項４に記載のシステム。
【請求項６】
ｃ）別個の各パッケージをさらに備え、
前記フラッシュメモリ装置および前記コントローラはそれぞれ、前記各パッケージ内に提供される、請求項４に記載のシステム。
【請求項７】
ｃ）前記フラッシュメモリ装置および前記コントローラが実装されるプリント回路基板をさらに備え、前記フラッシュダイは前記プリント回路基板に直接実装される、請求項４に記載のシステム。
【請求項８】
ｃ）前記フラッシュメモリ装置および前記コントローラが実装されるプリント回路基板であって、前記コントローラダイは前記プリント回路基板に直接実装される、プリント回路基板をさらに備える、請求項４に記載のシステム。
【請求項９】
ａ）ホスト装置と、
ｂ）フラッシュダイに組み立てられるフラッシュメモリ装置と、
ｃ）前記第１のインタフェースを通して前記フラッシュメモリ装置と通信し、前記第２のインタフェースを通して前記ホスト装置と通信するように動作可能な、請求項１に記載のコントローラと、
を備えるデータ記憶システム。
【請求項１０】
データ記憶システムを作製する方法であって、
ａ）フラッシュダイに組み立てられたフラッシュメモリ装置を提供するステップと、
ｂ）請求項１に記載のフラッシュコントローラを提供するステップと、
ｃ）前記フラッシュコントローラが前記第１のインタフェースを通して前記フラッシュメモリ装置と通信するように動作可能なように、前記フラッシュコントローラを前記フラッシュメモリ装置に配備するステップと、
を含む方法。
【請求項１１】
ｄ）前記フラッシュコントローラおよび前記フラッシュメモリ装置を単一のパッケージ内にパッケージするステップをさらに含む、請求項１０に記載の方法。
【請求項１２】
前記フラッシュメモリ装置および前記フラッシュコントローラは別個の各パッケージ内に存在し、前記配備するステップは、前記各パッケージを互いに係合するステップを含む、請求項１０に記載の方法。
【請求項１３】
ｄ）前記フラッシュメモリ装置および前記コントローラをプリント回路基板に実装するステップをさらに含み、
前記実装するステップは、前記フラッシュメモリダイを前記プリント回路基板に直接実装するステップを含む、請求項１０に記載の方法。
【請求項１４】
ｄ）前記フラッシュメモリ装置および前記コントローラをプリント回路基板に実装するステップをさらに含み、
前記実装するステップは、前記コントローラダイを前記プリント回路基板に直接実装するステップを含む、請求項１０に記載の方法。
【請求項１５】
ｄ）前記フラッシュコントローラが前記第２のインタフェースを通して前記ホスト装置と通信するように動作可能なように、前記データ記憶システムをホスト装置に配備するステップをさらに含む、請求項１０に記載の方法。
【請求項１６】
ホスト装置からデータを書き込む方法であって、
ａ）フラッシュダイに組み立てられたフラッシュメモリ装置およびコントローラダイに組み立てられたコントローラを提供するステップであって、前記フラッシュダイは前記コントローラダイと別個であるステップと、
ｂ）ＮＡＮＤインターフェイスプロトコルに従って書き込みコマンドを前記ホスト装置から前記コントローラに発行するステップと、
ｃ）ＮＡＮＤインターフェイスプロトコルに従って書き込みコマンドを前記コントローラから前記フラッシュメモリ装置に発行するステップと、
ｄ）前記コントローラによりパリティビットを計算するステップと、
ｅ）前記コントローラの追加の機能モジュールにより機能を実行するステップと、
を含む方法。
【請求項１７】
データをホスト装置に読み出す方法であって、
ａ）フラッシュダイに組み立てられたフラッシュメモリ装置およびコントローラダイに組み立てられたコントローラを提供するステップであって、前記フラッシュダイは前記コントローラダイと別個であるステップと、
ｂ）ＮＡＮＤインターフェイスプロトコルに従って読み出しコマンドを前記ホスト装置から前記コントローラに発行するステップと、
ｃ）ＮＡＮＤインターフェイスプロトコルに従って読み出しコマンドを前記コントローラから前記フラッシュメモリ装置に発行するステップと、
ｄ）前記フラッシュメモリ装置から前記コントローラにデータを取り出すステップと、
ｅ）前記取り出されたデータに関連するパリティビットを前記フラッシュメモリ装置から前記コントローラに取り出すステップと、
ｆ）前記取り出されたパリティビットに従って、前記取り出されたデータを修正するステップであって、それにより、修正済みデータを生成するステップと、
ｇ）前記修正済みデータを前記コントローラから前記ホスト装置に取り出すステップと、
ｈ）前記コントローラの追加の機能モジュールにより機能を実行するステップと、
を含む方法。
【請求項１８】
コントローラであって、
ＮＡＮＤインターフェイスプロトコルを使用してホストと前記コントローラとの間でデータを転送するよう構成され、さらに、前記ホストから、
（ｉ）読み取りコマンドおよび書き込みコマンドの一つ、そして（ii）論理アドレスを受信するよう構成される、第１のＮＡＮＤインターフェイスと、
前記ホストから受信した前記論理アドレスを前記フラッシュメモリ装置の物理アドレスへ変換するよう構成されたアドレス変換モジュールと、
前記ホストから受信した前記読み取りコマンドおよび前記書き込みコマンドの一つに従いＮＡＮＤインターフェイスプロトコルを使用して前記コントローラと前記フラッシュメモリ装置との間でデータを転送するよう構成された第２のＮＡＮＤインターフェイスと、そして
前記第１および第２のＮＡＮＤインターフェイスの少なくとも一つを通して受信したデータに対してＥＣＣビットを計算するよう構成されたエラー訂正コード（ＥＣＣ）モジュールと、を備えるコントローラ。
【請求項１９】
さらに、暗号化モジュールを備える、請求項１８に記載のコントローラ。
【請求項２０】
コントローラであって、
ＮＡＮＤインターフェイスプロトコルを使用してホストと前記コントローラとの間でデータを転送するよう構成され、さらに、前記ホストから、（ｉ）読み取りコマンドおよび書き込みコマンドの一つ、そして（ii）フラッシュメモリ装置の物理アドレスを受信するよう構成される、第１のＮＡＮＤインターフェイスと、
前記ホストから受信した前記読み取りコマンドおよび前記書き込みコマンドの一つに従いＮＡＮＤインターフェイスプロトコルを使用して前記コントローラと前記フラッシュメモリ装置との間でデータを転送するよう構成された第２のＮＡＮＤインターフェイスと、そして
前記第１および第２のＮＡＮＤインターフェイスの少なくとも一つを通して受信したデータに対してＥＣＣビットを計算するよう構成されたエラー訂正コード（ＥＣＣ）モジュールと、
追加の機能モジュールと、
を備えるコントローラ。
【請求項２１】
前記第１のＮＡＮＤインターフェイスによって使用される前記ＮＡＮＤインターフェイスプロトコルが、前記第２のＮＡＮＤインターフェイスによって使用される前記ＮＡＮＤインターフェイスプロトコルと同じである、請求項１８または２０に記載のコントローラ。
【請求項２２】
前記第１のＮＡＮＤインターフェイスによって使用される前記ＮＡＮＤインターフェイスプロトコルが、前記第２のＮＡＮＤインターフェイスによって使用される前記ＮＡＮＤインターフェイスプロトコルと異なる、請求項１８または２０に記載のコントローラ。
【請求項２３】
前記コントローラおよび前記フラッシュメモリ装置の両方が、共通マルチチップ・パッケージ内に存在する、請求項１８または２０に記載コントローラ。
【請求項２４】
前記コントローラおよび前記フラッシュメモリ装置が、異なるパッケージ内にパッケージされる、請求項１８または２０に記載のコントローラ。
【請求項２５】
前記コントローラおよび前記フラッシュメモリ装置が、同じダイに統合されている、請求項１８または２０に記載のコントローラ。
【請求項２６】
さらに、追加の機能モジュールを備える、請求項２０に記載のコントローラ。
【請求項２７】
前記追加の機能モジュールが暗号化モジュールを備える、請求項２６に記載のコントローラ。
【請求項２８】
前記追加の機能モジュールがアドレス・マッピング・モジュールを備える、請求項２６に記載のコントローラ。
【請求項２９】
ホストとフラッシュメモリ装置との間をインターフェイスするための方法であって、
前記ホストおよび前記フラッシュメモリ装置と交信しているコントローラ内で、
（ｉ）読み取りコマンドおよび書き込みコマンドの一つ、そして（ii）論理アドレスを受信するステップと、
なお、（ｉ）前記読み取りコマンドおよび前記書き込みコマンドの一つ、そして（ii）前記論理アドレスは、ＮＡＮＤインターフェイスプロトコルを用いて前記コントローラの第１のＮＡＮＤインターフェイスを通して受信される、
前記ホストから受信した前記論理アドレスを前記フラッシュメモリ装置の物理アドレスへ変換するステップと、
前記ホストから受信した前記読み取りコマンドおよび前記書き込みコマンドの一つに従って前記ホストと前記コントローラとの間でデータを転送するステップと、
なお、前記データは、前記ＮＡＮＤインターフェイスプロトコルを用いて前記コントローラの前記第１のＮＡＮＤインターフェイスを通して転送される、
前記ホストから受信した前記読み取りコマンドおよび前記書き込みコマンドの一つに従って前記コントローラと前記フラッシュメモリ装置の前記物理アドレスとの間でデータを転送するステップと、
なお、前記データは、ＮＡＮＤインターフェイスプロトコルを用いて前記コントローラの第２のＮＡＮＤインターフェイスを通して転送される、そして
前記第１および第２のＮＡＮＤインターフェイスの少なくとも一つを通して受信したデータに対してエラー訂正コード（ＥＣＣ）ビットを計算することを実行するステップと、
を含む方法。
【請求項３０】
さらに、前記第１および第２のＮＡＮＤインターフェイスの少なくとも一つを通して受信したデータに暗号化機能を実行するステップを含む、請求項２９に記載の方法。
【請求項３１】
ホストとフラッシュメモリ装置との間をインターフェイスするための方法であって、
前記ホストおよび前記フラッシュメモリ装置と交信しているコントローラ内で、
（ｉ）読み取りコマンドおよび書き込みコマンドの一つ、そして（ii）ホストからフラッシュメモリ装置の物理アドレスを受信するステップと、
なお、（ｉ）前記読み取りコマンドおよび前記書き込みコマンドの一つ、そして（ii）前記物理アドレスは、ＮＡＮＤインターフェイスプロトコルを用いて前記コントローラの第１のＮＡＮＤインターフェイスを通して受信される、
前記ホストから受信した前記読み取りコマンドおよび前記書き込みコマンドの一つに従って前記ホストと前記コントローラとの間でデータを転送するステップと、
なお、前記データは、前記ＮＡＮＤインターフェイスプロトコルを用いて前記コントローラの前記第１のＮＡＮＤインターフェイスを通して転送される、
前記ホストから受信した前記読み取りコマンドおよび前記書き込みコマンドの一つに従って前記コントローラと前記フラッシュメモリ装置の前記物理アドレスとの間でデータを転送するステップと、
なお、前記データは、ＮＡＮＤインターフェイスプロトコルを用いて前記コントローラの第２のＮＡＮＤインターフェイスを通して転送される、そして
前記第１および第２のＮＡＮＤインターフェイスの少なくとも一つを通して受信したデータに対してエラー訂正コード（ＥＣＣ）ビットを計算することを実行するステップと、
前記コントローラの追加の機能モジュールを使用して追加機能を実行するステップと、
を含む、方法。
【請求項３２】
前記追加機能を実行するステップが、前記第１および第２のＮＡＮＤインターフェイスの少なくとも一つを通して受信したデータに暗号化機能を実行するステップを含む、請求項３１に記載の方法。
【請求項３３】
前記第１のＮＡＮＤインターフェイスによって使用される前記ＮＡＮＤインターフェイスプロトコルが、前記第２のＮＡＮＤインターフェイスによって使用される前記ＮＡＮＤインターフェイスプロトコルと同じである、請求項２９または３１に記載の方法。
【請求項３４】
前記第１のＮＡＮＤインターフェイスによって使用される前記ＮＡＮＤインターフェイスプロトコルが、前記第２のＮＡＮＤインターフェイスによって使用される前記ＮＡＮＤインターフェイスプロトコルと異なる、請求項２９または３１に記載の方法。
【請求項３５】
前記コントローラおよび前記フラッシュメモリ装置の両方が、共通マルチチップ・パッケージ内に存在する、請求項２９または３１に記載の方法。
【請求項３６】
前記コントローラおよび前記フラッシュメモリ装置が、異なるパッケージ内にパッケージされる、請求項２９または３１に記載の方法。
【請求項３７】
前記コントローラおよび前記フラッシュメモリ装置が、同じダイに統合されている、請求項２９または３１に記載の方法。