【事件の表示】
　特願２０１６−５１０９９９「ヘテロ接合トランジスタに通常は妨げられる注入領域を形成する方法」拒絶査定不服審判事件〔平成２６年１１月　６日国際公開，ＷＯ２０１４／１７７４０７，平成２８年　７月２１日国内公表，特表２０１６−５２１４６０，請求項の数（１１）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，２０１４年４月１８日（パリ条約による優先権主張外国庁受理２０１３年４月３０日，フランス共和国）を国際出願日とする出願であって，平成３０年１月１１日付けで拒絶理由通知がされ，同年３月２６日に意見書が提出され，同年５月１７日付けで拒絶査定（原査定）がされ，これに対し，同年８月１７日に拒絶査定不服審判の請求がされると同時に手続補正がされたものである。
第２　原査定の概要
　原査定（平成３０年５月１７日付け拒絶査定）の概要は次のとおりである。
１．（新規性）この出願の請求項１，２，４−７，９，１０に係る発明は，その優先日前に日本国内又は外国において，頒布された下記の文献１に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。
２．（進歩性）この出願の請求項１−１３に係る発明は，その優先日前に日本国内又は外国において，頒布された下記の文献１ないし３のいずれかに記載された発明又は電気通信回線を通じて公衆に利用可能となった発明と，下記の文献１ないし１１に記載された技術的事項に基いて，その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
１．米国特許出願公開第２００７／０２２８４１６号明細書
２．米国特許出願公開第２０１２／０１５３３９０号明細書
３．特開２０１０−０１０５８４号公報
４．特開２００１−１８５７１７号公報
５．特開２０１０−２４５５０４号公報
６．特開２００８−２２７５０１号公報
７．特開２００７−１０３４５１号公報
８．特開平８−１５３８９２号公報
９．特開２００４−０９５６４０号公報
１０．特開２００３−０３１７９８号公報
１１．国際公開第２０１１／１５５１９９号
第３　本願発明
　本願請求項１−１１に係る発明（以下，それぞれ「本願発明１」−「本願発明１１」という。）は，平成３０年８月１７日付けの手続補正で補正された特許請求の範囲の請求項１−１１に記載された事項により特定される発明であり，以下のとおりの発明である。
「【請求項１】
　六方晶構造の窒化ガリウムの第１の半導体層（４）に，この結晶構造の［０００１］指数に一致するようなマグネシウム，カルシウム，亜鉛又はフッ素のイオン注入により，注入ゾーン（８）を形成する工程と，
　前記第１の層と第２の層との間の境界面に電子ガス層（５）を形成するために，前記第１の半導体層上に前記第２の半導体層（６）を形成する工程と，
　前記第２の半導体層（６）上に，前記注入ゾーン（８）に対して垂直に，コントロールゲート（７５）を形成する工程と
　を有する，ヘテロ接合トランジスタ（１）の製造プロセスであって，
　前記第１の半導体層に前記注入ゾーンを形成する前記工程は，前記第２の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたらし，
　前記製造プロセスは，
　前記ガウス分布の注入密度ピークを有する前記第２の半導体層の前記ゾーンを除去する工程を更に有する
　ヘテロ接合トランジスタ（１）の製造プロセス。
【請求項２】
　前記注入ゾーン（８）の活性化アニール工程
　を有する，請求項１記載のプロセス。
【請求項３】
　前記第１の層が，（１１１）結晶方位を有するシリコン基板（２）上に配置される
　請求項１又は請求項２記載のプロセス。
【請求項４】
　前記イオン注入エネルギーが１ｋｅＶと１０ｋｅＶとの間である
　請求項１乃至請求項３のいずれか１項記載のプロセス。
【請求項５】
　前記第２の半導体層（６）を形成する前記工程が，エピタキシャル成長によりこの層を成長させることを含む
　請求項１乃至請求項４のいずれか１項記載のプロセス。
【請求項６】
　前記第２の半導体層（６）を形成する前記工程が，イオン注入の前記工程よりも前にある
　請求項１乃至請求項５のいずれか１項記載のプロセス。
【請求項７】
　前記第２の半導体層（６）が６方晶構造を有し，前記注入工程が，この結晶構造の［０００１］指数に一致するように行われる
　請求項６記載のプロセス。
【請求項８】
　形成された前記第２の半導体層（６）が２元ＩＩＩ族の窒化物合金である
　請求項６又は請求項７記載のプロセス。
【請求項９】
　形成された前記第２の半導体層（６）が３元ＩＩＩ族の窒化物合金である
　請求項６又は請求項７記載のプロセス。
【請求項１０】
　前記第１の半導体層に形成された前記注入ゾーンが，前記第１及び第２の半導体層の間の境界面から始まる少なくとも１５ｎｍに等しい厚さに渡って，１０１６ｃｍ−３と１０１９ｃｍ−３との間のマグネシウム密度を有する
　請求項１乃至請求項９のいずれか１項記載のプロセス。
【請求項１１】
　前記第１の半導体層に形成された前記注入ゾーンが，注入中に導入された不純物の総量の少なくとも３０％を含む
　請求項１乃至請求項１０のいずれか１項記載のプロセス。」
第４　引用文献，引用発明等
１．引用文献１について
　原査定の拒絶の理由に引用された引用文献１には，図面とともに次の事項が記載されている。
「［００８６］
FIGS. 3A through 3F  illustrate the process of fabricating an enhancement-mode III-nitride HFET according to a first embodiment of the present innovations
FIG. 3A  illustrates a preferred epitaxial structure of the present innovations, where the reference numerals  110 ,  120 ,  130  and  140  denote substrate (e.g. sapphire, silicon or SiC), nucleation layer (low temperature grown GaN nucleation layer, AlGaN or AlN), high temperature-grown GaN buffer layer, and Al
x
Ga
1-x
N barrier layer including the modulation doped carrier supply layer
Then, the fluorine ions are incorporated into Al
x
Ga
1-x
N barrier layer by, for examples, either fluorine plasma treatment or fluorine ions implantation as shown in  FIG. 3C 
The gate electrode  180  is formed on the barrier layer  140  by depositing and lift-off Ni and Au as shown in  FIG. 3D 
　　　　　　　　　EXAMPLE 1  
［００８７］ 
An AlGaN/GaN HEMT structure was grown on a (0001) sapphire substrate in an Aixtron AIX 2000 HT metal-organic chemical vapor deposition (MOCVD) system
図3Aないし図3Fは，本発明の第1の実施形態に従ったエンハンスメントモードIII族窒化物HFETの製造工程を示している
図3(a)は，本発明の好ましいエピタキシャル構造であって，参照番号110，120，130及び140は，基板(例えば，サファイア，シリコン，またはSiC)，核形成層(低温成長させたGaN核生成層，AlGaNまたはAlN)，高温成長したGaNバッファ層，および，変調ドープされたキャリア供給層を含むAl
x
Ga
1-x
Nバリア層を示している
次に，図3(c)に示すように，フッ素イオンは，例えば，
フッ素イオン注入
によって，Al
x
Ga
1-x
Nバリア層中に組み込まれる
図3(d)に示すように，バリア層140上に蒸着及びリフトオフ法されたNiおよびAuによってゲート電極180が形成される
　第1の実施形態
　
AlGaN/GaNHEMT構造を，Aixtron AIX 2000 HT有機金属化学気相成長(MOCVD)システムを用いて，(0001)サファイア基板上に成長させた
「［００８８］ ・・・ 
The typical depth distribution profile of the fluorine ions thus incorporated via the treatment is Gaussian, and the typical depth when the fluorine concentration drops from the peak by one order of magnitude is 20 nm
Note that ion implantation is another method for incorporating the fluorine ions, and it is estimated that an energy of about 10 KeV would be required
［００８９］ 
Ni/Au electron-beam evaporation and liftoff were carried out subsequently to form the gate electrodes
処理を経て組み込まれたフッ素イオンの典型的な深さ分布はガウス形であり，フッ素濃度がピーク値から一桁低下するときの典型的な深さは20nmである
なお，イオン注入とは，フッ素イオンを組み込むための別の方法であり，それは約10KeVのエネルギーが必要となるものと推定される
　
続いて，ゲート電極を形成するためにNi/Au電子ビーム蒸着およびリフトオフが行われる
「［００９１］ In order to investigate the mechanisms of the Vth shift by CF4 plasma treatment, secondary ion mass spectrum (SIMS) measurements were carried out on accompanying samples to monitor the atomic composition changes of the CF4 plasma treated AlGaN/GaN materials. In addition to Al, Ga, and N, significant amount of fluorine atoms were detected in the plasma treated sample.  FIG. 5  shows the fluorine atom concentration profile of the sample treated at a CF4 plasma power of 150 W for 2.5 minutes.・・・Because of the strong electro-negativity of the fluorine ions, the incorporated fluorine ions can provide immobile negative charges in the AlGaN barrier and effectively deplete the electrons in the channel. 」（CF4プラズマ処理によるVthシフトのメカニズムを調査するために，二次イオン質量分析(SIMS)測定を，CF4プラズマ処理されたAlGaN/GaN材料の原子組成の変化をモニターするために添付したサンプルについて行った。Al，Ga，及びNの他に，有意量のフッ素原子が，プラズマ処理されたサンプルにおいて検出された。図5は，150Wで2.5分間，CF4プラズマで処理された試料のフッ素原子濃度プロファイルを示す図である。・・・フッ素イオンの強い電気陰性度のために，導入されたフッ素イオンは，
AlGaNバリア内の固定された負電荷を提供
「［００９５］
 In  FIG. 7 , the effect of different post-gate RTA's on the fluorine atoms' distributions in AlGaN/GaN heterostructures, as measured by SIMS is shown. The untreated device is used as a reference
［００９６］
 It was found that the fluorine ions, which were incorporated into the AlGaN barrier layer by CF
4
 plasma treatment, could effectively shift the threshold voltage positively
　そして，CF4プラズマ処理により，AlGaNバリア層中に組み込まれたフッ素イオンが，閾値電圧を効果的シフトできることが明確となった。）
「［０１１２］The AlGaN/GaN HFET structure was used in this example was grown on (0001) sapphire substrates in an Aixtron AIX 2000 HT MOCVD system.・・・After gate windows with 1-μm length are opened by photolithography, the sample was put in an RIE system under CF4 plasma treatment, which removed the Si3N4 and incorporated fluorine ions in the AlGaN. The  RF power of the plasma was 150 W, as shown in FIG. 17C. ・・・Next, the 2-μm long gate electrodes were defined by photolithography followed by e-beam evaporation of Ni/Au (〜50 nm/300 nm) and liftoff as in FIG. 17F. 」（本実施例で用いたAlGaN/GaN　HFET構造は，Aixtron　AIX2000HT　MOCVD装置内で，(0001)サファイア基板上に成長された。・・・フォトリソグラフィ法を使用して1μｍ長のゲート窓を開口した後，サンプルは，RIE装置に投入されてCF4プラズマ処理され，Si3N4を除去し，AlGaN中にフッ素イオンを取り込ませた。プラズマのRFパワーは150Wであって，図17Cに示すようになる。・・・次に，2μｍ長のゲート電極は，図17Fに示すように，フォトリソグラフィとそれに続くNi/Au(〜50 nm/300 nm)のe-ビーム蒸着とリフトオフにより定められた。）
「
」
「
」
「
」
「
」
「
」
「
」
「
」
　上記摘記を参照することで，
　Ｆｉｇ．５から，ＡｌＧａＮからなるバリア層１４０とＧａＮからなるバッファ層１３０にフッ素イオンが注入されて，バリア層１４０及びバッファ層１３０のそれれぞれにフッ素イオンの注入された領域が形成され，前記フッ素イオンの注入は，前記バリア層１４０のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたらすものであること，
　Ｆｉｇ．１７Ａから，ＧａＮからなるバッファ層１３０とＡｌＧａＮからなるバリア層１４０との間の境界面に「２ＤＥＧ」，すなわち，２次元電子ガス層が形成されていること，
　Ｆｉｇ．１７Ｃから，フッ素イオンの注入が，ＡｌＧａＮからなるバリア層１４０の上面から，ＡｌＧａＮからなるバリア層１４０とＧａＮからなるバッファ層１３０に対して行われること，及び，
　Ｆｉｇ．１７Ｆから，バリア層１４０上に，フッ素イオンを注入した領域に対してゲート電極１８０が垂直に形成されていることを見て取ることができる。
　したがって，上記摘記及び図面から，引用文献１には次の発明（以下「引用発明１」という。）が記載されていると認められる。
「（０００１）サファイア基板上に成長させたＧａＮからなるバッファ層１３０と，
　前記バッファ層１３０上に形成されたＡｌＧａＮからなるバリア層１４０と，
　前記バッファ層１３０と前記バリア層１４０との間の境界面に形成された２次元電子ガス層と，
　前記バリア層１４０の上面から，前記バリア層１４０及び前記バッファ層１３０にフッ素イオンを注入することで，前記バリア層１４０に形成された負電荷領域と，
　前記バリア層１４０上に，前記フッ素イオンを注入した領域に対して垂直に形成されたゲート電極１８０と，
を有するエンハンスメントモードのIII族窒化物ＨＦＥＴの製造方法であって，
　バリア層１４０及びバッファ層１３０への前記フッ素イオンの注入は，処理を経て組み込まれたフッ素イオンの典型的な深さ分布がガウス形であり，フッ素濃度がピーク値から一桁低下するときの典型的な深さが20nmであって，前記フッ素イオンの注入は，前記バリア層１４０のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたらすものである
　エンハンスメントモードのIII族窒化物ＨＦＥＴの製造方法。」
２．引用文献２について
　原査定の拒絶の理由に引用された引用文献２には，図面とともに次の事項が記載されている。
「DESCRIPTION OF AN EMBODIMENT 
［００１９］Referring to  FIGS. 2-5 , a transistor device is described that has a lower channel charge density and/or lower channel conductivity in the gate region of the device than in the device access regions, and thus has a reduced short-circuit current Imax while still maintaining a low on-resistance.・・・
A Ga-face, III-face or III-polar III-N device can include III-N materials grown with a group III-face or [0 0 0 1] face furthest from the growth substrate, or can include source, gate, or drain electrodes on a group III-face or [0 0 0 1] face of the III-N materials
 Ga面，III族面又はIII族極性III-窒化物デバイスは，成長基板から最も遠いIII族面又は[0 0 0 1]面に成長したIII-窒化物材料を含むことができ，また，III-窒化物材料のIII族面または[0 0 0 1]面にソース，ゲート，ドレイン電極を含むことができる
「［００２６］・・・
As shown in the cross-sectional views of  FIGS. 3 ,  4 , and  5 , the device includes a substrate  10 , a semiconductor material structure  32 , a conductive channel  19 , such as a two-dimensional electron gas (2DEG) in the semiconductor material structure  32 , an insulating material layer  33 , which can include a gate insulator portion  17  beneath the gate of the device, source  14 , drain  15 , gate contacts  16 ,  18 ,  25 , and  26  (shown in the plan view of  FIG. 2 ), and field plates  27 ,  28 ,  29 , and  30  (shown in the plan view of  FIG. 2 )
［００２７］・・・
The semiconductor material structure  32  can include multiple semiconductor layers, such as channel layer  11  and barrier layer  12 , as shown in  FIGS. 3-5
For example, channel layer  11  can be GaN and barrier layer  12  can be Al
x
Ga
1-x
N
図3，図4，および図5の断面図に示すように，デバイスは，基板10，半導体材料構造体32，半導体構造32の2次元電子ガス(2DEG)のような導電性チャネル19，デバイスのゲート直下のゲート絶縁膜部分17を含む絶縁物質層33，ソース14，ドレイン15，ゲートコンタクト16，18，25および26(図2の平面図で示されている)，およびフィールドプレート27，28，29，および30(図2の平面図で示されている)を含む
　・・・
図3-5に示されているように，半導体構造32は，複数の半導体層，チャネル層11及びバリア層12を含むことができる
例えば，チャネル層11はGaNであることができ，バリア層12は，Al
x
Ga
1-x
Nとすることができる
「［００３０］
In some implementations, isolation regions  20 ,  21  and  22  are used to limit I
max
. They can be formed by implanting ions into the semiconductor material structure  32
For III-N devices, ions that may be implanted may include, but are not limited to, Al, Mg, or Fe. Or, the isolation regions can be formed by etching the semiconductor material at least to a depth greater than the depth of the device channel, thereby physically removing a portion of the device channel
いくつかの実施形態では，分離領域20，21，及び22は，I
max
を制限するために使用される。それらは，半導体材料構造体32にイオンを注入することにより形成することができる
III族窒化物デバイスの場合，注入することができるイオンは，限定されないが，
Mg
を含む。あるいは，分離領域は，少なくとも前記チャネルの深さよりも大きい深さまで半導体材料をエッチングすることにより形成することができ，それにより，装置のチャネルの部分を物理的に除去する
「
」
「
」
　上記摘記を参照し，技術常識を参酌することで，
　［００３０］に記載の，分離領域２０を形成するためのＭｇのイオン注入が，Ｆｉｇｕｒｅ４から，ＡｌxＧａ1-xＮからなるバリア層１２の上面から，ＡｌxＧａ1-xＮからなるバリア層１２とＧａＮからなるチャネル層１１に対して行われること，及び，
　バリア層１２上に，分離領域２０に対して垂直に，ゲートコンタクト１６が形成されていることを見て取ることができる。
　したがって，上記摘記及び図面から，引用文献２には次の発明（以下「引用発明２」という。）が記載されていると認められる。
「［０００１］面に成長したＧａＮからなるチャネル層１１と，
　前記チャネル層１１上に形成されたＡｌxＧａ1-xＮからなるバリア層１２と，
　前記チャネル層１１及び前記バリア層１２の間の境界面に形成された２次元電子ガス層１９と，
　前記バリア層１２の上面から，前記バリア層１２及び前記チャネル層１１にＭｇをイオン注入することで形成された分離領域２０と，
　前記バリア層１２上に，前記分離領域２０に対して垂直に形成されたゲートコンタクト１６と，
　を有するIII−窒化物トランジスタの製造方法。」
３．引用文献３について
　原査定の拒絶の理由に引用された引用文献３には，図面とともに次の事項が記載されている。
「【００１８】
１−１−２．チャネル層
　
チャネル層３は
チャネル層３を結晶性良く形成
　チャネル層３は，・・・たとえば
ＧａＮである
「【００２２】
　
第１障壁層４のＡｌ組成ｓ１は，チャネル層３のＡｌ組成ｘより大きい
このことから，第１障壁層４のバンドギャップは，チャネル層３のバンドギャップより大きい
このことにより，第１障壁層４とチャネル層３とのヘテロ界面のチャネル層３側に二次元電子ガス１２を形成することができる
「【００３３】
１−２．第１実施形態のヘテロ接合電界効果トランジスタの製造方法
　次に図１に示す第１実施形態のヘテロ接合電界効果トランジスタの製造方法について説明する。
　第１実施形態のヘテロ接合電界効果トランジスタの製造方法は，チャネル層３上に障壁層１０を形成し，障壁層１０上にソース電極７およびドレイン電極８を形成し，ソース電極７とドレイン電極８の間の障壁層１０をエッチングしてリセス領域を形成し，前記リセス領域内にゲート電極９を形成する工程を備え，障壁層１０は，チャネル層３側から順に第１障壁層４及び第２障壁層５を有し，障壁層１０のエッチングは，第２障壁層５を貫通して第１障壁層４に到達するまで行う。
　また，二次元電子ガス濃度制御領域形成工程，障壁層１０のリセス領域の洗浄処理工程，絶縁層形成工程および熱処理工程も備えることもできる。
　また，図５（ａ）から（ｃ）は，図１に示す第１実施形態のヘテロ接合電界効果トランジスタの製造過程を示す概略断面図である。図５（ａ）は，チャネル層形成工程および障壁層形成工程後の概略断面図であり，図５（ｂ）は，ソース電極およびドレイン電極形成工程後の概略断面図であり，図５（ｃ）は，エッチング工程および二次元電子ガス濃度制御領域形成工程後の概略断面図である。
　以下，第１実施形態のヘテロ接合電界効果トランジスタの各製造工程について説明する。
【００３４】
１−２−１．チャネル層形成工程
　
チャネル層３を基板１上に形成する
　たとえば，基板１上に，有機金属化学気相堆積（ＭＯＣＶＤ）法，分子線エピタキシー（ＭＢＥ）法またはハイドライド気相成長（ＨＶＰＥ）法などでチャネル層３を形成することができる。
　また，基板１とチャネル層３の間にバッファ層２を有機金属化学気相堆積（ＭＯＣＶＤ）法，分子線エピタキシー（ＭＢＥ）法またはハイドライド気相成長（ＨＶＰＥ）法などで形成することもできる。
【００３５】
１−２−２．障壁層形成工程
　
障壁層１０をチャネル層３の上に形成する
　
チャネル層３の上に，第１障壁層４
形成する
【００３６】
１−２−３．ソース電極およびドレイン電極形成工程
　ソース電極７およびドレイン電極８を第２障壁層５の上の一部に形成する。ソース電極７およびドレイン電極８は，たとえば以下に示す方法で形成することができる。
　まず，フォトリソグラフィ技術を利用して，第２障壁層５の表面上に所定の形状にパターニングされたレジストを形成ことができる。
　その後，ソース電極７およびドレイン電極８の形成方法は特に限定されないが，たとえばＥＢ蒸着法を用いて形成することができる。つぎに，レジストをたとえばリフトオフ法により除去し，熱処理を施すことができる。ソース電極７およびドレイン電極８の間隔は，ＨＦＥＴの所望する性能に応じて調節される。
【００３７】
１−２−４．エッチング工程
　
ソース電極７とドレイン電極８の間の一部の障壁層１０を第１障壁層４に達するまでエッチングすることにより選択除去し，障壁層１０のリセス領域を形成する
　・・・
　また，フッ素系ガスプラズマを用いたエッチング工程と同時にフッ素原子を障壁層１０に導入し，二次元電子ガス濃度制御領域６を形成することもできる。また，二次元電子ガス濃度制御領域６は，ゲート電極９下のチャネル層３にも形成されてもよい。」
「【００３９】
　
また，このエッチング工程において第１障壁層４は，なくならない程度に一部削られていてもよい
　また，ドライエッチングを行うプラズマを発生させる装置としては，たとえばＲＩＥ装置または誘導結合プラズマ（ＩＣＰ）エッチング装置等のガスプラズマを発生させうる装置をいずれも使用することができる。
【００４０】
１−２−５．二次元電子ガス濃度制御領域形成工程
　
二次元電子ガス濃度制御領域６をゲート電極９の直下の第１障壁層４に形成してもよい
二次元電子ガス濃度制御領域６は，ゲート電極９下のチャネル層３にも形成されてもよい
　
二次元電子ガス濃度制御領域６は
　たとえば塩素系ガスプラズマを用いてエッチングを行った場合，あるいはフッ素導入量が少ない条件，フッ素がほとんど導入されない条件またはアニールするとフッ素が障壁層１０の表面から抜け出す条件（例えばＲＩＥ装置を用いた場合，基板１の裏面へのバイアス電圧を小さくする等）でフッ素系ガスプラズマを用いてエッチングを行った場合などで，
エッチング工程後にさらにフッ素原子などを導入する工程を行うことにより，二次元電子ガス濃度制御領域６を形成することができる
この場合，たとえばイオン注入機などの装置を用いて，フッ素原子，マグネシウム原子
を導入することができる
「【００４３】
１−２−８．ゲート電極形成工程
　
エッチング工程により選択除去した障壁層１０のリセス領域にゲート電極９を形成する
「
」
「
」
　上記摘記を参照し，技術常識を参酌することで，
　図１から，第１障壁層４上に，二次元電子ガス濃度制御領域６に対して垂直に，ゲート電極９が形成されていること，及び，
　【００４０】に記載の，二次元電子ガス濃度制御領域６を形成するためのフッ素原子またはマグネシウム原子のイオン注入が，図５から，第１障壁層４の上面から，第１障壁層４とチャネル層３に対して行われることを見て取ることができる。
　したがって，上記摘記及び図面から，引用文献３には次の発明（以下「引用発明３」という。）が記載されていると認められる。
「ＧａＮからなるチャネル層３と，
　前記チャネル層３上に形成された第１障壁層４と，
　前記チャネル層３と前記第１障壁層４との間の境界面に形成された二次元電子ガス層１２と，
　ゲート電極９の直下の前記第１障壁層４，及び，前記ゲート電極９下の前記チャネル層３に形成された二次元電子ガス濃度制御領域６と，
　前記第１障壁層４上に，前記二次元電子ガス濃度制御領域６に対して垂直に形成された前記ゲート電極９と，
　を有し，前記二次元電子ガス濃度制御領域６は，前記第１障壁層４の上面から，フッ素原子またはマグネシウム原子をイオン注入することで形成したものである
　ヘテロ接合電界効果トランジスタの製造方法。」
４．引用文献４について
　原査定の拒絶の理由に引用された引用文献４には，図面とともに次の事項が記載されている。
「【００２２】
【発明の実施の形態】本発明の実施形態を図面を参照しながら説明する。図1に示すように，分子線エピタキシャル装置，あるいは有機金属気相成長装置等を用いて，サファイア基板1上に，膜厚５００Åのアンドープ型AlNバッファ層2，膜厚３μｍのアンドープ型GaNチャネル層（電子走行層）3，膜厚２００Åのn型AlxG1-xaN電子供給層(0x0.5)4，膜厚２５０Åのn型GaNオーミックコンタクト層5を順に成長させる。この時のドーピング濃度は，電子供給層４のn型不純物（ドーパント）がSiである場合は，例えば2〜4×1018cm-3に設定し，オーミックコンタクト層５のn型ドーパントがSiである場合は，例えば4〜8×1018cm-3に設定する。
【００２３】基板全面に熱CVD等でSiO2膜を堆積させ，PEP(Photo Engraving Process)工程を経てレジストでパターンニングを施し，弗化アンモニウム等でウェットエッチングを行い，FET作製領域上のSiO2膜マスクを形成する。続いて，レジストをアセトン等で除去した後，塩素系ガスおよびアルゴン等の不活性ガスを用いた例えばECR-RIEによりメサ形状に素子分離を行う（不図示）。
【００２４】次に，SiO2膜マスク（不図示）を弗化アンモニウム等で除去し，基板全面に熱CVD等でSiO2膜１２を体積させ，PEP工程を経てパターンニングを施したレジスト11を形成し，弗化アンモニウム等でウェットエッチングを行い，イオン注入およびゲートリセスエッチング用のSiO2膜マスク12を形成する（図２）。次に，図3に示すように前述のパターニングされたレジスト11，およびSiO2膜12をマスクとしてMg+イオンの注入を行い，オーミック・コンタクト層5と電子供給層4へ不純物導入領域14を形成する。注入条件は，n型半導体から構成される電子供給層4内の不純物導入領域をp型へ反転可能な，例えば，イオン加速エネルギー20[keV]，ドーズ量1.0×1014[cm-2]とする。
【００２５】続いて，レジスト11をアセトン等で除去した後，図4に示すように塩素系ガスおよびアルゴン等の不活性ガスを用いた例えばECR-RIEによりゲートリセスエッチング15を行う。このエッチングによって，開口領域のオーミック・コンタクト層16を除去し，電子供給層(0x0.5)表面17を露出させる。次に，図5に示すようにSiO2膜マスク12を除去した後，イオン注入したMg+の活性化熱処理を行い開口した電子供給層表面領域にショットキーコンタクト層であるp型の半導体層６を形成する。例えば，窒素雰囲気中にて温度1200[℃]，時間180[秒]の熱処理を行う。
【００２６】尚，ショットキーコンタクト層６の導電型は，ｐ型だけに限らず，ｉ型でもよい。半導体層６のｎ型不純物濃度が電子供給層のｎ型不純物濃度よりも二桁以上低ければ，すなわち，半導体層６のｎ型不純物濃度が１０16ｃｍ-3以下であれば，ゲート電極と良好なショットキー特性を得られる。
【００２７】その後，図６に示すようにオーミック電極形成の為のPEPを行いパターニングされたレジスト18を形成する。PEP後に，電子ビーム蒸着装置を用いて金属膜あるいは金属多層膜19を蒸着する。例えば，Ti層(下層)，Al層(上層)を順次積層する。次に図７に示すようにリフトオフ工程を行い，ソース電極8およびドレイン電極9を形成し，続いてアニール処理を行う。例えば，アニール条件は，窒素雰囲気中にて850℃にて行う。続いて，図８に示すようにゲート電極形成の為のPEPを行いパターニングされたレジスト20を形成する。PEP後に，電子ビーム蒸着装置を用いて金属膜あるいは金属多層膜を蒸着21する。例えば，Ni層(下層)，Au層(上層)を順次積層する。次に図９に示すようにリフトオフ工程を行い，ゲート電極7を形成し，続いてアニール処理を行う。例えば，アニール条件は，窒素雰囲気中にて350℃にて行う。
【００２８】なお，本発明の実施形態の変形例としては，図１０に示すようにチャネル層3と電子供給層4の層間にアンドープ型AlxG1-xaN(0x0.5)層からなるスペーサ層22を有した電界効果トランジスタ構造でもよい。」
５．引用文献５について
　原査定の拒絶の理由に引用された引用文献５には，図面とともに次の事項が記載されている。
「【００２３】
　図２に示すように，本発明の電子デバイス用エピタキシャル基板１は，横方向を電流導通方向とする電子デバイス用エピタキシャル基板であって，Si単結晶基板２と，Si単結晶基板２上に形成した絶縁層としてのバッファ３と，バッファ３上に複数層のIII族窒化物層をエピタキシャル成長させて形成した主積層体４とを具え，バッファ３は，Si単結晶基板２と接する初期成長層５および初期成長層５上の超格子多層構造からなる超格子積層体６を少なくとも有し，初期成長層５はAlN材料からなり，かつ超格子積層体６はBa1Alb1Gac1Ind1N(0≦a1≦1, 0≦b1≦1, 0≦c1≦1, 0≦d1≦1, a1+b1+c1+d1=1)材料からなる第１層６ａおよび該第１層６ａとはバンドギャップの異なるBa2Alb2Gac2Ind2N(0≦a2≦1, 0≦b2≦1, 0≦c2≦1, 0≦d2≦1, a2+b2+c2+d2=1)材料からなる第２層６ｂを交互に積層してなり，超格子積層体６と主積層体４のバッファ３側の部分４´とは，ともにC濃度が1×1018/cm3以上であることを特徴とし，かかる構成を有することにより，横方向リーク電流の低減および横方向耐圧特性を良好に両立させのみでなく，縦方向耐圧を向上させることができるものである。
【００２４】
　
Si単結晶基板２の面方位は
III族窒化物の(0001)面を表面平坦性よく成長させるためには，(111)面を使用することが望ましい
６．引用文献６について
　原査定の拒絶の理由に引用された引用文献６には，図面とともに次の事項が記載されている。
「【００７３】
　図２（ａ）および２（ｂ）は，本発明の別の実施形態による，キャップ層３４，３４’を有する高電子移動度トランジスタを例示する。基板１０，チャネル層２０，バリア層２２，オーミックコンタクト３０およびゲートコンタクト３２は，図１（ａ）および１（ｂ）を参照して上述のように提供されてもよい。図２（ａ）および２（ｂ）で見られるように，キャップ層３４，３４’は，キャップ層３４，３４’の外側表面にまたはその近傍にドープ領域４０を含む。キャップ層３４，３４’は，例えば参照により本明細書に組み込まれる特許および特許出願に記載されるようなＧａＮ層および／またはＡｌＧａＮ層などのＧａＮベースのキャップ層であってもよい。
本発明のいくつかの実施形態では，ドープ領域４０は，Ｍｇ，Ｂｅ，Ｚｎ，Ｃａおよび／またはＣなどのｐ型ドーパントでドープされる
７．引用文献７について
　原査定の拒絶の理由に引用された引用文献７には，図面とともに次の事項が記載されている。
「【００２６】
　次に，高抵抗ＧａＮ層４の全面に，図示しないアクセプタ注入用のマスクを形成する。このマスクにはｐ型ＧａＮ領域３を形成すべき部分に対応して選択的に開口が形成されている。その開口を介して，
アクセプタとして例えばマグネシウム（Ｍｇ）を高抵抗ＧａＮ層４の表面に選択的に注入する
８．引用文献８について
　原査定の拒絶の理由に引用された引用文献８には，図面とともに次の事項が記載されている。
「【００２２】なお，ｎ型不純物としては，Ｓｉ以外として，ＳｎやＧｅを用いることができる。また
ｐ型不純物としてはＭｇ以外として，Ｚｎ，Ｃｄ，Ｂｅ，Ｃａなどを用いることができる
９．引用文献９について
　原査定に引用された上記引用文献９には，図面とともに次の事項が記載されている。
「【請求項６】　窒化物半導体からなる結晶層を具備する半導体装置の製造方法であって，素子分離領域に原子番号２０以上でかつＩＩ族原子をイオン注入する工程を含んでなる半導体装置の製造方法。」
「【００４１】
実施の形態２．
実施の形態２に係る半導体装置の製造方法について，図３に基づき説明する。
図３は，半導体装置のＡｌＧａＮバリア層とＧａＮチャネル層中の深さ方向における不純物分布を表したものである
２１はイオン注入された原子のうちのチャネリング成分
実施の形態２に係る半導体装置の製造方法では，イオン注入方法としてチャネリングおよび多段イオン注入を適用する
【００４２】
通常，ＡｌＧａＮバリア層３とＧａＮチャネル層２の不純物濃度（ｎ型）はトランジスタ特性を最適化するように設計される。例えば，ＡｌＧａＮバリア層３中にｎ型不純物の濃度の高い層がある一方，ＧａＮチャネル層２中の不純物濃度はＡｌＧａＮバリア層３中と比較して低く設定されている。このため，素子分離領域７におけるウエハ表面から深い領域では比較的イオン注入の不純物を低くしても，充分な高抵抗領域を形成することが可能である。
【００４３】
そこで，イオン注入時のチャネリング現象を利用し，イオン注入された原子中のチャネリング成分の分布（図３中の２１）に示されるように，ウエハ表面から深い領域まで原子番号２０以上の重い原子を到達させる。ここで，チャネリングとは，結晶軸にほぼ沿ってイオンを入射させることを指す。この場合，イオンが原子に衝突する確率は減少するが，少ない加速エネルギーで深くまでイオンを到達させることが可能となる。なお，原子番号２０以上の重い原子のイオンではチャネリングした原子でも欠陥を効率的に発生させることが可能である。
【００４４】
また，ＡｌＧａＮバリア層３中のｎ型不純物が平坦に分布する領域では，イオン注入の加速エネルギー，ドーズ量を変えて複数回繰り返す方法，つまり多段イオン注入（図３中の２０の分布）で，いわゆるボックス型の欠陥分布を実現できる。
【００４５】
上述の２方法を単独で，あるいは組み合わせて適用することにより，図３中で示されるイオン注入されたトータルの分布２２が得られる。かかる製造方法の適用により，素子分離領域７の深さ方向おけるすべての部分で欠陥濃度を結晶層中のｎ型不純物濃度１９より高濃度化することができ，この結果，深さ方向に均一な高抵抗領域を安定に形成することが可能となって，何らトランジスタ動作に寄与しない無効な電流を大幅に低減する効果がもたらされる。」
１０．引用文献１０について
　原査定に引用された上記引用文献１０には，図面とともに次の事項が記載されている。
「【００１５】
本発明に係る半導体装置の製造方法の好ましい態様では，前記第ディープＳＤ領域を形成するイオン注入工程におけるイオン注入角度を，前記半導体基板の配向面の方位と整合させ，これによりチャネリングを発生させて前記ディープＳＤ領域を形成する
「【００２３】引き続き，図１（ｂ）に示すように，ディープＳＤ領域２４形成のためのイオン注入を行う（ステップＳ６）。このイオン注入では，側壁１４を含むゲート電極構造をマスクとして自己整合的にイオンを注入し，また，基板１１の配向面（１１０）と整合した角度（０°）±０．５°の角度での注入を行う。
本明細書では，基板の配向面と整合したイオン注入をチャネリング注入と呼び，これによって形成されるディープＳＤ領域２４の底部をチャネリングテールと呼ぶ
【００２４】本実施形態例におけるチャネリング注入では，シリコン基板１１の配向面とイオン注入角度とを正確に整合させることの他に，シリコン基板１１内には高濃度のイオン注入が既に成されていないこと，注入する基板部分の表面に酸化膜が形成されていないこと，及び，シリコン基板１１がアモルファス化していないことが好ましい。このような注入方法を採用すると，縦方向に特に選択的なイオン注入が行われるため，得られるディープＳＤ領域２４において良好なチャネリングテールが形成される。つまり，ディープＳＤ領域２４の底部付近に形成される不純物イオン濃度のプロファイルについて，よりなだらかな勾配の濃度分布が得られる。このため，その部分における電界強度が小さく，且つ，導入による結晶欠陥が小さなチャネリングテールが得られる。なお，このときのチャネリング注入によって，シリコン基板１１がアモルファス化するおそれがあるときには，基板温度を零下１００℃以下にして行う。これによって，アモルファス化に伴って導入される欠陥が抑制できる。」
１１．引用文献１１について
　原査定に引用された上記引用文献１１には，図面とともに次の事項が記載されている。
「［００１０］本発明によれば，イオンガンのイオン照射面に対向する位置に基板を搬送し，イオンガンにより基板に対して不純物のイオンを照射することで基板内に不純物が導入される。
このとき，基板に対して略直交する方向から不純物のイオンを照射する構成を採用することで，チャネリング現象により基板表面から任意の深い位置まで不純物のイオンを導入できる
［００１１］本発明においては，イオン照射面から基板に向かう側を下として
，イオンガンは，不純物のイオンを含むプラズマを発生し得るプラズマ発生室と，このプラズマ発生室の下端部に設けられてイオン照射面を構成するグリッド板とを備え，このグリッド板に複数の透孔が形成され，この透孔が形成された領域は基板面積より大きく，このグリッド板を所定電圧に保持してプラズマ発生室内に発生させたプラズマ中の不純物のイオンが各透孔を通して下方に引き出されるように構成することが好ましい
［００１２］これによれば，グリッド板に印加する電圧を制御するだけで，基板内での不純物の深さや濃度を高精度で制御することができる。その上，グリッド板の透孔が形成された領域を基板面積よりも大きくして基板全面に亘って一様に不純物のイオンが照射されるため，基板表面に対してイオンビームを走査するものと比較して処理時間を短くでき，しかも，一層の低コスト化を図ることができる。
［００１３］また，本発明においては，イオン照射面と基板との間に位置して基板を局所的に遮蔽するマスクと，このマスクをイオン照射面と基板との間の遮蔽位置に進退自在に移送する移送手段とを更に備えることが望ましい。これによれば，マスクを適宜進退させるだけで，基板に対して局所的な不純物のイオンの導入が可能となり，選択エミッタ構造における不純物の導入に特に有利となる。このとき，基板表面にマスクを形成したり，このマスクを除去したりする等の工程が不要となり，量産性を一層向上できる。」
「［００１５］さらに，上記課題を解決するために，
本発明の太陽電池製造方法は，太陽電池用の基板に対し，この基板に対向配置されたイオンガンのイオン照射面から，Ｐ，Ａｓ，Ｓｂ，Ｂｉ，Ｂ，Ａｌ，Ｇａ及びＩｎの中から選択された不純物のイオンを照射するイオン照射処理工程と，イオン照射処理工程により基板内に生じた欠陥をアニール処理にて修復する欠陥修復工程と，このアニール処理によって不純物を拡散させる不純物拡散工程と，を含むことを特徴とする
［００１６］本発明によれば，
チャネリング現象により基板表面から任意の深い位置まで不純物のイオンが導入されるため，より低エネルギーで注入が出来る
「［００１９］図１及び図２を参照して，Ｍは，本発明の実施形態の太陽電池製造装置であり，太陽電池製造装置Ｍは，略直方体の形状を有する中央の搬送室１と，その周囲にゲートバルブＶを介して設けられたロードロック室２及びアニール室３とを備える。搬送室１には，図示省略の真空ポンプに通じる排気管１１が接続され，所定真空圧に真空引きして保持できる。搬送室１内のロードロック室２に対向する位置には，処理室４を画成する仕切板４１が配置されている。仕切板４１の下端は，後述するマスク用の回転テーブル表面近傍まで延びている。そして，この処理室４を臨むように搬送室１の上面にはイオンガン５が設けられている。
［００２０］イオンガン５は，有底筒状のイオンガン本体５１とこのイオンガン本体５１の下端開口に装着されてイオン照射面をなすグリッド板５２とから構成され，イオンガン本体５１及びグリッド板５２により囲繞された内部空間がプラズマ発生室５０を構成する。イオンガン本体５１は，仕切板４１で区画された領域で搬送室上面１２に形成された開口１２ａにその上方から挿設され，底板５１ａに形成したフランジ５１ｂが開口１２ａの周縁部に掛止されることで吊設されている。イオンガン本体５１の底板５１ａ上には，プラズマ発生室５０内に磁束線を形成する永久磁石５３が配置され，永久磁石５３上には高周波アンテナ５４が設けられている。そして，高周波アンテナ５４が，マッチングボックス５５を介して高周波電源５６に接続されている。
［００２１］イオンガン本体５１には，リンを含むガスを導入するガス導入管５７が接続され，このガス導入管５７の他端がマスフローコントローラを介して，リンを含むガスを貯蔵したガス源に連通している。リンを含むガスとしては，ＰＨ ３ ，ＰＦ ３ ，ＰＦ ５ ，ＰＣｌ ３ ，ＰＣｌ ５ ，ＰＯＣｌ ３ 等が挙げられる。なお，基板に導入しようとする不純物は基板に応じて適宜選択され，リンを含むガスの他，Ａｓを含むガス（ＡｓＨ ３ ，ＡｓＦ ３ ，ＡｓＦ ５ ，ＡｓＣｌ ３ ，ＡｓＣｌ ５ 等），周期律表のＶ族に属するＳｂ又はＢｉを含むガス，Ｂを含むガス（Ｂ ２ Ｈ ６ ，ＢＦ ３ ，ＢＣｌ ３ ，ＢＢｒ ３ 等）や，周期律表のＩＩＩ族に属するＡｌ，Ｇａ，Ｉｎを含むガス等が用いられる。また，ガスの供給方法は上記に限られるものではなく，リン等の不純物を含む液体試料又は固体試料を気化させ，この気化させたものをガス導入管５７を介してプラズマ発生室５０に供給するようにしてもよい。
［００２２］他方，グリッド板５２は，Ｃ（カーボン），Ａｌ（アルミ），Ｓｉ（シリコン），ＣＮ（チッ化カーボン），ＳＵＳ等の導電性をもつ材料の板からなり，その表面には，複数の透孔５２ａが形成されている。この場合，透孔５２ａの径，形成する個数や透孔５２ａ相互の間隔は，導入する不純物に応じて適宜選択される。そして，透孔５２ａが形成された領域は，基板Ｓ面積よりも大きくなるように定寸され，また，グリッド板５２はイオン引出用の電源（図示省略）に接続され，所定電位が印加されるようになっている。これにより，ガス導入管５７を介してプラズマ発生室５０内に所定のガスを導入して高周波アンテナ５４に所定の高周波電力を印加することで，プラズマ発生室５０内にＩＳＭ（Inductive Super Magnetron）方式でプラズマが発生する。そして，グリッド板５２に所定電位を与えることで，プラズマ中のリンイオンがグリッド板５２の開口５２ａを介して下方に引き出される。」
第５　対比・判断
１．引用文献１を主引例とした，本願発明１の進歩性の検討
（１）対比
　本願発明１と引用発明１とを対比すると，次のことがいえる。
　引用発明１の「ＧａＮからなるバッファ層１３０」，「ＡｌＧａＮからなるバリア層１４０」，「『バリア層１４０及びバッファ層１３０』における『フッ素イオン』が『注入』された領域」及び「ゲート電極１８０」は，それぞれ，本願発明１の「窒化ガリウムの第１の半導体層」，「第２の半導体層」，「注入ゾーン」及び「コントロールゲート」に相当する。
　また，技術常識に照らして，引用発明１において，ＧａＮからなるバッファ層１３０上にＡｌＧａＮからなるバリア層１４０を形成することで，バッファ層１３０とバリア層１４０との間の境界面に２次元ガス層が形成されることは明らかである。
　したがって，本願発明１と引用発明との間には，次の一致点，相違点があるといえる。
（一致点）
「窒化ガリウムの第１の半導体層に，マグネシウム，カルシウム，亜鉛又はフッ素のイオン注入により，注入ゾーンを形成する工程と，
　前記第１の層と第２の層との間の境界面に電子ガス層を形成するために，前記第１の半導体層上に前記第２の半導体層を形成する工程と，
　前記第２の半導体層上に，前記注入ゾーンに対して垂直に，コントロールゲートを形成する工程と
　を有するヘテロ接合トランジスタの製造プロセスであって，
　前記第１の半導体層に前記注入ゾーンを形成する前記工程は，前記第２の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたらす
　ヘテロ接合トランジスタの製造プロセス。」
（相違点）
（相違点１）本願発明１は，「第２の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたら」すように「六方晶構造の窒化ガリウムの第１の半導体層（４）に，この結晶構造の［０００１］指数に一致するようなマグネシウム，カルシウム，亜鉛又はフッ素のイオン注入により，注入ゾーン（８）を形成」し，「前記ガウス分布の注入密度ピークを有する前記第２の半導体層の前記ゾーンを除去する工程を更に有する」のに対し，引用発明１では，ＧａＮの結晶構造が特定されておらず，また，ＧａＮからなるバッファ層１３０へフッ素イオンを注入する際の注入の方向が特定されておらず，さらに，イオン注入後に，ＡｌＧａＮからなるバリア層１４０における，ガウス分布の注入密度ピークを有するゾーンを除去する工程を備えていない点。
（２）相違点についての判断
ア　上記相違点１について検討すると，相違点１に係る本願発明１の「第２の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたら」すように「六方晶構造の窒化ガリウムの第１の半導体層（４）に，この結晶構造の［０００１］指数に一致するようなマグネシウム，カルシウム，亜鉛又はフッ素のイオン注入により，注入ゾーン（８）を形成」し，その後，「前記ガウス分布の注入密度ピークを有する前記第２の半導体層の前記ゾーンを除去する」工程を備えるという構成は，上記引用文献１ないし１１のいずれにも記載されておらず，また，このような構成を採用する動機も示されていない。
イ　しかも，「半導体大事典」（株式会社　工業調査会，１９９９年１２月２０日発行）の，「チャネリング　ｃｈａｎｎｅｌｉｎｇ　規則的な原子配列を持つ単結晶の中で，イオンが原子列の隙間に沿って走行すると，イオンは原子の散乱（核阻止能）を受けにくくなり，電子阻止能による減速のみを受けながら非晶質材料の場合の数倍の深さにまで侵入する。このような現象をチャネリングという。チャネリングが起こった場合，イオンの分布はＬＳＳ理論から大きくずれる。＜途中省略＞
チャネリング効果を積極的に利用するためには，単結晶基板への注入イオンの入射角を厳密に制御しなければならず，再現性を確保することは困難である
したがって，特別な場合を除いて，イオン注入ではチャネリングを避けるために，イオンビームに対する基板の向きを結晶の主軸から７〜８°傾ける，薄い酸化膜などを通してイオン注入を行う，あらかじめ基板に非晶質層を形成するプリアモルファス化を行う，などの手法が取られる
　そして，本願発明１は，上記相違点１に係る構成を備えることにより，本願明細書に記載された「【００２６】図６は，ＧａＮ層４の六方晶構造の概略透視図である。ＧａＮの結晶構造は，結晶チャネル（crystal channels）を形成し，あたかもその中では，注入されたイオンとの相互作用が最小となり，注入されたイオンが所定のエネルギーでより深くまで注入されるようになる。加えて，ＧａＮは比較的高い原子密度を有し，結晶チャネルの周辺に集中する高い原子密度を誘発し，それゆえ，チャネルイオンの誘導（guidance）を促進する。【００２７】そのような注入方式がここでは用いられているが，一方で，それは，注入プロファイルのコントロールが不足する結果となるために，従来技術では避けられてきた。そのような深さ方向のチャネル注入（depthwise-channeled implantation）は，マグネシウム，カルシウム，亜鉛又はフッ素のイオンを用いると，特に有利である。これらのイオンは，それらが結晶チャネルを通過する間に，結晶構造の原子の電子と低いレベルでの相互作用をもたらす特別な原子番号を有している。そのようなイオンのチャネル注入は，従来技術に係る注入と比べると，層４のＧａＮの結晶構造に生じる結晶欠陥の数量を大幅に削減する。所定のイオン注入深さに関しては，比較的低い注入エネルギーが用いられても良い。そのような注入はまた，電子ガス層５の伝導特性をより少なく低下させる。マグネシウムイオンを用いることが特に有利であることが分かっている。特に，所定の注入エネルギーに関して，チャネル注入でのマグネシウムの注入深さは，従来技術に係る傾斜注入（inclined implantation）で得られる注入深さよりも数１０倍も大きい。」，「【００３６】このように形成された注入ゾーン８は，有利には，１５ｎｍと８００ｎｍとの間の厚さを有する。注入ゾーン８は１０１６ｃｍ−３と１０１９ｃｍ−３との間の最大マグネシウム不純物濃度をたぶん有するであろう。ＧａＮ層中のｐ型の地の，又は，意図しない不純物濃度は通常は約１０１５ｃｍ−３である。注入ゾーン８のマグネシウム不純物濃度は，このように，（オフ状態で空乏である）この境界面ＩＦの電子密度に影響を与えるほど境界面ＩＦ近傍で十分に高く，（オン状態で）これらの電子の移動を妨げないほど十分に低い。」，及び「【００４７】また，ＧａＮ層４に注入を行い，（エッチング又はエピタキシャル成長チャンバ（chamber）での昇華により）ガウス注入に対応する部分を除去し，この部分は次に犠牲層として用いられ，ゾーン５１の下の注入ゾーン８内のチャネル注入を保護するだけのために，層６を成膜することを想像することも可能である。【００４８】注入が進行するときに，欠陥が結晶構造に蓄積する。結晶チャネルの規則性を乱す結晶欠陥の出現により，チャネル注入は制限される。これらの乱れは，注入イオン濃度に上限を課す。この上限は，注入ゾーン８の不純物濃度よりも必ず大きい。」という格別な効果を奏するものと認めれる。
ウ　しかも，引用発明１は，「バリア層１４０に形成した負電荷領域」という発明特定事項を備えることによって，「フッ素イオンの強い電気陰性度のために，導入されたフッ素イオンは，AlGaNバリア内の固定された負電荷を提供し，チャネル内に電子を効果的に除去できる。」（［００９１］）という効果を得る発明であるところ，上記相違点１について，本願発明１の構成を採用すると，前記「バリア層１４０に形成した負電荷領域」が除去されることとなり，引用発明１の前記効果を得ることに妨げとなることから，引用発明１において当業者が上記相違点１の構成を採用することに阻害事由が存在する。
エ　したがって，本願発明１は，当業者であっても引用発明１と，引用文献１ないし１１に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
２．引用文献２を主引例とした，本願発明１の進歩性の検討
（１）対比
　本願発明１と引用発明２とを対比すると，次のことがいえる。
　引用発明２の「ＧａＮからなるチャネル層１１」，「ＡｌxＧａ1-xＮからなるバリア層１２」，「Ｍｇをイオン注入することで形成された分離領域２０」及び「ゲートコンタクト１６」は，それぞれ，本願発明１の「窒化ガリウムの第１の半導体層」，「第２の半導体層」，「注入ゾーン」及び「コントロールゲート」に相当する。
　また，技術常識に照らして，引用発明２において，ＧａＮからなるチャネル層１１上にＡｌxＧａ1-xＮからなるバリア層１２を形成することで，チャネル層１１とバリア層１２との間の境界面に２次元ガス層が形成されることは明らかである。
　したがって，本願発明１と引用発明２との間には，次の一致点，相違点があるといえる。
（一致点）
「窒化ガリウムの第１の半導体層に，マグネシウム，カルシウム，亜鉛又はフッ素のイオン注入により，注入ゾーンを形成する工程と，
　前記第１の層と第２の層との間の境界面に電子ガス層を形成するために，前記第１の半導体層上に前記第２の半導体層を形成する工程と，
　前記第２の半導体層上に，前記注入ゾーンに対して垂直に，コントロールゲートを形成する工程と
　を有するヘテロ接合トランジスタの製造プロセス。」
（相違点）
（相違点１）本願発明１は，「第２の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたら」すように「六方晶構造の窒化ガリウムの第１の半導体層（４）に，この結晶構造の［０００１］指数に一致するようなマグネシウム，カルシウム，亜鉛又はフッ素のイオン注入により，注入ゾーン（８）を形成」し，「前記ガウス分布の注入密度ピークを有する前記第２の半導体層の前記ゾーンを除去する工程を更に有する」のに対し，引用発明２では，ＧａＮの結晶構造が特定されておらず，また，ＧａＮからなるチャネル層１１へＭｇのイオンを注入する際の注入の方向，及び，当該注入がＡｌxＧａ1-xＮからなるバリア層１２に厚さ方向のガウス分布を有する注入密度ピークをもたらすものであることが特定されておらず，さらに，イオン注入後に，ＡｌxＧａ1-xＮからなるバリア層１４０における，ガウス分布の注入密度ピークを有するゾーンを除去する工程を備えていない点。
（２）相違点についての判断
ア　上記相違点１について検討すると，相違点１に係る本願発明１の「第２の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたら」すように「六方晶構造の窒化ガリウムの第１の半導体層（４）に，この結晶構造の［０００１］指数に一致するようなマグネシウム，カルシウム，亜鉛又はフッ素のイオン注入により，注入ゾーン（８）を形成」し，その後，「前記ガウス分布の注入密度ピークを有する前記第２の半導体層の前記ゾーンを除去する」工程を備えるという構成は，上記引用文献１ないし１１のいずれにも記載されておらず，また，このような構成を採用する動機も示されていない。
イ　しかも，「半導体大事典」（株式会社　工業調査会，１９９９年１２月２０日発行）の，「チャネリング　ｃｈａｎｎｅｌｉｎｇ　規則的な原子配列を持つ単結晶の中で，イオンが原子列の隙間に沿って走行すると，イオンは原子の散乱（核阻止能）を受けにくくなり，電子阻止能による減速のみを受けながら非晶質材料の場合の数倍の深さにまで侵入する。このような現象をチャネリングという。チャネリングが起こった場合，イオンの分布はＬＳＳ理論から大きくずれる。＜途中省略＞
チャネリング効果を積極的に利用するためには，単結晶基板への注入イオンの入射角を厳密に制御しなければならず，再現性を確保することは困難である
したがって，特別な場合を除いて，イオン注入ではチャネリングを避けるために，イオンビームに対する基板の向きを結晶の主軸から７〜８°傾ける，薄い酸化膜などを通してイオン注入を行う，あらかじめ基板に非晶質層を形成するプリアモルファス化を行う，などの手法が取られる
　そして，本願発明１は，上記相違点１に係る構成を備えることにより，本願明細書に記載された「【００２６】図６は，ＧａＮ層４の六方晶構造の概略透視図である。ＧａＮの結晶構造は，結晶チャネル（crystal channels）を形成し，あたかもその中では，注入されたイオンとの相互作用が最小となり，注入されたイオンが所定のエネルギーでより深くまで注入されるようになる。加えて，ＧａＮは比較的高い原子密度を有し，結晶チャネルの周辺に集中する高い原子密度を誘発し，それゆえ，チャネルイオンの誘導（guidance）を促進する。【００２７】そのような注入方式がここでは用いられているが，一方で，それは，注入プロファイルのコントロールが不足する結果となるために，従来技術では避けられてきた。そのような深さ方向のチャネル注入（depthwise-channeled implantation）は，マグネシウム，カルシウム，亜鉛又はフッ素のイオンを用いると，特に有利である。これらのイオンは，それらが結晶チャネルを通過する間に，結晶構造の原子の電子と低いレベルでの相互作用をもたらす特別な原子番号を有している。そのようなイオンのチャネル注入は，従来技術に係る注入と比べると，層４のＧａＮの結晶構造に生じる結晶欠陥の数量を大幅に削減する。所定のイオン注入深さに関しては，比較的低い注入エネルギーが用いられても良い。そのような注入はまた，電子ガス層５の伝導特性をより少なく低下させる。マグネシウムイオンを用いることが特に有利であることが分かっている。特に，所定の注入エネルギーに関して，チャネル注入でのマグネシウムの注入深さは，従来技術に係る傾斜注入（inclined implantation）で得られる注入深さよりも数１０倍も大きい。」，「【００３６】このように形成された注入ゾーン８は，有利には，１５ｎｍと８００ｎｍとの間の厚さを有する。注入ゾーン８は１０１６ｃｍ−３と１０１９ｃｍ−３との間の最大マグネシウム不純物濃度をたぶん有するであろう。ＧａＮ層中のｐ型の地の，又は，意図しない不純物濃度は通常は約１０１５ｃｍ−３である。注入ゾーン８のマグネシウム不純物濃度は，このように，（オフ状態で空乏である）この境界面ＩＦの電子密度に影響を与えるほど境界面ＩＦ近傍で十分に高く，（オン状態で）これらの電子の移動を妨げないほど十分に低い。」，及び「【００４７】また，ＧａＮ層４に注入を行い，（エッチング又はエピタキシャル成長チャンバ（chamber）での昇華により）ガウス注入に対応する部分を除去し，この部分は次に犠牲層として用いられ，ゾーン５１の下の注入ゾーン８内のチャネル注入を保護するだけのために，層６を成膜することを想像することも可能である。【００４８】注入が進行するときに，欠陥が結晶構造に蓄積する。結晶チャネルの規則性を乱す結晶欠陥の出現により，チャネル注入は制限される。これらの乱れは，注入イオン濃度に上限を課す。この上限は，注入ゾーン８の不純物濃度よりも必ず大きい。」という格別な効果を奏するものと認めれる。
ウ　したがって，本願発明１は，当業者であっても引用発明２と，引用文献１ないし１１に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
３．引用文献３を主引例とした，本願発明１の進歩性の検討
（１）対比
　本願発明１と引用発明３とを対比すると，次のことがいえる。
　引用発明３の「ＧａＮからなるチャネル層３」，「第１障壁層４」，「フッ素原子またはマグネシウム原子をイオン注入することで形成した二次元電子ガス濃度制御領域６」及び「ゲート電極９」は，それぞれ，本願発明１の「窒化ガリウムの第１の半導体層」，「第２の半導体層」，「注入ゾーン」及び「コントロールゲート」に相当する。
　また，引用文献３の「【００２２】第１障壁層４のＡｌ組成ｓ１は，チャネル層３のＡｌ組成ｘより大きい。このことから，第１障壁層４のバンドギャップは，チャネル層３のバンドギャップより大きい。このことにより，第１障壁層４とチャネル層３とのヘテロ界面のチャネル層３側に二次元電子ガス１２を形成することができる。」との記載から，引用発明３において，チャネル層３上に第１障壁層４を形成することで，チャネル層３と第１障壁層４との間の境界面に二次元電子ガスが形成されることは明らかである。
　したがって，本願発明１と引用発明３との間には，次の一致点，相違点があるといえる。
（一致点）
「窒化ガリウムの第１の半導体層に，マグネシウム，カルシウム，亜鉛又はフッ素のイオン注入により，注入ゾーンを形成する工程と，
　前記第１の層と第２の層との間の境界面に電子ガス層を形成するために，前記第１の半導体層上に前記第２の半導体層を形成する工程と，
　前記第２の半導体層上に，前記注入ゾーンに対して垂直に，コントロールゲートを形成する工程と
　を有するヘテロ接合トランジスタの製造プロセス。」
（相違点）
（相違点１）本願発明１は，「第２の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたら」すように「六方晶構造の窒化ガリウムの第１の半導体層（４）に，この結晶構造の［０００１］指数に一致するようなマグネシウム，カルシウム，亜鉛又はフッ素のイオン注入により，注入ゾーン（８）を形成」し，「前記ガウス分布の注入密度ピークを有する前記第２の半導体層の前記ゾーンを除去する工程を更に有する」のに対し，引用発明３では，このような特定がされていない点。
（２）相違点についての判断
ア　上記相違点１について検討すると，相違点１に係る本願発明１の「第２の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたら」すように「六方晶構造の窒化ガリウムの第１の半導体層（４）に，この結晶構造の［０００１］指数に一致するようなマグネシウム，カルシウム，亜鉛又はフッ素のイオン注入により，注入ゾーン（８）を形成」し，その後，「前記ガウス分布の注入密度ピークを有する前記第２の半導体層の前記ゾーンを除去する」工程を備えるという構成は，上記引用文献１ないし１１のいずれにも記載されておらず，また，このような構成を採用する動機も示されていない。
イ　しかも，「半導体大事典」（株式会社　工業調査会，１９９９年１２月２０日発行）の，「チャネリング　ｃｈａｎｎｅｌｉｎｇ　規則的な原子配列を持つ単結晶の中で，イオンが原子列の隙間に沿って走行すると，イオンは原子の散乱（核阻止能）を受けにくくなり，電子阻止能による減速のみを受けながら非晶質材料の場合の数倍の深さにまで侵入する。このような現象をチャネリングという。チャネリングが起こった場合，イオンの分布はＬＳＳ理論から大きくずれる。＜途中省略＞
チャネリング効果を積極的に利用するためには，単結晶基板への注入イオンの入射角を厳密に制御しなければならず，再現性を確保することは困難である
したがって，特別な場合を除いて，イオン注入ではチャネリングを避けるために，イオンビームに対する基板の向きを結晶の主軸から７〜８°傾ける，薄い酸化膜などを通してイオン注入を行う，あらかじめ基板に非晶質層を形成するプリアモルファス化を行う，などの手法が取られる
　そして，本願発明１は，上記相違点１に係る構成を備えることにより，本願明細書に記載された「【００２６】図６は，ＧａＮ層４の六方晶構造の概略透視図である。ＧａＮの結晶構造は，結晶チャネル（crystal channels）を形成し，あたかもその中では，注入されたイオンとの相互作用が最小となり，注入されたイオンが所定のエネルギーでより深くまで注入されるようになる。加えて，ＧａＮは比較的高い原子密度を有し，結晶チャネルの周辺に集中する高い原子密度を誘発し，それゆえ，チャネルイオンの誘導（guidance）を促進する。【００２７】そのような注入方式がここでは用いられているが，一方で，それは，注入プロファイルのコントロールが不足する結果となるために，従来技術では避けられてきた。そのような深さ方向のチャネル注入（depthwise-channeled implantation）は，マグネシウム，カルシウム，亜鉛又はフッ素のイオンを用いると，特に有利である。これらのイオンは，それらが結晶チャネルを通過する間に，結晶構造の原子の電子と低いレベルでの相互作用をもたらす特別な原子番号を有している。そのようなイオンのチャネル注入は，従来技術に係る注入と比べると，層４のＧａＮの結晶構造に生じる結晶欠陥の数量を大幅に削減する。所定のイオン注入深さに関しては，比較的低い注入エネルギーが用いられても良い。そのような注入はまた，電子ガス層５の伝導特性をより少なく低下させる。マグネシウムイオンを用いることが特に有利であることが分かっている。特に，所定の注入エネルギーに関して，チャネル注入でのマグネシウムの注入深さは，従来技術に係る傾斜注入（inclined implantation）で得られる注入深さよりも数１０倍も大きい。」，「【００３６】このように形成された注入ゾーン８は，有利には，１５ｎｍと８００ｎｍとの間の厚さを有する。注入ゾーン８は１０１６ｃｍ−３と１０１９ｃｍ−３との間の最大マグネシウム不純物濃度をたぶん有するであろう。ＧａＮ層中のｐ型の地の，又は，意図しない不純物濃度は通常は約１０１５ｃｍ−３である。注入ゾーン８のマグネシウム不純物濃度は，このように，（オフ状態で空乏である）この境界面ＩＦの電子密度に影響を与えるほど境界面ＩＦ近傍で十分に高く，（オン状態で）これらの電子の移動を妨げないほど十分に低い。」，及び「【００４７】また，ＧａＮ層４に注入を行い，（エッチング又はエピタキシャル成長チャンバ（chamber）での昇華により）ガウス注入に対応する部分を除去し，この部分は次に犠牲層として用いられ，ゾーン５１の下の注入ゾーン８内のチャネル注入を保護するだけのために，層６を成膜することを想像することも可能である。【００４８】注入が進行するときに，欠陥が結晶構造に蓄積する。結晶チャネルの規則性を乱す結晶欠陥の出現により，チャネル注入は制限される。これらの乱れは，注入イオン濃度に上限を課す。この上限は，注入ゾーン８の不純物濃度よりも必ず大きい。」という格別な効果を奏するものと認めれる。
ウ　したがって，本願発明１は，当業者であっても引用発明３と，引用文献１ないし１１に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
４．本願発明２−１１の進歩性の検討
　本願発明２−１１も，本願発明１の「第２の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたら」すように「六方晶構造の窒化ガリウムの第１の半導体層（４）に，この結晶構造の［０００１］指数に一致するようなマグネシウム，カルシウム，亜鉛又はフッ素のイオン注入により，注入ゾーン（８）を形成」し，その後，「前記ガウス分布の注入密度ピークを有する前記第２の半導体層の前記ゾーンを除去する」工程を有すると同一の構成を備えるものであるから，本願発明１と同じ理由により，当業者であっても，引用発明１ないし３のいずれかの発明と引用文献１ないし１１に記載された技術的事項に基づいて容易に発明できたものとはいえない。
第６　原査定について
　理由１，２（特許法第２９条第１項第３号，特許法第２９条第２項）について
　審判請求時の補正により，本願発明１−１１は，「第２の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたら」すように「六方晶構造の窒化ガリウムの第１の半導体層（４）に，この結晶構造の［０００１］指数に一致するようなマグネシウム，カルシウム，亜鉛又はフッ素のイオン注入により，注入ゾーン（８）を形成」し，その後，「前記ガウス分布の注入密度ピークを有する前記第２の半導体層の前記ゾーンを除去する」工程を有するという事項を有するものとなっており，本願発明１−１１は，引用文献１に記載された発明ではなく，また，当業者であっても，拒絶査定において引用された引用文献１−１１に基づいて，容易に発明できたものとはいえない。
　したがって，原査定の理由１，２を維持することはできない。
第７　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。