【手続補正書】
【提出日】平成22年3月18日(2010.3.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイスが所望の温度に達することを試験するプローブカードアセンブリに対して必要とされる時間量を低減する装置であって、
第一の側部と第二の側部とを有するプローブヘッドアセンブリであって、複数の端子が、該第二の側部に配置された複数の端子と異なるピッチで該第一の側部に配置され、該第一の側部の該複数の端子のそれぞれ１つは、該プローブヘッドアセンブリを介して、該第二の端子上の複数の端子に電機的に接続される、プローブヘッドアセンブリと、
熱平衡に達するまでに必要とされる時間量を低減するために、該所望の温度に従って、該プローブヘッドアセンブリの温度を調整するように構成されている、該プローブヘッドアセンブリの温度制御デバイスと
を備えている、装置。
【請求項２】
前記プローブヘッドアセンブリは、多層セラミック構造を備えている、請求項１に記載の装置。
【請求項３】
前記温度制御デバイスは、前記プローブヘッドアセンブリに埋め込まれた加熱器である、請求項２に記載の装置。
【請求項４】
前記プローブヘッドアセンブリは、前記半導体デバイスの熱膨張率よりも大きい熱膨張率を有する、請求項３に記載の装置。
【請求項５】
前記プローブヘッドアセンブリは、複数のプローブ基板を備え、各プローブ基板は、それぞれの温度制御デバイスを有する、請求項１に記載の装置。
【請求項６】
半導体デバイスを試験するプローブカードアセンブリであって、
取り付け構造と、
該取り付け構造に取り付けられる少なくとも１つのプローブヘッドアセンブリであって、該少なくとも１つのプローブヘッドアセンブリは実質的に剛性の材料から構成され、第一の側部と第二の側部とを有し、複数の端子が、該第二の側部に配置された複数の端子と異なるピッチで該第一の側部に配置され、該第一の側部の該複数の端子のそれぞれ１つは、該第一の側部から該第二の側部に延びる該プローブヘッドアセンブリ中に埋め込まれたトレースを介して、該第二の端子上の複数の端子に電機的に接続され、所望の温度に達するまでに必要とされる時間量を低減するために、該所望の温度に従って、該プローブヘッドアセンブリの温度を調整するように構成されている温度制御デバイスを有する、プローブヘッドアセンブリと、
該プローブヘッドアセンブリの該第二の側部上のそれぞれの端子に取り付けられた複数の弾性プローブであって、該複数の弾性プローブは、該プローブヘッドアセンブリの該第二の側部の表面から、該プローブヘッドアセンブリの該第二の側部から離れる方向に延びる、弾性プローブと、
該少なくとも１つのプローブヘッドアセンブリが取り付けられた側部とは反対の該取り付け構造の側部に配置された補強構造であって、該プローブヘッドアセンブリの第一の表面に対して垂直な方向に強度を提供する、補強構造と、
該補強構造を通って延び、該取り付け構造の第一の表面に連結された複数の調整機構であって、該調整がしっかりと維持されるように、該補強構造の表面に対する、支持構造の第一の表面の方向付けを調整する、調整機構と
を備えている、プローブカードアセンブリ。
【請求項７】
前記補強構造と前期取り付け構造との間に配置された多層回路基板であって、第一の側部に複数のコネクタを、第二の側部に配線端子を有し、該複数のコネクタは、該多層回路基板に埋め込まれた伝導性トレースを介して該配線端子に電気的に接続され、該第一の側部は前記プローブヘッドアセンブリの前記第一の側部の表面積よりも大きい表面積を有し、該多層回路基板の該第二の側部は、該プローブヘッドアセンブリの前記第二の側部よりも、該プローブヘッドアセンブリの該第一の側部よりも近くに配置される、多層回路基板と、
前記少なくとも１つのプローブヘッドアセンブリと、該多層回路基板との間に配置された複数の伝導性弾性要素であって、該プローブヘッドアセンブリの該第一の側部上の複数の端子の１つを、該多層回路基板の該第二の側部上の該配線端子のうちの１つに接続する、複数の伝導性弾性要素と
をさらに備えている、請求項６に記載のプローブカードアセンブリ。
【請求項８】
前記少なくとも１つのプローブヘッドアセンブリは、多層セラミック構造を備えている、請求項６に記載のプローブカードアセンブリ。
【請求項９】
前記温度制御デバイスは、前記取り付け構造に埋め込まれた加熱器である、請求項８に記載のプローブカードアセンブリ。
【請求項１０】
前記温度制御デバイスは、前記取り付け構造の外側表面上にある、請求項８に記載のプローブカードアセンブリ。
【請求項１１】
前記プローブヘッドアセンブリは、前記半導体デバイスの熱膨張率よりも大きい熱膨張率を有する、請求項１０に記載のプローブカードアセンブリ。
【請求項１２】
半導体デバイスが所望の温度に達することを試験するプローブカードアセンブリに対して必要とされる時間量を低減する方法であって、
その上に据え付けられた複数のプローブを有する、プローブヘッドアセンブリを提供することと、
該プローブヘッドアセンブリの温度制御デバイスを作動させて、所望の温度に達するまでに必要とされる時間量を低減するために、該所望の温度に従って、該プローブヘッドアセンブリの温度を調整することと
を包含する、方法。
【請求項１３】
前記所望の温度は、周囲の温度とは無関係である、請求項１２に記載の方法。
【請求項１４】
前記作動させることは、前記プローブヘッドアセンブリの温度を上昇させる、請求項１３に記載の方法。
【請求項１５】
前記作動させることは、前記プローブヘッドアセンブリの温度を減少させる、請求項１３に記載の方法。
【請求項１６】
前記調整することは、前記半導体デバイスの温度とは無関係に制御される、請求項１２に記載の方法。
【請求項１７】
前記プローブヘッドアセンブリを、多層セラミック構造として提供することをさらに包含する、請求項１２に記載の方法。
【請求項１８】
前記温度制御デバイスを、前記プローブヘッドアセンブリ内に埋め込まれた加熱器として提供することをさらに包含する、請求項１７に記載の方法。
【請求項１９】
前記半導体デバイスの熱膨張率よりも大きい熱膨張率を有するプローブヘッドアセンブリを提供することをさらに包含する、請求項１２に記載の方法。
【請求項２０】
前記作動させることは、前記プローブヘッドアセンブリの温度を上昇させる、請求項１９に記載の方法。
【請求項２１】
前記プローブヘッドアセンブリに第一の側部と第二の側部とを提供することをさらに包含し、該第一の側部上の複数の端子が、該第二の側部に配置された複数の端子とは異なるピッチで提供され、該第一の側部の該複数の端子のそれぞれ１つは、該プローブヘッドアセンブリを介して、該第二の端子上の複数の端子に電機的に接続され、前記プローブは該第一の側部上のそれぞれの端子に据え付けられる、請求項１２に記載の方法。
【請求項２２】
前記第一の側部よりも前記第二の側部の近くに配置された配線基板を提供することと、
該配線基板を介して前記温度制御デバイスを制御する制御信号を該第二の側部上の点に提供することと
をさらに包含する、請求項２１に記載の方法。
【請求項２３】
前記半導体デバイスの温度に従って、前記所望の温度を選択することをさらに包含する、請求項１２に記載の方法。
【請求項２４】
複数のプローブ基板を有するプローブヘッドアセンブリを提供することをさらに包含する、請求項１２に記載の方法。
【請求項２５】
前記調整することは、前記プローブの近くの温度分散に応答して制御される、請求項１２に記載の方法。
【請求項２６】
前記調整することは、前記プローブカードアセンブリの測定に従って制御される、請求項１２に記載の方法。
【請求項２７】
前記プローブヘッドアセンブリは、その上に据え付けられた複数のプローブの一部を有する、複数のプローブヘッドアセンブリを備え、該プローブヘッドアセンブリは取り付け構造に取り付けられ、前記温度制御デバイスは、該取り付け構造の温度を調整する、請求項１２に記載の方法。