Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成22年7月6日(2010.7.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
画像センサであって、
一方向で一画素おきに同じ色を有する少なくとも２つの色の色フィルタ・パターンでオーバレイされた複数の画素と、
１つおきの画素色フィルタ繰り返しパターンに平行に配向された３つ以上の電荷結合素子であって、それぞれの電荷結合素子が第１のゲート及び第２のゲートを有する電荷結合素子と、
前記電荷結合素子のうちの少なくとも２つの出力における電荷検出増幅器と、
ＣＣＤ対ＣＣＤ転送ゲートの一方側に第１のゲートがあり、ＣＣＤ対ＣＣＤ転送ゲートの反対側に第２のゲートがある、隣接した電荷結合素子を接続するＣＣＤ対ＣＣＤ転送ゲートとを含み、ＣＣＤ対ＣＣＤ転送ゲートは全て、電気接続されており、第１のゲートは全て、電気接続されており、第２のゲートは全て、電気接続されている画像センサ。
【請求項２】
画像センサであって、
一方向で一画素おきに同じ色を有する少なくとも２つの色の色フィルタ・パターンでオーバレイされた複数の画素と、
１つおきの画素色フィルタ繰り返しパターンに平行に配向された３つ以上の電荷結合素子であって、それぞれの電荷結合素子が第１のゲート、第２のゲート、第３のゲート及び第４のゲートをその順に有する電荷結合素子と、
前記電荷結合素子のうちの少なくとも２つの出力における電荷検出増幅器と、
ＣＣＤ対ＣＣＤ転送ゲートの一方側に前記第１のゲート又は前記第３のゲートがあり、ＣＣＤ対ＣＣＤ転送ゲートの反対側に前記第２のゲート又は前記第４のゲートがある、隣接した電荷結合素子を接続するＣＣＤ対ＣＣＤ転送ゲートとを含み、
ＣＣＤ対ＣＣＤ転送ゲートは全て、二組のＣＣＤ対ＣＣＤ転送ゲートにグループ化され、組それぞれは、組内で電気的に相互接続されており、第１のゲートは全て、電気接続されており、第２のゲートは全て、電気接続されており、第３のゲートは全て、電気接続されており、第４のゲートは全て、電気接続されている画像センサ。
【請求項３】
画像センサであって、
一方向で一画素おきに同じ色を有する少なくとも２つの色の色フィルタ・パターンでオーバレイされた複数の画素と、
１つおきの画素色フィルタ繰り返しパターンに平行に配向された３つ以上の電荷結合素子であって、それぞれの電荷結合素子が、２ｎ個のゲートおきに、前記３つ以上の電荷結合素子のうちの少なくとも２つが第３のゲートによって置き換えられる以外は、交番する第１のゲート及び第２のゲートを有する電荷結合素子と、
前記電荷結合素子のうちの少なくとも２つの出力における電荷検出増幅器と、
ＣＣＤ対ＣＣＤ転送ゲートの一方側に前記第１のゲートがあり、ＣＣＤ対ＣＣＤ転送ゲートの反対側に前記第２のゲート又は前記第３のゲートがある、隣接した電荷結合素子を接続するＣＣＤ対ＣＣＤ転送ゲートとを含み、
ＣＣＤ対ＣＣＤ転送ゲートは全て、二組にグループ化され、組それぞれは、組内で電気的に相互接続されており、第１のゲートは全て、電気接続されており、第２のゲートは全て、電気接続されており、第３のゲートは全て、電気接続されており、ｎは２以上の整数である画像センサ。
【請求項４】
請求項１乃至３のうちの何れか一項に記載の画像センサであって、
カメラに配置された画像センサ。
【請求項５】
画像センサを動作させる方法であって、
一方向で一画素おきに同じ色を有する少なくとも２つの色の色フィルタ・パターンでオーバレイされた複数の画素を提供する工程と、
１つおきの画素色フィルタ繰り返しパターンに平行に配向された３つ以上の電荷結合素子を提供する工程であって、それぞれの電荷結合素子が第１のゲート、第２のゲート、第３のゲート、及び第４のゲートを順に有する工程と、
前記電荷結合素子のうちの少なくとも２つの出力における電荷検出増幅器を提供する工程と、
ＣＣＤ対ＣＣＤ転送ゲートの一方側に前記第１のゲート又は前記第３のゲートがあり、ＣＣＤ対ＣＣＤ転送ゲートの反対側に前記第２のゲート又は前記第４のゲートそれぞれがある、隣接した電荷結合素子を接続するＣＣＤ対ＣＣＤ転送ゲートを提供する工程と、
ＣＣＤ対ＣＣＤ転送ゲートを全て、二組にグループ化する工程とを含み、
組それぞれは、組内で電気的に相互接続されており、第１のゲートは全て、電気接続されており、第２のゲートは全て、電気接続されており、第３のゲートは全て、電気接続されており、第４のゲートは全て、電気接続されており、ＣＣＤ対ＣＣＤ転送ゲートは第１のモードで動作され、前記第１のモードでは、前記複数の画素は全て、画素を加算することなく、前記電荷結合素子のうちの少なくとも２つから読み出され、前記電荷結合素子のうちの２つは、各電荷行を保持することが必要であり、ＣＣＤ対ＣＣＤ転送ゲートは第２のモードで動作され、前記第２のモードでは、同じ色の連続した２つの色は、一電荷結合素子のみが前記複数の画素からの各電荷行を保持する必要があるように前記電荷結合素子のうちの１つ又は複数内で加算される方法。
【請求項６】
画像センサを動作させる方法であって、
一方向で一画素おきに同じ色を有する少なくとも２つの色の色フィルタ・パターンでオーバレイされた複数の画素を提供する工程と、
１つおきの画素色フィルタ繰り返しパターンに平行に配向された３つ以上の電荷結合素子であって、それぞれの電荷結合素子が、前記３つ以上の電荷結合素子のうちの少なくとも２つについて２ｎ個のゲートおきのゲートが第３のゲートで置き換えられる以外は、交番する第１のゲート及び第２のゲートを有する電荷結合素子を提供する工程と、
前記電荷結合素子のうちの少なくとも２つの出力における電荷検出増幅器を提供する工程と、
ＣＣＤ対ＣＣＤ転送ゲートの一方側に前記第１のゲートがあり、ＣＣＤ対ＣＣＤ転送ゲートの反対側に前記第２のゲート又は前記第３のゲートがある、隣接した電荷結合素子を接続するＣＣＤ対ＣＣＤ転送ゲートを提供する工程と、
ＣＣＤ対ＣＣＤ転送ゲート全てを、二組にグループ化する工程と、
各組内で、ＣＣＤ対ＣＣＤ転送ゲート組それぞれを、電気的に相互接続する工程と、
ＣＣＤ対ＣＣＤ転送ゲート全てを電気接続する工程と、
第１のゲート全てを電気接続する工程と、
第２のゲート全てを電気接続する工程と、
第３のゲート全てを電気接続する工程とを含み、
第１のモードでは、前記複数の画素全てが、画素を加算することなく、前記電荷結合素子のうちの少なくとも２つから読み出され、前記電荷結合素子のうちの２つは、各電荷行を保持することが必要であり、第２のモードでは、同じ色のｎ個の画素が、前記電荷結合素子のうちの１つ又は複数内で加算され、２／ｎ個の電荷結合素子は、前記複数の画素からの一電荷行を保持することが必要であり、ｎは１を超える整数である方法。
【手続補正書】
【提出日】平成22年6月21日(2010.6.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
図４は、プラグコネクタ装置１０の配置を示し、この装置は、プラグコネクタ部１２とプラグコネクタ部１３とをポンプハウジング５０のヘッド４８内にて連結することにより形成される。ポンプハウジング５０のヘッド４８に、壁を通る開口部（通し開口部）４９が設けられており、開口部４９はハウジングヘッド４８内に段付きで構成されており、従って内部ショルダ５１を形成している。ハウジングヘッド４８から突出するケーブル（図示せず）の端部がプラグ接触部３７に連結又は圧着された後に、ポンプ側プラグコネクタ部１３の絶縁ハウジング３６が、外側から、通し開口部４９内に挿入される。差し込まれた状態において、絶縁ハウジング３６の後方ショルダ４４が、通し開口部４９内のショルダ５１と接触する。Ｏリング４５及びＯリング４６の両方が、通し開口部４９内で、ショルダ４４の後ろでポンプハウジング５０の内部方向に絶縁ハウジング３６をシールする。ブッシュ４１の端面が、通し開口部４９の延長ラグ５３内の同一面に配置される。延長ラグ５３には、端面５２の側から見られる内部溝５４が設けられており、ケーブル側プラグコネクタ部１２の差込状態において、溝５４内に「ユニオン」ナット２７の外ねじ２８をねじ込むことができる。すなわち、ケーブル側プラグコネクタ部１２を、通し開口部４９内に配置されたポンプ側プラグコネクタ部１３に挿入した後、ピン接触部１７がスリーブ接触部３７内に挿入され、絶縁ハウジング１６の端面２３が、シールリング３２を介して絶縁ハウジング３６の円錐状端面４３と接触する。ナット２７と通し開口部４９とのねじ連結を固定した後、シールリング３２が、シールを半径方向及び軸方向の両方にて形成するように押し込まれる。こうして、プラグコネクタ装置１０の連結された状態において、シールリング３２が水分の浸入を防止する。さらに、この領域のゴムジャケット２５が、通し開口部４９内に、シールを形成するように挿入される。
【手続補正書】
【提出日】平成22年7月23日(2010.7.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
移送チャンバにおいて、
少なくとも４つの側壁部により区画された内部空間を含む本体と、
上記側壁部の各々を通して形成された基板移送ポートと、
上記内部空間内に配置され、１００℃を超えた温度に耐える構成部分からなる移送ロボットと、
を備える移送チャンバ。
【請求項２】
上記基板移送ポートのうちの少なくとも３つは、上記内部空間に配置された弁を含む、請求項１に記載の移送チャンバ。
【請求項３】
各基板移送ポートは、３００ｍｍの単一基板を通過させるようなサイズとされた開口を有する、請求項１に記載の移送チャンバ。
【請求項４】
上記基板移送ポートの少なくとも１つの上記開口の上に結合され、上記開口のサイズを減少させ且つ２００ｍｍの単一基板を通過させるようなサイズとされた開口部を有するアダプタを更に備える、請求項３に記載の移送チャンバ。
【請求項５】
上記本体は、クリーンルームの標準作業員ドアを通過するようなサイズとされた幅を有する、請求項１に記載の移送チャンバ。
【請求項６】
上記移送ロボットは、更に、エンドエフェクタに結合されたアームを備え、上記アーム及びエンドエフェクタは、上記移送ロボットが延長位置にあるときに、上記基板移送ポートを少なくとも部分的に通過するようなサイズとされている、請求項１に記載の移送チャンバ。
【請求項７】
上記移送チャンバは、約１０００平方インチより小さい平面面積を有する、請求項１に記載の移送チャンバ。
【請求項８】
上記内部空間は、更に、
凹所と、
上記凹所に配設され且つ上記本体内の基板貯蔵カセットの高さを制御するように構成されたエレベータアセンブリと、
を備える、請求項１に記載の移送チャンバ。
【請求項９】
上記本体内に配設されたヒータを更に備える、請求項１に記載の移送チャンバ。
【請求項１０】
移送チャンバにおいて、
各々が処理チャンバに結合するように適応された少なくとも３つの側壁部により区画された内部空間を含む本体と、
上記側壁部の各々を通して形成された基板移送ポートと、
上記内部空間内に配置され、上記移送チャンバの上記内部空間内で１００℃を超えた温度に耐えるように構成され且つ２００ｍｍ基板及び３００ｍｍ基板を移送するように構成されたエンドエフェクタを含む移送ロボットと、
を備える移送チャンバ。
【請求項１１】
上記本体は、約１０００平方インチより小さな平面面積を占める、請求項１０に記載の移送チャンバ。
【請求項１２】
上記内部空間は、凹所と、上記凹所に配設され且つ上記内部空間内の基板貯蔵カセットの高さを制御するように構成されたエレベータアセンブリと、を含む請求項１０に記載の移送チャンバ。
【請求項１３】
上記ロボットは、更に、
上記エンドエフェクタに結合されたアームを備え、上記アーム及びエンドエフェクタは、上記移送ロボットが延長位置にあるときに、各基板移送ポートを少なくとも部分的に通過するようなサイズとされている、請求項１０に記載の移送チャンバ。
【請求項１４】
上記側壁部に形成された上記基板移送ポートの少なくとも１つの開口の上に結合され、上記開口を減少させ且つ２００ｍｍの単一基板を通過させるようなサイズとされた開口部を有するアダプタを更に備える、請求項１０に記載の移送チャンバ。
【請求項１５】
上記ロボットは、更に、
上記エンドエフェクタに結合されたアームを備え、上記アーム及びエンドエフェクタは、上記移送ロボットが延長位置にあるときに、上記アダプタを少なくとも部分的に通過するようなサイズとされている、請求項１４に記載の移送チャンバ。
【手続補正書】
【提出日】平成22年2月4日(2010.2.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
活性面を有する回路チップと、
前記活性面上に配置された複数のソルダバンプと、
ソルダペーストと、
基板と、
を備える半導体電子パッケージであって、
前記基板は、
複数のソルダバンプパッドを有する第１のパターン化された導電回路層と、
前記第１のパターン化された導電回路層を覆うとともに、前記ソルダバンプパッドを露出させる複数の孔を画定する第１の絶縁層と、
を備え、
前記孔の内壁は導電性であり、
前記ソルダペーストは前記孔内に配置され、
前記回路チップは、前記活性面が前記第１の絶縁層の孔に面した状態で、前記ソルダバンプの各々が、対応する孔を通して対応するソルダバンプパッドに実質的に位置合わせされるように配置され、
各ソルダバンプは、前記対応する孔の内側の前記ソルダペーストに貫入し、前記対応するソルダバンプパッドと電気的に接続し、
前記ソルダペーストは、前記ソルダバンプの各々と、前記対応する孔の前記導電性の内壁と、の間の空間を充填して、前記ソルダペーストと前記内壁との間の接触面積を増加させる、
半導体電子パッケージ。
【請求項２】
前記ソルダバンプがスタッドバンプを含む、請求項１に記載のパッケージ。
【請求項３】
前記ソルダバンプの各々の直径が前記基板と実質的に平行な方向に配置され、
前記対応する孔の各々が、前記ソルダバンプの直径と実質的に平行な方向に直径を有し、
前記孔の直径が前記ソルダバンプの直径の少なくとも２倍である、
請求項２に記載のパッケージ。
【請求項４】
前記回路チップが接着剤によって前記基板に接着される、請求項３に記載のパッケージ。
【請求項５】
複数のソルダバンプパッドを有する第１のパターン化された導電回路層を形成するステップと、
前記ソルダバンプパッドを露出させる複数の孔を有し、前記第１のパターン化された導電回路層を覆う第１の絶縁層を形成するステップであって、前記孔の各々は、回路チップの複数のソルダバンプのうちの対応する１つのソルダバンプの少なくとも一部を収容するように配置され、前記孔の各々は導電性の内壁を備えている、ステップと、
前記孔に導電性のソルダペーストを充填するステップと、
前記ソルダバンプを前記対応する孔の内側の前記ソルダペーストに貫入させて、前記対応するソルダバンプパッドと電気的に接続させることによって、前記回路チップ上の前記ソルダバンプを前記第１のパターン化された導電回路層に取り付けるステップと、
前記ソルダペーストを形崩れさせて、前記ソルダバンプの各々と前記対応する孔の前記導電性内壁との間の空間に充填することによって、前記ソルダペーストと前記内壁との間の接触面積を増加させるために、前記ソルダペーストを溶融するステップと、
を含む方法。
【請求項６】
複数のパターン化された追加の導電回路層を形成するステップと、
複数の追加の絶縁層を形成するステップと、
をさらに含み、
前記パターン化された追加の導電回路層と前記追加の絶縁層とは交互に積層され、
前記パターン化された追加の導電回路層の各々の少なくとも一部は、介在する追加の絶縁層を貫通して少なくとも部分的に配置された導体を介して、隣接するパターン化された追加の導電回路層の一部に電気的に結合され、
前記第１のパターン化された導電回路層は、前記複数のパターン化された追加の導電回路層および前記複数の追加の絶縁層の上に配置される、
請求項５に記載の方法。
【請求項７】
前記基板が、
複数のパターン化された追加の導電回路層と、
複数の追加の絶縁層と、
をさらに備え、
前記パターン化された追加の導電回路層と前記追加の絶縁層とは交互に積層され、
前記パターン化された追加の導電回路層の各々の少なくとも一部は、介在する追加の絶縁層を貫通して少なくとも部分的に配置された導体を介して、隣接するパターン化された追加の導電回路層の一部に電気的に結合され、
前記第１のパターン化された導電回路層は、前記複数のパターン化された追加の導電回路層および前記複数の追加の絶縁層の上に配置される、
請求項１に記載のパッケージ。
【請求項８】
前記絶縁層が、ビスマレイミド−タイアジン（ＢＴ）、または耐炎性ＦＲ−４もしくはＦＲ−５を含む、請求項１に記載のパッケージ。
【請求項９】
前記第１のパターン化された導電回路層、前記ソルダバンプパッド、および前記導電性の内壁が、銅、金、ニッケル、またはそれらの組合せを含む、請求項１に記載のパッケージ。
【請求項１０】
前記孔の各々が、前記ソルダバンプの直径と実質的に平行な方向に直径を有し、前記孔の直径が前記ソルダバンプの直径の少なくとも２倍である、請求項５に記載の方法。
【請求項１１】
前記第１の絶縁層上に接着層を形成するステップをさらに含み、前記接着層は、前記ソルダバンプパッドを露出するように前記第１の絶縁層の孔にしたがってパターン化される、請求項５に記載の方法。
【手続補正書】
【提出日】平成22年7月16日(2010.7.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上にエピタキシャル層スタックを形成する方法であって、
該エピタキシャル層スタックのターゲット炭素濃度を選択するステップと、
該基板上に炭素含有シリコン層を形成するステップであって、該炭素含有シリコン層が、選択された該ターゲット炭素濃度に基づいて選択される初期炭素濃度、厚さ及び堆積時間の少なくとも一つを有する、前記ステップと、
エッチングの前に該炭素含有シリコン層上に炭素を含有しないシリコン層を形成するステップと、
を含む、前記方法。
【請求項２】
該ターゲット炭素濃度が、約２００ｐｐｍ〜５原子％である、請求項１に記載の方法。
【請求項３】
該炭素含有シリコン層と該基板との間に炭素を含有しないエピタキシャル層を形成するステップを更に含む、請求項１に記載の方法。
【請求項４】
該エピタキシャル層スタックが、約１０オングストローム〜２０００オングストロームの厚さを有する、請求項１に記載の方法。
【請求項５】
該初期炭素濃度が、該ターゲット炭素濃度より大きい或いは等しい、請求項１に記載の方法。
【請求項６】
該炭素含有シリコン層上に該炭素を含有しないシリコン層を形成した後、該エピタキシャル層スタックをエッチングするステップを更に含む、請求項１に記載の方法。
【請求項７】
該エピタキシャル層スタックをエッチングするステップが、Ｃｌ２を含むエッチャントガス中で該エピタキシャル層スタックをエッチングする工程を含む、請求項６に記載の方法。
【請求項８】
該炭素を含有しないシリコン層が、該エッチャントガスと該炭素含有シリコン層との間に反応が生じるのを防ぐ厚さを有する、請求項７に記載の方法。
【請求項９】
該炭素含有シリコン層及び該炭素を含有しないシリコン層の少なくとも１つの形成が、約７００℃以下の温度で行われる、請求項１に記載の方法。
【請求項１０】
エピタキシャル層スタックを形成する方法であって、
該エピタキシャル層スタックのためのターゲット炭素濃度を選択するステップと、
交互の炭素含有シリコン層と炭素を含有しないシリコン層を堆積させることによって該エピタキシャル層スタックを形成するステップと、
を含み、該ターゲット炭素濃度が該炭素含有シリコン層の全体の厚さ、初期炭素濃度、及び堆積時間の少なくとも一つに基づいて達成される、前記方法。
【請求項１１】
第一炭素含有シリコン層と該基板との間に炭素を含有しないエピタキシャル層を形成するステップを更に含む、請求項１０に記載の方法。
【請求項１２】
基板上に形成されたエピタキシャル層スタックの炭素濃度を制御する方法であって、
該エピタキシャル層スタックの望ましい炭素濃度を決定するステップと、
該基板上に炭素含有エピタキシャル層を形成し、
該炭素含有エピタキシャル層上に炭素を含有しないキャップ層を形成することによって、
該エピタキシャル層スタックを形成するステップと、
を含み、該炭素含有エピタキシャル層の厚さが、該エピタキシャル層スタックの該望ましい炭素濃度に基づいて選択される、前記方法。
【請求項１３】
該炭素含有エピタキシャル層と該基板との間にエピタキシャルシード層を形成するステップを更に有する、請求項１２に記載の方法。
【請求項１４】
Ｃｌ２を用いて該エピタキシャル層スタックをエッチングするステップを更に含む、請求項１２に記載の方法。
【請求項１５】
該エピタキシャル層スタックとして交互の炭素含有層と炭素を含有しない層を更に形成するステップを更に含む、請求項１２に記載の方法。
【手続補正書】
【提出日】平成22年7月28日(2010.7.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第一の波長範囲の放射を放出するように構成された放射源；前記第一の波長範囲の放射の少なくとも一部を吸収し、第二の波長範囲の放射を放出するように構成された少なくとも１つの蛍光体；および、前記第一および第二の波長範囲の放射に対して透明であり、少なくとも前記第一の波長範囲の放射が通過する光学要素を含み、前記少なくとも１つの蛍光体が前記光学要素の表面の少なくとも一部上に提供されることを特徴とする、照明配置。
【請求項２】
第一の波長範囲の放射を放出するように構成された放射源；前記第一の波長範囲の放射の少なくとも一部を吸収し、第二の波長範囲の放射を放出するように構成された少なくとも１つの蛍光体；および、前記第一および第二の波長範囲の放射に対して透明であり、少なくとも前記第一の波長範囲の放射が通過する光学要素を含み、前記少なくとも１つの蛍光体が前記光学要素に組み込まれることを特徴とする、照明配置。
【請求項３】
前記少なくとも１つの蛍光体が実質的に均一な厚さの層として提供される、請求項１記載の照明配置。
【請求項４】
前記表面が実質的に平坦であり、前記少なくとも蛍光体が前記表面の少なくとも一部上に提供される、請求項１または請求項３記載の照明配置。
【請求項５】
前記表面が凸表面であり、前記少なくとも１つの蛍光体が前記表面の少なくとも一部上に提供される、請求項１または請求項３記載の照明配置。
【請求項６】
前記表面が凹表面であり、前記少なくとも１つの蛍光体が前記表面の少なくとも一部上に提供される、請求項１または請求項３記載の照明配置。
【請求項７】
前記光学要素の形状が、実質的に半球形の立体、実質的に半球形のシェル、実質的に球形の立体、実質的に球形のシェル、ドーム状、および中空円筒からなる群から選択される、請求項１から６のうちいずれか１項に記載の照明配置。
【請求項８】
前記光学要素が、プラスチック材料、ポリカーボネイト、シリコーンおよびガラスからなる群から選択された材料を含む、請求項１から７のうちいずれか１項に記載の照明配置。
【請求項９】
前記少なくとも１つの蛍光体が、エポキシ樹脂、シリコーン材料およびポリマー材料の一つに組み入れられ、混合物を形成する粉末を含み、蛍光体混合物が光学要素の表面に層として塗布される、請求項１または請求項３から８のうちいずれか１項に記載の照明配置。
【請求項１０】
さらに、光拡散材料を含む、請求項１から９のうちいずれか１項に記載の照明配置。
【請求項１１】
前記光拡散材料が、酸化チタン、シリカおよびアルミナからなる群から選択される、請求項１０記載の照明配置。
【請求項１２】
前記放射源が発光ダイオードを含む、請求項１から１１のうちいずれか１項に記載の照明配置。
【請求項１３】
前記第一の波長範囲の放射が、３００ｎｍ〜５００ｎｍの範囲の波長を有する、請求項１から１２のうちいずれか１項に記載の照明配置。
【請求項１４】
前記第二の波長範囲の放射が、４５０ｎｍ〜７００ｎｍの範囲の波長を有する、請求項１から１３のうちいずれか１項に記載の照明配置。
【手続補正書】
【提出日】平成22年7月16日(2010.7.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
エピタキシャル層を形成する方法において、
基板を準備するステップと、
約８００℃未満の温度まで前記基板を加熱するステップと、
選択的エピタキシャル膜形成処理を前記基板上で行い、前記選択的エピタキシャル膜形成処理中に、シリコン源としてシランおよびジクロロシランの両方を使用することにより、前記エピタキシャル層を形成するステップと、
を備える、前記方法。
【請求項２】
前記基板を加熱するステップは、前記基板を約７５０℃未満の温度まで加熱する工程を備える、請求項１に記載の方法。
【請求項３】
前記基板を加熱するステップは、約７００℃未満の温度まで前記基板を加熱する工程を備える、請求項１に記載の方法。
【請求項４】
前記選択的エピタキシャル膜形成処理を行うステップは、
シランおよびジクロロシランを流す工程、
塩化水素（ＨＣｌ）および塩素（Ｃｌ２）のうち少なくとも１つを含むエッチングガスを流す工程、を備える、請求項１に記載の方法。
【請求項５】
前記選択的エピタキシャル膜形成処理を行うステップは、エッチングステップが続く堆積ステップを行う工程を備え、前記堆積ステップを行う工程は、シラン流とジクロロシラン流を与えることを含む、請求項１に記載の方法。
【請求項６】
前記堆積ステップを行う工程は、約１０秒までの間、シランおよびジクロロシランを流すことを含む、請求項５に記載の方法。
【請求項７】
前記エッチングステップを行う工程は、塩化水素（ＨＣｌ）および塩素（Ｃｌ２）のうち少なくとも１つを含むエッチングガスを流すことを含む、請求項５に記載の方法。
【請求項８】
前記エッチングステップは、約１０秒までエッチングガスを流す工程を含む、請求項７に記載の方法。
【請求項９】
少なくとも１つのパージングステップを更に備える、請求項５に記載の方法。
【請求項１０】
エピタキシャル層を形成する方法において、
基板を準備するステップと、
約８００℃未満の温度まで前記基板を加熱するステップと、
少なくとも１つの堆積工程と、少なくとも１つのエッチング工程とを備える選択的エピタキシャル膜形成処理を行うステップであって、前記堆積工程と前記エッチング工程は交互で行われ、前記堆積工程は、それぞれ約１０から１００ｓｃｃｍの流量、約５から５０Ｔｏｒｒの堆積圧力で、シランとジクロロシランを流すことを含み、前記エッチング工程は、塩化水素と塩素のうち少なくとも１つを流すことを含む、前記ステップと、
を備える、前記方法。
【請求項１１】
前記選択的エピタキシャル膜形成処理は、少なくとも１つのパージングステップを更に備える、請求項１０に記載の方法。
【請求項１２】
前記基板を加熱するステップは、約７５０℃未満の温度まで前記基板を加熱する工程を備える、請求項１０に記載の方法。
【請求項１３】
前記基板を加熱するステップは、約７００℃未満の温度まで前記基板を加熱する工程を備える、請求項１０に記載の方法。
【請求項１４】
エピタキシャル層を形成する方法において、
基板を準備するステップと、
約８００℃未満の温度まで前記基板を加熱するステップと、
選択的エピタキシャル膜形成処理を前記基板上で行い、前記選択的エピタキシャル膜形成処理中に、シリコン源としてシランおよびジクロロシランの両方を使用することにより、前記エピタキシャル層を形成するステップであって、シランとジクロロシランの比が１より大きい、前記ステップと、
を備える、前記方法。
【請求項１５】
前記シランとジクロロシランの比が２より大きい、請求項１４に記載の方法。
【手続補正書】
【提出日】平成22年2月4日(2010.2.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ダイオードの製造方法であって、
シリコンカーバイド（ＳｉＣ）のエピタキシャル層上にショットキーコンタクトを形成する工程であって、リング終端領域がシリコンカーバイド（ＳｉＣ）の前記層内に形成され、前記ショットキーコンタクトがモリブデン（Ｍｏ）層を含む工程と、
前記ショットキーコンタクトを３００℃から７００℃の範囲の温度でアニールする工程と、
を含む方法。
【請求項２】
前記Ｍｏを含むショットキーコンタクトを形成する工程が、前記ダイオードに、チタン（Ｔｉ）を含むショットキーコンタクトを有する類似のダイオードに比べて、低い順方向電圧が印加された状態でより優れた順方向電流伝導を提供する、請求項１に記載の方法。
【請求項３】
前記モリブデン層上方にオーミックコンタクトを形成する工程をさらに含み、前記オーミックコンタクトの形成に用いられる材料が、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｏ）および金（Ａｕ）からなる群より選択される、請求項１に記載の方法。
【請求項４】
前記ＳｉＣのエピタキシャル層内にボロン終端インプラントを形成する工程をさらに含む、請求項１に記載の方法。
【請求項５】
前記ＳｉＣのエピタキシャル層内に裏面リン終端インプラントを形成する工程をさらに含む、請求項１に記載の方法。
【請求項６】
前記ボロン終端インプラントが、１５５０℃を超える温度で高温急速熱アニール（ＨＴＲＴＡ）を用いて形成される、請求項４に記載の方法。
【請求項７】
前記モリブデン（Ｍｏ）層が５００オングストロームと２０００オングストロームとの間の厚みを有する、請求項１に記載の方法。
【請求項８】
前記オーミックコンタクトがワイヤボンディングプロセスを用いて形成され、モリブデンバリア金属上に形成されたアルミニウム上層を含み、前記モリブデンバリア金属と前記アルミニウム上層が共に、ショットキーコンタクトアニール工程中に３００から７００℃の範囲の温度を用いてアニールされる、請求項３に記載の方法。
【請求項９】
ダイオードの製造方法であって、
基板を形成する工程と、
前記基板上にエピタキシャル層を形成する工程と、
前記エピタキシャル層のエッジ終端領域内にエッジ終端インプラントを形成する工程と、
前記エピタキシャル層上にショットキーコンタクトを形成する工程であって、リング終端領域がシリコンカーバイド（ＳｉＣ）の前記層内に形成され、前記ショットキーコンタクトがモリブデン（Ｍｏ）層を含む工程と、
前記ショットキーコンタクトを３００℃から７００℃の範囲の温度でアニールする工程と、
前記ショットキーコンタクト上方にオーミックコンタクト層を形成する工程と、
前記基板の裏面に裏面オーミックコンタクトを形成する工程と、
を含む方法。
【請求項１０】
前記Ｍｏを含むショットキーコンタクトを形成する工程が、前記ダイオードに、チタン（Ｔｉ）を含むショットキーコンタクトを有する類似のダイオードに比べて、低い順方向電圧が印加された状態でより優れた順方向電流伝導を提供する、請求項９に記載の方法。
【請求項１１】
前記オーミックコンタクトの形成に用いられる材料が、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｏ）および金（Ａｕ）からなる群より選択される、請求項９に記載の方法。
【請求項１２】
ＳｉＣの前記エピタキシャル層内にボロン（Ｂ）終端インプラントを形成する工程をさらに含む、請求項９に記載の方法。
【請求項１３】
ＳｉＣの前記エピタキシャル層内に裏面リン（Ｐ）インプラントを形成する工程をさらに含む、請求項９に記載の方法。
【請求項１４】
前記ボロン（Ｂ）終端インプラントが、高温急速熱アニール活性化（ＨＴＲＴＡ）により形成される、請求項１２に記載の方法。
【請求項１５】
前記モリブデン（Ｍｏ）層が５００オングストロームと２０００オングストロームとの間の厚みを有する、請求項９に記載の方法。
【請求項１６】
前記オーミックコンタクトがワイヤボンディングプロセスを用いて形成され、モリブデンバリア金属上に形成されたアルミニウム上層を含み、前記モリブデンバリア金属と前記アルミニウム上層が共に、ショットキーコンタクトアニール工程中に３００から７００℃の範囲の温度を用いてアニールされる、請求項１１に記載の方法。
【請求項１７】
ショットキーダイオードであって、
基板と、
前記基板に隣接して且つ前記基板上方に設けられたエピタキシャル層と、
前記エピタキシャル層の終端領域内に形成されたエッジ終端インプラントと、
前記エピタキシャル層上に形成されたショットキーコンタクトであって、モリブデン層を含むショットキーコンタクトと、
シリコンカーバイド（ＳｉＣ）の前記層内に形成されたリング終端領域と、
前記ショットキーコンタクト上方に形成されたオーミックコンタクトと、
前記基板の裏面に形成された裏面オーミックコンタクトと、
を含むショットキーダイオード。
【請求項１８】
チタンにより形成されたショットキーコンタクトを含む類似のダイオードに比べて、低い順方向電圧が印加された状態でより優れた順方向電流伝導を提供する、請求項１７に記載のダイオード。
【請求項１９】
前記モリブデン層上方に設けられたオーミックコンタクトをさらに含み、前記オーミックコンタクトの形成に用いられる材料が、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｏ）および金（Ａｕ）からなる群より選択される、請求項１７に記載のダイオード。
【請求項２０】
ＳｉＣの前記エピタキシャル層内にボロン（Ｂ）終端インプラントをさらに含む、請求項１７に記載のダイオード。
【請求項２１】
ＳｉＣの前記エピタキシャル層内に裏面リン（Ｐ）終端インプラントをさらに含む、請求項１７に記載のダイオード。
【請求項２２】
前記ボロン（Ｂ）終端インプラントが、１５５０℃を超える温度で高温急速熱アニール（ＨＴＲＴＡ）を用いて形成された、請求項２０に記載のダイオード。
【請求項２３】
前記モリブデン（Ｍｏ）層が５００オングストロームと２０００オングストロームとの間の厚みを有する、請求項１７に記載のダイオード。
【請求項２４】
前記オーミックコンタクトがワイヤボンディングプロセスを用いて形成され、モリブデンバリア金属上に形成されたアルミニウム上層を含み、前記モリブデンバリア金属と前記アルミニウム上層が共に、ショットキーコンタクトアニール工程中に３００から７００℃の範囲の温度を用いてアニールされた、請求項１９に記載のダイオード。
【手続補正書】
【提出日】平成22年4月1日(2010.4.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本開示は、複数の小面を伴った３次元リードフレームを使ってＬＥＤ光源を作製し、小型で効率的な光源を作製する構造および工程に関する。
この出願の発明に関連する先行技術文献情報としては、以下のものがある（国際出願日以降国際段階で引用された文献及び他国に国内移行した際に引用された文献を含む）。
【特許文献１】米国特許第６，６３５，９８７号明細書
【特許文献２】米国特許第６，６０１，９８２号明細書
【特許文献３】米国特許第６，２２０，７２２号明細書
【特許文献４】米国特許第６，６０１，９６２号明細書
【手続補正書】
【提出日】平成22年7月28日(2010.7.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１、第２、第３、および第４の低下する抵抗レベルにそれぞれ対応する、第１、第２、第３、および第４のメモリセル状態を有するマルチレベル受動素子メモリセルを含むメモリアレイと、
選択されたビット線における基準電流レベルおよび読出バイアス電圧の少なくとも２つの異なる組合わせについて、その選択されたビット線における電流を検知することにより、メモリセル状態を区別するための手段とを含む、集積回路。
【請求項２】
第１および第４のメモリセル状態は、第１のデータビットの１つの値に関連付けられ、第２および第３のメモリセル状態は、第１のデータビットの別の値に関連付けられ、
第１および第２のメモリセル状態は、第２のデータビットの１つの値に関連付けられ、第３および第４のメモリセル状態は、第２のデータビットの別の値に関連付けられる、請求項１に記載の集積回路。
【請求項３】
第１のデータビットは最上位ビット（ＭＳＢ）を含み、第２のデータビットは最下位ビット（ＬＳＢ）を含み、
第１、第２、第３、および、第４のメモリセル状態は、データ状態１１、０１、００、および１０にそれぞれ対応する、請求項２に記載の集積回路。
【請求項４】
区別するための手段はさらに、
選択されたビット線を読出バイアス電圧でバイアスするための手段と、
選択されたビット線を、第１の基準電流レベルに比較して検知し、かつ第２の基準電流レベルに比較して検知するための手段と、
第１および第２の基準電流レベルに比較して検知された、選択されたビット線電流上の電流の関数として、第１のデータビットのための読出データ値を生成するための手段とを含む、請求項１に記載の集積回路。
【請求項５】
第１のデータビットのための読出データ値を生成するための手段は、
検知された選択されたビット線電流が第１と第２の基準電流レベルの間にある場合、第１のデータビットのための第１の読出データ値を生成するよう、さらに
検知された選択されたビット線電流が第１と第２の基準電流レベルの外にある場合、第１のデータビットのための第２の読出データ値を生成するよう、構成される、請求項１に記載の集積回路。
【請求項６】
それぞれの時間に、第１の読出バイアス電圧および第２の読出バイアス電圧で選択されたビット線をバイアスするための手段と、
第１および第２の読出バイアス電圧の各々について、それぞれの基準電流レベルに比較して、選択されたビット線上の電流を検知するための手段と、
第１および第２の読出バイアス電圧について、選択されたビット線上の検知された電流の関数として、第１のデータビットのための読出データ値を生成するための手段とを含む、請求項１に記載の集積回路。
【請求項７】
第１、第２、第３、および第４の低下する抵抗レベルにそれぞれ対応する、第１、第２、第３、および第４のメモリセル状態を有するマルチレベル受動素子メモリセルを読出すための方法であって、前記方法は、
選択されたビット線上の基準電流レベルおよび読出バイアス電圧の少なくとも２つの異なる組合わせについて選択されたビット線上の電流を検知することにより、メモリセル状態を区別するステップを含む、方法。
【請求項８】
第１および第４メモリセル状態を第１のデータビットの１つの値に関連づけ、第２および第３メモリセル状態を第１のデータビットの別の値に関連づけるステップと、
第１および第２のメモリセル状態を第２のデータビットの１つの値に関連づけ、第３および第４メモリセル状態を第２のデータビットの別の値に関連づけるステップとを含む、請求項７に記載の方法。
【請求項９】
第１のデータビットは最上位ビット（ＭＳＢ）を含み、第２のデータビットは最下位ビット（ＬＳＢ）を含み、
第１、第２、第３、および、第４のメモリセル状態はデータ状態１１、０１、００、および１０にそれぞれ対応する、請求項８に記載の方法。
【請求項１０】
第１および第２のデータビットは別個のユーザ動作に関連付けられ、さらに別個のメモリページに対応する、請求項８に記載の方法。
【請求項１１】
選択されたビット線を読出バイアス電圧でバイアスするステップと、
第１の基準電流レベルに比較して、かつ第２の基準電流レベルに比較して、選択されたビット線電流を検知するステップと、
第１および第２の基準電流レベルに比較して検知された、選択されたビット線電流上の電流の関数として、第１のデータビットについて読出データ値を生成するステップとをさらに含む、請求項７に記載の方法。
【請求項１２】
選択されたビット線を、第１および第２の基準電流レベルに比較して同時に検知するステップをさらに含む、請求項１１に記載の方法。
【請求項１３】
読出データ値を生成するステップは、
検知された選択されたビット線電流が第１および第２の基準電流レベルの間にある場合に第１のデータビットについて第１読出データ値を生成し、検知された選択されたビット線電流が第１および第２の基準電流レベルの外にある場合に第１のデータビットについての第２の読出データ値を生成するステップを含む、請求項１１に記載の方法。
【請求項１４】
選択されたビット線を、それぞれの時に、第１の読出バイアス電圧および第２の読出バイアス電圧でバイアスするステップと、
第１および第２の読出バイアス電圧の各々について、それぞれ基準電流レベルに比較して選択されたビット線上の電流を検知するステップと、
第１および第２の読出バイアス電圧について、第１のデータビットのための読出データ値を、選択されたビット線上の検知された電流の関数として生成するステップとを含む、請求項７に記載の方法。
【請求項１５】
第１および第２の読出バイアス電圧に対応するそれぞれの基準電流レベルは値において実質的に同一である、請求項１４に記載の方法。
【請求項１６】
第３の基準電流レベルに比較した、選択されたビット線電流を検知するステップと、
第２のデータビットについて読出データ値を、第３の基準電流レベルに比較して検知された、選択されたビット線電流上の電流の関数として生成するステップとをさらに含む、請求項１１に記載の方法。
【請求項１７】
他の時には、選択されたビット線を第３の読出バイアス電圧でバイアスするステップと、
第３の基準電流レベルに比較した、選択されたビット線上の電流を、第３の読出バイアス電圧について、検知するステップと、
第３の読出バイアス電圧について、選択されたビット線上の検知された電流の関数として、第２のデータビットのための読出データ値を生成するステップとを含む、請求項１４に記載の方法。
【手続補正書】
【提出日】平成22年5月7日(2010.5.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリ回路であって、
第１のラインの複数のメモリセル及び第２のラインの複数のメモリセルを備えるメモリアレイと、
第１の電源端子と、
第１の静電容量構造と、
前記第１のラインの複数のメモリセルに接続された第１の電源ラインと、
前記第２のラインの複数のメモリセルに接続された第２の電源ラインと、
前記第２のラインの複数のメモリセルが書き込みのために選択されるとき、前記第１の電源端子を前記第１の電源ラインに接続し、前記第１の電源端子を前記第２のラインの複数のメモリセルから遮断し、かつ前記第２の電源ラインを前記第１の静電容量構造に接続するトランジスタを有するスイッチング回路とを備えるメモリ回路。
【請求項２】
第１のラインの複数のメモリセル及び第２のラインの複数のメモリセルを備えるメモリアレイと、第１の電源端子と、第１の静電容量構造と、前記第１のラインの複数のメモリセルに接続された第１の電源ラインと、前記第２のラインの複数のメモリセルに接続された第２の電源ラインとを備えるメモリを提供する工程と、
前記第２のラインの複数のメモリセルを書き込みのために選択する工程と、
前記第１の電源端子を前記第１の電源ラインに接続する工程と、
前記第１の電源端子を前記第２のラインの複数のメモリセルから遮断する工程と、
前記第２の電源ラインからの電荷を前記第１の静電容量構造に接続する工程と、
前記第２のラインの複数のメモリセルの１つのメモリセルに書き込む工程とを備える方法。
【請求項３】
メモリ回路であって、
第１のラインの複数のメモリセル及び第２のラインの複数のメモリセルを備えるメモリアレイと、
電源端子と、
静電容量構造と、
前記第１のラインの複数のメモリセルに接続された第１の電源ラインと、
前記第２のラインの複数のメモリセルに接続された第２の電源ラインと、
前記第２のラインの複数のメモリセルに対する書き込み動作の前に、前記静電容量構造を所定の電圧までプリチャージするためのプリチャージ手段と、
前記第２のラインの複数のメモリセルに対する書き込み動作中に、前記電源端子を前記第１の電源ラインに接続するための第１の接続手段と、
前記第２のラインの複数のメモリセルに対する書き込み動作中に、前記第１の電源ラインを前記第２のラインの複数のメモリセルから遮断するための遮断手段と、
前記第２のラインの複数のメモリセルに対する書き込み動作中に、前記第２の電源ラインを第１の静電容量構造に接続するための第２の接続手段とを備えるメモリ回路。
【手続補正書】
【提出日】平成22年7月30日(2010.7.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０１２１
【補正方法】変更
【補正の内容】
【０１２１】
スウォース接合部におけるフィルム特性の変化の不存在又は存在は、スウォース接合部にわたる各画素の乾燥フィルムプロフィールの重心位置をプロットすることにより示される。重心位置の変化が小さく、基体全域、スウォース位置においてさえも、フィルム形成が実質的に均一である。
【手続補正書】
【提出日】平成22年6月8日(2010.6.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
４つの側面を有する囲い（１）と、有用な太陽光の集光を最大にするように設計された、天候構成要素から内部表面を保護するための透明なカバー（５）とを含む、太陽光を電気に変換するため又は流体を加熱するために使用するタイプの太陽光集光装置であって、下記を従来技術に対する改良点として有する該太陽光集光装置：
ａ）該透明なカバー（５）に対して４５度の角度で設けられた、少なくとも１つの長方形の太陽光集光表面（３）；
ｂ）該透明なカバー（５）に対して４５度の角度を形成するように、該太陽光集光表面（３）に隣接して且つ垂直に設けられた少なくとも１つの反射性表面（４）。
【請求項２】
上記集光表面（３）が太陽輻射線を吸収し、そしてそれを作用流体に移す、請求項１に記載の太陽光集光装置。
【請求項３】
上記集光表面（３）が光を電気に変換するための光電池を含む、請求項１に記載の太陽光集光装置。
【請求項４】
上記反射性表面（４）が、該光電池が効率良く電気に変換する光波長帯を主として反射しそして該光電池を加熱する傾向がある赤外波長を反射しない被膜を有する、請求項３に記載の太陽光集光装置。
【請求項５】
複数個の太陽光集光表面（３）及び複数個の反射性表面（４）を更に含む、請求項１に記載の太陽光集光装置。
【請求項６】
上記光電池が半導体である、請求項３に記載の太陽光集光装置。
【請求項７】
上記反射性表面（４）がアルミニウムである、請求項１に記載の太陽光集光装置。
【請求項８】
４つの側面を有する囲い（１）と、有用な太陽光の集光を最大にするように設計された、風雨から内部表面を保護するための透明なカバー（５）とを含む、太陽光を電気に変換するため又は流体を加熱するために使用するタイプの太陽光集光装置であって、下記を従来技術に対する改良点として有する該太陽光集光装置：
ａ）該透明なカバー（５）に対して４５度の角度で設けられた、少なくとも１つの長方形の太陽光集光表面（６）；
ｂ）該透明なカバーに対して約４６−６０度の間の取付け角度で設けられた第１反射性表面（７）と、該第１反射性表面（７）の底端部に隣接して、該第１反射性表面の取付け角度に相補的な角度で設けられた第２反射性表面（８）とを含む、該太陽光集光表面（３）の近くの１対の反射性表面（７、８）であって、該第１反射性表面（７）は、該第１反射性表面の底端部に垂直な線が該太陽光集光表面の上端部にほぼ接触する点まで下方に延びており、該第２反射性表面（８）は、その底端部が該太陽光集光表面（６）に隣接するまで下方に延びている、該１対の反射性表面（７、８）。
【請求項９】
上記反射性表面（７、８）が、光電池が効率良く電気に変換する光波長帯を主として反射しそして該光電池を加熱する傾向がある赤外波長を反射しない被膜を有する、請求項８に記載の太陽光集光装置。
【請求項１０】
下記を含む集光システム：
(a)フレーム（１）；
(b)該フレーム（１）に固定された第１反射器（９）；
(c)該フレーム（１）に固定されそして該第１反射器（９）に垂直に配置された少なくとも１つの第２反射器（４）；
(d)該フレーム（１）に固定されそして該第１反射器（９）及び第２反射器（４）に垂直に配置された少なくとも１つの太陽電池（３）。
【請求項１１】
複数個の第２反射器（４）を更に含み、第２反射器（４）の各々は該第１反射器（９）に垂直である、請求項１０に記載の集光システム。
【請求項１２】
複数個の太陽電池（３）を更に含み、該太陽電池（３）の各々は第１反射器（９）及び第２反射器（４）に垂直である、請求項１１に記載の集光システム。
【請求項１３】
各太陽電池（３）が該第２反射器（４）の一つに隣接している、請求項１２に記載の集光システム。
【請求項１４】
上記第１反射器（９）及び第２反射器（４）がアルミニウムである、請求項１０に記載の集光システム。
【請求項１５】
上記太陽電池（３）が光電池である、請求項１０に記載の集光システム。
【請求項１６】
上記第１反射器（９）又は第２反射器（４）の少なくとも一つが、該光電池が効率良く電気に変換する光波長帯を主として反射しそして該光電池を加熱する傾向がある赤外波長を反射しない被膜を有する、請求項１５に記載の集光システム。
【手続補正書】
【提出日】平成22年6月18日(2010.6.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＬＥＤ発光体と、
中空キャビティを有するメニスカスレンズとを備え、
前記ＬＥＤ発光体は、前記キャビティ内に配置されている光源。
【請求項２】
前記メニスカスレンズは超半球状である、請求項１に記載の光源。
【請求項３】
前記メニスカスレンズは、屈折率が少なくとも１．８である材料からなる、請求項１または２に記載の光源。
【請求項４】
前記キャビティは、地表大気、不活性ガス、減圧からなる群から選択された媒体で充填される、請求項１または２に記載の光源。
【請求項５】
前記ＬＥＤ発光体が搭載された基板を更に含み、前記キャビティが密閉されるように前記メニスカスレンズが前記基板に接合されている、請求項１または２に記載の光源。
【請求項６】
前記ＬＥＤ発光体は、その発光面上に光取り出し構造体を含む、請求項１または２に記載の光源。
【請求項７】
前記光取り出し構造体は、フォトニック結晶構造体又はワイヤグリッド取り出し構成要素を含む、請求項６に記載の光源。
【請求項８】
前記メニスカスレンズを通して前記ＬＥＤ発光体から光を受けるように位置決めされたコリメートレンズと、
前記コリメートレンズを通して前記ＬＥＤ発光体から光を受けるように位置決めされた反射偏光子であって、第１偏光を有するコリメート光を透過し、光再利用のために前記ＬＥＤ発光体に向かって第２偏光を有する光を反射する反射偏光子とを更に備える、請求項１に記載の光源。
【請求項９】
前記コリメートレンズと前記反射偏光子との間に位置する４分の１波長板を更に備える、請求項８に記載の光源。
【請求項１０】
光ビームを供給する光エンジンであって、ＬＥＤ発光体及び中空キャビティを有するメニスカスレンズを含み、前記ＬＥＤ発光体は前記キャビティ内に配置されている光エンジンと、
画像データを受け、前記光ビームの成分を少なくとも受けて、画像を供給する画像形成装置と、
画像を受け、画像投射ビームを供給する投射レンズアセンブリとを備えるプロジェクタ。
【手続補正書】
【提出日】平成22年4月20日(2010.4.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つの発光面を有する発光体と、
前記発光面の上方に装着された少なくとも部分的に中空の集積光学系とを備え、
中空領域内の屈折率が、光路に沿った次の媒体の屈折率よりも小さい光源モジュール。
【請求項２】
前記少なくとも部分的に中空の集積光学系は、前記発光面に面する近接端面と、前記発光面に遠くで面する遠位端面とを有し、前記少なくとも部分的に中空の集積光学系の前記近接端面は、前記発光体の寸法アスペクト比と厳密に合致する寸法アスペクト比を有し、前記少なくとも部分的に中空の集積光学系の前記遠位端面は、平坦で、矩形のアスペクト比を有する、請求項１に記載の光源モジュール。
【請求項３】
前記少なくとも部分的に中空の集積光学系の前記遠位端面の前記矩形のアスペクト比は、前記少なくとも部分的に中空の集積光学系の前記近接端面の前記寸法アスペクト比と異なる、請求項２に記載の光源モジュール。
【請求項４】
前記少なくとも部分的に中空の集積光学系は、前記発光面の上方に空洞を形成するテーパー状ロッドインテグレータを備え、前記空洞は、前記テーパー状ロッドインテグレータの屈折率ｎ２よりも小さい屈折率ｎ１を有する、請求項１に記載の光源モジュール。
【請求項５】
前記テーパー状ロッドインテグレータの前記空洞は、前記屈折率ｎ１を有する封入ゲルで充填される、請求項４に記載の光源モジュール。
【請求項６】
前記テーパー状ロッドインテグレータに接着された集光レンズを更に備え、前記集光レンズは、前記テーパー状ロッドインテグレータの前記屈折率ｎ２よりも高い屈折率を有し、
光源モジュールは、前記集光レンズと前記テーパー状ロッドインテグレータの遠位端面との間に配置された少なくとも１枚の光学フィルムを任意に有する、請求項４に記載の光源モジュール。
【請求項７】
前記少なくとも部分的に中空の集積光学系は、前記発光面に面する近接端面と前記発光面に遠くで面する遠位端面との間に、ミラー化された側壁を有する、請求項１に記載の光源モジュール。