【事件の表示】
　特願２０１５−１５８２２５「診断測定器」拒絶査定不服審判事件〔平成２８年　２月　４日出願公開、特開２０１６−　２０９１３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、２００７年（平成１９年）４月２日（パリ条約による優先権主張　２００６年４月３日　 米国）を国際出願日として出願した特願２００９−５０４４０３号の一部を、平成２６年１月２３日に新たに外国語書面出願した特願２０１４−０１０２１５号の一部を、さらに平成２７年８月１０日に新たに外国語書面出願したものであって、平成２８年６月３０日付けで拒絶理由が通知され、平成２９年１月１２日付けで意見書及び手続補正書が提出され、同年３月３１日付けで拒絶査定されたところ、同年８月３日に拒絶査定不服審判の請求がなされ、同時に手続補正がなされたものである。
第２　平成２９年８月３日にされた手続補正についての補正の却下の決定
［補正却下の決定の結論］
　平成２９年８月３日にされた手続補正（以下、「本件補正」という。）を却下する。
［理由］
１　本件補正について（補正の内容）
（１）本件補正後の特許請求の範囲の記載
　本件補正により、特許請求の範囲の請求項１の記載は、次のとおり補正された。（下線部は、補正箇所である。）
「【請求項１】
　サンプルの診断テストを実行するための診断測定器であって、
　サンプルの診断テストを実行するために、テストメディアを受容するように構成されたテストメディアインタフェースと、
　パートナー装置との無線接続のための内蔵の無線データコネクタ、記憶コントローラ、フラッシュメモリチップ及び発振器チップを備えるフラッシュドライブ
とを具備し、
　
前記テストメディアインタフェース内のテストメディアの存在により、テストメディア上のサンプルの診断テストを実行し、前記テストメディアインタフェース内にテストメディアが存在しないことにより、前記テストメディア上のサンプルの診断テストに関係するデータを蓄積するための記憶装置として働くように構成した、
（２）本件補正前の特許請求の範囲
　本件補正前の、平成２９年１月１２日にされた手続補正により補正された特許請求の範囲の請求項１の記載は次のとおりである。
　「【請求項１】
　サンプルの診断テストを実行するための診断測定器であって、
　サンプルの診断テストを実行するために、テストメディアを受容するように構成されたテストメディアインタフェースと、
　パートナー装置との無線接続のための内蔵の無線データコネクタ、記憶コントローラ、フラッシュメモリチップ及び発振器チップを備えるフラッシュドライブと
　を具備する診断測定器。」
２　補正の適否
　本件補正は、本件補正前の請求項１に記載された発明を特定するために必要な事項である「診断測定器」の機能を、上記のとおり限定を付加するものであって、補正前の請求項１に記載された発明と補正後の請求項１に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから、特許法１７条の２第５項２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の請求項１に記載される発明（以下「本件補正発明」という。）が同条第６項において準用する同法第１２６条第７項の規定に適合するか（特許出願の際独立して特許を受けることができるものであるか）について、以下、検討する。
（１）本件補正発明
　本件補正発明は、上記１（１）に記載したとおりのものである。
（２）引用文献に記載の事項
ア　引用文献１に記載の事項
　原査定の拒絶の理由で引用された本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献である、米国特許出願公開第２００２／００９８１２２号明細書（以下「引用文献１」という。）には、図面とともに、次の記載がある。
（引１ａ）「[0033] Referring to FIG. 1, biosensor system 100 is shown including biosensor device 102, microfluidic system 104, and network interface 106 to workstation 108. In one embodiment, 
microfluidic system 104 incorporates components that are required for performing chemical and/or biological processes on a sample of a substance to be analyzed. Microfluidic system 104 can be inserted and removed from biosensor device 102. Biosensor device 102
includes
an network interface 106 to one or more workstations 108 that allows a user at workstation 108 to access data collected using biosensor system 100.
 [0034] Referring now to FIGS. 1 and 1a, a block diagram of one embodiment of biosensor device 102 is shown in FIG. 1a. Power supply 110 provides operating power to various components on 
biosensor device 102 including digital signal (DSP) and input/output (I/O) processor 112
 [0035] In the embodiment shown in FIG. 1a, data processing functions are divided among DSP and input/output (I/O) processor 112, driver circuits 114, and analog circuits 116. It is important to note, however, that data processing functions can be distributed using additional or fewer processors than shown in FIG. 1a. 
FIGS. 1aa through 1aj are schematic diagrams showing examples of interface circuits between DSP 131 and components in DSP and I/O processor 112.
FIG. 1ae shows an example of an interface to memory 142 for non-volatile memory storage.
FIG. 1ai shows an example of an interface to USB port 130.
マイクロ流体システム104は、分析すべき物質の試料に対して化学的および/または生物学的プロセスを実行するために要求されるコンポーネントを組み込ん
マイクロ流体システム104は、バイオセンサ装置102に挿入し、そこから取り外すことができ
バイオセンサ装置102は、
ワークステーション108のユーザが、バイオセンサシステム100を用いて収集されたデータにアクセスできる１つまたは複数のワークステーション108へのネットワークインタフェース106とを含
［００３４］図１及び１ａより、バイオセンサ装置102の１つの具体的なブロックダイアグラムを図１ａに示す。電力供給110が、
デジタル信号（DSP）及びインプット / アウトプット（I/O）プロセッサ112
含むバイオセンサ装置102
［００３５］図１ａに具体的に示したように、データ処理機能が、DSP及びインプット／アウトプット（I/O）プロセッサ112、ドライバ回路114及びアナログ回路116の間で分配される。データ処理機能は、図１ａのものよりも追加のまたはより少数のプロセッサを使用して分散させることができることに留意することが重要である。
図１ａａから図１ａｊは、DSP(131)とDSP及びI/Oプロセッサ112の構成要素との間のインターフェース回路を示す概略図
図１ａｅは、不揮発性記憶装置であるメモリ142へのインターフェースの例を示している
図１ａｉは、USBポート130へのインターフェースを示している。
（引１ｂ）「[0039] Biosensor system 100 also includes bridge circuits, examples of which are shown in schematics in FIGS. 1at through law. FIG. 1at is an example of circuit for controlling TEC 124 (FIG. 1a). FIG. 1au is a bridge circuit used for controlling the current through the pump coil(s) 126 (FIG. 1a). FIG. 1av is a laser diode driver circuit which maintains a constant light output from the laser 182 (FIG. 1a) by regulating the current to the laser. FIG. 1aw is an example of 
a connector 152
can be used to interface the microfluidic system 104 to biosensor device 102.
[0040] Examples of commercially available components which are suitable for use in the circuits shown in FIGS. 1aa through law are as follows: FIG. 1aa: DSP chip ADSP-2181, part# ADSP-2181KS-115 by Analog Devices, Norwood, Mass.; FIG. 1ab: EEPROM (memory) chip, part# CAT28F512 by Catalyst Semiconductor, Sunnyvale, Calif.; FIG. 1ac: Analog-to-digital converter chip, part # AD7887 by Analog Devices, Norwood, Mass.; FIG. 1ad: Digital-to-analog converter chip, part # AD5322 by Analog Devices, Norwood, Mass.; FIG. 1ae: EEPROM (memory) chip, part #24LC256 by Microchip Technology, Farmington Hills, Mich.; FIG. 1af: RS-232 chip, part#DS14C232 by Dallas Semiconductor, Dallas, Tex.; FIG. 1ag: demultiplexer chip, part # MC74HC138 by ON Semiconductor, Phoenix, Ariz.; FIG. 1ah: Digital output gates and flip-flop chips, part #s MC74HC32 and MC74HC574 by ON Semiconductor, Phoenix, Ariz.; 
FIG. 1ai: USB interface chip, part # PDIUSBD12D
図１ａｗは、マイクロ流体システム104をバイオセンサ装置102に接続するために使用されるコネクタ152
［００４０］図１ａａ以下に示した回路での使用に適した商業的に使用可能なコンポーネントの例は以下のとおりである。図１ａａ：ＤＳＰチップ　ADSP-2181, part# ADSP-2181KS-115　 Analog Devices製, Norwood, Mass.；図１ａｂ：EEPROM（メモリ）チップ　part# CAT28F512　 Catalyst Semiconductor製, Sunnyvale, Calif.；図１ｃ：アナログ・デジタル変換チップ、part # AD7887　 Analog Devices製,　 Norwood, Mass.；図１ａｄ：デジタル・アナログ変換チップ、part # AD5322 　Analog Devices製, Norwood, Mass.；図１ａｅ：EEPROM（メモリ）チップ、part #24LC256 　Microchip Technology製, Farmington Hills, Mich.；図１ａｆ：RS-232チップ、 part#DS14C232　Dallas Semiconductor製, Dallas, Tex.；図１ａｇ：デマルチプレクサチップ、part # MC74HC138　ON Semiconductor製, Phoenix, Ariz.；図１ａｈ：デジタル出力ゲートとフリップフロップチップ、part #s MC74HC32 and MC74HC574　ON Semiconductor製, Phoenix, Ariz.；
図１ａｉ：USBインターフェースチップ、part # PDIUSBD12D
（引１ｃ）「[0044] 
DSP and I/O processor 112 includes a digital signal processor 131 for digital signal processing along with main program instructions 132 that control execution of components included in processor 112. 
Digital signal processor 131 includes one or more serial data interfaces such as
Universal Serial Bus (USB) interface 130. 
as PDIUSBD12
[0045] 
Digital signal processor 131 also interfaces with other devices well-known in the art, including program and data memory 140, 142 for storing data and executing program instructions, 
digital to analog (DAC) and analog to digital (ADC) converters 146, 148, and digital I/O controller 150.
］DBP及びI/Oプロセッサ112は、プロセッサ112に含まれるコンポーネントの実行を制御するメインプログラム命令132によるデジタル信号処理のためのデジタル信号プロセッサ131を含んでい
デジタル信号プロセッサ131は
ユニバーサルシリアルバス（USB）インターフェース130のような１つ以上のシリアルデータインターフェースを含んで
USB134に接続される周辺装置は、
PDIUSBD12であ
［００４５］
デジタル信号プロセッサ131は、データや実行プログラム命令を記憶するプログラム及びデータメモリ140、142
デジタル・アナログ（DAC）及びアナログ・デジタル（ADC）変換器146、148、及びデジタルI/Oコントローラ150などの
装置と
接続
（引１ｄ）「[0048] Insert detector 162 receives information from microfluidic system 104 that indicates when microfluidic system 104 is inserted in biosensor device 102. 
When microfluidic system 104 is inserted in biosensor device 102, processors 112, 114, and 116 use the signal to begin operating other components in biosensor device 102.
マイクロ流体システム104が、バイオセンサ装置102に挿入された時、プロセッサ112、114及び116は，信号を用いて、バイオセンサ装置102の他のコンポーネントの作動を開始する。
（引１ｅ）「 [0051] Detection system 128 generates data signals representing the substances detected microfluidic system 104, and the data signals are input to analog circuits module 116. Analog circuits module 116 includes appropriate signal conditioning components 174, as required, such as a sample and hold circuit, filter(s), and/or an amplifier(s). The output from analog circuits module 116 is input to an analog to digital (A/D) converter 148 in DSP and I/O processor 112 for conversion from analog to digital form. This digital data can be further processed in DSP and I/O processor 112, and the results output to display 118 and/or network interface 106.」（当審訳：［００５１］検出システム128は、マイクロ流体システム104で検出された物質を表すデータ信号を生成し、このデータ信号は、アナログ回路モジュール116に入力される。アナログ回路モジュール116は、サンプルホールド回路、フィルタ及び／又はアンプなど、必要に応じ、適切な信号調整コンポーネント174を含む。アナログ回路モジュール116からの出力は、アナログ形式からデジタル形式に変換するために、DSP及びI/Oプロセッサ112のアナログ・デジタル（A/D）変換器148に入力される。このデジタルデータは、DSP及びI/Oプロセッサ112でさらに処理され、その結果は、ディスプレイ118及び／又はネットワークインタフェース106に出力される。」）
（引１ｆ）「[0117]  
Information from biosensor device 102 can be accessed by authorized users when biosensor device 102 is connected to an information network. 
communication links can be utilized, such as
a wireless connection through a cellular or satellite network
network 420 includes networking equipment that is suitable to support the communication link being utilized.
バイオセンサ装置102からの情報は、バイオセンサ装置102が情報ネットワークに接続した時に許可されたユーザによりアクセスすることができ
携帯又は衛星ネットワークを通した無線接続
のような
コミュニケーションリンクが利用でき
ネットワーク420は、利用されているコミュニケーションリンクをサポートするために適切なネットワーク機器を含む。
（引１ｇ）「図１ａ
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
イ　引用文献１に記載の発明
　（引１ａ）より、「図１ａａから図１ａｊは、DSP(131)とDSP及びI/Oプロセッサ112の構成要素との間のインターフェース回路を示す概略図であ」り、「図１ａｅは、不揮発性記憶装置であるメモリ142へのインターフェースの例を示し」、「図１ａｉは、USBポート130へのインターフェースを示している」から、「DSP131」は、「不揮発性記憶装置であるメモリ142」と「USBポート130」と接続していることが理解できる。そして、（引１ｂ）に「図１ａｉ：USBインターフェースチップ、part # PDIUSBD12D」と記載され、（引１ｃ）に「デジタル信号プロセッサ131」は、「ユニバーサルシリアルバス（USB）インターフェース130のような１つ以上のシリアルデータインターフェースを含んで」おり、「USB134に接続される周辺装置」は、「PDIUSBD12であ」るから「デジタル信号プロセッサ（DSP）131」に接続する「USBポート130」には周辺機器として「PDIUSBD12」が接続している点が理解できる。
　また、（引１ｇ）の図１ａより、「ワークステーション108」が、「ネットワークインタフェース106」を介して「DSP及びI/Oプロセッサ112」に接続されている点が見て取れる。
　そうすると、（引１ａ）〜（引１ｄ）より、引用文献１には、以下の発明（以下、「引用発明」という。）が記載されていると認められる。
「ワークステーション108のユーザが、バイオセンサシステム100を用いて収集されたデータにアクセスできる１つまたは複数のワークステーション108へのネットワークインタフェース106と、
　デジタル信号（DSP）及びインプット / アウトプット（I/O）プロセッサ112と、
　マイクロ流体システム104を接続するために使用されるコネクタ152と、
を含むバイオセンサ装置102であって、
　ワークステーション108が、ネットワークインタフェース106を介してDSP及びI/Oプロセッサ112に接続され、
　マイクロ流体システム104は、分析すべき物質の試料に対して化学的および/または生物学的プロセスを実行するために要求されるコンポーネントを組み込みこんでおり、
　マイクロ流体システム104は、バイオセンサ装置102に挿入し、そこから取り外すことができ、
　DSP及びI/Oプロセッサ112は、プロセッサ112に含まれるコンポーネントの実行を制御するメインプログラム命令132によるデジタル信号処理のためのデジタル信号プロセッサ（DSP）131を含んでおり、
　デジタル信号プロセッサ（DSP）131は、不揮発性記憶装置であるデータメモリ142とUSBポート130と接続し、該USBポート130には周辺機器として、PDIUSBD12が接続し、
　デジタル信号プロセッサ131は、データや実行プログラム命令を記憶するプログラム及びデータメモリ140、142、デジタル・アナログ（DAC）及びアナログ・デジタル（ADC）変換器146、148、及びデジタルI/Oコントローラ150などの装置と接続し、
　マイクロ流体システム104が、バイオセンサ装置102に挿入された時、プロセッサ112、114及び116は，信号を用いて、バイオセンサ装置102の他のコンポーネントの作動を開始させる　
バイオセンサ装置102」
ウ　引用文献２に記載された事項
　原査定の拒絶の理由で引用された本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献である、Philips Semiconductors，DATA SHEET PDIUSBD12 USB interface device with parallel bus，１９９９年　１月　８日（以下「引用文献２」という。）には、図面とともに、次の記載がある。
（引２ａ）「FEATURES
・ Complies with the Universal Serial Bus specification Rev. 1.1
・ High performance USB interface device with integrated SIE,
FIFO memory, transceiver and voltage regulator
・ Compliant with most Device Class specifications
・ High-speed (2 Mbytes/s) parallel interface to any external
microcontroller/microprocessor
・ Fully autonomous DMA operation
・ Integrated 320 bytes of multi-configuration FIFO memory
・ Double buffering scheme for main endpoint increases throughput
and eases real time data transfer
・ 1MByte/s data transfer rate achievable in Bulk mode, 1Mbit/s data
transfer rate achievable in Isochronous mode
・ Bus-powered capability with very good EMI performance
・ Controllable LazyClock output during suspend
・ Software controllable connection to the USB bus (SoftConnectTM)
・ Good USB connection indicator that blinks with traffic
(GoodLinkTM)
・ Programmable clock frequency output
・ Complies with the ACPI, OnNOW, and USB power management
requirements
・ Internal power-on reset and low voltage reset circuit
・ Available in SO28 and TSSOP28 pin packages
・ Full industrial grade operation from -40 to +85°C
・ Higher than 8kV in-circuit ESD protection lowers cost of extra
components
・ Full-scan design with high fault coverage (99%) ensures high
quality
・ Operation with dual voltages:
3.3 ± 0.3V or extended 5V supply range of 3.6 - 5.5V
・ Multiple interrupt modes to facilitate both bulk and isochronous
transfers」（２頁左欄１-３２行、当審訳：「特徴
・ユニバーサル・シリアル・バスの仕様　Ｖｅｒ．１.１に従います
・統合された SIE 、ＦＩＦＯメモリ、トランシーバーと電圧調整器を持っている高性能なＵＳＢインタフェース装置
・たいていの装置クラス仕様に従います
・いかなる外部マイクロコントローラ / マイクロプロセッサへのハイスピード（２Ｍバイト / ｓ）並列インタフェース
・完全に自立した DMA オペレーション
・３２０バイトのマルチコンフィギュレーションＦＩＦＯメモリの統合
・主なエンドポイントがスループットを増やし、リアルタイムのデータ転送を容易にするためのダブルバッファリングスキーム
・バルクモードで1MByte / ｓデータ転送速度が達成可能、また、アイソクロナスモードで1Mbit / ｓデータ転送速度が達成可能
・非常に良好なＥＭＩパフォーマンスによるバスパワー駆動
・停止している間のコントローラブルなLazyClock出力
・ＵＳＢバスとのソフトウェア制御可能な接続（SoftConnectTM）
・トラフィックで点滅する良いＵＳＢ接続インジケータ（GoodLinkTM）
・プログラマブルクロック周波数アウトプット
・ACPI 、OnNOW及びUSBパワーマネージメント必要条件に従います
・内部のパワーオン、リセット及び低電圧リセット回路
・SO28及びTSSOP28のピンパッケージで利用可能
・ −４０から＋８５度（セ氏）までのフル工業規格
・8kV以上のインサーキットESD保護が余分なコンポーネントのコストを下げる
・高品質が保証された高い欠陥保障（９９％ ＞）のフルスキャンデザイン
・二重の電圧でのオペレーション：
3.3±0.3V あるいは5V拡張した3.6−5.5Vの供給の範囲
・バルク及びアイソクロナス転送を容易にするマルチな割り込みモード」）
（引２ｂ）「The PDIUSBD12 low suspend power consumption along with the LazyClock output allows for easy implementation of equipment that is compliant to the ACPI, OnNOW, and USB power management requirements. The low operating power allows the implementation of bus-powered peripherals.
In addition, 
it also incorporates features like
programmable clock output, low frequency crystal oscillator
　さらに、それは、SoftConnectTM,、GoodLinkTM、
プログラマブルクロックの出力、低周期の結晶振動子
のような特徴を含んでいる
（引２ｃ）「PLL
A 6 MHz to 48 MHz clock multiplier PLL (Phase-Locked Loop) is integrated on-chip. This allows for the use of low-cost 6 MHz crystal. EMI is also minimized due to the lower frequency crystal. No external components are needed for the operation of the PLL.」（３頁左欄１０−１４行、当審訳：「PLL
６MHzから４８MHzの周期のマルチプライヤーPLL（周波数負帰還回路）がチップに実装される。これは、低コストの６MHzの結晶を使うことができる。EMIもまたより低周期の結晶と共に最小化される。PLLを実行するための外部機器は必要ない。」）
（引２ｄ）「Clock Running 
A ‘1’ indicates that the internal clocks and PLL are always running even during Suspend state. A ‘0’ indicates that the internal clock, crystal oscillator and PLL are stopped whenever not needed. To meet the strict Suspend current requirement, this bit needs to be set to ‘0’. The programmed value will not be changed by a bus reset.」（９頁右欄８-１６行、当審訳：「クロック実行
“１”は、停止状態の間でさえも内部クロック及びPLLが常に実行されていることを示す。“０”は、必要なければいつでも内部クロック、結晶発振子及びPLLを停止する。完全に停止させるための条件として、このビットを”０”にセットする必要がある。このプログラムされた値はバスリセットによって変えられない。」
エ　引用文献２に記載された技術事項
　上記（引２ａ）には、「PDIUSBD12」の特徴として、「・停止している間のコントローラブルなLazyClock出力」、「・プログラマブルクロック周波数アウトプット」が記載され、また、上記（引２ｂ）には、「PDIUSBD12」の解説として、「プログラマブルクロックの出力、低周期の結晶振動子、・・・のような特徴を含んでいる」と記載され、また、（引２ｃ）には、一般に電圧制御発信器を有するPLL がチップに実装されていることが記載され、さらには、（引２ｄ）に、「内部クロック」、「結晶発信子」及び「PLL」を制御する旨記載されていることから、「PDIUSBD12」は、発信器チップが内蔵されているものである。
オ　引用文献３に記載の事項
　原査定の拒絶の理由で引用された本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献である、Philips Semiconductors，Application Note on USB MP3 Player Using PDIUSBD12，１９９９年１０月　７日（以下「引用文献３」という。）には、図面とともに、次の記載がある。
（引３ａ）「・ Figure 2 shows the block diagram of an MP3 player with USB interface. Here, the microcontroller reads and writes data from D12 and transfers them to the flash memory. This evaluation kit uses D12 to implement a small memory storage area. Therefore, this kit is suitable for designers of USB MP3 player devices.」（２頁１２−１４行、当審訳：「図２は、USBインターフェースを伴ったMP3プレーヤーのブロック図である。ここでは、マイクロコントローラがD12からのデータを読み書きし、フラッシュメモリに転送する。この評価キットは、D12を小さな記憶装置の領域の実装のために使用する。それ故、このキットはUSBMP3プレーヤー装置の設計者にとって最適である。」）
（引３ｂ）「
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
カ　引用文献３に記載された技術事項
　上記（引３ａ）より、「USBインターフェースを伴ったMP3プレーヤー」の「マイクロコントローラがD12からのデータを読み書きし、フラッシュメモリに転送」し、「D12を小さな記憶装置の領域の実装のために使用」していることが記載され、また、（引３ｂ）から、「PDIUSBD12」、「マイクロコントローラ」及び「フラッシュメモリ」が連携している点が見て取れる。そうすると、「PDIUSBD12」、「マイクロコントローラ」及び「フラッシュメモリ」からなる装置は、「USBインターフェースを伴ったMP3プレーヤー」のフラッシュメモリを使用した記憶装置（フラッシュドライブ）として機能していることから、引用文献３には、「PDIUSBD12」、「マイクロコントローラ」及び「フラッシュメモリ」からなるフラッシュドライブが記載されていることが理解できる。
（３）引用発明との対比
ア　本件補正発明と引用発明とを対比する。
（ア）引用発明の「バイオセンサ装置102」、「分析すべき物質の試料」、「化学的および/または生物学的プロセス」及び「マイクロ流体システム104」は、それぞれ、本件補正発明の「診断測定器」、「サンプル」、「診断テスト」及び「テストメディア」に相当する。
（イ）引用発明の「マイクロ流体システム104を接続するために使用されるコネクタ152」は、本件補正発明の「テストメディアを受容するように構成されたテストメディアインタフェース」に相当する。そして、引用発明の「マイクロ流体システム104」は、「分析すべき物質の試料に対して化学的および/または生物学的プロセスを実行するために要求されるコンポーネントを組み込」んでおり、引用発明が「マイクロ流体システム104」を、「コネクタ152」に接続するのは、「分析すべき物質の試料に対して化学的および/または生物学的プロセスを実行するため」に行うものであるから、引用発明の「マイクロ流体システム104を接続するために使用されるコネクタ152」と、本件補正発明の「テストメディアを受容するように構成されたテストメディアインタフェース」とは、「サンプルの診断テストを実行するための」ものである点で共通し、また、引用発明の「マイクロ流体システム104」を、「コネクタ152」に接続した「バイオセンサ装置102」は、「分析すべき物質の試料に対して化学的および/または生物学的プロセスを実行するため」の装置であるから、引用発明の「バイオセンサ装置102」と、本件補正発明の「診断測定器」とは、「サンプルの診断テストを実行するための」ものである点で共通する。
（ウ）引用発明の「DSP及びI/Oプロセッサ112は、プロセッサ112に含まれるコンポーネントの実行を制御するメインプログラム命令132によるデジタル信号処理のためのデジタル信号プロセッサ131を含んでおり」、この「デジタル信号プロセッサ（DSP）131は、不揮発性記憶装置であるメモリ142とUSBポート130と接続し、該USBポート130には周辺機器として、PDIUSBD12が接続」されている。そして、「ワークステーション108が、ネットワークインタフェース106を介してDSP及びI/Oプロセッサ112に接続され」ているから、「ネットワークインタフェース106」は「DSP及びI/Oプロセッサ112」が備えているといえる。
　そうすると、引用発明の「ネットワークインタフェース106」、「デジタル信号プロセッサ131」、「不揮発性記憶装置であるメモリ142」及び「PDIUSBD12」は、「DSP及びI/Oプロセッサ112」に含まれる「コンポーネント」であり、記憶装置を備えた機器は通常「ドライブ」と呼ばれるから、引用発明の「DSP及びI/Oプロセッサ112」は、「ネットワークインタフェース106」、「デジタル信号プロセッサ131」、「不揮発性記憶装置であるメモリ142」及び「PDIUSBD12」を備えた「ドライブ」であるといえる。
（エ）引用発明の「ワークステーション108」は、本件補正発明の「パートナー装置」に相当し、引用発明の「ネットワークインタフェース106」は、「ワークステーション108のユーザが、バイオセンサシステム100を用いて収集されたデータにアクセスできる」ためのものであって、上記（ウ）のとおり「DSP及びI/Oプロセッサ112」が備えているものであるから、本件補正発明の「パートナー装置との接続のための内蔵のデータコネクタ」に相当する。
（オ）引用発明の「デジタル信号プロセッサ131」は、「データや実行プログラム命令を記憶するプログラム及びデータメモリ140、142、デジタル・アナログ（DAC）及びアナログ・デジタル（ADC）変換器146、148、及びデジタルI/Oコントローラ150などの装置と接続し」ていることから、「データや実行プログラム命令を記憶するプログラム及びデータメモリ140、142」を制御していることは明らかであるから、本件補正発明の「記憶コントローラ」に相当する。
（カ）本件補正発明の「フラッシュメモリ」は、不揮発性記憶装置の一形態であるから、引用発明の「不揮発性記憶装置であるメモリ142」と、本件補正発明の「フラッシュメモリ」とは、「不揮発性記憶装置」である点で共通する。また、上記摘記（引１ｂ）には、引用発明の「PDIUSBD12」がPhillip Semiconductor製であることが記載されており、これは上記引用文献２に記載されている「PDIUSBD12」に他ならない。してみれば、引用発明の「PDIUSBD12」は、上記（２）エで検討したとおり、「発信器チップ」を備えているといえる。
（キ）以上（ウ）〜（カ）より、「ネットワークインタフェース106」、「デジタル信号プロセッサ131」、「不揮発性記憶装置であるメモリ142」及び「PDIUSBD12」を備えた「ドライブ」である、引用発明の「DSP及びI/Oプロセッサ112」と、本件補正発明の「パートナー装置との無線接続のための内蔵の無線データコネクタ、記憶コントローラ、フラッシュメモリチップ及び発振器チップを備えるフラッシュドライブ」とは、「パートナー装置との接続のための内蔵のデータコネクタ、記憶コントローラ、不揮発性記憶装置及び発振器チップを備えるドライブ」である点で共通する。
（ク）引用発明は、「マイクロ流体システム104が、バイオセンサ装置102に挿入された時、プロセッサ112、114及び116は，信号を用いて、バイオセンサ装置102の他のコンポーネントの作動を開始させる」から、引用発明の「バイオセンサ装置102」と、本件補正発明の「前記テストメディアインタフェース内のテストメディアの存在により、テストメディア上のサンプルの診断テストを実行し、前記テストメディアインタフェース内にテストメディアが存在しないことにより、前記テストメディア上のサンプルの診断テストに関係するデータを蓄積するための記憶装置として働くように構成した、診断測定器」とは、「前記テストメディアインタフェース内のテストメディアの存在により、テストメディア上のサンプルの診断テストを実行」する点で共通する。
（ケ）以上（ア）〜（ク）より、本件補正発明と引用発明とは、以下の（一致点）で一致し、（相違点１）〜（相違点３）で相違する。
（一致点）「サンプルの診断テストを実行するための診断測定器であって、
　サンプルの診断テストを実行するために、テストメディアを受容するように構成されたテストメディアインタフェースと、
　パートナー装置との接続のための内蔵のデータコネクタ、記憶コントローラ、不揮発性記憶装置及び発振器チップを備えるドライブとを具備し、
　前記テストメディアインタフェース内のテストメディアの存在により、テストメディア上のサンプルの診断テストを実行するように構成した、診断測定器。」
（相違点１）「不揮発性記憶装置を備えるドライブ」が、本件補正発明は「フラッシュメモリチップ」を備える「フラッシュ」ドライブであるのに対し、引用発明はそのような特定がない点。
（相違点２）「パートナー装置との接続のための内蔵のデータコネクタ」が、本件補正発明は、「無線」接続のための内蔵の無線データコネクタであるのに対し、引用発明は、そのような特定がない点。
（相違点３）「診断測定器」が、本件補正発明は、「前記テストメディアインタフェース内にテストメディアが存在しないことにより、前記テストメディア上のサンプルの診断テストに関係するデータを蓄積するための記憶装置として働くように構成し」ているのに対し、引用発明は、そのような特定がない点。
（４）判断
ア　相違点１について
　上記（２）カで検討したとおり、引用文献３には「PDIUSBD12」、「マイクロコントローラ」及び「フラッシュメモリ」によりフラッシュドライブを構成することが記載されている。また、「フラッシュメモリ」を「フラッシュメモリチップ」で構成することは周知である。そうすると、「PDIUSBD12」を備えた引用発明の「ドライブ」として、引用文献３に記載のフラッシュドライブを適用し、「フラッシュメモリチップ」を備える「フラッシュ」ドライブとして構成することは、当業者が容易に想到できたことである。
イ　相違点２について
　引用文献１には、「バイオセンサ装置102からの情報は、バイオセンサ装置102が情報ネットワークに接続した時に許可されたユーザによりアクセスすることができ」、その通信手段として「携帯又は衛星ネットワークを通した無線接続」のような「コミュニケーションリンクが利用でき」、「ネットワーク420は、利用されているコミュニケーションリンクをサポートするために適切なネットワーク機器を含む」（上記（引１ｆ）参照）と記載されていることから、引用文献１には、「バイオセンサ装置102」の情報ネットワークへの接続として無線接続が利用できることや、そのための適切なネットワーク機器を含むことができることが示唆されている。そうすると、引用発明において「バイオセンサ装置102」と「ワークステーション108」との接続を無線接続とし、そのために、「DSP及びI/Oプロセッサ112」に無線接続コネクタを設けることは、当業者が容易に想到できたことである。
ウ　相違点３について
　引用発明の「バイオセンサ装置102」は、「ワークステーション108のユーザが、バイオセンサシステム100を用いて収集されたデータにアクセスできる」ものであることから、「バイオセンサ装置102」が「ワークステーション108」に接続していない時も存在するから、得られたデータは、メモリに記憶させておかなければならないことは明らかである。
　また、引用発明の「デジタル信号プロセッサ131」は、「データ」「を記憶する」「データメモリ142」「と接続し」ている。
　そうすると、「ネットワークインタフェース106に出力される」「データ」は、「DSP及びI/Oプロセッサ112」内の、「データメモリ142」に記憶させなければならず、「データメモリ142」に記憶されている「データ」は、「バイオセンサ装置102」が、「ワークステーション108」に接続されるまで保持されていなければならず、「マイクロ流体システム104」が、「バイオセンサ装置102」から「取り外され」ている状態、すなわち「バイオセンサ装置102」の「マイクロ流体システム104を接続するために使用されるコネクタ152」内に「マイクロ流体システム104」が存在しない時においても保持されていなければならないといえる。してみれば、「データメモリ142」は、「バイオセンサ装置102」の「マイクロ流体システム104を接続するために使用されるコネクタ152」内に「マイクロ流体システム104」が存在しない時に「ネットワークインタフェース106に出力される」「データ」を保持する記憶装置として働いているといえるから、相違点３は実質的な相違点とはならない。
　仮に、「データメモリ142」が記憶装置として働いているといえず、相違点３が実質的な相違点であるとしても、引用発明の「バイオセンサ装置102」には「データメモリ142」があり、「マイクロ流体システム104」により得られたデータは、どこかに記憶させておかなければならないものであるから、「コネクタ152」内に「マイクロ流体システム104」が存在しない時に、「データメモリ142」を「ネットワークインタフェース106に出力される」「データ」を保持する記憶装置として働らかせることは、当業者が容易に想到できることである。
エ　そして、本件補正発明の奏する作用効果は、引用文献１〜３に記載された技術の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。
　
オ　したがって、本件補正発明は、引用発明、引用文献３に記載された技術及び本技術分野において周知の事項に基づいて、当業者が容易に発明をすることができたものであり、特許法２９条２項の規定により、特許出願の際独立して特許を受けることができないものである。
３　本件補正についてのむすび
　よって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反してなされたものであるから、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　よって、上記補正の却下の決定の結論のとおり決定する。
第３　本願発明について
１　本願発明
　平成２９年８月３日にされた手続補正は、上記のとおり却下されたので、本願の請求項に係る発明は、平成２９年１月１２日にされた手続補正により補正された特許請求の範囲の請求項１ないし１６に記載された事項により特定されるものであるところ、その請求項１に係る発明（以下「本願発明」という。）は、その請求項１に記載された事項により特定される、前記第２［理由］１（２）に記載のとおりのものである。
２　原査定の拒絶の理由
　原査定の拒絶の理由は、この出願の請求項１−１６に係る発明は、本願の優先権主張の日前に頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用文献１〜８に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない、というものである。
引用文献１：米国特許出願公開第２００２／００９８１２２号明細書
引用文献２：Philips Semiconductors，DATA SHEET PDIUSBD12 USB interface device with parallel bus，１９９９年　１月　８日
引用文献３：Philips Semiconductors，Application Note on USB MP3 Player Using PDIUSBD12，１９９９年１０月　７日
引用文献４〜８：（略））
　具体的には、本件補正前の請求項１に係る発明について、引用文献１に記載された発明、引用文献２及び３、並びに周知技術に基づいて当業者が容易になし得たものであるとしたものである。
３　引用文献
　原査定の拒絶の理由で引用された引用文献１ないし３及びその記載事項は、前記第２の［理由］２（２）に記載したとおりである。
　
４　対比・判断
　本願発明は、前記第２の［理由］２で検討した本件補正発明から、「前記テストメディアインタフェース内のテストメディアの存在により、テストメディア上のサンプルの診断テストを実行し、前記テストメディアインタフェース内にテストメディアが存在しないことにより、前記テストメディア上のサンプルの診断テストに関係するデータを蓄積するための記憶装置として働くように構成した」限定事項を削除したものである。
　そうすると、本願発明の発明特定事項を全て含み、さらに他の事項を付加したものに相当する本件補正発明が、前記第２の［理由］２（３）、（４）に記載したとおり、引用発明、引用文献３に記載された技術及び本技術分野において周知の事項に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、引用発明、引用文献３に記載された技術及び本技術分野において周知の事項に基づいて、当業者が容易に発明をすることができたものである。
　
第４　むすび
　以上のとおり、本願発明は、特許法２９条２項の規定により特許を受けることができないから、他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。