【事件の表示】
　特願２０１４−５３４０３９「サブマウント上にＶＣＳＥＬチップを組立てる方法」拒絶査定不服審判事件〔平成２５年　４月１８日国際公開、ＷＯ２０１３／０５４２４９、平成２６年１０月３０日国内公表、特表２０１４−５２９１９９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯 
　本願は、２０１２年１０月８日（パリ条約による優先権主張外国庁受理２０１１年１０月１０日、米国）を国際出願日とする出願であって、以後の手続は、以下のとおりである。
　
　平成２７年　９月２５日：出願審査請求書・手続補正書の提出
　平成２８年　５月１６日：拒絶理由通知（５月１９日発送）
　　　　同年　８月１２日：手続補正書・意見書の提出　
　平成２９年　２月　２日：拒絶査定（２月７日送達。以下「原査定」
　　　　　　　　　　　　　という。）
　　　　同年　４月２７日：審判請求書の提出
　平成３０年　５月２５日：拒絶理由通知（５月２９日発送）　
　　　　同年　７月２５日：手続補正書・意見書の提出
　　　　同年　９月　３日：拒絶理由通知（９月４日発送） 
　　　　同年１１月２７日：期間延長請求書（３ヶ月）
　平成３１年　２月２８日：
手続補正書
　　　（以下、この手続補正書による手続補正を「本件補正」という。） 
                                   　
第２　本願発明
　本願の請求項１ないし６に係る発明は、本件補正後の請求項１ないし６に記載された事項により特定されるものであり、そのうち請求項１に係る発明（以下「本願発明」という。）は、以下のとおりである。
　「【請求項１】
　サブマウント上に所望の整列精度でＶＣＳＥＬチップを組立てる、前記ＶＣＳＥＬチップの製造方法において、
　電気的ｐ−接触をメサの上部に供給することによって、ｐ型メサを形成するステップと、
　電気的な分離層でメサを覆うことによって、ｎ型メサを形成するステップと、
　前記ＶＣＳＥＬチップの接続サイド上にデウェッティング層を堆積させるステップと、
　前記サブマウントの接続サイド上に更なるデウェッティング層を堆積させるステップであって、前記デウェッティング層及び前記更なるデウェッティング層が、前記サブマウント及び前記ＶＣＳＥＬチップに対応する接続領域を規定するよう、パターン化された設計で堆積されるか、又は堆積後パターン化され、前記接続領域が、前記所望の整列精度に対応した、はんだに関するウェッティング表面を提供する、ステップと、
　前記２つの接続サイドの少なくとも１つの接続領域に前記はんだを適用するステップと、
　前記サブマウント上に前記ＶＣＳＥＬチップを配置し、溶けたはんだの
表面張力
　前記ＶＣＳＥＬチップが、前記サブマウントに対してそのメササイドではんだ付けされる底部エミッタＶＣＳＥＬアレイを有し、
　前記ＶＣＳＥＬチップの前記接続サイド上に前記デウェッティング層を堆積させる前に、前記ＶＣＳＥＬチップのｎ−接触に電気的に接続するとともに前記ｎ型メサに重複する第１の金属層が堆積され、前記ｎ−接触が、前記ＶＣＳＥＬチップを電気的に接続し、前記ｐ型メサにわたり電流を等しく分散させるため、前記ＶＣＳＥＬチップのｐ型メサの間の導電ネットワークを形成し、
　第２の金属層が、前記ｐ型メサ及びｐ−接触に
重なり、
同じ高さとなって、
   
第３　拒絶の理由
　平成３０年９月３日付け拒絶理由通知（以下「当審拒絶理由通知」という。）における【理由２】は、次のとおりのものである。
    　
　本願発明１ないし本願発明８は、その優先日前に日本国内または外国において頒布された下記の引用文献に記載された発明又は電気通信回線を通じて公衆に利用可能となっ発明に基いて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
 　 
　引用文献：米国特許出願公開第２００６／０１０９８８３号明細書
　　　
第４　引用文献の記載及び引用発明　　　　　　　  
１　当審拒絶理由通知で引用した米国特許出願公開第２００６／０１０９８８３号明細書（以下「引用文献」という。）には、図とともに以下の記載がある（なお、下線は、当審で付したものである。以下同じ。）。
  　  　 
（１）「【０００３】　FIG. 1 shows an array of surface emitting laser diodes, in this case emitting light through the substrate, built using a conventional surface emitting laser architecture. These devices may be standard vertical cavity surface emitting lasers, or devices like those described in U.S. Pat. Nos. 6,243,407, 6,404,797, 6,614,827, 6,778,582, and 6,898,225, the contents of each of which are hereby incorporated by reference.  
【０００４】　Arrays of surface emitting laser diodes are typically formed on a common n-type substrate and thus have a common n-contact. FIG. 1B illustrates an array of surface emitting laser diodes formed on an n-type substrate. Each laser diode is commonly patterned as a mesa and may have a total height of several microns or more depending upon the total thickness of distributed Bragg reflectors (DBRs) and quantum well gain regions. Each laser diode may, for example, have an individual contact to a p-type semiconductor region. A separate common contact to the n-type substrate is formed. The equivalent circuit of the laser diodes is shown in FIG. 1B . However, there are several drawbacks to the parallel electrical connection. 」 
（訳 
【０００３】　
図１は、従来の面発光レーザ構造を使用して形成された、この場合には基板を介して光を発光する、複数の面発光レーザダイオードのアレイを示す
垂直キャビティ面発光レーザ
【０００４】　
面発光レーザダイオードのアレイは一般に、共通のｎ型基板上に形成され、したがって共通のｎコンタクト（接点）を有する。図１Ｂは、ｎ型基板上に形成された面発光レーザダイオードのアレイを示す。各レーザダイオードは、一般にメサとしてパターン形成され、分布ブラッグ反射器（ＤＢＲ）と量子井戸利得領域との合計の厚さに応じて、数μｍ以上の合計の高さを有することがある。各レーザダイオードは、例えば、ｐ型半導体領域への個別の接点を有することができる。ｎ型基板への別々の共通接点が形成される。このレーザダイオードの等価回路が、図１Ｂに示してある
　 
（２）「DETAILED DESCRIPTION OF THE INVENTION  
【００２９】 FIG. 2A illustrates an array of surface emitting laser diodes 201 , 202 , 203 , and 204 formed on a p-type substrate 205 of a common die 200 . Throughout the following discussion it will be understood that doping types are exemplary and that inverting the polarity of the doping types and corresponding operating voltages results in electrical devices having similar equivalent circuits and principles of operation.  
【００３０】 Each laser diode 201 , 202 , 203 , and 204 has a top p-type contact layer 220 , p-type laser diode region 225 (e.g., a p-type distributed Bragg reflector (DBR), active region 230 , n-type laser diode region 235 (e.g., a n-type DBR), and a bottom n-type contact layer 240 . The bottom n-type contact layer 240 has a doping-thickness product selected to provide a low-resistance connection to an individual laser diode. In one implementation the bottom n-type contact layer 240 is approximately five to ten microns thick and is a moderate-to heavily-doped n-type layer that is grown epitaxially on top of the p-substrate. The doping and thickness of the n-type contact layer 240 is selected to provide nearly uniform current injection to the gain region of each laser diode.  
【００３１】　Each laser diode 201 , 202 , 203 , and 204 is patterned as a mesa etched down to the bottom n-type contact layer 240 . In this embodiment, an electrical interconnect 245 is formed on the die that electrically couples the p-type contact layer 225 of one laser diode to the n-type contact layer 240 of a neighboring laser diode. The electrical interconnects 245 may be made via metal straps. For example, diode 201 is connected in series to diode 202 via an interconnect 245 ; diode 202 is connected in series to diode 203 via an interconnect 245 ; diode 204 is connected to diode 203 in series via an interconnect 245 . A patterned submount 250 , such a submount of BeO, is patterned to apply a voltage across the series-connected diodes 201 , 202 , 203 , and 204 (i.e., a ground voltage and a voltage +ve). Submount 250 may include additional mechanical supports to other diodes such as diodes 202 , 203 , and 204 .」 
（訳 
　発明の詳細な説明 
【００２９】　
図２Ａは、共通のダイ２００のｐ型基板２０５上に形成された面発光レーザダイオード２０１、２０２、２０３、および２０４のアレイを示す
【００３０】　
各レーザダイオード２０１、２０２、２０３、および２０４は、上部ｐ型コンタクト層２２０、
ｐ型分布ブラッグ反射器（ＤＢＲ））、活性領域２３０、
ｎ型ＤＢＲ）、および下部ｎ型コンタクト層２４０を有する
【００３１】　
各レーザダイオード２０１、２０２、２０３、および２０４は、下方に下部ｎ型コンタクト層２０４までエッチングされたメサとしてパターン形成される
ｐ型コンタクト層２２５を、隣接するレーザダイオードのｎ型コンタクト層２４０に電気的に結合させる電気相互接続２４５が、ダイ上に形成される。電気相互接続２４５は、金属ストラップを介して行うことができる
ＢｅＯのサブマウントなど、パターン形成されたサブマウント２５０が、直列接続されたダイオード２０１、２０２、２０３、および２０４全体にわたって電圧（すなわち、グランド電圧および電圧＋ｖｅ）を印加するようにパターン形成される
追加の機械的支持
  
（３）「【００３３】　Additional electrical isolation of the laser diodes in the die is provided in the laser array by junction isolation. The polarity of the p-type substrate  205  is selected such that it has an opposite polarity to that of n-contact layer  240 . As a result, a reverse-biased p-n junction is formed between p-type substrate and the bottom n-type contact layer such that p-type substrate  205  forms an isolation layer. In one embodiment the reverse bias is applied by virtue of a connection between an n-type contact layer and p-contact made to dummy mesas  260  and  262  formed from the same layers as the laser diodes. 
【００３４】　The n-type contact layer  240  is, for electrical purposes, divided into n-type contact layer islands  211 ,  212 ,  213 ,  214 , and  215  of n-type material. Under each n-type contact layer island  211 ,  212 ,  213 ,  214 , and  215  is the p-type substrate  205  of opposite doping polarity. As a consequence p-n junctions are formed under each laser diode  201 ,  202 ,  203 , and  204  and also under dummy mesa  262 . By appropriately biasing the p-n junctions each laser diode  201 ,  202 ,  203 , and  204  will be electrically isolated from parasitic conduction in the die via paths in the substrate  205  or the surfaces of the trenches. 
【００３５】　FIG. 2B  illustrates the equivalent circuit for the laser array of  FIG. 2A . A voltage is applied to p-type substrate  205  by the p-n junction associated with n-type contact island  215 , which is forward biased junction by virtue of the negative voltage, -ve applied to n-type contact layer island  215  applied to top contact layer  225  of dummy mesa  262 . Reverse biased junctions are formed between the n-type contact layer islands  211 ,  212 ,  213 , and  214  of each laser diode and the p-type substrate  205 . This junction isolation prevents the parasitic flow of current through the substrate or along unpassivated edges of trenches between laser diodes. Diodes  201 ,  202 ,  203 , and  204  represent the active laser diodes. Each is forward biased and the four diodes  201 ,  202 ,  203 , and  204  are connected in series. So long as the p-substrate  205  is held at a potential more negative than the most negative laser diode electrode, all the isolation junctions  211 - 214  are reverse biased and provide the required electrical isolation between the laser diodes. 」　
（訳
【００３３】　ダイ中のレーザダイオードの追加の電気的分離は、レーザアレイ内に、接合部分離によって設けられる。ｐ型基板２０５の極性が、ｎコンタクト層２４０の極性とは反対の極性を有するように選択される。その結果、ｐ型基板と下部ｎ型コンタクト層の間に、逆バイアスされたｐ−ｎ接合部が形成され、したがってｐ型基板２０５が分離層を形成する。一実施形態では、逆バイアスが、ｎ型コンタクト層と、レーザダイオードと同じ層から形成された
ダミーメサ２６０および２６２
【００３４】　ｎ型コンタクト層２４０は、電気的な目的で、ｎ型材料のｎ型コンタクト層アイランド２１１、２１２、２１３、２１４、および２１５に分割される。各ｎ型コンタクト層アイランド２１１、２１２、２１３、２１４、および２１５の下が、反対のドーピング極性のｐ型基板２０５である。その結果、各レーザダイオード２０１、２０２、２０３、および２０４の下、またダミーメサ２６２の下に、ｐ−ｎ接合部が形成される。ｐ−ｎ接合部を適当にバイアスすることによって、各レーザダイオード２０１、２０２、２０３、および２０４は、ダイ中の基板２０５内の経路、またはトレンチ表面を介した寄生伝導から電気的に分離される。　
【００３５】　
図２Ｂは、図２Ａのレーザアレイに関する等価回路を示す
ダミーメサ２６２
４つのダイオード２０１、２０２、２０３、および２０４は、直列に接続される
（４）「【００４２】　In an exemplary fabrication process, the laser arrays are for use in extended cavity surface emitting lasers. The etched mesa structures are preferably flip chip bonded to enhance heat extraction and increase maximum power and efficiency. Referring back to  FIGS. 2-4 , each unit cell contains one laser diode and several unit cells comprise an array. In an exemplary fabrication process for an extended cavity surface emitting laser the current aperture for each laser is defined in each unit cell by patterned, masked high-energy proton ion implantation. The protons cause crystalline defects in the implanted regions that greatly increase their resistivity. This, in turn, allows current to flow only through the unimplanted aperture of the laser. The aperture is at the center of the mesa and it is in this aperture that lasing occurs. A trench layer is etched around each unit cell in the array by masked reactive ion etching (RIE) in a chlorine-based plasma. The trench extends all of the way into the p-type substrate. This trench electrically isolates the laser diodes from each other and allows them to be run in series rather than in parallel. 」
（日本語訳
【００４２】
　製作プロセスの一例では、レーザアレイは、拡張キャビティ面発光レーザで使用するものである。エッチングされたメサ構造が、好ましくは、熱の取り出しを向上させ、最大のパワーおよび効率を増大させるために、フリップチップ接合される。図２〜４を再度参照すると、各単位セルが１つのレーザダイオードを収容し、複数の単位セルが、アレイを構成している。拡張キャビティ面発光レーザのための製作プロセスの一例では、各レーザ用の電流開口が、パターン形成したマスクを設けた上での高エネルギー陽子イオン注入によって、各単位セル内に画定される。陽子は、注入領域内に結晶欠陥を引き起こし、それが注入領域の抵抗率を大幅に増大させる。このため、電流がレーザの非注入開口のみを通って流れることが可能になる。開口はメサの中心にあり、この開口内でレーザ発振が行われる。トレンチ層が、塩素ベースプラズマ中の、マスクした上での反応性イオンエッチング（ＲＩＥ）によって、アレイ内の各単位セルの周囲にエッチングされる。トレンチは、ｐ型基板の中にまでずっと広がる。このトレンチは、レーザダイオードを互いに電気的に分離し、それらを並列にではなく直列に動作させることを可能にする。）
（５）「【００４６】　As previously described, in many applications surface emitting lasers emit light through the substrate. However, embodiments of the present invention also include surface emitting lasers in which light is emitted from the top of the mesas.  FIG. 8A  illustrates a top-emitting surface emitting laser array  800  built using similar junction isolation structures. Since the light is emitted from the top of the epitaxially grown layers a sub-mount cannot be used to complete the diode-to-diode series connections. Consequently on-wafer metal interconnects  810  are utilized to form the diode-to-diode series connections with wirebonds to the die surface providing the external connections. The submount may be used to form an electrical connection to the p-substrate  205 .  FIG. 8B  illustrates the corresponding equivalent circuit diagram for array  800  for laser diodes  801  and  802  and p-n junctions  811  and  812  formed between n-contact islands and the p-type substrate  205 . 」
（日本語訳
【００４６】　前述のように、多くの適用分野では、
面発光レーザが、基板を介して光を発光する
　　
（６）図１Ａ及び図１Ｂは、以下のものである（図面は上下を反転してある。）。　　
　。）。
（７）図２Ａ及び図２Ｂは、以下のものである（図面は上下を反転してある。）。
　
　　　
２　引用文献に記載された発明 
（１）上記１（１）ないし（５）の記載からして、図１Ａに示された「（従来の）垂直キャビティ面発光レーザダイオード」と図２Ａに示された「垂直キャビティ面発光レーザダイオード」は、同様に、「サブマウント」に取り付けられ、基板を介して光を発光するものと解される。 
　よって、引用文献には、図１Ａ及び図２Ａに関する次の装置が記載されているものと認められる。　
 　
　「基板を介して光を発光する垂直キャビティ面発光レーザダイオードアレイ。」
（２）また、上記１（２）及び（３）の記載を踏まえて、
図２Ａ及び図２Ｂ
　　
　ア　上記（１）の「基板を介して光を発光する垂直キャビティ面発光レーザダイオードアレイ」は、具体的には、下記のものであってもよいこと。
　
　「共通のｐ型基板（２０５）上に形成された基板を介して光を発光する複数の垂直キャビティ面発光レーザダイオードと、サブマウント（２５０）と、を備えた垂直キャビティ面発光レーザダイオードアレイであって、
　前記ｐ型基板（２０５）上には、基板側から下部ｎ型コンタクト層（２４０）、ｎ型ＤＢＲ（２３５）、活性領域（２３０）、ｐ型ＤＢＲ（２２５）及び上部ｐ型コンタクト層（２２０）を有する、
複数のメサ
　前記複数のメサのうち、
２つはダミーメサ
　垂直キャビティ面発光レーザダイオードアレイ。」  　
　　　　
　イ　上記アの「複数のメサ」は、その高さがほぼ同じであること。
  　　　
（３）上記１（２）の「ＢｅＯのサブマウントなど、パターン形成されたサブマウント２５０が、直列接続されたダイオード２０１、２０２、２０３、および２０４全体にわたって電圧（すなわち、グランド電圧および電圧＋ｖｅ）を印加するようにパターン形成される。」との記載を踏まえて、図２Ａ及び図２Ｂを見ると、以下のことが理解できる。
　　　
　ア　「複数のメサ」は、
　電気的に直列接続された４つのメサ（以下、
上記上下を反転した図面
上記上下を反転した図面
  　
　イ　「第１メサ（２０１）」の頂部は、サブマウント（２５０）の電極（電圧＋ｖｅ）に電気的に接続されていること（以下「
正電極
　ウ　「第２メサ（２０２）ないし第４メサ（２０４）」の頂部は、それぞれ、隣接する下部ｎ型コンタクト層（２４０）から延びる金属ストラップ（２４５）により電気的に直列接続されるとともに、各レーザダイオードのｐ型コンタクト層（２２０）は、隣接するレーザダイオードのｎ型コンタクト層（２４０）に電気的に結合されていること。
　エ　「第２メサ（２０２）ないし第４メサ（２０４）」の頂部は、サブマウント（２５０）に形成した「追加の機械的支持」により支持されていること。  　
  　
　オ　「第１ダミーメサ（２６２）」の頂部において、「第４メサ（２０４）」の下部ｎ型コンタクト層２４０から延びる金属ストラップ（２４５）がサブマウント（２５０）の電極（グランド電圧）に電気的に接続されていること（以下「
グランド電極
  　
　カ　「第２ダミーメサ（２６０）」の頂部において、「第１ダミーメサ（２６２）」の下部ｎ型コンタクト層（２４０）から延びる金属ストラップ（２４５）がサブマウント（２５０）の電極（電圧−ｖｅ）に電気的に接続されていること（以下「
負電極
　　　　　　　　
（４）以上のことから、引用文献には、図２Ａに示された、下記の「垂直キャビティ面発光レーザダイオードアレイ」が記載されているものと認められる。　
　
　「共通のｐ型基板（２０５）上に形成された基板を介して光を発光する複数の垂直キャビティ面発光レーザダイオードと、サブマウント（２５０）と、を備えた垂直キャビティ面発光レーザダイオードアレイであって、
　前記ｐ型基板（２０５）上には、基板側から下部ｎ型コンタクト層（２４０）、ｎ型ＤＢＲ（２３５）、活性領域（２３０）、ｐ型ＤＢＲ（２２５）及び上部ｐ型コンタクト層（２２０）を有する、高さがほぼ同じ複数のメサが形成され、
　前記複数のメサは、電気的に直列接続された第１メサ（２０１）ないし第４メサ（２０４）と、第１ダミーメサ（２６２）及び第２ダミーメサ（２６０）からなり、
　前記第１メサ（２０１）の頂部は、サブマウント（２５０）の
正電極
　前記第１ダミーメサ（２６２）の頂部において、前記第４メサ（２０４）の下部ｎ型コンタクト層２４０から延びる金属ストラップ（２４５）がサブマウント（２５０）の
グランド電極
　前記第２メサ（２０２）ないし第４メサ（２０４）の頂部は、それぞれ、隣接する下部ｎ型コンタクト層（２４０）から延びる金属ストラップ（２４５）により電気的に直列接続されるとともに、各レーザダイオードのｐ型コンタクト層（２２０）は、隣接するレーザダイオードのｎ型コンタクト層（２４０）に電気的に結合され、さらに、第２メサ（２０２）ないし第４メサ（２０４）の頂部は、サブマウント（２５０）サブマウント（２５０）に形成した追加の機械的支持により支持され、
　前記第２ダミーメサ（２６０）の頂部において、前記第１ダミーメサ（２６２）の下部ｎ型コンタクト層（２４０）から延びる金属ストラップ（２４５）がサブマウント（２５０）の
負電極
　垂直キャビティ面発光レーザダイオードアレイ。」　
　　   　           　
（５）また、引用文献には、上記「『垂直キャビティ面発光レーザダイオードアレイ』の製造方法」が記載されているものと認められるところ、該製造方法を実施するためには、各電気的な接続を確実に形成するために、「サブマウント（２５０）」上に一定程度以上の整列精度で、「共通のｐ型基板（２０５）上に形成された複数の垂直キャビティ面発光レーザダイオード」を固定する必要があり、少なくとも、下記アないしカの工程が含まれることは、当業者にとって明らかである。
      　
　ア　サブマウント（２５０）に、正電極とグランド電極を含む電極パターン及び追加の機械的支持を形成する工程
　
　イ　ｐ型基板（２０５）上に半導体層を形成する工程
　
　ウ　ｐ型基板（２０５）上に、基板側から下部ｎ型コンタクト層（２４０）、ｎ型ＤＢＲ（２３５）、活性領域（２３０）、ｐ型ＤＢＲ（２２５）及び上部ｐ型コンタクト層（２２０）を有する、高さがほぼ同じ、第１メサ（２０１）ないし第４メサ（２０４）と、第１ダミーメサ（２６２）及び第２ダミーメサ（２６０）からなる複数のメサを形成する工程
　
　エ　第１ダミーメサ（２６２）の頂部から第４メサ（２０４）の下部ｎ型コンタクト層２４０との間に延びる金属ストラップ（２４５）を形成する工程（以下「
第１の金属ストラップ
　オ　第２メサ（２０２）ないし第４メサ（２０４）の頂部と、それぞれ、隣接する下部ｎ型コンタクト層（２４０）との間に延びる金属ストラップ（２４５）を形成する工程（以下「
第２の金属ストラップ
　
　カ　第１メサ（２０１）の頂部をサブマウント（２５０）に形成した正電極に電気的に接続し、第１ダミーメサ（２６２）の頂部において、前記第１の金属ストラップ（２４５）を、サブマウント（２５０）に形成したグランド電極に電気的に接続するとともに、
　第２メサ（２０２）ないし第４メサ（２０４）の頂部をサブマウント（２５０）に形成した機械的支持により支持する工程　　　
　　
（６）上記（１）から（５）までを総合すると、引用文献には、図２Ａに示された面発光レーザダイオードのアレイに関して、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　「サブマウント（２５０）上に一定程度以上の整列精度で、共通のｐ型基板（２０５）上に形成された基板を介して光を発光する複数の垂直キャビティ面発光レーザダイオードを固定することによって垂直キャビティ面発光レーザダイオードアレイを製造する方法であって、
　前記サブマウント（２５０）に、正電極とグランド電極を含む電極パターン及び追加の機械的支持を形成する工程と、　
　前記ｐ型基板（２０５）上に半導体層を形成する工程と、
　前記ｐ型基板（２０５）上に、基板側から下部ｎ型コンタクト層（２４０）、ｎ型ＤＢＲ（２３５）、活性領域（２３０）、ｐ型ＤＢＲ（２２５）及び上部ｐ型コンタクト層（２２０）を有する、高さがほぼ同じ、第１メサ（２０１）ないし第４メサ（２０４）と、第１ダミーメサ（２６２）及び第２ダミーメサ（２６０）からなる複数のメサを形成する工程と、
　前記第１ダミーメサ（２６２）の頂部から第４メサ（２０４）の下部ｎ型コンタクト層（２４０）との間に延びる
第１の金属ストラップ（２４５）
　前記第２メサ（２０２）ないし第４メサ（２０４）の頂部と、それぞれ、隣接する下部ｎ型コンタクト層（２４０）との間に延びるとともに、各レーザダイオードのｐ型コンタクト層（２２０）と隣接するレーザダイオードのｎ型コンタクト層（２４０）を電気的に結合する
第２の金属ストラップ（２４５）
　前記第１メサ（２０１）の頂部をサブマウント（２５０）に形成した正電極に電気的に接続し、第１ダミーメサ（２６２）の頂部において、前記第１の金属ストラップ（２４５）を、サブマウント（２５０）に形成したグランド電極に電気的に接続するとともに、第２メサ（２０２）ないし第４メサ（２０４）の頂部をサブマウント（２５０）に形成した機械的支持により支持する工程と、を含む、
　垂直キャビティ面発光レーザダイオードアレイを製造する方法。」
　        　
第５　対比・判断
１　本願発明について
（１）対比
　ア　本願発明と引用発明とを対比すると、次のことがいえる。
（ア）まず、本願発明の「ＶＣＳＥＬチップ」及び「底部エミッタＶＣＳＥＬアレイ」について、本願明細書には、以下の記載がある。
            　
　「【０００７】
　この文脈における用語サブマウントは、ＶＣＳＥＬチップが取り付けられ、オプションで電気的に接続される任意のベース要素に関する。典型的な例において、サブマウントは、ＶＣＳＥＬチップにより生成された熱をヒートシンクに搬送するため、ヒートシンクに接触される熱伝導プレートである。特定のアレイにおいて、
ＶＣＳＥＬチップは、単一のＶＣＳＥＬ、ＶＣＳＥＬの１次元アレイ
　「【００１２】
　好ましい実施形態において、
底部エミッタＶＣＳＥＬを持つＶＣＳＥＬチップ
　
　上記記載からして、
　「ＶＣＳＥＬチップ」とは、「（複数の）ＶＣＳＥＬ」が一次元に整列した「ＶＣＳＥＬアレイ」であってもよいことが理解できる。
　           　
（イ）上記（ア）の理解を前提にすると、
　ａ　引用発明の「サブマウント（２５０）」は、本願発明の「サブマウント」に相当する。
　以下、同様に、
　「基板を介して光を発光する複数の垂直キャビティ面発光レーザ
ダイオード
　「垂直キャビティ面発光レーザダイ
オードアレイ
　「第１メサ（２０１）ないし第４メサ（２０４）」は、電気ｐ−接触を持つメサであるから、「ｐ型メサ」に、
　「第１ダミーメサ（２６２）」は、その表面が電気的な分離層で覆われていることは明らかであるから、「ｎ型メサ」に、それぞれ、相当する。　　
　
　ｂ　引用発明における「垂直キャビティ面発光レーザダイオードアレイ」は、「サブマウント（２５０）」上に
一定程度以上の整列精度
所望の整列精度
　よって、本願発明と引用発明とは、「サブマウント上に所望の整列精度でＶＣＳＥＬチップを組立てる、前記ＶＣＳＥＬチップの製造方法」である点で一致する。
　ｃ　上記ａ及びｂを整理すると、本願発明と引用発明とは、
　「サブマウント上に所望の整列精度でＶＣＳＥＬチップを組立てる、前記ＶＣＳＥＬチップの製造方法において、
　ｐ型メサを形成するステップと、
　電気的な分離層でメサを覆うことにって、ｎ型メサを形成するステップと、」を有する点で一致する。
（ウ）ａ　引用発明の「第１ダミーメサ（２６２）の頂部から第４メサ（２０４）の下部ｎ型コンタクト層２４０との間に延びる第１の金属ストラップ（２４５）」は、「（ｎ型メサである）第１ダミーメサ（２６２）の頂部」と「（ｎ−接触である）下部ｎ型コンタクト層２４０」との間に延びる金属層であるから、本願発明と引用発明とは、「ＶＣＳＥＬチップの
ｎ型接点
　ｂ　また、引用発明の「下部ｎ型コンタクト層２４０」は、「（ｐ型メサである）第１メサ（２０１）ないし第４メサ（２０４）」にわたり電流を等しく分散させ、ｐ型メサの間の導電ネットワークを形成するものであることは明らかである。
   　
　ｃ　引用発明の「『第２メサ（２０２）ないし第４メサ（２０４）の頂部と、それぞれ、隣接する下部ｎ型コンタクト層（２４０）との間に延びる』『第２の金属ストラップ（２４５）』」は、「（ｐ型メサである）第２メサ（２０２）ないし第４メサ（２０４）の頂部」と「（ｎ−接触である）下部ｎ型コンタクト層２４０」との間に延びる金属層であるから、本願発明の「第２の金属層」に相当する。
    　
　ｄ　引用発明の「第１の金属ストラップ（２４５）」と「第２の金属ストラップ（２４５）」とは、「（高さがほぼ同じ）複数のメサ」の頂部と重複するように形成されたものであるから、「
所望の高さ
     　　
　イ　したがって、本願発明と引用発明は、次の点で一致する。
　＜一致点＞
　「サブマウント上に所望の整列精度でＶＣＳＥＬチップを組立てる、前記ＶＣＳＥＬチップの製造方法において、
　ｐ型メサを形成するステップと、
　電気的な分離層でメサを覆うことにって、ｎ型メサを形成するステップと、
　前記ＶＣＳＥＬチップが、前記サブマウントに対してそのメササイドで固定される底部エミッタＶＣＳＥＬアレイを有し、
　前記ＶＣＳＥＬチップの
ｎ型接点
　前記
ｎ型接点
　第２の金属層が、ｐ型メサに重なり、第前記第１の金属層及び前記第２の金属層は、
所望の高さ
　ウ　一方、両者は、以下の点で相違する。
　＜相違点１＞
　ｐ型メサを形成するステップに関して、
　本願発明は、「電気的ｐ−接触をメサの上部に供給することによって、ｐ型メサを形成するステップ」であるのに対して、
　引用発明は、「電気的ｐ−接触」を供給しているか否か不明である点。
　　
  ＜相違点２＞　　　
　第２の金属層に関して、
　本願発明は、「ｐ型メサ及びｐ−接触に重な」るとともに、「第１の金属層と同時に堆積され」のに対して、
　引用発明は、「ｐ−接触」に重なるのか否か不明であり、第１の金属層と同時に堆積されるか否かも不明である点。
　　　       　
　＜相違点３＞
　ｎ型接点に関して、
　本願発明は、「ｎ−接触」であるのに対して、
　引用発明は、「ｎ−接触」であるか否か不明である点。 　
           　
　＜相違点４＞
　第１の金属層に関して、
　本願発明は、「ＶＣＳＥＬチップの接続サイド上にデウェッティング層を堆積させる前に」、「堆積され」るのに対して、
　引用発明は、そのようなものではない点。
　　　
　＜相違点５＞
　底部エミッタＶＣＳＥＬアレイに関して、
　本願発明は、「はんだ付けされる」ものであるのに対して、
　引用発明は、「はんだ付けされる」ものであるか否か不明である点。
　　
　＜相違点６＞
　サブマウントとＶＣＳＥＬチップの接続に関して、
　本願発明は、　
（ア）「ＶＣＳＥＬチップの接続サイド上にデウェッティング層を堆積させるステップと、サブマウントの接続サイド上に更なるデウェッティング層を堆積させるステップであって、前記デウェッティング層及び前記更なるデウェッティング層が、前記サブマウント及び前記ＶＣＳＥＬチップに対応する接続領域を規定するよう、パターン化された設計で堆積されるか、又は堆積後パターン化され、前記接続領域が、所望の整列精度に対応した、はんだに関するウェッティング表面を提供する、ステップと」、
（イ）「２つの接続サイドの少なくとも１つの接続領域にはんだを適用するステップと」、
（ウ）「サブマウント上に前記ＶＣＳＥＬチップを配置し、溶けたはんだの表面張力を通して前記サブマウント上で前記ＶＣＳＥＬチップの運動を可能にするため、前記サブマウントに対して前記ＶＣＳＥＬチップを固定することなしに前記サブマウントに前記ＶＣＳＥＬチップをはんだ付けするステップとを有し」ているのに対して、
　引用発明は、そのようなステップを備えていない点。
　
　＜相違点７＞
　第１の金属層及び第２の金属層の所望の高さに関して、
　本願発明は、「同じ高さ」であるのに対して、
　引用発明は、「同じ高さ」であるか否か不明である点。
　　
（２）相違点についての判断
　ア　まず、上記＜相違点１＞ないし＜相違点３＞ について検討する。 
（ア）本願発明の「電気的ｐ−接触」及び「ｎ−接触」について、本願明細書には、以下の記載がある。
　「【００１２】
　…本明細書において、用語ｐ型メサは、メサがｎ型材料を含む場合であっても、電気ｐ−接触を持つメサに関して用いられる。デウェッティング層の堆積の前に金属層を堆積させることにより（
この金属層は、ＶＣＳＥＬのｎ−接触を形成する
　
「【００２０】
　ｐ−接触は、ＶＣＳＥＬメサ４上でｐ−接触７（
金属パッド
　「【００２６】
　…ｐ型メサ４において、ＴｉＷ−デウェッティング層１８が、
ｐ−接触パッド７
    　
　上記記載からして、
　本願発明の「電気的ｐ−接触」とは金属パッドを含むものであり、「ｎ−接触」とは金属層を含むものであると解される。
　   　　
（イ）ところで、半導体層と電気配線とを電気的に接続する際に、金属パットや金属層等を介在させることは、例示するまでもなく、当該技術分野において周知の事項である（必要ならば、原査定の拒絶の理由で引用された米国特許出願公開第２０１０／０３０３１１３号明細書の図２等を参照。「符合１２０」はｐ型金属コンタクト層であり、「符合１２２」はｎ−金属層である。）ことから、引用発明において、「第１メサ（２０１）ないし第４メサ（２０４）」の頂部に「金属パッド」を設けるとともに、「下部ｎ型コンタクト層２４０」の表面に「ｎ−金属層」を設けることは、当業者が容易になし得たことである（＜相違点１＞及び＜相違点３＞を充足する。）。
                         　
（ウ）上記（イ）のようにした引用発明の「第２の金属ストラップ（２４５）」は、「２メサ（２０２）ないし第４メサ（２０４）の頂部」において、「ｐ型メサ及びｐ−接触（金属パッド）に重な」ることになる。
　また、引用発明において、「第２の金属ストラップ（２４５）」と「第１の金属ストラップ（２４５）」を同時に形成（堆積）することに何ら困難性は認められない（＜相違点２＞を充足する。）。
　
（エ）以上の検討によれば、引用発明において、上記＜相違点１＞ないし＜相違点３＞に係る本願発明の構成を採用することは、当業者が容易になし得たことである。
      　
　イ　次に、上記＜相違点４＞ないし＜相違点６＞について検討する。  　
（ア）まず、引用発明において、「複数のメサ」を「サブマウント（２５０）」に対して電気的に接続する際に、「はんだ」を用いて接続することは、当業者が適宜なし得た設計事項であるから、引用発明の「複数の垂直キャビティ面発光レーザダイオード」を「サブマウントに対してそのメササイドではんだ付けされる底部エミッタＶＣＳＥＬアレイ」とすることに何ら困難性は認められない。
　
（イ）次に、引用発明において、「複数のメサ」を「サブマウント（２５０）」に対して「はんだ」を用いて電気的に接続することを考えると、その工程は、下記の「ａないしｃの工程」の終了後になることは明らかである。
　
　ａ　「サブマウント（２５０）に、正電極とグランド電極を含む電極パターン及び追加の機械的支持を形成する工程」
　ｂ　「第１ダミーメサ（２６２）の頂部から第４メサ（２０４）の下部ｎ型コンタクト層２４０との間に延びる第１の金属ストラップ（２４５）を形成する工程」
　ｃ　「第２メサ（２０２）ないし第４メサ（２０４）の頂部と、それぞれ、隣接する下部ｎ型コンタクト層（２４０）との間に延びるとともに、各レーザダイオードのｐ型コンタクト層（２２０）と隣接するレーザダイオードのｎ型コンタクト層（２４０）を電気的に結合する第２の金属ストラップ（２４５）を形成する工程」
　　              　
（ウ）上記（イ）のことを前提に検討する。
　ａ　当審拒絶理由通知で指摘したように、「はんだ」を用いて半導体素子をフリップチップ実装する際に、素子側及び基板側に、「はんだの流れを規制する膜」を設けることは、本願の優先日時点で周知である（以下「周知技術」という。）。　  
　上記「はんだの流れを規制する膜」は、本願発明の「デウェッティング層」及び「更なるデウェッティング層」に相当する。
　　
　必要ならば、下記の文献を参照。 
　特開２０１０−２８３０５０号公報（図１０）  
　特開２００６−２３７２８０号公報（図９）  
　特開２００６−３２６３２号公報（図７）   
　特開２００４−２４１５９４号公報（図１６）  
 　 
　ちなみに、特開２００６−２３７２８０号公報の図９（バンプ５４を加熱溶融して接続）は、以下のものである。
　ｂ　そして、上記「はんだの流れを規制する膜」を採用した際に、その膜を形成する工程は、上記「ａないしｃの工程」の終了後から「はんだを適用する工程」までの間になることは明らかである。
  　
（エ）以上の検討によれば、引用発明において、上記＜相違点４＞ないし＜相違点６＞に係る本願発明の構成を採用することは、当業者が上記周知技術に基いて容易になし得たことである。   　
　
　ウ　最後に、上記＜相違点７＞について検討する。
（ア）引用発明においては、「第１の金属ストラップ（２４５）」と「第２の金属ストラップ（２４５）」は、「『高さがほぼ同じ』『複数のメサ』」の頂部に形成される。
　
（イ）そして、「第１の金属ストラップ（２４５）」と「第２の金属ストラップ（２４５）」の（サブマウント（２５０）からの）高さが異なると、「垂直キャビティ面発光レーザダイオードアレイ」からレーザ光の光軸が「サブマウント（２５０）」に対して傾いたり、各電気的な接続が確実に形成されないおそれが生じることになる。
　　
（ウ）してみると、「第１の金属ストラップ（２４５）」と「第２の金属ストラップ（２４５）」の高さを同じにすることにより、上記事態を避けることは、当業者が容易に想到し得ることである。
　　
（エ）以上の検討によれば、引用発明において、上記＜相違点７＞に係る本願発明の構成を採用することは、当業者が容易になし得たことである。 
 　　
　エ　効果 
　本願発明の奏する効果は、引用発明の奏する効果及び周知技術の奏する効果から予測し得る範囲内のものである。
　
２　平成３１年２月２８日提出の意見書について
（１）請求人は、意見書において、以下のように主張するので、この点について検討する。　
　  　
　「次に、周知技術２の特開２００６−３２６３２号公報についてであるが、当該公報には、……少しだけ硬化させるのは、実装前の電気接合層６の広がりを抑制するためである。
半硬化状態になった後で
　ア　まず、本願発明の「前記サブマウント上に…前記サブマウントに対して前記ＶＣＳＥＬチップを
固定することなし
　本願明細書の【０００６】における「…ハンダ付けの間、溶けたはんだの表面緊張力を通してサブマウント上でのＶＣＳＥＬチップの運動を可能にするため、サブマウント及びＶＣＳＥＬチップは、
互いに対して機械的に固定されない
not mechanically fixed to one another
                           　
　イ　ところで、特開２００６−３２６３２号公報には、その請求項５に「前記電気接合層は
半田または導電性接着剤
　また、当該公報には、半田を採用した際に半硬化状態にすること及び機械的手段により位置決め固定することは記載されていない。
　
　ウ　そうすると、当該公報の記載に接した当業者は、半田を採用した際には、溶けたはんだの表面張力を通して回路基板に半導体装置の運動を可能にした状態で、半導体装置を搭載することが記載されていると理解するのが自然である。
　　　　     　         　
（２）よって、請求人の上記主張は、上記「１（２）」の判断を左右するものではない。
　　　  　
３　まとめ
　本願発明は、当業者が引用発明及び周知技術に基づいて容易に発明をすることができたものである。　
　　　
第６　むすび  
　以上のとおり、本願発明は、当業者が引用文献に記載された発明及び周知技術に基づいて容易に発明をすることができたものであるから、他の請求項について検討するまでもなく、本願は拒絶すべきものである。　
　よって、結論のとおり審決する。