【事件の表示】
　特願２００２−１６２６７３「不揮発性セレクタ」拒絶査定不服審判事件〔平成１５年　４月１８日出願公開、特開２００３−１１５７５４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本件出願は、特許法第４１条に基づく優先権主張を伴う平成１４年６月４日（優先日：平成１３年６月６日、出願番号２００１−１７０５８２号）の出願であって、平成１６年２月１６日付けで拒絶査定され、同年３月１８日に審判請求がなされたものであるところ、本件出願の請求項１０に係る発明（以下、「本願発明」という。）は、平成１５年４月７日付けで補正された明細書および図面の記載からみて、その特許請求の範囲の請求項１０に記載された次のとおりのものである。
　「【請求項１０】　少なくとも１つの単位セレクタを備えたセレクタであって、
　上記単位セレクタは、
　直列に接続された第１キャパシタおよび第２キャパシタとからなる直列キャパシタ列と、
　上記第１キャパシタおよび第２キャパシタとの間に挟まれた中間ノードに接続され、上記中間ノードに現れる電位によりスイッチングする第１トランジスタと
　上記中間ノードに接続され、上記中間ノードに現れる電位によりスイッチングする第２トランジスタと
　を有しており、
　上記第１トランジスタおよび上記第２トランジスタは、共通する１つの出力端子に接続されており、
　上記第１トランジスタおよび上記第２トランジスタは、それぞれ独立した複数の入力端子に接続されており、
　切り替え部Ａの上記第１キャパシタは強誘電体キャパシタからなり、
　切り替え部Ａの第２キャパシタは常誘電体キャパシタまたは低容量体キャパシタからなり、
　上記第１トランジスタおよび上記第２トランジスタの一方がｐチャネル型であり、他方がｎチャネル型であることにより、
　上記中間ノードに現れる電位が上記第１トランジスタをオンにする場合には上記第２トランジスタがオフになり、上記中間ノードに現れる電位が上記第１トランジスタをオフにする場合には上記第２トランジスタがオンになり、複数の入力端子のうちオンになったトランジスタに接続されている入力端子と上記出力端子とが電気的に接続される、不揮発性セレクタ。」
　
２．引用例に記載された発明
（１）原査定の拒絶の理由に引用された刊行物である特開平６−１０４７１７号公報（以下、「引用例１」という。）には、図面と共に次の記載がある。
　「【０００８】
【詳細な説明】図１に示された本発明に従って形成された集積ＣＭＯＳスイッチの構造は、共通のドレーン（Ｆ）と共通のゲート（ＦＧ）を共有する１対の相補トランジスタＴ１及びＴ２を含んで成っている。次いでこの共通ゲートＦＧは、それを取り囲む点線の枠で図中に強調されたＦＬＡＳＨ−ＥＰＲＯＭ又はＥＥＰＲＯＭタイプのメモリセルＴ３の浮動ゲートに実質的に接続されている。該集積構造で前記２個のトランジスタとメモリセルは物理的に単一の浮動ゲート構造を共有することが好ましい。ｎ−チャンネルトランジスタＴ１のソースは例えばＶddサプライレールである第１のノードＤに機能的に接続され、他方ｐ−チャンネルトランジスタＴ２のソースは例えばＶssレール（例えばグラウンドポテンシャル）である異なったポテンシャルを有するノードＥに接続されることができる。
【０００９】メモリセルＴ３はＦＬＡＳＨタイプのセルとすることができ、ここではソースターミナル（Ｃ）がグラウンドポテンシャルに維持され（例えばＵＶ−ＥＰＲＯＭで起こることと類似して）ながら、かつプログラムされたセルの消去がトンネル酸化物を通して浮動ゲート（ＦＧ）からソース（Ｃ）へのファウラー−ノルトハイム機構として知られる機構による電子の移動により達成されながら、コントロールゲートターミナル（Ａ）及びドレーンターミナル（Ｂ）に比較的高い電圧（約10Ｖ）を印加することによりチャンネル領域から浮動ゲートへの熱い電子の注入を通してプログラミングが生じる。逆にメモリセルＴ３がＥＥＰＲＯＭセルの場合には書込み（プログラミング）及び消去動作の両者が専用トンネル酸化物エリアを通して浮動ゲートへそして浮動ゲートからの電荷のトンネル効果により起こる。
【００１０】浮動ゲートＦＧにより達成されることのある電圧レベルは比較的高い正の値（集積回路のサプライ電圧Ｖccよりも高い）及び負の値（グラウンドポテンシャル未満）に達することがあることを注目すべきである。第１段階つまり浮動ゲートが論理「１」（ＶFG＝「１」）に対応する電圧レベルのときには、ｎ−チャンネルトランジスタＴ１のみが導電（ＯＮ）状態にあり従って出力ノードＦはＤノードのポテンシャルをとる。第２の段階例えばＶFG＝「０」のときは、ｐ−チャンネルトランジスタＴ２が導電（ＯＮ）状態にありｎ−チャンネルトランジスタはスイッチオフ（ＯＦ）状態にあり従ってＥノードのポテンシャルが出力ノードＦで利用できるようになる。
【００１１】この集積構造が次の特性を有することが明らかである。
1)  同時に導電状態になり得ない相補（ｐ−チャンネル及びｎ−チャンネル）トランジスタの使用に基づき静電状態下で電力消費が零になる。
2)  最大サプライ電圧より正で（例えば＞Ｖcc）グラウンドポテンシャルより負である（例えば＜Ｖss）（浮動）ゲート電圧を有するトランジスタＴ１及びＴ２を駆動する能力がある。これは出力ノードＦに、Ｄ及びＥノードのそれぞれに存在する完全な電圧値を移動させ、従って出力ノードＦを通して最終的に駆動される論理回路も通る静的な零消費を達成する。更にこれはトランジスタＴ１及びＴ２のＯＮ抵抗を低下させ従ってこのスイッチ構造を迅速な回路用に特に適したものとすることを許容する。
【００１２】3)  ＦＬＡＳＨ又はＥＥＰＲＯＭメモリセルの浮動ゲートのポテンシャルを相補トランジスタ対Ｔ１及びＴ２により形成されるスイッチの「論理コントロールシグナル」として直接利用することは、メモリ素子Ｔ３とコントロールされた回路間に「インターフェイス」回路を位置させる必要性を除去し、メモリ素子Ｔ３の状態の「センサー」として及び論理レベル再生段例えばセンス増幅器として作用することを可能にする。
4)  該集積構造は、プログラム可能で不揮発性のサプライ電圧及びグラウンド間又は２個の異なった論理レベル間で選択できるスイッチとしての挙動を示す。
【００１３】図１に示したものと類似する集積ＣＭＯＳスイッチを利用した本発明による経路セレクターが図２に示され、ここでは図１の上述の集積スイッチ構造が一点鎖線で描かれた囲み枠により強調されている。図示の経路セレクターの動作は容易に理解できる。浮動ゲートＦＧが負のチャージを有すると出力ノードＯＵＴの状態が入力ノードＩＮ２の状態と等しくなる（ＶFG＝「０」、ＯＵＴ＝ＩＮ２）。浮動ゲートＦＧが正にチャージされていると、出力の状態は入力の状態と同一になる（ＶFG＝「１」、ＯＵＴ＝ＩＮ１）。」（３欄４０行〜５欄１９行）
　
　引用例１の【図１】および上記記載【０００８】〜【００１２】を参考に、引用例１の【図２】および上記記載【００１３】に着目すれば、引用例１には、「ＦＬＡＳＨ−ＥＰＲＯＭ又はＥＥＰＲＯＭタイプのメモリセルと、共通ゲートＦＧが、上記メモリセルの浮動ゲートに実質的に接続され、上記浮動ゲートに現れる電位によりスイッチングする１対の相補トランジスタＴ１およびＴ２とを有しており、上記トランジスタＴ１およびＴ２は、共通する１つの出力ノードＯＵＴに接続されており、上記トランジスタＴ１およびＴ２は、それぞれ独立した複数の入力ノードＩＮ１およびＩＮ２に接続されており、上記浮動ゲートに現れる電位が上記トランジスタＴ１をオンにする場合には上記トランジスタＴ２がオフになり、上記浮動ゲートに現れる電位が上記トランジスタＴ１をオフにする場合には上記トランジスタＴ２がオンになり、複数の入力ノードＩＮ１およびＩＮ２のうちオンになったトランジスタに接続されている入力ノードと上記出力ノードＯＵＴとが電気的に接続される、不揮発性の経路セレクタ。」の発明（以下、「引用発明１」という。）が記載されている。
　
（２）同じく、原査定の拒絶の理由に引用された刊行物である特開平１１−１７１２３号公報（以下、「引用例２」という。）には、図面と共に次の記載がある。
　「【発明の実施の形態】図１に、この発明の一実施形態による不揮発性記憶素子であるメモリセル２０を備えた不揮発性メモリの一部を示す。メモリセル２０は、強誘電体のヒステリシス特性を利用して情報を記憶する不揮発性の記憶素子であって、第１のコンデンサ部であるコンデンサＣf1と、コンデンサＣf1と直列に接続された第２のコンデンサ部であるコンデンサＣf2とを備えている。
【００３５】後述するように、コンデンサＣf1は、強誘電体膜３６（図３Ａ参照）を備えた強誘電体コンデンサである。コンデンサＣf2も、コンデンサＣf1と同一の工程で形成される。したがって、コンデンサＣf1とコンデンサＣf2とは同一の強誘電体材料（すなわち、同一の誘電率を有する材料）で構成され、同一の厚さを持った強誘電体コンデンサである。コンデンサＣf1とコンデンサＣf2とのカップリング比（容量比）を、それぞれのコンデンサの上部電極３８、１３８の面積比により調整している（図２参照）。この実施形態においては、コンデンサの上部電極３８、１３８の面積比が、約２対１になるよう設定している。」（７欄２２〜４０行）
　「【００６３】つぎに、図８に、この発明の他の実施形態であるＰＬＤ（Programmable LogicDevice）の一部を示す。このＰＬＤは、前述の不揮発性メモリ（図１参照）同様、不揮発性記憶素子であるメモリセル２０を備えている。ただし、図８のＰＬＤは、センスアンプ４８を備えていない点で、図１の不揮発性メモリと異なる。図８のＰＬＤにおいては、処理用トランジスタＰＴは、スイッチングトランジスタとして機能する。
【００６４】すなわち、メモリセル２０に書込んだ情報に対応させて、処理用トランジスタＰＴをＯＮまたはＯＦＦとし、これにより、処理用トランジスタＰＴのドレイン側の端子５０とソース側の端子５２とを電気的に接続したり、切断したりする。処理用トランジスタＰＴのドレイン側の端子５０、ソース側の端子５２には、論理素子（図示せず）などが接続されている。したがって、多数のメモリセル２０および処理用トランジスタＰＴを設け、それぞれのメモリセル２０に、適当に情報を記憶させることで、複数の論理素子等を組合せ、所望の機能を奏する論理回路装置を得ることができる。また、メモリセル２０に記憶させる情報を書換えることにより、該機能を随時変更することができる。
【００６５】図９Ａは、メモリセル２０に情報を書込む場合の動作テーブルである。図９Ｂは、スイッチング動作を行なう場合の動作テーブルである。メモリセル２０に情報を書込む場合の動作は、前述の不揮発性メモリの場合（図４Ａ参照）と同様である。
【００６６】つぎに、図８および図９Ｂに基づいて、ＰＬＤのスイッチング動作を説明する。スイッチング動作をさせるためには、図９Ｂに示すように、Ｘデコーダ４４（図８参照）によりデータラインＤＬ０、ＤＬ１をともに「Ｌ」にする。また、Ｙデコーダ４６（図８参照）によりワードラインＷＬを「Ｈ」にする。これは、前述の不揮発性メモリにおける読み出し動作の場合（図４Ｂ参照）とほぼ同様である。
【００６７】したがって、メモリセル２０に情報「１」が書込まれている場合には、処理用トランジスタＰＴのゲートにかかる電圧はＶ２（正）となるため（図６参照）、処理用トランジスタＰＴは、ＯＮとなる。一方、メモリセル２０に情報「０」が書込まれている場合には、処理用トランジスタＰＴのゲートにかかる電圧はＶ４（負）となるため、処理用トランジスタＰＴは、ＯＦＦとなる。このようにして、スイッチング動作を行なわせる。
【００６８】なお、図９Ｂに示すように、前述の不揮発正メモリにおける読み出し動作の場合（図４Ｂ参照）同様、ＰＬＤのスイッチング動作動作においては、データラインＤＬ１は「ＯＰＥＮ」であってもよい。」（１１欄４６行〜１２欄４２行）
　「【００７４】また、上述の実施形態においては、直列に接続する２つのコンデンサとして、ともに強誘電体コンデンサを用いたが、誘電率が実質的に等しければ、一方を強誘電体コンデンサとし、他方を常誘電体コンデンサとすることもできる。」（１３欄３９〜４３行）
　
　上記記載によれば、コンデンサＣf1とコンデンサＣf2とからなるメモリセルは、各コンデンサの容量比が２対１となるように構成された強誘電体コンデンサであって、その一方を常誘電体コンデンサとすることができるのであるから、容量の小さい方のコンデンサCf2を常誘電体コンデンサとした場合は、「直列に接続された第１キャパシタおよび第２キャパシタとからなる直列キャパシタ列と、上記第１キャパシタおよび第２キャパシタとの間に挟まれた中間ノードに接続され、上記中間ノードに現れる電位によりスイッチングするトランジスタとを有しており、上記第１キャパシタは強誘電体キャパシタからなり、上記第２キャパシタは常誘電体キャパシタまたは低容量体キャパシタからなるＰＬＤの一部」の発明（以下、「引用発明２」という。）を認定することができる。
　
３．対比・判断
　本願発明と引用発明１とを対比する。
　引用発明１の「１対の相補トランジスタＴ１およびＴ２」は、本願発明の「第１のトランジスタ」および「第２のトランジスタ」の対に相当し、引用発明１の「出力ノードＯＵＴ」、「入力ノードＩＮ１およびＩＮ２」は、本願発明の「出力端子」、「入力端子」にそれぞれ相当する。また、引用発明１において、「１対の相補トランジスタＴ１およびＴ２」の共通ゲートＦＧが、「ＦＬＡＳＨ−ＥＰＲＯＭ又はＥＥＰＲＯＭタイプのメモリセルの浮動ゲート」に実質的に接続されるから、その接続点は、本願発明の「第１キャパシタおよび第２キャパシタとの間に挟まれた中間ノード」に対応する「ノード」であるといえる。したがって、本願発明と引用発明１とは、「ノードに接続され、上記ノードに現れる電位によりスイッチングする第１トランジスタと、上記ノードに接続され、上記ノードに現れる電位によりスイッチングする第２トランジスタとを有しており、上記第１トランジスタおよび上記第２トランジスタは、共通する１つの出力端子に接続されており、上記第１トランジスタおよび上記第２トランジスタは、それぞれ独立した複数の入力端子に接続されており、上記第１トランジスタおよび上記第２トランジスタの一方がｐチャネル型であり、他方がｎチャネル型であることにより、上記ノードに現れる電位が上記第１トランジスタをオンにする場合には上記第２トランジスタがオフになり、上記ノードに現れる電位が上記第１トランジスタをオフにする場合には上記第２トランジスタがオンになり、複数の入力端子のうちオンになったトランジスタに接続されている入力端子と上記出力端子とが電気的に接続される、不揮発性セレクタ。」である点で一致し、次の点で相違する。
（ア）本願発明は、「少なくとも１つの単位セレクタを備えたセレクタ」であって、上記単位セレクタが上記一致点の構成を有するのに対し、引用発明１は、上記一致点の構成を有する１つの経路セレクタである点。
（イ）本願発明は、「直列に接続された第１キャパシタおよび第２キャパシタとからなる直列キャパシタ列」を有しており、上記第１キャパシタおよび第２キャパシタとの間に挟まれた中間ノードに、第１のトランジスタおよび第２トランジスタが接続されており、「切り替え部Ａの上記第１キャパシタは強誘電体キャパシタからなり、切り替え部Ａの第２キャパシタは常誘電体キャパシタまたは低容量体キャパシタからな」るのに対し、引用発明１は、「ＦＬＡＳＨ−ＥＰＲＯＭ又はＥＥＰＲＯＭタイプのメモリセル」を有しており、第１のトランジスタと第２のトランジスタの共通ゲートが上記メモリセルの浮動ゲートに実質的に接続されている点。
　
　上記相違点（ア）について検討するに、引用発明１の経路セレクタを単位セレクタとして、例えば、特開平９−３１２５５８号公報に記載されるような多数の単位セレクタを備えた周知のセレクタを構成することは、当業者が容易になし得ることであるから、相違点（ア）に係る本願発明の構成を得ることは当業者が容易に想到し得ることである。
　上記相違点（イ）について検討する。引用発明１の「ＦＬＡＳＨ−ＥＰＲＯＭ又はＥＥＰＲＯＭタイプのメモリセル」に換えて、引用発明２の「直列に接続された第１キャパシタ（強誘電体キャパシタ）および第２キャパシタ（常誘電体キャパシタまたは低容量体キャパシタ）とからなる直列キャパシタ列」を用い、上記第１キャパシタおよび第２キャパシタとの間に挟まれた中間ノードに、第１のトランジスタおよび第２のトランジスタを接続することにより、相違点（イ）に係る本願発明の構成を得ることは、当業者が容易に想到し得ることである。
　この点について、請求人は、引用例２は不揮発性ランダム・アクセス・メモリに関する文献にすぎず、引用例２には、強誘電体コンデンサＣf1と、強誘電体コンデンサＣf2と、その接続部２０ｃがゲートに接続されたトランジスタＰＴとから切り替え部を複数個構成し、さらに切り替え部における強誘電体コンデンサＣf1・Ｃf2の関係がかならず逆になるような関係としてセレクタとして機能させる、ということは開示されていない旨を主張する。しかし、引用発明２は、不揮発性記憶素子であるメモリセルに関するものであり、セレクタ等の各種素子の機能の設定にメモリセルを用いることは常套手段であるから、引用発明２のメモリセルを引用発明１のメモリセルに換えて用いることに何ら阻害事由はないし、上記「２．（２）」で摘示したように、引用例２にメモリセルをＰＤＬ等の論理素子の機能の設定に用いることが記載されているのであるから、引用発明２を引用発明１のセレクタの設定に用いることの動機付けがあるというべきである。なお、請求人の主張する「切り替え部における強誘電体コンデンサＣf1・Ｃf2の関係がかならず逆になるような関係としてセレクタとして機能させる」ことは、請求項１０に係る発明である本願発明の構成とは何ら関係のない事項である。したがって、請求人の主張は採用できないものである。
　本願発明の効果も引用発明１、２から当業者が予測し得る範囲のものである。
　
４．むすび
　以上のとおり、本願発明は、引用発明１、２に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。