(57)【要約】【課題】超低消費電力を実現しながら、画素回路内の素子数を削減し、さらに画素回路内のトランジスタのスレッショルド電圧の変化にも対応することが可能な画素回路を提供する。【解決手段】電気光学素子と、第１制御信号線上の第１制御信号により制御される第１スイッチ素子と、第２制御信号線上の第２制御信号により制御される第２スイッチ素子と、第２スイッチ素子の制御端子に一方の電極端子が接続され、第２スイッチ素子の一方の電極端子に他方の電極端子が接続される第４スイッチ素子と、電気光学素子に保持された画像データに対応する電圧レベルのサンプリング結果を保持する第１容量素子及び第２容量素子と、を備え、電気光学素子に保持された画像データに対応する電圧レベルが、第１スイッチ素子を介して第１容量素子にサンプリングされ、第２スイッチ素子を介して第２容量素子にサンプリングされることを特徴とする、画素回路が提供される。【選択図】図１
2012093572.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子と、
第１制御信号線上の第１制御信号により制御される第１スイッチ素子と、
第２制御信号線上の第２制御信号により制御される第２スイッチ素子と、
前記第２スイッチ素子の制御端子に一方の電極端子が接続され、前記第２スイッチ素子の一方の電極端子に他方の電極端子が接続される第４スイッチ素子と、
前記電気光学素子に保持された画像データに対応する電圧レベルのサンプリング結果を保持する第１容量素子及び第２容量素子と、
を備え、
前記電気光学素子の一端は対向電極に、他端は前記第２スイッチ素子の他方の電極端子に、それぞれ接続され、
前記電気光学素子に保持された画像データに対応する電圧レベルが、前記第１スイッチ素子を介して前記第１容量素子にサンプリングされ、
前記第４スイッチ素子をオンすることにより、前記電気光学素子に保持された画像データに対応する電圧レベルが、前記第２スイッチ素子を介して前記第２容量素子にサンプリングされることを特徴とする、画素回路。
【請求項２】
前記第１容量素子の一方の端子が前記第２制御信号線に接続され、他方の端子が第２容量素子の一方の端子に接続され、
前記第２容量素子の他方の端子が前記第２スイッチ素子の制御端子に接続されていることを特徴とする、請求項１に記載の画素回路。
【請求項３】
前記第４スイッチ素子が、前記第１制御信号により制御されることを特徴とする、請求項１に記載の画素回路。
【請求項４】
第３制御信号線上の第３制御信号により制御される第３スイッチ素子を、さらに備えることを特徴とする、請求項１に記載の画素回路。
【請求項５】
前記第３スイッチ素子が、一方の電極端子が前記第２スイッチ素子の一方の電極端子に接続され、他方の電極端子がデータ線に接続されていることを特徴とする、請求項４に記載の画素回路。
【請求項６】
電気光学素子を備える画素回路の駆動方法であって、
前記画素回路内の、第１制御信号線上の第１制御信号により制御される第１スイッチ素子を介して、前記電気光学素子に保持された画像データに対応する電圧レベルをサンプリングする第１のサンプリング駆動ステップと、
第２スイッチ素子の制御端子に一方の電極端子が接続され、前記第２スイッチ素子の一方の電極端子に他方の電極端子が接続される第４スイッチ素子をオンすることにより、前記第２スイッチ素子を介して、前記電気光学素子に保持された画像データに対応する電圧レベルをサンプリングする第２のサンプリング駆動ステップと、
前記第１のサンプリング駆動ステップにおける第１のサンプリング結果と、前記第２のサンプリング駆動ステップにおける第２のサンプリング結果とを加算したサンプリング加算結果を、第２制御信号線上の第２制御信号に重畳する電圧重畳ステップと、
を備え、
前記サンプリング加算結果を前記第２制御信号に重畳した電圧レベルにより、前記第２スイッチ素子を制御することを特徴とする、画素回路の駆動方法。
【請求項７】
前記第２制御信号が、該第２制御信号がアクティブになる前に、所定の電圧レベルでプリセットされることを特徴とする、請求項６に記載の画素回路の駆動方法。
【請求項８】
前記プリセットされる所定の電圧レベルが、前記第２スイッチ素子の特性に応じた電圧レベルであることを特徴とする、請求項７に記載の画素回路の駆動方法。
【請求項９】
前記プリセットされる所定の電圧レベルが、前記第２制御信号のインアクティブ電圧と前記電気光学素子に保持された画像データに対応する電圧レベルとの中間電圧であることを特徴とする、請求項８に記載の画素回路の駆動方法。
【請求項１０】
前記サンプリング加算結果を前記第２制御信号に重畳した電圧レベルにより制御される前記第２スイッチ素子を介して供給される電圧を、前記電気光学素子に印加することにより、前記電気光学素子に保持された画像データをリフレッシュすることを特徴とする、請求項６に記載の画素回路の駆動方法。
【請求項１１】
前記第４スイッチ素子が、前記第１制御信号により制御されることを特徴とする、請求項６に記載の画素回路の駆動方法。
【請求項１２】
電気光学素子を備える画素回路の駆動回路であって、
前記画素回路内の、第１制御信号線上の第１制御信号により制御される第１スイッチ素子を介して、前記電気光学素子に保持された画像データに対応する電圧レベルをサンプリングする第１のサンプリング駆動手段と、
第２スイッチ素子の制御端子に一方の電極端子が接続され、前記第２スイッチ素子の一方の電極端子に他方の電極端子が接続される第４スイッチ素子をオンすることにより、前記第２スイッチ素子を介して前記電気光学素子に保持された画像データに対応する電圧レベルをサンプリングする第２のサンプリング駆動手段と、
前記第１のサンプリング駆動手段における第１のサンプリング結果と、前記第２のサンプリング駆動手段における第２のサンプリング結果とを加算したサンプリング加算結果を、第２制御信号線上の第２制御信号の電圧レベルに重畳する電圧重畳手段と、
を備え、
前記サンプリング加算結果を前記第２制御信号に重畳した電圧レベルにより、前記第２スイッチ素子を制御することを特徴とする、画素回路の駆動回路。
【請求項１３】
前記第２制御信号が、該前記第２制御信号がアクティブになる前に、所定の電圧レベルでプリセットされることを特徴とする、請求項１２に記載の画素回路の駆動回路。
【請求項１４】
前記第４スイッチ素子が、前記第１制御信号により制御されることを特徴とする、請求項１２に記載の画素回路の駆動回路。
【請求項１５】
前記画素回路内に保持された画像データのリフレッシュ後に、前記画素回路の周辺回路の動作を停止させる手段をさらに備えることを特徴とする、請求項１２に記載の画素回路の駆動回路。
【請求項１６】
請求項１に記載の画素回路がマトリクス状に配置されたアクティブマトリクスアレイ回路と、
前記画素回路を駆動する請求項１２に記載の画素回路の駆動回路と、
を備えることを特徴とする、電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路、画素回路の駆動方法、画素回路の駆動回路及び電気光学装置に関する。
【背景技術】
【０００２】
消費電力を通常の電気光学装置より大幅に抑えた、超低消費電力の、ＬＣＤ等のアクティブマトリックス型電気光学装置を実現する技術として、各画素にＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）ベースのメモリ回路を内蔵したＭＩＰ（Ｍｅｍｏｒｙ  Ｉｎ  Ｐｉｘｅｌ）という技術が知られている。しかし、従来のＳＲＡＭベースのＭＩＰでは、画素に少なくとも６素子以上のトランジスタが必要となり、例えばスマートフォン等で求められる表示画像の更なる高精細化要求に対応することが出来ない。また、ＣＭＯＳ構成ではプロセスマスク枚数削減も困難であり、低コスト要求に答えることも難しい。
【０００３】
そのような高精細化要求や低コスト要求に応えるための技術として、例えば特許文献１がある。特許文献１には、画素内部のトランジスタが３個という簡便な回路構成で、超低消費電力アクティブマトリックスアレイ装置を実現可能にするという技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００６−５２３３２３号公報
【特許文献２】特開２００４−２２６９６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に開示された画素回路は、第３のスイッチのスレッショルド電圧が変動すると、正常な電圧レベルに画素をリフレッシュすることができなくなるという問題を有する。また、オフ画素に対するリフレッシュ動作が行われないためにオフ画素に書き込まれた画像データを保持し続けることができないという問題も有する。
【０００６】
さらに、ＬＣＤのように極性反転駆動を行う場合、電気光学素子への印加電圧の正極方向への反転（以下、正極性リフレッシュと称する）、印加電圧の負極方向への反転（以下、負極性リフレッシュと称する）毎に各制御信号のアクティブタイミングが異なっている。そのため、周辺回路、特に走査線駆動回路の構成が複雑となり、走査線駆動回路を制御するための制御回路の回路規模も増大することから、小型化が難しくなるとともに無駄な電力が消費されてしまうという問題と、正極性リフレッシュから負極性リフレッシュの期間と、負極性リフレッシュから正極性リフレッシュの期間、すなわち電気光学素子の端子間電圧が正極性である期間と、負極性である期間が異なるため、長期的には液晶層へ直流電圧が印加されることとなり、液晶寿命に悪影響を与えるという問題を有する。
【０００７】
さらに、電気光学素子の一端をコモン電極に接続し、保持容量の一端を固定電圧としていることから、液晶層への直流印加が発生し、液晶寿命に悪影響を及ぼすことになるという問題も有する。
【０００８】
一方、特許文献２には、画素回路内において、電気光学素子（ＯＬＥＤ）への電流を制御するトランジスタのスレッショルド電圧の変動を補償して、画素の輝度ばらつきを抑えることを可能にするという技術が開示されている。しかし、特許文献２に開示された画素回路は、画素外部から入力されたデータ信号に対してトランジスタのスレッショルド電圧を重畳させることはできるが、画素内部に保持されたデータ信号に対してトランジスタのスレッショルド電圧を重畳させることはできないという問題を有する。
【０００９】
また、トランジスタのスレッショルド電圧をキャパシタＣＶＴＨへ保存する際には、電気光学素子（ＯＬＥＤ）との接続を遮断するためのトランジスタ（Ｍ２）や、基準電位Ｖｄｄとの接続を制御するためのトランジスタ（Ｍ４）が必要となり、画素内部の素子数増加により高精細化の妨げとなるという問題も有する。
【００１０】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、超低消費電力を実現しながら、画素回路内の素子数を削減し、さらに画素回路内のトランジスタのスレッショルド電圧の変化にも対応することが可能な、新規かつ改良された画素回路、画素回路の駆動方法、画素回路の駆動回路及び電気光学装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明のある観点によれば、電気光学素子と、第１制御信号線上の第１制御信号により制御される第１スイッチ素子と、第２制御信号線上の第２制御信号により制御される第２スイッチ素子と、前記第２スイッチ素子の制御端子に一方の電極端子が接続され、前記第２スイッチ素子の一方の電極端子に他方の電極端子が接続される第４スイッチ素子と、前記電気光学素子に保持された画像データに対応する電圧レベルのサンプリング結果を保持する第１容量素子及び第２容量素子と、を備え、前記電気光学素子の一端は対向電極に、他端は前記第２スイッチ素子の他方の電極端子に、それぞれ接続され、前記電気光学素子に保持された画像データに対応する電圧レベルが、前記第１スイッチ素子を介して前記第１容量素子にサンプリングされ、前記第４スイッチ素子をオンすることにより、前記電気光学素子に保持された画像データに対応する電圧レベルが、前記第２スイッチ素子を介して前記第２容量素子にサンプリングされることを特徴とする、画素回路が提供される。
【００１２】
前記第１容量素子の一方の端子が前記第２制御信号線に接続され、他方の端子が第２容量素子の一方の端子に接続され、前記第２容量素子の他方の端子が前記第２スイッチ素子の制御端子に接続されていてもよい。
【００１３】
前記第４スイッチ素子が、前記第１制御信号により制御されるようにしてもよい。
【００１４】
第３制御信号線上の第３制御信号により制御される第３スイッチ素子を、さらに備えていてもよい。
【００１５】
前記第３スイッチ素子が、一方の電極端子が前記第２スイッチ素子の一方の電極端子に接続され、他方の電極端子がデータ線に接続されていてもよい。
【００１６】
また、上記課題を解決するために、本発明の別の観点によれば、電気光学素子を備える画素回路の駆動方法であって、前記画素回路内の、第１制御信号線上の第１制御信号により制御される第１スイッチ素子を介して、前記電気光学素子に保持された画像データに対応する電圧レベルをサンプリングする第１のサンプリング駆動ステップと、第２スイッチ素子の制御端子に一方の電極端子が接続され、前記第２スイッチ素子の一方の電極端子に他方の電極端子が接続される第４スイッチ素子をオンすることにより、前記第２スイッチ素子を介して、前記電気光学素子に保持された画像データに対応する電圧レベルをサンプリングする第２のサンプリング駆動ステップと、前記第１のサンプリング駆動ステップにおける第１のサンプリング結果と、前記第２のサンプリング駆動ステップにおける第２のサンプリング結果とを加算したサンプリング加算結果を、第２制御信号線上の第２制御信号に重畳する電圧重畳ステップと、を備え、前記サンプリング加算結果を前記第２制御信号に重畳した電圧レベルにより、前記第２スイッチ素子を制御することを特徴とする、画素回路の駆動方法が提供される。
【００１７】
前記第２制御信号が、該第２制御信号がアクティブになる前に、所定の電圧レベルでプリセットされるようにしてもよい。
【００１８】
前記プリセットされる所定の電圧レベルが、前記第２スイッチ素子の特性に応じた電圧レベルであってもよい。
【００１９】
前記プリセットされる所定の電圧レベルが、前記第２制御信号のインアクティブ電圧と前記電気光学素子に保持された画像データに対応する電圧レベルとの中間電圧であってもよい。
【００２０】
前記サンプリング加算結果を前記第２制御信号に重畳した電圧レベルにより制御される前記第２スイッチ素子を介して供給される電圧を、前記電気光学素子に印加することにより、前記電気光学素子に保持された画像データをリフレッシュするようにしてもよい。
【００２１】
前記第４スイッチ素子が、前記第１制御信号により制御されるようにしてもよい。
【００２２】
また、上記課題を解決するために、本発明の別の観点によれば、電気光学素子を備える画素回路の駆動回路であって、前記画素回路内の、第１制御信号線上の第１制御信号により制御される第１スイッチ素子を介して、前記電気光学素子に保持された画像データに対応する電圧レベルをサンプリングする第１のサンプリング駆動手段と、第２スイッチ素子の制御端子に一方の電極端子が接続され、前記第２スイッチ素子の一方の電極端子に他方の電極端子が接続される第４スイッチ素子をオンすることにより、前記第２スイッチ素子を介して前記電気光学素子に保持された画像データに対応する電圧レベルをサンプリングする第２のサンプリング駆動手段と、前記第１のサンプリング駆動手段における第１のサンプリング結果と、前記第２のサンプリング駆動手段における第２のサンプリング結果とを加算したサンプリング加算結果を、第２制御信号線上の第２制御信号の電圧レベルに重畳する電圧重畳手段と、を備え、前記サンプリング加算結果を前記第２制御信号に重畳した電圧レベルにより、前記第２スイッチ素子を制御することを特徴とする、画素回路の駆動回路が提供される。
【００２３】
前記第２制御信号が、該前記第２制御信号がアクティブになる前に、所定の電圧レベルでプリセットされるようにしてもよい。
【００２４】
前記第４スイッチ素子が、前記第１制御信号により制御されるようにしてもよい。
【００２５】
上記画素回路の駆動回路は、前記画素回路内に保持された画像データのリフレッシュ後に、前記画素回路の周辺回路の動作を停止させる手段をさらに備えていてもよい。
【００２６】
また、上記課題を解決するために、本発明の別の観点によれば、上記画素回路がマトリクス状に配置されたアクティブマトリクスアレイ回路と、上記画素回路を駆動する上記画素回路の駆動回路と、を備えることを特徴とする、電気光学装置が提供される。
【発明の効果】
【００２７】
以上説明したように本発明によれば、超低消費電力を実現しながら、画素回路内の素子数を削減し、さらに画素回路内のトランジスタのスレッショルド電圧の変化にも対応することが可能な、新規かつ改良された画素回路、画素回路の駆動方法、画素回路の駆動回路及び電気光学装置を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態におけるアクティブマトリクス型電気光学装置のブロック図である。
【図２】本発明の一実施形態における画素回路構成図である。
【図３】本発明の一実施形態における画素回路の駆動方法を示すタイミングチャートである。
【図４】本発明の一実施形態における画素回路の動作を説明する図である。
【図５】本発明の一実施形態におけるＡＣタイミングチャートである。
【図６】本発明の一実施形態における走査線駆動回路構成図である。
【図７】本発明の一実施形態におけるデータ線駆動回路構成図である。
【図８】本発明の一実施形態における走査線駆動回路およびデータ線駆動回路の駆動方法を示すタイミングチャートである。
【図９】従来の発明によるアクティブマトリクス型電気光学装置における画素回路構成図である。
【図１０】従来の発明によるアクティブマトリクス型電気光学装置の制御において不具合の可能性を示すＡＣタイミングチャートである。
【発明を実施するための形態】
【００２９】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００３０】
＜１．本発明の一実施形態＞
［１−１．画素回路を用いたアクティブマトリクス型電気光学装置の構成］
まず、本発明の一実施形態にかかる画素回路を用いたアクティブマトリクス型電気光学装置の構成について説明する。図１は、本発明の一実施形態による画素回路を用いたアクティブマトリクス型電気光学装置の構成を示す説明図である。以下、図１を用いて本発明の一実施形態による画素回路を用いたアクティブマトリクス型電気光学装置の構成について説明する。
【００３１】
図１に示したように、アクティブマトリクス型電気光学装置は、画素回路がアレイ状に配置されているアクティブマトリクスアレイ回路１００と、走査線駆動回路１０１と、データ線駆動回路１０２と、データ信号出力回路１０３と、駆動電圧生成回路１０４と、制御回路１０５と、を具備する。
【００３２】
制御回路１０５は、走査線駆動回路１０１と、データ線駆動回路１０２と、データ信号出力回路１０３とを制御し、さらに、対向電極電圧信号ＶＣＯＭを生成し、図示しない対向電極およびアクティブマトリクスアレイ回路１００に供給するとともに、その電圧レベルを制御することで、アクティブマトリクスアレイ回路１００を駆動する。
【００３３】
駆動電圧生成回路１０４は、アクティブマトリクスアレイ回路１００において、アレイ状に配置されている画素回路を制御する制御信号の電圧レベルＶ１，Ｖ３，Ｖ４，Ｖ５と、データ信号の高電圧レベルＶＤＨおよび低電圧レベルＶＤＬと、を生成し、制御回路１０５に供給する。
【００３４】
走査線駆動回路１０１は、制御回路１０５により制御され、アクティブマトリクスアレイ回路１００を駆動する制御信号を生成する。
【００３５】
データ線駆動回路１０２とデータ信号出力回路１０３は、制御回路１０５により制御され、アクティブマトリクスアレイ回路１００へ出力するデータ信号を生成する。
【００３６】
ここで、アクティブマトリクス型電気光学装置における１画素は、ＲＧＢのサブ画素からなり、それぞれのサブ画素は同一の画素回路を備えている。なお、図１では、アクティブマトリクスアレイ回路１００に含まれる各画素回路については、素子を省略して図示し、具体的な画素回路の構成については図２で説明することにする。
【００３７】
以上、図１を用いて本発明の一実施形態による画素回路を用いたアクティブマトリクス型電気光学装置の構成について説明した。次に、アクティブマトリクスアレイ回路１００の１サブ画素である画素回路の構成について説明する。
【００３８】
［１−２．画素回路の構成］
図２は、図１に示したアクティブマトリクスアレイ回路１００の１サブ画素である画素回路の構成を示す説明図である。以下、図２を用いて、アクティブマトリクスアレイ回路１００の１サブ画素である画素回路の構成について説明する。
【００３９】
図２において、画素回路２０１はアクティブマトリクスアレイ回路１００の奇数行における画素回路の１つであり、画素回路２０２は偶数行における画素回路の１つである。本実施形態においてそれぞれの画素回路は同一であってよい。
【００４０】
画素回路２０１，２０２は、スイッチ素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４と、静電容量がＣＳＭＰである画像データサンプリングキャパシタＣ２と、静電容量がＣＶＴＨであるスレッショルド電圧サンプリングキャパシタＣ３と、静電容量がＣＳＴである保持キャパシタＣ１と、静電容量ＣＬＣを備えた電気光学素子ＬＣと、を具備する。電気光学素子ＬＣと保持キャパシタＣ１とは、並列に接続されており、一端には、スイッチ素子ＳＷ３，ＳＷ２を介してデータ信号ＤＡＴＡが供給され、保持キャパシタＣ１の他端には、共通信号供給線から対向電極電圧信号ＶＣＯＭが供給され、電気光学素子ＬＣの他端には、対向電極から対向電極電圧信号ＶＣＯＭが供給される。
【００４１】
なお、特許文献１（特表２００６−５２３３２３号公報）に記載の先行技術においては、電気光学素子と保持キャパシタである第１容量性サブ素子とは、一端は本実施形態と同様に共通に接続され、該一端にデータ信号が供給され、電気光学素子の他端は、対向電極（コモン電極）に接続されている。しかし、第１容量性サブ素子の他端は、本実施形態とは異なり、例えば次列のアドレス指定導体に接続されることが述べられている。
【００４２】
画素回路２０１，２０２には、データ信号ＤＡＴＡと、電気光学素子ＬＣの対向電極電圧信号ＶＣＯＭと、データ信号ＤＡＴＡの画素回路内への供給を制御する画像データ取り込み制御信号Ｇ１、Ｇ２と、ノードＮ１の電圧レベルに対応する電圧レベルを画像データサンプリングキャパシタＣ２と、スレッショルド電圧サンプリングキャパシタＣ３にサンプリングするタイミングを制御するサンプリング制御信号ＥＮＡ１、ＥＮＡ２と、画素回路２０１，２０２内の電気光学素子ＬＣおよび保持キャパシタＣ１をリフレッシュするタイミングを制御する画像データリフレッシュ制御信号ＳＥＴ１、ＳＥＴ２と、が入力され、画素回路２０１，２０２を制御する。ここで、各制御信号の符号最後の１，２は奇数行に対する制御信号（１）か、偶数行に対する制御信号（２）か、を示している。
【００４３】
詳細な制御及び動作は後述するが、スイッチ素子ＳＷ１，ＳＷ４は、サンプリング制御信号ＥＮＡにより制御され、ノードＮ１の電圧レベルに対応する電圧レベルを画像データサンプリングキャパシタＣ２にサンプリングするとともに、結果としてスイッチ素子ＳＷ２のスレッショルド電圧をスレッショルド電圧サンプリングキャパシタＣ３にサンプリングする。スイッチ素子ＳＷ２は、画像データリフレッシュ制御信号ＳＥＴと画像データサンプリングキャパシタＣ２およびスレッショルド電圧サンプリングキャパシタＣ３の電圧レベルにより制御される。スイッチ素子ＳＷ３は、画像データ取り込み制御信号Ｇにより制御され、データ信号ＤＡＴＡを画素回路２０１，２０２内に供給する。
【００４４】
なお、画像データサンプリングキャパシタＣ２の静電容量ＣＳＭＰおよびスレッショルド電圧サンプリングキャパシタＣ３の静電容量ＣＶＴＨは、保持キャパシタＣ１の静電容量ＣＳＴと電気光学素子ＬＣの静電容量ＣＬＣの合計の容量に対して、１／１０以下にすることが望ましい。これは、サンプリング時に保持キャパシタＣ１と電気光学素子ＬＣの静電容量ＣＬＣとに保持された電荷の変動が表示に影響を与えないようにするためには、可能な限り小さい容量であることが望ましいが、一方でスイッチ素子を駆動するための十分な電圧レベルを確保するためには一定以上の容量が必要となるからである。
【００４５】
以上、図２を用いて、アクティブマトリクスアレイ回路１００の１サブ画素である画素回路の構成について説明した。次に、本発明の一実施形態に係る画素回路２０１，２０２の制御動作原理について説明する。
【００４６】
［１−３．画素回路の制御動作原理］
図３及び図４は、本発明の一実施形態に係る画素回路２０１，２０２の制御動作原理について説明する説明図である。以下、図３及び図４を用いて本発明の一実施形態に係る画素回路２０１，２０２の制御動作原理について説明する。
【００４７】
図４の（ａ）から（ｃ）は、画素回路２０１，２０２の制御動作原理を示すものである。ただし、図４はあくまでも原理的なものであり、実際の画素回路２０１，２０２の制御については図５以降のＡＣタイミングにおいてさらに詳しく説明する。
【００４８】
まず、図示しない通常表示においては、画像データ取り込み制御信号Ｇおよび画像データリフレッシュ制御信号ＳＥＴをアクティブにすることにより、スイッチ素子ＳＷ３，ＳＷ２をオンにする。したがって、スイッチ素子ＳＷ３，ＳＷ２を介して、データ信号ＤＡＴＡの画像データを保持キャパシタＣ１と電気光学素子ＬＣへ書き込むことが可能となる。保持キャパシタＣ１と電気光学素子ＬＣの静電容量ＣＬＣが画像データに対応する電圧レベルまで充電された後、画像データ取り込み制御信号Ｇおよび画像データリフレッシュ制御信号ＳＥＴをインアクティブにして、スイッチ素子ＳＷ３，ＳＷ２をオフにする。なお、スイッチ素子ＳＷ２は画像データサンプリングキャパシタＣ２およびスレッショルド電圧サンプリングキャパシタＣ３に充電された電荷が放電されるまではオフとはならない場合があるが、スイッチ素子ＳＷ３がオフとなっているため、電気光学素子ＬＣおよび静電容量ＣＬＣに充電された画像データを保持する。さらに、スイッチ素子ＳＷ２を確実に制御するために、画像データ取り込み制御信号Ｇおよび画像データ書き換え制御信号ＳＥＴをアクティブにする前に、予めサンプリング制御信号ＥＮＡをアクティブにしておくことが望ましい。
【００４９】
通常表示が終了後、図４の（ａ）に示されているサンプリング動作を行う。サンプリング動作では、サンプリング期間ＴＳＭＰにおいてサンプリング制御信号ＥＮＡをアクティブにすることにより、スイッチ素子ＳＷ１，ＳＷ４をオンにする。これにより、保持キャパシタＣ１および電気光学素子ＬＣの静電容量ＣＬＣに保持している画像データに対応する電圧レベルが、スイッチ素子ＳＷ１を介して、画像データサンプリングキャパシタＣ２にサンプリングされるとともに、ダイオード接続状態のスイッチ素子ＳＷ２を介して、スレッショルド電圧サンプリングキャパシタＣ３にサンプリングされる。このとき、画像データサンプリングキャパシタＣ２にサンプリングされた電圧レベルは、保持している画像データに対応する電圧レベルであり、一方、スレッショルド電圧サンプリングキャパシタＣ３には、スイッチ素子ＳＷ２のスレッショルド電圧がサンプリングされる。サンプリング後、サンプリング制御信号ＥＮＡをインアクティブにすることで、スイッチ素子ＳＷ１，ＳＷ４をオフにする。
【００５０】
サンプリング動作の後、図４の（ｂ）に示されているリフレッシュ動作を行なう。リフレッシュ動作では、リフレッシュ期間ＴＲＥＦにおいて画像データ取り込み制御信号Ｇをアクティブにし、データ信号ＤＡＴＡをノードＮ３へ取り込む。さらに画像データリフレッシュ制御信号ＳＥＴを所定のアクティブレベルにし、画像データリフレッシュ制御信号ＳＥＴのアクティブレベルと画像データサンプリングキャパシタＣ２に保持された電圧レベルおよびスレッショルド電圧サンプリングキャパシタＣ３に保持された電圧レベルを合算した電圧レベルと、ノードＮ３の電圧レベルに基づき、スイッチ素子ＳＷ２のオン／オフ制御を行なう。スイッチ素子ＳＷ２のオン／オフ状態に応じて、データ信号ＤＡＴＡの電圧レベルを保持キャパシタＣ１と電気光学素子ＬＣへ印加する。
【００５１】
リフレッシュ動作の後、図４の（ｃ）に示されているデータ保持動作を行う。データ保持動作では、画像データ取り込み制御信号Ｇをインアクティブにすることで、スイッチ素子ＳＷ３をオフにし、保持期間ＴＨＯＬＤの間、保持キャパシタＣ１と電気光学素子ＬＣに印加された画像データを保持する。
【００５２】
そして、サンプリング動作とリフレッシュ動作を定期的に適宜繰り返す期間（以下、低消費電力表示期間と称する）においては、各画素の自己保存データに基づいた画像データのリフレッシュが行われるため、全画素同時のリフレッシュが可能である。このため、サンプリング動作とリフレッシュ動作以外の低消費電力表示期間においては、周辺回路動作を停止することができ、かつデータ書き換えに伴うデータ線の充放電電流も生じないため、消費電力が削減可能となる。
【００５３】
以上の動作原理に基づき、特許文献１（特表２００６−５２３３２３号公報）の先行技術における回路および各種制御信号による制御を検討すると、図９に示す、スイッチ素子ＳＷ２のスレッショルド電圧のばらつきや、経時変化によって誤動作してしまうという問題の他にも、後述する（５）、（６）式を満たさないため、図１０に示すように、オフ画素のリフレッシュ動作中に、本来オフとならなければならないスイッチ素子ＳＷ２がオフとならない場合が生じ、その結果、オフ画素がリフレッシュ動作後にオン画素となってしまう誤動作が生じる可能性があることが判明した。
【００５４】
また、特許文献１においては、図９に示すように、保持キャパシタＣ１の一端が各走査線上で共通化または隣接する走査線に接続されている。しかし、そのような構成では、電気光学素子の対向電極に供給されるＶＣＯＭ電圧と保持キャパシタＣ１の一端から供給される信号電圧との差分電圧と、保持キャパシタＣ１の静電容量ＣＳＴと電気光学素子ＬＣの静電容量ＣＬＣとの容量比に応じて生じる電圧とが、電気光学素子の端子間電圧ＶＬＣに直流電圧として重畳されてしまい、電気光学素子の表示に不具合を生じることになる。特に電気光学素子が液晶である場合には、直流電圧の重畳が、液晶寿命に悪影響を及ぼすことは言うまでもない。
【００５５】
そこで本発明の実施形態においては、画素回路２０１，２０２の制御信号の１つである画像データリフレッシュ制御信号ＳＥＴ１，ＳＥＴ２に、該制御信号のアクティブ前に所定の電圧をプリセットすることで、オフ画素における誤動作を回避するとともに制御に必要な電圧レベル数を削減する。
【００５６】
また、保持キャパシタＣ１の一端を全画素で共通化して対向電極電圧信号ＶＣＯＭを供給することにより、電気光学素子ＬＣの一端に供給される対向電極電圧信号ＶＣＯＭとの差分電圧と、保持キャパシタＣ１の静電容量ＣＳＴと電気光学素子ＬＣの静電容量ＣＬＣとの容量比に応じて生じる電圧とが、電気光学素子の端子間電圧ＶＬＣに直流電圧として重畳されてしまうことを解消する。これにより、電気光学素子の端子間電圧ＶＬＣに不要な直流電圧が重畳されることはなくなり、フリッカを防止することができ、さらに、電気光学素子の長寿命化が実現できる。
【００５７】
以下に、本発明の一実施形態によるＡＣタイミングについて、図２及び図５を参照しながら詳細に説明する。
【００５８】
［１−４．画素回路のＡＣタイミング］
図５は、図２に示されている本発明の一実施形態による画素回路２０１，２０２を制御する制御信号のＡＣタイミングチャートを示す説明図である。以下、図２及び図５を用いて、本発明の一実施形態における動作に必要な制御信号のタイミングおよび必要な電圧を明確にするために詳述する。
【００５９】
図５では、結果としてライン反転駆動となるように、制御信号ＥＮＡ１，Ｇ１，ＳＥＴ１による奇数行毎の駆動と、制御信号ＥＮＡ２，Ｇ２，ＳＥＴ２による偶数行毎の駆動とに、グループに分けて駆動を行う例を示している。フレーム反転駆動を行う場合には、図５に示す奇数行への制御信号を偶数行にも入力することにより実現できることは言うまでもない。
【００６０】
今、スイッチ素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４は、それぞれスレッショルド電圧Ｖｔｈが１［Ｖ］のトランジスタであると仮定する。そして、電気光学素子ＬＣにオン電圧が４［Ｖ］の垂直配向液晶を用い、対向電極電圧信号ＶＣＯＭおよびデータ信号ＤＡＴＡの高電圧レベルＶＤＨおよび低電圧レベルＶＤＬをそれぞれＶＤＨ＝４［Ｖ］、ＶＤＬ＝０［Ｖ］と仮定する。さらに各制御信号が取り得る電圧レベルは、Ｖ１＝１２［Ｖ］、Ｖ３＝４［Ｖ］、Ｖ４＝０［Ｖ］、Ｖ５＝−４［Ｖ］に設定されるが、これらの電圧設定に限定されるものではない。
【００６１】
例えば、電圧レベルＶ５はデータ信号ＤＡＴＡの低電圧レベルＶＤＬ（＝０［Ｖ］）−対向電極電圧信号ＶＣＯＭの振幅電圧（＝４［Ｖ］）＋スレッショルド電圧Ｖｔｈ（＝１［Ｖ］）以下となればよく、Ｖ１はデータ信号ＤＡＴＡの高電圧レベルＶＤＨ（＝４［Ｖ］）＋対向電極電圧信号ＶＣＯＭの振幅電圧（＝４［Ｖ］）＋スレッショルド電圧Ｖｔｈ（＝１［Ｖ］）以上となればよい。
【００６２】
さらに、データ信号ＤＡＴＡの電圧レベルＶＤＬ，ＶＤＨをオフセットさせ、それに応じて電圧レベルＶ１，Ｖ３，Ｖ４，Ｖ５の設定を適宜変更してもよい。また、スイッチ素子ＳＷ３やスイッチ素子ＳＷ２がオフする際のキックバック電圧等により、液晶層に直流電圧が重畳されると、フリッカ等が生じることがある。この場合には、対向電極電圧信号ＶＣＯＭおよびデータ信号ＤＡＴＡの電圧レベルを各々独立に制御してオフセット電圧を加えてもよい。
【００６３】
なお、図５に示す電圧レベルＶ２は、上記の各電圧レベルＶＤＨ，ＶＤＬ，Ｖ１，Ｖ３，Ｖ４，Ｖ５の電圧設定に応じて必然的に定まるものであり、この場合Ｖ２＝８［Ｖ］となる。
【００６４】
図２に示す本発明の一実施形態である画素回路２０１を制御するための各制御信号の設定に必要な条件を以下に列挙する。図５に示すＡＣタイミングは、この設定条件に基づいて、各制御信号のタイミングおよび電圧を設定したものである。
【００６５】
１）ＶＣＯＭ信号（対向電極電圧信号）
サンプリング＆リフレッシュ期間中、対向電極電圧信号ＶＣＯＭは、Ｌレベルの期間とＨレベルの期間を有すること。
【００６６】
２）ＤＡＴＡ信号（データ信号）
（ａ）サンプリング＆リフレッシュ期間中、データ信号ＤＡＴＡは、対向電極電圧信号ＶＣＯＭがＬレベルの期間に少なくとも１回ＨレベルからＬレベルへ遷移すること。
【００６７】
（ｂ）サンプリング＆リフレッシュ期間中、データ信号ＤＡＴＡは、対向電極電圧信号ＶＣＯＭがＨレベルの期間に少なくとも１回ＨレベルからＬレベルへ遷移すること。
【００６８】
３）ＥＮＡ信号（サンプリング制御信号）
（ａ）サンプリング＆リフレッシュ期間中、サンプリング制御信号ＥＮＡは、画像データ取り込み制御信号Ｇがアクティブ前、かつ、対向電極電圧信号ＶＣＯＭがＨレベルの期間中にアクティブとなることが望ましい。
【００６９】
（ｂ）サンプリング制御信号ＥＮＡのアクティブ電圧は、電圧Ｖ１とすることが望ましい。これは、ノードＮ１の電圧レベルが最大で、データ信号ＤＡＴＡの高電圧レベルＶＤＨ（＝４［Ｖ］）＋対向電極電圧信号ＶＣＯＭの振幅電圧（＝４［Ｖ］）の電圧レベルＶ２（＝８［Ｖ］）となるため、アクティブ電圧としてはそれよりもスレッショルド電圧Ｖｔｈ分以上高い電圧レベルが必要だからである。また、アクティブ電圧を他の制御信号と一律で電圧Ｖ１とすることにより、周辺回路を簡素化することが可能となるためである。
【００７０】
（ｃ）サンプリング制御信号ＥＮＡのインアクティブ電圧は、電圧Ｖ５とすることが望ましい。これは、他の制御信号のインアクティブ電圧と同一にすることにより、周辺回路を簡素化することが可能となるためである。
【００７１】
４）Ｇ信号（画像データ取り込み制御信号）
（ａ）サンプリング＆リフレッシュ期間中、画像データ取り込み制御信号Ｇは、データ信号ＤＡＴＡのＨレベル、Ｌレベル両方を包含する期間でアクティブとなること。
【００７２】
（ｂ）正極性リフレッシュ期間では、データ信号ＤＡＴＡの極性と対向電極電圧信号ＶＣＯＭの極性が逆極性である期間においてアクティブとなり、データ信号ＤＡＴＡの極性と対向電極電圧信号ＶＣＯＭの極性が同極性である期間においてインアクティブとなること（図５におけるリフレッシュ期間ＴＲＰ１，ＴＲＰ２）。
【００７３】
（ｃ）負極性リフレッシュ期間では、データ信号ＤＡＴＡの極性と対向電極電圧信号ＶＣＯＭの極性が同極性である期間においてアクティブとなり、データ信号ＤＡＴＡの極性と対向電極電圧信号ＶＣＯＭの極性が逆極性である期間においてインアクティブとなること（図５におけるリフレッシュ期間ＴＲＮ１，ＴＲＮ２）。
【００７４】
（ｄ）画像データ取り込み制御信号Ｇのアクティブ電圧は、電圧Ｖ１とすることが望ましい。これは、サンプリング制御信号ＥＮＡのアクティブ電圧と同一とすることにより、周辺回路の簡素化が可能となるためである。
【００７５】
（ｅ）画像データ取り込み制御信号Ｇのインアクティブ電圧は、電圧Ｖ５とすることが望ましい。これは、他の制御信号のインアクティブ電圧と同一にすることで周辺回路を簡素化することが可能となるためである。
【００７６】
５）ＳＥＴ信号（画像データリフレッシュ制御信号）
（ａ）サンプリング＆リフレッシュ期間中、画像データリフレッシュ制御信号ＳＥＴは、データ信号ＤＡＴＡがＨレベルであり、かつ画像データ取り込み制御信号Ｇがアクティブの期間において、アクティブとなること。
【００７７】
（ｂ）画像データリフレッシュ制御信号ＳＥＴは、リフレッシュ期間前に、該制御信号のインアクティブ電圧とサンプリング期間におけるノードＮ１の電圧の中間レベルにプリセットすることが望ましい。
【００７８】
より詳しくは、正極性リフレッシュ期間前にオンの画像データを保持している場合（ノードＮ１の電圧がＶＮ１＝０［Ｖ］）、ノードＮ４の電圧レベルは、画像データに対応する電圧レベル（ノードＮ１の電圧レベル）にスイッチ素子ＳＷ２のスレッショルド電圧を加算したものとなっているので（ノードＮ４の電圧がＶＮ４＝ＶＮ１＋Ｖｔｈ）、プリセット電圧ＶＰＳＴは、該制御信号の立ち下がり時にスイッチ素子ＳＷ２をオフさせるために、
ＶＰＳＴ＞−（ＶＤＬ＋Ｖｔｈ）＋（ＶＮ１＋Ｖｔｈ）＋Ｖ５          ・・・・（１）
となり、正極性リフレッシュ期間前にオフの画像データを保持している場合（ノードＮ１の電圧がＶＮ１＝４［Ｖ］）、プリセット電圧ＶＰＳＴは、該制御信号の立ち下がり時にスイッチ素子ＳＷ２をオンさせるために、
ＶＰＳＴ≦−（ＶＤＬ＋Ｖｔｈ）＋（ＶＮ１＋Ｖｔｈ）＋Ｖ５          ・・・・（２）
となる。よって、（１）、（２）式と上述の電圧設定条件より、正極性リフレッシュ期間におけるＶＰＳＴの設定可能な電圧範囲は、
０［Ｖ］≧ＶＰＳＴ＞−４［Ｖ］                  ・・・・（３）
となる。図５のサンプリング期間ＴＳＭＰ１，ＴＳＭＰ４では、（３）式の電圧範囲に基づいて、プリセット電圧ＶＰＳＴを適宜設定すればよいが、電圧Ｖ４＝０［Ｖ］に設定することが、より望ましい。これは、他の制御信号の電圧レベルと同一にすることで周辺回路を簡素化することが可能となるためである。
【００７９】
一方、負極性リフレッシュ期間前にオンの画像データを保持している場合（ノードＮ１の電圧がＶＮ１＝８［Ｖ］）、上述のとおりノードＮ４の電圧レベルは、画像データに対応する電圧レベル（ノードＮ１の電圧レベル）にスイッチ素子ＳＷ２のスレッショルド電圧を加算したものとなっているので（ノードＮ４の電圧がＶＮ４＝ＶＮ１＋Ｖｔｈ）、プリセット電圧ＶＰＳＴは、該制御信号の立ち下がり時にスイッチ素子ＳＷ２をオンさせるために、
ＶＰＳＴ≦−（ＶＤＬ＋Ｖｔｈ）＋（ＶＮ１＋Ｖｔｈ）＋Ｖ５          ・・・・（４）
となり、負極性リフレッシュ期間前にオフの画像データを保持している場合（ノードＮ１の電圧がＶＮ１＝４［Ｖ］）、プリセット電圧ＶＰＳＴは、該制御信号の立ち下がり時にスイッチ素子ＳＷ２をオフさせるために、
ＶＰＳＴ＞−（ＶＤＬ＋Ｖｔｈ）＋（ＶＮ１＋Ｖｔｈ）＋Ｖ５          ・・・・（５）
となる。よって、（４）、（５）式と上述の電圧設定条件より、負極性リフレッシュ期間におけるＶＰＳＴの設定可能な電圧範囲は、
４［Ｖ］≧ＶＰＳＴ＞０［Ｖ］                    ・・・・（６）
となる。図５のサンプリング期間ＴＳＭＰ２，ＴＳＭＰ３では、（６）式の設定可能な電圧範囲に基づいて、プリセット電圧ＶＰＳＴを適宜設定すればよいが、電圧Ｖ３＝４［Ｖ］に設定することが、より望ましい。これは、他の制御信号の電圧レベルと同一にすることで周辺回路を簡素化することが可能となるためである。
【００８０】
このプリセット動作を行わない場合には、負極性リフレッシュ時における画像データリフレッシュ制御信号ＳＥＴのアクティブ後のインアクティブ電圧を電圧Ｖ５より低い電圧レベルに下げる必要が生じる。しかし、予め上述の条件に基づいてプリセットすることにより、画像データリフレッシュ制御信号ＳＥＴのインアクティブ電圧は電圧Ｖ５に統一され、制御信号の電圧レベル数を削減することが可能になるとともに周辺回路を簡素化できる。
【００８１】
また、（１）、（２）、（４）、（５）式に示したとおり、スイッチ素子ＳＷ２のスレッショルド電圧が相殺されることにより、スイッチ素子ＳＷ２のスレッショルド電圧がアクティブマトリクスアレイ回路内でばらついたり、経時変化によって変動したりしても、常に補償されることになるので、低消費電力表示期間中の誤動作を防止することができる。
【００８２】
（ｃ）画像データリフレッシュ制御信号ＳＥＴのアクティブ電圧ＶＳＥＴは、上述のとおりノードＮ４の電圧レベルが、画像データに対応する電圧レベル（ノードＮ１の電圧レベル）にスイッチ素子ＳＷ２のスレッショルド電圧を加算したものとなっているので（ノードＮ４の電圧がＶＮ４＝ＶＮ１＋Ｖｔｈ）、該制御信号の立ち上がり時にスイッチ素子ＳＷ２をオンさせるために、
ＶＳＥＴ≧ＶＤＨ＋Ｖｔｈ−（ＶＮ１＋Ｖｔｈ）＋ＶＰＳＴ      ・・・・（７）
となる。
【００８３】
正極性リフレッシュ期間前にオンの画像データを保持している場合（ノードＮ１の電圧がＶＮ１＝０［Ｖ］）、上述のとおりプリセット電圧ＶＰＳＴを電圧Ｖ４＝０［Ｖ］に設定すれば、
ＶＳＥＴ≧４［Ｖ］                        ・・・・（８）
となり、正極性リフレッシュ期間前にオフの画像データを保持している場合（ノードＮ１の電圧がＶＮ１＝４［Ｖ］）、上述のとおりプリセット電圧ＶＰＳＴを電圧Ｖ４＝０［Ｖ］に設定すれば、
ＶＳＥＴ≧０［Ｖ］                      ・・・・（９）
となる。よって、（８）、（９）式より、画像データリフレッシュ制御信号ＳＥＴのアクティブ電圧ＶＳＥＴは、
ＶＳＥＴ≧４［Ｖ］                        ・・・・（１０）
となる。図５の正極性リフレッシュ期間ＴＲＰ１，ＴＲＰ２では、（１０）式の設定可能な電圧範囲に基づいて、画像データリフレッシュ制御信号ＳＥＴのアクティブ電圧ＶＳＥＴを適宜設定すればよいが、電圧Ｖ３＝４［Ｖ］に設定することが、より望ましい。これは、該制御信号のアクティブ電圧レベルを同一にすることで周辺回路を簡素化することが可能となるためである。
【００８４】
一方、負極性リフレッシュ期間前にオンの画像データを保持している場合（ノードＮ１の電圧がＶＮ１＝８［Ｖ］）、上述のとおりプリセット電圧ＶＰＳＴを電圧Ｖ３＝４［Ｖ］に設定すれば、
ＶＳＥＴ≧０［Ｖ］                      ・・・・（１１）
となり、負極性リフレッシュ期間前にオフの画像データを保持している場合（ノードＮ１の電圧がＶＮ１＝４［Ｖ］）、上述のとおりプリセット電圧ＶＰＳＴを電圧Ｖ３＝４［Ｖ］に設定すれば、
ＶＳＥＴ≧４［Ｖ］                        ・・・・（１２）
となる。よって、（１１）、（１２）式より、画像データリフレッシュ制御信号ＳＥＴのアクティブ電圧ＶＳＥＴは、
ＶＳＥＴ≧４［Ｖ］                        ・・・・（１３）
となる。図５の負極性リフレッシュ期間ＴＲＮ１，ＴＲＮ２では、（１３）式の設定可能な電圧範囲に基づいて、画像データリフレッシュ制御信号ＳＥＴのアクティブ電圧ＶＳＥＴを適宜設定すればよいが、電圧Ｖ３＝４［Ｖ］に設定することが、より望ましい。これは、該制御信号のアクティブ電圧レベルを同一にすることで周辺回路を簡素化することが可能となるためである。
【００８５】
また、（７）式に示したとおり、スイッチ素子ＳＷ２のスレッショルド電圧は相殺されるので、スレッショルド電圧のばらつきや経時変化によって起こりうる低消費電力表示期間中の誤動作を防止することができる。
【００８６】
（ｄ）画像データリフレッシュ制御信号ＳＥＴのインアクティブ電圧は、電圧Ｖ５とすることが望ましい。これは、他の制御信号のインアクティブ電圧と同一にすることで周辺回路を簡素化することが可能となるためである。
【００８７】
以上の条件を基に、図２及び図５を参照しながら、各制御信号のタイミングおよび電圧レベルについて説明する。
【００８８】
まず通常表示期間ＮＤでは、通常のライン反転駆動による動画階調表示または静止画低消費電力表示のデータ書き込みが行われる。ここで、サンプリング制御信号ＥＮＡ、画像データ取り込み制御信号Ｇ、画像データリフレッシュ制御信号ＳＥＴのアクティブ電圧は、サンプリング期間およびリフレッシュ期間における制御信号のアクティブ電圧Ｖ１であり、同様にインアクティブ電圧もサンプリング期間およびリフレッシュ期間における制御信号のインアクティブ電圧Ｖ５とする。まず、サンプリング制御信号ＥＮＡをアクティブにすることで、スイッチ素子ＳＷ１，ＳＷ４をオンにし、ノードＮ４の電圧レベルを、ノードＮ１の電圧レベルにスイッチ素子ＳＷ２のスレッショルド電圧を加算した電圧レベルにする。その後、画像データ取り込み制御信号Ｇと画像データリフレッシュ制御信号ＳＥＴをアクティブにすることで、スイッチ素子ＳＷ３およびＳＷ２をオンにする。これにより、データ信号ＤＡＴＡの電圧レベルをスイッチ素子ＳＷ３，ＳＷ２を介して保持キャパシタＣ１と電気光学素子ＬＣの静電容量ＣＬＣに保持させることができる。
【００８９】
なお、サンプリング制御信号ＥＮＡ、画像データ取り込み制御信号Ｇ、画像データリフレッシュ制御信号ＳＥＴの電圧レベルについては、アクティブ電圧を電圧Ｖ１、インアクティブ電圧を電圧Ｖ５としたが、これに限られるものではない。しかし、電圧Ｖ１，Ｖ５を用いることにより周辺回路の簡素化が図れるという点において優位である。
【００９０】
通常表示期間ＮＤによるデータの書き込み後、低消費電力表示期間ＬＤへ移行し、サンプリング動作および正極性／負極性リフレッシュ動作が行われる。
【００９１】
低消費電力表示期間ＬＤでは、まず、奇数行の正極性リフレッシュ動作のためのサンプリングを行うサンプリング期間ＴＳＭＰ１となる。
【００９２】
サンプリング期間ＴＳＭＰ１では、対向電極電圧信号ＶＣＯＭがＨレベル（電圧ＶＤＨ）の期間において、画像データリフレッシュ制御信号ＳＥＴ１を電圧Ｖ４にプリセットするとともに、サンプリング制御信号ＥＮＡ１をアクティブにし、スイッチ素子ＳＷ１，ＳＷ４をオンにする。これにより、ノードＮ１の電圧（オン画素の場合は電圧Ｖ４、オフ画素の場合には電圧Ｖ３）が、スイッチ素子ＳＷ１を介して、画像データサンプリングキャパシタＣ２にサンプリングされるとともに、ダイオード接続状態のスイッチ素子ＳＷ２を介して、スレッショルド電圧サンプリングキャパシタＣ３にサンプリングされる。このとき、画像データサンプリングキャパシタＣ２にサンプリングされた電圧レベルは、ノードＮ１の電圧であり、一方、スレッショルド電圧サンプリングキャパシタＣ３には、結果としてスイッチ素子ＳＷ２のスレッショルド電圧がサンプリングされる。ノードＮ４の電圧レベルがノードＮ１の電圧とスイッチ素子ＳＷ２のスレッショルド電圧を合算した電圧レベルに到達した後、サンプリング制御信号ＥＮＡ１はインアクティブとなり、スイッチ素子ＳＷ１，ＳＷ４はオフとなる。
【００９３】
その後、正極性リフレッシュ動作または負極性リフレッシュ動作を行なうリフレッシュ期間に入る。図５では、サンプリング期間ＴＳＭＰ１の次には、奇数行において正極性リフレッシュ動作を行うリフレッシュ期間ＴＲＰ１が示されている。
【００９４】
正極性リフレッシュ期間ＴＲＰ１では、対向電極電圧信号ＶＣＯＭがＬレベル（電圧ＶＤＬ）かつデータ信号ＤＡＴＡがＨレベル（電圧ＶＤＨ）からＬレベル（電圧ＶＤＬ）に遷移する期間において、画像データ取り込み制御信号Ｇ１をアクティブにし、スイッチ素子ＳＷ３をオンにする。これにより、ノードＮ３には、スイッチ素子ＳＷ３を介してデータ信号ＤＡＴＡが到達する。
【００９５】
そして、データ信号ＤＡＴＡがＨレベルの期間において、画像データリフレッシュ制御信号ＳＥＴ１を該制御信号のプリセット電圧である電圧Ｖ４から該制御信号のアクティブ電圧である電圧Ｖ３にすることで、ノードＮ４の電圧を画像データリフレッシュ制御信号ＳＥＴ１の電圧変動分（＝４［Ｖ］）だけ変化させる。
【００９６】
このとき、オン画素であれば、ノードＮ４の電圧は電圧（Ｖ３＋Ｖｔｈ）となる。これは、ノードＮ３における電圧、すなわち、スイッチ素子ＳＷ３を通過してきたデータ信号ＤＡＴＡの電圧ＶＤＨ（＝電圧Ｖ３）よりも十分に高い電圧である。したがって、スイッチ素子ＳＷ２がオンとなる。これにより、データ信号ＤＡＴＡの電圧ＶＤＨ（＝電圧Ｖ３）が、スイッチ素子ＳＷ３，ＳＷ２を介して保持キャパシタＣ１と電気光学素子ＬＣの静電容量ＣＬＣに印加される。
【００９７】
オフ画素の場合には、ノードＮ４の電圧は電圧（Ｖ２＋Ｖｔｈ）となる。これは、ノードＮ３における電圧、すなわち、スイッチ素子ＳＷ３を通過してきたデータ信号ＤＡＴＡの電圧ＶＤＨ（＝電圧Ｖ３）よりも十分に高い電圧である。したがって、スイッチ素子ＳＷ２がオンとなる。これにより、データ信号ＤＡＴＡの電圧ＶＤＨ（＝電圧Ｖ３）が、スイッチ素子ＳＷ３，ＳＷ２を介して保持キャパシタＣ１と電気光学素子ＬＣの静電容量ＣＬＣに印加される。
【００９８】
その後、データ信号ＤＡＴＡがＬレベルの期間において、画像データリフレッシュ制御信号ＳＥＴ１を該制御信号のアクティブ電圧である電圧Ｖ３からインアクティブ電圧である電圧Ｖ５にすることで、ノードＮ４の電圧を、画像データリフレッシュ制御信号ＳＥＴ１の電圧変動分（＝−８［Ｖ］）だけ変化させる。
【００９９】
このとき、オン画素であれば、ノードＮ４の電圧は電圧（Ｖ５＋Ｖｔｈ）となる。これは、ノードＮ３における電圧、すなわち、スイッチ素子ＳＷ３を通過してきたデータ信号ＤＡＴＡの電圧ＶＤＬ（＝電圧Ｖ４）よりも十分に低い電圧である。したがって、スイッチ素子ＳＷ２がオフとなり、ノードＮ１がデータ信号ＤＡＴＡと切断されるため、ノードＮ１の電圧は、保持キャパシタＣ１と電気光学素子ＬＣの静電容量ＣＬＣにより保持された電圧Ｖ３に維持される。
【０１００】
ここで、電気光学素子ＬＣの端子間電圧ＶＬＣは、ノードＮ１の電圧−対向電極電圧信号ＶＣＯＭの電圧である。対向電極電圧信号ＶＣＯＭはＬレベルの区間であるため、電気光学素子ＬＣの端子間電圧ＶＬＣは、ノードＮ１の電圧である電圧Ｖ３（４［Ｖ］）−対向電極電圧信号ＶＣＯＭの電圧ＶＤＬ（０［Ｖ］）、すなわち＋４［Ｖ］となり、オン画素の正極性リフレッシュ動作が終了する。
【０１０１】
オフ画素の場合には、ノードＮ４の電圧は電圧（Ｖ４＋Ｖｔｈ）となり、ノードＮ３における電圧、すなわち、スイッチ素子ＳＷ３を通過してきたデータ信号ＤＡＴＡの電圧ＶＤＬ（＝電圧Ｖ４）よりも十分に高い電圧である。したがって、スイッチ素子ＳＷ２がオンとなる。これにより、データ信号ＤＡＴＡの電圧ＶＤＬ（＝電圧Ｖ４）が、スイッチ素子ＳＷ３，ＳＷ２を介して保持キャパシタＣ１と電気光学素子ＬＣの静電容量ＣＬＣに印加される。
【０１０２】
その後、画像データ取り込み制御信号Ｇ１がインアクティブとなり、スイッチ素子ＳＷ３をオフにする。これにより、ノードＮ１がデータ信号ＤＡＴＡと切断されるため、ノードＮ１の電圧は、保持キャパシタＣ１と電気光学素子ＬＣの静電容量ＣＬＣにより保持された電圧Ｖ４に維持される。
【０１０３】
ここで、対向電極電圧信号ＶＣＯＭはＬレベルの区間であるため、電気光学素子ＬＣの端子間電圧ＶＬＣは、ノードＮ１の電圧である電圧Ｖ４（０［Ｖ］）−対向電極電圧信号ＶＣＯＭの電圧ＶＤＬ（０［Ｖ］）、すなわち０［Ｖ］となり、オフ画素の正極性リフレッシュ動作が終了する。
【０１０４】
次に、偶数行の負極性リフレッシュ動作のためのサンプリングを行うサンプリング期間ＴＳＭＰ２となる。
【０１０５】
サンプリング期間ＴＳＭＰ２では、対向電極電圧信号ＶＣＯＭがＨレベル（電圧ＶＤＨ）の期間において、画像データリフレッシュ制御信号ＳＥＴ２を電圧Ｖ３にプリセットするとともに、サンプリング制御信号ＥＮＡ２をアクティブにし、スイッチ素子ＳＷ１をオンにする。これにより、ノードＮ１の電圧（オン画素の場合は電圧Ｖ２、オフ画素の場合には電圧Ｖ３）が、スイッチ素子ＳＷ１を介して、画像データサンプリングキャパシタＣ２にサンプリングされるとともに、ダイオード接続状態のスイッチ素子ＳＷ２を介して、スレッショルド電圧サンプリングキャパシタＣ３にサンプリングされる。このとき、画像データサンプリングキャパシタＣ２にサンプリングされた電圧レベルは、ノードＮ１の電圧であり、一方、スレッショルド電圧サンプリングキャパシタＣ３には、結果としてスイッチ素子ＳＷ２のスレッショルド電圧がサンプリングされる。ノードＮ４の電圧レベルがノードＮ１の電圧とスイッチ素子ＳＷ２のスレッショルド電圧を合算した電圧レベルに到達した後、サンプリング制御信号ＥＮＡ１はインアクティブとなり、スイッチ素子ＳＷ１，ＳＷ４はオフとなる。
【０１０６】
サンプリング期間ＴＳＭＰ２の終了後、偶数行において負極性リフレッシュ動作をおこなう負極性リフレッシュ期間ＴＲＮ２に入る。
【０１０７】
負極性リフレッシュ期間ＴＲＮ２では、対向電極電圧信号ＶＣＯＭがＨレベル（電圧ＶＤＨ）かつデータ信号ＤＡＴＡがＨレベル（電圧ＶＤＨ）からＬレベル（電圧ＶＤＬ）に遷移する期間において、画像データ取り込み制御信号Ｇ２をアクティブにし、スイッチ素子ＳＷ３をオンにする。これにより、ノードＮ３には、スイッチ素子ＳＷ３を介してデータ信号ＤＡＴＡが到達する。
【０１０８】
そして、データ信号ＤＡＴＡがＨレベルの期間において、画像データリフレッシュ制御信号ＳＥＴ２を該制御信号のプリセット電圧である電圧Ｖ３のままに維持することで、ノードＮ４の電圧を維持する。
【０１０９】
このとき、オフ画素であれば、ノードＮ４の電圧は電圧（Ｖ３＋Ｖｔｈ）となる。これは、ノードＮ３における電圧、すなわち、スイッチ素子ＳＷ３を通過してきたデータ信号ＤＡＴＡの電圧ＶＤＨ（＝電圧Ｖ３）よりも十分に高い電圧である。したがって、スイッチ素子ＳＷ２がオンとなる。これにより、データ信号ＤＡＴＡの電圧ＶＤＨ（＝電圧Ｖ３）が、スイッチ素子ＳＷ３，ＳＷ２を介して保持キャパシタＣ１と電気光学素子ＬＣの静電容量ＣＬＣに印加される。
【０１１０】
オン画素の場合には、ノードＮ４の電圧は電圧（Ｖ２＋Ｖｔｈ）となる。これは、ノードＮ３における電圧、すなわち、スイッチ素子ＳＷ３を通過してきたデータ信号ＤＡＴＡの電圧ＶＤＨ（＝電圧Ｖ３）よりも十分に高い電圧である。したがって、スイッチ素子ＳＷ２がオンとなる。これにより、データ信号ＤＡＴＡの電圧ＶＤＨ（＝電圧Ｖ３）が、スイッチ素子ＳＷ３，ＳＷ２を介して保持キャパシタＣ１と電気光学素子ＬＣの静電容量ＣＬＣに印加される。
【０１１１】
その後、データ信号ＤＡＴＡがＬレベルの期間において、画像データリフレッシュ制御信号ＳＥＴ２を該制御信号のアクティブ電圧である電圧Ｖ３からインアクティブ電圧である電圧Ｖ５にすることで、ノードＮ４の電圧を、画像データリフレッシュ制御信号ＳＥＴ２の電圧変動分（＝−８［Ｖ］）だけ変化させる。
【０１１２】
このとき、オフ画素であれば、ノードＮ４の電圧は電圧（Ｖ５＋Ｖｔｈ）となる。これは、ノードＮ３における電圧、すなわち、スイッチ素子ＳＷ３を通過してきたデータ信号ＤＡＴＡの電圧ＶＤＬ（＝電圧Ｖ４）よりも十分に低い電圧である。したがって、スイッチ素子ＳＷ２がオフとなり、ノードＮ１がデータ信号ＤＡＴＡと切断されるため、ノードＮ１の電圧は、保持キャパシタＣ１と電気光学素子ＬＣの静電容量ＣＬＣにより保持された電圧Ｖ３に維持される。
【０１１３】
ここで、対向電極電圧信号ＶＣＯＭはＨレベルの区間であるため、電気光学素子ＬＣの端子間電圧ＶＬＣは、ノードＮ１の電圧である電圧Ｖ３（４［Ｖ］）−対向電極電圧信号ＶＣＯＭの電圧ＶＤＨ（４［Ｖ］）、すなわち０［Ｖ］となり、オフ画素の負極性リフレッシュ動作が終了する。
【０１１４】
オン画素の場合には、ノードＮ４の電圧は電圧（Ｖ４＋Ｖｔｈ）となり、ノードＮ３における電圧、すなわち、スイッチ素子ＳＷ３を通過してきたデータ信号ＤＡＴＡの電圧ＶＤＬ（＝電圧Ｖ４）よりも十分に高い電圧である。したがって、スイッチ素子ＳＷ２がオンとなる。これにより、データ信号ＤＡＴＡの電圧ＶＤＬ（＝電圧Ｖ４）が、スイッチ素子ＳＷ３，ＳＷ２を介して保持キャパシタＣ１と電気光学素子ＬＣの静電容量ＣＬＣに印加される。
【０１１５】
その後、画像データ取り込み制御信号Ｇ２がインアクティブとなり、スイッチ素子ＳＷ３をオフにする。これにより、ノードＮ１がデータ信号ＤＡＴＡと切断されるため、ノードＮ１の電圧は、保持キャパシタＣ１と電気光学素子ＬＣの静電容量ＣＬＣにより保持された電圧Ｖ４に維持される。
【０１１６】
ここで、対向電極電圧信号ＶＣＯＭはＨレベルの区間であるため、電気光学素子ＬＣの端子間電圧ＶＬＣは、ノードＮ１の電圧である電圧Ｖ４（０［Ｖ］）−対向電極電圧信号ＶＣＯＭの電圧ＶＤＨ（４［Ｖ］）、すなわち−４［Ｖ］となり、オン画素の負極性リフレッシュ動作が終了する。
【０１１７】
正極性／負極性リフレッシュ動作終了後から、次のサンプリング動作、リフレッシュ動作までの一定期間は、周辺駆動回路を停止させる。
【０１１８】
その後、奇数行のサンプリング期間ＴＳＭＰ３、奇数行の負極性リフレッシュ期間ＴＲＮ１、偶数行のサンプリング期間ＴＳＭＰ４、偶数行の正極性リフレッシュ期間ＴＲＰ２において、それぞれ上述と同様の制御をする。そして、以降は、同様の制御を繰り返すことになる。
【０１１９】
なお、画像データリフレッシュ制御信号ＳＥＴのプリセットは、サンプリング制御信号ＥＮＡのアクティブと同時としたが、これに限定されるものではない。前のリフレッシュ動作終了後から、次のリフレッシュ動作における画像データリフレッシュ制御信号ＳＥＴがアクティブになる前までの期間であって、かつサンプリング制御信号ＥＮＡがインアクティブである期間ならば、適宜プリセット可能である。しかし、画像データリフレッシュ制御信号ＳＥＴのプリセットは、サンプリング制御信号ＥＮＡに同期させる方が、周辺回路の簡素化の観点から望ましい。
【０１２０】
以上説明した各制御信号のタイミング設定および電圧設定によれば、スイッチ素子ＳＷ２のスレッショルド電圧が、サンプリング時にノードＮ４の電圧に重畳されることにより、該スレッショルド電圧がアクティブマトリクスアレイ回路内でばらついたり、経時変化によって変動したりしても、常に補償されることになる。また、オン画素だけでなく、オフ画素へもオフ電圧を書き込み、それを維持する制御が行なわれる。これらにより、特許文献１で懸念される低消費電力表示期間ＬＤ中の誤動作と、オフ画素電圧が不定になる問題点が解消できる。
【０１２１】
さらに、奇数行が、あるリフレッシュ期間において正極性リフレッシュを行った場合には、偶数行は負極性リフレッシュを行い、次のリフレッシュ期間では奇数行が負極性リフレッシュを行い、偶数行が正極性リフレッシュを行うことにより、液晶印加電圧波形の交流化およびライン反転駆動が実現されている。
【０１２２】
上記の制御信号による駆動方法によれば、定期的なリフレッシュ動作を行うことにより通常表示期間ＮＤに各画素に書き込まれたデータを保持することが可能となるため、消費電力を削減することができる。例えばＶＧＡ（６４０×４８０）の電気光学装置をライン反転駆動する場合を考える。ここで、消費電力Ｐは一般にＰ＝ＣＦＶ２で表せる。通常表示においては、各走査線に接続された各画素へのデータ書き込みのためにデータ線に入力されるデータ信号は、１フレームの間に２４０回振幅する。一方、本実施形態の駆動方法では、１フレーム（＝奇数行／偶数行のサンプリングおよびリフレッシュ動作から次のサンプリングおよびリフレッシュ動作までの間）に入力されるデータ信号の振幅は２回のみとなる。したがって、本実施形態においては周波数Ｆが、通常表示よりも１／１２０となるため、他のＣ、Ｖを同じとすれば消費電力Ｐも１／１２０となり、大幅に消費電力を削減できる。
【０１２３】
さらに、通常表示では周辺回路を常に動作させておかなければならないが、本実施形態では、サンプリング動作、リフレッシュ動作の期間のみ駆動させればよく、それ以外の期間においては周辺回路の動作を停止させることができる。
【０１２４】
図１０に示す特許文献１のＡＣタイミングでは、正極性リフレッシュのための制御信号ＥＮＡ，Ｇ，ＳＥＴがアクティブとなってから、次の負極性リフレッシュのための制御信号ＥＮＡ，Ｇ，ＳＥＴがアクティブとなるまでのそれぞれの間隔と、負極性リフレッシュのための制御信号ＥＮＡ，Ｇ，ＳＥＴがアクティブとなってから、次の正極性リフレッシュのための制御信号ＥＮＡ，Ｇ，ＳＥＴがアクティブとなるまでのそれぞれの間隔が異なっている。
【０１２５】
そのため、電気光学素子の端子間電圧が正極性である区間ＴＰ１，ＴＰ２と、負極性である区間ＴＮ１，ＴＮ２の間隔が異なってしまう。したがって、この間隔の差が長期的には電気光学素子への直流印加となり、液晶寿命に影響する。またこのようなタイミングの制御信号で制御するには、走査線駆動回路の構成が複雑となってしまうため好ましくない。
【０１２６】
本実施形態におけるＡＣタイミングでは対向電極電圧信号ＶＣＯＭ、データ信号ＤＡＴＡの極性反転タイミングを調整することにより、サンプリング制御信号ＥＮＡ、画像データ取り込み制御信号Ｇ、画像データリフレッシュ制御信号ＳＥＴのアクティブタイミングの間隔を一定に保つようにした。
【０１２７】
本実施形態では、これにより、特許文献１のＡＣタイミングでのアクティブタイミングの間隔のズレに伴い生じていた液晶印加電圧への直流印加を防止でき、液晶の寿命をさらに延ばす効果がある。また本実施形態では、走査線駆動回路の構成を簡便化することも可能となる。
【０１２８】
以下に、本発明の一実施形態による周辺回路の構成および動作について、図６、図７、図８を参照しながら詳細に説明する。
【０１２９】
図６において、走査線駆動回路１０１は、シフトレジスタ６０１と、ＮＯＲゲート６０２と、インバータゲート６０３と、トランスミッションゲート６０４と、ｎ型チャネルトランジスタ６０５を具備する。
【０１３０】
シフトレジスタ６０１には、スタートパルス信号ＳＴＶと、シフトクロック信号ＳＣＬＫと、モード切替信号ＭＯＤＥが入力される。シフトレジスタ６０１から出力される走査線制御信号ＧＣＮｍ（ｍ＝１，２，．．．，ｍ）は、ＮＯＲゲート６０２の一方の入力端子に接続され、他方の入力端子には、モード切替信号ＭＯＤＥが接続される。
【０１３１】
ＮＯＲゲート６０２の出力は、各行の制御信号の出力を制御するトランスミッションゲート６０４の負極性制御端子とｎ型チャネルトランジスタ６０５のゲートに接続されると共に、インバータゲート６０３の入力端子に接続される。インバータゲート６０３の出力は、トランスミッションゲート６０４の正極性制御端子に接続される。トランスミッションゲート６０４は、各行の制御信号線ＥＮＡｍ，Ｇｍ，ＳＥＴｍ毎に設けられ、各トランスミッションゲート６０４の入力端子は、奇数行においては、対応する基本サンプリング制御信号ＥＮＡＯ、基本画像データ取り込み制御信号ＧＯ、基本画像データリフレッシュ制御信号ＳＥＴＯに接続され、偶数行においては、基本サンプリング制御信号ＥＮＡＥ、基本画像データ取り込み制御信号ＧＥ、基本画像データリフレッシュ制御信号ＳＥＴＥに接続される。ｎ型チャネルトランジスタ６０５は、トランスミッションゲート６０４と同様、各行の制御信号線ＥＮＡｍ，Ｇｍ，ＳＥＴｍ毎に設けられ、一方の電極端子は、各制御信号線に接続され、他方の電極端子は電源ＶＳＳに接続される。
【０１３２】
図８に示すとおり、通常表示期間ＮＤにおいては、モード切替信号ＭＯＤＥがＬレベルとなり、シフトレジスタ６０１に入力されたスタートパルス信号ＳＴＶが、シフトクロック信号ＳＣＬＫに同期して走査線制御信号ＧＣＮｍとして順次出力される。走査線制御信号ＧＣＮｍがＨレベルになると、対応する行のトランスミッションゲート６０４がオンし、基本サンプリング制御信号ＥＮＡＯと、基本画像データ取り込み制御信号ＧＯと、基本画像データリフレッシュ制御信号ＳＥＴＯとが、対応する行の制御信号線と接続される。
【０１３３】
トランスミッションゲート６０４がオンすると、まずサンプリング制御信号ＥＮＡｍがアクティブ電圧レベルとなり、水平帰線期間毎のプリチャージ動作が終了した後に、画像データ取り込み制御信号Ｇｍと画像データリフレッシュ制御信号ＳＥＴｍがアクティブ電圧レベルとなり、サンプリング制御信号ＥＮＡｍはインアクティブ電圧レベルとなる。走査線制御信号ＧＣＮｍがＬレベルになると、対応する行のトランスミッションゲート６０４がオフし、ｎ型チャネルトランジスタ６０５がオンする。これによって、電源ＶＳＳが各制御信号線と接続される。電源ＶＳＳの電圧レベルを電圧Ｖ５とすることにより、各制御信号線はインアクティブ電圧レベルとなる。
【０１３４】
一方、低消費電力表示期間ＬＤにおいては、モード切替信号ＭＯＤＥがＨレベルとなり、シフトレジスタ６０１は動作を停止し、走査線制御信号ＧＣＮｍの出力はＬレベルとなる。サンプル＆リフレッシュ期間においては、モード切替信号ＭＯＤＥがＨレベルとなることにより、トランスミッションゲート６０４がオンし、奇数行制御信号線には、基本サンプリング制御信号ＥＮＡＯと、基本画像データ取り込み制御信号ＧＯと、基本画像データリフレッシュ制御信号ＳＥＴＯとが、接続され、偶数行制御信号線には、基本サンプリング制御信号ＥＮＡＥと、基本画像データ取り込み制御信号ＧＥと、基本画像データリフレッシュ制御信号ＳＥＴＥとが、接続される。
【０１３５】
サンプル＆リフレッシュ期間においては、図５で説明した各制御信号のタイミング設定および電圧設定に従って、各基本制御信号のタイミングおよび電圧レベルが設定される。
【０１３６】
図７において、データ線駆動回路１０２は、デマルチプレクサ８０１と、プリチャージスイッチ８０２を具備する。図７、図８に示すとおり、通常表示期間ＮＤにおいて、デマルチプレクサ８０１は、デマルチプレクサ制御信号ＤＭＲ，ＤＭＧ，ＤＭＢを排他的にＨレベルとすることにより、データ信号出力回路１０３から入力されるソース信号Ｓｎ（ｎ＝１，２，．．．，ｎ）を、ＲＧＢサブ画素のデータ線に振り分けて出力する。プリチャージスイッチ８０２は、水平帰線期間毎にプリチャージ制御信号ＰＲＣをＨレベルとすることにより、データ信号線をプリチャージ電圧信号ＶＰＲＣ供給線に接続し、所望の電圧レベルに充電する。
【０１３７】
一方、低消費電力表示期間ＬＤにおいては、モード切替信号ＭＯＤＥがＨレベルとなり、データ信号出力回路１０３の動作を停止すると共に、デマルチプレクサ制御信号ＤＭＲ，ＤＭＧ，ＤＭＢをＬレベルとし、デマルチプレクサ８０１の動作を停止する。また、プリチャージ制御信号ＰＲＣを常時Ｈレベルとし、静止画低消費電力表示用のデータ信号ＤＡＴＡをプリチャージ電圧信号ＶＰＲＣ供給線から供給する。
【０１３８】
＜２．まとめ＞
以上説明したように、上記実施形態における、上記の駆動回路構成および駆動方法によれば、低消費電力表示期間ＬＤにおいて、周辺回路の大部分を停止することができ、停止した回路の消費電流は静止電流レベルとなるため、大幅な消費電力削減ができる。
【０１３９】
また、各データ線へ入力されるデータ信号も、低消費電力表示期間ＬＤにおいては、アクティブマトリクスアレイ回路上の全画素において共通信号でよく、この点においても消費電力が削減可能となる。
【０１４０】
さらに、データ線駆動回路においては、プリチャージ電圧信号供給線から静止画低消費電力表示用のデータ信号を出力する構成としたので、通常の動画階調表示アクティブマトリクスアレイ型電気光学装置のデータ線駆動回路構成と何ら変更することなく、本実施形態の駆動を実現できるという点において優位である。
【０１４１】
上記述べた一実施形態においては、スイッチ素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４は、ｎ型チャネルトランジスタで構成されているが、これに限定されるものではなく他のスイッチ素子で構成してもよい。例えば、ｐ型チャネルトランジスタで構成する場合には、入力信号の極性等を見直すことにより適用可能である。
【０１４２】
さらに、電気光学素子ＬＣは液晶として構成されているが、これに限定されるものではなく有機ＥＬなどであってもよい。
【０１４３】
なお、上記実施形態における駆動回路及び駆動方法を備える電気光学装置を携帯電話といった携帯機器に用いた場合、待ち受け画面表示や時計表示など頻繁な画面書き換えを必要としない表示を行う際に、消費電力を大幅に削減することが可能となる。
【０１４４】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【０１４５】
１００    アクティブマトリクスアレイ回路
１０１    走査線駆動回路
１０２    データ線駆動回路
１０３    データ信号出力回路
１０４    駆動電圧生成回路
１０５    制御回路
２０１、２０２    画素回路
６０１    シフトレジスタ
６０２    ＮＯＲゲート
６０３    インバータゲート
６０４    トランスミッションゲート
６０５    ｎ型チャネルトランジスタ
８０１    デマルチプレクサ
８０２    プリチャージスイッチ
【図１】
2012093572.tif 000003
【図２】
2012093572.tif 000004
【図３】
2012093572.tif 000005
【図４】
2012093572.tif 000006
【図５】
2012093572.tif 000007
【図６】
2012093572.tif 000008
【図７】
2012093572.tif 000009
【図８】
2012093572.tif 000010
【図９】
2012093572.tif 000011
【図１０】
2012093572.tif 000012