(57)【要約】【課題】リアクトルを含む昇圧型ＤＣＤＣ電源回路において、遮断スイッチを作動させてもリアクトルの過大な逆起電力が半導体トランジスタにかからないようにすることである。【解決手段】昇圧型ＤＣＤＣ電源回路の昇圧回路部の出力側の第２スイッチ素子５２の一方側端子とＶOUT端子との間に出力側遮断素子５４が設けられると共に、第２スイッチ素子５２と出力側遮断素子５４の接続点とリアクトル４６のＶIN側との間にバイパス用スイッチ素子５６が設けられる。出力遮断状態のときは、ＥＮ端子１６からのＥＮ信号がＨレベルからＬレベルに変化するので、出力側遮断素子５４がオフされると共に、バイパス用スイッチ素子５６がオンして、リアクトル４６−ダイオードＤ２の順方向−バイパス用スイッチ素子５６−蓄電装置１２のルートが形成され、リアクトル４６の逆起電力が回生される。【選択図】図５
2012085395.tif 000002
【特許請求の範囲】
【請求項１】
第１ダイオードを逆並列接続した第１スイッチ素子と第２ダイオードを逆並列接続した第２スイッチ素子とを直列接続した半導体素子直列アームと、
第１スイッチ素子と第２スイッチ素子の接続点に他方端が接続され一方端が入力電源側端子となり、入力電源と共に第１スイッチ素子に並列に接続配置されるリアクトルと、
半導体素子直列アームの第２スイッチ素子側の一方側端子に一方側端子が接続され、他方側端子が接地されて、半導体素子直列アームと並列に接続配置されるコンデンサと、
コンデンサの一方側端子を負荷に接続される出力側端子として、出力側端子の電圧である出力電圧が予め定めた所定の昇圧電圧となるように、第１スイッチ素子と第２スイッチ素子のオン・オフを制御する昇圧制御回路部と、
半導体素子直列アームの第２スイッチ素子側の一方側端子に他方端が接続され、一方端が出力側端子に接続される出力側遮断素子と、
半導体素子直列アームと出力側遮断素子の接続点と、リアクトルの入力電源側端子との間に接続されるバイパス用スイッチ素子と、
を備えることを特徴とする昇圧型ＤＣＤＣ電源回路。
【請求項２】
請求項１に記載の昇圧型ＤＣＤＣ電源回路において、
出力側遮断素子は、バイパス用スイッチ素子をオンしたときから予め定めた遅延時間を有する遅延タイミングの時期にオフされることを特徴とする昇圧型ＤＣＤＣ電源回路。
【請求項３】
請求項２に記載の昇圧型ＤＣＤＣ電源回路において、
バイパス用スイッチ素子をオンする際に、第１スイッチ素子がオンの状態である場合には、出力側遮断素子をオフする前に、第１スイッチ素子をオフできるように、遅延タイミングが設定されることを特徴とする昇圧型ＤＣＤＣ電源回路。
【請求項４】
請求項３に記載の昇圧型ＤＣＤＣ電源回路において、
バイパス用スイッチ素子は、出力側遮断素子よりも小さな寸法を有することを特徴とする昇圧型ＤＣＤＣ電源回路。
【請求項５】
請求項１に記載の昇圧型ＤＣＤＣ電源回路において、
出力側遮断素子の寄生ダイオードのカソード側と、バイパス用スイッチ素子の寄生ダイオードのカソード側と、第２ダイオードのカソード側とが、半導体素子直列アームと出力側遮断素子の接続点にそれぞれ接続されることを特徴とする昇圧型ＤＣＤＣ電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧型ＤＣＤＣ電源回路に係り、特にリアクトルを用いて昇圧を行なう昇圧型ＤＣＤＣ電源回路に関する。
【背景技術】
【０００２】
電池等の１次電源の電圧を所望の電圧に昇圧して負荷等へ供給するために昇圧回路内蔵電源回路が用いられる。
【０００３】
例えば、特許文献１には、直流昇圧回路の従来技術として、ダイオードＤ１を逆並列接続した半導体スイッチＴ１とダイオードＤ２を逆並列接続した半導体スイッチＴ２とを直列接続した半導体素子直列アームを用い、半導体素子直列アームと並列にコンデンサと負荷とを接続して出力側とし、半導体スイッチＴ１と並列に直流電源とリアクトルの直列回路を接続して入力側とする昇圧チョッパ回路が示されている。
【０００４】
この従来技術の昇圧チョッパ回路は、半導体スイッチＴ１をオンすることで、直流電源−リアクトル−半導体スイッチＴ１−接地の経路で電流が流れ、リアクトルにエネルギが蓄積される。そして、次に半導体スイッチＴ１をオフすることで、直流電源−リアクトル−ダイオードＤ１−コンデンサ−接地の経路に転流し、リアクトルに蓄えられていたエネルギによりコンデンサに直流電源よりも高い電圧に充電する。ここで半導体スイッチＴ１のオン・オフ比を適当に設定することで所望の昇圧比の昇圧を行うことができ、負荷に直流電源よりも高い電圧を供給できると述べられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−８１６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に述べられている従来技術の昇圧チョッパ回路は、昇圧型ＤＣＤＣ電源回路と呼ばれるが、この昇圧型ＤＣＤＣ電源回路において、負荷への電力供給を遮断するために、例えば、半導体スイッチＴ２と負荷との間に遮断スイッチを設けることが行なわれる。この場合、半導体スイッチＴ１はオフであるときに遮断スイッチが作動すると、リアクトルから負荷へ流れていた電流が急に遮断されることになり、リアクトルによって過大な逆起電力が発生し、半導体スイッチＴ２の電位が跳ね上がる。これにより、半導体スイッチＴ２が損傷する恐れが生じる。
【０００７】
本発明の目的は、遮断スイッチを作動させてもリアクトルの過大な逆起電力が半導体トランジスタにかからないようにできる昇圧型ＤＣＤＣ電源回路を提供することである。
【課題を解決するための手段】
【０００８】
本発明に係る昇圧型ＤＣＤＣ電源回路は、第１ダイオードを逆並列接続した第１スイッチ素子と第２ダイオードを逆並列接続した第２スイッチ素子とを直列接続した半導体素子直列アームと、第１スイッチ素子と第２スイッチ素子の接続点に他方端が接続され一方端が入力電源側端子となり、入力電源と共に第１スイッチ素子に並列に接続配置されるリアクトルと、半導体素子直列アームの第２スイッチ素子側の一方側端子に一方側端子が接続され、他方側端子が接地されて、半導体素子直列アームと並列に接続配置されるコンデンサと、コンデンサの一方側端子を負荷に接続される出力側端子として、出力側端子の電圧である出力電圧が予め定めた所定の昇圧電圧となるように、第１スイッチ素子と第２スイッチ素子のオン・オフを制御する昇圧制御回路部と、半導体素子直列アームの第２スイッチ素子側の一方側端子に他方端が接続され、一方端が出力側端子に接続される出力側遮断素子と、半導体素子直列アームと出力側遮断素子の接続点と、リアクトルの入力電源側端子との間に接続されるバイパス用スイッチ素子と、を備えることを特徴とする。
【発明の効果】
【０００９】
上記構成により、半導体素子直列アームの一方側端子と出力側端子との間に出力側遮断素子が設けられると共に、半導体素子直列アームと出力側遮断素子の接続点とリアクトルの入力電源側端子との間に接続されるバイパス用スイッチが設けられる。バイパス用スイッチをオンすることで、出力側遮断素子の作動によりリアクトルに発生する逆起電力を抑制でき、半導体素子直列アームを構成するスイッチング素子の損傷を抑制できる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る実施の形態の昇圧型ＤＣＤＣ電源回路の構成を説明する図である。
【図２】リアクトルを用いる昇圧回路部の動作の前半部分を説明する図である。
【図３】図２に引き続く動作の後半部分を説明する図である。
【図４】リアクトルを用いる昇圧回路部で、出力側を遮断したときの様子を説明する図である。
【図５】本発明に係る実施の形態の昇圧型ＤＣＤＣ電源回路の昇圧回路部の構成を詳細に説明する図である。
【図６】本発明に係る実施の形態の昇圧型ＤＣＤＣ電源回路の昇圧回路部の動作を説明するタイムチャートである。
【図７】昇圧回路部の別の構成例を説明する図である。
【発明を実施するための形態】
【００１１】
以下に図面を用いて本発明に係る実施の形態を詳細に説明する。以下では、昇圧回路部の出力電圧が予め定めた所定の昇圧電圧となるようにする方法として、出力電圧をフィードバックして基準電圧と比較しＰＷＭ信号を生成してそのＰＷＭ信号による制御を用いるものとして説明するが、これ以外の方法を用いることもできる。例えば、ＰＷＭ信号でなく、フィードバックを用いた単なるスイッチングのオン・オフ制御としてもよく、予め昇圧比に応じたスイッチングオン・オフ比を定めておくオープンループ制御を用いてもよい。
【００１２】
なお、以下でスイッチング素子は、ｎチャンネル型とｐチャンネル型のＭＯＳトランジスタとして説明するが、ＭＯＳトランジスタに代えて、ＭＩＳトランジスタ等他の空間電界トランジスタを用いるものとしてもよい。また、回路構成を適切に変更することで、ｎチャンネル型とｐチャンネル型のＭＯＳトランジスタを、ｎｐｎトランジスタとｐｎｐトランジスタのバイポーラトランジスタを用いるものとすることもできる。
【００１３】
以下では、全ての図面において同様の要素には同一の符号を付し、重複する説明を省略する。また、本文中の説明においては、必要に応じそれ以前に述べた符号を用いるものとする。
【００１４】
図１は、昇圧型ＤＣＤＣ電源回路２０を用いて負荷１４に電力を供給する負荷駆動システム１０の様子を示す図である。昇圧型ＤＣＤＣ電源回路２０は、端子として、ＶIN端子、ＶOUT端子、イネーブル端子であるＥＮ端子を有し、内部に昇圧回路部６０と、それ以外の昇圧制御回路部等を内蔵する半導体集積回路である。
【００１５】
ＶIN端子に接続される蓄電装置１２は、昇圧型ＤＣＤＣ電源回路２０において入力電源として用いられる電池であって、例えば、携帯電話等に用いられる数Ｖのバッテリである。なお、図１にはもう１つＶIN端子が設けられ、後述するＰＷＭ信号生成のためのデータフリップフロップ３４のデータとして、蓄電装置１２の電圧が用いられる。勿論、昇圧型ＤＣＤＣ電源回路２０の中で蓄電装置１２の電圧を導く信号線を配置して、このもう１つのＶIN端子を設けないものとしてもよい。
【００１６】
ＶOUT端子に接続される負荷１４は、昇圧型ＤＣＤＣ電源回路２０からの昇圧された定電圧電力の供給によって動作するもので、例えば、携帯電話の発光素子等である。
【００１７】
ＥＮ端子１６は、図示されていない外部の制御装置からのイネーブル信号が入力される端子である。以下ではイネーブル信号をＥＮ信号として説明を続ける。ここでは、ＥＮ信号がＨレベルのときに、ＶOUTから定電圧電力を出力し、ＥＮ信号がＬレベルのときに、ＶOUTからの定電圧電力の出力を止める。これによって、ＥＮ信号を用いて負荷１４の駆動を制御することができる。Ｈレベル、Ｌレベルとは、相対的な状態であるが、それぞれ、電圧が高い状態、低い状態を示す。ｎチャンネル型ＭＯＳトランジスタではゲート端子にＨレベルが与えられるとオンし、Ｌレベルが与えられるとオフし、ｐチャンネル型ＭＯＳトランジスタではゲート端子にＨレベルが与えられるとオフし、Ｌレベルが与えられるとオンする。
【００１８】
昇圧型ＤＣＤＣ電源回路２０の内部の構成について、昇圧回路部６０の前に、それ以外の要素の説明を行う。昇圧回路部６０以外の構成要素としては、昇圧回路部６０に供給される昇圧用スイッチング信号としてのＰＷＭ信号を生成する昇圧制御回路部と、ＥＮ端子１６から入力されるＥＮ信号を反転するインバータ４４がある。インバータ４４は、ＥＮ信号が供給される先が複数あって、そのＭＯＳトランジスタの極性が相違するために設けられる信号反転素子である。
【００１９】
昇圧制御回路部は、昇圧回路部６０とインバータ４４を除くその他の要素から構成される。２つの抵抗素子２２，２４は、昇圧回路部６０の出力端子でもあるＶOUT端子と接地との間に直列に接続されて配置される内蔵抵抗である。抵抗素子２２と抵抗素子２４の接続点の電圧が、出力電圧ＶOUTに比例する電圧として、次に述べるエラーアンプ２８の他方側入力端子に入力される。
【００２０】
エラーアンプ２８は、一方側入力端子に基準電圧２６が入力され、他方側入力端子に上記の出力電圧ＶOUTに比例した電圧が入力され、他方側入力端子の電圧と一方側入力端子の電圧との間に差があるときには、その差に基づくエラーフィードバック値を出力する機能を有する差動増幅器である。
【００２１】
発振器３０は、所定の周期を有するクロック信号を生成して出力する素子または発振回路である。このクロック信号に基づいて、後述する昇圧回路部６０の２つのスイッチ素子５０，５２のためのオン・オフ信号の１周期が定められる。
【００２２】
ＰＷＭ制御部３２は、三角波とエラーアンプ２８の出力であるエラーフィードバック値とを比較して、エラーフィードバック値に対応するデューティ比を有するＰＷＭ信号を生成する機能を有する回路である。ここで、三角波の周期は、発振器３０から供給されるクロック信号の周期に基づいて設定される。デューティ比は、昇圧回路部６０の２つのスイッチ素子５０，５２のためのオン・オフ信号の１周期についてのものである。例えば、昇圧回路部６０は、デューティ比が大きいほど昇圧比が高くなるものと設定されるので、ＰＷＭ制御部３２は、昇圧比を変更する機能を有する回路である。
【００２３】
上記のように昇圧回路部６０においてデューティ比が大きいほど昇圧比が高くなるように設定されるとして説明を続けると、基準電圧と比較して、ＶOUTが所望の昇圧電圧よりも低いほど、大きなデューティ比を出力するように、ＰＷＭ制御部３２の構成が設定される。
【００２４】
データフリップフロップ３４は、昇圧回路部６０の２つのスイッチ素子５０，５２のためのオン・オフ信号を生成する機能を有する回路である。ここでは、オン・オフ信号の振幅を決めるデータ信号として、蓄電装置１２の電圧がＤ端子に入力され、オン・オフ信号の１周期を定める周期信号として、発振器３０からのクロック信号がＣＬ端子に入力され、オン・オフ信号の１周期におけるデューティ比を定めるためにＰＷＭ制御部３２の出力が立下りリセット信号として用いられるように、ＲＮ端子に入力される。
【００２５】
データフリップフロップ３４は、クロック信号の立上がりでデータ信号を取得してオン・オフ信号のＨレベルを生成し、ＰＷＭ制御部３２の出力の立下りをリセット信号として、オン・オフ信号のＬレベルとなるタイミングを決める。そして次のクロック信号の立上りで再びオン・オフ信号のＨレベルを生成する。これを繰り返して、ＰＷＭ制御部３２で設定されたデューティ比を有するオン・オフ信号を生成し、Ｑ端子に出力する。Ｑ端子の出力信号の反転信号も出力され、図１では、その反転信号を出力する端子を、Ｑの上に横線を付したＱバー端子として示されている。
【００２６】
データフリップフロップ３４の互いに反転関係のある信号は、昇圧回路部６０の２つのスイッチ素子５０，５２にそれぞれ供給されるが、その間に、ラッチ回路３６と、ＮＯＲ回路３８と、ドライバ４０，４２が設けられる。
【００２７】
ラッチ回路３６は、Ｑ端子、Ｑバー端子から出力される互いに反転の関係にある２つの信号に遅延があっても、正しく状態を保持するための回路である。ＮＯＲ回路３８は、ＥＮ信号がＬとなったときに、昇圧回路部６０の２つのスイッチ素子５０，５２のうち、接地側のスイッチ素子５０を強制的にオフする機能を有するものである。ドライバ４０，４２は、昇圧回路部６０の２つのスイッチ素子５０，５２のオン・オフを十分に迅速に行なえるようにするための駆動用トランジスタである。
【００２８】
ここで、ＥＬ信号がＨレベルの状態のままのときは、ラッチ回路３６とＮＯＲ回路３８の機能によって、Ｑ端子からＨレベル、Ｑバー端子からＬレベルが出力されると、ドライバ４０，４２には共にＨレベルが入力され、Ｑ端子からＬレベル、Ｑバー端子からＨレベルが出力されると、ドライバ４０，４２には共にＬレベルが入力される。つまり、ＥＬ信号がＨレベルの状態のままのときは、第１スイッチ素子５０と第２スイッチ素子５２は、いずれか一方がオンとのとき、他方がオフとなる。
【００２９】
以上で、昇圧型ＤＣＤＣ電源回路２０の内部の構成について、昇圧回路部６０以外の構成要素の説明が終ったので、次に昇圧回路部６０の詳細を説明する。昇圧回路部６０は、ダイオードを逆並列接続したスイッチ素子５０，５２を２つ直列に接続した半導体素子直列アームを用い、半導体素子直列アームと並列にコンデンサ４８と負荷１４とを接続して出力側とし、接地側のスイッチ素子５０と並列に蓄電装置１２とリアクトル４６の直列回路を接続して入力側とする昇圧チョッパ回路を基本構成とする。そして、半導体素子直列アームの出力側のスイッチ素子５２の一方側端子とＶOUT端子との間に出力側遮断素子５４と、半導体素子直列アームと出力側遮断素子５４の接続点とリアクトル４６のＶIN側との間にバイパス用スイッチ素子５６が設けられる。
【００３０】
昇圧回路部６０の基本構成である昇圧チョッパ回路は、昇圧制御回路部で生成されたオン・オフ信号を用いて、スイッチ素子５０をオンさせることで蓄電装置１２からリアクトル４６に電流を流して電磁エネルギを蓄積し、スイッチ素子５０をオフさせてその蓄積させた電磁エネルギとともに蓄電装置１２からコンデンサ４８に電荷を移して昇圧する機能を有する回路である。
【００３１】
図２，３は、昇圧回路部６０の昇圧チョッパ回路の部分を抜き出し、昇圧動作を説明する図である。図２は昇圧動作の前半部分を示し、図３はそれに引き続く後半部分を示す図である。
【００３２】
昇圧回路部６０の昇圧チョッパ回路は、上記のように、リアクトル４６と、コンデンサ４８と、ダイオードを逆並列接続したスイッチ素子５０，５２を２つ直列に接続した半導体素子直列アームを含んで構成される。ここで、スイッチ素子５０，５２を区別して、接地側のスイッチ素子５０を第１スイッチ素子５０、ＶOUT側のスイッチ素子５２を第２スイッチ素子５２と呼ぶことにする。
【００３３】
第１スイッチ素子５０は、ｎチャンネル型ＭＯＳトランジスタＭ１で、そのソース端子はｎチャンネル型ＭＯＳトランジスタの基板と共に接地に接続され、ドレイン端子は第２スイッチ素子５２のドレイン端子に接続され、ゲート端子は昇圧制御回路部のドライバ４０の出力端子に接続される。
【００３４】
第１スイッチ素子５０は、第１ダイオードＤ１が並列に逆接続される。第１ダイオードＤ１は特別に付加されたものでなくても、第１スイッチ素子５０のｎ型ドレインとｐ型基板とで形成される寄生ダイオードを用いることができる。逆接続とは、ＭＯＳトランジスタの電流の流れる向きとダイオードの順方向とが互いに逆向きとなる接続のことである。第１スイッチ素子５０は、ｎチャンネル型ＭＯＳトランジスタＭ１であるので、ドレイン端子からソース端子に向かって電流が流れる。第１ダイオードＤ１はアノード側からカソード側へ向かう方向が順方向である。したがって、逆接続とは、第１スイッチ素子５０のドレイン端子に第１ダイオードＤ１のカソードが接続され、第１スイッチ素子５０のソース端子に第１ダイオードＤ１のアノードが接続される状態である。
【００３５】
第２スイッチ素子５２は、ｐチャンネル型ＭＯＳトランジスタＭ２で、そのソース端子はＶOUT端子に接続され、ドレイン端子はｐチャンネル型ＭＯＳトランジスタＭ２の基板と共に第１スイッチ素子５０のドレイン端子に接続され、ゲート端子は昇圧制御回路部のドライバ４２の出力端子に接続される。
【００３６】
第２スイッチ素子５２は、第２ダイオードＤ２が並列に逆接続される。第１ダイオードＤ１と同様に、第２ダイオードＤ２は、第２スイッチ素子５２のｐ型ドレインとｎ型基板とで形成される寄生ダイオードを用いることができる。
【００３７】
かかる構成の昇圧動作について、図２は、その動作の前半部分を示す図である。昇圧動作の前半部分は、第１スイッチ素子５０がオンとされる期間である。上記のように、ＥＮ信号がＨレベルであるとき、第１スイッチ素子５０には、予め定めた周期についてＰＷＭ制御部３２で設定されたデューティ比を有するオン・オフ信号がゲート端子に供給される。このデューティ比で与えられるオン期間が、図２の状態である。
【００３８】
第１スイッチ素子５０がオンとされると、蓄電装置１２からの電流は、リアクトル４６を通り、第１スイッチ素子５０を介して接地へと流れる。換言すれば、蓄電装置１２−リアクトル４６−第１スイッチ素子５０−接地−蓄電装置１２と電流が流れる。なお、通常状態では、コンデンサ４８の電位であるＶOUTは、蓄電装置１２の電圧よりも高いので、第２スイッチ素子５２がオンしても、蓄電装置１２から第２スイッチ素子５２を通ってコンデンサ４８に電流が流れない。このように、第１スイッチ素子５０がオンの期間は、蓄電装置１２からリアクトル４６に電流が流れ、蓄電装置１２のエネルギが電磁エネルギとしてリアクトル４６に蓄積される。
【００３９】
図３は、昇圧動作の後半部分を示す図である。昇圧動作の後半部分は、第１スイッチ素子５０がオフとされる期間である。このオフ期間は、予め定めた周期についてＰＷＭ制御部３２で設定されたデューティ比を有するオン・オフ信号がゲート端子に供給されるが、このデューティ比で与えられるオフ期間が、図３の状態である。
【００４０】
第１スイッチ素子５０がオフとされると、蓄電装置１２からの電流は、リアクトル４６を通り、今度は第２ダイオードＤ２の順方向を通ってコンデンサ４８に流れ込む。このとき、前半部分でリアクトル４６に蓄積されたエネルギも共にコンデンサに運ばれるので、コンデンサ４８の電位であるＶOUTの電圧は、蓄電装置１２の電圧よりも高くなる。なお、このときに第２スイッチ素子５２がオンしていると、コンデンサ４８に過剰にエネルギが蓄積された場合に、第２スイッチ素子５２を通して蓄電装置１２にその過剰分が回生されるようにできる。このように、第１スイッチ素子５０がオフの期間は、蓄電装置１２からの電流がリアクトル４６に蓄積されたエネルギとともにコンデンサ４８に運び込まれて、コンデンサ４８の電位であるＶOUTが上昇する。これがリアクトル４６を用いた昇圧動作である。
【００４１】
このようにしてコンデンサ４８には、蓄電装置１２の電圧よりも昇圧された電圧の電力が蓄積される。この電圧が出力電圧ＶOUTとなる。そして、昇圧制御回路部のところで説明したように、ＶOUTが２つの抵抗素子２２，２４によってエラーアンプ２８に戻され、基準電圧２６と比較されて、所定の一定電圧となるように、ＰＷＭ制御部３２においてオン・オフ信号のデューティ比が調整される。こうして、ＶOUTが所定の一定電圧に維持され、ＶOUT端子から負荷１４に定電圧電力として供給される。
【００４２】
図４は、負荷１４に対する電力の供給を止めるために半導体素子直列アームとＶOUT端子との間を遮断したとすると、そのときに生じる状態を説明する図である。このとき、第１スイッチ素子５０がオン状態のままであると、蓄電装置１２からリアクトル４６を通り第１スイッチング素子５０に電流が流れ続けることになり、リアクトル４６、第１スイッチング素子５０に損傷を与えるおそれが生じる。また、蓄電装置１２から電流が流れ続けることは、出力側遮断素子５４によって出力遮断しても電力消耗を抑制できないことになる。そこで、半導体素子直列アームとＶOUT端子との間を遮断するときは、第１スイッチ素子５０をオフすることが好ましい。
【００４３】
第１スイッチ素子５０がオフであるときに半導体素子直列アームとＶOUT端子との間が遮断されると、それまで蓄電装置１２からリアクトル４６を通り第２ダイオードＤ２の順方向を介してコンデンサ４８に流れていた電流が急に遮断されることになる。いままで流れていた電流が急に遮断されると、リアクトル４６の電流を流し続けようとする作用により、逆起電力が発生し、半導体素子直列アームのＶOUT側の素子である第２スイッチ素子５２の電位が跳ね上がる。これによって、第２スイッチ素子５２が損傷を受ける恐れがある。
【００４４】
図５は、昇圧型ＤＣＤＣ電源回路２０において、図４で説明した課題を解決する構成の部分を抜き出して示す図である。ここでは、半導体素子直列アームの出力側の第２スイッチ素子５２の一方側端子とＶOUT端子との間に出力側遮断素子５４が設けられると共に、半導体素子直列アームと出力側遮断素子５４の接続点とリアクトル４６のＶIN側との間にバイパス用スイッチ素子５６が設けられる。
【００４５】
出力側遮断素子５４は、負荷１４に対する電力の供給を止めるために半導体素子直列アームとＶOUT端子との間を遮断する機能を有する半導体スイッチ素子である。具体的には、出力側遮断素子５４は、ｐチャンネル型ＭＯＳトランジスタＭ３で構成される。ここで、ソースとドレインの接続関係は、ｐチャンネル型ＭＯＳトランジスタＭ３の寄生ダイオードＤ３のカソードが、第２スイッチ素子５２のソースと接続されるように配置される。
【００４６】
すなわち、出力側遮断素子５４のドレイン端子はＶOUT端子と接続され、ソース端子はｐチャンネル型ＭＯＳトランジスタＭ３の基板と共に、第２スイッチ素子５２のソースと接続される。ゲート端子は、インバータ４４を介してＥＮ端子１６と接続される。
【００４７】
バイパス用スイッチ素子５６は、図４で説明したリアクトル４６に生じる逆起電力を蓄電装置１２側に回生するルートを形成するために設けられる半導体スイッチである。具体的には、バイパス用スイッチ素子５６は、ｐチャンネル型ＭＯＳトランジスタＭ４で構成される。ここで、ソースとドレインの接続関係は、ｐチャンネル型ＭＯＳトランジスタＭ４の寄生ダイオードＤ４のカソードが、第２スイッチ素子５２のソースと接続されるように配置される。
【００４８】
すなわち、バイパス用スイッチ素子５６のドレイン端子はＶIN端子と接続され、ソース端子はｐチャンネル型ＭＯＳトランジスタＭ４の基板と共に、第２スイッチ素子５２のソースと接続される。ゲート端子は、ＥＮ端子１６と接続される。
【００４９】
ＥＮ端子１６からのＥＮ信号は、昇圧回路部６０が作動して、ＶOUT端子から負荷１４に定電圧電力を供給しているときは、Ｈレベルであるが、負荷１４に対して電力供給を止めるときはＬレベルとされる。Ｈレベルのときを通常動作状態、Ｌレベルのときを出力遮断状態とすると、通常動作状態のときは、出力側遮断素子５４にはこれをオン状態とするようにＬレベルの信号が与えられ、バイパス用スイッチ素子５６にはこれをオフ状態とするようにＨレベルの信号が与えられる。また、出力遮断状態のときは、出力側遮断素子５４にはこれをオフ状態とするようにＨレベルの信号が与えられ、バイパス用スイッチ素子５６にはこれをオン状態とするようにＬレベルの信号が与えられる。
【００５０】
図５には、出力遮断状態における蓄電装置１２からの電流の流れが示されている。ここで、第１スイッチ素子５０はオフ状態、出力側遮断素子５４はオフ状態、バイパス用スイッチ素子５６はオン状態である。バイパス用スイッチ素子５６が設けられないときには、図４で説明したように、リアクトル４６の逆起電力により、第２スイッチ素子５２の電位が跳ね上がる。バイパス用スイッチ素子５６が設けられ、これがオンすると、リアクトル４６−第２ダイオードＤ２の順方向−バイパス用スイッチ素子５６−蓄電装置１２の回生ルートが形成される。
【００５１】
この回生ルートの形成によって、第２スイッチ素子５２の電位の上昇は、（蓄電装置１２の電圧ＶIN）＋（リアクトル４６を流れる電流）×（バイパス用スイッチ素子５６のオン抵抗）に抑制される。このようにして、出力遮断状態において、第２スイッチ素子５２の電位の上昇が効果的に抑制されるので、第２スイッチ素子５２の損傷が抑制される。
【００５２】
バイパス用スイッチ素子５６は、そのオン抵抗が第２スイッチ素子５２における電位上昇を抑制するのに十分な程度に小さければ足りるので、昇圧効率に関係する出力側遮断素子５４のオン抵抗ほど小さくなくてもよい。すなわち、バイパス用スイッチ素子５６の寸法は、出力側遮断素子５４の寸法よりも小さくできる。
【００５３】
図６は、昇圧型ＤＣＤＣ電源回路２０の昇圧回路部６０に関連する素子の動作状態を説明するタイムチャートである。図６の横軸は時間がとられ、縦軸には、最上段側から最下段側に向かって順に、ＥＮ信号、バイパス用スイッチ素子５６のｐチャンネル型ＭＯＳトランジスタＭ４のオン・オフ状態、出力側遮断素子５４のｐチャンネル型ＭＯＳトランジスタＭ３のオン・オフ状態、第２スイッチ素子５２のｐチャンネル型ＭＯＳトランジスタＭ２のオン・オフ状態、第１スイッチ素子５０のｎチャンネル型ＭＯＳトランジスタＭ１のオン・オフ状態が示されている。
【００５４】
ＥＮ信号が時間ｔ1においてＨレベルからＬレベルに状態が変わると、昇圧型ＤＣＤＣ電源回路２０は、通常動作状態から出力遮断状態に変わる。図６に示されるように、この時間ｔ1において、バイパス用スイッチ素子５６のｐチャンネル型ＭＯＳトランジスタＭ４がオフ状態からオン状態に切り替えられる。これによって、図５で説明したリアクトル４６に逆起電力が発生したときにこれを回生するルートが形成される。
【００５５】
そして、バイパス用スイッチ素子５６のｐチャンネル型ＭＯＳトランジスタＭ４がオン状態となる時間ｔ1から予め定めた遅延時間をおいた時間ｔ2に、出力側遮断素子５４のｐチャンネル型ＭＯＳトランジスタＭ３がオン状態からオフ状態に切り替えられる。これにより、ＶOUT端子からの電力供給が遮断される。また、この時間ｔ2において、第１スイッチ素子５０のｎチャンネル型ＭＯＳトランジスタＭ１が強制的にオフ状態とされる。これによって蓄電装置１２からリアクトル４６を通り第１スイッチ素子５０に向かう電流が止まる。この作用は、ＮＯＲ回路３８にＥＮ信号の反転信号であるＨレベルが入力されることで行なわれる。これによって、出力遮断のときに蓄電装置１２からリアクトルへの充電を停止させて、蓄電装置１２の電力消費を抑制することができる。なお、第２スイッチ素子５２はオンでもオフでも構わない。
【００５６】
時間ｔ1から時間ｔ2の間の遅延時間は、出力側遮断素子５４がオフする際に、リアクトル４６に逆起電力が発生したときにこれを回生するルートがすでに形成されるようにするためである。その遅延時間は、特別な遅延素子を設けなくても、インバータ４４が設けられていることで実現することができる。１つのインバータ４４による遅延時間で不十分なときは、さらに２つのインバータを追加する、適当な抵抗素子を接続する等によって、必要な遅延時間を確保することができる。
【００５７】
上記では、スイッチング素子として、ｎチャンネル型とｐチャンネル型のＭＯＳトランジスタを適宜使い分けるものとして説明したが、このチャンネル型は、回路構成における電位関係を適切に変更することで、例えば、ｎチャンネル型をｐチャンネル型に変更し、ｐチャンネル型をｎチャンネル型に変更することができる。図７は、ＭＯＳトランジスタをすべてｎチャンネル型に揃えた昇圧回路部の構成例を説明する図である。ここでは、図１、図５で説明した構成に対し、３つのｐチャンネル型ＭＯＳトランジスタがそれぞれｎチャンネル型ＭＯＳトランジスタに変更されている。
【００５８】
この場合でも、ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４の順方向の向きは変更されない。例えば、図７の構成でも図１、図５の構成と同様に、出力側遮断素子５５の寄生ダイオードＤ３のカソード側と、バイパス用スイッチ素子５７の寄生ダイオードＤ４のカソード側と、第２ダイオードＤ２のカソード側とが、半導体素子直列アームの第２スイッチ素子５３と出力側遮断素子５５の接続点にそれぞれ接続される。
【産業上の利用可能性】
【００５９】
本発明に係る昇圧型ＤＣＤＣ電源回路は、リアクトルのエネルギ蓄積作用を利用する電源回路に利用できる。
【符号の説明】
【００６０】
１０  負荷駆動システム、１２  蓄電装置、１４  負荷、１６  ＥＮ端子、２０  昇圧型ＤＣＤＣ電源回路、２２，２４  抵抗素子、２６  基準電圧、２８  エラーアンプ、３０  発振器、３２  ＰＷＭ制御部、３４  データフリップフロップ、３６  ラッチ回路、３８  ＮＯＲ回路、４０，４２  ドライバ、４４  インバータ、４６  リアクトル、４８  コンデンサ、５０  （第１）スイッチ素子、５２，５３  （第２）スイッチ素子、５４，５５  出力側遮断素子、５６，５７  バイパス用スイッチ素子、６０  昇圧回路部。
【図１】
2012085395.tif 000003
【図２】
2012085395.tif 000004
【図３】
2012085395.tif 000005
【図４】
2012085395.tif 000006
【図５】
2012085395.tif 000007
【図６】
2012085395.tif 000008
【図７】
2012085395.tif 000009