(57)【要約】【課題】  表示装置の高解像度化や小型化、さらには画素の開口率の向上を行った場合でも、半導体層に入射する光を効果的に遮断し、ホトコン電流による表示品質の低下を防止することが可能な表示装置を提供すること。【解決手段】  前記基板上に、第１絶縁膜と、ゲート電極と、ゲート電極の上層に形成された第２絶縁膜と、前記第２絶縁膜の上層に形成された半導体層とが積層され、前記第１絶縁膜は開口部を有し、前記ゲート電極は、前記開口部に倣って形成された窪みを有し、前記半導体層の全部、又は前記半導体層の端部は、平面的に見て前記窪みと重畳していることを特徴とする。【選択図】図２
2012069842.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された薄膜トランジスタを有する表示装置において、
薄膜トランジスタはゲート電極と半導体層とを有し、
前記基板上に、第１絶縁膜と、前記ゲート電極と、前記ゲート電極の上層に形成された第２絶縁膜と、前記第２絶縁膜の上層に形成された前記半導体層とが積層され、
前記第１絶縁膜は開口部を有し、
前記ゲート電極は、前記開口部を跨って前記第１絶縁膜上に形成され、且つ前記開口部に倣って形成された窪みを有し、
前記半導体層の全部、又は前記半導体層の端部は、平面的に見て前記窪みと重畳していることを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、該半導体層は、アモルファス・シリコン又は微結晶シリコンのいずれかであることを特徴とする表示装置。
【請求項３】
請求項１又は２に記載の表示装置において、
前記表示装置は、画素電極を備えた画素を有し、
前記薄膜トランジスタは、ソース電極とドレイン電極とを有し、
前記ソース電極と前記ドレイン電極とは、それぞれ前記半導体層の対向する端部に配置され、
前記ソース電極と前記ドレイン電極の何れか一方の電極は、前記画素電極と接続され、
前記一方の電極が配置された側の前記端部が、平面的に見て前記窪みと重畳していることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関し、特に、画素の駆動制御に薄膜トランジスタをスイッチング素子として使用する表示装置に関する。
【背景技術】
【０００２】
液晶表示装置などの表示装置には、各画素の表示制御に薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリックス方式が利用されている。この表示装置では、基板（以下、ＴＦＴ基板という）上に互いに立体的に交差するように複数の走査信号線と複数の映像信号線とが配置され、隣接する走査信号線と隣接する映像信号線とで囲われた領域のそれぞれが表示装置の画素に対応する。そして、走査信号線には薄膜トランジスタのゲート電極が接続され、データ信号線には薄膜トランジスタのドレイン電極又はソース電極のいずれか一方（以下ではドレイン電極とする）が接続される。また、映像信号線と接続されない側の電極（以下ではソース電極とする）には、画素電極が接続される。そして、表示制御したい画素に対応する走査信号線及び映像信号線に電圧が印加されると、スイッチ素子として機能する薄膜トランジスタを介して、対応する画素電極に電圧が印加され、画素の表示制御が行われる。
【０００３】
ＴＦＴ基板に用いられる薄膜トランジスタでは、半導体層に光が入射されると、ホトコン電流が発生し、オフ電流が増加し、その結果、表示装置の表示品質が低下する場合がある。このため、半導体層の下側にゲート電極を配置する、所謂、ボトムゲート構造において、ゲート電極の幅より狭い領域に半導体層を形成し、半導体層に入射する光をゲート電極で抑制することが行われている。
【０００４】
図１は、従来の表示装置における薄膜トランジスタの断面構造を説明する図であり、基板（ＴＦＴ基板）は、例えばガラス基板などの透明基板、絶縁基板からなる。該基板（ＴＦＴ基板）の上層に下地絶縁膜となる第１絶縁膜を配置し、下地絶縁膜の上層にゲート電極を配置している。ゲート電極の上側には、さらにゲート絶縁膜となる第２絶縁膜を設けて、その上に半導体層が形成される。半導体層には、ドープド・アモルファス・シリコン膜（例えばｎ型アモルファス・シリコン膜、ｎ＋アモルファス・シリコン膜）を介して金属配線が接続されている。これら金属配線を取り囲むように第３絶縁膜が被覆されている。なお、金属配線の一方は映像信号線に接続され、他方の金属配線は、画素電極に接続されている。
【０００５】
ＴＦＴ基板と対向して不図示の対向基板が配置され、ＴＦＴ基板と対向基板との間に、液晶層が封止されている。ＴＦＴ基板又は対向基板の何れか一方の基板には共通電極が形成され、共通電極と画素電極との間に生じる電界によって、液晶層を透過する光が制御される。ＴＦＴ基板の下方にはバックライトユニットが配置され、液晶表示領域にバックライト光が照射される。バックライト光の一部は、ゲート電極で遮られ、薄膜トランジスタの半導体層に到達するのが防止されるが、図１に示すように、ゲート電極の端部で散乱又は回折した光が、半導体層に到達する。
【０００６】
ゲート電極を大きくすることで、半導体層に回り込む光を減少させることが可能である。また、特許文献１に示すように、ゲート電極と該ゲート電極と基板との間に配置される遮光層とにより、半導体層への光の入射を抑制することも可能である。しかしながら、表示装置の高解像度化や小型化、さらには画素の開口率の向上により、ゲート電極や遮光層の占める面積は、より狭く構成する必要があり、ゲート電極の端部から散乱光や回折光により、半導体層への光の入射を十分に抑制することが、困難となっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−３９４１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、上述した問題を解消し、表示装置の高解像度化や小型化、さらには画素の開口率の向上を行った場合でも、半導体層に入射する光を効果的に遮断し、ホトコン電流による表示品質の低下を防止することが可能な表示装置を提供することである。
【課題を解決するための手段】
【０００９】
上述した課題を解決するため、以下のような手段が利用可能である。
（１）  基板上に形成された薄膜トランジスタを有する表示装置において、薄膜トランジスタはゲート電極と半導体層とを有し、前記基板上に、第１絶縁膜と、前記ゲート電極と、前記ゲート電極の上層に形成された第２絶縁膜と、前記第２絶縁膜の上層に形成された前記半導体層とが積層され、前記第１絶縁膜は開口部を有し、前記ゲート電極は、前記開口部を跨って前記第１絶縁膜上に形成され、且つ前記開口部に倣って形成された窪みを有し、前記半導体層の全部、又は前記半導体層の端部は、平面的に見て前記窪みと重畳していることを特徴とする。
【００１０】
（２）上記（１）に記載の表示装置において、該半導体層は、アモルファス・シリコン又は微結晶シリコンのいずれかであることを特徴とする。
【００１１】
（３）上記（１）又は（２）に記載の表示装置において、画素電極と接続された電極（ソース電極又はドレイン電極）が配置された側の前記半導体層の前記端部が、平面的に見て前記窪みと重畳していることを特徴とする。
【発明の効果】
【００１２】
本発明のように、ゲート電極に形成された窪みに、半導体層の全部又はその端部が落ち込むように配置することで、ゲート電極の幅が狭い場合でも、ゲート電極の端部における散乱光や回折光が半導体層に入射することを効果的に抑制することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】従来の表示装置の薄膜トランジスタの断面構造を説明する図である。
【図２】本発明の表示装置における薄膜トランジスタの断面構造を説明する図である。
【図３】図２に示す薄膜トランジスタの平面図を示す図である。
【図４】本発明の表示装置における他の実施例に関する、薄膜トランジスタの断面構造を説明する図である。
【図５】図４に示す薄膜トランジスタの平面図を示す図である。
【発明を実施するための形態】
【００１４】
本発明の表示装置について、以下に詳細に説明する。図２は、本発明の表示装置に用いられる薄膜トランジスタの構造を示す断面図であり、図３は、当該部分の平面図である。なお、図３の一点鎖線Ａ−Ａ’部分の断面図が、図２に該当している。
【００１５】
本発明の表示装置は、図２及び３に示すように、基板（ＴＦＴ基板）上にゲート電極と該ゲート電極の上側に半導体層を形成し、該ゲート電極により該半導体層に入射する光を抑制する構成を有する表示装置において、該基板とゲート電極との間に、絶縁膜（第１絶縁膜）が配置され、該絶縁膜の一部であって、該ゲート電極で覆われる領域の一部に開口部が形成される。該ゲート電極は該開口部を跨って該絶縁膜上に形成されることにより窪みが形成され、該窪みに該半導体層の全部又は、該半導体層の端部が落ち込むように形成されていることを特徴とする。即ち、該半導体層の全部、又は該半導体層の端部が、該窪みと平面的に見て重畳している。
【００１６】
ＴＦＴ基板には、ガラス基板や樹脂基板などが利用可能である。ガラス基板などからの不純物拡散を防止するため、下地絶縁膜として、ＳｉＮなどによる第１絶縁膜が形成されている。本発明の表示装置では、Ｍｏ，Ｔａなどで構成されるゲート電極を形成する領域の一部に、図２に示すように、下地絶縁膜（第１絶縁膜）の一部を除去し、その上に形成したゲート電極に窪みを形成している。
【００１７】
本発明の表示装置の特徴は、ゲート電極の一部に窪みを作り、この窪みに半導体層の全体（図２，３参照）、または、半導体層の端部（図４，５参照）が落ち込むように構成していることである。なお、ゲート電極の上側には、ＳｉＮ，ＳｉＯ２などのゲート絶縁膜である第２絶縁膜が形成され、その上に、半導体層が形成されている。
【００１８】
ゲート電極の窪みに半導体層を配置することで、図２や図４に示すように、バックライト光がゲート電極の端部で散乱や回折しても、半導体層に到達するのを効果的に遮蔽することが可能となる。
【００１９】
半導体層としては、アモルファス・シリコンや微結晶シリコンが、ホトコン電流の影響を受け易いが、低温ポリシリコンにおいてもホトコン電流の影響を抑制するためには、本発明の構成を利用することが可能である。
【００２０】
半導体層には、不純物濃度を調整したドープド・アモルファス・シリコン膜（例えばｎ型アモルファス・シリコン膜、ｎ＋アモルファス・シリコン膜）を介在して、金属配線が配置されている。一方の金属配線（図２の右側）は、画素電極に接続され、例えば、ソース電極となっている。他方の金属配線（図２左側）は、映像信号を供給する映像信号線に接続され、例えば、ドレイン電極となっている。ゲート電極は、ゲート線の一部であり、走査信号が供給されている。さらに、金属配線や半導体層を覆うように第３絶縁膜が配置されている。
【００２１】
半導体層に入射する光をより多く遮断するためには、図２及び３に示すように、ゲート電極の窪みに半導体層の全体を落とし込むことが望ましい。しかしながら、ゲート電極の窪みと半導体層との位置合わせの精度を高めることは、大変難しく、両者のクリアランスとして左右１μｍ程度、合計２μｍ程度の余裕が必要となる。このように、クリアランスを十分に確保することは、画素の開口率の低下などの原因ともなるため、本発明の表示装置としては、図４及び５に提示するように、半導体層の片方の端部のみをゲート電極の窪みに落とす構成も、他の実施例として提案している。
【００２２】
図４に示すように、ゲート電極の窪みに落ち込んだ半導体層の端部には、バックライト光が入射し難くなっているが、他方の端部側は、図１に示した従来のボトムゲート構造と同様であるため、ある程度のバックライト光の入射が発生する。
【００２３】
しかしながら、ゲート電極の窪みと半導体層との位置合わせは左側のみ意識すればよく、クリアラスとして１μｍ程度を確保するだけで良い。このような構成で、画素の開口率の低下も最小限に抑制することが可能となる。
【００２４】
しかも、映像信号線となるドレイン線は、画素電極の５０倍の容量比があるため、ホトコン発生電荷による電位変動の観点からは、ドレイン線側の電位変動が、画素電極側よりはるかに少ない。このため、ゲート電極の窪みに落とし込む半導体層の端部は、画素電極に接続される側を用いることで、画素電極における電位変動を効果的に抑制でき、しかも、画素の開口率の低下も抑制することが可能となる。
【００２５】
なお、ドレイン線に色ＲＧＢに対応するスイッチを設け、配線をフローティングにしてから各画素を書き込むタイプでは、ドレイン線の電位に対するホトコン電荷の影響が無視できないため、このような場合には、ドレイン線である映像信号線側の半導体層の端部もゲート電極の窪みに落とし込むことが好ましい。
【産業上の利用可能性】
【００２６】
以上のように、本発明によれば、表示装置の高解像度化や小型化、さらには画素の開口率の向上を行った場合でも、半導体層に入射する光を効果的に遮断し、ホトコン電流による表示品質の低下を防止することが可能な表示装置を提供することが可能となる。
【図１】
2012069842.tif 000003
【図２】
2012069842.tif 000004
【図３】
2012069842.tif 000005
【図４】
2012069842.tif 000006
【図５】
2012069842.tif 000007