(57)【要約】【課題】良好なスイッチ動作特性を実現する。【解決手段】不揮発性記憶装置は、平行に配置された複数本のワード線、これらワード線と交差する平行に配置された複数本のビット線、及びワード線とビット線の各交差部のワード線及びビット線間に接続されたメモリセルを有するメモリセルアレイが、隣接するワード線及びビット線を共有して複数積層されて形成される。メモリセルは、直列接続された電流整流素子及び可変抵抗素子を有し、積層方向に隣接する電流整流素子は、互いに逆向きに電流を流し、可変抵抗素子は、下部電極、上部電極、及び下部電極と上部電極との間に形成された導電性ナノマテリアルを含む抵抗変化層を有する。積層方向に隣接する可変抵抗素子の一方は、陰極となる下部電極と抵抗変化層の間に酸化チタンを有し、積層方向に隣接する可変抵抗素子の他方は、陰極となる上部電極と抵抗変化層の間に酸化チタンを有する。【選択図】図１１
2012182233.tif 000002
【特許請求の範囲】
【請求項１】
平行に配置された複数本のワード線、これらワード線と交差する平行に配置された複数本のビット線、及び前記ワード線とビット線の各交差部の前記ワード線及びビット線間に接続されたメモリセルを有するメモリセルアレイが、隣接するワード線及びビット線を共有して複数積層されて形成された不揮発性記憶装置であって、
前記メモリセルは、直列接続された電流整流素子及び可変抵抗素子を有し、
積層方向に隣接する前記電流整流素子は、互いに逆向きに電流を流し、
前記可変抵抗素子は、下部電極、上部電極、及び前記下部電極と前記上部電極との間に形成された導電性ナノマテリアルを含む抵抗変化層を有し、
積層方向に隣接する前記可変抵抗素子の一方は、陰極となる前記下部電極と前記抵抗変化層の間に酸化チタン（ＴｉＯｘ）を有し、
前記積層方向に隣接する前記可変抵抗素子の他方は、陰極となる前記上部電極と前記抵抗変化層の間に酸化チタン（ＴｉＯｘ）を有する
ことを特徴とする不揮発性記憶装置。
【請求項２】
前記抵抗変化層に含まれる導電性ナノマテリアルは、カーボンナノマテリアルである
ことを特徴とする請求項１記載の不揮発性記憶装置。
【請求項３】
前記抵抗変化層が絶縁膜で埋め込まれている
ことを特徴とする請求項１又は２記載の不揮発性記憶装置。
【請求項４】
前記陰極は窒化チタン（ＴｉＮ）またはチタンシリサイド（ＴｉＳｉ）層から形成されており、
前記陰極と前記抵抗変化層との間には酸化チタン（ＴｉＯｘ）からなる境界層が形成されている
ことを特徴とする請求項１〜３のうちいずれか１項記載の不揮発性記憶装置。
【請求項５】
前記陰極と前記抵抗変化層との間にチタン（Ｔｉ）及び酸素（Ｏ）を含有したナノ構造体が存在する
ことを特徴とする請求項１〜３のうちいずれか１項記載の不揮発性記憶装置。
【請求項６】
陰極となる第１の電極と、
陽極となる第２の電極と、
前記第１の電極と前記第２の電極との間に形成された導電性ナノマテリアルを含む抵抗変化層と
を有し、
前記第１の電極と前記抵抗変化層との間に酸化チタン（ＴｉＯｘ）が存在する
ことを特徴とする不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、導電性ナノマテリアルを抵抗変化層として用いた不揮発性記憶装置に関する。
【背景技術】
【０００２】
近年、携帯型情報端末の普及や情報のディジタル化に伴い、小型で大容量の情報記録再生装置、いわゆる記憶装置の需要が急速に拡大している。中でも、ＮＡＮＤ型フラッシュメモリや小型ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）は、記録密度の増大により、広く用いられている。
【０００３】
一層の記録密度の増加と大容量化は更に強く要望されており、従来のデバイスでは実現困難な微細化、高密度化、高速化が必要とされている。そこで、より改善されたデバイスとして、異なる抵抗値を情報として記録する抵抗変化型の不揮発性メモリが注目されている。
【０００４】
抵抗変化型の不揮発性メモリにおいては、抵抗変化層と抵抗変化層を挟む電極とからメモリセルが構成される。抵抗変化層は、異なる二つ以上の電気抵抗状態、例えば低抵抗状態と高抵抗状態を不揮発に記憶する。即ち電極間にしきい値以上の電圧、電流、電荷、熱等を印加することにより、抵抗変化層の抵抗状態を変化させ、その抵抗値の違いをデータに対応させて記録する。データは非破壊で読み出しを行うことができる特徴を持つ。
【０００５】
現在、抵抗変化型メモリ素子材料として、ニッケル酸化物（ＮｉＯ）を始めとした二元系金属酸化物や、ストロンチウムジルコニウム酸化物（ＳｒＺｒＯ３）を始めとして多元系金属酸化物が多く研究、開発されている。しかし、金属酸化物は組成や結晶構造を制御して作製することが難しく、組成や結晶構造の制御性の低さに起因すると考えられる抵抗変化膜の電気特性不安定性やばらつきが大きく、再現性良く所望の電気特性を得ることが困難である。好適な抵抗変化層の材料探索がなされているものの、未だ最適な材料は見出されていない。
【０００６】
炭素系材料もまた抵抗変化層の候補として材料探索や作製方法の検討がなされている。炭素系材料は、単一の炭素で構成されるため、組成の制御は比較的容易でプロセス条件の依存性が少なく、制御しやすいメリットがある。
【０００７】
しかし、炭素膜は高温高圧で作製しない限り、黒鉛、所謂、グラファイト構造が容易に形成されるため、電気抵抗率は低い。電気抵抗率が低すぎると、電気抵抗状態を変化させる際にメモリセルに流れる電流が大きくなり、消費電力も大きくなる。また抵抗状態の変化は、膜の炭素の結合状態（ｓｐ３とｓｐ２結合）の違いに起因するとも考えられており、結合状態を変えるためには大電流が必要であることが予想され、抵抗変化に必要な電流の低減が困難である可能性がある。
【０００８】
一方、同じ炭素系膜の中でも炭素系ナノマテリアルもまた、抵抗変化メモリ素子の一候補である。炭素系ナノマテリアルとは、カーボンナノチューブ、フラーレン、その他の立体構造を有する炭素材料の総称である。この炭素系ナノマテリアルを積層した層では、均質膜として形成されるバルク膜と異なり、微細チューブが積み上げられた間隙の多い立体構造であるが故に、電流パスが空間的に制限される。従って、炭素系ナノマテリアル自体が導電体であっても、炭素系ナノマテリアル層を流れる電流は少なく、炭素系ナノマテリアル層の電気抵抗状態を変化させる際に必要な電流を下げることが可能である。
【０００９】
詳細な炭素系ナノマテリアル層の抵抗変化のメカニズムは明らかではないが、上述のような炭素系ナノマテリアル特有の電流制限機構により、炭素系ナノマテリアルを使った抵抗変化型メモリは、電気抵抗状態を変化させる際に必要な電流を低減できる可能性があるため、注目を集めている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−１４１０４６号
【特許文献２】特開２０１０−１６５９５０号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、良好なスイッチ動作特性を示す不揮発性記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
実施形態に係る不揮発性記憶装置は、平行に配置された複数本のワード線、これらワード線と交差する平行に配置された複数本のビット線、及びワード線とビット線の各交差部のワード線及びビット線間に接続されたメモリセルを有するメモリセルアレイが、隣接するワード線及びビット線を共有して複数積層されて形成され、メモリセルは、直列接続された電流整流素子及び可変抵抗素子を有し、積層方向に隣接する電流整流素子は、互いに逆向きに電流を流し、可変抵抗素子は、下部電極、上部電極、及び下部電極と上部電極との間に形成された導電性ナノマテリアルを含む抵抗変化層を有し、積層方向に隣接する可変抵抗素子の一方は、陰極となる下部電極と抵抗変化層の間に酸化チタン（ＴｉＯｘ）を有し、積層方向に隣接する可変抵抗素子の他方は、陰極となる上部電極と抵抗変化層の間に酸化チタン（ＴｉＯｘ）を有する。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態に係る不揮発性記憶装置の構成を示すブロック図である。
【図２】同実施形態に係る不揮発性記憶装置のメモリセルアレイの一部の斜視図である。
【図３】同実施形態に係る不揮発性記憶装置のメモリセルアレイの一部の断面図である。
【図４】同実施形態に係る不揮発性記憶装置のメモリセルの構成を示す断面図である。
【図５】同実施形態に係る不揮発性記憶装置のメモリセルアレイの一部の等価回路図である。
【図６】本発明者等が実験で使用した実験サンプルの素子構造を示す模式的断面図である。
【図７】同実験サンプルのスイッチ動作特性を示す表である。
【図８】同実験サンプルに対する電圧の印加方法を説明する為の模式図である。
【図９】同実験サンプルのスイッチ動作特性と、極性との関係を示す表である。
【図１０】同実験サンプルの下部電極と抵抗変化層の境界に対するＸＰＳ分析の結果である。
【図１１】本発明の第１の実施形態に係る不揮発性記憶装置の可変抵抗素子の構成を示す断面図である。
【図１２】本発明の第２の実施形態に係る不揮発性記憶装置の可変抵抗素子の構成を示す断面図である。
【図１３】本発明の第３の実施形態に係る不揮発性記憶装置の可変抵抗素子の構成を示す断面図である。
【発明を実施するための形態】
【００１４】
［第１の実施の形態］
［全体構成］
図１は、本発明の第１の実施の形態に係る不揮発性半導体記憶装置の構成を示すブロック図である。この不揮発性半導体記憶装置は、後述する可変抵抗素子と電流整流素子を具備するメモリセルＭＣをマトリクス状に配置したメモリセルアレイ１を備える。
【００１５】
メモリセルアレイ１のビット線ＢＬには、メモリセルアレイ１のビット線ＢＬを制御し、メモリセルのデータ消去、メモリセルへのデータ書き込み、及びメモリセルからのデータ読み出しを可能にするカラム制御回路２が電気的に接続されている。また、メモリセルアレイ１のワード線ＷＬには、メモリセルアレイ１のワード線ＷＬを選択し、メモリセルのデータ消去、メモリセルへのデータ書き込み、及びメモリセルからのデータ読み出しを可能にするロウ制御回路３が電気的に接続されている。
【００１６】
［メモリセルアレイ］
図２は、メモリセルアレイ１の一部の斜視図、図３は、図２におけるＩ−Ｉ’線で切断して矢印方向に見たメモリセル１列分の断面図、図４は、メモリセル１つ分の断面図、図５は、図３の等価回路図である。メモリセルアレイ１は、クロスポイント型のメモリセルアレイで、複数本のワード線ＷＬが平行に配設され、これと交差して複数本のビット線ＢＬが平行に配設される。ワード線ＷＬとビット線ＢＬとの各交差部に両配線に挟まれるように後述のメモリセルＭＣが配置される。このようなメモリセルアレイＭＡ０〜ＭＡ４が、隣接するワード線ＷＬ及びビット線ＢＬを共有して多層に形成される。なお、ワード線ＷＬ及びビット線ＢＬは、熱に強く、且つ抵抗値の低い材料が望ましく、例えばタングステン（Ｗ）、チタン（Ｔｉ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、タングステンシリサイド（ＷＳｉ）、ニッケルシリサイド（ＮｉＳｉ）、コバルトシリサイド（ＣｏＳｉ）等を用いることができる。
【００１７】
［メモリセルＭＣ］
メモリセルＭＣは、図４及び図５に示すように、ワード線ＷＬとビット線ＢＬの間に直列接続された可変抵抗素子１１と電流整流素子１２とを備える。図２のように三次元的に積層配列されたメモリセルアレイにおいては、互いに交差するビット線ＢＬ及びワード線ＷＬにつながる周辺回路において、ビット線ＢＬ及びワード線ＷＬが異なる機能を特化して具備するようにし、重複する機能を省略した方が、周辺回路の面積を小さくできる。これにより、同じメモリ容量であっても、面積の小さいメモリ装置が実現できるため、望ましい。このため、ビット線ＢＬ及びワード線ＷＬの交差部に位置するメモリセルＭＣ中の電流整流素子１２においては、ビット線ＢＬがワード線ＷＬの上部に位置する場合と、ビット線ＢＬがワード線ＷＬの下部に位置する場合とで、電流整流方向が異なり、例えば、選択されたメモリセルＭＣにおいては、常にビット線ＢＬからワード線ＷＬに向かって電流が流れるように、電流整流素子１２が電流整流特性を有することが望ましい。
【００１８】
［電流整流素子１２］
メモリセルＭＣに用いられる電流整流素子１２は、電圧・電流特性において所定の電流整流特性を有する素子であれば、材質、構造等は、特に限定されない。電流整流素子１２としては、例えば、ポリシリコン（Ｐｏｌｙ−Ｓｉ）で作製したダイオードが挙げられる。ダイオードの一例としては、不純物を含有するｐ型層及びｎ型層を備えるＰＮ接合ダイオードが用いられる。また他にも、ダイオードとして、ＰＮ接合ダイオードのほかに、ショットキーダイオードや、ｐ型層及びｎ型層の間に不純物を含有しないｉ層を挿入したＰＩＮダイオード等の各種ダイオード、パンチスルーダイオード等を用いることもできる。また、選択されたメモリセルＭＣの抵抗変化層に所望の電圧、電流が供給できるような電流整流特性を得られるように、電流整流素子１２に用いられる材料として、シリコン（Ｓｉ）以外に、シリコンゲルマニウム（ＳｉＧｅ）、ゲルマニウム（Ｇｅ）等の半導体、半導体と金属の混晶、酸化物等の絶縁体を用いることも可能である。
【００１９】
［可変抵抗素子１１］
メモリセルＭＣに対するデータの書き込みは、選択されたメモリセルＭＣの可変抵抗素子１１に所定の電圧を所定時間印加することにより行う。これにより、選択されたメモリセルＭＣの可変抵抗素子１１が高抵抗状態から低抵抗状態へと変化する。以下、この可変抵抗素子１１を高抵抗状態から低抵抗状態へ変化させる動作をセット動作という。一方、メモリセルＭＣに対するデータの消去は、セット動作後の低抵抗状態の可変抵抗素子１１に対し、所定の電圧を所定時間印加することにより行う。これにより、可変抵抗素子１１が低抵抗状態から高抵抗状態へと変化する。以下、この可変抵抗素子１１を低抵抗状態から高抵抗状態へ変化させる動作をリセット動作という。例えば、２値データの記憶であれば、選択メモリセルＭＣに対し、リセット動作、セット動作を行うことで、選択メモリセルＭＣの可変抵抗素子１１の抵抗状態を高抵抗状態、低抵抗状態に変化させることにより行う。また、以降では、リセット動作、セット動作を総称してスイッチ動作と呼ぶ。
【００２０】
第１の実施の形態に係る可変抵抗素子１１の構成を説明する前に、まず、炭素系ナノマテリアルを可変抵抗素子として使用した場合に、リセット動作、セット動作の成功確率を向上させるために、発明者等が独自に行った実験結果、及び得られた新規知見に関して説明する。
【００２１】
発明者等が独自に行った一連の実験は、図６に示すような素子を用いて行われた。素子構造は、下部電極及び上部電極によって、カーボンナノチューブ（ＣＮＴ）から構成される可変抵抗膜が挟まれており、下部電極から上部電極までの側面を覆うように側壁保護膜が形成されているというものである。まず、下部電極のスイッチ動作に与える影響に関して説明する。図７に、下部電極がチタン窒化物（ＴｉＮ）である場合と、タングステン（Ｗ）である場合についてのスイッチ動作の成功率を示す。ここでのスイッチ動作成功率とは、ある同一の測定条件下で、６回連続でリセット動作、セット動作が成功する確率を示している。可変抵抗膜のスイッチ動作は、下部電極側を接地し、上部電極側に正の電圧パルスを入力することで行った。また、上部電極にはタングステン（Ｗ）を、側壁保護膜にはシリコン窒化膜（ＳｉＮ）を用いた。図７に示すように、下部電極が、タングステン（Ｗ）の場合に比べ、チタン窒化物（ＴｉＮ）である場合の方がスイッチ動作成功率が高いことが分かる。
【００２２】
次に、図８に示すように、下部電極がチタン窒化物（ＴｉＮ）であり、上部電極がタングステン（Ｗ）である素子に対して、上部電極に入力するパルスの極性を変更させ、スイッチ動作への影響を調べた。結果を図９に示す。図９に示すように、下部電極が陰極であり、上部電極が陽極である方が、下部電極が陽極であり、上部電極が陰極である場合よりも、スイッチ動作成功率が高いことが分かる。以上より、スイッチ成功率の向上には、下部電極がチタン窒化物（ＴｉＮ）であることが重要なのではなく、陰極がチタン窒化物（ＴｉＮ）であることが重要であるということが分かる。
【００２３】
次に、陰極のチタン窒化物（ＴｉＮ）が、どのようにスイッチ動作成功率向上に寄与しているかを明らかにするため、カーボンナノチューブ（ＣＮＴ）とチタン窒化物（ＴｉＮ）電極の界面を、Ｘ線光電子分光分析法（ＸＰＳ）により分析した。図１０に、ＸＰＳの結果を示す。ＸＰＳ分析により、カーボンナノチューブ（ＣＮＴ）とチタン窒化物（ＴｉＮ）電極の界面に、チタン酸化物（ＴｉＯｘ）が形成されていることが分かる。カーボンナノチューブ（ＣＮＴ）とチタン窒化物（ＴｉＮ）電極の界面に存在するチタン酸化物（ＴｉＯｘ）が、どのようにスイッチ動作に影響を与えるかについては、まだ明らかでないが、以上の一連の実験結果は、陰極電極とカーボンナノチューブ（ＣＮＴ）との界面に、チタン酸化物（ＴｉＯｘ）が存在することがスイッチ動作を向上するために重要であると整理される。
【００２４】
以上の、発明者等が独自に行った実験結果、及び得られた新規知見に基づき、本実施形態における可変抵抗素子１１は、例えば図１１に示すように、下部電極１１１及び上部電極１１４と、これら下部電極１１１及び上部電極１１４に挟まれるように形成された抵抗変化層１１３と、下部電極１１１と抵抗変化層１１３の境界に形成された酸化チタン（ＴｉＯｘ）からなる境界層１１２と、下部電極１１１から上部電極１１４までの側壁を覆う保護膜１１５とを備えて構成されている。
【００２５】
抵抗変化層１１３は、例えばカーボンナノチューブ（ＣＮＴ）といった炭素系ナノマテリアルからなる。カーボンナノチューブ（ＣＮＴ）の形状は、シングルウォール、マルチチューブ、または両者の混合でも良く、電気伝導特性も、金属的、半導体的、または両者の混合でも良い。また、カーボンナノチューブ（ＣＮＴ）の他に、フラーレン、グラフェン、カーボンナノリボン等の炭素系ナノマテリアルを用いることができる。
【００２６】
下部電極１１１は、窒化チタン（ＴｉＮ）、チタンシリサイド（ＴｉＳｉ）等のチタン含有物から構成されていることが望ましい。これは、下部電極１１１は、窒化チタン（ＴｉＮ）、チタンシリサイド（ＴｉＳｉ）等のチタン含有物の場合、下部電極１１１表面に形成される酸化チタン（ＴｉＯｘ）からなる境界層１１２は、下部電極１１１の酸化によって形成することも可能であり、製造プロセスが容易になるからである。上部電極１１４は、導電性材料であれば良く、導電性金属、例えばチタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、シリコン（Ｓｉ）の何れか、又はこれらの合金若しくは窒化物から構成される。保護膜１１５は、例えばＳｉＮ等の絶縁性の物質から形成される。
【００２７】
なお、上記の例では、図３のメモリセルＭＣ１、メモリセルＭＣ３のように、電流が上部電極１１４側から下部電極１１１側へ流れるように、下部電極１１１が陰極側、上部電極１１４が陽極側に設けられることを前提としている。
【００２８】
図３のメモリセルＭＣ０、メモリセルＭＣ２のように、下部電極１１１が陽極側、上部電極１１４が陰極側に設けられる場合には、上部電極１１４と可抵抗変化層１１３の間に、酸化チタン（ＴｉＯｘ）が形成される。下部電極１１１が陽極側、上部電極１１４が陰極側に設けられる場合には、下部電極１１１は必ずしもチタン含有物である必要はなく、導電性材料であれば良く、導電性金属、例えばチタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、シリコン（Ｓｉ）の何れか、又はこれらの合金若しくは窒化物から構成される。
【００２９】
上記構成によれば、上記の発明者等が独自に行った実験結果、及び得られた新規知見により、電流整流素子の電流整流方向に依存せず、図３のＭＣ０、ＭＣ１いずれの電流整流方向を有するメモリセルＭＣにおいても、良好なスイッチ動作を示す不揮発性記憶装置の提供が可能となる。
【００３０】
［第２の実施の形態］
次に、本発明の第２の実施形態に係る不揮発性記憶装置について説明する。本実施の形態の半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。
【００３１】
図３のＭ０、ＭＣ２に示すような下部電極が陽極であり、上部電極が陰極となるメモリセルＭＣにおいては、抵抗変化層１１３として用いられる炭素系ナノマテリアルの膜中に空間的な間隙が存在する為、境界層１１２を抵抗変化層１１３上に形成する製造工程中に、境界層１１２構成元素であるチタン（Ｔｉ）が、抵抗変化層１１３中にしみ込んでしまい、抵抗変化層１１３上に、均一な境界層１１２が形成できないという問題がある。
【００３２】
本実施形態においては、このような問題を解決すべく、図１２に示すよう、抵抗変化層１１３の空間的な間隙を埋めるように絶縁材１１３ａが充填されている。これにより、抵抗変化層１１３上に平坦な面を形成し、その上に均一に境界層１１２を形成することが可能となる。
【００３３】
なお、この例は、下部電極１１１が陽極、上部電極１１４が陰極の例についてであるが、下部電極１１１が陰極、上部電極１１４が陽極の場合にも、製造工程を同一することで製造工程の煩雑さを防ぐため、適用することも可能である。
【００３４】
［第３の実施の形態］
次に、本発明の第３の実施形態について説明する。本実施の形態の半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。
【００３５】
本実施形態に係る可変抵抗素子１１は、図１３に示すように、下部電極１１１と抵抗変化層１１３との間に酸化チタン（ＴｉＯｘ）膜が形成されておらず、かわりにチタン（Ｔｉ）及び酸素（Ｏ）を含有したナノ構造体１１６が存在している。
【００３６】
本実施形態に係る可変抵抗素子１１は以下の様に製造される。即ち、基板上に下部電極１１１と、抵抗変化層１１３としての炭素系ナノマテリアルの膜と、上部電極１１４とが形成され、その後、Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ（ＲＩＥ）等の方法によって複数の可変抵抗素子１１に分離される。ここで、下部電極１１１と上部電極１１４のいずれかは、チタン含有物、例えば、窒化チタン（ＴｉＮ）またはチタンとシリコンの混晶（ＴｉＳｉ）により形成されている。抵抗変化層１１３として用いられている炭素系ナノマテリアルの膜は、メッシュ状で空間的に間隙があるため、上部電極１１４及び下部電極１１１を切断した際の残渣が、チタン（Ｔｉ）及び酸素（Ｏ）を含有したナノ構造体１１６として炭素系ナノマテリアルの膜中にしみ込む。本実施形態によっては、酸化チタン（ＴｉＯｘ）を堆積する工程を省略することが可能となる。
【００３７】
以上、本発明の実施の形態を説明したが、本発明はこれらに限定されるものではなく、発明の趣旨を逸脱しない範囲内において、種々の変更、追加、組み合わせ等が可能である。
【符号の説明】
【００３８】
１・・・メモリセルアレイ、  ２・・・カラム制御回路、  ３・・・ロウ制御回路、  １１・・・可変抵抗素子、  １２・・・ダイオード、  １１１・・・下部電極、  １１２・・・境界層、  １１３・・・抵抗変化層、  １１４・・・上部電極、  １１５・・・保護膜、  １１６・・・ナノ構造体、  ＷＬ・・・ワード線、  ＢＬ・・・ビット線、  ＭＣ・・・メモリセル。
【図１】
2012182233.tif 000003
【図２】
2012182233.tif 000004
【図３】
2012182233.tif 000005
【図４】
2012182233.tif 000006
【図５】
2012182233.tif 000007
【図６】
2012182233.tif 000008
【図７】
2012182233.tif 000009
【図８】
2012182233.tif 000010
【図９】
2012182233.tif 000011
【図１０】
2012182233.tif 000012
【図１１】
2012182233.tif 000013
【図１２】
2012182233.tif 000014
【図１３】
2012182233.tif 000015