(57)【要約】【課題】側面電極を形成するための導電性ペーストが加工中に剥離しにくい積層型セラミック電子部品の製造方法を提供する。【解決手段】少なくとも一層の未焼結のセラミック層について、（ｉ）個基板になる部分に、個基板になる部分の境界線２９との間に間隔を設けて並ぶ複数の第１の貫通孔２２を形成し、（ii）第１の貫通孔２２に導電性ペースト２４を充填し、（iii）第１の貫通孔２２に部分的に重なり、かつ境界線２９に達する第２の貫通孔２８を形成し、（iｖ）第２の貫通孔２８に焼失材料２７を充填する。未焼結のセラミック層を積層し、焼成した後に、導電性ペースト２４が焼結したビアホール導体は、焼失材料２７が焼失して形成された空間内に露出する。露出したビアホール導体にめっき処理を施して側面電極を形成する。【選択図】図４
2012089818.tif 000002
【特許請求の範囲】
【請求項１】
複数の個基板になる部分を含む未焼結のセラミック層を積層して積層体を形成し、前記積層体を焼成した後に、前記個基板に分割して積層型セラミック電子部品を製造する製造方法において、
前記積層体を形成するための未焼結の前記セラミック層のうち、少なくとも一層の第１のセラミック層について、
前記個基板になる部分に、前記個基板になる部分の境界線との間に間隔を設けて並ぶ複数の第１の貫通孔を形成する第１の工程と、
前記第１の貫通孔に導電性ペーストを充填する第２の工程と、
前記第１の貫通孔に前記導電性ペーストが充填された未焼結の前記第１のセラミック層に、前記第１の貫通孔に部分的に重なり、かつ前記境界線に達する第２の貫通孔を形成する第３の工程と、
前記第２の貫通孔に、前記積層体を焼成するときに焼失する焼失材料を充填する第４の工程と、
を備え、
前記積層体を焼成した後に、前記第１のセラミック層の前記第１の貫通孔に充填された前記導電性ペーストが焼結してビアホール導体が形成され、該ビアホール導体は、前記第１のセラミック層の前記第２の貫通孔に充填された前記焼失材料が焼失して形成された空間内に露出し、
前記空間内に露出した前記ビアホール導体にめっき処理を施して側面電極を形成する工程をさらに備えたことを特徴とする、セラミック型電子部品の製造方法。
【請求項２】
前記積層体を形成するための未焼成の前記セラミック層のうち、前記第１のセラミック層に積層される少なくとも一層の第２のセラミック層について、
前記第１のセラミック層に積層されたときに前記第１のセラミック層の前記第１の貫通孔と重なる領域の少なくとも一部分を残して、前記第１のセラミック層に積層されたときに前記第１のセラミック層の前記第２の貫通孔と重なる領域に第３の貫通孔を形成する工程と、
第３の貫通孔に前記焼失材料を充填する工程と、
を備え、
前記積層体を焼成した後に、前記第２のセラミック層の前記第３の貫通孔に充填された前記焼失材料が焼失して形成された空間が、前記第１のセラミック層の前記第２の貫通孔に充填された前記焼失材料が焼失して形成された前記空間と連通することを特徴とする、請求項１に記載のセラミック型電子部品の製造方法。
【請求項３】
前記第１のセラミック層のうち少なくとも１層について、
前記第２の工程の後、かつ前記第３の工程の前に、当該セラミック層の主面に前記第１の貫通孔に充填された前記導電性ペーストに重なるように、導電性を有する接続導体を形成する工程を、
さらに備えたことを特徴とする、請求項１又は２に記載のセラミック型電子部品の製造方法。
【請求項４】
前記第１のセラミック層は、磁性体フェライト材料を含むことを特徴とする、請求項１乃至３のいずれか一つに記載の積層型セラミック電子部品の製造方法。
【請求項５】
前記積層体の主面に、電子部品を実装するためのランド電極が形成され、前記側面電極は前記ランド電極に電気的に接続されることを特徴とする、請求項４に記載の積層型セラミック電子部品の製造方法。
【請求項６】
前記第１のセラミック層は、非磁性体フェライト材料を含み、前記側面電極と前記ランド電極間を接続する配線が該非磁性体フェライト材料からなる第１のセラミック層に接していることを特徴とする、請求項５に記載の積層型セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型セラミック電子部品の製造方法に関し、詳しくは、側面電極を有する積層型セラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
従来、例えば図１３の斜視図に示すセラミック型電子部品１０１のように、セラミック層が積層された本体１０２の主面１０３，１０４間に延在する側面１０５〜１０８に側面電極１１０，１１２を設ける構成が提案されている。このような構成の電子部品は、図１４（ａ）の断面図と、図１４（ｂ）及び図１５（ｃ）の平面図に示すように複数個の個片になる部分を含むセラミックグリーンシート１２２を積層、焼成した後に、個片に分割することにより作製する。
【０００３】
詳しくは、まず、キャリアフィルム１２１に支持されたセラミックグリーンシート１２２に、個片に分割するための分割線１２３，１２４に重なるように、幅が相対的に大きい矩形の電極用貫通孔１２７，１２８を形成し、電極用貫通孔１２７，１２８に導電性ペーストを充填する。この際、電極用貫通孔１２７，１２８は矩形状に限らず、菱形や六角形等の形状がより好ましい。次いで、分割線１２３，１２４と電極用貫通孔１２７，１２８とに重り、分割用貫通孔１３４，１３５の両側に、電極用貫通孔１２７，１２８に充填された導電性ペースト１２５，１２６が残るように、幅が相対的に小さい分割用貫通孔１３４，１３５を形成する。次いで、分割用貫通孔１３４，１３５に、セラミックグリーンシートを焼成するときに焼失する焼失材料１３７を充填する。次いで、セラミックグリーンシート１２２を積層した積層体を形成し、積層体を焼成する。焼成により、分割用貫通孔１３４，１３５に充填された焼失材料１３７が焼失して空洞が形成され、この空間内に、電極用貫通孔１２７，１２８に充填された導電性ペースト１２５，１２６が焼結して形成された側面電極が露出する。この時、導電性ペースト１２５，１２６とセラミックグリーンシート１２２との焼結時における収縮率の違いによって、クラックが入る可能性があるので、図１５（ｃ）に示したように、電極用貫通孔１２７，１２８の形状を予め菱形や六角形等の形状とすることで、焼結後の側面電極とセラミックとの境界が鋭角にならないようにする方が好ましい。次いで、焼成済みの積層体を、分割線１２３，１２４に沿って個片に分割する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−４４８８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、セラミックグリーンシートの電極用貫通孔に充填された導電性ペーストは、加工中に剥離しやすい。例えば、分割用貫通孔を形成するため金型を用いた機械的な打ち抜き加工を行うと、電極用貫通孔に充填された導電性ペーストは、金型に引っ張られるので電極用貫通孔から剥離しやすい。また、分割用貫通孔に焼失材料を充填するためセラミックグリーンシート上に焼失材料を配置し、スキージを用いて掻き取るときに、掻き取りが強すぎると、電極用貫通孔に充填された導電性ペーストは、焼失材料から加わる圧力によって電極用貫通孔から押し出され、剥離しやすい。
【０００６】
本発明は、かかる実情に鑑み、側面電極を形成するための導電性ペーストが加工中に剥離しにくい積層型セラミック電子部品の製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決するために、以下のように構成した積層型セラミック電子部品の製造方法を提供する。
【０００８】
積層型セラミック電子部品の製造方法は、複数の個基板になる部分を含む未焼結のセラミック層を積層して積層体を形成し、前記積層体を焼成した後に、前記個基板に分割して積層型セラミック電子部品を製造する。積層型セラミック電子部品の製造方法は、前記積層体を形成するための未焼結の前記セラミック層のうち、少なくとも一層の第１のセラミック層について、（ｉ）前記個基板になる部分に、前記個基板になる部分の境界線との間に間隔を設けて並ぶ複数の第１の貫通孔を形成する第１の工程と、（ii）前記第１の貫通孔に導電性ペーストを充填する第２の工程と、（iii）前記第１の貫通孔に前記導電性ペーストが充填された未焼結の前記第１のセラミック層に、前記第１の貫通孔に部分的に重なり、かつ前記境界線に達する第２の貫通孔を形成する第３の工程と、（iｖ）前記第２の貫通孔に、前記積層体を焼成するときに焼失する焼失材料を充填する第４の工程とを備える。前記積層体を焼成した後に、前記第１のセラミック層の前記第１の貫通孔に充填された前記導電性ペーストが焼結してビアホール導体が形成され、該ビアホール導体は、前記第１のセラミック層の前記第２の貫通孔に充填された前記焼失材料が焼失して形成された空間内に露出する。積層型セラミック電子部品の製造方法は、前記空間内に露出した前記ビアホール導体にめっき処理を施して側面電極を形成する工程をさらに備える。
【０００９】
上記構成によれば、複数の第１の貫通孔に導電性ペーストを充填することにより、第１の貫通孔に充填された導電性ペーストが第１のセラミック層に接触する接触面積が増え、導電性ペーストの体積当たりの接触面積が大きくなる。その結果、第２の貫通孔を形成するときに、第１の貫通孔に充填された導電性ペーストの剥離を抑制できる。
【００１０】
好ましくは、前記積層体を形成するための未焼成の前記セラミック層のうち、前記第１のセラミック層に積層される少なくとも一層の第２のセラミック層について、（ａ）前記第１のセラミック層に積層されたときに前記第１のセラミック層の前記第１の貫通孔と重なる領域の少なくとも一部分を残して、前記第１のセラミック層に積層されたときに前記第１のセラミック層の前記第２の貫通孔と重なる領域に第３の貫通孔を形成する工程と、（ｂ）第３の貫通孔に前記焼失材料を充填する工程とを備える。前記積層体を焼成した後に、前記第２のセラミック層の前記第３の貫通孔に充填された前記焼失材料が焼失して形成された空間が、前記第１のセラミック層の前記第２の貫通孔に充填された前記焼失材料が焼失して形成された前記空間と連通する。
【００１１】
この場合、第２のセラミック層には第１の貫通孔を形成しないため、第２のセラミック層にも第１の貫通孔を形成する場合に比べ、焼成後において、ビアホール導体とビアホール導体に隣接するセラミック層との厚みの差を小さくすることができる。これにより、焼成後の積層体の主面のうねりや凹凸を抑制し、積層型セラミック電子部品の主面の平面度を向上することができる。
【００１２】
好ましくは、前記第１のセラミック層のうち少なくとも１層について、前記第２の工程の後、かつ前記第３の工程の前に、当該セラミック層の主面に前記第１の貫通孔に充填された前記導電性ペーストに重なるように、導電性を有する接続導体を形成する工程をさらに備える。
【００１３】
この場合、第３の工程において第２の貫通孔を形成するときに、第１のセラミック層の第１の貫通孔に充填された導電性ペーストは接続導体にも接するため、第１の貫通孔に充填された導電性ペーストの剥離をさらに抑制できる。
【００１４】
好ましくは、前記第１のセラミック層は、磁性体フェライト材料を含む。
【００１５】
この場合、磁性体フェライト材料を含む第１のセラミック層には、めっきが付着しやすくなるため、露出したビアホール導体の間の間隔をめっきでつなぎ、側面電極を一体的に形成することが、容易である。
【００１６】
好ましくは、前記積層体の主面に、電子部品を実装するためのランド電極が形成され、前記側面電極は前記ランド電極に電気的に接続される。
【００１７】
この場合、電磁誘導ノイズを低減できる。すなわち、ランド電極に接続された配線が、磁性体フェライト材料を含む第１のセラミック層の内部に形成されていると電磁誘導ノイズが発生するが、ランド電極に電気的に接続される側面電極は、磁性体フェライト材料を含む第１のセラミック層の外側に形成されるため、電磁誘導ノイズを低減できる。
【００１８】
好ましい一態様において、前記第１のセラミック層は、非磁性体フェライト材料を含み、前記側面電極と前記ランド電極間を接続する配線が該非磁性体フェライト材料からなる第１のセラミック層に接している。
【発明の効果】
【００１９】
本発明によれば、側面電極を形成するための導電性ペーストが加工中に剥離しにくい。
【図面の簡単な説明】
【００２０】
【図１】セラミックグリーンシートの（ａ）要部平面図、（ｂ）要部断面図である。（実施例１）
【図２】セラミックグリーンシートの（ａ）要部平面図、（ｂ）要部断面図である。（実施例１）
【図３】セラミックグリーンシートの（ａ）要部平面図、（ｂ）要部断面図である。（実施例１）
【図４】セラミックグリーンシートの（ａ）要部平面図、（ｂ）要部断面図である。（実施例１）
【図５】セラミックグリーンシートの（ａ）要部平面図、（ｂ）要部断面図である。（実施例１）
【図６】積層型セラミック電子部品の断面図である。（実施例１）
【図７】積層型セラミック電子部品の断面図である。（実施例１）
【図８】セラミックグリーンシートの（ａ）要部平面図、（ｂ）要部断面図である。（変形例１）
【図９】セラミックグリーンシートの（ａ）要部平面図、（ｂ）要部断面図である。（変形例１）
【図１０】セラミックグリーンシートの（ａ）要部平面図、（ｂ）要部断面図である。（変形例１）
【図１１】積層型セラミック電子部品の断面図である。（実施例１の別例１）
【図１２】セラミックグリーンシートの要部平面図である。（実施例１の別例２）
【図１３】積層型セラミック電子部品の斜視図である。（従来例１）
【図１４】セラミックグリーンシートの（ａ）断面図、（ｂ）平面図である。（従来例１）
【図１５】セラミックグリーンシートの平面図である。（従来例２）
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について、図１〜図１２を参照しながら説明する。
【００２２】
＜実施例１＞  実施例１の積層型セラミック電子部品１０について、図１〜図７、図１１及び図１２を参照しながら説明する。
【００２３】
図６は、積層型セラミック電子部品１０の断面図である。図６に示すように、積層型セラミック電子部品１０は、基板本体１２の一方主面１２ａに、部品を実装するためのランド電極３８が形成されている。ランド電極３８には、例えば半導体素子２やチップコンデンサ等の表面実装部品４が接続される。部品を実装しない場合には、ランド電極３８を無くすことができる。
【００２４】
基板本体１２の側面１２ｓには、側面電極４０，４２が形成されている。側面電極４０，４２は、積層型セラミック電子部品１０を他の回路基板等に実装するための外部端子として用いてもよい。
【００２５】
基板本体１２は、順に、第１の非磁性フェライト層１４ａ、第１の磁性フェライト層１６ａ、中間非磁性フェライト層１４ｂ、第２の磁性フェライト層１６ｂ、第２の非磁性フェライト層１４ｃが積層されている。各層１４ａ，１４ｂ，１４ｃ，１６ａ，１６ｂは、１層又は２層以上のセラミック層からなる。
【００２６】
第１及び第２の磁性フェライト層１６ａ，１６ｂは、例えば、酸化鉄、酸化亜鉛、酸化ニッケル及び酸化銅を主成分とする磁性フェライトと、セラミック材料とを含む。すなわち、第１及び第２の磁性フェライト層１６ａ，１６ｂは、磁性体セラミック材料を含む。第１及び第２の非磁性フェライト層１４ａ，１４ｃと中間非磁性フェライト層１４ｂとは、例えば、酸化鉄、酸化亜鉛及び酸化銅を主成分とする非磁性フェライトとセラミック材料とを含む。もろくて欠けやすい第１及び第２の磁性フェライト層１６ａ，１６ｂは、基板本体１２の主面１２ａ，１２ｂに露出しないように第１及び第２の非磁性フェライト層１４ａ，１４ｃに覆われ、保護されている。
【００２７】
側面電極４０，４２は、基板本体１２の各層１４ａ，１４ｂ，１４ｃ，１６ａ，１６ｂが積層される積層方向（図において上下方向）に延在し、少なくとも第１及び第２の磁性フェライト層１６ａ，１６ｂと中間非磁性フェライト層１４ｂに沿って形成されている。側面電極４０，４２の端部が、第１及び／又は第２の非磁性フェライト層１４ａ，１４ｃに沿って形成されてもよい。
【００２８】
側面電極４０，４２は、面内配線導体３２，３４と層間接続導体３６とを介してランド電極３８に電気的に接続されている。図７の断面図に示す積層型セラミック電子部品１０ａのように、側面電極４０，４２に接続された面内配線導体３２ａ，３４ａが、磁性フェライト層１６ａと非磁性フェライト層１４ａとの間に形成されてもよい。また、図１１の断面図に示す積層セラミック型電子部品１０ｂのように、側面電極４０，４２に接続された面内配線導体３２ｂ，３４ｂが、非磁性フェライト層１４ａ，１４ｃの外側表面に形成されてもよい。
【００２９】
側面電極４０，４２は、磁性フェライト層１６ａ，１６ｂの内部を通らないので、電磁誘導ノイズを低減できる。すなわち、ランド電極３８に接続された配線が、磁性体フェライト材料を含む磁性フェライト層１６ａ，１６ｂの内部を貫通して形成されていると配線とコイルの磁束の結合が大きくなり、配線に電磁誘導ノイズが発生する。ランド電極３８に電気的に接続される側面電極４０，４２は磁性フェライト層１６ａ，１６ｂの外側に形成されるため、コイルの磁束との結合が弱くなり、電磁誘導ノイズを低減できる。磁性フェライト層１６ａと非磁性フェライト層１４ａとの間、非磁性フェライト層１４ａの内層および非磁性フェライト層１４ａの外側表面のいずれかに面内配線導体３４，３４ａ，３４ｂが設けられる。いずれの場合でも同様にノイズの低減効果が得られる。
【００３０】
配線がチップコンデンサに直列に接続される場合は、配線に寄生するインダクタンスがチップコンデンサの容量に影響する。基板本体１２の側面１２ｓに形成された側面電極４０，４２を通る配線のインダクタンスは磁性フェライト層１６ａ，１６ｂの内部を貫通する配線のインダクタンスより小さい。側面電極を用いると、チップコンデンサの容量に対する影響を小さくすることができる。
【００３１】
また、基板本体の内部に配線を形成する場合には、基板本体の側面との間に間隔を設けて層間接続導体を形成する必要があるが、側面電極を形成する場合には、基板本体の側面との間に間隔を設ける必要がないため、基板本体の内部に配線を形成する場合よりも基板本体を小型化できる。
【００３２】
積層型セラミック電子部品１０は、複数の個基板になる部分を含む未焼結のセラミック層を積層して積層体を形成し、積層体を焼成した後に、個基板に分割することにより、製造することができる。焼成後の基板本体１２の厚みは、例えば１００〜２０００μｍである。
【００３３】
次に、積層型セラミック電子部品１０の製造工程について、図１〜図５を参照しながら説明する。図１〜図５において、（ａ）は要部平面図である。（ｂ）は、（ａ）の線Ｘ−Ｘに沿って切断した要部断面図である。
【００３４】
（１）まず、基板本体１２の各層１４ａ，１４ｂ，１４ｃ，１６ａ，１６ｂのセラミック層を形成するため、セラミック材料粉末を含み、シート状に成形された未焼結のセラミックグリーンシートを準備する。
【００３５】
第１及び第２の磁性フェライト層１６ａ，１６ｂになるセラミックグリーンシートには、例えば、酸化鉄、酸化亜鉛、酸化ニッケル及び酸化銅を主成分とする磁性フェライトを添加する。第１及び第２の非磁性フェライト層１４ａ，１４ｃや中間非磁性フェライト層１４ｂになるセラミックグリーンシートには、例えば、酸化鉄、酸化亜鉛及び酸化銅を主成分とする非磁性フェライトを添加する。
【００３６】
側面電極４０，４２が形成されるセラミックグリーンシート２０については、図１に示すように、個片になる部分に、個片になる部分の境界線２９との間に間隔を設けて並ぶ複数の第１の貫通孔２２を形成する。境界線２９は、個片に分割するための分割線に含まれる。
【００３７】
例えば、不図示のキャリアシートが貼り付けられたセラミックグリーンシート２０の下面２０ｂ側から、第１の貫通孔２２をレーザ加工する。あるいは、金型を用いて打ち抜き加工を行い、第１の貫通孔２２を形成する。第１の貫通孔２２同士は、互いに離れていても、互いに１点で接していても、互いに重なり合い、連通していてもよい。
【００３８】
なお、第１の貫通孔２２は、図１（ａ）に示すように、境界線２９の片側において１列に形成されても、例えば図１２の要部断面図に示すように、境界線２９の片側において２列以上形成されてもよい。
【００３９】
次いで、図２に示すように、第１の貫通孔２２に、導電性材料を含むペースト状の導電性ペースト２４を充填する。例えば、不図示のキャリアシートが貼り付けられたセラミックグリーンシート２０の下面２０ｂ側から、スクリーン印刷等の方法によって、第１の貫通孔２２に導電性ペースト２４を充填する。
【００４０】
次いで、図３に示すように、境界線２９に重なるように、第２の貫通孔２８を形成する。例えば、金型を用いて打ち抜き加工を行い、第２の貫通孔２８を形成する。
【００４１】
第２の貫通孔２８は、各第１の貫通孔２２に部分的に重なるように形成する。これにより、第１の貫通孔２２と第２の貫通孔２８とが連通する開口２５が形成され、開口２５には、第１の貫通孔２２に充填された導電性ペースト２４の切断面が露出する。
【００４２】
複数の第１の貫通孔２２に導電性ペースト２４を充填することにより、第１の貫通孔２２に充填された導電性ペースト２４がセラミックグリーンシート２０に接触する接触面積が増え、導電性ペースト２４の体積当たりの接触面積が大きくなる。その結果、第２の貫通孔２８を形成するときに、第１の貫通孔２２に充填された導電性ペースト２４の剥離を抑制できる。
【００４３】
例えば、円錐形状あるいは円筒形状の第１の貫通孔２２を形成し、第２の貫通孔２８は第１の貫通孔２２の円錐形状あるいは円筒形状の中心線を含まないように形成し、第１の貫通孔２２の円形断面の半分以上を残すようにする。この場合、第２の貫通孔２８を形成することにより形成された開口２５は、第１の貫通孔２２に充填された導電性ペースト２４の開口２５に平行な最大断面よりも小さくなるため、第１の貫通孔２２に充填された導電性ペースト２４は開口２５から抜け出しにくい。すなわち、第１の貫通孔２２に充填された導電性ペースト２４は、第２の貫通孔２８を形成するときに、セラミックグリーンシート２０から剥離しにくい。
【００４４】
第１の貫通孔同士が互いに重なり合うように形成すると、それぞれの第１の貫通孔に充填された導電性ペーストがつながって一体となる。この場合、第１の貫通孔同士が１点で接し、あるいは互いに離れるように形成されていると場合と比べ、第２の貫通孔を形成するときにセラミックグリーンシートから剥離しにくい。
【００４５】
次いで、不図示のキャリアシートが貼り付けられたセラミックグリーンシート２０の下面２０ｂ側から、スクリーン印刷等の方法によって、第２の貫通孔２８に、積層体を焼成するときに焼失する焼失材料２７としてカーボンペースト等を充填する。
【００４６】
側面電極４０，４２が形成されないセラミックグリーンシート２０ｘについては、図５に示すように、第１の貫通孔を形成せず、同様の方法で、第３の貫通孔２２ｘのみを加工し、第３の貫通孔２２ｘにカーボンペースト等の焼失材料２７を充填する。第３の貫通孔２２ｘは、セラミックグリーンシート２０，２０ｘを積層したときに、第２の貫通孔２２に重なる領域に形成する。
【００４７】
図示していないが、セラミックグリーンシート２０，２０ａの上面２０ａ又は下面２０ｂには、導電性ペーストをスクリーン印刷法やグラビア印刷法等により印刷するか、あるいは所定パターン形状の金属箔を転写する等の方法で、コイル３０や配線導体になる面内接続導体３２，３２ａ，３４，３４ａを形成する。また、層間接続導体３６を形成するセラミックグリーンシート２０，２０ｘについては、第１の貫通孔２２に導電性ペースト２４を充填するのと同じ方法で、貫通孔を形成し、この貫通孔に導電性ペーストを充填する。また、セラミックグリーンシートのうち基板本体１２の主面１２ａ，１２ｂになる部分には、個片に分割するための分割線に重なるブレイク用溝を形成する。
【００４８】
（２）次いで、基板本体１２の各層を形成する未焼結のセラミックグリーンシートを、所定の順序で積層し、積層体を形成する。このとき、第１の貫通孔２２が形成されたセラミックグリーンシート２０の第２の貫通孔２８の位置と、第１の貫通孔２２が形成されていないセラミックグリーンシート２０ｘの第３の貫通孔２８ｘとの位置とが重なり合うように積層する。
【００４９】
（３）次いで、積層体を焼成する。焼成により、基板本体１２の各層を形成するセラミックグリーンシートに含まれるセラミック材料粉末や導電性ペーストを焼結させる。第１の貫通孔２２に充填された導電性ペースト２４が焼結してビアホール導体が形成される。第２の貫通孔２８及び第３の貫通孔２８ｘに充填された焼失材料２７は焼成により焼失するため、焼成済み積層体には、積層体の各層が積層された積層方向に貫通する空間が形成され、この空間内にビアホール導体が露出する。
【００５０】
（４）次いで、焼成済みの積層体のランド電極及び空間内に露出するビアホール導体にめっき処理を施す。このとき、めっきは磁性フェライト層１６ａ，１６ｂの端面にも付着しやすいため、ビアホール導体が間隔を設けて露出していても、それらの間をつなぐように、磁性フェライト層１６ａ，１６ｂの端面にめっきが付着し、複数のビアホール導体に接続された側面電極４０，４２が形成される。
【００５１】
（６）次いで、ランド電極に表面実装部品４や半導体素子２などの部品を実装した後、ブレイク用溝に沿って切断し、個片に分割することにより、積層型セラミック電子部品１０を得ることができる。
【００５２】
＜変形例１＞  図８〜図１０に示すように、セラミックグリーンシート２０に接続導体２６を形成してもよい。図８〜図１０において、（ａ）は要部平面図である。（ｂ）は、（ａ）の線Ｘ−Ｘに沿って切断した要部断面図である。
【００５３】
図８に示すように、セラミックグリーンシート２０に第１の貫通孔２２を形成し、第１の貫通孔２２に導電性ペースト２４を充填した後に、第１の貫通孔２２に充填された導電性ペースト２４に重なる接続導体２６を形成する。接続導体２６は、導電性ペーストをスクリーン印刷等により塗布したり、金属箔を貼り付けたりすることによって形成する。接続導体２６の形状は、矩形状でも良いが、六角形や菱形等の、長辺部分が境界線２９に対して位置される形状でも良い。
【００５４】
次いで、図９に示すように、第２の貫通孔２８を形成する。セラミックグリーンシート２０と導電性ペースト２４と接続導体２６は、それぞれの一部分が除去される。第１の貫通孔２２に充填された導電性ペースト２４は、接続導体２６にも接しているため、接続導体２６がない場合に比べると、第２の貫通孔２８を形成するときにセラミックグリーンシート２０から、さらに剥離しにくくなる。
【００５５】
次いで、図１０に示すように、第２の貫通孔２８に焼失材料２７を充填する。
【００５６】
接続導体２６は、第１の貫通孔２２に充填された導電性ペースト２４に重なるだけでなく、セラミックグリーンシート２０に沿って伸びるように形成し、面内接続導体を兼ねるようにしてもよい。
【００５７】
＜変形例２＞  側面電極４０，４２が形成される磁性フェライト層１６ａ，１６ｂのセラミックグリーンシートは、図５のように第３の貫通孔２８ｘに焼失材料２７が充填されたセラミックグリーンシート２０ｘを含んでいてもよい。この場合、第１の貫通孔２２に導電性ペーストが充填されたセラミックグリーンシート２０の間に、第１の貫通孔２２が形成されていないセラミックグリーンシート２０ｘが積層されることにより、ビアホール導体が積層方向に離れて形成されても、めっきは磁性フェライト層１６ａ，１６ｂの端面にも付着しやすいため、離れたビアホール導体同士をつなぐように側面電極を形成できる。
【００５８】
第１の貫通孔２２に導電性ペーストが充填されたセラミックグリーンシート２０の間に、第１の貫通孔が形成されていないセラミックグリーンシート２０ｘを介在させ、第１の貫通孔２２に導電性ペースト２４が充填されたセラミックグリーンシート２０の枚数を減らすと、基板本体１２の主面１２ａ，１２ｂの平面度を高めることができる。
【００５９】
すなわち、第１の貫通孔２２に充填された導電性ペースト２４は、セラミックグリーンシート２０よりも、セラミックグリーンシート２０に貼り付けられたキャリアフィルムの厚み分だけ、焼成前の積層方向の寸法（厚み）が大きい上、焼成時の収縮率がセラミックグリーンシート２０よりも小さい。そのため、第１の貫通孔２２に充填された導電性ペースト２４が焼結したビアホール導体の積層方向の寸法は、ビアホール導体が形成されたセラミック層の厚みよりも大きくなり、基板本体１２の主面１２ａ，１２ｂの平面度が低下する原因となる。
【００６０】
第１の貫通孔２２に導電性ペースト２４が充填されたセラミックグリーンシート２０の枚数が減ると、このような基板本体１２の主面１２ａ，１２ｂの平面度の低下が抑制され、基板本体１２の主面１２ａ，１２ａの平面度を高めることができる。
【００６１】
＜まとめ＞  以上に説明したように、側面電極を形成するため、複数の第１の貫通孔を形成し、導電性ペーストを充填すると、充填された導電性ペーストは加工中に剥離しにくい。
【００６２】
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
【００６３】
例えば、本発明は、コイルが形成された積層型セラミック電子部品以外の積層型セラミック電子部品に広く適用することができる。
【符号の説明】
【００６４】
１０，１０ａ，１０ｂ  積層型セラミック電子部品
１２  基板本体
１２ａ，１２ｂ  主面
１２ｓ  側面
１４ａ，１４ｂ，１４ｃ  非磁性フェライト層
１６ａ，１６ｂ  磁性フェライト層
２０，２０ｘ  セラミックグリーンシート
２２，２２ｘ  第１の貫通孔
２４  導電性ペースト
２５  開口
２６  接続導体
２７  焼失材料
２８，２８ｘ  第２の貫通孔
２９  境界線
３２，３２ａ，３２ｂ  面内配線導体
３４，３４ａ，３４ｂ  綿内配線導体
３６  層間接続導体
３８  ランド電極
４０，４２  側面電極
【図１】
2012089818.tif 000003
【図２】
2012089818.tif 000004
【図３】
2012089818.tif 000005
【図４】
2012089818.tif 000006
【図５】
2012089818.tif 000007
【図６】
2012089818.tif 000008
【図７】
2012089818.tif 000009
【図８】
2012089818.tif 000010
【図９】
2012089818.tif 000011
【図１０】
2012089818.tif 000012
【図１１】
2012089818.tif 000013
【図１２】
2012089818.tif 000014
【図１３】
2012089818.tif 000015
【図１４】
2012089818.tif 000016
【図１５】
2012089818.tif 000017