(57)【要約】【課題】内部電源と、該内部電源に電源を供給する補償容量部を有する半導体装置では、コンデンサの容量値が配置場所で変化するため、容量値の見積もりが煩雑になるという問題を解決する。【解決手段】内部電源と、該内部電源に電源を供給する補償容量部を有する半導体装置の補償容量部のレイアウト配置の際に、補償容量部を構成する領域に拡散層の矩形領域を配置する。また、該拡散層の矩形領域の各辺に対し、各辺の中心が直行する箇所に矩形開口部を設ける。また、該拡散層の矩形領域の中心線近傍に沿ってゲート電極を直行するように形成する。また、該拡散層の該矩形領域の四隅に上層の金属層と接続するためのコンタクトを形成する。また、該ゲート電極と該拡散層の矩形開口部の重なる箇所にゲート電極と上層の金属層を接続するコンタクトを形成する。また、該ゲート電極が直行する箇所で容量を形成する。また、補償容量の単位セルを構成する。【選択図】図５
2012151166.tif 000002
【特許請求の範囲】
【請求項１】
内部電源と、
前記内部電源に電源を供給する補償容量部と
を具備し、
前記補償容量部は、
前記補償容量部を構成する領域に配置された拡散層の矩形領域と、
前記拡散層の矩形領域の各辺に対し、各辺の中心が直行する箇所に設けられた矩形開口部と、
前記拡散層の矩形領域の中心線近傍に沿って直行するゲート電極と、
前記拡散層の前記矩形領域の四隅に、前記拡散層と上層の金属層とを接続する第１コンタクトと、
前記ゲート電極と前記拡散層の矩形開口部の重なる箇所に、前記ゲート電極と上層の金属層とを接続する第２コンタクトと、
前記ゲート電極が直行する箇所で形成された容量と、
補償容量の単位セルと
を具備する
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記単位セルは、半導体基板上に、行及び列に対してマトリックス状（格子状）に配置されている
半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置であって、
前記拡散層と金属層とを接続する第１コンタクトと、前記ゲート電極と金属層とを接続する第２コンタクトとは、交互に配置されている
半導体装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の半導体装置であって、
前記ゲート電極と上層の金属層を接続する第２コンタクトを形成した領域の拡散層は、該拡散層の端を単位セルの各辺に対し水平方向に変化させることで、該拡散層の面積率が調整される
半導体装置。
【請求項５】
内部電源を設けることと、
前記内部電源に電源を供給する補償容量部を設けることと、
前記補償容量部を構成する領域に拡散層の矩形領域を配置することと、
前記拡散層の矩形領域の各辺に対することと、各辺の中心が直行する箇所に矩形開口部を設けることと、
前記拡散層の矩形領域の中心線近傍に沿ってゲート電極を直行するように形成することと、
前記拡散層の前記矩形領域の四隅に、前記拡散層と上層の金属層とを接続するための第１コンタクトを形成することと、
前記ゲート電極と前記拡散層の矩形開口部の重なる箇所に、前記ゲート電極と上層の金属層とを接続する第２コンタクトを形成することと、
前記ゲート電極が直行する箇所で容量を形成することと、
補償容量の単位セルを構成することと
を含む
半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法であって、
前記単位セルを、半導体基板上に、行及び列に対してマトリックス状（格子状）に配置すること
を更に含む
半導体装置の製造方法。
【請求項７】
請求項５又は６に記載の半導体装置の製造方法であって、
前記拡散層と金属層とを接続する第１コンタクトと、前記ゲート電極と金属層とを接続する第２コンタクトとを交互に配置すること
を更に含む
半導体装置の製造方法。
【請求項８】
請求項５乃至７のいずれか一項に記載の半導体装置の製造方法であって、
前記ゲート電極と上層の金属層を接続するコンタクトを形成した領域の拡散層の端を単位セルの各辺に対し水平方向に変化させることで、拡散層の面積率を調整すること
を更に含む
半導体装置の製造方法。
【請求項９】
請求項５乃至８のいずれか一項に記載の半導体装置の製造方法を、計算機に実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に半導体装置の補償容量部のレイアウト構成に関する。
【背景技術】
【０００２】
半導体集積回路の技術分野において、集積密度増加及びローコスト（低価格化）要求に伴い、チップサイズ縮小化の要求（必要性）が高まってきた。
【０００３】
一般に、多くの半導体集積回路では電源電位を安定化させるために多くの補償容量（ｃｏｍｐｅｎｓａｔｉｏｎ  ｃａｐａｃｉｔｏｒ）を半導体集積回路上に設けている。したがって、補償容量の配置数によりチップサイズが増大することもあるため、小面積で容量値の大きな補償容量の作成が望まれている。
【０００４】
＜従来技術＞
従来技術として、特許文献１（特開２００６−２９４８６７号公報）に、半導体装置及び半導体装置の製造方法が開示されている。
【０００５】
従来技術は、半導体装置の補償容量部の配置自由度を高め、更に、平坦化効果を得ることを目的としており、回路素子に電源を供給する内部電源と、内部電源に電源を供給する補償容量部とを有している。
【０００６】
［補償容量部の単位セルの基本構造］
図１は、補償容量部の単位セルの基本構造を示す概念図である。
同図（ａ）は、平面図を示している。同図（ｂ）は、同図（ａ）のｂ−ｂ線に沿った断面図を示している。
【０００７】
図２は、図１に示す補償容量部の各積層位置における平面図である。
同図（ａ）〜（ｄ）の各平面図は、図１（ｂ）の３ａ−３ａ線〜３ｄ−３ｄ線に各々対応している。すなわち、同図（ａ）は、図１（ｂ）の３ａ−３ａ線に沿った断面図を示している。同図（ｂ）は、図１（ｂ）の３ｂ−３ｂ線に沿った断面図を示している。同図（ｃ）は、図１（ｂ）の３ｃ−３ｃ線に沿った断面図を示している。同図（ｄ）は、図１（ｂ）の３ｄ−３ｄ線に沿った断面図を示している。
【０００８】
なお、積層方向は、図１（ｂ）に白抜き矢印で示されている。
【０００９】
図１（ｂ）に示すように、補償容量部３４は、半導体基板（図示せず）上に、蓄電部１（拡散層２、誘電体層３、及びゲート電極４）と、絶縁層５と、金属層６と、コンタクト７とを有している。
【００１０】
蓄電部１は、拡散層２と、誘電体層３と、ゲート電極４とが少なくとも一部で重複するように形成されている。拡散層２、誘電体層３、及びゲート電極４は、積層方向に、この順で積層されている。ゲート電極４は、積層面と平行方向に網の目状に広がっている。
【００１１】
蓄電部１の積層方向上方には、絶縁層５を挟んで、拡散層２に接地電位を与える金属層６が形成されている。
【００１２】
絶縁層５は、蓄電部１（拡散層２、誘電体層３、及びゲート電極４）と金属層６との間に形成されている。
【００１３】
金属層６は、拡散層２の電位を規定する。ここでは、金属層６は、接地されているものとする。
【００１４】
コンタクト７が、拡散層２から金属層６に向かって積層方向に延びており、拡散層２と金属層６とを電気的に接続している。コンタクト７は、図２（ｂ）（ｃ）に示すように、ゲート電極４の網の目の開口部１８を通って延びている。
【００１５】
この結果、拡散層２は、コンタクト７を介して金属層６から接地電位（ＧＮＤ）を与えられる。
【００１６】
［障害物を避けるための不規則な形状での配置］
図３は、従来技術の障害物を避けるための不規則な形状での配置を示している。
【００１７】
実際の配置例では、図３に示すように、障害物を避けるために不規則な形状となることもあるが、この場合でも、拡散層２の各部は、マトリックス状（ｍａｔｒｉｘ：格子状）に配列された矩形開口部１２を多数備えた矩形形状となっている。すなわち、矩形開口部１２は、拡散層２に形成されている。
【００１８】
各単位セルは、相互に接続されているので、拡散層２に対して少なくとも１箇所に対して電圧を印加すれば、拡散層２全体が同一の電位状態となる。
【００１９】
したがって、コンタクト７は、拡散層２全体で、少なくとも１つあれば良い。
【００２０】
拡散層２の単位セルは、図１（ａ）に示すように、中央部に正方形の矩形開口部１２を有する矩形形状である。
【００２１】
拡散層２は、基板がＰ型高濃度基板である場合は、Ｎ型高濃度拡散領域となる。
【００２２】
拡散層２は、実際には、図２（ａ）に示すように、マトリックス状（格子状）に配列された矩形開口部１２を有する、複数の単位セルの集合体である。
【００２３】
誘電体層３は、ゲート電極４と拡散層２との間に設けられ、コンデンサの誘電体としての機能を有している。誘電体層３は、酸化シリコン膜で形成されている。
【００２４】
ゲート電極４は、図２（ｂ）に示すように、拡散層２と同様、マトリックス状（格子状）に配列された開口部１８を有している。
【００２５】
また、ゲート電極４は、互いに略直角（９０度前後）の関係にある複数の縦列１３と複数の横列１４とから形成されており、先端部付近にコンタクト９が形成されている。
【００２６】
コンタクト９は、補償容量部３４内を積層方向に延び、所定の位置で電源ＶＤＤ（電源電圧）に接続している。
【００２７】
ゲート電極４の各部位は、縦列１３と横列１４とが互いに交差し、電気的に接続されているため、拡散層２の説明において述べたのと同様の理由で、電源ＶＤＤとの接続位置（コンタクト９）は、少なくとも１箇所あれば良い。
【００２８】
ゲート電極４は、コンタクト７の貫通位置の確保と、電源ＶＤＤへの接続の容易性と、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：化学機械研磨）プロセスにおける平坦化効果の得やすさとを考慮して、このようなマトリックス状（格子状）の形状としている。
【００２９】
しかし、かかる目的を達成し、同様の効果を得られる限り、他の形状を採用することもできる。より一般的には、ゲート電極４は、積層面と平行方向に網の目状に広がっていれば良い。
【００３０】
ゲート電極４は、各縦列１３の中心線１５、及び各横列１４の中心線１６が矩形開口部１２の中心１７を通るように形成されている。
【００３１】
また、拡散層２の矩形開口部１２と、ゲート電極４の開口部１８は、互いに同一ピッチで形成され、更に、「ｘ（横列）方向」及び「ｙ（縦列）方向」に半ピッチずつずらされて配置されている。
【００３２】
この結果、図２（ｂ）に示すように、ゲート電極４の縦列１３と横列１４との交差領域１９が、拡散層２の矩形開口部１２の直上に配置され、交差領域１９以外の一般部２０が拡散層２の層上に配置される。
【００３３】
後者の領域は、拡散層２と誘電体層３とゲート電極４との積層構造となるため、図１に示すように、これらの層の重複部１１ａ〜１１ｄとなり、コンデンサが形成される。
【先行技術文献】
【特許文献】
【００３４】
【特許文献１】特開２００６−２９４８６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００３５】
従来技術において、単位セルをマトリックス状（格子状）に配置した場合、形成されるコンデンサ部分となる重複部１１ａ〜１１ｄのそれぞれが隣接する単位セルと共有されるため、コンデンサの容量値が配置場所で変化するため、容量値の見積もりが煩雑になるという問題がある。
【００３６】
図４は、従来の単位セルの範囲を示した図である。
図４に示すように、単位セルは、コンタクト７の中心を結ぶ矩形領域２５の範囲となり、従来技術のコンデンサは、矩形領域２５をマトリックス状（格子状）に並べて形成される。したがってゲート電極４と拡散層２が重なっている部分であるコンデンサ部分となる重複部１１ａ〜１１ｄにおいて、矩形領域２５内の矩形領域２１ａ〜２１ｄの図形部分のみが単位セル当たりのコンデンサ領域となり、繰り返し配置する境界部に単位セル当たりのコンデンサ領域がかかる（重複する）ため、中央部、上下、左右の領域でコンデンサの容量値が変わってくるためである。
【課題を解決するための手段】
【００３７】
本発明では、内部電源と、内部電源に電源を供給する補償容量部を有する半導体装置の補償容量部のレイアウト配置において、補償容量部を構成する領域に拡散層の矩形領域を配置し、拡散層の矩形領域の各辺に対し、各辺の中心が直行する箇所に矩形開口部を有する。また、拡散層の矩形領域の中心線近傍に沿ってゲート電極を直行するように形成する。また、拡散層の矩形領域の四隅（４つの角部）に上層の金属層と接続するためのコンタクトを形成する。また、ゲート電極と拡散層の矩形開口部の重なる箇所にゲート電極と上層の金属層を接続するコンタクトを形成する。また、ゲート電極が直行する箇所で容量（ｃａｐａｃｉｔｏｒ）を形成する。また、補償容量の単位セルを形成する。
【００３８】
本発明に係る半導体装置は、内部電源と、該内部電源に電源を供給する補償容量部とを具備する。該補償容量部は、該補償容量部を構成する領域に配置された拡散層の矩形領域と、該拡散層の矩形領域の各辺に対し、各辺の中心が直行する箇所に設けられた矩形開口部と、該拡散層の矩形領域の中心線近傍に沿って直行するゲート電極と、該拡散層の該矩形領域の四隅に、該拡散層と上層の金属層とを接続する第１コンタクトと、該ゲート電極と該拡散層の矩形開口部の重なる箇所に、該ゲート電極と上層の金属層とを接続する第２コンタクトと、該ゲート電極が直行する箇所で形成された容量と、補償容量の単位セルとを具備する。
【００３９】
本発明に係る半導体装置の製造方法では、内部電源を設ける。また、該内部電源に電源を供給する補償容量部を設ける。また、該補償容量部を構成する領域に拡散層の矩形領域を配置する。また、該拡散層の矩形領域の各辺に対することと、各辺の中心が直行する箇所に矩形開口部を設ける。また、該拡散層の矩形領域の中心線近傍に沿ってゲート電極を直行するように形成する。また、該拡散層の該矩形領域の四隅に、該拡散層と上層の金属層とを接続するための第１コンタクトを形成する。また、該ゲート電極と該拡散層の矩形開口部の重なる箇所に、該ゲート電極と上層の金属層とを接続する第２コンタクトを形成する。また、該ゲート電極が直行する箇所で容量を形成する。また、補償容量の単位セルを構成する。
【００４０】
本発明に係るプログラムは、上記の半導体装置の製造方法における処理を、計算機に実行させるためのプログラムである。例えば、レイアウト設計やシミュレーションの段階で、上記の半導体装置の製造方法を計算機に実行させる可能性がある。なお、本発明に係るプログラムは、記憶装置や記憶媒体に格納することが可能である。
【発明の効果】
【００４１】
従来技術の課題であったコンデンサの容量値が配置場所で変化するため、容量値の見積もりが煩雑になるという問題を解決できる。
【図面の簡単な説明】
【００４２】
【図１】従来技術の補償容量部の単位セル（基本セル）の基本構造を示す概念図である。
【図２】図１に示す補償容量部の各積層位置における平面図である。
【図３】従来技術の障害物を避けるための不規則な形状での配置を示す図である。
【図４】従来技術の単位セルの範囲を示した図である。
【図５】本発明に係る補償容量部の単位セルの第１実施形態の平面図を示す概念図である。
【図６】本発明に係る補償容量部の単位セルの断面構造を示す図である。
【図７】本発明に係る補償容量部の単位セルをマトリックス状（格子状）に配置した図である。
【図８】本発明に係る補償容量部の単位セルの第２実施形態の平面図を示す概念図である。
【図９】本発明に係る補償容量部の単位セルの第３実施形態の平面図を示す概念図である。
【図１０】本発明に係る補償容量部の単位セルの第４実施形態の平面図を示す概念図である。
【発明を実施するための形態】
【００４３】
＜第１実施形態＞
以下に、本発明の第１実施形態について添付図面を参照して説明する。
【００４４】
［第１実施形態の構成］
図５、図６を参照して、本発明に係る補償容量部の構成例について説明する。
【００４５】
［単位セルの平面構造］
図５は、本発明に係る半導体装置の補償容量部の単位セル（基本セル）の基本構造の平面図を示す概念図である。
【００４６】
図５に示すように、本発明に係る補償容量部２２は、拡散層２とゲート電極４の重なり部分となる。
【００４７】
補償容量部２２は、半導体基盤のＰウエル（Ｗｅｌｌ）１０上に、Ｎウエル２０、拡散層２、誘電体層３、ゲート電極４が、この順に積層して形成されている。
【００４８】
拡散層２は、対応する辺の中心線上近傍に、辺に沿って矩形開口部１２を設ける。矩形開口部１２は、単位セル当たり各辺の中央近傍箇所に４箇所設けられる。
【００４９】
また、単位セルの四隅となる箇所にコンタクト７を設ける。コンタクト７の中心間（各コンタクト７の中心）を結んだ矩形領域２５が、単位セルの領域となる。単位セルの四隅に配置されたコンタクト７の中心を結ぶ矩形領域２５を単位セルの大きさとして、補償容量部２２の単位セルがマトリックス状（格子状）に配置される。
【００５０】
また、矩形領域２５の各辺の中心線上に指定幅を有するゲート電極４を配置する。ゲート電極４は、拡散層２上に矩形領域２５の中心近傍で直行するように配置され、補償容量部２２となる。
【００５１】
［単位セルの断面構造］
図６は、図５の補償容量部の単位セルの基本構造の断面構造を示す図である。
同図（ａ）は、図５のａ１−ａ２の断面構造を示している。同図（ｂ）は、図５のｂ１−ｂ２の断面構造を示している。
【００５２】
図６に示すように、本発明に係る補償容量部２２は、Ｐウエル１０上にＮウエル２０を形成し、Ｎウエル２０内に拡散層２を設ける。拡散層２は、コンタクト７を介して金属層８０、金属層８１に接続される。拡散層２の矩形開口部１２において、Ｎウエル２０上に導電体層３０を介してゲート電極４を形成する。ゲート電極４は、コンタクト２３を介して電位を規定する上層の積層された金属層８１に接続される。ここで、金属層８０、金属層８１、金属層８１は、同一層であっても別層であっても良い。
【００５３】
図６（ａ）に示すゲート電極４は、Ｎウエル２０上で、導電体層３０の下部にチャネルが形成され、容量として形成される。図６（ｂ）に示すゲート電極４は、拡散層２の矩形開口部１２になるため単なる配線領域となる。この領域で上層の金属層と接続することができる。
【００５４】
［第１実施形態の動作又は製造方法等］
補償容量部２２の単位セルにおいて、半導体基盤内のＰウエル１０上に、Ｎウエル２０を形成する。
【００５５】
次に、Ｎウエル２０内に拡散層２を形成する。
【００５６】
拡散層２の形成処理において、補償容量部２２の中心線上で矩形領域２５の外周上の拡散層２の４辺それぞれに切り欠き部である矩形開口部１２を設ける。
【００５７】
次に、補償容量部２２の中心線上にゲート電極４を直行するように配置する。このとき、ゲート電極４を、矩形開口部１２上に配置する。
【００５８】
矩形領域２５の四隅の頂点のそれぞれにおいて、拡散層２上にコンタクト７を配置する。
【００５９】
拡散層２の４辺それぞれの矩形開口部１２に位置するゲート電極４に、コンタクト２３を配置する。
【００６０】
拡散層２は、コンタクト７を介して上層の積層された金属層８０、金属層８１に接続する。
【００６１】
ゲート電極４は、コンタクト２３を介して上層の積層された金属層８１に接続する。
【００６２】
以上により、補償容量部２２が形成される。
【００６３】
［単位セルのマトリックス状（格子状）配置］
図７は、本発明に係る補償容量部２２の単位セルをマトリックス状（格子状）に配置した図であり、４行、４列で形成される例を示す。
【００６４】
前記補償容量部２２を示す矩形領域２５を半導体基板上に行及び列状にマトリックス状（格子状）に配置し、金属層８０、金属層８１、８１に電源電位を与えることで、半導体装置上に補償容量部２２を形成する。
【００６５】
［第１実施形態のメカニズム及び効果］
本発明に係る補償容量部２２は、補償容量を形成する矩形領域２５内にコンデンサ領域が存在するため、マトリックス状（格子状）に配置する単位セル当たりのコンデンサ部分の容量値が配置位置で変わることはなく、配置個数と容量値が対応しているため、見積もりやすくなる。これにより、見積もりが煩雑になるという従来の問題を解決した。
【００６６】
図５において、補償容量部２２は、拡散層２とゲート電極４の重なり部分の形状として形成される。補償容量部２２の単位セルにおいて、拡散層２の４辺それぞれにコンタクト２３を配置するための切り欠き部（矩形開口部１２）を設けることで、補償容量部２２の形状がコンタクト７の中心を結ぶ矩形領域２５の境界を越えないためである。
【００６７】
また、従来技術では、ゲート電極４の４領域分でしかコンデンサ部を形成できなかったが、本発明では、ゲート電極４の直行する領域もコンデンサ部とすることができるため、単位セル当たりの容量値も増加することができる。
【００６８】
＜第２実施形態＞
以下に、本発明の第２実施形態について説明する。
【００６９】
［第２実施形態の構成］
図８は、本発明の第２実施形態における補償容量部２２の単位セルの平面図を示す概念図である。
【００７０】
ゲート電極４の形状において、第１実施形態では、縦方向の矩形領域と横方向の矩形領域を直交させた形状で形成されているが、第２実施形態では、更に、拡散層２の切り欠き部（矩形開口部１２）の内側境界を４辺とする矩形領域としている。
【００７１】
［第２実施形態の動作又は製造方法等］
切り欠き部（矩形開口部１２）の内側境界を両側それぞれ延長し、同様に延長された直行する内側境界の延長線との交点まで辺を延長する。４辺について同様に切り欠き部（矩形開口部１２）の内側境界を延長して４辺を得る。
【００７２】
［第２実施形態のメカニズム及び効果］
ゲート電極４の面積が増加することにより、補償容量部２２の単位セル当たりの容量値が増加する。
【００７３】
＜第３実施形態＞
以下に、本発明の第３実施形態について説明する。
【００７４】
［第３実施形態の構成］
図９は、本発明の第３実施形態における補償容量部２２の単位セルの平面図を示す概念図である。
【００７５】
コンタクト７とコンタクト２３は、それぞれ上層の配線層に接続される。
【００７６】
コンタクト７とコンタクト２３は、隣接して配置されており、上層の配線層に接続されるまでの配線領域において、それぞれ寄生容量２４を有する。
【００７７】
［第３実施形態の動作又は製造方法等］
コンタクト７とコンタクト２３とを配線で接続し、当該配線上に寄生容量２４を形成する。
【００７８】
［第３実施形態のメカニズム及び効果］
補償容量部２２に加えて、コンタクト７とコンタクト２３間の寄生容量が増加することにより、単位セル当たりの容量値が増加する。
【００７９】
＜第４実施形態＞
以下に、本発明の第４実施形態について説明する。
【００８０】
［第４実施形態の構成］
図１０は、本発明の第４実施形態における補償容量部２２の単位セルの平面図を示す概念図である。
【００８１】
同図（ａ）は、容量部からコンタクト７に至る拡散層２ａの形状に関し、領域２ａａに示すように階段状に変形し構成した例を示している。同図（ｂ）は、同じく領域２ｂａに示すように斜めに変形し構成した例を示している。
【００８２】
［第４実施形態の動作又は製造方法等］
矩形領域２５の各辺に対して水平な距離２ｄを変化させることで、拡散層２ａ、２ｂのくり抜き率を調整できる。例えば距離２ｄを大きくすると、拡散層２ａ、２ｂのくり抜き率は向上する。ただし、拡散層２ａ、２ｂのコンタクト７に対する囲みは、使用プロセスにより決定される数値に従う。
【００８３】
［第４実施形態のメカニズム及び効果］
本発明に係る補償容量部２２の単位セルのコンデンサ部２２からコンタクト７へ至る拡散層２ａ、２ｂの形状を、階段状（領域２ａａ）もしくは斜めにした形状（領域２ｂａ）とすることで、補償容量部２２の単位セルの矩形領域２５の各辺上の拡散層２ａ、２ｂのくり抜き領域の距離２ｄを可変することができ、従来技術では５０％のくり抜き率であったが、本初明ではくり抜き率も調整可能となる。
【００８４】
＜半導体装置のレイアウト設計、製造＞
本発明の各実施形態における半導体装置のレイアウト設計を、計算機により行うことが考えられる。このような計算機の例として、ＰＣ（パソコン）、シンクライアントサーバ、ワークステーション、メインフレーム、スーパーコンピュータ等が考えられる。
【００８５】
ここでは、計算機によるレイアウト設計を、本発明に係る半導体装置のレイアウト設計方法とする。また、計算機に、該半導体装置のレイアウト設計方法を実行させるために、本発明に係る半導体装置のレイアウト用のプログラムを使用する場合も考えられる。なお、実際には、レイアウト設計方法に限らず、当該レイアウトに基づく半導体の製造方法であっても良い。すなわち、本発明に係る半導体装置の製造装置の一部として、半導体装置のレイアウト設計を行う計算機を使用しても良い。
【００８６】
図示しないが、上記のような計算機は、プログラムに基づいて駆動し所定の処理を実行するプロセッサと、当該プログラムや各種データを記憶するメモリとによって実現される。
【００８７】
上記のプロセッサの例として、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、マイクロプロセッサ（ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ）、マイクロコントローラ、或いは、専用の機能を有する半導体集積回路（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ（ＩＣ））等が考えられる。
【００８８】
上記のメモリの例として、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）やフラッシュメモリ等の半導体記憶装置、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）やＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）等の補助記憶装置、又は、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）等のリムーバブルディスクや、ＳＤメモリカード（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ  ｍｅｍｏｒｙ  ｃａｒｄ）等の記憶媒体（メディア）等が考えられる。
【００８９】
なお、上記のプロセッサ及び上記のメモリは、一体化していても良い。例えば、近年では、マイコン等の１チップ化が進んでいる。したがって、計算機等に搭載される１チップマイコンが、プロセッサ及びメモリを備えている事例が考えられる。
【００９０】
但し、実際には、これらの例に限定されない。
【００９１】
＜各実施形態の関係＞
なお、上記の各実施形態は、組み合わせて実施することも可能である。
【００９２】
＜まとめ＞
以上のように、本発明は、見積もり精度・面積率（容量値）の向上を図った補償容量部のレイアウト構成を有する半導体装置に関する。
【００９３】
本発明では、内部電源と、前記内部電源に電源を供給する補償容量部を有する半導体装置の補償容量部のレイアウト配置において、補償容量部を構成する領域に拡散層の矩形領域を配置し、前記拡散層の矩形領域の各辺に対し、各辺の中心が直行する箇所に矩形開口部を有する。また、前記拡散層の矩形領域の中心線近傍に沿ってゲート電極を直行するように形成する。また、前記拡散層の前記矩形領域の四隅に上層の金属層と接続するためのコンタクトを形成する。また、前記ゲート電極と前記拡散層の矩形開口部の重なる箇所にゲート電極と上層の金属層を接続するコンタクトを形成する。また、前記ゲート電極が直行する箇所で容量を形成する。また、補償容量の単位セルを構成する。
【００９４】
これにより、従来の課題であったコンデンサの容量値が配置場所で変化するため、容量値の見積もりが煩雑になるという問題を解決する。
【００９５】
更に、従来技術では、ゲート電極を直行させた重なり部以外で容量を形成し、容量部が単位セル境界に入っており、見積もり精度が悪かったが、本発明では、ゲート電極重なり部を容量部とし単位セルの境界部に容量部がかからない（重複しない）ようにレイアウト変更し、拡散層上及びゲート電極上のコンタクトを交互に配置することで、見積もり精度及び面積率の向上も期待できる。
【００９６】
＜付記＞
上記の実施形態の一部又は全部は、以下の付記のように記載することも可能である。但し、実際には、以下の記載例に限定されない。
【００９７】
［付記１］
内部電源と、前記内部電源に電源を供給する補償容量部を有する半導体装置の補償容量部のレイアウト配置であって、
補償容量部を構成する領域に拡散層の矩形領域を配置し、前記拡散層の矩形領域の各辺に対し、各辺の中心が直行する箇所に矩形開口部を有し、
前記拡散層の矩形領域の中心線近傍に沿ってゲート電極を直行するように形成し、
前記拡散層の前記矩形領域の四隅に上層の金属層と接続するためのコンタクトを形成し、
前記ゲート電極と前記拡散層の矩形開口部の重なる箇所にゲート電極と上層の金属層を接続するコンタクトを形成し、
前記ゲート電極が直行する箇所で容量を形成し、
補償容量の単位セルを構成したことを特徴とする半導体装置。
【００９８】
［付記２］
付記１に記載の半導体装置であって、
前記単位セルは、半導体基板上に行及び列に対してマトリックス状（格子状）に配置することを特徴とする半導体装置。
【００９９】
［付記３］
付記１又は２に記載の半導体装置であって、
前記拡散層と金属層を接続するコンタクトと、前記ゲート電極と金属層を接続するコンタクトを交互に配置することを特徴とする半導体装置。
【０１００】
［付記４］
付記１乃至３のいずれか一項に記載の半導体装置であって、
前記ゲート電極と上層の金属層を接続するコンタクトを形成した領域の拡散層の端を単位セルの各辺に対し水平方向に変化させることで、拡散層の面積率を調整することを特徴とする半導体装置。
【０１０１】
＜備考＞
以上、本発明の実施形態を詳述してきたが、実際には、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【符号の説明】
【０１０２】
１…  蓄電部
２、２ａ、２ｂ…  拡散層
２ｄ…  距離
３…  誘電体層
４…  ゲート電極
５…  絶縁層
６…  金属層
７…  コンタクト
９…  コンタクト
１０…  Ｐウエル
１１ａ、１１ｂ、１１ｃ、１１ｄ…  重複部
１２…  矩形開口部
１８…  開口部
２０…  Ｎウエル
２１…  単位セルに含まれる容量部分
２１ａ、２１ｂ、２１ｃ、２１ｄ…  矩形領域
２２…  補償容量部
２３…  コンタクト
２４…  寄生容量
２５…  矩形領域
３０…  誘電体層
８０、８１…  金属層
【図１】
2012151166.tif 000003
【図２】
2012151166.tif 000004
【図３】
2012151166.tif 000005
【図４】
2012151166.tif 000006
【図５】
2012151166.tif 000007
【図６】
2012151166.tif 000008
【図７】
2012151166.tif 000009
【図８】
2012151166.tif 000010
【図９】
2012151166.tif 000011
【図１０】
2012151166.tif 000012