(57)【要約】  【課題】  電源効率の高い電力増幅合成回路ならびにそれを用いた電力増幅回路，送信装置および通信装置を提供する。  【解決手段】  ソース端子に第１入力信号が、ゲート端子に第２入力信号と同相の信号が入力されるトランジスタ33と、ソース端子に第２入力信号が、ゲート端子に第１入力信号と同相の信号が入力されるトランジスタ34と、ゲート端子が第１のトランジスタのドレイン端子に接続され、ソース端子が定電流源６を介してグランド電位に接続されるトランジスタ４と、トランジスタ４のドレイン端子および電源電位を接続する低域通過フィルタ回路８と、トランジスタ４のドレイン端子に接続された出力整合回路16と、第１入力信号および第２入力信号の位相差が増加すると定電流源を流れる電流が減少するように定電流源を制御する電流制御信号を出力する電流制御回路19とを備える電力増幅合成回路とする。【選択図】  図１
2012151748.tif 000002
【特許請求の範囲】
【請求項１】
ソース端子に第１入力信号が入力されるとともに、ゲート端子に第２入力信号と同相の信号が入力される第１のトランジスタと、
ソース端子に前記第２入力信号が入力されるとともに、ゲート端子に前記第１入力信号と同相の信号が入力される第２のトランジスタと、
ゲート端子が前記第１のトランジスタのドレイン端子に接続されているとともにソース端子が定電流源を介してグランド電位に接続される第３のトランジスタと、
一方端が前記第３のトランジスタのドレイン端子に接続されているとともに他方端が電源電位に接続される低域通過フィルタ回路と、
前記第３のトランジスタのドレイン端子に接続された出力整合回路と、
前記第１入力信号および前記第２入力信号が入力されて、前記第１入力信号および前記第２入力信号の位相差が増加すると前記定電流源を流れる電流が減少するように前記定電流源を制御する電流制御信号を出力する電流制御回路とを備えることを特徴とする電力増幅合成回路。
【請求項２】
包絡線変動を有する入力信号を第１定包絡線信号および第２定包絡線信号に変換して出力する定包絡線信号生成回路と、前記第１定包絡線信号および前記第２定包絡線信号が前記第１入力信号および前記第２入力信号として入力される請求項１に記載の電力増幅合成回路とを備えることを特徴とする電力増幅回路。
【請求項３】
送信回路に請求項２に記載の電力増幅回路を介してアンテナが接続されていることを特徴とする送信装置。
【請求項４】
送信回路に請求項２に記載の電力増幅回路を介してアンテナが接続されており、該アンテナに受信回路が接続されていることを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅合成回路ならびにそれを用いた電力増幅回路，送信装置および通信装置に関するものであり、特に、電源効率の高い電力増幅合成回路ならびにそれを用いた電力増幅回路，送信装置および通信装置に関するものである。
【背景技術】
【０００２】
従来、複数の入力信号を増幅した後に合成する電力増幅合成回路が知られている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表2005-512375号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の電力増幅合成回路においては、入力された２つの信号の位相差が大きいときに効率が低下するといった問題があった。
【０００５】
本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、効率の高い電力増幅合成回路ならびにそれを用いた電力増幅回路，送信装置および通信装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の電力増幅合成回路は、ソース端子に第１入力信号が入力されるとともに、ゲート端子に第２入力信号と同相の信号が入力される第１のトランジスタと、ソース端子に前記第２入力信号が入力されるとともに、ゲート端子に前記第１入力信号と同相の信号が入力される第２のトランジスタと、ゲート端子が前記第１のトランジスタのドレイン端子に接続されているとともにソース端子が定電流源を介してグランド電位に接続される第３のトランジスタと、一方端が前記第３のトランジスタのドレイン端子に接続されているとともに他方端が電源電位に接続される低域通過フィルタ回路と、前記第３のトランジスタのドレイン端子に接続された出力整合回路と、前記第１入力信号および前記第２入力信号が入力されて、前記第１入力信号および前記第２入力信号の位相差が増加すると前記定電流源を流れる電流が減少するように前記定電流源を制御する電流制御信号を出力する電流制御回路とを備えることを特徴とするものである。
【０００７】
本発明の電力増幅回路は、包絡線変動を有する入力信号を第１定包絡線信号および第２定包絡線信号に変換して出力する定包絡線信号生成回路と、前記第１定包絡線信号および前記第２定包絡線信号が前記第１入力信号および前記第２入力信号として入力される上記構成の電力増幅合成回路とを備えることを特徴とするものである。
【０００８】
本発明の送信装置は、送信回路に上記構成の電力増幅回路を介してアンテナが接続されていることを特徴とするものである。
【０００９】
本発明の通信装置は、送信回路に上記構成の電力増幅回路を介してアンテナが接続されており、該アンテナに受信回路が接続されていることを特徴とするものである。
【発明の効果】
【００１０】
本発明の電力増幅合成回路によれば、効率の高い電力増幅合成回路を得ることができる。
【００１１】
本発明の電力増幅回路によれば、効率の高い電力増幅回路を得ることができる。
【００１２】
本発明の送信装置によれば、消費電力の小さい送信装置を得ることができる。
【００１３】
本発明の通信装置によれば、消費電力の小さい通信装置を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態の第１の例の電力増幅合成回路を示す回路図である。
【図２】図１における電流制御回路の一例を示す回路図である。
【図３】図１における出力整合回路の一例を示す回路図である。
【図４】図１における低域通過フィルタの一例を示す回路図である。
【図５】本発明の実施の形態の第２の例の電力増幅合成回路を示す回路図である。
【図６】図５における出力整合回路の一例を示す回路図である。
【図７】本発明の実施の形態の第３の例の電力増幅回路を示す回路図である。
【図８】本発明の実施の形態の第４の例の送信装置を示すブロック図である。
【図９】本発明の実施の形態の第５の例の通信装置を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、本発明の電力増幅合成回路ならびにそれを用いた電力増幅回路，送信装置および通信装置を添付の図面を参照しつつ詳細に説明する。
（実施の形態の第１の例）
図１は本発明の実施の形態の第１の例の電力増幅合成回路を示す回路図である。図２は図１における電流制御回路の一例を示す回路図である。図３は図１における出力負荷回路の一例を示す回路図である。図４は図１における低域通過フィルタ回路の一例を示す回路図である。
【００１６】
本例の電力増幅合成回路は、図１に示すように、入力端子１と、入力端子２と、出力端子３と、トランジスタ４と、トランジスタ33と、トランジスタ34と、定電流源６と、低域通過フィルタ回路８と、キャパシタ14と、出力整合回路16と、電流制御回路19とを備えている。
【００１７】
入力端子１には図示せぬ外部回路から第１入力信号Ｓ１が入力され、入力端子２には図示せぬ外部回路から第２入力信号Ｓ２が入力される。なお、本例の電力増幅合成回路においては、第１入力信号Ｓ１および第２入力信号Ｓ２は、互いに周波数が等しい定包絡線信号である。
【００１８】
トランジスタ33は、ソース端子が入力端子１に接続されているとともにゲート端子が入力端子２に接続されている。そして、トランジスタ33は、ソース端子に第１入力信号Ｓ１が入力されるとともに、ゲート端子に第２入力信号Ｓ２が入力される。トランジスタ34は、ソース端子が入力端子２に接続されているとともにゲート端子が入力端子１に接続されている。そして、トランジスタ34は、ソース端子に第２入力信号Ｓ２が入力されるとともに、ゲート端子に第１入力信号Ｓ１が入力される。トランジスタ４は、ゲート端子がトランジスタ33のドレイン端子に接続されているとともにソース端子が定電流源６を介してグランド電位に接続されている。トランジスタ34のドレイン端子は、終端抵抗35を介してグランド電位に接続されている。なお、本発明の実施形態で説明するトランジスタは、全てｎチャネルＦＥＴであり、そのピンチオフ電圧（ドレイン電流を流す閾値電圧）をＶｐと
する。
【００１９】
低域通過フィルタ回路８は、一方端（端子10）がトランジスタ４のドレイン端子に接続されているとともに他方端（端子９）が電源電位Ｖｄｄに接続されている。出力整合回路16は、一方端（端子17）がトランジスタ４のドレイン端子に接続されているとともに他方端が出力端子３に接続されている。
【００２０】
電流制御回路19は、端子20が入力端子１に接続されており、端子21が入力端子２に接続されており、端子22が定電流源６の図示せぬ電流値設定端子に接続されている。そして、電流制御回路19は、第１入力信号Ｓ１および第２入力信号Ｓ２が入力されて、第１入力信号Ｓ１および第２入力信号Ｓ２の位相差が増加すると定電流源６を流れる電流が減少するように定電流源６を制御する電流制御信号を出力する。
【００２１】
図２に電流制御回路19の回路構成を示す。端子20に第１入力信号Ｓ１が入力され、端子21に第２入力信号Ｓ２が入力される。端子20は、トランジスタ23のゲート端子に接続されており、端子21は、トランジスタ24のゲート端子に接続されている。なお、図示しないバイアス回路が設けられ、トランジスタ23およびトランジスタ24のゲート端子に直流バイアス電圧が供給される。
【００２２】
トランジスタ23のドレイン端子は電源電圧Ｖｄｄに接続されており、トランジスタ23のソース端子はトランジスタ24のドレイン端子に接続されており、トランジスタ24のソース端子はトランジスタ26のドレイン端子に接続されており、トランジスタ26のソース端子はグランド電位に接続されている。トランジスタ26は、ドレイン端子とゲート端子とが接続され、カレントミラー回路の参照電流側トランジスタとして機能する。
【００２３】
通常、ｎチャネルトランジスタは、ピンチオフ電圧以上の正電圧がゲート端子に印加されると、ドレイン・ソース端子間が導通する。従って、第１入力信号Ｓ１および第２入力信号Ｓ２がピンチオフ電圧以上の正電圧の時、トランジスタ23およびトランジスタ24がＯＮ状態になる。本回路構成では、トランジスタ23およびトランジスタ24がＡＮＤ回路を形成しているため、第１入力信号Ｓ１および第２入力信号Ｓ２が両方ともピンチオフ電圧以上の正電圧の時だけ、トランジスタ26のドレイン端子に電源電圧Ｖｄｄが供給されることになる。
【００２４】
トランジスタ23およびトランジスタ24の両方がＯＮ状態の時間は、第１入力信号Ｓ１と第２入力信号Ｓ２との位相差に対応する。すなわち、２つの入力信号の位相差が小さい場合、両方ともＯＮ状態である時間は長くなり、２つの入力信号の位相差が大きい場合は、両方ともＯＮ状態である時間は短くなる。これにより、第１入力信号Ｓ１と第２入力信号Ｓ２との位相差の増減が、トランジスタ26のドレイン端子への電源電圧Ｖｄｄの供給時間の増減に置き換えられる。
【００２５】
トランジスタ26は、ゲート端子とドレイン端子とが接続されているため等価的にダイオードと見なすことができ、その結果、ドレイン端子に流れる電流に応じた電圧がゲート端子に得られる。前述のように、トランジスタ26のドレインには、第１入力信号Ｓ１と第２入力信号Ｓ２との位相差に応じて、電源電圧Ｖｄｄが供給されるため、トランジスタ26のゲート端子には、２つの入力信号の位相差に応じた電圧が発生することになる。トランジスタ26のゲート電圧は、電流制御回路19の出力端子22を通じて定電流源６の図示せぬ電流値設定端子に供給される。これにより、定電流源６には、第１入力信号Ｓ１および第２入力信号Ｓ２の位相差に対応した定電流が流れることになる。
【００２６】
図３に出力整合回路16の回路構成を示す。端子17は、直流阻止を目的とするキャパシタ
27の一方端に接続されている。キャパシタ27の他方端はインダクタ29の一方端に接続されており、インダクタ29の他方端はキャパシタ30の一方端に接続されており、キャパシタ30の他方端は出力端子３に接続されている。このインダクタ29およびキャパシタ30によって、基本波でインピーダンス整合を取るための直列共振回路が構成されている。インダクタ29のインダクタンス値およびキャパシタ30の容量値は、基本波周波数で直列共振するように選択される。このような構成を備える出力整合回路16は、トランジスタ４のドレイン端子から出力端子３側を見たインピーダンスを基本波周波数で整合させる。
【００２７】
図４に低域通過フィルタ回路８の回路構成を示す。インダクタ32は、端子９と端子10との間に直列に接続されており、キャパシタ31は、端子10とグランド電位との間に直列に接続されている。このような構成を備える低域通過フィルタ回路８は、インダクタ32の働きによって、電源電圧Ｖｄｄ側へ高周波信号が流入するのを防止し、不要な高調波信号をキャパシタ31を介してグランドへ流すことができる。
【００２８】
このような構成を備える本例の電力増幅合成回路において、トランジスタ33は、第２入力信号Ｓ２の電圧がピンチオフ電圧Ｖｐよりも大きい正の電圧のときのみＯＮ状態になって、第１入力信号Ｓ１を通過させる（同様に、トランジスタ34は、第１入力信号Ｓ１の電圧がピンチオフ電圧Ｖｐよりも大きい正の電圧のときのみＯＮ状態になって、第２入力信号Ｓ２を通過させる）。これにより、トランジスタ４は、第１入力信号Ｓ１および第２入力信号Ｓ２が共にピンチオフ電圧Ｖｐより大きい正の電圧である期間だけＯＮ状態となる。
【００２９】
したがって、トランジスタ４がＯＮ状態の時間は、第１入力信号Ｓ１と第２入力信号Ｓ２との位相差に対応する。すなわち、２つの入力信号の位相差が小さい場合、トランジスタ４がＯＮ状態である時間は長くなり、２つの入力信号の位相差が大きい場合は、トランジスタ４がＯＮ状態である時間は短くなる。これにより、第１入力信号Ｓ１と第２入力信号Ｓ２との位相差の増減が、トランジスタ４がＯＮ状態である時間の増減に置き換えられる。
【００３０】
なお、第１入力信号Ｓ１および第２入力信号Ｓ２がともにＶｐより大きい正の電圧である期間は、第１入力信号Ｓ１および第２入力信号Ｓ２と同じ周期で発生するため、トランジスタ４がＯＮ状態になる期間も第１入力信号Ｓ１および第２入力信号Ｓ２と同じ周期で発生する。そのため、トランジスタ４のドレイン電圧も第１入力信号Ｓ１および第２入力信号Ｓ２と同じ周波数成分を含むことになる。
【００３１】
そして、出力整合回路16によって、トランジスタ４のドレイン電圧から基本波成分（第１入力信号Ｓ１および第２入力信号Ｓ２と同じ周波数成分）が抽出されて出力端子３から出力される。この出力信号は、第１入力信号Ｓ１および第２入力信号Ｓ２の位相差の増減とは逆に増減するものであり、第１入力信号Ｓ１および第２入力信号Ｓ２が合成されて増幅されたものになる。
【００３２】
なお、第１入力信号Ｓ１および第２入力信号Ｓ２の電圧が、トランジスタが飽和動作するのに十分な電圧であり、かつ、インダクタ29のインダクタンス値と、キャパシタ30およびキャパシタ31の容量値とを適切に選択することにより、Ｅ級増幅回路を得ることができる。Ｅ級増幅回路は、トランジスタ４がスイッチング増幅することによって、消費電力が少ない高効率増幅回路として動作する。
【００３３】
トランジスタ４がＯＮ状態となると、低域通過フィルタ回路８を介して、電源電圧Ｖｄｄからトランジスタ４に電流が流れ込む。トランジスタ４に流れ込んだ電流のうち、基本波を含む高周波成分はキャパシタ14を通過してグランドへ流れ、直流成分は定電流源６に
流れる。
【００３４】
トランジスタ４のソース側に定電流源６を設けない場合、トランジスタ４のドレイン電流は自由に流れる。しかしながら、ドレイン電流の直流成分はバイアス電流と考えることができ、高周波電力の基本波成分ではないため、損失となる。このため、第１入力信号Ｓ１および第２入力信号Ｓ２の位相差が大きく、それらを合成した出力電力も小さくなるときに、大きなドレイン電流が流れることは、電源効率（定電圧電源Ｖｄｄから供給される電力に対する基本波出力電力の比）を悪化させる要因となっていた。本例の電力増幅合成回路は、定電流源６によって、２つの入力信号Ｓ１、Ｓ２の位相差に応じてトランジスタ４のドレイン電流を制限することにより、電源効率を向上させることができる。
【００３５】
第１入力信号Ｓ１および第２入力信号Ｓ２の位相差が小さい時、電流制御回路19からの制御電圧は大きくなり、定電流源６も大きな電流値が設定される。その結果、出力整合回路16に大きな電力を供給することができる。一方、第１入力信号Ｓ１および第２入力信号Ｓ２の位相差が大きい時、電流制御回路19からの制御電圧は小さくなり、定電流源６には小さな電流値が設定される。その結果、トランジスタ４を流れることができるバイアス電流を小さくすることができ、損失を小さくすることができる。
【００３６】
このようにして、第１入力信号Ｓ１および第２入力信号Ｓ２の位相差が大きく、これによって出力電力が小さくなるときに、トランジスタのドレイン電流に含まれるバイアス電流を小さく制限することにより、不要な電力消費を抑えて電源効率を高めることができる。これにより、２つの入力信号Ｓ１、Ｓ２を高効率で増幅しながら電力合成できる、電源効率の高い電力増幅合成回路を得ることができる。
【００３７】
また、本例の電力増幅合成回路によれば、第１入力信号Ｓ１および第２入力信号Ｓ２の位相差に応じて、トランジスタ４のドレイン端子から出力整合回路16側を見たインピーダンスを変化させることで、さらに効率的な電力増幅合成回路を得ることができる。トランジスタ４のドレイン端子から出力整合回路16を見たインピーダンスを変化させる素子としては、出力整合回路16のインダクタ29およびキャパシタ30と、低域通過フィルタ回路８のキャパシタ31がある。
【００３８】
第１入力信号Ｓ１および第２入力信号Ｓ２の位相差がない場合、インダクタ29およびキャパシタ30で構成される直列共振回路が基本波周波数で共振するように選択する。キャパシタ31に関しては、公知のＥ級増幅回路の設計理論に基づく容量値を選択する。これにより、トランジスタ４のスイッチング増幅の働きによって高周波電力に変換された、定電圧電源Ｖｄｄからの電力を、出力端子３を介して図示しない外部回路に効率良く供給することができる。
【００３９】
一方、第１入力信号Ｓ１および第２入力信号Ｓ２の位相差が大きくなった場合、インダクタ29およびキャパシタ30で構成される直列共振回路が基本波周波数よりも低い周波数で共振するように選択する。また、キャパシタ31に関しては、公知のＥ級増幅回路の設計理論に基づく容量値よりも小さい値を選択する。これにより、トランジスタ４のドレイン端子から出力整合回路16を見たインピーダンスは大きくなり、高周波信号はトランジスタ４側に戻され、出力整合回路16を通って負荷回路に伝達されない。そのため、トランジスタ４のスイッチング増幅の働きによって高周波電力に変換された、定電圧電源Ｖｄｄからの電力を、必要以上に負荷回路に供給することがないため、特に低出力電力時においても、高効率で動作させることができる。
【００４０】
（実施の形態の第２の例）
図５は本発明の実施の形態の第２の例の電力増幅合成回路を示す回路図である。図６は
、図５の電力増幅合成回路における出力整合回路16を示す回路図である。なお、本例においては前述した実施の形態の第１の例と異なる点のみについて説明し、同様の構成要素については同一の参照符号を用いて重複する説明を省略する。
【００４１】
本例の電力増幅合成回路は、図１に示す、本発明の実施の形態の第１の例の電力増幅合成回路に加えて、トランジスタ５と、定電流源７と、低域通過フィルタ回路11と、キャパシタ15とを備えている。また、本例の電力増幅合成回路における出力整合回路16は、図３に示した出力整合回路16に加えて、キャパシタ28と、端子18とを備えている。
【００４２】
トランジスタ５は、ゲート端子がトランジスタ34のドレイン端子に接続されているとともにソース端子が定電流源７を介してグランド電位に接続されている。定電流源７の図示せぬ電流値設定端子が、電流制御回路19の端子22に接続されている。また、トランジスタ５のソース端子は、キャパシタ15を介してグランド電位に接続されている。低域通過フィルタ回路11は、低域通過フィルタ回路８と同様の構成および機能を備えるものである。
低域通過フィルタ回路11の一方端（端子13）は、トランジスタ５のドレイン端子に接続されており、低域通過フィルタ回路11の他方端（端子12）は、電源電位Ｖｄｄに接続されている。
【００４３】
図６に示す出力整合回路16は、図３に示した出力整合回路16に対して、キャパシタ27の他方端およびインダクタ29の一方端にキャパシタ28の一方端を接続し、キャパシタ28の他方端に端子18を接続したものである。出力整合回路16の端子18は、コンデンサ５のドレイン端子に接続されている。
【００４４】
このような構成を備える本例の電力増幅合成回路においては、トランジスタ５は、トランジスタ４と全く同様に機能する。すなわち、第１入力信号Ｓ１に応じてトランジスタ４が動作するのと全く同様に、第２入力信号Ｓ２に応じてトランジスタ５が動作する。そして、トランジスタ５はトランジスタ４と同じタイミングでＯＮになり、トランジスタ５のドレイン電圧は、トランジスタ４のドレイン電圧と同様に、第１入力信号Ｓ１および第２入力信号Ｓ２と同じ周波数成分を含むことになる。
【００４５】
そして、出力整合回路16によって、トランジスタ４およびトランジスタ５のドレイン電圧から基本波成分が抽出されて出力端子３から出力される。この出力信号は、第１入力信号Ｓ１および第２入力信号Ｓ２の位相差の増減とは逆に増減するものであり、第１入力信号Ｓ１および第２入力信号Ｓ２が合成されて増幅されたものになる。
【００４６】
また、本例の電力増幅合成回路において、電流制御回路19から出力される電流制御信号は、第１入力信号Ｓ１および第２入力信号Ｓ２の位相差が増加すると定電流源６を流れる電流が減少するように定電流源６を制御するとともに、第１入力信号Ｓ１および第２入力信号Ｓ２の位相差が増加すると定電流源７を流れる電流が減少するように定電流源７を制御する。これにより、第１入力信号Ｓ１および第２入力信号Ｓ２の位相差が大きくなって、出力電力が小さくなるときに、トランジスタ４およびトランジスタ５を流れるバイアス電流を小さくすることができるので、電源効率を向上させることができる。
【００４７】
（実施の形態の第３の例）
図７は本発明の実施の形態の第３の例の電力増幅回路を示す回路図である。本例の電力増幅回路は、図７に示すように、包絡線変動を有する入力信号を第１定包絡線信号および第２定包絡線信号に変換して出力する定包絡線信号生成回路62と、第１定包絡線信号および第２定包絡線信号が第１入力信号Ｓ１および第２入力信号Ｓ２として入力端子１および入力端子２にそれぞれ入力される、上述した電力増幅合成回路61とを備えている。
【００４８】
このような構成を備える本例の電力増幅回路によれば、包絡線変動を有する入力信号を、入力信号の振幅の増減と逆に増減する位相差を有する第１定包絡線信号および第２定包絡線信号に変換した後に、高い電源効率で増幅して、増幅された包絡線変動を有する出力信号を出力することができる。これにより、電源効率の高い電力増幅回路を得ることができる。
【００４９】
（実施の形態の第４の例）
図８は本発明の実施の形態の第４の例の送信装置を示すブロック図である。
【００５０】
本例の送信装置は、図８に示すように、送信回路81に、図７に示す電力増幅回路70を介してアンテナ82が接続されている。このような構成を有する本例の送信装置によれば、送信回路81から出力された送信信号を、消費電力が小さく電源効率が高い本発明の電力増幅回路70を用いて増幅してアンテナ82に出力することができるので、消費電力が小さく送信時間が長い送信装置を得ることができる。
【００５１】
（実施の形態の第５の例）
図９は本発明の実施の形態の第５の例の通信装置を示すブロック図である。
【００５２】
本例の通信装置は、図９に示すように、送信回路81に、図７に示す電力増幅回路70を介してアンテナ82が接続されており、アンテナ82に受信回路83が接続されている。また、アンテナ82と、電力増幅回路70および受信回路83との間にはアンテナ共用回路84が挿入されている。このような構成を有する本例の通信装置によれば、送信回路81から出力された送信信号を、消費電力が小さく電源効率が高い本発明の電力増幅回路70を用いて増幅してアンテナ82に出力することができるので、消費電力が小さく送信時間が長い通信装置を得ることができる。
【実施例】
【００５３】
次に、本発明の電力増幅回路の具体例について説明する。
【００５４】
図５に示した本発明の実施の形態の第２の例の電力増幅合成回路における電気特性を回路シミュレーションによって算出した。トランジスタ４，５はガリウム砒素ＦＥＴとし、電源電圧を4.5Ｖとした。また、電流制御回路19内のトランジスタ23、24、26はｎチャネ
ルＭＯＳＦＥＴとし、電源電圧を1.5Ｖ、入力信号の周波数は１ＧＨｚとした。その結果
、位相差が40°程度の２つの入力信号Ｓ１とＳ２を入力した場合、本発明を適用しない電力増幅合成回路の電力付加効率は89％であったが、本発明の電力増幅合成回路では電力付加効率が94％に改善していた。これにより本発明の有効性が確認できた。
【符号の説明】
【００５５】
４，５，23，24，26，33，34：トランジスタ
６，７：定電流源
８，11：低域通過フィルタ回路
16：出力整合回路
19：電流制御回路
61：電力増幅合成回路
62：定包絡線信号生成回路
70：電力増幅回路
81：送信回路
82：アンテナ
83：受信回路
【図１】
2012151748.tif 000003
【図２】
2012151748.tif 000004
【図３】
2012151748.tif 000005
【図４】
2012151748.tif 000006
【図５】
2012151748.tif 000007
【図６】
2012151748.tif 000008
【図７】
2012151748.tif 000009
【図８】
2012151748.tif 000010
【図９】
2012151748.tif 000011