(57)【要約】【課題】スイッチング方式の電源で、バーストモード制御における、スイッチング損失の増加、効率の低下、EMIノイズの増加を防止すること。【解決手段】電源のために使用される例示的なコントローラは、ゼロクロス検出(ZCD)回路および断続スイッチング制御回路を含む。ZCD回路は、電源の交流入力電圧のゼロクロスに応じて、ZCD信号を生成するように結合される。断続スイッチング制御回路は、スイッチング信号を発生させてスイッチを制御し、電源の出力を制御するように、ZCD回路に結合される。断続スイッチング制御回路は、ZCD信号に応じてスイッチング期間と非スイッチング期間を有するスイッチング信号を生成し、このときスイッチング期間の開始は交流入力電圧のゼロクロスと同期し、非スイッチング期間の開始は交流入力電圧の別のゼロクロスと同期する。【選択図】図1
2012085523.tif 000002
【特許請求の範囲】
【請求項１】
電源で使用するためのコントローラであって、
前記電源の交流入力電圧のゼロクロスに応じてゼロクロス検出(ZCD)信号を生成するように結合されたZCD回路と、
前記ZCD回路に結合され、スイッチング信号を発生させてスイッチを制御し、前記電源の出力を制御するように結合された断続スイッチング制御回路であって、前記断続スイッチング制御回路が前記ZCD信号に応じてスイッチング期間および非スイッチング期間を有する前記スイッチング信号を生成し、前記スイッチング期間の開始が前記交流入力電圧の前記ゼロクロスと同期し、前記非スイッチング期間の開始が前記交流入力電圧の別のゼロクロスと同期する、断続スイッチング制御回路と
を含む、コントローラ。
【請求項２】
前記断続スイッチング制御回路に結合され、前記電源の前記出力を表す信号を受け取るように結合される閾値検出回路をさらに含む請求項1に記載のコントローラであって、前記断続スイッチング制御回路が、前記電源の前記出力が閾値基準よりも低いことを前記閾値検出回路が検出することに応じて、前記スイッチング期間を開始する、コントローラ。
【請求項３】
前記断続スイッチング制御回路が、前記電源の前記出力が前記閾値基準よりも高いことを前記閾値検出回路が検出することに応じて、前記非スイッチング期間を開始する、請求項2に記載のコントローラ。
【請求項４】
前記断続スイッチング制御回路が、前記電源の前記出力が前記閾値基準よりも高いことを前記閾値検出回路が検出することに応じて、前記交流入力電圧の次のゼロクロスまで、前記非スイッチング期間の前記開始を遅らせる、請求項3に記載のコントローラ。
【請求項５】
前記非スイッチング期間が、前記交流入力電圧のゼロクロスと同期した終了を含む、請求項2に記載のコントローラ。
【請求項６】
前記断続スイッチング制御回路が、前記電源の前記出力が前記閾値基準よりも低いことを前記閾値検出回路が検出することに応じて、前記交流入力電圧の次のゼロクロスまで、前記非スイッチング期間の前記終了を遅らせる、請求項5に記載のコントローラ。
【請求項７】
前記断続スイッチング制御回路に結合され、前記電源の前記出力を表す信号を受け取るように結合される二重閾値検出回路をさらに含む請求項1に記載のコントローラであって、前記断続スイッチング制御回路が、前記電源の前記出力が第1の閾値基準よりも低いことを前記閾値検出回路が検出することに応じて、前記スイッチング期間を開始し、前記電源の前記出力が第2の閾値基準よりも高いことを前記閾値検出回路が検出することに応じて、前記非スイッチング期間を開始し、前記第2の閾値基準が前記第1の閾値基準よりも高い、コントローラ。
【請求項８】
前記スイッチング信号が断続スイッチング信号である請求項1に記載のコントローラであって、
非断続スイッチング信号を発生させて前記スイッチを制御し、前記電源の出力を制御するように結合された非断続スイッチング制御回路と、
前記電源の交流入力電力に応じて、前記断続スイッチング制御回路および前記非断続スイッチング制御回路のうちの1つを有効にし、かつ、前記断続スイッチング制御回路および前記非断続スイッチング制御回路の別の1つを無効にするように結合される、モード選択回路と
をさらに含む、コントローラ。
【請求項９】
前記モード選択回路が、前記電源の前記入力電力が電力閾値よりも小さいことに応じて、前記断続スイッチング制御回路を有効にして、かつ、前記非断続スイッチング制御回路を無効にするように結合される、請求項8に記載のコントローラ。
【請求項１０】
前記断続スイッチング制御回路に結合され、前記電源のインダクタ電流を表す電流感知信号を受け取るように結合される、電流感知平均回路をさらに含む請求項1に記載のコントローラであって、前記断続スイッチング制御回路が、前記電流感知平均回路に応じて力率改善をもたらすように構成される、コントローラ。
【請求項１１】
前記電流感知平均回路が、
前記電流感知信号を受け取るように結合される増幅器と、
前記電源の前記交流入力電圧の大きさに応じて、前記増幅器に選択可能な利得を与えるように前記増幅器に結合される、利得選択回路と
を含む、請求項10に記載のコントローラ。
【請求項１２】
始動時に前記電源の出力電圧を検出するように結合される出力電圧検出回路をさらに含む、請求項11に記載のコントローラであって、始動時の前記出力電圧が前記交流入力電圧を表し、前記利得選択回路の前記選択可能な利得が前記出力電圧検出回路に応じる、コントローラ。
【請求項１３】
ある周期を有するクロック信号を生成するように前記断続スイッチング制御回路に結合された発振器をさらに含む、請求項1に記載のコントローラであって、前記スイッチング期間が複数のスイッチング周期を含み、前記複数のスイッチング周期の各々が前記クロック信号の前記周期と実質的に等しい、コントローラ。
【請求項１４】
前記出力電圧が閾値基準よりも低くなると前記スイッチング期間が常に再発生し、各々のスイッチング期間の前記開始が前記交流入力電圧の次のゼロクロスまで遅延され、前記出力電圧が前記閾値基準よりも高くなると前記非スイッチング期間が常に再発生し、各々の非スイッチング期間の前記開始が前記交流入力電圧の次のゼロクロスまで遅延され、各々のスイッチング期間の開始が対応する非スイッチング期間の終了であり、各々のスイッチング期間の終了が対応する非スイッチング期間の開始である、請求項1に記載のコントローラ。
【請求項１５】
前記コントローラが集積回路のコントローラであり、前記スイッチが前記集積回路のコントローラに含まれる、請求項1に記載のコントローラ。
【請求項１６】
電源で使用するためのコントローラであって、
前記電源の交流入力電圧のゼロクロスに応じてゼロクロス検出(ZCD)信号を生成するように結合されたZCD回路と、
前記ZCD回路に結合される断続スイッチング制御回路と
を含むコントローラであって、前記断続スイッチング制御回路が、
クロック信号に応じて、スイッチング信号を発生させるように結合されたスイッチング信号発生器と、
前記ZCD信号に応じて、前記スイッチング信号を有効および無効にしてスイッチング期間および非スイッチング期間を発生させるように、前記スイッチング信号発生器に結合された期間生成器と
を含み、前記期間生成器が、前記スイッチング期間の開始を前記交流入力電圧の前記ゼロクロスと同期させ、前記非スイッチング期間の開始を前記交流入力電圧の別のゼロクロスと同期させる、コントローラ。
【請求項１７】
前記断続スイッチング制御回路に結合され、前記電源の前記出力を表す信号を受け取るように結合される閾値検出回路をさらに含む、請求項16に記載のコントローラであって、前記閾値検出回路が前記電源の前記出力が閾値基準よりも低いことを検出したことに応じて、前記期間生成器が前記スイッチング期間を開始する、コントローラ。
【請求項１８】
前記閾値検出回路が前記電源の前記出力が前記閾値基準よりも高いことを検出したことに応じて、前記期間発生器が前記非スイッチング期間を開始する、請求項17に記載のコントローラ。
【請求項１９】
前記閾値検出回路が前記電源の前記出力が前記閾値基準よりも高いことを検出したことに応じて、前記期間生成器が、前記交流入力電圧の次のゼロクロスまで、前記非スイッチング期間の前記開始を遅らせる、請求項18に記載のコントローラ。
【請求項２０】
前記非スイッチング期間が、前記交流入力電圧のゼロクロスと同期した終了を含む、請求項17に記載のコントローラ。
【請求項２１】
前記閾値検出回路が前記電源の前記出力が前記閾値基準よりも低いことを検出したことに応じて、前記期間生成器が、前記交流入力電圧の次のゼロクロスまで、前記非スイッチング期間の前記終了を遅らせる、請求項20に記載のコントローラ。
【請求項２２】
前記クロック信号に応じてのこぎり歯波形を生成するように結合されたのこぎり歯発生器をさらに含む、請求項16に記載のコントローラであって、前記スイッチング信号発生器が、前記のこぎり歯波形および電流感知信号に応じて、前記スイッチング信号のデューティ比を調整する、コントローラ。
【請求項２３】
前記コントローラが集積回路のコントローラであり、前記スイッチが前記集積回路のコントローラに含まれる、請求項15に記載のコントローラ。
【請求項２４】
エネルギー伝達要素と、
前記電源の入力から前記電源の出力への、前記エネルギー伝達要素を通じたエネルギーの伝達を制御するように結合されたスイッチと、
前記スイッチに結合されたコントローラと
を含む電源であって、前記コントローラが、
電源の前記入力で受け取られる交流入力電圧のゼロクロスに応じてゼロクロス検出(ZCD)信号を生成するように結合された、ZCD回路と、
前記ZCD回路に結合され、スイッチング信号を発生させて前記スイッチを制御し、前記電源の前記出力を制御するように結合された断続スイッチング制御回路とを含み、前記断続スイッチング制御回路が前記ZCD信号に応じてスイッチング期間および非スイッチング期間を有する前記スイッチング信号を生成し、前記スイッチング期間の開始が前記交流入力電圧の前記ゼロクロスと同期し、前記非スイッチング期間の開始が前記交流入力電圧の別のゼロクロスと同期する、電源。
【請求項２５】
前記断続スイッチング制御回路に結合され、前記電源の前記出力を表す信号を受け取るように結合された閾値検出回路を、前記コントローラがさらに含む、請求項24に記載の電源であって、前記閾値検出回路が前記電源の前記出力が閾値基準よりも低いことを検出したことに応じて、前記断続スイッチング制御回路が前記スイッチング期間を開始する、電源。
【請求項２６】
前記閾値検出回路が前記電源の前記出力が前記閾値基準よりも高いことを検出したことに応じて、前記断続スイッチング制御回路が、前記交流入力電圧の次のゼロクロスまで、前記非スイッチング期間の前記開始を遅らせる、請求項25に記載の電源。
【請求項２７】
前記非スイッチング期間が、前記交流入力電圧のゼロクロスと同期した終了を含む、請求項25に記載の電源。
【請求項２８】
前記閾値検出回路が前記電源の前記出力が前記閾値基準よりも低いことを検出したことに応じて、前記断続スイッチング制御回路が、前記交流入力電圧の次のゼロクロスまで、前記非スイッチング期間の前記終了を遅らせる、請求項27に記載の電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は全般的に電源に関し、特に、ただし限定することなく、スイッチング方式の電源のためのコントローラに関する。
【背景技術】
【０００２】
電子機器は、電力を使用して動作する。スイッチング方式の電源は、効率が高く、体積が小さく、かつ重量が小さいことから、今日の電子機器の多くで電源供給のために一般に使用される。従来型の壁のコンセントは、低周波の交流電流を供給する。スイッチング電源では、高周波(HF)スイッチングおよび、インダクタまたは変圧器などのエネルギー変換要素を通じて、交流電流(ac)入力が変換され、良好に制御された直流電流(dc)出力を与える。スイッチング方式の電源のコントローラは、通常、出力を感知することおよび閉ループで出力を制御することによって、出力の制御を実現する。スイッチング方式の電源の動作では、高周波のスイッチングが利用され、ON時間、OFF時間、またはスイッチのスイッチング周波数を変化させることによって、所望の出力を与える。通常、パルス幅変調(PWM)ではデューティサイクルが制御され、ここでデューティサイクルはスイッチング周期全体に対するON時間の比である。
【０００３】
効率、サイズ、重量およびコストのような要件が、通常、スイッチング方式の電源を設計する際に考慮される。スイッチング方式の電源のスイッチングを制御するコントローラは、ある規制当局からの効率に対する要求に適合するように設計されてもよい。例えば、従来のコントローラは、スイッチング方式の電源のスイッチングを制御して、無負荷または低負荷の電力条件では電力消費を低減するように設計することができ、一方で同時に、高負荷の条件では効率を向上させるように設計することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
低負荷または無負荷の条件で、スイッチング方式の電源の電力損失を低減するための1つの方法は、一般に「バーストモード制御」として知られている。従来のバーストモード制御による方法では、低負荷または無負荷の条件においては、出力制御は、短い期間のデューティサイクルが狭いスイッチングパルス群(すなわち「バースト期間」)によって実現する。通常、このバースト期間は、出力電圧が下側の値を下回ると開始し、上側の値を上回ると停止するように構成される。したがって、バースト期間が開始および停止する時間は、交流入力電圧に対してランダムである。交流入力電圧に対してバースト期間の開始および停止がランダムであることにより、スイッチング損失の増加、効率の低下、さらにはEMIノイズの増加が起こり得る。いくつかの場合には、可聴ノイズが発生することすらあり得る。
【課題を解決するための手段】
【０００５】
本発明の非限定的かつ非包括的な実施形態が、以下の図面を参照して説明される。図面中、別に指定されない限り、同様の参照番号は様々な図面を通して同様の部分を指す。
【図面の簡単な説明】
【０００６】
【図１】本発明のある実施形態による例示的なスイッチング電源を示す、機能ブロック図である。
【図２】本発明のある実施形態による例示的なコントローラを示す、機能ブロック図である。
【図３】図1の電源および図2のコントローラの動作において、スイッチング期間と非スイッチング期間を切り替える処理を示す、フローチャートである。
【図４】図1の電源および図2のコントローラの例示的な波形を示す図である。
【図５】本発明のある実施形態による例示的なコントローラを示す、機能ブロック図である。
【図６】本発明のある実施形態による二重閾値検出を用いる例示的なコントローラを示す、機能ブロック図である。
【図７】図6のコントローラの動作において、スイッチング期間と非スイッチング期間を切り替える処理を示す、フローチャートである。
【図８】本発明のある実施形態による断続スイッチング制御回路および非断続スイッチング制御回路を有する例示的なコントローラを示す、機能ブロック図である。
【図９Ａ】本発明のある実施形態による、選択可能な利得を含む電流感知平均回路を有する例示的なコントローラを示す、機能ブロック図である。
【図９Ｂ】本発明の一実施形態による、選択可能なゲインを含む電流感知平均回路を有する別の例示的なコントローラを示す、機能ブロック図である。
【発明を実施するための形態】
【０００７】
本明細書では、交流入力電圧のゼロクロスと同期した、スイッチング期間および非スイッチング期間を電源において提供するための、装置、システムおよび方法の実施形態が説明される。以下の説明では、実施形態の全体的な理解をもたらすために、多くの特定の詳細が述べられる。しかし、本明細書で説明される技法は、1つまたは複数の特定の詳細なしで実行することができ、他の方法、構成要素、材料などで実行することができることを、当業者は理解するだろう。他の例では、ある態様を曖昧にすることを避けるために、周知の構造、材料または動作は示されず、または説明されない。
【０００８】
本明細書の全体にわたって、「一実施形態」または「ある実施形態」と呼ぶ場合、その実施形態に関連して説明される特定の特徴、構造または特性が、本発明の少なくとも1つの実施形態に含まれることを意味する。したがって、本明細書の全体にわたる様々な箇所での語句「一実施形態」または「ある実施形態」の使用は、全てが同様の実施形態を指しているとは限らない。さらに、特定の特徴、構造または特性は、1つまたは複数の実施形態において、任意の適切な方式で組み合わされてもよい。
【０００９】
上述したように、従来のコントローラは、交流入力電圧に対してランダムな時間に開始および停止するバースト期間を利用し得る。これは、スイッチング損失の増加、効率の低下、EMIノイズの増加、さらには可聴ノイズを発生させ得る。したがって、本明細書で与えられる教示によれば、コントローラおよび電源の実施形態は、交流入力電圧のゼロクロスと同期した断続スイッチング期間を含み得る。断続スイッチング期間は、スイッチング期間および非スイッチング期間を含んでもよく、各々の期間は、電源の出力によって決まるだけではなく交流入力電圧のゼロクロスと同期もする、開始時間および停止時間を有する。一実施形態では、電源の出力電圧が閾値を下回ると、交流入力電圧の次のゼロクロスにおいてスイッチング期間が開始する。そして、スイッチング期間は出力電圧が閾値を上回るまで中断することなく続いてもよく、出力電圧が閾値を上回った時には、スイッチング期間は交流入力電圧の次のゼロクロスまで続く。したがって、本明細書で論じられる断続スイッチング期間は、交流入力電圧の電源半周期(すなわちTL/2)の整数倍であってよい。つまり、断続スイッチング期間の開始時間および停止時間は交流入力電圧のゼロクロスと同期するため、各々のスイッチング期間は、交流入力電圧の電源半周期の整数倍に対応する。また、本発明の実施形態によれば、断続スイッチング制御を用いる力率改善された(PFC)変換器は、正弦波入力電流が交流入力の電源半周期の整数倍の間にしか流れないため、高周波歪みが小さく、かつ力率が大きくなり得る。
【００１０】
図1は、本発明のある実施形態による例示的なスイッチング電源100を示す、機能ブロック図である。図1のスイッチング電源100の図示された例は、ブリッジ整流器110、入力キャパシタ104、スイッチング主部106、出力キャパシタ108、コントローラ102、および共通の基準電位112を含む。しかし、スイッチング電源100の他の実施形態はブリッジ整流器110を含まず、ブリッジレスPFCコンバータと呼ばれ得る。コントローラ102の図示された例は、ゼロクロス検出回路140および断続スイッチング制御回路142を含む。スイッチング主部106は、インダクタ114、スイッチ116、および出力整流器118を含むものとして図示されている。図1にはまた、負荷120、交流入力電圧122、入力電流124、出力電圧126、出力電圧感知信号128、入力電圧感知信号130、インダクタ電流132、電流感知信号134、およびスイッチング信号136が示されている。
【００１１】
スイッチング電源100は、制御されていない入力電圧から、負荷120に出力電力を供給することができる。ある例では、入力電圧は交流入力電圧VAC122である。交流入力電圧VAC122は、例えば従来型の壁のコンセントから供給され得る、交流商用電源電圧であってよい。図1に示されるように、ブリッジ整流器110は交流入力電圧VAC122を受け取り、整流された電圧VRECTを生成する。ブリッジ整流器110はさらに、スイッチング主部106のインダクタ114に結合する。本発明のいくつかの実施形態では、スイッチング主部106は、結合インダクタ(図示せず)、変圧器(図示せず)、または単一のインダクタ114のような、エネルギー伝達要素を含んでもよい。インダクタ114はさらにスイッチ116に結合され、スイッチ116はさらに共通の基準電位112に結合される。一実施形態では、スイッチ116は、金属酸化膜半導体電界効果トランジスタ(MOSFET)のようなトランジスタであってよい。
【００１２】
入力キャパシタ104は、ブリッジ整流器110にまたがって結合し、スイッチ116からの高周波電流をフィルタリングすることができる。他の適用例では、入力キャパシタ104は、直流電圧がインダクタ114に印加される程度に大きくてもよい。しかし、力率改善(PFC)を伴う電源については、小さな容量値を有する入力キャパシタ104が使用され、インダクタ114に印加される電圧を、整流された電圧VRECTに実質的に追随させることができる。したがって、入力キャパシタ104の値は、交流入力電圧VAC122の各々の電源半周期の間に入力キャパシタ104の電圧が実質的に0に達するように、選択することができる。言い換えると、入力キャパシタ104の電圧は、交流入力電圧VAC122の正の大きさに実質的に追随する。
【００１３】
インダクタ114も、出力整流器118に結合するものとして図1に示されている。図1の例では、整流器118はダイオードとして例示されている。しかし、いくつかの実施形態では、整流器118は同期整流器として使用されるトランジスタであってもよい。出力キャパシタ108と負荷120の両方が、整流器118に結合されるものとして図1に示されている。出力が負荷120に供給され、出力は、制御された出力電圧VO126、制御された出力電流IO(図示せず)、またはこれら2つの組合せのいずれかとして供給され得る。一実施形態では、スイッチング電源100は、負荷120に与えられる出力が電源の入力レベルに追随するボルテージフォロワである。
【００１４】
スイッチング方式の電源100はさらに、出力を制御するための回路を含む。フィードバック回路(図示せず)は、スイッチング方式の電源100の出力(例えば、出力電圧VO126)を感知し、フィードバック信号(例えば、出力電圧感知信号VO SENSE128)を生成するように結合され得る。一実施形態では、出力電圧感知信号VO SENSE128は、出力電圧126を表すものである。出力電圧感知信号VO SENSE128は、電流信号または電圧信号であってもよい。電圧信号および電流信号はそれぞれ、電圧成分と電流成分の両方を含んでもよいことが理解される。しかし、本明細書で用いられる用語「電圧信号」は、信号の電圧成分が、関連する情報を表すものであるということを意味している。同様に、本明細書で用いられる用語「電流信号」は、信号の電流成分が、関連する情報を表すものであるということを意味している。例として、出力電圧感知信号VO SENSE128は、電圧成分および電流成分を有する電流信号であってよく、このとき出力電圧VO126を表すのは電流成分である。
【００１５】
いくつかの実施形態では、スイッチング主部106の入力側の1つまたは複数の物理量を感知することにより、一実施形態では、スイッチの高電圧側のピーク電圧、例えばMOSFETのドレイン電圧を、出力を表すものとして感知することにより、出力電圧感知信号VO SENSE128を導くことができる。示されているように、コントローラ102は、出力電圧感知信号VO SENSE128を受け取るための端子、入力電圧感知信号VAC SENSE130を受け取るための端子、および電流感知信号134を受け取るための端子を含む。電流感知信号134はインダクタ電流(すなわち、インダクタ114を流れる電流)を表すものであってよく、一方入力電圧感知信号VAC SENSEは、交流入力電圧VAC122を表すものであってよい。
【００１６】
従来のスイッチング電源が交流電源に対して示し得る非線形な負荷によって、電源によって交流電源から導かれる電流の波形は、正弦波ではなく、かつ/または交流入力電圧波形の位相とずれている可能性がある。このことは、交流主配電系統における損失の増加をもたらし、世界の多くの地域においては、現在、電源から導かれる電流が実質的に正弦波であり交流電圧波形と位相が揃っていることを電源メーカーが保証するという、法的なまたは自主的な要件についての課題となっている。したがって、本明細書で開示される実施形態は、入力電流波形の改善を提供する。そのような改善は一般に、力率改善(PFC)と呼ばれる。一般に、入力の交流電流および交流電圧の波形が正弦波で完全に位相が揃っていると、電源100の力率は1である。言い換えると、力率が改善された入力は、交流電源にわたって抵抗を結合するのと等価な負荷を、交流電源に対して示すことになる。交流電源電圧に対する入力電流の高周波歪みおよび/または位相のずれが増加するにつれ、力率は1よりも低下する。力率に対する要件は通常、力率が0.9より大きいことを要求し、入力電流波形の高周波成分に対する要件がある場合もある。一実施形態では、コントローラ102は、交流入力電圧信号VAC130および電流感知信号134に応じて、力率改善を提供する。別の実施形態では、コントローラ102は、交流入力電流124および出力電圧Vo126に応じて、PFCを提供してもよい。
【００１７】
図1はさらに、コントローラ102を、スイッチング信号136を生成してスイッチ116のスイッチングを制御し、スイッチング電源100の出力を制御するものとして示す。さらに論じられるように、スイッチング信号136はスイッチング期間および非スイッチング期間を含み、少なくともスイッチング期間の開始は交流入力電圧VAC122のゼロクロスと同期する。図示された例では、交流入力電圧VAC122のゼロクロスは、ゼロクロス検出回路140によって検出される。一実施形態では、各々のスイッチング期間は複数のスイッチング周期TSを含んでもよい。各々のスイッチング周期TSは、論理ハイおよび論理ローの値を含んでもよく、論理ハイの値は導通しているスイッチに対応し、論理ローの値は開放されたスイッチに対応する。
【００１８】
一実施形態では、コントローラ102の断続スイッチング制御回路142は、スイッチング電源100の出力における全ての負荷条件に対し、スイッチング期間および非スイッチング期間をスイッチング信号136に提供する。別の実施形態では、コントローラは、低負荷または無負荷条件のための第1の動作モード、および高負荷条件のための第2のモードを含む。低負荷および無負荷条件における第1の動作モードは、交流入力電圧VAC122のゼロクロスと同期したスイッチング期間および非スイッチング期間を有する、スイッチング信号136を生成することを含む。第2の動作モードは、出力において高負荷条件が検出されるとコントローラ102によってアクティブにされてよく、ON/OFF制御、デューティ比制御などのような出力を制御するための従来の方法によって、第1のモードのような同期された期間なしでスイッチング信号136を生成することを含んでもよい。
【００１９】
ある例では、コントローラ102はモノリシックの集積回路として実装されてもよく、またはディスクリートの電子部品もしくはディスクリート部品および集積された部品の組合せによって実装されてもよい。コントローラ102およびスイッチ116は、ハイブリッド集積回路またはモノリシック集積回路のどちらかとして製造される集積回路の一部を形成してもよい。
【００２０】
図2は、本発明の一実施形態による例示的なコントローラ202を示す、機能ブロック図である。コントローラ202の図示された例は、断続スイッチング制御回路204、ゼロクロス検出(ZCD)回路206、閾値検出回路208、発振器210、および電流感知平均回路212を含む。図2にはまた、ゼロクロス検出(ZCD)信号214、クロック信号216、閾値信号218、および平均化された電流感知信号220が示されている。コントローラ202は、図1のコントローラ102の1つの可能な実装形態である。
【００２１】
図2に示されるように、ZCD回路210は入力電圧感知信号130を受け取るように結合され、入力電圧感知信号130は一例では交流入力電圧VAC 122を表すものである(図1参照)。しかし、別の実施形態では、例えば、整流された入力電圧VRECTを感知および処理することによって、出力電圧VO126の派生物を用いることによってなど、ゼロクロスが別の方法で検出されてもよい。また、OFF時間のコントローラの場合には、断続スイッチング制御回路142の内部信号からゼロクロスが導かれてもよく、かつ非スイッチング期間の間は、ゼロクロスがいつ起きるかを推定するためのカウンタによってゼロクロスが見積もられてもよい。ZCD回路210は、ZCD信号214を断続スイッチング制御回路204に提供するように結合される。ある例では、ZCD信号214はパルス信号であり、各々のパルスが交流入力電圧VAC122のゼロクロスに対応する。断続スイッチング制御回路204も、発振器210からクロック信号216を受け取るように結合される。ある例では、スイッチング信号136のスイッチング期間に含まれる各々のスイッチング周期TSは、クロック信号216の周期と実質的に同じかその倍数である。言い換えると、スイッチング期間中のスイッチング信号136のスイッチング周波数は、クロック信号216の周波数と同じかそれよりも低くてもよい。
【００２２】
図2はさらに、閾値検出回路208を、出力電圧感知信号VO SENSE128などのフィードバック信号を受け取るように結合されるものとして示しており、出力電圧感知信号は、ある例では、出力電圧VO126を表すものである(図1参照)。一実施形態では、閾値検出回路208は断続スイッチング制御回路204に閾値信号218を供給し、1つまたは複数の閾値基準に対する出力電圧VO126の大きさを示す。例えば、閾値検出回路208は単一の閾値基準を含んでもよく、閾値信号218は、出力電圧VO126が単一の閾値基準より上にあるのか下にあるのかを示す。別の例では、閾値検出回路208は、上側の閾値基準および下側の閾値基準という2つの閾値基準を含んでもよい。この例において、閾値信号218は、出力電圧VO126が上側の閾値基準よりも上にあるのか、および、出力電圧VO126が下側の閾値基準よりも下にあるのかを示すことができる。
【００２３】
電流感知平均回路212は電流感知信号134を受け取るように結合され、電流感知信号134は、ある例ではインダクタ電流132を表すものである(図1参照)。電流感知平均回路212が、電流感知信号134を平均化し、断続スイッチング制御回路204に平均された電流感知信号220を提供するように、さらに結合される。電流感知信号220は、ある例では平均インダクタ電流(すなわち、図1のインダクタ114を流れる電流の平均)を表すものである。一実施形態では、連続導通モード(CCM)の動作の間は、電流感知平均回路212は、各々のスイッチング周期TSにおいてスイッチ116のスイッチングに起因し得る高周波電流パルスをフィルタリングすることによって、インダクタ電流を平均化することができる。また別の実施形態では、スイッチング周期TSにわたって、またはスイッチ116が導通しているとき、またはスイッチ116が開放されているときに、パルスを電流132に統合することによって、インダクタ電流を平均化することができる。
【００２４】
ここで、コントローラ202の動作が、図1〜4を参照して説明され、図3は処理300という動作を示し、図4はいくつかの例示的な波形を示す。断続スイッチング制御回路204が現在スイッチング期間(すなわち図4の期間T0〜T3)にあると仮定すると、処理は判定ブロック310で開始し、ここでフィードバック回路(図示せず)が出力電圧VO126を感知し、出力電圧感知信号VO SENSE128をコントローラ202に提供する。それに応じて、次いで閾値検出回路208が、出力電圧VO126が閾値基準402よりも大きいかどうかを判定する。図4に示されるように、時間T0〜T1では、出力電圧VO126は閾値基準402よりも低い。したがって、処理300は、コントローラ202がスイッチング期間を継続するブロック380に進む。一実施形態では、スイッチング期間は複数のスイッチング周期TSにわたり、複数のスイッチング周期TSでは、スイッチ116が期間全体にわたって中断することなくスイッチONおよびスイッチOFFにされる。続いて、時間T2において図4で見られるように、出力電圧VO126が閾値基準402をまたぐ。次に時間T2において、判定ブロック320で、交流入力電圧VAC122がゼロクロスの状態にあるかどうかについての判定がなされる。図4は、入力電圧感知信号130に応じてZCD回路206により生成される、ZCD信号214のある例を示す。示されるように、ZCD信号214は、交流入力電圧VAC122の各々のゼロクロスにおいてパルスを発することができる。したがって、断続スイッチング制御回路204は、ZCD信号214に応じて、交流入力電圧VAC122がゼロクロスの状態にあるかどうかを判定することができる。しかし、時間T2においては、交流入力電圧VAC122はゼロクロスの状態にない。したがって、断続スイッチング制御回路204は、交流入力電圧VAC122の次のゼロクロスまで、スイッチング期間の終了(すなわち、非スイッチング期間の開始)を遅らせることができる。例えば、処理300は処理ブロック380に進み、次のゼロクロスに達するまでスイッチング期間を継続する。図4で見られるように、次のゼロクロスまで待つことは、閾値基準402に達する時間(すなわち時間T2)とスイッチング期間の終了の時間(すなわち時間T3)との間に、遅延404を与える。遅延404の間、断続スイッチング制御回路204は、複数のスイッチング周期の間スイッチ116のスイッチングを継続することができる。したがって、スイッチ116は、出力電圧VO126が閾値基準402を上回った後も、複数回ターンオンおよびターンオフを継続することができる。
【００２５】
時間T3において、時間T3でのZCD信号214のパルスによって示されるように、交流入力電圧VAC122がゼロクロスに達する。時間T3において、処理300は処理ブロック330に進み、処理ブロック330では断続スイッチング制御回路204が非スイッチング期間を開始し、したがって非スイッチング期間の開始を交流入力電圧VAC122のゼロクロスと同期させる。一実施形態では、スイッチング期間の終了は非スイッチング期間の開始である。同様に、スイッチング期間の開始は非スイッチング期間の終了である。一実施形態では、非スイッチング期間はクロック信号216の複数のクロック周期にわたり、そのときスイッチ116は期間全体にわたって連続して開放された(すなわちOFFの)状態を保つ。
【００２６】
さらに処理300について述べると、処理ブロック340は非スイッチング期間を継続し、判定ブロック350において、閾値検出回路208が、出力電圧VO126が閾値基準402よりも低いかどうかを判定する。閾値基準よりも低くない場合、処理300は処理ブロック340に戻り、非スイッチング期間を継続する。図4に示されるように、出力電圧VO126は時間T4において閾値基準402をまたぐ(すなわち、VO<閾値基準となる)。したがって、処理300は判定ブロック360に進み、判定ブロック360において、交流入力電圧VAC122がゼロクロスの状態にあるかどうかについての判定がなされる。しかし、時間T4では、交流入力電圧VAC122はゼロクロスの状態にない。したがって、断続スイッチング制御回路204は、交流入力電圧VAC122の次のゼロクロスまで、非スイッチング期間の終了(すなわち、次のスイッチング期間の開始)を遅らせることができる。例えば、処理300は処理ブロック340に戻り、時間T5の次のゼロクロスまで、非スイッチング期間を継続する。図4で見られるように、次のゼロクロスまで待つことは、閾値基準402に達する時間(すなわち時間T4)と非スイッチング期間の終了の時間(すなわち時間T5)との間に、遅延406を与える。遅延406の間、断続スイッチング制御回路204は、クロック信号216の複数のクロック周期の間スイッチ116を無効にする(スイッチ116をOFFに保つ)ことを継続することができる。したがって、スイッチ116は、出力電圧VO126が閾値基準402を下回った後も、複数のクロック周期の間、中断することなく無効にされ得る。
【００２７】
2つの遅延時間404および406はともに、スイッチング期間さらには非スイッチング期間が、両方、入力電圧の電源半周期の整数倍になることを確実にする。例えば、図4に示される第1のスイッチング期間(すなわち、T0〜T3)の長さは、交流入力電圧VAC122の電源半周期TL/2の2倍に等しく、図4に示される非スイッチング期間(すなわち、T3〜T5)の長さは、交流入力電圧VAC122の電源半周期TL/2の3倍に等しい。
【００２８】
時間T5において、時間T5でのZCD信号214のパルスが示すように、交流入力電圧VAC122が次のゼロクロスに達する。したがって、処理300は処理ブロック370に進み、処理ブロック370で断続スイッチング制御回路204が次のスイッチング期間を開始する。
【００２９】
図5は、本発明のある実施形態による例示的なコントローラ502を示す、機能ブロック図である。コントローラ502は、図1のコントローラ102または図2のコントローラ202の1つの可能な実装形態である。コントローラの図示された例502は、のこぎり歯発生器504、スイッチング信号発生器(例えば比較器506)、期間生成器508、ならびに論理ゲート510および512を含む、断続スイッチング制御回路を有する。コントローラの図示された例502にはまた、電流感知平均回路514、発振器216、ゼロクロス検出(ZCD)回路518、および閾値検出回路520が含まれる。電流感知平均回路514は、増幅器522、抵抗R1およびR2、ならびにキャパシタC1を含むものとして図5に示されている。電流感知平均回路514は、図2の電流感知平均回路212の1つの可能な実装形態である。ZCD回路518は、比較器524およびゼロクロス基準526を含むものとして図示されている。ZCD回路518は、図2のZCD回路206の1つの可能な実装形態である。閾値検出回路520は、閾値基準526、ラッチ528、ならびに比較器530および532を含むものとして図示されている。閾値検出回路520は、図2の閾値検出回路208の1つの可能な実装形態である。
【００３０】
比較器502は、図2のコントローラ202と同様に機能および結合する。例えば、ZCD回路518は、入力電圧感知信号VAC SENSE130に応じてZCD信号214を生成するように、結合される。一実施形態では、入力電圧感知信号VAC SENSE130は、交流入力電圧VAC122の大きさを表すものである。したがって、ZCD回路518は比較器524を含み、入力電圧感知信号VAC SENSE130を閾値基準電圧526と比較することができる。つまり、ZCD信号214は、交流入力電圧VAC122の大きさが閾値基準電圧526よりも小さくなった場合に、必ずパルスを発生させることができる。したがって、ある例では、ZCD信号214のパルスは、交流入力電圧VAC122のゼロクロスに対して中心合わせされてもよい。一実施形態では、閾値基準電圧526は、瞬時値が1ボルトよりも低い交流入力電圧を表すものである。
【００３１】
図5に示されるように、コントローラ502はさらに、信号220として示される、スイッチング周期TSにわたって平均化された電流感知を、電流感知信号134に応じて与えるように結合される、電流感知平均回路514を含む。一実施形態では、電流感知平均信号220は、インダクタ114を流れる低周波の整流された(120Hz)電流を表すものである(図4および信号220も参照されたい)。一実施形態では、電流感知平均回路514は、キャパシタC1、抵抗R1および抵抗R2による利得回路を有する増幅器522を含む。
【００３２】
比較器506は、電流感知平均信号220を可変基準値と比較し、可変基準値に応じてスイッチング信号136を生成するように結合される。例えば、のこぎり歯発生器504は、発振器210からのクロック信号出力に応答するのこぎり歯波形の形で、可変基準値を比較器506に与えるように結合される。一実施形態では、比較器506に与えられる可変基準値は、図5に示されるのこぎり歯波形ではなく、ランプ波形であってもよい。したがって、比較器506は、クロック信号216の周波数と等しい固定周波数および、インダクタ電流132(図1参照)に応じた可変デューティ比を有する、スイッチング信号136を出力することができる。
【００３３】
図5にはまた、閾値検出回路520が示されている。閾値検出回路520は、出力電圧感知信号VO SENSE128を受け取り、出力電圧感知信号に応じて少なくとも1つの閾値信号を生成するように結合される。例えば、閾値検出回路520は、2つの閾値信号218aおよび218bを生成するように結合される。図示される例では、閾値信号218aは、出力電圧VO126が閾値基準402(図4参照)よりも低くなったことに応答する論理ハイ値であり、閾値信号218bは、出力電圧VO126が閾値基準402よりも高くなったことに応答する論理ハイ値である。示されるように、閾値検出回路520は閾値基準回路526を含み、閾値基準402を比較器530および532に与える。比較器530および532は、ラッチ528の入力をそれぞれ設定および再設定するように結合される。
【００３４】
論理ゲート510および512は、ZCD信号214に応じて、かつ閾値信号218aおよび218bに応じて期間生成器508を有効および無効とするように結合される。動作中、論理ゲート510は、出力電圧VO126が閾値基準よりも低いこと示す閾値信号218aに応じて、かつ交流入力電圧VAC122のゼロクロスを示すZCD信号214に応じて、期間生成器508を有効にする。期間生成器508を有効にすることでスイッチング期間の開始を示し、期間生成器508がその後無効にされるまで、スイッチング信号136が期間生成器508を連続して流れることができるようにする。
【００３５】
論理ゲート512は、出力電圧VO126が閾値基準よりも大きいことを示す閾値信号218bに応じて、かつ交流入力電圧VAC122のゼロクロスを示すZCD信号214に応じて、期間生成器508を無効にする。期間生成器508を無効にすることで非スイッチング期間の開始を示し、スイッチング信号136が期間生成器508を流れないようにする。したがって、スイッチング信号136は、期間生成器508がその後有効にされるまで、無効にされる。
【００３６】
図6は、本発明のある実施形態による二重閾値検出回路604を利用する例示的なコントローラ602を示す、機能ブロック図である。コントローラ602は、図2のコントローラ202の1つの可能な実装形態である。実際には、コントローラ602は、上側の閾値基準と下側の閾値基準という2つの閾値基準を利用する閾値検出回路604を含むことを除き、コントローラ202と同様に結合および機能する。この例では、閾値信号606は、出力電圧VO126が上側の閾値基準よりも高いかどうかを示すことができ、閾値信号608は、出力電圧VO126が下側の閾値基準よりも低いかどうかを示すことができる。図7は、図6のコントローラ602の動作の処理700を示す。処理700は、図3のように単一の閾値基準ではなく2つの別々の閾値基準(例えば、上側の閾値基準および下側の閾値基準)を利用する判定ブロック710および750を除き、図3の処理300と同様である。
【００３７】
図8は、本発明の実施形態による、断続スイッチング制御回路204および非断続スイッチング制御回路804を有する例示的なコントローラ802を示す、機能ブロック図である。コントローラ802にはまた、モード選択回路806、交流電圧検出回路808、および論理ゲート810が含まれるものとして示されている。コントローラ802は、図1のコントローラ102の1つの可能な実装形態である。図1に関して上で論じられたように、本明細書で開示されるコントローラの実施形態は、無負荷/低負荷条件に対する1つのモードと、高負荷条件に対する別のモードという、複数の動作モードを含んでもよい。したがって、コントローラ802はモード選択回路806を含み、断続スイッチング制御回路204および非断続スイッチング制御回路804を選択的に有効および無効にすることによって、動作モードを切り替える。非断続スイッチング制御回路の図示された例804は、断続スイッチング制御回路204についてなされたのと同様に、同期した期間のない非断続スイッチング信号812を生成する。代わりに、非断続スイッチング制御回路804は、ON/OFF制御、デューティ比制御などのような既知の出力の制御方法によって、スイッチング信号812を生成してもよい。
【００３８】
図8においてさらに示されるように、コントローラ802は、入力電圧感知信号VAC SENSE130に応じて交流入力電圧VAC122のレベルを表す出力を与えるように結合される、交流電圧レベル検出回路808を含む。ある例では、交流電圧レベル検出回路808は、交流入力電圧VAC122のピーク値を表す信号を、検出および出力する。別の実施形態では、交流電圧レベル検出回路808は、交流入力電圧VAC122の平均値を表す信号を、検出および出力することができる。
【００３９】
低負荷および無負荷条件では、モード選択回路806は断続スイッチング制御回路204を有効にすると同時に、非断続スイッチング制御回路804を無効にするように結合される。ある実施形態では、モード遷移は、低負荷レベルの閾値を感知した後の最初のZCDで起きる。例として、低負荷条件は、電源の最大出力電力の10〜20%よりも小さい出力電力に対応してもよい。高負荷条件では、モード選択回路806は、非断続スイッチング制御回路804を有効にすると同時に、断続スイッチング制御回路204を無効にするように結合される。したがって、論理回路810が有効なスイッチング信号を一度に1つだけ受け取るように、スイッチング制御回路の1つが有効にされる場合は常に、別のスイッチング制御回路が無効にされる。言い換えると、コントローラ802が出力するスイッチング信号136は、低負荷および無負荷条件では断続スイッチング信号814を表すものであり、高負荷条件では非断続スイッチング信号812を表すものである。図示された実施形態では、モード選択回路806は、入力電力を判定することによって、電源の出力における負荷条件を判定するように結合される。例えば、モード選択回路806は、交流入力電圧VAC122およびインダクタ電流132(図1参照)に応じて、入力電力を判定してもよい。一実施形態では、モード選択回路806は入力電圧レベルとインダクタ電流のレベルを乗算して(例えば、交流入力電圧VAC122のピーク値または平均値と電流感知平均信号220を乗算して)、入力電力を判定する。
【００４０】
図9Aは、本発明のある実施形態による、利得選択回路906および増幅器908を含む電流感知平均回路904を有する例示的なコントローラ902Aを示す、機能ブロック図である。コントローラ902Aは、図1のコントローラ102の1つの可能な実装形態である。
【００４１】
一実施形態では、コントローラ902Aは、自在な入力電圧範囲(例えば90Vac〜265Vac)を有する昇圧PFC電源で用いるためのものである。しかし、入力が自在な昇圧電源の設計では、出力において最大の電力を送達するために、電流ループ利得および電源の有効入力抵抗が、商用電源入力電圧の最小値(例えば90Vac)に対して設定される必要があり得る。商用電源入力電圧が上昇してより高い値になり、最大値に向かう場合は、有効入力抵抗の値が固定されていると、出力電圧にオーバーシュートを生じさせ得る。例えば、図4に戻り、出力電圧VO126が例えば時間T2で閾値基準402に達した場合、出力電圧VO126は時間T3における次のゼロクロスまで上昇し続けることに留意されたい。この「オーバーシュート」(要素408)は、遅延404およびスイッチング信号136のスイッチングが継続されたことに、一部起因する。したがって、コントローラ902Aは、増幅器908に選択可能な利得を与えるように結合される利得選択回路906を含み、交流入力電圧VAC122のピーク値の変動を補償する。ある例では、利得選択回路906は、交流入力電圧のピーク値に反比例する、電源の有効入力抵抗を維持するように結合される。図9Aでは、入力電圧信号VAC122は利得選択回路906に結合され、入力電圧レベル(例えば利得選択信号912A)に応じて利得を選択する。図9Bに示される別の実施形態では、出力検出回路910が、電源(例えば電源100)の始動時に出力電圧VO126を検出するように結合される。図9Bの例では、電源の始動時における出力電圧VO126は、交流入力電圧VAC122のピーク値を表すものである。したがって、出力電圧検出回路910は、交流入力電圧VAC122のピーク値に応じて利得選択回路906の適切な利得を選択するために、利得選択信号912Bを生成することができる。ある例では、交流入力電圧VAC122のピーク値が低下すると、出力電圧検出回路は利得選択回路906の利得を増加させる。
【００４２】
本明細書で開示される各々の処理に現れる処理ブロックのいくつかまたは全ての順序は、限定的であると見なされるべきではない。むしろ、処理ブロックのいくつかは、図示されていない様々な順序で実行できることを、本開示の利益を受ける当業者は理解するだろう。
【００４３】
本発明の図示された実施形態の上述の説明は、要約書で説明されるものも含めて、包括的であること、または開示された形に本発明を厳密に限定することを意図していない。本発明の特定の実施形態および例が、例示のために本明細書で説明されるが、当業者が認識するように、本発明の範囲内で様々な変更形態が可能である。
【００４４】
上述の詳細な説明を考慮して、これらの変更形態が本発明に対してなされ得る。以下の特許請求の範囲で使用される用語は、本発明を本明細書で開示された特定の実施形態に限定するものと解釈されるべきではない。むしろ、本発明の範囲は以下の特許請求の範囲で完全に決定されるべきであり、特許請求の範囲は、請求項の解釈について確立されている原則に従って解釈されるべきである。
【符号の説明】
【００４５】
100  例示的なスイッチング電源
102  コントローラ
104  入力キャパシタ
106  スイッチング主部
108  出力キャパシタ
110  ブリッジ整流器
112  共通の基準電位
114  インダクタ
116  スイッチ
118  出力整流器
120  負荷
122  交流入力電圧
124  入力電流
126  出力電圧
128  出力電圧感知信号
130  入力電圧感知信号
132  インダクタ電流
134  電流感知信号
136  スイッチング信号
140  ゼロクロス検出回路
142  断続スイッチング制御回路
202  コントローラ
204  断続スイッチング制御回路
206  ゼロクロス検出回路
208  閾値検出回路
210  発振器
212  電流感知平均回路
214  ゼロクロス検出信号
216  クロック信号
218  閾値信号
220  平均された電流感知信号
404  遅延
502  コントローラ
504  のこぎり歯発生器
506  比較器
508  期間生成器
510  論理ゲート
514  電流感知平均回路
518  ゼロクロス検出回路
520  閾値検出回路
522  増幅器
524  比較器
526  閾値基準
528  ラッチ
530  比較器
602  コントローラ
604  二重閾値検出回路
606  閾値信号
804  非断続スイッチング制御回路
806  論理モード回路
810  論理回路
812  非断続スイッチング信号
814  断続スイッチング信号
902A  コントローラ
904  電流感知平均回路
906  利得選択回路
908  増幅器
912A  利得選択信号
【図１】
2012085523.tif 000003
【図２】
2012085523.tif 000004
【図３】
2012085523.tif 000005
【図４】
2012085523.tif 000006
【図５】
2012085523.tif 000007
【図６】
2012085523.tif 000008
【図７】
2012085523.tif 000009
【図８】
2012085523.tif 000010
【図９Ａ】
2012085523.tif 000011
【図９Ｂ】
2012085523.tif 000012
【外国語明細書】
2012085523.tif 000013
2012085523.tif 000014
2012085523.tif 000015
2012085523.tif 000016
2012085523.tif 000017
2012085523.tif 000018
2012085523.tif 000019
2012085523.tif 000020
2012085523.tif 000021
2012085523.tif 000022
2012085523.tif 000023
2012085523.tif 000024
2012085523.tif 000025
2012085523.tif 000026
2012085523.tif 000027
2012085523.tif 000028
2012085523.tif 000029
2012085523.tif 000030
2012085523.tif 000031
2012085523.tif 000032
2012085523.tif 000033
2012085523.tif 000034
2012085523.tif 000035
2012085523.tif 000036
2012085523.tif 000037
2012085523.tif 000038
2012085523.tif 000039
2012085523.tif 000040
2012085523.tif 000041
2012085523.tif 000042
2012085523.tif 000043
2012085523.tif 000044
2012085523.tif 000045
2012085523.tif 000046
2012085523.tif 000047
2012085523.tif 000048
2012085523.tif 000049
2012085523.tif 000050
2012085523.tif 000051
2012085523.tif 000052
2012085523.tif 000053
2012085523.tif 000054