(57)【要約】【課題】  暗電流をよりいっそう抑制することのできる固体撮像装置を提供する。【解決手段】  固体撮像装置１００を、基板１０１と、光電変換部１０と、キャリア極性が第２の導電型である第１不純物層５１と、電荷電圧変換部と、増幅部と、キャリア極性が第２の導電型である第２不純物層５２とを備える構成とする。そして、第２不純物層５２を、光電変換部１０及び増幅部間の領域に設け、第２不純物層５２の第２不純物濃度Ｐ２を第１不純物層５１の第１不純物濃度Ｐ１より高くする。【選択図】  図３
2012182377.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられ、キャリア極性が第１の導電型である不純物領域を含み、かつ、入射光を信号電荷に変換する光電変換部と、
前記基板上に設けられ、キャリア極性が前記第１の導電型とは逆の第２の導電型であり、かつ、第１不純物濃度を有する第１不純物層と、
前記第１不純物層に設けられ、キャリア極性が前記第１の導電型である不純物領域を含み、かつ、前記光電変換部で変換された前記信号電荷を電圧に変換する電荷電圧変換部と、
前記第１不純物層に設けられ、キャリア極性が前記第１の導電型であるソース／ドレイン領域を有し、かつ、前記電荷電圧変換部で変換された前記電圧を増幅する増幅部と、
前記光電変換部及び前記増幅部間の領域に設けられ、キャリア極性が前記第２の導電型であり、かつ、前記第１不純物濃度より高い第２不純物濃度を有する第２不純物層と
を備える固体撮像装置。
【請求項２】
さらに、前記光電変換部及び前記電荷電圧変換部間の領域に設けられ、前記光電変換部から前記電荷電圧変換部に前記信号電荷を転送する転送部と、
前記転送部の前記基板側の領域に設けられ、キャリア極性が前記第２の導電型であり、前記第１不純物濃度より高くかつ前記第２不純物濃度以下の第３不純物濃度を有する第３不純物層とを備える
請求項１に記載の固体撮像装置。
【請求項３】
前記基板の厚さ方向における、前記第３不純物層の前記基板側の面と前記基板との間の距離が、前記第１不純物層の前記基板側の面と前記基板との間の距離以上である
請求項２に記載の固体撮像装置。
【請求項４】
前記基板の厚さ方向における、前記第２不純物層の前記基板側の面と前記基板との間の距離が、前記第１不純物層の前記基板側の面と前記基板との間の距離以上である
請求項１に記載の固体撮像装置。
【請求項５】
さらに、前記光電変換部と前記増幅部との間に、ＬＯＣＯＳ又はＳＴＩの手法により形成された素子分離層を備える
請求項１に記載の固体撮像装置。
【請求項６】
さらに、所定の方向に配列された複数の前記光電変換部と、
前記所定の方向に隣り合う前記光電変換部の間の領域に、拡散分離の手法により形成された拡散分離層とを備える
請求項１に記載の固体撮像装置。
【請求項７】
前記第２不純物層が、前記第１不純物層内に設けられている
請求項１に記載の固体撮像装置。
【請求項８】
前記第１の導電型がＮ型であり、前記第２の導電型がＰ型である
請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像装置に関する。
【背景技術】
【０００２】
従来、半導体基板上に例えばＭＯＳ（Metal-Oxide-Semiconductor）トランジスタ、フォトダイオード（受光部）等の各種素子を形成して作製された固体撮像装置が様々な技術分野で利用されている。そのような固体撮像装置では、例えば、キャリア極性がＰ型の不純物層（以下、Ｐ型ウエルと記す）上に、キャリア極性がＮ型の不純物層で構成された拡散領域やＭＯＳトランジスタのソース／ドレイン領域などが形成される。
【０００３】
上述のような構成の固体撮像装置では、ソース／ドレイン領域や拡散領域の周辺部からＰ型ウエルを介して受光部にキャリアが流出し、これにより、暗電流が増大して画質が劣化するという問題がある。そこで、従来、この問題を解決するために様々な技術が提案されている（例えば、特許文献１及び２参照）。
【０００４】
特許文献１には、ＭＯＳトランジスタのソース／ドレイン領域を形成するＰ型ウエルの不純物濃度を、受光部を形成するＰ型ウエルの不純物濃度よりも高くすることにより、隣接画素へのキャリアの流出を改善する技術が提案されている。また、特許文献２には、Ｐ型ウエル上に形成された、光電変換部（受光部）のＮ＋領域とＭＯＳトランジスタのソース／ドレイン領域を構成するＮ＋領域との間に、Ｐ＋ガード層を設けることにより、暗電流を低減する技術が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１５６２８０号公報
【特許文献２】特開２００６−２４９０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のように、従来、固体撮像装置において様々な暗電流の低減技術が提案されているが、この技術分野では、暗電流をさらに低減することのできる技術の開発が望まれている。本開示は、上記状況に鑑みなされたものであり、本開示の目的は、暗電流をさらに低減することのできる固体撮像装置を提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本開示の固体撮像装置は、基板と、光電変換部と、第１不純物層と、電荷電圧変換部と、増幅部と、第２不純物層とを備える構成とし、各部及び各層の構成及び機能を次のようにする。光電変換部は、基板上に設けられ、キャリア極性が第１の導電型である不純物領域を含み、かつ、入射光を信号電荷に変換する。第１不純物層は、基板上に設けられ、キャリア極性が第１の導電型とは逆の第２の導電型であり、かつ、第１不純物濃度を有する。電荷電圧変換部は、第１不純物層に設けられ、キャリア極性が第１の導電型である不純物領域を含み、かつ、光電変換部で変換された信号電荷を電圧に変換する。増幅部は、第１不純物層に設けられ、キャリア極性が第１の導電型であるソース／ドレイン領域を有し、かつ、電荷電圧変換部で変換された電圧を増幅する。そして、第２不純物層は、光電変換部及び増幅部間の領域に設けられ、キャリア極性が第２の導電型であり、かつ、第１不純物濃度より高い第２不純物濃度を有する。
【発明の効果】
【０００８】
上述のように、本開示の固体撮像装置では、第２の導電型の第１不純物層に形成された第１の導電型のソース／ドレイン領域を有する増幅部と、第１の導電型の不純物領域を含む光電変換部との間の領域に第２の導電型の第２不純物層を設ける。そして、第２不純物層の第２不純物濃度を第１不純物層の第１不純物濃度より高くする。これにより、本開示の固体撮像装置では、ソース／ドレイン領域の基板側の領域で発生したキャリアの光電変換部への流出を抑制して、暗電流をより低減することができる。
【図面の簡単な説明】
【０００９】
【図１】画素の一構成例を示す等価回路図である。
【図２】第１の実施形態に係る固体撮像装置の光電変換部付近の概略構成の一例を示す図である。
【図３】図２中のＡ−Ａ断面図である。
【図４】第２の実施形態に係る固体撮像装置の光電変換部付近の概略構成の一例を示す図である。
【図５】図４中のＢ−Ｂ断面図である。
【図６】第３の実施形態に係る固体撮像装置の光電変換部付近の概略構成の一例を示す図である。
【図７】図６中のＣ−Ｃ断面図である。
【図８】図６中のＤ−Ｄ断面図である。
【図９】第４の実施形態に係る固体撮像装置の光電変換部付近の概略構成の一例を示す図である。
【図１０】図９中のＥ−Ｅ断面図である。
【発明を実施するための形態】
【００１０】
以下に、本開示の実施形態に係る固体撮像装置の一例を、図面を参照しながら下記の順で説明する。ただし、本開示は下記の例に限定されない。
１．第１の実施形態：基本構成例
２．第２の実施形態：第３Ｐ型不純物層を光電変換部及び電荷電圧変換部間の領域に設ける例
３．第３の実施形態：拡散分離層を隣り合う光電変換部間の領域に設ける例
４．第４の実施形態：第２Ｐ型不純物層を第１Ｐ型不純物層内に形成する例
【００１１】
＜１．第１の実施形態＞
［画素の概略構成］
固体撮像装置は、例えば、複数の画素を２次元状（アレイ状）に配列して構成された画素アレイ部（不図示）を備える。ここで、図１に、画素アレイ部を構成する各画素の等価回路の一例を示す。図１に示す例では、画素１は、光電変換部１０と、転送部１１と、リセット部１２と、増幅部１３と、選択部１４と、電荷電圧変換部２０とを備える。
【００１２】
光電変換部１０は、例えばフォトダイオード（ＰＤ）で構成され、入射光を信号電荷に変換する。なお、光電変換部１０のアノード電極は、負側電源(例えば、グランド)に接続され、カソード電極は、転送部１１を介して増幅部１３のゲートに電気的に接続される。
【００１３】
転送部１１は、例えば、キャリア極性がＮ型のＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタという）で構成され、光電変換部１０のカソード電極と電荷電圧変換部２０との間に設けられる。転送部１１は、そのゲートにハイレベルの転送パルスＶｔが印加された際にオン状態となり、光電変換部１０で光電変換された信号電荷を電荷電圧変換部２０に転送する。
【００１４】
リセット部１２は、例えば、ＮＭＯＳトランジスタで構成され、電荷電圧変換部２０と電源線ＰＬとの間に設けられる。リセット部１２は、そのゲートにハイレベルのリセットパルスＶｒが印加された際にオン状態となる。この動作は、光電変換部１０から電荷電圧変換部２０への信号電荷の転送動作の前に行われ、これにより、電荷電圧変換部２０の信号電荷が電源線ＰＬに廃棄され、電荷電圧変換部２０がリセットされる。
【００１５】
増幅部１３は、例えば、ＮＭＯＳトランジスタで構成され、電源線ＰＬと選択部１４のドレインとの間に設けられる。増幅部１３は、リセット部１２によりリセットされた後の電荷電圧変換部２０の電位をリセット信号（リセットレベル）として選択部１４に出力する。また、増幅部１３は、光電変換部１０から電荷電圧変換部２０への信号電荷の転送後に、電荷電圧変換部２０の電位を増幅し、その増幅信号を光蓄積信号（画素信号）として選択部１４に出力する。
【００１６】
選択部１４は、例えば、ＮＭＯＳトランジスタで構成され、増幅部１３のソースと垂直信号線ＶＬとの間に設けられる。選択部１４は、そのゲートにハイレベルの選択パルスＶｓが印加された際にオン状態となり、これにより、画素１が選択状態となる。そして、選択部１４は、選択状態において、増幅部１３から出力される画素信号を垂直信号線ＶＬに中継する。なお、選択部１４の配置位置は、図１に示す例に限定されず、電源線ＰＬと増幅部１３のドレインとの間に選択部１４を設けてもよい。
【００１７】
電荷電圧変換部２０（ＦＤ：フローティングディフュージョン）は、転送部１１のソースと増幅部１３のゲートとが電気的に繋がったノードに形成される。電荷電圧変換部２０は、光電変換部１０で変換された信号電荷を電圧（電位）に変換する。なお、電荷電圧変換部２０のより詳細な構成については後で説明する。
【００１８】
上述した図１の例では、画素１を４つのＮＭＯＳトランジスタで構成する例を説明したが、本開示はこれに限定されない。画素１に蓄積された電荷を電気信号として列毎に設けられた垂直信号線ＶＬに出力可能な構成であれば、任意の構成にすることができる。例えば、増幅部１３と選択部１４とを一つのＮＭＯＳトランジスタで兼用し、３つのＮＭＯＳトランジスタで画素１を構成してもよい。
【００１９】
［光電変換部付近の構成］
図１に示す構成の画素１を実際に半導体基板上に形成する際、ＮＭＯＳトランジスタからなる各部（転送部１１、リセット部１２、増幅部１３及び選択部１４）並びに電荷電圧変換部２０は、例えば、光電変換部１０の周囲に形成される。
【００２０】
図２及び３に、本実施形態の固体撮像装置における光電変換部１０付近の各部の概略構成を示す。図２は、本実施形態の固体撮像装置１００の受光面内における光電変換部１０付近の各部の概略配置図であり、図３は、図２中のＡ−Ａ断面図である。
【００２１】
ただし、図２及び３では、説明を簡略化するため、本実施形態の固体撮像装置１００において暗電流の抑制作用に関与する要部のみを示す。また、図２及び３では、説明を簡略化するため、半導体基板からＮＭＯＳトランジスタのソース／ドレイン領域の形成面までの積層領域の概略構成を示す。また、図２には、説明を簡略化するめ、画素アレイ部（不図示）において列方向及び行方向のそれぞれに互いに隣り合う４つの画素１の領域のみを示す。さらに、図３では、光電変換部１０付近の各部の内部構造をより明確にするため、光電変換部１０付近の各部及び各部間の寸法を、図２に示すそれらの寸法とは変えて示す。なお、図２及び３における、上述した説明を簡略化するための表示手法は、後述の第２〜第４の実施形態の説明で用いる図４〜１０においても同様に適用する。
【００２２】
また、図２及び３では、固体撮像装置１００の受光面内の方向を第１の方向（Ｘ方向）及びそれと直交する第２の方向（Ｙ方向）で表し、後述のＮ型半導体基板１０１の厚さ方向（固体撮像装置１００の深さ方向）をＺ方向で表す。なお、本実施形態（図２及び３）における、これらの方向の定義は、後述の第２〜第４の実施形態の説明で用いる図４〜１０においても同様に適用する。
【００２３】
（１）固体撮像装置の構成
固体撮像装置１００は、Ｎ型半導体基板１０１（基板）と、該Ｎ型半導体基板１０１上に形成されたＰ型エピタキシャル層１０２とを備える。また、固体撮像装置１００は、Ｐ型エピタキシャル層１０２上に形成された、光電変換部１０、第１Ｐ型不純物層５１（第１不純物層：以下、第１Ｐ型ウエル５１という）、及び、第２Ｐ型不純物層５２（第２不純物層：以下、第２Ｐ型ウエル５２という）を備える。
【００２４】
さらに、固体撮像装置１００は、第１Ｐ型ウエル５１上に形成された、電荷電圧変換部２０、及び、ＮＭＯＳトランジスタのソース／ドレイン領域部３０（Ｓ／Ｄ：ソース／ドレイン領域）を備える。また、固体撮像装置１００は、光電変換部１０とソース／ドレイン領域部３０との間の領域に設けられた素子分離領域部４０（素子分離層）を備える。なお、図２及び３に示すソース／ドレイン領域部３０は、図１中の増幅部１３のソース／ドレイン領域部である。
【００２５】
また、本実施形態の固体撮像装置１００では、図２に示すように、電荷電圧変換部２０は、Ｙ方向に沿って、光電変換部１０を挟んでソース／ドレイン領域部３０と対向する位置に形成される。なお、ソース／ドレイン領域部３０の配置位置は、図２に示す例に限定されず、例えば、ソース／ドレイン領域部３０を、図２中のＸ方向における光電変換部１０の側部（図２では左側又は右側の部分）に配置してもよい。また、本実施形態では、図２中のＹ方向において、隣り合う光電変換部１０間の領域に電荷電圧変換部２０を設け、２つの画素１で１つの電荷電圧変換部２０を共有する。ただし、本開示はこれに限定されず、画素１毎に電荷電圧変換部２０を設ける構成にしてもよい。
【００２６】
さらに、本実施形態の固体撮像装置１００では、図２に示すように、複数の光電変換部１０、電荷電圧変換部２０及びソース／ドレイン領域部３０がそれぞれ、Ｘ方向に沿って一列に配置される。
【００２７】
（２）各部の構成
光電変換部１０は、キャリア極性がＮ型（第１の導電型）の不純物層１０ａ（不純物領域：以下、Ｎ型不純物層１０ａという）を有する。また、光電変換部１０は、Ｎ型不純物層１０ａのＮ型半導体基板１０１側とは反対側の面（図３では上面）上に形成された、キャリア極性がＰ型（第２の導電型）のピンニング層１０ｂ（以下、Ｐ型ピンニング層１０ｂという）を有する。さらに、光電変換部１０は、Ｎ型不純物層１０ａのソース／ドレイン領域部３０側とは反対側の側面（図３では右側面）に形成されたＰ型不純物層１０ｃを有する。なお、Ｐ型ピンニング層１０ｂを光電変換部１０（受光部）の表面に形成することにより、該表面における暗電流の発生を抑制することができる。
【００２８】
電荷電圧変換部２０は、高濃度のＮ型不純物層（不純物領域）で構成される。なお、図２及び３には示さないが、本実施形態では、電荷電圧変換部２０と第１Ｐ型ウエル５１との境界には、空乏層が形成される（後述する第２の実施形態の図５参照）。
【００２９】
ソース／ドレイン領域部３０は、高濃度のＮ型不純物層で構成される。なお、本実施形態では、図３に示すように、ソース／ドレイン領域部３０と第１Ｐ型ウエル５１との境界には、空乏層３１が形成される。
【００３０】
素子分離領域部４０は、ＬＯＣＯＳ（local oxidation of silicon）又はＳＴＩ（shadow trench isolation）の手法により形成される。また、図２に示す例では、素子分離領域部４０は、ソース／ドレイン領域部３０の周囲を取り囲むように形成される。
【００３１】
なお、本実施形態では、図２中のＸ方向に沿って隣り合う光電変換部１０を分離するために、隣り合う光電変換部１０間の領域にも、例えばＬＯＣＯＳ、ＳＴＩ等の手法により形成された素子分離領域部を設けてもよい。また、図２中のＸ方向に沿って隣り合う光電変換部１０間の領域に、拡散分離の手法により形成された拡散分離領域部を設けてもよい。
【００３２】
第１Ｐ型ウエル５１は、Ｐ型エピタキシャル層１０２の不純物濃度より高い不純物濃度Ｐ１（第１不純物濃度）を有するＰ型不純物層で構成される。なお、電荷電圧変換部２０のＮ型半導体基板１０１側の領域（以下、下部という）に設けられる第１Ｐ型ウエル５１と、ソース／ドレイン領域部３０の下部に設けられる第１Ｐ型ウエル５１とは繋がっていてもよいし、個別に設けられていてもよい。また、本実施形態では、電荷電圧変換部２０及びソース／ドレイン領域部３０の下部に第１Ｐ型ウエル５１を設ける例を説明したが、本開示はこれに限定されない。例えば、Ｎ型半導体基板１０１の全面に渡って第１Ｐ型ウエル５１を形成し、電荷電圧変換部２０及びソース／ドレイン領域部３０だけでなく、光電変換部１０も第１Ｐ型ウエル５１に形成してもよい。
【００３３】
第２Ｐ型ウエル５２は、第１Ｐ型ウエル５１の不純物濃度Ｐ１より高い不純物濃度Ｐ２（第２不純物濃度：Ｐ２＞Ｐ１）を有するＰ型不純物層で構成される。なお、第２Ｐ型ウエル５２の不純物濃度Ｐ２は、例えば、第１Ｐ型ウエル５１の不純物濃度Ｐ１より、少なくとも２５％程度高くすることができる。ただし、第２Ｐ型ウエル５２の不純物濃度Ｐ２と第１Ｐ型ウエル５１の不純物濃度Ｐ１との比率はこれに限定されず、例えば用途等の条件に応じて適宜設定される。また、第２Ｐ型ウエル５２は、通常、例えばイオン注入等の手法により形成されるが、本開示はこれに限定されず、例えば選択エピタキシャル成長の手法により第２Ｐ型ウエル５２を形成してもよい。
【００３４】
また、第２Ｐ型ウエル５２は、図３に示すように、素子分離領域部４０の下部に形成される。すなわち、本実施形態では、第２Ｐ型ウエル５２を、ソース／ドレイン領域部３０（及び、その下部に設けられた第１Ｐ型ウエル５１）と、光電変換部１０との間の領域に形成する。なお、本実施形態では、第２Ｐ型ウエル５２を、ソース／ドレイン領域部３０の周囲を取り囲むように形成する。
【００３５】
さらに、第２Ｐ型ウエル５２は、図３中のＺ方向において、素子分離領域部４０のＮ型半導体基板１０１側の面（以下、下面という）から第１Ｐ型ウエル５１の深い位置（Ｎ型半導体基板１０１により近い位置）に至る領域に渡って形成される。なお、図３には、素子分離領域部４０の下面から光電変換部１０のＮ型不純物層１０ａの下面より深い位置に至る領域に、第２Ｐ型ウエル５２を形成した例を示す。
【００３６】
上記構成の第２Ｐ型ウエル５２を、素子分離領域部４０の幅程度の狭い領域に設けることにより、光電変換部１０とソース／ドレイン領域部３０との境界には、Ｐ型不純物の急峻な濃度勾配を有するＰＮ接合面が形成される。すなわち、光電変換部１０とソース／ドレイン領域部３０との境界には、ソース／ドレイン領域部３０の下部（下方領域）で発生したキャリアに対して、障壁（バリア）が形成される。
【００３７】
この結果、本実施形態では、ソース／ドレイン領域部３０の下部で発生したキャリアが、素子分離領域部４０の下部を介して光電変換部１０のＮ型不純物層１０ａに流出することを抑制することができる。すなわち、本実施形態の固体撮像装置１００では、暗電流をより低減することが可能になる。
【００３８】
ここで、本実施形態の固体撮像装置１００における上述した暗電流の低減効果を、例えば、上記特許文献１で提案されている暗電流の低減技術と比較して、より具体的に説明する。
【００３９】
上記特許文献１では、上述のように、ＭＯＳトランジスタのソース／ドレイン領域を形成するＰ型ウエルの不純物濃度を、受光部を形成するＰ型ウエルの不純物濃度よりも高くして、隣接画素へのキャリアの流出を抑制する。しかしながら、この構成では、ソース／ドレイン領域の下方の領域において発生したキャリアを、ソース／ドレイン領域の高濃度のＮ型不純物領域で十分に吸収することができない。それゆえ、上記特許文献１で提案されている技術では、ソース／ドレイン領域の下方で発生したキャリアの受光部への流出を十分に抑制することができず、暗電流を低減することが困難である。
【００４０】
それに対して、本実施形態では、上述のように、高不純物濃度の第２Ｐ型ウエル５２をソース／ドレイン領域部３０と光電変換部１０との間の領域に設けて、この領域にキャリアのバリアを形成する。それゆえ、本実施形態では、ソース／ドレイン領域部３０及び光電変換部１０間の領域に形成されたこのバリアにより、ソース／ドレイン領域部３０の下方の深い位置で発生したキャリアが光電変換部１０に流出し難くなり、暗電流をより低減することができる。
【００４１】
なお、上述した本実施形態の固体撮像装置１００では、第２Ｐ型ウエル５２をソース／ドレイン領域部３０の周囲を取り囲むように形成する例を説明したが、本開示はこれに限定されない。例えば、少なくとも、光電変換部１０及びソース／ドレイン領域部３０間の領域に第２Ｐ型ウエル５２を設ければよい。ただし、本実施形態のように、第２Ｐ型ウエル５２でソース／ドレイン領域部３０の周囲を取り囲んだ場合の方が、ソース／ドレイン領域部３０の下部で発生したキャリアの光電変換部１０への流出をよりいっそう抑制することができる。
【００４２】
また、本実施形態では、上述のように、第２Ｐ型ウエル５２の下面（Ｎ型半導体基板１０１側の面）の位置が、光電変換部１０のＮ型不純物層１０ａの下面の位置より深くなる（Ｎ型半導体基板１０１側に位置する）例を説明したが、本開示はこれに限定されない。第２Ｐ型ウエル５２の深さ（第２Ｐ型ウエル５２のＺ方向の厚さ）は、ソース／ドレイン領域部３０の下部から光電変換部１０へのキャリアの流出を十分に抑制可能な深さであれば任意に設定することができる。
【００４３】
例えば、第２Ｐ型ウエル５２の下面が、Ｎ型半導体基板１０１に到達するように、第２Ｐ型ウエル５２を形成してもよい。ただし、本実施形態では、主に、ソース／ドレイン領域部３０の下部の第１Ｐ型ウエル５１から光電変換部１０へのキャリアの流出を抑制できればよい。それゆえ、本実施形態では、素子分離領域部４０の下面の位置から第１Ｐ型ウエル５１の下面付近の位置程度までの深さ領域に渡って、第２Ｐ型ウエル５２を形成することにより、上述したキャリアの流出抑制効果が十分に得られる。すなわち、図３中のＺ方向（Ｎ型半導体基板１０１の厚さ方向）において、第２Ｐ型ウエル５２の下面とＮ型半導体基板１０１との間の距離が、第１Ｐ型ウエル５１の下面とＮ型半導体基板１０１との間の距離以上であればよい。
【００４４】
＜２．第２の実施形態＞
第２の実施形態では、第１Ｐ型ウエル５１より高い不純物濃度を有するＰ型ウエルを、光電変換部１０及びソース／ドレイン領域部３０間の領域だけでなく、光電変換部１０及び電荷電圧変換部２０間の領域にも設ける例を説明する。
【００４５】
図４及び５に、第２の実施形態に係る固体撮像装置における光電変換部１０付近の各部の概略構成を示す。なお、図４は、本実施形態の固体撮像装置１１０の受光面内（図４中のＸ−Ｙ面内）における光電変換部１０付近の各部の概略配置図であり、図５は、図４中のＢ−Ｂ断面図である。また、図４及び５に示す本実施形態の固体撮像装置１１０において、図２及び３に示す上記第１の実施形態の固体撮像装置１００と同様の構成には、同じ符号を付して示す。
【００４６】
（１）固体撮像装置の構成
固体撮像装置１１０は、上記第１の実施形態と同様に、Ｎ型半導体基板１０１と、該Ｎ型半導体基板１０１上に形成されたＰ型エピタキシャル層１０２とを備える。また、固体撮像装置１１０は、Ｐ型エピタキシャル層１０２上に形成された、光電変換部１０、第１Ｐ型ウエル５１、及び、第３Ｐ型不純物層５３（第３不純物層：以下、第３Ｐ型ウエル５３という）を備える。
【００４７】
さらに、固体撮像装置１１０は、上記第１の実施形態と同様に、第１Ｐ型ウエル５１上に形成された、電荷電圧変換部２０、及び、ＮＭＯＳトランジスタのソース／ドレイン領域部３０を備える。また、固体撮像装置１１０は、上記第１の実施形態と同様に、光電変換部１０とソース／ドレイン領域部３０との間の領域に設けられた素子分離領域部４０を備える。なお、図４及び５に示すソース／ドレイン領域部３０は、図１中の増幅部１３のソース／ドレイン領域部である。
【００４８】
また、本実施形態では、第３Ｐ型ウエル５３は、光電変換部１０及び電荷電圧変換部２０間の領域に設けられる。なお、図５に示す例では、電荷電圧変換部２０と第１Ｐ型ウエル５１との境界には、空乏層２１が形成される。ただし、図４では、説明を簡略化するため、空乏層２１の図示は省略する。
【００４９】
図４と図２との比較から明らかなように、固体撮像装置１１０の受光面内（図４中のＸ−Ｙ面内）における光電変換部１０、電荷電圧変換部２０、ソース／ドレイン領域部３０及び素子分離領域部４０の配置構成は、上記第１の実施形態のそれと同様である。また、図５には示さないが、図５中のＺ方向（Ｎ型半導体基板１０１の厚さ方向）における、光電変換部１０及びソース／ドレイン領域部３０間の領域の内部構成（素子分離領域部４０の下部の構成）は、上記第１の実施形態の構成（図３）と同様である。
【００５０】
すなわち、本実施形態の固体撮像装置１１０は、上記第１の実施形態の固体撮像装置１００において、光電変換部１０及び電荷電圧変換部２０間の領域に新たに第３Ｐ型ウエル５３を設けた構成になる。それ以外の構成は、上記第１の実施形態の構成と同様である。それゆえ、ここでは、第３Ｐ型ウエル５３の構成及び機能についてのみ説明する。
【００５１】
（２）第３Ｐ型ウエルの構成
第３Ｐ型ウエル５３は、第１Ｐ型ウエル５１の不純物濃度Ｐ１より高く、かつ、第２Ｐ型ウエル５２の不純物濃度Ｐ２と同程度又はそれより低い不純物濃度Ｐ３（第３不純物濃度：Ｐ１＜Ｐ３≦Ｐ２）を有するＰ型不純物層で構成される。なお、第３Ｐ型ウエル５３は、通常、例えばイオン注入等の手法により形成されるが、本開示はこれに限定されず、例えば選択エピタキシャル成長の手法により第３Ｐ型ウエル５３を形成してもよい。
【００５２】
また、第３Ｐ型ウエル５３は、図５に示すように、光電変換部１０及び電荷電圧変換部２０間の領域に形成される。なお、本実施形態では、図４に示すように、電荷電圧変換部２０の周囲を取り囲むように、第３Ｐ型ウエル５３を形成する。ただし、本開示はこれに限定されず、少なくとも、光電変換部１０及び電荷電圧変換部２０間の領域に第３Ｐ型ウエル５３を設ければよい。
【００５３】
さらに、第３Ｐ型ウエル５３は、図５中のＺ方向において、電荷電圧変換部２０の表面位置と同じ位置から第１Ｐ型ウエル５１の深い位置（Ｎ型半導体基板１０１により近い位置）に至る領域に渡って形成される。なお、図５には、電荷電圧変換部２０の表面位置と同じ位置から光電変換部１０のＮ型不純物層１０ａの下面（Ｎ型半導体基板１０１側の面）より深い位置に至る領域に、第３Ｐ型ウエル５３を形成した例を示す。
【００５４】
第３Ｐ型ウエル５３の深さ（第３Ｐ型ウエル５３の図５中のＺ方向の厚さ）は、図５に示す例に限定されない。第３Ｐ型ウエル５３の深さは、電荷電圧変換部２０の下部から光電変換部１０へのキャリアの流出を十分に抑制可能な深さであれば任意に設定することができる。
【００５５】
例えば、第３Ｐ型ウエル５３の下面が、Ｎ型半導体基板１０１に到達するように、第３Ｐ型ウエル５３を形成してもよい。ただし、本実施形態では、主に、電荷電圧変換部２０の下部の第１Ｐ型ウエル５１から光電変換部１０へのキャリアの流出を抑制できればよい。それゆえ、本実施形態では、電荷電圧変換部２０の表面位置から第１Ｐ型ウエル５１の下面付近の位置程度までの深さ領域に渡って第３Ｐ型ウエル５３を形成することにより、上述したキャリアの流出抑制効果が十分に得られる。すなわち、図５中のＺ方向（Ｎ型半導体基板１０１の厚さ方向）において、第３Ｐ型ウエル５３の下面とＮ型半導体基板１０１との間の距離が、第１Ｐ型ウエル５１の下面とＮ型半導体基板１０１との間の距離以上であればよい。
【００５６】
上述のように、本実施形態では、第１Ｐ型ウエル５１より高い不純物濃度Ｐ３を有する第３Ｐ型ウエル５３を、電荷電圧変換部２０（及び、その下部に設けられた第１Ｐ型ウエル５１）と光電変換部１０との間の領域に設ける。これにより、光電変換部１０と電荷電圧変換部との間の領域には、電荷電圧変換部２０の下部（下方領域）で発生したキャリアに対して障壁（バリア）が形成される。この結果、本実施形態では、電荷電圧変換部２０の下部で発生したキャリアの光電変換部１０への流出を抑制することができる。
【００５７】
すなわち、本実施形態の固体撮像装置１１０では、ソース／ドレイン領域部３０の下方領域で発生したキャリアの光電変換部１０への流出だけでなく、電荷電圧変換部２０の下方領域で発生したキャリアの光電変換部１０への流出も抑制することができる。それゆえ、本実施形態の固体撮像装置１１０では、暗電流をよりいっそう低減することが可能になる。
【００５８】
また、本実施形態では、上述のように、第３Ｐ型ウエル５３の不純物濃度Ｐ３を、第２Ｐ型ウエル５２の不純物濃度Ｐ２と同程度又はそれより低くする（Ｐ３≦Ｐ２）。これは、次の理由によるものである。例えば、図１で説明した画素１内の転送部１１を構成するＮＭＯＳトランジスタは、図５に示すように、光電変換部１０と電荷電圧変換部２０との間の領域上、すなわち、第３Ｐ型ウエル５３上に設けられる。なお、図５では、説明を簡略化するため、転送部１１の転送ゲート１１ａのみを示す。
【００５９】
すなわち、本実施形態の固体撮像装置１１０では、第３Ｐ型ウエル５３の表面領域は、光電変換部１０で変換された信号電荷を電荷電圧変換部２０に転送する際の転送領域にもなる。それゆえ、この転送領域の不純物濃度（Ｐ３）が高すぎると、信号電荷の転送動作に支障をきたす可能性もある。そこで、本実施形態では、この転送領域において信号電荷をより転送しやすくするために、第３Ｐ型ウエル５３の不純物濃度Ｐ３を、第２Ｐ型ウエル５２の不純物濃度Ｐ２と同程度又はそれより低くする。
【００６０】
＜３．第３の実施形態＞
第３の実施形態では、光電変換部１０とソース／ドレイン領域部３０とをＬＯＣＯＳ又はＳＴＩにより形成した素子分離領域部４０で分離し、かつ、隣り合う光電変換部１０を拡散分離により分離する構成例を説明する。
【００６１】
図６〜８に、第３の実施形態に係る固体撮像装置における光電変換部１０付近の各部の概略構成を示す。なお、図６は、本実施形態の固体撮像装置１２０の受光面内（図６中のＸ−Ｙ面内）における光電変換部１０付近の各部の概略配置図である。図７は、図６中のＣ−Ｃ断面図であり、図８は、図６中のＤ−Ｄ断面図である。また、図６〜８に示す本実施形態の固体撮像装置１２０において、図２及び３に示す上記第１の実施形態の固体撮像装置１００と同様の構成には、同じ符号を付して示す。
【００６２】
（１）固体撮像装置の構成
固体撮像装置１２０は、上記第１の実施形態と同様に、Ｎ型半導体基板１０１と、該Ｎ型半導体基板１０１上に形成されたＰ型エピタキシャル層１０２とを備える。また、固体撮像装置１２０は、Ｐ型エピタキシャル層１０２上に形成された、光電変換部１０、第１Ｐ型ウエル５１、第２Ｐ型ウエル５２、及び、拡散分離領域部６０（拡散分離層）を備える。なお、拡散分離領域部６０は、図６中のＸ方向において、隣り合う光電変換部１０間の領域に設けられる。
【００６３】
さらに、固体撮像装置１２０は、上記第１の実施形態と同様に、第１Ｐ型ウエル５１上に形成された、電荷電圧変換部２０、及び、ＮＭＯＳトランジスタのソース／ドレイン領域部３０を備える。また、固体撮像装置１２０は、上記第１の実施形態と同様に、光電変換部１０とソース／ドレイン領域部３０との間の領域に設けられた素子分離領域部４０を備える。なお、図６及び７に示すソース／ドレイン領域部３０は、図１中の増幅部１３のソース／ドレイン領域部である。
【００６４】
図６と図２との比較から明らかなように、固体撮像装置１２０の受光面内（図６中のＸ−Ｙ面内）における光電変換部１０、電荷電圧変換部２０、ソース／ドレイン領域部３０及び素子分離領域部４０の配置構成は、上記第１の実施形態のそれと同様である。また、図７と図３との比較から明らかなように、図７中のＺ方向における、光電変換部１０及びソース／ドレイン領域部３０間の領域の内部構成（素子分離領域部４０の下部の構成）も、上記第１の実施形態の構成（図３）と同様である。
【００６５】
すなわち、本実施形態の固体撮像装置１２０は、上記第１の実施形態の固体撮像装置１００において、隣り合う光電変換部１０間の領域に新たに拡散分離領域部６０を設けた構成になる。それ以外の構成は、上記第１の実施形態の構成と同様である。それゆえ、ここでは、拡散分離領域部６０の構成及び機能についてのみ説明する。
【００６６】
（２）拡散分離領域部の構成
拡散分離領域部６０は、Ｐ型不純物層で構成される。拡散分離領域部６０は、例えばイオン注入等の手法により形成される。なお、拡散分離領域部６０の不純物濃度は、Ｐ型エピタキシャル層１０２の不純物濃度より高くなるように設定される。
【００６７】
拡散分離領域部６０は、図８中のＺ方向（Ｎ型半導体基板１０１の厚さ方向）において、光電変換部１０の表面位置と同じ位置からＮ型不純物層１０ａの下面（Ｎ型半導体基板１０１側の面）と同じ位置に至る領域に渡って形成される。なお、拡散分離領域部６０の深さ（拡散分離領域部６０の図８中のＺ方向の厚さ）は、図８に示す例に限定されず、図８中のＸ方向に隣り合う光電変換部１０を十分に分離可能な深さであれば任意に設定することができる。
【００６８】
本実施形態のように、図８中のＸ方向に隣り合う光電変換部１０を拡散分離した場合、隣り合う光電変換部１０を例えばＬＯＣＯＳ又はＳＴＩ等の手法により素子分離する場合に比べて、隣り合う光電変換部１０の分離領域の幅をより狭くすることができる。
【００６９】
また、本実施形態では、第１Ｐ型ウエル５１より高い不純物濃度Ｐ２を有する第２Ｐ型ウエル５２を、光電変換部１０及びソース／ドレイン領域部３０間に形成された素子分離領域部４０の下部に設けるので、上記第１の実施形態と同様の効果が得られる。
【００７０】
なお、本実施形態では、上記第１の実施形態の固体撮像装置１００に拡散分離領域部６０を設ける例を説明したが、本開示はこれに限定されない。上記第２の実施形態の固体撮像装置１１０おいて、隣り合う光電変換部１０間の領域に拡散分離領域部６０を設けてもよい。
【００７１】
＜４．第４の実施形態＞
第４の実施形態では、光電変換部１０及びソース／ドレイン領域部３０間の領域に形成する第２Ｐ型ウエルを、ソース／ドレイン領域部３０が形成される第１Ｐ型ウエルの領域内に設ける例を説明する。なお、本実施形態の構成は、例えば、画素１間のピッチを比較的広くしても、例えば感度等の画素特性を十分に確保できる用途に好適である。
【００７２】
図９及び１０に、第４の実施形態に係る固体撮像装置における光電変換部１０付近の各部の概略構成を示す。なお、図９は、本実施形態の固体撮像装置１３０の受光面内（図９中のＸ−Ｙ面内）における光電変換部１０付近の各部の概略配置図であり、図１０は、図９中のＥ−Ｅ断面図である。また、図９及び１０に示す本実施形態の固体撮像装置１３０において、図２及び３に示す上記第１の実施形態の固体撮像装置１００と同様の構成には、同じ符号を付して示す。
【００７３】
（１）固体撮像装置の構成
固体撮像装置１３０は、上記第１の実施形態と同様に、Ｎ型半導体基板１０１と、該Ｎ型半導体基板１０１上に形成されたＰ型エピタキシャル層１０２とを備える。また、固体撮像装置１３０は、Ｐ型エピタキシャル層１０２上に形成された、光電変換部１０、及び、第１Ｐ型ウエル６１を備える。
【００７４】
さらに、固体撮像装置１３０は、第１Ｐ型ウエル６１上に形成された、電荷電圧変換部２０、ＮＭＯＳトランジスタのソース／ドレイン領域部３０、及び、第２Ｐ型ウエル６２を備える。また、固体撮像装置１３０は、上記第１の実施形態と同様に、光電変換部１０とソース／ドレイン領域部３０との間に設けられた素子分離領域部４０を備える。なお、図９及び１０に示すソース／ドレイン領域部３０は、図１中の増幅部１３のソース／ドレイン領域部である。
【００７５】
図９と図２との比較から明らかなように、固体撮像装置１３０の受光面内（図９中のＸ−Ｙ面内）における光電変換部１０、電荷電圧変換部２０、ソース／ドレイン領域部３０及び素子分離領域部４０の配置構成は、上記第１の実施形態のそれと同様である。
【００７６】
また、図１０と図３との比較から明らかなように、本実施形態では、素子分離領域部４０の下部（Ｎ型半導体基板１０１側の領域）において第２Ｐ型ウエル６２を第１Ｐ型ウエル６１内に形成したこと以外の構成は、上記第１の実施形態の構成（図３）と同様である。
【００７７】
すなわち、本実施形態の固体撮像装置１３０は、上記第１の実施形態の固体撮像装置１００において、第２Ｐ型ウエル５２を第１Ｐ型ウエル５１内に形成した構成であり、それ以外の構成は、上記第１の実施形態の構成と同様である。それゆえ、ここでは、第２Ｐ型ウエル６２付近の構成、すなわち、素子分離領域部４０の下部の内部構成についてのみ説明する。
【００７８】
（２）素子分離領域部の下部の構成（第２Ｐ型ウエルの構成）
本実施形態では、図１０に示すように、素子分離領域部４０（光電変換部１０及びソース／ドレイン領域部３０間の領域）の下部であり、かつ、第１Ｐ型ウエル６１の領域内に第２Ｐ型ウエル６２を設ける。また、本実施形態では、上記第１の実施形態と同様に、ソース／ドレイン領域部３０の周囲を囲むように、第２Ｐ型ウエル６２を形成する。なお、本開示はこれに限定されず、少なくとも、光電変換部１０及びソース／ドレイン領域部３０間の領域に第２Ｐ型ウエル６２を設ければよい。
【００７９】
なお、第２Ｐ型ウエル６２の不純物濃度Ｐ２は、上記第１の実施形態と同様に、第１Ｐ型ウエル６１の不純物濃度Ｐ１より高くなるように設定される（Ｐ１＜Ｐ２）。また、第２Ｐ型ウエル６２の深さも、上記第１の実施形態における第２Ｐ型ウエル５２の深さと同様にして設定することができる。
【００８０】
本実施形態のように、第２Ｐ型ウエル６２を第１Ｐ型ウエル６１内に形成した場合、第２Ｐ型ウエル６２と光電変換部１０との間の領域には、第１Ｐ型ウエル６１の領域の一部が配置されることになる。すなわち、本実施形態では、ソース／ドレイン領域部３０及び光電変換部１０間の領域において、ソース／ドレイン領域部３０から光電変換部１０に向かって、第１Ｐ型ウエル６１、第２Ｐ型ウエル６２及び第１Ｐ型ウエル６１の領域がこの順で配置された状態となる。これにより、ソース／ドレイン領域部３０及び光電変換部１０間の領域には、ソース／ドレイン領域部３０から光電変換部１０に向かって、不純物濃度が、Ｐ１（低像度）、Ｐ２（高濃度）、及び、Ｐ１（低濃度）の順で変化する濃度分布が形成される。
【００８１】
この結果、本実施形態においても、ソース／ドレイン領域部３０及び光電変換部１０間の領域には、ソース／ドレイン領域部３０の下部で発生したキャリアに対して、バリアが形成される。それゆえ、本実施形態においても、上記第１の実施形態と同様に、ソース／ドレイン領域部３０の下部で発生したキャリアの光電変換部１０への流出を抑制することができ、これにより、暗電流を抑制することができる。
【００８２】
なお、本実施形態では、第２Ｐ型ウエル６２を第１Ｐ型ウエル６１の領域内に設ける構成を、上記第１の実施形態の固体撮像装置１００に適用する例を説明したが、本開示はこれに限定されない。例えば、本実施形態における第２Ｐ型ウエル６２の上記構成を、上記第２の実施形態又は上記第３の実施形態の固体撮像装置に適用してもよい。また、上記２〜４の実施形態で説明した構成を全て、上記第１の実施形態の固体撮像装置に適用してもよい。
【００８３】
上記第１〜４の実施形態の固体撮像装置では、図１に示す画素１を構成する増幅部１３のＮＭＯＳトランジスタのソース／ドレイン領域部と光電変換部との間の領域に、第２Ｐ型ウエルを設ける例を説明したが、本開示はこれに限定されない。例えば、増幅部１３だけでなく、さらに、リセット部１２及び／又は選択部１４のＮＭＯＳトランジスタのソース／ドレイン領域部と光電変換部との間の領域にも、第２Ｐ型ウエルを設けてもよい。
【００８４】
また、上記第１〜４の実施形態の固体撮像装置では、各部のキャリアの導電型（Ｐ型又はＮ型）を全て逆にしてもよい。
【００８５】
なお、本開示は、以下のような構成を取ることもできる。
（１）
基板と、
前記基板上に設けられ、キャリア極性が第１の導電型である不純物領域を含み、かつ、入射光を信号電荷に変換する光電変換部と、
前記基板上に設けられ、キャリア極性が前記第１の導電型とは逆の第２の導電型であり、かつ、第１不純物濃度を有する第１不純物層と、
前記第１不純物層に設けられ、キャリア極性が前記第１の導電型である不純物領域を含み、かつ、前記光電変換部で変換された前記信号電荷を電圧に変換する電荷電圧変換部と、
前記第１不純物層に設けられ、キャリア極性が前記第１の導電型であるソース／ドレイン領域を有し、かつ、前記電荷電圧変換部で変換された前記電圧を増幅する増幅部と、
前記光電変換部及び前記増幅部間の領域に設けられ、キャリア極性が前記第２の導電型であり、かつ、前記第１不純物濃度より高い第２不純物濃度を有する第２不純物層と
を備える固体撮像装置。
（２）
さらに、前記光電変換部及び前記電荷電圧変換部間の領域に設けられ、前記光電変換部から前記電荷電圧変換部に前記信号電荷を転送する転送部と、
前記転送部の前記基板側の領域に設けられ、キャリア極性が前記第２の導電型であり、前記第１不純物濃度より高くかつ前記第２不純物濃度以下の第３不純物濃度を有する第３不純物層とを備える
（１）に記載の固体撮像装置。
（３）
前記基板の厚さ方向における、前記第３不純物層の前記基板側の面と前記基板との間の距離が、前記第１不純物層の前記基板側の面と前記基板との間の距離以上である
（２）に記載の固体撮像装置。
（４）
前記基板の厚さ方向における、前記第２不純物層の前記基板側の面と前記基板との間の距離が、前記第１不純物層の前記基板側の面と前記基板との間の距離以上である
（１）〜（３）のいずれか一項に記載の固体撮像装置。
（５）
さらに、前記光電変換部と前記増幅部との間に、ＬＯＣＯＳ又はＳＴＩの手法により形成された素子分離層を備える
（１）〜（４）のいずれか一項に記載の固体撮像装置。
（６）
さらに、所定の方向に配列された複数の前記光電変換部と、
前記所定の方向に隣り合う前記光電変換部の間の領域に、拡散分離の手法により形成された拡散分離層とを備える
（１）〜（５）のいずれか一項に記載の固体撮像装置。
（７）
前記第２不純物層が、前記第１不純物層内に設けられている
（１）〜（６）のいずれか一項に記載の固体撮像装置。
（８）
前記第１の導電型がＮ型であり、前記第２の導電型がＰ型である
（１）〜（７）のいずれか一項に記載の固体撮像装置。
【符号の説明】
【００８６】
１０…光電変換部、１１…転送部、１２…リセット部、１３…増幅部、１４…選択部、２０…電荷電圧変換部、２１，３１…空乏層、３０…ソース／ドレイン領域、４０…素子分離領域部、５１，６１…第１Ｐ型ウエル、５２，６２…第２Ｐ型ウエル、５３…第３Ｐ型ウエル、６０…拡散分離領域部、１００，１１０，１２０，１３０…固体撮像装置、１０１…Ｎ型半導体基板、１０２…Ｐ型エピタキシャル層
【図１】
2012182377.tif 000003
【図２】
2012182377.tif 000004
【図３】
2012182377.tif 000005
【図４】
2012182377.tif 000006
【図５】
2012182377.tif 000007
【図６】
2012182377.tif 000008
【図７】
2012182377.tif 000009
【図８】
2012182377.tif 000010
【図９】
2012182377.tif 000011
【図１０】
2012182377.tif 000012