(57)【要約】【課題】データ電圧のオフセット値を補い表示品質を向上させる表示パネルの駆動方法及びこれを実行するための表示装置を提供すること。【解決手段】本発明の実施形態に係る表示パネルの駆動方法は、表示パネルのゲートラインにゲート信号を出力し、第Ｐ（Ｐは自然数）フレームに表示パネルのデータラインに接続された第１画素に第１極性のオフセット値を有するデータ電圧を出力し、第Ｐフレームにデータラインに接続された第２画素に第１極性と反対の第２極性のオフセット値を有するデータ電圧を出力して第１極性のオフセット値を補うことを特徴とする。【選択図】図３
2012242828.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルのゲートラインにゲート信号を出力し、
第Ｐ（Ｐは自然数）フレームに前記表示パネルのデータラインに接続された第１画素に第１極性のオフセット値を有するデータ電圧を出力し、
前記第Ｐフレームに前記データラインに接続された第２画素に前記第１極性と反対の第２極性のオフセット値を有するデータ電圧を出力して前記第１極性のオフセット値を補うことを特徴とする表示パネルの駆動方法。
【請求項２】
第Ｑ（Ｑは自然数）フレームに前記第１画素に前記第２極性のオフセット値を有するデータ電圧を出力して、前記第Ｐフレームに出力された前記第１極性のオフセット値を補うことをさらに含むことを特徴とする請求項１に記載の表示パネルの駆動方法。
【請求項３】
複数のゲートライン及び複数のデータラインを含む表示パネルと、
前記複数のゲートラインに接続されてゲート信号を出力するゲート駆動部と、
第１極性のオフセット値を有するデータ電圧を前記データラインに接続された第１画素に印加して、前記第１極性と反対の第２極性のオフセット値を有するデータ電圧を前記データラインに接続された第２画素に印加するデータ駆動部と、を含み、
前記表示パネルは、第１画素列及び第２画素列を含み、
前記複数のデータラインの第１データラインは、前記第１画素列の第１画素、前記第２画素列の第１画素、前記第１画素列の第２画素、前記第２画素列の第２画素、前記第１画素列の第３画素、前記第２画素列の第３画素、前記第１画素列の第４画素及び前記第２画素列の第４画素に交互に接続することを特徴とする表示装置。
【請求項４】
前記データ駆動部は、前記第１データライン及び前記第１データラインに隣接した前記複数のデータラインの第２データラインに接続される出力バッファを含み、
前記出力バッファは第１オペアンプ、第２オペアンプ及び前記第１オペアンプ及び前記第２オペアンプに接続されるマルチプレクサを含むことを特徴とする請求項３に記載の表示装置。
【請求項５】
前記第１オペアンプは、第１オフセット値及び第２オフセット値を有し、
前記第１オフセット値及び前記第２オフセット値は、極性が反対で、絶対値が同一であり、
前記第２オペアンプは、第３オフセット値及び第４オフセット値を有し、
前記第３オフセット値及び前記第４オフセット値は、極性が反対で、絶対値が同一であるを特徴とする請求項４に記載の表示装置。
【請求項６】
第Ｐ（Ｐは自然数）フレームに前記第１データラインに出力されるデータ電圧は順次に前記第１オフセット値、前記第２オフセット値、前記第３オフセット値、前記第４オフセット値、前記第２オフセット値、前記第１オフセット値、前記第４オフセット値及び前記第３オフセット値を有することを特徴とする請求項５に記載の表示装置。
【請求項７】
第Ｑ（Ｑは自然数）フレームに前記第１データラインに出力されるデータ電圧は、順次に前記第２オフセット値、前記第１オフセット値、前記第４オフセット値、前記第３オフセット値、前記第１オフセット値、前記第２オフセット値、前記第３オフセット値及び前記第４オフセット値を有することを特徴とする請求項６に記載の表示装置。
【請求項８】
前記Ｑフレームは、Ｐ＋２であることを特徴とする請求項７に記載の表示装置。
【請求項９】
前記第Ｐフレームに前記第１データラインに出力される前記データ電圧は共通電圧を基準として、順次に前記第１極性、前記第１極性、前記第２極性、前記第２極性、前記第１極性、前記第１極性、前記第２極性及び前記第２極性を有することを特徴とする請求項６に記載の表示装置。
【請求項１０】
前記第１データラインに出力されるデータ電圧はフレーム単位で反転することを特徴とする請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルの駆動方法及びこれを実行するための表示装置に関し、より詳細には、表示品質を向上させることができる表示パネルの駆動方法及びこれを実行するための表示装置に関する。
【背景技術】
【０００２】
一般的に、表示装置は、画像を表示する表示パネルと表示パネルを駆動するパネル駆動部とを含む。表示パネルは複数のゲートライン、複数のデータライン、及びゲートライン及びデータラインに接続する複数の画素を含む。
【０００３】
パネル駆動部は、ゲート駆動部及びデータ駆動部を含む。ゲート駆動部は、ゲート信号を生成してゲートラインに出力する。データ駆動部は、データ電圧を生成してデータラインに出力する。
【０００４】
データ駆動部は、オペアンプ（ｏｐｅｒａｔｉｏｎａｌ  ａｍｐｌｉｆｉｅｒ）を含む。理想的なオペアンプは、入力電圧が０Ｖ（ｖｏｌｔ）の場合、出力電圧が０Ｖである。しかし、実際オペアンプは入力が０Ｖでもオフセット電圧が出力されることがある。
【０００５】
オフセット電圧は、出力電圧を基準として正の値を有し、負の値を有する。このとき、オフセット電圧が適切に補わければ、画素列により出力されるデータ電圧が変わって縦縞不良が視認されることがある。この縦縞不良が視認されることによって、表示パネルの表示品質が低下するという問題がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第６８７０５２４号明細書
【特許文献２】韓国公開特許第２００７−００９４３７４号公報
【特許文献３】特許第３０１９６３５号公報
【特許文献４】米国特許出願公開第２００６／０２７９５０６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、上記のような問題に鑑みてなされたものであって、データ電圧のオフセット値を補い表示品質を向上させる表示パネルの駆動方法を提供することにある。
【０００８】
本発明の他の目的は、上述した駆動方法を実行する表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
上述した本発明の目的を実現するための一実施形態に係る表示パネルの駆動方法は、表示パネルのゲートラインにゲート信号を出力し、第Ｐ（Ｐは自然数）フレームに前記表示パネルのデータラインに接続された第１画素に第１極性のオフセット値を有するデータ電圧を出力し、前記第Ｐフレームに前記データラインに接続された第２画素に前記第１極性と反対の第２極性のオフセット値を有するデータ電圧を出力して前記第１極性のオフセット値を補うことを特徴とする。
【００１０】
本発明の一実施形態において、第Ｑ（Ｑは自然数）フレームに前記第１画素に前記第２極性のオフセット値を有するデータ電圧を出力して前記第１極性のオフセット値を補うことをさらに含んでもよい。
【００１１】
本発明の一実施形態において、前記表示パネルは、第１画素列及び第２画素列を含んでもよい。前記表示パネルの第１データラインは、前記第１画素列の第１画素、前記第２画素列の第１画素、前記第１画素列の第２画素、前記第２画素列の第２画素、前記第１画素列の第３画素、前記第２画素列の第３画素、前記第１画素列の第４画素及び前記第２画素列の第４画素に交互に接続されてもよい。
【００１２】
本発明の一実施形態において、前記第Ｐフレームに前記第１データラインに出力されるデータ電圧は、順次第１オフセット値、第２オフセット値、第３オフセット値、第４オフセット値、前記第２オフセット値、前記第１オフセット値、前記第４オフセット値及び前記第３オフセット値を有してもよい。前記第１オフセット値及び前記第２オフセット値は極性が反対で、絶対値が同一であってもよい。前記第３オフセット値及び前記第４オフセット値は極性が反対で、絶対値が同一であってもよい。
【００１３】
本発明の一実施形態において、前記第Ｑフレームに前記第１データラインに出力されるデータ電圧は、順次前記第２オフセット値、前記第１オフセット値、前記第４オフセット値、前記第３オフセット値、前記第１オフセット値、前記第２オフセット値、前記第３オフセット値及び前記第４オフセット値を有してもよい。
【００１４】
本発明の一実施形態において、前記第Ｐフレームに前記第１データラインと隣接した第２データラインに出力されるデータ電圧は、順次前記第３オフセット値、前記第４オフセット値、前記第１オフセット値、前記第２オフセット値、前記第４オフセット値、前記第３オフセット値、前記第２オフセット値、及び前記第１オフセット値を有してもよい。
【００１５】
本発明の一実施形態において、前記第Ｐフレームに前記第１データラインに出力される前記データ電圧は、共通電圧を基準として順次前記第１極性、前記第１極性、前記第２極性、前記第２極性、前記第１極性、前記第１極性、前記第２極性、及び前記第２極性を有してもよい。
【００１６】
本発明の一実施形態において、前記第Ｐフレームに前記第１データラインと隣接した第２データラインに出力されるデータ電圧は、前記共通電圧を基準として順次前記第２極性、前記第２極性、前記第１極性、前記第１極性、前記第２極性、前記第２極性、前記第１極性、及び前記第１極性を有してもよい。
【００１７】
上述した本発明の他の目的を実現するための一実施形態に係る表示装置は、表示パネル、ゲート駆動部及びデータ駆動部を含み、前記表示パネルはゲートライン及びデータラインを含む。前記ゲート駆動部は、前記ゲートラインに接続されてゲート信号を出力する。前記データ駆動部は、第１極性のオフセット値を有するデータ電圧を前記データラインに接続された第１画素に印加し、前記第１極性と反対の第２極性のオフセット値を有するデータ電圧を前記データラインに接続された第２画素に印加することを特徴とする。
【００１８】
本発明の一実施形態において、前記表示パネルは第１画素列及び第２画素列を含んでもよい。前記表示パネルの第１データラインは前記第１画素列の第１画素、前記第２画素列の第１画素、前記第１画素列の第２画素、前記第２画素列の第２画素、前記第１画素列の第３画素、前記第２画素列の第３画素、前記第１画素列の第４画素、及び前記第２画素列の第４画素に交互に接続されてもよい。
【００１９】
本発明の一実施形態において、前記データ駆動部は、前記第１データライン及び第２データラインに接続される出力バッファを含んでもよい。前記出力バッファは、第１オペアンプ、第２オペアンプ、並びに前記第１オペアンプ及び第２オペアンプに接続するマルチプレクサを含んでもよい。
【００２０】
本発明の一実施形態において、前記第１オペアンプは、第１オフセット値及び第２オフセット値を有し、前記第１オフセット値及び前記第２オフセット値は極性が反対で、絶対値が同一であってもよい。前記第２オペアンプは、第３オフセット値及び第４オフセット値を有し、前記第３オフセット値及び第４オフセット値は極性が反対で、絶対値が同一であってもよい。
【００２１】
本発明の一実施形態において、第Ｐ（Ｐは自然数）フレームに前記第１データラインに出力されるデータ電圧は、順次前記第１オフセット値、前記第２オフセット値、前記第３オフセット値、前記第４オフセット値、前記第２オフセット値、前記第１オフセット値、前記第４オフセット値、及び前記第３オフセット値を有してもよい。
【００２２】
本発明の一実施形態において、第Ｑ（Ｑは自然数）フレームに前記第１データラインに出力されるデータ電圧は、順次前記第２オフセット値、前記第１オフセット値、前記第４オフセット値、前記第３オフセット値、前記第１オフセット値、前記第２オフセット値、前記第３オフセット値、及び前記第４オフセット値を有してもよい。
【００２３】
本発明の一実施形態において、前記ＱはＰ＋２であってもよい。
【００２４】
本発明の一実施形態において、前記第Ｐフレームに前記第１データラインに出力される前記データ電圧は、共通電圧を基準として順次前記第１極性、前記第１極性、前記第２極性、前記第２極性、前記第１極性、前記第１極性、前記第２極性、及び前記第２極性を有してもよい。
【００２５】
本発明の一実施形態において、前記第１データラインに出力されるデータ電圧はフレーム単位で反転されてもよい。
【発明の効果】
【００２６】
本発明によれば、データ電圧のオフセット値を空間的、時間的に互いに補って、表示パネルの表示品質を向上させる表示パネルの駆動方法及びこれを実行するための表示装置を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態に係る表示装置を示すブロック図である。
【図２】図１の表示パネルの画素配列を示す平面図である。
【図３】図１のデータ駆動部を示すブロック図である。
【図４】図３の出力部を示す回路図である。
【図５】第１フレームの間に図１の表示パネルに印加されるデータ電圧の極性及びオフセット値を示す概念図である。
【図６】第２フレームの間に図１の表示パネルに印加されるデータ電圧の極性及びオフセット値を示す概念図である。
【図７】第３フレームの間に図１の表示パネルに印加されるデータ電圧の極性及びオフセット値を示す概念図である。
【図８】第４フレームの間に図１の表示パネルに印加されるデータ電圧の極性及びオフセット値を示す概念図である。
【発明を実施するための最良の形態】
【００２８】
以下、添付した図面を参照して、本発明をより詳細に説明する。
【００２９】
図１は、本発明の一実施形態に係る表示装置を示すブロック図である。
【００３０】
図１を参照すれば、表示装置は表示パネル１００、タイミング制御部２００、ゲート駆動部３００、ガンマ電圧生成部４００、及びデータ駆動部５００を含む。
【００３１】
表示パネル１００は複数のゲートラインＧＬ１〜ＧＬＮ、複数のデータラインＤＬ１〜ＤＬＭ、及びゲートラインＧＬ１〜ＧＬＮとデータラインＤＬ１〜ＤＬＭの各々に電気的に接続された複数の画素を含む。ここで、Ｎ及びＭは自然数である。
【００３２】
ゲートラインＧＬ１〜ＧＬＮは第１方向ＤＲ１に延び、データラインＤＬ１〜ＤＬＭは、第１方向ＤＲ１と交差する第２方向ＤＲ２に延びる。本発明の実施形態に係る第１方向及び第２方向は、実質的に垂直に配置される。
【００３３】
各画素はスイッチング素子（図示せず）、スイッチング素子に電気的に接続された液晶キャパシタ（図示せず）、及びストレージキャパシタ（図示せず）を含む。画素はマトリックス形態に配置されてもよい。表示パネルの画素配列については図２を参照して詳しく説明する。
【００３４】
タイミング制御部２００は、外部の装置（図示せず）から入力映像データ及び入力制御信号を受信する。入力映像データは赤色映像データ、緑色映像データ、及び青色映像データを含んでもよい。入力制御信号はマスタークロック信号、データイネーブル信号、垂直同期信号及び水平同期信号を含んでもよい。
【００３５】
タイミング制御部２００は、入力映像データ及び入力制御信号に基づいて、第１制御信号ＣＯＮＴ１、第２制御信号ＣＯＮＴ２、及びデータ信号ＤＡＴＡを生成する。タイミング制御部２００は、入力制御信号に基づいて、ゲート駆動部３００の駆動タイミングを制御するための第１制御信号ＣＯＮＴ１を生成してゲート駆動部３００に出力する。タイミング制御部２００は、入力制御信号に基づいて、データ駆動部５００の駆動タイミングを制御するための第２制御信号ＣＯＮＴ２を生成してデータ駆動部５００に出力する。
【００３６】
第１制御信号ＣＯＮＴ１は、垂直開始信号及びゲートクロック信号を含む。第２制御信号ＣＯＮＴ２は水平開始信号及びロード信号を含む。第２制御信号ＣＯＮＴ２は、極性反転信号をさらに含んでもよい。
【００３７】
ゲート駆動部３００は、タイミング制御部２００から入力された第１制御信号ＣＯＮＴ１に応答してゲートラインＧＬ１〜ＧＬＮを駆動するためのゲート信号を生成する。ゲート駆動部３００は、ゲート信号をゲートラインＧＬ１〜ＧＬＮに順次出力する。
【００３８】
ゲート駆動部３００は、表示パネル１００に直接実装（ｍｏｕｎｔｅｄ）される、または、テープキャリアパッケージ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃkａｇｅ：ＴＣＰ）形態で表示パネル１００に接続される。一方、ゲート駆動部３００は、表示パネル１００に集積（ｉｎｔｅｇｒａｔｅｄ）される。
【００３９】
ガンマ電圧生成部４００は、ガンマ基準電圧ＶＧＲＥＦを生成する。ガンマ電圧生成部４００は、ガンマ基準電圧ＶＧＲＥＦをデータ駆動部５００に供給する。ガンマ基準電圧ＶＧＲＥＦは、それぞれのデータ信号ＤＡＴＡに対応する値を有する。ガンマ電圧生成部４００は、タイミング制御部２００内に配置される、または、データ駆動部５００内に配置される。
【００４０】
データ駆動部５００は、タイミング制御部２００から第２制御信号ＣＯＮＴ２及びデータ信号ＤＡＴＡの入力を受けて、ガンマ電圧生成部４００からガンマ基準電圧ＶＧＲＥＦの入力を受ける。データ駆動部５００は、ガンマ基準電圧ＶＧＲＥＦを用いてデータ信号ＤＡＴＡをアナログ形態のデータ電圧に変換する。データ駆動部５００は、データ電圧をデータラインＤＬ１〜ＤＬＭに順次出力する。
【００４１】
データ駆動部５００は、表示パネル１００に直接実装される、または、テープキャリアパッケージ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃkａｇｅ：ＴＣＰ）形態で表示パネル１００に接続される。一方、データ駆動部５００は、表示パネル１００に集積される。データ駆動部５００については図３を参照して詳しく説明する。
【００４２】
図２は、図１の表示パネル１００の画素配列を示す平面図である。
【００４３】
図２を参照すれば、表示パネル１００は、複数のゲートラインＧＬ１〜ＧＬ８、複数のデータラインＤＬ１〜ＤＬ６、及びゲートラインＧＬ１〜ＧＬ８とデータラインＤＬ１〜ＤＬ６とが交差する領域に配置される複数の画素を含む。
【００４４】
画素は複数の画素列を有する。第１画素列は第１画素Ｐ１１、第２画素Ｐ１２、第３画素Ｐ１３、及び第４画素Ｐ１４を含む。第１画素列の画素Ｐ１１〜Ｐ１４は、赤色画素Ｒであってもよい。第１画素列と隣接する第２画素列は第１画素Ｐ２１、第２画素Ｐ２２、第３画素Ｐ２３、及び第４画素Ｐ２４を含む。第２画素列の画素Ｐ２１〜Ｐ２４は、緑色画素Ｇであってもよい。第２画素列と隣接する第３画素列は第１画素Ｐ３１、第２画素Ｐ３２、第３画素Ｐ３３、及び第４画素Ｐ３４を含む。第３画素列の画素Ｐ３１〜Ｐ３４は青色画素Ｂであってもよい。第３画素列と隣接する第４画素列は、第１画素Ｐ４１、第２画素Ｐ４２、第３画素Ｐ４３、及び第４画素Ｐ４４を含む。第４画素列の画素Ｐ４１〜Ｐ４４は、赤色画素Ｒであってもよい。第４画素列と隣接する第５画素列は、第１画素Ｐ５１、第２画素Ｐ５２、第３画素Ｐ５３及び第４画素Ｐ５４を含む。第５画素列の画素Ｐ５１〜Ｐ５４は、緑色画素Ｇであってもよい。第５画素列と隣接する第６画素列は、第１画素Ｐ６１、第２画素Ｐ６２、第３画素Ｐ６３、及び第４画素Ｐ６４を含む。第６画素列の画素Ｐ６１〜Ｐ６４は、青色画素Ｂであってもよい。
【００４５】
隣接する２つの画素列の画素は１つのデータラインに接続される。例えば、第１画素列の画素Ｐ１１〜Ｐ１４及び第２画素列の画素Ｐ２１〜Ｐ２４は、第１データラインＤＬ１に接続される。例えば、第３画素列の画素Ｐ３１〜Ｐ３４及び第４画素列の画素Ｐ４１〜Ｐ４４は、第２データラインＤＬ２に接続される。例えば、第５画素列の画素Ｐ５１〜Ｐ５４及び第６画素列の画素Ｐ６１〜Ｐ６４は、第３データラインＤＬ３に接続される。
【００４６】
図２に示すように、本発明の実施形態に係る第１データラインＤＬ１は、第１画素列の第１画素Ｐ１１、第２画素列の第１画素Ｐ２１、第１画素列の第２画素Ｐ１２、第２画素列の第２画素Ｐ２２、第１画素列の第３画素Ｐ１３、第２画素列の第３画素Ｐ２３、第１画素列の第４画素Ｐ１４、及び第２画素列の第４画素Ｐ２４に交互に接続される。図２とは異なって、第１データラインＤＬ１は、第１画素列の画素に対応して第２画素列の画素に先に接続される。
【００４７】
第２データラインＤＬ２は、第４画素列の第１画素Ｐ４１、第３画素列の第１画素Ｐ３１、第４画素列の第２画素Ｐ４２、第３画素列の第２画素Ｐ３２、第４画素列の第３画素Ｐ４３、第３画素列の第３画素Ｐ３３、第４画素列の第４画素Ｐ４４、及び第３画素列の第４画素Ｐ３４に交互に接続される。図２とは異なって、第２データラインＤＬ２は、第４画素列の画素に対応して第３画素列の画素に先に接続される。
【００４８】
第３データラインＤＬ３は、第６画素列の第１画素Ｐ６１、第５画素列の第１画素Ｐ５１、第６画素列の第２画素Ｐ６２、第５画素列の第２画素Ｐ５２、第６画素列の第３画素Ｐ６３、第５画素列の第３画素Ｐ５３、第６画素列の第４画素Ｐ６４、及び第５画素列の第４画素Ｐ５４に交互に接続される。図２とは異なって、第３データラインＤＬ３は、第６画素列の画素に対応して第５画素列の画素に先に接続される。
【００４９】
１つの画素行の画素は、隣接した２つのゲートラインに交互に接続される。第１画素行の画素Ｐ１１、Ｐ２１、Ｐ３１、Ｐ４１、Ｐ５１、Ｐ６１は、第１ゲートラインＧＬ１及び第２ゲートラインＧＬ２のうち、いずれか１つと接続される。例えば、第１ゲートラインＧＬ１は、第１画素列の第１画素Ｐ１１、第４画素列の第１画素Ｐ４１、第６画素列の第１画素Ｐ６１と電気的に接続される。例えば、第２ゲートラインＧＬ２は、第２画素列の第１画素Ｐ２１、第３画素列の第１画素Ｐ３１、第５画素列の第１画素Ｐ５１と電気的に接続される。
【００５０】
このように、第２画素行の画素Ｐ１２、Ｐ２２、Ｐ３２、Ｐ４２、Ｐ５２、Ｐ６２は、第３ゲートラインＧＬ３及び第４ゲートラインＧＬ４のうち、いずれか１つと接続される。第３画素行の画素Ｐ１３、Ｐ２３、Ｐ３３、Ｐ４３、Ｐ５３、Ｐ６３は、第５ゲートラインＧＬ５、及び第６ゲートラインＧＬ６のうち、いずれか１つと接続される。第４画素行の画素Ｐ１４、Ｐ２４、Ｐ３４、Ｐ４４、Ｐ５４、Ｐ６４は、第７ゲートラインＧＬ７及び第８ゲートラインＧＬ８のうち、いずれか１つと接続される。
【００５１】
データラインに印加されるデータ電圧は、第１極性及び第１極性と反対の第２極性を有する。データ電圧は、２つの画素ごとに極性が反転される。例えば、第１データラインＤＬ１に印加される第１データ電圧は、順次正極性（＋）、正極性（＋）、負極性（−）、負極性（−）、正極性（＋）、正極性（＋）、負極性（−）、及び負極性（−）を有する。ここで、データ電圧が共通電圧より高い電位を有する場合、正極性（＋）であると定義し、データ電圧が共通電圧より低い電位を有する場合、負極性（−）であると定義する。
【００５２】
また、隣接したデータラインの間には互いに反対極性を有するデータ電圧が印加される。例えば、第１データラインＤＬ１と隣接した第２データラインＤＬ２に印加される第２データ電圧は、順次負極性（−）、負極性（−）、正極性（＋）、正極性（＋）、負極性（−）、負極性（−）、正極性（＋）及び正極性（＋）を有する。
【００５３】
このように、表示パネル１００の画素に印加されるデータ電圧は、第１方向ＤＲ１で２つの画素ごとで極性が反転され、第２方向Ｄ２に１つの画素で極性が反転される。
【００５４】
また、図２では示さなかったが、画素に印加されるデータ電圧はフレーム単位で極性が反転されてもよい。
【００５５】
図２においては、４行１２列の画素を示したが、表示パネル１００はこれより多くの個数の画素を含んでもよい。
【００５６】
図３は、図１のデータ駆動部５００を示すブロック図である。
【００５７】
データ駆動部５００はシフトレジスタ５１０、ラッチ５２０、デジタル−アナログコンバータ（以下、「ＤＡコンバータ」という。）５３０、出力部５４０及び制御部５５０を含む。
【００５８】
シフトレジスタ５１０は、ラッチパルスをラッチ５２０に出力する。
【００５９】
ラッチ５２０は、タイミングコントローラ２００からデータ信号ＤＡＴＡを受信する。ラッチ５２０は、データ信号ＤＡＴＡを一時保存した後、ＤＡコンバータ５３０に出力する。
【００６０】
ＤＡコンバータ５３０は、ラッチ５２０からデータ信号ＤＡＴＡを受信し、ガンマ電圧生成部４００からガンマ電圧ＶＧＲＥＦを受信する。ＤＡコンバータ５３０は、デジタル形態のデータ信号ＤＡＴＡ及びガンマ電圧ＶＧＲＥＦに基づいて、アナログ形態のデータ電圧Ｄ１〜ＤＭを生成する。ＤＡコンバータ５３０は、データ電圧Ｄ１〜ＤＭを出力部５４０に出力する。
【００６１】
出力部５４０は、ＤＡコンバータ５３０からデータ電圧Ｄ１〜ＤＭを受信して、制御部５５０から第３制御信号ＣＯＮＴ３を受信する。
【００６２】
出力部５４０は、データ電圧Ｄ１〜ＤＭが一定のレベルを有するように補償してデータ電圧Ｄ１〜ＤＭをデータラインＤＬ１〜ＤＬＭに出力する。出力部５４０については図４を参照して詳しく説明する。
【００６３】
制御部５５０は、出力部５４０の動作を制御する。制御部５５０は外部から制御信号を受信する。例えば、制御部５５０は、タイミングコントローラ２００から第２制御信号ＣＯＮＴ２を受信してもよい。
【００６４】
制御部５５０は、出力部５４０の動作を制御するための第３制御信号ＣＯＮＴ３を出力部５４０に出力する。制御部５５０は、第３制御信号ＣＯＮＴ３を用いて出力部５４０から出力されるデータ電圧Ｄ１〜ＤＭの極性を調節する。制御部５５０は第３制御信号ＣＯＮＴ３を用いて出力部５４０から出力されるデータ電圧Ｄ１〜ＤＭのオフセット値を調節する。第３制御信号は、極性反転信号、ロード信号を含む。
【００６５】
本実施形態において、制御部５５０は、データ駆動部５００に含むことを開示したが、これに限定されず、制御部５５０はタイミングコントローラ２００に含んでもよい。
【００６６】
図４は、図３の出力部５４０を示す回路図である。
【００６７】
図３及び図４を参照すれば、出力部５４０は、複数の出力バッファを含む。例えば、複数の出力バッファは、隣接した２つのデータラインに接続される。
【００６８】
複数の出力バッファのそれぞれは、第１オペアンプ５４１、第２オペアンプ５４２、及びマルチプレクサ（ｍｕｌｔｉｐｌｅｘｅｒ）５４３を含む。
【００６９】
第１オペアンプ５４１の第１入力端子Ｉ１１は、第１オペアンプ５４１の出力端子Ｏ１に電気的に接続される。第１オペアンプ５４１の第２入力端子Ｉ１２にはデータ電圧が印加される。第１オペアンプ５４１の出力端子は、マルチプレクサ５４３の第１入力端子Ｏ１と接続される。
【００７０】
第２オペアンプ５４２の第１入力端子Ｉ２１にはデータ電圧が印加される。第２オペアンプ５４２の第２入力端子Ｉ２２は、第２オペアンプ５４２の出力端子Ｏ２に電気的に接続される。第２オペアンプ５４２の出力端子は、マルチプレクサ５４３の第２入力端子に接続される。
【００７１】
第１オペアンプ５４１は、第１極性のデータ電圧のみを出力して、第２オペアンプ５４２は、第１極性と反対の第２極性のデータ電圧のみを出力する。
【００７２】
第１オペアンプ５４１は、第１オフセット値ａ及び第２オフセット値ｂを有する。第１オフセット値ａ及び第２オフセット値ｂは極性が反対であり、絶対値が同一である。即ち、ａ＝−ｂである。
【００７３】
第２オペアンプ５４２は、第３オフセット値ｘ及び第４オフセット値ｙを有する。第３オフセット値ｘ及び第４オフセット値ｙは極性が反対であり、絶対値が同一である。即ち、ｘ＝−ｙである。
【００７４】
第１オペアンプ５４１の第１オフセット値ａと第２オペアンプ５４２の第３オフセット値ｘは、互いに直接的な関連がない。即ち、第１オフセット値ａの絶対値と第３オフセット値ｘの絶対値は互いに異なる。第１オフセット値ａの極性は、第３オフセット値ｘの極性と同一でもあり、反対でもある。
【００７５】
例えば、第１〜第４オフセット値ａ、ｂ、ｘ、ｙの絶対値は約２０ｍＶより小さい、または、同じであってもよい。
【００７６】
出力部５４０のマルチプレクサ５４３は、第３制御信号ＣＯＮＴ３を制御部５４０から受信し、第１オペアンプ５４１及び第２オペアンプ５４２から出力値を受信する。
【００７７】
マルチプレクサ５４３は、第３制御信号ＣＯＮＴ３に基づき第１オペアンプ５４１の出力値、または、第２オペアンプ５４２の出力値を選択して第１データ電圧Ｄ１を生成する。マルチプレクサ５４３は、第３制御信号ＣＯＮＴ３に基づき第１オペアンプ５４１の出力値、または、第２オペアンプ５４２の出力値を選択して第２データ電圧Ｄ２を生成する。
【００７８】
例えば、マルチプレクサ５４３は、極性反転信号に基づいて、第１極性の第１データ電圧Ｄ１を生成し、第１極性と反対の第２極性の第２データ電圧Ｄ２を生成する。
【００７９】
マルチプレクサ５４３は、第１データ電圧Ｄ１を第１データラインＤＬ１に出力し、第２データ電圧Ｄ２を第２データラインＤＬ２に出力する。
【００８０】
図５は、第１フレームＦＲＡＭＥ１の間、図１の表示パネル１００に印加されるデータ電圧の極性及びオフセット値を示す概念図である。図６は、第２フレームＦＲＡＭＥ２の間、図１の表示パネル１００に印加されるデータ電圧の極性及びオフセット値を示す概念図である。図７は、第３フレームＦＲＡＭＥ３の間、図１の表示パネル１００に印加されるデータ電圧の極性及びオフセット値を示す概念図である。図８は、第４フレームＦＲＡＭＥ４の間、図１の表示パネル１００に印加されるデータ電圧の極性及びオフセット値を示す概念図である。
【００８１】
図２、図４及び図５を参照すれば、第１データラインＤＬ１及び第２データラインＤＬ２は、第１出力バッファのマルチプレクサ５４３と接続される。第３データラインＤＬ３及び第４データライン（図示せず）は、第２出力バッファ（図示せず）のマルチプレクサと接続される。
【００８２】
第１データラインＤＬ１及び第２データラインＤＬ２と接続される第１出力バッファの第１オペアンプ５４１は、第１オフセット値ａ及び第２オフセット値ｂを有し、第１出力バッファの第２オペアンプ５４２は、第３オフセット値ｘ及び第４オフセット値ｙを有する。
【００８３】
第３データラインＤＬ３及び第４データラインＤＬ４と接続される第２出力バッファの第１オペアンプは、第５オフセット値ｄ及び第６オフセット値ｅを有し、第２出力バッファの第２オペアンプは、第７オフセット値ｆ及び第８オフセット値ｇを有する。
【００８４】
第１フレームＦＲＡＭＥ１に第１データラインＤＬ１に出力される第１データ電圧Ｄ１は順次第１オフセット値ａ、第２オフセット値ｂ、第３オフセット値ｘ、第４オフセット値ｙ、第２オフセット値ｂ、第１オフセット値ａ、第４オフセット値ｙ及び第３オフセット値ｘを有する。
【００８５】
また、第１フレームＦＲＡＭＥ１に第１データラインＤＬ１に出力される第１データ電圧Ｄ１は、共通電圧を基準として順次正極性（＋）、正極性（＋）、負極性（−）、負極性（−）、正極性（＋）、正極性（＋）、負極性（−）及び負極性（−）を有する。
【００８６】
従って、第１画素列の第１画素Ｐ１１に印加されるデータ電圧は正極性（＋）であり、第１オフセット値ａを有する。第２画素列の第１画素Ｐ２１に印加されるデータ電圧は正極性（＋）であり、第２オフセット値ｂを有する。第１画素列の第２画素Ｐ１２に印加されるデータ電圧は負極性（−）であり、第３オフセット値ｘを有する。第２画素列の第２画素Ｐ２２に印加されるデータ電圧は負極性（−）であり、第４オフセット値ｙを有する。第１画素列の第３画素Ｐ１３に印加されるデータ電圧は正極性（＋）であり、第２オフセット値ｂを有する。第２画素列の第３画素Ｐ２３に印加されるデータ電圧は正極性（＋）であり、第１オフセット値ａを有する。第１画素列の第４画素Ｐ１４に印加されるデータ電圧は負極性（−）であり、第４オフセット値ｙを有する。第２画素列の第４画素Ｐ２４に印加されるデータ電圧は負極性（−）であり、第３オフセット値ｘを有する。
【００８７】
第１画素列の第１画素Ｐ１１に印加されるデータ電圧は正極性（＋）であり、第１オフセット値ａを有し、第１画素列の第３画素Ｐ１３に印加されるデータ電圧は正極性（＋）であり、第２オフセット値ｂを有する。第１オフセット値ａ及び第２オフセット値ｂは極性が反対であり、絶対値が同一（ａ＝−ｂ）であり、第１画素列の第１画素Ｐ１１及び第３画素Ｐ１３は観察者の視覚によって区別できないほど非常に近い位置にあるので、第１画素列の第１画素Ｐ１１及び第３画素Ｐ１３に印加されるデータ電圧のオフセット値ａ、ｂは、空間的に互いに補うことができる。
【００８８】
例えば、共通電圧は約５Ｖであり、正極性（＋）データ電圧は約１０Ｖであり、負極性（−）データ電圧は０Ｖである。第１オフセット値ａは約１０ｍＶであり、第２オフセット値ｂは約−１０ｍＶである。第３オフセット値ｘは約１５ｍＶであり、第４オフセット値ｙは約−１５ｍＶである。
【００８９】
このとき、第１画素列の第１画素Ｐ１１に印加されるデータ電圧は約１０.０１Ｖであり、第２画素列の第１画素Ｐ２１に印加されるデータ電圧は約９.９９Ｖであり、第１画素列の第２画素Ｐ１２に印加されるデータ電圧は約０.０１５Ｖであり、第２画素列の第２画素Ｐ２２に印加されるデータ電圧は約−０.０１５Ｖである。第１画素列の第３画素Ｐ１３に印加されるデータ電圧は約９.９９Ｖであり、第２画素列の第３画素Ｐ２３に印加されるデータ電圧は約１０.０１Ｖであり、第１画素列の第４画素Ｐ１４に印加されるデータ電圧は約−０.０１５Ｖであり、第２画素列の第４画素Ｐ２４に印加されるデータ電圧は約０.０１５Ｖである。
【００９０】
第１画素列の第１画素Ｐ１１に印加されるデータ電圧の約１０.０１Ｖは、第１画素列の第３画素Ｐ１３に印加されるデータ電圧約９.９９Ｖと互いに補って、第１画素列の第１画素Ｐ１１及び第３画素Ｐ１３に印加されるデータ電圧は観察者には約１０.００Ｖと視認される。
【００９１】
このような方式で、第２画素列の第１画素Ｐ２１及び第３画素Ｐ２３に印加されるデータ電圧のオフセット値ａ、ｂは、互いに補うことができる。
【００９２】
第３オフセット値ｘ及び第４オフセット値ｙは、極性が反対であり、絶対値が同一であるので（ｘ＝−ｙ）、第１画素列の第２画素Ｐ１２及び第４画素Ｐ１４に印加されるデータ電圧のオフセット値ｘ、ｙは空間的に互いに補う。
【００９３】
このような方式で、第２画素列の第２画素Ｐ２２及び第４画素Ｐ２４に印加されるデータ電圧のオフセット値ｘ、ｙは互いに補うことができる。
【００９４】
第１フレームＦＲＡＭＥ１で第１データラインＤＬ１に隣接した第２データラインＤＬ２に出力される第２データ電圧Ｄ２は、順次第３オフセット値ｘ、第４オフセット値ｙ、第１オフセット値ａ、第２オフセット値ｂ、第４オフセット値ｙ、第３オフセット値ｘ、第２オフセット値ｂ、及び第１オフセット値ａを有する。
【００９５】
また、第１フレームＦＲＡＭＥ１に第２データラインＤＬ２に出力される第２データ電圧Ｄ２は、共通電圧を基準として順次負極性（−）、負極性（−）、正極性（＋）、正極性（＋）、負極性（−）、負極性（−）、正極性（＋）及び正極性（＋）を有する。
【００９６】
第１オフセット値ａ及び第２オフセット値ｂは、極性が反対であり、絶対値が同一（ａ＝−ｂ）であるので、第３画素列の第２画素Ｐ３２及び第４画素Ｐ３４に印加されるデータ電圧のオフセット値ａ、ｂは空間的に互いに補うことができる。
【００９７】
このような方式で、第４画素列の第２画素Ｐ４２及び第４画素Ｐ４４に印加されるデータ電圧のオフセット値ａ、ｂは互いに補う。
【００９８】
第３オフセット値ｘ及び第４オフセット値ｙは、極性が反対であり、絶対値が同一（ｘ＝−ｙ）であるので、第３画素列の第１画素Ｐ３１及び第３画素Ｐ３３に印加されるデータ電圧のオフセット値ｘ、ｙは空間的に互いに補うことができる。
【００９９】
このような方式で、第４画素列の第１画素Ｐ４１及び第３画素Ｐ４３に印加されるデータ電圧のオフセット値ｘ、ｙは互いに補うことができる。
【０１００】
このように、１つの画素列内で第Ｋ画素は、第Ｋ＋２画素と極性が反対であり、絶対値が同じオフセット値を有するので、第Ｋ画素及び第Ｋ＋２画素に印加されるデータ電圧のオフセット値は空間的に互いに補うことができる。ここで、Ｋは自然数である。
【０１０１】
本実施形態では、１つの画素列内で第Ｋ画素に印加されるデータ電圧のオフセット値が第Ｋ＋２画素に印加されるデータ電圧のオフセット値と互いに補うことを示したが、これに限定されるのではなく、観察者の視覚によって区分できないほど近く位置する画素に適用される。
【０１０２】
図５及び図６を参照すれば、第２フレームＦＲＡＭＥ２でデータ電圧は第１フレームＦＲＡＭＥ１から反転した極性を有する。
【０１０３】
第２フレームＦＲＡＭＥ２に第１データラインＤＬ１に出力されるデータ電圧Ｄ１は、順次第３オフセット値ｘ、第４オフセット値ｙ、第１オフセット値ａ、第２オフセット値ｂ、第４オフセット値ｙ、第３オフセット値ｘ、第２オフセット値ｂ、及び第１オフセット値ａを有する。
【０１０４】
また、第２フレームＦＲＡＭＥ２に第１データラインＤＬ１に出力されるデータ電圧Ｄ１は、共通電圧を基準として、順次負極性（−）、負極性（−）、正極性（＋）、正極性（＋）、負極性（−）、負極性（−）、正極性（＋）及び正極性（＋）を有する。
【０１０５】
第２フレームＦＲＡＭＥ２で第２データラインＤＬ２に出力されるデータ電圧Ｄ２は、順次第１オフセット値ａ、第２オフセット値ｂ、第３オフセット値ｘ、第４オフセット値ｙ、第２オフセット値ｂ、第１オフセット値ａ、第４オフセット値ｙ、及び第３オフセット値ｘを有する。
【０１０６】
また、第２フレームＦＲＡＭＥ２に第２データラインＤＬ２に出力されるデータ電圧Ｄ２は、共通電圧を基準として、順次正極性（＋）、正極性（＋）、負極性（−）、負極性（−）、正極性（＋）、正極性（＋）、負極性（−）、及び負極性（−）を有する。
【０１０７】
図５に示したように、１つの画素列内で第Ｋ画素は、第Ｋ＋２画素と極性が反対であり、絶対値が同じオフセット値を有するので、第Ｋ画素及び第Ｋ＋２画素に印加されるデータ電圧のオフセット値は空間的に互いに補うことができる。
【０１０８】
図５〜図７を参照すれば、第３フレームＦＲＡＭＥ３でデータ電圧は第２フレームＦＲＡＭＥ２から反転した極性を有する。従って、第３フレームＦＲＡＭＥ３でデータ電圧は第１フレームＦＲＡＭＥ１と同じ極性を有する。
【０１０９】
第３フレームＦＲＡＭＥ３に第１データラインＤＬ１に出力される第１データ電圧Ｄ１は、順次第２オフセット値ｂ、第１オフセット値ａ、第４オフセット値ｙ、第３オフセット値ｘ、第１オフセット値ａ、第２オフセット値ｂ、第３オフセット値ｘ、及び第４オフセット値ｙを有する。
【０１１０】
また、第３フレームＦＲＡＭＥ３に第１データラインＤＬ１に出力される第１データ電圧Ｄ１は、第１フレームＦＲＡＭＥ１と同様に共通電圧を基準として、順次正極性（＋）、正極性（＋）、負極性（−）、負極性（−）、正極性（＋）、正極性（＋）、負極性（−）、及び負極性（−）を有する。
【０１１１】
従って、第１画素列の第１画素Ｐ１１に印加されるデータ電圧は正極性（＋）であり、第２オフセット値ｂを有する。第２画素列の第１画素Ｐ２１に印加されるデータ電圧は正極性（＋）であり、第１オフセット値ａを有する。第１画素列の第２画素Ｐ１２に印加されるデータ電圧は負極性（−）であり、第４オフセット値ｙを有する。第２画素列の第２画素Ｐ２２に印加されるデータ電圧は負極性（−）であり、第３オフセット値ｘを有する。第１画素列の第３画素Ｐ１３に印加されるデータ電圧は正極性（＋）であり、第１オフセット値ａを有する。第２画素列の第３画素Ｐ２３に印加されるデータ電圧は正極性（＋）であり、第２オフセット値ｂを有する。第１画素列の第４画素Ｐ１４に印加されるデータ電圧は負極性（−）であり、第３オフセット値ｘを有する。第２画素列の第４画素Ｐ２４に印加されるデータ電圧は負極性（−）であり、第４オフセット値ｙを有する。
【０１１２】
図５に示したように、１つの画素列内で第Ｋ画素は、第Ｋ＋２画素と極性が反対であり、絶対値が同じオフセット値を有するので、第Ｋ画素及び第Ｋ＋２画素に印加されるデータ電圧のオフセット値は空間的に互いに補うことができる。
【０１１３】
図５及び図７を参照すれば、第１フレームＦＲＡＭＥ１で第１画素列の第１画素Ｐ１１に印加されるデータ電圧は正極性（＋）であり、第１オフセット値ａを有する反面、第３フレームＦＲＡＭＥ３で第１画素列の第１画素Ｐ１１に印加されるデータ電圧は正極性（＋）であり、第２オフセット値ｂを有する。第１オフセット値ａ及び第２オフセット値ｂは極性が反対であり、絶対値が同一（ａ＝−ｂ）であるので、第１フレームＦＲＡＭＥ１及び第３フレームＦＲＡＭＥ３は、観察者の視覚によって区別できないほど非常に短い時間であるので、第１フレームＦＲＡＭＥ１及び第３フレームＦＲＡＭＥ３の第１画素列の第１画素Ｐ１１に印加されるデータ電圧のオフセット値ａ、ｂは時間的に互いに補うことができる。
【０１１４】
このような方式で、第１フレームＦＲＡＭＥ１及び第３ＦＲＡＭＥ３の第２画素列の第１画素Ｐ２１に印加されるデータ電圧のオフセット値ａ、ｂは互いに補うことができる。
【０１１５】
第３オフセット値ｘ及び第４オフセット値ｙは、極性が反対であり絶対値が同一（ｘ＝−ｙ）であり、第１フレームＦＲＡＭＥ１及び第３フレームＦＲＡＭＥ３の第１画素列の第２画素Ｐ１２に印加されるデータ電圧のオフセット値ｘ、ｙは時間的に互いに補うことができる。
【０１１６】
このような方式で、第１フレームＦＲＡＭＥ１及び第３フレームＦＲＡＭＥ３の第２画素列の第２画素Ｐ２２に印加されるデータ電圧のオフセット値ｘ、ｙは互いに補うことができる。
【０１１７】
このように、各画素は第Ｐフレーム及び第Ｐ＋２フレームで極性が反対であり、絶対値が同じオフセット値を有するので、第Ｐフレーム及び第Ｐ＋２フレームに各画素に印加されるデータ電圧のオフセット値は時間的に互いに補うことができる。ここで、Ｐは自然数である。
【０１１８】
本実施形態では各画素に第Ｐフレームに印加されるデータ電圧のオフセット値が第Ｐ＋２フレームに印加されるデータ電圧のオフセット値と相殺されることを示したが、これに限定されるのではなく、観察者の視覚によって区分できないほど短い時間内にあるフレームに適用される。
【０１１９】
図５〜図８を参照すれば、第４フレームＦＲＡＭＥ４でデータ電圧は第３フレームＦＲＡＭＥ３から反転した極性を有する。従って、第４フレームＦＲＡＭＥ４でデータ電圧は第２フレームＦＲＡＭＥ２と同じ極性を有する。
【０１２０】
第４フレームＦＲＡＭＥ４に第１データラインＤＬ１に出力される第１データ電圧Ｄ１は、順次第４オフセット値ｙ、第３オフセット値ｘ、第２オフセット値ｂ、第１オフセット値ａ、第３オフセット値ｘ、第４オフセット値ｙ、第１オフセット値ａ、及び第２オフセット値ｂを有する。
【０１２１】
また、第４フレームＦＲＡＭＥ４に第１データラインＤＬ１に出力される第１データ電圧Ｄ１は、第２フレームＦＲＡＭＥ２と同様に共通電圧を基準として、順次負極性（−）、負極性（−）、正極性（＋）、正極性（＋）、負極性（−）、負極性（−）、正極性（＋）、及び正極性（＋）を有する。
【０１２２】
図５に示したように、１つの画素列内で第Ｋ画素は、第Ｋ＋２画素と極性が反対であり、絶対値が同じオフセット値を有するので、第Ｋ画素及び第Ｋ＋２画素に印加されるデータ電圧のオフセット値は空間的に互いに補うことができる。
【０１２３】
図６及び図８を参照すれば、第２フレームＦＲＡＭＥ２で第１画素列の第１画素Ｐ１１に印加されるデータ電圧は負極性（−）であり、第３オフセット値ｘを有する反面、第４フレームＦＲＡＭＥ４で第１画素列の第１画素Ｐ１１に印加されるデータ電圧は負極性（−）であり、第４オフセット値ｙを有する。第３オフセット値ｘ及び第４オフセット値ｙは極性が反対であり、絶対値が同一（ｘ＝−ｙ）であり、第２フレームＦＲＡＭＥ２及び第４フレームＦＲＡＭＥ４は、観察者の視覚によって区別できないほど非常に短い時間であるので、第２フレームＦＲＡＭＥ２及び第４フレームＦＲＡＭＥ４の第１画素列の第１画素Ｐ１１に印加されるデータ電圧のオフセット値ｘ、ｙは、時間的に互いに補うことができる。
【０１２４】
このような方式で、第２フレームＦＲＡＭＥ２及び第４フレームＦＲＡＭＥ４の第２画素列の第１画素Ｐ２１に印加されるデータ電圧のオフセット値ｘ、ｙは互いに補うことができる。
【０１２５】
第１オフセット値ａ及び第２オフセット値ｂは極性が反対であり、絶対値が同一（ａ＝−ｂ）であるので、第２ＦＲＡＭＥ２及び第４フレームＦＲＡＭＥ４の、第１画素列の第２画素Ｐ１２及び第２画素列の第２画素Ｐ２２に印加されるデータ電圧のオフセット値ａ、ｂは、時間的に互いに補うことができる。
【０１２６】
このように、各画素は第Ｐフレーム及び第Ｐ＋２フレームで極性が反対であり、絶対値が同じオフセット値を有するので、第Ｐフレーム及び第Ｐ＋２フレームに各画素に印加されるデータ電圧のオフセット値は時間的に互いに補うことができる。
【０１２７】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明の実施形態はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものとされる。
【産業上の利用可能性】
【０１２８】
以上で説明したように、本発明によれば、データ電圧のオフセット値を空間的、時間的に補って、表示パネルの表示品質を向上させることができる。
【符号の説明】
【０１２９】
１００…表示パネル
２００…タイミング制御部
３００…ゲート駆動部
４００…ガンマ電圧生成部
５００…データ駆動部
５１０…シフトレジスタ
５２０…ラッチ
５３０…ＤＡコンバータ
５４０…出力部
５４１…第１オペアンプ
５４２…第２オペアンプ
５４３…マルチプレクサ
５５０…制御部
【図１】
2012242828.tif 000003
【図２】
2012242828.tif 000004
【図３】
2012242828.tif 000005
【図４】
2012242828.tif 000006
【図５】
2012242828.tif 000007
【図６】
2012242828.tif 000008
【図７】
2012242828.tif 000009
【図８】
2012242828.tif 000010