(57)【要約】【課題】はんだバンプが破断することなく、かつ半導体パッケージにも不要な曲げの力が加わらずに実装基板に追従せず、信頼性が維持できる。【解決手段】半導体パッケージ基板１、中継基板３および実装基板２のヤング率をそれぞれＥ１、Ｅ３およびＥ２とすると、Ｅ１＞Ｅ３＞Ｅ２という関係を満たす中継基板３を使用する。端子間ピッチＬ１＝端子間ピッチＬ２＜ビア間ピッチＬ３となっている。このようなＬ１＝Ｌ２＜Ｌ３の関係では、中央のはんだバンプにおける両端接合領域の中心間距離（接続距離）Ｌ４より、その側方のはんだバンプについての接続距離Ｌ５が長くなる。【選択図】図１
2012069772.tif 000002
【特許請求の範囲】
【請求項１】
実装基板と、
両面を導通する複数のビアが形成され、前記実装基板に実装される中継基板と、
前記中継基板において、前記実装基板とは反対側の面に実装されるパッケージ基板と、
を備えた半導体装置であって、
前記実装基板と前記中継基板とは、前記実装基板の一方の面に形成された複数の第一端子と、前記中継基板の一方の面に露出した前記複数のビアとの間の複数の第一バンプにより電気的に接続され、
前記中継基板と前記パッケージ基板とは、前記パッケージ基板の一方の面に形成された複数の第二端子と、前記中継基板の他方の面に露出した前記複数のビアとの間の複数の第二バンプにより電気的に接続され、
隣接する各第一端子の間隔および隣接する各第二端子の間隔の少なくとも一方の一部が、隣接する各ビアの間隔とは異なることを特徴とする半導体装置。
【請求項２】
前記実装基板、前記中継基板および前記パッケージ基板の各剛性は、この順で高くなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
隣接する各第一端子の間隔および隣接する各第二端子の間隔の少なくとも一方の一部が、隣接する各ビアの間隔よりも短いことを特徴とする請求項１に記載の半導体装置。
【請求項４】
隣接する各第一端子の間隔と、隣接する各第二端子の間隔とは等しいことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記中継基板を複数枚備えていることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】
前記中継基板は、分割された複数の基板で構成されていることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項７】
一方の面に複数の第一端子を有する実装基板と、一方の面に複数の第二端子を有するパッケージ基板と、隣接する各第一端子の間隔および隣接する各第二端子の間隔の少なくとも一方の一部と異なる間隔を有する、両面を導通する複数のビアを有する中継基板を用意し、
前記中継基板の一方の面にはんだペーストを印刷する工程と、
前記はんだペーストが形成された中継基板に対して、バンプが形成された前記半導体パッケージ基板をリフローにより実装する工程と、
前記中継基板に形成されたビアの前記実装基板を接続する側にはんだペーストを印刷し、リフローによりはんだバンプを形成する工程と、
前記実装基板の前記中継基板を実装する側に、はんだペーストを印刷する工程と、
前記はんだペーストが形成された実装基板に対して、前記はんだバンプが形成された中継基板をリフローにより実装する工程と、
を少なくとも備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、ウェハレベルのチップスケールパッケージを意図しており、また、屈曲が許容され機器に搭載される半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、電子部品で用いられる半導体パッケージ構造として、例えば、半導体チップを樹脂により封止したパッケージ（Dual Inline Package:DIP、Quad Flat Package:QFP）では、樹脂パッケージ周辺の側面に金属リード電極を配置する周辺端子配置型が主流であった。
【０００３】
これに対し、近年広く普及している半導体パッケージ構造として、例えば、ボールグリッドアレイ（Ball Grid Aray:BGA）がある。これは、パッケージの平坦な表面にはんだバンプと呼ばれる電極を二次元的に配置した構造を有しているため、ＤＩＰやＱＦＰに比べて高密度な実装が可能となる（図９（ａ）参照）。このため、ＢＧＡは、コンピュータのＣＰＵやメモリなどのパッケージとして使われている。従来のＢＧＡタイプの半導体パッケージは、パッケージサイズがチップサイズよりも大きいが、なかでもパッケージをほとんどチップサイズに近い大きさまで小型化したパッケージは、チップスケールパッケージ（Chip Size/Scale Package:CSP） と呼ばれ、電子機器の小型軽量化に大きく貢献している。
【０００４】
これらＢＧＡタイプの半導体パッケージは、回路を形成したウェハ基板を切断し、その半導体チップをインターポーザと呼ばれる基板に搭載してパッケージを完成させるもので、ターニングされたインターポーザが必要である上に、個々に半導体チップを個別にインターポーザに実装する工程が必要である。このため、専用の材料や製造装置を用いなければならず、コストが高くなるという欠点があった。
【０００５】
これに対し、一般的に「ウェハレベルＣＳＰ」と呼ばれる製法においては、このウェハ基板上に、絶縁樹脂層、再配線層、封止樹脂層、はんだバンプ等を形成し、最終工程において、ウェハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップを得ることができる。従って、パッケージ構造をウェハ基板上に一括形成するため、従来のようにインターポーザを必要とせず、またウェハ状態で加工するので専用の装置を必要としない。これら優れた特徴は、現在急速に進んでいる実装の高密度化や、情報処理速度の高速化が実現できるという点において、非常に優位である。このウェハレベルＣＳＰの技術については、例えば、非特許文献１〜３などに詳細が記載されている。
【０００６】
ところで、実装基板に実装した半導体パッケージは、衝撃、振動など外部から機械的な荷重を受けるだけでなく、半導体パッケージと実装基板との熱膨張率の違いによって発生する熱応力を受ける。このような応力は、ＢＧＡといったはんだバンプを介して実装基板と半導体チップとを電気的・機械的に接続する半導体パッケージでは、はんだバンプの接合部に最も集中しやすい。
【０００７】
かかる課題への対処として、例えば特許文献１には、電極接合用のはんだボールとは別に、形状制御用のはんだボールを設け、そのランドを電極接合のランドとは異なる面積とすることにより、リフロー後に、電極接合のはんだの形状を鼓形形状として、強度を増す技術が開示されている。
また、特許文献２および特許文献３には、プリント基板と実装部品との間に、中継基板を介在させ、プリント基板と実装部品との間の熱膨張率の差によるせん断応力を吸収する技術が開示されている。
更に、特許文献４には、上述の中継基板において、そのはんだバンプ間にスリットを設けることにより、せん断応力を更に効率的に吸収する技術が開示されている。
【０００８】
一方、ＢＧＡを前提とした技術ではないが、特許文献５には、熱膨張率の差異に基づく基板と平行方向のせん断応力に対処するために、基板に対してそれぞれ異なる角度を有する２組の接続リード群を備える技術を開示している。
【０００９】
ところで、近年においては、携帯電話等のように持ち運んで使用するいわゆるモバイル機器や、コンピュータを身に着けつつ操作する、いわゆるウェアラブルコンピュータが多くなってきている。かかる各機器は、使用に際して機器自体が変形するように設計されているものもある。この場合、機器に搭載される基板は、ある程度曲ることが許容され、又は必要とされることとなる。いわゆるフレキシブルエレクトロニクスの開発である。
【００１０】
しかしながら、基板に搭載される半導体パッケージは信頼性を維持するために一定の剛性が要求される。従って、上記各機器においては、必然的に、基板と半導体パッケージとの間の剛性の差が非常に大きくなる。すると、図９（ｂ）に示すように、はんだバンプ１０にはより大きな力が加わり、破断１１の可能性が大きくなる。また、はんだバンプが持ちこたえたとしても、基板の曲りに追従してパッケージが曲ってしまうと、その信頼性が低下する。
【００１１】
一方、ウェハレベルＣＳＰであれば、基板の曲りの程度に応じて、曲るようにパッケージを薄く実装することも可能であるが、屈曲が繰り返されたときには、やはり信頼性は低下する。
【００１２】
また、前述の各特許文献等の各技術を採用することを考えると、これらは基板の曲げを許容することが前提でないため、対処の程度が不十分であるという課題がある。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００４−１２８２５８号公報
【特許文献２】特開平９−２１４０８８号公報
【特許文献３】特開昭６２−１８０４９号公報
【特許文献４】特開２０００−０２２３１１号公報
【特許文献５】特開平９−２３２３７４号公報
【非特許文献】
【００１４】
【非特許文献１】日経マイクロデバイス誌、２０００年２月号、ｐ．４２
【非特許文献２】日経マイクロデバイス誌、２０００年３月号、ｐ．１２１
【非特許文献３】日経マイクロデバイス誌、２０００年４月号、ｐ．１１４
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明は上述のような事情から為されたものであり、本発明の目的は、ある程度曲がることが許容される実装基板にパッケージ基板を実装する場合にも、実装基板の屈曲を許容する一方で、はんだバンプが破断することなく、かつパッケージ基板にも不要な曲げの力が加わらずに実装基板に追従せず、信頼性が維持できる半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、請求項１に記載の半導体装置は、実装基板と、両面を導通する複数のビアが形成され、前記実装基板に実装される中継基板と、前記中継基板の、前記実装基板とは反対側の面に実装されるパッケージ基板と、を備えた半導体装置であって、前記実装基板と前記中継基板とは、前記実装基板の一方の面に形成された複数の第一端子と、前記中継基板の一方の面に露出した前記複数のビアとの間の複数の第一バンプにより電気的に接続され、前記中継基板と前記パッケージ基板とは、前記パッケージ基板の一方の面に形成された複数の第二端子と、前記中継基板の他方の面に露出した前記複数のビアとの間の複数の第二バンプにより電気的に接続され、隣接する各第一端子の間隔および隣接する各第二端子の間隔の少なくとも一方の一部が、隣接する各ビアの間隔とは異なることを要旨とする。
請求項２に記載の半導体装置は、請求項１に記載の半導体装置において、前記実装基板、前記中継基板および前記パッケージ基板の各剛性は、この順で高くなることを要旨とする。
請求項３に記載の半導体装置は、請求項１に記載の半導体装置において、隣接する各第一端子の間隔および隣接する各第二端子の間隔の少なくとも一方の一部が、隣接する各ビアの間隔よりも短いことを要旨とする。
請求項４に記載の半導体装置は、請求項３に記載の半導体装置において、隣接する各第一端子の間隔と、隣接する各第二端子の間隔とは等しいことを要旨とする。
請求項５に記載の半導体装置は、請求項１乃至４のいずれかに記載の半導体装置において、前記中継基板を複数枚備えていることを要旨とする。
請求項６に記載の半導体装置は、請求項１乃至４のいずれかに記載の半導体装置において、前記中継基板は、分割された複数の基板で構成されていることを要旨とする。
【００１７】
また、上記目的を達成するため、請求項７に記載の半導体装置の製造方法は、一方の面に複数の第一端子を有する実装基板と、一方の面に複数の第二端子を有するパッケージ基板と、隣接する各第一端子の間隔および隣接する各第二端子の間隔の少なくとも一方の一部と異なる間隔を有する、両面を導通する複数のビアを有する中継基板を用意し、前記中継基板の一方の面にはんだペーストを印刷する工程と、前記はんだペーストが形成された中継基板に対して、バンプが形成された前記半導体パッケージ基板をリフローにより実装する工程と、前記中継基板に形成されたビアの前記実装基板を接続する側にはんだペーストを印刷し、リフローによりはんだバンプを形成する工程と、前記実装基板の前記中継基板を実装する側に、はんだペーストを印刷する工程と、前記はんだペーストが形成された実装基板に対して、前記はんだバンプが形成された中継基板をリフローにより実装する工程と、を少なくとも備えたことを特徴とする半導体装置の製造方法。
【発明の効果】
【００１８】
請求項１乃至４に記載の半導体装置に記載の半導体装置の製造方法によれば、ある程度曲がることが許容される実装基板にパッケージ基板を実装する場合にも、実装基板の屈曲を許容する一方で、はんだバンプが破断することなく、かつパッケージ基板にも不要な曲げの力が加わらずに実装基板に追従せず、信頼性が維持できる。
請求項５に記載の半導体装置によれば、請求項１乃至４に記載の半導体装置の効果に加えて、実装基板の屈曲による力をより効率的に緩和することができる。
請求項６に記載の半導体装置によれば、請求項１乃至４に記載の半導体装置の効果に加えて、実装基板をより曲げ易くできる。
【００１９】
請求項７に記載の半導体装置の製造方法によれば、ある程度曲がることが許容される実装基板にパッケージ基板を実装する場合にも、実装基板の屈曲を許容する一方で、はんだバンプが破断すること無く、かつ、パッケージ基板にも不要な曲げの力が加わらずに実装基板に追従せず、信頼性が維持した状態を保ちつつ、半導体装置を製造できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の半導体装置の基本的な実施形態を説明するための図。
【図２】図１の基本実施形態の変形例を説明するための図。
【図３】本発明の半導体装置の製造方法の一実施形態の工程を説明するための図。
【図４】本発明の半導体装置の製造方法の他の実施形態の工程を説明するための図。
【図５】本発明の半導体装置の製造方法の他の実施形態の工程を説明するための図。
【図６】本発明の半導体装置の各種の実施形態を説明するための断面図。
【図７】本発明の半導体装置の他の実施形態を説明するための平面図。
【図８】本発明の半導体装置の他の実施形態を説明するための図。
【図９】従来技術とその問題点を説明するための図。
【発明を実施するための形態】
【００２１】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
＜基本実施形態＞
図１は、本発明の半導体装置の基本的な実施形態を説明するための図である。同図に示すように、本発明の半導体装置の基本実施形態は、パッケージ基板側端子パッド（ランド）４ａを有した半導体パッケージ基板１と、実装基板側端子パッド４ｂを有する実装基板２と、半導体パッケージ基板１と実装基板２の間に内挿された中継基板３と、半導体パッケージ基板１と中継基板３とを電気的に接続するためのパッケージ基板側はんだバンプ５ａと、中継基板３と実装基板２とを電気的に接続するための実装基板側はんだバンプ５ｂと、を備えている。
【００２２】
なお、かかるウェハレベルＣＳＰにおいては、正確には更に他の層も存在するが、発明の内容とは直接関係なく、むしろ説明することによって発明のポイントが誤解されるおそれもあるため、積極的に図示および説明を省略した。
そこで、中継基板３としては、ヤング率が２〜１１０ＧＰａのエポキシ系又はポリイミド系の樹脂を使用する。また、中継基板３は、半導体パッケージ基板１および実装基板２の各端子に対応したスルーホールビア３１を有しており、通常、金属が充填されている。但し、金属の代わりに、はんだや導電性ペーストが充填されていてもよい。
【００２３】
上述のヤング率について更に説明を加えれば、実装基板２は、前述のように屈曲することを前提とするものであるが、半導体パッケージ基板１、中継基板３および実装基板２のヤング率をそれぞれＥ１、Ｅ３およびＥ２とすると、Ｅ１＞Ｅ３＞Ｅ２という関係を満たす中継基板３を使用する。
【００２４】
図１は、半導体パッケージ基板１および実装基板２が、それぞれ、長さＬ１およびＬ２の一定の端子（パッド）間ピッチを有すると共に、中継基板３が、長さＬ３の一定のビア間ピッチを有してなる構成例を示している。しかしながら、長さＬ１およびＬ２は各々複数の異なる端子間ピッチとしても構わない。
【００２５】
この基本実施形態（図１の構成例）においては、Ｌ１＝Ｌ２、かつ、Ｌ１＜Ｌ３となっている。なお、これはこの実施形態についてのものであり、本明細書を読み進めれば理解できるように、本発明の趣旨としては、Ｌ１とＬ２のうちの少なくとも一方が、Ｌ３と異なっていればよく、また、Ｌ１とＬ２が等しい必要はない。
【００２６】
図１（ａ）に示すようなＬ１＝Ｌ２＜Ｌ３の関係では、同図に明確に示されているように、中央のはんだバンプにおける両端接合領域の中心間距離（以下、「接続距離」と称する）Ｌ４より、その側方のはんだバンプについての接続距離Ｌ５が長くなる。
図１（ｂ）は、図１（ａ）に示した半導体装置の平面図である。逆に言えば、同図（ａ）は、その平面図の線分ａ−ａの位置で切断した断面図である。
【００２７】
但し、図１（ｂ）においては、実装基板側はんだバンプ５ｂを含めたそれより下方の部品については省略している。つまり、ここでは、パッケージ基板側はんだバンプ５ａのパッケージ基板１への接合領域６と中継基板３への接合領域７の間の平面的な位置関係を明確に示している。この位置ずれは、二次元的なピッチ差に基づくものである。但し、周辺へいくほど、その位置ずれは大きくなるが、最も周辺においても少なくとも一部が重なっているようなピッチ差を選択するものとする。なお、図１（ｂ）において、正確には、接合領域６も点線で示すべきものであるが、接合領域７との視覚的な差異を明確にするために、便宜的に両者異なる点線で示している（図１（ｃ）や以下の図面も同様）。
【００２８】
そこで、図１（ａ）および（ｂ）で示すような半導体装置に対して、同図（ｂ）におけるｙ軸と平行な軸を屈曲の軸とする屈曲の力が働いた場合の屈曲の状態を同図（ｄ）に示す。図１（ｄ）も同図（ａ）と同様、同図（ｂ）における線分ａ−ａの位置で切断した断面図である。
【００２９】
上述のような屈曲の力が加わった場合、図１（ｄ）に示すように、接続距離Ｌ４と接続距離Ｌ５の差（具体的には、Ｌ４＜Ｌ５）により、実装基板２は十分に屈曲が許容され、かつ、中継基板３の存在により、実装基板２の屈曲の力は、緩衝板としての中継基板３により吸収されるので（上記ヤング率の差に基づく）、半導体パッケージ基板１に有害となる不要な屈曲力が加わることがなく、その平坦性が維持される。言い換えれば、実装基板２の十分な屈曲を許容する一方で、半導体パッケージ基板１の破損が防止されると共に、はんだバンプ５ａ、５ｂの破断も抑制される。
【００３０】
なお、図１（ｂ）に示すような二次元的なピッチ差の採用は、二次元平面的基板の二次元的全方向の曲がりを前提としているものであるが、例えば、前述のように、ｙ軸と平行な軸を屈曲の軸とする屈曲の力のみが働くのであれば、ピッチ差を設けるのは、図１（ｃ）に示すように、ｘ軸方向の一次元のみでよい。
【００３１】
また、製造方法の説明で詳述するが、図１（ａ）において、接続距離の違いから、中央のはんだバンプの容量よりも、左右の両はんだバンプの容量を大きくしている。一般的には、周辺のはんだバンプほど容量が大きくなる。
更に、図１に示すように、端子間ピッチおよびビア間ピッチを均一（一定）としたのは、均一な屈曲を前提としたものである（均一でない例は後述する）。
【００３２】
図２は、図１の基本実施形態の変形例を説明するための図である。半導体パッケージ基板１については、各種が適用でき、例えば、図２（ａ）に示すように更なる基板がワイヤーボンディングされたものでもよいし、図２（ｂ）に示すように更なる基板がフリップチップ実装されたものであってもよい。他の構成は図１と同様なので、その説明を省略する。
【００３３】
次に、上述の基本実施形態に係る半導体装置の製造方法を説明する。図３は、その製造方法の一実施形態の工程を説明するための図である。
【００３４】
まず、図３（ａ）に示すように、中継基板３にはんだペースト９を印刷する。このとき、周辺へいくほど、つまりパッケージ基板側端子パッド４ａとスルーホールビア３１との位置ずれが大きくなるほど、更に言い換えれば、接続距離が大きくなるほど、はんだペースト９の容量を多くする（印刷マスクの開口面積を大きくする）。接続距離に拘わらず、強度等を同等にするためである。次に、そのようにはんだペースト９が形成された中継基板３に対して、バンプ８が形成された半導体パッケージ基板１をリフローにより実装する（図３（ｂ））。その結果、中心軸の角度が異なる、言い換えれば接続距離の異なる、各はんだバンプ５ａが形成される。なお、はんだペースト９の容量を変化させる代わりに、それを一定とし、半導体パッケージ基板１のバンプ８の大きさを変化させておいてもよい。
【００３５】
次に、中継基板３の実装基板２を接続する側のスルーホールビア３１にはんだペースト９を印刷し（図３（ｃ））、リフローによりはんだバンプ５ｂを形成する。
【００３６】
次に、図３（ｄ）に示すように、実装基板２にはんだペースト９を印刷する。このときのはんだの容量については、中継基板３への場合と同様である。そして最後に、はんだペースト９が形成された実装基板２に対して、はんだバンプ５ｂが形成された中継基板３をリフローにより実装すると、図３（ｅ）に示すような、図１（ａ）と同一の半導体装置が完成する。
【００３７】
なお、上述の製造方法においては、ペースト印刷法を採用した場合を示したが、これに限らず、他の方法、例えばボール搭載法を採用してもよい。
【００３８】
最終的な半導体装置を製造する工程については、上述のものに限らず、各種存在する。図４および図５は、本発明の半導体装置の製造方法の他の実施形態の工程を説明するための図である。
【００３９】
図４の製造方法は、半導体パッケージ基板１を実装する前に、中継基板３の実装基板２側にはんだバンプ５ｂを形成してしまう場合を示している。つまり、まず、図４（ａ）に示すように、中継基板３の、パッケージ基板１側に、はんだペースト９を印刷すると共に、実装基板２側に、はんだペーストを印刷してはんだバンプ５ｂを形成する。そして、そのような中継基板３に対して、バンプ８が形成された半導体パッケージ基板１をリフローにより実装する（図４（ａ）（ｂ））。はんだの容量や、それ以降の実装基板２への実装等は、図３に示した製造方法と同じである。
【００４０】
図５の製造方法は、中継基板３に対して半導体パッケージ基板１を実装する前に、先に、中継基板３を実装基板２に実装してしまう場合を示している。リフローの回数が問題とならない場合である。つまり、まず、図５（ａ）に示すように、中継基板３の実装基板２の側にはんだペーストを印刷してはんだバンプ５ｂを形成すると共に、実装基板２にはんだペースト９を印刷する。次に、図５（ｂ）に示すように、リフローにより、実装基板２に中継基板３を実装する。次に、図５（ｃ）に示すように、半導体パッケージ基板１を用意すると共に、中継基板３にはんだペースト９を印刷する。最後に、リフローにより、中継基板３に対して、半導体パッケージ基板１を実装すると、図５（ｄ）に示すような、図３（ｅ）と同一の半導体装置が完成する。
【００４１】
＜装置の各種実施形態＞
次に、図１（ａ）に示した基本実施形態に対して各種の追加修正変更を施して得られた実施形態を説明する。
図６は、本発明の半導体装置の各種の実施形態を説明するための断面図である。図１の基本実施形態においては、端子間ピッチＬ１とＬ２とは等しいとし、かつ、パッケージ基板側端子パッド４ａと実装基板側端子パッド４ｂが鉛直方向で完全に一致しているが、図６に示した形態は、シフトすることにより、又は端子間ピッチＬ１とＬ２を異ならせることにより、パッケージ基板側端子パッド４ａと実装基板側端子パッド４ｂが鉛直方向で、完全に一致しない、又は一部が一致しない場合を示している。
【００４２】
図６（ａ）は、端子間ピッチＬ１とＬ２は等しいが、実装基板側端子パッド４ｂ（実装基板側はんだバンプ５ｂ）を、パッケージ基板側端子パッド４ａ（パッケージ基板側はんだバンプ５ａ）に対してシフトすることにより、いずれの実装基板側はんだバンプ５ｂも、パッケージ基板側はんだバンプ５ａに完全には重ならないようにしている。かかる構成によれば、図１（ａ）に示した基本実施形態と比較して、更に実装基板２および中継基板３が曲がり易くなる。
【００４３】
図６（ｂ）は、端子間ピッチＬ１およびＬ２について、Ｌ１＞Ｌ２とした場合である（ファンイン）。この場合、図１（ａ）に示した基本実施形態と比較して、実装基板２の曲がりを許容するが、実装基板２の端部にかかる負荷に対するバンプ５ｂの接続強度は落ちる。
【００４４】
図６（ｃ）は、端子間ピッチＬ１およびＬ２について、Ｌ１＜Ｌ２とした場合である（ファンアウト）。この場合、図１（ａ）に示した基本実施形態と比較して、実装基板２の曲がりを比較的許容しないが、実装基板２の端部にかかる負荷に対するバンプ５ｂの接続強度は高い。
【００４５】
図６（ａ）乃至（ｃ）においては、図１（ａ）と同様、断面図で示しているが、図１の基本実施形態のところで説明したように、上述のシフトやピッチ差の概念は、二次元平面的にも適用できるし、一次元平面的にも適用できる。
【００４６】
以上の説明においては、内挿する中継基板は１枚であったが、これに限られることはなく、図６（ｄ）に例えば２枚の中継基板３ａ、３ｂを内挿した場合を示す。中継基板を２枚設けたことにより、中継基板３ａと中継基板３ｂとの間に、中間はんだバンプ５ｃが設けられている。このように内挿する中継基板の枚数を増やすほど、半導体パッケージ基板１に伝搬する曲げの力は緩和されるが、小型化に反するという欠点も生じてくる。
図６（ａ）乃至（ｄ）に示した半導体装置の製造方法については、基本実施形態と同様、図３乃至図５に示すような各種の製造方法が考えられる。
【００４７】
次に、端子（パッド）間ピッチとビア間ピッチについて説明する。図１で説明した基本実施形態では、説明したように、各端子間ピッチおよび各ビア間ピッチは均一であったが、これに限られることはない。例えば、図７に示すように、パッケージ基板バンプ接合領域６のピッチ（端子間ピッチ）は全面に渡って均一である一方、中継基板バンプ接合領域７のピッチ（ビア間ピッチ）は、中央の４つのバンプについては、端子間ピッチと等しくし（Ｌ１＝Ｌ３）、その周辺のバンプについては、端子間ピッチよりも長く（Ｌ１＜Ｌ３）なるようしている。つまり、中央の４つのバンプについては、Ｌ１＝Ｌ３＝Ｌ２となる。この場合は、実装基板２の中央部分は屈曲しない、ということを意図している。つまり、図１の場合は、実装基板２は均一に屈曲する、と説明したが、図７の場合、実装基板２は均一には屈曲しない（中央部は屈曲が許容されない）こととなる。なお、この概念は、このような二次元的な適用のみならず、一次元的（例えば、ｘ軸方向の中央の２列）にも適用できる。
【００４８】
図８は、本発明の半導体装置の更に他の実施形態を説明するための図であり、同図（ａ）は平面図であり、同図（ｂ）は、同図（ａ）において線分ｂ−ｂで切断して得られた断面図である。
【００４９】
この実施形態においては、中継基板が複数の中継基板３Ａ、３Ｂ、３Ｃ、３Ｄで構成されている。この場合は、中継基板を１枚で構成する場合と比較して、実装基板２の屈曲の力をより吸収できるという効果がある。パッケージ基板１が比較的大きな場合に採用でき、効果がある。なお、ここでは４枚の中継基板で構成した場合を挙げたが、枚数はこれに限られることはない。
【産業上の利用可能性】
【００５０】
本発明は、携帯電話等のように持ち運んで使用するいわゆるモバイル機器や、コンピュータを身に着けつつ操作する、いわゆるウェアラブルコンピュータの基板群に適用できる。
【符号の説明】
【００５１】
１  半導体パッケージ基板、２  実装基板、３  中継基板、３１  スルーホールビア、４ａ  パッケージ基板側端子パッド、４ｂ  実装基板側端子パッド、５ａ  パッケージ基板側はんだバンプ、５ｂ  実装基板側はんだバンプ、６  パッケージ基板バンプ接合領域、７  中継基板バンプ接合領域、Ｌ１  パッケージ基板端子間ピッチ、Ｌ２  実装基板端子間ピッチ、Ｌ３  ビア間ピッチ。
【図１】
2012069772.tif 000003
【図２】
2012069772.tif 000004
【図３】
2012069772.tif 000005
【図４】
2012069772.tif 000006
【図５】
2012069772.tif 000007
【図６】
2012069772.tif 000008
【図７】
2012069772.tif 000009
【図８】
2012069772.tif 000010
【図９】
2012069772.tif 000011