(57)【要約】【課題】ヒートシンクに生じる不具合を低減すること。【解決手段】半導体装置は、第１面及び第２面を有し、第１面と第２面とを貫通するバイアホールを有する半導体基板と、第１面上に、バイアホールの開口と少なくとも部分的に重複するように形成された配線又は電極と、第２面上に形成され、バイアホールの開口と少なくとも部分的に重複する開口を有する応力緩衝層と、応力緩衝層上からバイアホールの内壁面に沿って延在し、配線又は電極と電気的に接続されたヒートシンクと、を備える。バイアホールの第２面における開口の大きさは、第１面における開口の大きさよりも大きい。応力緩衝層の熱膨張係数は、ヒートシンクの熱膨張係数未満である。【選択図】図１
2012164711.tif 000002
【特許請求の範囲】
【請求項１】
第１面及び第２面を有し、前記第１面と前記第２面とを貫通するバイアホールを有する半導体基板と、
前記第１面上に、前記バイアホールの開口と少なくとも部分的に重複するように形成された配線又は電極と、
前記第２面上に形成され、前記バイアホールの開口と少なくとも部分的に重複する開口を有する応力緩衝層と、
前記応力緩衝層上から前記バイアホールの内壁面に沿って延在し、前記配線又は電極と電気的に接続されたヒートシンクと、を備え、
前記バイアホールの前記第２面における開口の大きさは、前記第１面における開口の大きさよりも大きく、
前記応力緩衝層の熱膨張係数は、前記ヒートシンクの熱膨張係数未満であり、
前記応力緩衝層の熱膨張係数は、前記半導体基板の熱膨張係数より大きく、
前記応力緩衝層はＰｔを含有しないことを特徴とする半導体装置。
【請求項２】
前記応力緩衝層は、前記バイアホール形成時にハードマスクとしても利用されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ヒートシンクはＡｕを含有し、
前記応力緩衝層はＴｉ又はＴｉＷを含有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記応力緩衝層は、Ａｕを含有する層及びＴｉ又はＴｉＷを含有する層を有することを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記バイアホールは、前記第１面側に、開口の大きさが一定である第１領域を有すると共に、前記第２面側に、前記第１領域から前記第２面に向かって開口の大きさが拡張する第２領域を有することを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記バイアホールの前記第２面における開口の長さは、前記バイアホールの前記第１面における開口の長さの１．５倍以上であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記バイアホールの前記第２領域の深さは、前記バイアホールの全体の３分の１以上であることを特徴とする請求項５又は６に記載の半導体装置。
【請求項８】
前記バイアホールにおいて、前記第１領域は異方性エッチングにより形成され、前記第２領域は等方性エッチングにより形成されていることを特徴とする請求項５〜７のいずれか一項に記載の半導体装置。
【請求項９】
半導体基板の第１面上に配線又は電極を形成する工程と、
前記半導体基板の第２面上に応力緩衝層を形成する工程と、
前記応力緩衝層上に、開口を有するマスクを形成する工程と、
前記マスクをマスクとして用いて前記応力緩衝層に貫通孔を形成する工程と、
前記マスク及び前記応力緩衝層をマスクとして用いて、前記貫通孔から前記半導体基板を部分的にかつ等方的にエッチングして凹部を形成する工程と、
前記マスク及び前記応力緩衝層をマスクとして用いて、前記凹部を異方的にエッチングして前記半導体基板を貫通するバイアホールを形成する工程と、
前記応力緩衝層の前記貫通孔を少なくとも前記バイアホールの開口まで拡張する工程と、
前記応力緩衝層上から前記バイアホールの内壁面に沿って延在し、前記配線又は電極と電気的に接続されたヒートシンクを形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記応力緩衝層は、前記凹部上の前記マスクが加熱時に前記マスクの形状を維持するような厚さを有することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記応力緩衝層の熱膨張係数は、前記半導体基板の熱膨張係数と前記ヒートシンクの熱膨張係数の間にあることを特徴とする請求項９又は１０に記載の半導体装置の製造方法。
【請求項１２】
前記応力緩衝層は、Ｔｉ又はＴｉＷを含有することを特徴とする請求項９〜１１のいずれか一項に記載の半導体装置の製造方法。
【請求項１３】
前記応力緩衝層上から前記バイアホールの内壁面に沿って延在し、前記配線又は電極と電気的に接続された給電層を形成する工程をさらに含み、
前記給電層を用いて前記ヒートシンクを電解メッキにより形成することを特徴とする請求項９〜１２のいずれか一項に記載の半導体装置の製造方法。
【請求項１４】
前記応力緩衝層を形成する工程は、Ｔｉ又はＴｉＷ層を形成する工程と、その上にＡｕ層を形成する工程を含むことを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記給電層は無電解メッキにより形成することを特徴とする請求項１４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板にバイアホールを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＧａＡｓ等の化合物半導体を用いた半導体装置においては、半導体基板表面に形成された半導体素子の接地のインダクタンスを低くすると共に、放熱性を向上させるために、半導体基板裏面にプレーティッドヒートシンク（ＰＨＳ；Plated Heat Sink）が形成されている。ＰＨＳは、半導体基板表面の電極を貫通したバイアホール及び半導体基板裏面に形成した金属薄膜である。
【０００３】
ＰＨＳを形成する方法としては、以下に説明する方法が知られている。
【０００４】
第１のＰＨＳ形成方法は、まず、レジストマスクを用いて異方性のドライエッチングにより半導体基板をエッチング除去し、開口の大きさが均一なバイアホールを形成する。次に、レジストマスクを除去し、スパッタ法等により金属膜によるメッキ用給電層を成膜し、電解メッキによりＰＨＳを形成する。
【０００５】
第２のＰＨＳ形成方法は、レジストマスクを用いて半導体基板をウェットエッチングした後、ドライエッチングすることにより、バイアホールの入口付近を広げ、バイアホールに導電層を埋め込む。
【０００６】
第３のＰＨＳ形成方法として、特許文献１半導体装置の製造方法は、半導体基板上に、基板表面の素子電極形成領域の所定の部分に開口を有するマスク用レジスト膜、及び該素子電極用金属層以外のマスク用金属層を順次積層するマスク層積層工程と、レジスト膜及び金属層をマスクとして半導体基板をプラズマエッチングして、バイアホール電極用孔を形成するエッチング工程とを含む。
【０００７】
第４のＰＨＳ形成方法として、特許文献２半導体装置の製造方法は、化合物半導体基体の表面に電界効果トランジスタを含む半導体素子を形成した後、第１のレジストマスクを介して異方性ドライエッチングにより化合物半導体基体の裏面から電界効果トランジスタのソース電極に達するバイアホールを形成する工程と、化合物半導体基体の裏面にバイアホールの開口より広い開口を有し、且つ一部がバイアホール内に埋め込まれた第２のレジストマスクを形成する工程と、第２のレジストマスクを介して化合物半導体基体の裏面をウェットエッチングにより所定深さまでエッチング除去し、バイアホールの開口側を緩やかな曲面に形成する工程と、メッキ用給電層を介してソース電極に接続し、バイアホール内から化合物半導体基体の裏面に延在する導電層をメッキ処理により成膜する工程とを有する。
【０００８】
第５のＰＨＳ形成方法として、特許文献３半導体装置の製造方法は、（１）表面に金属膜パッドを有する半導体基板の裏面に第１の金属膜を形成する工程、（２）表面の金属膜パッド下の第１の金属膜に開口を形成し、続いて半導体基板を所定の深さまでエッチングして半導体基板に第１の金属膜の開口と同一平面形状の第１の開口を形成する工程、（３）絶縁膜の堆積とそのエッチバックにより第１の開口の側面に側壁絶縁膜を形成する工程、（４）第１の金属膜及び側壁絶縁膜をマスクとして半導体基板を所定の深さまでエッチングして半導体基板に第２の開口を形成する工程、を含み、必要に応じて第（３）及び第（４）工程に相当する工程を繰り返すことにより金属膜パッドに到達するバイアホールを形成し、該バイアホール内に第２の金属膜を形成して第１の金属膜と金属膜パッドとを接続する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平２−５４９３７号公報
【特許文献２】特開２００３−２５８００２号公報
【特許文献３】特開平６−３２６０６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
以下の分析は、本発明の観点から与えられる。
【００１１】
図７に、上記の第１及び第３の形成方法において形成される半導体装置の概略断面図を示す。上記の第１及び第３の形成方法においては、バイアホール９６は、一定の開口径で形成される。このようなバイアホール９６にＰＨＳメッキ９５を形成すると、図７に示すように、バイアホール９６の内壁上部のＰＨＳメッキ９５ｂが厚くなってしまう。すなわち、ＰＨＳメッキ９５は、バイアホール９６の開口を狭めるように形成されるので、バイアホール９６底部のＰＨＳメッキ９５ａの厚さは薄くなってしまう。このため、組立時や高温保管の信頼性評価時にバイアホール９６からマウント剤が漏れ出し、特性劣化してしまうことになる。
【００１２】
特に、例えば、アスペクト比（深さ／開口の大きさ）が１．５以上のバイアホールや開口の大きさが５０μｍ以下のバイアホールにおいては、メッキ液はバイアホールの底までいきわたり難いと共に、循環しにくいので、均一なＰＨＳメッキを形成することが困難となる。
【００１３】
図８に、上記の第２の形成方法において形成されるバイアホールの概略断面図を示す。上記の第２の形成方法においては、同一のフォトレジスト９８でウェットエッチングとドライエッチングが行われる。ウェットエッチングにおいては、バイアホール９６の開口上部９６ａがサイドエッチングされる。このとき、サイドエッチングされた開口上部９６ａ上にフォトレジスト９８が張り出すようになる。張り出したフォトレジスト９８は、ポストベークやドライエッチングにおける加熱により、図８に示すように、バイアホール９６の開口に垂れ広がることになる。このため、フォトレジスト９８の貫通孔の大きさが変化し、バイアホール９６の開口径の制御が困難となってしまう。
【００１４】
上記の第４の形成方法においては、異方性ドライエッチングにより開口径が一定のバイアホールが形成され、このバイアホールにレジストが埋め込まれる。しかしながら、バイアホールのアスペクト比が高い場合、バイアホールにレジストを完全に埋め込むことは困難であり、バイアホール内に気泡が形成される。この気泡により、レジストがバイアホールを覆わない箇所が生じる。このため、この後のウェットエッチングにより、レジストが形成されていない領域でサイドエッチングが生じ、バイアホールの形状が異常になる。これにより、バイアホールにＰＨＳが存在しない領域が形成され、導通が得られない問題が生じる。また、組み立て時に、マウント剤が漏れ出す問題も生じる。
【００１５】
上記の第５の形成方法においては、絶縁膜を形成する工程と、開口を形成する工程とが繰り返される。このため、工程数が多くならざるを得ず、製造コストが増大する問題が生ずる。また、特許文献３に記載の第１に金属膜にはＰｔが含有されているので、その加工性が低くなってしまう。
【００１６】
上記の方法によって製造された半導体装置において、ＰＨＳを熱膨張係数の大きい材料（例えば金属）で形成した場合、通常、ＰＨＳの熱膨張係数は、半導体基板の熱膨張係数の熱膨張係数よりも大きくなる。この場合、熱負荷が掛かると、熱膨張係数の差に起因して、半導体基板におけるクラックの発生、ＰＨＳと半導体基板との剥離等の不具合が生じてしまう。
【課題を解決するための手段】
【００１７】
本発明の第１視点によれば、半導体装置は、第１面及び第２面を有し、第１面と第２面とを貫通するバイアホールを有する半導体基板と、第１面上に、バイアホールの開口と少なくとも部分的に重複するように形成された配線又は電極と、第２面上に形成され、バイアホールの開口と少なくとも部分的に重複する開口を有する応力緩衝層と、応力緩衝層上からバイアホールの内壁面に沿って延在し、配線又は電極と電気的に接続されたヒートシンクと、を備える。バイアホールの第２面における開口の大きさは、第１面における開口の大きさよりも大きい。応力緩衝層の熱膨張係数は、ヒートシンクの熱膨張係数未満である。応力緩衝層はＰｔを含有しない。
【００１８】
本発明の第２視点によれば、半導体装置の製造方法は、半導体基板の第１面上に配線又は電極を形成する工程と、半導体基板の第２面上に応力緩衝層を形成する工程と、応力緩衝層上に、開口を有するマスクを形成する工程と、マスクをマスクとして用いて応力緩衝層に貫通孔を形成する工程と、マスク及び応力緩衝層をマスクとして用いて、貫通孔から半導体基板を部分的にかつ等方的にエッチングして凹部を形成する工程と、マスク及び応力緩衝層をマスクとして用いて、凹部を異方的にエッチングして半導体基板を貫通するバイアホールを形成する工程と、応力緩衝層の貫通孔を少なくともバイアホールの開口まで拡張する工程と、応力緩衝層上からバイアホールの内壁面に沿って延在し、配線又は電極と電気的に接続されたヒートシンクを形成する工程と、を含む。
【発明の効果】
【００１９】
本発明は、以下の効果のうち少なくとも１つを有する。
【００２０】
本発明においては、応力緩衝層の熱膨張係数は、ヒートシンクの熱膨張係数よりも小さく、半導体基板の熱膨張係数よりも大きい。これにより、熱負荷が掛かった場合であっても、ヒートシンクが剥離したり、半導体基板にクラックが生じたりすることを防止することができる。
【００２１】
本発明においては、バイアホールの開口は、ヒートシンクを形成する側が広くなっている。これにより、バイアホールの底部までヒートシンクの厚さを確保することができ、電気的接続の遮断やマウント剤の漏出などの不具合の発生を防止することができる。
【００２２】
本発明においては、応力緩衝層をバイアホールを形成するためのマスクとして使用することもできる。これにより、加熱によるマスクの開口の大きさの変化を抑制することができるので、バイアホールを精度良く形成することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態に係る半導体装置の概略断面図。
【図２】本発明の第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図３】本発明の第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図４】本発明の第２実施形態に係る半導体装置の概略断面図。
【図５】本発明の第２実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図６】本発明の第２実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図７】背景技術に係る第１及び第３の形成方法において形成される半導体装置の概略断面図。
【図８】背景技術に係る第２の形成方法において形成されるバイアホールの概略断面図。
【発明を実施するための形態】
【００２４】
上記第１視点及び第２視点の好ましい形態を以下に記載する。
【００２５】
上記第１視点の好ましい形態によれば、応力緩衝層は、バイアホール形成時にハードマスクとしても利用される。
【００２６】
上記第１視点の好ましい形態によれば、ヒートシンクはＡｕを含有する。応力緩衝層はＴｉ又はＴｉＷを含有する。
【００２７】
上記第１視点の好ましい形態によれば、応力緩衝層は、Ａｕを含有する層及びＴｉ又はＴｉＷを含有する層を有する。
【００２８】
上記第１視点の好ましい形態によれば、バイアホールは、第１面側に、開口の大きさが一定である第１領域を有すると共に、第２面側に、第１領域から第２面に向かって開口の大きさが拡張する第２領域を有する。
【００２９】
上記第１視点の好ましい形態によれば、バイアホールの第２面における開口の長さは、バイアホールの第１面における開口の長さの１．５倍以上である。
【００３０】
上記第１視点の好ましい形態によれば、バイアホールの第２領域の深さは、バイアホールの全体の３分の１以上である。
【００３１】
上記第１視点の好ましい形態によれば、バイアホールにおいて、第１領域は異方性エッチングにより形成され、第２領域は等方性エッチングにより形成されている。
【００３２】
上記第２視点の好ましい形態によれば、応力緩衝層は、凹部上のマスクが加熱時にマスクの形状を維持するような厚さを有する。
【００３３】
上記第２視点の好ましい形態によれば、応力緩衝層の熱膨張係数は、半導体基板の熱膨張係数とヒートシンクの熱膨張係数の間にある。
【００３４】
上記第２視点の好ましい形態によれば、応力緩衝層は、Ｔｉ又はＴｉＷを含有する。
【００３５】
上記第２視点の好ましい形態によれば、半導体装置の製造方法は、応力緩衝層上からバイアホールの内壁面に沿って延在し、配線又は電極と電気的に接続された給電層を形成する工程をさらに含む。給電層を用いてヒートシンクを電解メッキにより形成する。
【００３６】
上記第２視点の好ましい形態によれば、応力緩衝層を形成する工程は、Ｔｉ又はＴｉＷ層を形成する工程と、その上にＡｕ層を形成する工程を含む。
【００３７】
上記第２視点の好ましい形態によれば、給電層は無電解メッキにより形成する。
【００３８】
本発明の第１実施形態に係る半導体装置について説明する。図１に、本発明の第１実施形態に係る半導体装置の概略断面図を示す。
【００３９】
半導体装置１０は、半導体基板１２と、半導体基板１２の第１面１２ａに形成された配線又は電極（以下「配線」と表記する）１１と、第１面１２ａの反対側の面である半導体基板１２の第２面１２ｂに形成された応力緩衝層１３と、半導体基板１２の第１面１２ａと第２面１２ｂとを貫通するバイアホール１６と、応力緩衝層１３上からバイアホール１６を経由して配線１１まで延在し、配線１１と電気的に接続されている給電層１４及びプレーティッドヒートシンク（ＰＨＳ；Plated Heat Sink、以下「ＰＨＳ」と表記する）１５と、を備える。
【００４０】
ＰＨＳ１５は、低抵抗の材料で形成すると好ましい。ＰＨＳ１５は、複数の材料を含有する複数の層で形成することもできる。
【００４１】
バイアホール１６は、第１面１２ａの開口が配線１１と少なくとも部分的に重複するように形成されている。バイアホール１６の開口の大きさは、第１面１２ａの開口よりも第２面１２ｂの開口のほうが大きくなっている。図１に示す形態においては、バイアホール１６は、第１面１２ａ側に、開口の大きさがほぼ一定に形成された第１領域１６ａを有し、第２面１２ｂ側に、第１領域１６ａから第２面１２ｂに向けて開口の大きさを拡張する第２領域１６ｂを有する。第２領域１６ｂは、第１面１２ａ方向に凸となるような曲面状に形成されている。図１に示す断面において、バイアホール１６の形状は、第１領域１６ａと第２領域１６ｂとを合わせてワイングラス状となっている。
【００４２】
バイアホール１６の最も広い開口の大きさ（例えば第２面１２ｂにおける大きさ）は、最も狭い開口の大きさ（例えば第１面１２ａにおける大きさ）の１．５倍以上であると好ましい。バイアホール１６の第２領域１６ｂの深さは、バイアホール１６の全体の深さの３分の１以上であると好ましい。これにより、ＰＨＳ１５をメッキにより形成する場合に、第２面１２ｂ側からバイアホール１６の第１領域１６ａへメッキ液を行き渡らせやすくなると共に、メッキ液を循環させやすくなる。したがって、より均一なＰＨＳを形成できるようになる。
【００４３】
応力緩衝層１３は、バイアホール１６の開口と少なくとも部分的に重複する貫通孔１３ａを有する。貫通孔１３ａの開口の大きさは、バイアホール１６の第２面１２ｂ側の開口よりも大きいと好ましい。貫通孔１３ａの大きさがバイアホール１６の第２面１２ｂにおける開口よりも狭いと、応力緩衝層１３が第１領域１６ａのメッキを妨げることになるからである。
【００４４】
応力緩衝層１３は、バイアホール１６を形成する際にマスクとして機能すると共に、熱負荷が掛かったときに、ＰＨＳ１５に生じる応力を緩和する。応力緩衝層１３の熱膨張係数は、０℃〜３００℃の温度範囲において、半導体基板１２の熱膨張係数とＰＨＳ１５の熱膨張係数の間に設定すると好ましい。例えば、半導体基板１２としてガリウムヒ素（ＧａＡｓ）（熱膨張係数（室温）６．９ｐｐｍ／Ｋ）を用い、ＰＨＳとして金（Ａｕ）（熱膨張係数（室温）１４．２ｐｐｍ／Ｋ）を用いた場合、応力緩衝層１３としては、チタン（Ｔｉ）（熱膨張係数（室温）８．６ｐｐｍ／Ｋ）やチタンとタングステンの合金（ＴｉＷ）などを用いることができる。ＰＨＳ１５、応力緩衝層１３及び半導体基板１２の熱膨張係数（線膨張係数）は、０℃〜３００℃の範囲において、ＪＩＳＺ２２８５に準拠して測定する。
【００４５】
応力緩衝層１３は、白金（Ｐｔ）を含有しないと好ましい。これにより、応力緩衝層１３をマスクとして利用する際に容易に加工することができるようになる。
【００４６】
応力緩衝層１３の厚さは、応力緩衝層１３の材料に応じて、ＰＨＳ１５に発生する応力を緩和できるような厚さにすると好ましい。例えば、半導体基板１２がＧａＡｓであり、ＰＨＳ１５の主たる層がＡｕであり、応力緩衝層１３がＴｉである場合、応力緩衝層１３の厚さはＰＨＳ１５のＡｕの厚さ（例えば５μｍ）の１０％（例えば０．５μｍ）以上であると好ましい。
【００４７】
また、応力緩衝層１３の厚さは、応力緩衝層１３の材料に応じて、後述する半導体装置の製造方法において、バイアホール１６の開口を覆うマスクが熱ダレしないような厚さにすると好ましい。例えば、熱負荷をかけた状態のマスクの開口の大きさ（長さ）が、熱負荷をかけていない状態のマスクの開口の大きさ（長さ）よりも５％以上変化しないような厚さであると好ましい。
【００４８】
半導体基板１２としては、活性層又は拡散領域（不図示）を含むＧａＡｓ等の化合物半導体を用いることができる。半導体基板１２の厚さは、バイアホール１６形成のため、５０μｍ〜１００μｍに薄化することができる。
【００４９】
次に、本発明の第１実施形態に係る半導体装置の製造方法について説明する。図２及び図３に、本発明の第１実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。
【００５０】
まず、半導体基板１２の第１面１２ａ上に配線１１を形成する。次に、半導体基板１２を所望の厚さまで薄化する。次に、半導体基板１２の第２面１２ｂ上に、例えばスパッタ法等により、応力緩衝層１３を形成する（図２（ａ））。
【００５１】
次に、応力緩衝層１３上に、バイアホールを形成する位置に、貫通孔１８ａを有するフォトレジスト等のマスク１８を形成する（図２（ｂ））。
【００５２】
次に、例えばドライエッチングにより、マスク１８をマスクとして用いて、応力緩衝層１３に貫通孔１３ｂを形成する（図２（ｃ））。
【００５３】
次に、マスク１８及び応力緩衝層１３をマスクとして用いて、半導体基板１２を部分的かつ等方的にエッチングする（図２（ｄ））。例えば、半導体基板１２にＧａＡｓ基板を用いた場合、硫酸と過酸化水素水の水溶液によるウェットエッチングにより、ＧａＡＳ基板１２に、第２領域１６ｂとなる凹部を形成する。
【００５４】
次に、マスク１８及び応力緩衝層１３をマスクとして用いて、例えば１００℃以上に加熱して、半導体基板１２の凹部１６ｂを異方的にエッチングして、第１領域１６ａを形成し、半導体基板１２を貫通するバイアホール１６を形成する（図３（ｅ））。例えば、半導体基板１２にＧａＡｓ基板を用いた場合、塩素ガス(Ｃｌ２)と四塩化シリコン(ＳｉＣｌ４)の混合ガスを用いたドライエッチングにより、凹部（第２領域）１６ｂの底部から配線１１が露出するまで異方的にエッチングして第１領域１６ａを形成する。これにより、半導体基板１２の第２面１２ｂ方向に開口が部分的に拡張したバイアホール１６が形成される。
【００５５】
このとき、マスク１８及び応力緩衝層１３は、庇のように凹部の開口を部分的に覆うことになる。マスク１８は、応力緩衝層１３によって支持されているので、エッチング工程において、例えば１００℃〜３００℃に加熱されても開口部分のマスク１８が垂れてしまうことが抑制されている。これにより、バイアホール１６（特に第１領域１６ａ）の開口の大きさの制御性を高めることができる。
【００５６】
次に、応力緩衝層１３の貫通孔１３ｂを少なくともバイアホール１６の開口まで拡張する。例えば、応力緩衝層１３にＴｉを用いた場合、ＳＦ６ガスを用いたドライエッチングにより、応力緩衝層１３を等方的にエッチングする。このとき、イオンエネルギーを低く抑えることにより、バイアホール１６のエッチングを抑制することができる。これにより、バイアホール１６の開口の大きさを確保することができる。次に、マスク１８を除去する（図３（ｆ））。
【００５７】
次に、応力緩衝層１３の露出面、バイアホール１６の内壁面、及びバイアホール１６からの配線１１の露出面上に、ＰＨＳを電解めっきにより形成するための給電層１４を形成する。給電層１４は、例えばスパッタ法によりＡｕで形成することができる。次に、フォトレジスト等のマスク（不図示）を用いて、給電層１４上の所定の領域にＰＨＳ１５を形成する（図３（ｇ））。ＰＨＳ１５は、例えば、Ａｕめっきとして形成することができる。このとき、ＰＨＳ１５は、半導体基板１２の第２面１２ｂ上方から配線１１上まで連続的に延在している。ＰＨＳ１５は、配線１１と電気的に接続される。第２領域１６ｂによってバイアホール１６の入り口が拡張されているので、配線１１まで十分な厚さのＰＨＳ１５を形成することができる。以上より、半導体装置１０が製造される。
【００５８】
本発明によれば、バイアホール１６を形成する際に、応力緩衝層１３をハードマスクとして用いている。これにより、製造工程中におけるマスクの変形を防止することができ、バイアホール１６の寸法精度を向上させることができる。また、応力緩衝層１３の熱膨張率を半導体基板１２とＰＨＳ１５との中間に設定することにより、組立時や温度サイクル、高温通電の信頼性評価等における熱ストレスを緩和することができる。さらに、バイアホール１６の開口が拡大されているので、バイアホール１６の底面（配線１１）上及びバイアホール１６の内壁面上にも十分な厚さのＰＨＳ１５を形成することができる。これにより、ＰＨＳ１５の被覆に欠損が生じたり、組み立て時にマウント剤が漏出したりすることを抑制することができる。さらに、上記のようなＰＨＳを工程数を特に増大させることなく形成することができる。
【００５９】
次に、本発明の第２実施形態に係る半導体装置について説明する。図４に、本発明の第２実施形態に係る半導体装置の概略断面図を示す。図４において、第１実施形態と同じ要素には同じ符号を付してある。第１実施形態においては、応力緩衝層は、１つの材料で形成されていたが、第２実施形態においては、複数の材料で複数の層に形成されている。
【００６０】
半導体装置２０は、応力緩衝層２１を備える。応力緩衝層２１は、例えば、第１層２２と、第２層２３とを有する。第１層２２及び第２層２３の熱膨張係数は、熱負荷が掛かったときにＰＨＳ１５に生じる応力を緩和するために、０℃〜３００℃の温度範囲において、半導体基板１２の熱膨張係数とＰＨＳ１５の熱膨張係数の間に設定すると好ましい。第１層２２及び第２層２３は、ＰＨＳ１５が有する層の材料と異なる材料で形成すると好ましい。
【００６１】
第１層２２及び第２層２３の合計の厚さは、ＰＨＳ１５に発生する応力を緩和できるように、またハードマスクとして機能するように、ＰＨＳ１５の厚さの１０％以上であると好ましい。例えば、第１層２２の厚さを５００ｎｍとし、第２層２３の厚さを３０ｎｍとすることができる。
【００６２】
第１層２２として例えばＴｉ又はＴｉＷを用いた場合、第２層２３としては、例えばＡｕを用いることができる。このとき、給電層１４としては、例えばＡｕ、Ｎｉ／Ａｕ、Ｔｉ／Ａｕを用いることができる。例えば、ＰＨＳ１５の主たる層を厚さ５μｍのＡｕメッキとする場合、給電層１４は、Ｔｉ層厚さ２５ｎｍ、Ａｕ層厚さ２５ｎｍとすることができる。ＴｉやＮｉは、密着性を高めるために用いられる。
【００６３】
次に、本発明の第２実施形態に係る半導体装置の製造方法について説明する。図５及び図６に、本発明の第２実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。主として第１実施形態と異なる点について説明する。
【００６４】
半導体基板１２の第２面１２ｂ上に、例えばスパッタ法等により、ＴｉＷ、Ｔｉ等の第１層２２及びＡｕなどの第２層２３を積層し、応力緩衝層２１を形成する（図５（ａ））。
【００６５】
次に、応力緩衝層２１上にマスク１８を形成した（図５（ｂ））後、第１層２２及び第２層２３に貫通孔２２ｂ，２３ｂを形成する（図５（ｃ））。
【００６６】
次に、第１実施形態と同様にして、マスク１８及び応力緩衝層２１（第１層２２及び第２層２３）をマスクとして用いて、半導体基板１２を部分的かつ等方的にエッチングして、第２領域１６ｂを形成する（図５（ｄ））。次に、半導体基板１２の第２領域１６ｂを異方的にエッチングして、第１領域１６ａを形成し、半導体基板１２を貫通するバイアホール１６を形成する（図６（ｅ））。
【００６７】
次に、応力緩衝層２１の貫通孔２２ｂ，２３ｂを少なくともバイアホール１６の開口まで拡張する。例えば、第１層２２にＴｉを用い、第２層２３にＡｕを用いた場合、ＳＦ６ガスを用いたドライエッチングにより第１層２２を等方的にエッチングし、ヨウ素（Ｉ）とヨウ化カリウム（ＫＩ）の混合液を用いたウェットエッチングにより第２層２３を等方的にエッチングする（図６（ｆ））。
【００６８】
次に、ＰＨＳを電解めっきにより形成するための給電層１４を形成する。給電層１４は、例えば無電解メッキ又はスパッタ法によりＡｕ又はＮｉ／Ａｕで形成することができる。次に、フォトレジスト等のマスク（不図示）を用いて、給電層１４上の所定の領域にＰＨＳ１５を形成する（図６（ｇ））。ＰＨＳ１５は、例えば、Ａｕめっきとして形成することができる。以上より、半導体装置２０が製造される。
【００６９】
第２実施形態によれば、給電層１４をスパッタ法のみならず無電解メッキでも形成することができる。すなわち、第１層２２にＴｉやＴｉＷを用いた場合、ＴｉやＴｉＷは表面が酸化されやすいので、ＴｉやＴｉＷ上に無電解メッキで給電層を形成することはできない。しかし、第１層２２上に、例えばＡｕの第２層２３を形成すれば、無電解メッキでも給電層１４を形成することができるようになる。無電解メッキを用いると、バイアホールの内壁が荒れている場合にも給電層１４及びＰＨＳ１５をバイアホール１６の開口を狭めることなく形成することができる。
【００７０】
第２実施形態における上記以外の形態は、第１実施形態と同様である。
【００７１】
上記第１実施形態及び第２実施形態における各要素の熱膨張係数は、その材料に応じたＪＩＳ規格によって測定すると好ましい。
【００７２】
本発明の半導体装置及びその製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ・置換ないし選択が可能である。
【００７３】
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。
【符号の説明】
【００７４】
１０，２０          半導体装置
１１          配線
１２          半導体基板
１２ａ        第１面
１２ｂ        第２面
１３，２１          応力緩衝層
１３ａ，１３ｂ        貫通孔
１４          給電層
１５          ＰＨＳ
１６          バイアホール
１６ａ        第１領域
１６ｂ        第２領域
１８          マスク
１８ａ        貫通孔
２２          第１層
２２ａ，２２ｂ        貫通孔
２３          第２層
２３ａ，２３ｂ        貫通孔
９１          配線
９２          半導体基板
９５          ＰＨＳ
９５ａ        バイアホール底部のＰＨＳ
９５ｂ        バイアホール上部のＰＨＳ
９６          バイアホール
９６ａ        開口上部
９８          フォトレジスト
【図１】
2012164711.tif 000003
【図２】
2012164711.tif 000004
【図３】
2012164711.tif 000005
【図４】
2012164711.tif 000006
【図５】
2012164711.tif 000007
【図６】
2012164711.tif 000008
【図７】
2012164711.tif 000009
【図８】
2012164711.tif 000010