(57)【要約】【課題】一端がビット線に接続された磁気抵抗素子１と、一端が磁気抵抗素子１の他端に接続され、ゲートがワード線に接続され、他端がソース線に接続された選択トランジスタ２、３とで構成されたメモリセル５よりなるスピン注入方式の磁気ランダムアクセスメモリにおいて、設計工数や製造コストが増大せず、特に小容量サイズのメモリではチップ面積の増加を最小限に抑え、ＭＴＪ素子に抵抗状態を変化させるのに充分な電流をながせる磁気ランダムアクセスメモリを提供する。【解決手段】選択トランジスタがＮチャンネルＭＯＳトランジスタ２とＰチャンネルＭＯＳトランジスタ３とを並列接続され、ゲートにそれぞれワード線と反転ワード線とが接続された構成であることを特徴とする。【選択図】図１
2012089203.tif 000002
【特許請求の範囲】
【請求項１】
一端がビット線に接続された磁気抵抗素子と、一端が磁気抵抗素子の他端に接続され、ゲートがワード線に接続され、他端がソース線に接続された選択トランジスタとで構成されたメモリセルよりなるスピン注入方式の磁気ランダムアクセスメモリにおいて、選択トランジスタがＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタとを並列接続され、ゲートにそれぞれワード線と反転ワード線とが接続された構成であることを特徴とする磁気ランダムアクセスメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピン注入方式の磁気ランダムアクセスメモリに関する。
【背景技術】
【０００２】
スピン注入方式の磁気ランダムアクセスメモリ（以下ＭＲＡＭ）は、ＴＭＲ（Tunnel  MagnetoResistance）効果などの磁気抵抗効果を示す磁気抵抗素子を利用したメモリ素子である。この素子のデータの書き込み、消去を、電子スピンを注入して行う。
具体的には、磁気抵抗素子は、トンネルバリヤ層が２層の強磁性体層で挟まれた磁気トンネル接合（ＭＴＪ;Magnetic  Tunnel  Junction）を有し、ＭＴＪ素子とも呼ばれる。その２層の強磁性体層は、磁化の向きが固定されたピン層と、磁化の向きが反転可能なフリー層から構成される（特許文献１）。
【０００３】
ピン層とフリー層の磁化の向きが“反平行”である場合のＭＴＪの抵抗値は、磁気抵抗効果により、それらが“平行”である場合の抵抗値よりも大きくなることが知られている。ＭＲＡＭは、このようなＭＴＪ素子をメモリセルとして用い、その抵抗値の変化を利用することによってデータを不揮発的に記憶する。データの読み出しは、ＭＴＪに電流を流し、抵抗値の大小を検出することによって行われる。メモリセルに対するデータの書き込みは、フリー層の磁化の向きを反転することによって行われる。
【０００４】
ＭＲＡＭに対するデータの書き込み方法として、微細化に伴う書き込み電流の増加を抑制することが出来る、「スピン注入方式」が実施されている。スピン注入方式によれば、強磁性導体にスピン偏極電流が注入され、その電流を担う伝導電子のスピンと胴体の磁気モーメントとの間の直接相互作用によって磁化が反転する（以下、スピン注入磁化反転）。
【０００５】
図６にスピン注入磁化反転のサイクルを示した。図６において、ＭＴＪ素子６０は、磁性体層であるフリー層６１とピン層６３、及びフリー層６１とピン層６３に挟まれた非磁性体層であるトンネルバリヤ層６２を備えている。ここで、磁気の向きが固定されたピン層６３は、フリー層６１よりも厚くなるように形成されており、スピン偏極電流を作る機構（スピンフィルター）としての役割を果たす。フリー層６１とピン層６３の磁化の向きが平行である状態は、データ“０”に対応付けられ、それらが反平行である状態は、データ“１”に対応付けられている。
【０００６】
図６で、書き込み電流ＩＷは膜面に垂直に注入される。スピンを有する電子は、電流ＩＷとは逆の方向に流れる。具体的には、データ“０”からデータ“１”への遷移時、書き込み電流ＩＷはピン層６３からフリー層６１へ流れる。この場合、スピンフィルターとしてのピン層６３と同じスピン状態を有する電子が、フリー層６１からピン層６３に移動する。そして、スピントランスファー効果（スピン角運動量の授受）により、フリー層６１の磁化（矢印で示す）が反転する。一方、データ“１”からデータ“０”への遷移時、書き込み電流ＩＷはフリー層６１からピン層６３へ流れる。この場合、スピンフィルターとしてのピン層６３と同じスピン状態を有する電子が、ピン層６３からフリー層６１に移動する。その結果、スピントランスファー効果により、フリー層６１の磁化が反転する。
【０００７】
このように、スピン注入磁化反転では、スピン電子の移動により、データの書き込みが行われる。膜面に垂直に注入されるスピン偏極電流の方向により、フリー層６１の磁化の向きを規定することが可能である。ここで、書き込み（磁化反転）の閾値は電流密度に依存することが知られている。従って、メモリセルサイズが縮小されるにつれ、磁化反転に必要な書き込み電流が減少する。メモリセルの微細化に伴って書き込み電流が減少するた
め、スピン注入磁化反転は、ＭＲＡＭの大容量化の実現にとって重要である。
【０００８】
このようなスピン注入方式のＭＲＡＭのメモリセルの一例を図２に示した。図で、セルはＭＴＪ素子１１と選択トランジスタ１２とで構成されている。ＭＴＪ素子１１のフリー層はビット線（ＢＬ）に接続され、ピン層は選択トランジスタ１２の一端に接続されている。選択トランジスタ１２のゲートはワード線（ＷＬ）に、他端（ソース）はソース線（ＳＬ）に接続されている。図２（ａ）、（ｂ）は、それぞれ選択トランジスタとしてＮチャンネルトランジスタ、Ｐチャンネルトランジスタを使用した場合の回路を示している。図２（ｃ）、（ｄ）は図（ａ）の回路に“０”、“１”を書き込む状態を、各端子の入力、および電流の流れる向き（図中の矢印）で示している。
【０００９】
図２（ｃ）で示すように、“０”を書き込む場合、選択トランジスタのソース線、ワード線、ビット線はそれぞれ接地ＶＳＳ、電源電圧ＶＤＤ、電源電圧ＶＤＤに接続されている。このときＭＴＪ素子１１と選択トランジスタ１２との間は、接地となり、高抵抗状態のＭＴＪ素子に電源電圧を印加でき、充分な電流を流せる。図２（ｄ）で示すように、“１”を書き込む場合は、選択トランジスタのソース線、ワード線、ビット線はそれぞれ電源電圧ＶＤＤ、電源電圧ＶＤＤ、接地ＶＳＳに接続されている。このときＭＴＪ素子１１と選択トランジスタ１２との間には、電源電圧に対し選択トランジスタ１２の閾値電圧Ｖｔｈだけ降下した電圧となる。したがって、ＭＴＪ素子の端子間電圧はＶＤＤ−Ｖｔｈとなり電源電圧ＶＤＤに届かず、“１”を書き込みが達成できないことがあり、不安定になる。
【００１０】
図３は、この問題に対する対策で、選択トランジスタ２２のゲート電圧に昇圧電源回路から電源電圧以上の電圧を印加する（特許文献１）。このことにより、ＭＴＪ素子２１と選択トランジスタ２２との間をソース電圧ＶＳＳとして、ＭＴＪ素子２１の端子間に電源電圧ＶＤＤを印加し、“０”を書き込む。また“１”を書き込む場合は、ＭＴＪ素子２１と選択トランジスタ２２との間の電圧は、電源電圧ＶＤＤとすることができる。しかしこの場合、昇圧電源回路が必要となる分、設計工数が増大すると言った問題や、チップ面積が大きくなってしまうと言う問題がある。特に小容量サイズのメモリではチップ面積増加の影響が大きい。 
【００１１】
図４は、この問題に対する他の対策で、選択トランジスタ３２の閾値電圧Ｖｔｈを小さくする手法である（特許文献２）。“１”を書き込む場合、ＭＴＪ素子３１と選択トランジスタ３２との間の電圧はＶＤＤ−Ｖｔｈとなるが、このＶｔｈは小さいため、ほぼ電源電圧ＶＤＤとすることができる。しかしこの場合は、ウェハプロセスで、他のトランジスタに対し、特に選択トランジスタの閾値電圧Ｖｔｈを下げる工程が増える為、製造コストが高くなると言う問題がある。 
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】ＷＯ２００８／０１８２６６号公報
【特許文献２】特開２００８−１９８３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、設計工数や製造コストが増大せず、特に小容量サイズのメモリではチップ面積の増加を最小限に抑え、ＭＴＪ素子に抵抗状態を変化させるのに充分な電流を流せる磁気ランダムアクセスメモリを提供することを課題とする。
【課題を解決するための手段】
【００１４】
本発明は係る課題に鑑みなされたものであり、請求項１の発明は、一端がビット線に接続された磁気抵抗素子と、一端が磁気抵抗素子の他端に接続され、ゲートがワード線に接続され、他端がソース線に接続された選択トランジスタとで構成されたメモリセルよりなるスピン注入方式の磁気ランダムアクセスメモリにおいて、選択トランジスタがＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタとを並列接続され、ゲートにそれぞれワード線と反転ワード線とが接続された構成であることを特徴とする磁気ランダムアクセスメモリとしたものである。
【発明の効果】
【００１５】
本発明は、以上のような構成であるので、設計工数や製造コストが増大せず、特に小容量サイズのメモリではチップ面積の増加を最小限に抑え、ＭＴＪ素子に抵抗状態を変化させるのに充分な電流を流せる磁気ランダムアクセスメモリとすることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明のＭＲＡＭの実施の形態例を示した説明図である。
【図２】従来のスピン注入方式のＭＲＡＭのメモリセルの一例を示した説明図である。
【図３】従来の昇圧電源回路を用いたスピン注入方式のＭＲＡＭのメモリセルの例を示した説明図である。
【図４】従来の閾値電圧を小さくしたスピン注入方式のＭＲＡＭのメモリセルの例を示した説明図である。
【図５】本願発明の磁気ランダムアクセスメモリ（ａ）と、昇圧回路を利用した従来の磁気ランダムアクセスメモリ（ｂ）とを比較した説明図である。
【図６】スピン注入磁化反転のサイクルを示す説明図である。
【発明を実施するための形態】
【００１７】
以下本発明を実施するための形態につき説明する。
【００１８】
本発明の磁気ランダムアクセスメモリは、一端がビット線に接続された磁気抵抗素子と、一端が磁気抵抗素子の他端に接続され、ゲートがワード線に接続され、他端がソース線に接続された選択トランジスタとで構成されたメモリセルよりなるスピン注入方式の磁気ランダムアクセスメモリを前提とする。そして、選択トランジスタがＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタとを並列接続され、ゲートにそれぞれワード線と反転ワード線とが接続された構成であることを特徴とする。
【００１９】
図１は、本発明の磁気ランダムアクセスメモリの実施の形態例を示した説明図である。図１（ａ）で、本例のスピン注入方式の磁気ランダムアクセスメモリは、一端がビット線（ＢＬ）に接続された磁気抵抗素子１と、一端が磁気抵抗素子１の他端に接続され、ゲートがワード線（ＷＬ）に接続され、他端がソース線（ＳＬ）に接続された選択トランジスタとで構成されたメモリセル５よりなる。そしてメモリセル５の選択トランジスタが、ＮチャンネルＭＯＳトランジスタ２とＰチャンネルＭＯＳトランジスタ３とを並列接続され、ゲートにそれぞれワード線とインバータ４により反転された反転ワード線とが接続された構成となっている。
【００２０】
このような構成から、図１（ｂ）示したように、“０”を書き込む場合、選択トランジスタのソース線、ワード線、反転ワード線、ビット線はそれぞれ接地ＶＳＳ、電源電圧ＶＤＤ、接地ＶＳＳ、電源電圧ＶＤＤに接続されている。このときＭＴＪ素子１と選択トランジスタ２、３との間は、ワード線の接続されたＮチャンネルＭＯＳトランジスタ２が３極管特性の状態にあるから、接地ＶＳＳとなり、高抵抗状態のＭＴＪ素子に電源電圧を印加でき、充分な電流を流せる。図１（ｃ）で示すように、“１”を書き込む場合は、選択トランジスタ２、３のソース線、ワード線、反転ワード線、ビット線はそれぞれ電源電圧ＶＤＤ、電源電圧ＶＤＤ、接地ＶＳＳ、接地ＶＳＳに接続されている。このときＭＴＪ素子１と選択トランジスタ２、３との間は、反転ワード線の接続されたＰチャンネルＭＯＳトランジスタ３が３極管特性の状態にあるから、電源電圧ＶＤＤとなる。したがって、ＭＴＪ素子の端子間電圧はＶＤＤとなり、充分な電流を流せ、“１”を書き込むことができる。
【００２１】
図５は、本願発明の磁気ランダムアクセスメモリ（ａ）と、昇圧回路を利用した従来の磁気ランダムアクセスメモリ（ｂ）とを比較した説明図である。
本願発明の磁気ランダムアクセスメモリは、メモリセルを配置したブロックと、制御回路とで構成できる。これに対し従来の磁気ランダムアクセスメモリは、メモリセルを配置したブロックと、制御回路と、さらに昇圧電源回路のブロックで構成される。本願のメモリセルは、選択トランジスタを２個使用するため、従来のメモリセルに比べ、多少大きくなるが、昇圧回路が不要であるので、磁気ランダムアクセスメモリとしては、図５に示すように小さなチップサイズとすることが出来る。ただ、大容量のメモリになれば、サイズの優位性は減少してくる。
【００２２】
本願発明の磁気ランダムアクセスメモリは以上のような作用を有するから、昇圧電源回路を使用することなく、またプロセス工程を増やすことなく、書き込み電流を増加させることができる。また、特に小容量サイズのメモリではチップ面積が増加せず、さらに、従来構成に比べ、VDDを下げても同程度の書き込み電流を確保することができるため、低電圧化することができる。
【符号の説明】
【００２３】
１、１１、２１、３１・・・ＭＴＪ素子
２・・・ＮチャンネルＭＯＳトランジスタ
３・・・ＰチャンネルＭＯＳトランジスタ
４・・・インバータ
５・・・メモリセル
１２、２２、３２・・・選択トランジスタ
６０・・・ＭＴＪ素子
６１・・・フリー層
６２・・・トンネルバリア層
６３・・・ピン層
【図１】
2012089203.tif 000003
【図２】
2012089203.tif 000004
【図３】
2012089203.tif 000005
【図４】
2012089203.tif 000006
【図６】
2012089203.tif 000007
【図５】
2012089203.tif 000008