(57)【要約】【課題】複雑な制御を必要とすることなく、小規模回路モジュール単位での電源制御を実現する画像処理装置、及びその制御方法を提供する。【解決手段】画像処理装置は、それぞれが電源分離され、かつ、バスによって直列に接続された複数の処理回路と、複数の処理回路ごとに電力の供給を制御する電源制御回路とを備え、電源制御回路は、複数の処理回路のうち、制御対象となる第１処理回路に電力が供給されているか否かを判定し、第１処理回路に電力が供給されていないと判定すると、第１処理回路の前段に接続された第２処理回路から出力される信号に従って第１処理回路に電力を供給する必要があるか否かを判定し、第１処理回路に電力を供給する必要があると判定すると、第１処理回路に電力を供給する。【選択図】図５
2012182750.tif 000002
【特許請求の範囲】
【請求項１】
画像処理装置であって、
それぞれが電源分離され、かつ、バスによって直列に接続された複数の処理回路と、
前記複数の処理回路ごとに電力の供給を制御する電源制御回路と
を備え、
前記電源制御回路は、
前記複数の処理回路のうち、制御対象となる第１処理回路に電力が供給されているか否かを判定する第１判定手段と、
前記第１判定手段によって前記第１処理回路に電力が供給されていないと判定されると、前記第１処理回路の前段に接続された第２処理回路から出力される信号に従って前記第１処理回路に電力を供給する必要があるか否かを判定する第２判定手段と、
前記第２判定手段によって前記第１処理回路に電力を供給する必要があると判定されると、前記第１処理回路に電力を供給する電源制御手段と
を備えることを特徴とする画像処理装置。
【請求項２】
前記第２判定手段は、
前記第２処理回路から出力される信号が有効であることを示す場合に前記第１処理回路に電力を供給する必要があると判定することを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記第２判定手段は、
前記第２処理回路に電力が供給されているか否かを示す電力供給状態を監視する手段と、
前記第２処理回路に電力が供給されていない状態から電力が供給される状態に変化すると、当該変化したタイミングからの経過時間を計時する手段と、を備え、
計時された前記経過時間が、所定時間を経過すると、前記第１処理回路に電力を供給する必要があると判定することを特徴とする請求項１に記載の画像処理装置。
【請求項４】
前記所定時間とは、
前記第２処理回路が電力を供給されてから定常状態に遷移するまでの電源安定期間と、前記第２処理回路においてデータ処理に要する期間とを加算した値から、前記第１処理回路が電力を供給されてから定常状態に遷移するまでの電源安定期間を減算した値であることを特徴とする請求項３に記載の画像処理装置。
【請求項５】
前記電源制御回路は、
動作を無効にするためのリセット信号を前記第１処理回路にアサートするアサート手段と、
前記電源制御手段によって前記第１処理回路への電力の供給が開始されてからの経過時間を計時する計時手段と、さらにを備え、
前記計時手段によって計時された経過時間が、前記第１処理回路が電力を供給されてから定常状態に遷移するまでの電源安定期間を超えると、前記アサート手段によってアサートされている前記リセット信号をデアサートさせることを特徴とする請求項１乃至４の何れか１項に記載の画像処理装置。
【請求項６】
前記電源制御回路は、
前記アサート手段による前記第１処理回路へのリセット信号がデアサートされてから、前記第１処理回路から出力される処理が完了したことを示す終了信号を監視する監視手段をさらに備え、
前記電源制御手段は、前記監視手段によって前記第１処理回路から前記終了信号が出力されたと判定されると、前記第１処理回路への電力の供給を停止することを特徴とする請求項５に記載の画像処理装置。
【請求項７】
前記電源制御回路は、各処理回路に対して１つずつ設けられることを特徴とする請求項１に記載の画像処理装置。
【請求項８】
それぞれが電源分離され、かつ、バスによって直列に接続された複数の処理回路と、前記複数の処理回路ごとに電力の供給を制御する電源制御回路とを備える画像処理装置の制御方法であって、
前記電源制御回路は、
第１判定手段が、前記複数の処理回路のうち、制御対象となる第１処理回路に電力が供給されているか否かを判定する第１判定ステップと、
第２判定手段が、前記第１判定ステップにおいて前記第１処理回路に電力が供給されていないと判定されると、前記第１処理回路の前段に接続された第２処理回路から出力される信号に従って前記第１処理回路に電力を供給する必要があるか否かを判定する第２判定ステップと、
電源制御手段が、前記第２判定ステップにおいて前記第１処理回路に電力を供給する必要があると判定されると、前記第１処理回路に電力を供給する電源制御ステップと
を実行することを特徴とする画像処理装置の制御方法。
【請求項９】
請求項８に記載の画像処理装置の制御方法における各ステップをコンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源分離されたブロックについて、動作時の電源制御を行う電力制御回路を有する画像処理装置、その制御方法、及びプログラムに関するものである。
【背景技術】
【０００２】
特許文献１には、ＣＰＵとバスに接続された周辺装置の消費電力制御について、ＣＰＵからのアクセス開始とアクセス終了を検出し、その検出結果から周辺装置のスリープモードを制御する技術が提案されている。特許文献１は製品システムとして電力制御による省電力を図るものであるが、近年では、ＬＳＩ内部での省電力技術が進歩している。例えば、クロックゲーティング技術によって、動作に不要なモジュールのクロックを停止する技術や、ＬＳＩ内部の電源を分離し動作に不要なモジュールの電源をＯＦＦする技術などがある。特に電源分離技術に関しては、ソフトウェアによる制御によって、スリープモード時に不要なモジュールの電源をＯＦＦすることにより省電力を図っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１８５７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術には以下に記載する問題がある。上記電源分離技術による省電力化方法では、特定のモード時にある程度大きな回路規模単位で電源ＯＮ／ＯＦＦを行い、ＣＰＵなどの制御を行う部分のみ通電して省電力を実現している。今後さらなる省電力を図るためには、動作中において小規模モジュール単位で電源制御を行う必要がある。また、小規模モジュール単位で電源制御を行う場合では、電源制御するモジュール数が多くなるため、ソフトウェアによる制御では処理が複雑で電源制御する時間が長くなり、動作パフォーマンスに影響するという問題がある。
【０００５】
本発明は、上述の問題に鑑みて成されたものであり、複雑な制御を必要とすることなく、小規模回路モジュール単位での電源制御を実現する画像処理装置、及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、画像処理装置として実現できる。画像処理装置は、それぞれが電源分離され、かつ、バスによって直列に接続された複数の処理回路と、前記複数の処理回路ごとに電力の供給を制御する電源制御回路とを備え、前記電源制御回路は、前記複数の処理回路のうち、制御対象となる第１処理回路に電力が供給されているか否かを判定する第１判定手段と、前記第１判定手段によって前記第１処理回路に電力が供給されていないと判定されると、前記第１処理回路の前段に接続された第２処理回路から出力される信号に従って前記第１処理回路に電力を供給する必要があるか否かを判定する第２判定手段と、前記第２判定手段によって前記第１処理回路に電力を供給する必要があると判定されると、前記第１処理回路に電力を供給する電源制御手段とを備えることを特徴とする。
【発明の効果】
【０００７】
本発明は、複雑な制御を必要とすることなく、小規模回路モジュール単位での電源制御を実現する画像処理装置、及びその制御方法を提供できる。
【図面の簡単な説明】
【０００８】
【図１】ＭＦＰシステムの概略構成例を示す図である。
【図２】コントローラの概略構成例を示す図である。
【図３】色処理部の詳細ブロックを示す図である。
【図４】第１の実施形態に係る色処理部の信号接続を示す図である。
【図５】第１の実施形態に係る電源制御の処理手順を示すフローチャートである。
【図６】第２の実施形態に係る色処理部の信号接続を示す図である。
【図７】第２の実施形態に係る電源制御の処理手順を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下、本発明を実施するための形態について図面を用いて説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものでなく、また実施形態で説明されている特徴の組み合わせの全てが発明の解決手段に必須のものとは限らない。
【００１０】
＜第１の実施形態＞
＜画像処理装置の構成＞
以下では、図１乃至図５を参照して、本発明の第１の実施形態について説明する。まず、図１を参照して、本発明の実施形態のスキャン、プリント、コピーを行うデジタル複合機（ＭＦＰ）システム（以降、画像処理装置と称する。）の全体構成例について説明する。図１に示すように、画像処理装置は、コントローラ１０１、スキャナ１０２、プリンタ１０３、ネットワーク１０４、メモリ１０５、ＨＤＤ記憶部１０６、及び外部入力装置１０７を備える。
【００１１】
コントローラ１０１は、画像入力デバイスであるスキャナ１０２や画像出力デバイスであるプリンタ１０３と接続され、接続された各コンポーネントを統括的に制御する。また、コントローラ１０１は、ＬＡＮや公衆回線（ＷＡＮ）等のネットワーク１０４と接続され、画像情報やデバイス情報の入出力、ＰＤＬデータのイメージ展開を行うことができる。
【００１２】
メモリ１０５は、コントローラ１０１が動作するためのシステムワークメモリであり、画像データを一時記憶するための画像メモリでもある。ＨＤＤ記憶部１０６は、ハードディスクドライブであり、システムソフトウェア、画像データ等を格納する。外部入力装置１０７は、タッチパネルやキーボードなどであり、ＭＦＰを使用するユーザが様々な印刷設定等を行うためのユーザインタフェース装置である。
【００１３】
＜コントローラの構成＞
次に、図２を参照して、コントローラ１０１の構成例について説明する。コントローラ１０１は、主な構成として、スキャナ用画像処理ブロック２００、色処理ブロック２１０、プリント用画像処理ブロック２２０、ネットワーク処理ブロック２３０、ＨＤＤ処理ブロック２４０、レンダリングブロック２５０、ＣＰＵ２６０、ＰＭＵ２７０、及びネットワーク受信ブロック２８０を備える。各コンポーネントは、画像メモリバス２９０を介して接続されている。スキャナ用画像処理ブロック２００は、スキャナ用画像処理部２０１、圧縮部２０２、及びＤＭＡＣ２０３を備える。色処理ブロック２１０は、ＤＭＡＣ２１１及び色処理部２１２を備える。プリント用画像処理ブロック２２０は、プリント用画像処理部２２３、展開部２２２、及びＤＭＡＣ２２１を備える。ネットワーク処理ブロック２３０は、ＤＭＡＣ２３１、展開部２３２、及び送信処理部２３３を備える。ＨＤＤ処理ブロック２４０は、ＤＭＡＣ２４１、ディスクスプール高圧縮／展開部２４２、及びディスクアクセスコントローラ２４３を備える。レンダリングブロック２５０は、レンダリング部２５１、圧縮部２５２、及びＤＭＡＣ２５３を備える。ネットワーク受信ブロック２８０は、ＤＭＡＣ２８１、及びＰＤＬデータ受信部２８２を備える。
【００１４】
以下では、コントローラ１０１がスキャナ１０２からスキャンデータを読み込む場合の動作を一例に説明する。スキャナ１０２からＲＧＢ（ＲＥＤ、ＧＲＥＥＮ、ＢＬＵＥ）３色の読取画像データを受け取ると、コントローラ１０１は、まず、スキャナ用画像処理部２０１によって、シェーディング処理やフィルタ処理等の画像処理を行う。続いて、コントローラ１０１は、圧縮部２０２によって画像圧縮処理を行う。その圧縮データをＤＭＡＣ（ＤＩＲＥＣＴ  ＭＥＭＯＲＹ  ＡＣＣＥＳＳ  ＣＯＮＴＲＯＬＬＥＲ）２０３を介してメモリ１０５へ格納する。
【００１５】
スキャンデータをプリントする場合、コントローラ１０１は、メモリ１０５に格納されている圧縮データをＤＭＡＣ２１１を介して色処理部２１２へ入力しＣＭＹＫ（ＣＹＡＮ、ＭＡＧＥＮＴＡ、ＹＥＬＬＯＷ、ＢＬＡＣＫ）色空間へ変換する。その後、コントローラ１０１は、それらＣＭＹＫの値に対して濃度調整、プリンタガンマ補正等の調整の色処理を行った後、ＤＭＡＣ２１１を介して再度メモリ１０５へ格納する。
【００１６】
その後プリント用の画像処理を行うために、コントローラ１０１は、ＤＭＡＣ２２１を介して、メモリ１０５に格納されている圧縮データを読み込み、展開部２２２にてラスタ画像データへ展開する。さらに、コントローラ１０１は、ラスタのＣＭＹＫ画像データをプリント用画像処理部２２３に入力し、そこでディザ法や誤差拡散法による面積階調処理を行い、プリンタ１０３へ出力する。
【００１７】
スキャンデータをネットワークへ送信する場合には、コントローラ１０１は、メモリ１０５に格納されている圧縮データをＤＭＡＣ２１１を介して色処理部２１２へ入力し色変換を行う。具体的には、コントローラ１０１は、色処理部２１２において、画像データに対してディスプレイガンマ調整や用紙地色調整等を行った後にＹＣｂＣｒ（輝度、ＢＬＵＥ色差、ＲＥＤ色差）色空間へ変換する。その後再度ＤＭＡＣ２１１を介してメモリ１０５へ格納する。その後、コントローラ１０１は、送信用の画像処理を行うために、ＤＭＡＣ２３１を介して、メモリ１０５に格納されている圧縮データを読み込み、展開部２３２にてラスタ画像データへ展開する。ラスタのＹＣｂＣｒ画像データに対して送信処理部２３３ではカラー画像送信であればＪＰＥＧ圧縮処理を行い、モノクロ２値画像送信であればＹデータに対して２値化を行いＪＢＩＧ圧縮等を行い、ネットワーク１０４へ出力する。本動作を行うブロックがネットワーク処理ブロック２３０である。
【００１８】
スキャンデータを保存する場合、コントローラ１０１は、メモリ１０５に格納されている圧縮データをＤＭＡＣ２４１を介してディスクスプール高圧縮／展開部２４２へ入力する。ディスクスプール高圧縮／展開部では、ＨＤＤの書き込みスピードがメモリに対して遅いため、さらに高圧縮のＪＰＥＧ圧縮を施す。その後、コントローラ１０１は、ディスクアクセスコントローラ２４３を介してＨＤＤ記憶部１０６へ圧縮データを保存する。本動作を行うブロックがＨＤＤ処理ブロック２４０である。保存されているデータを再度メモリへ展開する場合は上記処理の逆処理を実行する。
【００１９】
ＰＤＬのデータをメモリへ書き込む場合について説明する。ネットワーク１０４からＰＤＬデータをＰＤＬデータ受信部２８２によって受信すると、コントローラ１０１は、ＤＭＡＣ２８１を介してメモリ１０５に当該ＰＤＬデータを格納する。ＣＰＵ２６０は、メモリ１０５に格納されたＰＤＬデータを読み出し、インタープリットしメモリ１０５へディスプレイリストを出力する。その後、コントローラ１０１は、メモリ１０５に格納されているディスプレイリストをレンダリング部２５１でラスタのＲＧＢ画像データへレンダリングを行い、圧縮部２５２にて画像圧縮処理を行い、圧縮データをＤＭＡＣ２５３を介してメモリ１０５へ格納する。ＰＤＬ画像データをプリントしたり、ネットワークへ送信したり、保存したりする場合は、上述したスキャンデータに関する処理と同様の処理を行うことで実現することができる。
【００２０】
ＣＰＵ２６０からの命令によってＰＭＵ（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  Ｕｎｉｔ）２７０が、各機能ブロックの電源ＳＷ制御信号やリセット制御信号を出力する。電源ＳＷ制御信号は、機能ブロックごとに個別に出力される。また、リセット制御信号は、ＰＭＵから図２では図示していないリセット制御モジュールへ出力され、各機能ブロックのリセット解除タイミングを制御する。モード電源制御方法の例としては、スリープ時は全てのブロックの電源をＯＦＦし、ネットワーク１０４からＰＤＬデータを受信した際に、ＣＰＵ２６０がＰＭＵ２７０に信号を出力し電源をＯＮにする方法がある。
【００２１】
＜色処理ブロック＞
次に、図３を参照して、色処理ブロック２１０の詳細について説明する。色処理部２１２は、色空間圧縮部３０１、下地除去部３０２、色空間変換部３０３、色調整部３０４、及びトナー調整部３０５を備える。色処理ブロック２１０は、メモリ１０５に格納された画像データをＤＭＡＣ２１１を介して色空間圧縮部３０１へ入力し実色空間に圧縮する。次に、下地除去部３０２に入力し下地領域の着色を除去する処理を行う。続いて、色空間変換部３０３に入力し、ＣＭＹＫ（ＣＹＡＮ、ＭＡＧＥＮＴＡ、ＹＥＬＬＯＷ、ＢＬＡＣＫ）色空間へ変換する。そして、色調整部３０４に入力し、濃度調整、プリンタガンマ補正等の調整の色処理を行う。最後に、トナー調整部３０５に入力し、トナーの載り量を調整し、色処理ブロック２１０は、ＤＭＡＣ２１１を介して再度メモリ１０５へ格納する。これら一連の処理は、パイプライン処理である。
【００２２】
＜色処理ブロックにおける電源制御＞
次に、図４を参照して、色処理ブロック２１０の電源制御について説明する。図４は、図３で説明した色空間圧縮部（第２処理回路）３０１と下地除去部（第１処理回路）３０２と色空間変換部３０３とがバスによって直列に接続された様子を示している。なお、本実施形態によれば、各処理回路は電源分離され、それぞれ個別に電源制御を行うことができる。以下では、各処理回路が接続されているバスについて色空間圧縮部３０１と下地除去部３０２との間を例に説明する。
【００２３】
ｄａｔａ＿Ａ４０３は、色空間圧縮後の画像データである。ｅｎｄ＿Ａ４０４は、色空間圧縮部３０１から電源制御回路Ａ４０１に出力され、色空間圧縮部３０１からのデータ転送が終了したことを示す信号である。ｖａｌｉｄ＿Ａ４０５は、色空間圧縮部３０１から電源制御回路Ａ４０１に出力され、アクティブを示す期間において、ｄａｔａ＿Ａ４０３が有効なことを示す信号である。なお、本実施形態によれば、ｖａｌｉｄ＿Ａ４０５がアクティブを示す場合に、電源制御回路Ａ４０１は、電源制御対象である下地除去部３０２へ電力を供給する。つまり、本実施形態では、ｄａｔａ＿Ａ４０３が有効になると、当該データを処理する下地除去部３０２に電力を供給して処理を実行させる。ｂｕｓｙ＿ＰＢ４０６は、電源制御回路Ａ４０１から色空間圧縮部３０１に出力され、アクティブを示す期間において、色空間圧縮部３０１から有効なデータを転送しないこと示す信号である。
【００２４】
ｅｎｄ＿ＰＡ４０７とｖａｌｉｄ＿ＰＡ４０８は、電源制御回路Ａ４０１から下地除去部３０２へ出力され、電源制御回路Ａ４０１への入力信号であるｅｎｄ＿Ａ４０４とｖａｌｉｄ＿Ａ４０５との信号をそのまま出力した信号である。ｂｕｓｙ＿Ｂ４０９は、下地除去部３０２から電源制御回路Ａ４０１に出力される信号である。ｂｕｓｙ＿ＰＢ４０６は、下地除去部３０２が電源ＯＦＦ状態である場合に、ｂｕｓｙ＿Ｂ４０９の信号にかかわらずアクティブ状態にするための信号である。また、下地除去部３０２が電源ＯＮ状態の時は、ｂｕｓｙ＿ＰＢ４０６にｂｕｓｙ＿Ｂ４０９をそのまま出力する。
【００２５】
ｒｅｓｅｔ＿Ｌ＿Ｂ４１０は、電源制御回路Ａ４０１から下地除去部３０２へ出力され、下地除去部３０２の動作を無効にするリセット信号である。ｐｏｗｅｒ＿Ｂ４１１は、電源制御回路Ａ４０１から下地除去部３０２へ出力され、下地除去部３０２の電源を制御する信号である。ｅｎｄ＿Ｂ４１２は、下地除去部３０２から電源制御回路Ａ４０１及び後段のモジュールに出力される終了信号であり、下地除去部３０２から後段のモジュールである色空間変換部３０３へのデータ転送（データ処理）が完了したことを示す信号である。電源制御回路Ａ４０１は、上記終了信号を受信すると、下地除去部３０２への電力供給を停止する。
【００２６】
以上が、処理部間のバス信号の説明である。電源制御回路Ａ４０１は、下地除去部３０２の電源制御、バス信号制御を行うものである。電源制御回路Ａ４０２は、色空間変換部３０３の電源制御、バス信号制御を行うものである。図４では、電源制御回路Ａ４０１、４０２と、電源制御対象ごとに分割した複数の電源制御回路を設ける構成で説明したが、１つの電源制御回路で各処理ブロックの電源を制御してもよい。
【００２７】
＜電源制御の処理手順＞
次に、図５を参照して、図４で説明した電源制御回路Ａ４０１、４０２の電源制御の処理手順について説明する。以下では、電源制御回路Ａ４０１の動作を一例に説明する。なお、電源制御回路Ａ４０２の動作は、電源制御回路Ａ４０１の動作と同様であるため説明を省略する。
【００２８】
まずＳ５００において、電源制御回路Ａ４０１は、第１判定手段として機能し、電源制御対象モジュール（ここでは、下地除去部３０２となる。）の電源のＯＮ／ＯＦＦ状態を確認する。Ｓ５０１で、電源制御回路Ａ４０１は、Ｓ５００の確認結果に基づいて電源制御対象モジュールの電源がＯＮであるか否かを判定し、ＯＮである場合はＳ５０２に進み、ＯＦＦである場合はＳ５０３に進む。
【００２９】
Ｓ５０２において、電源制御回路Ａ４０１は、電源制御対象モジュールが出力するｂｕｓｙ信号（ｂｕｓｙ＿Ｂ４０９）をそのまま前段モジュールのｂｕｓｙ信号（ｂｕｓｙ＿ＰＢ４０６）として出力する。ここで、前段モジュールとは、電源制御対象モジュールに対してパイプラインで前段に接続されるモジュールのことである。ここでは、電源制御対象モジュールである下地除去部（第１処理回路）３０２に対して、前段モジュールは色空間圧縮部（第２処理回路）３０１となる。
【００３０】
Ｓ５０３において、電源制御回路Ａ４０１は、前段モジュールのｂｕｓｙ信号（ｂｕｓｙ＿ＰＢ４０６）において、アクティブ状態の信号レベルで出力し、Ｓ５０４に進む。つまり、前段モジュールには、ｂｕｓｙ状態であることを認識させる。続いて、Ｓ５０４において、電源制御回路Ａ４０１は、第２判定手段として機能し、前段モジュールから出力されるｖａｌｉｄ信号（ｖａｌｉｄ＿Ａ４０５）がアクティブであるか否かを判定する。アクティブである場合はＳ５０５へ進む。アクティブでない場合は定期的にＳ５０４の判定を繰り返し実行する。
【００３１】
Ｓ５０５において、電源制御回路Ａ４０１は、ｐｏｗｅｒ信号（ｐｏｗｅｒ＿Ｂ４１１）をアクティブ状態にし、電源をＯＮする（電力を供給する）。続いて、Ｓ５０６に進み、電源制御回路Ａ４０１は、電源制御対象モジュールの電源安定期間が経過したか否かを判定する。具体的には、電源制御回路Ａ４０１は、ｐｏｗｅｒ信号（ｐｏｗｅｒ＿Ｂ４１１）をアクティブ状態にしてから経過した経過時間（つまり、電力の供給が開始されてからの経過時間）が、上記電源安定期間を超えたか否かを判定する。なお、当該経過時間は、例えば、ＣＰＵ２６０等のタイマを用いて計時されてもよい。電源安定期間とは、電源ＯＮ後に定常状態に遷移するまでの時間を意味する。電源安定期間は、電源制御対象モジュールで消費する静的電流量（回路規模）で決定され、電源制御回路Ａ４０１、４０２に予め設定される。電源安定期間が経過した場合には、Ｓ５０７に進む。
【００３２】
Ｓ５０７において、電源制御回路Ａ４０１は、リセット信号（ｒｅｓｅｔ＿Ｌ＿Ｂ４１０）をデアサートし、リセットを解除する。続いて、Ｓ５０８において、電源制御回路Ａ４０１は、電源制御対象モジュールが出力するｂｕｓｙ信号（ｂｕｓｙ＿Ｂ４０９）をそのまま前段モジュールのｂｕｓｙ信号（ｂｕｓｙ＿ＰＢ４０６）に出力する。
【００３３】
Ｓ５０９において、電源制御回路Ａ４０１は、電源制御対象モジュールが出力するｅｎｄ信号（ｅｎｄ＿Ｂ４１２）がアクティブかどうかを判定する。アクティブである場合には、Ｓ５１０へ進む。アクティブでない場合は定期的にＳ５０９の判定を繰り返し実行する。Ｓ５１０において、電源制御回路Ａ４０１は、ｐｏｗｅｒ信号（ｐｏｗｅｒ＿Ｂ４１１）を非アクティブ状態にし（つまり、電力の供給を停止し）、電源をＯＦＦにする。そして、リセット信号（ｒｅｓｅｔ＿Ｌ＿Ｂ４１０）をアサートし、リセット状態にする。
【００３４】
＜第２の実施形態＞
以下では、図６及び図７を参照して、第２の実施形態について説明する。本実施形態では、前段モジュールの電力供給状態を監視し、電源対象モジュールの電源制御を行う構成を説明する。第１の実施形態では、前段モジュールの電源状態を把握していないので、前段モジュールからｖａｌｉｄ信号がアクティブとなった時に電源をＯＮにしていた。これでは、待ち状態が長くなり、処理パフォーマンスに影響する可能性が出てくる。この問題に対応するために、前段モジュールの電源状態を把握し、前段モジュールからデータが出力される時には、電源対象モジュールがデータ受け入れ準備ができている構成とする。
【００３５】
まず、図６を参照して、本実施形態における色処理ブロック２１０の電源制御について説明する。図４と図６の違いは、電源制御回路Ａ４０２に代えて電源制御回路Ｂ６００が設けられ、電源制御回路Ａ４０１から出力されるｐｏｗｅｒ＿Ｂ４１１が電源制御回路Ｂ６００に対しても接続されている点（ｐｏｗｅｒ＿Ｂ６０１）である。この構成により、前段モジュールの電力供給状態を後段に接続されるモジュールの電源制御回路が監視することが可能となる。
【００３６】
次に、図７を参照して、本実施形態における電源制御回路Ｂ６００における電源制御の処理手順について説明する。図５を用いて説明した第１の実施形態における電源制御との違いは、Ｓ５０４がＳ７０４とＳ７０５になっている点である。つまり、電源ＯＮのタイミングについて、第１の実施形態ではＶａｌｉｄ信号がアクティブになることがトリガとなっている。一方、本実施形態では、前段モジュールの電源がＯＦＦ状態からＯＮ状態へ変化したタイミングから、最小待機期間が経過しているかどうかが、電源ＯＮのトリガとなる。なお、その他の処理については、第１の実施形態と同様であるため説明を省略する。即ち、Ｓ７００〜Ｓ７０３、Ｓ７０６〜Ｓ７１１は、それぞれ図５のＳ５００〜Ｓ５０３、Ｓ５０５〜Ｓ５１０に相当する。
【００３７】
Ｓ７０４において、電源制御回路Ｂ６００は、第２判定手段として機能し、前段モジュールの電源制御信号であるｐｏｗｅｒ＿Ｂ６０１がアクティブに変化したかどうかを判定し、アクティブに変化した場合はＳ７０５へ進む。アクティブでない場合は定期的にＳ７０４の判定を繰り返す。Ｓ７０５において、電源制御回路Ｂ６００は、第２判定手段として機能し、最小待機期間（所定時間）が経過したかどうかを判定し、経過した場合はＳ７０６へ進む。具体的には、電源制御回路Ｂ６００は、ｐｏｗｅｒ＿Ｂ６０１がアクティブに変化したタイミングから経過した経過時間が、上記最小待機期間を超えたか否かを判定する。なお、当該経過時間は、例えば、ＣＰＵ２６０等のタイマを用いて計時されてもよい。
【００３８】
最小待機期間とは、前段モジュールの電源安定期間と前段モジュールのデータ処理に要する時間である処理待ち期間とを加算した値から電源制御対象モジュールの電源安定期間を減算した期間である。処理待ち期間とは、前段モジュールにデータが入力されてから後段モジュールにデータを出力するまでの時間のことである。電源制御回路Ｂ６００には、前段モジュールである下地除去部３０２の電源安定期間と処理待ち期間と色空間変換部３０３の電源安定期間が予め設定されており、それらの設定値を用いて当該期間が経過したかどうかを判定する。仮に、最小待機期間がマイナスになった場合は、待ち時間なしでＳ７０６へ進む。
【００３９】
以上説明したように、前段モジュールが電源ＯＮされて後段モジュールにデータが入力される前に、後段モジュールの電源を前もって立ち上げておき、データ受け入れ準備をすることが可能となる。これにより、後段モジュールの電源立ち上げ期間を待つ必要がなくなり、電源制御による処理時間のオーバーヘッドによって処理パフォーマンスが影響を受けることがなくなる。なお、電源制御回路に第１の実施形態の方法と第２の実施形態の方法を両方実装し、図示していないモード信号によって２つの方法を切り替えることも可能である。
【００４０】
＜その他の実施形態＞
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。
【図１】
2012182750.tif 000003
【図２】
2012182750.tif 000004
【図３】
2012182750.tif 000005
【図４】
2012182750.tif 000006
【図５】
2012182750.tif 000007
【図６】
2012182750.tif 000008
【図７】
2012182750.tif 000009