(57)【要約】【課題】光電変換膜に印加される電圧が高い場合でも増幅トランジスタのゲート破壊を抑えることが可能な固体撮像装置を提供する。【解決手段】複数の画素単位セル１１と垂直信号線１７とを備え、画素単位セル１１は、光電変換膜１３と、画素電極７と、正電圧が印加された透明電極９と、シリコン基板１内に形成されたトランジスタであって、画素電極７と結線されたゲート電極を有し、画素電極７の電位に応じた信号電圧を出力する増幅トランジスタ５と、シリコン基板１内に形成されたトランジスタであって、画素電極７と結線されたドレイン領域を有し、増幅トランジスタ５のゲート電極の電位をリセット電圧にリセットするリセットトランジスタ６とを有し、シリコン基板１内には、リセットトランジスタ６のドレイン領域により寄生ダイオードが形成され、寄生ダイオードのブレークダウン電圧は増幅トランジスタ５のゲート破壊電圧以下である。【選択図】図１
2012151369.tif 000002
【特許請求の範囲】
【請求項１】
２次元状に配列された複数の画素単位セルと、
前記画素単位セルの列に対応して設けられ、対応する列の前記画素単位セルの信号電圧を伝達する垂直信号線とを備え、
前記画素単位セルは、
半導体基板の上方に形成され、入射光を光電変換する光電変換膜と、
前記光電変換膜の前記半導体基板側の面に形成された画素電極と、
前記光電変換膜の前記画素電極と反対側の面に形成され、正電圧が印加された透明電極と、
前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、
前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたソース領域又はドレイン領域を有し、前記増幅トランジスタのゲート電極の電位をリセット電圧にリセットするリセットトランジスタとを有し、
前記半導体基板内には、前記リセットトランジスタの画素電極と結線されたソース領域又はドレイン領域により寄生ダイオードが形成され、
前記寄生ダイオードのブレークダウン電圧は、前記増幅トランジスタのゲート破壊電圧以下である
固体撮像装置。
【請求項２】
前記固体撮像装置は、さらに、前記リセットトランジスタのゲート電極に前記リセットトランジスタのオンオフを制御するリセット信号を印加する行走査回路を備え、
前記リセット信号のローレベル電圧は、前記寄生ダイオードのブレークダウン電圧を前記ゲート破壊電圧以下とする電圧である
請求項１に記載の固体撮像装置。
【請求項３】
前記リセットトランジスタの閾値電圧は、前記増幅トランジスタの閾値電圧より高い
請求項１又は２に記載の固体撮像装置。
【請求項４】
前記画素単位セルは、さらに、前記半導体基板内に形成されたトランジスタであって、前記画素単位セルから前記垂直信号線に信号電圧を出力させるアドレストランジスタを有し、
前記リセットトランジスタの閾値電圧は、前記アドレストランジスタの閾値電圧より高い
請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記半導体基板には、前記リセットトランジスタの画素電極と結線されたソース領域又はドレイン領域と反対の導電型を有し、前記寄生ダイオードを形成するブレークダウン拡散領域が形成され、
前記ブレークダウン拡散領域は、前記リセットトランジスタの画素電極と結線されたソース領域又はドレイン領域と接し、前記半導体基板よりも高い不純物濃度を有する
請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記ブレークダウン拡散領域は、前記リセットトランジスタのソース領域又はドレイン領域と重なって形成される
請求項５に記載の固体撮像装置。
【請求項７】
前記ブレークダウン拡散領域は、前記リセットトランジスタのゲート電極下方に位置する
請求項５又は６に記載の固体撮像装置。
【請求項８】
前記ブレークダウン拡散領域は、前記リセットトランジスタのソース領域及びドレイン領域をつなぐように連続して形成される
請求項７に記載の固体撮像装置。
【請求項９】
前記リセットトランジスタのリセット電圧は、前記ゲート破壊電圧以下である
請求項１〜８のいずれか１項に記載の固体撮像装置。
【請求項１０】
２次元状に配列された複数の画素単位セルと、
前記画素単位セルの列に対応して設けられ、対応する列の前記画素単位セルの信号電圧を伝達する垂直信号線とを備え、
前記画素単位セルは、
半導体基板の上方に形成され、入射光を光電変換する光電変換膜と、
前記光電変換膜の前記半導体基板側の面に形成された画素電極と、
前記光電変換膜の前記画素電極と反対側の面に形成され、正電圧が印加された透明電極と、
前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、
前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたソース領域又はドレイン領域を有し、前記増幅トランジスタのゲート電極の電位をリセットするリセットトランジスタと、
前記増幅トランジスタのゲートと結線され、ブレークダウン電圧が前記増幅トランジスタのゲート破壊電圧以下である保護ダイオードとを有する
固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に積層型の固体撮像装置に関する。
【背景技術】
【０００２】
近年、シリコン基板内部にフォトダイオードを設け、ＣＣＤ（Charge Coupled Device）やＭＯＳ（Metal Oxide Semiconductor）を走査回路とし、入射光を光電変換し電気信号を読み出すＣＣＤ型イメージセンサ（固体撮像装置）やＭＯＳ型イメージセンサの画素単位セルの微細化が急速に進んでいる。このような画素単位セルについて、２０００年ごろに３μｍ□のセルサイズを、２００７年には２μｍ□のセルサイズを突破した。２０１０年には１．４μｍ□のセルサイズのイメージセンサが製品化される予定で、このペースで画素単位セルの微細化が進むとここ数年で１μｍ□のセルサイズが要求される勢いである。
【０００３】
一方で、近年特許文献１および２に示されるような積層型のイメージセンサが注目されている。積層型のイメージセンサでは、シリコン基板に形成する画素回路の上に積層する光電変換膜の種類をシリコン以外の材料を選択することによりシリコンでは実現できなかった特性をもつイメージセンサを得ることができる。例えばシリコンより光の吸収係数の高い材料を選択することにより感度の高いセンサを実現できる等の応用が考えられる。またシリコンでは感度のない遠赤外線の感度を有する光電変換膜を積層すると、被写体の温度を検出できる遠赤外線センサが実現できる。
【０００４】
また積層型のセンサは感度が高く、上述した画素単位セルの微細化にも有効である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭５５−１２０１８２号公報
【特許文献２】特開２００８−２５２００４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、積層型のイメージセンサにおいて光電変換膜に印加される電圧は、光電変換膜の種類によるが、特許文献１に示されているカルコゲナイド膜、三硫化アンチモン膜およびアモルファスシリコン膜、ならびに近年注目されてきている特許文献２に示されている有機光導電膜では、１０Ｖから１００Ｖである。この電圧は、シリコン基板に形成された画素回路を構成するトランジスタのゲート絶縁膜の破壊電圧（ゲート破壊電圧）及び電源電圧より高いため、動作条件により増幅トランジスタのゲートが破壊してセンサが破壊し動作しなくなるという問題がある。例えば光電変換膜に印加される電圧がゲート破壊電圧（４．５〜５Ｖ）を超えて、増幅トランジスタのゲート破壊が起こる。
【０００７】
そこで、本発明は、かかる問題に鑑み、光電変換膜に印加される電圧が高い場合でも増幅トランジスタのゲート破壊を抑えることが可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の一態様に係る固体撮像装置は、２次元状に配列された複数の画素単位セルと、前記画素単位セルの列に対応して設けられ、対応する列の前記画素単位セルの信号電圧を伝達する垂直信号線とを備え、前記画素単位セルは、半導体基板の上方に形成され、入射光を光電変換する光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成され、正電圧が印加された透明電極と、前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたソース領域又はドレイン領域を有し、前記増幅トランジスタのゲート電極の電位をリセット電圧にリセットするリセットトランジスタとを有し、前記半導体基板内には、前記リセットトランジスタの画素電極と結線されたソース領域又はドレイン領域により寄生ダイオードが形成され、前記寄生ダイオードのブレークダウン電圧は、前記増幅トランジスタのゲート破壊電圧以下であることを特徴とする。
【０００９】
ここで、前記リセットトランジスタの閾値電圧は、前記増幅トランジスタの閾値電圧より高くてもよい。
【００１０】
また、前記画素単位セルは、さらに、前記半導体基板内に形成されたトランジスタであって、前記画素単位セルから前記垂直信号線に信号電圧を出力させるアドレストランジスタを有し、前記リセットトランジスタの閾値電圧は、前記アドレストランジスタの閾値電圧より高くてもよい。
【００１１】
本態様によれば、光電変換膜に印加される電圧が高く、リセットトランジスタのオフ時に透明電極に強い入射光が入ってきた場合でも、寄生ダイオードはブレークダウン状態となって増幅トランジスタのゲート破壊が抑えられる。
【００１２】
また、前記固体撮像装置は、さらに、前記リセットトランジスタのゲート電極に前記リセットトランジスタのオンオフを制御するリセット信号を印加する行走査回路を備え、前記リセット信号のローレベル電圧は、前記寄生ダイオードのブレークダウン電圧を前記ゲート破壊電圧以下とする電圧であってもよい。
【００１３】
本態様によれば、回路等の新たな構成を付加することなく、増幅トランジスタのゲート破壊が抑えることができ。
【００１４】
また、前記半導体基板には、前記リセットトランジスタの画素電極と結線されたソース領域又はドレイン領域と反対の導電型を有し、前記寄生ダイオードを形成するブレークダウン拡散領域が形成され、前記ブレークダウン拡散領域は、前記リセットトランジスタの画素電極と結線されたソース領域又はドレイン領域と接し、前記半導体基板よりも高い不純物濃度を有してもよい。
【００１５】
本態様によれば、寄生ダイオードのブレークダウン電圧を更に低くして増幅トランジスタのゲート破壊保護能力を向上させることができる。
【００１６】
また、前記ブレークダウン拡散領域は、前記リセットトランジスタのソース領域又はドレイン領域と重なって形成されてもよい。
【００１７】
本態様によれば、寄生ダイオードのブレークダウン電圧を更に低くすることができるため、ゲート破壊保護能力を向上させることができる。
【００１８】
また、前記ブレークダウン拡散領域は、前記リセットトランジスタのゲート電極下方に位置してもよい。
【００１９】
本態様によれば、寄生ダイオードがゲート電圧の影響を受け易くなるため、ブレークダウン拡散領域の不純物濃度を下げてノイズの増大を抑えつつ寄生ダイオードのブレークダウン電圧を低くすることができる。
【００２０】
また、前記ブレークダウン拡散領域は、前記リセットトランジスタのソース領域及びドレイン領域をつなぐように連続して形成されてもよい。
【００２１】
本態様によれば、リセットトランジスタの閾値電圧を高くしてダイナミックレンジの大きいセンサを実現できる。
【００２２】
また、前記リセットトランジスタのリセット電圧は、前記ゲート破壊電圧以下であってもよい。
【００２３】
本態様によれば、リセットトランジスタがオン時には増幅トランジスタのゲートにリセット電圧が導入されるため、リセットトランジスタのオン時の増幅トランジスタのゲート破壊が抑えられる。
【００２４】
また、本発明の一態様に係る固体撮像装置は、２次元状に配列された複数の画素単位セルと、前記画素単位セルの列に対応して設けられ、対応する列の前記画素単位セルの信号電圧を伝達する垂直信号線とを備え、前記画素単位セルは、半導体基板の上方に形成され、入射光を光電変換する光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成され、正電圧が印加された透明電極と、前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたソース領域又はドレイン領域を有し、前記増幅トランジスタのゲート電極の電位をリセットするリセットトランジスタと、前記増幅トランジスタのゲートと結線され、ブレークダウン電圧が前記増幅トランジスタのゲート破壊電圧以下である保護ダイオードとを有することを特徴とする。
【００２５】
本態様によれば、光電変換膜に印加される電圧が高く、透明電極に強い入射光が入ってきた場合でも、保護ダイオードはオン状態となって増幅トランジスタのゲート破壊が抑えられる。
【発明の効果】
【００２６】
本発明によれば、光電変換膜に印加される電圧が高い場合でも増幅トランジスタのゲート破壊を抑えることが可能な信頼性の高い積層型イメージセンサを提供できる。その結果、このセンサを搭載した製品において長時間の使用が可能な信頼性の高いカメラを提供できる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施形態に係る固体撮像装置の構成を示す回路図である。
【図２】同実施形態に係る固体撮像装置における１つの画素単位セルの詳細な構造を示す断面図である。
【図３】同実施形態に係る画素単位セル（図２のＸ−Ｙ線に沿った部分）における電位を示す図である。
【図４】同実施形態に係るリセットトランジスタの断面図である。
【図５】同実施形態に係る寄生ダイオードの電流電圧特性を示す図である。
【図６Ａ】同実施形態に係る固体撮像装置の基本的な撮像動作を示すフローチャートである。
【図６Ｂ】同実施形態に係る固体撮像装置の基本的な撮像動作の変形例を示すフローチャートである。
【図７】同実施形態の変形例１に係る固体撮像装置のリセットトランジスタの構造を示す図である。
【図８】同実施形態の変形例２に係る固体撮像装置のリセットトランジスタの構造を示す図である。
【図９】同実施形態の変形例３に係る固体撮像装置のリセットトランジスタの構造を示す図である。
【図１０】同実施形態の変形例４に係る固体撮像装置のリセットトランジスタの構造を示す図である。
【図１１】同実施形態の変形例５に係る固体撮像装置のリセットトランジスタの構造を示す図である。
【図１２】同実施形態の変形例６に係る固体撮像装置のリセットトランジスタの構造を示す図である。
【図１３】本発明の第２の実施形態に係る固体撮像装置の画素単位セルの構成を示す回路図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施形態における固体撮像装置について、図面を参照しながら説明する。
【００２９】
なお、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数値は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数値に制限されない。さらに、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。
【００３０】
（第１の実施形態）
図１は、本実施形態に係る固体撮像装置の構成を示す回路図である。
【００３１】
この固体撮像装置は、積層型の固体撮像装置であって、２次元状に配列された複数の画素単位セル１１から構成される感光領域と、垂直走査部（行走査回路）１５、光電変換膜制御線１６、垂直信号線（垂直信号線配線）１７、負荷部１８、カラム信号処理部（行信号蓄積部）１９、水平信号読み出し部（列走査回路）２０、電源配線（ソースフォロア電源）２１、反転増幅器（フィードバックアンプ）２３及びフィードバック線２４から構成され、画素単位セル１１を順次駆動し信号を取り出す駆動回路部とを備える。
【００３２】
画素単位セル１１は、アドレストランジスタ（行選択トランジスタ）４と、増幅トランジスタ５と、リセットトランジスタ６と、光電変換膜部８とを有する。
【００３３】
光電変換膜部８は、入射光を光電変換し、入射光の光量に応じた信号電荷を生成及び蓄積する。増幅トランジスタ５は、光電変換膜部８で生成された信号電荷量に応じた信号電圧を出力する。リセットトランジスタ６は、光電変換膜部８、言い換えると増幅トランジスタ５のゲート電極の電位をリセット（初期化）する。アドレストランジスタ４は、所定行の画素単位セル１１から垂直信号線１７に信号電圧を選択的に出力させる。
【００３４】
垂直走査部１５は、アドレストランジスタ４のゲート電極にアドレストランジスタ４のオンオフを制御する行選択信号を印加することで、垂直方向（列方向）に画素単位セル１１の行を走査し、垂直信号線１７に信号電圧を出力させる画素単位セル１１の行を選択する。垂直走査部１５は、リセットトランジスタ６のゲート電極にリセットトランジスタ６のオンオフを制御するリセット信号を印加することで、リセット動作を行わせる画素単位セル１１の行を選択する。
【００３５】
光電変換膜制御線１６は、全ての画素単位セル１１に共通に接続され、全ての光電変換膜部８に同じ正の定電圧を印加する。
【００３６】
垂直信号線１７は、画素単位セル１１の列に対応して設けられ、対応する列の画素単位セル１１の信号電圧を列方向（垂直方向）に伝達する。
【００３７】
負荷部１８は、各垂直信号線１７に対応して設けられ、対応する垂直信号線１７に接続されている。負荷部１８は、増幅トランジスタ５とともにソースフォロア回路を構成している。
【００３８】
カラム信号処理部１９は、相関２重サンプリングに代表される雑音抑圧信号処理及びＡＤ変換（アナログ−デジタル変換）等を行う。カラム信号処理部１９は、各垂直信号線１７に対応して設けられ、対応する垂直信号線１７に接続されている。
【００３９】
水平信号読み出し部２０は、水平方向（行方向）に配された複数のカラム信号処理部１９の信号を順次水平共通信号線（図外）に読み出す。
【００４０】
電源配線２１は、増幅トランジスタ５及びリセットトランジスタ６のドレイン領域に接続され、画素単位セル１１の配列領域（撮像領域）で垂直方向（図１の紙面の上下方向）に配線される。これは、画素単位セル１１が列ごとにアドレスされるため、ドレイン配線を列方向（垂直方向）に配線すると、一列の画素駆動電流がすべて一本の配線に流れて電圧降下が大きくなるためである。電源配線２１は、全ての画素単位セル１１の増幅トランジスタ５に共通にソースフォロア電源電圧を印加している。
【００４１】
反転増幅器２３は、画素単位セル１１の列に対応して設けられている。反転増幅器２３の出力はリセットトランジスタ６のソース領域に接続されており、アドレストランジスタ４とリセットトランジスタ６とが導通状態にある時、アドレストランジスタ４の出力を受け取り、増幅トランジスタ５のゲート電位が、一定のフィードバック電圧（反転増幅器２３の出力電圧）になるように、フィードバック動作する。この時、反転増幅器２３の出力電圧は、０Ｖ又は０Ｖ近傍の正電圧となる。
【００４２】
フィードバック線２４は、画素単位セル１１の列に対応して設けられ、反転増幅器２３の出力信号を対応する列の画素単位セル１１にフィードバックする。
【００４３】
上記構造を有する固体撮像装置では、垂直走査部１５により選択された行の画素単位セル１１において、光電変換膜部８で光電変換された信号電荷が増幅トランジスタ５で増幅されアドレストランジスタ４を介して垂直信号線１７に出力される。そして、出力された信号はカラム信号処理部１９に電気信号として蓄積された後、水平信号読み出し部２０で選択され出力される。その後、信号を出力した画素単位セル１１内の信号電荷はリセットトランジスタ６をオンすることにより排出される。その際、リセットトランジスタ６がｋＴＣ雑音と呼ばれる大きな雑音を発生するが、この雑音はリセットトランジスタ６をオフし信号電荷の蓄積を始めるときも残留する。従って、ｋＴＣ雑音を抑圧するために反転増幅器２３で雑音出力を反転増幅しフィードバック線２４でリセットトランジスタ６のソース領域にフィードバックする。
【００４４】
図２は本実施形態に係る固体撮像装置における１つの画素単位セル１１の詳細な構造を示す断面図である。
【００４５】
画素単位セル１１は、半導体基板としてのｐ型シリコン基板１内に形成された３つのトランジスタつまりアドレストランジスタ４、増幅トランジスタ５及びリセットトランジスタ６からなる画素回路と、シリコン基板１上に順次積層された層間絶縁膜１４、画素電極７、光電変換膜１３及び透明電極９からなる光電変換膜部８とを有する。
【００４６】
画素単位セル１１では、シリコン基板１内に形成されたｎ型拡散層領域１０Ａ及び１０Ｂと、シリコン基板１上に形成されたゲート電極３Ａとからリセットトランジスタ６が形成されている。同様に、シリコン基板１内に形成されたｎ型拡散層領域１０Ｃ及び１０Ｄと、シリコン基板１上に形成されたゲート電極３Ｂとから増幅トランジスタ５が形成されている。さらに、シリコン基板１内に形成されたｎ型拡散層領域１０Ｄ及び１０Ｅと、シリコン基板１上に形成されたゲート電極３Ｃとからアドレストランジスタ４が形成されている。
【００４７】
画素単位セル１１の間のシリコン基板１内には画素単位セル１１間を電気的に分離する素子分離領域１２が形成されている。
【００４８】
ｎ型拡散層領域１０Ａはリセットトランジスタ６のソース領域として機能し、ｎ型拡散層領域１０Ｂはリセットトランジスタ６のドレイン領域として機能している。ｎ型拡散層領域１０Ｃは増幅トランジスタ５のドレイン領域として機能して機能している。ｎ型拡散層領域１０Ｄは増幅トランジスタ５のソース領域及びアドレストランジスタ４のドレイン領域として機能し、ｎ型拡散層領域１０Ｅはアドレストランジスタ４のソース領域として機能している。
【００４９】
例えば、シリコン基板１の不純物濃度は１×１０１７ｃｍ−３であり、ｎ型拡散層領域１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ及び１０Ｅの不純物濃度は１×１０２０〜１０２２ｃｍ−３であり、ゲート電極３Ａ、３Ｂ及び３Ｃ下方のゲート絶縁膜の膜厚は６．５〜１０ｎｍである。
【００５０】
光電変換膜１３は、アモルファスシリコン等からなり、シリコン基板１の上方に形成され、入射光を光電変換する。画素電極７は、光電変換膜１３のシリコン基板１側の面上に形成され、光電変換膜１３と接し、光電変換膜１３で発生した信号電荷を収集する。透明電極９は、光電変換膜１３のシリコン基板１側の面（画素電極７）と反対側の面上に形成され、光電変換膜１３の信号電荷を画素電極７に読み出すために、光電変換膜制御線１６を介して光電変換膜１３に正の定電圧が印加される。
【００５１】
増幅トランジスタ５は、シリコン基板１内の画素電極７の下方に形成されたＭＯＳトランジスタであって、画素電極７と結線されたゲート電極３Ｂを有し、画素電極７の電位に応じた信号電圧を出力する。リセットトランジスタ６は、シリコン基板１内の画素電極７の下方に形成されたＭＯＳトランジスタであって、画素電極７と結線されたドレイン領域を有し、増幅トランジスタ５のゲート電極３Ｂの電位をリセット電圧（フィードバック電圧）にリセットする。アドレストランジスタ４は、シリコン基板１内の画素電極７の下方に形成されたＭＯＳトランジスタであって、増幅トランジスタ５と垂直信号線１７との間に設けられ、画素単位セル１１から垂直信号線１７に信号電圧を出力させる。なお、アドレストランジスタ４は、増幅トランジスタ５のソース領域と垂直信号線１７との間に挿入されているが、増幅トランジスタ５のドレイン領域と電源配線２１との間に挿入されてもよい。
【００５２】
画素電極７は、コンタクトを介して増幅トランジスタ５のゲート電極３Ｂとリセットトランジスタ６のドレイン領域（ｎ型拡散層領域１０Ｂ）に接続されている。画素電極７と接続されたｎ型拡散層領域１０Ｂとシリコン基板１との間のｐｎ接合は信号電荷を蓄積する寄生ダイオード（蓄積ダイオード）を形成する。
【００５３】
図３は、図２のＸ−Ｙ線に沿った部分における電位を示す図である。
【００５４】
透明電極９には正電圧が印加されており、信号がない状態（リセットされている状態）においては、寄生ダイオードであるｎ型拡散層領域１０Ｂの電位は、ほぼ０Ｖである。透明電極９の上部から入射した光は透明電極９を通過して光電変換膜１３に入射し、ここで電子正孔対に変換される。変換された電子正孔対のうちの電子は透明電極９側に移送され透明電極９に接続された電源配線２１に流れる。一方、正孔はｎ型拡散層領域１０Ｂ側に移送されここに蓄積される。このため、ｎ型拡散層領域１０Ｂの電位は＋方向に変化し、ｎ型拡散層領域１０Ｂとシリコン基板１との間に電圧が加わる。
【００５５】
ｎ型拡散層領域１０Ｂに蓄積された正孔により＋側に変化した電圧は、増幅トランジスタ５のゲート電極３Ｂに伝達され、増幅トランジスタ５により増幅された信号はアドレストランジスタ４を通過し画素単位セル１１外部つまり垂直信号線１７に出力される。その後、ｎ型拡散層領域１０Ｂに蓄積された信号電荷はリセットトランジスタ６をオンすることにより排出される。このとき、透明電極９に印加されている電圧より低い電圧にリセットされる。
【００５６】
ここで、透明電極９に強い入射光が入ってくると、ｎ型拡散層領域１０Ｂの電位が上昇し、最終的には透明電極９に印加された電圧とほぼ同じ電位になる。透明電極９に印加される電圧は、上述のように１０〜１００Ｖ程度であり、ＭＯＳトランジスタの耐圧限界（〜５Ｖ）より大きい。したがってｎ型拡散層領域１０ＢにつながっているＭＯＳトランジスタつまり増幅トランジスタ５は破壊される可能性が高い。具体的には増幅トランジスタ５のゲート電極３Ｂとシリコン基板１との間のゲート絶縁膜が破壊される可能性が高い。しかしながら、シリコン基板１内に形成されたリセットトランジスタ６の寄生ダイオードのブレークダウン電圧を増幅トランジスタ５のゲート破壊電圧以下とすることで、寄生ダイオードが保護ダイオードとして機能するため、このような破壊を抑えることができる。これは、寄生ダイオードのブレークダウン電圧が増幅トランジスタ５のゲート破壊電圧以下となるように、リセット信号のローレベル電圧の値を例えば０Ｖ以下に設定することにより実現される。これについて以下で詳述する。
【００５７】
図４は、リセットトランジスタ６の断面図である。
【００５８】
リセットトランジスタ６のソース領域つまりｎ型拡散層領域１０Ａには図１に示すように反転増幅器２３からフィードバック電圧が印加されている。そして、リセットトランジスタ６のドレイン領域つまりｎ型拡散層領域１０Ｂとシリコン基板１との間には逆バイアスの電圧が印加されている。透明電極９に強い入射光が入ってｎ型拡散層領域１０Ｂの電圧が大きくなると寄生ダイオードがブレークダウンを起こし、ある電圧より大きな電圧はｎ型拡散層領域１０Ｂにかからなくなる。
【００５９】
図５は寄生ダイオードの電流電圧特性を示す図である。なお、図５において横軸にｎ型拡散層領域１０Ｂの電圧を、縦軸にｎ型拡散層領域１０Ｂとシリコン基板１との間に流れる電流を示している。また、グラフＡ、Ｂ及びＣはそれぞれ異なるリセットトランジスタ６のゲート電圧が異なる場合における特性を示しており、グラフＡ、Ｂ及びＣの順でリセットトランジスタ６のゲート電圧が高くなっている。
【００６０】
グラフＡ、Ｂ及びＣのいずれにおいても、ｎ型拡散層領域１０Ｂの印加電圧が大きなってブレークダウン電圧２６を超えると、電流が急激に増加しそれ以上の電圧はかからなくなる。一般にこの電圧はトランジスタのゲート破壊電圧２７より大きい。理由はこの電圧を低くするとトランジスタの動作範囲が狭くなるためである。
【００６１】
しかしながら、ブレークダウン電圧２６は、ｐｎ接合の近傍にゲート電極が存在すると、ゲート電極に印加される電圧に依存するようになる。図５に示されるように、リセットトランジスタ６のゲート電圧が下がると、寄生ダイオードのｐｎ接合にかかっている電界強度が増してくるため、ブレークダウン電圧２６が低下してくる。その結果、寄生ダイオードのブレークダウン電圧２６はゲート破壊電圧２７以下になり（グラフＡ）、ｎ型拡散層領域１０Ｂに電気的に接続している増幅トランジスタ５のゲート破壊は起きなくなる。
【００６２】
ここで、リセットトランジスタ６のゲート電圧が低い場合はこのように増幅トランジスタ５のゲートを保護できるが、リセットトランジスタ６にはパルス電圧が印加されるので、リセットトランジスタ６のゲート電極３Ａには低いローレベル電圧（例えば０Ｖ）と高いハイレベル電圧（例えば３．３Ｖ）のどちらも印加される。ハイレベルパルス電圧が印加されているときはｎ型拡散層領域１０Ｂとシリコン基板１との間のブレークダウン電圧２６はゲート破壊電圧２７をこえており、ゲート保護の機能がない。しかし、この場合はリセットトランジスタ６がオンしており、ｎ型拡散層領域１０Ｂの電圧はｎ型拡散層領域１０Ａの電圧と等しくなるため、フィードバック電圧をゲート破壊電圧２７以下に設定しておけば破壊は起こらない。従って、リセットトランジスタ６のリセット電圧はゲート破壊電圧以下とされ、例えば０Ｖとされる。
【００６３】
図６Ａは、本実施形態に係る固体撮像装置の基本的な撮像動作を示すフローチャートである。なお、図６Ａにおいて、ＳＥＬ１は、１行目の画素単位セル１１に印加される行選択信号を示す。ＲＳＴ１は、１行目の画素単位セル１１に印加されるリセット信号を示す。ＳＥＬ２及びＲＳＴ２も、対応する行が異なる点以外同様である。１水平周期は、行選択信号が有効になってから、次の行の行選択信号が有効になるまで（ＳＥＬ１の立ち上がりからＳＥＬ２の立ち上がりまで）の期間であり、１行分の画素単位セル１１から信号電圧を読み出すのに要する期間である。１垂直周期は、全行の画素単位セル１１から信号電圧を読み出すのに要する期間である。
【００６４】
フィードバック動作は、行選択信号とリセット信号とが同時に有効になったときに起こる。つまり、アドレストランジスタ４とリセットトランジスタ６とが同時にオンのとき起こる。図６Ａのように、垂直走査部１５は、画素単位セル１１からの信号読み出しの後にリセット動作（フィードバック動作）を行うように制御する。具体的には、まずアドレストランジスタ４のゲート電極にハイレベルの行選択信号を印加することにより、増幅トランジスタ５の出力信号を垂直信号線１７に出力させ、次に、行選択信号がハイレベルになってから一定時間遅れてリセット信号をハイレベルにすることにより、反転増幅器２３の出力を画素電極７にフィードバックさせる。
【００６５】
このフィードバック動作により、リセットトランジスタ６で信号電荷をリセットするときに発生するリセット雑音は抑圧され、次の信号電荷にリセット雑音が重畳されることが軽減されるので、ランダム雑音を抑圧することが出来る。
【００６６】
なお、図６Ｂに示されるように、リセット信号のリセットパルスの立ち上がりエッジ及び立ち下がりエッジに傾斜が付与され、リセットパルスの振幅が小さくてもよい。これにより、立ち下がりエッジに起因するランダムノイズの発生を抑制することができる。また、リセット信号の振幅が小さく、エッジに傾斜が付与されるので、リセットトランジスタ６を、オンとオフの２状態を持つ単純なスイッチとしてではなく、オンからとオフまで抵抗値が連続的に変化するスイッチとして動作させることができる。
【００６７】
以上のように、本実施形態の固体撮像装置によれば、画素単位セル１１はその内部に増幅トランジスタ５のゲート絶縁膜の保護機能を有する。つまり、寄生ダイオードのブレークダウン電圧が増幅トランジスタ５のゲート破壊電圧より小さいため、光電変換膜１３に印加される電圧が高く、リセットトランジスタ６のオフ時に透明電極９に強い入射光が入ってきた場合でも、寄生ダイオードはブレークダウン状態となって増幅トランジスタ５のゲート破壊が抑えられる。また、リセットトランジスタ６に印加されるフィードバック電圧がゲート破壊電圧より小さく、リセットトランジスタ６がオン時に増幅トランジスタ５のゲートにフィードバック電圧が導入されるため、リセットトランジスタ６がオン時の増幅トランジスタ５のゲート破壊も抑えられる。
【００６８】
（変形例１）
図７は、本変形例に係る固体撮像装置のリセットトランジスタ６の構造を示す図である。なお、図７（ａ）はリセットトランジスタ６の断面図であり、図７（ｂ）はリセットトランジスタ６の上面図である。
【００６９】
本変形例の固体撮像装置は、画素単位セル１１が寄生ダイオードのブレークダウン電圧及びブレークダウン電流を制御するためのブレークダウン拡散領域２９をシリコン基板１内のチャネル領域に備えるという点で本実施形態の固体撮像装置と異なる。
【００７０】
ブレークダウン拡散領域２９は、リセットトランジスタ６の画素電極７と結線されたドレイン領域（ｎ型拡散層領域１０Ｂ）と反対の導電型つまりシリコン基板１と同じ導電型（ｐ型）を有し、寄生ダイオードを形成する。ブレークダウン拡散領域２９は、ｎ型拡散層領域１０Ｂと接し、シリコン基板１よりも高い不純物濃度、例えば１桁高い１×１０１８ｃｍ−３の不純物濃度を有し、さらにドレイン領域より低い不純物濃度を有する。従って、増幅トランジスタ５の閾値電圧とアドレストランジスタ４の閾値電圧とは等しいが、リセットトランジスタ６の閾値電圧は増幅トランジスタ５及びアドレストランジスタ４の閾値電圧より高くなる。
【００７１】
ブレークダウン拡散領域２９は、リセットトランジスタ６のゲート電極３Ａの下方に、リセットトランジスタ６のドレイン領域（ｎ型拡散層領域１０Ｂ）及びソース領域（ｎ型拡散層領域１０Ａ）に挟まれて位置する。
【００７２】
以上のように、本変形例に係る固体撮像装置によれば、寄生ダイオードを形成するリセットトランジスタ６のドレイン領域に接する形で、該ドレイン領域と反対の導電型で高不純物濃度のブレークダウン拡散領域２９が設けられる。従って、寄生ダイオードのブレークダウン電圧を低くして増幅トランジスタ５のゲート破壊保護能力を向上させることができる。このとき、ブレークダウン拡散領域２９は、リセットトランジスタ６の一部の領域だけで構成されるためリセットトランジスタ６の特性には大きな影響を与えない。
【００７３】
また、本変形例に係る固体撮像装置によれば、ブレークダウン拡散領域２９は、リセットトランジスタ６のゲート電極３Ａの下方に設けられるため、寄生ダイオードがゲート電圧の影響を受けてそのブレークダウン電圧が下がり易くなる。従って、ブレークダウン拡散領域の不純物濃度を下げてノイズの増大を抑えつつ寄生ダイオードのブレークダウン電圧を低くすることができる。
【００７４】
（変形例２）
図８は、本変形例に係る固体撮像装置のリセットトランジスタ６の構造を示す図である。なお、図８（ａ）はリセットトランジスタ６の断面図であり、図８（ｂ）はリセットトランジスタ６の上面図である。
【００７５】
本変形例の固体撮像装置は、リセットトランジスタ６のドレイン領域（ｎ型拡散層領域１０Ｂ）及びソース領域（ｎ型拡散層領域１０Ａ）と同じ幅のブレークダウン拡散領域２９をシリコン基板１内に備えるという点で変形例１の固体撮像装置と異なる。
【００７６】
以上のように、本変形例に係る固体撮像装置によれば、変形例１の固体撮像装置と同様の理由により増幅トランジスタ５のゲート破壊保護能力を向上させることができる。
【００７７】
（変形例３）
図９は、本変形例に係る固体撮像装置のリセットトランジスタ６の構造を示す図である。なお、図９（ａ）はリセットトランジスタ６の断面図であり、図９（ｂ）はリセットトランジスタ６の上面図である。
【００７８】
本変形例の固体撮像装置は、シリコン基板１内においてリセットトランジスタ６のドレイン領域（ｎ型拡散層領域１０Ｂ）の下方つまりチャネル領域の外側にブレークダウン拡散領域２９を備えるという点で変形例１の固体撮像装置と異なる。
【００７９】
以上のように、本変形例に係る固体撮像装置によれば、変形例１の固体撮像装置と同様の理由により増幅トランジスタ５のゲート破壊保護能力を向上させることができる。
【００８０】
（変形例４）
図１０は、本変形例に係る固体撮像装置のリセットトランジスタ６の構造を示す図である。なお、図１０（ａ）はリセットトランジスタ６の断面図であり、図１０（ｂ）はリセットトランジスタ６の上面図である。
【００８１】
本変形例の固体撮像装置は、シリコン基板１内においてリセットトランジスタ６のドレイン領域（ｎ型拡散層領域１０Ｂ）の左方（ソース領域が設けられていない側）つまりチャネル領域の外側にブレークダウン拡散領域２９を備えるという点で変形例１の固体撮像装置と異なる。
【００８２】
以上のように、本変形例に係る固体撮像装置によれば、変形例１の固体撮像装置と同様の理由により増幅トランジスタ５のゲート破壊保護能力を向上させることができる。
【００８３】
（変形例５）
図１１は、本変形例に係る固体撮像装置のリセットトランジスタ６の構造を示す図である。なお、図１１（ａ）はリセットトランジスタ６の断面図であり、図１１（ｂ）はリセットトランジスタ６の平面図である。
【００８４】
本変形例の固体撮像装置は、ブレークダウン拡散領域２９がリセットトランジスタ６のドレイン領域（ｎ型拡散層領域１０Ｂ）と重なるように形成されているという点で変形例１の固体撮像装置と異なる。このような構成は、例えばシリコン基板１におけるリセットトランジスタ６のドレイン領域とゲート電極３Ａ下方の領域とにｐ型不純物を注入することにより形成される。
【００８５】
以上のように、本変形例に係る固体撮像装置によれば、ブレークダウン拡散領域２９がリセットトランジスタ６のドレイン領域にはみ出して形成されるため、変形例１の固体撮像装置よりもさらにゲート破壊保護能力を向上させることができる。
【００８６】
（変形例６）
図１２は、本変形例に係る固体撮像装置のリセットトランジスタ６の構造を示す図である。なお、図１２（ａ）はリセットトランジスタ６の断面図であり、図１２（ｂ）はリセットトランジスタ６の平面図である。
【００８７】
本変形例の固体撮像装置は、ブレークダウン拡散領域２９がリセットトランジスタ６のソース領域（ｎ型拡散層領域１０Ａ）及びドレイン領域（ｎ型拡散層領域１０Ｂ）をつなぐように連続して形成されているという点で変形例１の固体撮像装置と異なる。
【００８８】
リセットトランジスタ６のソース領域に印加する電圧は低く設定することが多い。理由は図３においてリセットトランジスタ６のドレイン領域に信号が蓄積されると該ドレイン領域の電圧がプラス方向に電圧がシフトしていくため、信号のないリセット状態の電圧が低いほうが増幅トランジスタ５の動作範囲が広くなりダイナミックレンジの大きいセンサが実現できるためである。この場合、リセットトランジスタ６の閾値電圧は高くしても動作する。従って、本変形例に係る固体撮像装置によれば、リセットトランジスタ６のゲート電極３Ａ下のシリコン基板１全面に閾値電圧調整用の拡散層として高不純物濃度でブレークダウン拡散領域２９を形成することで、リセットトランジスタ６の閾値電圧を高くしてダイナミックレンジの大きいセンサを実現できる。
【００８９】
（第２の実施形態）
図１３は、本実施形態に係る固体撮像装置の画素単位セル１１の構成を示す回路図である。
【００９０】
本実施形態の固体撮像装置は、画素単位セル１１の内部に保護トランジスタ３２が設けられているという点で第１の実施形態に係る固体撮像装置と異なる。
【００９１】
保護トランジスタ３２のゲート電極とドレイン領域とは増幅トランジスタ５のゲート電極と結線され、保護トランジスタ３２のソース領域は保護電圧３３に結線されている。保護トランジスタ３２は増幅トランジスタ５のゲート破壊電圧以下でオンするため、入射光で信号が大きくなって保護トランジスタ３２のゲート電圧が上昇してくると保護トランジスタ３２がオンする。その結果、増幅トランジスタ５のゲート電極には保護電圧源３３の電圧が印加されるようになり信号がさらに増えてもそれ以上大きな電圧にはならなくなり増幅トランジスタ５のゲート破壊は抑えられる。
【００９２】
以上のように、本実施形態の固体撮像装置によれば、画素単位セル１１はその内部に増幅トランジスタ５のゲート絶縁膜の保護機能を有する。つまり、画素単位セル１１は増幅トランジスタ５のゲート破壊電圧以下でオンする保護トランジスタ３２をさらに有するため、光電変換膜１３に印加される電圧が高く、透明電極９に強い入射光が入ってきた場合でも、保護トランジスタ３２はオン状態となって増幅トランジスタ５のゲート破壊が抑えられる。また、リセットトランジスタ６に印加されるフィードバック電圧がゲート破壊電圧より小さく、リセットトランジスタ６がオン時に増幅トランジスタ５のゲートにフィードバック電圧が導入されるため、リセットトランジスタ６がオン時の増幅トランジスタ５のゲート破壊も抑えられる。
【００９３】
なお、本実施形態の固体撮像装置は、第１の実施形態に係る固体撮像装置と比較して、保護トランジスタ３２や保護電圧３３を導入する配線が必要になるため、画素単位セル１１が大きい場合には有効である。
【００９４】
以上、本発明の固体撮像装置について、実施形態に基づいて説明したが、本発明は、これらの実施形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施形態における各構成要素を任意に組み合わせてもよい。
【００９５】
例えば、上記実施形態において、シリコン基板１の導電型はｐ型であり、画素回路の各トランジスタはｎ−チャネル型であるとしたが、シリコン基板１の導電型はｎ型であり、画素回路の各トランジスタはｐ−チャネル型でもかまわない。
【００９６】
この場合は電圧電位の符号が逆になる。例えば、リセットトランジスタ６のソース領域が画素電極７と結線されて蓄積ダイオードとして機能し、ブレークダウン拡散領域がリセットトランジスタ６のソース領域と反対の導電型で該ソース電極と接して（重なって）形成される。
【００９７】
また、上記実施形態において、画素回路を構成する各トランジスタはＭＯＳトランジスタであるとしたが、電界効果トランジスタ（ＦＥＴ）であればこれに限られない。
【００９８】
また、上記実施形態において、画素単位セル１１には保護トランジスタ３２が設けられるとしたが、増幅トランジスタ５のゲート電極と結線され、ブレークダウン電圧が増幅トランジスタ５のゲート破壊電圧以下である保護ダイオードが代わりに設けられてもよい。
【００９９】
また、上記実施形態において、リセットトランジスタ６のドレイン領域とシリコン基板１により寄生ダイオードが形成されるとした。しかし、シリコン基板１にｐ型ウェル領域が形成され、画素回路がウェル領域内に形成される場合には、リセットトランジスタ６のドレイン領域とウェル領域により寄生ダイオードが形成される。
【産業上の利用可能性】
【０１００】
本発明は、固体撮像装置に利用でき、特に小型の画像ピックアップ装置等に利用することができる。
【符号の説明】
【０１０１】
１    シリコン基板
３Ａ、３Ｂ、３Ｃ    ゲート電極
４    アドレストランジスタ
５    増幅トランジスタ
６    リセットトランジスタ
７    画素電極
８    光電変換膜部
９    透明電極
１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ    ｎ型拡散層領域
１１    画素単位セル
１２    素子分離領域
１３    光電変換膜
１４    層間絶縁膜
１５    垂直走査部
１６    光電変換膜制御線
１７    垂直信号線
１８    負荷部
１９    カラム信号処理部
２０    水平信号読み出し部
２１    電源配線
２３    反転増幅器
２４    フィードバック線
２６    ブレークダウン電圧
２７    ゲート破壊電圧
２９    ブレークダウン拡散領域
３２    保護トランジスタ
３３    保護電圧源
【図１】
2012151369.tif 000003
【図２】
2012151369.tif 000004
【図３】
2012151369.tif 000005
【図４】
2012151369.tif 000006
【図５】
2012151369.tif 000007
【図６Ａ】
2012151369.tif 000008
【図６Ｂ】
2012151369.tif 000009
【図７】
2012151369.tif 000010
【図８】
2012151369.tif 000011
【図９】
2012151369.tif 000012
【図１０】
2012151369.tif 000013
【図１１】
2012151369.tif 000014
【図１２】
2012151369.tif 000015
【図１３】
2012151369.tif 000016