(57)【要約】      （修正有）【課題】ＯＬＥＤ素子の劣化、ＴＦＴ駆動トランジスタの閾値電圧の不均一性及びバックプレーン電源のＩＲ Ｄｒｏｐを効果的に補償し表示效果を向上するとともに、大きいサイズのパネルに適用できる画素ユニット回路及びＯＬＥＤ表示装置を提供する。【解決手段】第一のサブ回路モジュール、第二のサブ回路モジュール、第一のコンデンサ及び有機発光表示ダイオードＯＬＥＤを備える画素ユニット回路において、第一のサブ回路モジュールの一方の入力端がデータラインに接続され、第一のサブ回路モジュールの他方の入力端が第二のサブ回路モジュールの出力端及びＯＬＥＤの一端に接続され、第一のサブ回路モジュールの出力端と第二のサブ回路モジュールの入出力端は第一のコンデンサによって接続され、第二のサブ回路モジュールの入力端とＯＬＥＤの他端との間にバックプレーンの正負電源の電圧差が印加される。【選択図】図１３
2012242838.tif 000002
【特許請求の範囲】
【請求項１】
第一のサブ回路モジュール、第二のサブ回路モジュール、第一のコンデンサ及び有機発光表示ダイオードＯＬＥＤを備える画素ユニット回路において、
第一のサブ回路モジュールの一方の入力端がデータラインに接続され、
第一のサブ回路モジュールの他方の入力端が第二のサブ回路モジュールの出力端及びＯＬＥＤの第一端に接続され、
第一のサブ回路モジュールの出力端と第二のサブ回路モジュールの入出力端は第一のコンデンサによって接続され、
第二のサブ回路モジュールの入力端とＯＬＥＤの第二端との間にバックプレーンの正負電源の電圧差が印加される画素ユニット回路。
【請求項２】
前記第一のサブ回路モジュールは入力電圧を選択して第一のコンデンサに出力するものであり、
前記第二のサブ回路モジュールは入力電圧を電流に変換してＯＬＥＤに供給するものである請求項１に記載の画素ユニット回路。
【請求項３】
前記ＯＬＥＤの第一端はＯＬＥＤ（４）のアノードで、前記ＯＬＥＤの第二端はＯＬＥＤ（４）のカソードであり、
第一のサブ回路モジュール（１）は、前記他方の入力端がＯＬＥＤ（４）のアノードに接続され、出力端のＮＤスポットが第一のコンデンサ（３）の一端に接続され、
第二のサブ回路モジュール（２）は、入力端がバックプレーンの正電源ＡＲＶＤＤに接続され、入出力端のＮＧスポットが第一のコンデンサ（３）の他端に接続され、出力端がＯＬＥＤ（４）のアノードに接続され、
ＯＬＥＤ（４）は、カソードがバックプレーンの負電源ＡＲＶＳＳに接続される請求項１に記載の画素ユニット回路。
【請求項４】
前記第一のサブ回路モジュール（１）は、ゲート電極に制御信号ＳＣＡＮが入力され、ソース電極にデータラインが接続され、ドレイン電極がＮＤスポットに対応する第一のトランジスタ（１１）と、
ゲート電極に制御信号ＥＭＢが入力し、ドレイン電極がＮＤスポットに対応し、ソース電極にＯＬＥＤ（４）のアノードが接続される第二のトランジスタ（１２）と、を備え、
前記第一のトランジスタ（１１）及び第二のトランジスタ（１２）はＰ型ＴＦＴトランジスタである請求項３に記載の画素ユニット回路。
【請求項５】
前記第二のサブ回路モジュール（２）は、ゲート電極がＮＧスポットに対応し、ドレイン電極がＡＲＶＤＤに接続される第三のトランジスタ（２１）と、
ゲート電極に制御信号ＥＭＢが入力され、ドレイン電極がＮＧスポットに対応し、ソース電極が第三のトランジスタ（２１）のソース電極に接続される第四のトランジスタ（２２）と、
ゲート電極に制御信号ＥＭが入力され、ドレイン電極が第三のトランジスタ（２１）のソース電極に接続され、ソース電極がＯＬＥＤ（４）のアノードに接続される第五のトランジスタ（２３）と、
一端がＮＧスポットに対応し、他端がＡＲＶＤＤに接続される第二のコンデンサ（２４）と、を備え、
前記第三のトランジスタ（２１）、第四のトランジスタ（２２）及び第五のトランジスタ（２３）はＰ型ＴＦＴトランジスタである請求項４に記載の画素ユニット回路。
【請求項６】
前記ＯＬＥＤの第一端はＯＬＥＤ（４’）のカソードで、前記ＯＬＥＤの第二端はＯＬＥＤ（４’）のアノードであり、
第一のサブ回路モジュール（１’）は、前記他方の入力端がＯＬＥＤ（４’）のカソードに接続され、出力端のＮＤ’スポットが第一のコンデンサ（３’）の一端に接続され、
第二のサブ回路モジュール（２’）は、入力端がＡＲＶＳＳに接続され、入出力端のＮＧ’スポットが第一のコンデンサ（３’）の他端に接続され、出力端がＯＬＥＤ（４’）のカソードに接続され、
ＯＬＥＤ（４’）はアノードがＡＲＶＤＤに接続される請求項１に記載の画素ユニット回路。
【請求項７】
前記第一のサブ回路モジュール（１’）は、ゲート電極に制御信号ＳＣＡＮ’が入力され、ソース電極がデータラインに接続され、ドレイン電極がＮＤ’スポットに対応する第一のトランジスタ（１１’）と、
ゲート電極に制御信号ＥＭＢ’が入力され、ドレイン電極がＮＤ’スポットに対応し、ソース電極がＯＬＥＤ（４’）のカソードに接続される第二のトランジスタ（１２’）と、を有し、
前記第一のトランジスタ（１１’）及び第二のトランジスタ（１２’）はＮ型ＴＦＴトランジスタである請求項６に記載の画素ユニット回路。
【請求項８】
前記第二のサブ回路モジュール（２’）は、ゲート電極がＮＧ’スポットに対応し、ドレイン電極がＡＲＶＳＳに接続される第三のトランジスタ（２１’）と、
ゲート電極に制御信号ＥＭＢ’が入力され、ドレイン電極がＮＧ’スポットに対応し、ソース電極が第三のトランジスタ（２１’）のソース電極に接続される第四のトランジスタ（２２’）と、
ゲート電極に制御信号ＥＭ’が入力され、ドレイン電極が第三のトランジスタ（２１’）のソース電極に接続され、ソース電極がＯＬＥＤ（４’）のカソードに接続される第五のトランジスタ（２３’）と、
一端がＮＧ’スポットに対応し、他端がＡＲＶＳＳに接続される第二のコンデンサ（２４’）と、を備え、
前記第三のトランジスタ（２１’）、第四のトランジスタ（２２’）及び第五のトランジスタ（２３’）はＮ型ＴＦＴトランジスタである請求項７に記載の画素ユニット回路。
【請求項９】
前記画素ユニット回路は、
ＳＣＡＮをハイレベルにして、ＥＭ及びＥＭＢをローレベルにすることで、第二のトランジスタ（１２）、第三のトランジスタ（２１）、第四のトランジスタ（２２）及び第五のトランジスタ（２３）がオンされ、第一のトランジスタ（１１）がオフされ、第一のコンデンサ（３）が放電される第一段階と、
ＳＣＡＮをハイレベルにして、ＥＭＢをローレベルにして、ＥＭをハイレベルにすることで、ＥＭが高くなる瞬間で、第二のトランジスタ（１２）、第三のトランジスタ（２１）及び第四のトランジスタ（２２）がオンされ、第一のトランジスタ（１１）及び第五のトランジスタ（２３）がオフされ、第三のトランジスタ（２１）がダイオード接続を形成し、ＮＧスポットの電圧がＡＲＶＤＤに充電されて段々上昇して第三のトランジスタ（２１）をオフさせるとともに、ＮＤスポットがＯＬＥＤ（４）に放電される第二段階と、
ＳＣＡＮをローレベルにして、ＥＭ及びＥＭＢをハイレベルにすることで、第一のトランジスタ（１１）及び第三のトランジスタ（２１）がオンされ、第二のトランジスタ（１２）、第四のトランジスタ（２２）及び第五のトランジスタ（２３）がオフされる第三段階と、
ＳＣＡＮをハイレベルにして、ＥＭをローレベルにして、ＥＭＢをハイレベルにすることで、第三のトランジスタ（２１）及び第五のトランジスタ（２３）がオンされ、第一のトランジスタ（１１）、第二のトランジスタ（１２）及び第四のトランジスタ（２２）がオフされ、ＯＬＥＤ（４）が発光する第四段階という順で操作される請求項５に記載の画素ユニット回路。
【請求項１０】
前記画素ユニット回路は、
ＳＣＡＮ’をローレベルにして、ＥＭ’及びＥＭＢ’をハイレベルにすることで、第二のトランジスタ（１２’）、第三のトランジスタ（２１’）、第四のトランジスタ（２２’）及び第五のトランジスタ（２３’）がオンされ、第一のトランジスタ（１１’）がオフされ、第一のコンデンサ（３’）が放電される第一段階と、
ＳＣＡＮ’をローレベルにして、ＥＭＢ’をハイレベルにして、ＥＭ’をローレベルにすることで、第二のトランジスタ（１２’）、第三のトランジスタ（２１’）及び第四のトランジスタ（２２’）がオンされ、第一のトランジスタ（１１’）及び第五のトランジスタ（２３’）がオフされ、第三のトランジスタ（２１’）がダイオード接続を形成し、ＮＧ’スポット電圧が第三のトランジスタ(２１’)によってＡＲＶＳＳに放電して段々下降して第三のトランジスタ（２１’）をオフさせるとともに、ＮＤ’スポットがＡＲＶＤＤに充電される第二段階と、
ＳＣＡＮ’をハイレベルにして、ＥＭ’及びＥＭＢ’をローレベルにすることで、第一のトランジスタ（１１’）及び第三のトランジスタ（２１’）がオンされ、第二のトランジスタ（１２’）、第四のトランジスタ（２２’）及び第五のトランジスタ（２３’）がオフされる第三段階と、
ＳＣＡＮ’をローレベルにして、ＥＭ’をハイレベルにして、ＥＭＢ’をローレベルにすることで、第三のトランジスタ（２１’）及び第五のトランジスタ（２３’）がオンされ、第一のトランジスタ（１１’）、第二のトランジスタ（１２’）及び第四のトランジスタ（２２’）がオフされ、ＯＬＥＤ（４’）が発光する第四段階という順で操作される請求項８に記載の画素ユニット回路。
【請求項１１】
複数の直列する請求項１〜１０のいずれか１項に記載の画素ユニット回路を有することを特徴とするＯＬＥＤ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画素ユニット回路及び有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）表示装置に関する。
【背景技術】
【０００２】
電流型発光素子として、ＯＬＥＤはますます高性能表示に応用されている。表示サイズの増大に伴い、従来のパッシブ・マトリクス有機発光ダイオード（Ｐａｓｓｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ、ＰＭＯＬＥＤ）表示において、更なる短い１つの画素の駆動時間が要求されるので、瞬間電流を大きくして電力消費を増大する必要がある。それとともに、大きい電流の使用によってインジウムスズ酸化物（ＩＴＯ）ラインに電圧降下が大きすぎるようになり、ＯＬＥＤの作業電圧が高すぎるようになり、ＯＬＥＤの效率が下降してしまう。アクティブマトリクス有機発光ダイオード（Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ、ＡＭＯＬＥＤ）表示は、スイッチトランジスタによって入力されたＯＬＥＤ電流をラインずつにスキャンすることで、上記問題をうまく解決した。
【０００３】
ＡＭＯＬＥＤバックプレーンを設計するとき、一例として、まず、ＡＭＯＬＥＤは、ＯＬＥＤ素子に対応する電流を供給するよう低温多結晶シリコン薄膜トランジスタ（ＬＴＰＳ ＴＦＴ）で画素回路を構成することが多い。ＬＴＰＳ ＴＦＴは、一般的な非結晶シリコン薄膜トランジスタ（ａｍｏｒｐｈｏｕｓ−Ｓｉ ＴＦＴ）に比べ、より高い移動率及びより安定する特性を有するので、ＡＭＯＬＥＤ表示により適合する。然し、結晶化技術の制限により、大面積のガラス基板に形成されるＬＴＰＳ ＴＦＴは、例えば、閾値電圧、移動率等の電気学パラメータに常に不均一性を有する。この不均一性は、ＯＬＥＤの電流差異及び輝度差異になってしまい、肉眼に感知される。即ち、ムラ（ｍｕｒａ）現象が生じてしまう。
【０００４】
第二に、大きいサイズの表示に、バックプレーン電源線にある程度電気抵抗を有し、且全ての画素の駆動電流がバックプレーン正電源（ＡＲＶＤＤ）により供給されるので、バックプレーンにおいて、ＡＲＶＤＤ電源の供電位置領域に近い電源電圧は供電位置から遠い領域の電源電圧より高い。このような現象はＩＲ Ｄｒｏｐと称する。ＡＲＶＤＤの電圧は電流に関わるので、ＩＲ Ｄｒｏｐによって異なる領域の電流が異なるようになり、表示の時にムラ現象が生じてしまう。
【０００５】
第三に、ＯＬＥＤ素子が蒸着されるとき、膜厚の不均一によって電気学性能の非均一性ももたらす。図１はＯＬＥＤ輝度、ＯＬＥＤ閾値電圧及びＯＬＥＤ作業時間の関係を示す概略図である。図１において、「
【数１】
2012242838.tif 000003
」は輝度を示し、「
【数２】
2012242838.tif 000004
」はＯＬＥＤの閾値電圧を示す。図１に示すように、長時間の作業を行った後、ＯＬＥＤ内部の電気学性能の劣化によって閾値電圧ＶＯＬＥＤ_０が高くなり、発光效率が下降し、輝度が下降する。
【０００６】
現在、ＯＬＥＤ素子の劣化を補償することは１つの重要課題になった。ＯＬＥＤの劣化によって、固定画面を長時間に表示する領域に画像残影（Image Sticking）が生じ、表示效果が影響される。
【０００７】
図２はＯＬＥＤの輝度損失とＯＬＥＤの閾値電圧との関係を示す概略図である。図３はＯＬＥＤの輝度と電流密度の関係を示す概略図である。図３において、「
【数３】
2012242838.tif 000005
」は赤い光のＯＬＥＤの輝度と電流密度の関係を示し、「
【数４】
2012242838.tif 000006
」は緑色光のＯＬＥＤの輝度と電流密度の関係を示し、「
【数５】
2012242838.tif 000007
」は青い光のＯＬＥＤと電流密度の関係を示す。図２及び図３に示すように、ＯＬＥＤの閾値電圧の上昇は輝度損失とほぼリニア関係をなし、ＯＬＥＤ電流密度と輝度の関係もリニア関係であるので、ＯＬＥＤの劣化を補償するとき、ＯＬＥＤの閾値電圧の増大に従って、ＯＬＥＤの駆動電流をリニア増加させることで、輝度損失を補償することができる。
【０００８】
ＡＭＯＬＥＤはドライブのタイプによってデジタル型、電流型及び電圧型に分ける。デジタル型駆動法は、ＴＦＴをスイッチとして駆動時間を制御することでグレーレベル（grey level）を実現し、不均一性を補償する必要がないが、作業頻度が表示サイズの増大に伴って倍に上昇し、電力消費が大きくなり、一定の範囲内に設計が物理の極限になるので、大きいサイズの表示に適合ではない。電流型駆動法は、駆動トランジスタに大きさの異なる電流を直接に供給することでグレーレベルを実現し、ＴＦＴ不均一性及びＩＲ Ｄｒｏｐを比較的によく補償できるが、低いグレーレベル信号を書き込みとき、小さい電流でデータラインにおけるより大きい寄生容量を充電することで、書き込み時間が長すぎるようになる。この問題は、大きいサイズ表示で特に厳しくて克服しがたい。電圧型駆動方法は従来のＡＭＬＣＤ駆動方法に類似し、駆動ＩＣによって１つのグレーレベルを示す電圧信号を供給し、該電圧信号は画素回路内で駆動管の電流信号に変換し、ＯＬＥＤを駆動して輝度グレーレベルを実現する。このような方法は、駆動速度が速く、簡単に実現できるメリットを有し、大きいサイズのパネルの駆動に適合するので、業界に広く採用されたが、余分のＴＦＴ及びコンデンサ素子を設計してＴＦＴ不均一性及びＩＲ Ｄｒｏｐを補償する必要がある。
【０００９】
図４は従来技術において２つのＴＦＴトランジスタ、１つのコンデンサ及び１つのＯＬＥＤからなる最も伝統的な電圧駆動型画素ユニット回路構造（２Ｔ１Ｃ）を示す概略図である。それにおいて、スイッチトランジスタＴ２はデータラインにおけるデータ電圧を駆動トランジスタＴ１のゲート電極に伝送し、駆動トランジスタＴ１はこのデータ電圧を対応する電流に転換してＯＬＥＤに供給する。正常に作業するとき、駆動トランジスタＴ１は飽和領域にあり、１つのラインのスキャン時間内に定電流を供給すべきである。その電流は下式で表す。即ち、
【数６】
2012242838.tif 000008
それにおいて、μPはキャリヤー移動率であり、ＣOXはゲート酸化層容量であり、Ｗ/Ｌはトランジスタの幅と長さの比であり、ＶＤＡＴＡはデータ電圧であり、ＡＲＶＤＤはＡＭＯＬＥＤバックプレーンの電源であって全ての画素ユニットに共有され、ＶＴｈはトランジスタの閾値電圧である。上式から分かるように、異なる画素ユニット間のＶＴｈが異なれば、電流が異なるようになる。また、ＯＬＥＤ素子の劣化に従って、定電流を供給しても、ＯＬＥＤの発光輝度が下降する。
【００１０】
目前では、ＶＴｈ均一性及びＩＲ Ｄｒｏｐを補償する画素ユニット構造は複数ある。然し、ある画素ユニット構造は駆動トランジスタのＶＴｈ不均一性を補償できるが、ＩＲ Ｄｒｏｐ及びＯＬＥＤの劣化による輝度損失を補償できない。ある画素ユニット回路は、駆動トランジスタのＶＴｈ不均一性及びＩＲ Ｄｒｏｐを補償できるが、ＯＬＥＤの劣化による輝度損失を補償できない。ある画素ユニット回路はＶＴｈ不均一性、ＩＲ Ｄｒｏｐ及びＯＬＥＤの劣化による影響を補償できるが、電流型駆動であるので、大きいサイズのパネルに応用できない。ある画素ユニット回路は、ＯＬＥＤ劣化による影響を補償できるが、ＶＴｈ不均一性及びＩＲ Ｄｒｏｐを補償できない。従って、従来技術に係る画素回路は、ＴＦＴ駆動トランジスタの閾値電圧ＶＴｈの不均一性、バックプレーン電源のＩＲ Ｄｒｏｐ及びＯＬＥＤ劣化による影響を効果的に補償するとともに、大きいサイズのパネルに適用することができない。
【発明の概要】
【課題を解決するための手段】
【００１１】
本発明はＴＦＴ駆動管の閾値電圧の不均一性、バックプレーン電源のＩＲ Ｄｒｏｐ及びＯＬＥＤ劣化による影響を効果的に補償できるとともに、大きいサイズのパネルに応用できる画素ユニット回路及びＯＬＥＤ表示装置である。
【００１２】
本発明の１つの実施例は、第一のサブ回路モジュール、第二のサブ回路モジュール、第一のコンデンサ及び有機発光表示ダイオードＯＬＥＤを有する画素ユニット回路であって、
第一のサブ回路モジュールの一方の入力端がデータラインに接続され、
第一のサブ回路モジュールの他方の入力端が第二のサブ回路モジュールの出力端およびＯＬＥＤの第一端に接続され、
第一のサブ回路モジュール的出力端と第二のサブ回路モジュールの入出力端とが第一のコンデンサによって接続され、
第二のサブ回路モジュールの入力端とＯＬＥＤの第二端との間にバックプレーンの正負電源の電圧差が印加される。
【００１３】
１つの例示では、前記第一のサブ回路モジュールは入力電圧を選択してコンデンサに出力するものであり、前記第二のサブ回路モジュールは入力電圧を電流に転換してＯＬＥＤに供給するものである。
【００１４】
１つの例示では、前記ＯＬＥＤの第一端はＯＬＥＤ（４）のアノードで、前記ＯＬＥＤの第二端はＯＬＥＤ（４）のカソードであり、第一のサブ回路モジュール（１）は、前記他方の入力端がＯＬＥＤ（４）のアノードに接続され、出力端のＮＤスポットが第一のコンデンサ（３）の一端に接続される。第二のサブ回路モジュール（２）は、入力端がバックプレーンの正電源ＡＲＶＤＤに接続され、入出力端のＮＧスポットが第一のコンデンサ（３）の他端に接続され、出力端がＯＬＥＤ（４）のアノードに接続され、ＯＬＥＤ（４）のカソードがバックプレーンの負電源ＡＲＶＳＳに接続される。
【００１５】
好ましいのは、前記第一のサブ回路モジュール（１）は、ゲート電極に制御信号ＳＣＡＮが入力され、ソース電極がデータラインに接続され、ドレイン電極がＮＤスポットに対応する第一のトランジスタ（１１）と、ゲート電極に制御信号ＥＭＢが入力され、ドレイン電極がＮＤスポットに対応し、ソース電極がＯＬＥＤ（４）のアノードに接続される第二のトランジスタ（１２）とを備え、前記第一のトランジスタ（１１）及び第二のトランジスタ（１２）はＰ型ＴＦＴトランジスタである。
【００１６】
好ましいのは、前記第二のサブ回路モジュール（２）は、ゲート電極がＮＧスポットに対応し、ドレイン電極がＡＲＶＤＤに接続7される第三のトランジスタ（２１）と、ゲート電極に制御信号ＥＭＢが入力され、ドレイン電極がＮＧスポットに対応し、ソース電極が第三のトランジスタ（２１）のソース電極に接続される第四のトランジスタ（２２）と、ゲート電極に制御信号ＥＭが入力され、ドレイン電極が第三のトランジスタ（２１）のソース電極に接続され、ソース電極がＯＬＥＤ（４）のアノードに接続される第五のトランジスタ（２３）と、一端がＮＧスポットに対応し、他端がＡＲＶＤＤに接続される第二のコンデンサ（２４）と、を備え、前記第三のトランジスタ（２１）、第四のトランジスタ（２２）、第五のトランジスタ（２３）はＰ型ＴＦＴトランジスタである。
【００１７】
他の例示では、前記ＯＬＥＤの第一端はＯＬＥＤ（４’）のカソードで、前記ＯＬＥＤの第二端はＯＬＥＤ（４’）のアノードであり、第一のサブ回路モジュール（１’）は、前記他方の入力端がＯＬＥＤ（４’）のカソードに接続され、出力端のＮＤ’スポットが第一のコンデンサ（３’）の一端に接続され、第二のサブ回路モジュール（２’）は、入力端がＡＲＶＳＳに接続され、入出力端のＮＧ’スポットが第一のコンデンサ（３’）の他端に接続され、出力端がＯＬＥＤ（４’）のカソードに接続され、ＯＬＥＤ（４’）のアノードがＡＲＶＤＤに接続される。
【００１８】
好ましいのは、前記第一のサブ回路モジュール（１’）は、ゲート電極に制御信号ＳＣＡＮ’が入力され、ソース電極がデータラインに接続され、ドレイン電極がＮＤ’スポットに対応する第一のトランジスタ（１１’）と、ゲート電極に制御信号ＥＭＢ’が入力され、ドレイン電極がＮＤ’スポットに対応し、ソース電極がＯＬＥＤ（４’）のカソードに接続される第二のトランジスタ（１２’）と、を備え、前記第一のトランジスタ（１１’）及び第二のトランジスタ（１２’）はＮ型ＴＦＴトランジスタである。
【００１９】
好ましいのは、前記第二のサブ回路モジュール（２’）は、ゲート電極がＮＧ’スポットに対応し、ドレイン電極がＡＲＶＳＳに接続される第三のトランジスタ（２１’）と、ゲート電極に制御信号ＥＭＢ’が入力され、ドレイン電極がＮＧ’スポットに対応し、ソース電極が第三のトランジスタ（２１’）のソース電極に接続される第四のトランジスタ（２２’）と、ゲート電極に制御信号ＥＭ’が入力され、ドレイン電極が第三のトランジスタ（２１’）のソース電極に接続され、ソース電極がＯＬＥＤ（４’）のカソードに接続される第五のトランジスタ（２３’）と、一端がＮＧ’スポットに対応し、他端がＡＲＶＳＳに接続される第二のコンデンサ（２４’）と、を備え、前記第三のトランジスタ（２１’）、第四のトランジスタ（２２’）及び第五のトランジスタ（２３’）はＮ型ＴＦＴトランジスタである。
【００２０】
１つの例示では、前記画素ユニット回路は、以下の順で操作される。即ち、第一段階は、ＳＣＡＮをハイレベルにして、ＥＭ及びＥＭＢをローレベルにすることで、第二のトランジスタ（１２）、第三のトランジスタ（２１）、第四のトランジスタ（２２）及び第五のトランジスタ（２３）がオンされ、第一のトランジスタ（１１）がオフされ、第一のコンデンサ（３）が放電され、第二段階は、ＳＣＡＮをハイレベルにして、ＥＭＢをローレベルにして、ＥＭをハイレベルにすることで、ＥＭが高くなる瞬間で、第二のトランジスタ（１２）、第三のトランジスタ（２１）及び第四のトランジスタ（２２）がオンされ、第一のトランジスタ（１１）及び第五のトランジスタ（２３）がオフされ、第三のトランジスタ（２１）がダイオード接続を形成し、ＮＧスポット電圧がＡＲＶＤＤに充電されて段々上昇して第三のトランジスタ（２１）をオフさせるとともに、ＮＤスポットがＯＬＥＤ（４）に放電され、第三段階は、ＳＣＡＮをローレベルにして、ＥＭ及びＥＭＢをハイレベルにすることで、第一のトランジスタ（１１）及び第三のトランジスタ（２１）がオンされ、第二のトランジスタ（１２）、第四のトランジスタ（２２）及び第五のトランジスタ（２３）がオフされ、第四段階では、ＳＣＡＮをハイレベルにして、ＥＭをローレベルにして、ＥＭＢをハイレベルにすることで、第三のトランジスタ（２１）及び第五のトランジスタ（２３）がオンされ、第一のトランジスタ（１１）、第二のトランジスタ（１２）及び第四のトランジスタ（２２）がオフされ、ＯＬＥＤ（４）が発光する。
【００２１】
他の例示では、前記画素ユニット回路は以下の順で操作される。即ち、
第一段階は、ＳＣＡＮ’をローレベルにして、ＥＭ’及びＥＭＢ’をハイレベルにすることで、第二のトランジスタ（１２’）、第三のトランジスタ（２１’）、第四のトランジスタ（２２’）及び第五のトランジスタ（２３’）がオンされ、第一のトランジスタ（１１’）がオフされ、第一のコンデンサ（３’）が放電され、第二段階は、ＳＣＡＮ’をローレベルにして、ＥＭＢ’をハイレベルにして、ＥＭ’をローレベルにすることで、第二のトランジスタ（１２’）、第三のトランジスタ（２１’）及び第四のトランジスタ（２２’）がオンされ、第一のトランジスタ（１１’）及び第五のトランジスタ（２３’）がオフされ、第三のトランジスタ（２１’）がダイオード接続を形成し、ＮＧ’スポットの電圧が第三のトランジスタ(２１’)を介してＡＲＶＳＳに放電して段々下降して第三のトランジスタ（２１’）をオフさせるとともに、ＮＤ’スポットがＡＲＶＤＤに充電され、第三段階は、ＳＣＡＮ’をハイレベルにして、ＥＭ’及びＥＭＢ’をローレベルにすることで、第一のトランジスタ（１１’）及び第三のトランジスタ（２１’）がオンされ、第二のトランジスタ（１２’）、第四のトランジスタ（２２’）及び第五のトランジスタ（２３’）がオフされ、第四段階は、ＳＣＡＮ’をローレベルにして、ＥＭ’をハイレベルにして、ＥＭＢ’をローレベルにすることで、第三のトランジスタ（２１’）及び第五のトランジスタ（２３’）がオンされ、第一のトランジスタ（１１’）、第二のトランジスタ（１２’）及び第四のトランジスタ（２２’）がオフされ、ＯＬＥＤ（４’）が発光する。
【００２２】
複数の直列する画素ユニット回路を有するＯＬＥＤ表示装置であって、各画素ユニット回路は、第一のサブ回路モジュール、第二のサブ回路モジュール、第一のコンデンサ及び有機発光表示ダイオードＯＬＥＤを有し、第一のサブ回路モジュールは、一方の入力端がデータラインに接続され、他方の入力端が第二のサブ回路モジュールの出力端およびＯＬＥＤの一端に接続され、第一のサブ回路モジュールの出力端と第二のサブ回路モジュールの入出力端とは第一のコンデンサによって接続され、第二のサブ回路モジュールの入力端とＯＬＥＤの他端との間にバックプレーンの正負電源の電圧差が印加される。
【００２３】
本発明に係る画素ユニット回路は、従来の画素ユニット回路に比べて、ＯＬＥＤ素子の劣化による影響、ＴＦＴ駆動管の閾値電圧の不均一性及びバックプレーン電源のＩＲ Ｄｒｏｐを効果的に補償でき、表示效果を向上できる。さらに、本発明に係る画素ユニット回路は、電圧フイードバック技術に基づいて設計されるものであるので、大きいサイズのパネルに適用できる。
【図面の簡単な説明】
【００２４】
【図１】ＯＬＥＤ輝度、ＯＬＥＤ閾値電圧及びＯＬＥＤ作業時間の関係を示す概略図である。
【図２】ＯＬＥＤの輝度損失とＯＬＥＤの閾値電圧の関係を示す概略図である。
【図３】ＯＬＥＤの輝度と電流密度の関係を示す概略図である。
【図４】従来技術における電圧駆動型画素ユニットの回路構造を示す概略図である。
【図５】本発明における画素ユニット回路の構造を示す概略図である。
【図６】本発明実施例における画素ユニット回路の詳細構造を示す概略図である。
【図７】本発明実施例におけるＳＣＡＮ、ＥＭ及びＥＭＢの制御信号波形を示す概略図である。
【図８】本発明実施例の第１段階の作業状況を示す概略図である。
【図９】本発明実施例の第２段階の作業状況を示す概略図である。
【図１０】本発明実施例の第３段階の作業状況を示す概略図である。
【図１１】本発明実施例の第４段階の作業状況を示す概略図である。
【図１２】本発明実施例に係る画素ユニット回路で閾値電圧の不均一性を補償する模擬結果を示す概略図である。
【図１３】本発明実施例に係る画素ユニット回路でＩＲ Ｄｒｏｐを補償する模擬結果を示す概略図である。
【図１４】本発明実施例に係る画素ユニット回路でＯＬＥＤ劣化を補償する模擬結果を示す概略図である。
【図１５】本発明実施例においてハイレベルでオンされるＮ型トランジスタによって実現される画素ユニット回路の構造全体を示す概略図である。
【図１６】本発明実施例においてハイレベルでオンされるＮ型トランジスタによって実現される画素ユニット回路の具体的な構造を示す概略図である。
【図１７】本発明実施例においてＳＣＡＮ’、ＥＭ’及びＥＭＢ’の制御信号波形を示す概略図である。
【発明を実施するための形態】
【００２５】
本発明は、第一のサブ回路モジュール、第二のサブ回路モジュール、コンデンサおよび有機発光表示ダイオードＯＬＥＤを備える画素ユニット回路において、
第一のサブ回路モジュールの一方の入力端はデータラインに接続され、
第一のサブ回路モジュールの他方の入力端は第二のサブ回路モジュールの出力端及びＯＬＥＤの一端に接続され、
第一のサブ回路モジュールの出力端と第二のサブ回路モジュールの入出力端はコンデンサによって接続され、
第二のサブ回路モジュールの入力端とＯＬＥＤの他端との間にバックプレーンの正負電源の電圧差が印加される。
【００２６】
前記第一のサブ回路モジュールは入力電圧を選択してコンデンサに出力するものであり、前記第二のサブ回路モジュールは入力電圧を電流に転換してＯＬＥＤに供給するものである。
【００２７】
図５は本発明実施例に係る画素ユニット回路の構造を示す概略図である。図５に示すように、該画素ユニット回路は、サブ回路モジュール１、サブ回路モジュール２、コンデンサ３及びＯＬＥＤ４を有し、サブ回路モジュール１はデータラインとＯＬＥＤ４のアノードにそれぞれ接続される２つの入力端と、コンデンサ３の一端に接続される１つの出力端とを有し、サブ回路モジュール２は、ＡＲＶＤＤに接続される１つの入力端と、コンデンサ３的他端に接続される１つの入出力端と、ＯＬＥＤ４のアノードに接続される１つの出力端とを有する。該実施例では、サブ回路モジュール１の出力端もＮＤスポットと称し、サブ回路モジュール２の入出力端もＮＧスポットと称する。言い換えれば、該実施例の画素ユニット回路において、サブ回路モジュール１は、入力がデータ電圧ＶＤＡＴＡ及びＯＬＥＤアノードの電圧であり、出力がＮＤスポットであり。サブ回路モジュール２は、１つの入力信号がＡＲＶＤＤであり、１つの電圧入出力ポートがＮＧスポットであり、１つの電流出力ポートがＯＬＥＤ４のアノードに接続され、コンデンサ３がＮＤスポットとＮＧスポットとの間に接続され、ＯＬＥＤ４のカソードがバックプレーンの負電源（ＡＲＶＳＳ）に接続される。
【００２８】
図５に示す画素ユニット回路において、サブ回路モジュール１は入力電圧（ＶＤＡＴＡ又はＶＯＬＥＤ）を選択してＮＤに出力するものであり、サブ回路モジュール２は入力電圧を電流に転換してＯＬＥＤ供給するものであり、その出力をf（ＶＮＧ,ＡＲＶＤＤ,ＶＴｈ)＝IＯＬＥＤという式で表し、それは２つの段階によって作業を行う。即ち、第一段階は補償段階であり、この段階では、ＮＤスポットの電圧がＶＯＬＥＤ_０（ＶＯＬＥＤ_０がＯＬＥＤ閾値電圧である）に制御され、このとき、サブ回路モジュール２のＮＧスポットが出力ポートになり、ＮＧスポットの電圧がＡＲＶＤＤ＋ＶＴｈに制御され、ＶＴｈは画素ユニット回路に用いられるトランジスタの閾値電圧である。第二段階は演算段階であり、該段階では、サブ回路モジュール１が出力するＮＤスポット電圧がＶＤＡＴＡに制御され、このとき、サブ回路モジュール２のＮＧスポットが入力ポートになり、コンデンサのブートストラップ効果によって、ＮＧスポット電圧がｋ・(ＶＤＡＴＡ−ＶＯＬＥＤ_０)＋ＡＲＶＤＤ＋ＶＴｈになり、サブ回路モジュール２はこの入力電圧を電流に転化し、転化中に上述のＮＧスポット電圧を表す式におけるＡＲＶＤＤとＶＴｈの項を消去して、出力電流をＡＲＶＤＤ、ＶＴｈと無関係にさせ、つまり、閾値電圧の不均一性とＩＲ Ｄｒｏｐを補償するとともに、サブ回路モジュール２は出力電流をＶＯＬＥＤ_０と正比例にして、即ち、ＶＯＬＥＤ_０が大きいほど出力電流が大きくなり、比例係数ｋによって両者の関係を調節して、ＯＬＥＤの減衰による電流の下降、発光効率の低下による影響を補償する。該画素ユニット回路は従来の画素構造に比べてＯＬＥＤ素子の劣化及びＴＦＴ駆動管の閾値電圧の不均一性、バックプレーン電源のＩＲ Ｄｒｏｐを効果的に補償できる。
【００２９】
図６は本発明実施例に係る画素ユニット回路の詳細構造を示す概略図である。図６に示すように、該画素ユニット回路は、５つのＰ型ＴＦＴトランジスタ、１つのＯＬＥＤ及び２つのコンデンサからなり、ＡＲＶＤＤはハイレベルの電源信号であり、ＡＲＶＳＳはローレベルの電源信号であり、回路全体は３つの制御信号ＳＣＡＮ、ＥＭ及びＥＭＢに制御される。図７はＳＣＡＮ、ＥＭ及びＥＭＢの制御信号波形を示す。
【００３０】
図５及び図６に示すように、サブ回路モジュール１はトランジスタ１１及びトランジスタ１２を備え、サブ回路モジュール２はトランジスタ２１、トランジスタ２２、トランジスタ２３及びコンデンサ２４を備え、
トランジスタ１１はゲート電極に制御信号ＳＣＡＮが入力され、ソース電極がデータラインに接続され、ドレイン電極がＮＤスポットに対応し、
トランジスタ１２はゲート電極に制御信号ＥＭＢが入力され、ドレイン電極がＮＤスポット（即ち、トランジスタ１２のドレイン電極とトランジスタ１１のドレイン電極とが接続される）に対応し、ソース電極がＯＬＥＤ４のアノードに接続され、
トランジスタ２１はゲート電極がＮＧスポットに対応し、ドレイン電極にＡＲＶＤＤが入力され、
トランジスタ２２はゲート電極に制御信号ＥＭＢが入力され、ドレイン電極がＮＧスポットに対応し、ソース電極がトランジスタ２１のソース電極に接続され、
トランジスタ２３はゲート電極に制御信号ＥＭが入力され、ドレイン電極がトランジスタ２１のソース電極に接続され、ソース電極がＯＬＥＤ４のアノードに接続され、
コンデンサ２４は一端がＮＧスポットに対応し、他端がＡＲＶＤＤに接続される。
【００３１】
これから分かるように、サブ回路モジュール１は、２つの入力端がそれぞれトランジスタ１１及びトランジスタ１２のソース電極に対応し、出力端がトランジスタ１１またはトランジスタ１２のドレイン電極に対応する。サブ回路モジュール２は、入力端がトランジスタ２１のドレイン電極に対応し、入出力端がトランジスタ２１のゲート電極に対応し、出力端がトランジスタ２３のソース電極に対応する。
【００３２】
図６に示す画素ユニット回路は、図７に示す制御信号波形に基づき、作業が以下の４つの段階に分ける。
第１段階はプレチャージ段階である。図８に示すように、この段階では、ＳＣＡＮがハイレベルであり、ＥＭ及びＥＭＢがローレベルである。この時、トランジスタ２１、トランジスタ２２、トランジスタ１２及びトランジスタ２３がオンされ、トランジスタ１１がオフされ、コンデンサ３が放電され、ＮＧスポットの電位はＡＲＶＤＤ＋ＶＴｈＰより小さく、ＶＴｈＰがＰ型ＴＦＴトランジスタ２１の閾値電圧（ＶＴｈＰ＜０）である。
第２段階は補償段階である。図９に示すように、この段階では、ＳＣＡＮがハイレベルであり、ＥＭＢがローレベルであり,ＥＭがハイレベルである。ＥＭが高くなる瞬間で、トランジスタ２１、トランジスタ２２及びトランジスタ１２がオンされ、トランジスタ１１、トランジスタ２３がオフされる。トランジスタ２１がダイオード接続を形成し、ＮＧスポットの電圧がＡＲＶＤＤにより充電されて段々ＡＲＶＤＤ＋ＶＴｈＰまで上昇してトランジスタ２１をオフさせるとともに、ＯＬＥＤ４がオフされ電流が流れなくなるまでＮＤスポットがＯＬＥＤ４により放電される。この時、ＮＤ電圧がＶＯＬＥＤ_０、即ち、ＯＬＥＤ４の閾値電圧になる。
第３段階は演算段階である。図１０に示すように、この段階では、ＳＣＡＮがローレベルであり、ＥＭ及びＥＭＢがハイレベルである。トランジスタ２１及びトランジスタ１１がオンされ、トランジスタ２２、トランジスタ１２及びトランジスタ２３がオフされる。この時、データラインの電圧がコンデンサ３のＮＤスポットに印加される。ＮＧスポットには直流通路がないので、該スポットの電荷総量は、下式のように、段階２に対して不変すべきである。
【数７】
2012242838.tif 000009
演算して、
【数８】
2012242838.tif 000010
を得る。
第４段階は保持発光段階、図１１に示すように、この段階では、ＳＣＡＮがハイレベルであり、ＥＭがローレベルであり、ＥＭＢがハイレベルである。トランジスタ２１及びトランジスタ２３がオンされ、トランジスタ２２、トランジスタ１１及びトランジスタ１２がオフされる。この時、ＮＧスポットの電圧がコンデンサ２４に保存され、トランジスタ２３がオンされた後、電流がＯＬＥＤ４に供給されてそれを発光させる。この時、トランジスタ２１を流れる電流は、
【数９】
2012242838.tif 000011
上記の式から分かるように、トランジスタ２１を流れる電流はトランジスタ閾値電圧及びＡＲＶＤＤに関係ないので、本実施例における画素ユニット回路は、トランジスタ閾値電圧の不均一性及びＩＲ Ｄｒｏｐの影響をほぼ除去した。
【００３３】
図１２は本発明実施例に係る画素ユニット回路でトランジスタ閾値電圧の不均一性を補償する模擬結果を示す概略図である。この図において、「
【数１０】
2012242838.tif 000012
」は従来構造の２Ｔ１Ｃでトランジスタ閾値電圧とIＯＬＥＤとの関係を示し、「
【数１１】
2012242838.tif 000013
」は本実施例の構造の５Ｔ２Ｃでトランジスタ閾値電圧とIＯＬＥＤとの関係を示す。図１２に示すように、従来構造の２Ｔ１Ｃに基づき、トランジスタ閾値電圧が±０.６Ｖドリフトした場合に、その電流が最大１.８倍以上ドリフトする可能性がある。本実施例における５Ｔ２Ｃの構造に基づき、閾値電圧が±０.６Ｖドリフトした場合に、その電流の波動は２.５％より小さい。
【００３４】
図１３は本発明実施例に係る画素ユニット回路でＩＲ Ｄｒｏｐを補償する模擬結果を示す概略図である。この図において、「
【数１２】
2012242838.tif 000014
」は従来構造の２Ｔ１ＣでＡＲＶＤＤ電圧降下とIＯＬＥＤとの関係を示し、「
【数１３】
2012242838.tif 000015
」は本実施例における５Ｔ２Ｃ構造でＡＲＶＤＤ電圧降下とIＯＬＥＤとの関係を示す。図１３に示すように、従来構造の２Ｔ１Ｃに基づき、ＡＲＶＤＤ電圧降下のドリフトが±０.５Ｖであり、その電流の最大が８１％ドリフトする。本実施例における５Ｔ２Ｃの構造に基づき、ＡＲＶＤＤ電圧降下のドリフトが±０.５Ｖである場合に、その電流波動は３.５％以下である。
【００３５】
それとともに、電流IＯＬＥＤはＯＬＥＤの閾値電圧ＶＯＬＥＤ_０に関連し、ＯＬＥＤの劣化による輝度損失を補償できる。ＯＬＥＤ素子が劣化するとき、ＶＯＬＥＤ_０は段々大きくなり、発光效率が下降するので、同じ輝度を維持するにはトランジスタ２１を駆動してより大きい電流を提供する必要がある。実際の応用に、ＶＤＡＴＡ＜０かつＶＤＡＴＡ＜ＶＯＬＥＤ_０にすれば、ＶＯＬＥＤ_０の増大に従い、｜ＶＤＡＴＡ−ＶＯＬＥＤ_０｜が大きくなり、IＯＬＥＤを増大させ、ＯＬＥＤの輝度損失を補償する。
【００３６】
テーラー（Taylor）展開から分かるように、ＯＬＥＤ閾値電圧がドリフトすれば、ドリフト後の閾値電圧はＶ’ＯＬＥＤ_０＝ＶＯＬＥＤ_０＋ΔＶＯＬＥＤ_０ように表せるので、IＯＬＥＤはΔＶＯＬＥＤ_０に対して一次元近似展開式が以下のとおりである。
【数１４】
2012242838.tif 000016
IＯＬＥＤとΔＶＯＬＥＤ_０はリニア関係をなすので、具体的に実施するとき、ＯＬＥＤ劣化の測定結果により、コンデンサ２４とコンデンサ３の容量比例を調節することでそのＶＯＬＥＤ_０の係数を調節し、輝度−ΔＶＯＬＥＤ_０曲線と相補にさせ、ＯＬＥＤの劣化による輝度損失をちょうど補償する。
【００３７】
図１４は本発明実施例に係る画素ユニット回路ではＯＬＥＤ劣化を補償する模擬結果を示す概略図である。この図において、「
【数１５】
2012242838.tif 000017
」は従来構造の２Ｔ１ＣでＯＬＥＤ閾値電圧とIＯＬＥＤとの関係を示し、「
【数１６】
2012242838.tif 000018
」は本実施例に係る５Ｔ２ＣでＯＬＥＤの閾値電圧とIＯＬＥＤとの関係を示す。図１４に示すように、従来構造の２Ｔ１Ｃに基づき、ＯＬＥＤ閾値電圧が０〜０.８Ｖドリフトしたとき、その電流は遅く減少する傾向があるので、表示輝度の下降が激しくなる。それに対して、本実施例の構造の５Ｔ２Ｃに基づき、電流はＯＬＥＤの閾値電圧の増大に従って同期リニアに増加し、ＯＬＥＤの輝度損失を効果的に補償できる。コンデンサ２４とコンデンサ３の容量比例を調節することは、電流の増加速度及び範囲を制御できる。
【００３８】
エミュレーション比較により、本実施例に係る画素ユニット回路を用いることは、トランジスタ閾値電圧の不均一性及びＩＲ Ｄｒｏｐを効果的に補償でき、電流のドリフトをそれぞれ２.５％及び３.５％程度に制御でき、大きいサイズのパネル表示に適合である。特に、該実施例はＯＬＥＤの劣化による輝度損失を補償でき、製品の寿命を効果的に向上できる。
【００３９】
また、本発明の画素ユニット回路は、ローレベルでオンされるＰ型トランジスタによって実現できるだけでなく（図６に示すように）、ハイレベルでオンされるＮ型トランジスタによっても実現できることに注意する必要がある。図１５は、本発明の他の実施例に係るハイレベルでオンされるＮ型トランジスタの画素ユニット回路の構造全体を示し、図１６はその具体的な構造を示し、図１７は対応するＳＣＡＮ’、ＥＭ’及びＥＭＢ’の制御信号波形を示す。
【００４０】
図１５に示すように、該実施例に係る画素ユニット回路は、サブ回路モジュール１’、サブ回路モジュール２’、コンデンサ３’及びＯＬＥＤ ４’を備え、サブ回路モジュール１’は、データライン及びＯＬＥＤカソードに接続される２つの入力端と、コンデンサ３’の一端に接続されＮＤ’スポットに対応する１つの出力端とを有し、サブ回路モジュール２’は、ＡＲＶＳＳに接続される１つの入力端と、コンデンサ３’の他端に接続されかつＮＧ’スポットの他端に対応する１つの入出力端と、ＯＬＥＤ ４’のカソードに接続される１つの出力端とを有し、ＯＬＥＤ ４’のアノードはＡＲＶＤＤに接続される。
【００４１】
図１６に示すように、サブ回路モジュール１’は、トランジスタ１１’及びトランジスタ１２’を有し、前記トランジスタ１１’及びトランジスタ１２’はＮ型ＴＦＴトランジスタである。トランジスタ１１’は、ゲート電極に制御信号ＳＣＡＮ’が入力され、ソース電極がデータラインに接続され、ドレイン電極がＮＤ’スポットに対応する。トランジスタ１２’は、ゲート電極に制御信号ＥＭＢ’が入力され、ドレイン電極がＮＤ’スポットに対応し、ソース電極がＯＬＥＤ４’のカソードに接続される。
【００４２】
サブ回路モジュール２’はトランジスタ２１’、トランジスタ２２’、トランジスタ２３’及びコンデンサ２４’を備える。前記トランジスタ２１’、トランジスタ２２’及びトランジスタ２３’はＮ型ＴＦＴトランジスタである。トランジスタ２１’は、ゲート電極がＮＧ’スポットに対応し、ドレイン電極がＡＲＶＳＳに接続される。トランジスタ２２’は、ゲート電極に制御信号ＥＭＢ’が入力され、ドレイン電極がＮＧ’スポットに対応し、ソース電極がトランジスタ２１’のソース電極に接続される。トランジスタ２３’は、ゲート電極に制御信号ＥＭ’が入力され、ドレイン電極がトランジスタ２１’のソース電極に接続され、ソース電極がＯＬＥＤ ４’のカソードに接続される。コンデンサ２４’は、一端がＮＧ’スポットに対応し、他端がＡＲＶＳＳに接続される。
【００４３】
図１５に示す画素ユニット回路の作業は、２つの段階に分ける。第一段階は補償段階である。該段階では、ＮＤ’スポット電圧がＡＲＶＤＤ−ＶＯＬＥＤ_０に制御され、この時、サブ回路モジュール２のＮＧ’スポットが出力ポートであり、ＮＧ’スポットの電圧がＶＴｈに制御され、ＶＴｈは画素ユニット回路に用いられるトランジスタの閾値電圧である。第二段階は演算段階である。該段階では、サブ回路モジュール１が出力するＮＤ’スポット電圧がＶＤＡＴＡに制御され、この時、サブ回路モジュール２のＮＧ’スポットは入力ポートであり、このとき、コンデンサのブートストラップ効果により、ＮＧ’スポット電圧をｋ・(ＶＤＡＴＡ− ＡＲＶＤＤ−ＶＯＬＥＤ_０)＋ ＶＴｈに変更する。
【００４４】
図１６に示す画素ユニット回路は、図１７に示す制御信号波形に基づき、作業が以下の４つの段階に分ける。
第一段階は、ＳＣＡＮ’がローレベルであり、ＥＭ’及びＥＭＢ’がハイレベルである。これによって、トランジスタ（２１’）、トランジスタ（２２’）、トランジスタ（１２’）及びトランジスタ（２３’）がオンされ、トランジスタ（１１’）がオフされ、コンデンサ（３’）が放電される。
第二段階は、ＳＣＡＮ’がローレベルであり、ＥＭＢ’がハイレベルであり、ＥＭ’がローレベルである。これによって、トランジスタ（２１’）、トランジスタ（２２’）及びトランジスタ（１２’）がオンされ、トランジスタ（１１’）及びトランジスタ（２３’）がオフされ、トランジスタ（２１’）がダイオード接続を形成し、ＮＧ’スポット電圧がトランジスタ(２１’)によってＡＲＶＳＳへ放電されて段々下降してトランジスタ（２１’）をオフさせるとともに、ＮＤ’スポットがＡＲＶＤＤにより充電される。
第三段階では、ＳＣＡＮ’がハイレベルであり、ＥＭ’、ＥＭＢ’がローレベルである。これによって、トランジスタ（２１’）及びトランジスタ（１１’）がオンされ、トランジスタ（２２’）、トランジスタ（１２’）及びトランジスタ（２３’）がオフされる。
第四段階では、ＳＣＡＮ’がローレベルであり、ＥＭ’がハイレベルであり、ＥＭＢ’がローレベルである。これによって、トランジスタ（２１’）及びトランジスタ（２３’）がオンされ、トランジスタ（２２’）、トランジスタ（１１’）及びトランジスタ（１２’）がオフされ、ＯＬＥＤ（４’）が発光する。
前記トランジスタ（１１’）、トランジスタ（１２’）、トランジスタ（２１’）、トランジスタ（２２’）及びトランジスタ（２３’）はＮ型ＴＦＴトランジスタである。
【００４５】
本発明は、ＯＬＥＤ表示装置をさらに提供する。該ＯＬＥＤ表示装置は複数の直列する図５、図６、図１５または図１６に示す画素ユニット回路を有する。
【００４６】
これで分かるように、本発明は、電圧フイードバック技術のＡＭＯＬＥＤ画素構造を用いることで、ＯＬＥＤ素子の劣化及びＴＦＴ駆動トランジスタの閾値電圧の不均一性、バックプレーン電源のＩＲ Ｄｒｏｐを効果的に補償し、表示效果を向上できる。
【００４７】
以上は、本発明のより優れる実施例のみであり、本発明の保護範囲を限定するものではない。
【符号の説明】
【００４８】
１、２  サブ回路モジュール
３  コンデンサ
４  ＯＬＥＤ
１１、１２、２１、２２、２３  トランジスタ
２４  コンデンサ
【図１】
2012242838.tif 000019
【図２】
2012242838.tif 000020
【図４】
2012242838.tif 000021
【図５】
2012242838.tif 000022
【図６】
2012242838.tif 000023
【図７】
2012242838.tif 000024
【図８】
2012242838.tif 000025
【図９】
2012242838.tif 000026
【図１０】
2012242838.tif 000027
【図１１】
2012242838.tif 000028
【図１２】
2012242838.tif 000029
【図１３】
2012242838.tif 000030
【図１４】
2012242838.tif 000031
【図１５】
2012242838.tif 000032
【図１６】
2012242838.tif 000033
【図１７】
2012242838.tif 000034
【図３】
2012242838.tif 000035