(57)【要約】【課題】  低電力磁気ランダムアクセスメモリセルを提供する。【解決手段】  本発明は、熱アシスト書き込み操作又はスピントルクトランスファー（ＳＴＴ）に基づいた書き込み操作を実施するのに適した磁気ランダムアクセスメモリ（ＭＲＡＭ）セルに関する。このＭＲＡＭは、磁気トンネル接合を備える。磁気トンネル接合が、上部電極と、第１磁化方向を有する第１強磁性層と第１磁化方向に対して調節可能な第２磁化方向を有する第２強磁性層との間に形成されたトンネル障壁層と、前端層と、第２強磁性層が上に堆積された磁性層又は金属層とから構成される。第２強磁性層が、前端層とトンネル障壁層との間に形成されていて、約０．５ｎｍ〜約２ｎｍの厚さを有する。その結果、当該磁気トンネル接合は、約１００％より大きい磁気抵抗を有する。本明細書で開示するＭＲＡＭセルは、従来のＭＲＡＭセルに比べて電力消費が低い。【選択図】      図３
2012151476.tif 000002
【特許請求の範囲】
【請求項１】
熱アシスト書き込み操作又はスピントルクトランスファーに基づいた書き込み操作を実施するために適した磁気ランダムアクセスメモリセルにおいて、
当該磁気ランダムアクセスメモリセルは、磁気トンネル接合を備え、この磁気トンネル接合は、上部電極と、第１磁化方向を有する第１強磁性層と、前記第１磁化方向に対して調節され得る、第２磁化方向を有する第２強磁性層と、前記第１強磁性層と前記第２強磁性層との間のトンネル障壁層と、前端層とから構成され、
前記第２強磁性層は、前記前端層と前記トンネル障壁層の間にあり、
さらに、前記磁気トンネル接合は、磁性層又は金属層を有し、前記第２強磁性層が、前記磁性層又は金属層上に堆積されていて、
前記第２強磁性層は、約０．５ｎｍ〜約２ｎｍの厚さを有し、前記磁気トンネル接合は、約１００％より大きい磁気抵抗を有する、磁気ランダムアクセスメモリセル。
【請求項２】
前記第２強磁性層の前記第２磁化方向は、スピン分極電流を前記磁気トンネル接合に通電することによって可逆に調節され得る、請求項１に記載の磁気ランダムアクセスメモリセル。
【請求項３】
前記第２強磁性層は、Ｆｅ、Ｎｉ、Ｃｏ、Ｃｒ、Ｖ、Ｓｉ及びＢのうちの１つを有する合金から製造されるか又はこれらの任意の組合せを有する合金から製造される、請求項１に記載のＭＲＡＭセル。
【請求項４】
前記磁性層又は金属層は、前記第２強磁性層と接触する下層を有する、請求項１に記載の磁気ランダムアクセスメモリセル。
【請求項５】
前記下層は、Ｔａ、Ｔｉ、Ｃｕ、Ｒｕ、ＮｉＦｅ、ＴｉＷ、ＮｉＦｅＣｒ、ＣｏＳｉのうちの１つを有する金属多結晶合金又はＴａＮ、ＴｉＮ、ＣｕＮ、ＴｉＷＮ、ＣｏＳｉＮのうちの１つを有する金属多結晶合金から成る、請求項４に記載の磁気ランダムアクセスメモリセル。
【請求項６】
複数の磁気ランダムアクセスメモリセルをから成る磁気メモリデバイスにおいて、
各磁気ランダムアクセスメモリセルは、磁気トンネル接合を備え、この磁気トンネル接合は、上部電極と、第１磁化方向を有する第１強磁性層と前記第１磁化方向に対して調節可能な第２磁化方向を有する第２強磁性層との間に形成されたトンネル障壁層と、前端層と、前記第２強磁性層が堆積されている磁性層又は金属層とから構成され、
前記第２強磁性層は、前記前端層と前記トンネル障壁層との間に形成され且つ約０．５ｎｍ〜約２ｎｍの厚さを有する結果、前記磁気トンネル接合は、約１００％より大きい磁気抵抗を有する、磁気メモリデバイス。
【請求項７】
磁気トンネル接合を備える磁気ランダムアクセスメモリセルを製造するための方法であって、
前記磁気トンネル接合は、上部電極と、第１磁化方向を有する第１強磁性層と前記第１磁化方向に対して調節可能な第２磁化方向を有する第２強磁性層との間に形成されたトンネル障壁層と、前端層と、前記第２強磁性層が堆積されている磁性層又は金属層とから構成され、
前記第２強磁性層は、前記前端層と前記トンネル障壁層との間に形成され且つ約０．５ｎｍ〜約２ｎｍの厚さを有する結果、前記磁気トンネル接合は、約１００％より大きい磁気抵抗を有する当該方法において、
当該方法は、
前記第２強磁性層を磁性層又は金属層上に堆積するステップと、
前記トンネル障壁層前を前記第２強磁性層上に堆積するステップと、
前記第１強磁性層を前記トンネル障壁層上に堆積するステップとから成り、
前記第２強磁性層が、約０．５ｎｍ〜約２ｎｍの厚さで堆積される方法。
【請求項８】
さらに、前記磁気トンネル接合は、底部電極を備え、さらに、前記方法は、前記底部電極を堆積するステップと、前記第２強磁性層を前記底部電極上に堆積するステップとを有する、請求項７に記載の方法。
【請求項９】
さらに、前記方法は、金属多結晶合金から成る下層を堆積するステップを有し、前記第２強磁性層を堆積する前記ステップは、前記第２強磁性層を前記下層上に堆積するステップから成る、請求項７に記載の方法。
【請求項１０】
前記第２強磁性層は、約０．２ｎｍ  ｒｍｓ未満の粗さで且つ約１５ｎｍ未満の粒径で堆積される、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、熱アシスト書き込み操作又はスピントルクトランスファー（ＳＴＴ）に基づいた書き込み操作を実施するのに適しており、高い磁気抵抗を有する一方で、小さい磁場又はスピン分極書き込み電流で書き込みを実施できる磁気ランダムアクセスメモリ（ＭＲＡＭ）セルに関する。
【背景技術】
【０００２】
磁気トンネル接合（ＭＴＪ）に基づいた磁気ランダムアクセスメモリ（ＭＲＡＭ）セルは、周囲温度で強い磁気抵抗を有する磁気トンネル接合の発見により、改めて注目を浴びている。実際、これらのＭＲＡＭセルには、速度（書き込み及び読み出し操作の時間を数ナノ秒にすることができる）、不揮発性、及び電離放射線に対する感受性など多くの利点がある。したがって、例えばＤＲＡＭ、ＳＲＡＭ、及びＦＬＡＳＨなど、コンデンサの帯電状態に基づいたより従来型の技術を使用するメモリの代わりに徐々に用いられるようになってきている。
【０００３】
ＭＲＡＭセルは、それらの最も単純な実装形態では、薄い絶縁層によって離隔された２つの強磁性層を備える磁気トンネル接合から製造することができる。２つの強磁性層の一方は、典型的にはいわゆる基準層であり、固定磁化を有することを特徴とする。他方の強磁性層は、典型的にはいわゆる記憶層であり、ＭＲＡＭセルの書き込み操作中に変えることができる磁化方向を特徴とする。
【０００４】
ＭＲＡＭセルの書き込み操作中、記憶層の磁化方向は、基準層の磁化方向に対して平行又は反平行になるように整列させることができ、それによりＭＲＡＭセルのトンネル接合抵抗を変える。記憶層の磁化方向が基準層の磁化方向と平行に向けられるとき、トンネル接合抵抗は小さく、一方、記憶層の磁化方向が基準層の磁化方向と反平行に向けられる場合、トンネル接合抵抗は大きい。
【０００５】
特許文献１に、磁気トンネル接合が一端で第１電流線に電気的に接続され、第２電流線が第１電流線に直交して配設されたＭＲＡＭセルが開示されている。ＭＲＡＭセルの書き込み操作は、第１磁場を発生する第１磁場電流を第１電流線に通電するステップと、第２磁場を発生する第２磁場電流を第２電流線に通電するステップとを含む。第１及び第２磁場は、記憶層の磁化方向を切り換えるようなものである。複数のＭＲＡＭセルを備えるアレイでは、第１磁場と第２磁場を併用して、第１電流線と第２電流線の交点に位置するセルのみに書き込みが行われる。ＭＲＡＭセルの他の書き込み操作法は、いわゆる磁場スイッチング、ストナー・ウォールファールス（Ｓｔｏｎｅｒ−Ｗｏｈｌｆａｒｔｈ）スイッチング、トグルスイッチング、及び歳差スイッチングを含む。
【０００６】
基準層及び記憶層は、典型的には、Ｆｅ、Ｃｏ、又はＮｉなどの３ｄ金属又はこれらの合金から成る。アモルファス形態及び平坦な界面を得るために、層組成物にホウ素を添加することができる。絶縁層は、典型的には、アルミナ（Ａｌ２Ｏ３）又は酸化マグネシウム（ＭｇＯ）からなる。基準層は、特許文献２に記載されているものなど合成反強磁性層から製造することができる。
【０００７】
通常、磁気トンネル接合は、典型的には１．５以上の高いアスペクト比を有する異方性形態を有して、ＭＲＡＭセルの双安定機能、同じ線及び／又は列の上に位置された選択ＭＲＡＭセルと半選択セルの間の良好な書き込み選択性、及びＭＲＡＭセル内に書き込まれた情報の良好な熱安定性及び／又は時間的安定性を実現する。
【０００８】
特許文献３に、図１に示されるものなど熱アシストスイッチング（ＴＡＳ）に基づいたＭＲＡＭセル、及びＴＡＳに基づいたＭＲＡＭセルへの書き込み操作が開示されている。ＴＡＳ−ＭＲＡＭセル１は磁気トンネル接合２を備え、磁気トンネル接合２は、上から下に、第２強磁性層又は記憶層２３と、トンネル障壁層２２と、第１強磁性層、すなわち基準層２１とから製造される。反強磁性記憶層２４が、記憶層２３の上に堆積されて、低温しきい値では記憶層２３の磁化をピン止めし、高温しきい値では自由にする。磁気トンネル接合２はさらに反強磁性基準層２５を備え、反強磁性基準層２５は、基準層２１の下に堆積されて、基準層２１の磁化をピン止めする。ＴＡＳ−ＭＲＡＭセル１はまた、基準層２１の側で磁気トンネル接合２に接続された電流線４と、前端層とを備え、前端層は、酸化ケイ素や低誘電率誘電体材料など誘電体からなる層を１層又は複数層備え、場合によっては他の導電層、又はトランジスタなど他の半導体素子も備える。図１では、記憶層２３の側で磁気トンネル接合２に接続されたＣＭＯＳ選択トランジスタ３によって前端層が表されている。
【０００９】
また、特許文献３には、選択トランジスタが飽和モードにあるときに磁気トンネル接合２を通してスピン分極書き込み電流３１を通電するステップを含むＴＡＳスピントルクトランスファー（ＳＴＴ）書き込み操作が開示されている。スピン分極書き込み電流３１は、記憶層２３で局所スピントルクを誘起し、記憶層２３の磁化を切り換える。ＴＡＳ−ＳＴＴ書き込み操作はさらに、磁気トンネル接合２を加熱し、それと同時に（又は短時間遅延後に）記憶層２３の磁化方向を切り換えるステップを含むことができる。磁気トンネル接合２を加熱するステップは、磁気トンネル接合２を高温しきい値に加熱するのに十分に高い大きさでスピン分極書き込み電流３１を通電することによって実施できる。
【００１０】
磁場線が必要ないので、ＴＡＳ−ＳＴＴ書き込み操作で書き込みが行われるＴＡＳ−ＭＲＡＭセル１のサイズは従来のＭＲＡＭセルに比べて減少させることができる。ＴＡＳ−ＭＲＡＭセル１の他の利点は、記憶層磁化を切り換えるのに必要なスピン分極書き込み電流の大きさが従来のＭＲＡＭセルに比べて低いので、書き込み操作が速く、電力消費が低いことである。したがって、ＴＡＳ−ＳＴＴ書き込み操作と組み合わせたＴＡＳ−ＭＲＡＭセル１は、高密度のＭＲＡＭベースデバイスを実現するための最も有望な手段と考えられる。
【００１１】
スピン分極書き込み電流は、磁気トンネル接合の面積又は記憶層の体積に反比例して増減する。したがって、記憶層のサイズを減少させることによって、記憶層の磁化方向を切り換えるのに必要なスピン分極書き込み電流の大きさを減少させることができる。しかし、記憶層の厚さ（したがって体積）の減少は、磁気トンネル接合の磁気抵抗の減少をもたらす。
【００１２】
図１に示されるものなど従来のＭＲＡＭセルでは、磁気トンネル接合が、トンネル障壁層と上部電極の間に配設された記憶層を備える。したがって、磁気トンネル接合の製造中、トンネル障壁層の上に記憶層を成長させる。図２に、ＭＲＡＭセルの磁気トンネル接合の磁気抵抗（ＴＭＲ）が記憶層の厚さに対してプロットされている。Ｃｏ７０Ｆｅ３０合金（黒い星）とＣｏ６０Ｆｅ２０Ｂ２０合金（白い星）から成る記憶層に関して磁気抵抗を測定した。図２から分かるように、磁気抵抗は、厚さが約２〜３．５ｎｍの記憶層に関しては約１５０％の値を有し、記憶層の厚さが２ｎｍ未満に減少されると急速に減少する。Ｃｏ７０Ｆｅ３０合金から成る記憶層に関しては約１．５ｎｍの記憶層厚さで、またＣｏ６０Ｆｅ２０Ｂ２０合金から成る記憶層に関しては１．２ｎｍで、磁気抵抗が０％に低下する。したがって、スピン分極書き込み電流の大きさを減少させるために記憶層の厚さを減少させることは、磁気抵抗を犠牲にし、したがってＭＲＡＭセルの読み出しマージンを犠牲にする。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】米国特許第５６４０３４３号明細書
【特許文献２】米国特許第５５８３７２５号明細書
【特許文献３】米国特許第６９５０３３５号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１４】
したがって、本発明は、これらの欠点を克服することを狙いとする。
【課題を解決するための手段】
【００１５】
本発明は、熱アシスト書き込み操作又はスピントルクトランスファーに基づいた書き込み操作を実施するのに適した磁気ランダムアクセスメモリ（ＭＲＡＭ）セルであって、磁気トンネル接合を備えることができ、磁気トンネル接合が、上部電極と、第１磁化方向を有する第１強磁性層と、第１磁化方向に対して調節することができる第２磁化方向を有する第２強磁性層と、第１強磁性層と第２強磁性層の間のトンネル障壁層と、前端層とを備え、第２強磁性層が前端層とトンネル障壁層の間にあり、磁気トンネル接合が磁性層又は金属層を備え、磁性層又は金属層の上に第２強磁性層が堆積され、第２強磁性層が約０．５ｎｍ〜約２ｎｍの厚さを有し、磁気トンネル接合が約１００％よりも大きい磁気抵抗を有する磁気ランダムアクセスメモリ（ＭＲＡＭ）セルに関する。
【００１６】
さらに別の実施形態では、磁気トンネル接合にスピン分極電流を通電することによって、第２強磁性層の第２磁化方向を可逆に調節することができる。
【００１７】
さらに別の実施形態では、第２強磁性層は、Ｆｅ、Ｎｉ、Ｃｏ、Ｃｒ、Ｖ、Ｓｉ、及びＢのうちの１つ、又はこれらの任意の組合せを有する合金から製造され得る。
【００１８】
さらに別の実施形態では、磁気トンネル接合はさらに、第２強磁性層と接触する下層を備えることができる。
【００１９】
さらに別の実施形態では、下層は、Ｔａ、Ｔｉ、Ｃｕ、Ｒｕ、ＮｉＦｅ、ＴｉＷ、ＮｉＦｅＣｒ、ＣｏＳｉのうちの１つを含む、又はＴａＮ、ＴｉＮ、ＣｕＮ、ＴｉＷＮ、ＣｏＳｉＮのうちの１つを含む金属多結晶合金から製造され得る。
【００２０】
さらに別の実施形態では、下層は、約１ｎｍ〜約１００ｎｍの厚さを有することができる。
【００２１】
さらに別の実施形態では、磁性層又は金属層が反強磁性記憶層を備える。
【００２２】
さらに別の実施形態では、前記磁性層又は金属層が底部電極を備える。
【００２３】
また、本発明は、ＭＲＡＭセルを製造するための方法であって、
磁性層又は金属層の上に第２強磁性層を堆積するステップと、
第２強磁性層の上にトンネル障壁層を堆積するステップと、
トンネル障壁層の上に第１強磁性層を堆積するステップと
を含み、
第２強磁性層を約０．５ｎｍ〜約２ｎｍの厚さで堆積することができる方法に関する。
【００２４】
一実施形態では、磁気トンネル接合がさらに底部電極を備えることができ、方法がさらに、底部電極を堆積するステップと、底部電極の上に第２強磁性層を堆積するステップとを含むことができる。
【００２５】
別の実施形態では、磁気トンネル接合はさらに反強磁性記憶層を備えることができ、方法がさらに、底部電極と第２強磁性層との間に反強磁性記憶層を堆積するステップを含むことができる。
【００２６】
さらに別の実施形態では、方法はさらに、金属多結晶合金から成る下層を堆積するステップを含むことができ、第２強磁性層を堆積する前記ステップが、下層の上に第２強磁性層を堆積するステップを含む。
【００２７】
さらに別の実施形態では、下層は、約１ｎｍ〜約１００ｎｍの厚さで堆積することができる。
【００２８】
さらに別の実施形態では、第２強磁性層は、下層の結晶学的構造が第２強磁性層の結晶学的構造と合致するように堆積することができる。
【００２９】
さらに別の実施形態では、前記第２強磁性層は、約０．２ｎｍ  ｒｍｓ未満の粗さ及び約１５ｎｍよりも小さい粒径で堆積することができる。
【００３０】
本明細書で開示するＭＲＡＭセルは、記憶層の磁化方向を切り換えるのに必要なスピン分極書き込み電流の大きさを、従来のＭＲＡＭセルで必要な電流の大きさに比べて２分の１以下に減少させることができるようにし、しかも約１００％以上の磁気抵抗を有する。
【００３１】
本明細書で開示するＭＲＡＭセルを製造するための方法は、堆積される記憶層の形態学的特性及び結晶学的構造のより良い制御を可能にする。例えば、記憶層の細粒構造を得ることができ、それにより、記憶層の磁化を切り換えるのに必要な磁場を、従来の磁気トンネル接合の記憶層に比べて減少させることができる。開示するＭＲＡＭセル及び方法の他の利点は、以下の詳細な説明で見ることができる。
【００３２】
本発明は、例として提示する図面に示される実施形態の説明により、より良く理解されよう。
【図面の簡単な説明】
【００３３】
【図１】記憶層を有する磁気トンネル接合を備える従来の磁気ランダムアクセスメモリ（ＭＲＡＭ）セルの概略図である。
【図２】記憶層の厚さに対してプロットされた従来のＭＲＡＭセルで測定される磁気抵抗を示す図である。
【図３】一実施形態による、第２強磁性層を有する磁気トンネル接合を備えるＭＲＡＭセルを示す図である。
【図４】第２強磁性層の厚さに対する図３のＭＲＡＭセルで測定される磁気抵抗を示す図である。
【図５】磁気トンネル接合を流れるスピン分極書き込み電流密度の強度に対する図３のＭＲＡＭセルのスイッチングレートを示す図である。
【発明を実施するための形態】
【００３４】
図３は、磁気ランダムアクセスメモリ（ＭＲＡＭ）セル１０を示す。ＭＲＡＭセル１０は磁気トンネル接合２を備え、磁気トンネル接合２は、上から下へ、第１磁化方向を有する第１強磁性層２１と、トンネル障壁層２２と、第１磁化方向に対して調節することができる第２磁化方向を有する第２強磁性層２３とを備える。上部電極又は電流線４が、第１強磁性層２１の側で磁気トンネル接合２に電気的に接続される。図３にはＣＭＯＳ選択トランジスタ３によって表されている前端層が、第２強磁性層２３の側で、場合によっては底部電極５を介して磁気トンネル接合２に電気的に接続される。前端層は、例えば、単結晶シリコンの上に配設された酸化ケイ素や低誘電率誘電体材料など誘電体からなる層を１層又は複数層備えることができる。前端層は、他の導電層、又は選択トランジスタ３や任意の他のスイッチングデバイスなど他の半導体素子を含むこともある。
【００３５】
図３の磁気トンネル接合２の構成では、トンネル障壁層２２、電流線４、及び底部電極５に対する第２強磁性層２３と第１強磁性層２１の位置が、図１の従来のＴＡＳ−ＭＲＡＭセル１の構成と逆になっている。特に、第２強磁性層２３が前端層３とトンネル障壁層２２との間に位置される。
【００３６】
一実施形態によれば、第２強磁性層２３は、Ｆｅ、Ｎｉ、Ｃｏ、Ｃｒ、Ｖのうちの１つを母材とする合金、又はそれらの任意の元素の組合せを含む強磁性材料から製造される。合金はさらにＳｉ及び／又はホウ素（Ｂ）を含むことができる。好ましくは、第２強磁性層２３は、ＣｏＦｅＢｘＳｉｙ合金から成り、ここでｘは原子重量で０％〜２５％にあり、ｙは原子重量で０％〜１０％にある。第１強磁性層２１は、Ｆｅ、Ｃｏ、又はＮｉを母材とする合金から成り、ここでＣｏ及び／又はＦｅ合金はさらにＢを含むことができる。トンネル障壁層２２は、例えばとりわけ酸化アルミニウムＡｌ２Ｏ３と酸化マグネシウムＭｇＯを含む群から選択される酸化物から製造された絶縁層でよい。あるいは、トンネル障壁層２２は、半導電性の層（例えばシリコンもしくはゲルマニウム又はＧａＡｓを母材とする層）でよく、又は異種金属／酸化物層でよく、例えば、ハードドライブ用の磁気抵抗リーダーヘッドの文脈で開発される電流狭窄路を有する層である。これらは、例えば、酸化されたＡｌ１−ｘＣｕｘ合金（ｘは原子重量で０．５〜１０％）から構成され、金属銅穴を開けられたアモルファスアルミナ層を製造する。
【００３７】
一実施形態によれば、第２強磁性層又は記憶層２３は、その磁化方向を可逆に調節可能である。スピントルクトランスファー（ＳＴＴ）方式に基づく書き込み操作は、選択トランジスタ３が飽和モードに設定されているときに、電流線４でスピン分極書き込み電流３１を磁気トンネル接合２に通電するステップを含む。スピン分極書き込み電流３１は第１強度で流され、この第１強度は、スピン分極書き込み電流３１によって誘起される局所スピントルクに従って記憶層２３の磁化を可逆に調節するのに適している。記憶層２３の磁化は、第１強磁性層又は基準層２１の固定された第１磁化に対して調節される。
【００３８】
一変形形態では、書き込み操作はさらに、磁気トンネル接合２を加熱するステップを含む。これは、第１強度よりも高い第２強度でスピン分極書き込み電流３１を通電することによって達成することができ、磁気トンネル接合２は高温しきい値まで加熱され、その温度で、記憶層２３の磁化を自由に調節することができるようになる。次いで、スピン分極書き込み電流３１の大きさが第１強度まで減少され、それにより、記憶層２３の磁化はスピン分極書き込み電流３１によって整列されたままとなり、磁気トンネル接合２の温度は低温しきい値に達し、その温度で、記憶層磁化は書き込まれた状態で固定される。次いで、選択トランジスタ３を遮断モードに設定することによってスピン分極書き込み電流３１をオフすることができる。
【００３９】
別の実施形態では、書き込み操作は外部磁場に基づいており、記憶層２３の磁化方向を整列させるために適合された磁場を発生するような強度及び極性で電流線４に磁場電流（図示せず）を通電するステップを含む。これは、磁場電流が磁気トンネル接合２を通って流れないように選択トランジスタ３を遮断モードにして行われる。また、磁場に基づいた書き込み操作は、磁気トンネル接合２を加熱するステップを含むこともできる。例えば、選択トランジスタ３が飽和モードであるときに、第１ビット線４を介して磁気トンネル接合２に加熱電流（図示せず）を通電することができる。磁気トンネル接合が所定の高いしきい値温度に達すると、記憶層２３の磁化は外部磁場内で整列される。そのような熱アシストスイッチング書き込み操作は、より詳細には特許文献３に説明されている。
【００４０】
一実施形態によれば、磁気トンネル接合２はさらに、底部電極５と記憶層２３の間に配設された反強磁性記憶層２４を備える。反強磁性記憶層２４は、低温しきい値では記憶層２３の磁化方向をピン止め又は固定するように記憶層２３に交換結合する。高温しきい値では、記憶層２３の磁化は、反強磁性記憶層２４によってもはやピン止めされず、スピン分極書き込み電流３１の下で自由に調節することができる。反強磁性記憶層は、ＩｒＭｎやＦｅＭｎなどマンガンを母材とする合金、又は任意の他の適切な材料から製造することができる。高温しきい値は、典型的には約１２０℃以上の温度である。磁気トンネル接合２はさらに反強磁性基準層２５を備えることができ、反強磁性基準層２５は、好ましくは基準層２１と電流線４の間に配設され、高温しきい値で基準層２１の磁化をピン止めする。反強磁性基準層２５は、好ましくはマンガン（Ｍｎ）を母材とする合金から製造され、例えばＰｔＭｎ、ＮｉＭｎ、ＩｒＭｎ、及びＦｅＭｎのうちの１つを含む。
【００４１】
別の実施形態（図示せず）によれば、基準層２１が３層合成反強磁性ピンド層を備え、この３層合成反強磁性ピンド層は、典型的には第１強磁性基準層と第２強磁性基準層を備え、これらの強磁性基準層は、共にＦｅ、Ｃｏ、又はＮｉを母材とする合金から製造され、それらの間に例えばルテニウムからなる非強磁性基準層を挿入することによって反強磁性結合される。あるいは、記憶層２３を合成フェリ磁性体自由層及び３層合成反強磁性構造から製造することもできる。
【００４２】
さらに別の実施形態では、ＭＲＡＭセル１０は、本出願人による同時係属中の米国特許第６９５０３３５号明細書に記載されるものなど、自己参照型セルとして使用される。この構成では、第１強磁性層２１が記憶層として使用され、したがって書き込み操作中、第１強磁性層２１の磁化方向を例えば外部磁場によって初期安定方向から切換え後の安定方向に切り換えることができる。第２強磁性層２３はセンス層として使用され、したがって読み出し操作中、第２強磁性層２３の磁化方向を例えば外部磁場によって自由に整列させることができる。
【００４３】
ＭＲＡＭセル１０が自己参照型セルとして使用される場合、センス層として使用される薄い第２強磁性層２３は、その磁化を整列させるのに必要なスイッチング磁場がより低く、整列された第２強磁性層２３の磁化によって誘起される磁場は、従来の自己参照型ＭＲＡＭセルに比べて、（ここでは記憶層として使用される）第１強磁性層２１の磁化に対する影響が小さい。
【００４４】
一実施形態によれば、ＭＲＡＭセル１の磁気トンネル接合２を製造する方法は、反強磁性記憶層２４を堆積するステップと、反強磁性記憶層２４の上に第２強磁性層２３を堆積するステップとを含む。この方法はさらに、第２強磁性層２３の上にトンネル障壁層２２を堆積するステップと、トンネル障壁層２２の上に第１強磁性層２１を堆積するステップとを含む。さらに、この方法は、第１強磁性層２１の上に反強磁性基準層２５を堆積するステップと、反強磁性基準層２５の上に上部電極層４を堆積するステップとを含む。
【００４５】
一実施形態では、この方法はさらに、底部電極５を堆積するステップと、底部電極５の上に第２強磁性層２３を堆積するステップとを含む。これは、例えば、磁気トンネル接合２が反強磁性層２４を備えない場合、又は反強磁性層２４が磁気トンネル接合内で第２強磁性層２３よりも下の別の位置に配設される場合に実施できる。
【００４６】
あるいは、第２強磁性層２３が磁性層又は金属層とトンネル障壁層２２との間にあるという条件で、第２強磁性層２３を任意の他の磁性層又は金属層（図示せず）の上に堆積することができる。実際、大きなトンネル磁気抵抗など磁気トンネル接合の磁気特性を保つためには、磁性層又は金属層を第２強磁性層２３とトンネル障壁層２２の間に挿間してはならない。一実施形態では、第２強磁性層２３を堆積するステップは、スパッタリング堆積法を使用して、Ｃｏ原子、Ｆｅ原子、及び場合によってはＢ原子を含む強磁性層を堆積するステップを含む。堆積法はスパッタリングに限定されず、任意の物理気相成長（ＰＶＤ）、例えばＭＢＥ（分子線エピタキシ）、ＰＬＤ（パルスレーザ堆積）などでもよい。第２強磁性層２３は、前端層３とトンネル障壁層２２の間に位置されるので、反強磁性層２４や底部電極５など磁性層又は金属層の上に堆積することができる。このとき、堆積された第２強磁性層２３は、従来の磁気トンネル接合のようにトンネル障壁層２２の上に堆積される場合に比べて厚さを小さくすることができる。
【００４７】
一実施形態によれば、第２強磁性層２３は、約０．５ｎｍ〜約２ｎｍ、又は約１〜約１０層の単原子層の厚さで堆積される。
【００４８】
別の実施形態によれば、ＭＲＡＭセルを製造する方法はさらに、下層６を堆積するステップを含む。下層６は、Ｔａ、Ｔｉ、Ｃｕ、Ｒｕ、ＮｉＦｅ、ＴｉＷ、ＮｉＦｅＣｒ、及びＣｏＳｉのうちの１つを含む金属多結晶合金から製造することができる。あるいは、下層６は、ＴａＮ、ＴｉＮ、ＣｕＮ、ＴｉＷＮ、ＣｏＳｉＮのうちの１つなど窒化物から製造することができる。窒化物から製造される下層６は、アモルファス又はセミアモルファス形態を実現することができる。下層６は、好ましくは約１ｎｍ〜約１００ｎｍの厚さで堆積することができる。次いで、下層６の上に第２強磁性層２３が堆積される。
【００４９】
第２強磁性層２３が下層６の上に堆積されるとき、第２強磁性層２３の成長のより良い成長を実現することができる。とりわけ、約０．２ｎｍ  ｒｍｓ未満の粗さ及び約１５ｎｍ未満の粒径を有する第２強磁性層２３を、第２強磁性層２３と結晶学的構造が合致する下層６の上に堆積することができる。この堆積法は、第２強磁性層２３内の粒径の分散に対する制御を可能にする。第２強磁性層２３の細粒構造は、第２強磁性層２３の磁化を切り換えるために従来の磁気トンネル接合の記憶層に比べて低い磁場を使用することができるようにする。
【００５０】
図４に、磁気トンネル接合２に関して測定された磁気抵抗（ＴＭＲ）が、堆積された第２強磁性層２３の厚さに対してプロットされている。３００℃（白い星）及び３４０℃（黒い星）でアニールされたＣｏ７０Ｆｅ３０合金から成る第２強磁性層２３に関して、測定された磁気抵抗値が表されている。Ｃｏ６０Ｆｅ２０Ｂ２０合金から成る第２強磁性層２３に関する磁気抵抗値も、３００℃（白い円）及び３４０℃（黒い円）でアニールされたときについて表されている。アニーリングは、すべての場合に約１テスラの印加磁場の下で１時間３０分にわたって行った。約１．２〜２．４ｎｍの間で厚さを変化させた第２強磁性層２３に関して、約１００％〜１２０％の磁気抵抗が測定されている。とりわけ、図３のグラフは、厚さ約１．２ｎｍの第２強磁性層２３に関して約１００％の磁気抵抗値を得ることができることを示す。
【００５１】
さらなる測定（図示せず）で、Ｃｏ７０Ｆｅ３０合金又はＣ６０Ｆｅ２０Ｂ２０からなり、厚さ約０．５ｎｍ〜約２ｎｍの第２強磁性層２３に関して、約１００％よりも大きい磁気抵抗値を得ることができることが示されている。その際、第２強磁性層２３は、約２８０℃〜約３６０℃の温度で、約３０分〜２時間３０分のアニーリング時間にわたって、約０．５テスラ〜約２テスラの印加磁場の下でアニールした。図５に、厚さ約３ｎｍの第２強磁性層又は記憶層２３（白い円）を備える磁気トンネル接合１と、厚さ約１．２ｎｍ（黒い三角形）の記憶層２３を備える磁気トンネル接合１に関するスピン分極書き込み電流密度３１の関数として、ＭＲＡＭセル１のスイッチングレートがプロットされている。この図では、スピン分極書き込み電流密度３１が、持続時間約１０ｎｓの電流パルスとして磁気トンネル接合２に流されている。図５は、スピン分極書き込み電流３１を約２×１０６Ａ／ｃｍ２の第１強度で磁気トンネル接合２に通電することによって、厚さ１．２ｎｍの記憶層２３の磁化を完全に切り換えることができること（スイッチングレート１００％）を示す。厚さ３ｎｍの記憶層２３の場合、完全なスイッチング（１００％）を実施するためには、スピン分極書き込み電流３１の第１強度が６×１０６Ａ／ｃｍ２よりも高くなければならない。
【００５２】
したがって、本明細書で開示する磁気トンネル接合２は、第２強磁性層２３が約１ｎｍ〜２．４ｎｍの厚さを有するときに、約１００％〜１２０％の磁気抵抗値を実現できるようにする。とりわけ、第２強磁性層２３の厚さが約０．５ｎｍ〜２ｎｍであるときに約１００％以上の磁気抵抗値を実現することができる。
【００５３】
厚さ約３ｎｍの第２強磁性層２３に関してはスピン分極書き込み電流３１を約６×１０６Ａ／ｃｍ２よりも高い第１強度で通電することによって、また第２強磁性層２３の厚さが約１．２ｎｍであるときにはスピン分極書き込み電流３１を約２×１０６Ａ／ｃｍ２よりも高い大きさで通電することによって、第２強磁性層２３の磁化を切り換えることができる。その結果、第２強磁性層２３の磁化方向を切り換えるのに必要とされるスピン分極書き込み電流３１の大きさは、第２強磁性層２３の厚さが典型的には３ｎｍ超である従来のＭＲＡＭセルで必要とされる電流の大きさの２分の１以下にすることができる。さらに、ＴＡＳ−ＭＲＡＭセル１がＴＡＳ書き込み操作を使用して書き込みを行われる場合、高い磁気抵抗を、第２強磁性層２３の低いスイッチング磁化と組み合わせることができる。低いスイッチング磁化は、第２強磁性層２３の磁化方向を切り換えるのに必要なスピン分極書き込み電流３１の大きさをさらに極力小さくできるようにする。
【００５４】
同様に、外部磁場を用いて書き込みを実施するとき、本明細書で開示するＭＲＡＭセル１０は従来のＭＲＡＭセルに比べて電力消費が低い。実際、薄い第２強磁性層２３は、従来のＭＲＡＭセルで使用されるよりも低い外部磁場、したがって低い磁場電流を使用できるようにする。典型的には２ｎｍよりも厚い第２強磁性層２３の場合、外部磁場は、第２磁化で渦流状態を発生する可能性がより高くなる。したがって、第２磁化は、空間的により不均質になり、スイッチングのためにより高い磁場電流を必要とする。
【００５５】
本明細書で開示した磁気トンネル接合２を備えるＭＲＡＭセル１を複数備えるアレイから、磁気メモリデバイス（図示せず）を製造することができる。
【符号の説明】
【００５６】
１    ＭＲＡＭセル
２    磁気トンネル接合
２１  第１強磁性層、基準層
２２  トンネル障壁層
２３  第２強磁性層、記憶層
２４  反強磁性記憶層
２５  反強磁性基準層
３    選択トランジスタ、前端層
３１  スピン分極書き込み電流
４    上部電極、電流線
５    底部電極
６    下層
【図１】
2012151476.tif 000003
【図２】
2012151476.tif 000004
【図３】
2012151476.tif 000005
【図４】
2012151476.tif 000006
【図５】
2012151476.tif 000007
【外国語明細書】
2012151476000001.pdf