(57)【要約】【課題】  セルの微細化を図る。【解決手段】  実施形態による磁気ランダムアクセスメモリは、半導体基板１上に形成された選択素子Ｔｒと、選択素子上に形成された多層配線層７ａ−ｃと、多層配線層上に形成された層間絶縁膜８と、層間絶縁膜内に形成され、多層配線層を介して選択素子と電気的に接続されたコンタクト層９と、コンタクト層と電気的に接続され、金属材で形成された下部電極層２１と、下部電極層の側面を取り囲み、金属材の酸化物で形成された金属酸化絶縁膜２６と、下部電極層上に形成された磁気抵抗素子１０と、磁気抵抗素子上に形成された上部電極層２３と、磁気抵抗素子及び上部電極層の側面上に形成された側壁絶縁膜２５と、上部電極層と電気的に接続されたビット線２９と、を具備する。【選択図】図１
2012069607.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された選択素子と、
前記選択素子上に形成された多層配線層と、
前記多層配線層上に形成された層間絶縁膜と、
前記層間絶縁膜内に形成され、前記多層配線層を介して前記選択素子と電気的に接続されたコンタクト層と、
前記コンタクト層と電気的に接続され、金属材で形成された下部電極層と、
前記下部電極層の側面を取り囲み、前記金属材の酸化物で形成された金属酸化絶縁膜と、
前記下部電極層上に形成された磁気抵抗素子と、
前記磁気抵抗素子上に形成された上部電極層と、
前記磁気抵抗素子及び前記上部電極層の側面上に形成された側壁絶縁膜と、
前記上部電極層と電気的に接続されたビット線と、
を具備することを特徴とする磁気ランダムアクセスメモリ。
【請求項２】
前記下部電極層は、酸化されて絶縁物に変化する前記金属材で形成され、前記上部電極層は、耐酸化性に優れた材料で形成される
ことを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項３】
前記下部電極層は、酸化されて絶縁物に変化する前記金属材で形成され、前記上部電極層は、酸化されても導電性を失わない金属材で形成される
ことを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項４】
前記下部電極層は、酸化されて絶縁物に変化する前記金属材で形成され、前記上部電極層は、酸化されて半導体化する金属材で形成される
ことを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項５】
前記下部電極層は、酸化されて絶縁物に変化する前記金属材で形成され、前記上部電極層は、酸化されて絶縁物に変化しても、除去処理で容易に除去できる材料で形成される
ことを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項６】
半導体基板上に選択素子を形成する工程と、
前記選択素子上に多層配線層を形成する工程と、
前記多層配線層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜内にコンタクト層を形成する工程と、
前記コンタクト層上に金属材からなる下部電極層、磁気抵抗膜、上部電極層を順に形成する工程と、
前記下部電極層をエッチングストッパ層として前記上部電極層及び前記磁気抵抗膜を加工し、磁気抵抗素子を形成する工程と、
前記磁気抵抗素子及び前記上部電極層の側面上に側壁絶縁膜を形成する工程と、
酸素雰囲気中のアニール処理によって前記磁気抵抗素子及び前記側壁絶縁膜から露出する前記下部電極層の前記金属材を酸化し、前記金属材の酸化物からなる金属酸化絶縁膜を前記下部電極層の周囲に形成する工程と、
前記上部電極層と電気的に接続するビット線を形成する工程と、
を具備することを特徴とする磁気ランダムアクセスメモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気ランダムアクセスメモリ及びその製造方法に関する。
【背景技術】
【０００２】
磁気抵抗効果（ＴＭＲ：Tunneling Magnto Resitive）を利用した磁気ランダムアクセスメモリ（ＭＲＡＭ：Magmetic Random Access Memory）の実用化に向けた研究は、世界中で盛んに行われている。ＭＲＡＭにおいて、大規模なメモリを実現する技術として期待されているのが、スピン注入磁化反転の原理を用いたスピン注入型ＭＲＡＭである。
【０００３】
しかし、スピン注入型ＭＲＡＭでは、大きな技術課題を幾つか抱えている。その一つは、金属及び金属酸化物の積層膜を有する磁気トンネル接合膜（ＭＴＪ膜）の加工に関する。
【０００４】
第１の従来技術によるＭＴＪ膜の加工方法について説明する。この方法では、スイッチング素子に接続する下部コンタクト層が形成された後、下部電極層、ＭＴＪ膜、上部電極層が順に積層される。その後、フォトレジストマスクが上部電極層上に形成され、エッチング技術を用いてフォトレジストパターンが上部電極層に転写される。その後、エッチング技術を用いてＭＴＪ膜が加工される。このＭＴＪ膜の加工は、物理エッチングを含む手法を用いるため、下部のシリコン酸化膜（下部コンタクト層の周囲の層間絶縁膜）などの材料とエッチングの選択比を大きく取ることは困難であり、オーバーエッチングの際に下層も大きく削られる危険がある。このため、ＭＴＪ膜の加工の際、通常、下部電極層をエッチングストッパ層として用いる。そして、その後、再度リソグラフィ及びドライエッチング法を用いて下部電極層を別に加工する必要がある。
【０００５】
第２の従来技術によるＭＴＪ膜の加工方法について説明する。この方法では、上記第１の従来技術と同様に、フォトレジストマスクが形成された後、上部電極層にパターン転写される。その後、上部電極層を用いて、ＭＴＪ膜及び下部電極層が一括してエッチングされ、下部の層間絶縁膜が露出した段階でエッチングを終了させる。
【０００６】
ここで、第１の従来技術の問題点は、以下の通りである。第１の従来技術では、ＭＴＪ膜の加工と下部電極層の加工とを別のリソグラフィ技術を用いて行う。このため、ＭＴＪと下部電極層のデザイン間に余裕を持たせる必要があり、セル全体のデザインをある程度緩くせざるを得ないことがある。従って、セルの微細化を図ることが難しい。
【０００７】
第２の従来技術の問題点は、以下の通りである。第２の従来技術では、ＭＴＪ膜の加工において、下部電極層をエッチングストッパ層として用いず、ＭＴＪ膜及び下部電極層が一括加工される。ここで、ＭＴＪ膜の加工は物理エッチングなどを含む。このため、下部の層間絶縁膜が露出した後のオーバーエッチングにより、層間絶縁膜が大きく後退してしまう。これを抑制するために、下部の層間絶縁膜を厚くせざるを得ない。このため、下部コンタクト層の微細化の障害となる。さらに、最密デザインでＭＴＪと下部コンタクト層を形成した場合、合わせずれで露出した下部コンタクト層がある程度エッチング除去されてしまい、その結果、コンタクトの信頼性の低下を招く。これを避けるために、下部コンタクト層とＭＴＪのデザインに余裕を持たせようとすると、やはりセルの微細化の妨げになる。
【０００８】
以上のように、上記第１及び第２の従来技術の問題点で挙げたように、従来のＭＴＪの加工技術では、セルの微細化を図ることが困難であった。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−１５３０７０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
セルの微細化を図ることが可能な磁気ランダムアクセスメモリ及びその製造方法を提供する。
【課題を解決するための手段】
【００１１】
実施形態による磁気ランダムアクセスメモリは、半導体基板上に形成された選択素子と、前記選択素子上に形成された多層配線層と、前記多層配線層上に形成された層間絶縁膜と、前記層間絶縁膜内に形成され、前記多層配線層を介して前記選択素子と電気的に接続されたコンタクト層と、前記コンタクト層と電気的に接続され、金属材で形成された下部電極層と、前記下部電極層の側面を取り囲み、前記金属材の酸化物で形成された金属酸化絶縁膜と、前記下部電極層上に形成された磁気抵抗素子と、前記磁気抵抗素子上に形成された上部電極層と、前記磁気抵抗素子及び前記上部電極層の側面上に形成された側壁絶縁膜と、前記上部電極層と電気的に接続されたビット線と、を具備する。
【図面の簡単な説明】
【００１２】
【図１】実施形態に係る磁気ランダムアクセスメモリを示す断面図。
【図２】実施形態に係る磁気ランダムアクセスメモリのＭＴＪ素子の周辺を示す断面図。
【図３】実施形態に係る磁気ランダムアクセスメモリの第１の製造方法による製造工程を示す断面図及び平面図。
【図４】図３に続く、実施形態に係る磁気ランダムアクセスメモリの第１の製造方法による製造工程を示す断面図及び平面図。
【図５】図４に続く、実施形態に係る磁気ランダムアクセスメモリの第１の製造方法による製造工程を示す断面図及び平面図。
【図６】図５に続く、実施形態に係る磁気ランダムアクセスメモリの第１の製造方法による製造工程を示す断面図及び平面図。
【図７】図６に続く、実施形態に係る磁気ランダムアクセスメモリの第１の製造方法による製造工程を示す断面図及び平面図。
【図８】図７に続く、実施形態に係る磁気ランダムアクセスメモリの第１の製造方法による製造工程を示す断面図及び平面図。
【図９】図８に続く、実施形態に係る磁気ランダムアクセスメモリの第１の製造方法による製造工程を示す断面図及び平面図。
【図１０】図９に続く、実施形態に係る磁気ランダムアクセスメモリの第１の製造方法による製造工程を示す断面図及び平面図。
【図１１】図１０に続く、実施形態に係る磁気ランダムアクセスメモリの第１の製造方法による製造工程を示す断面図及び平面図。
【図１２】実施形態に係る磁気ランダムアクセスメモリの第２の製造方法による製造工程を示す断面図及び平面図。
【図１３】図１２に続く、実施形態に係る磁気ランダムアクセスメモリの第２の製造方法による製造工程を示す断面図及び平面図。
【図１４】図１３に続く、実施形態に係る磁気ランダムアクセスメモリの第２の製造方法による製造工程を示す断面図及び平面図。
【図１５】図１４に続く、実施形態に係る磁気ランダムアクセスメモリの第２の製造方法による製造工程を示す断面図及び平面図。
【発明を実施するための形態】
【００１３】
以下、実施の形態について、図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１４】
［１］構造
図１及び図２を用いて、実施形態に係る磁気ランダムアクセスメモリのメモリセルの構造について説明する。
【００１５】
図１に示すように、半導体基板１内に素子領域を分離するＳＴＩ（Shallow Trench Isolation）構造の素子分離領域２が形成されている。半導体基板１上にはゲート電極（ワード線）３が形成され、このゲート電極３の両側の半導体基板１内にはソース／ドレイン拡散層４ａ、４ｂが形成されている。このように、メモリセル用の選択スイッチング素子としてのトランジスタＴｒが形成されている。
【００１６】
半導体基板１上の層間絶縁膜５内には、コンタクト層６ａ、６ｂ、６ｃ、６ｄ及び多層配線層７ａ、７ｂ、７ｃ、７ｄが形成されている。コンタクト層６ａ、６ｂ、６ｃ及び多層配線層７ａ、７ｂ、７ｃはソース／ドレイン拡散層４ａに接続され、コンタクト層６ｄ及び多層配線層７ｄはソース／ドレイン拡散層４ｂに接続されている。ここで、配線層７ｄは、ソース線ＳＬとして機能する。このソース線ＳＬは、隣接セル間で共有して利用されている。
【００１７】
最上層の配線７ｃ上には層間絶縁膜８が形成され、この層間絶縁膜８内にはコンタクト層９が形成されている。このコンタクト層９は、コンタクト層６ａ、６ｂ、６ｃ及び多層配線層７ａ、７ｂ、７ｃを介して、トランジスタＴｒに接続されている。コンタクト層９上には、下部電極層２１、ＭＴＪ素子１０、上部電極層２３が順に積層されている。下部電極層２１の周囲には、金属酸化絶縁膜２６が形成されている。ＭＴＪ素子１０及び上部電極層２３の側面には、側壁絶縁膜２５が形成されている。ＭＴＪ素子１０は、上部電極層２３を介してビット線（ＢＬ）２９に接続されている。尚、ビット線ＢＬとソース線ＳＬとは、図示するように、互いに異なる方向（垂直に交差する方向）に延在することに限定されず、同じ方向に延在してもよい。
【００１８】
図２に示すように、ＭＴＪ素子１０は、固定層１１、記録層１３、固定層１１及び記録層１３間に設けられたトンネル接合層１２を有している。尚、ＭＴＪ素子１０は、図示した構造に限定されず、固定層１１、トンネル接合層１２及び記録層１３がそれぞれ多層であってもよいし、ダブルジャンクション構造であってもよい。
【００１９】
金属酸化絶縁膜２６は、下部電極層２１の一部（下部電極層２１におけるＭＴＪ素子１０及び側壁絶縁膜２５から露出する部分）が酸化されることによって形成されている。このため、金属酸化絶縁膜２６は、下部電極層２１を構成する金属材の酸化物で形成されている。下部電極層２１の材料としては、酸化されて絶縁物質となる材料、例えば、Ｔａ、Ｆｅ、Ａｌ、Ｃｕなどが挙げられる。この場合、金属酸化絶縁膜２６は、Ｔａ、Ｆｅ、Ａｌ又はＣｕなどの酸化物で形成される。
【００２０】
上部電極層２３の材料は、例えば、以下の通りである。例１において、上部電極層２３としては、耐酸化性に優れた材料（例えば、Ｐｔ、Ａｕなど）を用いるとよい。例２において、上部電極層２３としては、酸化されても導電性を失わない金属材（例えば、Ｒｕ、Ｒｅ、Ｗなど）を用いてもよい。例３において、上部電極層２３として、酸化されることで半導体化する金属材（例えば、Ｔｉ、Ｓｎなど）を用いてもよい。この例３では、この材料を薄膜化させることで、上部の耐酸化の保護層とコンタクト層を兼ねさせることも可能である。例４において、上部電極層２３として、酸化されて絶縁物に変化しても、後の除去処理（例えば、ＲＩＥ、ウェットエッチングなど）で容易に除去できる材料（例えば、Ｗなど）を用いてもよい。
【００２１】
上部電極層２３及び下部電極層２１の材料の選択においては、上部電極層２３と下部電極層２１とは異なる材料を用いることが望ましい。
【００２２】
側壁絶縁膜２５の材料としては、例えば、シリコン窒化膜（ＳｉＮ）、アルミナ（Ａｌ２Ｏ３）などが挙げられる。層間絶縁膜８、２７の材料としては、例えば、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）などが挙げられる。側壁絶縁膜２５及び層間絶縁膜８、２７の材料は、金属酸化絶縁膜２６の材料と異なっている。
【００２３】
金属酸化絶縁膜２６の膜厚は、下部電極層２１の膜厚と同じである。金属酸化絶縁膜２６の上面は、下部電極層２１の上面と一致し、金属酸化絶縁膜２６の底面は、下部電極層２１の底面と一致している。但し、下部電極層２１の酸化プロセスの影響によって、金属酸化絶縁膜２６の膜厚が下部電極層２１の膜厚より厚くなったり又は薄くなったりする場合もあり、この場合、両者の上面及び底面が多少ずれて一致しないこともある。
【００２４】
金属酸化絶縁膜２６は、下部電極層２１の側面の全てを取り囲んでいる。下部電極層２１の側面の全ては、金属酸化絶縁膜２６の側面に直接接している。
【００２５】
下部電極層２１の側面は、ＭＴＪ素子１０の側面より外側に突出し、側壁絶縁膜２５の外側の側面と一致している。但し、下部電極層２１の酸化の進行具合によって、下部電極層２１の側面は、側壁絶縁膜２５の外側の側面より内側に窪んだり又は外側に突出したりすることもある。ＭＴＪ素子１０の側面は、上部電極層２３の側面と一致している。
【００２６】
［２］製造方法
［２−１］第１の製造方法
図３（ａ）及び（ｂ）乃至図１１（ａ）及び（ｂ）を用いて、本実施形態の磁気ランダムアクセスメモリの第１の製造方法について説明する。尚、図３（ａ）乃至図１１（ａ）は、図１及び図２と９０度異なる断面を示したものである。
【００２７】
まず、図３（ａ）及び（ｂ）に示すように、半導体基板（図示せず）内にスイッチング素子用のトランジスタ（図示せず）及び多層配線層（図示せず）が形成された後、平坦化された層間絶縁膜（図示せず）が形成され、この層間絶縁膜内にコンタクト層９が形成される。具体的には、層間絶縁膜内にコンタクトホールが形成され、このコンタクトホール内に例えばＴｉ、ＴｉＮなどからなるバリアメタル膜が形成され、このバリアメタル膜上に例えばＷなどのメタル材が埋め込まれる。そして、層間絶縁膜の上面が露出するまで、メタル材及びバリアメタル膜が平坦化される。これにより、スイッチング素子に多層配線層を介して電気的に接続されるコンタクト層９が形成される。
【００２８】
次に、図４（ａ）及び（ｂ）に示すように、例えばスパッタ法などの技術を用いて、コンタクト層９及び層間絶縁膜上に、下部電極層２１、ＭＴＪ膜（磁気抵抗膜）２２、上部電極層２３が順次形成される。下部電極層２１は、コンタクト層９の上面と電気的に接触する。
【００２９】
ここで、下部電極層２１としては、酸化されて絶縁物質となる材料、例えばＴａ、Ｆｅ、Ａｌ、Ｃｕなどを用いる。また、下部電極層２１の膜厚は、５ｎｍから２０ｎｍが望ましい。この膜厚により、下部電極層２１をエッチングストッパ層として機能させつつ、下部電極層２１に未酸化領域が残ることを防止できる。
【００３０】
また、上部電極層２３としては、耐酸化性に優れる材料、例えばＰｔやＡｕなど、酸化されても導電性を失わない材料、例えばＲｕ、Ｒｅ、Ｗなど、酸化されることで半導体化される材料、例えばＴｉやＳｎなどが用いられる。
【００３１】
次に、図５（ａ）及び（ｂ）に示すように、フォトリソグラフィ技術を用いて、上部電極層２３上にフォトレジストマスク２４が形成されてパターニングされる。エッチング技術を用いて、パターニングされたフォトレジストマスク２４のパターンが上部電極層２３に転写される。その後、残ったフォトレジストマスク２４が除去される。
【００３２】
次に、図６（ａ）及び（ｂ）に示すように、エッチング技術を用いて、上部電極層２３をマスクとしてＭＴＪ膜２２が加工される。これにより、セル毎に分断されたＭＴＪ素子１０が形成される。ここで、ＭＴＪ膜２２の加工には物理エッチングを含む手法を用いるため、下層（層間絶縁膜８）のシリコン酸化膜などの材料とエッチングの選択比を大きく取ることは困難であり、オーバーエッチングの際に下層も大きく削られる危険がある。そこで、ＭＴＪ膜２２の加工の際、下部電極層２１をエッチングストッパ層として用いる。
【００３３】
次に、図７（ａ）及び（ｂ）に示すように、ＭＴＪ素子１０の側面を保護するために、ＭＴＪ素子１０の側面に側壁絶縁膜２５が形成される。具体的には、上部電極層２３及び下部電極層２１上に例えばＳｉＮ膜からなる側壁絶縁膜２５が形成される。その後、ＲＩＥ（Reactive Ion Etching）法を用いて、ＭＴＪ素子１０の側面のみにＳｉＮ膜が残るように、ＭＴＪ素子１０の側面以外に存在するＳｉＮ膜がエッチング除去される。その結果、隣接するＭＴＪ素子１０間の下部電極層２１の上面及び上部電極層２３の上面が露出した状態となる。
【００３４】
次に、図８（ａ）及び（ｂ）に示すように、酸化雰囲気中にてアニール処理が行われる。これにより、露出している下部電極層２１が完全に酸化され、絶縁材料に変化する。その結果、隣接するＭＴＪ素子１０間には、酸化された下部電極層２１からなる金属酸化絶縁膜２６が形成される。
【００３５】
次に、図９（ａ）及び（ｂ）に示すように、例えばＴＥＯＳ（シリコン酸化膜）などのプラズマＣＶＤ（Chemical Vapor Deposition）に適した材料を用いて、ＭＴＪ素子１０を覆うように層間絶縁膜２７が形成される。その後、ＣＭＰ（Chemical Mechanical Polish）などの手法を用いて、層間絶縁膜２７が平坦化される。
【００３６】
次に、図１０（ａ）及び（ｂ）に示すように、リソグラフィ技術を用いて層間絶縁膜２７上にフォトレジストマスク（図示せず）が形成され、ビット線が形成される領域の層間絶縁膜２７が例えば２０００〜４０００Åエッチング除去される。これにより、ビット線用の溝２８が形成され、上部電極層２３の一部が露出される。
【００３７】
次に、図１１（ａ）及び（ｂ）に示すように、溝２８内に、Ｔｉ、Ｔａなどのバリアメタル膜（図示せず）が堆積された後、めっき法を用いてＣｕなどの配線材料が埋め込まれる。その後、溝２８以外に形成されたバリアメタル膜及び配線材料がＣＭＰ法などでエッチング除去される。これにより、溝２８の内部にビット線２９が形成される。
【００３８】
［２−２］第２の製造方法
図１２（ａ）及び（ｂ）乃至図１５（ａ）及び（ｂ）を用いて、本実施形態の磁気ランダムアクセスメモリの第２の製造方法について説明する。尚、図１２（ａ）乃至図１５（ａ）は、図１及び図２と９０度異なる断面を示したものである。
【００３９】
まず、上述した第１の製造方法と同様（図４（ａ）及び（ｂ）乃至図７（ａ）及び（ｂ）参照）、セル毎に分断されたＭＴＪ素子１０が形成された後、このＭＴＪ素子１０の側面に側壁絶縁膜２５が形成される。
【００４０】
ここで、第２の製造方法では、上部電極層２３として、酸化されて絶縁物に変化しても、後の除去処理（例えば、ＲＩＥ、ウェットエッチングなど）で容易に除去できる材料（例えば、Ｗなど）を用いる。
【００４１】
次に、図１２（ａ）及び（ｂ）に示すように、酸化雰囲気中にてアニール処理が行われる。これにより、露出している下部電極層２１が完全に酸化され、絶縁材料に変化する。その結果、隣接するＭＴＪ素子１０間には、酸化された下部電極層２１からなる金属酸化絶縁膜２６が形成される。さらに、上部電極層２３の露出された上面が酸化され、上部電極層２３の上面上に酸化膜３０が形成される。
【００４２】
次に、図１３（ａ）及び（ｂ）に示すように、例えばＴＥＯＳ（シリコン酸化膜）などのプラズマＣＶＤに適した材料を用いて、ＭＴＪ素子１０を覆うように層間絶縁膜２７が形成される。その後、ＣＭＰなどの手法を用いて、層間絶縁膜２７が平坦化される。
【００４３】
次に、図１４（ａ）及び（ｂ）に示すように、リソグラフィ技術を用いて層間絶縁膜２７上にフォトレジストマスク（図示せず）が形成され、ビット線が形成される領域の層間絶縁膜２７が例えば２０００〜４０００Åエッチング除去される。これにより、ビット線用の溝２８が形成され、上部電極層２３の一部が露出される。ここで、溝２８を形成する際のエッチングにより、上部電極層２３上の酸化膜３０も除去される。
【００４４】
次に、図１５（ａ）及び（ｂ）に示すように、溝２８内に、Ｔｉ、Ｔａなどのバリアメタル膜（図示せず）が堆積された後、めっき法を用いてＣｕなどの配線材料が埋め込まれる。その後、溝２８以外に形成されたバリアメタル膜及び配線材料がＣＭＰ法などでエッチング除去される。これにより、溝２８の内部にビット線２９が形成される。
【００４５】
［３］ＭＴＪ素子の材料
本実施形態に係るＭＴＪ素子は、以下のような材料で構成される。
【００４６】
［３−１］面内磁化型
面内磁化型のＭＴＪ素子１０は、例えば以下の材料を用いて形成される。
【００４７】
固定層１１及び記録層１３の材料には、例えば、Ｆｅ、Ｃｏ、Ｎｉ又はそれらの合金、スピン分極率の大きいマグネタイト、ＣｒＯ２、ＲＸＭｎＯ３−ｙ（Ｒ；希土類、Ｘ；Ｃａ、Ｂａ、Ｓｒ）などの酸化物の他、ＮｉＭｎＳｂ、ＰｔＭｎＳｂなどのホイスラー合金などを用いることが好ましい。また、これら磁性体には、強磁性を失わないかぎり、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｇ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂなどの非磁性元素が多少含まれていてもよい。
【００４８】
固定層１１の一部を構成する反強磁性層の材料には、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３などを用いることが好ましい。
【００４９】
トンネル接合層１２としては、スピン注入用のＭＴＪ素子１０の場合、コヒーレントトンネリング効果を有する酸化マグネシウム（ＭｇＯ）又はマグネシウム（Ｍｇ）と酸化マグネシウム（ＭｇＯ）を積層し、アニールなどによって形成したトンネルバリアを用いることが望ましい。これらの材料以外にも、Ａｌ２Ｏ３、ＳｉＯ２、ＡｌＮ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ２、ＡｌＬａＯ３などの様々な誘電体を使用することができる。これらの誘電体には、酸素、窒素、フッ素欠損が存在していてもよい。
【００５０】
［３−２］垂直磁化型
垂直磁化型のＭＴＪ素子１０は、例えば以下の材料を用いて形成される。尚、トンネル接合層１２に関しては、面内磁化型と同じである。
【００５１】
［Ａ］高い保磁力を持つ磁性材料は、１×１０６ｅｒｇ／ｃｃ以上の高い磁気異方性エネルギー密度を持つ材料により構成される。
【００５２】
以下、その材料例について説明する。
【００５３】
（例１）
「Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）のうちの少なくとも１つと、Ｃｒ（クロム）、Ｐｔ（白金）、Ｐｄ（パラジウム）のうちの少なくとも１つとを含む合金からなるもの」
規則合金としては、Ｆｅ（５０）Ｐｔ（５０）、Ｆｅ（５０）Ｐｄ（５０）、Ｃｏ（５０）Ｐｔ（５０）などがある。不規則合金としては、ＣｏＣｒ合金、ＣｏＰｔ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＰｔＴａ合金、ＣｏＣｒＮｂ合金などがある。
【００５４】
（例２）
「Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つ又はこれらのうちの１つを含む合金と、Ｐｄ、Ｐｔのうちの１つ又はこれらのうちの１つを含む合金とが、交互に積層された構造を持つもの」
例えば、Ｃｏ／Ｐｔ人工格子、Ｃｏ／Ｐｄ人工格子、ＣｏＣｒ／Ｐｔ人工格子などがある。Ｃｏ／Ｐｔ人工格子を使用した場合及びＣｏ／Ｐｄ人工格子を使用した場合においては、抵抗変化率（ＭＲ比）は、約４０％、という大きな値を実現できる。
【００５５】
（例３）
「希土類金属のうちの少なくとも１つ、例えば、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）、又は、Ｇｄ（ガドリニウム）と、遷移金属のうちの少なくとも１つとからなるアモルファス合金」
例えば、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＤｙＴｂＦｅＣｏ、ＧｄＴｂＣｏなどがある。
【００５６】
［Ｂ］記録層１３は、上述のような高い保磁力を持つ磁性材料から構成することもできる。さらに、組成比の調整、不純物の添加、厚さの調整などを行って、上述のような高い保磁力を持つ磁性材料よりも磁気異方性エネルギー密度が小さい磁性材料から構成してもよい。
【００５７】
以下、その材料例について説明する。
【００５８】
（例１）
「Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つと、Ｃｒ、Ｐｔ、Ｐｄのうちの少なくとも１つとを含む合金に、不純物を添加したもの」
規則合金としては、Ｆｅ（５０）Ｐｔ（５０）、Ｆｅ（５０）Ｐｄ（５０）、又は、Ｃｏ（５０）Ｐｔ（５０）に、Ｃｕ、Ｃｒ、Ａｇなどの不純物を加えて磁気異方性エネルギー密度を低下させたものなどがある。不規則合金としては、ＣｏＣｒ合金、ＣｏＰｔ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＰｔＴａ合金、又は、ＣｏＣｒＮｂ合金について、非磁性元素の割合を増加させて磁気異方性エネルギー密度を低下させたものなどがある。
【００５９】
（例２）
「Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つ又はこれらのうちの１つを含む合金と、Ｐｄ、Ｐｔのうちの１つ又はこれらのうちの１つを含む合金とが、交互に積層された構造を持つものであって、前者の元素若しくは合金からなる層の厚さ、又は、後者の元素若しくは合金からなる層の厚さを調整したもの」
Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つ又はこれらのうちの１つを含む合金についての厚さの最適値と、Ｐｄ、Ｐｔのうちの１つ又はこれらのうちの１つを含む合金についての厚さの最適値とが存在し、厚さがこれら最適値から離れるに従い、磁気異方性エネルギー密度は、次第に低下する。
【００６０】
（例３）
「希土類金属のうちの少なくとも１つ、例えば、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）、又は、Ｇｄ（ガドリニウム）と、遷移金属のうちの少なくとも１つとからなるアモルファス合金の組成比を調整したもの」
例えば、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＤｙＴｂＦｅＣｏ、ＧｄＴｂＣｏなどのアモルファス合金の組成比を調整し、磁気異方性エネルギー密度を小さくしたものがある。
【００６１】
記録層１３として、例えば、Ｃｏ／Ｐｔ人工格子を用いる場合、ＣｏとＰｔの厚さを調節することにより、ＭＴＪ素子１０の保磁力を調節できる。
【００６２】
固定層１１として、例えば、ＦｅＰｔ、ＣｏＰｔなどの規則合金を用いる場合、垂直磁気異方性を発生させるためには、ｆｃｔ（００１）面を配向させるとよい。このため、結晶配向制御層として、数ｎｍ程度のＭｇＯからなる極薄下地層を用いるとよい。ＭｇＯの他にも、格子定数が２．８Å、４．０Å、５．６Å程度のｆｃｃ構造、ｂｃｃ構造をもつ元素、化合物、例えば、Ｐｔ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ、Ｆｅなど、あるいはそれらの合金などを用いることができる。ボトムピン構造の場合には、ヨーク材と固定層１１との間に結晶配向制御層を配置すればよい。結晶配向制御層とヨーク材との間には、例えば、Ｔａ、ＴｉＮ、ＴａＮなどからなるバッファ層が配置されていてもよい。トップピン構造の場合には、トンネル接合層１２にｆｃｃ（１００）面が配向したＭｇＯを用いるとよい。この場合、ＭＲが劣化しない程度に、上述した結晶配向制御層をさらに積層してもよい。
【００６３】
記録層１３として、ＦｅＰｔ、ＣｏＰｔなどの規則合金を用いる場合にも、同様にｆｃｔ（００１）面を配向させるとよい。トップピン（ボトムフリー）構造の場合には、ヨーク材と固定層１１との間に結晶配向制御層を配置すればよい。結晶配向制御層とヨーク材との間には、例えば、Ｔａ、ＴｉＮ、ＴａＮなどからなるバッファ層が配置されていてもよい。ボトムピン（トップフリー）構造の場合には、トンネル接合層１２にｆｃｃ（１００）面が配向したＭｇＯを用いるとよい。この場合、ＭＲが劣化しない程度に、上述した結晶配向制御層をさらに積層してもよい。
【００６４】
また、固定層１１及び記録層１３の垂直磁化性を高めるために、固定層１１及び記録層１３とトンネル接合層１２との間に、ＣｏＦｅＢ、Ｆｅ単層などの軟磁性層を挿入してもよい。例えば、トンネル接合層１２として、（００１）面の多結晶ＭｇＯを（００１）面の多結晶ＣｏＦｅＢで挟み込んだ、ＣｏＦｅＢ（００１）／ＭｇＯ（００１）／ＣｏＦｅＢ（００１）構造にする。これによって、コヒーレントトンネリングというΔ１（ｓ−電子のような）電子のみを選択的に透過させるスピンフィルターとして作用する効果が高まり、高ＴＭＲ化の実現だけでなく、スピン注入効率の向上にも大きく寄与する。
【００６５】
［４］書き込み動作
本実施形態の書き込み動作では、「スピン注入磁化反転」の原理を用いたスピン注入書き込みを行う。
【００６６】
反平行状態を平行状態にするためには、固定層１１と同じ向きのスピンを持つ電子が、固定層１１から反対向きのスピンを持つ記録層１３に注入される。この場合、電流密度ＪｃＰ→ＡＰを超えた時点で、記録層１３全体の磁化反転が起こり、ＭＴＪ素子１０が平行状態となる。
【００６７】
一方、平行状態を反平行状態にするためには、固定層１１と同じ向きを持つ電子が、記録層１３から固定層１１に注入される。つまり、スピンの反射によって記録層１３の電子のスピンの向きと反対向きのスピンを持つ電子が記録層１３に注入される。この場合、電流密度ＪｃＡＰ→Ｐを超えた時点で、記録層１３全体の磁化反転が起こり、ＭＴＪ素子１０が反平行状態となる。
【００６８】
このようなスピン注入磁化反転方式において、磁化反転のために必要な電流密度ＪｃＰ→ＡＰ、ＪｃＡＰ→Ｐは、固定層１１及び記録層１３を構成する材料の種類、異方性、膜厚などによって決まる値であるため、素子サイズが小さくなるほど、書き込み動作に必要な電流値はトータルでは減ることになり、微細化に適している。
【００６９】
また、スピン注入型の磁気ランダムアクセスメモリは、ＭＴＪ素子１０に垂直方向に電流を流し、その方向によって、記録層１３にスピンが注入されて磁化反転が起こる。垂直磁化型の場合、膜面垂直方向に一軸異方性を持たせればよく、面内磁化型（平面磁化型）のように平面方向に形状磁気異方性を持たせる必要がないために、ＭＴＪ素子１０をアスペクト１にして、加工限界まで原理的には小さくすることが可能である。また、面内磁化型のように２軸でそれぞれ異なる方向に電流磁場を発生させる電流磁界配線が不要となり、ＭＴＪ素子１０の上下電極につながる２端子が存在すれば動作が可能となるため、１ビット辺りのセル面積を縮小させることが可能である。
【００７０】
［５］読み出し動作
本実施形態の読み出し動作では、ＴＭＲ効果を利用する。
【００７１】
選択セルに対応したビット線ＢＬ及びワード線ＷＬを選択し、選択セルのトランジスタＴｒをオン状態にする。そして、選択セルのＭＴＪ素子１０に読み出し電流を流す。この読み出し電流に基づいてＭＴＪ素子１０の抵抗値を読み出し、センスアンプを介した増幅動作によって、“０”、“１”の記録状態を判別する。
【００７２】
尚、読み出し動作時は、定電圧を印加して電流値を読み出してもよいし、定電流を印加して電圧値を読み出してもよい。
【００７３】
［６］他の抵抗変化型メモリへの適用
本実施形態は、磁気ランダムアクセスメモリに限定されず、ＲｅＲＡＭ（Resistance Random Access Memory）やＰＲＡＭ（Phase-change Random Access Memory）などの抵抗変化型メモリにも有効である。ＲｅＲＡＭやＰＲＡＭにおいて、本実施形態を用いてセルの微細化を進めることで、コストの低減と同時に、大規模メモリの実現が可能となる。
【００７４】
［７］効果
上述した本実施形態によれば、下部電極層２１をエッチングストッパ層として用いて物理エッチングを含むＭＴＪ加工を行いつつ、下部電極層２１の露出部分を選択的に酸化することで下部電極層２１をセル毎に電気的に分離する。
【００７５】
つまり、本実施形態では、上記第１の従来技術のように、ＭＴＪ膜２２の加工とは別に下部電極層２１を加工しなくてもよいため、ＭＴＪ素子１０と下部電極層２１のデザイン間に余裕を持たせる必要がない。また、本実施形態では、上記第２の従来技術のように、ＭＴＪ膜２２及び下部電極層２１を一括加工しないので、オーバーエッチングの恐れもない。
【００７６】
従って、本実施形態は、下層の層間絶縁膜８へのオーバーエッチングや下部コンタクト層９のエッチングやられなどを回避しつつ、下部電極層２１に特別なリソグラフィ技術を使わない。このため、ビット線２９、ＭＴＪ素子１０、下部コンタクト層９という３つの層の合わせずれに対して、非常に高いトレランスを有するセルアレイを実現できる。下部選択デバイスのサイズの制約もあるが、上部３層だけでは４Ｆ２という最密型のセルを構成することも可能である。以上のように、本実施形態によれば、セルの微細化を実現することが可能である。
【００７７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均などの範囲に含まれる。
【符号の説明】
【００７８】
１…半導体基板、６ａ、６ｂ、６ｃ、６ｄ、９…コンタクト層、７ａ、７ｂ、７ｃ、７ｄ…多層配線層、５、８、２７…層間絶縁膜、１０…ＭＴＪ素子、２１…下部電極層、２２…ＭＴＪ膜、２３…上部電極層、２５…側壁絶縁膜、２６…金属酸化絶縁膜、２９…ビット線、Ｔｒ…トランジスタ。
【図１】
2012069607.tif 000003
【図２】
2012069607.tif 000004
【図３】
2012069607.tif 000005
【図４】
2012069607.tif 000006
【図５】
2012069607.tif 000007
【図６】
2012069607.tif 000008
【図７】
2012069607.tif 000009
【図８】
2012069607.tif 000010
【図９】
2012069607.tif 000011
【図１０】
2012069607.tif 000012
【図１１】
2012069607.tif 000013
【図１２】
2012069607.tif 000014
【図１３】
2012069607.tif 000015
【図１４】
2012069607.tif 000016
【図１５】
2012069607.tif 000017