(57)【要約】【課題】表示輝度を変更してもホワイトバランス及び階調特性を維持できる表示装置の駆動方法を提供する。【解決手段】発光素子と、駆動トランジスタと、保持容量と、発光期間制御手段とを含む画素と、データ線と、基準電圧線と、を有する表示装置の駆動方法であって、１フレーム期間毎に、各画素に、データ電圧をデータ線から供給し、保持容量に書き込んだ後、予め決められた互いに異なる第１基準電圧と第２基準電圧を、いずれかを先に順に基準電圧線から供給し、１フレーム期間内に、データ電圧・第１基準電圧に応じた第１発光レベルで発光する第１期間と、データ電圧・第２基準電圧に応じた第２発光レベルで発光する第２期間とを有し、発光期間制御手段によって、第１期間と第２期間を同一比率で変更することにより、発光素子の表示輝度を変更することを特徴とする表示装置の駆動方法。【選択図】図６
2012093434.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、ゲート電極の電位に応じた電流を前記発光素子に供給する駆動トランジスタと、前記駆動トランジスタのゲート電極の電位を保持する保持容量と、前記発光素子が発光する期間を制御する発光期間制御手段と、を含む複数の画素と、
画像データに応じたデータ電圧を前記駆動トランジスタのゲート電極に供給する複数のデータ線と、
基準電圧を前記駆動トランジスタのゲート電極に供給する複数の基準電圧線と、
を有する表示装置の駆動方法であって、
１フレーム期間毎に、各画素に、前記データ電圧を前記データ線から供給し、前記保持容量に書き込んだ後、予め決められた互いに異なる第１基準電圧と第２基準電圧を、いずれかを先に順に前記基準電圧線から供給し、
１フレーム期間内に、前記データ電圧及び前記第１基準電圧に応じた第１発光レベルで発光する第１期間と、前記データ電圧及び前記第２基準電圧に応じた第２発光レベルで発光する第２期間と、を有し、
前記発光期間制御手段によって、前記第１期間と前記第２期間を同一比率で変更することにより、前記発光素子の表示輝度を変更することを特徴とする表示装置の駆動方法。
【請求項２】
更に、前記基準電圧線から前記第１基準電圧を供給する期間を制御することによって、前記第１期間と前記第２期間を同一比率で変更することを特徴とする請求項１に記載の表示装置の駆動方法。
【請求項３】
１フレーム期間毎に、各画素に、前記データ電圧を前記データ線から供給し、前記保持容量に書き込んだ後、前記第１基準電圧のみ前記基準電圧線から供給し、
１フレーム期間内に、前記第１発光レベルで発光する第１期間のみ有し、
前記発光期間制御手段によって、前記第１期間を変更することにより、前記発光素子の表示輝度を変更することを特徴とする請求項１に記載の表示装置の駆動方法。
【請求項４】
更に、前記基準電圧線から前記第１基準電圧を供給する期間を制御することによって、前記第１期間を変更することを特徴とする請求項３に記載の表示装置の駆動方法。
【請求項５】
白表示時の表示輝度が５０ｃｄ／ｍ2以下の場合に、前記第１期間の長さを変更することを特徴とする請求項３に記載の表示装置の駆動方法。
【請求項６】
請求項１乃至５のいずれか１項に記載の駆動方法で駆動する表示装置を備えたことを特徴とするデジタルスチルカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自発光素子をマトリクス状に配置した表示装置に関する。特に、各フレームで、１つの画像データに対して２種類の発光レベルで発光させる表示装置に関する。
【背景技術】
【０００２】
有機ＥＬ等に代表される自発光型の表示装置は、自発光素子からなる複数の画素を基板上にマトリクス状に配置して構成される。自発光型の表示装置の駆動回路において各画素に正確に階調をかけるためには、各画素の自発光素子に流す電流量又は電圧を正確に制御しなければならない。一般的に、自発光型の表示装置は画素毎に薄膜トランジスタ（ＴＦＴ）等のスイッチング素子（アクティブ素子）を備えたアクティブマトリクス構成を有している。各画素の自発光素子を所望の輝度で発光させるためには、一般的に、発光量に対応した階調表示データを１フレーム毎に１回各画素にプログラムする。
【０００３】
ＴＦＴには閾値電圧（Ｖｔｈ）や移動度（μ）等の特性にばらつきがあるため、画素毎の発光輝度に差が出てしまい、表示の輝度ムラやスジとなって画質を低下させる。ＴＦＴの特性ばらつきを抑制する技術として、特許文献１にはＶｔｈのばらつきによる影響を回避するため、全表示画素に閾値キャンセル回路を設けた表示装置が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３４１１４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示の画素回路では、ＴＦＴのＶｔｈのばらつきをキャンセルすることはできるが、移動度のばらつきをキャンセルすることができない。更に、Ｖｔｈキャンセルにかける時間が短いと、十分にキャンセルすることができない。このため、表示の輝度ムラが十分に抑制できないという問題があった。
【０００６】
本発明者らは検討を重ねた結果、２種類の輝度レベルで発光させることにより表示の輝度ムラが抑制可能であることを新たに見出した。
【０００７】
ところで、特に携帯機器に用いられる表示装置では、室内で用いる場合や屋外で用いる場合等、使用状況に応じて表示装置の最大表示輝度を変更したいという要望がある。２種類の輝度レベルで発光させる駆動を行えば、各発光素子の各発光レベルの発光期間を調整して最大表示輝度を容易に変更することができる。ここで、最大表示輝度とは、白を表示する時の輝度を意味しており、白を表示するためには画素を構成するＲ（赤素子）、Ｇ（緑素子）、Ｂ（青素子）の色度に応じてある輝度比で発光させなければならない（以下、「ホワイトバランスを維持する」と表現する）。
【０００８】
２種類の輝度レベルで発光させる駆動方法において、最大表示輝度を小さくする場合に、ホワイトバランスの維持を考慮して２種類のうち一方の発光レベルの発光期間だけを短縮したところ、階調特性が維持できないという問題が生じた。
【０００９】
そこで、本発明は、表示輝度を変更してもホワイトバランス及び階調特性を維持できる表示装置の駆動方法の提供を目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明は、発光素子と、ゲート電極の電位に応じた電流を前記発光素子に供給する駆動トランジスタと、前記駆動トランジスタのゲート電極の電位を保持する保持容量と、前記発光素子が発光する期間を制御する発光期間制御手段と、を含む複数の画素と、画像データに応じたデータ電圧を前記駆動トランジスタのゲート電極に供給する複数のデータ線と、基準電圧を前記駆動トランジスタのゲート電極に供給する複数の基準電圧線と、を有する表示装置の駆動方法であって、１フレーム期間毎に、各画素に、前記データ電圧を前記データ線から供給し、前記保持容量に書き込んだ後、予め決められた互いに異なる第１基準電圧と第２基準電圧を、いずれかを先に順に前記基準電圧線から供給し、１フレーム期間内に、前記データ電圧及び前記第１基準電圧に応じた第１発光レベルで発光する第１期間と、前記データ電圧及び前記第２基準電圧に応じた第２発光レベルで発光する第２期間と、を有し、前記発光期間制御手段によって、前記第１期間と前記第２期間を同一比率で変更することにより、前記発光素子の表示輝度を変更することを特徴とする表示装置の駆動方法を提供するものである。
【発明の効果】
【００１１】
本発明によれば、表示輝度を変更してもホワイトバランス及び階調特性を維持できる表示装置の駆動方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る表示装置の一例を示す図である。
【図２】本発明に好適に用いられる画素回路の一例を示す図である。
【図３】第１の実施形態での画素回路の駆動方法の一例を示す図である。
【図４】従来の発光パターンでの階調と輝度の関係を示す図である。
【図５】本発明の発光パターンでの階調と輝度の関係を示す図である。
【図６】２種類の発光レベルでの表示輝度の変更方法を説明する図である。
【図７】ホワイトバランス調整時の色毎の発光電流の一例を示す図である。
【図８】第２発光電流に対する発光期間のみ小さくした場合の図である。
【図９】第２発光電流に対する発光期間のみ小さくした場合の階調特性である。
【図１０】第１・第２発光電流に対する発光期間を変更した場合の階調特性である。
【図１１】単一発光レベルでの表示輝度の変更を説明する図である。
【図１２】本発明に好適に用いられる画素回路の他の一例を示す図である。
【図１３】第２の実施形態での画素回路の駆動方法の一例を示す図である。
【図１４】２種類の発光レベルでの表示輝度の変更方法を説明する図である。
【図１５】２種類の発光レベルでの表示輝度の別の変更方法を説明する図である。
【図１６】本発明に係る表示装置を用いたデジタルスチルカメラシステム。
【発明を実施するための形態】
【００１３】
以下、発光素子として有機ＥＬ素子（ＯＬＥＤ）を用いた有機ＥＬ表示装置を例に挙げて本発明について説明するが、本発明に係る表示装置はこれに限定されるものではなく、自発光素子の発光を制御しうる装置であれば好ましく適用される。また、１フレーム期間での発光量（積算発光量）を１フレーム期間で割った値を平均発光レベル（平均輝度）として本発明を説明する。
【００１４】
［第１の実施形態］
図１は本実施形態の表示装置の一例であり、表示装置の全体構成を示している。図１の表示装置は画素１をｍ行×ｎ列（ｍ、ｎは自然数）のマトリクス状に配置した画像表示部（以下、「表示領域」ということもある。）を備えている。画素１はＲＧＢ原色数の有機ＥＬ素子と、ゲート電極の電位に応じた電流を有機ＥＬ素子に供給する駆動トランジスタと、駆動トランジスタのゲート電極に一端が接続され、ゲート電極の電位を保持する保持容量と、発光を制御する発光期間制御手段を有する。有機ＥＬ素子、駆動トランジスタ、保持容量、発光期間制御手段等により画素回路（図２参照）が構成されている。
【００１５】
また、図１の表示装置は画像データに応じたデータ電圧を駆動トランジスタのゲート電極に供給するデータ線７（基準電圧を駆動トランジスタのゲート電極に供給する基準電圧線と兼用）を備えている。図１ではデータ線７が基準電圧線を兼ねているが、データ線７と基準電圧線を別々に設けても良い。
【００１６】
更に、図１の表示装置は制御線５、６に供給する制御信号Ｐ１、Ｐ２を制御する行制御回路３と、データ線７に供給するデータ電圧及び基準電圧線に供給する基準電圧を制御する列制御回路４と、行制御回路３と列制御回路４を制御するドライバＩＣ１０を有する。本発明に係る表示装置は行制御回路３、列制御回路４、ドライバＩＣ１０と同様の機能を有していれば、図１の構成でなくても良い。
【００１７】
行制御回路３にはドライバＩＣ１０から制御信号が入力され、行制御回路３の各出力端子から画素回路２の動作を制御する複数の制御信号Ｐ１（１）〜Ｐ１（ｍ）、Ｐ２（１）〜Ｐ２（ｍ）が出力される。行制御回路３の各出力端子から出力された制御信号の１つであるＰ１は、制御線５を介して各行の画素回路２に入力され、他の制御信号であるＰ２は制御線６を介して各行の画素回路２に入力される。２種類の発光レベルで発光させるための発光輝度制御信号である基準電圧は制御線５、６を介して画素回路２に入力しても良いし、データ線７を介して画素回路２に入力しても良い。図１では行制御回路３の各出力端子から出力される制御線を２本としたが、２本でなくても良く、画素回路２の構成次第では制御線が１本でも良いし、３本以上でも良い。
【００１８】
列制御回路４にはドライバＩＣ１０から画像データが入力され、列制御回路４の各出力端子から画像データに応じた階調表示データであるデータ電圧Ｖｄａｔａが出力される。列制御回路４から出力されたデータ電圧Ｖｄａｔａは、データ線７を介して各列の画素回路２に入力される。図１では列制御回路４が表示領域近傍に描かれているが、電気的に接続されていればＣＯＧ等の別基板上にあっても良い。
【００１９】
図２は本実施形態の表示装置に好適に用いられる有機ＥＬ素子等の自発光素子を含む画素回路の一例である。図２の画素回路２は有機ＥＬ素子と、階調表示データに応じた電流を有機ＥＬ素子に供給する回路である電流供給回路部と、電流供給回路部に接続された複数の信号入力用配線（制御線５、６、データ線７）と、電力供給配線（＋ＶＣＣ配線、ＣＧＮＤ配線）を有する。
【００２０】
電流供給回路部はゲート電極の電位に応じた電流を有機ＥＬ素子に供給する駆動トランジスタＴｒ２と、書き込み対象となる画素回路２を選択するための画素回路選択手段と駆動トランジスタＴｒ２の閾値補償手段を兼ねるトランジスタＴｒ１を有する。また、駆動トランジスタＴｒ２のゲート電極の電位を保持する保持容量Ｃ１と、発光期間制御手段であるトランジスタＴｒ３と、発光輝度制御手段である基準電圧線を有する。
【００２１】
データ電圧Ｖｄａｔａを供給するデータ線７は基準電圧（Ｖｒｅｆ）を駆動トランジスタＴｒ２のゲート電極に供給する基準電圧線としての働きも兼ねている基準電圧線兼データ線である。基準電圧線とデータ線７は別々の配線として接続を切り替えても良い。図２では駆動トランジスタＴｒ２としてＰ型トランジスタ（ＰＭＯＳ）を使用しているが、Ｎ型トランジスタ（ＮＭＯＳ）を使用しても良い。また、トランジスタＴｒ１、Ｔｒ３としてＮＭＯＳを使用しているが、ＰＭＯＳを使用しても良い。駆動トランジスタＴｒ２、トランジスタＴｒ１、Ｔｒ３としてはＴＦＴが好適に用いられる。
【００２２】
トランジスタＴｒ１は駆動トランジスタＴｒ２のドレインとゲートの間を接続するスイッチング手段であるが、駆動トランジスタＴｒ２のドレインとゲートの間の接続を制御できればこれに限らない。駆動トランジスタＴｒ２がＮＭＯＳの場合も、トランジスタＴｒ１は駆動トランジスタＴｒ２のドレインとゲートの間を接続する。トランジスタＴｒ３は駆動トランジスタＴｒ２のドレインと有機ＥＬ素子のアノードの間を接続するスイッチング手段であるが、駆動トランジスタＴｒ２のドレインと有機ＥＬ素子のアノードの間の接続を制御できればこれに限らない。
【００２３】
制御線５、６はトランジスタＴｒ１、Ｔｒ３の動作を制御するが、各トランジスタの動作を制御できれば制御線は２つでなくても良い。走査信号兼オートゼロ信号Ｐ１を供給する制御線５は、トランジスタＴｒ１のゲートに接続され、発光期間制御信号Ｐ２を供給する制御線６は、トランジスタＴｒ３のゲートに接続されている。
【００２４】
保持容量Ｃ１は一端がデータ電圧Ｖｄａｔａを供給するデータ線７に接続され、他端が駆動トランジスタＴｒ２のゲート及びトランジスタＴｒ１のソースに接続されている。有機ＥＬ素子のアノードはトランジスタＴｒ３のソースに接続され、有機ＥＬ素子のカソードはＣＧＮＤ配線に接続されている。＋ＶＣＣ配線は駆動トランジスタＴｒ２のソースに接続されている。
【００２５】
図３は本実施形態における図２の画素回路の駆動方法を示すタイミングチャートの一例であり、時間軸を共通にして、データ線７の電位変化、制御線５、６の電位変化、発光パターン（発光状態）を表している。本駆動方法は１フレーム期間を（Ａ）プリチャージ期間、（Ｂ）書き込み期間、（Ｃ）他行書き込み期間、（Ｄ）発光期間の４つの期間に分けて動作させる駆動方法である。
【００２６】
図３において、（Ａ）（Ｂ）の期間で画素回路内の駆動トランジスタＴｒ２の閾値がキャンセルされると同時に、データ電圧Ｖ（ｉ）が画素に書き込まれる。（Ａ）の期間ではプリチャージ動作時にデータ電圧に関らず有機ＥＬ素子に電流が流れて一瞬発光するが、階調表示には影響を与えない発光である。そして、（Ｃ）の期間において、該当行以降の行の画素に同様に、閾値がキャンセルされると同時にデータ電圧が書き込まれていく。その後、（Ｄ）の期間において、データ線７に２種類の基準電圧が印加され、全ての行で同時に駆動トランジスタＴｒ２の電流駆動能力に応じた電流が有機ＥＬ素子に供給される。
【００２７】
このように、１フレーム期間内では、（Ｄ）の期間において、駆動トランジスタＴｒ２の電流駆動能力に応じてプログラムされた階調表示データに対応した一定の電流が有機ＥＬ素子に供給されることになる。そして、図３の発光パターンのように、１フレーム期間内では有機ＥＬ素子は２種類の発光レベルで発光し続ける。
【００２８】
（Ａ）プリチャージ期間
この期間では、トランジスタＴｒ１及びトランジスタＴｒ３を「オン」に設定することにより、駆動トランジスタＴｒ２のゲート電位を下げて「オン」に設定する。データ線７はデータ電圧Ｖｄａｔａ（Ｖ（ｉ））に設定され、保持容量Ｃ１のデータ線７側にデータ電圧を印加する。具体的な動作は以下のとおりである。
【００２９】
制御線５及び６が「Ｈｉｇｈ」にセットされると、トランジスタＴｒ１及びトランジスタＴｒ３は「オン」に変わり、トランジスタＴｒ１により駆動トランジスタＴｒ２のドレインとゲートが接続され、一時的にダイオード接続状態となる。つまり、駆動トランジスタＴｒ２が「オン」状態となる。この時、有機ＥＬ素子に電流が流れて発光するが、瞬時発光であるため目視による確認が困難であり、図３ではこの期間の発光パターンの記載は省略する。データ線７はデータ電圧Ｖｄａｔａ（Ｖ（ｉ））に設定される。
【００３０】
（Ｂ）書き込み期間
この期間では、トランジスタＴｒ３を「オフ」に設定することにより、駆動トランジスタＴｒ２のゲートに閾値電圧が設定される。保持容量Ｃ１は駆動トランジスタＴｒ２のゲート電圧と保持容量Ｃ１のデータ線７側の電極にかかるデータ電圧の差分の電圧を保持する。具体的な動作は以下のとおりである。
【００３１】
制御線６は「Ｌｏｗ」に設定され、トランジスタＴｒ３が「オフ」に設定される。一定時間経過後、駆動トランジスタＴｒ２のＶｇｓ（ゲート−ソース間電圧）は駆動トランジスタＴｒ２の閾値電圧となり、保持容量Ｃ１はデータ電圧と駆動トランジスタＴｒ２のゲート電圧（閾値電圧）との間の差分の電圧（オートゼロ電圧）を記憶する。この動作は、次に駆動トランジスタＴｒ２の閾値電圧変化や閾値電圧ばらつきに関係なく一定の駆動電流が得られる電圧を提供する。
【００３２】
（Ｃ）他行書き込み期間
この期間では、トランジスタＴｒ１を「オフ」に設定することにより、データ線７の電位が他行のデータ電圧に変化しても、保持容量Ｃ１に保持された電位差を維持する。具体的な動作は以下のとおりである。
【００３３】
制御線５は、「Ｌｏｗ」にセットされ、プログラム対象行（ｉ行）のサンプリング期間が終了する。その後、データ線７は次の行（ｉ＋１行）のデータ電圧（Ｖ（ｉ＋１））になり、次の行（ｉ＋１行）のプログラムが速やかに開始される。この時、保持容量Ｃ１に保持された電位差は、駆動トランジスタＴｒ２側で電荷の移動が無い為、保持される。
【００３４】
（Ｄ）発光期間
この期間では、保持容量Ｃ１の両端にかかる電位差が維持されているので、データ線７の電圧を基準電圧Ｖｒｅｆに設定することで、駆動トランジスタＴｒ２のゲート電位を所望の電圧に設定する。そして、トランジスタＴｒ３を「オン」に設定することにより、駆動トランジスタＴｒ２の駆動電圧に応じた電流を有機ＥＬ素子に供給している。この時、発光輝度制御手段として、基準電圧Ｖｒｅｆを発光期間内で変化させることで、発光期間（Ｄ）での発光を第１発光レベルと第２発光レベルの２種類の発光レベルで発光させて輝度ムラを抑制する。具体的な動作は以下のとおりである。
【００３５】
データ線７の電圧は最終行のデータ電圧Ｖ（ｎ）からＶｒｅｆ２に変化する。保持容量Ｃ１の両端にかかる電位差が維持されているので、駆動トランジスタＴｒ２のゲート電位が書き込み期間に書き込んだ電圧に対応した、所望の階調表示を行う電圧に設定される。
【００３６】
また、制御線６が「Ｈｉｇｈ」に設定され、トランジスタＴｒ３が「オン」に設定される。よって、駆動トランジスタＴｒ２によって供給される電流は、有機ＥＬ素子に流れるようになる。つまり、駆動トランジスタＴｒ２は一定の電流源のように機能する。
【００３７】
発光期間（Ｄ）の前半では、データ線７の電圧ＶｄａｔａをＶｒｅｆ２に設定する。これは、駆動トランジスタＴｒ２のゲート電圧が、所望の階調表示を行うゲート電圧よりもやや高くなるように、即ち電流がやや小さくなるようにＶｒｅｆ２を設定しておく。その結果、第２発光レベルで有機ＥＬ素子が発光する。
【００３８】
発光期間（Ｄ）の後半では、データ線７の電圧ＶｄａｔａをＶｒｅｆ１に設定する。その結果、第２発光レベルと異なる第１発光レベルで有機ＥＬ素子が発光する。第２発光レベルの輝度をやや低くしていたので、第１発光レベルの輝度は第２発光レベルの輝度より大きく設定する。
【００３９】
このように、本実施形態では、１フレーム期間毎に、各画素に、データ電圧をデータ線から供給し、保持容量に書き込んだ後、予め決められた互いに異なる第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅｆ２を、いずれかを先に順に基準電圧線から供給する。１フレーム期間内にはデータ電圧及び第１基準電圧に応じた第１発光レベルで発光する第１期間と、データ電圧及び第２基準電圧に応じた第２発光レベルで発光する第２期間を有する。後述するが、発光期間制御手段によって、第１期間と第２期間を同一比率で変更することにより、発光素子の表示輝度を変更する。
【００４０】
図３では、第１発光レベルで発光させるタイミングは発光期間中の最後であるが、必ずしもその必要は無く、発光期間中の最初でも、途中でも良い。また、発光期間前半の輝度である第２発光レベルを、所望の階調表示を行う為に一定レベルで発光させた場合の輝度に比べて、やや低くさせる方法に関しては、Ｖｒｅｆ２の電圧をやや高くなるように設定しなくても良い。例えば、データ電圧Ｖｄａｔａを予め電流がやや小さくなるように演算処理して画素に書き込んでも良い。
【００４１】
上記のように、発光期間（Ｄ）において２種類の発光レベルによる発光で階調表示を行うことにより、本実施形態では輝度ムラを抑制させることが可能となる。
【００４２】
なお、Ｖｒｅｆ１、Ｖｒｅｆ２はデータ線７経由で画素に入力されており、画素の発光色により、Ｖｒｅｆ１又はＶｒｅｆ２を変化させても良い。その結果として、ホワイトバランスを最適に調整することができたり、第１発光レベル及び第２発光レベルの輝度を変えたりすることができる。例えば、輝度ムラが視認されにくい青色の発光に関しては、２種類の発光レベルの輝度差を小さくしたり、或いは従来の１種類の発光レベルで表示したりしても輝度ムラが視認されない場合がある。このような場合、青画素には他の発光色に比べて第１発光レベル及び第２発光レベルを変える事が好ましい。なぜなら、第１発光レベルでの輝度が高すぎる場合、消費電力の増加につながるおそれがあるからである。
【００４３】
次に、図４及び図５を用いて、２種類の発光レベルで発光させることにより、輝度ムラを抑制させるメカニズムについて説明する。
【００４４】
図４は、ＴＦＴの閾値ばらつきをある程度キャンセルした後にみられるムラについて、階調特性を示したグラフである。横軸は階調、縦軸は輝度で示しており、トランジスタ特性に置き換えると、横軸がゲート電圧、縦軸がドレイン電流とみなすことができる。グラフ中の曲線はある１つのトランジスタ特性そのものである。
【００４５】
ここで、トランジスタ特性の電流ばらつきについて考える。電流が大きい領域では、トランジスタの電流ばらつきは平均的な電流が大きいために、ばらつき量の比率が相対的に小さくなる。逆に、電流が小さい領域では、電流ばらつきの絶対値は小さくなるものの、平均的な電流も小さくなり、結果としてばらつき量の比率が大きくなる傾向がある。
【００４６】
このようなトランジスタを用いて表示装置の輝度ムラの視認性について考える。有機ＥＬ素子のような自発光素子の輝度は流れる電流にほぼ比例する。そのため、輝度ムラの大きさは電流量のばらつきにほぼ比例する。画像データの高階調領域、即ち電流量が大きい領域（Ｃ）においては、電流ばらつきの比率が小さく、表示装置として輝度ムラが視認されにくい。
【００４７】
そこからやや輝度が低くなる、画像データの中階調領域、即ち電流量がやや小さい領域（Ｂ）においては、電流のばらつきの比率が大きく、表示装置として輝度ムラが視認されやすい。
【００４８】
そこからさらに輝度が低くなる、画像データの低階調領域、即ち電流量が非常に小さい領域（Ａ）においては、電流のばらつきがあるものの、電流の絶対値が非常に小さい。その結果、表示装置として輝度が非常に低い表示となり、輝度ムラの輝度差も小さく、輝度ムラとして視認されにくくなる。
【００４９】
図５は２種類の発光レベルで発光させた場合における階調と輝度、輝度ムラの見え方の関係を説明する図である。発光レベルを示す曲線が、電流が小さくばらつきが目立つ輝度の範囲（ハッチングした領域）にかかっている間は、ムラが視認される階調となる。第１発光レベルの方が第２発光レベルに対して、輝度が高く発光期間が短いとする。この２つの発光レベルの輝度とは、瞬間的に光っている輝度である。言い換えると、それぞれの発光レベルで発光デューティ１００％で発光させた時の平均輝度と同じである。
【００５０】
表示装置としては、第１発光レベルと第２発光レベルの発光量の和を時間で平均化した輝度（合成された輝度）が視認される平均輝度であり、図５の点線曲線（ｂ）のようになる。このうち、第１発光レベルの発光量成分も図５の点線曲線（ｃ）で示した。合成された輝度Ｌは下記式（１）で表すことができる。
【００５１】
Ｌ＝（Ｌ１×Ｗ１＋Ｌ２×Ｗ２）／Ｗｆ      式（１）
Ｌ１は第１発光レベル、Ｗ１は第１発光レベルで発光する期間、Ｌ２は第２発光レベル、Ｗ２は第２発光レベルで発光する期間、Ｗｆは１フレーム期間である。
【００５２】
最も低階調の領域、即ち図５（Ｄ）よりも低い階調領域では、第２発光レベルは黒であり、第１発光レベルの短時間の発光でのみ階調表示が行われる。しかも、第１発光レベルの輝度自体が図４（Ａ）レベルのとても低い輝度であるため輝度ムラが視認されにくい。
【００５３】
次に、図５（Ｄ）の階調領域では、第２発光レベルは黒であり、第１発光レベルの短時間の発光でのみ階調表示が行われる。第１発光レベルの輝度は図４（Ｂ）レベルの輝度ムラが見える輝度で発光しているのだが、第１発光レベルは短時間であり、視認される輝度としては点線曲線（ｂ）で描かれた合成された輝度になる。その結果、輝度がとても小さく、輝度ムラが視認されにくい。
【００５４】
図５（Ｄ）と（Ｅ）の間の階調領域では、曲線（ａ）の様に第１発光レベルの輝度は図４（Ｃ）レベルの輝度ムラが小さい輝度で発光しており、しかも、視認される輝度としては点線曲線（ｂ）で描かれた合成された輝度である。その結果、輝度ムラが小さい上に輝度がとても小さく、輝度ムラが視認されない。
【００５５】
続いて、図５（Ｅ）の階調領域は、単一発光で表示するとムラが目立っていた領域である。ところが、曲線（ａ）の様に第１発光レベルの輝度は図４（Ｃ）レベルの輝度ムラの視認されにくい高輝度での発光である。第２発光レベルも、曲線（ｄ）で示した様に、図４（Ａ）レベルの非常に低い輝度であり輝度ムラが視認されにくい。これら２つの輝度ムラが視認されにくい発光同士を合成しているので、合成された輝度においても、輝度ムラは視認されにくい。
【００５６】
次に、図５（Ｆ）の階調領域では、第１発光レベルは図４（Ｃ）レベルの輝度ムラの視認されにくい高輝度での発光である。第２発光レベルは図４（Ｂ）レベルの輝度ムラが見える輝度で発光している。この時、合成された輝度において、第２発光レベル起因の輝度ムラは存在しているものの、第１発光レベルの輝度ムラの視認されにくい発光と合成されることにより、輝度ムラの比率が低下する。その結果、合成された輝度では輝度ムラが視認されにくくなる。
【００５７】
続いて、図５（Ｆ）よりも高階調領域では、第１発光レベルは図４（Ｃ）レベルの輝度ムラの視認されにくい高輝度での発光である。第２発光レベルも図４（Ｃ）レベルの輝度ムラの視認されにくい輝度で発光している。これら２つの輝度ムラが視認されにくい発光同士を合成しているので、合成された輝度においても輝度ムラは視認されにくい。
【００５８】
このようにして、単一発光レベルで輝度ムラが目立つ階調が存在する駆動においても、２種類の発光レベルで発光させることにより、全階調領域において、輝度ムラを低減させることが可能になるのである。つまり、２種類の輝度レベルで発光させ、トランジスタの電流ばらつきが大きい領域を使用せずに、トランジスタの電流ばらつきが小さい、又は電流ばらつきが目立たない領域を使用して階調表示を行うことにより輝度ムラの抑制をより効果的に行うことができる。
【００５９】
また、２種類の発光レベルで発光させる効果として、第１発光レベルだけでは、発光期間が短く、合成された輝度が明るさとして不足する場合がある。或いは、第１発光レベルの瞬時輝度が非常に大きくなってしまう懸念がある。それを補う為に、第２発光レベルの発光を加えることで、所望の合成された輝度を得ることができる。
【００６０】
以上のように、本実施形態によれば、２種類の発光レベルによる発光で階調表示を行うことで、ばらつきの小さい大電流による発光と、輝度ムラが視認されにくい低輝度の発光を利用することが可能になり、輝度ムラを抑制することができる。
【００６１】
次に、表示輝度を変更する駆動方法を説明する。
【００６２】
図６は図３に示した駆動方法において表示輝度を変更する駆動方法を説明するタイミングチャートである。表示輝度の変更は発光期間（Ｄ）における制御線６が「Ｈｉｇｈ」の期間を制御することで発光パターンを変更して実現する。発光期間（Ｄ）のうち、データ線７の電圧ＶｄａｔａがＶｒｅｆ１の期間を発光期間Ａ（ＤＡ）、Ｖｒｅｆ２の期間を発光期間Ｂ（ＤＢ）とすると、制御線６が「Ｈｉｇｈ」の期間を変更する際には発光期間Ａ、発光期間Ｂが同一比率となるように制御する。図６において、発光パターン１〜発光パターン４はそれぞれ発光期間Ａ、発光期間Ｂが同一比率となるように制御線６の「Ｈｉｇｈ」期間を変更した例である。発光パターン１における発光期間Ａ、発光期間Ｂの大きさをそれぞれ１００％とした場合、発光パターン２では発光期間Ａ、発光期間Ｂともに７５％となっている。発光パターン３では発光期間Ａ、発光期間Ｂともに５０％、発光パターン４では発光期間Ａ、発光期間Ｂともに２５％となっている。
【００６３】
このように、発光期間Ａ、発光期間Ｂを制御して第１発光レベルでの発光期間と第２発光レベルでの発光期間を同一比率で変更することによって、表示輝度を変更でき、ホワイトバランス及び階調特性を維持できる。
【００６４】
ここで、図７及び図８を用いて、ホワイトバランス及び階調特性を維持できる理由を説明する。
【００６５】
図７（ａ）〜（ｃ）はホワイトバランスを調整した状態における赤画素（Ｒ）、緑画素（Ｇ）、青画素（Ｂ）それぞれの発光電流の一例を示した図である。第１発光電流は第１発光レベルの輝度を出力する場合の電流波形、第２発光電流は第２発光レベルの輝度を出力する場合の電流波形である。所望の白表示時の色度や、赤画素（Ｒ）、緑画素（Ｇ）、青画素（Ｂ）における電流に対する発光効率によって、赤画素（Ｒ）、緑画素（Ｇ）、青画素（Ｂ）それぞれの発光電流の大きさは異なる。
【００６６】
図８は最大表示輝度（白表示時の表示輝度）を変更する際に、第２発光電流に対する発光期間のみを小さくした場合を示した図である。図８の場合は、赤画素（Ｒ）、緑画素（Ｇ）、青画素（Ｂ）の発光量の割合が図７の場合と異なってしまうため、図７における白の色度と異なり、階調特性が変化してしまう。それに対して図７のように第１発光電流及び第２発光電流の両方に対する発光期間を変更することで、赤画素（Ｒ）、緑画素（Ｇ）、青画素（Ｂ）の発光量の割合を維持できるので白の色度は変化せず、階調特性を変えないで最大表示輝度を変更することが可能となる。
【００６７】
各階調の変更は、第１発光レベル、第２発光レベルを変更する。各階調において第１発光レベル、第２発光レベルを大きくすることで輝度が高くなるように制御する。
【００６８】
図９は階調特性の変化を説明するグラフである。第２発光電流に対する発光期間のみを小さくすると、上記式（１）で示される第２発光レベルで発光する期間Ｗ２が小さくなる。このため、合成された輝度Ｌは第１発光レベルのみでの階調範囲では変化がないが、第１発光レベルと第２発光レベルの合成からなる階調範囲では輝度が低下し、矢印で示すように階調特性が変化する。それに対して図７のように第１発光電流及び第２発光電流の両方に対する発光期間を変更することで、赤画素（Ｒ）、緑画素（Ｇ）、青画素（Ｂ）の発光量の割合を維持できる。
【００６９】
図１０は第１発光電流及び第２発光電流の両方に対する発光期間を変更して表示輝度を変化させた場合の階調特性を説明するグラフである。即ち、上記式（１）で示される第１発光レベルで発光する期間Ｗ１、第２発光レベルで発光する期間Ｗ２ともに小さくなるので、図１０に示すように合成された輝度Ｌは全ての階調範囲において一律に輝度が低下する。これは赤画素（Ｒ）、緑画素（Ｇ）、青画素（Ｂ）いずれの画素においても一律に輝度を変化させることになる。よって、白の色度は変化せず、階調特性を維持して表示輝度を変更することが可能となる。
【００７０】
ただし、発光期間Ａを小さくしていくと、発光パターンの立ち上がり、立ち下りという過渡的な状態が輝度設定に影響を与える場合が考えられる。しかしながら、ある最大表示輝度以下の設定では、上記の２種類の発光レベルでの発光は実施せず、単一発光レベルによって表示を行っても良い。この場合、１フレーム期間毎に、各画素に、データ電圧をデータ線から供給し、保持容量に書き込んだ後、第１基準電圧のみ基準電圧線から供給する。１フレーム期間内には第１発光レベルで発光する第１期間のみ有し、発光期間制御手段によって、第１期間を変更することにより発光素子の表示輝度を変更する。即ち、図１１のように制御線６の「Ｈｉｇｈ」期間を小さくして表示輝度を変更する方法である。
【００７１】
制御線６の「Ｈｉｇｈ」期間を小さくしていくと、ある最大表示輝度の設定までは低輝度において電流ばらつきによる輝度ムラが視認される。しかし、ある最大表示輝度以下では、非常に低い輝度での表示となり、輝度ムラの輝度差も小さく、輝度ムラとして視認されにくくなる。実験的には最大表示輝度が約５０ｃｄ／ｍ2以下では輝度ムラの視認されない良好な表示となる。即ち、白表示時の表示輝度が５０ｃｄ／ｍ2以下の場合に、単一発光レベルで発光させる、即ち第１基準電圧のみ基準電圧線から供給し、第１期間の長さを変更するのがより好ましい。
【００７２】
よって、単一発光レベルで発光させる従来の駆動方法で輝度ムラの視認されない最大表示輝度までは単一発光レベルで表示を行い、それ以上の最大表示輝度では図６のような２種類の発光レベルで表示を行うことが可能である。この方法においては、単一発光レベルでの表示と２種類の発光レベルでの表示が切り替わるとホワイトバランスの設定を変更する。このように最大表示輝度の設定を実施することで、図６の発光期間Ａの小さい状態を設定する必要が無くなるので、安定に最大表示輝度の変更設定が可能となる。
【００７３】
［第２の実施形態］
本実施形態の表示装置は第１の実施形態と同じであるが、画素回路が異なる。
【００７４】
図１２は本実施形態の表示装置に好適に用いられる有機ＥＬ素子等の自発光素子を含む画素回路の一例である。図２と同一の部分は同一の符号を付けている。図２と異なるのは、トランジスタＴｒ４、Ｔｒ５、制御線８、基準電圧線Ｖｒｅｆが追加されている点である。トランジスタＴｒ４はソースとドレインのうちの一端がデータ線７に接続され、他端が保持容量Ｃ１に接続されている。トランジスタＴｒ５はソースとドレインのうちの一端が保持容量Ｃ１とトランジスタＴｒ４に接続され、他端が基準電圧線Ｖｒｅｆに接続されている。基準電圧線Ｖｒｅｆは全画素共通に接続され供給されている。トランジスタＴｒ４、Ｔｒ５のゲートには制御線８が接続されており、互いに極性が異なるトランジスタを使用して二者択一的に「オン」する。図１２ではトランジスタＴｒ４としてＮＭＯＳを使用しているが、ＰＭＯＳを使用しても良い。また、トランジスタＴｒ５としてＰＭＯＳを使用しているが、ＮＭＯＳを使用しても良い。
【００７５】
図１３は本実施形態における図１２の画素回路の駆動方法を示すタイミングチャートの一例であり、時間軸を共通にして、データ線７の電位変化、制御線５、６、８の電位変化、基準電圧の変化、発光パターン（発光状態）を表している。本駆動方法は（Ａ）プリチャージ期間及び（Ｂ）書き込み期間を含む（Ｄ）自行選択期間、（Ｃ）他行選択期間、（Ｅ）垂直ブランキング期間からなる１フレーム期間を繰り返し周期として動作させる。
【００７６】
（Ａ）プリチャージ期間
この期間の動作は第１の実施形態で説明した（Ａ）プリチャージ期間とほぼ同じである。トランジスタＴｒ１及びトランジスタＴｒ３を「オン」に設定することにより、駆動トランジスタＴｒ２のゲート電位を下げて「オン」に設定する。データ線７はデータ電圧Ｖｄａｔａ（Ｖ（ｉ））に設定され、保持容量Ｃ１のデータ線７側にデータ電圧を印加する。具体的な動作は以下のとおりである。
【００７７】
制御線５及び６が「Ｈｉｇｈ」に設定されると、トランジスタＴｒ１及びトランジスタＴｒ３は「オン」になり、トランジスタＴｒ１により駆動トランジスタＴｒ２のドレインとゲートが接続され、一時的にダイオード接続状態となる。つまり、駆動トランジスタＴｒ２が「オン」状態となる。この時、有機ＥＬ素子に電流が流れて発光するが、瞬時発光であるため目視による確認が困難であり、図１３ではこの期間の発光パターンの記載は省略する。また、制御線８が「Ｈｉｇｈ」であり、トランジスタＴｒ４は「オン」して、保持容量Ｃ１とデータ線７が接続される。データ線７及び保持容量Ｃ１の一端はデータ電圧Ｖｄａｔａ（Ｖ（ｉ））に設定される。トランジスタＴｒ５は「オフ」状態である。
【００７８】
（Ｂ）書き込み期間
この期間の動作は第１の実施形態で説明した（Ｂ）書き込み期間とほぼ同じである。トランジスタＴｒ３を「オフ」に設定することにより、駆動トランジスタＴｒ２のゲートに閾値電圧が設定される。保持容量Ｃ１は駆動トランジスタＴｒ２のゲート電圧と保持容量Ｃ１のデータ線７側の電極にかかるデータ電圧の差分の電圧を保持する。具体的な動作は以下のとおりである。
【００７９】
制御線６は「Ｌｏｗ」に設定され、トランジスタＴｒ３が「オフ」に設定される。制御線５、８は「Ｈｉｇｈ」なので、トランジスタＴｒ１及びトランジスタＴｒ４は「オン」している。一定時間経過後、駆動トランジスタＴｒ２のＶｇｓ（ゲート−ソース間電圧）は駆動トランジスタＴｒ２の閾値電圧となり、保持容量Ｃ１はデータ電圧と駆動トランジスタＴｒ２のゲート電圧（閾値電圧）との差分の電圧（オートゼロ電圧）を記憶する。この動作は、駆動トランジスタＴｒ２の閾値電圧変化や閾値電圧ばらつきに関係なく一定の駆動電流が得られる電圧を提供する。
【００８０】
（Ｃ）他行選択期間
この期間では、保持容量Ｃ１の両端にかかる電位差が維持された状態で、保持容量Ｃ１一端を基準電圧Ｖｒｅｆに設定することで、駆動トランジスタＴｒ２のゲート電位を所望の電圧に設定する。トランジスタＴｒ３を「オン」に設定することにより、駆動トランジスタＴｒ２の駆動電圧に応じた電流を有機ＥＬ素子に供給している。具体的な動作は以下のとおりである。
【００８１】
制御線５及び８は「Ｌｏｗ」に設定され、トランジスタＴｒ１及びトランジスタＴｒ４は「オフ」している。よって、データ線７の電位が他行のデータ電圧に変化しても、保持容量Ｃ１に保持された電位差は維持される。一方、トランジスタＴｒ５は「オン」して保持容量Ｃ１の一端に基準電圧Ｖｒｅｆ２が印加されると共に、駆動トランジスタＴｒ２のＶｇｓはデータ電圧に応じた所望の階調表示を行う電圧にシフトする。制御線６は「Ｈｉｇｈ」に設定されるとトランジスタＴｒ３が「オン」し、データ電圧に応じた電流が有機ＥＬ素子に供給され、第２発光レベルで発光する。保持容量Ｃ１に保持された電位差は、駆動トランジスタＴｒ２側で電荷の移動が無い為保持され、トランジスタＴｒ３が「オン」の間は一定電流を流し続ける。
【００８２】
（Ｅ）垂直ブランキング期間
この期間の動作は、上述した（Ｃ）他行選択期間とほぼ同じであるが、Ｖｒｅｆ電圧を変化させている点が異なる。Ｖｒｅｆ電圧を変化させることで、垂直ブランキング期間（Ｅ）での発光を第２発光レベルとは異なる第１発光レベルで発光させる。具体的な動作は以下のとおりである。
【００８３】
基準電圧線の電圧ＶｒｅｆをＶｒｅｆ２からＶｒｅｆ１に変化させる。Ｖｒｅｆ２よりＶｒｅｆ１の電位を低くすることにより、基準電圧がＶｒｅｆ２での第２発光レベルより大きい第１発光レベルで発光する。基準電圧線は全画素共通に接続されているので、いずれの画素も書き込み動作を行っていない垂直ブランキング期間（Ｅ）において基準電圧線の電圧Ｖｒｅｆを変化させている。よって、全画素一括で発光レベルが変化する。
【００８４】
このように垂直ブランキング期間（Ｅ）において、２種類の発光レベルによる発光で表示を行うことにより、輝度ムラを抑制させることが可能となる。輝度ムラを抑制させるメカニズムについては第１の実施形態で説明した通りである。
【００８５】
次に、表示輝度を変更する駆動方法を説明する。
【００８６】
基本的には第１の実施形態で説明した駆動方法と同様に、第１発光レベルでの発光期間と第２発光レベルでの発光期間を同一比率で変更することによって実現する。図１４は表示輝度を変更する駆動方法を説明するタイミングチャートの一例である。表示輝度の変更は他行選択期間（Ｃ）、垂直ブランキング期間（Ｅ）における制御線６が「Ｈｉｇｈ」の期間及び基準電圧線におけるＶｒｅｆ１の期間を制御することで発光パターンを変更して実現する。
【００８７】
このように、本実施形態では、発光期間制御手段によって発光期間を制御するとともに、基準電圧線から第１基準電圧を供給する期間を制御することによって、第１期間と第２期間を同一比率で変更することにより、発光素子の表示輝度を変更する。
【００８８】
図１４においてＰ２（ｉ−１），Ｐ２（ｉ），Ｐ２（ｉ＋１）はそれぞれ（ｉ−１）行目、ｉ行目、（ｉ＋１）行目における制御線６の状態を示している。Ｖｒｅｆは基準電圧線Ｖｒｅｆにおける状態を示している。発光パターン（ｉ−１），発光パターン（ｉ），発光パターン（ｉ＋１）は、それぞれ（ｉ−１）行目、ｉ行目、（ｉ＋１）行目における発光パターンである。Ｌ１期間は第１発光レベルで発光する期間、Ｌ２１及びＬ２２期間は第２発光レベルで発光する期間を示している。垂直ブランキング期間（Ｅ）では、Ｖｒｅｆは基準電圧線がＶｒｅｆ１の状態（Ｌ１期間）はいずれの行も制御線６は「Ｈｉｇｈ」とし、Ｖｒｅｆ２の状態ではいずれの行も制御線６は「Ｌｏｗ」である。
【００８９】
表示輝度を変更するには、Ｌ１期間と（Ｌ２１＋Ｌ２２）期間を同一比率で変更する。例えば、表示輝度を５０％にする場合は、Ｌ１期間及び（Ｌ２１＋Ｌ２２）期間の両方を５０％に変更する。表示輝度を２５％にする場合は、Ｌ１期間及び（Ｌ２１＋Ｌ２２）期間の両方を２５％に変更する。
【００９０】
このように、Ｌ１期間と（Ｌ２１＋Ｌ２２）期間を制御して第１発光レベルでの発光期間と第２発光レベルでの発光期間を同一比率で変更することによって、表示輝度を変更でき、ホワイトバランス及び階調特性を維持できる。
【００９１】
図１５は表示輝度を調整する駆動方法を説明するタイミングチャートの他の例である。図１１と異なる点は垂直ブランキング期間（Ｅ）における制御線６の状態である。垂直ブランキング期間（Ｅ）では、制御線６は常に「Ｈｉｇｈ」としている。Ｖｒｅｆ１の状態（Ｌ１期間）では図１４と同様に第１発光レベルで発光し、Ｖｒｅｆ２の状態（Ｌ３、Ｌ４期間）では第２発光レベルで発光する。
【００９２】
表示輝度を変更するには、Ｌ１期間と（Ｌ２１＋Ｌ２２＋Ｌ３＋Ｌ４）期間を同一比率で変更する。例えば、最大表示輝度を５０％にする場合は、Ｌ１期間及び（Ｌ２１＋Ｌ２２＋Ｌ３＋Ｌ４）期間の両方を５０％に変更する。最大表示輝度を２５％にする場合は、Ｌ１期間及び（Ｌ２１＋Ｌ２２＋Ｌ３＋Ｌ４）期間の両方を２５％に変更する。
【００９３】
制御信号Ｐ２としては、シフトレジスタによってシフトさせ、シフトレジスタの各段の出力信号を使用して実現できる。その場合、Ｌ２１期間及びＬ２２期間の変更はシフトパルスを変更する。また、垂直ブランキング期間（Ｅ）ではシフトレジスタへのシフトクロックを停止し、シフトレジスタの状態を固定する。シフトレジスタの出力は、別途入力する制御信号によって強制的に「Ｈｉｇｈ」又は「Ｌｏｗ」に設定できるように構成することで、垂直ブランキング期間（Ｅ）における制御信号Ｐ２を実現できる。
【００９４】
このように、Ｌ１期間と（Ｌ２１＋Ｌ２２＋Ｌ３＋Ｌ４）期間を制御して第１発光レベルでの発光期間と第２発光レベルでの発光期間を同一比率で変更することによって、表示輝度を変更し、ホワイトバランス及び階調特性を維持できる。
【００９５】
ただし、Ｌ１期間を小さくしていくと、発光パターンの立ち上がり、立ち下りという過渡的な状態が輝度設定に影響を与える場合が考えられる。この場合、第１の実施形態と同様に、ある最大表示輝度以下の設定では、上記の２種類の発光レベルでの発光は実施せず、単一発光レベルによって表示を行っても良い。この場合、１フレーム期間毎に、各画素に、データ電圧をデータ線から供給し、保持容量に書き込んだ後、第１基準電圧のみ基準電圧線から供給する。１フレーム期間内には第１発光レベルで発光する第１期間のみ有する。発光期間制御手段によって発光期間を制御するとともに、基準電圧線から第１基準電圧を供給する期間を制御することによって、第１期間を変更することにより発光素子の表示輝度を変更する。即ち、輝度ムラの視認されない最大表示輝度までは基準電圧線Ｖｒｅｆを一定電圧として制御線６の「Ｈｉｇｈ」期間を制御して単一発光レベルで表示を行うことが可能である。また、それ以上の最大表示輝度では図１４又は図１５のように垂直ブランキング期間に基準電源線Ｖｒｅｆを変化させ、２種類の発光レベルで表示を行うことが可能である。この方法においては、単一発光レベルでの表示と２種類の発光レベルでの表示が切り替わると、ホワイトバランスの設定を変更する。
【００９６】
このように、最大表示輝度の設定を実施することで、Ｌ１期間の小さい状態を設定する必要が無くなるので、安定に最大表示輝度の変更設定が可能となる。
【００９７】
［第３の実施形態］
本実施形態は、第１及び第２の実施形態の表示装置を電子機器に用いた例である。
【００９８】
図１６は、本発明が用いられる電子機器としてのデジタルスチルカメラシステムのブロック図である。図中、１１はデジタルスチルカメラシステム、１２は撮影部、１３は映像信号処理回路、１４は表示パネル、１５はメモリ、１６はＣＰＵ、１７は操作部を示す。
【００９９】
図１６において、撮影部１２で撮影した映像又はメモリ１５に記録された映像を、映像信号処理回路１３で信号処理し、表示パネル１４で見ることができる。ＣＰＵ１６では、操作部１７からの入力によって、撮影部１２、メモリ１５、映像信号処理回路１３等を制御して、状況に適した撮影、記録、再生、表示を行う。また、表示パネル１４は、この他にも各種電子機器の表示部として利用できる。
【産業上の利用可能性】
【０１００】
本発明に係る表示装置を用いることにより、例えば情報表示装置を構成できる。この情報表示装置は、例えば携帯電話、携帯コンピュータ、スチルカメラ若しくはビデオカメラのいずれかの形態をとる。若しくは、それらの各機能の複数を実現する装置である。情報表示装置は、情報入力部を備えている。例えば、携帯電話の場合には情報入力部は、アンテナを含んで構成される。ＰＤＡや携帯ＰＣの場合には、情報入力部は、ネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの場合には、情報入力部はＣＣＤやＣＭＯＳ等によるセンサ部を含んで構成される。
【符号の説明】
【０１０１】
１：画素、２：画素回路、３：行制御回路、４：列制御回路、５：制御線、６：制御線、７：データ線、８：制御線、１０：ドライバＩＣ、１１：デジタルスチルカメラシステム
【図１】
2012093434.tif 000003
【図２】
2012093434.tif 000004
【図３】
2012093434.tif 000005
【図４】
2012093434.tif 000006
【図５】
2012093434.tif 000007
【図６】
2012093434.tif 000008
【図７】
2012093434.tif 000009
【図８】
2012093434.tif 000010
【図９】
2012093434.tif 000011
【図１０】
2012093434.tif 000012
【図１１】
2012093434.tif 000013
【図１２】
2012093434.tif 000014
【図１３】
2012093434.tif 000015
【図１４】
2012093434.tif 000016
【図１５】
2012093434.tif 000017
【図１６】
2012093434.tif 000018