(57)【要約】【課題】層間絶縁膜に空隙が発生することを抑制し、半導体装置の製造における歩留まりの向上を図ることができる。【解決手段】半導体装置１００の製造方法は、一面に互いに隣接する少なくとも２つの凸部９０を有する半導体基板１０の一面上に、２つの凸部９０間における膜厚が２つの凸部９０のうち少なくとも一方の高さの１．２倍以上となるように絶縁膜５０を形成する工程と、絶縁膜５０上に、絶縁膜５０よりも硬い絶縁膜６０を形成する工程と、を備える。【選択図】図１
2012151366.tif 000002
【特許請求の範囲】
【請求項１】
一面に互いに隣接する少なくとも２つの凸部を有する下地膜の前記一面上に、前記２つの凸部間における膜厚が前記２つの凸部のうち少なくとも一方の高さの１．２倍以上となるように第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、前記第１の絶縁膜よりも硬い第２の絶縁膜を形成する工程と、
を備える半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第１の絶縁膜を形成する工程の後であって、前記第２の絶縁膜を形成する工程の前に、前記第１の絶縁膜を薄化する工程をさらに備える半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法において、
前記薄化は、ウェットエッチングによって行われる半導体装置の製造方法。
【請求項４】
請求項１ないし３いずれか１項に記載の半導体装置の製造方法において、
前記第２の絶縁膜を形成する工程の後に、前記第２の絶縁膜を平坦化する工程をさらに備える半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記平坦化は、ＣＭＰによって行われる半導体装置の製造方法。
【請求項６】
請求項１ないし５いずれか１項に記載の半導体装置の製造方法において、
前記第１の絶縁膜は、ＢＰＳＧ膜、またはＰＳＧ膜である半導体装置の製造方法。
【請求項７】
請求項１ないし６いずれか１項に記載の半導体装置の製造方法において、
前記第２の絶縁膜は、ＳｉＯ２膜である半導体装置の製造方法。
【請求項８】
請求項１ないし７いずれか１項に記載の半導体装置の製造方法において、
前記第１の絶縁膜を形成する工程の前において、前記下地膜上に配線パターンを形成する工程をさらに備え、
前記凸部は、前記配線パターンによって構成されている半導体装置の製造方法。
【請求項９】
請求項１ないし８いずれか１項に記載の半導体装置の製造方法において、
前記下地膜は、半導体基板であり、
前記凸部は、ポリシリコンによって構成される半導体装置の製造方法。
【請求項１０】
請求項１ないし８いずれか１項に記載の半導体装置の製造方法において、
前記下地膜は、層間絶縁膜であり、
前記凸部は、Ａｌ配線によって構成されている半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の高集積化等を実現するため、配線を覆う層間絶縁膜の製造に関し、様々な検討がなされてきた。層間絶縁膜の製造に関する技術として、例えば特許文献１〜４に記載されるものがある。特許文献１に記載の技術は、下層の絶縁膜上に、絶縁膜をエッチングする成分を含む上層の絶縁膜を形成するというものである。また特許文献２に記載の技術は、絶縁膜を形成し、これを蝕刻した後、さらに絶縁膜を形成するというものである。特許文献１および２には、半導体基板上に形成された配線によって層間絶縁膜に空隙が生じることを防止することができると記載されている。
【０００３】
特許文献３に記載の技術は、チタン・シリサイド膜が形成されたシリコン基板上に、酸化シリコン膜を介してＢＰＳＧ膜を形成するというものである。これにより、チタン・シリサイド膜の抵抗値が上昇することを抑制できると記載されている。特許文献４に記載の技術は、シリコン基板上にＢＰＳＧ膜等の層間絶縁膜を形成した後、より硬い材質であるプラズマＴＥＯＳ膜等の層間絶縁膜を形成するというものである。これにより、層間絶縁膜を十分に平坦化することができると記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−４０６６９号公報
【特許文献２】特開平１１−１７６９３６号公報
【特許文献３】特開平８−２５５７９１号公報
【特許文献４】特開２０００−９１４３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
層間絶縁膜は、硬い絶縁膜を用いて形成する必要がある場合がある。しかし、硬い層間絶縁膜は凹凸に対する埋め込み性が悪い。このため、層間絶縁膜を形成する面に凹凸が存在する場合に、層間絶縁膜に空隙が発生することがあった。
【課題を解決するための手段】
【０００６】
本発明によれば、一面に互いに隣接する少なくとも２つの凸部を有する下地膜の前記一面上に、前記２つの凸部間における膜厚が前記２つの凸部のうち少なくとも一方の高さの半分以上となるように第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、前記第１の絶縁膜よりも硬い第２の絶縁膜を形成する工程と、
を備える半導体装置の製造方法が提供される。
【０００７】
本発明によれば、下地膜上に形成される第１の絶縁膜は、下地膜上の隣接する２つの凸部間における膜厚が２つの凸部のうち少なくとも一方の高さの１．２倍以上である。このため、第１の絶縁膜の表面は、２つの凸部と比較して緩やかな凹凸面を有する。そして第１の絶縁膜上に、第１の絶縁膜よりも硬い第２の絶縁膜を形成する。このため、硬い第２の絶縁膜は、２つの凸部と比較して緩やかな凹凸面上に形成されることとなる。従って、表面の絶縁膜を硬くしつつ、層間絶縁膜に空隙が発生することを抑制できる。
【発明の効果】
【０００８】
本発明によれば、層間絶縁膜に空隙が発生することを抑制し、半導体装置の製造における歩留まりの向上を図ることができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る半導体装置を示す断面図である。
【図２】図１に示す半導体装置の製造方法を示す断面図である。
【図３】図１に示す半導体装置の製造方法を示す断面図である。
【図４】図１に示す半導体装置の製造方法を示す断面図である。
【図５】図１に示す半導体装置の製造方法を示す断面図である。
【図６】絶縁膜の膜厚とアスペクト比との相関を示すグラフである。
【図７】第２の実施形態に係る半導体装置を示す断面図である。
【図８】比較例に係る半導体装置を示す断面図である。
【図９】図７に示す半導体装置の製造方法を示す断面図である。
【図１０】図７に示す半導体装置の製造方法を示す断面図である。
【図１１】図７に示す半導体装置を示す平面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１１】
図１は、第１の実施形態に係る半導体装置１００を示す断面図である。図２〜５は、図１に示す半導体装置１００の製造方法を示す断面図である。半導体装置１００の製造方法は、半導体基板１０の一面上に絶縁膜５０を形成する工程と、絶縁膜５０上に絶縁膜６０を形成する工程と、を備えている。
【００１２】
半導体基板１０は、一面に少なくとも２つの凸部９０を有している。２つの凸部９０は、互いに隣接している。絶縁膜５０を形成する工程においては、２つの凸部９０間における膜厚が２つの凸部９０のうち少なくとも一方の高さの１．２倍以上となるように絶縁膜５０を形成する。絶縁膜６０は、絶縁膜５０よりも硬い。以下、半導体装置１００の構成および製造方法について詳細に説明する。
【００１３】
まず、図１を用いて、半導体装置１００の構成を説明する。図１に示すように、半導体装置１００は、半導体基板１０と、絶縁膜２０と、配線３０と、エッチングストッパ膜４０と、絶縁膜５０と、絶縁膜６０と、コンタクト８４と、配線３２と、を備えている。半導体基板１０には、拡散層１２が形成されている。半導体基板１０は、例えばシリコン基板である。配線３０は、半導体基板１０のうち拡散層１２に挟まれている領域上に、絶縁膜２０を介して形成されている。配線３０は、例えばゲート配線であり、ポリシリコンによって構成されている。絶縁膜２０は、例えばゲート絶縁膜であり、シリコン酸化膜によって構成されている。
【００１４】
エッチングストッパ膜４０は、半導体基板１０上および配線３０上に形成されている。エッチングストッパ膜４０は、例えばＳｉＮによって構成されている。凸部９０は、半導体基板１０上に形成された絶縁膜２０と配線３０とエッチングストッパ膜４０によって構成されている。凸部９０の高さは、例えば４９００Å以上である。また、２つの凸部９０間の間隔は、例えば７０００Å以下である。エッチングストッパ膜４０上には、絶縁膜５０が形成されている。絶縁膜５０は、例えばＰＳＧ膜、またはＢＰＳＧ膜等である。また、絶縁膜５０は、凸部９０間において平らな部分を有しない。絶縁膜５０上には、絶縁膜６０が形成されている。絶縁膜６０は、例えばＳｉＯ２である。配線３２は、絶縁膜６０内に設けられている。コンタクト８４は、配線３２と配線３０とを接続するように、絶縁膜５０および絶縁膜６０内に設けられている。配線３２は、例えばＷにより構成される。
【００１５】
次に、図１〜６を用いて、半導体装置１００の製造方法について説明する。まず半導体基板１０に、絶縁膜２０を形成する。絶縁膜２０は、例えば熱酸化により形成される。次いで、絶縁膜２０上に導電膜を形成する。次いで、導電膜上にレジストパターンを形成する。そしてレジストパターンをマスクとして導電膜をエッチングする。これにより、絶縁膜２０上に配線３０が形成される。次いで、半導体基板１０に不純物イオン注入を行い、拡散層１２を形成する。次いで、半導体基板１０上および配線３０上に、エッチングストッパ膜４０を形成する。そして、エッチングストッパ膜４０上に、絶縁膜５０を形成する。これにより、図２に示す構造が得られる。
【００１６】
図２に示す段階において、絶縁膜５０の膜厚は、２つの凸部９０間における膜厚が２つの凸部９０のうち少なくとも一方の高さの１．２倍以上であり、例えば６５００Åである。この場合、絶縁膜５０の表面には緩やかな凹凸が形成される。このとき、絶縁膜５０二つの凸部９０間上に位置する部分には、平らな部分が形成されない。なお、絶縁膜５０の膜厚は、凸部９０の少なくとも一方の高さの１．３倍以上であることがさらに好ましい。
【００１７】
次いで、図３に示すように、絶縁膜５０を薄化する。このとき、後の工程（図５参照）において行われるＣＭＰ（化学機械研磨）によって絶縁膜５０が露出しない条件の下で、絶縁膜５０を薄化する。薄化前における絶縁膜５０の表面の凹凸が緩やかであったため、薄化後における絶縁膜５０の表面の凹凸も緩やかとなる。絶縁膜５０の薄化は、例えばウェットエッチングによって絶縁膜５０の全面をエッチバックすることにより行う。ウェットエッチングは等方性エッチングであるため、薄化前より、さらに絶縁膜５０の表面を平坦化することができる。
【００１８】
次いで、図４に示すように、絶縁膜５０上に絶縁膜５０よりも硬い絶縁膜６０を形成する。絶縁膜５０の表面の凹凸は緩やかである。また、絶縁膜５０のうち二つの凸部９０間上に位置する部分には、平らな部分が形成されない。よって、絶縁膜６０内に疎な部分は形成されない。この場合の疎な部分とは、絶縁膜６０内の他の部分よりも膜密度が低い部分を意味する。
【００１９】
次いで、図５に示すように、絶縁膜６０の表面をＣＭＰによって平坦化する。絶縁膜６０は硬い膜であるため、ＣＭＰによるスクラッチが発生しにくい。その後、図１に示すように、絶縁膜５０および絶縁膜６０を貫通し、配線３０と接続するコンタクト８４および配線３２を形成する。配線３２の形成は、例えばダマシン法によって行われる。
【００２０】
次に、本実施形態の効果を説明する。図８は、比較例に係る半導体装置１０４を示す断面図である。図９および図１０は、図８に示す半導体装置１０４の製造方法を示す断面図である。図１１は、図８に示す半導体装置１０４を示す平面図であって、比較例における課題を説明するための模式図である。比較例に係る半導体装置１０４の製造方法では、まず、図９に示すように、絶縁膜５０を形成する。このとき、２つの凸部９０間における絶縁膜５０の膜厚は、２つの凸部９０のいずれに対しても、その高さの半分以下である。そして、図１０に示すように、絶縁膜５０上に絶縁膜６０を形成する。その後、絶縁膜６０をＣＭＰにより平坦化する（図８）。
【００２１】
比較例に係る半導体装置１０４の製造方法では、絶縁膜５０を形成する工程において、２つの凸部９０間における絶縁膜５０の膜厚は、２つの凸部９０のいずれに対しても、その高さの１．２倍未満である。このため、絶縁膜５０は、２つの凸部９０間を埋め込む程度の膜厚を形成しない。よって、絶縁膜５０の表面のうち２つの凸部９０間に位置する部分には、大きな凹部７０が形成される。硬い絶縁膜６０は、凹部７０に対する埋め込み性が悪い。よって、絶縁膜５０上に絶縁膜６０を形成すると、凹部７０上において絶縁膜６０内に疎な部分７２が生じる。特に、凹部７０が平らな部分を有する場合には、疎な部分７２が顕著に現れる。疎な部分７２が生じると、コンタクトやスルーホール等を形成する過程において疎な部分７２がエッチングされ、図１１に示すように層間絶縁膜内に空隙７４が発生することがある。この空隙７４に導通性の物質が形成されると、例えば素子分離領域１４によって分離されたトランジスタ上に形成される隣接するコンタクト８０やスルーホール同士が導通してしまう。この場合、半導体装置は不良となり、半導体装置の製造において歩留まりの低下を引き起こす。
【００２２】
これに対し、本実施形態によれば、半導体基板１０上に形成される絶縁膜５０は、２つの凸部９０間における膜厚が２つの凸部９０のうち少なくとも一方の高さの１．２倍以上である。この場合、絶縁膜５０を形成する工程において、２つの凸部９０間は絶縁膜５０によって十分に埋め込まれる。このため、絶縁膜５０に形成される凹部７０は小さく、絶縁膜５０の表面は２つの凸部９０と比較して緩やかな凹凸面を有することとなる。また、凹部７０には、平らな部分が生じない。このとき、硬い絶縁膜６０は、２つの凸部９０と比較して緩やかな凹凸面上に形成されることとなる。よって、層間絶縁膜には疎な部分が発生しない。従って、表面の絶縁膜を硬くしつつ、層間絶縁膜に空隙が発生することを抑制し、半導体装置の製造における歩留まりの向上を図ることができる。
【００２３】
図６は、絶縁膜５０の膜厚とアスペクト比との相関を示したグラフである。この場合のアスペクト比とは、凹部７０の深さを２つの凸部９０間の間隔で割った値である。すなわち、アスペクト比が小さい程、絶縁膜５０上の凹凸面は緩やかとなる。図６に示すように、絶縁膜５０の膜厚が５０００Å以下である場合、アスペクト比が大きくなり、層間絶縁膜内に空隙が発生した。また、絶縁膜５０の膜厚が６０００Å以上である場合、アスペクト比は小さくなり、層間絶縁膜内に空隙が発生しなかった。このように、絶縁膜５０の膜厚が大きい程、アスペクト比は小さくなり、層間絶縁膜内に空隙が発生することが抑制された。また、図６に示す場合において、半導体基板上に形成された凸部の高さは４９００Åである。このため、絶縁膜５０の膜厚が５８８０Å以上に位置する点において、絶縁膜５０の膜厚は、２つの凸部９０のうち少なくとも一方の高さの１．２倍以上となる。よって、図７において絶縁膜５０の膜厚が５８８０Å以上に位置する点（図７中Ａ−Ａ'線より右側に位置する点）が、本実施形態に係る半導体装置１００に該当する。よって、本実施形態に係る半導体装置の製造方法によって、空隙の発生が抑制できたことがわかる。なお、図６に示す測定結果は、いずれも凸部９０の高さが４９００Åであり、間隔が７０００Åである条件において得られたものである。
【００２４】
また、本実施形態によれば、絶縁膜５０を形成した後に絶縁膜５０を薄化する。絶縁膜５０は、形成時において緩やかな凹凸面を有するため、薄化後においても緩やかな凹凸面を有することとなる。よって、半導体装置の製造における歩留まりの向上を図るとともに、半導体装置の薄型化を図ることができる。
【００２５】
また、ＣＭＰにより層間絶縁膜を研磨して平坦化を行う場合において、層間絶縁膜がＢＰＳＧ膜等の柔らかい膜であると、層間絶縁膜にスクラッチが発生することがある。スクラッチが発生した層間絶縁膜上に配線を形成すると、配線間にショート等が生じることがある。この場合、半導体装置の製造における歩留まりを低下させてしまう。これに対し、本実施形態によれば、平坦化工程において研磨されるのは硬い絶縁膜６０である。このため、ＣＭＰによるスクラッチが発生しにくい。よって、半導体装置の製造における歩留まりをさらに向上することができる。
【００２６】
図７は、第２の実施形態に係る半導体装置１０２を示す断面図であり、第１の実施形態における図１に対応している。本実施形態に係る半導体装置１０２は、配線３０が層間絶縁膜上に形成されたＡｌ配線である点を除いて、第１の実施形態に係る半導体装置１００と同様である。また本実施形態に係る半導体装置１０２の製造方法は、第１の実施形態に係る半導体装置１００の製造方法と同様である。
【００２７】
図７に示すように、配線３０は、絶縁膜５２上に形成されている。絶縁膜５２は、層間絶縁膜であり、例えばＳｉＯ２により構成されている。配線３０は、Ａｌ配線である。配線３０上には、絶縁膜５０および絶縁膜６０を貫通し、配線３０と接続するようにビアプラグ８２が形成されている。そして絶縁膜６０およびビアプラグ８２上には、ビアプラグ８２と接続するように配線３４が形成されている。ビアプラグ８２は、例えばＷによって構成される。配線３４は、例えばＡｌ配線またはＷ配線である。
【００２８】
本実施形態においても、第１の実施形態と同様の効果を得ることができる。
【００２９】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００３０】
１０  半導体基板
１２  拡散層
１４  素子分離領域
２０  絶縁膜
３０  配線
３２  配線
３４  配線
４０  エッチングストッパ膜
５０  絶縁膜
５２  絶縁膜
６０  絶縁膜
７０  凹部
７２  疎な部分
７４  空隙
８０  コンタクト
８２  ビア
８４  コンタクト
９０  凸部
１００  半導体装置
１０２  半導体装置
１０４  半導体装置
【図１】
2012151366.tif 000003
【図２】
2012151366.tif 000004
【図３】
2012151366.tif 000005
【図４】
2012151366.tif 000006
【図５】
2012151366.tif 000007
【図６】
2012151366.tif 000008
【図７】
2012151366.tif 000009
【図８】
2012151366.tif 000010
【図９】
2012151366.tif 000011
【図１０】
2012151366.tif 000012
【図１１】
2012151366.tif 000013