(57)【要約】      （修正有）【課題】特性が向上した抵抗変化素子を提供する。【解決手段】抵抗変化素子は、２つの電極２８，電極２９と、２つの電極の間に設けられた抵抗変化膜２１とを具備し、抵抗変化膜２１は、ハフニウム（Ｈｆ）、マンガン（Ｍｎ）及び酸素（Ｏ）を含む膜であり、立方晶のＨｆ１−ｘＭｎｘＯｙ膜（０＜ｘ＜１）の組成式で示される酸化物膜である。電極２８，２９は、例えば、白金（Ｐｔ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）のグループから選択される少なくとも１つの材料からなる。これらの電極材の酸化物の生成自由エネルギーの絶対値は、Ｍｎの酸化物の生成自由エネルギーの絶対値よりも小さい。【選択図】図１
2012069609.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の電極と、
前記第１の電極と第２の電極との間に設けられた抵抗変化膜と、を具備し、
前記抵抗変化膜は、立方晶のＨｆ１−ｘＭｎｘＯｙ膜（０＜ｘ＜１）を含む、
ことを特徴とする抵抗変化素子。
【請求項２】
前記Ｈｆ１−ｘＭｎｘＯｙ膜において、ｘ／（１−ｘ）で示されるＨｆに対するＭｎの組成比は、０．２５以上、０．３５以下であることを特徴とする請求項１に記載の抵抗変化素子。
【請求項３】
前記Ｈｆ１−ｘＭｎｘＯｙ膜は、膜面に対して垂直方向において、＜１００＞配向していることを特徴とする請求項１又は２に記載の抵抗変化素子。
【請求項４】
前記第１及び第２の電極に用いられる材料の酸化物の生成自由エネルギーの絶対値は、Ｍｎの酸化物の生成自由エネルギーより小さいことを特徴とする請求項１乃至３のいずれか１項に記載の抵抗変化素子。
【請求項５】
前記第１の電極と前記抵抗変化膜との間に設けられるイオン格納層を、さらに具備し、
前記抵抗変化素子の動作時、前記イオン格納層は、前記第１の電極に向かって移動したＯイオンを保持することを特徴とする請求項１乃至４のいずれか１項に記載の抵抗変化素子。
【請求項６】
第１の電極層上に、立方晶のＨｆ１−ｘＭｎｘＯｙ膜（０＜ｘ＜１）を含む抵抗変化膜を形成する工程と、
前記抵抗変化膜上に、第２の電極層を形成する工程と、
を具備する抵抗変化素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、抵抗変化素子及びその製造方法に関する。
【背景技術】
【０００２】
抵抗変化型メモリは、微細化による悪影響を受けにくく、大容量化も可能であるため、次世代の不揮発性半導体メモリとして注目されている。
【０００３】
抵抗変化型メモリは、メモリ素子としての抵抗変化素子の抵抗値の可逆的な変化を、データの記憶及び判別に利用している。抵抗変化素子の抵抗値は、例えば、２つの電極に挟まれた抵抗変化膜に電圧を印加し、抵抗変化膜に電流を流すことによって、高抵抗状態から低抵抗状態、又は、低抵抗状態から高抵抗状態に変化する。
【０００４】
抵抗変化素子の抵抗状態を高抵抗状態から低抵抗状態へ変化させる動作は、セット動作とよばれ、抵抗変化素子の抵抗状態を低抵抗状態から高抵抗状態へ変化させる動作は、リセット動作とよばれる。
【０００５】
抵抗変化素子の抵抗変化機構として、抵抗変化膜の材料に応じて、様々なモデルが報告されている。その１つに、フィラメントとよばれる微細な電流経路が形成されることによって抵抗変化膜の抵抗値が変化するモデルが報告されている。さらに、フィラメントによる抵抗変化機構として、フィラメントの一部の酸化及び還元によって抵抗値が変化するモデルや、フィラメント内における電荷のトラップ／デトラップによって抵抗値が変化するモデルがある。
【０００６】
フィラメントによる抵抗変化機構を利用する抵抗変化型メモリの製造工程において、フィラメントを抵抗変化膜内に形成するために、フォーミングとよばれる工程が実行される。フォーミング工程は、メモリセルアレイ内の抵抗変化素子のばらつきを抑制するため、微細なフィラメントを形成するための電流の電流値及びパルス幅を高精度に制御して、実行する必要がある。それゆえ、抵抗変化型メモリに含まれる全ての抵抗変化素子に対して、高精度のフォーミング工程を実行しなければならないため、この抵抗変化型メモリの製造工程は、膨大な時間がかかる。
【０００７】
フィラメントによる抵抗変化機構を用いた抵抗変化素子において、リセット動作時に、抵抗変化素子に過剰な電流が流れ、抵抗変化素子及びそれに接続された素子（例えば、ダイオード）が破壊されてしまう問題がある。また、フィラメントによる抵抗変化機構を用いた抵抗変化素子において、読み出し動作時における誤動作やリテンション特性が悪いという問題がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特表２０１０−５１２０１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、抵抗変化素子の特性向上を図る。
【課題を解決するための手段】
【００１０】
本実施形態の抵抗変化素子は、第１及び第２の電極と、前記第１の電極と第２の電極との間に設けられた抵抗変化膜と、を具備し、前記抵抗変化膜は、立方晶のＨｆ１−ｘＭｎｘＯｙ膜（０＜ｘ＜１）を含む。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態の抵抗変化素子の構造を示す断面図。
【図２】抵抗変化膜の結晶構造を模式的に示す図。
【図３】抵抗変化膜のＸ線回折の解析結果を示す図。
【図４】酸化物膜のＸ線回折の解析結果を示す図。
【図５】酸化物膜のＸ線回折の解析結果を示す図。
【図６】酸化物膜のＸ線回折の解析結果を示す図。
【図７】第１の実施形態の抵抗変化素子の動作を説明するための図。
【図８】第１の実施形態の抵抗変化素子の動作を説明するための図。
【図９】第１の実施形態の抵抗変化素子の適用例を説明するための図。
【図１０】第１の実施形態の抵抗変化素子の適用例を説明するための図。
【図１１】第１の実施形態の抵抗変化素子の適用例を説明するための図。
【図１２】第１の実施形態の抵抗変化素子の適用例を説明するための図。
【図１３】第１の実施形態の抵抗変化素子の適用例を説明するための図。
【図１４】第１の実施形態の抵抗変化素子の製造方法を説明するための図。
【図１５】第１の実施形態の抵抗変化素子の製造方法を説明するための図。
【図１６】第１の実施形態の抵抗変化素子の製造方法を説明するための図。
【図１７】第２の実施形態の抵抗変化素子の構造を示す断面図。
【図１８】第２の実施形態の抵抗変化素子の動作を説明するための図。
【図１９】第２の実施形態の抵抗変化素子の動作を説明するための図。
【発明を実施するための形態】
【００１２】
以下、図面を参照しながら、本発明の例を実施するための形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
【００１３】
［実施形態］
（１）  第１の実施形態  
以下、図１乃至図１６を参照して、第１の実施形態の抵抗変化素子について、説明する。
【００１４】
（ａ）  構造  
図１乃至図８を用いて、第１の実施形態の抵抗変化素子の構造について、説明する。
【００１５】
図１は、第１の実施形態の抵抗変化素子２０の断面構造の示す模式図である。
【００１６】
第１の実施形態の抵抗変化素子２０は、２つの電極２８，２９と、２つの電極２８，２９に挟まれた抵抗変化膜２１とを含んでいる。
【００１７】
本実施形態の抵抗変化素子２０において、抵抗変化膜２１は、ハフニウム（Ｈｆ）、マンガン（Ｍｎ）及び酸素（Ｏ）を含む膜である。本実施形態において、抵抗変化膜としてのＨｆ、Ｍｎ及びＯを含む膜２１は、“Ｈｆ１−ｘＭｎｘＯｙ”の組成式で示される酸化物膜である。以下の説明において、抵抗変化膜２１としてＨｆ１−ｘＭｎｘＯｙ膜２１に関して、単に、ＨｆＭｎＯ膜と述べる場合もある。尚、図１において、抵抗変化膜２１の構成原子の配列は、模式的に示されている。
【００１８】
電極２８，２９は、例えば、白金（Ｐｔ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）のグループから選択される少なくとも１つの材料からなる。これらの電極材の酸化物の生成自由エネルギーの絶対値は、Ｍｎの酸化物の生成自由エネルギーの絶対値よりも小さい。これによって、電極２８，２９と抵抗変化膜２１との化学反応（化合物の形成）や抵抗変化膜２１Ａ内における電極の構成原子の拡散などが抑制される。それゆえ、抵抗変化膜２１及びその抵抗変化膜２１を用いた抵抗変化素子２０の特性劣化が低減される。但し、抵抗変化膜２１は、微量の電極２８，２９の構成元素を含む場合がある。
【００１９】
尚、電極２８，２９の材料は、例示した材料と同様の性質を有していれば、他の材料が用いられてもよい。また、電極２８，２９の構造は、これらの材料の単層構造に限定されず、複数の膜の積層構造を有していてもよい。
【００２０】
本実施形態の抵抗変化膜２１としてのＨｆＭｎＯ膜において、Ｍｎの組成（ｘ）は、０より大きく、１より小さい値に設定される。
【００２１】
抵抗変化膜２１としてのＨｆ１−ｘＭｎｘＯｙ膜２１において、抵抗変化膜２１内におけるＨｆの組成（１−ｘ）とＭｎとの組成（ｘ）との組成比は、ｘ／（１−ｘ）で示される。そして、膜２１内におけるＭｎの濃度（組成）は、例えば、Ｈｆの濃度よりも低い。Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）は、０．２５以上、０．３５以下に設定される。尚、本実施形態において、Ｈｆ１−ｘＭｎｘＯｙで示される組成式において、Ｏの組成（ｙ）は、１より大きく、２より小さい範囲（１＜ｙ＜２）に設定されている。
【００２２】
図２を用いて、本実施形態の抵抗変化素子に用いられるＨｆ１−ｘＭｎｘＯｙの結晶構造について説明する。
【００２３】
本実施形態の抵抗変化膜２１としてのＨｆＭｎＯ膜は、立方晶の結晶構造を有する。
【００２４】
図２は、ＨｆＭｎＯの結晶構造が、立方晶である場合の単位格子を示している。本実施形態において、ＨｆＭｎＯは、例えば、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）が０．２５〜０．３５の範囲内に設定された場合に、立方晶の結晶構造を有する。立方晶のＨｆＭｎＯは、例えば、蛍石構造の結晶構造を有する。
【００２５】
図２に示されるように、３価のＭｎイオン（Ｍｎ３＋）４３は、４価のＨｆイオン（Ｈｆ４＋）４１と格子置換することによって、ＨｆＭｎＯ膜２１の結晶格子中に含まれる。Ｍｎイオン４３がＨｆイオン４１と格子置換することによって、結晶格子中に、酸素欠損（酸素空格子ともよばれる）４９が形成される。ＨｆＭｎＯ膜２１の膜面に対して垂直方向において、立方晶のＨｆＭｎＯが＜１００＞方位に配向性を有する場合、ＨｆＭｎＯ膜内の酸素欠損４９は膜面に対して垂直方向に配列する。以下では、膜面に対して垂直方向をＮＤ方向とよび、膜面に対して平行方向をＴＤ方向とよぶ。
【００２６】
結晶格子中の酸素イオン（Ｏ２−）４２は、電極２８，２９間に印加された電圧によって生じる電界によって、形成された酸素欠損４９を経由して、一方の電極に向かって移動する。これによって、本実施形態の抵抗変化素子の抵抗状態は、変化する。以下では、イオンが電界によって移動することを、電界拡散とよぶ。
【００２７】
図３乃至図６は、ＨｆＭｎＯ膜におけるＨｆとＭｎとの組成比ｘ／（１−ｘ）を変化させた抵抗変化膜のＸ線回折（XRD:X-Ray Defalcation）の解析結果を示している。尚、図４は、Ｍｎを含んでいないＨｆＯｙ膜（１＜ｙ＜２）のＸＲＤの解析結果を示している。ＨｆＯ２は、単斜晶の結晶構造を有している。
【００２８】
図３乃至６のＸ線回折において、２θ−θ法によって、ＨｆＭｎＯ膜又はＨｆＯ膜の結晶相の同定が実行されている。また、図３乃至図６の解析結果において、ＨｆＭｎＯ膜の組成は、Ｘ線光電子分光（XPS:X-ray Photoelectron Spectroscopy）によって分析されている。
【００２９】
図３の（ａ）は、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）が０．３に設定された場合におけるＨｆ０．７Ｍｎ０．３Ｏｙ膜（１＜ｙ＜２）の解析結果が示されている。図３の（ａ）の横軸は、２θの角度（単位：［°］）が示され、図３の（ａ）の縦軸は、Ｘ線回折強度が任意単位（ａ．ｕ．：arbitrary  unit）で示されている。図４乃至図６における横軸及び縦軸に関しても、図３の（ａ）と同様である。
【００３０】
図３乃至図６の測定に用いられたサンプルの構造は、図３の（ｂ）に示されている。図３の（ｂ）に示されるように、測定サンプルは、シリコン基板９０上の絶縁膜９１，９２上に形成される。シリコン基板９０上に、窒化シリコン（ＳｉＮ）膜９１が設けられ、酸化シリコン（ＳｉＯ２）膜９２がＳｉＮ膜９１上に設けられている。ＳｉＮ膜９１の膜厚は、１０ｎｍであり、ＳｉＯ２膜９２の膜厚は、１５０ｎｍである。
【００３１】
ＳｉＯ２膜９２上に、下地層９３，９４，９５が設けられている。ＳｉＯ２膜９２上の窒化チタン（ＴｉＮ）膜９３上に、タングステン（Ｗ）膜９４が設けられ、Ｗ膜９４上に、さらに、ＴｉＮ膜９５が設けられている。２つのＴｉＮ膜９３，９５の膜厚は、それぞれ１０ｎｍであり、Ｗ膜９４の膜厚は、５０ｎｍである。この積層構造の下地層は、抵抗変化素子２０及びその素子２０を用いた抵抗変化型メモリの構造における配線又は電極に相当する。
【００３２】
下地層の最上層のＴｉＮ膜９５上に、抵抗変化膜（ＨｆＭｎＯ膜又はＨｆＯ膜）９６が設けられている。ＨｆＭｎＯ膜又はＨｆＯ膜９６の膜厚は、２０ｎｍである。ＨｆＭｎＯ膜及びＨｆＯ膜９６は、スパッタ法によって形成される。ＨｆＭｎＯ膜９６は、ＨｆＭｎＯ化合物ターゲットがアルゴン（Ａｒ）とＯ２の混合ガスによりスパッタリングされることによって、ＴｉＮ膜９５上に堆積される。本実施形態において、ＨｆＭｎＯ膜におけるＨｆ及びＭｎの組成比（モル比率）は、ＨｆＯ単体におけるＨｆのレート及びＭｎＯ単体におけるＭｎのレートから算出された体積比とＨｆＯ及びＭｎＯの分子量とに基づいて、設定されている。
【００３３】
図３の（ａ）に示されるＨｆに対するＭｎの組成比ｘ／（１−ｘ）が０．３に設定されたＨｆＭｎＯ膜のＸＲＤの解析結果を、図４に示されるＨｆＯ膜のＸＲＤの解析結果と比較する。図３の（ａ）に示される解析結果において、３３°近傍の回折ピークに加え、３０°から３２°の範囲内、３５°から３６°の範囲内で、回折ピークＡ１，Ａ２がそれぞれ検出されている。
【００３４】
回折ピークＡ１は、立方晶のＨｆＭｎＯの（１１１）面の回折ピークを示し、回折ピークＡ２は、立方晶のＨｆＭｎＯの（２００）面の回折ピークを示している。２θ＝３３°における回折ピークは、ＨｆＯの（００２）面の回折ピークに相当している。
【００３５】
図４に示されるＨｆＯのＸＲＤの解析結果において、ＨｆＯの（−１１１）面を示す回折ピーク（２θ＝２８°〜２９°）が検出されているが、図３の（ａ）に示されるように、組成比ｘ／（１−ｘ）が０．３に設定されることによって、ＨｆＯ（−１１１）面の回折ピークは低減又は消失している。
【００３６】
このように、図３の（ａ）及び図４に示されるように、ＨｆＯｙの結晶構造が単斜晶であっても、ＭｎがＨｆＯｙにドーピングされることによって、ＨｆＭｎＯ膜の結晶構造が立方晶に変化する。
【００３７】
図５は、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）が０．１に設定されたＨｆ０．９Ｍｎ０．１Ｏｙ膜のＸＲＤの解析結果を示し、図６は、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）が０．７に設定されたＨｆ０．３Ｍｎ０．７Ｏｙ膜のＸＲＤの解析結果を示している。
【００３８】
図５に示されるように、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）が０．１程度である場合、膜内に含まれるＭｎの組成比がＨｆの組成に比較して小さく、膜内における立方晶のＨｆＭｎＯの結晶相又は結晶粒が小さく、立方晶のＨｆＭｎＯを示す回折ピークは検出されない。すなわち、組成比がｘ／（１−ｘ）が０．１程度である場合、Ｍｎの組成が微量であるため、ＨｆＯｙに対するＭｎの格子置換が不十分で、立方晶のＨｆＭｎＯの結晶格子が膜全体の結晶性に及ぼす影響が小さい。それゆえ、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）が０．１程度である場合、回折ピークが検出されるのに十分な立方晶のＨｆＭｎＯが形成されていない。
【００３９】
図６に示されるように、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）が０．７程度である場合、ＨｆＭｎＯの（１１１）面の回折ピークに加え、ＨｆＯの（−１１１）面の回折ピークも検出されている。それゆえ、ＨｆＯｙに対するＭｎの過剰なドーピングによって、膜内における相分離やマンガン酸化物の形成が引き起こされ、立方晶のＨｆＭｎＯの結晶成長が妨げられている可能性がある。また、ＨｆＭｎＯ以外の化合物の結晶相が膜９６内に混在している可能性がある。そのため、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）が０．７程度である場合、配向性の良好な立方晶のＨｆＭｎＯ膜が形成されていない可能性がある。この場合、抵抗変化膜としての特性も、Ｈｆ酸化物としての特性よりも、Ｍｎ酸化物としての特性の依存度が大きくなる可能性がある。
【００４０】
以上のように、図３の（ａ）に示されるように、立方晶のＨｆＭｎＯの（１１１）面及び（２００）面の回折ピークが検出されていることから、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）が０．３程度である場合、立方晶の結晶構造を有するＨｆＭｎＯ膜が形成されることが示される。尚、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）が、０．２５以上、０．３５以下である場合においても、実質的に同様の結果が得られる。
【００４１】
ＨｆＭｎＯは立方晶の結晶構造を有するので、ＨｆＭｎＯの（２００）面は、ＨｆＭｎＯの（１００）面に等価な面である。すなわち、図３の（ａ）に示されるように、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）が０．３程度である場合、立方晶のＨｆＭｎＯ膜は、＜１００＞方位の配向性（以下、＜１００＞配向とよぶ）が強くなる。
【００４２】
＜１００＞配向したＨｆＭｎＯ膜において、酸素欠損４９の位置が、ＮＤ方向に平行方向に配列し、各単位格子における酸素欠損４９の位置が、２つの電極２８，２９間で、直線状に並ぶ。それゆえ、＜１００＞配向した立方晶のＨｆＭｎＯｙ膜において、酸素欠損４９の位置が、抵抗変化素子２０の駆動時に２つの電極２８，２９間に生じる電界の方向に沿って配列する。そのため、酸素欠損４９を経由した酸素イオンの移動は、実質的に、ＮＤ方向における電界の大きさのみに依存する。
【００４３】
一方、単斜晶の結晶構造において、酸素欠損の位置は、電極２８，２９間の電界の向きに対して平行にならず、２つの電極間において、ジグザグに配列する。それゆえ、単斜晶の検証構造において、酸素欠損を経由した酸素イオンの移動は、ＮＤ方向における電界の大きさとＴＤ方向における電界の大きさとに依存する。
【００４４】
このように、＜１００＞配向した立方晶のＨｆＭｎＯ膜が、抵抗変化素子２０の抵抗変化膜に用いることによって、単斜晶のＨｆＯ膜に比較して、電界による酸素欠損を介した酸素イオンの移動が、比較的容易になる。
【００４５】
したがって、本実施形態の抵抗変化素子２０によれば、小さい電界、即ち、小さい電圧によって、抵抗変化素子の抵抗状態を変化させることができる。
【００４６】
チタニウム（Ｔｉ）やアルミニウム（Ａｌ）が、ＨｆＯｙ膜内のＨｆと格子置換する３価のイオンとして用いられた場合においても、マンガン（Ｍｎ）と同様に、膜内に酸素欠損が形成される。但し、Ｍｎは、ＴｉやＡｌに比較して、ＨｆＯ内でＨｆと格子置換した場合に、立方晶の結晶構造を形成しやすい。すなわち、Ｍｎのドーピングによる立方晶のＨｆＭｎＯ膜の形成は、酸素欠損を経由した酸素イオンの電界拡散による抵抗変化機構に、有効である。
【００４７】
尚、本実施形態において、立方晶のＨｆＭｎＯ膜が＜１００＞方位に配向した面内配向膜であることが好ましいが、ＨｆＭｎＯ膜は、＜１００＞方位に配向した結晶相／結晶粒を含む多結晶膜（又は、多相膜）でもよい。
【００４８】
以上のように、第１の実施形態の抵抗変化素子によれば、抵抗変化素子の特性を向上できる。
【００４９】
（ｂ）  動作  
図７及び図８を用いて、本実施形態の抵抗変化素子２０の動作（抵抗変化機構）について、説明する。尚、図７及び図８において、電極２８を、下部電極２８とよび、電極２９を上部電極とよぶ。
【００５０】
本実施形態の抵抗変化素子２０は、バイポーラ動作で駆動する。即ち、セット動作（低抵抗化）とリセット動作（高抵抗化）とで、極性の異なる電圧が用いられる。
【００５１】
本実施形態の抵抗変化素子２０のセット／リセット動作において、抵抗変化膜２１を挟んでいる２つの電極２８，２９間に電位差が印加される。印加された電位の極性に応じて、下部電極２８から上部電極２９へ向かう電界、又は、上部電極２９から下部電極２８へ向かう電界が生じる。以下では、セット動作時に電極間に印加される電圧をセット電圧とよび、リセット動作時に電極間に印加される電圧をリセット電圧とよぶ。
【００５２】
図７を用いて、抵抗変化素子２０が低抵抗状態に変化する場合について、説明する。  
抵抗変化素子２０を低抵抗状態にする場合、抵抗変化素子２０の一方の電極（ここでは、上部電極）２９がアノード（陽極）に設定され、抵抗変化素子２０の他方の電極（ここでは、下部電極）２８がカソード（陰極）に設定される。この場合、上部電極２９から下部電極２８に向かう電界が、２つの電極２８，２９間に発生する。この電界によって、抵抗変化膜としての立方晶のＨｆ１−ｘＭｎｘＯｙ膜（０．２５≦ｘ≦０．３５）２１内の酸素イオン（Ｏ２−）が、電界の向きとは反対方向、つまり、上部電極２９側に移動する。
【００５３】
図２に示される結晶格子中の酸素イオン４２は、Ｍｎイオン４３とＨｆイオン４１との格子置換によって形成された酸素欠損４９を経由して、アノード（上部電極）側へ電界拡散する。
【００５４】
これによって、ＨｆＭｎＯ膜２１内の酸素濃度プロファイルが変化し、ＨｆＭｎＯ膜２１内に酸素欠損４９が生じる。ただし、酸素イオンが上部電極２９近傍に偏析するので、抵抗変化膜２１内の酸素イオン濃度はほとんど変化しない。
【００５５】
酸素欠損４９は、半絶縁性／半導体性の酸化物において、ドナーとして振る舞う。すなわち、ＨｆＭｎＯなどの酸化物の導電性は、膜２１内の酸素欠損の個数（濃度）に依存し、酸素欠損の個数が多くなると、膜の抵抗値（抵抗率）が低下する。
【００５６】
それゆえ、酸素イオン４２がセット動作時にアノードとなる上部電極２９に引き寄せられることによって、本実施形態の抵抗変化素子が含むＨｆＭｎＯ膜（抵抗変化膜）２１の抵抗値は、低下する。尚、セット動作によって上部電極２９に引き寄せられた酸素イオンは、セット電圧が印加されなくなっても、酸素欠損の位置（site）にほとんど戻らない。
【００５７】
このように、本実施形態の抵抗変化素子２０に対して、素子２０が低抵抗状態に変化する動作、即ち、セット動作が実行される。
【００５８】
図８を用いて、抵抗変化素子が高抵抗状態に変化する場合について、説明する。  
抵抗変化素子２０を高抵抗状態にする場合、抵抗変化素子２０の上部電極２９がカソードに設定され、抵抗変化素子２０の下部電極２８がアノードに設定される。この場合、電極２８，２９に生じる電界の向きは、下部電極２８から上部電極２９へ向かう方向である。
【００５９】
上部電極２９から下部電極２８へ向かう電界が低抵抗状態（セット動作後）の抵抗変化素子２０に印加されると、上部電極２９側に移動していた酸素イオン４９が、電界拡散によって、セット動作によって形成された下部電極２８側の酸素欠損４９の位置に移動する。つまり、リセット動作によって、酸素イオンが酸素欠損４９の位置に配位するので、ＨｆＭｎＯ膜２１の酸素濃度プロファイルがセット動作前の状態に実質的に戻る。
【００６０】
それゆえ、ＨｆＭｎＯ膜２１内の酸素欠損４９の個数が、低抵抗状態のＨｆＭｎＯ膜に比較して減少するので、この状態のＨｆＭｎＯ膜２１の抵抗値は、低抵抗状態のＨｆＭｎＯ膜より高くなる。
【００６１】
このように、本実施形態の抵抗変化素子２０に対して、素子２０が高抵抗状態に変化する動作、即ち、リセット動作が実行される。
【００６２】
尚、セット動作とリセット動作に用いられる電圧の極性が反対であれば、各動作時における電極とカソード／アノードとの関係は、図７及び図８と反対であってもよい。
【００６３】
本実施形態の抵抗変化素子２０に対する読み出し動作は、読み出し電圧を抵抗変化素子２０に印加することによって、実行される。読み出し電圧は、セット電圧及びリセット電圧より小さく、酸素イオンの電界拡散が生じない大きさに設定される。読み出し電圧印加時に、抵抗変化素子２０を流れる電流の大きさ、または、抵抗変化素子２０に接続された接続ノードの電位の変動を検知することによって、抵抗変化素子２０の抵抗値が判別される。これによって、抵抗値に対応するデータが、メモリ素子としての抵抗変化素子２０から読み出される。
【００６４】
以上のように、立方晶のＨｆ１−ｘＭｎｘＯｙ膜（０．２５≦ｘ≦０．３５，１＜ｙ＜２）を抵抗変化膜２１に用いた抵抗変化素子２０は、抵抗変化素子２０の電極２８，２９間に印加される電圧の極性を変えることによって、抵抗変化素子の抵抗状態を可逆的に変化できる。つまり、抵抗変化膜としての立方晶のＨｆＭｎＯ膜２１は、バイポーラ動作で駆動する抵抗変化素子を形成できる。
【００６５】
また、抵抗変化素子の低抵抗／高抵抗状態、即ち、ＨｆＭｎＯ膜における酸素濃度プロファイルが変化した状態は、酸素イオンが酸素欠損に戻る電界が印加されるまで、不揮発に維持される。
【００６６】
上述のように、本実施形態の抵抗変化素子に用いられる抵抗変化膜２１は、立方晶の結晶構造を有するＨｆＭｎＯ膜である。そのＨｆＭｎＯ膜において、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）は、０．２５以上、０．３５以下の範囲に設定される。より好ましくは、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）は、０．３０程度である。
【００６７】
立方晶のＨｆＭｎＯ膜２１が、（１００）面などの＜１００＞配向を有することによって、膜２１内の酸素欠損４９の位置は、２つの電極２８，２９間の電界の向きに対して平行に配列する。すなわち、酸素欠損４９の位置が、２つの電極２８，２９間で直線上に並ぶ。そのため、単斜晶など他の結晶構造に比較して、＜１００＞配向した立方晶のＨｆＭｎＯは、電極に対する酸素イオン４９の移動（電界拡散）が容易であり、低い電界、すなわち、低いセット／リセット電圧で、酸素イオンを電界拡散させることができる。
【００６８】
したがって、本実施形態の抵抗変化素子２０は、低い電圧で駆動できる。
【００６９】
また、本実施形態の抵抗変化素子において、抵抗変化膜としての立方晶のＨｆＭｎＯ膜２１の抵抗変化機構は、抵抗変化膜２１内におけるフィラメントの形成による抵抗変化機構とは異なるメカニズムも示す。それゆえ、本実施形態の抵抗変化素子２０は、フォーミングを行わずともよい場合もある。
【００７０】
尚、ＨｆＭｎＯ膜を抵抗変化膜２１に用いた抵抗変化素子２０は、ユニポーラ動作で駆動することもできる。
【００７１】
立方晶のＨｆＭｎＯ膜２１を用いた抵抗変化素子２０のユニポーラ動作において、セット動作は、図７に示された動作と同じ動作で実行される。
【００７２】
一方、ＨｆＭｎＯ膜２１を用いた抵抗変化素子２０のユニポーラ動作において、リセット動作は、図８に示された例とは異なり、上部電極２９がアノード、下部電極２８がカソードとなる。即ち、ユニポーラ動作において、電圧の極性は、セット動作とリセット動作で同じである。
【００７３】
抵抗変化膜２１を介して上部電極２９と下部電極２８との間を流れる電流（以下では、リセット電流とよぶ）によって、ジュール熱が、抵抗変化膜２１内に発生する。リセット電流に起因するジュール熱によって、酸素イオン４２が、セット動作によって形成された酸素欠損４９に移動（熱拡散）する。即ち、酸素イオン４９が、ＨｆＭｎＯ膜２１の結晶構造において安定なサイトに戻る。それゆえ、ＨｆＭｎＯ膜２１内の酸素欠損の個数が減少し、ＨｆＭｎＯ膜を抵抗変化膜２１に用いた抵抗変化素子２０は、高抵抗状態になる。
【００７４】
ユニポーラ動作のように、酸素イオンが抵抗変化膜内を熱拡散する場合において、抵抗変化膜が立方晶のＨｆＭｎＯ膜であることによって、酸素の移動（熱拡散）が容易になり、熱拡散のための熱量を低減できる。それゆえ、本実施形態の抵抗変化素子２０は、ジュール熱を発生させるための電流を、低減できる。
【００７５】
このように、ＨｆＭｎＯ膜を抵抗変化膜２１に用いた抵抗変化素子２０は、ユニポーラ動作で駆動することもできる。
【００７６】
以上のように、本実施形態の抵抗変化素子２０は、抵抗変化素子の特性を向上できる。
【００７７】
（ｃ）  適用例  
図９乃至図１３を用いて、第１の実施形態の抵抗変化素子２０の適用例について、説明する。
【００７８】
本実施形態の抵抗変化素子２０は、例えば、抵抗変化型メモリのメモリ素子に適用される。  
図９は、抵抗変化型メモリの主要部を示している。
【００７９】
抵抗変化型メモリ（例えば、チップ）１は、メモリセルアレイ２を有する。
【００８０】
メモリセルアレイ２の第１方向（ロウ方向）の一端に、ロウ制御回路３が配置され、第１方向に交差する第２方向（カラム方向）の一端に、カラム制御回路４が配置される。
【００８１】
ロウ制御回路３は、例えば、ロウアドレス信号に基づいて、メモリセルアレイ２のロウを選択する。カラム制御回路４は、例えば、カラムアドレス信号に基づいて、メモリセルアレイ２のカラムを選択する。
【００８２】
ロウ及びカラム制御回路３，４は、メモリセルアレイ２内のメモリ素子（抵抗変化素子）に接続されたワード線及びビット線の動作を制御する。
【００８３】
外部（例えば、ホスト又はコントローラ）からの制御信号ＣＭＤは、コマンド・インターフェイス回路６に入力される。外部からのデータＤＴ又はメモリセルアレイ２からのデータは、データ入出力バッファ７に入力される。
【００８４】
コマンド・インターフェイス回路６は、制御信号ＣＭＤに基づいて、外部からのデータＤＴがコマンドデータであるか否かを判断する。そのデータＤＴがコマンドデータである場合、コマンド・インターフェイス回路６は、そのデータＤＴをデータ入出力バッファ７からステートマシーン８に転送する。
【００８５】
ステートマシーン８は、制御信号ＣＭＤ及びコマンドデータに基づいて、抵抗変化型メモリ１の動作を管理する。例えば、ステートマシーン８は、外部からの制御信号ＣＭＤに基づいて、セット／リセット動作及び読み出し動作を管理する。
【００８６】
セット／リセット動作及び読み出し動作時において、アドレス信号ＡＤＲが、外部から抵抗変化型メモリ１内に供給される。アドレス信号ＡＤＲは、アドレスバッファ９を経由して、ステートマシーン８、ロウ及びカラム制御回路３，４に入力される。
【００８７】
電位生成回路１０は、ステートマシーン８からの命令に基づき、例えば、セット／リセット動作及び読み出し動作に必要な電圧パルス（又は電流パルス）を生成する。電位生成回路１０は、例えば、その内部にパルスジェネレータを含んでいる。パルスジェネレータは、生成された電圧パルスのパルス波形を制御する。
【００８８】
メモリセルアレイ２は、例えば、クロスポイント型の構造を有する。
【００８９】
図１０は、クロスポイント型メモリセルアレイの構造を示す鳥瞰図である。
【００９０】
クロスポイント型メモリセルアレイ２は、基板１１上に配置される。基板１１は、半導体基板（例えば、シリコン基板）、又は、半導体基板上の層間絶縁膜である。尚、基板１１が、層間絶縁膜である場合、クロスポイント型メモリセルアレイ２下方の半導体基板表面に、電界効果トランジスタ等を用いた回路が、抵抗変化型メモリの周辺回路として形成されていてもよい。
【００９１】
クロスポイント型メモリセルアレイ２は、例えば、複数のメモリセルアレイ（メモリセルレイヤーともよばれる）のスタック構造を有する。
【００９２】
図１０は、一例として、クロスポイント型メモリセルアレイ２が、第３方向（基板１１の主平面に対して垂直な方向）にスタックされた４つのメモリセルアレイＭ１，Ｍ２，Ｍ３，Ｍ４を含む場合を示している。スタックされるメモリセルアレイの数は、２つ以上であればよい。尚、クロスポイント型メモリセルアレイ２は、１つのメモリセルアレイから構成されてもよい。また、スタックされた２つのメモリセルアレイ間に絶縁膜が設けられ、その絶縁膜によって、２つのメモリセルアレイが、電気的に分離されていてもよい。
【００９３】
図１０のように、複数のメモリセルアレイＭ１，Ｍ２，Ｍ３，Ｍ４がスタックされている場合、アドレス信号は、例えば、メモリセルアレイ選択信号、ロウアドレス信号及びカラムアドレス信号を含んでいる。ロウ及びカラム制御回路３，４は、例えば、メモリセルアレイ選択信号に基づいて、スタックされた複数のメモリセルアレイのうちの１つを選択する。ロウ／カラム制御回路３，４は、スタックされた複数のメモリセルアレイのうちの１つに対してデータの書き込み／消去／読み出しを行うため制御を実行する。但し、ロウ／カラム制御回路３，４は、スタックされた複数のメモリセルアレイのうちの２つ以上又は全てに対して同時にデータの書き込み／消去／読み出しを行うための制御も実行できる。
【００９４】
メモリセルアレイＭ１は、第１及び第２方向にアレイ状に配置された複数のセルユニットＣＵ１を含む。これと同様に、メモリセルアレイＭ２は、アレイ状に配置された複数のセルユニットＣＵ２を含み、メモリセルアレイＭ３は、アレイ状に配置された複数のセルユニットＣＵ３を含み、メモリセルアレイＭ４は、アレイ状に配置された複数のセルユニットＣＵ４を含む。
【００９５】
また、基板１１上に、基板１１側から順に、制御線Ｌ１（ｊ−１），Ｌ１（ｊ），Ｌ１（ｊ＋１）、制御線Ｌ２（ｉ−１），Ｌ２（ｉ），Ｌ２（ｉ＋１）、制御線Ｌ３（ｊ−１），Ｌ３（ｊ），Ｌ３（ｊ＋１）、制御線Ｌ４（ｉ−１），Ｌ４（ｉ），Ｌ４（ｉ＋１）、制御線Ｌ５（ｊ−１），Ｌ５（ｊ），Ｌ５（ｊ＋１）が、配置される。
【００９６】
基板１１側から奇数番目の配線、即ち、制御線Ｌ１（ｊ−１），Ｌ１（ｊ），Ｌ１（ｊ＋１）、制御線Ｌ３（ｊ−１），Ｌ３（ｊ），Ｌ３（ｊ＋１）及び制御線Ｌ５（ｊ−１），Ｌ５（ｊ），Ｌ５（ｊ＋１）は、第１方向（ロウ方向）に延びる。
【００９７】
基板１１側から偶数番目の配線、即ち、制御線Ｌ２（ｉ−１），Ｌ２（ｉ），Ｌ２（ｉ＋１）及び制御線Ｌ４（ｉ−１），Ｌ４（ｉ），Ｌ４（ｉ＋１）は、第１方向に交差する第２方向（ロウ方向）に延びる。
【００９８】
これらの制御線は、ワード線又はビット線として用いられる。
【００９９】
最下層の第１番目のメモリセルアレイＭ１は、第１番目の制御線Ｌ１（ｊ−１），Ｌ１（ｊ），Ｌ１（ｊ＋１）と第２番目の制御線Ｌ２（ｉ−１），Ｌ２（ｉ），Ｌ２（ｉ＋１）との間に配置される。メモリセルアレイＭ１に対するセット／リセット動作及び読み出し動作において、制御線Ｌ１（ｊ−１），Ｌ１（ｊ），Ｌ１（ｊ＋１）のグループ及び制御線Ｌ２（ｉ−１），Ｌ２（ｉ），Ｌ２（ｉ＋１）のグループのうち、一方のグループがワード線として用いられ、他方のグループがビット線として用いられる。
【０１００】
これと同様に、各メモリセルアレイＭ２，Ｍ３，Ｍ４は、下層の制御線と上層の制御線との間に設けられている。セット／リセット動作及び読み出し動作において、メモリセルアレイを挟む上層又は下層の制御線のグループのうち、一方のグループがワード線として用いられ、他方のグループがビット線として用いられる。
【０１０１】
制御線Ｌ１（ｊ−１），Ｌ１（ｊ），Ｌ１（ｊ＋１）と制御線Ｌ２（ｉ−１），Ｌ２（ｉ），Ｌ２（ｉ＋１）とが立体的に交差する箇所に、セルユニットＣＵ１が配置される。これと同様に、制御線Ｌ２（ｉ−１），Ｌ２（ｉ），Ｌ２（ｉ＋１）と制御線Ｌ３（ｊ−１），Ｌ３（ｊ），Ｌ３（ｊ＋１）とが交差する箇所、制御線Ｌ３（ｊ−１），Ｌ３（ｊ），Ｌ３（ｊ＋１）と制御線Ｌ４（ｉ−１），Ｌ４（ｉ），Ｌ４（ｉ＋１）とが交差する箇所、制御線Ｌ４（ｉ−１），Ｌ４（ｉ），Ｌ４（ｉ＋１）と制御線Ｌ５（ｊ−１），Ｌ５（ｊ），Ｌ５（ｊ＋１）とが交差する箇所に、セルユニットＣＵ２，ＣＵ３，ＣＵ４がそれぞれ配置される。
【０１０２】
尚、スタックされるメモリセルアレイが、絶縁膜によって、各層毎に分離される場合、第１及び第２方向に延在する制御線はスタックされる２つのメモリセルアレイで共有されず、各層のメモリセルアレイ毎に、ワード線及びビット線としての制御線が、設けられる。
【０１０３】
図１１は、クロスポイント型メモリセルアレイ１の等価回路の一例を示している。  
図１１は、クロスポイント型メモリセルアレイ１が含む１つのメモリセルアレイＭ１の等価回路である。
【０１０４】
メモリセルアレイＭ１内には、第１方向（ロウ方向）に延在する複数の第１の制御線が設けられる。第１の制御線は、例えば、ワード線ＷＬである。複数のワード線ＷＬは、第２方向に互いに隣接して、メモリセルアレイＭ１内に配置される。
【０１０５】
メモリセルアレイＭ１内には、第２方向（カラム方向）に延在する複数の第２の制御線が、設けられる。第２の制御線は、例えば、ビット線ＢＬである。複数のビット線ＢＬは、メモリセルアレイＭ１内において、第１方向に互いに隣接して配置されている。
【０１０６】
そして、ビット線ＢＬとワード線ＷＬとの間に、本実施形態の抵抗変化素子２０を含むセルユニットＣＵが接続されている。
【０１０７】
１つのセルユニットＣＵは、抵抗変化素子２０と低電界電流制限素子３０とを含んでいる。ビット線ＢＬとワード線ＷＬとの間において、抵抗変化素子２０及び低電界電流制限素子３０は、直列接続されている。
【０１０８】
低電界電流制限素子３０（非オーミック素子ともよばれる）は、低い電界や低い電流が抵抗変化素子２０に与えられるのを制限し、抵抗変化素子２０が誤動作するのを抑制する。低電界電流制限素子３０は、メモリの動作時、動作の対象になっていない（選択されていない）セルユニットに対するクロストークを抑制するために、設けられている。
【０１０９】
図１１に示されるビット線ＢＬとワード線ＷＬとに対するセルユニットＣＵの接続関係の一例は、以下のとおりである。本実施形態において、低電界電流制限素子３０に、ダイオード（整流素子）が用いられた場合について、説明する。例えば、ＰＮダイオード、ＰＩＮダイオード及びＭＩＳ（Metal-Insulator-Semiconductor）ダイオードなどが、低電界電流制限素子３０として用いられる。
【０１１０】
図１１に示されるように、抵抗変化素子２０の一端は、例えば、ワード線ＷＬに接続される。抵抗変化素子２０の他端は、例えば、ダイオード３０のアノードに接続される。ダイオード３０のカソードは、例えば、ビット線ＢＬに接続される。
【０１１１】
尚、図１１において、ダイオード３０が低電界電流制限素子３０として用いられた例について述べたが、抵抗変化型メモリに要求される動作に応じて、ダイオードの代わりに、ＳＩＳ（Semiconductor-Insulator-Semiconductor）構造やＭＩＭ（Metal-Insulator-Metal）構造が、低電界電流制限素子３０として用いられてもよい。また、図１１に示される抵抗変化素子とダイオードとの位置関係とは反対に、抵抗変化素子２０がビット線ＢＬ側に接続され、ダイオード３０がワード線側に接続されてもよい。又、ダイオード３０のアノードとカソードの向きが反対でもよい。
【０１１２】
ここでは、クロスポイント型メモリセルアレイを例示して、抵抗変化型メモリのメモリセルアレイの構造について、説明した。しかし、これに限定されず、抵抗変化型メモリのメモリセルアレイは、１つの抵抗変化素子と選択スイッチとしての電界効果トランジスタ（Field Effect Transistor）を含むメモリセルを用いて、形成されてもよい。
【０１１３】
図１２及び図１３を用いて、本実施形態の抵抗変化素子を含むセルユニットの構造例について説明する。
【０１１４】
図１２は、本実施形態の抵抗変化素子２０を含むセルユニットＣＵの構造例を示す鳥瞰図である。図１３は、本実施形態の抵抗変化素子２０を含むセルユニットＣＵの構造例を示す断面図である。
【０１１５】
図１２及び図１３に示される例において、抵抗変化素子２０上に、ダイオード３０が積層される。
【０１１６】
抵抗変化素子２０とダイオード３０とを含む積層体が、１つのセルユニットＣＵとして、２つの制御線５０，５９に挟まれている。制御線５０上に、セルユニットＣＵが設けられ、セルユニットＣＵ上に、制御線５９が設けられている。一方の制御線がビット線ＢＬとして機能し、他方の制御線がワード線として機能する。図１１に示された接続関係に基づくと、制御線５０がワード線であり、制御線５９がビット線である。
【０１１７】
低電界電流制限素子としてのダイオード３０は、２つの導電層３８，３９と、２つの導電層３８，３９に挟まれた少なくとも２つの層を有する。ダイオード３０が、ＰＩＮダイオードである場合、そのダイオード３０は、Ｐ型半導体層と、Ｎ型半導体層と、Ｐ型半導体層とＮ型半導体層との間に挟まれた真性半導体層（Ｉ型半導体層とよぶ）とを含む。Ｐ型及びＮ型半導体層の積層順序は、制御線とセルユニットの接続関係に応じて、異なる。図１１に示される接続関係によれば、抵抗変化素子２０の電極２９上に、導電層３８を介してＰ型半導体層が設けられる。Ｐ型半導体層上に、Ｉ型半導体層が設けられ、Ｉ型半導体層上に、Ｎ型半導体層３３が設けられる。Ｎ型半導体層とビット線５９との間に、導電層３９が設けられる。尚、抵抗変化素子２０の電極２９上に、ダイオード３０が設けられる場合、導電層３８は、省略されてもよい。
【０１１８】
尚、ＰＮダイオードが低電界電流制限素子３０として用いられた場合、ＰＮダイオード３０は、Ｐ型半導体層とＮ型半導体層とを含む。また、ＭＩＳダイオードが低電界電流制限素子として用いられた場合、ＭＩＳダイオード３０は、半導体層と、金属層と、半導体層と金属層に挟まれた絶縁層とを含む。
【０１１９】
上述のように、本実施形態の抵抗変化素子２０は、２つの電極２８，２９に挟まれている抵抗変化膜は、立方晶の結晶構造を有するＨｆ１−ｘＭｎｘＯｙ膜２１である。Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）は、０．２５から０．３５の範囲、より好ましくは、０．３０程度に設定されている。そして、立方晶のＨｆ１−ｘＭｎｘＯｙ膜２１は、例えば、＜１００＞配向している。
【０１２０】
抵抗変化膜としての立方晶のＨｆＭｎＯ膜２１は、下部電極２８上に設けられている。上部電極２９は、ＨｆＭｎＯ膜２１上に設けられている。
【０１２１】
ダイオード３０は、抵抗変化素子２０の電極２９上に積層される。導電層３８はダイオード３０の底部に設けられ、導電層３９はダイオードの上部に設けられている。導電層３８，３９は、ダイオードの電極、又は、接着層、拡散防止層として用いられる。接着層は、２つの素子２０，３０間の剥離、素子３０と制御線５０，５９との剥離するのを防止する。拡散防止層は、２つの素子２０，３０間、素子３０と制御線５０，５９との間における不純物の拡散を防止する。抵抗変化素子２０の電極２８，２９が、接着層や拡散防止層としての機能を有していてもよい。
【０１２２】
抵抗変化素子２０は、電極２９及び導電層３８を介して、ダイオード３０に、直列接続されている。
【０１２３】
図９乃至図１３を用いて、抵抗変化型メモリの動作について説明する。尚、ここでは、図１１乃至図１３に示される回路構成（接続関係）を有するクロスポイント型メモリセルアレイの動作について説明するが、メモリセルアレイ及びセルユニットの回路構成に応じて、ビット線及びワード線に印加される電圧及びその極性が変化されるのは、もちろんである。
【０１２４】
まず、本実施形態の抵抗変化素子２０を用いた抵抗変化型メモリの読み出し動作について説明する。
【０１２５】
制御信号ＣＭＤ、データＤＴ及びアドレス信号ＡＤＲが外部からチップ１内に入力される。
【０１２６】
ステートマシーン８は、アドレス信号ＡＤＲに基づいて、ロウ及びカラム制御回路３，４にワード線及びビット線を駆動させる。ロウ制御回路３は、アドレス信号ＡＤＲが示すワード線を選択する。カラム制御回路４は、アドレス信号ＡＤＲが示しているビット線を選択する。以下では、アドレス信号ＡＤＲによって示された動作の対象のワード線及びビット線のことを、選択ワード線及び選択ビット線とそれぞれよび、選択ワード線及び選択ビット線以外のワード線及びビット線のことを、非選択ワード線及び非選択ビット線とそれぞれよぶ。
【０１２７】
また、ステートマシーン８は、実行する動作に応じて、ビット線及びワード線に印加される所定の電圧を、電位生成回路１０に生成させる。読み出し動作時において、電位生成回路１０は、読み出し電圧Ｖｒｄを生成する。
【０１２８】
生成された読み出し電圧Ｖｒｄは、選択ワード線及び選択ビット線に接続された動作の対象のセルユニット（以下、選択セルユニットとよぶ）に、印加される。ダイオードを含むセルユニットにおいて、ダイオード３０に順バイアスが印加されるように、読み出し電圧Ｖｒｄが選択ワード線及び選択ビット線に印加される。それゆえ、図１１に示される回路構成のメモリセルアレイにおいて、例えば、選択ワード線に読み出し電圧Ｖｒｄ（Ｖｒｄ＞０）が印加され、選択ビット線にグランド電圧（０Ｖ）が印加される。
【０１２９】
読み出し電圧Ｖｒｄの大きさは、セット／リセット電圧Ｖｓｅｔ，Ｖｒｅｓｅｔの大きさより小さい。それゆえ、読み出し電圧Ｖｒｄの印加によって、酸素イオンの移動（電界拡散）は、ほとんど生じない。それゆえ、読み出し時における誤書き込みは低減される。
【０１３０】
これに対して、読み出し動作時、選択セルユニット以外のセルユニット（以下、非選択セルユニットとよぶ）に対して、それらのダイオードに逆バイアスが印加されるように、非選択ワード線及び非選択ビット線に、非選択電圧が印加される。これによって、非選択セルユニットに起因するクロストークが抑制される。非選択電圧も、読み出し電圧と同様に、電位生成回路８によって、生成される。また、非選択電圧も、読み出し電圧と同様に、本実施形態の抵抗変化素子２０内の酸素イオンが電界拡散しない大きさに設定される。また、非選択電圧の大きさは、選択ワード線に接続された非選択セルユニットの端子間の電位差、及び、選択ビット線に接続された非選択セルユニットの端子間の電位差が、実質的に０Ｖになるように、設定される。
【０１３１】
図１１の回路構成のメモリセルアレイＭ１において、選択セルユニット内のダイオード３０に順バイアスを印加する場合、ステートマシーン８及びロウ／カラム制御回路３，４によって、選択ワードがアノード側（高電位側）に設定され、選択ビット線がカソード側（低電位側）に設定される。
【０１３２】
本実施形態の抵抗変化素子２０の低抵抗状態において、立方晶のＨｆＭｎＯ膜の酸素イオンが、一方の電極側に電界拡散し（移動し）、膜内における相対的な酸素欠損の個数が増大する。この結果として、抵抗変化素子２０（抵抗変化膜２１）の抵抗値は低くなり、読み出し電圧によって生じる読み出し電流は大きくなる。
【０１３３】
一方、本実施形態の抵抗変化素子２０の高抵抗状態において、ＨｆＭｎＯ膜の酸素イオンは、所定の格子位置（Ｏサイト）に配位しており、膜内における相対的な酸素欠損の個数は、低抵抗状態の抵抗変化膜（ＨｆＭｎＯ）より減少する。この結果として、抵抗変化素子２０の抵抗値は高くなり、高抵抗状態の抵抗変化素子２０を流れる読み出し電流の大きさは、低抵抗状態の素子２０を流れる読み出し電流に比較して小さくなる。
【０１３４】
これらの読み出し電流の大きさの違いから、選択セルユニット内の抵抗変化素子の抵抗値が判別される。
【０１３５】
このように、選択セルユニット内のメモリ素子としての抵抗変化素子２０の抵抗状態に応じて、その抵抗変化素子２０が記憶しているデータが、読み出される。
【０１３６】
以上のように、本実施形態の抵抗変化素子２０を用いた抵抗変化型メモリにおいて、ステートマシーン（制御回路）８の制御によって、メモリ素子としての抵抗変化素子２０の抵抗状態を判別し、データを読み出すことができる。
【０１３７】
本実施形態の抵抗変化素子２０を用いた抵抗変化型メモリのセット／リセット動作について説明する。ここでは、本実施形態の抵抗変化素子２０は、バイポーラ動作で駆動する場合について説明する。それゆえ、抵抗変化素子２０を高抵抗状態に変化させる場合と抵抗変化素子２０を低抵抗状態に変化させる場合とで、極性が反対の電圧が、選択セルユニット、選択ワード線及び選択ビット線に印加される。
【０１３８】
セット／リセット動作において、読み出し動作と同様に、入力されたコマンド信号ＣＭＤ及びアドレス信号ＡＤＲに基づいて、ステートマシーン８が、ロウ／カラム制御回路３，４及び電位生成回路１０の動作を制御する。  
ロウ制御回路３は、選択ワード線を選択し、カラム制御回路４は、選択ビット線を選択する。セット動作（書き込み動作）時において、電位生成回路１０は、セット電圧Ｖｓｅｔを生成する。一方、リセット動作（消去動作）時において、電位生成回路１０は、リセット電圧Ｖｒｅｓｅｔを生成する。また、電位生成回路１０は、非選択ワード線及び非選択ビット線に印加する非選択電位を生成する。
【０１３９】
セット動作時において、ステートマシーン８は、ロウ／カラム制御回路３，４及び電位生成回路１０を制御して、セット電圧Ｖｓｅｔ（Ｖｓｅｔ＞０）を選択ワード線に印加し、グランド電圧（０Ｖ）を選択ビット線に印加する。これによって、選択ワード線側から選択ビット線側に向かう電界が、選択セルユニットに印加される。
【０１４０】
図１２及び図１３に示されるセルユニットにおいて、セット電圧Ｖｓｅｔによって生じた電界によって、抵抗変化膜内の酸素イオンは、ワード線側（アノード側）の電極２８に向かって、電界拡散する。その結果として、抵抗変化膜２１内において酸素欠損が相対的に増大し、抵抗変化素子２０は低抵抗状態に変化する。
【０１４１】
一方、リセット動作時において、ステートマシーン８は、ロウ／カラム制御回路３，４及び電位生成回路１０を制御して、リセット電圧Ｖｒｅｓｅｔを選択ワード線に印加し、グランド電圧を選択ビット線に印加する。バイポーラ動作の抵抗変化素子のセット電圧とリセット電圧とは反対の極性を有する。そのため、この場合において、リセット電圧Ｖｒｅｓｅｔは、負の電圧（Ｖｒｅｓｅｔ＜０）であり、例えば、“−Ｖｓｅｔ”の関係を有する。
【０１４２】
これによって、選択ビット線側から選択ワード線側に向かう電界が、選択セルユニットに印加される。
【０１４３】
但し、セット電圧とリセット電圧とで極性が互いに反対であれば、セルユニット内のダイオードによる電圧降下を考慮して、リセット電圧Ｖｒｅｓｅｔの大きさ（電圧値）は、セット線圧Ｖｓｅｔの大きさと異なってもよい。
【０１４４】
また、リセット動作において、セルユニットに印加される電圧の極性が、セット動作の電圧の極性と反対であればよいので、選択ビット線に、正のリセット電圧Ｖｒｅｓｅｔ（Ｖｒｅｓｅｔ＞０）が印加され、選択ワード線にグランド電圧が印加されてもよい。
【０１４５】
図１２及び図１３に示されるセルユニットにおいて、リセット電圧Ｖｒｅｓｅｔによって生じた電界によって、抵抗変化膜２１としてのＨｆＭｎＯ膜２１内の酸素イオンは、ビット線側（アノード側）の電極２９に向かって、電界拡散する。電界拡散した酸素イオンは、酸素欠損の位置に配位する。その結果として、高抵抗状態の抵抗変化膜２１内において、低抵抗状態の抵抗変化膜に比較して酸素欠損が相対的に減少し、抵抗変化素子２０は高抵抗状態に変化する。
【０１４６】
このように、メモリ素子としての抵抗変化素子２０に対するセット動作（書き込み動作）及びリセット動作（消去動作）が、バイポーラ動作によって実行される。
【０１４７】
尚、セット動作及びリセット動作における非選択電圧の大きさは、非選択ワード線−非選択ビット線間の非選択セルユニットの端子間、選択ワード線−非選択ビット線間の非選択セルユニットの端子間、或いは、非選択ワード線−選択ビット線間の非選択セルユニットの端子間に対して、０Ｖ又は酸素イオンが電界拡散しない大きさの電圧が印加されるように、適宜設定される。その非選択電圧が、非選択ワード線及び非選択ビット線に印加される。これによって、非選択セルユニットに対してセット動作及びリセット動作が実行される動作不良が、低減される。
【０１４８】
以上のように、抵抗変化膜が立方晶のＨｆＭｎＯ膜である抵抗変化素子２０を用いた抵抗変化型メモリにおいて、メモリ素子としての抵抗変化素子２０の抵抗状態を、ステートマシーン（制御回路）８の制御によって変化させることができる。
【０１４９】
図９乃至図１３に示されるように、第１の実施形態の抵抗変化素子２０は、抵抗変化型メモリに適用できる。本実施形態の抵抗変化素子２０を用いることによって、特性が向上した抵抗変化型メモリを提供できる。
【０１５０】
（ｃ）  製造方法  
図１４乃至図１６を用いて、第１の実施形態の抵抗変化素子２０の製造方法について、説明する。尚、ここでは、抵抗変化素子の製造方法に加えて、適用例で示したクロスポイント型メモリセルアレイの製造方法についても、説明する。図１４乃至図１６に示される各製造工程において、基板表面に対して平行方向に沿う断面工程図が、それぞれ示されている。
【０１５１】
図１４に示されるように、基板（例えば、層間絶縁膜）１１上に、制御線を形成するための配線層（例えば、タングステン層）５０Ａが、スパッタ法を用いて、堆積される。例えば、層間絶縁膜１１下方の半導体基板上面に、例えば、電界効果トランジスタなどの抵抗変化型メモリの構成素子が、形成されている。
【０１５２】
配線層５０Ａ上に、抵抗変化素子の下部電極を形成するための導電膜２８Ａが形成される。
【０１５３】
導電膜２８Ａ上に、抵抗変化膜２１Ａが堆積される。本実施形態の製造方法において、形成される抵抗変化膜２１Ａは、Ｈｆ１−ｘＭｎｘＯｙ膜（単に、ＨｆＭｎＯ膜ともよぶ）である。抵抗変化膜としてのＨｆＭｎＯ膜２１Ａにおいて、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）は、０．２５以上、０．３５以下の範囲内に設定される。より好ましくは、組成比ｘ／（１−ｘ）は、０．３０程度に設定される。また、Ｏの組成ｙは、例えば、１から２の範囲に設定されている。
【０１５４】
例えば、上記の組成比（０．２５〜０．３５）を有するＨｆＭｎＯ膜は、スパッタ法又はＣＶＤ（Chemical Vapor Deposition）法を用いて、堆積される。
【０１５５】
抵抗変化膜２１Ａがスパッタ法によって形成される場合、ＨｆＭｎＯの化合物ターゲットがアルゴン（Ａｒ）とＯ２の混合ガスによってスパッタリングされることによって、ＨｆＭｎＯ膜２１Ａが、導電膜（電極）２８Ａ上に堆積される。化合物ターゲット内のＨｆ及びＭｎの組成比が調整されることによって、形成されたＨｆＭｎＯ膜内におけるＨｆとＭｎとの組成比が、所定の値となるように制御される。化合物ターゲットのＨｆＭｎＯにおけるＨｆ及びＭｎの組成比（モル比率）は、ＨｆＯ単体におけるＨｆのレート及びＭｎＯ単体におけるＭｎのレートから算出された体積比とＨｆＯ及びＭｎＯの分子量とに基づいて、設定されている。
【０１５６】
抵抗変化膜がＣＶＤ法によって形成される場合、ＨｆＯを形成するための原料ガス８０に対して、ｉｎ−ｓｉｔｕで、Ｍｎを含むガス８１が混合されることによって、ＨｆＭｎＯ膜２１Ａが、導電膜（電極）２８Ａ上に堆積される。２つのガス８０，８１の混合比が調整されることによって、形成されたＨｆＭｎＯ膜内におけるＨｆとＭｎとの組成比が、所定の値となるように制御される。
【０１５７】
また、図１５に示されるように、堆積後のＨｆＯ膜内にＭｎイオン８２がイオン注入法によって導入されることによって、所定の組成比のＨｆＭｎＯ膜が形成されてもよい。形成されたＨｆＭｎＯ膜内におけるＨｆとＭｎとの組成比は、Ｍｎイオン８２のドーズ量を調整することによって、制御される。
【０１５８】
このように、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）が、例えば、０．２５以上、０．３５以下の範囲内に設定されることによって、導電膜２８Ａ上に、立方晶の結晶構造を有するＨｆ１−ｘＭｎｘＯｙ膜２１Ａが形成される。立方晶のＨｆＭｎＯ膜は、例えば、＜１００＞方位に配向している。尚、ＨｆＭｎＯ膜２１Ａは、（１００）面または（２００）面など＜１００＞方位に配向した配向膜であることが好ましいが、＜１００＞方位に配向した結晶相又は結晶粒を含む多結晶膜（又は多相膜）でもよい。
【０１５９】
抵抗変化膜としてのＨｆＭｎＯ膜２１の堆積中において、形成されるＨｆＭｎＯ膜の結晶化を促進するために、例えば、２００℃以上、４００℃以下の基板加熱処理が実行されることが好ましい。但し、加熱処理の温度は、４００℃以上でもよい。また、良好な結晶性を有する立方晶のＨｆＭｎＯ膜を形成するために、ＨｆＭｎＯ膜の下地層となる導電膜２８の材料を、適宜選択することが好ましい。
【０１６０】
ＨｆＭｎＯ膜２１Ａが堆積された後、抵抗変化素子の上部電極を形成するための導電膜（図示せず）が、ＨｆＭｎＯ膜２１Ａ上に形成される。
【０１６１】
抵抗変化素子の上部／下部電極としての導電膜２８Ａにおいて、電極（導電膜）の材料の酸化物の生成自由エネルギーの絶対値が、Ｍｎの酸化物の生成自由エネルギーの絶対値よりも小さいことが好ましい。例えば、Ｐｔ、Ｃｏ、Ｎｉ、Ｗ、Ｒｕのグループから選択される少なくとも１つの材料が、抵抗変化素子の電極を形成するための材料として用いられる。
【０１６２】
これによって、電極（導電膜）と抵抗変化膜（ＨｆＭｎＯ膜）２１Ａとの化学反応や抵抗変化膜２１Ａ内における電極（導電膜）の構成原子の拡散などが抑制される。それゆえ、抵抗変化膜２１Ａ及びその抵抗変化膜２１Ａを用いた抵抗変化素子の特性劣化が低減される。
【０１６３】
抵抗変化膜（ＨｆＭｎＯ膜）２１Ａ上の導電膜上に、ダイオードの構成部材（例えば、半導体層）が、ＣＶＤ法又はスパッタ法を用いて形成される。セルユニットの構成部材上に、レジスト膜が塗布される。このレジスト膜が、フォトリソグラフィー技術によってパターニングされる。パターニングされたレジスト膜（図示せず）をマスクとして、ＲＩＥ（Reactive Ion Etching）法が実行される。
【０１６４】
これによって、図１６に示されるように、積層体１００が、基板１１上に形成される。複数の積層体１００は、エッチングによって、例えば、第２方向に分割されている。そして、積層体１００は、第１方向に延在している。積層体１００は、抵抗変化素子の構成部材２１Ｂ，２８Ｂ，２９Ｂとダイオードの構成部材３０Ｂとを含んでいる。
【０１６５】
積層体１００の形成と同時に、配線層が加工され、第２方向に分割された複数の制御線５０が、基板１１上に形成される。制御線５０は、第１方向に延在する。
【０１６６】
例えば、隣接する積層体１００間に、層間絶縁膜８９が埋め込まれた後、積層体１００及び層間絶縁膜８９上に、制御線を形成するための配線層５９Ｂが堆積される。
【０１６７】
そして、配線層５９Ｂ上に、第２方向に延在する直線状のマスク（図示せず）が、フォトリソグラフィー技術によって形成される。このマスクに基づいて、第１方向に延在する積層体１００が、ＲＩＥ法を用いて、第１方向に分割される。この加工の際、第１方向に延在する制御線５０が分断されないように、エッチング条件（例えば、エッチング選択比）が制御される。これによって、制御線５０上に、抵抗変化素子２０とダイオード３０とを含むセルユニットが形成される。セルユニットの形成と同時に、第２方向に延在する制御線が形成される。
【０１６８】
尚、図１０のクロスポイント型メモリセルアレイにおいて、製造工程の簡略化のため、セルユニットとしての積層体１００を第１方向に分割するエッチングは、積層された２つのメモリセルアレイの構成部材に対して、同時に実行されてもよい。
【０１６９】
即ち、図１５に示される工程の後、第１方向に延在する積層体が第１方向に分割されずに、層間絶縁膜８９が、隣接する積層体１００間に形成される。そして、層間絶縁膜及び積層体１００上に、制御線（ここでは、ビット線）を形成するための配線層５９Ｂが、堆積される。その配線層５９Ｂ上に、第２のメモリセルアレイのための構成部材が、図１１乃至図１４に示された手法と実質的に同じ手法で、堆積される。
【０１７０】
この後、第２のメモリセルアレイの構成部材と第１のメモリセルアレイの積層体１００Ａとを第１方向に分割するためのパターニング及びエッチングが、実行される。これによって、第１のメモリセルアレイを加工するための１つの工程が、第１のメモリセルアレイ上に積層された第２のメモリセルアレイを加工するための工程と、共通に実行される。
【０１７１】
これと同時に、積層された２つのメモリセルアレイに挟まれた配線層も、２つのメモリセルアレイの第１方向に対する加工と同時に、加工される。それゆえ、第２方向に延在する制御線が、第１及び第２のメモリセルアレイの第１方向に対する加工と同時に形成される。
【０１７２】
このように、ｎ番目（ｎ＞０）のメモリセルアレイ（セルユニット）を形成するための加工と同時に、ｎ＋１番目のメモリセルアレイを形成するための加工が、実行される。これによって、下層のメモリセルアレイを第１及び第２方向に加工した後、上層のメモリセルアレイを別途の工程で形成する場合に比較して、製造工程が簡略化できる。
【０１７３】
尚、制御線及びセルユニットを加工するためのマスクは、レジストを用いずに、側壁加工技術によって形成されてもよい。
【０１７４】
以上の製造工程が所定の数のメモリセルアレイが積層されるまで繰り返されることによって、図９乃至図１３に示された抵抗変化型メモリが、形成される。
【０１７５】
上述の製造方法によって、抵抗変化膜としての立方晶のＨｆＭｎＯ膜２１を含む抵抗変化素子２０が形成される。抵抗変化膜としての立方晶のＨｆＭｎＯ膜２１において、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）を、０．２５以上、０．３５以下の範囲内に設定されている。例えば、立方晶のＨｆＭｎＯ膜２１は、＜１００＞配向している。
【０１７６】
これによって、抵抗変化膜２１内において、酸素イオンが、酸素欠損を経由して、比較的に容易に電界拡散する。それゆえ、抵抗変化素子２０のセット／リセット電圧を低減できる。
【０１７７】
また、上述のように、本実施形態の抵抗変化素子２０は、その製造工程に、フォーミング工程が必要ない。それゆえ、本実施形態の抵抗変化素子２０によれば、抵抗変化型メモリの製造工程及び製造コストを低減できる。
【０１７８】
尚、本実施形態において、本実施形態の抵抗変化素子２０のみを単独で形成する場合には、図１４乃至図１６に示される製造工程においてダイオード３０の構成部材３０Ａ，３８Ａ，３９Ａを形成する工程を省略すればよい。
【０１７９】
以上のように、本実施形態の抵抗変化素子の製造方法によれば、特性が向上した抵抗変化素子を形成できる。これとともに、本実施形態の抵抗変化素子を含む抵抗変化型メモリを提供できる。
【０１８０】
（２）  第２の実施形態  
図１７乃至図１９を参照して、第２の実施形態に係る抵抗変化素子について、説明する。尚、ここでは、第２の実施形態と第１の実施形態の相違点が主に説明され、第２の実施形態と第１の実施形態との共通点は、必要に応じて説明される。
【０１８１】
図１７を用いて、第２の実施形態の抵抗変化素子２０Ｘの構造について説明する。
【０１８２】
本実施形態の抵抗変化素子２０Ａは、抵抗変化膜２１と一方の電極２９との間に、イオン格納層２５を有する。イオン格納層２５は、抵抗変化素子２０Ａのセット動作時において陽極（アノード）となる電極（ここでは、上部電極２９）に、隣接している。
【０１８３】
イオン格納層２５は、セット動作によってアノード側（電極２９側）に移動した酸素イオンを一時的に保持する。セット動作によって、電極２９側に移動した酸素イオンは、バイポーラ動作によるリセット動作が実行されるまで、イオン格納層２５内に格納される。
【０１８４】
イオン格納層２５内に格納された酸素イオンは、リセット動作時の電界拡散によって、イオン格納層２５から放出され、ＨｆＭｎＯ膜２１の酸素欠損の位置に戻る。
【０１８５】
イオン格納層２５は、例えば、酸素欠損４９Ｘを有する。このイオン格納層２５内の酸素欠損４９Ｘによって、セット動作時にアノードとなる電極２９側に移動した酸素イオンが、捕捉される。イオン格納層２５に用いられる材料は、バンドギャップがシリコンより大きく、酸素欠損を含む材料であることが、好ましい。イオン格納層２５は、絶縁体でもよいし、導電体でもよい。イオン格納層２５の材料の例として、ＨｆＯｙ、ＴｉＯｙ、ＭｏＯｙ、ＷＯｙ、ＡｌｘＯｙ、ＣｏＯｙ、ＮｉＯｙ、ＲｕＯｙなどが挙げられる。尚、ここでは、酸化物を例示したが、外部から与えられたエネルギー（例えば、電圧）によって酸素イオンを可逆的に、格納及び放出する材料であれば、窒化物、酸窒化物又は炭化物などが、イオン格納層２５の材料に用いられてもよい。尚、イオン拡散層２５の抵抗値（抵抗率）が、抵抗変化素子２０Ｘの抵抗値に対して大きな影響を及ぼさないことが好ましい。
【０１８６】
本実施形態の抵抗変化素子２０Ｘの抵抗変化膜２１は、第１の実施形態と同様に、立方晶のＨｆ１−ｘＭｎｘＯｙ膜である。ＨｆＭｎＯ膜２１において、Ｈｆに対するＭｎの組成比ｘ／（１−ｘ）は、０．２５から０．３５の範囲、好ましくは、０．３程度に設定されている。例えば、立方晶のＨｆＭｎＯ膜２１は、＜１００＞配向している。
【０１８７】
図１８及び図１９を用いて、第２の実施形態の抵抗変化素子２０Ｘの動作について、説明する。ここでは、本実施形態の抵抗変化素子２０Ｘがバイポーラ動作で駆動する場合について説明する。図７及び図８を用いて説明した動作と実質的に同じ動作については、必要に応じて説明する。
【０１８８】
図１８を用いて、本実施形態の抵抗変化素子２０Ｘを低抵抗状態に変化させる動作（セット動作）について、説明する。  
図１８に示されるように、セット動作時において、抵抗変化素子２０の上部電極２９がアノード（陽極）に設定され、抵抗変化素子２０の下部電極２８がカソード（陰極）に設定される。２つの電極２８，２９間に発生した電界によって、抵抗変化膜としてのＨｆＭｎＯ膜２１内の酸素イオン（Ｏ２−）４２が、上部電極２９側に移動する。
【０１８９】
酸素イオン４２は、上部電極２９とＨｆＭｎＯ膜２１との間に設けられたイオン格納層２５内に格納される。酸素イオン４２は、イオン格納層２５内の酸素欠損に捕捉（トラップ）される。
【０１９０】
このように、電界拡散によって移動した酸素イオン４２が、イオン格納層２５内の酸素欠損にトラップされることによって、電極２８，２９間にセット電圧が印加されなくても、電極２９側へ電界拡散した酸素イオンが、ＨｆＭｎＯ膜２１内の酸素欠損にほとんど戻ることはない。
【０１９１】
酸素イオン４２の電界拡散によって、抵抗変化膜２１内に酸素欠損が形成されるので、ＨｆＭｎＯ膜２１の抵抗値は低下する。したがって、抵抗変化素子２０Ｘは、低抵抗状態を示す。
【０１９２】
図１９を用いて、本実施形態の抵抗変化素子２０Ｘを高抵抗状態に変化させる動作（リセット動作）について、説明する。  
図１９に示されるように、リセット動作時において、抵抗変化素子２０Ｘの上部電極２９がカソード（陰極）に設定され、抵抗変化素子２０Ｘの下部電極２８がアノード（陽極）に設定される。
【０１９３】
イオン格納層２５内に格納された酸素イオン４９は、セット動作時と逆向きの電界によって、イオン格納層２５内から放出（デトラップ）され、ＨｆＭｎＯ膜２１内に電界拡散する。イオン格納層２５から放出された酸素イオン４９は、ＨｆＭｎＯ膜２１内の酸素欠損の位置に戻る。
【０１９４】
これによって、ＨｆＭｎＯ膜２１内の酸素欠損の個数が低減するので、抵抗変化膜２１の抵抗値は増加する。したがって、抵抗変化素子２０Ｘは、高抵抗状態を示す。
【０１９５】
尚、本実施形態の抵抗変化素子２０Ｘは、第１の実施形態の抵抗変化素子と同様に、ユニポーラ動作によって駆動できるのは、もちろんである。
【０１９６】
以上のように、第２の実施形態の抵抗変化素子において、セット動作時にアノードとなる電極２９と抵抗変化膜２１との間に、イオン格納層２５が設けられる。
【０１９７】
イオン格納層２５は、セット動作によってアノード側の電極に移動する酸素イオンを、リセット動作が実行されるまでの期間において、保持する。これによって、第２の実施形態の抵抗変化素子によれば、抵抗変化素子のデータリテンション特性が向上する。
【０１９８】
尚、第２の実施形態の抵抗変化素子２０Ｘは、第１の実施形態と同様に、抵抗変化型メモリに適用できるのはもちろんである。
【０１９９】
また、第２の実施形態の抵抗変化素子２０Ｘの製造方法は、イオン格納層が抵抗変化幕に隣接して形成される工程が追加されるのみで、実質的な工程は、第１の実施形態の抵抗変化素子の製造方法と同様である。
【０２００】
したがって、第２の実施形態の抵抗変化素子２０Ｘによれば、第１の実施形態と同様に、特性の向上した抵抗変化素子を提供できる。
【０２０１】
［その他］
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０２０２】
２０：抵抗変化素子、２１：抵抗変化膜、２５：イオン格納層、２８，２９：電極、４１：Ｈｆ、４２：酸素、４３：Ｍｎ、４９，４９Ｘ：酸素欠損。
【図１】
2012069609.tif 000003
【図２】
2012069609.tif 000004
【図３】
2012069609.tif 000005
【図４】
2012069609.tif 000006
【図５】
2012069609.tif 000007
【図６】
2012069609.tif 000008
【図７】
2012069609.tif 000009
【図８】
2012069609.tif 000010
【図９】
2012069609.tif 000011
【図１０】
2012069609.tif 000012
【図１１】
2012069609.tif 000013
【図１２】
2012069609.tif 000014
【図１３】
2012069609.tif 000015
【図１４】
2012069609.tif 000016
【図１５】
2012069609.tif 000017
【図１６】
2012069609.tif 000018
【図１７】
2012069609.tif 000019
【図１８】
2012069609.tif 000020
【図１９】
2012069609.tif 000021