(57)【要約】【課題】封止膜の材料を容易に選定することができる半導体装置を提供する。【解決手段】半導体基板１１上に複数の接続端子１２が形成された半導体デバイスウェハ１０と、前記半導体デバイスウェハ１０の表面を覆うとともに前記接続端子１２を露出させる開口１４ａが設けられた第１絶縁膜１４と、前記第１絶縁膜１４上に形成され一端面が前記接続端子１２と接続された複数の再配線３０と、前記再配線３０の他端面上に形成された複数の柱状電極２１と、前記再配線３０の側面を被覆する第２絶縁膜１５と、前記再配線３０及び前記第２絶縁膜１５を封止するとともに前記柱状電極２１の表面を露出させる封止膜２２と、を備えることを特徴とする半導体装置１Ｂである。【選択図】図１８
2012069718.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に複数の接続端子が形成された半導体デバイスウェハと、
前記半導体デバイスウェハの表面を覆うとともに前記接続端子を露出させる開口が設けられた第１絶縁膜と、
前記第１絶縁膜上に形成され一端面が前記複数の接続端子とそれぞれ接続された複数の再配線と、
前記再配線の他端面上に形成された複数の柱状電極と、
前記再配線の側面を被覆する第２絶縁膜と、
前記再配線及び前記第２絶縁膜を封止するとともに前記柱状電極の表面を露出させる封止膜と、
を備えることを特徴とする半導体装置。
【請求項２】
前記複数の柱状電極と前記再配線層との間には電解めっき用シード層が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２絶縁膜は、更に前記再配線の上面及び前記第１絶縁膜の上面を被覆することを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第２絶縁膜は、前記再配線の上面には設けられていないことを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記第２絶縁膜と前記封止膜との間にさらに再配線を有することを特徴とする請求項１乃至４の何れか一項に記載の半導体装置。
【請求項６】
前記第２絶縁膜は、前記再配線を形成する材料のマイグレーション現象が生じない材料であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
【請求項７】
半導体基板上に複数の接続端子が形成された半導体デバイスウェハの表面を覆うとともに前記接続端子を露出させる開口を有する第１絶縁膜を形成する工程と、
前記第１絶縁膜上に、一端面が前記複数の接続端子とそれぞれ接続された複数の再配線を形成する工程と、
前記再配線の他端面を露出させる開口を有し、前記再配線の少なくとも側面を被覆するように前記第１絶縁膜上部に第２絶縁膜を形成する工程と、
前記再配線の他端面における前記第２絶縁膜の開口上に柱状電極を形成する工程と、
前記再配線及び前記第２絶縁膜の上部に、表面が前記柱状電極の表面と面一となる封止膜を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項８】
前記第２絶縁膜は、更に前記再配線の上面及び前記第１絶縁膜の上面を被覆することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第２絶縁膜と前記封止膜との間にさらに再配線を形成することを特徴とする請求項７または８に記載の半導体装置の製造方法。
【請求項１０】
前記第２絶縁膜は、前記再配線を形成する材料のマイグレーション現象が生じない材料であることを特徴とする請求項７乃至９のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＷＬＰ（Wafer Level Package）等の半導体装置及び半導体装置の製造方法に関する。
【０００２】
半導体装置には、図３１に示すような構造のものがある。半導体デバイスウェハ１１０の接続パッド１１２が設けられた面に絶縁膜１１４が設けられ、絶縁膜１１４には接続パッド１１２の中央部に対応する部分に開口１１４ａが設けられている。絶縁膜１１４の表面及び開口１１４ａ内には再配線１３０が形成されている。再配線１３０は主層１１９及び電解めっき用シード層１１６からなり、主層１１９は電解めっき用シード層１１６を介して接続パッド１１２に接続される。再配線１３０の端部に柱状電極１２１が設けられ、再配線１３０及び絶縁膜１１３が封止膜１２２により封止される。柱状電極１２１は封止膜１２２から露出し、柱状電極１２１の表面に半田端子１２３が設けられる。半田端子１２３を介して半導体装置１０１は図示しない回路基板に接続される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２８７０４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、封止膜は、物理的な外力からの保護、湿度の遮断、外光の遮断等の役割を果たすこと、熱膨張係数が半導体基板に近いこと、耐熱性や薬品耐性などが求められる。さらに、封止膜は再配線と接触するため、再配線を形成する金属のマイグレーション現象が生じない材料を選択する必要がある。このため、封止膜の材料の選定や評価が非常に困難である。
【０００５】
本発明の課題は、封止膜の材料を容易に選定することができる半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
以上の課題を解決するため、本発明の第１の態様によれば、半導体基板の表面に複数の接続端子が形成された半導体デバイスウェハと、前記半導体デバイスウェハの表面を覆うとともに前記接続端子を露出させる開口が設けられた第１絶縁膜と、前記第１絶縁膜の表面に形成され一端が前記接続端子と接続された複数の再配線と、前記再配線の他端の表面に形成された複数の柱状電極と、前記再配線の少なくとも側面を被覆する第２絶縁膜と、前記再配線及び前記第２絶縁膜を封止するとともに前記柱状電極の表面を露出させる封止膜と、を備えることを特徴とする半導体装置が提供される。
【０００７】
本発明の他の態様によれば、半導体基板の表面に複数の接続端子が形成された半導体デバイスウェハと、前記半導体デバイスウェハの表面を覆うとともに前記接続端子を露出させる開口が設けられた第１絶縁膜と、前記第１絶縁膜の表面に形成され一端が前記接続端子と接続された複数の再配線と、前記再配線の他端の表面に形成された複数の柱状電極と、前記第１絶縁膜及び前記再配線を被覆する第２絶縁膜と、前記第２絶縁膜を封止するとともに前記柱状電極の表面を露出させる封止膜と、を備えることを特徴とする半導体装置が提供される。
【０００８】
本発明の他の態様によれば、半導体基板の表面に複数の接続端子が形成された半導体デバイスウェハの表面を覆うとともに前記接続端子を露出させる開口を有する第１絶縁膜を設け、次に、露出した前記接続端子及び前記第１絶縁膜の表面に第１の電解めっき用シード層を設け、次に、前記シード層の表面に再配線レジストを形成し、電解めっき法により再配線を形成した後に前記再配線レジスト及びその下部の前記第１の電解めっき用シード層を除去し、次に、前記第１絶縁膜及び前記再配線の表面を覆うとともに前記再配線の一端部を露出させる開口を有する第２絶縁膜を形成し、次に、露出した前記再配線及び前記第２絶縁膜の表面に第２の電解めっき用シード層を設け、次に、前記第２絶縁膜の上部に柱状電極用レジストを形成し、電解めっき法により柱状電極を形成した後に前記柱状電極用レジスト及びその下部の前記第２の電解めっき用シード層を除去し、その後、前記第２絶縁膜の上部に、表面が前記柱状電極の表面と面一となる封止膜を形成することを特徴とする半導体装置の製造方法が提供される。
【０００９】
本発明の他の態様によれば、半導体基板の表面に複数の接続端子が形成された半導体デバイスウェハの表面を覆うとともに前記接続端子を露出させる開口を有する第１絶縁膜を設け、次に、前記第１絶縁膜の表面であって再配線を形成しない位置に第２絶縁膜を設け、次に、露出した前記接続端子及び前記第１絶縁膜の表面に無電解めっき用触媒層を形成し、次に、前記無電解めっき用触媒層の上部に無電解めっき法により再配線を形成し、次に、前記再配線及び前記第２絶縁膜の表面を覆う電解めっき用シード層を形成し、次に、前記電解めっき用シード層の上部に柱状電極用レジストを形成し、電解めっき法により柱状電極を形成した後に前記柱状電極用レジスト及びその下部の前記電解めっき用シード層を除去し、その後、前記再配線及び前記第２絶縁膜の上部に、表面が前記柱状電極の表面と面一となる封止膜を形成することを特徴とする半導体装置の製造方法が提供される。
【００１０】
好ましくは、前記第２絶縁膜と前記封止膜との間にさらに再配線を有する。
好ましくは、前記第２絶縁膜は、前記再配線を形成する材料のマイグレーション現象が生じない材料である。
【発明の効果】
【００１１】
本発明によれば、封止膜の材料を容易に選定することができる半導体装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態に係る半導体装置１Ａを示す平面図である。
【図２】図１のII−II矢視断面図である。
【図３】半導体装置１Ａの製造方法の説明図である。
【図４】半導体装置１Ａの製造方法の説明図である。
【図５】半導体装置１Ａの製造方法の説明図である。
【図６】半導体装置１Ａの製造方法の説明図である。
【図７】半導体装置１Ａの製造方法の説明図である。
【図８】半導体装置１Ａの製造方法の説明図である。
【図９】半導体装置１Ａの製造方法の説明図である。
【図１０】半導体装置１Ａの製造方法の説明図である。
【図１１】半導体装置１Ａの製造方法の説明図である。
【図１２】半導体装置１Ａの製造方法の説明図である。
【図１３】半導体装置１Ａの製造方法の説明図である。
【図１４】半導体装置１Ａの製造方法の説明図である。
【図１５】半導体装置１Ａの製造方法の説明図である。
【図１６】半導体装置１Ａの製造方法の説明図である。
【図１７】本実施形態の変形例に係る半導体装置１Ｂを示す断面図である。
【図１８】本発明の第２の実施形態に係る半導体装置１Ｃを示す断面図である。
【図１９】半導体装置１Ｃの製造方法の説明図である。
【図２０】半導体装置１Ｃの製造方法の説明図である。
【図２１】半導体装置１Ｃの製造方法の説明図である。
【図２２】半導体装置１Ｃの製造方法の説明図である。
【図２３】半導体装置１Ｃの製造方法の説明図である。
【図２４】半導体装置１Ｃの製造方法の説明図である。
【図２５】半導体装置１Ｃの製造方法の説明図である。
【図２６】半導体装置１Ｃの製造方法の説明図である。
【図２７】半導体装置１Ｃの製造方法の説明図である。
【図２８】半導体装置１Ｃの製造方法の説明図である。
【図２９】ＨＡＳＴ試験後の実施例のＷＬＰの断面図である。
【図３０】ＨＡＳＴ試験後の比較例のＷＬＰの断面図である。
【図３１】従来の半導体装置１０１を示す断面図である。
【発明を実施するための形態】
【００１３】
〔第１実施形態〕
図１は本発明の第１実施形態に係る半導体装置１Ａを示す平面図であり、図２は図１のII−II矢視断面図である。図１、図２に示すように、半導体装置１Ａは、半導体デバイスウェハ１０の表面に再配線３０、柱状電極２１、半田端子２３等を形成してなる。
半導体デバイスウェハ１０は、図１に示すように、シリコン等からなる半導体基板１１と、金属等の導電性材料からなる複数の接続パッド１２と、酸化シリコン等の絶縁性材料からなるパッシベーション膜１３と、等を備える。
【００１４】
半導体基板１１の表面には、ＬＳＩや配線等が形成されている。接続パッド１２はシリコン基板１１上の配線と接続されている。パッシベーション膜１３は半導体基板１１の表面に形成され、ＬＳＩや配線等を被覆する。また、パッシベーション膜１３には、接続パッド１２を露出させる開口１３ａが設けられている。図１、図２に示すように、開口１３ａは接続パッド１２よりも小さい。
【００１５】
パッシベーション膜１３の表面には、エポキシ系樹脂やポリイミド系樹脂等からなる第１絶縁膜１４が形成されている。第１絶縁膜１４には、ポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等を用いることができる。
【００１６】
第１絶縁膜１４には、接続パッド１２を露出させる開口１４ａが設けられている。開口１４ａは例えばレーザにより形成することができる。図１、図２に示すように、第１絶縁膜１４の開口１４ａはパッシベーション膜１３の開口１３ａよりも小さく、開口１４ａの外周部で接続パッド１２と第１絶縁膜１４とが密着している。
【００１７】
再配線３０は、電解めっき用シード層１６Ａと、主層１９と、等を備える。
第１絶縁膜１４の表面の一部、及び、開口１４ａから露出した接続パッド１２の上部には、銅等からなる電解めっき用シード層１６Ａが形成されている。電解めっき用シード層１６Ａは、２００ｎｍ〜２０００ｎｍの厚さが好ましい。電解めっき用シード層１６Ａの一端部は、開口１３ａ、１４ａを介して接続パッド１２に接続されている。
電解めっき用シード層１６Ａの表面には銅等の導電性材料からなる主層１９が形成されている。主層１９は１μｍ〜１０μｍの厚さが好ましい。主層１９の接続パッド１２とは反対側の端部の上面には、銅等の導電性材料からなる柱状電極２１が形成されている。
【００１８】
電解めっき用シード層１６Ａ及び主層１９の積層体は、それぞれに対応する互いに異なる接続パッド１２と互いに異なる柱状電極２１とを接続し、かつそれぞれ他の電解めっき用シード層１６Ａ及び主層１９の積層体と電気的に絶縁されるように配列されている。
【００１９】
再配線３０及び第１絶縁膜１４の表面には、第２絶縁膜１５が形成されている。第２絶縁膜を形成する材料には、再配線３０における主層１９を形成する金属のマイグレーション現象が生じない材料であることが求められる。このような材料には、ポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等がある。
【００２０】
第２絶縁膜１５には、再配線１９の柱状電極２１との接続部を露出させる開口１５ａが設けられている。開口１５ａは例えばレーザにより形成することができる。開口１５ａの内部及び外周部には、電解めっき用シード層１８が形成されている。電解めっき用シード層１８の上部には、柱状電極２１が形成されている。
【００２１】
第２絶縁膜１５の表面には、封止膜２２が、その表面が柱状電極２１の表面と略面一となることで柱状電極２１の上面が露出されるように設けられている。封止膜２２は、エポキシ系樹脂とシリカフィラーとのコンポジット（複合材料）等からなる。封止膜２２は、電解めっき用シード層１８及び柱状電極２１をその側面から保護し、第２絶縁膜１５をそれらの上部から保護する。各柱状電極２１の表面には半導体基板１１の接続パッド１２と接続するための略球形状の半田端子２３がそれぞれ設けられている。半田端子２３は、柱状電極２１の円形の上面に接することによって相互に電気的に接続している。
【００２２】
次に、半導体装置１Ａの製造方法について図３〜図１６を用いて説明する。
まず、図３に示すように、半導体デバイスウェハ１０の表面に第１絶縁膜１４を形成する。
次に、図４に示すように、スパッタ等の気相堆積法により第１絶縁膜１４の全面及び接続パッド１２の全面を覆う電解めっき用シード層１６Ａを形成する。
【００２３】
次に、図５に示すように、主層１９を形成しない位置に再配線レジスト１７を形成する。
次に、図６に示すように、電解めっき用シード層１６Ａを陰極とする電解めっきにより再配線レジスト１７が形成されていない部分に主層１９を形成する。
その後、図７に示すように、再配線レジスト１７を除去する。
【００２４】
次に、図８に示すように、エッチングにより主層１９が形成されていない部分の電解めっき用シード層１６Ａを除去する。なお、このとき、主層１９の表面もエッチングされるが、主層１９は電解めっき用シード層１６Ａと比較して充分に厚いため、影響はない。
次に、図９に示すように、主層１９及び第１絶縁膜１４の上部に第２絶縁膜１５を形成する。
次に、図１０に示すように、第２絶縁膜１５の全面及び開口部１５ａから露出した主層１９の全面を覆う電解めっき用シード層１８を形成する。
【００２５】
次に、図１１に示すように、電解めっき用シード層１８の上面に柱状電極用レジスト２０となるドライフィルムを貼り付け、パターニングすることで柱状電極２１の位置に開口２０ａを形成する。
次に、図１２に示すように、電解めっき用シード層１８を陰極とする電解めっきにより開口２２ａ内に柱状電極２１を形成する。
次に、図１３に示すように柱状電極用レジスト２０を除去する。
その後、図１４に示すように、エッチングにより柱状電極２１が形成されていない部分の電解めっき用シード層１８を除去する。なお、このとき、柱状電極２１の一部もエッチングされるが、柱状電極２１は電解めっき用シード層１８と比較して充分に厚いため、影響はない。
【００２６】
次に、図１５に示すように、印刷法により封止膜２２となる樹脂を塗布し、封止膜２２を形成する。
次に、図１６に示すように、封止膜２２の表面を研削することにより、封止膜２２の表面が柱状電極２１の表面と略面一となるように柱状電極２１の上面を露出させる。
その後、柱状電極２１の上面に略球形状の半田端子２３を形成し、ダイシングする。以上により、半導体装置１Ａが形成される。
【００２７】
このように、本発明によれば、再配線３０が第２絶縁膜１５により被覆されているため、再配線３０と封止膜２２とが接触しない。そのため、再配線３０を形成する金属のマイグレーション現象が生じず、再配線３０のショートを防ぐことができる。このため、再配線３０の配線密度を高くすることができる。また、再配線３０と封止樹脂２２とが接触しないため、封止膜２２の材料として任意の材料を選択することができる。
【００２８】
また、再配線３０を形成した後、第２絶縁膜１５で被覆し、その後に柱状電極用レジスト２０を形成するため、ドライフィルムラミネート時において再配線３０の凹凸による気泡の発生を防ぐことができる。また、ドライフィルムに由来するゴミの再配線３０に対する影響を防ぐことができる。
【００２９】
＜変形例＞
図１７は、本実施形態の変形例に係る半導体装置１Ｂを示す断面図である。本変形例においては、第２絶縁膜１５の開口１５ａが柱状電極２１よりも小さく形成されている。また、電解めっき用シード層１８が第２絶縁膜１５の開口１５ａの内部及び外周部のみではなく、他の部分にも設けられ、電解めっき用シード層１８の上部に、さらに主層２４が設けられている。柱状電極２１は再配線４０の上部に形成されている。
【００３０】
本変形例においては、第２絶縁膜１５の開口１５ａが柱状電極２１よりも小さく形成されているため、柱状電極２１に接続される再配線４０と、それ以外の再配線４０とをより隣接して配置することができ、より多くの再配線４０を配置することができる。また、第２絶縁膜１５に被覆される再配線４０に加えて、第２絶縁膜の上部にも再配線４０を設けることができ、配線密度をさらに高くすることができる。
【００３１】
〔第２実施形態〕
図１８は、本発明の第２の実施形態に係る半導体装置１Ｃを示す断面図である。なお、第１実施形態と同様の構成については、同符号を付して説明を割愛する。
本実施形態に係る半導体装置１Ｃが第１実施形態に係る半導体装置１Ａと異なる点は以下の通りである。
【００３２】
すなわち、半導体装置１Ｃにおいては、電解めっき用シード層１６Ａの代わりに、無電解めっき用触媒層１６Ｂが主層１９の下部に形成されている。無電解めっき用シード層１６Ｂは、例えばＰｄを含む水溶液等の液材料（触媒溶液）をインクジェット方式等により塗布し乾燥させることで形成される。あるいは、触媒溶液が第１絶縁膜１４に対してより親和性が高くなるように、第１絶縁膜１４と第２絶縁膜１５とで表面の濡れ性や吸着性に差をつけた後、第１絶縁膜１４及び第２絶縁膜１５が形成された半導体デバイスウェハ１０を触媒溶液に浸漬し、乾燥させることで形成してもよい。
【００３３】
また、第２絶縁膜１５は第１絶縁膜１４の上部にのみ形成され、主層１９の上部には形成されていない。本実施形態においては、第２絶縁膜１５のパターニングが必要である。このため、第２絶縁膜１５は感光性樹脂を用いて形成する。第２絶縁膜１５の厚さは５〜１５μｍ程度であることが好ましい。
電解めっき用シード層１８は主層１９と柱状電極２１との間にのみ設けられており、封止膜２２は第２絶縁膜１５及び主層１９の上部に形成されている。
【００３４】
次に、半導体装置１Ｃの製造方法について図１９〜図２８を用いて説明する。
まず、第１実施形態と同様に、図３に示すように、半導体デバイスウェハ１０の表面に第１絶縁膜１４を形成する。
【００３５】
次に、図１９に示すように、第１絶縁膜１４の上部に第２絶縁膜１５形成する感光性樹脂を塗布し、パターニングすることで第２絶縁膜１５を形成する。このとき、第２絶縁膜１５は再配線３０を形成しない位置のみに残す。
次に、図２０に示すように、第２絶縁膜１５を形成しなかった部分に無電解めっき用シード層１６Ｂを形成する。
次に、図２１に示すように、無電解めっき法により無電解めっき用シード層１６Ｂの上部に主層１９を形成する。
次に、図２２に示すように、第２絶縁膜１５及び主層１９の全面に電解めっき用シード層１８を形成する。
【００３６】
次に、図２３に示すように、電解めっき用シード層１８の上面に柱状電極用レジスト２０となるドライフィルムを貼り付け、パターニングすることで柱状電極２１の位置に開口２０ａを形成する。
次に、図２４に示すように、電解めっき用シード層１８を陰極とする電解めっきにより開口２２ａ内に柱状電極２１を形成する。
次に、図２５に示すように柱状電極用レジスト２０を除去する。
その後、図２６に示すように、エッチングにより柱状電極２１が形成されていない部分の電解めっき用シード層１８を除去する。
【００３７】
次に、図２７に示すように、印刷法により封止膜２２となる樹脂を塗布し、封止膜２２を形成する。
次に、図２８に示すように、封止膜２２の表面を研削することにより、封止膜２２の表面が柱状電極２１の表面と略面一となるように柱状電極２１の上面を露出させる。
その後、柱状電極２１の上面に略球形状の半田端子２３を形成し、ダイシングする。以上により、半導体装置１Ｃが形成される。
【００３８】
このように、本実施形態によれば、再配線３０を形成する金属のマイグレーション現象が生じない材料からなる第２絶縁膜１５により隣接する再配線１９が仕切られているので、隣接する再配線１９同士のショートを防ぐことができる。このため、再配線１９の配線密度を高くすることができる。また、第１実施形態と比較して、より少ないプロセス数で半導体装置を形成することができる。
【００３９】
尚、本実施形態においては、再配線３０は、電解めっき用シード層１６Ａ或いは無電解めっき用触媒層１６Ｂと、主層１９と、を備えるものとしたが、少なくとも主層１９を備えるものであれば良い。
また、本実施形態の変形例によれば、再配線４０は、電解めっき用シード層１８と、主層２４とを備えるものとしたが、少なくとも主層２４を備えるものであれば良い。
【００４０】
以下、本発明の実施例に対して行った信頼性試験について、比較例とともに示す。
＜実施例＞
半導体デバイスウェハのＳｉ基板の上面に１層目の絶縁膜（第１絶縁膜）を形成し、１層目の絶縁膜の上部に２本の再配線を隣接するように形成し、２本の再配線を２層目の絶縁膜（第２絶縁膜）で被覆し、２層目の絶縁膜の上部を封止樹脂で封止し、ＷＬＰを形成した。１層目、２層目の絶縁膜にはＰＩを用いた。再配線には銅（Ｃｕ）を用いた。封止樹脂には、エポキシ系樹脂にシリカフィラーを分散させた封止材料を用いた。
【００４１】
＜比較例＞
半導体デバイスウェハのＳｉ基板の上面に絶縁膜を形成し、絶縁膜の上部に２本の再配線を隣接するように形成し、２本の再配線を封止樹脂で封止し、ＷＬＰを形成した。絶縁膜にはＰＩを用いた。再配線には銅（Ｃｕ）を用いた。封止樹脂には、エポキシ系樹脂にシリカフィラーを分散させた封止材料を用いた。
【００４２】
＜ＨＡＳＴ試験＞
実施例、比較例のＷＬＰに対し、耐湿バイアスの加速環境での信頼性試験として、ＨＡＳＴ（Ｈｉｇｈｌｙ  Ａｃｃｅｌｅｒａｔｅｄ  Ｔｅｍｐｅｒａｔｕｒｅ  ａｎｄ  Ｈｕｍｉｄｉｔｙ  Ｓｔｒｅｓｓ  Ｔｅｓｔ；高度加速高温高湿ストレス試験）を行った。気温１３０℃、湿度８５％の環境下で、２本の再配線間に３．５Ｖのバイアス電圧を５００時間印加した。
【００４３】
＜結果＞
ＨＡＳＴ試験後の実施例の断面図を図２９に、比較例の断面図を図３０に示す。なお、図２９では左側の再配線が高電圧側（Ｈｉｇｈ）、右側の再配線が低電圧側（Ｌｏｗ）であり、図３０では左側の再配線が低電圧側（Ｌｏｗ）、右側の再配線が高電圧側（Ｈｉｇｈ）である。
【００４４】
図２９に示すように、実施例では、配線が１層目及び２層目の絶縁膜により被覆されているため、ＨＡＳＴ試験後も再配線の形状に影響はない。一方、図３０に示すように、比較例では、再配線が封止樹脂と接触するために、高電圧側の再配線においてＣｕの溶出（マイグレーション）が生じた。また、ショートにより、２本の再配線間の絶縁膜に破壊が生じた。
【符号の説明】
【００４５】
１Ａ、１Ｂ  半導体装置
１０  半導体デバイスウェハ
１１  半導体基板
１２  接続パッド
１３  パッシベーション膜
１３ａ、１４ａ、１５ａ、２０ａ  開口
１４  第１絶縁膜
１５  第２絶縁膜
１６Ａ  電解めっき用シード層
１６Ｂ  無電解めっき用触媒層
１９  主層
２０  柱状電極用レジスト
２１  柱状電極
２２  封止膜
２３  半田端子
３０  再配線
【図１】
2012069718.tif 000003
【図２】
2012069718.tif 000004
【図３】
2012069718.tif 000005
【図４】
2012069718.tif 000006
【図５】
2012069718.tif 000007
【図６】
2012069718.tif 000008
【図７】
2012069718.tif 000009
【図８】
2012069718.tif 000010
【図９】
2012069718.tif 000011
【図１０】
2012069718.tif 000012
【図１１】
2012069718.tif 000013
【図１２】
2012069718.tif 000014
【図１３】
2012069718.tif 000015
【図１４】
2012069718.tif 000016
【図１５】
2012069718.tif 000017
【図１６】
2012069718.tif 000018
【図１７】
2012069718.tif 000019
【図１８】
2012069718.tif 000020
【図１９】
2012069718.tif 000021
【図２０】
2012069718.tif 000022
【図２１】
2012069718.tif 000023
【図２２】
2012069718.tif 000024
【図２３】
2012069718.tif 000025
【図２４】
2012069718.tif 000026
【図２５】
2012069718.tif 000027
【図２６】
2012069718.tif 000028
【図２７】
2012069718.tif 000029
【図２８】
2012069718.tif 000030
【図３１】
2012069718.tif 000031
【図２９】
2012069718.tif 000032
【図３０】
2012069718.tif 000033