(57)【要約】【課題】炭化珪素基板を有する複合基板を用いた半導体装置の製造工程において、炭化珪素基板の間の隙間に起因した工程変動を抑制する。【解決手段】支持部３０と第１および第２の炭化珪素基板１１、１２とを有する接合基板が準備される。第１の炭化珪素基板１１は、支持部３０に接合された第１の裏面と、第１の裏面に対向する第１の表面と、第１の裏面および第１の表面をつなぐ第１の側面とを有する。第２の炭化珪素基板１２は、支持部３０に接合された第２の裏面と、第２の裏面に対向する第２の表面と、第２の裏面および第２の表面をつなぎ、第１の側面との間に隙間を形成する第２の側面とを有する。隙間を充填する充填部４０が形成される。次に第１および第２の表面が研磨される。次に充填部４０が除去される。次に隙間を閉塞する閉塞部が形成される。【選択図】図１０
2012089613.tif 000002
【特許請求の範囲】
【請求項１】
支持部と第１および第２の炭化珪素基板とを有する接合基板を準備する工程を備え、
前記第１の炭化珪素基板は、前記支持部に接合された第１の裏面と、前記第１の裏面に対向する第１の表面と、前記第１の裏面および前記第１の表面をつなぐ第１の側面とを有し、前記第２の炭化珪素基板は、前記支持部に接合された第２の裏面と、前記第２の裏面に対向する第２の表面と、前記第２の裏面および前記第２の表面をつなぎ、前記第１の側面との間に隙間を形成する第２の側面とを有し、さらに
前記隙間を充填する充填部を形成する工程と、
前記充填部を形成する工程の後に前記第１および第２の表面を研磨する工程と、
前記研磨する工程の後に、前記充填部を除去する工程と、
前記除去する工程の後に、前記隙間を閉塞する閉塞部を形成する工程とを備える、複合基板の製造方法。
【請求項２】
前記閉塞部を形成する工程は、前記第１および第２の炭化珪素基板上に前記閉塞部をエピタキシャル成長させることによって行われる、請求項１に記載の複合基板の製造方法。
【請求項３】
前記充填部を除去する工程はドライプロセスによって行なわれる、請求項１または２に記載の複合基板の製造方法。
【請求項４】
前記充填部を形成する工程は、金属、樹脂、およびシリコンの少なくともいずれかを用いて行われる、請求項１〜３のいずれか１項に記載の複合基板の製造方法。
【請求項５】
前記充填部を除去する工程および前記閉塞部を形成する工程はチャンバー内において連続的に行われる、請求項１〜４のいずれかに記載の複合基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複合基板の製造方法に関し、特に、複数の炭化珪素基板を有する複合基板の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の製造に用いられる半導体基板として化合物半導体の採用が進められつつある。たとえば炭化珪素は、より一般的に用いられているシリコンに比べて大きなバンドギャップを有する。そのため炭化珪素基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
【０００３】
半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第７３１４５２０号明細書（特許文献１）によれば、７６ｍｍ（３インチ）以上の炭化珪素基板を製造することができるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７３１４５２０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
炭化珪素基板の大きさは工業的には１００ｍｍ（４インチ）程度にとどまっており、このため大型の基板を用いて半導体装置を効率よく製造することができないという問題がある。特に六方晶系の炭化珪素において、（０００１）面以外の面の特性が利用される場合、上記の問題が特に深刻となる。このことについて、以下に説明する。
【０００６】
欠陥の少ない炭化珪素基板は、通常、積層欠陥の生じにくい（０００１）面成長で得られた炭化珪素インゴットから切り出されることで製造される。このため（０００１）面以外の面方位を有する炭化珪素基板は、成長面に対して非平行に切り出されることになる。このため基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、炭化珪素の（０００１）面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。
【０００７】
上記のように困難をともなう炭化珪素基板の大型化に代わって、複数の炭化珪素基板と、その各々に接合された支持部とを有する複合基板を用いることが考えられる。支持部は、結晶欠陥密度が高くても差し支えないことが多く、よって大型のものを比較的容易に準備することができる。そして支持部に接合される炭化珪素基板の数を増やすことで、必要に応じて複合基板を大きくすることができる。
【０００８】
上記の複合基板において、炭化珪素基板の各々と支持部との間は接合されているものの、互いに隣り合う炭化珪素基板の間は、接合されていないか、または接合が不十分となっている場合がある。この結果、互いに隣り合う炭化珪素基板の間に隙間が形成される場合がある。このような隙間を有する複合基板を用いて半導体装置を製造すると、製造工程中にこの隙間の間に異物が残留しやすい。特に、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）の研磨剤の残留が生じやすい。この異物は、複合基板を用いた半導体装置の製造工程における工程変動の要因となり得る。
【０００９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、炭化珪素基板を有する複合基板を用いた半導体装置の製造工程において、炭化珪素基板の間の隙間に起因した工程変動を抑制することができる複合基板の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の複合基板の製造方法は、以下の工程を有する。
支持部と第１および第２の炭化珪素基板とを有する接合基板が準備される。第１の炭化珪素基板は、支持部に接合された第１の裏面と、第１の裏面に対向する第１の表面と、第１の裏面および第１の表面をつなぐ第１の側面とを有する。第２の炭化珪素基板は、支持部に接合された第２の裏面と、第２の裏面に対向する第２の表面と、第２の裏面および第２の表面をつなぎ、第１の側面との間に隙間を形成する第２の側面とを有する。隙間を充填する充填部が形成される。次に第１および第２の表面が研磨される。次に充填部が除去される。次に隙間を閉塞する閉塞部が形成される。
【００１１】
この製造方法によれば、第１および第２の炭化珪素基板の間の隙間が閉塞部によって閉塞されている。これにより、複合基板を用いた半導体装置の製造工程において、この隙間に異物が溜まることを防止することができる。
【００１２】
また第１および第２の表面が研磨される際に、第１および第２の炭化珪素基板の間の隙間が充填部によって充填されている。これにより、研磨後にこの隙間に研磨剤などの異物が残留することを防止することができる。
【００１３】
また閉塞部が形成される際に、充填部は既に除去されている。これにより、閉塞部の形成、またはそれ以降の工程において充填部の存在が工程に悪影響を与えることを避けることができる。
【００１４】
好ましくは、閉塞部を形成する工程は、第１および第２の炭化珪素基板上に閉塞部をエピタキシャル成長させることによって行われる。これにより閉塞部の結晶構造を、半導体装置に適したものに最適化することができる。
【００１５】
好ましくは、充填部を除去する工程はドライプロセスによって行なわれる。これにより、充填部を除去する工程がウエットプロセスによって行われる場合に比して、充填部が除去された隙間内に異物が残留することを避けることができる。
【００１６】
好ましくは、充填部を形成する工程は、金属、樹脂、およびシリコンの少なくともいずれかを用いて行われる。これにより、充填部を除去する工程を容易に行うことができる。
【００１７】
好ましくは、充填部を除去する工程および閉塞部を形成する工程はチャンバー（９０）内において連続的に行われる。これにより、両工程の間での第１および第２の炭化珪素基板の汚染を防止することができる。
【発明の効果】
【００１８】
以上の説明から明らかなように、本発明によれば、炭化珪素基板を有する複合基板を用いた半導体装置の製造工程において、炭化珪素基板の間の隙間に起因した工程変動を抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態１における複合基板の構成を概略的に示す平面図である。
【図２】図１の線ＩＩ−ＩＩに沿う概略断面図である。
【図３】図２の一部拡大図である。
【図４】本発明の実施の形態１における複合基板の製造方法を概略的に示すフロー図である。
【図５】本発明の実施の形態１における複合基板の製造方法の第１工程を概略的に示す平面図である。
【図６】図１の線ＶＩ−ＶＩに沿う概略断面図である。
【図７】本発明の実施の形態１における複合基板の製造方法の第２工程を概略的に示す部分断面図である。
【図８】本発明の実施の形態１における複合基板の製造方法の第３工程を概略的に示す断面図である。
【図９】本発明の実施の形態１における複合基板の製造方法の第４工程を概略的に示す断面図である。
【図１０】本発明の実施の形態１における複合基板の製造方法の第５工程を概略的に示す断面図である。
【図１１】本発明の実施の形態１における複合基板の製造方法の第６工程を概略的に示す断面図である。
【図１２】本発明の実施の形態１における複合基板の製造方法の第７工程を概略的に示す断面図である。
【図１３】本発明の実施の形態１における複合基板の製造方法の第８工程を概略的に示す断面図である。
【図１４】本発明の実施の形態２における複合基板の構成を概略的に示す断面図である。
【図１５】本発明の実施の形態３における半導体装置の構成を概略的に示す部分断面図である。
【図１６】本発明の実施の形態３における半導体装置の製造方法の概略的なフロー図である。
【図１７】本発明の実施の形態３における半導体装置の製造方法の第１工程を概略的に示す部分断面図である。
【図１８】本発明の実施の形態３における半導体装置の製造方法の第２工程を概略的に示す部分断面図である。
【図１９】本発明の実施の形態３における半導体装置の製造方法の第３工程を概略的に示す部分断面図である。
【図２０】本発明の実施の形態３における半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
【図２１】本発明の実施の形態３における半導体装置の製造方法の第５工程を概略的に示す部分断面図である。
【発明を実施するための形態】
【００２０】
以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１〜図３に示すように、本実施の形態の複合基板８１は、支持部３０と、炭化珪素基板群１０と、閉塞部２１とを有する。炭化珪素基板群１０は炭化珪素基板１１および１２（第１および第２の炭化珪素基板）を含む。なお以下において説明を簡略化するために炭化珪素基板群１０のうち炭化珪素基板１１および１２についてのみ言及する場合がある。
【００２１】
炭化珪素基板群１０の各々は、互いに対向する表面および裏面と、この表面および裏面をつなぐ側面とを有する。たとえば、炭化珪素基板１１は、支持部３０に接合された裏面Ｂ１（第１の裏面）と、裏面Ｂ１に対向する表面Ｔ１（第１の表面）と、裏面Ｂ１および表面Ｔ１をつなぐ側面Ｓ１（第１の側面）とを有する。炭化珪素基板１２は、支持部３０に接合された裏面Ｂ２（第２の裏面）と、裏面Ｂ２に対向する表面Ｔ２（第２の表面）と、裏面Ｂ２および表面Ｔ２をつなぐ側面Ｓ２（第２の側面）とを有する。
【００２２】
炭化珪素基板群１０の各々の裏面が支持部３０に接合されていることにより炭化珪素基板群１０は互いに固定されている。炭化珪素基板群１０の各々の表面（表面Ｔ１およびＴ２など）は同一平面上に配置されており、複合基板８１は炭化珪素基板群１０の各々に比して大きな表面を有する。よって炭化珪素基板群１０の各々を単独で用いる場合に比して複合基板８１を用いる場合の方が半導体装置をより効率的に製造することができる。また本実施の形態においては炭化珪素基板群１０の各々は単結晶基板であり、これにより単結晶炭化珪素を有する半導体装置を効率的に製造することができる。ただし複合基板の用途によっては炭化珪素基板群１０の各々は必ずしも単結晶基板でなくてもよい。
【００２３】
また炭化珪素基板群１０のうち互いに隣り合う炭化珪素基板の各々の側面の間には隙間ＧＰが形成されている。たとえば炭化珪素基板１１の側面Ｓ１と炭化珪素基板１２の側面Ｓ２との間に隙間ＧＰが形成されている。好ましくは隙間ＧＰは１００μｍ以下の幅ＬＧを有する部分を含み、より好ましくは隙間ＧＰは平均１００μｍ以下の幅を有し、さらに好ましくは隙間ＧＰ全体が１００μｍ以下の幅を有する。
【００２４】
閉塞部２１は炭化珪素基板１１および１２上に設けられている。具体的には閉塞部２１は、図３に示すように、表面Ｔ１と、表面Ｔ２と、側面Ｓ１の表面Ｔ１側の端部と、側面Ｓ２の表面Ｔ２側の端部との上に設けられている。また閉塞部２１は隙間ＧＰを閉塞している。すなわち閉塞部２１は、支持部３０との間に空洞を残しつつ、この空洞を外界から隔離している。好ましくは閉塞部２１は炭化珪素から作られている。また好ましくは閉塞部２１の少なくとも一部は炭化珪素基板１１および１２上にエピタキシャルに成長している。また表面Ｔ１およびＴ２上における閉塞部２１の厚さＬＢは、好ましくは隙間ＧＰの幅ＬＧの最小値の１／１００以上であり、より好ましくは幅ＬＧの平均値の１／１００以上であり、さらに好ましくは幅ＬＧの最大値の１／１００以上である。
【００２５】
支持部３０は好ましくは炭化珪素から作られており、より好ましくは支持部３０のマイクロパイプ密度は炭化珪素基板群１０の各々のマイクロパイプ密度よりも高い。また好ましくは支持部３０のうち炭化珪素基板群１０の裏面上に位置する部分はこの裏面に対してエピタキシャル成長しており、より好ましくは支持部３０の全体が炭化珪素基板群１０に対してエピタキシャル成長している。
【００２６】
寸法の一例を挙げると、炭化珪素基板群１０の各々は、２０×２０ｍｍの正方形の平面形状と４００μｍの厚さとを有し、支持部３０は４００μｍの厚さを有する。
【００２７】
次に、複合基板８１の製造方法について説明する。
図４に示すように、まず炭化珪素基板群１０を結合する工程（ステップＳ５１）が行われる。以下にその詳細について説明する。
【００２８】
図５および図６に示すように、炭化珪素から作られた支持部３０Ｍと、炭化珪素基板群１０とが準備される。支持部３０Ｍの結晶構造は特に問わない。好ましくは炭化珪素基板群１０の各々の裏面は、スライスによって形成された面、すなわちスライスによって形成されその後に研磨されていない面（いわゆるアズスライス面）であってもよく、この場合、スライスによって裏面に適度な起伏が設けられ得る。
【００２９】
次に炭化珪素基板群１０の各々の裏面と、支持部３０Ｍの表面とが互いに面するように、炭化珪素基板群１０と支持部３０Ｍとが互いに対向させられる。具体的には、支持部３０Ｍ上に炭化珪素基板群１０が載置されてもよく、あるいは炭化珪素基板群１０の上に支持部３０Ｍが載置されてもよい。
【００３０】
次に雰囲気が、大気雰囲気を減圧することにより得られた雰囲気とされる。雰囲気の圧力は、好ましくは、１０-1Ｐａよりも高く１０4Ｐａよりも低くされる。
【００３１】
なお上記の雰囲気は不活性ガス雰囲気であってもよい。不活性ガスとしては、たとえば、Ｈｅ、Ａｒなどの希ガス、窒素ガス、または希ガスと窒素ガスとの混合ガスを用いることができる。また雰囲気圧力は、好ましくは５０ｋＰａ以下とされ、より好ましくは１０ｋＰａ以下とされる。
【００３２】
図７に示すように、この時点では、炭化珪素基板１１および１２の各々と支持部３０Ｍとは互いに積み重なるように置かれているだけであって、まだ互いに接合はされていない。裏面Ｂ１およびＢ２の各々と支持部３０Ｍとの間には、裏面Ｂ１およびＢ２の微小な起伏の存在によって、あるいは支持部３０Ｍの表面の微少な起伏によって、ミクロ的には空隙ＧＱが設けられている。
【００３３】
次に、炭化珪素基板１１および１２を含む炭化珪素基板群１０と、支持部３０Ｍとが加熱される。この加熱は、炭化珪素が昇華し得る温度、たとえば１８００℃以上２５００℃以下の温度、より好ましくは２０００℃以上２３００℃以下の温度に支持部３０Ｍの温度が達するように行われる。加熱時間は、たとえば１〜２４時間とされる。また上記の加熱は、炭化珪素基板群１０の各々の温度が支持部３０Ｍの温度未満となるように行われる。すなわち、図７において下から上に向かって温度が低下するような温度勾配が形成される。この温度勾配は、炭化珪素基板１１および１２の各々と、支持部３０Ｍとの間において、好ましくは１℃／ｃｍ以上２００℃／ｃｍ以下であり、より好ましくは１０℃／ｃｍ以上５０℃／ｃｍ以下である。このように厚さ方向（図７における縦方向）に温度勾配が設けられると、空隙ＧＱを取り巻く境界のうち、炭化珪素基板１１および１２の各々側（図７における上側）の温度に比して、支持部３０Ｍ側（図７における下側）の温度が高くなる。この結果、空隙ＧＱ中への炭化珪素の昇華は炭化珪素基板１１および１２からに比して支持部３０Ｍから生じ易くなる。逆に空隙ＧＱ中の昇華ガスの再結晶反応は、支持部３０Ｍ上に比して、炭化珪素基板１１および１２上、すなわち裏面Ｂ１およびＢ２上に生じ易くなる。この結果、空隙ＧＱ中で、図中矢印ＡＭに示すように、昇華および再結晶による炭化珪素の物質移動が生じる。
【００３４】
上述した矢印ＡＭに示す物質移動にともなって、空隙ＧＱは多数のボイドＶＤに分解され、ボイドＶＤは、矢印ＡＭと逆方向を向く矢印ＡＶに示すように移動していく。またこの物質移動にともなって支持部３０Ｍは炭化珪素基板１１および１２上に再成長していく。すなわち支持部３０Ｍは昇華および再結晶によって再形成されていく。この再形成は裏面Ｂ１およびＢ２に近い領域から徐々に進んでいく。つまり、支持部３０のうち炭化珪素基板群１０の裏面上に位置する部分が、この裏面に対してエピタキシャル成長していく。好ましくは支持部３０Ｍの全体が再形成される。
【００３５】
さらに図８を参照して、支持部３０Ｍは上記の再形成によって、炭化珪素基板１１および１２の結晶構造に対応した結晶構造を有する部分を含む支持部３０へと変化する。また空隙ＧＱに対応する空間は、支持部３０中のボイドＶＤとなった後、その多くがが支持部３０の外へと（図７における下側へと）抜ける。この結果、支持部３０に各々の裏面が接合された炭化珪素基板群１０を有する接合基板８０が得られる。接合基板８０における支持部３０および炭化珪素基板群１０の配置は、複合基板８１（図１〜図３）と同様である。
【００３６】
図９に示すように、隙間ＧＰを充填する充填部４０が形成される。
充填部４０の材料はシリコン（Ｓｉ）であってもよい。この場合、充填部４０の形成は、たとえば、スパッタ法、蒸着法、ＣＶＤ法、または溶液の流し込みによって行うことができる。
【００３７】
あるいは充填部の材料は金属であってもよく、たとえば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、タングステン（Ｗ）、レニウム（Ｒｅ）、白金（Ｐｔ）、および金（Ａｕ）の少なくともいずれかを含む金属を用いることができる。なお複合基板８１によって製造される半導体装置の信頼性の観点では、上記金属のうち、アルミニウム、チタン、およびバナジウムの使用は避けた方が好ましい。この場合、充填部４０の形成は、たとえば、スパッタ法、蒸着法、または溶液の流し込みによって行うことができる。
【００３８】
あるいは充填部４０の材料は樹脂であってもよく、たとえば、アクリル樹脂、ウレタン樹脂、ポリプロピレン、ポリスチレン、およびポリ塩化ビニルの少なくともいずれかを含む樹脂を用いることができる。この場合、充填部４０の形成は、たとえば流し込みによって行うことができる。
【００３９】
図１０に示すように、表面Ｆ１およびＦ２がＣＭＰによって研磨される。具体的には、ＣＭＰ用の研磨剤４１が供給された研磨布４２によって表面Ｆ１およびＦ２が擦られる。
【００４０】
さらに図１１を参照して、上記の研磨によって、表面Ｆ１およびＦ２のそれぞれは、より平坦化された表面Ｔ１およびＴ２へと変化する。次に接合基板８０がチャンバー９０内へと搬送される。
【００４１】
さらに図１２を参照して、チャンバー９０内におけるドライプロセスによって充填部４０が除去される。このドライプロセスは、ウエットプロセスでないプロセスであり、具体的にはドライエッチングである。なおこのドライプロセスは表面Ｔ１およびＴ２のクリーニングを兼ねてもよい。
【００４２】
図１３に示すように、隙間ＧＰを閉塞する閉塞部２１が形成される。好ましくは、閉塞部２１は、炭化珪素基板群１０の表面上に閉塞部２１をエピタキシャル成長させることによって形成される。このエピタキシャル成長は、表面Ｔ１およびＴ２に垂直な成長、すなわち図１３における縦方向の成長に加えて、横方向の成長も含む。この横方向の成長によって閉塞部２１による閉塞が生じる。閉塞をより確実に行うためには、エピタキシャル成長の起点が、表面Ｔ１およびＴ２に加えて、側面Ｓ１の表面Ｔ１側の端部と、側面Ｓ２の表面Ｔ２側の端部とを含むことが好ましい。エピタキシャル成長に必要な加熱温度は、たとえば、１５５０℃以上１６００℃以下である。また好ましくは、この形成は、チャンバー９０内において、上述した充填部４０の除去工程に対して連続的に行われる。ここで「連続的」とは、工程の間で接合基板８０がチャンバー９０外へと取り出されないことをいい、工程の間に時間的な間隔が設けられるか否かは問わない。
【００４３】
以上により、複合基板８１（図２）が得られる。なお閉塞部２１の表面の平坦性が必要な場合は、閉塞部２１の表面を研磨する工程が加えられてもよい。これにより閉塞部２１に平坦な表面２１Ｐ（図２）が設けられる。
【００４４】
なお上記の製造方法においては、充填部４０（図１０）の除去方法としてチャンバー９０内でのドライプロセスが用いられたが、代わりに、エッチング槽内でのウエットプロセスが用いられてもよい。ウエットプロセスに用いるエッチング液は、充填部４０を溶かしやすく、かつ炭化珪素を溶かしにくいものであることが望ましい。充填部４０の材料がシリコンの場合、エッチング液としてフッ硝酸を用いることができる。充填部４０の材料が金属である場合、その種類に応じて、エッチング液として、塩酸、硫酸、および王水のいずれかを用いることができる。充填部４０の材料が樹脂である場合、溶剤、特に有機溶剤を用いることができる。
【００４５】
本実施の形態の複合基板８１の製造方法によれば、炭化珪素基板１１および１２の間の隙間ＧＰが閉塞部２１によって閉塞される（図１３）。これにより、複合基板８１を用いた半導体装置の製造工程において、この隙間ＧＰに異物が溜まることを防止することができる。また隙間ＧＰの存在がフォトリソグラフィ法におけるレジスト塗布の均一性に悪影響を及ぼすことを防止することができるので、フォトリソグラフィの精度を向上させることができる。
【００４６】
また表面Ｆ１およびＦ２が研磨される際に（図１０）、炭化珪素基板１１および１２の間の隙間ＧＰが充填部４０によって充填されている。これにより、研磨後にこの隙間ＧＰに研磨剤などの異物が残留することを防止することができる。また研磨中に炭化珪素基板１１および１２のエッジが欠けることを防止することができる。
【００４７】
また閉塞部２１（図１３）が形成される際に、充填部４０は既に除去されている。これにより、閉塞部２１の形成、またはそれ以降の工程において充填部４０の存在が工程に悪影響を与えることを避けることができる。具体的には、複合基板８１を用いた半導体装置の製造において炭化珪素がエピタキシャル成長させられる場合、一般に１５５０℃〜１６００℃程度の高い温度が用いられるため、耐熱性の低い充填部４０が存在していると、工程変動の要因となりやすい。たとえば充填部４０がシリコンから作られている場合、シリコンの溶液が生成されることによって、その周辺部の組成に影響を及ぼし得る。
【００４８】
好ましくは、閉塞部２１を形成する工程（図１３）は、炭化珪素基板１１および１２上に閉塞部２１をエピタキシャル成長させることによって行われる。これにより閉塞部２１の結晶構造を、半導体装置に適したものに最適化することができる。
【００４９】
好ましくは、充填部４０を除去する工程（図１２）はドライプロセスによって行なわれる。これにより、充填部４０を除去する工程がウエットプロセスによって行われる場合に比して、充填部４０が除去された隙間ＧＰ内に異物が残留することを避けることができる。具体的にはウエットプロセスにおけるエッチング液の残留を避けることができる。
【００５０】
好ましくは、充填部４０を形成する工程は、金属、樹脂、およびシリコンの少なくともいずれかを用いて行われる。これにより、充填部４０を除去する工程を容易に行うことができる。
【００５１】
好ましくは、充填部４０を除去する工程および閉塞部２１を形成する工程はチャンバー９０内において連続的に行われる。これにより、両工程の間での炭化珪素基板１１および１２の汚染を防止することができる。
【００５２】
本実施の形態の複合基板８１（図１〜図３）によれば、炭化珪素基板１１および１２の各々の面積の和に対応する面積を有する複合基板８１を得ることができる。これにより、炭化珪素基板１１および１２の各々を別個に用いることで半導体装置を製造する場合に比して、より効率的に半導体装置を製造することができる。
【００５３】
またこの複合基板８１によれば、炭化珪素基板１１および１２の間の隙間ＧＰが閉塞部２１によって閉塞されている。これにより、複合基板８１を用いた半導体装置の製造工程において、この隙間ＧＰに異物が溜まることを防止することができる。
【００５４】
好ましくは炭化珪素基板１１および１２の各々は単結晶構造を有する。炭化珪素基板１１および１２を組み合わせることによって、個別では大面積化の困難な炭化珪素基板の面積を実質的に大きくすることができる。これにより、単結晶炭化珪素を有する半導体装置を効率的に製造することができる。
【００５５】
好ましくは閉塞部２１は炭化珪素から作られている。これにより閉塞部２１を、半導体装置の炭化珪素からなる部分として用いることができる。
【００５６】
好ましくは閉塞部２１の少なくとも一部は炭化珪素基板１１および１２上にエピタキシャルに成長している。これにより閉塞部２１の結晶構造を、半導体装置に適したものに最適化することができる。
【００５７】
好ましくは支持部３０は炭化珪素から作られている。これにより炭化珪素基板１１および１２の各々と支持部３０との諸物性を近づけることができる。また支持部３０を半導体装置の炭化珪素からなる部分として用いることができる。
【００５８】
好ましくは支持部３０のマイクロパイプ密度は炭化珪素基板１１および１２の各々のマイクロパイプ密度よりも高い。これにより、よりマイクロパイプ欠陥の多い支持部３０を用いることができるので、複合基板８１をより容易に製造することができる。
【００５９】
好ましくは隙間ＧＰは１００μｍ以下の幅ＬＧ（図３）を有する。これにより、隙間ＧＰを閉塞部２１によってより確実に閉塞することができる。
【００６０】
好ましくは閉塞部２１は隙間ＧＰの幅の１／１００以上の厚さＬＢ（図３）を有する。これにより、隙間ＧＰを閉塞部２１によってより確実に閉塞することができる。
【００６１】
好ましくは、支持部３０の不純物濃度は、炭化珪素基板群１０の各々の不純物濃度よりも高くされる。すなわち相対的に、支持部３０の不純物濃度は高く、また炭化珪素基板群１０の不純物濃度は低くされる。支持部３０の不純物濃度が高いことによって支持部３０の抵抗率を小さくすることができるので、支持部３０を半導体装置における抵抗率が小さい部分として用いることができる。また炭化珪素基板群１０の不純物濃度が低いことによって、その結晶欠陥をより容易に低減することができる。なお不純物としては、たとえば、窒素、リン、ボロン、またはアルミニウムを用いることができる。
【００６２】
次に炭化珪素基板１１および１２を含む炭化珪素基板群１０の特に好ましい形態について、以下に説明する。
【００６３】
炭化珪素基板群１０の各炭化珪素基板の炭化珪素の結晶構造は六方晶系であることが好ましく、４Ｈ型または６Ｈ型であることがより好ましい。また好ましくは、炭化珪素基板の（０００−１）面に対する表面（表面Ｆ１など）のオフ角は５０°以上６５°以下である。より好ましくは、表面のオフ方位と炭化珪素基板の＜１−１００＞方向とのなす角は５°以下である。さらに好ましくは、炭化珪素基板の＜１−１００＞方向における（０−３３−８）面に対する表面のオフ角は−３°以上５°以下である。このような結晶構造が用いられることによって、複合基板８１を用いた半導体装置のチャネル移動度を高くすることができる。なお「＜１−１００＞方向における（０−３３−８）面に対する表面のオフ角」とは、＜１−１００＞方向および＜０００１＞方向の張る射影面への表面の法線の正射影と、（０−３３−８）面の法線とのなす角度であり、その符号は、上記正射影が＜１−１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。また表面の好ましいオフ方位として、上記以外に、炭化珪素基板１１の＜１１−２０＞方向とのなす角が５°以下となるようなオフ方位を用いることもできる。
【００６４】
具体例を挙げると、炭化珪素基板群１０の各々は、六方晶系における（０００１）面で成長したＳｉＣインゴットを（０−３３−８）面に沿って切断することによって準備される。（０−３３−８）面側が表面として用いられ、（０３−３８）面側が裏面として用いられる。これにより表面上におけるチャネル移動度を特に高めることができる。好ましくは、炭化珪素基板群１０の側面（図３：側面Ｓ１およびＳ２など）の各々の法線方向は、＜８−８０３＞および＜１１−２０＞のいずれかとされる。これにより閉塞部２１の面内方向（図１３における横方向）の成長速度を高めることができるので、閉塞部２１がより速やかに閉塞する。
【００６５】
なお閉塞部２１の速やかな閉塞という観点では、炭化珪素基板群１０の各々の表面の法線方向が＜０００１＞とされることが好ましい。好ましくは、炭化珪素基板群１０の側面（図３：側面Ｓ１およびＳ２など）の各々の法線方向は、＜１−１００＞および＜１１−２０＞のいずれかとされる。これにより閉塞部２１の面内方向（図１３における横方向）の成長速度を高めることができるので、閉塞部２１がより速やかに閉塞する。
【００６６】
（実施の形態２）
図１４に示すように、本実施の形態の複合基板８１Ｖの閉塞部２１Ｖは、炭化珪素基板１１および１２上に位置する第１の部分２１ａと、第１の部分２１ａの上に位置する第２の部分２１ｂとを含む。第２の部分２１ｂの不純物濃度は第１の部分２１ａの不純物濃度よりも低い。これにより半導体装置において第２の部分２１ｂを、特に不純物濃度の低い耐圧保持層として用いることができる。
【００６７】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００６８】
（実施の形態３）
本実施の形態においては、複合基板８１（図１および図２）を用いた半導体装置の製造について説明する。なお説明を簡単にするために複合基板８１が有する炭化珪素基板群１０のうち炭化珪素基板１１にのみ言及する場合があるが、他の炭化珪素基板もほぼ同様に扱われる。
【００６９】
図１５を参照して、本実施の形態の半導体装置１００は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ  Ｉｍｐｌａｎｔｅｄ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であって、支持部３０、炭化珪素基板１１、閉塞部２１（バッファ層）、耐圧保持層２２、ｐ領域１２３、ｎ+領域１２４、ｐ+領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。半導体装置１００の平面形状（図１５の上方向から見た形状）は、たとえば、２ｍｍ以上の長さの辺からなる長方形または正方形である。
【００７０】
ドレイン電極１１２は支持部３０上に設けられ、またバッファ層２１は炭化珪素基板１１上に設けられている。この配置により、ゲート電極１１０によってキャリアの流れが制御される領域は、支持部３０ではなく炭化珪素基板１１の上に配置されている。
【００７１】
支持部３０、炭化珪素基板１１、およびバッファ層２１は、ｎ型の導電型を有する。バッファ層２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。またバッファ層２１の厚さは、たとえば０．５μｍである。
【００７２】
耐圧保持層２２は、バッファ層２１上に形成されており、また導電型がｎ型のＳｉＣからなる。たとえば、耐圧保持層２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
【００７３】
この耐圧保持層２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。複数のｐ領域１２３の間から露出する耐圧保持層２２上には酸化膜１２６が形成されている。具体的には、酸化膜１２６は、一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
【００７４】
酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
【００７５】
次に半導体装置１００の製造方法について説明する。
図１７に示すように、まず複合基板８１（図１および図２）が準備される（図１６：ステップＳ１１０）。好ましくは閉塞部２１（バッファ層）の表面は研磨されている。またバッファ層２１は、導電型がｎ型の炭化珪素からなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。
【００７６】
次に、バッファ層２１上に耐圧保持層２２が形成される（図１６：ステップＳ１２０）。具体的には、導電型がｎ型の炭化珪素からなる層が、エピタキシャル成長法によって形成される。耐圧保持層２２の厚さは、たとえば１０μｍとされる。また耐圧保持層２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
【００７７】
図１８に示すように、注入工程（図１６：ステップＳ１３０）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
【００７８】
まずｐ型の導電性不純物が耐圧保持層２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、またｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【００７９】
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
【００８０】
図１９に示すように、ゲート絶縁膜形成工程（図１６：ステップＳ１４０）が行われる。具体的には、耐圧保持層２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
【００８１】
その後、窒化処理工程（図１６：ステップＳ１５０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
【００８２】
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
【００８３】
次に電極形成工程（図１６：ステップＳ１６０）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
【００８４】
図２０に示すように、酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
【００８５】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
【００８６】
図２１を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、酸化膜１２６上にゲート電極１１０が形成される。また、複合基板８１の裏面上にドレイン電極１１２が形成される。
【００８７】
次に、ダイシング工程（図１６：ステップＳ１７０）により、破線ＤＣに示すようにダイシングが行われる。これにより複数の半導体装置１００（図１５）が切り出される。
【００８８】
なお本実施の形態の変形例として、複合基板８１（図１および図２）の代わりに複合基板８１Ｖ（図１４）を用いることもできる。この場合、半導体装置１００のバッファ層２１を第１の部分２１ａによって形成し、耐圧保持層２２を第２の部分２１ｂを用いて形成することができる。
【００８９】
また上述された構成に対して導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の複合基板を用いて他の半導体装置が製造されてもよく、たとえばＲＥＳＵＲＦ−ＪＦＥＴ（Ｒｅｄｕｃｅｄ  Ｓｕｒｆａｃｅ  Ｆｉｅｌｄ−Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）またはショットキーダイオードが製造されてもよい。
【００９０】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９１】
１０  炭化珪素基板群、１１  炭化珪素基板（第１の炭化珪素基板）、１２  炭化珪素基板（第２の炭化珪素基板）、２１，２１Ｖ  閉塞部（バッファ層）、２１ａ  第１の部分、２１ｂ  第２の部分、２２  耐圧保持層、３０  支持部、４０  充填部、４１  研磨剤、４２  研磨布、８０  接合基板、８１，８１Ｖ  複合基板、９０  チャンバー、１００  半導体装置。
【図１】
2012089613.tif 000003
【図２】
2012089613.tif 000004
【図３】
2012089613.tif 000005
【図４】
2012089613.tif 000006
【図５】
2012089613.tif 000007
【図６】
2012089613.tif 000008
【図７】
2012089613.tif 000009
【図８】
2012089613.tif 000010
【図９】
2012089613.tif 000011
【図１０】
2012089613.tif 000012
【図１１】
2012089613.tif 000013
【図１２】
2012089613.tif 000014
【図１３】
2012089613.tif 000015
【図１４】
2012089613.tif 000016
【図１５】
2012089613.tif 000017
【図１６】
2012089613.tif 000018
【図１７】
2012089613.tif 000019
【図１８】
2012089613.tif 000020
【図１９】
2012089613.tif 000021
【図２０】
2012089613.tif 000022
【図２１】
2012089613.tif 000023