(57)【要約】【課題】アモルファスカーボン膜のパターン寸法ばらつきが低減した半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、半導体基板上に下地膜を形成する工程と、下地膜上にアモルファスカーボン膜を成膜する工程と、アモルファスカーボン膜のパターンを形成する工程と、アモルファスカーボン膜をマスクにして下地膜をエッチングする工程を有する。アモルファスカーボン膜は、アモルファスカーボン膜の表面から下地膜に接する面に向かってその厚み方向を進むにつれて、アモルファスカーボン膜の膜密度を小さくする。【選択図】図６
2012151338.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に下地膜を形成する工程と、
前記下地膜上にアモルファスカーボン膜を成膜する第1の工程と、
前記アモルファスカーボン膜に第１のパターンを形成する第２の工程と、
前記第１のパターンを形成したアモルファスカーボン膜をマスクにして前記下地膜をエッチングすることにより、前記下地膜内に第２のパターンを形成する第３の工程と、
を有し、
前記第１の工程において、前記アモルファスカーボン膜の表面の膜密度よりも前記アモルファスカーボン膜の前記下地膜と接している面の膜密度を小さくすることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の工程において、
前記アモルファスカーボン膜の表面から前記下地膜と接している面に向かって、前記アモルファスカーボン膜の膜密度を小さくすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の工程において、
成膜される前記アモルファスカーボン膜は、プロセスガスが導入される反応室内を大気圧以下の圧力に保持した状態で、前記プロセスガスに高周波パワーを印加して生成する高周波プラズマを用いたプラズマＣＶＤ法により形成され、前記プロセスガスが少なくとも炭化水素ガスを含有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記プラズマＣＶＤ法の高周波パワーを処理時間と共にステップ状に増加させることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記プラズマＣＶＤ法の高周波パワーを処理時間と共に連続的に増加させることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項６】
前記反応室内の圧力を処理時間と共にステップ状に低下させることを特徴とする請求項３乃至５の何れか1項に記載の半導体装置の製造方法。
【請求項７】
前記反応室内の圧力を処理時間と共に連続的に低下させることを特徴とする請求項３乃至５の何れか1項に記載の半導体装置の製造方法。
【請求項８】
前記アモルファスカーボン膜の膜密度が１．２ｇ/ｃｍ3から２．０ｇ/ｃｍ3の範囲であることを特徴とする請求項１乃至７の何れか1項に記載の半導体装置の製造方法。
【請求項９】
前記第３の工程の後に、
前記第１のパターンが形成された前記アモルファスカーボン膜を除去する第４の工程と
前記第２のパターンの内壁を導電材料で覆う第５の工程を有することを特徴とする請求項１乃至８の何れか1項に記載の半導体装置の製造方法。
【請求項１０】
前記第２のパターンがホールであって、前記第５の工程によって前記ホールにコンタクトプラグを形成し、さらに前記コンタクトプラグ上に配線を形成することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記第２のパターンがホールであって、前記第５の工程によって前記ホールに少なくともキャパシタの下部電極を形成することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１２】
少なくとも前記配線と前記下部電極のいずれか一方が、前記半導体基板に形成されたＭＩＳトランジスタと電気的に接続されていることを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
【請求項１３】
下地膜上にアモルファスカーボン膜からなるハードマスクを成膜する第1の工程と、
前記ハードマスクのパターンを形成する第２の工程と、
を有し、
前記第１の工程において、前記アモルファスカーボン膜の表面の膜密度よりも前記アモルファスカーボン膜の前記下地膜と接している面の膜密度を小さくすることを特徴とするハードマスクの形成方法。
【請求項１４】
前記第1の工程において、
前記アモルファスカーボン膜の表面から前記下地膜と接している面に向かって、前記アモルファスカーボン膜の膜密度を小さくすることを特徴とする請求項１３に記載のハードマスクの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及びハードマスクの形成方法に関する。
【背景技術】
【０００２】
半導体装置の製造では、半導体基板上における層間絶縁膜や金属膜などの被加工膜にフォトレジストを塗布し、フォトリソグラフィによってパターニングしたレジストマスクを利用して、被加工膜のエッチングを行っている。半導体装置の高集積化のためには、配線などのパターンを微細化する必要があり、フォトリソグラフィ技術の進展が必要である。パターンの微細化には、レジストマスク形成時における露光光源の短波長化が有効であり、これまでに高圧水銀灯のｉ線（波長：３６５ｎｍ）からＫｒＦレーザー（２４８ｎｍ）へ進展し、さらにＡｒＦレーザー（１９３ｎｍ）に至っている。
【０００３】
しかしながら、露光光源の短波長化に伴い、フォトレジストに要求される特性が変化してきた。従来のフォトレジストでは、ドライエッチング耐性を向上させるため、ベンゼン環を主体とする材料が用いられてきたが、ＡｒＦレーザーを用いる露光では、波長が１９３ｎｍである光をベンゼン環が吸収して、フォトレジストの透光性が低下するので、使用することができない。つまり、透光性が低下すると、フォトレジストの底部まで光が到達せずに露光不足となって、パターン端部の形状異常や現像時におけるレジストの残留不良が生じることになる。このように、ベンゼン環を有する材料が使用できないＡｒＦレーザーのフォトレジストには、ドライエッチング耐性が低いという課題がある。また、短波長化を進めていくとフォトレジスト中の透過率が低下して、フォトレジストを薄膜化させる必要があり、形成するパターンの寸法精度を保つためには、厚いフォトレジストが不利になるので、高アスペクト比となったパターンの形成が困難となる。
【０００４】
ベンゼン環を使用せずに、レジストマスクのドライエッチング耐性を向上させる代替手法として、「ハードマスク」の利用が考案されている。これは、被加工膜上にドライエッチング耐性が高い材料によるマスク膜とフォトレジストを順次、形成してから、フォトレジストのパターンを一旦、マスク膜に転写し、そのマスク膜をマスクとして被加工膜のドライエッチングを行う方法であり、この際のマスク膜を「ハードマスク」と称している。ハードマスクの材料は、シリコン酸化膜あるいはシリコン窒化膜が用いられるが、被加工膜がハードマスクと同じ材料である場合には、エッチング選択比が不足して、加工することができない。その場合には、アモルファスカーボン膜（以降、「ＡＣ膜」と表記する）を用いるが、同じ炭素（カーボン）が主体のフォトレジストとは選択比が取れないので、フォトレジストとＡＣ膜であるハードマスクの間にシリコン酸化膜などの中間マスクを介入させるのが一般的である。
【０００５】
特許文献１（特開２００９−２５３２４５号公報）には、アモルファスカーボン層をハードマスクとして絶縁膜をエッチングする工程が開示されている。
【０００６】
特許文献２（特開２００７−０５９４９６号公報）には、アモルファスカーボン層からなるハードマスクをマスクとして、下地層をパターニングする工程が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２５３２４５号公報
【特許文献２】特開２００７−０５９４９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
発明者らは、異方性ドライエッチングによって、上記のようなＡＣ膜のハードマスクにパターンを形成する際、パターンの寸法が拡大してしまう不具合が生じることを見出した。図１は、マスクパターンを形成したＡＣ膜の断面図であって、（Ａ）は理想形状、（Ｂ）は実際の形状を示しており、（Ｃ）はＡＣ膜が（Ｂ）よりも厚くなった場合の形状を示している。ここで、符号３はシリコン酸化膜である下地膜、符号４はＡＣ膜であるハードマスク、符号５は窒素含有シリコン酸化膜とシリコン酸化膜の積層膜である中間マスクである。なお、ハードマスク４のパターンは、図示していないレジストマスクのパターンを中間マスク５に一旦、転写して、その中間マスク５をマスクにして形成している。
【０００９】
理想状態である図１Ａは、中間マスク５のパターン寸法が変動することなくハードマスク４に転写されており、ハードマスク４の開口部は全て垂直な形状として、開口幅はＸ１となっている。これに対して、現状を示した図１Ｂ、Ｃでは、ハードマスク４の開口部が傾斜した形状となっている。これは、中間マスク５をマスクにしてＡＣ膜を異方性ドライエッチングする際、狙った縦方向のみならず、意図しない横方向にもエッチングが進行してしまう「サイドエッチ」と称する現象が生じるためであり、特にＡＣ膜の上部は、エッチングの最初から最後までエッチャントに被爆されているため、サイドエッチ量が最大となり、そこから下方に向かって徐々にサイドエッチ量が少なくなるので、ＡＣ膜におけるパターンはテーパー形状となる。その結果、（Ｂ）の開口幅Ｘ２はＸ１よりも大きくなる。ＡＣ膜厚の増加によってエッチング時間が増加すると、サイドエッチ量も進行して残存するＡＣ膜の幅が低減するので、（Ｃ）の開口径Ｘ３はＸ２よりも大きくなる。
【００１０】
なお、ＡＣ膜の最上部は、逆テーパー形状となっている。そこでは、中間マスク５がオーバーハングしており、ＡＣ膜のエッチング生成物が直ちに排出され難い状態となっている。従って、生成物が滞留し易く、その一部が中間マスク５に近いほど厚くＡＣ膜に付着して、サイドエッチから保護するので、順テーパー部よりもサイドエッチ量が低下して、逆テーパー形状となる。
【００１１】
このように、テーパー形状となってマスク機能が低下したハードマスクを用いて、被加工膜のドライエッチングを行っても、ハードマスクの膜減りが生じて、マスク開口部の寸法が処理時間と共に拡大するので、微細化に適応した加工寸法を確保するのは困難である。さらに、アスペクト比の大きいコンタクトホールなどをエッチングするため、厚いＡＣ膜でハードマスクを形成すると、長時間処理に伴ってハードマスクの上部から一部のＡＣ膜が離脱して異物となるので、下地膜３のパターン形状の異常をもたらすことになる。
【００１２】
本発明は、上記課題を解決するものであり、サイドエッチ量に合わせて膜密度を制御したＡＣ膜を形成することで、ハードマスクのパターン寸法ばらつきを低減させることが出来る半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００１３】
一実施形態は、
半導体基板上に下地膜を形成する工程と、
前記下地膜上にアモルファスカーボン膜を成膜する第1の工程と、
前記アモルファスカーボン膜に第１のパターンを形成する第２の工程と、
前記第１のパターンを形成したアモルファスカーボン膜をマスクにして前記下地膜をエッチングすることにより、前記下地膜内に第２のパターンを形成する第３の工程と、
を有し、
前記第１の工程において、前記アモルファスカーボン膜の表面の膜密度よりも前記アモルファスカーボン膜の前記下地膜と接している面の膜密度を小さくすることを特徴とする半導体装置の製造方法に関する。
【００１４】
他の実施形態は、
下地膜上にアモルファスカーボン膜からなるハードマスクを成膜する第1の工程と、
前記ハードマスクのパターンを形成する第２の工程と、
を有し、
前記第１の工程において、前記アモルファスカーボン膜の表面の膜密度よりも前記アモルファスカーボン膜の前記下地膜と接している面の膜密度を小さくすることを特徴とするハードマスクの形成方法に関する。
【発明の効果】
【００１５】
ハードマスクのパターン寸法ばらつきが低減した半導体装置の製造方法及びハードマスクの形成方法を提供する。
【図面の簡単な説明】
【００１６】
【図１】図１はパターニング時のハードマスクの状態を示す図であり、図１Ａは理想状態を示す断面図、図１Ｂ及びＣは現実の状態を示す断面図である。
【図２】第１実施例による半導体装置の製造方法を表す図である。
【図３】第１実施例による半導体装置の製造方法を表す図である。
【図４】第１実施例による半導体装置の製造方法を表す図である。
【図５】第１実施例による半導体装置の製造方法を表す図である。
【図６】第１実施例による半導体装置の製造方法を表す図である。
【図７】第１実施例による半導体装置の製造方法を表す図である。
【図８】第１実施例による半導体装置の製造方法を表す図である。
【図９】図９は、ハードマスクと下地膜に形成したパターン形状の推移を示す断面図であり、Ａ図は従来の方法を用いた現実の状態、Ｂ図は理想の状態を表す図である。
【図１０】図１０は、ハードマスクと下地膜に形成したパターン形状の推移を示す断面図であり、Ａ図は従来の方法を用いた現実の状態、Ｂ図は理想の状態を表す図である。
【図１１】高周波パワーを連続的に増加させて形成したハードマスクを示す断面図である。
【図１２】膜密度の異なる３種類のアモルファスカーボン膜からなるハードマスクを示す断面図である。
【図１３】第２実施例による半導体装置を表す図である。
【図１４】ハードマスクの成膜時における、高周波パワーとＡＣ膜密度の関係を示すグラフである。
【図１５】ハードマスクの成膜時における、チャンバー内圧力とＡＣ膜密度の関係を示すグラフである。
【図１６】ハードマスクのパターニング時における、ＡＣ膜密度とサイドエッチ量（サイドエッチレート）の関係を示すグラフである。
【図１７】ハードマスクの形成時における、高周波パワーの切換えを示したタイミングチャートの一例である。
【図１８】ハードマスク４Ｃ乃至４Ｅの成膜時における、高周波パワーの切換えを示すタイミングチャートの一例である。
【図１９】チャンバー内圧力を変更することで膜密度の異なる２つのハードマスクを成膜する場合の流量切換えを示すタイミングチャートの一例である。
【発明を実施するための形態】
【００１７】
以下、添付図面を参照しながら、本発明の好ましい実施例について詳細に説明する。なお、下記実施例は、本発明のより一層の深い理解のために示される具体例であって、本発明は、これらの実施例に何ら限定されるものではない。また、図５〜８において、Ａ図は断面図、Ｂ図はＡ図を上から見た場合の上面図である。図６Ｃは、図６Ａの破線部を拡大した図である。図２〜４、及び９〜１３は断面図を表す。
【００１８】
（第１実施例）
図２に示すように、トランジスタ（図示せず）が形成されている半導体基板１（以降、「シリコン基板１」と記載する。）を覆うように、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって、シリコン酸化膜（ＳｉＯ2）である層間絶縁膜２を成膜する。次に、層間絶縁膜２を覆うように、ＣＶＤ法によってシリコン酸化膜である下地膜３を成膜する。
【００１９】
次に、図３に示すように、下地膜３を覆うように、プラズマＣＶＤ法によって７００ｎｍ厚のＡＣ膜であるハードマスク４を形成する（第１の工程）。このプラズマＣＶＤ法では、プロセスガスが導入される反応室内を大気圧以下の圧力に保持した状態で、プロセスガスに高周波パワーを印加して生成する高周波プラズマを用いる。ハードマスク４の膜厚は７００ｎｍに限定されるわけではなく、７００ｎｍ以上に設定しても良い。このプラズマＣＶＤ法では、平行平板型の成膜装置を用いて、上下に配置されている電極間に成膜材料となるプロセスガスを供給してから、上部電極に高周波パワーを印加する。この高周波パワーによる電極間の放電によってプロセスガスをプラズマ化して、電極間のヒーター上で加熱したシリコン基板上に成膜する手法である。
【００２０】
図３の工程では、ハードマスク４の上部と下部で膜密度を変えており、ハードマスク４は密度の異なる２つのＡＣ膜から形成されている。すなわち、膜密度を１．２５ｇ／ｃｍ3とした下部のハードマスク４Ａと、膜密度を１．３８ｇ／ｃｍ3とした上部のハードマスク４Ｂでは、成膜条件を変更する。まず、ハードマスク４Ａは、チャンバー（反応室）内の圧力を５Ｔｏｒｒ、ヒーター温度を３００℃、高周波パワーを３００ワット（Ｗ）とし、プロセスガスであるプロピレン（Ｃ3Ｈ6）を６００ｓｃｃｍ（ｓｔａｎｄａｒｄ  ｃｕｂｉｃ  ｃｅｎｔｉｍｅｔｅｒ  ｐｅｒ  ｍｉｎｕｔｅ）の流量でチャンバー内に供給することで、成膜している。次に、ハードマスク４Ｂはチャンバー内の圧力を５Ｔｏｒｒ、ヒーター温度を３００℃、高周波パワーを７５０Ｗとし、プロピレンを６００ｓｃｃｍの流量でチャンバー（反応室）内に供給することで成膜している。なお、ここでは、キャリアガスとして、ヘリウム（Ｈｅ）とアルゴン（Ａｒ）を夫々、４００ｓｃｃｍと８０００ｓｃｃｍ供給している。なお、ハードマスク４Ａの膜密度は１．２５ｇ／ｃｍ3に限定されるわけではなく、１．２ｇ／ｃｍ3から２．０ｇ／ｃｍ3の間で設定しても良い。ここで、膜密度を２．０ｇ／ｃｍ3を超える値にするには、２０００Ｗ以上の高周波パワーが必要であるが、成膜装置の許容値をオーバーするため、実現が困難である。また、膜密度は１．２ｇ／ｃｍ3が物理限界に近く、高周波パワーをさらに低下させても１．２ｇ／ｃｍ3未満にすることはできない。
【００２１】
このように、高周波パワーを変更することで、同じ製造工程においてＡＣ膜からなるハードマスク４Ａと４Ｂの膜密度を変えることができる。図１４に、高周波パワーとＡＣ膜密度の関係を示す。図１４では、高周波パワーに対するＡＣ膜密度（■印）と、高周波パワーに対する成膜速度（◆印）を夫々プロットしている。図１４に示したように、高周波パワーとＡＣ膜密度は比例関係にあり、高周波パワーによって膜密度を制御することができる。この理由は、高周波パワーが高いほどプロセスガスのプラズマ化が促進されるので、生成されるプラズマ量を増加させることで、緻密で高密度状態のＡＣ膜を得ることができるためである。また高周波パワーと成膜速度も比例関係にあり、これも高周波パワーが高いほどプロセスガスのプラズマ化が促進されて、成膜に寄与するプロセスガスが増加するため、成膜速度も向上することに起因している。
【００２２】
なお、ＡＣ膜密度は、チャンバー内の圧力を変更することでも変えることができる。図１５に、圧力とＡＣ膜密度の関係を示す。図１５では、圧力に対するＡＣ膜密度（■印）と、圧力に対する成膜速度（◆印）を夫々プロットしている。図１５に示したように、圧力とＡＣ膜密度は逆比例関係にあり、圧力によって膜密度を制御することができる。この理由は、圧力を低減させることによって、プラズマへの変換効率を向上させ、成膜に寄与するプロセスガスの割合を増加させることで、高密度な膜を得ることができるためである。従って、チャンバー内の圧力を一定にして、プロセスガスの分圧が低くなるようにプロセスガスの流量を低減させても、同様に高密度な膜を得ることができる。なお圧力と成膜速度は比例関係にある。これは圧力を増加させるとプロセスガスの分圧も上昇して、単位体積当りのプロセスガスの分子数が増加するため、成膜速度が向上することに起因している。
【００２３】
本実施例では、ハードマスク４の膜密度を２種類の構造としたが、膜密度は２種類に限定されるわけではなく、少なくとも、その表面の膜密度よりも下地膜と接している面の膜密度を小さくすれば良い。ハードマスク４は、さらに多数の３種類以上の膜密度の構造としても良い。ハードマスク４を複数の膜密度の構造とする場合、その表面から下地膜と接している面に向かって膜密度を段々と小さくすることが好ましい。この場合、ハードマスク４の互いに異なる膜密度の領域のうち、膜密度の高い領域（表面に近い側の領域）の膜密度Ｍ1と、膜密度の低い領域（下地膜に近い側の領域）の膜密度Ｍ2の比である、Ｍ1／Ｍ2は、１．１〜２．０であることが好ましい。膜密度の比がこのような範囲にあることによって、ハードマスクのサイドエッチを低減して、ハードマスクの開口部側壁がより垂直形状に近いパターンを形成することができる。
【００２４】
また、高周波パワーも３００Ｗと７５０Ｗに限定されるのではなく、プロピレン流量も６００ｓｃｃｍに限定されるものでなく、さらに圧力も５Ｔｏｒｒに限定されるものではない。例えば、ハードマスク４の成膜条件は、温度３０〜６００℃、高周波パワー１００〜２０００Ｗ、プロセスガスの流量１００〜３０００ｓｃｃｍ、圧力０．０１〜２０Ｔｏｒｒの範囲で設定することができる。これらの条件を制御することで、ハードマスクの所望の膜密度を得ることができる。上述したように、温度及び高周波パワーを高くしたり、プロセスガスの流量及び圧力を低くすることにより、膜密度を高くすることができる。本実施例では、プロセスガスとしてプロピレンを使用したがこれに限定されるわけではなく、その他の炭化水素ガスを使用することもできる。
【００２５】
ハードマスクの膜密度は、Ｘ線反射率測定法（ＸＲＲ：Ｘ−ｒａｙ  Ｒｅｆｌｅｃｔｉｏｎ）によって測定することができる。このＸＲＲは、基板上の薄膜（単層膜・多層膜）に対して非常に浅い角度で入射させたＸ線が全反射されることを利用するものであり、入射Ｘ線強度に対する全反射Ｘ線強度の薄膜表面への入射角度依存性を測定することによって、薄膜の密度や膜厚、界面ラフネスを非破壊で測定することができる。つまり、入射Ｘ線の角度が全反射臨界角以上になると、薄膜内部にＸ線が侵入し、試料表面や界面で透過波と反射波に分かれて反射波は干渉するため、入射角度を変えながら光路差の変化に伴う反射波の干渉信号を解析することで、薄膜の膜厚や界面ラフネスを求めることができる。さらに、全反射臨界角から、薄膜の密度を求めることができる。
【００２６】
なお、ハードマスク４の形成における高周波パワーと圧力の切換え内容は、図１６から１８並びに図１１と１２を用いて、後に詳細に説明する。
【００２７】
次に、図４に示すように、ハードマスク４を覆うように、ＣＶＤ法によって５５ｎｍ厚とした窒素含有シリコン酸化膜（ＳｉＯＮ）と、シリコン酸化膜の積層膜である中間マスク５を成膜する。次に、中間マスク５を覆うように、１００ｎｍ厚のフォトレジスト６を塗布する。ハードマスク４は面８ａにおいて下地膜３に接し、面８ａに対向するようにその表面８ｂを有する。
【００２８】
次に、図５に示すように、フォトリソグラフィとドライエッチングによって、中間マスク５に幅Ｘ４が７０ｎｍのパターンを形成する。このとき、中間マスク５のパターンは垂直形状となっており、中間マスク５の上面から底面までがフォトレジスト６の幅Ｘ４と実質的に同じになっている。また、このドライエッチングでは、シリコン酸化膜を選択的にエッチングすることができるので、フォトレジスト６を薄く形成しておくことで、シリコン酸化膜である中間マスク５に形成するパターンの寸法精度を向上させることができる。
【００２９】
次に、図６に示すように、中間マスク５をマスクとしたドライエッチングによって、ハードマスク４に第１のパターンを形成する（第２の工程）。この際のドライエッチングは、平行平板プラズマエッチ方式として、チャンバー内の圧力を２０ｍＴｏｒｒ、温度を５００℃、高周波バイアスパワーを５００Ｗとしており、プロセスガスである酸素の流量を５００ｓｃｃｍでチャンバー内に供給して行っている。
【００３０】
このドライエッチングでは、炭素（カーボン）を選択的にエッチングすることができるので、中間マスク５の薄膜化が可能であり、中間マスク５によるパターンを精度良くハードマスク４へ転写することができる。このドライエッチングによるハードマスクパターンの開口部内壁は傾斜しており、ハードマスク４Ａにおけるシリコン基板の主面に平行な平面からの角度θ１は８５°となっている。角度θ１は８５°に限定されるのではなく、８５°以上であれば良く、最大値は理想状態である９０°となる。このように傾斜してしまうのは、前述した「サイドエッチ」によるためであり、ハードマスクを構成している材料の特性が同じならば、サイドエッチ量はハードマスクの上部になる程大きくなる。
【００３１】
しかしながら、この工程におけるドライエッチングは、上部と下部で膜密度が異なるハードマスク４を同じ条件にて行うので、ハードマスク４の膜密度に応じて段差４ａが生じる。これは、ハードマスク４を構成しているＡＣ膜密度が、１．２５ｇ／ｃｍ3であるハードマスク４Ａと、膜密度が１．３８ｇ／ｃｍ3であるハードマスク４Ｂで、サイドエッチ量が異なることに起因している。
【００３２】
図１６に、ＡＣ膜密度とサイドエッチ量（サイドエッチレート）の関係を示す。ここでは、ハードマスク４Ａの上面から下地膜３の上面までのエッチング時間である７５秒間におけるサイドエッチ量（■印）と、ハードマスク４Ｂの上面を基準にして２００ｎｍ下方のサイドエッチ量が最大となる上部面から下地膜３の上面までのエッチング時間である１０９秒間におけるサイドエッチ量（▲印）を、ＡＣ膜密度毎に見出したサイドエッチレート（◆印）から算出してプロットしたものである。図１６に示すように、ハードマスク４Ａの上面のサイドエッチ量が２９．６ｎｍであるのに対して、ハードマスク４Ａの上面と接しているハードマスク４Ｂの底面部では１８．３ｎｍとなっているので、段差４ａでは夫々のサイドエッチ量の差分Ｘ５が１１ｎｍ程度として、ハードマスク４Ｂが突出している。さらにハードマスク４Ｂにおける最大のサイドエッチ量Ｘ６は２６．５ｎｍとなり、ハードマスク４Ａだけでハードマスク４を形成した場合の最大のサイドエッチ量４３．１ｎｍよりも１６ｎｍ程度低減されている。
【００３３】
このように本実施例のハードマスク４は、下部のハードマスク４Ａの端部から上部のハードマスク４Ｂの端部が突出している。なお、図６Ａのハードマスク４の上部における円内のパターンは、その他の部分と比較して逆方向に傾斜している。これも前述のとおり、オーバーハング状に突出した中間マスク５によって、エッチング生成物が付着して、一時的にサイドエッチの保護膜となるためである。
【００３４】
次に、図７に示すように、ハードマスク４をマスクとした異方性ドライエッチングによって、下地膜３に、第２のパターンとしてコンタクトホール７を形成する（第３の工程）。このとき、図６Ａの破線部を拡大した図６Ｃに示すように、ハードマスク４Ｂがハードマスク４Ａのエッチングを防止して、ハードマスク４Ａの開口幅が拡大してコンタクトホール径が大きくなることを防ぐ役割を果たしている。このドライエッチングは、シリコン酸化膜をエッチングするので、中間マスク５はエッチングの途中で完全に除去される。また、ハードマスク４Ｂの全部及び４Ａの一部が除去されて、ハードマスク４Ａの一部が残留する。このエッチングによって形成されたコンタクトホール７の形状は、後述する図９から図１０で詳細に説明する。
【００３５】
次に、図８に示すように、アッシング処理によって残留しているハードマスク４（４Ａ）を除去する（第４の工程）。この後、下地膜３に形成したコンタクトホール７を埋め込むように、下地膜３をタングステン（Ｗ）などの導電性材料で覆う（第５の工程）。次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）によって、下地膜３の上面における余剰な導電性材料を除去すると、コンタクトプラグ８が完成する。
【００３６】
図９及び１０は、ハードマスク４と下地膜３に形成したパターン形状の推移を示す断面図であり、図９及び１０のＡ図は従来の方法を用いた現実の状態、Ｂ図は理想状態を示している。
【００３７】
図９に示したように、ハードマスク４に形成したパターンは、Ａ図では前述したものと同様に傾斜して、その底面部の幅をＸ７としており、Ｂ図では垂直となって、その幅をＸ８としている。
【００３８】
次に、図１０に示したように、図９におけるハードマスク４をマスクとして、下地膜３に対して異方性ドライエッチングを行うと、Ａ図ではエッチングが進むにつれて、下地膜３に形成したパターンの幅Ｘ９がハードマスク４の幅Ｘ７よりも拡大する。このようなマスク機能の低下は、ハードマスク４のパターンが傾斜していることに伴って、下地膜３のエッチングとともに、ハードマスク４も膜減りするので、ハードマスク４におけるパターンのＸ方向の位置が後退することで生じる。
【００３９】
これに対して、Ｂ図では、下地膜３のエッチングが進んでも、パターンの幅Ｘ８が拡大することはない。この理由は、ハードマスク４のパターンが垂直になっていることに伴い、エッチングによってハードマスク４が膜減りしても、その高さが低くなるだけでパターンのＸ方向の位置は変動しないため、幅Ｘ８は変化しないためである。このように、ハードマスク４に要求される機能は、エッチング時におけるパターン底部の寸法保持能力に他ならず、パターンが垂直に近い程マスク機能は高いことになる。
【００４０】
従って、図６Ｃに示した本実施例におけるハードマスク４は、膜密度の大きいハードマスク４Ｂにおいて、破線部の黒で塗り潰し示した部分が存在するため、従来のハードマスク４よりも多く残留して垂直形状に近づいており、マスク機能が高くなっている。
【００４１】
図１７は、図３で示したハードマスク４の形成時における高周波パワーの切換えを示したタイミングチャートの一例であり、ハードマスク４Ａと４Ｂの膜厚を夫々、３５０ｎｍとして示している。ハードマスク４を形成するには、図１７中、（ａ）に示したように、まず、３００Ｗの高周波パワーで下部を構成しているハードマスク４Ａを成膜する。次に、ハードマスク４Ａの成膜が終了した３０２秒後から、高周波パワーを７５０Ｗへステップ状に増加させることで上部を構成しているハードマスク４Ｂを成膜し、３７０秒後に０Ｗとして成膜を終了する。
【００４２】
ここでの高周波パワーは、ステップ状に増加させることに限らず、図１７中、（ｂ）に示す通り、２２３秒まで１２１Ｗ／分として連続的に増加させても良い。図１１は、高周波パワーを連続的に増加させることによって形成したハードマスク４を示している。図１１に示すように、高周波パワーを連続的に増加させることによって、膜密度の異なったハードマスク４に生じる段差を緩和し、パターンの傾斜角度θ2を図６のθ1よりもさらに垂直に近づけて、マスク機能を向上させることができる。また、高周波パワーを連続的に増加させることで、累積処理時間を短縮させる効果も奏する。この理由は、図１４に示した通り、高周波パワーと成膜速度は比例しており、連続的に高周波パワーを増加させると、ステップ状に増加させるより早く高周波パワーが高くなって、成膜速度が向上するためである。なお、図１７中、（ｃ）に示す通り、６７Ｗ／分として高周波パワーを連続的に増加させている途中で、さらに１８０秒から２６７秒まで１７２Ｗ／分として高周波パワーの増加割合を大きくしても問題は生じない。なお高周波パワーを連続的に増加させた場合には、その間に形成した膜の密度も連続的に増加することになる。
【００４３】
図１２は、図６におけるハードマスク４を３種類の膜密度で形成した場合の略断面図であり、符号４Ｃは膜密度が１．２５ｇ／ｃｍ3以上のＡＣ膜で形成したハードマスクであり、同様に符号４Ｄはハードマスク４Ｃよりも膜密度が大きいハードマスクであり、符号４Ｅはハードマスク４Ｄよりも膜密度が大きいハードマスクである。また符合４ｂはハードマスク４Ｃと４Ｄによって生じた段差であり、符号４ｃはハードマスク４Ｄと４Ｅによって生じた段差である。
【００４４】
図１８は、図１２で示したハードマスク４Ｃ乃至４Ｅの成膜時における高周波パワーの切換えを示すタイミングチャートの一例である。ここでは、ハードマスク４Ｃの膜密度を１．２５ｇ／ｃｍ3として、高周波パワーを３００Ｗにして成膜し、同様にハードマスク４Ｄの膜密度を１．３８ｇ／ｃｍ3として、７５０Ｗにして成膜しており、さらにハードマスク４Ｅの膜密度を１．４２ｇ／ｃｍ3として、１０００Ｗにして成膜する。なお、夫々の膜厚は２３３.３ｎｍとし、全体の膜厚を図３における膜厚と同じ７００ｎｍとして示している。ここでも図１８中、（ｄ）に示したように、３００Ｗの高周波パワーでハードマスク４の下部を構成しているハードマスク４Ｃを成膜し、ハードマスク４Ｃの成膜が終了した２０１秒後から、高周波パワーを７５０Ｗへステップ状に増加させることで、ハードマスク４Ｄを成膜する。さらに、ハードマスク４Ｄの成膜が完了した２４７秒後に、高周波パワーを１０００Ｗへステップ状に増加させることで、ハードマスク４Ｅを成膜し、２８０秒後に０Ｗとして成膜を終了する。
【００４５】
図１７と同様にここでも、高周波パワーは、膜密度の種類に合わせてステップ状に増加させることに限らず、図１８中、（ｅ）に示すように１７３秒まで２４３Ｗ／分として連続的に増加させても良い。連続的に増加させることで、累積処理時間が短縮する効果も図１７に示した効果と同様である。なお、図１８中、（ｆ）に示す通り、１００Ｗ／分として高周波パワーを連続的に増加させている途中で、さらに１２０秒から２１５秒まで３１４Ｗ／分として高周波パワーの増加割合を大きくしても問題は生じない。なお、高周波パワーを連続的に増加させた場合には、その間に形成した膜の密度も連続的に増加することになるのは、図１７の場合と同じである。
【００４６】
図１９は、２つの異なる膜密度を有するハードマスク４を、成膜装置のチャンバー内圧力を変更することで成膜する場合の圧力切換えを示すタイミングチャートの一例であり、夫々のハードマスクの膜厚を３５０ｎｍとし、全体の膜厚を７００ｎｍとしている。ここでは、図１９中、（ｇ）に示すように、まず圧力を８．０Ｔｏｒｒとして膜密度の低い膜の成膜を開始し、３１秒後に圧力を６．０Ｔｏｒｒにステップ状に低下させて膜密度の高い膜の成膜を始め、６７秒後に流量を０ｓｃｃｍにして成膜を終了させる。ここで圧力は、ステップ状に低下させることに限らず、図１９中、（ｈ）に示した通り、５．３Ｔｏｒｒ／分として圧力を連続的に低下させている途中で、さらに４５秒から１３２秒（図１９中には途中の時間までを示す）まで２．８Ｔｏｒｒ／分として圧力の低下割合を小さくしても問題は生じない。なお圧力を連続的に低下させた場合には、その間に形成した膜の密度は連続的に増加することになる。
【００４７】
なお、本実施例では、コンタクトプラグを形成する例を説明したが、本発明はアスペクト比の高いその他のホールを形成する場合にも適用することができる。例えば、本発明の方法を用いて、下地膜内に第２のパターンとしてキャパシタホールを形成し、キャパシタホール内にキャパシタの下部電極を形成することもできる。
【００４８】
（第２実施例）
図１３は、第２実施例によるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１０の構造を示す略断面図で、Ａ図は周辺回路部とセル端部を示しており、Ｂ図はセル中央部を示している。なお、セル端部とセル中央部を合わせて、セル部と称する。
【００４９】
セル部と周辺回路部において、本実施例によるＤＲＡＭ１０は、半導体基板１１（以降、「シリコン基板１１」と表記する）に、プレーナ型ＭＩＳトランジスタが設けられている。プレーナ型ＭＩＳトランジスタは、シリコン基板１１に設けられた素子分離領域となるＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）１２に囲まれた活性領域１３内に位置しており、シリコン基板１１の表面に設けられたゲート絶縁膜１４と、ゲート絶縁膜１４を覆うゲート電極１５と、ゲート絶縁膜１４の下部周辺に設けられたソース及びドレインとなる拡散層１８で構成されている。さらにゲート電極１５は、その上面部と側面部が夫々絶縁膜１６とサイドウォール絶縁膜１７で覆われている。なお、拡散層１８は、ゲート絶縁膜１４の真下の領域ではなく、ゲート絶縁膜１４が形成されていないシリコン基板１１に位置している。
【００５０】
Ｂ図の活性領域１３では、説明の便宜上２個のＭＩＳトランジスタを記載しているが、実際には、数千〜数十万個のＭＩＳトランジスタが配置されるものである。拡散層１８は、第１の層間絶縁膜１９によって覆われたシリコン基板１１の上部に位置しており、シリコン基板１１における不純物とは反対の導電型を有するように設けられている。
【００５１】
Ａ図及びＢ図のセル部において、拡散層１８に接続している第１のコンタクトプラグ２０は、第１の層間絶縁膜１９を貫通するように設けられて、隣接したプレーナ型トランジスタのサイドウォール絶縁膜１７の間に位置している。ここで、拡散層１８ａに接続されている第１のコンタクトプラグ２０ａは、第２の層間絶縁膜２１を貫通するように設けられた第２のコンタクトプラグ２２と接続しており、拡散層１８ｂに接続されている第１のコンタクトプラグ２０ｂは、第２の層間絶縁膜２１と第３の層間絶縁膜２６を貫通するように設けられた第３のコンタクトプラグ２７と接続されている。
【００５２】
また、第２の層間絶縁膜２１上には、ビットラインとなる第１の配線２３が絶縁膜２４とサイドウォール絶縁膜２５で覆われて位置しており、第２のコンタクトプラグ２２と接続されている。第３の層間絶縁膜２６上には、後述するキャパシタ３７と第３のコンタクトプラグ２７とのアライメントマージンを確保するため、コンタクトパッド２８が設けられており、第３のコンタクトプラグ２７と接続されている。
【００５３】
コンタクトパッド２８上では、下部電極３４と容量膜３５と上部電極３６で構成されたキャパシタ３７が、第４の層間絶縁膜３０と第５の層間絶縁膜３１と第３の層間絶縁膜２６を保護するカバー膜２９を貫通するように設けられおり、下部電極３４とコンタクトパッド２８が接続している。さらにキャパシタ３７の側面部は、キャパシタ３７の倒壊を防止する第１の梁３２と第２の梁３３と接続されて、隣接したキャパシタ３７が相互に支えあった構造となっている。キャパシタ３７上では、上部電極３６と接続した第４のコンタクトプラグ３９が、上部電極３６を覆う第６の層間絶縁膜３８中に設けられており、第６の層間絶縁膜３８上に位置している第２の配線４０と接続されている。
【００５４】
Ａ図の周辺回路部においては、拡散層１８に接続している第５のコンタクトプラグ４１が、第１の層間絶縁膜１９と第２の層間絶縁膜２１を貫通するように設けられている。また、第２の層間絶縁膜２１上には、第３の配線４２が絶縁膜４３とサイドウォール絶縁膜４４で覆われて位置しており、第５のコンタクトプラグ４１と接続されている。第３の配線４２上は、カバー膜２９で覆われており、さらにカバー膜２９上には第４の層間絶縁膜３０と第５の層間絶縁膜３１と第６の層間絶縁膜３８が設けられており、第６のコンタクトプラグ４５が夫々を貫通するように配置されて、第２の配線４０と接続している。
【００５５】
以上のような構造を有するＤＲＡＭにおいて、本実施例による製法は、第２乃至第６のコンタクトプラグとキャパシタを形成するための「型枠」となるホールを形成する際に用いられるものであり、特に第６のコンタクトプラグやキャパシタの型枠のように長いホールを形成する際に適用するのが有効である。
【００５６】
以上、説明したように、本発明の半導体装置の製造方法によれば、ＡＣ膜からなるハードマスクの形成途中において、化学気相堆積法（プラズマＣＶＤ法）における高周波パワーを増加させたり、ＡＣ膜の原料となる炭化水素ガスの流量を低下させている。このように、ＡＣ膜からなるハードマスクの製造条件をその製造途中で変えることによって、ハードマスクの下部層における膜密度をその上部層における膜密度より小さくすることができる。その結果、ハードマスク上部におけるサイドエッチ量が低減し、ハードマスクの上部が突出してハードマスク下部のエッチングを防ぐので、ハードマスク下部の膜減りが低下して、ハードマスクのマスク寸法のばらつきを低減させることができる。
【００５７】
以上、上記では本発明の好ましい実施例について説明したが、本発明は、上記の実施例に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００５８】
また、明細書、図面及び特許請求の範囲において、「ステップ状」とは、階段状に不連続に変化させることを表す。明細書、図面及び特許請求の範囲において、「ハードマスクの表面」とは、ハードマスクが下地膜と接する面と厚み方向の反対側に位置し、該下地膜と接する面と対向する面のことを表す。例えば、図３及び１２では「ハードマスクの表面」は８ｂとなる。
【符号の説明】
【００５９】
１  半導体基板
２  層間絶縁膜
３  下地膜
４、４Ａ、４Ｂ、４Ｃ、４Ｄ、４Ｅ  ハードマスク
４ａ、４ｂ、４ｃ  段差
５  中間マスク
６  フォトレジスト
７  コンタクトホール
１０  ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）
１１  半導体基板
１２  ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）
１３  活性領域
１４  ゲート絶縁膜
１５  ゲート電極
１６、２４、４３  絶縁膜
１７、２５、４４  サイドウォール絶縁膜
１８、１８ａ、１８ｂ  拡散層
１９  第１の層間絶縁膜
２０、２０ａ、２０ｂ  第１のコンタクトプラグ
２１  第２の層間絶縁膜
２２  第２のコンタクトプラグ
２３  第１の配線
２６  第３の層間絶縁膜
２７  第３のコンタクトプラグ
２８  コンタクトパッド
２９  カバー膜
３０  第４の層間絶縁膜
３１  第５の層間絶縁膜
３２  第１の梁
３３  第２の梁
３４  下部電極
３５  容量膜
３６  上部電極
３７  キャパシタ
３８  第６の層間絶縁膜
３９  第４のコンタクトプラグ
４０  第２の配線
４１  第５のコンタクトプラグ
４２  第３の配線
４５  第６のコンタクトプラグ
【図１】
2012151338.tif 000003
【図２】
2012151338.tif 000004
【図３】
2012151338.tif 000005
【図４】
2012151338.tif 000006
【図５】
2012151338.tif 000007
【図６】
2012151338.tif 000008
【図７】
2012151338.tif 000009
【図８】
2012151338.tif 000010
【図９】
2012151338.tif 000011
【図１０】
2012151338.tif 000012
【図１１】
2012151338.tif 000013
【図１２】
2012151338.tif 000014
【図１４】
2012151338.tif 000015
【図１５】
2012151338.tif 000016
【図１６】
2012151338.tif 000017
【図１７】
2012151338.tif 000018
【図１８】
2012151338.tif 000019
【図１９】
2012151338.tif 000020
【図１３】
2012151338.tif 000021