(57)【要約】【課題】多数の電極が格子状に配置された半導体装置を実装する多層回路基板において、半導体装置を実装する面に形成されたランドからより多くの配線パターンを引き出す構成を開発し、多層回路基板の層数を極力少なくする。【解決手段】半導体装置を実装する面に格子状に多数形成されたランド６のうち、ランド列の最外側において、この最外側のランドを２個おきに１個のランドを削除した構成として、配線パターン５をまとめて引き出す多層回路基板を構成するものである。【選択図】図７
2012089541.tif 000002
【特許請求の範囲】
【請求項１】
実装面に外側から中心部に向かって複数の電極列を格子状に設けた半導体装置を実装する前記半導体装置の電極に対応する複数のランド列を格子状に形成し、前記ランド列を構成するランドと他の電子部品を実装するランドとこれらのランドを接続する配線パターンとを備えた多層回路基板において、前記半導体装置を実装するランド列の最外側のランドを２個おきに１個のランドを削除した構成とし、このランドを削除した部分に中心部側のランド列のランドに接続された配線パターンをまとめて引き出す構成としたことを特徴とする多層回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装面に格子状に多数の電極が配置された半導体装置を実装する多層回路基板に関するものである。
【背景技術】
【０００２】
近年の電子機器の発展により、半導体装置は高機能化が進み、機能を実現する信号の数が増大している。また、半導体装置のサイズはコスト競争により、サイズの縮小を迫られ、信号を伝送する電気端子の実装密度は年々高くなっている。
【０００３】
一般に、小さな面積で電気端子となる電極数を増加させ、電極の実装密度を高めるためには、電極形成面に電極を格子状に配置した半導体装置を用いる。この半導体装置を多層回路基板上に実装するには、多層回路基板上に半導体装置の電極に対応する部分に接続用のランドを形成し、ランドと半導体装置の電極の間に導体バンプを形成させ電気的に接続を行う。
【０００４】
しかし、電極を格子状に並べた半導体装置では、多層回路基板上で格子状に配置されたランドから、信号を伝送させる配線パターンをランドの間をぬって外に引き出すことが困難となる。特に中央部のランドは表層で外側に配線パターンを引き出すことができないため、スルーホールを介して、表層以外の面から引き出すこととなる。スルーホールを介して引き出す信号数が多いと、回路基板として、多くの層数が必要となってくる。
【０００５】
高密度に回路パターンが形成された回路基板を積層して多層回路基板を構成する場合は、ビルドアップ法等の高密度配線方法が利用され、製造コスト、信頼性、歩留まりの点で課題がある。回路基板を多層に積層する場合は、１層ごとに配線パターンと層間の接続に用いるスルーホールを形成して、それを積み上げていくため、要求される製造精度が高くなる。また、全ての層で不良がないようにしなければならず歩留まりが悪く、コストも高くなる。
【０００６】
そのため、多層回路基板の層数を減らすには、表層での配線パターンの引き出し本数を増やすことにより、必要となる層数を抑えることが必要である。
【０００７】
このようなことから、表層での引き出し本数を増やすために、ランドとそれに対応する半導体装置の電極、導体バンプを削除し、その間に内部の信号の配線パターンを引き出す方法がある（例えば、特許文献１参照）。
【０００８】
また、ランドの配置についても、ランドピッチ、ランド径、パターン幅、パターン間スペース、隣接するランド間に配置することができる配線パターンの数から、パラメータｎを算出し、連続するｎ個のランドを底辺とし、対角方向を斜辺とする二等辺三角形の斜辺上に配線パターンを引き出すランドを配置し、引き出し本数を増やす方法がある（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平１１−１０２９９０号公報
【特許文献２】特開平１１−１８６３３２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の方法では、二等辺三角形の斜辺上にランドを配置し、斜辺のランド間から配線パターンを引き出すことにより、引き出し配線パターン数を増やすことができるとしているが、二等辺三角形のランド配置が複数あった場合の組み合わせについては言及しておらず、引き出し本数を最大化しているとはいえない。
【００１１】
本発明は、従来の方法を改良するもので、ランド配置の組み合わせを考慮することで、より多くの信号の引き出しを可能とし、１層でも積層数の少ない多層回路基板を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の多層回路基板は実装面に外側から中心部に向かって複数の電極列を格子状に設けた半導体装置を実装する半導体装置の電極に対応する複数のランド列を格子状に形成し、ランド列を構成するランドと他の電子部品を実装するランドとこれらのランドを接続する配線パターンとを備えた多層回路基板において、半導体装置を実装するランド列の最外側のランドを２個おきに１個のランドを削除した構成とし、このランドを削除した部分に中心部側のランド列のランドに接続された配線パターンをまとめて引き出す構成としたことを特徴とする。
【発明の効果】
【００１３】
以上のように、本発明の多層回路基板は、半導体装置の実装面のランド列の最外列を２個おきに１個のランドを削除し、そのスペースを内側のランドの配線パターン引き出しに用いることで、配線パターン引き出し本数をより一層増やし、より少ない層数の多層回路基板とすることができ、信頼性の向上、コストの低減を図ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態における半導体装置や電子部品を実装した多層回路基板を表す斜視図
【図２】同半導体装置を実装する前の分解斜視図
【図３】同半導体装置の電極形成面を示す説明図
【図４】同半導体装置を実装する部分のランド列と配線パターンの説明図
【図５】同半導体装置を実装した部分の断面図
【図６】同多層回路基板のランドを形成する面を示す説明図
【図７】本発明の実施の形態としての半導体装置を実装する部分のランド列と配線パターンの説明図
【図８】本発明の実施の形態に対する比較例（従来例の基本構成）としての半導体装置を実装する部分のランド列と配線パターンの説明図
【図９】本発明の実施の形態におけるランド列を一部抜粋した説明図
【発明を実施するための形態】
【００１５】
本発明における多層回路基板は、実装面に外側から中心部に向かって複数の電極列を格子状に設けた半導体装置を実装する半導体装置の電極に対応する複数のランド列を格子状に形成し、ランド列を構成するランドと他の電子部品を実装するランドとこれらのランドを接続する配線パターンとを備えた多層回路基板において、半導体装置を実装するランド列の最外側のランドを２個おきに１個のランドを削除した構成とし、このランドを削除した部分に中心部側のランド列のランドに接続された配線パターンをまとめて引き出す構成とするものである。
【００１６】
この構成とすることにより、半導体装置の実装面において、配線パターンの引き出し本数をより増やすことができ、多層回路基板として積層数を少なくすることができて、歩留まり、信頼性の向上、製造コストの低減を図ることができる。
【００１７】
（実施の形態）
本発明の実施の形態の説明において、まず多層回路基板全体の構成について説明する。図１は、本発明の実施の形態における半導体装置や電子部品を実装した多層回路基板を表す斜視図である。多層回路基板１には半導体装置２や他の電子部品である抵抗３、コンデンサ４などが実装される。図２は、同半導体装置を実装する前の分解斜視図である。部品間の信号伝送は、図２のように半導体装置２が実装されるランド６から、配線パターン５を通して部品が実装されるランド６へ電気的に行われる。
【００１８】
次に、半導体装置２と多層回路基板１の実装について説明する。半導体装置２の実装面である電極形成面８の一例を図３に示す。電極９は図３のように電極形成面８上に外側と中心部側に分けられて格子状に配置されるもの、他に、外側のみ電極が格子状に配置されるもの、一面に電極が格子状に配置されるものなどがある。外側の電極群９Ａは主に半導体装置２の信号系の電極となり、中心部分の電極群９Ｂは半導体装置２の電源系の電極として構成される。また、半導体装置２と多層回路基板１の接続は半導体装置２の電極列を構成する電極９と多層回路基板１上のランド列を構成するランド６の間を半田ボール１０などの導体によって電気的に接続される。
【００１９】
次に、多層回路基板１上のランド６からの配線パターン５の引き出しについて説明する。図４は、本発明の実施の形態における半導体装置を実装する部分のランド列と配線パターンの説明図である。特に、多層回路基板１上のランド列の一部を抜き出している。設計ルールはランド６間に配線パターン５を１本引き出せるものとする。この場合、一列目と二列目のランド６は表層で配線パターン５を引き出す。三列目以降のランド６は表層で配線パターンを引き出すことができないので、ランド６付近にスルーホール１１を形成し、配線パターンを表層以外の層から引き出すこととなる。
【００２０】
図５に、本発明の実施の形態における半導体装置を実装した部分の断面図を示す。特に、スルーホール１１を経由して表層以外で配線パターン５を引き出す場合の多層回路基板１の断面の様子を示している。スルーホール１１は多層回路基板１の層間を電気的に接続させる役割を持つ。このように、多層回路基板１にスルーホール１１を用いることで、中心部側のランド６から配線パターン５を引き出し、信号を伝送させることが可能となる。しかし、表層以外で引き出さなければならないランド６が多くなれば、多層回路基板１の層数を増やさなければならず、前述したように、コストアップの原因となってしまう。
【００２１】
図６は、本発明の実施の形態における多層回路基板のランドを形成する面を示す説明図である。図６に示すように、本発明の実施の形態における多層回路基板１は、表層の配線パターン引き出し本数を最大化させるため、最外側のランド６を２個おきに１個のランドを削除し、空いたスペースに中心部の配線パターン５を引き出している。また、削除したランドに対応する半導体装置２の電極には半田ボール１０も形成しないこととする。多層回路基板１の具体例として、図６の要部を拡大した図面を図７に示す。ここでの配線ルールは、ランド６間に１本の配線パターン５を通すことができるものとする。図７では、ランドを削除した部分であるランド削除箇所７のスペースを中心部側のランド６からの配線パターン引き出しに用いることで、３列目までの表層引き出しを可能とし、引き出し配線パターン本数を増やすことができている。
【００２２】
次に、２個おきに１個のランドを削除することが最も配線パターン引き出し数を増やすことができることについて説明する。具体例として、ランド削除箇所無しの場合を図４、ランドを１個おきに１個削除した比較例の場合を図８、ランドを２個おきに１個削除した場合を図７を用いて説明する。全て同じ設計ルールとし、ランド６間に１本の配線パターン５の引き出しを可能とする。まず、ランド削除箇所なしの場合は、２列９行のランド６から１８本の配線パターン５を引き出すことができる。次に、ランドを１個おきに１個削除した場合は３列９行のランド６から２３本の配線パターン５を引き出すことができる。最後に、ランドを２個おきに１個削除した場合は３列９行のランド６から２４本の配線パターン５を引き出すことができ、ランド削除箇所無しや、１個おきにランドを１個削除した場合と比べて、配線パターン引き出し数が多いことがわかる。
【００２３】
次に、なぜ２個おきにランドを削除すると配線パターン引き出し本数が多くなるかについて説明する。図９は、本発明の実施の形態におけるランド列を一部抜粋した説明図である。配線ルールを隣接ランド６間に１本の配線パターン５を通せるものとし、最外側のランド６からｎ列おきに１個ランドを削除する場合、配線パターン５の引き出し本数が最も多くなるランド群１２は図９のようになる。最も引き出し本数を多くすることができるランド群１２をより多く配置することができれば、全体での配線パターン５の引き出し本数を最大化することができる。そこで、ランド群１２を最も多く配置するには、図７のように２個おきに１個のランドを削除するとよい。この場合、３列９行のランド６からランド群１２を３個作ることができるが、図８のように、１個おきに１個のランドを削除した場合はランド群１２を２個しか作ることができない。ｎ＞２以上の場合も同様に、２個おきに１個のランドを削除した場合よりもランド群１２の数は少なくなる。よって、２個おきに１個のランドを削除することで、配線パターンの引き出し本数を最大化することが可能となる。
【００２４】
また、具体例として、２７ｍｍサイズで電極端子数５３３のＢＧＡ半導体装置を使用し、ランド削除箇所無しの場合、１個おきに１個のランドを削除した場合、２個おきに１個のランドを削除した場合で、表層配線パターンの引き出し本数を比較すると、ランド削除箇所無しの場合が１９２本、１個おきに１個のランドを削除した場合が２４０本、２個おきに１個のランドを削除した場合が２５２本となる。この結果、２個おきに１個のランドを削除した場合は、削除箇所無しの場合と比べて６０本、１個おきに１個のランドを削除した場合と比べて１２本も表層で引き出せる本数が多いことがわかった。ここでの設計ルールは隣接するランド間に１本の配線パターンが引き出せるものとする。１個おきに１個のランドを削除する場合、１２本分の配線パターンをスルーホールを通して下層の多層回路基板側に引き出すことになり、場合によっては多層回路基板として層数を増やすことが必要になる。例えば、本発明の実施の形態においては、４層構造の多層回路基板でできるものが、従来例（比較例）では５層構造に、何の工夫もしなければ６層〜７層構造の多層回路基板を使用しなければならなくなる。
【００２５】
これは、多層回路基板として、層数が増えることによって各層間のスルーホールの接続の信頼性、細い配線パターンの歪による切断や配線幅の変化による導体抵抗の変化によって起こる、生産歩留まりの悪化や信頼性の低減、さらには不良の増加に伴う製造コストの上昇といった問題を解決する大きな効果を得ることができる。
【００２６】
以上の説明から明らかなように、本発明の実施の形態に記載の多層回路基板は、半導体装置の電極に対応する複数のランド列を格子状に形成し、このランド列の最外側においてのみランドを２個おきに１個のランドを削除した構成とするものである。本構成の多層回路基板によれば、電極とランドを介して半導体装置と多層回路基板との間で電源や信号の伝達を行うための電気的経路を確保しながら、多層回路基板側で引き出せる配線パターン数を所定面積当たり最大数設けることが可能となる。
【００２７】
なお、本発明を用いれば、所定面積当たりの配線パターン引き出し本数が増えるため、多層回路基板の層数を減らすことなく、電極数を減らして半導体装置のサイズを小さくすることもできる。その結果、半導体装置のコストを下げることができる。
【産業上の利用可能性】
【００２８】
本発明の多層回路基板は、半導体装置を実装する各種電子機器や電子制御装置に有効に用いることができる。
【符号の説明】
【００２９】
１    多層回路基板
２    半導体装置
３    抵抗（他の電子部品）
４    コンデンサ（他の電子部品）
５    配線パターン
６    ランド
７    ランド削除箇所（ランドを削除した部分）
８    電極形成面（実装面）
９    電極
９Ａ    電極群（電極）
９Ｂ    電極群（電極）
【図１】
2012089541.tif 000003
【図２】
2012089541.tif 000004
【図３】
2012089541.tif 000005
【図４】
2012089541.tif 000006
【図５】
2012089541.tif 000007
【図６】
2012089541.tif 000008
【図７】
2012089541.tif 000009
【図８】
2012089541.tif 000010
【図９】
2012089541.tif 000011