(57)【要約】【課題】回路構成及び制御を複雑化することなく光リーク電流を抑制することができるディスプレイ装置等を提供する。【解決手段】ディスプレイ装置は、行及び列のマトリクス状に配置される複数の画素と、画素の行又は列ごとに設けられる複数の信号線とを有する。夫々の画素Ｐｊｉは、画素電極２０と、画素Ｐｊｉが属する画素の行又は列に対して設けられている信号線１５−ｉと画素電極２０との間に直列に配置され、同時にオン及びオフする２つのスイッチング素子２１、２２と、２つのスイッチング素子２１、２２の間に所定の一定電圧を接続する抵抗素子３０とを有する。抵抗素子３０は、２つのスイッチング素子２１、２２のオン抵抗よりも大きく、２つのスイッチング素子２１、２２のオフ抵抗よりも小さい抵抗を有する。所定の一定電圧は、信号線１５−ｉに印加される信号電圧のセンター電圧に等しい。【選択図】図３
2012093435.tif 000002
【特許請求の範囲】
【請求項１】
行及び列のマトリクス状に配置される複数の画素と、該複数の画素の行又は列ごとに設けられる複数の信号線とを有するディスプレイ装置であって、
夫々の画素は、
画素電極と、
当該画素の行又は列に対して設けられている信号線と前記画素電極との間に直列に配置され、同時にオン及びオフする第１及び第２のスイッチング素子と、
前記第１及び第２のスイッチング素子の間に所定の一定電圧を接続する抵抗素子と
を有し、
前記抵抗素子は、前記第１及び第２のスイッチング素子のオン抵抗よりも大きく、前記第１及び第２のスイッチング素子のオフ抵抗よりも小さい抵抗を有し、
前記所定の一定電圧は、前記信号線に印加される信号電圧のセンター電圧に等しい、ディスプレイ装置。
【請求項２】
前記所定の一定電圧は、表示素子を介して前記画素電極に対向して設けられ、全ての画素に共通であるコモン電極の電圧である、請求項１に記載のディスプレイ装置。
【請求項３】
前記抵抗素子は、前記第１及び第２のスイッチング素子の間に接続されている第１の端子と、前記コモン電極に接続されている第２の端子とを有する、請求項２に記載のディスプレイ装置。
【請求項４】
前記抵抗素子は抵抗器である、請求項３に記載のディスプレイ装置。
【請求項５】
前記抵抗素子は、前記第１及び第２のスイッチング素子がオンしている間はオフし、前記第１及び第２のスイッチング素子がオフしている間はオンする第３のスイッチング素子である、請求項３に記載のディスプレイ装置。
【請求項６】
前記第１及び第２のスイッチング素子はＮ形薄膜トランジスタであり、
前記第３のスイッチング素子はＰ形薄膜トランジスタである、請求項５に記載のディスプレイ装置。
【請求項７】
前記第１及び第２のスイッチング素子はＰ形薄膜トランジスタであり、
前記第３のスイッチング素子はＮ形薄膜トランジスタである、請求項５に記載のディスプレイ装置。
【請求項８】
前記表示素子は液晶である、請求項２に記載のディスプレイ装置。
【請求項９】
請求項１乃至８のうちいずれか一項に記載のディスプレイ装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、行及び列のマトリクス状に配置される複数の画素と、画素の行又は列ごとに設けられる複数の信号線とを有するディスプレイ装置、及びこれを有する電子機器に関する。
【背景技術】
【０００２】
行及び列のマトリクス状に配置された複数の画素を有するディスプレイ装置において、各画素は、信号線（「ソースライン」とも呼ばれる。）と走査線（「ゲートライン」とも呼ばれる。）との交差領域に設けられたスイッチング素子を有する。各画素は、更に、スイッチング素子と同じ基板上に形成される画素電極と、これに対向する基板上に形成されるコモン電極とを有する。コモン電極は、全ての画素に共通な定電圧源に接続されている。スイッチング素子は、その画素の行に対して設けられているゲートライン上の走査信号に応答して導通する。スイッチング素子が導通する期間は、一般的に「走査期間」と呼ばれる。走査期間中、画素電極は、その画素の列に対して設けられているソースラインにスイッチング素子を介して接続され、信号電圧を印加される。これにより、画素電極とコモン電極との間に電位差が生じ、画素電極とコモン電極との間に設けられた表示素子が駆動される。例えば、表示素子が液晶である場合、画素電極とコモン電極との間に生じた電位差に応じて配向が変化し、透過又は反射する光の量が変化することで、表示を行うことができる。
【０００３】
スイッチング素子としては一般的に薄膜トランジスタ（ＴＦＴ）が用いられる。しかし、ＴＦＴを用いた場合、光の照射によるリーク電流が問題となる。ＴＦＴに光が照射されると、ＴＦＴがオフであるにも関わらず、液晶表示素子及び液晶表示素子と並列に設けられる保持キャパシタに蓄えられている電荷がＴＦＴを介してソースラインに漏れ出し、クロストークが起きることがある。
【０００４】
このため、光リーク電流のソースラインへの漏出を抑制するための発明が考えられている（例えば、特開２００５−３３８２８５号公報（特許文献１）及び特開２００３−２１５５３６号公報（特許文献２））。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３３８２８５号公報
【特許文献２】特開２００３−２１５５３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、従来技術では、光リーク電流のソースラインへの漏出を完全に抑制することは困難であり、たとえ完全に抑制することができたとしても、回路構成や制御が複雑になるといった問題があった。
【０００７】
本発明は、従来技術の問題を鑑み、回路構成及び制御を複雑化することなく光リーク電流を抑制することができるディスプレイ装置及びこれを有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、行及び列のマトリクス状に配置される複数の画素と、該複数の画素の行又は列ごとに設けられる複数の信号線とを有するディスプレイ装置であって、夫々の画素は、画素電極と、当該画素の行又は列に対して設けられている信号線と前記画素電極との間に直列に配置され、同時にオン及びオフする第１及び第２のスイッチング素子と、前記第１及び第２のスイッチング素子の間に所定の一定電圧を接続する抵抗素子とを有し、前記抵抗素子は、前記第１及び第２のスイッチング素子のオン抵抗よりも大きく、前記第１及び第２のスイッチング素子のオフ抵抗よりも小さい抵抗を有し、前記所定の一定電圧は、前記信号線に印加される信号電圧のセンター電圧に等しい、ディスプレイ装置が提供される。
【０００９】
これにより、回路構成及び制御を複雑化することなく光リーク電流を抑制することができるディスプレイ装置を提供することができる。
【００１０】
一実施形態で、前記所定の一定電圧は、表示素子を介して前記画素電極に対向して設けられ、全ての画素に共通であるコモン電極の電圧であってよい。例えば、前記表示素子は液晶であってよい。
【００１１】
一実施形態で、前記抵抗素子は、前記第１及び第２のスイッチング素子の間に接続されている第１の端子と、前記コモン電極に接続されている第２の端子とを有してよく、例えば、抵抗器であってよい。
【００１２】
一実施形態で、前記抵抗素子は、前記第１及び第２のスイッチング素子がオンしている間はオフし、前記第１及び第２のスイッチング素子がオフしている間はオンする第３のスイッチング素子であってよい。例えば、前記第１及び第２のスイッチング素子がＮ形薄膜トランジスタである場合に、前記第３のスイッチング素子はＰ形薄膜トランジスタである。代替的に、前記第１及び第２のスイッチング素子がＰ形薄膜トランジスタである場合に、前記第３のスイッチング素子はＮ形薄膜トランジスタである。
【００１３】
本発明の実施形態に従うディスプレイ装置は、例えば、テレビ受像機、ラップトップ型若しくはデスクトップ型のパーソナルコンピュータ（ＰＣ）、携帯電話機、パーソナルデジタルアシスタント（ＰＤＡ）、カーナビゲーション装置、ポータブルゲーム機、又はオーロラビジョン等の、ユーザへの画像提示のためにディスプレイ装置を備える電子機器で用いられ得る。
【発明の効果】
【００１４】
本開示の実施形態により、回路構成及び制御を複雑化することなく光リーク電流を抑制することができるディスプレイ装置及びこれを有する電子機器を提供することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係るディスプレイ装置の構成を表すブロック図である。
【図２】従来技術における一般的な画素構成を示す回路図である。
【図３】本発明の実施形態に係る画素構成を示す回路図である。
【図４】図３の画素構成の変形例を示す回路図である。
【図５】図４の画素回路構成を有するディスプレイ装置において発生するクロストーク量を従来技術に従うディスプレイ装置におけるクロストーク量と比較したグラフである。
【図６】クロストーク量の求め方を説明するための図である。
【図７】本発明の実施形態に係る電子機器の例を示す。
【発明を実施するための形態】
【００１６】
本発明を実施するための最良の形態を、以下、添付の図面を参照して説明する。
【００１７】
図１は、本発明の実施形態に係るディスプレイ装置の構成を表すブロック図である。図１のディスプレイ装置１０は、表示パネル１１と、ソースドライバ１２と、ゲートドライバ１３と、コントローラ１４とを有する。
【００１８】
表示パネル１１は、行及び列のマトリクス状に配置されている複数の画素Ｐ１１〜Ｐｎｍ（ｍ、ｎは整数）を有する。表示パネル１１は、更に、画素の列又は行ごとに設けられている複数のソースライン１５−１〜１５−ｍと、ソースライン１５−１〜１５−ｍと直交するよう画素の行又は列ごとに設けられている複数のゲートライン１６−１〜１６−ｎとを有する。
【００１９】
ソースドライバ１２は、画像データ信号に従ってソースライン１５−１〜１５−ｍを駆動する信号線駆動回路であり、ソースライン１５−１〜１５−ｍを介して画素Ｐ１１〜Ｐｎｍの夫々へ信号電圧を印加する。ゲートドライバ１３は、ゲートライン１６−１〜１６−ｎを順次に駆動する走査線駆動回路であり、ゲートライン１６−１〜１６−ｎを介して画素Ｐ１１〜Ｐｎｍの夫々について信号電圧の印加を制御する。ゲートドライバ１３は、例えばインターレース方式又はプログレッシブ方式等の走査方式に従って、行単位で画素を選択し、それらの選択された画素にソースラインを介して信号電圧が印加されるようにする。例えば液晶ディスプレイ装置では、信号電圧の印加により生ずる液晶分子の配向の変化を利用して、バックライト又は外光（反射光）を偏光して画像を表示させることができる。
【００２０】
コントローラ１４は、ソースドライバ１２及びゲートドライバ１３を同期させ、それらの動作を制御する。
【００２１】
図２は、従来技術における一般的な画素構成を示す回路図である。
【００２２】
画素Ｐｊｉ（ｉ及びｊは整数であり、１≦ｉ≦ｍ且つ１≦ｊ≦ｎ。）は、その画素が属するｉ番目の列に対して設けられているソースライン１５−ｉと、その画素が属するｊ番目の行に対して設けられているゲートライン１６−ｊとの交差領域に配置されている。
【００２３】
画素Ｐｊｉは、画素電極２０と、画素電極２０と同じ基板上に形成される第１スイッチング素子２１及び第２スイッチング素子２２と、例えば液晶等の表示素子を介して画素電極２０と対向する基板上に形成されるコモン電極２３とを有する。明瞭さのために、図２では、画素電極２０とコモン電極２３との間にキャパシタの形で液晶表示素子ＣＬが表されている。コモン電極２３は、全ての画素Ｐ１１〜Ｐｎｍに共通な定電圧源（例えば、接地）に接続されている。
【００２４】
第１スイッチング素子２１及び第２スイッチング素子２２は、同じスイッチング特性を有するスイッチング素子であり、画素電極２０とソースライン１５−ｉとの間に直列に接続されている。それらの制御端子は、ゲートライン１６−ｊに接続されており、ゲートライン１６−ｊ上の走査信号に応答して同時に導通する。第１スイッチング素子２１及び第２スイッチング素子２２は、例えば、Ｎ形又はＰ形薄膜トランジスタ（ＴＦＴ）であってよい。図２では、第１スイッチング素子２１及び第２スイッチング素子２２は、Ｎ形ＴＦＴとして表されている。
【００２５】
画素Ｐｊｉは、更に、走査期間の終了後から次の走査期間までの間、すなわち、画像データ書換の１周期の間、走査期間中に画素電極２０に印加された信号電圧を電荷として保持するための保持キャパシタＣＳを有する。そのため、保持キャパシタＣＳは、ゲートライン１６−ｊに並行に設けられたＣＳライン１７−ｊと画素電極２０との間に配置されている。代替的に、保持キャパシタＣSは、ＣＳライン１７−ｊに代えて、コモン電極２３に接続されてもよい。
【００２６】
第１スイッチング素子２１及び第２スイッチング素子２２は、画素の各行が選択される走査期間中に画素電極２０をソースライン１５−ｉと接続するためのものであり、少なくともいずれか１つあれば足りる。しかし、画素の行が選択されていない非走査期間中に画素電極２０とソースライン１５−ｉとの間に存在する抵抗値を大きくして、非導通状態である第１スイッチング素子２１及び第２スイッチング素子２２を介してソースライン１５−ｉに流れ出す光リーク電流を抑制するために、画素電極２０とソースライン１５−ｉとの間には２つのスイッチング素子の直列配置が設けられるのが通例である。
【００２７】
とは言え、光リーク電流を完全に抑制することはできず、その影響は、第１スイッチング素子２１及び第２スイッチング素子２２に照射される光の輝度が大きくなればなるほどクロストークとして目に見えて現れる。
【００２８】
図３は、本発明の実施形態に係る画素構成を示す回路図である。
【００２９】
図３の画素Ｐ’ｊｉは、抵抗素子３０を更に有する点で図２の画素Ｐｊｉと異なる。抵抗素子３０は、第１スイッチング素子２１及び第２スイッチング素子２２の間の接続点３１に接続されている第１端子と、コモン電極２３に接続されている第２端子とを有する。抵抗素子３０は、第１スイッチング素子２１及び第２スイッチング素子２２のオン抵抗よりも大きく、第１スイッチング素子２１及び第２スイッチング素子２２のオフ抵抗よりも小さい抵抗を有する。
【００３０】
従って、第１スイッチング素子２１及び第２スイッチング素子２２が非導通状態である場合に発生する光リーク電流は、画素電極２０から第１スイッチング素子２１及び抵抗素子３０を介してコモン電極２３へ流れ、ソースライン１５−ｉへ漏れ出ることはない。結果として、クロストークの発生は回避される。また、このとき、表示素子ＣＬの両端電圧はその極性とは無関係に低下し続けるので、フリッカの改善も期待される。
【００３１】
他方、第１スイッチング素子２１及び第２スイッチング素子２２が導通する走査期間中、電流は、ソースライン１５−ｉから第１スイッチング素子２１及び第２スイッチング素子２２を介して画素電極２０へ流れる。従って、画素回路に追加される抵抗素子３０が走査期間中の画素回路の動作に影響を及ぼすことはない。
【００３２】
本例で、抵抗素子３０の第２端子はコモン電極２３に接続されている。これは、ソースライン１５−ｉが０ボルトをセンター電圧として±５ボルトの範囲で変化し且つコモン電極２３は接地される（すなわち、０ボルトである）ことが一般的であることによる。抵抗素子３０の第２端子は、コモン電極２３に限らず、ソースライン１５−ｉに印加される信号電圧のセンター電圧に等しい一定電圧に接続されればよい。
【００３３】
図４は、図３の画素構成の変形例を示す回路図である。
【００３４】
図４の画素Ｐ”ｊｉは、抵抗素子３０としてスイッチング素子４０を用いている点で図３の画素Ｐ’ｊｉと異なる。スイッチング素子４０は、第１スイッチング素子２１及び第２スイッチング素子２２の間の接続点３１とコモン電極２３との間に配置されており、その制御端子をゲートライン１６−ｊに接続されている。ただし、スイッチング素子４０は、第１スイッチング素子２１及び第２スイッチング素子２２とは相反するスイッチング特性を有し、第１スイッチング素子２１及び第２スイッチング素子２２がオンしている間はオフし、第１スイッチング素子２１及び第２スイッチング素子２２がオフしている間はオンする。例えば、図４に表されているように、第１スイッチング素子２１及び第２スイッチング素子２２がＮ形ＴＦＴである場合、スイッチング素子４０はＰ形ＴＦＴである。代替的に、第１スイッチング素子２１及び第２スイッチング素子２２がＰ形ＴＦＴである場合は、スイッチング素子４０はＮ形ＴＦＴである。
【００３５】
従って、第１スイッチング素子２１及び第２スイッチング素子２２が非導通状態である場合に発生する光リーク電流は、画素電極２０から第１スイッチング素子２１及びスイッチング素子４０を介してコモン電極２３へ流れ、ソースライン１５−ｉへ漏れ出ることはない。結果として、クロストークの発生は回避される。また、このとき、表示素子ＣＬの両端電圧はその極性とは無関係に低下し続けるので、フリッカの改善も期待される。
【００３６】
他方、第１スイッチング素子２１及び第２スイッチング素子２２が導通する走査期間中、電流は、ソースライン１５−ｉから第１スイッチング素子２１及び第２スイッチング素子２２を介して画素電極２０へ流れる。従って、画素回路に追加されるスイッチング素子４０が走査期間中の画素回路の動作に影響を及ぼすことはない。
【００３７】
図５は、図４の画素回路構成を有するディスプレイ装置において発生するクロストーク量を従来技術に従うディスプレイ装置におけるクロストーク量と比較したグラフである。グラフにおいて、縦軸はクロストーク量を示し、横軸はバックライトの輝度値を示す。
【００３８】
クロストーク量は、図６（ａ）及び（ｂ）に示される表示パターンを用いて求めることができる。図６（ａ）及び（ｂ）の表示パターンは、画素が画素電極への電圧印加のない状態で黒色を表示するノーマリブラックを例とする。図６（ａ）は一般にウィンドウパターンと呼ばれており、表示パネル１１には中間調背景の中央に黒色ウィンドウ６０が表示される。図６（ｂ）は一般にラスタパターンと呼ばれており、表示パネル１１には全体として中間調背景が表示される。ウィンドウパターンが表示される場合に、黒色ウィンドウ６０の下に位置する任意の画素６１の輝度値ＬＷを測定する。同様に、ラスタパターンが表示される場合に、同じ画素６１について輝度値Ｌｒｅｆを測定する。ラスタパターンが表示される場合の画素６１の輝度値Ｌｒｅｆを基準値として、クロストーク量は基準値Ｌｒｅｆに対する輝度値ＬＷの割合として求められる：
クロストーク量［％］＝（（ＬＷ−Ｌｒｅｆ）／Ｌｒｅｆ）×１００
このように、黒色ウィンドウ６０を表示する画素の組による垂直方向の他の画素に対する影響を評価することが可能である。
【００３９】
図５において、実線は図４の画素回路構成を有するディスプレイ装置におけるクロストーク量を表し、破線は従来技術に従うディスプレイ装置におけるクロストーク量を表す。グラフから明らかなように、従来技術に従うディスプレイ装置では、バックライトの輝度値が大きくなればなるほどクロストーク量は増大し、他方、図４の画素回路構成を有するディスプレイ装置では、バックライトの輝度値によらずクロストーク量はほぼ０％である。このように、本開示の実施形態によれば回路構成及び制御を複雑化することなく光リーク電流を抑制可能であることが、実証された。
【００４０】
図７は、本発明の実施形態に係る電子機器の例である。図７の電子機器７０は、ラップトップ型パーソナルコンピュータ（ＰＣ）として表されているが、例えば、テレビ受像機、携帯電話機、腕時計、パーソナルデジタルアシスタント（ＰＤＡ）、デスクトップ型ＰＣ、カーナビゲーション装置、ポータブルゲーム機、又はオーロラビジョン等の他の電子機器であってもよい。
【００４１】
ラップトップ型ＰＣ７０は、情報を画像として表示可能な表示パネルを備えたディスプレイ装置７１を有する。ディスプレイ装置７１は、図３又は図４に示されるような画素回路構成を有するディスプレイ装置であって、光リーク電流、ひいてはクロストークを抑制することができる。
【００４２】
以上、発明を実施するための最良の形態について説明を行ったが、本発明は、この最良の形態で述べた実施の形態に限定されるものではない。本発明の主旨を損なわない範囲で変更することが可能である。
【符号の説明】
【００４３】
１０，７１  ディスプレイ装置
１１  表示パネル
１２  ソースドライバ
１３  ゲートドライバ
１４  コントローラ
１５−１〜１５−ｍ，１５−ｉ，１５−（ｉ＋１）  ソースライン
１６−１〜１６−ｎ，１６−ｊ  ゲートライン
１７−ｊ  ＣＳライン
２０  画素電極
２１，２２，４０  スイッチング素子
２３  コモン電極
３０  抵抗素子
６０  黒色ウィンドウ
６１，Ｐ１１〜Ｐｎｍ，Ｐｊｉ，Ｐ’ｊｉ，Ｐ”ｊｉ  画素
７０  電子機器
ＣＬ  表示画素
ＣＳ  保持キャパシタ
【図１】
2012093435.tif 000003
【図２】
2012093435.tif 000004
【図３】
2012093435.tif 000005
【図４】
2012093435.tif 000006
【図５】
2012093435.tif 000007
【図６】
2012093435.tif 000008
【図７】
2012093435.tif 000009