(57)【要約】【課題】アナログオプション回路を備えた半導体集積回路（Ａ／Ｄ変換）を構成する抵抗を、簡便かつ大面積を専有されることなく作成する製造方法、及びその製造方法により作成されるＡＤ変換回路を提供する。【解決手段】高電源の電圧と低電源の電圧との間に直列に接続された複数個の抵抗からなるストリング抵抗を備えた基準電圧発生部と、入力アナログ電圧値と前記抵抗間の接続点の分圧電圧値とを比較する電圧比較部とを含むＡ／Ｄ変換回路において、前記抵抗が有機材料で形成されていることを特徴とする。【選択図】図１
2012085132.tif 000002
【特許請求の範囲】
【請求項１】
高電源の電圧と低電源の電圧との間に直列に接続された複数個の抵抗からなるストリング抵抗を備えた基準電圧発生回路において、
前記抵抗を有機抵抗で形成したことを特徴とする基準電圧発生回路。
【請求項２】
高電源の電圧と低電源の電圧との間に直列に接続された複数個の抵抗からなるストリング抵抗を備えた基準電圧発生部と、入力アナログ電圧値と前記抵抗間の接続点の分圧電圧値とを比較する電圧比較部とを含むＡ／Ｄ変換回路において、
前記抵抗が有機材料で形成されていることを特徴とするＡ／Ｄ変換回路。
【請求項３】
前記抵抗間及び／又は前記基準電圧発生部と前記電圧比較部との接続配線が有機材料により形成されていることを特徴とする請求項２に記載のＡ／Ｄ変換回路。
【請求項４】
前記有機材料と前記有機抵抗の材料とが同一の有機材料であることを特徴とする請求項３に記載のＡ／Ｄ変換回路。  
【請求項５】
前記抵抗間及び／又は前記基準電圧発生部と前記電圧比較部との接続が金属材料により形成されていることを特徴とする請求項２に記載のＡ／Ｄ変換回路。
【請求項６】
前記有機材料は、ポリチオフェン， ポリピロール， ポリアニリン， ポリアセチレン， ポリフェニレン， ポリフラン， ポリセレノフェン， ポリイソチアナフテン， ポリフェニレンスルフィド， ポリフェニレンビニレン， ポリチエニレンビニレン， ポリナフタレン， ポリアントラセン， ポリピレン， ポリアズレン， フタロシアニン， ペンタセン， メロシアニンおよびこれらの誘導体の、少なくともいずれかであることを特徴とする請求項２から４のいずれかに記載のＡ／Ｄ変換回路。
【請求項７】
前記有機材料にはドーパントがドープされていることを特徴とする請求項１から６のいずれかに記載のＡ／Ｄ変換回路。
【請求項８】
高電源の電圧と低電源の電圧との間に直列に接続された複数個の抵抗からなるストリング抵抗を備えた基準電圧発生部と、
入力アナログ電圧値と前記抵抗間の接続点の分圧電圧値とを比較するとともに、比較結果をｎビットのデジタル信号として出力する複数の比較器を含む複数の電圧比較部と、複数のアナログ信号を入力するとともに、前記アナログ信号のいずれかを前記複数の電圧比較部のいずれかに入力せしめるアナログ信号入力部と、所望の分解能で前記アナログ信号がデジタル信号に変換されるよう、前記アナログ信号入力部と前記複数の電圧比較部との接続を制御する制御部とを備えたＡ／Ｄ変換回路において、
前期基準電圧発生部を構成するストリング抵抗が有機抵抗で構成されていることを特徴とするＡ／Ｄ変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路等、例えばデジタル信号とアナログ信号とを結ぶインターフェイス回路として用いられるＡ／Ｄ変換回路に関し、特に複数の抵抗を有機抵抗で構成した基準電圧発生回路、及びそれを備えたＡ／Ｄ変換回路に関する。
【背景技術】
【０００２】
マイコン等の電子回路を用いて各種の制御を行うデジタルデバイスが、携帯電話、自動車の制御システム等、多分野にわたり多様な形態で使用されている。その中でも重要な機能を発揮しているものに、入力されるアナログデータを所定の基準に従ってデジタルデータに変換して、所望のデジタル制御に使用するアナログ・デジタル変換回路（Ａ／Ｄ変換回路）がある。
【０００３】
Ａ／Ｄ変換回路はアナログオプション回路を含むが、かかるアナログオプション回路は複数の抵抗を含んで構成されている。ここで半導体集積回路における抵抗の作成に関しては、下記特許文献１、非特許文献１に開示されている。
下記特許文献１は、熱的、機械的、化学的安定性に優れ、優れたスイッチング特性を有する非揮発性有機抵抗メモリ素子及びその製造方法に関するものであるが、特許文献１においては、第１電極と、第２電極と、前記第１電極と第２電極との間に配置され、前記第１電極と前記第２電極との間の電位差によって抵抗値が変化する所定の厚みを有するポリイミド膜と、を含む非揮発性有機抵抗メモリ素子に関する技術が開示されている。
しかし、下記特許文献１は、多数の抵抗を含むアナログオプション回路を作成する場合において、抵抗が大面積を専有するという課題を解決するものではない。このため、アナログオプション回路を備えた半導体集積回路、例えばＡ／Ｄ変換回路の抵抗を、簡便かつ抵抗によりデバイス中の多くの面積が専有されることなく作成する技術は、特許文献１においては開示されていない。
【０００４】
一方、下記非特許文献１は、ＭＯＳデバイスの受動素子の一である抵抗をポリシリコンで作成する技術を開示している。図８に示すＭＯＳデバイスの構造では、先ず、例えばＰ型基板にＰ＋ウェル若しくはＮ＋ウェル（図示していない）、及びフィールド酸化膜を形成する。次に、ＳｉＯ２の絶縁膜層を形成した後、フィールド酸化膜層を形成する。そして、フィールド酸化膜層の上にポリシリコン層を形成することで、必要とされるポリシリコン抵抗１１１を形成している。なお、ポリシリコン抵抗１１１はアルミ配線１２０により他の素子と接続される。下記非特許文献１ではこのようなプロセスによりＭＯＳデバイスの受動素子としての抵抗を作成する技術を開示している。
しかし、例えばＣＭＯＳ論理回路を使ったＡＤ変換回路の場合、多段の抵抗値の両端電圧を比較論理回路へ出力する必要がある。ここで、抵抗をポリシリコンにより製造する場合、抵抗率Ｒｓは数ＫΩ／□であるから、抵抗はＲ＝Ｒｓ×（Ｌ／Ｗ）となる。Ｒｓ＝１ＫΩ／□とすると、Ｌ＝２μｍ、Ｗ＝２μｍにより１ＫΩの抵抗が製造されることとなる。このように半導体集積回路中に抵抗を含むアナログオプション回路において、ポリシリコンにより抵抗を作成する場合、抵抗の専有する面積が、ナノオーダーのレベルでパターンニングされる他の回路素子に比べ、極めて大きくなるという問題がある。
なお、下記非特許文献１における抵抗値には、コンタクト抵抗とVia抵抗が含まれるが、その抵抗値はコンタクト数やViaの数によって決定されるので、それぞれの抵抗値は、高ポリシリコン抵抗と比べ非常に小さい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−６７４０８号公報
【非特許文献】
【０００６】
【非特許文献１】RC素子測定のためのTEG設計  高知工科大学 電子・光システム工学科  安岡 佐知子  平成 18年2月21日  卒業研究報告書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明はこのような事情に鑑みて創案されたものであって、本発明の課題は、アナログオプション回路を備えた半導体集積回路、例えばＡＤ変換回路において、当該回路を構成する抵抗が大面積を専有することなく、かつ簡便にＡＤ変換回路を作成可能ならしめる技術を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明は、高電源の電圧と低電源の電圧との間に直列に接続された複数個の抵抗からなるストリング抵抗を備えた基準電圧発生回路において、前記抵抗が有機材料で形成されていることを特徴とする基準電圧発生回路である。
【０００９】
請求項２に記載の発明は、高電源の電圧と低電源の電圧との間に直列に接続された複数個の抵抗からなるストリング抵抗を備えた基準電圧発生部と、入力アナログ電圧値と前記抵抗間の接続点の分圧電圧値とを比較する電圧比較部とを含むＡ／Ｄ変換回路において、前記抵抗が有機材料で形成されていることを特徴とする。
【００１０】
請求項３に記載の発明は、請求項２に記載のＡ／Ｄ変換回路であって、前記抵抗間及び／又は前記基準電圧発生部と前記電圧比較部との接続配線が有機材料で形成されていることを特徴とする。
【００１１】
請求項４に記載の発明は、請求項３に記載のＡ／Ｄ変換回路であって前記有機材料と前記有機抵抗の材料とが同一の有機材料であることを特徴とする。  
【００１２】
請求項５に記載の発明は、請求項２に記載のＡ／Ｄ変換回路であって、前記抵抗間及び／又は前記基準電圧発生部と前記電圧比較部との接続が金属材料により形成されていることを特徴とする。
【００１３】
請求項６に記載の発明は、請求項２から４のいずれかに記載のＡ／Ｄ変換回路であって、前記有機材料は、ポリチオフェン， ポリピロール， ポリアニリン， ポリアセチレン， ポリフェニレン， ポリフラン， ポリセレノフェン， ポリイソチアナフテン， ポリフェニレンスルフィド， ポリフェニレンビニレン， ポリチエニレンビニレン， ポリナフタレン， ポリアントラセン， ポリピレン， ポリアズレン， フタロシアニン， ペンタセン， メロシアニンおよびこれらの誘導体の、少なくともいずれかであることを特徴とする。
【００１４】
請求項７に記載の発明は、請求項１から６のいずれかに記載のＡ／Ｄ変換回路であって、前記有機材料にはドーパントがドープされていることを特徴とする。
【００１５】
請求項８に記載の発明は、高電源の電圧と低電源の電圧との間に直列に接続された複数個の抵抗からなるストリング抵抗を備えた基準電圧発生部と、入力アナログ電圧値と前記抵抗間の接続点の分圧電圧値とを比較するとともに、比較結果をｎビットのデジタル信号として出力する複数の比較器を含む複数の電圧比較部と、複数のアナログ信号を入力するとともに、前記アナログ信号のいずれかを前記複数の電圧比較部のいずれかに入力せしめるアナログ信号入力部と、所望の分解能で前記アナログ信号がデジタル信号に変換されるよう、前記アナログ信号入力部と前記複数の電圧比較部との接続を制御する制御部とを備えたＡ／Ｄ変換回路において、前期基準電圧発生部を構成するストリング抵抗が有機材料で形成されていることを特徴とするＡ／Ｄ変換回路である。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施例であるアナログ・デジタル変換回路（Ａ／Ｄ変換回路）を構成する基準電圧発生部、電圧比較部、エンコーダ部との接続を示した図である。
【図２】本発明にかかるアナログ・デジタル変換回路（Ａ／Ｄ変換回路）の有機抵抗による基準電圧発生部と、Ａ／Ｄ変換回路の主回路の一部である電圧比較部との接続を示した図である。
【図３】基準電圧発生部と電圧比較部との接続を等価回路的に示した図である。
【図４】有機抵抗とアルミ配線とにより基準電圧発生部の構成を示した図である。
【図５】有機抵抗が絶縁層上部に形成された場合の基準電圧発生部の構成を示した図である。
【図６】本発明の一実施例である有機材料による有機抵抗の製造プロセスを示したフローチャート図である。
【図７】本発明の一実施例である有機抵抗を用いたアナログ・デジタル変換回路図（Ａ／Ｄ変換回路図）である。
【図８】従来技術であるポリシリコンによる抵抗を用いたアナログ・デジタル変換回路（Ａ／Ｄ変換回路）の平面及びその断面を示した図である。
【符号の説明】
【００１７】
１  アナログ・デジタル変換回路（Ａ／Ｄ変換回路）の基準電圧発生部、電圧比較部、エンコーダ部の接続を示した図である
１０  基準電圧発生部
２０  電圧比較部
３０  エンコーダ部
１００  コンタクト
Ｖｃｃ１００  高電源コンタクト
ＧＮＤ１００  低電源コンタクト
１１０  １１２  有機抵抗
１１１  ポリシリコン抵抗
１２０  アルミ配線
１３０  保護膜
１４０  絶縁層
３００  フィールド酸化膜
【発明を実施するための最良の形態】
【００１８】
以下、実施例に基づいて本発明の好ましい実施形態について詳細に説明するが、本発明はこれに限定されるものではない。
［実施例］
図１は、アナログ・デジタル変換回路（Ａ／Ｄ変換回路）を構成する、基準電圧発生部１０と、電圧比較部２０と、エンコーダ部３０との接続を示した図である。このＡ／Ｄ変換回路においては、高電源の初期電圧値（Ｖｃｃ）として、例えば１６Ｖ、低電源の初期電圧値（ＧＮＤ）として０Ｖが基準電圧発生部１０に印加され、ストリング抵抗（Ｒ１からＲ１６の総称）の分圧電圧値が電圧比較部２０を構成するコンパレータ（ＣＰ１〜ＣＰ１５）に入力される。なお、Ｒ１，Ｒ１６の抵抗値を他の抵抗（Ｒ２〜Ｒ１５）の１／２としても良い。
【００１９】
基準電圧発生部１０の抵抗Ｒ１〜Ｒ１６により分圧された分圧電圧値（Ｖ１〜Ｖ１５）は、電圧比較部２０のコンパレータ（ＣＰ１〜ＣＰ１５）入力端子にそれぞれ印加される。なお、図１においてはＲ５〜Ｒ１３，ＣＰ５〜ＣＰ１３は省略してある。
【００２０】
電圧比較部２０は、分圧電圧値とアナログ電圧値（Ｖｉｎ）とを比較し、その結果をエンコーダ部３０に出力する。その比較結果に基づいて、エンコーダ部３０からデジタル信号が出力される。
【００２１】
次に、この変換回路のＡ／Ｄ変換の動作について説明する。電圧比較部２０からの出力値（ＣＰ１〜ＣＰ１５）は、“１”又は“０”のデジタル信号として出力される。かかるデジタル信号の出力値（ＣＰ１〜ＣＰ１５）は１６通りである。ＣＰ１〜ＣＰ１５の出力値の組み合わせは、本来であれば２１５通りあるのだが、次の理由により１６通りの組み合わせしか出力されない。
【００２２】
図１において、高電源の電圧値（Ｖｃｃ）＝１６Ｖ、低電源の電圧値（ＧＮＤ）＝０Ｖとし、入力アナログ電圧値（Ｖｉｎ）をＶｉｎ＝１６Ｖ〜０．５Ｖの場合について検討してみる。なお、比較器（ＣＰ１〜ＣＰ１５）から出力されるデジタル信号は、分圧電圧値＞アナログ電圧値の場合は“０”、分圧電圧値＜アナログ電圧値の場合は“１”が出力されるものとする。また、基準電圧発生部１０に印加される高電源の電圧値と低電源の電圧値は、スイッチにより切り替えられるように構成することも可能である。
【００２３】
上記の条件下において、Ｖｉｎ＝１６Ｖの場合、ＣＰ１〜ＣＰ１５の出力は“１１１１１１１１１１１１１１１”となる。Ｖｉｎ＝１４．５Ｖの場合は“０１１１１１１１１１１１１１１”となり、Ｖｉｎ＝１３．５Ｖの場合は“００１１１１１１１１１１１１１”となる。以下、同様にして、最後のＶｉｎ＝０．５Ｖの場合は“０００００００００００００００”となり、都合１６通りである。すなわち、例えば“１００００００００００００００”、“１０１００００００００００００”、“０１０００００００００００００”といった組み合わせが出力されることはない。これは分圧電圧値が抵抗により生成されるためである。従って、エンコーダ部３０からの出力値は２４、２進数で４ビットとなる。
【００２４】
図１において、本発明の特徴とするところは、基準電圧発生部１０のストリング抵抗を有機材料により作成していることにある。ストリング抵抗の作成に用いる有機材料としては、有機半導体が好適であり、例えば、ポリチオフェン， ポリピロール， ポリアニリン， ポリアセチレン， ポリフェニレン， ポリフラン， ポリセレノフェン， ポリイソチアナフテン， ポリフェニレンスルフィド， ポリフェニレンビニレン， ポリチエニレンビニレン， ポリナフタレン， ポリアントラセン， ポリピレン， ポリアズレン， フタロシアニン， ペンタセン， メロシアニンおよびこれらの誘導体などが好適である。
【００２５】
上記の有機半導体の抵抗率の制御には、ドーパント（ 電子吸引性または電子供与性物質）をドープすることは好適である。ドーパントとしては、例えばヨウ素， 過塩素酸， 塩酸， 硫酸， 硝酸， リン酸， 四フッ化硼酸， 五フッ化ヒ素， 六フッ化リン酸， アルキルスルホン酸，パーフルオロアルキルスルホン酸， ポリアクリル酸， ポリスチレンスルホン酸などがある。これらの有機半導体とドーパントは任意に組合せることにより、有機抵抗の抵抗率を制御することができる。
【００２６】
これらの有機半導体により有機抵抗をつくるには、基板上に例えばキャスト法、バーコーティング法、スピンコーティング法、スプレー法、電解重合法、化学的酸化重合法、溶融紡糸法、湿式紡糸法、固相押出法、エレクトロスピニング法から選択された少なくとも１つの手法を用いて作成すれば良い。
【００２７】
図２は、本発明にかかるアナログ・デジタル変換回路（Ａ／Ｄ変換回路）の有機抵抗による基準電圧発生部１０と、Ａ／Ｄ変換回路の主回路の一部である電圧比較部２０との接続を平面的に示した図である。
【００２８】
図２において、Ｖｃｃは高電源の電圧であり、初期電圧値として、例えば１６ＶをＶｃｃとして印加する。また、図中のＧＮＤは低電源の初期電圧値であり、例えば初期電圧値としてＧＮＤに０Ｖを印加する。
【００２９】
図２（ａ）に示すように、Ｖｃｃ１００（Ｖｃｃのコンタクト部）から分圧電圧値Ｖ１５１００（Ｖ１５のコンタクト部）から分圧電圧値Ｖ１１００（Ｖ１のコンタクト部）まで抵抗用のコンタクトが１５個連続し、ＧＮＤ１００（ＧＮＤのコンタクト部）で終わっている。そして有機抵抗１１０がそれらを覆い囲んでいる。
【００３０】
図２（ｂ）は図２（ａ）の左側面の断面を示した図である。図２（ｂ）に示すように有機抵抗１１０は基板上に薄膜状に形成され、かつＶ１〜１５１００（Ｖ１〜１５のコンタクト部）を介して金属配線１２０（ここではアルミ配線）と接続している。このような構成とした場合、図１に示す有機抵抗Ｒ１６の抵抗値は、Ｖｃｃ１００（Ｖｃｃのコンタクト部）からＶ１５１００（Ｖ１５のコンタクト部）の間の抵抗値となる。
この実施例ではコンタクト１００は有機材料で充填されているが、コンタクト１００を金属材料、例えばアルミで充填しても良い。このような構成とすることにより、有機材料による抵抗をより簡便に作成することができる。
【００３１】
図３は、ストリング抵抗に関する他の実施例を示した図である。図３（ａ）は上から透過的にみた平面図であり、図３（ｂ）はその断面図である。図３（ｂ）に示すように有機抵抗１１０と電圧比較部２０を構成するＰ＋ウェル、あるいはＮ＋ウェルとは有機材料により直接接続している。図３（ａ）に示すように、有機抵抗１１０がＰ＋ウェル、Ｎ＋ウェルを含め、所定のエリアを覆うように形成されている。なお、有機抵抗１１０の上に保護膜として、例えば酸化シリコンの保護膜１３０を形成することは好ましい。Ｐ＋ウェル、Ｎ＋ウェルにはコンタクト１００が形成され、コンタクト部には有機材料が充填されている。
【００３２】
このような構造とした場合には、図２に示す実施例の構造とは異なり、電圧比較部２０と基準電圧発生部１０とを金属配線で接続する必要がない。そのため金属配線のプロセスが省略でき、全体のプロセスが簡略化できるという特徴がある。
【００３３】
図３（ｃ）は基準電圧発生部１０と電圧比較部２０との接続を等価回路的に示した図である。図３（ｃ）に示すように、有機抵抗１１０が電圧比較部２０を構成するコンパレータ（ＣＰ）に直接接続するため、例えば有機抵抗Ｒ１６（図１参照）はＶｃｃからＶ１５１００（Ｖ１５のコンタクト部）までの抵抗値となる。かかる抵抗値による分圧電圧値をコンパレータ（ＣＰ１５）に入力し、アナログ入力信号（Ｖｉｎ）と比較され、その結果がデジタル値として出力される。
【００３４】
図４は、有機抵抗１１２とアルミ配線１２０とにより基準電圧発生部１０を構成する場合の実施例である。本実施例は、図８に示すポリシリコン抵抗１１１を上層部に有機抵抗１１０とし構成したものである。
【００３５】
図４（ａ）（ｂ）に示すように、有機抵抗１１２間は絶縁膜１４０、例えばＳｉＯ２によりアイソレートされ、有機抵抗１１２同士はアルミ配線１２０により接続されている。また、有機抵抗１１２から電圧比較部２０のコンパレータ（ＣＰ１〜ＣＰ１５）への接続もアルミ配線１２０で接続されている。
【００３６】
アルミ配線１２０は、基板上面の所定のエリアにＰ＋ウェル、Ｎ＋ウェルを覆うように形成されている。なお、有機抵抗１１２、アルミ配線１２０の上面に保護膜として、例えば酸化シリコンの保護膜を形成してもよい。Ｐ＋ウェル、Ｎ＋ウェルの上面にはコンタクト１００が形成されており、そこにアルミ配線１２０が充填される構造となっている。
【００３７】
このような構造とすることにより、図４（ａ）（ｂ）に示す実施例ではＰ＋ウェル、Ｎ＋ウェルとの接触抵抗を小さくすることができ、また、有機抵抗１１２の長さを一定にすれば抵抗値を高精度で制御することができる。そのため分圧電圧値を制御しやすいという特徴がある。一方において、有機抵抗１１２とＰ＋ウェル、Ｎ＋ウェルとの接続、コンパレータ（ＣＰ１〜ＣＰ１５）との接続をアルミ配線で行っているため、金属配線用のプロセスが必要となる。
【００３８】
図４（ｃ）はかかる構造とした場合の、基準電圧発生部１０と電圧比較部２０との接続回路を等価回路的に示した図である。図４（ｃ）に示すように、有機抵抗１１２とコンパレータ（ＣＰ１〜ＣＰ１５）との接続、及び有機抵抗１１２同士の接続はアルミ配線１２０となっている。そのため、コンタクト１００及びＰ＋ウェル又はＮ＋ウェルとの接触抵抗は極めて小さい。そのため、分圧電圧値は有機抵抗の形状(長さ，幅，高さ)のみで制御することができる。
【００３９】
図５は有機抵抗１１２が絶縁層１４０の上部に形成された場合に、有機抵抗１１２と絶縁層１４０の下部に形成されたＰ＋ウェルとを、アルミ配線で接続したときの構造を示した図である。図５（ａ），（ｂ）に示すようにこの構造においても、コンタクト１００及びＰ＋ウェル又はＮ＋ウェルとの接触抵抗は極めて小さい。そのため、分圧電圧値は有機抵抗の形状(長さ，幅，高さ)のみで制御することができる。
【００４０】
図６は本発明の一実施例である有機材料による有機抵抗の製造プロセスを示したフローチャート図である。従来技術により基板上にトランジスタ回路を形成した後、絶縁膜を形成し、基準電圧発生部１０の形成に必要なレジストパターニングを行う（Ｓ１，Ｓ２）。次に、例えばプラズマによりパターニングに沿ってエッチングを行った後、レジストの剥離を行う（Ｓ３，Ｓ４）。次に、有機抵抗の材料である有機材料、例えば導電性高分子を塗布するエリアとその他のエリアとの区分するためのマスキングを行った後、有機材料、例えば導電性高分子材料を塗布する（Ｓ５，Ｓ６）。次に、乾燥・洗浄を行うことにより有機抵抗の配線が完成する（Ｓ７）。なお、アルミ配線を併用する場合のプロセスは、このプロセスに、従来技術で用いられている、絶縁膜形成プロセス、アルミ配線用パターニング・アルミ蒸着プロセス等を適宜追加することで行うことができる。
【００４１】
図７は、本発明の一実施例である有機抵抗を用いたＡ／Ｄ変換回路の実施例である。このＡ／Ｄ変換回路４００は、基準電圧発生部４１０、電圧比較部４２０（４２０ａ，４２０ｂ，４２０ｃ）、４３０と、アナログ信号入力部４４０、そして制御部４５０とから構成されている。
【００４２】
基準電圧発生部４１０のストリング抵抗は、４つの有機抵抗（Ｒ１〜Ｒ４）より構成されている。例えば、初期電圧値（Ｖｃｃ）として５Ｖを印加した場合、Ｖ１＝３．７５Ｖ、Ｖ２＝２．５Ｖ、Ｖ３＝１．２５Ｖとなり、電圧保持器ＯＰ１には比較基準電圧としてＶ１＝３．７５Ｖ、同様に電圧保持器ＯＰ２にはＶ２＝２．５Ｖ、そして電圧保持器ＯＰ３にはＶ３＝１．２５Ｖが入力される。ここで、アナログ信号入力部４４０のＣＨ１に入力するアナログ信号が、例えば電圧２．７Ｖの電圧であり、これを分解能１／２５６でデジタル変換する場合について説明する。
【００４３】
この場合、まずアナログ信号入力部４４０のＳＷ１をオンとし、ＣＨ１のアナログ電圧値である２．７Ｖを電圧比較部４２０ａの比較器ＯＰ４〜ＯＰ６に入力する。比較器ＯＰ４の基準電圧（Ｖ１）は３．７５Ｖであるから、比較器ＯＰ４は“０”を出力する。次に、比較器ＯＰ５の基準電圧（Ｖ２）は２．５Ｖであるから、比較器ＯＰ５は“１”を出力する。そして、比較器ＯＰ６の基準電圧（Ｖ３）は１．２５Ｖであるから、比較器ＯＰ６は“１”を出力する。従って、制御部４５０の入力ポートＤ１１には“０”が、Ｄ１０、Ｄ９には各々“１”が出力される。このようにして、電圧比較部４２０ａは、電圧２．７Ｖを“０１１”のデジタル信号に変換したことになる。この“０１１”は、２ビットのデジタル信号“１０”として制御部４５０のメモリに蓄積される。
【００４４】
また、ＣＨ１のアナログ電圧値２．７Ｖは、電圧比較部４２０ａの比較器ＯＰ７にも入力される。デジタル信号“１０”の場合、電圧比較部４２０ａのＳＷ２２がオンとなり、比較器ＯＰ７には基準電圧（Ｖ２）の２．５Ｖが入力される。なお、ＳＷ０１、２１、２３はオフのままであり、その制御は制御部４５０により行われる。これは、比較器ＯＰ４〜ＯＰ６の出力値から、ＣＨ１のアナログ信号の電圧値が比較器ＯＰ５の基準電圧値（２．５Ｖ）よりも高く、比較器ＯＰ４の基準電圧値（３．７５Ｖ）よりも低い値であるとわかるからである。
【００４５】
電圧比較部４２０ａの比較器ＯＰ７において、入力されたアナログ電圧２．７Ｖから基準電圧（Ｖ２）２．５Ｖが差分される。アナログ電圧２．７Ｖと基準電圧２．５Ｖの差分値は０．２Ｖである。初期電圧値（Ｖｃｃ）は４つのストリング抵抗で分割されているから、４倍電圧増幅器Ｔ１により差分値の０．２Ｖは４倍され０．８Ｖとなる。この０．８Ｖは、電圧比較部４２０ａのＳＷ２４がオンとなることで、次段の電圧比較部４２０ｂの比較器ＯＰ８〜ＯＰ１０にアナログ電圧として入力される。一方、比較器ＯＰ８から比較器ＯＰ１０の基準電圧は、比較器ＯＰ８が３．７５Ｖ、比較器ＯＰ９が２．５Ｖ、比較器ＯＰ１０が１．２５Ｖである。比較器ＯＰ８〜ＯＰ１０の基準電圧値は各々、入力アナログ電圧値０．８Ｖより高い値である。そのため、比較器ＯＰ８〜ＯＰ１０は、各々“０”が出力される。従って、制御部４５０の入力ポートＤ８，Ｄ７，Ｄ６には全て“０”が出力される。電圧比較部４２０ｂは、比較器ＯＰ７で差分され、４倍電圧増幅器Ｔ１で４倍されたアナログ電圧０．８Ｖを“０００”のデジタル信号に変換したことになる。このデジタル信号“０００”は、２ビットのデジタル信号“００”として制御部４５０のメモリに蓄積される。
【００４６】
アナログ電圧０．８Ｖは、電圧比較部４２０ｂの比較器ＯＰ１１にも入力される。デジタル信号が“００”の場合、電圧比較部４２０ｂのＳＷ０２がオンとなり、比較器ＯＰ１１にはグランド電圧の０Ｖが入力される。これは、比較器ＯＰ８〜ＯＰ１０の出力値から、アナログ信号の電圧値がＯＰ１０の基準電圧値（１．２５Ｖ）よりも低い値であるとわかるからである。なお、電圧比較部４２０ｂのＳＷ２５，２６，２７はオフのままであり、その制御は制御部４５０により行われる。
【００４７】
電圧比較部４２０ｂの比較器ＯＰ１１において、アナログ電圧０．８Ｖとグランド電圧０Ｖが差分され、差分値である０．８Ｖは、４倍電圧増幅器Ｔ２により３．２Ｖとなる。この３．２Ｖは次段の電圧比較部４２０ｃの比較器ＯＰ１２〜ＯＰ１４にアナログ電圧として入力される。一方、比較器ＯＰ１２〜ＯＰ１４の基準電圧は、比較器ＯＰ１２が３．７５Ｖ、比較器ＯＰ１３が２．５Ｖ、比較器ＯＰ１４が１．２５Ｖである。比較器ＯＰ１２の基準電圧は３．７５Ｖであるから、比較器ＯＰ１２は“０”を出力する。次に、比較器ＯＰ１３の基準電圧は２．５Ｖであるから、比較器ＯＰ１３は“１”を出力する。そして、比較器ＯＰ１４の基準電圧は１．２５Ｖであるから、比較器ＯＰ１４は“１”を出力する。制御部４５０の入力ポートＤ５には“０”が、Ｄ４、Ｄ３には各々“１”が出力される。このようにして、電圧比較部４２０ｃはアナログ電圧３．２Ｖを“０１１”のデジタル信号に変換したことになる。この“０１１”は、２ビットのデジタル信号“１０”として制御部４５０のメモリに蓄積される。
【００４８】
さらに、電圧比較部４２０ｃにおいて、アナログ信号３．２Ｖは比較器ＯＰ１５に入力される。このとき、電圧比較部４２０ｃのＳＷ３０がオンとなり、比較器ＯＰ１５には基準電圧（Ｖ２）の２．５Ｖが入力される。なお、ＳＷ０３、２９、３１はオフのままであり、その制御は制御部４５０により行われる。これは、比較器ＯＰ１２〜ＯＰ１４の出力値から、アナログ信号の電圧値が比較器ＯＰ１３の基準電圧値（２．５Ｖ）よりも高く、比較器ＯＰ１２の基準電圧値（３．７５Ｖ）よりも低い値であることがわかるためである。
【００４９】
電圧比較部４２０ｃの比較器ＯＰ１５において、入力されたアナログ電圧３．２Ｖと基準電圧２．５Ｖが差分され、差分値である０．７Ｖは、４倍電圧増幅器Ｔ３により２．８Ｖとなる。この２．８Ｖは最後の電圧比較部４３０の比較器ＯＰ１６〜ＯＰ１８にアナログ電圧として入力される。一方、比較器ＯＰ１６〜ＯＰ１８の基準電圧は、比較器ＯＰ１６が３．７５Ｖ、比較器ＯＰ１７が２．５Ｖ、比較器ＯＰ１８が１．２５Ｖである。比較器ＯＰ１６の基準電圧は３．７５Ｖであるから、比較器ＯＰ１６は“０”を出力する。次に比較器ＯＰ１７の基準電圧は２．５Ｖであるから、比較器ＯＰ１７は“１”を出力する。そして、比較器ＯＰ１８の基準電圧は１．２５Ｖであるから、比較器ＯＰ１８は“１”を出力する。従って、制御部４５０の入力ポートＤ２には“０”が出力され、Ｄ１、Ｄ０には各々“１”が出力される。このようにして、電圧比較部４３０は、アナログ電圧２．８Ｖを“０１１”のデジタル信号に変換したことになる。この“０１１”は、２ビットのデジタル信号“１０”として制御部４５０のメモリに蓄積される。以上、制御部４５０のメモリに蓄積された４つのデジタル信号は“１０００１０１０”（ＤＩＧＩＴＡＬ  ＯＵＴ［０］〜[７]）として出力される。
【００５０】
本実施例では、Ｖｃｃが５Ｖであり、分解能１／２５６の回路を用いているので、分圧電圧値は５Ｖ／２５６≒０．０１９５３１２５Ｖとなる。また、最終出力されたデジタル信号“１０００１０１０”は１０進数に変換され１３８（１２８＋８＋２）となる。この場合、デジタル信号“１０００１０１０”は、２．６９Ｖ（１３８×０．０１９５３１２５）のアナログ電圧に相当することがわかる。
【００５１】
以上より、本実施例のように電圧比較部４２０、４３０を全て用いた場合、分解能１／２５６のＡ／Ｄ変換装置となり、例えば電圧２．７Ｖのアナログ信号は、“１０００１０１０”デジタル信号として出力される。
【００５２】
図７に示すＡ／Ｄ変換回路の他の使用例について説明する。例えば、アナログ信号として、ＣＨ１とＣＨ２の２つの信号を１／１６の分解能で同時に変換する場合である。かかる場合には、アナログ信号入力部４４０のＳＷ１、ＳＷ１２をオンとし、その他のＳＷをオフとする。また、電圧比較部４２０ｂのＳＷ２８は常時オフのままとする。これにより、ＣＨ１のアナログ信号は、上述した通り、電圧比較部４２０ａ、４２０ｂにより、１／１６の分解能でＡ／Ｄ変換される。また、ＣＨ２のアナログ信号は、同様に電圧比較部４２０ｃ、４３０により、１／１６の分解能でＡ／Ｄ変換される。
【００５３】
アナログ信号入力部４４０のＣＨ１〜ＣＨ３の全てを同時に使い、Ａ／Ｄ変換することもできる。例えば、ＣＨ１とＣＨ２を１／４の分解能でＡ／Ｄ変換し、ＣＨ３を１／１６の分解能でＡ／Ｄ変換する場合である。かかる場合には、アナログ信号入力部４４０のＳＷ１、ＳＷ７、ＳＷ１３をオンとし、電圧比較部４２０ａのＳＷ２４、電圧比較部４２０ｂのＳＷ２８は常時オフのままとする。これにより、上述した通り、ＣＨ１のアナログ信号は電圧比較部４２０ａ、ＣＨ２のアナログ信号は電圧比較部４２０ｂにより、１／４の分解能でＡ／Ｄ変換される。また、ＣＨ３のアナログ信号は、電圧比較部４２０ｃと４３０とにより１／１６の分解能でＡ／Ｄ変換される。
【００５４】
図７に示すように、Ａ／Ｄ変換回路のアナログ信号入力部４４０の入力チャネル数、Ａ／Ｄ変換回路４２０の回路数、そして基準電圧発生部４１０のストリング抵抗数等を変更することにより、複数のアナログ信号を同時に、かつ所望の分解能でＡ／Ｄ変換することが可能となる。
【図１】
2012085132.tif 000003
【図２】
2012085132.tif 000004
【図３】
2012085132.tif 000005
【図４】
2012085132.tif 000006
【図５】
2012085132.tif 000007
【図６】
2012085132.tif 000008
【図７】
2012085132.tif 000009
【図８】
2012085132.tif 000010