(57)【要約】【課題】複合基板を用いた半導体装置の製造において単結晶炭化珪素基板の間の隙間に起因した工程変動を抑制する。【解決手段】第１の単結晶炭化珪素基板１１の第１の辺Ｓ１と、第２の単結晶炭化珪素基板１２の第２の辺Ｓ２とが直線状に並ぶように、第１の単結晶炭化珪素基板１１の第１の頂点Ｐ１と、第２の単結晶炭化珪素基板１２の第２の頂点Ｐ２とが互いに突き合わされている。また第１の辺の少なくとも一部と、第２の辺の少なくとも一部とが、第３の単結晶炭化珪素基板１３の第３の辺Ｓ３に突き合わされている。【選択図】図２
2012089639.tif 000002
【特許請求の範囲】
【請求項１】
ベース部と、
前記ベース部上に設けられ、平面視において第１の角度を有する第１の頂点から延びる第１の辺を有する第１の単結晶炭化珪素基板と、
前記ベース部上に設けられ、平面視において第１の角度との和が１８０°となる第２の角度を有する第２の頂点から延びる第２の辺を有する第２の単結晶炭化珪素基板と、
前記ベース部上に設けられ、平面視において第３および第４の頂点の間をつなぐ第３の辺を有する第３の単結晶炭化珪素基板とを備え、
前記第１の辺と前記第２の辺とが直線状に並ぶように前記第１の頂点と前記第２の頂点とが互いに突き合わされており、前記第１の辺の少なくとも一部が前記第３の辺に突き合わされており、前記第２の辺の少なくとも一部が前記第３の辺に突き合わされている、複合基板。
【請求項２】
前記第１〜第３の単結晶炭化珪素基板の間には隙間が設けられており、前記隙間を閉塞する閉塞部をさらに備える、請求項１に記載の複合基板。
【請求項３】
前記閉塞部は前記隙間内において前記隙間を閉塞している、請求項２に記載の複合基板。
【請求項４】
前記第１〜第３の単結晶炭化珪素基板上に形成された被覆層を備え、前記被覆層は前記閉塞部を含む、請求項２に記載の複合基板。
【請求項５】
前記閉塞部は炭化珪素から作られている、請求項２〜４のいずれか１項に記載の複合基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は単結晶炭化珪素基板を有する複合基板に関し、特に、複数の単結晶炭化珪素基板を有する複合基板に関するものである。
【背景技術】
【０００２】
近年、半導体装置の製造に用いられる半導体基板として化合物半導体の採用が進められつつある。たとえば単結晶炭化珪素は、より一般的に用いられている単結晶シリコンに比べて大きなバンドギャップを有する。そのため単結晶炭化珪素基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
【０００３】
半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第７３１４５２０号明細書（特許文献１）によれば、７６ｍｍ（３インチ）以上の炭化珪素基板を製造することができるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７３１４５２０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
単結晶炭化珪素基板の大きさは工業的には１００ｍｍ（４インチ）程度にとどまっており、このため大型の基板を用いて半導体装置を効率よく製造することができないという問題がある。特に六方晶系の炭化珪素において、（０００１）面以外の面の特性が利用される場合、上記の問題が特に深刻となる。このことについて、以下に説明する。
【０００６】
欠陥の少ない単結晶炭化珪素基板は、通常、積層欠陥の生じにくい（０００１）面成長で得られたインゴットから切り出されることで製造される。このため（０００１）面以外の面方位を有する基板は、成長面に対して非平行に切り出されることになる。このため基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、炭化珪素の（０００１）面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。
【０００７】
上記のように困難をともなう単結晶炭化珪素基板の大型化に代わって、複数の単結晶炭化珪素基板と、その各々に接合されたベース部とを有する複合基板を用いることが考えられる。ベース部は、結晶欠陥密度がある程度高くても差し支えないことが多く、よって大型のものを比較的容易に準備することができる。そしてベース部に接合される単結晶炭化珪素基板の数を増やすことで、必要に応じて複合基板を大きくすることができる。
【０００８】
上記の複合基板において、単結晶炭化珪素基板の各々とベース部との間は接合されているものの、互いに隣り合う単結晶炭化珪素基板の間は、接合されていないか、または接合が不十分となっている場合がある。この結果、互いに隣り合う単結晶炭化珪素基板の間に隙間が形成される場合がある。この隙間の存在は、複合基板を用いた半導体装置の製造における工程変動の要因となり得る。
【０００９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、複合基板を用いた半導体装置の製造において単結晶炭化珪素基板の間の隙間に起因した工程変動を抑制することができる複合基板を提供することである。
【課題を解決するための手段】
【００１０】
本発明の複合基板は、ベース部と、第１〜第３の単結晶炭化珪素基板とを有する。第１の単結晶炭化珪素基板は、ベース部上に設けられ、平面視において第１の角度を有する第１の頂点から延びる第１の辺を有する。第２の単結晶炭化珪素基板は、ベース部上に設けられ、平面視において第１の角度との和が１８０°となる第２の角度を有する第２の頂点から延びる第２の辺を有する。第３の単結晶炭化珪素基板は、ベース部上に設けられ、平面視において第３および第４の頂点の間をつなぐ第３の辺を有する。第１の辺と第２の辺とが直線状に並ぶように第１の頂点と第２の頂点とが互いに突き合わされている。また第１の辺の少なくとも一部が第３の辺に突き合わされている。また第２の辺の少なくとも一部が第３の辺に突き合わされている。
【００１１】
本複合基板によれば、第１および第２の辺が共に第３の辺に突き合わされるので、第３の辺を基準として第１の辺および第２の辺が直線状に並ぶ。つまり第１および第２の辺の間に段差が生じなくなる。よってこの段差に起因して単結晶炭化珪素基板の間に大きな隙間が形成されることを防ぐことができる。これにより、複合基板を用いた半導体装置の製造において、単結晶炭化珪素基板の間の隙間に起因した工程変動を抑制することができる。
【００１２】
好ましくは、第１〜第３の単結晶炭化珪素基板の間には隙間が設けられており、複合基板は、隙間を閉塞する閉塞部をさらに有する。
【００１３】
これにより、複合基板の製造に際して、単結晶炭化珪素基板の間に隙間が全く形成されなくなるほどに精度の高い加工を行う必要がない。よって複合基板を量産されるのに適したものとすることができる。またこの隙間は閉塞部によって閉塞されているので、隙間に異物が溜まることを防ぐことができる。これにより、複合基板を用いた半導体装置の製造において、単結晶炭化珪素基板の間の隙間に起因した工程変動をより抑制することができる。
【００１４】
閉塞部は隙間内において隙間を閉塞していてもよい。これにより、隙間の外の構造に影響を与えることなく、隙間を閉塞することができる。
【００１５】
複合基板は、第１〜第３の単結晶炭化珪素基板上に形成された被覆層を有してもよく、被覆層は閉塞部を含む。これにより、第１〜第３の単結晶炭化珪素基板上に所望の被覆層を形成すると同時に、隙間を閉塞することができる。
【００１６】
好ましくは閉塞部は炭化珪素から作られている。これにより、単結晶炭化珪素基板の間の隙間を単結晶炭化珪素基板と同様の材料によって閉塞することができる。
【発明の効果】
【００１７】
以上の説明から明らかなように、本発明によれば、複数の単結晶炭化珪素基板を有する複合基板を用いた半導体装置の製造において、炭化珪素基板の間の隙間に起因した工程変動を抑制することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態１における複合基板の構成を概略的に示す平面図である。
【図２】図１の一部拡大図である。
【図３】図２の線ＩＩＩ−ＩＩＩに沿う概略的な一部断面図である。
【図４】本発明の実施の形態１における複合基板の製造方法の一工程を概略的に示す一部断面図である。
【図５】第１の比較例の複合基板の理想的な構成を示す平面図である。
【図６】第１の比較例の複合基板の実際の構成を示す平面図である。
【図７】図５の一部拡大図である。
【図８】本発明の実施の形態２における複合基板の構成を概略的に示す平面図である。
【図９】図８の一部拡大図である。
【図１０】第２の比較例の複合基板の理想的な構成を示す平面図である。
【図１１】第１の比較例の複合基板の実際の構成を示す平面図である。
【図１２】本発明の実施の形態３における複合基板の構成を概略的に示す断面図である。
【図１３】本発明の実施の形態３における複合基板の製造方法の一工程を概略的に示す平面図である。
【図１４】本発明の実施の形態４における複合基板の構成を概略的に示す一部断面図である。
【図１５】本発明の実施の形態５における複合基板の構成を概略的に示す一部断面図である。
【図１６】本発明の実施の形態５における半導体装置の製造方法の一工程を概略的に示す部分断面図である。
【図１７】本発明の実施の形態６における半導体装置の構成を概略的に示す部分断面図である。
【図１８】本発明の実施の形態６における半導体装置の製造方法の概略的なフロー図である。
【図１９】本発明の実施の形態６における半導体装置の製造方法の第１工程を概略的に示す部分断面図である。
【図２０】本発明の実施の形態６における半導体装置の製造方法の第２工程を概略的に示す部分断面図である。
【図２１】本発明の実施の形態６における半導体装置の製造方法の第３工程を概略的に示す部分断面図である。
【図２２】本発明の実施の形態６における半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
【図２３】本発明の実施の形態６における半導体装置の製造方法の第５工程を概略的に示す部分断面図である。
【発明を実施するための形態】
【００１９】
以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１に示すように、本実施の形態の複合基板７１は、ベース部３０と、ベース部３０上に設けられたＳｉＣ基板１１〜１３を有する。ＳｉＣ基板１１〜１３の各々とベース部３０とは互い接合されている。
【００２０】
ＳｉＣ基板１１〜１３の各々は単結晶炭化珪素基板である。好ましくはＳｉＣ基板１１〜１３の表面（図示されている面）は研磨されることによって平坦化された面である。また好ましくはＳｉＣ基板１１〜１３の各々は、実質的に同一の材料から作られ、かつ実質的に同一の面方位を有する基板である。
【００２１】
ベース部３０は、本実施の形態においては炭化珪素から作られた基板である。好ましくは、ベース部３０のうち少なくともＳｉＣ基板１１〜１３のそれぞれに面する部分は、ＳｉＣ基板１１〜１３の結晶構造に対応した結晶構造を有する。具体的には、ベース部３０のうちＳｉＣ基板１１〜１３のそれぞれに面する部分は、ＳｉＣ基板１１〜１３上にエピタキシャル成長した部分である。ベース部３０は単結晶構造を有する部分を含んでもよい。この部分の結晶性はＳｉＣ基板１１〜１３の結晶性よりも低くてもよい。またこの部分のマイクロパイプ密度はＳｉＣ基板１１〜１３のマイクロパイプ密度よりも高くてもよい。また好ましくは、ベース部３０は、ＳｉＣ基板１１〜１３の不純物濃度に比してより大きな不純物濃度を有する。ベース部３０の厚さは、たとえば４００μｍである。
【００２２】
さらに図２および図３に示すように、ＳｉＣ基板１１（第１の単結晶炭化珪素基板）は、平面視（図２）において角度Ｇ１（第１の角度）を有する頂点Ｐ１（第１の頂点）から延びる辺Ｓ１（第１の辺）を有する。ＳｉＣ基板１２（第２の単結晶炭化珪素基板）は、平面視において角度Ｇ１との和が１８０°となる角度Ｇ２（第２の角度）を有する頂点Ｐ２（第２の頂点）から延びる辺Ｓ２（第２の辺）を有する。ＳｉＣ基板１３（第３の単結晶炭化珪素基板）は、平面視において頂点Ｐ３およびＰ４（第３および第４の頂点）の間をつなぐ辺Ｓ３（第３の辺）を有する。
【００２３】
頂点Ｐ１とＰ２とは、辺Ｓ１とＳ２とが図２に示すように直線状に並ぶように、互いに突き合わされている。また辺Ｓ１の少なくとも一部が辺Ｓ３に突き合わされている。また辺Ｓ２の少なくとも一部が辺Ｓ３に突き合わされている。頂点Ｐ１およびＰ２がつきあわされている近傍には、他の頂点は配置されておらず、隙間ＧＰはＴ字状の形状を有する。
【００２４】
なお各部材の加工の精度と各部材の配置の精度とには、実際上、限界があるため、ＳｉＣ基板１１〜１３の間の隙間を全くなくすことは困難であり、通常、ＳｉＣ基板１１〜１３の間に微少な隙間ＧＰが生じる。この隙間の幅ＬＧは、好ましくは最小値として１００μｍ以下であり、より好ましくは平均値として１００μｍ以下であり、さらに好ましくは最大値として１００μｍ以下である。この隙間ＧＰは、頂点Ｐ１およびＰ２の間にも形成され得るし、辺Ｓ１およびＳ２の各々と辺Ｓ３との間にも形成され得る。
【００２５】
また本実施の形態においては、上記の角度Ｇ１およびＧ２の各々は９０°である。より具体的には、ＳｉＣ基板１１〜１３の各々の平面視における形状は長方形であり、たとえば、図１に示しているように正方形であってもよい。この正方形の１辺の長さには、ＳｉＣ基板１１〜１３、すなわち単結晶炭化珪素基板の量産製造技術上の上限がある。寸法の一例を挙げると、ＳｉＣ基板１１〜１３の各々は、２０×２０ｍｍの正方形の平面形状と４００μｍの厚さとを有する。
【００２６】
次に複合基板７１の製造方法について説明する。
まずベース部３０上に、ＳｉＣ基板１１〜１３の各々が、図１に示すように載置される。ＳｉＣ基板１１〜１３の各々のベース部３０に面する面は、好ましくは、スライスによって形成された面、すなわちスライスによって形成されその後に研磨されていない面（いわゆるアズスライス面）とされる。このような面は、スライスによって適度な起伏を有し得る。なおベース部３０のＳｉＣ基板１１〜１３に面する面がアズスライス面とされてもよい。
【００２７】
次に、ＳｉＣ基板１１〜１３の間の隙間ＧＰ（図２）がなるべく小さくなるように、ＳｉＣ基板１１〜１３の配置が調整される。具体的には、辺Ｓ１およびＳ２の各々が辺Ｓ３に突き合わされ、また頂点Ｐ１およびＰ２が互いに突き合わされる。この作業は、たとえば、図１において、ＳｉＣ基板１１の上辺とＳｉＣ基板１３の下辺との間を挟み込む作業、ＳｉＣ基板１２の上辺とＳｉＣ基板１３の下辺との間を挟み込む作業、およびＳｉＣ基板１１の右辺とＳｉＣ基板の左辺との間を挟み込む作業を行うことによって行われ得る。
【００２８】
次に雰囲気が、大気雰囲気を減圧することにより得られた雰囲気とされる。雰囲気の圧力は、好ましくは、１０-1Ｐａよりも高く１０4Ｐａよりも低くされる。
【００２９】
なお上記の雰囲気は不活性ガス雰囲気であってもよい。不活性ガスとしては、たとえば、Ｈｅ、Ａｒなどの希ガス、窒素ガス、または希ガスと窒素ガスとの混合ガスを用いることができる。また雰囲気圧力は、好ましくは５０ｋＰａ以下とされ、より好ましくは１０ｋＰａ以下とされる。
【００３０】
図４に示すように、この時点では、ＳｉＣ基板１１〜１３（ＳｉＣ基板１３は不図示）の各々とベース部３０とは互いに積み重なるように置かれているだけであって、まだ互いに接合はされていない。ＳｉＣ基板１１〜１３の各々とベース部３０との間には、ＳｉＣ基板１１〜１３の各々の裏面（ベース部３０に面する面）の微小な起伏の存在によって、あるいはベース部３０の表面（ＳｉＣ基板１１〜１３に面する面）の微少な起伏によって、ミクロ的には空隙ＧＱが設けられている。
【００３１】
次にＳｉＣ基板１１〜１３およびベース部３０が加熱される。この加熱は、炭化珪素が昇華し得る温度、たとえば１８００℃以上２５００℃以下の温度、より好ましくは２０００℃以上２３００℃以下の温度にベース部３０の温度が達するように行われる。加熱時間は、たとえば１〜２４時間とされる。
【００３２】
また上記の加熱は、ＳｉＣ基板１１〜１３の各々の温度がベース部３０の温度未満となるように行われる。すなわち、図４において下から上に向かって温度が低下するような温度勾配が形成される。この温度勾配は、ＳｉＣ基板１１〜１３の各々とベース部３０との間において、好ましくは１℃／ｃｍ以上２００℃／ｃｍ以下であり、より好ましくは１０℃／ｃｍ以上５０℃／ｃｍ以下である。
【００３３】
このように厚さ方向（図４における縦方向）に温度勾配が設けられると、空隙ＧＱを形成する面のうち、ＳｉＣ基板１１〜１３の各々側（図４における上側）の温度に比して、ベース部３０側（図４における下側）の温度が高くなる。この結果、空隙ＧＱ中への炭化珪素の昇華はＳｉＣ基板１１〜１３からに比してベース部３０から生じ易くなる。逆に空隙ＧＱ中の昇華ガスの再結晶反応は、ベース部３０上に比して、ＳｉＣ基板１１〜１３上に生じ易くなる。この結果、空隙ＧＱ中で、図中矢印ＡＭに示すように、昇華および再結晶による炭化珪素の物質移動が生じる。
【００３４】
上述した矢印ＡＭに示す物質移動にともなって、空隙ＧＱは多数のボイドＶＤに分解され、ボイドＶＤは、矢印ＡＭと逆方向を向く矢印ＡＶに示すように移動していく。またこの物質移動にともなってベース部３０はＳｉＣ基板１１〜１３上に再成長していく。すなわちベース部３０は昇華および再結晶によって再形成されていく。この再形成はＳｉＣ基板１１〜１３に近い領域から徐々に進んでいく。つまり、ベース部３０のうちＳｉＣ基板１１〜１３の裏面（図４における下面）上に位置する部分が、この裏面に対してエピタキシャル成長していく。好ましくはベース部３０の全体が再形成される。
【００３５】
上記の再形成によってベース部３０はＳｉＣ基板１１〜１３の結晶構造に対応した結晶構造を有する部分を含むものへと変化する。また空隙ＧＱに対応する空間は、ベース部３０中のボイドＶＤとなった後、その多くががベース部３０の外へと（図４における下方へと）抜ける。この結果、ベース部３０に各々の裏面が接合されたＳｉＣ基板１１〜１３を有する複合基板７１（図１）が得られる。
【００３６】
次に比較例の複合基板７０Ｒ（図５）について説明する。複合基板７０ＲはＳｉＣ基板１１ｐ〜１４ｐを有する。ＳｉＣ基板１１ｐ〜１４ｐは、上述したＳｉＣ基板１１〜１３と同様のものである。ＳｉＣ基板１１ｐ〜１４ｐは理想的には図５に示すようなマトリックス配置を有する。すなわち、ＳｉＣ基板１１ｐ〜１４ｐの各々の頂点、すなわち４つの頂点が会する位置において、ＳｉＣ基板１１ｐ〜１４ｐの間の微少な隙間が十字形状を形成する。しかしながら実際には、このような十字形状の隙間の代わりに、大きな隙間ＧＷ（図６）がしばしば形成される。この原因について以下に説明する。
【００３７】
図７に示すように、辺Ｓ３ｐおよびＳ４ｐのそれぞれは、ＳｉＣ基板１３ｐおよび１４ｐの辺である。つまり辺Ｓ３ｐおよびＳ４ｐの各々は互いに別個のＳｉＣ基板に属している。よって、本比較例において辺Ｓ３ｐおよびＳ４ｐは、理想的には一直線上に配置されるものの、実際には誤差ＥＳだけ一直線上の配置からずれる。このずれの存在下で辺Ｓ１ｐが辺Ｓ３ｐに突き合わされかつ辺Ｓ２ｐが辺Ｓ４ｐに突き合わされると、辺Ｓ１ｐおよびＳ２ｐの間に段差が生じる。この段差の存在下で、互いに突き合わされたＳｉＣ基板１１ｐおよび１２ｐの位置が、互いに突き合わされたＳｉＣ基板１３ｐおよび１４ｐの位置に対して誤差ＥＴだけずれると、大きな隙間ＧＷ（図６）が生成されてしまう。
【００３８】
これに対して本複合基板７１によれば、図２に示すように辺Ｓ１およびＳ２が共に１つの辺Ｓ３に突き合わされるので、辺Ｓ３を基準として辺Ｓ１および辺Ｓ２が直線状に並ぶ。つまり辺Ｓ１およびＳ２の間に段差が生じなくなる。よって、たとえ互いに突き合わされた辺Ｓ１およびＳ２が辺Ｓ３に沿ってずれたとしても、ＳｉＣ基板１１〜１３の間に大きな隙間が形成されることを防ぐことができる。これにより、複合基板７１の使用に際して、ＳｉＣ基板１１〜１３の間の大きな隙間により生じる悪影響を小さくすることができる。
【００３９】
またベース部３０が炭化珪素から作られていることにより、ＳｉＣ基板１１〜１３の各々とベース部３０との諸物性を近づけることができる。またベース部３０を、複合基板７１を用いて製造される半導体装置の炭化珪素からなる部分として用いることができる。
【００４０】
ベース部３０のマイクロパイプ密度はＳｉＣ基板１１〜１３の各々のマイクロパイプ密度よりも高くてもよい。これによりＳｉＣ基板１１〜１３の各々より大きい点で形成の困難なベース部３０を、より容易に形成することができる。
【００４１】
好ましくはベース部３０の不純物濃度は、ＳｉＣ基板１１〜１３の各々の不純物濃度よりも高くされる。すなわち相対的に、ベース部３０の不純物濃度は高く、またＳｉＣ基板１１〜１３の不純物濃度は低くされる。ベース部３０の不純物濃度が高いことによってベース部３０の抵抗率を小さくすることができるので、ベース部３０を半導体装置における抵抗率が小さい部分として用いることができる。またＳｉＣ基板１１〜１３の不純物濃度が低いことによって、その結晶欠陥をより容易に低減することができる。なお不純物としては、たとえば、窒素（Ｎ）、リン（Ｐ）、ボロン（Ｂ）、またはアルミニウム（Ａｌ）を用いることができる。
【００４２】
次にＳｉＣ基板１１〜１３の各々（単に「ＳｉＣ基板」とも称する）の好ましい形態について、以下に説明する。
【００４３】
ＳｉＣ基板の炭化珪素の結晶構造は六方晶系であることが好ましく、４Ｈ型または６Ｈ型であることがより好ましい。また好ましくは、ＳｉＣ基板の表面の（０００−１）面に対するオフ角は５０°以上６５°以下である。より好ましくは、表面のオフ方位と＜１−１００＞方向とのなす角は５°以下である。さらに好ましくは、＜１−１００＞方向における（０−３３−８）面に対する表面のオフ角は−３°以上５°以下である。このような結晶構造が用いられることによって、複合基板７１を用いた半導体装置のチャネル移動度を高くすることができる。
【００４４】
なお「＜１−１００＞方向における（０−３３−８）面に対する表面のオフ角」とは、＜１−１００＞方向および＜０００１＞方向の張る射影面への表面の法線の正射影と、（０−３３−８）面の法線とのなす角度であり、その符号は、上記正射影が＜１−１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。また表面の好ましいオフ方位として、上記以外に、ＳｉＣ基板の＜１１−２０＞方向とのなす角が５°以下となるようなオフ方位を用いることもできる。
【００４５】
具体例を挙げると、ＳｉＣ基板は、六方晶系における（０００１）面で成長したＳｉＣインゴットを（０−３３−８）面に沿って切断することによって準備される。（０−３３−８）面側が表面として用いられ、（０３−３８）面側が裏面（ベース部３０に接合される面）として用いられる。これにより表面上におけるチャネル移動度を特に高めることができる。
【００４６】
（実施の形態２）
図８に示すように、本実施の形態の複合基板７２は、上述したＳｉＣ基板１１および１２のそれぞれの代わりに、ＳｉＣ基板１１ｖ（第１の単結晶炭化珪素基板）および１２ｖ（第２の単結晶炭化珪素基板）を有する。ＳｉＣ基板１１ｖおよび１２ｖのそれぞれは、ＳｉＣ基板１１および１２とおおよそ同様であるが、その平面形状が異なる。
【００４７】
図９に示すように、ＳｉＣ基板１１ｖは、平面視において角度Ｇ１ｖ（第１の角度）を有する頂点Ｐ１から延びる辺Ｓ１を有する。ＳｉＣ基板１２ｖは、平面視において角度Ｇ１ｖとの和が１８０°となる角度Ｇ２ｖ（第２の角度）を有する頂点Ｐ２から延びる辺Ｓ２を有する。本実施の形態においては、角度Ｇ１ｖは１２０°であり、角度Ｇ２ｖは６０°である。ＳｉＣ基板１２ｖの形状は図８に示すように平面視において正三角形であってもよい。
【００４８】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００４９】
次に比較例の複合基板７０Ｈ（図１０）について説明する。複合基板７０ＨはＳｉＣ基板１１ｑ〜１６ｑを有する。ＳｉＣ基板１１ｑ〜１６ｑの各々は、上述したＳｉＣ基板１２ｖと同様のものである。ＳｉＣ基板１１ｑ〜１６ｑは、理想的には、図１０に示すように、各々の頂点、すなわち６０°の角度を有する６つの頂点が突き合わされるように配置される。すなわち、ＳｉＣ基板１１ｑ〜１６ｑの各々の頂点が会する位置において、ＳｉＣ基板１１ｑ〜１６ｑの間の微少な隙間がアスタリスク形状を形成する。しかしながら実際には加工または配置の誤差のために、アスタリスク形状の隙間の代わりに、比較例（図６）と同様に大きな隙間ＧＷ（図１１）がしばしば形成される。
【００５０】
これに対して本実施の形態によれば、実施の形態１と同様に、上述した大きな隙間の形成を防ぐことができる。また本実施の形態においては特に、平面視における角度が１２０°および６０°の角度を有する頂点を含むＳｉＣ基板１１ｖおよび１２ｖが用いられる。すなわち６０°の倍数の角度を有する頂点を含むＳｉＣ基板が用いられる。このように６０°の倍数の角度を有する頂点を含む基板は、ＳｉＣ基板の結晶構造が六方晶系の場合、対称性の観点で有用なことがある。なぜならば、六方晶系は６回対称性、すなわち６０°の回転についての対称性を有するので、ＳｉＣ基板の各辺同士を結晶学的に等価なものとしやすいからである。
【００５１】
（実施の形態３）
図１２に示すように、本実施の形態の複合基板７３は、実施の形態１のＳｉＣ基板１１〜１３に加えてさらにＳｉＣ基板１４〜２２を有する。ＳｉＣ基板１１〜２２は平面視において全体として円形の外縁を有するように整形および配置されている。また本実施の形態においてはベース部３０は、この円形の外縁に対応した外縁を有する。すなわち、円形形状を有するベース部３０の表面の全体を覆うように、ベース部３０上にＳｉＣ基板１１〜２２が設けられている。ただしＳｉＣ基板１１〜２２の間には、実施の形態１と同様の隙間ＧＰが形成され得る。
【００５２】
次に複合基板７３の製造方法について説明する。
図１３に示すように、任意の外縁形状を有する十分に大きなベース部３０が準備される。また実施の形態１と同様のＳｉＣ基板１１〜１３が準備され、さらにＳｉＣ基板１４〜２２が準備される。ＳｉＣ基板１１〜２２の各々の平面形状は、長方形であってもよく、たとえば図１３に示すように正方形であってもよい。たとえばＳｉＣ基板１１〜２２の各々の平面形状は、１辺が２０ｍｍの正方形とされ得る。
【００５３】
次にベース部３０上にＳｉＣ基板１１〜２２が配置される。この配置の際の３つのＳｉＣ基板１１〜１３の位置関係は実施の形態１で説明した通りである。次に、実施の形態１の加熱工程（図４）と同様の工程によって、ＳｉＣ基板１１〜２２の各々がベース部３０に接合される。次に不要な外周部を除去することで外縁を円形とする加工がなされることによって、複合基板７３（図１２）が得られる。
【００５４】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００５５】
本実施の形態によれば、実施の形態１と同様の効果が得られる。また上述した不要な外周部の除去によって、ベース部３０が広く露出する部分、すなわちＳｉＣ基板１１〜１３の表面に対して段差を形成する部分を除去することができる。
【００５６】
（実施の形態４）
図１４を参照して、本実施の形態の複合基板８１は、上述したＳｉＣ基板１１〜１３（ＳｉＣ基板１３は不図示）上に形成された被覆層２１を有する。被覆層２１は隙間ＧＰを閉塞する閉塞部５１を含む。閉塞部５１は、ベース部３０との間に空洞を残しつつ、この空洞を外界から隔離している。この閉塞をより確実に行うためには、ＳｉＣ基板１１〜１３上における被覆層２１の厚さは、好ましくは隙間ＧＰの幅の最小値の１／１００以上であり、より好ましくはこの幅の平均値の１／１００以上であり、さらに好ましくはこの幅の最大値の１／１００以上である。  また好ましくは被覆層２１の表面（図１４の上面）は、たとえばＣＭＰによる研磨で平坦化されている。
【００５７】
好ましくは被覆層２１は炭化珪素から作られている。また好ましくは被覆層２１の少なくとも一部はＳｉＣ基板１１〜１３上にエピタキシャルに成長している。このエピタキシャル成長は、ＳｉＣ基板１１〜１３の表面に垂直な成長、すなわち図１４における縦方向の成長に加えて、横方向の成長も含む。この横方向の成長によって閉塞部５１による閉塞が生じる。閉塞をより確実に行うためには、エピタキシャル成長の起点が、ＳｉＣ基板１１〜１３の表面（図１４における上面）に加えて、側面の表面側の端部を含むことが好ましい。エピタキシャル成長に必要な加熱温度は、たとえば、１５５０℃以上１６００℃以下である。
【００５８】
なお、上記以外の構成については、上述した実施の形態１〜３の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００５９】
本実施の形態によれば、ＳｉＣ基板１１〜１３の間には隙間ＧＰが設けられている。これにより、複合基板８１の製造に際して、ＳｉＣ基板１１〜１３の間に隙間ＧＰが全く形成されなくなるほどに高い精度が求められない。よって複合基板８１が量産に適したものとなる。
【００６０】
またこの隙間ＧＰは閉塞部５１によって閉塞されているので、隙間ＧＰに異物が溜まることを防ぐことができる。これにより、複合基板８１の使用に際して、ＳｉＣ基板１１〜１３の間の隙間ＧＰにより生じる悪影響をより小さくすることができる。この悪影響とは、たとえば、ＣＭＰにおける隙間ＧＰ内への研磨剤の残留、ＣＭＰにおけるＳｉＣ基板１１〜１３のエッジ欠け、またはフォトレジスト塗布工程における面内ばらつきがある。
【００６１】
またＳｉＣ基板１１〜１３上に所望の被覆層２１を形成すると同時に、隙間ＧＰを閉塞することができる。被覆層２１は、複合基板８１を用いて製造される半導体装置の炭化珪素からなる部分として用いることができる。好ましくは被覆層２１の少なくとも一部はＳｉＣ基板１１および１２上にエピタキシャルに成長している。これにより被覆層２１の結晶構造を、半導体装置に適したものに最適化することができる。
【００６２】
（実施の形態５）
図１５に示すように本実施の形態の複合基板８２は閉塞部５２を有する。閉塞部５２は隙間ＧＰ内において隙間ＧＰを閉塞している。本実施の形態においては閉塞部５２は炭化珪素から作られている。
【００６３】
図１６を参照して複合基板８２の製造方法について説明する。まず実施の形態１〜３で説明したような、隙間ＧＰを有する複合基板が準備される。次にＳｉＣ基板１１〜１３（ＳｉＣ基板１３は不図示）上に、隙間ＧＰを一時的に閉塞するための蓋７０が形成される。蓋７０は、たとえば、以下のように形成される。
【００６４】
ＳｉＣ基板１１〜１３の表面上に、炭素元素を含有する流動体として、有機物を含有する液体であるレジスト液が塗布される。塗布されたレジスト液が１００〜３００℃で１０秒〜２時間の間、仮焼成される。これによりレジスト液が硬化されることで、レジスト層が形成される。次にこのレジスト層が熱処理されることで炭化され、その結果、蓋７０が形成される。熱処理の条件は、雰囲気が大気圧以下の不活性ガスまたは窒素ガスであり、温度が３００℃超１７００℃未満であり、処理時間が１分超１２時間未満である。なお温度が３００℃以下であると炭化が不十分となりやすく、逆に温度が１７００℃以上であるとＳｉＣ基板１１〜１３の表面が劣化しやすい。また処理時間が１分以下ではレジスト層の炭化が不十分になりやすく、より長い時間、処理することが好ましいが、この処理時間は長くても１２時間未満で十分である。なお上記のレジスト液の厚さは、蓋７０の厚さが０．１μｍ超１ｍｍ未満となるように調整されることが好ましい。厚さが０．１μｍ以下であると、蓋７０が隙間ＧＰ上でとぎれてしまうことがある。また蓋７０の厚さが１ｍｍ以上であると、後に蓋７０を除去するのに要する時間が長くなってしまう。
【００６５】
次に上記のように蓋７０が形成された複合基板が、炭化珪素が昇華し得る温度に加熱される。この加熱は、ＳｉＣ基板１１〜１３の蓋７０に面する側（図１６の上側）の温度が、ＳｉＣ基板１１〜１３のベース部３０に面する側（図１６の下側）の温度に比して低くなるように、厚さ方向（図中、縦方向）に温度勾配が生じるように行われる。このような温度勾配は、たとえば、蓋７０の温度がベース部３０の温度よりも低くなるように加熱を行うことで得られる。
【００６６】
この加熱により、閉塞された隙間ＧＰ内において、ＳｉＣ基板１１〜１３の側面のうちベース部３０に近い比較的高温の領域から、蓋７０に近い比較的低温の領域へと、図中矢印で示すように、昇華にともなう物質移動が生じる。この物質移動にともない、蓋７０によって閉塞された隙間ＧＰ内において昇華物が蓋７０上に堆積する。この堆積によって閉塞部５２（図１５）が形成される。
【００６７】
閉塞部５２が形成された後に、蓋７０が除去される。蓋７０は、蓋７０の炭素を酸化することで気体に変化させることによって、すなわちアッシングによって、容易に除去することができる。なお蓋７０は研削によって除去されてもよい。
【００６８】
好ましくは、閉塞部５２が形成される際、処理室内の雰囲気が、大気雰囲気を減圧することにより得られた雰囲気とされる。雰囲気の圧力は、好ましくは、１０-1Ｐａよりも高く１０4Ｐａよりも低くされる。この雰囲気は不活性ガス雰囲気であってもよい。不活性ガスとしては、たとえば、Ｈｅ、Ａｒなどの希ガス、窒素ガス、または希ガスと窒素ガスとの混合ガスを用いることができる。この混合ガスが用いられる場合、窒素ガスの割合は、たとえば６０％である。また処理室内の圧力は、好ましくは５０ｋＰａ以下とされ、より好ましくは１０ｋＰａ以下とされる。
【００６９】
なお、上記以外の構成については、上述した実施の形態１〜４の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００７０】
本実施の形態によれば、実施の形態４と同様、隙間ＧＰを閉塞することによる効果が得られる。また特に本実施の形態によれば、隙間ＧＰの外の構造に影響を与えることなく、隙間ＧＰを閉塞することができる。すなわち、ＳｉＣ基板１１〜１３の表面をその表面として有する複合基板８２を得ることができる。
【００７１】
（実施の形態６）
本実施の形態においては、複合基板８１（図１４）を用いた半導体装置の製造について説明する。なお説明を簡単にするために複合基板８１が有するＳｉＣ基板群のうちＳｉＣ基板１１にのみ言及する場合があるが、他のＳｉＣ基板もほぼ同様に扱われる。
【００７２】
図１７を参照して、本実施の形態の半導体装置１００は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ  Ｉｍｐｌａｎｔｅｄ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であって、ベース部３０、ＳｉＣ基板１１、被覆層２１（バッファ層）、耐圧保持層２２、ｐ領域１２３、ｎ+領域１２４、ｐ+領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。半導体装置１００の平面形状（図１７の上方向から見た形状）は、たとえば、２ｍｍ以上の長さの辺からなる長方形または正方形である。
【００７３】
ドレイン電極１１２はベース部３０上に設けられ、またバッファ層２１はＳｉＣ基板１１上に設けられている。この配置により、ゲート電極１１０によってキャリアの流れが制御される領域は、ベース部３０ではなくＳｉＣ基板１１の上に配置されている。
【００７４】
ベース部３０、ＳｉＣ基板１１、およびバッファ層２１は、ｎ型の導電型を有する。バッファ層２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。またバッファ層２１の厚さは、たとえば０．５μｍである。
【００７５】
耐圧保持層２２は、バッファ層２１上に形成されており、また導電型がｎ型のＳｉＣからなる。たとえば、耐圧保持層２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
【００７６】
この耐圧保持層２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。複数のｐ領域１２３の間から露出する耐圧保持層２２上には酸化膜１２６が形成されている。具体的には、酸化膜１２６は、一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
【００７７】
酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
【００７８】
次に半導体装置１００の製造方法について説明する。
図１９に示すように、まず複合基板８１（図１４）が準備される（図１８：ステップＳ１１０）。好ましくは被覆層２１（バッファ層）の表面は研磨されている。またバッファ層２１は、導電型がｎ型の炭化珪素からなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。
【００７９】
次に、バッファ層２１上に耐圧保持層２２が形成される（図１８：ステップＳ１２０）。具体的には、導電型がｎ型の炭化珪素からなる層が、エピタキシャル成長法によって形成される。耐圧保持層２２の厚さは、たとえば１０μｍとされる。また耐圧保持層２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
【００８０】
図２０に示すように、注入工程（図１８：ステップＳ１３０）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
【００８１】
まずｐ型の導電性不純物が耐圧保持層２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、またｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【００８２】
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
【００８３】
図２１に示すように、ゲート絶縁膜形成工程（図１８：ステップＳ１４０）が行われる。具体的には、耐圧保持層２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
【００８４】
その後、窒化処理工程（図１８：ステップＳ１５０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
【００８５】
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
【００８６】
次に電極形成工程（図１８：ステップＳ１６０）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
【００８７】
図２２に示すように、酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
【００８８】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
【００８９】
図２３を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、酸化膜１２６上にゲート電極１１０が形成される。また、複合基板８１の裏面上にドレイン電極１１２が形成される。
【００９０】
次に、ダイシング工程（図１８：ステップＳ１７０）により、破線ＤＣに示すようにダイシングが行われる。これにより複数の半導体装置１００（図１７）が切り出される。
【００９１】
なお本実施の形態の変形例として、複合基板８１（図１４）の代わりに、上述した他の複合基板７１〜７３または８２を用いることもできる。この場合はバッファ層２１の形成後に上記と同様の工程が行われる。
【００９２】
また上述された構成に対して導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の複合基板を用いて他の半導体装置が製造されてもよく、たとえばＲＥＳＵＲＦ−ＪＦＥＴ（Ｒｅｄｕｃｅｄ  Ｓｕｒｆａｃｅ  Ｆｉｅｌｄ−Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）またはショットキーダイオードが製造されてもよい。
【００９３】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９４】
１１〜１３  ＳｉＣ基板（第１〜第３の単結晶炭化珪素基板）、１１ｖ，１２ｖ  ＳｉＣ基板（第１および第２の単結晶炭化珪素基板）、１４〜２２  ＳｉＣ基板（単結晶炭化珪素基板）、２１  被覆層（バッファ層）、２２  耐圧保持層、３０  ベース部、５１，５２  閉塞部、７０  蓋、７１〜７３，８１，８２  複合基板、１００  半導体装置、ＧＰ  隙間。
【図１】
2012089639.tif 000003
【図２】
2012089639.tif 000004
【図３】
2012089639.tif 000005
【図４】
2012089639.tif 000006
【図５】
2012089639.tif 000007
【図６】
2012089639.tif 000008
【図７】
2012089639.tif 000009
【図８】
2012089639.tif 000010
【図９】
2012089639.tif 000011
【図１０】
2012089639.tif 000012
【図１１】
2012089639.tif 000013
【図１２】
2012089639.tif 000014
【図１３】
2012089639.tif 000015
【図１４】
2012089639.tif 000016
【図１５】
2012089639.tif 000017
【図１６】
2012089639.tif 000018
【図１７】
2012089639.tif 000019
【図１８】
2012089639.tif 000020
【図１９】
2012089639.tif 000021
【図２０】
2012089639.tif 000022
【図２１】
2012089639.tif 000023
【図２２】
2012089639.tif 000024
【図２３】
2012089639.tif 000025