(57)【要約】【課題】静電容量検出回路において、デルタシグマ型ＡＤ変換器の精度（量子化ノイズ）を劣化させることなく、データ更新レートを短縮する。【解決手段】デルタシグマ型ＡＤ変換器１６から出力されるＮビットのデジタルデータAD_OUTのデータ更新レートを短縮するために、デルタシグマ型ＡＤ変換器１６のサンプリング・クロックADC_CLKの周波数は、電荷増幅器１４のアンプ・クロックAMP_CLKの周波数より高く設定される。また、トラックホールド回路１５を電荷増幅器１４とデルタシグマ型ＡＤ変換器１６の間に挿入することにより、電荷増幅器１４の電荷転送モードにおける出力電圧AMP_OUTだけを周期的に取り込んで保持するようにしている。【選択図】図１
2012164083.tif 000002
【特許請求の範囲】
【請求項１】
タッチパネル上に形成された第１の静電容量と第２の静電容量の容量値の差を検出する静電容量検出回路において、
第１のクロック、第２のクロック、及び第３のクロックを発生するクロック発生回路と、
前記第１のクロックが第１のレベルの時に、前記第１の静電容量の容量値と前記第２の静電容量の容量値との差に応じた出力電圧を出力し、前記第１のクロックが第２のレベルの時にリセット電圧を出力する電荷増幅器と、
前記第２のクロックに応じて、前記第１のクロックが第１のレベルの時に、前記出力電圧を取り込み、かつ保持する保持回路と、
前記第３のクロックに応じて、前記保持回路に保持された前記出力電圧をサンプリングして、デジタルデータを出力するデルタシグマ型ＡＤ変換器と、を備え、前記第３のクロックの周波数を前記第１のクロックの周波数より高く設定したことを特徴とする静電容量検出回路。
【請求項２】
前記保持回路は、前記電荷増幅器の前記出力電圧が安定化した後に、安定化した前記出力電圧を取り込み、かつ保持するように、前記第２のクロックは、前記第２のクロックに対して遅延されていることを特徴とする請求項１に記載の静電容量検出回路。
【請求項３】
前記第１のクロックと前記第２のクロックの周波数が等しいことを特徴とする請求項１又は２に記載の静電容量検出回路。
【請求項４】
一方向に延びた複数の駆動ラインと、前記複数の駆動ラインと交差するように延びた複数のセンスラインとを備えたタッチパネルの静電容量を検出する静電容量検出回路において、
第１のクロック、第２のクロック、及び第３のクロックを発生するクロック発生回路と、
前記複数の駆動ラインの中から１本の駆動ラインを選択して、前記第１のクロックを選択された前記駆動ラインに印加する駆動回路と、
前記第１の選択回路によって前記駆動ラインが選択されている期間に、前記複数のセンスラインの中から、隣接した第１のセンスラインと第２のセンスラインを順次選択する選択回路と、
前記第１のクロックが第１のレベルの時に、前記第１のセンスラインと前記第１の選択回路により選択された前記駆動ラインとの間に形成される第１の静電容量の容量値と、前記第２のセンスラインと前記第１の選択回路により選択された前記駆動ラインとの間に形成される第２の静電容量の容量値との差に応じた出力電圧を出力し、前記第１のクロックが第２のレベルの時にリセット電圧を出力する電荷増幅器と、
前記第２のクロックに応じて、前記第１のクロックが第１のレベルの時に、前記出力電圧を取り込み、かつ保持する保持回路と、
前記第３のクロックに応じて、前記保持回路に保持された前記出力電圧をサンプリングして、デジタルデータを出力するデルタシグマ型ＡＤ変換器と、を備え、前記第３のクロックの周波数を前記第１のクロックの周波数より高く設定したことを特徴とする静電容量検出回路。
【請求項５】
前記保持回路は、前記電荷増幅器の前記出力電圧が安定化した後に、安定化した前記出力電圧を取り込み、かつ保持するように、前記第２のクロックは、前記第２のクロックに対して遅延されていることを特徴とする請求項４に記載の静電容量検出回路。
【請求項６】
前記第１のクロックと前記第２のクロックの周波数が等しいことを特徴とする請求項４又は５に記載の静電容量検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電容量型タッチセンサに用いられる静電容量検出回路に関する。
【背景技術】
【０００２】
従来、携帯電話、携帯音響機器、携帯ゲーム機器、テレビジョン、パーソナルコンピュータ等の各種電子機器の入力装置として、静電容量型タッチセンサが知られている。
【０００３】
静電容量型タッチセンサは、基本的には、静電容量タッチパネル上に複数の静電容量を形成し、人の指等のタッチによる当該静電容量の容量値の変化を静電容量検出回路により検出することにより、人の指等のタッチ位置を検出するものである。
【０００４】
静電容量検出回路は、静電容量の容量値の変化をそれに比例した出力電圧に変換する電荷増幅器と、この電荷増幅器の出力電圧をＡＤ変換して、Ｎビットのデジタルデータを出力するデルタシグマ型ＡＤ変換器により構成される。この場合、電荷増幅器は、静電容量をセンシングするセンシング・クロックに応じて動作し、デルタシグマ型ＡＤ変換器は、電荷増幅器の出力電圧をサンプリングするサンプリング・クロックに応じて動作する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１８２２９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
静電容量型のタッチセンサの動作を高速化するためには、デルタシグマ型ＡＤ変換器の出力である、Ｎビットのデジタルデータのデータ更新レートを短縮することが必要である。しかしながら、静電容量タッチパネルには寄生的な抵抗値と容量値が存在するため、センシング・クロックには上限がある。（一般には２５０ＫＨｚ程度）
また、従来の静電容量検出回路においては、電荷増幅器のサンプリング・クロックとデルタシグマ型ＡＤ変換器のサンプリング・クロックの周波数は一致している。そのため、データ更新レートはセンシング・クロックの上限の周波数で決定されることになり、それ以上、データ更新レートを短縮することができないという問題があった。
【課題を解決するための手段】
【０００７】
そこで、本発明の静電容量検出回路は、タッチパネル上に形成された第１の静電容量と第２の静電容量の容量値の差を検出する静電容量検出回路において、
第１のクロック、第２のクロック、及び第３のクロックを発生するクロック発生回路と、前記第１のクロックが第１のレベルの時に、前記第１の静電容量の容量値と前記第２の静電容量の容量値との差に応じた出力電圧を出力し、前記第１のクロックが第２のレベルの時にリセット電圧を出力する電荷増幅器と、前記第２のクロックに応じて、前記第１のクロックが第１のレベルの時に、前記出力電圧を取り込み、かつ保持する保持回路と、前記第３のクロックに応じて、前記保持回路に保持された前記出力電圧をサンプリングして、デジタルデータを出力するデルタシグマ型ＡＤ変換器と、を備え、前記第３のクロックの周波数を前記第１のクロックの周波数より高く設定したことを特徴とするものである。
【発明の効果】
【０００８】
本発明の静電容量検出回路によれば、デルタシグマ型ＡＤ変換器のサンプリング・クロックの周波数を電荷増幅器のアンプ・クロック（＝センシング・クロック）の周波数より高くすると共に、電荷増幅器とデルタシグマ型ＡＤ変換器との間に、電荷増幅器の出力電圧を保持する保持回路を挿入することにより、デルタシグマ型ＡＤ変換器の精度（量子化ノイズ）を劣化させることなく、データ更新レートを短縮することが可能になる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態における静電容量検出回路を含む、静電容量型タッチセンサの全体構成を示す図である。
【図２】駆動回路の動作タイミング図である。
【図３】本発明の実施形態における静電容量検出回路の回路図である。
【図４】本発明の実施形態における静電容量検出回路の動作タイミング図である。
【図５】参考例における静電容量検出回路の回路図である。
【図６】参考例における静電容量検出回路の動作タイミング図である。
【図７】タッチパネルの断面図である。
【図８】電荷増幅器の回路図である。
【図９】電荷増幅器の動作を説明する図である。
【図１０】電荷増幅器の特性を示す図である。
【図１１】トラックホールド回路の構成を示す回路図である。
【図１２】デルタシグマ型ＡＤ変換器の構成を示すブロック図である。
【発明を実施するための形態】
【００１０】
図１は、本発明の実施形態における静電容量検出回路を含む、静電容量型タッチセンサの全体構成を示す図である。
【００１１】
静電容量型タッチセンサは、タッチパネル１と静電容量検出回路１１を含んで構成される。タッチパネル１は、ガラス等の絶縁体からなる基板１ａで形成され、基板１ａ上に、ｍ本のＸラインＸＬ１〜ＸＬｍがＸ方向に形成されている。また、基板１ａ上に、ＸラインＸＬ１〜ＸＬｍと交差するようにｎ本のＹラインＹＬ１〜ＹＬｎがＹ方向に形成されている。ＸラインＸＬ１〜ＸＬｍとＹラインＹＬ１〜ＹＬｎは絶縁層を介して互いに絶縁され、かつ容量結合している。これらのＸラインＸＬ１〜ＸＬｍ及びＹラインＹＬ１〜ＹＬｎは、ＩＴＯ等の透明電極又は通常電極で形成される。
【００１２】
静電容量検出回路１１は、タッチパネル１のＸラインＸＬ１〜ＸＬｍを選択的に駆動し、ＹラインＹＬ１〜ＹＬｎの容量変化を検出することで、タッチ位置を検出する。この場合、ＸラインＸＬ１〜ＸＬｍは駆動ライン、ＹラインＹＬ１〜ＹＬｎはセンスラインになる。
【００１３】
静電容量検出回路１１は、スイッチＳＸ１〜ＳＸｍとＸ選択回路１２から構成された駆動回路、Ｙ選択回路１３、電荷増幅器１４、トラックホールド回路１５、デルタシグマ型ＡＤ変換器１６、クロック発生回路１７を含んで構成される。
【００１４】
クロック発生回路１７は、電荷増幅器１４の動作クロックであるアンプ・クロックAMP_CLK（センシング・クロック）、トラックホールド回路１５のトラックホールド・クロックTH_CLK、デルタシグマ型ＡＤ変換器１６のサンプリング・クロックADC_CLKを発生する。
【００１５】
スイッチＳＸｉ（ｉ＝１〜ｍ）の第１の端子には、クロック発生回路１７からのアンプ・クロックAMP_CLKがバッファ１８を介してアンプ・クロックAMP_CLKが印加されている。アンプ・クロックAMP_CLKは、ＨレベルとＬレベルを繰り返すクロックであり、Ｈレベルは静電容量検出回路１１の電源電圧であるＶＤＤ、Ｌレベルは０Ｖになっている。アンプ・クロックAMP_CLKのＨレベルとして、電源電圧ＶＤＤの代わりに、ＶＤＤとは異なる電圧Ｖｒｅｆを用いることもできるが、その場合にはオペアンプで回路を構成する必要がある。アンプ・クロックAMP_CLKのＨレベルとして、電源電圧ＶＤＤを用いることにより、通常のインバータやバッファ等のロジック回路で回路を構成することができ、ＬＳＩのチップサイズを考慮すると、オペアンプを用いない点で有利である。
【００１６】
スイッチＳＸｉ（ｉ＝１〜ｍ）の第２の端子には、対応するＸラインＸＬｉ（ｉ＝１〜ｍ）が接続されている。スイッチＳＸｉがオンすると、ＸラインＸＬｉにアンプ・クロックAMP_CLKが供給されるようになっている。Ｘ選択回路１２は、スイッチＳＸ１〜ＳＸｍのオンオフを制御する制御信号φ１〜φｍを出力する。制御信号φ１〜φｍはパルス信号である。
【００１７】
図２は、上述のようにスイッチＳＸ１〜ＳＸｍとＸ選択回路１２から構成された駆動回路の動作タイミング図の一例である。先ず、制御信号φ１がＨレベルの期間、他の制御信号φ２〜φｍはＬレベルであり、スイッチＳＸ１だけがオンする。したがって、この期間はＸラインＸＬ１のみに、アンプ・クロックAMP_CLKが供給される。次に、制御信号φ２がＨレベルの期間、他の制御信号φ１，φ３〜φｍはＬレベルであり、スイッチＳＸ２だけがオンする。したがって、この期間はＸラインＸＬ２にのみ、アンプ・クロックAMP_CLKが供給される。以下、同様に、スキャンが行われる。なお、スキャン方法は順次ではなくランダムでも良い。
【００１８】
Ｙ選択回路１３は、各スイッチＳＸ１〜ＳＸｍがオンしている期間毎に、ＹラインＹＬ１〜ＹＬｎの中から、第１のＹラインＹＬｓと第２のＹラインＹＬｓ＋１を順次選択する。つまり、第１のＹラインＹＬ１と第２のＹラインＹＬ２が選択され、次に、第３のＹラインＹＬ３と第４のＹラインＹＬ４が選択され、次に、第５のＹラインＹＬ５と第６のＹラインＹＬ６が選択されるというように、スキャンが行われる。なお、スキャン方法は順次ではなくランダムでも良い。
【００１９】
選択された第１及び第２のＹラインＹＬｓ，ＹＬｓ＋１は、それぞれ電荷増幅器１４の非反転入力端子（＋）と反転入力端子（−）に入力される。電荷増幅器１４は、第１のＹラインＹＬｓとＸ選択回路１２により選択されたＸラインＸＬｉとの間の第１の容量値と、第２のＹラインＹＬｓ＋１とＸ選択回路１２により選択されたＸラインＸＬｉとの間の第２の容量値との差に応じた出力電圧AMP_OUTを出力する。
【００２０】
図３は、図１から抽出された静電容量検出回路１１の回路図である。この例では、Ｘ選択回路１２によりＸラインＸＬ１が選択され、Ｙ選択回路１３により、第１のＹラインＹＬ１及び第２のＹラインＹＬ２が選択されている。これにより、ＸラインＸＬ１に、アンプ・クロックAMP_CLKが供給された状態で、第１のＹラインＹＬ１が電荷増幅器１４の非反転入力端子（＋）に接続され、第２のＹラインＹＬ２が電荷増幅器１４の反転入力端子（−）に接続される。
【００２１】
すると、電荷増幅器１４は、アンプ・クロックAMP_CLKがＬレベルの時に、電荷転送モードに設定され、第１のＹラインＹＬ１とＸラインＸＬ１との間に形成される第１の静電容量Ｃ１の第１の容量値ＣＡ１と、第２のＹラインＹＬ２とＸラインＸＬ１の間に形成される第２の静電容量Ｃ２の第２の容量値ＣＡ２との差に応じた出力電圧AMP_OUTを出力する。また、電荷増幅器１４は、アンプ・クロックAMP_CLKがＨレベルの時に、電荷蓄積モードに設定され、出力電圧AMP_OUTは、一定のリセット電圧にリセットされる。
【００２２】
トラックホールド回路１５は、トラックホールド・クロックTH_CLKに応じて、アンプ・クロックAMP_CLKがＨレベル時の出力電圧AMP_OUTを取り込んで、保持する。具体的には、トラックホールド回路１５は、トラックホールド・クロックTH_CLKの立ち上がりに応じて、電荷増幅器１４の出力電圧AMP_OUTをサンプリングし、トラックホールド・クロックTH_CLKの立ち下がりに応じて、その時の電荷増幅器１４の出力電圧AMP_OUTを保持する。
【００２３】
そして、デルタシグマ型ＡＤ変換器１６は、サンプリング・クロックADC_CLKに応じて、トラックホールド回路１５の出力電圧T/H_OUTをサンプリングして、ＮビットのデジタルデータAD_OUTを出力する。
【００２４】
この場合、デルタシグマ型ＡＤ変換器１６から出力されるＮビットのデジタルデータAD_OUTのデータ更新レートを短縮するために、デルタシグマ型ＡＤ変換器１６のサンプリング・クロックADC_CLKの周波数は、電荷増幅器１４電荷転送モードにおけるアンプ・クロックAMP_CLKの周波数より高く設定される。この時、静電容量型タッチセンサの高速動作のために、電荷増幅器１４のアンプ・クロックAMP_CLKの周波数は、その上限値（一般には２５０ＫＨｚ程度）に設定されることが好ましい。電荷増幅器１４のアンプ・クロックAMP_CLKの周波数の上限値は、図３の例で言えば、タッチパネル１上に形成されたＸラインＸＬ１が有する寄生抵抗と寄生容量によって決定される固有の周波数である。
【００２５】
トラックホールド回路１５は、電荷増幅器１４の出力電圧AMP_OUTを補間するために設けられている。すなわち、デルタシグマ型ＡＤ変換器１６のサンプリング・クロックADC_CLKの周波数を電荷増幅器１４のアンプ・クロックAMP_CLKの周波数より高くすると、デルタシグマ型ＡＤ変換器１６は、電荷増幅器１４の有効な出力電圧である、電荷転送モードにおける出力電圧AMP_OUTだけでなく、電荷増幅器１４の電荷蓄積モードにおけるリセット電圧をサンプリングしてしまうことになる。そこで、トラックホールド回路１５を電荷増幅器１４とデルタシグマ型ＡＤ変換器１６の間に挿入することにより、電荷増幅器１４の電荷転送モードにおける出力電圧AMP_OUTだけを周期的に取り込んで保持するようにしている。
【００２６】
また、アンプ・クロックAMP_CLKがＬレベルの時における電荷増幅器１４の出力電圧AMP_OUTが安定化するためには、一定の時間がかかるため、トラックホールド回路１５は、安定化した出力電圧AMP_OUTを取り込んで、保持するために、出力電圧AMP_OUTを取り込む、トラックホールド・クロックTH_CLKの立ち上がりのタイミングは、アンプ・クロックAMP_CLKの立ち下がり（ＨレベルからＬレベルへの変化）のタイミングより遅らせることが好ましい。
【００２７】
＝＝静電容量検出回路１１の動作＝＝
次に、静電容量検出回路１１の動作を図４に基づいて説明する。先ず、スタンバイ信号ＳＴＢＹがＬレベルになると、静電容量検出回路１１のスタンバイ状態が解除される。すると、クロック発生回路１７は、所定の待機時間（Wait Time）、例えば、２μｓｅｃの経過後に、動作を開始し、アンプ・クロックAMP_CLK、トラックホールド・クロックTH_CLK、及びサンプリング・クロックADC_CLKを発生する。これにより、電荷増幅器１４、トラックホールド回路１５及びデルタシグマ型ＡＤ変換器１６は動作状態となる。
【００２８】
トラックホールド回路１５は、トラックホールド・クロックTH_CLKの立ち上がりに応じて、電荷増幅器１４の電荷転送モードにおける出力電圧AMP_OUTをサンプリングし、トラックホールド・クロックTH_CLKの立ち下がりに応じて、その時の電荷増幅器１４の出力電圧AMP_OUTを保持する。なお、電荷増幅器１４は、後述するように、２つの電圧Ｖｏｐ、Ｖｏｍを差動形式で出力し、出力電圧AMP_OUTはＶｏｐ−Ｖｏｍで定義されるものである。図４においては、Ｖｏｐ、Ｖｏｍの波形が図示されている。
【００２９】
そして、デルタシグマ型ＡＤ変換器１６は、サンプリング・クロックADC_CLKに応じて、トラックホールド回路１５の出力電圧T/H_OUTをサンプリングして、ＮビットのデジタルデータAD_OUTを出力する。この場合、Ｎビットは例えば９６ビットである。なお、図４においては、デルタシグマ型ＡＤ変換器１６の量子化器２２から出力されるデジタルデータBIT_STREAMが図示されている。デジタルデータBIT_STREAMは、後述するように、デジタルフィルタ２４を通して、ＮビットのデジタルデータAD_OUTとして出力される。
【００３０】
デルタシグマ型ＡＤ変換器１６のサンプリング・クロックADC_CLKの周波数は、電荷増幅器１４のアンプ・クロックAMP_CLKの周波数より高く設定されているので、デルタシグマ型ＡＤ変換器１６から出力されるＮビットのデジタルデータAD_OUTのデータ更新レートを短縮することができる。すなわち、デルタシグマ型ＡＤ変換器１６を２次のデルタシグマ型ＡＤ変換器で構成し、出力段にあるデジタルフィルタに、３段のＣＩＣ（カスコード・インテグレーテッド・コムフィルタ）を用いた場合、ＡＤ変換精度を確保するためには、例えばオーバーサンプリング・レシオＯＳＲ＝３２の場合、９６個のサンプリング・クロックADC_CLKをデルタシグマ型ＡＤ変換器１６に入力する必要がある。この場合、サンプリング・クロックADC_CLKの周波数を高くすることにより、ＡＤ変換精度を劣化させることなく、データ更新レートを短縮することができるのである。
【００３１】
図５は、参考例における静電容量検出回路の回路図、図６はその動作タイミング図である。参考例における静電容量検出回路においては、デルタシグマ型ＡＤ変換器１６のサンプリング・クロックADC_CLKの周波数と、電荷増幅器１４のアンプ・クロックAMP_CLKの周波数とは同じになっている。デルタシグマ型ＡＤ変換器１６は、電荷増幅器１４の電荷転送モードにおける出力電圧AMP_OUTをサンプリングするので、トラックホールド回路１５も設けられていない。このため、デルタシグマ型ＡＤ変換器１６のデータ更新レートはアンプ・クロックAMP_CLKの周波数の上限値（一般には２５０ＫＨｚ程度）で決定されることになり、それ以上、データ更新レートを短縮することができない。
【００３２】
＝＝静電容量型タッチセンサとしての動作＝＝
次に、静電容量型タッチセンサとしての全体としての動作を説明する。図７は、タッチパネル１の断面図である。図示のように、基板１ａ上にＸラインＸＬ１が配置され、絶縁層３０を介して、その上方に第１のＹラインＹＬ１と第２のＹラインＹＬ１が配置されている。
【００３３】
人の指がタッチしていない状態では、第１のＹラインＹＬ１とＸラインＸＬ１との間に形成される第１の静電容量Ｃ１の第１の容量値ＣＡ１と、第２のＹラインＹＬ２とＸラインＸＬ１の間に形成される第２の静電容量Ｃ２の第２の容量値ＣＡ２は等しい。（ＣＡ１＝ＣＡ２）すると、電荷増幅器１４の電荷転送モードにおける出力電圧AMP_OUTは０Ｖである。人の指が第１のＹラインＹＬ１とＸラインＸＬ１の交差点のポイントＰ１をタッチすると、第１の容量値ＣＡ１が第２の容量値ＣＡ２に対して変化する。これは、人間の指は導電性を持っておりグランド接地として働く場合に、指とＸラインＸＬ１、指と第１のＹラインＹＬ１との間の電気力線に変化が生じ、静電容量が変化するためである。
【００３４】
この結果、例えば、ＣＡ１＜ＣＡ２の時、電荷増幅器１４の出力電圧AMP_OUTはマイナス（−）の電圧となる。その後、Ｙ選択回路１３によりスキャンが行われるが、Ｙ選択回路１３により選択された他の二本のＹライン（例えば、ＹラインＹＬ３、ＹラインＹＬ４）については、電荷増幅器１４の出力電圧AMP_OUTは常に０Ｖである。このようにして、電荷増幅器１４の出力電圧AMP_OUTに基づいてタッチ位置を検出することができる。
【００３５】
次に、マルチタッチの検出について説明する。図１に示すように、タッチパネル１上のポイントＰ１，Ｐ２が同時にタッチされたとする。この場合、ポイントＰ１については、上述のように、ＸラインＸＬ１を駆動した状態で同様に検出が行われる。
【００３６】
そして、ポイントＰ２については、次のＸラインＸＬ２を駆動した状態で検出が行われる。Ｙ選択回路１３により、第１のＹラインＹＬ１と第２のＹラインＹＬ２が選択されると、ＸラインＸＬ２にアンプ・クロックAMP_CLKが供給された状態で、第１のＹラインＹＬ１が電荷増幅器１４の非反転入力端子（＋）に接続され、第２のＹラインＹＬ２が電荷増幅器１４の反転入力端子（−）に接続される。この場合は、第２の容量値ＣＡ２が容量値ＣＡ１に対して減少するので、電荷増幅器１４の出力電圧AMP_OUTはプラス（＋）の電圧になる。このようにして、ポイントＰ２が検出される。このように、タッチパネル１上の各交差点はＸ、Ｙ方向スキャンにより、個別に検出されるので、図１に示すようなポイントＰ１，Ｐ２のタッチと、ポイントＰ３，Ｐ４のタッチも区別することが可能である。
【００３７】
また、本実施形態によれば、差動容量検出方式を採用しているので、ノイズ耐性を向上させることができる。例えば、選択された第１のＹラインＹＬ１と第２のＹラインＹＬ２にノイズが印加された場合、ノイズは互いにキャンセルされ、ノイズの影響が電荷増幅器１４の出力電圧AMP_OUTに出ることが抑制される。
【００３８】
なお、Ｙ選択回路１３は、ＹラインＹＬ１〜ＹＬｎの中から、互いに隣接した第１のＹラインＹＬｓと第２のＹラインＹＬｓ＋１を順次選択するが、Ｙ選択回路１３は、隣接しない二本のＹラインをランダムに選択しても良い。
【００３９】
また、Ｙ選択回路１３は、一本の第１のＹラインＹＬｓだけを順次選択するようにしても良い。この場合、Ｙ選択回路１３により選択された第１のＹラインＹＬｓが電荷増幅器１４の非反転入力端子（＋）に接続される。電荷増幅器１４の反転入力端子（−）には、ＹラインＹＬ１〜ＹＬｎの中のいずれか一本のＹラインが接続される。あるいは、電荷増幅器１４の反転入力端子（−）には、ＹラインＹＬ１〜ＹＬｎ以外のダミーのＹラインを接続しても良い。ダミーのＹラインは、ＹラインＹＬ１〜ＹＬｎと同様に、ＸラインＸＬ１〜ＸＬｍと交差する。
【００４０】
電荷増幅器１４の出力電圧AMP_OUTは、前述のように、トラックホールド回路１５を介して、デルタシグマ型ＡＤ変換器１６に入力され、ＮビットのデジタルデータAD_OUT
に変換される。ＮビットのデジタルデータAD_OUTは、インターフェース回路を介して、タッチセンサの外部に出力される。そして、外部に設けられたマイクロコンピュータ（不図示）により受信され、タッチ位置の決定のための信号処理が行われる。
【００４１】
以下、電荷増幅器１４、トラックホールド回路１５及びデルタシグマ型ＡＤ変換器１６の具体的な構成を説明する。
【００４２】
＝＝電荷増幅器１４の構成＝＝
電荷増幅器１４の具体的な構成を図８及び図９に基づいて説明する。図８に示すように、破線で囲まれた部分が基板１ａであり、第１の静電容量Ｃ１と第２の静電容量Ｃ２が形成される。第１の静電容量Ｃ１、第２の静電容量Ｃ２は、それぞれ図７のＣ１、Ｃ２に対応するものである。
【００４３】
第１の静電容量Ｃ１と第２の静電容量Ｃ２との接続点には、アンプ・クロックAMP_CLKが印加される。アンプ・クロックAMP_CLKは、交互にスイッチングするスイッチＳＷ１、ＳＷ２からなるスイッチ回路で作成することができる。すなわち、スイッチＳＷ１が閉じスイッチＳＷ２が開くと接地電圧（０Ｖ）を出力し、スイッチＳＷ１が開きスイッチＳＷ２が閉じると、電源電圧ＶＤＤ（プラス電圧）を出力する。
【００４４】
また、第１の静電容量Ｃ１に直列に第３の静電容量Ｃ３が接続され、第２の静電容量Ｃ２に直列に第４の静電容量Ｃ４が接続される。ここで、Ｃ３、Ｃ４の容量値ＣＡ３、ＣＡ４は互いに等しく、ＣＡ１、ＣＡ２と同程度であることが好ましい。
【００４５】
第３の静電容量Ｃ３と第４の静電容量Ｃ４との接続点には、反転アンプ・クロック＊AMP_CLKが印加される。反転アンプ・クロック＊AMP_CLKは、アンプ・クロックAMP_CLKを反転したものである。アンプ・クロックAMP_CLKは、交互にスイッチングするスイッチＳＷ３、ＳＷ４からなるスイッチ回路で作成することができる。つまり、スイッチＳＷ３が閉じスイッチＳＷ４が開くと接地電圧（０Ｖ）を出力し、スイッチＳＷ３が開きスイッチＳＷ４が閉じると、電源電圧ＶＤＤ（プラス電圧）を出力する。
【００４６】
１９は、一般的な差動増幅器であり、その非反転入力端子（＋）に第１及び第３の静電容量Ｃ１、Ｃ３の接続点からの引き出された配線が接続され、その反転入力端子（−）に第２及び第４の静電容量Ｃ２、Ｃ４の接続点からの引き出された配線が接続される。
【００４７】
また、差動増幅器１９の反転出力端子（−）と非反転入力端子（＋）の間にフィードバック容量Ｃｆが接続され、差動増幅器１９の非反転出力端子（＋）と反転入力端子（−）の間に同じフィードバック容量Ｃｆが接続される。フィードバック容量Ｃｆの容量値をＣＡｆとする。
【００４８】
さらに、スイッチＳＷ５が差動増幅器１９の反転出力端子（−）と非反転入力端子（＋）の間に接続され、スイッチＳＷ６が差動増幅器１９の非反転出力端子（＋）と反転入力端子（−）の間に接続される。スイッチＳＷ５，ＳＷ６は同時にスイッチングする。つまり、スイッチＳＷ５，ＳＷ６が閉じると、差動増幅器１９の反転出力端子（−）と非反転入力端子（＋）とが短絡されると共に、差動増幅器１９の非反転出力端子（＋）と反転入力端子（−）とが短絡される。
【００４９】
差動増幅器１９の反転出力端子（−）の電圧をＶｏｍとし、差動増幅器１９の非反転出力端子（＋）の電圧をＶｏｐとすると、両者の差電圧が電荷増幅器１４の出力電圧AMP_OUT（＝Ｖｏｐ−Ｖｏｍ）になる。
【００５０】
次に、上記構成の回路の動作を図９に基づき説明する。この回路は電荷蓄積モードと電荷転送モードという２つの動作モードを有しており、この２つの動作モードが交互に多数回繰り返される。
【００５１】
先ず、図９（ａ）の電荷蓄積モードの時は、アンプ・クロックAMP_CLKはＨレベル（ＶＤＤ）、反転アンプ・クロック＊AMP_CLKはＬレベル（０Ｖ）である。すると、第１及び第２の静電容量Ｃ１、Ｃ２に電源電圧ＶＤＤが印加される。また、第３及び第４の静電容量Ｃ３、Ｃ４に接地電圧（０Ｖ）が印加される。
【００５２】
また、ＳＷ５及びＳＷ６が閉じる。これにより、差動増幅器１９の反転出力端子（−）と非反転入力端子（＋）とが短絡され、非反転出力端子（＋）と反転入力端子（−）とが短絡される。この結果、ノードＮ１（反転入力端子（−）に接続されたノード）の電圧、ノードＮ２（非反転入力端子（＋）に接続されたノード）の電圧、反転出力端子（−）の電圧Ｖｏｍ、非反転出力端子（＋）の電圧Ｖｏｐは、それぞれリセット電圧１／２ＶＤＤになる。ただし、差動増幅器１９のコモンモード電圧を電源電圧ＶＤＤの１／２である１／２ＶＤＤとする。
【００５３】
次に、図９（ｂ）の電荷転送モードの時は、アンプ・クロックAMP_CLKはＬレベル（０Ｖ）、反転アンプ・クロック＊AMP_CLKはＨレベル（ＶＤＤ）である。すると、第１及び第２の静電容量Ｃ１、Ｃ２に接地電圧（０Ｖ）が印加される。また、第３及び第４の静電容量Ｃ３、Ｃ４に電源電圧ＶＤＤが印加される。また、ＳＷ５及びＳＷ６が開く。
【００５４】
この場合、ＣＡ３＝ＣＡ４＝Ｃであり、Ｃ１、Ｃ２の初期状態の容量値をＣとする。また、人間の指がタッチパッドに近づいた場合のＣ１、Ｃ２の容量差をΔＣとする。つまり、ＣＡ１−ＣＡ２＝ΔＣである。すると、ＣＡ１＝Ｃ＋１／２ΔＣ、ＣＡ２＝Ｃ−１／２ΔＣが成り立つ。
【００５５】
ノードＮ１の電荷量は以下の通りである。
【００５６】
電荷蓄積モードにおいて、
ノードＮ１の電荷量＝（Ｃ−１／２ΔＣ）・（−１／２ＶＤＤ）＋Ｃ・（１／２ＶＤＤ）＋ＣＡｆ・０    ・・・（１）
ここで、（Ｃ−１／２ΔＣ）・（−１／２ＶＤＤ）はＣ２の電荷量であり、Ｃ・（１／２ＶＤＤ）はＣ４の電荷量、ＣＡｆ・０（＝０）はＣｆの電荷量である。
【００５７】
電荷転送モードにおいて、
ノードＮ１の電荷量＝（Ｃ−１／２ΔＣ）・（１／２ＶＤＤ）＋Ｃ・（−１／２ＶＤＤ）＋ＣＡｆ・（Ｖｏｐ−１／２ＶＤＤ）    ・・・（２）
ここで、（Ｃ−１／２ΔＣ）・（１／２ＶＤＤ）はＣ２の電荷量、Ｃ・（−１／２ＶＤＤ）はＣ４の電荷量、ＣＡｆ・（Ｖｏｐ−１／２ＶＤＤ）はＣｆの電荷量である。
【００５８】
電荷蓄積モードと電荷転送モードとにおいて、ノードＮ１の電荷量は等しいから、数式（１）＝数式（２）である。
【００５９】
この方程式をＶｏｐについて解くと次式が得られる。
【００６０】
Ｖｏｐ＝（１＋ΔＣ／ＣＡｆ）・（１／２ＶＤＤ）    ・・・（３）
同様に、ノードＮ２について電荷量を求め、電荷保存則を適用し、その方程式をＶｏｍについて解くと、次式が得られる。
【００６１】
Ｖｏｍ＝（１−ΔＣ／ＣＡｆ）・（１／２ＶＤＤ）    ・・・（４）
数式（３）、数式（４）から、電荷増幅器１４の出力電圧AMP_OUTを求める。
【００６２】
AMP_OUT＝Ｖｏｐ−Ｖｏｍ＝（ΔＣ／ＣＡｆ）・ＶＤＤ    ・・・（５）
即ち、図１０に示すように、電荷増幅器１４の出力電圧AMP_OUTは、容量値ＣＡ１、ＣＡ２の容量差ΔＣに比例して変化することがわかる。
＝＝トラックホールド回路１５の構成＝＝
トラックホールド回路１５の構成を図１１に基づいて説明する。トラックホールド回路１５の第１及び第２の入力端子ＩＮ１，ＩＮ２には、電荷増幅器１４の出力電圧AMP_OUTが印加される。すなわち、第１の入力端子ＩＮ１に電荷増幅器１４の反転出力端子（−）の電圧Ｖｏｍが印加され、第２の入力端子ＩＮ２に電荷増幅器１４の非反転出力端子（＋）の電圧Ｖｏｐが印加される。第１の入力端子ＩＮ１には、トラックホールド・クロックTH_CLKによってスイッチングが制御された第１のアナログスイッチＡＳＷ１が接続され、第１のアナログスイッチＡＳＷ１にオペアンプから成る第１のバッファＢｕｆｆ１が直列に接続されている。第１のアナログスイッチＡＳＷ１と、第１のバッファＢｕｆｆ１の非反転入力端子（＋）の間に、第１の保持容量ＣＨ１が接続されている。
【００６３】
同様に、第２の入力端子ＩＮ２には、トラックホールド・クロックTH_CLKによってスイッチングが制御された第２のアナログスイッチＡＳＷ２が接続され、第２のアナログスイッチＡＳＷ２にオペアンプから成る第２のバッファＢｕｆｆ２が直列に接続されている。第２のアナログスイッチＡＳＷ２と第２のバッファＢｕｆｆ２の非反転入力端子（＋）の間に、第２の保持容量ＣＨ２が接続されている。
【００６４】
このトラックホールド回路１５は、トラックホールド・クロックTH_CLKの立ち上がりに応じて、電荷増幅器１４の電荷転送モードにおける出力電圧AMP_OUTをサンプリングし、トラックホールド・クロックTH_CLKの立ち下がりに応じて、その時の電荷増幅器１４の出力電圧AMP_OUTを第１及び第２の保持容量ＣＨ１，ＣＨ２で保持する。第１及び第２の保持容量ＣＨ１，ＣＨ２で保持された電荷増幅器１４の出力電圧AMP_OUTは、第１及び第２のバッファＢｕｆｆ１，Ｂｕｆｆ２を介して、出力端子ＯＵＴ１、ＯＵＴ２から、出力電圧T/H_OUTとして出力される。
【００６５】
＝＝デルタシグマ型ＡＤ変換器１６の構成＝＝
デルタシグマ型ＡＤ変換器１６の構成を図１２に基づいて説明する。デルタシグマ型ＡＤ変換器１６は、２次のデルタシグマ型ＡＤ変換器１６であって、第１の積分器２０、第２の積分器２１、量子化器２２、１ビットＤＡ変換器２３及びデジタルフィルタ２４を含んで構成される。入力端子ＩＮは、差動入力端子であり、トラックホールド回路１５の出力電圧T/H_OUTが差動形式で入力される。
【００６６】
このデルタシグマ型ＡＤ変換器１６は、入力信号（トラックホールド回路１５の出力電圧T/H_OUT）と、１ビットＤＡ変換器２３の出力との和を第１の積分器２０で積分し、この第１の積分器２０の出力と１ビットＤＡ変換器２３の出力との和を第２の積分器２１でさらに積分し、この第２の積分器２１の出力を量子化器２２で量子化して１ビットのデジタルデータBIT_STREAMを発生させる。
【００６７】
量子化器２２から出力されたデジタルデータBIT_STREAMは、１ビットＤＡ変換器２３によってアナログ信号に変換されて前記第１の積分器２０と第２の積分器２１のそれぞれの入力に帰還される。量子化器２２のデジタルデータBIT_STREAMは、デジタルフィルタ２４を通して、ＮビットのデジタルデータAD_OUTとして出力される。第１の積分器２０、第２の積分器２１及びデジタルフィルタ２４にはクロック発生回路１７からサンプリング・クロックADC_CLKが入力される。
【符号の説明】
【００６８】
１  タッチパネル      １ａ  基板      １１  静電容量検出回路
１２  Ｘ選択回路      １３  Ｙ選択回路    １４  電荷増幅器
１５  トラックホールド回路  １６  デルタシグマ型ＡＤ変換器
１７  クロック発生回路  １８  バッファ      １９  差動増幅器
２０  第１の積分器      ２１  第２の積分器      ２２  量子化器
２３  １ビットＤＡ変換器      ２４  デジタルフィルタ
【図１】
2012164083.tif 000003
【図２】
2012164083.tif 000004
【図３】
2012164083.tif 000005
【図４】
2012164083.tif 000006
【図５】
2012164083.tif 000007
【図６】
2012164083.tif 000008
【図７】
2012164083.tif 000009
【図８】
2012164083.tif 000010
【図９】
2012164083.tif 000011
【図１０】
2012164083.tif 000012
【図１１】
2012164083.tif 000013
【図１２】
2012164083.tif 000014