(57)【要約】【課題】高いマイグレーション防止性と水素ブロック性とを両立する半導体発光素子、半導体発光素子の保護膜及びその作製方法を提供する。【解決手段】基板１１上に形成された複数の半導体層１２〜１４と、複数の半導体層１２〜１４の電極となる電極部１５、１６及び電極部１７、１８とを有する半導体発光素子において、その保護膜として、複数の半導体層１２〜１４、電極部１５、１６及び電極部１７、１８の周囲を、膜中のＳｉ−Ｈ結合量が１．０×１０20［個／ｃｍ3］以下の窒化珪素からなるＳｉＮ膜２１で被覆する。【選択図】図１
2012151261.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された複数の半導体層と、前記複数の半導体層の電極となる複数の電極部とを有する半導体発光素子において、当該半導体発光素子を保護する保護膜であって、
前記保護膜として、前記複数の半導体層及び前記複数の電極部の周囲を被覆する第１の保護膜を設けると共に、
前記第１の保護膜を、膜中のＳｉ−Ｈ結合量が１．０×１０20［個／ｃｍ3］以下の窒化珪素としたことを特徴とする半導体発光素子の保護膜。
【請求項２】
請求項１に記載の半導体発光素子の保護膜において、
更に、前記第１の保護膜の周囲を被覆する第２の保護膜を設けると共に、
前記第１の保護膜を、膜厚１０ｎｍ以上とし、
前記第２の保護膜を、酸化珪素としたことを特徴とする半導体発光素子の保護膜。
【請求項３】
請求項２に記載の半導体発光素子の保護膜において、
更に、前記第２の保護膜の周囲を被覆する第３の保護膜を設けると共に、
前記第３の保護膜を、前記第１の保護膜と同じく、膜中のＳｉ−Ｈ結合量が１．０×１０20［個／ｃｍ3］以下の窒化珪素とすると共に、当該膜厚を１０ｎｍ以上としたことを特徴とする半導体発光素子の保護膜。
【請求項４】
請求項３に記載の半導体発光素子の保護膜において、
前記複数の半導体層の少なくとも１つをｐ型ＧａＮからなる半導体層とすることを特徴とする半導体発光素子の保護膜。
【請求項５】
請求項１から請求項４のいずれか１つに記載の半導体発光素子の保護膜において、
前記複数の電極部の少なくとも１つが銀を含有する金属からなることを特徴とする半導体発光素子の保護膜。
【請求項６】
請求項１から請求項５のいずれか１つに記載の半導体発光素子の保護膜を用いたことを特徴とする半導体発光素子。
【請求項７】
基板上に形成された複数の半導体層と、前記複数の半導体層の電極となる複数の電極部とを有する半導体発光素子において、当該半導体発光素子を保護する保護膜の作製方法であって、
前記保護膜として、前記複数の半導体層及び前記複数の電極部の周囲を被覆する第１の保護膜を設け、膜中のＳｉ−Ｈ結合量が１．０×１０20［個／ｃｍ3］以下の窒化珪素から形成することを特徴とする半導体発光素子の保護膜の作製方法。
【請求項８】
請求項７に記載の半導体発光素子の保護膜の作製方法において、
前記第１の保護膜を、膜厚１０ｎｍ以上とすると共に、
更に、前記第１の保護膜の周囲を被覆する第２の保護膜を設け、酸化珪素から形成することを特徴とする半導体発光素子の保護膜の作製方法。
【請求項９】
請求項８に記載の半導体発光素子の保護膜の作製方法において、
更に、前記第２の保護膜の周囲を被覆する第３の保護膜を設け、前記第１の保護膜と同じく、膜中のＳｉ−Ｈ結合量が１．０×１０20［個／ｃｍ3］以下の窒化珪素から形成すると共に、当該膜厚を１０ｎｍ以上とすることを特徴とする半導体発光素子の保護膜の作製方法。
【請求項１０】
請求項９に記載の半導体発光素子の保護膜の作製方法において、
前記複数の半導体層の少なくとも１つをｐ型ＧａＮからなる半導体層から形成することを特徴とする半導体発光素子の保護膜の作製方法。
【請求項１１】
請求項７から請求項１０のいずれか１つに記載の半導体発光素子の保護膜の作製方法において、
前記複数の電極部の少なくとも１つが銀を含有する金属からなることを特徴とする半導体発光素子の保護膜の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子、半導体発光素子の保護膜及びその作製方法に関する。
【背景技術】
【０００２】
半導体発光素子として、省エネで長寿命を実現できる白色ＬＥＤ（Light Emitting Diode）は、新しい屋内・屋外照明材料として期待されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−０４１４０３号公報
【特許文献２】特開２００７−１８９０９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
現在、省エネと長寿命を両立できる白色ＬＥＤは、省電力タイプに限られている。そのため、低消費電力で長寿命なメリットを生かしつつ、既存照明の置き換えをするには、低出力のＬＥＤチップを複数個使用しなければならず、コストが高くなる原因となっていた。
【０００５】
照明の使用ＬＥＤチップ数を減らすには、１チップあたりの光出力を上げる必要がある。しかしながら、ＬＥＤ素子には、高出力化のために大電力を投入すると、発熱が増え、発熱が増えると発光効率が低下するという、発熱と発光効率低下の悪循環があり、最終的には、熱で素子が破壊されるか、効率が低下し、寿命も短くなるという問題がある。熱で寿命が短くなるのは、素子を高温で使用すると、電極部に使用されているＡｇのイオンマイグレーションが加速され、短絡による素子故障が発生しやすくなるからである。
【０００６】
又、Ａｇは水分と反応することでもマイグレーションが加速する。そのため、Ａｇを水分から守る保護膜をＬＥＤ素子に用いると、マイグレーションが抑制でき、高出力素子の信頼性改善に有効である。一方、この保護膜には、素子内で発生した光を効率よく素子外部まで取り出せるように、高い光透過性が求められる。なぜなら、投入した電力のうち、最終的に外に出てくる光以外は全て熱となり、素子温度を上昇させるからである。従って、保護膜の光透過率が高ければ、光取出し効率が上がり、電流投入量も少なくでき、素子の効率を上げることができる。又、発熱やマイグレーションによる素子故障を抑制することも可能である。
【０００７】
又、水素（Ｈ、Ｈ+等も含む）によりＬＥＤ素子が劣化することが分かっている。これは、活性層の片側にあるＰ型ＧａＮに保護膜中に含まれる水素が拡散し、キャリアが水素に取られ、ｐ型ＧａＮの抵抗が高くなることで発光が弱くなってしまうためである。更に、ＬＥＤ素子のプロセスでは、半導体と金属のコンタクト抵抗を減らすために、水素を含む雰囲気下でアニール処理を施しており、水素が混入しやすい環境に曝される。
【０００８】
ここで、従来例１として、特許文献１のＬＥＤ素子構造を図８に示して、その問題点を説明する。なお、図８中、符号６１はサファイア基板、６２はｎ型ＧａＮからなるｎ型半導体層、６３は活性層、６４はｐ型ＧａＮからなるｐ型半導体層、６５はｐ電極、６６はｐパッド、６７はｎ電極、６８はｎパッド、７１はＳｉＮ膜、７２はＳｉＯ膜である。このｐ電極６５は、Ａｇ／Ｎｉ／Ｐｔからなる多層構造である。又、図中の矢印は、透過光の様子を示している。
【０００９】
図８に示す従来のＬＥＤ素子構造においては、保護膜として、防水性の高いＳｉＮ膜７１をｐ電極６５の周辺部にのみ用い、その後、全体にＳｉＯ膜７２を成膜している。上記素子構造においては、ｐ電極６５中のＡｇが半導体側面まで拡散した場合、ＳｉＯ膜７２では防水性が低いため、マイグレーションが進行し易い。又、一般的に、ＳｉＮ膜７１はＳｉＯ膜７２より光の透過率が低いため、ｐ電極６５の周辺で透過率が低くなり、外部への光取出し効率が低下する。又、保護膜（ＳｉＮ膜７１、ＳｉＯ膜７２）中に含まれる水素が拡散して、ｐ型ＧａＮからなるｐ型半導体層６４の抵抗を高くする。又、ＬＥＤ素子のプロセスでは、水素を含む雰囲気下でアニール処理が施されるため、水素が混入しやすく、この水素が拡散して、ｐ型半導体層６４の抵抗を高くする。
【００１０】
又、従来例２として、特許文献２のＬＥＤ素子構造を図９に示して、その問題点を説明する。なお、図９において、図８と同等の構成については同じ符号を付す。又、図中の矢印は、透過光の様子を示している。但し、符号８１はＳｉＮ膜である。
【００１１】
図９に示す従来のＬＥＤ素子構造においては、保護膜として、素子全体に防水性の高いＳｉＮ膜８１を用いている。上記素子構造においては、素子全体が透過率の低いＳｉＮ膜８１で覆われているため、素子から外部への光取出し効率が低下する。又、保護膜（ＳｉＮ膜８１）中に含まれる水素が拡散して、ｐ型ＧａＮからなるｐ型半導体層６４の抵抗を高くする。又、ＬＥＤ素子のプロセスでは、水素を含む雰囲気下でアニール処理が施されるため、水素が混入しやすく、この水素が拡散して、ｐ型半導体層６４の抵抗を高くする。特に、通常の条件で形成されるＳｉＮ膜８１は、膜が緻密ではなく、水素が透過し易い。
【００１２】
このように、従来のＬＥＤ素子構造においては、水素がＬＥＤ素子内部に到達してしまい、高いマイグレーション防止性と水素ブロック性の両立が困難であった。
【００１３】
本発明は上記課題に鑑みなされたもので、高いマイグレーション防止性と水素ブロック性とを両立する半導体発光素子、半導体発光素子の保護膜及びその作製方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決する第１の発明に係る半導体発光素子の保護膜は、
基板上に形成された複数の半導体層と、前記複数の半導体層の電極となる複数の電極部とを有する半導体発光素子において、当該半導体発光素子を保護する保護膜であって、
前記保護膜として、前記複数の半導体層及び前記複数の電極部の周囲を被覆する第１の保護膜を設けると共に、
前記第１の保護膜を、膜中のＳｉ−Ｈ結合量が１．０×１０20［個／ｃｍ3］以下の窒化珪素としたことを特徴とする。
【００１５】
上記課題を解決する第２の発明に係る半導体発光素子の保護膜は、
上記第１の発明に記載の半導体発光素子の保護膜において、
更に、前記第１の保護膜の周囲を被覆する第２の保護膜を設けると共に、
前記第１の保護膜を、膜厚１０ｎｍ以上とし、
前記第２の保護膜を、酸化珪素としたことを特徴とする。
【００１６】
上記課題を解決する第３の発明に係る半導体発光素子の保護膜は、
上記第２の発明に記載の半導体発光素子の保護膜において、
更に、前記第２の保護膜の周囲を被覆する第３の保護膜を設けると共に、
前記第３の保護膜を、前記第１の保護膜と同じく、膜中のＳｉ−Ｈ結合量が１．０×１０20［個／ｃｍ3］以下の窒化珪素とすると共に、当該膜厚を１０ｎｍ以上としたことを特徴とする。
【００１７】
上記課題を解決する第４の発明に係る半導体発光素子の保護膜は、
上記第１〜第３のいずれか１つの発明に記載の半導体発光素子の保護膜において、
前記複数の半導体層の少なくとも１つをｐ型ＧａＮからなる半導体層とすることを特徴とする。
【００１８】
上記課題を解決する第５の発明に係る半導体発光素子の保護膜は、
上記第１〜第４のいずれか１つの発明に記載の半導体発光素子の保護膜において、
前記複数の電極部の少なくとも１つが銀を含有する金属からなることを特徴とする。
【００１９】
上記課題を解決する第６の発明に係る半導体発光素子は、
上記第１〜第５のいずれか１つの発明に記載の半導体発光素子の保護膜を用いたことを特徴とする。
【００２０】
上記課題を解決する第７の発明に係る半導体発光素子の保護膜の作製方法は、
基板上に形成された複数の半導体層と、前記複数の半導体層の電極となる複数の電極部とを有する半導体発光素子において、当該半導体発光素子を保護する保護膜の作製方法であって、
前記保護膜として、前記複数の半導体層及び前記複数の電極部の周囲を被覆する第１の保護膜を設け、膜中のＳｉ−Ｈ結合量が１．０×１０20［個／ｃｍ3］以下の窒化珪素から形成することを特徴とする。
【００２１】
上記課題を解決する第８の発明に係る半導体発光素子の保護膜の作製方法は、
上記第７の発明に記載の半導体発光素子の保護膜の作製方法において、
前記第１の保護膜を、膜厚１０ｎｍ以上とすると共に、
更に、前記第１の保護膜の周囲を被覆する第２の保護膜を設け、酸化珪素から形成することを特徴とする。
【００２２】
上記課題を解決する第９の発明に係る半導体発光素子の保護膜の作製方法は、
上記第８の発明に記載の半導体発光素子の保護膜の作製方法において、
更に、前記第２の保護膜の周囲を被覆する第３の保護膜を設け、前記第１の保護膜と同じく、膜中のＳｉ−Ｈ結合量が１．０×１０20［個／ｃｍ3］以下の窒化珪素から形成すると共に、当該膜厚を１０ｎｍ以上とすることを特徴とする。
【００２３】
上記課題を解決する第１０の発明に係る半導体発光素子の保護膜の作製方法は、
上記第７〜第９のいずれか１つの発明に記載の半導体発光素子の製造方法において、
前記複数の半導体層の少なくとも１つをｐ型ＧａＮからなる半導体層から形成することを特徴とする。
【００２４】
上記課題を解決する第１１の発明に係る半導体発光素子の保護膜の作製方法は、
上記第７〜第１０のいずれか１つの発明に記載の半導体発光素子の製造方法において、
前記複数の電極部の少なくとも１つが銀を含有する金属からなることを特徴とする。
【発明の効果】
【００２５】
本発明によれば、半導体発光素子において、従来不可能であった高いマイグレーション防止性と水素ブロック性の両立が可能となり、素子の信頼性を向上させることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る半導体発光素子の実施形態の一例（実施例１）として、その素子構造を示す断面図である。
【図２】図１に示した半導体発光素子のＳｉＮ膜を形成するプラズマ処理装置の構成図である。
【図３】ＳｉＮ膜における膜中水素量（Ｓｉ−Ｈ結合量）とストレス変化量との関係を示すグラフである。
【図４】ＳｉＮ膜における膜中水素量（Ｓｉ−Ｈ結合量）と透過率との関係を示すグラフである。
【図５】本発明に係る半導体発光素子の実施形態の一例（実施例２）として、その素子構造を示す断面図である。
【図６】本発明に係る半導体発光素子のＳｉＮ膜と従来のＳｉＮ膜において、その防水性と膜厚との関係を示すグラフである。
【図７】本発明に係る半導体発光素子の実施形態の他の一例（実施例３）として、その素子構造を示す断面図である。
【図８】従来のＬＥＤ素子構造を示す断面図である。
【図９】従来の他のＬＥＤ素子構造を示す断面図である。
【発明を実施するための形態】
【００２７】
以下、本発明に係る半導体発光素子、半導体発光素子の保護膜及びその作製方法について、その実施形態のいくつかを図１〜図７を参照して説明する。なお、以下に示す実施例では、半導体発光素子としてＬＥＤを用いた例について説明する。
【００２８】
（実施例１）
図１は、本実施例のＬＥＤの素子構造を示す断面図である。又、図中の矢印は、透過光の様子を示している。
【００２９】
本実施例のＬＥＤは、サファイアからなる基板１１上に、ｎ型ＧａＮからなるｎ型半導体層１２、ＧａＮとＩｎＧａＮを交互に積層した多重量子井戸構造からなる活性層１３、ｐ型ＧａＮからなるｐ型半導体層１４が順次積層された半導体層の素子構造である。なお、ｎ型半導体層１２、ｐ型半導体層１４は、各々、ｎ型コンタクト層、ｐ型コンタクト層を含む構造となっている。
【００３０】
そして、積層されたｐ型半導体層１４、活性層１３及びｎ型半導体層１２の一部を、エッチングにより除去することにより、ｎ型半導体層１２のｎ型コンタクト層を露出し、その露出した部分に、半導体層側からＷ／Ｐｔを順次積層して、ｎ電極１７を形成する。一方、ｐ型半導体層１４のｐ型コンタクト層の上面には、半導体層側からＡｇ／Ｎｉ／Ｐｔ順次積層して、ｐ電極１５を形成している。又、バンプ形成のため、ｐ電極１５上には、Ａｕからなるｐパッド１６を形成し、ｎ電極１７上には、Ａｕからなるｎパッド１８を形成している。このように、ｐ電極１５及びｐパッド１６、そして、ｎ電極１７及びｎパッド１８を、各々、積層した半導体層に対する電極部としている。
【００３１】
上述した素子構造において、ｐパッド１６及びｎパッド１８におけるバンプのための開口部を除き、半導体層（ｎ型半導体層１２、活性層１３及びｐ型半導体層１４）及び電極部（ｐ電極１５及びｐパッド１６、ｎ電極１７及びｎパッド１８）の周囲を被覆するように、ＳｉＮ膜２１（第１の保護膜）を積層している。このＳｉＮ膜２１は、絶縁性を有し、水素ブロック性が高いＳｉＮからなり、この１つの層で保護膜を形成している。このように、Ａｇを含有するｐ電極１５の周囲だけでなく、素子全体の周囲を、ＳｉＮ膜２１により保護する構造となる。
【００３２】
前述したように、ＳｉＮからなる保護膜は、通常、防水性は高いが、水素ブロック性が劣るという問題がある。
【００３３】
そこで、本実施例においては、後述するプラズマＣＶＤ（Chemical Vapor Deposition）装置、成膜条件を用いて、ＳｉＮ膜２１の成膜を行うことにより、防水性が高く、水素ブロック性も高い膜質とすることができる。
【００３４】
まず、ＳｉＮ膜２１を形成する際に用いるプラズマＣＶＤ装置について、図２を参照して、その構成を説明する。図２は、ＳｉＮ膜２１を形成するプラズマＣＶＤ装置の一例を示しているが、後述するように、Ｓｉ−Ｈ結合量を少なくして、防水性が高く、水素ブロック性も高い膜質としたり、更には、透過率、絶縁耐圧の改善も図ったりしたい場合には、図２に示すプラズマＣＶＤ装置を用いて、ＳｉＮ膜２１を形成することが望ましい。但し、Ｓｉ−Ｈ結合量を少なくして、防水性が高く、水素ブロック性も高い膜質のＳｉＮ膜を形成できれば、他のプラズマＣＶＤ装置を適用してもよく、例えば、高密度プラズマを用いたプラズマＣＶＤ装置等が好適である。
【００３５】
図２に示すように、プラズマＣＶＤ装置１００は、高い真空度を維持する真空容器１０１を備えている。この真空容器１０１は、筒状容器１０２と天井板１０３からなり、筒状容器１０２の上部に天井板１０３を取り付けることで、外気から密閉された空間を形成している。真空容器１０１には、真空容器１０１の内部を真空状態にする真空装置１０４が設置されている。
【００３６】
天井板１０３の上部にはプラズマを生成させるＲＦアンテナ１０５が設置されている。このＲＦアンテナ１０５には、整合器１０６を介して高周波電源であるＲＦ電源１０７が接続されている。即ち、ＲＦ電源１０７から供給されたＲＦパワーはＲＦアンテナ１０５によりプラズマに供給される。
【００３７】
筒状容器１０２の側壁の上部には、成膜する膜の原料となる原料ガスや不活性ガスを真空容器１０１内に供給するガス供給管１０８が設置されている。ガス供給管１０８には原料ガスや不活性ガスの供給量を制御するガス供給量制御器が設置されている。本実施例では、原料ガスとして、ＳｉＨ4、Ｎ2等を、不活性ガスとして、Ａｒ等を供給している。これらのガスの供給により、真空容器１０１の内部上方には、ＳｉＨ4、Ｎ2及びＡｒ等のプラズマが生成されることとなる。
【００３８】
筒状容器１０２内の下方には、成膜対象である基板１０９を保持する基板支持台１１０が設置されている。この基板支持台１１０は、基板１０９を保持する基板保持部１１１と、この基板保持部１１１を支持する支持軸１１２とにより構成されている。基板保持部１１１の内部には加熱のためのヒータ１１３が設置されており、このヒータ１１３はヒータ制御装置１１４により温度が調整されている。これにより、プラズマ処理中の基板１０９の温度を、例えば、５０〜４００℃に制御することができる。更に、基板保持部１１１には、基板１０９を静電気力で保持する静電チャック機構を設けてもよい。
【００３９】
支持軸１１２には、上下駆動機構（図示省略）が設けられており、図２に示すように、高密度のプラズマ領域から基板１０９を離すこと、つまり、高密度プラズマの影響を受けない位置に基板１０９を配置可能になっている。具体的には、基板保持部１１１は、天井板１０３の下面からの距離が５ｃｍ〜３０ｃｍとなる位置に移動可能であり、例えば、生成されたプラズマ中心から１０ｃｍ以上離れた位置に基板１０９を配置する。このような配置とすることにより、後述の図３のグラフに示すように、膜中水素量（Ｓｉ−Ｈ結合量）が少なく、ストレス変化量の小さいＳｉＮ膜、即ち、水素ブロック性の高いＳｉＮ膜を形成することが可能となる。
【００４０】
そして、上述したプラズマＣＶＤ装置１００には、ＲＦ電源１０７によるＲＦパワーと、真空装置１０４による圧力と、ヒータ制御装置１１４による基板温度と、ガス供給量制御器によるガス供給量と、上下駆動機構による基板位置とを、各々制御可能な主制御装置１１９が設置されている。ここで、図２中の一点鎖線は、主制御装置１１９からＲＦ電源１０７、真空装置１０４、ヒータ制御装置１１４、ガス供給量制御器へ制御信号を送信するための信号線を意味している。
【００４１】
上述したプラズマＣＶＤ装置１００において、主制御装置１１９により、成膜温度、ＲＦパワー、ガス供給量を後述する成膜条件で制御することで、防水性が高く、水素ブロック性も高いＳｉＮ膜２１の成膜が可能となる。
【００４２】
そこで、次に、ＳｉＮ膜２１の成膜条件について説明する。本実施例において、ＳｉＮ膜２１は、ＲＦパワー：３．０ｋＷ、ＳｉＨ4：３０ｓｃｃｍ、Ｎ2：８００ｓｃｃｍ、圧力：２５ｍＴｏｒｒで成膜を行った。このとき、基板１０９にバイアスは印加しない。
【００４３】
なお、この成膜条件は一例であり、以下の成膜条件の範囲とすれば、図３に示すような、水素拡散がない特性を得ることができる。
成膜温度：５０℃〜４００℃
ＳｉＨ4及びＮ2の総流量に対するＲＦパワー：７Ｗ／ｓｃｃｍ以下
ガス流量比：ＳｉＨ4／（ＳｉＨ4＋Ｎ2）＝０．０３６〜０．３３
バイアス印加：無し
【００４４】
成膜条件を変えてＳｉＮ膜を成膜し、そのＳｉＮ膜の膜中水素量（Ｓｉ−Ｈ結合量）とストレス変化量との関係を測定したものが、図３に示すグラフである。
【００４５】
図３において、ＳｉＮ膜中の水素量はＩＲ分析（赤外線分析、例えば、ＦＴＩＲ等）により確認した。具体的には、２１４０ｃｍ-1付近に発生するＳｉ−Ｈ結合のピーク面積から求めたＳｉ−Ｈ結合量を、膜中水素量（Ｓｉ−Ｈ結合量）として測定した。又、ＳｉＮ膜のストレス変化量は、応力測定装置（例えば、ＫＬＡ−Ｔｅｎｃｏｒ製、ＦＬＸ−２３２０）により確認した。具体的には、応力測定装置内のヒータにて、ＳｉＮ膜成膜後の基板を常温→４５０℃まで昇温し、４５０℃で１時間保持した後に常温まで降下させ、その間の応力の変化を測定し、これをストレス変化量とした。
【００４６】
図３に示すように、ストレス変化量は膜中水素量（Ｓｉ−Ｈ結合量）と相関が有り、膜中水素量（Ｓｉ−Ｈ結合量）が多いとストレス変化量も大きく、逆に、膜中水素量（Ｓｉ−Ｈ結合量）が少ないとストレス変化量も小さく、膜中水素量（Ｓｉ−Ｈ結合量）が１×１０20［個／ｃｍ3］以下の場合には、ストレス変化量がゼロとなる。これは、ＳｉＮ膜中の水素（特に、Ｓｉ−Ｈ結合の水素）が少ない場合、膜質が緻密で、水素の移動（透過）を抑制するため、測定時のアニール処理により離脱した水素が少なくなり、膜応力の変化も小さくなるからである。つまり、ＳｉＮ膜のストレス変化は、膜中からの水素の脱離が主要因であり、ストレス変化量がゼロであれば、水素拡散が無いと言える。
【００４７】
上記測定の結果、ＳｉＮ膜の膜中水素量（Ｓｉ−Ｈ結合量）が１×１０20［個／ｃｍ3］以下であれば、ストレス変化量がゼロであり、水素拡散が無い緻密な膜であると言える。このように、本実施例では、ＳｉＮ膜の膜中水素量（Ｓｉ−Ｈ結合量）を１×１０20［個／ｃｍ3］以下とすることで、従来のＳｉＮ膜では不可能であった水素ブロック性を、ＳｉＮ膜のみで可能としている。
【００４８】
又、本実施例で示すプラズマＣＶＤ装置で成膜したＳｉＮ膜の膜中水素量（Ｓｉ−Ｈ結合量）は、図４のグラフ中の実験例に示すように、ＳｉＮ膜の透過率にも相関があり、Ｓｉ−Ｈ結合量を少なくすると、透過率が高くなる性質もある。これは、一般的なプラズマＣＶＤ装置で成膜したＳｉＮ膜（図４のグラフ中の比較例）と比較して、膜中の水素、つまり、不純物が少ないからであり、そのため、膜自体の消衰係数ｋが０．００５以下と極めて低く、その結果、高い透過率が得られていると考えられる。
【００４９】
加えて、本実施例で示すプラズマＣＶＤ装置においては、上述したように、高密度プラズマを生成可能であると共に、高密度のプラズマ領域から基板１０９を離すことができるので、プラズマダメージも低く抑えることができ、一般的なプラズマＣＶＤ装置で成膜したＳｉＮ膜と比較して、絶縁耐圧を高くすることもできる。
【００５０】
又、ＳｉＮ膜２１の膜厚は、素子を物理的に保護可能な膜厚、つまり、素子の半導体層に傷をつけさせない膜厚としており、具体的には、一般的なＬＥＤで使用されている４００〜１０００ｎｍとしている。このような範囲の膜厚において、ＳｉＮ膜２１は、後述する図６からわかるように、十分な防水性を有している。
【００５１】
従って、図１に示した素子構造においては、ごく一部（パッド開口部）を除き、素子全体が上記特性、膜厚を有するＳｉＮ膜２１に覆われているので、素子の側壁において、内部への水分の侵入を防いで、ｐ電極１５中のＡｇのマイグレーションを抑制することができ、高いマイグレーション防止性が得られる。
【００５２】
又、ＳｉＮ膜２１は、水素ブロック性も高いので、ｐ型ＧａＮからなるｐ型半導体層１４の高抵抗化を防止し、ＬＥＤ素子の劣化を防止することができる。又、水素を含む雰囲気下でアニール処理を施す場合でも、水素の素子内部への侵入をＳｉＮ膜２１により防ぐことができる。
【００５３】
加えて、従来のＳｉＮ膜と比較して、ＳｉＮ膜２１は膜自体の透過率が高く、絶縁耐圧も高いので、保護膜としての透過率、絶縁耐圧が向上し、その結果、ＳｉＮ膜２１の膜厚を厚くする必要もなく、そのエッチングも不要であるので、成膜コストを抑えることができる。一方、従来例１では、ＳｉＮ膜７１をｐ電極６５の周辺部のみ形成するため、ＳｉＯ膜７２を成膜する前に、全体についたＳｉＮ７１膜を一部除去する工程が必要となり、成膜コストが高くなり、又、従来例２では、ＳｉＮ膜８１は、一般的に、ＳｉＯ膜よりも絶縁耐圧が低いため、絶縁性を確保するには膜厚を厚くする必要があり、成膜に時間がかかり成膜コストが高くなる。
【００５４】
水素ブロック性、マイグレーション防止性、透過率及び絶縁耐性について、以上の結果を纏め、前述した従来例１、従来例２と比較すると、表１に示すようになる。なお、表１においては、後述する実施例２、実施例３も併記している。
【００５５】
【表１】
2012151261.tif 000003
【００５６】
表１に示すように、本実施例における水素ブロック性は、ＳｉＮ膜２１が緻密であるので、従来例１、従来例２より高い。又、本実施例におけるマイグレーション防止性は、素子全体がＳｉＮ膜２１に覆われているので、従来例１より高く、従来例２と同等である。この結果、素子の信頼性が向上する。
【００５７】
本実施例における透過率（膜厚５００ｎｍ、光の波長３５０ｎｍの条件で比較）については、従来例２と同程度若しくはそれ以上である。又、本実施例における絶縁耐圧については、従来例２より高いため、ＳｉＮ膜２１の膜厚を厚くする必要はなく、そのエッチングも不要であるので、エッチング工程が必要な従来例１や膜厚が厚くなる従来例２より、成膜コストを抑えることができる。
【００５８】
このように、本実施例では、高いマイグレーション防止性と水素ブロック性とを両立することが可能となり、その結果、ＬＥＤ素子の信頼性を向上させることができる。
【００５９】
（実施例２）
図５は、本実施例のＬＥＤの素子構造を示す断面図である。なお、図５において、実施例１（図１参照）で示した構成と同等の構成については同じ符号を付し、重複する説明は省略する。又、図中の矢印は、透過光の様子を示している。
【００６０】
本実施例のＬＥＤにおいて、半導体層の素子構造は、実施例１（図１参照）で示したＬＥＤと同等の構成である。又、実施例１と同様に、ｐパッド１６及びｎパッド１８におけるバンプのための開口部を除き、半導体層及び電極部の周囲を被覆するように、保護膜を形成しているが、この保護膜の構成が、実施例１とは相違する。
【００６１】
具体的には、保護膜として、絶縁性を有し、水素ブロック性が高いＳｉＮからなるＳｉＮ膜３１（第１の保護膜）と、絶縁性を有するＳｉＯからなるＳｉＯ膜３２（第２の保護膜）とを順次積層している。つまり、第１層目をＳｉＮ膜３１、第２層目をＳｉＯ膜３２とした２層構造の保護膜を形成している。このように、Ａｇを含有するｐ電極１５の周囲だけでなく、素子全体の周囲を、ＳｉＮ膜３１及びＳｉＯ膜３２の２層構造により保護する構造となる。
【００６２】
これらのＳｉＮ膜３１、ＳｉＯ膜３２のうち、ＳｉＮ膜３１は、実施例１で説明したプラズマＣＶＤ装置及び成膜条件により形成されている。一方、ＳｉＯ膜３２は、図２に示すようなプラズマＣＶＤ装置でもよいが、他のプラズマＣＶＤ装置でもよく、やはり、高密度プラズマを用いたプラズマＣＶＤ装置が好適である。なお、同様のＳｉＯ膜を形成できれば、他の装置、例えば、スパッタリング装置、真空蒸着装置等を用いることもできる。
【００６３】
前述したように、ＳｉＮからなる保護膜は、通常、防水性は高いが、透過率が低く、水素ブロック性が劣るという問題がある。又、実施例１で示したＳｉＮ膜は、防水性、水素ブロック性は高いが、透過率、絶縁耐圧はＳｉＯ膜のように高くはなく、改善の余地がある。
【００６４】
そこで、本実施例においては、ＳｉＮ膜３１を、実施例１で説明したように、Ｓｉ−Ｈ結合量を少なくして、水素ブロック性を高くしている。更に、このＳｉＮ膜３１の外側に、透過率が高く、絶縁耐圧が高いＳｉＯ膜３２を積層する構造とすると共に、このＳｉＯ膜３２の膜厚をＳｉＮ膜３１より厚くしている。このような構成とすることにより、透過率、絶縁耐圧を向上させている。但し、ＳｉＯ膜３２には、元々、水を通し易く、保持し易いという性質があり、一度水分を多く含むと水分の供給源となり、素子側に水が浸入するおそれがある。
【００６５】
そのため、本実施例では、ＳｉＮ膜３１を、防水性を保てる膜厚としている。ここで、図６のグラフを参照して、ＳｉＮ膜３１における防水性と膜厚の関係を説明する。図６では、比較例として、一般的なプラズマＣＶＤ装置で成膜したＳｉＮにおける防水性と膜厚のグラフを点線で併記した。なお、図６における防水性とは、サンプルとして、コバルト−鉄の膜上に、評価対象のＳｉＮ膜、膜中水分量の多いＳｉＯ膜を順次形成し、形成したサンプルにおいて、コバルト−鉄の磁化劣化を測定することで、評価対象のＳｉＮ膜の防水性を評価したものである。
【００６６】
図６のグラフに示すように、比較例では、ＳｉＮ膜の膜厚が３５ｎｍ未満の場合は、膜厚が薄くなるに従って、防水性が低下しているが、ＳｉＮ膜の膜厚が３５ｎｍ以上の場合は、防水性が良好であることがわかる。一方、本実施例では、ＳｉＮ膜の膜厚が１０ｎｍ未満の場合は、膜厚が薄くなるに従って、防水性が低下しているが、ＳｉＮ膜の膜厚が１０ｎｍ以上の場合は、防水性が良好であることがわかる。このように、比較例では、３５ｎｍ以上でなければ、良好な防水性は得られなかったが、本実施例では、ＳｉＮ膜３１の膜厚を１０ｎｍ以上とすることで、良好な防水性を得ることができる。つまり、ＳｉＮ膜３１において、１０ｎｍ以上が、防水性を保てる膜厚となる。
【００６７】
このように、ＳｉＯ膜３２の内側に緻密なＳｉＮ膜３１を設け、防水性を保つ膜厚としているので、特に、ＳｉＯ膜３２から供給される水分をブロックし、ＬＥＤ素子への水侵入を低減している。
【００６８】
又、ＳｉＯ膜３２は、ＳｉＮ膜３１との合計の膜厚が、素子を物理的に保護可能な膜厚、つまり、素子の半導体層に傷をつけさせない膜厚としている。具体的には、合計の膜厚を、一般的なＬＥＤで使用されている４００〜１０００ｎｍとしている。
【００６９】
図５に示した素子構造においては、ごく一部（パッド開口部）を除き、素子全体が上記特性、膜厚を有するＳｉＮ膜３１に覆われているので、素子の側壁において、内部への水分の侵入を防いで、ｐ電極１５中のＡｇのマイグレーションを抑制することができ、高いマイグレーション防止性が得られる。
【００７０】
又、ＳｉＮ膜３１は、水素ブロック性も高いので、ｐ型ＧａＮからなるｐ型半導体層１４の高抵抗化を防止し、ＬＥＤ素子の劣化を防止することができる。又、水素を含む雰囲気下でアニール処理を施す場合でも、水素の素子内部への侵入をＳｉＮ膜３１により防ぐことができる。
【００７１】
加えて、透過率が高く、絶縁耐圧が高いＳｉＯ膜３２を、ＳｉＮ膜３１より厚い膜厚で積層しているので、ＳｉＮ膜のみの場合と比較して、保護膜全体の透過率、保護膜全体の絶縁耐圧が向上する。更に、ＳｉＮ膜３１の膜厚を厚くする必要もなく、そのエッチングも不要であるので、成膜コストを抑えることができる。
【００７２】
従って、表１に示すように、本実施例における水素ブロック性は、ＳｉＮ膜３１が緻密であるので、従来例１、従来例２より高い。又、本実施例におけるマイグレーション防止性は、素子全体がＳｉＮ膜３１に覆われているので、従来例１より高い。この結果、素子の信頼性が向上する。
【００７３】
又、本実施例における透過率は、膜厚５００ｎｍ、光の波長３５０ｎｍの条件で比較した場合（但し、本実施例のＳｉＮ膜３１の膜厚は１０ｎｍ、その透過率９９．９７％）、その保護膜全体の透過率は９９．９７％である。この透過率は、従来例１（ｐ電極付近の透過率も考慮した場合）と略同等であり、従来例２、実施例１より高く、光取出し効率が改善している。これは、透過率の低いＳｉＮ膜３１の膜厚が保護膜全体の膜厚に対し薄く、透過率の高いＳｉＯ膜３２の膜厚が厚いため、保護膜全体で高い透過率を得ることができるからである。
【００７４】
このように、本実施例では、高いマイグレーション防止性と水素ブロック性とを両立することができ、そして、高い透過率を達成することもでき、その結果、ＬＥＤ素子の信頼性を向上させると共に、高輝度構造を実現することができる。
【００７５】
（実施例３）
図７は、本実施例のＬＥＤの素子構造を示す断面図である。なお、図７において、実施例１（図１参照）で示した構成と同等の構成については同じ符号を付し、重複する説明は省略する。又、図中の矢印は、透過光の様子を示している。
【００７６】
本実施例のＬＥＤにおいて、半導体層の素子構造は、実施例１（図１参照）で示したＬＥＤと同等の構成である。又、実施例１と同様に、ｐパッド１６及びｎパッド１８におけるバンプのための開口部を除き、半導体層及び電極部の周囲を被覆するように、保護膜を形成しているが、この保護膜の構成が、実施例１、実施例２とは相違する。
【００７７】
具体的には、保護膜として、絶縁性を有し、水素ブロック性が高いＳｉＮからなるＳｉＮ膜４１（第１の保護膜）と、絶縁性を有するＳｉＯからなるＳｉＯ膜４２（第２の保護膜）と、絶縁性を有し、水素ブロック性が高いＳｉＮからなるＳｉＮ膜４３（第３の保護膜）とを順次積層している。つまり、第１層目をＳｉＮ膜４１、第２層目をＳｉＯ膜４２、第３層目をＳｉＮ膜４３とした３層構造の保護膜を形成している。このように、Ａｇを含有するｐ電極１５の周囲だけでなく、素子全体の周囲を、ＳｉＮ膜４１、ＳｉＯ膜４２及びＳｉＮ膜４３の３層構造により保護する構造となる。
【００７８】
これらのＳｉＮ膜４１、ＳｉＯ膜４２及びＳｉＮ膜４３のうち、ＳｉＮ膜４１、４３は、実施例１で説明したプラズマＣＶＤ装置及び成膜条件により形成されている。一方、ＳｉＯ膜４２は、図２に示すようなプラズマＣＶＤ装置でもよいが、他のプラズマＣＶＤ装置でもよく、やはり、高密度プラズマを用いたプラズマＣＶＤ装置が好適である。なお、同様のＳｉＯ膜を形成できれば、他の装置、例えば、スパッタリング装置、真空蒸着装置等を用いることもできる。
【００７９】
前述したように、ＳｉＮからなる保護膜は、通常、防水性は高いが、透過率が低く、水素ブロック性が劣るという問題がある。又、実施例１で示したＳｉＮ膜２１は、防水性、水素ブロック性は高いが、透過率、絶縁耐圧はＳｉＯ膜のように高くはなく、改善の余地がある。又、実施例２で示したＳｉＮ膜３１、ＳｉＯ膜３２からなる２層構造の保護膜は、ＳｉＮ膜３１に防水性、水素ブロック性があるとは言え、ＳｉＯ膜３２の性質として、膜中に一度水分を多く含むと水分の供給源となり、又、水素の供給源となる可能性も有り、長期的な時間の経過と共に、僅かではあるが水分、水素が素子側に浸入するおそれがある。
【００８０】
そこで、本実施例においては、ＳｉＮ膜４１を、実施例１で説明したように、Ｓｉ−Ｈ結合量を少なくして、水素ブロック性を高くすると共に、実施例２（図６）で説明したように、防水性を保てる膜厚１０ｎｍ以上としている。更に、このＳｉＮ膜４１の外側に、防水性は劣るが、透過率が高く、絶縁耐圧が高いＳｉＯ膜４２を積層すると共に、このＳｉＯ膜４２の膜厚をＳｉＮ膜４１より厚くしている。このような構成とすることにより、透過率、絶縁耐圧を向上させている。更に、ＳｉＯ膜４２の外側に、水素ブロック性が高く、防水性を保てる膜厚１０ｎｍ以上のＳｉＮ膜４３を積層する構造としている。
【００８１】
このように、ＳｉＯ膜４２の内側に緻密なＳｉＮ膜４１を設け、防水性を保つ膜厚としているので、特に、ＳｉＯ膜４２から供給される水分、水素をブロックすると共に、ＳｉＯ膜４２の外側に緻密なＳｉＮ膜４３を設け、防水性を保つ膜厚としているので、外部からＳｉＯ膜４２への水分、水素の侵入をブロックし、ＬＥＤ素子への水分、水素の侵入を低減している。
【００８２】
又、ＳｉＯ膜４２は、ＳｉＮ膜４１及びＳｉＮ膜４３との合計の膜厚が、素子を物理的に保護可能な膜厚、つまり、素子の半導体層に傷をつけさせない膜厚としている。具体的には、合計の膜厚を、一般的なＬＥＤで使用されている４００〜１０００ｎｍとしている。
【００８３】
図７に示した素子構造においては、ごく一部（パッド開口部）を除き、素子全体が上記特性、膜厚を有するＳｉＮ膜４１に覆われているので、素子の側壁において、内部への水分の侵入を防いで、ｐ電極１５中のＡｇのマイグレーションを抑制することができ、高いマイグレーション防止性が得られる。更に、本実施例の場合、ＳｉＯ膜４２の外側に更にＳｉＮ膜４３を設けているので、保護膜内部、特に、ＳｉＯ膜４２の内部に侵入する水分を低減することができ、そのため、素子側に侵入する水分を低減することができる。その結果、実施例２に比べて、更に、マイグレーション防止性を向上させることができた。
【００８４】
又、ＳｉＮ膜４１、４３は、水素ブロック性も高いので、ｐ型ＧａＮからなるｐ型半導体層１４の高抵抗化を防止し、ＬＥＤ素子の劣化を防止することができる。又、水素を含む雰囲気下でアニール処理を施す場合でも、水素の素子内部への侵入をＳｉＮ膜４１、４３により二重に防ぐことができる。
【００８５】
加えて、透過率が高く、絶縁耐圧が高いＳｉＯ膜４２を、ＳｉＮ膜４１、４３より厚い膜厚で積層しているので、ＳｉＮ膜のみの場合と比較して、保護膜全体の透過率、保護膜全体の絶縁耐圧が向上する。更に、ＳｉＮ膜４１、４３の膜厚を従来のように厚くする必要もなく、そのエッチングも不要であるので、成膜コストを抑えることができる。
【００８６】
従って、表１に示すように、本実施例における水素ブロック性は、ＳｉＮ膜４１、４３が緻密であり、二重に積層されているので、従来例１、従来例２より高く、更に、実施例２よりも高くなる。又、本実施例におけるマイグレーション防止性は、素子全体がＳｉＮ膜４１に覆われており、ＳｉＯ膜４２が更にＳｉＮ膜４３に覆われているので、従来例１より高く、又、実施例２よりも高い。この結果、素子の信頼性が更に向上する。
【００８７】
又、本実施例における透過率は、膜厚５００ｎｍ、光の波長３５０ｎｍの条件で比較した場合（但し、本実施例のＳｉＮ膜４１、４３の膜厚は１０ｎｍ、その透過率９９．９７％）、保護膜全体の透過率は９９．９４％である。この透過率は、従来例１（ｐ電極付近の透過率も考慮した場合）、実施例２と略同等であり、従来例２、実施例１より高く、光取出し効率が改善している。これは、実施例２と同様に、透過率の低いＳｉＮ膜４１、４３の膜厚が保護膜全体の膜厚に対し薄く、透過率の高いＳｉＯ膜４２の膜厚が厚いため、保護膜全体で高い透過率を得ることができるからである。
【００８８】
このように、本実施例では、高いマイグレーション防止性と水素ブロック性とを両立することができ、そして、高い透過率を達成することもでき、その結果、ＬＥＤ素子の信頼性を更に向上させると共に、高輝度構造を実現することができる。
【００８９】
なお、上記実施例１〜３において、ＬＥＤの半導体層の材料、構成は、少なくとも１つの半導体層が、水素により高抵抗化するｐ型ＧａＮを含む構成であれば、上述した構成に限らず、他の材料、構成でもよい。例えば、活性層１３は、III族原子であるＩｎ、Ａｌ、Ｇａ等とＶ族原子であるＮとからなる窒化物半導体等でもよいし、又、多重量子井戸構造に限らず、単一の量子井戸構造や歪量子井戸構造等でもよい。又、基板１１も、サファイア基板に限らず、ＧａＮ基板などでもよい。又、各半導体層の製造方法も、公知の製造方法、例えば、有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）や有機金属化学気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）等を用いることができる。
【００９０】
又、ｐ電極１５は多層構造となっているが、マイグレーションのおそれがあるＡｇ、Ｃｕ等の金属を含んでいれば、Ｎｉ、Ｐｔ以外の他の金属を含む構成でもよい。又、その製造方法は、公知の製造方法、例えば、スパッタリング法や真空蒸着法等を用いることができ、積層後、例えば、リフトオフ法によって、所望のパターンに形成している。従来は、Ａｇ等のマイグレーションを考慮して、Ａｇ層等の上下の層を他の金属で構成する多層構造（サンドイッチ構造）とすることがあったが、上記実施例１〜４の保護膜で素子全体を覆っているので、このようなサンド構造を必ずしも採用しなくても、Ａｇ等のマイグレーションを十分に抑制可能である。
【００９１】
又、ｐパッド１６、ｎ電極１７、ｎパッド１８は、単層構造又は多層構造となっており、その製造方法は、ｐ電極１５と同様に、公知の製造方法、例えば、スパッタリング法や真空蒸着法等を用いることができ、積層後、例えば、リフトオフ法によって、所望のパターンに形成している。
【００９２】
なお、窒化珪素は、代表的なものとして、Ｓｉ3Ｎ4があり、その組成比に応じて、ＳｉxＮyと表記することもあるが、ここでは表記を簡単にするため、ＳｉＮと記載した。同様に、酸化珪素は、代表的なものとして、ＳｉＯ2があり、その組成比に応じて、ＳｉxＯyと表記することもあるが、ここでは表記を簡単にするため、ＳｉＯと記載した。
【産業上の利用可能性】
【００９３】
本発明は、半導体発光素子に適用するものであり、特に、白色ＬＥＤに好適なものである。
【符号の説明】
【００９４】
１１  基板
１２  ｎ型半導体層
１３  活性層
１４  ｐ型半導体層
１５  ｐ電極（電極部）
１６  ｐパッド（電極部）
１７  ｎ電極（電極部）
１８  ｎパッド（電極部）
２１、３１、４１  ＳｉＮ膜（第１の保護膜）
３２、４２  ＳｉＯ膜（第２の保護膜）
４３  ＳｉＮ膜（第３の保護膜）
【図１】
2012151261.tif 000004
【図２】
2012151261.tif 000005
【図３】
2012151261.tif 000006
【図４】
2012151261.tif 000007
【図５】
2012151261.tif 000008
【図６】
2012151261.tif 000009
【図７】
2012151261.tif 000010
【図８】
2012151261.tif 000011
【図９】
2012151261.tif 000012