(57)【要約】【課題】アレイ基板及びその製造方法を提供する。【解決手段】本発明による製造方法は、基板に無機材料の突起を形成するステップと；それぞれ第一透明導電層と第一金属層からなる反射領域パターン、ゲートライン及びゲートラインから分岐して出されるゲート電極と共通電極を形成するステップと；半導体層からなる活性化ランドパターンと第二金属層からなるデータラインパターンを形成し、活性化ランドパターン上でデータラインに接続されるソース電極とドレイン電極、及び半導体層からなるチャネルを形成するステップと；基板に無機材料を塗布し、無機材料に対して焼き戻し工程を行って一平坦層を形成し、ドレイン電極にビアホールを形成するステップと；反射領域に、ビアホールを介してドレイン電極に接続され且つ第二透明導電層からなる画素電極を形成するステップと、を有する。【選択図】図１３
2012242839.tif 000002
【特許請求の範囲】
【請求項１】
アレイ基板の製造方法であって、
ベース基板に無機材料の突起を形成する第一回目マスキング工程と、
前記第一回目マスキング工程を経たベース基板に、それぞれ第一透明導電層と第一金属層からなる反射領域パターン、ゲートライン及びゲートラインから分岐するゲート電極と共通電極を形成する第二回目マスキング工程と、
前記第二回目マスキング工程を経た基板に、半導体層からなる活性化ランドパターンと第二金属層からなるデータラインパターンを形成し、前記活性化ランドパターンにデータラインに接続されるソース電極とドレイン電極、及び半導体層からなるチャネルを形成する第三回目マスキング工程と、
前記第三回目マスキング工程を経た基板に絶縁材料層を塗布し、前記絶縁材料を処理して一平坦層を形成し、前記ドレイン電極上の前記絶縁材料層にビアホールを形成する第四回目マスキング工程と、
前記反射領域に、前記ビアホールを介して前記ドレイン電極に接続され且つ第二透明導電層からなる画素電極を形成する第五回目マスキング工程と、を含むことを特徴とするアレイ基板の製造方法。
【請求項２】
前記第二回目マスキング工程において、前記第一回目マスキング工程で得られるベース基板に第一透明導電層と第一金属層を連続的に堆積し、グレートーンマスクまたはハーフトーンマスクを使用してマスキング工程を行って、前記反射領域は前記第一透明導電層と前記第一金属層からなり、前記透過領域は前記第一透明導電層からなることを特徴とする請求項１に記載のアレイ基板の製造方法。
【請求項３】
前記第三回目マスキング工程において、前記第二回目マスキング工程で得られるベース基板に絶縁層、半導体層及び第二金属層を連続的に堆積し、グレートーンマスクまたはハーフトーンマスクを使用してマスキング工程を行うことを特徴とする請求項１または２に記載のアレイ基板の製造方法。
【請求項４】
前記第一回目マスキング工程において、ベース基板に無機材料で突起を設け、前記突起を処理し、それを角度が6〜10度である突起にすることを特徴とする請求項１〜３のいずれかに記載のアレイ基板の製造方法。
【請求項５】
前記突起に対して行われた処理は焼き戻し工程であり、その温度は200〜250℃であり、時間は20〜60 minであることを特徴とする請求項４に記載のアレイ基板の製造方法。
【請求項６】
前記第四回目マスキング工程において、前記平坦層に対して処理を行った後、その平坦層の平坦率は、95％以上であることを特徴とする請求項１〜５のいずれか１項に記載のアレイ基板の製造方法。
【請求項７】
前記第４回目マスキング工程における前記絶縁材料は、酸化珪素または窒化珪素を用いた無機樹脂であることを特徴とする請求項１〜６のいずれか１項に記載のアレイ基板の製造方法。
【請求項８】
前記第三回目マスキング工程において、前記絶縁層は窒酸化珪素または窒化珪素層であることを特徴とする請求項１〜７のいずれか１項に記載のアレイ基板の製造方法。
【請求項９】
前記半導体層は非晶質シリコン層、多結晶シリコン層、または酸化半導体層であるあることを特徴とする請求項１〜８のいずれか１項に記載のアレイ基板の製造方法。
【請求項１０】
前記第二金属層は、モリブデン、アルミニウム、チタニウムまたは銅であることを特徴とする請求項１〜９のいずれか１項に記載のアレイ基板の製造方法。
【請求項１１】
前記第一透明導電層と第二透明導電層はIZO酸化インジュウム亜鉛層またはITO酸化インジウムスズ層であることを特徴とする請求項１〜１０のいずれか１項に記載のアレイ基板の製造方法。
【請求項１２】
アレイ基板であって、
ベース基板と、
前記ベース基板に分布されている無機材料の突起と、
前記ベース基板に分布され、それぞれ第一透明導電層と第一金属層からなる反射領域パターン、ゲートライン、前記ゲートラインから分岐するゲート電極及び共通電極と、
前記ベース基板に分布され、半導体層からなる活性化ランドパターンと第二金属層からなるデータラインパターン、前記活性化ランドパターン上でデータラインに接続されるソース電極とドレイン電極、半導体層からなるチャネルと、
前記ベース基板に堆積され、無機材料からなり、一つの前記ドレイン電極に接続されるビアホールを有する平坦層と、
前記ベース基板に分布され、第二透明導電層からなり、前記ビアホールを介して前記ドレイン電極に接続される前記画素電極と、を含むことを特徴とするアレイ基板。
【請求項１３】
請求項１２に記載のアレイ基板を含むことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示分野に関し、特にアレイ基板及びその製造方法に関する。
【背景技術】
【０００２】
液晶材料を駆動する電界方向によって、液晶表示装置（LCD）は垂直電界型液晶表示装置と水平電界型液晶表示装置に分けられる。水平電界型液晶表示装置は、AD-SDS（Advanced-Super Dimensional Switching）型表示装置を備える。
【０００３】
AD-SDSは、同一平面内の画素電極周辺に発生した平行電界及び画素電極層と共通電極層の間に発生した縦方向電界により多次元電界を形成して、液晶パネル内の画素電極間及び電極真上におけるいずれの配向の液晶分子を何れも回転変換させることができ、液晶材料の作動効率を向上させて透過効率を増大させる。AD-SDS技術は、TFT-LCD画面品質を向上させ、透過率が高く、視角が広く、開口率が高く、色差が低く、応答時間が短く、プッシュムラ（push Mura）がない等の利点を有する。
【０００４】
従来技術におけるAD-SDS型表示装置は、殆ど従来のスタガードバックチャネルエッチ（Staggered Back Channel Etch）法により製造されるが、当該方法は六回のマスキング工程を必要とする。現在の薄膜トランジスタ液晶表示パネルの製造において、マスキング工程は時間がかかり且つ非常に高価であるため、五回のマスキング工程を用いて製造されるIPS（In-Plane Switch）或いはVA（垂直配向）型液晶表示装置に対して、当該従来技術におけるAD-SDS型表示装置の生産法は、生産率が低いという欠点を有している。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術課題は、薄膜トランジスタ製造におけるマスク回数を低減し、製造時間を減少し、スループットを増加し、ひいては製造コストを低下させることができるアレイ基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記技術課題を解決するため、本発明の実施例は下記の技術案を提供する。
【０００７】
本発明の一方面は、下記のアレイ基板の製造方法を提供する。即ち：
ベース基板に無機材料の突起を形成する第一回目マスキング工程と、
前記第一回目マスキング工程を経たベース基板に、それぞれ第一透明導電層と第一金属層からなる反射領域パターン、ゲートライン及び前記ゲートラインから分岐して出されるゲート電極と共通電極を形成する第二回目マスキング工程と、
前記第二回目マスキング工程を経た基板に、半導体層からなる活性化ランドパターンと第二金属層からなるデータラインパターンを形成し、且つ前記活性化ランドパターンにデータラインに接続されるソース電極とドレイン電極、及び半導体層からなるチャネルを形成する第三回目マスキング工程と、
前記第三回目マスキング工程を経た基板に絶縁材料層を塗布し、前記絶縁材料に対して処理を行って一平坦層を形成し、前記ドレイン電極上の前記絶縁材料層にビアホールを形成する第四回目マスキング工程と、
前記反射領域に、前記ビアホールを介して前記ドレイン電極に接続され且つ第二透明導電層からなる画素電極を形成する第五回目マスキング工程と、を有するアレイ基板の製造方法を提供する。
【０００８】
本発明の実施例は、さらに下記のアレイ基板を提供する。即ち：
ベース基板と、
前記基板に分布されている無機材料の突起と、
前記基板に分布されているそれぞれ第一透明導電層と第一金属層からなる反射領域パターン、ゲートライン、前記ゲートラインから分岐して出されるゲート電極及び共通電極と、
前記基板に分布され且つ半導体層からなる活性化ランドパターンと第二金属層からなるデータラインパターン、前記活性化ランドパターン上でデータラインに接続されるソース電極及びドレイン電極、半導体層からなるチャネルと、
前記基板に堆積され且つ無機材料からなり、且つ一つの前記ドレイン電極に接続されるビアホールを有する平坦層と、
前記基板に分布され第二透明導電層からなり、且つ前記ビアホールを介して前記ドレイン電極に接続される前記画素電極と、を有するアレイ基板。
【０００９】
本発明の他の実施例により、前記アレイ基板を含む液晶表示装置が提供される。
【図面の簡単な説明】
【００１０】
【図１】従来技術におけるAD-SDS型表示装置の概略構造図である。
【図２】本発明の実施例におけるAD-SDSアレイ基板を製造する詳細な工程を説明するための説明図である。
【図３】本発明の実施例におけるAD-SDSアレイ基板を製造する詳細な工程を説明するための説明図である。
【図４】本発明の実施例におけるAD-SDSアレイ基板を製造する詳細な工程を説明するための説明図である。
【図５】本発明の実施例におけるAD-SDSアレイ基板を製造する詳細な工程を説明するための説明図である。
【図６】本発明の実施例におけるAD-SDSアレイ基板を製造する詳細な工程を説明するための説明図である。
【図７】本発明の実施例におけるAD-SDSアレイ基板を製造する詳細な工程を説明するための説明図である。
【図８】本発明の実施例におけるAD-SDSアレイ基板を製造する詳細な工程を説明するための説明図である。
【図９】本発明の実施例におけるAD-SDSアレイ基板を製造する詳細な工程を説明するための説明図である。
【図１０】本発明の実施例におけるAD-SDSアレイ基板を製造する詳細な工程を説明するための説明図である。
【図１１】本発明の実施例におけるAD-SDSアレイ基板を製造する詳細な工程を説明するための説明図である。
【図１２】本発明の実施例におけるAD-SDSアレイ基板を製造する詳細な工程を説明するための説明図である。
【図１３】本発明の実施例のAD-SDSアレイ基板の概略構造図である。
【図１４】工程8〜15の一実施例の概略図である。
【発明を実施するための形態】
【００１１】
本発明の実施例が解決しようとする技術課題、技術案及び利点をより明らかにするため、以下、図面及び具体的な実施例を参照して詳細に説明する。
【００１２】
従来技術におけるAD-SDS型表示装置は、六回のマスキング工程を採用して製造する必要があり、得られるアレイ基板の構造は、図1に示すように、画素の反射部上方に設けられている画素電極は平坦ではなく、一平面に分布されていないので、液晶を駆動するに不利であるという問題を有する。
【００１３】
本発明の実施例は、従来技術における上記問題を鑑みて、AD-SDSアレイ基板の製造方法を提供し、薄膜トランジスタ製造におけるマスク回数を低減させ、製造時間を減少し、スループットを増加し、ひいては製造コストを低下させる。本発明の実施例は、画素の反射区上部に一平坦層を設け、画素電極が基板上で平坦に分布されるようにし、液晶パネルが正常にAD-SDSの駆動を水平に切り替えるようにする。この方法は五回のマスクを使用して完成できる。
【００１４】
本発明の実施例は、下記のマスキング工程を有するAD-SDSアレイ基板の製造方法を提供する。
【００１５】
基板に無機材料の突起を形成する第一回目マスキング工程を提供する。通常、マスキング工程（パターンを形成する構成）は、薄膜の堆積、フォトレジストの塗布、露光、現像、エッチング、フォトレジストの剥離等の工程を含む。
【００１６】
第一回目マスキング工程を経た基板に、それぞれ第一透明導電層と第一金属層からなる反射領域パターン、ゲートライン及びゲートラインから分岐して出されるゲート電極と共通電極を形成する第二回目マスキング工程を提供する。
【００１７】
前記第二回目マスキング工程を経た基板に、半導体層からなる活性化ランドパターンと第二金属層からなるデータラインパターンを形成し、前記活性化ランドパターンにデータラインに接続されるソース電極とドレイン電極、及び半導体層からなるＴＦＴチャネルを形成する第三回目マスキング工程を提供する。
【００１８】
活性化ランドパターンとは、薄膜トランジスタにおける活性層の役割を果たす部分を形成するための島状のパターンをいい、通常はゲートとソース・ドレイン電極の間に形成される。
【００１９】
前記第三回目マスキング工程を経た基板に無機材料層を塗布し、前記無機材料に対して焼き戻し工程を行って一平坦層を形成し、前記ドレイン電極上に該無機材料層にビアホールを形成する第四回目マスキング工程を提供する。
【００２０】
前記反射領域に、前記ビアホールを介して前記ドレイン電極に接続され且つ第二透明導電層からなる画素電極を形成する第五回目マスキング工程を提供する。
【００２１】
本発明実施例のAD-SDSアレイ基板の製造方法は、五回のマスキング工程を使用してAD-SDS型表示装置用アレイ基板を製造することができる。マスキング工程の回数が減少するため、製造時間を短縮でき、ひいては製造コストを低下できる。また、本発明において、反射区上部に一平坦層を設け、画素電極が基板上で平坦に分布されるようにして、液晶パネルが正常にAD-SDSの駆動を水平に切り替えるようにする。
【００２２】
以下、図2〜12を参照して、本発明実施例のAD-SDSアレイ基板の製造方法について詳細に説明する。
【００２３】
図2〜12の断面図に示すように、本発明の実施例に係るAD-SDSアレイ基板を製造する詳細なプロセスは下記のステップを有する。
【００２４】
図2に示すように、基板に無機材料を利用して突起21を形成するステップ1を行う。当該無機材料は、二酸化珪素（SiO2）或いは窒化珪素（SiNx）等を含む無機樹脂であってもよい。
【００２５】
図3に示すように、当該突起に対して処理、例えば焼き戻し（またはリフロー）処理を行い、それを表面の角部の角度が6〜10度となるより大きい突起21’に形成させ、突起を比較的緩やかにするステップ2を行う。焼き戻し工程で用いられる温度は200〜250℃であり、時間は20〜60minであってもよい。
【００２６】
図4に示すように、前記基板に第一透明導電層22と第一金属層23を順に堆積するステップ3を行う。
【００２７】
第一金属層には、モリブデン、アルミニウム、チタニウムまたは銅等の導電性のよい金属を採用して、ゲートラインとゲート電極を製造するに用いてもよい；第一透明導電層には、酸化インジュウム亜鉛（IZO）層或いは酸化インジウムスズ（ITO）層を用いてもよい。
【００２８】
図5に示すように、上記ステップを経た基板に、フォトレジスト24を塗布し、露光現像工程を行ってフォトレジストパターンを得るステップ4を行う。
【００２９】
一具体例において、露光現像工程ではハーフトーンまたはグレートーンマスクを使用し、こうしてフォトレジスト層に対して同一マスクを使用して露光及び現像を行った後に、厚さが異なる二つ領域を有する凹凸状のフォトレジスト層に形成させる。フォトレジストの厚さが比較的厚い領域は一つの画素の反射領域に対応し、厚さが比較的薄い領域はこの画素の透過領域に対応する。本実施例の露光光源は、いかなる露光に用いられる光源であってもよく、好ましくは紫外光を照射する。
【００３０】
図6に示すように、露光現像工程を行った後、得られたフォトレジストパターンをエッチングマスクとして使用してエッチングを行うステップ5を実行する。フォトレジストパターンで覆われていない領域における第一透明導電層と第一金属層は除去される。
【００３１】
本実施例におけるエッチングはドライエッチングまたはウェットエッチングであってもよく、好ましくはドライエッチングである。
【００３２】
図7に示すように、フォトレジストパターンに対してアッシング工程を行うステップ6を実行する。
【００３３】
当該ステップでは、基板上のフォトレジスト層全体を薄くするとともに、フォトレジストの厚さが比較的薄い領域におけるフォトレジストを除去し、厚さが比較的厚い領域におけるフォトレジストは一部残すが、その厚さを薄くする。これにより、アッシング後のフォトレジストパターンを得る。
【００３４】
図8に示すように、フォトレジストに対してアッシング工程を行った後再びエッチングを行い、それぞれ第一透明導電層及び第一金属層からなる反射領域パターン、ゲートライン及びゲートラインから分岐して出されるゲート電極、共通電極を形成するステップ7を行う。当該エッチング工程は、アッシングされていないフォトレジストパターンが覆う部分の第一金属層を除去するが、第一透明導電層を保留する。
【００３５】
図9に示すように、基板から残されたフォトレジストを除去するステップ8を行う。
【００３６】
さらに、前記ステップを経た基板に絶縁層25、半導体層及び第二金属層を順に堆積するステップ9を行う。
【００３７】
当該絶縁層25は、酸窒化珪素（SiON）または窒化珪素層であってもよく；半導体層は、例えば非晶質シリコン（a-Si）層、多結晶層、または酸化亜鉛からなる酸化半導体層の何れであってもよく；第二金属層は、モリブデン、アルミニウム、チタニウムまたは銅等の導電性能がよい金属を用いて、ゲート電極とドレイン電極を製造するに用いてもよい。
【００３８】
前記ステップを経た基板の第二金属層にフォトレジストを塗布して、露光現像工程を行うステップ10を行う。
【００３９】
当該ステップにおいて、例えば、同様にハーフトーンまたはグレートーンマスクを使用してフォトレジスト層に対して露光を行い、厚さが異なる二つ領域を有する凹凸状のフォトレジスト層を形成する。ＴＦＴのチャネル領域に対応するフォトレジスト層の厚さは、ＴＦＴのソース・ドレイン電極、データラインに対応するフォトレジスト層の厚さより低く、且つ他の領域におけるフォトレジストは除去される。本実施例の露光光源は、いかなる露光に用いられる光源であってもよく、好ましくは紫外光を照射する。
【００４０】
露光現像工程を行った後に、得られたフォトレジストパターンをエッチングマスクとして使用してエッチングを行って、半導体層からなる活性化ランドパターンと第二金属層からなるデータラインパターンを形成するステップ11を行う。当該ステップにおいて、フォトレジストパターンで覆われていない半導体層と第二金属層は除去される。
【００４１】
フォトレジストに対してアッシング工程を行って、比較的低い厚さの領域におけるフォトレジストを除去し、比較的高い厚さの領域におけるフォトレジストは残されるがその厚さを薄くするステップ12を行う。
【００４２】
アッシング工程後のフォトレジストパターンを使用して再びエッチングを行い、活性化ランドパターンにデータラインに接続されるソース電極26とドレイン電極27、半導体層からなるチャネル28を形成するステップ13〜14を行う。
【００４３】
当該ステップにおいて、アッシング工程後のフォトレジストパターンが露出する第二金属層を除去するとともに、これにより露出される半導体層に対して、例えば部分エッチングを行い半導体層にチャネルを画成する。ここで、共通電極の反射領域は第一透明導電層と第一金属層からなり、共通電極の透過領域は第一透明導電層からなる。
【００４４】
残されるフォトレジストを除去するステップ15を行う。ステップ9〜15を経て得られた構造は図10に示すようである。
【００４５】
図14(a)〜(h)には、ステップ8〜15の一具体例の概略図を示す。図14(a)は、ステップ8が完成した後の概略図である。図14(b)は、ステップ9が完成した後の概略図であり、絶縁層25、半導体層36、第2金属層37は順次基板に堆積された。図14(c)はステップ10が完成した後の概略図であり、薄膜トランジスタ、データラインを形成すべく位置によって厚みの異なる凹凸状フォトレジストパターン38を形成した。図14(d)では、ステップ11の概略図を示し、フォトレジストパターン38をエッチングマスクとして半導体層36に対してエッチングを行った。図14(e)ではステップ11が完成した後の概略図を示し、フォトレジストパターン38をエッチングマスクとして第2金属層に対して引き続きエッチングを行った。図14(f)では、ステップ12が完成した後の概略図を示し、フォトレジストパターン38がアッシングされ、チャンネル部分のフォトレジストが除去された。図14(g)ではステップ13〜14が完成した後の概略図を示し、チャンネル領域における半導体層36と第2金属層37が除去され、データライン、薄膜トランジスタ、ソース・ドレイン電極を形成した。図14(h)では、ステップ15が完成した後の概略図を示し、残されるフォトレジストパターン38が除去された。
【００４６】
前記ステップを経た基板に絶縁材料を塗布するステップ16を行う。
【００４７】
当該絶縁材料は、例えば無機材料であり、例えば酸化珪素または窒化珪素を用いた無機樹脂である。
【００４８】
絶縁材料に対して処理、例えば、焼き戻し（またはリフロー）処理を行って一平坦層29を形成し、前記基板にフォトレジストを塗布し、フォトレジストに対して露光、現像を行ってフォトレジストパターンを得た後、当該フォトレジストパターンを利用してエッチングを行い、当該平坦層におけるドレイン電極上にビアホール9を形成し、フォトレジストに対して剥離工程を行うステップ17を実行する。ステップ16〜17を経た後の構造は図11に示すようである。
【００４９】
このステップにおいて、例えば焼き戻し工程で用いられる温度は200〜250℃であり、時間は20〜60minであってもよい。アッシング工程を経た後の平坦層の平坦率は95％以上である。
【００５０】
前記ステップを経た基板に第二透明導電層を堆積するステップ18を行う。
【００５１】
第二透明導電層は、酸化インジュウム亜鉛層または酸化インジウムスズ層を用いてもよい。
【００５２】
第二透明導電層にフォトレジストを塗布し、当該フォトレジストに対して露光現像を行ってフォトレジストパターンを得るステップ19を行う。
【００５３】
当該フォトレジストパターンをエッチングマスクとして使用し当該第二透明導電層に対してエッチングを行った後、反射領域においてビアホールを介してドレイン電極に接続される画素電極30を形成するステップ20を行う。
【００５４】
残されたフォトレジストを除去するステップ21を行う。ステップ18〜21を経て得た構造は、図12に示すようである。
【００５５】
図13に示されたのは、本発明実施例の前記工程により製造されたAD-SDSアレイ基板の構造概略図である。図13に示すように、本実施例のAD-SDSアレイ基板120は、
ガラスまたはプラスティック基板であるベース基板1と、
ベース基板1に分布されている無機材料の突起2と、
前記ベース基板上に分布されている例えばそれぞれ第一透明導電層と第一金属層からなる反射領域パターン、ゲートライン、前記ゲートラインから分岐して出されるゲート電極4及び共通電極3と、
前記ベース基板に分布され半導体層からなる活性化ランドパターン5と第二金属層からなるデータラインパターン、活性化ランドパターン上でデータラインに接続されるソース電極26とドレイン電極27、半導体層に画成されたチャネル28と、
前記ベース基板に堆積され、絶縁材料からなり、ドレイン電極27に接続されるビアホール9を有する平坦層8と、
前記基板に分布され第二透明導電層からなり、且つビアホール9を介してドレイン電極27に接続される画素電極30と、を有する。
【００５６】
本発明の実施例は、五回のマスキング工程を経てAD-SDS型表示装置用アレイ基板を製造でき、露光工程の回数が低減するため、製造時間を減少し、ひいては製造コストを低下できる。且つ、図13に示すように、本発明のAD-SDSアレイ基板は、画素の反射領域の上部に無機樹脂を用いて一平坦層を設け、画素電極を基板上で平坦に分布させ、液晶パネルが正常にAD-SDSの駆動を水平に切り替えるようにする。
【００５７】
本発明の実施例は、さらに下記のAD-SDS型液晶表示装置100を開示しており、当該液晶表示装置は、カラーフィルター基板110とアレイ基板120を備え、カラーフィルター基板110とアレイ基板120の間に液晶層130を充填している。カラーフィルター基板110にカラー樹脂を形成して、RGB（赤、緑、青）光を得る。
【００５８】
上記説明したのは、本発明の好適な実施形態であり、当業者は、本発明の趣旨を脱逸しないことを前提で、若干の改良及び変形を行うことができ、これらの改良及び変形は本発明の保護範囲に属すと見なされるべくということを言うまでもない。
【符号の説明】
【００５９】
１  ベース基板
２  突起
３  共通電極
４  ゲート電極
５  活性化ランドパターン
８  平坦層
９  ビアホール
２６  ソース電極
２７  ドレイン電極
２８  チャネル
３０  画素電極
１１０  カラーフィルター基板
１２０  アレイ基板
１３０  液晶層
【図１】
2012242839.tif 000003
【図２】
2012242839.tif 000004
【図３】
2012242839.tif 000005
【図４】
2012242839.tif 000006
【図５】
2012242839.tif 000007
【図６】
2012242839.tif 000008
【図７】
2012242839.tif 000009
【図８】
2012242839.tif 000010
【図９】
2012242839.tif 000011
【図１０】
2012242839.tif 000012
【図１１】
2012242839.tif 000013
【図１２】
2012242839.tif 000014
【図１３】
2012242839.tif 000015
【図１４】
2012242839.tif 000016