(57)【要約】【課題】不純物のメモリー効果を低減できる高電子移動度トランジスタ用エピタキシャルウェハの製造方法、及び高電子移動度トランジスタ用エピタキシャルウェハを提供する。【解決手段】本発明に係る高電子移動度トランジスタ用エピタキシャルウェハの製造方法は、ＡｌｘＧａ１−ｘＡｓ（ただし、０≦ｘ≦０．３）からなるバッファ層と、バッファ層の上方に設けられ、Ｓｅ又はＴｅを含むコンタクト層２０とを備えた高電子移動度トランジスタ用エピタキシャルウェハの製造方法であって、６００℃以上７５０℃以下の成長温度、２０以上２００以下のＶ／ＩＩＩ比の成長条件下で、バッファ層の酸素濃度を２．０Ｅ１６ｃｍ−３以下に制御してバッファ層を単結晶基板上に形成するバッファ層形成工程と、３５０℃以上５００℃以下の成長温度で、コンタクト層２０の表面の表面粗さＲａを０．５ｎｍ以上５．０ｎｍ以下の範囲に制御してコンタクト層２０を形成するコンタクト層形成工程とを備える。【選択図】図１
2012138446.tif 000002
【特許請求の範囲】
【請求項１】
ＡｌｘＧａ１−ｘＡｓ（ただし、０≦ｘ≦０．３）からなるバッファ層と、前記バッファ層の上方に設けられ、Ｓｅ又はＴｅを含むコンタクト層とを備えた高電子移動度トランジスタ用エピタキシャルウェハの製造方法であって、
６００℃以上７５０℃以下の成長温度、２０以上２００以下のＶ／ＩＩＩ比の成長条件下で、前記バッファ層の酸素濃度を２．０Ｅ１６ｃｍ−３以下に制御して前記バッファ層を単結晶基板上に形成するバッファ層形成工程と、
３５０℃以上５００℃以下の成長温度で、前記コンタクト層の表面の表面粗さＲａを０．５ｎｍ以上５．０ｎｍ以下の範囲に制御して前記コンタクト層を形成するコンタクト層形成工程と
を備える高電子移動度トランジスタ用エピタキシャルウェハの製造方法。
【請求項２】
前記コンタクト層形成工程が、
Ｉｎ組成比が０から０．４以上０．６以下の範囲内のＩｎ組成比まで徐々に増加し、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下であるＩｎｘＧａ（１−ｘ）Ａｓを含むグレーデッド層と、前記グレーデッド層上に設けられ、Ｉｎ組成比が一定であるＩｎ均一層とを有する前記コンタクト層とを形成する請求項１に記載の高電子移動度トランジスタ用エピタキシャルウェハの製造方法。
【請求項３】
前記バッファ層形成工程及び前記コンタクト層形成工程が、成長装置内であって、前記成長装置内にＳｅ又はＴｅが残留した雰囲気下で実施され、
前記単結晶基板と前記バッファ層との界面におけるＳｅ濃度又はＴｅ濃度が、１．０Ｅ１４ｃｍ−３以上２．０Ｅ１５ｃｍ−３以下である請求項２に記載の高電子移動度トランジスタ用エピタキシャルウェハの製造方法。
【請求項４】
基板と、前記基板上にＡｌｘＧａ１−ｘＡｓ（ただし、０≦ｘ≦０．３）からなるバッファ層と、前記バッファ層の上方に設けられ、Ｓｅ又はＴｅを含むコンタクト層とを含む半導体積層構造を有する高電子移動度トランジスタ用エピタキシャルウェハであって、
前記単結晶基板と前記バッファ層との界面におけるＳｅ濃度又はＴｅ濃度が、１．０Ｅ１４ｃｍ−３以上２．０Ｅ１５ｃｍ−３以下であり、炭素濃度が１．０Ｅ１５ｃｍ−３以上１．０Ｅ１７ｃｍ−３以下であり、酸素濃度が２．０Ｅ１６ｃｍ−３以下である高電子移動度トランジスタ用エピタキシャルウェハ。
【請求項５】
前記コンタクト層が、０．５ｎｍ以上５．０ｎｍ以下の範囲の表面粗さＲａの表面を有し、５００ｃｍ２／Ｖ・ｓ以上１５００ｃｍ２／Ｖ・ｓ以下の移動度を有する請求項４に記載の高電子移動度トランジスタ用エピタキシャルウェハ。
【請求項６】
前記コンタクト層が、
Ｉｎ組成比が０から０．４以上０．６以下の範囲内のＩｎ組成比まで徐々に増加し、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下であるＩｎｘＧａ（１−ｘ）Ａｓを含むグレーデッド層と、
前記グレーデッド層上に設けられ、Ｉｎ組成比が一定であるＩｎ均一層とを含む請求項５に記載の高電子移動度トランジスタ用エピタキシャルウェハ。
【請求項７】
前記バッファ層が、０．８μｍ以上１．５μｍ以下の厚さを有し、空乏層から１．０Ｅ１７ｃｍ−３以下のｐ型不純物濃度を有する請求項６に記載の高電子移動度トランジスタ用エピタキシャルウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電子移動度トランジスタ用エピタキシャルウェハの製造方法、及び高電子移動度トランジスタ用エピタキシャルウェハに関する。特に、本発明は、ＩＩＩ−Ｖ族化合物半導体から主として構成される高電子移動度トランジスタ用エピタキシャルウェハの製造方法、及び高電子移動度トランジスタ用エピタキシャルウェハに関する。
【背景技術】
【０００２】
ＧａＡｓを中心とするＩＩＩ−Ｖ族化合物半導体を用いた高電子移動度トランジスタ（Ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）は、超高速、高周波動作の観点から光通信システムの信号処理回路等の高速デジタル回路、携帯電話、無線ＬＡＮ等の無線通信機器の送信／受信信号の切替え、内蔵アンテナと外部アンテナとの切替え等に応用されている。また、低雑音の観点から、マイクロ波、又はミリ波帯で用いられる低雑音増幅器への応用も検討されている。
【０００３】
従来、化合物半導体トランジスタでは、コンタクト層の低抵抗化のためにＧａＡｓからなるコンタクト層に対して高濃度のＳｉがドーピングされていた。しかし、Ｓｉを用いた低抵抗化では、コンタクト層のキャリア濃度を１．０Ｅ１９ｃｍ−３以下にすることは困難であり、また、Ｓｉは熱拡散しやすいという問題があった。
【０００４】
そこで、コンタクト層の抵抗を下げるためにコンタクト層を構成する材料としてＩｎＧａＡｓを用い、コンタクト層にＳｅがドーピングされている。例えば、基板上に、Ｓｅドープのエピタキシャル層を含むＩＩＩ−Ｖ族化合物半導体エピタキシャル層が積層されたＩＩＩ−Ｖ族化合物半導体結晶構造において、基板と積層されたＩＩＩ−Ｖ族化合物半導体エピタキシャル層との間に、ＡｌＡｓ層が形成されているＩＩＩ−Ｖ族化合物半導体結晶構造が知られている（例えば、特許文献１参照。）。
【０００５】
特許文献１に記載のＩＩＩ−Ｖ族化合物半導体結晶構造においては、Ｓｅドープによりキャリア濃度を１９乗台にし、低抵抗化を実現している。なお、ドーパントとしてＳｅを採用した場合、Ｓｅが半導体成長装置内に残留しやすいこと、及びＳｅが残留した成長装置で形成した半導体層においては、半導体層に意図しない電気的特性が発生し得る。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１０３８０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、特許文献１に係るＩＩＩ−Ｖ族化合物半導体結晶構造のようにＡｌＡｓからなるバッファ層を用いると、ＡｌＡｓ層は酸素と反応しやすいことから素子特性の管理が困難になる場合がある。また、バッファ層としてのＡｌＡｓ層を用いているものの、ＡｌＡｓ層ではＳｅを十分に閉じ込めることができない場合がある。したがって、成長装置の炉内に残留しているＳｅのいわゆるメモリー効果により、同じ装置を用いて連続して半導体エピタキシャル層を積層した半導体結晶構造を形成した場合、残留していたＳｅがエピタキシャル層に取り込まれて活性化することにより、所望のトランジスタ素子特性が得られない場合がある。更に、製造すべき素子の動作に必要ではない層をＩＩＩ−Ｖ族化合物半導体結晶構造の構成に加えると、製造すべき素子のコストの上昇を招いてしまう。
【０００８】
したがって、本発明の目的は、不純物のメモリー効果を低減できる高電子移動度トランジスタ用エピタキシャルウェハの製造方法、及び高電子移動度トランジスタ用エピタキシャルウェハを提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、上記目的を達成するため、ＡｌｘＧａ１−ｘＡｓ（ただし、０≦ｘ≦０．３）からなるバッファ層と、バッファ層の上方に設けられ、Ｓｅ又はＴｅを含むコンタクト層とを備えた高電子移動度トランジスタ用エピタキシャルウェハの製造方法であって、６００℃以上７５０℃以下の成長温度、２０以上２００以下のＶ／ＩＩＩ比の成長条件下で、バッファ層の酸素濃度を２．０Ｅ１６ｃｍ−３以下に制御してバッファ層を単結晶基板上に形成するバッファ層形成工程と、３５０℃以上５００℃以下の成長温度で、コンタクト層の表面の表面粗さＲａを０．５ｎｍ以上５．０ｎｍ以下の範囲に制御してコンタクト層を形成するコンタクト層形成工程とを備える高電子移動度トランジスタ用エピタキシャルウェハの製造方法が提供される。
【００１０】
また、上記高電子移動度トランジスタ用エピタキシャルウェハの製造方法において、コンタクト層形成工程が、Ｉｎ組成比が０から０．４以上０．６以下の範囲内のＩｎ組成比まで徐々に増加し、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下であるＩｎｘＧａ（１−ｘ）Ａｓを含むグレーデッド層と、グレーデッド層上に設けられ、Ｉｎ組成比が一定であるＩｎ均一層とを有するコンタクト層とを形成することもできる。
【００１１】
また、上記高電子移動度トランジスタ用エピタキシャルウェハの製造方法において、バッファ層形成工程及びコンタクト層形成工程が、成長装置内であって、成長装置内にＳｅ又はＴｅが残留した雰囲気下で実施され、単結晶基板とバッファ層との界面におけるＳｅ濃度又はＴｅ濃度が、１．０Ｅ１４ｃｍ−３以上２．０Ｅ１５ｃｍ−３以下であってもよい。なお、成長装置内にＳｅ又はＴｅが残留した雰囲気とは、ドーパントとしてＳｅやＴｅを用いたエピタキシャル層の成膜後に、装置の配管パージやドーパント供給ラインの清浄化を行うことなく、又は、簡略化した清浄化のみを行うだけで、次ロットの成膜を行う装置内雰囲気のことを指す。
【００１２】
また、本発明は、上記目的を達成するため、基板と、基板上にＡｌｘＧａ１−ｘＡｓ（ただし、０≦ｘ≦０．３）からなるバッファ層と、バッファ層の上方に設けられ、Ｓｅ又はＴｅを含むコンタクト層とを含む半導体積層構造を有する高電子移動度トランジスタ用エピタキシャルウェハであって、単結晶基板とバッファ層との界面におけるＳｅ濃度又はＴｅ濃度が、１．０Ｅ１４ｃｍ−３以上２．０Ｅ１５ｃｍ−３以下であり、炭素濃度が１．０Ｅ１５ｃｍ−３以上３．０Ｅ１７ｃｍ−３以下であり、酸素濃度が２．０Ｅ１６ｃｍ−３以下である高電子移動度トランジスタ用エピタキシャルウェハが提供される。
【００１３】
また、上記高電子移動度トランジスタ用エピタキシャルウェハにおいて、コンタクト層が、０．５ｎｍ以上５．０ｎｍ以下の範囲の表面粗さＲａの表面を有し、５００ｃｍ２／Ｖ・ｓ以上１５００ｃｍ２／Ｖ・ｓ以下の移動度を有することができる。
【００１４】
また、上記高電子移動度トランジスタ用エピタキシャルウェハにおいて、コンタクト層が、Ｉｎ組成比が０から０．４以上０．６以下の範囲内のＩｎ組成比まで徐々に増加し、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下であるＩｎｘＧａ（１−ｘ）Ａｓを含むグレーデッド層と、グレーデッド層上に設けられ、Ｉｎ組成比が一定であるＩｎ均一層とを含むこともできる。
【００１５】
また、上記高電子移動度トランジスタ用エピタキシャルウェハにおいて、バッファ層が、０．８μｍ以上１．５μｍ以下の厚さを有し、空乏層から１．０Ｅ１７ｃｍ−３以下のｐ型不純物濃度を有することもできる。なお、バッファ層は、多層構造を有して構成することもでき、この場合、バッファ層全体の厚さが０．８μｍ以上１．５μｍ以下である。また、バッファ層を構成する各層は、ｐ型不純物濃度及びｎ型不純物濃度のいずれもが検出下限値以下（すなわち、空乏層における濃度）から５．０Ｅ１７ｃｍ−３までのｐ型不純物濃度を有することができる。
【発明の効果】
【００１６】
本発明に係る高電子移動度トランジスタ用エピタキシャルウェハの製造方法によれば、不純物のメモリー効果を低減できる高電子移動度トランジスタ用エピタキシャルウェハの製造方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態に係る高電子移動度トランジスタ用エピタキシャルウェハの断面図である。
【図２】変形例に係るＢｉＦＥＴ構造を有するエピタキシャルウエハの断面図である。
【発明を実施するための形態】
【００１８】
［実施の形態］
図１は、本発明の実施の形態に係る高電子移動度トランジスタ用エピタキシャルウェハの断面の概要を示す。
【００１９】
ＨＥＭＴの製造においてコンタクト層のコンタクト抵抗を下げることを目的とする場合、例えば、ｎ型のＩｎｘＧａ（１−ｘ）Ａｓ（ただし、０＜ｘ＜１）からなるコンタクト層にｎ型ドーパントとしてのＳｅ又はＴｅを添加し、Ｓｅ又はＴｅのドーピング効率を高めることを要する。しかしながら、Ｓｅ又はＴｅを用いると、Ｓｅ又はＴｅが成長装置の炉内に残留する。
【００２０】
また、ＨＥＭＴの製造に用いる基板の温度が低いほどＳｅ又はＴｅのドーピング効率が高くなる一方で、チャネル層等を構成するＩｎＧａＡｓ層の原料としてトリメチルガリウム（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）、トリメチルインジウム（ＴＭＩ）、トリエチルインジウム（ＴＥＩ）等の有機金属材料を用いると、基板の温度が低下するにつれ、ｐ型ドーパントであるカーボンがコンタクト層等に自然に混入する。
【００２１】
したがって、コンタクト層等に所望の特性を発揮させるべく、コンタクト層等に過剰のＳｅ又はＴｅをドーピングすることを要するので、Ｓｅ又はＴｅの成長装置の炉内への供給量も増加する。そして、Ｓｅ又はＴｅの供給量も増加に伴い、Ｓｅ及びＴｅのメモリー効果も増加する。
【００２２】
そして、成長装置の炉内に残留しているＳｅ又はＴｅのメモリー効果により、次に製造するＨＥＭＴにおいて、例えば、単結晶のＧａＡｓからなる基板上にバッファ層を形成すると、当該バッファ層にＳｅ又はＴｅが混入する場合がある。Ｓｅ及びＴｅは電子を供給する不純物ドーパントであるので、本来、電流が流れてはいけないバッファ層に電流が流れることになり、オン抵抗の増大、オフ状態での電流リーク等が発生する場合がある。
【００２３】
そこで、本発明者は以下に説明する本実施の形態に係る高電子移動度トランジスタ用エピタキシャルウェハ１を実現するに至った。
【００２４】
（高電子移動度トランジスタ用エピタキシャルウェハ１の構成の概要）
本実施の形態に係る高電子移動度トランジスタ用エピタキシャルウェハ１は、ＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体から主として構成される単結晶基板としての基板１０と、基板１０上に設けられ、ＡｌｘＧａ１−ｘＡｓ（ただし、０≦ｘ≦０．３）からなるバッファ層１２と、バッファ層１２の上方に設けられ、Ｓｅ又はＴｅを含むコンタクト層２０とを含む半導体積層構造を有する。
【００２５】
また、高電子移動度トランジスタ用エピタキシャルウェハ１は、バッファ層１２上に設けられ、ＡｌｘＧａ１−ｘＡｓ等から主として構成されるｎ型の第１の電子供給層１３と、第１の電子供給層１３上に設けられ、ＡｌｘＧａ１−ｘＡｓ等から主として構成されるアンドープのスペーサ層１４とを備える。
【００２６】
更に、高電子移動度トランジスタ用エピタキシャルウェハ１は、スペーサ層１４上に設けられ、ＩｎｘＧａ１−ｘＡｓ等から主として構成される電子走行層としてのアンドープのチャネル層１５と、チャネル層１５上に設けられ、ＡｌｘＧａ１−ｘＡｓ等から主として構成されるアンドープのスペーサ層１６と、スペーサ層１６上に設けられ、ＡｌｘＧａ１−ｘＡｓ層等から主として構成されるｎ型の第２の電子供給層１７と、第２の電子供給層１７上に設けられ、ＡｌＧａＡｓ等から主として構成されるアンドープ若しくは低濃度のｎ型の不純物を含有するショットキー層１８と、ショットキー層１８上に設けられ、ＩｎｘＧａ１−ｘＰ等から主として構成されるアンドープのスペーサ層１９とを備える。
【００２７】
なお、高電子移動度トランジスタ用エピタキシャルウェハ１は、第１の電子供給層１３と第２の電子供給層１７とのいずれか一方のみを備えることもできる。また、第１の電子供給層１３及び第２の電子供給層１７は、ＩｎＧａＰ層、Ｓｉプレーナドープ層等から形成することもできる。
【００２８】
そして、高電子移動度トランジスタ用エピタキシャルウェハ１は、スペーサ層１９上に設けられ、スペーサ層１９側から離れる方向に向かってＩｎ組成比が０から０．４以上０．６以下の範囲内のＩｎ組成比まで徐々に変化するＩｎｘＧａ１−ｘＡｓ等から主として構成されるグレーデッド層２０ａ、及びグレーデッド層２０ｂ上に設けられ、Ｉｎ組成比が予め定められているＩｎｘＧａ１−ｘＡｓ等から主として構成される均一層２０ｂを有するコンタクト層２０を更に備える。
【００２９】
（バッファ層１２の詳細）
高電子移動度トランジスタ用エピタキシャルウェハ１において、バッファ層１２と基板１０との界面におけるＳｅ濃度又はＴｅ濃度は１．０Ｅ１４ｃｍ−３以上２．０Ｅ１５ｃｍ−３以下であり、バッファ層１２とバッファ層１２の上層との界面（すなわち、図１においては、バッファ層１２と第１の電子供給層１３との界面）におけるＳｅ濃度又はＴｅ濃度は、１．０Ｅ１５ｃｍ−３以下、好ましくは１．０Ｅ１４ｃｍ−３以下であり、バッファ層１２の炭素濃度は１．０Ｅ１５ｃｍ−３以上１．０Ｅ１７ｃｍ−３以下であり、酸素濃度は２．０Ｅ１６ｃｍ−３以下である。
【００３０】
また、バッファ層１２は、１．５μｍ以下の厚さを有する。そして、バッファ層１２は、例えば、空乏層から１．０Ｅ１７ｃｍ−３以下のｐ型の不純物濃度を有する。
【００３１】
（コンタクト層２０の詳細）
コンタクト層２０は、０．５ｎｍ以上５．０ｎｍ以下の範囲の表面粗さＲａの表面を有する。また、コンタクト層２０は、Ｖａｎ  ｄｅｒ  Ｐａｕｗ法によりホール測定した場合の移動度が、５００ｃｍ２／Ｖ・ｓ以上１５００ｃｍ２／Ｖ・ｓ以下である。ここで、コンタクト層２０の抵抗を低減させることを目的として移動度を高くすること、及び／又はキャリア濃度を高くすることを検討した。しかし、移動度は、不純物のドーピング量が多く、Ｉｎ組成が高く、結晶性が悪い場合は低下する。
【００３２】
例えば、移動度が５００ｃｍ２／Ｖ・ｓを下回る場合の要因は、不純物のドーピング量が１Ｅ１９ｃｍ−３台後半以上という高い濃度である場合、Ｉｎ組成が高い場合、結晶性が悪く表面凹凸のＲａが５ｎｍ以上ある場合、あるいはこれらの要因が複合している場合である。Ｓｅ及びＴｅのドーピング量は、メモリー効果を抑制すべく、過剰な不純物濃度になるドーピング量は避けることが好ましい。一方、移動度が１５００ｃｍ２／Ｖ・ｓを上回る場合の要因は、Ｓｅ又はＴｅをドーピング量が少ない場合、及び／又はＩｎ組成が低い場合であり、コンタクト層２０の抵抗が高くなる。
【００３３】
なお、コンタクト抵抗は、コンタクト層２０のキャリア濃度を高くすること、移動度を高くすること、及び／又はコンタクト層２０の表面粗さを抑制することにより低減できると考えられる。ここで、キャリア濃度を高くすることを目的として、例えば、コンタクト層２０のドーピング量を１Ｅ１９ｃｍ−３台後半以上にすることが考えられるが、この場合、半導体層内の不純物濃度が高くなるので移動度が低下する。また、メモリー効果の観点、及び表面粗さの観点からも過剰なドーピングは避けることが要求される。そして、移動度のみを向上させたとしてもコンタクト抵抗を下げることはできない。以上のことから、コンタクト層２０の表面粗さＲａ、移動度の数値範囲を規定した。
【００３４】
更に、本実施の形態においては、コンタクト層２０は、基板１０の側からグレーデッド層２０ａと均一層２０ｂとを有する。具体的に、グレーデッド層２０ａは、Ｉｎ組成比が０から０．４以上０．６以下の範囲内のＩｎ組成比まで徐々に増加し、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下であるＩｎｘＧａ（１−ｘ）Ａｓを含む層である。また、Ｉｎ均一層としての均一層２０ｂは、グレーデッド層２０ａ上に設けられ、Ｉｎ組成比が一定になっている。例えば、グレーデッド層２０ａは、基板１０の側からＩｎ組成比が徐々に増加し、グレーデッド層２０ａと均一層２０ｂとの界面において均一層２０ｂのＩｎ組成比にグレーデッド層２０ａのＩｎ組成比が一致するように形成することができる。
【００３５】
なお、グレーデッド層２０ａは、ｎ型ＧａＡｓ層とｎ型ＩｎＧａＡｓ均一層とを整合させるために要する層である。成長スタート時にはＩｎ組成が低いことからＳｅ及びＴｅが入りにくい状態であり、炭素は入りやすい状態である。この時、炭素のドーピング量がＳｅ及びＴｅのドーピング量を超えると、ｐ型化した層ができるので、電気特性上の問題（抵抗層になる層が形成される問題）が発生する。そこで、炭素濃度を３．０Ｅ１８ｃｍ−３以下に規定すると共に、Ｓｅ及びＴｅは３．０Ｅ１８ｃｍ−３以上に規定する。また、コンタクト層全体でＣのドーピング量＜Ｓｅ及びＴｅのドーピング量の関係を満たすようにする。
【００３６】
（高電子移動度トランジスタ用エピタキシャルウェハ１の製造方法）
本実施の形態に係る高電子移動度トランジスタ用エピタキシャルウェハ１は、例えば、ＭＯＣＶＤ法、ＭＢＥ法により所定の基板上に所定の化合物半導体層をエピタキシャル成長させることにより作製することができる。なお、エピタキシャル成長に用いる有機金属原料としては、トリメチルインジウム（ＴＭＩ）、トリエチルインジウム（ＴＥＩ）、トリエチルガリウム（ＴＥＧ）を用いることができる。
【００３７】
具体的に、まず、ＧａＡｓ等からなる単結晶基板としての基板１０を準備し、基板１０をＭＯＣＶＤ装置等の成長装置の炉内に設置する。そして、６００℃以上７５０℃以下の成長温度、好ましくは、６００℃以上７００℃以下の成長温度、かつ、２０以上２００以下、好ましくは３０以上１５０以下のＶ／ＩＩＩ比の成長条件下で、酸素濃度を２．０Ｅ１６ｃｍ−３以下に制御してバッファ層１２を基板１０上に形成する（バッファ層形成工程）。
【００３８】
バッファ層１２は、成長装置の炉内に残留するＳｅ及びＴｅのバッファ層１２への混入を抑制することを目的として、ＧａＡｓ層の成長にとって最適な温度である５８０℃付近より高温の成長温度で形成される。不純物ドーパントであるＳｅ及びＴｅは基板温度が低いほど成長層内に取り込まれやすいので、基板温度を高く設定する必要がある。一方、基板温度が７５０℃を超えると、成長層の原料である有機金属材料から自然に成長層内に取り込まれるカーボンの量が低下する。カーボンはｐ型のドーパントとして用いるので、ｐ型の半導体膜の作成が困難になる。
【００３９】
また、高温下におけるバッファ層１２の形成は、炉内の温度の安定化のために所定時間のインターバル時間を設定することを要する。このインターバル時間における加熱が、基板表面の不純物を除去することになる。酸素濃度が高まるとバッファ層１２を高抵抗化させる。なお、酸素は炉内、及び有機金属材料から成長層内に自然に混入する。
【００４０】
ここで、半導体層へのカーボンの混入に関してはＶ族ガス流量により制御できるが、酸素に関しては制御が困難であるため、基板温度を高くすることにより、ＳＩＭＳ分析の検出下限レベルまで下げることが好ましい。これにより、ＨＥＭＴ素子にしたときの電気的特性の変動を抑制することができる。また、成長装置のリアクター内（つまり、炉内）の温度を安定させる温度安定時間としてのインターバル時間は、例えば、１０分以上の時間に設定することができる。
【００４１】
次に、バッファ層１２上に、第１の電子供給層１３と、スペーサ層１４と、チャネル層１５と、スペーサ層１６と、第２の電子供給層１７と、ショットキー層１８と、スペーサ層１９と、コンタクト層２０とをこの順に形成する。
【００４２】
上述した通り、コンタクト層２０にＳｅ及び／又はＴｅをドーピングする場合、成長装置内に残留するＳｅ及び／又はＴｅの量を「０（ゼロ）」にすることはできない。ドーピング効果等を検討して成長させた本実施の形態に係るコンタクト層２０においても、Ｓｅ、Ｔｅが成長炉内に残留する。
【００４３】
本実施の形態では、バッファ層１２の成長条件を規定することで、基板１０とバッファ層１２との界面におけるＳｅ又はＴｅの濃度を１．０Ｅ１４ｃｍ−３以上２．０Ｅ１５ｃｍ−３以下に規定すると共に、バッファ層１２と第１の電子供給層１３との界面におけるＳｅ濃度又はＴｅ濃度は、１．０Ｅ１４ｃｍ−３以下に規定する。
【００４４】
また、バッファ層１２は、２５０ｎｍ以上、好ましくは３００ｎｍ以上の厚さにする。基板１０とバッファ層１２との界面におけるＳｅ及び／又はＴｅの濃度を１．０Ｅ１４ｃｍ−３以上２．０Ｅ１５ｃｍ−３以下に規定することにより、バッファ層１２の厚さを２５０ｎｍ以上にすることで、バッファ層１２と第１の電子供給層１３との界面におけるＳｅ濃度又はＴｅ濃度が１．０Ｅ１４ｃｍ−３以下になる。
【００４５】
しかし、ＳｅやＴｅの当該界面における濃度が上記範囲内の場合であっても、リーク電流が発生する場合がある。この点を検討した結果、基板１０の清浄が不十分な場合、又は大気中や成長炉内の他の不純物（特に、Ｓｉ）が基板１０の表面に付着する場合にリーク電流が発生すると考えられた。このリーク電流に関しては、バッファ層１２の厚さを３００ｎｍ以上にすることで抑制することができる。
【００４６】
また、バッファ層１２の厚さの上限は、１．５μｍにした。すなわち、本実施の形態に係るバッファ層１２は、２５０ｎｍ以上１．５μｍ以下の厚さを有する。バッファ層１２の厚さの上限値は、後述する実施例に記載のとおり、コンタクト層のドーピング効率を意識することなく成長した場合であっても、コスト等を考えることなくバッファ層１２を１．５μｍを超えて形成すれば、バッファ層１２と第１の電子供給層１３との界面におけるＳｅ及びＴｅの濃度を１．０Ｅ１４ｃｍ−３以下にすることができたことによる。また、バッファ層１２は、好ましくは０．８μｍ以下の厚さにする。
【００４７】
なお、バッファ層１２は、多層構造を有することもできる。多層構造中には、ｐ型の不純物及びｎ型の不純物が共に検出下限値以下の空乏層とみなすことができる層から５．０Ｅ１７ｃｍ−３までのｐ型層を含むことができる。なお、バッファ層１２におけるｐ型の不純物の濃度が５．０Ｅ１７ｃｍ−３を超えると、バッファ層１２の抵抗が低下し、バッファ層１２内に電流が流れる。
【００４８】
表１に、Ｓｅ又はＴｅをドーピングしたＩｎｘＧａ（１−ｘ）Ａｓ（ただし、０＜ｘ＜１）からなるコンタクト層において、ドーピング効率を意識することなくウェハ面内のシート抵抗、膜厚及び組成の均一性を重視した成長条件を適用し、２．０Ｅ１９ｃｍ−３程度のＳｅ又はＴｅをドーピングした場合における、バッファ層１２の厚さとＳｅ又はＴｅのメモリー効果との関係を示す。なお、表１におけるＳｅ又はＴｅの濃度は、バッファ層１２の表面と第１の電子供給層１３との界面の濃度である。
【００４９】
【表１】
2012138446.tif 000003
【００５０】
ここで、グレーデッド層２０ａと均一層２０ｂと含むコンタクト層２０は、３５０℃以上５００℃以下の成長温度で、コンタクト層２０の表面（具体的には、均一層２０ｂの表面）の表面粗さＲａが０．５ｎｍ以上５．０ｎｍ以下の範囲になるように制御して形成する（コンタクト層形成工程）。
【００５１】
一例として、コンタクト層２０であるＳｅ又はＴｅをドーピングしたｎ型のＩｎｘＧａ（１−ｘ）Ａｓ（ただし、０＜ｘ＜１）層のドーピング効率を向上させることを目的として、コンタクト層２０は、ＧａＡｓ層の成長にとって最適な温度である５８０℃付近より２００℃近く低い成長温度で形成する。３５０℃未満の基板温度では、Ｖ族原料が熱分解しないので適用できない。また、３５０℃未満の基板温度では、有機金属材料から多量のカーボン不純物が発生し、コンタクト層２０に混入するので３５０℃未満の基板温度を適用することは困難である。なお、最適な温度より２００℃近く低い温度においてもコンタクト層２０の表面の表面粗さＲａが０．５ｎｍ以上５．０ｎｍ以下の範囲内になるように、コンタクト層２０の成長条件において、Ｖ／ＩＩＩ比、成長速度等を調整する。
【００５２】
一方、５００℃を超えるように基板温度を設定すると、Ｓｅ及びＴｅのドーピング効率が低下することに起因してＳｅ及びＴｅの原料の供給量を増加させることを要するので、基板温度を５００℃を超えるようにすることも難しい。なお、用いる有機金属原料は、基板温度が３５０℃付近においても熱分解するＴＥＩ、ＴＭＩ、及びＴＥＧを用いる。
【００５３】
なお、Ｓｅ及びＴｅのドーピング効率を高めるために、基板温度を通常より低下させて成長しているので、カーボンの不純物がコンタクト層２０に自然にドーピングされる量が多くなる。また、グレーデッド層２０ａのＩｎ組成が低い領域ではＳｅ及びＴｅの取り込み量が少ないので、グレーデッド層２０ａの初期の成長領域（すなわち、基板１０側に近い領域）は高抵抗になりやすい。そこで、グレーデッド層２０ａの初期の成長領域のＳｅ又はＴｅの不純物濃度を３．０Ｅ１８ｃｍ−３程度以上に設定すると共に、カーボンの不純物濃度の上限を３．０Ｅ１８ｃｍ−３に制御することが好ましい。なお、不純物濃度は、基板温度及び／又はＶ／ＩＩＩ比の調整、並びにＩｎ組成比の傾斜を調整することにより制御することができる。また、カーボンの不純物濃度の下限は、ＳＩＭＳ分析によるカーボンの検出下限である１．０Ｅ１６ｃｍ−３に設定する。
【００５４】
また、Ｓｅ又はＴｅをドーピングしたｎ型のＩｎｘＧａ（１−ｘ）Ａｓ（ただし、０＜ｘ＜１）層の表面の凹凸は、基板温度、Ｉｎ組成に応じて変化する。基板温度が低い場合、Ｒａは小さくなる。一方、基板温度が高くなるとＲａは高くなる。また、Ｉｎ組成が低い場合、Ｒａが小さくなると共にＳｅ又はＴｅのドーピング効率が低下する。一方、Ｉｎ組成が高い場合、Ｒａが大きくなり、Ｓｅ又はＴｅをドーピング効率が向上する一方で、表面が白濁する場合もある。なお、Ｉｎ組成比は０．４以上０．６以下である。また、表面の凹凸が高すぎる場合（つまり、Ｒａが大きすぎる場合）、コンタクト層２０上に形成する電極膜のひび割れ等を誘発する。あるいは、コンタクト層２０より下層の半導体層にも層の劣化を及ぼす可能性があるのでＲａには上限を設けることが好ましい。
【００５５】
なお、少なくともバッファ層形成工程及びコンタクト層形成工程は、成長装置内であって、成長装置内にＳｅ又はＴｅが残留した雰囲気下で実施され、基板１０とバッファ層１２との界面のＳｅ濃度又はＴｅ濃度は、１．０Ｅ１４ｃｍ−３以上２．０Ｅ１５ｃｍ−３以下に制御され、バッファ層１２と第１の電子供給層１３との界面におけるＳｅ又はＴｅの濃度は１．０Ｅ１４ｃｍ−３以下に制御される。
【００５６】
（変形例）
図２は、変形例に係るＢｉＦＥＴ構造を有するエピタキシャルウェハの断面の概要を示す。
【００５７】
本実施の形態に係る高電子移動度トランジスタ用エピタキシャルウェハ１は、基板１０上にＨＥＭＴ構造を備えるが、変形例においては、このＨＥＭＴ構造上にＨＢＴ構造を更に積層させることもできる。これにより、ＢｉＦＥＴ構造が構成される。そして、このＢｉＦＥＴ構造のＨＢＴ構造が備えるコンタクト層を、本実施の形態に係る高電子移動度トランジスタ用エピタキシャルウェハ１が備えるコンタクト層２０と同様の構成にすることもできる。
【００５８】
具体的に変形例に係るエピタキシャルウェハ２は、基板１０と、基板１０上の設けられるバッファ層１２と、バッファ層１２上に設けられる第１の電子供給層１３と、第１の電子供給層１３上に設けられるスペーサ層１４と、スペーサ層１４上に設けられるチャネル層１５と、チャネル層１５上に設けられるスペーサ層１６と、スペーサ層１６上に設けられる第２の電子供給層１７と、第２の電子供給層１７上に設けられるショットキー層１８とを備える。
【００５９】
更に、エピタキシャルウエハ２は、ショットキー層１８上に設けられるストッパ層２１と、ストッパ層２１上に設けられるサブコレクタ層２２と、サブコレクタ層２２上に設けられるコレクタ層２３と、コレクタ層２３上に設けられるベース層２４と、ベース層２４上に設けられるエミッタ層２５と、エミッタ層２５上に設けられるバラスト層２６と、バラスト層２６上に設けられるグレーデッド層２０ａと、グレーデッド層２０ａ上に設けられる均一層２０ｂとを備える。
【００６０】
例えば、基板１０としてはＧａＡｓ基板、バッファ層１２としてはアンドープのＡｌＧａＡｓ、第１の電子供給層１３としてはｎ＋型のＡｌＧａＡｓ、スペーサ層１４及びスペーサ層１６としてはアンドープのＡｌＧａＡｓ、チャネル層１５としてはアンドープのＩｎＧａＡｓ、第２の電子供給層１７としてはｎ＋型のＩｎＧａＰ、ショットキー層１８としてはアンドープのＧａＡｓを用いることができる。
【００６１】
また、ストッパ層２１としてはｎ＋型のＩｎＧａＰ、サブコレクタ層２２としてはｎ＋型のＧａＡｓ、コレクタ層２３としてはｎ−型のＧａＡｓ、ベース層２４としてはｐ＋型のＧａＡｓ、エミッタ層２５としてはｎ＋型のＩｎＧａＰ、バラスト層２６としてはｎ−型のＧａＡｓを用いることができる。グレーデッド層２０ａ及び均一層２０ｂについては、本実施の形態と同様の構成である。
【００６２】
（実施の形態の効果）
本実施の形態に係る高電子移動度トランジスタ用エピタキシャルウェハ１の製造方法は、コンタクト層２０の構成及び成長条件を規定することにより、成長装置の炉内に残留するＳｅ及びＴｅが残留するというＳｅ及びＴｅのメモリー効果を抑制することができる。また、本実施の形態に係る高電子移動度トランジスタ用エピタキシャルウェハ１の製造方法は、バッファ層１２の構成及び成長条件を規定することにより、バッファ層１２に混入するＳｅ及びＴｅの量を低減できる。これにより、Ｓｅ及びＴｅのメモリー効果に起因するリーク電流の発生を抑制できる。
【００６３】
すなわち、本実施の形態に係る高電子移動度トランジスタ用エピタキシャルウェハ１の製造方法は、メモリー効果が高電子移動度トランジスタ用エピタキシャルウェハ１に与える影響を低減できる。これにより、本実施の形態に係る高電子移動度トランジスタ用エピタキシャルウェハ１の製造方法は、高抵抗バッファ層と低抵抗コンタクト層とを備える高電子移動度トランジスタ用エピタキシャルウェハ１を提供することができる。
【実施例】
【００６４】
実施例においては、実施の形態において説明した高電子移動度トランジスタ用エピタキシャルウェハ１の構造を備える高電子移動度トランジスタ用エピタキシャルウェハを製造した。具体的に、まず、基板１０としての半絶縁性のＧａＡｓ基板を成長装置の炉内に設置した。そして、基板１０の温度を予め定められ温度まで上昇させ、バッファ層１２の成長を開始する前に１０分間、温度を安定化させた。
【００６５】
そして、基板１０上に、バッファ層１２として、アンドープのＡｌｘＧａ（１−ｘ）Ａｓ層（ただし、０＜ｘ＜０．３）とアンドープのＧａＡｓ層とを一つのペアとした場合に、２０組の当該ペアからなる多層構造のバッファ層と、当該多層構造のバッファ層上に上部バッファ層としてのアンドープのＡｌｘＧａ（１−ｘ）Ａｓ層（ただし、０＜ｘ＜０．３）とを積層した。なお、バッファ層１２と上部バッファ層との合計厚は１．０μｍである。
【００６６】
次に、上部バッファ層上に、第１の電子供給層１３としてのｎ型のＡｌｘＧａ（１−ｘ）Ａｓ（ただし、０＜ｘ＜１）と、スペーサ層１４としてのアンドープのＡｌｘＧａ（１−ｘ）Ａｓ（ただし０＜ｘ＜１）と、電子走行層であるチャネル層１５としてのアンドープのＩｎｘＧａ（１−ｘ）Ａｓ（ただし、０＜ｘ＜１）と、スペーサ層１６としてのアンドープのＡｌｘＧａ（１−ｘ）Ａｓ（ただし、０＜ｘ＜１）と、第２の電子供給層１７としてのｎ型のＡｌｘＧａ（１−ｘ）Ａｓ（ただし、０＜ｘ＜１）と、ショットキー層１８としてのアンドープのＡｌｘＧａ（１−ｘ）Ａｓ（ただし、０＜ｘ＜１）と、スペーサ層１９としてのアンドープのＩｎｘＧａ（１−ｘ）Ｐ（ただし、０＜ｘ＜１）と、クレーデッド層２０ａとしてのｎ型のＩｎｘＧａ（１−ｘ）Ａｓ（ただし、ｘは、基板１０側から均一層２０ｂ側に向かって０から０．５に徐々に増加する）と、均一層２０ｂとしてのｎ型のＩｎｘＧａ（１−ｘ）Ａｓ（ただし、ｘ＝０．５）とをこの順に形成した。これにより、実施例に係る高電子移動度トランジスタ用エピタキシャルウェハを作製した。
【００６７】
なお、バッファ層１２は、成長温度を７００℃、Ｖ／ＩＩＩ比を１５０に設定して基板１０上に成長させ、ＧａＡｓ層とＡｌＧａＡｓ層との双方を空乏化した。また、バッファ層１２のＡｌＧａＡｓ層のＡｌ組成を０．３に設定し、酸素濃度はＳＩＭＳ分析で検出下限レベルに制御した。また、コンタクト層２０の成長においては、成長温度を４００℃に設定した。そして、コンタクト層２０の成長には、有機金属材料としてＴＭＩ及びＴＥＧを用い、ドーパントとしてＴｅを用いた。なお、均一層２０ｂの移動度は１０００ｃｍ２／Ｖ・ｓであり、表面の凹凸のＲａは３ｎｍであった。また、グレーデッド層２０ａの炭素濃度は１．０Ｅ１８ｃｍ−３であった。
【００６８】
以上、本発明に係る実施の形態及び実施例を説明したが、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【符号の説明】
【００６９】
１  高電子移動度トランジスタ用エピタキシャルウェハ
２  エピタキシャルウエハ
１０  基板
１２  バッファ層
１３  第１の電子供給層
１４  スペーサ層
１５  チャネル層
１６  スペーサ層
１７  第２の電子供給層
１８  ショットキー層
１９  スペーサ層
２０  コンタクト層
２０ａ  グレーデッド層
２０ｂ  均一層
２１  ストッパ層
２２  サブコレクタ層
２３  コレクタ層
２４  ベース層
２５  エミッタ層
２６  バラスト層
【図１】
2012138446.tif 000004
【図２】
2012138446.tif 000005