(57)【要約】      （修正有）【課題】大量のチップに放熱部を設けるに際してその生産性の向上を図るとともに、放熱効果の向上を図る半導体装置とその製造方法を提供する。【解決手段】半導体装置１が、半導体基板１１と、絶縁膜１４の表面１４ｂに積層された封止層２６と、半導体基板１１の外周面１１ｃに設けられた第１の放熱部４０と、半導体基板１１の裏側の主面１１ｂに設けられた第２の放熱部３０と、を備える。第１の放熱部及び第２の放熱部は半導体ウエハのレベルで設け、それらをダイシングする。【選択図】図２
2012089813.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の一対の主面のうち一方の主面側に積層された封止層と、
前記半導体基板の外周面及び前記封止層の外周面に設けられた第１の放熱部と、
前記半導体基板の前記一対の主面のうち他方の主面側に設けられた第２の放熱部と、
を備えることを特徴とする半導体装置。
【請求項２】
前記第１の放熱部が前記半導体基板の材料及び前記封止層の材料よりも熱伝導率の高い材料からなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の放熱部が前記半導体基板の前記一方の主面から突き出て前記封止層を囲繞することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第２の放熱部の表面が凸凹に形成されていることを特徴とする請求項１から３の何れか一項に記載の半導体装置。
【請求項５】
前記第１の放熱部と前記第２の放熱部が一体成形されていることを特徴とする請求項１から４の何れか一項に記載の半導体装置。
【請求項６】
半導体ウエハの一対の主面のうち一方の主面側に封止層を形成する第一工程と、
前記半導体ウエハの前記一対の主面のうち他方の主面から前記封止層の途中まで切り込んで溝を形成する第二工程と、
前記溝に第１の放熱部を埋め込む第三工程と、
前記半導体ウエハの前記他方の主面に第２の放熱部を設ける第四工程と、
前記溝よりも幅の狭い切り込み幅で前記溝に沿って前記封止層、前記第１の放熱部及び前記第２の放熱部をダイシングする第五工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項７】
前記第三工程において、前記半導体基板の材料及び前記封止層の材料よりも熱伝導率の高い材料からなる前記第１の放熱部を前記溝に埋め込むことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記半導体ウエハの前記一方の主面は複数のチップ領域に区画されており、
前記第二工程は、前記チップ領域の境界線に沿った格子状の溝を形成する
ことを特徴とする請求項６又は７に記載の半導体装置の製造方法。
【請求項９】
前記第五工程では、前記溝の中心線に沿ってダイシングすることを特徴とする請求項６から８の何れか一項に記載の半導体装置の製造方法。
【請求項１０】
前記第四工程は、前記第２の放熱部の表面に対してハーフエッチング又はハーフダイシングを施すことによって、前記第２の放熱部の表面を凸凹に形成する工程を含むことを特徴とする請求項６から９の何れか一項に記載の半導体装置の製造方法。
【請求項１１】
前記第三工程と前記第四工程を同時に行って、前記第１の放熱部と前記第２の放熱部を一体成形することを特徴とする請求項６から１０の何れか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体チップのパッケージ方法として、いわゆるＷＬＰ（Wafer Level Package）法が
ある。ＷＬＰ法は、半導体ウエハの集積回路が形成された面に樹脂封止と配線形成を行った後に、その半導体ウエハを封止樹脂とともにチップサイズに切り出す方法である（例えば、特許文献１）。また、半導体ウエハ及び封止樹脂をチップサイズに切り出す前に、半導体ウエハの裏面から半導体ウエハをハーフダイシングし、その切り込みに封止樹脂を埋めるとともに、その半導体ウエハの裏面に封止樹脂を形成することによって、チップの側面及び裏面にも封止樹脂を形成することが行われている（例えば、特許文献１参照）。
【０００３】
しかし、封止樹脂は一般に熱伝導率が低く、個片化されたチップ内部の集積回路から発した熱が封止樹脂内に閉じ込められてしまい、集積回路の誤作動やパッケージの信頼性低下を招く虞がある。そこで、個片化されたチップの搭載前後に、そのチップにヒートシンクを貼り付けることによって、チップの熱をヒートシンクで放熱することが行われている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２６１２９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、大量のチップ個々にヒートシンクを貼り付けているのでは、作業効率が悪くなって、生産性が低くなる。また、チップの表面のうち、半田バンプ等が形成された面の反対面にしかヒートシンクが貼り付けられないので、放熱効果も限られてくる。
そこで、本発明が解決しようとする課題は、大量のチップにヒートシンク等の放熱部を設けるに際してその生産性の向上を図るとともに、放熱効果の向上を図ることである。
【課題を解決するための手段】
【０００６】
以上の課題を解決するために、本発明に係る半導体装置が、
半導体基板と、
前記半導体基板の一対の主面のうち一方の主面側に積層された封止層と、
前記半導体基板の外周面及び前記封止層の外周面に設けられた第１の放熱部と、
前記半導体基板の前記一対の主面のうち他方の主面側に設けられた第２の放熱部と、
を備える。
【０００７】
本発明に係る半導体装置の製造方法は、
半導体ウエハの一対の主面のうち一方の主面側に封止層を形成する第一工程と、
前記半導体ウエハの前記一対の主面のうち他方の主面から前記封止層の途中まで切り込んで溝を形成する第二工程と、
前記溝に第１の放熱部を埋め込む第三工程と、
前記半導体ウエハの前記他方の主面に第２の放熱部を設ける第四工程と、
前記溝よりも幅の狭い切り込み幅で前記溝に沿って前記封止層、前記第１の放熱部及び前記第２の放熱部をダイシングする第五工程と、を含む。
【発明の効果】
【０００８】
本発明によれば、第１の放熱部及び第２の放熱部によって放熱効果が高くなる。
また、複数の半導体装置に対して別々にヒートシンクを設けるのではなく、半導体ウエハのレベルで第１の放熱部及び第２の放熱部を設け、それらをダイシングしているから、生産性が向上する。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態における半導体装置の斜視図。
【図２】同実施形態における半導体装置の断面図。
【図３】同実施形態における半導体装置を製造する方法の一工程における斜視図及び断面図。
【図４】図３に続く工程における斜視図及び断面図。
【図５】図４に続く工程における斜視図及び断面図。
【図６】図５に続く工程における斜視図及び断面図。
【図７】図６に続く工程における斜視図及び断面図。
【図８】図６に続く工程における断面図。
【図９】図６に続く工程における断面図。
【図１０】図７に続く工程における斜視図及び断面図。
【図１１】図１０に続く工程における斜視図及び断面図。
【図１２】図１１に続く工程における斜視図及び断面図。
【図１３】図１２に続く工程における斜視図及び断面図。
【図１４】図１３に続く工程における斜視図及び断面図。
【図１５】本発明の第２実施形態における半導体装置の斜視図。
【図１６】同実施形態における半導体装置の断面図。
【図１７】同実施形態における半導体装置を製造する方法の一工程における斜視図及び断面図。
【図１８】図１７に続く工程における斜視図及び断面図。
【図１９】図１８に続く工程における斜視図及び断面図。
【図２０】本発明の第３実施形態における半導体装置の断面図。
【図２１】同実施形態における半導体装置を製造する方法の一工程における斜視図。
【図２２】図２１に続く工程における斜視図。
【図２３】図２２に続く工程における斜視図。
【図２４】図２３に続く工程における斜視図。
【図２５】図２４に続く工程における斜視図。
【図２６】図２５に続く工程における斜視図。
【図２７】図２６に続く工程における斜視図。
【発明を実施するための形態】
【００１０】
以下に、本発明を実施するための形態について、図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１１】
〔第１の実施の形態〕
図１は、半導体装置１を示した斜視図である。図２は、この半導体装置１を示した断面図である。図１〜図２に示すように、この半導体装置１は、チップサイズにパッケージしたものであって、いわゆるＣＳＰ（Chip Size Package）である。特に、この半導体装置１は、半導体ウエハを樹脂封止した後に、それをチップサイズに個片化したものである。つまり、半導体装置１は、ＣＳＰの中でも特にＷＬＰ（Wafer Level Package）である。この半導体装置１は半導体基板１１及び封止構造２０等を備え、その封止構造２０は配線２８、外部接続用端子２５、封止層２６、半田バンプ２７、第１の放熱部（第１の放熱材）４０及び第２の放熱部（第２の放熱材）３０等を備える。配線２８は、下地金属層２１及び上部金属層２３を含む。
【００１２】
半導体基板１１は半導体ウエハを個片化したものである。半導体基板１１は基層１１ｄ及び集積回路層１１ｅからなり、一対の主面１１ａ，１１ｂの間に厚みを有する形状を持つ。基層１１ｄが例えばシリコンからなり、基層１１ｂの表面に集積回路層１１ｅが形成されている。集積回路層１１ｅは半導体基板１１の一対の主面１１ａ，１１ｂのうちの一方の主面１１ａ側の表層部分に形成され、集積回路層１１ｅの表面が半導体基板１１の一方の主面１１ａである。集積回路層１１ｅには、図示しない集積回路が設けられている。集積回路層１１ｅの表面には、複数の接続パッド１５が形成され、接続パッド１５が集積回路層１１ｅの集積回路に接続されている。半導体基板１１の一対の主面１１ａ，１１ｂのうちの一方の主面１１ａを表面または表側の主面と称し、他方の主面１１ｂを裏面または裏側の主面と称する。接続パッド１５は、集積回路層１１ｅに含まれる集積回路の配線の一部であったり、その集積回路の構成要素である各種電気素子（例えば、ダイオード、トランジスタ、抵抗、コンデンサ等）の電極であったりする。
半導体基板１１の表側の主面１１ａの上には、パッシベーション膜１３及び絶縁膜１３が積層されている。パッシベーション膜１３は、酸化シリコン又は窒化シリコンからなる。絶縁膜１４は、エポキシ系樹脂、ポリイミド系樹脂その他の樹脂からなる。例えば、絶縁膜１４には、ポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、又はこれらの複合材料等を用いることができる。また、パッシベーション膜１３のうち接続パッド１５に重なる位置には、開口１３ａが形成されている。絶縁膜１４のうち接続パッド１５に重なる位置には、開口１４ａが形成されている。接続パッド１５が開口１３ａ，１４ａ内に位置している。
【００１３】
絶縁膜１４の表面１４ｂ上には、下地金属層２１が形成されている。下地金属層２１は、シード層をパターニングしたものである。下地金属層２１は、銅（Ｃｕ）の薄膜、チタン（Ｔｉ）の薄膜、チタンに銅を積層した薄膜その他の金属薄膜である。下地金属層２１は、所定の形状に形成されている。下地金属層２１の一部が接続パッド１５上に積層され、下地金属層２１が開口１３ａ，１４ａを介して接続パッド１５に接続されている。なお、絶縁膜１４が形成されておらず、下地金属層２１がパッシベーション膜１３上に形成されていてもよい。
【００１４】
下地金属層２１上には、上部金属層２３が積層されている。上部金属層２３は、銅メッキその他の金属メッキからなる。平面視して、上部金属層２３が所定の形状にパターニングされており、上部金属層２３の平面形状と下地金属層２１の平面形状がほぼ同じである。上部金属層２３は、下地金属層２１よりも厚い。
【００１５】
外部接続用端子２５が上部金属層２３の一端部上に形成されている。外部接続用端子２５は、銅その他の金属からなる。外部接続用端子２５は、突起状に設けられた柱状電極である。外部接続用端子２５の高さ（厚さ）は、上部金属層２３の厚さよりも大きい。配線２８のうち外部接続用端子２５の台座となる部分２４は、ランドである。
【００１６】
絶縁膜１４上には、封止層２６が積層されている。封止層２６が配線２８を覆って、上部金属層２３が絶縁膜１４と封止層２６の間に敷設されている。封止層２６は、上部金属層２３をそれらの上部から保護する。外部接続用端子２５が封止層２６を貫通するように封止層２６に埋設されている。外部接続用端子２５の頭頂面は封止層２６によって覆われていないが、外部接続用端子２５の周側面は封止層２６によって覆われ、封止層２６が外部接続用端子２５の周側面を保護する。封止層２６の表面２６ａは、外部接続用端子２５の頭頂面と面一に設けられ、又は、外部接続用端子２５の頭頂面よりも僅かに高い位置にある。封止層２６は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂からなり、好ましくは、フィラー（例えば、ガラスフィラー）を含有した熱硬化性樹脂（例えば、エポキシ樹脂）からなる。また、封止層２６は遮光性を有する。
【００１７】
半田バンプ２７が外部接続用端子２５の頭頂面に形成されている。半田バンプ２７が外部接続用端子２５の頭頂面に結合することによって、半田バンプ２７と外部接続用端子２５が相互に電気的に接続している。なお、半導体装置１をプリント配線板に内蔵して用いる場合には、半田バンプ２７を形成せずに、外部接続用端子２５の頭頂面と接続するようにプリント配線板内部の配線を形成するようにしてもよい。この場合、プリント配線板の内部に設けられた配線とは、プリント配線板の絶縁層間に形成された導体パターンや、プリント配線板の絶縁層を貫通したビアに埋め込まれた埋込導体といったものを含む。
【００１８】
半導体基板１１の外周面１１ｃには、第１の放熱部４０が設けられている。第１の放熱部４０は、ヒートスプレッダ又はヒートシンクである。第１の放熱部４０が枠状に設けられ、半導体基板１１が第１の放熱部４０によって囲繞されている。第１の放熱部４０が半導体基板１１の外周面１１ｃに直接接合している。第１の放熱部４０の下面４１が半導体基板１１の裏側の主面１１ｂと面一になっている。第１の放熱部４０の上面４２が絶縁膜１４の表面１４ｂ（絶縁膜１４が無い場合には、パッシベーション膜１３の表面１３ｂ）に揃っておらず、第１の放熱部４０が半導体基板１１の表側の主面１１ａ及び絶縁膜１４の表面１４ｂ（絶縁膜１４が無い場合には、パッシベーション膜１３の表面１３ｂ）から上に突き出ており、第１の放熱部４０の上部４３が封止層２６を囲繞している。第１の放熱部４０のうち封止層２６を囲んだ部分４３が封止層２６に直接接合している。
【００１９】
また、第１の放熱部４０の外周面４４が、封止層２６のうち第１の放熱部４０に囲われていない部分２６ｂの周面２６ｃと面一になっている。なお、封止層２６のうち第１の放熱部４０に囲われていない部分２６ｂの周面２６ｃと、第１の放熱部４０の外周面４４との間に段差があってもよい。
第１の放熱部４０は、半導体基板１１の材料（シリコン：熱伝導率１４８Ｗ／ｍ・Ｋ）及び封止層２６の材料（エポキシ樹脂：熱伝導率０．１７〜０．２１Ｗ／ｍ・Ｋ、フィラー混合エポキシ樹脂：熱伝導率０．９〜１．３Ｗ／ｍ・Ｋ）よりも放熱性の高い材料からなり、例えば銅、銀その他の金属からなる（熱伝導率１５０Ｗ／ｍ・Ｋ以上）。
【００２０】
半導体基板１１の裏側の主面１１ｂ及び第１の放熱部４０の下面４１には、第２の放熱部３０が粘着層３９によって貼着されている。粘着層３９は、熱伝導率の高い材料からなり、例えばシリコングリース、シリコンゴムからなる。第２の放熱部３０は、ヒートスプレッダ又はヒートシンクである。第２の放熱部３０は、半導体基板１１の材料（シリコン：熱伝導率１４８Ｗ／ｍ・Ｋ）及び封止層２６の材料（エポキシ樹脂：熱伝導率０．１７〜０．２１Ｗ／ｍ・Ｋ、フィラー混合エポキシ樹脂：熱伝導率０．９〜１．３Ｗ／ｍ・Ｋ）よりも放熱性の高い材料からなり、例えば金属（銅、銀等）又はファインセラミックからなる（熱伝導率１５０Ｗ／ｍ・Ｋ以上）。
【００２１】
第２の放熱部３０の表面３０ａ、つまり、第２の放熱部３０の下面３０ａが、凸凹に設けられている。これにより、第２の放熱部３０の放熱性能が向上する。
【００２２】
具体的には、第２の放熱部３０の下面３０ａに、格子状の溝３１が形成されていることによって、複数の突起３２がマトリクス状に配列されている。なお、第２の放熱部３０の下面３０ａが平坦な面であってもよい。また、溝３１の形状は格子状である必要はなく、例えば、溝３１がストライプ状であってもよい。溝３１がストライプ状であれば、互いに平行な複数の突条が第２の放熱部３０の下面３０ａに形成されている。
【００２３】
半導体装置１の製造方法について図３〜図１２を参照して説明する。図３〜図１２は半導体装置１の製造工程を示すものであり、図３〜図１２の（ａ）は半導体ウエハ５０の斜視図であり、（ｂ）はその半導体ウエハ５０の部分断面図である。
【００２４】
半導体装置１を製造するに際しては、個片化する前の半導体ウエハ５０（図３に図示）を用いる。図３に示すように、半導体ウエハ５０の表側の主面５０ａは、分割予定線としての格子状のダイシングストリート（境界線）５２によって複数のチップ領域５１に区画されている。これらチップ領域５１がマトリクス状に配列されている。半導体ウエハ５０の表側の表層の集積回路層１１ｅには、チップ領域５１ごとに図示しない集積回路が形成されている。半導体ウエハ５０の主面５０ａの上にパッシベーション膜１３が成膜され、集積回路がパッシベーション膜１３によって覆われている。また、半導体ウエハ５０の表側には、パッシベーション膜１３を覆う絶縁膜１４が成膜されている。また、半導体ウエハ５０の裏側の主面５０ｂでは、半導体（シリコン）が露出している。なお、絶縁膜１４が成膜されていなくてもよい。
【００２５】
図４に示すように、無電解メッキ法若しくは気相成長法（例えば、スパッタ法）又はこれらの組合せによって、絶縁膜１４の表面１４ｂ（絶縁膜１４が無い場合には、パッシベーション膜１３の表面１３ｂ）上の全体にシード層６１を積層する。つまり、絶縁膜１４及び接続パッド１５の上の一面にシード層６１を成長させる。シード層６１は、銅（Ｃｕ）の薄膜、チタン（Ｔｉ）の薄膜、チタンに銅を積層した薄膜その他の金属薄膜である。
【００２６】
次に、図５に示すように、上部金属層２３をパターニングする。具体的には、レジスト等のマスクをシード層６１の上に設置し、シード層６１をそのマスクによって部分的に覆った状態で、シード層６１を電極として電解メッキを行う。マスクには、形成しようとする上部金属層２３の形状に合った開口が形成されており、電解メッキによって上部金属層２３がシード層６１の上であってマスクの開口内に成長する。ここで、上部金属層２３をシード層６１よりも厚く成長させる。
上部金属層２３の形成後、マスクを除去する。
【００２７】
次に、図５に示すように、外部接続用端子２５を形成する。具体的には、上部金属層２３よりも厚いドライフィルムレジスト等のマスクをシード層６１及び上部金属層２３の上に設置し、シード層６１及び上部金属層２３をマスクで覆った状態で、シード層６１及び上部金属層２３を電極として電解メッキを行う。マスクには、形成しようとする外部接続用端子２５の形状に合った開口が形成されており、それら開口は、上部金属層２３の端部に設けられたランド２４に重なっている。そのため、電解メッキによって外部接続用端子２５がランド２４の上であってマスクの開口内に成長する。ここで、外部接続用端子２５の高さ（厚さ）が上部金属層２３の厚さよりも充分に厚くなるよう、外部接続用端子２５を成長させる。
外部接続用端子２５の形成後、マスクを除去する。
【００２８】
マスクの除去後、シード層６１のうち上部金属層２３及び外部接続用端子２５に重なっていない部分をエッチングにより除去することにより、シード層６１を下地金属層２１（図６等に図示）に形状加工する。このとき、上部金属層２３及び外部接続用端子２５の表面が一部エッチングされるが、上部金属層２３及び外部接続用端子２５がシード層６１と比較して充分に厚いため、上部金属層２３及び外部接続用端子２５は残留する。
【００２９】
次に、図６に示すように、絶縁膜１４の表面１４ｂ（絶縁膜１４が無い場合には、パッシベーション膜１３の表面１３ｂ）上に封止層２６を積層する。具体的には、絶縁膜１４の表面１４ｂ（絶縁膜１４が無い場合には、パッシベーション膜１３の表面１３ｂ）上に封止樹脂を塗布し、その封止樹脂によって上部金属層２３を覆うとともに封止樹脂に外部接続用端子２５を埋め込み、その封止樹脂を硬化させる。この状態では、外部接続用端子２５が封止層２６に埋め込まれているので、封止層２６の表面２６ａを研削する。封止層２６の表面２６ａの研削によって外部接続用端子２５の頭頂面が露出し、封止層２６の表面２６ａが外部接続用端子２５の頭頂面と略面一となる。この時、外部接続用端子２５の頭頂面も研削され、外部接続用端子２５の頭頂面が平坦になる。なお、プリプレグを絶縁膜１４の表面１４ｂ（絶縁膜１４が無い場合には、パッシベーション膜１３の表面１３ｂ）に貼り付けて、そのプリプレグを硬化させて封止層２６としてもよい。
【００３０】
次に、半導体ウエハ５０の裏側の主面５０ｂを研削することで、半導体ウエハ５０を薄くする。なお、この研削処理は省略してもよい。
次に、外部接続用端子２５の頭頂面を軽くエッチングする。
【００３１】
次に、図７に示すように、封止層２６をダイシングテープ８０に向けて、半導体ウエハ５０をダイシングテープ８０に貼り付け、半導体ウエハ５０の周囲にダイシングフレーム８１を設置する。次に、半導体ウエハ５０の裏側の主面５０ｂから半導体ウエハ５０をダイシングストリート５２に沿ってハーフダイシングすることによって、半導体ウエハ５０の裏側の主面５０ｂに格子状の溝６５を形成する。ダイシングに際しては、半導体ウエハ５０の裏側の主面５０ｂから封止層２６の途中まで切り込むが、封止層２６の表面２６ａまでは切り込まない。そのため、ダイシングの切り込み深さ（溝６５の深さ）は半導体ウエハ５０の裏側の主面５０ｂから絶縁膜１４の表面１４ｂまでの厚みよりも大きいが、半導体ウエハ５０の裏面の主面５０ｂから封止層２６の表面２６ａまでの厚みよりも小さい。
【００３２】
なお、溝６５を形成するハーフダイシング処理には、ステップカット処理（図８参照）又はベベルカット処理（図９参照）を採用してもよい。ステップカット処理とは、図８に示すように、溝６５を段状に形成することである。つまり、半導体ウエハ５０の裏側の主面５０ｂを第一ダイシングブレードによってダイシングストリート５２に沿って切り込むことで、半導体ウエハ５０の厚さよりも浅い格子状の溝６５ａを形成した後、溝６５ａの底を第二ダイシングブレード（第一ダイシングブレードよりも薄い）によってダイシングストリート５２に沿って切り込むことで、溝６５ａよりも幅の狭い溝６５ｂを封止層２６の途中まで切り込む。ベベルカット処理とは、図９に示すように、溝６５の浅い領域をＶ字状に開口させることである。つまり、刃先がＶ字状の第一ダイシングブレードによって半導体ウエハ５０の裏側の主面５０ｂをダイシングストリート５２に沿って切り込むことで、半導体ウエハ５０の厚さよりも浅い格子状の断面Ｖ字状溝６５ｃを形成した後、溝６５ｃの底を第二ダイシングブレード（第一ダイシングブレードよりも薄い）によってダイシングストリート５２に沿って切り込むことで、溝６５ｃよりも幅の狭い溝６５ｄを封止層２６の途中まで切り込む。
【００３３】
溝６５の形成後、図１０に示すように、シリコンよりも放熱性の高い放熱材（例えば、銅、銀その他の金属）６６を溝６５に埋め込む。例えば、金属ペーストを溝６５に流し込み、それを硬化させることによって、放熱材（第１の放熱部）６６を溝６５に埋設する。また、溝６５内に対して選択的に金属メッキ層を成長させることによって、放熱材６６を溝６５に埋設する。
【００３４】
次に、図１１に示すように、半導体ウエハ５０の裏側の主面５０ｂに粘着層３９を形成し、薄平板状の第２の放熱部３０を粘着層３９によって半導体ウエハ５０の裏側の主面５０ｂに貼り付ける。第２の放熱部３０が粘着層３９を介して放熱材６６にも貼着される。
【００３５】
次に、図１２に示すように、第２の放熱部３０の表面３０ａを凸凹に形成する。具体的には、第２の放熱部３０の表面３０ａに対してハーフエッチング処理又はハーフダイシング処理を施すことによって、第２の放熱部３０の表面３０ａに格子状の溝３１及び突起３２を形成する。ハーフエッチングによって溝３１を形成するに際しては、レジスト等のマスクで第２の放熱部３０を部分的に覆うことで、溝３１をパターニングする。なお、溝３１の形状は格子状である必要はなく、例えばストライプ状であってもよい。
【００３６】
次に、図１３に示すように、半田バンプ２７を外部接続用端子２５の頭頂面に形成する。なお、半田バンプ２７を形成しなくてもよい。
次に、図１４に示すように、ダイシングストリート５２及び溝３６に沿って封止層２６、放熱材６６及び第２の放熱部３０をダイシングし、複数の半導体装置１に分割する。この際の切り込み６７の幅（ストリート幅）は溝６５の幅よりも狭く、溝６５の中心線に沿って切り込み６７を形成するから、放熱材６６が第１の放熱部４０に分割される。なお、個片化処理は、金属用のダイシングブレードを用いて放熱材６６及び第２の放熱部３０をダイシングする工程と、樹脂用のダイシングブレードを用いて封止層２６をダイシングする工程とに分けて行う。又は、封止層２６、放熱材６６及び第２の放熱部３０の何れにも兼用できるダイシングブレードを用いて、封止層２６、放熱材６６及び第２の放熱部３０を同時に切断する。
【００３７】
以上のように本実施形態によれば、第２の放熱部３０が半導体装置１の裏面に設けられ、第１の放熱部４０が半導体装置１の側面に設けられているから、放熱性が向上し、半導体装置１をより効率よく冷却することができる。
【００３８】
また、半導体ウエハ５０、封止層２６、放熱材６６及び第２の放熱部３０をダイシングすることによって、一括して複数の半導体装置１に放熱部３０，４０を設けることができるから、生産性が向上する。
【００３９】
また、半導体装置１の裏面に第２の放熱部３０が設けられているだけでなく、半導体装置１の側面にも第１の放熱部４０が設けられているから、広い方角からの電磁波を遮断することができる。
【００４０】
また、放熱部３０，４０によって半導体基板１１を補強することができる。半導体基板１１が露出していないので、半導体基板１１を保護することができる。
【００４１】
また、溝６５の形成の際に、溝６５の底を封止層２６の途中まで至らせれば、切断された第１の放熱部４０が絶縁膜１４の表面１４ｂ（絶縁膜１４が無い場合には、パッシベーション膜１３の表面１３ｂ）から突き出て封止層２６を囲繞する。第１の放熱部４０が封止層２６の周面に密着しているから、封止層２６を第１の放熱部４０によって保護することができる。封止層２６と半導体基板１１の間の境界面の周囲が第１の放熱部４０によって囲われているから、シール性も向上する。
【００４２】
また、半導体装置１がパッケージされたものであるから、この半導体装置１を封止缶や封止層によってパッケージする必要がない。従って、放熱部３０，４０が露出するから、放熱効果が非常によい。
【００４３】
〔第２の実施の形態〕
図１５は、半導体装置１Ａを示した斜視図である。図１６は、この半導体装置１Ａを示した断面図である。図１及び図２に示された半導体装置１と図１５及び図１６に示された半導体装置１Ａとの間で互いに対応する部分には、同一の符号を付す。
【００４４】
図１５及び図１６に示された半導体装置１Ａは、半導体装置１と同様に、半導体基板１１、下地金属層２１、上部金属層２３、外部接続用端子２５、封止層２６、半田バンプ２７、第１の放熱部４０及び第２の放熱部３０等を備える。
【００４５】
半導体基板１１、パッシベーション膜１３、絶縁膜１４、接続パッド１５、下地金属層２１、上部金属層２３、外部接続用端子２５、封止層２６及び半田バンプ２７は、第１の実施の形態の場合と同様である。そのため、これらの詳細な説明は省略する。
【００４６】
第１の実施の形態では、第１の放熱部４０と第２の放熱部３０が別に成形されたものであり、第１の放熱部４０と第２の放熱部３０が粘着層３９によって接合されている。それに対して、第２の実施の形態では、第１の放熱部４０と第２の放熱部３０が一体成形されている。第１の放熱部４０の組成物と第２の放熱部３０の組成物は同じである。例えば、第１の放熱部４０及び第２の放熱部３０は、銅、銀その他の金属からなる。また、粘着層３９がなく、第１の放熱部４０が半導体基板１１の裏側の主面１１ｂに直接接合されている。
【００４７】
図１５及び図１６に示すように、第２の放熱部３０の下面３０ａが平坦である。なお、第１の実施の形態の場合と同様に、第２の放熱部３０の下面３０ａが凸凹に設けられていてもよい。
【００４８】
以上に説明したことを除いて、図１及び図２に示された半導体装置１と図１５及び図１６に示された半導体装置１Ａとの間で互いに対応する部分は、同様に設けられている。
【００４９】
半導体装置１Ａの製造方法について説明する。
シード層６１を形成する工程から溝６５を形成する工程までは、第１の実施の形態の場合と同様である（図４〜図７参照）。なお、溝６５の形成する工程は、図８に示すようにステップカット処理でもよいし、図９に示すようにベベルカット処理でもよい。
【００５０】
溝６５の形成後、図１７に示すように、シリコンよりも放熱性の高い放熱材（例えば、銅、銀その他の金属）７０を半導体ウエハ５０の裏側の主面５０ｂに形成するとともに、放熱材７０の一部７１を半導体ウエハ５０の裏側の主面５０ｂからはみ出させて溝６５に埋設する。放熱材７０のうち溝６５に埋め込まれた部分７１が第１の放熱部に相当し、その他の部分７２が第２の放熱部に相当する。
【００５１】
以下、放熱材７０の形成工程についていくつかの例を挙げる。
(1)  金属ペーストを半導体ウエハ５０の裏側の主面５０ｂに塗り付けるとともに、その金属ペーストの一部を溝６５に埋め込む。その後、金属ペーストを硬化させる。硬化した金属ペーストが放熱材７０である。
(2)  無電解メッキ法又は気相成長法によってシード層を半導体ウエハ５０の裏側の主面５０ｂ及び溝６５の底や側面に成長させる。その後、そのシード層を電極として電解メッキを行って、そのシード層の上にメッキ層を成長させる。メッキ層は、半導体ウエハ５０の裏側の主面５０ｂの上のみならず、溝６５内でも成長する。シード層とメッキ層の積層体が放熱材７０である。なお、ステップカット処理又はベベルカット処理によって溝６５を形成した場合、溝６５の側面にシード層が成長しやすい。
(3)  無電解メッキ法によって無電解メッキ層を半導体ウエハ５０の裏側の主面５０ｂに成長させるとともに、溝６５内にも成長させる。
【００５２】
放熱材７０の形成後、放熱材７０の表面７３を研削し、放熱材７０の表面７３を平坦化する。
その後、ハーフエッチング処理又はハーフダイシング処理によって放熱材７０の表面７３を凸凹に形成する。なお、放熱材７０の表面７３を凸凹にせずに、平坦なままとしてもよい。
【００５３】
次に、図１８に示すように、半田バンプ２７を外部接続用端子２５の頭頂面に形成する。なお、半田バンプ２７の形成は後述の個片化処理の後に行ってもよいし、半田バンプ２７を形成しなくてもよい。
【００５４】
次に、図１９に示すように、ダイシングストリート５２に沿って封止層２６及び放熱材７０をダイシングし、複数の半導体装置１Ａに分割する。この際の切り込み６７の幅（ストリート幅）を溝６５の幅よりも狭くする。また、溝６５の中心線に沿って切り込み６７を形成する。なお、個片化処理は、放熱材７０のダイシング工程と、封止層２６のダイシング工程を分けても行ってもよいし、封止層２６及び放熱材７０を同時に切断してもよい。
【００５５】
第２の実施の形態によれば、以下のような効果が得られる。
(1)  放熱部３０，４０が半導体基板１１の裏側の主面１１ｂ・外周面１１ｃにそれぞれ設けられているから、半導体基板１１を効率よく放熱することができる。特に、第２の放熱部３０が半導体基板１１の裏側の主面１１ｂに接しているから、第１実施形態の場合と比較しても、放熱効率が高い。
(2)  半導体ウエハ５０を個片化する前に、全てのチップ領域５１に一括して放熱材７０を形成し、その後、放熱材７０とともに半導体ウエハ５０を切断したから、生産性が向上する。特に、放熱部３０，４０の作成を別々に行うのではなく、放熱部３０，４０をほぼ同時に一体成形するから、第１の実施の形態の場合と比較しても、製造に係る工程数が少ない。そのため、コストの削減と製造時間の短縮が図られている。
(3)  放熱部３０，４０によって半導体基板１１が補強される。特に、放熱部３０，４０が一体成形されているから、これらの強度も相互に補完し合う。
(4)  放熱部３０，４０によって半導体基板１１を電磁波から保護することができる。
(5)  放熱材７０が金属材料であるから、放熱材７０をオートクレーブ等によって脱泡する必要がない。
(6)  第一の放熱部４０によって封止層２６の周囲が保護される。封止層２６と半導体基板１１の間の境界面が封止層２６によって密閉される。
【００５６】
〔第３の実施の形態〕
図２０は、半導体装置１０１を示した断面図である。
この半導体装置１０１は、半導体チップ１０と、封止構造１２０とを有する。
【００５７】
この半導体チップ１０は、ウエハレベルで樹脂封止した後に、それを個片化したものである。この半導体チップ１０と第１実施形態の半導体装置１とは、一部一致する。そのため、半導体チップ１０と、第１実施形態における半導体装置１との間で互いに対応する部分には同一の符号を付し、互いに対応する部分が同一に設けられている場合には、その説明を省略する。
【００５８】
一方、この半導体チップ１０と第１実施形態の半導体装置１とは、以下の点で相違する。つまり、第１実施形態の半導体装置１には、半田バンプ２７、粘着層３９、第２の放熱部３０及び第１の放熱部４０が設けられているが、この半導体チップ１０には、半田バンプ２７、粘着層３９、第２の放熱部３０及び第１の放熱部４０に相当するものが設けられていない。また、この半導体チップ１０では、第１の放熱部４０に相当するものが設けられていないので、半導体基板１１の外周面と封止層２６の外周面が揃っている。
【００５９】
この半導体チップ１０は、封止構造１２０によって封止されている。封止構造１２０は、ベース板１２１、配線１２３、コンタクトプラグ１２５、封止層１２６、半田バンプ１２７、オーバーコート層１２８及び放熱部（放熱材）１３０等を備える。なお、この実施形態では、端子２５は、外部と接続するものではなく、配線２８と配線１２３の中継をとるためのものである。
【００６０】
半導体チップ１０は、その半導体基板１１の裏側の主面１１ｂをベース板１２１の表側の主面１２１ａに向けた状態でベース板１２１上に搭載されている。半導体基板１１は、接着剤層１２２によってベース板１２１の表側の主面１２１ａに接着されている。
【００６１】
ベース板１２１は、ガラス繊維強化エポキシ樹脂（ガラス布エポキシ樹脂を含む。）、カーボン繊維強化エポキシ樹脂（カーボン布エポキシ樹脂を含む。）、ガラス繊維強化ポリイミド樹脂（ガラス布ポリイミド樹脂を含む。）、カーボン繊維強化ポリイミド樹脂（カーボン布ポリイミド樹脂を含む。）その他の繊維強化樹脂からなる。
【００６２】
ベース板１２１上には、封止層１２６が積層されている。また、この封止層１２６によって半導体チップ１０が覆われ、封止層２６上に封止層１２６が積層されている。
【００６３】
封止層１２６は、ガラス繊維強化エポキシ樹脂（ガラス布エポキシ樹脂を含む。）、カーボン繊維強化エポキシ樹脂（カーボン布エポキシ樹脂を含む。）、ガラス繊維強化ポリイミド樹脂（ガラス布ポリイミド樹脂を含む。）、カーボン繊維強化ポリイミド樹脂（カーボン布ポリイミド樹脂を含む。）その他の繊維強化樹脂からなる。
【００６４】
封止層１２６には、ビア１２６ａが形成されている。ビア１２６ａの位置は端子２５の上であり、ビア１２６ａが端子２５に重なっている。ビア１２６ａ内には、コンタクトプラグ１２５が埋め込まれており、コンタクトプラグ１２５が端子２５に接触している。
【００６５】
封止層１２６上には、配線１２３が形成されている。配線１２３は、銅（Ｃｕ）の膜、チタン（Ｔｉ）の膜、チタンに銅を積層した膜その他の導電膜である。平面視して、配線１２３が所定の形状にパターニングされている。配線１２３の一部がコンタクトプラグ１２５の表面（頂面）に積層され、配線１２３がコンタクトプラグ１２５に接触している。
【００６６】
封止層１２６上には、オーバーコート層１２８が積層され、配線１２３がオーバーコート層１２８によって覆われている。オーバーコート層１２８は、樹脂材料からなる。また、オーバーコート層１２８は、ソルダーレジストである。つまり、オーバーコート層１２８には、開口部１２８ａが形成されており、その開口部１２８ａ内に配線１２３の一部が露出し、その上に半田バンプ１２７が形成されている。
【００６７】
ベース板１２１の裏側の主面１２１ｂには、放熱部１３０が粘着層１３９によって貼着されている。粘着層１３９は、熱伝導率の高い材料からなり、例えばシリコングリース、シリコンゴムからなる。放熱部１３０は、半導体基板１１の材料（シリコン：熱伝導率１４８Ｗ／ｍ・Ｋ）及び封止層２６の材料（エポキシ樹脂：熱伝導率０．１７〜０．２１Ｗ／ｍ・Ｋ、フィラー混合エポキシ樹脂：熱伝導率０．９〜１．３Ｗ／ｍ・Ｋ）よりも放熱性の高い材料からなり、例えば金属（銅、銀等）又はファインセラミックからなる（熱伝導率１５０Ｗ／ｍ・Ｋ以上）。放熱部１３０は、ヒートスプレッダ又はヒートシンクである。
【００６８】
放熱部１３０の表面１３０ａ、つまり、放熱部１３０の下面１３０ａが、凸凹に設けられている。具体的には、放熱部１３０の下面１３０ａに格子状の溝１３１が形成されていることによって、複数の突起１３２がマトリクス状に配列されている。なお、放熱部１３０の下面１３０ａが平坦な面であってもよい。また、溝１３１の形状は格子状である必要はなく、例えば、溝１３１がストライプ状であってもよい。溝１３１がストライプ状であれば、互いに平行な複数の突条が放熱部１３０の下面１３０ａに形成されている。
【００６９】
半導体装置１０１の製造方法について説明する。
まず、半導体チップ１０を製造する。半導体チップ１０の製造方法と、第１実施形態の半導体装置１の製造方法とは、一部一致する。半導体チップ１０の製造方法と、第１実施形態の半導体装置１の製造方法とは、以下の点で相違する。
【００７０】
つまり、第１実施形態の半導体装置１の製造方法では、封止層２６を形成する工程（図６参照）後、幾つかの工程（図７〜図１３参照）を経て、半導体ウエハ５０をダイシングしていた。それに対し、半導体チップ１０の製造方法では、封止層２６を形成した後、図７〜図１３に示すような工程を経ずに、半導体ウエハ５０及び封止層２６をダイシングストリート５２に沿って切断する。これにより、複数の半導体チップ１０が得られる。
【００７１】
半導体チップ１０の製造後、図２１に示すように、マザーベース板１５１を準備し、そのマザーベース板１５１の主面１５１ａに接着剤層１２２を塗布又は貼着により形成する。そして、複数の半導体チップ１０をマザーベース板１５１上にマトリクス状に配列し、半導体チップ１０を接着剤層１２２によってマザーベース板１５１に接着する。
【００７２】
次に、図２２に示すように、マザーベース板１５１の上に封止層１２６を積層し、その封止層１２６によって半導体チップ１０を被覆する。
次に、図２３に示すように、封止層１２６に向けてレーザー光を照射する。そうすることによって、封止層１２６にビア１２６ａを形成し、ビア１２６ａを端子２５まで通じさせる。なお、図２３では、図面を見やすくするために、１つの半導体チップ１０につき１つのビア１２６ａが図示されているが、実際には、端子２５ごとにビア１２６ａを形成するので、１つの半導体チップ１０につき複数のビア１２６ａを形成する。
【００７３】
次に、図２４に示すように、ビア１２６ａ内にコンタクトプラグ１２５を形成する。
次に、封止層１２６の表面に配線１２３を形成する。配線１２３の形成法は、フルアディティブ法、セミアディティブ法又はサブトラクト法である。
【００７４】
次に、図２５に示すように、マザーベース板１５１の裏面１５１ｂに粘着層１３９を形成し、薄平板状の放熱部１３０を粘着層１３９によってマザーベース板１５１の裏面１５１ｂに貼り付ける。
【００７５】
次に、図２６に示すように、放熱部１３０の表面１３０ａを凸凹に形成する。放熱部１３０の表面１３０ａを凸凹に形成する方法は、第１実施形態における第１放熱部３０の表面３０ａを凸凹に形成する方法と同様である。
【００７６】
次に、オーバーコート層１２８をパターニングすることで、配線１２３及び封止層１２６をオーバーコート層１２８で覆うとともに、配線１２３の一部をオーバーコート層１２８の開口部１２８ａから露出させる。
次に、各開口部１２８ａ内において、配線１２３上に半田バンプ１２７を形成する。なお、半田バンプ１２７の形成を省略してもよいし、後述のダイシング処理後に半田バンプ１２７の形成を行ってもよい。
【００７７】
次に、図２７に示すように、マザーベース板１５１、封止層１２６及び放熱部１３０を格子状にダイシングし、半導体チップ１０ごとにマザーベース板１５１、封止層１２６及び放熱部１３０を分割する。これにより、複数の半導体装置１０１に分割する。なお、１つの半導体装置１０１につき複数の半導体チップ１０が含まれる場合には、半導体チップ１０ごとにマザーベース板１５１、封止層１２６及び放熱部１３０をダイシングするのではなく、複数の半導体チップ１０からなる組みごとにマザーベース板１５１、封止層１２６及び放熱部１３０をダイシングする。
【００７８】
以上のように、第２実施形態によれば、マザーベース板１５１、封止層１２６、放熱部１３０をダイシングすることによって、一括して複数の半導体装置１０１に放熱部３０を設けることができるから、生産性が向上する。
【００７９】
以上の第３実施形態には、次のような半導体装置の製造方法に係る発明が含まれる。
【００８０】
複数の半導体チップをマザーベース板の主面上に搭載する工程と、その後、マザーベース板の主面上に封止層を積層し、前記封止層によって前記複数の半導体チップを覆う工程と、その後、前記マザーベース板の裏面に放熱部を設ける工程と、その後、前記マザーベース板、前記封止層及び前記放熱部をダイシングする工程と、を含む半導体装置の製造方法。
【００８１】
好ましくは、前記放熱部の表面を凸凹に形成し、更に好ましくは、前記放熱部の表面に対してハーフエッチング又はハーフダイシングを施すことによって、前記放熱部の表面を凸凹に形成する。
【００８２】
また、次のような半導体装置に係る発明が、第２実施形態に含まれる。
【００８３】
ベース板と、前記ベース板の主面に搭載された半導体チップと、前記ベース板の主面に積層され、前記半導体チップを覆った封止層と、前記ベース板の裏面に設けられた放熱部と、を備える半導体装置。
【００８４】
好ましくは、前記放熱部の表面が凸凹に形成されている。
【００８５】
〔付記〕
本発明のいくつかの実施形態を説明したが、本発明の範囲は、上述の実施の形態に限定するものではなく、特許請求の範囲に記載された発明の範囲とその均等の範囲を含む。
以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。
＜請求項１＞
半導体基板と、
前記半導体基板の一対の主面のうち一方の主面側に積層された封止層と、
前記半導体基板の外周面及び前記封止層の外周面に設けられた第１の放熱部と、
前記半導体基板の前記一対の主面のうち他方の主面側に設けられた第２の放熱部と、
を備えることを特徴とする半導体装置。
＜請求項２＞
前記第１の放熱部が前記半導体基板の材料及び前記封止層の材料よりも熱伝導率の高い材料からなることを特徴とする請求項１に記載の半導体装置。
＜請求項３＞
前記第１の放熱部が前記半導体基板の前記一方の主面から突き出て前記封止層を囲繞することを特徴とする請求項１又は２に記載の半導体装置。
＜請求項４＞
前記第２の放熱部の表面が凸凹に形成されていることを特徴とする請求項１から３の何れか一項に記載の半導体装置。
＜請求項５＞
前記第１の放熱部と前記第２の放熱部が一体成形されていることを特徴とする請求項１から４の何れか一項に記載の半導体装置。
＜請求項６＞
半導体ウエハの一対の主面のうち一方の主面側に封止層を形成する第一工程と、
前記半導体ウエハの前記一対の主面のうち他方の主面から前記封止層の途中まで切り込んで溝を形成する第二工程と、
前記溝に第１の放熱部を埋め込む第三工程と、
前記半導体ウエハの前記他方の主面に第２の放熱部を設ける第四工程と、
前記溝よりも幅の狭い切り込み幅で前記溝に沿って前記封止層、前記第１の放熱部及び前記第２の放熱部をダイシングする第五工程と、を含むことを特徴とする半導体装置の製造方法。
＜請求項７＞
前記第三工程において、前記半導体基板の材料及び前記封止層の材料よりも熱伝導率の高い材料からなる前記第１の放熱部を前記溝に埋め込むことを特徴とする請求項６に記載の半導体装置の製造方法。
＜請求項８＞
前記半導体ウエハの前記一方の主面は複数のチップ領域に区画されており、
前記第二工程は、前記チップ領域の境界線に沿った格子状の溝を形成する
ことを特徴とする請求項６又は７に記載の半導体装置の製造方法。
＜請求項９＞
前記第五工程では、前記溝の中心線に沿ってダイシングすることを特徴とする請求項６から８の何れか一項に記載の半導体装置の製造方法。
＜請求項１０＞
前記第四工程は、前記第２の放熱部の表面に対してハーフエッチング又はハーフダイシングを施すことによって、前記第２の放熱部の表面を凸凹に形成する工程を含むことを特徴とする請求項６から９の何れか一項に記載の半導体装置の製造方法。
＜請求項１１＞
前記第三工程と前記第四工程を同時に行って、前記第１の放熱部と前記第２の放熱部を一体成形することを特徴とする請求項６から１０の何れか一項に記載の半導体装置の製造方法。
【符号の説明】
【００８６】
１、１Ａ、１０１  半導体装置
１０  半導体チップ
１１  半導体基板
１１ａ  表側の主面
１１ｂ  裏側の主面
１１ｃ  外周面
２０、１２０  封止構造
２６  封止層
３０  第２の放熱部
３０ａ  表面
３１  溝
３２  突起
４０  第１の放熱部
５０  半導体ウエハ
５０ｂ  裏側の主面
５１  チップ領域
５２  ダイシングストリート（境界線）
６５  溝
６６  放熱材（第１の放熱部）
７０  放熱材
１０１  半導体装置
１２１  ベース板
１２１ａ  表側の主面
１２１ｂ  裏側の主面
１２６  封止層
１３０  放熱部
１３０ａ  表面
１３１  溝
１３２  突起
１５１  マザーベース板
１５１ｂ  裏面
【図１】
2012089813.tif 000003
【図２】
2012089813.tif 000004
【図３】
2012089813.tif 000005
【図４】
2012089813.tif 000006
【図５】
2012089813.tif 000007
【図６】
2012089813.tif 000008
【図７】
2012089813.tif 000009
【図８】
2012089813.tif 000010
【図９】
2012089813.tif 000011
【図１０】
2012089813.tif 000012
【図１１】
2012089813.tif 000013
【図１２】
2012089813.tif 000014
【図１３】
2012089813.tif 000015
【図１４】
2012089813.tif 000016
【図１５】
2012089813.tif 000017
【図１６】
2012089813.tif 000018
【図１７】
2012089813.tif 000019
【図１８】
2012089813.tif 000020
【図１９】
2012089813.tif 000021
【図２０】
2012089813.tif 000022
【図２１】
2012089813.tif 000023
【図２２】
2012089813.tif 000024
【図２３】
2012089813.tif 000025
【図２４】
2012089813.tif 000026
【図２５】
2012089813.tif 000027
【図２６】
2012089813.tif 000028
【図２７】
2012089813.tif 000029