(57)【要約】【課題】コンタクトとゲート電極との間隔を効率よく測定できるようにする。【解決手段】第１ゲート電極３１０と第１コンタクト３２０の距離と、リーク電流量の大きさの相関を示す変換用データを予め準備しておく。そして、第１ゲート電極３１０と第１コンタクト３２０の間のリーク電流量を測定し、測定したリーク電流量を、上記した変換用データを用いて第１ゲート電極３１０と第１コンタクト３２０の距離に変換する。そして、第１ゲート電極３１０と第１コンタクト３２０の距離の測定値と、この距離の設計値との差から、第１ゲート電極３１０を形成するための露光処理と、第１コンタクト３２０を形成するための露光処理と、の間の重ねあわせ誤差を測定することができる。【選択図】図１
2012151160.tif 000002
【特許請求の範囲】
【請求項１】
第１コンタクトと、前記第１コンタクトの隣に位置する第１ゲート電極とを有する半導体装置を準備する工程と、
前記第１コンタクトと前記第１ゲート電極との間で生じる第１リーク電流を測定する工程と、
トランジスタのソース又はドレインとなる不純物層に接続するコンタクトと、当該トランジスタのゲート電極との間の距離と、前記コンタクトと前記ゲート電極の間で生じるリーク電流の大きさの相関を示す変換用データを取得する工程と、
前記第１リーク電流及び前記変換用データを用いて、前記第１コンタクトと前記第１ゲート電極との間の距離を算出する工程と、
を備える半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記半導体装置はトランジスタを有しており、
前記距離を算出する工程の後に、前記第１コンタクトと前記第１ゲート電極との間の距離を用いて前記トランジスタが有するゲート電極とコンタクトとの間のＴＤＤＢ寿命を算出する半導体装置の製造方法。
【請求項３】
第１コンタクトと、前記第１コンタクトの隣に位置する第１ゲート電極と、トランジスタと、を有するＴＥＧを備える半導体装置を準備する工程と、
前記第１コンタクトと前記第１ゲート電極との間で生じる第１リーク電流を測定する工程と、
トランジスタのソース又はドレインとなる不純物層に接続するコンタクトと、当該トランジスタのゲート電極との間のＴＤＤＢ寿命と、前記コンタクトと前記ゲート電極の間で生じるリーク電流の大きさの相関を示す変換用データを取得する工程と、
前記第１リーク電流及び前記変換用データを用いて、前記トランジスタにおけるコンタクトとゲート電極との間のＴＤＤＢ寿命を算出する工程と、
を備える半導体装置の製造方法。
【請求項４】
請求項２又は３に記載の半導体装置の製造方法において、
前記半導体装置は、ＴＥＧとして前記第１ゲート電極及び前記第１コンタクトを有している半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置において、
前記半導体装置は、半導体基板と、前記半導体基板の表面に部分的に形成された絶縁膜とを有しており、
前記ＴＥＧは、前記絶縁膜上に形成されている半導体装置の製造方法。
【請求項６】
請求項４又は５に記載の半導体装置の製造方法において、
前記半導体装置は、前記第１ゲート電極と前記第１コンタクトの距離が互いに異なる複数の前記ＴＥＧを有しており、
前記第１リーク電流を測定する工程において、前記複数のＴＥＧそれぞれに対して前記第１リーク電流を測定する半導体装置の製造方法。
【請求項７】
請求項４〜６のいずれか一項に記載の半導体装置の製造方法において、
前記半導体装置は、前記第１ゲート電極の延伸方向が互いに異なる複数の前記ＴＥＧを有しており、
前記第１リーク電流を測定する工程において、前記複数のＴＥＧそれぞれに対して前記第１リーク電流を測定する半導体装置の製造方法。
【請求項８】
請求項４〜７のいずれか一項に記載の半導体装置の製造方法において、
前記ＴＥＧは、前記第１ゲート電極に対する距離が互いに異なる複数の前記第１コンタクトを有する半導体装置の製造方法。
【請求項９】
請求項４〜８のいずれか一項に記載の半導体装置の製造方法において、
前記ＴＥＧは、前記第１ゲート電極に対する距離が同一の複数の前記第１コンタクトを有しており、
前記複数の第１コンタクトは、同一の電極パッドに接続している半導体装置の製造方法。
【請求項１０】
請求項４〜９のいずれか一項に記載の半導体装置の製造方法において、
前記ＴＥＧは、前記第１ゲート電極と並行に延伸しており、前記第１コンタクトを介して前記第１ゲート電極とは反対側に位置する第２ゲート電極を有する半導体装置の製造方法。
【請求項１１】
請求項４〜１０のいずれか一項に記載の半導体装置の製造方法において、
前記ＴＥＧは、前記第１ゲート電極を介して互いに逆側に位置している２つの前記第１コンタクトを有する半導体装置の製造方法。
【請求項１２】
請求項１又は２に記載の半導体装置の製造方法において、
複数の前記半導体装置が一つの基板内に形成されており、
前記基板内には、ＴＥＧとして前記第１ゲート電極及び前記第１コンタクトが形成されており、
前記基板は、少なくとも一つの前記半導体装置を挟んで互いに離間している複数の前記ＴＥＧを有しており、
前記第１リーク電流を測定する工程において、前記複数のＴＥＧそれぞれに対して前記第１リーク電流を測定し、
前記距離を算出する工程において、前記複数のＴＥＧそれぞれに対して前記距離を算出し、さらに前記複数のＴＥＧそれぞれの位置と前記距離とを用いて、前記第１ゲート電極を形成するための露光工程と前記第１コンタクトを形成するための露光工程の間の重ね合わせ誤差の前記基板内分布を算出する半導体装置の製造方法。
【請求項１３】
請求項１〜１２のいずれか一項に記載の半導体装置の製造方法において、
前記変換用データは、前記半導体装置の構造に応じて複数あり、
前記変換用データを取得する工程において、前記半導体装置の構造に応じた前記変換用データを取得する半導体装置の製造方法。
【請求項１４】
基板と、
前記基板の表面に形成された絶縁膜と、
前記絶縁膜上に形成されたＴＥＧと、
を備え、
前記ＴＥＧは、
前記絶縁膜上に位置している第１ゲート電極と、
前記絶縁膜上に位置しており、前記第１ゲート電極の隣に位置する第１コンタクトと、
前記第１コンタクトに接続している第１電極パッドと、
前記第１ゲート電極に接続している第２電極パッドと、
を有する半導体装置。
【請求項１５】
請求項１４に記載の半導体装置において、
前記絶縁膜は素子分離膜である半導体装置。
【請求項１６】
請求項１４又は１５に記載の半導体装置において、
前記第１電極パッドは、配線を介して前記第１コンタクトにのみ接続しており、
前記第２電極パッドは、配線を介して前記第１ゲート電極にのみ接続している半導体装置。
【請求項１７】
請求項１４〜１６のいずれか一項に記載の半導体装置において、
回路を構成するトランジスタ、及び前記トランジスタのソース又はドレインとなる不純物層に接続する第２コンタクトを有している半導体装置。
【請求項１８】
請求項１４〜１７のいずれか一項に記載の半導体装置において、
前記第１ゲート電極と前記第１コンタクトの距離が互いに異なる複数の前記ＴＥＧを有している半導体装置。
【請求項１９】
請求項１４〜１８のいずれか一項に記載の半導体装置において、
前記第１ゲート電極の延伸方向が互いに異なる複数の前記ＴＥＧを有している半導体装置。
【請求項２０】
請求項１４〜１９のいずれか一項に記載の半導体装置において、
前記ＴＥＧは、前記第１ゲート電極に対する距離が互いに異なる複数の前記第１コンタクトを有する半導体装置。
【請求項２１】
請求項１４〜２０のいずれか一項に記載の半導体装置において、
前記ＴＥＧは、前記第１ゲート電極に対する距離が同一の複数の前記第１コンタクトを有しており、
前記複数の第１コンタクトは、同一の電極パッドに接続している半導体装置。
【請求項２２】
請求項１４〜２１のいずれか一項に記載の半導体装置において、
前記ＴＥＧは、前記第１ゲート電極と並行に延伸しており、前記第１コンタクトを介して前記第１ゲート電極とは反対側に位置する第２ゲート電極を有する半導体装置。
【請求項２３】
請求項１４〜２２のいずれか一項に記載の半導体装置において、
前記ＴＥＧは、前記第１ゲート電極を介して互いに逆側に位置している２つの前記第１コンタクトを有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
半導体装置では、絶縁膜の経時劣化により、絶縁膜に必要な絶縁性が無くなることがある。このような絶縁性の劣化に対する半導体装置の特性は、ＴＤＤＢ（Time Dependent Dielectric Breakdown）特性といわれている。
【０００３】
一方、特許文献１には、トランジスタのソース・ドレインに対するコンタクトと、そのトランジスタのゲート電極との間隔がトランジスタのＤＣ特性に与える影響を測定するためのＴＥＧが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１０１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年は、半導体装置の微細化が進んでおり、トランジスタのソース・ドレインに対するコンタクトと、そのトランジスタのゲート電極との間隔が狭くなってきている。このため、このコンタクトとゲート電極との間に位置する絶縁膜のＴＤＤＢ特性も評価する必要が出てきている。ＴＤＤＢ特性には、コンタクトとゲート電極との間隔が大きな影響を与える。しかし、今までは、コンタクトとゲート電極との間隔を効率よく測定することはできなかった。
【課題を解決するための手段】
【０００６】
本発明によれば、第１コンタクトと、前記第１コンタクトの隣に位置する第１ゲート電極とを有する半導体装置を準備する工程と、
前記第１コンタクトと前記第１ゲート電極との間で生じる第１リーク電流を測定する工程と、
トランジスタのソース又はドレインとなる不純物層に接続するコンタクトと、当該トランジスタのゲート電極との間の距離と、前記コンタクトと前記ゲート電極の間で生じるリーク電流の大きさの相関を示す変換用データを取得する工程と、
前記第１リーク電流及び前記変換用データを用いて、前記第１コンタクトと前記第１ゲート電極との間の距離を算出する工程と、
を備える半導体装置の製造方法が提供される。
【０００７】
本発明者は、コンタクトとゲート電極の間で生じるリーク電流の大きさが、コンタクトとゲート電極の距離と相関を有することに着目し、上記した発明を創出するに至った。すなわち本発明では、変換用データを用いることにより、第１リーク電流の測定結果を第１コンタクトと第１ゲート電極の間の距離に変換している。このため、第１コンタクトと第１ゲート電極の間の距離を実測する場合と比較して、測定効率を高くすることができる。
【０００８】
本発明によれば、第１コンタクトと、前記第１コンタクトの隣に位置する第１ゲート電極と、トランジスタと、を有するＴＥＧを備える半導体装置を準備する工程と、
前記第１コンタクトと前記第１ゲート電極との間で生じる第１リーク電流を測定する工程と、
トランジスタのソース又はドレインとなる不純物層に接続するコンタクトと、当該トランジスタのゲート電極との間のＴＤＤＢ寿命と、前記コンタクトと前記ゲート電極の間で生じるリーク電流の大きさの相関を示す変換用データを取得する工程と、
前記第１リーク電流及び前記変換用データを用いて、前記トランジスタにおけるコンタクトとゲート電極との間のＴＤＤＢ寿命を算出する工程と、
を備える半導体装置の製造方法が提供される。
【０００９】
本発明によれば、基板と、
前記基板の表面に形成された絶縁膜と、
前記絶縁膜上に形成されたＴＥＧと、
を備え、
前記ＴＥＧは、
前記絶縁膜上に位置している第１ゲート電極と、
前記絶縁膜上に位置しており、前記第１ゲート電極の隣に位置する第１コンタクトと、
前記第１コンタクトに接続している第１電極パッドと、
前記第１ゲート電極に接続している第２電極パッドと、
を有する半導体装置が提供される。
【発明の効果】
【００１０】
本発明によれば、コンタクトとゲート電極との間隔を効率よく測定することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る半導体装置の構成を示す断面図である。
【図２】図１に示した半導体装置の平面図である。
【図３】図２の変形例を示す平面図である。
【図４】第１ゲート電極と第１コンタクトの間の距離と、第１ゲート電極と第１コンタクトの間で生じるリーク電流の大きさの関係の一例を示す図である。
【図５】ゲート電極とコンタクトとの間で生じる電界強度と、このゲート電極とコンタクトの間におけるＴＤＤＢ寿命と、の関係を示すグラフである。
【図６】半導体装置の製造方法の第１例を示すフローチャートである。
【図７】半導体装置をダイシングしている状態を説明する平面図である。
【図８】図１及び図２に示した半導体装置の製造方法の第２例を説明するフローチャートである。
【図９】第２の実施形態に係る半導体装置で用いられるＴＥＧの構成を示す平面図である。
【図１０】第３の実施形態に係る半導体装置で用いられるＴＥＧの構成を示す平面図である。
【図１１】第４の実施形態に係る半導体装置で用いられるＴＥＧの構成を示す平面図である。
【図１２】第５の実施形態に係る半導体装置で用いられるＴＥＧの構成を示す平面図である。
【図１３】第６の実施形態に係る半導体装置で用いられるＴＥＧの構成を示す平面図である。
【図１４】第７の実施形態に係る半導体装置で用いられるＴＥＧの構成を示す平面図である。
【図１５】第８の実施形態に係る半導体装置で用いられるＴＥＧの構成を示す平面図である。
【図１６】第９の実施形態に係る半導体装置で用いられるＴＥＧの構成を示す平面図である。
【図１７】第１０の実施形態に係る半導体装置で用いられるＴＥＧの構成を示す平面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１３】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の構成を示す断面図である。図２は、図１に示した半導体装置の平面図である。図１は、図２の上下方向の断面に対応している。この半導体装置は、基板１００、素子分離膜（絶縁膜）１０２、第１ゲート電極３１０、第１コンタクト３２０、第１電極パッド３３２（図１では不図示）、及び第２電極パッド３３４（図１では不図示）を有している。素子分離膜１０２は、基板１００の表面に部分的に形成されている。第１ゲート電極３１０は、素子分離膜１０２上に位置している。第１コンタクト３２０は素子分離膜１０２上に位置しており、第１ゲート電極３１０の隣に位置している。第１電極パッド３３２は、配線、ビア、及びコンタクトを介して第１コンタクト３２０のみに接続しており、第２電極パッド３３４は、配線、ビア、及びコンタクトを介して第１ゲート電極３１０のみに接続している。
【００１４】
本実施形態において、第１ゲート電極３１０及び第１コンタクト３２０はＴＥＧ３００を構成している。ＴＥＧ３００は、第１ゲート電極３１０と第１コンタクト３２０の間の位置ずれ（マスクの重ね合わせずれ）を測定するためのＴＥＧである。
【００１５】
具体的には、第１ゲート電極３１０と第１コンタクト３２０の距離と、リーク電流量の大きさの相関を示す変換用データを予め準備しておく。そして、第１ゲート電極３１０と第１コンタクト３２０の間のリーク電流量を測定し、測定したリーク電流量を、上記した変換用データを用いて第１ゲート電極３１０と第１コンタクト３２０の距離に変換する。そして、第１ゲート電極３１０と第１コンタクト３２０の距離の測定値と、この距離の設計値との差から、第１ゲート電極３１０を形成するための露光処理と、第１コンタクト３２０を形成するための露光処理と、の間の重ねあわせ誤差を測定することができる。以下、詳細に説明する。
【００１６】
まず、半導体装置の構成について説明する。この半導体装置において、ＴＥＧ３００はスクライブ領域２０に配置される。スクライブ領域２０は、半導体チップとなる複数のチップ領域１０の相互間に位置しており、半導体チップを個片化するときにダイシングブレード５０（図７参照）が通る領域である。
【００１７】
本実施形態において、ＴＥＧ３００は、素子分離膜１０２上に位置している。これにより、第１ゲート電極３１０と第１コンタクト３２０の間を流れる電流を、そのまま第１ゲート電極３１０と第１コンタクト３２０の間で生じるリーク電流と見なすことができる。ただし、補正方法によっては、ＴＥＧ３００は素子分離膜１０２等の絶縁膜上に位置していなくてもよい場合もある。第１コンタクト３２０は、基板１００上に形成された層間絶縁膜２００に埋め込まれている。
【００１８】
なお、ＴＥＧ３００の第１ゲート電極３１０と素子分離膜１０２の間には、ゲート絶縁膜３１２が形成されている。また第１ゲート電極３１０の側面にはサイドウォール３３０が形成されている。
【００１９】
チップ領域１０には、回路を構成するトランジスタ１１０（図２では省略）、及びトランジスタ１１０に接続する配線１４及び電極パッド１２（図１では省略）が位置している。トランジスタ１１０は、ゲート絶縁膜１１１、ゲート電極１１２、サイドウォール１１４、エクステンション領域１１６、及び不純物層１１８を有している。ゲート絶縁膜１１１は、酸化シリコンよりも誘電率が高い材料から形成された膜（Ｈｉｇｈ−Ｋ膜）で構成されており、例えば堆積法により形成されている。不純物層１１８は、第２コンタクト２１０に接続している。第２コンタクト２１０は、層間絶縁膜２００に埋め込まれている。
【００２０】
図２に示すように、第１ゲート電極３１０は、スクライブ領域２０の延伸方向と平行に延伸するように配置されている。そして第１コンタクト３２０は、第１ゲート電極３１０から、スクライブ領域２０の延伸方向に対して直角な方向に離間している。このようなＴＥＧ３００を用いた場合、スクライブ領域２０の延伸方向に対して垂直な方向の重ねあわせ誤差を測定することができる。
【００２１】
ただし図３に示すように、第１ゲート電極３１０は、スクライブ領域２０の延伸方向に対して直角な方向に延伸するように配置されてもよい。この場合、第１コンタクト３２０は、第１ゲート電極３１０から、スクライブ領域２０の延伸方向に沿って離間している。このようなＴＥＧ３００を用いた場合、スクライブ領域２０の延伸方向に対して平行な方向の重ねあわせ誤差を測定することができる。
【００２２】
図４は、第１ゲート電極３１０と第１コンタクト３２０の間の距離と、第１ゲート電極３１０と第１コンタクト３２０の間で生じるリーク電流の大きさの関係の一例を示している。本図からわかるように、第１ゲート電極３１０と第１コンタクト３２０の間に電圧を印加した場合、第１ゲート電極３１０と第１コンタクト３２０の間には微量のリーク電流が生じる。第１ゲート電極３１０、第１コンタクト３２０、及びこれらの間に位置する絶縁膜の構造が同一であり、かつ第１ゲート電極３１０と第１コンタクト３２０の間に印加する電圧が一定の場合、第１ゲート電極３１０と第１コンタクト３２０の間で生じるリーク電流量は、第１ゲート電極３１０と第１コンタクト３２０の距離が大きくなるにつれて減少する。このため、予め図４に示したデータを測定し、測定結果を変換用データとして保持しておくことにより、第１ゲート電極３１０と第１コンタクト３２０の間を流れる電流量の測定値から、第１ゲート電極３１０と第１コンタクト３２０の距離を測定することができる。
【００２３】
なお、第１ゲート電極３１０と第１コンタクト３２０の間の距離と、第１ゲート電極３１０と第１コンタクト３２０の間で生じるリーク電流の大きさの関係は、第１ゲート電極３１０の材料、第１コンタクト３２０の材料、第１ゲート電極３１０の形状、第１コンタクト３２０の形状、サイドウォール３３０の構造、及び層間絶縁膜２００の材料など、半導体装置の構成によって変化する。このため、実際には、各半導体装置について図４に示した変換用データを実測により算出して検査装置に記憶させておき、検査時に、検査装置が、検査対象の半導体装置に対応した変換用データを読み出すようにすれば良い。
【００２４】
また、第１ゲート電極３１０と第１コンタクト３２０の間で生じるリーク電流の大きさには、以下のShottky emission又はPool- Frenkel電流を表す式（１）が適用できる。
【００２５】
2012151160.tif 000003
【００２６】
図５は、トランジスタのゲート電極と、このトランジスタのソース・ドレインに接続するコンタクトとの間で生じる電界強度と、このゲート電極とコンタクトの間におけるＴＤＤＢ寿命と、の関係を示すグラフである。ゲート電極とコンタクトの電界強度が強くなると、それにあわせてゲート電極とコンタクトの間におけるＴＤＤＢ寿命が短くなっている。ゲート電極とコンタクトの電界強度は、そのゲート電極とコンタクトに加わる電位の差、及びゲート電極とコンタクトの間隔で算出することができる。前者は半導体装置の設計段階で分かっている。従って、図４を用いて説明した方法によりゲート電極とコンタクトの間隔を算出すると、ゲート電極とコンタクトの間におけるＴＤＤＢ寿命の推定値を算出することができる。
【００２７】
なお、図５に示した現象は、以下の理論により説明できる。コンタクトとゲート電極の間のＴＤＤＢに起因した絶縁破壊による故障において、絶縁破壊時の寿命tは、累積故障確率F(t)が次式（２）で与えられるＷｅｉｂｕｌｌ分布に従う。
2012151160.tif 000004
ここで、βはＷｅｉｂｕｌｌ分布の形状パラメータ、ηはＷｅｉｂｕｌｌ分布の尺度パラメータ（特性寿命）である。そして重ね合わせ誤差により、コンタクトとゲート電極の間の距離が変動し、印加される電界強度Ｅが変動した場合、累積故障確率は尺度パラメータη＝η（Ｅ）の電界加速性を通じて変動する。ここで、式（２）によって、実使用条件の累積故障率の見積もりがなされる。酸化シリコン膜のＴＤＤＢやｌｏｗ−ｋ膜のＴＤＤＢについては、電界加速モデルとして、式（３）で与えられるｐｏｗｅｒ−ｌａｗモデルや式（４）で与えられる√Ｅモデルが提唱されている。（［先行文献１］  Ｅ．  Ｗｕ，  ｅｔ  ａｌ．，  ＩＥＥＥ  Ｔｒａｎ．  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，  ｖｏｌ．４９，  ｐ．２２４４  （２００２），  ［先行文献２］  Ｆ．  Ｃｈｅｎ，  ｅｔ  ａｌ．，  ＩＲＰＳ  ２００６，  ｐ．４６）
2012151160.tif 000005
2012151160.tif 000006
ここで、Ｖは印加電圧、ｓは、コンタクト−ゲート間距離の距離である。また、ｎはｐｏｗｅｒ  ｌａｗモデルにおける電界加速項の指数、γは√Ｅモデルの電界加速係数である。こうしたモデルを適用すると、重ね合わせ誤差によって距離ｓが変動したときの寿命分布変動を見積もることができる。
【００２８】
次に、図６のフローチャートを用いて、この半導体装置の製造方法の第１例を説明する。まず、半導体装置の各構成要素を形成する（ステップＳ１０）。
【００２９】
具体的には、まず基板１００に素子分離膜１０２を形成する。次いでゲート絶縁膜１１１及びゲート絶縁膜３１２を形成し、さらにゲート電極１１２及び第１ゲート電極３１０を形成する。このとき、ゲート絶縁膜１１１とゲート絶縁膜３１２は同一工程で形成され、ゲート電極１１２と第１ゲート電極３１０は同一工程で形成される。すなわち、ゲート絶縁膜１１１とゲート絶縁膜３１２は同一の材料により同一の厚さに形成され、ゲート電極１１２と第１ゲート電極３１０は同一の材料により同一の厚さで形成される。
【００３０】
次いで、素子分離膜１０２をマスクとして基板１００に不純物を注入する。これにより、トランジスタ１１０のエクステンション領域１１６が形成される。次いで、サイドウォール１１４及びサイドウォール３３０を形成する。サイドウォール１１４及びサイドウォール３３０も、同一工程で形成される。次いで、素子分離膜１０２及びサイドウォール１１４をマスクとして、基板１００に不純物を注入する。これにより、不純物層１１８が形成される。
【００３１】
このようにして、トランジスタ１１０、及びＴＥＧ３００の第１ゲート電極３１０が形成される。次いで、トランジスタ１１０及び第１ゲート電極３１０上に、層間絶縁膜２００を形成し、層間絶縁膜２００に第２コンタクト２１０及び第１コンタクト３２０を埋め込む。第２コンタクト２１０及び第１コンタクト３２０は、同一の工程で形成され、少なくとも上端は互いに同一の形状を有している。
【００３２】
その後、層間絶縁膜２００、第２コンタクト２１０、及び第１コンタクト３２０上に、必要な層数の配線層を形成する。このとき、最上層の配線層には、電極パッド１２，３３２，３３４が形成される。次いで、多層配線層上に、保護絶縁膜を形成する。この保護絶縁膜は、各電極パッドを露出するための開口を有している。
【００３３】
このようにして、個片化前の半導体装置が形成される。次いで、半導体装置の検査を行う（ステップＳ２０〜Ｓ６０）。
【００３４】
詳細には、まず、検査装置は、検査対象の半導体装置に対応した変換用データを読み出し、設定する（ステップＳ２０）。次いで検査装置は、第１電極パッド３３２及び第２電極パッド３３４にプローブ針を接触させ、これらの間に予め定められた電圧を印加し、第１電極パッド３３２と第２電極パッド３３４の間で流れる電流（リーク電流）を測定する（ステップＳ３０）。
【００３５】
次いで検査装置は、ステップＳ２０で読み出した変換用データと、ステップＳ３０で測定したリーク電流を用いて、第１ゲート電極３１０と第１コンタクト３２０の間の距離を算出する。次いで、検査装置は、算出した距離に基づいて、第１ゲート電極３１０と第１コンタクト３２０の重ねあわせ誤差を算出する。次いで、この重ねあわせ誤差を用いて、トランジスタ１１０のゲート電極１１２と第２コンタクト２１０の距離を算出する（ステップＳ４０）。なお、第１ゲート電極３１０と第１コンタクト３２０の間隔の設計値が、ゲート電極１１２と第２コンタクト２１０の間隔の設計値に等しい場合、第１ゲート電極３１０と第１コンタクト３２０の間の距離を、そのままゲート電極１１２と第２コンタクト２１０の距離と見なすことができる。
【００３６】
次いで検査装置は、ゲート電極１１２と第２コンタクト２１０の距離と、ゲート電極１１２と第２コンタクト２１０の間に加わる電圧の設計値を用いて、ゲート電極１１２と第２コンタクト２１０の間の電界強度を算出する（ステップＳ５０）。次いで検査装置は、ゲート電極１１２と第２コンタクト２１０の間の電界強度と、図５に示したデータを用いて、半導体装置のＴＤＤＢ寿命を算出する（ステップＳ６０）。そして、算出したＴＤＤＢ寿命が基準を満たさなかった場合、その半導体装置は不良であると判断する（ステップＳ７０）。
【００３７】
その後、半導体装置をダイシングして個片化する。
【００３８】
図７は、半導体装置をダイシングしている状態を説明する平面図である。本図に示すように、ダイシングブレード５０がスクライブ領域２０を通ることにより、チップ領域１０が互いに分断される。このとき、ＴＥＧ３００の少なくとも一部が、個片化された半導体装置に残る。
【００３９】
図８は、図１及び図２に示した半導体装置の製造方法の第２例を説明するフローチャートである。図６に示した例では、ステップＳ３０で測定したリーク電流量を、ゲート電極とコンタクトの距離に変換し、この距離をＴＤＤＢ寿命に変換していた。ただし、ステップＳ３０で測定したリーク電流量は、ＴＤＤＢ寿命と相関を持つ。このため、リーク電流量からＴＤＤＢ寿命を直接算出することができる。また、予めＴＤＤＢ寿命の閾値に対応するリーク電流量を閾値電流量として定めておき、ステップＳ３０で算出したリーク電流量がこの閾値電流量を超えたか否かを判断することにより、半導体装置の良品／不良品を判断することもできる（ステップＳ７０）。
【００４０】
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、第１ゲート電極３１０と第１コンタクト３２０の間のリーク電流量を測定する。そして変換用データを用いて、このリーク電流量を第１ゲート電極３１０と第１コンタクト３２０の間の距離に変換している。従って、第１ゲート電極３１０と第１コンタクト３２０の間の距離の測定効率を高くすることができる。
【００４１】
これにより、半導体装置のゲート電極１１２と第２コンタクト２１０の間のＴＤＤＢ寿命を効率よく算出することができる。従って、半導体装置の不良品を効率よく見つけることができる。
【００４２】
（第２の実施形態）
図９は、第２の実施形態に係る半導体装置で用いられるＴＥＧ３００の構成を示す平面図である。本実施形態に係る半導体装置は、少なくとも２種類のＴＥＧ３００を有している。そして第１のＴＥＧ３００と第２のＴＥＧ３００は、第１ゲート電極３１０が同一の方向に延伸しているが、第１ゲート電極３１０に対する第１コンタクト３２０の位置が、互いに逆となっている。
【００４３】
本実施形態の半導体装置では、第１のＴＥＧ３００を用いて図６又は図８に示した処理を行うとともに、第２のＴＥＧ３００を用いて図６又は図８に示した処理を行う。これにより、第１ゲート電極３１０の延伸方向に対して直角な方向で見た場合に、第１ゲート電極３１０と第１コンタクト３２０がどちらの方向に重ねあわせ誤差が発生していても、その大きさ及びＴＤＤＢ寿命の低下を検出することができる。
【００４４】
（第３の実施形態）
図１０は、第３の実施形態に係る半導体装置で用いられるＴＥＧ３００の構成を示す平面図である。本実施形態に係るＴＥＧ３００は、第１ゲート電極３１０の両側に第１コンタクト３２０を有している点を除いて、第１の実施形態にかかるＴＥＧ３００と同様の構成である。すなわち第２の第１コンタクト３２０は、第１ゲート電極３１０を介して第１の第１コンタクト３２０とは逆側に位置している。そして第１の第１コンタクト３２０と第２の第１コンタクト３２０は、互いに異なる第１電極パッド３３２に接続している。
【００４５】
本実施形態の半導体装置では、第１の第１コンタクト３２０を用いて図６又は図８に示した処理を行うとともに、第２の第１コンタクト３２０を用いて図６又は図８に示した処理を行う。これにより、第１ゲート電極３１０の延伸方向に対して直角な方向で見た場合に、第１ゲート電極３１０と第１コンタクト３２０がどちらの方向に重ねあわせ誤差が発生していても、その大きさ及びＴＤＤＢ寿命の低下を検出することができる。
【００４６】
（第４の実施形態）
図１１は、第４の実施形態に係る半導体装置で用いられるＴＥＧ３００の構成を示す平面図である。本実施形態に係るＴＥＧ３００は、第１コンタクト３２０の両側に、互いに平行に延伸している２つの第１ゲート電極３１０を有している点を除いて、第１の実施形態にかかるＴＥＧ３００と同様の構成である。２つの第１ゲート電極３１０は、互いに異なる第２電極パッド３３４に接続している。
【００４７】
本実施形態の半導体装置では、第１の第１ゲート電極３１０を用いて図６又は図８に示した処理を行うとともに、第２の第１ゲート電極３１０を用いて図６又は図８に示した処理を行う。これにより、第１ゲート電極３１０の延伸方向に対して直角な方向で見た場合に第１ゲート電極３１０と第１コンタクト３２０がどちらの方向に重ねあわせ誤差が発生していても、その大きさ及びＴＤＤＢ寿命の低下を検出することができる。
【００４８】
（第５の実施形態）
図１２は、第５の実施形態に係る半導体装置で用いられるＴＥＧ３００の構成を示す平面図である。本実施形態に係る半導体装置は、２種類のＴＥＧ３００を有している。第１のＴＥＧ３００と、第２のＴＥＧ３００は、第１ゲート電極３１０の延伸方向が互いに異なる。具体的には、第２のＴＥＧ３００の第１ゲート電極３１０は、第１のＴＥＧ３００の第１ゲート電極３１０に対して直角な方向に延伸している。
【００４９】
本実施形態の半導体装置では、第１のＴＥＧ３００を用いて図６又は図８に示した処理を行うとともに、第２のＴＥＧ３００を用いて図６又は図８に示した処理を行う。これにより、第１ゲート電極３１０と第１コンタクト３２０が図中Ｘ方向とＹ方向のどちらで重ねあわせ誤差が発生していても、その大きさ及びＴＤＤＢ寿命の低下を検出することができる。
【００５０】
（第６の実施形態）
図１３は、第６の実施形態に係る半導体装置で用いられるＴＥＧ３００の構成を示す平面図である。本実施形態に係るＴＥＧ３００は、図９に示した２つのＴＥＧ３００からなるＴＥＧ群３０３を２つ有している。各ＴＥＧ群３０３は、第１ゲート電極３１０の延伸方向が互いに異なる。具体的には、第２のＴＥＧ群３０３の第１ゲート電極３１０は、第１のＴＥＧ群３０３の第１ゲート電極３１０に対して直角な方向に延伸している。
【００５１】
本実施形態では、各ＴＥＧ３００を用いて図６または図８に示した処理を行う。本実施形態によっても、図中Ｘ方向とＹ方向のどちらで重ねあわせ誤差を起こしても、その重ね合わせ誤差の大きさ及びＴＤＤＢ寿命の低下を検出することができる。また、図中Ｘ方向においてどちらの方向に重ねあわせ誤差を起こしても、その重ね合わせ誤差の大きさ及びＴＤＤＢ寿命の低下を検出することができる。さらに、図中Ｙ方向においてどちらの方向に重ねあわせ誤差が発生していても、その大きさ及びＴＤＤＢ寿命の低下を検出することができる。
【００５２】
また、ＴＥＧ群３０３が設けられている点における重ねあわせ誤差（ｄｘ、ｄｙ）を算出できるが、この重ねあわせ誤差を、重ねあわせ誤差の位置依存性を示す線形補正モデル式に適用することにより、重ねあわせ誤差の面内分布（例えばチップ領域１０内における分布）を算出することができる。このようなモデル式としては、例えば以下に示す式（５）（Ｗ．Ｈ．Ａｒｎｏlｄ，ＳＰＩＥ１９８８）がある。
【００５３】
2012151160.tif 000007
ここで、θｓは回転方向誤差の係数、MＸは水平方向の倍率誤差の係数、MＹは垂直方向の倍率誤差の係数、θｓｋｅｗは直交度誤差の係数を表す。また、εＸ、εＹの項はそれぞれ水平方向と垂直方向の線形モデルでは表しきれない残留非線形誤差の効果を表す。
【００５４】
なお、本実施形態において、各ＴＥＧ群３０３の代わりに、図１０又は図１１に示したＴＥＧ３００を用いてもよい。この場合においても、本実施形態と同様の効果を得ることができる。
【００５５】
（第７の実施形態）
図１４は、第７の実施形態に係る半導体装置で用いられるＴＥＧ３００の構成を示す平面図である。本実施形態に係る半導体装置は、複数のＴＥＧ３００を備えている。各ＴＥＧ３００は、第１ゲート電極３１０の延伸方向は互いに同一であるが、第１ゲート電極３１０から第１コンタクト３２０までの距離が互いに異なる。そして本実施形態では、各ＴＥＧ３００に対して図６または図８に示した処理を行う。
【００５６】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、図４を用いて説明した方法は、第１ゲート電極３１０から第１コンタクト３２０までの距離によってその精度が異なってくる。これに対して本実施形態では、第１ゲート電極３１０から第１コンタクト３２０までの距離が互いに異なるＴＥＧ３００を複数有している。従って、各ＴＥＧ３００を用いて図６または図８に示した処理を行うことにより、重ね合わせ誤差の大きさやＴＤＤＢ寿命の算出精度を高くすることができる。
【００５７】
（第８の実施形態）
図１５は、第８の実施形態に係る半導体装置で用いられるＴＥＧ３００の構成を示す平面図である。本実施形態に係るＴＥＧ３００は、一つの第１ゲート電極３１０に対して複数の第１コンタクト３２０を有している点を除いて、第２の実施形態に係るＴＥＧ３００と同様の構成である。
【００５８】
詳細には、一つのＴＥＧ３００が有する複数の第１コンタクト３２０は、第１ゲート電極３１０を基準としてみた場合に同一の側に位置しており、かつ、第１ゲート電極３１０からの距離が互いに同一である。また、一つのＴＥＧ３００が有する複数の第１コンタクト３２０は、同一の第１電極パッド３３２に接続している。
【００５９】
本実施形態によっても、第２の実施形態と同様の効果を得ることができる。また、第１電極パッド３３２と第２電極パッド３３４の間には、複数の第１コンタクト３２０と第１ゲート電極３１０の間で流れるリーク電流の総和が流れる。このため、一つの第１コンタクト３２０あたりのリーク電流量が微弱な場合でも、高い精度で重ね合わせ誤差の大きさやＴＤＤＢ寿命を算出することができる。
【００６０】
（第９の実施形態）
図１６は、第９の実施形態に係る半導体装置で用いられるＴＥＧ３００の構成を示す平面図である。実施形態に係るＴＥＧ３００は、一つの第１ゲート電極３１０に対して複数組の第１コンタクト３２０及び第１電極パッド３３２を有している点を除いて、第２の実施形態に係るＴＥＧ３００と同様の構成である。
【００６１】
詳細には、一つのＴＥＧ３００が有する複数の第１コンタクト３２０は、第１ゲート電極３１０を基準としてみた場合に同一の側に位置しており、かつ、第１ゲート電極３１０からの距離が互い異なる。また、一つのＴＥＧ３００が有する複数の第１コンタクト３２０は、互いに異なる第１電極パッド３３２に接続している。
【００６２】
本実施形態によっても、第２の実施形態と同様の効果を得ることができる。また、上記したように、図４を用いて説明した方法は、第１ゲート電極３１０から第１コンタクト３２０までの距離によってその精度が異なってくる。これに対して本実施形態においては、各ＴＥＧ３００の各第１コンタクト３２０に対して、図６又は図８に示した処理を行う。このため、重ね合わせ誤差の大きさやＴＤＤＢ寿命の算出精度を高くすることができる。
【００６３】
（第１０の実施形態）
図１７は、第１０の実施形態に係る半導体装置の構成を示す平面図である。本実施形態に示す例において、複数のチップ領域１０がマトリクス状に互いに繋がっている。すなわち一つの基板１００（ウェハの状態を含む）内に複数のチップ領域１０が形成されている。そして、基板１００には、３つ以上のＴＥＧ群３０１が設けられている。各ＴＥＧ群３０１は、例えば図１３に示す複数のＴＥＧ３００によって構成されており、図１３に示したように、その位置における重ね合わせ誤差（ｄｘ、ｄｙ）を算出できる。そして、各点で算出した重ね合わせ誤差（ｄｘ、ｄｙ）を、上記した式（５）に適用することにより、重ねあわせ誤差の基板１００内における面内分布を算出することができる。
【００６４】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００６５】
１０ チップ領域
１２ 電極パッド
１４ 配線
２０ スクライブ領域
５０ ダイシングブレード
１００ 基板
１０２ 素子分離膜
１１０ トランジスタ
１１１ ゲート絶縁膜
１１２ ゲート電極
１１４ サイドウォール
１１６ エクステンション領域
１１８ 不純物層
２００ 層間絶縁膜
２１０ 第２コンタクト
３００ ＴＥＧ
３０１ ＴＥＧ群
３０３ ＴＥＧ群
３１０ 第１ゲート電極
３１２ ゲート絶縁膜
３２０ 第１コンタクト
３３０ サイドウォール
３３２ 第１電極パッド
３３４ 第２電極パッド
【図１】
2012151160.tif 000008
【図２】
2012151160.tif 000009
【図３】
2012151160.tif 000010
【図４】
2012151160.tif 000011
【図５】
2012151160.tif 000012
【図６】
2012151160.tif 000013
【図７】
2012151160.tif 000014
【図８】
2012151160.tif 000015
【図９】
2012151160.tif 000016
【図１０】
2012151160.tif 000017
【図１１】
2012151160.tif 000018
【図１２】
2012151160.tif 000019
【図１３】
2012151160.tif 000020
【図１４】
2012151160.tif 000021
【図１５】
2012151160.tif 000022
【図１６】
2012151160.tif 000023
【図１７】
2012151160.tif 000024