(57)【要約】【課題】光吸収率を増加することなくチップ全体に電流を広げることができる電極構造を有する発光素子を提供する。【解決手段】発光素子１は、光取り出し面としての第１の面と、第１の面に対向する第２の面とを有し、発光層６３を有するIII−Ｖ族化合物半導体からなる積層構造１０と、支持基板３と第２の面との間に設けられ発光層６３の発光光を第１の面側に反射する反射金属膜４と、第１の面の一部に複数設けられて積層構造１０と導電する第１電極７０と、第１の面に設けられ第１電極７０と導電する透明導電膜７１と、透明導電膜７１の上に設けられる電極パッド９とを有する。【選択図】図１
2012069683.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と、
光取り出し面としての第１の面と、前記第１の面に対向する第２の面と、前記第１の面と前記第２の面との間に発光層とを有するIII−Ｖ族化合物半導体からなる積層構造と、
前記支持基板と前記第２の面との間に設けられ前記発光層の発光光を前記第１の面側に反射する反射金属膜と、
前記反射金属膜の界面と前記半導体層との間に、設けられる透明絶縁膜と、
前記透明絶縁膜の一部を貫通して設けられ前記第２の面と前記反射金属膜とを導電する第２電極と、
前記第１の面の一部に複数設けられて前記積層構造と導電する第１電極と、
前記第１の面に設けられ前記第１電極と導電する透明導電膜と、
前記透明導電膜の上に設けられる電極パッドとを備え、
平面視において前記第１電極と当該第１電極に対して最短の位置にある第２電極との距離の平均値が５μｍ以上５０μｍ以下であり、当該距離の７０％が平均値の±２０μｍ以内であり、前記パッド電極と前記第１電極又は前記第２電極との最短距離が１０μｍ以上であり、
前記積層構造は、前記発光層の面積が１５００００μｍ２以下である発光素子。
【請求項２】
前記第１電極は、平面視において前記第１の面上のうち前記パッド電極の設けられる領域を投影した領域外に配置される請求項１に記載の発光素子。
【請求項３】
前記第２電極は、平面視において前記第１の面上のうち前記第１電極の設けられる領域を投影した領域外に第２電極が配置される請求項１又は２に記載の発光素子。
【請求項４】
前記第２電極は、平面視において前記第１の面上のうち前記電極パッドの設けられる領域を投影した領域外に第２電極が配置される請求項１〜３のいずれか１項に記載の発光素子。
【請求項５】
前記第２電極は、平面視において前記第１電極のそれぞれからの最短距離が略等距離に配置される請求項１〜４のいずれかに記載の発光素子。
【請求項６】
前記積層構造は、前記第１の面の表面に凹凸形状が形成される請求項２〜５のいずれかに記載の発光素子。
【請求項７】
前記第１電極は、１つの面積が、１μｍ２以上１００μｍ２以下である請求項１〜６のいずれかに記載の発光素子。
【請求項８】
前記透明導電膜は、膜厚が５０ｎｍ以上、１．０μｍ以下であることを特徴とする請求項１〜６のいずれかに記載の発光素子。
【請求項９】
前記積層構造は、前記第１の面側の導電型がＮ型、前記第２の面側の導電型がＰ型であることを特徴とする請求項１〜６のいずれかに記載の発光素子。
【請求項１０】
上記金属パッド電極の面積が３５００μｍ２以上１２０００μｍ２以下である請求項１〜６のいずれかに記載の発光素子。
【請求項１１】
前記積層構造は、前記第１電極との間にＡｌｘＧａ１−ｘＡｓ（但し０≦ｘ≦０．３）から成るコンタクト層を有し、さらに当該コンタクト層は、平面視において前記分配電極が形成される領域以外の領域に形成される請求項１〜６に記載の発光素子。
【請求項１２】
前記透明導電膜は、真空蒸着法、スパッタ法のいずれかの方法で形成されたＩＴＯ（錫ドープ酸化インジウム）、ＳｎＯ２（酸化錫）、Ｉｎ２Ｏ３（酸化インジウム）、ＺｎＯ（酸化亜鉛）、ＡＺＯ（アルミニウムドープ酸化亜鉛）、ＧＺＯ（ガリウムドープ酸化亜鉛）若しくはＴｉＯ２（酸化チタン）のいずれか、又はこれらを複数層形成した構造であり、少なくとも１×１０−３Ω・ｃｍ以下の抵抗率を有する請求項１〜６に記載の発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子に関する。
【背景技術】
【０００２】
従来、図６（ｂ）に示すように、活性層とＳｉ基板の間に金属反射膜を挟んだ構造を採用した発光素子１Ｃが知られている。このような発光素子１Ｃを製造するにあたり、半導体エピタキシー成長における原材料としてレアメタルを含む有機金属原料を使用するため、原材料費が高価となる。そのため、半導体結晶（積層構造１０）を薄くすることが、製造コストの面で好ましい。
【０００３】
しかし、半導体層（積層構造１０）を薄く構成すると、半導体層における電流分散の効果が低下し、電流を活性層６３の全面に均一に注入することが困難となる。そこで、図６（ａ）に示すように、電極パッド９Ｃから分配電極９０Ｃをチップ表面に張り巡らせることで、電流を積層構造１０の全体に均一に注入し、より高信頼性で、かつ、最大印加電流値の高い発光素子を実現している。また、電流をチップ面内に均一に流すことによって駆動時の順方向電圧を低減し、実効的に高効率とすることができる。
【０００４】
しかし、活性層６３の面積が所定サイズ、例えば、１５００００μｍ２以下の比較的小型の発光素子であって、例えば、ＤＣ１００ｍＡ以下の駆動電流に対応して設計された発光素子において、活性層６３で発光した光をチップ外部に取り出す際に、分配電極９０Ｃが光を吸収するため、光取り出し効率が減少してしまうという問題がある。
【０００５】
このような問題に対して、透明導電膜を利用した発光素子が考案されている（例えば、特許文献１参照。）。特許文献１に記載の発光素子は、透明導電膜によって積層構造全体に電流を広げるとともに、活性層で発光した光を吸収しないため、発光素子の光取り出し効率を向上することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−３２９８８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の発光素子において、積層構造全体に電流を広げるには透明電極の膜厚を増加する必要があり、透明電極による光吸収を増加させないためには透明電極の膜厚を減少する必要があるため、電流を広げることと光吸収率を増加させないことを構造的に両立できないという問題があった。
【０００８】
したがって、本発明の目的は、光吸収率を増加することなくチップ全体に電流を広げることができる電極構造を有する発光素子を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を解決することを目的として、支持基板と、光取り出し面としての第１の面と、前記第１の面に対向する第２の面と、前記第１の面と前記第２の面との間に発光層とを有するIII−Ｖ族化合物半導体からなる積層構造と、前記支持基板と前記第２の面との間に設けられ前記発光層の発光光を前記第１の面側に反射する反射金属膜と、前記反射金属膜の界面と前記半導体層との間に設けられる、透明絶縁膜と、前記透明絶縁膜の一部を貫通して設けられ前記第２の面と前記反射金属膜とを導電する第２電極と、前記第１の面の一部に複数設けられて前記積層構造と導電する第１電極と、前記第１の面に設けられ前記第１電極と導電する透明導電膜と、前記透明導電膜の上に設けられる電極パッドとを備え、平面視において前記第１電極と当該第１電極に対して最短の位置にある第２電極との距離の平均値が５μｍ以上５０μｍ以下であり、当該距離の７０％が平均値の±２０μｍ以内であり、前記パッド電極と前記第１電極又は前記第２電極との最短距離が１０μｍ以上であり、前記積層構造は、前記発光層の面積が１５００００μｍ２以下である発光素子が提供される。
【００１０】
また、上記発光素子において、前記第１電極は、平面視において前記第１の面上のうち前記パッド電極の設けられる領域を投影した領域外に配置されることが好ましい。
【００１１】
また、上記発光素子において、前記第２電極は、平面視において前記第１の面上のうち前記第１電極の設けられる領域を投影した領域外に第２電極が配置されることが好ましい。
【００１２】
また、上記発光素子において、前記第２電極は、平面視において前記第１の面上のうち前記電極パッドの設けられる領域を投影した領域外に第２電極が配置されることが好ましい。
【００１３】
また、上記発光素子において、前記第２電極は、平面視において前記第１電極のそれぞれからの最短距離が略等距離に配置されることが好ましい。
【００１４】
また、上記発光素子において、前記積層構造は、前記第１の面の表面に凹凸形状が形成されることが好ましい。
【発明の効果】
【００１５】
本発明に係る発光素子によれば、光吸収率を増加することなくチップ全体に電流を広げることができる。
【図面の簡単な説明】
【００１６】
【図１】図１（ａ）は、本発明の実施の形態に係る発光素子の構造を説明するための平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ断面における断面図である。
【図２Ａ】図２Ａは、本発明の実施の形態に係る発光素子の製造工程を説明するための概略断面図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態に係る発光素子の製造工程を説明するための概略断面図である。
【図２Ｃ】図２Ｃは、本発明の実施の形態に係る発光素子の製造工程を説明するための概略断面図である。
【図２Ｄ】図２Ｄは、本発明の実施の形態に係る発光素子の製造工程を説明するための概略断面図である。
【図２Ｅ】図２Ｅは、本発明の実施の形態に係る発光素子の製造工程を説明するための概略断面図である。
【図２Ｆ】図２Ｆは、本発明の実施の形態に係る発光素子の製造工程を説明するための概略断面図である。
【図３】図３は、本発明の実施の形態に係る発光素子のＡｌ組成ｘと接触抵抗との関係を説明するためのグラフ図である。
【図４Ａ】図４Ａは、本発明の実施例１に係る発光素子の電極パッドの面積と発光出力との関係を説明するためのグラフ図である。
【図４Ｂ】図４Ｂは、本発明の実施例１に係る発光素子の電極パッドの面積と順方向電圧との関係を説明するためのグラフ図である。
【図４Ｃ】図４Ｃは、本発明の実施例１に係る発光素子の電極パッドの面積とエネルギー効率との関係を説明するためのグラフ図である。
【図５Ａ】図５Ａは、本発明の実施例２に係る発光素子の第１電極の総面積と発光出力との関係を説明するためのグラフ図である。
【図５Ｂ】図５Ｂは、本発明の実施例２に係る発光素子の第１電極の総面積と順方向電圧との関係を説明するためのグラフ図である。
【図５Ｃ】図５Ｂは、本発明の実施例２に係る発光素子の第１電極の総面積とエネルギー効率との関係を説明するためのグラフ図である。
【図６】図６（ａ）は、従来の発光素子の構造を説明するための概略平面図であり、図６（ｂ）は図６（ａ）のＢ−Ｂ断面における概略断面図である。
【発明を実施するための形態】
【００１７】
［実施の形態の要約］
支持基板と、光取り出し面としての第１の面と、前記第１の面に対向する第２の面と、前記第１の面と前記第２の面との間に発光層とを有するIII−Ｖ族化合物半導体からなる積層構造と、前記支持基板と前記第２の面との間に設けられ前記発光層の発光光を前記第１の面側に反射する反射金属膜と、前記反射金属膜の界面と前記半導体層との間に、設けられる透明絶縁膜と、前記透明絶縁膜の一部を貫通して設けられ前記第２の面と前記反射金属膜とを導電する第２電極と、前記第１の面の一部に複数設けられて前記積層構造と導電する第１電極と、前記第１の面に設けられ前記第１電極と導電する透明導電膜と、前記透明導電膜の上に設けられる電極パッドとを備え、平面視において前記第１電極と当該第１電極に対して最短の位置にある第２電極との距離の平均値が５μｍ以上５０μｍ以下であり、当該距離の７０％が平均値の±２０μｍ以内であり、前記パッド電極と前記第１電極又は前記第２電極との最短距離が１０μｍ以上であり、前記積層構造は、前記発光層の面積が１５００００μｍ２以下である発光素子が提供される。
【００１８】
［実施の形態］
図１（ａ）は、本発明の実施の形態に係る発光素子の構造を説明するための概略平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ断面における概略断面図である。
【００１９】
発光素子１は、Ｓｉ等からなる支持基板３上に、支持基板３側へ発した光を活性層６３側に反射する反射金属膜４と、反射金属膜４とＰ型コンタクト層６０とを電気的に接続する第２電極５０及び発光光を透過する透明絶縁膜５１と、Ｐ型コンタクト層６０と、Ｐ型クラッド層６１と、光を発する活性層６３と、光取り出し効率向上のために表面に凹凸形状を有するＮ型クラッド層６４と、Ｎ型コンタクト層６５と、Ｎ型コンタクト層６５上に複数形成される第１電極７０と、Ｎ型クラッド層６４及び第１電極７０の表面を覆って形成される透明導電膜７１と、透明導電膜７１の表面及び側面、Ｎ型クラッド層６４の側面、活性層６３の側面並びにＰ型クラッド層６１の側面を覆って形成される透明絶縁膜８と、Ｎ側電極である電極パッド９とがこの順で積層され、支持基板３の裏面にＰ側電極である裏面電極２を備える。
【００２０】
反射金属膜４は、発光光の波長に対して８０％以上の反射率を有する金属膜が好ましい。例えば、赤色波長帯の光に対しては、Ａｕ、Ａｇ、Ａｌのいずれか又はこれらの合金からなることが好ましい。青色波長帯の光に対しては、Ａｇ、Ａｌ、又はこれらの合金が好ましい。
【００２１】
透明絶縁膜５１は、発光光に対して透明であり、半導体層６０〜６５（以下、「積層構造１０」という。）と反射金属膜４との間に挟さまれている。透明絶縁膜５１の膜厚は発光波長λ、透明誘電体層の屈折率をｎとした場合に、（２×λ）／（４×ｎ）以上の膜厚であることが好ましい。また、具体的には透明誘電体層はＳｉＯ２、ＳｉＮから構成される。
【００２２】
透明導電膜７１は、発光素子１の面内に電流を広げる役割として機能するため、少なくとも１×１０−３Ω・ｃｍ以下の抵抗率を有し、さらに膜厚は少なくとも５０ｎｍ以上であることが好ましい。
【００２３】
また、透明導電膜７１は．電流を発光素子１の面内に広げるために、光取り出し面側には必要だが、活性層６３の側面部に形成すると、ＰＮ接合のリークとなるため形成しない。
【００２４】
また、本実施の形態の積層構造１０は厚みが比較的薄く、例えば、１〜６μｍの厚みに構成されている。つまり、Ｎ型コンタクト層６５の表面から活性層６３間の距離が小さい。そのため発光素子１のチップを機械的にピックアップする際に、発光素子１の側面への接触等によるダメージによりＰＮ接合のリークが発生しやすいので、発光素子１の側面（活性層６３側面）には、この機械的ダメージから保護するために透明絶縁膜８を形成することが好ましい。
【００２５】
本実施の形態の発光素子１では、第１電極７０と第２電極５０との間の活性層６３から第１電極７０側又は第２電極５０側に発光する。そのため、光取り出し効率を高くするためには、平面視において第１電極７０に重なる位置、つまり断面視において第１電極７０の下方に第２電極５０を設けないことが重要である。また、発光素子１全体において光吸収要因として作用しやすい電極パッド９の光吸収の影響を小さくするために、電極パッド９の下方に第１電極７０及び第２電極５０を設けないことも重要であり、さらに平面視において電極パッド９の縁部とパッド９の縁部から最短の距離にある第１電極７０及び第２電極５０間の距離を１０μｍ以上離して設計することが好ましい。
【００２６】
電流注入用の電極パッド９は、ワイヤーボンディングが可能である大きさで、かつ、上述したように活性層６３で発光した光の吸収要因として大きく影響を及ぼさない程度の大きさが好ましい。電極パッド９の面積は、具体的には、平面視にて３５００μｍ２以上であって１２０００μｍ２以下が好ましい。上限を１２０００μｍ２としたのは、これよりサイズを大きくすると、光の取り出し効率が落ち込むことがわかったためである。
【００２７】
第１電極７０の面積は、積層構造１０との接触抵抗から見積もられる抵抗値が所定の値を超えないように決定されるが、小さいほど好ましい。また、活性層６３で発光した光を吸収する原因として発光素子１の光取り出し効率に影響しないようにする。具体的には、第１電極は、例えば、円形状に形成されて、その面積は、１〜１００μｍ２以下であることが好ましい。第１電極７０は、それぞれが小さいほど好ましいが、小さすぎるとコンタクト層との接触抵抗が大きくなり、順方向電圧が上昇してしまう。そのため、接触抵抗が上昇しないように、第１電極７０のＮ型コンタクト層６５としてＡｌｘＧａ１−ｘＡｓ（但し、０≦ｘ≦０．３）からなる半導体層を用いることが好ましい。また、第１電極７０のサイズはそれぞれが１μｍ２以上であり、かつ総面積について管理できていれば、順方向電圧の上昇を抑制できることがわかった。
【００２８】
図３は、本発明の実施の形態に係る発光素子のＡｌ組成ｘと接触抵抗との関係を説明するためのグラフ図である。
【００２９】
Ａｌ組成と接触抵抗ρｃの関係は、図３に示すように、Ａｌ組成がｘ＝０．３以下で接触抵抗が十分小さくなっていることがわかる。
【００３０】
第１電極７０と第２電極５０との距離が不均一だと、活性層６３において注入される電流に偏りが発生する。そのため、第１電極７０と第２電極間５０の最短距離をＤとした場合に、最短距離Ｄはそれぞれ均一であればあるほど、つまり標準偏差が小さいほど好ましく、少なくとも最短距離Ｄの７０％が最短距離Ｄの平均値の±２０μｍ以内であることが好ましい。さらに、活性層６３の発光は第１電極７０と第２電極５０間で生じるため、第１電極７０と第２電極５０間の距離が狭いと、発光が第１電極７０又は第２電極５０に吸収されやすくなる。また、距離が広いと積層構造１０の抵抗が順方向電圧の上昇に寄与してしまうため、問題となる。そこで、２電極間の距離は、５μｍ以上、５０μｍ以下の範囲が好ましい。
【００３１】
（発光素子１の製造工程）
図２Ａ〜２Ｆは、本発明の実施の形態に係る発光素子の製造工程を説明するための概略断面図である。
【００３２】
まず、ＭＯＶＰＥ法によってＧａＮ系やＡｌＧａＩｎＰ系の高品質結晶をＧａＡｓ基板６７上に成長して、図２Ａに示すように、Ｐ型コンタクト層６０、Ｐ型クラッド層６１、活性層６３、Ｎ型クラッド層６４及びＮ型コンタクト層６５を含む積層構造１０及びエッチングストップ層６６を形成する。この積層構造１０は、例えば、波長６３０ｎｍ付近の赤色光を発光する。
【００３３】
エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法及びＬＥＤ素子製作方法は、以下の通りである。
【００３４】
まず、Ｎ型ＧａＡｓ基板６７上に、ＭＯＶＰＥ法で、アンドープ（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなるエッチングストップ層６６、Ｎ型（Ｓｉドープ）ＧａＡｓからなるＮ型コンタクト層６５、Ｎ型（Ｓｉドープ）（Ａｌ０．７Ｇａ０．３）０．５ｌｎ０．５ＰからなるＮ型クラッド層６４、アンドープ（Ａｌ０．１Ｇａ０．９）０．５Ｉｎ０．５Ｐからなる活性層６３、Ｐ型（Ｍｇドープ）（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５ＰからなるＰ型クラッド層６１、Ｐ型（Ｍｇドープ）ＧａＰからなるＰ型コンタクト層６０を順次積層成長させる。
【００３５】
ＭＯＶＰＥ成長での成長温度は６５０°Ｃとし、成長圧力５０Ｔｏｒｒ、各層の成長速度は０．３〜１．０ｎｍ／ｓｅｃ、Ｖ／III比は約２００前後で行なうことができる。なお、Ｖ／III比とは、分母をＴＭＧａやＴＭＡＩなどのIII族原料のモル数とし、分子をＡｓＨ３、ＰＨ３などのＶ族原料のモル数とした場合の比率（商）を指す。
【００３６】
ＭＯＶＰＥ成長において用いる原料としては、例えばトリメチルガリウム（ＴＭＧａ）、又はトリエチルガリウム（ＴＥＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩｎ）等の有機金属や、アルシン（ＡｓＨ３）、ホスフィン（ＰＨ３）等の水素化物ガスを用いることができる。Ｎ型半導体層の添加物原料としては、ジシラン（Ｓｉ２Ｈ６）を用いることができる。Ｐ型半導体層の導電型決定不純物の添加物原料としては、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いることができる。
【００３７】
その他、Ｎ型半導体層の導電型決定不純物の添加物原料として、セレン化水素（Ｈ２Ｓｅ）、モノシラン（ＳｉＨ４）、ジエチルテルル（ＤＥＴｅ）、ジメチルテルル（ＤＭＴｅ）を用いることもできる。また、Ｐ型半導体層のＰ型添加物原料として、ジメチルジンク（ＤＭＺｎ）、ジエチルジンク（ＤＥＺｎ）を用いることもできる。
【００３８】
次に、この積層構造１０を含むエピタキシャルウエハをＭＯＣＶＤ装置から搬出した後、図２Ｂに示すように、Ｐ型ＧａＰ表面にプラズマ−ＣＶＤ装置でＳｉＯ２膜を成膜する。次に、レジストやマスクアライナなどの一般的なフォトリソグラフィー技術を駆使し、フッ酸系エッチング液でＳｉＯ２に開口部を形成する。次に、その開口部に真空蒸着法によって第２電極５０として、単一から成るオーミックコンタクト接合部を形成する。オーミックコンタクト接合部としてＡｕＺｎ（金・亜鉛）合金を用いる。また、オーミックコンタクト接合部は後で形成する電極パッド９に対して平面視で直下以外の領域になるように配置する。
【００３９】
次に、オーミックコンタクト接合部付きエピタキシャルウエハ上に反射金属層４０として、図２Ｃに示すように、Ａｌ、Ｔｉ、Ａｕを、それぞれ順に蒸着した。Ａｌが反射膜、Ｔｉが拡散防止バリア層、Ａｕが接合層となる。
【００４０】
また、支持基板として用意した導電性のＳｉ基板３の表面にＴｉ、Ｐｔ、Ａｕをそれぞれこの順に蒸着し、金属密着層４１を形成する。Ｔｉがオーミックコンタクト金属、Ｐｔが拡散防止バリア層、Ａｕが接合層となる。
【００４１】
上記のようにして作製するオーミックコンタクト接合部及び反射金属層４０付きエピタキシャルウエハとＳｉ基板表面の金属密着層４１を貼り合わせる。具体的には、圧力０．０１Ｔｏｒｒ雰囲気で３０Ｋｇｆ／ｃｍ２の荷重を負荷した状態で、温度３５０℃で３０分間保持することによって貼り合わせる。
【００４２】
次に、図２Ｄに示すように、Ｓｉ基板３に貼り合わせたエピタキシャルウエハのＧａＡｓ基板６７をアンモニア水と過酸化水素水の混合液によってエッチング除去し、アンドープ（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなるエッチングストップ層６６を露出させた後、さらに塩酸でエッチングストップ層６６を除去し、Ｎ型コンタクト層６５を露出させる。
【００４３】
次に、Ｎ型コンタクト層６５表面にレジストやマスクアライナなどの一般的なフォトリソグラフィー技術を駆使し、真空蒸着法によって第１電極７０を形成する。まず、図２Ｅに示すように、第１電極７０となるＡｕＧｅ（金・ゲルマニウム合金）、Ｔｉ、Ａｕを、Ｎ型コンタクト層の全面にそれぞれ順に蒸着して形成する。
【００４４】
次に、図２Ｆに示すように、第１電極７０となる金属膜の形成後、硫酸と過酸化水素水と水の混合液からなるエッチング液を用いて、所定の領域にのみ第１電極７０を残し、第１電極７０以外の領域のＮ型コンタクト層６５をエッチング除去し、選択性エッチングによってＮ型クラッド層６４を露出させる。さらに、光取り出し面となるＮ型クラッド層６４上にフォトリソグラフィー技術を用いて１．０μｍ〜３．０μｍ周期のパターニングを行ない、ウエットエッチング法でＮ型クラッド層６４表面に凹凸形状を形成する。
【００４５】
次に、第１電極７０及びＮ型クラッド層６４を覆うＩＴＯからなる透明導電膜７１をスパッタリング装置で形成する。なお、ＩＴＯ原料ターゲットとしてＳｎ濃度が重量パーセント濃度において５％のものを使用する。スパッタリング装置はＲＦマグネトロンスパッタ装置であり、ＲＦの投入電力５０Ｗ、酸素ガス導入なし、チャンバー圧力０．５Ｐａ、成膜時間３０分で成膜する。この時得られたＩＴＯ膜の膜厚は、同時バッチに投入したＳｉダミー基板サンプルを分光エリプソメトリにて評価することができる。本実施形態では、ＩＴＯ膜の膜厚を８０ｎｍ、屈折率１．９８となるよう成膜した。
【００４６】
その後、素子と素子との間を分離するために、素子間のＩＴＯ膜を除去してから、表面からＧａＰコンタクト層までをウエットエッチング法で除去する。さらに、チップ保護膜としてプラズマＣＶＤ装置でＳｉＯ２膜をチップ上面部とチップ側面部に成膜し、フォトリソグラフィー技術とエッチング技術を用いて、表面電極部分のＳｉＯ２保護膜を開口する。
【００４７】
また、Ｓｉ基板裏面にＴｉ、Ａｕからなる裏面電極を真空蒸着法によって形成した後、電極の合金化であるアロイ工程を、窒素ガス雰囲気中にて４００°Ｃに加熱し、５分間熱処理することで行なった。さらに、ワイヤーボンディング用にＴｉ、Ａｕからなる２つの電極パッド９を２つの表面電極上にフォトリソグラフィー技術及び真空蒸着法によって形成する。
【００４８】
上記のように支持基板に反射金属膜とオーミックコンタクト接合部を介して貼り換え、電極形成したＬＥＤ用エピタキシャルウエハを、ダイシング装置を用いて切断し、チップサイズ２５０μｍ角のＬＥＤベアチップを作製した。さらに前記ＬＥＤベアチップをＴＯ−１８ステム上にマウント（ダイボンディング）し、その後、さらにマウントされた該ＬＥＤベアチップに、ワイヤーボンディングを行ない、ＬＥＤ素子を作製する。
【００４９】
表面電極の電極パッド９は直径１００μｍの円形とする。また、ＩＴＯの透明導電膜７１と積層構造１０間の導電を取るための表面電極（第１電極７０）は直径５μｍの円形とする。第１電極７０と、積層構造１０と反射金属膜４との導電のための界面電極（第２電極５０）との距離を、図１に示すように、一定値になるよう配置し、発光素子１の厚み方向の距離は１２μｍとする。
【００５０】
本発光素子１をエポキシ樹脂でモールドし、２０ｍＡ通電時のＬＥＤとしての特性は、発光出力、順方向電圧は、１９．０ｍＷ、２．０１Ｖであり、エネルギー効率は、４７．３％であった。
【００５１】
（実施の形態の効果）
図６に示す従来の発光素子に比べて、光吸収要因となる表面電極面積、つまり第１電極７０の面積を大幅に低減したために、発光出力が大幅に向上した。また、透明導電膜７１の膜厚を積層構造１０の電流が均一に分散するよう設計したため、積層構造１０の順方向電圧を低く抑えることに成功した。
【００５２】
また、従来の発光素子の構造では表面電極の光吸収の影響を小さくするために、第１電極と第２電極間の距離を大きくしないと発光出力を大きくすることができなかった。しかし、第１電極と第２電極間の距離を大きくすると半導体層抵抗成分が大きくなり、順方向電圧の上昇により限界があった。しかし、本特許では第１電極の面積をドット状に一つ一つを小さくすることによって、第１電極と第２電極間の距離を小さくしても光吸収の影響がかなり小さく、高発光出力と低順方向電圧を同時に達成することが可能となった。その結果として、エネルギー効率も格段に向上することができた。
【実施例１】
【００５３】
実施の形態において説明した発光素子の構造を有する２００μｍ角と３３０μｍ角の発光素子を作成した。
【００５４】
実施例１では、電極パッド９の面積を変えて発光素子１を作製した。この際、表面電極（第１電極７０）は直径５μｍ、第１電極７０と第２電極５０との発光素子１の厚み方向の距離を１２μｍにした。
【００５５】
また、図１に示す発光素子１の構造で、各形状パラメータに合わせて第１電極７０と第２電極５０のペア数を変えて作製した。
【００５６】
なお、電極パッド９の面積が３５００μｍ２以下だとワイヤーボンディングの歩留まりが低下するため３５００μｍ２以上にした。
【００５７】
電極パッド９の面積と、２０ｍＡ通電時の発光素子１の発光出力、順方向電圧及びエネルギー効率の測定結果をそれぞれ図４Ａ〜４Ｃに示す。
【００５８】
図４Ａは、本発明の実施例１に係る発光素子の電極パッドの面積と発光出力との関係を説明するためのグラフ図である。また、図４Ｂは、本発明の実施例１に係る発光素子の電極パッドの面積と順方向電圧との関係を説明するためのグラフ図である。また、図４Ｃは、本発明の実施例１に係る発光素子の電極パッドの面積とエネルギー効率との関係を説明するためのグラフ図である。
【００５９】
電極パッド９の面積が１２０００μｍ２以上になると、積層構造１０に対する電極パッド９の面積の割合が大きくなり、光吸収の要因となり、発光出力が低下する。
【００６０】
さらに、面積が増えると同時に発光面積が小さくなるため、チップ内の電流分布が局所的になり、順方向電圧が大きくなる。結果として、エネルギー効率も低下する。
【実施例２】
【００６１】
実施例２では、表面電極（第１電極７０）の面積を変えて発光素子１を作製した。この際、電極パッド９電極は、直径１００μｍ、第１電極７０と第２電極５０との発光素子１の厚み方向の距離を１２μｍにした。
【００６２】
また、図１に示す発光素子１の構造で、各形状パラメータに合わせて第１電極７０と第２電極５０のペア数を変えて作製した。
【００６３】
１つの第１電極７０の面積毎に、第１電極７０の総面積と２０ｍＡ通電時の発光出力、順方向電圧の測定結果を図５Ａ〜図５Ｃに示す。
【００６４】
図５Ａは、本発明の実施例２に係る発光素子の第１電極の総面積と発光出力との関係を説明するためのグラフ図である。また、図５Ｂは、本発明の実施例２に係る発光素子の第１電極の総面積と順方向電圧との関係を説明するためのグラフ図である。また、図５Ｃは、本発明の実施例２に係る発光素子の第１電極の総面積とエネルギー効率との関係を説明するためのグラフ図である。
【００６５】
１つの第１電極７０の面積が小さいほど、光吸収要因を低減できるため発光出力が高くなる。しかし、第１電極７０の面積を小さくし過ぎると、第１電極７０と積層構造１０との間の接触抵抗により順方向電圧が上昇する。
【００６６】
本実施例において、第１電極７０の面積が１μｍ２未満の場合は、順方向電圧が上昇することがわかった。また、第１電極７０のサイズを小さくするにしたがい、精度にばらつきが生じることが影響したものと考えられる。
【００６７】
また、第１電極７０の面積が大きくなると、光を吸収する影響が大きくなり、発光出力が低下する。なお、第１電極７０の面積が大きくなっても、接触抵抗が十分低いために順方向電圧が著しく低下することはない。本実施例においては、第１電極７０の面積は、１００μｍ２以下が適切であると考えた。
【００６８】
［他の実施例］
実施の形態に説明した構成において、発光素子１の駆動電流を１００ｍＡとした場合であっても、第１電極７０及び第２電極５０の総面積（又は総数）を大きくすることで、第１電極７０及び第２電極５０の１つあたりの面積が小さい場合であっても、例えば、１μｍ２であっても、順方向電圧の上昇を抑制できることがわかった。
【００６９】
また、発光素子１を１５０μｍ角とした場合であって、駆動電流２０ｍＡ以下、例えば、５ｍＡとした場合、実施の形態に説明した構成において、注入した電力に応じた出力を得ることができた。
【００７０】
また、透明導電膜７１の膜厚を３０ｎｍ〜１μｍの範囲で変化させて発光素子１を作成した。発光素子１の発光層６３の面積が１５００００μｍ２の場合、膜厚を５０ｎｍとすることで電流が分散され、所定の出力が得られた。透明導電膜７１の膜厚が１μｍより大きい場合、発光素子１の発光出力は向上せず、透明導電膜７１の透過率が低下するため、１μｍ以下が好ましい。
【００７１】
［他の実施の形態］
なお、上記実施の形態及び実施例１〜３において、各構成は記載した内容に限定されるものでなく、本発明の趣旨を逸脱しない範囲で種々な変形が可能である。例えば、以下に示す変形が可能である。
（１）実施の形態及び実施例では、支持基板としてＳｉ基板３を用いているが、ＬＥＤ素子プロセスに耐え得る支持基板であれば他の材料を用いることが可能である。具体的には、Ｇｅ基板、ＧａＡｓ基板、ＧａＰ基板、その他メタル基板等が挙げられる。
（２）活性層６３をバルク層としているが多重量子井戸等でもよい。
（３）反射金属膜４及び透明導電膜７１の波長依存性を除き、本発明は、発光光の波長に依存せずに上記した効果が得られる。
（４）実施の形態及び実施例では、オーミックコンタクト接合部が単一から形成されているが、複数から形成されていても上記した効果は同様に得られる。
（５）実施の形態及び実施例では、第１電極７０及び第２電極５０を円形状とした。これは、角部を有する電極では、角部において電流集中が生じるおそれがあるためである。しかし、このような点が問題とならないのであれば、多角形状としてもよい。多角形状は、各辺の長さが異なるようにしてもよいが、各辺の長さが等しくすることが、作製の容易さ、位置合わせの観点から好ましい。
【符号の説明】
【００７２】
１     発光素子
１Ａ   発光素子
２     裏面電極
３     支持基板（Ｓｉ基板）
４     反射金属膜
８     透明絶縁膜
９     電極パッド
１０   積層構造
４０   反射金属層
４１   金属密着層
５０   第２電極
５１   透明絶縁膜
６０   Ｐ型コンタクト層
６１   Ｐ型クラッド層
６３   活性層
６４   Ｎ型クラッド層
６５   Ｎ型コンタクト層
６６   エッチングストップ層
６７   ＧａＡｓ基板
７０   第１電極
７１   透明導電膜
９０   分配電極
【図１】
2012069683.tif 000003
【図２Ａ】
2012069683.tif 000004
【図２Ｂ】
2012069683.tif 000005
【図２Ｃ】
2012069683.tif 000006
【図２Ｄ】
2012069683.tif 000007
【図２Ｅ】
2012069683.tif 000008
【図２Ｆ】
2012069683.tif 000009
【図３】
2012069683.tif 000010
【図４Ａ】
2012069683.tif 000011
【図４Ｂ】
2012069683.tif 000012
【図４Ｃ】
2012069683.tif 000013
【図５Ａ】
2012069683.tif 000014
【図５Ｂ】
2012069683.tif 000015
【図５Ｃ】
2012069683.tif 000016
【図６】
2012069683.tif 000017