(57)【要約】【課題】裏面照射型固体撮像素子をより高い歩留まりで製造することが可能なエピタキシャル基板およびその製造方法を提供する【解決手段】本発明の裏面照射型固体撮像素子用エピタキシャル基板１００は、炭素、または、炭素および窒素が添加され、抵抗率が１００Ω・ｃｍ未満であるｐ型シリコン基板１と、該ｐ型シリコン基板上のｐ型第１エピタキシャル層２と、該第１エピタキシャル層上のｐ型またはｎ型第２エピタキシャル層３と、を有し、前記第１エピタキシャル層２は、ｐ型不純物のピーク濃度が２．７×１０１７ａｔｏｍｓ／ｃｍ３以上１．１×１０１９ａｔｏｍｓ／ｃｍ３未満であることを特徴とする。【選択図】図１
2012138576.tif 000002
【特許請求の範囲】
【請求項１】
炭素、または、炭素および窒素が添加され、抵抗率が１００Ω・ｃｍ未満であるｐ型シリコン基板と、
該ｐ型シリコン基板上のｐ型第１エピタキシャル層と、
該第１エピタキシャル層上のｐ型またはｎ型第２エピタキシャル層と、
を有し、
前記第１エピタキシャル層は、ｐ型不純物のピーク濃度が２．７×１０１７ａｔｏｍｓ／ｃｍ３以上１．１×１０１９ａｔｏｍｓ／ｃｍ３未満であることを特徴とする裏面照射型固体撮像素子用エピタキシャル基板。
【請求項２】
前記第１エピタキシャル層は、厚さが４μｍ以上１０μｍ以下である請求項１に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【請求項３】
前記第２エピタキシャル層は、厚さが４μｍ以上１０μｍ以下である請求項１または２に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【請求項４】
前記ｐ型シリコン基板中には、前記炭素または炭素および窒素と、酸素とを含む析出物をもつ領域を有し、
該領域の前記ｐ型シリコン基板の深さ方向中心部における析出物の密度が、５×１０５／ｃｍ２以上５×１０７／ｃｍ２以下である請求項１〜３のいずれか１項に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【請求項５】
前記ｐ型第２エピタキシャル層は、ｐ型不純物のピーク濃度が４．４×１０１３ａｔｏｍｓ／ｃｍ３以上２．８×１０１７ａｔｏｍｓ／ｃｍ３以下である請求項１〜４のいずれか１項に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【請求項６】
前記ｎ型第２エピタキシャル層は、ｎ型不純物のピーク濃度が１．４×１０１３ａｔｏｍｓ／ｃｍ３以上７．８×１０１６ａｔｏｍｓ／ｃｍ３以下である請求項１〜４のいずれか１項に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【請求項７】
前記ｐ型不純物がボロンである請求項５に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【請求項８】
前記ｎ型不純物がリンである請求項６に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【請求項９】
炭素のみを添加した前記ｐ型シリコン基板は、炭素の平均濃度が、０．１×１０１６ａｔｏｍｓ／ｃｍ３以上２０×１０１６ａｔｏｍｓ／ｃｍ３以下である請求項１〜８のいずれか１項に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【請求項１０】
炭素および窒素の双方を添加した前記ｐ型シリコン基板は、炭素の平均濃度が０．１×１０１６ａｔｏｍｓ／ｃｍ３以上２０×１０１６ａｔｏｍｓ／ｃｍ３以下であり、窒素の平均濃度が０．５×１０１３ａｔｏｍｓ／ｃｍ３以上５０×１０１３ａｔｏｍｓ／ｃｍ３以下である請求項１〜９のいずれか１項に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【請求項１１】
炭素、または、炭素および窒素が添加され、抵抗率が１００Ω・ｃｍ未満であるｐ型シリコン基板上に、ｐ型第１エピタキシャル層を形成する工程と、
該第１エピタキシャル層上に、ｐ型またはｎ型第２エピタキシャル層を形成する工程と、
を有し、
前記第１エピタキシャル層における、ｐ型不純物のピーク濃度を２．７×１０１７ａｔｏｍｓ／ｃｍ３以上１．１×１０１９ａｔｏｍｓ／ｃｍ３未満とすることを特徴とする裏面照射型固体撮像素子用エピタキシャル基板の製造方法。
【請求項１２】
前記第１エピタキシャル層は、厚さが４μｍ以上１０μｍ以下である請求項１１に記載の裏面照射型固体撮像素子用エピタキシャル基板の製造方法。
【請求項１３】
前記第１エピタキシャル層形成工程前のシリコン基板は、格子間酸素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下である請求項１１または１２に記載の裏面照射型固体撮像素子用エピタキシャル基板の製造方法。
【請求項１４】
前記第２エピタキシャル層を形成する工程の後、前記ｐ型シリコン基板中に、前記炭素または炭素および窒素と、酸素とを含む析出物をもつ領域を形成するための熱処理工程を有する請求項１１〜１３のいずれか１項に記載の裏面照射型固体撮像素子用エピタキシャル基板の製造方法。
【請求項１５】
前記熱処理工程は、
前記シリコン基板を５００〜８００℃の範囲内の第１温度まで加熱した後、該第１温度で１０〜１８０分間保持する低温熱処理を行い、
次いで、４℃／分以下の昇温速度で９００〜１１５０℃の範囲内の第２温度まで加熱した後、該第２温度で１５〜２００分間保持する高温熱処理を行うことを含む請求項１４に記載の裏面照射型固体撮像素子用エピタキシャル基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法に関し、特に、裏面照射型固体撮像素子を高い歩留まりで製造することが可能なエピタキシャル基板およびその製造方法に関する。
【背景技術】
【０００２】
デジタルビデオカメラや携帯電話などに用いられる裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、広く用いられている。このような裏面照射型固体撮像素子を製造する際、半導体基板に、不純物として金属が混入する場合がある。半導体基板に混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。
【０００３】
半導体基板への金属の混入は、主に半導体エピタキシャル基板の製造工程および固体撮像素子の製造工程において生じる。前者の半導体エピタキシャル基板の製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。
【０００４】
そのため、従来は、半導体エピタキシャル基板に、金属を捕獲するためのゲッタリングシンクを形成するか、あるいは高濃度ボロン基板などの金属の捕獲能力(ゲッタリング能力)が高い基板を用いて、半導体基板への金属汚染を回避していた。
【０００５】
半導体基板にゲッタリングシンクを形成する方法は、半導体基板の内部に結晶欠陥である酸素析出物（シリコン酸化物析出物の通称であり、ＢＭＤ：Ｂｕｌｋ  Ｍｉｃｒｏ  Ｄｅｆｅｃｔともいう。）を形成するイントリンシックゲッタリング(ＩＧ)法と、半導体基板の裏面にゲッタリングシンクを形成するエキシトリンシックゲッタリング(ＥＧ)法とに大別される。
【０００６】
上記ＩＧ法を用いる例として、シリコン基板上にエピタキシャル層を成長させ、デバイスを製造するにあたり、シリコン基板に炭素および／または窒素を添加しておくことにより、半導体基板の内部に安定して酸素析出物を形成し、高いゲッタリング能力を得る方法が知られている（特許文献１参照）。
【０００７】
ここで、裏面照射型固体撮像素子を製造するにあたり、ｐ型シリコン基板上に２層のエピタキシャル層を形成したエピタキシャル基板（特許文献２参照）を用いることができる。シリコン基板から順に第１エピタキシャル層、第２エピタキシャル層とすると、エピタキシャル基板表面にあるトップエピタキシャル層である第２エピタキシャル層が、デバイスを製造するためのデバイス層となる。ここで、第１エピタキシャル層は、ボロンなどをドープしたｐ型エピタキシャル層とする。これにより、第１エピタキシャル層は、基板に比べて抵抗率が低くなる。このため、デバイス製造後、デバイス層を残してシリコン基板および第１エピタキシャル層を除去して薄膜デバイスとするために、基板側からエッチングまたは研磨などを行う際、第１エピタキシャル層がエッチングストップ層または研磨ストップ層として機能する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−２０１０９１号公報
【特許文献２】特開平８−２４１９７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者らは、このようにして製造した裏面照射型固体撮像素子の素子特性を調べたところ、ゲッタリングシンクを形成しているにも関わらず、所望の特性を得られない素子が多く、歩留まりが低いことがわかった。そこで、発明者らが鋭意検討したところ、デバイス製造工程の熱処理によって、第１エピタキシャル層のｐ型不純物がデバイス層（第２エピタキシャル層）へと拡散していることが主たる原因であるとの認識に至った。第１エピタキシャル層からデバイス層へｐ型不純物が多く拡散すると、デバイス層で所望の設計と異なる不純物プロファイル（厚さ方向の濃度分布）が形成されてしまい、所望の特性が得られなくなる。
【００１０】
さらに、本発明者らは、炭素を添加しないｐ型シリコン基板を用いた場合に比べて、ゲッタリング能力を高めるべく炭素を添加したｐ型シリコン基板を用いた場合に、特に顕著にこの現象が生じ、歩留まりがさらに低下するという知見を得た。この知見によれば、炭素を添加しないｐ型シリコン基板を用いれば、第１エピタキシャル層からデバイス層へのｐ型不純物の拡散を抑えることができるものの、十分なゲッタリング能力を得ることはできない。
【００１１】
そこで本発明は、上記課題に鑑み、炭素を添加したｐ型シリコン基板上にｐ型第１エピタキシャル層を形成し、その上の第２エピタキシャル層をデバイス層とするエピタキシャル基板であって、裏面照射型固体撮像素子をより高い歩留まり（具体的には、８０％以上）で製造することが可能なエピタキシャル基板およびその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１２】
第１エピタキシャル層からデバイス層となる第２エピタキシャル層へのｐ型不純物の拡散は、デバイス特性に直接的に悪影響を及ぼす現象である。一方で、第１エピタキシャル層にｐ型不純物をドープするのは、エッチングストップまたは研磨ストップとしての機能を持たせるためであり、第１エピタキシャル層中のｐ型不純物濃度を多少低くしても、注意深く除去処理（エッチングまたは研磨）を行うことで、デバイス層まで除去してしまう可能性は低減できる。そこで、本発明者らは、第１エピタキシャル層がエッチングストップまたは研磨ストップとして機能する範囲で、第１エピタキシャル層のｐ型不純物濃度を低く設定して、デバイス層へのｐ型不純物の拡散を抑制することによって、より高い歩留まりを得ることができると考え、本発明を完成するに至った。
【００１３】
本発明は、上記の知見および検討に基づくものであり、その要旨構成は以下の通りである。
（１）炭素、または、炭素および窒素が添加され、抵抗率が１００Ω・ｃｍ未満であるｐ型シリコン基板と、該ｐ型シリコン基板上のｐ型第１エピタキシャル層と、該第１エピタキシャル層上のｐ型またはｎ型第２エピタキシャル層と、を有し、
前記第１エピタキシャル層は、ｐ型不純物のピーク濃度が２．７×１０１７ａｔｏｍｓ／ｃｍ３以上１．１×１０１９ａｔｏｍｓ／ｃｍ３未満であることを特徴とする裏面照射型固体撮像素子用エピタキシャル基板。
【００１４】
（２）前記第１エピタキシャル層は、厚さが４μｍ以上１０μｍ以下である上記（１）に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【００１５】
（３）前記第２エピタキシャル層は、厚さが４μｍ以上１０μｍ以下である上記（１）または（２）に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【００１６】
（４）前記ｐ型シリコン基板中には、前記炭素または炭素および窒素と、酸素とを含む析出物をもつ領域を有し、
該領域の前記ｐ型シリコン基板の深さ方向中心部における析出物の密度が、５×１０５／ｃｍ２以上５×１０７／ｃｍ２以下である上記（１）〜（３）のいずれか１項に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【００１７】
（５）前記ｐ型第２エピタキシャル層は、ｐ型不純物のピーク濃度が４．４×１０１３ａｔｏｍｓ／ｃｍ３以上２．８×１０１７ａｔｏｍｓ／ｃｍ３以下である上記（１）〜（４）のいずれか１項に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【００１８】
（６）前記ｎ型第２エピタキシャル層は、ｎ型不純物のピーク濃度が１．４×１０１３ａｔｏｍｓ／ｃｍ３以上７．８×１０１６ａｔｏｍｓ／ｃｍ３以下である上記（１）〜（４）のいずれか１項に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【００１９】
（７）前記ｐ型不純物がボロンである上記（５）に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【００２０】
（８）前記ｎ型不純物がリンである上記（６）に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【００２１】
（９）炭素のみを添加した前記ｐ型シリコン基板は、炭素の平均濃度が、０．１×１０１６ａｔｏｍｓ／ｃｍ３以上２０×１０１６ａｔｏｍｓ／ｃｍ３以下である上記（１）〜（８）のいずれか１項に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【００２２】
（１０）炭素および窒素の双方を添加した前記ｐ型シリコン基板は、炭素の平均濃度が０．１×１０１６ａｔｏｍｓ／ｃｍ３以上２０×１０１６ａｔｏｍｓ／ｃｍ３以下であり、窒素の平均濃度が０．５×１０１３ａｔｏｍｓ／ｃｍ３以上５０×１０１３ａｔｏｍｓ／ｃｍ３以下である上記（１）〜（９）のいずれか１項に記載の裏面照射型固体撮像素子用エピタキシャル基板。
【００２３】
（１１）炭素、または、炭素および窒素が添加され、抵抗率が１００Ω・ｃｍ未満であるｐ型シリコン基板上に、ｐ型第１エピタキシャル層を形成する工程と、該第１エピタキシャル層上に、ｐ型またはｎ型第２エピタキシャル層を形成する工程と、を有し、
前記第１エピタキシャル層における、ｐ型不純物のピーク濃度を２．７×１０１７ａｔｏｍｓ／ｃｍ３以上１．１×１０１９ａｔｏｍｓ／ｃｍ３未満とすることを特徴とする裏面照射型固体撮像素子用エピタキシャル基板の製造方法。
【００２４】
（１２）前記第１エピタキシャル層は、厚さが４μｍ以上１０μｍ以下である上記（１１）に記載の裏面照射型固体撮像素子用エピタキシャル基板の製造方法。
【００２５】
（１３）前記第１エピタキシャル層形成工程前のシリコン基板は、格子間酸素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下である上記（１１）または（１２）に記載の裏面照射型固体撮像素子用エピタキシャル基板の製造方法。
【００２６】
（１４）前記第２エピタキシャル層を形成する工程の後、前記ｐ型シリコン基板中に、前記炭素または炭素および窒素と、酸素とを含む析出物をもつ領域を形成するための熱処理工程を有する上記（１１）〜（１３）のいずれか１項に記載の裏面照射型固体撮像素子用エピタキシャル基板の製造方法。
【００２７】
（１５）前記熱処理工程は、
前記シリコン基板を５００〜８００℃の範囲内の第１温度まで加熱した後、該第１温度で１０〜１８０分間保持する低温熱処理を行い、
次いで、４℃／分以下の昇温速度で９００〜１１５０℃の範囲内の第２温度まで加熱した後、該第２温度で１５〜２００分間保持する高温熱処理を行うことを含む上記（１４）に記載の裏面照射型固体撮像素子用エピタキシャル基板の製造方法。
【発明の効果】
【００２８】
本発明によれば、第１エピタキシャル層のｐ型不純物のピーク濃度を２．７×１０１７ａｔｏｍｓ／ｃｍ３以上１．１×１０１９ａｔｏｍｓ／ｃｍ３未満とすることによって、デバイス層へのｐ型不純物の拡散を抑制することができ、裏面照射型固体撮像素子を高い歩留まりで製造することが可能となる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施形態である裏面照射型固体撮像素子用エピタキシャル基板を示す模式断面図である。
【図２】本発明の一実施形態である裏面照射型固体撮像素子用エピタキシャル基板の製造方法を説明する模式断面図である。
【図３】比較例のエピタキシャル基板について、エピタキシャル基板表面からの深さに対するボロン濃度の分布を表すグラフであって、（ａ）が熱処理前のエピタキシャル基板、（ｂ）が熱処理後のエピタキシャル基板を示す。
【図４】比較例および実施例にて、エピタキシャル基板に対して行った（デバイス製造工程に相当する）熱処理の熱履歴を示すグラフである。
【図５】実施例において、エピタキシャル基板表面からの深さに対する炭素濃度の分布を表すグラフであって、黒塗り四角が熱処理前のエピタキシャル基板、白抜き四角が熱処理後のエピタキシャル基板を示す。
【図６】より好ましい実施例において、エピタキシャル基板表面からの深さに対する炭素濃度の分布を表すグラフであって、黒塗り四角が熱処理前のエピタキシャル基板、白抜き四角が熱処理後のエピタキシャル基板を示す。
【発明を実施するための形態】
【００３０】
以下、図面を参照しつつ本発明をより詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。
【００３１】
（裏面照射型固体撮像素子用エピタキシャル基板）
本発明に従う裏面照射型固体撮像素子用エピタキシャル基板１００は、ｐ型シリコン基板１と、該ｐ型シリコン基板上のｐ型第１エピタキシャル層２と、該第１エピタキシャル層２上のｐ型またはｎ型第２エピタキシャル層３と、を有する。ここで、図１では説明の便宜上、実際の厚さの割合とは異なり、シリコン基板１に対して第１および第２エピタキシャル層の厚さを誇張して示す。
【００３２】
ｐ型シリコン基板１は、ゲッタリング能力を十分に得るために、炭素、または、炭素および窒素が添加されたものとし、抵抗率は１００Ω・ｃｍ未満であり、好ましくは０．００８Ω・ｃｍ以上である。また、ｐ型シリコン基板１のｐ型不純物は、ボロンとするのが好ましく、その平均濃度は、１．３×１０１４ａｔｏｍｓ／ｃｍ３より大きく、１．１×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
【００３３】
第２エピタキシャル層３は、裏面照射型固体撮像素子を製造するためのデバイス層である。第１エピタキシャル層２は、ｐ型エピタキシャル層であり、デバイス製造後、第２エピタキシャル層３を残して、エピタキシャル基板１００の裏面側（シリコン基板１側）からエッチングまたは研磨をする際、エッチングストップ層または研磨ストップ層として機能するものである。すなわち、第１エピタキシャル層２ではシリコン基板１より抵抗率が小さいことから、抵抗率の変化に基づいてシリコン基板１の除去が完了したことを検知することができる。例えば、エッチングによりシリコン基板１を除去する場合には、シリコン基板１に比べて第１エピタキシャル層２の方がエッチングレートが低いことから検知でき、また、研磨によりシリコン基板１を除去する場合には、研磨の際の抵抗値の変化により検知できる。
【００３４】
なお、本明細書において「デバイス製造」の工程は、具体的には、半導体エピタキシャル基板形成工程におけるエピタキシャル層成長工程の後から固体撮像素子の形成工程までを意味する。
【００３５】
ここで、本発明の特徴的構成として、第１エピタキシャル層２は、ｐ型不純物のピーク濃度が２．７×１０１７ａｔｏｍｓ／ｃｍ３以上１．１×１０１９ａｔｏｍｓ／ｃｍ３未満とする。この構成を採用することの技術的意義を、作用効果と併せて説明する。シリコン基板１に炭素を添加するかに関わらず、第１エピタキシャル層のｐ型不純物は、その拡散係数に従って熱処理により多少拡散する。しかし、すでに述べたとおり、炭素を添加しないｐ型シリコン基板を用いた場合に比べて、ゲッタリング能力を高めるべく炭素を添加したシリコン基板を用いた場合に、特に顕著にこの現象が起きることが判明した。この現象が起きる原因は必ずしも明確ではないが、本発明者らは、炭素を添加することにより、シリコン基板における析出物密度が高まり、それにより発生する格子間シリコンが、第１エピタキシャル層のｐ型不純物の拡散速度を高めたものと推測している。そこで、第１エピタキシャル層におけるｐ型不純物のピーク濃度を１．１×１０１９ａｔｏｍｓ／ｃｍ３未満とすることにより、デバイス製造工程の熱処理で、第１エピタキシャル層から第２エピタキシャル層へのｐ型不純物の拡散量を低減することができる。また、ｐ型不純物のピーク濃度が２．７×１０１７ａｔｏｍｓ／ｃｍ３未満であると、シリコン基板と第１エピタキシャル層とで抵抗率の差が小さくなり、また、エッチストップを目的としたエッチングレートの差も顕著には認められなくなる傾向があるため、２．７×１０１７ａｔｏｍｓ／ｃｍ３以上とする。
【００３６】
また、不純物拡散の抑制と除去ストップ機能との両立という観点から好ましい第１エピタキシャル層のｐ型不純物のピーク濃度は、シリコン基板１のｐ型不純物濃度よりも高く、２．７×１０１７ａｔｏｍｓ／ｃｍ３より大きく、より好ましくは、３．２×１０１７ａｔｏｍｓ／ｃｍ３以上１．１×１０１９ａｔｏｍｓ／ｃｍ３以下である。
【００３７】
第１エピタキシャル層２は、厚さが４μｍ以上１０μｍ以下であることが好ましく、５μｍ超え１０μｍ以下であることがより好ましく、６μｍ以上１０μｍ以下であることがさらに好ましい。本発明では、第１エピタキシャル層のｐ型不純物のピーク濃度を低くするため、第１エピタキシャル層でのエッチングレートの低下現象が得られにくいが、４μｍ以上とすれば、シリコン基板１の除去完了を検知できずに、第２エピタキシャル層まで除去し始めてしまう確率を低減することができる。また、１０μｍ以下とすることにより、厚膜化による基板の反りを抑制することができる。なお、エピタキシャル基板の反りは、層間（基板と第１エピタキシャル層の界面）の格子定数差が原因の一つであり、格子定数はｐ型不純物濃度が高いほど小さくなる。本発明においては、ｐ型不純物のピーク濃度を低くするため、シリコン基板と第１エピタキシャル層の界面でｐ型不純物濃度の差、すなわち、格子間定数の差が小さくなることから、基板の反りは生じにくい状態となっている。
【００３８】
さらに、第１エピタキシャル層２の厚さを４μｍ以上と厚く設定することにより、デバイス製造時の熱処理によるシリコン基板１から第２エピタキシャル層３への炭素の拡散を十分に抑制することもできる。
【００３９】
第２エピタキシャル層３は、厚さが４μｍ以上１０μｍ以下であることが好ましい。厚さが４μｍ未満だと、長波長の入射光の分光感度が低下してしまうおそれがあるからであり、一方、厚さが１０μｍを超えると、ウェーハの平坦度が低下するおそれがあるためである。なお、第２エピタキシャル層へのｐ型不純物の拡散量が多いと、第２エピタキシャル層を厚膜化して、デバイス製造後に、第２エピタキシャル層のうち第１エピタキシャル層近傍の領域を除去するなどの工程が必要になることもある。しかし、本発明においては、第２エピタキシャル層へのｐ型不純物の拡散量が少ないため、第２エピタキシャル層の厚さを５μｍ以下にまで薄くすることができる。
【００４０】
ｐ型シリコン基板１中には、炭素または炭素および窒素と、酸素とを含む析出物をもつ領域４を有し、この析出物領域４のｐ型シリコン基板１の深さ方向中心部における析出物の密度は、５×１０５／ｃｍ２以上５×１０７／ｃｍ２以下であることが好ましい。析出物の密度が５×１０５／ｃｍ２未満だと、ゲッタリング能力不足となるおそれがあり、一方、析出物の密度が５×１０７／ｃｍ２を超えても、析出過多によるエピ欠陥発生となるおそれがあるためである。なお、この析出物は、後述の熱処理工程により形成することができる。すなわち、上記析出物密度は、熱処理工程後のものである。また、析出物の大きさは、１０ｎｍ〜３００ｎｍの範囲とするのが好ましい。なお、この析出物は、エピタキシャル基板をライトエッチングで２μｍ程度エッチングし、エッチング面を光学顕微鏡で観察することにより測定した。本明細書において「析出物」とは、シリコン基板１に炭素を添加した場合には、炭素・酸素系析出物を、炭素および窒素を添加した場合には、炭素・窒素・酸素系析出物を意味する。
【００４１】
ｐ型第２エピタキシャル層３は、フォトダイオードにおける十分な空乏層の確保のため、ｐ型不純物のピーク濃度が４．４×１０１３ａｔｏｍｓ／ｃｍ３以上２．８×１０１７ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
【００４２】
ｎ型第２エピタキシャル層３は、フォトダイオードにおける十分な空乏層の確保のため、ｎ型不純物のピーク濃度が１．４×１０１３ａｔｏｍｓ／ｃｍ３以上７．８×１０１６ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
【００４３】
第１エピタキシャル層および／または第２エピタキシャル層のｐ型不純物としては、例えばボロン、アルミニウム等が挙げられる。特に、結晶中でプラスチャージを有する重金属をゲッタリングする点やエッチストップ現象を担保する点から、ボロンを用いるのが好ましい。
【００４４】
第２エピタキシャル層のｎ型不純物としては、例えばリン、砒素等が挙げられる。特に、ＣＭＯＳプロセスにおける回路設計の容易さの点から、リンを用いるのが好ましい。
【００４５】
炭素のみを添加したｐ型シリコン基板１の場合、炭素の平均濃度が、０．１×１０１６ａｔｏｍｓ／ｃｍ３以上２０×１０１６ａｔｏｍｓ／ｃｍ３以下であることが好ましい。炭素濃度が０．１×１０１６ａｔｏｍｓ／ｃｍ３未満では、析出物を十分に形成することができず、一方、炭素濃度が２０×１０１６ａｔｏｍｓ／ｃｍ３超えでは、析出物のサイズが小さくなり、ゲッタリング能力を発揮するために必要な歪を確保できなくなるおそれがあるためである。
【００４６】
炭素および窒素の双方を添加したｐ型シリコン基板１の場合、炭素の平均濃度は同様に、０．１×１０１６ａｔｏｍｓ／ｃｍ３以上２０×１０１６ａｔｏｍｓ／ｃｍ３以下であり、窒素の平均濃度が０．５×１０１３ａｔｏｍｓ／ｃｍ３以上５０×１０１３ａｔｏｍｓ／ｃｍ３以下であることが好ましい。シリコン基板に窒素を添加すると、析出物サイズの増大という効果が得られるためである。また、窒素濃度が０．５×１０１３ａｔｏｍｓ／ｃｍ３未満では、析出物サイズの増大効果が得られなくなるおそれがあり、一方、窒素濃度が５０×１０１３ａｔｏｍｓ／ｃｍ３超えでは、析出物サイズが大きくなりすぎてしまい、エピ層に欠陥を進展させてしまうおそれがあるためである。
【００４７】
（裏面照射型固体撮像素子用エピタキシャル基板の製造方法）
図２は、本発明の一実施形態である裏面照射型固体撮像素子用エピタキシャル基板１００の製造方法を説明する模式断面図である。このエピタキシャル基板１００の製造方法は、炭素、または、炭素および窒素が添加され、抵抗率が１００Ω・ｃｍ未満であるｐ型シリコン基板１を用意し（図２（ａ））、この表面上に、ｐ型第１エピタキシャル層２を形成する工程（図２（ｂ））と、この第１エピタキシャル層２上に、ｐ型またはｎ型第２エピタキシャル層３を形成する工程（図２（ｃ））とを有する。そして、第１エピタキシャル層１における、ｐ型不純物のピーク濃度を２．７×１０１７ａｔｏｍｓ／ｃｍ３以上１．１×１０１９ａｔｏｍｓ／ｃｍ３未満とすることにより、第２エピタキシャル層へのｐ型不純物の拡散を抑制することができ、裏面照射型固体撮像素子を高い歩留まりで製造することが可能となる。また、すでに述べたように、第１エピタキシャル層２は、厚さが４μｍ以上１０μｍ以下であることが好ましい。
【００４８】
第１エピタキシャル層形成工程（図２（ｂ））前のシリコン基板１は、格子間酸素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下であることが好ましい。格子間酸素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３未満では、ゲッタリングシンクとして作用する析出物を十分に形成することができず、一方、格子間酸素濃度が２×１０１８ａｔｏｍｓ／ｃｍ３を超えた場合、析出物の１個当たりのサイズが大きくなり、エピタキシャル層に転位が突き抜ける可能性が高まるためである。
【００４９】
第２エピタキシャル層３を形成する工程（図２（ｃ））の後、ｐ型シリコン基板１中に、炭素または炭素および窒素と、酸素とを含む析出物をもつ領域を形成するための熱処理工程（図２（ｄ））を行うことが好ましい。デバイス製造中の熱処理によって酸素析出物を形成するのではなく、エピタキシャル基板の製造工程の後、デバイス製造工程の前に、析出物領域を形成するための熱処理を行うことにより、デバイスプロセス初期から十分なゲッタリング能力を得ることができる。
【００５０】
熱処理工程（図２（ｄ））は、シリコン基板１を５００〜８００℃の範囲内の第１温度まで加熱した後、この第１温度で１０〜１８０分間保持する低温熱処理を行い、次いで、４℃／分以下の昇温速度で９００〜１１５０℃の範囲内の第２温度まで加熱した後、この第２温度で１５〜２００分間保持する高温熱処理を行うことが好ましい。このような２段階熱処理を施すことにより、析出物が析出し、シリコン基板１に析出物領域４を形成することができる。析出物としては、例えばＳｉＯ２，ＳｉＯＣなどが挙げられる。
【００５１】
なお、図１，２は、代表的な実施形態の例を示したものであって、本発明はこれらの実施形態に限定されるものではない。
【００５２】
（測定方法）
以下に、本発明で規定する数値の測定方法をまとめて説明する。
炭素または窒素のピーク濃度または平均濃度：ＳＩＭＳ（二次イオン質量分析計）にて深さ方向の濃度分布を測定し、対象深さ区間の最大濃度を「ピーク濃度」とし、対象深さ区間の平均濃度を「平均濃度」とする。
ｐ型またはｎ型不純物のピーク濃度：同様にＳＩＭＳ測定にて求める。
膜厚：ＦＴ−ＩＲ
析出物密度：エピタキシャル基板をライトエッチングで２μm程度エッチングし、エッチング面を光学顕微鏡で観察することにより測定する。
格子間酸素濃度：ＦＴ−ＩＲ（ＡＳＴＭ  Ｆ１２１−１９７９）
格子置換位置炭素濃度：ＦＴ−ＩＲ（ＡＳＴＭ  Ｆ１２３−１９８１）
高ボロン濃度シリコン内の酸素濃度：ＳＩＭＳ
高ボロン濃度シリコン内の炭素濃度：ＳＩＭＳ
【実施例】
【００５３】
（比較例１）
炭素添加ｐ型シリコン基板（厚さ：７７５μｍ、炭素濃度（平均濃度）：５．０×１０１６ａｔｏｍｓ／ｃｍ３、ボロン濃度：１．３４×１０１５ａｔｏｍｓ／ｃｍ３、抵抗率：１０Ω・ｃｍ、格子間酸素濃度：１．５×１０１８ａｔｏｍｓ／ｃｍ３）上に、ＭＯＣＶＤ法により、ｐ型第１エピタキシャル層（厚さ：１μｍ、ボロン濃度（ピーク濃度）：４．５×１０１９ａｔｏｍｓ／ｃｍ３、抵抗率：２．５ｍΩ・ｃｍ）およびｎ型第２エピタキシャル層（厚さ：５．５μｍ、リン濃度（ピーク濃度）：８．６×１０１３ａｔｏｍｓ／ｃｍ３、抵抗率：５０Ω・ｃｍ）を順にエピタキシャル成長させた。その後、熱処理（ｐ型シリコン基板を６５０℃まで加熱した後、この温度で６０分間保持し、次いで、３℃／分で１０００℃まで加熱した後、この温度を１２０分間保持）を施すことにより、析出部領域（析出物密度：２×１０６／ｃｍ２）を形成し、比較例にかかる裏面照射型固体撮像素子用エピタキシャル基板を得た。
【００５４】
このエピタキシャル基板の表面からの深さに対するボロン濃度の分布を図３（ａ）に示す。測定は、ＳＩＭＳにて行った。深さ０μｍから５．５μｍ（左破線）までの厚さ５．５μｍが第２エピタキシャル層であり、５．５μｍから６．５μｍ（右破線）までの厚さ１μｍが第１エピタキシャル層であり、６．５μｍより深い領域はシリコン基板である。図３（ａ）より、熱処理前のエピタキシャル基板では、第２エピタキシャル層にはボロンがほぼ分布していないことがわかる。第１エピタキシャル層におけるボロンの最大濃度（ピーク濃度）は、Ａに示すように４．５×１０１９ａｔｏｍｓ／ｃｍ３であった。
【００５５】
次に、このエピタキシャル基板に対して、デバイス製造工程の熱処理に相当する条件（熱処理条件は、図４に示す熱−時間プロファイルである。）で熱処理を施した後、図３と同様の測定を行った。結果を図３（ｂ）に示す。第１エピタキシャル層におけるボロンの最大濃度（ピーク濃度）は、Ｂに示すように３．４×１０１９ａｔｏｍｓ／ｃｍ３で、熱処理前より減少し、その分第２エピタキシャル層と基板中にボロンが拡散していることがわかる。比較例１においては、熱処理前（図３（ａ））ではボロンの分布領域が２．１２μｍであるのに対し、熱処理後（図３（ｂ））では３．８４μｍに拡散していた。つまり、拡散量は１．７２μｍであった。また、拡散に伴う最大濃度の減少（Ａ−Ｂ）は、１．１×１０１９ａｔｏｍｓ／ｃｍ３であった。
【００５６】
（実施例１−１〜１−５）
ｐ型第１エピタキシャル層のボロンの最大濃度（ピーク濃度）を、本発明の範囲とした表１に示す裏面照射型固体撮像素子用エピタキシャル基板で、比較例１と同様の実験を行った。なお、表１中の炭素濃度および窒素濃度は「平均濃度」を表し、ボロン濃度およびリン濃度は「ピーク濃度」を表す。
【００５７】
【表１】
2012138576.tif 000003
なお、表１に示した以外の基板についての数値は、比較例１と同様である。
【００５８】
これらの基板について、比較例１と同様に熱処理に伴うボロンの拡散量および最大濃度の減少を算出し、結果を比較例１と合わせて表２に示した。
【００５９】
【表２】
2012138576.tif 000004
【００６０】
このように、実施例１−１〜１−５いずれも、比較例１よりも第２エピタキシャル層へのボロンの拡散が抑制されていることがわかる。
【００６１】
（実施例２−１）
実施例１−５の基板において、エピタキシャル基板表面からの深さに対する炭素濃度の分布を図５に示した。加熱処理後は、シリコン基板の表面近傍の炭素が第２エピタキシャル層の第１エピタキシャル層近傍領域までわずかに拡散していることがわかる。
【００６２】
（実施例２−２）
実施例１−５の基板における、第１エピタキシャル層の厚さを４μｍから６μｍに変更した以外は、実施例２−１と同様の実験を行った。エピタキシャル基板表面からの深さに対する炭素濃度の分布を図６に示した。深さ０μｍから５．５μｍ（左破線）までの厚さ５．５μｍが第２エピタキシャル層であり、５．５μｍから１１．５μｍ（右破線）までの厚さ６μｍが第１エピタキシャル層であり、１１．５μｍより深い領域はシリコン基板である。炭素は、第１エピタキシャル層には拡散しているものの、この層を厚膜化したため、デバイス層となる第２エピタキシャル層には拡散していないことがわかる。このため、実施例２−２は第２エピタキシャル層に対してボロンの拡散と炭素の拡散の両方を抑制できるため、より好ましい実施例である。
【産業上の利用可能性】
【００６３】
本発明によれば、第１エピタキシャル層のｐ型不純物のピーク濃度を２．７×１０１７ａｔｏｍｓ／ｃｍ３以上１．１×１０１９ａｔｏｍｓ／ｃｍ３未満とすることによって、デバイス層へのｐ型不純物の拡散を抑制することができ、裏面照射型固体撮像素子を高い歩留まりで製造することが可能となる。
【符号の説明】
【００６４】
１  シリコン基板
２  第１エピタキシャル層
３  第２エピタキシャル層（デバイス層）
４  析出物領域
１００  裏面照射型固体撮像素子用エピタキシャル基板
【図１】
2012138576.tif 000005
【図２】
2012138576.tif 000006
【図３】
2012138576.tif 000007
【図４】
2012138576.tif 000008
【図５】
2012138576.tif 000009
【図６】
2012138576.tif 000010