(57)【要約】【課題】複数のコアプロセッサを有するコアプロセッサユニットでアクセレートされたＰＣをＰＣＥとして用いることにより、膨大なパス計算リクエストに対しても処理が可能で、高速で安定した自動光ネットワーク制御を実現する。【解決手段】光ネットワークノードと連携し、ネットワーク情報に基づいて最適な経路計算結果を出力する光パス計算装置であって、コアプロセッサからなる統括制御手段と、最適な経路計算を行うための複数のコアプロセッサを有するコアプロセッサユニットと、を備える。【選択図】図１
2012205164.tif 000002
【特許請求の範囲】
【請求項１】
光ネットワークノードと連携し、ネットワーク情報に基づいて最適な経路計算結果を出力する光パス計算装置であって、
コアプロセッサからなる統括制御手段と、
前記最適な経路計算を行うための複数のコアプロセッサを有するコアプロセッサユニットと、
を備えたことを特徴とする光パス計算装置。
【請求項２】
パス計算リクエストが所定数以下の場合には、前記統括制御手段において、前記最適な経路計算を行い、前記パス計算リクエストが前記所定数を超えた場合には、超過した前記パス計算リクエストに対応する前記最適な経路計算を前記コアプロセッサユニットで実行することを特徴とする請求項１に記載の光パス計算装置。
【請求項３】
前記所定数が１であることを特徴とする請求項２に記載の光パス計算装置。
【請求項４】
前記複数のコアプロセッサの処理能力が前記統括制御部に用いられるコアプロセッサの処理能力よりも低いことを特徴とする請求項１から請求項３に記載の光パス計算装置。
【請求項５】
前記コアプロセッサユニットが、３以上１０００以下のコアプロセッサを有することを特徴とする請求項１から請求項４に記載の光パス計算装置。
【請求項６】
前記コアプロセッサユニットがＧＰＵ（Ｇｒａｐｈｉｃｓ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）であることを特徴とする請求項１から請求項５に記載の光パス計算装置。
【請求項７】
光ネットワークノードと連携し、ネットワーク情報に基づいて最適な経路計算結果を出力する光パス計算装置であって、
装置全体の制御を行う統括制御手段と、
該統括制御手段の制御により、パス計算リクエストがあった場合に、前記最適な経路計算を行うための複数のコアプロセッサを有するコアプロセッサユニットと、
を備えたことを特徴とする光パス計算装置。
【請求項８】
前記複数のコアプロセッサの処理能力が、パーソナルコンピュータに用いられるコアプロセッサより処理能力の低いコアプロセッサを有することを特徴とする請求項７に記載の光パス計算装置。
【請求項９】
前記統括制御手段のコアプロセッサの処理能力が、パーソナルコンピュータに用いられるコアプロセッサより処理能力の低いことを特徴とする請求項７または請求項８に記載の光パス計算装置。
【請求項１０】
前記コアプロセッサユニットが、３以上１０００以下のコアプロセッサを有することを特徴とする請求項７から請求項９に記載の光パス計算装置。
【請求項１１】
前記コアプロセッサユニットがＧＰＵ（Ｇｒａｐｈｉｃｓ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）であることを特徴とする請求項７から請求項１０に記載の光パス計算装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ネットワークノードと連携しながら、ネットワーク情報をもとに遅延最少や品質最良など最適な経路計算結果を出力するパス計算装置（ＰＣＥ；Ｐａｔｈ Ｃｏｍｐｕｔａｔｉｏｎ Ｅｌｅｍｅｎｔ）に関する。
【背景技術】
【０００２】
まず、理解を容易にするために、図３に一般的なネットワークモデル、並びに、パス計算装置とネットワークノード間の連携手順の一例を示す。従来のＰＣＥ（Ｐａｔｈ Ｃｏｍｐｕｔａｔｉｏｎ Ｅｌｅｍｅｎｔ）は、図４に示すように、マルチコアＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を有するＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）または、サーバに実装され、ＣやＣ＋＋、Ｊａｖａなどの言語を用いて構成されている（例えば、非特許文献１参照。）。
【０００３】
ここで、ＰＣＥは、一般的に、１つのパス計算リクエストを処理する（リクエスト→計算→出力）ために、少なくとも１つのスレッドを使用する。また、一般的に、スレッド数は、ＣＰＵのコア数によって決定されるため、例えば、デュアルコアプロセッサを持ったＰＣにＰＣＥを実装した場合は、２つのスレッド処理、つまり、２つのパス計算リクエストしか並列処理できないことになる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ａ. Ｆａｒｒｅｌ, Ｊ.−Ｐ. Ｖａｓｓｅｕｒ, ａｎｄ Ｊ. Ａｓｈ, “Ａ ｐａｔｈ ｃｏｍｐｕｔａｔｉｏｎ ｅｌｅｍｅｎｔ （ＰＣＥ）−ｂａｓｅｄ ａｒｃｈｉｔｅｃｔｕｒｅ,” ＩＥＴＦ ＲＦＣ ４６５５, Ａｕｇｕｓｔ ２００６.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のように、ＣＰＵベースのＰＣＥの場合は、限られたスレッド数の並列処理しかできないため、複数のパス計算リクエストが同時に到着した場合、計算遅延が生じてしまうという問題がある。特に、リンク障害時などは複数の波長パス（例えば、４０ＷＤＭ収容の場合には、４０波長パス分）が障害となるため、ネットワークノードから複数の経路計算リクエストがＰＣＥに送信されるが、ＰＣＥは高速処理できないため、障害復旧時間が大きくなる可能性が生じるという問題がある。
【０００６】
そこで、本発明は、上述の課題に鑑みてなされたものであり、複数のコアプロセッサを有するコアプロセッサユニットでアクセレートされたＰＣをＰＣＥとして用いることにより、膨大なパス計算リクエストに対しても処理が可能で、高速で安定した自動光ネットワーク制御を実現できる光パス計算装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記の課題を解決するために、以下の事項を提案している。なお、理解を容易にするために、本発明の実施形態に対応する符号を付して説明するが、これに限定されるものではない。
【０００８】
（１）本発明は、光ネットワークノードと連携し、ネットワーク情報に基づいて最適な経路計算結果を出力する光パス計算装置（例えば、図１の光パス計算装置１に相当）であって、コアプロセッサからなる統括制御手段（例えば、図１の統括制御部１００に相当）と、前記最適な経路計算を行うための複数のコアプロセッサを有するコアプロセッサユニット（例えば、図１のコアプロセッサユニット２００に相当）と、を備えたことを特徴とする光パス計算装置を提案している。
【０００９】
この発明によれば、統括制御手段は、コアプロセッサからなり、光パス計算装置全体の処理を制御する。コアプロセッサユニットは、複数のコアプロセッサを有し、光ネットワークにおいてノード間の最適な経路を決定するための計算を行う。したがって、光ネットワークにおいてノード間の最適な経路を決定するための計算を主に、コアプロセッサユニットが行うため、多くのパス計算リクエストを受信した場合であっても、これらのリクエストを並行処理することにより、計算遅延を防止することができる。
【００１０】
（２）本発明は、（１）の光パス計算装置について、パス計算リクエストが所定数以下の場合には、前記統括制御手段において、前記最適な経路計算を行い、前記パス計算リクエストが前記所定数を超えた場合には、超過した前記パス計算リクエストに対応する前記最適な経路計算を前記コアプロセッサユニットで実行することを特徴とする光パス計算装置を提案している。
【００１１】
この発明によれば、パス計算リクエストが所定数以下の場合には、統括制御手段において、最適な経路計算を行い、パス計算リクエストが所定数を超えた場合には、超過したパス計算リクエストに対応する最適な経路計算を前記コアプロセッサユニットで実行する。したがって、統括制御手段が有するコアプロセッサ数以上のパス計算リクエストを受信した場合には、コアプロセッサユニットが残りのパス計算リクエストを処理することから、計算遅延を防止することができる。
【００１２】
（３）本発明は、（２）の光パス計算装置について、前記所定数が１であることを特徴とする光パス計算装置を提案している。
【００１３】
この発明によれば、所定数が１である。２つ以上のパス計算リクエストを受信したときには、コアプロセッサユニットが残りのパス計算リクエストを処理することから、計算遅延を防止することができる。
【００１４】
（４）本発明は、（１）から（３）の光パス計算装置について、前記複数のコアプロセッサの処理能力が前記統括制御部に用いられるコアプロセッサの処理能力よりも低いことを特徴とする光パス計算装置を提案している。
【００１５】
この発明によれば、複数のコアプロセッサの処理能力が統括制御部に用いられるコアプロセッサの処理能力よりも低い。つまり、コアプロセッサユニットのコアプロセッサは、パス計算リクエストを受信して、最適な経路計算のみを行えばよいため、高い処理能力は必要ではない。
【００１６】
（５）本発明は、（１）から（４）の光パス計算装置について、前記コアプロセッサユニットが、３以上１０００以下のコアプロセッサを有することを特徴とする光パス計算装置を提案している。
【００１７】
この発明によれば、コアプロセッサユニットが、３以上１０００以下のコアプロセッサを有する。
【００１８】
（６）本発明は、（１）から（５）の光パス計算装置について、前記コアプロセッサユニットがＧＰＵ（Ｇｒａｐｈｉｃｓ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）であることを特徴とする光パス計算装置を提案している。
【００１９】
この発明によれば、コアプロセッサユニットがＧＰＵ（Ｇｒａｐｈｉｃｓ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）である。つまり、ＧＰＵのコアプロセッサの能力はそれほど高くないが、何万もの小さなコアから構成されている。また、ＧＰＵのコアプロセッサの能力はそれほど高くないが、最適な経路計算処理を行うのに十分な能力がある。したがって、コアプロセッサユニットにＧＰＵを用いることにより、複数のパス計算リクエストが到達した場合の計算遅延を防止することができる。
【００２０】
（７）本発明は、光ネットワークノードと連携し、ネットワーク情報に基づいて最適な経路計算結果を出力する光パス計算装置（例えば、図２の光パス計算装置２に相当）であって、装置全体の制御を行う統括制御手段（例えば、図２の統括制御部１０１に相当）と、該統括制御手段の制御により、パス計算リクエストがあった場合に、前記最適な経路計算を行うための複数のコアプロセッサを有するコアプロセッサユニット（例えば、図２のコアプロセッサユニット２００に相当）と、を備えたことを特徴とする光パス計算装置を提案している。
【００２１】
この発明によれば、統括制御手段は、装置全体の制御を行う。コアプロセッサユニットは、統括制御手段の制御により、パス計算リクエストがあった場合に、最適な経路計算を行う。そのため、統括制御手段に搭載されるコアプロセッサの能力は、従来のものに比べて小さい処理能力のものですむ。
【００２２】
（８）本発明は、（７）の光パス計算装置について、前記複数のコアプロセッサの処理能力が、パーソナルコンピュータに用いられるコアプロセッサより処理能力の低いコアプロセッサを有することを特徴とする光パス計算装置を提案している。
【００２３】
この発明によれば、複数のコアプロセッサの処理能力が、パーソナルコンピュータに用いられるコアプロセッサより処理能力の低いコアプロセッサである。つまり、コアプロセッサユニットのコアプロセッサは、パス計算リクエストを受信して、最適な経路計算のみを行えばよいため、高い処理能力は必要ではない。
【００２４】
（９）本発明は、（７）または（８）の光パス計算装置について、前記統括制御手段のコアプロセッサの処理能力が、パーソナルコンピュータに用いられるコアプロセッサより処理能力の低いことを特徴とする光パス計算装置を提案している。
【００２５】
この発明によれば、統括制御手段のコアプロセッサの処理能力が、パーソナルコンピュータに用いられるコアプロセッサより処理能力の低い。つまり、統括制御手段は、最適な経路計算を行わないため、統括制御手段に搭載されるコアプロセッサの能力は、従来のものに比べて小さい処理能力のものですむ。
【００２６】
（１０）本発明は、（７）から（９）の光パス計算装置について、前記コアプロセッサユニットが、３以上１０００以下のコアプロセッサを有することを特徴とする光パス計算装置を提案している。
【００２７】
この発明によれば、コアプロセッサユニットが、３以上１０００以下のコアプロセッサを有する。
【００２８】
（１１）本発明は、（７）から（１０）の光パス計算装置について、前記コアプロセッサユニットがＧＰＵ（Ｇｒａｐｈｉｃｓ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）であることを特徴とする光パス計算装置を提案している。
【００２９】
この発明によれば、コアプロセッサユニットがＧＰＵ（Ｇｒａｐｈｉｃｓ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）である。つまり、ＧＰＵのコアプロセッサの能力はそれほど高くないが、何万もの小さなコアから構成されている。また、ＧＰＵのコアプロセッサの能力はそれほど高くないが、最適な経路計算処理を行うのに十分な能力がある。したがって、コアプロセッサユニットにＧＰＵを用いることにより、複数のパス計算リクエストが到達した場合の計算遅延を防止することができる。
【発明の効果】
【００３０】
本発明によれば、マルチスレッド処理が可能なコアプロセッサユニットを用いてＰＣＥを構成することにより、膨大な経路計算リクエストにも高速に対応可能となる。これにより、大規模な光ネットワークにおいても、高速で確実な経路計算機能を提供できるようになるという効果がある。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施形態に係るＰＣＥの構成を示す図である。
【図２】本発明の第２の実施形態に係るＰＣＥの構成を示す図である。
【図３】従来例に係るネットワークモデルを示した図である。
【図４】従来例に係るＰＣＥの構成を示した図である。
【発明を実施するための形態】
【００３２】
以下、本発明の実施形態について、図面を用いて、詳細に説明する。
なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００３３】
図１および図２を用いて、本発明に係る光パス計算装置について説明する。
【００３４】
＜第１の実施形態＞
図１を用いて、本実施形態に係る光パス計算装置を説明する。
【００３５】
＜光パス計算装置の構成＞
本実施形態に係る光パス計算装置１は、図１に示すように、統括制御部１００と、コアプロセッサユニット２００から構成されている。また、統括制御部１００は、ＣＰＵ１１０と、複数のスレッド１２０を備えている。
【００３６】
統括制御部１００は、光パス計算装置１全体の動作を制御する。コアプロセッサユニット２００は、マルチスレッド処理が可能な多くのコアプロセッサを有しており、最適な経路計算を行う。
【００３７】
統括制御部１００には、光パス計算装置１全体の動作を制御するＣＰＵ１１０とパス計算リクエストを受信する複数のスレッド１２０が設けられている。
【００３８】
統括制御部１００は、パス計算リクエストがＣＰＵ１１０内のコアプロセッサ数以下の場合には、最適な経路計算を行い、パス計算リクエストがＣＰＵ１１０内のコアプロセッサ数を超えた場合には、超過したパス計算リクエストに対応する最適な経路計算をコアプロセッサユニット２００に実行させる制御を行う。
【００３９】
コアプロセッサユニット２００は、最適な経路計算を行うための複数のコアプロセッサを有する。具体的な例としては、ＧＰＵ（Ｇｒａｐｈｉｃｓ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）を挙げることができる。
【００４０】
ＧＰＵは、画像処理に特化したベクトル型プロセッサであり、数段のステージを持つパイプライン処理を得意としている。また、ＧＰＵは、並列処理が可能な多数の演算ユニットを持っている。さらに、ＣＰＵ１１０とＧＰＵとを連携させるために、ＣＵＤＡというプログラミング言語が、ＧＰＵのような特殊な並列処理プロセッサを汎用の計算に使うための、いわば並列プログラミング・モデル環境の統合開発環境として用いられる。
【００４１】
ＣＰＵ１１０は、ユーザーが作成したプログラムをコンパイルし、並列プログラミング・モデルに従ったカーネルをプログラムとして作成し、グリッド・モデルで演算できるような状態にしてＧＰＵに渡す。グリッドは、複数のブロックで構成されており、マルチスレッド構成の１つのブロックに対して１つのマルチコアがデータの処理を行う。
【００４２】
ＧＰＵ内の各コアにおいては、演算パイプラインがステージ化されている。ステージ化されたパイプラインの演算機能も複数に及ぶが、１つのパイプラインが多重構成になっている。
【００４３】
以上、説明したように、本実施形態によれば、光ネットワークにおいてノード間の最適な経路を決定するための計算を主に、コアプロセッサユニットが行うため、多くのパス計算リクエストを受信した場合であっても、これらのリクエストを並行処理することにより、計算遅延を防止することができる。また、本実施形態における構成によれば、光パス計算装置のコストダウンや低消費電力化が期待できる。
【００４４】
＜第２の実施形態＞
図２を用いて、本実施形態に係る光パス計算装置を説明する。
【００４５】
＜光パス計算装置の構成＞
本実施形態に係る光パス計算装置２は、図２に示すように、統括制御部１０１と、コアプロセッサユニット２００から構成されている。また、統括制御部１０１は、ＣＰＵ１１１と、複数のスレッド１２０を備えている。
【００４６】
統括制御部１０１は、最適な経路計算の処理を除く、光パス計算装置２の動作を制御する。コアプロセッサユニット２００は、マルチスレッド処理が可能な多くのコアプロセッサを有しており、最適な経路計算処理を行う。
【００４７】
統括制御部１０１には、最適な経路計算の処理を除く、光パス計算装置２の動作を制御するＣＰＵ１１１とパス計算リクエストを受信する複数のスレッド１２０が設けられている。
【００４８】
ＣＰＵ１１１は、統括制御部１０１が最適な経路計算の処理を除く、光パス計算装置２の動作を制御するものであるため、パーソナルコンピュータに用いられるコアプロセッサより処理能力の低いものである。
【００４９】
コアプロセッサユニット２００は、最適な経路計算を行うための複数のコアプロセッサを有する。具体的な例としては、ＧＰＵ（Ｇｒａｐｈｉｃｓ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）を挙げることができる。
【００５０】
ＧＰＵは、画像処理に特化したベクトル型プロセッサであり、数段のステージを持つパイプライン処理を得意としている。また、ＧＰＵは、並列処理が可能な多数の演算ユニットを持っている。さらに、ＣＰＵ１１１とＧＰＵとを連携させるために、ＣＵＤＡというプログラミング言語が、ＧＰＵのような特殊な並列処理プロセッサを汎用の計算に使うための、いわば並列プログラミング・モデル環境の統合開発環境として用いられる。
【００５１】
ＣＰＵ１１１は、ユーザーが作成したプログラムをコンパイルし、並列プログラミング・モデルに従ったカーネルをプログラムとして作成し、グリッド・モデルで演算できるような状態にしてＧＰＵに渡す。グリッドは、複数のブロックで構成されており、マルチスレッド構成の１つのブロックに対して１つのマルチコアがデータの処理を行う。
【００５２】
ＧＰＵ内の各コアにおいては、演算パイプラインがステージ化されている。ステージ化されたパイプラインの演算機能も複数に及ぶが、１つのパイプラインが多重構成になっている。
【００５３】
以上、説明したように、本実施形態によれば、光ネットワークにおいてノード間の最適な経路を決定するための計算をコアプロセッサユニットが行うため、多くのパス計算リクエストを受信した場合であっても、これらのリクエストを並行処理することにより、計算遅延を防止することができる。また、ＣＰＵの能力は、従来のものに比べて小さい処理能力のものですむ。さらに、本実施形態における構成によれば、光パス計算装置のコストダウンや低消費電力化が期待できる。
【００５４】
以上、この発明の実施形態につき、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。例えば、本実施形態においては、コアプロセッサユニットとして、ＧＰＵを例示したが、多くのコアプロセッサを有し、それぞれが並行処理を行える素子であれば、これに限るものではない。
【符号の説明】
【００５５】
１；光パス計算装置
２；光パス計算装置
１００；統括制御部
１０１；統括制御部
１１０；ＣＰＵ
１１１；ＣＰＵ
１２０；スレッド
２００；コアプロセッサユニット
【図１】
2012205164.tif 000003
【図２】
2012205164.tif 000004
【図３】
2012205164.tif 000005
【図４】
2012205164.tif 000006