(57)【要約】      （修正有）【課題】処理室内部の部材の表面に形成される膜の膜剥がれが抑制されたプラズマプロセス装置を得ること。【解決手段】処理室１と、処理室１内で被処理基板３を載置する第１電極４と、処理室１内で第１電極４と平行に向かい合う第２電極２と、第１電極４と第２電極２との間の処理空間に所望の処理ガスを供給する処理ガス供給手段８と、処理室１内の排気および調圧を行う排気手段と、前記処理空間に電力を供給して前記処理ガスのプラズマを発生させるための電圧を第２電極２に供給する電源７と、を備え、第１電極４は、被処理基板３を載置する側の面において、載置領域を除いた領域の少なくとも一部に掘り込み部４ａを備える。【選択図】図１
2012151180.tif 000002
【特許請求の範囲】
【請求項１】
処理室と、
前記処理室内で被処理基板を載置する第１電極と、
前記処理室内で前記第１電極と平行に向かい合う第２電極と、
前記第１電極と前記第２電極との間の処理空間に所望の処理ガスを供給する処理ガス供給手段と、
前記処理室内の排気および調圧を行う排気手段と、
前記処理空間に電力を供給して前記処理ガスのプラズマを発生させるための電圧を前記第２電極に供給する電源と、
を備え、
前記第１電極は、前記被処理基板を載置する側の面において、前記被処理基板を載置するための載置領域を除いた領域の少なくとも一部に掘り込み部を備えること、
を特徴とするプラズマプロセス装置。
【請求項２】
前記第１電極は、前記被処理基板を載置する側の面において、前記載置領域を除いた領域の全てに前記掘り込み部を備えること、
を特徴とする請求項１に記載のプラズマプロセス装置。
【請求項３】
前記掘り込み部の表面の表面粗さが、前記第１電極における他の表面の表面粗さよりも大きいこと、
を特徴とする請求項１または２に記載のプラズマプロセス装置。
【請求項４】
前記第１電極は、複数の構成部品を組み合わせて構成されていること、
を特徴とする請求項１〜３のいずれか１つに記載のプラズマプロセス装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、装置の内部にガスを導入した状態でプラズマ放電を発生させて被処理基板に対する処理を行うプラズマプロセス装置に関する。
【背景技術】
【０００２】
プラズマプロセス装置であるプラズマＣＶＤ装置では、被処理基板への成膜時に処理室内部の内壁や電極、基板ステージへも膜が形成される。これらの膜が剥がれてパーティクルとなって処理前の被処理基板上へ落下すると、該パーティクルは成膜時にマスクとなる。この場合は、被処理基板において部分的に未成膜部分が形成されるという不良が発生する。
【０００３】
このように処理室の内部に形成された膜の膜剥がれに起因した不良発生への対策として、形成した膜の定期的な除去、膜の剥がれの軽減、膜の形成自体の軽減が考えられる。たとえば膜の剥がれの軽減に関しては、基板ステージの表面に予めある程度の粗さを持たせる方法が提案されている（たとえば、特許文献１参照）。また、例えばアノード電極の構造を工夫することによりプラズマによるダメージを軽減させる方法が提案されている（たとえば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１００７２４号公報
【特許文献２】特開２００６−２４６３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の技術によれば、処理装置内部への膜の形成量に変化はないため、結局は装置内部の内壁等に形成された膜の剥がれが発生し、この膜の剥がれに起因した不良が発生していた。
【０００６】
本発明は、上記に鑑みてなされたものであって、処理室内部の部材の表面に形成される膜の膜剥がれが抑制されたプラズマプロセス装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明にかかるプラズマプロセス装置は、処理室と、前記処理室内で被処理基板を載置する第１電極と、前記処理室内で前記第１電極と平行に向かい合う第２電極と、前記第１電極と前記第２電極との間の処理空間に所望の処理ガスを供給する処理ガス供給手段と、前記処理室内の排気および調圧を行う排気手段と、前記処理空間に電力を供給して前記処理ガスのプラズマを発生させるための電圧を前記第２電極に供給する電源と、を備え、前記第１電極は、前記被処理基板を載置する側の面において、前記被処理基板を載置するための載置領域を除いた領域の少なくとも一部に掘り込み部を備えること、を特徴とする。
【発明の効果】
【０００８】
本発明によれば、第１電極の被処理基板を載置する側の面において、被処理基板を載置するための載置領域を除いた領域の少なくとも一部に掘り込み部を備えることにより、載置領域を除いた領域への成膜レートを低減して膜の形成量を減らすことができる。これにより、第１電極の被処理基板を載置する側の面に形成された膜の膜剥がれの発生を遅らせることができる、という効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の実施の形態１にかかるプラズマプロセス装置であるプラズマＣＶＤ装置の概略構成を説明するための模式図である。
【図２】図２は、本発明の実施の形態１にかかる基板ステージの上面図である。
【図３】図３は、本発明の実施の形態１にかかる基板ステージにおける掘り込み部の他の構成例を示す断面図である。
【図４】図４は、本発明の実施の形態１にかかる基板ステージにおける掘り込み部の掘り込み範囲を説明する要部断面図である。
【図５】図５は、本発明の実施の形態１にかかる基板ステージの他の構成例を示す要部斜視図である。
【図６】図６は、本発明の実施の形態２にかかる基板ステージの掘り込み部の表面形状を説明するための断面図である。
【図７】図７は、本発明の実施の形態３にかかる基板ステージの構造を説明するための上面図である。
【発明を実施するための形態】
【００１０】
以下に、本発明にかかるプラズマプロセス装置の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。また、平面図であっても、図面を見易くするためにハッチングを付す場合がある。
【００１１】
実施の形態１．
図１は、本発明の実施の形態１にかかるプラズマプロセス装置であるプラズマＣＶＤ装置１００の概略構成を説明するための模式図である。図１に示すように、処理室１の内部には、複数の被処理基板３を載置する基板ステージ４が設置されている。基板ステージ４は、接地されている。基板ステージ４上には、被成膜面が水平且つ上向きとなるように被処理基板３が保持される。また、処理室１内の底部には搬送ローラー５が設けられ、被処理基板３が保持された基板ステージ４が該搬送ローラー５により処理室１内に搬送される。
【００１２】
また、処理室１内には平行平板型電極が構成されている。平行平板型電極は、第１電極と第２電極とにより構成される。第１電極は、被処理基板３を載置する基板ステージ４が兼ねている。また、第２電極としては、基板ステージ４に相対して配置される電極２を有する。電極２は、処理ガスである原料ガスを基板ステージ４の上部領域に分散供給するための処理ガス供給手段としてガス導入口８を備えている。また、基板ステージ４は図示しない加熱ヒータを内蔵している。
【００１３】
ガス導入口８は、電極２の下面（基板ステージ４と対向する側の主面）のほぼ全面にわたって設けられている。ガス導入口８には、該ガス導入口８に原料ガスを送り込むための図示しないガス供給用配管を介してたとえばガスボンベ等のガス供給源に接続されている。そして、該ガス導入口８から原料ガスを噴出することにより、原料ガスを分散供給することができる。また、処理室１は、排気部（図示せず）により処理室１内のガス圧を調整可能とされている。
【００１４】
また、電極２には、整合器６を介して電源７が接続されている。電源７から電極２に高周波電圧を印加することにより、電極２と基板ステージ４との間に高周波電力が印加されて被処理基板３と電極２との間にプラズマが生成される。ガス導入口８から分散された原料ガスはプラズマで分解・解離されて成膜前駆体が生成され、これが被処理基板３上に堆積して被処理基板３上での反応を経て薄膜が形成される。電極２と被処理基板３との間隔は成膜レートや膜質のばらつき、放電の安定性を考慮して適宜、最適化される。
【００１５】
つぎに、本実施の形態にかかるプラズマＣＶＤ装置１００による成膜処理について説明する。成膜処理を行うには、まず排気部により処理室１内の排気を行い、処理室１内を真空状態にする。つぎに、ガス供給源からガス供給用配管およびガス導入口８を介して原料ガスを基板ステージ４の上部領域に分散供給し、排気とのバランスで処理室１内のガス圧を所望の圧力に調整する。
【００１６】
そして、上記のような状態において電源７により電極２に高周波電圧を印加して電極２と基板ステージ４との間に電界を発生させると、プラズマ発生領域、すなわち被処理基板３と電極２とが対向する領域において原料ガスが励起されてプラズマが発生し、原料ガスはプラズマにより分解・解離される。これにより成膜前駆体が生成され、この成膜前駆体が被処理基板３上に堆積して被処理基板３上での反応を経て薄膜が形成される。
【００１７】
ここで、成膜時においては、成膜前駆体は被処理基板３上だけではなく、処理室１内の内壁や電極２、基板ステージ４へも堆積して膜が形成される。このような膜が剥がれてパーティクルとなって処理前の被処理基板３上へ落下すると、該パーティクルは成膜時にマスクとなる。そして、この状態で成膜が行われると、被処理基板３においてパーティクルによりマスクされている部分には成膜が行われず、部分的に未成膜部分が形成される。
【００１８】
そこで、実施の形態１にかかるプラズマＣＶＤ装置１００では、基板ステージ４の上面への膜の形成を抑制し、上述した被処理基板３における未成膜部分の発生を抑制可能としている。発明者は、基板ステージ４への膜形成のメカニズムを鋭意検討し、基板ステージ−電極間距離と基板ステージへの成膜レートとの関係に注目した。
【００１９】
実施の形態１にかかる基板ステージ４は、たとえば板状のカーボン材を加工して作製されている。そして、実施の形態１にかかる基板ステージ４は、被処理基板３の載置側の面において、被処理基板３を載置するための載置領域を除いた領域（以下、未配置部と呼ぶ場合がある）の全部または一部に掘り込み部を設けている。すなわち、基板ステージ４は、基板ステージ４の上面に被処理基板３を載置した際に被処理基板３で覆われない部分の全部または一部に掘り込み部４ａを設けている。したがって、電極２と被処理基板３との間隔よりも、電極２と基板ステージ４の掘り込み部４ａの底部との間隔が大きくされている。
【００２０】
このような構造によれば、掘り込み部４ａに対応するプラズマ発生領域では成膜前駆体の生成レートが被処理基板３に対応するプラズマ発生領域よりも低下する。これにより、掘り込み部４ａにおける成膜レートを被処理基板３における成膜レートよりも低くすることができ、掘り込み部４ａへの成膜量を減らすことができる。その結果、基板ステージ４に形成された膜の膜剥がれの発生を遅らせることができる、という効果が得られる。たとえば基板ステージ４の上面から１．５ｍｍの深さの掘り込み部４ａがある部分では成膜レートは５％程度低下する。これにより、基板ステージ４からの膜剥がれが発生するまでの成膜処理回数を５％増やすことができる。そして、掘り込み部４ａの深さをより深くすることで更なる成膜レート低減効果が得られる。
【００２１】
図２は、実施の形態１にかかる基板ステージ４の上面図である。図２では、被処理基板３が配置された基板ステージ４を上から見た状態を示している。図２に示されるように実施の形態１にかかる基板ステージ４は、上面において被処理基板３が配置されない未配置部には全て掘り込み部４ａが設けられた構造を有する。なお、図２では、被処理基板３の未配置部の全てに掘り込み部４ａを形成している場合を示しているが、被処理基板３の未配置部の少なくとも一部に掘り込み部４ａがあれば、上述した効果が得られる。但し、十分な効果を得るためには、被処理基板３の未配置部における掘り込み部４ａの形成領域を広くすることが好ましい。
【００２２】
図３は、実施の形態１にかかる基板ステージ４における掘り込み部４ａの他の構成例を示す断面図である。図３は、基板ステージ４の掘り込み部４ａの断面形状が四角形状ではない場合を示しており、図３（ａ）は、基板ステージ４の掘り込み部４ａの断面が三角形状である場合、図３（ｂ）は、基板ステージ４の掘り込み部４ａの底部断面形状が略半円形状である場合を示している。掘り込み部４ａの断面をこのような形状とすることにより、掘り込み部４ａへの応力集中による強度低下を抑制することが可能である。
【００２３】
図４は、基板ステージ４における掘り込み部４ａの掘り込み範囲を説明する要部断面図である。図４（ａ）に示すように、基板ステージ４の面方向において、隣り合う被処理基板３間の未配置部からさらに外方、すなわち被処理基板３の領域にまで掘り込めば、未配置部の全ての領域に掘り込み部４ａを設けることができる。また、被処理基板３の配置ずれを考慮する場合は、図４（ｂ）に示すように基板ステージ４の面方向において被処理基板３の外周にある程度の領域を残して、隣り合う被処理基板３間の未配置部を掘り込んでもよい。ただし、この場合は掘り込み部４ａを形成していない未配置部には膜が形成される。
【００２４】
図５は、基板ステージ４の他の構成例を示す要部斜視図である。図５に示す基板ステージ４では、被処理基板３の配置ずれを防止して被処理基板３を所定の位置に位置決めするための位置決め部材１０が被処理基板３を囲むように掘り込み部４ａに設けられている。これにより、搬送時等における被処理基板３の配置ずれを防止することができる。なお、位置決め部材１０の上面にも成膜時に膜が形成されるため、位置決め部材１０の高さは極力低い方が好ましい。
【００２５】
上述したように、実施の形態１にかかるプラズマＣＶＤ装置１００では、基板ステージ４の上面において被処理基板３の未配置部に掘り込み部４ａを設けることにより該未配置部への成膜レートを低減し、該未配置部への膜の形成量を減らすことができる。これにより、基板ステージ４の上面に形成された膜の膜剥がれの発生を遅らせることができる、という効果を得ることができる。
【００２６】
実施の形態２．
実施の形態２では、基板ステージ４の掘り込み部４ａの表面形状について説明する。図６は、実施の形態２にかかる基板ステージ４１の掘り込み部４１ａの表面形状を説明するための断面図である。実施の形態２にかかる基板ステージ４１では、図６に示すように掘り込み部４１ａの表面の表面粗さが、基板ステージ４１の他の表面の表面粗さよりも大きくされている。
【００２７】
実施の形態２ではこのように掘り込み部４１ａの表面が粗く加工された構造を有することにより、掘り込み部４１ａの表面積を増加させることができる。これにより、掘り込み部４１ａに成膜される単位面積あたりの成膜厚さをより低減し、基板ステージ４１の掘り込み部４１ａからの膜の膜剥がれの発生をより遅らせることができる。
【００２８】
実施の形態３．
実施の形態３では、基板ステージの構造の変形例について説明する。図７は、実施の形態３にかかる基板ステージ４２の構造を説明するための上面図である。実施の形態３にかかる基板ステージ４２は、図７に示すように２つの基板ステージ構成部品１１が組み合わされて構成されている。
【００２９】
大量の被処理基板３に対して一度の成膜処理で成膜する場合には、基板ステージのサイズがたとえば１ｍ角以上となり、１つの部材で基板ステージを構成することが困難な場合が生じる。この場合には、たとえば図７に示すように連結部材１２を用いて２つの基板ステージ構成部品１１を連結して基板ステージ４２を構成する。掘り込み部４２ａを形成する加工は、２つの基板ステージ構成部品１１を連結する前に行ってもよく、連結した後に行ってもよい。これにより、たとえば１ｍ角以上の大きなサイズの基板ステージ４２を得ることができる。このように、基板ステージ構成部品を組み合わせることにより基板ステージを作製した場合でも、１つの部材で基板ステージを作製した場合と同様、実施の形態１、２と同様の効果を得ることができる。
【００３０】
なお、ここでは２つの基板ステージ構成部品１１を組み合わせて基板ステージ４２を構成する場合について説明したが、基板ステージ構成部品の数量は２つに限定されるものではない。すなわち、３つ以上の基板ステージ構成部品を用いて基板ステージを構成してもよい。
【００３１】
上記の実施の形態においてはプラズマＣＶＤ装置を例に本発明にかかるプラズマプロセス装置を説明したが、本発明はプラズマエッチング装置やプラズマアッシング装置にも適用可能である。プラズマエッチング装置やプラズマアッシング装置では、上記の構造と異なる構造を取る場合もあるが、２つの電極間にプラズマを発生させることにより該プラズマにより処理ガスが活性化され、被処理基板上に処理が施されるという原理はプラズマＣＶＤ装置と同じである。したがって、プラズマエッチング装置やプラズマアッシング装置の場合も、被処理基板上に処理を施すことにより、処理室内部の内壁や電極、基板ステージへエッチングが行なわれる。そして、これらのエッチングによるパーティクルの発生に起因して不良が発生する。
【００３２】
そこで、上記の実施の形態と同様に基板ステージに掘り込み部を設けることにより、上述したプラズマＣＶＤ装置の場合と同様に被処理基板の未配置部へのエッチングレートを低減し、該未配置部へのエッチング量を減らすことができる。これにより、基板ステージの上面でのエッチングによるパーティクルの発生量を低減することができる、という効果を得ることができる。
【産業上の利用可能性】
【００３３】
以上のように、本発明にかかるプラズマプロセス装置は、処理室内部の部材の表面に形成される膜の膜剥がれに起因した不具合の発生の抑制に有用である。
【符号の説明】
【００３４】
１  処理室
２  電極
３  被処理基板
４  基板ステージ
４ａ  掘り込み部
５  搬送ローラー
６  整合器
７  電源
８  ガス導入口
１０  位置決め部材
１１  基板ステージ構成部品
１２  連結部材
４１  基板ステージ
４１ａ  掘り込み部
４２  基板ステージ
４２ａ  掘り込み部
１００  プラズマＣＶＤ装置
【図１】
2012151180.tif 000003
【図２】
2012151180.tif 000004
【図３】
2012151180.tif 000005
【図４】
2012151180.tif 000006
【図５】
2012151180.tif 000007
【図６】
2012151180.tif 000008
【図７】
2012151180.tif 000009