(57)【要約】【課題】支持基板との接合を容易にすることが図られた半導体発光装置の製造方法を提供する。【解決手段】半導体発光装置の製造方法は、基板上方に、第１導電型の第１半導体層を形成する工程と、第１半導体層上方に、第１導電型と反対の第２導電型の第２半導体層を形成する工程と、第２半導体層及び第１半導体層をエッチングして、深さが基板に達し、基板の面内に複数の発光素子領域を画定する第１分離溝を形成する工程と、第２半導体層をエッチングして、深さが第１半導体層に達し、各々の発光素子領域の内部に複数の発光部分と電極配置部分とを画定する第２分離溝を形成する工程と、各々の発光部分の第２半導体層上に、第１電極を形成する工程と、第２分離溝の底に露出した第１半導体層上から、電極配置部分の第２半導体層上に延在した形状で、第２電極を形成する工程とを有する。【選択図】図１Ｄ
2012164938.tif 000002
【特許請求の範囲】
【請求項１】
基板上方に、第１導電型の第１半導体層を形成する工程と、
前記第１半導体層上方に、前記第１導電型と反対の第２導電型の第２半導体層を形成する工程と、
前記第２半導体層及び前記第１半導体層をエッチングして、深さが前記基板に達し、前記基板の面内に複数の発光素子領域を画定する第１分離溝を形成する工程と、
前記第２半導体層をエッチングして、深さが前記第１半導体層に達し、各々の前記発光素子領域の内部に複数の発光部分と電極配置部分とを画定する第２分離溝を形成する工程と、
各々の前記発光部分の前記第２半導体層上に、第１電極を形成する工程と、
前記第２分離溝の底に露出した前記第１半導体層上から、前記電極配置部分の前記第２半導体層上に延在した形状で、第２電極を形成する工程と
を有する半導体発光装置の製造方法。
【請求項２】
さらに、
複数の前記発光部分上の前記第１電極にまたがる形状で第１導電部材を形成し、前記電極配置部分上の前記第２電極上に第２導電部材を形成する工程を有する請求項１に記載の半導体発光装置の製造方法。
【請求項３】
さらに、
前記第１電極が形成された複数の前記発光部分と、隣接する前記発光部分の間に配置され前記第２電極が形成された前記第２分離溝と、前記第２電極が形成された前記電極配置部分とを覆って絶縁膜を形成し、前記絶縁膜をエッチングして、複数の前記発光部分上の前記第１電極を露出する第１開口と、前記電極配置部分上の前記第２電極を露出する第２開口とを形成する工程を有し、
前記第１導電部材は、前記第１開口を介して複数の前記発光部分上の前記第１電極に接続し、隣接する前記発光部分の間に配置された前記第２電極を前記絶縁膜を介して覆う請求項２に記載の半導体発光装置の製造方法。
【請求項４】
前記第１分離溝が形成される領域上に比べて、前記第２分離溝が形成される領域上に厚いマスク部材を形成した状態で、エッチングを行うことにより、前記第１分離溝を形成する工程と前記第２分離溝を形成する工程とが同時に行われる請求項１〜３のいずれか１項に記載の半導体発光装置の製造方法。
【請求項５】
前記第２分離溝形成工程は、大きさの異なる発光部分が形成されるように、前記第２分離溝を形成する請求項１〜４のいずれか１項に記載の半導体発光装置の製造方法。
【請求項６】
さらに、
前記第１電極及び前記第２電極の形成された前記基板を、支持基板に接合する工程を有する請求項１〜５のいずれか１項に記載の半導体発光装置の製造方法。
【請求項７】
前記基板を前記支持基板に接合する工程の後、前記複数の発光素子領域を各々に分離する工程を有する請求項６に記載の半導体発光装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光装置の製造方法に関する。
【背景技術】
【０００２】
成長基板に対して同じ側にｐ側電極及びｎ側電極を配置した半導体発光素子を、支持基板にフリップチップ接合した半導体発光装置が開発されている（例えば特許文献１参照）。半導体発光素子を形成した基板側の平坦性向上や、位置合わせのしやすい電極構造は、半導体素子と支持基板との接合を容易にするために好ましい。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３２２８４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一目的は、支持基板との接合を容易にすることが図られた半導体発光装置の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、基板上方に、第１導電型の第１半導体層を形成する工程と、前記第１半導体層上方に、前記第１導電型と反対の第２導電型の第２半導体層を形成する工程と、前記第２半導体層及び前記第１半導体層をエッチングして、深さが前記基板に達し、前記基板の面内に複数の発光素子領域を画定する第１分離溝を形成する工程と、前記第２半導体層をエッチングして、深さが前記第１半導体層に達し、各々の前記発光素子領域の内部に複数の発光部分と電極配置部分とを画定する第２分離溝を形成する工程と、各々の前記発光部分の前記第２半導体層上に、第１電極を形成する工程と、前記第２分離溝の底に露出した前記第１半導体層上から、前記電極配置部分の前記第２半導体層上に延在した形状で、第２電極を形成する工程とを有する半導体発光装置の製造方法が提供される。
【発明の効果】
【０００６】
深さが基板に達する第１分離溝により、半導体層形成に起因する基板の反りが抑制され、第２電極を前記電極配置部分上に延在して形成することにより、第１電極と高さを揃えやすいので、平坦性を高めやすい。
【図面の簡単な説明】
【０００７】
【図１Ａ】図１Ａは、第１実施例の半導体発光素子の主要な製造工程を示す断面図である。
【図１Ｂ】図１Ｂｐ及び図１Ｂａ〜図１Ｂｃは、それぞれ、第１実施例の半導体発光素子の主要な製造工程を示す平面図及び断面図である。
【図１Ｃ】図１Ｃｐ及び図１Ｃａ〜図１Ｃｃは、それぞれ、第１実施例の半導体発光素子の主要な製造工程を示す平面図及び断面図である。
【図１Ｄ】図１Ｄｐ及び図１Ｄａ〜図１Ｄｃは、それぞれ、第１実施例の半導体発光素子の主要な製造工程を示す平面図及び断面図である。
【図１Ｅ】図１Ｅｐ及び図１Ｅａ〜図１Ｅｃは、それぞれ、第１実施例の半導体発光素子の主要な製造工程を示す平面図及び断面図である。
【図１Ｆ】図１Ｆｐ及び図１Ｆａ〜図１Ｆｃは、それぞれ、第１実施例の半導体発光素子の主要な製造工程を示す平面図及び断面図である。
【図１Ｇ】図１Ｇｐ及び図１Ｇａ〜図１Ｇｃは、それぞれ、第１実施例の半導体発光素子の主要な製造工程を示す平面図及び断面図である。
【図２】図２は、第１実施例の半導体発光素子の製造に用いるフォトマスクの概略平面図である。
【図３】図３ａ及び図３ｐは、それぞれ、第１実施例の半導体発光装置に用いる支持基板の第１の構造例を示す断面図及び平面図である。
【図４】図４ａ及び図４ｐは、それぞれ、第１実施例の半導体発光装置に用いる支持基板の第２の構造例を示す断面図及び平面図である。
【図５】図５は、第１実施例の半導体発光素子の形成された基板がウエハ状態のまま支持基板に張り合わせられる工程を示す概略図である。
【図６】図６Ａは、第２実施例の半導体発光素子の平面図であり、図６Ｂは、第２実施例の半導体発光素子の製造に用いるフォトマスクの概略平面図である。
【図７】図７Ａは、第２実施例の変形例による半導体発光素子の平面図であり、図７Ｂは、第２実施例の変形例による半導体発光素子の製造に用いるフォトマスクの概略平面図である。
【図８】図８は、第３実施例の半導体発光素子の平面図である。
【発明を実施するための形態】
【０００８】
本発明の第１実施例による半導体発光装置の製造方法について説明する。
【０００９】
図１Ａ〜図１Ｇは、第１実施例の半導体発光装置に用いる半導体発光素子の主要な製造工程を示す断面図等である。
【００１０】
図１Ａは断面図を示す。図１Ｂ〜図１Ｇは、それぞれ、平面図と、平面図に示すａａ方向、ｂｂ方向、及びｃｃ方向の断面図とを示す。平面図にｐを付し図１Ｂｐ等と表し、ａａ方向、ｂｂ方向、及びｃｃ方向の断面図にそれぞれａ、ｂ、ｃを付し図１Ｂａ、図１Ｂｂ、図１Ｂｃ等と表す。平面図１Ｂｐ、断面図１Ｂａ〜図１Ｂｃをまとめて１群として、図１Ｂと呼ぶ。このような呼び方は、図１Ｃ〜図１Ｇについても同様である。
【００１１】
基板上（ウエハ上）に行列状に並んで、複数の半導体発光素子が同時形成される。代表として１つ分の発光素子を図示しながら、説明を進める。
【００１２】
まず、図１Ｄを参照して、ｐ側電極及びｎ側電極まで形成された半導体発光素子の構造について説明する。
【００１３】
基板１上に、下方から順に、ｎ型半導体層２、活性層３、及びｐ型半導体層４が形成されている。隣接する発光素子同士の間に、深さが基板１に達する素子分離溝５２が形成され、素子分離溝５２に囲まれて、１つ分の発光素子領域５１が画定されている。
【００１４】
発光素子領域５１内に、深さがｎ型半導体層２に達する凹部５３が形成されている。凹部５３を、部分分離溝５３とも呼ぶ。部分分離溝５３は、発光素子領域５１内のｐ型半導体層４（及び活性層３）を分割して、複数の発光部分５４ａと、電極配置部分５４ｂとを画定する。
【００１５】
各発光部分５４ａは、一方向に細長い形状であり、一定幅に形成されている。複数の発光部分５４ａが、長さ方向を揃えて、幅方向に並んで配置されている。第１実施例では、すべての発光部分５４ａが同一幅に形成されている。
【００１６】
部分分離溝５３のうち、隣接する発光部分５４ａの間に配置された部分を、部分分離溝５３ａと呼ぶこととする。なお、両端に配置された発光部分５４ａの外側に形成された部分分離溝（凹部）５３も、部分分離溝５３ａと呼ぶこととする。
【００１７】
発光部分５４ａの長さ方向一端側に、電極配置部分５４ｂが配置されている。電極配置部分５４ｂは、発光部分５４ａの幅方向に延在し、全発光部分５４ａにまたがる長さで形成されている。部分分離溝５３のうち、発光部分５４ａと電極配置部分５４ｂとの間に配置された部分を、部分分離溝５３ｂと呼ぶこととする。
【００１８】
図１Ｄａは、発光部分５４ａの幅方向断面図であり、図１Ｄｂは、発光部分５４ａの長さ方向断面図であり、図１Ｄｃは、部分分離溝５３ａでの、発光部分長さ方向についての断面図である。
【００１９】
各発光部分５４ａのｐ型半導体層４上に、ｐ側電極５が形成されている。ｐ側電極５を、左上りのハッチングで示す。
【００２０】
部分分離溝５３ａの底に露出したｎ型半導体層２上から、電極配置部分５４ｂのｐ型半導体層４上に延在して、ｎ側電極６が形成されている。ｎ側電極６を、右上りのハッチングで示す。
【００２１】
ｎ側電極６のうち、部分分離溝５３ａ上に形成された部分をｎ側電極６ａと呼び、電極配置部分５４ｂ上に形成された部分をｎ側電極６ｂと呼ぶこととする。ｎ側電極６ｂは、発光部分幅方向に延在し、すべてのｎ側電極６ａが、ｎ側電極６ｂに接続する。ｎ側電極６は全体として、ｎ側電極６ｂからｎ側電極６ａが櫛歯状に突き出した形状となっている。
【００２２】
各発光部分５４ａが、両側からｎ側電極６ａに挟まれており、ｎ側電極６ａとｐ側電極５との間の電圧印加により、発光部分５４ａを発光させることができる。ｎ側電極６ｂが、ｎ側電極６の引き出し部として用いられる。ｎ側電極６ａをｎ側発光電極６ａと呼び、ｎ側電極６ｂをｎ側引出電極６ｂと呼ぶこともある。
【００２３】
次に、図１Ａ〜図１Ｇを参照して、第１実施例の半導体発光素子の製造方法について説明する。
【００２４】
図１Ａを参照する。半導体層の成長方法として、有機金属化学気相堆積（ＭＯＣＶＤ）を用いることができる。２インチサファイア基板１上に、ＧａＮバッファ層を成長させる。バッファ層上に、下方から順に、アンドープのＧａＮ層を厚さ約１μｍ、ｎ型ＧａＮ層を厚さ約３．５μｍ成長させる。ｎ型ＧａＮ層上に、ＩｎｘＧａ１−ｘＮ／ＩｎｙＧａ１−ｙＮ（０≦ｘ，ｙ≦１、ｘ＜ｙ）を含む歪緩和層を厚さ約２００ｎｍ成長させる。ＧａＮバッファ層、アンドープＧａＮ層、ｎ型ＧａＮ層、及び歪緩和層を、まとめてｎ型ＧａＮ層２、またはｎ型半導体層２と呼ぶ。
【００２５】
歪緩和層上に、ＩｎｘＧａ１−ｘＮ／ＩｎｙＧａ１−ｙＮ（０≦ｘ，ｙ≦１、ｘ＜ｙ）を含む多重量子井戸構造の活性層３を、厚さ約１２０ｎｍ成長させる。
【００２６】
活性層３上に、下方から順に、ｐ型ＡｌＧａＮ層を厚さ約３０ｎｍ、ｐ型ＧａＮ層を厚さ約１５０ｎｍ成長させる。ｐ型ＡｌＧａＮ層とｐ型ＧａＮ層とをまとめて、ｐ型ＧａＮ層４、またはｐ型半導体層４と呼ぶ。この例では、サファイア基板１上に、厚さ約５μｍのＧａＮ系半導体層が形成される。その後、基板を約９００℃で熱処理して、ｐ型半導体を活性化する。
【００２７】
ＧａＮ系半導体層の形成に起因して、サファイア基板１に、ＧａＮ系半導体層表面方向に凸である反りが生じる。一般に、基板と、基板上に形成される半導体層との熱膨張係数や格子定数が異なること等に起因して、反りが生じる。
【００２８】
図１Ｂを参照する。ｐ型半導体層４上に、フォトリソグラフィによりレジストマスクを形成する。ポジ型のフォトレジストを用いる場合を例に説明する。
【００２９】
図２は、このレジストマスクを形成するフォトマスクＰＭの概略平面図である。４つ分の発光素子に対応する領域を例示する。フォトマスクＰＭの各領域における紫外光透過率の設定例について説明する。
【００３０】
素子分離溝５２に対応する領域１５２は透過率１００％とし、部分分離溝５３に対応する領域１５３は透過率約３０％とし、発光部分５４ａ及び電極配置部分５４ｂに対応する領域１５４ａ及び１５４ｂは透過率０％とする。
【００３１】
このようなフォトマスクＰＭにより形成されたレジストマスクでは、基板の素子分離溝５２の形成領域上にはレジスト部材が残らず、発光部分５４ａ上及び電極配置部分５４ｂ上には相対的に厚くレジスト部材が残り、部分分離溝５３の形成領域上には相対的に薄くレジスト部材が残っている。
【００３２】
図１Ｂに戻って説明を続ける。上述のようなレジストマスクを用いて、ドライエッチングを行う。例えば、厚さ６μｍのフォトレジスト層から形成したレジストマスクでは、素子分離溝５２の形成領域上はレジスト部材が残らず開口部となっており、部分分離溝５３の形成領域上は厚さ４．２μｍのレジスト部材が残り、発光部分５４ａ上及び電極配置部分５４ｂ上は厚さ６μｍのレジスト部材が残っている。
【００３３】
本実施例では、サファイア基板１上に形成されたＧａＮ系半導体層の全厚さが約５μｍであり、そのうちｎ型半導体層２の上面上の部分の厚さが約０．３μｍである。
【００３４】
例えば、ＧａＮ系半導体層とレジストマスクの選択比を１：１として、厚さ５μｍのエッチングを行う。素子分離溝５２の形成領域では、ＧａＮ系半導体層が厚さ５μｍエッチングされて、つまり、ｐ型半導体層４、活性層３、及びｎ型半導体層２がすべてエッチングされて、サファイア基板１が露出し、素子分離溝５２が形成される。
【００３５】
部分分離溝５３の形成領域では、ＧａＮ系半導体層が厚さ０．８μｍエッチングされて、つまり、ｐ型半導体層４、活性層３等、及び、ｎ型半導体層２が途中の深さまでエッチングされて、部分分離溝５３が形成される。発光部分５４ａ領域及び電極配置部分５４ｂ領域は、エッチングされず、発光部分５４ａ及び電極配置部分５４ｂが残される。
【００３６】
なお、熱処理でレジストマスク側面を傾斜させることにより、素子分離溝５２の側面及び部分分離溝５３の側面を、傾斜した形状に形成することができる。
【００３７】
このように、領域ごとに透過率を異ならせたフォトマスクで形成したレジストマスクを用いることにより、１度のエッチングで、深さの異なる素子分離溝５２と部分分離溝５３とを作り分けることができる。その後、残ったレジストマスクが除去される。
【００３８】
素子分離溝５２を形成することにより、底がサファイア基板１に達する溝が基板全面に亘って形成されるので、ＧａＮ系半導体層に起因するサファイア基板１の反りを解消することができる。
【００３９】
なお、各半導体層２〜４の厚さや、半導体層とレジストとのエッチング選択比等に応じて、フォトマスクの透過率の設計を適宜変更することができる。
【００４０】
なお、上記実施例では、素子分離溝５２上方にはレジスト部材を残さなかったが、素子分離溝５２上にレジスト部材を残してエッチングを行うことも可能である。ただし、部分分離溝５３よりも素子分離溝５２を深くするので、素子分離溝５２上方のレジスト部材よりも、部分分離溝５３上方のレジスト部材の方を厚くする。素子分離溝５２上方にレジスト部材を残さない場合も含めて、素子分離溝５２の形成領域上に比べ、部分分離溝５３の形成領域上に厚いマスク部材を形成した状態で、エッチングが行われるということができる。
【００４１】
図１Ｃを参照する。フォトリソグラフィにより、ｐ側電極５の形状で発光部分５４ａのｐ型半導体層４上に開口を有するレジストマスクを形成する。全面上に、Ｐｔ膜を厚さ１ｎｍ形成し、Ｐｔ膜上に、Ａｇ膜を厚さ２００ｎｍ形成して、オーミックかつ高反射層を形成する。さらに、Ａｇ膜上に、ＴｉＰｔＡｕからなる膜（厚さは、Ｔｉ膜約１００ｎｍ、Ｐｔ膜約１００ｎｍ、Ａｕ膜約５００ｎｍ）を、拡散防止層として形成する。なお、拡散防止層として、ＴｉＰｔＡｕに限らず、Ｎｉ、Ｗ、Ｒｈ等も用いることが可能である。リフトオフにより、オーミックかつ高反射層と拡散防止層との積層膜を開口内に残して、ｐ側電極５が形成される。
【００４２】
なお、ここでは密着層及びオーミック層として、Ｐｔを用いたが、その他、Ｎｉ、Ｒｈ、酸化インジウムスズ（ＩＴＯ）等を用いることもできる。
【００４３】
図１Ｄを参照する。フォトリソグラフィにより、ｎ側電極６の形状で部分分離溝５３ａのｎ型半導体層２上から電極配置部分５４ｂのｐ型半導体層４上に延在する開口を有するレジストマスクを形成する。全面上に、ＴｉＡｌからなるオーミック層及びその上のＴｉＰｔＡｕからなる拡散防止層を形成し、リフトオフにより、この層を開口内に残して、ｎ側電極６が形成される。その後、例えば約５００℃で熱処理を行う。
【００４４】
ｎ側引出電極６ｂが、電極配置部分５４ｂのｐ型半導体層４上に形成されていることにより、ｐ側電極５とｎ側引出電極６ｂとの上面高さを揃えやすい（図１Ｄｂ参照）。
【００４５】
図１Ｂを参照して説明したように、傾斜した側面を持つ部分分離溝５３を形成することができる。これにより、電極配置部分５４ｂの側面を傾斜させることができる。部分分離溝５３ａ上から電極配置部分５４ｂ上まで延在させるために、ｎ側電極６は、電極配置部分５４ｂの側面上に形成される必要がある（図１Ｄｃ参照）。ｎ側電極６を良好に形成するために、電極配置部分５４ｂの側面を傾斜させることが好ましい。
【００４６】
図１Ｅを参照する。ＳｉＯ２等により全面に絶縁膜を成膜して、パッシベーション膜７を形成する。
【００４７】
図１Ｆを参照する。フォトリソグラフィにより、すべての発光部分５４ａのｐ側電極５上に開口を有するとともに、ｎ側引出電極６ｂ上に開口を有するレジストマスクを形成する。なお、このレジストマスクは、素子分離溝５２上にも開口を有する。
【００４８】
このレジストマスクを用いて、例えばＢＨＦを用いたエッチングにより、パッシベーション膜７を除去して、全発光部分５４ａのｐ側電極５を露出する開口７ｐと、ｎ側引出電極６ｂを露出する開口７ｎとを形成する。なお、ｎ側電極６のうち、ｐ側電極５に近接する部分のｎ側発光電極６ａは、パッシベーション膜７で覆われている（図１Ｆａ、図１Ｆｃ参照）。素子分離溝５２上のパッシベーション膜７も除去されて、基板１が露出する。その後、このレジストマスクが除去される。
【００４９】
図１Ｇを参照する。フォトリソグラフィにより、ｐ側接合用導電層８ｐ及びｎ側接合用導電層８ｎの形状の開口を有するレジストマスクを形成する。全面上に、ＴｉＰｔＡｕＰｔＡｕからなる共晶材料層を形成し、リフトオフにより、ｐ側接合用導電層８ｐ及びｎ側接合用導電層８ｎが残される。
【００５０】
ｐ側接合用導電層８ｐは、すべての発光部分５４ａのｐ側電極５にまたがる平面形状で配置され、開口７ｐを介してすべての発光部分５４ａのｐ側電極５に接続する共通の電極となる（図１Ｇａ参照）。  
【００５１】
ｎ側接合用導電層８ｎは、ｎ側引出電極６ｂ上に配置される。なお、ｎ側発光電極６ａは、パッシベーション膜７を介して、ｐ側接合用導電層８ｐに覆われている（図１Ｇａ、図１Ｇｃ参照）。
【００５２】
ｐ側接合用導電層８ｐとｎ側接合用導電層８ｎとが近すぎると、短絡の危険がある。ｐ側接合用導電層８ｐとｎ側接合用導電層８ｎとは、例えば２０μｍ以上の間隔を空けて配置することが好ましい。これに対応して、発光部分５４ａの上部と電極配置部分５４ｂの上部とが、少なくとも１０μｍ以上の間隔を空けるように、部分分離溝５３（５３ｂ）を形成することが好ましい。
【００５３】
なお、後述のように、半導体発光素子はｐ型半導体層４側で支持基板に接合され、ｎ型半導体層２側から光が取り出される。ｐ側接合用導電層８ｐは、光反射層としても利用される。接合用導電層の形成材料として、ＴｉＰｔＡｕＰｔＡｕに替えて、Ｒｈ、Ａｌ、Ａｇ等の反射率の高い材料を用いることにより、高出力化が期待される。
【００５４】
以上説明した工程により、第１実施例の半導体発光素子が形成される。
【００５５】
なお、変形例として、図２に示したフォトマスクについて、以下のような透過率設定とすることもできる。電極配置部分５４ｂに対応する領域１５４ｂは透過率１５％とし、他領域の透過率は上述の設定と同様とする。上述の条件で、電極配置部分５４ｂ上に残るレジスト部材の厚さは５．１μｍとなる。
【００５６】
厚さ５μｍのエッチングにより、電極配置部分５４ｂのレジストマスクは０．１μｍ残り、電極配置部分５４ｂはエッチングされないが、ドライエッチングのプラズマによるダメージで、ｐ型半導体層４の表面が高抵抗化する。これにより、ｎ側引出電極６ｂの配置されるｐ型半導体層４がほぼ絶縁層となり、電流供給がより安定になるものと思われる。
【００５７】
なお、プラズマによるダメージで、電極配置部分５４ｂのｐ型半導体層４の表面が荒れる（表面積が増加する）こと等により、ｎ側引出電極６ｂの密着性向上も期待される。
【００５８】
次に、半導体発光素子の形成された基板と支持基板との接合工程について説明する。発光素子の形成された基板は、ウエハ状態のまま、つまり、個々の発光素子が分離されない状態のまま、支持基板に接合される。
【００５９】
図３ａ及び図３ｐは、それぞれ、配線付き支持基板の第１の構造例を概略的に示す断面図及び平面図である。代表として１つ分の発光素子に対応する領域を示す。断面図３ａは、平面図３ｐに示すａａ方向断面図であり、支持基板７０が第１実施例の発光素子６１と位置合わせされている状態を示す。
【００６０】
第１の構造例の配線付き支持基板７０は、ワイヤータイプである。例えばＳｉ、ＡｌＮ、Ｃｕ等で形成された支持基材７１上に、絶縁膜７２を介して、ｎ側配線層７３ｎとｐ側配線層７３ｐとが形成されている。ｎ側配線層７３ｎの一部領域上、及びｐ側配線層７３ｐの一部領域上に、それぞれ、共晶材料で形成されたｎ側接合用導電層７４ｎ及びｐ側接合用導電層７４ｐが形成されている。
【００６１】
ｎ側接合用導電層７４ｎの外側のｎ側配線層７３ｎ上の領域、及び、ｐ側接合用導電層７４ｐの外側のｐ側配線層７３ｐ上の領域が、それぞれ、例えばＡｕワイヤーが接続されるワイヤー用スペース７５ｎ及び７５ｐとして設けられている。
【００６２】
発光素子６１のｎ側接合用導電層８ｎ及びｐ側接合用導電層８ｐが、それぞれ、支持基板７０のｎ側接合用導電層７４ｎ及びｐ側接合用導電層７４ｐと重なるように、発光素子６１の形成された基板６０と配線付き支持基板７０とが位置合わせされる。
【００６３】
位置合わせ後、共晶接合に適した圧力で圧接し、適当な共晶温度プロファイルを用いて加熱、保持、冷却を行うことにより、基板６０と支持基板７０とが接着される。
【００６４】
図４ａ及び図４ｐは、それぞれ、配線付き支持基板の第２の構造例を概略的に示す断面図及び平面図である。第２の構造例の配線付き支持基板８０は、スルーホールタイプである。例えばＳｉ、ＡｌＮ、Ｃｕ等で形成された支持基材８１上に、絶縁膜８２を介して、発光素子側のｎ側配線層８３ｎ及びｐ側配線層８３ｐが形成されている。発光素子側のｎ側配線層８３ｎ上及びｐ側配線層８３ｐ上に、それぞれ、共晶材料で形成されたｎ側接合用導電層８４ｎ及びｐ側接合用導電層８４ｐが形成されている。
【００６５】
発光素子側のｎ側配線層８３ｎ及びｐ側配線層８３ｐは、それぞれ、スルーホールを介して、支持基材８０の裏面側に形成されたｎ側配線層８５ｎ及びｐ側配線層８５ｐに接続されている。裏面側のｎ側配線層８５ｎ及びｐ側配線層８５ｐに、実装基板の電極が接続される。
【００６６】
第１の構造例の支持基板７０について説明した工程と同様にして、位置合わせ後に、発光素子６１の形成された基板６０と支持基板８０とが接着される。
【００６７】
図５は、発光素子６１の形成された基板６０が、配線付き支持基板８０に、ウエハ状態のまま張り合わせられる工程を示す概略図である。
【００６８】
素子分離溝５２により、基板６０の反りが低減されている。また、発光素子６１のｎ側電極の引き出し部とｐ側電極の上面高さが揃えやすいので、ｎ側電極上及びｐ側電極上の接合用導電層８ｎ、８ｐの上面高さも揃えやすい。
【００６９】
反りを低減できることや、ｐ側とｎ側の電極の接合部の上面高さを揃えやすいことにより、基板６０の支持基板８０との接合面の平坦性を高めやすい。従って、例えば２インチウエハのような大サイズのままでの接合が容易になる。
【００７０】
発光素子６１のｎ側電極を、電極配置部分上に引き出した構造とすることにより、ｐ側電極からｎ側電極の引き出し部を離すとともに、ｎ側電極の接合部を１領域にまとめることができる。また、複数の発光部分のｐ側電極にまたがるｐ側接合用導電層により、ｐ側電極の接合部を１領域にまとめることができる。このような電極構造により、ｐ側電極側の接合部とｎ側電極側の接合部とを離すことが容易になる。
【００７１】
ｎ側電極側の接合部とｐ側電極側の接合部とが、それぞれ１領域にまとめられるとともに、離して配置しやすいことにより、基板６０と支持基板８０との面内での位置合わせが容易になる（高い精度が要求されなくなる）ので、大サイズのままでの接合が容易になる。
【００７２】
ｐ側接合用導電層８ｐは、パッシベーション膜７を介してｎ側発光電極６ａを覆って、複数の発光部分５４ａにまたがり、広い面積で形成されている。発光素子６１から放出された光は、支持基板８０と反対側（ｎ型半導体層２側）から取り出される。広い面積で形成されたｐ側接合用導電層８ｐによる光反射により、出力向上が期待される。また、広い面積で形成されたｐ側接合用導電層８ｐにより、支持基板８０側への放熱性向上も期待される。
【００７３】
なお、共晶材料層は、発光素子の形成された基板側のみ、支持基板側のみ、もしくは両方に設けることができる。
【００７４】
発光素子の形成された基板と配線付き支持基板との接合後、サファイア基板側からレーザ光を照射して、サファイア基板を剥離する。露出したＧａＮ層表面を、お湯もしくは希塩酸等の薬液により洗浄してＧａドロップレットを除去し、研磨もしくはドライエッチングにより平坦化する。さらに、ＧａＮ層表面を、薬液によるエッチングで、もしくはレジストでパターニング後にドライエッチングで加工して、光取り出し効率向上のための微細な凹凸を形成する。
【００７５】
その後、ダイシングにより各発光素子を分離する。このようにして、第１実施例による半導体発光装置（発光ダイオード（ＬＥＤ）チップ）が形成される。
【００７６】
第１実施例の半導体発光素子は、すべての発光部分５４ａが同一幅に形成されている。これにより、すべての発光部分５４ａが等しい発光強度となり、面内の光強度分布の均一性が高い。なお、各発光部分５４ａは一定幅で形成されているので、長さ方向に均一な光強度分布が得られる。
【００７７】
次に、第２実施例による半導体発光装置について説明する。第１実施例との主な違いは、半導体発光素子の構造である。なお、参照符号付与の煩雑さを避けるため、第２実施例以下の説明において、第１実施例と対応が明確な部材等の参照符号を流用する。
【００７８】
図６Ａは、第２実施例の半導体発光素子の概略平面図であり、発光部分５４ａ、ｐ側電極５、及びｎ側電極６の配置及び形状を示す。第２実施例の半導体発光素子は、各発光部分５４ａは一定幅で形成されているが、発光部分５４ａごとの幅が均一でない。図６Ａに示す例では、右方の発光部分５４ａほど幅が広い。
【００７９】
各発光部分５４ａが両側からｎ側発光電極６ａに挟まれている。ｎ側発光電極６ａから発光部分５４ａの幅方向中央部（ｐ側電極５の幅方向中央部）までの距離は、発光部分５４ａの幅が広いほど遠くなる。このため、発光部分５４ａの幅方向中央部の発光強度は、発光部分５４ａの幅が広いほど弱くなる。これにより、発光素子の全体の発光面内で、右方ほど強度が弱くなる発光分布を形成することができる。
【００８０】
図６Ｂは、第２実施例の発光素子の発光部分５４ａ及び電極配置部分５４ｂを形成するエッチングに用いるフォトマスクＰＭの概略平面図である。４つ分の発光素子に対応する領域を例示する。図６Ａを参照して説明した素子構造とするために、発光部分５４ａに対応する領域１５４ａの幅が、右方ほど広く設定されている。
【００８１】
次に、第２実施例の変形例による半導体発光装置について説明する。
【００８２】
図７Ａは、第２実施例の変形例の半導体発光素子の概略平面図であり、発光部分５４ａ、ｐ側電極５、及びｎ側電極６の配置及び形状を示す。第２実施例の半導体発光素子と異なる点は、右端のｎ側発光電極６ａが省略されていることである。右端に配置された発光部分５４ａは、左方だけにｎ側発光電極６ａが配置されている。
【００８３】
これにより、右端に配置された発光部分５４ａの右端部分は、電流供給が少なくなる。第２実施例と同様に、全体の発光面内で右方ほど強度が弱くなるとともに、特に右端部分が暗い発光分布を形成することができる。
【００８４】
図７Ｂは、第２実施例の変形例の発光素子の発光部分５４ａ及び電極配置部分５４ｂを形成するエッチングに用いるフォトマスクＰＭの概略平面図である。４つ分の発光素子に対応する領域を例示する。図７Ａを参照して説明した素子構造とするために、第２実施例で右端のｎ側発光電極６ａが配置されていた部分分離溝５３に対応する領域１５３が省略されている。
【００８５】
このように、第２実施例及びその変形例の発光素子は、面内に発光分布を形成できる。発光分布形成のために、暗くする部分を外部の遮光部材で覆う必要がない。発光分布形成が容易な発光素子は、例えば車両用灯具等への利用に好適である。
【００８６】
次に、第３実施例による半導体発光装置について説明する。第１実施例との主な違いは、半導体発光素子の構造である。
【００８７】
図８は、第３実施例の発光素子の平面図である。第１実施例は、発光部分５４ａが列状に配置され、ｎ側電極６が櫛歯状に配置されていたのに対し、第３実施例は、発光部分５４ａが行列状に配置され、ｎ側電極６が格子状に配置されている。
【００８８】
各発光部分５４ａ上にｐ側電極５が形成され、各発光部分５４ａをｎ側発光電極６ａが取り囲んでいる。第１実施例と同様に、部分分離溝５３上に配置されたｎ側発光電極６ａが、電極配置部分５４ｂ上に配置されたｎ側引出電極６ｂに引き出されている。
【００８９】
なお、ｐ側接合用導電層８ｐは、第１実施例と同様に、全発光部分５４ａのｐ側電極５にまたがるように形成することができる。ｎ側接合用導電層８ｎは、ｎ側引出電極６ｂ上に形成される。
【００９０】
第３実施例のような素子構造でも、素子分離溝５２による基板の反りの低減や、支持基板との接合面の平坦性を高めやすい等の利点が得られることは、第１実施例と同様である。
【００９１】
なお、図８に示した例では、正方格子状に発光部分５４ａを配置したので、面内の光強度分布の均一性は高い。他の実施例として、行幅あるいは列幅を面内で変化させて、発光部分５４ａの大きさを変化させることにより、第２実施例と同様に、発光分布を形成することもできる。
【００９２】
なお、上述の実施例では、素子分離溝５２と部分分離溝５３とを同一工程で形成したが、素子分離溝５２を形成するエッチングと、部分分離溝５３を形成するエッチングとを、別々の工程とすることも可能である。この場合、素子分離溝５２を先に形成し部分分離溝５３を後に形成することも、部分分離溝５３を先に形成し素子分離溝５２を後に形成することも可能である。
【００９３】
なお、上述の実施例では、ｐ側電極５を先に形成し、ｎ側電極６を後に形成する工程を説明したが、ｎ側電極６を先に形成し、ｐ側電極５を後に形成する工程を採用することもできる。
【００９４】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００９５】
１  基板
２  ｎ型半導体層
３  活性層
４  ｐ型半導体層
５  ｐ側電極
６  ｎ側電極
６ａ  ｎ側発光電極
６ｂ  ｎ側引出電極
７  パッシベーション膜
７ｎ、７ｐ  開口
８ｐ  ｐ側接合用導電層
８ｎ  ｎ側接合用導電層
５１  発光素子領域
５２  素子分離溝
５３、５３ａ、５３ｂ  部分分離溝
５４ａ  発光部分
５４ｂ  電極配置部分
６０  発光素子の形成された基板
７０、８０  電極付き支持基板
７１、８１  支持基材
７２、８２  絶縁膜
７３ｎ、８３ｎ、８５ｎ  ｎ側配線層
７３ｐ、８３ｐ、８５ｐ  ｐ側配線層
７４ｎ、８４ｎ  ｎ側接合用導電層
７４ｐ、８４ｐ  ｐ側接合用導電層
ＰＭ  フォトマスク
１５２  素子分離溝に対応する領域
１５３  部分分離溝に対応する領域
１５４ａ  発光部分に対応する領域
１５４ｂ  電極配置部分に対応する領域
【図１Ａ】
2012164938.tif 000003
【図１Ｂ】
2012164938.tif 000004
【図１Ｃ】
2012164938.tif 000005
【図１Ｄ】
2012164938.tif 000006
【図１Ｅ】
2012164938.tif 000007
【図１Ｆ】
2012164938.tif 000008
【図１Ｇ】
2012164938.tif 000009
【図２】
2012164938.tif 000010
【図３】
2012164938.tif 000011
【図４】
2012164938.tif 000012
【図５】
2012164938.tif 000013
【図６】
2012164938.tif 000014
【図７】
2012164938.tif 000015
【図８】
2012164938.tif 000016