(57)【要約】【課題】部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことが可能なチップ電子部品を提供すること。【解決手段】チップ電子部品ＥＣ１は、フェライト材料を含有する素体３と、素体３の表面に配置された第一端子電極１１、第二端子電極１３、第三端子電極１５、及び第四端子電極１７と、素体３内に配置され、第一端子電極１１、第二端子電極１３、第三端子電極１５、及び第四端子電極１７に電気的に接続された内部導体７と、を備えている。第一端子電極１１と第二端子電極１３との間の内部導体７を介した電流経路のインピーダンスと、第一端子電極１１と第三端子電極１５との間の内部導体７を介した電流経路のインピーダンスと、が異なる。【選択図】図３
2012164828.tif 000002
【特許請求の範囲】
【請求項１】
フェライト材料を含有する素体と、
前記素体の表面に配置された第一端子電極、第二端子電極、及び第三端子電極と、
前記素体内に配置され、前記第一端子電極、前記第二端子電極、及び前記第三端子電極に電気的に接続された内部導体と、を備えており、
前記第一端子電極と前記第二端子電極との間の前記内部導体を介した電流経路のインピーダンスと、前記第一端子電極と前記第三端子電極との間の前記内部導体を介した電流経路のインピーダンスと、が異なることを特徴とするチップ電子部品。
【請求項２】
前記内部導体が、前記第一端子電極、前記第二端子電極、及び前記第三端子電極に物理的に接続されていることを特徴とする請求項１に記載のチップ電子部品。
【請求項３】
前記内部導体は、前記第一端子電極と前記第二端子電極との間の電流経路の長さと、前記第一端子電極と前記第三端子電極との間の電流経路の長さと、が異なっていることを特徴とする請求項２に記載のチップ電子部品。
【請求項４】
前記内部導体は、前記第一端子電極と前記第二端子電極との間の電流経路の幅と、前記第一端子電極と前記第三端子電極との間の電流経路の幅と、が異なっていることを特徴とする請求項２に記載のチップ電子部品。
【請求項５】
前記内部導体として、前記第一端子電極と前記第二端子電極とに物理的に接続される第一内部導体と、前記第二端子電極と前記第三端子電極とに物理的に接続される第二内部導体と、を含んでおり、
前記第一端子電極と前記第三端子電極とが、前記第一及び第二内部導体と前記第二端子電極とを介して電気的に接続されていることを特徴とする請求項１に記載のチップ電子部品。
【請求項６】
前記素体は、互いに対向する略正方形状の第一及び第二主面と、第一及び第二主面間を連結するように第一及び第二主面の長辺方向に伸び且つ互いに対向する第一及び第二側面と、第一及び第二主面間を連結するように第一及び第二主面の短辺方向に伸び且つ互いに対向する第三及び第四側面と、を有し、
前記第一端子電極、前記第二端子電極、及び前記第三端子電極は、前記第一〜第四側面のうちそれぞれ異なる側面に配置されていることを特徴とする請求項１に記載のチップ電子部品。
【請求項７】
前記素体は、互いに対向する略長方形状の第一及び第二主面と、第一及び第二主面間を連結するように第一及び第二主面の長辺方向に伸び且つ互いに対向する第一及び第二側面と、第一及び第二主面間を連結するように第一及び第二主面の短辺方向に伸び且つ互いに対向する第三及び第四側面と、を有し、
前記第一端子電極、前記第二端子電極、及び前記第三端子電極は、前記第一〜第四側面のうちそれぞれ異なる側面に配置されていることを特徴とする請求項１に記載のチップ電子部品。
【請求項８】
前記第一端子電極、前記第二端子電極、及び前記第三端子電極が、前記素体の同じ表面に配置されていることを特徴とする請求項１に記載のチップ電子部品。
【請求項９】
請求項１に記載のチップ電子部品と、コンデンサと、を備え、
前記チップ電子部品とコンデンサとは、前記チップ電子部品の前記第一端子電極がコンデンサ側となるように直列に接続されていることを特徴とするチップ電子部品の実装構造。
【請求項１０】
チップ電子部品が回路に挿入されたチップ電子部品の実装構造であって、
前記チップ電子部品は、フェライト材料を含有する素体と、前記素体内に配置された内部導体と、を備え、
前記回路は、前記内部導体に電気的に接続された第一線路、第二線路、及び第三線路と、を備えており、
前記第一線路と前記第二線路との間の前記内部導体を介した電流経路のインピーダンスと、前記第一線路と前記第三線路との間の前記内部導体を介した電流経路のインピーダンスと、が異なることを特徴とするチップ電子部品の実装構造。
【請求項１１】
前記チップ電子部品は、前記内部導体に物理的に接続されている第一端子電極、第二端子電極、及び第三端子電極を更に備えており、
前記第一端子電極は、前記第一線路に物理的に接続され、
前記第二端子電極は、前記第二線路に物理的に接続され、
前記第三端子電極は、前記第三線路に物理的に接続されていることを特徴とする請求項１０に記載のチップ電子部品の実装構造。
【請求項１２】
前記内部導体は、前記第一端子電極と前記第二端子電極との間の電流経路の長さと、前記第一端子電極と前記第三端子電極との間の電流経路の長さと、が異なっていることを特徴とする請求項１１に記載のチップ電子部品の実装構造。
【請求項１３】
前記内部導体は、前記第一端子電極と前記第二端子電極との間の電流経路の幅と、前記第一端子電極と前記第三端子電極との間の電流経路の幅と、が異なっていることを特徴とする請求項１１に記載のチップ電子部品の実装構造。
【請求項１４】
前記内部導体として、前記第一端子電極と前記第二端子電極とに物理的に接続される第一内部導体と、前記第二端子電極と前記第三端子電極とに物理的に接続される第二内部導体と、を含んでおり、
前記第一端子電極と前記第三端子電極とが、前記第一及び第二内部導体と前記第二端子電極とを介して電気的に接続されていることを特徴とする請求項１０に記載のチップ電子部品の実装構造。
【請求項１５】
前記チップ電子部品は、前記素体の表面に配置された第一端子電極、第二端子電極、第三端子電極、及び第四端子電極を更に備え、
前記内部導体は、前記第一端子電極と前記第二端子電極とに物理的に接続される第一内部導体と、前記第三端子電極と前記第四端子電極とに物理的に接続される第二内部導体と、を含んでおり、
前記第一端子電極は、前記第一線路に物理的に接続され、
前記第二及び第三端子電極は、前記第二線路に物理的に接続され、
前記第四端子電極は、前記第三線路に物理的に接続されていることを特徴とする請求項１０に記載のチップ電子部品の実装構造。
【請求項１６】
直流電圧発生源に並列に接続された第一コンデンサと、
前記直流電圧発生源の正極に接続された第一トランジスタと、
前記第一トランジスタと前記直流電圧発生源の負極との間に接続されており、前記第一トランジスタと交互に導通される第二トランジスタと、
前記第一トランジスタと前記第二トランジスタとの中点に挿入された請求項１に記載のチップ電子部品と、
前記チップ電子部品に一端が接続されたインダクタと、
前記インダクタの他端に一端が接続され、他端が前記直流電圧発生源の負極に接続された第二コンデンサと、を備えており、
前記第一トランジスタと前記チップ電子部品の前記第一端子電極とが接続され、
前記第二トランジスタと前記チップ電子部品の前記第に三端子電極とが接続され、
前記インダクタの前記一端と前記チップ電子部品の前記第二端子電極とが接続され、
前記第一端子電極と前記第三端子電極との間の前記内部導体を介した電流経路のインピーダンスが、前記第一端子電極と前記第二端子電極との間の前記内部導体を介した電流経路のインピーダンスより高いことを特徴とするスイッチング電源回路。
【請求項１７】
直流電圧発生源に並列に接続された第一コンデンサと、
前記直流電圧発生源の正極に接続された第一トランジスタと、
前記第一トランジスタと前記直流電圧発生源の負極との間に接続されており、前記第一トランジスタと交互に導通される第二トランジスタと、
前記第一トランジスタと前記第二トランジスタとの中点に挿入されたチップ電子部品と、
前記チップ電子部品に一端が接続されたインダクタと、
前記インダクタの他端に一端が接続され、他端が前記直流電圧発生源の負極に接続された第二コンデンサと、を備えており、
前記チップ電子部品は、
フェライト材料を含有する素体と、
前記素体の表面に配置された第一端子電極、第二端子電極、第三端子電極、及び第四端子電極と、
前記素体内に配置され、前記第一端子電極と前記第二端子電極とに物理的に接続される第一内部導体と、
前記素体内に配置され、前記第三端子電極と前記第四端子電極とに物理的に接続される第二内部導体と、を有し、
前記第一トランジスタと前記チップ電子部品の前記第一端子電極とが接続され、
前記第二トランジスタと前記チップ電子部品の前記第四端子電極とが接続され、
前記インダクタの前記一端と前記チップ電子部品の前記第二及び第三端子電極とが接続されていることを特徴とするスイッチング電源回路。
【請求項１８】
直流電圧発生源に並列に接続された第一コンデンサと、
前記第一コンデンサと直列に挿入された請求項１に記載のチップ電子部品と、
前記直流電圧発生源の正極に接続された第一トランジスタと、
前記第一トランジスタと前記直流電圧発生源の負極との間に接続されており、前記第一トランジスタと交互に導通される第二トランジスタと、
前記第一トランジスタと前記第二トランジスタとの中点に一端が接続されたインダクタと、
前記インダクタの他端に一端が接続され、他端が前記直流電圧発生源の負極に接続された第二コンデンサと、を備えており、
前記第一コンデンサと前記チップ電子部品の前記第一端子電極とが接続され、
前記チップ電子部品の前記第二及び第三端子電極のうち少なくとも一方の端子電極が前記直流電圧発生源の負極に接続されていることを特徴とするスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ電子部品、チップ電子部品の実装構造、及びスイッチング電源回路に関する。
【背景技術】
【０００２】
チップ電子部品として、フェライトチップビーズインダクタが知られている（例えば、特許文献１参照）。フェライトチップビーズインダクタは、フェライト材料を含有する素体と、素体の表面に配置された一対の端子電極と、素体内に配置され、一対の端子電極に電気的且つ物理的に接続された内部導体と、を備えている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実開昭５５−１４５０１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
フェライトチップビーズインダクタは、上述した構成のため、そのインピーダンスは自ずと一つの値に決まってしまう。したがって、異なるインピーダンスが必要とされるといった、インピーダンスを制御する必要がある箇所にフェライトチップビーズインダクタを挿入する場合、それぞれインピーダンスが異なる複数のフェライトチップビーズインダクタを用意し、複数のフェライトチップビーズインダクタを挿入する必要がある。このため、必要とされるフェライトチップビーズインダクタの数が増加してしまう。
【０００５】
本発明は、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことが可能なチップ電子部品、チップ電子部品の実装構造、及びスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るチップ電子部品は、フェライト材料を含有する素体と、素体の表面に配置された第一端子電極、第二端子電極、及び第三端子電極と、素体内に配置され、第一端子電極、第二端子電極、及び第三端子電極に電気的に接続された内部導体と、を備えており、第一端子電極と第二端子電極との間の内部導体を介した電流経路のインピーダンスと、第一端子電極と第三端子電極との間の内部導体を介した電流経路のインピーダンスと、が異なることを特徴とする。
【０００７】
本発明に係るチップ電子部品では、素体がフェライト材料を含有するため、当該チップ電子部品がフェライトチップビーズインダクタとして機能することとなる。内部導体が、第一端子電極、第二端子電極、及び第三端子電極に電気的に接続されており、第一端子電極と第二端子電極との間の内部導体を介した電流経路のインピーダンスと、第一端子電極と第三端子電極との間の内部導体を介した電流経路のインピーダンスと、が異なっている。このため、たとえば、第一端子電極が入力端子電極として機能し、第二及び第三端子電極が出力端子電極として機能する場合、入力端子電極と一方の出力端子電極との間の電流経路と入力端子電極と他方の出力端子電極との間の電流経路とでインピーダンスが異なることとなる。このように、本発明に係るチップ電子部品は、インピーダンスが異なる少なくとも二つの電流経路を有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。
【０００８】
内部導体が、第一端子電極、第二端子電極、及び第三端子電極に物理的に接続されていてもよい。この場合、チップ電子部品のインピーダンスを小さくできる。
【０００９】
内部導体は、第一端子電極と第二端子電極との間の電流経路の長さと、第一端子電極と第三端子電極との間の電流経路の長さと、が異なっていてもよい。また、内部導体は、第一端子電極と第二端子電極との間の電流経路の幅と、第一端子電極と第三端子電極との間の電流経路の幅と、が異なっていてもよい。いずれの場合でも、インピーダンスの制御をより一層容易で且つ広範囲に行うことができる。
【００１０】
内部導体として、第一端子電極と第二端子電極とに物理的に接続される第一内部導体と、第二端子電極と第三端子電極とに物理的に接続される第二内部導体と、を含んでおり、第一端子電極と第三端子電極とが、第一及び第二内部導体と第二端子電極とを介して電気的に接続されていてもよい。この場合、第一端子電極と第三端子電極との間の電流経路が比較的長くなる。このため、インピーダンスの制御をより一層広範囲に行うことができる。
【００１１】
素体は、互いに対向する略正方形状の第一及び第二主面と、第一及び第二主面間を連結するように第一及び第二主面の長辺方向に伸び且つ互いに対向する第一及び第二側面と、第一及び第二主面間を連結するように第一及び第二主面の短辺方向に伸び且つ互いに対向する第三及び第四側面と、を有し、第一端子電極、第二端子電極、及び第三端子電極は、第一〜第四側面のうちそれぞれ異なる側面に配置されていてもよい。この場合、チップ電子部品を実装する際の方向性がなくなり、実装の作業性を向上させることができる。
【００１２】
素体は、互いに対向する略長方形状の第一及び第二主面と、第一及び第二主面間を連結するように第一及び第二主面の長辺方向に伸び且つ互いに対向する第一及び第二側面と、第一及び第二主面間を連結するように第一及び第二主面の短辺方向に伸び且つ互いに対向する第三及び第四側面と、を有し、第一端子電極、第二端子電極、及び第三端子電極は、第一〜第四側面のうちそれぞれ異なる側面に配置されていてもよい。この場合、素体の長手方向に延びることとなる電流経路のインピーダンスが高くなる。すなわち、素体の形状に起因して、電流経路のインピーダンスを異ならせることができる。
【００１３】
第一端子電極、第二端子電極、及び第三端子電極が、素体の同じ表面に配置されていてもよい。この場合、実装の作業性を向上させることができる。
【００１４】
本発明に係るチップ電子部品の実装構造は、上記チップ電子部品と、コンデンサと、を備え、チップ電子部品とコンデンサとは、チップ電子部品の第一端子電極がコンデンサ側となるように直列に接続されていることを特徴とする。
【００１５】
本発明に係るチップ電子部品の実装構造では、上記チップ電子部品を備えている。上記チップ電子部品は、上述したように、インピーダンスが異なる少なくとも二つの電流経路を有するため、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。
【００１６】
また、フェライトチップビーズインダクタとして機能するチップ電子部品と、コンデンサとが直列に接続されるので、フェライトチップビーズインダクタ（チップ電子部品）の抵抗成分がコンデンサの等価直列抵抗（ＥＳＲ：Equivalent  Series  Resistance）として作用する。フェライトチップビーズインダクタの抵抗成分は、直流抵抗成分と高周波帯域で増加する損失との和で構成される。よって、この実装構造によれば、高周波帯域でのインピーダンスを増加させることが可能になり、高周波ノイズを好適に除去することが可能となる。一方、フェライトチップビーズインダクタは、低周波帯域では抵抗成分よりもむしろインダクタ成分が機能するため、上記実装構造によれば低周波帯域ではインピーダンスを小さく保つことが可能となる。そして、低周波ノイズに対しては、コンデンサを実装しているため、当該コンデンサでその低周波ノイズは吸収され好適に除去することができる。
【００１７】
本発明は、チップ電子部品が回路に挿入されたチップ電子部品の実装構造であって、チップ電子部品は、フェライト材料を含有する素体と、素体内に配置された内部導体と、を備え、回路は、内部導体に電気的に接続された第一線路、第二線路、及び第三線路と、を備えており、第一線路と第二線路との間の内部導体を介した電流経路のインピーダンスと、第一線路と第三線路との間の内部導体を介した電流経路のインピーダンスと、が異なることを特徴とする。
【００１８】
本発明に係るチップ電子部品の実装構造では、チップ電子部品が、フェライト材料を含有する素体を有するため、当該チップ電子部品がフェライトチップビーズインダクタとして機能することとなる。そして、内部導体が、第一線路、第二線路、及び第三線路に電気的に接続されており、第一線路と第二線路との間の内部導体を介した電流経路のインピーダンスと、第一線路と第三線路との間の内部導体を介した電流経路のインピーダンスと、が異なっている。このため、たとえば、第一線路を通して内部導体に電流が入力され、内部導体から第二又は第三線路に電流が出力される場合、第一線路と第二線路との間の電流経路と第一線路と第三線路との間の電流経路とでインピーダンスが異なることとなる。このように、本発明に係る実装構造は、インピーダンスが異なる少なくとも二つの電流経路を有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。
【００１９】
チップ電子部品は、内部導体に物理的に接続されている第一端子電極、第二端子電極、及び第三端子電極を更に備えており、第一端子電極は、第一線路に物理的に接続され、第二端子電極は、第二線路に物理的に接続され、第三端子電極は、第三線路に物理的に接続されていてもよい。この場合、チップ電子部品のインピーダンスを小さくできる。
【００２０】
内部導体は、第一端子電極と第二端子電極との間の電流経路の長さと、第一端子電極と第三端子電極との間の電流経路の長さと、が異なっていてもよい。また、内部導体は、第一端子電極と第二端子電極との間の電流経路の幅と、第一端子電極と第三端子電極との間の電流経路の幅と、が異なっていてもよい。いずれの場合でも、インピーダンスの制御をより一層容易で且つ広範囲に行うことができる。
【００２１】
内部導体として、第一端子電極と第二端子電極とに物理的に接続される第一内部導体と、第二端子電極と第三端子電極とに物理的に接続される第二内部導体と、を含んでおり、第一端子電極と第三端子電極とが、第一及び第二内部導体と第二端子電極とを介して電気的に接続されていてもよい。この場合、第一端子電極と第三端子電極との間の電流経路が比較的長くなる。このため、インピーダンスの制御をより一層広範囲に行うことができる。
【００２２】
チップ電子部品は、素体の表面に配置された第一端子電極、第二端子電極、第三端子電極、及び第四端子電極を更に備え、内部導体は、第一端子電極と第二端子電極とに物理的に接続される第一内部導体と、第三端子電極と第四端子電極とに物理的に接続される第二内部導体と、を含んでおり、第一端子電極は、第一線路に物理的に接続され、第二及び第三端子電極は、第二線路に物理的に接続され、第四端子電極は、第三線路に物理的に接続されていてもよい。この場合、第一端子電極と第四端子電極とが、第一内部導体、第二端子電極、第二線路、第三端子電極、及び第二内部導体を介して電気的に接続されることとなり、第一端子電極と第四端子電極との間の電流経路が比較的長くなる。このため、インピーダンスの制御をより一層広範囲に行うことができる。
【００２３】
本発明に係るスイッチング電源回路は、直流電圧発生源に並列に接続された第一コンデンサと、直流電圧発生源の正極に接続された第一トランジスタと、第一トランジスタと直流電圧発生源の負極との間に接続されており、第一トランジスタと交互に導通される第二トランジスタと、第一トランジスタと第二トランジスタとの中点に挿入された上記チップ電子部品と、チップ電子部品に一端が接続されたインダクタと、インダクタの他端に一端が接続され、他端が直流電圧発生源の負極に接続された第二コンデンサと、を備えており、第一トランジスタとチップ電子部品の第一端子電極とが接続され、第二トランジスタとチップ電子部品の第三端子電極とが接続され、インダクタの一端とチップ電子部品の第二端子電極とが接続され、第一端子電極と第三端子電極との間の内部導体を介した電流経路のインピーダンスが、第一端子電極と第二端子電極との間の内部導体を介した電流経路のインピーダンスより高いことを特徴とする。
【００２４】
本発明に係るスイッチング電源回路では、上記チップ電子部品が備えられている。上記チップ電子部品は、上述したように、インピーダンスが異なる少なくとも二つの電流経路を有する。このため、本発明に係るスイッチング電源回路では、部品数を増やすことなく、インピーダンスの制御が容易で且つ広範囲に行われることとなる。
【００２５】
スイッチング電源回路では、直流電圧発生源に並列に第一コンデンサが接続されているため、第一コンデンサ、第一トランジスタ、及び第二トランジスタによるループで共振が生じる懼れがある。この共振現象は、各トランジスタからの出力にオーバーシュートやアンダーシュートを生じさせる。出力に生じたオーバーシュートやアンダーシュートは、電磁波ノイズの原因となる。
【００２６】
本発明に係るスイッチング電源回路では、第一トランジスタと第二トランジスタとの中点に上記チップ電子部品が挿入されており、第一端子電極と第三端子電極との間の内部導体を介した電流経路のインピーダンスが、第一端子電極と第二端子電極との間の内部導体を介した電流経路のインピーダンスより高くされている。このため、第一コンデンサ、第一トランジスタ、及び第二トランジスタによるループに、第一端子電極、内部導体、及び第三端子電極による電流経路が挿入されることとなり、当該ループのインピーダンスが高く、上記ループでの共振の発生が抑制される。この結果、本発明に係るスイッチング電源回路によれば、電磁波ノイズの発生を抑制することができる。
【００２７】
第一トランジスタと第二トランジスタとの中点に上記チップ電子部品が挿入されているので、負荷への電力供給ラインに、第一端子電極、内部導体、及び第二端子電極による電流経路が挿入されることとなる。第一端子電極、内部導体、及び第二端子電極による電流経路は、第一端子電極、内部導体、及び第三端子電極による電流経路よりもインピーダンスが低い。このため、第一端子電極、内部導体、及び第二端子電極による電流経路にて電力が消費されるのを抑制することができる。
【００２８】
本発明に係るスイッチング電源回路は、直流電圧発生源に並列に接続された第一コンデンサと、直流電圧発生源の正極に接続された第一トランジスタと、第一トランジスタと直流電圧発生源の負極との間に接続されており、第一トランジスタと交互に導通される第二トランジスタと、第一トランジスタと第二トランジスタとの中点に挿入されたチップ電子部品と、チップ電子部品に一端が接続されたインダクタと、インダクタの他端に一端が接続され、他端が直流電圧発生源の負極に接続された第二コンデンサと、を備えており、チップ電子部品は、フェライト材料を含有する素体と、素体の表面に配置された第一端子電極、第二端子電極、第三端子電極、及び第四端子電極と、素体内に配置され、第一端子電極と第二端子電極とに物理的に接続される第一内部導体と、素体内に配置され、第三端子電極と第四端子電極とに物理的に接続される第二内部導体と、を有し、第一トランジスタとチップ電子部品の第一端子電極とが接続され、第二トランジスタとチップ電子部品の第四端子電極とが接続され、インダクタの一端とチップ電子部品の第二及び第三端子電極とが接続されていることを特徴とする。
【００２９】
本発明に係るスイッチング電源回路では、チップ電子部品において、第一端子電極と第四端子電極とが、第一内部導体、第二端子電極、インダクタとの接続点、第三端子電極、及び第二内部導体を介して電気的に接続されることとなり、第一端子電極と第四端子電極との間の電流経路が比較的長くなる。このため、インピーダンスの制御をより一層広範囲に行うことができる。
【００３０】
本発明に係るスイッチング電源回路では、第一コンデンサ、第一トランジスタ、及び第二トランジスタによるループに、第一端子電極と第四端子電極との間の電流経路が挿入されることとなり、当該ループのインピーダンスが高く、上記ループでの共振の発生が抑制される。このため、電磁波ノイズの発生を抑制することができる。
【００３１】
ところで、負荷への電力供給ラインに、第一端子電極、第一内部導体、及び第二端子電極による電流経路が挿入されることとなる。第一端子電極、第一内部導体、及び第二端子電極による電流経路は、第一端子電極と第四端子電極との間の電流経路よりもインピーダンスが低い。このため、第一端子電極、第一内部導体、及び第二端子電極による電流経路にて電力が消費されるのを抑制できる。
【００３２】
本発明に係るスイッチング電源回路は、直流電圧発生源に並列に接続された第一コンデンサと、第一コンデンサと直列に挿入された請求項１に記載のチップ電子部品と、直流電圧発生源の正極に接続された第一トランジスタと、第一トランジスタと直流電圧発生源の負極との間に接続されており、第一トランジスタと交互に導通される第二トランジスタと、第一トランジスタと第二トランジスタとの中点に一端が接続されたインダクタと、インダクタの他端に一端が接続され、他端が直流電圧発生源の負極に接続された第二コンデンサと、を備えており、第一コンデンサとチップ電子部品の第一端子電極とが接続され、チップ電子部品の第二及び第三端子電極のうち少なくとも一方の端子電極が直流電圧発生源の負極に接続されていることを特徴とする。
【００３３】
本発明に係るスイッチング電源回路では、上記チップ電子部品を備えている。上記チップ電子部品は、上述したように、インピーダンスが異なる少なくとも二つの電流経路を有するため、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。
【００３４】
本発明に係るスイッチング電源回路では、第一コンデンサ、第一トランジスタ、及び第二トランジスタによるループに、上記チップ電子部品が挿入されることとなり、当該ループのインピーダンスが高く、上記ループでの共振の発生が抑制される。このため、電磁波ノイズの発生を抑制することができる。また、チップ電子部品における直流電圧発生源の負極に接続される端子電極の数を変更することにより、上記ループに挿入されることとなるインピーダンスの値を調節することができる。
【発明の効果】
【００３５】
部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことが可能なチップ電子部品、チップ電子部品の実装構造、及びスイッチング電源回路を提供することができる。
【図面の簡単な説明】
【００３６】
【図１】第１実施形態に係るチップ電子部品を示す斜視図である。
【図２】素体及び内部導体の構成を示す分解斜視図である。
【図３】電流経路を説明するための図である。
【図４】電流経路を説明するための図である。
【図５】第２実施形態に係るチップ電子部品を示す斜視図である。
【図６】素体及び内部導体の構成を示す分解斜視図である。
【図７】電流経路を説明するための図である。
【図８】電流経路を説明するための図である。
【図９】第２実施形態に係るチップ電子部品の変形例を示す分解斜視図である。
【図１０】第３実施形態に係るチップ電子部品を示す斜視図である。
【図１１】素体及び内部導体の構成を示す分解斜視図である。
【図１２】電流経路を説明するための図である。
【図１３】第４実施形態に係るチップ電子部品を示す斜視図である。
【図１４】素体及び内部導体の構成を示す分解斜視図である。
【図１５】電流経路を説明するための図である。
【図１６】第５実施形態に係るチップ電子部品を示す斜視図である。
【図１７】素体及び内部導体の構成を示す分解斜視図である。
【図１８】電流経路を説明するための図である。
【図１９】第５実施形態に係るチップ電子部品の変形例を示す斜視図である。
【図２０】素体及び内部導体の構成を示す分解斜視図である。
【図２１】第５実施形態に係るチップ電子部品の変形例を示す斜視図である。
【図２２】素体及び内部導体の構成を示す分解斜視図である。
【図２３】第６実施形態に係るチップ電子部品の実装構造を説明するための図である。
【図２４】第７実施形態に係るチップ電子部品の実装構造を説明するための図である。
【図２５】チップ電子部品を示す斜視図である。
【図２６】素体及び内部導体の構成を示す分解斜視図である。
【図２７】電流経路を説明するための図である。
【図２８】チップ電子部品の変形例を説明するための分解斜視図である。
【図２９】チップ電子部品の変形例を説明するための分解斜視図である。
【図３０】チップ電子部品の変形例を説明するための分解斜視図である。
【図３１】第７実施形態に係るチップ電子部品の実装構造の変形例における電流経路を説明するための図である。
【図３２】第８実施形態に係るチップ電子部品の実装構造を説明するための図である。
【図３３】第８実施形態に係るチップ電子部品の実装構造の変形例を説明するための図である。
【図３４】第８実施形態に係るチップ電子部品の実装構造の変形例を説明するための図である。
【図３５】第９実施形態に係るスイッチング電源回路の構成を示す図である。
【図３６】第９実施形態に係るスイッチング電源回路の変形例の構成を示す図である。
【図３７】第９実施形態に係るスイッチング電源回路の変形例の構成を示す図である。
【図３８】第９実施形態に係るスイッチング電源回路の変形例の構成を示す図である。
【図３９】第１０実施形態に係るスイッチング電源回路の構成を示す図である。
【図４０】第１０実施形態に係るスイッチング電源回路の構成を示す図である。
【図４１】第１０実施形態に係るスイッチング電源回路の構成を示す図である。
【図４２】第１１実施形態に係るスイッチング電源回路の構成を示す図である。
【図４３】第１１実施形態に係るスイッチング電源回路の構成を示す図である。
【発明を実施するための形態】
【００３７】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００３８】
（第１実施形態）
まず、図１〜図４を参照して、第１実施形態に係るチップ電子部品ＥＣ１の構成を説明する。図１は、第１実施形態に係るチップ電子部品を示す斜視図である。図２は、素体及び内部導体の構成を示す分解斜視図である。図３及び図４は、電流経路を説明するための図である。
【００３９】
チップ電子部品ＥＣ１は、図１に示されるように、素体３、第一端子電極１１、第二端子電極１３、第三端子電極１５、及び第四端子電極１７を備えている。
【００４０】
素体３は略直方体状を呈しており、第一主面３ａ、第二主面３ｂ、第一側面３ｃ、第二側面３ｄ、第三側面３ｅ、及び第四側面３ｆを有している。第一及び第二主面３ａ，３ｂは、互いに対向しており、略長方形状を呈している。第一及び第二側面３ｃ，３ｄは、第一及び第二主面３ａ，３ｂ間を連結するように第一及び第二主面３ａ，３ｂの短辺方向に伸びており、互いに対向している。第三及び第四側面３ｅ，３ｆは、第一及び第二主面３ａ，３ｂ間を連結するように第一及び第二主面３ａ，３ｂの長辺方向に伸びており、互いに対向している。
【００４１】
素体３は、図２に示されるように、複数の絶縁体層５を有している。素体３は、複数の絶縁体層５が第一主面３ａと第二主面３ｂが対向する方向に積層されることにより構成されている。各絶縁体層５は、フェライト（たとえば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト、Ｎｉ−Ｃｕ−Ｚｎ−Ｍｇ系フェライト、Ｃｕ−Ｚｎ系フェライト、又は、Ｎｉ−Ｃｕ系フェライトなど）材料を含むグリーンシートの焼結体から構成される。実際のチップ電子部品ＥＣ１では、各絶縁体層５は、互いの間の境界が視認できない程度に一体化されている。
【００４２】
第一端子電極１１は、第一側面３ｃに配置されている。第二端子電極１３は、第三側面３ｅにおける第一及び第二主面３ａ，３ｂの長辺方向での中央部に配置されている。第三端子電極１５は、第二側面３ｄに配置されている。第四端子電極１７は、第四側面３ｆにおける第一及び第二主面３ａ，３ｂの長辺方向での中央部に配置されている。第一端子電極１１と第三端子電極１５とは、第一及び第二主面３ａ，３ｂの長辺方向（素体３の長手方向）で互いに対向している。第二端子電極１３と第四端子電極１７とは、第一及び第二主面３ａ，３ｂの短辺方向（素体３の短手方向）で互いに対向している。
【００４３】
第一〜第四端子電極１１〜１７は、たとえば導電性金属粉末及びガラスフリットを含む導電性ペーストを素体３の外表面に付与し、焼き付けることによって形成される。必要に応じて、形成された第一〜第四端子電極１１〜１７の上にめっき層が形成されることもある。
【００４４】
チップ電子部品ＥＣ１は、図２に示されるように、内部導体７を備えている。内部導体７は、第一及び第二主面３ａ，３ｂの長辺方向に伸びる導体部分７ａと、第一及び第二主面３ａ，３ｂの短辺方向に伸びる導体部分７ｂと、を有している。内部導体７は、積層型の電気素子の内部電極として通常用いられる導電性材料（たとえば、Ａｇなど）からなる。内部導体７は、上記導電性材料を含む導電性ペーストの焼結体として構成される。
【００４５】
導体部分７ａは、その端が第一及び第二側面３ｃ，３ｄにそれぞれ露出している。導体部分７ａは、第一及び第三端子電極１１，１５に物理的且つ電気的に接続されている。導体部分７ａの端は、第一及び第三端子電極１１，１５との接続を確実に行うため、幅広とされている。導体部分７ｂは、その端が第三及び第四側面３ｅ，３ｆにそれぞれ露出している。導体部分７ｂは、第二及び第四端子電極１３，１７に物理的且つ電気的に接続されている。これにより、内部導体７は、第一〜第四端子電極１１〜１７と物理的且つ電気的に接続されることとなる。導体部分７ａの長さは、導体部分７ｂの長さより長く設定されている。導体部分７ａの幅は、導体部分７ｂの幅より狭く設定されている。
【００４６】
続いて、図３及び図４を参照して、チップ電子部品ＥＣ１における電流経路を説明する。
【００４７】
図３に示されたチップ電子部品ＥＣ１では、たとえば、第一端子電極１１が入力端子電極として機能し、第二〜第四端子電極１３〜１７が出力端子電極として機能する。このとき、チップ電子部品ＥＣ１には、３つの電流経路ＣＰ１ａ〜ＣＰ１ｃが形成される。電流経路ＣＰ１ａは、第一端子電極１１と第三端子電極１５との間の内部導体７（導体部分７ａ）を介した電流経路である。電流経路ＣＰ１ｂは、第一端子電極１１と第二端子電極１３との間の内部導体７（導体部分７ａ，７ｂ）を介した電流経路である。電流経路ＣＰ１ｃは、第一端子電極１１と第四端子電極１７との間の内部導体７（導体部分７ａ，７ｂ）を介した電流経路である。電流経路ＣＰ１ａは、導体部分７ａが導体部分７ｂよりも長く且つ幅狭であることから、電流経路ＣＰ１ｂ，ＣＰ１ｃよりもインピーダンスが高い。
【００４８】
図４に示されたチップ電子部品ＥＣ１では、たとえば、第二端子電極１３が入力端子電極として機能し、第一端子電極１１、第三端子電極１５、及び第四端子電極１７が出力端子電極として機能する。このとき、チップ電子部品ＥＣ１には、３つの電流経路ＣＰ２ａ〜ＣＰ２ｃが形成される。電流経路ＣＰ２ａは、第二端子電極１３と第四端子電極１７との間の内部導体７（導体部分７ｂ）を介した電流経路である。電流経路ＣＰ２ｂは、第二端子電極１３と第一端子電極１１との間の内部導体７（導体部分７ａ，７ｂ）を介した電流経路である。電流経路ＣＰ２ｃは、第二端子電極１３と第三端子電極１５との間の内部導体７（導体部分７ａ，７ｂ）を介した電流経路である。電流経路ＣＰ２ａは、導体部分７ｂが導体部分７ａよりも短く且つ幅広であることから、電流経路ＣＰ２ｂ，ＣＰ２ｃよりもインピーダンスが低い。
【００４９】
以上のように、本実施形態では、素体３がフェライト材料を含有するため、チップ電子部品ＥＣ１がフェライトチップビーズインダクタとして機能することとなる。内部導体７が、第一〜第四端子電極１１〜１７に電気的に接続されており、電流経路ＣＰ１ａは、電流経路ＣＰ１ｂ，ＣＰ１ｃよりもインピーダンスが高い。また、電流経路ＣＰ２ａは、電流経路ＣＰ２ｂ，ＣＰ２ｃよりもインピーダンスが低い。更には、電流経路ＣＰ１ａは、電流経路ＣＰ２ａよりもインピーダンスが高い。このように、チップ電子部品ＥＣ１は、インピーダンスが異なる複数の電流経路（たとえば、電流経路ＣＰ１ａ〜ＣＰ１ｃ，ＣＰ２ａ〜ＣＰ２ｃ）を有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。
【００５０】
本実施形態では、内部導体７が、第一〜第四端子電極１１〜１７に物理的に接続されている。これにより、チップ電子部品ＥＣ１のインピーダンスを小さくできる。
【００５１】
本実施形態では、導体部分７ａの長さと導体部分７ｂの長さとが異なることから、内部導体７は、第一端子電極１１と第二端子電極１３との間の電流経路の長さと、第一端子電極１１と第三端子電極１５との間の電流経路の長さと、が異なっている。また、内部導体７は、第一端子電極１１と第二端子電極１３との間の電流経路の長さと、第二端子電極１３と第四端子電極１７との間の電流経路の長さと、も異なっている。これらにより、インピーダンスの制御をより一層容易で且つ広範囲に行うことができる。
【００５２】
本実施形態では、導体部分７ａの幅と導体部分７ｂの幅とが異なることから、内部導体７は、第一端子電極１１と第二端子電極１３との間の電流経路の幅と、第一端子電極１１と第三端子電極１５との間の電流経路の幅と、が異なっている。また、内部導体７は、第一端子電極１１と第二端子電極１３との間の電流経路の幅と、第二端子電極１３と第四端子電極１７との間の電流経路の幅と、も異なっている。これらにより、インピーダンスの制御をより一層容易で且つ広範囲に行うことができる。
【００５３】
本実施形態では、素体３は、第一及び第二主面３ａ，３ｂと、第一及び第二側面３ｃ，３ｄと、第三及び第四側面３ｅ，３ｆと、を有し、第一〜第四端子電極１１〜１７はそれぞれ異なる側面に配置されている。これにより、素体３の長手方向に延びることとなる電流経路ＣＰ１ａのインピーダンスが高くなる。すなわち、素体３の形状に起因して、電流経路ＣＰ１ａ〜ＣＰ１ｃ，ＣＰ２ａ〜ＣＰ２ｃのインピーダンスを異ならせることができる。
【００５４】
（第２実施形態）
次に、図５〜図８を参照して、第２実施形態に係るチップ電子部品ＥＣ２の構成を説明する。図５は、第２実施形態に係るチップ電子部品を示す斜視図である。図６は、素体及び内部導体の構成を示す分解斜視図である。図７及び図８は、電流経路を説明するための図である。
【００５５】
図５に示されるように、チップ電子部品ＥＣ２は、チップ電子部品ＥＣ１と同じく、素体３、第一端子電極１１、第二端子電極１３、第三端子電極１５、及び第四端子電極１７を備えている。
【００５６】
チップ電子部品ＥＣ２は、図６に示されるように、内部導体として第一内部導体２１と第二内部導体２３とを備えている。第一内部導体２１と第二内部導体２３とは、同じ層（面内）に位置している。
【００５７】
第一内部導体２１は、第一及び第二主面３ａ，３ｂの長辺方向に伸びる導体部分２１ａと、第一及び第二主面３ａ，３ｂの短辺方向に伸びる導体部分２１ｂと、を有している。第二内部導体２３は、第一及び第二主面３ａ，３ｂの長辺方向に伸びる導体部分２３ａと、第一及び第二主面３ａ，３ｂの短辺方向に伸びる導体部分２３ｂと、を有している。第一及び第二内部導体２１，２３は、内部導体７と同じく、積層型の電気素子の内部電極として通常用いられる導電性材料（たとえば、Ａｇなど）からなる。第一及び第二内部導体２１，２３も、上記導電性材料を含む導電性ペーストの焼結体として構成される。
【００５８】
導体部分２１ａは、その端が第一側面３ｃに露出している。導体部分２１ａは、第一端子電極１１に物理的且つ電気的に接続されている。導体部分２１ａの端は、第一端子電極１１との接続を確実に行うため、幅広とされている。導体部分２１ｂは、その端が第三及び第四側面３ｅ，３ｆにそれぞれ露出している。導体部分２１ｂは、第二及び第四端子電極１３，１７に物理的且つ電気的に接続されている。これにより、第一内部導体２１は、第一端子電極１１、第二端子電極１３、及び第四端子電極１７と物理的且つ電気的に接続されることとなる。
【００５９】
導体部分２３ａは、その端が第二側面３ｄに露出している。導体部分２３ａは、第三端子電極１５に物理的且つ電気的に接続されている。導体部分２３ａの端は、第三端子電極１５との接続を確実に行うため、幅広とされている。導体部分２３ｂは、その端が第三及び第四側面３ｅ，３ｆにそれぞれ露出している。導体部分２３ｂは、第二及び第四端子電極１３，１７に物理的且つ電気的に接続されている。これにより、第二内部導体２３は、第二〜第四端子電極１３〜１７と物理的且つ電気的に接続されることとなる。
【００６０】
続いて、図７及び図８を参照して、チップ電子部品ＥＣ２における電流経路を説明する。
【００６１】
図７に示されたチップ電子部品ＥＣ２では、たとえば、第一端子電極１１が入力端子電極として機能し、第二〜第四端子電極１３〜１７が出力端子電極として機能する。このとき、チップ電子部品ＥＣ２には、３つの電流経路ＣＰ３ａ〜ＣＰ３ｃが形成される。電流経路ＣＰ３ａは、第一端子電極１１と第三端子電極１５との間の、第一及び第二内部導体２１，２３と第二端子電極１３とを介した電流経路である。電流経路ＣＰ１ｂは、第一端子電極１１と第二端子電極１３との間の第一内部導体２１を介した電流経路である。電流経路ＣＰ１ｃは、第一端子電極１１と第四端子電極１７との間の第一内部導体２１を介した電流経路である。電流経路ＣＰ３ａは、第二内部導体２３と第二端子電極１３とを介している分、電流経路ＣＰ３ｂ，ＣＰ３ｃよりも長く、インピーダンスが高い。
【００６２】
図８に示されたチップ電子部品ＥＣ２では、たとえば、第二端子電極１３が入力端子電極として機能し、第一端子電極１１、第三端子電極１５、及び第四端子電極１７が出力端子電極として機能する。このとき、チップ電子部品ＥＣ２には、３つの電流経路ＣＰ４ａ〜ＣＰ４ｃが形成される。電流経路ＣＰ４ａは、第二端子電極１３と第四端子電極１７との間の第一及び第二内部導体２１，２３（導体部分２１ｂ，２３ｂ）を介した電流経路である。電流経路ＣＰ４ｂは、第二端子電極１３と第一端子電極１１との間の第一内部導体２１を介した電流経路である。電流経路ＣＰ４ｃは、第二端子電極１３と第三端子電極１５との間の第二内部導体２３を介した電流経路である。電流経路ＣＰ４ａは、電流経路ＣＰ４ｂ，ＣＰ４ｃよりも経路長さが短く、インピーダンスが低い。
【００６３】
以上のように、本実施形態でも、チップ電子部品ＥＣ２がフェライトチップビーズインダクタとして機能することとなる。電流経路ＣＰ３ａは、電流経路ＣＰ３ｂ，ＣＰ３ｃよりもインピーダンスが高い。また、電流経路ＣＰ４ａは、電流経路ＣＰ４ｂ，ＣＰ４ｃよりもインピーダンスが低い。更には、電流経路ＣＰ３ａは、電流経路ＣＰ４ａよりもインピーダンスが高い。このように、チップ電子部品ＥＣ２は、インピーダンスが異なる複数の電流経路（たとえば、電流経路ＣＰ３ａ〜ＣＰ３ｃ，ＣＰ４ａ〜ＣＰ４ｃ）を有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。
【００６４】
本実施形態では、内部導体として、第一内部導体２１と第二内部導体２３とを備えており、第一端子電極１１と第三端子電極１５とが、第一及び第二内部導体２１，２３と第二端子電極１３（第四端子電極１７）とを介して電気的に接続されている。これにより、第一端子電極１１と第三端子電極１５との間の電流経路ＣＰ３ａが比較的長くなる。したがって、チップ電子部品ＥＣ２によれば、インピーダンスの制御をより一層広範囲に行うことができる。
【００６５】
本実施形態の変形例として、図９に示されるように、第一内部導体２１と第二内部導体２３とは、異なる層に位置していてもよい。図９は、変形例を説明するための分解斜視図である。
【００６６】
（第３実施形態）
次に、図１０〜図１２を参照して、第３実施形態に係るチップ電子部品ＥＣ３の構成を説明する。図１０は、第３実施形態に係るチップ電子部品を示す斜視図である。図１１は、素体及び内部導体の構成を示す分解斜視図である。図１２は、電流経路を説明するための図である。
【００６７】
図１０に示されるように、チップ電子部品ＥＣ３は、素体３、第一端子電極１１、第二端子電極１３、第三端子電極１５、及び第四端子電極１７を備えている。本実施形態では、第一及び第二主面３ａ，３ｂは、略正方形状を呈している。
【００６８】
チップ電子部品ＥＣ３は、図１１に示されるように、内部導体３１を備えている。内部導体３１は、略正方形状の導体部分３１ａと、導体部分３１ａから各側面３ｃ〜３ｆに向けて伸びる４つの導体部分３１ｂと、を有している。内部導体３１は、内部導体７などと同じく、積層型の電気素子の内部電極として通常用いられる導電性材料（たとえば、Ａｇなど）からなる。内部導体３１も、上記導電性材料を含む導電性ペーストの焼結体として構成される。
【００６９】
導体部分３１ｂの端部は、各側面３ｃ〜３ｆに露出している。導体部分３１ｂは、第一〜第四端子電極１１〜１７に物理的且つ電気的に接続されている。これにより、内部導体３１は、第一〜第四端子電極１１〜１７と物理的且つ電気的に接続されることとなる。
【００７０】
続いて、図１２を参照して、チップ電子部品ＥＣ３における電流経路を説明する。
【００７１】
図１２に示されたチップ電子部品ＥＣ３では、たとえば、第一端子電極１１が入力端子電極として機能し、第二〜第四端子電極１３〜１７が出力端子電極として機能する。このとき、チップ電子部品ＥＣ３には、３つの電流経路ＣＰ５ａ〜ＣＰ５ｃが形成される。電流経路ＣＰ５ａは、第一端子電極１１と第三端子電極１５との間の内部導体３１を介した電流経路である。電流経路ＣＰ５ｂは、第一端子電極１１と第二端子電極１３との間の内部導体３１を介した電流経路である。電流経路ＣＰ５ｃは、第一端子電極１１と第四端子電極１７との間の内部導体３１を介した電流経路である。電流経路ＣＰ５ａは、電流経路ＣＰ５ｂ，ＣＰ５ｃよりも長く、インピーダンスが高い。
【００７２】
以上のように、本実施形態でも、チップ電子部品ＥＣ３がフェライトチップビーズインダクタとして機能することとなる。電流経路ＣＰ５ａは、電流経路ＣＰ５ｂ，ＣＰ５ｃよりもインピーダンスが高い。このように、チップ電子部品ＥＣ３は、インピーダンスが異なる複数の電流経路（たとえば、電流経路ＣＰ５ａ〜ＣＰ５ｃ）を有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。
【００７３】
本実施形態では、素体３の第一及び第二主面３ａ，３ｂが略正方形状を呈している。このため、第一主面３ａ又は第二主面３ｂを実装面としてチップ電子部品ＥＣ３を実装する場合、当該チップ電子部品ＥＣ３を実装する際の方向性がなくなり、実装の作業性を向上させることができる。
【００７４】
（第４実施形態）
次に、図１３〜図１５を参照して、第４実施形態に係るチップ電子部品ＥＣ４の構成を説明する。図１３は、第４実施形態に係るチップ電子部品を示す斜視図である。図１４は、素体及び内部導体の構成を示す分解斜視図である。図１５は、電流経路を説明するための図である。
【００７５】
図１３に示されるように、チップ電子部品ＥＣ４は、素体３、第一端子電極１１、第二端子電極１３、第三端子電極１５、及び第四端子電極１７を備えている。本実施形態では、第一及び第二主面３ａ，３ｂは、略正方形状を呈している。
【００７６】
チップ電子部品ＥＣ４は、図１４に示されるように、内部導体３３を備えている。内部導体３３は、内部導体７などと同じく、積層型の電気素子の内部電極として通常用いられる導電性材料（たとえば、Ａｇなど）からなる。内部導体３３も、上記導電性材料を含む導電性ペーストの焼結体として構成される。
【００７７】
内部導体３３は、円環形状の導体部分３３ａと、導体部分３３ａから各側面３ｃ〜３ｆに向けて伸びる４つの導体部分３３ｂと、を有している。導体部分３３ｂの端部は、各側面３ｃ〜３ｆに露出している。導体部分３３ｂは、第一〜第四端子電極１１〜１７に物理的且つ電気的に接続されている。これにより、内部導体３１は、第一〜第四端子電極１１〜１７と物理的且つ電気的に接続されることとなる。
【００７８】
続いて、図１５を参照して、チップ電子部品ＥＣ４における電流経路を説明する。
【００７９】
図１５に示されたチップ電子部品ＥＣ４では、たとえば、第一端子電極１１が入力端子電極として機能し、第二〜第四端子電極１３〜１７が出力端子電極として機能する。このとき、チップ電子部品ＥＣ４には、３つの電流経路ＣＰ６ａ〜ＣＰ６ｃが形成される。電流経路ＣＰ６ａは、第一端子電極１１と第三端子電極１５との間の内部導体３３を介した電流経路である。電流経路ＣＰ６ｂは、第一端子電極１１と第二端子電極１３との間の内部導体３３を介した電流経路である。電流経路ＣＰ６ｃは、第一端子電極１１と第四端子電極１７との間の内部導体３３を介した電流経路である。電流経路ＣＰ６ａは、電流経路ＣＰ６ｂ，ＣＰ６ｃよりも長く、インピーダンスが高い。
【００８０】
以上のように、本実施形態でも、チップ電子部品ＥＣ４がフェライトチップビーズインダクタとして機能することとなる。電流経路ＣＰ６ａは、電流経路ＣＰ６ｂ，ＣＰ６ｃよりもインピーダンスが高い。このように、チップ電子部品ＥＣ４は、インピーダンスが異なる複数の電流経路（たとえば、電流経路ＣＰ６ａ〜ＣＰ６ｃ）を有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。
【００８１】
本実施形態では、第３実施形態と同じく、第一主面３ａ又は第二主面３ｂを実装面としてチップ電子部品ＥＣ４を実装する場合、当該チップ電子部品ＥＣ４を実装する際の方向性がなくなり、実装の作業性を向上させることができる。
【００８２】
（第５実施形態）
まず、図１６〜図１８を参照して、第５実施形態に係るチップ電子部品ＥＣ５の構成を説明する。図１６は、第５実施形態に係るチップ電子部品を示す斜視図である。図１７は、素体及び内部導体の構成を示す分解斜視図である。図１８は、電流経路を説明するための図である。
【００８３】
チップ電子部品ＥＣ５は、図１６に示されるように、素体３、第一端子電極１１、第二端子電極１３、及び第三端子電極１５を備えている。第一端子電極１１、第二端子電極１３、及び第三端子電極１５は、第一〜第四側面３ｃ〜３ｆのうち一つの側面（たとえば、第四側面３ｆ）に配置されている。
【００８４】
チップ電子部品ＥＣ５は、図１７に示されるように、内部導体として第一内部導体４１と第二内部導体４３とを備えている。第一内部導体４１と第二内部導体４３とは、異なる層に位置している。第一及び第二内部導体４１，４３は、内部導体７などと同じく、積層型の電気素子の内部電極として通常用いられる導電性材料（たとえば、Ａｇなど）からなる。第一及び第二内部導体４１，４３も、上記導電性材料を含む導電性ペーストの焼結体として構成される。
【００８５】
第一及び第二内部導体４１，４３は、その端が第四側面３ｆに露出している。第一内部導体４１は、第一端子電極１１と第二端子電極１３とに物理的且つ電気的に接続されている。第二内部導体４３は、第二端子電極１３と第三端子電極１５とに物理的且つ電気的に接続されている。
【００８６】
続いて、図１８を参照して、チップ電子部品ＥＣ５における電流経路を説明する。図１８では、説明のため、内部導体４１，４３や端子電極１１〜１５を図面上で併置している。
【００８７】
図１８に示されたチップ電子部品ＥＣ５では、たとえば、第一端子電極１１が入力端子電極として機能し、第二及び第三端子電極１３，１５が出力端子電極として機能する。このとき、チップ電子部品ＥＣ５には、２つの電流経路ＣＰ７ａ，ＣＰ７ｂが形成される。電流経路ＣＰ７ａは、第一端子電極１１と第三端子電極１５との間の、第一及び第二内部導体４１，４３と第二端子電極１３とを介した電流経路である。電流経路ＣＰ７ｂは、第一端子電極１１と第二端子電極１３との間の第一内部導体４１を介した電流経路である。電流経路ＣＰ７ａは、第二内部導体４３と第二端子電極１３とを介している分、電流経路ＣＰ３ｂよりも長く、インピーダンスが高い。
【００８８】
以上のように、本実施形態でも、チップ電子部品ＥＣ５がフェライトチップビーズインダクタとして機能することとなる。電流経路ＣＰ７ａは、電流経路ＣＰ７ｂよりもインピーダンスが高い。このように、チップ電子部品ＥＣ５は、インピーダンスが異なる複数の電流経路（たとえば、電流経路ＣＰ７ａ，ＣＰ７ｂ）を有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。
【００８９】
本実施形態では、内部導体として、第一内部導体４１と第二内部導体４３とを備えており、第一端子電極１１と第三端子電極１５とが、第一及び第二内部導体４１，４３と第二端子電極１３とを介して電気的に接続されている。これにより、第一端子電極１１と第三端子電極１５との間の電流経路ＣＰ７ａが比較的長くなる。したがって、チップ電子部品ＥＣ５によれば、インピーダンスの制御をより一層広範囲に行うことができる。
【００９０】
本実施形態では、第一端子電極１１、第二端子電極１３、及び第三端子電極１５が、素体３の同じ表面（第四側面３ｆ）に配置されている。これにより、チップ電子部品ＥＣ５によれば、実装の作業性を向上させることができる。チップ電子部品ＥＣ５では、第一及び第二主面３ａ，３ｂだけでなく、第一端子電極１１、第二端子電極１３、及び第三端子電極１５が配置された側面（本実施形態では、第四側面３ｆ）も実装面として使用できる。
【００９１】
続いて、図１９〜図２２を参照して、チップ電子部品ＥＣ５の変形例を説明する。図１９は、第５実施形態に係るチップ電子部品の変形例を示す斜視図である。図２０は、素体及び内部導体の構成を示す分解斜視図である。図２１は、第５実施形態に係るチップ電子部品の変形例を示す斜視図である。図２２は、素体及び内部導体の構成を示す分解斜視図である。
【００９２】
図１９に示された変形例は、第一端子電極１１、第二端子電極１３、及び第三端子電極１５が、第一〜第四側面３ｃ〜３ｆのうち互いに対向する二つの側面（たとえば、第一側面３ｃ及び第二側面３ｄ）に配置されている。第二側面３ｄに配置された第一〜第三端子電極１１，１３，１５に対しても、図２０に示されるように、第一及び第二内部導体４１，４３が接続されている。
【００９３】
図２１に示された変形例は、第一端子電極１１、第二端子電極１３、及び第三端子電極１５が、第一〜第四側面３ｃ〜３ｆにそれぞれ配置されている。各側面３ｃ〜３ｆに配置された第一〜第三端子電極１１，１３，１５に対しても、図２２に示されているように、第一及び第二内部導体４１，４３が接続されている。
【００９４】
いずれの変形例においても、チップ電子部品ＥＣ５がフェライトチップビーズインダクタとして機能し、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。
【００９５】
（第６実施形態）
次に、図２３を参照して、第６実施形態に係るチップ電子部品ＥＣ１の実装構造を説明する。図２３は、第６実施形態に係るチップ電子部品の実装構造を説明するための図である。
【００９６】
本実施形態では、チップ電子部品ＥＣ１が回路Ｃ１に挿入されている。回路Ｃ１は、第一線路Ｃ１ａ、第二線路Ｃ１ｂ、及び第三線路Ｃ１ｃを備えている。第一線路Ｃ１ａは、チップ電子部品ＥＣ１の第一端子電極１１に物理的に接続されている。第二線路Ｃ１ｂは、チップ電子部品ＥＣ１の第二端子電極１３に物理的に接続されている。第三線路Ｃ１ｃは、チップ電子部品ＥＣ１の第三端子電極１５に物理的に接続されている。これらにより、内部導体７は、第一〜第三線路Ｃ１ａ，Ｃ１ｂ，Ｃ１ｃに電気的に接続されることとなる。各線路Ｃ１ａ，Ｃ１ｂ，Ｃ１ｃと各端子電極１１，１３，１５との接続は、はんだ実装などにより実現される。第四端子電極１７には、回路Ｃ１の線路が接続されていない。
【００９７】
図２３に示された実装構造において、たとえば、第一線路Ｃ１ａを通してチップ電子部品ＥＣ１に電流が入力され、チップ電子部品ＥＣ１から第二又は第三線路Ｃ１ｂ，Ｃ１ｃに電流が出力されるとする。すなわち、第一端子電極１１が入力端子電極として機能し、第二及び第三端子電極１３，１５が出力端子電極として機能する。上述したように、電流経路ＣＰ１ａは、電流経路ＣＰ１ｂよりもインピーダンスが高い。したがって、第一線路Ｃ１ａと第三線路Ｃ１ｃとの間の電流経路のインピーダンスは、第一線路Ｃ１ａと第二線路Ｃ１ｂとの間の電流経路のインピーダンスよりも高い。なお、第一線路Ｃ１ａと第三線路Ｃ１ｃとの間の電流経路のインピーダンスは、第二線路Ｃ１ｂと第三線路Ｃ１ｃとの間の電流経路のインピーダンスよりも高い。
【００９８】
以上のように、本実施形態では、インピーダンスが異なる少なくとも二つの電流経路を実装構造が有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。
【００９９】
本実施形態では、チップ電子部品ＥＣ１が回路Ｃ１に挿入された例を示したが、チップ電子部品ＥＣ１の代わりに、チップ電子部品ＥＣ２，ＥＣ３，ＥＣ４，ＥＣ５が回路Ｃ１に挿入されていてもよい。
【０１００】
（第７実施形態）
次に、図２４〜図２７を参照して、第７実施形態に係るチップ電子部品ＥＣ６の実装構造を説明する。図２４は、第７実施形態に係るチップ電子部品の実装構造を説明するための図である。図２５は、チップ電子部品を示す斜視図である。図２６は、素体及び内部導体の構成を示す分解斜視図である。図２７は、電流経路を説明するための図である。
【０１０１】
本実施形態では、チップ電子部品ＥＣ６が回路Ｃ２に挿入されている。回路Ｃ２は、第一線路Ｃ２ａ、第二線路Ｃ２ｂ、及び第三線路Ｃ２ｃを備えている。チップ電子部品ＥＣ６は、図２５にも示されるように、素体３、第一端子電極５１、第二端子電極５３、第三端子電極５５、及び第四端子電極５７を備えている。
【０１０２】
第一端子電極５１と第二端子電極５３とは、第三側面３ｅに配置されている。第一端子電極５１と第二端子電極５３とは、素体３の長手方向に沿って併置されている。第三端子電極５５と第四端子電極５７とは、第四側面３ｆに配置されている。第三端子電極５５と第四端子電極５７とも、素体３の長手方向に沿って併置されている。第一端子電極５１と第四端子電極５７とは、第三側面３ｅと第四側面３ｆとが対向する方向（素体３の短手方向）で互いに対向して配置されている。第二端子電極５３と第三端子電極５５とは、第三側面３ｅと第四側面３ｆとが対向する方向で互いに対向して配置されている。
【０１０３】
第一〜第四端子電極５１〜５７は、たとえば導電性金属粉末及びガラスフリットを含む導電性ペーストを素体１の外表面に付与し、焼き付けることによって形成される。必要に応じて、形成された第一〜第四端子電極５１〜５７の上にめっき層が形成されることもある。
【０１０４】
チップ電子部品ＥＣ６は、図２６に示されるように、第一内部導体６１と第二内部導体６３とを備えている。第一内部導体６１と第二内部導体６３とは同じ層（面内）に位置している。第一内部導体６１の両端は、第三側面３ｅに露出している。第一内部導体６１は、第一及び第二端子電極５１，５３に物理的且つ電気的に接続されている。第二内部導体６３の両端は、第四側面３ｆに露出している。第二内部導体６３は、第三及び第四端子電極５５，５７に物理的且つ電気的に接続されている。第一及び第二内部導体６１，６３は、内部導体７などと同じく、積層型の電気素子の内部電極として通常用いられる導電性材料（たとえば、Ａｇなど）からなる。第一及び第二内部導体６１，６３は、上記導電性材料を含む導電性ペーストの焼結体として構成される。
【０１０５】
図２７に示された実装構造において、たとえば、第一線路Ｃ２ａを通してチップ電子部品ＥＣ６に電流が入力され、チップ電子部品ＥＣ６から第二又は第三線路Ｃ２ｂ，Ｃ２ｃに電流が出力されるとする。すなわち、第一端子電極５１が入力端子電極として機能し、第二及び第四端子電極５３，５７が出力端子電極として機能する。このとき、上記実装構造では、２つの電流経路ＣＰ８ａ，ＣＰ８ｂが形成される。
【０１０６】
電流経路ＣＰ８ａは、第一線路Ｃ２ａと第二線路Ｃ２ｂとの間の、第一端子電極５１、第一内部導体６１、及び第二端子電極５３を介した電流経路である。電流経路ＣＰ８ｂは、第一線路Ｃ２ａと第三線路Ｃ２ｃとの間の、第一端子電極５１、第一内部導体６１、第二端子電極５３、第三端子電極５５、第二内部導体６３、及び第四端子電極５７を介した電流経路である。第二端子電極５３と第三端子電極５５とが第二線路Ｃ２ｂに接続されるため、電流経路ＣＰ８ｂが形成されることとなる。電流経路ＣＰ８ｂは、電流経路ＣＰ８ａよりも長く、インピーダンスが高い。なお、第三線路Ｃ２ｃと第二線路Ｃ２ｂとの間の、第四端子電極５７、第二内部導体６３、及び第三端子電極５５を介した電流経路は、電流経路ＣＰ８ｂよりも短く、インピーダンスが低い。
【０１０７】
以上のように、本実施形態では、インピーダンスが異なる少なくとも二つの電流経路を実装構造が有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。
【０１０８】
チップ電子部品ＥＣ６では、第一端子電極５１と第四端子電極５７とが、第一内部導体６１、第二端子電極５３、第二線路Ｃ２ｂ、第三端子電極５５、及び第二内部導体６３を介して電気的に接続されている。これにより、第一端子電極５１と第四端子電極５７との間の電流経路が比較的長くなるため、インピーダンスの制御をより一層広範囲に行うことができる。
【０１０９】
チップ電子部品ＥＣ６の変形例として、図２８〜図３０に示されるように、第一内部導体６１と第二内部導体６３とは、異なる層に位置していてもよい。図２８〜図３０は、チップ電子部品の変形例を説明するための分解斜視図である。
【０１１０】
たとえば、図３０に示された変形例に係るチップ電子部品ＥＣ６が回路Ｃ２に挿入されている場合に形成される電流経路を、図３１を参照して説明する。図３１は、第７実施形態に係るチップ電子部品の実装構造の変形例における電流経路を説明するための図である。図３１では、説明のため、第一内部導体６１と第二内部導体６３とを図面上で併置している。
【０１１１】
本変形例では、図３１の（ａ）〜（ｃ）に示されるように、３つの電流経路ＣＰ９ａ，ＣＰ９ｂ，ＣＰ９ｃが形成される。電流経路ＣＰ９ａは、第一線路Ｃ２ａと第二線路Ｃ２ｂとの間の、第一端子電極５１、第一内部導体６１、及び第二端子電極５３を介した電流経路である。電流経路ＣＰ９ｂは、第一線路Ｃ２ａと第三線路Ｃ２ｃとの間の、第一端子電極５１、第一内部導体６１、第二端子電極５３、第三端子電極５５、第二内部導体６３、及び第四端子電極５７を介した電流経路である。電流経路ＣＰ９ｃは、第三線路Ｃ２ｃと第二線路Ｃ２ｂとの間の、第四端子電極５７、第二内部導体６３、及び第三端子電極５５を介した電流経路である。電流経路ＣＰ９ｂは、電流経路ＣＰ９ａ，ＣＰ９ｃよりも長く、インピーダンスが高い。
【０１１２】
以上のように、本変形例においても、インピーダンスが異なる少なくとも二つの電流経路を実装構造が有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。
【０１１３】
（第８実施形態）
次に、図３２を参照して、第８実施形態に係るチップ電子部品ＥＣ３の実装構造を説明する。図３２は、第８実施形態に係るチップ電子部品の実装構造を説明するための図である。
【０１１４】
本実施形態では、チップ電子部品ＥＣ３がコンデンサＣＡと直列に接続されている。チップ電子部品ＥＣ３とコンデンサＣＡとは、たとえば、ＩＣ（Integrated  Circuit）チップへの電源ライン間に挿入される。
【０１１５】
コンデンサＣＡは、いわゆる積層チップコンデンサであって、一対の端子電極ＴＥ１，ＴＥ２を備えている。端子電極ＴＥ１は、ランド電極ＬＥ１に物理的且つ電気的に接続されている。端子電極ＴＥ１は、ランド電極ＬＥ２に物理的且つ電気的に接続されている。端子電極ＴＥ１，ＴＥ２とランド電極ＬＥ１，ＬＥ２との接続は、たとえば、はんだ実装により実現される。
【０１１６】
チップ電子部品ＥＣ３の第一端子電極１１は、ランド電極ＬＥ２に物理的且つ電気的に接続されている。これにより、チップ電子部品ＥＣ３とコンデンサＣＡとは、第一端子電極１１がコンデンサＣＡ側となるように直列に接続されることとなる。チップ電子部品ＥＣ３の第三及び第四端子電極１５，１７は、それぞれランド電極ＬＥ３に物理的且つ電気的に接続されている。ここでは、第一端子電極１１が入力端子電極として機能し、第三及び第四端子電極１５，１７が出力端子電極として機能する。各端子電極１１，１５，１７とランド電極ＬＥ２，ＬＥ３との接続は、たとえば、はんだ実装により実現される。
【０１１７】
以上のように、本実施形態では、チップ電子部品ＥＣ３が備えられている。チップ電子部品ＥＣ３は、上述したように、インピーダンスが異なる少なくとも二つの電流経路を有するため、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。
【０１１８】
本実施形態の実装構造では、フェライトチップビーズインダクタとして機能するチップ電子部品ＥＣ３と、コンデンサＣＡとが直列に接続されている。このため、フェライトチップビーズインダクタ（チップ電子部品ＥＣ３）の抵抗成分がコンデンサＣＡの等価直列抵抗として作用する。フェライトチップビーズインダクタの抵抗成分は、直流抵抗成分と高周波帯域で増加する損失との和で構成される。
【０１１９】
したがって、本実施形態の実装構造によれば、高周波帯域でのインピーダンスを増加させることが可能になり、高周波ノイズを好適に除去することが可能となる。一方、フェライトチップビーズインダクタは、低周波帯域では抵抗成分よりもむしろインダクタ成分が機能する。このため、上記実装構造によれば低周波帯域ではインピーダンスを小さく保つことが可能となる。そして、低周波ノイズに対しては、コンデンサＣＡを実装しているため、当該コンデンサＣＡで低周波ノイズが吸収され好適に除去することができる。
【０１２０】
本実施形態では、第三及び第四端子電極１５，１７が出力端子電極として機能しているが、図３３に示されるように、第二及び第三端子電極１３，１５が出力端子電極として機能してもよく、また、第二〜第四端子電極１３〜１７が端子電極として機能してもよい。図３３は、第８実施形態に係るチップ電子部品の実装構造の変形例を説明するための図である。
【０１２１】
図１２に基づいて説明したように、チップ電子部品ＥＣ３では、電流経路ＣＰ５ａが電流経路ＣＰ５ｂ，ＣＰ５ｃよりインピーダンスが高い。したがって、図３３の（ａ）に示された実装構造は、図３２に示された実装構造よりもインピーダンスが高い。図３３の（ｂ）に示された実装構造は、図３２に示された実装構造に比して、電流経路が増えていることから、インピーダンスが低い。
【０１２２】
本実施形態では、コンデンサＣＡの数が一つであるが、図３４に示されるように、コンデンサＣＡの数は複数（たとえば、二つ）であってもよい。図３４は、第８実施形態に係るチップ電子部品の実装構造の変形例を説明するための図である。
【０１２３】
図３４の（ａ）に示された実装構造では、第一端子電極１１及び第二端子電極１３にコンデンサＣＡがそれぞれ接続されている。図３４の（ｂ）に示された実装構造では、第一端子電極１１及び第三端子電極１５にコンデンサＣＡがそれぞれ接続されている。
【０１２４】
（第９実施形態）
次に、図３５を参照して、第９実施形態に係るスイッチング電源回路ＳＳ１を説明する。図３５は、第９実施形態に係るスイッチング電源回路の構成を示す図である。スイッチング電源回路ＳＳ１は、第一コンデンサ７１、第一トランジスタ７３、第二トランジスタ７５、インダクタ７７、及び第二コンデンサ７９を備えている。スイッチング電源回路ＳＳ１は、更に、チップ電子部品ＥＣ１を備えている。スイッチング電源回路ＳＳ１は、降圧型のスイッチング電源回路である。
【０１２５】
第一トランジスタ７３は、直流電圧発生源ＤＶＳの正極に接続されている。第二トランジスタ７５は、直流電圧発生源ＤＶＳの負極と第一トランジスタ７３の間に接続されている。直流電圧発生源ＤＶＳには、第一コンデンサ７１が並列に接続されている。チップ電子部品ＥＣ１は、第一トランジスタ７３と第二トランジスタ７５との間の中点に挿入されている。インダクタ７７は、その一端がチップ電子部品ＥＣ１に接続されている。インダクタ７７の他端には、第二コンデンサ７９の一端が接続されている。第二コンデンサ７９の他端は、直流電圧発生源ＤＶＳの負極に接続されている。スイッチング電源回路ＳＳ１には、第二コンデンサ７９と並列に負荷Ｌが接続される。
【０１２６】
第一トランジスタ７３と第二トランジスタ７５とは、制御回路８１からの制御信号（ゲート信号）によって制御される。制御回路８１は、出力電圧が所望の値となるように、第一及び第二トランジスタ７３，７５をＰＷＭ（Pulse  Width  Modulation）制御する。制御回路８１からの制御信号は、第一及び第二トランジスタ７３，７５のゲート端子にそれぞれ入力される。
【０１２７】
チップ電子部品ＥＣ１の第一端子電極１１は、第一トランジスタ７３のソース端子と接続されている。チップ電子部品ＥＣ１の第三端子電極１５は、第二トランジスタ７５のドレイン端子と接続されている。チップ電子部品ＥＣ１の第二端子電極１３は、インダクタ７７の一端と接続されている。チップ電子部品ＥＣ１では、上述したように、第一端子電極１１と第三端子電極１５との間の内部導体７を介した電流経路のインピーダンスが、第一端子電極１１と第二端子電極１３との間の内部導体７を介した電流経路のインピーダンスよりも高い。
【０１２８】
スイッチング電源回路ＳＳ１では、第一及び第二トランジスタ７３，７５が、制御回路８１からの制御信号からの制御信号それぞれによって、交互に導通される。これにより、第二コンデンサ７９には、略直流の電圧が発生し、負荷Ｌに直流電力が与えられる。
ることができる。
【０１２９】
以上のように、本実施形態では、スイッチング電源回路ＳＳ１がチップ電子部品ＥＣ１を備えている。チップ電子部品ＥＣ１は、上述したように、インピーダンスが異なる少なくとも二つの電流経路を有する。このため、スイッチング電源回路ＳＳ１では、部品数を増やすことなく、インピーダンスの制御が容易に且つ広範囲に行われることとなる。
【０１３０】
スイッチング電源回路ＳＳ１では、直流電圧発生源ＤＶＳに並列に第一コンデンサ７１が接続されているため、第一コンデンサ７１、第一トランジスタ７３、及び第二トランジスタ７５によるループで共振が生じる懼れがある。この共振現象は、各トランジスタ７３，７５からの出力にオーバーシュートやアンダーシュートを生じさせる。出力に生じたオーバーシュートやアンダーシュートは、電磁波ノイズの原因となる。
【０１３１】
本実施形態では、第一トランジスタ７３と第二トランジスタ７５との中点にチップ電子部品ＥＣ１が挿入されており、第一端子電極１１と第三端子電極１５との間の内部導体７を介した電流経路のインピーダンスが、第一端子電極１１と第二端子電極１３との間の内部導体７を介した電流経路のインピーダンスより高くされている。このため、第一コンデンサ７１、第一トランジスタ７３、及び第二トランジスタ７５によるループに、第一端子電極１１、内部導体７、及び第三端子電極１５による電流経路が挿入されることとなり、当該ループのインピーダンスが高く、上記ループでの共振の発生が抑制される。この結果、スイッチング電源回路ＳＳ１によれば、電磁波ノイズの発生を抑制することができる。
【０１３２】
第一トランジスタ７３と第二トランジスタ７５との中点に上記チップ電子部品ＥＣ１が挿入されているので、負荷Ｌへの電力供給ラインに、第一端子電極１１、内部導体７、及び第二端子電極１３による電流経路が挿入されることとなる。第一端子電極１１、内部導体７、及び第二端子電極１３による電流経路は、第一端子電極１１、内部導体７、及び第三端子電極１５による電流経路よりもインピーダンスが低い。このため、第一端子電極１１、内部導体７、及び第二端子電極１３による電流経路にて電力が消費されるのを抑制することができる。
【０１３３】
続いて、図３６〜図３８を参照して、第９実施形態に係るスイッチング電源回路ＳＳ１の変形例を説明する。図３６〜図３８は、第９実施形態に係るスイッチング電源回路の変形例の構成を示す図である。
【０１３４】
図３６に示されたスイッチング電源回路ＳＳ１の変形例では、チップ電子部品ＥＣ１の第四端子電極１７が、インダクタ７７の一端と接続されている。これにより、負荷Ｌへの電力供給ラインに、第一端子電極１１、内部導体７、及び第四端子電極１７による電流経路が挿入されることとなる。第一端子電極１１、内部導体７、及び第四端子電極１７による電流経路も、第一端子電極１１、内部導体７、及び第三端子電極１５による電流経路よりもインピーダンスが低い。
【０１３５】
本変形例では、図３５に示されたスイッチング電源回路ＳＳ１に比して、チップ電子部品ＥＣ１からインダクタ７７へ向かう電流経路が増えることとなり、インピーダンスがより一層低くなる。したがって、スイッチング電源回路ＳＳ１を挿入することによる電力の消費をより一層低く抑制することができる。
【０１３６】
図３７に示されたスイッチング電源回路ＳＳ１の変形例では、チップ電子部品ＥＣ１の代わりに、チップ電子部品ＥＣ５が第一トランジスタ７３と第二トランジスタ７５との間の中点に挿入されている。チップ電子部品ＥＣ５は、チップ電子部品ＥＣ１と同じく、インピーダンスが異なる少なくとも二つの電流経路を有する。したがって、本変形例においても、図３５に示されたスイッチング電源回路ＳＳ１と同様に、部品数を増やすことなく、インピーダンスの制御が容易に且つ広範囲に行われることとなる。
【０１３７】
図３８に示されたスイッチング電源回路ＳＳ１の変形例では、チップ電子部品ＥＣ１の代わりに、チップ電子部品ＥＣ６が第一トランジスタ７３と第二トランジスタ７５との間の中点に挿入されている。チップ電子部品ＥＣ６の第一端子電極５１は、第一トランジスタ７３のソース端子と接続されている。チップ電子部品ＥＣ６の第四端子電極５７は、第二トランジスタ７５のドレイン端子と接続されている。チップ電子部品ＥＣ１の第二及び第三端子電極５３，５５は、インダクタ７７の一端と接続されている。
【０１３８】
第一端子電極５１と第四端子電極５７との間の、第一内部導体６１、第二端子電極５３、第三端子電極５５、及び第二内部導体６３を介した電流経路は、第一端子電極５１と第二端子電極５３との間の第一内部導体６１を介した電流経路よりも長く、インピーダンスが高い。したがって、本変形例においても、図３５に示されたスイッチング電源回路ＳＳ１と同様に、部品数を増やすことなく、インピーダンスの制御が容易に且つ広範囲に行われることとなる。
【０１３９】
（第１０実施形態）
次に、図３９〜図４１を参照して、第１０実施形態に係るスイッチング電源回路ＳＳ２を説明する。図３９〜図４１は、第１０実施形態に係るスイッチング電源回路の構成を示す図である。
【０１４０】
スイッチング電源回路ＳＳ２は、スイッチング電源回路ＳＳ１と同じく、第一コンデンサ７１、第一トランジスタ７３、第二トランジスタ７５、インダクタ７７、第二コンデンサ７９、及びチップ電子部品ＥＣ１を備えている。スイッチング電源回路ＳＳ２も、降圧型のスイッチング電源回路である。
【０１４１】
スイッチング電源回路ＳＳ２では、チップ電子部品ＥＣ１は、第一コンデンサ７１に直列に接続されている。チップ電子部品ＥＣ１の第一端子電極１１は、第一コンデンサ７１と接続されている。チップ電子部品ＥＣ１の第三端子電極１５は、直流電圧発生源ＤＶＳの負極と接続されている。
【０１４２】
本実施形態では、第一コンデンサ７１、第一トランジスタ７３、及び第二トランジスタ７５によるループに、第一端子電極１１、内部導体７、及び第三端子電極１５による電流経路が挿入されることとなる。このため、第一コンデンサ７１、第一トランジスタ７３、及び第二トランジスタ７５によるループのインピーダンスが高くなり、当該ループでの共振の発生が抑制される。この結果、スイッチング電源回路ＳＳ２によっても、電磁波ノイズの発生を抑制することができる。
【０１４３】
第一コンデンサ７１、第一トランジスタ７３、及び第二トランジスタ７５によるループのインピーダンスを調整するために、図４０に示されるように、チップ電子部品ＥＣ１の第二端子電極１３が、直流電圧発生源ＤＶＳの負極と接続されていてもよい。この場合、チップ電子部品ＥＣ１からの電流経路が増えるため、図４０に示されたスイッチング電源回路ＳＳ２では、図３９に示されたスイッチング電源回路ＳＳ２よりも、第一コンデンサ７１、第一トランジスタ７３、及び第二トランジスタ７５によるループのインピーダンスが低い。
【０１４４】
図４１に示されるように、チップ電子部品ＥＣ１の第四端子電極１７が、直流電圧発生源ＤＶＳの負極と接続されていてもよい。この場合、第一コンデンサ７１、第一トランジスタ７３、及び第二トランジスタ７５によるループのインピーダンスがより一層低い。
【０１４５】
以上のように、本実施形態では、スイッチング電源回路ＳＳ２がチップ電子部品ＥＣ１を備えている。チップ電子部品ＥＣ１は、上述したように、インピーダンスが異なる少なくとも二つの電流経路を有する。このため、スイッチング電源回路ＳＳ２では、部品数を増やすことなく、インピーダンスの制御が容易に且つ広範囲に行われることとなる。
【０１４６】
（第１１実施形態）
次に、図４２〜図４３を参照して、第１１実施形態に係るスイッチング電源回路ＳＳ３を説明する。図４２〜図４３は、第１１実施形態に係るスイッチング電源回路の構成を示す図である。スイッチング電源回路ＳＳ３は、二つの第一コンデンサ７１、第一トランジスタ７３、第二トランジスタ７５、インダクタ７７、第二コンデンサ７９、及びチップ電子部品ＥＣ１を備えている。二つの第一コンデンサ７１は、直流電圧発生源ＤＶＳにそれぞれ並列に接続されている。スイッチング電源回路ＳＳ３も、降圧型のスイッチング電源回路である。
【０１４７】
スイッチング電源回路ＳＳ３では、チップ電子部品ＥＣ１は、各第一コンデンサ７１に直列に接続されている。チップ電子部品ＥＣ１の第一端子電極１１は、一方の第一コンデンサ７１と接続されている。チップ電子部品ＥＣ１の第三端子電極１５は、他方の第一コンデンサ７１と接続されている。チップ電子部品ＥＣ１の第二端子電極１３は、直流電圧発生源ＤＶＳの負極と接続されている。
【０１４８】
本実施形態においても、第一コンデンサ７１、第一トランジスタ７３、及び第二トランジスタ７５によるループに、第一端子電極１１（第三端子電極１５）、内部導体７、及び第二端子電極１３による電流経路が挿入されることとなる。このため、第一コンデンサ７１、第一トランジスタ７３、及び第二トランジスタ７５によるループのインピーダンスが高くなり、当該ループでの共振の発生が抑制される。この結果、スイッチング電源回路ＳＳ３によっても、電磁波ノイズの発生を抑制することができる。
【０１４９】
第一コンデンサ７１、第一トランジスタ７３、及び第二トランジスタ７５によるループのインピーダンスを調整するために、図４３に示されるように、チップ電子部品ＥＣ１の第四端子電極１７が、直流電圧発生源ＤＶＳの負極と接続されていてもよい。この場合、チップ電子部品ＥＣ１からの電流経路が増えるため、図４３に示されたスイッチング電源回路ＳＳ３では、図４２に示されたスイッチング電源回路ＳＳ３よりも、第一コンデンサ７１、第一トランジスタ７３、及び第二トランジスタ７５によるループのインピーダンスが低い。
【０１５０】
以上のように、本実施形態では、スイッチング電源回路ＳＳ３がチップ電子部品ＥＣ１を備えている。チップ電子部品ＥＣ１は、上述したように、少なくとも二つの電流経路を有する。このため、スイッチング電源回路ＳＳ３では、部品数を増やすことなく、インピーダンスの制御が容易に且つ広範囲に行われることとなる。
【０１５１】
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【０１５２】
チップ電子部品ＥＣ１〜ＥＣ６は、フェライト材料を含有する絶縁体層５が積層されてなる素体内に内部導体７，３１，３３，４１，４３，６１，６３が配置された、いわゆる積層チップビーズであるが、これに限られない。たとえば、チップ電子部品ＥＣ１〜ＥＣ６は、フェライト材料を含有する樹脂（フェライト樹脂）内に内部導体７，３１，３３，４１，４３，６１，６３が配置されたチップ電子部品であってもよい。
【０１５３】
チップ電子部品ＥＣ１〜ＥＣ４は、四つの端子電極１１〜１７を備えているが、これに限られない。チップ電子部品ＥＣ１〜ＥＣ４は、三つの端子電極（たとえば、第一〜第三端子電極１１〜１５）を備えていてもよく、また五つ以上の端子電極を備えていてもよい。チップ電子部品ＥＣ１〜ＥＣ６において、絶縁体層５の積層数、並びに、内部導体７，３１，３３，４１，４３，６１，６３の積層数及び形状は、上述した実施形態及び変形例に限られない。
【０１５４】
第９〜第１１実施形態では、チップ電子部品ＥＣ１の代わりに、チップ電子部品ＥＣ２，ＥＣ３，ＥＣ４が挿入されていてもよい。
【符号の説明】
【０１５５】
３…素体、３ａ…第一主面、３ｂ…第二主面、３ｃ…第一側面、３ｄ…第二側面、３ｅ…第三側面、３ｆ…第四側面、５…絶縁体層、７，３１，３３…内部導体、１１，５１…第一端子電極、１３，５３…第二端子電極、１５，５５…第三端子電極、１７，５７…第四端子電極、２１，４１，６１…第一内部導体、２３，４３，６３…第二内部導体、７１…第一コンデンサ、７３…第一トランジスタ、７５…第二トランジスタ、７７…インダクタ、７９…第二コンデンサ、Ｃ１，Ｃ２…回路、Ｃ１ａ，Ｃ２ａ…第一線路、Ｃ１ｂ，Ｃ２ｂ…第二線路、Ｃ１ｃ，Ｃ２ｃ…第三線路、ＣＡ…コンデンサ、ＣＰ１ａ〜ＣＰ１ｃ，ＣＰ２ａ〜ＣＰ２ｃ，ＣＰ３ａ〜ＣＰ３ｃ，ＣＰ４ａ〜ＣＰ４ｃ，ＣＰ５ａ〜ＣＰ５ｃ，ＣＰ６ａ〜ＣＰ６ｃ，ＣＰ７ａ，ＣＰ７ｂ，ＣＰ８ａ，ＣＰ８ｂ，ＣＰ９ａ〜ＣＰ９ｃ…電流経路、ＤＶＳ…直流電圧発生源、ＥＣ１〜ＥＣ６…チップ電子部品、ＳＳ１〜ＳＳ３…スイッチング電源回路。
【図１】
2012164828.tif 000003
【図２】
2012164828.tif 000004
【図３】
2012164828.tif 000005
【図４】
2012164828.tif 000006
【図５】
2012164828.tif 000007
【図６】
2012164828.tif 000008
【図７】
2012164828.tif 000009
【図８】
2012164828.tif 000010
【図９】
2012164828.tif 000011
【図１０】
2012164828.tif 000012
【図１１】
2012164828.tif 000013
【図１２】
2012164828.tif 000014
【図１３】
2012164828.tif 000015
【図１４】
2012164828.tif 000016
【図１５】
2012164828.tif 000017
【図１６】
2012164828.tif 000018
【図１７】
2012164828.tif 000019
【図１８】
2012164828.tif 000020
【図１９】
2012164828.tif 000021
【図２０】
2012164828.tif 000022
【図２１】
2012164828.tif 000023
【図２２】
2012164828.tif 000024
【図２３】
2012164828.tif 000025
【図２４】
2012164828.tif 000026
【図２５】
2012164828.tif 000027
【図２６】
2012164828.tif 000028
【図２７】
2012164828.tif 000029
【図２８】
2012164828.tif 000030
【図２９】
2012164828.tif 000031
【図３０】
2012164828.tif 000032
【図３１】
2012164828.tif 000033
【図３２】
2012164828.tif 000034
【図３３】
2012164828.tif 000035
【図３４】
2012164828.tif 000036
【図３５】
2012164828.tif 000037
【図３６】
2012164828.tif 000038
【図３７】
2012164828.tif 000039
【図３８】
2012164828.tif 000040
【図３９】
2012164828.tif 000041
【図４０】
2012164828.tif 000042
【図４１】
2012164828.tif 000043
【図４２】
2012164828.tif 000044
【図４３】
2012164828.tif 000045