(57)【要約】【課題】透光性基板を小型化してコストを抑えた半導体装置を提供する。【解決手段】一方の面上に光処理部１２、回路部１３、回路部の第１の辺の外側に配置された電極１４ｃ、および第２の辺の外側に配置された電極１４ｆ、１４ｇを有する半導体素子１０と、光処理部の法線に平行に見たときに光処理部と重なるように形成された開口部２１ｂ、および半導体素子の一方の面に対向する第１の面に配置された配線パターン２２を有し、半導体素子に接続された可撓性基板２０と、法線に平行に見たときに開口部と重なるように可撓性基板に接続された透光性基板３０と、電極および配線パターンを接続する突起電極４１と、を備える半導体装置において、法線に平行に見たときに、透光性基板は各電極にそれぞれ重なるように配置され、回路部の第３の辺１３ｃおよび第４の辺１３ｄが対向する方向の透光性基板の長さは、第３の辺と第４の辺との距離よりも短く設定されている。【選択図】図２
2012069873.tif 000002
【特許請求の範囲】
【請求項１】
一方の面上に光処理部、前記光処理部を囲うとともに外縁が矩形状に形成された回路部、前記回路部の外縁を構成し互いに対向する第１の辺および第２の辺において前記第１の辺の外側に配置された第１の電極、および前記第２の辺の外側に配置された第２の電極および第３の電極を有する半導体素子と、
前記半導体素子の前記一方の面に沿って延びて配置され、前記光処理部の法線に平行に見たときに前記光処理部と重なるように形成された開口部、および前記半導体素子の前記一方の面に対向する第１の面に配置された配線パターンを有し、前記半導体素子に接続された可撓性基板と、
前記可撓性基板における前記第１の面とは反対側に配置され、前記法線に平行に見たときに前記開口部と重なるように前記可撓性基板に接続された透光性基板と、
前記電極および前記配線パターンを電気的に接続する複数の突起電極と、
を備える半導体装置において、
前記法線に平行に見たときに、前記透光性基板は前記第１の電極、前記第２の電極および前記第３の電極にそれぞれ重なるように配置され、
前記回路部の外縁を構成し、かつ、前記第１の辺および前記第２の辺にそれぞれ接続された第３の辺および第４の辺が対向する方向の前記透光性基板の長さは、前記第３の辺と前記第４の辺との距離よりも短く設定されていることを特徴とする半導体装置。
【請求項２】
前記第３の辺および前記第４の辺が対向する方向において、
前記透光性基板の長さは、前記可撓性基板の前記開口部の長さと略等しく設定されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記可撓性基板の前記開口部の前記第１の面側の縁部と前記半導体素子、および、前記可撓性基板の前記開口部の前記第１の面とは反対側の面の縁部と前記透光性基板、をそれぞれ気密に接続する封止部材を備えることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、Ｓｉ（シリコン）に代表される半導体基板上に、外部からの光を検出する受光部（光処理部）を形成した半導体素子や、外部に光を出射する発光体を形成した半導体素子を実装して半導体装置を構成する技術が実用化されている。このうち、受光部を有する半導体装置の例として挙げられるＣＣＤイメージセンサ、ＣＭＯＳイメージセンサは、ビデオカメラ、デジタルカメラや携帯電話機などに広く用いられている。そして、近年のビデオカメラなどの小型化に伴い、上記の半導体装置の小型化への要求が増してきている。
【０００３】
半導体装置の小型化を実現する一実装形態として、たとえば特許文献１に示すような、半導体素子を基板にフリップチップ実装した半導体装置が知られている。
この半導体装置は、同一面上に受光部および電極を設けた半導体チップ（半導体素子）と、フレキシブル材などから形成され開口が設けられた基板とを具備し、半導体チップを基板に対向させ、かつ半導体チップの受光部を基板の開口に臨ませる態様で、基板に半導体チップをフリップチップ実装している。さらに、半導体装置には、基板の開口から臨む半導体チップの受光部を覆うように、ガラスプレートからなるカバー（透光性基板）が基板に取付けられている。
この特許文献１に記載の半導体装置によれば、光照射に基づく半導体チップの動作を損なうことなく小型化することができる。
【０００４】
一方で、近年、半導体素子の高機能化が求められており、これにともない半導体素子上に形成される周辺回路（回路部）が大規模化してきている。一般的に、周辺回路は半導体チップにおける受光部と同一面上であって受光部の周囲に配置される。ＣＭＯＳイメージセンサは、高機能化を実現するための周辺回路の形成が半導体プロセス工程上容易であり、かつＣＣＤイメージセンサよりも消費電力を低減できるため、各種製品に搭載される機会が増えてきている。
このような周辺回路として、たとえば、受光部を構成する単位画素のアナログ出力を読み出す信号読出し回路、各信号読出し回路を駆動するための制御信号を生成するＴＧ（タイミングジェネレータ）回路、単位画素のアナログ出力信号に混入しているノイズ成分を除去するＣＤＳ（相関２重サンプリング）回路、ＣＤＳ処理したアナログ出力信号を選択的に読み出すＳＲ（シフトレジスタ）回路、ＳＲ回路の出力信号を増幅するＰＧＡ（プログラムゲインアンプ）回路、ＰＧＡ回路の出力する増幅されたアナログ信号をデジタル信号に変換するＡＤＣ（アナログデジタルコンバータ）回路、ＡＤＣの出力するデジタル信号を半導体素子の外部に出力する出力回路、などがある。周辺回路の大規模化により、半導体素子の大きさに対する受光部の占める割合が減少する傾向にある。そこで、周辺回路の大規模化に対応し、かつ、小型化を実現する半導体装置が必要となってきている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１７７０８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の半導体装置では、カバーの大きさが半導体チップの大きさより大きくなっている。これは、半導体チップに形成した全ての電極に対する基板を挟んだ反対側の位置にカバーを配置していることによる。通常、電極は、周辺回路の外側であって半導体素子の端辺付近の周縁部に配置されている。フレキシブル材から形成された基板を備える半導体装置全体としての剛性を高めるために、基板の板厚方向に平行に見たときに、電極にカバーが重なるようにカバーを配置する必要がある。このため、カバーの大きさは半導体チップの大きさと略同等までしか小型化できず、周辺回路の大規模化による半導体チップの大型化にともないカバーも大型化することになり、半導体装置の大型化、高コスト化という問題が生じている。
【０００７】
本発明は、上記のような問題を解決するためになされたもので、透光性基板を小型化してコストを抑えつつ剛性を維持した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の半導体装置は、一方の面上に光処理部、前記光処理部を囲うとともに外縁が矩形状に形成された回路部、前記回路部の外縁を構成し互いに対向する第１の辺および第２の辺において前記第１の辺の外側に配置された第１の電極、および前記第２の辺の外側に配置された第２の電極および第３の電極を有する半導体素子と、前記半導体素子の前記一方の面に沿って延びて配置され、前記光処理部の法線に平行に見たときに前記光処理部と重なるように形成された開口部、および前記半導体素子の前記一方の面に対向する第１の面に配置された配線パターンを有し、前記半導体素子に接続された可撓性基板と、前記可撓性基板における前記第１の面とは反対側に配置され、前記法線に平行に見たときに前記開口部と重なるように前記可撓性基板に接続された透光性基板と、前記電極および前記配線パターンを電気的に接続する複数の突起電極と、を備える半導体装置において、前記法線に平行に見たときに、前記透光性基板は前記第１の電極、前記第２の電極および前記第３の電極にそれぞれ重なるように配置され、前記回路部の外縁を構成し、かつ、前記第１の辺および前記第２の辺にそれぞれ接続された第３の辺および第４の辺が対向する方向の前記透光性基板の長さは、前記第３の辺と前記第４の辺との距離よりも短く設定されていることを特徴としている。
【０００９】
また、上記の半導体装置において、前記第３の辺および前記第４の辺が対向する方向において、前記透光性基板の長さは、前記可撓性基板の前記開口部の長さと略等しく設定されていることがより好ましい。
【００１０】
また、上記の半導体装置において、前記可撓性基板の前記開口部の前記第１の面側の縁部と前記半導体素子、および、前記可撓性基板の前記開口部の前記第１の面とは反対側の縁部と前記透光性基板、をそれぞれ気密に接続する封止部材を備えることがより好ましい。
【発明の効果】
【００１１】
本発明の半導体装置によれば、透光性基板を小型化してコストを抑えつつ剛性を維持することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態の半導体装置の分解斜視図である。
【図２】同半導体装置の一部を破断した底面図である。
【図３】図２中の切断線Ａ１−Ａ１の断面図である。
【図４】図２中の切断線Ａ２−Ａ２の断面図である。
【図５】本発明の第２実施形態の半導体装置の一部を破断した底面図である。
【図６】本発明の第２実施形態の変形例の半導体装置における一部を破断した底面図である。
【図７】本発明の第２実施形態の変形例の半導体装置における一部を破断した底面図である。
【発明を実施するための形態】
【００１３】
（第１実施形態）
以下、本発明に係る半導体装置の第１実施形態を、図１から図４を参照しながら説明する。なお、図２、および後述する図５から７においては、説明の便宜のため封止部材４２、４３は図示していない。
図１に示すように、半導体装置１は、板状に形成された基材１１、および基材１１の一方の面１１ａ上に配置された受光センサ（光処理部）１２、周辺回路（回路部）１３、および１４個の電極１４ａ〜１４ｎを有する半導体素子１０と、半導体素子１０の一方の面１１ａに接続され、一方の面１１ａに対向する第１の面２１ａに配置された配線パターン２２（図２参照）を有する可撓性基板２０と、可撓性基板２０における第１の面２１ａとは反対側に配置された透光性基板３０とを備えている。
【００１４】
基材１１は、シリコン製のウエハなどから形成される。図２に示すように、半導体素子１０の一方の面１１ａの法線（受光センサ１２の法線）に平行に見たときに、基材１１は矩形状に形成されている。
なお、以下では、説明の便宜上、基材１１の外縁に平行にＸ軸およびＹ軸を設定し、Ｘ軸上およびＹ軸上の座標値を用いて説明する。この場合、前記一方の面１１ａの法線がＺ軸に平行になる。
図２から図４に示すように、本実施形態では、基材１１の端部のＸ座標はＸ０およびＸ８（ただし、Ｘ０＜Ｘ８）であり、Ｘ軸方向の長さは（Ｘ８−Ｘ０）の式により得られる値となる。一方で、基材１１の端部のＹ座標はＹ０およびＹ１３（ただし、Ｙ０＜Ｙ１３）であり、Ｙ軸方向の長さは（Ｙ１３−Ｙ０）の式により得られる値となる。基材１１は、Ｘ軸方向の長さよりＹ軸方向の長さの方が長くなるように構成されている。
【００１５】
受光センサ１２は、本実施形態ではＣＭＯＳイメージセンサが用いられている。受光センサ１２は一方の面１１ａ上に露出した状態で配置された検出面１２ａを有していて、検出面１２ａに結像された対象物の画像を出力することができる。
受光センサ１２は、Ｚ軸に平行に見たときに外縁がＸ軸およびＹ軸に平行になる正方形状に形成されている。
受光センサ１２の端部のＸ座標はＸ３およびＸ５（ただし、Ｘ０＜Ｘ３＜Ｘ５＜Ｘ８）であり、Ｘ軸方向の長さは（Ｘ５−Ｘ３）の式により得られる値となる。一方で、受光センサ１２の端部のＹ座標はＹ５およびＹ８（ただし、Ｙ０＜Ｙ５＜Ｙ８＜Ｙ１３）であり、Ｙ軸方向の長さは（Ｙ８−Ｙ５）の式により得られる値となる。受光センサ１２は、基材１１の一方の面１１ａ上の中央部に配置されている。
【００１６】
周辺回路１３は、図１および図２に示すように、受光センサ１２を囲うとともに外縁がＸ軸およびＹ軸に平行になる矩形状に形成されている。
本実施形態では、図２に示すように、周辺回路１３の外縁を構成しＸ軸方向に互いに対向する位置に配置された辺１３ａ、１３ｂが、それぞれ第１の辺、第２の辺に相当する。また、周辺回路１３の外縁を構成し、かつ、Ｙ軸方向に互いに対向するとともに辺１３ａおよび辺１３ｂにそれぞれ接続された辺１３ｃ、１３ｄが、それぞれ第３の辺、第４の辺に相当する。
周辺回路１３は、図示はしないが、たとえば、前述の信号読出し回路、ＴＧ回路、ＣＤＳ回路、ＳＲ回路、ＰＧＡ回路、ＡＤＣ回路、および出力回路などから構成されている。周辺回路１３は、受光センサ１２および電極１４ａ〜１４ｎと電気的に接続されている。
【００１７】
図２に示すように、電極１４ａ〜１４ｄ、１４ｅ〜１４ｈは、周辺回路１３の外側にそれぞれＹ軸に平行に並べて配置されている。電極１４ｉ〜１４ｋ、１４ｌ〜１４ｎは、周辺回路１３の外側にそれぞれＸ軸に平行に並べて配置されている。
電極１４ａ、電極１４ｂ、電極（第１の電極）１４ｃ、電極１４ｄは、互いに対向する辺１３ａ、１３ｂにおいて、辺１３ａの外側（辺１３ａに対する辺１３ｂとは反対側）に配置されている。
基材１１の一方の面１１ａ上において、電極１４ａは、自身の中心位置でのＸ座標およびＹ座標を「（Ｘ座標、Ｙ座標）」と表すこととしたときに、（Ｘ１、Ｙ３）（ただし、Ｘ０＜Ｘ１＜Ｘ３、Ｙ０＜Ｙ３＜Ｙ５）となる位置に配置されている。同様に、電極１４ｂ、１４ｃ、１４ｄは、それぞれ（Ｘ１、Ｙ６）、（Ｘ１、Ｙ７）、（Ｘ１、Ｙ１０）（ただし、Ｙ５＜Ｙ６＜Ｙ７＜Ｙ８＜Ｙ１０＜Ｙ１３）となる位置に配置されている。
電極１４ｅ、電極（第２の電極）１４ｆ、電極（第３の電極）１４ｇ、電極１４ｈは、辺１３ｂの外側（辺１３ｂに対する辺１３ａとは反対側）に配置されている。電極１４ｅ、１４ｆ、１４ｇ、１４ｈは、具体的にはそれぞれ（Ｘ７、Ｙ３）、（Ｘ７、Ｙ６）、（Ｘ７、Ｙ７）、（Ｘ７、Ｙ１０）（ただし、Ｘ５＜Ｘ７＜Ｘ８）となる位置に配置されている。
電極１４ａ〜１４ｈは、Ｙ軸方向において周辺回路１３の範囲内に配置されている。
【００１８】
電極１４ｉ、１４ｊ、１４ｋは、互いに対向する辺１３ｃ、１３ｄにおいて、辺１３ｃの外側（辺１３ｃに対する辺１３ｄとは反対側）に配置されている。電極１４ｉ、１４ｊ、１４ｋは、具体的にはそれぞれ（Ｘ３、Ｙ１）、（Ｘ４、Ｙ１）、（Ｘ５、Ｙ１）（ただし、Ｘ３＜Ｘ４＜Ｘ５、Ｙ０＜Ｙ１＜Ｙ３）となる位置に配置されている。
電極１４ｌ、１４ｍ、１４ｎは、辺１３ｄの外側（辺１３ｄに対する辺１３ｃとは反対側）に配置されている。電極１４ｌ、１４ｍ、１４ｎは、具体的にはそれぞれ（Ｘ３、Ｙ１２）、（Ｘ４、Ｙ１２）、（Ｘ５、Ｙ１２）（ただし、Ｙ１０＜Ｙ１２＜Ｙ１３）となる位置に配置されている。
電極１４ｉ〜１４ｎは、Ｘ軸方向において周辺回路１３の範囲内に配置されている。また、電極１４ｉと電極１４ｌとのＹ軸方向の距離は、電極１４ａと電極１４ｅとのＸ軸方向の距離より長くなるように構成されている。
【００１９】
可撓性基板２０は、図２から図４に示すように、シート状に形成された絶縁層２１と、絶縁層２１の第１の面２１ａに配置された前述の配線パターン２２とを有している。
絶縁層２１は、半導体素子１０の一方の面１１ａに沿って延びて配置されている。絶縁層２１は、たとえば、ポリイミドなどの絶縁性かつ柔軟性を有する材料で形成されている。
絶縁層２１には、Ｚ軸に平行に見たときに、正方形状の貫通孔である開口部２１ｂが中央部に形成されている。開口部２１ｂは、縁部がＸ軸およびＹ軸に平行になるように形成されている。
図２に示すように、開口部２１ｂの縁部のＸ座標はＸ２およびＸ６（ただし、Ｘ１＜Ｘ２＜Ｘ３、Ｘ５＜Ｘ６＜Ｘ７）であり、Ｘ軸方向の長さは（Ｘ６−Ｘ２）の式により得られる値となる。一方で、開口部２１ｂの縁部のＹ座標はＹ４およびＹ９（ただし、Ｙ３＜Ｙ４＜Ｙ５、Ｙ８＜Ｙ９＜Ｙ１０）であり、Ｙ軸方向の長さは（Ｙ９−Ｙ４）の式により得られる値となる。
Ｚ軸に平行に見たときに、開口部２１ｂは、受光センサ１２と重なるように形成されている。言い換えれば、開口部２１ｂは、自身の占める範囲が受光センサ１２が占める範囲より大きくなるように形成されている。
それぞれの配線パターン２２は、導電性の銅箔などで形成され、互いに電気的に絶縁されている。それぞれの配線パターン２２の一方の端部は、Ｚ軸に平行に見て電極１４ａ〜１４ｎに対応する位置に配置されている。配線パターン２２の他方の端部は、図示しない各種の処理回路に接続されている。
【００２０】
なお、図３に示す距離Ｇ１は、Ｘ軸方向における開口部２１ｂの縁部と受光センサ１２の端部との距離を示し、図４に示す距離Ｇ２は、Ｙ軸方向における開口部２１ｂの縁部と受光センサ１２の端部との距離を示している。
これらの距離Ｇ１、Ｇ２は、半導体装置１の透光性基板３０側に配置される図示しないレンズなどで構成した光学系の光入射角度から適宜決定される。
【００２１】
透光性基板３０は、図２に示すように、Ｚ軸に平行に見たときに外縁がＸ軸およびＹ軸に平行になる矩形状に形成されている。透光性基板３０は、ガラスや樹脂などの透明な材料で形成されている。
Ｚ軸に平行に見たときに、透光性基板３０は、開口部２１ｂおよび電極１４ａ〜１４ｈと重なるとともに、電極１４ｉ〜１４ｎとは重ならないように配置されている。すなわち、透光性基板３０のＹ軸方向の長さは、周辺回路１３の辺１３ｃと辺１３ｄとの距離よりも短く設定されている。
透光性基板３０の端部のＸ座標はＸ０およびＸ８であり、透光性基板３０のＸ軸方向の長さは（Ｘ８−Ｘ０）の式により得られる値となる。一方で、透光性基板３０の端部のＹ座標はＹ２およびＹ１１（ただし、Ｙ１＜Ｙ２＜Ｙ３、Ｙ１０＜Ｙ１１＜Ｙ１２）であり、Ｙ軸方向の長さは（Ｙ１１−Ｙ２）の式により得られる値となる。
透光性基板３０は、Ｙ軸方向の長さよりＸ軸方向の長さの方が長くなるように構成されている。
【００２２】
図３および図４に示すように、半導体素子１０の電極１４ａ〜１４ｎと可撓性基板２０の配線パターン２２とは、複数のバンプ（突起電極）４１により互いに電気的に接続されている。本実施形態では、バンプ４１は金からなるが、金以外の金属、合金、半田などを使用することもできる。
半導体装置１は、絶縁層２１の開口部２１ｂの第１の面２１ａ側の縁部と半導体素子１０とを気密に接続する封止部材４２、および、開口部２１ｂの第１の面２１ａとは反対側の面の縁部と透光性基板３０とを気密に接続する封止部材４３を備えている。このように構成することで、半導体装置１には、受光センサ１２および周辺回路１３と透光性基板３０との間に気密空間Ｓが形成される。
封止部材４２は、バンプ４１と可撓性基板２０の配線パターン２２とを電気的に接続した状態で半導体素子１０と可撓性基板２０とを固定できればよく、異方性導電部材などを使用できる。また、封止部材４３は、可撓性基板２０と透光性基板３０を固定できればよく、ＵＶ硬化接着剤などを使用できる。
なお、受光センサ１２の光学特性の劣化を防止するために、封止部材４２を受光センサ１２が配置されている部分まではみ出さないように配置するとともに、封止部材４３を絶縁層２１の開口部２１ｂ内にはみ出さないように配置する。
【００２３】
以上のように構成された半導体装置１の動作について説明する。
外部から入射した光が透光性基板３０を透過して入射し、受光センサ１２の検出面１２ａに結像すると、受光センサ１２は入射光に基づいて画像を出力する。この画像は、周辺回路１３が有する信号読出し回路などで適宜処理されて、送信用の信号に変換される。変換された信号は、半導体素子１０から電極１４ａ〜１４ｎ、バンプ４１および配線パターン２２を通して、各種の処理回路に送信される。
【００２４】
以上説明したように、本実施形態の半導体装置１によれば、Ｚ軸に平行に見たときに、透光性基板３０は、回路部の辺１３ａの外側に配置された電極１４ｃおよび辺１３ｂの外側に配置された電極１４ｆ、１４ｇにそれぞれ重なるように配置されている。このため、Ｘ軸方向において、半導体装置１における電極１４ｃと電極１４ｆ、１４ｇとの間は、半導体素子１０および透光性基板３０により剛性を高めることができるので、半導体装置１の剛性を維持することができる。
３つの電極１４ｃ、１４ｆ、１４ｇに接続されるバンプ４１により半導体素子１０上に可撓性基板２０を配置する平面が規定されるので、半導体素子１０上に可撓性基板２０を安定して配置することができる。
また、前記従来の半導体装置で用いられるカバーの大きさは、半導体チップの大きさと略同等となる。これに対して、本実施形態の透光性基板３０は、Ｘ軸方向の長さが（Ｘ８−Ｘ０）の式により得られる値と、従来のカバーと同等の長さになり、Ｙ軸方向の長さが（Ｙ１１−Ｙ２）の式により得られる値と、従来のカバーより（Ｙ１３−Ｙ１１＋Ｙ２−Ｙ０）の式により得られる値だけ短くなる。したがって、周辺回路１３が大規模化しても透光性基板３０を安定させつつ小型化し、半導体装置１の製造コストを抑えることができる。
【００２５】
半導体装置１に封止部材４２、４３を備えることで、受光センサ１２および周辺回路１３と透光性基板３０との間に、気密空間Ｓを形成することができる。
半導体装置１に気密空間Ｓを形成することで、半導体装置１外部からの水分の侵入を防止し、半導体素子１０の結露による受光センサ１２、周辺回路１３の特性劣化、および、透光性基板３０の結露による外部からの入射光の劣化を防止することができる。さらに、半導体装置１外部からゴミなどの侵入を防止し、半導体素子１０の受光センサ１２、周辺回路１３における電気的ショートによる特性劣化、および、受光センサ１２と透光性基板３０とへのゴミなどの付着による外部からの入射光の劣化を防止することができる。
【００２６】
（第２実施形態）
次に、本発明の第２実施形態について図５を参照しながら説明するが、前記実施形態と同一の部位には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
図５に示すように、本実施形態の半導体装置２は、前記第１実施形態の半導体装置１の透光性基板３０に代えて透光性基板５０を備えている。
【００２７】
本実施形態では、Ｚ軸に平行に見たときに、透光性基板５０は、開口部２１ｂおよび４つの電極１４ｂ、１４ｃ、１４ｆ、１４ｇと重なるとともに、電極１４ａ、１４ｄ、１４ｅ、１４ｈ〜１４ｎとは重ならないように配置されている。言い換えれば、Ｙ軸方向において、透光性基板５０の長さは絶縁層２１の開口部２１ｂの長さよりわずかに長くなるように設定されている。
Ｙ軸方向において、透光性基板５０の長さが絶縁層２１の開口部２１ｂの長さより長くなる長さとしては、封止部材４３のＹ軸方向の接続幅を考慮して、１ｍｍ程度とすることが好ましい。
透光性基板５０の端部のＹ座標は具体的にはＹ１０２およびＹ１１１（ただし、Ｙ３＜Ｙ１０２＜Ｙ４、Ｙ９＜Ｙ１１１＜Ｙ１０）であり、透光性基板５０のＹ軸方向の長さは（Ｙ１１１−Ｙ１０２）の式により得られる値となる。
【００２８】
このように構成した本実施形態の半導体装置２によれば、透光性基板５０を小型化してコストを抑えつつ剛性を維持することができる。
さらに、透光性基板５０は、前記第１実施形態の透光性基板３０に対して、Ｘ軸方向の長さが（Ｙ１１−Ｙ１１１＋Ｙ１０２−Ｙ２）の式により得られる値だけ短くなる。このため、半導体装置２の大きさをより小型化するとともに、コストをより抑えることができる。
【００２９】
なお、本実施形態は、以下に説明するように半導体素子の構成を様々に変形することがきる。
たとえば、図６に示す半導体装置３の半導体素子６０のように、前記第２実施形態の半導体装置２の半導体素子１０において、電極１４ｉ〜１４ｎ、および、電極１４ｉ〜１４ｎに接続される配線パターン２２を備えない構成としてもよい。
さらに、図７に示す半導体装置４の半導体素子７０のように、前記変形例の半導体装置３の半導体素子６０において、電極１４ｂ、１４ｄ、および、電極１４ｂ、１４ｄに接続される配線パターン２２を備えない構成としてもよい。
このように、透光性基板は、Ｚ軸に平行に見たときに、少なくとも、辺１３ａの外側に配置された１つの電極、および、辺１３ｂの外側に配置された２つの電極にそれぞれ重なるように配置されていればよい。ただし、このとき、これら３つの電極が同一直線上に位置しないように配置されていることが必要である。
【００３０】
また、本実施形態および変形例では、第１実施形態の半導体装置１に対して電極１４ｉ〜１４ｎを備えない構成とした。しかし、半導体装置１に対して電極１４ａ〜１４ｈを備えない構成とするとともに、透光性基板をＺ軸に平行に見たときに電極１４ｉ〜１４ｎに重なるように構成してもよい。
【００３１】
以上、本発明の第１実施形態および第２実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の構成の変更なども含まれる。さらに、各実施形態で示した構成のそれぞれを適宜組み合わせて利用できることは、言うまでもない。
たとえば、前記第１実施形態および第２実施形態では、光処理部として受光センサ１２を備えたが、光処理部として光を出射する発光体などを備えてもよい。
【００３２】
また、前記第１実施形態および第２実施形態では、Ｚ軸に平行に見たときに、受光センサ１２および絶縁層２１の開口部２１ｂが正方形状に形成されているとしたが、これらは正方形状ではない矩形状に形成されていてもよい。
前記各実施形態では、周辺回路１３の構成、周辺回路１３を形成する位置はこの限りではない。周辺回路１３にさらに高機能な回路を追加して周辺回路１３が大規模化し、基材１１の一方の面１１ａ上における受光センサ１２の占める割合が減少するほど、本発明の透光性基板を小型化する効果がより高くなることはいうまでもない。
【符号の説明】
【００３３】
１、２、３、４  半導体装置
１０、６０、７０  半導体素子
１１ａ  一方の面
１２  受光センサ（光処理部）
１３  周辺回路（回路部）
１３ａ  辺（第１の辺）
１３ｂ  辺（第２の辺）
１３ｃ  辺（第３の辺）
１３ｄ  辺（第４の辺）
１４ｃ  電極（第１の電極）
１４ｆ  電極（第２の電極）
１４ｇ  電極（第３の電極）
２０  可撓性基板
２１ｂ  開口部
２２  配線パターン
３０、５０  透光性基板
４１  バンプ（突起電極）
４２、４３  封止部材
【図１】
2012069873.tif 000003
【図２】
2012069873.tif 000004
【図３】
2012069873.tif 000005
【図４】
2012069873.tif 000006
【図５】
2012069873.tif 000007
【図６】
2012069873.tif 000008
【図７】
2012069873.tif 000009