(57)【要約】  【課題】半導体チップ側面に傾斜面を形成する際に、エッチングマスクの下側に及ぶ不必要なエッチングがほとんど無く、エッチング液による汚染も生じない傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法を提供すること。  【解決手段】（１００）面を主面とするｎ型半導体基板３０の一方に、素子活性領域のＭＯＳゲート構造１０とアルミニウム電極膜１８を形成する第１工程、他方の主面にイオン注入によりp型ドーパントを不純物とするイオン注入ダメージ層２１またはイオン注入ダメージ層２１を活性化して得られる高濃度ｐ型層２１ａを形成する第２工程、イオン注入ダメージ層又は高濃度ｐ型層２１ａをマスクとしてｎ型半導体基板の他方を湿式異方性エッチングして先細り状の傾斜溝２３を形成する第３工程及び傾斜溝２３を構成する傾斜面９ａにp型ドーパントのイオン注入によりｐ型分離層４を形成する第４工程による製造方法とする。【選択図】        図１
2012089560.tif 000002
【特許請求の範囲】
【請求項１】
（１００）面を主面とするｎ型半導体基板の一方の主面に、素子活性領域のＭＯＳゲート構造とアルミニウム電極膜を形成する第１工程、前記素子活性部に対向する他方の主面に、イオン注入により１０19ｃｍ-3以上のp型ドーパントを不純物とするイオン注入ダメージ層またはイオン注入ダメージ層を活性化して得られるｐ型層を形成する第２工程、該イオン注入ダメージ層またはｐ型層をマスクとしてｎ型半導体基板の格子状表面を湿式異方性エッチングして傾斜溝を形成する第３工程および該傾斜溝を構成する傾斜面にp型ドーパントのイオン注入によりｐ型分離層を形成する第４工程を有することを特徴とする傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法。
【請求項２】
前記第１工程と第２工程の間に、他方の主面を研削して所要の厚さに減厚する工程を設けることを特徴とする請求項１記載の傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法。
【請求項３】
前記p型ドーパントを不純物とするｐ型層が、p型ドーパントのイオン注入と活性化のためのレーザーアニール処理により形成されることを特徴とする請求項１または２記載の傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法。
【請求項４】
前記湿式異方性エッチングがＴＭＡＨ溶液を用いることを特徴とする請求項１乃至３のいずれか一項に記載の傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法。
【請求項５】
前記傾斜溝が前記他方の主面から前記一方の主面にかけて貫通していることを特徴とする請求項１記載の傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法。
【請求項６】
前記第１工程の前に、前記一方の主面の前記素子活性部を取り巻く位置にｐ型拡散層を形成する工程を備え、前記傾斜溝の底部が前記ｐ型拡散層の底部に達する深さであることを特徴とする請求項１記載の傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法。
【請求項７】
前記素子活性部に対向する他方の主面にイオン注入により形成される、p型ドーパントを不純物とするイオン注入ダメージ層、またはさらに、該イオン注入ダメージ層を活性化して得られるｐ型層をマスクとして、傾斜溝を湿式異方性エッチングにより形成する第３工程と、その後にマスクとして用いた前記イオン注入ダメージ層またはｐ型層を除去し、再度p型ドーパントを不純物とするイオン注入層を形成し、アニール、活性化してｐ型コレクタ層を形成する工程を有することを特徴とする請求項１記載の傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法。
【請求項８】
前記第１工程の素子活性領域のＭＯＳゲート構造がｐ型ベース領域と、該ｐ型ベース領域内の表面層に設けられるｎ型エミッタ領域と、前記ｎ型半導体基板の一方の主面領域と前記ｎ型エミッタ領域の表面とに挟まれる前記ｐ型ベース領域の表面にゲート絶縁膜を介して設けられるゲート電極とを有し、前記アルミニウム電極膜は、該ゲート電極上では層間絶縁膜を介して覆い、前記ｎ型エミッタ領域の表面と前記ｐ型ベース領域の表面とには接触する構成を有することを特徴とする請求項１記載の傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法。
【請求項９】
前記p型ドーパントがボロンであることを特徴とする請求項１乃至８のいずれか一項に記載の傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力変換装置などに使用される絶縁ゲート形バイポーラトランジスタ（ＩＧＢＴ）の製造方法に関する。特には、傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法の改良に関する。
【背景技術】
【０００２】
従来のプレーナ型ｐｎ接合構造を有するＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）は、主要な用途であるインバータ回路やチョッパー回路では、直流電源下で使用されるので、順方向耐圧の確保だけを考えて作られていた。しかし、最近、半導体電力変換装置において、回路の小型化、軽量化、高効率化、高速応答化および低コスト化を図ることが検討され、従来の順方向耐圧に加えて高信頼性の逆方向耐圧も備えたＩＧＢＴが要望されるようになった。以降の説明では、このような順方向耐圧と逆方向耐圧を備えたＩＧＢＴを逆阻止型ＩＧＢＴと称することとする。
【０００３】
逆阻止型の半導体装置においては、順阻止能力と同等の逆阻止能力が必要となる。高信頼性の逆阻止能力を確保するために、通常は半導体チップの裏面に平行な面であってチップ側面に交差して露出するフラットな構成の逆耐圧用ｐｎ接合面を、周縁部で屈曲させて側面に沿って表面まで延在させて表面側にｐｎ接合面を露出させる必要がある。以降の説明では、この裏面側から表面に延在させたｐｎ接合を形成するための拡散層を分離層と称する。
【０００４】
図９は、従来の逆阻止型ＩＧＢＴのｐ型分離層を形成する方法を、同図９（ａ）〜同図９（ｃ）によって工程順に示すようにした半導体基板（以降ウエハまたは半導体ウエハ）の要部断面図である。この図９ではｐ型分離層４を塗布拡散によって形成する方法を示す。まず、ウエハ１上に膜厚がおおよそ２．５μｍ程度の熱酸化膜２をドーパントマスクとして形成する（図９（ａ））。つぎに、この熱酸化膜２にパターニングとエッチングにより、ｐ型分離層４を塗布拡散で形成するための開口部３を形成する（図９（ｂ））。
【０００５】
つぎに、開口部３にボロンソース５を塗布し、その後、図示しない拡散炉により高温、長時間の熱処理を行い、おおよそ、厚さ数百μｍ程度のｐ+拡散層４ａを形成する（図９（ｃ））。このｐ+拡散層４ａがｐ型分離層４となる。その後、特に図示しないが、ＩＧＢＴのＭＯＳゲート構造１０を形成した後、裏面からｐ型分離層４の底部または底部付近に達するまで研削して半導体ウエハ１を必要な厚さにまで薄くする。研削後のウエハの符号を３０とする。このウエハ３０の研削面にｐ型コレクタ領域６とコレクタ電極７で構成される裏面構造を形成し、ｐ型分離層４の中心部に位置するスクライブライン８で半導体ウエハ３０を切断すれば、図１０に示す逆阻止型ＩＧＢＴチップ１００ができる。
【０００６】
図１１は、前述とは異なる、従来の逆阻止型ＩＧＢＴのｐ型分離層を形成する方法を、図１１（ａ）〜同図１１（ｃ）によって工程順に示すウエハの要部断面図である。この図１１では、深いトレンチ１１（溝）を掘ってその側壁にｐ+拡散層４ａを形成してｐ型分離層４とする方法を示している。まず、数μｍの厚い酸化膜２でエッチングマスクを形成する（図１１（ａ））。つぎに、数百μｍ程度の深さのトレンチ１１を異方性のドライエッチングで形成する（図１１（ｂ））。つぎに、気相拡散にてトレンチ１１の側壁へ不純物を導入し熱拡散してｐ型分離層４を形成する（図１１（ｃ））。その後、トレンチ１１内にポリシリコンや絶縁膜などを補強材として充填した後、前述の図１０と同様に、ＩＧＢＴのＭＯＳゲート構造１０を形成した後、裏面からｐ型分離層４の底部または底部付近に達するまで研削して半導体ウエハ１を必要な厚さにまで薄くする。この研削面にｐ型コレクタ領域６とコレクタ電極７で構成される裏面構造を形成し、ｐ型分離層４の中心部に位置するスクライブライン８に沿ってダイシングして半導体ウエハ３０からＩＧＢＴチップを切り出せば、図１２に示す逆阻止型ＩＧＢＴ２００ができあがる。
【０００７】
このように、トレンチ１１を掘ってその側面にｐ型分離層４を形成する方法としては、下記特許文献１〜３が公開されている。特許文献１において、デバイス上面から下側接合まで活性層を取り囲むようにトレンチを形成し、このトレンチの側面に拡散層を形成し、デバイスの下側接合の終端をデバイスの上面まで延在させてｐ型分離層を形成することが示されている。特許文献２および特許文献３において、これも特許文献１と同様に、デバイス上面から下側接合までトレンチを形成し、このトレンチの側面に拡散層を形成することで逆阻止能力のあるデバイスとしている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平２−２２８６９号公報
【特許文献２】特開２００１−１８５７２７号公報
【特許文献３】特開２００２−７６０１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、前述の図９（ａ）〜図９（ｃ）に示す、塗布拡散による逆阻止型ＩＧＢＴのｐ型分離層の形成方法では、表面からボロンソース（ボロンの液状の拡散源）を塗布し熱処理にてボロンを拡散し、数百μｍ程度の拡散深さのｐ型分離層を形成するためには、高温、長時間の拡散処理を必要とする。このため、拡散炉を構成する石英ボード、石英管（石英チューブ）、石英ノズルなど石英治具のへたりや、ヒーターからの汚染、石英治具の失透現象による強度低下などを発生させてしまう。
【００１０】
また、この塗布拡散法によるｐ型分離層の形成では、マスク酸化膜（酸化膜）の形成が必要となる。このマスク酸化膜は長時間のボロン拡散に耐えるようにするためには良質で厚い酸化膜が必要となる。この耐マスク性が高い、つまり良質なシリコン酸化膜を得る方法としては熱酸化の方法がある。
【００１１】
しかし、高温で長時間（例えば１５００℃、２００時間）のボロンによるｐ型分離層の拡散処理においてボロンがマスク酸化膜を突き抜けないためには、膜厚が約２．５μｍの熱酸化膜を形成させる必要がある。この膜厚２．５μｍの熱酸化膜形成のためには、たとえば１１５０℃の酸化温度において必要な酸化時間は、良質な酸化膜が得られるドライ（乾燥酸素雰囲気）酸化では、約２００時間必要である。
【００１２】
膜質がやや劣るものの、ドライ酸化に比べて酸化時間が短くて済むウェットもしくはパイロジェニック酸化でも、約１５時間と長い酸化時間を必要とする。さらにこれらの酸化処理中には、大量の酸素がシリコンウエハ中に導入されるために、酸素析出物や酸化誘起積層欠陥などの結晶欠陥が導入されたり、酸素ドナーが発生したりすることによるデバイス特性劣化や信頼性低下の弊害が生じる。
【００１３】
さらに、ボロンソース塗布後の熱拡散でも、通常は酸化雰囲気下で高温長時間の拡散処理が行われるため、ウエハ内に格子間酸素が導入され、この工程でも酸素析出物や酸素ドナー化現象、酸化誘起積層欠陥（ＯＳＦ：ＯｘｉｄａｔｉｏｎＩｎｄｕｃｅｄＳｔａｃｋｉｎｇＦａｕｌｔ）や、スリップ転位など結晶欠陥が導入される。これら結晶欠陥が導入されたウエハに形成されたｐｎ接合ではリーク電流が高くなり、ウエハ上に熱酸化により形成された絶縁膜の耐圧、信頼性が大幅に劣化することが知られている。また、拡散中に取り込まれた酸素がドナー化し、耐圧が低下するという弊害を生じさせる。図９（ａ）〜図９（ｃ）に示すｐ型分離層の形成方法では、ボロンによる拡散はマスク酸化膜の開口部から、シリコンバルクへとほぼ等方的に進行するため、深さ方向に２００μｍのボロン拡散を行う場合、必然的に横方向にもボロンは１６０μｍ拡散されてしまうため、デバイスピッチやチップサイズの縮小に対しての弊害を生じさせる。
【００１４】
図１１（ａ）〜図１１（ｃ）に示すｐ型分離層の形成方法では、異方性ドライエッチングにてトレンチを形成し、形成したトレンチ側壁にボロンを導入してｐ型分離層を形成する。その後、トレンチを絶縁膜などの補強材で充填し、高アスペクト比のトレンチが形成できるため、図１１（ａ）〜図１１（ｃ）の形成方法は、前述の図９（ａ）〜図９（ｃ）の形成方法と比べてデバイスピッチの縮小に有利である。
【００１５】
しかし、２００μｍ程度のエッチングに要する時間は、典型的なドライエッチング装置を用いた場合、１枚あたり、１００分程度の処理時間が必要であり、リードタイムの増加、メンテナンス回数の増加などの弊害をもたらす。また、異方性ドライエッチングによって深いトレンチを形成する場合、マスクとしてシリコン酸化膜（ＳｉＯ2）を用いた場合、選択比が５０以下なので、数μｍ程度の厚いシリコン酸化膜を必要とするため、コストの上昇や酸化誘起積層欠陥や酸素析出物などのプロセス誘起結晶欠陥導入による良品率低下という弊害を生じさせる。
【００１６】
さらにドライエッチングによる高アスペクト比の深堀りトレンチを利用したｐ型分離層形成プロセスでは、図５に示すように、トレンチ内で薬液残渣１２やレジスト残渣１３などが発生し、歩留まりの低下や信頼性の低下など弊害を生じさせてしまう問題がある。通常、トレンチ側壁に対してリンやボロンなどのドーパントを導入する場合、トレンチ側壁が垂直となっているので、ウエハを斜めにしてイオン注入することによりトレンチ側壁へのドーパント導入を行っている。
【００１７】
しかし、アスペクト比の高いトレンチ側壁へのドーパント導入は、実効ドーズ量の低下（それに伴う注入時間の増加）、実効投影飛程の低下、スクリーン酸化膜によるドーズ量ロス、注入均一性の低下などの弊害を生じさせる。このため、アスペクト比の高いトレンチ内へ不純物を導入するための手法として、イオン注入法の代わりにＰＨ3（ホスフィン）やＢ2Ｈ6（ジボラン）などのガス化させたドーパント零囲気中にウエハを暴露させる気相拡散法が用いられるが、ドーズ量の精密制御性において、イオン注入法に比べて劣る。
【００１８】
またアスペクト比の高いトレンチに絶縁膜を充填させる場合、トレンチ内にボイドと呼ばれる隙間ができ、信頼性などの問題が発生する。また、前記の特許文献１〜３の製造方法では、トレンチ内に補強材を充填してウエハをスクライブラインで切断して半導体チップ化する工程が必要となることが想定され、製造コストが高くなる。
【００１９】
以上のような問題を解決する方法が提案されている。前述のような垂直な側壁を有するトレンチではなく、図６（ａ）、（ｂ）に示すように、エミッタ面または、コレクタ面が狭くなる方向の先細り形状の傾斜面９ａまたは９ｂを側面に持つチップに対し、この傾斜面９ａまたは９ｂにイオン注入し、アニールすることでｐ型分離層４ｂを形成する方法である。なお、図６以降の各図中に描かれた二重点線はいずれも、省略されている断面領域があることを示している。チップ側面の傾斜面９ａまたは９ｂはアルカリ系エッチング液などを用いた選択的異方性エッチングで形成することができる（特開２００６−１５９２６号公報、特開２００６−３０３４１０号公報）。図６（ａ）および（ｂ）のその他の符号は、シリコン基板１、ｐ型コレクタ層６、コレクタ電極７、ＭＯＳゲート構造１０、ｎ型エミッタ領域１５、ｐ型ベース領域１６、ゲート電極１７、エミッタ電極１８、フィールド絶縁膜１９などである。ｐ型コレクタ層６やコレクタ電極７側の面が狭くなる方向の傾斜面９ｂを持つ逆阻止型ＩＧＢＴ（図６（ｂ））は、エミッタ面が狭くなる方向の傾斜面９ａを持った逆阻止型ＩＧＢＴ（図６（ａ））に比べ、エミッタ面を広く利用することができる。そうすると、エミッタ側の主面近傍に形成される、ｎ型エミッタ領域１５、ｐ型ベース領域１６に利用できる活性領域が大きくなるため、電流密度を大きくすることができ、同じ電流定格に対してはチップ面積を小さくできる利点がある。
【００２０】
またさらに、エミッタ側からの熱拡散により形成したｐ型拡散層２０を、対向するコレクタ面から形成した傾斜面９ｃの側壁に形成されるｐ型分離層４ｂと導電接続させた図７に示すようなｐ型分離層の構成も知られている。このチップでは、傾斜溝を浅くすることができるので、前記図６（ａ）、（ｂ）のような傾斜溝がチップを貫通するチップに比べて、ウエハの強度が高いので、ウエハプロセス中の扱いも容易である。これらの先細り状の傾斜面を側面に持つ逆阻止型ＩＧＢＴチップではｐ型分離層をイオン注入およびアニールにより短持間で形成することができるので、長時間の熱拡散のみによってｐ型分離層を形成する場合に問題となる結晶欠陥や酸素起因の欠陥の問題、また、炉のダメージの問題を解決できる。そして、傾斜溝は垂直側壁を有するトレンチ深堀によるｐ型分離層の形成方法に比べて溝のアスペクト比が低いため、イオン注入法による精密な制御性を有するドーパントの導入が前述のようにトレンチ内にボイドや残滓を生じること無しに可能となる。
【００２１】
しかしながら、課題はウエハ１に傾斜溝を形成する際のアルカリエッチングにおいて、図８に示すように、エッチングマスクにレジスト膜２２を用いると密着性が悪く、サイドエッチまたはアンダーエッチ２４を生じて正確なパターン形成が困難なことである。アルミニウムマスクを使用すると密着性がよくサイドエッチを生じないが、エッチング後にアルミニウムマスクを完全に除去することが困難であり、さらに、アルミニウムのエッチング液である燐硝酢酸の残滓による汚染も起こり得るので、前記課題がクリアされたとは言えない。
【００２２】
本発明は、以上説明した点に鑑みてなされたものであり、本発明は、半導体チップ側面に傾斜面を形成する際に、エッチングマスクの下側に及ぶ不必要なエッチングがほとんど無く、エッチング液による汚染も生じない傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法の提供を目的とする。
【課題を解決するための手段】
【００２３】
本発明は前記目的を達成するために、（１００）面を主面とするｎ型半導体基板１の一方の主面に、素子活性領域のＭＯＳゲート構造１０とアルミニウム電極膜１８を形成する第１工程、前記素子活性部に対向する他方の主面にイオン注入によりp型ドーパントを不純物とするイオン注入ダメージ層２１またはイオン注入ダメージ層２１を活性化して得られる高濃度ｐ型層２１ａを形成する第２工程、該イオン注入ダメージ層２１または高濃度ｐ型層２１ａをマスクとしてｎ型半導体基板１の他方の主面を湿式異方性エッチングして傾斜溝２３を形成する第３工程および該傾斜溝を構成する傾斜面にp型ドーパントのイオン注入によりｐ型分離層４を形成する第４工程を有する傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法とする。
また、第１工程と第２工程の間に、他方の主面を研削して所要の厚さに減厚する工程を挿入する傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法としてもよい。また、前記p型ドーパントを不純物とする高濃度ｐ型層２１ａがp型ドーパントのイオン注入と活性化のためのレーザーアニール処理により形成されることも好ましい。前記湿式異方性エッチングがＴＭＡＨ溶液を用いる方法とすることが望ましい。さらに、前記傾斜溝２３が前記他方の主面から前記一方の主面にかけて貫通する深さであっても良い。またさらに、前記第１工程の前に、前記一方の主面の前記素子活性部を取り巻く位置にｐ型拡散層２０を形成する工程を備え、前記傾斜溝２３の底部が前記ｐ型拡散層２０の底部に達する深さであることも好ましい。前記素子活性部に対向する他方の主面にイオン注入によりp型ドーパントを不純物とするイオン注入ダメージ層２１またはイオン注入ダメージ層２１を活性化して得られる高濃度ｐ型層２１ａをマスクとして傾斜溝２３を湿式異方性エッチングにより形成する第３工程とする。その後マスクとして用いた前記イオン注入ダメージ層２１または高濃度ｐ型層２１ａを除去し、再度p型ドーパントによるイオン注入ダメージ層２１を形成し、アニール、活性化してｐ型コレクタ層を形成する工程を有するようにすることも好適である。また、前記第１工程の素子活性領域のＭＯＳゲート構造がｐ型ベース領域と、該ｐ型ベース領域内の表面層に設けられるｎ型エミッタ領域と、前記ｎ型半導体基板の一方の主面領域と前記ｎ型エミッタ領域の表面とに挟まれる前記ｐ型ベース領域の表面にゲート絶縁膜を介して設けられるゲート電極とを有し、前記アルミニウム電極膜は、該ゲート電極上では層間絶縁膜を介して覆い、前記ｎ型エミッタ領域の表面と前記ｐ型ベース領域の表面とには接触する構成を有する傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法とすることが好ましい。さらに、前記p型ドーパントとしてはボロンを用いることが好適である。
【発明の効果】
【００２４】
本発明によれば、半導体チップ側面に傾斜面を形成する際に、エッチングマスクの下側のエッチングがほとんど無くて正確なパターン精度を維持でき、エッチング液による汚染も生じない傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施例１、２にかかる傾斜状の側面を備える逆阻止型ＩＧＢＴの主要な製造工程を示すウエハの断面図である。
【図２】本発明の実施例３にかかる傾斜状の側面を備える逆阻止型ＩＧＢＴの主要な製造工程を示すウエハの断面図である。
【図３】レジストの塗布方法を説明するためのウエハの断面図である。
【図４】本発明にかかるレジストの塗布方法を説明するためのウエハの断面図である。
【図５】従来のトレンチを利用するｐ型分離層形成方法における問題点を説明するための半導体基板の要部断面図である。
【図６】従来の貫通型傾斜溝を利用したｐ型分離層の形成方法を示す半導体基板の要部断面図である。
【図７】従来の浅い傾斜溝を利用したｐ型分離層の形成方法を示す半導体基板の要部断面図である。
【図８】従来の浅い傾斜溝を利用したｐ型分離層を形成する際の問題点を説明するためのウエハの断面図である。
【図９】従来の塗布拡散によるｐ型分離層形成方法の主要な工程を説明する半導体基板の要部断面図である。
【図１０】従来の図９の塗布拡散によるｐ型分離層形成方法により作成された逆阻止型ＩＧＢＴの端部断面図である。
【図１１】従来のトレンチを利用するｐ型分離層形成方法の主要な工程を説明する半導体基板の要部断面図である。
【図１２】従来の図１１の塗布拡散によるｐ型分離層形成方法により作成された逆阻止型ＩＧＢＴの端部断面図である。
【発明を実施するための形態】
【００２６】
以下、本発明の傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法にかかる実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
【実施例１】
【００２７】
本発明の傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法にかかる実施例１について、以下、図面を参照して詳細に説明する。数百μｍの厚いｎ型ウエハ１の一方の主面側（表面側とする）に（図１（ａ））、酸化膜２をマスクにして格子状の平面パターンで、深さ約１２０μｍ、幅約２００μｍのｐ型拡散層２０を形成する（図１（ｂ））。深さ１２０μｍ程度であれば、高温の熱拡散であっても、前述のような深さ数百μｍの熱拡散に必要な１３００℃、２００時間の高温の熱拡散によるデメリットはかなり緩和され、大きな問題は生じ難い。このｐ型拡散層２０は省略することもできる。その場合は、裏面から形成する傾斜溝がウエハを貫通する深さになるので、表面側のＭＯＳゲート構造、エミッタ電極の形成後、傾斜エッチング前に、傾斜溝形成後の工程でウエハを支持するための支持板又は支持テープを貼付する工程が入る。
【００２８】
このｐ型拡散層２０の格子状パターンに囲まれたウエハ１の（１００）面に、ｐ型ベース領域１６、該ｐ型ベース領域表面にｎ型エミッタ領域１５、該ｎ型エミッタ領域１５と前記ｎ型ウエハ１の表面領域に挟まれるｐ型ベース領域１６の表面にゲート絶縁膜（図示せず）を介して設けられるゲート電極１７などからなるＭＯＳゲート構造１０を形成する。さらに、図示しないが、ゲート電極１７上を層間絶縁膜（図示せず）で覆った後、アルミニウムを主成分とするエミッタ電極１８を被覆する。前記層間絶縁膜はエミッタ電極で覆われる前に、前記ｐ型ベース領域１６表面と前記ｎ型エミッタ領域１５表面にエミッタ電極が接触するように開口部を形成しておく。その後、ウエハ１の他方の主面（裏面とする）を研削してウエハ１の厚さを１８０μｍにする（図１（ｂ））。この厚さ１８０μｍに研削したウエハの符号を３０とする。
【００２９】
研削後、厚さ１８０μｍのウエハ３０の裏面（研削側の面）に、前述した一方の主面側（表面側）のｐ型拡散層２０の格子状平面パターンに対向する位置であって、後工程の図１（ｄ）で形成する予定の非貫通傾斜溝２３の位置に合わせて、表面側の前記パターンと同ピッチの格子状平面パターンからなるレジストマスク２２を形成する。このレジストマスク２２を用いて、矢印で示すように選択的イオン注入することにより、ドーズ量１×１０17ｃｍ-2程度のボロンイオン注入ダメージ層２１を形成する（図１（ｃ））。このボロンイオン注入ダメージ層２１を非貫通傾斜溝２３のエッチングマスクとして利用することが本発明の核心である。イオン種にボロンを用いたのは、非貫通傾斜溝２３の形成後、エッチングマスクとして使用したイオン注入ダメージ層２１を除去する際に、ボロンが残存した場合にも問題が小さいからである。前記ボロンイオン注入ダメージ層２１の形成の際にマスクとして形成したレジストマスク２２を除去した後に、ウエハ３０をＴＭＡＨ（Ｔｅｔｒａ  Ｍｅｔｈｙｌ  Ａｍｍｏｎｉｕｍ  Ｈｙｄｒｉｄｅ）の５％溶液に浸漬させることによって異方性エッチングを行なう（図１（ｄ））。このＴＭＡＨ溶液による（１００）面の異方性エッチングによれば、傾斜溝２３の傾斜面を（１１１）面とすることができる。ボロンイオン注入ダメージ層２１はエッチング速度が遅く、ボロンイオンが注入されていないシリコン領域ではエッチングが速く進行するので、このエッチング速度差を利用して選択的エッチングを行うのである。ＴＭＡＨ溶液によるエッチングの場合、ボロンイオン注入ダメージ層２１の有無によるエッチングレート比は６〜７倍であるので、ボロンイオン注入ダメージ層２１の厚さが３μｍの場合、一回のエッチングで可能なエッチング深さは約２０μｍである。８０μｍの傾斜溝を形成するには、４回繰り返しボロンイオン注入ダメージ層を形成して傾斜溝２３の深さを８０μｍとする必要がある。その結果、図１（ｄ）に示すように、レジストマスク２２で被覆されていた箇所に（１１１）結晶面を備えた傾斜溝２３が形成される。ウエハ３０の厚さは１８０μｍであるので、深さ８０μｍの傾斜溝２３の底部は対向する反対面に形成されている１２０μｍの深さのｐ型拡散層２０の底部に達する。
【００３０】
その後、エッチングマスクとして使用したイオン注入ダメージ層２１を除去し、新たにコレクタとなるべきシリコン面を出す。マスクとして用いたイオン注入ダメージ層２１を除去するには、研削や、傾斜溝２３をレジストマスクで覆ってエッチングするとよい。エッチングマスクとして使用したイオン注入ダメージ層２１がＴＭＡＨ溶液によるエッチングで消失している場合はイオン注入ダメージ層２１の除去工程は不必要となる。イオン注入ダメージ層２１の除去のために、傾斜溝２３へのレジストマスク２２の形成を通常行われるスピンコーターによる塗布により行うと、図３に示すように、傾斜溝２３の影響でレジスト膜２２ａの厚さに偏りがでるので、好ましくない。図４のレジスト膜２２ｂのようにスプレーコーターを使って均一な厚さで塗布形成することが好ましい。コレクタ面（裏面）上のレジスト膜２２ｂを露光現像して開口する。開口して露出したシリコン面から前述のイオン注入ダメージ層２１を除去し、その後レジスト膜も除去する。
【００３１】
その後、図示しないが、イオン注入ダメージ層２１を除去した面と傾斜面との両領域にドーズ量１×１０17ｃｍ-2程度の高濃度のボロンイオンをイオン注入し、アニールを施し、ｐ型コレクタ層６とｐ型分離層４ｂとが同じｐ型で繋がった領域を形成する。アニールはたとえば、裏面からの１．５Ｊｃｍ-2程度のレーザーパルスや４００℃程度の低温炉の中で保持することによって、表面側に形成されているＭＯＳゲート構造１０に悪影響がでない条件、方法で行う必要がある。この状態のウエハを、傾斜溝２３の底部でスクライブカットすると逆阻止ＩＧＢＴのチップができる（図１（ｅ））。
【００３２】
以上説明したように、実施例１で説明した逆阻止ＩＧＢＴは、表面側にＭＯＳゲート構造およびアルミニウム電極が形成されているので、裏面側に傾斜溝を形成する際のエッチングのためのマスクの形成が制限される。たとえば、レジスト膜をマスクにして湿式エッチングを行うと、図８に示すように、サイドエッチやアンダーエッチ２４が生じて正確なパターンでの傾斜溝の形成が困難である。しかし、実施例１によれば、エッチングマスクの下側に及ぶ不必要なエッチングがほとんど無い高濃度ｐ型層２１ａやイオン注入ダメージ層２１を形成でき、傾斜状の側面を備えた逆阻止型ＩＧＢＴの製造をすることができる。高濃度ｐ型層２１ａをエッチングマスクとして傾斜溝を形成する例については実施例３で説明する。
【００３３】
なお、図１、２では、図７に示したようなｐ型拡散層２０と非貫通溝の傾斜溝へのイオン注入によるｐ型分離層とを導電接続させる構成の半導体チップについて説明したが、図６（ｂ）に示すような傾斜溝をエミッタ側まで貫通させる場合にも傾斜溝を形成する際に反対側の面を支持板又は支持テープで補強してウエハプロセスを処理することにより、実施例１に記載の製造方法の適用は可能である。
【実施例２】
【００３４】
本発明の傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法にかかる実施例２について、以下説明する。実施例１と同様に、ｐ型拡散層２０と表面側の構造を形成し、ウエハ１の裏面を研削して厚さ１８０μｍにした（図１（ａ）、（ｂ））後、逆阻止型ＩＧＢＴのコレクタとなるべき領域にレジスト膜をマスクにしてボロンイオン注入ダメージ層２１を１×１０17ｃｍ-2程度のドーズ量で形成する（図１（ｃ））。このレジストマスクを除去した後に、アニールせずにボロンイオン注入ダメージ層２１をエッチングマスクとして、ＴＭＡＨの５％溶液により異方性エッチングを行う。イオン注入されていない箇所に（１１１）結晶面に対応する斜めの側面を持つ傾斜溝２３が形成される（図１（ｄ））。その後、実施例１と異なり、ボロンイオン注入ダメージ層２１を残したままで、傾斜溝２３の領域にボロンイオンを１×１０15ｃｍ-2程度のドーズ量で注入する。コレクタ面には既に前述したボロンイオン注入ダメージ層２１が形成されているので、コレクタ面にさらにイオンが追加して注入されるのを嫌う場合は必要に応じてコレクタ面にレジストマスクを施す。レジストマスクの形成の際には、図３のようにスピンコーターでは偏りを生じるので図４のようにスプレーコーターを用いると良く、コレクタ面の領域を露光してレジストを残すようにする。アニールは、表面側のアルミニウム電極に悪影響を及ぼさないように、たとえば、裏面側からの１．５Ｊｃｍ-2程度のレーザーパルスや４００℃程度の低温炉の中で保持する条件、方法で行うことが好ましい。図１（ｅ）はスクライブ後の逆阻止ＩＧＢＴの断面である。
【００３５】
なお、実施例２でも、実施例１と同様に、図６（ｂ）に示すような傾斜溝をエミッタ側まで貫通させる場合にも、傾斜溝を形成する際に反対側の面を支持板又は支持テープで補強することにより、実施例２に記載の製造方法は適用可能である。
【実施例３】
【００３６】
本発明の傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法にかかる実施例３について、以下説明する。実施例１、２と同様に、ｐ型拡散層２０と表面側の構造を形成し、ウエハ１の裏面を研削して厚さ１８０μｍにした（図２（ａ）、（ｂ））後、図２（ｃ）に示すように、逆阻止型ＩＧＢＴのコレクタとなるべき領域にレジスト膜２２をマスクにしてボロンイオン注入ダメージ層２１を１×１０17ｃｍ-2程度のドーズ量で形成する。このレジストマスク２２を除去した後に、レーザーアニールにより活性化して高濃度ｐ型層２１ａを形成してエッチングマスクとする（、図２（ｄ））。実施例３は、この点が前述の実施例１、２と異なる。ＴＭＡＨの５％溶液により、高濃度ｐ型層２１ａの形成されていないシリコン面を異方性エッチングを行う。高濃度ｐ型層２１ａが形成された領域はエッチングレートが低く、イオンが注入されていない領域でのエッチングは速く進行する。しかも、高濃度ｐ型層２１ａはボロンの不純物濃度を１×１０19ｃｍ-3〜１×１０20ｃｍ-3にすると、ボロンイオンが注入されていない領域よりも１０〜１００分の１程度エッチングレートが遅くなる。すなわち、高濃度ｐ型層２１ａの厚さが１〜１０μｍあれば、８０μｍ程度の深さのエッチングができる。前述の実施例１、２に記載のボロンイオン注入ダメージ層のエッチングマスク機能よりもマスク機能が高いので、一回のエッチングで傾斜溝の深さ８０μｍを達成することができるメリットがある。イオン注入されていない箇所に（１１１）結晶面に対応する斜めの側面を持つ傾斜溝２３が形成される。その後、高濃度ｐ型層２１ａを除去し、ｐ型コレクタ層６の形成のためにボロンイオンを１×１０15ｃｍ-2程度のドーズ量で注入する。高濃度ｐ型層２１ａはエッチングマスクとして消耗されているので、この高濃度ｐ型層２１ａの除去処理無しに、前述のｐ型コレクタ層６のためのボロンイオン注入を行っても良い。活性化のためのアニールは、実施例１、２と同様に、表面側のアルミニウム電極膜に悪影響の無いように、たとえば、裏面からの１．５Ｊｃｍ-2程度のレーザーパルスや４００℃程度の低温炉の中で保持することによって行い、ｐ型コレクタ層６と傾斜面９ｃのｐ型分離層４ｂとを同時に活性化する。ｐ型コレクタ層６と傾斜面のｐ型分離層４ｂは必要に応じて別々に異なる条件で形成しても良い。図２（ｅ）はスクライブ後の逆阻止ＩＧＢＴの断面である。
【符号の説明】
【００３７】
１、３０    シリコン基板、ｎ型半導体基板、ウエハ
２          酸化膜
３          開口部
４          ｐ型分離層
４ａ        ｐ+拡散層
５          ボロンソース
６          ｐ型コレクタ層
７          コレクタ電極
８          スクライブライン
９ａ、９ｂ、９ｃ          傾斜面
１０        ＭＯＳゲート構造
１１        トレンチ
１２        薬液残渣
１３        レジスト残渣
１５        ｎエミッタ領域
１６        ｐ型ベース領域
１７        ゲート電極
１８        エミッタ電極、アルミニウム電極膜
１９        フィールド絶縁膜
２０        ｐ型拡散層
２１        イオン注入ダメージ層
２１ａ      高濃度ｐ型層
２２、２２ａ、２２ｂ      レジストマスク
２３        傾斜溝
２４        サイドエッチ、アンダーエッチ
１００      逆阻止ＩＧＢＴ
２００      逆阻止ＩＧＢＴ
【図１】
2012089560.tif 000003
【図２】
2012089560.tif 000004
【図３】
2012089560.tif 000005
【図４】
2012089560.tif 000006
【図５】
2012089560.tif 000007
【図６】
2012089560.tif 000008
【図７】
2012089560.tif 000009
【図８】
2012089560.tif 000010
【図９】
2012089560.tif 000011
【図１０】
2012089560.tif 000012
【図１１】
2012089560.tif 000013
【図１２】
2012089560.tif 000014