(57)【要約】【課題】表示品位の良好な液晶表示装置を提供する。【解決手段】  絶縁基板と、前記絶縁基板の上に島状に形成された誘電体ミラーと、前記誘電体ミラーの上に形成されソース領域及びドレイン領域を有するポリシリコン半導体層と、前記絶縁基板、前記誘電体ミラー、及び、前記ポリシリコン半導体層を覆うゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極と、前記ポリシリコン半導体層の前記ソース領域にコンタクトしたソース電極と、前記ポリシリコン半導体層の前記ドレイン領域にコンタクトしたドレイン電極と、前記ドレイン電極に電気的に接続された画素電極と、を備えた第１基板と、前記第１基板に対向して配置された第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置。【選択図】      図３
2012093500.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、前記絶縁基板の上に島状に形成された誘電体ミラーと、前記誘電体ミラーの上に形成されソース領域及びドレイン領域を有するポリシリコン半導体層と、前記絶縁基板、前記誘電体ミラー、及び、前記ポリシリコン半導体層を覆うゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極と、前記ポリシリコン半導体層の前記ソース領域にコンタクトしたソース電極と、前記ポリシリコン半導体層の前記ドレイン領域にコンタクトしたドレイン電極と、前記ドレイン電極に電気的に接続された画素電極と、を備えた第１基板と、
前記第１基板に対向して配置された第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記ポリシリコン半導体層の端面は、前記誘電体ミラーの端面の直上の位置よりも内側に位置していることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
さらに、前記第１基板の背面側に配置され発光ダイオードからなる光源を含むバックライトを備えたことを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
前記誘電体ミラーは、前記絶縁基板上に形成されたシリコン窒化物層と、前記シリコン窒化物層の上に積層されたシリコン酸化物層と、で構成され、前記シリコン窒化物層及び前記シリコン酸化物層のそれぞれの光学膜厚は約１１３ｎｍであることを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記シリコン窒化物層の屈折率は、１．８９以上２．６以下であることを特徴とする請求項４に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子として薄膜トランジスタ（ＴＦＴ）を組み込んだアクティブマトリクス型液晶表示装置においては、透過型の液晶表示パネルと、バックライトとを組み合わせた構成がある。
【０００３】
スイッチング素子として、ポリシリコン半導体層を備えたトップゲート型ポリシリコンＴＦＴを適用した構成においては、バックライトの高輝度化に伴い、オフ電流の増加が問題となっている。すなわち、ポリシリコン半導体層がバックライト光を吸収することにより、ＴＦＴのドレイン電流が増加する。このドレイン電流の増加は、ＴＦＴがオフの状態で顕著に現れ、光リーク電流と呼ばれる。近年では、画面の高輝度化の要求により、バックライトの輝度を増加させる傾向にあり、これに伴い光リーク電流の増加によりクロストークやフリッカーなどによって表示品位に悪影響を及ぼす恐れがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０７−３０６４０９号公報
【特許文献２】特開２０００−２９８２９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、表示品位の良好な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
絶縁基板と、前記絶縁基板の上に島状に形成された誘電体ミラーと、前記誘電体ミラーの上に形成されソース領域及びドレイン領域を有するポリシリコン半導体層と、前記絶縁基板、前記誘電体ミラー、及び、前記ポリシリコン半導体層を覆うゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極と、前記ポリシリコン半導体層の前記ソース領域にコンタクトしたソース電極と、前記ポリシリコン半導体層の前記ドレイン領域にコンタクトしたドレイン電極と、前記ドレイン電極に電気的に接続された画素電極と、を備えた第１基板と、前記第１基板に対向して配置された第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】図１は、本実施形態における液晶表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルの構成及び等価回路を概略的に示す図である。
【図３】図３は、図２に示したアレイ基板のスイッチング素子を含む断面構造を概略的に示す図である。
【図４】図４は、誘電体ミラーの第１構成例を概略的に示す断面図である。
【図５】図５は、バックライトの発光スペクトルと、第１構成例における誘電体ミラーの反射スペクトルとの関係の一例を示す図である。
【図６】図６は、光リーク電流の測定結果を示す図である。
【図７】図７は、シリコン窒化物層の屈折率による光リーク電流の変化をシミュレーションした結果を示す図である。
【図８】図８は、誘電体ミラーの第２構成例を概略的に示す断面図である。
【図９】図９は、バックライトの発光スペクトルと、第２構成例における誘電体ミラーの反射スペクトルとの関係の一例を示す図である。
【図１０】図１０は、ＴＦＴ特性のシミュレーション結果を示す図である。
【発明を実施するための形態】
【０００８】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【０００９】
図１は、本実施形態における液晶表示装置の構成を模式的に示す図である。
【００１０】
すなわち、液晶表示装置１は、アクティブマトリクスタイプの透過型の液晶表示パネルＬＰＮ、液晶表示パネルＬＰＮに接続された駆動ＩＣチップ２及びフレキシブル配線基板３、液晶表示パネルＬＰＮを照明するバックライト４などを備えている。
【００１１】
液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された図示しない液晶層と、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１２】
バックライト４は、アレイ基板ＡＲの背面側に配置されている。このようなバックライト４としては、光源として発光ダイオード（ＬＥＤ）を備えたものが適用されるが、詳細な構造については説明を省略する。
【００１３】
図２は、図１に示した液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１４】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに沿ってそれぞれ延在している。また、ゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに直交する第２方向Ｙに沿って交互に並列配置されている。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差する第２方向Ｙに沿ってそれぞれ延在している。また、ソース配線Ｓは、第１方向Ｘに沿って並列配置されている。つまり、ゲート配線Ｇ及び補助容量線Ｃと、ソース配線Ｓとは、略直交している。
【００１５】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。各補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１６】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、対向電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。
【００１７】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。アクティブエリアＡＣＴには、ｍ×ｎ個のスイッチング素子ＳＷが形成されている。
【００１８】
画素電極ＰＥは、アレイ基板ＡＲに形成され、スイッチング素子ＳＷに電気的に接続されている。アクティブエリアＡＣＴには、ｍ×ｎ個の画素電極ＰＥが形成されている。対向電極ＣＥは、例えば、コモン電位であり、液晶層ＬＱを介して複数の画素電極ＰＥに対して共通に形成されている。この対向電極ＣＥは、給電部ＶＳと電気的に接続されている。
【００１９】
本実施形態において、対向電極ＣＥは、アレイ基板ＡＲに形成されていても良いし、対向基板ＣＴに形成されていても良い。対向電極ＣＥが画素電極ＰＥとともにアレイ基板ＡＲに形成された構成の液晶表示パネルＬＰＮでは、これらの画素電極ＰＥと対向電極ＣＥとの間に形成される横電界を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。このような液晶モードとしては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどがある。
【００２０】
また、対向電極ＣＥが対向基板ＣＴに形成された構成の液晶表示パネルＬＰＮでは、これらの画素電極ＰＥと対向電極ＣＥとの間に形成される縦電界を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。このような液晶モードとしては、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｅｎｄ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｅｄ）モードなどがある。
【００２１】
図３は、図２に示したアレイ基板ＡＲのスイッチング素子ＳＷを含む断面構造を概略的に示す図である。
【００２２】
すなわち、アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の上に配置された誘電体ミラー２０、誘電体ミラー２０の上に配置されたスイッチング素子ＳＷ、スイッチング素子ＳＷに電気的に接続された画素電極ＰＥなどを備えている。ここに示したスイッチング素子ＳＷは、トップゲート型の薄膜トランジスタである。
【００２３】
誘電体ミラー２０は、第１絶縁基板１０の上面１０Ｔに島状に形成されている。この誘電体ミラー２０は、スイッチング素子ＳＷの下地（あるいは、アンダーコート層）として機能し、バックライト光が透過して表示に寄与する開口部においては除去されている。このような誘電体ミラー２０の詳細な構造については後述するが、高屈折率絶縁膜と低屈折率絶縁膜とを積層した誘電体多層膜によって形成されている。
【００２４】
スイッチング素子ＳＷのポリシリコン半導体層ＳＣは、誘電体ミラー２０の上面２０Ｔに形成されている。このポリシリコン半導体層ＳＣは、チャネル領域ＳＣＣを挟んだ両側にそれぞれソース領域ＳＣＳ及びドレイン領域ＳＣＤを有している。また、ポリシリコン半導体層ＳＣは、上方に向かって順テーパ状に形成されている。つまり、ポリシリコン半導体層ＳＣの端面ＳＣＥと誘電体ミラー２０の上面２０Ｔとのなす角度θは、鋭角である。
【００２５】
また、端面ＳＣＥは、誘電体ミラー２０の端面２０Ｅの直上の位置よりも内側に位置している。つまり、ポリシリコン半導体層ＳＣは、誘電体ミラー２０の上面２０Ｔの全体に亘って形成されているわけではない。誘電体ミラー２０の四方の端面２０Ｅに繋がる額縁状の上面２０Ｔには、ポリシリコン半導体層ＳＣが形成されていない。
【００２６】
このような形状の誘電体ミラー２０の上にポリシリコン半導体層ＳＣを形成する技術としては、誘電体ミラー２０を形成する絶縁膜及びポリシリコン半導体層ＳＣのエッチングに際して、レジスト後退やハーフトーン露光技術などが適用可能である。
【００２７】
ゲート絶縁膜１１は、誘電体ミラー２０が形成されていない第１絶縁基板１０の上面１０Ｔ、誘電体ミラー２０の端面２０Ｅ、ポリシリコン半導体層ＳＣが形成されていない誘電体ミラー２０の上面２０Ｔ、ポリシリコン半導体層ＳＣの端面ＳＣＥ及び上面ＳＣＴを覆っている。
【００２８】
スイッチング素子ＳＷのゲート電極ＷＧは、ゲート絶縁膜１１の上に形成され、ポリシリコン半導体層ＳＣのチャネル領域ＳＣＣの直上に位置している。このゲート電極ＷＧは、第１層間絶縁膜１２によって覆われている。また、この第１層間絶縁膜１２は、ゲート絶縁膜１１の上にも配置されている。これらのゲート絶縁膜１１及び第１層間絶縁膜１２は、例えば、シリコン酸化物及びシリコン窒化物などの無機系材料によって形成されている。
【００２９】
スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第１層間絶縁膜１２の上に形成されている。ソース電極ＷＳは、ゲート絶縁膜１１及び第１層間絶縁膜１２を貫通するコンタクトホールを通してポリシリコン半導体層ＳＣのソース領域ＳＣＳにコンタクトしている。ドレイン電極ＷＤは、ゲート絶縁膜１１及び第１層間絶縁膜１２を貫通するコンタクトホールを通してポリシリコン半導体層ＳＣのドレイン領域ＳＣＤにコンタクトしている。これらのゲート電極ＷＧ、ソース電極ＷＳ、及び、ドレイン電極ＷＤは、例えば、モリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。
【００３０】
このような構成のスイッチング素子ＳＷは、第２層間絶縁膜１３によって覆われている。つまり、ソース電極ＷＳ及びドレイン電極ＷＤは、第２層間絶縁膜１３によって覆われている。また、この第２層間絶縁膜１３は、第１層間絶縁膜１２の上にも配置されている。
【００３１】
画素電極ＰＥは、第２層間絶縁膜１３の上に形成さている。この画素電極ＰＥは、第２層間絶縁膜１３を貫通するコンタクトホールを介してドレイン電極ＷＤに接続されている。このような画素電極ＰＥは、光透過性を有する導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。画素電極ＰＥは、第１配向膜１４によって覆われている。
【００３２】
このような本実施形態の構成によれば、スイッチング素子ＳＷのポリシリコン半導体層ＳＣと第１絶縁基板１０との間に誘電体ミラー２０が配置されているため、バックライト４からのバックライト光によってアレイ基板ＡＲが照明された際に、スイッチング素子ＳＷに向かうバックライト光は第１絶縁基板１０を透過した後に誘電体ミラー２０によって反射される。
【００３３】
このため、ポリシリコン半導体層ＳＣに到達するバックライト光を低減することができ、光リーク電流を低減することが可能となる。これにより、クロストークやフリッカーなどに起因した表示不良の発生を抑制することができ、表示品位の良好な液晶表示装置を提供することができる。
【００３４】
また、表示に寄与する開口部においては、誘電体ミラー２０が配置されていないため、バックライト光は、アレイ基板ＡＲを透過する。このため、誘電体ミラー２０を配置したことによる液晶表示パネルＬＰＮの透過率の低下を抑制することが可能となる。
【００３５】
一方で、ポリシリコン半導体層ＳＣの端面ＳＣＥが誘電体ミラー２０の端面２０Ｅの直上に位置している場合、第１絶縁基板１０の上面１０Ｔとポリシリコン半導体層ＳＣの上面ＳＣＴとの間に急峻な段差が形成されてしまい、特に、端面ＳＣＥを覆うゲート絶縁膜１１の膜厚が局所的に薄くなってしまうことがある。この場合、ゲート絶縁膜１１の上に形成されたゲート電極ＷＧとポリシリコン半導体層ＳＣとが電気的に導通してしまう（ゲートリーク）恐れがある。
【００３６】
これに対して、本実施形態の構成によれば、ポリシリコン半導体層ＳＣの端面ＳＣＥが誘電体ミラー２０の端面２０Ｅの直上の位置よりも内側に位置しているため、ゲート絶縁膜１１は、ポリシリコン半導体層ＳＣの端面ＳＣＥ及び上面ＳＣＴを、絶縁性を確保するのに必要な膜厚で被覆することができる。したがって、ゲートリークの発生を抑制することが可能となる。
【００３７】
次に、本実施形態に適用可能な誘電体ミラー２０の第１構成例について説明する。
【００３８】
図４は、誘電体ミラー２０の第１構成例を概略的に示す断面図である。なお、ここでは、説明に必要な主要部のみを図示しており、ポリシリコン半導体層ＳＣのチャネル領域ＳＣＣに跨るゲート電極ＷＧを含む断面を図示している。
【００３９】
第１絶縁基板１０は、例えば、厚さ０．７ｍｍのガラス基板である。誘電体ミラー２０は、第１絶縁基板１０の上に配置されている。ポリシリコン半導体層ＳＣは、誘電体ミラー２０の上に配置され、４９ｎｍの膜厚を有している。ゲート絶縁膜１１は、例えば、１９５ｎｍの膜厚のＳｉＯ２薄膜であり、第１絶縁基板１０、誘電体ミラー２０、及び、ポリシリコン半導体層ＳＣを覆っている。ゲート電極ＷＧは、ゲート絶縁膜１１の上に配置されている。
【００４０】
誘電体ミラー２０は、第１絶縁基板１０の上に形成された第１シリコン窒化物層２１、第１シリコン窒化物層２１の上に積層された第１シリコン酸化物層２２、第１シリコン酸化物層２２の上に積層された第２シリコン窒化物層２３、第２シリコン窒化物層２３の上に積層された第２シリコン酸化物層２４、第２シリコン酸化物層２４の上に積層された第３シリコン窒化物層２５、第３シリコン窒化物層２５の上に積層された第３シリコン酸化物層２６によって構成されている。
【００４１】
第１シリコン窒化物層２１、第２シリコン窒化物層２３、及び、第３シリコン窒化物層２５は、例えば、１．８９の屈折率を有する６０ｎｍの膜厚のＳｉＮ薄膜である。第１シリコン酸化物層２２、第２シリコン酸化物層２４、及び、第３シリコン酸化物層２６は、例えば、１．５５の屈折率を有する７３ｎｍの膜厚のＳｉＯ２薄膜である。
【００４２】
このような高屈折率絶縁膜と低屈折率絶縁膜との積層体からなる誘電体ミラー２０によれば、特定波長の光を効率よく反射することができる。このとき、高屈折率絶縁膜及び低屈折率絶縁膜の光学膜厚（ｎ・ｄ；ｎは絶縁膜の屈折率であり、ｄは絶縁膜の膜厚である）は、反射すべき光の波長である特定波長の１／４に設定することが望ましい。
【００４３】
本実施形態において適用されるバックライト４は、発光ダイオードからなる白色光源を備えている。このようなバックライト４の発光スペクトルは、４５０ｎｍ付近に光強度が最も高い発光ピークを有している。このため、高屈折率絶縁膜及び低屈折率絶縁膜の光学膜厚は、約１１３ｎｍ（＝４５０ｎｍ／４）に設定される。
【００４４】
本実施形態では、高屈折率絶縁膜であるＳｉＮ薄膜の光学膜厚は１１３．４ｎｍ（＝６０ｎｍ＊１．８９）であり、低屈折率絶縁膜であるＳｉＯ２薄膜の光学膜厚は１１３．２ｎｍ（＝７３ｎｍ＊１．５５）である。このような構成の誘電体ミラー２０によれば、バックライト４の光強度が最も高い４５０ｎｍ付近の光を選択的に反射することが可能となる。
【００４５】
図示した例では、誘電体ミラー２０は、高屈折率絶縁膜であるＳｉＮ薄膜と低屈折率絶縁膜であるＳｉＯ２薄膜とのセットを３サイクル積層した構成であるが、少なくとも１サイクル以上の構成であれば、バックライト光を反射する効果（つまり、ポリシリコン半導体層ＳＣに到達するバックライト光を低減することによる光リーク電流の低減効果）が得られる。また、サイクル数が増えるほど（つまり、誘電体ミラー２０を構成する高屈折率絶縁膜及び低屈折率絶縁膜の層数が増えるほど）、反射率が増加し、光リーク電流の低減効果が高まる。
【００４６】
図５は、バックライト４の発光スペクトルと、第１構成例における誘電体ミラー２０の反射スペクトルとの関係の一例を示す図である。この図５では、横軸は波長（ｎｍ）であり、縦軸は反射スペクトルの反射率である。なお、図中において、「ＢＬ」とは、バックライト４の発光スペクトルであり、縦軸は図示しないが光強度（ａ．ｕ．）である。図中の「１サイクル」、「２サイクル」、及び、「３サイクル」は、それぞれの構成の誘電体ミラー２０を適用した場合に第１絶縁基板１０側から入射した光の第１絶縁基板１０側での反射率を計算した反射スペクトルである。また、図中の「０サイクル」は、誘電体ミラー２０に代えてアンダーコート層を適用した場合に第１絶縁基板１０側から入射した光の第１絶縁基板１０側での反射率を計算した反射スペクトルである。なお、他の条件は同一であり、ポリシリコン半導体層ＳＣの膜厚は４９ｎｍであり、ゲート絶縁膜は１９５ｎｍの膜厚のＳｉＯ２薄膜である。
【００４７】
「１サイクル」、「２サイクル」、または、「３サイクル」の誘電体ミラー２０を適用した構成は、本実施形態に相当する。「１サイクル」の誘電体ミラー２０を適用した構成とは、第１シリコン窒化物層２１及び第１シリコン酸化物層２２からなる誘電体ミラー２０を適用し、ポリシリコン半導体層ＳＣが第１シリコン酸化物層２２上に形成された構成に相当する。「２サイクル」の誘電体ミラー２０を適用した構成とは、第１シリコン窒化物層２１、第１シリコン酸化物層２２、第２シリコン窒化物層２３、及び、第２シリコン酸化物層２４からなる誘電体ミラー２０を適用し、ポリシリコン半導体層ＳＣが第２シリコン酸化物層２４上に形成された構成に相当する。「３サイクル」の誘電体ミラー２０を適用した構成とは、図４に示した構成に相当する。「０サイクル」は、本実施形態とは異なり、アンダーコート層として、第１絶縁基板１０の全面に形成された５０ｎｍの膜厚のＳｉＮ薄膜と、このＳｉＮ薄膜の全面に形成された１００ｎｍの膜厚のＳｉＯ薄膜とを備え、ポリシリコン半導体層ＳＣがＳｉＯ薄膜上に形成された構成に相当する。
【００４８】
図示したように、バックライト４の発光スペクトルは４５０ｎｍ付近に発光ピークを有しているのに対して、「１サイクル」の反射スペクトルでは波長４５０ｎｍにおける反射率が約１０％であり、「２サイクル」の反射スペクトルでは波長４５０ｎｍにおける反射率が約２０％であり、「３サイクル」の反射スペクトルでは波長４５０ｎｍにおける反射率が約３０％である。このように、サイクル数が増えるほど、特定波長（ここでは４５０ｎｍ）付近の光に対する反射率が増加することが確認された。
【００４９】
図６は、光リーク電流の測定結果を示す図である。ここでは、「１サイクル」、「２サイクル」、及び、「３サイクル」のそれぞれの誘電体ミラー２０を適用した構成の複数の試作機、及び、「０サイクル」の構成の複数の試作機について、それぞれ同一条件で光リーク電流を測定した。
【００５０】
「０サイクル」での光リーク電流の平均値を１００%としたとき、「１サイクル」での光リーク電流は１７％低減し、「２サイクル」での光リーク電流は２２％低減し、「３サイクル」での光リーク電流は２５％低減することが確認された。
【００５１】
図７は、シリコン窒化物層の屈折率による光リーク電流の変化をシミュレーションした結果を示す図である。ここでは、第１シリコン酸化物層２２、第２シリコン酸化物層２４、及び、第３シリコン酸化物層２６は、いずれも上記の通り、１．５５の屈折率を有する７３ｎｍの膜厚のＳｉＯ２薄膜である。第１シリコン窒化物層２１、第２シリコン窒化物層２３、及び、第３シリコン窒化物層２５は、いずれも光学膜厚は一定（約１１３ｎｍ）であるが、屈折率が１．８９から２．２までの範囲で異なるＳｉＮ薄膜を適用した。
【００５２】
第１シリコン窒化物層２１、第２シリコン窒化物層２３、及び、第３シリコン窒化物層２５が、１．８９の屈折率を有する６０ｎｍの膜厚のＳｉＮ薄膜である場合、「０サイクル」での光リーク電流を１００％としたとき、「１サイクル」での光リーク電流は約５％低減し、「２サイクル」での光リーク電流は約１５％低減し、「３サイクル」での光リーク電流は約２５％低減した。
【００５３】
第１シリコン窒化物層２１、第２シリコン窒化物層２３、及び、第３シリコン窒化物層２５が、２．０の屈折率を有する５６ｎｍの膜厚のＳｉＮ薄膜である場合、「０サイクル」での光リーク電流を１００％としたとき、「１サイクル」での光リーク電流は約７％低減し、「２サイクル」での光リーク電流は約２２％低減し、「３サイクル」での光リーク電流は約４０％低減した。
【００５４】
第１シリコン窒化物層２１、第２シリコン窒化物層２３、及び、第３シリコン窒化物層２５が、２．１の屈折率を有する５４ｎｍの膜厚のＳｉＮ薄膜である場合、「０サイクル」での光リーク電流を１００％としたとき、「１サイクル」での光リーク電流は約１０％低減し、「２サイクル」での光リーク電流は約３０％低減し、「３サイクル」での光リーク電流は約５０％低減した。
【００５５】
第１シリコン窒化物層２１、第２シリコン窒化物層２３、及び、第３シリコン窒化物層２５が、２．２の屈折率を有する５１ｎｍの膜厚のＳｉＮ薄膜である場合、「０サイクル」での光リーク電流を１００％としたとき、「１サイクル」での光リーク電流は約１３％低減し、「２サイクル」での光リーク電流は約３７％低減し、「３サイクル」での光リーク電流は約５８％低減した。
【００５６】
このように、「１サイクル」の誘電体ミラー２０を適用した場合であっても、シリコン窒化物層の屈折率を１．８９とした場合に５％の光リーク電流を低減でき、また、シリコン窒化物層の屈折率を２．２まで増加した場合には１３％の光リーク電流を低減できる。つまり、サイクル数が同一であっても、誘電体ミラー２０を構成する高屈折率絶縁膜の屈折率と低屈折率絶縁膜の屈折率との差が大きくなるほど、反射率が増加し、光リーク電流の低減効果が増大することが確認された。また、サイクル数が多いほど、反射率が増加し、光リーク電流の低減効果が増大することも確認された。換言すると、高屈折率絶縁膜の屈折率と低屈折率絶縁膜の屈折率との差が大きければ、同一の反射率を得るためのサイクル数を低減することができ、つまり、誘電体ミラー２０を構成する層数を低減することができる。
【００５７】
次に、本実施形態に適用可能な誘電体ミラー２０の第２構成例について説明する。
【００５８】
図８は、誘電体ミラー２０の第２構成例を概略的に示す断面図である。なお、ここでは、説明に必要な主要部のみを図示しており、ポリシリコン半導体層ＳＣのチャネル領域ＳＣＣに跨るゲート電極ＷＧを含む断面を図示している。この第２構成例は、図４に示した第１構成例と比較して、誘電体ミラー２０が単一の高屈折率絶縁膜及び単一の低屈折率絶縁膜によって構成されている点で相違している。なお、この第２構成例において、第１構成例と同一の構成については同一の参照符号を付して詳細な説明を省略する。
【００５９】
誘電体ミラー２０は、第１絶縁基板１０の上に形成されたシリコン窒化物層２１、及び、シリコン窒化物層２１の上に積層されたシリコン酸化物層２２によって構成されている。シリコン窒化物層２１及びシリコン酸化物層２２のそれぞれの光学膜厚は約１１３ｎｍであり、特定波長４５０ｎｍの光を反射するように最適化されている。
【００６０】
シリコン酸化物層２２は、例えば、１．５４の屈折率を有する７３ｎｍの膜厚のＳｉＯ２薄膜である。シリコン窒化物層２１については、その屈折率は、１．８９以上２．６以下としている。なお、シリコン窒化物層２１の膜厚は、光学膜厚が約１１３ｎｍとなるように、屈折率に応じて適宜決定される。
【００６１】
上記の通り、誘電体ミラー２０を構成する高屈折率絶縁膜の屈折率と低屈折率絶縁膜の屈折率との差が大きくなるほど、反射率が増加するため、光リーク電流の低減効果が増大する。このため、シリコン窒化物層２１の屈折率はできるだけ高いことが望ましい。なお、シリコン窒化物層２１の屈折率を向上するためには、例えば、シリコン窒化物層２１をＣＶＤ法により成膜する際に、ガス流量を調整し、シリコン（Ｓｉ）に膜質を近づけることで実現可能である。但し、シリコン窒化物層２１の屈折率を過度に増大すると、絶縁性が保てず、スイッチング素子ＳＷにおいて通常のＴＦＴ特性が得られないことから、シリコン窒化物層２１の屈折率は、２．６以下とすることが望ましい。
【００６２】
図９は、バックライト４の発光スペクトルと、第２構成例における誘電体ミラー２０の反射スペクトルとの関係の一例を示す図である。この図９では、横軸は波長（ｎｍ）であり、縦軸は反射スペクトルの反射率である。なお、図中において、「ＢＬ」とは、バックライト４の発光スペクトルであり、縦軸は図示しないが光強度（ａ．ｕ．）である。図中のそれぞれの反射スペクトルは、シリコン窒化物層２１の屈折率及び膜厚がそれぞれ異なる条件の構成の誘電体ミラー２０を適用した場合に、第１絶縁基板１０側から入射した光の第１絶縁基板１０側での反射率を計算したものである。なお、他の条件は同一であり、シリコン酸化物層２２は１．５４の屈折率を有する７３ｎｍの膜厚のＳｉＯ２薄膜であり、ポリシリコン半導体層ＳＣの膜厚は４９ｎｍであり、ゲート絶縁膜は１９５ｎｍの膜厚のＳｉＯ２薄膜である。
【００６３】
屈折率１．８９のシリコン窒化物層２１は、光学膜厚が約１１３ｎｍとなるように、６０ｎｍの膜厚を有している。同様に、屈折率２．０のシリコン窒化物層２１は５６ｎｍの膜厚を有し、屈折率２．２のシリコン窒化物層２１は５１ｎｍの膜厚を有し、屈折率２．４のシリコン窒化物層２１は４７ｎｍの膜厚を有し、屈折率２．６のシリコン窒化物層２１は４３ｎｍの膜厚を有し、屈折率２．８のシリコン窒化物層２１は４０ｎｍの膜厚を有し、屈折率３．０のシリコン窒化物層２１は３７ｎｍの膜厚を有し、屈折率３．２のシリコン窒化物層２１は３５ｎｍの膜厚を有し、屈折率３．４のシリコン窒化物層２１は３３ｎｍの膜厚を有している。
【００６４】
図示したように、バックライト４の発光スペクトルは４５０ｎｍ付近に発光ピークを有しているのに対して、シリコン窒化物層２１の屈折率ｎ及び膜厚ｄ（ｎｍ）について、（ｎ，ｄ）＝（１．８９，６０）での反射スペクトルでは波長４５０ｎｍにおける反射率が８％であり、同様に、（ｎ，ｄ）＝（２．０，５６）での反射率が１０％であり、（ｎ，ｄ）＝（２．２，５１）での反射率が１４％であり、（ｎ，ｄ）＝（２．４，４７）での反射率が１８％であり、（ｎ，ｄ）＝（２．６，４３）での反射率が２２％であり、（ｎ，ｄ）＝（２．８，４０）での反射率が２７％であり、（ｎ，ｄ）＝（３．０，３７）での反射率が３２％であり、（ｎ，ｄ）＝（３．２，３５）での反射率が３６％であり、（ｎ，ｄ）＝（３．４，３３）での反射率が４０％である。
【００６５】
このように、誘電体ミラー２０を構成するシリコン窒化物層２１の屈折率が高い場合ほど、その反射スペクトルにおいて特定波長（ここでは４５０ｎｍ）付近の光に対する反射率が増加することが確認された。
【００６６】
図１０は、ＴＦＴ特性のドレイン電圧１０Ｖ、ゲート絶縁膜８０ｎｍ、トランジスタのチャネル幅４．５μｍ、チャネル長３μｍでのシミュレーション結果を示す図である。
【００６７】
図の縦軸はドレイン電流Ｉｄ（ａ．ｕ．）であり、横軸はゲート電圧Ｖｇ（Ｖ）である。図中のＡは、第１絶縁基板１０の上に形成されるシリコン窒化物層２１の屈折率をシリコン（Ｓｉ）と同等（ここでは、εｒ＝１２）とした場合のＴＦＴ特性のシミュレーション結果に相当する。図中のＢは、第１絶縁基板１０の上に、シリコン窒化物層２１に代えて、シリコンを形成した場合のＴＦＴ特性のシミュレーション結果に相当する。他の条件については、両者ともに同一である。
【００６８】
絶縁体であるシリコン窒化物層２１を適用した場合には、その屈折率をシリコンと同等まで上げても正常なＴＦＴ特性（εｒ＝７．５のシリコン窒化物層２１を適用した場合のＴＦＴ特性と略同等のＴＦＴ特性）が得られることが確認された。一方で、半導体であるシリコンを適用した場合には、オフ電流が増加し、オン電流が減少するため、液晶表示パネルのスイッチング素子として十分なＴＦＴ特性が得られない。
【００６９】
このように、誘電体ミラー２０を構成する高屈折率絶縁膜の屈折率と低屈折率絶縁膜の屈折率との差を、絶縁性を確保できる範囲でできるだけ大きく設定することにより、ＴＦＴ特性を損なうことなく、特定波長の光を選択的反射することが可能となり、光リーク電流の発生を抑制することが可能となる。したがって、クロストークやフリッカーの発生を抑制することが可能となる。
【００７０】
以上説明したように、本実施形態によれば、表示品位の良好な液晶表示装置を提供することができる。
【００７１】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７２】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＰＥ…画素電極
ＳＷ…スイッチング素子  ＳＣ…ポリシリコン半導体層
２０…誘電体ミラー  ２１…シリコン窒化物層  ２２…シリコン酸化物層
【図１】
2012093500.tif 000003
【図２】
2012093500.tif 000004
【図３】
2012093500.tif 000005
【図４】
2012093500.tif 000006
【図５】
2012093500.tif 000007
【図６】
2012093500.tif 000008
【図７】
2012093500.tif 000009
【図８】
2012093500.tif 000010
【図９】
2012093500.tif 000011
【図１０】
2012093500.tif 000012