(57)【要約】【課題】製造コストの大幅な増加をともなわずに基板管理情報を形成でき、又、高密度化にも対応できる配線基板及びその製造方法、並びに、前記配線基板を有する半導体パッケージを提供することを目的とする。【解決手段】本配線基板は、複数の配線層及び絶縁層が交互に積層され、隣接する前記配線層が前記絶縁層に形成されたビアホールを介して電気的に接続されている配線基板であって、前記絶縁層のうちの外側の絶縁層には、文字や記号等として認識可能な基板管理情報を構成する複数の穴が形成されており、前記外側の絶縁層上には、前記外側の絶縁層に積層された配線層を選択的に覆い、前記複数の穴を露出するソルダーレジストが形成されており、前記配線層の前記ソルダーレジストから露出する部分は、半導体チップと電気的に接続される電極パッドを構成し、前記複数の穴は、それぞれ前記外側の絶縁層を貫通する貫通穴であり、平面視において前記電極パッドより外側の領域に形成されている。【選択図】  図３
2012151509.tif 000002
【特許請求の範囲】
【請求項１】
複数の配線層及び絶縁層が交互に積層され、隣接する前記配線層が前記絶縁層に形成されたビアホールを介して電気的に接続されている配線基板であって、
前記絶縁層のうちの外側の絶縁層には、文字や記号等として認識可能な基板管理情報を構成する複数の穴が形成されており、
前記外側の絶縁層上には、前記外側の絶縁層に積層された配線層を選択的に覆い、前記複数の穴を露出するソルダーレジストが形成されており、
前記配線層の前記ソルダーレジストから露出する部分は、半導体チップと電気的に接続される電極パッドを構成し、
前記複数の穴は、それぞれ前記外側の絶縁層を貫通する貫通穴であり、平面視において前記電極パッドより外側の領域に形成されていることを特徴とする配線基板。
【請求項２】
前記複数の穴からは、何れかの配線層が露出していることを特徴とする請求項１記載の配線基板。
【請求項３】
前記複数の穴からは、Ａｕ膜が露出していることを特徴とする請求項１記載の配線基板。
【請求項４】
前記複数の穴は、平面視において互いに重複しないように形成されていることを特徴とする請求項１乃至３の何れか一項記載の配線基板。
【請求項５】
請求項１乃至４の何れか一項記載の配線基板と、半導体チップとを有する半導体パッケージであって、前記半導体チップは、前記配線基板の前記外側の絶縁層側に搭載されていることを特徴とする半導体パッケージ。
【請求項６】
複数の配線層及び絶縁層が交互に積層され、隣接する前記配線層が前記絶縁層に形成されたビアホールを介して電気的に接続されている配線基板の製造方法であって、
前記絶縁層のうちの外側の絶縁層に、文字や記号等として認識可能な基板管理情報を構成する複数の穴を形成する穴形成工程と、
前記外側の絶縁層上に、配線層を積層する配線層積層工程と、
前記外側の絶縁層上に、前記配線層積層工程で積層された配線層を選択的に覆い、前記複数の穴を露出するソルダーレジストを形成するソルダーレジスト形成工程と、を有し、
前記穴形成工程は、前記外側の絶縁層に前記ビアホールを形成するビアホール形成工程と同一工程であり、
前記配線層の前記ソルダーレジストから露出する部分は、半導体チップと電気的に接続される電極パッドを構成し、
前記複数の穴は、それぞれ前記外側の絶縁層を貫通する貫通穴であり、平面視において前記電極パッドより外側の領域に形成されることを特徴とする配線基板の製造方法。
【請求項７】
前記複数の穴からは、何れかの配線層が露出していることを特徴とする請求項６記載の配線基板の製造方法。
【請求項８】
更に、前記穴から認識可能な配線層上に、Ａｕ膜を有する金属層を形成する金属層形成工程を有することを特徴とする請求項６又は７記載の配線基板の製造方法。
【請求項９】
前記金属層形成工程は、前記穴から認識可能な配線層上に、Ａｕ膜のみを形成する工程であることを特徴とする請求項８記載の配線基板の製造方法。
【請求項１０】
前記金属層形成工程は、前記穴から認識可能な配線層上に、Ｎｉ膜、Ａｕ膜を順次積層形成する工程であることを特徴とする請求項８記載の配線基板の製造方法。
【請求項１１】
前記金属層形成工程は、前記穴から認識可能な配線層上に、Ｎｉ膜、Ｐｄ膜，Ａｕ膜を順次積層形成する工程であることを特徴とする請求項８記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、識別番号、座標情報等の基板管理情報が形成された配線基板及びその製造方法、半導体パッケージに関する。
【背景技術】
【０００２】
近年では、半導体チップ搭載用等に用いられる配線基板は、小型化、高密度化が進み、集合配線基板の形態で取り扱われている。図１は、従来の集合配線基板２００を例示する平面図である。図１を参照するに、集合配線基板２００は、複数の配線基板１００と、複数の配線基板１００を囲む外枠２１０とを有する。Ａはダイシングブレード等が集合配線基板２００を切断する位置（以下、「切断位置Ａ」とする）を示している。集合配線基板２００は、切断位置Ａにおいて切断されることにより個片化され、配線基板１００となる。この際、外枠２１０は、廃棄される部分である。
【０００３】
複数（６４個）の配線基板１００には、Ａ１〜Ｈ８の識別番号が形成されている。このような識別番号は、個片化後の配線基板１００に何らかの不具合が生じた場合等に利用される。例えば、不具合が生じた配線基板１００が、集合配線基板２００のどの位置に配置されていたかを特定することができるため、その不具合が集合配線基板２００における特定の場所に依存して生じたものか、あるいは製造工程中の特定のプロセスに関連して生じたものか等を解析することができる。
【０００４】
又、複数の配線基板１００には、このような識別番号以外に、座標情報、ロット番号、シリアル番号、図面番号、製品名称等が形成される場合もある。以下、識別番号、座標情報、ロット番号、シリアル番号、図面番号、製品名称等を含めて基板管理情報という。
【０００５】
従来、基板管理情報は、配線パターンを用いて形成されていた（例えば、特許文献１参照）。又、配線パターン形成時には露光を行うが、従来は一括コンタクト露光方法が採用されていた。一括コンタクト露光方法とは、予め基板管理情報等を形成した露光マスクを露光対象物に密着させ、その状態で露光マスクを通して露光対象物に光を照射し、露光対象物に露光マスクに形成された基板管理情報等を転写する露光方法である。一括コンタクト露光方法を採用することにより、各配線基板１００にそれぞれ異なる基板管理情報を形成する場合にも、一回の露光を行えば済むため、集合配線基板２００の製造コストを低く抑えることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−８６７３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、一括コンタクト露光方法は、露光マスクを露光対象物に密着させるため、露光対象物にゴミが付着し、集合配線基板２００の歩留まりが低下するという問題があった。又、一括コンタクト露光方法に用いるコンタクト露光機は、露光の位置精度が高くないため、高密度の配線基板１００が集合化された集合配線基板２００の製造に用いることが困難であるという問題があった。
【０００８】
このような問題を解決するために、一括コンタクト露光方法に代えて、投影露光方法を採用することも考えられる。投影露光方法は、露光マスクを露光対象物に密着させないため、露光対象物にゴミが付着することがなく、又、露光の位置精度が高いため、高密度の配線基板１００が集合化された集合配線基板２００の製造にも用いることができるという特徴がある。
【０００９】
しかしながら、投影露光方法に用いる投影露光機のレンズ口径は比較的小さく、有効露光領域が狭いため、集合配線基板２００の全体を一括で露光することができない。集合配線基板２００の全体を複数回に分けて露光することはできるが、各配線基板１００にそれぞれ異なる基板管理情報を形成する場合には、露光のたびに露光マスクを交換しなければならず、集合配線基板２００の製造コストが大幅に増加するという問題があった。又、配線パターン形成時の露光は投影露光方法で行い、その後、基板管理情報形成のためだけの露光を、一括コンタクト露光方法で行うこともできるが、同様に集合配線基板２００の製造コストが大幅に増加するという問題があった。
【００１０】
本発明は、上記に鑑みてなされたもので、製造コストの大幅な増加をともなわずに基板管理情報を形成でき、又、高密度化にも対応できる配線基板及びその製造方法、並びに、前記配線基板を有する半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本配線基板は、複数の配線層及び絶縁層が交互に積層され、隣接する前記配線層が前記絶縁層に形成されたビアホールを介して電気的に接続されている配線基板であって、前記絶縁層のうちの外側の絶縁層には、文字や記号等として認識可能な基板管理情報を構成する複数の穴が形成されており、前記外側の絶縁層上には、前記外側の絶縁層に積層された配線層を選択的に覆い、前記複数の穴を露出するソルダーレジストが形成されており、前記配線層の前記ソルダーレジストから露出する部分は、半導体チップと電気的に接続される電極パッドを構成し、前記複数の穴は、それぞれ前記外側の絶縁層を貫通する貫通穴であり、平面視において前記電極パッドより外側の領域に形成されていることを要件とする。
【００１２】
本配線基板の製造方法は、複数の配線層及び絶縁層が交互に積層され、隣接する前記配線層が前記絶縁層に形成されたビアホールを介して電気的に接続されている配線基板の製造方法であって、前記絶縁層のうちの外側の絶縁層に、文字や記号等として認識可能な基板管理情報を構成する複数の穴を形成する穴形成工程と、前記外側の絶縁層上に、配線層を積層する配線層積層工程と、前記外側の絶縁層上に、前記配線層積層工程で積層された配線層を選択的に覆い、前記複数の穴を露出するソルダーレジストを形成するソルダーレジスト形成工程と、を有し、前記穴形成工程は、前記外側の絶縁層に前記ビアホールを形成するビアホール形成工程と同一工程であり、前記配線層の前記ソルダーレジストから露出する部分は、半導体チップと電気的に接続される電極パッドを構成し、前記複数の穴は、それぞれ前記外側の絶縁層を貫通する貫通穴であり、平面視において前記電極パッドより外側の領域に形成されることを要件とする。
【発明の効果】
【００１３】
本発明によれば、製造コストの大幅な増加をともなわずに基板管理情報を形成でき、又、高密度化にも対応できる配線基板及びその製造方法、並びに、前記配線基板を有する半導体パッケージを提供することができる。
【図面の簡単な説明】
【００１４】
【図１】従来の集合配線基板２００を例示する平面図である。
【図２】本発明の第１の実施の形態に係る集合配線基板２０を部分的に例示する平面図である。
【図３】本発明の第１の実施の形態に係る集合配線基板２０を例示する図２のＢ−Ｂ線に沿った断面図である。
【図４】本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その１）である。
【図５】本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その２）である。
【図６】本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その３）である。
【図７】本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その４）である。
【図８】本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その５）である。
【図９】本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その６）である。
【図１０】本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その７）である。
【図１１】本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その８）である。
【図１２】本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その９）である。
【図１３】本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その１０）である。
【図１４】本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その１１）である。
【図１５】本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その１２）である。
【図１６】本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その１３）である。
【図１７】複数の貫通穴１５ｙにより形成された基板管理情報１１ａ「１」を模式的に例示する平面図である。
【図１８】本発明の第２の実施の形態に係る集合配線基板３０を例示する断面図である。
【図１９】本発明の第３の実施の形態に係る集合配線基板４０を例示する断面図である。
【図２０】本発明の第４の実施の形態に係る集合配線基板５０を例示する断面図である。
【図２１】図１９に示す集合配線基板４０に半導体チップ７２を搭載した半導体パッケージ７０を例示する断面図である。
【図２２】本発明の第５の実施の形態に係る半導体パッケージ７０の製造工程を例示する図（その１）である。
【図２３】本発明の第５の実施の形態に係る半導体パッケージ７０の製造工程を例示する図（その２）である。
【図２４】本発明の第５の実施の形態に係る半導体パッケージ７０の製造工程を例示する図（その３）である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、本発明を実施するための形態の説明を行う。
【００１６】
〈第１の実施の形態〉
図２は、本発明の第１の実施の形態に係る集合配線基板２０を部分的に例示する平面図である。図３は、本発明の第１の実施の形態に係る集合配線基板２０を例示する図２のＢ−Ｂ線に沿った断面図である。
【００１７】
図２を参照するに、集合配線基板２０は、複数の配線基板１０と外枠２１とから構成されている。Ａはダイシングブレード等が集合配線基板２０を切断する位置（以下、「切断位置Ａ」とする）を示している。集合配線基板２０は、切断位置Ａにおいて切断されることにより個片化され、配線基板１０となる。この際、外枠２１は、廃棄される部分である。
【００１８】
複数の配線基板１０には、それぞれ「１」を示す基板管理情報１１ａや「２」を示す基板管理情報１１ｂが形成されている。集合配線基板２０を構成する図２に図示されていない配線基板１０にも、それぞれ基板管理情報が形成されている。基板管理情報１１ａや１１ｂ等は、前述のように、識別番号、座標情報、ロット番号、シリアル番号、図面番号、製品名称等の情報であり、個片化後の配線基板１０に何らかの不具合が生じた場合等に利用される。なお、図２において、基板管理情報１１ａや１１ｂ等は簡略化して図示されている。
【００１９】
図３を参照するに、集合配線基板２０は、第１絶縁層１４と、第２絶縁層１５と、第１配線層１６と、第２配線層１７と、第３配線層１８と、ソルダーレジスト１９とを有し、支持体を有さないシート形状の集合配線基板である。第１配線層１６上には第１絶縁層１４が形成され、第１絶縁層１４上には第２配線層１７が形成されている。更に、第２配線層１７上には第２絶縁層１５が形成され、第２絶縁層１５上には第３配線層１８が形成されている。
【００２０】
第１配線層１６は、表面めっき層１６ａ及びパッド本体１６ｂから構成されている。第１配線層１６は、例えば半導体チップ等と電気的に接続される電極パッドとして機能する。第１配線層１６と第２配線層１７とは、第１絶縁層１４に形成された第１ビアホール１４ｘを介して電気的に接続されている。又、第２配線層１７と第３配線層１８とは、第２絶縁層１５に形成された第２ビアホール１５ｘを介して電気的に接続されている。
【００２１】
第２絶縁層１５には、第２配線層１７と第３配線層１８とを電気的に接続する第２ビアホール１５ｘの他に、基板管理情報を構成する貫通穴１５ｙが形成されている。第３配線層１８上には、ソルダーレジスト１９が形成されている。ソルダーレジスト１９は、第３配線層１８上に開口部１９ｘを、貫通穴１５ｙ上に開口部１９ｙを有する。第３配線層１８の開口部１９ｘに対応する部分は、例えば半導体チップ等と電気的に接続される電極パッドとして機能する。
【００２２】
このように、貫通穴１５ｙ上には、絶縁層やソルダーレジストは形成されず、貫通穴１５ｙからは第２配線層１７が露出し、ソルダーレジスト１９の上部方向から、平面視「１」のように認識される（図１７参照）。
【００２３】
続いて、集合配線基板２０の製造方法について説明する。図４〜図１６は、本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図である。図４〜図１６において、図２及び図３と同一部品については、同一符号を付し、その説明は省略する。
【００２４】
始めに、図４に示す工程では、支持体１２を用意する。本実施形態では支持体１２としてＣｕ箔を用いる。Ｃｕ箔の厚さは、例えば、３５〜１００μｍとすることができる。次いで、図５に示す工程では、支持体１２上に、レジスト膜１３を形成する。レジスト膜１３としては、例えば、ドライフィルム等を用いることができる。
【００２５】
次いで、図６に示す工程では、レジスト膜１３に対して露光等のパターニング処理を行い、第１配線層１６の形成位置に対応する部分に開口部１３ｘを形成する。露光には、例えば、投影露光方法を用いることができる。なお、ドライフィルム状のレジスト膜１３に対して予め開口部１３ｘを形成しておき、開口部１３ｘが形成されたレジスト膜１３を支持体１２上に配設してもよい。
【００２６】
次いで、図７に示す工程では、支持体１２をめっき給電層に利用する電解めっき法により、支持体１２上に第１配線層１６を形成する。第１配線層１６は、レジスト膜１３に形成された開口部１３ｘ内に形成されており、表面めっき層１６ａとパッド本体１６ｂとにより構成されている。
【００２７】
表面めっき層１６ａは、例えば、Ａｕ膜，Ｐｄ膜，Ｎｉ膜を積層した構造を有する。第１配線層１６を形成するには、例えば、Ａｕ膜，Ｐｄ膜，Ｎｉ膜を順にめっきすることにより表面めっき層１６ａを形成し、続いて、表面めっき層１６ａ上にＣｕ等からなるパッド本体１６ｂをめっきにより形成する。次いで、図８に示す工程では、図７に示すレジスト膜１３を除去する。なお、第１配線層１６は、例えば半導体チップ等と電気的に接続される電極パッドとして機能する。
【００２８】
次いで、図９に示す工程では、支持体１２に第１配線層１６を被覆する第１絶縁層１４を形成する。第１絶縁層１４の材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材を用いることができる。第１絶縁層１４の形成方法の一例としては、支持体１２に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）し、その後、１９０℃程度の温度で熱処理して硬化させることにより第１絶縁層１４を得ることができる。
【００２９】
次いで、図１０に示す工程では、支持体１２に形成された第１絶縁層１４に、第１配線層１６が露出するようにレーザ加工法を用いて第１ビアホール１４ｘを形成する。レーザとしては、例えば、ＣＯ２レーザやＹＡＧレーザ等を使用することができる。
【００３０】
次いで、図１１に示す工程では、第１絶縁層１４上に、第１ビアホール１４ｘを介して第１配線層１６と電気的に接続される第２配線層１７を形成する。第２配線層１７としては、例えば、Ｃｕ等を用いることができる。第２配線層１７は、例えば、セミアディティブ法により形成される。
【００３１】
第２配線層１７を、セミアディティブ法により形成する例を、より詳しく説明すると、始めに、無電解めっき法又はスパッタ法により、第１ビアホール１４ｘ内及び第１絶縁層１４の上にＣｕシード層（図示せず）を形成した後に、第２配線層１７に対応する開口部を備えたレジスト膜（図示せず）を形成する。この際に行う露光には、例えば、投影露光方法を用いることができる。次いで、Ｃｕシード層をめっき給電層に利用した電解めっき法により、レジスト膜の開口部にＣｕ層パターン（図示せず）を形成する。
【００３２】
次いで、レジスト膜を除去した後に、Ｃｕ層パターンをマスクにしてＣｕシード層をエッチングすることにより、第２配線層１７を得る。なお、第２配線層１７の形成方法としては、上述したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を用いることができる。
【００３３】
次いで、図１２に示す工程では、第１絶縁層１４上に第２配線層１７を被覆する第２絶縁層１５を形成する。第２絶縁層１５の材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材を用いることができる。第２絶縁層１５の形成方法は、第１絶縁層１４の形成方法と同一であるため、その説明は省略する。
【００３４】
次いで、図１３に示す工程では、第２絶縁層１５に、第２配線層１７が露出するようにレーザ加工法を用いて第２ビアホール１５ｘ及び貫通穴１５ｙを形成する。レーザとしては、例えば、ＣＯ２レーザやＹＡＧレーザ等を使用することができる。貫通穴１５ｙは、図２に示す基板管理情報１１ａとして、平面視「１」のように認識されるように、複数個形成される。一例として、図１７に基板管理情報１１ａの形成例を示す。
【００３５】
図１７は、複数の貫通穴１５ｙにより形成された基板管理情報１１ａ「１」を模式的に例示する平面図である。図２において、基板管理情報１１ａは簡略化して図示したが、貫通穴１５ｙの直径は６０μｍ〜１５０μｍ程度であり、認識可能とするためには、貫通穴１５ｙは、ある程度まとめて形成しなければならない。従って、実際には、図１７に示すように、多数の貫通穴１５ｙが形成される。
【００３６】
この際、図１７（ａ）に示すように、貫通穴１５ｙが互いに接するか又は重複するように形成しても良いし、図１７（ｂ）に示すように、貫通穴１５ｙが互いに重複しないように、基板管理情報１１ａが認識可能な範囲内で間引いて形成しても良い。貫通穴１５ｙを基板管理情報１１ａが認識可能な範囲内で間引いて形成することにより、貫通穴１５ｙの加工時間を短縮することができる。
【００３７】
このようにして、第２配線層１７と第３配線層１８とを電気的に接続する第２ビアホール１５ｘを形成する工程と同一の工程において、基板管理情報１１ａを構成する貫通穴１５ｙを形成することができる。
【００３８】
なお、基板管理情報１１ａを構成する貫通穴１５ｙを形成するためにレーザ加工時間が増加するが、第２ビアホール１５ｘを形成する工程と同一の工程において対応できるため、配線パターン形成時の露光は投影露光方法で行い、その後、基板管理情報形成のためだけの露光を、一括コンタクト露光方法で行うことにより基板管理情報を形成する際に生ずるような大幅な加工時間の増加はともなわず、集合配線基板２０の製造コストが大幅に増加することはない。
【００３９】
ここで、配線パターン形成時の露光は投影露光方法で行い、基板管理情報の形成は本発明に係る方法により行う場合の加工時間の増加と、配線パターン形成時の露光は投影露光方法で行い、その後、基板管理情報形成のためだけの露光を、一括コンタクト露光方法で行う場合の加工時間の増加について比較する。
【００４０】
一例として、１２０個の配線基板１０から構成されている集合配線基板２０の各配線基板１０に、直径約８０μｍの貫通穴１５ｙを平均２３２個使用して基板管理情報を形成する場合を考える。この場合、集合配線基板２０全体としては、１２０×２３２＝２７８４０個の貫通穴１５ｙを形成する必要がある。レーザ加工法により貫通穴１５ｙを形成する速度は、約４００個／秒程度であるから、２７８４０÷４００≒７０秒となり、集合配線基板２０の加工時間は、約７０秒増加する。
【００４１】
一方、配線パターン形成時の露光は投影露光方法で行い、その後、基板管理情報形成のためだけの露光を、一括コンタクト露光方法で行う場合の加工時間の増加について考える。この場合には、投影露光機から一括コンタクト露光機への段取り変更に約１０分、一括コンタクト露光に約１０分、合計で約２０分（＝１２００秒）必要である。
【００４２】
これらを比較すると、１２００秒÷７０秒≒１７となり、本発明に係る基板管理情報形成方法によれば、配線パターン形成時の露光は投影露光方法で行い、その後、基板管理情報形成のためだけの露光を、一括コンタクト露光方法で行う場合に比べて、加工時間の増加を約１７分の１に抑えられる。その結果、集合配線基板２０の製造コストが大幅に増加することを抑制できる。
【００４３】
次いで、図１４に示す工程では、第２絶縁層１５上に、第２ビアホール１５ｘを介して第２配線層１７と電気的に接続される第３配線層１８を形成する。第３配線層１８としては、例えば、Ｃｕ等を用いることができる。第３配線層１８は、例えば、セミアディティブ法により形成される。この際に行う露光には、例えば、投影露光方法を用いることができる。
【００４４】
次いで、図１５に示す工程では、第３配線層１８の所定の領域上に開口部１９ｘが、貫通穴１５ｙ上に開口部１９ｙが設けられたソルダーレジスト１９が形成される。これにより、第３配線層１８の所定の領域はソルダーレジスト１９の開口部１９ｘ内に露出し、第２配線層１７の所定の領域はソルダーレジスト１９の開口部１９ｙ内に露出する。ソルダーレジスト１９の開口部１９ｘ内に露出した第３配線層１８を構成するＣｕ等の表面、及び、ソルダーレジスト１９の開口部１９ｙ内に露出した第２配線層１７を構成するＣｕ等の表面に、Ａｇめっき、Ｓｎめっき、ＯＳＰ(Organic Solderability Preservative)処理等を施しても構わない。
【００４５】
第３配線層１８の開口部１９ｘ内に露出する部分は、例えば半導体チップ等と電気的に接続される電極パッドとして機能する。又、開口部１９ｙは、貫通穴１５ｙに対応する部分に形成されるため、貫通穴１５ｙからは第２配線層１７が露出し、ソルダーレジスト１９の上部方向から、平面視「１」のように認識される（図１７参照）。
【００４６】
このようにして、支持体１２上に所定のビルドアップ配線層が形成される。本実施例では、３層のビルドアップ配線層（第１配線層１６，第２配線層１７，及び第３配線層１８）を形成したが、ｎ層（ｎは２以上の整数）のビルドアップ配線層を形成してもよい。
【００４７】
次いで、図１６に示す工程では、図１５に示す支持体１２を除去する。支持体１２の除去は、ソルダーレジスト１９の開口部１９ｘ内に露出した第３配線層１８、及び、開口部１９ｙ内に露出した第２配線層１７上にマスキングフィルムを貼った後に、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウエットエッチングにより行うことができる。この際、第１配線層１６は、最表面に表面めっき層１６ａが形成されているため、第１配線層１６及び第１絶縁層１４に対し、Ｃｕからなる支持体１２を選択的にエッチングして除去することができる。これにより、第１配線層１６は第１絶縁層１４から露出される。
【００４８】
このようにして、本発明の第１の実施の形態に係る集合配線基板２０が製造される。
【００４９】
本発明の第１の実施の形態に係る集合配線基板２０によれば、外側の絶縁層である第２絶縁層１５に、ビアホール１５ｘを形成する工程と同一の工程において、１１ａ等の基板管理情報を構成する貫通穴１５ｙを形成することにより、製造コストの大幅な増加をともなわずに、集合配線基板２０に基板管理情報を形成することができる。
【００５０】
又、露光の位置精度が高い投影露光方法により配線層を形成することもできるため、高密度の配線基板が集合化された集合配線基板２０の製造にも対応することができる。
【００５１】
〈第２の実施の形態〉
図１８は、本発明の第２の実施の形態に係る集合配線基板３０を例示する断面図である。図１８を参照するに、集合配線基板３０は、図３に示す集合配線基板２０における第３配線層１８が、基板管理情報を構成する貫通穴１５ｙ内にも形成された以外は集合配線基板２０と同様に構成される。
【００５２】
集合配線基板３０の製造方法については、図１４に示す工程を除いて、図４〜図１６に示す集合配線基板２０の製造方法と同一である。集合配線基板３０の製造工程では、集合配線基板２０の図１４に相当する工程において、貫通穴１５ｙ内にも第３配線層１８を形成する。
【００５３】
第３配線層１８としては、例えば、Ｃｕ等を用いることができる。第３配線層１８は、例えば、セミアディティブ法により形成される。なお、集合配線基板２０の図１５に相当する工程において、ソルダーレジスト１９を形成した後に、ソルダーレジスト１９の開口部１９ｘ及び開口部１９ｙ内に露出した第３配線層１８を構成するＣｕ等の表面に、Ａｇめっき、Ｓｎめっき、ＯＳＰ(Organic Solderability Preservative)処理等を施しても構わない。
【００５４】
本発明の第２の実施の形態に係る集合配線基板３０によれば、外側の絶縁層である第２絶縁層１５に、ビアホール１５ｘを形成する工程と同一の工程において、１１ａ等の基板管理情報を構成する貫通穴１５ｙを形成することにより、本発明の第１の実施の形態に係る集合配線基板２０と同様に、製造コストの大幅な増加をともなわずに、集合配線基板３０に基板管理情報を形成することができる。
【００５５】
又、露光の位置精度が高い投影露光方法により配線層を形成することもできるため、高密度の配線基板が集合化された集合配線基板３０の製造にも対応することができる。
【００５６】
〈第３の実施の形態〉
図１９は、本発明の第３の実施の形態に係る集合配線基板４０を例示する断面図である。図１９を参照するに、集合配線基板４０は、集合配線基板３０においてソルダーレジスト１９の開口部１９ｘ及び開口部１９ｙ内に露出した第３配線層１８上に、金属層４１が形成された以外は集合配線基板３０と同様に構成される。
【００５７】
集合配線基板４０の製造方法については、図１４及び図１５に示す工程を除いて、図４〜図１６に示す集合配線基板２０の製造方法と同一である。集合配線基板４０の製造工程では、集合配線基板３０の場合と同様に、集合配線基板２０の図１４に相当する工程において、貫通穴１５ｙ内にも第３配線層１８を形成する。第３配線層１８としては、例えば、Ｃｕ等を用いることができる。第３配線層１８は、例えば、セミアディティブ法により形成される。
【００５８】
次いで、集合配線基板２０の図１５に相当する工程において、ソルダーレジスト１９を形成した後に、ソルダーレジスト１９の開口部１９ｘ及び開口部１９ｙ内に露出した第３配線層１８上に金属層４１を形成する。金属層４１としては、電解めっき法、無電解めっき法等により、第３配線層１８上に直接Ａｕ膜を形成する。又、例えば、Ｎｉ膜、Ａｕ膜を第３配線層１８上に順次積層した構造としても構わない。又、Ｎｉ膜、Ｐｄ膜，Ａｕ膜を第３配線層１８上に順次積層した構造としても構わない。金属層４１を構成するＡｕ膜の厚さは、例えば、０．０１μｍ〜１μｍとすることができる。
【００５９】
第３配線層１８上に金属層４１を形成する目的は、基板管理情報を構成する貫通穴１５ｙからＡｕ膜を露出させ、基板管理情報の認識性を向上させるためである。
【００６０】
本発明の第３の実施の形態に係る集合配線基板４０によれば、外側の絶縁層である第２絶縁層１５に、ビアホール１５ｘを形成する工程と同一の工程において、１１ａ等の基板管理情報を構成する貫通穴１５ｙを形成することにより、本発明の第１の実施の形態に係る集合配線基板２０と同様に、製造コストの大幅な増加をともなわずに集合配線基板４０に基板管理情報を形成することができる。
【００６１】
又、露光の位置精度が高い投影露光方法により配線層を形成することもできるため、高密度の配線基板が集合化された集合配線基板４０の製造にも対応することができる。
【００６２】
又、本発明の第３の実施の形態に係る集合配線基板４０によれば、貫通穴１５ｙ内にも第３配線層１８を形成し、更に、ソルダーレジスト１９の開口部１９ｙ内に露出した第３配線層１８上に金属層４１を形成することにより、基板管理情報を構成する貫通穴１５ｙからＡｕ膜が認識されるため、基板管理情報の認識性を向上することができる。
【００６３】
〈第４の実施の形態〉
図２０は、本発明の第４の実施の形態に係る集合配線基板５０を例示する断面図である。図２０を参照するに、集合配線基板５０は、集合配線基板２０においてソルダーレジスト１９の開口部１９ｘ内に露出した第３配線層１８、及び、開口部１９ｙ内に露出した第２配線層１７上に、金属層５１が形成された以外は集合配線基板２０と同様に構成される。
【００６４】
集合配線基板５０の製造方法については、図１５に示す工程を除いて、図４〜図１６に示す集合配線基板２０の製造方法と同一である。集合配線基板５０の製造工程では、集合配線基板２０の図１５に相当する工程において、ソルダーレジスト１９を形成した後に、ソルダーレジスト１９の開口部１９ｘ内に露出した第３配線層１８、及び、開口部１９ｙ内に露出した第２配線層１７上に金属層５１を形成する。
【００６５】
金属層５１としては、電解めっき法、無電解めっき法等により、第２配線層１７及び第３配線層１８上に直接Ａｕ膜を形成する。又、例えば、Ｎｉ膜、Ａｕ膜を第２配線層１７及び第３配線層１８上に順次積層した構造としても構わない。又、Ｎｉ膜、Ｐｄ膜，Ａｕ膜を第２配線層１７及び第３配線層１８上に順次積層した構造としても構わない。金属層５１を構成するＡｕ膜の厚さは、例えば、０．０１μｍ〜１μｍとすることができる。
【００６６】
第２配線層１７上に金属層５１を形成する目的は、基板管理情報を構成する貫通穴１５ｙからＡｕ膜を露出させ、基板管理情報の認識性を向上させるためである。
【００６７】
本発明の第４の実施の形態に係る集合配線基板５０によれば、外側の絶縁層である第２絶縁層１５に、ビアホール１５ｘを形成する工程と同一の工程において、１１ａ等の基板管理情報を構成する貫通穴１５ｙを形成することにより、本発明の第１の実施の形態に係る集合配線基板２０と同様に、製造コストの大幅な増加をともなわずに集合配線基板５０に基板管理情報を形成することができる。
【００６８】
又、露光の位置精度が高い投影露光方法により配線層を形成することもできるため、高密度の配線基板が集合化された集合配線基板５０の製造にも対応することができる。
【００６９】
又、本発明の第４の実施の形態に係る集合配線基板５０によれば、ソルダーレジスト１９の開口部１９ｙ内に露出した第２配線層１７上に金属層５１を形成することにより、基板管理情報を構成する貫通穴１５ｙからＡｕ膜が認識されるため、基板管理情報の認識性を向上することができる。
【００７０】
〈第５の実施の形態〉
図２１は、図１９に示す集合配線基板４０に半導体チップ７２を搭載した半導体パッケージ７０を例示する断面図である。図２１を参照するに、半導体パッケージ７０は、集合配線基板４０と、はんだバンプ７１と、半導体チップ７２と、アンダーフィル樹脂７３とを有する。半導体チップ７２には、電極であるボール状端子７２ａが形成されている。
【００７１】
集合配線基板４０の金属層４１の開口部１９ｘに対応する部分には、はんだバンプ７１（接合金属）が形成されている。半導体チップ７２のボール状端子７２ａは、集合配線基板４０のはんだバンプ７１と電気的に接続されている。半導体チップ７２とソルダーレジスト１９との間にはアンダーフィル樹脂７３が充填されている。
【００７２】
集合配線基板４０において、開口部１９ｙは、貫通穴１５ｙに対応する部分に形成され、貫通穴１５ｙからは金属層４１を構成するＡｕ膜が露出しているため、半導体パッケージ７０において、貫通穴１５ｙは、ソルダーレジスト１９の上部方向から、平面視「１」のように認識される（図１７参照）。
【００７３】
図２２〜図２４は、本発明の第５の実施の形態に係る半導体パッケージ７０の製造工程を例示する図である。図２２〜図２４において、図２１と同一部品については、同一符号を付し、その説明は省略する。始めに、図２２に示す工程では、金属層４１の開口部１９ｘに対応する部分に、はんだバンプ７１（接合金属）を形成する。はんだバンプ７１は、金属層４１の開口部１９ｘに対応する部分に、はんだペーストを塗布しリフロー処理することにより得られる。金属層４１の開口部１９ｘに対応する部分に、はんだボールを搭載しても構わない。
【００７４】
次いで、図２３に示す工程では、電極であるボール状端子７２ａが形成されている半導体チップ７２を用意し、半導体チップ７２のボール状端子７２ａと集合配線基板４０のはんだバンプ７１とを、例えば、１９０℃に加熱して、はんだを融解させ電気的に接続する。次いで、図２４に示す工程では、半導体チップ７２とソルダーレジスト１９との間にアンダーフィル樹脂７３を充填する。
【００７５】
このようにして、シート状の集合配線基板４０に半導体チップ７２を実装した半導体パッケージ７０が製造される。その後、ダイシングブレード等で集合配線基板４０を切断位置Ａで切断することにより、個片化された半導体パッケージが完成する。
【００７６】
本発明の第５の実施の形態に係る半導体パッケージ７０によれば、外側の絶縁層である第２絶縁層１５に、ビアホール１５ｘを形成する工程と同一の工程において、１１ａ等の基板管理情報を構成する貫通穴１５ｙを形成した集合配線基板４０に、半導体チップ７２を搭載することにより、製造コストの大幅な増加をともなわずに基板管理情報が形成された半導体パッケージ７０を実現することができる。
【００７７】
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【００７８】
例えば、本発明の第１の実施の形態に係る集合配線基板２０において、貫通穴１５ｙの部分にはソルダーレジスト１９を形成していないが、貫通穴１５ｙを埋めるようにソルダーレジスト１９を形成しても構わない。
【００７９】
又、本発明の各実施の形態おいては、支持基板を有さない配線基板に本発明を適用する例を示したが、本発明は、支持基板を有する配線基板にも同様に適用することができる。
【００８０】
又、本発明の第５の実施の形態に係る半導体パッケージ７０において、本発明に係る集合配線基板４０に半導体チップ７２を搭載する例を示したが、本発明に係る集合配線基板２０，３０，５０に半導体チップ７２を搭載しても構わない。
【符号の説明】
【００８１】
１０，１００  配線基板
１１ａ，１１ｂ  基板管理情報
１２  支持体
１３  レジスト膜
１３ｘ，１９ｘ，１９ｙ  開口部
１４  第１絶縁層
１４ｘ  第１ビアホール
１５  第２絶縁層
１５ｘ  第２ビアホール
１５ｙ  貫通穴
１６  第１配線層
１７  第２配線層
１８  第３配線層
１６ａ  表面めっき層
１６ｂ  パッド本体
１９  ソルダーレジスト
２０，３０，４０，５０，２００  集合配線基板
２１，２１０  外枠
４１，５１  金属層
７０  半導体パッケージ
７１  はんだバンプ
７２  半導体チップ
７２ａ  ボール状端子
７３  アンダーフィル樹脂
Ａ  切断位置
【図１】
2012151509.tif 000003
【図２】
2012151509.tif 000004
【図３】
2012151509.tif 000005
【図４】
2012151509.tif 000006
【図５】
2012151509.tif 000007
【図６】
2012151509.tif 000008
【図７】
2012151509.tif 000009
【図８】
2012151509.tif 000010
【図９】
2012151509.tif 000011
【図１０】
2012151509.tif 000012
【図１１】
2012151509.tif 000013
【図１２】
2012151509.tif 000014
【図１３】
2012151509.tif 000015
【図１４】
2012151509.tif 000016
【図１５】
2012151509.tif 000017
【図１６】
2012151509.tif 000018
【図１７】
2012151509.tif 000019
【図１８】
2012151509.tif 000020
【図１９】
2012151509.tif 000021
【図２０】
2012151509.tif 000022
【図２１】
2012151509.tif 000023
【図２２】
2012151509.tif 000024
【図２３】
2012151509.tif 000025
【図２４】
2012151509.tif 000026