(57)【要約】【課題】半導体薄膜を低熱負荷で均一に改質することのできる熱処理装置を提供する。【解決手段】熱処理装置１００の光学系は、一対の透明基板１０Ａ、１０Ｂと、透明基板１０Ａ、１０Ｂのそれぞれに設けられた透明電極１１Ａ、１１Ｂと、透明電極１１Ａ、１１Ｂに挟まれた液晶材１２と、透明基板１０Ａ、１０Ｂ、透明電極１１Ａ、１１Ｂおよび液晶材１２を挟む一対の偏光板１３Ａ、１３Ｂとを備えたライトバルブアレイ４を有している。透明電極１１Ｂは、ライトバルブアレイ領域１４内でマトリクス状に細分化され、それぞれの透明電極１１Ｂには、駆動回路１５の選択スイッチを介して独立に電圧が印加される。【選択図】図２
2012164797.tif 000002
【特許請求の範囲】
【請求項１】
光源と、
それぞれが前記光源から発する光の一部を透過または反射させる複数の光学素子によって、光学パターンを生成するライトバルブと、
前記光学パターンを縮小して試料の表面に照射する縮小光学系と、
前記試料を搬送するステージと、
を具備し、
前記複数の光学素子は、互いにマトリクス状に配置され、
前記ライトバルブは、前記複数の光学素子のそれぞれに対する外部からの入力を独立して受容し、前記複数の光学素子のそれぞれにおける前記光の透過または反射を独立に制御することを特徴とする熱処理装置。
【請求項２】
前記複数の光学素子のそれぞれは、その一方がマトリクス状に細分化された一対の透明電極に挟まれ、前記一対の透明電極に印加された電圧によって配向が制御される液晶分子からなり、
前記一対の透明電極のうち、マトリクス状に細分化された前記一方の透明電極のそれぞれには、前記ライトバルブの外部の駆動回路から独立に電圧が入力されることを特徴とする請求項１記載の熱処理装置。
【請求項３】
前記複数の光学素子のそれぞれは、その一方がマトリクス状に細分化された一対の透明電極に挟まれ、前記一対の透明電極に印加された電界によって屈折率が制御される等方性誘電体結晶からなり、
前記一対の透明電極のうち、マトリクス状に細分化された前記一方の透明電極のそれぞれには、前記ライトバルブの外部の駆動回路から独立に電圧が入力されることを特徴とする請求項１記載の熱処理装置。
【請求項４】
前記ライトバルブは、それぞれが前記光源から発する前記光を反射する複数の微小ミラーと、前記複数の微小ミラーのそれぞれの傾斜角を制御する複数の可動部とを含む光学素子をマトリクス状に配置してなり、
前記ライトバルブの外部から前記複数の可動部のそれぞれに対して独立に入力を付与し、前記複数の微小ミラーのそれぞれの傾斜角を独立に制御するように構成したことを特徴とする請求項１記載の熱処理装置。
【請求項５】
前記光源は、周期的にパルス化された光を発することを特徴とする請求項１記載の熱処理装置。
【請求項６】
前記ステージが二次元方向に走査されることにより、前記試料の表面の所定の領域に前記光学パターンが照射されることを特徴とする請求項１記載の熱処理装置。
【請求項７】
前記試料は、前記光の照射によって改質される半導体薄膜が形成された半導体基板であることを特徴とする請求項１記載の熱処理装置。
【請求項８】
前記試料の表面には、平面領域と貫通孔が設けられた領域とが存在することを特徴とする請求項１記載の熱処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、熱処理装置に関し、特に、半導体薄膜の改質などに用いて好適な熱処理装置に関するものである。
【背景技術】
【０００２】
ＮＡＮＤ型フラッシュメモリや相変化メモリなどの半導体メモリにデータを記録する固体ストレージは、高速アクセス、高データ転送レート、低消費電力といった特長を持つことから、次世代のストレージデバイスとして注目されている。
【０００３】
しかしながら、上記した半導体メモリは、固体ストレージの大容量化を目的としてメモリ素子サイズの微細化を推進していることから、近い将来、隣接メモリ素子間のカップリングなどによって記憶密度が飽和すると予測されている。
【０００４】
そこで、上記課題を克服する手段として、例えば特許文献１（特開２００８−１６０００４号公報）に記載されているように、メモリ素子を３次元積層化して大容量化する技術が検討されている。
【０００５】
特許文献１に記載された３次元積層化技術の特徴は、半導体基板上にゲート電極材料と絶縁膜とを積層した積層構造を形成し、この積層構造に形成した貫通孔の内部にゲート絶縁膜とチャネル用シリコン膜を堆積することにより、半導体基板に対して垂直な方向に電流が流れるメモリ素子構造を実現することにある。このメモリ素子構造を採用することにより、たとえ半導体基板に対して平行な面では微細化が困難となっても、半導体基板に対して垂直な方向に積層数を増やすことができるので、固体ストレージの大容量化を実現することが可能となる。
【０００６】
上記した３次元積層化技術を適用するに際しては、メモリ素子構造を如何にして作製するかが主要な課題となる。すなわち、固体ストレージを大容量化するためには、メモリ素子の積層数を増やせばよいが、積層数を増やすと、その分、積層構造に形成される貫通孔も深くなるので、貫通孔の加工が困難になる。従って、実際に作製可能なメモリ素子の積層数には限界がある。
【０００７】
また、特許文献１に記載されているようなＮＡＮＤ型のメモリは、メモリ素子の積層数がメモリ素子の直列接続数となる。そのため、直列に接続されてＮＡＮＤを構成するメモリ素子（以下、ストリングと呼ぶ）の数が多くなると、ストリングの抵抗が高くなり、低電圧駆動が困難になる。
【０００８】
以上の理由から、固体ストレージを大容量化するには、メモリ素子の積層数、すなわちストリングの数を増やすのではなく、所定数のメモリ素子の直列接続で構成されるストリングを多層化する方法が有効である。
【０００９】
ストリングを多層化する場合は、上層のストリングを形成するに際し、下層のストリングを構成するスイッチ用トランジスタやメモリ素子への熱的ダメージ、およびトランジスタのチャネル部分に導入された不純物の再拡散を回避する必要があるため、熱負荷の低いプロセスを採用する必要がある。例えば相変化メモリに用いられる材料の融点は、およそ７００℃以下である場合が多い。
【００１０】
ストリングを多層化するプロセスのうち、熱負荷が最も大きいプロセスは、トランジスタのチャネルを構成する半導体薄膜の改質工程である。例えば化学気相成長法などを用いて低熱負荷で堆積した半導体薄膜は、非晶質あるいは微結晶の状態にあることが多いため、熱処理を施して膜の改質を行なう必要がある。
【００１１】
半導体薄膜の改質を低熱負荷で実現できる方法としては、レーザ光やランプを用いた高速アニール法が公知である。この高速アニール法は、改質の対象となる半導体薄膜を高温にするが、その期間は１分以下と短いため、熱負荷が小さい。従って、高速アニール法を採用することにより、下層のストリングに熱的ダメージを与えることなく、非晶質あるいは微結晶の状態にある半導体薄膜を、欠陥密度が小さく、粒径の大きい多結晶状態の半導体薄膜に改質することができる。
【００１２】
高速アニール法を用いて半導体薄膜を改質する技術については、特許文献２〜４などに記載がある。
【００１３】
特許文献２（特開２０００−３０６８５９号公報）は、位相シフトマスクで強度分布を持たせたレーザ光を半導体薄膜に照射してその粒径を制御することにより、大面積の基板上に単結晶に近い結晶性を持つ半導体薄膜をスループットよく形成する高速アニール技術を開示している。
【００１４】
特許文献３（特開２００１−３４５２６７号公報）は、レーザ光の強度を所望の空間分布で変調させることができ、かつ、レーザ光を直接吸収しない材料からなるマスクを介して半導体薄膜にレーザ光を照射することにより、結晶粒の位置とその大きさが制御された結晶質半導体膜を作製する高速アニール技術を開示している。
【００１５】
特許文献４（特開２００２−１５１４０７号公報）は、膜厚分布のある非晶質半導体膜に光量分布を有するレーザ光を照射することによって、大粒径の半導体結晶を形成する高速アニール技術を開示している。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００８−１６０００４号公報
【特許文献２】特開２０００−３０６８５９号公報
【特許文献３】特開２００１−３４５２６７号公報
【特許文献４】特開２００２−１５１４０７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
前述したように、メモリ素子を３次元積層化して大容量化する特許文献１記載の技術の特徴は、半導体基板上にゲート電極材料と絶縁膜とを交互に積層した積層構造を形成し、この積層構造に複数の貫通孔を形成した後、各貫通孔の内部にゲート絶縁膜とチャネル用シリコン膜を堆積することにある。
【００１８】
この場合、貫通孔の側壁に堆積されたシリコン膜の厚さ（半導体基板に垂直な方向の厚さ）は、貫通孔の周囲の平面領域に堆積されたシリコン膜の厚さに側壁の高さを加えた厚さとなる。
【００１９】
前述したレーザ光やランプを用いた高速アニール法では、半導体基板に対して垂直に照射した光エネルギーをシリコン膜に吸収させ、そのエネルギーを改質に利用するため、半導体基板に垂直な方向のシリコン膜の厚さは、その改質に大きな影響を与える。
【００２０】
具体的には、平面領域で最良な改質を履行できるエネルギーを与える光を半導体基板に対して垂直に照射した場合、貫通孔の底部ではエネルギーが不足するため、貫通孔の側壁に堆積されたシリコン膜の改質が不十分となる。他方、貫通孔の底部までエネルギーが充分供給されるように強い光を照射した場合は、平面領域に過剰なエネルギーが供給されるので、平面領域に堆積されたシリコン膜の突沸や液化が誘発され、シリコン膜の表面荒れや剥がれが発生する。
【００２１】
従って、貫通孔の周囲の平面領域に堆積されたシリコン膜と貫通孔の側壁に堆積されたシリコン膜とを均一に改質するためには、その強度が半導体基板に対して平行に２次元の強度分布を持った光を照射する必要がある。
【００２２】
この目的に合致する高速アニール法として、前述した特許文献２〜４に記載された高速アニール法を挙げることができる。これらの文献に記載された高速アニール法の特徴は、位相シフトマスク、あるいは遮光部をパターニングしたマスクに光を通過させ、回折や干渉により、改質すべき半導体薄膜に到達する光の強度に２次元の強度分布を与えることにある。
【００２３】
しかしながら、特許文献２〜４に記載された高速アニール法には、規格の改訂や顧客の要求などによってデバイスのレイアウトが変更になる度に、これに対応したマスクを設計、作製する必要があるという課題がある。また、このようなレイアウト変更の際だけでなく、改質すべき半導体薄膜の膜厚や成膜条件が変更された場合にも、マスクを新たに設計、作製する必要がある。
【００２４】
このように、特許文献２〜４に記載された従来の高速アニール法を半導体薄膜の改質に適用する場合は、デバイスの開発期間が長期化したり、製造コストが増大したりするといった問題が発生する。
【００２５】
本発明の目的は、半導体薄膜を低熱負荷で均一に改質することのできる技術を提供することにある。
【００２６】
本発明の他の目的は、半導体薄膜の改質工程を含むデバイスの開発期間の縮小、製造コストの低減を図ることのできる技術を提供することにある。
【００２７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２９】
本発明の好ましい一態様である熱処理装置は、光源と、それぞれが前記光源から発する光の一部を透過または反射させる複数の光学素子によって、光学パターンを生成するライトバルブと、前記光学パターンを縮小して試料の表面に照射する縮小光学系と、前記試料を搬送するステージとを具備し、
前記複数の光学素子は、互いにマトリクス状に配置され、前記ライトバルブは、前記複数の光学素子のそれぞれに対する外部からの入力を独立して受容し、前記複数の光学素子のそれぞれにおける前記光の透過または反射を独立に制御するものである。
【発明の効果】
【００３０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【００３１】
試料の表面の所望の領域に選択的に光を照射することができるので、表面に平面領域と貫通孔が設けられた領域とが存在するような半導体薄膜であっても、その表面を低熱負荷で均一に改質することが可能となる。
【００３２】
マスクを使用することなく、試料の表面の所望の領域に選択的に光を照射することができるので、半導体薄膜の改質工程を含むデバイスの開発期間の縮小、製造コストの低減を図ることができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態１である熱処理装置の光学系を示す概略構成図である。
【図２】図１に示したライトバルブアレイの詳細な構造を示す斜視図である。
【図３】ピクセルの内部の選択スイッチと透明電極との関係を示す図であり、（ａ）は、３ピクセル分の平面図、（ｂ）は、（ａ）のＢ−Ｂ線断面図である。
【図４】ライトバルブアレイの別例を示す斜視図である。
【図５】本発明の実施の形態２である熱処理装置の光学系を示す概略構成図である。
【図６】図５に示したライトバルブアレイの詳細な構造を示す斜視図である。
【図７】（ａ）、（ｂ）は、図６に示した微小ミラーの構造の一例を示す断面図である。
【図８】（ａ）、（ｂ）は、図６に示した微小ミラーの構造の別例を示す断面図である。
【図９】ライトバルブアレイの構造の別例を示す斜視図である。
【図１０】本発明の実施の形態３である熱処理装置の制御系を示す概略構成図である。
【図１１】（ａ）、（ｂ）は、本発明の熱処理装置を用いた半導体薄膜の改質方法を説明する断面図である。
【発明を実施するための形態】
【００３４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合や、断面図であってもハッチングを省略する場合がある。
【００３５】
（実施の形態１）
図１は、本発明の実施の形態１である熱処理装置の光学系を示す概略構成図である。熱処理装置１００の光学系は、パルス光源１、整形スリット２、ホモジナイザ３、ライトバルブアレイ４、縮小光学系５、ミラー６、および基板搬送用のＸＹステージ７を備えている。ＸＹステージ７の上には、改質されるべき半導体薄膜（図示せず）が形成された基板（半導体ウエハ）９が載置される。
【００３６】
パルス光源１は、周期的にパルス化された照射光８を発する。その期間は、例えば６０秒以下である。パルス光源１は、エキシマレーザのようなパルスレーザを採用してもよいし、連続発振レーザやフラッシュランプから発する光をチョッパーや電気光学モジュレータなどでパルス化する構成としてもよい。
【００３７】
パルス光源１から発した照射光８は、整形スリット２とホモジナイザ３とによって、矩形、かつ強度分布が均一な光に整形された後、ライトバルブアレイ４に送られる。ライトバルブアレイ４に送られた照射光８は、所望の光強度パターンが付与された後、縮小光学系５で所定の倍率に縮小され、基板（半導体ウエハ）９の表面に照射される。
【００３８】
基板９が載置されるＸＹステージ７は、図１のＸＹ方向（水平方向）に移動可能であり、このＸＹステージ７をＸＹ方向に走査することにより、従来のステッパ露光装置のように、基板９の表面の所望の領域に所望の光強度パターンを有する照射光８を照射することができる。
【００３９】
上記パルス光源１から基板９に至る照射光８の光路は、一直線であってもよいが、図１に示すように、ミラー６を介して折れ曲がるようにした場合には、装置をコンパクト化することができる。また、ミラー６の位置や数は図１の通りである必要はなく、例えばホモジナイザ３とライトバルブアレイ４との間に設置してもよく、装置のさらなるコンパクト化のために、複数個設置してもよい。
【００４０】
図２は、図１に示したライトバルブアレイ４の詳細な構造を示す斜視図である。ライトバルブアレイ４は、一対の透明基板１０Ａ、１０Ｂと、透明基板１０Ａ、１０Ｂのそれぞれに設けられた透明電極１１Ａ、１１Ｂと、透明電極１１Ａ、１１Ｂに挟まれた液晶材１２と、透明基板１０Ａ、１０Ｂ、透明電極１１Ａ、１１Ｂおよび液晶材１２を挟む一対の偏光板１３Ａ、１３Ｂとを備えている。また、透明電極１１Ｂおよび液晶材１２が配置されたライトバルブアレイ領域１４の近傍の透明基板１０Ｂ上には、ライトバルブアレイ４を駆動するための駆動回路１５が設けられている。
【００４１】
ライトバルブアレイ４の動作時には、一対の透明電極１１Ａ、１１Ｂの間に電圧が印加され、液晶材１２を構成する複数の液晶分子の配向が制御されることにより、一方の偏光板１３Ａを介して入射した照射光８の配向が制御される。そして、照射光８がもう一方の偏光板１３Ｂを透過する度合いが制御されることにより、照射光８の強度が制御される。
【００４２】
一対の透明電極１１Ａ、１１Ｂの一方（透明電極１１Ｂ）は、ライトバルブアレイ領域１４の内部でマトリクス状に細分化されており、それぞれの透明電極１１Ｂには、駆動回路１５の選択スイッチを介して独立に電圧が印加されるようになっている。すなわち、細分化された透明電極１１Ｂのそれぞれは、独立のライトバルブとして機能するようになっている（以下では、このような個々のライトバルブをピクセルと呼ぶ）。
【００４３】
なお、上記駆動回路１５は、透明基板１０Ｂ上に直接形成してもよいし、駆動回路１５が形成されたＬＳＩチップを透明基板１０Ｂ上に実装してもよい。透明基板１０Ｂ上に駆動回路１５を直接形成する方法に関しては、例えばテクノロジー・アンド・アプリケーションズ・オブ・アモルファスシリコン（２０００年）第９４頁〜第１４６頁(Technology and Applications of Amorphous Silicon (Splinger 2000) p.94-p.146)に詳細な記載がある。
【００４４】
図３は、上記ピクセルの内部の選択スイッチ１６と透明電極１１Ｂとの関係を示す図であり、（ａ）は、３ピクセル分の平面図、（ｂ）は、（ａ）のＢ−Ｂ線断面図である。ここでは、選択スイッチ１６として電界効果型トランジスタ（ＦＥＴ）を採用した場合を示しているが、選択スイッチ１６は電界効果型トランジスタに限定されるものではなく、ピクセルを独立に選択できるデバイスであれば、どのようなものでもよい。
【００４５】
選択スイッチ１６としてＦＥＴを採用する場合は、公知の液晶表示装置の製造方法を応用することによって、透明基板１０Ｂ上に選択スイッチ１６を作製することができる。その際、透明基板１０Ｂ、透明電極１１Ｂ、ＦＥＴを構成するドレイン線１７、ゲート線１８、ゲート電極１９および層間絶縁膜２０の各材料としては、半導体薄膜の改質に用いる照射光８に対して可能な限り透明、かつ変質しないものが選択される。
【００４６】
各ピクセルに所望の電圧を印加する方法は、以下の通りである。まず、各ドレイン線１７に、ある一定期間電圧を印加する。そして、その期間内に、ある選択されたゲート線１８に電圧を印加し、このゲート線１８にゲート電極１９が接続された全てのＦＥＴのチャネルを開く。
【００４７】
このとき、選択されたゲート線１８に対応した列の透明電極１１Ｂには、ドレイン線１７の電圧が、それぞれ印加される。そして、ゲート線１８への電圧印加を逐次走査しながら行なうことにより、ライトバルブアレイ４を構成する全ピクセルに独立に電圧を印加することができる。なお、駆動回路１５を用いて各ドレイン線１７に電圧を印加する方法、および各ゲート線１８を逐次走査する方法は、公知のメモリデバイスあるいは液晶表示装置の動作方法と同じであるので、ここでは説明を省略する。
【００４８】
図１に示した本実施の形態１の熱処理装置１００において、ライトバルブアレイ４は、半導体薄膜の改質に用いる照射光８がライトバルブアレイ４を透過する際に、その透過率をピクセル単位で制御できるものであれば、どのような方式でもよい。
【００４９】
例えば図４に示すように、リン酸二水素アンモニウム結晶やリン酸二水素カリウム結晶に代表される等方性誘電体結晶薄膜２１を一対の透明電極１１Ａ、１１Ｂで挟み、電界を印加できる状態としたものをライトバルブ素子とし、これを１ピクセルとして２次元平面にマトリクス状に配置する。
【００５０】
一対の透明電極１１Ａ、１１Ｂの一方（透明電極１１Ｂ）は、ライトバルブアレイ領域１４内でマトリクス状に細分化し、それぞれの透明電極１１Ｂの表面に上記等方性誘電体結晶薄膜２１を配置する。そして、透明基板１０Ｂ上に作製された駆動回路１５の選択スイッチ素子を介してそれぞれ独立に透明電極１１Ｂに電圧を印加する。
【００５１】
このようにした場合、各ライトバルブ素子（等方性誘電体結晶薄膜２１）は、印加した電界の強さに比例して屈折率が変化するため、印加する電界をピクセル毎に制御することにより、光の強度を制御することができる。
【００５２】
（実施の形態２）
図５は、本発明の実施の形態２である熱処理装置の光学系を示す概略構成図である。前記実施の形態１の熱処理装置１００は、照射光８がライトバルブアレイ４を透過したのに対し、本実施の形態の熱処理装置２００は、照射光８がライトバルブアレイ２４で反射する構成になっている。なお、その他の構成は、実施の形態１の熱処理装置１００と基本的に同一である。また、図５には図１に示したミラー６が図示されていないが、熱処理装置２００にミラー６を設けるか否かは、照射光８の光路の配置に依存するので、本質的な違いではない。
【００５３】
本実施の形態の熱処理装置２００は、ライトバルブアレイ２４の実効的な反射率をピクセル単位で操作することにより、ライトバルブアレイ２４で反射する照射光８に所望の光強度パターンを付与するものである。ライトバルブアレイ２４で反射した照射光８は、縮小光学系５で所定の倍率に縮小された後、改質されるべき半導体薄膜が形成された基板（半導体ウエハ）９の表面に照射される。
【００５４】
前記実施の形態１の熱処理装置１００と同様、基板９が載置されるＸＹステージ７は、図１のＸＹ方向（水平方向）に移動可能であり、このＸＹステージ７をＸＹ方向に走査することにより、従来のステッパ露光装置のように、基板９の表面に所望の光強度パターンを有する照射光８を照射することができる。
【００５５】
図６は、図５に示したライトバルブアレイ２４の詳細な構造を示す斜視図である。このライトバルブアレイ２４は、基板２５上にマトリクス状に配置され、かつその傾斜角を独立に設定可能な多数の微小ミラー２６を備えている。各微小ミラー２６は、改質に用いる照射光８に対して反射率が高い材料を薄膜上に積層したものであり、その傾斜角を所望の値に規定する支柱部２７によって支持されている。また、基板２５の一部には、各微小ミラー２６を駆動するための駆動回路２８が設けられている。
【００５６】
図７は、図６に示した微小ミラー２６の構造の一例を示す断面図である。ここで、（ａ）は、微小ミラー２６に入射した照射光８が入射方向に反射されるモードを示しており、（ｂ）は、照射光８が入射方向と異なる方向に反射されるモードを示している。
【００５７】
ライトバルブアレイ２４のピクセルは、微小ミラー２６と、可塑性のある材料で作製された支柱部２７と、一対の電極材料薄膜３０Ａ、３０Ｂおよびそれらに挟まれた圧電材料薄膜３１とを備えており、一対の電極材料薄膜３０Ａ、３０Ｂおよび圧電材料薄膜３１は、ピクセルの可動部として機能する。また、この可動部の一部には、必要に応じて台座３２が設けられる。この台座３２は、微小ミラー２６に充分な傾斜角を与え、かつ圧電効果を充分引き出すために圧電材料薄膜３１の膜厚を維持するためのものである。
【００５８】
電極材料薄膜３０Ａ、３０Ｂに電圧が印加されない状態では、図７（ａ）に示すように、支柱部２７の高さと可動部の厚さが同一となっている。このとき、微小ミラー２６は水平に保たれるので、微小ミラー２６に入射した照射光８は、入射方向に反射される。従って、この微小ミラー２６で反射した照射光８は、基板９の表面に到達しない。
【００５９】
一方、電極材料薄膜３０Ａ、３０Ｂに電圧が印加されると、圧電材料薄膜３１が膨張または収縮し、図７（ｂ）に示すように、微小ミラー２６が傾斜する。そこで、電極材料薄膜３０Ａ、３０Ｂに印加する電圧を制御し、微小ミラー２６の傾斜角を最適化することにより、この微小ミラー２６で反射した照射光８を基板９の表面に到達させることができる。このようにして、所望のピクセルで反射した照射光８のみを基板９の表面に到達させることができる。
【００６０】
その際、電極材料薄膜３０Ａ、３０Ｂに印加する電圧を２値化し、干渉により照射光８に強度分布を持たせたり、電圧を多値化することによって、照射光８に強度分布を持たせたりすることも可能である。
【００６１】
図８は、図６に示した微小ミラー２６の構造の別例を示す断面図である。この例は、支柱部２７を除去し、可動部（電極材料薄膜３０Ａ、３０Ｂ、圧電材料薄膜３１）の上面に微小ミラー２６を接続したことが特徴である。これにより、支柱部２７の機械的強度に配慮する必要がなくなり、かつピクセルの部品点数を低減できる。
【００６２】
電極材料薄膜３０Ａ、３０Ｂに電圧が印加されない状態では、圧電材料薄膜３１が膨張も収縮もしないので、図８（ａ）に示すように、微小ミラー２６は水平に保たれる。従って、微小ミラー２６に入射した照射光８は、入射方向に反射され、基板９の表面に到達しない。
【００６３】
一方、電極材料薄膜３０Ａ、３０Ｂに電圧が印加されると、圧電材料薄膜３１が膨張または収縮し、微小ミラー２６に応力を及ぼすため、図８（ｂ）に示すように、微小ミラー２６が傾斜する。そこで、電極材料薄膜３０Ａ、３０Ｂに印加する電圧を制御し、微小ミラー２６に及ぼす応力を最適化することにより、この微小ミラー２６で反射した照射光８を基板９の表面に到達させることができる。このようにして、所望のピクセルで反射した照射光８のみを基板９の表面に到達させることができる。
【００６４】
図７および図８に示したピクセルは、いずれも圧電材料薄膜３１を含んだ可動部が電圧印加により体積変化することを応用したものであるが、例えばＭＥＭＳデバイスなどを使って可動部を作製することにより、上記と同様のピクセルを実現することができる。
【００６５】
前述したように、各ピクセルに独立して電圧を印加する方法は、公知のメモリデバイスあるいは液晶表示装置の動作方法と同様である。また、ライトバルブアレイ２４は、半導体薄膜の改質に用いる照射光８がライトバルブアレイ２４で反射される際、その反射率をピクセル単位で制御できるものであれば、どのような方式でもよい。例えば、図９に示す例は、図２に示したライトバルブアレイ４の一端に、アルミニウム薄膜のような反射率の高い薄膜で構成される反射板３３を追加したものである。
【００６６】
（実施の形態３）
図１０は、本発明の実施の形態３である熱処理装置の制御系を示す概略構成図である。熱処理装置の制御系は、コンピュータ４０、統合制御部４１、光源制御部４２、ライトバルブ制御部４３、およびステージ制御部４４を備えている。
【００６７】
コンピュータ４０は、オペレータがレイアウトデータを入力したり、直接制御を行なったり、あるいは光源４５、ライトバルブアレイ４、ＸＹステージ７の状態を観測したりするためのインタフェース機能を有している。
【００６８】
統合制御部４１は、コンピュータ４０からの制御指示や、各制御部（４２、４３、４４）から各部の状態情報を受けて各制御部に制御信号を送る機能を有している。なお、統合制御部４１は、コンピュータ４０の内部に組み込まれていてもよい。
【００６９】
光源制御部４２は、統合制御部４１からの指示を受けて、光源４５の電源のＯＮ／ＯＦＦおよび照射光８をパルス化するシャッター４６の動作を制御し、各部の状態情報を統合制御部４１へ送る。シャッター４６は、電気光学素子やチョッパーなどのように、電気的に制御できるものが望ましい。なお、光源４５がエキシマレーザのようなパルス光源である場合には、シャッター４６は不要である。
【００７０】
ライトバルブ制御部４３は、統合制御部４１からの指示を受けて、ライトバルブアレイ４の各ピクセル４７を独立して制御する周辺駆動回路（Ｘ方向周辺駆動回路４８、Ｙ方向周辺駆動回路４９）の駆動信号を生成、転送する。また、ライトバルブアレイ４の状態情報を統合制御部４１へ送る。Ｘ方向周辺駆動回路４８およびＹ方向周辺駆動回路４９は、ライトバルブ制御部４３からの駆動信号に基づいて所定のピクセル４７に独立して電圧を印加し、ライトバルブアレイ４を透過する照射光８の配向および強度を制御する。
【００７１】
ステージ制御部４４は、統合制御部４１からの指示を受けて、ＸＹステージ７のステップ動作およびＺ方向の軸調整を制御する。また、ＸＹステージ７の状態情報を統合制御部４１へ送る。
【００７２】
以下、図１０に示した制御系の動作シーケンスを説明する。まず、オペレータは、レイアウト情報、多層膜の仕様、照射光８の光強度およびパルス幅などの情報をコンピュータ４０に入力する。ここで、レイアウト情報とは、例えばＣＡＤのデータである。コンピュータ４０は、上記レイアウト情報、多層膜の仕様、照射光８の光強度およびパルス幅などの情報に基づき、ライトバルブアレイ４に出力すべき照射光８のパターンを計算する。
【００７３】
これらのデータや計算結果は、コンピュータ４０から統合制御部４１に送られる。また、これと同時に、統合制御部４１からは、各制御部に対して各部分の状態を統合制御部４１に送るよう指示が出される。指示を受けた光源制御部４２は、光源４５の電源のＯＮ／ＯＦＦや、シャッター４６の現在の周波数設定などの情報を統合制御部４１へ返信する。
【００７４】
統合制御部４１からの指示を受けたライトバルブ制御部４３は、ライトバルブアレイ４を構成するピクセル４７の現在の情報を統合制御部４１へ返信する。また、統合制御部４１からの指示を受けたステージ制御部４４は、ＸＹステージ７の現在の高さ情報、平面位置を統合制御部４１へ返信する。
【００７５】
統合制御部４１は、上記した各制御部からの返信を受け、各部分が所望の状態になるよう、各制御部へ指示を出す。そして、各制御部は、これに応じた駆動信号を生成、出力し、系を所望の状態へ導く。
【００７６】
なお、上記した動作シーケンスの説明では、統合制御部４１から各制御部への指示に対し、各制御部が現在の状態を返すシーケンスとしたが、各々所定の状態へ戻す、すなわち初期化作業を行なうシーケンスとしてもよい。このようにした場合は、統合制御部４１と各制御部との間で大量の返信／指示データをやり取りする必要がなくなる。
【００７７】
次に、ＸＹステージ７の焦点調整を行う。すなわち、半導体薄膜の改質に用いる照射光８を基板９の非有効領域（デバイスが形成されない領域）に照射し、焦点合わせ用のレーザ光源５０と焦点検出器５１とを用いて高さを調整する。これにより、任意の高さを有する基板９に対して正確な焦点合わせを行うことができる。
【００７８】
その後、基板９の有効領域（デバイスが形成される領域）に照射光８を照射し、基板９の表面に形成された半導体薄膜の改質を行う。その際、実際の改質結果と、コンピュータ４での計算による改質結果との間に差が生じた場合は、基板９に照射する照射光８の光強度値を補正することで対応する。
【００７９】
上述したような制御系構成を採用することにより、オペレータは、その場で、かつ簡便に半導体薄膜に対して所望の改質を施すことができるので、従来の方法で必要であったマスクの再設計、製作に要するコスト、期間を節約することができる。
【００８０】
次に、図１１を用い、本発明の熱処理装置を用いてメモリ素子の能動層を構成する半導体薄膜を均一に改質する方法について説明する。以下では、半導体薄膜としてシリコン膜を例に示すが、光で改質可能な半導体薄膜であれば、いずれも本発明の熱処理装置を適用することができる。また、本発明は、光源の種類を限定する性質のものではないので、光源の波長帯は問わない。さらに、光源を構成するレーザ光の種類やランプの種類も、前述した例に限定されるものではない。
【００８１】
半導体メモリを３次元積層化する際、ゲート電極材料と絶縁膜とを交互に積層した積層構造に、全層を貫く複数の貫通孔を一括加工で形成する方法については、特許文献１に詳細な記載があるため省略する。
【００８２】
まず、図１１（ａ）に示すように、基板９上にゲート電極材料と絶縁膜とを交互に積層した積層構造６０を形成し、続いてこの積層構造６０の一部に貫通孔６１を形成した後、化学気相成長法を用いて積層構造６０の上部および貫通孔６１の内部にゲート酸化膜６２およびチャネル用の非晶質シリコン膜６３Ａを堆積する。非晶質シリコン膜６３は、例えば４００℃〜５３０℃の温度条件で堆積する。
【００８３】
次に、本発明の熱処理装置（実施の形態１の熱処理装置１００、または実施の形態２の熱処理装置２００）を用いて非晶質シリコン膜６３Ａを改質する。これにより、非晶質シリコン膜６３Ａが結晶化されてシリコン膜６３Ｂとなる（図１１（ｂ）参照）。
【００８４】
このとき、光の強度分布６４が平面領域で小さく、段差領域（貫通孔６１が形成された領域）で大きくなるように、熱処理装置のライトバルブアレイ４（またはライトバルブアレイ２４）を調整する。その際、平面領域での光エネルギーは、非晶質シリコン膜６３Ａが膜剥がれを起こすことなく最適な改質が行なわれる大きさに設定される。また、段差領域での光エネルギーは、貫通孔６１の近傍で傾斜を持ち、かつ貫通孔６１の底部で最大値６５を持つように設定される。これにより、貫通孔６１の底部に充分な光エネルギーが供給されるので、均一に改質されたシリコン膜６３Ｂが得られ、かつ平面領域と段差領域との境界部でシリコン膜６３Ｂの剥がれが生じることもない。
【００８５】
上記した光エネルギーの傾斜や最大値は、段差の程度（貫通孔６１の深さおよび径）、改質されるべき非晶質シリコン膜６３Ａの膜厚、下地（積層構造６０）などに依存するため、ライトバルブアレイ４（またはライトバルブアレイ２４）でこれらを微調整しながら、最適値を設定する。従来装置では、この微調整は不可能であり、精度の高い３次元熱シミュレーションにより緻密な計算を行い、マスクデータにフィードバックする必要がある
。また、従来装置では、シミュレーション結果と実際の改質結果とのずれの調整は、その都度マスクの再設計で対応する必要がある。
【００８６】
また、光の照射面積を大きく設定できる場合は、半導体製造プロセスのフォトマスク同様、基板９の表面全体に一括で光を照射する。他方、光の照射面積が小さい場合は、半導体製造プロセスのステッパ同様、基板９の表面に複数の分割領域を定義し、逐次分割領域ごとに光を照射する。分割領域ごとに光を照射する場合、光源を走査する方式でもよいが、光学系の安定性などを考慮すると、基板９をＸＹステージ７で可動化し、走査する方式の方が望ましい。
【００８７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８８】
前記実施の形態では、本発明の熱処理装置を半導体薄膜の改質に用いた場合について説明したが、本発明の熱処理装置の用途は、これに限定されるものではなく、表面に平面領域と段差領域とを有する試料を均一に熱処理する場合に広く適用することができる。
【産業上の利用可能性】
【００８９】
本発明は、半導体薄膜を改質する熱処理装置に利用することができる。
【符号の説明】
【００９０】
１  パルス光源
２  整形スリット
３  ホモジナイザ
４  ライトバルブアレイ
５  縮小光学系
６  ミラー
７  ＸＹステージ
８  照射光
９  基板（半導体ウエハ）
１０Ａ、１０Ｂ  透明基板
１１Ａ、１１Ｂ  透明電極
１２  液晶材
１３Ａ、１３Ｂ  偏光板
１４  ライトバルブアレイ領域
１５  駆動回路
１６  選択スイッチ
１７  ドレイン線
１８  ゲート線
１９  ゲート電極
２０  層間絶縁膜
２１  等方性誘電体結晶薄膜
２４  ライトバルブアレイ
２５  基板
２６  微小ミラー
２７  支柱部
２８  駆動回路
３０Ａ、３０Ｂ  電極材料薄膜
３１  圧電材料薄膜
３２  台座
３３  反射板
４０  コンピュータ
４１  統合制御部
４２  光源制御部
４３  ライトバルブ制御部
４４  ステージ制御部
４５  光源
４６  シャッタ
４７  ピクセル
４８  Ｘ方向周辺駆動回路
４９  Ｙ方向周辺駆動回路
５０  レーザ光源
５１  焦点検出器
６０  積層構造
６１  貫通孔
６２  ゲート酸化膜
６３Ａ  非晶質シリコン膜
６３Ｂ  シリコン膜
６４  強度分布
６５  最大値
１００  熱処理装置
２００  熱処理装置
【図１】
2012164797.tif 000003
【図２】
2012164797.tif 000004
【図３】
2012164797.tif 000005
【図４】
2012164797.tif 000006
【図５】
2012164797.tif 000007
【図６】
2012164797.tif 000008
【図７】
2012164797.tif 000009
【図８】
2012164797.tif 000010
【図９】
2012164797.tif 000011
【図１０】
2012164797.tif 000012
【図１１】
2012164797.tif 000013