(57)【要約】【課題】低消費電力を実現する低コストの送信電力制御回路を提供する。【解決手段】入力された入力信号を減衰させる利得調整手段（ＰＩＮダイオード６）と、前記利得調整手段の出力信号を増幅する増幅手段（増幅器７）とからなる送信電力制御回路において、前記増幅手段のドレインバイアス供給端子（ドレインバイアス供給端子４）へ供給するドレイン電流に応じて前記利得調整手段の減衰量を制御することを特徴とする。【選択図】図１
2012151539.tif 000002
【特許請求の範囲】
【請求項１】
入力された入力信号を減衰させる利得調整手段と、前記利得調整手段の出力信号を増幅する増幅手段とからなる送信電力制御回路において、
前記増幅手段のドレインバイアス供給端子へ供給するドレイン電流に応じて前記利得調整手段の減衰量を制御することを特徴とする送信電力制御回路。
【請求項２】
前記ドレインバイアス供給端子に接続されるバイアス抵抗の両端に生じる電圧差を増幅し、前記バイアス抵抗に流れる前記ドレイン電流に対して線形な電圧を出力する第１の差動アンプを備え、
前記第１の差動アンプの出力に応じて前記利得調整手段の減衰量を制御することを特徴とする請求項１に記載の送信電力制御回路。
【請求項３】
前記利得調整手段はＰＩＮダイオードを有し、
前記第１の差動アンプの出力を対数変換するログアンプと、
前記ログアンプの出力と、前記増幅手段の出力レベルを規定する基準電圧との差分を増幅する第２の差動アンプと、を備え、
前記第２の差動アンプの出力により前記ＰＩＮダイオードの減衰量を制御して前記入力信号の信号レベルを調整することを特徴とする請求項２に記載の送信電力制御回路。
【請求項４】
前記利得調整手段は可変増幅器であって、
前記第１の差動アンプの出力と、電源電圧との差分を増幅する第３の差動アンプを備え、
前記第３の差動アンプの出力により前記可変増幅器の減衰量を制御して前記入力信号の信号レベルを調整することを特徴とする請求項２に記載の送信電力制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は送信電力制御回路に関し、特に無線通信装置の送信回路等で利用される送信電力増幅器の送信電力制御回路に関する。
【背景技術】
【０００２】
従来、無線通信装置の送信回路等に利用される送信電力増幅器の送信電力制御回路においては、送信器の出力を一定に保つため、送信電力増幅器の出力を検波し、その電圧に応じて入力レベルを制御する方式がとられていた（例えば特許文献１参照）。
【０００３】
図７及び図８は、それぞれ従来の送信電力制御回路の構成を示す図である。
図７及び図８に示す送信電力制御回路は、いずれも増幅器７（送信電力増幅器）の入力側に設けられたＰＩＮダイオード６（利得調整手段）の利得を制御することにより、出力端子２から出力される出力信号の信号レベルを所定のレベルに調整する回路である。
【０００４】
図７及び図８に示す送信電力制御回路において、ＰＩＮダイオード６は、入力端子１に入力される入力信号の信号レベルを減衰させ、増幅器７は、この減衰された信号レベルを増幅する。なお、図７及び図８において、増幅器７に設けられた端子は、それぞれゲートバイアス供給端子３及びドレインバイアス供給端子４である。
【０００５】
図７に示す送信電力制御回路（以下、従来回路１とする）においては、方向性結合器１３は、増幅器７の出力電力を、検波ダイオード１４（検波器）に分配する。検波ダイオード１４は、分配された出力電力により、増幅器７の出力を検波し、ＣＰＵ等のデジタル制御回路１５へ出力する。また、デジタル制御回路１５は、この検波ダイオード１４からの検波出力と、基準電圧源（不図示）の基準電圧との差分を出力する。この差分出力がＰＩＮダイオード６のバイアス回路１１を介して、ＰＩＮダイオード６（可変減衰手段）に負帰還され、ＰＩＮダイオード６は、増幅器７の出力を一定に保つ動作を行う。
【０００６】
一方、図８に示す送信電力制御回路（以下、従来回路２とする）は、上記のフィードバック制御を行わない方式であり、検波ダイオード１４（検波器）、方向性結合器１３及びデジタル制御回路１５を不要とする。そのため、従来回路２においては、ＰＩＮダイオード６のバイアス制御電圧端子１９から入力される信号レベルにより、ＰＩＮダイオード６の減衰量を制御し、出力端子２から出力される出力信号の信号レベルを所定のレベルに調整する。
【０００７】
図９は、上述した図７及び図８に示す増幅器７におけるドレイン電流と利得Ｇとの関係を示す図である。図９に示すように、増幅器７に供給するドレイン電流を、Ｉ（Ｌ）、Ｉ（Ｍ）、Ｉ（Ｈ）と切り替えることで、増幅器７の利得Ｇは、Ｇ（Ｌ）、Ｈ（Ｍ）、Ｇ（Ｈ）と、ほぼ線形に変化する。
また、図１０は、増幅器７におけるドレイン電流とインターセプトポイントＯＩＰ３との関係を示す図である。ここで、増幅器７のインターセプトポイントＯＩＰ３とは、増幅器７の入出力特性における線形性の限界点を示す指標であり、次のように定義されている。
【０００８】
増幅器７は、通常、トランジスタ等の半導体素子を用いているため、増幅器７の入出力特性の非直線性により相互変調歪が発生するようになる。増幅器７においては、入力信号レベルが大きくなるに従って、３次の相互変調歪（ＩＭＤ３）が支配的になるため、相互変調歪の特性を示す指標として、３次のインターセプトポイント（ＯＩＰ３）が用いられている。
【０００９】
このインターセプトポイントＯＩＰ３に対して要求される規格（性能値）は、送信出力レベルに対して異なる。
図１０は、増幅器７に供給するドレイン電流と、インターセプトポイントＯＩＰ３及び増幅器７の消費電力との関係を示す図である。図１０に示すように、送信出力レベルの設定を、低いレベルから高いレベルへ、低レベル（Ｌ）、中間レベル（Ｍ）、高レベル（Ｈ）とすると、インターセプトポイントは、ＯＩＰ３（Ｌ）＜ＯＩＰ３（Ｍ）＜ＯＩＰ３（Ｈ）と、出力レベルに応じて要求されるレベルが変化する。また、これらの送信出力レベルに対応したインターセプトポイントＯＩＰ３各々を満足するため、増幅器７に供給すべきドレイン電流は、送信出力レベルの設定が低いところから、順にＩ（Ｌ），Ｉ（Ｍ）、Ｉ（Ｈ）とすると、Ｉ（Ｌ）＜Ｉ（Ｍ）＜Ｉ（Ｈ）となり、図１０に示すように、この順番に増幅器７の消費電力も増加する。
つまり、送信電力制御回路の消費電力の大部分を占める増幅器７の消費電力を変化させるため、増幅器７に供給するドレイン電流を変化させても、インターセプトポイントＯＩＰ３に対して要求される規格を満たすことが可能である。
【００１０】
図１１は、増幅器７に供給するドレイン電流をＩ（Ｌ）、Ｉ（Ｍ）、Ｉ（Ｈ）とドレイン電流毎に変化させた場合、各々の場合における送信電力制御回路の入出力特性及び電力付加効率を示す図である。ここで、電力付加効率とは、電源から供給された直流電力がどれだけ出力電力に変換されるかを示す評価量であり、増幅器７により付加された電力（出力電力から入力電力を差し引いた電力）を、増幅器７に与えた電源電圧とその供給電流の積、つまり増幅器７の消費電力で除した電力比率である。
【００１１】
図１１に示すドレイン電流毎の入出力特性及び電力付加効率から分かるように、増幅器７のドレイン電流が大きいＩ（Ｈ）のときは、出力電力として高い出力パワーまで出すことができるが、低出力のときには電力付加効率が低下する。逆に増幅器７のドレイン電流が小さいＩ（Ｌ）のときは、出力電力は低い出力パワーとなるが、低出力レベルでの電力付加効率はよい。
【００１２】
したがって、図１１に示すように、増幅器７の出力レベルが高いレベル設定から低いレベル設定に応じて、増幅器７のドレイン電流を、上記インターセプトポイントＯＩＰ３の規格を満たすように、Ｉ（Ｈ）からＩ（Ｍ）、Ｉ（Ｌ）へと、出力レベルに応じて切り替えて供給すれば、ドレイン電流に対して広範囲で高い電流付加効率を有する低消費電力の送信電力制御回路を提供することができる。
【００１３】
しかし、図９に示すように、増幅器７は、供給されるドレイン電流により、そのゲインが変化する。そのため、従来の送信電力制御装置においては、増幅器７と増幅器７の前段に設けられた利得調整手段（ＰＩＮダイオード６）とによりＡＧＣ（自動利得制御）回路を構成し、ＡＧＣ回路により増幅器７の出力を一定レベルにする制御が行われる。
図１２は、ＰＩＮダイオード６（利得調整手段）への供給電流（横軸）と可変減衰量（縦軸）との関係を示す図である。増幅器７にドレイン電流Ｉ（Ｈ）、Ｉ（Ｍ）、Ｉ（Ｌ）を供給する場合のＰＩＮダイオード６への供給電流を、横軸に垂直に破線で示している。上述した従来回路１及び従来回路２のいずれにおいても、利得調整手段であるＰＩＮダイオード６は、各ドレイン電流に対応して、出力端子２からの出力レベルを所定のレベルにするように動作する。
【００１４】
つまり、入力パワーが大きく、出力パワーが大きくなる場合（送信出力レベルが高レベル（Ｈ）の場合）、ＰＩＮダイオード６の減衰量を大きくするため、図中ドレイン電流Ｉ（Ｈ）切替で示す供給電流をＰＩＮダイオードへ供給して、入力端子１への入力信号を大きく減衰させる。また、入力パワーが小さく、出力パワーが小さくなる場合（送信出力レベルが高レベル（Ｌ）の場合）、図中ドレイン電流Ｉ（Ｈ）切替で示す供給電流をＰＩＮダイオードへ供給して、ＰＩＮダイオードの可変減衰量を小さくして入力端子１への入力信号の減衰を抑制する。
このように、増幅器７に供給するドレイン電流Ｉ（Ｈ）、Ｉ（Ｍ）、Ｉ（Ｌ）に対応させて、ＰＩＮダイオード６への供給電流を小さい量から大きな量へと変化させて、図１２に示すようにＰＩＮダイオード６の可変減衰量を大きい量から小さい量まで精度よく制御できれば、従来回路１及び従来回路２の送信電力制御回路においても、低消費電力で、出力レベルが所定レベルとなるように制御することが可能となる。
【００１５】
図１３は、上述した従来回路１（図７に示す回路）及び従来回路２（図８に示す回路）において、実際に増幅器７に供給するドレイン電流をＩ（Ｌ）、Ｉ（Ｍ）、Ｉ（Ｈ）と変化させたときの、入力電力（横軸）と出力電力（縦軸）の関係を示す図である。
フィードバック方式をとらない従来回路２では、入力電力と出力電力の関係において、線形性が保たれず、出力電力が急峻に変化しているので、送信電力の制御ループが発散する可能性がある。ここでいう制御ループとは、例えばマイクロ波帯のPoint-To-Point通信において対向局からのレベル応答をいう。
従来回路２においては、検波ダイオード１４等を有していないので送信電力制御装置の製造コストを低コストで製造できるが、図１３に示すように、ドレイン電流Ｉ（Ｈ）、Ｉ（Ｍ）、Ｉ（Ｌ）と変化させたときの送信電力の入出力特性において、線形性が保たれていないといえる。
【００１６】
このため、従来回路１では、増幅器７のドレイン電流を変更した場合に入力電力と出力電力の関係の線形性を保つため、フィードバック方式をとり、図７に示す方向性結合器１３、検波ダイオード１４（検波器）及びデジタル制御回路１５が必要であった。つまり、増幅器７の出力電力を方向性結合器１３により検波ダイオード１４へ分配し、検波ダイオード１４は検波電圧をデジタル制御回路１５へ出力する。デジタル制御回路１５は、この検波電圧に基づいて、ＰＩＮダイオード６へのバイアス制御電圧に、増幅器７のゲイン変化分（図１３における従来回路１と従来回路２のゲインの差分）に相当する補正電圧値を複雑な計算に基づいて加算し、出力レベルを所定のレベルにする制御を行っていた。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００８−２１９６２０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、従来回路１では、上記の様に、出力電力を検波ダイオード１４に分配するための方向性結合器１３、デジタル制御回路１５に検波出力する検波ダイオード１４、及び検波電圧を基に複雑な補正値計算を行うデジタル制御回路１５が必要となるため、送信電力制御回路の製造コストが増大するという問題があった。
【００１９】
本発明は、このような事情を考慮してなされたものであり、その目的は、入出力特性の線形性を維持しつつ、従来回路１より製造コストの低減した低消費電力の送信電力制御回路を提供することにある。
【課題を解決するための手段】
【００２０】
上記課題を解決するため、本発明の送信電力制御回路は、入力された入力信号を減衰させる利得調整手段と、前記利得調整手段の出力信号を増幅する増幅手段とからなる送信電力制御回路において、前記増幅手段のドレインバイアス供給端子へ供給するドレイン電流に応じて前記利得調整手段の減衰量を制御することを特徴とする。
【発明の効果】
【００２１】
本発明の送信電力制御回路は、増幅手段のドレインバイアス供給端子へ供給するドレイン電流に応じて前記利得調整手段の減衰量を、入力信号の入力電力が大きい場合、減衰量を大きく、入力信号の入力電力が小さい場合、減衰量を小さくするように制御する。これにより、入出力特性の線形性を維持しつつ、従来回路が有する方向性結合器１３、検波ダイオード１４、及びデジタル制御回路１５を用いた回路構成が不要となり、従来回路より製造コストの低減した低消費電力の送信電力制御回路を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の送信電力制御回路の回路構成を示す図である。
【図２】増幅器７のドレイン電流とＯＰアンプ８の出力電圧との関係を示す図である。
【図３】本発明、従来回路１及び従来回路２において、増幅器７のドレイン電流によりＰＩＮダイオード６を制御した時のＰＩＮダイオード６への供給電流と可変減衰量との関係を示す図である。
【図４】本発明、従来回路１及び従来回路２において、増幅器７のドレイン電流を変化させたときの入出力特性である。
【図５】本発明の効果を説明するための図である。
【図６】本発明の送信電力制御回路の他の回路構成を示す図である。
【図７】従来回路１の回路構成を示す図である。
【図８】従来回路２の回路構成を示す図である。
【図９】増幅器７のドレイン電流と利得Ｇとの関係を示す図である。
【図１０】増幅器７のドレイン電流と、増幅器７のインターセプトポイントＯＩＰ３及び消費電力との関係を示す図である。
【図１１】送信電力制御回路のドレイン電流に対する入出力特性と電力付加効率を示す図である。
【図１２】ＰＩＮダイオード６への供給電流と可変減衰量との関係を示す図である。
【図１３】従来回路１及び従来回路２の入出力特性を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下で説明する全ての図面において、同一の構成要素には同一の符号を付加し、適宜説明を省略する。
【００２４】
［第１の実施の形態］
図１は、本発明の送信電力制御回路の回路構成を示す図である。
図１に示すように、本発明の送信電力制御回路は、ＰＩＮダイオード６、増幅器７、ＯＰアンプ８、ＬＯＧアンプ９（ログアンプ）、差動増幅器１０、ＰＩＮダイオード６のバイアス回路１１、及びバイアス抵抗１２から構成される。
図１において、入力端子１は、送信電力制御装置の入力端子であり、出力端子２は、送信電力制御装置の出力端子である。
また、図１に示すように、ゲートバイアス供給端子３は、増幅器７のゲートのバイアス供給端子であり、ドレインバイアス供給端子４は、増幅器７のドレインのバイアス供給端子である。
【００２５】
増幅器７（増幅手段）は、従来回路と同様の回路構成であるので、詳細な説明は省略するが、例えば、電界効果トランジスタＦＥＴの１段のＡＭＰ構成になっている。
また、当該電界効果トランジスタＦＥＴは、例えばソース電極が接地され、ゲート電極が第１の整合回路と第１のカップリングコンデンサとの直列回路を介して入力端子１に接続される。そして、第１のカップリングコンデンサと第１の整合回路の接続点に、第２の整合回路を介してゲートバイアス供給端子３が接続され、このゲートバイアス供給端子３に電界効果トランジスタＦＥＴのゲート側のバイアス電圧が供給される。
【００２６】
また、電界効果トランジスタＦＥＴは、ドレイン電極が第３の整合回路と第２のカップリングコンデンサの直列回路を介して出力端子２に接続される。そして、第３の整合回路と第２のカップリングコンデンサの接続点に、第４の整合回路を介してバイアス抵抗１２の一端が接続される。
本実施形態において、バイアス抵抗１２の他端は、図１に示すように、ドレインバイアス供給端子４に接続され、ドレイン側のバイアス電圧が供給される。なお、本実施形態において、ドレインバイアス供給端子４からバイアス抵抗１２を介して、増幅器７の上記電界効果トランジスタＦＥＴのドレイン側に供給する電流を、以下の説明においてドレイン電流とする。
【００２７】
増幅器７におけるドレイン電流と利得Ｇとの関係は、従来回路１及び従来回路２と同じく、図９に示すように、増幅器７に流れるドレイン電流を、Ｉ（Ｌ）、Ｉ（Ｍ）、Ｉ（Ｈ）と切り替えることで、増幅器７の利得Ｇは、Ｇ（Ｌ）、Ｈ（Ｍ）、Ｇ（Ｈ）と、ほぼ線形に変化する。
【００２８】
ＯＰアンプ８（operational amplifier，オペレーショナル・アンプリファイア）は、非反転入力端子と反転入力端子と、一つの出力端子を備えた演算増幅器であり、本実施形態においては、ドレインバイアス供給端子４と増幅器７との間に設けられたバイアス抵抗１２の両端の電位差を差動増幅するＯＰアンプ（第１の差動アンプ）である。
図２は、ＯＰアンプ８の入出力特性を示す図であり、横軸に増幅器７へ供給するドレイン電流、縦軸にドイレン電流に対応するＯＰアンプ８の出力電圧を示している。
図２に示すように、バイアス抵抗１２を流れるドレイン電流と、ＯＰアンプ８の出力電圧は線形の関係にある。ＯＰアンプ８は、図２に示す特性に従って、増幅器７へ供給されるドレイン電流に対応した電圧レベルの信号を、次段のＬＯＧアンプ９へと出力する。
【００２９】
ＬＯＧアンプ９（ログアンプ）は、ＯＰアンプ８の出力電圧を、電圧レベルが小さい場合は出力レベルを大きく、電圧レベルが大きい場合は出力レベルを小さくするように、ロガリズム的に増幅し、次段の差動増幅器１０へと出力する。ここで、ＬＯＧアンプ９を用いる理由は、図１２に示すＰＩＮダイオード６の特性が、ＰＩＮダイオード６への供給電流が大きい場合（ＰＩＮダイオード６へのバイアス制御電圧が大きい場合）、可変減衰量が大きく、供給電流が小さい場合（ＰＩＮダイオード６へのバイアス制御電圧が小さい場合）、可変減衰量が小さく、供給電流（バイアス制御電圧）と可変減衰量の関係が対数関数で示される特性となっているためである。
【００３０】
そのため、ＬＯＧアンプ９は、ドレイン電流が大きい場合、ＯＰアンプ８の出力レベルが大きくなるので、これを小さく増幅し、ＰＩＮダイオード６へのバイアス制御電圧を小さくする（バイアス供給電流を小さくし、可変減衰量を小さくする）ように増幅結果を出力する。また、ドレイン電流が小さい場合、ＯＰアンプ８の出力レベルが小さくなるので、これを大きく増幅し、ＰＩＮダイオード６へのバイアス制御電圧を大きくする（バイアス供給電流を大きくし、可変減衰量を大きくする）ように増幅結果を出力する。
つまり、ＬＯＧアンプ９の入出力特性を、ＰＩＮダイオード６へのバイアス制御電圧と可変減衰量との特性とは逆カーブとなる特性（逆ＬＯＧ函数の特性、或いは指数関数的特性）となるように設定する。
これにより、ＰＩＮダイオード６において、増幅器７へ供給するドレイン電流に対して、良好な直線性を持った入力信号の減衰特性を得ることができる。
【００３１】
差動増幅器１０（第２の差動アンプ）は、ＬＯＧアンプ９の出力電圧と、基準電圧端子５に供給される電圧とを比較し、両者の差分を増幅し、増幅結果を、ローパスフィルタを有するＰＩＮダイオード６のバイアス回路１１を介して、ＰＩＮダイオード６へバイアス制御電圧として出力する。ＰＩＮダイオード６は、この差動増幅器１０の増幅結果結果であるバイアス制御電圧に応じて、入力端子１に入力される入力信号を減衰させ、つまり、増幅器７の入力電力を可変制御する。ここで、基準電圧端子５に供給される電圧とは、差動アンプの出力レベルを規定する基準電圧であって、希望する増幅器７の出力電力（出力レベル）に応じて、予め設定される電圧である。
【００３２】
本実施形態における帰還（フィードバック）制御は、次のように行われる。すなわち、差動増幅器１０において、ＯＰアンプ８及びＬＯＧアンプ９により増幅されたバイアス抵抗１２の端子間電圧が、基準電圧と比較され、両者の差分の増幅結果がＰＩＮダイオード６のバイアス回路１１を介してＰＩＮダイオード６（利得調整手段）にバイアス制御電圧としてフィードバックされ、増幅器７の出力段階での送信電力が一定になるように負帰還制御される。
【００３３】
つまり、送信電力が設定値より大きくなるとバイアス抵抗１２の端子間電圧は大きくなり、ＰＩＮダイオード６の可変減衰量が大きくなるように働き、結果として送信電力が小さくなるように働く。逆に、送信電力が設定値より小さいときはバイアス抵抗１２の端子間電圧は小さくなり、ＰＩＮダイオード６の可変減衰量が小さくなり、送信電力が大きくなるように働く。この負帰還制御により送信電力は増幅器７の出力において一定に保たれ、このとき差動増幅器１０に入力するＬＯＧアンプ９の出力電圧と基準電圧とは、ほぼ同一電圧となる。つまり、送信電力制御回路の出力レベル（増幅器７の出力）は基準電圧により制御可能である。
【００３４】
図３は、本実施形態において、増幅器７のドレイン電流によりＰＩＮダイオード６を制御した時のＰＩＮダイオード６への供給電流と可変減衰量との関係を示す図である。図３においては、併せて、上述した従来回路１及び従来回路２におけるＰＩＮダイオード６への供給電流と可変減衰量との関係を従来回路として示している。
図３に示すように、本実施形態において、ドレイン電流をＩ（Ｌ）、Ｉ（Ｍ）、Ｉ（Ｈ）と変えたときに、ＰＩＮダイオード６への供給電流と可変減衰量は、従来回路に比べて、ドレイン電流の小さい領域で可変減衰量を大きくとることができる。
【００３５】
また、図４は、本実施形態、従来回路１及び従来回路２において、増幅器７のドレイン電流を変化させたときの送信電力制御回路の入出力特性であり、横軸は入力電力、縦軸は出力電力を示す。
本実施形態の送信電力制御回路においてドレイン電流にて制御を行う場合、図４に示すように、従来回路２とは異なり、ドレイン電流をＩ（Ｈ）、Ｉ（Ｍ）、Ｉ（Ｌ）と異なる電流値に切り替えても、送信出力は入力に対して線形性を保っており、従来回路１と同様に入出力特性の線形性を有する回路であることが分かる。
なお、図４において従来回路１と入力電力と出力電力との線形性は同等であるが、従来回路１では上述の通り、図７に示す方向性結合器１３、検波ダイオード１４及びデジタル制御回路１５が必要であるので、製造コストの観点から本発明の方が低コストに製造可能である。
【００３６】
図５は、本発明の効果を説明するための図であり、本発明の送信電力制御回路及び従来回路１の入出力特性及び電力付加効率を示す図である。
図５に示すように、送信電力制御回路の出力電力において、出力レベルが高いレベル設定（電力閾値ｔｈ１とする）の場合は、大きいドレイン電流Ｉ（Ｈ）を増幅器７に供給し、高い出力レベルの出力を可能にする。また、出力レベルが低レベル設定（電力閾値ｔｈ３とする）の場合は、小さいドレイン電流Ｉ（Ｌ）を増幅器７に供給することにより増幅器７の電力付加効率を高める。
つまり、送信電力制御回路の出力レベルの設定を、電力閾値ｔｈ１＞電力閾値ｔｈ２＞電力閾値ｔｈ３とすると、ある電力閾値ｔｈ１より低い電力閾値ｔｈ２へ設定する場合、ドレイン電流をＩ（Ｈ）からＩ（Ｍ）へと切り替える。また、さらに電力閾値ｔｈ２より低い電力閾値ｔｈ３へ設定する場合、ドレイン電流をＩ（Ｍ）からＩ（Ｌ）へと切り替える。
【００３７】
これにより、本実施形態によれば、図５に示すように、従来回路１と同様の入出力特性の線形性を有しつつ、従来回路１に比べて、電力付加効率において優れた低消費電力の送信電力制御回路を提供できる。また、本発明によれば、従来回路１におけるデジタル制御回路１５による複雑な補正計算が不要で、かつ、方向性結合器１３、検波ダイオード１４等の不要な、安価な回路構成で増幅器７のバイアス変更する場合であっても、出力電力においてゲインが一定となるような回路装置を提供することができる。
【００３８】
［第２の実施の形態］
図６は、本発明の送信電力制御回路の他の回路構成を示す図である。図６において、図１に示す送信電力制御回路と同一の構成部分には、同一の符号を付しており、その説明は重複を避けるため省略する。
図６において、図１と相違する点は、利得調整手段がＰＩＮダイオード６ではなく、増幅器７の前段に設けられた増幅器１６(Variable AMP、可変増幅器)である点である。増幅器１６は、ドレインバイアス供給端子１７、ゲートバイアス供給端子を備える。このゲートバイアス供給端子には、差動増幅器１０の出力が入力される。
【００３９】
また、図６に示す送信電力制御回路においては、ＰＩＮダイオードを用いないため、図１に示す送信電力制御回路と相違して、ＬＯＧアンプ９は不要である。そのため、ＯＰアンプ８の出力が、差動増幅器１０（第３の差動アンプ）の一方の入力に接続され、差動増幅器１０の他方の入力は、電源からの電圧端子１８に接続される。
【００４０】
このように、第２の実施の形態の送信電力制御回路においては、ＯＰアンプ８により増幅されたバイアス抵抗１２の端子間電圧が、電源電圧と比較され、両者の差分の増幅結果が増幅器１６のゲートバイアス供給端子を介して増幅器１６（利得調整手段）にフィードバックされ、増幅器７の出力段階での送信電力が一定になるように負帰還制御される。
【００４１】
以上、本発明の実施の形態について説明したが、本発明の送信電力制御回路は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【符号の説明】
【００４２】
１…入力端子、２…出力端子、３…ゲートバイアス供給端子、４，１７…ドレインバイアス供給端子、５…基準電圧端子、６…ＰＩＮダイオード、７，１６…増幅器、８…ＯＰアンプ、９…ＬＯＧアンプ、１０…差動増幅器、１１…ＰＩＮダイオード６のバイアス回路、１２…バイアス抵抗、１３…方向性結合器、１４…検波ダイオード、１５…デジタル制御回路、１８…電源からの電圧端子、１９…ＰＩＮダイオード６のバイアス制御電圧端子、ＯＩＰ３…インターセプトポイント、Ｇ…利得、Ｉ…ドレイン電流
【図１】
2012151539.tif 000003
【図２】
2012151539.tif 000004
【図３】
2012151539.tif 000005
【図４】
2012151539.tif 000006
【図５】
2012151539.tif 000007
【図６】
2012151539.tif 000008
【図７】
2012151539.tif 000009
【図８】
2012151539.tif 000010
【図９】
2012151539.tif 000011
【図１０】
2012151539.tif 000012
【図１１】
2012151539.tif 000013
【図１２】
2012151539.tif 000014
【図１３】
2012151539.tif 000015