(57)【要約】【課題】スイッチ用のトランジスタに発生する寄生ダイオードを介して内部に流入するＥＳＤによる負電流から内部回路を保護する。【解決手段】第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）は、ソース端子とバーグゲート端子間が接続されている。スイッチ素子は、第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のソース端子とグラウンド電位との間に接続され、第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のオフ時に第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のソース端子をグラウンド電位にする。保護回路４０は、第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のソース端子と上記スイッチ素子の入力端子の接続点と、グラウンド電位との間に設けられ、静電気放電による第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のドレイン端子から流入する負電流をグラウンド電位に流す。【選択図】図７
2012205006.tif 000002
【特許請求の範囲】
【請求項１】
正負に振幅を持つ信号をスイッチングするスイッチであって、
ソース端子とバーグゲート端子間が接続された第１トランジスタと、
前記第１トランジスタのソース端子とグラウンド電位との間に接続され、前記第１トランジスタのオフ時に前記第１トランジスタのソース端子をグラウンド電位にするためのスイッチ素子と、
前記第１トランジスタのソース端子と前記スイッチ素子の入力端子の接続点と、グラウンド電位との間に設けられ、静電気放電による前記第１トランジスタのドレイン端子から流入する負電流をグラウンド電位に流すための保護回路と、
を備えることを特徴とするスイッチ。
【請求項２】
前記保護回路は複数のダイオードが縦列接続されたダイオード縦列回路であり、
前記ダイオード縦列回路のカソード端子は前記接続点に接続され、アノード端子はグラウンド電位に接続されることを特徴とする請求項１に記載のスイッチ。
【請求項３】
前記第１トランジスタのドレイン端子に規定範囲の負電圧が入力されるとき前記ダイオード縦列回路に負電流が流れない範囲に、前記ダイオード縦列回路を構成する複数のダイオードのそれぞれの閾値電圧の合計電圧が設定されることを特徴とする請求項２に記載のスイッチ。
【請求項４】
ソース端子とバックゲート端子間が接続された第２トランジスタをさらに備え、
前記第１トランジスタのソース端子と前記第２トランジスタのソース端子が接続されることを特徴とする請求項１から３のいずれかに記載のスイッチ。
【請求項５】
前記スイッチ素子は、
ソース端子とバックゲート端子間が接続された第３トランジスタと、
ソース端子とバックゲート端子間が接続された第４トランジスタと、
をさらに備え、
前記第３トランジスタのソース端子は前記第１トランジスタのソース端子に接続され、
前記第４トランジスタのソース端子はグラウンド電位に接続され、
前記第３トランジスタのドレイン端子と前記第４トランジスタのドレイン端子が接続されることを特徴とする請求項４に記載のスイッチ。
【請求項６】
高周波信号を伝送可能なケーブルの端子と、オーディオ信号を専用に伝送するケーブルの端子を共通に挿し込むことができる共通端子を備える機器に搭載されたスイッチ回路であって、
高周波信号を通過させるか否かをスイッチング可能な高周波系スイッチと、
オーディオ信号を通過させるか否かを専用にスイッチングするオーディオ系スイッチと、を含み、
前記共通端子からの信号線は二つに分岐して、前記高周波系スイッチの一端と、第１階層の前記オーディオ系スイッチの一端にそれぞれ接続され、
前記高周波系スイッチの他端からの信号線は目的の回路に接続され、
前記第１階層の前記オーディオ系スイッチの他端からの信号線は複数に分岐して、それぞれ第２階層の複数のオーディオ系スイッチの一端に接続され、前記第２階層の複数のオーディオ系スイッチの他端からのそれぞれの信号線はそれぞれの目的の回路に接続され、
前記第１階層の前記オーディオ系スイッチに、請求項１から５のいずれかに記載のスイッチが用いられ、
前記第１トランジスタのドレイン端子が前記共通端子に接続され、ソース端子に前記第２階層の複数のオーディオ系スイッチの一端がそれぞれ接続されることを特徴とするスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、正負に振幅を持つ信号をスイッチングするスイッチおよびそのスイッチを用いたスイッチ回路に関する。
【背景技術】
【０００２】
アナログオーディオ信号は０Ｖ（グラウンド電位）を基準に正側および負側に振幅が発生する。したがって、アナログオーディオ信号のような正負に振幅が発生する信号をスイッチングするスイッチでは、正側と負側の通過特性の対称性が要求される。一般的に、スイッチに用いられるＭＯＳＦＥＴ（ここでは、ｎチャネルＭＯＳＦＥＴを想定する）のゲート端子には、オン信号としてハイレベル電圧（たとえば、電源電位）、オフ信号としてローレベル電圧（たとえば、グラウンド電位）が印加される。
【０００３】
ＭＯＳＦＥＴではソース電圧が上昇すると閾値電圧Ｖｔも上昇し、ソース−ドレイン間のインピーダンスが大きくなる特性がある。したがって、正負に振幅を持つ信号では、正側の振幅が負側の振幅に対して歪みやすくなる。
【０００４】
これに対して、ゲート−ソース間電圧およびバックゲート−ソース間電圧を一定にして、閾値電圧Ｖｔの変動を抑えるために、ゲート端子とソース端子間を接続し、バックゲート端子（ボディ端子、バルク端子ともいう）とソース端子間を接続する形態が用いられる。ただし、バックゲート端子とソース端子間を接続すると、ソース−ドレイン間に寄生ダイオードが形成される。この接続形態では、ゲート端子をオフしても、ドレイン端子からソース端子側へ当該寄生ダイオードを通じて負電流が流れる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１６６７９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した接続形態のＭＯＳＦＥＴを用いたスイッチを、外部機器（たとえば、ヘッドフォン、マイクなど）が挿入される経路に用いた場合、その経路のコネクタ部分は外部に露出することが多くなるため、当該スイッチは静電気放電（ＥＳＤ；Electrostatic Discharge）の影響を受けやすくなる。一般に、スイッチオン時に内部に流入するＥＳＤ電流に対しては十分な対策が施されることが多いが、スイッチオフ時にそのスイッチ用のトランジスタに発生する寄生ダイオードを介して内部に流入する、ＥＳＤによる負電流に対しては、十分な対策が施されていないことが多い。
【０００７】
本発明はこうした状況に鑑みなされたものであり、その目的は、スイッチ用のトランジスタに発生する寄生ダイオードを介して内部に流入する、ＥＳＤによる負電流から内部回路を保護する技術を提供することにある。
【課題を解決するための手段】
【０００８】
本発明のある態様のスイッチは、正負に振幅を持つ信号をスイッチングするスイッチであって、ソース端子とバーグゲート端子間が接続された第１トランジスタと、第１トランジスタのソース端子とグラウンド電位との間に接続され、第１トランジスタのオフ時に第１トランジスタのソース端子をグラウンド電位にするためのスイッチ素子と、第１トランジスタのソース端子とスイッチ素子の入力端子の接続点と、グラウンド電位との間に設けられ、静電気放電による第１トランジスタのドレイン端子から流入する負電流をグラウンド電位に流すための保護回路と、を備える。
【０００９】
本発明の別の態様は、スイッチ回路である。このスイッチ回路は、高周波信号を伝送可能なケーブルの端子と、オーディオ信号を専用に伝送するケーブルの端子を共通に挿し込むことができる共通端子を備える機器に搭載されたスイッチ回路であって、高周波信号を通過させるか否かをスイッチング可能な高周波系スイッチと、オーディオ信号を通過させるか否かを専用にスイッチングするオーディオ系スイッチと、を含む。共通端子からの信号線は二つに分岐して、高周波系スイッチの一端と、第１階層のオーディオ系スイッチの一端にそれぞれ接続され、高周波系スイッチの他端からの信号線は目的の回路に接続され、第１階層のオーディオ系スイッチの他端からの信号線は複数に分岐して、それぞれ第２階層の複数のオーディオ系スイッチの一端に接続され、第２階層の複数のオーディオ系スイッチの他端からのそれぞれの信号線はそれぞれの目的の回路に接続され、第１階層のオーディオ系スイッチに、上述したスイッチが用いられ、第１トランジスタのドレイン端子が共通端子に接続され、ソース端子に第２階層の複数のオーディオ系スイッチの一端がそれぞれ接続される。
【発明の効果】
【００１０】
本発明によれば、スイッチ用のトランジスタに発生する寄生ダイオードを介して内部に流入する、ＥＳＤによる負電流から内部回路を保護することができる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）、（ｂ）は、本発明の実施の形態に係るスイッチ回路と比較すべき、スイッチ回路を説明するためのブロック図である。
【図２】本発明の実施の形態１に係るスイッチ回路を説明するためのブロック図である。
【図３】本発明の実施の形態２に係るスイッチ回路を説明するためのブロック図である。
【図４】本発明の実施の形態に係るスイッチ回路に適用可能なスイッチの構成例１を示す図である。
【図５】本発明の実施の形態に係るスイッチ回路に適用可能なスイッチの構成例２を示す回路図である。
【図６】本発明の実施の形態に係るスイッチ回路に適用可能なスイッチの構成例２（保護回路付）を示す回路図である。
【図７】本発明の実施の形態に係るスイッチ回路に適用可能なスイッチの構成例３を示す回路図である。
【図８】本発明の実施の形態１に係るスイッチ回路に含まれるスイッチへの、第１双方向スイッチおよび第２双方向スイッチの適用例を示すブロック図である。
【図９】本発明の実施の形態１に係るスイッチ回路に含まれるスイッチへの、第１双方向スイッチおよび第２スイッチの適用例を示すブロック図である。
【発明を実施するための形態】
【００１２】
図１（ａ）、（ｂ）は、本発明の実施の形態に係るスイッチ回路と比較すべき、スイッチ回路を説明するためのブロック図である。図１（ａ）は、比較例１に係るスイッチ回路１００ｃ１を説明するためのブロック図である。以下、本明細書では機器５００ｃ１として携帯電話機を例に説明する。機器５００ｃ１は制御部２００ｃ１、スイッチ回路１００ｃ１および共通端子５０を備える。制御部２００ｃ１はＵＳＢドライバ２１０およびオーディオ回路２２１を含む。スイッチ回路１００ｃ１はＵＳＢスイッチ１０およびヘッドホンスイッチ２１を含む。
【００１３】
共通端子５０には、高周波信号を伝送可能なケーブルの端子（たとえば、ＵＳＢケーブルの端子）と、オーディオ信号を専用に伝送するケーブルの端子（たとえば、ヘッドホンケーブルの端子）を共通に挿し込むことができる。
【００１４】
以下、本明細書では共通端子５０としてＵＳＢコネクタのＤ−端子、Ｄ＋端子を例に説明する。ＵＳＢコネクタはその他に電源端子およびグラウンド端子を備え、合計四ピンで形成される。なお、マイクロＵＳＢコネクタは、さらにＩＤ端子を備え、合計五ピンで形成される。
【００１５】
スイッチ回路１００ｃ１は、高周波信号を通過させるか否かをスイッチング可能な高周波系スイッチと、オーディオ信号を通過させるか否かを専用にスイッチングするオーディオ系スイッチを備える。以下、本明細書では高周波系スイッチおよびオーディオ系スイッチとも、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）で構成する例を説明する。
【００１６】
アナログオーディオ信号をスイッチングするトランジスタには、数Ω程度の低いオン抵抗のトランジスタを用いる必要があり、トランジスタのサイズを大きくする必要がある。より具体的には、ゲート幅（ＧＷ）を大きく（すなわち、拡散層を大きく）設計する必要がある。
【００１７】
一方、ＵＳＢ２．０規格はハイスピードモードをサポートしており、ハイスピードモードでは最大４８０Ｍｂｐｓのビットレートでの伝送が可能である。また、ＵＳＢ３．０規格では最大５Ｇｂｐｓのビットレートでの伝送が可能である。したがって、これらの規格では動画データなど大容量データも高速に伝送することができる。このような高周波信号をスイッチングするには、負荷容量をできるだけ小さくする必要がある。負荷容量が大きくなると、立ち上がりエッジや立ち下がりエッジが鈍ってしまい、ビット誤りが発生しやすくなる。このように、高周波信号をスイッチングするには、できるだけ小さな負荷容量にする必要がある。
【００１８】
図１（ａ）では、高周波系スイッチがＵＳＢスイッチ１０に相当し、オーディオ系スイッチがヘッドホンスイッチ２１に相当する。なお、後述する図１（ｂ）のマイクスイッチ２２、図２のオーディオスイッチ２０および図３のマイクスイッチ２３もオーディオ系スイッチに相当する。
【００１９】
共通端子５０からの信号線は二つに分岐して、ＵＳＢスイッチ１０の一端とヘッドホンスイッチ２１の一端にそれぞれ接続される。ＵＳＢスイッチ１０の他端からの信号線は、ＵＳＢドライバ２１０に接続される。ヘッドホンスイッチ２１の他端からの信号線は、オーディオ回路２２１に接続される。
【００２０】
図１（ｂ）は、比較例２に係るスイッチ回路１００ｃ２を説明するためのブロック図である。機器５００ｃ２は制御部２００ｃ２、スイッチ回路１００ｃ２および共通端子５０を備える。制御部２００ｃ２はＵＳＢドライバ２１０、オーディオ回路１（２２１）およびオーディオ回路２（２２２）を含む。スイッチ回路１００ｃ２はＵＳＢスイッチ１０、ヘッドホンスイッチ２１およびマイクスイッチ２２を含む。
【００２１】
共通端子５０には、ＵＳＢケーブルの端子、ヘッドホンケーブルの端子およびマイクロホンケーブルの端子を共通に挿し込むことができる。共通端子５０からの信号線は三つに分岐して、ＵＳＢスイッチ１０の一端、ヘッドホンスイッチ２１の一端およびマイクスイッチ２２の一端にそれぞれ接続される。ＵＳＢスイッチ１０の他端からの信号線はＵＳＢドライバ２１０に接続され、ヘッドホンスイッチ２１の他端からの信号線はオーディオ回路１（２２１）に接続され、およびマイクスイッチ２２の他端からの信号線はオーディオ回路２（２２２）に接続される。
【００２２】
ヘッドホンスイッチ２１を構成するＭＯＳＦＥＴとマイクスイッチ２２を構成するＭＯＳＦＥＴのサイズが同じ場合、比較例２に係るスイッチ回路１００ｃ２におけるＵＳＢ用の信号線から見える容量は、比較例１に係るスイッチ回路１００ｃ１における当該容量の２倍となる。この場合、ＵＳＢスイッチ１０を通る高周波信号の波形（アイパターン波形）の精度は低下する。
【００２３】
また、当該高周波信号の波形の精度を維持しようと、ヘッドホンスイッチ２１を構成するＭＯＳＦＥＴとマイクスイッチ２２を構成するＭＯＳＦＥＴのサイズをそれぞれ１／２にすると、ヘッドホンスイッチ２１およびマイクスイッチ２２をそれぞれ通るオーディオ信号のＴＨＤ（Total Harmonic Distortion）が約２倍大きくなる。
【００２４】
図２は、本発明の実施の形態１に係るスイッチ回路１００ｅ１を説明するためのブロック図である。機器５００ｅ１は制御部２００ｅ１、スイッチ回路１００ｅ１および共通端子５０を備える。制御部２００ｅ１はＵＳＢドライバ２１０、オーディオ回路１（２２１）およびオーディオ回路２（２２２）を含む。スイッチ回路１００ｅ１はＵＳＢスイッチ１０、オーディオスイッチ２０、ヘッドホンスイッチ２１およびマイクスイッチ２２を含む。
【００２５】
共通端子５０には、ＵＳＢケーブルの端子、ヘッドホンケーブルの端子およびマイクロホンケーブルの端子を共通に挿し込むことができる。共通端子５０からの信号線は二つに分岐して、ＵＳＢスイッチ１０の一端、およびオーディオ系スイッチの第１階層のスイッチであるオーディオスイッチ２０の一端にそれぞれ接続される。ＵＳＢスイッチ１０の他端からの信号線はＵＳＢドライバ２１０に接続される。
【００２６】
第１階層のオーディオスイッチ２０の他端からの信号線は複数（図２では二つ）に分岐して、それぞれ、オーディオ系スイッチの第２階層のスイッチであるヘッドホンスイッチ２１およびマイクスイッチ２２の一端に接続される。ヘッドホンスイッチ２１の他端からの信号線はオーディオ回路１（２２１）に接続され、およびマイクスイッチ２２の他端からの信号線はオーディオ回路２（２２２）に接続される。
【００２７】
図３は、本発明の実施の形態２に係るスイッチ回路１００ｅ２を説明するためのブロック図である。実施の形態２は実施の形態１と比較し、オーディオ回路が一つ増えた構成である。追加されたオーディオ回路は別規格のオーディオ信号を処理する回路であってもよい。また、実施の形態２では実施の形態１と比較し、マイクスイッチが一つ増えた構成を描いているが、ヘッドホンスイッチが一つ増えた構成でもよい。
【００２８】
機器５００ｅ２は制御部２００ｅ２、スイッチ回路１００ｅ２および共通端子５０を備える。制御部２００ｅ２はＵＳＢドライバ２１０、オーディオ回路１（２２１）、オーディオ回路２（２２２）およびオーディオ回路３（２２３）を含む。スイッチ回路１００ｅ２はＵＳＢスイッチ１０、オーディオスイッチ２０、ヘッドホンスイッチ２１、マイクスイッチ２２およびマイクスイッチ２３を含む。
【００２９】
共通端子５０には、ＵＳＢケーブルの端子、ヘッドホンケーブルの端子およびマイクロホンケーブルの端子を共通に挿し込むことができる。共通端子５０からの信号線は二つに分岐して、ＵＳＢスイッチ１０の一端、およびオーディオ系スイッチの第１階層のスイッチであるオーディオスイッチ２０の一端にそれぞれ接続される。ＵＳＢスイッチ１０の他端からの信号線はＵＳＢドライバ２１０に接続される。
【００３０】
第１階層のオーディオスイッチ２０の他端からの信号線は複数（図３では三つ）に分岐して、それぞれ、オーディオ系スイッチの第２階層のスイッチであるヘッドホンスイッチ２１、マイクスイッチ２２およびマイクスイッチ２３の一端に接続される。ヘッドホンスイッチ２１の他端からの信号線はオーディオ回路１（２２１）に接続され、マイクスイッチ２２の他端からの信号線はオーディオ回路２（２２２）に接続され、およびマイクスイッチ２３の他端からの信号線はオーディオ回路３（２２３）に接続される。
【００３１】
実施の形態１、２に係るスイッチ回路１００ｅ１、ｅ２におけるＵＳＢ用の信号線から見える容量は、オーディオスイッチ２０の容量が大部分であり、第２階層のオーディオ系スイッチが増えてもほとんど影響を受けない。したがって、第２階層のオーディオ系スイッチの数が増えても、第２階層のオーディオ系スイッチの負荷容量の増大に対する対策の必要性が低い。たとえば、当該負荷容量の増大を抑制するために当該スイッチに用いられるトランジスタのサイズを小さくする必要性は低い。当該トランジスタのサイズを小さくしなければ、第２階層のオーディオ系スイッチの数が増えても、オーディオ系スイッチを通るオーディオ信号の品質はほとんど低下しない。
【００３２】
一方、オーディオ系スイッチを二つ直列に接続すると、その二つのオーディオ系スイッチを通るオーディオ信号のＴＨＤは２倍弱大きくなるが、実施の形態１、２に係るスイッチ回路１００ｅ１、ｅ２では、オーディオ回路および／またはオーディオ配線が増えてもオーディオ系スイッチが三つ以上直列に接続されることはない。
【００３３】
したがって、オーディオ系スイッチを階層構造に接続することにより、オーディオ回路および／またはオーディオ配線が増えても、オーディオ系スイッチを通るオーディオ信号の品質と、高周波系スイッチを通る高周波信号の品質の両方を維持することができる。
【００３４】
図４は、本発明の実施の形態に係るスイッチ回路に適用可能なスイッチの構成例１を示す図である。アナログオーディオ信号は０Ｖ（グラウンド電位）を基準に正側および負側に振幅が発生する。したがって、正側と負側の通過特性の対称性が要求される。一般的に、スイッチに用いられるＭＯＳＦＥＴ（ここでは、ｎチャネルＭＯＳＦＥＴを想定する）のゲート端子には、オン信号としてハイレベル電圧（たとえば、電源電位）、オフ信号としてローレベル電圧（たとえば、グラウンド電位）が印加される。
【００３５】
ＭＯＳＦＥＴではソース電圧が上昇すると閾値電圧Ｖｔも上昇し、ソース−ドレイン間のインピーダンスが大きくなる特性がある。したがって、アナログオーディオ信号では、正側の振幅が負側の振幅に対して歪みやすくなる。
【００３６】
これに対して、ゲート−ソース間電圧およびバックゲート−ソース間電圧を一定にして、閾値電圧Ｖｔの変動を抑えるために、ゲート端子とソース端子間を接続し、バックゲート端子とソース端子間を接続する形態が用いられる。ただし、バックゲート端子とソース端子間を接続すると、ソース−ドレイン間に寄生ダイオードが形成される。この寄生ダイオードはソースからドレイン方向に順方向に形成されるため、ソースからドレイン方向への入力信号をオフできなくなる。
【００３７】
以上を前提に、図４に示す構成例１に係る第１双方向スイッチＢＳＷ１について説明する。ソースからドレイン方向への入力信号をオフできるようにするため、すなわち、双方向スイッチとして使用可能とするため、二つのＭＯＳＦＥＴを直列に接続して第１双方向スイッチＢＳＷ１を構成する。
【００３８】
構成例１では、第１ｎチャネルＭＯＳＦＥＴ（Ｍｎ１）のドレイン端子と、第２ｎチャネルＭＯＳＦＥＴ（Ｍｎ２）のドレイン端子を接続して第１双方向スイッチＢＳＷ１を構成する。第１ｎチャネルＭＯＳＦＥＴ（Ｍｎ１）のゲート端子とソース端子間が接続される。なお、図４では両端子が直接接続される形態で描いているが、実際には容量やその他の素子を介して接続される。第１ｎチャネルＭＯＳＦＥＴ（Ｍｎ１）のバックゲート端子とソース端子間が接続される。これにより、第１ｎチャネルＭＯＳＦＥＴ（Ｍｎ１）のソース端子とドレイン端子間に第１寄生ダイオードＤ１が形成される。第１寄生ダイオードＤ１はソース端子側がアノードとなり、ドレイン端子側がカソードとなる。
【００３９】
第２ｎチャネルＭＯＳＦＥＴ（Ｍｎ２）も第１ｎチャネルＭＯＳＦＥＴ（Ｍｎ１）と同様の接続形態である。したがって、第２ｎチャネルＭＯＳＦＥＴ（Ｍｎ２）のソース端子とドレイン端子間に第２寄生ダイオードＤ２が形成される。
【００４０】
第１ｎチャネルＭＯＳＦＥＴ（Ｍｎ１）のドレイン端子と第２ｎチャネルＭＯＳＦＥＴ（Ｍｎ２）のドレイン端子との接続点と、電源電位Ｖｄｄとの間に第１ｐチャネルＭＯＳＦＥＴ（Ｍｐ１）が挿入される。第１ｐチャネルＭＯＳＦＥＴ（Ｍｐ１）のソース端子は電源電位Ｖｄｄに接続され、そのドレイン端子は上記接続点と接続され、そのゲート端子はスイッチング信号を受ける。第１ｐチャネルＭＯＳＦＥＴ（Ｍｐ１）のバックゲート端子とソース端子間が接続される。これにより、第１ｐチャネルＭＯＳＦＥＴ（Ｍｐ１）のソース端子とドレイン端子間に第３寄生ダイオードＤ３が形成される。
【００４１】
第１双方向スイッチＢＳＷ１がオンに制御されるとき、第１ｎチャネルＭＯＳＦＥＴ（Ｍｎ１）および第２ｎチャネルＭＯＳＦＥＴ（Ｍｎ２）のゲート端子にオン信号（ハイレベル電圧）が入力され、第１ｐチャネルＭＯＳＦＥＴ（Ｍｐ１）のゲート端子にオフ信号（ハイレベル電圧）が入力される。一方、第１双方向スイッチＢＳＷ１がオフに制御されるとき、第１ｎチャネルＭＯＳＦＥＴ（Ｍｎ１）および第２ｎチャネルＭＯＳＦＥＴ（Ｍｎ２）のゲート端子にオフ信号（ローレベル電圧）が入力され、第１ｐチャネルＭＯＳＦＥＴ（Ｍｐ１）のゲート端子にオン信号（ローレベル電圧）が入力される。
【００４２】
第１双方向スイッチＢＳＷ１では、第１寄生ダイオードＤ１のカソードと第２寄生ダイオードＤ２のカソード同士が向き合う形態になるため、第１ｎチャネルＭＯＳＦＥＴ（Ｍｎ１）および第２ｎチャネルＭＯＳＦＥＴ（Ｍｎ２）がオンに制御されているとき、第１寄生ダイオードＤ１および第２寄生ダイオードＤ２を通じて、第１双方向スイッチＢＳＷ１にいずれの方向からも電流が流れない。また、第１双方向スイッチＢＳＷ１がオフに制御されているとき、第１ｐチャネルＭＯＳＦＥＴ（Ｍｐ１）により第１寄生ダイオードＤ１および第２寄生ダイオードＤ２のカソードが電源電位Ｖｄｄとなるため、第１寄生ダイオードＤ１のアノードまたは第２寄生ダイオードＤ２のアノードに電源電位Ｖｄｄよりも高い電圧が入力されない限り、第１寄生ダイオードＤ１および第２寄生ダイオードＤ２に電流は流れない。
【００４３】
なお、第１ｎチャネルＭＯＳＦＥＴ（Ｍｎ１）および第２ｎチャネルＭＯＳＦＥＴ（Ｍｎ２）にはＥＳＤ高耐圧性なＭＯＳＦＥＴを採用することが好ましい。第１ｎチャネルＭＯＳＦＥＴ（Ｍｎ１）および第２ｎチャネルＭＯＳＦＥＴ（Ｍｎ２）のオフ時に大きなＥＳＤ電圧が印加されても、ＥＳＤ電流を第１ｎチャネルＭＯＳＦＥＴ（Ｍｎ１）および第２ｎチャネルＭＯＳＦＥＴ（Ｍｎ２）で遮断できる。なお、正のＥＳＤ電流は第１寄生ダイオードＤ１または第２寄生ダイオードＤ２に流入するが、第１ｐチャネルＭＯＳＦＥＴ（Ｍｐ１）を介して電源電位Ｖｄｄに抜けていく。
【００４４】
図５は、本発明の実施の形態に係るスイッチ回路に適用可能なスイッチの構成例２を示す回路図である。図５に示す構成例２でも、二つのＭＯＳＦＥＴを直列に接続して第２双方向スイッチＢＳＷ２を構成する。
【００４５】
構成例２では、第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）のソース端子と、第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のソース端子を接続して第２双方向スイッチＢＳＷ２を構成する。なお、構成例１と同様に第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）および第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）にはＥＳＤ高耐圧性なＭＯＳＦＥＴを採用することが好ましい。
【００４６】
第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）のゲート端子とソース端子間は連動して動作するよう接続され、さらにバックゲート端子とソース端子間が接続される。これにより、第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）のソース端子とドレイン端子間に第４寄生ダイオードＤ４が形成される。なお、図５では第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）のゲート端子とソース端子間が直接接続される形態で描いているが、実際には容量やその他の素子を介して接続される。
【００４７】
第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）も第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）と同様の接続形態である。したがって、第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のソース端子とドレイン端子間に第５寄生ダイオードＤ５が形成される。
【００４８】
第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）のソース端子と第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のソース端子との接続点と、グラウンド電位との間に第５ｎチャネルＭＯＳＦＥＴ（Ｍｎ５）および第６ｎチャネルＭＯＳＦＥＴ（Ｍｎ６）が直列に接続された直列回路が挿入される。当該直列回路は、第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）および第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のオフ時に第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）および第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のソース端子をグラウンド電位にするためのスイッチ素子として機能する。
【００４９】
第５ｎチャネルＭＯＳＦＥＴ（Ｍｎ５）のソース端子は第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）および第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のソース端子と接続され、第５ｎチャネルＭＯＳＦＥＴ（Ｍｎ５）のドレイン端子は第６ｎチャネルＭＯＳＦＥＴ（Ｍｎ６）のドレイン端子と接続される。第５ｎチャネルＭＯＳＦＥＴ（Ｍｎ５）のゲート端子はスイッチング信号を受ける。
【００５０】
また、第５ｎチャネルＭＯＳＦＥＴ（Ｍｎ５）のゲート端子とソース端子間は、ゲート端子に固定電位が供給されているトランジスタやその他の素子を介して接続され、そのバーグゲート端子とソース端子間は接続される。したがって、第５ｎチャネルＭＯＳＦＥＴ（Ｍｎ５）のソース端子とドレイン端子間に第６寄生ダイオードＤ６が形成される。
【００５１】
第６ｎチャネルＭＯＳＦＥＴ（Ｍｎ６）のソース端子はグラウンド電位と接続され、第６ｎチャネルＭＯＳＦＥＴ（Ｍｎ６）のドレイン端子は第５ｎチャネルＭＯＳＦＥＴ（Ｍｎ５）のドレイン端子と接続され、第６ｎチャネルＭＯＳＦＥＴ（Ｍｎ６）のゲート端子はスイッチング信号を受ける。第６ｎチャネルＭＯＳＦＥＴ（Ｍｎ６）のバーグゲート端子とソース端子間は接続される。したがって、第６ｎチャネルＭＯＳＦＥＴ（Ｍｎ６）のソース端子とドレイン端子間に第７寄生ダイオードＤ７が形成される。
【００５２】
第２双方向スイッチＢＳＷ２がオンに制御されるとき、第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）および第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のゲート端子にオン信号（ハイレベル電圧）が入力され、第５ｎチャネルＭＯＳＦＥＴ（Ｍｎ５）および第６ｎチャネルＭＯＳＦＥＴ（Ｍｎ６）のゲート端子にオフ信号（ローレベル電圧）が入力される。したがって、第５ｎチャネルＭＯＳＦＥＴ（Ｍｎ５）および第６ｎチャネルＭＯＳＦＥＴ（Ｍｎ６）はオフする。
【００５３】
一方、第２双方向スイッチＢＳＷ２がオフに制御されるとき、第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）および第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のゲート端子にオフ信号（ローレベル電圧）が入力され、第５ｎチャネルＭＯＳＦＥＴ（Ｍｎ５）および第６ｎチャネルＭＯＳＦＥＴ（Ｍｎ６）のゲート端子にオン信号（ハイレベル電圧）が入力される。したがって、第５ｎチャネルＭＯＳＦＥＴ（Ｍｎ５）および第６ｎチャネルＭＯＳＦＥＴ（Ｍｎ６）はオンする。
【００５４】
なお、上記スイッチ素子として第６ｎチャネルＭＯＳＦＥＴ（Ｍｎ６）のみ設けた場合、第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）および第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のオン時に第６ｎチャネルＭＯＳＦＥＴ（Ｍｎ６）がオフしていても、第７寄生ダイオードＤ７を通じて負の信号がグラウンド電位になってしまうため、負の信号を伝達できなくなってしまう。そこで、第５ｎチャネルＭＯＳＦＥＴ（Ｍｎ５）を設けて、負の信号がグラウンド電位になってしまうことを回避している。また、正の信号は第６寄生ダイオードＤ６を通過してしまうが、第７寄生ダイオードＤ７により遮断できるため、正の信号がグラウンド電位になってしまうことも回避できる。
【００５５】
第２双方向スイッチＢＳＷ２では、第４寄生ダイオードＤ４と第５寄生ダイオードＤ５のアノードのアノード同士が向き合う形態になるため、第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）および第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）がオフに制御されているとき、第４寄生ダイオードＤ４および第５寄生ダイオードＤ５を通じて、第２双方向スイッチＢＳＷ２にいずれの方向からも電流が流れない。また、第２双方向スイッチＢＳＷ２がオフに制御されているとき、第５ｎチャネルＭＯＳＦＥＴ（Ｍｎ５）および第６ｎチャネルＭＯＳＦＥＴ（Ｍｎ６）がオンすることにより、第４寄生ダイオードＤ４のアノードおよび第５寄生ダイオードＤ５のカソードがグラウンド電位となる。したがって、第４寄生ダイオードＤ４のカソードまたは第５寄生ダイオードＤ５のカソードに正電流は流入しないが、負電流は流入する。
【００５６】
ここで、この負電流が小電流であれば問題ないが、大電流であれば第５ｎチャネルＭＯＳＦＥＴ（Ｍｎ５）のバーグゲート端子に流れこみ、第５ｎチャネルＭＯＳＦＥＴ（Ｍｎ５）に不具合を発生させる可能性がある。
【００５７】
図６は、本発明の実施の形態に係るスイッチ回路に適用可能なスイッチの構成例２（保護回路付）を示す回路図である。図６に示す回路は、図５に示す回路に保護回路４０が追加された構成である。保護回路４０は、第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）および第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のソース端子と第５ｎチャネルＭＯＳＦＥＴＭｎ５のソース端子との接続点と、グラウンド電位とに間に設けられる。保護回路４０は、第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）または第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のドレイン端子から流入する、ＥＳＤによる負電流をグラウンド電位に逃がすための回路である。
【００５８】
保護回路４０は、複数のダイオード（図６では、第１保護ダイオードＤ１０、第２保護ダイオードＤ１１、第３保護ダイオードＤ１２および第４保護ダイオードＤ１３）が縦列接続されたダイオード縦列回路で構成される。当該ダイオード縦列回路のカソード端子は上記接続点に接続され、当該ダイオード縦列回路のアノード端子はグラウンド電位に接続される。
【００５９】
ここで、第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）または第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のドレイン端子に規定範囲の負電圧が入力されるとき当該ダイオード縦列回路に負電流が流れない範囲に、当該ダイオード縦列回路を構成する複数のダイオード（図６では、第１保護ダイオードＤ１０、第２保護ダイオードＤ１１、第３保護ダイオードＤ１２および第４保護ダイオードＤ１３）のそれぞれの閾値電圧の合計電圧が設定される。
【００６０】
たとえば、ドレイン端子に入力される規定範囲の電圧レンジが±１．５Ｖである場合、当該ダイオード縦列回路が−１．５Ｖで負電流を流してしまうと、第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）または第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）がオンに制御されているとき、負の信号が正しく伝達されなくなってしまう。したがって、この例では当該ダイオード縦列回路の閾値電圧を−１．５Ｖより低く設定する必要がある。たとえば、同じ閾値電圧を持つ複数のダイオードを使用する場合であって、その閾値電圧が−０．６Ｖの場合、当該ダイオードを三段接続すればよい。なお、冗長性を持たせて四段以上接続してもよい。ただし、段数が多くなりすぎると抵抗が高くなり保護回路として機能しなくなる。また、コストの増大および回路面積の増大を招く。したがって、バランスのとれた段数にするとよい。
【００６１】
なお、ＥＳＤによる負電圧は−３０００Ｖにも及ぶ。そこで、第２双方向スイッチＢＳＷ２の負電圧のＥＳＤ対策をより万全にするため、第５ｎチャネルＭＯＳＦＥＴ（Ｍｎ５）にＥＳＤ高耐圧性なＭＯＳＦＥＴを採用することが好ましい。
【００６２】
図７は、本発明の実施の形態に係るスイッチ回路に適用可能なスイッチの構成例３を示す回路図である。構成例３に係るスイッチＳＷ３は、図６に示す第２双方向スイッチＢＳＷ２から第３ｎチャネルＭＯＳＦＥＴ（Ｍｎ３）を削除した構成である。構成例３に係るスイッチＳＷ３は、単体では双方向スイッチとして用いることができない。第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のドレイン端子を信号の入力側に接続し、第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のソース端子を信号の出力側に接続する。
【００６３】
構成例１、２に係る第１双方向スイッチＢＳＷ１および第２双方向スイッチＢＳＷ２は、双方向からの入力信号をスイッチングすることができ、かつ、アナログオーディオ信号の歪も抑制できる。したがって、これら第１双方向スイッチＢＳＷ１および第２双方向スイッチＢＳＷ２は、本発明の実施の形態に係るスイッチ回路に含まれるスイッチに適している。
【００６４】
図８は、本発明の実施の形態１に係るスイッチ回路１００ｅ１に含まれるスイッチへの、第１双方向スイッチＢＳＷ１および第２双方向スイッチＢＳＷ２の適用例を示すブロック図である。第１双方向スイッチＢＳＷ１はオフのとき、二つのＭＯＳＦＥＴ間の中間ノード電位が電源電位にクランプされることになる。一方、第２双方向スイッチＢＳＷ２はオフのとき、二つのＭＯＳＦＥＴ間の中間ノード電位がグラウンド電位にクランプされることになる。
【００６５】
スイッチ回路１００ｅ１では、高周波系スイッチ（図８では、ＵＳＢスイッチ１０）には、第１双方向スイッチＢＳＷ１を用いる。そして、オーディオ系スイッチの第１階層のスイッチ（図８では、オーディオスイッチ２０）には、第２双方向スイッチＢＳＷ２を用いるとともに、第２階層のスイッチ（図８では、ヘッドホンスイッチ２１およびマイクスイッチ２２）には、第１双方向スイッチＢＳＷ１を用いる。
【００６６】
オーディオ系スイッチの第２階層のスイッチに第１双方向スイッチＢＳＷ１を用いたことにより、オーディオ回路１（２２１）とオーディオ回路２（２２２）間での信号の逆流を確実に防止することができる。たとえば、オーディオ回路１（２２１）を外部端子と接続する場合を想定する。この場合、ＵＳＢスイッチ１０はオフ、オーディオスイッチ２０およびヘッドホンスイッチ２１はオン、マイクスイッチ２２はオフである。この際、マイクスイッチ２２の第１双方向スイッチＢＳＷ１の中間ノードは電源電位にクランプされている。このため、ヘッドホンスイッチ２１に電源電圧よりも高い電圧が入力されない限り、マイクスイッチ２２からノイズとなる信号は流れない。
【００６７】
なお、オーディオ系スイッチの第２階層のスイッチに第２双方向スイッチＢＳＷ２を適用した場合には、以下のことが懸念される。たとえば、オーディオ回路１（２２１）を外部端子に接続する場合を想定する。この場合、ＵＳＢスイッチ１０はオフ、オーディオスイッチ２０およびヘッドホンスイッチ２１はオン、マイクスイッチ２２はオフである。この際、マイクスイッチ２２の第２双方向スイッチＢＳＷ２の中間ノードはグラウンド電位にクランプされている。そして、オーディオ信号は０Ｖ中心の波形（プラス電位とマイナス電位を有する波形）のため、ヘッドホンスイッチ２１にマイナス電位が入力された際には、マイクスイッチ２２の第２双方向スイッチＢＳＷ２のダイオード（第４寄生ダイオードＤ４または第５寄生ダイオードＤ５）にノイズとなる電流が流れる。これにより、ヘッドホンスイッチ２１のマイナス電位がグラウンド電位側に引っ張られ、その結果としてヘッドホンスイッチ２１を通るオーディオ信号のＴＨＤが大きくなる。
【００６８】
本実施の形態では、高周波系スイッチにおけるＵＳＢ用の信号線から見える負荷容量は、オーディオ系スイッチの第１階層のスイッチの容量が支配的となる。高周波系スイッチの第１双方向スイッチＢＳＷ１に対して、オーディオ系スイッチの第１階層のスイッチに第２双方向スイッチＢＳＷ２を用いたことにより、ＵＳＢ用の信号線から見える負荷容量は、第１階層のスイッチに第１双方向スイッチＢＳＷ１を用いた場合に比べて、軽減される。
【００６９】
第１階層のスイッチが第２双方向スイッチＢＳＷ２の場合、そのドレイン端子がＵＳＢ用の信号線に接続されるため、ＵＳＢ用の信号線から見える負荷容量としては、ドレイン端子に起因する容量（ドレイン端子を構成する不純物領域と、バックゲート端子を構成する不純物領域との間の容量）が主となる。
【００７０】
一方、第１階層のスイッチが第１双方向スイッチＢＳＷ１の場合、そのソース端子がＵＳＢ用の信号線に接続されているものの、そのソース端子がさらにバックゲート端子と接続されているため、ＵＳＢ用の信号線から見える負荷容量としては、バックゲート端子に起因する容量（バックゲート端子を構成する不純物領域とこの不純物領域が形成されるウエル領域または基板との間の容量、バックゲート端子を構成する不純物領域とドレイン端子を構成する不純物領域との間の容量、バックゲート端子を構成する不純物領域とゲート端子との間の容量）が主となる。
【００７１】
こうした要因も参酌して、本実施の形態では、高周波系スイッチの第１双方向スイッチＢＳＷ１に対して、オーディオ系スイッチの第１階層のスイッチに第２双方向スイッチＢＳＷ２を採用している。
【００７２】
なお、図８に示す適用例では第１双方向スイッチＢＳＷ１を、ＵＳＢスイッチ１０、ヘッドホンスイッチ２１およびマイクスイッチ２２に採用する例を説明した。当然のことながら、それぞれに採用される第１双方向スイッチＢＳＷ１の仕様（たとえば、ゲート幅）は、それぞれのスイッチを通る信号やそれらの信号が入出力される回路の仕様により異なるものとなる。
【００７３】
図９は、本発明の実施の形態１に係るスイッチ回路１００ｅ１に含まれるスイッチへの、第１双方向スイッチＢＳＷ１および第３スイッチＳＷ３の適用例を示すブロック図である。図８ではオーディオスイッチ２０に第２双方向スイッチＢＳＷ２を適用する例を説明した。その例はオーディオスイッチ２０に第１双方向スイッチＢＳＷ１を適用する例より優るが、二つのＭＯＳＦＥＴを使用している以上、一つのＭＯＳＦＥＴを使用する場合よりは、共通端子５０からオーディオ回路までのインピーダンスが高くなる。
【００７４】
そこで、オーディオスイッチ２０に図７に示す第３スイッチＳＷ３を適用する。なお、このスイッチＳＷ３単体では外部端子からオーディオ回路１（２２１）またはオーディオ回路２（２２２）に入力される負の信号を遮断することはできないが、ヘッドホンスイッチ２１およびマイクスイッチ２２に適用される第１双方向スイッチＢＳＷ１により遮断できる。また、オーディオ回路１（２２１）またはオーディオ回路２（２２２）から外部端子に出力される信号も、ヘッドホンスイッチ２１およびマイクスイッチ２２に適用される第１双方向スイッチＢＳＷ１により遮断できる。
【００７５】
以上説明したように本実施の形態によれば、スイッチ用のトランジスタのソース端子と、当該ソース端子をグラウンド電位にクランプするためのスイッチ素子との接続点に、グラウンド電位に接続されたダイオード縦列回路を接続することにより、上記トランジスタに発生する寄生ダイオードを介して内部に流入する、ＥＳＤによる負電流から内部回路を保護することができる。
【００７６】
また、図７のスイッチＳＷ３を図９に示すようにオーディオスイッチ２０に適用すれば、高周波信号およびオーディオ信号に発生する歪成分を抑制することができる。また、共通端子５０は外部に露出することがあるため、オーディオスイッチ２０はＥＳＤの影響を受けやすい。そこで、オーディオスイッチ２０に図７のスイッチＳＷ３を適用することにより、ＥＳＤによる負電流から内部回路を保護することができる。これは、オーディオスイッチ２０に図６の第２双方向スイッチＢＳＷ２を適用した場合も同様である。
【００７７】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００７８】
上述した実施の形態では、携帯電話機などの携帯機器にスイッチ回路１００ｅ１、ｅ２を搭載する例を説明したが、デザイン性や、差し込み違い防止などの観点から、コネクタを簡素化したい機器であれば、携帯機器に限らず、すべての電子機器に適用可能である。
【符号の説明】
【００７９】
１００ｃ１，１００ｃ２，１００ｅ１，１００ｅ２  スイッチ回路、  １０  ＵＳＢスイッチ、  ２０  オーディオスイッチ、  ２１  ヘッドホンスイッチ、  ２２，２３  マイクスイッチ、  ４０  保護回路、  ５０  共通端子、  ２００ｃ１，２００ｃ２，２００ｅ１，２００ｅ２  制御部、  ２１０  ＵＳＢドライバ、  ２２１  オーディオ回路、  ２２１  オーディオ回路１、  ２２２  オーディオ回路２、  ５００ｃ１，５００ｃ２，５００ｅ１，５００ｅ２  機器、  ＢＳＷ１  第１双方向スイッチ、  ＢＳＷ２  第２双方向スイッチ、  ＳＷ３  スイッチ、  Ｍｎ１  第１ｎチャネルＭＯＳＦＥＴ、  Ｍｎ２  第２ｎチャネルＭＯＳＦＥＴ、  Ｍｎ３  第３ｎチャネルＭＯＳＦＥＴ、  Ｍｎ４  第４ｎチャネルＭＯＳＦＥＴ、  Ｍｎ５  第５ｎチャネルＭＯＳＦＥＴ、  Ｍｎ６  第６ｎチャネルＭＯＳＦＥＴ、  Ｍｐ１  第１ｐチャネルＭＯＳＦＥＴ、  Ｄ１  第１寄生ダイオード、  Ｄ２  第２寄生ダイオード、  Ｄ３  第３寄生ダイオード、  Ｄ４  第４寄生ダイオード、  Ｄ５  第５寄生ダイオード、  Ｄ６  第６寄生ダイオード、  Ｄ７  第７寄生ダイオード、  Ｄ１０  第１保護ダイオード、  Ｄ１１  第２保護ダイオード、  Ｄ１２  第３保護ダイオード、  Ｄ１３  第４保護ダイオード。
【図１】
2012205006.tif 000003
【図２】
2012205006.tif 000004
【図３】
2012205006.tif 000005
【図４】
2012205006.tif 000006
【図５】
2012205006.tif 000007
【図６】
2012205006.tif 000008
【図７】
2012205006.tif 000009
【図８】
2012205006.tif 000010
【図９】
2012205006.tif 000011