(57)【要約】【課題】一つの組立体として複数の周波帯で動作可能なフェライト・磁石素子及び非可逆回路素子を得る。【解決手段】互いの主面を対向させて並置した複数のフェライト３２Ａ，３２Ｂと、フェライト３２Ａ，３２Ｂに互いに絶縁状態で交差して配置された第１中心電極及び第２中心電極と、フェライト３２Ａ，３２Ｂに直流磁界を印加する複数の永久磁石４１Ａ，４１Ｂ，４１Ｃと、を備えたフェライト・磁石素子。永久磁石はフェライト３２Ａ，３２Ｂの間に配置された永久磁石４１Ｂと、フェライト３２Ａ，３２Ｂの外側に配置された永久磁石４１Ａ，４１Ｃを含み、フェライト３２Ａ，３２Ｂに印加される直流磁界強度がそれぞれ異なっている。【選択図】図２
2012138719.tif 000002
【特許請求の範囲】
【請求項１】
互いの主面を対向させて並置した複数のフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第１中心電極及び第２中心電極と、
前記複数のフェライトに直流磁界を印加する複数の永久磁石と、
を備え、
前記永久磁石は複数のフェライトの間に配置された第１の永久磁石と、前記複数のフェライトのうち最も外側に位置するフェライトの外側に配置された第２の永久磁石とを含み、
前記複数のフェライトのうち少なくとも一つのフェライトに印加される直流磁界強度が他のフェライトに印加される直流磁界強度と異なっていること、
を特徴とするフェライト・磁石素子。
【請求項２】
前記複数の永久磁石のうち少なくとも一つは厚さが他の永久磁石と異なっていること、を特徴とする請求項１に記載のフェライト・磁石素子。
【請求項３】
前記複数の永久磁石のうち少なくとも一つは残留磁束密度が他の永久磁石と異なっていること、を特徴とする請求項１に記載のフェライト・磁石素子。
【請求項４】
請求項１ないし請求項３のいずれかに記載のフェライト・磁石素子を備え、
前記第１中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第２中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第１整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第２整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続されていること、
を特徴とする非可逆回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非可逆回路素子及びフェライト・磁石素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子、及び、該非可逆回路素子に組み込まれるフェライト・磁石素子に関する。
【背景技術】
【０００２】
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
この種の非可逆回路素子（２ポート型アイソレータ）として、特許文献１には、互いに電気的に絶縁状態で交差して配置された第１及び第２中心電極を有するフェライトの両主面を、該フェライトに直流磁界を印加する一対の永久磁石で挟み込んだフェライト・磁石素子を備えたものが記載されている。
【０００４】
ところで、携帯端末に異なる周波数帯で動作する複数の通信システムが搭載されている場合、それぞれの周波数帯（例えば、８３６ＭＨｚ帯と１．９５ＧＨｚ帯）で動作する複数のフェライト・磁石素子やチップタイプの容量素子や抵抗素子を基板上に実装することになる。
【０００５】
しかし、異なる周波数帯ごとに１組ずつのフェライト・磁石素子を実装すると、それらの素子の間にある程度のクリアランスを設ける必要もあって基板上の専有面積が大きくなる。また、フェライト・磁石素子は磁力調整された後に基板に搭載されるため、それぞれのフェライト・磁石素子の間で反発あるいは引き付け合いが発生し、実装位置精度が狂うという問題点も有している。さらに、容量素子や抵抗素子などのチップ部品を基板に実装する際にも、容量素子や抵抗素子は電極にニッケルなどの磁性体を含むため、フェライト・磁石素子の既に調整されている磁力によってチップ部品の実装位置が狂うことになる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２５３８３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、一つの組立体として複数の周波数帯で動作可能なフェライト・磁石素子及び該フェライト・磁石素子を備えた非可逆回路素子を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の第１の形態であるフェライト・磁石素子は、
互いの主面を対向させて並置した複数のフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第１中心電極及び第２中心電極と、
前記複数のフェライトに直流磁界を印加する複数の永久磁石と、
を備え、
前記永久磁石は複数のフェライトの間に配置された第１の永久磁石と、前記複数のフェライトのうち最も外側に位置するフェライトの外側に配置された第２の永久磁石とを含み、
前記複数のフェライトのうち少なくとも一つのフェライトに印加される直流磁界強度が他のフェライトに印加される直流磁界強度と異なっていること、
を特徴とする。
【０００９】
本発明の第２の形態である非可逆回路素子は、
前記フェライト・磁石素子を備え、
前記第１中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第２中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第１整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第２整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続されていること、
を特徴とする。
【００１０】
前記フェライト・磁石素子は、複数のフェライトが一対の永久磁石で挟み込まれた構造であり、フェライトの間に配置された第１の永久磁石は両側に位置するフェライトに直流磁界を印加する作用を奏する。つまり、フェライトの数をｎとすると組み合わされる永久磁石の数はｎ＋１で済む。一対の永久磁石とその間に挟着された一のフェライトで一つの周波数帯に対応させれば、並置した複数のフェライトの数に応じた周波数帯での動作が可能になる。
【００１１】
通常、動作周波数帯が高くなるほど大きな直流磁界強度を必要とする。従って、複数の永久磁石の素材を同じものとするのであれば、磁石の厚みを大きくすることで直流磁界強度を強くして高い周波数帯に対応できる。また、厚みは同じであっても、特性の異なる素材を用いること、例えば、残留磁束密度の大きな素材を用いることで直流磁界強度を強くして高い周波数帯に対応できる。また、複数のフェライトと複数の永久磁石とで一体化されているフェライト・磁石素子にあっては、基板に実装した後に永久磁石を着磁すればよく、周囲に配置される容量素子など磁性体を含むチップ部品の実装位置がずれたりすることがない。
【発明の効果】
【００１２】
本発明によれば、一つの組立体として複数の周波数帯で動作可能なフェライト・磁石素子を得ることができ、基板上での専有面積が小さくなる。
【図面の簡単な説明】
【００１３】
【図１】一実施例である非可逆回路素子（２ポート型アイソレータ）を示す分解斜視図である。
【図２】二つの周波数帯で動作するフェライト・磁石素子の平面図である。
【図３】一方の周波数帯で動作する中心電極付きフェライトを示す分解斜視図である。
【図４】他方の周波数帯で動作する中心電極付きフェライトを示す分解斜視図である。
【図５】非可逆回路素子の等価回路図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各図において、同じ部材、部分については共通する符号を付し、重複する説明は省略する。
【００１５】
図１に示す非可逆回路素子は、２ポートタイプの集中定数型アイソレータであり、概略、回路基板２０と、フェライト３２Ａ，３２Ｂと永久磁石４１Ａ，４１Ｂ，４１Ｃとからなるフェライト・磁石素子３０と、平板状ヨーク１０と、チップコンデンサＣ１と、チップ抵抗Ｒと、で構成されている。
【００１６】
フェライト・磁石素子３０は、二つの周波数帯（具体的には、８３６ＭＨｚ帯及び１．９５ＧＨｚ帯）で動作するものである。図２に示すように、第１の永久磁石４１Ｂはフェライト３２Ａ，３２Ｂの間に配置され、第２の永久磁石４１Ａ，４１Ｃはフェライト３２Ａ，３２Ｂの外側に配置されている。フェライト３２Ａに設けた中心電極３５，３６が永久磁石４１Ａ，４１Ｂから直流磁界を印加されて８３６ＭＨｚ帯で動作する。フェライト３２Ｂに設けた中心電極３５，３６が永久磁石４１Ｂ，４１Ｃから直流磁界を印加されて１．９５ＧＨｚ帯で動作する。
【００１７】
フェライト３２Ａには、図３に示すように、表裏の主面３２ａ，３２ｂに、絶縁材３４にて互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６が形成されている。ここで、フェライト３２Ａは互いに平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなしている。
【００１８】
また、永久磁石４１Ａ，４１Ｂはフェライト３２Ａに対して磁界を主面３２ａ，３２ｂに垂直方向に印加するように主面３２ａ，３２ｂに対向して、例えば、エポキシ系の接着剤４２（図１、図２参照）を介して接着されている。永久磁石４１Ａ，４１Ｂの主面はフェライト３２Ａの主面３２ａ，３２ｂと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。
【００１９】
第１中心電極３５は導体膜にて形成されている。即ち、図３に示すように、この第１中心電極３５は、フェライト３２Ａの下面に形成された接続用電極３５ａに接続された状態で第１主面３２ａにおいて左下から立ち上がってほぼ水平方向に形成され、右上方に立ち上がって上面の中継用電極３５ｂを介して第２主面３２ｂに回り込む。第２主面３２ｂにおいて、第１中心電極３５は、第１主面３２ａと透視状態でほぼ重なるように形成され、その端部は下面に形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と第２中心電極３６とは、間に絶縁材３４が形成されて互いに絶縁された状態で交差している。中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
【００２０】
第２中心電極３６は導体膜にて形成されている。この第２中心電極３６は、まず、０．５ターン目３６ａがフェライト３２の下面に形成された接続用電極３５ｃと接続された状態で第２主面３２ｂにおいて第１中心電極３５と斜めに交差する状態で立ち上がり、上面の中継用電極３６ｂを介して第１主面３２ａに回り込み、１ターン目３６ｃが第１主面３２ａにおいて第１中心電極３５と直交する状態で形成されている。１ターン目３６ｃの下端部は下面の中継用電極３６ｄを介して第２主面３２ｂに回り込み、１．５ターン目３６ｅが第２主面３２ｂにおいて立ち上がり、上面の中継用電極３６ｆを介して第１主面３２ａに回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋがフェライト３２の表面にそれぞれ形成されている。３ターン目３６ｋの下端部はフェライト３２の下面に形成した接続用電極３６ｌに接続されている。
【００２１】
いま一つのフェライト３２Ｂにも、図４に示すように、第１中心電極３５及び第２中心電極３６が形成されている。ここでは、１．９５ＧＨｚ帯に対応するため、第２中心電極３６はフェライト３２Ｂに対して２ターン巻回されている。即ち、第２中心電極３６は、まず、０．５ターン目３６ａがフェライト３２の下面に形成された接続用電極３５ｃと接続された状態で第２主面３２ｂにおいて第１中心電極３５と斜めに交差する状態で立ち上がり、上面の中継用電極３６ｂを介して第１主面３２ａに回り込み、１ターン目３６ｃが第１主面３２ａにおいて第１中心電極３５と直交する状態で形成されている。１ターン目３６ｃの下端部は下面の中継用電極３６ｄを介して第２主面３２ｂに回り込み、１．５ターン目３６ｅが第２主面３２ｂにおいて立ち上がり、上面の中継用電極３６ｆを介して第１主面３２ａに回り込んでいる。２ターン目３６ｇの下端部はフェライト３２の下面に形成した接続用電極３６ｈに接続されている。
【００２２】
前記接続用電極３５ａ，３５ｃ，３６ｌや中継用電極３５ｂ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊは、フェライト３２の上下面に形成された凹部に電極用導体を塗布又は充填して形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極はスルーホールに導体膜として形成したものであってもよい。また、多数個取りの手法で製作される場合、マザーフェライト基板に接着剤を介して永久磁石をも積層した状態でカットされることもある。
【００２３】
永久磁石４１Ａ，４１Ｂ，４１Ｃは、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石とフェライトとを接着する接着剤４２としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。
【００２４】
回路基板２０は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、等価回路である図５に示すように、整合用コンデンサＣ１，Ｃ２、インピーダンス整合用コンデンサＣｓ１，Ｃｓ２が内蔵されている。なお、８３６ＭＨｚ帯用のコンデンサＣ１及び二つの抵抗Ｒはチップタイプとして回路基板２０上に外付けされている。回路基板２０の上面には８３６ＭＨｚ帯用に入力端子電極２５Ａ、出力端子電極２６Ａ、グランド端子電極２７Ａ及び接続用端子電極２８Ａ，２９Ａがそれぞれ形成され、１．９５ＧＨｚ帯用に入力端子電極２５Ｂ、出力端子電極２６Ｂ及びグランド端子電極２７Ｂがそれぞれ形成されている。回路基板２０の下面には、図１では示されていないが、入力用外部端子電極ＩＮ、出力用外部端子電極ＯＵＴ及びグランド用外部端子電極ＧＮＤがそれぞれ形成されている。
【００２５】
平板状ヨーク１０は、磁気シールド機能を有するもので、前記フェライト・磁石素子３０の上面に接着剤を介して固定されている。
【００２６】
ここで、２ポート型アイソレータの回路構成を図５の等価回路を参照して説明する。８３６ＭＨｚ帯用及び１．９５ＧＨｚ帯用のそれぞれにおいて、第１中心電極３５（インダクタＬ１）の一端である入力ポートＰ１は整合用コンデンサＣｓ１を介して外部端子電極ＩＮに接続されている。第１中心電極３５の他端と第２中心電極３６（インダクタＬ２）の一端である出力ポートＰ２は整合用コンデンサＣｓ２を介して外部端子電極ＯＵＴに接続され、第２中心電極３６の他端は外部端子電極ＧＮＤ（グランドポートＰ３）に接続されている。
【００２７】
入力ポートＰ１と出力ポートＰ２との間には第１中心電極３５（Ｌ１）と並列に整合用コンデンサＣ１が接続され、出力ポートＰ２とグランドポートＰ３との間には第２中心電極３６（Ｌ２）と並列に整合用コンデンサＣ２が接続されている。さらに、入力ポートＰ１と出力ポートＰ２との間には抵抗Ｒが接続されている。
【００２８】
以上の回路構成からなる２ポート型アイソレータにおいては、入力ポートＰ１に高周波電流が入力されると、第２中心電極３６に大きな高周波電流が流れ、第１中心電極３５にはほとんど高周波電流が流れず、出力ポートＰ２に伝送され、挿入損失が小さく、広帯域で動作する。一方、出力ポートＰ２に高周波電流が入力されると、抵抗Ｒのインピーダンス特性によって減衰され、アイソレーション特性が良好である。
【００２９】
本実施例において、フェライト・磁石素子３０は、フェライト３２Ａ，３２Ｂが一対の永久磁石４１Ａ，４１Ｂ及び４１Ｂ，４１Ｃでそれぞれ挟み込まれた構造であり、フェライト３２Ａ，３２Ｂの間に配置された永久磁石４１Ｂは両側に位置するフェライト３２Ａ，３２Ｂに直流磁界を印加する作用を奏する。つまり、フェライトの数をｎとすると組み合わされる永久磁石の数はｎ＋１で済む。一対の永久磁石とその間に挟着された一のフェライトで一つの周波数帯に対応させることにより、並置した複数のフェライトの数に応じた周波数帯での動作が可能になる。一つの周波数帯ごとに１組の組立体でフェライト・磁石素子を構成する従来例と比較すると、回路基板２０上での専有面積が大幅に小さくなる。なお、本実施例では二つの周波数帯で動作するものを示したが、フェライト・磁石素子３０は３以上の周波数帯で動作するものであってもよい。
【００３０】
通常、動作周波数帯が高くなるほど大きな直流磁界強度を必要とする。従って、永久磁石４１Ａ，４１Ｂ，４１Ｃの素材を同じものとするのであれば、１．９５ＧＨｚ帯用の永久磁石４１Ｃの厚みを大きくすることで直流磁界強度を強くして高い周波数帯に対応できる。以下の表１に、永久磁石４１Ａ，４１Ｂ，４１Ｃの厚み、残留磁束密度及び直流磁界強度を示す。
【００３１】
【表１】
2012138719.tif 000003
【００３２】
また、永久磁石４１Ａ，４１Ｂ，４１Ｃの厚みは同じであっても、特性の異なる素材を用いること、例えば、残留磁束密度の大きな素材を用いることで直流磁界強度を強くして高い周波数帯に対応できる。以下の表２に、同じ厚みの永久磁石４１Ａ，４１Ｂ，４１Ｃを用いた場合の残留磁束密度及び直流磁界強度を示す。
【００３３】
【表２】
2012138719.tif 000004
【００３４】
また、前記フェライト・磁石素子３０にあっては、他のチップ部品とともに回路基板２０に実装した後に永久磁石４１Ａ，４１Ｂ，４１Ｃを着磁し、必要に応じて磁力を調整する。周囲に配置されるコンデンサＣ１や抵抗Ｒといった磁性体を含むチップ部品は着磁前に回路基板２０上に実装されるので、実装位置がずれたりすることがない。
【００３５】
なお、本発明に係るフェライト・磁石素子及び非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００３６】
例えば、永久磁石４１のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。また、第１及び第２中心電極３５，３６の形状は種々に変更することができる。
【産業上の利用可能性】
【００３７】
以上のように、本発明は、フェライト・磁石素子及び非可逆回路素子に有用であり、特に、一つの組立体として複数の周波数帯で動作可能である点で優れている。
【符号の説明】
【００３８】
３０…フェライト・磁石素子
３２Ａ，３２Ｂ…フェライト
３５…第１中心電極
３６…第２中心電極
４１Ａ，４１Ｂ，４１Ｃ…永久磁石
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…グランドポート
Ｃ１，Ｃ２…コンデンサ
Ｒ…抵抗
【図１】
2012138719.tif 000005
【図２】
2012138719.tif 000006
【図３】
2012138719.tif 000007
【図４】
2012138719.tif 000008
【図５】
2012138719.tif 000009