(57)【要約】【課題】簡易な構成で且つ低消費電力（低発熱）なＡ／Ｄ変換器の実現。【解決手段】入力アナログ信号を抵抗を用いて複数レベル（ｎ種のレベル）に分割し、分割したそれぞれのアナログ信号に基づき各磁気メモリ素子に書込動作が行われるようにする。これによりｎ種の各レベルごとに符号「０」又は「１」の判定を行うことができ、これら各レベルごとの判定結果に基づいてｎビットの量子化データを得ることができる。つまり量子化ビット数＝ｎによる並列型Ａ／Ｄ変換を実現できる。或いは、入力アナログ信号を抵抗により複数レベルに分割する代わりに、各磁気メモリ素子としてそれぞれその反転電流値が異なるものを設けることによっても、上記と同様の結果を得ることができる。並列型Ａ／Ｄ変換器の実現にあたり従来のようにオペアンプを備える必要はなくなり、結果、簡易な構成で且つ低消費電力・低発熱のＡ／Ｄ変換器を実現できる。【選択図】図１
2012182728.tif 000002
【特許請求の範囲】
【請求項１】
入力されるアナログ信号を電気抵抗を用いてそれぞれレベルが異なるｎ系統（ｎは２以上の自然数）の信号に分割する分割部と、
上記分割部により分割された上記アナログ信号の１系統につき１つずつ設けられた磁気メモリ素子と、
各上記磁気メモリ素子に対し、それぞれ対応する系統の上記アナログ信号に基づく書込動作が実行されるように制御すると共に、当該書込動作の実行後、各上記磁気メモリ素子の記憶値の読出動作が実行されるように制御する制御部と、
上記読出動作により各上記磁気メモリ素子から読み出された値に基づき、ｎビットの量子化データを得るデコード部と
を備えるＡ／Ｄ変換器。
【請求項２】
上記制御部は、
上記読出動作の実行後、上記書込動作を再度実行させる前に、各上記磁気メモリ素子の記憶値をリセットするための制御を行う
請求項１に記載のＡ／Ｄ変換器。
【請求項３】
上記ｎ系統のそれぞれに対し上記電気抵抗が挿入されており、
上記ｎ系統のうち任意のｍ番目（ｍ＝０〜ｎ−１）の系統に挿入される電気抵抗の抵抗値Ｒmが、
Ｒm＝Ｖm／Ｉc
（但し、Ｖmはｍ番目の系統に対応する基準電圧値、Ｉcはｍ番目の磁気メモリ素子の反転電流値である）
の関係を満たすように設定されている
請求項２に記載のＡ／Ｄ変換器。
【請求項４】
上記磁気メモリ素子は、
上記反転電流値としての所定の電流値以上の電流が流されることで磁化の方向が反転する記憶層と、磁化の方向が固定となるように構成された磁化固定層と、これら記憶層と磁化固定層との間に挿入されたトンネル絶縁層とを有する磁気トンネル接合素子とされる
請求項３に記載のＡ／Ｄ変換器。
【請求項５】
上記記憶層、上記トンネル絶縁層、上記磁化固定層の積層方向に平行な方向に上記アナログ信号に応じた電流が流されるように構成されている
請求項４に記載のＡ／Ｄ変換器。
【請求項６】
上記磁気メモリ素子は、
上記記憶層、上記トンネル絶縁層、上記磁化固定層の積層方向に平行な方向に磁化を有するように構成された垂直磁化型の磁気メモリ素子である
請求項５に記載のＡ／Ｄ変換器。
【請求項７】
入力されるアナログ信号をｎ系統（ｎは２以上の自然数）に分割する分割部と、
上記分割部により分割された上記アナログ信号の１系統につき１つずつ設けられた磁気メモリ素子と、
各上記磁気メモリ素子に対し、それぞれ対応する系統の上記アナログ信号に基づく書込動作が行われるように制御すると共に、当該書込動作の実行後、各上記磁気メモリ素子の記憶値の読出動作が行われるように制御する制御部と、
上記読出動作により各上記磁気メモリ素子から読み出された値に基づき、ｎビットの量子化データを得るデコード部と
を備えると共に、
上記各磁気メモリ素子として、それぞれその反転電流値が異なるものが設けられている
Ａ／Ｄ変換器。
【請求項８】
上記各磁気メモリ素子は、それぞれその直径が異なることで上記反転電流値が異なるようにされている
請求項７に記載のＡ／Ｄ変換器。
【請求項９】
上記制御部は、
上記読出動作の実行後、上記書込動作を再度実行させる前に、各上記磁気メモリ素子の記憶値をリセットするための制御を行う
請求項８に記載のＡ／Ｄ変換器。
【請求項１０】
上記磁気メモリ素子は、
上記反転電流値としての所定の電流値以上の電流が流されることで磁化の方向が反転する記憶層と、磁化の方向が固定となるように構成された磁化固定層と、これら記憶層と磁化固定層との間に挿入されたトンネル絶縁層とを有する磁気トンネル接合素子とされる
請求項９に記載のＡ／Ｄ変換器。
【請求項１１】
上記記憶層、上記トンネル絶縁層、上記磁化固定層の積層方向に平行な方向に上記アナログ信号に応じた電流が流されるように構成されている
請求項１０に記載のＡ／Ｄ変換器。
【請求項１２】
上記磁気メモリ素子は、
上記記憶層、上記トンネル絶縁層、上記磁化固定層の積層方向に平行な方向に磁化を有するように構成された垂直磁化型の磁気メモリ素子である
請求項１１に記載のＡ／Ｄ変換器。
【請求項１３】
入力されるアナログ信号を電気抵抗を用いてそれぞれレベルが異なるｎ系統（ｎは２以上の自然数）の信号に分割する分割手順と、
上記分割手順により分割した上記アナログ信号の１系統につき１つずつ設けられた磁気メモリ素子に対し、それぞれ対応する系統の上記アナログ信号に基づく書込動作が実行されるように制御すると共に、当該書込動作の実行後、各上記磁気メモリ素子の記憶値の読出動作が実行されるように制御する制御手順と、
上記読出動作により各上記磁気メモリ素子から読み出された値に基づき、ｎビットの量子化データを得るデコード手順と
を有するＡ／Ｄ変換方法。
【請求項１４】
入力されるアナログ信号をｎ系統（ｎは２以上の自然数）に分割する分割手順と、
上記分割手順により分割した上記アナログ信号の１系統につき１つずつ設けられた磁気メモリ素子であって、それぞれその反転電流値が異なる各上記磁気メモリ素子に対し、それぞれ対応する系統の上記アナログ信号に基づく書込動作が行われるように制御すると共に、当該書込動作の実行後、各上記磁気メモリ素子の記憶値の読出動作が行われるように制御する制御手順と、
上記読出動作により各上記磁気メモリ素子から読み出された値に基づき、ｎビットの量子化データを得るデコード手順と
を有するＡ／Ｄ変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ入力信号をｎビットの分解能によりサンプリングするＡ／Ｄ変換器とその方法とに関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２００８−１９９６２８号公報
【特許文献２】特開２０１０−１１０５７号公報
【背景技術】
【０００３】
従来より並列型のＡ／Ｄ変換器（アナログ／デジタル変換器）が広く知られている。
上記各特許文献にあるように、並列型のＡ／Ｄ変換器は、動作の高速性の面で優れるものである。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
但し、従来の並列型Ａ／Ｄ変換器は、その構成が量子化ビット数の増加に応じて指数関数的に増大してしまう。具体的に、量子化ビット数＝ｎによる分解能を実現しようとした場合、従来の並列型Ａ／Ｄ変換器は２n-1個のブロックで構成することになる。
このブロックは、入力信号を割り当てる抵抗器と、その値を読み取る比較器とによって構成され、当該比較器には、主にオペアンプが使用される。ここで、オペアンプは多くのトランジスタとコンデンサ（キャパシタンス）で構成されているため、実装面積が大となる傾向となる。
このように従来の並列型Ａ／Ｄ変換器では、高分解能化を図るにあたってその実装面積が大となってしまうという問題がある。
【０００５】
また、比較器にオペアンプを用いる従来の並列型Ａ／Ｄ変換器では、アナログ入力部分に常に比較用の電圧（基準電圧）を発生させておくことも必要となる。このため、消費電力の増大や発熱量の増大といった問題も生じることとなる。
【０００６】
これらの問題より、従来の並列型Ａ／Ｄ変換器では、高分解能化を図ることが困難とされていた。
【０００７】
本技術はかかる問題点に鑑み為されたもので、簡易な構成で且つ低消費電力・低発熱な並列型Ａ／Ｄ変換器を実現することをその課題とする。
【課題を解決するための手段】
【０００８】
上記課題の解決のため、本技術ではＡ／Ｄ変換器として以下の第１の構成を提案する。
すなわち、本技術の第１の構成としてのＡ／Ｄ変換器は、入力されるアナログ信号を電気抵抗を用いてそれぞれレベルが異なるｎ系統（ｎは２以上の自然数）の信号に分割する分割部を備える。
また、上記分割部により分割された上記アナログ信号の１系統につき１つずつ設けられた磁気メモリ素子を備える。
また、各上記磁気メモリ素子に対し、それぞれ対応する系統の上記アナログ信号に基づく書込動作が実行されるように制御すると共に、当該書込動作の実行後、各上記磁気メモリ素子の記憶値の読出動作が実行されるように制御する制御部を備える。
さらに、上記読出動作により各上記磁気メモリ素子から読み出された値に基づき、ｎビットの量子化データを得るデコード部を備えるものである。
【０００９】
また、Ａ／Ｄ変換器の第２の構成として以下のものを提案する。
つまり、本技術の第２の構成としてのＡ／Ｄ変換器は、入力されるアナログ信号をｎ系統（ｎは２以上の自然数）に分割する分割部を備える。
また、上記分割部により分割された上記アナログ信号の１系統につき１つずつ設けられた磁気メモリ素子を備える。
また、各上記磁気メモリ素子に対し、それぞれ対応する系統の上記アナログ信号に基づく書込動作が行われるように制御すると共に、当該書込動作の実行後、各上記磁気メモリ素子の記憶値の読出動作が行われるように制御する制御部を備える。
また、上記読出動作により各上記磁気メモリ素子から読み出された値に基づき、ｎビットの量子化データを得るデコード部を備える。
その上で、上記各磁気メモリ素子として、それぞれその反転電流値が異なるものが設けられているものである。
【００１０】
ここで、上記磁気メモリ素子とは、反転電流値としての所定の電流値による電流が流されることで磁化の方向が変化する記憶層（磁化自由層）と、磁化の方向が固定となるように構成された磁化固定層（参照層）とを少なくとも有し、上記磁化固定層の磁化方向に対する上記記憶層の磁化方向の変化により電気的な抵抗値の変化を生じ、該抵抗値の変化により異なる値の保持状態を示すように構成された素子を指すものである。
このような磁気メモリ素子の性質を利用し、本技術では、上記第１の構成のように入力アナログ信号を抵抗を用いて複数レベル（ｎ種のレベル）に分割し、分割したそれぞれのアナログ信号に基づき各磁気メモリ素子に書込動作が行われるようにしている。このことで、ｎ種の各レベルごとに上記反転電流値を超えるか否かの判定、すなわち符号「０」又は「１」の判定を行うことができる。そして、上記のようにこれら各レベルごとの「０」又は「１」の判定結果を読み出すことで、ｎビットの量子化データを得ることができる。つまり、量子化ビット数＝ｎによるＡ／Ｄ変換（アナログ／デジタル変換）が実現される。
【００１１】
また、上記第２の構成として、抵抗を用いて入力アナログ信号を複数レベルに分割するものとはせず、各磁気メモリ素子としてそれぞれその反転電流値が異なるものを設けるようにすることによっても、上記第１の構成と同様の結果を得ることができる。すなわち、量子化ビット数＝ｎによるＡ／Ｄ変換を実現できる。
【００１２】
これら第１,第２の構成によれば、並列型のＡ／Ｄ変換器の実現にあたり、従来のようにオペアンプを備える必要はなくなり、各レベルごとに基準電圧を常時発生させておく必要は無いものとできる。この点で、低消費電力及び低発熱のＡ／Ｄ変換器を実現できる。
また上記第１,第２の構成において、デコード部を除く比較器に相当する部分の構成としては、少なくとも磁気メモリ素子と、それら磁気メモリ素子について上記アナログ信号に基づく書き込みと記憶値の読み出しとを行うための配線やスイッチと、これら書き込みと読み出しのための電圧制御を行う回路部と（さらに第１の構成の場合は抵抗素子）を備えればよく、多くのトランジスタやコンデンサを要するオペアンプを備える従来のＡ／Ｄ変換器の場合よりも、その構成は大幅に簡略化できる。つまり、並列型Ａ／Ｄ変換器を従来よりも簡易な構成で実現できる。
【発明の効果】
【００１３】
本技術によれば、簡易な構成で且つ低消費電力・低発熱の並列型Ａ／Ｄ変換器を実現することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施の形態のＡ／Ｄ変換器の構成例を示した図である。
【図２】磁気メモリ素子の記憶原理について説明するための図である。
【図３】実施の形態のＡ／Ｄ変換器の要部の動作について説明するためのタイミングチャート図である。
【図４】第２の実施の形態のＡ／Ｄ変換器の構成例を示した図である。
【発明を実施するための形態】
【００１５】
以下、本技術に係る実施の形態について説明していく。
なお、説明は以下の順序で行うものとする。
＜１．第１の実施の形態＞
［1-1．Ａ／Ｄ変換器の構成例］
［1-2．動作説明］
＜２．第２の実施の形態＞
＜３．変形例＞
【００１６】
＜１．第１の実施の形態＞
［1-1．Ａ／Ｄ変換器の構成例］
図１は、本技術に係る第１の実施の形態としてのＡ／Ｄ変換器（以下、Ａ／Ｄコンバータ１とする）の構成例を示している。
第１の構成例は、入力アナログ信号を電気抵抗を用いて複数レベルの信号に分割する手法に係るものである。
【００１７】
図１において、第１の実施の形態のＡ／Ｄコンバータ１は、並列型のＡ／Ｄ変換器としてｎビット（ｎは２以上の自然数）の量子化を行うべく、ｎ個の抵抗Ｒと、ｎ個のスイッチＳＷと、ｎ個の磁気メモリ素子２とを備えると共に、デコーダ３、及び制御部４を備える。
ここでは説明の簡単のため、ｎ＝３とする場合に対応した構成を例示するが、もちろん量子化ビット数ｎの値は「３」に限定されるべきものではない。
この場合、抵抗Ｒ、スイッチＳＷ、磁気メモリ素子２の各符号の後にハイフン（-）と共に示す値は、量子化データのビット位置に対応したものであり、０番目のビット（ＬＳＢ）に対応するものを「-0」、１番目のビットに対応するものを「-1」、２番目のビット（ＭＳＢ）に対応するものを「-2」としている。
【００１８】
図１において、入力アナログ信号（入力電圧）Ｖinは、分岐して抵抗Ｒ-0、抵抗Ｒ-1、抵抗Ｒ-2にそれぞれ供給される。
ここで、抵抗Ｒ-0を介した入力アナログ信号ＶinのラインをラインＬin-0とする。同様に、抵抗Ｒ-1を介した入力アナログ信号ＶinのラインをラインＬin-1、抵抗Ｒ-2を介した入力アナログ信号ＶinのラインをラインＬin-2とする。
【００１９】
ラインＬin-0に対してはスイッチＳＷ-0が挿入されている。またラインＬin-1にはスイッチＳＷ-1が、ラインＬin-2にはスイッチＳＷ-2がそれぞれ挿入される。
各スイッチＳＷは、３つの入力端子と１つの出力端子とを備え、３つの入力端子のうち選択した１つの入力端子からの入力信号を出力端子から出力する。
各スイッチＳＷにおいて、１つ目の入力端子には、後述する制御部４からの読み出しパルス供給用ラインＬrdが共通に接続されている。また各スイッチＳＷにおいて、２つ目の入力端子には、制御部４からのリセットパルス供給用ラインＬrstが共通に接続されている。
そして、スイッチＳＷ-0では、３つ目の入力端子に対しラインＬin-0が接続され、またスイッチＳＷ-1では３つ目の入力端子に対しラインＬin-1が接続される。さらに、スイッチＳＷ-2では３つ目の入力端子に対してラインＬin-2が接続されている。
【００２０】
また、スイッチＳＷ-0の出力端子は、磁気メモリ素子２-0とデコーダ３との接続点に対して接続される。
同様に、スイッチＳＷ-1の出力端子は磁気メモリ素子２-1とデコーダ３との接続点に対して接続され、スイッチＳＷ-2の出力端子は磁気メモリ素子２-2とデコーダ３との接続点に対して接続される。
この場合、図のように磁気メモリ素子２-0は、上記デコーダ３との接続点とアースとの間に挿入されるようにして設けられている。同様に、磁気メモリ素子２-1は上記デコーダ３との接続点とアースとの間に挿入され、磁気メモリ素子２-2は上記デコーダ３との接続点とアースとの間に挿入されている。
【００２１】
ここで、磁気メモリ素子とは、反転電流値としての所定の電流値による電流が流されることで磁化の方向が変化する記憶層（磁化自由層）と、磁化の方向が固定となるように構成された磁化固定層（参照層）とを少なくとも有し、上記磁化固定層の磁化方向に対する上記記憶層の磁化方向の変化により電気的な抵抗値の変化を生じ、該抵抗値の変化により異なる値の保持状態を示すように構成された素子を指すものである。
【００２２】
制御部４は、外部から入力されるサンプリングクロックに従って、各スイッチＳＷの切り替え制御と共に、各スイッチＳＷに対する読み出しパルスの供給やリセットパルス（以下、初期化パルスとも表記）の供給を行う。また、デコーダ３に対して各磁気メモリ素子２の記憶値の読み取りタイミングを指示するための読み取りタイミング信号ＲＴの供給も行う。
なお、制御部４が行う具体的な制御の内容については後述する。
【００２３】
デコーダ３は、制御部４からの読み取りタイミング信号ＲＴが指示するタイミングで各磁気メモリ素子２の記憶値を読み取り、それら読み取った値に基づいてｎビットの量子化データを得る。
【００２４】
ここで、本実施の形態で用いる磁気メモリ素子２について説明しておく。
先ず、現状において、メモリ素子としてはＮＯＲフラッシュメモリ、ＤＲＡＭなどが広く普及しているが、これらに代わる次世代のメモリ素子として、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＭＲＡＭ（Magnetic Random Access Memory）、ＰＣＲＡＭ（Phase-Change Random Access Memory）などの開発が進められ、一部は既に実用化されている。
【００２５】
なかでもＭＲＡＭは、磁性体の磁化方向によりデータ記憶を行うために、高速かつほぼ無限（１０15回以上）の書換えが可能であり、既に産業オートメーションや航空機などの分野で使用されている。
【００２６】
ＭＲＡＭには、磁気メモリ素子の近傍に配置した配線に電流を流すことで生じる電流磁界を、磁気メモリ素子に対して印加して磁化方向を変化させる（つまり記憶値を変化させる）電流磁界印加方式のものと、磁気メモリ素子に対して直接電流を流して磁化方向を変化させる磁化反転方式のものとに大別できる。
これらのうち、後者の磁化反転方式には、いわゆるスピントルク磁化反転方式があり、当該スピントルク磁化反転方式は低消費電力化等の面で有利であることが知られている。
【００２７】
ここで、スピントルク磁化反転方式は、磁化方向が固定された磁化固定層を通過するスピン偏極電子が、記憶層（磁化方向が可変とされた磁性層：自由層とも呼ばれる）に進入する際に当該記憶層にトルクを与えること（これをスピントランスファトルクとも呼ぶ）を利用したもので、これら磁化固定層・記憶層が積層される方向に所定閾値以上の電流（反転電流と呼ばれる）を流すことで、記憶層の磁化方向が反転するという性質を利用している。このとき、記憶情報としての「０」「１」の書換えは、上記電流の極性を変えることにより行われる。
【００２８】
なお、スピントルク磁化反転を利用したＭＲＡＭは、ＳＴ−ＭＲＡＭ（Spin Torque-Magnetic Random Access Memory）と呼ばれる。また、スピントルク磁化反転は、スピン注入磁化反転とも呼ばれる。
【００２９】
スピントルク磁化反転方式では、磁気メモリ素子として、前述の電流磁界印加方式の場合と同じくＭＴＪ素子（ＭＴＪ：Magnetic Tunnel Junction）を用いる場合が多い。
ここで、ＭＴＪ素子は、例えば下記の参考文献にも記載されるように、記憶層と磁化固定層との間に配される中間層として、絶縁体薄膜で構成された絶縁層を有し、当該絶縁層を設けたことによる磁気トンネル接合効果により、高い磁気抵抗変化率（ＭＲ比）を実現できる（特に参考文献１の［０００２］〜［０００８］などを参照）。
・参考文献１：特開２００２−３１４１６４号公報
・参考文献２：特開２００８−２２７３８８号公報
【００３０】
本実施の形態では、磁気メモリ素子２としてＭＴＪ素子を用いることとしている。
そして、ＭＴＪ素子に対する情報の書き込み手法として、前述のスピントルク磁化反転方式（スピン注入磁化反転方式）を採用する。すなわち、ＭＴＪ素子としての各磁気メモリ素子２に対し、その積層方向に平行な方向に電流を直接的に流して情報の書き込みが行われるようにするものである。
【００３１】
図２は、実施の形態の磁気メモリ素子２の記憶原理について説明するための図である。
先ず、図示するようにＭＴＪ素子としての磁気メモリ素子２は、磁化固定層２Ａと、記憶層２Ｂと、これらの間に設けられた中間層としての絶縁層２Ｃとを少なくとも有する。
ここで、磁化固定層２Ａの磁化の向きＭ_sは、例えば図のように紙面右方向に固定されているとする。
【００３２】
前述のように、スピントルク磁化反転方式の場合は、磁気メモリ素子２に対して直接的に、当該磁気メモリ素子２の積層方向、すなわち上記の磁化固定層２Ａ、絶縁層２Ｃ、記憶層２Ｂの積層方向に平行な方向に電流を流すことで情報の書き込みを行うようにされる。
具体的には、図中に示す電流Ｉ-p、又は電流Ｉ-apである。
【００３３】
磁気メモリ素子２の積層方向に流れる電流として、例えば図２（ａ）に示す方向（紙面下方向）への電流Ｉ-pが所定の電流量以上で流れると、自由層としての記憶層２Ｂの磁化の向きＭ_fは、図２（ａ）に示されるように磁化固定層２Ａの磁化の向きと同方向に設定される（いわゆる平行状態）。
一方、磁気メモリ素子２に対し図２（ｂ）に示すような紙面上方向への電流Ｉ-ap（つまり電流Ｉ-pと逆極性の電流）が所定の電流量以上で流されると、記憶層２Ｂの磁化の向きＭ_fが図２（ａ）の場合から反転することとなる（いわゆる反平行状態）。
このとき、記憶層２Ｂの磁化方向Ｍ_fの反転は、電流Ｉ-ap（又は電流Ｉ-p）として所定の閾値以上の電流値による電流を流すことで生じることとなる。
これは、ＭＴＪ素子としての磁気メモリ素子が有する特性であり、このような磁化反転を生じさせる上で流されるべき電流の電流値（上記所定の閾値）は、「反転電流値」と呼ばれる。
【００３４】
図２（ａ）に示す平行状態と図２（ｂ）に示す反平行状態とでは、いわゆる磁気抵抗効果により、磁気メモリ素子２の電気的抵抗値の差が生じる。このような抵抗値の差により、符号「０」の保持状態と符号「１」の保持状態との差が示されるものである。
【００３５】
ここで、以下では図２（ａ）の状態を符号「０」の記憶状態、図２（ｂ）の状態を符号「１」の記憶状態と定義する。
【００３６】
説明を図１に戻す。
図１において、各スイッチＳＷにおいてラインLinが選択された場合には、それぞれ対応するレベルに調整されたアナログ信号（入力電圧Ｖin）が対応する磁気メモリ素子２に対して与えられる。これに応じては、磁気メモリ素子２に、図２において説明した電流Ｉ-pが流れることとなる。
このとき、電流Ｉ-pの電流値が上述した反転電流値以上であれば、磁気メモリ素子２の磁化状態は平行状態となり、従って符号「１」の記憶状態となる。
【００３７】
並列型のＡ／Ｄ変換器として、量子化データの各ビット位置に対応した各サンプリングレベル（基準電圧に相当）を基準として各ビット位置ごとの「０」「１」判定を行うには、各ラインＬinの信号レベルを、抵抗Ｒの抵抗値により適切に調整しておく必要がある。
具体的に、各抵抗Ｒの抵抗値は以下のように設定する。
すなわち、ｎ個のラインＬinのうち任意のｍ番目（ｍ＝０〜ｎ−１）のラインＬinに対して設けられた抵抗Ｒの抵抗値を「Ｒm」と定義すると、当該抵抗値Ｒmは、ｍ番目のラインＬinに対応するサンプリングレベルをＶm、ｍ番目の磁気メモリ素子２の反転電流値をＩcとしたとき、
Ｒm＝Ｖm／Ｉc
の関係が満たされるように設定すればよい。
【００３８】
このように抵抗値ＲmをそのラインＬinに対応するサンプリングレベルＶmと、そのラインＬinに対して設けられた磁気メモリ素子２の反転電流値Ｉcとに応じた値に設定することで、入力アナログ信号Ｖinのレベルが、そのラインＬinに対応するサンプリングレベル以上であったときに、そのラインＬinに対して設けられた磁気メモリ素子２に反転電流値以上の電流値による電流Ｉ-pが流されるようにできる。或いは逆に、入力アナログ信号ＶinのレベルがそのラインＬinに対応するサンプリングレベル未満であったときは、そのラインＬinに対して設けられた磁気メモリ素子２には反転電流値以上の電流Ｉ-pは流されないこととなる。
つまりこのことで、各ラインＬinごとに、対応するサンプリングレベルに基づいた量子化が適正に行われるようにできる。すなわち、量子化データの各ビット位置ごとの量子化が適正に行われるようにできる。
【００３９】
なお、磁気メモリ素子２は、素子ごとにその反転電流値がばらつく場合があるが、上記のような抵抗Ｒmの設定を行うことで、このような素子ごとの反転電流値のばらつきを効果的に吸収することができる。
【００４０】
また確認のため述べておくと、各抵抗Ｒの抵抗値は、サンプリングレベルが等間隔となるように設定されるべきものである。すなわち、量子化ビット数ｎの値（分解能）に応じて設定されるべきものである。
【００４１】
［1-2．動作説明］
続いて、図３のタイミングチャートを参照して、図１に示したＡ／Ｄコンバータ１の動作説明を行う。
上記により説明した構成においては、制御部４がスイッチＳＷについての切り替え制御と共に読み出しパルス・リセットパルスの供給、及びデコーダ４に対する読み取りタイミングの指示を行うことで、並列型のＡ／Ｄ変換器としての動作が実現される。
図３では、制御部４による各スイッチＳＷについての切り替え信号と、各スイッチＳＷに対して与える読み出しパルス、及びリセットパルス（初期化パルス）を示している。
【００４２】
図のようにスイッチＳＷの切り替え制御については、Ｖin（入力）→Ｌrd（読出）→Ｌrst（初期化）→Ｖin→・・・の選択状態に順次切り替える。なお確認のため述べておくと、ＶinはラインＬinの選択状態を意味するものである。
【００４３】
そして、スイッチＳＷにラインＬrdを選択させている期間において、当該ラインＬrdを介して各スイッチＳＷに対し読み出しパルスの供給を行う。
この読み出しパルスは、各磁気メモリ素子２の記憶値を抵抗値の差として読み出すための電圧印加を行うためのパルスであり、そのレベルとしては、少なくとも磁気メモリ素子２に反転電流値以上の電流が流されないように設定する。
【００４４】
また制御部４は、デコーダ３に対し、上記読み出しパルスの供給期間に同期して磁気メモリ素子２の記憶値の読み取りタイミングを示す読み取りタイミング信号ＲＴを供給する。
デコーダ３は、当該読み出しタイミング信号ＲＴにより指示されるタイミングで、上記読み出しパルスの印加に応じて各磁気メモリ素子２に生じる抵抗値を検出し、それらの検出結果に基づいて磁気メモリ素子２の記憶値を判定する。つまりこれにより、量子化データの各ビット位置ごとの量子化結果が得られる。
デコーダ３は、このように得られた各ビット位置ごとの量子化結果に基づいてｎビットの量子化データを得る。
【００４５】
ここで、入力アナログ信号のサンプリングを所定のサンプリングレートに従って逐次行うためには、直前のサンプリングタイミングで磁気メモリ素子２に記憶させた値を逐次リセットすることが必要となる。
このため制御部４は、磁気メモリ素子２の記憶値の読み出し後、アナログ信号Ｖinに応じた書き込みを再度行う前に、リセットパルスにより磁気メモリ素子２の記憶値が初期化されるように制御を行う。
具体的に制御部４は、前述のように各スイッチＳＷをＶin（入力）→Ｌrd（読出）→Ｌrst（初期化）→Ｖin→・・・の選択状態に順次切り替えると共に、ラインＬrstを選択させている期間において、当該ラインＬrstを介して各スイッチＳＷにリセットパルスを与える。
【００４６】
このリセットパルスは、入力アナログ信号Ｖinとは逆極性の電圧により与える。このとき、リセットパルスの絶対値レベルは、各磁気メモリ素子２の反転電流値以上のレベルを設定する。このことで、ラインＬrstの選択期間においては、各磁気メモリ素子２に反転電流値以上の電流値による電流Ｉ-apが流れ、結果、各磁気メモリ素子２の磁化状態は「反平行状態」となって、記憶値を「０」にリセットすることができる。
【００４７】
上記のように第１の実施の形態では、並列型Ａ／Ｄ変換器において必要とされる比較器部分に磁気メモリ素子２を用い、各サンプリングレベルの設定を抵抗Ｒを用いて行うようにしたことで、従来の並列型Ａ／Ｄ変換器で用いられていたオペアンプを省略することができる。
オペアンプを省略できることで、各サンプリングレベルに対応した基準電圧を常時発生させておく必要は無いものとでき、低消費電力及び低発熱のＡ／Ｄ変換器を実現できる。
【００４８】
また、上記により説明したＡ／Ｄコンバータ１において、デコード部３を除く比較器に相当する部分の構成としては、少なくとも抵抗Ｒと、磁気メモリ素子２と、それら磁気メモリ素子２についてアナログ信号Ｖinに基づく書き込みと記憶値の読み出しとを行うための配線やスイッチＳＷと、これら書き込みと読み出しのための電圧制御を行う回路部（制御部４）とを備えればよく、多くのトランジスタやコンデンサを有して成るオペアンプを備える従来のＡ／Ｄ変換器の場合よりも、その構成は大幅に簡略化できる。
【００４９】
これらの結果、本実施の形態によれば、簡易な構成で且つ低消費電力・低発熱な並列型Ａ／Ｄ変換器を実現することができる。
【００５０】
また、従来のようにオペアンプを用いる場合、回路面積は量子化ビット数の増加に応じて指数関数的に増大するのに対し、本実施の形態のように磁気メモリ素子２を用いたＡ／Ｄ変換器とすれば、量子化ビット数の増加に対してはその増加させたビット数に比例して磁気メモリ素子２（及び抵抗Ｒ）を増やせば足るものとできる。
このことからも理解されるように、本実施の形態によれば、量子化ビット数が多くなればなるほど、従来との比較で回路面積の縮小効果を大とすることができる。
【００５１】
ここで、磁気メモリ素子２を用いたＡ／Ｄ変換器の動作速度についてであるが、本例のようにＭＴＪ素子を用いる場合、ＭＴＪ素子の一般的な書き換え時間は数ｎｓ程度と言われており、読み出しや消去も含めて１０ＭHz〜３０ＭHz程度の動作速度を実現できる。つまり、従来の並列型Ａ／Ｄ変換器と同等の高速動作を保つことができる。  
【００５２】
＜２．第２の実施の形態＞
図４は、第２の実施の形態としてのＡ／Ｄ変換器（Ａ／Ｄコンバータ５とする）の構成例を示している。
第１の実施の形態では、各サンプリングレベルの設定にあたり、入力アナログ信号Ｖinを抵抗Ｒを用いて複数レベルに分割する手法を挙げたが、第２の実施の形態は、磁気メモリ素子２の反転電流値をそれぞれ異ならせることで、各サンプリングレベルの設定を行う。
なお図４において、既に第１の実施の形態で説明済みとなった部分については同一符号を付して説明を省略する。
【００５３】
図示するようにこの場合は、各ラインＬinに挿入されていた抵抗Ｒは省略される。すなわち、各スイッチＳＷに対しては入力アナログ信号Ｖinが抵抗Ｒを介さず直接的に入力される。
【００５４】
そしてこの場合は、図１のＡ／Ｄコンバータ１が備えていた磁気メモリ素子２-0、磁気メモリ素子２-1、磁気メモリ素子２-2に代えて、それぞれ磁気メモリ素子２'-0、磁気メモリ素子２'-1、磁気メモリ素子２'-2が設けられる。
これらの磁気メモリ素子２'は、それぞれその反転電流値が異なるようにされている。
本例の場合、各磁気メモリ素子２'の反転電流値を異ならせるにあたっては、例えば各素子の層構造や組成（材料）は同一とした上で、それぞれの素子の直径を異ならせるものとしている。
なお、もちろん各素子の組成等を変えることで反転電流値を異ならせることも可能であるが、上記のように素子サイズによる調整とした方が、所望の反転電流値の設定をより簡易に行うことができる。
【００５５】
各磁気メモリ素子２'の反転電流値は、サンプリングレベルが等間隔となるように設定すればよい。
【００５６】
上記のように各磁気メモリ素子２'の反転電流値が異なれば、抵抗Ｒを用いて入力電圧側を調整せずとも、第１の実施の形態と同様の結果を得ることができる。すなわち、量子化ビット数＝ｎによるＡ／Ｄ変換を実現できる。
【００５７】
なお、第２の実施の形態において、分岐前の入力アナログ信号Ｖinのレベルを調整するため、分岐前の入力アナログ信号Ｖinのラインに電気抵抗を挿入するということは適宜行われてもよい。
【００５８】
＜３．変形例＞
以上、本技術に係る各実施の形態について説明したが、本技術は、これまでで説明した具体例に限定されるべきものではない。
例えばこれまでの説明では、磁気メモリ素子の磁化方向が面内に平行な方向（各層の積層方向に直交する方向）に設定される場合を例示したが、磁気メモリ素子の磁化方向は面内に垂直な方向に設定することもできる。
【００５９】
また、これまでの説明では、磁気メモリ素子としてＭＴＪ素子を用いる場合を例示したが、磁気メモリ素子はこれに限定されるべきものではなく、中間層として絶縁層を用いない構成とすることもできる。
【００６０】
また、これまでの説明では、磁気メモリ素子への書き込みをスピン注入磁化反転方式により行う構成を例示したが、他の磁化反転方式や、或いは電流磁界印加方式による書き込みを行う構成にも本技術は好適に適用できる。
【符号の説明】
【００６１】
１，５  Ａ／Ｄコンバータ、２,２'  磁気メモリ素子、２Ａ  磁化固定層、２Ｂ  記憶層、２Ｃ  絶縁層、Ｍ_s,Ｍ_f  磁化方向、３  デコーダ、４  制御部、Ｒ-0〜Ｒ-2  抵抗
【図１】
2012182728.tif 000003
【図２】
2012182728.tif 000004
【図３】
2012182728.tif 000005
【図４】
2012182728.tif 000006