(57)【要約】【課題】内部回路を静電破壊から保護すると共に、入力端子に電池が誤って逆接続された場合でも、保護トランジスタ４の破壊を防止することができる入力保護回路を提供する。【解決手段】入力端子１と内部回路２の信号入力端は配線３によって接続されている。入力端子１に近い箇所の配線３と接地の間にＰチャネル型の第１の保護トランジスタ４Ａが接続されている。第１の保護トランジスタ４Ａと配線３の接続点よりも内部回路２に近い箇所の配線３に保護抵抗５が挿入されている。第１の保護トランジスタ４Ａにおいて、ソースＳは配線３に接続され、ドレインＤ１は接地され、ゲートＧ１とバックゲートＢ１とは電気的に共通接続されている。【選択図】図１
2012164795.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と、
前記入力端子と内部回路とを接続する配線と、
前記配線にソースが接続され、ドレインが接地され、ゲートとバックゲートが共通接続されたＰチャネル型ＭＯＳトランジスタからなる第１の保護トランジスタと、
前記配線と前記ソースの接続点と前記内部回路の間の前記配線に挿入された保護抵抗と、を備えることを特徴とする入力保護回路。
【請求項２】
前記入力端子には電池の電圧が印加され、前記内部回路は、前記入力端子に印加された前記電池の電圧を検出するように構成されたことを特徴とする請求項１に記載の入力保護回路。
【請求項３】
前記第１の保護トランジスタのソース・ドレイン耐圧は、前記入力端子に印加される前記電池の電圧の絶対値より高いことを特徴とする請求項１又は２に記載の入力保護回路。
【請求項４】
前記保護抵抗と前記内部回路の間の前記配線に挿入され、ゲートが接地されたＰチャネル型ＭＯＳトランジスタからなる第２の保護トランジスタを備えることを特徴とする請求項１乃至３のいずれかに記載の入力保護回路。
【請求項５】
前記第２の保護トランジスタのソース・ドレイン耐圧は、前記入力端子に印加される前記電池の電圧の絶対値より高いことを特徴とする請求項４に記載の入力保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力保護回路に関し、特に入力端子に接続された内部回路を静電破壊から保護するための入力保護回路に関する。
【背景技術】
【０００２】
従来より、ＬＳＩにおいては、入力端子に接続された内部回路を静電破壊から保護するために、入力保護回路が設けられている。
【０００３】
図５は、従来の入力保護回路の回路図である。図５（ａ）に示すように、入力端子１と内部回路２の信号入力端は配線３によって接続されている。この配線３と接地の間にＰチャネル型ＭＯＳトランジスタからなる保護トランジスタ４が接続されている。また、配線３と保護トランジスタ４との接続点と内部回路２との間の配線３には保護抵抗５が挿入されている。保護トランジスタ４において、ソースＳは配線３に接続され、ドレインＤは接地され、ゲートＧとバックゲートＢとは共にソースＳに電気的に直接接続されている。この保護トランジスタ４は図５（ｂ）に示すように、アノードが接地され、カソードが配線３に接続されたダイオードＤＡ１と等価である。
【０００４】
この入力保護回路によれば、入力端子１に、接地に対して正又は負の極性のサージ電圧が印加されると、保護トランジスタ４はソースＳ・ドレインＤ間のブレークダウン（降伏）を起こすと共に、保護抵抗５によりサージ電圧が減衰される。これにより、内部回路２が静電破壊から保護されるようになっている。
【０００５】
また、このＬＳＩにおいては、通常動作時に、入力端子１に電池の電圧（接地に対して正電圧で、例えば８０Ｖ）が印加される。つまり、入力端子１に電池の正電圧端子が接続され、電池の負電圧端子が接地される。この場合、保護トランジスタ４のソース・ドレイン耐圧は、電池の電圧（例えば、＋８０Ｖ）より高く設定されている。内部回路２は、入力端子１の電圧に基づいて、電池の接続を検出し、ＬＳＩ（例えば、マイコンを制御するレギュレータ）の動作をイネーブルに設定する機能を有している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２０４２９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、入力端子１に電池が逆接続された場合、つまり、入力端子１に電池の負電圧端子が接続され、電池の正電圧端子が接地された時には、入力端子１には接地に対して負の高電圧（例えば、−８０Ｖ）が定常的に印加されることになる。すると、保護トランジスタ４に定常的に大電流が流れ、保護トランジスタ４が破壊するおそれがあった。これは、図５（ｂ）を参照すると、保護トランジスタ４と等価なダイオードＤＡ１が順方向にオンするからである。保護トランジスタ４が破壊すると、入力保護回路が機能しなくなる。
【０００８】
そこで、本発明は、内部回路を静電破壊から保護すると共に、入力端子に電池が誤って逆接続された場合のように、入力端子に負の電圧が印加される場合であっても、保護トランジスタ４の破壊を防止することができる入力保護回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の入力保護回路は、入力端子と内部回路とを接続する配線と、前記配線にソースが接続され、ドレインが接地され、ゲートとバックゲートが共通接続されたＰチャネル型のＭＯＳトランジスタからなる第１の保護トランジスタと、前記配線と前記ソースの接続点と前記内部回路の間の前記配線に挿入された保護抵抗と、を備えることを特徴とする。
【発明の効果】
【００１０】
本発明の入力保護回路によれば、内部回路を静電破壊から保護することができると共に、入力端子に電池が誤って逆接続された場合のように、入力端子に負の電圧が印加される場合であっても、第１の保護トランジスタに大電流が流れないので、その破壊を防止することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態における入力保護回路の回路図である。
【図２】第１及び第２の保護トランジスタの等価回路図である。
【図３】第１の保護トランジスタの断面図である。
【図４】参考例の入力保護回路の回路図である。
【図５】従来の入力保護回路の回路図である。
【発明を実施するための形態】
【００１２】
＜＜本発明の実施形態＞＞
本発明の実施形態における入力保護回路を図１乃至３に基づいて説明する。図１に示すように、入力端子１と内部回路２の信号入力端は配線３によって接続されている。入力端子１は、内部回路２等が内蔵されたＬＳＩがＬＳＩメーカーから出荷される前は接地されているが、当該ＬＳＩがＬＳＩメーカーからセットメーカーに出荷された後、セットのプリント基板等に組み込まれる時、電池ＢＡが入力端子１に接続される。
【００１３】
電池ＢＡは、複数の電池ＢＡ１〜ＢＡｎ（例えば、リチウム・イオン電池）が直列接続されてなり、入力端子１に電池ＢＡの正電圧端子（＋）が接続され、電池ＢＡの負電圧端子（−）は接地される。つまり、電池ＢＡが接続されていない時は、入力端子１の電圧は接地レベル（０Ｖ）に設定され、電池ＢＡが入力端子１に接続されると、入力端子１の電圧は電池ＢＡの電圧（例えば、＋８０Ｖ）になる。
【００１４】
内部回路２は、この入力端子１の電圧に基づいて、入力端子１に電池ＢＡが接続されたか否かを検出する。内部回路２は、電池ＢＡが接続されたことを検出すると、内部回路２が内蔵されたＬＳＩ（例えば、マイコンを制御するレギュレータ）の動作をイネーブルに設定するように構成されている。
【００１５】
そして、入力端子１に近い箇所の配線３と接地の間にＰチャネル型の第１の保護トランジスタ４Ａが接続されている。また、第１の保護トランジスタ４ＡのソースＳ１と配線３の接続点と内部回路２の間の配線３に保護抵抗５が挿入されている。第１の保護トランジスタ４Ａにおいて、ソースＳ１は配線３に接続され、ドレインＤ１は接地され、ゲートＧ１とバックゲートＢ１とは電気的に共通接続されている。
【００１６】
従来の入力保護回路（図５）では、保護トランジスタ４のゲートＧとバックゲートＢとは共にソースＳに電気的に直接接続されているが、本実施形態の入力保護回路は、ゲートＧ１とバックゲートＢ１とはソースＳ１には電気的に直接接続されていない点で従来例のものと異なっている。また、本実施形態の入力保護回路は、ゲートＧ１及びバックゲートＢ１は、入力保護回路以外の回路によってバイアス電圧が印加されていない。
【００１７】
第１の保護トランジスタ４Ａは、図２（ａ）に示すように、それぞれのカソードが共通接続された２つのダイオードＤＡ１，ＤＡ２と等価である。１つのダイオードＤＡ１のアノードは接地されており、もう１つのダイオードＤＡ２のアノードは配線３に接続されている。
【００１８】
図３は、第１の保護トランジスタ４Ａの断面図である。Ｐ型半導体基板１０の表面にＮ型ウエル１１が形成されている。Ｎウエル１１はバックゲートＢ１に相当する。Ｎ型ウエル１１の表面にソースＳ１に相当するＰ＋層が形成されている。ソースＳ１は、前述のように入力端子１に接続されている。Ｎ型ウエル１１の表面にドレインＤ１に相当するＰ＋層が形成されている。ドレインＤ１は前述のように接地されている。Ｐ型半導体基板１０の表面にＰ＋層１４が形成され、このＰ＋層１４を介してＰ型半導体基板１０は接地されている。Ｎ型ウエル１１の表面にはゲート絶縁膜１２が形成されており、このゲート絶縁膜１２上にゲートＧ１に相当するゲート電極が形成されている。
【００１９】
Ｎウエル１１の表面にはＮ＋層１３が形成され、ゲートＧ１とＮ＋層１３は配線１６を介して接続されている。つまり、ゲートＧ１とバックゲートＢ１とは電気的に直接接続され、ゲートＧ１とバックゲートＢ１は同電位に設定される。これにより、第１の保護トランジスタ４Ａは、ソース・ドレイン間のブレークダウンを起こさない限り、オフ状態になっている。
【００２０】
第１の保護トランジスタ４Ａには寄生的なＰＮＰ型バイポーラトランジスタ１５が付随している。このバイポーラトランジスタ１５はソースＳ１に相当するＰ＋層をエミッタ（又はコレクタ）とし、ドレインＤ１に相当するＰ＋層をコレクタ（又はエミッタ）とし、バックゲートＢ１をベースとするものである。
【００２１】
この第１の保護トランジスタ４Ａのソース・ドレイン耐圧（＝バイポーラトランジスタ１５のコレクタ・エミッタ耐圧）は、入力端子１に印加される電池ＢＡの電圧の絶対値より高く、例えば１００Ｖである。つまり、入力端子１に電池ＢＡが正しく接続された場合は、入力端子１には正の高電圧（例えば、＋８０Ｖ）が印加され、入力端子１に電池ＢＡが逆接続された場合には、入力端子１には負の高電圧（例えば、−８０Ｖ）が印加される。
【００２２】
第１の保護トランジスタ４Ａは、電池ＢＡの正接続、逆接続のいずれの場合にもソースＳ１・ドレインＤ１間のブレークダウンや、ゲート絶縁膜２の絶縁破壊が生じないような高耐圧のトランジスタである。そのため、電池ＢＡの電圧を考慮して、第１の保護トランジスタ４ＡのソースＳ１、ドレインＤ１は、Ｐ＋層に加えて、Ｐ−層を備えたＬＤＤ構造とするとともに、ゲート絶縁膜１２の膜厚も十分厚くすることが好ましい。
【００２３】
また、保護抵抗５と内部回路２の間の配線３に、第２の保護トランジスタ６が挿入されることが好ましい。この第２の保護トランジスタ６は、図１に示すように、Ｐチャネル型のＭＯＳトランジスタであり、ゲートＧ２が接地され、ドレインＤ２が保護抵抗５に接続され、バックゲートＢ２がソースＳ２に接続され、ソースＳ２が内部回路２に接続されている。
【００２４】
第２の保護トランジスタ６は、図２（ｂ）に示すように、アノードが保護抵抗５に接続され、カソードが内部回路２の信号入力端に接続されたダイオードＤＡ３と等価である。この第２の保護トランジスタ６も第１の保護トランジスタ４Ａと同様に高耐圧のトランジスタである。
【００２５】
入力端子１に電池ＢＡが逆接続され、入力端子１に負の高電圧（例えば、−８０Ｖ）が印加された場合に、第２の保護トランジスタ６はオフ状態となり、ソースＳ２・ドレインＤ２間のブレークダウンを起こすこともない。これにより、内部回路２に負の高電圧（例えば、−８０Ｖ）が印加され、内部回路２が誤動作し、あるいは破壊するのを防止することができる。
【００２６】
この入力保護回路によれば、入力端子１に接地に対して正又は負の極性のサージ電圧が印加されると第１の保護トランジスタ４ＡがソースＳ１・ドレインＤ１間のブレークダウンを起こす。また、寄生的なＰＮＰ型バイポーラトランジスタ１５もオン状態となり、サージ電圧とこれに伴うサージ電流が抜かれる。さらに、保護抵抗４によりサージ電圧／サージ電流が減衰されることにより、内部回路２が静電破壊から保護される。
【００２７】
また、入力端子１に電池ＢＡが正しく接続された場合は、前述のように、入力端子１には正の高電圧（例えば、＋８０Ｖ）が印加されるが、第１の保護トランジスタ４Ａはオフ状態であり、前記ブレークダウンも起こらない。また、第２の保護トランジスタ６はオン状態なので、入力端子１に印加された正の高電圧は内部回路２に伝達される。
【００２８】
一方、入力端子１に電池ＢＡが逆接続された場合には、前述のように、入力端子１には負の高電圧（例えば、−８０Ｖ）が印加されるが、この場合にも第１の保護トランジスタ４Ａはオフ状態であり、前記ブレークダウンも起こらない。つまり、第１の保護トランジスタ４Ａに大電流が流れないので、その破壊を防止することができる。この場合、第２の保護トランジスタ６は前述のようにオフ状態となり、内部回路２に負の高電圧（例えば、−８０Ｖ）が印加されることが防止される。
【００２９】
なお、本実施形態において、内部回路２は電池ＢＡが接続されたことを検出する機能を有しているが、本発明はこれには限定されず、入力端子１を介して電池の電圧が入力される内部回路の保護に広く適用することができる。また、入力端子１には、電池ＢＡが入力されるが、本発明は、これには限定されず、入力端子１に接地に対して正の電圧と負の電圧が定常的に印加される場合にも適用することができる。
【００３０】
＜＜参考例＞＞
図４は、参考例の入力保護回路の回路図である。この入力保護回路においては、入力端子１に接続された配線３に第２の保護トランジスタ６が接続されている。保護抵抗５は、第２の保護トランジスタ６と内部回路２との間の配線３に挿入されている。また、保護抵抗５と内部回路２との間を接続している配線３と接地の間に保護トランジスタ４が接続されている。保護トランジスタ４は、従来の入力保護回路（図５）におけるものと同じであって、ソースＳは配線３に接続され、ドレインＤは接地され、ゲートＧとバックゲートＢとは共にソースＳに電気的に直接接続されている。
【００３１】
この入力保護回路によれば、前述のように、入力端子１に電池ＢＡが逆接続されて、入力端子１には負の高電圧（例えば、−８０Ｖ）が印加された場合には、第２の保護トランジスタ６がオフ状態になるので、後段に配置された保護トランジスタ４に大電流が流れることはなく、保護トランジスタ４の破壊を防止することができる。
【００３２】
しかしながら、本発明者の検討によれば、この入力保護回路では、入力端子１に接地に対して正又は負の極性のサージ電圧が印加されると、入力端子１に近い側に接続された第２の保護トランジスタ６に大電流が流れて、破壊し易いという問題がある。すなわち、この入力保護回路では、電池ＢＡの逆接続の問題は解決できるが、静電破壊強度が低下するという問題がある。
【００３３】
これに対して、前述した本実施形態の入力保護回路では、静電破壊強度を高く確保しながら、入力端子１に電池ＢＡが誤って逆接続された場合でも、第１の保護トランジスタ４Ａの破壊を防止することができるという利点がある。
【符号の説明】
【００３４】
１  入力端子
２  内部回路
３  配線
４Ａ  第１の保護トランジスタ
５  保護抵抗
６  第２の保護トランジスタ
１０  Ｐ型半導体基板
１１  Ｎ型ウエル
１２  ゲート絶縁膜
１３  Ｎ＋層
１４  Ｐ＋層
１５  ＰＮＰ型バイポーラトランジスタ
１６  配線
【図１】
2012164795.tif 000003
【図２】
2012164795.tif 000004
【図３】
2012164795.tif 000005
【図４】
2012164795.tif 000006
【図５】
2012164795.tif 000007