(57)【要約】【課題】半導体素子の配置位置による電気特性のばらつきを抑制可能な半導体装置及び製造歩留り向上が可能な半導体装置の製造方法を提供する。【解決手段】複数の配線パターン２００を有する基板２０と、半導体素子１０と、複数の配線パターン２００と半導体素子１０とを電気的に接続する接続部材５０とを有する半導体装置において、基材の両面に粘着材層を有し、基板２０と半導体素子１０とを貼りあわせる粘着部材４０を、複数の配線パターン２００の間に配置する半導体装置及びその製造方法。【選択図】図２
2012138390.tif 000002
【特許請求の範囲】
【請求項１】
複数の配線パターンを有する基板と、
半導体素子と、
複数の前記配線パターンと前記半導体素子とを電気的に接続する接続部材と、
前記基板と前記半導体素子とを接続し、基材の両面に粘着材層を有する粘着部材とを備え、
前記粘着部材は、前記基板上において複数の前記配線パターンの間に配置されていることを特徴とする半導体装置。
【請求項２】
前記粘着部材は、両面テープであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記接続部材の厚さが、粘着部材の厚さよりも薄いことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記半導体素子は、その表面に複数の前記配線パターンに電気的に接続される複数の電極を有しており、
複数の前記電極の間の前記半導体素子の表面に溝が形成されており、
前記粘着部材が前記溝に重ならないように、隣接する前記電極間に複数の前記粘着部材が前記溝の両側に配置されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記基板が、前記粘着部材が貼り付けられる前記配線パターンと前記配線パターンの間の基板表面にレジスト処理が施されていない基板であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
複数の配線パターンと、前記配線パターンの表面に設けられる接続部材とを有する基板を準備する基板準備工程と、
基材の両面に粘着剤層を有する粘着部材を、前記基板の前記配線パターンと前記配線パターンの間の前記基板上に貼り付ける貼り付け工程と、
前記粘着部材を介して前記基板上に半導体素子を配置し、前記半導体素子を前記基板に固定する仮固定工程と、  
を備えることを特徴とする半導体装置の製造方法。
【請求項７】
前記仮固定工程の後に前記接続部材を硬化させ、前記配線パターンと前記半導体素子とを電気的に接続させる硬化工程、  
を更に備えることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記粘着部材が、両面テープであることを特徴とする請求項６または７に記載の半導体装置の製造方法。
【請求項９】
前記仮固定工程を、前記半導体素子を前記基板側に向けながら行うことを特徴とする請求項６乃至８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記半導体素子は、その表面に複数の前記配線パターンに電気的に接続される複数の電極を有しており、
複数の前記電極の間の前記半導体素子の表面に溝が形成されており、
前記貼り付け工程が、前記半導体素子の前記電極の間の溝に接触しないように、前記電極の間に複数の粘着部材を貼り付けることを特徴とする請求項６乃至９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記基板は、前記粘着部材が貼り付けられる前記配線パターンと前記配線パターンの間の基板表面にレジスト処理が施されていないことを特徴とする請求項６乃至１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記半導体素子は、放射線を検出するものであることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項１３】
前記半導体素子は、放射線を検出するものであることを特徴とする請求項６乃至１１のいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
複数の配線パターンと前記配線パターンの表面に設けられた接続部材とを有する基板を準備する基板準備工程と、
半導体素子を準備する半導体素子準備工程と、
基材の両面に粘着剤層を有する粘着部材を準備する粘着部材準備工程と、
前記粘着部材が複数の前記配線パターンの間となる位置において前記基板と前記半導体素子とを貼り付けて仮固定する仮固定工程と、  
を備えることを特徴とする半導体装置の製造方法。
【請求項１５】
前記粘着部材は、前記仮固定工程前に、前記半導体素子に貼り付けられることを特徴とする請求項１４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体結晶体と熱膨張係数差が大きな配線基板でも半導体結晶体の検出特性劣化を抑制するために、従来、熱膨張係数が８．０×１０−６［１／℃］以上の基板と、基板上に配置された半導体検出素子とから構成される半導体検出部を備え、半導体検出素子が略平板上の半導体結晶体からなり、半導体結晶体の下面にＡｕからなる素子電極が設けられ、素子電極と配線基板に設けられたパッド電極とを半導体結晶のヤング率より小さいずれ弾性を有するバンプで固定した放射線検出器が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２１４１９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１に係る放射線検出器は、基板に半導体検出素子を配置し、半導体検出素子を基板に固定する工程において基板の反り等に起因する放射線検出器の検出位置による検出特性のばらつきや製造歩留りについて考慮されていない。
【０００５】
したがって、本発明の目的は、半導体素子の配置位置による電気特性のばらつきを抑制することのできる半導体装置及び製造歩留りを向上させることのできる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、例えば特許請求の範囲に記載の構成と処理手順を採用する。本願は上記課題を解決するための手段を複数含んでいるが、例えば、複数の配線パターンを有する基板と、半導体素子と、複数の前記配線パターンと前記半導体素子とを電気的に接続する接続部材と、前記基板と前記半導体素子とを接続し基材の両面に粘着材層を有する粘着部材とを備え、前記粘着部材は前記基板上において複数の前記配線パターンの間に配置されていることを特徴とする半導体装置とする。
【０００７】
また、上記目的を達成するため、複数の配線パターンと前記配線パターンの表面に設けられる接続部材とを有する基板を準備する基板準備工程と、基材の両面に粘着剤層を有する粘着部材を前記基板の前記配線パターンと前記配線パターンの間の前記基板上に貼り付ける貼り付け工程と、前記粘着部材を介して前記基板上に半導体素子を配置し前記半導体素子を前記基板に固定する仮固定工程と、を備えることを特徴とする半導体装置の製造方法とする。
【発明の効果】
【０００８】
本発明によれば、基材の両面に粘着材層を有する粘着部材を用いることにより、半導体素子の配置位置による電気特性のばらつきを抑制することのできる半導体装置及び製造歩留りを向上させることのできる半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施例に係る半導体装置（放射線検出器）の斜視図である。
【図２】図１の放射線検出器から一部の放射線検出素子を取り外した場合の要部概略斜視図である。
【図３】図２のＡ−Ａ線における概略断面図である。
【図４】第１の実施例に係る放射線検出器の一部を放射線が入射する側から見た場合における上面図である。
【図５Ａ】第１の実施例に係る放射線検出器の製造工程を示す模式図である。
【図５Ｂ】第１の実施例に係る放射線検出器の製造工程を示す模式図である。
【図５Ｃ】第１の実施例に係る放射線検出器の製造工程を示す模式図である。
【図５Ｄ】第１の実施例に係る放射線検出器の製造工程を示す模式図である。
【図５Ｅ】第１の実施例に係る放射線検出器の製造工程を示す模式図である。
【図６】第２の実施例に係る放射線検出器の基板の一部を示す概略斜視図である。
【図７】図６に示す放射線検出器における半導体素子の側面図及び部分拡大図である。
【図８】第２の実施例に係る放射線検出器の基板の概略上面図である。
【発明を実施するための形態】
【００１０】
［実施例１］
第１の実施例について図１〜図４、図５Ａ〜図５Ｅを用いて説明する。図１は、本実施例に係る半導体装置の一つである放射線検出器の概略斜視図である。なお、同一の符号は同一の要素を示す。
【００１１】
本放射線検出器の構成の概要について説明する。本実施例に係る放射線検出器1は、カード形状を呈し、γ線、X線等の放射線を検出する放射線検出器である。図１において放射線１００は、紙面の上方から下方に沿って入射してくる。すなわち、放射線１００は、放射線検出器１の半導体素子１０からカードホルダ３０及びカードホルダ３１に向かう方向に沿って伝搬して放射線検出器１に到達する。そして、放射線検出器１は、半導体素子１０の側面（つまり、図１の上方に面している面）に放射線１００が入射する。したがって、半導体素子１０の側面が放射線１００の入射面となっている。このように、半導体素子１０の側面を放射線１００の入射面とする放射線検出器１を、本実施例ではエッジオン型の放射線検出器１と称する。
【００１２】
なお、放射線検出器１は、特定の方向（例えば、放射線検出器１に向かう方向）に沿って入射してくる放射線１００が通過する複数の開口を有するコリメータ（例えば、マッチ度コリメータ、ピンホールコリメータ等）を介して放射線１００を検出する複数の放射線検出器１が並べられて構成されるエッジオン型の放射線検出器１として構成することもできる。なお、符号１０ａは溝を示す。
【００１３】
具体的に、放射線検出器１は、薄い基板２０と、薄い基板２０の所定の領域の両面に配置され放射線１００を検出可能な一対の半導体素子１０と、一対の半導体素子１０の隣接部分にて基板２０を挟み込むことにより基板２０を支持するカードホルダ３０及びカードホルダ３１とを備える。そして、本実施例においては、一例として、一対の半導体素子１０が４組、基板２０を挟み込む位置において基板２０に固定される。すなわち、各組の一対の半導体素子１０は、基板２０の一方の面と他方の面とのそれぞれに基板２０を対称面として対称の位置に固定される。
【００１４】
また、基板２０はカードホルダ３０とカードホルダ３１とに挟み込まれて支持される。カードホルダ３０とカードホルダ３１とはそれぞれ同一形状を有して形成され、カードホルダ３０が有する溝付穴３４にカードホルダ３１が有する突起部３６が嵌め合うと共に、カードホルダ３１が有する溝付穴３４（図示しない）にカードホルダ３０が有する突起部３６（図示しない）が嵌め合うことにより基板２０を支持する。
【００１５】
また、板ばね等から構成される弾性部材３２は、複数の放射線検出器１を支持する放射線検出器立てに放射線検出器１が挿入された場合に、放射線検出器１を放射線検出器立てに押し付ける。なお、放射線検出器１は、カードエッジ部２９が挿入されるコネクタを有しており、放射線検出器１は、カードエッジ部２９がコネクタに挿入され、コネクタとパターン２９ａとが電気的に接続することにより外部の電気回路としての制御回路、外部からの電源線、グランド線等に電気的に接続される。
【００１６】
なお、放射線検出器１は、一対の半導体素子１０の基板２０の反対側に、各半導体素子１０の電極パターンと複数の基板端子２２とのそれぞれを電気的に接続する配線パターンを有するフレキシブル基板を更に備えることができる（なお、半導体素子１０の電極パターン、フレキシブル基板、フレキシブル基板の配線パターンは図示しない）。基板端子２２は電力供給端子として用いることができる。フレキシブル基板は、一対の半導体素子１０の一方の半導体素子１０側、及び他方の半導体素子１０側の双方に設けることができる。例えば、４組の一対の半導体素子１０の一方の半導体素子１０側のそれぞれと、他方の半導体素子１０側のそれぞれとの双方に、フレキシブル基板をそれぞれ設けることができる。なお、基板端子２２は、基板２０の表面に設けられており、基板２０の配線パターンに電気的に接続されている。
（基板の詳細）
次に、基板の詳細について図２を用いて説明する。図２は、本実施例に係る放射線検出器から一部の放射線検出素子を取り外した場合の基板表面の概略斜視図を示す。
【００１７】
基板２０は、金属導体等の導電性材料からなる導電性薄膜（例えば、銅箔）が表面に形成された薄肉基板（例えば、ＦＲ４等のガラスエポキシ基板）を、ソルダーレジスト等の絶縁材料からなる絶縁層で挟んで可撓性を有して形成される。また、基板２０は、半導体素子１０の電極に電気的に接続する配線パターン２００を有する。配線パターン２００は、例えば、平面視にて幅が略一定の略長方形状を有して基板２０の一方の面、及び他方の面のそれぞれに設けられる。そして、配線パターン２００の表面の一部の領域に導電性を有する接続部材として銀ペースト５０が設けられ、半導体素子１０の電極は銀ペースト５０を介して配線パターン２００に電気的に接続する。なお、符号４０は両面テープを示す。
【００１８】
基板２０は、一例として、幅広の方向、すなわち長手方向は４０ｍｍ程度の長さを有して形成される。そして、基板２０は、幅広の部分の端部から幅が狭くなっている部分の端部までの短手方向において、２０ｍｍ程度の長さを有して形成される。なお、銀ペースト５０の代わりに低温で溶融する半田を半田ペースとして用いることもできる。
【００１９】
ここで、基板２０は放射線を検出できない領域であるので、一対の半導体素子１０によって挟まれる基板２０の領域は不感領域になる。よって、基板２０の厚さは、薄いことが好ましい。具体的に、基板２０は、０．４ｍｍ以下の厚さを有することが好ましい。本実施例では、一例として、基板２０は、０．２ｍｍの厚さを有する。なお、基板２０の厚さの下限はリジッドの要件を満たす必要から０．１ｍｍである。
【００２０】
また、基板２０に形成された配線により、配線パターン２００はカードエッジ部２９のパターン２９ａに電気的に接続される。また、基板２０は、基板端子２２とカードエッジ部２９のパターン２９ａとを電気的に接続する配線を有する。これにより、基板２０において、半導体素子１０の基板２０側の面の電極は、基板２０の配線によりカードエッジ部２９のパターン２９ａに電気的に接続される。また、半導体素子１０の基板２０側の反対側の面の電極は、フレキシブル基板の配線パターンと、基板端子２２と、基板２０の配線とを経由してカードエッジ部２９のパターン２９ａに電気的に接続される。ここで、例えば、半導体素子１０の基板２０側の電極をアノード電極、半導体素子１０の基板２０側の反対側の面の電極をカソード電極とする。この場合、アノード電極からの信号とカソード電極からの信号とはそれぞれ、カードエッジ部２９のパターン２９ａに導かれ、パターン２９ａを介し、外部の電気回路へ出力される。
(半導体素子の詳細)
次に、半導体素子の詳細について図３を用いて説明する。図３は、図２のＡ−Ａ線における概略断面図を示す。
【００２１】
半導体素子１０は、略直方体状に形成され（つまり、平面視にて略四角状に形成され）、素子表面１０ｂと、素子表面１０ｂの反対側の素子表面１０ｃとのそれぞれに電極が設けられる（電極は図示しない）。放射線１００は各半導体素子１０の端部から入射して、カードエッジ部２９側に向かって半導体素子１０中を走行する。また、本実施例に係る半導体素子１０は、放射線１００が入射する面に垂直な面の一つである素子表面１０ｃに複数の溝１０ａが設けられる。溝１０ａの幅は、一例として、０．２ｍｍである。
【００２２】
そして、放射線が入射する半導体素子１０の面であって、各溝１０ａから、溝１０ａが設けられている面の反対側の面（つまり、素子表面１０ｂ）への仮想的な垂線により区切られる領域、及び当該仮想的な垂線と半導体素子１０の端部とで区切られる領域を、素子内ピクセル領域と称する。半導体素子１０が、（ｎ−１）個の溝１０ａを有すると共に、複数の溝１０ａ間、及び素子表面１０ｂにそれぞれ電極を有することにより、ｎ個の素子内ピクセル領域が構成される。複数の素子内ピクセル領域のそれぞれが、放射線１００を検出する１つの画素（ピクセル）に対応する。これにより、一つの半導体素子１０は、複数の画素を有することになる。
【００２３】
一例として、１つの放射線検出器１が８つの半導体素子１０（４組の一対の半導体素子１０）を備え、１つの半導体素子１０がそれぞれ８つの素子内ピクセル領域を有する場合、１つの放射線検出器１は、６４ピクセルの解像度を有することになる。溝１０ａの数を増減させることにより、一つの半導体素子１０のピクセル数を増減させることができる。なお、一例として、半導体素子１０の幅は１．２ｍｍ程度、長さは１１．２ｍｍ程度、高さは５ｍｍ程度である。
【００２４】
半導体素子１０を構成する材料としては、ＣｄＴｅを用いることができる。また、γ線等の放射線を検出できる限り、半導体素子１０はＣｄＴｅ素子に限られない。例えば、半導体素子１０として、ＣｄＺｎＴｅ（ＣＺＴ）素子、ＨｇＩ２素子等の化合物半導体素子を用いることもできる。
（両面テープの詳細）
次に、両面テープの詳細について図４を用いて説明する。図４は、本実施例に係る放射線検出器の一部を放射線が入射する側から見た概略上面図を示す。本実施例においては、基板２０の半導体素子１０が搭載される領域の一部の領域に、粘着剤層を有する粘着部材としての両面テープ４０が設けられる。両面テープ４０は、基板２０の配線パターン２００と配線パターン２００の間の基板２０上に貼り付けられ、両面テープ４０により基板２０と半導体素子１０とが接着される。両面テープ４０は、基材と、基材の一方の面と他方の面との両面に粘着剤層を有して構成される。そして、両面テープ４０の厚さは、一例として、４０μｍ以上６０μｍ以下程度であり、幅は１ｍｍ程度である。
【００２５】
具体的に、両面テープ４０は、半導体素子１０と基板２０の間であって、半導体素子１０の長手方向に間隔をおき、基板２０の短手方向に沿って設けられる。ここで、配線パターン２００の表面の一部には、銀ペースト５０が設けられている。この場合、両面テープ４０は、配線パターン２００と配線パターン２００の間の基板２０上に、基板２０の短手方向に沿って設けられる。なお、両面テープ４０は、基板２０の一方の面、及び他方の面のそれぞれに設けられる。例えば、基板２０を対称面とした場合、基板２０の一方の面に設けられた両面テープの４０の対称の位置を含む他方の面にも両面テープ４０が設けられる。本実施例では、半導体素子１０は、銀ペースト５０により配線パターン２００に電気的に接続されると共に、基板２０に機械的に固定される。そして、両面テープ４０は、半導体素子１０を基板２０に仮に固定している。なお、本実施例において「仮に固定」とは、半導体素子１０が銀ペースト５０を介して基板２０に機械的に固定されており、両面テープ４０は、後述する放射線検出器１の製造工程において半導体素子１０を基板２０に一時的に固定することを目的として用いられていることを意味する。
【００２６】
以上述べたように、半導体素子１０は、両面テープ４０により基板２０に仮に固定されると共に、銀ペースト５０により配線パターン２００に固定される。すなわち、両面テープ４０が接着している基板２０の領域において、半導体素子１０は、両面テープ４０により基板２０に仮に固定される。また、この場合において、配線パターン２００と配線パターン２００の間の両面テープ４０の厚さは、配線パターン２００の厚さと半導体素子１０と配線パターン２００との間の銀ペースト５０の厚さの和と一致する。
（放射線検出器の製造方法）
次に、放射線検出器の製造方法について図５Ａ〜図５Ｅを用いて説明する。図５Ａ〜図５Ｅは、本発明の実施例に係る放射線検出器の製造工程の一部を模式的に示す。
【００２７】
まず、表面および裏面のそれぞれに複数の配線パターン２００と、複数の配線パターン２００それぞれの表面の一部の領域に設けられる銀ペースト５０とを有する基板２０を準備する（図５Ａ、基板準備工程）。銀ペースト５０は、例えば、メタルマスクを用いた印刷塗布、又はディスペンサ塗布により配線パターン２００の表面の一部の領域に塗布することができる。
【００２８】
次に、両面テープ４０を基板２０上の予め定められた領域に貼り付ける（図５Ｂ、貼り付け工程）。すなわち、基板２０の配線パターン２００と配線パターン２００の間に、両面テープ４０を貼り付ける。
【００２９】
次に、両面テープ４０を介して基板２０上に半導体素子１０を配置すると共に、半導体素子１０を基板２０に一時的に固定する（図５Ｃ、仮固定工程）。具体的には、本実施例では、基板２０の表面側の一箇所にまず半導体素子１０を配置する。例えば、半導体素子１０の基板２０への配置は、自動マウント装置を用いて実施する。まず、自動マウント装置は備えるコレット６０で半導体素子１０を吸着する。そして、コレット６０は、吸着した半導体素子１０を基板２０上の予め定められた位置に配置し、一定の力（例えば、３０〜５００ｇ）で一定時間、基板２０側へ半導体素子１０を押し付ける。このとき、溝１０ａは、それぞれ隣接する配線パターン２００の間に配置される。なお、両面テープ４０を構成する基材は粘着材よりも硬く、また上記一定の力では基材の厚さは変化しない。また両面テープ４０は、基板２０側ではなく、半導体素子１０側に貼りつけて置くこともできる。続いて、一時的に固定した半導体素子１０の隣に、新たに半導体素子１０を配置すると共に基板２０に一時的に固定する（図５Ｄ）。
【００３０】
これにより、複数の半導体素子１０が基板２０の表面側の予め定められた位置に両面テープ４０により一時的に固定される。また、仮固定工程の時点で銀ペースト５０はまだ硬化していないので、コレット６０により半導体素子１０を基板２０側に押し付けることにより銀ペースト５０が押しつぶされ、銀ペースト５０の厚さが両面テープ４０の厚さから配線パターン２００の厚さを引いた値に一致する。言い換えると、基板２０と半導体素子１０との間の距離は、両面テープの厚さで規定される（これらの間の距離＝両面テープの厚さ）。
【００３１】
続いて、基板２０の裏面側にも順次半導体素子１０を配置すると共に基板２０に一時的に固定する（図５Ｅ）。なお、基板２０の表面側及び裏面側に一対の半導体素子１０を配置し、一対の半導体素子１０を基板２０の対称の位置に略同時に、かつ一時的に固定した後、順次新たな半導体素子１０を一対ずつ配置すると共に一時的に固定することもできる。なお、基板２０の表面側及び裏面側のそれぞれに複数対の半導体素子１０を配置し、複数対の半導体素子１０を基板２０の対称の位置に実質的に同時に、かつ、一時的に固定することもできる。なお、仮固定工程は、基板２０を縦の状態に設置し（例えば、基板２０を吊り下げる）、この状態で基板２０の左右から一対もしくは複数対の半導体素子１０を基板２０の対称の位置に一時的に固定することもできる。
【００３２】
次に、銀ペースト５０を硬化させ、配線パターン２００と半導体素子１０とを電気的に接続させる（硬化工程）。硬化工程では、例えば恒温槽内において銀ペースト５０を加熱することにより実施する。一例として、５０〜８５℃、１〜６時間程度の加熱により硬化する銀ペースト５０を用いることができる。また、硬化工程においては、半導体素子１０の自重により基板２０に発生する反りを抑制することを目的として、恒温槽内に基板２０を縦の状態にして設置することができる。
【００３３】
硬化工程後、フレキシブル基板、カードホルダ３０及びカードホルダ３１、弾性部材３２等を複数の半導体素子１０及び基板２０の定められた位置に取り付ける（組み立て工程）。これにより、本実施例に係る放射線検出器１が製造される。
【００３４】
本実施例によれば、半導体素子と基板とを両面テープで仮に固定することにより基板の反りが抑制され、これらの間の距離のばらつきを抑えることができるため、放射線を検出する半導体素子の配置位置による検出特性のばらつきを抑制することができる。また、製造後に両面テープをそのまま放射線検出器に残すことにより、基板と半導体素子との接着強度が増し、外部応力耐性が向上する。
【００３５】
また、本実施例に係る放射線検出器の製造方法は、両面テープ４０により半導体素子１０を基板２０に一時的に固定した状態で銀ペースト５０を硬化させるので、銀ペースト５０の硬化中に基板２０の反りに起因する半導体素子１０の基板２０からの剥がれを抑制することができる。また、画像処理で半導体素子１０の基板２０に対する位置を決めることができる自動マウント装置を用いて半導体素子１０を基板２０に仮固定することができる。したがって、特別な冶具を要することなく、例えば、半導体素子１０の間隔を０．１ｍｍ程度に制御しつつ、半導体素子１０同士が接触することを抑制できるので、放射線検出器の製造歩留りを向上させることができる。
【００３６】
また、本実施例に係る放射線検出器の製造方法は、厚さが薄く、撓み易く、反りが発生しやすい基板２０を用いる場合に特に有効である。薄い基板、例えば、０．４ｍｍ以下の厚さを有する基板２０を用いることにより不感領域を低減することができる。
【００３７】
また、本実施例に係る放射線検出器の製造方法は、銀ペースト５０が硬化する前に、両面テープ４０に接触している半導体素子１０を基板２０側に押し付けることで、両面テープ４０の厚さを利用し、銀ペースト５０の厚さを仮固定工程と同時に高精度に制御することができる。したがって、温度変化等に起因し、銀ペースト５０により半導体素子１０中に発生する応力を制御することができるので、放射線検出器の特性の低下を抑制することができる。
【００３８】
また、自動マウント装置を用いる場合、±０．０１ｍｍの位置精度で半導体素子１０を基板２０に配置することができる。これにより、高精度で半導体素子１０を基板２０に配置することができると共に、配置スピードを向上させることができる。
【００３９】
本実施例で示した方法により半導体装置（放射線検出器）を製造した結果、基材の両面に粘着材層を有する粘着部材を用いることにより、半導体素子の配置位置による電気特性のばらつきを抑制することのできる半導体装置及び製造歩留りを向上させることのできる半導体装置の製造方法を提供することができる。また、上記粘着部材を残すことにより、外部応力耐性の高い半導体装置を提供することができる。
［実施例２］
第２の実施例について図６〜図８を用いて説明する。なお、実施例１に記載され本実施例に未記載の事項は特段の事情が無い限り本実施例にも適用することができる。
【００４０】
図６は、本実施例に係る放射線検出器の基板の概略斜視図である。
【００４１】
本実施例に係る放射線検出器は、実施例１に係る放射線検出器とは基板２０に貼り付けられる両面テープの形状、数が異なる点を除き、略同一の構成及び機能を備える。したがって、相違点を除き詳細な説明は省略する。
【００４２】
図７は、本実施例に係る放射線検出器が備える半導体素子の側面図およびその部分拡大図を示す。本実施例に係る放射線検出器の基板２０（図示せず）に貼り付けられる両面テープ４１は、半導体素子１０の溝１０ａ上には配置されないように、溝１０ａの両側に2枚以上に分けて貼り付けられる。本実施例では、溝１０ａに両面テープ４１が接触していないため、信号の劣化を誘発する可能性を低減できる。両面テープ４０は絶縁性ではあるが、両面テープ４０が溝１０ａに接触すると、これが容量として見え、信号の劣化を誘発する危険性がある。
【００４３】
図８は、本実施例に係る放射線検出器の基板の上面図を示す。本実施例に係る放射線検出器の基板２１の配線パターン２００と配線パターン２００の間の両面テープ４０が貼り付けられる部分２１ａにはレジスト処理が施されていない、すなわち、レジストが存在しない。本実施例では、厚さのばらつきの大きいレジスト処理を行わないことで、基板２１の両面テープ４０が貼り付けられる部分の厚さのばらつきが小さくなり、ひいては銀ペースト５０の厚さばらつきを低減することができる。
【００４４】
本実施例においても、実施例１と同様の効果を得ることができる。また、溝１０ａに両面テープ４１が接触していないため、信号の劣化を誘発する可能性を低減できる。
【００４５】
以上、本発明を実施例により説明したが、上記に記載した実施例は特許請求の範囲に係る発明を限定するものではない。また、実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることも可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００４６】
１…放射線検出器、  
１０…半導体素子、  
１０ａ…溝、  
１０ｂ、１０ｃ…素子表面、  
２０、２１…基板、  
２１ａ…レジスト無し基板表面、  
２２…基板端子、  
２９…カードエッジ部、  
２９ａ…パターン、  
３０、３１…カードホルダ、  
３２…弾性部材、  
３４…溝付穴、  
３６…突起部、  
４０、４１…両面テープ、  
５０…銀ペースト、  
６０…コレット、  
１００…放射線、  
２００…配線パターン。
【図１】
2012138390.tif 000003
【図２】
2012138390.tif 000004
【図３】
2012138390.tif 000005
【図４】
2012138390.tif 000006
【図５Ａ】
2012138390.tif 000007
【図５Ｂ】
2012138390.tif 000008
【図５Ｃ】
2012138390.tif 000009
【図５Ｄ】
2012138390.tif 000010
【図５Ｅ】
2012138390.tif 000011
【図６】
2012138390.tif 000012
【図７】
2012138390.tif 000013
【図８】
2012138390.tif 000014