(57)【要約】【課題】非晶質半導体や多結晶半導体以外の半導体材料を用いた回路の形成を可能にした表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器を提供する。【解決手段】バックゲートを有し、当該バックゲートの電位が少なくとも発光期間にソース電位と同電位に設定された、電気光学素子を駆動する駆動トランジスタを備える表示装置において、駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させることで、駆動トランジスタのドレイン領域及びソース領域の近傍に形成される寄生バイポーラトランジスタによって引き起こされるリーク電流を抑えるようにする。【選択図】図１７
2012242772.tif 000002
【特許請求の範囲】
【請求項１】
バックゲートを有し、当該バックゲートの電位が電気光学素子の少なくとも発光期間にソース電位と同電位に設定された、前記電気光学素子を駆動する駆動トランジスタと、
前記駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させる制御部と
を備える表示装置。
【請求項２】
前記駆動トランジスタは、ＭＯＳトランジスタである
請求項１に記載の表示装置。
【請求項３】
前記駆動トランジスタは、Ｎチャネル型のＭＯＳトランジスタである
請求項２に記載の表示装置。
【請求項４】
前記制御部は、バックゲートの電位をドレイン電位と同極性側に遷移させる
請求項１に記載の表示装置。
【請求項５】
前記制御部は、前記駆動トランジスタのバックゲートの電位をドレイン電位以下に遷移させる
請求項４に記載の表示装置。
【請求項６】
前記駆動トランジスタを含む画素回路は、前記駆動トランジスタのゲートとソースとの間に接続された保持容量を有し、
前記保持容量の両端間電圧を保持したままゲート電位及びソース電位が変動するブートストラップ動作を行う
請求項１に記載の表示装置。
【請求項７】
前記画素回路は、前記駆動トランジスタのソースに一端が接続された補助容量を有し、
前記駆動トランジスタは、バックゲートとソースとが電気的に接続されており、
前記制御部は、前記補助容量の他端の電位を制御し、当該補助容量による容量カップリングによってバックゲートの電位を遷移させる
請求項６に記載の表示装置。
【請求項８】
前記制御部は、外部の電源供給部から前記補助容量の他端に供給する電位をパルス状に遷移させる
請求項７に記載の表示装置。
【請求項９】
前記電気光学素子を発光駆動するための第１電源電位と、前記電気光学素子に対して逆バイアスを掛けるための第２電源電位とを選択的に前記駆動トランジスタに対してドレイン電位として供給する電源供給部を有し、
前記制御部は前記電源供給部であり、前記補助容量の他端に対して前記第１電源電位と前記第２電源電位とを選択的に供給する
請求項７に記載の表示装置。
【請求項１０】
前記制御部は、前記駆動トランジスタのソースと所定電位のノードとの間に接続されたスイッチ素子を有し、当該スイッチ素子をオンさせることによってバックゲートの電位を遷移させる
請求項６に記載の表示装置。
【請求項１１】
バックゲートを有し、当該バックゲートの電位が電気光学素子の少なくとも発光期間にソース電位と同電位に設定された、前記電気光学素子を駆動する駆動トランジスタを備える表示装置の駆動に当たって、
前記駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させる
表示装置の駆動方法。
【請求項１２】
バックゲートを有し、当該バックゲートの電位が電気光学素子の少なくとも発光期間にソース電位と同電位に設定された、前記電気光学素子を駆動する駆動トランジスタと、
前記駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させる制御部と
を備える表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置、表示装置の駆動方法、及び、電子機器に関する。
【背景技術】
【０００２】
平面型（フラットパネル型）の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子を画素の発光部（発光素子）として用いた表示装置がある。電流駆動型の電気光学素子としては、例えば、有機材料のエレクトロルミネッセンス（ＥＬ；Electroluminescence）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子が知られている。
【０００３】
有機ＥＬ素子を含む画素が配置されて成る有機ＥＬ表示装置において、有機ＥＬ素子を駆動する回路を形成するシリコン材料として、従来は、非晶質半導体（例えば、アモルファスシリコン）や、多結晶半導体（例えば、ポリシリコン）が用いられていた（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２３７４２６号公報(特に、段落００３７参照)
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、有機ＥＬ表示装置に代表される平面型の表示装置の分野では、表示装置の様々な用途に対応すべく、非晶質半導体や多結晶半導体に限らず、より多様な半導体材料を用いて回路を形成する技術が望まれている。
【０００６】
そこで、本開示は、非晶質半導体や多結晶半導体以外の半導体材料を用いた回路の形成を可能にした表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本開示は、
バックゲートを有し、当該バックゲートの電位が電気光学素子の少なくとも発光期間にソース電位と同電位に設定された、前記電気光学素子を駆動する駆動トランジスタを備える表示装置において、
前記駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させる
構成を採っている。この表示装置は、各種の電子機器において、その表示部として用いることができる。
【０００８】
バックゲートを有するトランジスタにおいては、通常、バックゲートは一定電位に固定される。駆動トランジスタの場合、発光駆動の際にソース電位が電気光学素子の発光電圧まで上昇すると、バックゲート電位に対するソース電位が上昇する。すると、トランジスタ特性がエンハンスメントにシフトするという基板効果が起こる。この基板効果は、駆動トランジスタの特性を劣化させる。そこで、駆動トランジスタにおいて、電気光学素子の少なくとも発光期間にバックゲートの電位をソース電位と同電位に設定することにより、バックゲートの電位に対するソース電位が０Ｖになるために、基板効果を無くすことができる。
【０００９】
一方で、発光中の画素は１画素１画素輝度が異なるため、画素毎にバックゲートを分離する必要がある。このようにバックゲートを画素毎に分離した構造を採る場合、表示画像の高精細化に対応すべく画素の微細化を進めると、各画素のバックゲートの間隔が狭くなり、寄生バイポーラトランジスタによる不要なデバイスが形成される。そして、この寄生バイポーラトランジスタによってリーク電流が発生する。
【００１０】
そこで、駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させる。これにより、ドレイン電位≧バックゲート電位という電位関係が保持される。その結果、駆動トランジスタのドレイン領域及びソース領域の近傍に形成される寄生バイポーラトランジスタが導通状態となる期間がなくなるために、当該寄生バイポーラトランジスタによって引き起こされるリーク電流を抑制することが可能となる。
【発明の効果】
【００１１】
本開示によれば、バックゲートを有するトランジスタを用いての回路の形成が可能になる。そして、バックゲートを有するトランジスタを用いた回路において、駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させることで、寄生バイポーラトランジスタによって引き起こされるリーク電流を抑制できるため、消費電力の上昇を抑えることができる。
【図面の簡単な説明】
【００１２】
【図１】本開示の前提となるアクティブマトリクス型有機ＥＬ表示装置の基本的な構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な回路構成の一例を示す回路図である。
【図３】本開示の前提となる有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。
【図４】本開示の前提となる有機ＥＬ表示装置の基本的な回路動作の動作説明図（その１）である。
【図５】本開示の前提となる有機ＥＬ表示装置の基本的な回路動作の動作説明図（その２）である。
【図６】ブートストラップ期間における駆動トランジスタのゲート電位Ｖg及びソース電位Ｖsの変化の様子を示すタイミング波形図である。
【図７】有機ＥＬ素子の発光電流と駆動トランジスタの飽和電流Ｉdsとの関係を示す図である。
【図８】駆動トランジスタの閾値電圧Ｖthのばらつきに起因する課題の説明（Ａ）、及び、駆動トランジスタの移動度μのばらつきに起因する課題の説明（Ｂ）に供する特性図である。
【図９】ＭＯＳプロセスを単純に適用した画素回路を示す回路図であり、（Ａ）はＭＯＳプロセスを適用した画素回路を、（Ｂ）はＴＦＴプロセスを用いたトランジスタの等価回路を、（Ｃ）はＭＯＳプロセスを用いたトランジスタの等価回路をそれぞれ示している。
【図１０】基板効果についての説明図である。
【図１１】ウエル分離画素回路の回路例を示す回路図である。
【図１２】ウエル分離画素回路についての説明に供するタイミング波形図である。
【図１３】駆動トランジスタの断面構造を示す断面図であり、（Ａ）はウエル分離画素回路の場合の断面構造を、（Ｂ）はウエル分離画素回路で無い場合の断面構造をそれぞれ示している。
【図１４】バックゲート領域（Ｐウエル領域）に対してＮウエル領域を逆バイアス状態に保持し、画素同士を分離することについての説明図である。
【図１５】ドレイン領域及びソース領域の近傍に形成される寄生バイポーラトランジスタについての説明図である。
【図１６】任意の輝度で発光中の駆動トランジスタのドレイン近傍の電位関係を示す波形図である。
【図１７】実施例１に係る画素回路の構成例を示す回路図である。
【図１８】実施例１に係る画素回路の回路動作の説明に供するタイミング波形図である。
【図１９】実施例２に係る画素回路の構成例を示す回路図である。
【図２０】実施例２に係る画素回路の回路動作の説明に供するタイミング波形図である。
【図２１】実施例３に係る画素回路の構成例を示す回路図である。
【図２２】実施例３に係る画素回路の回路動作の説明に供するタイミング波形図である。
【図２３】本開示が適用されるテレビジョンセットの外観を示す斜視図である。
【図２４】本開示が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図２５】本開示が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図２６】本開示が適用されるビデオカメラの外観を示す斜視図である。
【図２７】本開示が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１３】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．本開示の前提となる表示装置
１−１．システム構成
１−２．基本的な回路動作
１−３．ＭＯＳプロセス
２．実施形態の説明
２−１．実施例１ 
２−２．実施例２ 
２−３．実施例３ 
３．適用例
４．電子機器
５．本開示の構成
【００１４】
＜１．本開示の前提となる表示装置＞
［１−１．システム構成］
図１は、本開示の前提となるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。
【００１５】
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）が用いられる。
【００１６】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を、画素（画素回路）の発光素子として用いるアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００１７】
図１に示すように、本開示の前提となる有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される駆動回路部とを有する構成となっている。駆動回路部は、書込み走査回路４０、電源供給走査回路５０及び信号出力回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。
【００１８】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素）は複数の副画素（サブピクセル）から構成され、この副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。
【００１９】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２０】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１1〜３１mと電源供給線３２1〜３２mとが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向）に沿って信号線３３1〜３３nが画素列毎に配線されている。
【００２１】
走査線３１1〜３１mは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２1〜３２mは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３1〜３３nは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００２２】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、図１に示すように、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００２３】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧書込みに際して、走査線３１（３１1〜３１m）に対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳ m）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００２４】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖccpと当該第１電源電位Ｖccpよりも低い第２電源電位Ｖiniとで切り替わることが可能な電源電位ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２（３２1〜３２m）に供給する。後述するように、電源電位ＤＳのＶccp／Ｖiniの切替えにより、画素２０の発光／非発光（消光）の制御が行なわれる。
【００２５】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電位（例えば、映像信号の黒レベルに相当する電位）であり、後述する閾値補正処理の際に用いられる。
【００２６】
信号出力回路６０から出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３３（３３1〜３３n）を介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００２７】
（画素回路）
図２は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１から成る。
【００２８】
図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（所謂、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００２９】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５を有する構成となっている。駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のトランジスタを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３０】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ソース／ドレイン電極）が電源供給線３２（３２1〜３２m）に接続されている。
【００３１】
書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３1〜３３n）に接続され、他方の電極（ソース／ドレイン電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１1〜３１m）に接続されている。
【００３２】
駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００３３】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００３４】
補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が共通電源供給線３４にそれぞれ接続されている。この補助容量２５は、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の等価容量が十分に大きい場合は省略可能である。
【００３５】
ここでは、補助容量２５の他方の電極を共通電源供給線３４に接続するとしているが、他方の電極の接続先としては、共通電源供給線３４に限られるものではなく、固定電位のノードであればよい。補助容量２５の他方の電極を固定電位のノードに接続することで、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。
【００３６】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される、輝度情報に応じた映像信号の信号電圧Ｖsigまたは基準電圧Ｖofsをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖsigまたは基準電圧Ｖofsは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００３７】
駆動トランジスタ２２は、電源供給線３２（３２1〜３２m）の電源電位ＤＳが第１電源電位Ｖccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００３８】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖccpから第２電源電位Ｖiniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光（消光）状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００３９】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００４０】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖccp，Ｖiniのうち、第１電源電位Ｖccpは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖiniは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖiniは、基準電圧Ｖofsよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofs−Ｖthよりも低い電位、好ましくは、Ｖofs−Ｖthよりも十分に低い電位に設定される。
【００４１】
［１−２．基本的な回路動作］
続いて、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミング波形図を基に図４及び図５の動作説明図を用いて説明する。尚、図４及び図５の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。
【００４２】
図３のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖsig／Ｖofs）、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化を示している。
【００４３】
（前表示フレームの発光期間）
図３のタイミング波形図において、時刻ｔ11以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖccpにあり、また、書込みトランジスタ２３が非導通状態にある。
【００４４】
このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図４（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。従って、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００４５】
（閾値補正準備期間）
時刻ｔ11になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図４（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖccpから、信号線３３の基準電圧Ｖofsに対してＶofs−Ｖthよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖiniに切り替わる。
【００４６】
ここで、有機ＥＬ素子２１の閾値電圧をＶthel、共通電源供給線３４の電位（カソード電位）をＶcathとする。このとき、低電位ＶiniをＶini＜Ｖthel＋Ｖcathとすると、駆動トランジスタ２２のソース電位Ｖsが低電位Ｖiniにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００４７】
次に、時刻ｔ12で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、、図４（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき信号出力回路６０から信号線３３に対して基準電圧Ｖofsが供給された状態にあるために、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsになる。また、駆動トランジスタ２２のソース電位Ｖsは、基準電圧Ｖofsよりも十分に低い電位、即ち、低電位Ｖiniにある。
【００４８】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶofs−Ｖiniとなる。ここで、Ｖofs−Ｖiniが駆動トランジスタ２２の閾値電圧Ｖthよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖofs−Ｖini＞Ｖthなる電位関係に設定する必要がある。
【００４９】
このように、駆動トランジスタ２２のゲート電位Ｖgを基準電圧Ｖofsに固定し、かつ、ソース電位Ｖsを低電位Ｖiniに固定して（確定させて）初期化する処理が、後述する閾値補正処理（閾値補正動作）を行う前の準備（閾値補正準備）の処理である。従って、基準電圧Ｖofs及び低電位Ｖiniが、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの各初期化電位となる。
【００５０】
（閾値補正期間）
次に、時刻ｔ13で、図４（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖiniから高電位Ｖccpに切り替わると、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖgから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖsが上昇を開始する。
【００５１】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖgの初期化電位Ｖofsを基準とし、当該初期化電位Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けてソース電位Ｖsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。
【００５２】
尚、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖcathを設定しておくこととする。
【００５３】
次に、時刻ｔ14で、走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。従って、駆動トランジスタ２２にドレイン−ソース間電流Ｉdsは流れない。
【００５４】
（信号書込み＆移動度補正期間）
次に、時刻ｔ15で、図５（Ｂ）に示すように、信号線３３の電位が基準電圧Ｖofsから映像信号の信号電圧Ｖsigに切り替わる。続いて、時刻ｔ16で、走査線３１の電位ＷＳが高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖsigをサンプリングして画素２０内に書き込む。
【００５５】
この書込みトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電位Ｖgが信号電圧Ｖsigになる。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
【００５６】
このとき、有機ＥＬ素子２１は、カットオフ状態（ハイインピーダンス状態）にある。従って、映像信号の信号電圧Ｖsigに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）は、有機ＥＬ素子２１の等価容量及び補助容量２５に流れ込む。これにより、有機ＥＬ素子２１の等価容量及び補助容量２５の充電が開始される。
【００５７】
有機ＥＬ素子２１の等価容量及び補助容量２５が充電されることにより、駆動トランジスタ２２のソース電位Ｖsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは当該駆動トランジスタ２２の移動度μに依存したものとなる。尚、駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【００５８】
ここで、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶsがＶofs−Ｖth＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶとなる。
【００５９】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖsig−Ｖofs＋Ｖth）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用する。換言すれば、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に対して負帰還がかけられたことになる。従って、ソース電位Ｖsの上昇分ΔＶは負帰還の帰還量となる。
【００６０】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。
【００６１】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【００６２】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶは、移動度補正処理の補正量とも言える。移動度補正の原理の詳細については後述する。
【００６３】
（発光期間）
次に、時刻ｔ17で、走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００６４】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖsの変動に連動してゲート電位Ｖgも変動する。すなわち、駆動トランジスタ２２のソース電位Ｖs、ゲート電位Ｖgは、保持容量２４に保持されているゲート−ソース間電圧Ｖgsを保持したまま上昇する。そして、駆動トランジスタ２２のソース電位Ｖsは、トランジスタの飽和電流Ｉdsに応じた有機ＥＬ素子２１の発光電圧Ｖoledまで上昇する。
【００６５】
このように、駆動トランジスタ２２のゲート電位Ｖgがソース電位Ｖsの変動に連動して変動する動作がブートストラップ動作である。換言すれば、ブートストラップ動作は、保持容量２４に保持されたゲート−ソース間電圧Ｖgs、即ち、保持容量２４の両端間電圧を保持したまま、ゲート電位Ｖg及びソース電位Ｖsが変動する動作である。このブートストラップ動作が行われるブートストラップ期間における駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの変化の様子を図６に示す。
【００６６】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電位が上昇する。そして、有機ＥＬ素子２１のアノード電位がＶthel＋Ｖcathを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。
【００６７】
有機ＥＬ素子２１の発光電流は、このときのゲート−ソース間電圧Ｖgsによって駆動トランジスタ２２の飽和電流Ｉdsにより規定される。このため、駆動トランジスタ２２は、各信号電圧Ｖsigにおける定電流源となる。図７に、有機ＥＬ素子２１の発光電流と駆動トランジスタ２２の飽和電流Ｉdsとの関係を示す。
【００６８】
また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電位Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電位Ｖsが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖgも連動して上昇する。
【００６９】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは、Ｖsig−Ｖofs＋Ｖth−ΔＶで一定に保持される。そして、時刻ｔ18で信号線３３の電位が映像信号の信号電圧Ｖsigから基準電圧Ｖofsに切り替わる。
【００７０】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖsigの書込み（信号書込み）、及び、移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻ｔ16−ｔ17の期間において並行して実行される。
【００７１】
〔分割閾値補正〕
尚、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。
【００７２】
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって１水平走査期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。従って、１水平走査期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。
【００７３】
〔閾値キャンセルの原理〕
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉdsが供給される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2           ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【００７４】
図８（Ａ）に、駆動トランジスタ２２のドレイン−ソース間電流Ｉds対ゲート−ソース間電圧Ｖgsの特性を示す。図８（Ａ）の特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきに対するキャンセル処理（補正処理）を行わないと、閾値電圧ＶthがＶth1のときに、ゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds1になる。
【００７５】
これに対して、閾値電圧ＶthがＶth2（Ｖth2＞Ｖth1）のとき、同じゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds2（Ｉds2＜Ｉds1）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖthが変動すると、ゲート−ソース間電圧Ｖgsが一定であってもドレイン−ソース間電流Ｉdsが変動する。
【００７６】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶである。従って、これを式（１）に代入すると、ドレイン−ソース間電流Ｉdsは、次式（２）で表される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖsig−Ｖofs−ΔＶ）2     ……（２）
【００７７】
すなわち、駆動トランジスタ２２の閾値電圧Ｖthの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉdsは、駆動トランジスタ２２の閾値電圧Ｖthに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化等により、駆動トランジスタ２２の閾値電圧Ｖthが画素毎に変動したとしても、ドレイン−ソース間電流Ｉdsが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００７８】
〔移動度補正の原理〕
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８（Ｂ）に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００７９】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に対して、例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖin（＝Ｖsig−Ｖofs）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉds1′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉds2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Ｉdsに画素間で大きな差が生じると、画面のユニフォーミティ（一様性）が損なわれる。
【００８０】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉdsが大きくなる。従って、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８（Ｂ）に示すように、移動度μの大きな画素Ａの帰還量ΔＶ1は、移動度の小さな画素Ｂの帰還量ΔＶ2に比べて大きい。
【００８１】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート−ソース間電圧Ｖgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。
【００８２】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ1の補正をかけると、ドレイン−ソース間電流ＩdsはＩds1′からＩds1まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ2は小さいために、ドレイン−ソース間電流ＩdsはＩds2′からＩds2までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉds1と画素Ｂのドレイン−ソース間電流Ｉds2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。
【００８３】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉdsの減少量が大きくなる。
【００８４】
従って、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉdsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）に応じた帰還量（補正量）ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに対して、即ち、保持容量２４に対して負帰還をかける処理が移動度補正処理となる。
【００８５】
［１−３．ＭＯＳプロセス］
ところで、以上説明した本開示の前提となる有機ＥＬ表示装置１０は、有機ＥＬ素子２１を駆動する回路を形成するのにＴＦＴプロセスを用いている。ここで、ＴＦＴプロセスは、基板に絶縁体（例えば、ガラス基板）を用い、ゲート電極、ソース／ドレイン／チャネルの各領域を含む半導体層、及び、ソース／ドレインの各電極を含む配線層等を全て薄膜形成だけで作製する製造技術である。そして、活性層となる半導体層として、非晶質半導体、例えばアモルファスシリコン（ａ−Ｓｉ）や、多結晶半導体、例えば低温ポリシリコン（p−Ｓｉ）を用いている。
【００８６】
これに対して、近年、有機ＥＬ表示装置に代表される平面型の表示装置の分野では、表示装置の様々な用途に対応すべく、非晶質半導体や多結晶半導体に限らず、より多様な半導体材料を用いて回路を形成する技術が望まれている。非晶質半導体や多結晶半導体以外の半導体材料としては、例えば、固体撮像装置の分野において広く使われている、単結晶シリコンが挙げられる。単結晶シリコンは、アモルファスシリコンや低温ポリシリコンに比べて結晶性に優れている。従って、単結晶シリコンを用いて表示装置を実現すると、より高精細化が可能になる。
【００８７】
単結晶シリコンを用いて回路を形成する製造技術は、ＭＯＳ(Metal Oxide Semiconductor)プロセス（あるいは、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)プロセス）と呼ばれている。このＭＯＳプロセスは、単結晶シリコンを基板として用い、当該基板上にソース／ドレイン領域となる拡散領域を形成する工程、ゲート絶縁膜を熱酸化により形成する工程、電極や配線を形成する工程を基本とする。
【００８８】
ここで、有機ＥＬ素子２１を駆動する回路、即ち、例えば閾値補正機能や移動度補正機能を有する図２の画素回路２０を、ＴＦＴプロセスではなく、ＭＯＳプロセスを用いて実現すると幾つか問題が生じる。これはＴＦＴプロセスで作製されるトランジスタは３端子（ソース／ゲート／ドレイン）であるのに対して、ＭＯＳプロセスで作製されるトランジスタは４端子（ソース／ゲート／ドレイン／バックゲート）であり、トランジスタ特性がバックゲート（基板）電位の影響を大きく受けるためである。因みに、バックゲートは、ベースとも呼称される。
【００８９】
図９に、ＭＯＳプロセスを単純に適用した画素回路を示す。図９において、（Ａ）はＭＯＳプロセスを適用した画素回路を、（Ｂ）はＴＦＴプロセスを用いたトランジスタの等価回路を、（Ｃ）はＭＯＳプロセスを用いたトランジスタの等価回路をそれぞれ示している。
【００９０】
図９（Ａ）中、図２と同等部位には同一符号を付して示している。また、ＴＦＴプロセスで作製されるトランジスタは、図９（Ｂ）に示すように、３端子（ソース／ゲート／ドレイン）であり、ＭＯＳプロセスで作製されるトランジスタは、図９（Ｃ）に示すように、４端子（ソース／ゲート／ドレイン／バックゲート）である。
【００９１】
図９（Ａ）において、有機ＥＬ素子２１を駆動する駆動トランジスタ２２と、信号電圧Ｖsigをサンプリングして書き込む書込みトランジスタ（サンプリングトランジスタ）２３が、ＭＯＳプロセスを用いたトランジスタ、即ち、ＭＯＳトランジスタとなる。ＭＯＳプロセスを用いたトランジスタは、通常、そのバックゲート（ベース）が一定電位（ＮＭＯＳでは０Ｖ、ＰＭＯＳでは電源電位）に固定される。
【００９２】
（基板効果）
駆動トランジスタ２２に着目すると、ブートストラップ動作から発光動作において、ソース電位Ｖsが有機ＥＬ素子２１の発光電圧Ｖoledまで上昇していく。すると、バックゲートが０Ｖに固定されている場合、バックゲート電位Ｖbに対するソース電位Ｖs（以下、「バックゲート電位に対するソース電位Ｖsb」と記述する）が上昇する。ＭＯＳトランジスタではこのバックゲート電位に対するソース電位Ｖsbが上昇すると、図１０（Ａ）に示すように、トランジスタ特性がエンハンスメント（トランジスタの閾値電圧Ｖthが＋側)にシフトするという基板効果が起こる。
【００９３】
そして、この基板効果によって駆動トランジスタ２２の特性が劣化し、図１０（Ｂ）において、所望の電流（本来の信号電圧Ｖsig1で得られる飽和電流)よりも低い電流となってしまう。前述したように、有機ＥＬ素子２１に流れる電流は駆動トランジスタ２２によって規定されている。そして、駆動トランジスタ２２が流せる電流は、信号書込み時のゲート−ソース間電圧Ｖgs、つまり、Ｖsig−Ｖs1で決まる。ここで、Ｖs1は、ブートストラップ動作の開始時の駆動トランジスタ２２のソース電位である（図６参照）。
【００９４】
結果として、所望の電流値を得るためには、基板効果を考慮して本来の信号電圧Ｖsig1よりも大きな信号電圧Ｖsig2を書き込む必要がある（図１０（Ｂ）参照）。信号電圧Ｖsigの上昇は、消費電力の上昇につながる。また、信号電圧Ｖsigの上昇に伴う耐圧確保のために、書込みトランジスタ２３のサイズを大きくする必要性も生じ、その結果、画素の微細化、ひいては、表示装置の高精細化が困難になるという点も懸念される。更に、この基板効果は焼き付きについても課題となる。ここで、焼き付きとは、画面上に固定的な輝度ムラとして現れる局所的な有機ＥＬ素子の輝度劣化のことを言う。
【００９５】
基板効果による焼き付きについて、有機ＥＬ素子２１の特性の劣化が無い画素を正常画素とし、劣化が有る画素を劣化画素として具体的に説明する。
【００９６】
任意の輝度を達成するために必要な有機ＥＬ素子２１の発光電圧Ｖoledを、正常画素／劣化画素でそれぞれＶoled1／Ｖoled2とすると、Ｖoled1≪Ｖoled2となる。そうすると、必然的に、劣化画素における駆動トランジスタ２２のソース電位Ｖsは正常画素と比較するとより上昇する。その結果、バックゲート電位に対するソース電位ＶsbがＶsb1（正常画素）≪Ｖsb2（劣化画素）となり、劣化画素がより大きな基板効果を受け、駆動トランジスタ２２の電流が低下するために焼き付きを加速させることとなる。
【００９７】
（ウエル分離画素回路）
これに対して、バックゲートを有する駆動トランジスタ２２において、少なくとも発光期間にバックゲート電位Ｖbとソース電位Ｖsとを同電位（Ｖb＝Ｖs）にすることで、基板効果を無くすことができる。このように、駆動トランジスタ２２のバックゲート電位Ｖbとソース電位Ｖsとを同電位にした回路をウエル分離画素回路と呼称する。このウエル分離画素回路において、駆動トランジスタ２２のバックゲート電位Ｖbとソース電位Ｖsとを同電位にするには、例えば、図１１に示すように、駆動トランジスタ２２のバックゲート（端子）とソース（電極／端子）とを電気的に接続するようにすれば良い。
【００９８】
駆動トランジスタ２２のバックゲート電位Ｖbとソース電位Ｖsとを同電位にすることで、図１２に示すように、常にＶsb（バックゲート電位Ｖbに対するソース電位Ｖs）＝０Ｖを実現できるため、基板効果を無くすことができる。図１２において、駆動トランジスタ２２のバックゲート電位Ｖbを破線で表している。また、理解を容易にするために、ソース電位Ｖsに対してバックゲート電位Ｖbを僅かにずらした状態で図示している。
【００９９】
発光中の画素は、当然のことながら、１画素、１画素輝度が異なる。従って、ウエル分離画素回路では、画素毎にバックゲートを分離する必要がある。図１３（Ａ）に、画素毎にバックゲートを分離するウエル分離画素回路における駆動トランジスタ２２の断面構造を示している。また、図１３（Ｂ）には、画素毎にバックゲートを分離しない画素回路における駆動トランジスタ２２の断面構造を示している。
【０１００】
駆動トランジスタ２２は、例えばＮチャネルＭＯＳトランジスタで構成されており、ソース／ドレイン領域２２１／２２２は共にＮ+拡散領域、バックゲート領域２２３はＰチャネルのウエル領域（以下、「Ｐウエル領域」と記述する）で作製される。ウエル分離画素回路では、画素毎にバックゲート領域２２３、即ち、Ｐウエル領域を分離するために基板２２５との間にＮチャネルのウエル領域（以下、「Ｎウエル領域」と記述する）を分離層２２４として介在させている。
【０１０１】
分離層２２４、即ち、Ｎウエル領域２２４には、発光時の各画素のバックゲート電位（Ｖb＝Ｖs＝Ｖoled）を分離するために一定電圧Ｖnwhを印加している。そして、Ｖb≪Ｖnwhの電位の関係を保つことで、バックゲート領域（Ｐウエル領域）２２３に対してＮウエル領域２２４を逆バイアス状態に保持している。これにより、隣接画素間にリーク電流が流れないようにし、画素同士を分離している
【０１０２】
ここで、バックゲート領域（Ｐウエル領域）２２３に対してＮウエル領域２２４を逆バイアス状態に保持し、画素同士を分離することについて、図１４を用いてより具体的に説明する。先ず、図１３（Ａ）において、画素１が発光状態、画素２が非発光状態とする。この状態において、Ｎウエル領域２２４に一定電圧Ｖnwhを印加しない場合、図１４（Ａ）に示すように、画素１と画素２との間に障壁が存在しないため、画素１から画素２にリーク電流が流れる。これに対して、Ｎウエル領域２２４に一定電圧Ｖnwhを印加した場合、図１４（Ｂ）に示すように、画素１と画素２との間に一定電圧Ｖnwhの印加によるポテンシャル障壁が存在するため、画素１から画素２にリーク電流が流れない。
【０１０３】
このように、バックゲート領域（即ち、Ｐウエル領域）２２３を分離するために、Ｎウエル領域２２４を分離層として介在させ、画素毎にバックゲート領域２２３を分離する構造をトリプルウエル構造と呼称する。
【０１０４】
ところで、トリプルウエル構造では、表示装置の高精細化を図るべく、画素の微細化を進めると、画素間のバックゲート（Ｐウエル）の間隔が狭くなり、寄生バイポーラトランジスタによる不要なデバイスが形成される。この寄生バイポーラトランジスタは、主に、駆動トランジスタ２２のドレイン領域及びソース領域の近傍に形成される。具体的には、図１５に示すように、ドレイン領域２２２であるＮ+拡散領域／バックゲート領域２２３であるＰウエル領域／分離層２２４であるＮウエル領域でＮＰＮの寄生バイポーラトランジスタ８０が形成される。
【０１０５】
このＮＰＮの寄生バイポーラトランジスタ８０において、エミッタ端子８１が駆動トランジスタ２２のドレイン電極に対応し、ベース端子８２が駆動トランジスタ２２のバックゲート領域２２３に対応し、コレクタ端子８３が分離層であるＮウエル領域２２４に対応している。この寄生バイポーラトランジスタ８０によって発生するリーク電流がウエル分離画素回路における問題点となる。
【０１０６】
図１６に、任意の輝度で発光中の駆動トランジスタ２２のドレイン近傍の電位関係を示す。同図から明らかなように、ドレイン（Ｎ+）電位＝Ｖccp（＞Ｖoled）、バックゲート（Ｐ-）電位＝Ｖoled［Ｖ］、分離層（Ｎ-）電位＝Ｖnwh（≧Ｖi）となっている。発光中は、寄生バイポーラトランジスタ８０は、遮断領域、即ち、Ｎ（エミッタ）＞Ｐ（ベース）＜Ｎ（コレクタ）の電位関係にあるためリーク電流は流れない。
【０１０７】
次に、消光動作時のドレイン近傍の電位関係について説明する。消光動作に入るとき、駆動トランジスタ２２のドレイン電位Ｖdはパルス状に遷移するため立ち下がりが高速である。一方、バックゲート電位Ｖbは、ドレイン電位Ｖdの後から追従する形で低下してくる。つまり、ドレイン電位Ｖdとバックゲート電位Ｖbでは立ち下がりに遅延が生じるのである。
【０１０８】
すると、駆動トランジスタ２２の各端子（電極）の電位関係が、ドレイン（Ｎ+）電位Ｖd＝０Ｖ、バックゲート（Ｐ-）電位Ｖb＝ソース電位Ｖs＝Ｖx（＞０）、分離層（Ｎ-）電位＝Ｖnwhとなり、ドレイン電位Ｖdがバックゲート電位Ｖbよりも低くなる期間が生じる。この期間は、寄生バイポーラトランジスタ８０のオン領域、即ち、Ｎ（エミッタ）＜Ｐ（ベース）＜Ｎ（コレクタ）の電位関係となる。
【０１０９】
従って、寄生バイポーラトランジスタ８０のコレクタ―エミッタ間に順電流が流れる。つまり、分離層（Ｎ-）からドレイン電極に向けて順方向電流が流れることになる。この消光時に発生する寄生バイポーラトランジスタ８０の順方向電流は、当該バイポーラトランジスタ８０が増幅作用を持っているためかなりの大電流（過電流）である。結果的に、消費電力の増大や、大電流が流れることによるデバイスの性能劣化と言った信頼性の問題が生じてしまう。
【０１１０】
＜２．実施形態の説明＞
本開示の実施形態では、ＭＯＳプロセスを用いた画素回路において、駆動トランジスタ２２のドレイン／ソース近傍に形成される寄生バイポーラトランジスタによって引き起こされるリーク電流を抑制する、特に、消光動作時に起こる過電流リークを抑制することを目的としている。
【０１１１】
かかる目的を達成するために、本開示の実施形態では、消光動作時において駆動トランジスタ２２のドレイン電位Ｖdが遷移するのと同時またはそれよりも前にバックゲート電位Ｖbを強制的に遷移させる。より具体的には、バックゲート電位Ｖbをドレイン電位Ｖdと同極性側に遷移させる。これにより、常にドレイン電位Ｖd≧バックゲート電位Ｖbという電位関係を保持する。
【０１１２】
ここで、バックゲート電位Ｖb及びドレイン電位Ｖdの遷移とは、駆動トランジスタ２２がＮチャネル型のＭＯＳトランジスタの場合は立ち下がりを言い、Ｐチャネル型のＭＯＳトランジスタの場合は立ち上がりを言う。
【０１１３】
このように、消光動作時において、ドレイン電位Ｖd≧バックゲート電位Ｖbという電位関係を保持することで、駆動トランジスタ２２のドレイン領域及びソース領域の近傍に形成される寄生バイポーラトランジスタが導通状態となる期間を無くすことができる。これにより、寄生バイポーラトランジスタによって引き起こされる、分離層（コレクタ）２２４からドレイン（エミッタ）に流れるリーク電流、特に、消光動作時に起こる過電流リークを抑制（低減）できるため、消費電力の上昇を抑えることができる。また、大電流が流れることによるデバイスの性能劣化を抑えることができるため、表示装置の信頼性を向上できる。
【０１１４】
以下に、駆動トランジスタ２２のドレイン電位Ｖdが遷移するのと同時またはそれよりも前にバックゲート電位Ｖbを強制的に遷移させるための画素回路２０の具体的な実施例について説明する
【０１１５】
［２−１．実施例１］
図１７は、実施例１に係る画素回路２０Aの構成例を示す回路図であり、図中、図９と同等部位には同一符号を付して示している。
【０１１６】
実施例１に係る画素回路２０Aは、図９（Ａ）の画素回路２０と同様に、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５を有する構成となっている。そして、駆動トランジスタ２２及び書込みトランジスタ２３は、ＭＯＳプロセスを用いたトランジスタ、即ち、ＭＯＳトランジスタである。
【０１１７】
すなわち、実施例１に係る画素回路２０Aにおいて、駆動トランジスタ２２及び書込みトランジスタ２３は、４端子（ソース／ゲート／ドレイン／バックゲート）である。そして、駆動トランジスタ２２は、例えば、バックゲート端子とソース（電極／端子）とが電気的に接続されることで、バックゲート電位Ｖbがソース電位Ｖsと同電位に設定されている。ここでは、バックゲートとソースとを電気的に接続する構成を採っているが、バックゲート電位Ｖbが少なくとも発光期間にソース電位Ｖsと同電位に設定されていれば良い。一方、書込みトランジスタ２３は、通常、ＭＯＳプロセスを用いたトランジスタのバックゲートが一定電位に固定されるのと同じように、バックゲートが接地レベル（０Ｖ）に固定されている。
【０１１８】
尚、実施例１に係る画素回路２０Aでは、駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のトランジスタを用いているが、これらトランジスタ２２，２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。すなわち、駆動トランジスタ２２及び書込みトランジスタ２３の少なくとも一方として、Ｐチャネル型のトランジスタを用いることができる。
【０１１９】
画素回路２０Aにおいて、補助容量２５は、映像信号の信号電圧Ｖsigを書き込む際の書込みゲインを決めたり、駆動トランジスタ２２のソース電位Ｖsを保持したりする作用を為す。従って、補助容量２５としては、有機ＥＬ素子２１の等価容量Ｃoled等に比べて大きな容量値のものが用いられる。すなわち、補助容量２５は、信号電圧Ｖsigを書き込んだり、駆動トランジスタ２２のソース電位Ｖsを保持したりするのに有用なものである。
【０１２０】
図２の画素回路２０及びそれに対応する図９（Ａ）の画素回路２０の場合、補助容量２５は、駆動トランジスタ２２のソース（電極／端子）に一端が接続され、有機ＥＬ素子２１のカソード電極と同じ共通電源供給線３４に他端が接続されていた。これに対して、実施例１に係る画素回路２０Aの場合、駆動トランジスタ２２のソースに一端が接続され、電源端子２６に他端が接続されている。
【０１２１】
電源端子２６には、外部の電源供給部（図示せず）から制御電位Ｓ1が供給される。制御電位Ｓ1は、有機ＥＬ素子２１が発光動作から消光動作に移行するタイミングで第１電位Ｖ1から第２電位Ｖ2にパルス状に瞬時に遷移する。ここで、制御電位Ｓ1の第２電位Ｖ2は、消光動作時の駆動トランジスタ２２のドレイン電位Ｖd、即ち、電源電位ＤＳの第２電源電位Ｖini（＝０Ｖ）以下の電位、例えば０Ｖに設定されている。一方、制御電位Ｓ1の第１電位Ｖ1は、第２電位Ｖ2よりも十分の高い電位に設定されている。
【０１２２】
電源端子２６に制御電位Ｓ1を供給する外部の電源供給部は、駆動トランジスタ２２のドレイン電位Ｖdが遷移するのと同時またはそれよりも前にバックゲート電位Ｖbを遷移させる制御部としての機能を持つ。ここで、駆動トランジスタ２２のドレイン電位Ｖdは電源電位ＤＳである。より具体的には、当該ドレイン電位Ｖdは、有機ＥＬ素子２１の発光時は電源電位ＤＳの第１電源電位Ｖccpであり、有機ＥＬ素子２１の消光時は電源電位ＤＳの第２電源電位Ｖiniである。
【０１２３】
続いて、上記構成の実施例１に係る画素回路２０Aにおいて、有機ＥＬ素子２１が発光動作から消光動作に移行するときの回路動作について、図１８のタイミング波形図を用いて説明する。
【０１２４】
有機ＥＬ素子２１が発光動作から消光動作に移行するタイミング（図２の時刻ｔ11に相当）において、電源電位ＤＳが第１電源電位Ｖccpから第２電源電位Ｖiniに切り替わることで、駆動トランジスタ２２のドレイン電位Ｖdが立ち下がる（遷移する）。このとき、制御部である外部の電源供給部は、ドレイン電位Ｖdの遷移に同期して、例えば、ドレイン電位Ｖdが遷移するのと同時に制御電位Ｓ1を第１電位Ｖ1から第２電位Ｖ2にパルス状に立ち下げる。
【０１２５】
ここで、制御電位Ｓ1が印加される電源端子２６と駆動トランジスタ２２のソース電極との間に補助容量２５が介在している。従って、制御電位Ｓ1がパルス状に立ち下がることで、補助容量２５による容量カップリングによって駆動トランジスタ２２のソース電極に負電位が飛び込む。この容量カップリングによる負電位の飛び込みにより、駆動トランジスタ２２のソース電位Ｖs、即ち、バックゲート電位Ｖbが十分に低下し、ドレイン電位Ｖd以下になる。
【０１２６】
そして、有機ＥＬ素子２１の消光動作時において、ドレイン電位Ｖd≧バックゲート電位Ｖbという電位関係を保持することで、駆動トランジスタ２２のドレイン領域及びソース領域の近傍に形成される寄生バイポーラトランジスタが導通状態となる期間を無くすことができる。これにより、寄生バイポーラトランジスタによって引き起こされるリーク電流、特に、消光動作時に起こる過電流リークを抑制できるため、消費電力の上昇を抑えることができる。また、大電流が流れることによるデバイスの性能劣化を抑えることができるため、表示装置の信頼性を向上できる。
【０１２７】
また、実施例１に係る回路構成によれば、駆動トランジスタ２２のソース電位Ｖsを下げるための容量カップリングに、既存の補助容量２５を使用しているために、画素回路２０Aの素子数を増やす必要が無い。従って、画素回路２０Aの素子数を増やすことなく、所期の目的、即ち、寄生バイポーラトランジスタによって引き起こされるリーク電流を抑制するという目的を達成することができる。
【０１２８】
［２−２．実施例２］
図１９は、実施例２に係る画素回路２０Bの構成例を示す回路図であり、図中、図９と同等部位には同一符号を付して示している。
【０１２９】
実施例１に係る画素回路２０Aでは、補助容量２５の他端を電源端子２６に接続し、当該電源端子２６に外部の電源供給部から制御電位Ｓ1を供給する構成を採っている。これに対して、実施例２に係る画素回路２０Bでは、補助容量２５の他端を自段の電源供給線３２に接続し、当該電源供給線３２の電源電位ＤＳを補助容量２５の他端に端子電位Ｖsubとして供給する構成を採っている。
【０１３０】
電源供給線３２には電源電位ＤＳとして、電源供給部である図１の電源供給走査回路５０から第１電源電位Ｖccpと第２電源電位Ｖiniとが選択的に供給される。従って、電源供給線３２に電源電位ＤＳを供給する電源供給走査回路５０は、駆動トランジスタ２２のドレイン電位Ｖdが遷移するのと同時またはそれよりも前にバックゲート電位Ｖbを遷移させる制御部としての機能を持つ。
【０１３１】
続いて、上記構成の実施例２に係る画素回路２０Bにおいて、有機ＥＬ素子２１が発光動作から消光動作に移行するときの回路動作について、図２０のタイミング波形図を用いて説明する。
【０１３２】
有機ＥＬ素子２１が発光動作から消光動作に移行するタイミング（図２の時刻ｔ11に相当）において、図１の電源供給走査回路５０は、電源電位ＤＳを第１電源電位Ｖccpから第２電源電位Ｖiniに切り替える。これにより、駆動トランジスタ２２のドレイン電位Ｖdが立ち下がる（遷移する）。また、電源電位ＤＳの切り替えにより、補助容量２５の他端の端子電位Ｖsubも、第１電源電位Ｖccpから第２電源電位Ｖiniにパルス状に立ち下がる。
【０１３３】
補助容量２５の端子電位Ｖsubがパルス状に立ち下がることにより、当該補助容量２５による容量カップリングによって駆動トランジスタ２２のソース電極に負電位が飛び込む。この容量カップリングによる負電位の飛び込みにより、駆動トランジスタ２２のソース電位Ｖs、即ち、バックゲート電位Ｖbが十分に低下し、ドレイン電位Ｖd以下になる。
【０１３４】
そして、有機ＥＬ素子２１の消光動作時において、ドレイン電位Ｖd≧バックゲート電位Ｖbという電位関係を保持することで、駆動トランジスタ２２のドレイン領域及びソース領域の近傍に形成される寄生バイポーラトランジスタが導通状態となる期間を無くすことができる。これにより、寄生バイポーラトランジスタによって引き起こされるリーク電流、特に、消光動作時に起こる過電流リークを抑制できるため、消費電力の上昇を抑えることができる。また、大電流が流れることによるデバイスの性能劣化を抑えることができるため、表示装置の信頼性を向上できる。
【０１３５】
また、実施例２の回路構成によれば、実施例１の場合のように、制御電位Ｓ1を供給するための電源供給部を外部に用意する必要が無いため、実施例１に比べてシステム全体の構成の簡略化を図ることができる利点がある。
【０１３６】
［２−３．実施例３］
図２１は、実施例３に係る画素回路２０Cの構成例を示す回路図であり、図中、図９と同等部位には同一符号を付して示している。
【０１３７】
実施例１に係る画素回路２０A及び実施例２に係る画素回路２０Bでは、駆動トランジスタ２２のソース電位Ｖs、即ち、バックゲート電位Ｖbを下げるのに、既存の補助容量２５による容量カップリングを使用する構成を採っていた。これに対して、実施例３に係る画素回路２０Cでは、駆動トランジスタ２２のソース電極と所定電位のノード、例えば接地レベル（０Ｖ）のノードとの間に消光用のスイッチ素子、例えばトランジスタ２７を接続し、当該消光用トランジスタ２７を選択的に導通状態にする構成を採っている。
【０１３８】
消光用トランジスタ２７は、外部のタイミング制御部（図示せず）から供給さる制御電圧（制御パルス）ＥＳによって導通／非導通の制御が行われる。この消光用トランジスタ２７及び外部のタイミング制御部は、駆動トランジスタ２２のドレイン電位Ｖdが遷移するのと同時またはそれよりも前にバックゲート電位Ｖbを遷移させる制御部としての機能を持つ。
【０１３９】
続いて、上記構成の実施例３に係る画素回路２０Cにおいて、有機ＥＬ素子２１が発光動作から消光動作に移行するときの回路動作について、図２２のタイミング波形図を用いて説明する。
【０１４０】
有機ＥＬ素子２１の消光動作時において、電源電位ＤＳが第１電源電位Ｖccpから第２電源電位Ｖiniに切り替わるタイミング（図２の時刻ｔ11に相当）に対して、例えばそれよりも前にタイミング制御部から供給される制御電圧ＥＳに応答して消光用トランジスタ２７が導通状態になる。
【０１４１】
消光用トランジスタ２７が導通状態になると直ちに、駆動トランジスタ２２のソース電位Ｖsが消光用トランジスタ２７を通して放電され、接地レベル（０Ｖ）に低下する。そして、駆動トランジスタ２２のソース電位Ｖsが０Ｖに低下した後、電源電位ＤＳが第１電源電位Ｖccpから第２電源電位Ｖiniに切り替わることで、ソース電位Ｖs（＝バックゲート電位Ｖb）≒ドレイン電位Ｖdになる。
【０１４２】
そして、有機ＥＬ素子２１の消光動作時において、ドレイン電位Ｖd≒バックゲート電位Ｖbという電位関係を保持することで、駆動トランジスタ２２のドレイン領域及びソース領域の近傍に形成される寄生バイポーラトランジスタが導通状態となる期間を無くすことができる。これにより、寄生バイポーラトランジスタによって引き起こされるリーク電流、特に、消光動作時に起こる過電流リークを抑制できるため、消費電力の上昇を抑えることができる。また、大電流が流れることによるデバイスの性能劣化を抑えることができるため、表示装置の信頼性を向上できる。
【０１４３】
尚、実施例３の回路構成の場合、消光用トランジスタ２７を追加する分だけ素子数が増えるものの、バックゲート電位Ｖbを下げるのに、補助容量２５による容量カップリングを使用していないため、補助容量２５を用いない回路構成の画素回路に対しても適用できる利点がある。
【０１４４】
＜３．適用例＞
上記実施形態では、画素トランジスタとして、駆動トランジスタ２２及び書込みトランジスタ２３の２つのトランジスタを有する画素回路に適用した場合を例に挙げて説明したが、本開示は当該画素回路への適用に限られるものではない。具体的には、駆動トランジスタ２２に対して直列に接続され、有機ＥＬ素子２１の発光／非発光の制御を行うトランジスタを有する画素回路や、駆動トランジスタ２２のゲートに基準電圧Ｖofsを選択的に与えるトランジスタを有する画素回路等、ＭＯＳプロセスを用いる画素回路全般に対して適用可能である。
【０１４５】
また、上記実施形態では、画素回路が閾値補正機能及び移動度補正機能の両機能を有する場合を前提として説明したが、本開示の技術は、両機能を持たない画素回路や、閾値補正機能のみを持つ画素回路や、移動度補正機能のみを持つ画素回路に対しても同様に適用可能である。
【０１４６】
更に、上記実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本開示はこの適用例に限られるものではない。具体的には、本開示は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１４７】
＜４．電子機器＞
以上説明した本開示による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）に適用できる。一例として、図２３〜図２７に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示部に適用することが可能である。
【０１４８】
先述した実施形態の説明から明らかなように、本開示による表示装置によれば、非晶質半導体や多結晶半導体以外の半導体材料、例えば単結晶シリコンを用いて回路を形成できるため、より高精細化が可能になる。更に、ＭＯＳプロセスを用いる固体撮像装置と組み合わせての構成も可能になる。従って、あらゆる分野の電子機器の表示部として本開示による表示装置を用いることで、表示画像の高精細化や、新たなアプリケーションの実現に寄与できる。
【０１４９】
本開示による表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１５０】
以下に、本開示が適用される電子機器の具体例について説明する。
【０１５１】
図２３は、本開示が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本開示による表示装置を用いることにより作製される。
【０１５２】
図２４は、本開示が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本開示による表示装置を用いることにより作製される。
【０１５３】
図２５は、本開示が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本開示による表示装置を用いることにより作製される。
【０１５４】
図２６は、本開示が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本開示による表示装置を用いることにより作製される。
【０１５５】
図２７は、本開示が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本開示による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。
【０１５６】
＜５．本開示の構成＞
尚、本開示は以下のような構成を採ることができる。
（１）バックゲートを有し、当該バックゲートの電位が少なくとも発光期間にソース電位と同電位に設定された、電気光学素子を駆動する駆動トランジスタと、
前記駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させる制御部と
を備える表示装置。
（２）前記駆動トランジスタは、ＭＯＳトランジスタである
前記（１）に記載の表示装置。
（３）前記駆動トランジスタは、Ｎチャネル型のＭＯＳトランジスタである
前記（２）に記載の表示装置。
（４）前記制御部は、バックゲートの電位をドレイン電位と同極性側に遷移させる
前記（１）から前記（３）のいずれかに記載の表示装置。
（５）前記制御部は、前記駆動トランジスタのバックゲートの電位をドレイン電位以下に遷移させる
前記（４）に記載の表示装置。
（６）前記駆動トランジスタを含む画素回路は、前記駆動トランジスタのゲートとソースとの間に接続された保持容量を有し、
前記保持容量の両端間電圧を保持したままゲート電位及びソース電位が変動するブートストラップ動作を行う
前記（１）から前記（５）のいずれかに記載の表示装置。
（７）前記画素回路は、前記駆動トランジスタのソースに一端が接続された補助容量を有し、
前記駆動トランジスタは、バックゲートとソースとが電気的に接続されており、
前記制御部は、前記補助容量の他端の電位を制御し、当該補助容量による容量カップリングによってバックゲートの電位を遷移させる
前記（６）に記載の表示装置。
（８）前記制御部は、外部の電源供給部から前記補助容量の他端に供給する電位をパルス状に遷移させる
前記（７）に記載の表示装置。
（９）前記電気光学素子を発光駆動するための第１電源電位と、前記電気光学素子に対して逆バイアスを掛けるための第２電源電位とを選択的に前記駆動トランジスタに対してドレイン電位として供給する電源供給部を有し、
前記制御部は前記電源供給部であり、前記補助容量の他端に対して前記第１電源電位と前記第２電源電位とを選択的に供給する
前記（７）に記載の表示装置。
（１０）
前記制御部は、前記駆動トランジスタのソースと所定電位のノードとの間に接続されたスイッチ素子を有し、当該スイッチ素子をオンさせることによってバックゲートの電位を遷移させる
前記（６）に記載の表示装置。
（１１）バックゲートを有し、当該バックゲートの電位が少なくとも発光期間にソース電位と同電位に設定された、電気光学素子を駆動する駆動トランジスタを備える表示装置の駆動に当たって、
前記駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させる
表示装置の駆動方法。
（１２）バックゲートを有し、当該バックゲートの電位が少なくとも発光期間にソース電位と同電位に設定された、電気光学素子を駆動する駆動トランジスタと、
前記駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させる制御部と
を備える表示装置を有する電子機器。
【符号の説明】
【０１５７】
１０…有機ＥＬ表示装置、２０，２０A，２０B，２０C…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、２５…補助容量、２６…電源端子、２７…消光用トランジスタ、３０…画素アレイ部、３１（３１1〜３１m）…走査線、３２（３２1〜３２m）…電源供給線、３３（３３1〜３３n）…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル
【図１】
2012242772.tif 000003
【図２】
2012242772.tif 000004
【図３】
2012242772.tif 000005
【図４】
2012242772.tif 000006
【図５】
2012242772.tif 000007
【図６】
2012242772.tif 000008
【図７】
2012242772.tif 000009
【図８】
2012242772.tif 000010
【図９】
2012242772.tif 000011
【図１０】
2012242772.tif 000012
【図１１】
2012242772.tif 000013
【図１２】
2012242772.tif 000014
【図１３】
2012242772.tif 000015
【図１４】
2012242772.tif 000016
【図１５】
2012242772.tif 000017
【図１６】
2012242772.tif 000018
【図１７】
2012242772.tif 000019
【図１８】
2012242772.tif 000020
【図１９】
2012242772.tif 000021
【図２０】
2012242772.tif 000022
【図２１】
2012242772.tif 000023
【図２２】
2012242772.tif 000024
【図２３】
2012242772.tif 000025
【図２４】
2012242772.tif 000026
【図２５】
2012242772.tif 000027
【図２６】
2012242772.tif 000028
【図２７】
2012242772.tif 000029