(57)【要約】【課題】ワイヤレス接続により、薄型パッケージ化の容易な半導体レーザを提供する。【解決手段】基板１０上に順次配置された第１導電型クラッド層１４・活性層１６・第２導電型クラッド層１８・表面電極層２０と、基板１０の裏面に配置された裏面電極層２２と、基板１０・第１導電型クラッド層１４・活性層１６・第２導電型クラッド層１８の第１劈開面４２ａに沿って形成され、第１劈開面４２ａおよび表面電極層２０の表面上および裏面電極層２２の表面上に延在して配置された第１絶縁層２４ａと、第１劈開面４２ａに対向する第２劈開面４２ｂに沿って形成され、第２劈開面４２ｂおよび表面電極層２０の表面上および裏面電極層２２の表面上に延在して配置された第２絶縁層２４ｂと、第１絶縁層２４ａ上および表面電極層２０上の一部に配置された第１電極層２６Ａとを備える。【選択図】図１
2012089800.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置された第１導電型クラッド層と、
前記第１導電型クラッド層上に配置された活性層と、
前記活性層上に配置された第２導電型クラッド層と、
前記第２導電型クラッド層上に配置された表面電極層と、
前記基板の裏面に配置された裏面電極層と、
前記基板、前記第１導電型クラッド層、前記活性層、前記第２導電型クラッド層の第１劈開面に沿って形成され、前記第１劈開面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第１絶縁層と、
前記第１劈開面に対向する第２劈開面に沿って形成され、前記第２劈開面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第２絶縁層と、
前記第１絶縁層上および前記表面電極層上の一部に配置された第１電極層と
を備えることを特徴とする半導体レーザ。
【請求項２】
前記表面電極層は、レーザストライプを備え、
前記活性層より前記第２絶縁層を介して前記レーザストライプに沿って、レーザ光を出射することを特徴とする請求項１に記載の半導体レーザ。
【請求項３】
前記表面電極層に接続された前記第１電極層はアノードであり、前記裏面電極層は、カソードであることを特徴とする請求項１に記載の半導体レーザ。
【請求項４】
半導体実装基板と、
前記半導体実装基板上に配置されたアノード電極パターンと、
前記半導体実装基板上に絶縁層を介して配置されたカソード電極パターンと
を備え、前記半導体実装基板上において、前記第１電極層は、前記アノード電極パターン上に載置されて接続され、前記裏面電極は、前記カソード電極パターン上に載置されて接続されたことを特徴とする請求項３に記載の半導体レーザ。
【請求項５】
絶縁実装基板と、
前記絶縁実装基板上に配置されたアノード電極パターンと、
前記絶縁実装基板上に配置されたカソード電極パターンと
を備え、前記絶縁実装基板上において、前記第１電極層は、前記アノード電極パターン上に載置されて接続され、前記裏面電極は、前記カソード電極パターン上に載置されて接続されたことを特徴とする請求項３に記載の半導体レーザ。
【請求項６】
前記半導体実装基板は、シリコン基板であることを特徴とする請求項４に記載の半導体レーザ。
【請求項７】
前記絶縁実装基板は、窒化アルミニウム基板若しくはアルミナ基板であることを特徴とする請求項５に記載の半導体レーザ。
【請求項８】
前記第１絶縁層、前記第２絶縁層の一方若しくは両方は、分布ブラック反射層を備えることを特徴とする請求項１に記載の半導体レーザ。
【請求項９】
前記活性層より、前記第１絶縁層および前記第１電極層を介して出射されるモニター光を検出するモニター光検出用フォトダイオードを備えることを特徴とする請求項８に記載の半導体レーザ。
【請求項１０】
前記アノード電極パターンと前記第１電極層、および前記カソード電極パターンと前記カソード電極は半田付けされたことを特徴とする請求項４または５に記載の半導体レーザ。
【請求項１１】
基板と、
前記基板上に配置された第１導電型クラッド層と、
前記第１導電型クラッド層上に配置された活性層と、
前記活性層上に配置された第２導電型クラッド層と、
前記第２導電型クラッド層上に配置された表面電極層と、
前記基板の裏面に配置された裏面電極層と、
前記基板、前記第１導電型クラッド層、前記活性層、前記第２導電型クラッド層の第１側面に沿って形成され、前記第１側面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第１絶縁層と、
前記第１絶縁層上および前記表面電極層上の一部に配置された第１電極層と
を備えることを特徴とする半導体レーザ。
【請求項１２】
前記表面電極層は、面発光領域を備え、
前記活性層より前記第２導電型クラッド層を介して前記面発光領域にそって、レーザ光を出射することを特徴とする請求項１１に記載の半導体レーザ。
【請求項１３】
前記第１電極層は、薄膜金属層若しくは透明電極層を備えることを特徴とする請求項１１に記載の半導体レーザ。
【請求項１４】
基板上に第１導電型クラッド層を形成する工程と、
前記第１導電型クラッド層上に活性層を形成する工程と、
前記活性層上に第２導電型クラッド層を形成する工程と、
前記第２導電型クラッド層上に、表面電極層を形成する工程と、
前記基板の裏面に裏面電極層を形成する工程と、
前記基板、前記第１導電型クラッド層、前記活性層、前記第２導電型クラッド層の第１劈開面に沿って、前記第１劈開面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第１絶縁層を形成する工程と、
前記第１劈開面に対向する第２劈開面に沿って、前記第２劈開面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第２絶縁層を形成する工程と、
前記第１絶縁層上および前記表面電極層上の一部に第１電極層を形成する工程と
を有することを特徴とする半導体レーザの製造方法。
【請求項１５】
基板上に第１導電型クラッド層を形成する工程と、
前記第１導電型クラッド層上に活性層を形成する工程と、
前記活性層上に第２導電型クラッド層を形成する工程と、
前記第２導電型クラッド層上に、表面電極層を形成する工程と、
前記基板の裏面に裏面電極層を形成する工程と、
前記基板、前記第１導電型クラッド層、前記活性層、前記第２導電型クラッド層の第１側面に沿って、前記第１側面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第１絶縁層を形成する工程と、
前記第１絶縁層上および前記表面電極層上の一部に第１電極層を形成する工程と
を有することを特徴とする半導体レーザの製造方法。
【請求項１６】
半導体実装基板上にアノード電極パターンを形成する工程と、
前記半導体実装基板上に絶縁層を形成する工程と、
前記絶縁層上にカソード電極パターンを形成する工程と、
前記半導体実装基板上において、前記第１電極層を、前記アノード電極パターン上に載置し、前記裏面電極層を、前記カソード電極パターン上に載置する工程と
を有することを特徴とする請求項１４または１５に記載の半導体レーザの製造方法。
【請求項１７】
絶縁実装基板上にアノード電極パターンを形成する工程と、
前記絶縁実装基板上にカソード電極パターンを形成する工程と、
前記絶縁実装基板上において、前記第１電極層を、前記アノード電極パターン上に載置し、前記裏面電極層を、前記カソード電極パターン上に載置する工程と
を有することを特徴とする請求項１４または１５に記載の半導体レーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザおよびその製造方法に関し、特に、ワイヤレス接続により、薄型パッケージ化が容易な半導体レーザおよびその製造方法に関する。
【背景技術】
【０００２】
従来の発光ダイオード（ＬＥＤ：Light Emitting Diode）や半導体レーザ（ＬＤ:Laser Diode）は、その構造上、基板上にエピタキシャル成長を行い、エピタキシャル成長層上に電極を形成している。
【０００３】
素子の組み立て時には、エピタキシャル成長層上に配置された電極に対してワイヤボンディングを実施する必要があり、このため薄型パッケージを実現する上で、妨げとなっている（例えば、特許文献１および特許文献２参照。）。
【０００４】
従来例に係るＬＤの実装マウント状態を説明する模式的鳥瞰構造は、図２１に示すように表される。従来例に係るＬＤの実装マウント構造は、図２１に示すように、レーザチップ４０１をジャンクションアップ（ＧａＮ系半導体基板の裏面側がヒートシンク４０７側）でサブマウント４０２に設置し、そのサブマウント４０２をステムのヒートシンク４０７上に設置して、ｐ側電極をワイヤボンディングし、完成品とする。金（Ａｕ）ワイヤ４０５によって、通電用ピン４０３とｐ側電極を接続し、Ａｕワイヤ４０６によって、通電用ピン４０４とｎ側電極を接続している。
【０００５】
従来のＬＤは、その構造上、素子の組み立て時には、ワイヤボンディングを実施する必要があり、薄型パッケージ化が難しい。また、面発光型ＬＤの場合には、このため、素子上部からの光の取り出し効率が悪い。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】実開平５−４５２９号公報
【特許文献２】特開２０００−７７７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ワイヤレス接続により、薄型パッケージ化の容易な半導体レーザおよびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、基板と、前記基板上に配置された第１導電型クラッド層と、前記第１導電型クラッド層上に配置された活性層と、前記活性層上に配置された第２導電型クラッド層と、前記第２導電型クラッド層上に配置された表面電極層と、前記基板の裏面に配置された裏面電極層と、前記基板、前記第１導電型クラッド層、前記活性層、前記第２導電型クラッド層の第１劈開面に沿って形成され、前記第１劈開面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第１絶縁層と、前記第１劈開面に対向する第２劈開面に沿って形成され、前記第２劈開面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第２絶縁層と、前記第１絶縁層上および前記表面電極層上の一部に配置された第１電極層とを備える半導体レーザが提供される。
【０００９】
本発明の他の態様によれば、基板と、前記基板上に配置された第１導電型クラッド層と、前記第１導電型クラッド層上に配置された活性層と、前記活性層上に配置された第２導電型クラッド層と、前記第２導電型クラッド層上に配置された表面電極層と、前記基板の裏面に配置された裏面電極層と、前記基板、前記第１導電型クラッド層、前記活性層、前記第２導電型クラッド層の第１側面に沿って形成され、前記第１側面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第１絶縁層と、前記第１絶縁層上および前記表面電極層上の一部に配置された第１電極層とを備える半導体レーザが提供される。
【００１０】
本発明の他の態様によれば、基板上に第１導電型クラッド層を形成する工程と、前記第１導電型クラッド層上に活性層を形成する工程と、前記活性層上に第２導電型クラッド層を形成する工程と、前記第２導電型クラッド層上に、表面電極層を形成する工程と、前記基板の裏面に裏面電極層を形成する工程と、前記基板、前記第１導電型クラッド層、前記活性層、前記第２導電型クラッド層の第１劈開面に沿って、前記第１劈開面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第１絶縁層を形成する工程と、前記第１劈開面に対向する第２劈開面に沿って、前記第２劈開面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第２絶縁層を形成する工程と、前記第１絶縁層上および前記表面電極層上の一部に第１電極層を形成する工程とを有する半導体レーザの製造方法が提供される。
【００１１】
本発明の他の態様によれば、基板上に第１導電型クラッド層を形成する工程と、前記第１導電型クラッド層上に活性層を形成する工程と、前記活性層上に第２導電型クラッド層を形成する工程と、前記第２導電型クラッド層上に、表面電極層を形成する工程と、前記基板の裏面に裏面電極層を形成する工程と、前記基板、前記第１導電型クラッド層、前記活性層、前記第２導電型クラッド層の第１側面に沿って、前記第１側面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第１絶縁層を形成する工程と、前記第１絶縁層上および前記表面電極層上の一部に第１電極層を形成する工程とを有する半導体レーザの製造方法が提供される。
【発明の効果】
【００１２】
本発明によれば、ワイヤレス接続により、薄型パッケージ化の容易な半導体レーザおよびその製造方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施の形態に係る半導体レーザの模式的鳥瞰図。
【図２】本発明の第１の実施の形態に係る半導体レーザを半導体実装基板上に搭載する様子を示す模式的鳥瞰図。
【図３】本発明の第１の実施の形態に係る半導体レーザを半導体実装基板上に搭載した模式的断面構造図。
【図４】本発明の第１の実施の形態に係る半導体レーザの半導体実装基板上の電極パターンの模式的平面パターン構成図。
【図５】本発明の第１の実施の形態に係る半導体レーザを絶縁実装基板上に搭載する様子を示す模式的鳥瞰図。
【図６】本発明の第１の実施の形態に係る半導体レーザを絶縁実装基板上に搭載した模式的断面構造図。
【図７】本発明の第１の実施の形態に係る半導体レーザの絶縁実装基板上の電極パターンの模式的平面パターン構成図。
【図８】本発明の第１の実施の形態に係る半導体レーザの製造方法において、（ａ）ウェハプロセスの一工程を示す模式的断面構造図（その１）、（ｂ）ウェハプロセスの一工程を示す模式的断面構造図（その２）、（ｃ）ウェハプロセスの一工程を示す模式的断面構造図（その３）、（ｄ）ウェハプロセスの一工程を示す模式的断面構造図（その４）。
【図９】本発明の第１の実施の形態に係る半導体レーザの製造方法において、（ａ）ＬＤウェハを分割する様子を示す模式的鳥瞰図、（ｂ）ＬＤウェハを分割して形成された複数のＬＤバーの模式的鳥瞰図。
【図１０】本発明の第１の実施の形態に係る半導体レーザの製造方法において、ＬＤバーとシリコンバーを積層し、ＬＤバー固定装置に挿入する一工程を示す模式的鳥瞰図。
【図１１】本発明の第１の実施の形態に係る半導体レーザの製造方法において、ＬＤバーとシリコンバーを積層する一工程を示す模式的断面構造図。
【図１２】本発明の第１の実施の形態に係る半導体レーザの製造方法に使用するシリコンバーの模式的鳥瞰図。
【図１３】本発明の第１の実施の形態に係る半導体レーザの製造方法において、積層化されたＬＤバーの側壁、表面電極層の一部および裏面電極層の一部に絶縁層を形成する工程を示す模式的断面構造図。
【図１４】本発明の第１の実施の形態に係る半導体レーザの製造方法において、図１３の工程後、ＬＤバーと反転されたシリコンバーを積層する一工程を示す模式的断面構造図。
【図１５】本発明の第１の実施の形態に係る半導体レーザの製造方法において、積層化されたＬＤバーの絶縁層上および表面電極層の一部に電極層を形成する工程を示す模式的断面構造図。
【図１６】本発明の第１の実施の形態に係る半導体レーザに適用するＧａＡｓ系ストライプ型ＬＤの模式的鳥瞰図。
【図１７】本発明の第１の実施の形態に係る半導体レーザに適用するＧａＮ系ストライプ型ＬＤの模式的鳥瞰図。
【図１８】本発明の第１の実施の形態に係る半導体レーザに適用する別のＧａＮ系ストライプ型ＬＤの模式的鳥瞰図。
【図１９】本発明の第２の実施の形態に係る半導体レーザの模式的鳥瞰図。
【図２０】本発明の第２の実施の形態に係る半導体レーザに適用するＧａＡｓ系面発光型ＬＤの模式的鳥瞰図。
【図２１】従来例に係るＬＤの実装マウント状態を説明する模式的鳥瞰図。
【発明を実施するための形態】
【００１４】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１５】
又、以下に示す第１〜第２の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１６】
[第１の実施の形態]
本発明の第１の実施の形態に係る半導体レーザ１の模式的鳥瞰構成は、図１に示すように表される。また、第１の実施の形態に係る半導体レーザ１を半導体実装基板３２Ｓ上に搭載する様子を示す模式的鳥瞰構成は、図２に示すように表される。また、実際に、半導体実装基板３２Ｓ上に搭載した模式的断面構造は、図３に示すように表される。また、半導体実装基板３２Ｓ上の電極パターンの模式的平面パターン構成は、図４に示すように表される。図４の電極パターンの上に、第１の実施の形態に係る半導体レーザ１を搭載した、Ｉ−Ｉ線に沿う模式的断面構造が、図３に対応する。
【００１７】
第１の実施の形態に係る半導体レーザ１は、図１に示すように、基板１０と、基板１０上に配置された第１導電型クラッド層１４と、第１導電型クラッド層１４上に配置された活性層１６と、活性層１６上に配置された第２導電型クラッド層１８と、第２導電型クラッド層１８上に配置された表面電極層２０と、基板１０の裏面に配置された裏面電極層２２と、基板１０・第１導電型クラッド層１４・活性層１６・第２導電型クラッド層１８の第１劈開面４２ａに沿って形成され、第１劈開面４２ａおよび表面電極層２０の表面上および裏面電極層２２の表面上に延在して配置された第１絶縁層２４ａと、第１劈開面４２ａに対向する第２劈開面４２ｂに沿って形成され、第２劈開面４２ｂおよび表面電極層２０の表面上および裏面電極層２２の表面上に延在して配置された第２絶縁層２４ｂと、第１絶縁層２４ａ上および表面電極層２０上の一部に配置された第１電極層２６Ａとを備える。
【００１８】
図１に示すように、第１の実施の形態に係る半導体レーザ１において、表面電極層２０は、レーザストライプ８０を備え、活性層１６より第２絶縁層２４ｂを介してレーザストライプ８０に沿って、レーザ光ｈνｆが放射される。
【００１９】
図２および図３に示すように、第１の実施の形態に係る半導体レーザ１において、表面電極層２０に接続された第１電極層２６ＡはＬＤのアノードであり、裏面電極層２２は、ＬＤのカソードである。
【００２０】
図２および図３に示すように、第１の実施の形態に係る半導体レーザ１は、半導体実装基板３２Ｓと、半導体実装基板３２Ｓ上に配置されたアノード電極パターン３０Ａと、半導体実装基板３２Ｓ上に絶縁層３０Ｉを介して配置されたカソード電極パターン３０Ｋとを備える。
【００２１】
図２および図３に示すように、半導体実装基板３２Ｓ上において、第１電極層２６Ａは、アノード電極パターン３０Ａ上に載置されて接続され、裏面電極層２２は、カソード電極パターン３０Ｋ上に載置されて接続される。ここで、カソード電極２８は、カソード電極パターン３０Ｋ上に一体的に形成されていても良い。また、カソード電極２８は、裏面電極層２２に予め接続されていても良い。この場合には、カソード電極２８が、カソード電極パターン３０Ｋ上に載置されて接続される。
【００２２】
なお、図２においては、光学距離を調整するために、半導体実装基板３２Ｓ上にアライメントマーク（図示省略）を配置し、画像処理を行って、半導体レーザ１のレーザ端面の位置を調整する、または半導体レーザ１の端面と半導体実装基板３２Ｓの端面を揃えるようにしても良い。
【００２３】
第１の実施の形態に係る半導体レーザ１において、半導体実装基板３２Ｓには、例えば、シリコン基板が適用される。
【００２４】
第１の実施の形態に係る半導体レーザ１を絶縁実装基板３２Ｉ上に搭載する様子を示す模式的鳥瞰構造は、図５に示すように表される。また、実際に、絶縁実装基板３２Ｉ上に搭載した模式的断面構造は、図６に示すように表される。また、絶縁実装基板３２Ｉ上の電極パターンの模式的平面パターン構成は、図７に示すように表される。図７の電極パターンの上に、第１の実施の形態に係る半導体レーザ１を搭載した、ＩＩ−ＩＩ線に沿う模式的断面構造が、図６に対応する。
【００２５】
図５および図６に示すように、第１の実施の形態に係る半導体レーザ１は、絶縁実装基板３２Ｉと、絶縁実装基板３２Ｉ上に配置されたアノード電極パターン３０Ａと、絶縁実装基板３２Ｉ上に配置されたカソード電極パターン３０Ｋとを備えていても良い。
【００２６】
図５および図６に示すように、絶縁実装基板３２Ｉ上において、第１電極層２６Ａは、アノード電極パターン３０Ａ上に載置されて接続され、裏面電極層２２は、カソード電極パターン３０Ｋ上に載置されて接続される。ここで、カソード電極２８は、カソード電極パターン３０Ｋ上に一体的に形成されていても良い。また、カソード電極２８は、裏面電極層２２に予め接続されていても良い。この場合には、カソード電極２８が、カソード電極パターン３０Ｋ上に載置されて接続される。
【００２７】
第１の実施の形態に係る半導体レーザ１において、絶縁実装基板３２Ｉには、例えば、窒化アルミニウム（ＡｌＮ）基板若しくはアルミナ（Ａｌ2Ｏ3）基板が適用可能である。
【００２８】
第１電極層２６Ａは、Ａｕなどの薄膜金属層若しくは透明電極層を備えていても良い。透明電極層としては、例えば、ＩＴＯ、ＩＴＺＯ、ＺｎＯなどを適用することができる。
【００２９】
また、第１の実施の形態に係る半導体レーザ１において、図１・図３・図６に示すように、活性層１６より、第１絶縁層２４ａおよび第１電極層２６Ａを介して出射されるモニター光ｈνｒを検出するモニター光検出用フォトダイオード９０を備えていても良い。なお、モニター光検出用フォトダイオード９０は、半導体レーザ１から出射されるレーザ光ｈνｆの波長に対する感度を有するものが望ましい。
【００３０】
また、第１の実施の形態に係る半導体レーザ１において、アノード電極パターン３０Ａと第１電極層２６Ａ、およびカソード電極パターン３０Ｋと裏面電極層２２は半田付けされている。すなわち、第１電極層２６Ａは、それぞれアノード電極パターン３０Ａにダイボンディングによって接続され、裏面電極層２２は、カソード電極２８を介して、カソード電極パターン３０Ｋにダイボンディングによって接続される。
【００３１】
ここで、例えば、基板１０はＧａＡｓで形成され、第１導電型クラッド層１４および第２導電型クラッド層１８は、ＡｌＩｎＧａＰ層で形成され、活性層１６は、ＩｎＧａＰ／ＡｌＩｎＧａＰのペアで形成された多重量子井戸（ＭＱＷ：Multi-Quantum Well）層で形成される。
【００３２】
ここで、(ＡｌxＧａ1-x)yＩｎ1-yＰ（０＜＝ｘ＜１，０＜ｙ＜＝１）層を、簡単化してＡｌＩｎＧａＰ層と表示し、ｘ＝０に相当するＧａyＩｎ1-yＰ（０＜ｙ＜＝１）層を、簡単化してＩｎＧａＰ層と表示している。
【００３３】
第１絶縁層２４ａ、第２絶縁層２４ｂの一方若しくは両方は、シリコン絶縁膜、シリコン窒化膜などによって形成される。
【００３４】
また、第１絶縁層２４ａ、第２絶縁層２４ｂの一方若しくは両方は、分布ブラック反射（ＤＢＲ：Distributed Bragg Reflector）層を備えていても良い。ＤＢＲ層としては、ＺｒＯ2、Ａｌ2Ｏ3、ＳｉＯ2 、ＴｉＯ2、Ｔａ2Ｏ5、Ｎｂ2Ｏ5、ＡｌＮ、ＳｉＮ、ＡｌＯＮ、ＳｉＯＮ、ＡｌＮx(０＜ｘ＜１)いずれかを含む多層膜によって形成されていてもよい。ここで、ＡｌＮx(０＜ｘ＜１)は、ＡｌＮのストイキオメトリ制御からずれている組成比の場合を示す。
【００３５】
また、ＤＢＲ層は、高光反射特性を有し、例えば、ＺｒＯ2膜とＳｉＯ2膜からなる積層構造を備えていてもよい。ＺｒＯ2膜の厚さｄ１およびＳｉＯ2膜の厚さｄ２は、ｄ１＝λ／４ｎ1、ｄ２＝λ／４ｎ2となるように形成する。ここで、ｎ1はＺｒＯ2膜の屈折率２．１８であり、ｎ2はＳｉＯ2膜の屈折率１．４６である。
【００３６】
また、第１絶縁層２４ａ、第２絶縁層２４ｂの一方若しくは両方は、酸素吸収層を備えていても良い。酸素吸収層としては、ＺｒＯ2、Ａｌ2Ｏ3、ＳｉＯ2 、ＴｉＯ2、Ｔａ2Ｏ5、Ｎｂ2Ｏ5、ＡｌＮ、ＳｉＮ、ＡｌＯＮ、ＳｉＯＮ、ＡｌＮx(０＜ｘ＜１)いずれかを含む層が適用可能である。
【００３７】
（製造方法）
第１の実施の形態に係る半導体レーザの製造方法は、基板１０上に第１導電型クラッド層１４を形成する工程と、第１導電型クラッド層１４上に活性層１６を形成する工程と、活性層１６上に第２導電型クラッド層１８を形成する工程と、第２導電型クラッド層１８上に、表面電極層２０を形成する工程と、基板１０の裏面に裏面電極層２２を形成する工程と、基板１０、第１導電型クラッド層１４、活性層１６、第２導電型クラッド層１８の第１劈開面４２ａに沿って、第１劈開面４２ａおよび表面電極層２０の表面上および裏面電極層２２の表面上に延在して第１絶縁層２４ａを形成する工程と、第１劈開面４２ａに対向する第２劈開面４２ｂに沿って、第２劈開面４２ｂおよび表面電極層２０の表面上および裏面電極層２２の表面上に延在して第２絶縁層２４ｂを形成する工程と、第１絶縁層２４ａ上および表面電極層２０上の一部に第１電極層２６Ａを形成する工程とを有する。
【００３８】
また、第１の実施の形態に係る半導体レーザの製造方法は、半導体実装基板３２Ｓ上にアノード電極パターン３０Ａを形成する工程と、半導体実装基板３２Ｓ上に絶縁層３０Ｉを形成する工程と、絶縁層３０Ｉ上にカソード電極パターン３０Ｋを形成する工程と、カソード電極パターン３０Ｋ上にカソード電極２８を形成する工程と、半導体実装基板３２Ｓ上において、第１電極層２６Ａを、アノード電極パターン３０Ａ上に載置し、裏面電極層２２を、カソード電極パターン３０Ｋ上に載置する工程とを有する。
【００３９】
また、第１の実施の形態に係る半導体レーザの製造方法は、絶縁実装基板３２Ｉ上にアノード電極パターン３０Ａを形成する工程と、絶縁実装基板３２Ｉ上にカソード電極パターン３０Ｋを形成する工程と、カソード電極パターン３０Ｋ上にカソード電極２８を形成する工程と、絶縁実装基板３２Ｉ上において、第１電極層２６Ａを、アノード電極パターン３０Ａ上に載置し、裏面電極層２２を、カソード電極パターン３０Ｋ上に載置する工程とを有していても良い。
【００４０】
第１の実施の形態に係る半導体レーザの製造方法において、ウェハプロセスの一工程を示す模式的断面構造は、図８（ａ）〜図８（ｄ）に示すように表される。また、ＬＤウェハ３４を劈開面にそって劈開する様子を示す模式的鳥瞰構造、およびＬＤウェハ３４を劈開面にそって劈開して形成された複数のＬＤバー３６の模式的鳥瞰構造は、それぞれ図９（ａ）および図９（ｂ）に示すように表される。
【００４１】
また、ＬＤバー３６とシリコンバー４０を複数積層化した積層化構造５０をＬＤバー固定装置３８に挿入する一工程を示す模式的鳥瞰構造は、図１０に示すように表される。
【００４２】
また、ＬＤバー３６とシリコンバー４０を複数積層化した積層化構造５０を形成する一工程を示す模式的断面構造は、図１１に示すように表される。
【００４３】
第１の実施の形態に係る半導体発光素子の製造方法に使用するシリコンバー４０の模式的鳥瞰構造は、図１２に示すように表される。
【００４４】
積層化されたＬＤバー３６の側壁、表面電極層２０の一部および裏面電極層２２の一部に第１絶縁層２４ａ、第２絶縁層２４ｂを形成する工程を示す模式的断面構造は、図１３に示すように表される。
【００４５】
図１３の工程後、ＬＤバー３６と反転されたシリコンバー４０を積層する一工程を示す模式的断面構造は、図１４に示すように表される。
【００４６】
積層化されたＬＤバー３６の第１絶縁層２４ａ、第２絶縁層２４ｂ上および表面電極層２０の一部に第１電極層２６Ａを形成する工程を示す模式的断面構造は、図１５に示すように表される。
【００４７】
第１の実施の形態に係る半導体レーザの製造方法を以下に説明する。
【００４８】
（ａ）まず、図８（ａ）に示すように、ＧａＡｓ基板１０上に、分子線エピタキシャル成長法（ＭＢＥ：Molecular Beam Epitaxy）、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法などを用いて、第１導電型クラッド層１４、活性層（ＭＱＷ）１６、第２導電型クラッド層１８を順次形成する。
【００４９】
（ｂ）次に、図８（ｂ）に示すように、第２導電型クラッド層１８上に表面電極層２０をスパッタリング法、真空蒸着法などを用いて形成する。
【００５０】
（ｃ）次に、図８（ｃ）に示すように、ＧａＡｓ基板１０を裏面から薄層化する。この薄層化の工程は、例えば、ラッピング、ポリッシング、化学的機械的研磨（ＣＭＰ:Chemical Mechanical Polishing）技術、エッチング技術などによって実施することができる。結果として、例えば、基板１０の厚さを約９０μｍに形成することができる。厚さはこれに限るものではなく、約３０μｍ〜２５０μｍ程度のいずれかとする。
【００５１】
（ｄ）次に、図８（ｄ）に示すように、基板１０上に、裏面電極層２２をスパッタリング法、真空蒸着法などを用いて形成する。裏面電極層２２の材料としては、例えば、Ａｕ層、或いはＡｕ／ＡｕＧｅ−Ｎｉ合金／Ａｕからなる積層構造を用いることができる。
【００５２】
（ｅ）次に、図９（ａ）に示すように、ＬＤウェハ３４を劈開面に沿って劈開する。その結果、図９（ｂ）に示すように、幅Ｗ、長さＬを有する複数のＬＤバー３６を形成することができる。
【００５３】
（ｆ）次に、図１０に示すように、ＬＤバー３６とシリコンバー４０を複数積層化した積層化構造５０をＬＤバー固定装置３８に挿入する。ここで、積層化構造５０の詳細構造は、図１１に示すように表される。シリコンバー４０の構造は、図１２に示すように、凸型形状を備えるため、積層化構造５０において、表面電極層２０の一部分と裏面電極層２２の一部分は、シリコンバー４０によって被覆されている。
【００５４】
（ｇ）次に、積層化構造５０をＬＤバー固定装置３８に挿入した状態で、図１３に示すように、スパッタリング法によって、第１絶縁層２４ａおよび第２絶縁層２４ｂを形成する。すなわち、Ｗ３の幅だけ表面電極層２０の表面上にそれぞれ第１絶縁層２４ａ、第２絶縁層２４ｂが形成される。また、Ｗ２＋Ｗ３の幅だけ裏面電極層２２の表面上にそれぞれ第１絶縁層２４ａ、第２絶縁層２４ｂが形成される。ここで、ＬＤバー３６の幅Ｗに対して、Ｗ−（Ｗ１＋２Ｗ２）＝２Ｗ３の関係を有する。なお、図１３において、シリコンバー４０の側壁面上にも絶縁層が形成されるが、説明を簡単化するため、図示を省略している。ここで、第１絶縁層２４ａおよび第２絶縁層２４ｂは、多層反射膜であり、第１絶縁層２４ａの反射率は約９９％、第２絶縁層２４ｂの反射率は約６０％であり、通常の反射率調整のための多層膜を兼ねている。反射率の値は、これらに限定されるものではなく、例えば、第１絶縁層２４ａの反射率は約３０〜１００％、第２絶縁層２４ｂの反射率は約５〜６０％として選ぶこともできる。
【００５５】
（ｈ）次に、図１４に示すように、ＬＤバー３６と反転されたシリコンバー４０を複数積層化して、積層化構造５０ａを形成する。なお、図１４において使用するシリコンバー４０は、必ずしも図１４において使用したシリコンバー４０を適用する必要はなく、電極層を形成する幅の寸法に応じて、別の寸法を有するシリコンバーを適宜選択可能である。また、シリコンバー４０ではなく、ＬＤバー３６を反転させるようにしても良い。
【００５６】
（ｉ）次に、積層化構造５０ａをＬＤバー固定装置３８に挿入した状態で、図１５に示すように、第１電極層２６Ａをスパッタリング法、真空蒸着法などを用いて形成する。すなわち、Ｗ２＋Ｗ３の幅だけ表面電極層２０の表面上にそれぞれ第１電極層２６Ａが形成される。Ｗ２の幅で、第１電極層２６Ａは、表面電極層２０と接続されている。また、Ｗ３の幅だけ裏面電極層２２の表面上にそれぞれ第１電極層２６Ａが形成される。ここで、図１２に示されるシリコンバー４０の厚さＤ１、Ｄ２は、スパッタリング法、真空蒸着法などを用いて形成する第１電極層２６Ａの回り込みを充分に確保できる程度の厚さを備えていれば良い。また、図１５において、シリコンバー４０の側壁面上にも電極層が形成されるが、説明を簡単化するため、図示を省略している。
【００５７】
（ｊ）次に、積層化構造５０ａをＬＤバー固定装置３８から取り外し、シリコンバー４０を取り外す。ＬＤバー３６を分割して、結果として、図１に示される第１の実施の形態に係る半導体レーザ１を得る。
【００５８】
（ｋ）次に、図２に示すように、半導体実装基板３２Ｓ上にアノード電極パターン３０Ａおよびカソード電極パターン３０Ｋを真空蒸着法、スパッタリング法などを用いて形成し、所定のストライプ形状などにパターニングする。
【００５９】
（ｌ）次に、図３に示すように、半導体実装基板３２Ｓ上に半導体レーザ１を載置し、アノード電極パターン３０Ａおよびカソード電極パターン３０Ｋをそれぞれ第１電極層２６Ａ、カソード電極パターン３０Ｋを裏面電極層２２にダイボンディングによって接続する。
【００６０】
第１の実施の形態によれば、半導体レーザの組み立て時にワイヤボンディングが不要となるため、パッケージを薄くすることができる。
【００６１】
第１の実施の形態によれば、半導体レーザの製造方法が簡略化されるため、チップ化までの製造工程に要する時間を短縮することができる。
【００６２】
（ＧａＡｓ系ストライプ型ＬＤ）
第１の実施の形態に係る半導体レーザ１に適用可能なＧａＡｓ系ストライプ型ＬＤの模式的鳥瞰構成例は、図１６に示すように表される。図１６において、Ｘ方向は、レーザストライプの延長方向、すなわち、劈開面に垂直な方向であり、Ｙ方向は、レーザストライプの延長方向に直交する方向、すなわち、劈開面に平行な方向である。
【００６３】
第１の実施の形態に係る半導体レーザ１に適用するＧａＡｓ系ストライプ型ＬＤは、図１６に示すように、ＧａＡｓ基板１０２と、ＧａＡｓ基板１０２上に配置されたｎ型クラッド層１３０と、ｎ型クラッド層１３０上に配置されたエッチングストップ層１３１と、エッチングストップ層１３１上に配置されたｎ型クラッド層１３２と、ｎ型クラッド層１３２上に配置された活性層１３３と、活性層１３３上に配置されたｐ型クラッド層１３４と、ｐ型クラッド層１３４上に配置されたキャップ層１０４と、ｐ型クラッド層１３４およびキャップ層１０４の側壁部に配置された電流ブロック層１０５，１０６と、キャップ層１０４および電流ブロック層１０５，１０６上に配置されたコンタクト層１０１と、コンタクト層１０１上に配置された蒸着層１３５と、蒸着層１３５上に配置されたメッキ電極層１３６とを備える。
【００６４】
メッキ電極層１３６の両端部は、図１６に示すように、中央部に比べ薄い。
【００６５】
ｎ型クラッド層１３０・１３２は、例えば、Ａｌx1Ｇａ1-x1Ａｓ（０．３≦ｘ１≦０．７、例えば、ｘ１＝０．５）からなる。ｎ型クラッド層１３０・１３２には、例えば、Ｓｉを約２×１０18ｃｍ-3程度ドープしている。
【００６６】
エッチングストップ層１３１は、ｎ型またはノンドープの、例えばＩｎ0.49Ｇａ0.51Ｐからなり、例えば、約０．０１μｍ〜０．０５μｍ程度に形成されている。
【００６７】
ｎ型クラッド層１３０、エッチングストップ層１３１およびｎ型クラッド層１３２の全体の厚さは、例えば、約２μｍ〜４μｍ程度に形成される。
【００６８】
活性層１３３は、Ａｌy1Ｇａ1-y1Ａｓ（０．０５≦ｙ１≦０．２、例えば、ｙ１＝０．１５）のバルク構造またはＡｌy2Ｇａ1-y2Ａｓ（０．０１≦ｙ２≦０．１、例えば、ｙ２＝０．０５）からなるウェル層とＡｌy3Ｇａ1-y3Ａｓ（０．２≦ｙ３≦０．５、ｙ２＜ｙ３、例えば、ｙ３＝０．３）からなるバリア層とのシングル量子井戸(ＳＱＷ：Single Quantum Well)
若しくはＭＱＷ構造によって、全体として、例えば、約０．０１μｍ〜０．２μｍ程度に形成される。
【００６９】
ｐ型クラッド層１３４は、例えば、Ａｌx2Ｇａ1-x2Ａｓ（０．３≦ｘ２≦０．７、例えば、ｘ２＝０．５）からなり、例えば、約０．５μｍ〜４μｍ程度に形成される。ｐ型クラッド層１３４内には、ｐ型またはノンドープの、例えばＩｎ0.49Ｇａ0.51Ｐからなるエッチストップ層（図示省略）が、例えば、約０．０１μｍ〜０．０５μｍ程度に形成されている。
【００７０】
尚、活性層１３３とｎ型クラッド層１３２との間、活性層１３３とｐ型クラッド層１３４との間に光ガイド層を設ける構造、活性層１３３とｎ型クラッド層１３２との間にビーム拡大層を設ける構造など、他の半導体層がいずれかの層間に介在されていても良い。
【００７１】
前述の例では、ＡｌＧａＡｓ系化合物半導体の例であったが、ＩｎＧａＡｌＰ系化合物で構成する場合には、例えば、Ｉｎ0.49(Ｇａ1-uＡｌu)0.51Ｐ（０．４５≦ｕ≦０．８、例えば、ｕ＝０．７）層によって、ｎ型クラッド層１３２およびｐ型クラッド層１３４を形成することができ、Ｉｎ0.49(Ｇａ1-v1Ａｌv1)0.51Ｐ（０≦ｖ１≦０．２５、例えば、ｖ１＝０）／Ｉｎ0.49(Ｇａ1-v2Ａｌv2)0.51Ｐ（０．３≦ｖ２≦０．７、例えば、ｖ２＝０．４）によるＳＱＷ構造若しくはＭＱＷ構造などによって、活性層１３３を形成することができる。
【００７２】
尚、エッチングストップ層１３１は、Ｉｎ0.49Ｇａ0.51Ｐに限定されるものではなく、例えば、Ｉｎ0.49（Ｇａ0.8Ａｌ0.2）0.51Ｐなどを使用することもできる。
【００７３】
また、ｐ型クラッド層１３４にリッジ部を形成するためのエッチングは以下の通りである。例えば、ＣＶＤ法などにより、ＳｉＯ2またはＳｉＮxなどからなるマスクを形成し、例えば、ドライエッチングなどにより、キャップ層１０４を選択的にエッチングし、引き続きＨＣｌのようなエッチング液により、ｐ型クラッド層１３４をエッチングすることにより、図１６に示されるように、リッジ部がストライプ状に形成される。
【００７４】
キャップ層１０４は、例えば、ｐ型Ｉｎ0.49Ｇａ0.51Ｐからなり、厚さは、例えば、約０．０１μｍ〜０．０５μｍ程度である。キャップ層１０４は、後の工程でコンタクト層１０１を形成する際に、半導体積層部の表面に酸化膜などが形成されて、汚れるのを防止するためのものである。ＧａＡｓなどの他の半導体層で形成されていても良い。また、表面の汚れさえ防止することできるのであれば、無くても良い。
【００７５】
コンタクト層１０１は、キャップ層１０４および電流ブロック層１０５，１０６上に、例えば、ｐ型ＧａＡｓ層により、その厚さが０．０５μｍ〜１０μｍ程度に形成される。
【００７６】
電流ブロック層１０５，１０６としては、ＡｌＧａＡｓ、ＧａＡｓ、ＩＮＡｌＰなどを用いることができる。
【００７７】
第１の実施の形態に係る半導体レーザ１に適用するＧａＡｓ系ストライプ型ＬＤにおいて、ＬＤバー３６上に配置されるＬＤ素子の数を増加させて、クワッドビーム以上のマルチビームのレーザ光を発生することもできる。ここで、半導体実装基板３２Ｓ上に実装する場合は、図３と同様の構成が可能であり、絶縁実装基板３２Ｉ上に実装する場合は、図６と同様の構成が可能である。
【００７８】
第１の実施の形態に係る半導体発光素子に適用するＧａＡｓ系ストライプ型ＬＤにおいて、ｎ型クラッド層１３２、活性層１３３、ｐ型クラッド層１３４としては、例えば、赤外光である７８０ｎｍ波長発光用のＡｌＧａＡｓ系化合物半導体や、例えば、赤色光である６５０ｎｍ波長発光用のＩｎＧａＡｌＰ系化合物半導体が適用可能である。
【００７９】
また、上述したＧａＡｓ系ストライプ型ＬＤの実装構造は、図２〜図３、或いは、図５〜図６の構成が適用可能である。
【００８０】
（ＧａＮ系ストライプ型ＬＤ）
第１の実施の形態に係る半導体レーザに適用可能なＧａＮ系ストライプ型ＬＤの模式的鳥瞰構成例は、図１７に示すように表される。
【００８１】
第１の実施の形態に係る半導体レーザに適用するＧａＮ系ストライプ型ＬＤ１７０は、図１７に示すように、ＧａＮ単結晶基板１７１と、ＧａＮ単結晶基板１７１上に結晶成長によって形成されたＩＩＩ族窒化物半導体積層構造１７２と、ＧａＮ単結晶基板１７１の裏面（ＩＩＩ族窒化物半導体積層構造１７２と反対側の表面）に接触するように形成されたｎ側電極１７３と、ＩＩＩ族窒化物半導体積層構造１７２の表面に接触するように形成されたｐ側電極１４０とを備えたファブリペロー型ＬＤである。
【００８２】
ＧａＮ単結晶基板１７１は、ｍ面を主面とし、ｍ面上における結晶成長によって、ＩＩＩ族窒化物半導体積層構造１７２が形成される。したがって、ＩＩＩ族窒化物半導体積層構造１７２は、ｍ面を結晶成長主面とするＩＩＩ族窒化物半導体からなる。
【００８３】
ＩＩＩ族窒化物半導体積層構造１７２は、発光層１８０と、ｎ型半導体層１８１と、ｐ型半導体層１８２とを備えている。
【００８４】
ｎ型半導体層１８１は発光層１８０に対してＧａＮ単結晶基板１７１側に配置されており、ｐ型半導体層１８２は発光層１８０に対してｐ側電極１４０側に配置されている。
【００８５】
発光層１８０が、ｎ型半導体層１８１およびｐ型半導体層１８２によって挟持されていて、ダブルヘテロ接合が形成される。
【００８６】
ｎ型半導体層１８１は、ＧａＮ単結晶基板１７１側から順に、ｎ型ＧａＮコンタクト層１８３（例えば２μｍ厚）、ｎ型ＡｌＧａＮクラッド層１８４（１．５μｍ厚以下、例えば１．０μｍ厚）およびｎ型ＧａＮガイド層１８５（例えば０．１μｍ厚）を積層して構成される。
【００８７】
一方、ｐ型半導体層１８２は、発光層１８０の上に、順に、ｐ型ＡｌＧａＮ電子ブロック層１８６（例えば２０ｎｍ厚）、ｐ型ＧａＮガイド層１８７（例えば０．１μｍ厚）、ｐ型ＡｌＧａＮクラッド層１８８（１．５μｍ厚以下。例えば０．４μｍ厚）およびｐ型ＧａＮコンタクト層１８９（例えば０．３μｍ厚）を積層して構成される。
【００８８】
ｎ型ＧａＮコンタクト層１８３およびｐ型ＧａＮコンタクト層１８９は、それぞれｎ側電極１７３およびｐ側電極１４０とのオーミックコンタクトをとるための低抵抗層である。ｎ型ＧａＮコンタクト層１８３は、ＧａＮに、例えばｎ型ドーパントとしてのＳｉを高濃度にドープ（ドーピング濃度は、例えば、３×１０18ｃｍ-3）することによってｎ型半導体とされている。また、ｐ型ＡｌＧａＮコンタクト層１８９は、ｐ型ドーパントとしてのＭｇを高濃度にドープ（ドーピング濃度は、例えば、３×１０19ｃｍ-3）することによってｐ型半導体層とされている。
【００８９】
ｎ型ＡｌＧａＮクラッド層１８４およびｐ型ＡｌＧａＮクラッド層１８８は、発光層１８０からの光をそれらの間に閉じ込める光閉じ込め効果を生じるものである。
【００９０】
ｎ型ＡｌＧａＮクラッド層１８４は、ＡｌＧａＮに例えばｎ型ドーパントとしてのＳｉをドープ（ドーピング濃度は、例えば、１×１０18ｃｍ-3）することによってｎ型半導体とされている。また、ｐ型ＡｌＧａＮクラッド層１８８は、ｐ型ドーパントとしてのＭｇをドープ（ドーピング濃度は、例えば、１×１０19ｃｍ-3）することによってｐ型半導体層とされている。ｎ型ＡｌＧａＮクラッド層１８４は、ｎ型ＧａＮガイド層１８５よりもバンドギャップが広く、ｐ型ＡｌＧａＮクラッド層１８８は、ｐ型ＧａＮガイド層１８７よりもバンドギャップが広い。これにより、良好な閉じ込めを行うことができ、低閾値および高効率の半導体レーザダイオードを実現できる。
【００９１】
発光層１８０は、例えばＩｎＧａＮを含むＭＱＷ構造を有しており、電子と正孔とが再結合することにより光が発生し、その発生した光を増幅させるための層である。発光層１８０は、具体的には、ＩｎＧａＮ層（例えば３ｎｍ厚）とＧａＮ層（例えば９ｎｍ厚）とを交互に複数周期繰り返し積層して構成されている。この場合に、ＩｎＧａＮ層は、Ｉｎの組成比が５％以上とされることにより、バンドギャップが比較的小さくなり、量子井戸層を構成する。一方、ＧａＮ層は、バンドギャップが比較的大きなバリア層（障壁層）として機能する。例えば、ＩｎＧａＮ層とＧａＮ層とは交互に２〜７周期繰り返し積層されて、ＭＱＷ構造の発光層１８０が構成されている。発光波長は、量子井戸層（ＩｎＧａＮ層）におけるＩｎの組成を調整することによって、４００ｎｍ〜５５０ｎｍとされている。上記ＭＱＷ構造は、Ｉｎを含む量子井戸の数が３以下とされることが好ましい。
【００９２】
ｐ型半導体層１８２は、その一部が除去されることによって、リッジストライプ１２０を形成している。より具体的には、ｐ型コンタクト層１８９、ｐ型ＡｌＧａＮクラッド層１８８およびｐ型ＧａＮガイド層１８７の一部がエッチング除去され、横断面視ほぼ台形形状（メサ形）のリッジストライプ１２０が形成されている。このリッジストライプ１２０は、ｃ軸方向に沿って形成されている。
【００９３】
ＩＩＩ族窒化物半導体積層構造１７２は、リッジストライプ１２０の長手方向両端における劈開により形成された一対の共振器端面１９１，１９２（劈開面）を有している。この一対の共振器端面１９１，１９２は、互いに平行であり、いずれもｃ軸に垂直である。
【００９４】
ｎ型ＧａＮガイド層１８５、発光層１８０およびｐ型ＧａＮガイド層１８７によって、共振器端面１９１，１９２を共振器端面とするファブリペロー共振器が形成されている。
【００９５】
すなわち、発光層１８０で発生した光は、共振器端面１９１，１９２の間を往復しながら、誘導放出によって増幅される。そして、増幅された光の一部が、共振器端面１９１，１９２からレーザ光として素子外に取り出される。
【００９６】
ｎ側電極１７３は、例えばＡｌ金属からなり、ｐ側電極１４０は、例えば、Ａｌ金属、Ｐｄ／Ａｕ合金からなり、それぞれｐ型コンタクト層１８９およびＧａＮ単結晶基板１７１にオーミック接続されている。ｐ側電極１４０がリッジストライプ１２０の頂面（ストライプ状の接触領域）のｐ型ＧａＮコンタクト層１８９だけに接触するように、ｎ型ＧａＮガイド層１８７およびｐ型ＡｌＧａＮクラッド層１８８の露出面を覆う絶縁層１７６が設けられている。これにより、リッジストライプ１２０に電流を集中させることができるので、効率的なレーザ発振が可能になる。また、リッジストライプ１２０の表面は、ｐ側電極１４０との接触部を除く領域が絶縁層１７６で覆われて保護されているので、横方向の光閉じ込めを緩やかにして制御を容易にすることができるとともに、側面からのリーク電流を防ぐことができる。絶縁層１７６は、屈折率が１よりも大きな絶縁材料、例えば、ＳｉＯ2やＺｒＯ2で構成することができる。
【００９７】
さらに、リッジストライプ１２０の頂面はｍ面となっていて、このｍ面にｐ側電極１４０が形成されている。そして、ｎ側電極１７３が形成されているＧａＮ単結晶基板１７１の裏面もｍ面である。このように、ｐ側電極１４０およびｎ側電極１７３のいずれもがｍ面に形成されているので、レーザの高出力化や高温動作に十分に耐えられる信頼性を実現できる。
【００９８】
共振器端面１９１，１９２は、それぞれ絶縁膜（図１７では図示省略）によって被覆されている。共振器端面１９１は、＋ｃ軸側共振器端面であり、共振器端面１９２は−ｃ軸側共振器端面である。すなわち、共振器端面１９１の結晶面は＋ｃ面であり、共振器端面１９２の結晶面は−ｃ面である。−ｃ面側の絶縁膜は、アルカリに溶けるなど化学的に弱い−ｃ面を保護する保護膜として機能することができ、ＧａＮ系ストライプ型ＬＤ１７０の信頼性の向上に寄与する。
【００９９】
第１の実施の形態に係る半導体レーザに適用可能な別のＧａＮ系ストライプ型ＬＤの模式的鳥瞰構成例は、図１８に示すように表される。
【０１００】
第１の実施の形態に係る半導体レーザに適用する別のＧａＮ系ストライプ型ＬＤは、図１８に模式的に示すように、窒化物半導体レーザ本体２７０と、窒化物半導体レーザ本体２７０上に配置されるレーザストライプ２８０と、窒化物半導体レーザ本体２７０およびレーザストライプ２８０のレーザ光の出射端面２００上に配置される酸素吸収層２５０と、窒化物半導体レーザ本体２７０およびレーザストライプ２８０のレーザ光の出射端面２００と対向する反対側に配置される後端面保護膜２６０とを備える。ここで、窒化物半導体レーザ本体２７０は、図１７の構成と同様に構成されていても良い。
【０１０１】
酸素吸収層２５０および後端面保護膜２６０は、図１８に示すように、窒化物半導体レーザ本体２７０およびレーザストライプ２８０の両方の端面を共通に被覆するように配置されている。
【０１０２】
酸素吸収層２５０は、ＺｒＯ2、Ａｌ2Ｏ3、ＳｉＯ2 、ＴｉＯ2、Ｔａ2Ｏ5、Ｎｂ2Ｏ5、ＡｌＮ、ＳｉＮ、ＡｌＯＮ、ＳｉＯＮ、ＡｌＮx(０＜ｘ＜１)いずれかを含む。
【０１０３】
後端面保護膜２６０は、ＺｒＯ2、Ａｌ2Ｏ3、ＳｉＯ2 、ＴｉＯ2、Ｔａ2Ｏ5、Ｎｂ2Ｏ5、ＡｌＮ、ＳｉＮ、ＡｌＯＮ、ＳｉＯＮ、ＡｌＮx(０＜ｘ＜１)いずれかを含む多層膜によって形成される。ここで、ＡｌＮx(０＜ｘ＜１)は、ＡｌＮのストイキオメトリ制御からずれている組成比の場合を示す。
【０１０４】
上述したＧａＮ系ストライプ型ＬＤの実装構造は、図２〜図３、或いは、図５〜図６の構成が適用可能である。
【０１０５】
第１の実施の形態によれば、ワイヤレス接続により、薄型パッケージ化の容易なストライプ型の半導体レーザおよびその製造方法を提供することができる。
【０１０６】
[第２の実施の形態]
第２の実施の形態に係る半導体レーザ２の模式的鳥瞰構成は、図１９に示すように表される。第２の実施の形態に係る半導体レーザ２は、ストライプ型ＬＤの代わりに、面発光領域１００を有する面発光型ＬＤを備える。第２の実施の形態に係る半導体レーザ２は、レーザ発振に伴うキャビティー共振器が結晶成長面に対して、垂直方向に形成され、面発光領域１００を開口部として、レーザ光ｈνは、図１９に示すように垂直方向に放射される。
【０１０７】
第２の実施の形態に係る半導体レーザ２は、図１９に示すように、基板１０と、基板１０上に配置された第１導電型クラッド層１４と、第１導電型クラッド層１４上に配置された活性層１６と、活性層１６上に配置された第２導電型クラッド層１８と、第２導電型クラッド層１８上に配置された表面電極層２０と、基板１０の裏面に配置された裏面電極層２２と、基板１０、第１導電型クラッド層１４、活性層１６、第２導電型クラッド層１８の第１側面４２ａに沿って形成され、第１側面４２ａおよび表面電極層２０の表面上および裏面電極層２２の表面上に延在して配置された第１絶縁層２４ａと、第１絶縁層２４ａ上および表面電極層２０上の一部に配置された第１電極層２６Ａとを備える。
【０１０８】
図１９に示すように、第２の実施の形態に係る半導体レーザ２において、表面電極層２０は、面発光領域１００を備え、活性層１６より第２導電型クラッド層１８を介して面発光領域１００にそって、レーザ光ｈνが放射される。
【０１０９】
表面電極層２０は、面発光領域１００を備え、活性層１６より第２導電型クラッド層１８を介して面発光領域１００にそって、レーザ光を出射する。
【０１１０】
第１電極層は、薄膜金属層若しくは透明電極層を備えていても良い。
【０１１１】
上記において、第１側面４２ａは、必ずしも劈開面で構成されている必要はない。同様に、第１側面４２ａに対向する第２側面４２ｂは、必ずしも劈開面で構成されている必要はない。
【０１１２】
第２の実施の形態に係る半導体レーザ２は、面発光型半導体レーザであるため、表面電極層２０の材料としては、透明導電膜であることが望ましい。例えば、薄いチタン層およびＡｕ層などを用いて形成することができる。また、ＩＴＯ、ＩＺＴＯ、ＺｎＯなどを用いて形成することができる。裏面電極層２２は、例えばＡｕ層で形成されている。
【０１１３】
その他の構成は、第１の実施の形態と同様であるため、重複説明は省略する。
【０１１４】
（製造方法）
第２の実施の形態に係る半導体レーザ２の製造方法は、基板１０上に第１導電型クラッド層１４を形成する工程と、第１導電型クラッド層１４上に活性層１６を形成する工程と、活性層１６上に第２導電型クラッド層１８を形成する工程と、第２導電型クラッド層１８上に、表面電極層２０を形成する工程と、基板１０の裏面に裏面電極層２２を形成する工程と、基板１０、第１導電型クラッド層１４、活性層１６、第２導電型クラッド層１８の第１側面４２ａに沿って、第１側面４２ａおよび表面電極層２０の表面上および裏面電極層２２の表面上に延在して第１絶縁層２４ａを形成する工程と、第１絶縁層２４ａ上および表面電極層２０上の一部に第１電極層２６Ａを形成する工程とを有する。
【０１１５】
また、第２の実施の形態に係る半導体レーザ２の製造方法は、半導体実装基板３２Ｓ上にアノード電極パターン３０Ａを形成する工程と、半導体実装基板３２Ｓ上に絶縁層３０Ｉを形成する工程と、絶縁層３０Ｉ上にカソード電極パターン３０Ｋを形成する工程と、カソード電極パターン３０Ｋ上にカソード電極２８を形成する工程と、半導体実装基板３２Ｓ上において、第１電極層２６Ａを、アノード電極パターン３０Ａ上に載置し、裏面電極層２２を、カソード電極パターン３０Ｋ上に載置する工程とを有する。
【０１１６】
また、第２の実施の形態に係る半導体レーザ２の製造方法は、絶縁実装基板３２Ｉ上にアノード電極パターン３０Ａを形成する工程と、絶縁実装基板３２Ｉ上にカソード電極パターン３０Ｋを形成する工程と、カソード電極パターン３０Ｋ上にカソード電極２８を形成する工程と、絶縁実装基板３２Ｉ上において、第１電極層２６Ａを、アノード電極パターン３０Ａ上に載置し、裏面電極層２２を、カソード電極パターン３０Ｋ上に載置する工程とを有していても良い。
【０１１７】
第２の実施の形態に係る半導体レーザ２の製造方法において、ウェハプロセス工程は、図８（ａ）〜図８（ｄ）と同様に表される。また、ＬＤウェハ３４をスクライブ面にそってスクライブする様子を示す模式的鳥瞰構造、およびＬＤウェハ３４をスクライブ面にそってスクライブして形成された複数のＬＤバー３６の模式的鳥瞰構造は、それぞれ図９（ａ）および図９（ｂ）と同様に表される。第２の実施の形態に係る半導体レーザ２の製造方法において、その他の製造工程は、第１の実施の形態と同様であるため、重複説明は省略する。
【０１１８】
（ＧａＡｓ系面発光型ＬＤ）
第２の実施の形態に係る半導体レーザに適用可能なＧａＡｓ系面発光型ＬＤの模式的鳥瞰構成例は、図２０に示すように表される。
【０１１９】
第２の実施の形態に係る半導体レーザに適用するＧａＡｓ系面発光型ＬＤは、図２０に示すように、基板３１０と、基板３１０上に設けられ、ＡｌaＧａ1-aＡｓ層とＡｌbＧａ1-bＡｓ層（ａ＜ｂ＜１）を交互に積層して形成されたｎ型（第１導電型）ＤＢＲ３２０と、ｎ型ＤＢＲ３２０上に設けられたｎ型クラッド層３３０と、第１導電型クラッド層３３０上に設けられた活性層３３２と、活性層３３２上に設けられたｐ型（第２導電型）クラッド層３３４と、ｎ型クラッド層３３０、活性層３３２、及びｐ型クラッド層３３４を第１導電型ＤＢＲとで挟むように設けられ、ＡｌaＧａ1-aＡｓ層とＡｌbＧａ1-bＡｓ層を交互に積層して形成されたｐ型ＤＢＲ３５０とを備える。ｎ型ＤＢＲ３２０及びｐ型ＤＢＲ３５０それぞれの合計膜厚は、例えば、レーザ発振波長の１／２程度の光学距離であり、ＡｌaＧａ1-aＡｓ層の膜厚はＡｌbＧａ1-bＡｓ層の膜厚より薄く構成されている。
【０１２０】
基板３１０は、例えば、ｎ型のドーパントとしてＳｉがドープされたｎ型ＧａＡｓ基板である。
【０１２１】
ｎ型ＤＢＲ３２０は、ペア数が５０〜８０程度となるように、ＡｌaＧａ1-aＡｓ層とＡｌbＧａ1-bＡｓ層（ａ＜ｂ＜１）を交互に積層して形成される。ｐ型ＤＢＲ３５０は、ペア数ｋが３０〜５０程度となるように、ＡｌaＧａ1-aＡｓ層とＡｌbＧａ1-bＡｓ層（ａ＜ｂ＜１）を交互に積層して形成される。ＡｌaＧａ1-aＡｓ層のＡｌ組成比ａは、４５％≦ａ≦５０％であることが好ましい。Ａｌ組成比は、４５％以下であるとレーザ発振波長（６６０ｎｍ）において吸収係数が高くなり光を吸収してしまうので好ましくなく、５０％以上であると高い共振器反射率を得るために好ましくない。また、ＡｌbＧａ1-bＡｓ層のＡｌ組成比ｂは、９０％≦ｂ≦９５％であることが好ましい。ＡｌbＧａ1-bＡｓ層のＡｌ組成比は、上記の範囲以外であるときは、２種の半導体層の屈折率差が小さくなってしまい高反射率が得られなくなるので、高い共振器反射率を得るために好ましくない。
【０１２２】
ｎ型ＤＢＲ３２０とｐ型ＤＢＲ３５０を構成する半導体層のそれぞれの膜厚は、低い熱抵抗、且つ、高い反射率となるように決定される。そこで、低い熱抵抗、且つ、高い反射率を得るためにｎ型ＤＢＲ３２０とｐ型ＤＢＲ３５０を構成する半導体層のうちＡｌaＧａ1-aＡｓ層の膜厚は、レーザ発振波長の３／２０の光学距離より厚く、レーザ発振波長の１／４の光学距離より薄いことが好ましい。
【０１２３】
ｎ型ＤＢＲ３２０とｐ型ＤＢＲ３５０の反射率については、ｎ型ＤＢＲ３２０とｐ型ＤＢＲ３５０を構成する層がＡｌを含む半導体層であるので、Ａｌ組成比の増加に伴ってワイドギャップ化し屈折率が小さくなる。そこで、ｎ型ＤＢＲ３２０とｐ型ＤＢＲ３５０が高い反射率を得るためには、ｎ型ＤＢＲ３２０及びｐ型ＤＢＲ３５０を構成する層のうち、Ａｌ組成比が大きい半導体層の厚さをなるべく減少させて構成することが好ましい。
【０１２４】
ｎ型クラッド層３３０は、例えば、ｎ型のドーパントとしてＳｉがドープされたＩｎＧａＡｌＰからなる。ｎ型クラッド層３３０上には、ｎ型のドーパントとしてＳｉがドープされたＩｎＧａＡｌＰからなり、活性層３３２内の光密度を調整する機能を有するｎ型光ガイド層（図示略）を設けても構わない。
【０１２５】
活性層３３２は、ｎ型クラッド層３３０から供給される電子とｐ型クラッド層３３４から供給される正孔が再結合し光を発生する。活性層３３２は、例えば、井戸層を井戸層よりもバンドギャップの大きなバリア層でサンドイッチ状に挟んだ(ＱＷ構造とすることができる。なお、この量子井戸構造は、井戸層が１つではなく多重化してもよく、活性層３３２をＭＱＷにすることもできる。ＭＱＷである活性層３３２は、ＩｎＧａＡｌＰとＩｎＧａＰとが交互に２〜４ペア積層された構造とすることができる。活性層３３２上には、例えば、ｐ型のドーパントとしてＭｇがドープされたＩｎＧａＡｌＰからなり、活性層３３２内の光密度を調整する役割を持つｐ型光ガイド層（図示略）を設けることができる。
【０１２６】
ｐ型クラッド層３３４は、例えば、ｐ型のドーパントとしてＭｇがドープされたＩｎＧａＡｌＰからなる。ｐ型クラッド層３３４上には、酸化狭窄層３４０が設けられている。酸化狭窄層３４０は、導波路となる領域に選択的に電流を流すために電流狭窄構造を有する層である。酸化狭窄層３４０は一例として、図２０に示すように、ｐ型クラッド層３３４上に設けられるが、活性層３３２とｐ側コンタクト層との間にあればよい。酸化狭窄層３４０の電流狭窄構造は、酸化速度が異なるアルミニウムの組成層を選択的に酸化することによって形成することができる。
【０１２７】
第２の実施の形態に係る半導体レーザに適用可能なＧａＡｓ系面発光型ＬＤは、更に、ｎ型クラッド層３３０に電圧を印加するカソード電極３６０と、ｐ型クラッド層３３４に電圧を印加するアノード電極３６２を備える。図２０に示すように、カソード電極３６０は基板３１０の裏面側に、アノード電極３６２はｐ型ＤＢＲ３５０の表面に配置される。カソード電極３６０は、例えばＡｌ金属からなり、アノード電極３６２は、例えばパラジウム（Ｐｄ）−金（Ａｕ）合金からなる。アノード電極３６２は、リング状の形状であり、８μｍ〜２５μｍ程度のアパーチャ径を持ったレーザ光の面発光領域１００である開口部を有する。そして、カソード電極３６０は基板３１０に、アノード電極３６２はｐ型ＤＢＲ３５０に、それぞれオーミック接続される。なお、基板３１０とカソード電極３６０の間に、ｎ型のｎ側コンタクト層を配置してもよい。また、ｐ型ＤＢＲ３５０とアノード電極３６２の間に、ｐ型のｐ側コンタクト層を配置してもよい。
【０１２８】
第２の実施の形態によれば、ワイヤレス接続構成を採用したことにより、素子の組み立て時には、表面電極に対してワイヤボンディングを実施する必要がなくなり、素子上部からの光の取り出し効率が改善され、かつ薄型パッケージを実現することができる。
【０１２９】
上述したＧａＡｓ系面発光型ＬＤの実装構造は、図２〜図３、或いは、図５〜図６の構成が適用可能である。
【０１３０】
第２の実施の形態によれば、ワイヤレス接続により、薄型パッケージ化の容易な面発光型の半導体レーザおよびその製造方法を提供することができる。
【０１３１】
[その他の実施の形態］
上記のように、本発明は第１〜第２の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【０１３２】
第１〜第２の実施の形態においては、基板１０および第１導電型クラッド層１４の導電型をｎ型とし、第２導電型クラッド層１８の導電型をｐ型とする例が開示されているが、これらの導電型を反対にしても良い。この場合、アノード電極とカソード電極は逆の構成となり、表面電極層２０に接続される第１電極層はカソード電極に接続され、裏面電極層２２はアノード電極に接続される。
【０１３３】
シリコンバー４０は、シリコンに限らず、他の材料を用いて形成したバーであっても良い。
【０１３４】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【０１３５】
本発明の半導体レーザは、半導体実装基板若しくは絶縁実装基板を有するＬＤ全般に利用可能であり、光メモリ、レーザプリンタ、ディスプレイ、照明、超並列システム、光インターコネクトなど幅広い分野に適用可能である。
【符号の説明】
【０１３６】
１、２…半導体レーザ
１０…基板
１４…第１導電型クラッド層（ｎ型クラッド層）
１６…活性層（ＭＱＷ）
１８…第２導電型クラッド層（ｐ型クラッド層）
２０…表面電極層
２２…裏面電極層
２４ａ、２４ｂ…絶縁層
２６Ａ…第１電極層
２８…カソード電極
３０Ａ…アノード電極パターン
３０Ｋ…カソード電極パターン
３０Ｉ…絶縁層
３０Ｓ、４４…半田層
３２Ｉ…絶縁実装基板
３２Ｓ…半導体実装基板
３４…ＬＤウェハ
３６…ＬＤバー
３８…ＬＤバー固定装置
４０…シリコンバー
４２ａ、４２ｂ…側面（劈開面）
５０、５０ａ…積層化構造
８０…レーザストライプ
９０…モニター光検出用フォトダイオード
１００…面発光領域
【図１】
2012089800.tif 000003
【図２】
2012089800.tif 000004
【図３】
2012089800.tif 000005
【図４】
2012089800.tif 000006
【図５】
2012089800.tif 000007
【図６】
2012089800.tif 000008
【図７】
2012089800.tif 000009
【図８】
2012089800.tif 000010
【図９】
2012089800.tif 000011
【図１０】
2012089800.tif 000012
【図１１】
2012089800.tif 000013
【図１２】
2012089800.tif 000014
【図１３】
2012089800.tif 000015
【図１４】
2012089800.tif 000016
【図１５】
2012089800.tif 000017
【図１６】
2012089800.tif 000018
【図１７】
2012089800.tif 000019
【図１８】
2012089800.tif 000020
【図１９】
2012089800.tif 000021
【図２０】
2012089800.tif 000022
【図２１】
2012089800.tif 000023