(57)【要約】【課題】炭化珪素ウェハの主面に平行な面内における素子特性のばらつきを抑えて、歩留まりを向上させる。【解決手段】  本発明の炭化珪素半導体素子の製造方法は、（Ａ）炭化珪素ウェハ１０１と、炭化珪素ウェハ１０１の主面上に配置され、第１導電型の不純物を含む複数の第１導電型不純物領域１０５を有する第１炭化珪素層１１０とを備えた炭化珪素層付ウェハ１を用意する工程と、（Ｂ）第１炭化珪素層１１０の表面に炭化珪素をエピタキシャル成長させることによって、第２炭化珪素層１１５を形成する工程とを包含し、工程（Ｂ）において、複数の第１導電型不純物領域１０５の表面における第１導電型の不純物の濃度分布に基づいて、炭化珪素ウェハ１０１の主面に平行な面内で、第２炭化珪素層１１５の厚さ、不純物濃度、またはその両方に分布をもたせるように、エピタキシャル成長させる条件を制御する。【選択図】図１
2012094648.tif 000002
【特許請求の範囲】
【請求項１】
（Ａ）炭化珪素ウェハと、前記炭化珪素ウェハの主面上に配置され、第１導電型の不純物を含む複数の第１導電型不純物領域を有する第１炭化珪素層とを備えた炭化珪素層付ウェハを用意する工程と、
（Ｂ）前記第１炭化珪素層の表面に炭化珪素をエピタキシャル成長させることによって、前記複数の第１導電型不純物領域と接するように第２炭化珪素層を形成する工程と
を包含し、
前記工程（Ｂ）において、前記複数の第１導電型不純物領域の表面における第１導電型の不純物の濃度分布に基づいて、前記炭化珪素ウェハの主面に平行な面内で、前記第２炭化珪素層の厚さ、不純物濃度、またはその両方に分布をもたせるように、エピタキシャル成長させる条件を制御する炭化珪素半導体素子の製造方法。
【請求項２】
前記工程（Ａ）は、
前記第１炭化珪素層に第１導電型の不純物をイオン注入する工程と、
前記炭化珪素層付ウェハに対してアニール処理を行って、前記第１炭化珪素層にイオン注入された第１導電型の不純物を活性化させることにより、前記複数の第１導電型不純物領域を形成する工程と
を含む請求項１に記載の炭化珪素半導体素子の製造方法。
【請求項３】
前記工程（Ａ）の後、前記工程（Ｂ）の前に、前記第１炭化珪素層の表面における第１導電型の不純物の濃度を測定することにより、前記複数の第１導電型不純物領域の表面における第１導電型の不純物の濃度分布を導出する工程（Ｃ）をさらに含む請求項１または２に記載の炭化珪素半導体素子の製造方法。
【請求項４】
前記第１炭化珪素層は、前記第１炭化珪素層の表面領域のうち前記複数の第１導電型不純物領域が配置されていない部分に配置された第１導電型のパラメータチェック領域をさらに有しており、
前記工程（Ｃ）において、前記パラメータチェック領域の表面における第１導電型の不純物の濃度を測定し、これに基づいて、前記複数の第１導電型不純物領域の表面における第１導電型の不純物の濃度分布を導出する請求項３に記載の炭化珪素半導体素子の製造方法。
【請求項５】
前記工程（Ａ）は、
前記第１炭化珪素層に第１導電型の不純物をイオン注入する工程と、
前記炭化珪素層付ウェハに対してアニール処理を行って、前記第１炭化珪素層にイオン注入された第１導電型の不純物を活性化させることにより、前記複数の第１導電型不純物領域と前記パラメータチェック領域とを形成する工程と
を含む請求項４に記載の炭化珪素半導体素子の製造方法。
【請求項６】
前記工程（Ｃ）において、前記複数の第１導電型不純物領域の表面における第１導電型の不純物の濃度を測定し、これに基づいて、前記複数の第１導電型不純物領域の表面における第１導電型の不純物の濃度分布を導出する請求項３に記載の炭化珪素半導体素子の製造方法。
【請求項７】
前記工程（Ｂ）において、前記第２炭化珪素層は第２導電型の不純物を含む請求項１から６のいずれかに記載の炭化珪素半導体素子の製造方法。
【請求項８】
前記複数の第１導電型不純物領域のうち前記炭化珪素層付ウェハの中央部に配置された第１導電型不純物領域の表面における第１導電型の不純物の濃度が、前記炭化珪素層付ウェハの周縁部に配置された第１導電型不純物領域の表面における第１導電型の不純物の濃度と異なる請求項１から７のいずれかに記載の炭化珪素半導体素子の製造方法。
【請求項９】
前記工程（Ｂ）において、
前記第２炭化珪素層の厚さが、前記炭化珪素層付ウェハの中央部に配置された前記第１導電型不純物領域および前記炭化珪素層付ウェハの周縁部に配置された前記第１導電型不純物領域のうち表面における第１導電型の不純物の濃度の高い方と接する部分で、表面における第１導電型の不純物の濃度の低い方と接する部分よりも大きくなるように、前記エピタキシャル成長の条件を制御する請求項８に記載の炭化珪素半導体素子の製造方法。
【請求項１０】
前記工程（Ｂ）において、
前記第２炭化珪素層の不純物濃度が、前記炭化珪素層付ウェハの中央部に配置された前記第１導電型不純物領域および前記炭化珪素層付ウェハの周縁部に配置された前記第１導電型不純物領域のうち表面における第１導電型の不純物の濃度の高い方と接する部分で、表面における第１導電型の不純物の濃度の低い方と接する部分よりも高くなるように、前記エピタキシャル成長の条件を制御する請求項８または９に記載の炭化珪素半導体素子の製造方法。
【請求項１１】
前記工程（Ｂ）において、前記エピタキシャル成長させる条件は、前記炭化珪素層付ウェハに供給する原料ガスの流量、前記炭化珪素層付ウェハに供給する炭素量とケイ素量との比、エピタキシャル成長の際の成長室内の圧力、および、エピタキシャル成長の際の前記炭化珪素層付ウェハの温度のうち少なくとも１つを含む、請求項１から１０のいずれかに記載の炭化珪素半導体素子の製造方法。
【請求項１２】
前記工程（Ｃ）において、第１導電型の不純物の濃度の測定を、容量−電圧測定、二次イオン質量分析測定、または比抵抗測定によって行う請求項３から６のいずれかに記載の炭化珪素半導体素子の製造方法。
【請求項１３】
前記炭化珪素ウェハは、２度から１０度のオフ角度を有する（０００１）Ｓｉ面を主面とする４Ｈ−ＳｉＣウェハである請求項１から１２のいずれかに記載の炭化珪素半導体素子の製造方法。
【請求項１４】
前記第１導電型不純物領域はボディ領域であり、前記第２炭化珪素層はチャネル層である請求項１から１３のいずれかに記載の炭化珪素半導体素子の製造方法。
【請求項１５】
前記工程（Ａ）は、
前記第１炭化珪素層に、前記ボディ領域と、前記ボディ領域と隣接する第２導電型のソース領域と、前記ボディ領域内に配置され、前記ボディ領域よりも高い濃度で第１導電型の不純物を含む第１導電型のコンタクト領域とを形成する工程
をさらに含み、前記第１炭化珪素層のうち前記ボディ領域も前記ソース領域も配置されなかった領域は第２導電型のドリフト領域となり、
前記工程（Ｂ）の後で、
前記第２炭化珪素層と接するようにゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ソース領域と接するようにソース電極を形成する工程と、
前記炭化珪素ウェハの前記主面と反対側の面にドレイン電極を形成する工程と
をさらに包含する請求項１４に記載の炭化珪素半導体素子の製造方法。
【請求項１６】
炭化珪素ウェハと、
前記炭化珪素ウェハ上に配置された第１炭化珪素層と、
前記第１炭化珪素層に配置され、第１導電型の不純物を含む複数の第１導電型不純物領域と、
前記第１炭化珪素層の上に、前記複数の第１導電型不純物領域のそれぞれに接して配置された第２炭化珪素層と
を備えた炭化珪素層付ウェハであって、
前記第２炭化珪素層は第２導電型の不純物を含んでおり、
前記複数の第１導電型不純物領域の表面のうち前記第２炭化珪素層と接する部分の第１導電型の不純物の濃度αは、前記複数の第１導電型不純物領域のうち前記炭化珪素層付ウェハの中央部に配置された第１導電型不純物領域と前記炭化珪素層付ウェハの周縁部に配置された第１導電型不純物領域とで異なり、
前記第２炭化珪素層の厚さは、前記炭化珪素層付ウェハの中央部に配置された前記第１導電型不純物領域および前記炭化珪素層付ウェハの周縁部に配置された前記第１導電型不純物領域のうち前記濃度αの高い方と接する部分で、前記濃度αの低い方と接する部分よりも大きい、および／または、
前記第２炭化珪素層の不純物濃度は、前記濃度αの高い方と接する部分で、前記濃度αの低い方と接する部分よりも高い炭化珪素層付ウェハ。
【請求項１７】
前記第１炭化珪素層の表面領域のうち前記第１導電型不純物領域が配置されていない部分に、前記第１導電型不純物領域と同一の不純物を含むパラメータチェック領域をさらに有し、
前記パラメータチェック領域の表面における第１導電型の不純物の濃度は、前記炭化珪素層付ウェハの中央部および周縁部のうち、前記濃度αの高い方の第１導電型不純物領域が配置された方に位置する部分で、前記濃度αの低い方の第１導電型不純物領域が配置された方に位置する部分よりも高い請求項１６に記載の炭化珪素層付ウェハ。
【請求項１８】
前記第１導電型不純物領域はボディ領域であり、
前記第１炭化珪素層は、前記ボディ領域と隣接するように配置された第２導電型のソース領域と、前記ボディ領域内に配置され、前記ボディ領域よりも高い濃度で第１導電型の不純物を含む第１導電型のコンタクト領域と、前記第１炭化珪素層のうち前記ボディ領域も前記ソース領域も配置されなかった領域に位置する第２導電型のドリフト領域とをさらに含み、
前記第２炭化珪素層と接するゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ソース領域と接するように配置されたソース電極と、
前記炭化珪素ウェハの前記主面と反対側の面に設けられたドレイン電極と
をさらに備えた請求項１６または１７に記載の炭化珪素層付ウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体素子の製造方法および炭化珪素層を有するウェハに関する。
【背景技術】
【０００２】
炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップが大きく、絶縁破壊電界強度が高い等の優れた物性を有することから、次世代の低損失パワーデバイス等へ応用されることが期待される半導体材料である。炭化珪素は、立方晶系の３Ｃ−ＳｉＣや六方晶系の６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ等、多くのポリタイプを有する。この中で、実用的な炭化珪素半導体素子を作製するために一般的に使用されているポリタイプは４Ｈ−ＳｉＣである。
【０００３】
金属−絶縁体−半導体電界効果型トランジスタ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＭＩＳＦＥＴ）などの炭化珪素半導体素子は、炭化珪素ウェハおよび炭化珪素ウェハの主面上に形成された炭化珪素エピタキシャル層を用いて形成される。炭化珪素エピタキシャル層は、炭化珪素半導体素子の活性領域となる。炭化珪素ウェハとしては、例えばｃ軸の結晶軸に対し垂直な（０００１）Ｓｉ面にほぼ一致する面を主面とする４Ｈ−ＳｉＣウェハが好適に用いられる。また、通常、１個の炭化珪素ウェハを用いて複数の炭化珪素半導体素子が形成される。
【０００４】
本明細書では、「炭化珪素ウェハ」は、改良レーリー（Ｌｅｌｙ）法や昇華法などにより作製された単結晶ＳｉＣを所定のサイズに切断・研磨して得られた基板を指す。また、炭化珪素ウェハ上に、炭化珪素エピタキシャル層などの炭化珪素層が形成された基板を「炭化珪素層付ウェハ」と称する。「炭化珪素層付ウェハ」は、炭化珪素層が形成された炭化珪素ウェハに複数の炭化珪素半導体素子あるいはその一部が形成された基板も含む。なお、複数の炭化珪素半導体素子が形成された炭化珪素層付ウェハは、その後、所定のチップサイズに切断（ダイシング）され、これにより、複数の炭化珪素半導体素子が互いに分離される。
【０００５】
炭化珪素半導体素子を作製する際には、炭化珪素ウェハ上に形成された炭化珪素エピタキシャル層のうち選択された領域に、作製しようとする半導体素子の種類に応じて、導電型やキャリア濃度が制御された不純物ドープ層が形成される。不純物ドープ層は、例えばＭＩＳＦＥＴではｐ型ボディ領域やｎ+ソース領域として機能する。
【０００６】
不純物ドープ層は、一般に、炭化珪素エピタキシャル層に不純物イオンを注入した後、熱処理（活性化アニール）を行うことによって形成される。活性化アニールを行うことによって、注入された不純物イオンを活性化させるとともに、イオン注入によって発生した炭化珪素エピタキシャル層の結晶性の乱れを回復させることができる。
【０００７】
イオン注入によって発生した結晶性の乱れを回復させる、すなわちＳｉ−Ｃ結合を回復させるためには、シリコン半導体層に対する活性化アニールの温度よりも高い温度で活性化アニールが行われる。炭化珪素のＳｉ−Ｃ結合は、シリコンのＳｉ−Ｓｉ結合よりも共有結合エネルギーが高いので、Ｓｉ−Ｃ結合が切断されると、再度結合するためには、Ｓｉ−Ｓｉ結合よりも高いエネルギーが必要となるからである。従って、炭化珪素エピタキシャル層に不純物ドープ層を形成する際の活性化アニールの温度（以下、単に「アニール温度」と略する）は、例えば１６００℃以上に設定される。
【０００８】
しかしながら、例えば１６００℃以上の高温で活性化アニールを行うと、次のような炭化珪素半導体素子固有の問題が生じる可能性がある。
【０００９】
活性化アニール時に、炭化珪素エピタキシャル層の表面からシリコンが選択的に昇華し、その結果、炭素が炭化珪素エピタキシャル層の表面に残留する。残留した炭素は、カーボンナノチューブ構造やグラフェン構造を構成し、カーボン層となる。カーボン層は必要に応じて除去される。このように、活性化アニールによって、炭化珪素エピタキシャル層の表面部分が消失してしまう。
【００１０】
この問題に対し、活性化アニールによるシリコンの昇華を抑制する方法として、アニール温度を例えば１２００℃以下の低温に設定して活性化アニールを行うことが非特許文献１に開示されている。
【００１１】
なお、特許文献１には、活性化アニールによる炭化珪素エピタキシャル層の表面荒れを抑制するために、炭化珪素エピタキシャル層の表面に、主に炭素より構成されるキャップ層を設け、その状態で活性化アニールを行うことが開示されている。しかしながら、本発明者ら検討したところ、キャップ層を形成して活性化アニールを行っても、炭化珪素エピタキシャル層の表面荒れを抑制できるが、炭化珪素エピタキシャル層表面からのシリコンの選択的な昇華を防ぐことは困難である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００５−２６０２６７号公報
【非特許文献１】Ｊ．Ａ．Ｃｏｏｐｅｒ  ｅｔ  ａｌ．，Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．５７２，３（１９９９）
【発明の概要】
【発明が解決しようとする課題】
【００１３】
非特許文献１に開示された方法によると、１２００℃以下の低い温度領域で活性化アニールを行うので、イオン注入によって乱れた結晶を十分に回復できないおそれがある。このため、炭化珪素半導体素子において、逆バイアス印加時のリーク電流の増大やオン抵抗の増大などの素子特性の劣化が生じる可能性がある。
【００１４】
一方、本発明者が検討した結果、活性化アニールに起因する次のような課題を新たに見出した。
【００１５】
活性化アニール装置として、誘導加熱、抵抗加熱、電子衝突加熱等を利用した装置が一般的に用いられている。例えば１６００℃以上の温度で活性化アニールを行う場合、上記のいずれのアニール装置を使用しても、炭化珪素層付ウェハを均一に加熱することは非常に困難である。このため、炭化珪素層付ウェハの温度は、炭化珪素ウェハの主面に平行な面内（以下、「炭化珪素層付ウェハの面内」または単に「面内」と略する。）において不均一な分布となる。活性化アニール時に炭化珪素エピタキシャル層に上記のような温度分布が生じると、この温度分布に対応して、炭化珪素エピタキシャル層の消失量も面内で不均一な分布を有する。このような消失量の面内分布は、１個の炭化珪素層付ウェハから形成される複数の炭化珪素半導体素子の間で特性がばらつく要因となる。
【００１６】
例えば炭化珪素層付ウェハに複数のＭＩＳＦＥＴを形成する場合、不純物ドープ層であるボディ領域の表面の不純物濃度（ドーパント濃度）に、上記のような面内分布が生じる。ボディ領域の不純物濃度はＭＩＳＦＥＴの閾値電圧に大きな影響を与えることから、ＭＩＳＦＥＴの閾値電圧を面内で均一にすることが極めて困難になる。このため、１枚の炭化珪素ウェハを用いて形成された複数のＭＩＳＦＥＴの間で閾値電圧がばらつき、歩留まりが低下するという課題が生じる。なお、この課題については、図面を参照しながら後で詳述する。
【００１７】
本発明は、上記事情に鑑みてなされたものであり、その目的は、炭化珪素ウェハ上に複数の炭化珪素半導体素子を製造する際に、炭化珪素ウェハの主面に平行な面内における素子特性のばらつきを抑えて、歩留まりを向上させることにある。
【課題を解決するための手段】
【００１８】
本発明の炭化珪素半導体素子の製造方法は、（Ａ）炭化珪素ウェハと、前記炭化珪素ウェハの主面上に配置され、第１導電型の不純物を含む複数の第１導電型不純物領域を有する第１炭化珪素層とを備えた炭化珪素層付ウェハを用意する工程と、（Ｂ）前記第１炭化珪素層の表面に炭化珪素をエピタキシャル成長させることによって、前記複数の第１導電型不純物領域と接するように第２炭化珪素層を形成する工程とを包含し、前記工程（Ｂ）において、前記複数の第１導電型不純物領域の表面における第１導電型の不純物の濃度分布に基づいて、前記炭化珪素ウェハの主面に平行な面内で、前記第２炭化珪素層の厚さ、不純物濃度、またはその両方に分布をもたせるように、エピタキシャル成長させる条件を制御する。
【００１９】
これにより、第１導電型不純物領域の表面の不純物濃度分布に起因して生じる、炭化珪素ウェハの主面に平行な面内における素子特性のばらつきを抑制できるので、炭化珪素半導体素子の歩留まりを向上できる。
【発明の効果】
【００２０】
本発明によると、第１炭化珪素層が形成された炭化珪素層付ウェハにおいて、第１炭化珪素層の表面の不純物濃度分布に起因する素子特性のばらつきを、第１炭化珪素層上にエピタキシャル成長させる第２炭化珪素層の成長条件を制御することによって抑制することができる。このため、炭化珪素半導体素子の歩留まりを向上させ、製造コストを低減できる。
【図面の簡単な説明】
【００２１】
【図１】（ａ）〜（ｇ）は、それぞれ、本発明による第１の実施形態の炭化珪素半導体素子の製造方法を説明する模式的な工程断面図である。
【図２】本発明による第１の実施形態の炭化珪素半導体素子の製造方法を説明するための平面図であり、図１（ｂ）に示す工程に対応する図である。
【図３】（ａ）は、本発明による第１の実施形態におけるボディ領域の表面の不純物濃度分布を例示するグラフであり、（ｂ）は、（ａ）に示す濃度分布に応じて導出したボディ領域上に形成する第２炭化珪素層の不純物濃度の面内分布を示すグラフであり、（ｃ）は、（ａ）および（ｂ）に示す濃度分布によって得られる閾値電圧の面内分布を示すグラフである。
【図４】（ａ）は、第２炭化珪素層を形成する際の原料ガスの供給量と、第２炭化珪素層の不純物濃度および厚さの面内ばらつきの大きさとの相関関係を示すグラフであり、（ｂ）は、原料ガス（ＳｉＨ4）の供給量が１０ｓｃｃｍの場合の、炭化珪素層付ウェハ１の面内における第２炭化珪素層の厚さおよび不純物濃度の分布を示すグラフである。
【図５】（ａ）および（ｂ）は、それぞれ、成長圧力を２００ｍｂａｒおよび１００ｍｂａｒに設定した場合の第２炭化珪素層１１５の厚さの面内分布を示すグラフである。
【図６】本発明による第１の実施形態の製造方法において、第２炭化珪素層のエピタキシャル成長工程を説明するための模式的な断面図である。
【図７】本発明による第１の実施形態の炭化珪素層付ウェハの断面図である。
【図８】本発明による第１の実施形態における他の炭化珪素半導体素子のユニットセルを例示する断面図である。
【図９】（ａ）は、従来の炭化珪素層付ウェハの平面図であり、（ｂ）は、（ａ）に示す炭化珪素層付ウェハに形成された炭化珪素半導体素子のユニットセルの構造を説明するための断面図である。
【図１０】（ａ）および（ｂ）は、従来の炭化珪素半導体素子の課題を説明するための模式図であり、（ａ）は、ｐ型不純物注入領域３０５’の深さ方向の不純物濃度プロファイルの一例を説明するための断面図、（ｂ）は、ｐ型不純物注入領域３０５’に対して活性化アニールを行うことによって得られたボディ領域３０５の表面の不純物濃度を説明するための断面図である。
【発明を実施するための形態】
【００２２】
まず、図面を参照しながら、本発明者が見出した課題をより詳しく説明する。
【００２３】
図９（ａ）は、炭化珪素半導体素子４００が形成された従来の炭化珪素層付ウェハ４０１を例示する平面図である。炭化珪素半導体素子４００は、例えばプレーナ構造を有するＭＩＳＦＥＴである。図９（ｂ）は、ＭＩＳＦＥＴに含まれるユニットセル３００の構成を説明するための断面図である。
【００２４】
炭化珪素層付ウェハ４０１は、例えば直径が３インチ以上の炭化珪素ウェハ３０１と、炭化珪素ウェハ３０１上に形成された複数の炭化珪素半導体素子４００とを備えている。各炭化珪素半導体素子４００は、２次元に配列された複数のユニットセル３００から構成されている。
【００２５】
各ユニットセル３００は、図９（ｂ）に示すように、例えばｎ型の炭化珪素ウェハ３０１と、炭化珪素ウェハ３０１上にエピタキシャル成長によって形成された第１炭化珪素層３１０とを備えている。
【００２６】
第１炭化珪素層３１０には、ｐ型のボディ領域３０５と、ボディ領域３０５に接するように配置され、高濃度でｎ型不純物を含むｎ+型のソース領域３０８とが形成されている。ボディ領域３０５の内部には、ボディ領域３０５よりも高い濃度でｐ型不純物を含むｐ+型のコンタクト領域３０９が形成されている。また、第１炭化珪素層３１０のうちボディ領域３０５およびソース領域３０８以外の領域は、低濃度でｎ型不純物を含むｎ-型のドリフト領域３０２となる。第１炭化珪素層３１０上には、ボディ領域３０５の表面と接するように、ｎ型の第２炭化珪素層（チャネル層）３０７が形成されている。第２炭化珪素層３０７は、エピタキシャル成長によって形成されている。第２炭化珪素層３０７上には、例えば熱酸化によりゲート絶縁膜３１１が形成され、ゲート絶縁膜３１１上にはゲート電極３１３が設けられている。また、ソース領域３０８及びコンタクト領域３０９と接するようにソース電極３１２が設けられている。炭化珪素ウェハ３０１の裏面にはドレイン電極３１４が設けられている。
【００２７】
ユニットセル３００において、ボディ領域３０５、ソース領域３０８およびコンタクト領域３０９は、第１炭化珪素層３１０に対して不純物イオンを注入し、次いで活性化アニールを行うことによって形成された不純物ドープ層である。
【００２８】
活性化アニールは、通常、第１炭化珪素層３１０に不純物イオンを注入した後の炭化珪素層付ウェハ４０１をアニール装置のチャンバ内に設置し、所定の温度まで加熱することによって行われる。このとき、特に３インチ以上の炭化珪素ウェハ３０１を用いる場合、炭化珪素層付ウェハ４０１の面内で温度差が生じ易い。例えば、炭化珪素層付ウェハ４０１の温度が中央部で周縁部よりも高くなる、もしくは、中央部で周縁部よりも低くなる傾向がある。このため、炭化珪素層付ウェハ４０１の面内における温度分布（以下、単に「面内温度分布」と略する）は、炭化珪素層付ウェハ４０１の中心から周縁部に向かうにつれて、温度が高くなる、あるいは低くなるような分布（同心円分布）となる場合が多い。
【００２９】
例えば自公転型のアニール装置を用いて活性化アニールを行うと、面内温度分布は同心円分布になり易い。自公転型のアニール装置のチャンバ内では、例えば、円盤状のホルダーに複数の炭化珪素層付ウェハ４０１を固定し、ホルダーを回転させるとともに、各炭化珪素層付ウェハ４０１もそれぞれ自転させながら、炭化珪素層付ウェハ４０１の加熱を行う。このようなアニール装置では、炭化珪素層付ウェハ４０１の周縁部の方が中央部よりも熱源に近づくために高温になりやすい。ただし、熱源の配置や、熱源からの距離に対する温度勾配によっては、炭化珪素層付ウェハ４０１の中央部の方が周縁部よりも高温になることもある。
【００３０】
前述したように、活性化アニールを行うと、第１炭化珪素層３１０の表面からシリコンが選択的に昇華し、表面層の一部が消失する。第１炭化珪素層３１０の消失量は、アニール温度が高いほど多くなる。従って、活性化アニール時に炭化珪素層付ウェハ４０１に上記のような面内温度分布が生じると、この面内温度分布に対応して、第１炭化珪素層３１０の消失量も面内で分布を生じる。
【００３１】
なお、アニール装置の構造やアニール方法によっては、炭化珪素層付ウェハ４０１の面内温度分布は同心円分布にならない場合がある。例えばアニール装置のチャンバ内で炭化珪素層付ウェハ４０１を自転・公転させないで加熱する場合などには、炭化珪素層付ウェハ４０１の面内温度分布は同心円状になり難い。このような場合でも、面内温度分布は均一にならない可能性が高く、第１炭化珪素層３１０の消失量に不均一な面内分布が生じ得る。
【００３２】
第１炭化珪素層３１０の消失量が面内で分布を生じると、第１炭化珪素層３１０の表面の不純物濃度にばらつきが生じるおそれがある。以下、図面を参照しながら、この理由を説明する。
【００３３】
図１０（ａ）は、第１炭化珪素層３１０にｐ型不純物を注入して得られたｐ型不純物注入領域３０５’の深さ方向の不純物濃度プロファイルを例示する図であり、図１０（ｂ）は、ｐ型不純物注入領域３０５’に対して活性化アニールを行うことによって得られたボディ領域３０５を模式的に示す断面図である。なお、実際には、炭化珪素層付ウェハ４０１の表面領域に複数のボディ領域３０５が間隔を空けて形成されるが、ここでは、簡単のため、炭化珪素層付ウェハ４０１の全体にボディ領域３０５が形成される図を示している。
【００３４】
図１０（ａ）に示すように、ｐ型不純物注入領域３０５’の不純物濃度プロファイルＰは第１炭化珪素層３１０の深さ方向に均一にならない。ｐ型不純物注入領域３０５’の表面領域では、不純物濃度プロファイルＰは、第１炭化珪素層３１０の表面で低く、表面からの深さＤが大きくなるにつれて徐々に高くなる。
【００３５】
ｐ型不純物注入領域３０５’に対して活性化アニールを行うと、図１０（ｂ）に示すように、ボディ領域３０５が得られる。活性化アニールでは、上述したように、第１炭化珪素層３１０の表面部分が消失する。なお、図１０（ａ）に示す不純物濃度プロファイルＰはアニール後も維持される。
【００３６】
図１０（ｂ）に示す例では、炭化珪素層３１０の消失量は、炭化珪素層付ウェハ４０１の面内において、中央部から周縁部に向かって増加している。このため、ボディ領域３０５は、周縁部で中央部よりも薄くなる。
【００３７】
アニール後のｐ型不純物注入領域３０５の不純物濃度プロファイルは均一ではないので、第１炭化珪素層３１０の消失量に応じて、第１炭化珪素層３１０の表面（すなわちボディ領域３０５の表面）における不純物濃度は異なる。この例では、ボディ領域３０５の周縁部では、表面から深さｄ１までの層が消失する結果、不純物濃度はｃ１となる。これに対し、中央部では、表面から深さｄ２（ｄ２＜ｄ１）までの層が消失する結果、不純物濃度ｃ２は、周縁部の不純物濃度ｃ１よりも低くなる。
【００３８】
このように、活性化アニール時に生じる面内温度分布によって、第１炭化珪素層３１０の消失量が炭化珪素層付ウェハの面内で不均一となるので、活性化アニール後の第１炭化珪素層３１０の表面の不純物濃度にも不均一な分布が生じる。これは、１枚の炭化珪素ウェハ３０１に形成された複数の炭化珪素半導体素子４００間で特性がばらつく要因となる。
【００３９】
特に、ボディ領域３０５の表面の不純物濃度はＭＩＳＦＥＴの閾値電圧に大きな影響を与える。ボディ領域３０５の表面の不純物濃度に上記のような分布が生じると、その濃度分布に対応して、炭化珪素ウェハ３０１に形成された複数の炭化珪素半導体素子（ＭＩＳＦＥＴ）４００の間で閾値電圧がばらつく。
【００４０】
このように、従来の炭化珪素半導体素子４００の製造プロセスでは、活性化アニール時の面内温度分布に起因して、炭化珪素ウェハ３０１の面内で閾値電圧にばらつきが生じ、信頼性の低下や歩留の低下を引き起こすおそれがあった。
【００４１】
本発明者は、上記問題を解決する方法を検討する過程で、第１炭化珪素層３１０上にエピタキシャル成長によって第２炭化珪素層３０７を形成する際に、第２炭化珪素層３０７の不純物濃度及び厚さの面内分布を制御することが可能であることを見出した。さらに、第２炭化珪素層３０７の不純物濃度及び厚さの面内分布の制御により、第１炭化珪素層３１０に形成されたボディ領域３０５の表面の不純物濃度のばらつきを補償して、閾値電圧の面内ばらつきを抑制できるという知見を得た。
【００４２】
本発明は、上記知見に基づいてなされたものであり、第１炭化珪素層３１０の表面（例えばボディ領域３０５の表面）の不純物濃度分布に応じて、その上に形成する第２炭化珪素層３０７の厚さおよび濃度に所定の面内分布を故意に生じさせる。これにより、活性化アニール時の面内温度分布に起因する閾値電圧のばらつきを抑制することが可能になる。
【００４３】
（第１の実施形態）
以下、図面を参照しながら、本発明による炭化珪素半導体素子の製造方法の第１の実施形態を説明する。ここでは、第１導電型としてｐ型、第２導電型としてｎ型の導電型を有するＭＩＳＦＥＴを例に説明するが、本実施形態の炭化珪素半導体素子は、第１導電型としてｎ型、第２導電型としてｐ型の導電型を有するＭＩＳＦＥＴであってもよい。
【００４４】
図１（ａ）〜（ｇ）は、それぞれ、本実施形態の炭化珪素半導体素子の製造方法を説明するための工程断面図である。図１では、炭化珪素層付ウェハ１のうち炭化珪素半導体素子が形成される素子形成部Ｒ１、および、素子形成部以外の領域に設けられた測定部Ｒ２の一部をそれぞれ示している。なお、簡単のため、素子形成部Ｒ１に１個のユニットセル、測定部Ｒ２に１個のパラメータチェック領域が形成される工程を図示しているが、素子形成部Ｒ１には複数のユニットセル、測定部Ｒ２には複数のパラメータチェック領域がそれぞれ形成されてもよい。
【００４５】
まず、図１（ａ）に示すように、炭化珪素ウェハ１０１の主面上に、エピタキシャル成長によって第２導電型（ｎ型）の第１炭化珪素層１１０を成長させて、炭化珪素層付ウェハ１を得る。
【００４６】
炭化珪素ウェハ１０１として、例えば、主面が、（０００１）Ｓｉ面から＜１１−２０＞（１１２バー０）方向に約４度のオフ角度がついた直径７５ｍｍの４Ｈ−ＳｉＣウェハを用いることが好ましい。このウェハを用いることにより、６Ｈ−ＳｉＣウェハ等に比べてキャリアの移動度が高い炭化珪素半導体素子を作製することができる。炭化珪素ウェハ１０１はｎ型であり、炭化珪素ウェハ１０１におけるキャリア濃度は、例えば、８×１０18ｃｍ-3程度である。
【００４７】
第１炭化珪素層１１０の形成工程では、まず、エピタキシャル成長前に炭化珪素ウェハ１０１の昇温を行う。この昇温過程では、原料ガスを供給せず、少なくとも水素を含んだ雰囲気で炭化珪素ウェハ１０１を加熱する。炭化珪素ウェハ１０１の温度（ウェハ温度）が、所定の成長温度（ここでは１６００℃）に到達した時点で原料ガスとドーパントガスである窒素の供給を開始する。このようにして、炭化珪素ウェハ１０１の主面上に、例えば、ｎ型キャリア濃度が約５×１０16ｃｍ-3であり、厚さが１０μｍ程度の第１炭化珪素層１１０を形成する。
【００４８】
続いて、図１（ｂ）に示すように、第１炭化珪素層１１０のうち選択された領域にｐ型またはｎ型の不純物イオンを注入することにより、ｐ型不純物注入領域１０５’、１０９’、およびｎ型不純物注入領域１０８’を形成する。
【００４９】
このとき、炭化珪素層付ウェハ１の測定部Ｒ２の一部にも、ｐ型の不純物イオンを注入する。これにより、測定部Ｒ２に、パラメータチェック領域となるｐ型不純物注入領域１１６’が形成される。
【００５０】
具体的には、第１炭化珪素層１１０上にマスクを形成し、マスクの形成されていない領域にｐ型不純物（例えばアルミニウム）イオンを注入して、ボディ領域となるｐ型不純物注入領域１０５’およびパラメータチェック領域となるｐ型不純物注入領域１１６’を形成する。ｐ型不純物注入領域１０５’、１１６’は同じ注入条件で同時に形成される。さらに、第１炭化珪素層１１０のうちｐ型不純物注入領域１０５’に隣接する領域にｎ型不純物（例えば窒素）イオンを注入して、ソース領域となるｎ型不純物注入領域１０８’を形成する。また、ｐ型不純物領域１０５’内に、ｐ型不純物（例えばアルミニウム）イオンを注入し、コンタクト領域となる高濃度ｐ型不純物注入領域１０９’を形成する。
【００５１】
図２は、図１（ｂ）の工程断面図に対応する平面図である。図２に示すように、ここでは、炭化珪素層付ウェハ１の中心、および、互いに直交するＸ、Ｙ方向にそれぞれ延びる２本の直径に沿ってｐ型不純物注入領域１１６’を形成する。ここでは、中心から周縁までの間に１０ｍｍピッチで３箇所のｐ型不純物注入領域１１６’を配置する。各ｐ型不純物注入領域１１６’は、炭化珪素ウェハ１０１の主面に垂直な方向から見て、例えば直径が１ｍｍの円とする。
【００５２】
ｐ型不純物注入領域１１６’の個数や配置は図示する例に限定されないが、炭化珪素層付ウェハ１の中央部から周縁部にかけて、複数のｐ型不純物注入領域１１６’を配置することが好ましい。あるいは、中央部から周縁部まで延びる１個のｐ型不純物注入領域１１６’を形成してもよい。
【００５３】
なお、この例では、ｐ型不純物領域１０５’およびｐ型不純物領域１１６’は、第１炭化珪素層１１０の表面領域に形成されるが、これらの領域は表面領域に形成されなくてもよい。ただし、ｐ型不純物領域１０５’の少なくとも一部およびｐ型不純物領域１１６’の少なくとも一部が、第１炭化珪素層１１０の表面に露出するように配置されることが好ましい。
【００５４】
続いて、第１炭化珪素層１１０の表面にカーボンキャップ層１１７を形成し、この状態で、活性化アニールを行う。アニール温度は例えば１７００℃に設定する。これにより、図１（ｃ）に示すように、不純物注入領域１０５’、１０９’、１０８’は、それぞれ、ボディ領域１０５、コンタクト領域１０９、ソース領域１０８となる。また、ｐ型不純物注入領域１１６’は、パラメータチェック領域１１６となる。第１炭化珪素層１１０のうちボディ領域１０５、コンタクト領域１０９、ソース領域１０８およびパラメータチェック領域１１６の何れも形成されなかった領域はｎ型のドリフト領域１０２となる。この後、カーボンキャップ層１１７を除去する。なお、活性化アニールによって第１炭化珪素層１１０の表面のうちＳｉが昇華し、カーボン層として残った部分は、カーボンキャップ層１１７とともに炭化珪素層付ウェハ１から除去される。
【００５５】
次いで、ボディ領域１０５の表面の不純物濃度の分布（以下、「表面濃度分布」と略す）を求める。ボディ領域１０５の表面濃度分布は、パラメータチェック領域１１６の表面の不純物濃度を測定することによって求めてもよい。濃度の測定は、例えば容量−電圧（ｃａｐａｃｉｔａｎｃｅ−ｖｏｌｔａｇｅ：以下、Ｃ−Ｖと略称する）測定で行う。Ｃ−Ｖ測定によると、非破壊で第１炭化珪素層１１０の表面の不純物濃度を評価できる。
【００５６】
本実施形態では、図１（ｄ）に示すように、水銀プローブＣ−Ｖ測定装置を使用し、Ｃ−Ｖ測定により、各パラメータチェック領域１１６の表面の不純物濃度を評価する。この結果に基づいて、ボディ領域１０５の表面濃度分布を算出する。
【００５７】
水銀プローブＣ−Ｖ測定装置による測定手順を以下に述べる。炭化珪素ウェハ１０１をＣ−Ｖ測定装置のステージに設置する。パラメータチェック領域１１６上に置かれた筒より水銀をパラメータチェック領域１１６に接触させ、炭化珪素ウェハ１０１の裏面との間に高周波バイアス電圧を印加する。この場合の周波数は例えば１００ｋＨｚとする。バイアス電圧を印加することによって、パラメータチェック領域１１６に形成される空乏層により発生した容量を測定する。バイアス電圧を掃引することによってこの空乏層の幅は変化することから、各バイアス電圧における容量を測定することにより、パラメータチェック領域１１６におけるドーパント濃度の深さ方向のプロファイルを導出することが可能となる。
【００５８】
続いて、図１（ｅ）に示すように、第１炭化珪素層１１０の表面に、ｎ型の第２炭化珪素層１１５をエピタキシャル成長により形成させる。ここでは、第２炭化珪素層１１５は、ボディ領域１０５に接するように配置され、チャネル層として機能する。
【００５９】
このとき、ＭＩＳＦＥＴの閾値電圧が炭化珪素層付ウェハ１の面内で均一となるように、上記工程で求めたボディ領域１０５の表面濃度分布を第２炭化珪素層１１５の成長条件にフィードフォワードする。後述するように、第２炭化珪素層１１５の成長条件を調整することによって、炭化珪素層付ウェハ１の面内における第２炭化珪素層１１５の不純物濃度および厚さの面内分布を任意に制御できる。
【００６０】
本実施形態では、ドーパントガスとして窒素を供給することにより、第２炭化珪素層（チャネル層）１１５を形成する。第２炭化珪素層１１５の平均濃度は例えば約１×１０17ｃｍ-3とし、平均厚さは例えば１００ｎｍとする。また、後述するように、原料ガスの供給量や成長圧力などのパラメータを制御することによって、第２炭化珪素層１１５の厚さおよび濃度に、ボディ領域１０５の表面濃度分布に応じた面内分布を故意に生じさせる。
【００６１】
なお、第２炭化珪素層１１５の濃度および厚さの両方に面内分布を生じさせてもよいし、何れか一方のみに面内分布を生じさせてもよい。
【００６２】
この後、図１（ｆ）に示すように、ゲート絶縁膜１１１を形成する。ゲート絶縁膜１１１は、酸化膜、酸窒化膜、またはこれらの膜の積層膜であってもよい。ここでは、ゲート絶縁膜１１１として、例えば、約１１００℃の温度下で第１炭化珪素層１１０の表面を熱酸化することによって熱酸化（ＳｉＯ2）膜を形成する。ゲート絶縁膜１１１の厚さは、例えば、５０ｎｍ程度である。なお、熱酸化膜の代わりに、第１炭化珪素層１１０の上にＣＶＤ法でＳｉＯ2膜を形成してもよい。
【００６３】
最後に、図１（ｇ）に示すように、ゲート電極１１３、ソース電極１１２及びドレイン電極１１４を形成する。ソース電極１１２及びドレイン電極１１４は、それぞれ、電子ビーム（ＥＢ）蒸着装置を用いてソース領域１０８及び炭化珪素ウェハ１０１の裏面にＮｉを蒸着し、続いて加熱炉を用いて、例えば、１０００℃程度で加熱することによって形成される。ソース電極１１２はソース領域１０８およびコンタクト領域１０９とオーミック接合を形成しており、また、ドレイン電極１１４は炭化珪素ウェハ１０１とオーミック接合を形成している。ゲート電極１１３は、例えば、ＬＰＣＶＤ（ｌｏｗ  ｐｒｅｓｓｕｒｅ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）装置を用いて、ゲート絶縁膜１１１上にリンドープポリシリコン（ｐｏｌｙ−Ｓｉ膜）を堆積することによって形成することができる。
【００６４】
以上の工程により、炭化珪素層付ウェハ１に複数の炭化珪素半導体素子が形成される。図示しないが、この後、炭化珪素層付ウェハ１の素子形成部Ｒ１を素子ごとに切断する。これにより、複数の炭化珪素半導体素子（チップ）を得る。
【００６５】
＜ボディ領域１０５の表面濃度分布の評価方法＞
上記方法では、ボディ領域１０５の表面濃度分布を評価する方法として、水銀プローブによるＣ−Ｖ測定を行っているが、代わりに二次イオン質量分析（ＳＩＭＳ）を行うこともできる。ＳＩＭＳでは、Ａｒイオンのスパッタリングによって第１炭化珪素層１１０の表面を除去しながら、質量分析によりＳｉＣ結晶中の不純物の濃度を測定する。
【００６６】
しかしながら、ＳＩＭＳを用いると、第１炭化珪素層１１０の表面を除去しながら不純物の濃度測定を行うために、第１炭化珪素層１１０の表面を破壊してしまう。従って、この方法を用いる場合には、炭化珪素層付ウェハ１の測定部Ｒ２に、ＳＩＭＳによる測定用の領域（パッド）を予め作製しておくことが好ましい。測定用の領域は、パラメータチェック領域１１６と同様の構造を有してもよい。
【００６７】
これによって、第１炭化珪素層１１０の表面のうち素子形成領部Ｒ１に位置する部分を壊すことなく、ボディ領域１０５の表面濃度分布を評価することができる。
【００６８】
その他の評価方法として、ボディ領域１０５の表面の比抵抗を測定する方法がある。この方法では、ボディ領域１０５またはパラメータチェック領域１１６の表面の不純物濃度（表面濃度）を直接測定せず、ボディ領域１０５またはパラメータチェック領域１１６の表面の比抵抗を測定する。次いで、予め求めておいた表面濃度と比抵抗との相関関係に基づいて、比抵抗の測定結果から、その領域の表面濃度を導出できる。
【００６９】
なお、比抵抗を測定する方法のように非破壊の測定を行う場合には、ボディ領域１０５の表面を直接測定することができるので、炭化珪素層付ウェハ１にパラメータチェック領域１１６を形成しなくてもよい。
【００７０】
また、予備実験によって、活性化アニールの条件とボディ領域１０５の表面濃度分布との相関関係を予め求めておいてもよい。この場合には、濃度測定を行うことなく、活性化アニールの条件と、予め求めておいた相関関係とに基づいて表面濃度分布を導出できる。
【００７１】
＜第２炭化珪素層１１５の濃度、厚さの面内分布の導出＞
次いで、図３を参照しながら、第２炭化珪素層１１５のエピタキシャル成長条件を決定する手順を説明する。
【００７２】
図３（ａ）は、上記方法において、水銀プローブＣ−Ｖ測定装置によるパラメータチェック領域１１６の表面の不純物濃度の測定結果から導出されたボディ領域１０５の表面濃度分布を例示する図である。ボディ領域１０５の表面濃度は、例えば、アニール時の面内温度分布に起因して同心円分布を有する。この例では、ボディ領域１０５の表面濃度が、炭化珪素層付ウェハ１の中央部から周縁部に向かって高くなるような分布を有することがわかる。
【００７３】
図３（ａ）に示す表面濃度分布から、炭化珪素層付ウェハ１の面内でＭＩＳＦＥＴの閾値電圧のばらつきを抑制するための第２炭化珪素層１１５の濃度、厚さまたはその両方の面内分布を導出する。
【００７４】
第２炭化珪素層１１５の濃度が高いほど、第２炭化珪素層１１５の抵抗が小さくなるので閾値電圧が低くなり、第２炭化珪素層１１５の濃度が低いほど閾値電圧は高くなる。また、第２炭化珪素層１１５が厚いほど、第２炭化珪素層１１５内に空乏層が広がりにくくなるので、閾値電圧が低くなり、第２炭化珪素層１１５が薄いほど閾値電圧は高くなる。
【００７５】
従って、ボディ領域１０５が図３（ａ）に示す表面濃度分布を有する場合、第２炭化珪素層１１５の厚さを面内で略一定とすると、第２炭化珪素層１１５の不純物濃度は、中央部から周縁部に向かって高くなるような面内分布を有すればよい。図３（ｂ）は、ボディ領域１０５の表面濃度分布から導出した第２炭化珪素層１１５の濃度の面内分布を例示する図である。図示するような濃度分布を有する第２炭化珪素層１１５を形成すると、図３（ｃ）に示すように、ＭＩＳＦＥＴの閾値電圧を面内で略均一にすることができる。
【００７６】
一方、第２炭化珪素層１１５の不純物濃度を面内で略一定とし、第２炭化珪素層１１５の厚さに、閾値電圧のばらつきを抑えるような面内分布を持たせてもよい。その場合には、第２炭化珪素層１１５の厚さは、中央部から周縁部に向かって大きくなるような面内分布を有すればよい（図示せず）。さらに、第２炭化珪素層１１５の不純物濃度および厚さの両方に分布を持たせることによって、閾値電圧のばらつきを抑えることも可能である。
【００７７】
第２炭化珪素層１１５の厚さ、不純物濃度およびその両方の面内分布のうち何れを制御するかは、ボディ領域１０５の表面濃度分布に応じて適宜選択してもよい。例えば、ボディ領域１０５の表面の不純物濃度が中央部と周縁部との間で１０倍以上異なる場合には、第２炭化珪素層１１５の濃度および厚さの両方の面内分布を制御することが好ましい。
【００７８】
第２炭化珪素層１１５の濃度および厚さのうち一方のみを制御する場合、通常は、第２炭化珪素層１１５の濃度の面内分布を制御する方が、閾値電圧の面内分布の均一化には効果的である。ただし、ボディ領域１０５の表面濃度分布における濃度差が小さい（例えば３％以下）ときには、第２炭化珪素層１１５の厚さの面内分布を制御する方が、より厳密な制御が可能であるので好ましい場合がある。
＜第２炭化珪素層１１５の成長条件のフィードフォワード方法＞
次いで、再び図１を参照しながら、第２炭化珪素層１１５の成長条件にフィードフォワードする際の手順について以下に述べる。
【００７９】
まず、図１（ｄ）に示す工程において、１３個のパラメータチェック領域１１６の表面の不純物濃度を測定した後、その結果に基づいて、ボディ領域１０５の表面濃度分布がどの程度であるかを算出する。
【００８０】
次いで、ボディ領域１０５の表面濃度分布の程度により、第２炭化珪素層１１５の濃度および厚さのどちらを制御するのかを決定する。ボディ領域１０５の表面濃度分布が大きい場合（例えばボディ領域１０５の平均不純物濃度に対する濃度のばらつき：±５０％以上）には、第２炭化珪素層１１５の濃度および厚さの両方を制御することもできる。
【００８１】
続いて、ＭＩＳＦＥＴの閾値電圧が、面内で基準値および基準範囲を満たすように、第２炭化珪素層１１５の不純物濃度および／または厚さの面内分布を導出する。そして、導出した面内分布が得られるように、成長パラメータ及び成長条件を決定する。
【００８２】
この後、図１（ｅ）に示す工程において、フィードフォワードされた成長条件を適用して第２炭化珪素層１１５を形成する。
【００８３】
なお、算出されたボディ領域１０５の表面濃度分布が略均一である場合もある。その場合には、第１炭化珪素層１１５の不純物濃度および厚さが面内で略均一となるような成長条件を選択する。
【００８４】
第２炭化珪素層１１５の成長条件のフィードフォワードにより、ボディ領域１０５の表面濃度分布に基づいて、第２炭化珪素層１１５の厚さや不純物濃度に所定の面内分布を持たせることが可能になる。従って、炭化珪素層付ウェハ１に形成される複数の炭化珪素半導体素子（ＭＩＳＦＥＴ）の閾値電圧を所定の範囲内に制御できる。ここでいう「所定の範囲内」とは、ＭＩＳＦＥＴの閾値電圧の設計された値（基準値）に対するばらつきが基準範囲以内（例えば±５％以内）であることを指す。
【００８５】
このように、本実施形態の方法によって炭化珪素半導体素子を作製すると、閾値電圧のばらつきを大幅に低減することができ、閾値電圧の面内分布を基準範囲内に抑えることができる。従って、炭化珪素の優れた物性から期待される優れた電気特性を有する炭化珪素半導体素子を、高い歩留まりで製造することが可能になる。
【００８６】
＜第２炭化珪素層１１５の不純物濃度および厚さの面内分布の制御方法＞
以下、エピタキシャル成長によって第２炭化珪素層１１５を形成する際の条件（成長条件）と第２炭化珪素層１１５の不純物濃度（ここでは、ｎ型の不純物の濃度）および厚さとの相関関係を説明する。なお、以下に説明する相関関係を表１にまとめて示す。
【００８７】
（原料ガスの供給量の制御）
本発明者は、成長条件を異ならせて第２炭化珪素層１１５を形成し、その不純物濃度および厚さの面内分布を調べた。この結果から、原料ガスの供給量を制御することによって、第２炭化珪素層１１５の厚さを面内で均一に保ったまま、第２炭化珪素層１１５の不純物濃度に所望の面内分布を持たせることができることを見出した。
【００８８】
図４（ａ）は、第２炭化珪素層１１５を形成する際の原料ガスの供給量と、第２炭化珪素層１１５の不純物濃度および厚さの面内ばらつきとの相関関係を示すグラフである。横軸は、原料ガスであるＳｉ源ガス（ＳｉＨ4）の供給量、縦軸は第２炭化珪素層１１５の不純物濃度および厚さの面内ばらつきと第２炭化珪素層１１５の成長速度とを表している。
【００８９】
このグラフから明らかなように、原料ガスの供給量を減少させると、第２炭化珪素層１１５の不純物濃度の面内ばらつきが大きくなる。これに対し、第２炭化珪素層１１５の厚さの面内ばらつきは、原料ガスの供給量に大きく依存せず略一定（例えば面内ばらつき：±５％以下）である。
【００９０】
また、図４（ｂ）は、Ｓｉ源ガス（ＳｉＨ4）の供給量が１０ｓｃｃｍの場合の、炭化珪素層付ウェハ１の中心からの距離における第２炭化珪素層の厚さおよび不純物濃度を示すグラフである。この例では、第２炭化珪素層１１５の不純物濃度（窒素濃度）は、炭化珪素層付ウェハ１の中心で低く、周縁部に向かうにつれて高くなることがわかる。
【００９１】
図４（ａ）および（ｂ）に示す結果から、次のような成長メカニズムが考えられる。
【００９２】
Ｓｉ源ガスの供給量を増加させると、低温（約６００℃）で分解するＳｉ源ガスが、炭化珪素層付ウェハ１の中央部まで到達しやすくなる。これに対し、Ｃ源ガスは、炭化珪素層付ウェハ１の面内で略均一に供給される。このため、炭化珪素層付ウェハ１の周縁部のみでなく中央部においても、Ｓｉ源ガスの量のＣ源ガスの量に対する割合が高くなる。この結果、第１炭化珪素層１１０の表面に到達する原料ガスの供給量比（Ｃ／Ｓｉ比）の面内分布が小さくなる。ＳｉＣのエピタキシャル成長時に、不純物である窒素はＣサイトに取り込まれるが、原料ガスの供給量比（Ｃ／Ｓｉ比）が面内で略一定となれば、窒素の濃度分布も面内で略一定となる。
【００９３】
一方、原料ガスの供給量が小さくなると、Ｓｉ源ガスは炭化珪素層付ウェハ１の中央部まで到達しにくくなる。このため、炭化珪素層付ウェハ１の中央部では、原料ガスの供給量比（Ｃ／Ｓｉ比）が周縁部よりも大きくなる。原料ガスの供給比がこのように面内で分布を有すると、Ｃサイトに取り込まれる窒素の濃度も面内で分布を有する。このため、図４（ｂ）に示すように、第２炭化珪素層１１５の窒素の濃度（不純物濃度）は、炭化珪素層付ウェハ１の中央部で周縁部よりも高くなる。
【００９４】
なお、Ｓｉ源ガスの供給量の代わりに、あるいはＳｉ源ガスの供給量に加えて、Ｃ源ガスの供給量を調整することによって、炭化珪素層付ウェハ１の面内における原料ガスの供給比を制御してもよい。
【００９５】
このように、原料ガスの供給量を制御することによって、第２炭化珪素層１１５の厚さを一定に保ったまま、第２炭化珪素層１１５の不純物濃度の面内分布を独立して制御できる。
【００９６】
第２炭化珪素層１１５の不純物濃度は、第２炭化珪素層１１５の厚さよりも、ＭＩＳＦＥＴの閾値電圧に大きな影響を与える。従って、ボディ領域１０５の表面濃度分布が大きい（例えば濃度の面内ばらつき：±３％以上）場合には、第２炭化珪素層１１５の濃度の面内分布を制御することが好ましい。
【００９７】
（エピタキシャル成長時の圧力）
本発明者は、さらに、エピタキシャル成長の際の成長室内の圧力（成長圧力）によって、第２炭化珪素層１１５の厚さの面内分布を制御できることを見出した。
【００９８】
図５（ａ）および（ｂ）は、それぞれ、成長圧力を２００ｍｂａｒおよび１００ｍｂａｒに設定した場合の第２炭化珪素層１１５の厚さの面内分布を示すグラフである。グラフの縦軸は第２炭化珪素層１１５の厚さ、横軸は炭化珪素層付ウェハ１の中心からの距離を表している。成長圧力以外の第２炭化珪素層１１５の形成条件は全て同一である。
【００９９】
このグラフから、成長圧力を変えることによって、第２炭化珪素層１１５の濃度および厚さの面内分布を制御できることが分かる。この理由を以下に説明する。
【０１００】
図６は、エピタキシャル成長工程を説明するための模式的な断面図である。図６に示すように、エピタキシャル成長工程では、チャンバ（成長室）内に設置されたホルダー５０１上に、炭化珪素層付ウェハ１を固定し、炭化珪素層付ウェハ１（第１炭化珪素層１１０）の表面に原料ガスを供給する。このとき、炭化珪素層付ウェハ１の表面の上方に、原料ガス（例えばＳｉＨ4、Ｃ3Ｈ8）の気相反応が生じる気相反応層５０２が形成される。また、炭化珪素層付ウェハ１と気相反応層５０２との界面には、よどみ層（拡散層）５０４が形成される。ＳｉやＣを含む反応種は、気相反応層５０２から、よどみ層５０４を拡散して、炭化珪素層付ウェハ１の表面に達する。
【０１０１】
エピタキシャル成長工程では、成長圧力によって、よどみ層５０４の厚さが変化する。具体的には、成長圧力が高い（例えば２００ｍｂａｒ以上）場合には、よどみ層５０４が炭化珪素層付ウェハ１の中央部よりも周縁部で厚くなる。成長圧力が低い（例えば５０ｍｂａｒ以下）場合には、よどみ層５０４は炭化珪素層付ウェハ１の周縁部よりも中央部で厚くなる。この理由を以下に説明する。
【０１０２】
本実施例では、エピタキシャル成長室の中央部から原料ガスを供給するため、成長室内の中央部と周縁部とでは原料ガスの流速が異なる。成長圧力が低い場合には、ガスの流速が成長室中央部で大きく周縁部に向かって小さくなるために、よどみ層５０４の厚さが中央部で厚く周縁部で薄くなる。成長室内で自転している炭化珪素層付ウェハ１からみると、原料ガスの流速は、炭化珪素層付ウェハ１の中央部で周縁部よりも高いので、よどみ層５０４は炭化珪素層付ウェハ１の中央部で周縁部よりも厚くなる。一方、成長圧力が高い場合には、ガスの流速が成長室中央部と周縁部での差が小さくなり、自転している炭化珪素層付ウェハ１からみると、原料ガスの流速は、炭化珪素層付ウェハ１の周縁部で中央部よりも高くなる。このため、よどみ層５０４は炭化珪素層付ウェハ１の中心部よりも周縁部で厚くなる。
【０１０３】
よどみ層５０４の厚さが上記のような分布を有すると、形成されるエピタキシャル膜（第２炭化珪素層１１５）の厚さや不純物濃度にも分布が生じる。よどみ層５０４が厚い領域では、薄い領域と比べて、その下の第１炭化珪素層１１０表面に供給される原料の量が多くなる。このため、エピタキシャル膜の厚さは大きくなる。また、よどみ層５０４の厚い領域では、エピタキシャル膜の成長速度が高くなるので、不純物濃度は低くなる。
【０１０４】
このように、成長圧力を制御することによって、よどみ層５０４の厚さに面内分布を生じさせ、その結果、第２炭化珪素層１１５の厚さおよび不純物濃度の面内分布を制御することが可能になる。
【０１０５】
（エピタキシャル成長時の速度）
エピタキシャル成長の際に、不純物を含むガス（例えば窒素ガス）の供給量が一定であれば、エピタキシャル成長の速度（成長速度）が高くなると、ＳｉＣ結晶に取り込まれる不純物の量が少なくなるので、第２炭化珪素層（チャネル層）となるエピタキシャル膜の不純物濃度は低くなる。逆に、成長速度が低いと、窒素はＳｉＣ結晶に取り込まれやすくなるので、エピタキシャル膜の不純物濃度は高くなる。
【０１０６】
従って、エピタキシャル成長条件を制御して、炭化珪素層付ウェハ１の面内で成長速度に不均一な分布を持たせると、第２炭化珪素層１１５の不純物濃度を面内で異ならせることが可能になる。
【０１０７】
（その他の成長条件）
原料ガスの供給量や成長圧力以外の成長パラメータを制御することもできる。例えば、表１に示すように、成長温度や原料ガスの供給量比（Ｃ／Ｓｉ比）を制御することによって、第２炭化珪素層１１５の厚さや不純物濃度の面内分布を制御してもよい。
【０１０８】
エピタキシャル成長工程において、炭化珪素層付ウェハ１の面内でエピタキシャル成長時の温度（成長温度）が勾配を有するように、炭化珪素層付ウェハ１を加熱してもよい。例えば、成長温度を高く（例えば１７００℃以上）設定し、自公転させながら炭化珪素層付ウェハ１を加熱すると、炭化珪素層付ウェハ４０１の周縁部で中央部よりも温度が高くなる。炭化珪素層付ウェハ１のうち成長温度の高い部分では、低い部分よりも、エピタキシャル膜の成長速度を高めることができるので、成長速度に所望の面内分布を持たせることができる。前述したように、成長速度が高いほど、第２炭化珪素層１１５の厚さが大きくなるとともに、不純物濃度が低くなる。
【０１０９】
なお、ボディ領域１０５の表面濃度分布が同心円状ではない場合でも、成長パラメータを制御することによって、第２炭化珪素層１１５の厚さおよび不純物濃度に、ボディ領域１０５の表面濃度分布に応じた面内分布を生じさせればよい。例えば、ボディ領域１０５の表面の不純物濃度が、炭化珪素層付ウェハ４０１の一方の端部Ａから他方に端部Ｂに向かって高くなるような分布を有するときには、第２炭化珪素層１１５が端部Ｂで端部Ａよりも厚くなるように、成長パラメータを制御してもよい。
【０１１０】
【表１】
2012094648.tif 000003
【０１１１】
＜炭化珪素半導体素子が形成された炭化珪素層付ウェハの構造＞
本実施形態の方法を用いて炭化珪素半導体素子が形成された炭化珪素層付ウェハ１の構造の一例を図７に示す。
【０１１２】
図７に示すように、本実施形態の炭化珪素層付ウェハ１は、素子形成部Ｒ１と、素子形成部Ｒ１以外の領域に設けられた測定部Ｒ２とを有している。素子形成部Ｒ１には、複数のユニットセル１００が形成され、測定部Ｒ２には複数のパラメータチェック領域１１６が形成されている。図７では、ユニットセル１００およびパラメータチェック領域１１６をそれぞれ１個ずつ示す。
【０１１３】
各ユニットセル１００は、炭化珪素ウェハ１０１と、炭化珪素ウェハ１０１上に形成され、第１導電型の不純物を含む第１導電型不純物領域を有する第１炭化珪素層１１０と、第１炭化珪素層１１０の表面に形成され、炭化珪素から構成された第２炭化珪素層１１５とを備えている。第１炭化珪素層１１０および第２炭化珪素層１１５はエピタキシャル成長によって形成されている。第２炭化珪素層１１５は、第２導電型の不純物を含んでいる。
【０１１４】
第１炭化珪素層１１０には、第１導電型不純物領域として、複数のボディ領域１０５が形成されている。第２炭化珪素層１１５は各ボディ領域１０５の表面と接するように形成されている。
【０１１５】
第１炭化珪素層１１０には、また、ボディ領域１０５と隣接するように、第２導電型の不純物を含むソース領域１０８が形成されている。ここでは、第１炭化珪素層１１０の表面において、ソース領域１０８はボディ領域１０５に包囲されている。各ボディ領域１０５内には、ボディ領域１０５と接し、かつ、ボディ領域１０５よりも高濃度で第１導電型の不純物を含むコンタクト領域１０９が形成されている。
【０１１６】
第２炭化珪素層１１５は、ボディ領域１０５の一部と接し、かつ、ボディ領域１０５の一部を跨いで、ソース領域１０８およびドリフト領域１０２と接するように配置されている。
【０１１７】
第２炭化珪素層１１５の上には、ゲート絶縁膜１１１を介してゲート電極１１３が設けられている。また、第１炭化珪素層１１０の上には、ソース領域１０８およびコンタクト領域１０９に接するソース電極１１２が設けられている。ソース電極１１２は、層間絶縁膜１１７に形成されたコンタクトホール内で電極配線層１１８に接続されている。さらに、炭化珪素ウェハ１０１の裏面（主面と反対側の面）にはドレイン電極１１４が設けられている。
【０１１８】
一方、炭化珪素層付ウェハ１のうち炭化珪素半導体素子が形成されない部分（測定部Ｒ２）には、パラメータチェック領域１１６が配置されている。パラメータチェック領域１１６は、ボディ領域１０５と同一の注入工程および活性化アニール工程によって形成されており、同一の不純物を含んでいる。活性化アニールによる炭化珪素の消失量が略等しければ、これらの領域の深さ方向における不純物の濃度プロファイルは略同じになる。
【０１１９】
この例では、ボディ領域１０５の表面のうち第２炭化珪素層１１５と接する部分の第１導電型の不純物の濃度（表面濃度）は、炭化珪素層付ウェハ１の中央部よりも周縁部で高い。また、第２炭化珪素層１１５における第２導電型の不純物の濃度は、炭化珪素層付ウェハ１の中央部よりも周縁部で高い。代わりに、あるいは、これに加えて、第２炭化珪素層１１５は、炭化珪素層付ウェハ１の中央部よりも周縁部で厚くてもよい。これにより、第２炭化珪素層１１５の厚さまたは不純物濃度の面内分布によって、ボディ領域１０５の表面濃度の分布に起因する素子特性の面内ばらつきを抑制できる。
【０１２０】
本実施形態では、炭化珪素層付ウェハ１の周縁部に位置するボディ領域１０５の表面濃度は、炭化珪素層付ウェハ１の中央部に位置するボディ領域１０５の表面濃度と異なっている。例えば、本実施形態におけるボディ領域１０５の表面濃度は同心円状の分布を有していてもよい。
【０１２１】
炭化珪素層付ウェハ１の中央部に位置するボディ領域１０５の表面濃度が、炭化珪素層付ウェハ１の周縁部に位置するボディ領域１０５の表面濃度よりも高い場合、第２炭化珪素層１１５における第２導電型の不純物の濃度は、炭化珪素層付ウェハ１の周縁部よりも中央部で高くなる分布を有する。代わりに、あるいは、これに加えて、第２炭化珪素層１１５は、炭化珪素層付ウェハ１の周縁部よりも中央部で厚くてもよい。このような構成でも、上記と同様の効果が得られる。
【０１２２】
このように、炭化珪素層付ウェハ１の周縁部に位置するボディ領域１０５の表面濃度と、炭化珪素層付ウェハ１の中央部に位置するボディ領域１０５の表面濃度とが異なっている場合には、第２炭化珪素層１１５のうち表面濃度の高い方のボディ領域１０５と接する部分を、表面濃度の低い方のボディ領域１０５と接する部分よりも厚くすればよい。あるいは、第２炭化珪素層１１５のうち表面濃度の高い方のボディ領域１０５と接する部分の不純物濃度を、表面濃度の低い方のボディ領域１０５と接する部分の不純物濃度よりも高く設定すればよい。第２炭化珪素層１１５の厚さおよび不純物濃度の少なくとも一方が上記のような分布を有していれば、本願発明の効果を得ることができる。
【０１２３】
炭化珪素層付ウェハ１のうち炭化珪素半導体素子が形成されない部分（測定部Ｒ２）に、ボディ領域１０５と同一の不純物を含む第１導電型のパラメータチェック領域１１６が形成されていてもよい。パラメータチェック領域１１６の表面の不純物濃度は、炭化珪素層付ウェハ１の中央部および周縁部のうち表面濃度の高いボディ領域１０５が配置された方に位置する部分で、表面濃度の低いボディ領域１０５が配置された方に位置する部分よりも高くなる。従って、パラメータチェック領域１１６の表面の不純物濃度を測定することによって、ボディ領域１０５の表面に測定によるダメージを与えることなく、ボディ領域１０５の表面濃度分布を求めることができる。
【０１２４】
本実施形態では、第１炭化珪素層１１０の表面領域のうち複数のボディ領域１０５が形成されていない領域に、複数のパラメータチェック領域１１６が配置されている。パラメータチェック領域１１６は少なくとも炭化珪素層付ウェハ１の中央部と周縁部とに配置されることが好ましい。パラメータチェック領域１１６の表面濃度は、ボディ領域１０５の表面濃度と同様の分布を有する。
【０１２５】
図１を参照しながら前述した製造方法では、炭化珪素半導体素子として、プレーナ構造を有する蓄積チャネル型のＭＩＳＦＥＴを製造しているが、トレンチ構造を有するＭＩＳＦＥＴを製造してもよい。
【０１２６】
図８は、トレンチ構造を有する蓄積チャネル型のＭＩＳＦＥＴのユニットセル２００を例示する断面図である。簡単のため、図７と同様の構成要素には同じ参照符号を付し、説明を省略する。
【０１２７】
トレンチ構造を有するＭＩＳＦＥＴでは、第２導電型のソース領域１０８は、第１炭化珪素層１１０の表面領域に配置されており、ボディ領域１０５はソース領域１０８の下方に、ソース領域１０８に接して形成されている。コンタクト領域１０９は、ボディ領域１０５内に配置され、ボディ領域１０５と電気的に接続されている。ドリフト領域１０２は、ボディ領域１０５と炭化珪素ウェハ１０１との間に配置されている。
【０１２８】
また、第１炭化珪素層１１０には、ソース領域１０８およびボディ領域１０５を貫通し、ドリフト領域１０２に達するトレンチ１２０が形成されている。トレンチ１２０内には、ドリフト領域１０２、ボディ領域１０５およびソース領域１０８と接するように第２炭化珪素層１１５が形成されている。第２炭化珪素層１１５の上には、ゲート絶縁膜１１１およびゲート電極１１３がこの順で設けられている。その他の構成は、図７に示す構成と同様である。
【０１２９】
炭化珪素ウェハ１０１を用いてトレンチ構造を有するＭＩＳＦＥＴを製造する場合でも、ボディ領域１０５の表面のうち第２炭化珪素層１１５と接する部分、すなわちトレンチ１２０の側壁部分の濃度分布に応じて、第２炭化珪素層１１５の厚さまたは不純物濃度の面内分布を制御する。これにより、図１に示す方法と同様の効果が得られる。また、図示していないが、図７に示す構成と同様に、炭化珪素層付ウェハのうち炭化珪素半導体素子が形成されない部分に、パラメータチェック領域を形成してもよい。
【０１３０】
本実施形態は、第１導電型不純物領域を含む第１炭化珪素層と、その表面にエピタキシャル成長によって形成された、第２導電型の不純物を含む第２炭化珪素層とを備えた炭化珪素半導体素子の製造方法に広く適用できる。これにより、第１導電型不純物領域の表面の不純物の濃度分布に基づいて、第２炭化珪素層の厚さおよび／または不純物濃度の面内分布を制御できるので、素子特性の面内ばらつきを抑制でき、歩留まりを向上できる。
【０１３１】
本実施形態の炭化珪素半導体素子の製造方法は、上記方法に限定されない。上記方法では、イオン注入および活性化アニールによって第１導電型不純物領域を形成したが、代わりに、他の方法（例えばＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｌａｓｓ）による固相拡散法など）を用いてもよい。また、活性化アニール以外の方法で、第１導電型不純物領域の表面濃度分布が不均一になる場合にも、本実施形態を適用できる。さらに、上記方法では、第２炭化珪素層として、第１導電型不純物領域とは異なる導電型を有するエピタキシャル層を形成したが、第２炭化珪素層および第１導電型不純物領域の導電型は同じであってもよい。
【０１３２】
本実施形態における炭化珪素半導体素子は、プレーナ構造またはトレンチ構造の縦型ＭＩＳＦＥＴに限定されない。例えば、炭化珪素ウェハの主面上にソース電極及びドレイン電極が配置された横型ＭＩＳＦＥＴであってもよい。あるいは、ダイオード、接合型電界効果トランジスタ（Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＪＦＥＴ）等であってもよい。さらに、第１炭化珪素層１１０と異なる導電型の炭化珪素ウェハを用いて絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）を製造することもできる。
【産業上の利用可能性】
【０１３３】
本発明によると、炭化珪素ウェハを用いて炭化珪素半導体素子を製造する方法において、炭化珪素層付ウェハの主面に平行な面内における素子特性のばらつきを抑制することができる。これにより、炭化珪素半導体素子を高い歩留まりで製造できる。
【０１３４】
本発明は、低損失が要求されるパワー半導体素子に適用すると有利である。特に、直径が３インチ以上の炭化珪素ウェハを用いた、ＭＩＳＦＥＴ、ＩＧＢＴ、ＪＦＥＴ、ダイオードなどの炭化珪素半導体素子の製造に好適に適用される。
【符号の説明】
【０１３５】
１０１、３０１  炭化珪素ウェハ
１１０、３１０  第１炭化珪素層
１０２、３０２  ドリフト領域
１０５、３０５  ボディ領域
１０８、３０８  ソース領域
１０９、３０９  コンタクト領域
１１１、３１１  ゲート絶縁膜
１１２、３１２  ソース電極
１１３、３１３  ゲート電極
１１４、３１４  ドレイン電極
１１５、３０７  第２炭化珪素層（チャネル層）
１００、２００、３００  ＭＩＳＦＥＴのユニットセル
４００          炭化珪素半導体素子（ＭＩＳＦＥＴ）
【図１】
2012094648.tif 000004
【図２】
2012094648.tif 000005
【図３】
2012094648.tif 000006
【図４】
2012094648.tif 000007
【図５】
2012094648.tif 000008
【図６】
2012094648.tif 000009
【図７】
2012094648.tif 000010
【図８】
2012094648.tif 000011
【図９】
2012094648.tif 000012
【図１０】
2012094648.tif 000013