(57)【要約】【課題】高い膜密度を保ちつつ結晶性を高くした微結晶シリコン膜の作製方法を提供する。【解決手段】本発明の微結晶シリコン膜の作製方法は、絶縁膜５５上に、第１の条件により混相粒５７ａを有する第１の微結晶シリコン膜５７をプラズマＣＶＤ法で形成し、その上に、第２の条件により第２の微結晶シリコン膜５９をプラズマＣＶＤ法で形成する。第１の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下とする条件であり、第１の条件における原料ガスの供給は、堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈したガスの供給と、当該ガスの堆積性気体の流量より低く、且つ絶縁膜上へのシリコンの堆積より絶縁膜上に堆積したシリコンのエッチングが優位となる堆積性気体の流量にしたガスの供給を交互に行うものである。【選択図】図１
2012089708.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜上に、第１の条件によりシリコン結晶子及びアモルファスシリコンを含む混相粒を有する第１の微結晶シリコン膜をプラズマＣＶＤ法で形成し、
前記第１の微結晶シリコン膜上に、第２の条件により第２の微結晶シリコン膜をプラズマＣＶＤ法で形成する作製方法であって、
前記第１の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下とする条件であり、
前記第１の条件における原料ガスの供給は、前記堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈したガスの供給と、当該ガスの前記堆積性気体の流量より低く、且つ前記絶縁膜上へのシリコンの堆積より前記絶縁膜上に堆積したシリコンのエッチングが優位となる前記堆積性気体の流量にしたガスの供給を交互に行うものであり、
前記第２の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を１００倍以上２０００倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件であることを特徴とする微結晶シリコン膜の作製方法。
【請求項２】
請求項１において、
前記第２の条件により前記第２の微結晶シリコン膜を形成した後に、前記第２の微結晶シリコン膜上に第３の条件により第３の微結晶シリコン膜をプラズマＣＶＤ法により形成するものであり、
前記第３の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量の比を前記第２の条件より高くして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件であることを特徴とする微結晶シリコン膜の作製方法。
【請求項３】
請求項１又は２において、
前記第１の条件は、核となる混相粒を形成し、混相粒の粒径の均一性が高く、且つ混相粒の粒密度が低くなるような条件であり、
前記第２の条件は、微結晶シリコン膜の膜密度が高くなるような条件であることを特徴とする微結晶シリコン膜の作製方法。
【請求項４】
請求項１乃至３のいずれか一項において、
前記第１の条件、前記第２の条件及び前記第３の条件の少なくとも一つに用いられる前記原料ガスには希ガスが含まれていることを特徴とする微結晶シリコン膜の作製方法。
【請求項５】
核となる混相粒を形成し、混相粒の粒径の均一性が高く、且つ混相粒の粒密度が低くなるような第１の条件により、複数の混相粒を有する第１の微結晶シリコン膜を絶縁膜上にプラズマＣＶＤ法により形成し、
前記第１の微結晶シリコン膜上に、前記第１の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ混相粒の粒密度が高くなるような第２の条件により、第２の微結晶シリコン膜をプラズマＣＶＤ法により形成するものであり、
前記第１の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、
前記第１の条件における原料ガスの供給は、前記絶縁膜上に堆積したシリコンのエッチングより前記絶縁膜上へのシリコンの堆積が優位となる流量である前記堆積性気体と水素の供給と、当該堆積性気体の流量より低く、且つ前記絶縁膜上へのシリコンの堆積より前記絶縁膜上に堆積したシリコンのエッチングが優位となる流量である前記堆積性気体と水素の供給を交互に行うものであり、
前記混相粒はシリコン結晶子及びアモルファスシリコンを含むことを特徴とする微結晶シリコン膜の作製方法。
【請求項６】
請求項１乃至５のいずれか一項において、
前記第１の条件は、前記第２の条件に比べて、混相粒の結晶性が高くなり、且つ混相粒の成長速度が低くなる条件であることを特徴とする微結晶シリコン膜の作製方法。
【請求項７】
請求項１乃至６のいずれか一項において、
前記エッチングが優位となる前記堆積性気体の流量は０ｓｃｃｍを含むことを特徴とする微結晶シリコン膜の作製方法。
【請求項８】
ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、
前記チャネル領域は、微結晶シリコン膜を用いて形成され、
前記微結晶シリコン膜は、
絶縁膜上に、第１の条件によりシリコン結晶子及びアモルファスシリコンを含む混相粒を有する第１の微結晶シリコン膜をプラズマＣＶＤ法により形成し、
前記第１の微結晶シリコン膜上に、第２の条件により第２の微結晶シリコン膜をプラズマＣＶＤ法により形成することにより作製され、
前記第１の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下とする条件であり、
前記第１の条件における原料ガスの供給は、前記堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈したガスの供給と、当該ガスの前記堆積性気体の流量より低く、且つ前記絶縁膜上へのシリコンの堆積より前記絶縁膜上に堆積したシリコンのエッチングが優位となる前記堆積性気体の流量にしたガスの供給を交互に行うものであり、
前記第２の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を１００倍以上２０００倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項８において、
前記微結晶シリコン膜は、
前記第２の条件により前記第２の微結晶シリコン膜を形成した後に、前記第２の微結晶シリコン膜上に第３の条件により第３の微結晶シリコン膜をプラズマＣＶＤ法により形成することにより作製され、
前記第３の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量の比を前記第２の条件より高くして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件であることを特徴とする半導体装置の作製方法。
【請求項１０】
ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、
前記チャネル領域は、微結晶シリコン膜を用いて形成され、
前記微結晶シリコン膜は、
核となる混相粒を形成し、混相粒の粒径の均一性が高く、且つ混相粒の粒密度が低くなるような第１の条件により、複数の混相粒を有する第１の微結晶シリコン膜を絶縁膜上にプラズマＣＶＤ法により形成し、
前記第１の微結晶シリコン膜上に、前記第１の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ混相粒の粒密度が高くなるような第２の条件により、第２の微結晶シリコン膜をプラズマＣＶＤ法により形成することにより作製され、
前記第１の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、
前記第１の条件における原料ガスの供給は、前記絶縁膜上に堆積したシリコンのエッチングより前記絶縁膜上へのシリコンの堆積が優位となる流量である前記堆積性気体と水素の供給と、当該堆積性気体の流量より低く、且つ前記絶縁膜上へのシリコンの堆積より前記絶縁膜上に堆積したシリコンのエッチングが優位となる流量である前記堆積性気体と水素の供給を交互に行うものであり、
前記混相粒はシリコン結晶子及びアモルファスシリコンを含むことを特徴とする半導体装置の作製方法。
【請求項１１】
請求項８乃至１０のいずれか一項において、
前記エッチングが優位となる前記堆積性気体の流量は０ｓｃｃｍを含むことを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微結晶シリコン膜の作製方法、その微結晶シリコン膜を用いた半導体装置の作製方法に関する。
【背景技術】
【０００２】
電界効果トランジスタの一種として、絶縁表面を有する基板上に形成されたシリコン膜を用いてチャネル領域が形成される薄膜トランジスタが知られている。薄膜トランジスタのチャネル領域に用いられるシリコン膜に、非晶質シリコン、微結晶シリコン及び多結晶シリコンを用いる技術が開示されている（特許文献１乃至５参照）。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。
【０００３】
非晶質シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、電界効果移動度及びオン電流が低いといった問題がある。一方、微結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、非晶質シリコン膜でチャネル領域が形成される薄膜トランジスタと比較して、電界効果移動度は向上するもののオフ電流が高くなってしまい、十分なスイッチング特性が得られないといった問題がある。
【０００４】
多結晶シリコン膜がチャネル領域となる薄膜トランジスタは、上記二種類の薄膜トランジスタよりも電界効果移動度が格段に高く、高いオン電流が得られるといった特性がある。この薄膜トランジスタは、その特性により、画素に設けられるスイッチング用のトランジスタとして使用できることに加えて、高速動作が要求されるドライバ回路をも構成することができる。
【０００５】
しかし、多結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタの作製工程は、非晶質シリコン膜を用いてチャネル領域が形成される薄膜トランジスタを作製する場合に比べ、シリコン膜の結晶化工程が必要となり、製造コストが増大することが問題となっている。例えば、多結晶シリコン膜の製造のために必要なレーザアニール技術は、レーザビームの照射面積が小さく、大画面の液晶パネルを効率良く生産することができないといった問題がある。
【０００６】
ところで、表示パネルの製造に用いられているガラス基板は、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ，２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）へと大面積化が進むと予測されている。ガラス基板の大型化はコストミニマム設計の思想に基づいている。
【０００７】
これに対して、第１０世代（２９５０ｍｍ×３４００ｍｍ）におけるような大面積のマザーガラス基板に、高速動作が可能な薄膜トランジスタを、生産性良く製造することができる技術は依然として確立されておらず、そのことが産業界の問題となっている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−０５３２８３号公報
【特許文献２】特開平５−１２９６０８号公報
【特許文献３】特開２００５−０４９８３２号公報
【特許文献４】特開平７−１３１０３０号公報
【特許文献５】特開２００５−１９１５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
微結晶シリコン膜の特性を向上させるためには、高い結晶性と高い膜密度を両立させる必要がある。微結晶シリコン膜で電界効果移動度が上がらない原因の一つは、結晶性と膜密度がトレードオフの関係となり、両立が難しいことが挙げられる。
本発明の一態様は、高い膜密度を保ちつつ結晶性を高くした微結晶シリコン膜を作製する方法を提供することを課題とする。また、本発明の一態様は、電気特性が良好な半導体装置を、生産性高く作製する方法を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の一態様は、絶縁膜上に、第１の条件によりシリコン結晶子及びアモルファスシリコンを含む混相粒を有する第１の微結晶シリコン膜をプラズマＣＶＤ法で形成し、前記第１の微結晶シリコン膜上に、第２の条件により第２の微結晶シリコン膜をプラズマＣＶＤ法で形成する微結晶シリコン膜の作製方法である。
前記第１の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下とする条件であり、前記第１の条件における原料ガスの供給は、前記堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈したガスの供給と、当該ガスの前記堆積性気体の流量より低く、且つ前記絶縁膜上へのシリコンの堆積より前記絶縁膜上に堆積したシリコンのエッチングが優位となる前記堆積性気体の流量にしたガスの供給を交互に行うものである。
前記第２の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を１００倍以上２０００倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件である。
なお、プラズマを生成させるパワーは、シリコンを含む堆積性気体の流量に対する水素の流量の比に合わせて適宜選択することが好ましい。なお、混相粒は、アモルファスシリコン領域と、単結晶とみなせる微小結晶である結晶子を複数有する。また、混相粒は双晶を有する場合もある。
【００１１】
また、本発明の一態様において、前記第２の条件により前記第２の微結晶シリコン膜を形成した後に、前記第２の微結晶シリコン膜上に第３の条件により第３の微結晶シリコン膜をプラズマＣＶＤ法により形成するものであり、前記第３の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量の比を前記第２の条件より高くして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件であることも可能である。
【００１２】
また、本発明の一態様において、前記第１の条件は、核となる混相粒を形成し、混相粒の粒径の均一性が高く、且つ混相粒の粒密度が低くなるような条件であり、前記第２の条件は、微結晶シリコン膜の膜密度が高くなるような条件であることが好ましい。
【００１３】
また、本発明の一態様において、前記第１の条件、前記第２の条件及び前記第３の条件の少なくとも一つに用いられる前記原料ガスには希ガスが含まれていることも可能である。
【００１４】
本発明の一態様は、核となる混相粒を形成し、混相粒の粒径の均一性が高く、且つ混相粒の粒密度が低くなるような第１の条件により、複数の混相粒を有する第１の微結晶シリコン膜を絶縁膜上にプラズマＣＶＤ法により形成し、前記第１の微結晶シリコン膜上に、前記第１の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ混相粒の粒密度が高くなるような第２の条件により、第２の微結晶シリコン膜をプラズマＣＶＤ法により形成する微結晶シリコン膜の作製方法である。
前記第１の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記第１の条件における原料ガスの供給は、前記絶縁膜上に堆積したシリコンのエッチングより前記絶縁膜上へのシリコンの堆積が優位となる流量である前記堆積性気体と水素の供給と、当該堆積性気体の流量より低く、且つ前記絶縁膜上へのシリコンの堆積より前記絶縁膜上に堆積したシリコンのエッチングが優位となる流量である前記堆積性気体と水素の供給を交互に行うものであり、前記混相粒はシリコン結晶子及びアモルファスシリコンを含む。
【００１５】
また、本発明の一態様において、前記第１の条件は、前記第２の条件に比べて、混相粒の結晶性が高くなり、且つ混相粒の成長速度が低くなる条件であることが好ましい。
【００１６】
また、本発明の一態様において、前記エッチングが優位となる前記堆積性気体の流量は０ｓｃｃｍを含むことも可能である。
【００１７】
本発明の一態様は、ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、前記チャネル領域は、微結晶シリコン膜を用いて形成され、前記微結晶シリコン膜は、絶縁膜上に、第１の条件によりシリコン結晶子及びアモルファスシリコンを含む混相粒を有する第１の微結晶シリコン膜をプラズマＣＶＤ法により形成し、前記第１の微結晶シリコン膜上に、第２の条件により第２の微結晶シリコン膜をプラズマＣＶＤ法により形成することにより作製され、前記第１の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下とする条件であり、前記第１の条件における原料ガスの供給は、前記堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈したガスの供給と、当該ガスの前記堆積性気体の流量より低く、且つ前記絶縁膜上へのシリコンの堆積より前記絶縁膜上に堆積したシリコンのエッチングが優位となる前記堆積性気体の流量にしたガスの供給を交互に行うものであり、前記第２の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を１００倍以上２０００倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件であることを特徴とする半導体装置の作製方法である。
【００１８】
また、本発明の一態様において、前記微結晶シリコン膜は、前記第２の条件により前記第２の微結晶シリコン膜を形成した後に、前記第２の微結晶シリコン膜上に第３の条件により第３の微結晶シリコン膜をプラズマＣＶＤ法により形成することにより作製され、前記第３の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量の比を前記第２の条件より高くして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件であることも可能である。
【００１９】
本発明の一態様は、ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、前記チャネル領域は、微結晶シリコン膜を用いて形成され、前記微結晶シリコン膜は、核となる混相粒を形成し、混相粒の粒径の均一性が高く、且つ混相粒の粒密度が低くなるような第１の条件により、複数の混相粒を有する第１の微結晶シリコン膜を絶縁膜上にプラズマＣＶＤ法により形成し、前記第１の微結晶シリコン膜上に、前記第１の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ混相粒の粒密度が高くなるような第２の条件により、第２の微結晶シリコン膜をプラズマＣＶＤ法により形成することにより作製され、前記第１の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記第１の条件における原料ガスの供給は、前記絶縁膜上に堆積したシリコンのエッチングより前記絶縁膜上へのシリコンの堆積が優位となる流量である前記堆積性気体と水素の供給と、当該堆積性気体の流量より低く、且つ前記絶縁膜上へのシリコンの堆積より前記絶縁膜上に堆積したシリコンのエッチングが優位となる流量である前記堆積性気体と水素の供給を交互に行うものであり、前記混相粒はシリコン結晶子及びアモルファスシリコンを含むことを特徴とする半導体装置の作製方法である。
【００２０】
また、本発明の一態様において、前記エッチングが優位となる前記堆積性気体の流量は０ｓｃｃｍを含むことも可能である。
【発明の効果】
【００２１】
本発明の一態様を適用することで、高い膜密度を保ちつつ結晶性を高くした微結晶シリコン膜を作製することができる。また、本発明の一態様を適用することで、電気特性が良好な半導体装置を、生産性高く作製することができる。
【図面の簡単な説明】
【００２２】
【図１】（Ａ），（Ｂ）は本発明の一態様の結晶性の高い微結晶シリコン膜の作製方法を説明する断面図。
【図２】本発明の一態様の結晶性の高い微結晶シリコン膜の作製方法を説明する断面図。
【図３】（Ａ）〜（Ｄ）は本発明の一態様の半導体装置の作製方法を説明する断面図。
【図４】（Ａ），（Ｂ）は本発明の一態様の半導体装置の作製方法を説明する断面図。
【図５】（Ａ）〜（Ｃ）は本発明の一態様の半導体装置の作製方法を説明する断面図。
【図６】本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法を説明する断面図。
【図７】図１に示す第１の微結晶シリコン膜５７を形成する際の第１の条件における原料ガスの供給方法（ＳｉＨ４サイクルフロー）を説明する概念図。
【図８】（Ａ）は試料１の第１の微結晶シリコン膜を示すＳＥＭ写真、（Ｂ）は試料２の第１の微結晶シリコン膜を示すＳＥＭ写真、（Ｃ）は試料１の第１の微結晶シリコン膜の混相粒の粒径と度数の関係を示す度数分布の棒グラフ、（Ｄ）は試料２の第１の微結晶シリコン膜の混相粒の粒径と度数の関係を示す度数分布の棒グラフ。
【図９】（Ａ）は試料１の第２の微結晶シリコン膜を成膜した後を示すＳＥＭ写真であり、（Ｂ）は試料２の第２の微結晶シリコン膜を成膜した後を示すＳＥＭ写真。
【発明を実施するための形態】
【００２３】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２４】
（実施の形態１）
本実施の形態では、結晶性の高い微結晶シリコン膜の作製方法について、図１を用いて説明する。
【００２５】
図１（Ａ）に示すように、基板５１上に絶縁膜５５を形成し、絶縁膜５５上にシリコン結晶子及びアモルファスシリコンを含む混相粒５７ａを有する第１の微結晶シリコン膜５７をプラズマＣＶＤ法により形成する。
【００２６】
基板５１としては、ガラス基板、セラミック基板等を用いることができる。なお、基板５１のサイズに限定はなく、例えば上述のフラットパネルディスプレイの分野でよく使われる第３世代乃至第１０世代のガラス基板を用いることができる。
【００２７】
絶縁膜５５は、ＣＶＤ法またはスパッタリング法等を用いて、窒化シリコン膜、窒化酸化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜を、単層でまたは積層して形成することができる。
【００２８】
なお、本実施の形態では、絶縁膜５５を形成しているが、絶縁膜５５を形成することは必須ではない。
【００２９】
第１の微結晶シリコン膜５７は、混相粒５７ａの粒密度（面内における混相粒の存在割合）が低く、混相粒の粒径の均一性が高く、且つ混相粒５７ａの結晶性が高いことを特徴とする。このため、第１の微結晶シリコン膜５７は、混相粒５７ａが隣接せず、隣り合う混相粒５７ａの間に隙間５７ｂを有するものも含まれる。第１の微結晶シリコン膜５７の厚さは、１ｎｍ以上１０ｎｍ以下であることが好ましく、混相粒５７ａが隣接せず、隣り合う混相粒５７ａの間に隙間５７ｂを有する部分は、隣接しない混相粒５７ａの最も低い高さが１ｎｍ以上であり且つ最も高い高さが１０ｎｍ以下であることが好ましい。なお、混相粒５７ａは、アモルファスシリコン領域と、単結晶とみなせる微小結晶である結晶子を複数有する。また、混相粒５７ａは双晶を有する場合もある。
【００３０】
第１の微結晶シリコン膜５７は、プラズマＣＶＤ装置の処理室内において、核となる混相粒を形成し、且つ混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第１の条件を用いて、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下（０．５Ｔｏｒｒ以上１０Ｔｏｒｒ以下）とする第１の条件により、微結晶シリコンを形成する。
第１の条件における原料ガスの供給方法は、シリコンを含む堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈したガスの供給と、当該ガスの堆積性気体の流量より低く、且つ絶縁膜５５上へのシリコンの堆積より絶縁膜５５上に堆積したシリコンのエッチングが優位となる堆積性気体の流量にしたガスの供給を交互に行うものである。なお、エッチングが優位となる堆積性気体の流量は０ｓｃｃｍを含む。
このときの堆積温度は、室温〜３００℃とすることが好ましく、より好ましくは１５０〜２８０℃とする。なお、プラズマＣＶＤ装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。
【００３１】
第１の条件における原料ガスの供給方法は、グロー放電プラズマの生成中、シリコンを含む堆積性気体を高流量と低流量に交互に変化させる方法である。堆積性気体が低流量で供給される期間は、絶縁膜５５上へのシリコンの堆積より絶縁膜５５上に堆積したシリコンのエッチングが優位となるのに対し、堆積性気体が高流量で供給される期間は、絶縁膜５５上に堆積したシリコンのエッチングより絶縁膜５５上へのシリコンの堆積が優位となる。従って、堆積性気体が低流量で供給される期間に、水素ガスによってアモルファスシリコン成分を選択的にエッチングしつつ、堆積性気体が高流量で供給される期間に混相粒５７ａを成長させる。この繰り返しにより、アモルファスシリコン成分が少なく、結晶性の高い第１の微結晶シリコン膜を得ることができる。
【００３２】
また、堆積性気体を高流量で供給することで、新たな混相粒５７ａが絶縁膜５５上に発生し、既に絶縁膜５５上に堆積している混相粒５７ａはより大きくなる。堆積性気体を低流量で供給することで、発生したばかりの小さな混相粒５７ａがエッチングされて除去されるが、既に絶縁膜５５上に堆積していてやや大きな混相粒５７ａは残される。この繰り返しにより、粒径の小さい混相粒が少なくなり、粒径が大きくて粒径が揃い、粒径の均一性が高い混相粒５７ａを多く有する第１の微結晶シリコン膜を得ることができる。
【００３３】
このように第１の条件を用いて形成することで、結晶成長が促進され、混相粒５７ａの結晶性が高まる。即ち、混相粒５７ａに含まれる結晶子の大きさが増大する。また、隣り合う混相粒５７ａの間に隙間５７ｂができ、混相粒５７ａの粒密度が低下する。
【００３４】
また、上記の堆積性気体を高流量と低流量に交互に変化させる原料ガスの供給方法を用いることにより、堆積性気体の流量を変化させずに一定流量で供給する場合に比べて、絶縁膜５５上に堆積される混相粒５７ａの粒径が大きくなり、混相粒の均一性が高く、混相粒の結晶性がより高くなる。
【００３５】
シリコンを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６等がある。
【００３６】
第１の微結晶シリコン膜５７の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第１の微結晶シリコン膜５７の成膜速度が高まる。また、成膜速度が高まることで、第１の微結晶シリコン膜５７に混入される不純物量が低減するため、第１の微結晶シリコン膜５７の結晶性を高めることができる。
【００３７】
第１の微結晶シリコン膜５７を形成する際のグロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。なお、プラズマを生成させるパワーは、シリコンを含む堆積性気体の流量に対する水素の流量の比に合わせて適宜選択することが好ましい。
【００３８】
次に、図１（Ｂ）に示すように、第１の微結晶シリコン膜５７上にシリコン結晶子及びアモルファスシリコンを含む混相粒を有する第２の微結晶シリコン膜５９を形成する。第２の微結晶シリコン膜５９は、第１の微結晶シリコン膜５７の混相粒５７ａの隙間を埋めつつ、且つ結晶成長を促す条件で形成することを特徴とする。なお、第２の微結晶シリコン膜５９の厚さは、３０ｎｍ以上１００ｎｍ以下が好ましい。
【００３９】
第２の微結晶シリコン膜５９は、プラズマＣＶＤ装置の処理室内において、第２の条件により、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、第２の条件により、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンを含む堆積性気体の流量に対する水素の流量を１００倍以上２０００倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下（１０Ｔｏｒｒ以上１００Ｔｏｒｒ以下）とする第２の条件により、微結晶シリコンを形成する。この結果、第２の微結晶シリコン膜５９は、非晶質半導体に対する結晶領域の割合が増加し、結晶性が高まる。このときの堆積温度は、室温〜３００℃とすることが好ましく、より好ましくは１５０〜２８０℃とする。なお、プラズマＣＶＤ装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。また、第１の微結晶シリコン膜の混相粒の隙間に、新たに第２の微結晶シリコン膜の混相粒が発生することで、混相粒の大きさが小さくなってしまうため、第１の微結晶シリコン膜の混相粒の発生頻度に対して、第２の微結晶シリコン膜の混相粒の発生頻度は少ない方が好ましい。
【００４０】
第２の微結晶シリコン膜５９の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第１の微結晶シリコン膜５７と同様に、第２の微結晶シリコン膜５９の結晶性を高めることができる。
【００４１】
第２の微結晶シリコン膜５９を形成する際の、グロー放電プラズマの生成は、第１の微結晶シリコン膜５７の条件を適宜用いることができる。なお、第１の微結晶シリコン膜５７及び第２の微結晶シリコン膜５９のグロー放電プラズマの生成は、同じ条件であることでスループットを向上させることができるが、異なっていてもよい。
【００４２】
第１の微結晶シリコン膜５７及び第２の微結晶シリコン膜５９は、微結晶シリコンで形成される。微結晶シリコンとは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体である。微結晶シリコンは、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、混相粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下、さらに好ましくは２５ｎｍ以上３３ｎｍ以下の柱状結晶または針状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または針状結晶の界面には、粒界が形成される場合もある。
【００４３】
代表例としての微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含んでいる。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶シリコンが得られる。このような微結晶シリコンに関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
【００４４】
本実施の形態により、混相粒の隙間を低減することで結晶性を高めた微結晶シリコン膜を作製することができる。
【００４５】
また、前述したように、第１の微結晶シリコン膜５７を形成する際に、堆積性気体を高流量と低流量に交互に変化させる原料ガスの供給方法を用いることで、堆積性気体の流量を変化させずに一定流量で供給する場合に比べて、絶縁膜５５上に堆積される混相粒５７ａの粒径が大きくなり、混相粒の結晶性がより高くなる。そして、第１の微結晶シリコン膜５７上に第２の微結晶シリコン膜５９を積層する２ステップの成膜法を用いることで、混相粒と混相粒の隙間を効果的に埋めて高い膜密度を保ちつつ、粒径が大きく結晶性の高い微結晶シリコン膜を作製することができる。その結果、電界効果移動度を向上させることができ、より良いデバイスを実現することが可能となる。
【００４６】
（実施の形態２）
本実施の形態では、実施の形態１より結晶性の高い微結晶シリコン膜の作製方法について、図１及び図２を用いて説明する。
【００４７】
実施の形態１と同様に、図１の工程を経て、第１の微結晶シリコン膜５７及び第２の微結晶シリコン膜５９を形成する。
【００４８】
次に、図２に示すように、第２の微結晶シリコン膜５９上に、シリコン結晶子及びアモルファスシリコンを含む混相粒を有する第３の微結晶シリコン膜６１を形成する。
【００４９】
第３の微結晶シリコン膜６１は、プラズマＣＶＤ装置の処理室内において、第３の条件により、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、第３の条件により、原料ガスとしてシリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体の流量に対する水素の流量の比を、第２の条件より高くして堆積性気体を希釈し、且つ処理室内の圧力を第２の条件と同様である１３３３Ｐａ以上１３３３２Ｐａ以下（１０Ｔｏｒｒ以上１００Ｔｏｒｒ以下）とする第３の条件により、第３の微結晶シリコンを形成する。このときの堆積温度は、室温〜３００℃とすることが好ましく、より好ましくは１５０〜２８０℃とする。
【００５０】
なお、第３の条件における原料ガスの供給方法を、実施の形態１の第１の条件における原料ガスの供給方法と同様に、シリコンを含む堆積性気体の流量に対する水素の流量の比を、第２の条件より高くして堆積性気体を希釈したガスの供給と、当該ガスの堆積性気体の流量より低く、且つ第２の微結晶シリコン膜５９上へのシリコンの堆積より第２の微結晶シリコン膜５９上に堆積したシリコンのエッチングが優位となる堆積性気体の流量にしたガスの供給を交互に行うものとしても良い。
【００５１】
シリコンを含む堆積性気体の流量に対する水素の流量の比を第２の条件より高くすることで、第３の微結晶シリコン膜６１の結晶性を更に高めることが可能であり、実施の形態１より表面において結晶性の高い微結晶シリコン膜を形成することができる。
【００５２】
（実施の形態３）
本実施の形態では、本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法について、図３乃至図５を参照して説明する。なお、薄膜トランジスタは、ｐ型よりもｎ型の方が、キャリアの移動度が高い。本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。
【００５３】
図３（Ａ）に示すように、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３（以下、「第１のゲート電極」ともいう。）を覆うゲート絶縁膜１０５を形成し、ゲート絶縁膜１０５上に第１の微結晶シリコン膜１０７を形成する。
【００５４】
基板１０１としては、実施の形態１に示す基板５１を適宜用いることができる。
【００５５】
ゲート電極１０３は、基板１０１上に、スパッタリング法または真空蒸着法を用いて、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ、Ｓｃ及びＮｉのいずれかの金属材料により導電膜を形成し、該導電膜上にフォトリソグラフィ法によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。なお、ゲート電極１０３と、基板１０１との密着性向上を目的として、上記の金属材料の窒化物膜を、基板１０１と、ゲート電極１０３との間に設けてもよい。ここでは、基板１０１上に導電膜を形成し、フォトリフソグラフィ工程により形成したレジストで形成されるマスクを用いて、当該導電膜をエッチングする。
【００５６】
なお、ゲート電極１０３の側面は、テーパー形状とすることが好ましい。これは、後の工程で、ゲート電極１０３上に形成される絶縁膜、シリコン膜及び配線が、ゲート電極１０３の段差箇所において切断しないためである。ゲート電極１０３の側面をテーパー形状にするためには、レジストで形成されるマスクを後退させつつエッチングを行えばよい。
【００５７】
ゲート絶縁膜１０５は、実施の形態１に示す絶縁膜５５を適宜用いて形成することができる。
【００５８】
ゲート絶縁膜１０５は、ＣＶＤ法またはスパッタリング法等を用いて形成することができる。
【００５９】
なお、ゲート絶縁膜１０５を窒化シリコン膜または窒化酸化シリコン膜で形成する場合、薄膜トランジスタのしきい値電圧がマイナスシフトするため、ゲート絶縁膜１０５の表面を酸化ガス雰囲気のプラズマに曝す酸素プラズマ処理を行ってもよい。酸化ガス雰囲気は、酸素、オゾン、一酸化二窒素などのいずれか一以上を含む雰囲気である。当該酸素プラズマ処理により、ノーマリーオフの薄膜トランジスタを作製することができる。
【００６０】
本明細書では、ｎチャネル型薄膜トランジスタにおいて、しきい値電圧の値が正であるトランジスタをノーマリーオフの薄膜トランジスタと定義する。ｐチャネル型薄膜トランジスタにおいて、しきい値電圧の値が負である薄膜トランジスタをノーマリーオフの薄膜トランジスタと定義する。また、ｎチャネル型薄膜トランジスタにおいて、しきい値電圧の値が負である薄膜トランジスタをノーマリーオンのトランジスタと定義する。ｐチャネル型薄膜トランジスタにおいて、しきい値電圧の値が正である薄膜トランジスタをノーマリーオンの薄膜トランジスタと定義する。
【００６１】
第１の微結晶シリコン膜１０７は、実施の形態１に示す第１の微結晶シリコン膜５７と同様に、混相粒の粒密度が低く、混相粒の粒径の均一性が高く、且つ混相粒の結晶性が高くなるような第１の条件で形成することができる。
【００６２】
第１の微結晶シリコン膜１０７の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第１の微結晶シリコン膜１０７の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。
【００６３】
次に、図３（Ｂ）に示すように、第１の微結晶シリコン膜１０７上に第２の微結晶シリコン膜１０９を形成する。第２の微結晶シリコン膜１０９は、実施の形態１に示す第２の微結晶シリコン膜５９と同様に、第１の微結晶シリコン膜１０７の混相粒の隙間を埋めつつ、且つ結晶成長を促す第２の条件を用いて形成することができる。
【００６４】
第２の微結晶シリコン膜１０９の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第１の微結晶シリコン膜１０７と同様に、第２の微結晶シリコン膜１０９の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。
【００６５】
次に、図３（Ｃ）に示すように、第２の微結晶シリコン膜１０９上にシリコン膜１１１を形成する。シリコン膜１１１は、微結晶シリコン領域１１１ａ及びアモルファスシリコン領域１１１ｂで構成される。次に、シリコン膜１１１上に、不純物シリコン膜１１３を形成する。次に、不純物シリコン膜１１３上にレジストで形成されるマスク１１５を形成する。
【００６６】
第２の微結晶シリコン膜１０９を種結晶として、部分的に結晶成長させる条件（結晶成長を低減さる条件）で、微結晶シリコン領域１１１ａ及びアモルファスシリコン領域１１１ｂを有するシリコン膜１１１を形成することができる。
【００６７】
シリコン膜１１１は、プラズマＣＶＤ装置の処理室内において、シリコンを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素等がある。グロー放電プラズマの生成は、第１の微結晶シリコン膜１０７と同様にすることができる。
【００６８】
このとき、シリコンを含む堆積性気体と、水素との流量比は、第１の微結晶シリコン膜１０７または第２の微結晶シリコン膜１０９と同様に微結晶シリコン膜を形成する流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、第１の微結晶シリコン膜１０７及び第２の微結晶シリコン膜１０９の堆積条件よりも、結晶成長を低減することができる。具体的には、シリコン膜１１１の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶シリコン領域が成長すると共に、アモルファスシリコン領域が形成される。さらに、堆積中期または後期では、錐形状の微結晶シリコン領域の結晶成長が停止し、アモルファスシリコン領域のみが堆積される。この結果、シリコン膜１１１において、微結晶シリコン領域１１１ａ、及び欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高いシリコン膜で形成されるアモルファスシリコン領域１１１ｂを形成することができる。
【００６９】
ここでは、シリコン膜１１１を形成する条件の代表例は、シリコンを含む堆積性気体の流量に対する水素の流量が１０〜２０００倍、好ましくは１０〜２００倍である。なお、通常のアモルファスシリコン膜を形成する条件の代表例は、シリコンを含む堆積性気体の流量に対する水素の流量は０〜５倍である。
【００７０】
また、シリコン膜１１１の原料ガスに、ヘリウム、ネオン、アルゴン、キセノン、またはクリプトン等の希ガスを導入することで、成膜速度を高めることができる。
【００７１】
シリコン膜１１１の厚さは、５０〜３５０ｎｍとすることが好ましく、さらに好ましくは１２０〜２５０ｎｍとする。
【００７２】
ここで、図３（Ｃ）に示すゲート絶縁膜１０５と、不純物シリコン膜１１３との間の拡大図を、図４に示す。
【００７３】
図４（Ａ）に示すように、シリコン膜１１１の微結晶シリコン領域１１１ａは凹凸状であり、凸部はゲート絶縁膜１０５からアモルファスシリコン領域１１１ｂに向かって、先端が狭まる（凸部の先端が鋭角である）凸状（錐形状）である。なお、微結晶シリコン領域１１１ａの形状は、ゲート絶縁膜１０５からアモルファスシリコン領域１１１ｂに向かって幅が広がる凸状（逆錐形状）であってもよい。
【００７４】
微結晶シリコン領域１１１ａの厚さ、即ち、ゲート絶縁膜１０５との界面から、微結晶シリコン領域１１１ａの突起（凸部）の先端までの距離を、５ｎｍ以上３１０ｎｍ以下とすることで、薄膜トランジスタのオフ電流を低減することができる。
【００７５】
また、シリコン膜１１１に含まれる酸素及び窒素の二次イオン質量分析法によって計測される濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３未満とすることで、微結晶シリコン領域１１１ａの結晶性を高めることができるため好ましい。
【００７６】
アモルファスシリコン領域１１１ｂは、窒素を有する非晶質半導体で形成される。窒素を有する非晶質半導体に含まれる窒素は、例えばＮＨ基またはＮＨ２基として存在していてもよい。非晶質半導体としては、アモルファスシリコンを用いることができる。
【００７７】
窒素を含むアモルファスシリコンは、従来の非晶質半導体と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔ  ｐｈｏｔｏｃｕｒｒｅｎｔ  ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体である。即ち、窒素を含むアモルファスシリコンは、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体である。窒素を含むアモルファスシリコンは、価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、窒素を含むアモルファスシリコンを微結晶シリコン領域１１１ａ及び不純物シリコン膜１１３の間に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、窒素を含むアモルファスシリコンを設けることで、オン電流と電界効果移動度を高めることが可能である。
【００７８】
さらに、窒素を含むアモルファスシリコンは、低温フォトルミネッセンス分光によるスペクトルのピーク領域が、１．３１ｅＶ以上１．３９ｅＶ以下である。なお、微結晶シリコン、代表的には微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピーク領域は、０．９８ｅＶ以上１．０２ｅＶ以下であり、窒素を含むアモルファスシリコンは、微結晶シリコンとは異なるものである。
【００７９】
また、アモルファスシリコン領域１１１ｂの他に、微結晶シリコン領域１１１ａにも、ＮＨ基またはＮＨ２基を有してもよい。
【００８０】
また、図４（Ｂ）に示すように、アモルファスシリコン領域１１１ｂに、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下のシリコン結晶粒１１１ｃを含ませることで、更にオン電流と電界効果移動度を高めることが可能である。
【００８１】
ゲート絶縁膜１０５からアモルファスシリコン領域１１１ｂに向かって、先端が狭まる凸状（錐形状）の微結晶シリコンまたは幅が広がる凸状の微結晶シリコンは、微結晶シリコンが堆積する条件で第２の微結晶シリコン膜を形成した後、結晶成長を低減する条件で結晶成長させると共に、アモルファスシリコンを堆積することで、このような構造となる。
【００８２】
シリコン膜１１１の微結晶シリコン領域１１１ａは、錐形状または逆錐形状であるため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（膜厚方向）における抵抗、即ち、シリコン膜１１１の抵抗を下げることが可能である。また、微結晶シリコン領域１１１ａと不純物シリコン膜１１３との間に、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い、窒素を含むアモルファスシリコンを有するため、トンネル電流が流れにくくなる。以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び電界効果移動度を高めるとともに、オフ電流を低減することができる。
【００８３】
不純物シリコン膜１１３は、リンが添加されたアモルファスシリコン、リンが添加された微結晶シリコン等で形成する。また、リンが添加されたアモルファスシリコン及びリンが添加された微結晶シリコンの積層構造とすることもできる。なお、薄膜トランジスタとして、ｐチャネル型薄膜トランジスタを形成する場合は、不純物シリコン膜１１３は、ボロンが添加された微結晶シリコン、ボロンが添加されたアモルファスシリコン等で形成する。
【００８４】
不純物シリコン膜１１３は、プラズマＣＶＤ装置の処理室内において、原料ガスとしてシリコンを含む堆積性気体と、水素と、フォスフィン（水素希釈またはシラン希釈）とを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体を水素で希釈して、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンを形成する。なお、ｐ型の薄膜トランジスタを作製する場合は、不純物シリコン膜１１３として、フォスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよい。
【００８５】
レジストで形成されるマスク１１５はフォトリソグラフィ工程により形成することができる。
【００８６】
次に、図３（Ｄ）に示すように、レジストで形成されるマスク１１５を用いて、第１の微結晶シリコン膜１０７、第２の微結晶シリコン膜１０９、シリコン膜１１１、及び不純物シリコン膜１１３をエッチングする。この工程により、第１の微結晶シリコン膜１０７、第２の微結晶シリコン膜１０９、シリコン膜１１１、及び不純物シリコン膜１１３を素子毎に分離し、シリコン積層体１１７、及び不純物シリコン膜１２１を形成する。なお、シリコン積層体１１７は、第１の微結晶シリコン膜１０７、第２の微結晶シリコン膜１０９、及びシリコン膜１１１それぞれの一部であり、第１の微結晶シリコン膜１０７、第２の微結晶シリコン膜１０９、及びシリコン膜１１１の微結晶シリコン領域それぞれ一部を含む微結晶シリコン領域１１７ａと、シリコン膜１１１のアモルファスシリコン領域の一部を含むアモルファスシリコン領域１１７ｂとを有する。この後、レジストで形成されるマスク１１５を除去する。
【００８７】
次に、図５（Ａ）に示すように、不純物シリコン膜１２１上に導電膜１２７を形成する。導電膜１２７は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。
【００８８】
次に、図５（Ｂ）に示すように、フォトリソグラフィ工程によりレジストで形成されるマスク（図示せず）を形成し、当該レジストで形成されるマスクを用いて導電膜１２７をエッチングして、ソース電極及びドレイン電極として機能する配線１２９ａ、１２９ｂを形成する。導電膜１２７のエッチングはドライエッチングまたはウェットエッチングを用いることができる。なお、配線１２９ａ、１２９ｂの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。
【００８９】
次に、不純物シリコン膜１２１及びシリコン積層体１１７の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物シリコン膜１３１ａ、１３１ｂを形成する。また、微結晶シリコン領域１３３ａ及び一対のアモルファスシリコン領域１３３ｂを有するシリコン積層体１３３を形成する。このとき、微結晶シリコン領域１３３ａが露出されるようにシリコン積層体１１７をエッチングすることで、配線１２９ａ、１２９ｂで覆われる領域では微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂが積層され、配線１２９ａ、１２９ｂで覆われず、かつゲート電極と重なる領域においては、微結晶シリコン領域１３３ａが露出するシリコン積層体１３３となる。
【００９０】
次に、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂにダメージが入らず、且つ微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂに対するエッチングレートが低い条件を用いる。つまり、露出している微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂ表面にほとんどダメージを与えず、且つ露出している微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂの厚さがほとんど減少しない条件を用いる。エッチングガスとしては、代表的にはＣｌ２、ＣＦ４、またはＮ２等を用いる。
【００９１】
次に、微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂの表面にプラズマ処理を行ってもよい。プラズマ処理により、露出した微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂ上に存在する残渣などの不純物を除去すると共に、微結晶シリコン領域１３３ａの欠陥を低減することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。
【００９２】
以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。また、オフ電流が低く、オン電流及び電界効果移動度が高いシングルゲート型の薄膜トランジスタを生産性高く作製することができる。なお、本実施の形態では、本発明の一態様に係る半導体装置としてゲート電極がチャネル領域の下方に位置する薄膜トランジスタについて説明しているが、本発明の他の一態様に係る半導体装置としてゲート電極がチャネル領域の上方に後述するバックゲート電極が位置するデュアルゲート型の薄膜トランジスタに適用しても良い。
【００９３】
次に、シリコン積層体１３３及び配線１２９ａ，１２９ｂの上に絶縁膜１３７を形成する。絶縁膜１３７は、ゲート絶縁膜１０５と同様に形成することができる。
【００９４】
次に、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて絶縁膜１３７に開口部（図示せず）を形成する。次に、絶縁膜１３７上にバックゲート電極１３９を形成する（図５（Ｃ）参照）。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。
【００９５】
バックゲート電極１３９は、配線１２９ａ、１２９ｂと同様に形成することができる。また、バックゲート電極１３９は、透光性を有する導電性材料を用いて形成することができる。
【００９６】
バックゲート電極１３９は、ゲート電極１０３と平行に形成することができる。この場合、バックゲート電極１３９に印加する電位と、ゲート電極１０３に印加する電位とを、それぞれ任意に制御することが可能である。このため、薄膜トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、微結晶シリコン領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
【００９７】
また、バックゲート電極１３９は、ゲート電極１０３に接続させることができる。即ち、ゲート絶縁膜１０５及び絶縁膜１３７に形成した開口部（図示せず）において、ゲート電極１０３及びバックゲート電極１３９が接続する構造とすることができる。この場合、バックゲート電極１３９に印加する電位と、ゲート電極１０３に印加する電位とは、等しい。この結果、シリコン膜において、キャリアが流れる領域、即ちチャネル領域が、微結晶シリコン領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
【００９８】
また、バックゲート電極１３９は、ゲート電極１０３と接続せず、フローティングでもよい。バックゲート電極１３９に印加せずとも、チャネル領域が、微結晶シリコン領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
【００９９】
さらには、バックゲート電極１３９は、絶縁膜１３７を介して配線１２９ａ、１２９ｂと重畳してもよい。
【０１００】
以上の工程により、オン電流及び電界効果移動度が高く、オフ電流を低減し、バラツキの少ないシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタを作製することができる。また、ゲート絶縁膜を酸素プラズマに曝した後、実施の形態１に示すような微結晶シリコン膜をチャネル領域に形成することで、上記効果を有し、更にノーマリーオフの薄膜トランジスタを作製することができる。
【０１０１】
（実施の形態４）
本実施の形態では、本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法について、図６を参照して説明する。図６は、図５（Ｂ）に示す工程に対応する工程である。
【０１０２】
実施の形態３と同様に、図３（Ａ）〜（Ｄ）及び図５（Ａ）の工程を経て、導電膜１２７を形成する。
【０１０３】
次に、図６に示すように、実施の形態３と同様に、配線１２９ａ、１２９ｂを形成し、不純物シリコン膜１２１及びシリコン積層体１１７の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物シリコン膜１３１ａ、１３１ｂを形成する。また、微結晶シリコン領域１４３ａ及びアモルファスシリコン領域１４３ｂを有するシリコン積層体１４３を形成する。このとき、アモルファスシリコン領域１４３ｂが露出されるようにシリコン積層体１１７をエッチングすることで、配線１２９ａ、１２９ｂで覆われる領域では微結晶シリコン領域１４３ａ及びアモルファスシリコン領域１４３ｂが積層され、配線１２９ａ、１２９ｂで覆われず、かつゲート電極と重なる領域においては、微結晶シリコン領域１４３ａが露出せず、アモルファスシリコン領域１４３ｂが露出するシリコン積層体１４３となる。なお、ここでのシリコン積層体１１７のエッチング量は図５（Ｂ）より少ないものとする。
【０１０４】
この後の工程は、実施の形態３と同様である。
以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。この薄膜トランジスタは、バックチャネル側が非晶質であるため、図５（Ｂ）に示す薄膜トランジスタに比べてオフ電流を低減することができる。
【０１０５】
また、本実施の形態では、図６に示す工程の後に、図５（Ｃ）に示す工程と同様に、絶縁膜１３７を介してバックゲート電極１３９を形成しても良いし、バックゲート電極１３９を形成しなくても良い。
【実施例】
【０１０６】
本実施例の微結晶シリコン膜の作製方法について、図１及び図７を参照して説明する。
図７は、図１に示す第１の微結晶シリコン膜５７を形成する際の第１の条件における原料ガスの供給方法を説明する概念図である。
【０１０７】
図７に示す原料ガスの供給方法は、いわゆるＳｉＨ４サイクルフロー成膜法である。ＲＦの電力を印加している間、ＳｉＨ４、Ｈ２、Ａｒガスを流し続ける微結晶シリコン膜の成膜法があるが、本実施例におけるＳｉＨ４サイクルフロー成膜法では、ＳｉＨ４ガスの流量のみを一定周期で規則的に変化させている。
【０１０８】
まず、図１（Ａ）に示すように、ガラス基板（図示せず）上にプラズマＣＶＤ法によって厚さ３００ｎｍのＳｉＮＸ膜からなる絶縁膜５５を形成した。
【０１０９】
次に、絶縁膜５５に対して一酸化二窒素（Ｎ２Ｏ）を用いて１８０秒間のプラズマ処理を行った。
【０１１０】
次いで、絶縁膜５５上にシリコン結晶子及びアモルファスシリコンを含む混相粒５７ａを有する第１の微結晶シリコン膜５７をプラズマＣＶＤ法により成膜した。ここで、試料１はＳｉＨ４サイクルフロー成膜法を用い、比較例としての試料２はＳｉＨ４、Ｈ２、Ａｒガスを流し続ける成膜法を用いた。
【０１１１】
試料１の第１の微結晶シリコン膜の詳細な成膜法は以下の通りである（１ｓｔ  ｓｔｅｐ）。
試料１では、ＳｉＨ４サイクルフロー成膜法を用いた第１の条件で厚さ５ｎｍの微結晶シリコン膜を成膜した。
【０１１２】
試料１の微結晶シリコン膜の堆積の第１の条件としては、図７に示すようにＳｉＨ４の流量をｈｉｇｈ（５ｓｃｃｍ）とｌｏｗ（０．１ｓｃｃｍ）を交互に５秒間ずつ周期的に変化させ、Ｈ２の流量を７５０ｓｃｃｍ、Ａｒの流量を７５０ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を５３２Ｐａ、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を１５０Ｗとしてプラズマ放電を行う、プラズマＣＶＤ法を用いた。なお、ここで、微結晶シリコン膜の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を２５０℃、下部電極温度を２９０℃とし、上部電極と下部電極のギャップを１５ｍｍとし、成膜時間を５０秒とした。このようにして絶縁膜５５上に混相粒５７ａを有する第１の微結晶シリコン膜５７を成膜した（図１（Ａ））。
【０１１３】
試料２の第１の微結晶シリコン膜の詳細な成膜法は以下の通りである。
試料２では、ＳｉＨ４、Ｈ２、Ａｒガスを流し続ける成膜法を用いた第１の条件で厚さ５ｎｍの微結晶シリコン膜を成膜した。
【０１１４】
試料２の微結晶シリコン膜の堆積の第１の条件としては、ＳｉＨ４の流量を４ｓｃｃｍ、Ｈ２の流量を７５０ｓｃｃｍ、Ａｒの流量を７５０ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を５３２Ｐａ、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を１５０Ｗとしてプラズマ放電を行う、プラズマＣＶＤ法を用いた。なお、ここで、微結晶シリコン膜の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を２５０℃、下部電極温度を２９０℃とし、上部電極と下部電極のギャップを１５ｍｍとし、成膜時間を２７秒とした。このようにして絶縁膜５５上に混相粒５７ａを有する第１の微結晶シリコン膜５７を成膜した（図１（Ａ））。
【０１１５】
次に、試料１及び試料２それぞれについて走査型電子顕微鏡によって第１の微結晶シリコン膜を撮影し、そのＳＥＭ写真を図８（Ａ），（Ｂ）に示す。
図８（Ａ）は試料１のＳＥＭ写真であり、図８（Ｂ）は試料２のＳＥＭ写真である。
【０１１６】
図８（Ａ）の試料１のＳＥＭ写真と図８（Ｂ）の試料２のＳＥＭ写真を比較すると、ＳｉＨ４、Ｈ２、Ａｒガスを流し続ける成膜法（通常成膜）を用いた試料２における混相粒に比べて、ＳｉＨ４サイクルフロー成膜法を用いた試料１における混相粒５７ａの粒径が比較的揃っていることがわかる。この理由は次の通りである。ＳｉＨ４をｈｉｇｈで供給する間に、新たな混相粒５７ａが絶縁膜５５上に発生し、既に絶縁膜５５上に堆積している混相粒５７ａはより大きくなる。ＳｉＨ４を低流量で供給する間に、発生したばかりの小さな混相粒５７ａがエッチングされて除去され、既に絶縁膜５５上に堆積していてやや大きな混相粒５７ａは残される。この繰り返しにより、粒径の小さい混相粒が少なくなるので、粒径が揃い、粒径の均一性が高い混相粒５７ａを多く有する第１の微結晶シリコン膜が得られたと考えられる。
【０１１７】
図８（Ｃ），（Ｄ）は、図８（Ａ）の試料１のＳＥＭ写真及び図８（Ｂ）の左上の試料２のＳＥＭ写真それぞれに写っている任意の１００個の結晶粒の粒径を測定し、度数分布の棒グラフにまとめたものである。
【０１１８】
図８（Ｃ），（Ｄ）の度数分布の棒グラフによれば、図８（Ｃ）の試料１（サイクルフロー成膜）では、図８（Ｄ）の試料２（通常成膜）に比べて混相粒の粒径のバラツキが低減されていることがわかる。
【０１１９】
この後、図１（Ｂ）に示すように、第１の微結晶シリコン膜５７上にシリコン結晶子及びアモルファスシリコンを含む混相粒を有する第２の微結晶シリコン膜５９プラズマＣＶＤ法により成膜した。ここで、試料１と試料２はともに同じ成膜法を用いた。
【０１２０】
第２の微結晶シリコン膜の詳細な成膜法は以下の通りである（２ｎｄ  ｓｔｅｐ）。
試料１，２では、ＳｉＨ４、Ｈ２、Ａｒガスを流し続ける成膜法を用いた第２の条件を用いて、厚さ２５ｎｍの微結晶シリコン膜を成膜した。
【０１２１】
第２の条件としては、ＳｉＨ４の流量を２ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍ、Ａｒの流量を１５００ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を１０ｋＰａとし、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を３５０Ｗとしてプラズマ放電を行う、プラズマＣＶＤ法を用いた。なお、ここで、微結晶シリコン膜の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を２５０℃、下部電極温度を２９０℃とし、上部電極と下部電極のギャップを１５ｍｍとした。このようにして第１の微結晶シリコン膜５７上に第２の微結晶シリコン膜５９を成膜した（図１（Ｂ））。
【０１２２】
次に、試料１及び試料２それぞれについて走査型電子顕微鏡によって第２の微結晶シリコン膜を撮影し、そのＳＥＭ写真を図９に示す。
図９（Ａ）は試料１のＳＥＭ写真であり、図９（Ｂ）は試料２のＳＥＭ写真である。
【０１２３】
図９（Ａ）の試料１のＳＥＭ写真と図９（Ｂ）の試料２のＳＥＭ写真を比較すると、試料１では、試料２よりも大粒径で粒径の揃った第２の微結晶シリコン膜が得られたことがわかる。
【０１２４】
第２の微結晶シリコン膜５９を成膜した後の膜の密度を高めるためには、第１の微結晶シリコン膜５７の混相粒５７ａの密度を適切な間隔に制御することが好ましい。第１の微結晶シリコン膜の混相粒５７ａが多すぎると、混相粒５７ａの粒径が小さくなってしまうし、逆に混相粒５７ａが少なすぎると、混相粒５７ａの粒径は大きくなっても第２の微結晶シリコン膜で混相粒５７ａの隙間を埋めることが難しくなってしまう。そこで、第１の微結晶シリコン膜５７の成膜時のＳｉＨ４のｈｉｇｈの流量は、第２の微結晶シリコン膜の成膜条件にある程度左右されるが、４．５〜５．５ｓｃｃｍ程度とすることが望ましい。
【０１２５】
本実施例によれば、第１の微結晶シリコン膜５７をＳｉＨ４サイクルフロー成膜法を用いて成膜することにより、混相粒５７ａの粒径のバラツキが減少するため、第２の微結晶シリコン膜５９を成膜した後の粒径を大きく均一にすることができる。
【符号の説明】
【０１２６】
５１    基板
５５    絶縁膜
５７    第１の微結晶シリコン膜
５７ａ    混相粒
５７ｂ    隙間
５９    第２の微結晶シリコン膜
６１    第３の微結晶シリコン膜
１０１    基板
１０３    ゲート電極
１０５    ゲート絶縁膜
１０７    第１の微結晶シリコン膜
１０９    第２の微結晶シリコン膜
１１１    シリコン膜
１１１ａ    微結晶シリコン領域
１１１ｂ    アモルファスシリコン領域
１１１ｃ    シリコン結晶粒
１１３    不純物シリコン膜
１１５    マスク
１１７    シリコン積層体
１１７ａ    微結晶シリコン領域
１１７ｂ    アモルファスシリコン領域
１２１    不純物シリコン膜
１２７    導電膜
１２９ａ，１２９ｂ    配線
１３１ａ，１３１ｂ    不純物シリコン膜
１３３    シリコン積層体
１３３ａ    微結晶シリコン領域
１３３ｂ    アモルファスシリコン領域
１３７    絶縁膜
１３９    バックゲート電極
１４３    シリコン積層体
１４３ａ    微結晶シリコン領域
１４３ｂ    アモルファスシリコン領域
【図１】
2012089708.tif 000003
【図２】
2012089708.tif 000004
【図３】
2012089708.tif 000005
【図４】
2012089708.tif 000006
【図５】
2012089708.tif 000007
【図６】
2012089708.tif 000008
【図７】
2012089708.tif 000009
【図８】
2012089708.tif 000010
【図９】
2012089708.tif 000011