(57)【要約】      （修正有）【課題】ミリ波およびＴＨｚ周波数で動作する積分電子装置の分野に関する。モノリシックなマルチチップパッケージ、このパッケージとこのパッケージを製造するため製造方法のためのキャリア構造、及びこのキャリア構造は、ミリ波／ＴＨｚ装置の異なる機能を十分に保護するパッケージを提供する。【解決手段】パッケージ７０は、感光性モノマーを重合させることにより、場所に注がれる。それは、ＭＭＩＣｓ（モノリシックなマイクロ波集積回路：ＭｏｎｏｌｉｔｈｉｃａｌｌｙＭｉｃｒｏｗａｖｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）の周囲及び上方で徐々に成長することで、ＭＭＩＣｓに接続するが、チップの高周波領域を表面化させない。これにより、電磁的に完全に保護された機能的なブロックが提供される。これらのユニットは、装置の必要性に応じて、組み合わせることや、カスケード接続することができる。【選択図】図５
2012151477.tif 000002
【特許請求の範囲】
【請求項１】
裏側のメタライズ層（４１）を形成するステップと、
光重合により２以上のポリマー層を続けて形成することにより、前記裏側のメタライズ層の上層に、裏側の端子（５１、６１）および１以上の表側の端子（５２、６２）を有する１以上の電子部品（５０、６０）を配置するための１以上のキャビティが形成されるポリマー断面（４２）を形成するステップと、
前記ポリマー断面（４２）の上部に、表側のメタライズ層（４６）を形成するステップと、
を含む、１以上の電子部品が組み込まれたパッケージのキャリア構造の製造方法。
【請求項２】
前記電子部品が、マイクロ波集積回路および分離した受動素子である、請求項１に記載の製造方法。
【請求項３】
前記ポリマー断面（４２）は、ポリマーを有しない溝（４５）が単一のキャビティまたは一群の溝の周囲に形成されることで、前記表側のメタライズ層（４６）が前記ポリマー断面（４２）の上部に形成されたときに前記裏側のメタライズ層（４１）と接触するように形成される、請求項１または２に記載の製造方法。
【請求項４】
ポリマーを有しない溝（４５）が、少なくとも、マイクロ波集積回路を埋め込むためのそれぞれの単一のキャビティまたは一群のキャビティの周囲に形成される、請求項３に記載の製造方法。
【請求項５】
前記ポリマー断面（４２）の形成は、前記電子部品の上部の面がそれぞれのキャビティに埋め込まれ、前記埋め込まれた電子部品の周囲の表側のメタライズ層が同じ高さになるように前記電子部品を前記キャビティに埋め込むために、それぞれのキャビティ（４３、４４）の深さがそれぞれの前記電子部品（５０、６０）の厚みに適合されるように制御される、請求項１〜４のいずれか１項に記載の製造方法。
【請求項６】
電子要素を形成するために、前記ポリマー断面（４２）に１以上の区画（４５’）を形成するステップをさらに含む、請求項１〜５のいずれか１項に記載の製造方法。
【請求項７】
前記電子要素が、フィルタ、アンテナ、インターフェース、及び／又はトランジションである、請求項６に記載の製造方法。
【請求項８】
前記１以上の区画が、ポリマーを含まないか少し含む、及び／又は、表側のメタライズ層を含まない、請求項６または７に記載の製造方法。
【請求項９】
前記ポリマー断面（４２）は、ポリマーを有しない溝（４５）が区画（４５’）の周囲に形成されることで、前記表側のメタライズ層（４６）が前記ポリマー断面（４２）の上部に形成されたときに前記裏側のメタライズ層（４１）と接触するように形成される、請求項６〜８のいずれか１項に記載の製造方法。
【請求項１０】
前記溝（４５）に形成される前記表側のメタライズ層（４６）は、前記裏側のメタライズ層（４１）と接触し、１以上のインタラプションが前記溝（４５）に形成される、請求項９に記載の製造方法。
【請求項１１】
前記ポリマー断面（４２）は、１以上のポリマーを有しない熱伝導溝（９５）が１以上のキャビティ（４３）の部分の下方に形成されることで、前記表側のメタライズ層（４６）が前記ポリマー断面（４２）の上部に形成されたときに前記裏側のメタライズ層（４１）と接触するように形成され、
前記熱伝導溝（９５）を熱電伝導材料で充填するステップをさらに含む、請求項１〜１０のいずれか１項に記載の製造方法。
【請求項１２】
前記熱伝導材料が、エポキシまたは半田である、請求項１１に記載の製造方法。
【請求項１３】
前記ポリマー断面（４２）は、隣接するキャビティよりも小さい幅を有する熱伝導キャビティ（９７）が１以上のキャビティ（４３）の中心部の下方に形成されるように形成され、前記熱度伝導キャビティは、前記表側のメタライズ層（４６）が前記ポリマー断面（４２）の上部に形成されたときに前記裏側のメタライズ層（４１）と接触するように形成され、
熱伝導要素（９８）を、前記キャビティ（４３）に埋め込まれる電子部品（５０）の底面が前記表側のメタライズ層（４６ａ）と接触するような高さを有する前記熱伝導キャビティ（９７）及び前記熱伝導要素（９８）の上面に配置するステップをさらに含み、
前記表側のメタライズ層（４６ａ）は、前記熱伝導キャビティ（９７）の周囲の前記キャビティ（４３）の底部に位置する前記ポリマー断面（４２）の上部に形成される、請求項１〜１２のいずれか１項に記載の製造方法。
【請求項１４】
前記熱伝導要素が、金属ブロックである、請求項１３に記載の製造方法。
【請求項１５】
裏側のメタライズ層（４１）と、
光重合により２以上のポリマー層を続けて形成することにより前記裏側のメタライズ層の上層に形成され、前記裏側のメタライズ層の上層に、裏側の端子（５１、６１）および１以上の表側の端子（５２、６２）を有する１以上の電子部品（５０、６０）を配置するための１以上のキャビティを有するポリマー断面（４２）と、
前記ポリマー断面の上部に位置する表側のメタライズ層（４６）と、
を備える、１以上の電子部品を埋め込むためのパッケージのキャリア構造。
【請求項１６】
前記電子部品が、マイクロ波集積回路および分離した受動素子である、請求項１５に記載のパッケージのキャリア構造。
【請求項１７】
単一のキャビティ（４３、４４）または一群のキャビティの周囲に位置する１以上のポリマーを有しない溝（４５）をさらに備え、
前記溝（４５）は、前記表側のメタライズ層が前記裏側のメタライズ層と前記溝（４５）内で接触するように形成される、請求項１５または１６に記載のパッケージのキャリア構造。
【請求項１８】
前記ポリマーを有しない溝（４５）が、少なくとも、マイクロ波集積回路を埋め込むためのそれぞれの単一のキャビティまたは一群のキャビティの周囲に形成される、請求項１７に記載のパッケージのキャリア構造。
【請求項１９】
前記電子部品の上面が前記それぞれのキャビティに埋め込まれ、前記埋め込まれた電子部品の周囲の前記表側のメタライズ層の上面が同じ高さになるように前記電子部品を前記キャビティに埋め込むために、それぞれのキャビティ（４３、４４）の深さがそれぞれの前記電子部品（５０、６０）の厚みに適合される、請求項１５〜１８のいずれか１項に記載のパッケージのキャリア構造。
【請求項２０】
電子要素を形成するために、前記ポリマー断面（４２）内に、ポリマーを含まないか少し含む、及び／又は、表側のメタライズ層を含まない１以上の区画（４５’）をさらに備える、請求項１５〜１９のいずれか１項に記載のパッケージのキャリア構造。
【請求項２１】
前記電子要素が、フィルタ、アンテナ、インターフェース、及び／又はトランジションである、請求項２０に記載のパッケージのキャリア構造。
【請求項２２】
１以上の前記区画（４５’）の周囲に１以上のポリマーを有しない溝（４５）を更に備え、
前記溝（４５）は、前記表側のメタライズ層（４６）が前記溝内で前記裏側のメタライズ層（４１）と接触するように形成される、請求項２０または２１に記載のパッケージのキャリア構造。
【請求項２３】
前記溝内に形成される前記表側のメタライズ層（４６）は、前記裏側のメタライズ層（４１）と接触し、１以上のインタラプションが前記溝内に形成される、請求項２２に記載のパッケージのキャリア構造。
【請求項２４】
前記表側のメタライズ層（４６）が前記ポリマー断面（４２）の上部に形成されたときに前記裏側のメタライズ層（４１）と接触するように、１以上のキャビティ（４３）の部分の下方に形成される１以上のポリマーを有しない熱伝導溝（９５）を更に備え、
熱伝導材料が、前記熱伝導溝（９５）に充填される、請求項１５〜２３のいずれか１項に記載のパッケージのキャリア構造。
【請求項２５】
前記熱伝導材料が、エポキシまたは半田である、請求項２４に記載のパッケージのキャリア構造。
【請求項２６】
１以上のキャビティ（４３）の中心部の下方に形成される熱伝導キャビティ（９７）を更に備え、
前記熱伝導キャビティ（９７）は、隣接するキャビティよりも小さい幅を有し、
前記熱伝導キャビティは、前記表側のメタライズ層（４６）が前記ポリマー断面（４２）の上部に形成されたときに前記裏側のメタライズ層（４１）と接触するように形成され、
熱伝導要素（９８）が前記熱伝導キャビティ（９７）に配置され、
前記熱伝導要素は、前記キャビティ（４３）に埋め込まれる電子部品（５０）の底面が前記表側のメタライズ層および前記熱伝導要素の上面と接触するような高さを有し、
前記表側のメタライズ層は、前記熱伝導キャビティの周囲の前記キャビティの底部に位置する前記ポリマー断面の上部に形成される、請求項１５〜２３のいずれか１項に記載のパッケージのキャリア構造。
【請求項２７】
前記熱伝導要素が、金属ブロックである、請求項２６に記載のパッケージのキャリア構造。
【請求項２８】
１以上の電子部品（５０、６０）を、パッケージ（７０）のキャリア構造（４０）の１以上のキャビティ（４３、４４）に固定して埋め込み、前記キャリア構造（４０）は、裏側のメタライズ層（４１）、前記裏側のメタライズ層の上部に形成され、１以上の電子部品を配置するための１以上のキャビティ（４３、４４）を有する断面（４２）、及び前記断面の上部に位置する表側のメタライズ層（４６）を有し、前記電子部品（５０、６０）は、前記キャリア構造の前記表側のメタライズ層（４６）に接続される裏側端子（５１、６１）と１以上の表側端子（５２、６２）とを有するステップと、
前記キャリア構造（４０）及び前記埋め込まれた１以上の電子部品上に位置する中間被覆層（７１）を形成し、前記キャリア構造の前記表側のメタライズ層への接続、及び／又は、前記１以上の電子部品の１以上の表側端子への接続のために、中間接続端子（７３、７４）が前記中間被覆層（７１）中に提供されるステップと、
シグナル伝達メタライズ層（７６）を、前記被覆層の上部の予め定められた領域に形成し、前記シグナル伝達メタライズ層は、少なくとも１つの中間接続端子（７３、７４）を介して、前記それぞれの電子部品のうちの少なくとも１つの表側端子（５２、６２）に接続されるステップと、
上部被覆層（７７）を、前記中間被覆層及び前記シグナル伝達メタライズ層の上部にそれぞれ形成し、前記上部接続端子（７８、７９）が、予め定められた中間接続端子への接続のために前記上部被覆層に提供されるステップと、
上部メタライズ層（８１）を、前記上部接続端子およびあらかじめ定められた中間接続端子を介して、１以上の予め定められた電子部品の１以上の表側端子、及び／又は、前記キャリア構造の前記表側メタライズ層に接続する前記上部被覆層の上部の予め定められた領域に形成するステップと、
を含む、１以上の電子部品を備えるパッケージの製造方法。
【請求項２９】
前記１以上の電子部品が、マイクロ波集積回路および分離した受動素子である、請求項２８に記載の製造方法。
【請求項３０】
前記パッケージのキャリア構造が、請求項１５〜２７のいずれか１項に記載のキャリア構造である、請求項２８または２９に記載の製造方法。
【請求項３１】
前記中間被覆層が、ポリマーまたは誘電材料からなる層である、請求項２８〜３０のいずれか１項に記載の製造方法。
【請求項３２】
前記上部被覆層が、ポリマーまたは誘電材料からなる層である、請求項２８〜３１のいずれか１項に記載の製造方法。
【請求項３３】
前記中間被覆層（７１）では、空気腔（８２）が、予め定められた電子部品の１以上の表側端子の上方に形成される、請求項２８〜３２のいずれか１項に記載の製造方法。
【請求項３４】
前記予め定められた電子部品が、ＤＣ表側端子に接続するＤＣ成分およびＲＦ表側端子に接続するＲＦ成分を含むマイクロ波集積回路であり、
前記ＤＣ表側端子は、ＲＦ表側端子よりもマイクロ波集積回路の前面の異なる領域に配置され、
前記空気腔は、ＲＦ表側端子の上方に形成される、請求項３３に記載の製造方法。
【請求項３５】
前記マイクロ波集積回路が、モノリシックなマイクロ波集積回路である、請求項３４に記載の製造方法。
【請求項３６】
前記前記上部被覆層（７７）及び／又は前記上部メタライズ層（８１）は、犠牲キャリア基板を用いた転移過程により形成される、請求項２８〜３５のいずれか１項に記載の製造方法。
【請求項３７】
前記電子部品を前記キャリア構造（４０）の前記キャビティ（４３、４４）に固定して埋め込むステップは、
前記表側メタライズ層の上部の前記キャビティの底部に部分重合固定層を形成するステップと、
前記部分重合固定層の上部の前記キャビティの内部に前記電子部品を配置するステップと、
を含む、請求項２８〜３６のいずれか１項に記載の製造方法。
【請求項３８】
前記電子部品を前記キャリア構造の前記キャビティ（４３、４４）に固定して埋め込むステップは、
予め定められた量のエポキシを前記キャビティに注入するステップと、
前記エポキシ内部の前記キャビティに前記電子部品を配置するステップと、
を含む、請求項２８〜３６のいずれか１項に記載の製造方法。
【請求項３９】
前記キャビティは、該キャビティに埋め込まれた電子部品よりもわずかに幅が大きく、それゆえ、前記キャビティと電子部品との間にギャップ（４７）を形成し、
前記電子部品を前記キャリア構造の前記キャビティに固定して埋め込むステップは、
前記表側のメタライズ層（４６）の上部の前記キャビティ（４３、４４）の内部に直接電子部品（５０、６０）を配置するステップと、
前記中間被覆層の固定材料を前記ギャップに提供するステップと、
を含む、請求項２８〜３６のいずれか１項に記載の製造方法。
【請求項４０】
前記キャビティが、該キャビティに埋め込まれた電子部品よりも１〜２０μｍだけ幅が大きい、請求項３９に記載の製造方法。
【請求項４１】
前記固定材料が、前記中間被覆層（７１）を形成する際の前記中間被覆層の材料である、請求項３９または４０に記載の製造方法。
【請求項４２】
１以上の機能要素を有する中心部品本体と、
前記キャリア構造の表側メタライズ層への接続のために、前記中心部品本体の裏側に提供される裏側端子（５１）と、
前記中心部品本体の表側に位置する１以上の表側端子（５２）と、
を備える、電子部品。
【請求項４３】
前記電子部品が、マイクロ波集積回路または分離した受動素子である、請求項４２に記載の電子部品。
【請求項４４】
前記電子部品が、請求項１５〜２７のいずれか１項に記載のパッケージのキャリア構造に埋め込むためのものである、請求項４３に記載の電子部品。
【請求項４５】
前記電子部品は、マイクロ波集積回路であり、
前記表側端子（５２）は、ＤＣ表側端子及びＲＦ表側端子を有し、
前記機能要素は、前記ＤＣ表側端子に接続するＤＣ成分と、前記ＲＦ表側端子に接続するＲＦ成分とを有し、
前記ＤＣ表側端子は、ＲＦ表側端子よりもマイクロ波集積回路の前面の異なる領域に配置される、請求項２６に記載の電子部品。
【請求項４６】
前記マイクロ波集積回路が、モノリシックなマイクロ波集積回路である、請求項４５に記載の電子部品。
【請求項４７】
前記ＤＣ表側端子は、ＲＦ表側端子を取り囲む連続的なＤＣ表側端子を有する、請求項４５または４６に記載の電子部品。
【請求項４８】
前記ＲＦ端子が、隣接する最外側のＲＦ表側端子である、請求項４７に記載の電子部品。
【請求項４９】
前記裏側端子を、前記１以上の表側端子と接続するために、前記中心部品本体（５３）を通る１以上の直通の接続（５４）を更に備える、請求項４５または４６に記載の電子部品。
【請求項５０】
前記表側端子が、前記機能要素のＤＣ成分と接続されるＤＣ表側端子である、請求項４９に記載の電子部品。
【請求項５１】
裏側のメタライズ層（４１）と、前記裏側のメタライズ層の上部に形成され、１以上の電気部品を配置するための１以上のキャビティ（４３、４４）を有する断面（４２）と、前記断面の上部に位置する表側のメタライズ層（４６）と、を有するキャリア構造（４０）と、
前記キャリア構造内に形成された１以上のキャビティに埋め込まれる１以上の電子部品（５０、６０）と、
前記キャリア構造および前記埋め込まれた１以上の電子部品の上部に形成される中間被覆層（７１）であり、前記キャリア構造及び／又は前記１以上の電子部品の１以上の表側端子の前記表側メタライズ層への接続のために、前記中間被覆層には、中間接続端子（７３、７４）が提供される、中間被覆層と、
前記被覆層の上部の予め定められた領域に形成され、少なくとも１つの中間接続端子を介して前記それぞれの電子部品の少なくとも１つの表側端子と接続するシグナル伝達メタライズ層（７６）と、
前記中間被覆層および前記シグナル伝達メタライズ層の上部にそれぞれ形成される上部被覆層（７７）であり、予め定められた中間接続端子への接続のために、前記上部被覆層には、上部接続端子（７８、７９）が提供される、上部被覆層と、
前記上部接続端子および予め定められた中間接続端子を介して、１以上の予め定められた電子部品の１以上の表側端子、及び／又は、前記キャリア構造の前記表側メタライズ層に接続する前記上部被覆層の予め定められた領域に形成される上部メタライズ層（８１）と、
を備える、パッケージ。
【請求項５２】
前記キャリア構造が、請求項１５〜２７のいずれか１項に記載のキャリア構造である、請求項５１に記載のパッケージ。
【請求項５３】
前記１以上の電子部品が、マイクロ波集積回路および分離した受動素子である、請求項５１または５２に記載のパッケージ。
【請求項５４】
前記中間被覆層が、ポリマーまたは誘電材料からなる、請求項５１〜５３のいずれか１項に記載のパッケージ。
【請求項５５】
前記上部被覆層が、ポリマーまたは誘電材料からなる、請求項５１〜５４のいずれか１項に記載のパッケージ。
【請求項５６】
予め定められた電子部品の１以上の表側端子の上方の前記中間被覆層に形成される空気腔（８２）を更に備える、請求項５１〜５５のいずれか１項に記載のパッケージ。
【請求項５７】
前記予め定められた電子部品（５０、６０）は、マイクロ波集積回路であり、ＤＣ表側端子に接続するＤＣ成分と、ＲＦ表側端子に接続するＲＦ成分とを有し、
前記ＤＣ表側端子は、ＲＦ表側端子よりもマイクロ波集積回路の前面の異なる領域に配置され、
前記空気腔は、ＲＦ表側端子の上方に形成される、請求項５６に記載のパッケージ。
【請求項５８】
前記マイクロ波集積回路が、モノリシックなマイクロ波集積回路である、請求項５７に記載のパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１以上の電子部品、特に、マイクロ波集積回路（ｍｉｃｒｏｗａｖｅ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）および分離した受動素子（ｄｉｓｃｒｅｔｅ  ｐａｓｓｉｖｅ  ｃｏｍｐｏｎｅｎｔ）を埋め込む（ｅｍｂｅｄ）ためのパッケージのキャリア構造の製造方法、及び１以上の電子部品を有するパッケージの製造方法に関する。
【０００２】
さらに、本発明は、１以上の電子部品、特に、マイクロ波集積回路および分離した受動素子を埋め込むためのパッケージのキャリア構造、パッケージのキャリア構造に埋め込まれる電子部品、並びに、このようなキャリア構造及びこれに埋め込まれた１以上の電子装置を有するパッケージに関する。
【背景技術】
【０００３】
特許文献１には、光硬化材料からなる基体の層状構造中に形成されたキャビティに挿入されるミクロ電子工学の部品を有するマイクロシステムの生産方法が開示されている。部品は、いくつかの平面上で、互いに隣接して配置されるか、及び／又は、他の部品の上方に配置され、かつ、電気的または熱的に相互接続されている。前記マイクロ電子部品が挿入されると、基体の層状構造が連続し、また、電気的または熱的に伝導性を有する材料からなる構造が構築される。この材料を、垂直方向上方で、電子部品と接触させることが提案されている。前記伝導性材料は、第１の電子部品の上方の追加の電子部品、または、前記第１の電子部品からの水平方向に離隔した位置に配置される１または複数の電子部品への直接の接続を実現する。このような直接の接続は、パッドの垂直上方に配置された伝導性材料から水平方向に流れる伝導体の軌跡を追うことにより実現できる。このような方法はまた、ＲＭＰＤ（Ｒａｐｉｄ  Ｍｉｃｒｏ  Ｐｒｏｄｕｃｔ  Ｄｅｖｅｌｏｐｍｅｎｔ）法として知られている。
【０００４】
これら及び他の公知の（１以上の電子部品、特に、マイクロ波集積回路および分離した受動素子を埋め込むための）パッケージの製造方法及び、電子装置の製造方法は、様々な問題または欠点を示す。
【０００５】
ミリ波／ＴＨｚ周波数域でのＭＭＩＣｓ（Ｍｏｎｏｌｉｔｈｉｃａｌｌｙ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ）のサイズは、しばしば、自由空間の波長λ０の半分より大きい。これは、複数のシステム機能が単一のＭＭＩＣｎ集積されている場合には、確かに事実である。ＴＨｚ周波数域で、チップ間の接続は、非常に損失が大きくなり、シングルチップのアナログの前端またはマルチチャンネルのチップは、λ０よりも大きなサイズを有するため、予期せずに接触してしまうことがあり得る。チップの相互接続では、導波モードが妨げられる。このような領域では、パッケージ内の望ましくないキャビティモードとのモーダルな結合（ｍｏｄａｌ  ｃｏｕｐｌｉｎｇ）が起こり得る。同一のモーダルな結合機構は、保護されていないフィルタ部分で起こり得る。パッケージは、キャビティがλ／２よりも大きくなるときに、このような結合効果を生じる。ここで、λは、パッケージ材料の誘電定数の平方根で自由空間の波長を除した値である。キャビティのサイズを最大化することにより、空気腔を使用することが可能となる。
【０００６】
パッケージング材料の誘電損失は周波数とともに増加する。従って、誘電材料中へのＭＭＩＣｓを完全に埋め込むと、実用的には、ミリ波／ＴＨｚ周波数域ではあまり魅力的ではないが、より低い周波数では実用的である。さらに、このようなアプローチでは、ＭＭＩＣｓはまた、伝搬定数が変化するために、それらの挙動を変化させる。
【０００７】
パッケージ内のキャビティモードを抑制する最も正確な方法は、キャビティのサイズをλ／２の限界サイズ以下まで低減させることである。ここで、λは、誘電材料中の波長（λ≦λ０）である。これは、ＭＭＩＣ上の被覆層の付着を必要とする。ＭＭＩＣの表側のフォトリソグラフィにより構造化された特徴は、非常に小さくなり、小さな領域は、チップに付着した被覆層を設けることを可能にする。特定のプロセスが、ＭＭＩＣ上に被覆層を付着および接続させることを必要とする。ＭＭＩＣｓは、しばしば、薄く脆いものであり、被覆層への機械的な接着（例えば、フリップチップアプローチを使用した場合）は、困難である。代わりの解決法としては、ＭＭＩＣに接触しない被覆層が使用されるが、断続的なバンドギャップ構造が生じる。それらは、しばしば、設計が困難であり、キャビティモードの抑制の可能性は、帯域制限される。さらに、小さな製造法の変化が、抑制可能な帯域をシフトさせる。広帯域のシステムのパッケージングは挑戦的である。その代わりとしては、広帯域の吸収材料を導入することができるが、これらの材料はまた、情報伝達ガイドモードのエネルギーをも吸収する。
【０００８】
フィルタ構造は、ほとんどの受信用または送信用のミリ波／ＴＨｚシステムで必要とされる。これらのサイズは、波長と比較して大きく、このような部品のパッケージへの集積は、スプリ明日のパッケージモードへのモーダルな結合のために、元のフィルタの特性を変化させるとともに、そのシステムの他の機能ブロックを阻害する。
【０００９】
現在の低体積のパッケージ解決方法は、共に構築することが必要ないくつかの異なる部分からなる。組立及び機械的な公差は、重要である。密封状態またはほぼ密封状態を達成するためには、付着方法を特殊なものとする必要がある。言い換えると、単一のパッケージ構造は、できる限り手作業でないか、またはできる限り半自動化された組立工程を用いることが必要である。さらに、低コストで生産するためには、バッチ処理が基本的に必要となる。
【００１０】
ミリ波及びＴＨｚ周波数域での多くのパッケージングアプローチでは、電磁気的に分離されたユニットに分解することはできない。マルチチップパッケージは、パッケージ内部の複雑な電磁気的な事情のために、設計することが困難であり、また、デバックすることが困難である。このため、デザインサイクルが長くなる。代わりに、各機能ブロックは、分離したパッケージを必要とする。この分離したパッケージにより、ミリ波／ＴＨｚ周波数域でのこれらのパッケージを相互接続する際の問題が生じる。いわゆるスプリットブロック技術（ｓｐｌｉｔ  ｂｌｏｃｋ  ｔｅｃｈｎｏｌｏｇｙ）は、一般に、これらの状況では、巨大で高価な電子装置用に用いられる。
【００１１】
ここで、参考文献は、ミリ波周波数範囲として、３０〜３００ＧＨｚの範囲の周波数を上げている。ＴＨｚ周波数及びＴＨｚアプリケーションは、しばしば、誤って、文章中で３００ＧＨｚから開始されるスペクトルに言及する。スペクトルは、実際には、サブＴＨｚ周波数範囲で用いられるものであるにもかかわらず、後述するように、この一般に受け入れられている定義が採用される。従って、後述するＴＨｚ周波数に言及している文献は、少なくとも３００ＧＨｚ〜３ＴＨｚまでの範囲の周波数を含むものと理解される。また、マイクロ波周波数に言及している文献も、約３０ＧＨｚ〜３ＴＨｚの同じ周波数範囲を含むものと理解される。マイクロ波集積回路は、少なくとも３ＴＨｚまでで動作し得る。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】国際公開第２００４／０７０８３５号
【発明の概要】
【００１３】
本発明の目的は、１以上の電子部品を埋め込むためのパッケージのキャリア構造の製造方法、及びこの方法により上述した不利益が解消されたパッケージの製造方法を提供することである。
【００１４】
本発明の更なる目的は、１以上の電子部品を埋め込むためのパッケージのキャリア構造、このキャリア構造に埋め込まれる電子部品、及びこのキャリア構造により上述した不利益が解消されたパッケージを提供することである。
【００１５】
本発明の一つの側面によれば、１以上の電子部品、特に、マイクロ波集積回路および分離した受動素子を埋め込むためのパッケージのキャリア構造の製造方法が提供される。前記製造方法は、裏側のメタライズ層（ｂａｃｋ−ｓｉｄｅ  ｍｅｔａｌｌｉｚａｔｉｏｎ  ｌａｙｅｒ）を形成するステップと、光重合により２以上のポリマー層を続けて形成することにより、前記裏側のメタライズ層の上層に、裏側の端子（ｂａｃｋ−ｓｉｄｅ  ｔｅｒｍｉｎａｌ）および１以上の表側の端子（ｆｒｏｎｔ−ｓｉｄｅ  ｔｅｒｍｉｎａｌ）を有する１以上の電子部品を配置するための１以上のキャビティ（ｃａｖｉｔｙ）が形成されるポリマー断面（ｐｏｌｙｍｅｒ  ｐｒｏｆｉｌｅ）を形成するステップと、前記ポリマー断面の上部に、表側のメタライズ層（ｆｒｏｎｔ−ｓｉｄｅ  ｍｅｔａｌｌｉｚａｔｉｏｎ  ｌａｙｅｒ）を形成するステップと、を含む。
【００１６】
本発明の他の側面によれば、１以上の電子部品、特に、マイクロ波集積回路および分離した受動素子を埋め込むためのパッケージのキャリア構造が提供される。前記キャリア構造は、裏側のメタライズ層と、光重合により２以上のポリマー層を続けて形成することにより前記裏側のメタライズ層の上層に形成され、前記裏側のメタライズ層の上層に、裏側の端子および１以上の表側の端子を有する１以上の電子部品を配置するための１以上のキャビティを有するポリマー断面と、前記ポリマー断面の上部に位置する表側のメタライズ層と、を備える。
【００１７】
本発明のさらに他の側面によれば、１以上の電子部品を有するパッケージの製造方法が提供される。前記製造方法は、１以上の電子部品、特に、マイクロ波集積回路を、パッケージのキャリア構造、特に、提案された本発明によるキャリア構造の１以上のキャビティに固定して埋め込み、前記キャリア構造は、裏側のメタライズ層、前記裏側のメタライズ層の上部に形成され、１以上の電子部品を配置するための１以上のキャビティを有する断面、及び前記断面の上部に位置する表側のメタライズ層を有し、前記電子部品は、前記キャリア構造の前記表側のメタライズ層に接続される裏側端子と１以上の表側端子とを有するステップと、前記キャリア構造及び前記埋め込まれた１以上の電子部品上に位置する中間被覆層、特に、ポリマーまたは誘電材料からなる層を形成し、前記キャリア構造の前記表側のメタライズ層への接続、及び／又は、前記１以上の電子部品の１以上の表側端子への接続のために、中間接続端子が前記中間被覆層中に提供されるステップと、シグナル伝達メタライズ層を、前記被覆層の上部の予め定められた領域に形成し、前記シグナル伝達メタライズ層は、少なくとも１つの中間接続端子を介して、前記それぞれの電子部品のうちの少なくとも１つの表側端子に接続されるステップと、上部被覆層、特に、ポリマーまたは誘電材料からなる層を、前記中間被覆層及び前記シグナル伝達メタライズ層の上部にそれぞれ形成し、前記上部接続端子が、予め定められた中間接続端子への接続のために前記上部被覆層に提供されるステップと、上部メタライズ層を、前記上部接続端子およびあらかじめ定められた中間接続端子を介して、１以上の予め定められた電子部品の１以上の表側端子、及び／又は、前記キャリア構造の前記表側メタライズ層に接続する前記上部被覆層の上部の予め定められた領域に形成するステップと、を含む。
【００１８】
本発明のさらに他の側面によれば、電子部品、特に、マイクロ波集積回路または分離した受動素子、特に、提案された本発明によるパッケージのキャリア構造に埋め込むためのものが提供される。前記電子部品は、１以上の機能要素を有する中心部品本体と、前記キャリア構造の表側メタライズ層への接続のために、前記中心部品本体の裏側に提供される裏側端子と、前記中心部品本体の表側に位置する１以上の表側端子と、を備える。
【００１９】
最後に、本発明の更に他の観点によれば、パッケージが提供される。前記パッケージは、キャリア構造、特に、提案された本発明によるキャリア構造であり、裏側のメタライズ層と、前記裏側のメタライズ層の上部に形成され、１以上の電気部品を配置するための１以上のキャビティを有する断面と、前記断面の上部に位置する表側のメタライズ層とを有するキャリア構造と、前記キャリア構造内に形成された１以上のキャビティに埋め込まれる１以上の電子部品、特に、マイクロ波集積回路および分離した受動素子と、前記キャリア構造および前記埋め込まれた１以上の電子部品の上部に形成される中間被覆層、特に、ポリマーまたは誘電材料からなるものであり、前記キャリア構造及び／又は前記１以上の電子部品の１以上の表側端子の前記表側メタライズ層への接続のために、前記中間被覆層には、中間接続端子が提供される、中間被覆層と、前記被覆層の上部の予め定められた領域に形成され、少なくとも１つの中間接続端子を介して前記それぞれの電子部品の少なくとも１つの表側端子と接続するシグナル伝達メタライズ層と、前記中間被覆層および前記シグナル伝達メタライズ層の上部にそれぞれ形成される上部被覆層、特に、ポリマーまたは誘電材料からなるものであり、予め定められた中間接続端子への接続のために、前記上部被覆層には、上部接続端子が提供される、上部被覆層と、前記上部接続端子および予め定められた中間接続端子を介して、１以上の予め定められた電子部品の１以上の表側端子、及び／又は、前記キャリア構造の前記表側メタライズ層に接続する前記上部被覆層の予め定められた領域に形成される上部メタライズ層と、を備える。
【００２０】
本発明の好ましい実施形態は、従属クレームで定義される。クレームされた装置及び方法は、以下に説明し、従属クレームで定義される好ましい実施形態と、一般的に、類似及び／又は同一の好ましい実施形態を有する。
【００２１】
本発明は、パッケージおよびモノリシックなマルチチップパッケージのキャリア構造を提供するための思想に基づいている。これらのパッケージおよびモノリシックなマルチチップパッケージは、電子装置、例えば、ミリ波／ＴＨｚシステムの異なる機能を十分に保護している。パッケージは、好ましくは、感光性モノマーを重合させることにより、場所に注がれる（ｐｏｕｒｅｄ  ｉｎｔｏ  ｐｌａｃｅ）。それは、電子部品、例えばＭＭＩＣｓ（モノリシックなマイクロ波集積回路：Ｍｏｎｏｌｉｔｈｉｃａｌｌｙ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の周囲及び上方で徐々に成長することで、電子部品に接続するが、電子部品の高周波領域を表面化させない（ｒｅｃｅｓｓｉｎｇ）。
【００２２】
この提案されたアプローチにより、電磁的に完全に保護された機能的なブロックが提供される。これらのユニットは、装置の必要性に応じて、組み合わせることや、カスケード接続することができる。パッケージ内部の望まない共振モードが励起され、このことがデバッグすることが困難なシステム障害を引き起こすという危険性は最小限とされる。一旦適切に特徴づけられた機能ブロックは、システムシミュレーションで、恣意的なシステム構築（ａｒｂｉｔｒａｒｙ  ｓｙｓｔｅｍ  ａｒｃｈｉｔｅｃｔｕｒｅ  ）を調査するために使用され得る。実際のパッケージへのシステムレベルデザインの急速な転換が可能となり、このような電子装置の発展を加速させるであろう。
【００２３】
本発明のこれら及び他の側面は、以下で図面を用いて記述する実施形態を参照しながら、明らかになり、より詳細に説明される。
【図面の簡単な説明】
【００２４】
【図１】空気中およびポリマーで被覆された低雑音増幅器（ｌｏｗ  ｎｏｉｓｅ  ａｍｐｌｉｆｉｅｒ）の動作を示す図である。
【図２】公知の電子装置の実施形態を示す図である。
【図３】本発明によるパッケージのキャリア構造の実施形態を示す図である。
【図４】本発明による図５で示したパッケージの製造の実施形態を示す図である。
【図５】本発明によるパッケージの実施形態を示す図である。
【図６】本発明によるパッケージのキャリア構造の製造方法を示すフローチャートである。
【図７】本発明によるパッケージの製造方法を示すフローチャートである。
【図８】本発明によるストリップラインの相互接続（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）を示す斜視図である。
【図９】本発明によるストリップラインの相互接続（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）を示す横断面図である。
【図１０Ａ】本発明によるキャビティフィルタを示す斜視図である。
【図１０Ｂ】本発明によるキャビティフィルタを図１０Ａと異なった方向から示す斜視図である。
【図１０Ｃ】本発明によるキャビティフィルタを図１０Ａと異なった方向から示す斜視図である。
【図１０Ｄ】本発明によるキャビティフィルタを図１０Ａと異なった方向から示す斜視図である。
【図１１Ａ】本発明による導波管の遷移（ｔｒａｎｓｉｔｉｏｎ）を示す斜視図である。
【図１１Ｂ】本発明による導波管の遷移（ｔｒａｎｓｉｔｉｏｎ）を図１１Ａと異なった方向から示す斜視図である。
【図１２Ａ】本発明の様々な実施形態によるパッケージのレイアウト及びチップのレイアウトを示す図である。
【図１２Ｂ】本発明の様々な実施形態によるパッケージのレイアウト及びチップのレイアウトを示す図である。
【図１２Ｃ】本発明の様々な実施形態によるパッケージのレイアウト及びチップのレイアウトを示す図である。
【図１２Ｄ】本発明の様々な実施形態によるパッケージのレイアウト及びチップのレイアウトを示す図である。
【図１３Ａ】本発明による電子装置における異なった機能ブロックをカスケード接続する実施形態を示す図である。
【図１３Ｂ】本発明による電子装置における異なった機能ブロックをカスケード接続する実施形態を示す図である。
【図１４】本発明による受信機をパッケージする実施形態を示す図である。
【図１５】熱伝導手段の第１の実施形態を有する本発明によるパッケージのキャリア構造の他の実施形態を示す図である。
【図１６】熱伝導手段の第２の実施形態を有する本発明によるパッケージのキャリア構造の他の実施形態を示す図である。
【発明を実施するための形態】
【００２５】
本発明は、１以上の電子部品、特に、マイクロ波集積回路および分離した受動素子（例えば、キャパシタまたはレジスタ）を埋め込むためのパッケージの製造方法を使用する。このパッケージは、程度の差はあるが、単一の材料から成形される。最終的なパッケージは、その意味で、１種のモノリシックなパッケージである。パッケージの材料は、好ましくは、感光性のモノマーである。この感光性のモノマーは、徐々に薄層の場所（ｐｌａｃｅ）に注入され、ＵＶまたは他の波長の光を使用する光重合により固化される。
【００２６】
このような方法は、近年、微小部分（ｍｉｃｒｏｐａｒｔｓ）の製造を可能とし、チップを低周波数、すなわち、マイクロ波スペクトルよりも相当低い周波数で集積させるために使用される。垂直方向及び水平方向の寸法において、マイクロメーターの精度が可能となる。一般的な材料は、アクリル樹脂のグループに属する。しかしながら、これらの材料は、しばしば、高い誘電損失を示す。この誘電損失は、ミリ波／ＴＨｚ周波数でのマルチチップパッケージにはあまり好ましくない。このような製造プロセスは、例えば、ＲＭＰＤ（Ｒａｐｉｄ  Ｍｉｃｒｏ  Ｐｒｏｄｕｃｔ  Ｄｅｖｅｌｏｐｍｅｎｔ）プロセスとして知られている。
【００２７】
アクリル樹脂材料へのミリ波／ＴＨｚ  ＭＭＩＣｓ（Ｍｏｎｏｌｉｔｈｉｃａｌｌｙ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ）の十分な埋め込み（ｅｍｂｅｄｄｉｎｇ）は、電磁的なシミュレーションにより調査されてきている。その結果、特に、１１０〜１７０ＧＨｚの範囲の周波数での空気中およびポリマーで被覆された低雑音増幅器の動作を図１に示す。曲線１０ａ、１０ｂは、増幅器のｄＢでのゲインを示している。ここで、曲線１０ａは、空気中でのチップのゲインであり、曲線１０ｂは、ポリマーで被覆された同じチップのゲインである。曲線１１ａ、１１ｂ及び１２ａ、１２ｂは、入力および出力での反射量を示しており、曲線１１ａ、１２ａは空気中でのチップに対するものであり、曲線１１ｂ、１２ｂはポリマーが被覆されたチップに対するものである。チップがポリマー材料により被覆されている場合には、ゲインは、顕著に低下する。チップの動作のこのような変化は、ミリ波／ＴＨｚ周波数でのほとんどのシステムに対して妨げられる。
【００２８】
ＭＥＭＳおよびＲＭＰＤプロセスを使用する低周波回路に対するパッケージングの従来のアプローチは、シリコンチップを図２に示すようなポリマーに十分に埋め込むものである。図２は、パッケージ材料２４（ポリマー）にチップ２２が十分に埋め込まれた電子装置２０を示している。チップ２２の上部には、チップメタライズ層２６があり、この層は、金属パッケージ相互接続層２８と部分的に接続している。使用される周波数で、チップパッケージは、波長よりもかなり小さい。例えば、５ＧＨｚでは、パッケージ材料（誘電定数εＲ＝２．７）での波長λは３６ｍｍである。１８ｍｍよりも小さなパッケージは、寄生性のキャビティモード（ｐａｒａｓｉｔｉｃ  ｃａｖｉｔｙ  ｍｏｄｅ）にはならない傾向にある。相対的に、１４０ＧＨｚでの材料の波長λは、約１．３ｍｍである。図１における研究されたＭＭＩＣの幅は１ｍｍであり、これは、λ／２よりも大きい。
【００２９】
図２に示すように、このような電子装置２０には、トランジション（ｔｒａｎｓｉｔｉｏｎ）３０に、望ましくないスプリウス（spurious）のパッケージモード３４のための望ましくない励起パス（unwanted
excitation path）３２が存在する。このようなスプリウスのパッケージモードは、一般に避けられる共鳴および損失を引き起こすおそれがある。
【００３０】
本発明によるパッケージのキャリア構造およびパッケージの製造方法は、図３〜７に示されている。図３は、本発明の製造方法により製造されるパッケージのキャリア構造の実施形態を示している。図４は、本発明の製造方法によるパッケージの製造のための中間ステップを示している。図５は、この製造方法により製造されるパッケージの実施形態を示している。図６は、図３に示した本発明によるキャリア構造の製造方法のステップを示すフローチャートを示している。図７は、図４及び５に従った本発明によるパッケージの製造方法のステップを示すフローチャートを示している。
【００３１】
第１に、１以上の電子部品５０、６０、特に、マイクロ波集積回路および分離した受動素子を埋め込むためのパッケージ７０のキャリア構造４０の製造方法１００の一実施形態は、図３及び図６を参照して説明される。
【００３２】
製造方法１００の第１のステップＳ１０では、裏側のメタライズ層４１が形成される。第２のステップＳ１２では、２以上のポリマー層を連続して形成することにより、ポリマー断面４２、特に、階段状の断面が、前記裏側のメタライズ層４１の上層に形成される。前記ポリマー層（このポリマー層は、図３では、分離して識別することはできない。）は、ポリマー、特に、液体状の基本的なモノマーの光重合により、徐々に、所定の場所（ｐｌａｃｅ）に注入される。固体の断面４２は、小さな層中で構築される。この小さな層は、小さなテーパを有する急勾配の側壁を構築することを可能とする。さもなければ、その後のメタライズステップＳ１４は、キャビティ４３、４４、特に、前記ポリマー断面４２に形成される深い溝（ｔｒｅｎｃｈ）４５を確実に被覆することができない。次に、ステップＳ１４では、表側メタライズ層４６が前記ポリマー断面４２の上部に形成され、その結果、パッケージ７０のキャリア構造４０が形成される。
【００３３】
キャビティ４３、４４は、１以上の電子部品５０、６０を配置するために、キャリア構造４０に提供される。好ましくは、各電子部品は、異なるキャビティに配置される。このようなキャリア構造４０に配置するための電子部品５０、６０は、一般に、キャリア構造４０の前記表側メタライズ層４６への接続のための裏側端子５１、６１と、１以上の表側端子５２、６２とを有している。これにより、以下に説明するように完全なパッケージが製造されたときに、他の接続が確立される。図２〜５に示す実施形態では、電子部品５０がマイクロ波集積回路、特に、ＭＭＩＣであり、電子部品６０が分離した受動素子、例えば、分離したキャパシタである。
【００３４】
次に、図５に示したパッケージ７０の製造方法２００の一実施形態について、図４，５および７を参照しながら説明する。
【００３５】
（図７に示されている）製造方法２００の第１のステップＳ２０では、電子部品５０、６０が、キャリア構造４０のそれぞれのキャビティ４３、４４に固定して配置される。特に、図３に示すように、マイクロ波集積回路５０はキャビティ４３に配置され、分離したキャパシタ６０はキャビティ４４に配置される。パッケージ７０のキャリア構造４０は、好ましくは、上記で説明した方法により製造されるが、他の方法により製造されてもよい。例えば、断面４２は、ポリマーよりむしろシリコンで形成されてもよい。
【００３６】
図４に示すように、第２のステップＳ２２では、中間被覆層７１、特に、ポリマーまたは誘電材料からなる層が、前記キャリア構造４０の上部、特に、表側メタライズ層４６の上部、および前記埋め込まれた電子部品の上部に形成される。すなわち、中間被覆層７１は、前記表側端子５２，６２の少なくとも一部を被覆する。図４に示すように、被覆層７１の材料はまた、いくつか又は全ての溝４５とギャップ４７に充填される。このギャップ４７は、電子部品５０、６０と、キャビティ４３、４４の側壁との間に残存するものである。前記電子部品５０，６０の表側端子５２、６２への金属化された接続（ｍｅｔａｌｉｚｅｄ  ｃｏｎｎｅｃｔｉｏｎ）を形成するために、領域７３および７４に凹部（ｒｅｃｅｓｓ）が用意される。
【００３７】
さらに、このステップＳ２２では、前記電子部品５０，６０の１以上の表側端子５２、６２への接続のために、中間接続端子７３、７４が、前記中間被覆層７１に製造される。中間接続端子７３は、マイクロ波集積回路５０の表側端子５２に接続し、中間接続端子７４は、キャパシタ６０の表側端子６２に接続する。中間接続端子７３および７４は、初めは金属化されない。これらは、中間被覆層７１における凹部となるだけである。（金属化ステップにおいて）シグナル伝達層７６が形成されると、前記電子部品上の表側端子５２、６２への電気的な接続が達成される。
【００３８】
さらに、本実施形態に係る製造方法では、凹部７２（または穴）は、中間被覆層７１に提供される。そして、後のステップで、この凹部７２（または穴）に、後述するステップＳ２８で形成される上部メタライズ層８１と分離してまたは一緒に、上部接続端子７８が導入される。これらの（凹部７２の位置に形成される）接続端子は、前記キャリア構造４０の表側メタライズ層４６への接続のために提供される。従って、次の金属化ステップまたはシグナル伝達層を形成するステップにおいて、上部メタライズ層は、凹部７２を介して底部の構造と接続する。すなわち、それは、（所望の場所の）側壁を被覆するコーティングプロセスである。
【００３９】
好ましくは、接続層７５が、中間接続端子７４の間のキャパシタ６０の表側端子６２の上部に形成される。
【００４０】
次のステップＳ２４では、シグナル伝達メタライズ層７６が、前記中間被覆層７１の上部の予め定められた領域に形成される。前記シグナル伝達メタライズ層７６は、少なくとも１つの中間接続端子７３、７４を介して、電子部品５０，６０の少なくとも１つの表側端子５２、６２と接続する。電子部品６０の場合には、表側端子６２が電子部品５０よりと比較してかなり大きい。接続端子７５を実現する凹部はまたより大きい。シグナル伝達層７６は、凹部を被覆し、また、電子部品５０、６０の表側端子５２、６２と接続する。
【００４１】
ステップＳ２６では、上部被覆層７７、特に、ポリマーまたは誘電材料からなる層が、前記中間被覆層７１の上部と前記シグナル伝達メタライズ層７６の上部に、それぞれ形成される。好ましくは、前記上部被覆層７７は、（図示しない）ダミーキャリア上に分離して成長させられる。それは、部分的に重合されているに過ぎない。このような理由で、上部被覆層７７は、粘着性を維持している。そして、この上部被覆層７７は、中間被覆層７１に付着している（はじかれる（ｆｌｉｐｐｅｄ））。または、逆に、パッケージがキャリア上の上部被覆層７７からはじかれている。次いで、ダミーキャリアが除去される。最後に、さらに光に暴露させることで重合が完了する。このようにして、空気腔（ａｉｒ  ｃａｖｉｔｙ）８２が形成される。
【００４２】
さらに、上部接続端子７８、７９が、前記上部被覆層７７に提供される。上部接続端子７８は、予め定められた中間接続端子７２と接続するために提供される。上部接続端子７９は、シグナル伝達メタライズ層７６の一部、特に、マイクロ波集積回路５０の表側端子５２と接触する中間接続端子７３と接触するシグナル伝達メタライズ層７６の一部と接続する。これらの上部接続端子７８、７９は、好ましくは、（１種のプレースホルダーとしての）対応する凹部８０を提供することにより、上部被覆層７７に製造される。この凹部８０には、上部接続端子７８，７９が、ステップＳ２８で形成される上部メタライズ層８１と別々にまたは一緒に導入される。一般に、全ての「端子」は、初期では、金属化されていない。金属化ステップは、凹部を被覆し、底部の層への電気的な接続を確立する。
【００４３】
前記上部メタライズ層８０は、前記上部被覆層７７の上部の予め定められた領域に形成される。上部メタライズ層８０は、前記上部接続端子７８、７９および予め定められた中間接続端子７２、７３を介して、１以上の予め定められた電子部品（ここでは、マイクロ波集積回路５０）の１以上の表側端子５２、及び／又は、前記キャリア構造４０の前記表側メタライズ層４６と接続する。
【００４４】
中間被覆層７１および上部被覆層７７は、好ましくは、同一の材料を用いて、かつ、同一の一般的な方法を使用することにより、ポリマー断面４２として形成されることを指摘してもよい。さらに、様々な層、特に、ポリマー断面４２、中間被覆層７１および上部被覆層７７を構成する層の厚みは、重合を介して制御され得る。一般に、単一層の厚みは、階段状のポリマー断面４２の最も小さな「段」の高さよりも大きくない。１つの層の典型的な厚みは、１０μｍから１００μｍまでの範囲にある。例えば、キャビティ４３は、約５０μｍである。例えば、パッケージ４０の厚みは、約３００μｍである。例えば、中間被覆層７１および上部被覆層７７は、それぞれ２０μｍの厚みを有している。
【００４５】
図５は、上記で説明した製造方法２００の結果物としてのパッケージ７０を示している。
【００４６】
（ステップＳ２０において）それぞれのキャビティ４３，４４に電子部品５０、６０を固定するためには、いくつかの方法が存在する。例えば、階段状のグランド・プレーン（ｓｔａｉｒｃａｓｅ  ｇｒｏｕｎｄ  ｐｌａｎｅ）の上部の部分的に重合された薄層、すなわち、キャビティの底部に位置する表側メタライズ層４６は、所定の粘着性を有するように成長し得る。別の実施形態では、制御された量のエポキシは、電子部品の配置の前に、キャビティ４３、４４の内部に注入され得る。いくつかの実施形態では、キャビティ４３、４４は、一般に、そこに埋め込まれる実際の電子部品５０、６０よりも、幅が数μｍだけ広いに過ぎない。すなわち、ギャップ４７は、一般に、むしろ小さい。このことは、電子部品５０、６０の上部の１以上の次の層、例えば、上述した中間被覆層７１を注入し、重合させることにより、キャビティ４３、４４内への電子部品５０、６０の固定のさらなる可能性を提供する。
【００４７】
ステップＳ２２における中間被覆層７１の形成（すなわち、成長及び固化）の間、好ましくは、リフトオフ（ｌｉｆｔ−ｏｆｆ）金属化ステップが導入される。そこでは、マイクロ波集積回路５０が、（図示しない）保護層、例えば、フォトレジスト層により保護される。次いで、本実施形態では、（図４および５に示す）空気腔８２がマイクロ波集積回路５０の上方に形成される。好ましくは、それぞれのマイクロ波集積回路の上方に、別個の空気腔８２が形成される。
【００４８】
上部被覆層７７及び／又は前記上部メタライズ層８１は、犠牲キャリア基板を使用する転移過程（ｔｒａｎｓｆｅｒ  ｐｒｏｃｅｓｓ）により形成される。特に、転移過程では、前記上部被覆層７７を表す部分的に重合された薄い被覆層７７が、犠牲キャリア基板に吸着される。吸着の後に重合が完了する。最後の金属化及びフォトリソグラフィによる構造化（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｉｃ  ｓｔｒｕｃｔｕｒｉｎｇ）により、製造が完了する。他の材料からなる特別な接着層を使用することなく、重合させるだけで異なる層が互いに吸着するため、すべての電子装置は、最終的に、１つの固体ユニットとなる。このような製造アプローチを用いることで、完全に密封される。従って、多くのセンシングアプリケーションにとって理想的な解決法となる。
【００４９】
本発明による電子部品５０、および、本発明による電子装置に用いられる電子部品５０のようなマイクロ波集積回路、特に、ＭＭＩＣｓは、図３に示すように、１以上の機能要素を有する中心部品本体（ｃｅｎｔｒａｌ  ｃｏｍｐｏｎｅｎｔ  ｂｏｄｙ）５３を有する。また、裏側端子５１は、前記中心部品本体５３の裏側に提供され、１以上の表側端子５２は、前記中心部品本体５３の裏側に提供される。さらに、中心部品本体５３（ＭＭＩＣ基板とも呼ばれる）内部のモードの励起（ｅｘｃｉｔａｔｉｏｎ）を妨げるために、穴５４を介して、裏側端子５１が金属化される。
【００５０】
階段状のグランド・プレーン、すなわち、表側メタライズ層４６は、キャリア構造４０の一部を通り、キャリア構造の電子部品の領域の端部４７、すなわち、キャビティ４３、４４が配置される１以上の領域の周囲で裏側メタライズ層４１と接続する。メタライズ層４１及び４６はともに、同一のまたは異なるマスクを用いて構築される。それらは、ファラデーシールド４８（すなわち、いくつかの種類の閉じたチャンバ４８）を、互いに接触するエッジ４７間で形成する。このファラデーシールド４８の内部では、パッケージモードは存在し得ない。
【００５１】
ある実施形態では、いくつかの定義された区画４５’（ポリマーを有しない溝（ｐｏｌｙｍｅｒ−ｆｒｅｅ  ｇｒｏｏｖｅｓ  ｏｒ  ｔｒｅｎｃｈｅｓ）とも呼ばれる。）が設けられ、キャビティ共振器フィルタ、キャビティ支持アンテナ（ｃａｖｉｔｙ  ｂａｃｋｅｄ  ａｎｔｅｎｎａ）、または直交する導波管の遷移（ｏｒｔｈｏｇｏｎａｌ  ｗａｖｅｇｕｉｄｅ  ｔｒａｎｓｉｔｉｏｎ）等といった、ある要素の側壁を形成するために使用される。例えば、図５に示すように、十分に保護されたフィルタ８３は、金属化された溝８４により供給されたキャビティ共振器により形成される。金属化された溝８４は溝４５により形成され、この溝４５は、（特に、ステップＳ２４では）シグナル伝達メタライズ層７６により被覆される。また、シグナル伝達メタライズ層７６は、溝４５の底部で、裏側メタライズ層４１と接触する。ステップＳ２６において、上部被覆層７７が形成される場合に、上部被覆層７７の材料(例えば、ポリマー)はまた、溝４５に充填される。フィルタ８３の保護は、溝４５の近傍で、表側メタライズ層４６の裏側メタライズ層４１への接触を形成することにより得られる。
【００５２】
言い換えると、フィルタ８３は、キャビティ共振器からなる。側壁は、金属化された溝４５により形成される。すべての溝４５が金属化されるわけではない。メタライズ層４６は、上部のキャビティ共振器を閉じる。メタライズ層４６内の小さな隙間を介して、キャビティは、金属化された溝８４により、励起／供給される。金属化された溝８４は、（図５に示すように）メタライズ層４１と接続していてもよいが、底部のメタライズ層の金属化を停止してもよい。金属化された溝８４は、金属化され、かつ、シグナル伝達メタライズ層７６と接続される。供給隙間の周囲の供給領域は、接続７８端子および被覆層８１により保護される。
【００５３】
シグナル伝達メタライズ層７６および上部メタライズ層８１は、表側メタライズ層４６とともに、パッケージ７０の異なる電子部品５０、６０の間のストリップライン相互接続８５を形成する。シグナル伝達メタライズ層７６は、ストリップライン相互接続層として機能することでき、上部メタライズ層８１は、被覆層として機能することができる。ストリップライン相互接続層７６（ここでは、中心導体を表す）および被覆層８１はともに、裏側メタライズ層４１または表側メタライズ層４６の上部に接続されてもよい。ストリップライン相互接続８５（図８を参照）の実装の横断面が図９に示されている。これらの相互接続８５は、十分に保護されていることがわかる。メタライズ層４６は、信号導体７６の周囲で、メタライズ層８１と接続している。チップとチップとの相互接続は、２００μｍよりも短い距離で維持され、波長当たりのより高い誘電材料損失が、ＴＨｚ周波数域まで許容され得る。ストリップライン相互接続８５の横断面は、非常に小さな隙間を有しており、この隙間はまた、機能ブロックから機能ブロックまで通り抜けてトンネルを得ることができる、寄生性のエバネセントモードの優れた隔離も与える。
【００５４】
表側メタライズ層４６を裏側メタライズ層４１に押し込むことにより形成されるキャビティフィルタ８３の好ましい実施形態が、図１０に示されている。図１０Ａは、キャビティフィルタ８３の斜視図を示している。図１０Ａには、特に、保護されたキャビティフィード８３ａおよび保護されたストリップラインフィード８３ｂが示されている。図１０Ｂは、キャビティフィルタ８３をＡ−Ａ’に沿って切断した断面図を示している。キャビティフィード８３ａは、階段状のグランド・プレーン４６の隙間を通っている。さらに、保護されたストリップライン相互接続８３ｃが図１０Ｃに示されている。図１０Ｃは、キャビティフィルタ８３をＢ−Ｂ’に沿って切断した断面図を示している。位置８３ｄで、階段状のグランド・プレーン４６の押し込みが、ストリップラインの平行なグランド・プレーン（４６及び８１）を保護することを妨げている。図１０Ｄは、キャビティフィルタ８３をＣ−Ｃ’に沿って切断した断面図を示している。ここでは、金属化されたビア８３ｅが、キャビティ４５から突出するように示されており、この金属化されたビア８３ｅはまた、裏側メタライズ層４１と接続していてもよい。
【００５５】
表側メタライズ層４６を裏側メタライズ層４１に押し込むことにより形成される長方形の導波管インターフェース８６の好適な実施形態が、図１１に示されている。図１１Ａは、長方形の導波管インターフェース８６の斜視図を示している。特に、ストリップラインフィード８６ａと、ストリップラインフィード８６ａのための平行なグランド・プレーンを支持するためのポリマー支持体８６ｂが示されている。図１１Ｂは、長方形の導波管インターフェース８６をＡ−Ａ’に沿って切断した断面図を示している。
【００５６】
図１０及び図１１はともに、本発明の好適な実施形態により提供される厳密な保護概念を示す。長方形の導波管への転移が実装されるのと同様の方法で、キャビティで支持された平面アンテナ、例えば、パッチアンテナを実装することができる。
【００５７】
パッケージの台へのいかなる放射も抑制する間に、ストリップラインモードからフィルタのキャビティモード又は長方形の導波管モードへのモード変換が起こる。図１０及び図１１に示した双方の実装の金属化された側壁が、裏側の金属に押し込められるが、それらは、妨げられる。そこでは、ポリマーは、ストリップラインのグランド・プレーンを支持、すなわち、中心／信号導体に近接するストリップラインの連続したグランド・プレーンを支持する。言い換えれば、ストリップラインモードは、阻害され、また、影響される。その支持は、キャビティからの漏れを妨げるために、できる限り小さくなるように選択される。
【００５８】
別の実施形態では、マイクロ波集積回路のＤＣおよびＲＦ領域（または成分）は、厳密に分離されている。図１２Ａは、提案されたパッケージレイアウトの第１の実施形態の上面図を示しており、図１２Ｂは、提案されたパッケージレイアウトの第２の実施形態の上面図を示している。これらのパッケージレイアウトは、１４０ＧＨｚで動作する低雑音増幅器を埋め込むために使用され得るものである。空気腔８２および中間接続端子７３のための層はまた、双方のレイアウトに示されている。
【００５９】
被覆層、すなわち、上部メタライズ層８１をＭＭＩＣへ接続するためのビアホールの導入は、ポリマー材料を支持することを必要とする。図１２Ａに例示した第１のレイアウトでは、ＭＭＩＣの内部に数か所の場所があるだけに過ぎない。この場所では、別個の正方形のバイアス（ｖｉａｓ）が、従来の製造工程のデザインルールを考慮して配置され得る。別個のバイアスは、大きなキャビティ内でキャビティモードを抑制する手段である。多くの場合、抑制が不完全であり得るいくつかの場所があるに過ぎない。言い換えれば、キャビティモードの抑制は、多くの場合、（半波長領域におけるサイズの幅ｗを有するキャビティ領域のサイズのために）帯域制限され、また、不完全であってもよい。必要とされるポリマー材料の支持は、ＲＦトランスミッションラインに近づけてもよく、また、ＭＭＩＣの性能をデチューンしてもよい。
【００６０】
図１２Ｂに示す好ましく提案されるレイアウトは、ＤＣおよびＲＦ成分を電磁気的に分離することにより、キャビティサイズの最小化（半波長よりもはるかに小さな幅を有するまでに最小化すること）を可能とする。特に、ＤＣおよびＲＦ成分は、異なる領域／区画に配置され、接続端子７８、７９を介してＭＭＩＣに押し込まれた被覆層（７６、８１）により保護される。このような目的のために、領域８８（本実施形態では、層７６および８１を使用して実現される領域）と領域８９との間で、接続端子８７ａ、８７ｂが保護される。図１２Ｄに示すように、この領域８８にはＤＣ成分が配置され、領域８９にはＲＦ成分が配置される。図１２Ｄは、図１２Ｃで例示したチップのレイアウトの断面図である。相対的に、従来のチップレイアウトは、保護されていないパッケージの同じ空気腔内におけるＤＣおよびＲＦ機能を調整する。空気腔の幅が空気中における半波長に近くなるだけでなく、寄生性のモードがＤＣネットワークに結合できるようになる。
【００６１】
強調される特徴の一つは、図１２Ｃで示した層の金属化の結果として生じるパッケージの連続的なランディングパターン９０ａ、９０ｂの導入である。ＤＣ部分８８における領域９１は、ランディング領域として使用され得ないグランド・キャパシタである。被覆層８１のグランド部分は、保護接続端子８７ａ、８７ｂを介して、ＭＭＩＣのランディングパターン９０ａ、９０ｂに押し込まれる。連続的なランディングパターン９０ａ、９０ｂは、多機能チップ上の機能ブロックのほぼ完全な保護を可能とするが、ＲＦキャリングトランスミッションラインをポリマー材料で被覆されることから免れさせる。
【００６２】
完全に保護されたユニットである分離した機能ブロックのモデリングに関して、不一致であると考えられる一実施形態が提案される。図１３Ａは、入力および出力での（本発明で提案されているようなストリップライン型の）トランスミッションラインと接続される２つのカスケード接続された増幅器のブロックのブロック図を示す。図１３Ｂに示されている対応するシステムシミュレーションにおけるそれぞれのブロックは、パッケージレイアウトの部品により表されている。
【００６３】
一旦それぞれの機能ブロックが特徴付けられると、それは、異なるシステムアーキテクチャを調査するために使われ得る。そして、機能ブロックは、そのシステムを製造の準備が整ったパッケージのデザインに変換する。上述したような、増幅器ＭＭＩＣｓ５０ａ〜５０ｃ、積分受動部品６０ａ〜６０ｄ、フィルタ成分８３や、積分アンテナ９１、及びＩ／Ｏパッド９２（及び、必要に応じてさらなる部品）を有する電子装置７０’の典型的な実施形態として、パッケージされた受信機の一例が、図１４に示されている。図１４は、十分に定義された基本的な部品から外れる単純なシステムの構造を示しており、前記システムは、本発明を使用することにより実現され得る。ここで、ベースバンド信号のない処理機能がパッケージに含まれているにもかかわらず、受信機は、システム内臓型パッケージとして考慮され得るが、むしろ電子的なサブシステムである。
【００６４】
パッケージに使用される典型的なポリマー材料は、比較的小さな熱伝導性を有している。従って、図１５に断面図として示されているキャリア構造４０’の別の実施形態では、前記表側メタライズ層４６が、前記ポリマー断面４２の上部に形成されたときに前記裏側メタライズ層４１と接触できるように、１以上のポリマーを有しない熱伝導溝９５が、１以上のキャビティ４３の部分の下方に形成される。続いて、マイクロ波集積回路５０がキャビティ４３に配置される前に、熱伝導材料９６、特に、エポキシまたは半田が、前記熱伝導溝９５に充填される。これにより、キャリア構造４０’の裏側への熱伝導が改善され、より高い電力効率を実現することが可能となる。
【００６５】
図１５に断面図として示されているキャリア構造４０”の別の実施形態では、熱伝導キャビティ９７が、１以上のキャビティ４３の中心部の下方に形成される。前記熱伝導キャビティ９７は、隣接するキャビティ４３よりも小さい幅を有する。さらに、熱伝導キャビティは、表側メタライズ層４６が、ポリマー断面４２の上部に形成されたときに裏側メタライズ層４１と接触するように形成される。続いて、マイクロ波集積回路がキャビティ４３に配置される前に、熱伝導要素９８、特に、例えば固体金属基板のような金属ブロックが、前記熱伝導キャビティ９７に配置される。前記熱伝導要素は、一旦前記キャビティ４３に埋め込まれたマイクロ波集積回路５０の底面が、前記熱伝導キャビティ９７の周囲のキャビティ４３の底部４３ａ及び前記熱伝導要素９８の上面９８ａに位置するポリマー断面４２の上部に形成された表側メタライズ層４６ａと接触するような高さを有する。
【００６６】
図１５および１６の実施形態に示されている熱伝導手段は、選択された電子部品の直下のみに、または、全ての電子部品の直下に提供され得る。それらの手段は、電子部品の動作中の熱伝導効率を高めるために提供される。
【００６７】
本発明及び様々な実施形態を用いると、公知の方法およびシステムの問題や欠点が解消される。
【００６８】
特に、モノマーの重合プロセスを用いてモノリシックにパッケージを製造することにより、フェイスアップパッケージング技術のレベリングの問題が解決される。パッケージは、いかなる実用的に意味のある厚み（実際に典型的に生じる厚み）に対する高さにまで大きくなり得る。異なる厚みを有する装置（特に、ＭＭＩＣｓおよび受動チップ部品）は、フェイスアップマウンティング技術でパッケージに埋め込まれ得る。パッケージは、同じ高さの水準で表側の接触領域を有する。従来のフェイスアップパッケージング工程は、典型的に、この点に限定されている。例えば、ある実施形態では、パッケージは、５０ｍｍまで成長する（例えば、現在の製造装置により限定されている）。５０ｍｍは、ほとんどの実用的なケース、例えば、マイクロ流体要素と組み合わせたり、互いの上部に複数のパッケージを積層したりするケースにとって十分なものである。他の実装例では、パッケージは、可能な限り薄い方が好ましい。一般に、パッケージは、埋め込まれる電子部品よりもはるかに薄い（３００〜４００μｍのオーダー）。
【００６９】
キャビティモードの問題は、いくつかの方法で厳密に解決される。従って、パッケージは、集積しているミリ波／ＴＨｚシステムに適したものとなる。特に、パッケージの裏側メタライズ層に埋め込まれた階段状のグランド・プレーンが導入される。ファラデーシールドは、マウントされた装置上に実現される。このファラデーシールドの異なる区画が実現され得る。いくつかの区画が、キャビティフィルタ、キャビティ支持アンテナまたは長方形の導波管への転換のためのバックショート（ｂａｃｋ  ｓｈｏｒｔ）を実現するために開かれ得る。
【００７０】
さらに、製造工程は、ＭＭＩＣに接触するが、ＭＭＩＣのＲＦ部分の上方の小さなキャビティを形成する被覆層を実現するために使用される。その材料がＭＭＩＣのＲＦ部分に接触する場合には、最適条件となるようには機能せずに、損失が増大するであろう。従って、好ましくは、被覆層は、ＭＭＩＣの異なる機能を互いに保護するように設計される。これは、ＭＭＩＣに連続的なランディングパターンを導入することにより達成される。このランディングパターンは、ＭＭＩＣを機能ブロック、例えば、別個のＲＦおよびＤＣ部分に厳密に分割し、また、被覆層の接地層をＭＭＩＣに連続的に接続するものである。
【００７１】
さらに、好ましくは、ストリップライントランスミッションライン型が、全てのＲＦ成分の相互接続に使用される。これは、完全な保護コンセプトを完成させる。この方法で、完全に特徴づけられた機能ブロックのモジュール図書館（ｍｏｄｕｌａｒ  ｌｉｂｒａｒｙ）が開発され、新規のミリ波／ＴＨｚシステムの開発サイクルが大幅に加速される。
【００７２】
最後に、好ましくは、フェイスアップパッケージングアプローチの熱的な管理を用いることにより、熱的な問題が解決される。この熱的な管理は、完全に満たされた熱的な裏側のバイアス（ｆｕｌｌｙ  ｆｉｌｌｅｄ  ｔｈｅｒｍａｌ  ｂａｃｋｓｉｄｅ  ｖｉａｓ）を導入することにより改善される。
【００７３】
複数の提案されたパッケージは、完全な電子装置（例えば、送信装置部分および受信装置部分）と組み合わせることができる。一般に、これらのパッケージの一つは、ミリ波及びＴＨｚ周波数域で動作する電子装置の重要な部分である。この重要な部分は、全ての重要なマイクロ波機能を包含している。残部は、低いＧＨｚ周波数域、例えば、０〜１０ＧＨｚでの信号プロセス部分である。外部アンテナレンズ部分またはアンテナ反射部分はまた、残留している。これらの部分は、パッケージ内でアンテナを強化する。パッケージ内のアンテナは、例えば、レンズまたは反射板として表されていてもよい。例えば、複数のパッケージ７０は、互いの上部に積層され得る。また、プロセスステップ１００、２００は、延々と繰り返され得る。特に、最初のパッケージが上述したようにして製造された後に、次のパッケージ（同一のまたは異なるキャビティ、及び／又は、これらのキャビティに埋め込まれた電子部品）が、最初のパッケージの上部と同一の方法により製造され得る。この方法は、特に、アレイシステムと呼ばれるシステムの製造に使用される。
【００７４】
ミリ波／ＴＨｚ周波数のシステムの機能を包含する提案されたパッケージは、時に、通話のデジタル信号の処理機能が厳密に他のパッケージ（例えば、マイクロプロセッサで使用される従来のパッケージ等）の一部であるとしても、システム−イン−パッケージ（ＳｉＰ）と呼ばれることもある。しかしながら、露出したマイクロプロセッサチップも同様に、提案されたパッケージに含まれ得る。
【００７５】
本発明によれば、パッケージは、熱バイアス／相互接続（モノリシックな側面）のパターンとともに成長する。バイアスの形成は、円形のビア形状に限られない。さらに、そのパターン（ハニカム、円形、ピラー型等）は、熱的、機械的及び組立のし易さ（例えば、バイアスによって消費されるエポキシ／半田の量）をバランス良く兼ね備えるように最適化され得る。さらに、一般に、裏側への熱的な相互接続のパターンとは無関係に同じ時間がかかる。好ましくは、バイアスは、裏側で閉じられている。このバイアスは、エポキシまたは半田が、パッケージの裏側の直下に流れることを阻止する。
【００７６】
上側および下側のキャリア構造のグランドは、パッケージの端部ではなく、分離した円形のバイアスにより接続され得る。むしろ、ＭＭＩＣｓまたはＭＭＩＣｓのグループの近傍での連続的な接続（上側のグランド・プレーンを下側のグランド・プレーンに押し込むこと）が提案される。さらに、（誘電材料で充填された）キャビティの共振器を実現するために、基板に閉区画を形成するために、このアプローチを使用することが提案される。そのような意味で、新たな表側−裏側の接続パスの使用が提案される。
【００７７】
上側の誘電体層の機能は、本発明により拡張される。好ましくは、単にチップの端子（この端子は、通常、ＭＭＩＣの端部に配置される。）が穿孔されただけでなく、前記誘電体層の上部の金属層を架橋することで、チップの端子への接続が可能となる。その代わりに、好ましくは、これらの層がＭＭＩＣｓのＲＦ部分に近接するように拡張されることにより、十分に保護された区画または機能ブロックを形成することができるか、または、ＭＭＩＣｓのＤＣ及びＲＦ部分を互いから保護することができる。大きな（誘電材料における半波長よりも大きな）チップの機能は、そのような方法で、望まない共鳴モードの励起を避けるために、ＴＨｚ周波数域で分離される。誘電体層が任意の形状に成長することにより、ＭＭＩＣへの接続が形成され得る。さらに、本発明は、分離したバイアスを円形状の形態で形成することには限定されないが、連続的なバイアスをＭＭＩＣのグランドよりもパッケージのグランドと接続する方が好ましい。
【００７８】
パッケージはまた、上述した構造（例えば、トレイまたはタイル状のアレイ構造）よりも、異なる構造の段階的なアレイシステムの実装と関連している。このようなアレイ構造では、複数の受信機及び送信機のチャンネルが、１つのパッケージに集積される。このような状況では、しばしば、最小のクロストークとともに、各チャンネル間の非常に余裕のないスペースが必要とされる。提案されたアプローチは、このような必要性を満たすために理想的である。さらに、パッケージはまた、マイクロ流体の特性を有するシステム、例えば、ミリ波／ＴＨｚにおける分光システムの集積と関連している。
【００７９】
本発明は、図面及び以上の説明により詳細に説明されたが、このような説明は、考慮される単なる例示に過ぎず、これらに限定されるものではない。本発明は、開示された実施形態に限定されない。開示された実施形態に対する他の変形例も、図面、開示および添付されたクレームを検討することで、クレームされた発明を実施する技術分野に属する当業者によって理解および実現され得る。
【００８０】
クレームにおいて、「含む（備える）」という用語は、他の要素またはステップを除外しないものである。単一の要素または他のユニットは、クレームに記載された様々な用語の機能を実現することができる。ある手段が、互いに異なる従属項に記載されているということは、これらの手段の組み合わせが、有利に使用され得ないということを示唆するものではない。クレーム中のあらゆる参照符号を、限定された範囲として解釈してはならない。
【図１】
2012151477.tif 000003
【図２】
2012151477.tif 000004
【図３】
2012151477.tif 000005
【図４】
2012151477.tif 000006
【図５】
2012151477.tif 000007
【図６】
2012151477.tif 000008
【図７】
2012151477.tif 000009
【図８】
2012151477.tif 000010
【図９】
2012151477.tif 000011
【図１０Ａ】
2012151477.tif 000012
【図１０Ｂ】
2012151477.tif 000013
【図１０Ｃ】
2012151477.tif 000014
【図１０Ｄ】
2012151477.tif 000015
【図１１Ａ】
2012151477.tif 000016
【図１１Ｂ】
2012151477.tif 000017
【図１２Ａ】
2012151477.tif 000018
【図１２Ｂ】
2012151477.tif 000019
【図１２Ｃ】
2012151477.tif 000020
【図１２Ｄ】
2012151477.tif 000021
【図１３Ａ】
2012151477.tif 000022
【図１３Ｂ】
2012151477.tif 000023
【図１４】
2012151477.tif 000024
【図１５】
2012151477.tif 000025
【図１６】
2012151477.tif 000026