(57)【要約】【課題】ダマシン配線構造を有する半導体装置において、フルオロカーボン膜へのエッチングダメージによるＣｕ配線構造でのリーク電流の増加や誘電率の低下を抑制し、信頼性の担保された半導体装置の製造方法を提供する。【解決手段】エッチング処理の施されたフルオロカーボン膜の表面に対し、窒化プラズマ処理またはＣＦプラズマ処理を行う、半導体装置の製造方法が提供される。これによれば、配線溝形成時のフルオロカーボン膜へのエッチングダメージが修復され、Ｃｕ配線構造におけるリーク電流の増加や誘電率の低下を抑制することができる。【選択図】図１
2012069549.tif 000002
【特許請求の範囲】
【請求項１】
エッチング処理の施されたフルオロカーボン膜の表面に対し、窒化プラズマ処理またはＣＦプラズマ処理を行う、半導体装置の製造方法。
【請求項２】
前記フルオロカーボン膜は、ダマシン配線構造の層間絶縁膜であって、該層間絶縁膜に対し配線溝を形成するエッチング処理工程を含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記窒化プラズマ処理およびＣＦプラズマ処理は、前記エッチング処理と同一のチャンバー内で行われる、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記ＣＦプラズマ処理は、前記フルオロカーボン膜のエッチング処理において使用されるガスと同一、またはそのガスの少なくとも一部を使用する、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
ダマシン配線構造を有する半導体装置であって、
配線溝側壁に窒素原子が含まれる、半導体装置。
【請求項６】
前記配線溝はフルオロカーボン膜をエッチングすることにより形成される、請求項５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の配線は、低抵抗化および高信頼性を目的として、従来のＡｌ配線からＣｕ配線へと移行しつつある。Ｃｕ配線は、ドライエッチングによる形成が困難なため、配線を多層に形成したダマシン配線構造を有する。ダマシン配線構造は、シリコン酸化膜（ＳｉＯ２膜）上に成膜された絶縁膜に形成された配線パターンの溝にＣｕ膜を堆積させ、その後溝以外に堆積させたＣｕをケミカルメカニカルポリッシング（以下、ＣＭＰとも呼称する）によって除去する方法で作られる。また、絶縁膜材料としては、誘電率の低いＬｏｗ−ｋ膜が採用され、より誘電率の低い材料としてフルオロカーボン膜（以下、ＣＦ絶縁膜とも表記する）の利用が検討されている。
【０００３】
ここで、ダマシン配線構造を有するＣｕ配線構造を製造する場合に、絶縁膜（例えばＣＦ絶縁膜）に対する配線パターン溝の形成は、エッチング処理によって行われる。一般的に、ＣＦ絶縁膜のエッチング処理は、例えばＣＦ系ガス（例えばＣＦ４ガス等）を用いたドライエッチング（反応性イオンエッチング）によって行われ、エッチング後にはエッチングの残渣物やウェハ表面の金属汚染を除去するＤＨＦ洗浄（ｄｉｌｕｔｅＨＦ、即ち希釈ＨＦによる洗浄）等の後処理が行われる。
【０００４】
例えば、特許文献１には、層間絶縁膜（Ｌｏｗ−ｋ膜）に形成された開口部に保護膜を生成することで、その後のプロセスで受けるＬｏｗ−ｋ膜へのダメージを抑制する半導体装置の製造方法が開示されている。また、特許文献２には、ダマシン配線構造を有するＣｕ配線の製造において、バリアメタルやＣｕ等の層間絶縁膜への拡散を防止する半導体装置の製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２１２２２号公報
【特許文献２】特開２００５−２２９０９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載された半導体装置の製造過程におけるエッチング処理（例えば開口部形成時等）では、絶縁膜に形成された配線パターン溝表面においてプラズマによるダメージが発生し、このエッチングダメージが回復されないままＤＨＦ洗浄等の後処理が行われ、Ｃｕ配線構造が製造されてしまう。この場合絶縁膜が劣化してしまうことで配線構造におけるリーク電流の増加や、誘電率の低下が顕著になってしまうという問題点があった。また、上記特許文献２においてもエッチング工程において生じる層間絶縁膜へのダメージについては考慮されておらず、同様の問題点があった。特に、近年求められている微細化された配線構造においてはリーク電流の増加や誘電率の低下は非常に大きな問題点となっており、改善が望まれている。
【０００７】
そこで、本発明は上記問題点に鑑みてなされたものであり、ダマシン配線構造を有する半導体装置において、フルオロカーボン膜へのエッチングダメージによるＣｕ配線構造でのリーク電流の増加や誘電率の低下を抑制し、信頼性の担保された半導体装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明によれば、エッチング処理の施されたフルオロカーボン膜の表面に対し、窒化プラズマ処理またはＣＦプラズマ処理を行う、半導体装置の製造方法が提供される。
【０００９】
かかる半導体装置の製造方法によれば、配線溝形成時のフルオロカーボン膜へのエッチングダメージが修復され、Ｃｕ配線構造におけるリーク電流の増加や誘電率の低下を抑制することができる。
【００１０】
上記半導体装置の製造方法において、前記フルオロカーボン膜は、ダマシン配線構造の層間絶縁膜であって、該層間絶縁膜に対し配線溝を形成するエッチング処理工程を含んでいてもよい。前記窒化プラズマ処理およびＣＦプラズマ処理は、前記エッチング処理と同一のチャンバー内で行われてもよい。また、前記ＣＦプラズマ処理は、前記フルオロカーボン膜のエッチング処理において使用されるガスと同一、またはそのガスの少なくとも一部を使用してもよい。
【００１１】
また、別の観点からの本発明によれば、ダマシン配線構造を有する半導体装置であって、配線溝側壁に窒素原子が含まれる、半導体装置が提供される。この半導体装置においては、前記配線溝はフルオロカーボン膜をエッチングすることにより形成されてもよい。
【発明の効果】
【００１２】
本発明によれば、ダマシン配線構造を有する半導体装置において、フルオロカーボン膜へのエッチングダメージによるＣｕ配線構造でのリーク電流の増加や誘電率の低下を抑制し、信頼性の担保された半導体装置とその製造方法が提供される。
【図面の簡単な説明】
【００１３】
【図１】プラズマ処理装置の説明図である。
【図２】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、シリコン酸化膜基板上にエッチストッパー膜、絶縁膜およびバリア膜が形成された状態を示している。
【図３】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、基板表面に配線溝が形成された状態を示している。
【図４】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、基板表面にバリアメタル層が形成された状態を示している。
【図５】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、Ｃｕ導電層が基板の表面全体に形成された状態を示している。
【図６】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、基板の上方からＣｕ導電層とバリアメタル層が除去された状態を示している。
【図７】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、基板表面全面にバリア膜が形成された状態を示している。
【図８】本発明の実施例にかかる窒化プラズマ処理された絶縁膜の電気特性を示すグラフである。
【図９】本発明の実施例にかかるＣＦプラズマ処理された絶縁膜の電気特性を示すグラフである。
【図１０】本発明の実施例にかかるフッ素系溶剤供給処理された絶縁膜の電気特性を示すグラフである。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を参照して説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１５】
図１は、本発明の実施の形態にかかるプラズマ処理装置１の説明図である。プラズマ処理装置１は、いわゆるラジアルラインスロットアンテナ（以下、ＲＬＳＡとも呼称する）方式であり、マイクロ波を発生させて装置内に電界を生じさせ、装置内に供給された処理ガスをプラズマ化させ、基板Ｗに対してエッチング処理等を行うものである。
【００１６】
プラズマ処理装置１は、プラズマ処理空間Ｓを構成する処理容器１０、マイクロ波透過板１５、マイクロ波供給装置１８および排気装置２６を主に備えている。処理容器１０は、上部開口を有する有底円筒体であって、内部に基板Ｗを保持する保持台としてのサセプタ１１と、処理ガスを導入するガス導入部１４とを備える。サセプタ１１は、基板Ｗの表面温度の管理を行うと共に、バイアス用の高周波信号を発生させる交流電源１１ａに接続されている。ガス導入部１４は、処理容器１０の側壁面に設けられ、図示しない処理ガス供給源から供給された任意の処理ガスをプラズマ処理空間Ｓに供給する。処理ガスとしては、エッチング処理では例えばアルゴンガス等の不活性ガス、窒素ガス、ＣＦ４、Ｃ５Ｆ８やＣ４Ｆ８等のＣＦ系ガスがエッチング対象に応じて用いられる。
【００１７】
また、マイクロ波透過板１５は石英またはアルミナ（Ａｌ２Ｏ３）等の誘電体によって形成される円盤形状の部材であり、処理容器１０の上部開口を閉鎖するように配置される。また、処理容器１０とマイクロ波透過板１５との当接面には、処理空間１０を密閉するためのシール材１０ａが設けられている。マイクロ波透過板１５の下面には、リング形状の凹溝１６が設けられている。
【００１８】
また、処理容器１０の上部に配置されるマイクロ波供給装置１８は、マイクロ波透過板１５の処理容器側にプラズマを発生させるために、マイクロ波透過板１５にマイクロ波を供給する装置であり、所定の周波数のマイクロ波を発生させるマイクロ波発生源１９、モード変換器２０、同軸導波管２１、遅波板２２、遅波板２２を覆うアンテナカバー２３およびスロット板２４で構成されている。
【００１９】
同軸導波管２１は、内側導体２１ａと、内側導体２１ａを覆う外側導体２１ｂとで構成されている。内側導体２１ａは、その一方側端部がモード変換器２０を介してマイクロ波発生源１９に、他方側端部がスロット板２４に接続されており、マイクロ波発生源１９で発生したマイクロ波をスロット板２４に供給する。また、内側導体２１ａの他方側端部（スロット板２４側）の形状は、スロット板２４に向かって広がる円錐形状であり、同軸導波管２１を伝わってきたマイクロ波は、スロット板２４とアンテナカバー２３の間に挟まれた遅波板２２の内部を径方向へ放射状に広がる。遅波板２２を伝わるマイクロ波は、材質の誘電率の違いによりその波長が短縮される。
【００２０】
スロット板２４は、導電性を有する材質、例えばＡｇ、Ａｕ等がめっきされた銅の薄い円板であり、マイクロ波透過板１５の上面に配置される。また、スロット板２４には、厚み方向に貫通する長孔形状の複数のスロット２５が設けられている。マイクロ波発生源１９で発生したマイクロ波は、このスロット２５を通ってマイクロ波透過板１５に放射される。
【００２１】
また、処理容器下方に配置される排気装置２６は、処理空間Ｓ内の処理ガスを外部に排出するための装置であり、処理容器１０に接続される排気管２７と、排気管２７を介して処理空間Ｓ内から処理ガスを排出する真空ポンプ２８とで構成される。
【００２２】
以上説明したように構成されるプラズマ処理装置１においては、以下に説明するような工程でもって、例えば半導体装置の製造におけるエッチング処理等のプラズマ処理が行われる。
【００２３】
まず、サセプタ１１上に基板Ｗを載置する。プラズマ処理中は、サセプタ１１によって基板Ｗの表面温度が管理されると共に、交流電源１１ａから基板Ｗにバイアス高周波が印加される。
【００２４】
そして、ガス導入部１４から処理ガスが処理空間Ｓ内に供給されると共に、余分な処理ガスを排気装置２６によって排出する。これにより、処理空間Ｓ内を所定の圧力にすることができる。
【００２５】
続いて、マイクロ波発生源１９でマイクロ波を発生させて、モード変換器２０、同軸導波管２１、遅波板２２およびスロット板２４を介してマイクロ波透過板１５にマイクロ波を供給すると、マイクロ波透過板１５の下面に電界が発生する。これにより、処理空間Ｓ内の処理ガスが電離してプラズマ化され、基板Ｗに対して所定のプラズマ処理が行われる。なお、行われるプラズマ処理としてはエッチング処理のほか、例えばアッシング処理、成膜処理等が挙げられる。
【００２６】
また、以下にはプラズマ処理装置１を用いたエッチング処理工程を含む処理工程でもって製造される、本発明の実施の形態にかかる半導体装置Ａの製造工程を、図２〜図７を参照して説明する。なお、半導体装置Ａとしては、Ｓｉ等からなる半導体の基板Ｗにおいて、上面にＣｕ配線を形成したダマシン構造を有する半導体装置を挙げて説明する。
【００２７】
先ず、図２に示すように、ＳｉＯ２が成膜されたシリコン酸化膜（ＳｉＯ２）基板３０に例えばＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等であるエッチストッパー膜３５が成膜され、エッチストッパー膜３５の上にフルオロカーボン膜である絶縁膜４０が成膜される。続いて、絶縁膜４０の上に例えばＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等であるバリア膜４３が例えばプラズマ化学気相成長（ＰＥＣＶＤ）法によって形成される。その上には、所定のパターンが形成された、例えばシリコン酸化膜（ＳｉＯ２膜）からなるハードマスク４４が形成される。
【００２８】
次に、図３に示すように、上記説明したプラズマ処理装置１における処理である例えば反応性イオンエッチング（ＲＩＥ）等のドライエッチングによって、バリア膜４３および絶縁膜４０が所定のパターンにエッチングされ、配線溝４５が表面に形成される。その際のエッチングガスとしては、例えばＣＦ４ガス、Ｎ２ガス、Ａｒガス、Ｃ５Ｆ８ガスを所定の流量、処理容器１０内に流し、所定の条件下（基板Ｗへのバイアス負荷や基板処理時間等についての好適な条件下）でプラズマ処理を行うものである。
【００２９】
そして、エッチングによって配線溝４５を形成した後、プラズマ処理装置１に基板Ｗを保持したまま、窒化プラズマ処理が行われる。窒化プラズマ処理とは、プラズマ処理装置１において、処理ガスとして窒素（Ｎ２）ガスおよびアルゴン（Ａｒ）ガスを所定の流量で用い、所定の条件下（基板へのバイアス負荷や基板処理時間等についての好適な条件下）で基板Ｗに対しプラズマ処理を行うものである。
【００３０】
窒化プラズマ処理の具体的な処理条件としては、例えば直径２００ｍｍの円板形状基板に対して実施する場合には、処理容器１０内が室温である状態で、Ｎ２ガス流量８０ｓｃｃｍ、Ａｒガス流量２０ｓｃｃｍ、マイクロ波発生源１９から発生させるマイクロ波の出力強度は２ｋＷ、処理容器１０内の圧力は１００ｍＴｏｒｒ、サセプタ１１から基板に印加されるバイアス高周波の出力は１５０Ｗ、処理時間は３０ｓｅｃであることが好ましい。なお、前記処理条件は、マイクロ波の出力強度を１ｋＷから５ｋＷまで、圧力を１０ｍＴｏｒｒから３Ｔｏｒｒまで、バイアスを０Ｗから３００Ｗまで、の範囲で選択することができる。
【００３１】
ここで、上記窒化プラズマ処理を行う理由を説明する。配線溝４５の形成の際に、フルオロカーボン膜からなる絶縁膜４０がエッチングされ、その表面の原子結合状態が崩れてエッチングダメージが生じ、絶縁膜４０表面部ではフッ素（Ｆ）原子が離脱した状態となる。この状態のままＣｕ配線構造を製造した場合、リーク電流の増加や誘電率の低下が生じてしまう恐れがある。そこで、本発明者らは、フッ素原子が離脱してしまった絶縁膜４０表面に対し、窒素（Ｎ）ガスをラジカル状態で供給し、エッチング後の絶縁膜４０表面を窒化処理することで、上述したエッチングダメージを修復することができることを知見し、上記窒化プラズマ処理をエッチング後の基板Ｗに対して行うこととした。
【００３２】
続いて、窒化プラズマ処理後の基板Ｗには、エッチング後の残渣物を除去するＤＨＦ洗浄と、内部残留応力のひずみを緩和させるアニール処理が行われる。そして、アニール処理後の基板Ｗには、図４に示すように、配線溝４５の内面を被覆するように、バリアメタル（ＢＭ）膜４８が形成される。バリアメタル膜４８は、スパッタリング等を用いて基板Ｗの全面にＴｉＮ膜等を堆積させることにより形成される。なお、バリアメタル膜４８は、Ｔｉ膜、Ｔｉ化合物膜またはＴｉ合金膜の単層膜やこれらの２種以上の積層膜であってもよい。
【００３３】
次に、図５に示すように、Ｃｕ導電層５０が配線溝４５を埋め込むように基板Ｗの表面全体に形成される。Ｃｕ導電層５０は、純Ｃｕに限らずＣｕ合金であってもよく、合金Ｃｕめっき、スパッタリングなどで形成される。
【００３４】
次に、図６に示すように、配線溝４５の内部にあるＣｕ導電層５０とバリアメタル膜４８の部分を残して、絶縁膜４０の上方からＣｕ導電層５０とバリアメタル膜４８がＣＭＰ法によって除去される。こうして、配線溝４５の内部にバリアメタル膜４８に囲まれた状態で、Ｃｕ配線５２が形成される。
【００３５】
そして、図７に示すようにＣｕ配線５２の上面を被覆するように基板Ｗ上面全面に例えばＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等であるバリア膜５５を成膜し、Ｃｕ配線構造を有する半導体装置Ａが製造される。
【００３６】
以上図２〜図７を参照して説明した製造工程でもって製造される半導体装置Ａにおいては、配線溝４５を形成するために行われる、フルオロカーボン膜からなる絶縁膜４０のエッチング処理の後に、エッチングされた絶縁膜４０の表面に発生させられたエッチングダメージを修復する窒化プラズマ処理が行われる。これにより、上述したようにフルオロカーボン膜（絶縁膜４０）の表面に生じたエッチングダメージが修復されるため、半導体装置Ａにおけるリーク電流の増加や、半導体装置Ａの誘電率の低下が抑制される。従って、高信頼性の担保された半導体装置Ａが提供されることとなる。
【００３７】
さらには、窒化プラズマ処理を、絶縁膜４０のエッチングを行った装置と同一の装置であるプラズマ処理装置１において行うことにより、エッチングと窒化プラズマ処理を連続的に同一の処理装置でもって行うことができ、装置数の増加に伴うコスト増やフットプリント増を招くことなく、効率的に窒化プラズマ処理によるエッチングダメージの修復が可能となる。
【００３８】
以上、本発明の実施の形態の一例を説明したが、本発明は図示の形態に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。なお、以下に説明する本発明の変形例の説明においては、上記実施の形態と同一の構成要素については同一の符号等を用いて説明する。
【００３９】
上記実施の形態では、絶縁膜４０に配線溝４５を形成するためにエッチングを行った後、窒化プラズマ処理によってエッチングダメージの修復を行うものとして説明したが、本発明は上記窒化プラズマ処理を用いるものに限られず、エッチングの後に実施するダメージ修復工程は、エッチング後のダメージを修復する（絶縁膜４０表面の原子結合状態を修復する）ことのできる処理であれば、他の処理形態を用いることとしてもよい。
【００４０】
エッチングダメージを修復する処理としては、例えばＣＦプラズマ処理が挙げられる。ＣＦプラズマ処理とは、処理ガスとしてＣＦ４ガス、Ｎ２ガス、Ａｒガス、Ｃ５Ｆ８ガスを所定の流量処理容器内に流し、所定の条件下（基板へのバイアス負荷や基板処理時間等についての好適な条件下）でプラズマ処理を行うものである。ＣＦプラズマ処理に使用されるガス種（ガス供給系）は、ＣＦ絶縁膜のエッチング処理の際に使用されるガスと同一のガス種（ガス供給系）を使用してもよく、少なくともその一部を用いてもよい。また、このＣＦプラズマ処理も上記実施の形態同様、エッチングを行うプラズマ処理容器１において実施することが好ましい。
【００４１】
具体的なＣＦプラズマ処理の条件としては、例えば直径２００ｍｍの円板形状基板に対して実施する場合には、処理容器１０内が室温である状態で、マイクロ波発生源１９から発生させるマイクロ波の出力強度は１．５ｋｗ、処理容器１０内の圧力は１００ｍＴ、サセプタ１１から基板に印加されるバイアス高周波の出力は０Ｗ（バイアス高周波は負荷しない）、処理時間は１０ｓｅｃである。なお、前記条件は、マイクロ波の出力強度を１ｋＷから５ｋＷまで、圧力を１０ｍＴから３Ｔｏｒｒまで、バイアスを０Ｗから３００Ｗまで、の範囲で選択することができる。
【００４２】
ここで、ＣＦプラズマ処理によって、エッチングダメージを負い、フッ素（Ｆ）原子が離脱した状態となっている絶縁膜４０（配線溝４５の表面）に対して、フッ素（Ｆ）原子をラジカル状態で供給することができるため、エッチングダメージの修復が実現される。即ち、エッチングダメージの修復により、半導体装置ＡにおけるＣｕ配線５２からのリーク電流の増加や、半導体装置Ａの誘電率の低下が抑制される。なお、このＣＦプラズマ処理も上記窒化プラズマ処理と同様に、エッチング処理を行ったプラズマ処理装置１において行うことが可能である。
【００４３】
また、エッチングダメージを修復する処理としては、エッチング後の基板Ｗ（特に配線溝４５の表面）にフッ素系溶剤を接触させる処理を行うフッ素系溶剤処理が考えられる。ここでフッ素系溶剤の接触方法は、基板Ｗをフッ素系溶剤に浸漬させる方法や、基板Ｗに噴射させる方法等が挙げられる。また、フッ素系溶剤としては例えばゼオローラ（「ゼオローラ」は日本ゼオン株式会社の登録商標）等が挙げられる。
【００４４】
例えば、フッ素系溶剤処理は、プラズマ処理装置１の処理容器１０内に処理ガスとしてフッ素系溶剤ガスを導入させ、基板Ｗをフッ素系溶剤ガス雰囲気下に曝すことで行われる。なお、フッ素系溶剤処理では、フッ素系溶剤ガスをプラズマ化させる必要はなく、マイクロ波の導入や基板Ｗへのバイアスの負荷等を行うことなく、単純に処理容器１０内にフッ素系溶剤ガスを導入し、基板Ｗをフッ素系溶剤ガス雰囲気下に曝すことで処理が行われる。フッ素系溶剤処理は必ずしもプラズマ処理装置１において行われる必要はなく、例えばバッチ式容器内に貯留されたフッ素系溶剤にエッチング後の基板Ｗを浸漬させる方法でも行うことが可能である。
【００４５】
このフッ素系溶剤処理により、エッチングダメージを負い、フッ素（Ｆ）原子が離脱した状態となっている絶縁膜４０（配線溝４５の表面）に対し、フッ素（Ｆ）原子を供給することができるため、エッチングダメージの修復が実現される。即ち、エッチングダメージの修復により、半導体装置ＡにおけるＣｕ配線５２からのリーク電流の増加や、半導体装置Ａの誘電率の低下が抑制される。
【実施例】
【００４６】
本発明によるエッチングダメージの修復効果を測定するために、本発明の実施例として、窒化プラズマ処理、ＣＦプラズマ処理、フッ素系溶剤処理をそれぞれ行ったフルオロカーボン膜である絶縁膜についての電気特性を水銀プローブ法によって測定し、その結果を図８〜図１０に示した。なお、図８〜１０において縦軸は電流密度Ｊ［Ａ／ｃｍ２］、横軸は電界強度Ｅ［ＭＶ／ｃｍ］を示しており、図中、電界強度Ｅの上昇に対して電流密度Ｊの上昇が抑えられるほどリーク電流の増加が抑制されることを示している。
【００４７】
図８はフルオロカーボン膜である絶縁膜に窒化プラズマ処理を行った場合の電気特性を示すグラフである。図８にはエッチング直後に窒化プラズマ処理を行った（エッチング−窒化プラズマ−ＤＨＦ洗浄−アニール処理を順に行った）絶縁膜の電気特性（図中ａ１）を示しているが、比較を行うため、処理なしの絶縁膜（図中ａ０）、エッチング後にＤＨＦ洗浄およびアニール処理を行った絶縁膜（図中ａ２）、エッチングおよびＤＨＦ洗浄後に窒化プラズマ処理、アニール処理を行った絶縁膜（図中ａ３）についての電気特性も示している。
【００４８】
図８に示すように、エッチング処理直後に窒化プラズマ処理を行った場合（ａ１）と、エッチング処理後に窒化プラズマ処理を行わずＤＨＦ洗浄およびアニール処理を行った場合（ａ２）を比較すると、リーク電流の増加が抑制されていることが分かった。また、エッチング処理直後に窒化プラズマ処理を行った場合（ａ１）は、処理なしの絶縁膜（ａ０）およびエッチングおよびＤＨＦ洗浄後に窒化プラズマ処理、アニール処理を行った場合（ａ３）と比較してもリーク電流の増加が抑制されていることが分かった。さらには、エッチング処理直後に窒化プラズマ処理を行った場合（ａ１）には、他の場合と比べ絶縁体の絶縁耐圧が改善されており、半導体装置に用いる絶縁体としての電気特性が改善されていることが分かった。
【００４９】
また、図９はフルオロカーボン膜である絶縁膜にＣＦプラズマ処理を行った場合の電気特性を示すグラフである。図９にはエッチング直後にＣＦプラズマ処理を行った（エッチング−ＣＦプラズマ−ＤＨＦ洗浄−アニール処理を順に行った）絶縁膜の電気特性（図中ｂ１）を示しているが、比較を行うため、処理なしの絶縁膜（図中ｂ０）、エッチング後にＤＨＦ洗浄およびアニール処理を行った絶縁膜（図中ｂ２）、エッチングおよびＤＨＦ洗浄後にＣＦプラズマ処理、アニール処理を行った絶縁膜（図中ｂ３）についての電気特性も示している。
【００５０】
図９に示すように、上記窒化プラズマ処理の場合と同様に、エッチング処理直後にＣＦプラズマ処理を行った場合（ｂ１）と、エッチング処理後にＣＦプラズマ処理を行わずＤＨＦ洗浄およびアニール処理を行った場合（ｂ２）を比較すると、リーク電流の増加が抑制されていることが分かった。また、エッチング処理直後にＣＦプラズマ処理を行った場合（ｂ１）は、処理なしの絶縁膜（ｂ０）およびエッチングおよびＤＨＦ洗浄後にＣＦプラズマ処理、アニール処理を行った場合（ｂ３）と比較してもリーク電流の増加が抑制されていることが分かった。さらには、エッチング処理直後にＣＦプラズマ処理を行った場合（ｂ１）には、他の場合と比べ絶縁体の絶縁耐圧が改善されており、半導体装置に用いる絶縁体としての電気特性が改善されていることが分かった。
【００５１】
また、図１０はフルオロカーボン膜である絶縁膜にフッ素系溶剤処理を行った場合の電気特性を示すグラフである。図１０にはエッチング直後にフッ素系溶剤処理を行った（エッチング−フッ素系溶剤処理−ＤＨＦ洗浄−アニール処理を順に行った）絶縁膜の電気特性（図中ｃ１）を示しているが、比較を行うため、処理なしの絶縁膜（図中ｃ０）、エッチング後にＤＨＦ洗浄およびアニール処理を行った絶縁膜（図中ｃ２）、エッチングおよびＤＨＦ洗浄後にフッ素系溶剤処理、アニール処理を行った絶縁膜（図中ｃ３）についての電気特性も示している。
【００５２】
図１０に示すように、上記窒化プラズマ処理やＣＦプラズマ処理の場合と同様に、エッチング処理直後にフッ素系溶剤処理を行った場合（ｃ１）と、エッチング処理後にフッ素系溶剤処理を行わずＤＨＦ洗浄およびアニール処理を行った場合（ｃ２）を比較すると、リーク電流の増加が抑制されていることが分かった。また、エッチング処理直後にフッ素系溶剤処理を行った場合（ｃ１）は、処理なしの絶縁膜（ｃ０）、エッチングおよびＤＨＦ洗浄後にフッ素系溶剤処理、アニール処理を行った場合（ｃ３）と比較してもリーク電流の増加が抑制されていることが分かった。さらには、エッチング処理直後にフッ素系溶剤処理を行った場合（ｃ１）には、他の場合と比べ絶縁体の絶縁耐圧が改善されており、半導体装置に用いる絶縁体としての電気特性が改善されていることが分かった。
【産業上の利用可能性】
【００５３】
本発明は、半導体装置とその製造方法に適用できる。
【符号の説明】
【００５４】
１…プラズマ処理装置
１０…処理容器
１０ａ…シール材
１１…サセプタ
１１ａ…交流電源
１４…ガス導入部
１５…マイクロ波透過板
１６…凹溝
１８…マイクロ波供給装置
１９…マイクロ波発生源
２０…負荷整合器
２１…同軸導波管
２２…遅波板
２３…アンテナカバー
２４…スロット板
２５…スロット
２６…排気装置
２７…排気管
２８…真空ポンプ
３０…シリコン酸化膜基板
３５…エッチストッパー膜
４０…絶縁膜
４３…バリア膜
４４…ハードマスク
４５…配線溝
４８…バリアメタル膜
５０…Ｃｕ導電層
５２…Ｃｕ配線
Ａ…半導体装置
Ｗ…基板
【図１】
2012069549.tif 000003
【図２】
2012069549.tif 000004
【図３】
2012069549.tif 000005
【図４】
2012069549.tif 000006
【図５】
2012069549.tif 000007
【図６】
2012069549.tif 000008
【図７】
2012069549.tif 000009
【図８】
2012069549.tif 000010
【図９】
2012069549.tif 000011
【図１０】
2012069549.tif 000012