(57)【要約】【課題】一端がビット線に接続された磁気抵抗素子と、一端が磁気抵抗素子の他端に接続され、ゲートが読み出し用ワード線に接続され、他端が接地に接続された選択トランジスタとで構成されたメモリセルよりなるスピン注入方式の磁気ランダムアクセスメモリであって、従来と同等の書き込み電流値を確保し、書き込みマージンと読み出しマージンの両方を確保できる磁気ランダムアクセスメモリを提供する。【解決手段】磁気抵抗素子は個別の磁気抵抗素子を複数直列に接続されてなり、個別の磁気抵抗素子の両端部に、それぞれＮチャンネルトランジスタおよびＰチャンネルトランジスタがドレインで接続され、Ｎチャンネルトランジスタのゲートに書き込み用ワード線が接続されソースに接地電圧が接続され、Ｐチャンネルトランジスタのゲートに反転書き込み用ワード線が接続されソースに電源電圧が接続された構成であることを特徴とする。【選択図】図１
2012094208.tif 000002
【特許請求の範囲】
【請求項１】
一端がビット線に接続された磁気抵抗素子と、一端が磁気抵抗素子の他端に接続され、ゲートが読み出し用ワード線に接続され、他端が接地に接続された選択トランジスタとで構成されたメモリセルよりなるスピン注入方式の磁気ランダムアクセスメモリであって、磁気抵抗素子は個別の磁気抵抗素子を複数直列に接続されてなり、個別の磁気抵抗素子の両端部に、それぞれＮチャンネルトランジスタおよびＰチャンネルトランジスタがドレインで接続され、
Ｎチャンネルトランジスタのゲートに書き込み用ワード線が接続されソースに接地電圧が接続され、
Ｐチャンネルトランジスタのゲートに反転書き込み用ワード線が接続されソースに電源電圧が接続された構成であることを特徴とする磁気ランダムアクセスメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピン注入方式の磁気ランダムアクセスメモリに関する。
【背景技術】
【０００２】
スピン注入方式の磁気ランダムアクセスメモリ（以下ＭＲＡＭ）は、ＴＭＲ（Tunnel  MagnetoResistance）効果などの磁気抵抗効果を示す磁気抵抗素子を利用したメモリ素子である。この素子のデータの書き込み、消去を、電子スピンを注入して行う。
具体的には、磁気抵抗素子は、トンネルバリヤ層が２層の強磁性体層で挟まれた磁気トンネル接合（ＭＴＪ;Magnetic  Tunnel  Junction）を有し、ＭＴＪ素子とも呼ばれる。その２層の強磁性体層は、磁化の向きが固定されたピン層と、磁化の向きが反転可能なフリー層から構成される（特許文献１）。
【０００３】
ピン層とフリー層の磁化の向きが“反平行”である場合のＭＴＪの抵抗値は、磁気抵抗効果により、それらが“平行”である場合の抵抗値よりも大きくなることが知られている。ＭＲＡＭは、このようなＭＴＪ素子をメモリセルとして用い、その抵抗値の変化を利用することによってデータを不揮発的に記憶する。データの読み出しは、ＭＴＪに電流を流し、抵抗値の大小を検出することによって行われる。メモリセルに対するデータの書き込みは、フリー層の磁化の向きを反転することによって行われる。
【０００４】
ＭＲＡＭに対するデータの書き込み方法として、微細化に伴う書き込み電流の増加を抑制することが出来る、「スピン注入方式」が実施されている。スピン注入方式によれば、強磁性導体にスピン偏極電流が注入され、その電流を担う伝導電子のスピンと胴体の磁気モーメントとの間の直接相互作用によって磁化が反転する（以下、スピン注入磁化反転）。
【０００５】
図５にスピン注入磁化反転のサイクルを示した。図５において、ＭＴＪ素子６０は、磁性体層であるフリー層６１とピン層６３、及びフリー層６１とピン層６３に挟まれた非磁性体層であるトンネルバリヤ層６２を備えている。ここで、磁気の向きが固定されたピン層６３は、フリー層６１よりも厚くなるように形成されており、スピン偏極電流を作る機構（スピンフィルター）としての役割を果たす。フリー層６１とピン層６３の磁化の向きが平行である状態は、データ“０”に対応付けられ、それらが反平行である状態は、データ“１”に対応付けられている。
【０００６】
図５で、書き込み電流ＩＷは膜面に垂直に注入される。スピンを有する電子は、電流ＩＷとは逆の方向に流れる。具体的には、データ“０”からデータ“１”への遷移時、書き込み電流ＩＷはピン層６３からフリー層６１へ流れる。この場合、スピンフィルターとしてのピン層６３と同じスピン状態を有する電子が、フリー層６１からピン層６３に移動する。そして、スピントランスファー効果（スピン角運動量の授受）により、フリー層６１の磁化（矢印で示す）が反転する。一方、データ“１”からデータ“０”への遷移時、書き込み電流ＩＷはフリー層６１からピン層６３へ流れる。この場合、スピンフィルターとしてのピン層６３と同じスピン状態を有する電子が、ピン層６３からフリー層６１に移動する。その結果、スピントランスファー効果により、フリー層６１の磁化が反転する。
【０００７】
このように、スピン注入磁化反転では、スピン電子の移動により、データの書き込みが行われる。膜面に垂直に注入されるスピン偏極電流の方向により、フリー層６１の磁化の向きを規定することが可能である。ここで、書き込み（磁化反転）の閾値は電流密度に依存することが知られている。従って、メモリセルサイズが縮小されるにつれ、磁化反転に必要な書き込み電流が減少する。メモリセルの微細化に伴って書き込み電流が減少するた
め、スピン注入磁化反転は、ＭＲＡＭの大容量化の実現にとって重要である。
【０００８】
このようなスピン注入方式のＭＲＡＭのメモリセルの一例を図６に示した。図で、セルはＭＴＪ素子７１と選択トランジスタ７２とで構成されている。ＭＴＪ素子７１のフリー層はビット線（ＢＬ）に接続され、ピン層は選択トランジスタ７２の一端に接続されている。選択トランジスタ７２のゲートはワード線（ＷＬ）に、他端（ソース）はソース線（ＳＬ）に接続されている。図６（ａ）、（ｂ）は、それぞれ選択トランジスタとしてＮチャンネルトランジスタ、Ｐチャンネルトランジスタを使用した場合の回路を示している。図６（ｃ）、（ｄ）は図（ａ）の回路に“０”、“１”を書き込む状態を、各端子の入力、および電流の流れる向き（図中の矢印）で示している。
【０００９】
図６（ｃ）で示すように、“０”を書き込む場合、選択トランジスタのソース線、ワード線、ビット線はそれぞれ接地ＶＳＳ、電源電圧ＶＤＤ、電源電圧ＶＤＤに接続されている。このときＭＴＪ素子７１と選択トランジスタ７２との間は、接地となり、高抵抗状態のＭＴＪ素子に電源電圧を印加でき、充分な電流を流せる。図６（ｄ）で示すように、“１”を書き込む場合は、選択トランジスタのソース線、ワード線、ビット線はそれぞれ電源電圧ＶＤＤ、電源電圧ＶＤＤ、接地ＶＳＳに接続されている。このときＭＴＪ素子７１と選択トランジスタ７２との間には、電源電圧に対し選択トランジスタ７２の閾値電圧Ｖｔｈだけ降下した電圧となる。
【００１０】
このようなＭＴＪ素子によるメモリセルを用いたＭＲＡＭの一例の部分説明図を図７に示した。メモリセル７５のデータを読み出す場合は、選択トランジスタ７２のソース線、ワード線はそれぞれ接地ＶＳＳ、選択信号（電源電圧ＶＤＤ）に接続されている。ビット線はセンスアンプ７３の一方の入力に接続されている。センスアンプ７３の他方の入力には、リファレンスセル（Ｒｅｆ．）７４から出力されているリファレンス信号が入力されており、ビット線からの入力とリファレンス信号とを比較し、“０”、“１”の判断を行い、メモリセル７５のデータを読み出す。すなわち、リファレンスセル７４とメモリセル７５の電流の大小を、センスアンプで比較し、読み出しを行なう。ここで、電流の大小を決めるのは、ＭＴＪ素子７１の抵抗値である。
【００１１】
しかし、選択トランジスタ７２のオン抵抗や配線抵抗と比べＭＴＪ素子の抵抗値が小さい場合、リファレンスセル７４とメモリセル７５のＭＴＪ素子７１の抵抗値の差が、ＭＯＳのオン抵抗のばらつきや配線抵抗のばらつきに埋もれてしまい、正しい読み出しができなくなってしまう。したがって、メモリセル７５のデータ読み出し時にはＭＴＪ素子７１の抵抗値は、選択トランジスタ７２のオン抵抗や配線抵抗と比べ大きいほうが好ましい。しかし、データ書き込み時は、電流を充分流す必要があるため、抵抗値が小さいほうが好ましい。
【００１２】
すなわち以上の問題は、従来のスピン注入方式のＭＲＡＭは、書き込み時と読み出し時とで電流経路が同じであるため、書き込みマージンと読み出しマージンの間にはトレードオフの関係が存在することである。書き込み時に大きな書き込み電流を確保するためにＭＴＪの抵抗値を比較的小さく設計する。この場合、読み出し時に検出されるＭＴＪの抵抗値に対してトランジスタのオン抵抗や配線抵抗の寄与が大きくなるため、ＭＴＪの抵抗値の変動が顕著ではなくなる。すなわち、読み出し信号の品質が劣化し、正確な読み出しが困難になる。これを避けるためにはＭＴＪの抵抗値を比較的大きく設計する必要があるが、その場合、書き込みをするための閾値をこえる、十分な書き込み電流を供給することが困難になる。
【００１３】
上記の通り、従来の方式では、書き込みマージンと読み出しマージンの両方を確保することが困難であるという点に問題があった。
【００１４】
これに対し、選択トランジスタのソース・ドレインの両側に、書き込み電流印加時に同じ抵抗状態をとる磁気トンネル接合素子が直列に配置された半導体装置が開示されている（特許文献３）。しかしこのように選択トランジスタ、２つの磁気トンネル接合素子が直列に配置された構成の回路では、書き込み時と読み出し時とで電流経路が同じであるため、従来よりも大きな書き込み電流が必要とされるという問題があった。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】ＷＯ２００８／０１８２６６号公報
【特許文献２】特開２００８−１９８３１１号公報
【特許文献３】特開２００９−０９４２２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明は、従来と同等の書き込み電流値を確保し、書き込みマージンと読み出しマージンの両方を確保できる磁気ランダムアクセスメモリを提供することを課題とする。
【課題を解決するための手段】
【００１７】
本発明は係る課題に鑑みなされたものであり、請求項１の発明は、
一端がビット線に接続された磁気抵抗素子と、一端が磁気抵抗素子の他端に接続され、ゲートが読み出し用ワード線に接続され、他端が接地に接続された選択トランジスタとで構成されたメモリセルよりなるスピン注入方式の磁気ランダムアクセスメモリであって、
磁気抵抗素子は個別の磁気抵抗素子を複数直列に接続されてなり、個別の磁気抵抗素子の両端部に、それぞれＮチャンネルトランジスタおよびＰチャンネルトランジスタがドレインで接続され、
Ｎチャンネルトランジスタのゲートに書き込み用ワード線が接続されソースに接地電圧が接続され、
Ｐチャンネルトランジスタのゲートに反転書き込み用ワード線が接続されソースに電源電圧が接続された構成であることを特徴とする磁気ランダムアクセスメモリとしたものである。
【発明の効果】
【００１８】
本発明は、以上のような構成であるので、従来と同等の書き込み電流値を確保し、書き込みマージンと読み出しマージンの両方を確保できる磁気ランダムアクセスメモリとすることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明にかかるメモリセルの実施の形態例を示した説明図である。
【図２】本発明の実施形態例の磁気ランダムアクセスメモリを示した部分説明図である。
【図３】本発明の実施形態例のメモリセルを示した他の部分説明図である。
【図４】本発明の実施形態例のメモリセルを示したその他部分説明図である。
【図５】スピン注入磁化反転のサイクルを示す説明図である。
【図６】従来のスピン注入方式のＭＲＡＭのメモリセルの一例を示す説明図である。
【図７】従来のＭＴＪ素子によるメモリセルを用いたＭＲＡＭの一例の部分説明図
【発明を実施するための形態】
【００２０】
以下本発明を実施するための形態につき説明する。
【００２１】
本発明の磁気ランダムアクセスメモリは、一端がビット線に接続された磁気抵抗素子と、一端が磁気抵抗素子の他端に接続され、ゲートが読み出し用ワード線に接続され、他端が接地に接続された選択トランジスタとで構成されたメモリセルよりなるスピン注入方式の磁気ランダムアクセスメモリであることを前提とする。そして、磁気抵抗素子は個別の磁気抵抗素子を複数直列に接続されてなり、個別の磁気抵抗素子の両端部に、それぞれＮチャンネルトランジスタおよびＰチャンネルトランジスタがドレインで接続されている。Ｎチャンネルトランジスタのゲートに書き込み用ワード線が接続されソースに接地電圧が接続され、Ｐチャンネルトランジスタのゲートに反転書き込み用ワード線が接続されソースに電源電圧が接続された構成であることを特徴とする。
【００２２】
図１は、本発明にかかるメモリセルの実施の形態例を示した説明図である。図１で、本例のスピン注入方式の磁気ランダムアクセスメモリにかかるメモリセル５は、一端がビット線に接続された磁気抵抗素子と、一端が磁気抵抗素子の他端に接続され、ゲートが読み出し用ワード線に接続され、他端が接地に接続された選択トランジスタ２とで構成されている。そして、磁気抵抗素子は個別の磁気抵抗素子（ＭＴＪ素子１１、１２）を直列に接続されてなり、個別の磁気抵抗素子（ＭＴＪ素子１１、１２）の両端部に、それぞれＮチャンネルトランジスタＮ１、Ｎ２、Ｎ３およびＰチャンネルトランジスタＰ１、Ｐ２、Ｐ３が一対（それぞれＮ１−Ｐ１、Ｎ２−Ｐ２、Ｎ３−Ｐ３）となってドレインで接続されている。ＮチャンネルトランジスタＮ１、Ｎ２、Ｎ３のゲートには書き込み用ワード線ＷＷＬＴ０、ＷＷＬＴ１、ＷＷＬＴ２が接続され、ソースには接地電圧が接続されている。ＰチャンネルトランジスタＰ１、Ｐ２、Ｐ３のゲートには反転書き込み用ワード線ＷＷＬＢ０、ＷＷＬＢ１、ＷＷＬＢ２が接続され、ソースには電源電圧が接続されている。また、各磁気抵抗素子（ＭＴＪ素子１１、１２）のフリー層がビット線側もしくはビット線に近い側に、ピン層が選択トランジスタ２側もしくは選択トランジスタ２側に近い側に接続されている。
【００２３】
図２は、本発明の実施形態例の磁気ランダムアクセスメモリを示した部分説明図で、セルの読み出し状態を示している。各メモリセルのビット線ＢＬは、センスアンプ３の一方の入力に接続し、他方の入力はリファレンスセル４の出力に接続されている。選択トランジスタ２は、読み出し用ワード線に読み出し信号ＶＤＤが入力され、ドレインが直列接続された磁気抵抗素子（ＭＴＪ素子１１、１２）を通してセンスアンプに入力されているので、選択トランジスタ２のオン抵抗や配線抵抗と比べ磁気抵抗素子の抵抗値が大きく出来、読み出しマージンを向上できる。
【００２４】
図３は、本発明の実施形態例のメモリセルを示した部分説明図で、セルの書き込み状態を示している。図３は、“０”を書き込む場合を示している。
【００２５】
図３（ａ）では、ＭＴＪ素子１１の書き込む状態を示している。書き込み用ワード線として、ＷＷＬＴ１、ＷＷＬＢ０が選ばれている。すなわち、ＭＴＪ素子１１の両端子に接続されているＮチャンネルトランジスタＮ２と、ＰチャンネルトランジスタＰ１とがＯＮ状態となり、他のトランジスタは全てＯＦＦ状態になっている。この結果、ＭＴＪ素子１
１のビット線側（ＭＴＪ素子１１のフリー層側）から電流が流れ、“０”が書き込まれる。図３（ｂ）では、ＭＴＪ素子１２の書き込む状態を示している。書き込み用ワード線として、ＷＷＬＴ２、ＷＷＬＢ１が選ばれている。すなわち、ＭＴＪ素子１２の両端子に接続されているＮチャンネルトランジスタＮ３と、ＰチャンネルトランジスタＰ２とがＯＮ状態となり、他のトランジスタは全てＯＦＦ状態になっている。この結果、ＭＴＪ素子１２のビット線を向く側から（ＭＴＪ素子１２のフリー層側からピン層側へ）電流が流れ、“０”が書き込まれる。
【００２６】
図４は、本発明の実施形態例のメモリセルを示した部分説明図で、セルの書き込み状態を示している。図４は、“１”を書き込む場合を示している。
【００２７】
図４（ａ）では、ＭＴＪ素子１１の書き込む状態を示している。書き込み用ワード線として、ＷＷＬＴ０、ＷＷＬＢ１が選ばれている。すなわち、ＭＴＪ素子１１の両端子に接続されているＮチャンネルトランジスタＮ１と、ＰチャンネルトランジスタＰ２とがＯＮ状態となり、他のトランジスタは全てＯＦＦ状態になっている。この結果、ＭＴＪ素子１１のビット線側への（ＭＴＪ素子１１のピン層からフリー層側への）電流が流れ、“１”が書き込まれる。図４（ｂ）では、ＭＴＪ素子１２の書き込む状態を示している。書き込み用ワード線として、ＷＷＬＴ１、ＷＷＬＢ２が選ばれている。すなわち、ＭＴＪ素子１２の両端子に接続されているＮチャンネルトランジスタＮ２と、ＰチャンネルトランジスタＰ３とがＯＮ状態となり、他のトランジスタは全てＯＦＦ状態になっている。この結果、ＭＴＪ素子１２のビット線側の向きに（ＭＴＪ素子１２のピン層からフリー層側への）電流が流れ、“１”が書き込まれる。
【００２８】
なお、本例では磁気抵抗素子を２個として例示したが、当然それ以上の個数でも同様にして書き込み、読み出しをすることが出来る。また、個別の磁気抵抗素子が同じ値でなくとも良い。
【００２９】
以上のように、本願の磁気ランダムアクセスメモリでは、データの書き込み時は、直列接続された個別の磁気抵抗素子に、各個別の磁気抵抗素子毎に電流を流し、データの読み出し時には、各個別の磁気抵抗素子が直列接続された経路で電流が流せる。すなわち、書き込み時の電流経路と読み出し時の電流経路を分離し、個々の磁気抵抗素子を独立に書き込みできる構成とすることにより、従来と同等の書き込み電流値を確保し、書き込みマージンと読み出しマージンの両方を確保できる磁気ランダムアクセスメモリとすることができる。
【符号の説明】
【００３０】
１１、１２、７１・・・ＭＴＪ素子
２、７２・・・選択トランジスタ
３、７３・・・センスアンプ
４、７４・・・リファレンスセル
５、７５・・・メモリセル
６０・・・ＭＴＪ素子
６１・・・フリー層
６２・・・トンネルバリア層
６３・・・ピン層
Ｎ１、Ｎ２、Ｎ３・・・Ｎチャンネルトランジスタ
Ｐ１、Ｐ２、Ｐ３・・・Ｐチャンネルトランジスタ
【図１】
2012094208.tif 000003
【図２】
2012094208.tif 000004
【図３】
2012094208.tif 000005
【図４】
2012094208.tif 000006
【図５】
2012094208.tif 000007
【図６】
2012094208.tif 000008
【図７】
2012094208.tif 000009