(57)【要約】【課題】優れた縦方向耐圧を得た上で、トランジスタ動作時にドレインリーク電流を抑制することができる、半導体装置およびその製造方法を提供する。【解決手段】  ｎ＋コンタクト層８からｐ型バリア層６を経てｎ型ドリフト層４に届く開口部２８が設けられ、その開口部に露出するｐ型バリア層６等を覆うように位置する、アンドープＧａＮチャネル層２２およびキャリア供給層２６、を含む再成長層２７と、再成長層２７を覆うように位置する絶縁膜９と、絶縁膜９上に位置するゲート電極Ｇとを備え、ｐ型バリア層において、Ｍｇ濃度Ａ（ｃｍ−３）と、水素の濃度Ｂ（ｃｍ−３）とが、０．１＜Ｂ／Ａ＜０．９・・・（１）、を満たすことを特徴とする。【選択図】        図１
2012094688.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型ドリフト層、該第１導電型ドリフト層上に位置する第２導電型バリア層、および該第２導電型バリア層上に位置する第１導電型コンタクト層、を含むＧａＮ系化合物半導体の積層体（ＧａＮ系積層体）、に形成された半導体装置であって、
前記ＧａＮ系積層体に、前記第１導電型コンタクト層から前記第２導電型バリア層を経て前記第１導電型ドリフト層に届く開口部が設けられ、
前記開口部に露出する前記ＧａＮ系積層体を覆うように位置する、ＧａＮ系半導体からなるチャネル層、および該チャネル層にキャリアを供給するキャリア供給層、を含む再成長層と、
前記再成長層を覆うように位置する絶縁膜と、
前記ＧａＮ系積層体上に位置するソース電極と、
前記絶縁膜上に位置するゲート電極と、
前記開口部の底から見て前記第１導電型コンタクト層と逆側においていずれかの第１導電型領域上に位置するドレイン電極とを備え、
前記第２導電型バリア層において、第２導電型不純物濃度Ａ（ｃｍ−３）と、水素の濃度Ｂ（ｃｍ−３）とが、０．１＜Ｂ／Ａ＜０．９・・・（１）、を満たすことを特徴とする、半導体装置。
【請求項２】
前記第２導電型バリア層において、第２導電型不純物濃度Ａ（ｃｍ−３）と、水素の濃度Ｂ（ｃｍ−３）とが、０．５＜Ｂ／Ａ＜０．９・・・（２）、を満たすことを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記第２導電型バリア層において、第２導電型不純物濃度Ａ（ｃｍ−３）と、水素の濃度Ｂ（ｃｍ−３）とが、０．７＜Ｂ／Ａ＜０．９・・・（３）、を満たすことを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
前記第１導電型がｎ型であり、前記第２導電型がｐ型であり、前記ｐ型バリア層に含まれるｐ型不純物がマグネシウム（Ｍｇ）であることを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記ｐ型バリア層のマグネシウム濃度を５ｅ１７ｃｍ−３以上５ｅ１８ｃｍ−３以下とし、該ｐ型バリア層の水素濃度を４ｅ１７ｃｍ−３以上４ｅ１８ｃｍ−３以下とすることを特徴とする、請求項４に記載の半導体装置。
【請求項６】
前記ｎ型コンタクト層ではｎ型不純物であるシリコン（Ｓｉ）の濃度が１ｅ１７ｃｍ−３以上であり、前記ｎ型ドリフト層ではシリコン濃度が１ｅ１５ｃｍ−３以上５ｅ１６ｃｍ−３以下であることを特徴とする、請求項４または５に記載の半導体装置。
【請求項７】
前記ｎ型コンタクト層の厚みが０．１μｍ以上１．０μｍ以下であり、前記ｐ型バリア層の厚みが０．１μｍ以上２．０μｍ以下であり、前記ｎ型ドリフト層の厚みが１μｍ以上１０μｍ以下であることを特徴とする、請求項４〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記チャネル層と前記キャリア供給層の組み合わせが、ＩｎＧａＮ層とＡｌＧａＮ層、ＧａＮ層とＡｌＧａＮ層、および、ＡｌＧａＮ層とＡｌＮ、のうちのいずれか１つであることを特徴とする、請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記チャネル層が厚み２０ｎｍ以上４００ｎｍ以下のアンドープＧａＮ層であり、前記キャリア供給層が厚み５ｎｍ以上４０ｎｍ以下のＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）層であることを特徴とする、請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１０】
第１導電型ドリフト層、該第１導電型ドリフト層上に位置する第２導電型バリア層、および該第２導電型バリア層上に位置する第１導電型コンタクト層、を含むＧａＮ系化合物半導体の積層体（ＧａＮ系積層体）、に形成された半導体装置を製造する方法であって、
前記ＧａＮ系積層体に、前記第１導電型コンタクト層から前記第２導電型バリア層を経て前記第１導電型ドリフト層に届く開口部を、反応性イオンエッチング（RIE:Reactive  Ion  Etching）により形成する工程と、
前記開口部に露出する前記ＧａＮ系積層体を覆うように、ＧａＮ系半導体からなるチャネル層、および該チャネル層にキャリアを供給するキャリア供給層、からなる再成長層を形成する工程と、
前記再成長層を覆うように絶縁膜を形成する工程と、
前記ＧａＮ系積層体上にソース電極、前記絶縁膜上にゲート電極、および前記開口部の底から見て前記第１導電型コンタクト層と逆側におけるいずれかの第１導電型領域上にドレイン電極、を形成する工程とを備え、
前記第２導電型バリア層の形成において、第２導電型不純物濃度Ａ（ｃｍ−３）と、水素の濃度Ｂ（ｃｍ−３）とが、０．１＜Ｂ／Ａ＜０．９・・・（１）、を満たすようにすることを特徴とする、半導体装置の製造方法。
【請求項１１】
前記第２導電型バリア層の形成において、第２導電型不純物濃度Ａ（ｃｍ−３）と、水素の濃度Ｂ（ｃｍ−３）とが、０．５＜Ｂ／Ａ＜０．９・・・（２）、を満たすようにすることを特徴とする、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第２導電型バリア層の形成において、第２導電型不純物濃度Ａ（ｃｍ−３）と、水素の濃度Ｂ（ｃｍ−３）とが、０．７＜Ｂ／Ａ＜０．９・・・（３）、を満たすようにすることを特徴とする、請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
前記第１導電型をｎ型とし、前記第２導電型をｐ型として、前記ｐ型バリア層の形成では、ＭＯＣＶＤ法によって成長し、窒素原料に高純度アンモニアを用い、キャリアガスに純化した水素を用い、ｐ型不純物の原料にシクロペンタジエニルマグネシウムを用いることを特徴とする、請求項１０〜１２のいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
反応性イオンエッチングによる開口部の形成のあと、前記再成長層を形成する工程では、（アンモニア＋水素）雰囲気で熱クリーニングを行い、次いで、ＭＯＣＶＤ法によって、窒素原料に高純度アンモニアを用い、キャリアガスに純化した水素を用いて、アンドープＧａＮチャネル層およびアンドープＡｌＧａＮキャリア供給層を成長することを特徴とする、請求項１０〜１３のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大電力のスイッチングに用いられる、オン抵抗が低く、ドレインリーク電流が抑制された、縦型の半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
大電流用のスイッチング素子には、低いオン抵抗、ドレインリーク電流の抑止、高い逆方向耐圧などが求められる。ＩＩＩ族窒化物半導体を用いた電界効果トランジスタ（ＦＥＴ：Field  Effect  Transistor）は、バンドギャップが大きいことから、高耐圧、高温動作などの点で優れており、とくにＧａＮ系半導体を用いた縦型トランジスタは、大電力の制御用トランジスタとして注目されている。たとえばＧａＮ系半導体に開口部を設けて、その開口部の側面に二次元電子ガス（２ＤＥＧ：２  Dimensional  Electron  Gas）のチャネルを含む再成長層を設けることで、移動度を高めてオン抵抗を低くした縦型ＧａＮ系ＦＥＴの提案がなされている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２８６９４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の縦型ＦＥＴにおいては、再成長層を設ける開口部の周囲にガードリングの作用を奏するｐ型ＧａＮ層を挿入する。このため、チャネルを形成する二次元電子ガスによる高い移動度を得ながら、ｎｐｎ構造となることから縦方向の耐圧性能を確保することができる。しかし、開口部のある独特の構造に起因して、トランジスタ動作時におけるドレインリーク電流の抑制という点で、必ずしも十分ではない。
【０００５】
本発明は、優れた縦方向耐圧を得た上で、トランジスタ動作時に安定してドレインリーク電流を抑制することができる、半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の半導体装置は、第１導電型ドリフト層、該第１導電型ドリフト層上に位置する第２導電型バリア層、および該第２導電型バリア層上に位置する第１導電型コンタクト層、を含むＧａＮ系化合物半導体の積層体（ＧａＮ系積層体）、に形成されている。この半導体装置は、ＧａＮ系積層体に、第１導電型コンタクト層から第２導電型バリア層を経て第１導電型ドリフト層に届く開口部が設けられ、その開口部に露出するＧａＮ系積層体の端面を覆うように位置する、ＧａＮ系半導体からなるチャネル層、および該チャネル層にキャリアを供給するキャリア供給層、を含む再成長層と、再成長層を覆うように位置する絶縁膜と、ＧａＮ系積層体上に位置するソース電極と、絶縁膜上に位置するゲート電極と、開口部の底から見て第１導電型コンタクト層と逆側においていずれかの第１導電型領域上に位置するドレイン電極とを備える。そして、第２導電型バリア層において、第２導電型不純物濃度Ａ（ｃｍ−３）と、水素の濃度Ｂ（ｃｍ−３）とが、０．１＜Ｂ／Ａ＜０．９・・・（１）、を満たすことを特徴とする。
【０００７】
上記の構成によって、第２導電型バリア層による高い縦方向の耐圧性能を得た上で、トランジスタ動作時のドレインリーク電流を抑制することができる。開口部をＲＩＥ等によって設けると、開口部の斜面を構成するＧａＮ系積層体の端部などに、ダングリングボンドなどイオン照射に起因する損傷が生じる。この損傷部には、ＲＩＥの装置、そのほか特定できない部分からの導電性不純物が富化する。仮に第２導電型不純物の不活性化に寄与する不純物がない場合、損傷部または導電性不純物の富化領域を通って、ドレインリーク電流が発生する。
本発明のように、水素が、上記の範囲を満たすように高濃度で分布することで、ダングリングボンド等を終端し、導電性不純物の富化領域をパッシベーション化する。このため、ドレインリーク電流を抑制することができる。
Ｂ／Ａが、０．９を超えると、水素は第２導電型不純物を不活性化するため、第２導電型不純物として機能する不純物原子が過少となり、本来の第２導電型バリア層による耐圧性能の向上を得ることができない。また、Ｂ／Ａが、０．１未満の場合は、高密度のダングリングボンドなどの終端や、富化した導電性不純物を不活性化できずドレインリーク電流を抑制することができない。
上記開口部は、その開口部の壁面（斜面）を被覆するチャネル層等に二次元電子ガス（２ＤＥＧ：２  Dimensional  Electron  Gas）を発生させることで、低いオン抵抗で縦方向に大電流を流すために設ける。本発明によって、その開口部を設ける際に生じるダングリングボンド、その損傷部に富化する導電性不純物を不活性化して、リーク経路をなくすか、または影響を小さくすることができる。
【０００８】
上記のＧａＮ系積層体は、ＧａＮの所定結晶面上にエピタキシャル成長されたものであるが、その下地のＧａＮは、ＧａＮ基板でも、または支持基体上のＧａＮ膜でもよい。さらに、ＧａＮ系積層体の成長時にＧａＮ基板等の上に形成して、その後の工程で、ＧａＮ基板等の所定厚み部分を除いて、製品の状態では薄いＧａＮ層下地のみが残っているものであってもよい。その薄い下地のＧａＮ層は、導電性でも非導電性でもよく、ドレイン電極は、製造工程および製品の構造によるが、薄いＧａＮ層の表面または裏面に設けることができる。
ＧａＮ基板または支持基体等が製品に残る場合、当該支持基体または基板は、導電性でも、非導電性でもよい。導電性の場合は、ドレイン電極は、その支持基体または基板の裏面（下）またはおもて面（上）に直接設けることができる。また、非導電性の場合は、非導電性基板の上であって、上記半導体層中の下層側に位置する導電層の上に、ドレイン電極を設けることができる。
【０００９】
第２導電型バリア層において、第２導電型不純物濃度Ａ（ｃｍ−３）と、水素の濃度Ｂ（ｃｍ−３）とを、０．５＜Ｂ／Ａ＜０．９・・・（２）、を満たすようにできる。
これによって、Ｂ／Ａが０．５を超えるような高濃度の水素を分布させることで、ダングリングボンド等をより完全に終端させ、導電性不純物の富化領域をパッシベーション化することができる。このため、ドレインリーク電流をより確実に抑制することができる。
【００１０】
第２導電型バリア層において、第２導電型不純物濃度Ａ（ｃｍ−３）と、水素の濃度Ｂ（ｃｍ−３）とを、０．７＜Ｂ／Ａ＜０．９・・・（３）、としてもよい。
Ｂ／Ａが０．７を超えるような高濃度の水素を分布させることで、より高いレベルでダングリングボンド等を終端させることができる。この結果、導電性不純物の富化領域を高いレベルでパッシベーション化することができ、ドレインリーク電流をより高いレベルで抑制することができる。
【００１１】
第１導電型をｎ型とし、第２導電型をｐ型として、ｐ型バリア層に含まれるｐ型不純物をマグネシウム（Ｍｇ）とすることができる。
これによって、ＧａＮ系半導体においてこれまで蓄積がある技術、既存の装置等を用いて、縦型ＧａＮ系半導体装置について、高い耐圧性能、抑制されたドレインリーク電流、低いオン抵抗での大電流化、を実現することができる。
【００１２】
ｐ型バリア層のマグネシウム濃度を５ｅ１７ｃｍ−３以上５ｅ１８ｃｍ−３以下とし、該ｐ型バリア層の水素濃度を４ｅ１７ｃｍ−３以上４ｅ１８ｃｍ−３以下とすることができる。
これによって良好な結晶性のｐ型バリア層による高い耐圧性能を得て、かつ低いオン抵抗での大電流化を可能にする開口部を設けながら、抑制されたドレインリーク電流を実現することができる。
【００１３】
ｎ型コンタクト層ではｎ型不純物であるシリコン（Ｓｉ）の濃度を１ｅ１７ｃｍ−３以上とし、ｎ型ドリフト層ではシリコン濃度を１ｅ１５ｃｍ−３以上５ｅ１６ｃｍ−３以下とすることができる。
この構成によって、ｎ型コンタクト層はソース電極とオーミック接触することができる。また、ｎ型ドリフト層は、トランジスタ動作時の制御性を保って低いオン抵抗を実現しながら、ｐ型バリア層による耐圧性能を向上させる効果を維持させることができる。
【００１４】
ｎ型コンタクト層の厚みを０．１μｍ以上１．０μｍ以下とし、ｐ型バリア層の厚みを０．１μｍ以上２．０μｍ以下とし、ｎ型ドリフト層の厚みを１μｍ以上１０μｍ以下とすることができる。
上記の構成によって、安定した大電流のスイッチングが可能な縦型ＧａＮ系半導体装置を得ることができる。
【００１５】
チャネル層とキャリア供給層の組み合わせを、ＩｎＧａＮ層とＡｌＧａＮ層、ＧａＮ層とＡｌＧａＮ層、および、ＡｌＧａＮ層とＡｌＮ、のうちのいずれか１つとすることができる。
上記の組み合わせによれば、少なくともチャネル層（電子走行層）はＧａＮ系積層体にエピタキシャル成長しながら、チャネル層／キャリア供給層の界面に、格子歪みに伴うピエゾ分極によって２ＤＥＧが生じる。この結果、縦方向に低いオン抵抗で大電流を流すことができる。
【００１６】
チャネル層を厚み２０ｎｍ以上４００ｎｍ以下のアンドープＧａＮ層とし、キャリア供給層を厚み５ｎｍ以上４０ｎｍ以下のＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）層とすることができる。
これによれば、良好な結晶性の再成長層（チャネル層およびキャリア供給層）を得ることができる。この結果、低いオン抵抗、高耐圧性能、抑制されたドレインリーク電流、を得ることができる。
【００１７】
本発明の半導体装置の製造方法は、第１導電型ドリフト層、該第１導電型ドリフト層上に位置する第２導電型バリア層、および該第２導電型バリア層上に位置する第１導電型コンタクト層、を含むＧａＮ系化合物半導体の積層体（ＧａＮ系積層体）、に形成された半導体装置を製造する。この製造方法は、ＧａＮ系積層体に、第１導電型コンタクト層から第２導電型バリア層を経て第１導電型ドリフト層に届く開口部を、反応性イオンエッチング（RIE:Reactive  Ion  Etching）により形成する工程と、開口部に露出するＧａＮ系積層体を覆うように、ＧａＮ系半導体からなるチャネル層、および該チャネル層にキャリアを供給するキャリア供給層、からなる再成長層を形成する工程と、再成長層を覆うように絶縁膜を形成する工程と、ＧａＮ系積層体上にソース電極、絶縁膜上にゲート電極、および開口部の底から見て第１導電型コンタクト層と逆側におけるいずれかの第１導電型領域上にドレイン電極、を形成する工程とを備える。そして、第２導電型バリア層の形成において、第２導電型不純物濃度Ａ（ｃｍ−３）と、水素の濃度Ｂ（ｃｍ−３）とが、０．１＜Ｂ／Ａ＜０．９・・・（１）、を満たすようにすることを特徴とする。
上記の方法によって、高耐圧性能、抑制されたドレインリーク電流、低いオン抵抗、が実現される、大電流スイッチング用の縦型ＧａＮ系半導体装置を簡単に製造することができる。
【００１８】
第２導電型バリア層の形成において、第２導電型不純物濃度Ａ（ｃｍ−３）と、水素の濃度Ｂ（ｃｍ−３）とが、０．５＜Ｂ／Ａ＜０．９・・・（２）、を満たすようにできる。
Ｂ／Ａが０．５を超えるような高濃度の水素を分布させることで、ダングリングボンド等をより完全に終端させ、導電性不純物の富化領域をパッシベーション化することができる。この結果、ドレインリーク電流をより確実に抑制することができる。
【００１９】
第２導電型バリア層の形成において、第２導電型不純物濃度Ａ（ｃｍ−３）と、水素の濃度Ｂ（ｃｍ−３）とが、０．７＜Ｂ／Ａ＜０．９・・・（３）、を満たすようにしてもよい。
Ｂ／Ａが０．７を超えるような高濃度の水素を分布させることで、より高いレベルでダングリングボンド等を終端させ、導電性不純物の富化領域を高いレベルでパッシベーション化することができる。この結果、ドレインリーク電流をより高いレベルで抑制することができる。
【００２０】
第１導電型をｎ型とし、第２導電型をｐ型として、ｐ型バリア層の形成では、ＭＯＣＶＤ法によって成長し、窒素原料に高純度アンモニアを用い、キャリアガスに純化した水素を用い、ｐ型不純物の原料にビスシクロペンタジエニルマグネシウムを用いることができる。
これによって、既存の装置を用いて、高耐圧性能と抑制されたドレインリーク電流のＧａＮ系半導体装置を容易に得ることができる。
【００２１】
ＲＩＥによる開口部の形成のあと、再成長層を形成する工程では、（アンモニア＋水素）雰囲気で熱クリーニングを行い、次いで、ＭＯＣＶＤ法によって、窒素原料に高純度アンモニアを用い、キャリアガスに純化した水素を用いて、アンドープＧａＮチャネル層およびアンドープＡｌＧａＮキャリア供給層を成長するのがよい。
この方法によって、再成長層の成長前および成長時に、ｐ型ＧａＮバリア層に内在する水素が端面から逃散するのを防いで、当該水素が、上記の損傷の修復や不純物のパッシベーション化に寄与することができる。
【発明の効果】
【００２２】
本発明の半導体装置等によれば、優れた縦方向耐圧性能を得た上で、安定してドレインリーク電流を抑制することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態における縦型ＧａＮ系ＦＥＴを示し、図２のＩ−Ｉ線に沿う断面図である。
【図２】図１の半導体装置が形成されているチップの平面図である。
【図３】ＧａＮ基板上にＧａＮ系積層体を形成した状態を示す図である。
【図４】ＧａＮ系積層体に開口部を設けた状態を示す図である。
【図５】ＲＩＥによって開口部を設ける段階を示し、（ａ）はレジストパターンを配置した状態、（ｂ）はイオンを照射しながら開口を掘り下げて開口を拡大（後退）させてゆく状態、を示す図である。
【図６】開口部に再成長層を成長した状態、を示す図である。
【図７】再成長層の成長における温度−時間パターンを示す図である。
【図８】再成長層上に絶縁膜を成長させた状態を示す図である。
【図９】実施例１において製造した半導体装置のｐ型ＧａＮバリア層における、水素濃度とマグネシウム濃度の分布を示す図である。
【図１０】実施例２において、Ｂ／Ａを変えて製造した半導体装置についてオフ時のドレインリーク電流を測定した結果を示す図である。
【発明を実施するための形態】
【００２４】
図１は、本発明の実施の形態における半導体装置１０を示す断面図である。この半導体装置１０では、（ＧａＮ系基板１）の積層構造を有する。ｎ＋型ＧａＮコンタクト層８の表面からｎ型ドリフト層４に届く開口部２８が設けられている。コンタクト層８という名称は、電極を配置することを重視する場合の表層８の別名であり、積層体の表層ということを重視してキャップ層とも呼ぶ。ｐ型バリア層６は、電子に対するバリア層であることを重視する場合のｐ型層６の別名である。表層側の、（ｎ＋型ＧａＮキャップ層８／ｐ型ＧａＮバリア層６／ｎ型ＧａＮドリフト層４）をＧａＮ系積層体１５と呼ぶ場合がある。
開口部２８に露出する上記ＧａＮ系半導体層１５を覆うように、電子走行層（チャネル層）２２および電子供給層（キャリア供給層）２６を含む再成長層２７が形成されている。再成長層２７上には絶縁膜９を介在させてゲート電極Ｇが配置される。ＧａＮ系積層体１５上にソース電極Ｓが形成され、このソース電極Ｓと対面するように、当該ソース電極Ｓと、ｎ型ＧａＮドリフト層４等を挟んで、ドレイン電極Ｄが設けられている。電子走行層（チャネル層）２２はアンドープＧａＮ層により、また電子供給層（キャリア供給層）２６はＡｌＧａＮ層で形成される。電子走行層２２と電子供給層２６の界面に、二次元電子ガス（２ＤＥＧ：２  Dimensional  Electron  Gas）が形成され、この２ＤＥＧが、ソース電極Ｓとドレイン電極Ｄとの間の縦方向電流のチャネルを構成する。
【００２５】
ＧａＮ系積層体１５において、ｐ型ＧａＮバリア層６が、ｎ型ＧａＮドリフト層４とｎ＋型ＧａＮコンタクト層８との間に挿入されることで、ｎｐｎ構造が形成される。この結果、縦方向に大電流を流すスイッチング素子において重要視される縦方向の耐圧性能、を向上させることができる。しかしながら上述のように、開口部のある独特の構造に起因して、トランジスタ動作時の確実なドレインリーク電流の抑制という点で、必ずしも十分ではない。
本実施の形態の半導体装置１０のポイントは、ｐ型バリア層４中の、ｐ型不純物であるＭｇ濃度（Ａとする）、および水素の濃度（Ｂとする）、の間で、下記（１）を満たすことにある。
０．１＜Ｂ／Ａ＜０．９・・・・・・・（１）
また、より確実にドレイン電流を抑制するために、下記（２）を満たすことができる。
０．５＜Ｂ／Ａ＜０．９・・・・・・・（２）
さらに一層高いレベルでドレイン電流を抑制するために、下記（３）を満たしてもよい。
０．５＜Ｂ／Ａ＜０．９・・・・・・・（３）
図１に示す半導体装置１０は、上記（３）を満たし、上記の損傷を高いレベルで修復したものである。
【００２６】
ＧａＮ系積層体１５には、ｎ＋型ＧａＮコンタクト層８の表面からｐ型ＧａＮバリア層６を貫通してｎ型ＧａＮドリフト層４内に届くように、開口部２８が設けられる。開口部２８は、このあと製造方法において説明するように、通常、ＲＩＥ等によって形成されるが、イオンをＧａＮ系積層体１５に照射して傾斜面となるようにエッチングする。このＲＩＥにおけるイオン照射等によって、ｐ型バリア層６の開口部２８に露出する端面およびその端面付近は、ダングリングボンド、格子欠陥等の高密度発生などの損傷（ダメージ）を受ける。さらにこの損傷部には、ＲＩＥ装置、その治具およびその他特定不能の部分から、導電性不純物が到達して富化する。このため、電子走行層２２およびキャリア供給層２６からなる再成長層２７を形成する前に、ｐ型ＧａＮバリア層６の開口部２８に露出する端面およびその付近には、導電性不純物が富化した損傷部が形成される。再成長層２７および各電極を形成して製品に仕上げたあと、トランジスタ動作を行わせるとき、その損傷部を通って、無視できないドレインリーク電流が流れる。
【００２７】
上記の（１）〜（３）のいずれか１つ、とくに最低限（１）を満たすことによって、次の作用を得ることができる。
（Ｅ１）ｐ型ＧａＮバリア層に水素を所定レベル含ませることで、再成長層２７の成長時に、ｐ型ＧａＮバリア層の端面およびその付近の損傷部に水素が富化する。この富化した水素は、損傷部のダングリングボンド等を終端し、富化した導電性不純物をパッシベーション化する。この結果、トランジスタ動作時のドレインリーク電流を抑制することができる。
（Ｅ２）Ｂ／Ａが、０．１未満では、水素が過少であり、上記の水素の作用を得ることができない。すなわちダングリングボンド等の損傷の修復や導電性不純物のパッシベーション化を遂行できない。しかし、０．９を超えると、水素はＭｇのｐ型不純物としての機能を不活性化させるので、ｐ型ＧａＮバリア層６による本来の耐圧性能の向上効果を消失する。
上記（１）〜（３）のうち、とくに最低限（１）を満たすことによって、耐圧性能を確保しながら、ドレインリーク電流を抑止することができる。また上記（２）または（３）のように水素濃度を相対的に高めることで、より一層、損傷を受けた部分の修復（ダングリンドボンドの終端など）を高いレベルで遂行することができる。
【００２８】
図２は、この半導体装置が形成されているチップの平面図であり、図１の断面図が全体のなかでどの部分に位置するかを示している。図２に示すように、開口部２８およびゲート電極Ｇを六角形とし、ゲート配線１２を避けながら、その周囲をほぼソース電極Ｓで覆って、細密充填(ハニカム構造)とすることにより単位面積当たりのゲート電極周囲長を長く取れる、すなわちオン抵抗を下げることができる。電流は、ソース電極Ｓ→再成長層２７内のチャネル→ｎ型ＧａＮドリフト層４→ドレイン電極Ｄ、の経路で流れる。ソース電極Ｓおよびその配線と、ゲート電極Ｇ、ゲート配線１２およびゲートパッド１３から構成されるゲート構成体とが、相互に干渉しないために、ソース配線は、図示しない層間絶縁膜上に設けられる。層間絶縁膜にはビアホールが設けられ、プラグ導電部を含むソース電極Ｓは、層間絶縁膜上のソース導電層（図示せず）と導電接続される。このような構造によって、ソース電極Ｓを含むソース構成体は、大電力用の素子に好適な、低い電気抵抗および高い移動度、を持つことができる。
上記の六角形のハニカム構造は、畝状にして、畝状の開口部を密に配置することでも、上記の面積当たりの開口部周囲長を大きくでき、この結果、電流密度を向上させることができる。
【００２９】
次に、本実施の形態における半導体装置１０の製造方法を説明する。まず、図３に示すように、上記の意味のＧａＮ基板１の上に、ｎ型ＧａＮドリフト層４／ｐ型ＧａＮバリア層６／ｎ＋型ＧａＮコンタクト層８、のＧａＮ系積層体１５をエピタキシャル成長する。ＧａＮ基板１とｎ型ＧａＮドリフト層４との間にＧａＮ系バッファ層（図示せず）を挿入してもよい。
上記の層の形成は、例えば、ＭＯＣＶＤ（有機金属化学気相成長）法を用いる。ＭＯＣＶＤ法で成長することで、上記（１）を満たしながら結晶性の良好なＧａＮ系積層体１５を形成できる。ＧａＮ基板１の形成において、導電性基板上に窒化ガリウム膜をＭＯＣＶＤ法によって成長させる場合、ガリウム原料として、トリメチルガリウムを用いる。窒素原料としては高純度アンモニアを用いる。キャリアガスとしては純化した水素を用いる。高純度アンモニアの純度は９９．９９９％以上、純化水素の純度は９９．９９９９９５％以上である。ｎ型ドーパントのＳｉ原料には水素ベースのシランを用い、ｐ型ドーパントのＭｇ原料にはビスシクロペンタジエニルマグネシウムを用いる。
導電性基板としては、直径２インチの導電性窒化ガリウム基板を用いる。１０３０℃、１００Ｔｏｒｒで、アンモニアおよび水素の雰囲気中で、基板クリーニングを実施する。その後、１０５０℃に昇温して、２００Ｔｏｒｒ、Ｖ／ＩＩＩ比＝１５００で窒化ガリウム層を成長させる。上記の導電性基板上のＧａＮ層の形成は、ＧａＮ基板１の形成だけでなく、ＧａＮ基板１上のＧａＮ系積層体１５の成長においても共通する方法である。
上記のＧａＮ基板１上に、上記の方法で、ｎ型ＧａＮ層ドリフト層４／ｐ型ＧａＮバリア層６／ｎ＋型ＧａＮコンタクト層８、の順に成長する。
【００３０】
次に、図４に示すように、開口部２８をＲＩＥ（反応性イオンエッチング）によって形成する。図５（ａ）および（ｂ）に示すように、エピタキシャル層４，６，８の表面にレジストパターンＭ１を形成した後、ＲＩＥによって、レジストパターンＭ１をエッチングして後退させながら開口を広げて開口部２８を設ける。このＲＩＥ工程において、開口部２８の斜面、すなわちＧａＮ系積層体１５の端面は、イオン照射を受けて損傷される。損傷部では、ダングリンドボンド、格子欠陥の高密度領域などが発生し、その損傷部にＲＩＥ装置由来または特定できていない部分からの導電性不純物が到達して富化が生じる。この損傷部の発生は、ドレインリーク電流の増大をもたらすので、修復する必要がある。上記（１）によれば、水素を所定レベル含むことで、このあと説明する再成長層２７の成長時に、ダングリンドボンド等の終端、および不純物の不活性化を得ることができる。上記（１）における上限値および下限値の意味は、上述のとおりである。
【００３１】
次いで、レジストパターンＭ１を除去し、ウエハを洗浄した後、当該ウエハをＭＯＣＶＤ装置に導入して、図６に示すように、アンドープＧａＮからなる電子走行層２２、およびアンドープＡｌＧａＮからなる電子供給層２６を含む再成長層２７を成長する。このアンドープＧａＮ層２２およびＡｌＧａＮ層２６の成長においては、（ＮＨ３＋Ｈ２）雰囲気において熱クリーニングを行い、引き続き（ＮＨ３＋Ｈ２）を導入しつつ有機金属原料を供給する。ＧａＮ層２２およびＡｌＧａＮ層２６の成長における温度−時間パターンを、図７に示す。この再成長層２７の形成前の熱クリーニング時または形成時に、上記の損傷部の修復、導電性不純物のパッシベーション化を進行させる。このために、再成長層２７の成長時の（ＮＨ３＋Ｈ２）雰囲気は有益である。
次いで、上記ウエハをＭＯＣＶＤ装置から取り出し、図８に示すように、絶縁膜９を成長させる。その後、再びフォトリソグラフィとイオンビーム蒸着法を用いて、図１に示すように、ソース電極Ｓをエピタキシャル層表面に、ドレイン電極ＤをＧａＮ系基板１の裏面に形成する。さらにゲート電極Ｇを開口部２８の側面に形成する。
【実施例】
【００３２】
（実施例１）
上記の実施の形態に説明した製造方法に基づいて、図１に示す半導体装置１０を、上述のＭＯＣＶＤ法によって製造して、ｐ型バリア層６におけるＭｇ濃度Ａおよび水素濃度Ｂを測定して、Ｂ／Ａの値を求めた。半導体装置１０における、製造条件および構造は次のとおりである。
＜ＭＯＣＶＤ法の条件＞
ガリウム原料：トリメチルガリウム
窒素原料：９９．９９９％以上の高純度アンモニア 
キャリアガス：９９．９９９９９５％以上の純化水素
ｎ型ドーパント：水素ベースのシラン
ｐ型ドーパント：ビスシクロペンタジエニルマグネシウム
＜半導体装置の各部構成＞
基板：２インチ径導電性ＧａＮ基板
ｎ型ＧａＮドリフト層４：厚み５μｍ、Ｓｉ濃度１Ｅ１６ｃｍ−３
ｐ型ＧａＮバリア層６：厚み０．５μｍ
ｎ＋型ＧａＮコンタクト層８：厚み０．２μｍ、Ｓｉ濃度１Ｅ１８ｃｍ−３
電子走行層（アンドープＧａＮ）２２：厚み０．１μｍ
電子供給層（アンドープＡｌＧａＮ層）２６：厚み０．０２μｍ、Ａｌ組成２５％
図７を参照して、アンドープＧａＮ層２２の成長では、９５０℃において２４０秒ほどの成長時間をとって厚み０．１μｍ（１００ｎｍ）とした。また、アンドープＡｌＧａＮ（Ａｌ組成２５％））層２６の成長では、１０８０℃にて１００秒間ほど成長時間をとって厚み０．０２μｍ（２０ｎｍ）とした。アンドープＡｌＧａＮ層２６を成長させた後、有機金属原料の供給を停止して、窒素雰囲気で降温した。
その後、試験体である半導体装置１０について、ｎ＋コンタクト層８の表面から深さ方向にエッチングしながら、ＳＩＭＳ(Secondary  Ion-microprobe  Mass  Spectrometry)によって、マグネシウム（Ｍｇ）および水素（Ｈ）の深さ方向濃度分布を測定した。
【００３３】
図９は、ＳＩＭＳによって測定したマグネシウムおよび水素の深さ方向濃度分布を示す図である。ｐ型ＧａＮバリア層６において、マグネシウム濃度Ａは約２．６ｅ１８ｃｍ−３であった。また水素濃度Ｂは１．９ｅ１８ｃｍ−３であった。したがって、Ｂ／Ａの値は約０．７３であり、最低限上記（１）を満たすだけでなく、上記（３）をも満たしていた。このため、ｐ型ＧａＮバリア層６による耐圧性能向上効果を得ながら、開口部２８の形成において生じた損傷部におけるダングリンドボンド等を一層高いレベルで終端し、かつその損傷部に富化した導電性不純物をより高いレベルで不活性化することができる。
【００３４】
（実施例２）
図１に示す半導体装置を作製して、本発明の作用効果を検証した。半導体装置１０のｐ型ＧａＮバリア層６とｎ＋型コンタクト層８の成長条件を変化させることで、ｐ型ＧａＮバリア層６中の水素混入比が異なる一連の試験体を作製した。先のＢ／Ａ＝０．７３の試験体に加え、比較例Ｂ／Ａ＝０．０３の試験体と、本発明例Ｂ／Ａ＝０．２、０．６の試験体を作製した。デバイス作製プロセスは、原則的に、上述のプロセスに従った。ただし、Ｂ／Ａが上記の範囲にわたって変わるように搬送ガス中の水素濃度、ｐ型不純物のＭｇ濃度などを、常用される処理方法に従って変化させた。
上記の試験体について、ゲートバイアスを印加してオフ状態とし、Ｂ／Ａの異なる上記試験体間でドレイン電流値（リーク電流）を比較した。なお比較の際にはソース-ドレイン間バイアスを１０Ｖに固定した。測定された上記ドレインリーク電流値を図１０に示す。図１０によれば、Ｂ／Ａが０．０３の比較例では、１．０Ｅ−３（Ａ）程度の大きなドレインリーク電流を示す。しかし、Ｂ／Ａが増加するに従いドレインリーク電流が低減する傾向が見られる。Ｂ／Ａ＝０．１程度において、１．０Ｅ−４（Ａ）程度と認めることができる。さらにＢ／Ａ＝０．２以上では、１．０Ｅ−５（Ａ）以下に抑制される。したがってＢ／Ａ＝０．１以上で、リーク抑制効果が顕著であることが分かった。
【００３５】
上記開示された本発明の実施形態の構造は、あくまで例示であって、本発明の範囲はこれらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものである。
【産業上の利用可能性】
【００３６】
本発明の半導体装置等によれば、優れた縦方向耐圧を得た上で、トランジスタ動作時に安定してドレインリーク電流を抑制することができる。縦方向に低いオン抵抗で大電流を流すことができ、上記のようにドレインリークも抑制できるので、大電流用のスイッチング素子として好適である。
【符号の説明】
【００３７】
１  ＧａＮ基板、２  バッファ層、４  ｎ型ＧａＮドリフト層、５  開口部、６  ｐ型ＧａＮバリア層、８  ｎ＋型ＧａＮコンタクト層、９  絶縁膜、１０  縦型ＧａＮＦＥＴ、１２  ゲート配線、１３  ゲートパッド、１５  ＧａＮ系積層体、２２  アンドープＧａＮ電子走行層（チャネル層）、２６  ＡｌＧａＮ電子供給層（キャリア供給層）、２７  再成長層、２８  開口部、Ａ  マグネシウム濃度、Ｂ  水素濃度、Ｍ１  レジストパターン、Ｄ  ドレイン電極、Ｇ  ゲート電極、Ｓ  ソース電極。
【図１】
2012094688.tif 000003
【図２】
2012094688.tif 000004
【図３】
2012094688.tif 000005
【図４】
2012094688.tif 000006
【図５】
2012094688.tif 000007
【図６】
2012094688.tif 000008
【図７】
2012094688.tif 000009
【図８】
2012094688.tif 000010
【図９】
2012094688.tif 000011
【図１０】
2012094688.tif 000012