(57)【要約】【課題】入力信号に対して出力信号が高速に応答し、かつ、半導体出力回路の消費電力を低減させることが可能である半導体出力回路を提供する。【解決手段】本発明の半導体出力回路は、ベースが定電流源に接続され、コレクタが第２のｎｐｎトランジスタのエミッタに接続され、エミッタが第１のｎｐｎトランジスタのコレクタに接続される第３のｎｐｎトランジスタを含む。【選択図】図１
2012151802.tif 000002
【特許請求の範囲】
【請求項１】
一端が高電位線に接続された第１の抵抗と、
ベースが入力端子に接続され、コレクタが前記第１の抵抗の他端に接続され、エミッタが低電位線に接続される第１のｎｐｎトランジスタと、
一端が高電位線に接続された第２の抵抗と、
ベースが前記第１の抵抗の他端と前記第１のｎｐｎトランジスタのコレクタの間のノードに接続され、コレクタが前記第２の抵抗の他端に接続される第２のｎｐｎトランジスタと、
ベースが定電流源に接続され、コレクタが前記第２のｎｐｎトランジスタのエミッタに接続され、エミッタが前記第１のｎｐｎトランジスタのコレクタに接続される第３のｎｐｎトランジスタと、
ベースが前記第２のｎｐｎトランジスタのエミッタと前記第３のｎｐｎトランジスタのコレクタの間のノードに接続され、コレクタが出力端子に接続され、エミッタが低電位線に接続される出力トランジスタと、
を備える半導体出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主にバイポーラトランジスタで構成される集積回路の出力段とする半導体出力回路に関する。
【背景技術】
【０００２】
バイポーラ型集積回路の従来の出力回路としては、図２に示すような半導体出力回路が知られている（例えば特許文献１参照）。
【０００３】
図２に示す従来の半導体出力回路は、一端が高電位線９０に接続された第１の抵抗８１と、ベースが入力端子８７に接続され、コレクタが前記第１の抵抗８１の他端に接続され、エミッタが低電位線９１に接続される第１のｎｐｎトランジスタ８２と、一端が高電位線９０に接続された第２の抵抗８３と、ベースが前記第１の抵抗８１の他端と前記第１のｎｐｎトランジスタ８２のコレクタの間のノードＮ６０に接続され、コレクタが前記第２の抵抗８３の他端に接続される第２のｎｐｎトランジスタ８５と、ベースが前記第１のｎｐｎトランジスタ８２のベースに接続され、コレクタが前記第２のｎｐｎトランジスタ８５のエミッタに接続され、エミッタが低電位線９１に接続される第３のｎｐｎトランジスタ８４と、ベースが前記第２のｎｐｎトランジスタ８５のエミッタと前記第３のｎｐｎトランジスタ８４のコレクタの間のノードＮ６１に接続され、コレクタが出力端子８８に接続され、エミッタが低電位線９１に接続される出力トランジスタ８６と、を備える。
【０００４】
以下、図２の回路の動作について詳しく説明する。  
＜入力がＬＯＷの動作＞
図２の回路において、入力端子８７に印加される入力信号がＬＯＷの場合、第１のｎｐｎトランジスタ８２および第３のｎｐｎトランジスタ８４にベース電流が流れない。すると、ノードＮ６０の電位は高電位線９０側に張り付くため、第２のｎｐｎトランジスタ８５はオンとなり、出力トランジスタ８６もオンとなる。よって出力端子８８の電位は低電位線９１側に張り付くため、出力はＬＯＷとなる。
【０００５】
＜入力がＨＩＧＨの動作＞
入力端子８７に印加される入力信号がＨＩＧＨとなり、第１のｎｐｎトランジスタ８２および第３のｎｐｎトランジスタ８４にベース電流が流れる場合、第１および第３のｎｐｎトランジスタはカレントミラー回路を構成しており、同じコレクタ電流を流そうとする。
【０００６】
しかし、第１のｎｐｎトランジスタ８２がオンし、第２のｎｐｎトランジスタ８５がオフしようとすると、第３のｎｐｎトランジスタ８４はコレクタ電流が減少し、飽和領域で動作する。そのため第３のｎｐｎトランジスタ８４のベースには、第１のｎｐｎトランジスタ８２のベース電流よりも大きい電流が流入し、カレントミラー回路は崩れる。第１のｎｐｎトランジスタ８２はベース電流が減少し、活性領域で動作し、第２のｎｐｎトランジスタ８５はオンする条件となる。
【０００７】
この条件では、ノードＮ６１の電位は第３のｎｐｎトランジスタ８４の飽和領域でのコレクタ−エミッタ電圧ＶＣＥ３（一般には約０．１Ｖ）となり、出力トランジスタ８６はオフになるので、出力端子８８の電位は高電位線９０側に張り付きＨＩＧＨが出力される。一方で、第２のｎｐｎトランジスタ８５はオンになるので、ノード６０の電位（＝第１のｎｐｎトランジスタのコレクタ−エミッタ間電圧ＶＣＥ１）は、ノード６１の電位に第２のｎｐｎトランジスタ８５のベース−エミッタ間電圧ＶＢＥ２（一般には約０．７Ｖ）を加えた電位となり、第１のｎｐｎトランジスタ８２は活性領域で動作し、第１のｎｐｎトランジスタ８２のベース電流は小さい値で安定する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平８−１９１２３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、図２の回路は、入力がＨＩＧＨのときであっても、第２のｎｐｎトランジスタ８５はオンとなるため、高電位線９０から第２の抵抗８３の経路に電流が流れ続けてしまい、消費電力が増大してしまうという問題があるので、近年の低消費電力化の要求を十分に満たすことができない。
【課題を解決するための手段】
【００１０】
本発明者らは上記課題を解決するために鋭意検討した結果、一端が高電位線に接続された第１の抵抗と、ベースが入力端子に接続され、コレクタが前記第１の抵抗の他端に接続され、エミッタが低電位線に接続される第１のｎｐｎトランジスタと、一端が高電位線に接続された第２の抵抗と、ベースが前記第１の抵抗の他端と前記第１のｎｐｎトランジスタのコレクタの間のノードに接続され、コレクタが前記第２の抵抗の他端に接続される第２のｎｐｎトランジスタと、ベースが定電流源に接続され、コレクタが前記第２のｎｐｎトランジスタのエミッタに接続され、エミッタが前記第１のｎｐｎトランジスタのコレクタに接続される第３のｎｐｎトランジスタと、ベースが前記第２のｎｐｎトランジスタのエミッタと前記第３のｎｐｎトランジスタのコレクタの間のノードに接続され、コレクタが出力端子に接続され、エミッタが低電位線に接続される出力トランジスタと、を備える半導体出力回路により上記課題を解決できることを見出し、本発明を完成させた。
【発明の効果】
【００１１】
本発明によれば、入力信号に対して出力信号が高速に応答し、かつ、半導体出力回路の消費電力を低減させることが可能である。特に入力がＨＩＧＨの時の半導体出力回路の消費電力を低減せしめることが可能である。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態による半導体出力回路の回路図である。
【図２】従来の半導体出力回路の回路図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。  
図１は、本発明の実施形態による半導体出力回路の回路図である。図１に示した半導体出力回路は、一端が高電位線１００に接続された第１の抵抗１１０と、ベースが入力端子１０に接続され、コレクタが前記第１の抵抗１１０の他端に接続され、エミッタが低電位線１０１に接続される第１のｎｐｎトランジスタ２１０と、一端が高電位線１００に接続された第２の抵抗１２０と、ベースが前記第１の抵抗１１０の他端と前記第１のｎｐｎトランジスタ２１０のコレクタの間のノードＮ１に接続され、コレクタが前記第２の抵抗１２０の他端に接続される第２のｎｐｎトランジスタ２２０と、ベースが定電流源３００に接続され、コレクタが前記第２のｎｐｎトランジスタ２２０のエミッタに接続され、エミッタが前記第１のｎｐｎトランジスタ２１０のコレクタに接続される第３のｎｐｎトランジスタ２３０と、ベースが前記第２のｎｐｎトランジスタ２２０のエミッタと前記第３のｎｐｎトランジスタ２３０のコレクタの間のノードに接続され、コレクタが出力端子２０に接続され、エミッタが低電位線１０１に接続される出力トランジスタ２４０と、を備える。
【００１４】
図１の回路の動作について以下に説明する。  
＜入力がＬＯＷの動作＞
入力がＬＯＷとなる動作を説明する。なお、説明を簡略化するために、低電位線１０１はグラウンド電位とした。また、定電流源３００は数μＡの低い定電流を流す電流源とした。
【００１５】
入力端子１０にはＬＯＷの信号が入力され、第１のｎｐｎトランジスタ２１０はオフとなる。よって、ノードＮ１の電位は高電位線１００側に張りついて第２のｎｐｎトランジスタ２２０はオンとなる。第２のｎｐｎトランジスタ２２０がオンすることにより、出力トランジスタ２４０もオンするので、出力端子にはＬＯＷが出力される。
【００１６】
このとき、第３のｎｐｎトランジスタ２３０のコレクタ電圧とエミッタ電圧を比較すると、コレクタ電圧は出力トランジスタ２４０のＶＢＥ（飽和領域でのベース−エミッタ間電圧で、一般に約０．７Ｖ）となり、エミッタ電圧は出力トランジスタ２４０のＶＢＥと第２のｎｐｎトランジスタ２２０のＶＢＥを足した電圧（一般に約１．４Ｖ）となる。この電圧の関係により、定電流源３００から供給される定電流は、第３のｎｐｎトランジスタ２３０のベース−コレクタ間のＰＮダイオードを介して出力トランジスタ２４０のベースに流れる。
【００１７】
＜入力がＨＩＧＨの動作＞
入力端子１０にＨＩＧＨの信号が入力されると、第１のｎｐｎトランジスタ２１０は飽和領域でオンとなる。よって、ノードＮ１の電位は飽和領域で動作する第１のｎｐｎトランジスタ２１０のコレクタ−エミッタ間電圧（一般に約０．１Ｖ）となるので、第２のｎｐｎトランジスタ２２０はオフとなる。ここで、第３のｎｐｎトランジスタ２３０は定電流源３００からの定電流によってオンの状態を保つため、第３のｎｐｎトランジスタ２３０および第１のｎｐｎトランジスタ２１０のコレクタ−エミッタ間を介して出力トランジスタ２４０のベースから急速に電流を引き抜くので、出力トランジスタ２４０は入力がＨＩＧＨとなったことにより、高速応答でオフとなり、出力端子２０の電位は高電位線１００側に張り付きＨＩＧＨが出力される。
【００１８】
そして、入力端子１０にＨＩＧＨの信号が入力されている間は第２のｎｐｎトランジスタ２２０はオフの状態を保持し続けるため、図２に示した従来の半導体出力回路で消費電力を増大させる原因となっていた高電位線から第２の抵抗の経路に流れる電流が、図１に示した本実施形態の半導体出力回路では流れない。従って、消費電力を低減させることが可能となる。
【００１９】
すなわち、本発明の実施形態の半導体出力回路によれば、入力信号に対して出力信号が高速応答し、かつ、入力信号がＨＩＧＨの間に従来の半導体出力回路と比較して大幅な低消費電力動作が実現可能となる。
【符号の説明】
【００２０】
１０、８７      入力端子
２０、８８      出力端子
１００、９０    高電位線
１０１、９１    低電位線
１１０、８１    第１の抵抗
１２０、８３    第２の抵抗
１３０          負荷
２１０、８２    第１のｎｐｎトランジスタ
２２０、８５    第２のｎｐｎトランジスタ
２３０、８４    第３のｎｐｎトランジスタ
２４０、８６    出力トランジスタ
３００    定電流源
【図１】
2012151802.tif 000003
【図２】
2012151802.tif 000004