(57)【要約】【目的】ＣＭＰ法により研磨した際に、ストッパ膜よりも下の膜まで傷が伝播することを抑制することが可能な製造方法を提供することを目的とする。【構成】実施形態の半導体装置の製造方法は、同一チャンバ内で、前記チャンバから搬出されることなく複数の膜を基板上に形成する工程と、前記複数の膜上に研磨対象となる被研磨膜を形成する工程と、前記複数の膜のうち、表面側の膜を研磨ストッパとして、化学機械研磨（ＣＭＰ）法により前記被研磨膜を研磨する工程と、を備えた。【選択図】図１
2012164813.tif 000002
【特許請求の範囲】
【請求項１】
同一チャンバ内で、前記チャンバから搬出されることなく複数の膜を基板上に形成する工程と、
前記複数の膜上に研磨対象となる被研磨膜を形成する工程と、
前記複数の膜のうち、表面側の膜を研磨ストッパとして、化学機械研磨（ＣＭＰ）法により前記被研磨膜を研磨する工程と、
前記被研磨膜を研磨した後、前記複数の膜を一緒に除去する工程と、
を備え、
前記複数の膜のうち、表面側の膜が、圧縮応力が働く膜であることを特徴とする半導体装置の製造方法。
【請求項２】
同一チャンバ内で、前記チャンバから搬出されることなく複数の膜を基板上に形成する工程と、
前記複数の膜上に研磨対象となる被研磨膜を形成する工程と、
前記複数の膜のうち、表面側の膜を研磨ストッパとして、化学機械研磨（ＣＭＰ）法により前記被研磨膜を研磨する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項３】
前記複数の膜のうち、表面側の膜が、圧縮応力が働く膜であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記複数の膜を形成する前に、前記基板上に開口部を形成する工程をさらに備え、
前記複数の膜を形成する際、前記開口部内壁を含む前記基板全面に前記複数の膜を形成し、
前記被研磨膜を形成する際、前記開口部全体を埋め込むように、前記基板全面に前記被研磨膜を形成し、
前記研磨を行う際、前記開口部以外に形成された前記複数の膜のうちの表面側の膜を研磨ストッパとして、前記被研磨膜を研磨して除去することを特徴とする請求項１〜３いずれか記載の半導体装置の製造方法。
【請求項５】
前記複数の膜を形成した後であって前記被研磨膜を形成する前に、レジストパターンを形成する工程と、
前記複数の膜を形成した後であって前記被研磨膜を形成する前に、前記レジストパターンをマスクとして、前記基板上に前記複数の膜を貫通する開口部を形成する工程と、
をさらに備え、
前記被研磨膜を形成する際、前記開口部の形成に使用したレジストパターンを残したまま、前記開口部全体を埋め込むように、前記基板全面に前記被研磨膜を形成し、
前記研磨を行う際、前記開口部以外に形成された前記複数の膜のうちの表面側の膜を研磨ストッパとして、前記被研磨膜と前記レジストパターンを研磨して除去することを特徴とする請求項１〜３いずれか記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴って、化学機械研磨（ケミカル・メカニカル・ポリッシング：ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）プロセスを用いて基板（ウェハ）上に堆積させた膜を平坦化することが行われている。例えば、半導体素子領域間を溝により分離した上で、絶縁膜を埋め込むことで素子分離を行なう。かかる埋め込み素子分離手法では、素子領域間を溝により分離した上で、全面に絶縁膜を堆積させて溝を埋め込み、溝からはみ出た余分な絶縁膜をＣＭＰプロセスにより平坦化する。その他にも、例えば、溝加工が施された絶縁膜上に銅（Ｃｕ）膜を堆積し、溝からはみ出たＣｕ膜をＣＭＰ法により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法に使用される。或いは、配線形成後に配線間に絶縁膜を堆積させた後、配線間よりはみ出た余分な絶縁膜をＣＭＰ法により除去して平坦化する場合等もある。
【０００３】
凹凸のあるウェハ表面を平坦化するＣＭＰプロセスでは、研磨砥粒（スラリ）が供給された回転する研磨パッド上にウェハを加圧しながら擦り合わせて研磨する。その際、ストッパ膜を予め被研磨膜下に形成しておいて、ウェハ上に形成された選択比の高い被研磨膜の研磨がかかるストッパ膜まで到達した段階で研磨を終了させることが多い。かかる場合に、凝集した研磨砥粒やその他異物の混入などによりウェハ表面に傷が入ることがある。その傷が大きい場合、ＣＭＰのストッパ膜よりも下の膜まで傷が伝播してクラックが入ってしまう場合がある。その結果、断線等でデバイスの電気的特性が損なわれてしまうといった問題があった。また、クラックが入ると、ＣＭＰ処理後に行なう薬液洗浄にてクラックを通じて薬液の染み込みが起こり、下層に例えば金属材料膜がある場合、かかる金属材料膜が溶解することも問題になる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−３２２４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、上述した問題点を克服し、ＣＭＰ法により研磨した際に、ストッパ膜よりも下の膜まで傷が伝播することを抑制することが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置の製造方法は、同一チャンバ内で、前記チャンバから搬出されることなく複数の膜を基板上に形成する工程と、前記複数の膜上に研磨対象となる被研磨膜を形成する工程と、前記複数の膜のうち、表面側の膜を研磨ストッパとして、化学機械研磨（ＣＭＰ）法により前記被研磨膜を研磨する工程と、を備えた。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態における半導体装置の製造方法の要部を表すフローチャートである。
【図２】第１の実施形態における半導体装置の製造方法のフローチャートに対応して実施される工程を表す工程断面図である。
【図３】第１の実施形態における半導体装置の製造方法のフローチャートに対応して実施される工程を表す工程断面図である。
【図４】第１の実施形態における成膜装置の構成を示す概念図である。
【図５】第１の実施形態における研磨終了段階での半導体装置の断面の一例を示す概念図である。
【図６】第１の実施形態における半導体装置の製造方法のフローチャートに対応して実施される工程を表す工程断面図である。
【図７】第１の実施形態における半導体装置の製造方法のフローチャートに対応して実施される工程を表す工程断面図である。
【図８】第１の実施形態における表面側の研磨ストッパ膜にクラックが生じた場合の様子を比較するための概念図である。
【図９】第２の実施形態における半導体装置の製造方法の要部を表すフローチャートである。
【図１０】第２の実施形態における半導体装置の製造方法のフローチャートに対応して実施される工程を表す工程断面図である。
【図１１】第２の実施形態における半導体装置の製造方法のフローチャートに対応して実施される工程を表す工程断面図である。
【図１２】第２の実施形態における研磨終了段階での半導体装置の断面の一例を示す概念図である。
【発明を実施するための形態】
【０００８】
（第１の実施形態）
第１の実施形態では、開口部を形成した後に複数の研磨ストッパ膜を形成する場合について、以下、図面を用いて説明する。
【０００９】
図１において、本実施形態では、絶縁膜形成工程（Ｓ１０２）と、ポリシリコン（Ｓｉ）膜形成工程（Ｓ１０４）と、開口部形成工程（Ｓ１０６）と、複数の研磨ストッパ膜形成工程（Ｓ１１０）と、絶縁膜形成工程（Ｓ１３２）と、研磨工程（Ｓ１３６）と、絶縁膜エッチング工程（Ｓ１３８）と、研磨ストッパ膜エッチング工程（Ｓ１４０）と、ニッケル（Ｎｉ）膜形成工程（Ｓ１４２）と、シリサイド化処理工程（Ｓ１４４）と、Ｎｉ除去工程（Ｓ１４６）という一連の工程を実施する。複数の研磨ストッパ膜形成工程（Ｓ１１０）内では、その内部工程として、第１のストッパ膜形成工程（Ｓ１１２）と第２のストッパ膜形成工程（Ｓ１１４）とを実施する。
【００１０】
図２では、図１の絶縁膜形成工程（Ｓ１０２）から第１のストッパ膜形成工程（Ｓ１１２）までを示している。それ以降の工程は後述する。
【００１１】
図２（ａ）において、絶縁膜形成工程（Ｓ１０２）として、半導体基板２００上に、絶縁膜２１０を例えば２〜２０ｎｍの膜厚で形成する。絶縁膜２１０は、ゲート絶縁膜、或いはトンネル絶縁膜として機能する。形成方法は、例えば、酸素雰囲気中での加熱処理（熱酸化処理）により形成すると好適である。絶縁膜２１０として、例えば、酸化シリコン（ＳｉＯ２）膜が用いられる。また、半導体基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。
【００１２】
図２（ｂ）において、ポリシリコン（Ｓｉ）膜形成工程（Ｓ１０４）として、絶縁膜２１０上に、例えば、化学気相成長（ＣＶＤ）法を用いて、ポリシリコン膜２２０を例えば５０ｎｍの膜厚で形成する。なお、ここでは半導体基板２００上に形成されるポリシリコン膜２２０を単層構造として図示したが、ポリシリコン膜２２０は例えば電極間絶縁膜を介して下層及び上層のシリコン膜が積層されてなる積層構造を有していてもよい。
【００１３】
図２（ｃ）において、開口部形成工程（Ｓ１０６）として、リソグラフィ工程とドライエッチング工程でポリシリコン膜２２０を複数のゲートに分離するための溝構造である開口部１５０をポリシリコン膜２２０に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てポリシリコン膜２２０の上にレジスト膜が形成された半導体基板２００に対し、露出したポリシリコン膜２２０を異方性エッチング法により除去することで、半導体基板２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。開口部形成後に、レジスト膜はアッシングにより除去されればよい。なお、ポリシリコン膜２２０をゲートに加工した後、図１に示した絶縁膜形成工程（Ｓ１３２）の前までに、複数のゲート間における半導体基板２００内に不純物イオンを注入して不純物拡散層を形成するようにしてもよい。
【００１４】
次に、複数の研磨ストッパ膜形成工程（Ｓ１１０）として、半導体基板２００上に、同一チャンバ内でチャンバから搬出されることなく、連続して複数の研磨ストッパ膜（複数の膜の一例）を形成する。第１の実施形態では、一例として、２つの研磨ストッパ膜２３０，２３２を形成する場合について説明する。但し、２層に限るものではない。３層以上の研磨ストッパ膜を形成しても構わない。
【００１５】
図２（ｄ）において、第１のストッパ膜形成工程（Ｓ１１２）として、例えばＣＶＤ法を用いて、半導体基板２００上の露出したポリシリコン膜２２０上と開口部１５０の内壁（側面および底面）上に例えば３０ｎｍの膜厚で第１の研磨ストッパ膜２３０を形成する。第１の研磨ストッパ膜２３０の材料として、例えば、窒化シリコン（ＳｉＮ）を用いる。
【００１６】
図３では、図１の第２のストッパ膜形成工程（Ｓ１１４）から研磨工程（Ｓ１３６）までを示している。それ以降の工程は後述する。
【００１７】
図３（ａ）において、第２のストッパ膜形成工程（Ｓ１１４）として、例えばＣＶＤ法を用いて、第１の研磨ストッパ膜２３０上に連続して、例えば３０ｎｍの膜厚で第２の研磨ストッパ膜２３２を形成する。第２の研磨ストッパ膜２３２の材料として、例えば、炭窒化シリコン（ＳｉＣＮ）を用いる。これにより、半導体基板２００上の露出したポリシリコン膜２２０上と開口部１５０の内壁（側面および底面）上に、２層の研磨ストッパ膜２３０，２３２が積層される。
【００１８】
図４に第１の実施形態における成膜装置の構成を示す。図４において、チャンバ３０２の内部にて、基板ホルダを兼ねた所望の温度に制御された下部電極３０４の上に図２（ｃ）で示した状態の半導体基板３００を設置する。そして、チャンバ３０２の内部に上部電極３０６の内部から第１の研磨ストッパ膜２３０形成用のガスを供給する。また、真空ポンプ３０８により所望のガス圧力になるように真空引きされたチャンバ３０２の内部の上部電極３０６と下部電極３０４との間に高周波電源を用いて第１の研磨ストッパ膜２３０形成用の高周波パワーでプラズマを生成させる。以上のようにして、所望の膜厚の研磨ストッパ膜２３０を成膜する。そして、研磨ストッパ膜２３０の成膜が終了後、例えば、窒素（Ｎ２）、アルゴン（Ａｒ）、或いはヘリウム（Ｈｅ）といった不活性ガスを供給（パージ）し、チャンバ３０２内部に残ったプロセスガスを置換する。続いて、第２の研磨ストッパ膜２３２形成用のガスを供給すると共に第２の研磨ストッパ膜２３２形成用の高周波パワーでプラズマを生成させる。以上のようにして、研磨ストッパ膜２３０に引き続き連続して所望の膜厚の研磨ストッパ膜２３２を成膜する。
【００１９】
なお、第１の研磨ストッパ膜２３０と第２の研磨ストッパ膜２３２は、上述した膜種の例に限定されることなく、被研磨膜に対して選択比の高い材料であればよい。第１と第２の研磨ストッパ膜として、例えば、ＳｉＮ膜、ＳｉＣＮ膜、酸窒化シリコン（ＳｉＯＮ）膜、酸炭化シリコン（ＳｉＯＣ）膜、或いは、ＢＳＧ（Ｂｏｒｏ−Ｓｉｌｉｃａｔａ  Ｇｌａｓｓ）膜のいずれかを用いると好適である。また、第１と第２の研磨ストッパ膜は、成膜条件の変更により膜密度や膜応力等の膜質が異なれば、同じ膜種でも構わない。
【００２０】
ＳｉＮ膜を形成する場合には、プロセスガスとして、例えば、シラン（ＳｉＨ４）ガスとアンモニア（ＮＨ３）ガスを供給すればよい。ＳｉＯＮ膜を形成する場合には、プロセスガスとして、例えば、ＳｉＨ４ガスとＮ２Ｏガスを供給すればよい。ＳｉＣＮ膜を形成する場合には、プロセスガスとして、例えば、（ＣＨ３）３ＳｉＨガスとＮＨ３ガスを供給すればよい。ＳｉＯＣ膜を形成する場合には、プロセスガスとして、例えば、ＳｉＨ４ガスとＣＯ２ガスを供給すればよい。ＢＳＧ膜を形成する場合には、プロセスガスとして、例えば、ＳｉＨ４ガスとＢ２Ｈ６ガスを供給すればよい。１つのチャンバ３０２に様々なガスラインを接続することで、様々な種類の膜を連続して形成できる。同一チャンバ３０２で複数の研磨ストッパ膜２３０，２３２を連続して成膜することで製造コストを低減できる。
【００２１】
図３（ｂ）において、絶縁膜形成工程（Ｓ１３２）として、研磨ストッパ膜２３０，２３２が形成された開口部１５０全体を埋め込むように、開口部１５０内および開口部１５０外の研磨ストッパ膜２３２上に、後述する研磨対象となる絶縁膜２６０（被研磨膜）を形成する。開口部１５０全体が確実に埋め込まれるように、例えば、開口部１５０の深さの２倍の膜厚で絶縁膜２６０を形成する。形成方法は、例えば、ＣＶＤ法で形成すればよい。絶縁膜２６０として、例えば、ＳｉＯ２膜が用いられる。
【００２２】
図３（ｃ）において、研磨工程（Ｓ１３６）として、ＣＭＰ法により、複数の研磨ストッパ膜のうち表面側の研磨ストッパ膜２３２を研磨ストッパとして、絶縁膜２６０を研磨して除去する。かかる工程により、開口部１５０内から外れた余分な絶縁膜２６０を除去できる。研磨工程（Ｓ１３６）が終了した段階で開口部であった箇所には絶縁膜２６０が埋め込まれ、絶縁膜２６０が表面に露出する。一方、開口部以外の箇所には、研磨ストッパ膜２３２が露出することになる。
【００２３】
図５に第１の実施形態における研磨終了段階での半導体装置の断面の一例を示す。研磨ストッパ膜２３２が露出している箇所では、研磨ストッパ膜２３２とその下層の研磨ストッパ膜２３０との間に界面が生じている。界面があるところでは原子や分子のつながりが不連続であるため、クラックなどは伝播しにくい。また界面が存在するために、応力が加わったときの力も分散されやすい。そのため、図５に示すように、研磨工程（Ｓ１３６）において、仮に、研磨砥粒やその他異物の混入などにより露出した研磨ストッパ膜２３２表面に傷１０が入ったとしても、研磨ストッパ膜２３２と下層の研磨ストッパ膜２３０との間の界面でクラックの伝播が抑えられ、下層の研磨ストッパ膜２３０を突き抜けるようなクラックの発生を防止できる。よって、研磨ストッパ膜２３０の下層のポリシリコン膜２２０が傷付くことを防止できる。さらに、研磨後の薬液洗浄を行なった場合でも、薬液が下層のポリシリコン膜２２０まで染み込むことを防止できる。よって、半導体装置が不良となるのを回避できる。
【００２４】
第１の実施形態では、２層の研磨ストッパ膜２３０，２３２を形成したが、上述したように、３層以上の研磨ストッパ膜を形成してもよい。その際には、少なくとも最下層の１層の手前でクラックの伝播が阻止できればよい。３層以上とすることで界面数が増加するのでより安全性を高めることができる。
【００２５】
図６では、図１の絶縁膜エッチング工程（Ｓ１３８）からシリサイド化処理工程（Ｓ１４４）までを示している。それ以降の工程は後述する。
【００２６】
図６（ａ）において、絶縁膜エッチング工程（Ｓ１３８）として、露出した絶縁膜２６０の上部をエッチングより除去し、開口部１５２を形成する。例えば、ドライエッチング法により除去する。開口部１５２の深さ（エッチング深さ）は、エッチング後の絶縁膜２６０表面の高さ位置がポリシリコン膜２２０表面の高さ位置よりも低くなるように設定すると好適である。よって、研磨ストッパ膜２３０，２３２の膜厚の合計よりも深く除去すると好適である。
【００２７】
図６（ｂ）において、研磨ストッパ膜エッチング工程（Ｓ１３８）として、露出した研磨ストッパ膜２３２とその下層の研磨ストッパ膜２３０をウェットエッチング法により一緒に除去する。かかる処理により、ポリシリコン膜２２０表面を露出させると共に、ポリシリコン膜２２０が凸となる断面構成にできる。
【００２８】
図６（ｃ）において、ニッケル（Ｎｉ）膜形成工程（Ｓ１４２）として、基板上の全面にＮｉ膜２５０を形成する。よって、露出したポリシリコン膜２２０表面と、絶縁膜２６０上にＮｉ膜２５０が形成される。
【００２９】
図６（ｄ）において、シリサイド化処理工程（Ｓ１４４）として、Ｎｉ膜２５０が形成された基板を加熱（アニール処理）して、ポリシリコン膜２２０表面をシリサイド化させる。かかる処理によりポリシリコン膜２２０の上部にニッケルシリサイド（ＮｉＳｉ）膜２２２を形成できる。
【００３０】
図７では、図１のＮｉ除去工程（Ｓ１４６）を示している。図７において、Ｎｉ除去工程（Ｓ１４６）として、シリサイド化に寄与しなかったＮｉ膜２５０をウェットエッチング法により除去する。例えば、エッチャントとして、硫酸と過酸化水素水の混合液を用いることができる。かかる工程により、図７に示すように、ポリシリコン膜２２０の上部に形成されたＮｉＳｉ膜２２２が露出した半導体装置を形成できる。
【００３１】
以上のように、第１の実施形態では、仮に上層の研磨ストッパ膜２３２にクラックが生じたとしても下層の研磨ストッパ膜２３０との間の界面でクラックの進行を食い止めることができる。そのため、導電膜となるポリシリコン膜２２０、ひいてはＮｉＳｉ膜２２２にクラックが生じることを防止できる。
【００３２】
ここで、複数の研磨ストッパ膜２３０，２３２のうち、表面側の研磨ストッパ膜２３２が、圧縮応力が働く膜であると好適である。
【００３３】
図８を用いて、第１の実施形態における表面側の研磨ストッパ膜にクラックが生じた場合の様子を引っ張り応力が働く膜と圧縮応力が働く膜とで比較する。図８（ａ）では、２層の研磨ストッパ膜のうち、表面側の研磨ストッパ膜２３１が、引っ張り応力が働く膜である場合を示している。表面側の研磨ストッパ膜２３１に引っ張り応力が働いていると、研磨ストッパ膜２３１の表面に何らかの傷が入ると、引っ張られることで傷を受けた箇所に応力が集中し、傷１０が入った箇所からクラックが下層に向かって伝播してしまう。これに対して、図８（ｂ）では、２層の研磨ストッパ膜のうち、表面側の研磨ストッパ膜２３２が、圧縮応力が働く膜である場合を示している。表面側の研磨ストッパ膜２３２に圧縮応力が働いていると、仮に研磨ストッパ膜２３２の表面に何らかの傷１０が入ったとしても、傷を受けた箇所を塞ぐ方向に力が働くため、傷１０が入った箇所からクラックが伝播しにくい。よって、下層に向かってクラックが伝播してしまうことが抑制され、その後の薬液染み込み等の不良を防ぐことができる。ここで言う圧縮応力が働く膜（圧縮系の膜）とは、膜応力の値が正のものである。
【００３４】
（第２の実施形態）
第２の実施形態では、開口部を形成する前に複数の研磨ストッパ膜を形成する場合について、以下、図面を用いて説明する。
【００３５】
図９において、本実施形態では、絶縁膜形成工程（Ｓ１０２）と、ポリシリコン（Ｓｉ）膜形成工程（Ｓ１０４）と、複数の研磨ストッパ膜形成工程（Ｓ１２０）と、レジスト膜形成工程（Ｓ１２６）と、パターニング工程（Ｓ１２８）と、開口部形成工程（Ｓ１３０）と、絶縁膜形成工程（Ｓ１３４）と、研磨工程（Ｓ１３６）と、絶縁膜エッチング工程（Ｓ１３９）と、研磨ストッパ膜エッチング工程（Ｓ１４１）という一連の工程を実施する。複数の研磨ストッパ膜形成工程（Ｓ１２０）内では、その内部工程として、第１のストッパ膜形成工程（Ｓ１２２）と第２のストッパ膜形成工程（Ｓ１２４）とを実施する。
【００３６】
以下、特に説明しない内容は、第１の実施形態と同様である。絶縁膜形成工程（Ｓ１０２）と、ポリシリコン膜形成工程（Ｓ１０４）の内容は第１の実施形態と同様である。よって、図２（ｂ）の状態から以降の工程を説明する。
【００３７】
図１０では、図９の複数の研磨ストッパ膜形成工程（Ｓ１２０）から開口部形成工程（Ｓ１３０）までを示している。それ以降の工程は後述する。
【００３８】
図１０（ａ）において、複数の研磨ストッパ膜形成工程（Ｓ１２０）として、基板上の全面に同一チャンバ内でチャンバから搬出されることなく、連続して複数の研磨ストッパ膜（複数の膜の一例）を形成する。第２の実施形態では、第１の実施形態と同様、一例として、２つの研磨ストッパ膜２３０，２３２を形成する場合について説明する。但し、２層に限るものではない。３層以上の研磨ストッパ膜を形成しても構わない。また、図９に示される絶縁膜形成工程（Ｓ１０２）とポリシリコン膜形成工程（Ｓ１０４）を省略して、半導体基板２００上に直接複数の研磨ストッパ２３０，２３２を形成してもよい。
【００３９】
まず、第１のストッパ膜形成工程（Ｓ１２２）として、例えばＣＶＤ法を用いて、半導体基板２００上の露出したポリシリコン膜２２０上に例えば３０ｎｍの膜厚で第１の研磨ストッパ膜２３０を形成する。
【００４０】
そして、第２のストッパ膜形成工程（Ｓ１２４）として、例えばＣＶＤ法を用いて、第１の研磨ストッパ膜２３０上に連続して、例えば３０ｎｍの膜厚で第２の研磨ストッパ膜２３２を形成する。これにより、半導体基板２００上の全面に理想的には平坦なポリシリコン膜２２０が形成された状態で、２層の研磨ストッパ膜２３０，２３２が積層される。研磨ストッパ膜２３０，２３２の形成方法は第１の実施形態と同様である。
【００４１】
第１と第２の研磨ストッパ膜として、例えば、ＳｉＮ膜、ＳｉＣＮ膜、酸窒化シリコン（ＳｉＯＮ）膜、酸炭化シリコン（ＳｉＯＣ）膜、或いは、ＢＳＧ（Ｂｏｒｏ−Ｓｉｌｉｃａｔａ  Ｇｌａｓｓ）膜のいずれかを用いると好適である点は第１の実施形態と同様である。また、第１と第２の研磨ストッパ膜は、成膜条件の変更により膜密度や膜応力等の膜質が異なれば、同じ膜種でも構わない点も第１の実施形態と同様である。
【００４２】
図１０（ｂ）において、レジスト膜形成工程（Ｓ１２６）として、基板全面に形成された研磨ストッパ膜２３２上にレジスト膜２７０を形成する。
【００４３】
図１０（ｃ）において、パターニング工程（Ｓ１２８）として、リソグラフィ技術を用いて、所定のパターンを露光し、現像処理を行うことで、レジストパターン２７２が形成される。
【００４４】
図１０（ｄ）において、開口部形成工程（Ｓ１３０）として、ドライエッチング工程で素子分離領域を作製するための溝構造である開口部１５４を、レジストパターン２７２をマスクとして、研磨ストッパ膜２３０，２３２とポリシリコン膜２２０と絶縁膜２１０と半導体基板２００内に形成する。半導体基板２００内の深さは素子分離ができる深さであればよい。ポリシリコン膜２２０の上にレジストパターン２７２となったレジスト膜が形成された半導体基板２００に対し、露出した研磨ストッパ膜２３０，２３２とその下層に位置するポリシリコン膜２２０と絶縁膜２１０と半導体基板２００を、異方性エッチング法により研磨ストッパ膜２３０，２３２とポリシリコン膜２２０と絶縁膜２１０とを貫通し半導体基板２００内の途中まで除去することで、半導体基板２００の表面に対し、略垂直に開口部１５４を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５４を形成すればよい。開口部形成後に、レジスト膜はアッシングせずに残したままでよい。
【００４５】
図１１では、図９の絶縁膜形成工程（Ｓ１３４）から研磨ストッパ膜エッチング工程（Ｓ１４１）までを示している。
【００４６】
図１１（ａ）において、絶縁膜形成工程（Ｓ１３４）として、研磨ストッパ膜２３０，２３２が内壁（側面および底面）に形成されていない開口部１５４全体を埋め込むように、開口部１５４内および開口部１５４外のレジストパターン２７２上に、研磨対象となる絶縁膜２６０（被研磨膜）を形成する。開口部１５４全体が確実に埋め込まれるように、例えば、開口部１５４の深さの２倍の膜厚で絶縁膜２６０を形成する。絶縁膜２６０として、例えば、ＳｉＯ２膜が用いられる点は第１の実施形態と同様である。
【００４７】
図１１（ｂ）において、研磨工程（Ｓ１３６）として、ＣＭＰ法により、複数の研磨ストッパ膜のうち表面側の研磨ストッパ膜２３２を研磨ストッパとして、絶縁膜２６０とその下層のレジストパターン２７２とを研磨して一緒に除去する。かかる工程により、開口部１５４内から外れた余分な絶縁膜２６０とレジストパターン２７２を除去できる。余分な絶縁膜２６０とレジストパターン２７２を一緒に除去することで、レジストパターン２７２を除去する工程を省略できる。研磨工程（Ｓ１３６）が終了した段階で開口部であった箇所には絶縁膜２６０が埋め込まれ、絶縁膜２６０が表面に露出する。一方、開口部以外の箇所には、研磨ストッパ膜２３２が露出することになる。
【００４８】
図１２に第２の実施形態における研磨終了段階での半導体装置の断面の一例を示す。研磨ストッパ膜２３２が露出している箇所では、研磨ストッパ膜２３２とその下層の研磨ストッパ膜２３０との間に界面が生じている。よって、上述したように界面があるところではクラックなどは伝播しにくい。また、応力が加わったときの力も分散されやすい。そのため、図５と同様、図１２に示すように研磨工程（Ｓ１３６）において、仮に、研磨砥粒やその他異物の混入などにより露出した研磨ストッパ膜２３２表面に傷１０が入ったとしても、研磨ストッパ膜２３２と下層の研磨ストッパ膜２３０との間の界面でクラックの伝播が抑えられ、下層の研磨ストッパ膜２３０を突き抜けるようなクラックの発生を防止できる。よって、研磨ストッパ膜２３０の下層のポリシリコン膜２２０が傷付くことをける防止できる。さらに、研磨後の薬液洗浄を行なった場合でも、薬液が下層のポリシリコン膜２２０まで染み込むことを防止できる。よって、半導体装置が不良となるのを回避できる。
【００４９】
そして、絶縁膜エッチング工程（Ｓ１３９）において露出した絶縁膜２６０の上部をエッチングより除去し、研磨ストッパ膜エッチング工程（Ｓ１４１）において、露出した研磨ストッパ膜２３２とその下層の研磨ストッパ膜２３０をウェットエッチング法により一緒に除去する。かかる処理により、図１１（ｃ）に示すように、ポリシリコン膜２２０表面を露出させると共に、ポリシリコン膜２２０と絶縁膜２６０とが平坦な断面構成にできる。或いは、絶縁膜エッチング工程（Ｓ１３９）において研磨ストッパ膜２３０，２３２の膜厚の合計よりも深く絶縁膜２６０を除去し、研磨ストッパ膜エッチング工程（Ｓ１４１）後にポリシリコン膜２２０が凸となるように形成してもよい。
【００５０】
以上のように、第２の実施形態でも、第１の実施形態と同様、研磨ストッパ膜２３０，２３２間の界面でクラックの進行を食い止めるため、導電膜となるポリシリコン膜２２０にクラックが生じることを防止できる。
【００５１】
また、第２の実施形態でも、複数の研磨ストッパ膜２３０，２３２のうち、表面側の研磨ストッパ膜２３２が、圧縮応力が働く膜であると好適である点は、第１の実施形態と同様である。さらに、特に第２の実施形態においては、表面側の研磨ストッパ膜２３２に圧縮系の膜を用いることで、素子分離のための開口部１５４を形成した後下層の研磨ストッパ膜２３０に対して表面側の研磨ストッパ膜２３２の幅が同等以下となる傾向が大きくなる。よって、開口部１５４を埋め込むように絶縁膜２６０を形成する際の埋め込み性を良好にすることもできる。
【００５２】
以上、具体例を参照しつつ実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。上述した実施形態では、例えば、ゲート間や半導体素子領域間を溝により分離した上で、絶縁膜を埋め込む際に複数の研磨ストッパ膜を適用する場合について説明した。しかし、複数の研磨ストッパ膜を形成した後に、複数の研磨ストッパ上の被研磨膜を上層側の研磨ストッパ膜をストッパとして研磨する手法の適用範囲は、これに限るものではない。その他にも、例えば、溝加工が施された絶縁膜上に銅（Ｃｕ）膜を堆積し、溝からはみ出たＣｕ膜をＣＭＰ法により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法に適用しても好適である。また、配線形成後に配線間に絶縁膜を堆積させた後、配線間よりはみ出た余分な絶縁膜をＣＭＰ法により除去して平坦化する場合に適用しても好適である。
【００５３】
また、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
【００５４】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法に代表される電子部品の製造方法は、本発明の範囲に包含される。
【００５５】
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
【符号の説明】
【００５６】
１０  傷、１５０，１５４  開口部、２００  半導体基板、２３０，２３２  研磨ストッパ膜、２６０  絶縁膜、２７０  レジスト膜、２７２  レジストパターン
【図１】
2012164813.tif 000003
【図２】
2012164813.tif 000004
【図３】
2012164813.tif 000005
【図４】
2012164813.tif 000006
【図５】
2012164813.tif 000007
【図６】
2012164813.tif 000008
【図７】
2012164813.tif 000009
【図８】
2012164813.tif 000010
【図９】
2012164813.tif 000011
【図１０】
2012164813.tif 000012
【図１１】
2012164813.tif 000013
【図１２】
2012164813.tif 000014