(57)【要約】【課題】半導体チップがフリップチップ実装される配線基板において、信頼性を向上させること。【解決手段】複数の接続パッドＰと、複数の接続パッドＰを一括で露出させる開口部２０ａが設けられた保護絶縁樹脂層２０とを含み、複数の接続パッドＰの間の領域における保護絶縁樹脂層２０の開口部２０ａの側壁に、切欠開口部Ｃｘ，Ｃｙが設けられている。先封止技術によって半導体チップが接続パッドＰにフリップチップ接続される際に、封止樹脂に発生するボイドが切欠開口部Ｃｘ，Ｃｙにトラップされる。【選択図】図４
2012134318.tif 000002
【特許請求の範囲】
【請求項１】
複数の接続パッドと、
前記複数の接続パッドを一括で露出させる開口部が設けられた保護絶縁層とを有し、
前記複数の接続パッドの間の領域における前記保護絶縁層の前記開口部の側壁に、切欠開口部が設けられていることを特徴とする配線基板。
【請求項２】
前記保護絶縁層の前記開口部は所要の方向に延びる延在形状を有し、前記複数の接続パッドは前記開口部の延在方向と垂直になって配置され、前記保護絶縁層の開口部の両側壁に前記切欠開口部がそれぞれ設けられていることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記保護絶縁層に設けられた前記切欠開口部の開口位置と前記接続パッドとの間に所要の間隔が設けられていることを特徴とする請求項１又は２に記載の配線基板。
【請求項４】
前記接続パッドは、銅層、又は表面側にはんだ層が形成された銅層からなることを特徴とする請求項１乃至３のいずれか一項に記載された配線基板。
【請求項５】
請求項１乃至４のいずれかの配線基板と、
前記配線基板の前記接続パッドにフリップチップ接続された半導体チップと、
前記半導体チップと前記配線基板との間に充填された封止樹脂とを有することを特徴とする半導体装置。
【請求項６】
複数の接続パッドと、前記複数の接続パッドを一括で露出させる開口部が設けられた保護絶縁層とを有し、前記複数の接続パッドの間の領域における前記保護絶縁層の前記開口部の側壁に、切欠開口部が設けられた配線基板の上に、封止用樹脂材を形成する工程と、
半導体チップのバンプ電極を封止用樹脂材に押し込んで前記接続パッドにフリップチップ接続すると共に、前記半導体チップの下側に前記封止用樹脂材から形成される封止樹脂を充填する工程とを有することを特徴とする半導体装置の製造方法。
【請求項７】
前記半導体チップをフリップチップ接続する工程において、前記封止樹脂に発生するボイドが前記保護絶縁層の前記切欠開口部にトラップされることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記接続パッドは、銅層、又は表面側にはんだ層が形成された銅層からなることを特徴とする請求項６又は７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
配線基板及び半導体装置と半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体チップがフリップチップ実装される配線基板がある。そのような配線基板では、接続パッドを露出させるように開口部が設けられたソルダレジストが形成され、接続パッド上にはんだ層などが形成される。そして、半導体チップのバンプ電極が配線基板の接続パッドにフリップチップ接続される。
【０００３】
近年では、工程削減などを目的として、半導体チップを実装する前に配線基板の上に封止樹脂を形成し、半導体チップのバンプ電極を封止樹脂に押し込むことにより、半導体チップをフリップチップ実装して封止する先封止技術が開発されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１４２０３７号公報
【特許文献２】特開２００７−２２７７０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
後述する関連技術で説明するように、配線基板の接続パッドが狭ピッチ化されると、各接続パッドにソルダレジストの開口部をそれぞれ独立して配置することが困難になる。このため、複数の接続パッドを一括して露出させるように枠状などの開口部を有するソルダレジストが形成される。
【０００６】
そのような配線基板の接続パッドに上記した先封止技術を使用して半導体チップをフリップチップ接続すると、ソルダレジストの開口部の側壁に配置される接続パッドの段差部に封止樹脂のボイドが発生しやすい。
【０００７】
封止樹脂のボイドは接続パッドに接して発生するため、信頼性試験を行う際に接続パッドの銅マイグレーションが発生しやすく、十分な信頼性が得られない。また、表面側にはんだ層が形成された接続パッドを使用する場合は、リフロー加熱する際にボイドにはんだが移動して接続パッド間が電気ショートするおそれがあり、歩留り低下の要因になる。
【０００８】
本発明は、半導体チップがフリップチップ実装される配線基板及び半導体装置と半導体装置の製造方法において、信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００９】
以下の開示の一観点によれば、複数の接続パッドと、前記複数の接続パッドを一括で露出させる開口部が設けられた保護絶縁層とを有し、前記複数の接続パッドの間の領域における前記保護絶縁層の前記開口部の側壁に、切欠開口部が形成されている配線基板が提供される。
【００１０】
また、その開示の他の観点によれば、上記した配線基板と、前記配線基板の前記接続パッドにフリップチップ接続された半導体チップと、前記半導体チップと前記配線基板との間に充填された封止樹脂とを有する半導体装置が提供される。
【００１１】
さらに、その開示の他の観点によれば、複数の接続パッドと、前記複数の接続パッドを一括で露出させる開口部が設けられた保護絶縁層とを有し、前記複数の接続パッドの間の領域における前記保護絶縁層の前記開口部の側壁に、切欠開口部が形成された配線基板の上に、封止用樹脂材を形成する工程と、半導体チップのバンプ電極を封止用樹脂材に押し込んで前記接続パッドにフリップチップ接続すると共に、前記半導体チップの下側に前記封止用樹脂材から形成される封止樹脂を充填する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【００１２】
以下の開示によれば、配線基板では、複数の接続パッドの間の領域における保護絶縁層の前記開口部の側壁に、該側壁から内部にへこむ切欠開口部が設けられている。このようにすることにより、先封止技術によって半導体チップを配線基板の接続パッドにフリップチップ接続する際に、封止樹脂に発生するボイドを保護絶縁層の切欠開口部にトラップさせることができる。
【００１３】
これにより、配線基板の接続パッドに接するボイド（空間）が存在しないので、信頼性試験での接続パッドの銅マイグレーションの発生を阻止できる。また、接続パッドの表面側にはんだ層が形成される場合は、リフロー加熱でのはんだの移動による接続パッド間の電気ショートを阻止することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は関連技術の配線基板を示す部分平面図である。
【図２】図２は先封止技術によって配線基板（図１）に半導体チップがフリップチップ接続される様子を示す断面図である。
【図３】図３は先封止技術によって配線基板（図１）に半導体チップがフリップチップ接続される際に封止樹脂にボイドが発生する様子を示す断面図及び平面図である。
【図４】図４は実施形態の配線基板を示す断面図である。
【図５】図５は実施形態の配線基板（図４）に先封止技術によって半導体チップが実装される様子を示す断面図である。
【図６】図６は実施形態の半導体装置を示す断面図及び平面図である。
【図７】図７は図６の部分拡大断面図及び部分拡大平面図であり、ソルダレジストの切欠開口部に封止樹脂のボイドがトラップされた様子を示す図である。
【発明を実施するための形態】
【００１５】
以下、実施形態について、添付の図面を参照して説明する。
【００１６】
本実施形態の説明の前に、基礎となる関連技術（予備的事項）について説明する。
【００１７】
図１に示すように、関連技術の配線基板１００では、層間絶縁層２００の上に複数の接続パッドＰが並んで配置されている。特に図示されていないが、層間絶層層２００の下には所要の多層配線が形成されており、接続パッドＰはビアホール（ビア導体）を介して多層配線に接続されている。
【００１８】
層間絶縁層２００の上には、複数の接続パッドＰを一括で露出させる開口部３００ａが設けられたソルダレジスト３００が形成されている。
【００１９】
図１には、配線基板の一部が示されており、接続パッドＰは上下側及び左右側の四方にそれぞれ並んで配置されており、ソルダレジスト３００の開口部３００ａは枠状に繋がって配置されている。
【００２０】
接続パッドＰの配列ピッチが狭小化されると（配列ピッチ：例えば５０μｍ以下）、各接続パッドＰの上にソルダレジスト３００の開口部３００ａをそれぞれ独立して配置することが困難になる。このため、上記したように、複数の接続パッドＰを一括で露出させる開口部３００ａが設けられたソルダレジスト３００が使用される。
【００２１】
次いで、図２に示すように、図１の配線基板１００の上に封止用樹脂材３２０ａを形成し、半導体チップ４００のバンプ電極４２０を封止用樹脂材３２０ａに押し込む。さらに、加熱処理することにより、半導体チップ４００のバンプ電極４２０を配線基板１００の接続パッドＰに圧接して接続する。
【００２２】
これにより、図３に示すように、封止用樹脂材３２０ａが同時に硬化し、半導体チップ４００の下側に硬化した封止樹脂３２０が充填される。図３の平面図では、半導体チップ４００及びそのバンプ電極４２０が透視的に描かれている。
【００２３】
このとき、図３に示すように、上記した先封止技術を使用する場合は、半導体チップ４００を封止用樹脂材３２０ａに押し込んでフリップチップ接続する際に、封止用樹脂材３２０ａ内に気泡を巻き込みやすい。封止用樹脂材３２０ａに巻き込まれた気泡は、逃げ場がなくなりソルダレジスト３００の開口部３００ａの側壁に配置された接続パッドＰの段差部にトラップされてボイドＢとなってしまう。
【００２４】
そのような状態で、加圧吸湿／電圧印加試験であるＨＡＳＴ(Highly Accelerated temperature and humidity Stress Test)試験を行うと、接続パッドＰにボイドＢが接しているため、接続パッドＰの銅マイグレーションが発生しやすく、半導体チップ４００との電気接続の十分な信頼性が得られなくなる。
【００２５】
また、接続パッドＰの表面側にはんだ層が形成され、はんだ層をリフロー加熱して半導体チップ４００をフリップチップ接続する場合がある。この場合、隣り合う接続パッドＰに接するようにボイドＢが発生していると（図３の平面図のＥで示す部分）、はんだ層がボイドＢに流れ込み、接続パッドＰ同士の電気ショートを引き起こし、歩留り低下の要因になる。
【００２６】
また、配線基板１００内には加熱時にアウトガスとなる水分や熱分解成分が存在する。このため、半導体チップ４００をフリップチップ接続する際の加熱処理時に、配線基板１００内からアウトガス（水蒸気など）が発生し、逃げ場がなくなって接続パッドＰの段差部にトラップされてボイドＢが発生し、同様な問題を引き起こす。
【００２７】
以下に説明する実施形態では、上記した不具合を解消することができる。
【００２８】
（実施の形態）
図４は実施形態の配線基板を示す平面図、図５は実施形態の配線基板に先封止技術によって半導体チップがフリップチップ接続される様子を示す図、図６及び図７は実施形態の半導体装置を示す図である。
【００２９】
図４に示すように、実施形態の配線基板１では、層間絶縁層１０の上に複数の接続パッドＰが並んで配置されている。特に図示しないが、層間絶層層１０の下には所要の多層配線が形成されており、接続パッドＰはビアホール（ビア導体）を介して多層配線に接続されている。
【００３０】
接続パッドＰは、引き出し配線に繋がってその一端部又は中央部に接続配線部として配置されていてもよいし、あるいは島状のパッド電極として配置されていてもよい。
【００３１】
接続パッドＰの配列ピッチＰｘは例えば３０〜５０μｍであり、接続パッドＰの厚みは例えば２０〜３０μｍである。また、本実施形態の例では、接続パッドＰは表面側にはんだ層が形成された銅層からなるが、銅層のみから形成してもよく、各種の配線材料を使用できる。
【００３２】
接続パッドＰは、上下側の横方向に延びる帯状領域にそれぞれ並ぶように配置されていると共に、左右側の縦方向に延びる帯状領域にそれぞれ並んで配置されている。このようにして、接続パッドＰは、四方の周縁側の帯状領域にそれぞれ並んで配置されている。
【００３３】
また、層間絶縁層１０の上には、複数の接続パッドＰを一括で露出させる枠状の開口部２０ａが設けられたソルダレジスト２０（保護絶縁層）が形成されている。接続パッドＰは、ソルダレジスト２０の開口部２０ａの延在方向と垂直になって配置されている。ソルダレジスト２０の厚みは例えば２０〜５０μｍである。
【００３４】
このように、本実施形態では、複数の接続パッドＰを一括で露出させるようにソルダレジスト２０の開口部２０ａが配置される。これは、前述した関連技術でも説明したように、接続パッドＰの配列ピッチＰｘが狭小化されると（３０〜５０μｍ）、各接続パッドＰにソルダレジスト２０の開口部２０ａをそれぞれ独立して配置することが困難になるためである。
【００３５】
さらに、本実施形態の配線基板１では、ソルダレジスト２０の開口部２０ａの両側壁において、各接続パッドＰの間の領域に第１、第２切欠開口部Ｃｘ，Ｃｙがそれぞれ設けられている。
【００３６】
ソルダレジスト２０の開口部２０ａの外側の側壁には、側壁から外側水平方向にへこむ第１切欠開口部Ｃｘが設けられている。また同様に、ソルダレジスト２０の開口部２０ａの内側の側壁には、側壁から内側水平方向にへこむ第２切欠開口部Ｃｙが設けられている。
【００３７】
ソルダレジスト２０の開口部２０ａ及び第１、第２切欠開口部Ｃｘ，Ｃｙは、感光性樹脂（液状樹脂又は樹脂フィルム）などがフォトリソグラフィでパターンニングされて形成される。あるいは、ソルダレジスト２０をスクリーン印刷によって形成してもよい。ソルダレジスト２０として、エポキシ樹脂やポリイミド樹脂などが使用される。
【００３８】
本実施形態では、配線基板１の最上に設けられる保護絶縁層としてソルダレジスト２０を例示するが、各種の絶縁樹脂を使用することができる。
【００３９】
図４の部分拡大平面図に示すように、接続パッドＰの配列ピッチＰｘが３５μｍ程度の場合は、第１、第２切欠開口部Ｃｘ，Ｃｙと接続パッドＰとの間隔ｓは５〜１０μｍに設定され、第１、第２切欠開口部Ｃｘ，Ｃｙの奥行きｄは５〜１０μｍに設定される。
【００４０】
後述するように、先封止技術によって半導体チップが配線基板１の接続パッドＰにフリップチップ接続されて、半導体チップの下側が封止樹脂で封止される。そのとき、封止樹脂に発生するボイドがソルダレジスト２０の第１、第２切欠開口部Ｃｘ，Ｃｙにトラップされるようになっている。
【００４１】
接続パッドＰの配列ピッチＰｘや半導体チップのフリップチップ接続の条件などに合わせて、ソルダレジスト２０の第１、第２切欠開口部Ｃｘ，Ｃｙの開口位置と接続パッドＰとの間に所要の間隔ｓが設けられていればよい。また、ソルダレジスト２０の第１、第２切欠開口部Ｃｘ，Ｃｙは、全ての接続パッドＰの両側に設けることが好ましいが、任意の位置に部分的に設けてもよい。
【００４２】
ソルダレジスト２０の第１、第２切欠開口部Ｃｘ，Ｃｙの形状は、図４の例では四角形状であるが、三角形、台形又は半円形などの水平方向にへこむ形状であればよく、各種の形状を採用できる。
【００４３】
配線基板１として、ガラスエポキシ樹脂などの絶縁基板の片面又は両面に多層配線が設けられたリジッド型の配線基板、又はポリイミドフィルムなどを基板として使用するフレキシブル型の配線基板などを使用することができる。あるいは、より高密度な配線基板（インターポーザなど）とする場合は、シリコン基板の片面又は両面に多層配線を形成してもよい。
【００４４】
また、図４の例では、ソルダレジスト２０の開口部２０ａは枠状に繋がって形成されているが、延在形状（細長形状）の開口部２０ａが四方に分割されて配置されていてもよい。また、接続パッドＰの形状は全体にわたってストレート形状で描かれているが、中央部に他の部分より幅広のパッド部が設けられていてもよい。
【００４５】
接続パッドＰの配置及びソルダレジスト２０の開口部２０ａの形状はこれらに限定されるものではなく、ソルダレジスト２０の開口部２０ａを所要方向に延びる延在形状などの任意の形状に設定し、その開口部２０ａ内に複数の接続パッドＰが配置されていればよい。
【００４６】
次に、本実施形態の配線基板１に半導体チップをフリップチップ接続する方法について説明する。図５に示すように、配線基板１の上に封止用樹脂材３０ａを形成する。図５に示された配線基板１は、図４の部分拡大平面図のＩ−Ｉに沿った断面に相当する。
【００４７】
封止用樹脂材３０ａとしては、エポキシ樹脂などが使用され、半硬化状態（Ｂステージ）の樹脂フィルムを配置してもよいし、あるいは液状樹脂を塗布してもよい。
【００４８】
さらに、下面側にバンプ電極４２を備えた半導体チップ４０（ＬＳＩチップ）を用意する。半導体チップ４０のバンプ電極４２は前述した配線基板１の接続パッドＰに対応するように配列されている。
【００４９】
本実施形態の例では、半導体チップ４０のバンプ電極４２は金（Ａｕ）からなる。そして、配線基板１上の封止用樹脂材３０ａに半導体チップ４０のバンプ電極４２を押し込むことにより、半導体チップ４０のバンプ電極４２を配線基板１の接続パッドＰに圧接する。
【００５０】
さらに、図６に示すように、リフロー加熱することにより、接続パッドＰのはんだ層を溶融させて半導体チップ４０のバンプ電極４２（金）を配線基板１の接続パッドＰにフリップチップ接続する。
【００５１】
リフロー加熱する際に、半硬化状態の封止用樹脂材３０ａが同時に硬化し、半導体チップ４０の下側に硬化した封止樹脂３０が充填される。封止樹脂３０はアンダーフィル樹脂とも呼ばれる。図６の断面図は図６の平面図のＩＩ−ＩＩに沿った断面に相当する。
【００５２】
なお、リフロー加熱だけでは封止樹脂３０の硬化が足りない場合は、リフロー加熱の後に、さらに加熱処理することにより封止樹脂３０を完全に硬化させてもよい。
【００５３】
これにより、本実施形態の半導体装置２が得られる。多面取り用の配線基板を使用する場合は、配線基板の各チップ搭載領域が得られるように配線基板が切断されて個々の半導体装置が得られる。
【００５４】
本実施形態では、半導体チップ４０のバンプ電極４２を金から形成し、配線基板１の接続パッドＰのはんだ層に接続する形態を例示するが、半導体チップ４０のバンプ電極４２及び配線基板１の接続パッドＰは各種の金属から形成することができ、各種の接続方式を採用することができる。
【００５５】
例えば、上記した金−はんだ接合の他に、半導体チップ４０のバンプ電極４２の少なくとも表面側をはんだから形成し、配線基板１の接続パッドＰを銅層から形成してもよい。
【００５６】
あるいは、半導体チップ４０のバンプ電極４２を銅から形成し、接続パッドＰのはんだ層に接合してもよいし、半導体チップ４０のバンプ電極４２を銅層／はんだ層（表面側）から形成し、接続パッドＰのはんだ層に接合してもよい。
【００５７】
前述した関連技術で説明したように、先封止技術を採用する場合、半導体チップ４０をフリップチップ接続する際に封止用樹脂材３０ａ内に気泡を巻き込みやすい。さらには、封止用樹脂材３０ａを加熱処理して硬化させる際に、配線基板１から発生するガス（水蒸気など）が封止樹脂３０にトラップされることがある。
【００５８】
本実施形態では、図７に示すように、封止樹脂３０に発生するボイドＢはソルダレジスト２０の第１、第２切込開口部Ｃｘ，Ｃｙに追い込まれてトラップされ、接続パッドＰの段差部にボイドＢが発生することが阻止される。
【００５９】
封止用樹脂材３０ａに巻き込まれた気泡は、ソルダレジスト２０の開口部２０ａの両側壁の最も外側の段差面（第１、第２切欠開口部Ｃｘ，Ｃｙ）に集中して移動するからである。図７の部分拡大断面図は、図７の部分拡大平面図のＩＩＩ−ＩＩＩに沿った断面に相当する。
【００６０】
ソルダレジスト２０の開口部２０ａの側壁に配置された接続パッドＰの段差部にはボイドＢが発生せず、ボイドＢは接続パッドＰから少なくとも間隔ｓだけ離れた位置に配置される。これにより、封止樹脂３０にボイドＢが発生するとしても接続パッドＰの全体が封止樹脂３０で確実に封止された状態となり、接続パッドＰに接するボイドＢが発生することが阻止される。
【００６１】
従って、接続パッドＰに接するボイドＢ（空間）が存在しないので、前述したＨＡＳＴ試験において、接続パッドＰの銅イオンが溶出して銅マイグレーションが発生するおそれがなくなる。これは、実際に電子機器に半導体装置２を搭載して使用する際に、接続パッドＰの銅マイグレーションが発生しないことを意味し、半導体装置２の信頼性を向上させることができる。
【００６２】
また、接続パッドＰの表面側にはんだ層が存在する場合においても、接続パッドＰの周りにはんだが流動するボイドＢ（空間）が存在しないので、リフロー加熱時のはんだ層の流動が阻止され、接続パッドＰ間で電気ショートが発生するおそれもなくなる。
【００６３】
なお、前述したように、第１、第２切欠開口部Ｃｘ，Ｃｙの形状として四角形を使用する場合は、接続パッドＰと第１、第２切欠開口部Ｃｘ，Ｃｙの開口位置との間に所要の間隔ｓを設ける必要がある。
【００６４】
しかしながら、第１、第２切欠開口部Ｃｘ，Ｃｙの形状として奥側になるにつれて幅が狭くなく三角形や台形などを使用する場合は、間隔ｓをゼロに設定してもボイドＢが接続パッドＰから離れて配置されるので、必ずしも間隔ｓを設ける必要はない。
【００６５】
以上説明したように、本実施形態の半導体装置２では、前述した配線基板１の接続パッドＰに半導体チップ４０のバンプ電極４２が先封止技術を使用してフリップチップ接続されている。半導体チップ４０の下側の隙間には封止樹脂３０が充填されている。
【００６６】
本実施形態の半導体装置２では、封止樹脂３０にボイドＢが発生しやすい先封止技術を使用して半導体チップ４０がフリップチップ接続されている。封止樹脂３０にボイドＢが発生する場合は、配線基板１のソルダレジスト２０の第１、第２切欠開口部Ｃｘ，ＣｙにボイドＢがトラップされ、接続パッドＰにボイドＢが接することが回避される。
【００６７】
これにより、半導体装置２の接続パッドＰと半導体チップ４０との電気接続の信頼性を向上させることができる。
【符号の説明】
【００６８】
１…配線基板、２…半導体装置、１０…層間絶縁層、２０…ソルダレジスト（保護絶縁層）、２０ａ…開口部、３０…封止樹脂、３０ａ…封止用樹脂材、４０…半導体チップ、４２…バンプ電極、Ｂ…ボイド、Ｃｘ…第１切欠開口部、Ｃｙ…第２切欠開口部、Ｐ…接続パッド。
【図１】
2012134318.tif 000003
【図２】
2012134318.tif 000004
【図３】
2012134318.tif 000005
【図４】
2012134318.tif 000006
【図５】
2012134318.tif 000007
【図６】
2012134318.tif 000008
【図７】
2012134318.tif 000009