(57)【要約】【課題】パワーダウン信号の出力をサポートするコントローラを用いることなく、パワーダウン信号及びリセット信号の発生タイミングを制御することができる情報処理装置および制御方法を実現する。【解決手段】ＥＣ１２０には、パワーダウン信号ＬＰＣ  ＰＤ＃発生機能及びリセット信号ＬＰＣ  Ｒｅｓｅｔ＃発生機能が設けられている。ウォームリセット時には、ＢＩＯＳの制御の下、ＥＣ１２０によってパワーダウン信号ＬＰＣ  ＰＤ＃およびリセット信号ＬＰＣ  Ｒｅｓｅｔ＃がアクティブ状態に設定される。動作ステートへの復帰時には、ＥＣ１２０の制御により、パワーダウン信号ＬＰＣ  ＰＤ＃およびリセット信号ＬＰＣ  Ｒｅｓｅｔ＃がインアクティブ状態に設定される。【選択図】  図２
2012160019.tif 000002
【特許請求の範囲】
【請求項１】
オペレーティングシステムからのリセット動作の要求の受信に応じて、リセット要求信号を発生するシステムプログラムを格納する不揮発性メモリと、
前記オペレーティングシステムおよび前記システムプログラムを実行するプロセッサと、
少なくともデータ線とリセット信号線とを含むバスを介して周辺デバイスに接続され、前記プロセッサで実行されるシステムプログラムからの前記リセット要求信号に応じて、前記周辺デバイスに対してパワーダウン信号及びリセット信号をアクティブ状態とインアクティブ状態とに切り替えるコントローラと、
を有する情報処理装置。
【請求項２】
前記周辺デバイスは前記パワーダウン信号を入力するための第１の入力ピンを含み、前記第１の入力ピンは第１の信号線を介して前記コントローラに接続されている請求項１記載の情報処理装置。
【請求項３】
前記周辺デバイスは前記リセット信号を入力するための第２入力ピンを含み、前記第２の入力ピンは第２の信号線を介して前記コントローラに接続されている請求項１記載の情報処理装置。
【請求項４】
前記リセット要求は前記情報処理装置の動作ステートを遷移させないリセット要求である請求項１に記載の情報処理装置。
【請求項５】
前記パワーダウン信号は電源オフに備えるべきことを前記周辺デバイスに通知するための信号である請求項１記載の情報処理装置。
【請求項６】
前記リセット信号は動作停止を前記周辺デバイスに通知するための信号である請求項１記載の情報処理装置。
【請求項７】
少なくともデータ線を含むバスに接続された周辺デバイスと、前記バスを介して前記周辺デバイスを制御するコントローラとを含む情報処理装置の動作を制御する制御方法であって、
オペレーティングシステムからのリセット動作の要求の受信に応じて、パワーダウン信号及びリセット信号をアクティブ状態に設定し、
前記コントローラにより前記リセット信号のインアクティブ状態を検出し、
前記リセット信号のインアクティブ状態が検出されると前記パワーダウン信号をインアクティブ状態に設定する制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態はパーソナルコンピュータのような情報処理装置および同装置に適用される制御方法に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータのような情報処理装置においては、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）バス、ＬＰＣ（Ｌｏｗ  Ｐｉｎ  Ｃｏｕｎｔ）バスといった様々な種類のバスが使用されている。バスの規格によっては、標準サポートすることが必要な信号群のみならず、必要な場合にのみサポートすればよい幾つかのオプション信号も規定されている。例えば、ＬＰＣバスの規格においては、オプション信号の一つとしてパワーダウン信号が規定されている。パワーダウン信号は、ＬＰＣバス上の周辺デバイスに対して電源オフに備えるべきことを指示するために使用される信号である。例えば、電源オフされる前に所定の処理を実行することが必要な周辺デバイスは、パワーダウン信号の入力を必要とする。
【０００３】
通常、ＬＰＣバスは、コントローラ（チップセット）と周辺デバイスとの間の相互接続のために使用される。しかし、パワーダウン信号のようなオプション信号の出力機能を有するコントローラは一部の製品のみに限られているのが現状であり、パワーダウン信号の出力をサポートしないコントローラも多い。
【０００４】
パワーダウン信号の出力をサポートしないコントローラを使用するシステム構成においては、パワーダウン信号の入力を必要とする周辺デバイスの機能を正常に動作させることは困難である。このため、パワーダウン信号の出力をサポートしないコントローラが搭載されたコンピュータにおいては、このような周辺デバイスは非サポート扱いとなる。
【０００５】
パワーダウン信号の出力をサポートしないチップセットを使用するシステム構成において、パワーダウン信号の入力を必要とする周辺デバイスをサポートできるようにするために、チップセットとは別にパワーダウン信号の発生タイミングを制御するための新たな機能が開示されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２６２６５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１では、サウスブリッジからエンべデッドコントローラへ発行さされる省電力ステート移行要求信号をトリガとしてパワーダウン信号をアサート／デアサートしている。従って、情報処理装置を省電力ステートへ移行しない場合、例えばウォームリセット時などにはパワーダウン信号の入力を必要とする周辺デバイスのサポートができない。
【０００８】
本発明の目的は、パワーダウン信号の出力をサポートするコントローラを用いることなく、パワーダウン信号及びリセット信号の発生タイミングを制御することができる情報処理装置および制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
実施形態によれば、情報処理装置は、オペレーティングシステムからのリセット動作の要求の受信に応じて、リセット要求信号を発生するシステムプログラムを格納する不揮発性メモリと、前記オペレーティングシステムおよび前記システムプログラムを実行するプロセッサと、少なくともデータ線を含むバスを介して周辺デバイスに接続され、前記システムプログラムからの前記リセット要求信号の受信に応答して、前記周辺デバイスに対してパワーダウン信号及びリセット信号をアクティブ状態に設定して前記周辺デバイスをリセットした後、前記リセット信号のインアクティブ状態を検出すると、前記パワーダウン信号をインアクティブ状態に設定するコントローラと、を有する。
【００１０】
また、実施形態によれば、制御方法は、少なくともデータ線を含むバスに接続された周辺デバイスと、前記バスを介して前記周辺デバイスを制御するコントローラとを含む情報処理装置の動作を制御する制御方法であって、オペレーティングシステムからのリセット動作の要求の受信に応じて、パワーダウン信号及びリセット信号をアクティブ状態に設定し、前記コントローラにより前記リセット信号のインアクティブ状態を検出し、前記リセット信号のインアクティブ状態が検出されると前記パワーダウン信号をインアクティブ状態に設定する。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る情報処理装置の外観を示す斜視図。
【図２】同実施形態の情報処理装置のシステム構成を示すブロック図。
【図３】同実施形態の情報処理装置によって実行されるリセット信号制御動作を説明するタイミングチャート。
【図４】同実施形態の情報処理装置によって実行されるウォームリセット処理の手順を説明するフローチャート。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施形態を説明する。
まず、図１を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、例えば、バッテリ駆動可能な携帯型のノートブック型パーソナルコンピュータ１０として実現されている。図１は、ディスプレイユニットを開いた状態におけるコンピュータ１０を正面側から見た斜視図である。本コンピュータ１０は、コンピュータ本体１１と、ディスプレイユニット１２とから構成される。ディスプレイユニット１２には、ＬＣＤ１６（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）から構成される表示装置が組み込まれている。
【００１３】
ディスプレイユニット１２は、コンピュータ本体１１に支持され、そのコンピュータ本体１１に対してコンピュータ本体１１の上面が露出される開放位置とコンピュータ本体１１の上面がディスプレイユニット１２によって覆れる閉塞位置との間を回動自由に取り付けられている。コンピュータ本体１１は薄い箱形の筐体を有しており、その上面にはキーボード１３、タッチパッド１５、および本コンピュータ１０をパワーオン／オフするためのパワーボタン１４が配置されている。
【００１４】
本コンピュータ１０は動作ステートと省電力ステートとを有している。省電力ステートは、例えば、主メモリのような特定の幾つかのデバイスを除く他のほとんど全てのデバイスを電源オフするステートである。
【００１５】
図２は、本コンピュータ１０のシステム構成を示している。本コンピュータ１０は、ＣＰＵ１１１、ノースブリッジ１１２、主メモリ１１３、グラフィクスコントローラ１１４、サウスブリッジ１１５、ハードディスクドライブ（ＨＤＤ）１１６、ＰＣＩバスに接続されるＩ／Ｏデバイス１１７、ＢＩＯＳ−ＲＯＭ１１８、ＬＰＣバスに接続されるＬＰＣデバイス１１９、エンベデッドコントローラ（ＥＣ）１２０、電源回路１２１等を備えている。
【００１６】
ＣＰＵ１１１は、本コンピュータ１０の各コンポーネントの動作を制御するプロセッサである。このＣＰＵ１１１は、ＨＤＤ１１６から主メモリ１１３にロードされる各種ソフトウェア、例えば、オペレーティングシステム（ＯＳ）、アプリケーションプログラム等を実行する。また、ＣＰＵ１１１は、不揮発性メモリであるＢＩＯＳ−ＲＯＭ１１８に格納されたＢＩＯＳ（基本入出力システム：Ｂａｓｉｃ  Ｉｎｐｕｔ  Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ）も実行する。ＢＩＯＳはハードウェア制御のためのシステムプログラムである。
【００１７】
このＢＩＯＳは、本コンピュータ１０のウォームリセット機能を実行するための機能を有しており、エンベデッドコントローラ（ＥＣ）１２０と協同して、本コンピュータ１０のシステムステートを遷移させることなく、接続されているデバイスのリセット処理を実行する。また、ＢＩＯＳは、エンベデッドコントローラ（ＥＣ）１２０と協同して、ＬＰＣデバイス１１９が必要とするパワーダウン信号ＬＰＣ  ＰＤ＃及びリセット信号ＬＰＣ  Ｒｅｓｅｔ＃の発生タイミングを制御する機能も有している。
【００１８】
パワーダウン信号ＬＰＣ  ＰＤ＃は、ＬＰＣデバイス１１９が電源オフに備えるべきことを示す。このパワーダウン信号ＬＰＣ  ＰＤ＃はｌｏｗアクティブ信号である。リセット信号ＬＰＣ  Ｒｅｓｅｔ＃はＬＰＣデバイス１１９のリセットを示す。リセット信号ＬＰＣ  Ｒｅｓｅｔ＃は、ｌｏｗアクティブ信号である。
【００１９】
ノースブリッジ１１２は、ＣＰＵ１１１のローカルバスとサウスブリッジ１１５との間を接続するブリッジデバイスである。また、ノースブリッジ１１２はグラフィクスコントローラ１１４との通信を実行する機能も有している。さらに、ノースブリッジ１１２には、主メモリ１１３を制御するメモリコントローラも内蔵されている。グラフィクスコントローラ１１４は、本コンピュータ１０のディスプレイモニタとして使用されるＬＣＤ１６を制御する表示コントローラである。
【００２０】
サウスブリッジ１１５は、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスおよびＬＰＣ（Ｌｏｗ  Ｐｉｎ  Ｃｏｕｎｔ）バスにそれぞれ接続されている。ＬＰＣバスは、少なくともデータ線とリセット信号線とを含む。データ線は、４ビット幅のコマンド／アドレス／データ信号線から構成されている。ＬＰＣバスは、さらに、フレーム信号線も含む。コマンド／アドレス／データ信号線は、多重化されたコマンド、アドレスおよびデータを伝送するためのバスである。フレーム信号線は、バスサイクルの開始および終了を示すためのフレーム信号の伝送に使用される。リセット信号線はＬＰＣデバイス１１９をリセットするためのリセット信号ＬＰＣ  Ｒｅｓｅｔ＃の伝送に使用される。リセット信号ＬＰＣ  Ｒｅｓｅｔ＃は、ｌｏｗアクティブ信号である。
【００２１】
サウスブリッジ１１５は、ＬＰＣバス上のＬＰＣデバイス１１９を制御するためのコントローラとして機能する。サウスブリッジ１１５内には、ＬＰＣホストコントローラ２０１が設けられている。このＬＰＣホストコントローラ２０１はＬＰＣバスを介してＬＰＣデバイス１１９との通信を実行するように構成されている。上述のパワーダウン信号ＬＰＣ  ＰＤ＃はＬＰＣバスのオプション信号である。本実施形態では、サウスブリッジ１１５として、パワーダウン信号ＬＰＣ  ＰＤ＃の出力をサポートしていないコントローラが用いられる。すなわち、ＬＰＣホストコントローラ２０１はパワーダウン信号ＬＰＣ  ＰＤ＃を出力する機能を有していない。したがって、サウスブリッジ１１５とＬＰＣデバイス１１９との間を接続するＬＰＣバスには、パワーダウン信号ＬＰＣ  ＰＤ＃は含まれていない。
【００２２】
ＬＰＣデバイス１１９は、パワーダウン信号ＬＰＣ  ＰＤ＃の入力を必要とするデバイスであり、パワーダウン信号ＬＰＣ  ＰＤ＃がアクティブ状態に設定された時、電源オフに備えるために所定の準備処理を実行することが出来る。ＬＰＣデバイス１１９としては、例えば、セキュリティー機能を実行するためのＴＰＭ（Ｔｒｕｓｔｅｄ  Ｐｌａｔｆｏｒｍ  Ｍｏｄｕｌｅ）デバイスが用いられる。この場合、ＬＰＣデバイス１１９は、所定のデータを暗号化する処理、およびデータの暗号化に使用した鍵を管理する処理等を実行する。パワーダウン信号ＬＰＣ  ＰＤ＃がアクティブ状態に設定された時、ＬＰＣデバイス１１９は、電源オフに備えるための所定の準備処理を実行する。準備処理の中では、ＬＰＣデバイス１１９の内部動作を停止するための処理等が実行させる。また、準備処理の中では、例えば内部データを例えばＬＰＣデバイス１１９内に設けられた不揮発性メモリ等に保存する処理等を実行してもよい。これにより、システムステートがサスペンドステートのような省電力ステートに入った場合でも必要な内部データ（例えば、鍵等）の消失を防止することができる。もちろん、パワーダウン信号ＬＰＣ  ＰＤ＃の入力を必要とするＬＰＣデバイス１１９は、ＴＰＭデバイスに限られるものではなく、ホストからのパワーダウン信号ＬＰＣ  ＰＤ＃に応答して何らかの処理を実行するように構成された任意のデバイスを使用し得る。
【００２３】
本実施形態では、パワーダウン信号ＬＰＣ  ＰＤ＃を入力するための入力ピンを有するＬＰＣデバイス１１９、つまりパワーダウン信号ＬＰＣ  ＰＤ＃の入力を必要とするＬＰＣデバイス１１９をサポートできるようにするために、エンベデッドコントローラ（ＥＣ）１２０内にパワーダウン信号ＬＰＣ  ＰＤ＃の発生を制御する機能が設けられている。
【００２４】
更に、本実施形態においては、ウォームリセットに対応するために、エンベデッドコントローラ（ＥＣ）１２０内にリセット信号ＬＰＣ  Ｒｅｓｅｔ＃の発生を制御する機能が設けられている。
【００２５】
ＬＰＣデバイス１１９は、コマンド／アドレス／データ信号を時分割で入出力するための入出力ピン、フレーム信号を入力するための入力ピン、リセット信号ＬＰＣ  Ｒｅｓｅｔ＃を入力するための入力ピン、パワーダウン信号ＬＰＣ  ＰＤ＃を入力するための入力ピンを有している。入出力ピン、フレーム信号を入力するための入力ピンはそれぞれＬＰＣバスを介してサウスブリッジ１１５に接続されている。一方、パワーダウン信号ＬＰＣ  ＰＤ＃およびリセット信号ＬＰＣ  Ｒｅｓｅｔ＃を入力するための入力ピンは、パワーダウン信号ＬＰＣ  ＰＤ＃線およびリセット信号ＬＰＣ  Ｒｅｓｅｔ＃線を介して、それぞれエンベデッドコントローラ（ＥＣ）１２０に接続されている。
【００２６】
エンベデッドコントローラ（ＥＣ）１２０は本コンピュータの電力管理を実行する機能を含んだコントローラであり、キーボード（ＫＢ）１３およびタッチパッド１５などを制御するキーボードコントローラ機能も内蔵した１チップマイクロコンピュータとして実現されている。ＥＣ１２０は、電源回路１２１と協働して、ユーザによるパワーボタンスイッチ１４の操作に応じて本コンピュータ１０を電源オン／電源オフする。電源回路１２１は、コンピュータ本体１１に内蔵されたバッテリ１２２、又はＡＣアダプタ１２３を介して供給される外部電源を用いて、本コンピュータ１０の各コンポーネントに供給すべきシステム電源を生成する。
【００２７】
ＥＣ１２０は、例えば上述のＬＰＣバスを介して、サウスブリッジ１１５に接続されている。このＥＣ１２０は、パワーダウン信号発生部３０１とリセット信号発生部３０２とを備えている。パワーダウン信号発生部３０１はパワーダウン信号ＬＰＣ  ＰＤ＃線を駆動してパワーダウン信号ＬＰＣ  ＰＤ＃をアクティブ状態／インアクティブ状態に設定する回路である。リセット信号発生部３０２はリセット信号ＬＰＣ  Ｒｅｓｅｔ＃線を駆動してリセット信号ＬＰＣ  Ｒｅｓｅｔ＃をアクティブ状態／インアクティブ状態に設定する回路である。ＥＣ１２０は、ＣＰＵ１１１がアクセス可能なレジスタ群を有しており、このレジスタ群を介してＢＩＯＳとの通信を実行することができる。
【００２８】
ここで、本コンピュータ１０のウォームリセット機能の概要について説明する。ウォームリセット機能とは、コンピュータ１０のシステムステートを動作ステートに維持したまま、ＬＰＣデバイス１１９などの周辺デバイスをリセットすることである。ウォームリセットは、コンピュータ１０の電源をオフにするコールドリセットコールドスタートに比べ、メモリなどのハードウェアのチェックを省略し入力された情報が初期化されないため、起動が素早く行われる。
【００２９】
ＯＳから送信されるウォームリセット要求を受信した場合、ＢＩＯＳはサウスブリッジ１１５にウォームリセット要求コマンドを送信し、サウスブリッジ１１５にウォームリセットに備えさせる。サウスブリッジ１１５は所定の準備処理を実行する。
【００３０】
同時にＢＩＯＳはＬＰＣデバイス１１９を安全に電源オフできるようにするために、サウスブリッジ１１５およびＥＣ１２０を介してパワーダウン信号ＬＰＣ  ＰＤ＃をアクティブ状態に設定する。その後、ＬＰＣデバイス１１９をリセットするためにリセット信号ＬＰＣ  Ｒｅｓｅｔ＃をアクティブ状態に設定する。
【００３１】
図３は、同実施形態の情報処理装置によって実行されるリセット信号制御動作を説明するタイミングチャートである。この図３のタイミングチャートを参照して、本コンピュータ１０によって実行されるウォームリセット処理について説明する。
【００３２】
図３は、ウォームリセットが指示された場合のタイミングシーケンスを記載している。図３において、信号名の右に付加されている記号＃は、その信号が負論理（ｌｏｗアクティブ）であることを示してしている。なお、以下の説明で、アサートは、信号をアクティブ状態に設定することを意味し、デアサートは、信号をインアクティブ状態に設定することを意味する。
【００３３】
まず、ＬＰＣデバイス１１９を通常動作ステートから電源オフするまでの手順を説明する。
（１）ＢＩＯＳは、Ｔ１のタイミングで、ＯＳからのウォームリセット要求を受信し、パワーダウン信号発生コマンドをＥＣ１２０に送信する。
（２）ＥＣ１２０は、Ｔ２のタイミングで、ＬＰＣデバイス１１９に対するパワーダウン信号ＬＰＣ  ＰＤ＃をアサートする（ＬＰＣ  ＰＤ＃＝ロウレベル）。
（３）ＬＰＣホストコントローラ２０１は、Ｔ３のタイミングで、ＢＩＯＳからウォームリセット要求コマンドを受信すると、ＥＣ２０１に対してリセット信号ＬＰＣ  Ｒｅｓｅｔ＃（ＳＢ）信号をアサートする（リセット信号ＬＰＣ  Ｒｅｓｅｔ＃（ＳＢ）＝ロウレベル）。
【００３４】
（４）ＥＣ２０１は、Ｔ４のタイミングで、ＬＰＣデバイス１１９に対してリセット信号ＬＰＣ  Ｒｅｓｅｔ＃（ＥＣ）信号をアサートする（リセット信号ＬＰＣ  Ｒｅｓｅｔ＃（ＥＣ）＝ロウレベル）。パワーダウン信号ＬＰＣ  ＰＤ＃及びリセット信号ＬＰＣ  Ｒｅｓｅｔ＃信号が共にロウレベルに設定されている状態になるとＬＰＣデバイス１１９は電源オフされる。
【００３５】
次に、ＬＰＣデバイス１１９を電源オフ状態から再度通常動作ステートへ立ち上げるまで手順について説明する。
（５）ＥＣ２０１は、Ｔ５のタイミングで、リセット信号ＬＰＣ  Ｒｅｓｅｔ＃（ＳＢ）信号のデアサートを検出する。
（６）ＥＣ２０１は、Ｔ６のタイミングで、ＬＰＣデバイス１１９に対してパワーダウン信号ＬＰＣ  ＰＤ＃をデアサートする。
（７）ＥＣ２０１は、Ｔ７のタイミングで、ＬＰＣデバイス１１９に対してリセット信号ＬＰＣ  Ｒｅｓｅｔ＃（ＥＣ）信号をデアサートする。
図４は、同実施形態の情報処理装置によって実行されるウォームリセット処理の手順を説明するフローチャートである。図４のフローチャートを参照して、ウォームリセット処理時に実行される制御処理の手順について説明する。
【００３６】
まず、ユーザ操作等によってウォームリセット要求イベントが発生した時、ＯＳは、ウォームリセット要求をＢＩＯＳに送信し、ＢＩＯＳは、ＥＣ２０１に対してパワーダウン信号発生コマンドをＥＣ１２０に送信する（図３のＴ１のタイミングに対応）（ステップＳ１１）。その後、ＥＣ２０１がＬＰＣデバイス１１９に対しパワーダウン信号ＬＰＣ  ＰＤ＃をアサートする。(図３のＴ２のタイミングに対応）（ステップＳ１２）。
【００３７】
次に、ＬＰＣホストコントローラ２０１は、ＢＩＯＳからウォームリセット要求コマンドを受信すると、ＥＣ１２０に対してリセット信号ＬＰＣ  Ｒｅｓｅｔ＃（ＳＢ）をアサートする（図３のＴ３のタイミングに対応）（ステップＳ１３）。次にＥＣ１２０は、ＬＰＣデバイス１１９に対してリセット信号ＬＰＣ  Ｒｅｓｅｔ＃（ＥＣ）をアサートする（図３のＴ４のタイミングに対応）（ステップＳ１４）。
【００３８】
次に、ＥＣ１２０は、リセット信号ＬＰＣ  Ｒｅｓｅｔ＃（ＳＢ）のデアサートを検出する（図３のＴ５のタイミングに対応）（ステップＳ１５）。ＥＣ１２０は、ＬＰＣデバイス１１９に対して、パワーダウン信号ＬＰＣ  ＰＤ＃をデアサートする（図３のＴ６のタイミングに対応）（ステップＳ１６）。ＥＣ１２０は、ＬＰＣデバイス１１９に対して、リセット信号ＬＰＣ  Ｒｅｓｅｔ＃（ＥＣ）をデアサートする（図３のＴ７のタイミングに対応）（ステップＳ１７）。
【００３９】
以上のように、本実施形態においては、ＥＣ１２０にパワーダウン信号ＬＰＣ  ＰＤ＃及びリセット信号ＬＰＣ  Ｒｅｓｅｔ＃の発生機能が設けられており、パワーダウン信号の出力をサポートするコントローラを用いることなく、ウォームリセットに対応することができる。
【００４０】
なお、リセット信号ＬＰＣ  Ｒｅｓｅｔ＃（ＥＣ）とリセット信号ＬＰＣ  Ｒｅｓｅｔ＃（ＳＢ）とをデアサートするタイミングがずれるが、リセット後にＢＩＯＳが動作開始し、ＬＰＣデバイスが動作するまでには十分な時間があるため、ウォームリセット処理に支障をきたすことはない。
【００４１】
なお、本実施形態では、ＬＰＣバスのパワーダウン信号ＬＰＣ  ＰＤ＃の制御について説明したが、本実施形態のパワーダウン信号の発生制御機能は、パワーダウン信号がオプション信号として規定された任意のバスに対して適用することができる。
【００４２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４３】
１０…情報処理装置、１１１…ＣＰＵ、１１５…サウスブリッジ、１１９…ＬＰＣデバイス、１２０…ＥＣ。
【図１】
2012160019.tif 000003
【図２】
2012160019.tif 000004
【図３】
2012160019.tif 000005
【図４】
2012160019.tif 000006