(57)【要約】【課題】期待する経路順序と一致する経路および不一致となる経路を容易に把握することのできる論理検証装置を提供する。【解決手段】回路モジュールに論理検証用のトランザクション情報を送出し、モジュール構成ブロック間の回路経路それぞれにおけるトランザクション情報を検出する。そして、トランザクション情報を検出した回路経路に基づいて特定される実経路順序が、予め期待されている経路順序期待値と一致するかを判定する。そして、トランザクション情報が回路モジュールを構成するモジュール構成ブロック間を実際に流れる実経路順序と、経路順序期待値とが一致しない場合に、それら実経路順序と経路順序期待値が示す各経路順序の間で一致する一部の経路順序と、それ以外の一致しない経路順序とに分類して出力する。【選択図】図１
2012155382.tif 000002
【特許請求の範囲】
【請求項１】
回路モジュールの論理検証装置であって、
前記回路モジュールに論理検証用のトランザクション情報を送出するトランザクション送出部と、
前記回路モジュール内に構成された論理回路における所定の纏まりを示すモジュール構成ブロック間の回路経路それぞれにおける前記トランザクション情報を検出するトランザクション検出部と、
前記トランザクション情報を検出した前記回路経路に基づいて特定される、当該トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序が、当該トランザクション情報について予め期待されている経路順序期待値と一致するかを判定する経路順序一致判定部と、
前記トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序と、当該トランザクション情報について予め期待されている経路順序期待値とが一致しない場合に、それら実経路順序と経路順序期待値が示す各経路順序の間で一致する一部の経路順序と、それ以外の一致しない経路順序とに分類して出力する論理検証結果出力部と、
を備えることを特徴とする論理検証装置。
【請求項２】
前記検出したトランザクション情報のうち、トランザクション情報の送出元と直接、回路経路によって接続された前記モジュール構成ブロックとの間の当該回路経路において検出したトランザクション情報を、前記実経路順序における最初の回路経路を特定するトランザクション情報として特定し、当該最初の回路経路を特定するトランザクション情報から順に、次の回路経路を特定するトランザクション情報を、直前に特定されたトランザクション情報を検出した回路経路における送出先の前記モジュール構成ブロックに基づく紐付けルール情報によって特定し、それら順に特定されたトランザクション情報の検出された各回路経路が示す送出元と送出先とに基づいて前記実経路順序を特定する実経路順序特定部と、
を備えることを特徴とする請求項１に記載の論理検証装置。
【請求項３】
前記紐付けルール情報は、直前に特定されたトランザクション情報を検出した回路経路の送出先の前記モジュール構成ブロックから出力される他のトランザクション情報を特定する情報であり、
前記実経路順序特定部は、当該他のトランザクション情報が保持する識別子または記録先アドレスの何れか一方が、直前に特定したトランザクション情報が保持する情報と一致することを条件に、当該他のトランザクション情報を特定する
ことを特徴とする請求項２に記載の論理検証装置。
【請求項４】
回路モジュールの論理検証装置における論理検証方法であって、
前記回路モジュールに論理検証用のトランザクション情報を送出し、
前記回路モジュール内に構成された論理回路における所定の纏まりを示すモジュール構成ブロック間の回路経路それぞれにおける前記トランザクション情報を検出し、
前記トランザクション情報を検出した前記回路経路に基づいて特定される、当該トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序が、当該トランザクション情報について予め期待されている経路順序期待値と一致するかを判定し、
前記トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序と、当該トランザクション情報について予め期待されている経路順序期待値とが一致しない場合に、それら実経路順序と経路順序期待値が示す各経路順序の間で一致する一部の経路順序と、それ以外の一致しない経路順序とに分類して出力する
ことを特徴とする論理検証方法。
【請求項５】
前記検出したトランザクション情報のうち、トランザクション情報の送出元と直接、回路経路によって接続された前記モジュール構成ブロックとの間の当該回路経路において検出したトランザクション情報を、前記実経路順序における最初の回路経路を特定するトランザクション情報として特定し、当該最初の回路経路を特定するトランザクション情報から順に、次の回路経路を特定するトランザクション情報を、直前に特定されたトランザクション情報を検出した回路経路における送出先の前記モジュール構成ブロックに基づく紐付けルール情報によって特定し、それら順に特定されたトランザクション情報の検出された各回路経路が示す送出元と送出先とに基づいて前記実経路順序を特定する
ことを特徴とする請求項４に記載の論理検証方法。
【請求項６】
前記紐付けルール情報は、直前に特定されたトランザクション情報を検出した回路経路の送出先の前記モジュール構成ブロックから出力される他のトランザクション情報を特定する情報であり、
当該他のトランザクション情報が保持する識別子または記録先アドレスの何れか一方が、直前に特定したトランザクション情報が保持する情報と一致することを条件に、当該他のトランザクション情報を特定する
ことを特徴とする請求項５に記載の論理検証方法。
【請求項７】
回路モジュールの論理検証装置のコンピュータを、
前記回路モジュールに論理検証用のトランザクション情報を送出するトランザクション送出手段、
前記回路モジュール内に構成された論理回路における所定の纏まりを示すモジュール構成ブロック間の回路経路それぞれにおける前記トランザクション情報を検出するトランザクション検出手段、
前記トランザクション情報を検出した前記回路経路に基づいて特定される、当該トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序が、当該トランザクション情報について予め期待されている経路順序期待値と一致するかを判定する経路順序一致判定手段、
前記トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序と、当該トランザクション情報について予め期待されている経路順序期待値とが一致しない場合に、それら実経路順序と経路順序期待値が示す各経路順序の間で一致する一部の経路順序と、それ以外の一致しない経路順序とに分類して出力する論理検証結果出力手段、
として機能させることを特徴とするプログラム。
【請求項８】
前記検出したトランザクション情報のうち、トランザクション情報の送出元と直接、回路経路によって接続された前記モジュール構成ブロックとの間の当該回路経路において検出したトランザクション情報を、前記実経路順序における最初の回路経路を特定するトランザクション情報として特定し、当該最初の回路経路を特定するトランザクション情報から順に、次の回路経路を特定するトランザクション情報を、直前に特定されたトランザクション情報を検出した回路経路における送出先の前記モジュール構成ブロックに基づく紐付けルール情報によって特定し、それら順に特定されたトランザクション情報の検出された各回路経路が示す送出元と送出先とに基づいて前記実経路順序を特定する実経路順序特定手段、
として機能させることを特徴とする請求項７に記載のプログラム。
【請求項９】
前記紐付けルール情報は、直前に特定されたトランザクション情報を検出した回路経路の送出先の前記モジュール構成ブロックから出力される他のトランザクション情報を特定する情報であり、
前記実経路順序特定手段を、当該他のトランザクション情報が保持する識別子または記録先アドレスの何れか一方が、直前に特定したトランザクション情報が保持する情報と一致することを条件に、当該他のトランザクション情報を特定する手段
として機能させることを特徴とする請求項８に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路モジュールの論理検証を行う論理検証装置及び論理検証方法並びにそのプログラムに関する。
【背景技術】
【０００２】
論理シミュレータを使用したＬＳＩなどの回路モジュールの論理検証においては、検証対象の回路モジュールにリクエストとなるトランザクション情報を送出してリプライのトランザクション情報をチェックするための論理検証装置とを用意し、論理シミュレータ上で、シミュレーションを行い、設計論理の正当性を確認していた。ここで、回路モジュールの論理検証を行う関連する技術が、特許文献１および特許文献２に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１０８００７号公報
【特許文献２】特開２００８−１０７８７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の論理検証方法では、送出したリクエストとなるトランザクション情報に対するリプライのトランザクション情報が期待通りであることをチェックでできるものの、内部動作も含めて期待通りであるかは検証できないため、波形やダンプ情報等を目視確認する必要があり、大きな手間がかかっていた。
また、リプライとなるトランザクション情報に格納される情報の期待値が不一致となる場合において、内部動作のうちどこまで期待通り動作しているか解析するには波形やダンプ情報等の目視による解析が必要であり、多くの工数が費されていた。
【０００５】
そこでこの発明は、上述の課題を解決することのできる論理検証装置及び論理検証方法並びにそのプログラムを提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明は、回路モジュールの論理検証装置であって、前記回路モジュールに論理検証用のトランザクション情報を送出するトランザクション送出部と、前記回路モジュール内に構成された論理回路における所定の纏まりを示すモジュール構成ブロック間の回路経路それぞれにおける前記トランザクション情報を検出するトランザクション検出部と、前記トランザクション情報を検出した前記回路経路に基づいて特定される、当該トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序が、当該トランザクション情報について予め期待されている経路順序期待値と一致するかを判定する経路順序一致判定部と、前記トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序と、当該トランザクション情報について予め期待されている経路順序期待値とが一致しない場合に、それら実経路順序と経路順序期待値が示す各経路順序の間で一致する一部の経路順序と、それ以外の一致しない経路順序とに分類して出力する論理検証結果出力部と、を備えることを特徴とする論理検証装置である。
【０００７】
また本発明は、回路モジュールの論理検証装置における論理検証方法であって、前記回路モジュールに論理検証用のトランザクション情報を送出し、前記回路モジュール内に構成された論理回路における所定の纏まりを示すモジュール構成ブロック間の回路経路それぞれにおける前記トランザクション情報を検出し、前記トランザクション情報を検出した前記回路経路に基づいて特定される、当該トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序が、当該トランザクション情報について予め期待されている経路順序期待値と一致するかを判定し、前記トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序と、当該トランザクション情報について予め期待されている経路順序期待値とが一致しない場合に、それら実経路順序と経路順序期待値が示す各経路順序の間で一致する一部の経路順序と、それ以外の一致しない経路順序とに分類して出力することを特徴とする論理検証方法である。
【０００８】
また本発明は、回路モジュールの論理検証装置のコンピュータを、前記回路モジュールに論理検証用のトランザクション情報を送出するトランザクション送出手段、前記回路モジュール内に構成された論理回路における所定の纏まりを示すモジュール構成ブロック間の回路経路それぞれにおける前記トランザクション情報を検出するトランザクション検出手段、前記トランザクション情報を検出した前記回路経路に基づいて特定される、当該トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序が、当該トランザクション情報について予め期待されている経路順序期待値と一致するかを判定する経路順序一致判定手段、前記トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序と、当該トランザクション情報について予め期待されている経路順序期待値とが一致しない場合に、それら実経路順序と経路順序期待値が示す各経路順序の間で一致する一部の経路順序と、それ以外の一致しない経路順序とに分類して出力する論理検証結果出力手段、として機能させることを特徴とするプログラムである。
【発明の効果】
【０００９】
本発明によれば、特定のトランザクション情報に対する回路モジュール１２内での処理の経路順序について、期待する経路順序と一致するかを判定するための論理検証の処理を効率化でき、また期待する経路順序と一致する経路および不一致となる経路を容易に把握することができる論理検証装置１を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】論理検証装置の構成を示すブロック図である。
【図２】回路モジュールの構成を示す図である。
【図３】トランザクション情報記憶部に記録されるデータ例を示す図である。
【図４】紐付けルール情報記憶部に記録されるデータ例を示す図である。
【図５】期待情報記憶部に記録されるデータ例を示す図である。
【図６】論理検証装置の処理フローを示す第１の図である。
【図７】論理検証装置の処理フローを示す第２の図である。
【図８】検証情報記憶部に記録されるデータ例を示す第１の図である。
【図９】検証情報記憶部に記録されるデータ例を示す第２の図である。
【図１０】論理検証結果出力部の出力するデータ例を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明の一実施形態による論理検証装置１を図面を参照して説明する。
図１は同実施形態による論理検証装置１の構成を示すブロック図である。
この図において、符号１は論理検証装置である。そして、当該論理検証装置１は、論理検証管理部１１と、回路モジュール１２とを有している。論理検証管理部１１は回路モジュール１２に対してトランザクション情報を送出し、回路モジュール１２が当該トランザクション情報を用いた回路内での処理行う。このとき回路モジュール１２内に備わる複数のトランザクション検出部により各回路経路に流れるトランザクション情報が検出される。そして、これら検出されたトランザクション情報により特定される実経路順序と、予め期待値として保持される経路情報とに基づいて、回路モジュール１２の論理検証を論理検証管理部１１が行う。
【００１２】
ここで、論理検証管理部１１は、制御部１０１、トランザクション情報記憶部１０２、紐付けルール情報記憶部１０３、期待情報記憶部１０４、実経路順序特定部１０５、検証情報記憶部１０６、経路順序一致判定部１０７、論理検証結果記憶部１０８、論理検証結果出力部１０９、エラー情報出力部１１０、の各処理部や記憶部を備えている。
【００１３】
そして、論理検証装置１は、回路モジュール１２に論理検証用のトランザクション情報を送出し、回路モジュール１２内に構成された論理回路における所定の纏まりを示すモジュール構成ブロック間の回路経路それぞれにおけるトランザクション情報を検出する。そして、論理検証装置１は、トランザクション情報を検出した回路経路に基づいて特定される、当該トランザクション情報が回路モジュール１２を構成するモジュール構成ブロック間を実際に流れる実経路順序が、当該トランザクション情報について予め期待されている経路順序期待値と一致するかを判定する。また、論理検証装置１は、トランザクション情報が回路モジュール１２を構成するモジュール構成ブロック間を実際に流れる実経路順序と、当該トランザクション情報について予め期待されている経路順序期待値とが一致しない場合に、それら実経路順序と経路順序期待値が示す各経路順序の間で一致する一部の経路順序と、それ以外の一致しない経路順序とに分類して出力する。
【００１４】
なお、この処理を行うにあたり、論理検証装置１は、検出したトランザクション情報のうち、トランザクション情報の送出元と直接、回路経路によって接続されたモジュール構成ブロックとの間の当該回路経路において検出したトランザクション情報を、実経路順序における最初の回路経路を特定するトランザクション情報として特定する。そして、当該最初の回路経路を特定するトランザクション情報から順に、次の回路経路を特定するトランザクション情報を、直前に特定されたトランザクション情報を検出した回路経路における送出先の前記モジュール構成ブロックに基づく紐付けルール情報によって特定する。また、論理検証装置は、それら順に特定されたトランザクション情報の検出された各回路経路が示す送出元と送出先とに基づいて実経路順序を特定する。
【００１５】
ここで、紐付けルール情報は、直前に特定されたトランザクション情報を検出した回路経路の送出先のモジュール構成ブロックから出力される他のトランザクション情報を特定する情報であり、論理検証装置１は、当該他のトランザクション情報が保持する識別子（ＩＤ）や、記録先アドレスなどの情報などが、直前に特定したトランザクション情報が保持する情報と一致することを条件に、当該他のトランザクション情報を特定する。
このような処理により、特定のトランザクション情報に対する回路モジュール１２内での処理の経路順序について、期待する経路順序と一致する経路および不一致となる経路を容易に把握することのできる論理検証装置１を提供する。
【００１６】
図２は回路モジュール１２の構成を示す図である。
この図が示すように本実施形態による論理検証の対象である回路モジュール１２（ＬＳＩ（Large Scale Integration）などの回路モジュール）は、第１モジュール構成ブロックＢ１、第２モジュール構成ブロックＣ１、第３モジュール構成ブロックＤ１、第４モジュール構成ブロックＤ２（以下、第１モジュール構成ブロックＢ１、第２モジュール構成ブロックＣ１、第３モジュール構成ブロックＤ１、第４モジュール構成ブロックＤ２を総称してモジュール構成ブロックと呼ぶ）と、論理検証のためのトランザクション情報を送出する第１トランザクション送出部Ａ１および第２トランザクション送出部Ａ２（以下、総称してトランザクション送出部Ａと呼ぶ）と、トランザクション情報をモニタリング（検出）する第１トランザクション検出部２１ａ〜第１０トランザクション検出部２１ｊ（以下、第１トランザクション検出部２１ａ〜第１０トランザクション検出部２１ｊを総称してトランザクション検出部２１と呼ぶ）の各機能構成を備えている。なお、第１トランザクション送出部Ａ１および第２トランザクション送出部Ａ２は、例えば、論理検証管理部１１からの制御によって、トランザクション情報を送出する処理部である。
【００１７】
ここで、本実施形態による第１モジュール構成ブロックＢ１は、例えばキャッシュの論理回路を示している。
また第２モジュール構成ブロックＣ１は、例えばコントローラなどの論理回路を示している。
また第３モジュール構成ブロックＤ１および第４モジュール構成ブロックＤ２は、例えばメモリなどを示している。
【００１８】
そして、図２に示すように、本実施形態による回路モジュール１２においては、第１トランザクション送出部Ａ１および第２トランザクション送出部Ａ２がそれぞれ第１モジュール構成ブロックＢ１に回路経路を介して接続され、第１モジュール構成ブロックＢ１と第２モジュール構成ブロックＣ１が回路経路を介して接続され、当該第２モジュール構成ブロックＣ１が第３モジュール構成ブロックＤ１と第４モジュール構成ブロックＤ２とにそれぞれ回路経路を介して接続されている。そして、回路モジュール１２の論理検証の際には、第１トランザクション送出部Ａ１または第２トランザクション送出部Ａ２からトランザクション情報が送出される。そして各トランザクション検出部２１が、各回路経路に流れる情報をそれぞれ検出する。
【００１９】
なお、第１トランザクション検出部２１ａは、第１トランザクション送出部Ａ１から第１モジュール構成ブロックＢ１へ送出されたトランザクション情報を、当該第１トランザクション送出部Ａ１と第１モジュール構成ブロックＢ１とを接続する回路経路から読み取って検出する。
また、第２トランザクション検出部２１ｂは、第１モジュール構成ブロックＢ１から第１トランザクション送出部Ａ１へ送出されたトランザクション情報を、当該第１モジュール構成ブロックＢ１と第１トランザクション送出部Ａ１とを接続する回路経路から読み取って検出する。
【００２０】
また、第３トランザクション検出部２１ｃは、第２トランザクション送出部Ａ２から第１モジュール構成ブロックＢ１へ送出されたトランザクション情報を、当該第２トランザクション送出部Ａ２と第１モジュール構成ブロックＢ１とを接続する回路経路から読み取って検出する。
また、第４トランザクション検出部２１ｄは、第１モジュール構成ブロックＢ１から第２トランザクション送出部Ａ２へ送出されたトランザクション情報を、当該第１モジュール構成ブロックＢ１と第２トランザクション送出部Ａ２とを接続する回路経路から読み取って検出する。
【００２１】
また、第５トランザクション検出部２１ｅは、第１モジュール構成ブロックＢ１から第２モジュール構成ブロックＣ１へ送出されたトランザクション情報を、当該第１モジュール構成ブロックＢ１と第２モジュール構成ブロックＣ１とを接続する回路経路から読み取って検出する。
また、第６トランザクション検出部２１ｆは、第２モジュール構成ブロックＣ１から第１モジュール構成ブロックＢ１へ送出されたトランザクション情報を、当該第２モジュール構成ブロックＣ１と第１モジュール構成ブロックＢ１とを接続する回路経路から読み取って検出する。
【００２２】
また、第７トランザクション検出部２１ｇは、第２モジュール構成ブロックＣ１から第３モジュール構成ブロックＤ１へ送出されたトランザクション情報を、当該第２モジュール構成ブロックＣ１と第３モジュール構成ブロックＤ１とを接続する回路経路から読み取って検出する。
また、第８トランザクション検出部２１ｈは、第３モジュール構成ブロックＤ１から第２モジュール構成ブロックＣ１へ送出されたトランザクション情報を、当該第３モジュール構成ブロックＤ１と第２モジュール構成ブロックＣ１とを接続する回路経路から読み取って検出する。
【００２３】
また、第９トランザクション検出部２１ｉは、第２モジュール構成ブロックＣ１から第４モジュール構成ブロックＤ２へ送出されたトランザクション情報を、当該第２モジュール構成ブロックＣ１と第４モジュール構成ブロックＤ２とを接続する回路経路から読み取って検出する。
また、第１０トランザクション検出部２１ｊは、第４モジュール構成ブロックＤ２から第２モジュール構成ブロックＣ１へ送出されたトランザクション情報を、当該第４モジュール構成ブロックＤ２と第２モジュール構成ブロックＣ１とを接続する回路経路から読み取って検出する。
そして、各トランザクション検出部２１は、検出したトランザクション情報を、論理検証管理部１１のトランザクション情報記憶部１０２へ書き込む。
【００２４】
図３はトランザクション情報記憶部１０２に記録されるデータ例を示す図である。
図３に示すように、トランザクション情報記憶部１０２には、回路モジュール１２内のトランザクション検出部２１において検出したトランザクション情報が逐次格納される。より具体的には、トランザクション情報記憶部１０２は、論理検証のシミュレーション処理においてトランザクション情報を検出した時刻をシミュレーション時刻、当該トランザクションを検出したトランザクション情報検出部２１の接続される回路経路（始点と終点）を示す情報、トランザクション情報の各要素である、命令、トランザクション情報を識別するＩＤ、トランザクション情報の記録先であるアドレス、トランザクション情報に格納されるデータ、を対応付けて記憶する記憶部である。
【００２５】
図４は紐付けルール情報記憶部１０３に記録されるデータ例を示す図である。
図４で示すように、紐付けルール情報記憶部１０３には、モジュール構成ブロックのうちの、各回路経路においてトランザクション情報の出力元となるモジュール構成ブロックの種別と、そのブロックから出力されたトランザクション情報の中から経路順序とするトランザクション情報を特定するための条件情報と、それらの組合せからなるルール名と、を対応付けた紐付けルール情報が複数格納されている。
これらの紐付けルール情報は、検証対象となるモジュール構成ブロックそれぞれから出力されたトランザクション情報のうち実経路順序を特定するためのトランザクション情報を検出するために必要な情報であるが、モジュール構成ブロックそれぞれの種別ごとに、異なる紐付けルール情報が設定されている。ここではモジュール構成ブロックが、モジュール構成ブロックＢ，モジュール構成ブロックＣ，モジュール構成ブロックＤの３種別（キャッシュ、コントローラ、メモリ）あるため、それぞれについて紐付けルール情報が３種類存在している。
【００２６】
図５は期待情報記憶部１０４に記録されるデータ例を示す図である。
期待情報記憶部１０４には、送出されたトランザクション情報が回路モジュール１２内において流れる経路順序の期待値を格納している。つまり、図５で示すように、回路モジュール１２内の回路経路で検出されたトランザクション情報の識別子として、当該トランザクション情報を特定するためのシミュレーション時刻（検出時刻）、トランザクション情報のＩＤ、トランザクション情報の記録先のアドレスが格納され、その情報に対応付けて、当該トランザクション情報の回路モジュール１２内におけるタイムアウト値、トランザクション情報がトランザクション送出部に戻ってくる際に格納されていると期待されるデータ内容であるリプライ期待値、当該トランザクション情報の経路順序期待値を、トランザクション情報群の名称と対応付けて記憶している。
【００２７】
図６は論理検証装置の処理フローを示す第１の図である。
図７は論理検証装置の処理フローを示す第２の図である。
図８は検証情報記憶部に記録されるデータ例を示す第１の図である。
図９は検証情報記憶部に記録されるデータ例を示す第２の図である。
図１０は論理検証結果出力部の出力するデータ例を示す図である。
次に、論理検証装置１の処理フローの詳細について順を追って説明する。
まず、論理検証管理部１１内の制御部１０１は、回路モジュール１２の論理検証に用いるトランザクション情報の送出を回路モジュール１２へ指示する。これにより、トランザクション送出部Ａにおいては、所定のトランザクション情報を出力する。そして、トランザクション情報が回路モジュール１２内を流れる。ここで、各回路経路に接続されているトランザクション検出部２１は、トランザクション情報を検出すると、そのトランザクション情報を論理検証管理部１１へ出力し、トランザクション情報記憶部１０２がそれらトランザクション情報を記憶する。そして、制御部１０１は実経路順序特定部１０５に対して論理検証の開始を指示する。
【００２８】
ここで、実経路順序特定部１０５は、まず、トランザクション情報記憶部１０２から、記録されている全てのトランザクション情報を読み取る（ステップＳ１０１）。すると、実経路順序特定部１０５は、紐付けルール情報記憶部１０３より、紐付けルール情報を読み取る（ステップＳ１０２）。さらに、実経路順序特定部１０５は、期待情報記憶部１０４より、トランザクション情報毎のタイムアウト値、リプライ期待値、経路順序期待値で構成された１つ目の期待情報を読み取る（ステップＳ１０３）。そして、実経路順序特定部１０５は、入力した期待情報で特定されるトランザクション情報の識別子に基づいて、入力したトランザクション情報の中から、論理検証のためにトランザクション送出部Ａから送出されたトランザクション情報を抽出できるかを判定する（ステップＳ１０４）。
【００２９】
例えば、図５で示すように、期待情報記憶部１０４に記録された１つ目の期待情報Ｅ１で特定される経路順序期待値が示す始点（経路順序の最初）の経路Ａ１を抽出し、当該始点経路Ａ１を回路経路の始点とするトランザクション情報があるかを判定する。そして、当該始点経路Ａ１を回路経路の始点とするトランザクション情報がある場合には、そのトランザクション情報を抽出する（ステップＳ１０５）。ここで、実経路順序特定部１０５は、始点経路Ａ１を回路経路の始点とするトランザクション情報は、図３のデータより、記録時に付与された名称がＴＸ１のトランザクション情報であるため、当該名称ＴＸ１のトランザクション情報を抽出する。
【００３０】
そして、実経路順序特定部１０５は、抽出した名称ＴＸ１のトランザクション情報が示す回路経路の順序が、期待情報内に格納されている経路順序期待値が示す経路順序の一部と一致するかを判定する（ステップＳ１０６）。そして、一致する場合には、実経路順序特定部１０５は、図８（ａ）で示すように、現在抽出している期待情報Ｅ１についての紐付け結果として、当該紐付けたトランザクション群の識別子Ｚ１に対応付けて、ステップＳ１０５において抽出したトランザクション情報の名称ＴＸ１を、検証情報記憶部１０６へ記録する（ステップＳ１０７）。なお、実経路順序特定部１０５は、論理検証のためにトランザクション送出部Ａから送出されたトランザクション情報を抽出できない場合や、抽出した名称ＴＸ１のトランザクション情報が示す回路経路の順序が、期待情報内に格納されている経路順序期待値が示す経路順序の一部と一致しない場合にはステップＳ２０１へ移行する。
【００３１】
また、ステップＳ１０７の後、実経路順序特定部１０５は、検証情報記憶部１０６へ記録したトランザクション情報の名称ＴＸ１に基づいて、当該トランザクション情報が示す回路経路の終点Ｂ１が属するモジュール構成ブロックＢについての紐付けルール情報（ルール１）を、紐付けルール情報記憶部１０３から読み取る（ステップＳ１０８）。そして、実経路順序特定部１０５は、当該紐付けルール情報に一致するトランザクション情報を抽出できるかを判定する（ステップＳ１０９）。例えば、モジュール構成ブロックＢについての紐付けルール情報は、ＩＤ一致またはアドレス一致のトランザクション情報を抽出するという紐付けルール情報である。つまり、実経路順序特定部１０５は、Ｂ１を始点とし、名称ＴＸ１のトランザクション情報が示すＩＤまたはアドレスと一致するトランザクション情報をトランザクション情報記憶部１０２に記録されているトランザクション情報の中から抽出する。ここで、図３のデータ例で示すように、Ｂ１を回路経路の始点とし、名称ＴＸ１のトランザクションのＩＤ（ＩＤ＝３）またはアドレス（アドレス＝００４ａ０）と一致するトランザクション情報は、名称ＴＸ２で示されるトランザクション情報である。従って、実経路順序特定部１０５は、抽出したトランザクション情報の名称ＴＸ２を、図８（ｂ）で示すように、検証情報記憶部１０６に既に記録されている名称ＴＸ１の後に続くトランザクション情報として対応付けて記録する（ステップＳ１１０）。
【００３２】
そして、実経路順序特定部１０５は、抽出したＴＸ２のトランザクション情報が示す回路経路の終点が、トランザクション送出部Ａであるかを、当該トランザクション情報記憶部１０２に記録されているＴＸ２のトランザクション情報の回路経路の情報から判定する（ステップＳ１１１）。今、ＴＸ２のトランザクション情報の回路経路の終点はＡ１である。ここで、ステップＳ１１１において、抽出したトランザクション情報が示す回路経路の終点が、トランザクション送出部Ａでない場合には、ステップＳ１０８に移行し、次の紐付けルール情報を読み取って、処理を繰り返す。他方、実経路順序特定部１０５は、抽出したＴＸ２のトランザクション情報が示す回路経路の終点が、トランザクション送出部Ａである場合には、トランザクションの経路順序列の生成を完了する。そして、ステップＳ１０３の処理に戻り、次の期待情報を読み取り、ステップＳ１０４において、再度、論理検証のためにトランザクション送出部Ａから送出されたトランザクション情報を抽出できるかを判定する。そして、トランザクション情報が抽出できた場合には、再度、上述のステップＳ１０５からの処理を繰り返す。
【００３３】
なお、ステップＳ１０９の処理において、紐付けルール情報に一致するトランザクション情報を抽出できない場合には、実経路順序特定部１０５は、最後に読み取ったトランザクション情報に格納されているシミュレーション時刻（検出時刻）の時刻０からの経過時間が、タイムアウト時間を経過しているかを判定する（ステップＳ１１２）。そして、実経路順序特定部１０５は、経過時間がタイムアウト時間を経過している場合には、次の選択されていない期待情報が期待情報記憶部１０４に格納されているかを判定する（ステップＳ１１３）。そして、実経路順序特定部１０５は、次の期待情報が格納されている場合には、当該期待情報を読み取ってステップＳ１０４へ移行し、期待情報が格納されていない場合には、ステップＳ２０１の処理へ移行する。
また、ステップＳ１１２の処理においてタイムアウトが経過していない場合には、タイムアウト経過まで待機して、トランザクション情報が増加するか、またはタイムアウトするかについて判定する（ステップＳ１１４）。そして、タイムアウトした場合にはステップＳ２０１の処理へ移行し、トランザクション情報記憶部１０２に記録されるトランザクション情報が増加した場合には、ステップＳ１０９に移行する。
【００３４】
ここで、繰り返しのステップＳ１０９の処理において、論理検証のためにトランザクション送出部Ａから送出されたトランザクション情報が抽出できずに、ステップＳ１１３において次の期待情報がある場合には、期待情報を読み取ってステップＳ１０４の処理に戻る。ここで、図５で示すように、期待情報記憶部１０４に記録された２つ目の期待情報Ｅ２で特定される経路順序期待値が示す始点（経路順序の最初）の経路Ａ２を抽出し、当該始点経路Ａ２を回路経路の始点とするトランザクション情報があるかを判定する。そして、当該始点経路Ａ２を回路経路の始点とするトランザクション情報がある場合には、そのトランザクション情報を抽出する（ステップＳ１０５）。ここで、実経路順序特定部１０５は、始点経路Ａ２を回路経路の始点とするトランザクション情報は、名称がＴＸ３のトランザクション情報であるため、当該名称ＴＸ３のトランザクション情報を抽出する。
【００３５】
そして、実経路順序特定部１０５は、抽出した名称ＴＸ３のトランザクション情報が示す回路経路の順序が、期待情報内に格納されている経路順序期待値が示す経路順序の一部と一致するかを判定する（ステップＳ１０６）。そして、一致する場合には、実経路順序特定部１０５は、現在抽出している期待情報Ｅ２についての紐付け結果として、図８（ｃ）で示すように、当該紐付けたトランザクション群の識別子Ｚ２に対応付けて、ステップＳ１０５において抽出したトランザクション情報の名称ＴＸ３を、検証情報記憶部１０６へ記録する（ステップＳ１０７）。実経路順序特定部１０５は、論理検証のためにトランザクション送出部Ａから送出されたトランザクション情報を抽出できない場合や、抽出した名称ＴＸ１のトランザクション情報が示す回路経路の順序が、期待情報内に格納されている経路順序期待値が示す経路順序の一部と一致しない場合にはステップＳ２０１へ移行する。
【００３６】
また、ステップＳ１０７の後、実経路順序特定部１０５は、検証情報記憶部１０６へ記録したトランザクション情報の名称ＴＸ３に基づいて、当該トランザクション情報が示す回路経路の終点Ｂ１が属するモジュール構成ブロックＢについての紐付けルール情報（ルール１）を、紐付けルール情報記憶部１０３から読み取る（ステップＳ１０８）。そして、実経路順序特定部１０５は、当該紐付けルール情報に一致するトランザクション情報を抽出できるかを判定する（ステップＳ１０９）。
つまり、実経路順序特定部１０５は、Ｂ１を始点とし、名称ＴＸ３のトランザクション情報が示すＩＤまたはアドレスと一致するトランザクション情報をトランザクション情報記憶部１０２に記録されているトランザクション情報の中から抽出できるかを判定する。ここで、Ｂ１を回路経路の始点とし、名称ＴＸ３のトランザクションのＩＤ（ＩＤ＝５）またはアドレス（アドレス＝０２９３ａ）と一致するトランザクション情報は、名称ＴＸ５で示されるトランザクション情報である。従って、図８（ｄ）で示すように、実経路順序特定部１０５は、抽出したトランザクション情報の名称ＴＸ５を、検証情報記憶部１０６に既に記録されている名称ＴＸ３の後に続くトランザクション情報として対応付けて記録する（ステップＳ１１０）。
【００３７】
そして、実経路順序特定部１０５は、抽出したＴＸ５のトランザクション情報が示す回路経路の終点が、トランザクション送出部Ａであるかを、当該トランザクション情報記憶部１０２に記録されているＴＸ５のトランザクション情報の回路経路の情報から判定する（ステップＳ１１１）。今、ＴＸ５のトランザクション情報の回路経路の終点はＣ１であり、トランザクション送出部Ａでない。従って、実経路順序特定部１０５は、上記ステップＳ１０９の処理に戻り、名称ＴＸ５のトランザクション情報が示す回路経路の終点Ｃ１を始点とする、他のトランザクション情報のうち、始点Ｃ１が属するモジュール構成ブロックＣについてのルール情報（ルール２）に一致するトランザクション情報を抽出できるかを判定する（ステップＳ１０９）。なお、モジュール構成ブロックＣについてのルール情報は、アドレス一致のトランザクション情報を抽出するというルール情報である。
【００３８】
つまり、実経路順序特定部１０５は、Ｃ１を始点とし、名称ＴＸ５のトランザクション情報が示すアドレスと一致するトランザクション情報をトランザクション情報記憶部１０２に記録されているトランザクション情報の中から抽出できるかを判定する。ここで、Ｃ１を回路経路の始点とし、名称ＴＸ５のトランザクションのアドレス（アドレス＝０２９３ａ）と一致するトランザクション情報は、名称ＴＸ７で示されるトランザクション情報である。従って、図８（ｅ）で示すように、実経路順序特定部１０５は、抽出したトランザクション情報の名称ＴＸ７を、検証情報記憶部１０６に既に記録されている名称ＴＸ３とＴＸ５の後に更に続くトランザクション情報として対応付けて記録する（ステップＳ１１０）。そして、このようなステップＳ１０９〜ステップＳ１１１の処理を繰り返すことによって、検証情報記憶部１０６には、図８（ｆ）で示すように、ＴＸ３→ＴＸ５→ＴＸ７→ＴＸ９と、各回路経路で取得されたトランザクション情報群が記録される。
そして、実経路順序特定部１０５は、最後に抽出したトランザクション情報が示す回路経路の終点が、トランザクション送出部Ａである場合には、ステップＳ０３へ戻る。そして、実経路順序特定部１０５は、再度、ステップＳ１０３において次の期待情報を読み取れるかを判定し、読み取れない場合には、ステップＳ２０１へ移行する。
【００３９】
なお、実経路順序特定部１０５は、検証情報記憶部１０６へ記録したトランザクション情報の名称ＴＸ７に基づいて、次のトランザクション情報を特定する際には、当該トランザクション情報（ＴＸ７）が示す回路経路の終点Ｄ１が属するモジュール構成ブロックＤについての紐付けルール情報（ルール３）を、紐付けルール情報記憶部１０３から読み取る。そして、実経路順序特定部１０５は、当該紐付けルール情報に一致するトランザクション情報を抽出できるかを判定し、この結果ＴＸ９が抽出される。紐付けルール情報のうちのルール３の条件は、“ＩＦ間発行順一致”であるが、当該条件は、直前に特定されたトランザクション情報ＴＸ７が示す回路経路の始点（Ｃ１）と終点（Ｄ１）の経路方向と逆方向である始点Ｄ１，終点Ｃ１となる回路経路で検出されたトランザクション情報のうち、トランザクション情報ＴＸ７の直後に最も早く検出されたトランザクション情報（ＴＸ９）を抽出するための条件である。これによりトランザクション情報（ＴＸ９）が特定されることとなる。ここで、紐付けルール情報が示す条件は、モジュール構成ブロックが示す論理回路の種類に応じて様々であり、本実施形態における紐付けルール情報のルール１〜ルール３の各条件はそのうちの例をあげたものである。
【００４０】
次に、図７より、経路順序一致判定部１０７は、期待情報記憶部１０４から１つ目の期待情報を選択して読み取る（ステップＳ２０１）。また、経路順序一致判定部１０７は、検証情報記憶部１０６において記録された期待情報それぞれに対応する論理検証結果であるトランザクション情報群（Ｚ１，Ｚ２）のうち、ステップＳ２０１で選択した期待情報Ｅ１についての論理検証結果であるトランザクション情報群Ｚ１を読み取ることができるかを判定する（ステップＳ２０２）。ここで、ステップＳ２０１で選択した期待情報についての論理検証結果であるトランザクション情報群を読み取ることができない場合には、期待情報の識別子に対応付けて論理検証がエラーとなったことを示す“論理検証エラー”の情報を論理結果記憶部へ登録する（ステップＳ２０３）。
【００４１】
また、ステップＳ２０２において、ステップＳ２０１で選択した期待情報についての論理検証結果であるトランザクション情報群を読み取ることができた場合には、例えば期待情報Ｅ１が選択され、その期待情報Ｅ１についてのトランザクション情報群「ＴＸ１→ＴＸ２」の情報を、Ｅ１に対応して記憶するＺ１の識別子に基づいて読み取る。すると、経路順序一致判定部１０７は、選択した期待情報に格納されているリプライ期待値を期待情報記憶部１０４から読み取り、また、期待情報Ｅ１についてのトランザクション情報群のうちリプライを示す最後のトランザクション情報（回路経路の終点がトランザクション送出部Ａを示すトランザクション情報）について、トランザクション情報記憶部１０２に記録されているデータ値を読み取る。そして、経路順序一致判定部１０７は、選択した期待情報Ｅ１に格納されているリプライ期待値と、期待情報Ｅ１についてのトランザクション情報群Ｚ１のうちリプライに格納されるデータ値とが一致するかを判定する（ステップＳ２０４）。ここで、選択した期待情報がＥ１である場合には、そのリプライ期待値は図３の期待情報のデータ例より“０ａ０ａ”であり、期待情報Ｅ１についてのトランザクション情報群「ＴＸ１→ＴＸ２」のうちのリプライであるトランザクション情報ＴＸ２のデータ値は図３のトランザクション情報記憶部１０２のデータ例より“０ａ０ａ”であるため、これらの値は一致することとなる。
【００４２】
そして、経路順序一致判定部１０７は、選択した期待情報Ｅ１に格納されているリプライ期待値と、期待情報Ｅ１についてのトランザクション情報群Ｚ１のうちリプライに格納されるデータ値とが一致する場合には、図９で示すように、期待情報の識別子Ｅ１に対応付けて“期待値一致”を示す情報を、論理検証結果記憶部１０８へ登録する（ステップＳ２０５）。また、経路順序一致判定部１０７は、選択した期待情報に格納されているリプライ期待値と、期待情報Ｅ１についてのトランザクション情報群Ｚ１のうちリプライに格納されるデータ値とが一致しない場合には、図９で示すように、期待情報の識別子に対応付けて“期待値不一致”を示す情報を、論理検証結果記憶部１０８へ登録する（ステップＳ２０６）。
【００４３】
また、経路順序一致判定部１０７は、ステップＳ２０４において、選択した期待情報についてのトランザクション情報群のうちリプライに格納されるデータ値が図３で示すトランザクション情報記憶部１０２のデータから読み取ることができない場合には、図９で示すように、タイムアウトエラーと判定し、期待情報の識別子に対応付けて“タイムアウトエラー”を示す情報を、論理検証結果記憶部１０８へ登録する（ステップＳ２０７）。
【００４４】
また次に経路順序一致判定部１０７は、ステップＳ２０１において選択した期待情報の経路順序期待値を、期待情報記憶部１０４から読み取る。また経路順序一致判定部１０７は、検証情報記憶部１０６に記録されている、選択した期待情報についての論理検証結果であるトランザクション情報群を読み取る。そして、当該トランザクション情報群に基づいて、それらトランザクション情報群が示すトランザクションの経路順序を生成する。ここで、期待情報Ｅ１についての論理検証結果であるトランザクション情報群Ｚ１は、ＴＸ１→ＴＸ２であるため、各トランザクション情報ＴＸ１，ＴＸ２に対応する回路経路を読み取る。ここでトランザクション情報ＴＸ１の回路経路はＡ１→Ｂ１、トランザクション情報ＴＸ２の回路経路はＢ１→Ａ１である。従って、経路順序一致判定部１０７は、トランザクション情報群において連続するトランザクション情報が示す回路経路の終点と始点とを重複した情報とみなし、それら連続するトランザクション情報に基づいて当該トランザクション情報群が示すトランザクションの経路順序Ａ１→Ｂ１→Ａ１の情報を生成する。そして、経路順序一致判定部１０７は、選択した期待情報が示す経路順序期待値と、トランザクション情報群が示すトランザクションの経路順序とが一致するかを判定する（ステップＳ２０８）。
【００４５】
そして、経路順序一致判定部１０７は、選択した期待情報が示す経路順序期待値と、トランザクション情報群が示すトランザクションの経路順序とが一致しない場合には、期待情報の識別子に対応付けて“期待経路不一致”を示す情報を、論理検証結果記憶部１０８へ登録する（ステップＳ２０９）。また、経路順序一致判定部１０７は、選択した期待情報が示す経路順序期待値と、トランザクション情報群が示すトランザクションの経路順序とが一致する場合には、次に、全ての期待情報について選択したかを判定する（ステップＳ２１０）。全ての期待情報について選択していない場合には、次の期待情報を選択ステップＳ２０１の処理へ移行する。これにより、期待情報Ｅ２が選択され、当該期待情報Ｅ２についての論理検証結果を示すトランザクション情報群Ｚ２を用いて、上記ステップＳ２０１からステップＳ２１０の処理が繰り返される。
【００４６】
より具体的には、経路順序一致判定部１０７は、期待情報記憶部１０４から２つ目の期待情報Ｅ２を選択して読み取る（ステップＳ２０１）。また、経路順序一致判定部１０７は、選択した期待情報Ｅ２についての論理検証結果であるトランザクション情報群Ｚ２を読み取ることができるかを判定する（ステップＳ２０２）。選択した期待情報Ｅ２についての論理検証結果であるトランザクション情報群Ｚ２を読み取ることができない場合には、期待情報の識別子Ｅ２に対応付けて論理検証がエラーとなったことを示す“論理検証エラー”の情報を論理結果記憶部へ登録する（ステップＳ２０３）。
【００４７】
また、選択した期待情報Ｅ２についての論理検証結果であるトランザクション情報群Ｚ２を読み取ることができた場合には、その期待情報Ｅ２についてのトランザクション情報群Ｚ２「ＴＸ３→ＴＸ５→ＴＸ７→ＴＸ９」の情報を読み取る。すると、経路順序一致判定部１０７は、選択した期待情報Ｅ２に格納されているリプライ期待値を期待情報記憶部１０４から読み取り、また、期待情報Ｅ２についてのトランザクション情報群Ｚ２のうちリプライを示す最後のトランザクション情報（回路経路の終点がトランザクション送出部Ａを示すトランザクション情報）について、トランザクション情報記憶部１０２に記録されているデータ値を読み取る。
【００４８】
そして、経路順序一致判定部１０７は、選択した期待情報に格納されているリプライ期待値と、期待情報Ｅ１についてのトランザクション情報群Ｚ２のうちリプライに格納されるデータ値とが一致するかを判定する（ステップＳ２０４）。ここで、選択した期待情報がＥ２である場合には、そのリプライ期待値は図３の期待情報のデータ例より“ｂｂｂｂ”であるが、期待情報Ｅ２についてのトランザクション情報群Ｚ２「ＴＸ３→ＴＸ５→ＴＸ７→ＴＸ９」のうち、リプライであるトランザクション情報が存在しないため、ステップＳ２０７の処理として、タイムアウトエラーが、期待情報の識別子Ｅ２に対応付けて論理検証結果記憶部１０８へ登録される。
【００４９】
そして、次に経路順序一致判定部１０７は、ステップＳ２０１において選択した期待情報Ｅ２の経路順序期待値を、期待情報記憶部１０４から読み取る。また経路順序一致判定部１０７は、検証情報記憶部１０６に記録されている、選択した期待情報Ｅ２についての論理検証結果であるトランザクション情報群（Ｚ２）を読み取る。そして、当該トランザクション情報群Ｚ２に基づいて、それらトランザクション情報群Ｚ２が示すトランザクションの経路順序を生成する。ここで、期待情報Ｅ２についての論理検証結果であるトランザクション情報群（Ｚ２）は、「ＴＸ３→ＴＸ５→ＴＸ７→ＴＸ９」であるため、各トランザクション情報ＴＸ３，ＴＸ５，ＴＸ７，ＴＸ９に対応する回路経路を読み取る。
【００５０】
ここでトランザクション情報ＴＸ３の回路経路はＡ２→Ｂ１、トランザクション情報ＴＸ５の回路経路はＢ１→Ｃ１、トランザクション情報ＴＸ７の回路経路はＣ１→Ｄ１、トランザクション情報ＴＸ９の回路経路はＤ１→Ｃ１である。従って、経路順序一致判定部１０７は、トランザクション情報群において連続するトランザクション情報が示す回路経路の終点と始点とを重複した情報とみなし、それら連続するトランザクション情報に基づいて当該トランザクション情報群が示すトランザクションの経路順序Ａ２→Ｂ１→Ｃ１→Ｄ１→Ｃ１の情報を生成する。そして、経路順序一致判定部１０７は、選択した期待情報Ｅ２が示す経路順序期待値と、トランザクション情報群Ｚ２が示すトランザクションの経路順序とが一致するかを判定する（ステップＳ２０８）。
【００５１】
本実施形態においては、選択した期待情報Ｅ１が示す経路順序期待値「Ａ２→Ｂ１→Ｃ１→Ｄ１→Ｃ１→Ｂ１→Ａ２」と、トランザクション情報群Ｚ２が示すトランザクションの経路順序「Ａ２→Ｂ１→Ｃ１→Ｄ１→Ｃ１」とは一致しない。従って、経路順序一致判定部１０７は、選択した期待情報Ｅ２が示す経路順序期待値と、トランザクション情報群Ｚ２が示すトランザクションの経路順序とが一致しないと判定し、期待情報の識別子Ｅ２に対応付けて“期待経路不一致”を示す情報を、論理検証結果記憶部１０８へ登録する（ステップＳ２０９）。そして、全ての期待情報について選択したかを判定する（ステップＳ２１０）。
【００５２】
次に、ステップＳ２１０において、全ての期待情報について選択したと判定された場合には、論理検証結果出力部１０９が、論理検証結果記憶部１０８に登録された“期待経路不一致”を示す期待情報の識別子を読み取る。そして、論理検証結果出力部１０９は、検証情報記憶部１０６に記録されている、選択した期待情報についての論理検証結果であるトランザクション情報群に基づいて、それらトランザクション情報群が示すトランザクションの経路順序を生成する。ここで、本実施形態においては、論理検証結果記憶部１０８に登録した“期待経路不一致”を示す期待情報の識別子はＥ２であり、当該期待情報Ｅ２についての論理検証結果であるトランザクション情報群Ｚ２が示すトランザクションの経路順序はステップＳ２０８の処理で生成したように、「Ａ２→Ｂ１→Ｃ１→Ｄ１→Ｃ１」である。論理検証結果であるトランザクション情報群が示すトランザクションの経路順序は再度生成せずとも、ステップＳ２０８の処理で生成した情報を記憶しておき、これを読み込むようにしてもよい。
【００５３】
そして、論理検証結果出力部１０９は、選択した期待情報Ｅ２が示す経路順序期待値「Ａ２→Ｂ１→Ｃ１→Ｄ１→Ｃ１→Ｂ１→Ａ２」と、トランザクション情報群Ｚ２が示すトランザクションの経路順序「Ａ２→Ｂ１→Ｃ１→Ｄ１→Ｃ１」とを比較して、一致する経路順序と不一致な経路順序に分類する（ステップＳ２１１）。この例においては、一致する経路順序は「Ａ２→Ｂ１→Ｃ１→Ｄ１→Ｃ１」となり、不一致な経路順序は「Ｃ１→Ｂ１→Ａ２」と分類される。そして、論理検証結果出力部１０９は、エラー情報記憶部へ、“期待経路不一致”を示す期待情報の識別子Ｅ２と、当該期待情報についての論理検証結果となったトランザクション情報群Ｚ２において経路順序期待値と一致する経路順序「Ａ２→Ｂ１→Ｃ１→Ｄ１→Ｃ１」と、当該期待情報についての論理検証結果となったトランザクション情報群Ｚ２において経路順序期待値と不一致となった経路順序「Ｃ１→Ｂ１→Ａ２」と、の情報を対応付けて記録する（ステップＳ２１２）。そして、エラー情報出力部１１０が、当該エラー情報記憶部に記録された情報を出力する（ステップＳ２１３）。
【００５４】
上述の処理によれば、特定のトランザクション情報に対する回路モジュール１２内での処理の経路順序について、期待する経路順序と一致するかを判定するための論理検証の処理を効率化でき、また期待する経路順序と一致する経路および不一致となる経路を容易に把握することができる論理検証装置１を提供することができる。
【００５５】
なお、上述の論理検証装置１は内部に、コンピュータシステムを有している。そして、上述した各処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしても良い。
【００５６】
また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
【符号の説明】
【００５７】
１・・・論理検証装置
１１・・・論理検証管理部
１２・・・回路モジュール
１０１・・・制御部
１０２・・・トランザクション情報記憶部
１０３・・・紐付けルール情報記憶部
１０４・・・期待情報記憶部
１０５・・・実経路順序特定部
１０６・・・検証情報記憶部
１０７・・・経路順序一致判定部
１０８・・・論理検証結果記憶部
１０９・・・論理検証結果出力部
１１０・・・エラー情報出力部
【図１】
2012155382.tif 000003
【図２】
2012155382.tif 000004
【図３】
2012155382.tif 000005
【図４】
2012155382.tif 000006
【図５】
2012155382.tif 000007
【図６】
2012155382.tif 000008
【図７】
2012155382.tif 000009
【図８】
2012155382.tif 000010
【図９】
2012155382.tif 000011
【図１０】
2012155382.tif 000012