(57)【要約】【課題】高電圧に対する高い耐久性と信頼性を有する酸化物半導体薄膜トランジスタを提供することが可能な、新規かつ改良された酸化物半導体薄膜トランジスタ及びその製造方法を提供する。【解決手段】酸化物半導体薄膜トランジスタは、基板の上部に形成されて第１面積を有するゲート電極、ゲート電極をカバーするためにゲート電極の上部に形成されるゲート絶縁膜、ゲート絶縁膜の上部に形成されて第１面積より狭い第２面積を有する活性層、活性層のソース領域にコンタクトし、活性層の上部に形成されるソース電極、活性層のドレーン領域にコンタクトし、活性層の上部に形成されるドレーン電極及び活性層、ソース電極及びドレーン電極をカバーする保護膜を含む。従って、酸化物半導体薄膜トランジスタは高電圧に対する高耐久性及び信頼性を有することができる。【選択図】図１
2012109516.tif 000002
【特許請求の範囲】
【請求項１】
基板の上部に形成され、第１面積を有するゲート電極と、
前記ゲート電極をカバーするために前記ゲート電極の上部に形成されるゲート絶縁膜と、
前記ゲート絶縁膜の上部に形成され、前記第１面積より狭い第２面積を有する活性層と、
前記活性層のソース領域にコンタクトし、前記活性層の上部に形成されるソース電極と、
前記活性層のドレーン領域にコンタクトし、前記活性層の上部に形成されるドレーン電極と、
前記活性層、前記ソース電極、及び前記ドレーン電極をカバーする保護膜と、を含む酸化物半導体薄膜トランジスタ。
【請求項２】
前記ゲート絶縁膜は前記第２面積より狭い第３面積を有し、上部に突出した突出領域を含むことを特徴とする請求項１に記載の酸化物半導体薄膜トランジスタ。
【請求項３】
前記活性層は前記突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することを特徴とする請求項２に記載の酸化物半導体薄膜トランジスタ。
【請求項４】
前記中央領域は前記活性層のチャネル領域を含み、前記周辺領域は前記活性層の前記ソース領域及び前記ドレーン領域を含むことを特徴とする請求項３に記載の酸化物半導体薄膜トランジスタ。
【請求項５】
前記活性層及び前記ソース電極と前記ドレーン電極との間に形成されるエッチストッパ層（ｅｔｃｈ  ｓｔｏｐｐｅｒ  ｌａｙｅｒ）をさらに含むことを特徴とする請求項１に記載の酸化物半導体薄膜トランジスタ。
【請求項６】
前記エッチストッパ層は、前記ソース電極と前記ドレーン電極が前記活性層にホール（ｈｏｌｅ）形態でコンタクトされるようにするコンタクトホール構造（ｃｏｎｔａｃｔ  ｈｏｌｅ  ｓｔｒｕｃｔｕｒｅ）を有することを特徴とする請求項５に記載の酸化物半導体薄膜トランジスタ。
【請求項７】
前記エッチストッパ層は、前記ソース電極と前記ドレーン電極が前記活性層の周辺領域のみにコンタクトされるようにする島構造（ｉｓｌａｎｄ  ｓｔｒｕｃｔｕｒｅ）を有することを特徴とする請求項５に記載の酸化物半導体薄膜トランジスタ。
【請求項８】
前記活性層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ステニュム（Ｓｎ）のうち、少なくとも一つ以上を含む酸化物系列の物質で形成されることを特徴とする請求項１に記載の酸化物半導体薄膜トランジスタ。
【請求項９】
前記酸化物系列の物質はリチウム（Ｌｉ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、カドミウム（Ｃｄ）、炭素（Ｃ）、窒素（Ｎ）、リン（Ｐ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ルテニウム（Ｒｕ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、及びフッ素（Ｆ）のうち、少なくとも一つ以上をさらに含むことを特徴とする請求項８に記載の酸化物半導体薄膜トランジスタ。
【請求項１０】
前記酸化物系列の物質は、電子キャリア濃度が１０１２／ｃｍ３〜１０１８／ｃｍ３であることを特徴とする請求項８に記載の酸化物半導体薄膜トランジスタ。
【請求項１１】
基板の上部に第１面積を有するゲート電極を形成する段階と、
前記ゲート電極をカバーするために前記ゲート電極の上部にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜の上部に前記第１面積より狭い第２面積を有する活性層を形成する段階と、
前記活性層の上部に前記活性層のソース領域及びドレーン領域に各々コンタクトするソース電極及びドレーン電極を形成する段階と、
前記活性層、前記ソース電極、及び前記ドレーン電極をカバーする保護膜を形成する段階と、を含む酸化物半導体薄膜トランジスタの製造方法。
【請求項１２】
前記活性層及び前記ソース電極と前記ドレーン電極との間にエッチストッパ層（ｅｔｃｈ  ｓｔｏｐｐｅｒ  ｌａｙｅｒ）を形成する段階をさらに含むことを特徴とする請求項１１に記載の酸化物半導体薄膜トランジスタの製造方法。
【請求項１３】
前記ゲート絶縁膜は、前記第２面積より狭い第３面積を有し、上部に突出した突出領域を含むことを特徴とする請求項１２に記載の酸化物半導体薄膜トランジスタの製造方法。
【請求項１４】
前記活性層は、前記突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することを特徴とする請求項１３に記載の酸化物半導体薄膜トランジスタの製造方法。
【請求項１５】
前記中央領域は、前記活性層のチャネル領域を含み、前記周辺領域は前記活性層の前記ソース領域及び前記ドレーン領域を含むことを特徴とする請求項１４に記載の酸化物半導体薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
最近、酸化物半導体薄膜トランジスタは液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ；ＬＣＤ）及び有機電界発光表示装置（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ；ＯＬＥＤ）等のような表示装置でスイッチング素子または駆動素子として幅広く使われている。特に、酸化物半導体薄膜トランジスタが表示装置のゲートスキャン回路（ｇａｔｅ  ｓｃａｎ  ｃｉｒｃｕｉｔ）及びバックプレーン（ｂａｃｋｐｌａｎｅ）等の基本構造として使われるためには、ゲート電極に印加される高電圧に対する高耐久性と信頼性を有しなければならない。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】韓国特許出願公開２０１０-００２３１５１号明細書
【特許文献２】韓国特許出願公開２０１０-０００５９００号明細書
【特許文献３】米国特許７，５２７，９９４号明細書
【特許文献４】特開２００１−０１３５２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、従来の酸化物半導体薄膜トランジスタは、ゲート電極に高電圧が印加されると、簡単に劣化し、または破壊される問題点があった。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、高電圧に対する高い耐久性と信頼性を有する酸化物半導体薄膜トランジスタを提供することが可能な、新規かつ改良された酸化物半導体薄膜トランジスタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の実施形態のある観点によれば、基板の上部に形成されて第１面積を有するゲート電極、前記ゲート電極をカバーするために前記ゲート電極の上部に形成されるゲート絶縁膜、前記ゲート絶縁膜の上部に形成されて前記第１面積より狭い第２面積を有する活性層、前記活性層のソース領域にコンタクトし、前記活性層の上部に形成されるソース電極、前記活性層のドレーン領域にコンタクトし、前記活性層の上部に形成されるドレーン電極、並びに前記活性層、前記ソース電極及び前記ドレーン電極をカバーする保護膜を含む酸化物半導体薄膜トランジスタが提供される。
【０００６】
一実施形態において、前記ゲート絶縁膜は、前記第２面積より狭い第３面積を有し、上部に突出した突出領域を含むことができる。
【０００７】
一実施形態において、前記活性層は前記突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。
【０００８】
一実施形態において、前記中央領域は前記活性層のチャネル領域を含むことができ、前記周辺領域は前記活性層の前記ソース領域及び前記ドレーン領域を含むことができる。
【０００９】
一実施形態において、前記酸化物半導体薄膜トランジスタは、前記活性層及び前記ソース電極と前記ドレーン電極との間に形成されるエッチストッパ層（ｅｔｃｈ  ｓｔｏｐｐｅｒ  ｌａｙｅｒ）をさらに含むことができる。
【００１０】
一実施形態において、前記エッチストッパ層は、前記ソース電極と前記ドレーン電極が前記活性層にホール（ｈｏｌｅ）形態でコンタクトするようにコンタクトホール構造（ｃｏｎｔａｃｔ  ｈｏｌｅ  ｓｔｒｕｃｔｕｒｅ）を有することができる。
【００１１】
一実施形態において、前記エッチストッパ層は、前記ソース電極と前記ドレーン電極が前記活性層の周辺領域のみにコンタクトするように島構造（ｉｓｌａｎｄ  ｓｔｒｕｃｔｕｒｅ）を有することができる。
【００１２】
一実施形態において、前記活性層はインジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ステニュム（Ｓｎ、錫）のうち、少なくとも一つ以上を含む酸化物系列の物質から形成されることができる。
【００１３】
一実施形態において、前記酸化物系列の物質は、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、カドミウム（Ｃｄ）、炭素（Ｃ）、窒素（Ｎ）、リン（Ｐ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ルテニウム（Ｒｕ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、及びフッ素（Ｆ）のうち、少なくとも一つ以上をさらに含むことができる。
【００１４】
一実施形態において、前記酸化物系列の物質は、電子キャリア濃度が１０１２／ｃｍ３〜１０１８／ｃｍ３であってもよい。
【００１５】
本発明の実施形態の他の観点によれば、基板の上部に第１面積を有するゲート電極を形成し、前記ゲート電極をカバーするために前記ゲート電極の上部にゲート絶縁膜を形成し、前記ゲート絶縁膜の上部に前記第１面積より狭い第２面積を有する活性層を形成し、前記活性層の上部に前記活性層のソース領域及びドレーン領域に各々コンタクトするソース電極及びドレーン電極を形成し、前記活性層、前記ソース電極、及び前記ドレーン電極をカバーする保護膜を形成する、酸化物半導体薄膜トランジスタの製造方法が提供される。
【００１６】
一実施形態において、前記製造方法は、前記活性層及び前記ソース電極と前記ドレーン電極との間にエッチストッパ層（ｅｔｃｈ  ｓｔｏｐｐｅｒ  ｌａｙｅｒ）をさらに形成することができる。
【００１７】
一実施形態において、前記ゲート絶縁膜は前記第２面積より狭い第３面積を有し、上部に突出した突出領域を含むことができる。
【００１８】
一実施形態において、前記活性層は前記突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。
【００１９】
一実施形態において、前記中央領域は前記活性層のチャネル領域を含むことができ、前記周辺領域は前記活性層の前記ソース領域及び前記ドレーン領域を含むことができる。
【発明の効果】
【００２０】
本発明の実施形態に係る酸化物半導体薄膜トランジスタは、ゲート電極に高電圧が印加されても簡単に劣化または破壊されない。即ち、酸化物半導体薄膜トランジスタは、高電圧に対する高い耐久性と信頼性を有する。このため、酸化物半導体薄膜トランジスタは、表示装置において高電圧が使われるゲートスキャン回路及びバックプレーンなどの基本構造として使われることができる。
【００２１】
本発明の実施形態に係る酸化物半導体薄膜トランジスタの製造方法は、高電圧に対する高耐久性と信頼性を有する酸化物半導体薄膜トランジスタを製造することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係る酸化物半導体薄膜トランジスタの一例を示す断面図である。
【図２】図１の酸化物半導体薄膜トランジスタの他の例を示す断面図である。
【図３】図１の酸化物半導体薄膜トランジスタを製造する製造方法を示すフローチャートである。
【図４】図１の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である。
【図５】図１の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である。
【図６】図１の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である。
【図７】図１の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である。
【図８】図１の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である。
【図９】図１の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である。
【図１０】図１の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である。
【図１１】従来の酸化物半導体薄膜トランジスタの高電圧に対する耐久性及び信頼性を示すグラフである。
【図１２】図１の酸化物半導体薄膜トランジスタの高電圧に対する耐久性及び信頼性を示すグラフである。
【図１３】本発明の他の実施形態に係る酸化物半導体薄膜トランジスタを示す断面図である。
【図１４】図１３の酸化物半導体薄膜トランジスタを製造する製造方法を示すフローチャートである。
【図１５】図１３の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である。
【図１６】図１３の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である
【図１７】図１３の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である
【図１８】図１３の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である
【図１９】図１３の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である
【図２０】図１３の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である
【図２１】本発明の実施形態に係る酸化物半導体薄膜トランジスタを備える表示装置のバックプレーンを示す図面である。
【発明を実施するための形態】
【００２３】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２４】
本明細書に開示されている本発明の実施形態に対して、特定の構造的ないし機能的説明は、単に本発明の実施形態を説明するための目的で例示されたものであり、本発明の実施形態は多様な形態で実施することができ、本明細書に説明された実施形態に限定されるものではない。
【００２５】
本発明は多様な変更を加えることができ、種々の形態を有することができるが、特定の実施形態を図面に例示して本明細書に詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物ないし代替物を含むと理解するべきである。
【００２６】
本明細書において、第１、第２等の用語は多様な構成要素を説明するのに使用することができるが、これらの構成要素がこのような用語によって限定されてはならない。前記用語は一つの構成要素を他の構成要素から区別する目的で使われる。例えば、本発明の権利範囲から逸脱せずに第１構成要素は第２構成要素と命名することができ、類似に第２構成要素も第１構成要素と命名することができる。
【００２７】
ある構成要素が他の構成要素に「連結されて」いる、または「接続されて」いると言及された場合には、その他の構成要素に直接的に連結されていたり、接続されていることも意味するが、中間に他の構成要素が存在する場合も含むと理解するべきである。一方、ある構成要素が他の構成要素に「直接連結されて」いる、または「直接接続されて」いると言及された場合には、中間に他の構成要素が存在しないと理解すべきである。構成要素の間の関係を説明する他の表現、すなわち「〜間に」と「すぐに〜間に」または「〜に隣接する」と「〜に直接隣接する」等も同じように解釈すべきである。
【００２８】
本明細書で使用した用語は単に特定の実施形態を説明するために使用したもので、本発明を限定するものではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。本明細書で、「含む」または「有する」等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品または、これを組み合わせたのが存在するということを示すものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品または、これを組み合わせたものなどの存在または、付加の可能性を、予め排除するわけではない。
【００２９】
また、別に定義しない限り、技術的或いは科学的用語を含み、本明細書中において使用される全ての用語は本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解するのと同一の意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有するものと理解するべきで、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈してはならない。
【００３０】
図１は本発明の一実施形態に係る酸化物半導体薄膜トランジスタの一例を示す断面図である。
【００３１】
図１を参照すれば、酸化物半導体薄膜トランジスタ１００は、下部ゲート構造（ｂｏｔｔｏｍ  ｇａｔｅ  ｓｔｒｕｃｔｕｒｅ）で製造され、基板１１０、ゲート電極１２０、ゲート絶縁膜１３０、活性層１４０、エッチストッパ層１５０、ソース電極１６０、ドレーン電極１７０、及び保護膜１８０を含むことができる。
【００３２】
一般的に、酸化物半導体薄膜トランジスタはアモルファスシリコン薄膜トランジスタ（ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ  ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）に比べてキャリア移動度（ｃａｒｒｉｅｒ  ｍｏｂｉｌｉｔｙ）が高く、且つスレッショルド電圧（ｔｈｒｅｓｈｏｌｄ  ｖｏｌｔａｇｅ）が大きくシフトされず高解像度（ｈｉｇｈ  ｒｅｓｏｌｕｔｉｏｎ）を実現する表示装置で多く使われている。しかし、従来の酸化物半導体薄膜トランジスタは、ゲート電極と活性層との間に発生する寄生キャパシタンスのため、ゲート電極の面積を活性層の面積より広くすることができないという限界がある。例えば、従来の酸化物半導体薄膜トランジスタを使う表示装置では、ゲート電極に印加される電圧が変動することに従って、寄生キャパシタンスによってピクセル電極の電圧が大きく変動するキックバック（ｋｉｃｋｂａｃｋ）現象が発生する場合がある。そこで、図１の酸化物半導体薄膜トランジスタ１００は、ゲート電極１２０の面積を活性層１４０の面積より大きくし、エッチストッパ層１５０を具備してゲート電極１２０と活性層１４０との間に発生する寄生キャパシタンスを減少させることができる。以下、具体的に説明することにする。
【００３３】
酸化物半導体薄膜トランジスタ１００は、下部ゲート構造中でも逆スタガード構造（ｒｅｖｅｒｓｅ  ｓｔａｇｇｅｒｅｄ  ｓｔｒｕｃｔｕｒｅ）で製造されることができるが、基板１１０、ゲート電極１２０、ゲート絶縁膜１３０、活性層１４０、エッチストッパ層１５０、ソース電極１６０、ドレーン電極１７０、及び保護膜１８０が次々と形成されることができる。基板１１０はシリコン半導体基板、ガラス基板、プラスチック基板などに相応することができる。ゲート電極１２０は、基板１１０の上部に形成され、活性層１４０の第２面積より広い第１面積を有することができる。この時、ゲート電極１２０はアルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、モリブデンタングステン（ＭｏＷ）等の金属または、伝導性ポリマ（ｃｏｎｄｕｃｔｉｖｅ  ｐｏｌｙｍｅｒ）等から形成されることができる。一実施形態において、ゲート電極１２０は基板１１０の上部に所定の金属を蒸着し、蒸着された金属をパターニングする方式で形成することができる。この時、蒸着された金属は断層構造または多層構造を有することができる。実施形態により、基板１１０とゲート電極１２０との間にバッファ層（図示せず）が存在することができる。ゲート絶縁膜１３０はゲート電極１２０をカバー（ｃｏｖｅｒ）しながらゲート電極１２０の上部に形成されることができる。この時、ゲート絶縁膜１３０はシリコン酸化物、シリコン窒化物などと同じ絶縁物質（例えば、ＳｉＯ２、ＳｉＮＸ、Ｇａ２Ｏ３等）から形成されて、ゲート電極１２０と活性層１４０を互いに絶縁させることができる。一実施形態において、ゲート絶縁膜１３０はゲート電極１２０の中央領域に対応する位置に活性層１４０の第２面積より狭い第３面積を有する突出領域を含むことができる。この時、突出領域は上部に突出してゲート絶縁膜１３０の上部に形成される活性層１４０の形態を決めることができる。
【００３４】
活性層１４０はゲート絶縁膜１３０の上部に形成されて、ゲート電極１２０の第１面積より小さく、突出領域の第３面積より広い第２面積を有することができる。図１に示したように、活性層１４０はゲート電極１２０に空間的に重なることができる。一方、活性層１４０はゲート絶縁膜１３０の突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。  即ち、活性層１４０の中央領域、周辺領域、及びこれらの間に位置する段差領域を含むことができる。一般的に、活性層１４０はチャネル領域（ｃｈａｎｎｅｌ  ｒｅｇｉｏｎ）、ソース領域（ｓｏｕｒｃｅ  ｒｅｇｉｏｎ）、及びドレーン領域（ｄｒａｉｎ  ｒｅｇｉｏｎ）を提供することができるが、前記中央領域はチャネル領域を含むことができ、前記周辺領域はソース領域とドレーン領域を含むことができる。一方、活性層１４０は酸化物系列の物質から形成されることができる。具体的に、活性層１４０は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ステニュム（Ｓｎ）のうち、少なくとも一つ以上を含む酸化物系列の物質から形成されることができ、前記酸化物系列の物質はリチウム（Ｌｉ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、カドミウム（Ｃｄ）、炭素（Ｃ）、窒素（Ｎ）、の（Ｐ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ルテニウム（Ｒｕ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、及びフッ素（Ｆ）のうち、少なくとも一つ以上をさらに含むことができる。例えば、活性層１４０は、ＺｎＯ、ＺｎＧａＯ、ＺｎＩｎＯ、ＺｎＳｎＯ、ＧａＩｎＺｎＯ、ＳｎＯ２、ＣｄＳｎＯ、ＧａＳｎＯ、ＴｉＳｎＯ、ＣｕＡｌＯ、ＳｒＣｕＯ、ＬａＣｕＯＳなどの酸化物系列の物質から形成されることができる。但し、これは一つの例示であり、活性層１４０を形成するための酸化物系列の物質をこれらに限定することではない。この時、前記酸化物系列の物質は電子キャリア濃度が１０１２／ｃｍ３〜１０１８／ｃｍ３であることができる。その結果、酸化物半導体薄膜トランジスタ１００は、オフ状態で漏洩電流が減少することができ、オン・オフ特性が改善されることができ、ピンチ−オフ状態で飽和電流が増加されることができる。実施形態により、活性層１４０とゲート絶縁膜１３０との間に酸化物からなった界面安定層（図示せず）が存在することができる。
【００３５】
エッチストッパ層１５０は活性層１４０の上部に形成され、活性層１４０の一部領域をカバーすることができる。例えば、エッチストッパ層１５０は活性層１４０が、ソース電極１６０及びドレーン電極１７０にコンタクトしない非コンタクト領域をカバーすることができる。一実施形態において、エッチストッパ層１５０はゲート絶縁膜１３０の上部にエッチストップ物質で膜を形成し、活性層１４０がソース電極１６０及びドレーン電極１７０とコンタクトするソース領域とドレーン領域の上部に位置する膜をエッチングして除去する方式で形成されることができる。その結果、エッチストッパ層１５０には活性層１４０のソース領域一部とドレーン領域一部が露出するようにするコンタクトホールが形成されることができる。図１においてはソース電極１６０とドレーン電極１７０が活性層１４０にホール形態でコンタクトされるようにするコンタクトホール構造（ｃｏｎｔａｃｔ  ｈｏｌｅ  ｓｔｒｕｃｔｕｒｅ）のエッチストッパ層１５０が図示されているが、エッチストッパ層１５０はソース電極１６０とドレーン電極１７０が活性層１４０の周辺領域のみにコンタクトされるようにする島構造（ｉｓｌａｎｄ  ｓｔｒｕｃｔｕｒｅ）を有することもある。但し、これは一つの例示として、エッチストッパ層１５０の構造は要求される条件により多様に変更されることができる。それと共に、エッチストッパ層１５０はソース電極１６０及びドレーン電極１７０が活性層１４０にコンタクトする面積を減らすことによって、活性層１４０とゲート電極１２０との間に発生する寄生キャパシタンスを減少させることができる。一方、エッチストッパ層１５０は酸化物半導体薄膜トランジスタ１００を製造する後続工程で、活性層１４０が外部に露出するということによって発生するダメージ（ｄａｍａｇｅ）を防止する保護膜の役割まで遂行することができる。  
【００３６】
ソース電極１６０とドレーン電極１７０はエッチストッパ層１５０の上部に形成され、各々活性層１４０のソース領域とドレーン領域にコンタクトすることができる。この時、ソース電極１６０とドレーン電極１７０はアルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、モルリブデントンストン（ＭｏＷ）等の金属で形成されることができる。一実施形態において、ソース電極１６０とドレーン電極１７０は、エッチストッパ層１５０に形成されたコンタクトホールが埋め立てできるようにエッチストッパ層１５０の上部に所定の金属を蒸着し、蒸着された金属をパターニングすることによって形成されることができる。この時、蒸着された金属は断層構造または多層構造を有することができる。保護膜１８０はエッチストッパ層１５０、ソース電極１６０、及びドレーン電極１７０をカバーするために、これらの上部に形成されることができる。この時、エッチストッパ層１５０は活性層１４０がソース電極１６０及びドレーン電極１７０にコンタクトしない非コンタクト領域をカバーするため、保護膜１８０が活性層１４０の代わりにエッチストッパ層１５０をカバーする。一実施形態において、保護膜１８０はシリコン酸化膜、シリコン窒化膜、遺棄絶縁膜などを所定の厚さで蒸着する方式で形成されることができる。それと共に、酸化物半導体薄膜トランジスタ１００はゲート電極１２０の第１面積が活性層１４０の第２面積より広いためゲート電極１２０に高電圧が印加されても簡単に劣化または破壊されず、エッチストッパ層１５０によってソース電極１６０とドレーン電極１７０が活性層１４０にコンタクトする領域が狭いためゲート電極１２０と活性層１４０との間に発生する寄生キャパシタンスが減少することができる。それに、酸化物半導体薄膜トランジスタ１００は高電圧に対する高耐久性と信頼性を有することができ、表示装置で高電圧が使われるゲートスキャン回路及びバックプレーンなどの基本構造として使われることができる。
【００３７】
図２は図１の酸化物半導体薄膜トランジスタの他の例を示す断面図である。
【００３８】
図２を参照すると、図２の酸化物半導体薄膜トランジスタ２００は下部ゲート構造で製造され、基板２１０、ゲート電極２２０、ゲート絶縁膜２３０、活性層２４０、エッチストッパ層２５０、ソース電極２６０、ドレーン電極２７０、及び保護膜２８０を含むことができる。図１の酸化物半導体薄膜トランジスタ１００はソース電極１６０とドレーン電極１７０が活性層１４０にホール形態でコンタクトされるようにするコンタクトホール構造のエッチストッパ層１５０を含んでいる反面、図２の酸化物半導体薄膜トランジスタ２００はソース電極２６０とドレーン電極２７０が活性層１４０の周辺領域のみにコンタクトされるようにする島構造のエッチストッパ層２５０を含んでいる。従って、酸化物半導体薄膜トランジスタ２００は、ゲート電極２２０の第１面積が活性層２４０の第２面積より広くてゲート電極２２０に高電圧が印加されても簡単に劣化または破壊されないこともある。また、酸化物半導体薄膜トランジスタ２００はエッチストッパ層２５０によってソース電極２６０とドレーン電極２７０が活性層２４０にコンタクトするコンタクト領域が狭くてゲート電極２２０と活性層２４０との間に発生する寄生キャパシタンスが減少することができる。その結果、酸化物半導体薄膜トランジスタ１００、２００は、高電圧に対する高耐久性と信頼性を有することができて、液晶表示装置及び有機電界発光表示装置などと同じ表示装置で高電圧が印加されるゲートスキャン回路及びバックプレーンなどの基本構造として使われることができる。
【００３９】
図３は図１の酸化物半導体薄膜トランジスタを製造する製造方法を示すフローチャートである。
【００４０】
図３を参照すると、酸化物半導体薄膜トランジスタ１００の製造方法は、基板１１０の上部に第１面積を有するゲート電極１２０を形成（ステップＳ１１０）と、ゲート電極１２０をカバーするためにゲート電極１２０の上部にゲート絶縁膜１３０を形成（ステップＳ１２０）し、ゲート絶縁膜１３０の上部に第１面積より狭い第２面積を有する活性層１４０を形成（ステップＳ１３０）することができる。また、酸化物半導体薄膜トランジスタ１００の製造方法は活性層１４０の上部にエッチストッパ層１５０を形成（ステップＳ１４０）し、エッチストッパ層１５０の上部に活性層１４０のソース領域とドレーン領域に各々コンタクトするソース電極１６０及びドレーン電極１７０を形成（ステップＳ１５０）し、エッチストッパ層１５０、ソース電極１６０、及びドレーン電極１７０をカバーする保護膜１８０を形成（ステップＳ１６０）することができる。
【００４１】
基板１１０の上部に第１面積を有するゲート電極１２０が形成（ステップＳ１１０）することできる。この時、ゲート電極１２０の第１面積が活性層１４０の第２面積より広く製造される。一実施形態において、ゲート電極１２０は基板１１０の上部に所定の金属を蒸着し、蒸着された金属をパターニングする方式で形成されることができる。以後、ゲート電極１２０をカバーするためにゲート電極１２０の上部にゲート絶縁膜１３０が形成（ステップＳ１２０）することができる。一実施形態において、ゲート絶縁膜１３０は、ゲート電極１２０の中央領域に対応する位置に活性層１４０の第２面積より狭い第３面積を有する突出領域を含むように形成することができる。この時、突出領域は上部に突出してゲート絶縁膜１３０の上部に形成される活性層１４０の形態を決めることができる。以後、ゲート絶縁膜１３０の上部に第１面積より狭い第２面積を有する活性層１４０が形成（ステップＳ１３０）することができる。一実施形態において、活性層１４０はゲート絶縁膜１３０の突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。それに、活性層１４０はゲート絶縁膜１３０の突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。即ち、活性層１４０は中央領域、周辺領域及びこれらの間に位置する段差領域を含むことができ、ゲート電極１２０に空間的に重なることができる。  
【００４２】
以後、活性層１４０の上部に活性層１４０の一部領域をカバーするエッチストッパ層１５０が形成（ステップＳ１４０）することができる。一実施形態において、エッチストッパ層１５０はゲート絶縁膜１３０の上部にエッチストップ物質で膜を形成し、活性層１４０がソース電極１６０及びドレーン電極１７０とコンタクトするソース領域とドレーン領域の上部に位置する膜をエッチングして除去する方式で形成されることができる。以後、エッチストッパ層１５０の上部にソース電極１６０及びドレーン電極１７０が形成（ステップＳ１５０）されることができる。一実施形態において、ソース電極１６０とドレーン電極１７０は、エッチストッパ層１５０に形成されたコンタクトホールが埋め立てされるようにエッチストッパ層１５０の上部に所定の金属を蒸着し、蒸着された金属をパターニングすることによって形成されることができる。以後、エッチストッパ層１５０、ソース電極１６０及びドレーン電極１７０をカバーする保護膜１８０が形成（ステップＳ１６０）されることができる。この時、エッチストッパ層１５０は活性層１４０がソース電極１６０及びドレーン電極１７０にコンタクトしない非コンタクト領域をカバーするため、保護膜１８０が活性層１４０の代わりにエッチストッパ層１５０をカバーすることである。一方、基板１１０とゲート電極１２０との間にはバッファ層（図示せず）が形成されることができ、活性層１４０とゲート絶縁膜１３０との間には酸化物からなった界面安定層（図示せず）が形成されることもできる。
【００４３】
そのように、酸化物半導体薄膜トランジスタ１００の製造方法は、ゲート電極１２０が活性層１４０より広い面積を有するように形成し、寄生キャパシタンスを減少させるエッチストッパ層１５０を含むため、高電圧に対する高耐久性と信頼性を有する酸化物半導体薄膜トランジスタを製造することができる。以下、図４〜図１０を参照して酸化物半導体薄膜トランジスタ１００が製造される製造過程を具体的に説明する。
【００４４】
図４〜図１０は図１の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である。
【００４５】
図４を参照すると、基板１１０が準備されることができる。一実施形態において、基板１１０はシリコン半導体基板、ガラス基板、プラスチック基板などで準備されることができる。
【００４６】
図５を参照すると、活性層１４０の第２面積より広い第１面積を有するゲート電極１２０が基板１１０の上部に形成されることができる。それに、活性層１４０はゲート電極１２０に空間的に重なることができる。ゲート電極１２０はアルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、モリブデンタングステン（ＭｏＷ）等の金属または伝導性ポリマ等で形成されることができる。一実施形態において、ゲート電極１２０は基板１１０の上部に所定の金属を蒸着し、蒸着された金属をパターニングする方式で形成されることができる。この時、蒸着された金属は断層構造または多層構造を有することができる。一方、実施形態により、バッファ層（図示せず）が基板１１０とゲート電極１２０との間に形成されてこれらの間でバッファ役割を遂行することができる。このような場合に、ゲート電極１２０はバッファ層（図示せず）の上部に所定の金属を蒸着と、蒸着された金属をパターニングする方式で形成されることができる。  
【００４７】
図６を参照すると、ゲート絶縁膜１３０がゲート電極１２０をカバーするためにゲート電極１２０の上部に形成されることができる。ゲート絶縁膜１３０はシリコン酸化物、シリコン窒化物などと同じ絶縁物質（例えば、ＳｉＯ２、ＳｉＮＸ、Ｇａ２Ｏ３等）から形成し、ゲート電極１２０と活性層１４０を互いに絶縁させることができる。一実施形態において、ゲート絶縁膜１３０はゲート電極１２０の中央領域に対応する位置に活性層１４０の第２面積より狭い第３面積を有する突出領域を含むことができる。突出領域は上部に突出してゲート絶縁膜１３０の上部に形成される活性層１４０の形態を決めることができる。その結果、活性層１４０は突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。一方、実施形態により、ゲート絶縁膜１３０の上部には酸化物系列の物質からなった界面安定層（図示せず）が形成されることもできる。
【００４８】
図７を参照すると、活性層１４０がゲート絶縁膜１３０の上部に形成されることができる。上述のように、活性層１４０はゲート電極１２０に空間的に重なることができる。この時、活性層１４０の第２面積はゲート電極１２０の第１面積より小さく、ゲート絶縁膜１３０に形成される突出領域の第３面積より広いこともできる。それに、活性層１４０はゲート絶縁膜１３０の突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。即ち、活性層１４０は中央領域、周辺領域、及びこれらの間に位置する段差領域を含むことができる。一般的に、活性層１４０はチャネル領域、ソース領域、及びドレーン領域を提供することができるが、前記中央領域はチャネル領域を含むことができ、前記周辺領域はソース領域とドレーン領域を含むことができる。  
【００４９】
一方、活性層１４０は酸化物系列の物質から形成されることができる。具体的に、活性層１４０はインジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ステニュム（Ｓｎ）のうち、少なくとも一つ以上を含む酸化物系列の物質から形成されることができ、前記酸化物系列の物質はリチウム（Ｌｉ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、カドミウム（Ｃｄ）、炭素（Ｃ）、窒素（Ｎ）、リン（Ｐ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ルテニウム（Ｒｕ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、及びフッ素（Ｆ）のうち、少なくとも一つ以上をさらに含むことができる。例えば、活性層１４０は、ＺｎＯ、ＺｎＧａＯ、ＺｎＩｎＯ、ＺｎＳｎＯ、ＧａＩｎＺｎＯ、ＳｎＯ２、ＣｄＳｎＯ、ＧａＳｎＯ、ＴｉＳｎＯ、ＣｕＡｌＯ、ＳｒＣｕＯ、ＬａＣｕＯＳなどの酸化物系列の物質から形成されることができる。ただし、これは一つの例示として、活性層１４０を形成するための酸化物系列の物質はこれらに限定されることではない。
【００５０】
一実施形態において、活性層１４０はゲート絶縁膜１３０の上部に前記酸化物系列の物質をスパッタ法（ｓｐｕｔｔｅｒｉｎｇ）、電子ビーム蒸着法（ｅｌｅｃｔｒｏｎ  ｂｅａｍ  ｅｖａｐｏｒａｔｉｏｎ）、熱蒸着法（ｔｈｅｒｍａｌ  ｅｖａｐｏｒａｔｉｏｎ）、レーザー分子ビーム蒸着法（ｌａｓｅｒ  ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｙ  ｅｖａｐｏｒａｔｉｏｎ）、パルスレーザー蒸着法（ｐｕｌｓｅｄ  ｌａｓｅｒ  ｄｅｐｏｓｉｔｉｏｎ）等のような物理的気相蒸着法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＰＶＤ）で蒸着した後、蒸着された酸化物系列の物質をパターニングする方式で形成することができる。この時、前記酸化物系列の物質は電子キャリア濃度が１０１２／ｃｍ３〜１０１８／ｃｍ３であることができる。その結果、酸化物半導体薄膜トランジスタ１００はオフ状態で漏洩電流が減少することができ、オン・オフ特性が改善されることができ、ピンチ−オフ状態で飽和電流及びスイッチング速度などが向上することができる。
【００５１】
図８を参照すると、エッチストッパ層１５０が活性層１４０の上部に形成され、活性層１４０の一部領域をカバーすることができる。例えば、エッチストッパ層１５０は、活性層１４０がソース電極１６０及びドレーン電極１７０にコンタクトしない非コンタクト領域をカバーすることができる。一実施形態において、エッチストッパ層１５０はゲート絶縁膜１３０の上部にエッチストップ物質で膜を形成し、活性層１４０がソース電極１６０及びドレーン電極１７０とコンタクトするソース領域とドレーン領域の上部に位置する膜をエッチングして除去する方式で形成されることができる。その結果、エッチストッパ層１５０には活性層１４０のソース領域の一部とドレーン領域の一部が露出するようにするコンタクトホールが形成されることができる。その後、ソース電極１６０とドレーン電極１７０が前記コンタクトホールを通じて前記ソース領域と前記ドレーン領域に各々コンタクトすることができる。それと関連して、エッチストッパ層１５０がいかなる構造を有するかにより、前記コンタクトホールの位置と形態は変更されることができる。図８ではソース電極１６０とドレーン電極１７０が、活性層１４０にホール形態でコンタクトされるようにするコンタクトホール構造のエッチストッパ層１５０が図示されているが、図２に図示されたように、エッチストッパ層１５０はソース電極１６０とドレーン電極１７０が活性層１４０の周辺領域のみにコンタクトされるようにする島構造を有することもできる。ただし、これは一つの例示として、エッチストッパ層１５０の構造は要求される条件により多様に変更されることができる。
【００５２】
上述のように、酸化物半導体薄膜トランジスタ１００でゲート電極１２０の第１面積は活性層１４０の第２面積より広い。その結果、ゲート電極１２０と活性層１４０との間に寄生キャパシタンスが発生する。しかし、酸化物半導体薄膜トランジスタ１００はエッチストッパ層１５０を含んで、ソース電極１６０及びドレーン電極１７０が活性層１４０にコンタクトする面積を減らすことによって、活性層１４０とゲート電極１２０との間で発生する寄生キャパシタンスを減少させることができる。一方、エッチストッパ層１５０は酸素との結合力を有する無機酸化物で形成されることができる。そのように、エッチストッパ層１５０が酸素との結合力を有する無機酸化物で形成されるため、酸化物半導体薄膜トランジスタ１００を製造する後続工程において、エッチストッパ層１５０は活性層１４０が外部に露出されることによって発生するダメージを防止するための保護膜の役割まで遂行することができる。
【００５３】
図９を参照すると、ソース電極１６０とドレーン電極１７０がエッチストッパ層１５０の上部に形成されることができる。この時、ソース電極１６０とドレーン電極１７０はアルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、モルリブデントンストン（ＭｏＷ）等の金属で形成されることができる。一実施形態において、ソース電極１６０とドレーン電極１７０はエッチストッパ層１５０に形成されたコンタクトホールが埋め立てられるようにエッチストッパ層１５０の上部に所定の金属を蒸着し、蒸着された金属をパターニングすることによって形成されることができる。この時、蒸着された金属は断層構造または多層構造を有することができる。従って、ソース電極１６０及びドレーン電極１７０の各々は、活性層１４０のソース領域とドレーン領域にコンタクトすることができる。例えば、エッチストッパ層１５０がコンタクトホール構造を有する場合、ソース電極１６０及びドレーン電極１７０は、活性層１４０にホール形態でソース領域とドレーン領域にコンタクトすることができ、エッチストッパ層１５０が島構造を有する場合、ソース電極１６０及びドレーン電極１７０は、活性層１４０の周辺領域のみにコンタクトされることができる。  
【００５４】
図１０を参照すると、保護膜１８０はエッチストッパ層１５０、ソース電極１６０、及びドレーン電極１７０をカバーするためにこれらの上部に形成されることができる。この時、エッチストッパ層１５０は活性層１４０がソース電極１６０及びドレーン電極１７０にコンタクトしない非コンタクト領域をカバーするため、保護膜１８０が活性層１４０の代わりにエッチストッパ層１５０をカバーすることである。一実施形態において、保護膜１８０はシリコン酸化膜、シリコン窒化膜、遺棄絶縁膜などを所定の厚さで蒸着する方式で形成することができる。上述のように、酸化物半導体薄膜トランジスタ１００は、ゲート電極１２０の第１面積が活性層１４０の第２面積より広いためゲート電極１２０に高電圧が印加されても簡単に劣化または破壊されず、エッチストッパ層１５０によってソース電極１６０とドレーン電極１７０が活性層１４０にコンタクトする領域が狭いためゲート電極１２０と活性層１４０との間に発生する寄生キャパシタンスが減少することができる。それに、酸化物半導体薄膜トランジスタ１００は高電圧に対する高耐久性と信頼性を有することができ、表示装置で高電圧が使われるゲートスキャン回路及びバックプレーンなどの基本構造として使われることができる。
【００５５】
図１１は従来の酸化物半導体薄膜トランジスタの高電圧に対する耐久性及び信頼性を示すグラフであり、図１２は図１の酸化物半導体薄膜トランジスタの高電圧に対する耐久性及び信頼性を示すグラフである。
【００５６】
図１１及び図１２を参照すると、酸化物半導体薄膜トランジスタでゲート電極に印加されるゲート電圧（Ｖｇ）によりドレーン電極に流れるドレーン電流（Ｉｄ）の変化とストレス時間（ｓｔｒｅｓｓ  ｔｉｍｅ）にともなうスレッショルド電圧（Ｖｔｈ）の変化を示すグラフ（以下、電流−電圧トランスファ特性という）が図示されている前記電流−電圧トランスファ特性はチャネル幅対長さの比率が５０:１０μｍである酸化物半導体薄膜トランジスタに対して２時間のストレス時間の間、ゲート−ソース電圧（Ｖｇｓ）を４５Ｖで印加することによって測定された。この時、基準波形（ＲＥＦ）は基準状態の電流−電圧トランスファ特性を示し、３０分波形（３０（ｍｉｎ））は３０分が経過した後に変化された電流−電圧トランスファ特性を示し、６０分波形（６０（ｍｉｎ））は６０分が経過した後に変化した電流−電圧トランスファ特性を示し、９０分波形（９０（ｍｉｎ））は９０分が経過した後に変化した電流−電圧トランスファ特性を示し、１２０分波形（１２０（ｍｉｎ））は１２０分が経過した後に変化した電流−電圧トランスファ特性を示す。
【００５７】
図１１に示したように、従来の酸化物半導体薄膜トランジスタはゲート電極に高電圧が持続的に印加される場合、素子が劣化または破壊されて基準状態の電流−電圧トランスファ特性を維持することができない。実際に、液晶表示装置及び有機電界発光表示装置などのような表示装置で、ゲートスキャン回路の基本構造として使われる酸化物半導体薄膜トランジスタに４５Ｖのゲート−ソース電圧（Ｖｇｓ）が印加される区間は一フレーム（ｆｒａｍｅ）ごとに一回ずつ反復されることができる。それに、従来の酸化物半導体薄膜トランジスタはこのような高電圧区間で劣化または破壊されるため、前記表示装置にゲートブロック欠陥（Ｇａｔｅ  Ｂｌｏｃｋ  Ｄｅｆｅｃｔ；ＧＢＤ）及びゲートオープン（Ｇａｔｅ  Ｏｐｅｎ；Ｇ／Ｏ）等のような不良を招くようになる。また、メモリ用表示装置が研究されるということによって、メモリ用表示装置のバックプレーンの基本構造として使われる酸化物半導体薄膜トランジスタに４０Ｖ以上の駆動電圧が印加されている。それに、従来の酸化物半導体薄膜トランジスタはこのような高電圧の駆動電圧によって劣化または破壊されるため、前記メモリ用表示装置が正常に動作できない原因になる場合がある。
【００５８】
反面、図１２に示したように、図１の酸化物半導体薄膜トランジスタ１００はゲート電極に高電圧が持続的に印加される場合でも、素子が劣化または破壊されずに、基準状態の電流−電圧トランスファ特性を実質的に維持することができる。例えば、図１の酸化物半導体薄膜トランジスタ１００に４５Ｖのゲート−ソース電圧（Ｖｇｓ）が持続的に印加されているにもかかわらず、スレッショルド電圧（Ｖｔｈ）は初期１.３５Ｖで２時間経過後にも３.９Ｖを維持して略２.６Ｖの変化のみを伴っている。それと共に、図１の酸化物半導体薄膜トランジスタ１００はゲート電極１２０の第１面積を活性層１４０の第２面積より広くし、ゲート電極１２０と活性層１４０との間に発生する寄生キャパシタンスを減少させるためのエッチストッパ層１５０を備えることによって、高電圧に対する高耐久性と信頼性を確保することができる。従って、図１の酸化物半導体薄膜トランジスタ１００は、従来の酸化物半導体薄膜トランジスタとは異なって、液晶表示装置及び有機電界発光表示装置などのような表示装置で高電圧が印加されるゲートスキャン回路及びバックプレーンなどの基本構造として使われることができる。
【００５９】
図１３は本発明の他の実施形態に係る酸化物半導体薄膜トランジスタを示す断面図である。
【００６０】
図１３を参照すると、酸化物半導体薄膜トランジスタ３００は下部ゲート構造で製造され、基板３１０、ゲート電極３２０、ゲート絶縁膜３３０、活性層３４０、ソース電極３６０、ドレーン電極３７０、及び保護膜３８０を含むことができる。
【００６１】
酸化物半導体薄膜トランジスタ３００は、下部ゲート構造中でも逆スタガード構造で製造されるが、基板３１０、ゲート電極３２０、ゲート絶縁膜３３０、活性層３４０、ソース電極３６０とドレーン電極３７０及び保護膜３８０が次々と形成されることができる。  基板３１０はシリコン半導体基板、ガラス基板、プラスチック基板などに相応することができる。ゲート電極３２０は、基板３１０の上部に形成され、活性層３４０の第２面積より広い第１面積を有することができる。この時、ゲート電極３２０はアルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、モリブデンタングステン（ＭｏＷ）等の金属または伝導性ポリマ等で形成されることができる。一実施形態において、ゲート電極３２０は基板３１０の上部に所定の金属を蒸着し、蒸着された金属をパターニングする方式で形成されることができる。この時、蒸着された金属は断層構造または多層構造を有することができる。実施形態により、基板３１０とゲート電極３２０との間にバッファ層（図示せず）が存在することができる。ゲート絶縁膜３３０はゲート電極３２０をカバーしながらゲート電極３２０の上部に形成されることができる。この時、ゲート絶縁膜３３０はシリコン酸化物、シリコン窒化物などのような絶縁物質（例えば、ＳｉＯ２、ＳｉＮＸ、Ｇａ２Ｏ３等）で形成され、ゲート電極３２０と活性層３４０を互いに絶縁させることができる。一実施形態において、ゲート絶縁膜３３０はゲート電極３２０の中央領域に対応する位置に活性層３４０の第２面積より狭い第３面積を有する突出領域を含むことができる。この時、突出領域は上部に突出してゲート絶縁膜３３０の上部に形成される活性層３４０の形態を決めることができる。
【００６２】
活性層３４０はゲート絶縁膜３３０の上部に形成され、ゲート電極３２０の第１面積より狭く、突出領域の第３面積より広い第２面積を有することができる。図１３に示されたように、活性層３４０はゲート電極３２０に空間的に重なることができる。一方、活性層３４０はゲート絶縁膜３３０の突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。即ち、活性層３４０の中央領域、周辺領域及びこれらの間に位置する段差領域を含むことができる。一般的に、活性層３４０はチャネル領域、ソース領域、及びドレーン領域を提供できるが、前記中央領域はチャネル領域を含むことができ、前記周辺領域はソース領域とドレーン領域を含むことができる。一方、活性層３４０は酸化物系列の物質で形成することができる。具体的に、活性層３４０はインジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ステニュム（Ｓｎ）のうち、少なくとも一つ以上を含む酸化物系列の物質で形成されることができ、前記酸化物系列の物質はリチウム（Ｌｉ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、カドミウム（Ｃｄ）、炭素（Ｃ）、窒素（Ｎ）、の（Ｐ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ルテニウム（Ｒｕ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）及びフッ素（Ｆ）のうち、少なくとも一つ以上をさらに含むことができる。例えば、活性層３４０はＺｎＯ、ＺｎＧａＯ、ＺｎＩｎＯ、ＺｎＳｎＯ、ＧａＩｎＺｎＯ、ＳｎＯ２、ＣｄＳｎＯ、ＧａＳｎＯ、ＴｉＳｎＯ、ＣｕＡｌＯ、ＳｒＣｕＯ、ＬａＣｕＯＳなどの酸化物系列の物質で形成されることができる。ただし、これは一つの例示であって、活性層３４０を形成するための酸化物系列の物質はこれらに限定されるのではない。この時、前記酸化物系列の物質は電子キャリア濃度が１０１２／ｃｍ３〜１０１８／ｃｍ３であることができる。その結果、酸化物半導体薄膜トランジスタ３００はオフ状態で漏洩電流が減少することができ、オン・オフ特性が改善されることができ、ピンチ−オフ状態で飽和電流及びスイッチング速度などが向上されることができる。実施形態により、活性層３４０とゲート絶縁膜３３０との間に酸化物からなる界面安定層（図示せず）が存在することができる。
【００６３】
ソース電極３６０とドレーン電極３７０は、活性層３４０の上部に形成され、各々活性層３４０のソース領域とドレーン領域にコンタクトすることができる。この時、ソース電極３６０とドレーン電極３７０はアルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、モルリブデントンストン（ＭｏＷ）等の金属で形成されることができる。一実施形態において、ソース電極３６０とドレーン電極３７０は活性層３４０の上部に所定の金属を蒸着し、蒸着された金属をパターニングすることによって形成されることができる。この時、蒸着された金属は、断層構造または多層構造を有することができ、ソース電極３６０とドレーン電極３７０が活性層３４０にコンタクトする面積は前記パターニング時に決定されることができる。保護膜３８０は活性層３４０、ソース電極３６０、及びドレーン電極３７０をカバーするためにこれらの上部に形成されることができる。一実施形態において、保護膜３８０はシリコン酸化膜、シリコン窒化膜、有機絶縁膜などを所定の厚さで蒸着する方式で形成されることができる。これと共に、酸化物半導体薄膜トランジスタ３００はゲート電極３２０の第１面積が活性層３４０の第２面積より広いのでゲート電極３２０に高電圧が印加されても簡単に劣化または破壊されず、ソース電極３６０とドレーン電極３７０が活性層３４０にコンタクトされる領域を狭く調節するのでゲート電極３２０と活性層３４０との間に発生する寄生キャパシタンスが減少することができる。それに、酸化物半導体薄膜トランジスタ３００は高電圧に対する高耐久性と信頼性を有することができ、表示装置で高電圧が使われるゲートスキャン回路及びバックプレーンなどの基本構造として使われることができる。
【００６４】
図１４は、図１３の酸化物半導体薄膜トランジスタを製造する製造方法を示すフローチャートである。
【００６５】
図１４を参照すると、酸化物半導体薄膜トランジスタ３００の製造方法は基板３１０の上部に第１面積を有するゲート電極３２０を形成（ステップＳ３１０）と、ゲート電極３２０をカバーするためにゲート電極３２０の上部にゲート絶縁膜３３０を形成（ステップＳ３２０）し、ゲート絶縁膜３３０の上部に第１面積より狭い第２面積を有する活性層３４０を形成（ステップＳ３３０）することができる。また、酸化物半導体薄膜トランジスタ３００の製造方法は活性層３４０の上部に活性層３４０のソース領域とドレーン領域に各々コンタクトするソース電極３６０及びドレーン電極３７０を形成（ステップＳ３４０）し、活性層３４０、ソース電極３６０、及びドレーン電極３７０をカバーする保護膜３８０を形成（ステップＳ３５０）することができる。
【００６６】
基板３１０の上部に第１面積を有するゲート電極３２０が形成（ステップＳ３１０）することができる。この時、ゲート電極３２０の第１面積が活性層３４０の第２面積より広いように製造される。一実施形態において、ゲート電極３２０は基板３１０の上部に所定の金属を蒸着し、蒸着された金属をパターニングする方式で形成されることができる。その後、ゲート電極３２０をカバーするためにゲート電極３２０の上部にゲート絶縁膜３３０が形成（ステップＳ３２０）することができる。一実施形態において、ゲート絶縁膜３３０はゲート電極３２０の中央領域に対応する位置に活性層３４０の第２面積より狭い第３面積を有する突出領域を含むように形成されることができる。この時、突出領域は上部に突出してゲート絶縁膜３３０の上部に形成される活性層３４０の形態を決めることができる。その後、ゲート絶縁膜３３０の上部に第１面積より狭い第２面積を有する活性層３４０が形成（ステップＳ３３０）されることができる。一実施形態において、活性層３４０はゲート絶縁膜３３０の突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。それに、活性層３４０はゲート絶縁膜３３０の突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。即ち、活性層３４０は中央領域、周辺領域及びこれらの間に位置する段差領域を含むことができ、ゲート電極３２０に空間的に重なることができる。  
【００６７】
その後、活性層３４０の上部に活性層３４０のソース領域とドレーン領域に各々コンタクトするソース電極３６０及びドレーン電極３７０が形成（ステップＳ３４０）されることができる。一実施形態において、ソース電極３６０とドレーン電極３７０は活性層３４０の上部に所定の金属を蒸着し、蒸着された金属をパターニングすることによって形成されることができる。この時、ソース電極３６０とドレーン電極３７０が活性層３４０にコンタクトする面積は前記パターニング時に決定されることができる。その後、活性層３４０、ソース電極３６０、及びドレーン電極３７０をカバーする保護膜３８０が形成（ステップＳ３５０）されることができる。一方、基板３１０とゲート電極３２０との間にはバッファ層（図示せず）が形成されることができ、活性層３４０とゲート絶縁膜３３０との間には酸化物からなる界面安定層（図示せず）が形成されることもできる。
【００６８】
それと共に、酸化物半導体薄膜トランジスタ３００の製造方法はゲート電極３２０が活性層３４０より広い面積を有するように形成し、ソース電極３６０とドレーン電極３７０が活性層３４０にコンタクトされる領域を狭く調節するため、高電圧に対する高耐久性と信頼性を有する酸化物半導体薄膜トランジスタを製造することができる。以下、図１５〜図２０を参照して、酸化物半導体薄膜トランジスタ３００が製造される製造過程を具体的に説明する。
【００６９】
図１５〜図２０は、図１３の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である。
【００７０】
図１５を参照すると、基板３１０が準備されることができる。一実施形態において、基板３１０はシリコン半導体基板、ガラス基板、プラスチック基板などで準備されることができる。
【００７１】
図１６を参照すると、活性層３４０の第２面積より広い第１面積を有するゲート電極３２０が基板３１０の上部に形成されることができる。それに、活性層３４０はゲート電極３２０に空間的に重なることができる。ゲート電極３２０はアルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、モリブデンタングステン（ＭｏＷ）等の金属または伝導性ポリマ等で形成されることができる。一実施形態において、ゲート電極３２０は基板３１０の上部に所定の金属を蒸着し、蒸着された金属をパターニングする方式で形成されることができる。この時、蒸着された金属は断層構造または多層構造を有することができる。一方、実施形態により、バッファ層（図示せず）が基板３１０とゲート電極３２０の間に形成されてこれらとの間でバッファ役割を遂行することができる。このような場合に、ゲート電極３２０はバッファ層（図示せず）の上部に所定の金属を蒸着し、蒸着された金属をパターニングする方式で形成されることができる。  
【００７２】
図１７を参照すると、ゲート絶縁膜３３０がゲート電極３２０をカバーするためにゲート電極３２０の上部に形成されることができる。ゲート絶縁膜３３０は、シリコン酸化物、シリコン窒化物などのような絶縁物質（例えば、ＳｉＯ２、ＳｉＮＸ、Ｇａ２Ｏ３等）で形成され、ゲート電極３２０と活性層３４０を互いに絶縁させることができる。一実施形態において、ゲート絶縁膜３３０はゲート電極３２０の中央領域に対応する位置に活性層３４０の第２面積より狭い第３面積を有する突出領域を含むことができる。突出領域は上部に突出してゲート絶縁膜３３０の上部に形成される活性層３４０の形態を決めることができる。その結果、活性層３４０は突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。一方、実施形態により、ゲート絶縁膜３３０の上部には酸化物系列の物質からなる界面安定層（図示せず）が形成されることもできる。
【００７３】
図１８を参照すると、活性層３４０がゲート絶縁膜３３０の上部に形成されることができる。上述のように、活性層３４０はゲート電極３２０に空間的に重なることができる。この時、活性層３４０の第２面積はゲート電極３２０の第１面積より狭く、ゲート絶縁膜３３０に形成される突出領域の第３面積より広いこともある。それに、活性層３４０はゲート絶縁膜３３０の突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。即ち、活性層３４０は中央領域、周辺領域、及びこれらの間に位置する段差領域を含むことができる。一般的に、活性層３４０はチャネル領域、ソース領域、及びドレーン領域を提供することができるが、前記中央領域はチャネル領域を含むことができ、前記周辺領域はソース領域とドレーン領域を含むことができる。  
【００７４】
一方、活性層３４０は酸化物系列の物質で形成されることができる。具体的に、活性層３４０はインジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ステニュム（Ｓｎ）のうち、少なくとも一つ以上を含む酸化物系列の物質で形成されることができ、前記酸化物系列の物質は、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、カドミウム（Ｃｄ）、炭素（Ｃ）、窒素（Ｎ）、リン（Ｐ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ルテニウム（Ｒｕ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、及びフッ素（Ｆ）のうち、少なくとも一つ以上をさらに含むことができる。例えば、活性層３４０は、ＺｎＯ、ＺｎＧａＯ、ＺｎＩｎＯ、ＺｎＳｎＯ、ＧａＩｎＺｎＯ、ＳｎＯ２、ＣｄＳｎＯ、ＧａＳｎＯ、ＴｉＳｎＯ、ＣｕＡｌＯ、ＳｒＣｕＯ、ＬａＣｕＯＳなどの酸化物系列の物質で形成されることができる。ただし、これは一つの例示であって、活性層３４０を形成するための酸化物系列の物質はこれらに限定されることではない。
【００７５】
一実施形態において、活性層３４０はゲート絶縁膜３３０の上部に前記酸化物系列の物質をスパッタ法、電子ビーム蒸着法、熱蒸着法、レーザー分子ビーム蒸着法、パルスレーザー蒸着法などのような物理的気相蒸着法で蒸着した後に、蒸着された酸化物系列の物質をパターニングする方式で形成することができる。この時、前記酸化物系列の物質は、電子キャリア濃度が１０１２／ｃｍ３〜１０１８／ｃｍ３であることができる。その結果、酸化物半導体薄膜トランジスタ３００は、オフ状態で漏洩電流が減少することができ、オン・オフ特性が改善されることができ、ピンチ−オフ状態で飽和電流及びスイッチング速度などが向上されることができる。
【００７６】
図１９を参照すると、ソース電極３６０とドレーン電極３７０が活性層３４０の上部に形成されることができる。この時、ソース電極３６０とドレーン電極３７０は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、モルリブデントンストン（ＭｏＷ）等の金属で形成されることができる。一実施形態において、ソース電極３６０とドレーン電極３７０は活性層３４０の上部に所定の金属を蒸着し、蒸着された金属をパターニングすることによって形成されることができる。この時、蒸着された金属は断層構造または多層構造を有することができ、ソース電極３６０とドレーン電極３７０が活性層３４０にコンタクトする面積は前記パターニング時に決定されることができる。従って、ソース電極３６０及びドレーン電極３７０は、各々活性層３４０のソース領域とドレーン領域にコンタクトすることができる。
【００７７】
図２０を参照すると、保護膜３８０は活性層３４０、ソース電極３６０、及びドレーン電極３７０をカバーするためにこれらの上部に形成されることができる。一実施形態において、保護膜３８０はシリコン酸化膜、シリコン窒化膜、有機絶縁膜などを所定厚さで蒸着する方式で形成することができる。上述のように、酸化物半導体薄膜トランジスタ３００は、ゲート電極３２０の第１面積が活性層３４０の第２面積より広いためゲート電極３２０に高電圧が印加されても簡単に劣化または破壊されず、ソース電極３６０とドレーン電極３７０が活性層３４０にコンタクトされる領域を狭く調節するのでゲート電極３２０と活性層３４０との間に発生する寄生キャパシタンスが減少されることができる。それに、酸化物半導体薄膜トランジスタ３００は高電圧に対する高耐久性と信頼性を有することができ、表示装置で高電圧が使われるゲートスキャン回路及びバックプレーンなどの基本構造として使われることができる。
【００７８】
図２１は本発明の実施形態に係る酸化物半導体薄膜トランジスタを備える表示装置のバックプレーンを示す図面である。
【００７９】
図２１を参照すると、表示装置のバックプレーン１０００は互いに交差するゲートラインＧＬとデータラインＤＬにより定義される所定領域に複数のピクセル（Ｐ１、Ｐ２）を備えることができる。この時、ピクセル（Ｐ１、Ｐ２）の各々はスイッチング素子、液晶キャパシタ、及びストレージキャパシタを含むことができるが、スイッチング素子として酸化物半導体薄膜トランジスタＴＦＴが使われることができる。
【００８０】
酸化物半導体薄膜トランジスタＴＦＴは下部表示板に備わることができ、ゲートラインＧＬ、データラインＤＬ、及び液晶キャパシタに接続されることができる。それに、酸化物半導体薄膜トランジスタＴＦＴはゲートラインＧＬから供給されるゲート信号に応じてデータラインＤＬから供給されるデータ信号を液晶キャパシタに供給することができる。具体的に、酸化物半導体薄膜トランジスタＴＦＴはゲート電極を通じてゲートラインＧＬに接続されることができ、ソース電極を通じてデータラインＤＬに接続されることができ、ドレーン電極を通じて液晶キャパシタに接続されることができる。一般的に、液晶キャパシタはピクセル電極に印加されるデータ信号と共通電極に印加される共通電圧の電位差で充電されて、このような充電電圧に基づいて液晶層の光透過率を調節することができる。このために、液晶キャパシタは下部表示板に備わったピクセル電極と上部表示板に備わった共通電極を含むことができ、ピクセル電極と共通電極との間には液晶層を含むことができる。ただし、図２１では液晶キャパシタとして酸化物半導体薄膜トランジスタＴＦＴに接続されたピクセル電極のみが示されている。  
【００８１】
図２１に示したように、酸化物半導体薄膜トランジスタＴＦＴは下部ゲート構造（特に、逆スタガード構造）で製造され、基板、ゲート電極、ゲート絶縁膜、活性層、ソース電極、ドレーン電極、及び保護膜を含むか、または、基板、ゲート電極、ゲート絶縁膜、活性層、エッチストッパ層、ソース電極、ドレーン電極、及び保護膜を含むことができる。ただし、これに対しては上述したことがあるので、重複する説明は省略する。上述のように、酸化物半導体薄膜トランジスタＴＦＴは、ゲート電極の第１面積が活性層の第２面積より広くてゲート電極に高電圧が印加されても簡単に劣化または破壊されない場合もある。また、酸化物半導体薄膜トランジスタＴＦＴは、エッチストッパ層またはソース電極とドレーン電極のパターニングによって、ソース電極とドレーン電極が活性層にコンタクトする領域を狭いためゲート電極と活性層との間に発生する寄生キャパシタンスが減少することができる。
【００８２】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００８３】
本発明は表示装置及びそれを含む電子機器に適用することができる。例えば、本発明はコンピュータモニタ、テレビ、ノートパソコン、デジタルカメラ、携帯電話、スマートフォン、ＰＤＡ（ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔｓ）、ＰＭＰ（ｐｏｒｔａｂｌｅ  ｍｕｌｔｉｍｅｄｉａ  ｐｌａｙｅｒ）、ＭＰ３プレーヤー、車両用ナビゲーション、ビデオフォンなどに適用することができる。
【符号の説明】
【００８４】
１００  酸化物半導体薄膜トランジスタ
１１０  基板
１２０  ゲート電極
１３０  ゲート絶縁膜
１４０  活性層
１５０  エッチストッパ層
１６０  ソース電極
１７０  ドレーン電極
１８０  保護膜
【図１】
2012109516.tif 000003
【図２】
2012109516.tif 000004
【図３】
2012109516.tif 000005
【図４】
2012109516.tif 000006
【図５】
2012109516.tif 000007
【図６】
2012109516.tif 000008
【図７】
2012109516.tif 000009
【図８】
2012109516.tif 000010
【図９】
2012109516.tif 000011
【図１０】
2012109516.tif 000012
【図１３】
2012109516.tif 000013
【図１４】
2012109516.tif 000014
【図１５】
2012109516.tif 000015
【図１６】
2012109516.tif 000016
【図１７】
2012109516.tif 000017
【図１８】
2012109516.tif 000018
【図１９】
2012109516.tif 000019
【図２０】
2012109516.tif 000020
【図２１】
2012109516.tif 000021
【図１１】
2012109516.tif 000022
【図１２】
2012109516.tif 000023