(57)【要約】【課題】書き込み電圧を大きくせずに高輝度が確保され、かつ、低損失なパッシブマトリクス型の表示装置及びその駆動方法を提供する。【解決手段】マトリクス状に配置された複数の発光画素を有する表示装置１であって、走査線ＳＣ１と、発光制御線ＳＳ１と、データ線ＤＴ１とを備え、画素１０Ａは、アノードがデータ線ＤＴ１に接続されたダイオード１１Ａと、第１容量電極がダイオード１１Ａのカソードに接続され、第２容量電極が走査線ＳＣ１に接続され、データ線ＤＴ１から印加されたデータ電圧を保持するコンデンサ１２Ａと、アノードが第１容量電極に接続され、カソードが発光制御線に接続され、コンデンサで保持されたデータ電圧に対応した電流が流れることにより発光する有機ＥＬ素子１３Ａとを備える。【選択図】図２
2012255900.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の発光画素を有する表示装置であって、
発光画素行ごとに配置された第１走査線と、
発光画素行ごとに配置された、前記第１走査線と異なる第２走査線と、
発光画素列ごとに配置されたデータ線とを備え、
前記複数の発光画素のそれぞれは、
第１電極と第２電極とを有し、前記第１電極が前記データ線に接続され、前記第１電極から前記第２電極への方向のみに電流を流す単方向制御素子と、
第１容量電極と第２容量電極とを有し、前記第１容量電極が前記第２電極に接続され、前記第２容量電極が前記第１走査線に接続され、前記データ線から印加されたデータ電圧を保持する保持容量素子と、
第１発光電極と第２発光電極とを有し、前記第１発光電極が前記第１容量電極に接続され、前記第２発光電極が前記第２走査線に接続された電流駆動型の発光素子とを備える
表示装置。
【請求項２】
前記単方向制御素子は、ダイオード素子である
請求項１に記載の表示装置。
【請求項３】
前記第２走査線の抵抗率は、前記第１走査線の抵抗率よりも高い
請求項１に記載の表示装置。
【請求項４】
さらに、
前記第２容量電極の電位と前記第２発光電極の電位とを、それぞれ、前記第１走査線及び前記第２走査線を介して、独立に制御する走査線制御部を備える
請求項１に記載の表示装置。
【請求項５】
前記走査線制御部は、
前記保持容量素子に前記データ電圧を書き込む場合には、前記第１走査線の電位を基準電位に設定し、
前記発光素子に前記保持容量素子からの放電電流を流して前記発光素子を発光させる場合には、前記第１走査線の電位を、前記基準電位に対して前記発光素子の閾値電圧よりも小さい電圧分だけ高い電位に設定し、かつ、前記第２走査線の電位を、前記基準電位に設定する
請求項４に記載の表示装置。
【請求項６】
前記保持容量素子に前記データ電圧を書き込む場合には、前記データ線の電位を制御するデータ線制御部及び前記走査線制御部は、前記データ線、前記単方向制御素子、前記保持容量素子、前記第１走査線という第１信号経路で電流を流し、
前記発光素子を発光させる場合には、前記走査線制御部は、前記保持容量素子、前記発光素子、前記第２走査線という第２信号経路で電流を流し、
前記第１信号経路の抵抗成分は、前記第２信号経路の抵抗成分よりも低い
請求項５に記載の表示装置。
【請求項７】
前記保持容量素子に前記データ電圧を書き込む時間は、前記保持容量素子が前記データ電圧に対応する電荷を放電する時間よりも短い
請求項４に記載の表示装置。
【請求項８】
前記発光素子を発光させる場合に前記第１走査線に設定される電位と前記基準電位との電位差は、前記データ電圧の最大値以上である
請求項５に記載の表示装置。
【請求項９】
前記発光素子は、有機ＥＬ素子である
請求項１〜８のうちいずれか１項に記載の表示装置。
【請求項１０】
前記発光素子は、無機ＥＬ素子である
請求項１〜８のうちいずれか１項に記載の表示装置。
【請求項１１】
マトリクス状に配置された複数の発光画素を有する表示部と、発光画素行ごとに配置された第１走査線と、発光画素行ごとに配置された、前記第１走査線と異なる第２走査線と、発光画素列ごとに配置されたデータ線とを備え、
前記複数の発光画素のそれぞれが、
第１電極と第２電極とを有し、前記第１電極が前記データ線に接続され、前記第１電極から前記第２電極への方向のみに電流を流す単方向制御素子と、
第１容量電極と第２容量電極とを有し、前記第１容量電極が前記第２電極に接続され、前記第２容量電極が前記第１走査線に接続された保持容量素子と、
第１発光電極と第２発光電極とを有し、前記第１発光電極が前記第１容量電極に接続され、前記第２発光電極が前記第２走査線に接続された電流駆動型の発光素子とを有する、表示装置の駆動方法であって、
前記第１走査線の電位を基準電位に設定することにより、前記保持容量素子にデータ電圧を書き込む書き込みステップと、
前記書き込みステップの後、前記第１走査線の電位を、前記基準電位に対して前記発光素子の閾値電圧よりも小さい電圧分だけ高い電位に設定し、かつ、前記第２走査線の電位を前記基準電位に設定することにより、前記発光素子に前記保持容量素子からの放電電流を流して前記発光素子を発光させる発光ステップとを含む
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその駆動方法に関し、特に、画素毎にトランジスタを設けず画素の発光を制御するパッシブマトリクス型表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
有機及び無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、又はＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）等のような発光素子をアレイ状に組み合わせ、ドットマトリクスにより文字表示を行うディスプレイは、テレビ、携帯端末等に広く利用されている。特に、自発光素子を用いたこれらのディスプレイは、液晶を用いたディスプレイと異なり、照明のためのバックライトを必要としない、視野角が広い、応答速度が速い等の特徴を有し、注目を集めている。中でも、低温ポリシリコン等による薄膜トランジスタとこれらの発光素子とを組み合わせたアクティブマトリクス型と呼ばれるディスプレイは、高輝度、高コントラスト、高精細等の優位性を持っており近年注目されている。
【０００３】
一般的に、コンピュータの端末、パソコンのモニタ、テレビ等の動画表示を行うためには、各画素の輝度が変化する階調表示が出来ることが必要不可欠である。階調表示方法としては、アナログ階調制御方式が用いられている。
【０００４】
図８は、アナログ階調制御方式による従来の電流駆動型表示パネルの構成の一例を示す回路ブロック図である。同図に記載された電流駆動型表示パネル５００は、マトリクス状に配置された複数の画素５２０と、画素列ごとに配置された複数のデータ線５０１と、画素列ごとに配置された複数のラッチ５１１及びＤ／Ａコンバータ５１２と、画素行ごとに配置された複数の走査線５０２と、ラッチ５１１及びＤ／Ａコンバータ５１２を介してデータ線５０１に接続されたフレームメモリ５１０と、走査線５０２に接続されたゲートドライバ５１３とを備える。画素５２０は、データ電圧の画素５２０への書き込みを制御するスイッチ５１４と、保持容量５１５と、データ電圧を発光電流に変換するＰチャネル薄膜トランジスタ５１６と、発光素子５１７とを有する。
【０００５】
フレームメモリ５１０からのＮビットのディジタル階調データＤ０〜ＤＮ−１は、一旦ラッチ５１１に保持された後、Ｄ／Ａコンバータ５１２によりアナログ電圧値に変換され、データ線５０１に伝達される。選択期間では、ゲートドライバ５１３によりスイッチ５１４がＯＮとなり、データ線５０１のアナログ電圧値はＰチャネル薄膜トランジスタ５１６のゲートに印加される。これにより、Ｐチャネル薄膜トランジスタ５１６のゲート−ソース間には、（アナログ電圧値−電源電圧（ＶＤＤ））の電圧がかかる。その結果、データ線５０１のアナログ電圧値はＰチャネル薄膜トランジスタ５１６により電圧電流変換され、発光素子５１７には当該アナログ電圧値に応じた一定の電流値が流れ、発光素子５１７が発光する。また非選択期間では、スイッチ５１４がＯＦＦとなるが、保持容量５１５によりデータ線５０１のアナログ電圧値が保持されているので、Ｐチャネル薄膜トランジスタ５１６のゲート−ソース間には上記電圧が印加され続け、非選択期間においても発光素子５１７には一定の電流が流れ続け、発光は持続される（特許文献１）。
【０００６】
以上は、アクティブマトリクス構造のディスプレイ駆動装置であるが、パネル内部に薄膜トランジスタを用いるため、特に大型のディスプレイ装置を作成する際に薄膜トランジスタの電気特性を均一に保つことは困難であるとともに、電気特性の優れる薄膜トランジスタの作成に高いコストが必要となる。
【０００７】
そこで、構造が簡単で、安価かつ電気特性のばらつく薄膜トランジスタを用いないパッシブマトリクス方式で大型化可能なディスプレイ装置が提案されている（特許文献２）。
【０００８】
図９は、従来のパッシブマトリクス型表示装置の回路構成を示す回路ブロック図である。同図に記載されたパッシブマトリクス型表示装置６００は、画素列ごとに配置されたデータ線６１１と、画素行ごとに配置された走査線６１２と、複数の発光画素とを備え、複数の発光画素のそれぞれは、電流逆流防止用のダイオード６１３と、有機ＥＬ素子６１４と、電荷蓄積用のコンデンサ６１５とを備える。この構成において、パッシブマトリクス型表示装置６００は、例えば、走査線６１２を選択してＬＯＷ電位とすることで、データ線６１１からデータ電圧をコンデンサ６１５に保持させるとともに、有機ＥＬ素子６１４に当該データ電圧に応じたデータ電流を流して有機ＥＬ素子６１４を発光させる。また、走査線６１２が非選択でＨＩＧＨ電位である場合には、ダイオード６１３の配置によりコンデンサ６１５に充電された電荷がデータ線６１１へ流出することが防止され、当該電荷が有機ＥＬ素子６１４へ向けて放電されることにより発光が持続される。
【０００９】
これにより、パッシブマトリクス型表示装置６００は、表示パネル内に薄膜トランジスタを配置することなく、非選択期間でも発光を持続できるので、低コストで高輝度化及び大面積化が可能であるとしている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００３−９９０００号公報
【特許文献２】特開２０００−２１５６９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、前述したパッシブマトリクス型表示装置では、有機ＥＬ素子６１４の閾値電圧を考慮したデータ電圧を設定する必要がある。つまり、有機ＥＬ素子６１４の閾値電圧分だけデータ電圧を大きく設定しなければならない。そうすると、コンデンサ６１５の両端に印加する電位差Ｖが大きくなり、ＣＶ２（Ｃ：静電容量）で表される静電エネルギーロスが増大し、表示効率が低下する。静電エネルギーロスを小さくするために発光時間を短くすると発光輝度が低下する。つまり、高輝度で、かつ、エネルギーロスの少ないパッシブマトリクス方式の表示装置が実現されない。
【００１２】
さらに、データ電圧を大きく設定すると、コンデンサ６１５へのデータ電圧の書き込み時間が長くなる。このため、ライン数の多い、例えば４ｋ×２ｋの解像度の高精細ディスプレイの実現が困難となる。
【００１３】
本発明は、上記課題に鑑みてなされたものであり、保持容量素子の両端に印加する電位差を大きくせずに高輝度が確保され、かつ、低損失なパッシブマトリクス型の表示装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明の一態様に係る表示装置は、マトリクス状に配置された複数の発光画素を有する表示装置であって、発光画素行ごとに配置された第１走査線と、発光画素行ごとに配置された、前記第１走査線と異なる第２走査線と、発光画素列ごとに配置されたデータ線とを備え、前記複数の発光画素のそれぞれは、第１電極と第２電極とを有し、前記第１電極が前記データ線に接続され、前記第１電極から前記第２電極への方向のみに電流を流す単方向制御素子と、第１容量電極と第２容量電極とを有し、前記第１容量電極が前記第２電極に接続され、前記第２容量電極が前記第１走査線に接続され、前記データ線から印加されたデータ電圧を保持する保持容量素子と、第１発光電極と第２発光電極とを有し、前記第１発光電極が前記第１容量電極に接続され、前記第２発光電極が前記第２走査線に接続された電流駆動型の発光素子とを備えることを特徴とする。
【００１５】
上記構成によれば、発光素子の発光開始電圧である閾値電圧を考慮しないデータ電圧を保持容量素子に保持させることが可能となる。これにより、階調表現に必要な最小量の電荷を保持容量素子に充電すれば良いため、データ電圧を小さく設定できる。よって、静電エネルギーロスに起因した無効電力を大幅に低減することができる。
【００１６】
また、前記単方向制御素子は、ダイオード素子であってもよい。
【００１７】
これにより、薄膜トランジスタの製造プロセスを用いる必要がないので、安価かつ電気特性のばらつきの小さい画素回路が実現され、表示パネルの大型化にも有利である。
【００１８】
また、前記第２走査線の抵抗率は、前記第１走査線の抵抗率よりも高いことが好ましい。
【００１９】
この構成によれば、保持容量素子からの放電経路を構成する第２走査線の抵抗率が、保持容量素子への充電経路を構成する第１走査線の抵抗率よりも高いので、各経路の抵抗及び容量からなる時定数により決定されるデータ電圧の書き込み期間を相対的に短くし発光期間を長くすることができる。よって、高精細な表示パネルを提供でき、また、有機ＥＬ素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。
【００２０】
また、さらに、前記第２容量電極の電位と前記第２発光電極の電位とを、それぞれ、前記第１走査線及び前記第２走査線を介して、独立に制御する走査線制御部を備えてもよい。
【００２１】
これにより、保持容量素子に接続された第１走査線と発光素子に接続された第２走査線とを排他的に制御することにより、保持容量素子へのデータ電圧書き込み動作と、保持容量素子からの放電動作とを独立に制御できる。
【００２２】
また、前記走査線制御部は、前記保持容量素子に前記データ電圧を書き込む場合には、前記第１走査線の電位を基準電位に設定し、前記発光素子に前記保持容量素子からの放電電流を流して前記発光素子を発光させる場合には、前記第１走査線の電位を、前記基準電位に対して前記発光素子の閾値電圧よりも小さい電圧分だけ高い電位に設定し、かつ、前記第２走査線の電位を、前記基準電位に設定することが好ましい。
【００２３】
これにより、発光素子の発光開始電圧である閾値電圧を考慮しないデータ電圧をコンデンサに保持できる。このため、階調表現に必要な量の電荷を保持容量素子に充電すれば良いため、データ電圧を小さく設定できる。よって、無効電力を大幅に低減することができる。
【００２４】
また、保持容量素子に接続された第１走査線と発光素子に接続された第２走査線とを排他的に制御することにより、コンデンサへのデータ電圧書き込み動作と、コンデンサからの放電動作とを独立に制御できる。これにより、書き込み期間を短縮化し発光期間を長期間化することが可能となるので、高精細な表示パネルを提供でき、また、有機ＥＬ素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。
【００２５】
また、前記保持容量素子に前記データ電圧を書き込む場合には、前記データ線の電位を制御するデータ線制御部及び前記走査線制御部は、前記データ線、前記単方向制御素子、前記保持容量素子、前記第１走査線という第１信号経路で電流を流し、前記発光素子を発光させる場合には、前記走査線制御部は、前記保持容量素子、前記発光素子、前記第２走査線という第２信号経路で電流を流し、前記第１信号経路の抵抗成分は、前記第２信号経路の抵抗成分よりも低いことが好ましい。
【００２６】
また、前記保持容量素子に前記データ電圧を書き込む時間は、前記保持容量素子が前記データ電圧に対応する電荷を放電する時間よりも短いことが好ましい。
【００２７】
これにより、書き込み期間を短く設定し発光期間を長く設定できるので高精細な表示パネルを提供できる。また、発光期間における時定数を長くすることで、有機ＥＬ素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。
【００２８】
また、前記発光素子を発光させる場合に前記第１走査線に設定される電位と前記基準電位との電位差は、前記データ電圧の最大値以上であることが好ましい。
【００２９】
これにより、発光動作させている画素行の第１走査線には、データ電圧の最大値以上の電圧が印加されているので、当該画素行の保持容量素子への充電動作は起こらず、データ電圧の書き込み動作をさせている画素行のみに対して、保持容量素子の充電動作を実行することが可能となる。
【００３０】
また、前記発光素子は、有機ＥＬ素子であってもよい。
【００３１】
また、前記発光素子は、無機ＥＬ素子であってもよい。
【００３２】
また、本発明は、このような特徴的な手段を備える表示装置として実現することができるだけでなく、表示装置に含まれる特徴的な手段をステップとする表示装置の駆動方法として実現することができる。
【発明の効果】
【００３３】
本発明の表示装置及びその駆動方法によれば、階調表現に必要な量の電荷を充電すれば良いため、データ電圧を小さく設定できる。よって、無効電力を大幅に低減することができる。その結果、ディスプレイの消費電力を大幅に低減することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態に係る表示装置の機能ブロック図である。
【図２】本発明の実施の形態に係る表示装置が有する画素部の回路構成図である。
【図３】本発明の実施の形態に係る表示装置が有する走査線制御回路の内部回路図である。
【図４】本発明の実施の形態に係る表示装置が有する発光線制御回路の内部回路図である。
【図５】本発明の実施の形態に係る表示装置が有するデータ線制御回路の内部回路図である。
【図６】本発明の実施の形態１に係る表示装置の駆動タイミングチャートである。
【図７Ａ】本発明の表示装置が有する画素への書き込み動作を説明する状態遷移図である。
【図７Ｂ】本発明の表示装置が有する画素への発光動作を説明する状態遷移図である。
【図８】アナログ階調制御方式による従来の電流駆動型表示パネルの構成の一例を示す回路ブロック図である。
【図９】従来のパッシブマトリクス型表示装置の回路構成を示す回路ブロック図である。
【発明を実施するための形態】
【００３５】
以下、本発明を実施するための形態について、図面を参照しながら説明する。
【００３６】
＜表示装置の構成＞
図１は、本発明の実施の形態に係る表示装置の機能ブロック図である。同図に記載された表示装置１は、ライン選択信号処理回路２と、データ線制御回路３と、走査線制御回路４と、発光線制御回路５と、画素部１０とを備える。
【００３７】
ライン選択信号処理回路２は、入力された映像信号に応じて、画素部１０の画素ごとに発光させる階調を割り当て、データ線制御回路３、走査線制御回路４及び発光線制御回路５に制御信号を出力する。
【００３８】
走査線制御回路４は画素部１０に走査電圧を印加し、データ線制御回路３は画素部１０にデータ電圧を印加し、発光線制御回路５は基準電位（ＧＮＤ）に対応する発光制御電圧を印加する。以下、上述した表示装置１の構成要素について詳細に説明する。
【００３９】
＜画素部の構成＞
図２は、本発明の実施の形態に係る表示装置が有する画素部の回路構成図である。画素部１０は、ディスプレイの画素数（ｍ×ｎ）に応じてマトリクス状に配置された複数の発光画素が配置された表示部である。図２には、画素部１０の一部である、隣接する９つの発光画素の回路構成が示されている。図２に記載された画素部１０は、隣接する９つの発光画素と、画素列ごとに配置されたデータ線ＤＴ１、ＤＴ２及びＤＴ３と、画素行ごとに配置された走査線ＳＣ１、ＳＣ２及びＳＣ３と、発光制御線ＳＳ１、ＳＳ２及びＳＳ３とを備える。
【００４０】
また、表示部である画素部１０が有する発光画素は、全て同じ回路構成となっており、例えば、図２に記載された画素１０Ａは、有機ＥＬ素子１３Ａと、ダイオード１１Ａと、コンデンサ１２Ａとを備える発光画素である。また、画素１０Ｄは、有機ＥＬ素子１３Ｄと、ダイオード１１Ｄと、コンデンサ１２Ｄとを備える発光画素である。ここで、画素１０Ａの各構成要素及びそれらの接続状態を説明する。
【００４１】
ダイオード１１Ａは、アノードである第１電極及びカソードである第２電極を有し、第１電極がデータ線ＤＴ１に接続され、第１電極から第２電極への方向のみに電流を流す単方向制御素子である。
【００４２】
コンデンサ１２Ａは、第１容量電極及び第２容量電極を有し、第１容量電極がダイオード１１Ａの第２電極に接続され、第２容量電極が走査線ＳＣ１に接続され、データ線ＤＴ１から印加されたデータ電圧に対応した電荷を、ダイオード１１Ａを介して蓄積する保持容量素子である。また、コンデンサ１２Ａは、蓄積された電荷を、有機ＥＬ素子１３Ａを介して発光制御線ＳＳ１へ放電する。
【００４３】
有機ＥＬ素子１３Ａは、アノードである第１発光電極及びカソードである第２発光電極を有し、第１発光電極がコンデンサ１２Ａの第１容量電極に接続され、第２発光電極が発光制御線ＳＳ１に接続され、コンデンサ１２Ａで保持されたデータ電圧に対応した電流が流れることにより発光する電流駆動型の発光素子である。
【００４４】
走査線ＳＣ１は、１行目の画素行に配置され、走査線制御回路４から供給された正電圧パルス及び接地電圧パルスを、コンデンサ１２Ａの第２容量電極に印加する。走査線ＳＣ１〜ＳＣｎは、表示部を画素行ごとに走査する第１走査線に相当する。
【００４５】
発光制御線ＳＳ１は、１行目の画素行に配置され、発光線制御回路５から供給された接地電圧パルスを、有機ＥＬ素子１３Ａの第２発光電極に印加する。発光制御線ＳＳ１〜ＳＳｎは、表示部を画素行ごとに走査する第２走査線に相当する。
【００４６】
データ線ＤＴ１は、１行目の画素列に配置され、データ線制御回路３から供給されたデータ電圧を、ダイオード１１Ａの第１電極に印加する。
【００４７】
上記回路構成により、データ線ＤＴ１が外部信号に連動したある階調のレベル（Ｖ１）となり、走査線ＳＣ１が基準電位であるＬＯＷレベル（ＧＮＤ）となることで、コンデンサ１２Ａにはデータ線ＤＴ１から供給された電荷が蓄積される。その後、走査線ＳＣ１がＨＩＧＨレベル（非選択電圧Ｖｆ）となることで、有機ＥＬ素子１３Ａのアノード電位が、Ｖ１＋Ｖｆとなり、有機ＥＬ素子１３Ａの発光開始電圧を超えることで、コンデンサ１２Ａから有機ＥＬ素子１３Ａへ向かって所定の期間放電電流が流れる。この所定の期間は、放電経路におけるインピーダンスの大きさとコンデンサ１２Ａの容量値との積により調整可能である。つまり、走査線ＳＣ１のＨＩＧＨレベルと発光制御線ＳＳ１のＬＯＷレベルとが排他的に印加されることにより、コンデンサ１２Ａの充放電が繰り返され、有機ＥＬ素子１３Ａの発光が連続的に行われる。
【００４８】
なお、非選択電圧Ｖｆとは、有機ＥＬ素子１３Ａの閾値電圧よりも小さい電圧である。また、有機ＥＬ素子の閾値電圧とは、当該有機ＥＬ素子の発光開始電圧である。
【００４９】
なお、本実施の形態では、発光素子として有機ＥＬ素子を用いているが、当該発光素子は電流駆動型の発光素子であればよく、例えば、無機ＥＬ素子であってもよい。
【００５０】
＜走査線制御回路＞
次に、走査線制御回路４の構成について説明する。走査線制御回路４は、ライン選択信号処理回路２からの制御信号により、書き込み期間において発光画素行を選択するための走査信号を、走査線を介して画素部に出力する走査線制御部である。以下、画素１０Ａとの関係を中心に説明する。
【００５１】
走査線制御回路４は、コンデンサ１２Ａにデータ電圧を書き込む場合には、走査線ＳＣ１の電位を接地電位に設定する。また、走査線制御回路４は、有機ＥＬ素子１３Ａにコンデンサ１２Ａからの放電電流を流して有機ＥＬ素子１３Ａを発光させる場合には、走査線ＳＣ１の電位を有機ＥＬ素子１３Ａの閾値電圧よりも小さい電圧Ｖｆだけ高い電位に設定する。なお、この場合には、走査線ＳＣ１の電位をＶｆに設定すると同時に、発光線制御回路５は、発光制御線ＳＳ１の電位を接地電位に設定する。これにより、発光期間において、有機ＥＬ素子１３Ａにはデータ電圧に応じた所望の電流が流れる。
【００５２】
図３は、本発明の実施の形態に係る表示装置が有する走査線制御回路の内部回路図である。走査線制御回路４は、画素行ごとに配置された走査線ＳＣ１〜ＳＣｎに、それぞれ非選択電圧Ｖｆまたは走査信号であるＧＮＤ電圧パルスを供給するための２つのスイッチをライン毎に配置した回路構成となっている。画素行数がｎである場合には、走査線制御回路４は、ｎ本の走査線ＳＣ１〜ＳＣｎを介して画素部１０に接続されている。各走査線には、走査線制御回路４の信号に応じて、任意の順序で１ライン毎に走査線ＳＣ１〜ＳＣｎに非選択電圧ＶｆまたはＧＮＤ電圧パルスを供給することが可能である。もちろん、走査線ＳＣ１、ＳＣ２、・・・ＳＣｎという様に、行順次に走査電圧を印加することも可能であり、あるいは、全ての走査線に対し同時に非選択電圧ＶｆまたはＧＮＤ電圧パルスを供給することも可能である。非選択電圧またはＧＮＤ電圧パルスを印加するタイミングについては、後述する。
【００５３】
図３に記載された回路において、例えば、走査線ＳＣ１にＧＮＤ電圧を印加し、その他の走査線に非選択電圧Ｖｆを印加する場合には、走査線制御回路４は、スイッチＳＷ４１Ｂ及びスイッチＳＷ４２Ａ、ＳＷ４３Ａ、・・・ＳＷ４ｎＡをＯＮ状態とし、スイッチＳＷ４１Ａ及びスイッチＳＷ４２Ｂ、ＳＷ４３Ｂ、・・・ＳＷ４ｎＢをＯＦＦ状態とする。
【００５４】
＜発光線制御回路＞
次に、発光線制御回路５の構成について説明する。発光線制御回路５は、ライン選択信号処理回路２からの制御信号により、発光期間において、選択された発光画素行に属する発光画素を発光させるための発光制御信号を、発光制御線を介して画素部に出力する走査線制御部である。以下、画素１０Ａとの関係について説明する。
【００５５】
図４は、本発明の実施の形態に係る表示装置が有する発光線制御回路の内部回路図である。発光線制御回路５は、ライン毎に独立に、基準電位である接地電位を供給するか否かを切り替えるスイッチを持ち、ライン選択信号処理回路２からの制御信号により、発光期間において発光制御線ＳＳ１に接地電位を供給する。これにより、画素１０Ａに供給されたコンデンサ１２Ａの電荷が有機ＥＬ素子１３Ａを経由して放電する。
【００５６】
＜データ線制御回路＞
次に、データ線制御回路３について、画素１０Ａとの関係を中心に説明する。データ線制御回路３は、ライン選択信号処理回路２からの制御信号により、書き込み期間において走査線制御回路４から出力される走査信号に同期して、映像信号に対応したデータ信号を、データ線ＤＴ１を介してコンデンサ１２Ａに出力する。
【００５７】
図５は、本発明の実施の形態に係る表示装置が有するデータ線制御回路の内部回路図である。データ線制御回路３も走査線制御回路４とほぼ同様の回路構成である。データ線制御回路３は、映像信号に応じた駆動信号により、画素部１０の解像度に応じた画素列数ｍ本のデータ線を同時に制御可能とするためのメモリ機能を有している。
【００５８】
なお、図５に示された回路構成では、スイッチＶＨがオン状態となっている時間幅を制御することによりコンデンサ１２Ａに蓄積される電荷量を変化させることで、画素１０Ａに供給すべきデータ電圧が設定されている。しかし、本発明の表示装置１の有するデータ線制御回路３は、電源電圧ＶＤＴの印加時間を制御する構成でなくとも、電源電圧ＶＤＴからの出力電圧の大きさを制御することによりデータ電圧の大きさを設定する構成であってもよい。
【００５９】
＜ライン選択信号処理回路＞
ライン選択信号処理回路２は、発光線制御回路５の接地電圧パルスと走査線制御回路４の接地電圧パルスとを排他的に繰り返し出力させることにより、有機ＥＬ素子の発光輝度を制御する制御部として機能する。
【００６０】
＜表示装置の動作＞
以下、図２、図６、図７Ａ及び図７Ｂを用いて、表示装置１の動作について述べる。
【００６１】
図６は、本発明の実施の形態に係る表示装置の駆動タイミングチャートである。
【００６２】
［書込み期間］
書き込み期間における表示装置１は、入力された映像信号に基づき、各画素の有するコンデンサの初期電圧値を調整する。このため、走査線制御回路４は、走査線ごとに、非選択電圧Ｖｆまたは、選択電圧であるＧＮＤ電圧パルスを印加する。これにより、選択された走査線が接続された画素行に属する画素に対して、対応するデータ線からのデータ電圧が印加され、コンデンサの初期電圧値が制御される。このとき、初期電圧値は、データ線制御回路３の電圧に対し、ある時定数の遅れをもって上昇する。このときの時定数は書き込み期間に形成される信号経路における、抵抗成分とキャパシタ容量の積で表される。よって、データ線制御回路３が印加する電圧値と印加時間の関係式より、実際に初期電圧値を設定することが可能となる。上述した書き込み動作は、走査線の電位を基準電位に設定することにより、コンデンサにデータ電圧を書き込む書き込みステップに相当する。
【００６３】
図６の駆動タイミングチャートは、例として、走査線ＳＣ１より行順次に走査した場合の、走査線ＳＣ１に接続された画素行に属する画素１０Ａ、及び、走査線ＳＣ２に接続された画素行に属する画素１０Ｄについての動作を表している。同図において、Ｖ＿１２Ａは、コンデンサ１２Ａの第１容量電極の電位を表し、Ｉ＿１３Ａは、有機ＥＬ素子１３Ａの第１発光電極から第２発光電極へ流れる電流を表し、Ｖ＿ＳＣ１は、走査線ＳＣ１の電位を表し、Ｖ＿ＳＳ１は、発光制御線ＳＳ１の電位を表し、Ｖ＿ＤＴ１は、データ線ＤＴ１の電位を表す。また、同様に、Ｖ＿１２Ｄは、コンデンサ１２Ｄの第１容量電極の電位を表し、Ｉ＿１３Ｄは、有機ＥＬ素子１３Ｄの第１発光電極から第２発光電極へ流れる電流を表し、Ｖ＿ＳＣ２は、走査線ＳＣ２の電位を表し、Ｖ＿ＳＳ２は、発光制御線ＳＳ２の電位を表し、Ｖ＿ＤＴ２は、データ線ＤＴ２の電位を表す。
【００６４】
また、ライン選択信号処理回路２による処理により、図６におけるフィールド期間（ｔ０〜ｔ３）は、画素１０Ａの発光期間であり、図６におけるフィールド期間（ｔ３〜ｔ６）は、画素１０Ａの非発光期間であるものと仮定している。また、画素１０Ａの属する画素行の次画素行に属する画素１０Ｄの発光期間（ｔ１〜ｔ４）及び非発光期間（ｔ４〜ｔ７）は、それぞれ、画素１０Ａの発光期間及び非発光期間に対して、期間（ｔ０〜ｔ１：１６μｓｅｃ）分だけ遅れた期間となる。
【００６５】
時刻ｔ０〜時刻ｔ１、時刻ｔ３〜時刻ｔ４、及び、時刻ｔ６〜時刻ｔ７では、走査線制御回路４は、走査線ＳＣ１に対し、走査信号である接地電圧を供給し、それ以外の非選択の走査線に非選択電圧Ｖｆを供給する。
【００６６】
まず、時刻ｔ０において、走査線制御回路４は、走査線ＳＣ１に接地電圧パルスを供給し、その他の走査線には、非選択電圧Ｖｆを供給する。
【００６７】
次に、時刻ｔ０〜ｔ１における所定の時刻において、データ線制御回路３は、データ線ＤＴ１の電圧をＶＤＴとする。
【００６８】
次に、時刻ｔ１において、走査線ＳＣ１及びデータ線ＤＴ１が接続された画素１０ＡのＶ＿１２Ａは、Ｖ１となる。上記所定の時刻から時刻ｔ１の間に、データ線ＤＴ１からコンデンサ１２ＡへＶＤＴが印加されることにより、上記所定の時刻から時刻ｔ１の期間に相当する電荷がコンデンサ１２Ａに蓄積される。これに対し、次フレームの発光期間では、時刻ｔ６から時刻ｔ７の間、データ線ＤＴ１からコンデンサ１２ＡへＶＤＴが印加されることにより、時刻ｔ６から時刻ｔ７の期間に相当する電荷がコンデンサ１２Ａに蓄積される。データ線制御回路３は、書き込み期間（１６μｓｅｃ）におけるコンデンサへのＶＤＴの印加時間を制御することにより、フレームごと及び画素ごとのデータ電圧を設定する。
【００６９】
なお、書き込み動作の開始タイミングは、時刻ｔ０で開始する方法と、本実施の形態のように時刻ｔ１で終了する方法がある。ここで、書き込み電位が低い場合には、当該電位の経時的低下を考慮すると、時刻ｔ１で書き込みが終了するタイミングの方が、書込み完了から発光に移行する時間間隔が少ないため適している。
【００７０】
また、時刻ｔ３〜時刻ｔ４において、データ線制御回路３は、データ線ＤＴ１の電圧を接地電圧とする。よって、画素１０ＡのＶ＿１２ＡはＧＮＤとなり、画素１０Ａは、時刻ｔ４〜時刻ｔ６の間オフ状態（黒表示）となる。
【００７１】
以上の時刻ｔ０〜時刻ｔ１、時刻ｔ３〜時刻ｔ４、及び、時刻ｔ６〜時刻ｔ７において、画素１０Ａの属する画素行に対する書き込み動作が実行される。
【００７２】
次に、走査線制御回路４による、次の画素行に対する書き込み動作を説明する。
【００７３】
時刻ｔ１〜時刻ｔ２、時刻ｔ４〜時刻ｔ５、及び、時刻ｔ７〜時刻ｔ８では、走査線制御回路４は、走査線ＳＣ２に対し、走査信号である接地電圧を供給し、それ以外の非選択の走査線に非選択電圧Ｖｆを供給する。
【００７４】
まず、時刻ｔ１において、走査線制御回路４は、走査線ＳＣ２に接地電圧パルスを供給し、その他の走査線に非選択電圧Ｖｆを供給する。
【００７５】
次に、時刻ｔ１から時刻ｔ２における所定の時刻において、データ線制御回路３は、データ線ＤＴ２の電圧をＶＤＴとする。
【００７６】
次に、時刻ｔ２において、走査線ＳＣ２及びデータ線ＤＴ２が接続された画素１０ＤのＶ＿１２Ｄは、Ｖ１となる。上記所定の時刻から時刻ｔ２の間に、データ線ＤＴ２からコンデンサ１２ＤへＶＤＴが印加されることにより、上記所定の時刻から時刻ｔ２の期間に相当する電荷がコンデンサ１２Ｄに蓄積される。これに対し、次フレームの発光期間では、時刻ｔ７から時刻ｔ８の間、データ線ＤＴ２からコンデンサ１２ＤへＶＤＴが印加されることにより、時刻ｔ７から時刻ｔ８の期間に相当する電荷がコンデンサ１２Ｄに蓄積される。
【００７７】
また、時刻ｔ４〜時刻ｔ５において、データ線制御回路３は、データ線ＤＴ２の電圧を接地電圧とする。よって、画素１０ＤのＶ＿１２ＤはＧＮＤとなり、画素１０Ｄは、時刻ｔ５〜時刻ｔ７の間オフ状態（黒表示）となる。
【００７８】
以上の時刻ｔ１〜時刻ｔ２、時刻ｔ４〜時刻ｔ５、及び、時刻ｔ７〜時刻ｔ８において、画素１０Ｄの属する画素行に対する書き込み動作が実行される。
【００７９】
上述した走査線制御回路４の動作は、発光画素行を選択するための走査信号である接地電圧パルスを、発光画素行ごとに配置された走査線を介してコンデンサの第１容量電極に出力するステップに相当する。また、上述したデータ線制御回路３の動作は、走査線制御回路４が出力した走査信号に同期して、コンデンサの初期充電量を制御するためのデータ信号を、発光画素列ごとに配置されたデータ線及びダイオードを経由してコンデンサに出力するステップに相当する。
【００８０】
図７Ａは、本発明の表示装置の有する画素への書き込み動作を説明する状態遷移図である。すなわち、データ線ＤＴ１にＶＤＴが印加された場合、走査線ＳＣ１はＬＯＷレベル（ＧＮＤ）となっているので、データ線ＤＴ１→ダイオード１１Ａ→コンデンサ１２Ａ→走査線ＳＣ１の順に電流が流れ、コンデンサ１２Ａが充電される。ここで、走査線ＳＣ１の配線抵抗をＲ１とする。
【００８１】
このとき、コンデンサ１２Ａの充電電圧は、ダイオード１１Ａの順電圧降下を無視すると、Ｖ１となり、走査線ＳＣ１による書込み動作が終了する。
【００８２】
図６における時刻ｔ０〜時刻ｔ１の期間の次フィールドである時刻ｔ３〜時刻ｔ４の期間においては、ＤＴ１の出力がゼロであるので、黒表示である。
【００８３】
以上のように、所望の画素に対し走査線毎に書き込み動作を行うことで、フィールド毎に全画素に対して書き込み制御を行うことが可能となる。
【００８４】
なお、データ電圧の最大値であるＶｄａｔａ＿ｍａｘの値は、ダイオード１１Ａの順電圧降下Ｖｆ＿１１Ａと許容無効電力仕様で決定される。具体的には、ディスプレイの仕様から決定される発光素子に必要な電流量Ｑと、許容無効電力Ｐ＿ｍａｘとを決定する。無効電力Ｐ＿ｍａｘ＝Ｑ×Ｖｃ＿ｍａｘの関係式から、コンデンサの充電最大電圧Ｖｃ＿ｍａｘが求まる。よって、Ｖｄａｔａ＿ｍａｘ＝Ｖｃ＿ｍａｘ＋Ｖｆ＿１１Ａと設定することで、発光に必要な電圧のみを充放電するため、静電容量で消費される無効エネルギーを最小にすることができる。
【００８５】
コンデンサ容量の最適値については、前述の計算式より、Ｃ＿ｍｉｎ＝Ｐ＿ｍａｘ／Ｖｃ＿ｍａｘ／Ｖｃ＿ｍａｘ［Ｆ］となるＣ＿ｍｉｎを選べば良い。
【００８６】
［発光期間］
発光期間における表示装置１は、データ電圧に対応した放電電流により有機ＥＬ素子を発光させる。このため、発光線制御回路５は、発光制御線ごとに、基準電位を印加し、走査線制御回路４は、走査線ごとに、非選択電圧Ｖｆを印加する。これにより、書き込み期間においてデータ電圧に対応した電荷が充電されたコンデンサから、有機ＥＬ素子に向けて放電がなされ、有機ＥＬ素子がデータ電圧に応じて発光する。このとき、コンデンサに充電された電圧は、ある時定数の遅れを伴い放電する。このときの時定数は、発光期間に形成される信号経路における、抵抗成分と静電容量との積で表される。上述した発光動作は、書き込み動作の後、走査線の電位を、基準電位に対して有機ＥＬ素子の閾値電圧よりも小さい電圧分だけ高い電位に設定し、かつ、発光制御線の電位を基準電位に設定することにより、有機ＥＬ素子にコンデンサからの放電電流を流して有機ＥＬ素子を発光させる発光ステップに相当する。
【００８７】
まず、時刻ｔ０〜時刻ｔ１の書き込み期間の後、時刻ｔ１〜時刻ｔ３の期間において、発光線制御回路５は、発光制御線ＳＳ１の電位Ｖ＿ＳＳ１を接地電位（ＧＮＤ）に設定する。また、走査線制御回路４は、走査線ＳＣ１の電位Ｖ＿ＳＣ１を非選択電位Ｖｆに設定する。このとき、コンデンサ１２Ａの電位Ｖ＿１２Ａは、Ｖ１＋Ｖｆとなる。一方、有機ＥＬ素子１３Ａの第１発光電極の電位Ｖ＿１３Ａは、有機ＥＬ素子１３Ａの閾値電圧に相当する電位となっているため、（Ｖ＿１２Ａ−Ｖ＿１３Ａ）の電位差に相当する放電電流が有機ＥＬ素子１３Ａに流れ、有機ＥＬ素子１３Ａが発光する。上述した発光期間における画素１０Ａの発光電流の積算値は、コンデンサ１２Ａの電圧値に比例するため、画素１０Ａの発光輝度を制御することが可能となる。
【００８８】
図７Ｂは、本発明の表示装置の有する画素への発光動作を説明する状態遷移図である。すなわち、データ線ＤＴ１はＬＯＷレベル（ＧＮＤ）となり、走査線ＳＣ１はＨＩＧＨレベル（Ｖｆ）となり、発光制御線ＳＳ１はＨＩＧＨレベル（ＧＮＤ）となっているので、コンデンサ１２Ａ→有機ＥＬ素子１３Ａ→発光制御線ＳＳ１の順に電流が流れ、有機ＥＬ素子１３Ａが発光する。ここで、発光制御線ＳＳ１の配線抵抗をＲ２とする。
【００８９】
その後、コンデンサ１２Ａの電位Ｖ＿１２Ａが有機ＥＬ素子の電位Ｖ＿１３Ａ以下になったときに、放電電流がゼロとなり、発光が終了する。図６では、発光時間は７ｍｓｅｃとなっているが、この発光時間は本発光期間におけるコンデンサ１２Ａの放電経路における抵抗成分と静電容量との積であらわされる時定数によって決定される。
【００９０】
本実施の形態においては、書き込み期間を可能な限り短く設定し、発光期間を可能な限り長く設定することで、高精細ディスプレイを効率よく輝度制御することが可能となるため、書き込み期間の時定数を小さく、発光期間の時定数を大きくすることが望ましい。効率よく輝度制御できる理由は、発光期間における時定数を長くすることで、有機ＥＬ素子に流れる電流のピーク値を低くすることができるからである。
【００９１】
上記観点から、書き込み期間では、データ線制御回路３→データ線ＤＴ１→ダイオード１１Ａ→コンデンサ１２Ａ→走査線ＳＣ１→走査線制御回路４という第１信号経路で書き込み電流が流れ、発光期間では、コンデンサ１２Ａ→有機ＥＬ素子１３Ａ→発光制御線ＳＳ１→発光線制御回路５という第２信号経路で発光電流が流れるので、当該第１信号経路の抵抗成分は、当該第２信号経路の抵抗成分よりも低いことが好ましい。
【００９２】
また、上述した信号経路における抵抗成分の関係を実現するため、発光制御線の配線抵抗成分Ｒ２は、走査線の配線抵抗成分Ｒ１よりも高いことが好ましく、全ての発光画素に上記関係を実現するためには、発光制御線の配線抵抗率は、走査線の配線抵抗率よりも高い、若しくは発光制御線の配線断面積が走査線の配線断面積よりも小さいことが好ましい。
【００９３】
また、上記信号経路の時定数は、走査線及び発光制御線の配線抵抗のみにより決定されるものではなく、例えば、走査線制御回路４及び発光線制御回路５の有するスイッチのＲＣ成分を利用することにより調整が可能である。例えば、図７Ｂにおいて、ＳＷ４１Ａの容量を大きくすることで、発光放電時の時定数を高めることが可能となる。つまり、放電時の時定数を高めるには、放電経路上の時定数を調整すればよい。より具体的には、図３において、ＳＷ４ｎＡ（上側）のＲＣ成分を大きくし、ＳＷ４ｎＢ（下側）のＲＣ成分を小さくすればよい。これを実現するためには、例えば、ＳＷ４ｎＡのチャネル幅を小さくし、ＳＷ４ｎＢのチャネル幅を大きくする。また、ＳＷ４ｎＡにはＰチャネルトランジスタを配置し、ＳＷ４ｎＢにはＮチャネルトランジスタを配置することによっても、上記信号経路の時定数を調整することが可能となる。
【００９４】
また、非選択電圧Ｖｆは、データ電圧の最大値Ｖｄａｔａ＿ｍａｘ以上であることが望ましい。これにより、発光動作中である発光画素に接続された非選択の走査線にはＶｄａｔａ＿ｍａｘ以上の非選択電圧（Ｖｆ）が印加されているので、発光動作中でのコンデンサへの充電動作は起こらず、選択電圧（ＧＮＤ）が印加されている走査線が接続された発光画素行のみに対して、コンデンサへの充電動作が実行される。つまり、画素１０Ａでは、走査線ＳＣ１の電圧をＶｆに保持することで、コンデンサ１２Ａに書き込まれた保持電圧は、データ線ＤＴ１の電圧ＶＤＴ１がＶｄａｔａ＿ｍａｘであってもＧＮＤであっても、ダイオード１１Ａが逆バイアス状態となるため変動しない。
【００９５】
また、図６における時刻ｔ４〜時刻ｔ６において、画素１０ＡのＶ＿１２ＡはＧＮＤとなり、この期間、画素１０Ａはオフ状態（黒表示）となる。
【００９６】
また、画素１０Ｄの時刻ｔ２〜時刻ｔ４の発光動作、及び、時刻ｔ５〜時刻ｔ７の発光動作は、それぞれ、画素１０Ａの時刻ｔ１〜時刻ｔ３の発光動作、及び、時刻ｔ４〜時刻ｔ６の発光動作と同様であるため、説明を省略する。
【００９７】
以上のように、所望の画素に対し画素行毎に放電動作を行うことで、フィールド毎に全画素に対して発光制御を行うことが可能となる。
【００９８】
本発明の実施の形態に係る表示装置によれば、有機ＥＬ素子の発光開始電圧である閾値電圧を考慮しないデータ電圧をコンデンサに保持させることが可能となる。これにより、階調表現に必要な量の電荷をコンデンサに充電すれば良いため、データ電圧を小さく設定できる。よって、無効電力を大幅に低減することができる。
【００９９】
また、コンデンサに接続された走査線と有機ＥＬ素子に接続された発光制御線とを独立に制御することにより、コンデンサへのデータ電圧書き込み動作と、コンデンサからの放電動作とを独立に制御できる。これにより、上記書き込み動作における信号経路と、上記放電動作における信号経路との時定数を個別に設定できる。よって、書き込み期間を短縮化し発光期間を長期間化できるので、高精細な表示パネルを提供でき、また、有機ＥＬ素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。
【０１００】
さらに、本発明の表示装置は、各発光画素の画素回路として薄膜トランジスタを用いないパッシブマトリクス型であるので、安価かつ電気特性のばらつきの小さい画素回路が実現され、表示パネルの大型化に有利である。
【０１０１】
以上、本発明に係る表示装置及びその駆動方法について実施に形態に基づき説明したが、本発明に係る表示装置及びその駆動方法は、上述した実施の形態に限定されるものではない。実施の形態に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
【０１０２】
なお、上記実施の形態では、各発光画素の有する単方向制御素子としてダイオードを用いたが、これに限定されない。上記単方向制御素子としては、ゲート−ソース間またはゲート−ドレイン間が短絡された、ダイオード接続型のＦＥＴであってもよいし、スイッチングＦＥＴ等であってもよい。
【産業上の利用可能性】
【０１０３】
本発明の表示装置及びその駆動方法は、特に、アナログ階調制御方式で輝度を変動させるパッシブ型ディスプレイに有用である。
【符号の説明】
【０１０４】
１    表示装置
２    ライン選択信号処理回路
３    データ線制御回路
４    走査線制御回路
５    発光線制御回路
１０    画素部
１０Ａ、１０Ｄ、５２０    画素
１１Ａ、１１Ｄ、６１３    ダイオード
１２Ａ、１２Ｄ、６１５    コンデンサ
１３Ａ、１３Ｄ、６１４    有機ＥＬ素子
５００    電流駆動型表示パネル
５０１、６１１、ＤＴ１、ＤＴ２、ＤＴ３    データ線
５０２、６１２、ＳＣ１、ＳＣ２、ＳＣ３、ＳＣｎ    走査線
５１０    フレームメモリ
５１１    ラッチ
５１２    Ｄ／Ａコンバータ
５１３    ゲートドライバ
５１４、ＳＳ１Ｂ、ＳＳ２Ｂ、ＳＳ３Ｂ、ＳＳｎＢ、ＳＷ４１Ａ、ＳＷ４１Ｂ、ＳＷ４２Ａ、ＳＷ４２Ｂ、ＳＷ４３Ａ、ＳＷ４３Ｂ、ＳＷ４ｎＡ、ＳＷ４ｎＢ、ＶＨ、ＶＬ    スイッチ
５１５    保持容量
５１６    Ｐチャネル薄膜トランジスタ
５１７    発光素子
６００    パッシブマトリクス型表示装置
ＳＳ１、ＳＳ２、ＳＳ３、ＳＳｎ    発光制御線
【図１】
2012255900.tif 000003
【図２】
2012255900.tif 000004
【図３】
2012255900.tif 000005
【図４】
2012255900.tif 000006
【図５】
2012255900.tif 000007
【図６】
2012255900.tif 000008
【図７Ａ】
2012255900.tif 000009
【図７Ｂ】
2012255900.tif 000010
【図８】
2012255900.tif 000011
【図９】
2012255900.tif 000012