(57)【要約】【課題】低コストな手段で放熱性の高い、小型・薄型のフリップチップ実装構造およびその製造方法を提供する。【解決手段】半導体素子と配線基板とがバンプを介して接合されたフリップチップ実装構造において、前記配線基板の前記半導体素子と対向する面にランドが設けられ、前記ランド上には金属部材が設けられ、前記金属部材は前記半導体素子の表面の一部と接触している。またその製造方法において、前記配線基板を前記金属部材の融点以上まで加熱し、前記ランド上に設けられた前記金属部材が溶融した状態で前記半導体素子と前記配線基板とを前記バンプを介して接合する。【選択図】図１
2012134254.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と配線基板とがバンプを介して接合されたフリップチップ実装構造において、前記配線基板の前記半導体素子と対向する面にランドが設けられ、さらに、前記ランド上には金属部材が設けられ、前記金属部材は前記半導体素子の表面の一部と接触していることを特徴とするフリップチップ実装構造。
【請求項２】
前記バンプがＡｕバンプまたはＣｕバンプである、請求項１に記載のフリップチップ実装構造。
【請求項３】
前記金属部材の融点が１００℃以上１５０℃以下の範囲である、請求項１または２に記載のフリップチップ実装構造。
【請求項４】
前記金属部材がＳｎを含むはんだである、請求項１〜３のいずれか１項に記載のフリップチップ実装構造。
【請求項５】
フリップチップ実装構造の製造方法であって、
バンプを有する半導体素子と、一方の面にランド、さらに前記ランド上に金属部材を有する配線基板とを用意する工程、
前記配線基板を前記金属部材の融点以上に加熱する工程、
前記半導体素子の前記バンプを有する面と、前記配線基板の前記金属部材を有する面とを対向させる工程、および
前記ランド上の前記金属部材が溶融している状態で、前記金属部材が前記半導体素子の表面の一部と接触するように、前記半導体素子と前記配線基板とを前記バンプを介して接合する工程、
を有することを特徴とする、フリップチップ実装構造の製造方法。
【請求項６】
前記半導体素子と前記配線基板とを接合する工程は、前記半導体素子の背面から加圧して接合する、請求項５に記載のフリップチップ実装構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の実装形態であるフリップチップ実装構造およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、デジタルカメラや携帯電話に代表される電子機器の小型化・高性能化が進んでいる。この小型化・高性能化に対応するため、機器内に搭載される半導体パッケージの実装形態として、フリップチップ実装型のパッケージ構造が多く採用されている。
【０００３】
フリップチップ実装では、図６（ａ）に示すように、半導体素子１と配線基板６とをバンプ４を介して直接電気的に接合する。そのためワイヤーボンディングが不要となることで高周波特性に優れ、高速伝送特性が向上し、電子機器の高性能化に寄与している。
【０００４】
ワイヤーボンディングがなくなる分、配線基板側の接続パッド５を半導体素子１の下側に設置するので、半導体パッケージの小型化が可能となり、そのため実装面積も低減できる。
【０００５】
半導体素子の樹脂による保護も、半導体素子全体をモールドする方法と異なり、フリップチップ実装では半導体素子と配線基板の間を封止樹脂７で封止する構造であるため、薄型化を可能にしている。
【０００６】
このフリップチップ実装型パッケージの特性を活かした高密度実装構造は、図６（ｂ）に示すＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）に採用されている。
【０００７】
ＰｏＰは、ＰｏＰ上側パッケージ１０とＰｏＰ下側パッケージ１２という二つの半導体パッケージを、ポップ接続用ハンダボール１１を用いて積層する実装構造であるため、下側パッケージ１２には半導体素子１の実装後の高さが低いこと、実装面積が小さいことが求められるが、この要求に対しフリップチップ実装構造は有利である。
【０００８】
一方、近年の半導体素子の高集積化と消費電力の増大に伴い、その発熱量の増加が問題となっている。その対策には、フリップチップ実装を含め、一般的な半導体パッケージの放熱手段として、ヒートシンクのような放熱部材を設置して、半導体素子を冷却する方法がある。
【０００９】
しかし、デジタルカメラや携帯電話のように、その筐体サイズに制限がある機器内にヒートシンクを設置することは望ましくない。
【００１０】
また、ヒートシンクの部材費や設置プロセスが増加し、コストアップに繋がる。
【００１１】
フリップチップ実装で用いられる代表的なバンプとして、はんだバンプとＡｕバンプが知られている。はんだバンプは、バンプを半導体素子の回路上にエリアアレイ状に配置することが可能であり、回路で発生した熱がそのままバンプを経由して配線基板に伝熱されるため、比較的放熱効果が高い。
【００１２】
しかし、はんだバンプは回路上にバンプを設けるため、回路上に再配線層を形成するプロセスが必要となる。さらにはんだバンプは、はんだとアルミパッドとの接合信頼性を確保するために、アルミパッド上にバンプ下地層（ＵＢＭ：Ｕｎｄｅｒ  Ｂａｒｒｉｅｒ  Ｍｅｔａｌ）を形成するプロセスも必要となる。また、エリアアレイ状に配置されたはんだバンプから配線を引き出すには、半導体素子を搭載する配線基板の多層化が必須である。
【００１３】
上述のように、はんだバンプを用いたフリップチップ実装では半導体製造プロセスが複雑化することと、配線基板が多層化することによる高コスト化という課題がある。はんだバンプは接合時に表面張力を利用して半導体素子と配線基板の間隔を確保する役割と、接合時の半導体素子の反りによって発生する高さバラツキを、はんだが溶融し変形することによって吸収するという役割がある。この役割のため、はんだバンプには一定量の体積が必要となるので、はんだバンプの溶融時にバンプが変形した際のブリッジを防止するため隣接するバンプとの間隔が必要になり、狭ピッチ化が困難である。
【００１４】
一方、Ａｕバンプは微細なサイズのバンプ形成が可能で、かつ接合時に溶融しないことから狭ピッチ化に有利という特徴がある。この狭ピッチ化に有利という特徴を活かし、Ａｕバンプでは回路上を避けてペリフェラル状にバンプ配置してもピン数が確保できるので、回路上に再配線層を形成する必要がない。さらにＡｕバンプはアルミパッド上に直接形成するため、バンプ下地層を形成するプロセスも不要となるので、はんだバンプと比較し低コストであることが知られている。
【００１５】
しかし、Ａｕバンプを配線基板と接合するプロセスでは、バンプが溶融しないため、バンプの高さのバラツキを吸収するために半導体素子の背面から圧力を与え、バンプの高さをそろえて全てのバンプを対応する接合パッドと接触させる必要がある。そのため、Ａｕバンプを用いた半導体素子では、放熱性を向上させるために回路上にバンプを設けると、接合時にバンプを介して回路に圧力が加わり、半導体素子の特性が変化するため、回路上に放熱用のバンプを設置することができない。そのため、Ａｕバンプは、回路で発生した熱はペリフェラル状に配置されたバンプを介して配線基板に伝熱されるため放熱特性に劣る、という課題がある。
【００１６】
このような課題に対し、特許文献１では、図７に示すように、半導体素子１の回路面と配線基板６との間に、銅などの弾性体を熱伝導部材２０１として設置し、半導体素子１の熱を配線基板６へ伝達する方法が提案されている。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開平６−５７４８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかし、上記特許文献１に記載の方法では、はんだバンプを使用した場合、狭ピッチ化に不利なはんだバンプをペリフェラル状に配置する必要があるため、接続ピン数を確保しようとすると、半導体素子のサイズが大型化するという問題がある。また、半導体素子のサイズの大型化による半導体素子のコストアップという課題がある。さらに、半導体素子のサイズ大型化は電子機器の小型化に対して不利となるという課題がある。
【００１９】
一方、特許文献１において、はんだバンプの替わりにＡｕバンプを用いて狭ピッチ化し、半導体素子のサイズを小型化する手段が考えられる。しかし、特許文献１の方法においてＡｕバンプを用いると、上述のようにＡｕバンプでの接合は、接合時に圧力を加えるため、熱伝導部材２０１が半導体素子１の回路にダメージを与え、半導体素子の特性が変化するという課題が発生する。
【００２０】
本発明は上記の課題を解決するもので、低コストな手段で放熱性の高い、小型・薄型のフリップチップ実装構造およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明のフリップチップ実装構造は上記課題解決のため、半導体素子と配線基板とがバンプを介して接合されたフリップチップ実装構造において、前記配線基板の前記半導体素子と対向する面にランドが設けられ、前記ランド上には金属部材が設けられ、前記金属部材は、前記半導体素子の表面の一部と接触していることを特徴とする。
【００２２】
また本発明のフリップチップ実装構造の製造方法は、バンプを有する半導体素子と、一方の面にランド、さらに前記ランド上に金属部材を有する配線基板とを用意する工程、前記配線基板を前記金属部材の融点以上に加熱する工程、前記半導体素子の前記バンプを有する面と、前記配線基板の前記金属部材を有する面とを対向させる工程、および、前記ランド上の前記金属部材が溶融している状態で、前記金属部材が前記半導体素子の表面の一部と接触するように、前記半導体素子と前記配線基板とを前記バンプを介して接合する工程を有することを特徴とする。
【発明の効果】
【００２３】
本発明の一態様によれば、配線基板のランド上に設けられた金属部材が半導体素子と接しているため、半導体素子で発生した熱が、金属部材を熱伝導部材として配線基板に伝熱する。その結果、ヒートシンクなどの放熱部材を設けることなく、半導体素子の放熱特性を向上することができるため、コストダウンが可能になると同時に、フリップチップ実装構造の薄型化を図ることができる。
【００２４】
さらに、半導体素子と金属部材は接合する必要がないので、半導体素子に接合用のパッドを設ける工程が不要となり、低コスト化が可能となる。またランドは、配線基板の製造時に他の配線と同時に形成することが可能であり、低コストに形成可能である。
【００２５】
本発明の一態様の製造方法によれば、配線基板を加熱し、ランド上に設けられた金属部材が溶融した状態で半導体素子と配線基板とを接合するため、半導体素子が金属部材に接触しても、半導体素子に形成された回路にダメージを与えることを防止できる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態におけるフリップチップ実装構造の断面図である。
【図２】本発明の実施形態におけるフリップチップ実装構造の製造方法において、超音波接合方式により製造する工程を示す断面図である。
【図３】本発明の実施形態におけるフリップチップ実装構造の製造方法において、樹脂圧着方式により製造する工程を示す断面図である。
【図４】本発明の実施形態におけるフリップチップ実装構造の製造方法において、Ａｕ−はんだ接合方式により製造する工程を示す断面図である。
【図５】本発明のフリップチップ実装構造を用いたＰｏＰの断面図である。
【図６】（ａ）は従来のフリップチップ実装構造の断面図であり、（ｂ）は従来のＰｏＰの断面図である。
【図７】従来の放熱構造を用いたフリップチップ実装構造の断面図である。
【発明を実施するための形態】
【００２７】
本発明のフリップチップ実装構造の実施形態を図面に基づいて説明する。
【００２８】
図１は本発明の実施形態を示すフリップチップ実装構造の断面図である。半導体素子１と配線基板６は、バンプ４と接続パッド５を介して電気的に接続され、半導体素子１と配線基板６との間に形成される空間、およびバンプ４と接続パッド５の周囲は封止樹脂７により封止・保護されている。
【００２９】
バンプ４は、ＡｕバンプまたはＣｕバンプであることが好ましい。Ａｕバンプを用いることで、はんだバンプよりも低コスト化が可能になる。また、狭ピッチ化に有利なＡｕバンプを用いれば、ペリフェラル状にバンプを配置しても接続ピン数を確保できるので、半導体素子を大型化する必要がなく、フリップチップ実装構造の小型化と低コスト化に寄与できる。さらに、Ａｕバンプの替わりにＣｕバンプを用いることで、バンプの材料コストをさらに低減できるからである。
【００３０】
配線基板６の半導体素子１と対抗する面にはランド３が設けられ、このランド３上には熱伝導部材として金属部材２が設けられている。このとき、熱伝導部材である金属部材２と、半導体素子１の表面は少なくとも一部で接触しているため、半導体素子１が動作し発熱すると、その熱は金属部材２を介し配線基板６へと伝熱される。さらに配線基板６へと伝わった熱は、はんだボール８を介してメイン基板へと伝熱される。その結果、半導体素子１は動作時の熱を効率良く放熱できるため、発熱による誤動作などを防止することができる。
なお、配線基板６に形成されたランド３は、配線基板の製造プロセス時に他の接続用パッドや配線パターンの形成プロセス時にエッチングで形成される。具体的には、銅張積層板に接続用パッドや配線パターンが形成される部分に印刷や露光によりエッチングレジストを形成する。このとき、ランドが形成される部分にもエッジングレジストを形成しておく。その後、銅張積層板をエッチングすることで、接続用パッドや配線パターンと同様に、エッチングレジストで保護された銅がランドとして形成される。従って、配線基板の製造プロセスに別途ランドを設けるプロセスを加える必要はなく、ランドを形成する為のコストがアップすることが無い。
【００３１】
金属部材２は、融点が１５０℃以下であることが好ましい。１５０℃〜２００℃の低温フリップチップ実装プロセスである超音波接合や樹脂圧着において、安定して接合できる最低温度である１５０℃でも金属部材が溶融する。その結果、接合プロセスで接合時に半導体素子背面から圧力を与え、その際に半導体素子と金属部材が接しても、半導体素子の回路にダメージを与えることなく接合することが可能だからである。
また金属部材２の融点は、１００℃以上であることが好ましい。一般的なＬＳＩの動作温度上限は８５℃前後である。そのため、金属部材２がＬＳＩの動作保障温度以下の融点であると、ＬＳＩの動作時に金属部材２が溶融する可能性がある。液体は固体より熱伝導特性が劣るため、ＬＳＩの動作時は金属部材２が固体である方が熱を効率よく放熱できるためである。よって、金属部材２の融点は１００℃以上１５０℃以下の範囲であることが望ましい。
【００３２】
また、金属部材２はＳｎを含むはんだであることが好ましい。低コストなはんだであるため、低コスト化が可能だからである。このようなはんだ組成として、たとえば融点が１３９℃のはんだであるＳｎ５８Ｂｉ、Ｓｎ５７Ｂｉ１Ａｇ等が挙げられる。また、融点が１１７℃のＳｎ５２Ｉｎが挙げられる。
【００３３】
本発明のフリップチップ実装構造の製造方法を図面に基づいて説明する。フリップチップ接合方式としては、超音波接合、樹脂圧着、Ａｕ−はんだ接合などの方式が挙げられる。これらにつき、実施形態１〜３として以下に詳細に説明する。なお、これらの実施形態においては、半導体素子の接合プロセスで半導体素子を背面から加圧して接合するため、半導体素子と溶融した金属部材とを、より接触するようにすることができる。
【００３４】
[実施形態１]  
図２（ａ）〜（ｄ）は、フリップチップ接合工法として、超音波接合方式により本発明の実施形態である、フリップチップ実装構造を製造する方法を説明する図である。
【００３５】
図２（ａ）は、バンプ４を備えた半導体素子１が、ボンディングツール１０１に吸着保持され、配線基板６の一方の面に設けられたランド３上には、金属部材２（Ｓｎ５８Ｂｉはんだ）が設置されている。このとき金属部材２は、ランド３上にあらかじめプレコートしておいてもよいが、金属部材２をペレット状に形成し設置しておいてもよい。また、バンプ４の材質は超音波接合方式で最も使用されているＡｕを用いれば、狭ピッチにバンプを形成できるので、ペリフェラル上にバンプを配置しても、半導体素子１の大型化を防止できる。
【００３６】
図２（ｂ）は、配線基板６が超音波接合工程における接合温度である１５０℃以上に加熱され、熱伝導部材である金属部材２が溶融した状態を示している。このとき金属部材２と半導体素子１が接触する前に金属部材２を完全に溶融させておく。ここでは、金属部材２は融点１３９℃のＳｎ５８Ｂｉはんだであるため、１５０℃で溶融することが可能である。
【００３７】
図２（ｃ）は、ボンディングツール１０１を介して半導体素子１に超音波と荷重を印加し、バンプ４と接続パッド５とを接合する工程を示す図である。半導体素子１は超音波振幅と同時に、ボンディングツール１０１を介して矢印方向に１バンプあたり０．１〜０．２Ｎの荷重が印加され、バンプ４は変形し半導体素子１と配線基板３の間隔は狭くなり、半導体素子１と金属部材２が接触する。このとき、金属部材２は溶融しているため、超音波や荷重のエネルギーが半導体素子１に印加されても、半導体素子１の回路にダメージを与えることなく、半導体素子１の表面と金属部材２が接触することができる。
【００３８】
図２（ｄ）は、シリンジ１０２に充填された封止樹脂７を注入する工程を示す図である。このとき、金属部材２は凝固しているため、半導体素子１と金属部材２との間に封止樹脂７が入り込むことなく、半導体素子１と金属部材２とが接触した状態で封止することができる。
【００３９】
[実施形態２]
図３（ａ）〜（ｃ）は、フリップチップ接合工法として、樹脂圧着方式により本発明の実施形態である、フリップチップ実装構造を製造する方法を説明する図である。
【００４０】
図３（ａ）は、配線基板６に設けられたランド３上に金属部材２（Ｓｎ５８Ｂｉはんだ）が設置されたところに、封止樹脂７を塗布する工程を示す図である。このとき供給する樹脂としてフィルム状の樹脂、例えばＮＣＦ（Ｎｏｎ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍｅ）やＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍｅ）など、液状のものでなくてもよい。その場合は、フィルム状樹脂が金属部材２と重なる部分には開口を設けるなどして、金属部材２と半導体素子１が接触できる形状にしておくことが望ましい。金属部材２は、ランド上にプレコートしておいてもよいが、金属部材２をペレット状に形成し設置しておいてもよい。
【００４１】
図３（ｂ）は、配線基板６を金属部材２の融点以上である１５０℃以上まで加熱し、その加熱により金属部材２が溶融した状態を示している。ここでは金属部材２は融点１３９℃のＳｎ５８Ｂｉはんだであるため、１５０℃で溶融することが可能である。また、バンプ４の材質はＡｕバンプやＣｕバンプを用いれば、ペリフェラル状にバンプを配置しても半導体素子１の大型化を防止できる。
【００４２】
図３（ｃ）は、ボンディングツール１０１により圧力を印加する工程を示す図である。樹脂圧着工程では、圧力を印加すると同時に封止樹脂の硬化温度である２００℃前後に温度を上昇させるため、金属部材２が溶融した状態で半導体素子１と接触し、半導体素子１の回路にダメージを与えることなくバンプ４と接続パッド５とを電気的に接続できる。また、このとき半導体素子１と金属部材２の間に介在する封止樹脂７は、溶融した金属部材２の表面張力が大きいため、半導体素子１を背面から加圧したとき、半導体素子１と溶融した金属部材２との間から流出するので、半導体素子１と金属部材２とを接触させることができる。
【００４３】
[実施形態３]
図４（ａ）〜（ｄ）は、フリップチップ接合工法として、Ａｕ−はんだ接合方式により本発明の実施形態である、フリップチップ実装構造を製造する方法を説明する図である。
【００４４】
図４（ａ）では、バンプ４を備えた半導体素子１は、ボンディングツール１０１に吸着保持され、配線基板６に設けられたランド３上には、金属部材２が設置され、さらに接続パッド５には、Ａｕバンプと接合されるバンプ接続用はんだ９がコートされている。このとき金属部材２（Ｓｎ５８Ｂｉはんだ）は、ランド３上にプレコートしておいてもよいが、金属部材２をペレット状に形成し設置しておいてもよい。また、バンプ４にＣｕバンプを用いることも可能である。
【００４５】
図４（ｂ）は、配線基板６がバンプ接続用はんだ９の融点以上まで加熱された状態を示している。接続用はんだ９には、一般的に融点が２２１℃のＳｎ３.５Ａｇなどが使用されており、接続用はんだ９の融点以上まで配線基板６を加熱すれば、金属部材２を溶融することが可能である。ここでは金属部材２は融点１３９℃のＳｎ５８Ｂｉはんだであるため、１５０℃で溶融することが可能である。
【００４６】
図４（ｃ）は、半導体素子１にボンディングツール１０１を介して荷重を印加し、バンプ４と溶融した接続用パッド９とが接合する工程を示す図である。このとき、半導体素子１はボンディングツール１０１により矢印方向に荷重が印加され、半導体素子１と配線基板６との間隔は狭くなり、半導体素子１と金属部材２が接触する。さらに、金属部材２は溶融しているため、荷重が半導体素子１に印加されても、半導体素子１の回路にダメージを与えることなく、半導体素子１の表面と金属部材２が接触することができる。
【００４７】
図４（ｄ）は、シリンジ１０２に充填された封止樹脂７を注入する工程を示す図である。このとき、金属部材２は凝固しているため、半導体素子１と金属部材２の間に封止樹脂７が入り込むことなく、半導体素子１と金属部材２とが接触した状態で封止することができる。
【００４８】
以上、実施形態１〜４により、本発明のフリップチップ実装構造の製造方法について説明したが、接合時に加熱と荷重が印加される方法であれば上記の接合方法に限るものではない。
【実施例】
【００４９】
Ａｕバンプを用いた従来のフリップチップ実装構造のモデルと、本発明のフリップチップ実装構造のモデルとの半導体素子温度を比較した。このときの従来のフリップチップ実装構造のモデルサイズを以下に示す。
【００５０】
半導体素子のサイズは、５．０×５．０ｍｍで、厚さは０．１ｍｍである。
【００５１】
配線基板と接続されるバンプはＡｕバンプであり、サイズは０．０２×０．０２ｍｍで、高さは０．０５ｍｍである。
【００５２】
バンプの配置は半導体素子の回路上を避け、ペリフェラル状に０．０５ｍｍピッチで配置し、バンプ数は３７６個である。
【００５３】
配線基板は１０．０×１０．０ｍｍで、厚さは０．３ｍｍである。配線基板とメイン基板を接続するはんだボールは、材質はＳｎ３.０Ａｇ０.５Ｃｕであり、直径は０．３ｍｍであり、はんだボール数は３２１個である。メイン基板のサイズは３０．０×３０．０ｍｍであり、厚さは０．６ｍｍである。
【００５４】
次に、本発明のモデルサイズを以下に示すが、半導体素子、バンプ、配線基板、はんだボール、メイン基板のサイズおよび材質は全て従来のフリップチップ実装構造と同じである。従来のフリップチップ実装構造と異なる点は、配線基板には、半導体素子と対向する面にランドが設けられている点と、前記ランド上に金属がコートされ、前記金属が前記半導体素子表面と接触している点である。
【００５５】
配線基板に設けられたランドはＣｕで形成され、サイズは３．０×３．０ｍｍであり、厚さは０．０２ｍｍである。コートされた金属の材質はＳｎ５８Ｂｉはんだであり、ランドとの接合面積は９．０ｍｍ２であり、半導体素子との接触面積は９．０ｍｍ２ある。また、Ｓｎ５８Ｂｉはんだの体積は０．４５ｍｍ３である。
【００５６】
周囲温度３０℃の条件における、半導体素子の発熱量と定常状態における半導体素子温度のシミュレーション結果を表１に示す。
【００５７】
【表１】
2012134254.tif 000003
【００５８】
シミュレーションの結果により、従来のＡｕバンプを用いたフリップチップ実装構造の半導体素子温度と比較し、本発明のフリップチップ実装構造の半導体素子の温度が低下していることを確認できる。
【００５９】
またこのとき、周囲温度３０℃における改善効率は、０．３Ｗでは３．４％、０．５Ｗでは３．７％、１．０Ｗでは４．０％であり、半導体素子の発熱量が大きいほど放熱効果が高まることを確認できる。
【００６０】
このように、本発明によれば、低コストな手段で放熱性の高い、小型・薄型のフリップチップ実装構造を提供することができる。
【符号の説明】
【００６１】
１    半導体素子
２    金属部材
３    ランド
４    バンプ
５    接続パッド
６    配線基板
７    封止樹脂
８    はんだボール
９    バンプ接続用はんだ
１０  ＰｏＰ上側パッケージ
１１  ＰｏＰ接続用はんだボール
１２  ＰｏＰ下側パッケージ
１０１  ボンディングツール
１０２  シリンジ
２０１  熱伝導部材
【図１】
2012134254.tif 000004
【図２】
2012134254.tif 000005
【図３】
2012134254.tif 000006
【図４】
2012134254.tif 000007
【図５】
2012134254.tif 000008
【図６】
2012134254.tif 000009
【図７】
2012134254.tif 000010