(57)【要約】【課題】２値駆動方式において定電流源を用いることなく発光電流のばらつきを抑制しかつ低損失な表示装置及びその駆動方法を提供する。【解決手段】複数の発光画素が配列された画素部１０を備える表示装置１であって、画素１０Ａは、薄膜トランジスタスイッチ１１Ａと、コンデンサ１２Ａと、有機ＥＬ素子１０１とを備え、表示装置１は、さらに、有機ＥＬ素子１０１の閾値電圧より大きい電圧振幅を有する電圧パルスを薄膜トランジスタスイッチ１１Ａのドレインに印加することにより、コンデンサ１２Ａを充電させる電源線制御回路３と、コンデンサ１２Ａを、有機ＥＬ素子１０１のカソードに接地電圧パルスを印加することにより放電させる走査線制御回路４とを備える。【選択図】図１
2012163632.tif 000002
【特許請求の範囲】
【請求項１】
複数の発光画素が配列された表示部を備える表示装置であって、
前記複数の発光画素のそれぞれは、
第１電極及び第２電極を有し、入力された映像信号に基づき、前記第１電極と前記第２電極との導通状態及び非導通状態を切り換えるスイッチ部と、
一方の電極が前記スイッチ部の前記第１電極に接続され、他方の電極が接地された第１コンデンサと、
アノード電極が前記スイッチ部の前記第１電極に接続された電流駆動型の発光素子とを備え、
前記表示装置は、さらに、
前記発光素子の閾値電圧より大きい電圧振幅を有する電圧パルスを前記スイッチ部の前記第２電極に印加することにより、前記スイッチ部が導通状態の期間に前記第１コンデンサを充電させる充電パルス発生部と、 
前記電圧パルスが印加されて充電された状態となった前記第１コンデンサを、前記発光素子のカソード電極に接地電圧パルスを印加することにより、前記発光素子へ向けて放電させる放電パルス発生部と、
前記スイッチ部が導通状態である期間に、前記充電パルス発生部の前記電圧パルスと前記放電パルス発生部の前記接地電圧パルスとを排他的に繰り返し出力させることにより、前記発光素子の発光輝度を制御する制御部とを備える
表示装置。
【請求項２】
前記表示装置は、さらに、
発光画素行ごとに配置された走査線と、
発光画素列ごとに配置されたデータ線と、
発光画素行を選択するための走査信号を、前記走査線を介して前記発光素子のカソード電極に出力する走査線制御回路と、
前記走査信号に同期して、前記スイッチ部の導通及び非導通を切り換えるためのデータ信号を、前記データ線を介して前記スイッチ部に出力するデータ線制御回路とを備え、
前記走査線制御回路は、放電パルス発生部を含む
請求項１に記載の表示装置。
【請求項３】
前記スイッチ部は、
前記第１電極であるソース電極と、前記第２電極であるドレイン電極と、ゲート電極とを有するスイッチ素子と、
前記スイッチ素子のソース電極とゲート電極とに接続された第２コンデンサと、
第１ダイオードとを備え、
前記スイッチ素子のゲート電極は、前記第１ダイオードのカソード電極及び前記第２ダイオードのアノード電極に接続され、
前記第１ダイオードのアノード電極は、前記データ線に接続されている
請求項２に記載の表示装置。
【請求項４】
前記スイッチ部を非導通状態にするための前記データ信号の有するデータ電圧は、絶対値が前記発光素子の閾値電圧よりも大きい負の電圧である
請求項２に記載の表示装置。
【請求項５】
前記表示装置は、さらに、
消去線と、
前記第２コンデンサに保持された、前記データ信号に対応した電圧を消去するための消去信号を、前記消去線を介して前記スイッチ素子のゲート電極に出力する消去線制御回路とを備え、
前記スイッチ部は、さらに、
アノード電極が前記スイッチ素子のゲート電極に接続されカソード電極が前記消去線に接続された第２ダイオードを備え、
前記発光素子が発光している発光画素は、前記消去線制御回路から前記消去信号が印加されることにより消灯する
請求項２に記載の表示装置。
【請求項６】
前記発光素子は、有機ＥＬ素子である
請求項１〜５のうちいずれか１項に記載の表示装置。
【請求項７】
前記発光素子は、無機ＥＬ素子である
請求項１〜５のうちいずれか１項に記載の表示装置。
【請求項８】
複数の発光画素が配列された表示部を備える表示装置の駆動方法であって、
入力された映像信号に基づき、スイッチ部の第１電極と第２電極との間を導通状態とする導通ステップと、
アノード電極が前記スイッチ部の前記第１電極に接続された発光素子の閾値電圧より大きい電圧振幅を有する電圧パルスを、前記スイッチ部の前記第２電極に印加することにより、前記スイッチ部が導通状態の期間に、一方の電極が前記スイッチ部の前記第１電極に接続され他方の電極が接地された第１コンデンサを充電させる充電ステップと、 
前記発光素子のカソード電極に接地電圧パルスを印加することにより、前記充電ステップで充電状態となった前記第１コンデンサを、前記発光素子へ向けて放電させる放電ステップとを含む
表示装置の駆動方法。
【請求項９】
前記スイッチ部が導通状態である期間に、前記充電ステップと前記放電ステップとを繰り返し実行することにより、前記発光素子の発光輝度を制御する
請求項８に記載の表示装置の駆動方法。
【請求項１０】
前記スイッチ部は、前記第１電極であるソース電極と、前記第２電極であるドレイン電極と、ゲート電極とを有するスイッチ素子を備え、
前記導通ステップは、
発光画素行を選択するための走査信号である接地電圧パルスを、発光画素行ごとに配置された走査線を介して前記発光素子のカソード電極に出力する走査信号出力ステップと、
前記走査信号に同期して、前記スイッチ部を導通させるためのデータ信号を、発光画素列ごとに配置されたデータ線を介して前記スイッチ素子のゲート電極に出力するデータ信号出力ステップとを含み、
全ての画素行において、前記走査信号出力ステップと前記データ信号出力ステップとが完了した後、全ての画素行において一斉に前記充電ステップと前記放電ステップとを実行する
請求項８または９に記載の表示装置の駆動方法。
【請求項１１】
前記スイッチ部は、前記第１電極であるソース電極と、前記第２電極であるドレイン電極と、ゲート電極とを有するスイッチ素子を備え、
前記導通ステップは、
発光画素行を選択するための走査信号である負の電圧パルスを、発光画素行ごとに配置された走査線を介して前記発光素子のカソード電極に出力する走査信号出力ステップと、
前記走査信号に同期して、前記スイッチ部を導通させるためのデータ信号を、発光画素列ごとに配置されたデータ線を介して前記スイッチ素子のゲート電極に出力するデータ信号出力ステップとを含み、
さらに、前記スイッチ部を非導通とする発光画素には、絶対値が前記発光素子の閾値電圧よりも大きい負の電圧を有するデータ信号を、発光画素行ごとに配置された走査線を介して前記スイッチ素子のゲート電極に出力する非導通ステップを含み、
前記走査信号出力ステップと前記データ信号出力ステップとが実行された画素行において、直ちに前記充電ステップと前記放電ステップとを実行する
請求項８または９に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその駆動方法に関し、特に、画素毎にトランジスタが設けられ、画素の発光を制御するアクティブマトリクス型表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
有機及び無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、又はＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）等のような発光素子をアレイ状に組み合わせ、ドットマトリクスにより文字表示を行うディスプレイは、テレビ、携帯端末等に広く利用されている。特に、自発光素子を用いたこれらのディスプレイは、液晶を用いたディスプレイと異なり、照明のためのバックライトを必要としない、視野角が広い、応答速度が速い等の特徴を有し、注目を集めている。中でも、低温ポリシリコン等による薄膜トランジスタとこれらの発光素子とを組み合わせたアクティブマトリクス型と呼ばれるディスプレイは、単純マトリクス駆動のディスプレイと比較して、低消費電力、高輝度、高コントラスト、高精細等の優位性を持っており近年注目されている。
【０００３】
一般的にコンピュータの端末、パソコンのモニタ、テレビ等の動画表示を行うためには、各画素の輝度が変化する階調表示が出来ることが必要不可欠である。従来から用いられている階調表示方法としては、大きくアナログ階調制御方式及びディジタル階調制御方式に分けられる。
【０００４】
図１１は、アナログ階調制御方式による従来の電流駆動型表示パネルの構成の一例を示す回路ブロック図である。同図に記載された電流駆動型表示パネル５００は、マトリクス状に配置された複数の画素５２０と、画素列ごとに配置された複数の信号線５０１と、画素列ごとに配置された複数のラッチ５１１及びＤ／Ａコンバータ５１２と、画素行ごとに配置された複数の走査線５０２と、ラッチ５１１及びＤ／Ａコンバータ５１２を介して信号線５０１に接続されたフレームメモリ５１０と、走査線５０２に接続されたゲートドライバ５１３とを備える。画素５２０は、信号電圧の画素５２０への書き込みを制御するスイッチ５１４と、保持容量５１５と、信号電圧を発光電流に変換するＰチャネル薄膜トランジスタ５１６と、発光素子５１７とを有する。
【０００５】
フレームメモリ５１０からのＮビットのディジタル階調データＤ０〜ＤＮ−１は、一旦ラッチ５１１に保持された後、Ｄ／Ａコンバータ５１２によりアナログ電圧値に変換され、信号線５０１に伝達される。選択期間では、ゲートドライバ５１３によりスイッチ５１４がＯＮとなり、信号線５０１のアナログ電圧値はＰチャネル薄膜トランジスタ５１６のゲートに印加される。これにより、Ｐチャネル薄膜トランジスタ５１６のゲート−ソース間には、（アナログ電圧値−電源電圧（ＶＤＤ））の電圧がかかる。その結果、信号線５０１のアナログ電圧値はＰチャネル薄膜トランジスタ５１６により電圧電流変換され、発光素子５１７には当該アナログ電圧値に応じた一定の電流値が流れ、発光素子５１７が発光する。また非選択期間では、スイッチ５１４がＯＦＦとなるが、保持容量５１５により信号線５０１のアナログ電圧値が保持されているので、Ｐチャネル薄膜トランジスタ５１６のゲート−ソース間には上記電圧が印加され続け、非選択期間においても発光素子５１７には一定の電流が流れ続け、発光は持続される。
【０００６】
図１２は、画素のＰチャネル薄膜トランジスタと有機ＥＬ素子との動特性のシミュレーション結果を示すグラフである。電源電圧（ＶＤＤ）を５Ｖ、対向電圧（−ＶＥＥ）を−７．５Ｖと仮定し、パラメータとして、Ｐチャネル薄膜トランジスタのゲート−ソース間電圧Ｖｇｓをとっている。横軸は、Ｐチャネル薄膜トランジスタのソース−ドレイン間電圧Ｖｄｓまたは有機ＥＬ素子のアノード−カソード間電圧Ｖｅｌを表し、縦軸はＰチャネル薄膜トランジスタのドレイン電流Ｉｄまたは有機ＥＬ素子に流れる電流Ｉｅを表している。グラフにおいて、Ｐチャネル薄膜トランジスタと有機ＥＬ素子との動作曲線の交点が動作点であり、当該動作点が有機ＥＬ素子に流れる電流値Ｉｅを表している。
【０００７】
図１３は、Ｐチャネル薄膜トランジスタと有機ＥＬ素子との動作曲線の交点をプロットしたグラフである。同図に表されたグラフのように、これらの動作点をプロットしていくと、信号線のアナログ信号電圧と有機ＥＬ素子に流れる電流値との関係が得られる。一般に、有機ＥＬ素子等の発光素子では、流れる電流値と輝度は比例するので、図１４のグラフは信号電圧−輝度特性と考えてもよい。図１３より、アナログ信号電圧と輝度とは比例しているのではなく、ガンマ特性がかかったような特性を示しているので、ディジタルの階調データをそのままアナログ信号に変換するだけで、ガンマ特性のかかった階調表示が実現できることがわかる。
【０００８】
ただし、図１３に示された特性以外のガンマ特性を実現する場合には、ディジタルの階調データをそのままアナログ信号に変換するのではなく、別途Ｄ／Ａコンバータに工夫を凝らす必要がある。
【０００９】
一方、図１４は、ディジタル階調制御方式による従来の電流駆動型表示パネルの構成の一例を示す回路ブロック図である。同図に記載された電流駆動型表示パネル６００は、マトリクス状に配置された複数の画素６２０と、画素列ごとに配置された複数の信号線６０１と、画素列ごとに配置された複数のラッチ６１１及びＶＯＮＶＯＦＦ出力回路６１２と、画素行ごとに配置された複数の走査線６０２と、ラッチ６１１及びＶＯＮＶＯＦＦ出力回路６１２を介して信号線６０１に接続されたフレームメモリ６１０と、走査線６０２に接続されたゲートドライバ６１３と、時分割駆動制御回路６１９とを備える。画素６２０は、信号電圧の画素６２０への書き込みを制御するスイッチ６１４と、保持容量６１５と、信号電圧を発光電流に変換するＰチャネル薄膜トランジスタ６１６と、発光素子６１７と、発光素子６１７の発光を制御するスイッチ６１８とを有する。ディジタル階調制御方式としては、面積階調方式や時分割駆動方式等があるが、ここでは時分割駆動方式を説明する。
【００１０】
図１５は、時分割駆動方式によるディジタル階調制御方式を説明する図である。同図に示すように、時分割駆動方式は、１フレームを、重み付けされたいくつかのサブフレームに分割し、ディジタルの階調データにあわせて対応するサブフレームをＯＮまたはＯＦＦさせることにより階調表示を行う方式である。
【００１１】
以下、時分割駆動方式によるディジタル階調制御方式を詳細に説明する。図１４に示された時分割駆動制御回路６１９により、フレームメモリ６１０からのＮビットのディジタル階調データＤ０〜ＤＮ−１は一旦ラッチ６１１に保持された後、ＶＯＮＶＯＦＦ出力回路６１２に入力される。ＶＯＮＶＯＦＦ出力回路６１２は、時分割駆動制御回路６１９により、ディジタル階調データのＤ０〜ＤＮ−１のビットに対応したサブフレームに応じて出力信号が選択される。すなわち、第１サブフレームではＤ０、第２サブフレームではＤ１、・・・、第ＮサブフレームではＤＮ−１が選択される。そして、ＶＯＮＶＯＦＦ出力回路６１２は、ディジタル階調データの選択ビットが１のときはＯＮ出力電圧ＶＯＮを、０のときはＯＦＦ出力電圧ＶＯＦＦを信号線６０１に出力する。ＯＮ出力電圧ＶＯＮ及びＯＦＦ出力電圧ＶＯＦＦは、図１６Ｂに示す特性から決められる。
【００１２】
図１６Ａは、ディジタル階調制御方式における薄膜トランジスタ及び発光素子の回路構成の一例を示す図であり、図１６Ｂは、ディジタル階調制御方式におけるＯＮ出力電圧及びＯＦＦ出力電圧を説明するグラフである。図１６Ｂに表されたグラフの横軸は、図１６Ａの回路構成におけるゲート電圧ＶＧを示しており、図１６Ｂに表されたグラフの縦軸は、図１６Ａの回路構成における発光電流Ｉｅを示している。図１６Ｂに表されたように、画素の有する駆動用の薄膜トランジスタは、閾値電圧にばらつきを有するため、印加されるゲート電圧ＶＧがアナログ値をもって変化する場合には、有機ＥＬ素子を流れる発光電流Ｉｅがばらついてしまう。ディジタル階調制御方式では、発光電流Ｉｅのばらつきの大きいゲート電圧範囲を使用せず、ＶＯＮ電圧及びＶＯＦＦ電圧の２値が使用される。
【００１３】
図１４に示されるように、ＶＯＮＶＯＦＦ出力回路６１２から信号線６０１に出力された信号電圧は、ゲートドライバ６１３により順次、スイッチ６１４がＯＮされて保持容量６１５に書き込まれていく。ただし、この期間ではスイッチ６１８はＯＦＦになっているので、有機ＥＬ素子６１７には電流が流れず発光はしない。ゲートドライバ６１３により、走査線が順次選択され画面全体の保持容量６１５にＯＮまたはＯＦＦの信号電圧が書き込まれると、時分割駆動制御回路６１９により、スイッチ６１８が一斉にＯＮされて発光する。
【００１４】
重み付けされたサブフレームの期間、有機ＥＬ素子６１７が発光すると、時分割駆動制御回路６１９によりスイッチ６１８はＯＦＦされ、再びゲートドライバ６１３により走査が始まる。以上、図１５に示されるように、書き込み期間と発光期間とが繰り返されることにより、階調データに応じた階調表示が行われる。
【００１５】
このように、時分割駆動によるディジタル階調制御方式では、基本的にＯＮまたはＯＦＦの２値駆動であり、入力電圧としては図１６Ｂに示すＶＯＮ電圧及びＶＯＦＦ電圧だけであるので、アナログ階調制御方式と比べてＤ／Ａコンバータがない。その分、時分割駆動によるディジタル階調制御方式は、制御が簡単で回路規模が小さいというメリットを有する(特許文献１)。
【００１６】
さらに、薄膜トランジスタの閾値電圧ばらつきにより、前述した２値駆動方式においても、依然として発光素子の輝度を一定に制御することは困難な場合があるので、当該閾値電圧のばらつきを抑制するためにカレントミラー回路を用いた補正方法が提案されている（特許文献２）。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００３−９９０００号公報
【特許文献２】特開２００８−１８１１５９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
前述したディジタル階調制御方式における２値駆動方式では、図１４に記載されたＰチャネル薄膜トランジスタ６１６のゲートにＶＯＮ電圧が印加された場合に流れる発光電流のばらつきを抑制するために、定電流源が用いられる。この定電流源は、Ｐチャネル薄膜トランジスタ６１６のドレイン−ソース間電圧Ｖｄｓがゲート−ソース間電圧Ｖｇｓよりも大きい領域である飽和領域を利用することにより実現されている。図１２に表された薄膜トランジスタのＶｄｓ−Ｉｄ特性において、飽和領域ではＶｄｓの変化に対してＩｄの変化が小さいので、薄膜トランジスタが定電流源化できることが解る。
【００１９】
しかしながら、飽和領域での薄膜トランジスタを定電流源として利用した場合、薄膜トランジスタのオン抵抗が大きいため、ドレイン−ソース間における電圧降下を要因とする電力損失が発生するという課題がある。
【００２０】
本発明は、上記課題に鑑みてなされたものであり、２値駆動方式において定電流源を用いることなく発光電流のばらつきを抑制しかつ低損失な表示装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記課題を解決するために、本発明の一態様に係る表示装置は、複数の発光画素が配列された表示部を備える表示装置であって、前記複数の発光画素のそれぞれは、第１電極及び第２電極を有し、入力された映像信号に基づき、前記第１電極と前記第２電極との導通状態及び非導通状態を切り換えるスイッチ部と、一方の電極が前記スイッチ部の前記第１電極に接続され、他方の電極が接地された第１コンデンサと、アノード電極が前記スイッチ部の前記第１電極に接続された電流駆動型の発光素子とを備え、前記表示装置は、さらに、前記発光素子の閾値電圧より大きい電圧振幅を有する電圧パルスを前記スイッチ部の前記第２電極に印加することにより、前記スイッチ部が導通状態の期間に前記第１コンデンサを充電させる充電パルス発生部と、前記電圧パルスが印加されて充電された状態となった前記第１コンデンサを、前記発光素子のカソード電極に接地電圧パルスを印加することにより、前記発光素子へ向けて放電させる放電パルス発生部と、前記スイッチ部が導通状態である期間に、前記充電パルス発生部の前記電圧パルスと前記放電パルス発生部の前記接地電圧パルスとを排他的に繰り返し出力させることにより、前記発光素子の発光輝度を制御する制御部とを備えることを特徴とする。
【００２２】
このような構成によれば、発光画素の有するスイッチ部は、定電流源である必要はなく、発光画素に流れる発光のための充電電流の開閉状態を切り換えるスイッチ機能を有していればよい。また、表示部の階調制御に必要となるのは、外部パルス電圧の供給及びその印加時間制御、ならびに発光画素毎に設けられたスイッチ部のオンオフ動作であるため、従来の定電流源で発生していた電圧降下が原理的にゼロとなる。よって、スイッチ部に発光電流が流れるときの、スイッチ部での電圧降下を低減でき、表示パネルの電力損失を大幅に低減することができる。
【００２３】
また、前記表示装置は、さらに、発光画素行ごとに配置された走査線と、発光画素列ごとに配置されたデータ線と、発光画素行を選択するための走査信号を、前記走査線を介して前記発光素子のカソード電極に出力する走査線制御回路と、前記走査信号に同期して、前記スイッチ部の導通及び非導通を切り換えるためのデータ信号を、前記データ線を介して前記スイッチ部に出力するデータ線制御回路とを備え、前記走査線制御回路は、放電パルス発生部を含むことが好ましい。
【００２４】
この構成によれば、表示装置が、発光画素選択及び電圧パルス発生の機能を有する。
【００２５】
また、前記スイッチ部は、前記第１電極であるソース電極と、前記第２電極であるドレイン電極と、ゲート電極とを有するスイッチ素子と、前記スイッチ素子のソース電極とゲート電極とに接続された第２コンデンサと、第１ダイオードとを備え、前記スイッチ素子のゲート電極は、前記第１ダイオードのカソード電極及び前記第２ダイオードのアノード電極に接続され、前記第１ダイオードのアノード電極は、前記データ線に接続されていることが好ましい。
【００２６】
この構成によれば、スイッチ素子が導通状態で上記電圧パルスがスイッチ素子のドレイン電極に印加されたときには、スイッチ素子のドレイン電極→スイッチ素子のソース電極→第１コンデンサの経路で充電電流が流れる。その後、スイッチ素子が導通状態で上記接地電圧パルスが発光素子のカソード電極に印加されたときには、第１コンデンサ→発光素子へと放電電流が流れ、当該発光素子が発光する。
【００２７】
また、前記スイッチ部を非導通状態にするための前記データ信号の有するデータ電圧は、絶対値が前記発光素子の閾値電圧よりも大きい負の電圧であってもよい。
【００２８】
これにより、走査線制御回路が上記走査電圧パルスを発光動作のためのパルスに重畳して出力するので、書き込み期間と発光期間とを重畳させて駆動することが可能となり、総駆動時間を短縮することができ、高精細な画素部でも高階調な表示を実現することができる。
【００２９】
また、前記表示装置は、さらに、消去線と、前記第２コンデンサに保持された、前記データ信号に対応した電圧を消去するための消去信号を、前記消去線を介して前記スイッチ素子のゲート電極に出力する消去線制御回路とを備え、前記スイッチ部は、さらに、アノード電極が前記スイッチ素子のゲート電極に接続されカソード電極が前記消去線に接続された第２ダイオードを備え、前記発光素子が発光している発光画素は、前記消去線制御回路から前記消去信号が印加されることにより消灯してもよい。
【００３０】
これにより、発光動作していた発光画素を消灯することが可能となる。
【００３１】
また、前記発光素子は、有機ＥＬ素子であってもよい。
【００３２】
また、前記発光素子は、無機ＥＬ素子であってもよい。
【００３３】
また、本発明は、このような特徴的な手段を備える表示装置として実現することができるだけでなく、表示装置に含まれる特徴的な手段をステップとする表示装置の駆動方法として実現することができる。
【発明の効果】
【００３４】
本発明の表示装置及びその駆動方法によれば、画素部の階調制御に必要となるのは、外部交流電圧の供給およびその印加時間制御、ならびに画素部毎に設けられたスイッチ部のオンオフ動作であるため、従来の定電流源で発生していた電圧降下が原理的にゼロとなる。よって、ディスプレイの消費電力を大幅に低減することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１に係る表示装置の機能ブロック図である。
【図２】本発明の実施の形態１に係る表示装置が有する画素部の回路構成図である。
【図３】本発明の実施の形態１に係る表示装置が有する走査線制御回路の内部回路図である。
【図４】本発明の表示装置が有する消去線制御回路の内部回路図である。
【図５】本発明の表示装置が有する電源線制御回路の内部回路図である。
【図６】本発明の実施の形態１に係る表示装置の駆動タイミングチャートである。
【図７Ａ】本発明の表示装置が有する画素への書き込み動作を説明する状態遷移図である。
【図７Ｂ】本発明の表示装置が有する画素への第１の発光動作を説明する状態遷移図である。
【図７Ｃ】本発明の表示装置が有する画素への第２の発光動作を説明する状態遷移図である。
【図７Ｄ】本発明の表示装置が有する画素への消去動作を説明する状態遷移図である。
【図８】本発明の実施の形態２に係る表示装置が有する走査線制御回路の内部回路図である。
【図９】本発明の実施の形態２に係る走査線制御回路の駆動タイミングチャートである。
【図１０】本発明の実施の形態２に係る表示装置の動作タイミングチャートである。
【図１１】アナログ階調制御方式による従来の電流駆動型表示パネルの構成の一例を示す回路ブロック図である。
【図１２】画素部のＰチャネル薄膜トランジスタと有機ＥＬ素子との動特性のシミュレーション結果を示すグラフである。
【図１３】Ｐチャネル薄膜トランジスタと有機ＥＬ素子との動作曲線の交点をプロットしたグラフである。
【図１４】ディジタル階調制御方式による従来の電流駆動型表示パネルの構成の一例を示す回路ブロック図である。
【図１５】時分割駆動方式によるディジタル階調制御方式を説明する図である。
【図１６Ａ】ディジタル階調制御方式における薄膜トランジスタ及び発光素子の回路構成の一例を示す図である。
【図１６Ｂ】ディジタル階調制御方式におけるＯＮ出力電圧及びＯＦＦ出力電圧を説明するグラフである。
【発明を実施するための形態】
【００３６】
以下、本発明を実施するための形態について、図面を参照しながら説明する。
【００３７】
（実施の形態１）
＜表示装置の構成＞
図１は、本発明の実施の形態１に係る表示装置の機能ブロック図である。同図に記載された表示装置１は、サブフィールド処理回路２と、電源線制御回路３と、走査線制御回路４と、消去線制御回路５と、データ線制御回路６と、画素部１０とを備える。
【００３８】
サブフィールド処理回路２は、入力された映像信号に応じて、画素部１０の画素ごとに発光させるサブフレームを割り当て、電源線制御回路３、走査線制御回路４、消去線制御回路５及びデータ線制御回路６に制御信号を出力する。
【００３９】
走査線制御回路４は画素部１０に走査電圧を印加し、データ線制御回路６は画素部１０に信号電圧を印加し、消去線制御回路５は画素部１０に消去電圧を印加し、電源線制御回路３は画素部１０に電源電圧を印加する。以下、上述した表示装置１の構成要素について詳細に説明する。
【００４０】
図２は、本発明の実施の形態１に係る表示装置が有する画素部の回路構成図である。画素部１０は、ディスプレイの解像度（ｍ×ｎ）に応じたマトリクス状に配置された複数の発光画素が配置された表示であるが、図２には、画素部１０の一部である、隣接する４発光画素が記載されている。図２に記載された画素部１０は、隣接する４つの発光画素と、画素列ごとに配置された信号線ＤＴ１及びＤＴ２と、画素行ごとに配置された走査線ＳＣ１及びＳＣ２と、電源線Ｖ１及びＶ２と、消去線Ｅ１及びＥ２とを備える。
【００４１】
また、表示部である画素部１０が有する複数の発光画素は、全て同じ回路構成となっており、例えば、図２に記載された画素１０Ａは、薄膜トランジスタスイッチ１１Ａと、有機ＥＬ素子１０１と、ダイオード１０２及び１０３と、コンデンサ１２Ａ及び１３Ａとを備える発光画素である。また、画素１０Ｄは、薄膜トランジスタスイッチ１１Ｄと、有機ＥＬ素子１０４と、ダイオード１０５及び１０６と、コンデンサ１２Ｄ及び１３Ｄとを備える発光画素である。ここで、画素１０Ａの各構成要素及びそれらの接続状態を説明する。
【００４２】
電源線Ｖ１は、１行目の画素行に配置され、薄膜トランジスタスイッチ１１Ａのドレインに接続され、電源線制御回路３から供給された正及び接地電圧パルスを当該接続点に印加する。これにより、画素１０Ａには、電流が供給される。
【００４３】
なお、本実施の形態では、ｎ行ごとに配置された電源線Ｖ１〜Ｖｎは、同じパルス電圧が同じタイミングで印加されるので、全ての電源線が接続された共通線となっていてもよい。これにより、電源線制御回路３の駆動負荷が低減される。
【００４４】
有機ＥＬ素子１０１は、電流駆動型の発光素子であり、アノードが薄膜トランジスタスイッチ１１Ａのソース及びコンデンサ１２Ａの一方の端子と接続され、カソードが走査線ＳＣ１と接続された電流駆動型の発光素子である。
【００４５】
薄膜トランジスタスイッチ１１Ａは、例えば、ｎチャネルのＭＯＳＦＥＴであり、入力された映像信号に基づいてゲート−ソース間に閾値電圧以上の電圧が印加されることにより、ドレイン−ソース間を導通状態とするスイッチ素子である。
【００４６】
コンデンサ１２Ａは、電源線Ｖ１から供給された電流を充電し、また、充電された電荷を、有機ＥＬ素子１０１へ放電する第１コンデンサである。
【００４７】
コンデンサ１３Ａは、データ線ＤＴ１から供給された信号電圧に対応した電荷を、ダイオード１０２を介して蓄積し、また、蓄積された電荷を、ダイオード１０３を介して消去線Ｅ１へ放電する第２コンデンサである。
【００４８】
消去線Ｅ１は、１行目の画素行に配置され、消去電圧が印加されることにより、コンデンサ１３Ａに蓄積された電荷を放電する。
【００４９】
なお、本実施の形態では、ｎ行ごとに配置された消去線Ｅ１〜Ｅｎは、同じ消去電圧が同じタイミングで印加されるので、全ての消去線が接続された共通線となっていてもよい。これにより、消去線制御回路５の駆動負荷が低減される。
【００５０】
薄膜トランジスタスイッチ１１Ａのゲート−ソース端子間には、コンデンサ１３Ａが接続されている。また、薄膜トランジスタスイッチ１１Ａのゲートには、第１ダイオードであるダイオード１０２のカソード及び第２ダイオードであるダイオード１０３のアノードが接続されている。また、ダイオード１０２のアノードは、データ線ＤＴ１に接続され、ダイオード１０３のカソードには、消去線Ｅ１が接続されている。また、コンデンサ１２Ａの他方の端子はＧＮＤ接続されている。薄膜トランジスタスイッチ１１Ａと、コンデンサ１３Ａと、ダイオード１０２と、ダイオード１０３とは、スイッチ部を構成する。また、薄膜トランジスタスイッチ１１Ａのドレインは、スイッチ部の第２電極に相当し、薄膜トランジスタスイッチ１１Ａのソースは、スイッチ部の第１電極に相当する。
【００５１】
上記回路構成により、データ線ＤＴ１がＨＩＧＨレベル（Ｖｄａｔａ）となり走査線ＳＣ１がＬＯＷレベル（ＧＮＤ）となることで、薄膜トランジスタスイッチ１１Ａのゲート−ソース間に、閾値電圧よりも十分大きい信号電圧がデータ線ＤＴ１及びダイオード１０２を介して印加され、薄膜トランジスタスイッチ１１Ａのドレイン−ソース間はオン抵抗の低い導通状態となる。そして、薄膜トランジスタスイッチ１１Ａが導通状態で電源線Ｖ１がＨＩＧＨレベル（Ｖｆ）となり走査線ＳＣ１がＨＩＧＨレベル（Ｖｓｃｎ）となることで、電源線Ｖ１からコンデンサ１２Ａに向かって電流が流れ、コンデンサ１２Ａが充電される。そして、再び走査線ＳＣ１がＬＯＷレベル（ＧＮＤ）となることで、コンデンサ１２Ａから有機ＥＬ素子１０１へ向かって所定の期間放電電流が流れる。この所定の期間において、有機ＥＬ素子１０１が発光する。つまり、薄膜トランジスタスイッチ１１Ａが導通状態で、電源線Ｖ１のＨＩＧＨレベルと走査線ＳＣ１のＬＯＷレベルとが排他的に印加されることにより、コンデンサ１２Ａの充放電が繰り返され、有機ＥＬ素子１０１の発光が断続的に行われる。
【００５２】
また、本実施の形態では、発光素子として有機ＥＬ素子を用いているが、当該発光素子は電流駆動型の発光素子であればよく、例えば、無機ＥＬ素子であってもよい。
【００５３】
次に、走査線制御回路４について説明する。走査線制御回路４は、サブフィールド処理回路２からの制御信号により、書き込み期間において発光画素行を選択するための走査信号を、走査線を介して画素部に出力する。また、走査線制御回路４は、発光期間においては、電源線制御回路３から出力された電圧パルスが印加されて充電状態となった第１コンデンサを、有機ＥＬ素子のカソード電極に接地電圧パルスを印加することにより、当該有機ＥＬ素子へ向けて放電させる放電パルス発生部である。
【００５４】
図３は、本発明の実施の形態１に係る表示装置が有する走査線制御回路の内部回路図である。走査線制御回路４は、画素行ごとに配置された走査線ＳＣ１〜ＳＣｎに、それぞれ非選択電圧Ｖｓｃｎまたは走査信号であるＧＮＤ電圧パルスを供給するための２つのスイッチをライン毎に配置した回路構成となっている。画素行数がｎである場合には、走査線制御回路４は、ｎ本の走査線ＳＣ１〜ＳＣｎを介して画素部１０に接続されている。各走査線には、走査線制御回路４の信号に応じて、任意の順序で１ライン毎に走査線ＳＣ１〜ＳＣｎに非選択電圧ＶｓｃｎまたはＧＮＤ電圧パルスを供給することが可能である。もちろん、走査線ＳＣ１、ＳＣ２、・・・ＳＣｎという様に、行順次に走査電圧を印加することも可能であり、あるいは、全ての走査線に対し同時に非選択電圧ＶｓｃｎまたはＧＮＤ電圧パルスを供給することも可能である。非選択電圧またはＧＮＤ電圧パルスを印加するタイミングについては、後述する。
【００５５】
図３に記載された回路において、例えば、走査線ＳＣ１にＧＮＤ電圧を印加し、その他の走査線に非選択電圧Ｖｓｃｎを印加する場合には、走査線制御回路４は、スイッチＳＷ４１Ｂ及びスイッチＳＷ４２Ａ、ＳＷ４３Ａ、・・・ＳＷ４ｎＡをＯＮ状態とし、スイッチＳＷ４１Ａ及びスイッチＳＷ４２Ｂ、ＳＷ４３Ｂ、・・・ＳＷ４ｎＢをＯＦＦ状態とする。
【００５６】
次に、消去線制御回路５について説明する。消去線制御回路５は、サブフィールド処理回路２からの制御信号により、コンデンサ１３Ａに保持された、データ信号に対応した電圧を消去するための消去信号を、消去線を介して薄膜トランジスタスイッチのゲートに出力する。
【００５７】
図４は、本発明の表示装置が有する消去線制御回路の内部回路図である。消去線制御回路５は、発光画素行ごとに配置された消去線Ｅ１〜Ｅｎに、それぞれ消去電圧ＶＥもしくはＧＮＤ電圧を供給するための２つのスイッチをライン毎に配置した回路構成となっている。画素行数がｎである場合は、消去線制御回路５は、ｎ本の消去線Ｅ１〜Ｅｎを介して画素部１０に接続されている。各消去線には、消去線制御回路５の信号に応じて、任意の消去線に消去電圧ＶＥまたはＧＮＤ電圧を供給することが可能である。勿論、消去線Ｅ１、Ｅ２、・・・Ｅｎという様に、行順次に消去電圧を印加することも可能であり、あるいは、全ての消去線に対しを同時に消去電圧ＶＥやＧＮＤ電圧を供給することも可能である。消去電圧パルスを印加するタイミングについては、後述する。
【００５８】
図４に記載された回路において、例えば、消去線Ｅ１に消去電圧ＶＥを印加し、その他の走査線にＧＮＤ電圧を印加する場合には、消去線制御回路５は、スイッチＳＷ５１Ａ及びスイッチＳＷ５２Ｂ、ＳＷ５３Ｂ、・・・ＳＷ５ｎＢをＯＮ状態とし、スイッチＳＷ５１Ｂ及びスイッチＳＷ５２Ａ、ＳＷ５３Ａ、・・・ＳＷ５ｎＡをＯＦＦ状態とする。
【００５９】
次に、電源線制御回路３について説明する。電源線制御回路３は、サブフィールド処理回路２からの制御信号により、有機ＥＬ素子の閾値電圧より大きい電圧振幅を有する電圧パルスをスイッチ部の第２電極に印加することにより、当該スイッチ部が導通状態の期間に第１コンデンサを充電させる充電パルス発生部である。
【００６０】
図５は、本発明の表示装置が有する電源線制御回路の内部回路図である。電源線制御回路３は、画素部１０の電源線に正の電源電圧を印加するために、例えば、任意の正の直流電圧Ｖｆ及びＧＮＤ電圧にそれぞれスイッチＶＨ及びＶＬが接続されている。電源線に正の電圧Ｖｆを供給する場合にはスイッチＶＨをオンにし、ＧＮＤ電圧を供給する場合にはスイッチＶＬをオンにする。電源線制御回路３は、単一の電圧Ｖｆを供給する構成としているが、各画素がＲ（赤色）画素、Ｇ（緑色）画素、Ｂ（青色）画素のいずれかの画素であって各発光素子の閾値電圧が異なる場合には、色毎に異なる電圧を印加できるように複数の直流電圧で構成しても良い。例えば、Ｒ画素に対してはＶｆｒを、Ｇ画素に対してはＶｆｇを、Ｂ画素に対してはＶｆｂを印加するような３つの電源ブロックとしてもよい。
【００６１】
次に、データ線制御回路６について説明する。データ線制御回路６は、サブフィールド処理回路２からの制御信号により、書き込み期間において走査線制御回路４から出力される走査信号に同期して、薄膜トランジスタスイッチの導通及び非導通を切り換えるための、映像信号に対応したデータ信号を、データ線を介して薄膜トランジスタスイッチに出力する。データ線制御回路６も走査線制御回路４とほぼ同様の回路構成であるため、図示を省略するが、映像信号に応じた駆動信号により、画素部１０の解像度に応じた画素列数ｍ本のデータ線を同時に制御可能とするためのメモリ機能を有している。
【００６２】
サブフィールド処理回路２は、スイッチ部が導通状態である期間に、電源線制御回路３の電圧パルスと走査線制御回路４の接地電圧パルスとを排他的に繰り返し出力させることにより、有機ＥＬ素子の発光輝度を制御する制御部として機能する。
【００６３】
＜表示装置の動作＞
以下、図２、図６及び図７Ａ〜図７Ｄを用いて、表示装置１の動作について述べる。図６は、本発明の実施の形態１に係る表示装置の駆動タイミングチャートである。
【００６４】
［書込み期間］
書き込み期間における動作は、入力された映像信号に基づき、各画素の有する薄膜トランジスタスイッチの導通状態及び非導通状態を切り換える導通ステップである。このため、走査線制御回路４は、走査線ごとに、非選択電圧Ｖｓｃｎまたは、選択電圧であるＧＮＤ電圧パルスを印加する。これにより、選択された走査線が接続された画素行に属する画素に対して、対応するデータ線からのデータ電圧が印加され、薄膜トランジスタスイッチのゲート電圧が制御される。
【００６５】
図６の駆動タイミングチャートは、例として、走査線ＳＣ１より行順次に走査した場合の、走査線ＳＣ１に接続された画素行に属する画素１０Ａ及び走査線ＳＣ２に接続された画素行に属する１０Ｄについての動作を表している。また、サブフィールド処理回路２による処理により、図６におけるサブフィールド期間ｔ０〜ｔ２では、画素１０Ａが発光状態で画素１０Ｄが非発光状態であり、図６におけるサブフィールド期間ｔ３〜ｔ５では、画素１０Ａが非発光状態で画素１０Ｄが発光状態であるものと仮定している。
【００６６】
時刻ｔ０〜時刻ｔ１及び時刻ｔ３〜時刻ｔ４では、走査線制御回路４は、各走査線に対し行順次に走査信号であるＧＮＤ電圧を供給し、それ以外の非選択の走査線に非選択電圧Ｖｓｃｎを供給する。
【００６７】
時刻ｔ０〜時刻ｔ１の期間において、まず、走査線制御回路４は、走査線ＳＣ１にＧＮＤ電圧パルスを供給し、その他の走査線には、非選択電圧Ｖｓｃｎを供給する。このとき、データ線ＤＴ１の電圧ＶＤＴ１がＶｄａｔａであるので、書き込みが発生し、走査線ＳＣ１及びデータ線ＤＴ１が接続された画素１０Ａの薄膜トランジスタスイッチ１１Ａはオン状態となる。次に、走査線制御回路４は、走査線ＳＣ２に対しＧＮＤ電圧パルスを供給し、それ以外の走査線に非選択電圧Ｖｓｃｎを供給する。このとき、データ線ＤＴ１の電圧ＶＤＴ１がＧＮＤ電圧であるので、走査線ＳＣ１及びデータ線ＤＴ１に接続された画素に対して、書き込みは発生せず、当該画素はオフ状態となる。
【００６８】
上述した時刻ｔ０〜時刻ｔ１の期間における走査線制御回路４の動作は、発光画素行を選択するための走査信号である接地電圧パルスを、発光画素行ごとに配置された走査線を介して有機ＥＬ素子のカソード電極に出力する走査信号出力ステップに相当する。また、上述した時刻ｔ０〜時刻ｔ１の期間におけるデータ線制御回路６の動作は、走査信号出力ステップで出力された走査信号に同期して、薄膜トランジスタスイッチを導通させるためのデータ信号を、発光画素列ごとに配置されたデータ線を介して薄膜トランジスタスイッチのゲート電極に出力するデータ信号出力ステップに相当する。
【００６９】
図７Ａは、本発明の表示装置の有する画素への書き込み動作を説明する状態遷移図である。すなわち、データ線ＤＴ１にＶｄａｔａが印加された場合、走査線ＳＣ１はＬＯＷレベル（ＧＮＤ）となっているので、図７Ａに示されるように、データ線ＤＴ１→ダイオード１０２→コンデンサ１３Ａ→有機ＥＬ素子１０１→走査線ＳＣ１の順に電流が流れ、コンデンサ１３Ａが充電される。
【００７０】
このとき、コンデンサ１３Ａの充電電圧は、有機ＥＬ素子１０１の順電圧降下をＶ１０１とし、ダイオード１０２の順電圧降下を無視すると、（Ｖｄａｔａ−Ｖ１０１）となり、画素１０Ａの薄膜トランジスタスイッチ１１Ａのゲート−ソース間に保持される。この保持電圧が薄膜トランジスタスイッチ１１Ａの閾値電圧以上となった場合に、薄膜トランジスタスイッチ１１Ａがオン状態となり、走査線ＳＣ１の書込み動作が終了する。
【００７１】
なお、非選択電圧Ｖｓｃｎは、信号電圧Ｖｄａｔａ以上であることが望ましい。これにより、非選択の走査線にはＶｄａｔａ以上の非選択電圧Ｖｓｃｎが印加されているので、画素１０Ａで発生したコンデンサ１３Ａへの充電動作は起こらず、選択した走査線が接続された画素行のみに対して、コンデンサへの充電動作が起こる。
【００７２】
その後、走査線ＳＣ１の電圧をＶｄａｔａ以上に保持することで、コンデンサ１３Ａに書き込まれた保持電圧は、データ線ＤＴ１の電圧ＶＤＴ１がＶｄａｔａであってもＧＮＤであっても、ダイオード１０２が逆バイアス状態となるため変動しない。
【００７３】
時刻ｔ０〜時刻ｔ１の期間の次フィールドである時刻ｔ３〜時刻ｔ４の期間においては、書き込み動作の対象となる画素が、図２に記載された画素１０Ｄとなっている。走査線制御回路４は、時刻ｔ０〜時刻ｔ１の期間において画素１０Ａに対して実行した書き込み動作と同様の動作を、画素１０Ｄに対して実行する。
【００７４】
以上のように、所望の画素に対し走査線毎に書き込み動作を行うことで、サブフィールド毎に全画素に対して書き込み制御を行うことが可能となる。
【００７５】
［発光期間］
発光期間では、各画素に接続された電源線に正のパルス電圧を供給し、書き込み期間においてオン状態にされた画素に対してコンデンサ１２Ａへの充電を行う。その後、電源線にＧＮＤ電圧を供給し、コンデンサ１２Ａから走査線への放電を行う。
【００７６】
時刻ｔ１〜時刻ｔ２の期間において、電源線制御回路３は、まず、電源線Ｖ１の電圧ＶＶ１を有機ＥＬ素子１０１の閾値電圧以上の正の電圧に保持する。また、このとき、走査線制御回路４は、走査線ＳＣ１の電圧ＶＳＣ１を非選択電圧Ｖｓｃｎとしている。
【００７７】
図７Ｂは、本発明の表示装置が有する画素への第１の発光動作を説明する状態遷移図である。同図に示されたように、電源線Ｖ１の電圧ＶＶ１をＨＩＧＨレベルとすることにより、書込み期間ｔ０〜ｔ１において、薄膜トランジスタスイッチ１１Ａがオン状態となっている画素１０Ａに、電源線Ｖ１→薄膜トランジスタスイッチ１１Ａ→コンデンサ１２Ａの経路で充電電流が流れる。なお、このとき、走査線ＳＣ１はＶｄａｔａよりも大きいＶｓｃｎに設定されているので、上記充電電流が、有機ＥＬ素子１０１及び走査線ＳＣ１へ流れることはない。これにより、コンデンサ１２Ａは、電源線Ｖ１及び走査線ＳＣ１がＨＩＧＨレベルに設定されている所定の期間に対応した電圧を保持する。つまり、図７Ｂに記載された動作は、  有機ＥＬ素子１０１の閾値電圧より大きい電圧振幅を有する電圧パルスを、薄膜トランジスタスイッチ１１Ａのドレインに印加することにより、薄膜トランジスタスイッチ１１Ａが導通状態の期間にコンデンサ１２Ａを充電させる充電ステップに相当する。 
【００７８】
時刻ｔ１〜時刻ｔ２の期間において、電源線制御回路３は、次に、電源線Ｖ１の電圧ＶＶ１をＧＮＤ電圧にする。また、このとき、走査線制御回路４は、走査線ＳＣ１の電圧ＶＳＣ１を走査信号であるＧＮＤ電圧とする。
【００７９】
図７Ｃは、本発明の表示装置が有する画素への第２の発光動作を説明する状態遷移図である。同図に示されたように、電源線Ｖ１の電圧ＶＶ１をＬＯＷレベル（ＧＮＤ電圧）とし、走査線ＳＣ１の電圧ＶＳＣ１をＬＯＷレベル（ＧＮＤ電圧）とすることにより、書き込み期間ｔ０〜ｔ１において、薄膜トランジスタスイッチ１１Ａがオン状態となっている画素１０Ａのコンデンサ１２Ａには有機ＥＬ素子１０１の閾値電圧以上の電位が充電されているので、コンデンサ１２Ａ→有機ＥＬ素子１０１→走査線ＳＣ１の経路で放電電流が流れる。この放電電流は、有機ＥＬ素子１０１を発光させる発光電流である。なお、図６には、上記発光電流を、有機ＥＬ素子１０１に流れる発光電流Ｉ１０１として表している。その後、この発光電流により、コンデンサ１２Ａの電位が下降し、コンデンサ１２Ａの電位と有機ＥＬ素子１０１の閾値電圧とがバランスした時に上記発光電流は停止する。つまり、図７Ｃに記載された動作は、有機ＥＬ素子１０１のカソードに接地電圧パルスを印加することにより、上記充電ステップで充電状態となったコンデンサ１２Ａを、有機ＥＬ素子１０１へ向けて放電させる放電ステップに相当する。
【００８０】
薄膜トランジスタスイッチが導通状態となった画素は、走査信号出力ステップとデータ信号出力ステップとが完了した後、一斉に前記充電ステップと前記放電ステップとを実行することにより一斉に発光する。
【００８１】
また、書き込み期間ｔ０〜ｔ１においてオフ状態となっている画素１０Ｂには、発光電流は流れない。
【００８２】
上述した発光期間における画素の発光電流の積算値は、電圧ＶＶ１をパルス状に正に印加する回数に比例するため、発光期間における電源線の電圧パルス数と書き込み期間における薄膜トランジスタスイッチのオンオフ制御により、各画素の発光輝度を制御することが可能となる。
【００８３】
時刻ｔ１〜時刻ｔ２の期間の次フィールドである時刻ｔ４〜時刻ｔ５の期間においては、発光動作の対象となる画素が、図２に記載された画素１０Ｄとなっている。電源線制御回路３は、時刻ｔ１〜時刻ｔ２の期間において画素１０Ａに対して実行した発光動作と同様の動作を、画素１０Ｄに対して実行する。
【００８４】
以上のように、事前に書き込み動作を行った画素に対して、サブフィールド毎に一斉に発光動作を行うことが可能となる。
【００８５】
［消去期間］
消去期間では、書き込み動作によりオン状態となった薄膜トランジスタスイッチのゲート電圧を再びゼロにするための消去電圧を印加し、画素を消灯させる消去動作を行う。
【００８６】
時刻ｔ２〜時刻ｔ３に期間において、電源線制御回路３は電圧ＶＶ１をＧＮＤ電圧にし、走査線制御回路４は走査線ＳＣ１を非選択電位である非選択電圧Ｖｓｃｎに保持する。この状態で、消去線制御回路５は消去線Ｅ１をＧＮＤ電圧とする。
【００８７】
図７Ｄは、本発明の表示装置が有する画素への消去動作を説明する状態遷移図である。同図に示されるように、消去線Ｅ１の電圧ＶＥ１をＬＯＷレベル（ＧＮＤ電圧）とすることにより、書込み期間ｔ０〜ｔ１に薄膜トランジスタスイッチ１１Ａのゲート−ソース間に保持された保持電圧をゼロにするよう、コンデンサ１３Ａ→ダイオード１０３→消去線Ｅ１の経路で放電電流が流れる。
【００８８】
この消去動作以降では、再び電源線Ｖ１に正負のパルス電圧を印加しても、画素回路に発光電流は流れない。
【００８９】
時刻ｔ５以降の期間においては、消去動作の対象となる画素が、図２に記載された画素１０Ｄとなっている。消去線制御回路５は、時刻ｔ２〜時刻ｔ３の期間において画素１０Ａに対して実行した消去動作と同様の動作を、画素１０Ｄに対して実行する。
【００９０】
以上説明した表示装置１の動作は、書込み動作、発光動作及び消去動作という一連の単位を１サブフィールドとし、当該サブフィールドを繰り返し実行する。
【００９１】
本実施の形態においては、書き込み動作における走査線電圧制御は行順次に走査線を走査することにより実行され、発光動作における電源線電圧制御及び消去動作における消去線電圧制御は、全画素一斉に実行される。
【００９２】
本実施の形態によれば、画素の有する薄膜トランジスタスイッチは、定電流源である必要はなく、画素回路のオンオフ状態を切り換えるスイッチ機能を有していればよい。よって、例えば、薄膜トランジスタスイッチに印加する信号電圧、つまり、ゲート−ソース間電圧を、ドレイン−ソース間電圧Ｖｄｓに対して十分大きく設定しておくことにより、薄膜トランジスタの線形領域を利用することができるので、ドレイン電流Ｉｄのオン抵抗を限りなく０にすることが可能となる。よって、薄膜トランジスタスイッチのドレイン−ソース間に発光電流が流れるときの電圧降下を低減でき、表示パネルの電力損失を大幅に低減することができる。つまり、画素回路の発光電流は、薄膜トランジスタの飽和領域を利用した定電流源により生成されるのではなく、電源線制御回路３から供給される正のパルス信号及び画素部毎に設けられた薄膜トランジスタスイッチのオンオフ動作により実現される。これにより、定電流源を用いることなく発光電流のばらつきを抑制しかつ低損失なディジタル階調制御が可能となる。
【００９３】
また、本発明の表示装置により、損失発生要因となるカレントミラー回路が不要となり、損失を低減可能となる。
【００９４】
（実施の形態２）
実施の形態１では、書込み期間と発光期間とを複数の画素行でまとめて時間的に分割して動作させているが、各画素行において書き込み動作終了から発光動作開始までの待ち時間が生ずるため、全体の駆動時間が長くなる。本実施の形態では、例えば、走査線ＳＣ１が接続された画素行の書込み動作が終了した際に、走査線ＳＣ２が接続された画素行の書込み動作が終了するのを待たずに、直ちに発光動作に移行する場合の表示装置について説明する。
【００９５】
本実施の形態に係る表示装置が有する画素部の回路構成は、実施の形態１に係る画素部１０の回路構成と同じである。以下、実施の形態１に係る表示装置１と同じ点は説明を省略し、走査線制御回路の回路構成及び走査線制御回路が駆動する駆動方法を中心に、異なる点のみ説明する。
【００９６】
図８は、本発明の実施の形態２に係る表示装置が有する走査線制御回路の内部回路図である。同図に記載された走査線制御回路は２つの機能を持ち、１つは画素部２０に正のパルス電圧を印加する機能であり、もう１つは、正のパルス電圧またはＧＮＤ電圧にバイアス電圧（−Ｖｂ）を重畳させた走査電圧をライン毎に印加する機能である。走査線制御回路は、走査線ＳＣ１〜ＳＣｎに、それぞれ、正パルス電圧Ｖｆ、ＧＮＤ電圧、走査電圧（Ｖｆ−Ｖｂ）及び走査電圧（−Ｖｂ）を供給するためのパルス発生用スイッチＳＷ４ＡＨ及びＳＷ４ＡＬと、走査線に対応して配置されたスイッチＳＷ４１Ａ〜ＳＷ４ｎＡ及びＳＷ４１Ｂ〜ＳＷ４ｎＢとを備える。画素行数がｎである場合には、走査線制御回路は、ｎ本の走査線ＳＣ１〜ＳＣｎを介して画素部２０に接続されている。各走査線には、走査線制御回路の信号に応じて、任意の順序で１ライン毎に走査線ＳＣ１〜ＳＣｎに走査電圧を供給することが可能である。もちろん、走査線ＳＣ１、ＳＣ２、・・・ＳＣｎという様に、行順次に走査電圧を印加することも可能であり、あるいは、全ての走査線に対し同時に走査電圧を供給することも可能である。走査電圧パルスを印加するタイミングについては、後述する。
【００９７】
図８に記載された回路において、画素部２０の走査線に正のパルス電圧を印加するために、例えば、全画素に正のパルス電圧Ｖｆを供給する場合には、パルス発生用スイッチＳＷ４ＡＨをＯＮ状態、ＳＷ４ＡＬをＯＦＦ状態、スイッチＳＷ４１Ａ、ＳＷ４２Ａ、・・・、ＳＷ４ｎＡをＯＮ状態、スイッチＳＷ４１Ｂ、ＳＷ４２Ｂ、・・・、ＳＷ４ｎＢをＯＦＦ状態とする。また、全画素にＧＮＤ電圧を供給する場合には、パルス発生用スイッチＳＷ４ＡＬをＯＮ状態、パルス発生用スイッチＳＷ４ＡＨをＯＦＦ状態、スイッチＳＷ４１Ａ、ＳＷ４２Ａ、・・・、ＳＷ４ｎＡをＯＮ状態、スイッチＳＷ４１Ｂ、ＳＷ４２Ｂ、・・・、ＳＷ４ｎＢをＯＦＦ状態にする。
【００９８】
また、図８に記載された回路において、例えば、走査線ＳＣ１に走査電圧（Ｖｆ−Ｖｂ）を印加し、その他の走査線に正のパルス電圧を印加する場合には、走査線制御回路は、パルス発生用スイッチＳＷ４ＡＨをＯＮ状態、ＳＷ４ＡＬをＯＦＦ状態、スイッチＳＷ４１Ｂ及びスイッチＳＷ４２Ａ、ＳＷ４３Ａ、・・・、ＳＷ４ｎＡをＯＮ状態、スイッチＳＷ４１Ａ及びスイッチＳＷ４２Ｂ、ＳＷ４３Ｂ、・・・、ＳＷ４ｎＢをＯＦＦ状態とする。
【００９９】
また、図８に記載された回路において、例えば、走査線ＳＣ１に走査電圧（−Ｖｂ）を印加し、その他の走査線にＧＮＤ電圧を印加する場合には、走査線制御回路は、パルス発生用スイッチＳＷ４ＡＬをＯＮ状態、ＳＷ４ＡＨをＯＦＦ状態、スイッチＳＷ４１Ｂ及びスイッチＳＷ４２Ａ、ＳＷ４３Ａ、・・・、ＳＷ４ｎＡをＯＮ状態、スイッチＳＷ４１Ａ及びスイッチＳＷ４２Ｂ、ＳＷ４３Ｂ、・・・、ＳＷ４ｎＢをＯＦＦ状態とする。
【０１００】
＜表示装置の動作＞
以下、図２、図９及び図１０を用いて、本実施の形態に係る表示装置の動作について述べる。図９は、本発明の実施の形態２に係る走査線制御回路の駆動タイミングチャートであり、図１０は、本発明の実施の形態２に係る表示装置の動作タイミングチャートである。本実施の形態において、実施の形態１と動作面で異なる点は、図９に表された走査線制御回路が、常に正のパルス電圧を全画素行に印加していることと、各画素行の選択（書き込み）を行う走査信号である走査電圧が発光動作のための上記正パルスに重畳された電圧となっていることである。なお、図９の上部には、１行目の走査線ＳＣ１における期間（消去・書き込み、発光）を明示している。
【０１０１】
上記走査電圧パルスを発光動作のための正負パルスに重畳することにより、書き込み動作終了後の待ち時間が存在しないため、全体の駆動時間を大幅に短縮することが可能である。最も短くすることが可能となるのは、上記走査信号を全画素行の書き込みに必要な時間のみで駆動した場合である。この場合、発光時間は、他のラインの書き込み動作を行っている時間を充当することとなる。
【０１０２】
以下、動作面において実施の形態１と大きく異なる、書き込み動作と発光動作とを中心に説明する。
【０１０３】
図９に示されるように、走査線制御回路４は、常に、全ての走査線に対して同じタイミングで正のパルス電圧を各走査線へ出力している。このとき、上記正のパルス電圧は、画素内に配置されたコンデンサへの充電電流の電源となる。
【０１０４】
上記正のパルス電圧が、常に、各発光画素へ供給されている状態で、書き込み動作において、各画素の有する薄膜トランジスタスイッチのオンオフ状態を制御する。この場合、書き込み動作時の走査電圧は、重畳元となる正のパルス電圧に依存して（Ｖｆ−Ｖｂ）、またはＧＮＤ電圧に依存して（−Ｖｂ）となっている。この走査電圧は書き込みを行うタイミングにより交互に変化しているため、どちらの走査電圧の場合でも正しく書き込みを行えるようなデータ電圧Ｖｄａｔａが必要となる。このとき、パルス電圧Ｖｆよりも十分振幅が大きなバイアス電圧Ｖｂを設定することで、より書き込み動作を正確に行うことが出来る。例えば、図９において、走査線ＳＣ１及びＳＣ２は、書き込み動作のための走査電圧は（Ｖｆ−Ｖｂ）であるのに対し、走査線ＳＣ３及びＳＣ４は、書き込み動作のための走査電圧は（−Ｖｂ）となっている。
【０１０５】
また、データ電圧Ｖｄａｔａは、走査電圧として最小値となる値（つまり−Ｖｂ）を、書き込み電圧のオフ状態の電圧とし、書き込み電圧のオン電圧を各画素の薄膜トランジスタスイッチのゲート−ソース間の閾値電圧以上となる値に設定する。これにより、例えば、図２の画素１０Ａでは、データ線ＤＴ１→ダイオード１０２→コンデンサ１３Ａ→有機ＥＬ素子１０１→走査線ＳＣ１（−Ｖｂ）の順に電流が流れ、コンデンサ１３Ａを充電する。このコンデンサ１３Ａの電圧が薄膜トランジスタスイッチ１１Ａの閾値電圧以上となった場合に薄膜トランジスタスイッチ１１Ａがオン状態となり、走査線ＳＣ１による１行目の画素行の書き込み動作が終了する。
【０１０６】
次に、書き込まれた画素は、消去動作が行われるまでの間、正のパルス電圧により、直ちに発光動作を行う。この発光動作は、実施の形態１で述べた発光動作と同様である。図１０のタイミングチャートでは、時刻ｔ１０〜ｔ１３のサブフィールド期間では１行目の画素１０Ａが発光し、時刻ｔ１４〜ｔ１７のサブフィールド期間では２行目の画素１０Ｄが発光し、時刻ｔ１６及びｔ１７以降のサブフィールド期間では上記両方の画素が発光する例を表している。例えば、画素１０Ｄでは、時刻ｔ１４で書き込み動作が行われ、時刻ｔ１４〜ｔ１５の期間において、有機ＥＬ素子１０４が、コンデンサ１２Ａから走査線ＳＣ１に向けて放電された放電電流により発光する。
【０１０７】
一方、書き込まれなかった画素は、上記正のパルス電圧を印加されても、薄膜トランジスタスイッチがオフ状態であるため発光しない。また、薄膜トランジスタスイッチをオフ状態とするデータ電圧は、絶対値が有機ＥＬ素子の閾値電圧よりも大きい負の電圧であることが好ましい。オフ状態を保持するためには、ダイオード１０２が逆バイアス状態である必要がある。その条件は、有機ＥＬ素子のアノード端子の電位に対して、データ電位が低ければよい。具体的には、有機ＥＬ素子の閾値電圧をＶｆとすると、走査線ＳＣ１が最小値となる−Ｖｂのときに、データ電位が（Ｖｆ−Ｖｂ）よりも低い電位が好ましい。
【０１０８】
次に、消去線制御回路５は、画素行ごとに配置された消去線Ｅ１〜Ｅｎに対して、行順次に消去電圧ＶＥを供給する。これにより、発光動作していた画素は、行順次に消灯する。
【０１０９】
上記で説明した書き込み動作、発光動作及び消灯動作が、他の画素行についても順次実行されるが、このとき、非選択画素に対するデータ電圧Ｖｄａｔａの干渉の有無が重要となる。
【０１１０】
実施の形態１では、書き込み動作と発光動作とが時間的に分離されていたため、発光動作中にデータ線の電位が変動することが無かった。これに対し、本実施の形態においては、書き込み動作が終わったラインに対し、直ちに発光動作に移行するため、発光動作中にデータ線電位が変動することになる。このとき、データ線電位は、正のパルス電圧振幅に対して十分低い電圧（−Ｖｂ）を基準とした電位であるため、例えば、画素１０Ａのダイオード１０２のカソードが−Ｖｆ近傍であることに対し、ダイオード１０２のアノードの電位であるデータ線電位は十分低い電位となるため、ダイオード１０２は常に逆バイアス状態となるので、発光期間において、データ線電位を変動させても、既に書き込まれたラインに対する動作に影響は無い。
【０１１１】
本実施の形態によれば、実施の形態１と同様に、画素の有する薄膜トランジスタスイッチは、定電流源である必要はなく、画素回路のオンオフ状態を切り換えるスイッチ機能を有していればよい。よって、例えば、薄膜トランジスタスイッチに印加する信号電圧、つまり、ゲート−ソース間電圧を、ドレイン−ソース間電圧Ｖｄｓに対して十分大きく設定しておくことにより、薄膜トランジスタの線形領域を利用することができるので、ドレイン電流Ｉｄのオン抵抗を限りなく０にすることが可能となる。よって、薄膜トランジスタスイッチのドレイン−ソース間に発光電流が流れるときの電圧降下を低減でき、表示パネルの電力損失を大幅に低減することができる。また、本発明の表示装置により、損失発生要因となるカレントミラー回路が不要となり、損失を低減可能となる。
【０１１２】
さらに、本実施の形態では、書き込み期間と発光期間とを重畳させて駆動することが可能となるので、総駆動時間を短縮することができ、高精細な画素部でも高階調な表示を実現することができる。
【０１１３】
以上、本発明に係る表示装置及びその駆動方法について実施に形態１及び２に基づき説明したが、本発明に係る表示装置及びその駆動方法は、上述した実施の形態１及び２に限定されるものではない。実施の形態１及び２に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
【産業上の利用可能性】
【０１１４】
本発明の表示装置及びその駆動方法は、特に、ディジタル階調制御方式で輝度を変動させるアクティブ型ディスプレイに有用である。
【符号の説明】
【０１１５】
１    表示装置
２    サブフィールド処理回路
３    電源線制御回路
４    走査線制御回路
５    消去線制御回路
６    データ線制御回路
１０    画素部
１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ    画素
１１Ａ、１１Ｄ    薄膜トランジスタスイッチ
１０１、１０４    有機ＥＬ素子
１０２、１０３、１０５、１０６    ダイオード
１２Ａ、１２Ｄ、１３Ａ、１３Ｄ    コンデンサ
５００、６００    電流駆動型表示パネル
５０１、６０１    信号線
５０２、６０２、ＳＣ１、ＳＣ２、ＳＣｎ    走査線
５１０、６１０    フレームメモリ
５１１、６１１    ラッチ
５１２    Ｄ／Ａコンバータ
５１３、６１３    ゲートドライバ
５１４、６１４、６１８、ＳＷ４１Ａ、ＳＷ４１Ｂ、ＳＷ４２Ａ、ＳＷ４２Ｂ、ＳＷ４３Ａ、ＳＷ４３Ｂ、ＳＷ４ｎＡ、ＳＷ４ｎＢ、ＳＷ５１Ａ、ＳＷ５１Ｂ、ＳＷ５２Ａ、ＳＷ５２Ｂ、ＳＷ５３Ａ、ＳＷ５３Ｂ、ＳＷ５ｎＡ、ＳＷ５ｎＢ、ＶＨ、ＶＬ    スイッチ
５１５、６１５    保持容量
５１６、６１６    Ｐチャネル薄膜トランジスタ
５１７、６１７    発光素子
５２０、６２０    画素
６１２    ＶＯＮＶＯＦＦ出力回路
６１９    時分割駆動制御回路
ＤＴ１、ＤＴ２    データ線
Ｅ１、Ｅ２、Ｅｎ    消去線
ＳＷ４ＡＨ、ＳＷ４ＡＬ    パルス発生用スイッチ
Ｖ１、Ｖ２、Ｖｎ    電源線
【図１】
2012163632.tif 000003
【図２】
2012163632.tif 000004
【図３】
2012163632.tif 000005
【図４】
2012163632.tif 000006
【図５】
2012163632.tif 000007
【図６】
2012163632.tif 000008
【図７Ａ】
2012163632.tif 000009
【図７Ｂ】
2012163632.tif 000010
【図７Ｃ】
2012163632.tif 000011
【図７Ｄ】
2012163632.tif 000012
【図８】
2012163632.tif 000013
【図９】
2012163632.tif 000014
【図１０】
2012163632.tif 000015
【図１１】
2012163632.tif 000016
【図１２】
2012163632.tif 000017
【図１３】
2012163632.tif 000018
【図１４】
2012163632.tif 000019
【図１５】
2012163632.tif 000020
【図１６Ａ】
2012163632.tif 000021
【図１６Ｂ】
2012163632.tif 000022