(57)【要約】【課題】複数種類の外部不揮発性記憶装置に対して、それぞれに適した書込パラメータを自動選択することにより、書込処理が可能な半導体集積回路を提供すること。【解決手段】複数種類の外部不揮発性記憶装置のそれぞれに対して書込処理を行なうための複数種類の書込パラメータが格納された内部不揮発性記憶回路１０２と、接続された外部不揮発性記憶装置２００の識別情報を取得し、識別情報に基づいて複数種類の書込パラメータから接続された外部不揮発性記憶装置２００に適した１つの書込パラメータを選択し、選択された書込パラメータを用いて接続された外部不揮発性記憶装置２００に対して書込処理を行なう制御回路１０１と、を備えた半導体集積回路１００。【選択図】図１
2012146360.tif 000002
【特許請求の範囲】
【請求項１】
複数種類の外部不揮発性記憶装置のそれぞれに対して書込処理を行なうための複数種類の書込パラメータが格納された内部不揮発性記憶回路と、
接続された外部不揮発性記憶装置の識別情報を取得し、当該識別情報に基づいて前記複数種類の書込パラメータから前記接続された外部不揮発性記憶装置に適した１つの書込パラメータを選択し、当該選択された書込パラメータを用いて前記接続された外部不揮発性記憶装置に対して書込処理を行なう制御回路と、を備えた半導体集積回路。
【請求項２】
前記内部不揮発性記憶回路には、前記複数種類の外部不揮発性記憶装置に対して書込処理を行なうために共通に用いられる書込制御プログラムが格納されていることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記識別情報が、前記接続された外部不揮発性記憶装置の製品ＩＤであることを特徴とする請求項１又は２に記載の半導体集積回路。
【請求項４】
前記識別情報が、前記制御回路から発行された特定のコマンドに基づいて、前記接続された外部不揮発性記憶装置から読み取られたステータス情報であることを特徴とする請求項１又は２に記載の半導体集積回路。
【請求項５】
前記外部不揮発性記憶装置がシリアルＥＥＰＲＯＭであることを特徴とする請求項１〜４のいずれか一項に記載の半導体集積回路。
【請求項６】
複数種類の外部不揮発性記憶装置のそれぞれに対して書込処理を行なうための複数種類の書込パラメータが格納された内部不揮発性記憶回路と、
接続された外部不揮発性記憶装置に対して書込処理を行なう制御回路と、を備えた半導体集積回路による前記接続された外部不揮発性記憶装置への書込処理方法であって、
前記制御回路が、前記接続された外部不揮発性記憶装置から当該外部不揮発性記憶装置の識別情報を取得し、
当該識別情報に基づいて、前記制御回路が前記複数種類の書込パラメータから前記接続された外部不揮発性記憶装置に適した１つの書込パラメータを選択し、
当該選択された書込パラメータを用いて、前記制御回路が前記接続された外部不揮発性記憶装置に対して書込処理を行なう、書込処理方法。
【請求項７】
前記内部不揮発性記憶回路には、前記複数種類の外部不揮発性記憶装置に対して書込処理を行なうために共通に用いられる書込制御プログラムが格納されていることを特徴とする請求項６に記載の書込処理方法。
【請求項８】
前記識別情報が、前記接続された外部不揮発性記憶装置の製品ＩＤであることを特徴とする請求項６又は７に記載の書込処理方法。
【請求項９】
前記識別情報が、前記制御回路から発行された特定のコマンドに基づいて、前記接続された外部不揮発性記憶装置から読み取られたステータス情報であることを特徴とする請求項６又は７に記載の書込処理方法。
【請求項１０】
前記外部不揮発性記憶装置がシリアルＥＥＰＲＯＭであることを特徴とする請求項６〜９のいずれか一項に記載の書込処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路及びこれによる外部不揮発性記憶装置への書込処理方法に関する。
【背景技術】
【０００２】
電子機器のアセンブリメーカは、市販のＬＳＩ（Large Scale Integration）チップとシリアルＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）チップとを別々に入手し、両者を組み合わせて所望の電子機器を製造する場合がある。外部不揮発性記憶装置であるシリアルＥＥＰＲＯＭには、電子機器の用途等に応じた各種プログラムやデータなどが格納される。そのため、このシリアルＥＥＰＲＯＭへの各種プログラムやデータなどの書込処理は、アセンブリメーカが行なうことになる。
【０００３】
ここで、シリアルＥＥＰＲＯＭへの書込処理には、書込パラメータが必要となるが、この書込パラメータはシリアルＥＥＰＲＯＭの種類などによって異なる。そのため、これまではシリアルＥＥＰＲＯＭへの書込処理に際し、アセンブリメーカが書込パラメータを選択もしくは手入力するなどの操作が必要であった。つまり、アセンブリメーカによる手作業が介在するため、人為的ミスが生じるおそれがあった。
【０００４】
これに対し、特許文献１には、ＥＰＲＯＭに対する書込パラメータを当該ＥＰＲＯＭの所定領域に格納することにより、ＥＰＲＯＭに対する書込処理方法を自動設定する技術が開示されている。しかしながら、特許文献１では、ＥＰＲＯＭに対する書込パラメータを当該ＥＰＲＯＭ自身の所定領域に格納するため、その分書換可能なＥＰＲＯＭのメモリ領域が減少してしまう問題があった。
【０００５】
特許文献１の問題に対しては、特許文献２に、フラッシュメモリに対する書込パラメータをマスクＲＯＭに格納することにより、フラッシュメモリに対する書換処理を最適化する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平４−９２２９５号公報
【特許文献２】特開２００１−３０６５４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献２では、搭載されるフラッシュメモリに対する書込パラメータのみがマスクＲＯＭに格納されている。換言すれば、搭載されるフラッシュメモリの種類に応じて、マスクＲＯＭに格納する書込パラメータを変える必要があった。
【課題を解決するための手段】
【０００８】
本発明に係る半導体集積回路は、
複数種類の外部不揮発性記憶装置のそれぞれに対して書込処理を行なうための複数種類の書込パラメータが格納された内部不揮発性記憶回路と、
接続された外部不揮発性記憶装置の識別情報を取得し、当該識別情報に基づいて前記複数種類の書込パラメータから前記接続された外部不揮発性記憶装置に適した１つの書込パラメータを選択し、当該選択された書込パラメータを用いて前記接続された外部不揮発性記憶装置に対して書込処理を行なう制御回路と、を備えたものである。
【０００９】
本発明に係る書込処理方法は、
複数種類の外部不揮発性記憶装置のそれぞれに対して書込処理を行なうための複数種類の書込パラメータが格納された内部不揮発性記憶回路と、
接続された外部不揮発性記憶装置に対して書込処理を行なう制御回路と、を備えた半導体集積回路による前記接続された外部不揮発性記憶装置への書込処理方法であって、
前記制御回路が、前記接続された外部不揮発性記憶装置から当該外部不揮発性記憶装置の識別情報を取得し、
当該識別情報に基づいて、前記制御回路が前記複数種類の書込パラメータから前記接続された外部不揮発性記憶装置に適した１つの書込パラメータを選択し、
当該選択された書込パラメータを用いて、前記制御回路が前記接続された外部不揮発性記憶装置に対して書込処理を行なうものである。
【００１０】
本発明に係る半導体集積回路は、複数種類の外部不揮発性記憶装置のそれぞれに対して書込処理を行なうための複数種類の書込パラメータが格納された内部不揮発性記憶回路を備えている。そのため、接続された外部不揮発性記憶装置の識別情報を取得することにより、当該識別情報に基づいて複数種類の書込パラメータから接続された外部不揮発性記憶装置に適した１つの書込パラメータを自動選択することができる。
【発明の効果】
【００１１】
本発明によれば、複数種類の外部不揮発性記憶装置に対して、それぞれに適した書込パラメータを自動選択することにより、書込処理が可能な半導体集積回路を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施の形態に係る半導体集積回路の構成図である。
【図２】本発明の第１の実施の形態に係る記憶装置への書込処理方法を示すフローチャートである。
【発明を実施するための形態】
【００１３】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
【００１４】
（第１の実施の形態）
まず、本発明の第１の実施の形態に係る半導体集積回路について説明する。図１は、本発明の第１の実施の形態に係る半導体集積回路の構成図である。本半導体集積回路（ＬＳＩチップ）１００は、ＣＰＵ１０１、内部ＲＯＭ１０２、シリアル通信部１０３、バス１０４を備えている。半導体集積回路１００は、シリアル通信部１０３を介して、シリアルＥＥＰＲＯＭ（以下、単に「シリアルＲＯＭ」と称す）２００に接続されている。
【００１５】
ＣＰＵ１０１は、バス１０４を介して、内部ＲＯＭ１０２、シリアル通信部１０３に接続されている。また、ＣＰＵ１０１は、シリアル通信部１０３を介して、シリアルＲＯＭ２００に接続されている。制御回路であるＣＰＵ１０１は、シリアルＲＯＭ２００から製品ＩＤなどの固体情報を取得する。そして、ＣＰＵ１０１は、この固体情報に基づいて、複数の書込パラメータの中から接続されたシリアルＲＯＭ２００に適した１つの書込パラメータを選択する。さらに、ＣＰＵ１０１は、選択した書込パラメータを用い、書込制御プログラムに基づいて、シリアルＲＯＭ２００に対し、各種プログラムやデータなどを書き込む。
【００１６】
内部ＲＯＭ１０２は、半導体集積回路１００内部に形成された不揮発性記憶回路である。内部ＲＯＭ１０２には、複数種類のシリアルＲＯＭ２００のそれぞれに対応した複数の書込パラメータが予め格納されている。
【００１７】
ここで、書込パラメータとは、書込制御のために必要な命令やページサイズ、書込時間等の値である。上述の通り、書込パラメータは、シリアルＲＯＭ２００の種類等により異なるため、複数種類のシリアルＲＯＭ２００のそれぞれに対応した複数の書込パラメータが必要となる。
【００１８】
また、内部ＲＯＭ１０２には、書込制御プログラムが格納されている。この書込制御プログラムは、複数種類のシリアルＲＯＭ２００に対して書込処理を行なう際に、共通に用いられる。つまり、特に限定されるわけではないが、書込制御プログラムは１つあれば足りる。
【００１９】
シリアル通信部１０３は、バス１０４から受信したデータを、シリアルＲＯＭ２００へ送信する。反対に、シリアル通信部１０３は、シリアルＲＯＭ２００から受信したシリアルデータを、ＣＰＵ１０１が処理可能な形式のデータに変換し、バス１０４へ送信する。
【００２０】
シリアルＲＯＭ２００は、シリアル信号を送受信するＥＥＰＲＯＭすなわち電気的に書換可能な不揮発性記憶装置である。シリアルＲＯＭ２００は、半導体集積回路１００とは、異なるチップに形成されている。シリアルＲＯＭ２００には、当該シリアルＲＯＭ２００及び半導体集積回路１００が搭載される電子機器の用途等に応じた各種プログラムやデータなどが格納される。
【００２１】
次に、図２を用いて、シリアルＲＯＭ２００への各種プログラムやデータなどの書込処理方法を説明する。図２は、本発明の第１の実施の形態に係るシリアルＲＯＭ２００への書込処理方法を示すフローチャートである。
【００２２】
まず、図２に示すように、ＣＰＵ１０１はシリアルＲＯＭ２００に対して、シリアルＲＯＭ２００の製品ＩＤを問い合わせる（ステップＳＴ１）。ここで、製品ＩＤは、例えば、書換可能な記憶領域以外の記憶領域に格納されている。なお、本実施の形態では、シリアルＲＯＭ２００の製品ＩＤを例に説明している。しかしながら、ＣＰＵ１０１が接続されたシリアルＲＯＭ２００に書き込むための書込パラメータを適切に選択するための識別情報であれば、これに限定されるものではない。
【００２３】
次に、シリアルＲＯＭ２００の製品ＩＤが取得できた場合（ステップ２ＹＥＳ）、ＣＰＵ１０１は内部ＲＯＭ１０２に格納された複数の書込パラメータから、接続されているシリアルＲＯＭ２００への書込処理に適した１つの書込パラメータを選択する（ステップ３）。
【００２４】
一方、シリアルＲＯＭ２００の製品ＩＤが取得できない場合（ステップ２ＮＯ）、ＣＰＵ１０１は特定のコマンドを発行し、接続されているシリアルＲＯＭ２００のステータスを読み取る（ステップ４）。このシリアルＲＯＭ２００のステータスが期待値と一致すれば（ステップ５ＹＥＳ）、ステップ３へ移行する。このシリアルＲＯＭ２００のステータスが期待値と一致しなければ（ステップ５ＮＯ）、ＣＰＵ１０１は異なる特定のコマンドを発行し、接続されているシリアルＲＯＭ２００のステータスを読み取る。つまり、ステップ４へ戻る。ここで、所定回数ステップ４を繰り返しても期待値と一致しなければ、終了するように設定してもよい。なお、上記シリアルＲＯＭ２００のステータスも書込パラメータを適切に選択するための識別情報である。
【００２５】
次に、ＣＰＵ１０１は、選択した書込パラメータと、内部ＲＯＭ１０２に格納された書込制御プログラムとを用いて、接続されたシリアルＲＯＭ２００へ電子機器の用途等に応じた各種プログラムやデータなどを書き込む（ステップ６）。これにより、シリアルＲＯＭ２００への各種プログラムやデータなどの書込処理が終了する。
【００２６】
以上のように、本実施の形態に係る半導体集積回路１００では、内部ＲＯＭ１０２に、複数種類のシリアルＲＯＭ２００のそれぞれに対応した複数の書込パラメータが予め格納されている。そして、本実施の形態に係る半導体集積回路１００は、接続されたシリアルＲＯＭ２００の製品ＩＤなどの識別情報に基づいて、そのシリアルＲＯＭ２００に適した書込パラメータを自動選択することができる。従って、人為的ミスが生じるおそれがない。
【００２７】
また、接続されたシリアルＲＯＭ２００用の書込パラメータが、シリアルＲＯＭ２００自身ではなく、半導体集積回路１００の内部ＲＯＭ１０２に格納されている。そのため、シリアルＲＯＭ２００の書換可能なメモリ領域が減少することもない。
【００２８】
さらに、本実施の形態に係る半導体集積回路１００には、複数種類のシリアルＲＯＭ２００のそれぞれに対応した複数の書込パラメータが予め格納されている。そのため、搭載されるフラッシュメモリの種類に応じて、内部ＲＯＭ１０２に格納する書込パラメータを変える必要がない。つまり、１種類の半導体集積回路１００により、複数種類のシリアルＲＯＭ２００に対し、自動的な書込処理が可能となる。
【００２９】
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【００３０】
１００    半導体集積回路
１０１    制御回路
１０２    内部ＲＯＭ
１０３    シリアル通信部
１０４    バス
２００    シリアルＲＯＭ
【図１】
2012146360.tif 000003
【図２】
2012146360.tif 000004