(57)【要約】【課題】ウェハを個々のチップに分割する際のダイシングによってチップ側面に生じるクラックがチップ領域内に伝播することを防止し、それにより半導体装置の品質を向上させることを目的とする。【解決手段】少なくとも２つのシールリング１２１、１２２に凹凸を形成し、シールリング１２１、１２２間で隣り合う凹凸の突出方向を逆向きにすると共に、突出先端部を近接させることにより、ダイシング等により発生したチップ領域１２０方向への外力をスムーズにチップ外周部へと逃がすことができるため、半導体ウェハ１０１を個々のチップに分割する際のダイシングによってチップ側面に生じるクラックがチップ領域１２０内に伝播することを防止し、それにより半導体装置の品質を向上させることができる。【選択図】図１
2012146888.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成される１または複数の回路ブロックからなる複数のチップ領域と、
前記チップ領域の周囲に設けられるスクライブ領域と、
前記チップ領域の外縁部に前記回路ブロックを取り囲むように連続的に形成される第１のシールリングと、
前記第１のシールリングと前記スクライブ領域との間に形成される第２のシールリングとを備え、前記第１のシールリングは前記第２のシールリングの方向に突出する１または複数の第１の突出部およびその逆方向に突出する第１の凹み部とが繰り返されてなり、前記第２のシールリングは前記第１のシールリングの方向に突出する１または複数の第２の突出部およびその逆方向に突出する第２の凹み部とが繰り返されてなり、前記第１の突出部及び前記第２の突出部が互いに対向することを特徴とする半導体ウェハ。
【請求項２】
前記第１の突出部、前記第１の凹み部及び前記第２の突出部、前記第２の凹み部を、前記第１のシールリング及び前記第２のシールリングを三角波状にすることにより形成することを特徴とする請求項１に記載の半導体ウェハ。
【請求項３】
前記第１の突出部、前記第１の凹み部及び前記第２の突出部、前記第２の凹み部を、前記第１のシールリング及び前記第２のシールリングを曲線波状にすることにより形成することを特徴とする請求項１に記載の半導体ウェハ。
【請求項４】
前記第２のシールリングは複数の前記第２の突出部を有し、隣り合う前記第２の突出部の間隔は等ピッチで形成されることを特徴とする請求項１から請求項３のいずれかに記載の半導体ウェハ。
【請求項５】
前記第１のシールリングは複数の前記第１の突出部を有し、隣り合う前記第１の突出部の間隔は等ピッチで形成されることを特徴とする請求項１から請求項３のいずれかに記載の半導体ウェハ。
【請求項６】
前記スクライブ領域と前記第２のシールリングとの間に第３のシールリングをさらに備え、前記第３のシールリングは前記チップ領域と前記スクライブ領域との界面に平行に形成されることを特徴とする請求項１〜請求項５のいずれかに記載の半導体ウェハ。
【請求項７】
前記第２のシールリングと前記第３のシールリングとの間に第４のシールリングをさらに備え、前記第４のシールリングは前記第２のシールリングの方向に突出する１または複数の第３の突出部およびその逆方向に突出する第３の凹み部とが繰り返されてなり、前記第３の突出部が前記第２の凹み部と対向することを特徴とする請求項６記載の半導体ウェハ。
【請求項８】
前記第１の突出部と前記第２の突出部とが接していることを特徴とする請求項６に記載の半導体ウェハ。
【請求項９】
前記第１の突出部、前記第２の突出部、前記第３の突出部の順で、突出量が小さくなることを特徴とする請求項７記載の半導体ウェハ。
【請求項１０】
前記第１のシールリング及び前記第２のシールリング上方にキャップ層が形成されることを特徴とする請求項１〜請求項９のいずれかに記載の半導体ウェハ。
【請求項１１】
請求項１〜請求項１０のいずれかに記載の半導体ウェハを、前記スクライブ領域をダイシングすることにより前記チップ領域毎に個辺化して形成されることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイシング工程で発生した機械的ストレスがチップ領域へ進行することを防止するために、チップ領域の周囲を取り囲むように形成されたシールリングを有する半導体ウェハ及び半導体装置に関する。
【背景技術】
【０００２】
従来、半導体装置は半導体ウェハ上に多数のＩＣ回路などを形成する拡散工程が完了した後に、半導体ウェハを個々の半導体チップへと分割するダイシング工程を経て形成される。半導体ウェハ上において多数配置されたチップ領域間は、格子状に形成されたスクライブ領域（Ｓｃｒｉｂｅ  ｇｒｉｄ）によって隔てられており、半導体ウェハはスクライブ領域に沿って個々のチップにダイシングされる。
【０００３】
しかし、半導体ウェハをダイシングして個々のチップに分割する際、スクライブライン周辺のチップ領域に機械ストレスが発生し、その結果、分離されたチップ側面つまり半導体ウェハのダイシング断面に部分的にクラック（欠けや割れ等）が生じる場合があった。
【０００４】
この問題に対して従来の半導体装置では、チップ領域の周囲にリング状の防御壁であるシールリングを設けることにより、ダイシング時に発生した機械的ストレスをシールリングで防ぐことで、チップ領域にクラックが進行することを防止していた。
【０００５】
従来のシールリングを備える半導体装置について、図８，図９を用いて説明する。
図８は従来のシールリングを有する半導体装置の断面構造を示す図である。図９は従来の半導体装置におけるシールリングの構成を示す平面図である。
【０００６】
図８に示すように、基板１上に層間絶縁膜２〜６およびパッシベーション膜７の積層構造が形成されている。チップ領域２０の周縁部における層間絶縁膜２〜６およびパッシベーション膜７の積層構造に、該積層構造を貫通し且つチップ領域２０を連続的に取り囲むシールリング３０ａ及び３０ｂが形成されている。
【０００７】
ここで通常、ダイシング等による外力がチップ領域に伝わることを防ぐため、チップ領域の外周に２周以上のシールリングを形成することが一般的に行われていた。
ウェハを上面から見た際、図９（ａ）に示すように、直線状のシールリング３０ａ、３０ｂを平行に配置したり、図９（ｂ）に示すように、シールリング３０ａの平面構成として、基板上側から見て複数の突起を有したりすることより、シールリングの機械的強度が高まり、それによって、ダイシング時におけるスクライブラインからの衝撃がチップ領域内に伝わることを軽減していた（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１３４７４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来技術において、チップ領域の外周に２周以上のシールリングを形成しても、十分にチップ領域にクラックが伝搬することを抑制できない場合があった。例えば図９（ａ）に示すように、シールリング構造としてチップ領域を平行な直線を２重で取り囲む構造では、ダイシング等によるチップ領域方向への外力が発生した際、ダイシングラインに対し垂直にシールリングが配置されているため、外力を左右どちらにも受け流すことができず、チップ領域方向にそのまま負荷がかかってしまい、外力が大きいと、クラックがチップ領域内に伝搬してしまう場合があった。また図９（ｂ）に示すように、単に外周のシールリング３０ａに凹凸を設けただけでは、凹凸に沿って内周のシールリング３０ｂに伝わる外力が内周のシールリング３０ｂに衝突するのみで外力を逃がすことができず、内周のシールリング３０ｂに外力が集中してしまい、外力が大きいと、クラックがチップ領域内に伝搬してしまう場合があった。
【００１０】
以上のように近年においては、拡散プロセスにおけるプロセスルールの微細化技術が進展するのに伴って、従来の半導体装置の層構造よりも複雑化、低強度化となっている上、スクライブ領域の狭ピッチ化が進んでいるため、ダイシングによるクラックがチップ領域内に伝播する危険性が高くなっている。
【００１１】
前記に鑑み、本発明は、ウェハを個々のチップに分割する際のダイシングによってチップ側面に生じるクラックがチップ領域内に伝播することを防止し、それにより半導体装置の品質を向上させることを目的とする。
【課題を解決するための手段】
【００１２】
前記の目的を達成するために、本発明に係る半導体ウェハは、基板と、前記基板上に形成される１または複数の回路ブロックからなる複数のチップ領域と、前記チップ領域の周囲に設けられるスクライブ領域と、前記チップ領域の外縁部に前記回路ブロックを取り囲むように連続的に形成される第１のシールリングと、前記第１のシールリングと前記スクライブ領域との間に形成される第２のシールリングとを備え、前記第１のシールリングは前記第２のシールリングの方向に突出する１または複数の第１の突出部およびその逆方向に突出する第１の凹み部とが繰り返されてなり、前記第２のシールリングは前記第１のシールリングの方向に突出する１または複数の第２の突出部およびその逆方向に突出する第２の凹み部とが繰り返されてなり、前記第１の突出部及び前記第２の突出部が互いに対向することを特徴とする。
【００１３】
また、前記第１の突出部、前記第１の凹み部及び前記第２の突出部、前記第２の凹み部を、前記第１のシールリング及び前記第２のシールリングを三角波状にしても良い。
また、前記第１の突出部、前記第１の凹み部及び前記第２の突出部、前記第２の凹み部を、前記第１のシールリング及び前記第２のシールリングを曲線波状にしても良い。
【００１４】
また、前記第２のシールリングは複数の前記第２の突出部を有し、隣り合う前記第２の突出部の間隔は等ピッチで形成されることが好ましい。
また、前記第１のシールリングは複数の前記第１の突出部を有し、隣り合う前記第１の突出部の間隔は等ピッチで形成されることが好ましい。
【００１５】
また、前記スクライブ領域と前記第２のシールリングとの間に第３のシールリングをさらに備え、前記第３のシールリングは前記チップ領域と前記スクライブ領域との界面に平行に形成されることが好ましい。
【００１６】
また、前記第２のシールリングと前記第３のシールリングとの間に第４のシールリングをさらに備え、前記第４のシールリングは前記第２のシールリングの方向に突出する１または複数の第３の突出部およびその逆方向に突出する第３の凹み部とが繰り返されてなり、前記第３の突出部が前記第２の凹み部と対向することが好ましい。
【００１７】
また、前記第１の突出部と前記第２の突出部とが接していても良い。
また、前記第１の突出部、前記第２の突出部、前記第３の突出部の順で、突出量が小さくなることが好ましい。
【００１８】
また、前記第１のシールリング及び前記第２のシールリング上方にキャップ層が形成されても良い。
さらに、本発明に係る半導体装置は、前記半導体ウェハを、前記スクライブ領域をダイシングすることにより前記チップ領域毎に個辺化して形成されることを特徴とする。
【００１９】
以上により、半導体ウェハを個々のチップに分割する際のダイシングによってチップ側面に生じるクラックがチップ領域内に伝播することを防止し、それにより半導体装置の品質を向上させることができる。
【発明の効果】
【００２０】
以上のように、少なくとも２つのシールリングに凹凸を形成し、シールリング間で隣り合う凹凸の突出方向を逆向きにすると共に、突出先端部を近接させることにより、ダイシング等により発生したチップ領域方向への外力をスムーズにチップ外周部へと逃がすことができるため、半導体ウェハを個々のチップに分割する際のダイシングによってチップ側面に生じるクラックがチップ領域内に伝播することを防止し、それにより半導体装置の品質を向上させることができる。
【図面の簡単な説明】
【００２１】
【図１】実施の形態１に係る半導体装置が設けられているウェハの一部分を示す平面図
【図２】実施の形態１に係るシールリングを示す拡大平面図
【図３】実施の形態１の効果を説明する概念図
【図４】実施の形態１のシールリングの構成を示す断面図
【図５】実施の形態２〜実施の形態４のシールリング構成を示す平面図
【図６】実施の形態２の効果を説明する概念図
【図７】本発明のシールリングの構成を示す断面図
【図８】従来のシールリングを有する半導体装置の断面構造を示す図
【図９】従来の半導体装置におけるシールリングの構成を示す平面図
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
本発明の特徴は、２つ以上の前記シールリングを有しており、それらのシールリングは平面構成として、各辺に少なくとも１つ以上の波状を有し、且つ前記波状の山部と互いに隣り合うシールリングの谷部が最も近づいていることである。これにより、ダイシング時に生じた外力は、外側のシールリングから内側のシールリングにスムーズに伝達し、内側のシールリングからチップ外周部へ外力を逃がすことができる。結果として、チップ内部へのクラックの進展を防ぐことができる。
【００２３】
尚、本発明の実施の形態については、以下の各実施の形態の中で詳述する。
（実施の形態１）
以下、本発明の実施の形態１に係る半導体装置について図面を参照しながら説明する。
【００２４】
図１は実施の形態１に係る半導体装置が設けられているウェハの一部分を示す平面図である。図１に示すように、例えばシリコン基板等に代表される半導体基板となるウェハ１０１上には、それぞれ半導体装置となる複数のチップ領域１２０が配置されている。各チップ領域１２０には、複数の素子からなり且つ所定の機能を有するＩＣ（ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）回路が設けられ、複数のＩＣ回路からなる回路ブロック１２５が形成されている。尚、各チップ領域１２０は、格子状に設けられたスクライブ領域１１０によって区画されている。
【００２５】
ここで、１個の半導体装置（つまり１個の半導体チップ）は、複数の回路素子やＩ／Ｏ領域を含む回路ブロック１２５からなる前記チップ領域１２０と、前記チップ領域１２０の周縁部に回路ブロック１２５を取り囲むように設けられているシールリング１２１及び１２２とから構成されている。このように複数の半導体装置が形成されたウェハ１０１は、各チップの完成後、スクライブ領域１１０に沿ってダイシングされ、それによって個々の半導体装置に分離される。
【００２６】
図１の１個の半導体装置を拡大したものが図２であり、図２は実施の形態１に係るシールリングを示す拡大平面図である。図３は実施の形態１の効果を説明する概念図である。図４は実施の形態１のシールリングの構成を示す断面図であり、図２のＡ−Ａ’線での断面図である。
【００２７】
図１に示すように、前記チップ領域１２０の周縁部に回路ブロック１２５を取り囲むように設けられているシールリング１２１及び１２２が形成されている。図２に示すように、それらのシールリングは平面構成として、各辺に１つの波状を有し、且つ前記波状の山部と互いに隣り合うシールリングの谷部が最も近づいている。つまり、シールリング１２１及び１２２はそれぞれ、スクライブ領域１１０とチップ領域１２０との界面と平行する線に対して凹凸を有しており、シールリング１２１の最も突出する部分とシールリング１２２の最も凹む部分とが互いに隣接する構成である。
【００２８】
シーリングの凹凸形状について、詳細に説明する。
シールリング１２１及び１２２はチップ領域１２０の外周となる各辺に沿う形で、チップ領域１２０内に回路ブロック１２５を囲んで連続的に形成される。シールリング１２１はシールリング１２２とチップ領域１２０の外周との間に形成される。また、シールリング１２１は辺ごとに１または複数個の突出部分１２１ａが形成され、突出部分１２１ａの突出方向はシールリング１２２の方向である。同様に、シールリング１２２は辺ごとに１または複数個の突出部分１２２ａが形成され、突出部分１２２ａの突出方向はシールリング１２１の方向である。そして、突出部分１２１ａ及び突出部分１２２ａを互いに対向する位置に形成し、突出部分１２１ａ及び突出部分１２２ａの先端部分間の距離が最短になるように形成される。
【００２９】
このような構成により、ダイシング時に生じたクラックが前記シールリング１２１の山部（突出部分１２１ａ）から１２２の谷部（突出部分１２２ａ）へと進行するように制御することができる。なお、ここでシールリングの山部とは、スクライブ領域１１０からチップ領域１２０に向かって凸の部分を指し、シールリングの谷部とは、チップ領域１２０からスクライブ領域１１０に向かって凸の部分を指す。本発明の効果について図３を用いて詳細に説明する。例えば、１３０ａの位置においてチップ領域１２０方向への外力が働いた場合、その外力はスクライブラインに対して傾斜しているシールリング１２１に沿って伝わることとなる（方向１３０ｂ）。そしてシールリング１２１の山部頂点まで到達した外力は、シールリング１２１の山部頂点に隣接するシールリング１２２の谷部頂点に伝わることとなる。結果として、外力はシールリング１２２に沿って伝わり、チップ領域１２０の外周部に向かって逃げて行くこととなる（方向１３０ｃ）。このように、スクライブにより生じた外力が、シールリングにぶつかってシールリングを破壊することなく、シールリングに沿って逃げて分散することになるので、チップ領域内にクラックが発生することが防止でき、半導体装置の品質を向上させることができる。
（実施の形態２）
図５は実施の形態２〜実施の形態４のシールリング構成を示す平面図である。図６は実施の形態２の効果を説明する概念図である。図７は実施の形態２のシールリングの構成を示す断面図であり、図５（ａ）のＢ−Ｂ’線の断面構造（本発明の第２の実施形態を示す半導体装置の断面構造）である。
【００３０】
図５（ａ）に示すように、本実施の形態の半導体装置では、前記チップ領域１２０の周縁部に回路ブロック１２５（図１参照）を取り囲むように設けられているシールリング１４１、１４２、１４３及び１４４が形成されている。
【００３１】
前記シールリング１４１、１４２及び１４３は三角波状の凹凸を有しており、１４４は直線形状で構成されており、スクライブ領域から離れていくにつれて（１４１、１４２、１４３の順に）に三角波状の凹凸が小さくなっていくように構成している。また、互いに、最も突出する部分と最も凹む部分とが互いに隣接する構成である。これにより、ダイシング時に生じたクラックを前記スクライブ領域から離れた前記シールリングに向かえば向かうほど、クラックの進行方向が前記シールリング１４４に沿った方向に変化させるといった効果を向上させることができる。本効果について図６を用いて詳細に説明する。なお、ここでシールリングの山部とは、スクライブ領域１１０からチップ領域１２０に向かって突出した凸の部分を指し、シールリングの谷部とは、チップ領域１２０からスクライブ領域１１０に向かって突出した凸の部分を指す。例えば、１５０ａの位置においてチップ領域１２０方向への外力が働いた場合、その外力はスクライブラインに対して傾斜しているシールリング１４１に沿って伝わることとなる（方向１５０ｂ）。そしてシールリング１４１の山部頂点まで到達した外力は、シールリング１４２の谷部頂点に伝わることとなる。そしてシールリング１４２の谷部頂点まで到達した外力は、シールリング１４１よりも傾きが緩やかなシールリング１４２に沿って伝わることとなる（方向１５０ｃ）。そしてシールリング１４２の山部頂点まで到達した外力は、シールリング１４３の谷部頂点に伝わることとなる。そしてシールリング１４３の谷部頂点まで到達した外力は、シールリング１４２よりも傾きが緩やかなシールリング１４３に沿って伝わることとなる（方向１５０ｄ）。そしてシールリング１４３の山部頂点まで到達した外力は、スクライブラインに平行な直線状のシールリング１４４に沿って伝わることとなる（方向１５０ｅ）。結果として、チップ領域１２０に対して垂直方向に加えられた外力が、チップ領域１２０に対して平行方向に変換され、チップ領域１２０の外周部に向かって逃げて行くこととなる。
【００３２】
つまり、前記シールリング１４１、１４２、１４３は三角波状の凹凸が波状の山部（凸）と互いに隣り合うシールリングの谷部（凹）が最も近づいている。これにより、ダイシング時に生じたクラックが前記シールリング１４１の山部（凸）から１４２の谷部（凹）、１４２の山部（凸）から１４３の谷部（凹）へと進行するように制御することができる。このように、スクライブにより生じた外力が、シールリングにぶつかってシールリングを破壊することなく、シールリングに沿って逃げて分散することになるので、大きな外力がシールリング１４４に垂直に伝搬されることを回避でき、チップ領域内にクラックが発生することが防止でき、半導体装置の品質を向上させることができる。
【００３３】
また、凹凸は等間隔（等ピッチ）で並べてもよい。これにより、上記効果を各辺で均等に得ることができる。
（実施の形態３）
次に、図５（ｂ）を参照して実施の形態３を説明する。
【００３４】
図５（ｂ）は実施の形態３のシールリング構成を示す平面図である。図５（ｂ）に示すように、前記チップ領域１２０の周縁部に回路ブロック１２５（図１参照）を取り囲むように設けられているシールリング１４１、１４２、１４３及び１４４が形成されている。
【００３５】
前記シールリング１４１、１４２及び１４３は曲線波状の凹凸を有しており、１４４は直線形状で構成されており、スクライブ領域から離れていくにつれて（１４１、１４２、１４３の順に）に曲線波状の凹凸が小さくなっていくように構成している。これにより、前記実施形態２と同様の効果を得られるのに加え、凹凸の形状が曲線波状であることにより、クラックのダメージ方向をスムーズ制御することができる。
（実施の形態４）
次に、図５（ｃ）を参照して実施の形態４を説明する。
【００３６】
図５（ｃ）は実施の形態４のシールリング構成を示す平面図である。図５（ｃ）に示すように、前記チップ領域１２０の周縁部に回路ブロック１２５（図１参照）を取り囲むように設けられているシールリング１４１、１４２、１４３及び１４４が形成されている。
【００３７】
前記シールリング１４１及び１４２は合わせて楕円形が連なった形状（チェーン形状）で構成されており、１４３及び１４４は直線形状で構成されている。このような構造によっても、チップ領域１２０に垂直な方向に発生した外力をシールリングの平行方向にスムーズに逃がすことができ、チップ領域内にクラックが発生することが防止でき、半導体装置の品質を向上させることができる。
【００３８】
次に、本発明のシールリングの断面構造について図７を用いて説明する。
図７は本発明のシールリングの構成を示す断面図である。
図７に示すように、ウェハ１０１上に層間絶縁膜１０２〜１０６が形成されており、シールリング１４１〜１４４はチップ領域１２０の外縁部に、層間絶縁膜１０２〜１０６を貫通して形成されている。層間絶縁膜１０６上にはパッシベーション膜１０７が形成されており、シールリング１４１〜１４４のいずれかあるいは全ての上部は開口されている。開口されたシールリング上にはキャップ層１０８が形成される。図では、シールリング１４１、１４２の上部が開口されシールリング１４１、１４２を覆うように、パッシベーション膜１０７の開口部にキャップ層１０８が形成されている。
【００３９】
なお、シールリングの数は任意であり、実施の形態１の様に２つのシールリングを形成しても良く、そのいずれかまたは全ての上部にキャップ層を形成することができる。
本発明によって、ダイシング時のクラックは、前記スクライブ領域から離れた前記シールリングに向かえば向かうほど、クラックの進行方向がスクライブラインに平行な方向に変化していくため、前記スクライブ領域から一番遠い前記シールリング（直線のシールリング）では外力がシールリングに沿った方向に制御され、チップ内部へのダメージの進展を防ぐことができる。一般的に前記シールリング平面構成は直線形状であるため、ダイシング時に発生した前記チップ領域に向かうクラックのチップ領域方向ベクトル（シールリングに対して垂直なベクトル）を全て吸収する必要があり、さらには前記クラックのダメージを点で受け止める必要があったのに対して、本発明では、凹凸が形成された２つのシールリングの隣接する頂点にて、前記クラックのチップ領域方向ベクトルの大半は前記シールリングに沿った方向に変換され、前記シールリングで吸収する必要があるダメージはかなり少なくなるのに加え、さらには前記クラックのダメージを面で受け止めることができる。最終的には、前記クラックのチップ内部方向ベクトルはゼロとなり、前記シールリングに沿った方向ベクトルのみが残ることになる。
【００４０】
本発明の半導体装置において、前記シールリングは、Ｗ、Ａｌ及びＣｕのうちの少なくとも１つの材質から構成することが好ましい。
本発明の半導体装置において、前記キャップ層はＡｌから構成されていると、前記シールリング（特にＣｕから構成されたシールリング）の腐食を確実に防止することもできる。
【産業上の利用可能性】
【００４１】
本発明は、チップ領域内にクラックが発生することが防止できると共に、半導体装置の品質を向上させることができ、ダイシング工程で発生した機械的ストレスがチップ領域へ進行することを防止するために、チップ領域の周囲を取り囲むように形成されたシールリングを有する半導体ウェハ及び半導体装置等に有用である。
【符号の説明】
【００４２】
１    基板
２    層間絶縁膜
３    層間絶縁膜
４    層間絶縁膜
５    層間絶縁膜
６    層間絶縁膜
７    パッシベーション膜
１０    スクライブ領域
２０    チップ領域
２３ａ    シール配線
２４ａ１、２４ａ２    シールビア
２７  キャップ層
３０ａ、３０ｂ    シールリング
１０１    ウェハ
１０２    層間絶縁膜
１０３    層間絶縁膜
１０４    層間絶縁膜
１０５    層間絶縁膜
１０６    層間絶縁膜
１０７    パッシベーション膜
１０８    キャップ層
１１０    スクライブ領域
１２０    チップ領域
１２１、１２２    シールリング
１２１ａ、１２２ａ    突出部分
１２５    回路ブロック
１３０ａ    位置
１３０ｂ    方向
１３０ｃ    方向
１４１、１４２、１４３、１４４    シールリング
１５０ａ    位置
１５０ｂ    方向
１５０ｃ    方向
１５０ｄ    方向
１５０ｅ    方向
【図１】
2012146888.tif 000003
【図２】
2012146888.tif 000004
【図３】
2012146888.tif 000005
【図４】
2012146888.tif 000006
【図５】
2012146888.tif 000007
【図６】
2012146888.tif 000008
【図７】
2012146888.tif 000009
【図８】
2012146888.tif 000010
【図９】
2012146888.tif 000011