(57)【要約】【課題】半導体素子に接続された一対の導電ライン間に、電源平滑用などのコンデンサを設けてなる電子装置において、コンデンサを２個直列とすることなくコンデンサの短絡によるＦＨを適切に防止する。【解決手段】外部と接続される第１の端子１１および第２の端子１２と、第１の端子１１および第２の端子１２に電気的に接続された回路基板２０と、回路基板２０に搭載され、第１の端子１１および第２の端子１２に電気的に接続された集積回路４０を有する半導体素子３０と、を備え、第１の端子１１に電気的に接続された第１の導電ライン８０と第２の端子１２に電気的に接続された第２の導電ライン８１との間に、コンデンサ９０とヒューズ３３ａとが直列に接続されており、ヒューズ３３ａは半導体素子３０内に形成された配線により構成され、ヒューズ３３ａの周りに、ヒューズ３３ａをヒューズ３３ａ以外の部位と非接触とする空間部３３ｂを設けている。【選択図】図３
2012146605.tif 000002
【特許請求の範囲】
【請求項１】
外部と接続される第１の端子（１１）および第２の端子（１２）と、
前記第１の端子（１１）および前記第２の端子（１２）に電気的に接続された回路基板（２０）と、
前記回路基板（２０）に搭載され、前記第１の端子（１１）および前記第２の端子（１２）に電気的に接続された集積回路（４０）を有する半導体素子（３０）と、を備え、
前記第１の端子（１１）に電気的に接続された第１の導電ライン（８０）と前記第２の端子（１２）に電気的に接続された第２の導電ライン（８１）との間に、ヒューズ（３３ａ）が接続されており、
前記ヒューズ（３３ａ）は、前記半導体素子（３０）内に形成された配線により構成されたものであり、
前記ヒューズ（３３ａ）の周りに、前記ヒューズ（３３ａ）以外の部位が前記ヒューズ（３３ａ）と非接触になるように空間部（３３ｂ）を設けたことを特徴とする電子装置。
【請求項２】
前記半導体素子（３０）は、その表面を封止材（５０）で封止されており、
前記空間部（３３ｂ）は前記半導体素子（３０）の表面に開口する開口部（３３ｃ）を有しており、その開口部（３３ｃ）は、前記空間部（３３ｂ）への前記封止材（５０）の侵入を防止するように狭くなっているものであることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記空間部（３３ｂ）は、複数個であることを特徴とする請求項２に記載の電子装置。
【請求項４】
前記半導体素子（３０）には凹部（３５）が形成されており、前記ヒューズ（３３ａ）は前記凹部（３５）の外側から前記凹部（３５）の内部に亘って前記凹部（３５）の凹形状に沿った形状に形成されていることを特徴とする請求項１ないし３のいずれか１つに記載の電子装置。
【請求項５】
前記第１の導電ライン（８０）と前記第２の導電ライン（８１）との間に、１個のコンデンサ（９０）と前記ヒューズ（３３ａ）とが直列に接続されていることを特徴とする請求項１ないし４のいずれか１つに記載の電子装置。
【請求項６】
前記半導体素子（３０）は、フリップチップ実装により前記回路基板（２０）に搭載されることにより、前記集積回路（４０）と前記回路基板（３０）とが電気的に接続されていることを特徴とする請求項５に記載の電子装置。
【請求項７】
前記コンデンサ（９０）は前記半導体素子（３０）に直接搭載されており、
前記半導体素子（３０）内に形成された配線（３３）と前記コンデンサ（９０）とは、導電性接合部材（２）を介して電気的に接続されていることを特徴とする請求項５に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に接続された一対の導電ライン間に、当該一対の導電ライン間に短絡電流が流れたときに、この短絡電流を遮断するヒューズを設けてなる電子装置に関する。
【背景技術】
【０００２】
一般に、この種の電子装置は、外部と接続される第１の端子および第２の端子と、第１の端子および第２の端子に電気的に接続された回路基板と、回路基板に搭載され、第１の端子および第２の端子に電気的に接続された集積回路を有する半導体素子と、を備えて構成されている。
【０００３】
ここで、第１の端子に電気的に接続された第１の導電ライン（たとえば電源ライン）と第２の端子に電気的に接続された第２の導電ライン（たとえばＧＮＤライン）との間にて、短絡電流が発生した場合、半導体素子の集積回路に過大な電流が流れて発火するという現象、いわゆるファイアハザード（Ｆｉｒｅ  Ｈａｚａｒｄ：以下、ＦＨという）が発生する可能性がある。
【０００４】
そこで、このＦＨを防ぐため、第１の導電ラインと第２の導電ラインとの間に、ヒューズを接続することが考えられる。この場合、別部品としてのヒューズを設けてもよいが、その場合、設置スペースの増大や部品コストの増大などが発生し、好ましくない。
【０００５】
ここで、従来では特許文献１のように半導体素子をリードフレームなどと接続するためのボンディングワイヤやリードフレーム自体をヒューズとして使用する方法なども提案されているが、通常ボンディングワイヤの線径、線長、あるいはリードフレームの幅や長さは、半導体素子の組付け工程、もしくはリードフレームのレイアウトなどで決まるため、ヒューズの溶断電流が設計し難いという課題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４１５１４２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、本発明者は、ヒューズを、半導体素子内に形成された配線により構成されたものとすることを検討した。そうすれば、ヒューズは半導体素子内の配線であるから、その配線の長さや幅などを調整することで、溶断電流の設計を容易に行える。しかし、この場合、ヒューズ全体が周囲の絶縁膜等と接触状態にあると、溶融したヒューズの行き場が確保されにくくなり、溶断されにくくなる恐れがある。
【０００８】
本発明は、上記した問題に鑑みてなされたものであり、半導体素子に接続された一対の導電ライン間に、ヒューズを設けるとともに、このヒューズを半導体素子内に形成された配線により構成してなる電子装置において、ヒューズの溶断を容易にしてＦＨを適切に防止することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、外部と接続される第１の端子（１１）および第２の端子（１２）と、第１の端子（１１）および第２の端子（１２）に電気的に接続された回路基板（２０）と、回路基板（２０）に搭載され、第１の端子（１１）および第２の端子（１２）に電気的に接続された集積回路（４０）を有する半導体素子（３０）と、を備え、第１の端子（１１）に電気的に接続された第１の導電ライン（８０）と第２の端子（１２）に電気的に接続された第２の導電ライン（８１）との間に、ヒューズ（３３ａ）が接続されており、ヒューズ（３３ａ）は、半導体素子（３０）内に形成された配線により構成されたものであり、ヒューズ（３３ａ）の周りに、ヒューズ（３３ａ）以外の部位がヒューズ（３３ａ）と非接触になるように空間部（３３ｂ）を設けたことを特徴とする。
【００１０】
それによれば、空間部（３３ｂ）を設けて、ヒューズ（３３ａ）において他部分と非接触な部位を設けることで、ヒューズ（３３ａ）が、当該ヒューズ（３３ａ）以外の部位に邪魔されることなく、溶融したヒューズ（３３ａ）の行き場が確保できるから、溶断しやすくなる。よって、本発明によれば、ヒューズの溶断を容易にしてＦＨを適切に防止することができる。
【００１１】
また、請求項２に記載の発明では、請求項１に記載の電子装置において、半導体素子（３０）は、その表面を封止材（５０）で封止されており、空間部（３３ｂ）は半導体素子（３０）の表面に開口する開口部（３３ｃ）を有しており、その開口部（３３ｃ）は、空間部（３３ｂ）への封止材（５０）の侵入を防止するように狭くなっているものであることを特徴とする。
【００１２】
それによれば、空間部（３３ｂ）が半導体素子（３０）の表面に開口する開口部（３３ｃ）を有しており、その半導体素子（３０）の表面を封止材（５０）で封止する場合に、空間部（３３ｂ）に封止材（５０）が入り込まずに空間部（３３ｂ）が維持され、ヒューズ（３３ａ）の非接触状態が確保される。
【００１３】
さらに、請求項３に記載の発明では、請求項２に記載の電子装置において、空間部（３３ｂ）は、複数個であることを特徴とする。
【００１４】
それによれば、個々の空間部（３３ｂ）の開口部（３３ｃ）のサイズは小さいものとしつつ、複数個の空間部（３３ｂ）全体によって、溶融したヒューズ（３３ａ）の行き場となる体積が確保しやすくなる。
【００１５】
また、請求項４に記載の発明では、請求項１ないし３のいずれか１つに記載の電子装置において、半導体素子（３０）には凹部（３５）が形成されており、ヒューズ（３３ａ）は凹部（３５）の外側から凹部（３５）の内部に亘って凹部（３５）の凹形状に沿った形状に形成されていることを特徴とする。それによれば、ヒューズ（３３ａ）が凹部（３５）の段差で切れやすくなる。
【００１６】
また、請求項５に記載の発明では、請求項１ないし４のいずれか１つに記載の電子装置において、第１の導電ライン（８０）と第２の導電ライン（８１）との間に、１個のコンデンサ（９０）とヒューズ（３３ａ）とが直列に接続されていることを特徴とする。
【００１７】
この種の電子装置においては、一般に、第１の端子に電気的に接続された第１の導電ライン（たとえば電源ライン）と第２の端子に電気的に接続された第２の導電ライン（たとえばＧＮＤライン）との間にて、コンデンサを設けて、電源平滑化やＥＭＣ特性の改善を図ることが行われる。
【００１８】
このとき、コンデンサの短絡故障により、上記ＦＨが発生する可能性がある。そこで、従来では、このＦＨを防ぐため、短絡時にＦＨになる可能性のあるコンデンサに関しては２個直列に接続し、リスクを低減していた。
【００１９】
しかしながら、この手法にでは、コンデンサが２個必要となりさらに必要容量を確保するために各コンデンサの容量は２倍にする必要があることからコストアップになること、また寄生インダクタや抵抗が増えることでＥＭＣ特性が低下すること、コンデンサを配置するためのスペースも増えることなどが問題であった。
【００２０】
このような問題に対して、請求項５に記載の発明によれば、コンデンサ（９０）が短絡したときにヒューズ（３３ａ）が分断されて、コンデンサ（９０）に流れる電流が遮断されるから、コンデンサを２個直列とすることなくコンデンサの短絡によるＦＨを適切に防止することができる。
【００２１】
さらに、請求項６に記載の発明のように、請求項５に記載の電子装置においては、半導体素子（３０）は、フリップチップ実装により回路基板（２０）に搭載されることにより、集積回路（４０）と回路基板（３０）とが電気的に接続されているものとしてもよい。
【００２２】
それによれば、半導体素子（３０）と回路基板（２０）とをワイヤを介して接続する場合に比べて、当該ワイヤの寄生インダクタンスが無く好ましい。
【００２３】
また、請求項７に記載の発明のように、請求項５に記載の電子装置においては、コンデンサ（９０）は半導体素子（３０）に直接搭載されており、半導体素子（３０）内に形成された配線（３３）とコンデンサ（９０）とは、導電性接合部材（２）を介して電気的に接続されているものとしてもよい。
【００２４】
それによれば、コンデンサ（９０）と半導体素子（３０）とをワイヤを介して接続する場合に比べて、当該ワイヤの寄生インダクタンスが無く好ましい。
【００２５】
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１実施形態に係る電子装置の概略平面図である。
【図２】図１に示される電子装置の回路構成を示す図である。
【図３】第１実施形態に係る電子装置の要部の概略断面図である。
【図４】保護膜に設けられた空間部の開口部の平面形状の一具体例を示す概略平面図である。
【図５】第１実施形態の他の例を示す概略断面図である。
【図６】ヒューズ上の空間部近傍におけるモールド樹脂の成型過程を示す概略断面図である。
【図７】本発明の第２実施形態に係る電子装置の要部を示す概略断面図である。
【図８】本発明の第３実施形態に係る電子装置の要部の概略断面図である。
【図９】本発明の第４実施形態に係る電子装置の要部の概略断面図である。
【図１０】本発明の第５実施形態に係る電子装置の要部の概略断面図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
【００２８】
（第１実施形態）
図１は、本発明の第１実施形態に係る電子装置の概略平面構成を示す図であり、図２は、同電子装置の回路構成を示す図である。
【００２９】
本実施形態の電子装置は、大きくは、外部と接続される第１の端子１１および第２の端子１２と、第１の端子１１および第２の端子１２に電気的に接続された回路基板２０と、回路基板２０に搭載され、第１の端子１１および第２の端子１２に電気的に接続された集積回路４０を有する半導体素子３０と、これら第１の端子１１および第２の端子１２、回路基板２０、半導体素子３０およびこれらの電気的接続部であるボンディングワイヤ７０を封止するモールド樹脂５０と、を備えて構成されている。
【００３０】
第１の端子１１および第２の端子１２は、たとえばＣｕなどのリードフレームよりなるもので、外部電源６０と接続される端子や出力端子などとして用いられる。これら第１および第２の端子１１、１２は、モールド樹脂５０より露出するアウターリードにて外部との接続を行う。
【００３１】
図２では、これら両端子１１、１２は、直流電源としての外部電源６０と電気的に接続されており、第１の端子１１は、外部電源６０の高電圧側に接続される電源端子とされ、第２の端子１２は、外部電源６０の低電圧側に接続されるＧＮＤ端子とされている。
【００３２】
回路基板２０は、単層もしくは多層の配線基板であり、セラミック基板や樹脂基板などよりなる。この回路基板２０の表面には、第１のパッド２１、第２のパッド２２が設けられており、これら回路基板２０の各パッド２１、２２は、回路基板２０の表面や内層に設けられた配線２３と導通している。これらパッド２１、２２、配線２３は、Ｃｕなどの箔や導電性ペーストなどよりなる。
【００３３】
ここで、回路基板２０の第１のパッド２１は、ボンディングワイヤ７０を介して第１の端子１１に電気的に接続されており、回路基板２０の第２のパッド２２は、ボンディングワイヤ７０を介して第２の端子１２に電気的に接続されている。
【００３４】
半導体素子３０は、シリコン半導体などの半導体チップなどよりなるもので、はんだなどによって回路基板２０上に搭載・固定されている。半導体素子３０の内部には、トランジスタなどより構成され電源回路などの用をなす集積回路４０が形成されている。この集積回路４０を有する半導体素子３０は、一般的な半導体プロセスにより形成される。
【００３５】
また、この集積回路４０は、半導体素子３０内に形成された配線３３を介して、半導体素子３０に設けられた第１のパッド３１、第２のパッド３２に引き出されている。これら半導体素子３０の各パッド３１、３２および配線３３は、スパッタや蒸着などにより形成されたＡｌなどの金属よりなる。
【００３６】
ここで、半導体素子３０の集積回路４０は、半導体素子３０の各パッド３１、３２からボンディングワイヤ７０を介して、第１の端子１１、第２の端子１２と電気的に接続されることにより、外部電源６０とともに電気回路を構成している。
【００３７】
具体的には、図１に示されるように、外部電源６０、第１の端子１１、ワイヤ７０、回路基板２０の第１のパッド２１、回路基板２０の配線２３、ワイヤ７０、半導体素子３０の第１のパッド３１、半導体素子３０内の配線３３、集積回路４０、半導体素子３０内の配線３３、半導体素子３０の第２のパッド３２、ワイヤ７０、回路基板２０の配線２３、回路基板２０の第２のパッド２２、ワイヤ７０、第２の端子１２が、順次電気的に接続されて、電気回路が構成されている。
【００３８】
そして、ここにおいては、第１の端子１１〜集積回路４０までが第１の端子１１に電気的に接続された第１の導電ライン８０、ここでは高電圧側となる電源ライン８０とされ、集積回路４０〜第２の端子１２までが第２の端子１２に電気的に接続された第２の導電ライン８１、ここでは低電圧側のＧＮＤライン８１とされている。
【００３９】
そして、本電子装置においては、第１の導電ライン８０と第２の導電ライン８１との間に、１個のコンデンサ９０とヒューズ３３ａとが直列に接続されて設けられている。ここで、コンデンサ９０は、一極側が第１の導電ライン８０に電気的に接続されており、他極側がヒューズ３３ａの一側に電気的に接続されており、ヒューズ３３ａの他側は第２の導電ライン８１に電気的に接続されている。
【００４０】
このコンデンサ９０は、電源平滑などの用をなすもので、たとえば一般的なセラミックコンデンサである。コンデンサ９０の一極側、他極側はそれぞれ、回路基板２０の表面に引き出された配線２３に対して、はんだなどにより接続されている。そして、コンデンサ９０の他極側に電気的に接続された回路基板２０の配線２３は、ボンディングワイヤ７０を介して半導体素子の第３のパッド３４に接続されている。
【００４１】
この半導体素子３０の第３のパッド３４は、半導体素子３０に形成された配線３３ａにより、刃素子３０の第２のパッド３２を介して半導体素子３０内のＧＮＤライン８１側の配線３３に接続されている。
【００４２】
そして、この半導体素子３０における第３のパッド３４と第２のパッド３２との間を接続する配線３３ａが、ヒューズ３３ａとして構成されている。このヒューズ３３ａを構成する配線は、半導体素子３０におけるその他の配線３３と同様に、Ａｌなどの金属よりなる。
【００４３】
それにより、この第３のパッド３４は、ヒューズ３３ａを介してＧＮＤ電位とされている。このように、本実施形態では、半導体素子３０内の配線をヒューズ３３ａとして使うことに着目し、ヒューズ３３ａを半導体素子３０内に形成された配線により構成されたものとしている。
【００４４】
それによれば、仮にコンデンサ９０が短絡したときには、ヒューズ３３ａが分断されて、コンデンサ９０に流れる電流が遮断される。そのため、本実施形態によれば、従来のようにコンデンサを２個直列とすることなく、コンデンサ９０の短絡によるＦＨを適切に防止することができる。
【００４５】
また、ヒューズ３３ａは半導体素子３０内の配線であるから、その配線の長さや幅などを調整することで、溶断電流の設計を容易に行える。ヒューズ３３ａを構成する配線の線幅や長さはある電流以上では溶断もしくは高抵抗化されるような寸法とする。
【００４６】
具体的には、ヒューズ３３ａの長さＬ、幅Ｗは下記式に求められる。
（数１）  Ｉ２×（Ｌ／Ｗ）×Ｒ×θ（ｔ）＝Ｔ
ここで、Ｉは配線が溶断もしくは高抵抗化される電流、Ｒは配線のシート抵抗、θ（ｔ）は配線部の熱抵抗、Ｔは配線が溶断もしくは高抵抗化される温度である。この式により配線形状によってヒューズの定格電流を自由に決められることがわかる。
【００４７】
さらに、図３は、本第１実施形態に係る電子装置の要部の概略断面構成を示す図であり、半導体素子３０内のヒューズ３３ａ近傍の構成を示している。
【００４８】
図３に示されるように、本実施形態では、ヒューズ３３ａの周りに、ヒューズ３３ａ以外の部位がヒューズ３３ａと非接触になるように空間部３３ｂを設けたものである。具体的には、半導体素子３０では、一般のものと同様、Ｓｉなどの半導体３０ａの上にＳｉＯ２などの絶縁膜３０ｂを形成し、その上にＡｌなどの配線３３を形成し、その上にポリイミドなどよりなる保護膜３０ｃを形成する。なお、図３では、半導体素子３０の第３のパッド３４に接続されたボンディングワイヤ７０も示している。
【００４９】
そして、この半導体素子３０の表面、すなわち保護膜３０ｃは、トランスファーモールド法により形成されるエポキシ樹脂などよりなる封止材としてのモールド樹脂５０により封止されている。ここで、本実施形態では、ヒューズ３３ａ上の保護膜３０ｃをパターニングして除去することで空間部３３ｂを形成する。
【００５０】
図４は、この保護膜３０ｃに設けられた空間部３３ｂの開口部３３ｃの平面形状の一具体例をヒューズ３３ａとともに示す概略平面図である。図４に示されるように、空間部３３ｂの開口部３３ｃは、開口形状が矩形でも円形でもよい。
【００５１】
ここでは、封止材は金型成形いわゆるトランスファーモールド法を用いて成形されるモールド樹脂５０であり、空間部３３ｂの開口部３３ｃは、成型中におけるモールド樹脂（溶融状態）５０が入らないレベルの大きさである。具体的には、開口部３３ｃの幅３３ｄは数十μｍ〜数μｍ程度とする。なお、この開口部３３ｃの幅３３ｄとは、矩形開口部の場合は各辺の長さを意味し、円形開口部の場合は直径を意味するものであって、これら各辺の長さや直径が数十μｍ〜数μｍ程度とされるものである。
【００５２】
このように、本実施形態では、半導体素子３０は、その表面を封止材としてのモールド樹脂５０で封止されており、空間部３３ｂは半導体素子３０の表面に開口する開口部３３ｃを有している。そして、その開口部３３ｃは、空間部３３ｂへのモールド樹脂５０の侵入を防止するように狭くなっている。
【００５３】
図３の例では、半導体素子３０において、ヒューズ３３ａよりも半導体素子３０の表面側に空間部３３ｂが形成されており、その空間部３３ｂにて、ヒューズ３３ａにおける半導体素子３０の表面側の面すなわち、半導体３０ａ側とは反対側の面が、モールド樹脂５０に対して隙間を有し非接触とされている。
【００５４】
そのため、本実施形態によれば、空間部３３ｂでは、ヒューズ３３ａが、ヒューズ３３ａ以外の部位に邪魔されることなく、溶融したヒューズ３３ａの行き場が確保できることから、溶断されやすくなる。
【００５５】
仮に、ヒューズ３３ａ上にＳｉＯ２などの絶縁膜が積層され、ヒューズ３３ａがこの絶縁膜に接触して被覆されていると、溶融したヒューズ３３ａが、当該絶縁膜にて変形を阻害され、行き場が無くなり、溶断しにくくなる可能性がある。
【００５６】
その点、本実施形態によれば、ヒューズ３３ａをヒューズ３３ａ以外の部位と非接触とする空間部３３ｂがあるから、そのような問題を回避できる。ここで、ヒューズ３３ａの溶断前の状態は図４（ａ）に示され、溶断後の状態は図４（ｂ）に示される。
【００５７】
ここで、図４（ａ）では、ヒューズ３３ａの長さ方向（図４（ａ）の上下方向）においてヒューズ３３ａの全体に空間部３３ｂが設けられているが、溶融したヒューズ３３ａの行き場が確保されるならば、空間部３３ｂは、当該長さ方向においてヒューズ３３ａの一部に設けられていてもよい。
【００５８】
また、本実施形態によれば、空間部３３ｂが半導体素子３０の表面に開口する開口部３３ｃを有し、その半導体素子３０の表面をモールド樹脂５０で封止するものとされている。そして、その場合に、開口部３３ｃを狭くして、成型中に溶融状態のモールド樹脂５０が空間部３３ｂへ侵入するのを防止するようにしているから、空間部３３ｂに封止材５０が入り込まずに空間部３３ｂが維持され、ヒューズ３３ａの非接触状態が確保される。
【００５９】
このように、空間部３３ｂは、開口部３３ｃからモールド樹脂５０が侵入しないように狭く、且つ、溶融したヒューズ３３ａの行き場が十分に確保されて溶断が容易となるように体積が大きいものである必要がある。そのような空間部３３ｂとしては、開口部３３ｃを狭くして深さを深いものとすることが望ましい。
【００６０】
具体的には、たとえば、保護膜３０ｃを厚いものとすればよい。または、半導体素子３０の表面の絶縁膜内に多層の配線を形成したような場合には、その多層配線のうちのより素子内部側に位置する配線をヒューズ３３ａとして構成してやればよい。これらにより、保護膜や絶縁膜の厚さが生かされて、狭い開口部３３ｃでも深さを稼いで体積の大きな空間部３３ｂを実現しやすい。
【００６１】
また、図５（ａ）、（ｂ）は、本実施形態の他の例を示す概略断面図である。この図５に示されるように、ヒューズ３３ａ上に設けられる空間部３３ｂは、複数個であってもよい。この場合、空間部３３ｂを複数個の空間部３３ｂの集合体として構成しているため、当然、開口部３３ｃも複数個となる。
【００６２】
この場合、図５（ａ）に示されるように、複数個の開口部３３ｃの中心がヒューズ３３ａ上にて直線上に揃っているものであってもよいし、図５（ｂ）に示されるように、複数個の開口部３３ｃの中心が互い違いに配置されたものであってもよい。
【００６３】
複数個の空間部３３ｂとすることにより、個々の空間部３３ｂについて開口部３３ｃのサイズは小さいものとしつつ、複数個の空間部３３ｂ全体によって、溶融したヒューズ３３ａの行き場となる体積が確保しやすくなるという利点がある。
【００６４】
また、図５に示されるように、空間部３３ｂは、ヒューズ３３ａの幅方向（図５中の左右方向）に沿ってヒューズ３３ａを跨ぐように配置されているが、その開口部３３ｃのサイズはヒューズ３３ａの幅よりも大きいことが望ましい。それにより、溶融したヒューズ３３ａの行き場スペースが確保しやすい。
【００６５】
また、上記図３に示されるように、開口部３３ｃがモールド樹脂５０で閉塞されるものであって、且つ、開口部３３ｃの形状が長方形である場合には、開口部３３ｃは、成型時におけるモールド樹脂５０の流れ方向と直交する方向に細長いものであることが、望ましい。それにより、開口部３３ｃから空間部３３ｂ内へのモールド樹脂５０の侵入防止に対して、好ましいものとなる。
【００６６】
ここで、ヒューズ３３ａ上の空間部３３ｂ近傍におけるモールド樹脂５０の成型過程について、図６を参照して説明するとともに、空間部３３ｂ確保の考え方について述べておく。
【００６７】
モールド樹脂５０の成形時には、図６（ａ）に示されるように、溶融したモールド樹脂５０が半導体素子３０の表面、ここでは保護膜３０ｃ上を流れてくる。ここで、本実施形態では、空間部３３ｂの開口部３３ｃを狭いものとしているから、空間部３３ｂ上を通過するモールド樹脂５０は、若干、開口部３３ｃから空間部３３ｂ内に垂れ下がるものの、実質的に侵入することはない（図６（ｂ）参照）。
【００６８】
その後、図６（ｃ）に示されるように、開口部３３ｃは溶融状態のモールド樹脂５０で覆われて、空間部３３ｂが密閉される。ここで、この密閉された空間部３３ｂの体積をＶとし、成形時の温度をＴとすると、空間部３３ｂ内の空気つまり体積Ｖの空気の圧力Ｐは、気体の状態方程式：ＰＶ＝ｎＲＴにより求められる。
【００６９】
そして、この空気の圧力Ｐが成形時に半導体素子３０に加わるモールド樹脂５０の圧力よりも大きければ、空間部３３ｂ内にモールド樹脂５０が侵入することはない。このような開口部サイズや成形時の圧力関係を適宜設計してやれば、空間部３３ｂへのモールド樹脂５０の侵入を防止可能な空間部３３ｂを容易に実現できるのである。
【００７０】
（第２実施形態）
図７は、本発明の第２実施形態に係る電子装置の要部を示す概略断面図である。ヒューズ３３ａ上に設けられる空間部３３ｂの構成としては、図７のようであってもよい。
【００７１】
この図７の例では、半導体素子３０において配線３３の上に、さらにＳｉＮまたはＳｉＮ／ＳｉＯ２積層膜などよりなる絶縁膜３０ｄを設け、その上に上記保護膜３０ｃを積層している。
【００７２】
そして、この場合、配線３３のうちのヒューズ３３ａの上に位置する絶縁膜３０ｄに、上記図３と同様の開口部を設けて、隙間を設けている。この場合、上記図３に比べて、絶縁膜３０ｄから露出するヒューズ３３ａが、保護膜３０ｃによって被覆・保護され、モールド樹脂５０の侵入も防げるので望ましい。
【００７３】
（第３実施形態）
図８は、本発明の第３実施形態に係る電子装置の要部であるヒューズ３３ａの概略断面構成を示す図であり、（ａ）はヒューズ３３ａの溶断前、（ｂ）は溶断後を示している。本実施形態は、上記第１実施形態に比べて、半導体素子３０内のヒューズ３３ａの構成が相違するものであり、ここでは、その相違点を中心に述べることとする。
【００７４】
図８に示されるように、本実施形態では、半導体素子３０に凹部３５を形成し、ヒューズ３３ａを凹部３５の外側から凹部３５の内部に亘って凹部３５の凹形状に沿った形状に形成している。
【００７５】
ここでは、半導体素子３０における半導体３０ａ上に形成した絶縁膜３０ｂに凹部３５を形成し、この凹部３５の外側から凹部３５の側面を介して、凹部３５の底に露出する配線３３に接触するように、ヒューズ３３ａが形成されている。この凹部３５の開口形状としては、多角形、円形等、特に限定しない。
【００７６】
本実施形態によれば、図８（ａ）の状態から（ｂ）の状態に示されるように、凹部３５の段差によって、溶融したヒューズ３３ａが、凹部３５の深さ方向にも移動可能となるから、一層溶断しやすくなる。
【００７７】
なお、本実施形態は、半導体素子３０に形成した凹部３５を跨ぐようにヒューズ３３ａを形成するものであるから、上記第２実施形態との組み合わせについても、容易に行えることはもちろんである。
【００７８】
（第４実施形態）
図９は、本発明の第４実施形態に係る電子装置の要部の概略断面構成を示す図である。本実施形態では、上記第１〜第３実施形態において、回路基板２０への半導体素子３０の実装形態を変更したところが相違するものである。なお、図９では、回路基板２０および回路基板２０上の各構成要素を封止する上記モールド樹脂は図示を省略してある。
【００７９】
上記第１実施形態では、半導体素子３０は、回路基板２０上にワイヤボンド実装されていたが、本実施形態では、図９に示されるように、半導体素子３０を、はんだ等のバンプ１を介したフリップチップ実装により回路基板２０に搭載することにより、集積回路４０と回路基板３０とを電気的に接続している。
【００８０】
また、図９では、回路基板２０上にコンデンサ９０が、はんだや導電性接着剤などの導電性接合部材２を介して搭載されている。そして、本実施形態によれば、上記第１実施形態では存在していたワイヤ７０の寄生インダクタンスが無くなるという効果が発揮される。
【００８１】
（第５実施形態）
図１０は、本発明の第５実施形態に係る電子装置の要部の概略断面構成を示す図である。本実施形態では、上記第１〜第３実施形態において、コンデンサ９０を半導体素子３０に直接搭載したところが相違するものである。なお、図１０では、回路基板２０および回路基板２０上の各構成要素を封止する上記モールド樹脂は図示を省略してある。
【００８２】
図１０に示されるように、コンデンサ９０は半導体素子３０に直接搭載されており、半導体素子３０内に形成された配線３３とコンデンサ９０とは、導電性接合部材２を介して電気的に接続されている。この場合、コンデンサ９０と半導体素子３０とをワイヤを介して接続する場合に比べて、当該ワイヤの寄生インダクタンスが無く好ましい。
【００８３】
（他の実施形態）
なお、上記第１実施形態では、第１の導電ライン８０と第２の導電ライン８１と間にて直列接続されるコンデンサ９０およびヒューズ３３ａについては、第１の導電ライン８０寄りにコンデンサ９０、第２の導電ライン８１寄りにヒューズ３３ａを設けたが、場合によっては、これとは逆に、第１の導電ライン８０寄りにヒューズ３３ａ、第２の導電ライン８１寄りにコンデンサ９０を設けてもよい。
【００８４】
また、上記各実施形態では、半導体素子３０の表面を封止する封止材は、トランスファーモールド法により成形されるモールド樹脂５０であったが、それ以外にも、封止材としては、たとえばポッティングなどにより成形される樹脂やゲルなどであってもよい。さらには、可能ならば、半導体素子３０の表面は、封止材で封止されずに露出するものであってもよい。
【００８５】
また、上記各実施形態では、空間部３３ｂは、ヒューズ３３ａよりも半導体素子３０の表面側（具体的には表面の絶縁膜）に設けられていたが、可能ならば、空間部３３ｂはヒューズ３３ａよりも半導体素子１０の内部側に設け、ヒューズ３３ａにおける半導体素子３０の内部側の面を非接触状態とするようにしてもよい。
【００８６】
また、ヒューズ３３ａは、第１の導電ライン８０と第２の導電ライン８１との間に設けられ、第１の導電ライン８０と第２の導電ライン８１との間に短絡電流が流れたときに、この短絡電流を遮断するものであればよい。それゆえ、このようなヒューズ３３ａとしての機能が発揮されるならば、両導電ライン８０、８１の間に設けられるヒューズ３３ａは、コンデンサ９０と直列に接続されていなくてもよく、さらには、両導電ライン８０、８１の間にコンデンサが無い構成であってもよい。
【符号の説明】
【００８７】
２      導電性接合部材
１１    第１の端子
１２    第２の端子
２０    回路基板
３０    半導体素子
３３    半導体素子の配線
３３ａ  ヒューズ
３３ｂ  空間部
３３ｃ  空間部の開口部
３５    凹部
４０    集積回路
８０    第１の導電ライン
８１    第２の導電ライン
【図１】
2012146605.tif 000003
【図２】
2012146605.tif 000004
【図３】
2012146605.tif 000005
【図４】
2012146605.tif 000006
【図５】
2012146605.tif 000007
【図６】
2012146605.tif 000008
【図７】
2012146605.tif 000009
【図８】
2012146605.tif 000010
【図９】
2012146605.tif 000011
【図１０】
2012146605.tif 000012