(57)【要約】      （修正有）【課題】フラッシュ型アナログデジタル変換器において、比較器の出力を保持するために配置が必要となるフリップ・フロップにより回路面積が増大するのを抑制する。【解決手段】基準信号発生回路１と、比較器２と、エンコーダ３とから少なくとも構成されるアナログデジタル変換器において、比較器２を磁気抵抗素子から構成する。磁気抵抗素子のヒステリシス特性を利用することにより比較器２に保持機能を持たせることができ、従来のフラッシュ型アナログデジタル変換器において必要であったフリップ・フロップからなる保持回路を省くことができる。【選択図】図１
2012105108.tif 000002
【特許請求の範囲】
【請求項１】
基準信号発生回路と、比較器と、エンコーダとから少なくとも構成されるアナログデジタル変換器において、該比較器は、磁気抵抗素子から構成されることを特徴とするアナログデジタル変換器。
【請求項２】
基準信号発生回路と、比較器と、エンコーダとから少なくとも構成されるアナログデジタル変換器において、該比較器は、上部強磁性体電極と、下部強磁性体電極と、トンネル絶縁膜とからなる磁気抵抗素子から構成され、該磁気抵抗素子は、該トンネル絶縁膜を介して該上部強磁性体電極から該下部強磁性体電極へ電流を印加する手段と、磁場を印加する手段とを有することを特徴とするアナログデジタル変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュ型アナログデジタル変換器の構成に関する。
【背景技術】
【０００２】
従来、アナログデジタル変換器には種々の方式があり、それぞれの用途に応じて適当な方式が選択されている。例えば、高速動作を必要とする用途では、フラッシュ型アナログデジタル変換器が用いられている。非特許文献１に論じられている、従来の３ビットフラッシュ型アナログデジタル変換器の構成を図２に示す。アナログ信号入力と、基準信号発生回路と、比較器と、比較器の信号を保持するフリップ・フロップと、エンコーダとから構成される。基準信号発生回路は、所望の値の基準信号を発生する回路であり、複数の抵抗から構成される。比較器は出力を保持しないため、比較器の出力は入力の値により変動する。従って、比較器の後ろには、出力を保持するためにフリップ・フロップを配置する必要がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００４−５３３１０９号公報
【非特許文献】
【０００４】
【非特許文献１】猪瀬博、加藤誠巳著  「ディジタル回路」産業図書  １９８０年
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のフラッシュ型アナログデジタル変換器では、比較器の出力を保持するためにフリップ・フロップを配置する必要があり、このために回路面積が増大するという問題があった。
【課題を解決するための手段】
【０００６】
本発明は、基準信号発生回路と、比較器と、エンコーダとから少なくとも構成されるアナログデジタル変換器において、比較器を磁気抵抗素子から構成することを特徴とする。
【発明の効果】
【０００７】
磁気抵抗素子はヒステリシス特性を有する。本発明のアナログデジタル変換器は、比較器を磁気抵抗素子から構成するため、磁気抵抗素子のヒステリシス特性を利用することにより比較器に保持機能を持たせることができる。従って、従来のフラッシュ型アナログデジタル変換器において必要であったフリップ・フロップからなる保持回路を省くことができ、回路面積を低減したフラッシュ型アナログデジタル変換器を実現できることになる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施例のアナログデジタル変換器の構成を示すブロック図。（実施例１）
【図２】従来の３ビットフラッシュ型アナログデジタル変換器の構成を示すブロック図。
【図３】本発明の第１の実施例の比較器を構成する磁気抵抗素子を示す図。（ａ）は模式図、（ｂ）はシンボル図。（実施例１）
【図４】磁気抵抗素子の抵抗と電流の関係を示す図。（実施例１）
【図５】磁気抵抗素子の抵抗と磁場の関係を示す図。（実施例１）
【図６】本発明の第１の実施例のアナログデジタル変換器のアナログ入力電流と出力電圧の時間変化を示す図。（実施例１）
【図７】本発明の第２の実施例の回転角センサの構成を示す図。（実施例２）
【発明を実施するための形態】
【０００９】
以下、本発明の実施例を図を参照して説明する。
【実施例１】
【００１０】
実施例１は、本発明の第１の実施例の３ビットフラッシュ型アナログデジタル変換器を構成した例である。
【００１１】
図１は、本発明の第１の実施例の３ビットフラッシュ型アナログデジタル変換器の構成を示すブロック図であり、１は基準信号発生回路、２は比較器、３はエンコーダである。比較器２は磁気抵抗素子から構成される。
【００１２】
図３は、比較器２を構成する磁気抵抗素子を示す図であり、（ａ）は模式図、（ｂ）はシンボル図である。（ａ）に示すように本発明の磁気抵抗素子は、自由層として働く上部強磁性電極３０１とトンネル絶縁膜３０２と固定層として働く下部強磁性電極３０３との積層体と、これに磁場を印加する、第１のコントロール線３０４と第２のコントロール線３０５とから構成される。第１のコントロール線３０４にはアナログ入力電流Ｉａを流し、第２のコントロール線３０５には基準信号電流Ｉｓを流す。また、上部強磁性電極３０１から下部強磁性電極３０３には直流電流Ｉｂ１を流し、上部強磁性電極３０１と下部強磁性電極３０３間の電圧Ｖｏを出力として取り出す。コントロール線に流した電流によって生じた磁場により、上部強磁性電極３０１の磁気モーメントの向きが変わり、上部強磁性電極３０１と下部強磁性電極３０３の磁気モーメントの向きは平行または反平行となる。上部強磁性電極３０１と下部強磁性電極３０３の電極間の抵抗は、磁気モーメントの向きに依存し、磁気モーメントの向きが平行の時は低抵抗、反平行の時は高抵抗となるので、これより一定のバイアス電流を流すことにより、コントロール線の電流値に応じて、出力電圧Ｖｏの値を変えることができる。
【００１３】
図４は、磁気抵抗素子の抵抗と電流の関係を示す図である。（ａ）は、一定の外部磁場Ｈにおける、上部強磁性電極３０１と下部強磁性電極３０３間の抵抗Ｒと、上部強磁性電極３０１と下部強磁性電極３０３間に流した電流Ｉの関係を示す図であり、（ｂ）は平行状態と反平行状態における磁気モーメントの向きを示す図である。（ａ）より磁気抵抗素子はヒステリシス特性を有しており、電流Ｉが十分小さいときには磁気抵抗素子は平行状態にあり、抵抗Ｒは低抵抗である。電流Ｉが増加し、閾値Ｉｃ＋よりも大きくなると、磁気抵抗素子は反平行状態へ遷移し、抵抗Ｒは高抵抗となる。一旦、反平行状態へ遷移すると、電流Ｉが減少しＩｃ＋以下となっても、Ｉｃ−よりも小さくならない限り、反平行状態が保持される。電流Ｉがさらに減少しＩｃ−よりも小さくなるとリセットされ、平行状態へ遷移し、抵抗Ｒは低抵抗となる。これより、電流Ｉを十分小さくすることにより、低抵抗状態へリセットできることになる。
【００１４】
図１において、７つの比較器２には、アナログ入力電流Ｉａを流すコントロール線を直列接続し、さらに、１番目、２番目、・・・、７番目の比較器には、基準信号電流Ｉｓ１１、Ｉｓ１２、・・・、Ｉｓ１７をそれぞれ印加する。アナログ入力電流Ｉａを流すコントロール線は直列接続されていることから、７つの比較器２に入力するアナログ入力電流Ｉａは同じ大きさである。従って、基準信号電流Ｉｓ１１、Ｉｓ１２、・・・、Ｉｓ１７が所望の値となるように、基準信号発生回路１の抵抗を調整することにより、比較器動作が得られる。図５は、磁気抵抗素子の抵抗と、図３のコントロール線に流した電流により生じた磁場の関係を示す図である。抵抗Ｒは磁場Ｈに関してヒステリシス特性を有し、このヒステリシス特性を利用することにより、図４と同様に保持機能を実現することができる。図５に示すように、それぞれＩｓ２１、Ｉｓ２２、・・・、Ｉｓ２７の電流により生じた磁場Ｈ（Ｉｓ２１）、Ｈ（Ｉｓ２２）、・・・、Ｈ（Ｉｓ２７）とＩｓ１１、Ｉｓ１２、・・・、Ｉｓ１７の電流により生じた磁場Ｈ（Ｉｓ１１）、Ｈ（Ｉｓ１２）、・・・、Ｈ（Ｉｓ１７）の和が閾値を越えることにより、平行状態から反平行状態に遷移するものとする。ここでＩｓ２１、Ｉｓ２２、・・・、Ｉｓ２７は、図６に示すように、１番目、２番目、・・・、７番目の比較器が反平行状態へ遷移するアナログ入力電流の値である。｛Ｉｓ２１、Ｉｓ２２、・・・、Ｉｓ２７｝が等差数列となるように、基準信号電流Ｉｓ１１、Ｉｓ１２、・・・、Ｉｓ１７を調整すれば、アナログデジタル変換動作を実現できることになる。
【００１５】
さらに、７つの比較器２の出力Ｖｏ１、Ｖｏ２、・・・、Ｖｏ７から得られる値は、通常、用いられるバイナリーコードではないので、エンコーダ３を用いてバイナリーコードに変換し、３ビットデジタル信号として出力する。
【００１６】
また、リセット信号Ｖｒは、一旦、保持されたデータをリセットするために印加するものである。クロック周期でパルス電圧を印加することにより、比較器は低抵抗状態に遷移するので、各クロックごとに保持されたデータをリセットできることになる。
【００１７】
本実施例のアナログデジタル変換器において、良好な特性を得るためには、図５の磁気抵抗素子の抵抗と磁場の関係において、第一に、磁場Ｈ＝ＨＣ＋における磁場に関する抵抗の変化率が大きいこと、第二に、保磁力（＝（[ＨＣ＋]−[ＨＣ−]）／２）が大きいことが必要である。前者は、デジタル出力の１と０の値が不確定となるいわゆるグレーゾーンの幅を小さくするために必要であり、後者は、変換可能なアナログ信号の大きさの幅を広くするために必要である。本実施例で説明したように、トンネル磁気抵抗素子を用いることにより、これら第一および第二の条件を満足することができる。従来、例えば特許文献１に記載されているように、巨大磁気抵抗素子を用いて、フラッシュ型アナログデジタル変換器を実現する試みがなされている。しかし、この従来例は、巨大磁気抵抗素子の磁場に関する抵抗変化率が大きいことを利用したもので、比較器は保持機能を有せず、保持機能はサンプル／ホールド回路を別に設けて実現しており、本発明とは異なる方法でアナログデジタル変換器を構成したものである。
【実施例２】
【００１８】
実施例２は、本発明の第２の実施例である回転角センサを構成した例である。
【００１９】
図７は、本発明の第２の実施例である回転角センサの構成を示す図であり、７０１はアナログデジタル変換器、７０２は磁気抵抗素子、７０３は磁場を印加する手段、７０４は回転角被計測対象である。アナログデジタル変換器７０１は、本発明の第１の実施例のフラッシュ型アナログデジタル変換器を用いた。
【００２０】
本実施例の回転角センサは、歯車形状の磁性体からなる回転角被計測対象７０４の回転角速度を計測するものである。回転角被計測対象７０４は高速で回転しているため、高い角速度を計測する必要がある。また、計測の際には、回転に影響を及ぼさないことが必要である。さらに、計測結果を解析するために、出力はデジタル信号であることが必要である。これらの条件を満足するために、本実施例は、回転による磁場変化を磁気抵抗素子７０２により検出し、そのアナログ出力信号をアナログデジタル変換器７０１によりデジタル信号に変換するものである。
【００２１】
まず、磁場を印加する手段７０３から磁気抵抗素子７０２を介して回転角被計測対象７０４に向けて磁場を印加する。回転角被計測対象７０４は、ある回転角速度で回転しているが、磁性体で構成されているので、歯車の歯の部分が磁気抵抗素子７０２に近づくか否かにより、磁気抵抗素子７０２における磁場が変化する。磁場が変化することにより磁気抵抗素子７０２の抵抗が変化するので、一定のバイアス電流Ｉｂｉａｓを印加することにより、アナログデジタル変換器７０１に入力するアナログ電流も変化することになる。アナログ電流の周波数は、回転角被計測対象７０４の単位時間当たりの回転数に、回転角被計測対象７０４を構成する歯車の数を乗じた高い値であるが、アナログデジタル変換器７０１は高速動作が可能なので、この高周波数のアナログ電流をデジタル信号に変換することができる。これより、計測結果を解析することにより、回転角被計測対象７０４の回転角速度を求められることになる。
【００２２】
本実施例では、計測の手段として磁場を用い、非接触であるため、計測により回転が影響を受けることはほとんどない。また、本発明のフラッシュ型アナログデジタル変換器を用いるため、高速の信号をデジタル信号に変換することができる。これより、高精度であり、かつ、高い回転角速度を計測可能な回転角センサを実現できることになる。
【符号の説明】
【００２３】
１    基準信号発生回路
２    比較器
３    エンコーダ
３０１    上部強磁性電極
３０２    トンネル絶縁膜
３０３    下部強磁性電極
３０４    第１のコントロール線
３０５    第２のコントロール線
７０１    アナログデジタル変換器
７０２    磁気抵抗素子
７０３    磁場を印加する手段
７０４    回転角被計測対象
【図１】
2012105108.tif 000003
【図２】
2012105108.tif 000004
【図５】
2012105108.tif 000005
【図６】
2012105108.tif 000006
【図７】
2012105108.tif 000007
【図３】
2012105108.tif 000008
【図４】
2012105108.tif 000009