(57)【要約】【課題】本発明は、初期化シーケンス中における不具合をも適切に解析可能な内部信号を外部に提供する。【解決手段】複合装置の搭載するコントローラＡＳＩＣ５は、複数の機能モジュール１１〜２４を搭載し、モニタ信号セレクタ２６が、その内部信号セレクタ３１によって、該機能モジュール１１〜２４から内部信号を受け取ってその中からモニタする信号を選択してモニタ信号とし、少なくとも電源オンリセットから所定期間を含む期間を、モニタ信号を出力する出力期間として、該出力期間の制御されたモニタ信号をコントローラＡＳＩＣ５の外部端子から外部に出力する。【選択図】          図２
2012160997.tif 000002
【特許請求の範囲】
【請求項１】
搭載する複数のモジュールから内部信号を受け取ってその中からモニタする信号を選択してモニタ信号として出力する信号選択手段と、
少なくとも電源オンリセットから所定期間を含む期間を、前記信号選択手段の出力する前記モニタ信号を出力する出力期間として制御する出力期間制御手段と、
前記出力期間制御手段で出力期間の制御された前記モニタ信号を外部に出力する信号出力手段と、
を備えていることを特徴とする集積回路。
【請求項２】
前記集積回路は、
前記信号出力手段を、少なくとも前記出力期間の間は、前記モニタ信号を出力可能な状態とし、その他の期間は、該集積回路の使用する信号を入力または出力可能な状態に切り替える入出力制御手段を備えていることを特徴とする請求項１記載の集積回路。
【請求項３】
前記集積回路は、
高速シリアルインターフェイスによって他のデバイスとデータ転送し、
前記出力期間制御手段は、
少なくとも前記集積回路の電源オンリセットから前記高速シリアルインターフェイスのリンクアップ完了までの間を前記出力期間とすることを特徴とする請求項１または請求項２記載の集積回路。
【請求項４】
前記出力期間制御手段は、
前記出力期間の開始タイミングを一定期間遅延させる遅延処理を行うことを特徴とする請求項１から請求項３のいずれかに記載の集積回路。
【請求項５】
複数のモジュールを搭載する集積回路によって各種処理を行って少なくとも画像形成する画像形成装置において、
前記集積回路として、請求項１から請求項４のいずれかに記載の画像形成装置。
【請求項６】
複数のモジュールを搭載する集積回路における内部信号提供方法であって、
複数の前記モジュールから内部信号を受け取ってその中からモニタする信号を選択してモニタ信号として出力する信号選択処理ステップと、
少なくとも電源オンリセットから所定期間を含む期間を、前記信号選択処理ステップで出力される前記モニタ信号の出力期間として制御する出力期間制御処理ステップと、
前記出力期間制御処理ステップで出力期間の制御された前記モニタ信号を外部に出力する信号出力処理ステップと、
を有していることを特徴とする内部信号提供方法。
【請求項７】
複数のモジュールを搭載する集積回路に搭載される内部信号提供プログラムであって、
コンピュータに、
複数の前記モジュールから内部信号を受け取ってその中からモニタする信号を選択してモニタ信号として出力する信号選択処理と、
少なくとも電源オンリセットから所定期間を含む期間を、前記信号選択処理で出力される前記モニタ信号の出力期間として制御する出力期間制御処理と、
前記出力期間制御処理で出力期間の制御された前記モニタ信号を外部に出力する信号出力処理と、
を実行させることを特徴とする内部信号提供プログラム。
【請求項８】
請求項７記載の内部信号提供プログラムを記録したことを特徴とするコンピュータが読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路、画像形成装置、内部信号提供方法、内部信号提供プログラム及び記録媒体に関し、詳細には、初期化シーケンス中における不具合をも適切に解析可能な内部信号を提供する集積回路、画像形成装置、内部信号提供方法、内部信号提供プログラム及び記録媒体に関する。
【背景技術】
【０００２】
複写装置、プリンタ装置、複合装置等の画像形成装置においては、高機能化に伴って、搭載するソフトウェア及びハードウェア構成が大規模かつ複雑化し、各種集積回路を搭載、例えば、画像処理専用にＡＳＩＣ（Application Specific Integrated Circuit）を搭載して、処理の高速化とＣＰＵ（Central Processing Unit）にかかる負荷の軽減化を図っている。
【０００３】
画像形成装置の搭載する集積回路、例えば、ＡＳＩＣ自体が高機能で様々な機能のモジュールを搭載したものとなってきており、不具合等の予想外の動作を行った場合の原因の究明が困難となってきているが、市場の要求にタイムリーに対応するためには、早急な原因究明が求められる。
【０００４】
ところが、集積回路は、外部端子で検出される信号によってのみ内部の動作状態を判断することができ、例えば、集積回路に不具合が発生した際の解析のヒントのために、一部の内部信号を集積回路の端子から外部に出力することで、解析が行われている。
【０００５】
そして、従来、集積回路に不具合が発生した場合、パワーオンリセット後にＣＰＵ等の集積回路のホストインターフェイスから内部レジスタにレジスタアクセスを行って、機能モジュールからどの内部信号を出力するかを設定して、必要な内部信号を外部に出力している（特許文献１、特許文献２参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来技術にあっては、パワーオンリセット後にＣＰＵ等の集積回路のホストインターフェイスから内部レジスタにレジスタアクセスを行って、機能モジュールからどの内部信号を出力するかを設定して、必要な内部信号を外部に出力しているため、ホストインターフェイス制御回路等の初期化シーケンスに関する内部信号を外部端子に出力することができず、初期化シーケンス中に不具合等があった場合に、不具合を解析することができない。
【０００７】
そこで、本発明は、初期化シーケンスにおける不具合をも適切に解析可能な内部信号を提供する集積回路、画像形成装置、内部信号提供方法、内部信号提供プログラム及び記録媒体を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明は、上記目的を達成するために、複数のモジュールを搭載する集積回路において、該モジュールから内部信号を受け取ってその中からモニタする信号を選択してモニタ信号とし、少なくとも電源オンリセットから所定期間を含む期間を、前記モニタ信号を出力する出力期間として、該出力期間の制御された前記モニタ信号を外部に出力することを特徴としている。
【０００９】
また、本発明は、前記モニタ信号を出力する信号出力手段を、少なくとも前記出力期間の間は、前記モニタ信号を出力可能な状態とし、その他の期間は、該集積回路の使用する信号を入力または出力可能な状態に切り替えることを特徴としてもよい。
【００１０】
さらに、本発明は、少なくとも前記集積回路の電源オンリセットから、他のデバイスとデータ転送するのに使用する高速シリアルインターフェイスのリンクアップ完了までの間を前記出力期間とすることを特徴としてもよい。
【００１１】
また、本発明は、前記出力期間の開始タイミングを一定期間遅延させる遅延処理を行うことを特徴としてもよい。
【発明の効果】
【００１２】
本発明によれば、初期化シーケンスにおける不具合をも適切に解析可能な内部信号を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施例を適用した複合装置の要部ブロック構成図。
【図２】コントローラＡＳＩＣのブロック構成図。
【図３】モニタ信号セレクタのブロック構成図。
【図４】モニタ信号セレクタの動作タイミングを示す図。
【発明を実施するための形態】
【００１４】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
【実施例１】
【００１５】
図１〜図４は、本発明の集積回路、画像形成装置、内部信号提供方法、内部信号提供プログラム及び記録媒体の一実施例を示す図であり、図１は、本発明の集積回路、画像形成装置、内部信号提供方法、内部信号提供プログラム及び記録媒体の一実施例を適用した複合装置１の要部ブロック構成図である。
【００１６】
図１において、複合装置１は、スキャナ２、プロッタ３、画像処理ＡＳＩＣ４、コントローラＡＳＩＣ５、チップセット６、ＣＰＵ７、メインメモリ８及びＩ／Ｏ  ＡＳＩＣ９等を備えており、スキャナモード、コピーモード、プリンタモード、データ転送モード等の複数のアプリケーションモードを備えている。複合装置１は、後述するように、コントローラＡＳＩＣ５が、内部信号をモニタ信号として外部に出力する。
【００１７】
スキャナ２は、例えば、ＣＣＤ（Charge Coupled Device ）、ＣＩＳ（Contact Image Sensor：密着イメージセンサ）またはＣＭＯＳ（Complementary Metal Oxide Semiconductor ）等を用いたスキャナ等が用いられており、原稿の表面を主走査及び副走査して該原稿の表面の画像を読み取る。スキャナ２は、原稿の表面の画像を読み取ったアナログの画像データを図示しないＡ／Ｄ（アナログ／デジタル）変換器でデジタル変換して、デジタルの表面画像データを画像処理ＡＳＩＣ４に出力する。すなわち、スキャナ２は、プロッタ３で印刷出力する画像データや外部インターフェイスへ出力するための画像データを読み取って、画像処理ＡＳＩＣ４に出力する。なお、図示しないが、外部インターフェイスには、コンピュータ等の外部装置の接続されているネットワークが接続されている。
【００１８】
プロッタ３は、所定の画像形成方式、例えば、電子写真方式でカラー画像を用紙（印刷媒体）に印刷出力し、例えば、印刷部が電子写真方式の場合には、回転駆動される感光体を中心に、光書き込み部、現像部及び転写部、定着部、帯電部及びクリーニング部等が配設されている各色（例えば、ＣＭＹＫ色）の印刷ユニットが搬送路上に所定間隔空けて並んで配設されている。このような電子写真方式のプロッタ３は、その各色の印刷ユニットが、帯電部で一様に帯電された感光体上に、印刷部が画像処理ＡＳＩＣ４からの画像データに基づいて変調した書き込み光を照射して、静電潜像を形成する。各色の印刷ユニットは、この静電潜像の形成された感光体に現像部から該印刷ユニットに対応する色のトナー（現像剤）を供給して現像し、感光体上のトナー画像を転写部と感光体との間に給紙カセットから用紙搬送部によって搬送されてきた用紙に、各色の印刷ユニットで、各色のトナー画像を重ね合わせるように転写して、カラーのトナー画像の転写が完了した用紙を定着部に搬送して、定着部で定着させる。
【００１９】
画像処理ＡＳＩＣ４は、スキャナ２で読み取られた原稿の画像データに適宜の補正を行った画像データ及び原稿における文字部／写真部、有彩／無彩を判定した画像分離データを生成してコントローラＡＳＩＣ５に出力し、また、コントローラＡＳＩＣ５から送られてくる画像データをプロッタ３で印刷できるように画像処理したり、プロッタ３の印刷タイミングにあわせて画像データをプロッタ３に送る。
【００２０】
コントローラＡＳＩＣ５は、チップセット６越しにメインメモリ８を使って複合装置１で扱う画像データの回転、編集等の画像処理を行ったり、図示しないハードディスクに蓄積するために、画像処理ＡＳＩＣ４と画像データを送受信する。
【００２１】
チップセット６は、ＣＰＵ７とともに用いられ、ＣＰＵ７、コントローラＡＳＩＣ５及びＩ／Ｏ  ＡＳＩＣ９が、メインメモリ８へアクセスすることを制御する。
【００２２】
メインメモリ８は、ＣＰＵ７が複合装置１を制御するための基本プログラム、本発明の内部信号提供プログラム及び必要なシステムデータが展開され、そのワーク領域として使用されるとともに、画像データ等の一時保管等を行う。
【００２３】
Ｉ／Ｏ  ＡＳＩＣ９は、複合装置１に付加機能を与えるための外部インターフェイス、例えば、ネットワークインターフェイス、ＵＳＢ（Universal Serial Bus）、ＳＤ（Secure Digital）カード、操作部、ＳＰＩ（Serial Peripheral Interface）、Ｉ２Ｃ（ＩスクウェアＣ）等のインターフェイスや画像処理を高速化するためのハードウェアアクセラレータ、暗号化処理回路等を追加することができる。
【００２４】
なお、複合装置１は、ＲＯＭ、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Versatile Disk）、ＳＤカード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明の内部信号提供方法を実行する内部信号提供プログラムを読み込んでメインメモリ８、ＲＯＭ（Read Only Memory）または図示しないハードディスク等に導入してメインメモリ８に展開することで、後述する初期化シーケンスにおける内部信号をもモニタ信号として外部に出力する内部信号提供方法を実行する集積回路を搭載する複合装置１として構築されている。この内部信号提供プログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。
【００２５】
そして、上記画像処理ＡＳＩＣ４とコントローラＡＳＩＣ５及びコントローラＡＳＩＣ５とチップセット６とは、要求と応答が分離され、応答を待たずに次の要求を発行できる高速のシリアルバスであるＰＣＩ（Peripheral Component Interconnect） Express（以下、ＰＣＩｅという。）で接続されている。
【００２６】
上記コントローラＡＳＩＣ５は、図２に示すようにブロック構成されており、ＰＣＩｅルートコンプレックス（以下、単に、ＰＣＩｅ Rootという。）１１、圧縮伸張器１２、１３、ＤＭＡＣ１２ａ、１２ｂ、１３ａ、１３ｂ、ビデオ入力部１４、ＤＭＡＣ１４ａ、ビデオ出力部１５、１６、１７、１８、ＤＭＡＣ１５ａ〜１５ｄ、１６ａ〜１６ｄ、１７ａ〜１７ｄ、１８ａ〜１８ｄ、アービタ１９、回転器２０、２１、ＤＭＡＣ２０ａ、２０ｂ、２１ａ、２１ｂ、編集器２２、ＤＭＡＣ２２ａ、２２ｂ、２２ｃ、ハードディスク（ＨＤＤ（Hard Disk Drive））制御部２３、ＤＭＡＣ２３ａ、ＰＣＩｅエンドポイント（以下、ＰＣＩｅ End Pointという。）２４、レジスタ制御回路２５及びモニタ信号セレクタ２６等を備えている。
【００２７】
高速シリアルインターフェイスであるＰＣＩｅ Root１１は、画像処理ＡＳＩＣ４と接続されているＰＣＩｅの制御を行い、画像処理ＡＳＩＣ４からのスキャナデータのライトの受け付けやプロッタデータのリードを受け付ける。
【００２８】
高速シリアルインターフェイスであるＰＣＩｅ End Point２４は、チップセット６と接続されているＰＣＩｅの制御を行ない、アービタ１９でアビトレーションされたＤＭＡＣの要求に従って、メインメモリ８からデータをリードし、また、メインメモリ８にデータをライトする。また、ＰＣＩｅ End Point２４は、チップセット６越しのＣＰＵ７からコントローラＡＳＩＣ５内の各機能モジュール（ＰＣＩｅ Root１１、圧縮伸長器１２、１３、ビデオ入力部１４、ビデオ出力部１５〜１８、回転器２０、２１、編集器２２及びハードディスク２３、ＰＣＩｅ End Point２４等）のレジスタのリード／ライト制御を行う。
【００２９】
圧縮伸長器１２、１３は、ＤＭＡＣ１２ａ、１３ａを使用して、メインメモリ８上の画像データを読み出して、圧縮または伸長して、ＤＭＡＣ１２ｂ、１３ｂを使用して、メインメモリ８上に書き戻す。
【００３０】
ビデオ入力部１４は、スキャナデータが画像処理ＡＳＩＣ４で処理された後、ＰＣＩｅ Root１１を経由して入力されると、このスキャナデータをＤＭＡＣ１４ａによってメインメモリ８上へライトする。
【００３１】
ビデオ出力部１５〜１８は、コントローラＡＳＩＣ５内の回転器２０、２１で回転されたり、編集器２２で編集等の処理の施された画像データを、ＰＣＩｅ Root１１を経由させて、画像処理ＡＳＩＣ４を介してプロッタ３へ出力する。また、ビデオ出力部１５〜１８は、圧縮伸長器１２、１３で圧縮された画像データを、ＤＭＡＣ１５ｂ、１６ｂ、１７ｂ、１８ｂによってメインメモリ８からリードし、内部の伸長器１２、１３で伸長してメインメモリ８を介さずに、ＰＣＩｅ Root１１を経由させてそのまま画像処理ＡＳＩＣ４へ出力、また、ＤＭＡＣ１５ｂ、１６ｂ、１７ｂ、１８ｂによってメインメモリ８上のスタンプ画像を元画像とともにリードして、スタンプ画像と元画像を合成して、ＰＣＩｅ Root１１を経由させて画像処理ＡＳＩＣ４に出力する。さらに、ビデオ出力部１５〜１８は、不正コピーガードを行うための地紋データ等を画像データに埋め込む機能を備えていてもよい。
【００３２】
アービタ１９は、全てのＤＭＡＣ１２ａ、１２ｂ、１３ａ、１３ｂ、１４ａ、１５ａ〜１５ｂ、１６ａ〜１６ｄ、１７ａ〜１７ｄ、１８ａ〜１８ｄ、２０ａ、２０ｂ、２１ａ、２１ｂ、２２ａ〜２２ｃ、２３ａと接続されており、各ＤＭＡＣ１２ａ、１２ｂ、１３ａ、１３ｂ、１４ａ、１５ａ〜１５ｂ、１６ａ〜１６ｄ、１７ａ〜１７ｄ、１８ａ〜１８ｄ、２０ａ、２０ｂ、２１ａ、２１ｂ、２２ａ〜２２ｃ、２３ａからのメインメモリ８へのアクセス要求をアビトレーション処理する（調停処理を行う）。アービタ１９は、通常は、スキャナデータやプロッタデータのライン等時性を確保するために、ビデオ入出力ＤＭＡＣ１４ａ、１５ａ〜１５ｄ、〜、１８ａ〜１８ｄからのアクセス要求を優先的に処理できるアビトレーションアルゴリズムとなっている。
【００３３】
回転器２０、２１は、ＤＭＡＣ２０ａ、２１ａによってメインメモリ８上の画像データをリードし、ＣＰＵ７によるレジスタ設定に従って、回転処理を行って、ＤＭＡＣ２０ｂ、２１ｂによってメインメモリ８へ書き戻す。
【００３４】
編集器２２は、ＤＭＡＣ２２ａ、２２ｂによって、２種類の画像データをメインメモリ８からリードして、ＣＰＵ７によるレジスタ設定に従って合成等の編集処理を行い、ＤＭＡＣ２２ｃによってメインメモリ８へ書き戻す。
【００３５】
ハードディスク制御部２３は、コントローラＡＳＩＣ５で扱う画像データを一時保存しておくために、メインメモリ８上の画像データを、ＤＭＡＣ２３ａによって、図示しないハードディスクへライトし、また、ハードディスクから画像データをリードしてメインメモリ８へライトする。
【００３６】
レジスタ制御回路２５は、ＰＣＩｅ End Point２４、各機能モジュール１１〜２４のレジスタ及びモニタ信号セレクタ２６に接続されており、ＣＰＵ７からチップセット６越しにＰＣＩｅ End Point２４を介して送ってきたコントローラＡＳＩＣ５内の各機能モジュール１１〜２４に対するレジスタのリード／ライト制御要求を実行する。また、レジスタ制御回路２５は、ＣＰＵ７から送られてきた設定値をモニタ信号セレクタ２６に出力する。
【００３７】
モニタ信号セレクタ２６は、各機能モジュール１１〜２４からの内部信号が入力され、レジスタ制御回路２５を介してＣＰＵ７から入力されるレジスタ設定値または外部端子から入力される信号に従って各機能モジュール１１〜２４からの内部信号を選択（セレクト）して、外部端子に出力する。
【００３８】
モニタ信号セレクタ（信号選択手段）２６は、図３に示すようにブロック構成されており、内部信号セレクタ３１、出力期間制御部３２及び入出力制御部３３等を搭載している。
【００３９】
内部信号セレクタ３１は、各機能モジュール１１〜２４から内部信号が入力されており、レジスタ制御回路２５からの設定値、または、コントローラＡＳＩＣ５の外部端子ＧＰ１を介したＣＰＵ７からの設定値及びパワーオンリセット信号のような動的な変化に従って、観測対象のモニタ信号として出力すべき内部信号を各機能モジュール１１〜２４からの内部信号から選択して、出力期間制御部３２に出力する。観測対象とする内部信号は、単独の信号であってもよいし、複数の信号群から成るバス信号であってもよい。
【００４０】
出力期間制御部（出力期間制御手段）３２は、内部信号セレクタ３１で内部信号から観測対象として選択されたモニタ信号の出力期間を制御するものであり、例えば、外部端子ＧＰ１からのパワーオンリセット信号の解除、または、解除から一定期間までのモニタ信号をマスクすることで遅延させて、観測対象のモニタ信号の出力期間を制御する。また、ＰＣＩｅのようなホストＩ／Ｆの場合、出力期間制御部３２は、内部信号セレクタ３１からのモニタ信号を、電源オンリセットから所定時間マスクして遅延させた後、外部端子ＧＰ２へ出力させ、その後、例えば、ＰＣＩｅ End Point２４から初期化シーケンス完了のリンクアップ完了信号を受け取ると、モニタ信号の外部端子ＧＰ２への出力を終了する。
【００４１】
入出力制御部３３は、外部端子ＧＰ２の備えている入出力バッファ４０の出力イネーブルを制御して、モニタ信号の出力と、コントローラＡＳＩＣ５の通常の信号の入出力とを切り替え制御する。
【００４２】
すなわち、コントローラＡＳＩＣ５等の集積回路は、内部信号を出力する外部端子ＧＰ２を専用に設けると、端子数が多くなるため、通常の信号の外部端ＧＰ２を観測対象の内部信号の外部端子ＧＰ２とを兼用して、端子数が多くなることを回避している。
【００４３】
したがって、入出力バッファ４０の出力イネーブルを制御することで、初期化シーケンス中においては、外部端子ＧＰ２を、モニタ信号を出力するための外部端子として機能させ、初期化シーケンス完了後は、コントローラＡＳＩＣ５の本来の信号を入力または出力する外部端子として機能させることができる。上記入出力制御部３３及び入出力バッファ４０は、全体として、入出力制御手段として機能している。
【００４４】
そして、本実施例のモニタ信号セレクタ２６の入出力制御部３３には、外部端子ＧＰ１からリセット信号等の信号が入力され、また、ＰＣＩｅ End Point２４からの初期化シーケンス完了のリンクアップ完了信号が出力期間制御部３２を介して入力される。入出力制御部３３は、外部端子ＧＰ１からのリセット信号の解除等の信号によって入出力バッファ４０を出力状態とし、ＰＣＩｅ End Point２４からのリンクアップ完了信号等の出力終了信号によって、外部端子ＧＰ２を通常動作状態にする。
【００４５】
次に、本実施例の作用を説明する。本実施例の複合装置１は、不具合発生時に、コントローラＡＳＩＣ５が指定に応じて初期化シーケンス期間中に関する機能モジュール１１〜２４の内部信号をもモニタ信号として外部端子ＧＰに出力する。
【００４６】
複合装置１は、スキャナ２で読み取った原稿の画像データを画像処理部ＡＳＩＣ４で必要な画像処理を施して、一旦、コントローラＡＳＩＣ５によってメインメモリ８に格納し、このメインメモリ８の画像データをコントローラＡＳＩＣ５が読み出して、画像処理ＡＳＩＣ４を介してプロッタ３で用紙に印刷出力するコピーモード機能、スキャナ２で読み取った原稿の画像データを画像処理ＡＳＩＣ４で必要な画像処理を施して、コントローラＡＳＩＣ５から外部のコンピュータ等に転送するデータ転送モード機能、外部から送られてきた画像データを一旦メインメモリ８に保管した後、コントローラＡＳＩＣ５が読み出してプロッタ３で印刷出力するプリンタモード機能等の複数の機能動作を行う。
【００４７】
また、複合装置１は、上記各機能処理において、コントローラＡＳＩＣ５が、その搭載する機能モジュール１１〜２４を用いて、スキャナ２で読み取られて画像処理ＡＳＩＣ３から送られてくる画像データのメインメモリ８への転送、メインメモリ８上の画像データの圧縮・伸長、編集、メインメモリ８から画像処理ＡＳＩＣ４への画像データの転送等の各種処理を行う。
【００４８】
そして、コントローラＡＳＩＣ５は、複合装置１の電源が投入されると、各部の初期化シーケンス処理を行って、初期化シーケンスが完了すると、上記通常動作が可能な状態に移行する。コントローラＡＳＩＣ５は、各機能モジュール１１〜２４の初期化シーケンス及び通常動作時における各機能モジュール１１〜２４からの内部信号がモニタ信号セレクタ２６の内部信号セレクタ３１に入力され、内部信号セレクタ３１は、レジスタ制御回路２５からの設定値、または、外部端子ＧＰ１からの設定値及びパワーオンリセット信号のような動的な変化に従って、観測対象のモニタ信号として出力すべき内部信号を各機能モジュール１１〜２４からの内部信号から選択して出力期間制御部３２に出力する。
【００４９】
出力期間制御部３７は、外部端子ＧＰ１からのパワーオンリセット信号、ＰＣＩｅ End Point２４からの初期化シーケンス完了のリンクアップ完了信号が入力され、リセット信号の解除、リセット信号の解除から一定期間経過の時点で、内部信号セレクタ３１からのモニタ信号を入出力用の外部端子ＧＰ２の入出力バッファ４０に出力する。
【００５０】
入出力制御部３３には、外部端子ＧＰ１からリセット信号等の信号と、ＰＣＩｅ End Point２４からの初期化シーケンス完了のリンクアップ完了信号が出力期間制御部３２を介して入力され、入出力制御部３３は、外部端子ＧＰ１からのリセット信号の解除等の信号によって入出力バッファ４０を出力状態とするとともに、ＰＣＩｅ End Point２４からのリンクアップ完了信号によって、外部端子ＧＰ２を通常動作状態にする。
【００５１】
具体的には、コントローラＡＳＩＣ５は、図４に示すように、複合装置１の電源が投入されると、各部の初期化シーケンス処理を行って、初期化シーケンスが完了すると、上記通常動作が可能な状態に移行する。コントローラＡＳＩＣ５は、各機能モジュール１１〜２４の初期化シーケンスにおける各機能モジュール１１〜２４からの内部信号がモニタ信号セレクタ２６の内部信号セレクタ３１に入力され、内部信号セレクタ３１は、レジスタ制御回路２５からの設定値、または、外部端子ＧＰ１からの設定値及びパワーオンリセット信号のような動的な変化に従って、各機能モジュール１１〜２４からの内部信号から観測対象のモニタ信号として選択して出力期間制御部３２に出力する。
【００５２】
そして、モニタ信号セレクタ２６は、その入出力制御部３３が、コントローラＡＳＩＣ５の入出力兼用外部端子ＧＰ２の入出力バッファ４０を、パワーオンリセット期間中においては、入力モードとし、入出力兼用外部端子ＧＰ２が、無効（Invalid）となっている。
【００５３】
そして、モニタ信号セレクタ２６の出力期間制御部３７は、外部端子ＧＰ１からパワーオンリセット信号が入力されると、リセット信号の解除、リセット信号の解除から一定期間経過の時点（図４では、リセット信号解除のからＤｅｌａｙ期間経過の時点）で、内部信号セレクタ３１からのモニタ信号を入出力兼用外部端子ＧＰ２の入出力バッファ４０に出力する。
【００５４】
入出力制御部３３は、外部端子ＧＰ１から入力されるリセット信号の解除によって入出力バッファ４０のイネーブルを制御して出力モードとし、出力期間制御部３２が、リセット信号の解除からＤｅｌａｙ期間経過した時点で、内部信号セレクタ３１からの内部信号の出力を有効（Valid）にして、入出力兼用外部端子ＧＰ２から出力する。
【００５５】
そして、出力期間制御部３２は、ＰＣＩｅ End Point２４からリンクアップ完了信号が入力されると、内部信号セレクタ３１からのモニタ信号の出力を終了して、外部端子ＧＰ２を通常の信号入出力端子として機能（Other Function）させるとともに、入出力制御部３３にリンクアップ完了信号を出力して、入出力制御部３３が、出力バッファ４０の出力イネーブルを入力または出力に切り替えて、通常の動作状態とさせる。
【００５６】
したがって、例えば、ＰＣＩｅ等の初期化シーケンス期間中に関連するＰＣＩｅ End Point２４等の内部信号をモニタ信号として外部端子ＧＰ２に出力することができ、初期化シーケンス中に不具合等があった場合に、外部端子ＧＰ２から内部信号をモニタすることによって、不具合の解析を容易に行うことができる。
【００５７】
このように、本実施例の複合装置１は、複数の機能モジュール１１〜２４を搭載するコントローラＡＳＩＣ（集積回路）５において、モニタ信号セレクタ２６の内部信号セレクタ３１が、該機能モジュール１１〜２４から内部信号を受け取ってその中からモニタする信号を選択してモニタ信号とし、出力期間制御部３２が、少なくとも電源オンリセットから所定期間を含む期間を、モニタ信号を出力する出力期間として、該出力期間の制御されたモニタ信号を外部端子ＧＰ２から外部に出力している。
【００５８】
したがって、パワーオンリセット後の初期化シーケンスに関連する内部信号を含め、必要な内部信号を適宜のタイミングに外部に取り出せるようにして、初期化シーケンスにおける不具合をも適切に解析可能な内部信号を提供することができ、初期化シーケンスにおける不具合をも容易に解析することができる。
【００５９】
また、本実施例の複合装置１は、複数の機能モジュール１１〜２４を搭載するコントローラＡＳＩＣ（集積回路）５において、内部信号からモニタする信号として選択したモニタ信号を出力する外部端子ＧＰ２を、少なくとも出力期間の間は、該モニタ信号を出力可能な状態とし、その他の期間は、コントローラＡＳＩＣ５の使用する信号を入力または出力可能な状態に切り替える入出力バッファ４と入出力制御部３を備えている。
【００６０】
したがって、モニタ信号を出力する外部端子を新たに形成することなく、既存の外部端子ＧＰ２をモニタ信号出力用の外部端子ＧＰ２として利用することができ、安価かつコンパクトな回路構成で、必要な内部信号をモニタ信号として外部に提供することができる。
【００６１】
さらに、本実施例の複合装置１は、コントローラＡＳＩＣ５が、高速シリアルインターフェイスであるＰＣＩｅによって他のデバイスである画像処理ＡＳＩＣ４やチップセット６とデータ転送し、モニタ信号セレクタ２６の出力期間制御部３２が、少なくともコントローラＡＳＩＣ５の電源オンリセットからＰＣＩｅのリンクアップ完了までの間を出力期間としている。
【００６２】
したがって、ＰＣＩｅ等の高速シリアルインターフェイスを用いている場合にＰＣＩｅ Root１１、ＰＣＩｅ End Point２４等のホストインターフェイス回路等における初期化シーケンスに関連する内部信号をモニタ信号として提供することができ、高速シリアルインターフェイスにおける初期化シーケンスでの不具合をも容易に解析することができる。
【００６３】
また、本実施例の複合装置１は、出力期間制御部３２が、出力期間の開始タイミングを一定期間遅延させる遅延処理を行っている。
【００６４】
したがって、モニタ信号の出力タイミングをより一層適切なタイミングに調整することができ、特に、入出力バッファ４で兼用の外部端子ＧＰ２の切り替えタイミングに合わせて、モニタ信号の出力タイミングの適正化を図ることができる。
【００６５】
なお、上記説明においては、コントローラＡＳＩＣ５について説明したが、他の集積回路、例えば、画像処理ＡＳＩＣ４等についても、同様に適用することができる。
【００６６】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００６７】
本発明は、初期化シーケンス中の内部信号をもモニタ信号として出力可能なＡＳＩＣ等の集積回路、該集積回路を搭載する画像形成装置、内部信号提供方法、内部信号提供プログラム及び記録媒体に利用することができる。
【符号の説明】
【００６８】
１  複合装置
２  スキャナ
３  プロッタ
４  画像処理ＡＳＩＣ
５  コントローラＡＳＩＣ
６  チップセット
７  ＣＰＵ
８  メインメモリ
９  Ｉ／Ｏ  ＡＳＩＣ
１１  ＰＣＩｅルートコンプレックス（ＰＣＩｅ Root)
１２、１３  圧縮伸張器
１２ａ、１２ｂ、１３ａ、１３ｂ  ＤＭＡＣ
１４  ビデオ入力部
１４ａ  ＤＭＡＣ
１５、１６、１７、１８  ビデオ出力部
１５ａ〜１５ｄ、１６ａ〜１６ｄ、１７ａ〜１７ｄ、１８ａ〜１８ｄ  ＤＭＡＣ
１９  アービタ
２０、２１  回転器
２０ａ、２０ｂ、２１ａ、２１ｂ  ＤＭＡＣ
２２  編集器
２２ａ、２２ｂ、２２ｃ  ＤＭＡＣ
２３  ハードディスク（ＨＤＤ）制御部
２３ａ  ＤＭＡＣ
２４  ＰＣＩｅエンドポイント（ＰＣＩｅ End Point）
２５  レジスタ制御回路
２６  モニタ信号セレクタ
３１  内部信号セレクタ
３２  出力期間制御部
３３  入出力制御部
【先行技術文献】
【特許文献】
【００６９】
【特許文献１】特開２００４−８７９１９号公報
【特許文献２】特開２００３−２７１４１２号公報
【図１】
2012160997.tif 000003
【図２】
2012160997.tif 000004
【図３】
2012160997.tif 000005
【図４】
2012160997.tif 000006