(57)【要約】【課題】画素特性の劣化を防止でき、微細化に対して有利な固体撮像装置およびその製造方法を提供する。【解決手段】実施形態によれば、固体撮像装置は、半導体基板２０に配置される画素領域１１と、前記半導体基板中に設けられ少なくとも前記画素領域を構成する第１導電型の第１拡散層２１と、前記半導体基板中に前記第１拡散層と接して前記第１拡散層とダイシングラインとの間に設けられる第２導電型の第２拡散層２２とを具備する。【選択図】図３
2012134382.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に配置される画素領域と、
前記半導体基板中に設けられ、少なくとも前記画素領域を構成する第１導電型の第１拡散層と、
前記半導体基板中に前記第１拡散層と接して前記第１拡散層とダイシングラインとの間に設けられる第２導電型の第２拡散層とを具備する
固体撮像装置。
【請求項２】
前記半導体基板中において前記第２拡散層よりも深い位置に前記第１拡散層と接して設けられ、前記第１拡散層と前記ダイシングラインとの間に設けられる第２導電型の第３拡散層を更に具備する
請求項１に記載の固体撮像装置。
【請求項３】
前記半導体基板中において前記第１拡散層よりも浅い位置に設けられ、前記画素領域を構成する第１導電型の第４拡散層を更に具備する
請求項１または２に記載の固体撮像装置。
【請求項４】
半導体基板に配置される駆動回路領域と、
前記第４拡散層中または前記駆動回路領域を構成する前記第１拡散層中に設けられ、前記第２拡散層と深さが同程度の第２導電型の第５拡散層とを更に具備する
請求項３に記載の固体撮像装置。
【請求項５】
前記半導体基板は、前記第１導電型または前記第２導電型のシリコン基板であり、
前記固体撮像装置は、チップ長手方向およびチップ短手方向により区画される密着モジュール型の固体撮像装置である
請求項１乃至４のいずれかに記載の固体撮像装置。
【請求項６】
画素領域における半導体基板中に、第１導電型の第１拡散層を形成する工程と、
前記半導体基板上にマスク材を形成し、少なくとも前記第１拡散層とダイシングラインとの間の前記半導体基板の表面上が露出するように前記マスク材をパターニングする工程と、
前記マスク材をマスクとして用い、前記半導体基板中に第２導電型の不純物を注入し、前記半導体基板中に前記第１拡散層と接して前記第１拡散層と前記ダイシングラインとの間に設けられる第２導電型の第２拡散層を形成する工程とを具備する
固体撮像装置の製造方法。
【請求項７】
前記半導体基板中において前記第２拡散層よりも深い位置に前記第１拡散層と接して設けられ、前記第１拡散層と前記ダイシングラインとの間に設けられる第２導電型の第３拡散層を形成する工程と、
前記半導体基板中において前記第１拡散層よりも浅い位置に設けられ、前記画素領域を構成する第１導電型の第４拡散層を形成する工程と、
前記第４拡散層中または半導体基板に配置される駆動回路領域を構成する前記第１拡散層中に設けられ、前記パターニングしたマスク材をマスクとして用い、前記第２拡散層と深さが同程度である第２導電型の第５拡散層を前記第２拡散層と同時に形成する工程とを更に具備する
請求項６に記載の固体撮像装置の製造方法。
【請求項８】
前記ダイシングラインに沿って、レーザーを照射し、前記固体撮像装置をそれぞれ分割する工程を更に具備する
請求項６または７に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
固体撮像装置およびその製造方法に関するものである。
【背景技術】
【０００２】
固体撮像装置の一例として、例えば、密着モジュール型の固体撮像装置等では、レーザーダイシングにより、個々のモジュールチップごとに分割されるものがある。  
レーザーダイシングは、ダインシングラインに沿ってレーザーを照射することにより、モジュールチップごとに分割する。しかしながら、この際、画素領域を構成するｐ型拡散層がダイシングラインに近接する場合、レーザーによるダメージが、上記ｐ型拡散層とｎ型半導体基板（n-Si）とのｐｎ接合部に及び、クラックによるリーク電流等が発生する要因となる。そのため、画素特性が劣化する傾向がある。
【０００３】
加えて、レーザーダイシングによる上記ダメージの影響を受けにくいように、ｐｎ接合部とダイシングラインと間の距離を十分に広げる必要があり、チップシュリンクの妨げにもなっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３３５７３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
画素特性の劣化を防止でき、微細化に対して有利な固体撮像装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
実施形態によれば、一態様に係る固体撮像装置は、半導体基板に配置される画素領域と、前記半導体基板中に設けられ、少なくとも前記画素領域を構成する第１導電型の第１拡散層と、前記半導体基板中に前記第１拡散層と接して前記第１拡散層とダイシングラインとの間に設けられる第２導電型の第２拡散層とを具備する。
【０００７】
実施形態によれば、一態様に係る固体撮像装置の製造方法は、画素領域および駆動回路領域における半導体基板中に、第１導電型の第１拡散層を形成する工程と、前記半導体基板上にマスク材を形成し、少なくとも前記第１拡散層とダイシングラインとの間の前記半導体基板の表面上が露出するように前記マスク材をパターニングする工程と、前記マスク材をマスクとして用い、前記半導体基板中に第２導電型の不純物を注入し、前記半導体基板中に前記第１拡散層と接して前記第１拡散層と前記ダイシングラインとの間に設けられる第２導電型の第２拡散層を形成する工程とを具備する。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態に係る半導体ウェハの一部を示す平面図。
【図２】図１中の破線で囲った部分Ｒ０を示す平面図。
【図３】図３中のＩＩＩ−ＩＩＩ線に沿った断面図。
【図４】第１実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図５】第１実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図６】第１実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図７】第２実施形態に係る固体撮像装置の断面構成を示す断面図。
【図８】第３実施形態に係る固体撮像装置の断面構成を示す断面図。
【図９】第４実施形態に係る固体撮像装置の断面構成を示す断面図。
【図１０】比較例に係る固体撮像装置の断面構成を示す断面図。
【発明を実施するための形態】
【０００９】
以下、実施形態について図面を参照して説明する。尚、以下の説明では、レーザーダイシングによりダイシングされる密着モジュール型固体撮像装置を一例に挙げる。この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
【００１０】
［第１実施形態］  
まず、図１乃至図６を用い、第１実施形態に係る固体撮像装置およびその製造方法について説明する。
【００１１】
＜１．構成例＞  
１−１．レーザーダイシング工程前のシリコンウェハ  
まず、図１を用い、第１実施形態に係るレーザーダイシングにより分割される前の固体撮像装置が配置されるシリコンウェハについて説明する。
【００１２】
図示するように、シリコンウェハ（Si wafer）上に、複数の密着モジュール型の固体撮像装置１０が配置される。
【００１３】
固体撮像装置１０の周囲には、チップ長手方向ＬＤおよびチップ短手方向ＳＤに沿って、長手方向のダイシングラインＤＬＬおよび短手方向のダイシングラインＤＬＳが配置される。固体撮像装置１０は、後述するレーザーダイシング工程の際に、ダイシングラインＤＬＬ，ＤＬＳに沿って、レーザーが照射されることにより、モジュールチップとしてそれぞれ分割される。
【００１４】
本例に係る固体撮像装置１０の長手方向の長さは、例えば、１０ｍｍ〜数１０ｍｍ程度である。本例に係る固体撮像装置１０の短手方向の長さは、例えば、０．１ｍｍ〜数ｍｍ程度である。
【００１５】
１−２．平面構成  
次に、図２を用い、第１実施形態に係る固体撮像装置の平面構成について説明する。ここでは、図１中に破線で囲って示した部分Ｒ０を一例に挙げる。尚、図中の破線で示すＣＬ，ＣＳは、ダインシングラインＤＬＬ，ＤＬＳのセンター位置である。
【００１６】
図示するように、ｎ型シリコン基板上に、固体撮像装置（１０−１，１０−２）が配置されている。
【００１７】
固体撮像装置１０−１，１０−２のそれぞれは、撮像領域１１と駆動回路領域１２とを備える。  
撮像領域１１は、複数の画素１を備える。  
画素１は、ｎ型シリコン基板中に設けられるｐ型拡散層２１中に配置されるｐ型拡散層５に形成される。画素１は、光電変換部及び信号走査回路部を有し、光電変換部により光電変換した信号を駆動回路領域１２に出力する。
【００１８】
駆動回路領域１２は、ｐ型拡散層２１に形成され、信号線２およびセンスアンプＳ／Ａを少なくとも備える。  
信号線２は、画素１より出力される信号をセンスアンプに電気的に接続する。センスアンプＳ／Ａは、信号線２により入力された信号を外部に読み出す。
【００１９】
さらに、撮像領域１１を囲むように、ｐ型拡散層（第１拡散層）２１と、ダイシングラインＤＬＬ，ＤＬＳとの間に、ｐ型拡散層２１より高濃度のｎ型拡散層（第２拡散層）２２が設けられる。チップ長手方向ＬＤにおいて、ｎ型拡散層２２は、撮像領域１１と長手方向ダイシングラインＤＬＬの端部４Ｌとの間の一辺に設けられる。チップ短手方向ＳＤにおいて、ｎ型拡散層２２は、撮像領域１１と短手方向ダイシングラインＤＬＳの端部４Ｓとの間の両辺に設けられる。ｎ型拡散層２２のリン（Ｐ）等のｎ型不純物の不純物濃度は、例えば、１Ｅ２０ｃｍ−２程度である。  
このｎ型拡散層（第２拡散層）２２が配置されることにより、ｐ型拡散層（第１拡散層）２１が、ダイシングラインＤＬＬ，ＤＬＳへ拡散することをブロックすることができる。換言すれば、ｎ型拡散層２２は、ｐ型拡散層２１が、ダイシングラインＤＬＬ，ＤＬＳへ拡散することを防止するストッパ層として働くものである。詳細については、後述する。
【００２０】
尚、ここでは、図示を省略するが、画素領域１１または駆動回路領域１２中には、ｎ型拡散層２２と深さが同程度であって、ｎ型拡散層２２と同時に形成されるｎ型拡散層（６，７）が形成されていても良い。
【００２１】
１−３．断面構成  
次に、図３を用い、第１実施形態に係る固体撮像装置の断面構成について説明する。ここでは、図２中のＩＩＩ−ＩＩＩ線に沿った構成を一例に挙げる。尚、図示する固体撮像装置１０の断面構成は、後述するレーザーダイシング後に分割された構成となるものである。
【００２２】
図示するように、ｎ型シリコン基板（n-Si）２０上に、画素領域１１および駆動回路領域１２が配置される。
【００２３】
画素領域１１のｐ型拡散層５中にｎ型拡散層６が設けられる。駆動回路領域１２のｐ型拡散層２１中にｎ型拡散層７が設けられる。ｎ型拡散層６，７は、ｎ型拡散層２２と深さが同程度であって、後述するように、ｎ型拡散層２２と同時に形成されるものである。
【００２４】
図示するｎ型拡散層２２（第２拡散層）は、シリコン基板２０中に、画素領域１１を構成するｐ型拡散層２１（第１拡散層）と長手方向のダイシングラインの端部４Ｌとの間に設けられる。  
画素領域１１，駆動回路領域１２，およびｎ型拡散層２２上を覆うように、絶縁膜３１が設けられる。絶縁膜３１上に、層間絶縁膜３２が設けられる。
【００２５】
このように、ｎ型拡散層２２が配置されることにより、ｐ型拡散層２１が、ダイシングラインＤＬＬへ拡散することをブロックすることができる。換言すれば、ｎ型拡散層２２は、ｐ型拡散層２１が、ダイシングラインＤＬＬへ拡散することを防止するストッパ層として働く。
【００２６】
そのため、ｎ型シリコン基板２０とｐ型拡散層２１とにより形成されるｐｎ接合部の界面７７をブロックすることができ、ｐｎ接合部の界面７７がダイシングラインＤＬＬへ幅（ダイシングライン余裕幅）Ｗ７７を持って拡散することを防止することができる。上記画素領域１１のｐｎ接合部は、フォトダイオード等の光電変換部を構成するから、画素特性の劣化を防止できる点で有利である。加えて、ｐｎ接合部とダイシングラインＤＬＬと間の距離を十分に広げる必要もない点で、微細化に対しても有利であると言える。上記のような点は、図示しないチップ長手ＬＤ方向における断面構成においても同様である。
【００２７】
＜２．製造方法＞  
次に、図４乃至図６を用い、第１実施形態に係る固体撮像装置の製造方法ついて説明する。ここでは、図１中に示す固体撮像装置１０−０〜１０−２を例に挙げて説明する。  
まず、図４に示すように、ｎ型シリコン基板（n-Si）２０上に、例えば、熱酸化法を用いてシリコン酸化膜（ＳｉＯ２）等を形成し、絶縁膜３１を形成する。  
続いて、画素領域１１および駆動回路領域１２におけるｎ型シリコン基板２０中の深い位置に、例えば、イオン注入法を用いてホウ素（Ｂ）等のｐ型の不純物５１を導入し、ｐ型拡散層（第１拡散層）２１を形成する。続いて、同様の工程を用いて、画素領域１１におけるｎ型シリコン基板２０中のｐ型拡散層２１よりも浅い位置に、ｐ型の不純物を導入し、ｐ型拡散層２２より高濃度のｐ型拡散層５を形成する。
【００２８】
続いて、図５に示すように、シリコン基板２０上にマスク材となるフォトレジスト５４を塗布し、このフォトレジスト５４に露光および現像を行って、ｐ型拡散層２１とダイシングラインの端部４Ｌとの間の絶縁膜３１表面上、およびｎ型拡散層６，７が形成される領域の絶縁膜３１表面上が露出するようにパターンを形成する。  
続いて、上記パターニングされたフォトレジスト５４をマスクとして用い、例えば、イオン注入法を用いてリン（Ｐ）等のｎ型の不純物５５を導入し、同様の深さであって同時に、ｎ型拡散層２２，６，７を形成する。
【００２９】
続いて、図６に示すように、上記フォトレジスト５４を除去した後、絶縁膜上３１上に、例えば、ＣＶＤ法（Chemical Vapor Deposition）等を用いて、シリコン酸化膜（ＳｉＯ２）等を堆積させ、層間絶縁膜３２を形成する。  
続いて、ダイシングラインＤＬＬ，ＤＬＳに沿って、レーザー（Laser）を照射し、モジュールチップとして固体撮像装置１０−０〜１０−２をそれぞれ分割する。  
この際、ｎ型拡散層２２が配置される構成により、ｐ型拡散層２１が、ダイシングラインＤＬＬ，ＤＬＳへ拡散することをブロックすることができる。換言すれば、ｎ型拡散層２２は、ｐ型拡散層２１が、ダイシングラインＤＬＬ，ＤＬＳへ拡散することを防止するストッパ層として働く。
【００３０】
そのため、ｐｎ接合部の界面７７がダイシングラインＤＬＬへ拡散することをブロックすることができる。上記画素領域１１のｐｎ接合部は、フォトダイオード等の光電変換部を構成するから、画素特性の劣化を防止できる。加えて、ｐｎ接合部とダイシングラインＤＬＬと間の距離を十分に広げる必要もない点で、微細化に対しても有利である。上記のような点は、図示しないチップ長手ＬＤ方向における断面構成においても同様である。
【００３１】
＜３．作用効果＞  
第１実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも下記（１）および（２）の効果が得られる。
【００３２】
（１）画素特性の劣化を防止でき、微細化に対して有利である。  
上記のように、本例に係る固体撮像装置は、ｎ型シリコン基板２０中に、画素領域１１を構成するｐ型拡散層（第１拡散層）２１とダイシングラインＤＬＬ，ＤＬＳとの間に設けられる高濃度のｎ型拡散層（第２拡散層）２２を具備する。
【００３３】
ｎ型拡散層２２が配置される構成により、ｐ型拡散層２１が、ダイシングラインＤＬＬ，ＤＬＳへ拡散することをブロックすることができる。換言すれば、ｎ型拡散層２２は、ｐ型拡散層２１が、ダイシングラインＤＬＬ，ＤＬＳへ拡散することを防止するストッパ層として働く。
【００３４】
そのため、ｎ型シリコン基板２０とｐ型拡散層２１とにより形成されるｐｎ接合部の界面７７の拡散をブロックすることができ、ｐｎ接合部の界面７７がダイシングラインＤＬＬ，ＤＬＳへ幅（ダイシングライン余裕幅）Ｗ７７を持って拡散することを防止することができる。従って、レーザーダイシング工程の際（図６）によるダメージが、ｐｎ接合部の界面７７に及び、クラックによるリーク電流等が発生することを防止することができる。上記画素領域１１のｐｎ接合部は、フォトダイオード等の光電変換部を構成する。その結果、画素特性の劣化を防止できる点で有利である。
【００３５】
加えて、高濃度のｎ型拡散層２２より、ｐ型拡散層２１のｐｎ接合部の界面７７の位置をしっかり規定でき、ｐ型拡散層２１中のｐ型の不純物の拡散による広がりバラツキを防ぐことができる。そのため、ｐ型拡散層２１とダイシングラインＤＬＬ，ＤＬＳとの領域間の距離を狭めることができる。例えば、本例では、後述する比較例に比べ、ダイシング余裕幅（Ｗ７７）を、５μｍ程度縮小できる。
【００３６】
その結果、微細化に有利となり、チップのシュリンクも可能である。
【００３７】
（２）製造コストの低減に対して有利である。  
さらに、ｎ型拡散層（第２拡散層）２２は、画素領域１１または駆動回路領域１２中のｎ型拡散層６，７と、同様の深さであって同時に形成することができる（図５）。この際、例えば、本例のように形成するフォトレジスト５４等のマスクパターンを変更させるだけで良く、新たな製造工程が増加することもなく、従って新たに高価なマスクも必要としない。  
そのため、本例は、製造コストの低減に対して有利である。
【００３８】
［第２実施形態（ｎ型拡散層を更に備える一例）］  
次に、図７を用い、第２実施形態に係る固体撮像装置およびその製造方法について説明する。この実施形態は、ストッパ層としてｎ型拡散層２３を更に備える一例に関する。この説明において、上記第１実施形態と重複する部分の詳細な説明を省略する。
【００３９】
＜構成例＞  
図示するように、本例は、ｎ型シリコン基板（n-Si）２０中の高濃度のｎ型拡散層２２よりも深い位置に、ｐ型拡散層（第１拡散層）２１とダイシングラインＤＬＬ，ＤＬＳとの間にｎ型拡散層２２より低濃度のｎ型拡散層（第３拡散層）２３を更に備える点で、上記第１実施形態と相違する。
【００４０】
上記のように、ｎ型拡散層２３がより深く設けられるため、高濃度のｎ型拡散層２２に加えて、ｐ型拡散層２１のダイシングラインＤＬＬ，ＤＬＳへの拡散をより強くブロックでき、レーザーダイシングによるダメージをより受けにくい構造になっている。
【００４１】
＜製造方法＞  
製造方法に関しては、ｎ型拡散層（第３拡散層）２３は、例えば、ｎ型拡散層２２を形成する前に、上記と同様の工程を用い、画素領域１１や駆動回路領域１２等の同様の深さのｎ型拡散層（図示せず）と同時に形成すれば良い。そのため、新たな製造工程およびマスクを必要とせず、製造コストが増大することもない。
【００４２】
＜作用効果＞  
上記のように、第２実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも上記（１）および（２）と同様の効果が得られる。
【００４３】
さらに、本例は、ｎ型シリコン基板（n-Si）２０中の高濃度のｎ型拡散層２２よりも深い位置に、ｐ型拡散層２１とダイシングラインＤＬＬ，ＤＬＳとの間にｎ型拡散層（第３拡散層）２３を更に具備する。
【００４４】
上記のように、ｎ型拡散層２３がより深く設けられるため、高濃度のｎ型拡散層２２に加えて、ｐ型拡散層２１のダイシングラインＤＬＬ，ＤＬＳへの拡散をより強くブロックでき、レーザーダイシングによるダメージをより受けにくい構造である。
【００４５】
そのため、画素特性の劣化を更に防止できる点で有利である。
【００４６】
また、ｎ型拡散層（第３拡散層）２３は、例えば、ｎ型拡散層２２を形成する前に、上記と同様の工程を用い、画素領域１１や駆動回路領域１２等の同様の深さのｎ型拡散層（図示せず）と同時に形成すれば良い。そのため、新たな製造工程およびマスクを必要とせず、製造コストが増大することもない。
【００４７】
このように、必要に応じて、本例に係る構成およびその製造方法を適用することが可能である。
【００４８】
［第３実施形態（P-Siを適用する一例）］  
次に、図８を用い、第３実施形態に係る固体撮像装置およびその製造方法について説明する。この実施形態は、ｐ型のシリコン基板（P-Si）を適用する一例に関するものである。この説明において、上記第１実施形態と重複する部分の詳細な説明を省略する。
【００４９】
図示するように、本例では、ｐ型のシリコン基板（P-Si）２０を適用する点で、上記第１の実施形態と相違する。
【００５０】
上記のような構成によれば、レーザーダイシングを施しても、高濃度のｎ型拡散層２２でしっかりブロックしているため、ｐｎ接合部の境界７７にダメージが及ぶことを防止でき、画素特性の劣化を防止できる構造になっている。また、上記と同様に、ｐ型拡散層２１の境界７７をしっかり規定できるため、拡散によるダイシングライン方向への広がりバラツキを防ぐ事ができ、ｐ型拡散層２２とダイシングラインとの間の距離を狭める事ができ、チップのシュリンクも可能になる。
【００５１】
製造方法に関しては、上記第１実施形態と実質的に同様であり、詳細な説明についてはこれを省略する。
【００５２】
第３実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも上記（１）乃至（２）と同様の効果が得られる。
【００５３】
さらに、必要に応じ、本例のようなｐ型のシリコン基板（P-Si）２０を適用することが可能である。
【００５４】
［第４実施形態（P-Siを適用する一例）］  
次に、図９を用い、第４実施形態に係る固体撮像装置およびその製造方法について説明する。この実施形態は、ｐ型のシリコン基板（P-Si）を適用する一例に関するものである。この説明において、上記第２実施形態と重複する部分の詳細な説明を省略する。
【００５５】
図示するように、本例では、ｐ型のシリコン基板（P-Si）２０Ａを適用する点で、上記第２実施形態と相違する。上記構成において、ｐ型の不純物濃度は、順次、シリコン基板（P-Si）２０Ａ，ｐ型拡散層２１，ｐ型拡散層５の順で小さい（ｐ型の不純物濃度：２０Ａ＜２１＜５）。
【００５６】
ｎ型拡散層２３がより深く形成されているため、よりレーザーダイシングによるダメージを受けにくい構造であることは、上記と同様である。
【００５７】
製造方法に関しては、上記第２実施形態と実質的に同様であり、詳細な説明についてはこれを省略する。
【００５８】
第４実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも上記（１）乃至（２）と同様の効果が得られる。
【００５９】
さらに、必要に応じ、本例のようなｐ型のシリコン基板（P-Si）２０を適用することが可能である。
【００６０】
［比較例］  
次に、図１０を用いて、上記第１乃至第４実施形態に係る固体撮像装置およびその製造方法と比較するために、比較例に係る固体撮像装置について説明する。
【００６１】
＜断面構成＞  
図示するように、比較例に係る固体撮像装置は、ｐ型拡散層２１とダイシングラインとの間に、第１乃至第４実施形態に係る上記ｎ型の拡散層２２や拡散層２３が設けられていない。
【００６２】
そのため、図中の破線で示すように、ｎ型シリコン基板２０とｐ型拡散層２１とにより形成されるｐｎ接合部の界面７７がダイシングライン方向へ拡散する（界面：７７→１７７）ことを防止することができない。このように、ｐｎ接合部の界面がダイシングラインへ幅（ダイシングライン余裕幅）Ｗ７７を持って拡散する（界面：７７→１７７）ことを防止することができない。
【００６３】
そのため、レーザーダイシング工程の際に、ダインシングラインに沿ってレーザーを照射すると、レーザーによるダメージが、ｎ型半導体基板（n-Si）２０と上記ｐ型拡散層２１とのｐｎ接合部に及び、クラックによるリーク電流等が発生する要因となる。上記画素領域１１のｐｎ接合部は、フォトダイオード等の光電変換部を構成するから、画素特性が劣化する点で不利である。
【００６４】
加えて、レーザーダイシングによる上記ダメージの影響を受けにくいように、ｐｎ接合部とダイシングラインと間の距離を十分に広げる必要も生じ、微細化に対しても不利である。
【００６５】
上記のような点は、図示しないチップ長手ＬＤ方向における断面構成においても同様である。
【００６６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６７】
１０…固体撮像装置、１１…画素領域、１２…駆動回路領域、２１…ｐ型拡散層（第１拡散層）、２２…高濃度のｎ型拡散層（第２拡散層）、２３…ｎ型拡散層（第３拡散層）、５…ｐ型拡散層（第４拡散層）、６，７…ｎ型拡散層（第５拡散層）。
【図１】
2012134382.tif 000003
【図２】
2012134382.tif 000004
【図３】
2012134382.tif 000005
【図４】
2012134382.tif 000006
【図５】
2012134382.tif 000007
【図６】
2012134382.tif 000008
【図７】
2012134382.tif 000009
【図８】
2012134382.tif 000010
【図９】
2012134382.tif 000011
【図１０】
2012134382.tif 000012