(57)【要約】【課題】インバータ回路のサージ電圧を抑制する半導体装置を提供することを課題とする。【解決手段】スイッチング素子からなる回路Ｓ１，Ｓ２が封入されたモジュール１３，１４が、バスバー配線１００により、２つ以上並列に接続された回路構成を有するインバータ回路を備えた半導体装置であって、バスバー配線１００は、導体層１３０，１４０，１５０と絶縁層１１０，１２０とを交互に重ね合わせた、ラミネート構造を有しており、導体層である直流正極１３０、直流負極１４０、交流出力１５０の各配線が、異なる導体層に形成される。【選択図】図１
2012105382.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子からなる回路が封入されたモジュールが、バスバー配線により、２つ以上並列に接続された回路構成を有するインバータ回路を備えた半導体装置であって、
前記バスバー配線は、
導体層と絶縁層とを交互に重ね合わせた、ラミネート構造を有しており、
前記導体層である直流正極、直流負極、交流出力の各配線が、異なる導体層に形成される
ことを特徴とする半導体装置。
【請求項２】
前記モジュールは、
前記スイッチング素子からなる回路が２つ以上封入される
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記モジュールは、
一端を前記直流正極と接続し、他端を前記交流出力と接続する前記スイッチング素子からなる第１の回路と、
一端を前記交流出力と接続し、他端を前記直流負極と接続する前記スイッチング素子からなる第２の回路と、を有する
ことを特徴とする請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ回路を用いた半導体装置に関するもので、特に半導体装置のバスバー配線の積層構造に関する。
【背景技術】
【０００２】
直流−交流の電力変換を行う電力変換装置として、スイッチング素子を有するインバータ回路用いたＰＷＭ（Pulse Width Modulation:パルス幅変調）制御方式の電力変換装置（半導体装置）が知られている。
【０００３】
特許文献１には、インバータ回路の主回路配線を、導体層と絶縁層が交互に積層されたラミネート構造とすることで、寄生インダクタンスを低減し、サージ電圧を低減した電力変換装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２４５４５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、寄生インダクタンスの低減を目的としてインバータ回路の主回路配線をラミネートバスバー構造とした場合でも、バスバーのインダクタンスが十分に低減されない場合があり、インバータ回路のスイッチング時に発生するサージ電圧を十分に抑制できないことがある。
【０００６】
そこで、本発明は、インバータ回路のサージ電圧を抑制する半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
このような課題を解決するために、本発明に係る半導体装置は、スイッチング素子からなる回路が封入されたモジュールが、バスバー配線により、２つ以上並列に接続された回路構成を有するインバータ回路を備えた半導体装置であって、前記バスバー配線は、導体層と絶縁層とを交互に重ね合わせた、ラミネート構造を有しており、前記導体層である直流正極、直流負極、交流出力の各配線が、異なる導体層に形成されることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、バスバー配線の低インダクタンス化を実現し、サージ電圧を抑制することができる半導体装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態に係る半導体装置の分解構成図である。
【図２】本実施形態に係る半導体装置の回路図である。
【図３】本実施形態に係る半導体装置の端面図である。
【図４】シミュレーションに用いた本実施形態に係るバスバー配線の寸法図である。
【図５】シミュレーションにより得られた本実施形態に係るバスバー配線の電流分布解析結果である。
【図６】インバータ回路の回路図である。
【図７】比較例に係る半導体装置の分解構成図である。
【図８】比較例に係る半導体装置の回路図である。
【図９】比較例に係る半導体装置の端面図である。
【図１０】シミュレーションに用いた比較例に係るバスバー配線の寸法図である。
【図１１】シミュレーションにより得られた比較例に係るバスバー配線の電流分布解析結果である。
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための形態（以下「実施形態」という）について、適宜図面を参照しながら詳細に説明する。なお、各図において、共通する部分には同一の符号を付し重複した説明を省略する。
【００１１】
＜インバータ回路＞
まず、図６を用いてＰＷＭ制御を行うインバータ回路について説明する。図６は、インバータ回路の回路図である。
インバータ回路は、スイッチング素子１を有するモジュール１１と、スイッチング素子２を有するモジュール１２と、正電圧が付与されるＰ側配線３と、負電圧が付与されるＮ側配線４と、交流電源を出力する交流出力配線５と、平滑コンデンサ６と、直流電源７１，７２と、を備えている。また、インバータ回路は、交流出力配線５から負荷８に接続されている。
【００１２】
Ｐ側配線３と、Ｎ側配線４との間には、直流電源７１，７２が接続され、Ｐ側配線３に正電圧が、Ｎ側配線４に負電圧が付与される。また、Ｐ側配線３とＮ側配線４との間には、平滑コンデンサ６が接続されている。
【００１３】
Ｐ側配線３と交流出力配線５との間には、スイッチング素子１を有するモジュール１１が接続されている。
モジュール１１は、スイッチング素子１と、リカバリダイオードＤ１を備えている。
スイッチング素子１は、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）で構成される半導体スイッチであり、コレクタ端子をＰ側配線３と、エミッタ端子を交流出力配線５と接続するように設けられている。
リカバリダイオードＤ１は、スイッチング素子１と並列に設けられ、リカバリダイオードＤ１のアノード端子がスイッチング素子１のエミッタ端子と接続し、リカバリダイオードＤ１のカソード端子がスイッチング素子１のコレクタ端子と接続する。
【００１４】
また、Ｎ側配線４と交流出力配線５との間には、スイッチング素子２を有するモジュール１２が接続されている。
モジュール１２は、スイッチング素子２およびリカバリダイオードＤ２を備えている。
スイッチング素子２は、ＩＧＢＴで構成される半導体スイッチであり、コレクタ端子を交流出力配線５と、エミッタ端子をＮ側配線４と接続するように設けられている。
リカバリダイオードＤ２は、スイッチング素子２と並列に設けられ、リカバリダイオードＤ２のアノード端子がスイッチング素子２のエミッタ端子と接続し、リカバリダイオードＤ２のカソード端子がスイッチング素子２のコレクタ端子と接続する。
【００１５】
インバータ回路の交流出力配線５は、負荷８と接続される。ＰＷＭ制御によりスイッチング素子１，２がＯＮ／ＯＦＦ動作を交互に行うことにより、直流電源７１，７２の直流電圧が交流電圧に変換され、交流出力配線５から負荷８に給電される。
【００１６】
＜インバータ回路と寄生インダクタンスによるサージ電圧の発生＞
ここで、インバータ回路内の各配線（Ｐ側配線３、Ｎ側配線４、交流出力配線５）には、インダクタンス（寄生インダクタンス）が存在する。図６には、寄生インダクタンスとして、Ｐ側配線３の寄生インダクタンス９Ａ、Ｎ側配線４の寄生インダクタンス９Ｂ、交流出力配線５の寄生インダクタンス９Ｃ，９Ｄが図示されている。
スイッチング素子１，２のＯＮ／ＯＦＦ動作時における電流の急激な変化により、寄生インダクタンス９Ａ，９Ｂ，９Ｃ，９Ｄに比例したサージ電圧が発生する。
【００１７】
ここで、サージ電圧の発生原理について説明する。なお、以下の説明において、寄生インダクタンス９ＡのインダクタンスをＬp 、寄生インダクタンス９ＢのインダクタンスをＬn 、寄生インダクタンス９ＣのインダクタンスをＬac1 、寄生インダクタンス９ＤのインダクタンスをＬac2 とする。
【００１８】
まず、正極側（Ｐ側）のモジュール１１のスイッチング素子１がＯＦＦからＯＮに切り替わる時の電流の変化について考える。
スイッチング素子１がＯＦＦ時、負極側（Ｎ側）のモジュール１２のスイッチング素子２と並列に接続されるリカバリダイオードＤ２には、負荷８の電流量と同じ程度の順バイアス方向の電流が流れている。
スイッチング素子１がＯＦＦからＯＮに切り替わると、リカバリダイオードＤ２には逆バイアス方向の電圧が印加されるが、リカバリダイオードＤ２内のキャリアが消失するまでの間、瞬間的に逆バイアス方向の電流が流れる。
このモジュール１２内のリカバリダイオードＤ２を流れる電流をＩd2 とし、サージ電圧をＶsp1 とすると、以下の式（１）で表される。なお、Ｌ＝Ｌp ＋Ｌn ＋Ｌac1 ＋Ｌac2 である。
【００１９】
【数１】
2012105382.tif 000003
【００２０】
次に、モジュール１１のスイッチング素子１がＯＮからＯＦＦへ切り換わる時の電流の変化について考える。モジュール１１のコレクタ端子（Ｐ側配線３と接続されている端子）を流れる電流をIc1 とし、サージ電圧をＶsp2 とすると、以下の式（２）で表される。
【００２１】
【数２】
2012105382.tif 000004
【００２２】
モジュール１２内のスイッチング素子２がＯＮ／ＯＦＦする際のサージ電圧の発生も、上記モジュール１１内のスイッチング素子１の場合で検討したものと同様に発生するため、説明を省略する。
このサージ電圧が、スイッチング素子１，２の耐圧を超えた場合、素子破壊の原因となる。
【００２３】
したがって、スイッチング素子１，２の素子破壊を防止するために、インバータ回路のスイッチングで発生するサージ電圧を抑制することが求められている。
サージ電圧を抑制する方法として、以下に示す３つの手法が知られている。
【００２４】
（１）  スイッチング回路（スイッチング素子およびリカバリダイオード）を内蔵するモジュールに保護回路(スナバ回路)を付加し、サージ電圧を吸収する。
（２）  スイッチング素子のＯＮ／ＯＦＦを制御するゲートドライバを制御し、ＯＮからＯＦＦ(もしくはＯＦＦからＯＮ)への遷移時間を長くすることで、電流の時間変化(dI/dt)を小さくする。
（３）  インバータ回路の寄生インダクタンスＬを小さくする。
【００２５】
これら、サージ電圧を抑制する方法のうち、（１）の手法は、保護回路（スナバ回路）の部品を追加するため、インバータ回路のコストが増加する。また（２）の手法は、オンからオフ(またはオフからオン)への遷移時間が長くなるため、スイッチング素子の損失が増加する。
以下に説明する本実施形態に係る半導体装置は、（３）の手法によるものである。
【００２６】
＜本実施形態に係る半導体装置＞
図１は、本実施形態に係る半導体装置の分解構成図である。
本実施形態に係る半導体装置は、インバータ回路の主回路配線であるバスバー配線１００と、直流電源７１，７２と、２つの平滑コンデンサ６１，６２と、スイッチング素子を有するモジュール１３，１４を備えている。
【００２７】
バスバー配線１００は、Ｐ側配線１３０と、絶縁層１２０と、Ｎ側配線１４０と、絶縁層１１０と、交流出力配線１５０と、を積層した構造のラミネートバスバー配線である。即ち、バスバー配線１００は、Ｐ側配線１３０、Ｎ側配線１４０および交流出力配線１５０が別々の導体層に配置され、各導体層の間に絶縁層（絶縁層１１０、絶縁層１２０）が配置されている。
【００２８】
Ｐ側配線１３０とＮ側配線１４０との間には、直流電源７１，７２が接続され、Ｐ側配線１３０に正電圧が、Ｎ側配線１４０に負電圧が付与される。また、Ｐ側配線１３０とＮ側配線１４０との間には、平滑コンデンサ６１，６２が接続されている。
【００２９】
導体層（Ｐ側配線１３０、Ｎ側配線１４０、交流出力配線１５０）および絶縁層（絶縁層１１０、絶縁層１２０）には、モジュール１３、１４や平滑コンデンサ６１，６２を接続した際に所定の端子が所定の導体層と導通可能に接続し、他の導体層と接続しないようにするためのホール（１１１，１２１，１３１，１４１，１５１）が形成されている。
ここで、直流電源７１，７２により、Ｐ側配線１３０とＮ側配線１４０との間には、電位差１０００Ｖ以上の直流電源が印加される。このため、絶縁距離を確保するためには、導体層のホール（１３１，１４１，１５１）は、直径４０ｍｍ以上であることが望ましい。
【００３０】
モジュール１３は、コレクタ端子Ｃ１およびエミッタ端子Ｅ１を有するスイッチング回路Ｓ１（図２参照）と、コレクタ端子Ｃ２およびエミッタ端子Ｅ２を有するスイッチング回路Ｓ２（図２参照）と、を備えている。なお、スイッチング回路は、スイッチング素子およびリカバリダイオードからなる。
モジュール１４は、コレクタ端子Ｃ３およびエミッタ端子Ｅ３を有するスイッチング回路Ｓ３（図２参照）と、コレクタ端子Ｃ４およびエミッタ端子Ｅ４を有するスイッチング回路Ｓ４（図２参照）と、を備えている。
なお、スイッチング回路Ｓ１〜Ｓ４は、ＩＧＢＴからなるスイッチング素子とリカバリダイオードを組み合せたものであるとして説明する。もっとも、スイッチング素子は、ＩＧＢＴに限られるものではなく、ＭＯＳ−ＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、バイポーラトランジスタ等の半導体スイッチであってもよい。
【００３１】
図２は、本実施形態に係る半導体装置の回路図である。
スイッチング回路Ｓ１は、コレクタ端子Ｃ１がＰ側配線１３０と接続され、エミッタ端子Ｅ１が交流出力配線１５０と接続されている。スイッチング回路Ｓ２は、コレクタ端子Ｃ２が交流出力配線１５０と接続され、エミッタ端子Ｅ２がＮ側配線１４０と接続されている。スイッチング回路Ｓ３は、コレクタ端子Ｃ３がＰ側配線１３０と接続され、エミッタ端子Ｅ３が交流出力配線１５０と接続されている。スイッチング回路Ｓ４は、コレクタ端子Ｃ４が交流出力配線１５０と接続され、エミッタ端子Ｅ４がＮ側配線１４０と接続されている。
【００３２】
モジュール１３は、２つのスイッチング回路Ｓ１，Ｓ２を有し、スイッチング回路Ｓ１が正極側（Ｐ側配線１３０と接続される側）のスイッチとして、スイッチング回路Ｓ２が負極側（Ｎ側配線１４０と接続される側）のスイッチとして機能する。
また、モジュール１４は、２つのスイッチング回路Ｓ３，Ｓ４を有し、スイッチング回路Ｓ３が正極側（Ｐ側配線１３０と接続される側）のスイッチとして、スイッチング回路Ｓ４が負極側（Ｎ側配線１４０と接続される側）のスイッチとして機能する。
このように、Ｐ側配線１３０およびＮ側配線１４０の間に、モジュール１３とモジュール１４とが並列に配置されている。
【００３３】
また、図１に示すように、モジュール１３は、スイッチング回路Ｓ１のコレクタ端子Ｃ１とスイッチング回路Ｓ２のコレクタ端子Ｃ２とが対角に配置され、スイッチング回路Ｓ１のエミッタ端子Ｅ１とスイッチング回路Ｓ２のエミッタ端子Ｅ２とが対角に配置されている。同様に、モジュール１４は、スイッチング回路Ｓ３のコレクタ端子Ｃ３とスイッチング回路Ｓ４のコレクタ端子Ｃ４とが対角に配置され、スイッチング回路Ｓ３のエミッタ端子Ｅ３とスイッチング回路Ｓ４のエミッタ端子Ｅ４とが対角に配置されている。
【００３４】
これにより、Ｐ側配線１３０におけるスイッチング回路Ｓ１のコレクタ端子Ｃ１が接続される位置と、スイッチング回路Ｓ３のコレクタ端子Ｃ３が接続される位置とが互い違いとなるように形成されている。
同様に、Ｎ側配線１４０におけるスイッチング回路Ｓ２のエミッタ端子Ｅ２が接続される位置と、スイッチング回路Ｓ４のエミッタ端子Ｅ４が接続される位置とが、互い違いとなるように形成されている。
【００３５】
＜比較例に係る半導体装置＞
ここで、図７および図８に示す比較例に係る半導体装置について説明する。
図７は、比較例に係る半導体装置の分解構成図である。
比較例に係る半導体装置は、インバータ回路の主回路配線であるバスバー配線２００と、直流電源７１，７２と、２つの平滑コンデンサ６１，６２と、スイッチング素子を有するモジュール１５，１６を備えている。
【００３６】
バスバー配線２００は、Ｐ側配線２３０と、絶縁層２２０と、Ｎ側配線２４０および交流出力配線２５０と、を積層した構造のラミネートバスバー配線である。即ち、バスバー配線２００は、２層の導体層を備え、一方の導体層にＰ側配線２３０が配置され、他方の導体層にＮ側配線２４０および交流出力配線２５０が配置されている。そして、導体層の間に絶縁層２２０が配置されている。
【００３７】
Ｐ側配線２３０とＮ側配線２４０との間には、直流電源７１，７２が接続され、Ｐ側配線２３０に正電圧が、Ｎ側配線２４０に負電圧が付与される。また、Ｐ側配線２３０とＮ側配線２４０との間には、平滑コンデンサ６１，６２が接続されている。
【００３８】
導体層（Ｐ側配線２３０、Ｎ側配線２４０、交流出力配線２５０）および絶縁層２２０には、モジュール１５、１６や平滑コンデンサ６１，６２を接続した際に所定の端子が所定の導体層と導通可能に接続し、他の導体層と接続しないようにするためのホール（２２１，２３１，２３２，２３３，２４１，２５１）が形成されている。
ここで、直流電源７１，７２により、Ｐ側配線２３０とＮ側配線２４０との間には、電位差１０００Ｖ以上の直流電源が印加される。このため、絶縁距離を確保するためには、導体層のホール（２３１，２３２，２３３，２４１，２５１）は、直径４０ｍｍ以上である必要がある。
また、同一の導体層に配置されるＮ側配線２４０と交流出力配線２５０とは、絶縁距離を確保するために２０ｍｍ以上離れている必要がある。
【００３９】
モジュール１５は、コレクタ端子Ｃ５およびエミッタ端子Ｅ５を有するスイッチング回路Ｓ５（図８参照）と、コレクタ端子Ｃ６およびエミッタ端子Ｅ６を有するスイッチング回路Ｓ６（図８参照）と、を備えている。
モジュール１６は、コレクタ端子Ｃ７およびエミッタ端子Ｅ７を有するスイッチング回路Ｓ７（図８参照）と、コレクタ端子Ｃ８およびエミッタ端子Ｅ８を有するスイッチング回路Ｓ８（図８参照）と、を備えている。
【００４０】
図８は、比較例に係る半導体装置の回路図である。
スイッチング回路Ｓ５は、コレクタ端子Ｃ５がＰ側配線２３０と接続され、エミッタ端子Ｅ５が交流出力配線２５０と接続されている。スイッチング回路Ｓ６は、コレクタ端子Ｃ６がＰ側配線２３０と接続され、エミッタ端子Ｅ６が交流出力配線２５０と接続されている。スイッチング回路Ｓ７は、コレクタ端子Ｃ７が交流出力配線２５０と接続され、エミッタ端子Ｅ７がＮ側配線２４０と接続されている。スイッチング回路Ｓ８は、コレクタ端子Ｃ８が交流出力配線２５０と接続され、エミッタ端子Ｅ８がＮ側配線２４０と接続されている。
【００４１】
モジュール１５は、２つのスイッチング回路Ｓ５，Ｓ６を有し、正極側（Ｐ側配線２３０と接続される側）のスイッチとして機能する。
また、モジュール１６は、２つのスイッチング回路Ｓ７，Ｓ８を有し、負極側（Ｎ側配線２４０と接続される側）のスイッチとして機能する。
このように、Ｐ側配線２３０およびＮ側配線２４０の間に、モジュール１５とモジュール１６とが直列に配置されている。
【００４２】
また、図７に示すように、モジュール１５は、スイッチング回路Ｓ５のコレクタ端子Ｃ５とスイッチング回路Ｓ６のコレクタ端子Ｃ６とが一列に配置され、スイッチング回路Ｓ５のエミッタ端子Ｅ５とスイッチング回路Ｓ６のエミッタ端子Ｅ６とが一列に配置されている。同様に、モジュール１６は、スイッチング回路Ｓ７のコレクタ端子Ｃ７とスイッチング回路Ｓ８のコレクタ端子Ｃ８とが一列に配置され、スイッチング回路Ｓ７のエミッタ端子Ｅ７とスイッチング回路Ｓ８のエミッタ端子Ｅ８とが一列に配置されている。
【００４３】
このように、比較例に係る半導体装置のバスバー配線２００において、モジュール１６の端子（Ｃ７、Ｅ７、Ｃ８、Ｅ８）はＰ側配線２３０とは接続されない。このため、Ｐ側配線２３０には、レーストラック形状のホール２３３が並列して形成されている。
【００４４】
＜本実施形態に係る半導体装置の作用・効果＞
本実施形態に係る半導体装置（図１、図２参照）の作用・効果について、比較例に係る半導体装置（図７、図８参照）と比較しつつ説明する。
図３は、本実施形態に係る半導体装置の端面図である。なお、図中の矢印は、電流の経路である。
図３に示すように、本実施形態に係るバスバー配線１００（図１参照）は、スイッチング時に流れる全ての電流経路において、ラミネートされている。これにより、バスバー配線１００のインダクタンスを効果的に低減させることができる。
【００４５】
図９は、比較例に係る半導体装置に端面図である。なお、図中の矢印は、電流の経路である。
図９に示すように、比較例に係るバスバー配線２００（図７参照）は、第２の導電層（Ｎ側配線２４０および交流出力配線２５０）が絶縁距離を確保して分断され、第１の導電層（Ｐ側配線２３０）には、ホール２３３（図７参照）が形成されることにより、ラミネート構造とならない領域３００が生じる。この結果として、バスバー配線２００の寄生インダクタンスが増加する。
【００４６】
次に、本実施形態に係る半導体装置のバスバー配線１００について、図４（ａ）に示す形状の第１の導電層（Ｐ側配線１３０）、図４（ｂ）に示す形状の第２の導電層（Ｎ側配線１４０）、図４（ｃ）に示す形状の第３の導電層（交流出力配線１５０）を用いて、インダクタンスのシミュレーション解析を行った。なお、各導体層の厚さを１．６ｍｍ、材質をＣｕとし、導体層間に設置される絶縁層の厚さを１．０ｍｍとした。
そして、図５に、インバータ回路のスイッチング時における電流分布の解析結果を示す。なお、図５において、バスバー配線上に記された線は電流の流線を表し、電流量は流線の密度に比例している。
また、比較例に係る半導体装置のバスバー配線２００について、図１０（ａ）に示す形状の第１の導電層（Ｐ側配線２３０）、図１０（ｂ）に示す形状の第２の導電層（Ｎ側配線２４０および交流出力配線２５０）を用いて、インダクタンスのシミュレーション解析を行った。なお、図５と同様に、各導体層の厚さを１．６ｍｍ、材質をＣｕとし、導体層間に設置される絶縁層の厚さを１．０ｍｍとした。
そして、図１１にインバータ回路のスイッチング時における電流分布の解析結果を示す。なお、図１１において、図５と同様に、バスバー配線上に記された線は電流の流線を表し、電流量は流線の密度に比例している。
【００４７】
図１１に示すように、比較例に係る半導体装置のバスバー配線２００は、ラミネート構造とならない領域３００、即ち、Ｎ側配線２４０と交流出力配線２５０とが絶縁距離（例えば、２０ｍｍ以上）を確保して離れている領域であり、モジュール１６の端子Ｃ７，Ｅ７，Ｃ８，Ｅ８が貫く並列するホール２３３（図７参照）の間に形成された電流流路において、電流密度が増加している。
このように、電流密度が増加することにより、バスバー配線２００は、インピーダンスを十分に低減できない場合があり、インバータ回路のスイッチング時において、発生するサージ電圧を十分に抑制することができない場合がある。
なお、本シミュレーション解析におけるバスバー配線２００のインダクタンスは３８．７ｎＨであった。
【００４８】
これに対し、図５に示すように、本実施形態に係る半導体装置のバスバー配線１００は、主要な電流流路は全てラミネート構造となっており、電流が部分的に集中することを低減することができる。これにより、バスバー配線１００のインダクタンスを低減させることができる。
また、バスバー配線１００は、導体層（Ｐ側配線１３０、Ｎ側配線１４０、交流出力配線１５０）にレーストラック形状のホールが並列に配置（図７のホール２３３参照）されないので、電流が部分的に集中することを回避することができる。これにより、バスバー配線１００のインダクタンスを低減させることができる。
なお、本シミュレーションにおけるバスバー配線１００のインダクタンスは、２５．２ｎＨであり、比較例に係るバスバー配線２００のインダクタンス（３８．７ｎＨ）と比較して約３５％低減している。
【００４９】
このように、本実施形態に係る半導体装置によれば、バスバー配線１００のインダクタンスを低減することにより、スイッチング時に発生するサージ電圧を低減させることができる。
また、サージ電圧を低減させることにより、ＩＧＢＴなどのスイッチング素子の素子破壊を防止することができる。また、サージ電圧が低減したことにより、耐圧の低い廉価なスイッチング素子を用いることができるため、半導体装置をより安価とすることができる。
【００５０】
なお、本実施形態に係る半導体装置は、上記実施形態の構成に限定されるものではなく、発明の趣旨を逸脱しない範囲内で種々の変更が可能である。
例えば、上記実施形態の構成においては、バスバー１００に接続されるモジュールは、２つ（モジュール１３，１４）であるものとして説明したが、２つ以上のモジュールから構成されるものであってもよい。
また、各モジュール（例えば、モジュール１３）内のスイッチング回路は、２つ（Ｓ１、Ｓ２）であるものとして説明したが、２つ以上のスイッチング回路から構成されるものであってもよい。
また、バスバー配線１００は、モジュール１３、１４が取り付けられる側からＰ側配線１３０、Ｎ側配線１４０、交流出力配線１５０の順番に積層されているものとして説明したが、この順番に限られるものではない。
【符号の説明】
【００５１】
１，２                              スイッチング素子
１１，１２，１３，１４，１５，１６  モジュール
３，１３０，２３０                  Ｐ側配線（直流正極）
４，１４０，２４０                  Ｎ側配線（直流負極）
５，１５０，２５０                  交流出力配線（交流出力）
６，６１，６２                      平滑コンデンサ
７１，７２                          直流電源
８                                  負荷
９Ａ，９Ｂ，９Ｃ，９Ｄ              寄生インダクタンス
１００，２００                      バスバー配線
Ｄ１，Ｄ２                          リカバリダイオード
Ｓ１，Ｓ２，Ｓ３，Ｓ４              スイッチング回路
【図１】
2012105382.tif 000005
【図２】
2012105382.tif 000006
【図３】
2012105382.tif 000007
【図４】
2012105382.tif 000008
【図５】
2012105382.tif 000009
【図６】
2012105382.tif 000010
【図７】
2012105382.tif 000011
【図８】
2012105382.tif 000012
【図９】
2012105382.tif 000013
【図１０】
2012105382.tif 000014
【図１１】
2012105382.tif 000015