(57)【要約】【課題】データテーブルの更新期間中も無線基地局の運用を停止する必要がなく、しかも、装置規模及び製造コストの増大を回避しつつ、高精度の歪補償を実現することが可能な、歪補償装置を得る。【解決手段】ＤＰＤ処理部２は、ＨＰＡ６の入出力特性の歪を補償するための、複数の補正データを含むデータテーブル２４を記憶する記憶部２３と、データテーブル２４に基づいてＨＰＡ６への入力信号Ｓ１を補正することにより、歪補償処理を実行する歪補償部２１と、データテーブル２４の更新処理を実行する更新部３０と、を備え、更新部３０が、データテーブル２４の一部の領域に関して、補正データの読み出しを制限した状態で更新処理を実行しつつ、歪補償部２１が、データテーブル２４の他の領域に基づいて歪補償処理を実行する。【選択図】図２
2012109798.tif 000002
【特許請求の範囲】
【請求項１】
増幅器の入出力特性の歪を補償するための、複数の補正データを含むデータテーブルを記憶する記憶部と、
前記データテーブルに基づいて前記増幅器への入力信号を補正することにより、歪補償処理を実行する歪補償部と、
前記データテーブルの更新処理を実行する更新部と、
を備え、
前記更新部が、前記データテーブルの一部の領域に関して、補正データの読み出しを制限した状態で更新処理を実行しつつ、前記歪補償部が、前記データテーブルの他の領域に基づいて歪補償処理を実行する、歪補償装置。
【請求項２】
前記更新部が、前記一部の領域として、前記記憶部の連続番地内の一部の番地に記憶された補正データに関して更新処理を実行しつつ、前記歪補償部が、前記他の領域として、当該連続番地内の他の番地に記憶された補正データに基づいて歪補償処理を実行する、請求項１に記載の歪補償装置。
【請求項３】
前記更新部は、前記一部の番地に関する更新処理を実行している間に、前記歪補償部から当該一部の番地に記憶された補正データに関する読み出し命令を受けた場合には、前記一部の番地に隣接する番地に記憶された補正データを前記記憶部から読み出して、当該補正データを前記歪補償部に入力する、請求項２に記載の歪補償装置。
【請求項４】
前記更新部は、前記一部の番地に関する更新処理を実行している間に、前記歪補償部から当該一部の番地に記憶された補正データに関する読み出し命令を受けた場合には、前記一部の番地に隣接する複数の番地に記憶された複数の補正データを前記記憶部から読み出して、当該複数の補正データを補間したデータを前記歪補償部に入力する、請求項２に記載の歪補償装置。
【請求項５】
前記更新部が、前記一部の領域として、補正データの一部の桁範囲に関して前記更新処理を実行しつつ、前記歪補償部が、前記他の領域として、当該補正データの他の桁範囲に基づいて前記歪補償処理を実行する、請求項１に記載の歪補償装置。
【請求項６】
前記更新部は、更新前の補正データの下位桁を、更新後の補正データの上位桁に書き換え、その後、更新前の補正データの上位桁を、更新後の補正データの下位桁に書き換える、請求項５に記載の歪補償装置。
【請求項７】
前記記憶部には、補正データの桁数から余剰する冗長桁が設けられており、
前記更新部は、冗長桁及び更新前の補正データの下位桁を、更新後の補正データの上位桁に書き換え、その後、更新前の補正データの上位桁を、更新後の補正データの下位桁に書き換える、請求項５に記載の歪補償装置。
【請求項８】
増幅器と、
前記増幅器の入出力特性の歪を補償する歪補償部と、
を備え、
前記歪補償部は、
増幅器の入出力特性の歪を補償するための、複数の補正データを含むデータテーブルを記憶する記憶部と、
前記データテーブルに基づいて前記増幅器への入力信号を補正することにより、歪補償処理を実行する歪補償部と、
前記データテーブルの更新処理を実行する更新部と、
を有し、
前記更新部が、前記データテーブルの一部の領域に関して、補正データの読み出しを制限した状態で更新処理を実行しつつ、前記歪補償部が、前記データテーブルの他の領域に基づいて歪補償処理を実行する、無線基地局。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪補償装置、及びそれを備えた無線基地局に関する。
【背景技術】
【０００２】
携帯電話等を用いた通信システムが備える無線基地局においては、送信信号を増幅して出力するための高出力増幅器（ＨＰＡ：High Power Amplifier）が、送信処理部内に実装される。一般的にＨＰＡは、増幅効率を優先するが故に、入出力特性の線形性が低い。つまりＨＰＡにおいては、その入力信号と出力信号との間の入出力特性が、非線形の歪特性を呈する。従って、このような入出力特性を有するＨＰＡを用いて入力信号を増幅すると、その歪に起因して、所望の出力信号が得られない場合がある。そこで、このような歪を補償するための歪補償方式の一つとして、増幅器の入出力特性を表すモデルを推定し、そのモデルとは逆の特性を呈する逆モデルをディジタル信号処理によって生成し、増幅器への入力信号（アナログ信号に変換する前のディジタル信号）に対してその逆モデルを付加することにより、増幅器の入出力特性における歪を補償する手法（いわゆるＤＰＤ：Digital Pre-Distortion）が用いられている。
【０００３】
下記特許文献１には、環境条件の変化等に伴って増幅器の特性が変化した場合であっても、適切な歪補償を行うことが可能な歪補償装置が開示されている。この歪補償装置においては、増幅器の入出力特性の歪を補償するための複数のパターンデータが、データ保持部に予め登録されている。そして、増幅器の特性の変化に起因してパターンデータを更新する必要が生じた場合には、複数のパターンデータの中から最適なパターンデータが読み出されて、現在使用しているパターンデータが、その読み出されたパターンデータによって更新される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３９１７５０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１に開示された歪補償装置によると、パターンデータの更新を実行している期間内においては、新旧のパターンデータが混在している状態であるため、このような新旧混在状態のパターンデータを用いることによっては、高精度な歪補償を実行することができない。よって、パターンデータの更新期間中は無線基地局の運用を停止する必要がある。
【０００６】
パターンデータの更新期間中も無線基地局の運用を停止させないための手法としては、現在使用中のパターンデータを記憶する記憶装置と、更新後のパターンデータを記憶する記憶装置とを個別に用意し、記憶装置を切り換えることによってパターンデータの更新を行うという手法が考えられる。しかし、この手法によると、複数の記憶装置を用意する必要があるため、装置規模が増大するとともに、製造コストが増大する。
【０００７】
また、一つの記憶装置内の異なる記憶領域に更新前のパターンデータと更新後のパターンデータとを同時に記憶し、パターンデータを更新前のものから更新後のものに切り換えることによってパターンデータの更新を行うという手法も考えられる。しかし、この手法によると、パターンデータのデータ量が、記憶装置の記憶容量の１／２に制限されるため、歪補償の精度が低下する。
【０００８】
本発明はかかる事情に鑑みて成されたものであり、複数の補正データを含むデータテーブルを用いて増幅器の入出力特性の歪を補償する歪補償装置及びそれを備えた無線基地局において、データテーブルの更新期間中も無線基地局の運用を停止する必要がなく、しかも、装置規模及び製造コストの増大を回避しつつ、高精度の歪補償を実現することが可能な、歪補償装置及びそれを備えた無線基地局を得ることを目的とするものである。
【課題を解決するための手段】
【０００９】
本発明の第１の態様に係る歪補償装置は、増幅器の入出力特性の歪を補償するための、複数の補正データを含むデータテーブルを記憶する記憶部と、前記データテーブルに基づいて前記増幅器への入力信号を補正することにより、歪補償処理を実行する歪補償部と、前記データテーブルの更新処理を実行する更新部と、を備え、前記更新部が、前記データテーブルの一部の領域に関して、補正データの読み出しを制限した状態で更新処理を実行しつつ、前記歪補償部が、前記データテーブルの他の領域に基づいて歪補償処理を実行することを特徴とするものである。
【００１０】
第１の態様に係る歪補償装置によれば、更新部が、データテーブルの一部の領域に関して更新処理を実行しつつ、歪補償部が、データテーブルの他の領域に基づいて歪補償処理を実行する。従って、更新部がデータテーブルの一部の領域に関して更新処理を実行している期間中も、歪補償部はデータテーブルの他の領域に基づいて歪補償処理を実行するため、データテーブルの更新期間中も無線基地局の運用を停止する必要がない。また、更新前のデータテーブルを記憶する記憶部と、更新後のデータテーブルを記憶する記憶部とを個別に設ける必要がないため、装置規模及び製造コストの増大を回避することができる。さらに、更新部は、データテーブルの一部の領域に関して、補正データの読み出しを制限した状態で更新処理を実行するため、当該一部の領域に関して新旧の補正データが混在する状況を回避することができる。その結果、高精度の歪補償を実現することが可能となる。
【００１１】
本発明の第２の態様に係る歪補償装置は、第１の態様に係る歪補償装置において特に、前記更新部が、前記一部の領域として、前記記憶部の連続番地内の一部の番地に記憶された補正データに関して更新処理を実行しつつ、前記歪補償部が、前記他の領域として、当該連続番地内の他の番地に記憶された補正データに基づいて歪補償処理を実行することを特徴とするものである。
【００１２】
第２の態様に係る歪補償装置によれば、例えば、記憶部の奇数番地に記憶された補正データに関して更新処理を実行しつつ、偶数番地に記憶された補正データに基づいて歪補償処理を実行し、その後、偶数番地に記憶された補正データに関して更新処理を実行しつつ、奇数番地に記憶された補正データに基づいて歪補償処理を実行することができる。これにより、無線基地局の運用を停止することなく、データテーブルの全領域を更新することが可能となる。
【００１３】
本発明の第３の態様に係る歪補償装置は、第２の態様に係る歪補償装置において特に、前記更新部は、前記一部の番地に関する更新処理を実行している間に、前記歪補償部から当該一部の番地に記憶された補正データに関する読み出し命令を受けた場合には、前記一部の番地に隣接する番地に記憶された補正データを前記記憶部から読み出して、当該補正データを前記歪補償部に入力することを特徴とするものである。
【００１４】
第３の態様に係る歪補償装置によれば、更新部は、一部の番地に関する更新処理を実行している間に、歪補償部から当該一部の番地に記憶された補正データに関する読み出し命令を受けた場合には、一部の番地に隣接する番地に記憶された補正データを記憶部から読み出して、当該補正データを歪補償部に入力する。これにより、歪補償部は、一部の番地に隣接する番地に記憶された補正データを、一部の番地に記憶された補正データとして使用する。隣接番地に記憶された補正データ同士は通常は近似しているため、更新処理中の補正データを使用する必要が生じた場合には、隣接番地に記憶されている補正データで代用することによって、歪補償の精度の低下を抑制することが可能となる。
【００１５】
本発明の第４の態様に係る歪補償装置は、第２の態様に係る歪補償装置において特に、前記更新部は、前記一部の番地に関する更新処理を実行している間に、前記歪補償部から当該一部の番地に記憶された補正データに関する読み出し命令を受けた場合には、前記一部の番地に隣接する複数の番地に記憶された複数の補正データを前記記憶部から読み出して、当該複数の補正データを補間したデータを前記歪補償部に入力することを特徴とするものである。
【００１６】
第４の態様に係る歪補償装置によれば、更新部は、一部の番地に関する更新処理を実行している間に、歪補償部から当該一部の番地に記憶された補正データに関する読み出し命令を受けた場合には、一部の番地に隣接する複数の番地に記憶された複数の補正データを記憶部から読み出して、当該複数の補正データを補間したデータを歪補償部に入力する。これにより、歪補償部は、一部の番地に隣接する複数の番地に記憶された複数の補正データを補間したデータを、一部の番地に記憶された補正データとして使用する。隣接番地に記憶された補正データ同士は通常は近似しており、しかも、隣接する複数の補正データを補間することによって、データの精度はより向上する。従って、更新処理中の補正データを使用する必要が生じた場合には、隣接番地の複数の補正データを補間したデータで代用することによって、歪補償の精度の低下を効果的に抑制することが可能となる。
【００１７】
本発明の第５の態様に係る歪補償装置は、第１の態様に係る歪補償装置において特に、前記更新部が、前記一部の領域として、補正データの一部の桁範囲に関して前記更新処理を実行しつつ、前記歪補償部が、前記他の領域として、当該補正データの他の桁範囲に基づいて前記歪補償処理を実行することを特徴とするものである。
【００１８】
第５の態様に係る歪補償装置によれば、例えば、補正データの下位桁を新たな補正データの上位桁に書き換える更新処理を実行しつつ、補正データの上位桁に基づいて歪補償処理を実行し、その後、補正データの上位桁を新たな補正データの下位桁に書き換える更新処理を実行しつつ、補正データの下位桁（つまり新たな補正データの上位桁）に基づいて歪補償処理を実行することができる。これにより、無線基地局の運用を停止することなく、データテーブルの全領域（つまり補正データの下位桁及び上位桁）を更新することが可能となる。
【００１９】
本発明の第６の態様に係る歪補償装置は、第５の態様に係る歪補償装置において特に、前記更新部は、更新前の補正データの下位桁を、更新後の補正データの上位桁に書き換え、その後、更新前の補正データの上位桁を、更新後の補正データの下位桁に書き換えることを特徴とするものである。
【００２０】
第６の態様に係る歪補償装置によれば、更新部は、更新前の補正データの下位桁を、更新後の補正データの上位桁に書き換え、その後、更新前の補正データの上位桁を、更新後の補正データの下位桁に書き換える。従って、データテーブルには更新前又は更新後の補正データの上位桁が記憶されており、歪補償部は、この上位桁に基づいて歪補償処理を実行することができる。従って、補正データの更新処理の実行中における歪補償処理の精度の低下を、抑制することが可能となる。
【００２１】
本発明の第７の態様に係る歪補償装置は、第５の態様に係る歪補償装置において特に、前記記憶部には、補正データの桁数から余剰する冗長桁が設けられており、前記更新部は、冗長桁及び更新前の補正データの下位桁を、更新後の補正データの上位桁に書き換え、その後、更新前の補正データの上位桁を、更新後の補正データの下位桁に書き換えることを特徴とするものである。
【００２２】
第７の態様に係る歪補償装置によれば、更新部は、冗長桁及び更新前の補正データの下位桁を、更新後の補正データの上位桁に書き換え、その後、更新前の補正データの上位桁を、更新後の補正データの下位桁に書き換える。従って、データテーブルには更新前又は更新後の補正データの上位桁が記憶されており、歪補償部は、この上位桁に基づいて歪補償処理を実行することができる。しかも、更新後の補正データの上位桁を、更新前の補正データの下位桁のみならず冗長桁にも書き込むため、補正データの上位桁の桁数として、より多くの桁数を確保することができる。その結果、補正データの更新処理の実行中における歪補償処理の精度の低下を、効果的に抑制することが可能となる。
【００２３】
本発明の第８の態様に係る無線基地局は、増幅器と、前記増幅器の入出力特性の歪を補償する歪補償部と、を備え、前記歪補償部は、増幅器の入出力特性の歪を補償するための、複数の補正データを含むデータテーブルを記憶する記憶部と、前記データテーブルに基づいて前記増幅器への入力信号を補正することにより、歪補償処理を実行する歪補償部と、前記データテーブルの更新処理を実行する更新部と、を有し、前記更新部が、前記データテーブルの一部の領域に関して、補正データの読み出しを制限した状態で更新処理を実行しつつ、前記歪補償部が、前記データテーブルの他の領域に基づいて歪補償処理を実行することを特徴とするものである。
【００２４】
第８の態様に係る無線基地局によれば、更新部が、データテーブルの一部の領域に関して更新処理を実行しつつ、歪補償部が、データテーブルの他の領域に基づいて歪補償処理を実行する。従って、更新部がデータテーブルの一部の領域に関して更新処理を実行している期間中も、歪補償部はデータテーブルの他の領域に基づいて歪補償処理を実行するため、データテーブルの更新期間中も無線基地局の運用を停止する必要がない。また、更新前のデータテーブルを記憶する記憶部と、更新後のデータテーブルを記憶する記憶部とを個別に設ける必要がないため、装置規模及び製造コストの増大を回避することができる。さらに、更新部は、データテーブルの一部の領域に関して、補正データの読み出しを制限した状態で更新処理を実行するため、当該一部の領域に関して新旧の補正データが混在する状況を回避することができる。その結果、高精度の歪補償を実現することが可能となる。
【発明の効果】
【００２５】
本発明によれば、データテーブルの更新期間中も無線基地局の運用を停止する必要がなく、しかも、装置規模及び製造コストの増大を回避しつつ、高精度の歪補償を実現することが可能な、歪補償装置及びそれを備えた無線基地局を得ることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施の形態に係る無線基地局の構成の一部を示すブロック図である。
【図２】ＤＰＤ処理部の構成例を示すブロック図である。
【図３】ＤＰＤ処理部内の各信号の関係を示す図である。
【図４】データテーブルの一例を簡略化して示す図である。
【図５】データテーブルの更新手順を順に示す図である。
【図６】データテーブルの更新手順を順に示す図である。
【図７】読み出し処理部が備えるセレクタを示す図である。
【図８】データテーブルの一例を簡略化して示す図である。
【図９】記憶部が備えるセレクタを示す図である。
【図１０】読み出し処理部の構成例を示すブロック図である。
【図１１】本発明の第２の実施の形態に係るデータテーブルの一例を簡略化して示す図である。
【図１２】データテーブルの更新手順を順に示す図である。
【図１３】変形例に係るデータテーブルの一例を簡略化して示す図である。
【図１４】データテーブルの更新手順を順に示す図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。
【００２８】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る無線基地局１の構成の一部を示すブロック図である。図１の接続関係で示すように、無線基地局１は、ＤＰＤ（Digital Pre-Distortion）処理部２、ＤＡＣ（Digital-to-Analog Converter）３、ＬＰＦ（Low Pass Filter）４、周波数変換部５、ＨＰＡ（High Power Amplifier）６、カプラ７、アンテナ８、周波数変換部９、ＬＰＦ１０、及びＡＤＣ（Analog-to-Digital Converter）１１を備えて構成されている。
【００２９】
ＤＰＤ処理部２は、ディジタル信号である信号Ｓ１を補正することにより、信号Ｓ２を出力する。ＤＰＤ処理部２による補正の内容については後述する。ＤＡＣ３は、ディジタル信号である信号Ｓ２をアナログ信号である信号Ｓ３に変換して出力する。ＬＰＦ４は、信号Ｓ３に対してローパスフィルタ処理を施して、信号Ｓ４を出力する。周波数変換部５は、ベースバンドの信号Ｓ４を高周波の信号Ｓ５に周波数変換して出力する。ＨＰＡ６は、信号Ｓ５を増幅することにより、信号Ｓ６を出力する。信号Ｓ６は、アンテナ８から送信される。
【００３０】
ＨＰＡ６からアンテナ８に向かう信号Ｓ６の一部は、カプラ７によって信号Ｓ７として取り出される。周波数変換部９は、高周波の信号Ｓ７をベースバンドの信号Ｓ８に周波数変換して出力する。ＬＰＦ１０は、信号Ｓ８に対してローパスフィルタ処理を施して、信号Ｓ９を出力する。ＡＤＣ１１は、アナログ信号である信号Ｓ９をディジタル信号である信号Ｓ１０に変換して出力する。信号Ｓ１０はＤＰＤ処理部２に入力される。
【００３１】
図２は、ＤＰＤ処理部２の構成例を示すブロック図である。図２の接続関係で示すように、ＤＰＤ処理部２は、歪補償部２１、補正データ作成部２２、記憶部２３、及び更新部３０を備えて構成されている。記憶部２３は、記憶データを書き換え可能な半導体メモリ等の記憶装置であり、データテーブル２４を記憶している。更新部３０は、更新判定部３１、テーブル制御部３２、書き込み処理部３３、及び読み出し処理部３４を備えて構成されている。
【００３２】
補正データ作成部２２には、信号Ｓ１が入力されるとともに、ＡＤＣ１１から信号Ｓ１０が入力される。補正データ作成部２２は、信号Ｓ１，Ｓ１０に基づいて、ＨＰＡ６の入出力特性を表すモデルに対する逆モデルを推定する。ここで、逆モデルとは、ＨＰＡ６の入出力特性を表すモデルにおける非線形の歪を補償するための、当該モデルの歪特性とは逆の特性を呈するモデルである。
【００３３】
図３は、ＤＰＤ処理部２内の各信号の関係を示す図である。図３の（Ａ）には、歪補償を行わない場合のＨＰＡ６の入出力特性を表すモデルＫ０を例示している。横軸は信号Ｓ１の信号レベルであり、縦軸は信号Ｓ１０の信号レベルである。この例では、信号Ｓ１の信号レベルが大きい領域において、理想的な線形特性（破線の直線）からの下方向へのずれが顕著となっている。このずれは、ＨＰＡ６の入出力特性における非線形の歪に起因するものである。補正データ作成部２２は、信号Ｓ１，Ｓ１０に基づいてモデルＫ０を作成した後、モデルＫ０に対する逆モデルを推定する。そして、推定した逆モデルに基づいて、ＨＰＡ６への入力信号（信号Ｓ１）を補正するための補正モデルを作成する。
【００３４】
図３の（Ｂ）には、補正データ作成部２２によって作成された補正モデルＫ１を例示している。横軸は信号Ｓ１の信号レベルであり、縦軸は信号Ｓ１を補正することによって得られる信号Ｓ２の信号レベルである。この例では、信号Ｓ１の信号レベルが大きい領域において信号Ｓ１の信号レベルが元の値より大きくなるような特性を有する補正モデルＫ１が作成される。このような特性を有する補正モデルＫ１に従って信号Ｓ１を補正する（つまり歪補償を行う）ことにより、図３の（Ｃ）に示すように、ＨＰＡ６の入出力特性は線形特性に近いものとなる。
【００３５】
補正データ作成部２２は、補正モデルＫ１を表す複数の補正データ（つまり信号Ｓ１の各信号レベルに対応する信号Ｓ２の信号レベルの値）を作成し、データテーブル２４として記憶部２３に記憶する。
【００３６】
図４は、データテーブル２４の一例を簡略化して示す図である。記憶部２３には、連続する記憶番地Ｒ（０）〜Ｒ（ｎ−１）に、信号Ｓ１の信号レベルＰ（０）〜Ｐ（ｎ−１）と、各信号レベルＰ（０）〜Ｐ（ｎ−１）に対応する補正データＡ（０）〜Ａ（ｎ−１）とが格納されている。「ｎ」は、データテーブル２４に含まれる補正データの総数である。例えば、記憶番地Ｒ（０）には、信号Ｓ１の信号レベルＰ（０）と、信号レベルＰ（０）に対応する補正データＡ（０）とが格納されており、記憶番地Ｒ（１）には、信号Ｓ１の信号レベルＰ（１）と、信号レベルＰ（１）に対応する補正データＡ（１）とが格納されている。
【００３７】
図２を参照して、歪補償部２１は、入力された信号Ｓ１の信号レベルに対応する補正データをデータテーブル２４から取得することにより、信号Ｓ１を補正する。これにより、信号Ｓ１に対して適切な歪補償が成された信号Ｓ２が、歪補償部２１から出力される。
【００３８】
上記のように歪補償部２１がデータテーブル２４に基づいて信号Ｓ１の補正を行うことにより、ＨＰＡ６の入出力特性の歪を補償するための歪補償が行われる。しかしながら、温度変化や経年変化等に起因してＨＰＡ６の入出力特性が変化した場合には、記憶部２３に現在記憶されているデータテーブル２４を用いた補正では十分な歪補償を行うことができない状況が生じ得る。このような場合、ＤＰＤ処理部２は、信号Ｓ１に対する補正が適切なものとなるようにデータテーブル２４の更新を行う。
【００３９】
図２を参照して、更新判定部３１は、データテーブル２４の更新の要否を判定する。例えば、信号Ｓ１，Ｓ１０に基づいてモデルＫ０を簡易的に作成し、その作成したモデルＫ０と、現在使用中のデータテーブル２４を作成するために使用したモデルＫ０（記憶部２３等に保存されている）とを比較する。そして、両モデルＫ０が一定レベル以上相違する場合に、データテーブル２４の更新が必要であると判定し、更新命令Ｓ１７を出力する。更新命令Ｓ１７は、補正データ作成部２２及びテーブル制御部３２に入力される。
【００４０】
更新命令Ｓ１７を受けた補正データ作成部２２は、上記と同様に信号Ｓ１，Ｓ１０に基づいて補正モデルＫ１を改めて作成することにより、新たなデータテーブル２４を構成することとなる複数の補正データＢ（０）〜Ｂ（ｎ−１）を作成する。補正データＢ（０）〜Ｂ（ｎ−１）は、データＳ１１として補正データ作成部２２から書き込み処理部３３に入力される。
【００４１】
また、更新命令Ｓ１７を受けたテーブル制御部３２は、読み出し処理部３４に対して読み出し制御信号Ｓ１９を入力するとともに、書き込み処理部３３に対して書き込み制御信号Ｓ１８を入力することにより、歪補償部２１及び補正データ作成部２２からデータテーブル２４へのアクセスを以下のように制御する。
【００４２】
図５，６は、データテーブル２４の更新手順を順に示す図である。記憶部２３に現在記憶されているデータテーブル２４（つまり更新前のデータテーブル２４）を、図５の（Ａ）に示す。記憶番地Ｒ（０）〜Ｒ（ｎ−１）には、更新前の補正データＡ（０）〜Ａ（ｎ−１）が格納されている。以下の説明において、記憶番地Ｒ（０），Ｒ（２），Ｒ（４），・・・，Ｒ（ｎ−２）は偶数番地であり、記憶番地Ｒ（１），Ｒ（３），Ｒ（５），・・・，Ｒ（ｎ−１）は奇数番地であるものとする。
【００４３】
図２を参照して、テーブル制御部３２は、読み出し制御信号Ｓ１９によって読み出し処理部３４を制御することにより、歪補償部２１からデータテーブル２４の偶数番地へのリードアクセスを禁止する。つまり、データテーブル２４の偶数番地に格納されている補正データＡ（０），Ａ（２），Ａ（４），・・・，Ａ（ｎ−２）がデータテーブル２４から歪補償部２１に読み出されることを禁止する。図５の（Ｂ）には、偶数番地に砂地のハッチングを付すことにより、偶数番地からのデータの読み出しが禁止された状態を示している。
【００４４】
次にテーブル制御部３２は、書き込み制御信号Ｓ１８によって書き込み処理部３３を制御することにより、補正データ作成部２２によって作成された新たな補正データＢ（０）〜Ｂ（ｎ−１）のうち、偶数番地に格納される補正データＢ（０），Ｂ（２），Ｂ（４），・・・，Ｂ（ｎ−２）を、データＳ１２として記憶部２３に書き込む。これにより、図５の（Ｃ）に示すように、記憶番地Ｒ（０），Ｒ（２），Ｒ（４），・・・，Ｒ（ｎ−２）に格納されていた更新前の補正データＡ（０），Ａ（２），Ａ（４），・・・，Ａ（ｎ−２）が、新たな補正データＢ（０），Ｂ（２），Ｂ（４），・・・，Ｂ（ｎ−２）に書き換えられる。
【００４５】
偶数番地の補正データの書き換えが完了すると、次にテーブル制御部３２は、読み出し制御信号Ｓ１９によって読み出し処理部３４を制御することにより、偶数番地へのリードアクセスの禁止を解除するとともに、奇数番地へのリードアクセスを禁止する。つまり、データテーブル２４の奇数番地に格納されている補正データＡ（１），Ａ（３），Ａ（５），・・・，Ａ（ｎ−１）がデータテーブル２４から歪補償部２１に読み出されることを禁止する。図６の（Ｄ）には、奇数番地に砂地のハッチングを付すことにより、奇数番地からのデータの読み出しが禁止された状態を示している。
【００４６】
次にテーブル制御部３２は、書き込み制御信号Ｓ１８によって書き込み処理部３３を制御することにより、補正データ作成部２２によって作成された新たな補正データＢ（０）〜Ｂ（ｎ−１）のうち、奇数番地に格納される補正データＢ（１），Ｂ（３），Ｂ（５），・・・，Ｂ（ｎ−１）を、データＳ１２として記憶部２３に書き込む。これにより、図６の（Ｅ）に示すように、記憶番地Ｒ（１），Ｒ（３），Ｒ（５），・・・，Ｒ（ｎ−１）に格納されていた更新前の補正データＡ（１），Ａ（３），Ａ（５），・・・，Ａ（ｎ−１）が、新たな補正データＢ（１），Ｂ（３），Ｂ（５），・・・，Ｂ（ｎ−１）に書き換えられる。
【００４７】
奇数番地の補正データの書き換えが完了すると、次にテーブル制御部３２は、読み出し制御信号Ｓ１９によって読み出し処理部３４を制御することにより、奇数番地へのリードアクセスの禁止を解除する。図６の（Ｆ）には、全ての補正データＡ（０）〜Ａ（ｎ−１）が新たな補正データＢ（０）〜Ｂ（ｎ−１）に書き換えられることにより、更新が完了した状態のデータテーブル２４を示している。以降、歪補償部２１は、更新後のデータテーブル２４に基づいて信号Ｓ１の補正を行う。
【００４８】
本実施の形態に係る無線基地局１では、図５，６に示したようにデータテーブル２４の更新処理を実行している期間内においても、歪補償部２１による歪補償処理を中断することなく継続して実行することが可能である。
【００４９】
図２を参照して、歪補償部２１に入力された信号Ｓ１の信号レベルを特定する読み出し命令Ｓ１３が、歪補償部２１から読み出し処理部３４に入力される。読み出し処理部３４は、読み出し命令Ｓ１３によって特定された信号レベルに対応する記憶番地（以下「読み出し番地」と称す）を示すアドレス情報Ｓ１４を、記憶部２３に入力する。記憶部２３は、アドレス情報Ｓ１４で示される記憶番地に格納されている補正データを読み出し、当該補正データをデータＳ１５として読み出し処理部３４に入力する。読み出し処理部３４は、記憶部２３から入力されたデータＳ１５を、データＳ１６として歪補償部２１に入力する。歪補償部２１は、データＳ１６で示される補正データに基づいて信号Ｓ１を補正し、信号Ｓ２として出力する。
【００５０】
ここで、図５の（Ｂ）及び（Ｃ）に示した状態では、歪補償部２１からデータテーブル２４の偶数番地へのリードアクセスが禁止されている。従って、読み出し番地が偶数番地である場合には、読み出し処理部３４は、その偶数番地に隣接する奇数番地を示すアドレス情報Ｓ１４を、記憶部２３に入力する。つまり、読み出し番地がＲ（０），Ｒ（２），Ｒ（４），・・・，Ｒ（ｎ−２）である場合には、読み出し処理部３４は、隣接するＲ（１），Ｒ（３），Ｒ（５），・・・，Ｒ（ｎ−１）を示すアドレス情報Ｓ１４を、それぞれ記憶部２３に入力する。これにより、補正データＡ（１），Ａ（３），Ａ（５），・・・，Ａ（ｎ−１）が記憶部２３からそれぞれ読み出されて、歪補償部２１に入力される。なお、図５の（Ｂ）及び（Ｃ）に示した状態において、読み出し番地が奇数番地である場合には、読み出し処理部３４は、その奇数番地を示すアドレス情報Ｓ１４を記憶部２３に入力する。
【００５１】
また、図６の（Ｄ）及び（Ｅ）に示した状態では、歪補償部２１からデータテーブル２４の奇数番地へのリードアクセスが禁止されている。従って、読み出し番地が奇数番地である場合には、読み出し処理部３４は、その奇数番地に隣接する偶数番地を示すアドレス情報Ｓ１４を、記憶部２３に入力する。つまり、読み出し番地がＲ（１），Ｒ（３），Ｒ（５），・・・，Ｒ（ｎ−１）である場合には、読み出し処理部３４は、隣接するＲ（０），Ｒ（２），Ｒ（４），・・・，Ｒ（ｎ−２）を示すアドレス情報Ｓ１４を、それぞれ記憶部２３に入力する。これにより、補正データＡ（０），Ａ（２），Ａ（４），・・・，Ａ（ｎ−２）が記憶部２３からそれぞれ読み出されて、歪補償部２１に入力される。なお、図６の（Ｄ）及び（Ｅ）に示した状態において、読み出し番地が偶数番地である場合には、読み出し処理部３４は、その偶数番地を示すアドレス情報Ｓ１４を記憶部２３に入力する。
【００５２】
なお、図５の（Ａ）及び図６の（Ｆ）に示した状態においては、偶数番地及び奇数番地のいずれに関してもリードアクセスが禁止されていない。従って、読み出し処理部３４は、読み出し番地が奇数番地である場合には、その奇数番地を示すアドレス情報Ｓ１４を記憶部２３に入力し、また、読み出し番地が偶数番地である場合には、その偶数番地を示すアドレス情報Ｓ１４を記憶部２３に入力する。
【００５３】
図７は、読み出し処理部３４が備えるセレクタ４１を示す図である。セレクタ４１は、アドレス情報Ｓ１４の最下位ビットを設定するために使用される。セレクタ４１の入力端子Ｉ１には、データＳ２１として二値論理の「１」が入力されている。セレクタ４１の入力端子Ｉ２には、データＳ２２として二値論理の「０」が入力されている。セレクタ４１の入力端子Ｉ３には、読み出し番地を示すアドレス情報の最下位ビット（「１」又は「０」）が入力される。セレクタ４１は、読み出し制御信号Ｓ１９に基づいて、入力端子Ｉ１〜Ｉ３のいずれか一つを選択する。
【００５４】
読み出し制御信号Ｓ１９によって偶数番地へのリードアクセスが禁止されている場合には、セレクタ４１は入力端子Ｉ１を選択する。これにより、二値論理の「１」がデータＳ２４としてセレクタ４１から出力され、アドレス情報Ｓ１４の最下位ビットは「１」に設定される。従って、読み出し番地が偶数番地（つまり最下位ビットが「０」）である場合であっても、アドレス情報Ｓ１４の最下位ビットは「１」に設定される。その結果、読み出し番地が偶数番地である場合には、読み出し処理部３４からは、その偶数番地に隣接する奇数番地を示すアドレス情報Ｓ１４が出力される。また、読み出し番地が奇数番地である場合には、読み出し処理部３４からは、その奇数番地を示すアドレス情報Ｓ１４が出力される。
【００５５】
読み出し制御信号Ｓ１９によって奇数番地へのリードアクセスが禁止されている場合には、セレクタ４１は入力端子Ｉ２を選択する。これにより、二値論理の「０」がデータＳ２４としてセレクタ４１から出力され、アドレス情報Ｓ１４の最下位ビットは「０」に設定される。従って、読み出し番地が奇数番地（つまり最下位ビットが「１」）である場合であっても、アドレス情報Ｓ１４の最下位ビットは「０」に設定される。その結果、読み出し番地が奇数番地である場合には、読み出し処理部３４からは、その奇数番地に隣接する偶数番地を示すアドレス情報Ｓ１４が出力される。また、読み出し番地が偶数番地である場合には、読み出し処理部３４からは、その偶数番地を示すアドレス情報Ｓ１４が出力される。
【００５６】
読み出し制御信号Ｓ１９によって偶数番地及び奇数番地へのリードアクセスがいずれも禁止されていない場合には、セレクタ４１は入力端子Ｉ３を選択する。これにより、読み出し番地を示すアドレス情報の最下位ビット（「１」又は「０」）が、データＳ２４としてセレクタ４１から出力される。その結果、読み出し番地が奇数番地である場合には、読み出し処理部３４からは、その奇数番地を示すアドレス情報Ｓ１４が出力され、また、読み出し番地が偶数番地である場合には、読み出し処理部３４からは、その偶数番地を示すアドレス情報Ｓ１４が出力される。
【００５７】
＜第１の変形例＞
以上の説明では、記憶部２３内に一つのデータテーブル２４が記憶される例について述べたが、複数のデータテーブル２４を記憶部２３内に記憶する構成であってもよい。
【００５８】
図８は、データテーブル２４Ａ，２４Ｂの一例を簡略化して示す図である。この例において、データテーブル２４Ａは、図４に示したデータテーブル２４のうち偶数番地のデータを抜き出したものであり、データテーブル２４Ｂは、図４に示したデータテーブル２４のうち奇数番地のデータを抜き出したものである。
【００５９】
図９は、記憶部２３が備えるセレクタ４２を示す図である。セレクタ４２の入力端子Ｉ１はデータテーブル２４Ａに接続されており、入力端子Ｉ２はデータテーブル２４Ｂに接続されている。セレクタ４２は、読み出し制御信号Ｓ１９に基づいて、入力端子Ｉ１，Ｉ２のいずれかを選択する。
【００６０】
補正データＢ（０），Ｂ（２），Ｂ（４），・・・，Ｂ（ｎ−２）を記憶部２３に書き込む際には、読み出し制御信号Ｓ１９によってデータテーブル２４Ａへのリードアクセスを禁止するとともに、セレクタ４２は入力端子Ｉ２を選択する。これにより、補正データＢ（０），Ｂ（２），Ｂ（４），・・・，Ｂ（ｎ−２）がデータテーブル２４Ａに書き込まれるとともに、データテーブル２４Ｂから補正データが読み出されて、データＳ１５として出力される。
【００６１】
また、補正データＢ（１），Ｂ（３），Ｂ（５），・・・，Ｂ（ｎ−１）を記憶部２３に書き込む際には、読み出し制御信号Ｓ１９によってデータテーブル２４Ｂへのリードアクセスを禁止するとともに、セレクタ４２は入力端子Ｉ１を選択する。これにより、補正データＢ（１），Ｂ（３），Ｂ（５），・・・，Ｂ（ｎ−１）がデータテーブル２４Ｂに書き込まれるとともに、データテーブル２４Ａから補正データが読み出されて、データＳ１５として出力される。
【００６２】
また、読み出し制御信号Ｓ１９によってデータテーブル２４Ａ，２４Ｂへのリードアクセスがいずれも禁止されていない場合には、セレクタ４２は入力端子Ｉ１，Ｉ２のいずれかを選択する。具体的に、アドレス情報Ｓ１４の最下位ビットが「１」である場合には入力端子Ｉ２を選択し、アドレス情報Ｓ１４の最下位ビットが「０」である場合には入力端子Ｉ１を選択する。
【００６３】
＜第２の変形例＞
図１０は、読み出し処理部３４の構成例を示すブロック図である。読み出し処理部３４は、アドレス設定部５１及び補間部５２を備えて構成されている。
【００６４】
歪補償部２１に入力された信号Ｓ１の信号レベルを特定する読み出し命令Ｓ１３が、歪補償部２１からアドレス設定部５１に入力される。アドレス設定部５１は、読み出し命令Ｓ１３によって特定された信号レベルに対応する記憶番地（つまり読み出し番地）を示すアドレス情報Ｓ１４を、記憶部２３に入力する。記憶部２３は、アドレス情報Ｓ１４で示される記憶番地に格納されている補正データを読み出し、当該補正データをデータＳ１５として補間部５２に入力する。補間部５２は、記憶部２３から入力されたデータＳ１５を、データＳ１６として歪補償部２１に入力する。歪補償部２１は、データＳ１６で示される補正データに基づいて信号Ｓ１を補正し、信号Ｓ２として出力する。
【００６５】
ここで、図５の（Ｂ）及び（Ｃ）に示した状態では、歪補償部２１からデータテーブル２４の偶数番地へのリードアクセスが禁止されている。従って、読み出し番地が偶数番地である場合には、アドレス設定部５１は、その偶数番地に両側で隣接する二つの奇数番地を示すアドレス情報Ｓ１４Ａ，Ｓ１４Ｂを、記憶部２３に入力する。例えば、読み出し番地がＲ（２）である場合には、アドレス設定部５１は、記憶番地Ｒ（２）に両側で隣接する記憶番地Ｒ（１），Ｒ（３）をそれぞれ示すアドレス情報Ｓ１４Ａ，Ｓ１４Ｂを、記憶部２３に入力する。これにより、補正データＡ（１），Ａ（３）が記憶部２３から読み出されて、それぞれデータＳ１５Ａ，Ｓ１５Ｂとして補間部５２に入力される。なお、図５の（Ｂ）及び（Ｃ）に示した状態において、読み出し番地が奇数番地である場合には、アドレス設定部５１は、その奇数番地を示すアドレス情報Ｓ１４を記憶部２３に入力する。
【００６６】
また、図６の（Ｄ）及び（Ｅ）に示した状態では、歪補償部２１からデータテーブル２４の奇数番地へのリードアクセスが禁止されている。従って、読み出し番地が奇数番地である場合には、アドレス設定部５１は、その奇数番地に両側で隣接する二つの偶数番地を示すアドレス情報Ｓ１４Ａ，Ｓ１４Ｂを、記憶部２３に入力する。例えば、読み出し番地がＲ（１）である場合には、アドレス設定部５１は、記憶番地Ｒ（１）に両側で隣接する記憶番地Ｒ（０），Ｒ（２）をそれぞれ示すアドレス情報Ｓ１４Ａ，Ｓ１４Ｂを、記憶部２３に入力する。これにより、補正データＡ（０），Ａ（２）が記憶部２３から読み出されて、それぞれデータＳ１５Ａ，Ｓ１５Ｂとして補間部５２に入力される。なお、図６の（Ｄ）及び（Ｅ）に示した状態において、読み出し番地が偶数番地である場合には、アドレス設定部５１は、その偶数番地を示すアドレス情報Ｓ１４を記憶部２３に入力する。
【００６７】
なお、図５の（Ａ）及び図６の（Ｆ）に示した状態においては、偶数番地及び奇数番地のいずれに関してもリードアクセスが禁止されていない。従って、アドレス設定部５１は、読み出し番地が奇数番地である場合には、その奇数番地を示すアドレス情報Ｓ１４を記憶部２３に入力し、また、読み出し番地が偶数番地である場合には、その偶数番地を示すアドレス情報Ｓ１４を記憶部２３に入力する。
【００６８】
補間部５２は、記憶部２３からデータＳ１５が入力された場合には、そのデータＳ１５を、そのままデータＳ１６として歪補償部２１に入力する。
【００６９】
また、補間部５２は、記憶部２３からデータＳ１５Ａ，Ｓ１５Ｂが入力された場合には、データＳ１５Ａ，Ｓ１５Ｂを補間したデータを、データＳ１６として歪補償部２１に入力する。
【００７０】
補間の第１の例として、補間部５２は、データＳ１５Ａで示される補正データの値と、データＳ１５Ｂで示される補正データの値との平均値を、補間データの値とする。
【００７１】
この場合、記憶番地の番号を「ｘ」とすると、補間データＡ’（ｘ）は、
【００７２】
【数１】
2012109798.tif 000003
で表される。なお、３つ以上の補正データの平均値として補間データを求めてもよい。
【００７３】
補間の第２の例として、補間部５２は、データＳ１５Ａ，Ｓ１５Ｂで示される補正データの値と、予め設定された重み係数とを用いて、補間データを算出する。
【００７４】
この場合、重み係数をα，βとすると、補間データＡ’（ｘ）は、
【００７５】
【数２】
2012109798.tif 000004
で表される。重み係数α，βの値としては、例えば、補正モデルＫ１の特性及び信号Ｓ１の各信号レベルに応じて、補正モデルＫ１を表現することが可能な適切な値が予め設定される。なお、３組以上の補正データ及び重み係数を用いて補間データを求めてもよい。
【００７６】
なお、以上の説明では、データテーブル２４を偶数番地及び奇数番地の二つのグループに分類し、更新部３０が、一方のグループに関して補正データの読み出しを制限した状態で更新処理を実行しつつ、歪補償部２１が、他方のグループに基づいて歪補償処理を実行する例について述べた。しかし、データテーブル２４のグループ化の数は二つに限らず、三つ以上のグループに分類してもよい。例えば、記憶番地を「３」で除算した際の余りの数が「０」「１」「２」である三つのグループに分類することができる。この場合、更新部３０が、三つのグループ内の一部のグループに関して補正データの読み出しを制限した状態で更新処理を実行しつつ、歪補償部２１が、残りのグループに基づいて歪補償処理を実行する。
【００７７】
本実施の形態に係るＤＰＤ処理部２（歪補償装置）によれば、更新部３０が、データテーブル２４の一部の領域に関して更新処理を実行しつつ、歪補償部２１が、データテーブル２４の他の領域に基づいて歪補償処理を実行する。従って、更新部３０がデータテーブル２４の一部の領域に関して更新処理を実行している期間中も、歪補償部２１はデータテーブル２４の他の領域に基づいて歪補償処理を実行するため、データテーブル２４の更新期間中も無線基地局１の運用を停止する必要がない。また、更新前のデータテーブルを記憶する記憶部と、更新後のデータテーブルを記憶する記憶部とを個別に設ける必要がないため、装置規模及び製造コストの増大を回避することができる。さらに、更新部３０は、データテーブル２４の一部の領域に関して、補正データの読み出しを制限した状態で更新処理を実行するため、当該一部の領域に関して新旧の補正データが混在する状況を回避することができる。その結果、高精度の歪補償を実現することが可能となる。
【００７８】
また、本実施の形態に係るＤＰＤ処理部２によれば、例えば、記憶部２３の奇数番地に記憶された補正データに関して更新処理を実行しつつ、偶数番地に記憶された補正データに基づいて歪補償処理を実行し、その後、偶数番地に記憶された補正データに関して更新処理を実行しつつ、奇数番地に記憶された補正データに基づいて歪補償処理を実行することができる。これにより、無線基地局１の運用を停止することなく、データテーブル２４の全領域を更新することが可能となる。
【００７９】
また、本実施の形態に係るＤＰＤ処理部２によれば、更新部３０は、一部の番地に関する更新処理を実行している間に、歪補償部２１から当該一部の番地に記憶された補正データに関する読み出し命令Ｓ１３を受けた場合には、一部の番地に隣接する番地に記憶された補正データを記憶部２３から読み出して、当該補正データを歪補償部２１に入力する。これにより、歪補償部２１は、一部の番地に隣接する番地に記憶された補正データを、一部の番地に記憶された補正データとして使用する。データテーブル２４に含まれる補正データの総数ｎは十分に大きい（つまり補正モデルＫ１の分解能が十分に大きい）ため、隣接番地に記憶された補正データ同士は通常は近似する。そのため、更新処理中の補正データを使用する必要が生じた場合には、隣接番地に記憶されている補正データで代用することによって、歪補償の精度の低下を抑制することが可能となる。
【００８０】
また、図１０に示した第２の変形例によれば、更新部３０は、一部の番地に関する更新処理を実行している間に、歪補償部２１から当該一部の番地に記憶された補正データに関する読み出し命令Ｓ１３を受けた場合には、一部の番地に隣接する複数の番地に記憶された複数の補正データを記憶部２３から読み出して、当該複数の補正データを補間したデータを歪補償部２１に入力する。これにより、歪補償部２１は、一部の番地に隣接する複数の番地に記憶された複数の補正データを補間したデータを、一部の番地に記憶された補正データとして使用する。隣接番地に記憶された補正データ同士は通常は近似しており、しかも、隣接する複数の補正データを補間することによって、データの精度はより向上する。従って、更新処理中の補正データを使用する必要が生じた場合には、隣接番地の複数の補正データを補間したデータで代用することによって、歪補償の精度の低下を効果的に抑制することが可能となる。
【００８１】
＜第２の実施の形態＞
図１１は、本発明の第２の実施の形態に係るデータテーブル２４の一例を簡略化して示す図である。記憶部２３には、連続する記憶番地Ｒ（０）〜Ｒ（ｎ−１）に、信号Ｓ１の信号レベルＰ（０）〜Ｐ（ｎ−１）と、各信号レベルＰ（０）〜Ｐ（ｎ−１）に対応する補正データＡ（０）〜Ａ（ｎ−１）の上位桁ＡＵ（０）〜ＡＵ（ｎ−１）及び下位桁ＡＬ（０）〜ＡＬ（ｎ−１）とが格納されている。例えば、記憶番地Ｒ（０）には、信号Ｓ１の信号レベルＰ（０）と、信号レベルＰ（０）に対応する補正データＡ（０）の上位桁ＡＵ（０）及び下位桁ＡＬ（０）とが格納されており、記憶番地Ｒ（１）には、信号Ｓ１の信号レベルＰ（１）と、信号レベルＰ（１）に対応する補正データＡ（１）の上位桁ＡＵ（１）及び下位桁ＡＬ（１）とが格納されている。補正データのビット長が例えば８ビットである場合、上位桁はそのうちの上位４ビットのデータであり、下位桁は下位４ビットのデータである。
【００８２】
図２を参照して、上記第１の実施の形態と同様に、更新判定部３１は、データテーブル２４の更新の要否を判定し、更新が必要であると判定した場合に更新命令Ｓ１７を出力する。更新命令Ｓ１７は、補正データ作成部２２及びテーブル制御部３２に入力される。
【００８３】
更新命令Ｓ１７を受けた補正データ作成部２２は、上記と同様に信号Ｓ１，Ｓ１０に基づいて補正モデルＫ１を改めて作成することにより、新たなデータテーブル２４を構成することとなる複数の補正データＢ（０）〜Ｂ（ｎ−１）を作成する。補正データＢ（０）〜Ｂ（ｎ−１）は、データＳ１１として補正データ作成部２２から書き込み処理部３３に入力される。
【００８４】
また、更新命令Ｓ１７を受けたテーブル制御部３２は、読み出し処理部３４に対して読み出し制御信号Ｓ１９を入力するとともに、書き込み処理部３３に対して書き込み制御信号Ｓ１８を入力することにより、歪補償部２１及び補正データ作成部２２からデータテーブル２４へのアクセスを以下のように制御する。
【００８５】
以下、データテーブル２４の更新手順について説明する。以下の説明では代表的に補正データＡ（０）から補正データＢ（０）への更新手順について説明するが、他の補正データＡ（１）〜Ａ（ｎ−１）から補正データＢ（１）〜Ｂ（ｎ−１）への更新手順もこれと同様であり、更新命令Ｓ１７によって補正データＡ（０）〜Ａ（ｎ−１）から補正データＢ（０）〜Ｂ（ｎ−１）への更新処理がまとめて実行される。
【００８６】
図１２は、データテーブル２４の更新手順を順に示す図である。記憶部２３に現在記憶されている補正データＡ（０）を、図１２の（Ａ）に示す。この例において、補正データＡ（０）のビット長は８ビットである。補正データＡ（０）の上位桁ＡＵ（０）はビットＡ４〜Ａ７であり、下位桁ＡＬ（０）はビットＡ０〜Ａ３である。記憶部２３にはビット番号「０」〜「７」が付された８ビットの記憶領域が設けられており、補正データＡ（０）のビットＡ０〜Ａ７はそれぞれビット番号「０」〜「７」に格納されている。
【００８７】
図２を参照して、テーブル制御部３２は、読み出し制御信号Ｓ１９によって読み出し処理部３４を制御することにより、下位桁ＡＬ（０）が格納されているビット番号「０」〜「３」へのリードアクセスを禁止する。つまり、ビット番号「０」〜「３」に格納されている下位桁ＡＬ（０）がデータテーブル２４から歪補償部２１に読み出されることを禁止する。図１２の（Ｂ）には、ビット番号「０」〜「３」に砂地のハッチングを付すことにより、下位桁ＡＬ（０）のデータの読み出しが禁止された状態を示している。
【００８８】
次にテーブル制御部３２は、書き込み制御信号Ｓ１８によって書き込み処理部３３を制御することにより、補正データ作成部２２によって作成された新たな補正データＢ（０）のうち、上位桁ＢＵ（０）であるビットＢ４〜Ｂ７を、データＳ１２として記憶部２３に書き込む。これにより、図１２の（Ｃ）に示すように、ビット番号「０」〜「３」に格納されていた更新前の補正データＡ（０）の下位桁ＡＬ（０）が、新たな補正データＢ（０）の上位桁ＢＵ（０）に書き換えられる。
【００８９】
下位桁ＡＬ（０）から上位桁ＢＵ（０）への書き換えが完了すると、次にテーブル制御部３２は、読み出し制御信号Ｓ１９によって読み出し処理部３４を制御することにより、ビット番号「０」〜「３」へのリードアクセスの禁止を解除するとともに、上位桁ＡＵ（０）が格納されているビット番号「４」〜「７」へのリードアクセスを禁止する。つまり、ビット番号「４」〜「７」に格納されている上位桁ＡＵ（０）がデータテーブル２４から歪補償部２１に読み出されることを禁止する。図１２の（Ｄ）には、ビット番号「４」〜「７」に砂地のハッチングを付すことにより、上位桁ＡＵ（０）のデータの読み出しが禁止された状態を示している。
【００９０】
次にテーブル制御部３２は、書き込み制御信号Ｓ１８によって書き込み処理部３３を制御することにより、補正データ作成部２２によって作成された新たな補正データＢ（０）のうち、下位桁ＢＬ（０）であるビットＢ０〜Ｂ３を、データＳ１２として記憶部２３に書き込む。これにより、図１２の（Ｅ）に示すように、ビット番号「４」〜「７」に格納されていた更新前の補正データＡ（０）の上位桁ＡＵ（０）が、新たな補正データＢ（０）の下位桁ＢＬ（０）に書き換えられる。
【００９１】
上位桁ＡＵ（０）から下位桁ＢＬ（０）への書き換えが完了すると、次にテーブル制御部３２は、読み出し制御信号Ｓ１９によって読み出し処理部３４を制御することにより、ビット番号「４」〜「７」へのリードアクセスの禁止を解除する。図１２の（Ｆ）には、補正データＡ（０）が新たな補正データＢ（０）に書き換えられることにより、更新が完了した状態のデータテーブル２４を示している。以降、歪補償部２１は、更新後のデータテーブル２４に基づいて信号Ｓ１の補正を行う。なお、図１２の（Ｆ）に示すように補正データＢ（０）のビットＢ０〜Ｂ７がビット番号「０」〜「７」の順に整列していない場合には、読み出し処理部３４が、記憶部２３から読み出した補正データＢ（０）に対してビットの並び替えを行い、ビット順に整列した補正データＢ（０）を歪補償部２１に入力する。
【００９２】
本実施の形態に係る無線基地局１では、図１２に示したようにデータテーブル２４の更新処理を実行している期間内においても、歪補償部２１による歪補償処理を中断することなく継続して実行することが可能である。
【００９３】
図２を参照して、歪補償部２１に入力された信号Ｓ１の信号レベルを特定する読み出し命令Ｓ１３が、歪補償部２１から読み出し処理部３４に入力される。読み出し処理部３４は、読み出し命令Ｓ１３によって特定された信号レベルに対応する記憶番地（つまり読み出し番地）を示すアドレス情報Ｓ１４を、記憶部２３に入力する。記憶部２３は、アドレス情報Ｓ１４で示される記憶番地に格納されている補正データを読み出し、当該補正データをデータＳ１５として読み出し処理部３４に入力する。読み出し処理部３４は、記憶部２３から入力されたデータＳ１５を、データＳ１６として歪補償部２１に入力する。歪補償部２１は、データＳ１６で示される補正データに基づいて信号Ｓ１を補正し、信号Ｓ２として出力する。
【００９４】
ここで、図１２の（Ｂ）及び（Ｃ）に示した状態では、歪補償部２１からビット番号「０」〜「３」へのリードアクセスが禁止されている。従って、読み出し処理部３４は、ビット番号「４」〜「７」に格納されている上位桁ＡＵ（０）〜ＡＵ（ｎ−１）を記憶部２３から読み出して、歪補償部２１に入力する。その際、下位桁には「００００」を挿入することにより、８ビット長の補正データとする。
【００９５】
また、図１２の（Ｄ）及び（Ｅ）に示した状態では、歪補償部２１からビット番号「４」〜「７」へのリードアクセスが禁止されている。従って、読み出し処理部３４は、ビット番号「０」〜「３」に格納されている上位桁ＢＵ（０）〜ＢＵ（ｎ−１）を記憶部２３から読み出して、歪補償部２１に入力する。その際、下位桁には「００００」を挿入することにより、８ビット長の補正データとする。
【００９６】
＜変形例＞
図１３は、本実施の形態の変形例に係るデータテーブル２４の一例を簡略化して示す図である。記憶部２３には、連続する記憶番地Ｒ（０）〜Ｒ（ｎ−１）に、信号Ｓ１の信号レベルＰ（０）〜Ｐ（ｎ−１）と、各信号レベルＰ（０）〜Ｐ（ｎ−１）に対応する補正データＡ（０）〜Ａ（ｎ−１）の上位桁ＡＵ（０）〜ＡＵ（ｎ−１）及び下位桁ＡＬ（０）〜ＡＬ（ｎ−１）と、補正データＡ（０）〜Ａ（ｎ−１）のビット長から余剰する冗長桁とが格納されている。補正データのビット長が例えば８ビットであり、冗長桁が例えば４ビットである場合、上位桁は８ビット長のうちの上位６ビットのデータであり、下位桁は下位２ビットのデータである。
【００９７】
図２を参照して、上記第１の実施の形態と同様に、更新判定部３１は、データテーブル２４の更新の要否を判定し、更新が必要であると判定した場合に更新命令Ｓ１７を出力する。更新命令Ｓ１７は、補正データ作成部２２及びテーブル制御部３２に入力される。
【００９８】
更新命令Ｓ１７を受けた補正データ作成部２２は、上記と同様に信号Ｓ１，Ｓ１０に基づいて補正モデルＫ１を改めて作成することにより、新たなデータテーブル２４を構成することとなる複数の補正データＢ（０）〜Ｂ（ｎ−１）を作成する。補正データＢ（０）〜Ｂ（ｎ−１）は、データＳ１１として補正データ作成部２２から書き込み処理部３３に入力される。
【００９９】
また、更新命令Ｓ１７を受けたテーブル制御部３２は、読み出し処理部３４に対して読み出し制御信号Ｓ１９を入力するとともに、書き込み処理部３３に対して書き込み制御信号Ｓ１８を入力することにより、歪補償部２１及び補正データ作成部２２からデータテーブル２４へのアクセスを以下のように制御する。
【０１００】
以下、データテーブル２４の更新手順について説明する。以下の説明では代表的に補正データＡ（０）から補正データＢ（０）への更新手順について説明するが、他の補正データＡ（１）〜Ａ（ｎ−１）から補正データＢ（１）〜Ｂ（ｎ−１）への更新手順もこれと同様であり、更新命令Ｓ１７によって補正データＡ（０）〜Ａ（ｎ−１）から補正データＢ（０）〜Ｂ（ｎ−１）への更新処理がまとめて実行される。
【０１０１】
図１４は、データテーブル２４の更新手順を順に示す図である。記憶部２３に現在記憶されている補正データＡ（０）を、図１４の（Ａ）に示す。この例において、補正データＡ（０）のビット長は８ビットである。補正データＡ（０）の上位桁ＡＵ（０）はビットＡ２〜Ａ７であり、下位桁ＡＬ（０）はビットＡ０，Ａ１である。記憶部２３にはビット番号「０」〜「１１」が付された１２ビットの記憶領域が設けられており、補正データＡ（０）のビットＡ０〜Ａ７はそれぞれビット番号「４」〜「１１」に格納されている。
【０１０２】
図２を参照して、テーブル制御部３２は、読み出し制御信号Ｓ１９によって読み出し処理部３４を制御することにより、冗長桁及び下位桁ＡＬ（０）が格納されているビット番号「０」〜「５」へのリードアクセスを禁止する。つまり、ビット番号「０」〜「５」に格納されているデータがデータテーブル２４から歪補償部２１に読み出されることを禁止する。図１４の（Ｂ）には、ビット番号「０」〜「５」に砂地のハッチングを付すことにより、データの読み出しが禁止された状態を示している。
【０１０３】
次にテーブル制御部３２は、書き込み制御信号Ｓ１８によって書き込み処理部３３を制御することにより、補正データ作成部２２によって作成された新たな補正データＢ（０）のうち、上位桁ＢＵ（０）であるビットＢ２〜Ｂ７を、データＳ１２として記憶部２３に書き込む。これにより、図１４の（Ｃ）に示すように、ビット番号「０」〜「５」に格納されていたデータ（更新前の補正データＡ（０）の下位桁ＡＬ（０）を含む）が、新たな補正データＢ（０）の上位桁ＢＵ（０）に書き換えられる。
【０１０４】
下位桁ＡＬ（０）から上位桁ＢＵ（０）への書き換えが完了すると、次にテーブル制御部３２は、読み出し制御信号Ｓ１９によって読み出し処理部３４を制御することにより、ビット番号「０」〜「５」へのリードアクセスの禁止を解除するとともに、上位桁ＡＵ（０）が格納されているビット番号「６」〜「１１」へのリードアクセスを禁止する。つまり、ビット番号「６」〜「１１」に格納されている上位桁ＡＵ（０）がデータテーブル２４から歪補償部２１に読み出されることを禁止する。図１４の（Ｄ）には、ビット番号「６」〜「１１」に砂地のハッチングを付すことにより、データの読み出しが禁止された状態を示している。
【０１０５】
次にテーブル制御部３２は、書き込み制御信号Ｓ１８によって書き込み処理部３３を制御することにより、補正データ作成部２２によって作成された新たな補正データＢ（０）のうち、下位桁ＢＬ（０）であるビットＢ０，Ｂ１を、データＳ１２として記憶部２３に書き込む。これにより、図１４の（Ｅ）に示すように、ビット番号「６」〜「１１」に格納されていた更新前の補正データＡ（０）の上位桁ＡＵ（０）が、新たな補正データＢ（０）の下位桁ＢＬ（０）に書き換えられる。
【０１０６】
上位桁ＡＵ（０）から下位桁ＢＬ（０）への書き換えが完了すると、次にテーブル制御部３２は、読み出し制御信号Ｓ１９によって読み出し処理部３４を制御することにより、ビット番号「６」〜「１１」へのリードアクセスの禁止を解除する。図１４の（Ｆ）には、補正データＡ（０）が新たな補正データＢ（０）に書き換えられることにより、更新が完了した状態のデータテーブル２４を示している。以降、歪補償部２１は、更新後のデータテーブル２４に基づいて信号Ｓ１の補正を行う。なお、図１４の（Ｆ）に示すように補正データＢ（０）のビットＢ０〜Ｂ７がビット番号「０」〜「１１」の順に整列していない場合には、読み出し処理部３４が、記憶部２３から読み出した補正データＢ（０）に対してビットの並び替えを行い、ビット順に整列した補正データＢ（０）を歪補償部２１に入力する。
【０１０７】
本変形例に係る無線基地局１では、図１４に示したようにデータテーブル２４の更新処理を実行している期間内においても、歪補償部２１による歪補償処理を中断することなく継続して実行することが可能である。
【０１０８】
図２を参照して、歪補償部２１に入力された信号Ｓ１の信号レベルを特定する読み出し命令Ｓ１３が、歪補償部２１から読み出し処理部３４に入力される。読み出し処理部３４は、読み出し命令Ｓ１３によって特定された信号レベルに対応する記憶番地（つまり読み出し番地）を示すアドレス情報Ｓ１４を、記憶部２３に入力する。記憶部２３は、アドレス情報Ｓ１４で示される記憶番地に格納されている補正データを読み出し、当該補正データをデータＳ１５として読み出し処理部３４に入力する。読み出し処理部３４は、記憶部２３から入力されたデータＳ１５を、データＳ１６として歪補償部２１に入力する。歪補償部２１は、データＳ１６で示される補正データに基づいて信号Ｓ１を補正し、信号Ｓ２として出力する。
【０１０９】
ここで、図１４の（Ｂ）及び（Ｃ）に示した状態では、歪補償部２１からビット番号「０」〜「５」へのリードアクセスが禁止されている。従って、読み出し処理部３４は、ビット番号「６」〜「１１」に格納されている上位桁ＡＵ（０）〜ＡＵ（ｎ−１）を記憶部２３から読み出して、歪補償部２１に入力する。その際、下位桁には「００」を挿入することにより、８ビット長の補正データとする。
【０１１０】
また、図１４の（Ｄ）及び（Ｅ）に示した状態では、歪補償部２１からビット番号「６」〜「１１」へのリードアクセスが禁止されている。従って、読み出し処理部３４は、ビット番号「０」〜「５」に格納されている上位桁ＢＵ（０）〜ＢＵ（ｎ−１）を記憶部２３から読み出して、歪補償部２１に入力する。その際、下位桁には「００」を挿入することにより、８ビット長の補正データとする。
【０１１１】
なお、以上の説明では補正データのビット長が８ビットであり、冗長桁のビット長が４ビットである場合の例について述べたが、補正データ及び冗長桁の各ビット長はこの例に限定されない。
【０１１２】
本実施の形態に係るＤＰＤ処理部２（歪補償装置）によれば、更新部３０が、データテーブル２４の一部の領域（一部の桁範囲）に関して更新処理を実行しつつ、歪補償部２１が、データテーブル２４の他の領域（他の桁範囲）に基づいて歪補償処理を実行する。従って、更新部３０がデータテーブル２４の一部の領域に関して更新処理を実行している期間中も、歪補償部２１はデータテーブル２４の他の領域に基づいて歪補償処理を実行するため、データテーブル２４の更新期間中も無線基地局１の運用を停止する必要がない。また、更新前のデータテーブルを記憶する記憶部と、更新後のデータテーブルを記憶する記憶部とを個別に設ける必要がないため、装置規模及び製造コストの増大を回避することができる。さらに、更新部３０は、データテーブル２４の一部の領域に関して、補正データの読み出しを制限した状態で更新処理を実行するため、当該一部の領域に関して新旧の補正データが混在する状況を回避することができる。その結果、高精度の歪補償を実現することが可能となる。
【０１１３】
また、本実施の形態に係るＤＰＤ処理部２によれば、例えば、補正データの下位桁を新たな補正データの上位桁に書き換える更新処理を実行しつつ、補正データの上位桁に基づいて歪補償処理を実行し、その後、補正データの上位桁を新たな補正データの下位桁に書き換える更新処理を実行しつつ、補正データの下位桁（つまり新たな補正データの上位桁）に基づいて歪補償処理を実行することができる。これにより、無線基地局１の運用を停止することなく、データテーブル２４の全領域（つまり補正データの下位桁及び上位桁）を更新することが可能となる。
【０１１４】
また、本実施の形態に係るＤＰＤ処理部２によれば、更新部３０は、更新前の補正データの下位桁を、更新後の補正データの上位桁に書き換え、その後、更新前の補正データの上位桁を、更新後の補正データの下位桁に書き換える。従って、データテーブル２４には更新前又は更新後の補正データの上位桁が記憶されており、歪補償部２１は、この上位桁に基づいて歪補償処理を実行することができる。従って、補正データの更新処理の実行中における歪補償処理の精度の低下を、抑制することが可能となる。
【０１１５】
また、図１３，１４に示した変形例によれば、更新部３０は、冗長桁及び更新前の補正データの下位桁を、更新後の補正データの上位桁に書き換え、その後、更新前の補正データの上位桁を、更新後の補正データの下位桁に書き換える。従って、データテーブル２４には更新前又は更新後の補正データの上位桁が記憶されており、歪補償部２１は、この上位桁に基づいて歪補償処理を実行することができる。しかも、更新後の補正データの上位桁を、更新前の補正データの下位桁のみならず冗長桁にも書き込むため、補正データの上位桁の桁数として、より多くの桁数を確保することができる。その結果、補正データの更新処理の実行中における歪補償処理の精度の低下を、効果的に抑制することが可能となる。
【０１１６】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【０１１７】
１  無線基地局
２  ＤＰＤ処理部
２１  歪補償部
２２  補正データ作成部
２３  記憶部
２４  データテーブル
３０  更新部
３１  更新判定部
３２  テーブル制御部
３３  書き込み制御部
３４  読み出し制御部
５２  補間部
【図１】
2012109798.tif 000005
【図２】
2012109798.tif 000006
【図３】
2012109798.tif 000007
【図４】
2012109798.tif 000008
【図５】
2012109798.tif 000009
【図６】
2012109798.tif 000010
【図７】
2012109798.tif 000011
【図８】
2012109798.tif 000012
【図９】
2012109798.tif 000013
【図１０】
2012109798.tif 000014
【図１１】
2012109798.tif 000015
【図１２】
2012109798.tif 000016
【図１３】
2012109798.tif 000017
【図１４】
2012109798.tif 000018