(57)【要約】【課題】磁気抵抗素子を有する半導体装置であって、フリー層に所望の磁化方向と反対方向の磁界の成分が印加されることによる誤動作を抑制することが可能な半導体装置を提供する。【解決手段】半導体基板の主表面上に位置する、磁化自由層を有する磁気抵抗素子ＴＭＲと、磁気抵抗素子ＴＭＲの下方に位置し、第１方向に向けて延び、発生する磁界により磁化自由層の磁化状態を変化させることが可能な第１配線ＤＬと、磁気抵抗素子ＴＭＲの上方に位置し、第２方向に向けて延び、発生する磁界により磁化自由層の磁化状態を変化させることが可能な第２配線ＢＬとを備えている。磁化自由層は、第２方向に対して対称であり、平面視における第２方向に垂直な方向に対して非対称である。上記第１配線ＤＬは、磁化自由層と平面視において重なる領域において、磁化自由層が磁化されやすい方向に延びる磁化容易軸の延在する方向Ｈｅに沿うように延在している。【選択図】図８
2012114134.tif 000002
【特許請求の範囲】
【請求項１】
主表面を有する半導体基板と、
前記半導体基板の前記主表面上に位置する、磁化自由層を有する磁気抵抗素子と、
前記磁気抵抗素子の下方に位置し、第１方向に向けて延び、発生する磁界により前記磁化自由層の磁化状態を変化させることが可能な第１配線と、
前記磁気抵抗素子の上方に位置し、第２方向に向けて延び、発生する磁界により前記磁化自由層の磁化状態を変化させることが可能な第２配線とを備え、
前記磁化自由層は、前記第２方向に対して対称であり、平面視における前記第２方向に垂直な方向に対して非対称であり、
前記第１配線は、前記磁化自由層と平面視において重なる領域において、前記磁化自由層が磁化されやすい方向に延びる磁化容易軸の延在する方向に沿うように延在している、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、磁気抵抗素子を有する半導体装置に関するものである。
【背景技術】
【０００２】
記憶用の半導体集積回路などの半導体装置として、従来よりＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）が広く用いられている。一方、ＭＲＡＭ（Magnetic Random Access Memory）は、磁気によって情報を記憶するデバイスであり、高速動作、書換え耐性、不揮発性などの点で、他のメモリ技術と比較し優れた特徴を有している。
【０００３】
ＭＲＡＭにはたとえばＴＭＲ（Tunnel Magneto-Resistance）素子などの磁気抵抗素子が多数、平面視においてアレイ状に配置される。ＭＲＡＭの配線に流れる電流による磁界が、磁気抵抗素子の電気抵抗を変化することにより情報の書き込みがなされる。具体的には、上記磁界により、上記磁気抵抗素子を構成するフリー層の磁化方向が変化する。この磁化方向の変化により、磁気抵抗素子全体の電気抵抗が変化する。
【０００４】
一般にフリー層は強磁性体から構成されるが、フリー層には結晶構造や形状などにより磁化し易い方向であるいわゆる磁化容易軸と、磁化し難い方向であるいわゆる磁化困難軸とが存在する。ＭＲＡＭにおいては、ディジット線とビット線と呼ばれる配線が、磁気抵抗素子の磁化状態を変化するために配置される。ここでディジット線とは、磁気抵抗素子の下方（磁気抵抗素子よりもＭＲＡＭが構成される半導体基板に近い側）に位置する配線である。またビット線とは、磁気抵抗素子の上方（磁気抵抗素子に対して、半導体基板と反対側）に位置する配線である。
【０００５】
フリー層の磁化方向を、磁化容易軸方向に沿った所望の方向に向けるためには、ディジット線に流れる電流による磁界と、ビット線に流れる電流による磁界との合成磁界の大きさを閾値以上にすることが好ましい。ここでたとえば特開２００４−２９６８５８号公報（以下、「特許文献１」という）においては、磁化容易軸方向に対して非対称であり、かつ磁化困難軸方向に平行な対称軸を有する平面形状の記録層（フリー層）が開示されている。
【０００６】
特許文献１に開示されるＭＲＡＭは、上記のような形状のフリー層を有することにより、磁化困難軸方向への磁界Ｈxが閾値以上であるときにフリー層の磁化を反転するための磁化容易軸方向への磁界Ｈyを急激に小さくすることができる。この性質を利用し、ＭＲＡＭ内の選択されない（磁化反転を意図しない）磁気抵抗素子の磁化反転に必要な磁界を非常に大きくし、選択される（磁化反転を意図する）磁気抵抗素子の磁化反転に必要な磁界を非常に小さくすることが可能とされる。
【０００７】
またたとえば特開２００３−７８１１２号公報（以下、「特許文献２」という）においては、磁気記録媒体（磁気抵抗素子）の平面形状が半楕円形状など、磁化反転の直前の磁化分布に対応する形状と位相幾何学的に相似な形状を有する、半導体装置が開示されている。
【０００８】
またたとえば国際公開第２００７／０６９３０５号パンフレット（以下、「特許文献３」という）においては、半導体装置の微細化によるパターンの変形を抑制し、当該半導体装置の歩留りを向上する技術が開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−２９６８５８号公報
【特許文献２】特開２００３−７８１１２号公報
【特許文献３】国際公開第２００７／０６９３０５号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１の平面形状を有するフリー層は、特に外周が湾曲した領域の近傍においては、外周の湾曲に沿う方向に磁化された状態が安定となる。しかしビット線やディジット線（ライト線）の方向は、それぞれ平面視において互いにほぼ直交するように直線状に配置される。このためたとえばディジット線に流れる電流の形成する磁界は、平面視において直線状のディジット線が延在する方向にほぼ直交する方向となる。この方向（磁化困難軸方向）の十分に大きな磁界を所望の磁気抵抗素子に印加して、磁化容易軸方向により確実にデータを書き込む際に周辺の、磁化反転を意図しない磁気抵抗素子にも当該磁界が印加される場合がある。このとき上記の磁化反転を意図しない磁気抵抗素子のフリー層には、当該フリー層が安定に磁化される方向と反対方向の磁界の成分が印加される。すると当該磁気抵抗素子には誤ったデータが書き込まれ、ＭＲＡＭが誤動作する可能性がある。
【００１１】
また特許文献２には、ビット線やディジット線の延在する方向については開示がなされていない。また特許文献３には、そもそもＭＲＡＭ構造に関する記載がなされていない。このため特許文献１〜特許文献３のいずれも、フリー層に所望の磁化方向と反対方向の磁界の成分が印加される問題を解消するに至っていない。
【００１２】
本発明は、以上の問題に鑑みなされたものである。その目的は、磁気抵抗素子を有する半導体装置であって、フリー層に所望の磁化方向と反対方向の磁界の成分が印加されることによる誤動作を抑制することが可能な半導体装置を提供することである。
【課題を解決するための手段】
【００１３】
本発明の一実施例による半導体装置は以下の構成を備えている。
上記半導体装置は、主表面を有する半導体基板と、半導体基板の主表面上に位置する、磁化自由層を有する磁気抵抗素子と、磁気抵抗素子の下方に位置し、第１方向に向けて延び、発生する磁界により磁化自由層の磁化状態を変化させることが可能な第１配線と、磁気抵抗素子の上方に位置し、第２方向に向けて延び、発生する磁界により磁化自由層の磁化状態を変化させることが可能な第２配線とを備えている。磁化自由層は、第２方向に対して対称であり、平面視における第２方向に垂直な方向に対して非対称である。上記第１配線は、磁化自由層と平面視において重なる領域において、磁化自由層が磁化されやすい方向に延びる磁化容易軸の延在する方向に沿うように延在している。
【発明の効果】
【００１４】
本実施例によれば、磁化容易軸が、磁化自由層の外周部に沿う方向に延在する。このため、磁化自由層の外周に沿う方向に延在する第１配線に流れる電流が形成する磁界は、磁化容易軸にほぼ垂直な方向を向く。このため、第１配線に流れる電流が形成する磁界には、磁化容易軸の磁化を打ち消す成分がほとんど含まれなくなり、磁気抵抗素子の誤動作が抑制される。その結果、信頼性の高い半導体装置が提供される。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１に係る半導体装置の全体の平面図である。
【図２】本発明の実施の形態１に係る半導体装置の全体の回路図である。
【図３】本発明の実施の形態１に係るＭＲＡＭのメモリセルにおける磁気抵抗素子およびビット線の配置関係を示す模式的な構造斜視図である。
【図４】本発明の実施の形態１に係るＭＲＡＭのメモリセルのレイアウトを示す平面図である。
【図５】本発明の実施の形態１のＭＲＡＭにおけるメモリセルと周辺回路を示す断面図である。
【図６】図５の点線で囲んだ「ＶＩ」の領域をより詳細に示す、図４のＶＩ−ＶＩ線に沿う部分における概略断面図である。
【図７】図４のＶＩＩ−ＶＩＩ線に沿う部分における概略断面図である。
【図８】実施の形態１の磁気抵抗素子に印加される磁界の向きを示す概略平面図である。
【図９】実施の形態１の比較例の磁気抵抗素子に印加される磁界の向きを示す概略平面図である。
【図１０】実施の形態１の磁気抵抗素子とディジット線との平面形状を示す概略平面図である。
【図１１】実施の形態１のＭＲＡＭのディジット線の製造方法を説明する概略平面図である。
【図１２】（Ａ）実施の形態１の磁気抵抗素子の平面形状の第１の変形例を示す概略平面図である。（Ｂ）実施の形態１の磁気抵抗素子の平面形状の第２の変形例を示す概略平面図である。（Ｃ）実施の形態１の磁気抵抗素子の平面形状の第３の変形例を示す概略平面図である。（Ｄ）実施の形態１の磁気抵抗素子の平面形状の第４の変形例を示す概略平面図である。（Ｅ）実施の形態１の磁気抵抗素子の平面形状の第５の変形例を示す概略平面図である。（Ｆ）実施の形態１の磁気抵抗素子の平面形状の第６の変形例を示す概略平面図である。（Ｇ）実施の形態１の磁気抵抗素子の平面形状の第７の変形例を示す概略平面図である。（Ｈ）実施の形態１の磁気抵抗素子の平面形状の第８の変形例を示す概略平面図である。（Ｉ）実施の形態１の磁気抵抗素子の平面形状の第９の変形例を示す概略平面図である。（Ｊ）実施の形態１の磁気抵抗素子の平面形状の第１０の変形例を示す概略平面図である。（Ｋ）実施の形態１の磁気抵抗素子の平面形状の第１１の変形例を示す概略平面図である。
【図１３】実施の形態２の磁気抵抗素子とディジット線との平面形状を示す概略平面図である。
【図１４】実施の形態３の磁気抵抗素子とディジット線との平面形状を示す概略平面図である。
【図１５】本発明の実施の形態３のＭＲＡＭにおけるメモリセルと周辺回路を示す断面図である。
【図１６】実施の形態３の磁気抵抗素子に印加される磁界の向きを示す概略平面図である。
【図１７】実施の形態３の磁気抵抗素子とディジット線との平面形状を示す、図１４とは異なる変形例の概略平面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
まず、本実施の形態としてチップ状態の半導体装置について図１を用いて説明する。
図１を参照して、本実施の形態における半導体チップＣＨＰには、ＣＰＵ（Central Processing Unit）と、ＭＲＡＭと、周辺回路と、パワーラインＰＬとを有している。半導体チップＣＨＰの周辺部にはパッドＰＤが配置されている。
【００１７】
ＣＰＵは、中央演算処理部とも呼ばれる回路であり、記憶装置から命令を読み出して解読し、それに基づいて多種多様な演算や制御を行なうものである。このためＣＰＵには高速処理が要求される。
【００１８】
ＭＲＡＭは、磁気を利用して、記憶情報をランダムに読み出したり書き込んだりすることができる素子である。ＭＲＡＭは電源を切っても記憶状態が保持される不揮発性メモリとして機能するだけでなく、高速なランダムアクセス機能を有するメモリ素子である。
【００１９】
周辺回路は、ＣＰＵやＭＲＡＭとともに半導体装置のシステムを構成するための回路であり、たとえば電源回路、クロック回路やリセット回路などから構成されている。周辺回路には、デジタル信号を処理するデジタル回路やアナログ信号を処理するアナログ回路を含んでいる。アナログ回路は、時間的に連続して変化する電圧や電流の信号、すなわちアナログ信号を扱う回路であり、たとえば、増幅回路、変換回路、変調回路、発振回路、電源回路などから構成されている。
【００２０】
パワーラインＰＬは、ＣＰＵ、ＭＲＡＭおよび周辺回路を動作するための電圧を供給するラインであり、電源ラインやグランドラインから構成されている。ＣＰＵ、ＭＲＡＭおよび周辺回路は、パワーラインと接続されており、パワーラインからの電源供給によって動作できる。
【００２１】
パッドＰＤは、半導体チップＣＨＰの外部に接続される機器（回路）と入出力するための外部接続端子である。パッドＰＤを介して半導体チップＣＨＰに形成されているＣＰＵなどに入力信号が入力される。またＣＰＵからの出力信号がパッドＰＤを介して半導体チップＣＨＰの外部に接続されている機器（回路）に出力される。
【００２２】
次に、ＭＲＡＭの等価回路について図２および図３を用いて説明する。
図２を参照して、通常、ＭＲＡＭが構成する回路には、横方向にｎ行、縦方向にｍ列、マトリクス状に複数のＭＲＡＭのメモリセルＭＣが配置されている。つまりＭＲＡＭは、アレイ状に配置された複数のメモリセルＭＣからなるメモリセルアレイを構成している。複数のメモリセルＭＣの各々は、磁気抵抗素子ＴＭＲと、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）からなるアクセストランジスタＡＴＲとを有している。
【００２３】
メモリセルアレイの行に沿って、ワード線ＷＬ１〜ＷＬｍと、ソース線ＳＬ１〜ＳＬｍとが互いに並行して延在するように配置されている。一方、メモリセルアレイの縦方向に延在するように、ビット線ＢＬ１〜ＢＬｎが互いに並行して配置されている。
【００２４】
ＭＲＡＭは上記以外に、ワード線ＷＬ１〜ＷＬｍと電気的に接続されたワード線ドライバ帯ＷＤと、ソース線ＳＬ１〜ＳＬｍと電気的に接続されたデータ読出回路ＤＲＣと、選択トランジスタＧＳＧ１〜ＧＳＧｎを介在してビット線ＢＬ１〜ＢＬｎと電気的に接続されたデータ書込回路ＤＷＣと、選択トランジスタＧＳＧ１〜ＧＳＧｎの各々のゲートに電気的に接続されたカラムデコーダＣＤとを有している。
【００２５】
このように横方向および縦方向に延在する複数のラインが存在し、かつアレイ状にメモリセルＭＣが配置された回路構成を有するＭＲＡＭは、外部からの制御信号やアドレス信号に基づき、特定のメモリセルＭＣにランダムアクセスする。そして当該ＭＲＡＭは、アクセスした特定のメモリセルに対して、入力データＤinを書き込んだり出力データＤoutを読み出したりする。
【００２６】
図３を参照して、本実施の形態におけるＭＲＡＭは、複数（図３においては６列）のディジット線ＤＬ（Ｘ１〜Ｘ６）と複数（図３においては５列）のビット線ＢＬ（Ｙ１〜Ｙ５）とが磁気抵抗素子ＴＭＲと電気的に接続されている。
【００２７】
次に、本実施の形態におけるＭＲＡＭの構成について図４〜図８を用いて説明する。
図４はＭＲＡＭの１つのメモリセルの平面から見た図を示しており、図５はＭＲＡＭのメモリセル領域ＲＭと周辺回路領域ＲＰとの各断面図を示している。
【００２８】
まず図５を参照して、メモリセル領域ＲＭに形成されたＭＲＡＭのメモリセルは、アクセストランジスタＡＴＲと、磁気抵抗素子ＴＭＲとを有している。アクセストランジスタＡＴＲは、たとえばボロンやリン、砒素などを含む不純物拡散層である１対のソース／ドレイン領域ＳＤと、シリコン酸化膜からなるゲート絶縁層ＧＩと、ポリシリコンや金属膜などの導電体からなるゲート電極層ＧＥとを有している。１対のソース／ドレイン領域ＳＤは、半導体基板ＳＵＢの主表面に互いに間隔をあけて配置されている。ゲート電極層ＧＥは、１対のソース／ドレイン領域ＳＤに挟まれる半導体基板ＳＵＢの表面上にゲート絶縁層ＧＩを介在して形成されている。なお１対のソース／ドレイン領域ＳＤおよびゲート電極層ＧＥの表面はシリサイド化されていてもよい。
【００２９】
磁気抵抗素子ＴＭＲは、アクセストランジスタＡＴＲが形成された半導体基板ＳＵＢの主表面上に複数層の層間絶縁層（たとえば４層のシリコン酸化膜からなる層間絶縁層）ＩＩを介在して位置している。磁気抵抗素子ＴＭＲは、下部電極ＬＥＬの表面にその下面が接するように形成されている。この下部電極ＬＥＬは、ローカルビアＬＶおよび読み出し用配線Ｍ３等を通じてアクセストランジスタＡＴＲの１対のソース／ドレイン領域ＳＤの一方に電気的に接続されている。
【００３０】
なお読み出し用配線Ｍ３およびディジット線ＤＬ（第１配線）は、たとえばクラッド層ＣＬＤと、配線本体となる銅膜ＣＵとからなり、クラッド層ＣＬＤは銅膜ＣＵの下面と側面とを覆う態様で形成されている。ローカルビアＬＶは、たとえばタングステン膜ＴＧとバリアメタルＢＲＬとからなっており、シリコン窒化膜ＩＩ１、シリコン酸化膜ＩＩ２（図６）に設けられた溝内に形成されている。
【００３１】
図示されないが、クラッド層ＣＬＤは、たとえばバリアメタルＢＲＬと高透磁率膜とバリアメタルＢＲＬとがこの順に積層された３層構造を有することが好ましい。たとえばパーマロイからなる高透磁率膜を有することにより、クラッド層ＣＬＤは、磁界を遮蔽する機能を有する。
【００３２】
また磁気抵抗素子ＴＭＲの上側に電気的に接続するようにビット線ＢＬ（第２配線）が形成されている。ビット線ＢＬは、たとえば配線本体となる銅膜ＣＵ２と、銅膜ＣＵ２の上面に接する（たとえばシリコン窒化膜からなる）絶縁層ＩＩ４などからなる。これにより、ビット線ＢＬと下部電極ＬＥＬとの間に磁気抵抗素子ＴＭＲが配置されている。
【００３３】
なお周辺回路領域ＲＰでは、メモリセル（磁気抵抗素子）の動作等を制御するトランジスタＴＰ等の半導体素子と、半導体素子を互いに電気的に接続する配線やビアが形成されている。
【００３４】
図６は図４におけるＶＩ−ＶＩ断面を、図７は図４におけるＶＩＩ−ＶＩＩ断面を示す。図６および図７を参照して、磁気抵抗素子ＴＭＲは、ピン層ＭＰＬと、トンネル絶縁層ＭＴＬと、フリー層ＭＦＬ（磁化自由層）と、上部電極ＵＥＬとを有し、かつたとえばピン層ＭＰＬと、トンネル絶縁層ＭＴＬと、フリー層ＭＦＬと、上部電極ＵＥＬとがこの順で下から積層された積層構造を有している。このピン層ＭＰＬは、下部電極ＬＥＬの上面に接するように形成されている。また上部電極ＵＥＬは磁気抵抗素子ＴＭＲの上面を構成している。なお上部電極ＵＥＬは、キャップ層ＣＰと金属層ＴＬとが積層された構成を有している。
【００３５】
ピン層ＭＰＬとフリー層ＭＦＬとは、それぞれ磁性を有する磁性層である。磁気抵抗素子ＴＭＲへのデータの書き込みは、フリー層ＭＦＬの磁化の向きが、磁気抵抗素子ＴＭＲを通過する電流の向きに応じて変化することによりなされる。
【００３６】
個々の磁気抵抗素子ＴＭＲには、上記のようにトンネル絶縁層ＭＴＬを間に介在させて２つの磁性層（ピン層ＭＰＬとフリー層ＭＦＬ）が積層されている。この２つの磁性層における磁化の向きを同じ向きにするか、互いに逆向きにするかによって磁気抵抗素子ＴＭＲの抵抗値が変化する。磁気抵抗素子ＴＭＲの、特にフリー層ＭＦＬの磁化の向きは、ディジット線ＤＬやビット線ＢＬに流れる電流が形成する磁界に応じて書き換えられる。また磁気抵抗素子ＴＭＲの、特にフリー層ＭＦＬの磁化の向きに応じて変化された電気抵抗を検出することにより、磁気抵抗素子ＴＭＲの磁化の向きが読み取られる。
【００３７】
下部電極ＬＥＬの上面および磁気抵抗素子ＴＭＲの側面には保護絶縁層ＩＩＩが形成されている。保護絶縁層ＩＩＩは、下部電極ＬＥＬ上に延在しており、平面視において下部電極ＬＥＬの形成位置と重複するよう形成されている。この保護絶縁層ＩＩＩは、下部電極ＬＥＬのパターニング時に磁気抵抗素子ＴＭＲにダメージが入ることを防止する。保護絶縁層ＩＩＩはたとえば通常よりも低温（３００℃未満）の条件にて成膜されたシリコン窒化膜であることが好ましい。
【００３８】
下部電極ＬＥＬおよび保護絶縁層ＩＩＩの上には、たとえばシリコン酸化膜からなる層間絶縁層ＩＩ３が形成されている。この層間絶縁層ＩＩ３の上面には、ビット線ＢＬが形成されている。ビット線ＢＬは磁気抵抗素子ＴＭＲの真上を、半導体基板ＳＵＢの主表面に沿った方向に向けて延在するように形成されている。ビット線ＢＬはその本体である銅膜ＣＵ２とクラッド層ＣＬＤと、銅膜ＣＵ２上の絶縁層ＩＩ４とクラッド層ＣＬＤと、クラッド層ＣＬＤ上の絶縁層ＩＩ６（たとえばシリコン酸化膜）とからなっている。なお絶縁層ＩＩ６の上面と同一平面には絶縁層ＩＩ５（たとえばシリコン酸化膜）が形成されている。
【００３９】
このビット線ＢＬと磁気抵抗素子ＴＭＲの上部電極ＵＥＬとは、コンタクト部ＣＮＴにより電気的に接続されている。コンタクト部ＣＮＴは、たとえばクラッド層ＣＬＤと銅膜ＣＵ２とからなっている。
【００４０】
次に、各部の材質について説明する。
ピン層ＭＰＬは強磁性層からなる薄膜であることが好ましい。具体的にはＮｉ(ニッケル）、Ｃｏ（コバルト）、Ｆｅ（鉄）、Ｂ（ボロン）、Ｒｕ（ルテニウム）からなる群からなる群から選択される１種以上から構成される金属単体または合金の膜であることが好ましい。トンネル絶縁層ＭＴＬは、ＡｌＯｘ（酸化アルミニウム）、ＭｇＯ（酸化マグネシウム）、ＨｆＯ（酸化ハフニウム）のいずれかからなる絶縁膜であることが好ましい。
【００４１】
フリー層ＭＦＬは、強磁性層からなる薄膜であることが好ましい。具体的にはＮｉ（ニッケル）、Ｃｏ（コバルト）、Ｆｅ（鉄）、Ｂ（ボロン）、Ｒｕ（ルテニウム）からなる群から選択される１種以上から構成される金属単体または合金の膜であることが好ましい。また上記の異なる材質の合金からなる薄膜が複数積層された構成であってもよい。
【００４２】
下部電極ＬＥＬはたとえばＴａ（タンタル）、ＴａＮ（窒化タンタル）、Ｒｕ、ＴｉＮ（窒化チタン）などの金属膜からなることが好ましい。上部電極ＵＥＬのキャップ層ＣＰはたとえばＲｕからなり、金属層ＴＬはＴａからなることが好ましい。
【００４３】
次に本実施の形態に係る構成について、図８〜図１２を参照しながら説明する。
図８を参照して、本実施の形態においては、ビット線ＢＬは、平面視においてほぼ直線状に延在する態様となっている。このビット線ＢＬが平面視においてほぼ直線状に延在する方向は、たとえばＭＲＡＭが形成される半導体チップＣＨＰ（図１参照）の矩形の平面形状の縁部にほぼ平行またはほぼ垂直な方向である。そして磁気抵抗素子ＴＭＲは、平面視における長手方向が、全体的にはビット線ＢＬにほぼ垂直な方向に（第２方向に向けて）延在するように配置されている。
【００４４】
ただし磁気抵抗素子ＴＭＲは、平面視において第２方向に垂直な方向に対して非対称である。すなわち磁気抵抗素子ＴＭＲは、磁気抵抗素子ＴＭＲの平面形状の内部の、特にビット線ＢＬに垂直な方向における中心を通り、ビット線ＢＬに垂直な方向に延在する仮想の直線（図８の上下方向に延在する直線）に対して非対称となっている。より具体的には、磁気抵抗素子ＴＭＲの長手方向（図８の上下方向）に延在する１対の外周のうち少なくともいずれかの少なくとも一部が湾曲または屈曲している。図８の磁気抵抗素子ＴＭＲは１対の外周の両側が、図の右側に凸となるように湾曲している。
【００４５】
なお磁気抵抗素子ＴＭＲは、平面形状における長手方向に交差する方向（図の左右方向）に延在する仮想の直線に対しては対称となっている。つまり磁気抵抗素子ＴＭＲは、ビット線ＢＬの延在する方向（第２方向）にほぼ平行な方向に延在し、磁気抵抗素子ＴＭＲの内部の、特に第２方向に垂直な方向における中心を通る仮想の直線に対しては対称となっている。
【００４６】
磁気抵抗素子ＴＭＲが上記のような平面形状を有することにより、フリー層ＭＦＬのいわゆる磁化困難軸方向の磁界の大きさが閾値以上の場合に、いわゆる磁化容易軸方向の磁界の大きさがわずかであってもフリー層ＭＦＬの磁界は容易に反転される。これに対してフリー層ＭＦＬのいわゆる磁化容易軸方向の磁界の大きさが上記閾値に満たない場合には、いわゆる磁化容易軸方向の磁界をかなり大きくしないとフリー層ＭＦＬの磁界が反転されない。この性質を利用すれば、小さい磁界の印加により所望の磁気抵抗素子ＴＭＲを容易に磁化反転し、それ以外の意図しない磁気抵抗素子ＴＭＲの誤った磁化が抑制される。すなわち磁気抵抗素子ＴＭＲの誤動作が抑制され、当該磁気抵抗素子ＴＭＲを有するＭＲＡＭの信頼性が向上する。
【００４７】
またディジット線ＤＬは、全体としては平面視においてビット線ＢＬにほぼ垂直な方向に延在するように交差する。ただしディジット線ＤＬは、特に平面視において磁気抵抗素子ＴＭＲと重なる領域およびその近傍において、フリー層ＭＦＬのいわゆる磁化容易軸の延在する方向に沿うように延在している。つまり図８のディジット線ＤＬは、図の右側に凸となるように湾曲している。
【００４８】
図８の平面形状を有する磁気抵抗素子ＴＭＲは、フリー層ＭＦＬの各位置において、通常は矢印Ｈｅで示す方向に磁化される。矢印Ｈｅの示す方向は磁化容易軸の延在する方向にほぼ等しい。また矢印Ｈｅの示す方向は、各位置近傍の磁気抵抗素子ＴＭＲ（フリー層ＭＦＬ）の外周が延在する方向にほぼ等しい。これは以下の理由による。磁化容易軸方向の磁界はビット線ＢＬによって形成されるが、図８の上下方向に延在し、磁気抵抗素子ＴＭＲの中心を通る直線に対して磁気抵抗素子ＴＭＲが非対称である。このため、本来は図８の上下方向にほぼ平行になる、ビット線ＢＬが磁気抵抗素子ＴＭＲのフリー層ＭＦＬに形成する磁界の方向が、磁気抵抗素子ＴＭＲの形状に応じて変化する。
【００４９】
したがって、図８のディジット線ＤＬは、磁気抵抗素子ＴＭＲ（フリー層ＭＦＬ）の外周が延在する方向に沿うように延在することが好ましい。
【００５０】
この場合、フリー層ＭＦＬの各位置における磁化困難軸の延在する方向は、図８の矢印Ｈｈで示される方向となる。具体的には矢印Ｈｈは矢印Ｈｅにほぼ垂直な方向である。これは磁化困難軸方向の磁界はディジット線ＤＬによって、ディジット線ＤＬの延在する方向にほぼ垂直な方向に形成されるためである。つまり本来は図８の左右方向にほぼ平行になる、ディジット線ＤＬが磁気抵抗素子ＴＭＲのフリー層ＭＦＬに形成する磁界の方向が、平面視における近傍のディジット線ＤＬの湾曲の形状に応じて変化する。
【００５１】
上記のように矢印Ｈｅの方向が近傍の磁気抵抗素子ＴＭＲの外周の形状に沿う方向である。磁気抵抗素子ＴＭＲの外周とディジット線ＤＬとはほぼ同じ方向を向くため、矢印Ｈｅは平面視におけるディジット線ＤＬの延在する方向にほぼ等しくなる。矢印Ｈｈはディジット線ＤＬにほぼ垂直な方向であるため、矢印Ｈｅは矢印Ｈｈとほぼ垂直になる。
【００５２】
次に、比較例である図９を参照しながら、本実施の形態の作用効果について説明する。
図９の比較例においては、図８の本実施の形態の態様に対して、ディジット線ＤＬの平面形状において異なっている。すなわち、ディジット線ＤＬが平面視においてほぼ直線状に延在する態様となっている。その他の構成、たとえば磁気抵抗素子ＴＭＲの平面形状やビット線ＢＬの配置などは、図８と同様である。
【００５３】
図９の場合、ディジット線ＤＬの電流が磁気抵抗素子ＴＭＲに対して形成する磁界は、概ね図９の左右方向である矢印Ｈｘとなる。これはＨｘはディジット線ＤＬにほぼ垂直な方向であるためである。しかし磁気抵抗素子ＴＭＲの形状は図８と同様であるため、磁気抵抗素子ＴＭＲの内部における磁化の方向Ｈｅは図８と同様である。
【００５４】
この場合、ディジット線ＤＬの電流が形成する磁界Ｈｘは、矢印Ｈｅと同一直線上の方向である矢印Ｈｘｅの成分と、矢印Ｈｅに垂直な方向の矢印Ｈｘｈの成分とを有する。矢印Ｈｘｅは矢印Ｈｅと同一直線上の、互いに逆方向の成分となる。
【００５５】
この場合たとえば、ＭＲＡＭ中の単一の磁気抵抗素子ＴＭＲに十分な磁界Ｈｘを印加してデータを書き込む際に、当該磁気抵抗素子ＴＭＲの周囲の意図しない磁気抵抗素子ＴＭＲにも同様の磁界Ｈｘが印加される可能性がある。この場合、図９のようにフリー層ＭＦＬの磁界Ｈｅを打ち消す磁界Ｈｘｅが印加されることになる。すると上記周囲の磁気抵抗素子ＴＭＲには誤ったデータが書き込まれる可能性がある。この現象は、データを書き込もうとする磁気抵抗素子ＴＭＲに対しても同様に起こりうる。
【００５６】
そこで図８のようにディジット線ＤＬが磁気抵抗素子ＴＭＲの磁化方向Ｈｅに沿うように延在（湾曲）する構成とすれば、ディジット線ＤＬの電流が形成する磁界Ｈｈが磁界Ｈｅとほぼ垂直な方向となる。このため磁界Ｈｈには磁界Ｈｅを打ち消す磁界がほとんど発生しない。すなわち磁気抵抗素子ＴＭＲ（フリー層ＭＦＬ）の一部の領域において磁界Ｈｅが弱まったり、磁界Ｈｅの向きが逆転したりなどの不具合が発生する可能性が低減される。このため当該磁気抵抗素子ＴＭＲに誤ったデータが書き込まれる可能性が小さくなる。したがって磁気抵抗素子ＴＭＲに書き込まれるデータの信頼性がより向上する。
【００５７】
以上より、本実施の形態の平面形状を有する磁気抵抗素子ＴＭＲを用いて、本実施の形態の延在方向を有するディジット線ＤＬが形成されたＭＲＡＭは、所望の磁気抵抗素子ＴＭＲへのデータの書き込みの信頼性がさらに高められる。
【００５８】
なお上記のように矢印Ｈｅの示す方向は、各位置近傍の磁気抵抗素子ＴＭＲ（フリー層ＭＦＬ）の外周や、ディジット線ＤＬが延在する方向にほぼ等しいことが好ましい。しかし矢印Ｈｅの示す方向は磁気抵抗素子ＴＭＲやディジット線ＤＬの外周の形状に完全に平行になるわけではなく、矢印Ｈｅの示す方向と磁気抵抗素子ＴＭＲなどの外周の延在する方向との間には角度の誤差が存在していてもよい。その場合、矢印Ｈｅと矢印Ｈｈとのなす角度が完全に直角にならず、直角に対する誤差が発生することがある。
【００５９】
具体的には、磁化容易軸（矢印Ｈｅ）の方向と、その近傍におけるディジット線ＤＬの延在する方向とのなす角度はたとえば（±５°）以下であることが好ましい。同様に、磁化容易軸（矢印Ｈｅ）の方向と、その近傍における磁気抵抗素子ＴＭＲ（フリー層ＭＦＬ）の外周の延在する方向とのなす角度はたとえば（±５°）以下であることが好ましい。また磁気抵抗素子ＴＭＲの外周の延在する方向とその近傍におけるディジット線ＤＬの外周の延在する方向とのなす角度はたとえば（±１０°）以下であることが好ましい。
【００６０】
上記のようにすれば、たとえば図９に示すようにディジット線ＤＬの電流が形成する磁界が図の左右方向に延在するように発生する場合に比べて、矢印Ｈｅに対して逆方向の磁界の成分を小さくすることができ、本実施の形態の効果を発揮することができる。
【００６１】
図１０を参照して、上記のようにＭＲＡＭには複数の磁気抵抗素子ＴＭＲがアレイ状に配置された構成を有する。このため、たとえば縦方向、横方向のそれぞれに２個ずつの磁気抵抗素子ＴＭＲがアレイ状に配置されたＭＲＡＭにおいて、たとえば図１０に示すようにディジット線ＤＬが延在することが好ましい。
【００６２】
具体的には、磁気抵抗素子ＴＭＲ００、ＴＭＲ０１、ＴＭＲ１０、ＴＭＲ１１のそれぞれは、たとえば右側に凸となるように外周が湾曲している。このためこれらと平面視において重なる位置のディジット線ＤＬ０、ＤＬ１は、その外周がそれぞれの磁気抵抗素子の外周の湾曲に沿うように、右側に凸となるように湾曲している。たとえば磁気抵抗素子ＴＭＲ００と平面視において重なる位置の近傍のディジット線ＤＬと、磁気抵抗素子ＴＭＲ１０と平面視において重なる位置の近傍のディジット線ＤＬとが滑らかに接続されるように、これらの領域の間（ビット線ＢＬ０とビット線ＢＬ１とに挟まれた領域）においてはディジット線ＤＬ０、ＤＬ１が左側に凸となるように湾曲している。
【００６３】
磁気抵抗素子ＴＭＲの配置される個数が図１０よりさらに増加した場合においても、ディジット線ＤＬの湾曲の態様は図１０と同様であることが好ましい。
【００６４】
次に、本実施の形態に係る、特に平面視において湾曲したディジット線ＤＬの製造方法について、図１１を参照しながら説明する。
【００６５】
図１１を参照して、ディジット線ＤＬ０、ＤＬ１の形状を形成するためには、レチクルと呼ばれる、極微細形状のパターニング用のマスクを用いることが好ましい。具体的には、レチクルにはレイアウトパターンＤＬｌのように、たとえばビット線ＢＬにほぼ直交する直線状のディジット線（図９参照）と同様の形状を有するレイアウトを描画しておく。
【００６６】
次に遮光パターンＤＬｐが形成される。この遮光パターンＤＬｐに対応する領域が、最終的にディジット線ＤＬ０、ＤＬ１が形成される領域に相当する。ここで遮光パターンＤＬｐは、レイアウトパターンＤＬｌの形状をベースに形成されることが好ましい。
【００６７】
以上の手順により形成された遮光パターンＤＬｐを有するレチクルを用いて、通常の写真製版技術およびエッチング技術により、ディジット線ＤＬ０、ＤＬ１が形成される。すなわち、たとえばビット線ＢＬ１とビット線ＢＬ０との間の領域においては、ディジット線ＤＬ０、ＤＬ１は図の左側に凸となるように湾曲するため、遮光パターンＤＬｐが他の領域よりやや左寄りに、矩形状に形成されている。逆にたとえば磁気抵抗素子ＴＭＲと平面視において重なる領域においては、ディジット線ＤＬ０、ＤＬ１は図の右側に凸となるように湾曲するため、遮光パターンＤＬｐが他の領域よりやや右寄りに、矩形状に形成されている。
【００６８】
以上は極微細なパターンを形成する工程であるため、写真製版技術の露光工程時の光近接効果により、形成されるパターンが変形する可能性がある。このため遮光パターンＤＬｐは実際のディジット線ＤＬ０、ＤＬ１の形状と同一にせず、これに近似した矩形状の集合体とする。このように遮光パターンＤＬｐに対してＯＰＣ（Optical Proiximity Correction）と呼ばれる形状補正を施すことが好ましい。ＯＰＣには形状補正を計算機で行なうオートＯＰＣと、形状補正を人間が行なうマニュアルＯＰＣとがあるが、ここではマニュアルＯＰＣを用いることが好ましい。
【００６９】
次に、上記の磁気抵抗素子ＴＭＲの平面形状の変形例について、図１２を参照しながら説明する。
【００７０】
上記のように磁気抵抗素子ＴＭＲの特にフリー層ＭＦＬは、長手方向に延在する仮想の直線に対して非対称であり、上記仮想の直線に直交する仮想の直線に対して対称である平面形状を有する。上記の長手方向に延在する方向（図８における上下方向）は、概ね磁化容易軸の延在する方向（図８の矢印Ｈｅ）に沿った方向である。また長手方向に直交する方向は、概ね磁化困難軸の延在する方向（図８の矢印Ｈｈ）に沿った方向である。
【００７１】
このように、磁気抵抗素子ＴＭＲの特にフリー層ＭＦＬは、磁化容易軸の延在する方向に関して非対称であり、磁化容易軸に交差する方向に関して対称であることが好ましい。なおここで磁化容易軸に交差する方向とは、たとえば磁化容易軸の延在する方向に対して垂直、あるいは垂直に近い角度の方向を意味する。
【００７２】
上記の条件を満たす平面形状を有するフリー層ＭＦＬとして、たとえば図１２（Ａ）から図１２（Ｋ）に示す各態様が考えられる。なお図１２（Ａ）から図１２（Ｋ）においては、図８や図９に示す磁気抵抗素子ＴＭＲと同様の方向から見た図を示している。
【００７３】
たとえば図１２（Ａ）の磁気抵抗素子ＴＭＲ（フリー層ＭＦＬ）は、直線状の外周を有する平面形状となっている。ただし図の左側の直線の一方の端部と他方の端部とを結ぶ、図の右側の領域においては、複数の線分が略円弧状の多角形を構成するように接続されている。図１２（Ｂ）の磁気抵抗素子ＴＭＲ（フリー層ＭＦＬ）は、二等辺三角形の外周を有する平面形状となっている。図１２（Ｃ）（Ｄ）は曲率の異なる２種類の曲線の外周を組み合わせた平面形状となっている。図１２（Ｅ）は直線状と湾曲形状の外周を有する平面形状となっている。図１２（Ｆ）は曲率の異なる２種類の曲線の端部同士が線分で接続された外周を有する平面形状となっている。図１２（Ｇ）は長さの異なる２種類の線分の端部同士が曲線で接続された外周を有する平面形状となっている。図１２（Ｈ）はいわゆる等脚台形の外周を有する平面形状となっている。図１２（Ｉ）は図１２（Ｈ）の等脚台形の角部に円弧を設けた平面形状となっている。さらに図１２（Ｊ）は一部の角度が１８０°を超える大きさを有する対称の多角形状の外周を有する平面形状となっており、図１２（Ｋ）は図１２（Ｊ）の多角形の角部に円弧を設けた平面形状となっている。これらはいずれも、図の上下方向に延在する仮想の直線に対して非対称であり、図の左右方向に延在する仮想の直線に対して対称となっている。
【００７４】
（実施の形態２）
本発明の実施の形態２は、実施の形態１と比較して、磁気抵抗素子ＴＭＲやディジット線ＤＬの形状において異なっている。以下、本実施の形態の構成について図１３を用いて説明する。
【００７５】
図１３を参照して、本実施の形態においては、図１０と同様にたとえば縦方向、横方向のそれぞれに２個ずつの磁気抵抗素子ＴＭＲがアレイ状に配置されたＭＲＡＭが形成される。ただし本実施の形態においては、ＴＭＲ１０およびＴＭＲ１１の、長手方向の外周の湾曲する方向が実施の形態１と異なっている。具体的には、図１３においてはＴＭＲ１０およびＴＭＲ１１と平面視において重なる領域およびその近傍において、長手方向の外周は図の左側に凸となるように湾曲している。このため磁気抵抗素子ＴＭＲ１０、ＴＭＲ１１の近傍においてはディジット線ＤＬも、磁気抵抗素子ＴＭＲ１０、ＴＭＲ１１の湾曲方向に沿うように湾曲される。
【００７６】
図１３に示す本実施の形態の構成は、図１０に示す実施の形態１の構成と比較して、以上の点において異なっており、他の点においては実施の形態１と同様である。このため、図１３において同一の要素については同一の符号を付しその説明を繰り返さない。
【００７７】
次に本実施の形態の作用効果について説明する。本実施の形態は、実施の形態１の効果に加えて、以下に示す効果を有する。
【００７８】
たとえば図１０のＭＲＡＭにおいては、ディジット線ＤＬ０、ＤＬ１の湾曲の方向が変化する変曲点が２箇所存在する。具体的には、上記変曲点は、ビット線ＢＬ１の下部（右側に凸から左側に凸へ変化）とビット線ＢＬ０の上部（左側に凸から右側に凸へ変化）である。これに対して、図１３にＭＲＡＭにおいては、ディジット線ＤＬ０、ＤＬ１の湾曲の方向が変化する変曲点は１箇所のみ存在する。具体的には、上記変曲点は、ビット線ＢＬ１とビット線ＢＬ０との中間の位置（左側に凸から右側に凸へ変化）である。
【００７９】
このため、本実施の形態の構成を用いれば、ディジット線ＤＬの変曲点の数を減らすことができる。このためディジット線ＤＬの銅膜ＣＵ（図５参照）に流れる電流をより安定にすることができる。その結果、ＭＲＡＭ全体の信頼性がさらに向上する。
【００８０】
本発明の実施の形態２は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態２について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。
【００８１】
（実施の形態３）
本実施の形態は、実施の形態１と比較して、ディジット線ＤＬに形成されるクラッド層ＣＬＤの態様において異なっている。以下、本実施の形態について、図１４〜図１７を参照しながら説明する。
【００８２】
図１４を参照して、本実施の形態においては、図１０と同様にたとえば縦方向、横方向のそれぞれに２個ずつの磁気抵抗素子ＴＭＲがアレイ状に配置されたＭＲＡＭが形成される。また図１４の磁気抵抗素子ＴＭＲ００、０１、１０、１１のそれぞれは、図１０の磁気抵抗素子ＴＭＲ００、０１、１０、１１と同様に湾曲した平面形状を有している。ただし本実施の形態においては、ディジット線ＤＬ０、ＤＬ１は平面視において直線状に延在している。この態様は、たとえば図９に示す本実施の形態１の比較例のディジット線ＤＬと同様である。
【００８３】
図１４および図１５を参照して、本実施の形態においては、ディジット線ＤＬ０、ＤＬ１ともに、その底面および側面を覆うクラッド層ＣＬＤが、一部の領域において欠落している。つまり、ディジット線ＤＬ０、ＤＬ１の側面または底面の一部がクラッド層ＣＬＤで覆われない非被覆領域ＮＯＭが存在する。
【００８４】
なお図１５は図１４のＸＶ−ＸＶ線に沿う部分における概略断面図であるため、たとえば読み出し用配線Ｍ３などは断面図内に現れない可能性がある。しかし図１５は図５との比較を容易にするため、ディジット線ＤＬ以外の領域については図５と同様に図示している。
【００８５】
図１４〜図１５においては、磁気抵抗素子ＴＭＲは平面視において図の右側に凸となるように湾曲している。この場合、非被覆領域ＮＯＭは、ディジット線ＤＬの左側に形成されることが好ましい。つまりディジット線ＤＬの右側の領域においては、実施の形態１と同様のクラッド層ＣＬＤが形成されている。
【００８６】
図１４〜図１５に示す本実施の形態の構成は、図１０に示す実施の形態１の構成と比較して、以上の点において異なっており、他の点においては実施の形態１と同様である。このため、図１４〜図１５において同一の要素については同一の符号を付しその説明を繰り返さない。
【００８７】
次に、図１６を参照しながら、本実施の形態の作用効果について説明する。
上記のように、ディジット線ＤＬの電流が形成する磁界は、ディジット線ＤＬの延在する方向に交差する（たとえば垂直な）方向に形成される。具体的には、たとえばディジット線ＤＬがビット線ＤＬにほぼ直交するように配置されていれば、ディジット線ＤＬが作る磁界は、図の左右方向に延びるように形成される。しかし本実施の形態においては、図のディジット線ＤＬの左側の一部に非被覆領域ＮＯＭが配置されている。
【００８８】
このため本来、図の左右方向に延びるはずの磁界Ｈｈは、クラッド層ＣＬＤが形成された領域（非被覆領域ＮＯＭ以外の領域）に高密度となるように分布する。したがって図１６に示すように、ディジット線ＤＬの電流が形成する磁界は、図の左側から右側に放射状に広がるように形成される。この状態は、たとえば図８に示す本実施の形態１のように、ディジット線ＤＬが磁気抵抗素子ＴＭＲの外周形状に沿って湾曲する場合と同様である。
【００８９】
したがって、本実施の形態における磁界Ｈｈは、実施の形態１における磁界Ｈｈと同様に、磁界Ｈｅに対して垂直または垂直に近い角度で交差する方向に形成される。このため本実施の形態においても実施の形態１と同様に、磁界Ｈｈと逆方向の磁界成分が形成されることが抑制され、データの書き込みの誤動作が抑制される。その結果、本実施の形態においても実施の形態１と同様に、ＭＲＡＭの信頼性を向上することができる。
【００９０】
次に、本実施の形態のＭＲＡＭの平面形状の変形例について、図１７を参照しながら説明する。
【００９１】
図１７を参照して、本実施の形態のＭＲＡＭの平面形状の変形例においては、図１４のＭＲＡＭと同様に、ディジット線ＤＬ０、ＤＬ１に非被覆領域ＮＯＭが形成されている。しかし図１７においては、たとえば実施の形態１の図１０と同様に、ディジット線ＤＬ０、ＤＬ１を磁気抵抗素子ＴＭＲの外周の形状に沿うように湾曲させている。
【００９２】
たとえば非被覆領域ＮＯＭの形成だけでは磁界Ｈｈの形成される方向を図１６のように十分に制御できない場合などは、図１７のように非被覆領域ＮＯＭの形成とディジット線ＤＬの湾曲とを併用することにより、本実施の形態の作用効果をもたらすことができる。なお図１７の構成は、図１４の構成と比較して、以上の点において異なっており、他の点においては図１４と同様である。また本実施の形態と実施の形態２の態様とを適宜組み合わせてもよい。
【００９３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９４】
本発明は、磁気抵抗素子とディジット線とを有する半導体装置に、特に有利に適用されうる。
【符号の説明】
【００９５】
ＡＴＲ  アクセストランジスタ、ＢＬ  ビット線、ＢＲＬ  バリアメタル、ＣＨＰ  半導体チップ、ＣＮＴ  コンタクト部、ＣＰ  キャップ層、ＣＵ，ＣＵ２  銅膜、ＤＬ  ディジット線、ＤＬｌ  レイアウトパターン、ＤＬｐ  遮光パターン、ＧＥ  ゲート電極層、ＧＩ  ゲート絶縁層、ＩＩ１，ＩＩ４，ＩＩ５，ＩＩ６  絶縁層、ＩＩ２，ＩＩ３  層間絶縁層、ＩＩＩ  保護絶縁層、ＬＥＬ  下部電極、ＬＶ  ローカルビア、Ｍ３  読み出し用配線、ＭＣ  メモリセル、ＭＦＬ  フリー層、ＭＰＬ  ピン層、ＭＴＬ  トンネル絶縁層、ＮＯＭ  非被覆領域、ＰＤ  パッド、ＰＬ  パワーライン、ＲＭ  メモリセル領域、ＲＰ  周辺回路領域、ＳＤ  ソース／ドレイン領域、ＳＵＢ  半導体基板、ＴＧ  タングステン膜、ＴＬ  金属層、ＴＰ  トランジスタ、ＴＭＲ  磁気抵抗素子、ＵＥＬ  上部電極。
【図１】
2012114134.tif 000003
【図２】
2012114134.tif 000004
【図３】
2012114134.tif 000005
【図４】
2012114134.tif 000006
【図５】
2012114134.tif 000007
【図６】
2012114134.tif 000008
【図７】
2012114134.tif 000009
【図８】
2012114134.tif 000010
【図９】
2012114134.tif 000011
【図１０】
2012114134.tif 000012
【図１１】
2012114134.tif 000013
【図１２】
2012114134.tif 000014
【図１３】
2012114134.tif 000015
【図１４】
2012114134.tif 000016
【図１５】
2012114134.tif 000017
【図１６】
2012114134.tif 000018
【図１７】
2012114134.tif 000019