(57)【要約】【課題】電力変換用途用に新規な力率補正機構を有する電力変換制御装置を提案すること。【解決手段】電力変換制御装置が、線間電圧に応じて正規化信号を、該線間電圧に正規化利得を乗算して生成するのに使用する正規化部であって、正規化利得を線間電圧の振幅の逆数に比例させる正規化部と、正規化部に接続して、算術演算を実行することによって基準電流信号を生成する基準電流生成部であって、算術演算は正規化信号を含む基準電流生成部と、ゲート駆動信号を生成するのに使用するゲート駆動信号生成部であって、ゲート駆動信号のデューティを、基準電流信号と電流検出信号との電圧比較で決定するゲート駆動信号生成部を含むことからなる。【選択図】図２
2012115123.tif 000002
【特許請求の範囲】
【請求項１】
自動利得制御機構を使用して、線間電圧に応じて正規化信号及び正規化利得を生成する正規化部であって、前記正規化信号を前記線間電圧と前記正規化利得との積と等しくし、前記正規化利得を前記線間電圧の振幅の逆数に比例させる正規化部と、
前記正規化部に接続して、算術演算を実行することで基準電流信号を生成する基準電流生成部であって、前記算術演算は前記正規化信号を含む基準電流生成部と、
ゲート駆動信号を生成するのに使用するゲート駆動信号生成部であって、前記ゲート駆動信号のデューティを、前記基準電流信号と電流検出信号との電圧比較で決定するゲート駆動信号生成部を備えることを特徴とする新規な力率補正機構を有する電力変換制御装置。
【請求項２】
前記基準電流生成部は、前記算術演算として：ＳＲＥＦＣ＝ＶＮＯＲＭ×ＳＧ（式中、ＳＲＥＦＣは前記基準電流信号であり、ＶＮＯＲＭは前記正規化信号であり、ＳＧは前記正規化利得である）を実行するために乗算器を備えることを特徴とする、請求項１に記載の新規な力率補正機構を有する電力変換制御装置。
【請求項３】
前記基準電流生成部は、前記算術演算として：ＳＲＥＦＣ＝ＶＮＯＲＭ（式中、ＳＲＥＦＣは前記基準電流信号であり、ＶＮＯＲＭは前記正規化信号である）を実行するためにバッファを備えることを特徴とする、請求項１に記載の新規な力率補正機構を有する電力変換制御装置。
【請求項４】
前記基準電流生成部は、前記算術演算として：ＳＲＥＦＣ＝ＶＮＯＲＭ×ＶＮＯＲＭ（式中、ＳＲＥＦＣは前記基準電流信号であり、ＶＮＯＲＭは前記正規化信号である）を実行するために乗算器を備えることを特徴とする、請求項１に記載の新規な力率補正機構を有する電力変換制御装置。
【請求項５】
前記基準電流生成部は、前記算術演算として：ＳＲＥＦＣ＝ＶＮＯＲＭ×（ＶＮＯＲＭ＋ＶＯ×ＳＧ）（式中、ＳＲＥＦＣは前記基準電流信号であり、ＶＮＯＲＭは前記正規化信号であり、ＶＯは出力電圧であり、ＳＧは前記正規化利得である）を実行するために、可変利得増幅器と、コンバイナと、乗算器を備えることを特徴とする、請求項１に記載の新規な力率補正機構を有する電力変換制御装置。
【請求項６】
前記基準電流生成部は、前記算術演算として：ＳＲＥＦＣ＝ＶＮＯＲＭ×（ＶＯ×ＳＧ）（式中、ＳＲＥＦＣは前記基準電流信号であり、ＶＮＯＲＭは前記正規化信号であり、ＶＯは出力電圧であり、ＳＧは前記正規化利得である）を実行するために、可変利得増幅器と、乗算器を備えることを特徴とする、請求項１に記載の新規な力率補正機構を有する電力変換制御装置。
【請求項７】
線間電圧に応じて正規化信号を、該線間電圧に正規化利得を乗算して生成するのに使用する正規化部であって、前記正規化利得を前記線間電圧の振幅の逆数に比例させる正規化部と、
前記正規化部に接続して、算術演算を実行することによって基準電流信号を生成する基準電流生成部であって、前記算術演算は前記正規化信号を含む基準電流生成部と、
ゲート駆動信号を生成するのに使用するゲート駆動信号生成部であって、前記ゲート駆動信号のデューティを、前記基準電流信号と電流検出信号との電圧比較で決定するゲート駆動信号生成部を備えることを特徴とする新規な力率補正機構を有する電力変換制御装置。
【請求項８】
前記基準電流生成部を使用して、ＳＲＥＦＣ＝ＶＮＯＲＭ×ＳＧ、ＳＲＥＦＣ＝ＶＮＯＲＭ、ＳＲＥＦＣ＝ＶＮＯＲＭ×ＶＮＯＲＭ、ＳＲＥＦＣ＝ＶＮＯＲＭ×（ＶＮＯＲＭ＋ＶＯ×ＳＧ）、ＳＲＥＦＣ＝ＶＮＯＲＭ×（ＶＯ×ＳＧ）（式中、ＳＲＥＦＣは前記基準電流信号であり、ＶＮＯＲＭは前記正規化信号であり、ＶＯは出力電圧であり、ＳＧは前記正規化利得である）から成る群から選択した１式による前記算術演算を実行することを特徴とする、請求項７に記載の新規な力率補正機構を有する電力変換制御装置。
【請求項９】
前記基準電流信号を、前記ゲート駆動信号生成部におけるピーク基準電流として使用することを特徴とする、請求項８に記載の新規な力率補正機構を有する電力変換制御装置。
【請求項１０】
前記基準電流信号を、前記ゲート駆動信号生成部における平均基準電流として使用することを特徴とする、請求項８に記載の新規な力率補正機構を有する電力変換制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換制御装置に関し、特に、負荷電流調整が必要な電力変換用途に対して力率補正を提供できる電力変換制御装置に関する。
【背景技術】
【０００２】
図１では、電力変換用途について説明しているが、該用途では、力率補正機構を有する従来技術の制御装置１００を使用して、電力変換回路１１０の入力電流ＩＩＮの波形を、線間電圧ＶＬＩＮＥの波形に類似するように電力変換回路１１０を制御し、入力電流ＩＩＮの平均を、結果的に負荷１２０に対する直流出力電圧ＶＯとなるよう調整する。図１で分かるように、該制御装置には、コンバイナ１０１と、増幅器１０２と、乗算器１０３と、ゲート駆動信号生成部１０４とを含む。
【０００３】
コンバイナ１０１を使用して、ＶＯを基準電圧ＶＲＥＦで減算して誤差信号を生成する。高直流利得で、カットオフ周波数が１２０Ｈｚ以下の増幅器１０２を使用して、誤差信号を負利得で増幅して、振幅調節信号Ａを生成する。
【０００４】
乗算器１０３を使用して、線間電圧ＶＬＩＮＥを振幅調節信号Ａで乗算して、基準電流信号ＳＲＥＦＣを生成する。
【０００５】
ゲート駆動信号生成部１０４を使用して、ゲート駆動信号ＶＧを生成して、電力変換回路１１０のスイッチングを制御し、該生成部１０４では、ゲート駆動信号ＶＧのデューティを、基準電流信号ＳＲＥＦＣと、入力電流ＩＩＮを表す電流検出信号ＳＣＳとの電圧比較により、決定する。
【０００６】
運転中に、電流検出信号ＳＣＳが基準電流信号ＳＲＥＦＣに追従すると、負のフィードバック機構が強制的にＶＯをＶＲＥＦに接近させる。このように、線間電圧ＶＬＩＮＥが高／低レベルに変化すると、基準電流信号ＳＲＥＦＣの振幅が、振幅調節信号Ａによってより小さな／より大きな値に調節され、結果的に、ＶＯをＶＲＥＦに調整するように、電流検出信号ＳＣＳのレベルを低く／高くする。即ち、波形が線間電圧ＶＬＩＮＥの波形と類似し、振幅が振幅調節信号Ａと線間電圧ＶＬＩＮＥの振幅との積と等しい基準電流信号ＳＲＥＦＣが、力率を補正すると同時に出力電圧を調整するための主要な信号となる。
【０００７】
しかしながら、この構造には大きな短所―増幅器１０２が、高利得と低カットオフ周波数を必要とするために、大きな面積を占領してしまうという短所がある。
【０００８】
この問題に鑑み、本発明では、電力変換用途用に新規な力率補正機構を有する電力変換制御装置を提案する。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の主な目的は、降圧型、昇降圧型、又は昇圧型等とできる、電力変換回路用の新規な力率補正機構を有する電力変換制御装置を提案することである。
【課題を解決するための手段】
【００１０】
本発明の前述した目的を達成するために、新規な力率補正機構を有する電力変換制御装置を提案し、該電力変換制御装置は、
線間電圧に応じて正規化信号を、該線間電圧に正規化利得を乗算して生成するのに使用する正規化部であって、正規化利得を線間電圧の振幅の逆数に比例させる正規化部と、
正規化部に接続して、算術演算を実行することによって基準電流信号を生成する基準電流生成部であって、算術演算は正規化信号を含む基準電流生成部と、
ゲート駆動信号を生成するのに使用するゲート駆動信号生成部であって、ゲート駆動信号のデューティを、基準電流信号と電流検出信号との電圧比較で決定するゲート駆動信号生成部を含む。
【００１１】
審査官が、本発明の目的、構造、革新的特徴、性能について一層容易に理解できるように、好適実施例を添付図と共に、本発明の詳細な説明に用いる。
【図面の簡単な説明】
【００１２】
【図１】電力変換用途について説明しており、該用途では、力率補正機構を有する従来の制御装置を使用して、入力電流の波形が線間電圧の波形と類似するように電力変換回路を制御し、入力電流の平均が、結果的に負荷用直流出力電圧となるように調整する。
【図２】電力変換用途について説明しており、該用途では、本発明の好適実施形態による新規な力率補正機構を有する制御装置を使用して、入力電流の波形が線間電圧の波形と類似するように電力変換回路を制御し、出力電流の平均を、一定レベルに応じて調整する。
【図３】本発明の好適実施形態による図２の基準電流信号生成モジュールのブロック図について説明している。
【図４】本発明の別の好適実施形態による図２の基準電流信号生成モジュールのブロック図について説明している。
【図５】本発明のまた別の好適実施形態による図２の基準電流信号生成モジュールのブロック図について説明している。
【図６】本発明のまた別の好適実施形態による図２の基準電流信号生成モジュールのブロック図について説明している。
【図７】本発明のまた別の好適実施形態による図２の基準電流信号生成モジュールのブロック図について説明している。
【発明を実施するための形態】
【００１３】
以下では、本発明について、本発明の好適実施形態を示す添付図を参照して、更に詳細に説明する。
【００１４】
電力変換用途について説明している図２を参照されたい。図２では、本発明の好適実施形態による新規な力率補正機構を有する制御装置２００を使用して、電力変換回路２３０を、入力電流ＩＩＮの波形を線間電圧ＶＬＩＮＥと類似させ、出力電流ＩＯの平均を、一定レベルに従い調整して、対応する出力電圧ＶＯで負荷２４０を供給するように、制御する。図２で分かるように、制御装置２００は、基準電流生成モジュール２１０―正規化部２１１と基準電流生成部２１２を有する―と、ゲート駆動信号生成部２２０とを含む。  
【００１５】
正規化部２１１を使用して、線間電圧ＶＬＩＮＥを正規化利得ＳＧと乗算して、線間電圧ＶＬＩＮＥに応じて、正規化した信号ＶＮＯＲＭを生成するが、該正規化利得ＳＧを線間電圧ＶＬＩＮＥの振幅の逆数と比例させる。正規化部２１１は、例えば自動利得制御機構を利用して、式：ＶＮＯＲＭ＝ＶＬＩＮＥ×ＳＧ（式中、ＳＧは、ＶＮＯＲＭの振幅がＶＬＩＮＥの様々な振幅に関係なく一定となるように、調節処理中に導出する）を実行するが、該自動利得制御機構に限定するものではない。
【００１６】
基準電流生成部２１２を、正規化部２１１に接続して、算術演算を実行して基準電流信号ＳＲＥＦＣを生成するが、算術演算は正規化した信号ＶＮＯＲＭを含み、該算術演算を、ＳＲＥＦＣ＝ＶＮＯＲＭ×ＳＧ、ＳＲＥＦＣ＝ＶＮＯＲＭ、ＳＲＥＦＣ＝ＶＮＯＲＭ×ＶＮＯＲＭ、ＳＲＥＦＣ＝ＶＮＯＲＭ×（ＶＮＯＲＭ＋ＶＯ×ＳＧ）、ＳＲＥＦＣ＝ＶＮＯＲＭ×（ＶＯ×ＳＧ）から成る群から１つ選択できる。
【００１７】
ゲート駆動信号生成部２２０を使用して、ゲート駆動信号ＶＧを生成するが、該ゲート駆動信号ＶＧのデューティを、基準電流信号ＳＲＥＦＣと電流検出信号ＳＣＳとの電圧比較により決定する。
【００１８】
異なる運転モードでの異なる型の電力変換装置に対して、正規化した信号ＶＮＯＲＭを含む異なる形の算術演算を使用でき、電圧比較処理中、基準電流信号ＳＲＥＦＣをピーク基準電流として使用して、電流検出信号ＳＣＳのピーク値を決定できる、又は平均基準電流として使用して、電流検出信号ＳＣＳの平均値を決定できる。
【００１９】
例えば、電力変換用途を境界電流モードの昇圧変換器とした場合、基準電流信号生成モジュール２１０を、図３に示す回路ブロックで実装でき、該回路ブロックは、正規化部２１１と増幅器３１２を含み、式ＳＲＥＦＣ＝ＶＮＯＲＭ×ＳＧを実現する。このように設計した基準電流信号ＳＲＥＦＣは、この種の用途に関する限り、一定の平均出力電流と良好な力率を提供できる。この原理について以下で詳しく説明する。
【００２０】
ＶＬＩＮＥを、全波整流の線間電圧ＶＬＩＮＥの周期に対してＶＡｓｉｎθ（０°＜θ＜１８０°）として表し、ＶＧのスイッチング周波数を、１スイッチング周期中、ＳＲＥＦＣ＝ＶＮＯＲＭ×ＳＧをピーク基準電流として採用することで、ＶＬＩＮＥのスイッチング周波数より大幅に高くすると、入力電力を、ＶＬＩＮＥ×ＩＩＮ，ａｖｇ＝ＶＬＩＮＥ×ＳＲＥＦＣ／２＝ＶＬＩＮＥ×ＶＮＯＲＭ×ＳＧ／２＝ＶＮＯＲＭ×ＶＮＯＲＭ／２＝（Ｋｓｉｎθ）２／２（式中、ＩＩＮ，ａｖｇは入力電流ＩＩＮの平均であり、ＳＧ＝Ｋ／ＶＡ、Ｋは定数である）として表すことができ、平均出力電流ＩＯ，ａｖｇを、ＩＯ，ａｖｇ＝（ＳＲＥＦＣ／２）×ｔＯＦＦ／（ｔＯＮ＋ｔＯＦＦ）＝（ＳＲＥＦＣ／２）×ＶＬＩＮＥ／ＶＯ＝（ＶＮＯＲＭ×ＳＧ／２）×ＶＬＩＮＥ／ＶＯ＝（ＶＮＯＲＭ）２／２ＶＯ＝（Ｋｓｉｎθ）２／２ＶＯ（式中、ｔＯＮはＶＧのアクティブ期間であり、ｔＯＦＦはＶＧの非アクティブ期間である）として表すことができる。このように、入力電流ＩＩＮは線間電圧ＶＬＩＮＥと同調し、全波整流の線間電圧ＶＬＩＮＥの周期に亘る平均出力電流は、ＶＬＩＮＥの振幅とは無関係になる。
【００２１】
更に、電力変換用途を、電流不連続モードの固定周波数のフライバック変換器とした場合、基準電流信号生成モジュール２１０を、図４で説明した回路ブロックで実装でき、該回路ブロックは、正規化部２１１とバッファ４１２を含み、式ＳＲＥＦＣ＝ＶＮＯＲＭを実現する。このように設計した基準電流信号ＳＲＥＦＣは、この種の用途に関する限り、一定の平均出力電流と良好な力率を提供できる。この原理について以下で詳しく説明する。
【００２２】
ＶＬＩＮＥを、全波整流の線間電圧ＶＬＩＮＥの周期に対してＶＡｓｉｎθ（０°＜θ＜１８０°）として表し、ＶＧのスイッチング周波数を、１スイッチング周期中、ＳＲＥＦＣ＝ＶＮＯＲＭをピーク基準電流として採用することで、ＶＬＩＮＥのスイッチング周波数より大幅に高くすると、入力電力を、ＶＬＩＮＥ×ＩＩＮ，ａｖｇ＝Ｌ（ＳＲＥＦＣ）２／２Ｔ＝Ｌ（ＶＮＯＲＭ）２／２Ｔ＝Ｌ（Ｋｓｉｎθ）２／２Ｔ（式中、ＩＩＮ，ａｖｇは入力電流ＩＩＮの平均であり、Ｌはインダクタのインダクタンス、Ｋは定数、Ｔはスイッチングサイクル周期である）として表すことができ、平均出力電流ＩＯ，ａｖｇを、ＩＯ，ａｖｇ＝ＰＩＮ／ＶＯ＝Ｌ（Ｋｓｉｎθ）２／２ＴＶＯ（式中、ＰＩＮは入力電力である）として表すことができる。このように、入力電流は線間電圧ＶＬＩＮＥと同調し、全波整流の線間電圧ＶＬＩＮＥの周期に亘る平均出力電流は、ＶＬＩＮＥの振幅とは無関係になる。注意すべきは、バッファ４１２を別の等価回路―例えば、フィードスルー接続で置換えられる点である。
【００２３】
更にまた、電力変換用途を、一次側等価回路と考えられる降圧変換器又はフォワード変換器とした場合、基準電流信号生成モジュール２１０を、図５で説明した回路ブロックで実装でき、該回路ブロックは、正規化部２１１と増幅器５１２を含み、式ＳＲＥＦＣ＝ＶＮＯＲＭ×ＶＮＯＲＭを実現する。このように設計した基準電流信号ＳＲＥＦＣは、この種の用途に関する限り、一定の平均出力電流と良好な力率を提供でき、その上、平均出力電流は出力電圧とは無関係となるため、この設計は、ＬＥＤ間の仕様のばらつきにより出力電圧にばらつきが多いＬＥＤ照明用途に特に適している。この原理について以下で詳しく説明する。
【００２４】
ＶＬＩＮＥを、全波整流の線間電圧ＶＬＩＮＥの周期に対してＶＡｓｉｎθ（０°＜θ＜１８０°）として表し、ＶＧのスイッチング周波数を、１スイッチング周期中、ＳＲＥＦＣ＝ＶＮＯＲＭ×ＶＮＯＲＭを境界電流モード運転用ピーク基準電流として採用することで、ＶＬＩＮＥのスイッチング周波数より大幅に高くすると、入力電力を、ＶＬＩＮＥ×ＩＩＮ，ａｖｇ＝ＶＬＩＮＥ×（（ＳＲＥＦＣ／２）×ｔＯＦＦ／（ｔＯＮ＋ｔＯＦＦ））＝ＶＬＩＮＥ×（（ＳＲＥＦＣ／２）×ＶＯ／ＶＬＩＮＥ）＝（ＶＮＯＲＭ）２×ＶＯ／２＝ＶＯ（Ｋｓｉｎθ）２／２（式中、ＩＩＮ，ａｖｇは入力電流ＩＩＮの平均であり、ｔＯＮはＶＧのアクティブ期間であり、ｔＯＦＦはＶＧの非アクティブ期間であり、Ｋは定数である）として表すことができ、平均出力電流ＩＯ，ａｖｇを、ＩＯ，ａｖｇ＝ＳＲＥＦＣ／２＝（ＶＮＯＲＭ）２／２＝（Ｋｓｉｎθ）２／２として表すことができる。
【００２５】
連続電流モードに関して、１スイッチング周期中、平均基準電流としてＳＲＥＦＣ＝ＶＮＯＲＭ×ＶＮＯＲＭを採用することで、入力電力を、ＶＬＩＮＥ×ＩＩＮ，ａｖｇ＝ＶＬＩＮＥ×（ＳＲＥＦＣ×ＶＯ／ＶＬＩＮＥ）＝（ＶＮＯＲＭ）２×ＶＯ＝ＶＯ（Ｋｓｉｎθ）２（式中、ＩＩＮ，ａｖｇは入力電流ＩＩＮの平均であり、Ｋは定数である）として表すことができ、平均出力電流ＩＯ，ａｖｇを、ＩＯ，ａｖｇ＝ＳＲＥＦＣ＝（ＶＮＯＲＭ）２＝（Ｋｓｉｎθ）２として表すことができる。このように、入力電流は線間電圧ＶＬＩＮＥと同調し、全波整流線間電圧ＶＬＩＮＥの周期に亘る平均出力電流は、ＶＬＩＮＥ及びＶＯの振幅とは無関係になる。
【００２６】
更にまた、電力変換用途を、一次側等価回路として昇降圧変換器又はフライバック変換器とした場合、基準電流信号生成モジュール２１０を、図６で説明した回路ブロックで実装でき、該回路ブロックは、正規化部２１１、可変利得増幅器６１２ａ、コンバイナ６１２ｂ、乗算器６１２ｃを含み、式ＳＲＥＦＣ＝ＶＮＯＲＭ×（ＶＮＯＲＭ＋ＶＯ×ＳＧ）を実現する。このように設計した基準電流信号ＳＲＥＦＣは、この種の用途に関する限り、一定の平均出力電流と良好な力率を提供でき、その上、平均出力電流は出力電圧とは無関係となるため、この設計は、ＬＥＤ間の仕様のばらつきにより出力電圧にばらつきが多いＬＥＤ照明用途に特に適している。この原理について以下で詳しく説明する。
【００２７】
ＶＬＩＮＥを、全波整流の線間電圧ＶＬＩＮＥの周期に対してＶＡｓｉｎθ（０°＜θ＜１８０°）として表わし、ＶＧのスイッチング周波数を、１スイッチング周期中、ＳＲＥＦＣ＝ＶＮＯＲＭ×（ＶＮＯＲＭ＋ＶＯ×ＳＧ）を境界電流モード運転用ピーク基準電流として採用することで、ＶＬＩＮＥのスイッチング周波数より大幅に高くすると、入力電力を、ＶＬＩＮＥ×ＩＩＮ，ａｖｇ＝ＶＬＩＮＥ×（（ＳＲＥＦＣ／２）×ＶＯ／（ＶＬＩＮＥ＋ＶＯ））＝（ＶＮＯＲＭ）２／２×ＶＯ＝ＶＯ（Ｋｓｉｎθ）２／２（式中、ＩＩＮ，ａｖｇは入力電流ＩＩＮの平均であり、Ｋは定数である）として表すことができ、平均出力電流ＩＯ，ａｖｇを、（ＳＲＥＦＣ／２）×ｔＯＦＦ／（ｔＯＮ＋ｔＯＦＦ）＝（ＳＲＥＦＣ／２）×ＶＬＩＮＥ／（ＶＯ＋ＶＬＩＮＥ）＝ＶＮＯＲＭ×（ＶＮＯＲＭ＋ＶＯ×ＳＧ）×ＶＬＩＮＥ／（ＶＯ＋ＶＬＩＮＥ）／２＝（ＶＮＯＲＭ）２／２＝（Ｋｓｉｎθ）２／２（式中、ｔＯＮはＶＧのアクティブ期間であり、ｔＯＦＦはＶＧの非アクティブ期間である）として表すことができる。
【００２８】
連続電流モードに関して、１スイッチング周期中、平均基準電流としてＳＲＥＦＣ＝ＶＮＯＲＭ×（ＶＮＯＲＭ＋ＶＯ×ＳＧ）を採用することで、入力電力を、ＶＬＩＮＥ×ＩＩＮ，ａｖｇ＝ＶＬＩＮＥ×（ＳＲＥＦＣ×ＶＯ／（ＶＬＩＮＥ＋ＶＯ））＝（ＶＮＯＲＭ）２×ＶＯ＝ＶＯ（Ｋｓｉｎθ）２（式中、ＩＩＮ，ａｖｇは入力電流ＩＩＮの平均であり、Ｋは定数である）として表すことができ、平均出力電流ＩＯ，ａｖｇを、ＩＯ，ａｖｇ＝ＳＲＥＦＣ×ｔＯＦＦ／（ｔＯＮ＋ｔＯＦＦ）＝ＳＲＥＦＣ×ＶＬＩＮＥ／（ＶＯ＋ＶＬＩＮＥ）＝ＶＮＯＲＭ×（ＶＮＯＲＭ＋ＶＯ×ＳＧ）×ＶＬＩＮＥ／（ＶＯ＋ＶＬＩＮＥ）＝（ＶＮＯＲＭ）２＝（Ｋｓｉｎθ）２（式中、ｔＯＮはＶＧのアクティブ期間であり、ｔＯＦＦはＶＧの非アクティブ期間である）として表すことができる。このように、入力電流は線間電圧ＶＬＩＮＥと同調し、全波整流線間電圧ＶＬＩＮＥの周期に亘る平均出力電流は、ＶＬＩＮＥ及びＶＯの振幅とは無関係になる。
【００２９】
更にまた、電力変換用途を、昇圧変換器とした場合、基準電流信号生成モジュール２１０を、図７で説明した回路ブロックで実装でき、該回路ブロックは、正規化部２１１、可変利得増幅器７１２ａ、乗算器７１２ｃを含み、式ＳＲＥＦＣ＝ＶＮＯＲＭ×（ＶＯ×ＳＧ）を実現する。このように設計した基準電流信号ＳＲＥＦＣは、この種の用途に関する限り、一定の平均出力電流と良好な力率を提供でき、その上、平均出力電流は出力電圧とは無関係となるため、この設計は、ＬＥＤ間の仕様のばらつきにより出力電圧にばらつきが多いＬＥＤ照明用途に特に適している。この原理について以下で詳しく説明する。
【００３０】
ＶＬＩＮＥを、全波整流の線間電圧ＶＬＩＮＥの周期に対してＶＡｓｉｎθ（０°＜θ＜１８０°）として表し、ＶＧのスイッチング周波数を、１スイッチング周期中、ＳＲＥＦＣ＝ＶＮＯＲＭ×（ＶＯ×ＳＧ）を境界電流モード運転用ピーク基準電流として採用することで、ＶＬＩＮＥのスイッチング周波数より大幅に高くすると、入力電力を、ＶＬＩＮＥ×ＩＩＮ，ａｖｇ＝ＶＬＩＮＥ×ＳＲＥＦＣ＝ＶＬＩＮＥ×ＶＮＯＲＭ×（ＶＯ×ＳＧ）＝（ＶＮＯＲＭ）２×ＶＯ＝ＶＯ（Ｋｓｉｎθ）２（式中、ＩＩＮ，ａｖｇは入力電流ＩＩＮの平均であり、Ｋは定数である）として表すことができ、平均出力電流ＩＯ，ａｖｇを、ＩＯ，ａｖｇ＝（ＳＲＥＦＣ／２）×ｔＯＦＦ／（ｔＯＮ＋ｔＯＦＦ）＝（ＳＲＥＦＣ／２）×ＶＬＩＮＥ／ＶＯ＝ＶＮＯＲＭ×（ＶＯ×ＳＧ）×ＶＬＩＮＥ／ＶＯ／２＝（ＶＮＯＲＭ）２／２＝（Ｋｓｉｎθ）２／２（式中、ｔＯＮはＶＧのアクティブ期間であり、ｔＯＦＦはＶＧの非アクティブ期間である）として表すことができる。
【００３１】
連続電流モードに関して、１スイッチング周期中、平均基準電流としてＳＲＥＦＣ＝ＶＮＯＲＭ×（ＶＯ×ＳＧ）を採用することで、入力電力を、ＶＬＩＮＥ×ＩＩＮ，ａｖｇ＝ＶＬＩＮＥ×ＳＲＥＦＣ＝ＶＬＩＮＥ×ＶＮＯＲＭ×（ＶＯ×ＳＧ）＝（ＶＮＯＲＭ）２×ＶＯ＝ＶＯ（Ｋｓｉｎθ）２（式中、ＩＩＮ，ａｖｇは入力電流ＩＩＮの平均であり、Ｋは定数である）として表すことができ、平均出力電流ＩＯ，ａｖｇを、ＩＯ，ａｖｇ＝ＳＲＥＦＣ×ｔＯＦＦ／（ｔＯＮ＋ｔＯＦＦ）＝ＳＲＥＦＣ×ＶＬＩＮＥ／ＶＯ＝ＶＮＯＲＭ×（ＶＯ×ＳＧ）×ＶＬＩＮＥ／ＶＯ＝（ＶＮＯＲＭ）２＝（Ｋｓｉｎθ）２（式中、ｔＯＮはＶＧのアクティブ期間であり、ｔＯＦＦはＶＧの非アクティブ期間である）として表すことができる。このように、入力電流は線間電圧ＶＬＩＮＥと同調し、全波整流の線間電圧ＶＬＩＮＥの周期に亘る平均出力電流は、ＶＬＩＮＥ及びＶＯの振幅とは無関係になる。
【００３２】
以上の明細書から分かるように、線間電圧を処理する正規化部を有する本発明の電力変換制御装置を使用して、降圧型、昇降圧型、昇圧型、フライバック型等の電力変換器用の新規な力率補正機構を提案し、従来技術で必要とされた大型の誤差増幅器を排除できる。従って、本発明は従来技術の制御装置を改善でき、特許を付与するに値するものである。
【００３３】
本発明を、一例として、好適実施形態に関して記載したが、当然ながら本発明はこれらに限定されるものではない。逆に、様々な変更例、同様の仕組み及び手順をカバーするものとし、従って、添付のクレームの範囲は、そうした変更例、同様の仕組み及び手順全てを包含するように、最も広く解釈されるべきである。  
【００３４】
以上説明を纏めると、本明細書において本発明は、従来の構造より性能を向上させ、更に特許出願要件に適合するもので、審査及び相応の特許権を付与する特許庁に提出される。
【符号の説明】
【００３５】
１００      従来技術の制御装置
１０１、６１２ｂ    コンバイナ
１０２、３１２、５１２      増幅器
１０３、６１２ｃ、７１２ｃ  乗算器
１０４、２２０      ゲート駆動信号生成部
１１０、２３０      電力変換回路
１２０、２４０      負荷
２００      制御装置
２１０      基準電流信号生成モジュール
２１１      正規化部
２１２      基準電流生成部
４１２      バッファ
６１２ａ、７１２ａ  可変利得増幅器
ＩＩＮ        入力電流
ＶＬＩＮＥ      線間電圧
ＶＯ          直流出力電圧
ＳＲＥＦＣ      基準電流信号
ＳＣＳ        電流検出信号
ＶＧ          ゲート駆動信号
ＶＲＥＦ        基準電圧
ＶＮＯＲＭ      正規化信号
ＳＧ          正規化利得
ＩＯ          出力電流
【図１】
2012115123.tif 000003
【図２】
2012115123.tif 000004
【図３】
2012115123.tif 000005
【図４】
2012115123.tif 000006
【図５】
2012115123.tif 000007
【図６】
2012115123.tif 000008
【図７】
2012115123.tif 000009