(57)【要約】【課題】  半導体装置の多層配線において配線間隔を低減させても所定の低比誘電率を維持できるとともに、電気的特性の劣化などを抑制できる多孔性の層間絶縁膜の形成方法を提供する。【解決手段】  半導体基板１上に形成される配線構造を構成し、空孔を有する多孔性絶縁膜１３を得るための母体となる母体絶縁膜を気相成長法を用いて堆積する。この際、多孔性絶縁膜１３の比誘電率、配線２０間の間隔や絶縁耐圧のような、配線構造を決める因子に要求される設計値に応じて、多孔性絶縁膜１３の分子骨格形成材料の流量に対する多孔性絶縁膜１３の空孔形成材料の流量の比の、少なくとも範囲をまず決定する。この後、決定した流量比の範囲で母体絶縁膜を堆積し、この母体絶縁膜に熱や紫外線などのエネルギーを与えて空孔を有する多孔性絶縁膜１３にする。【選択図】  図３
2012099771.tif 000002
【特許請求の範囲】
【請求項１】
空孔を有する多孔性絶縁膜に配線を形成した配線構造を備える半導体装置の製造方法において、
前記配線構造を決める因子の設計値に応じて予め決定した、前記多孔性絶縁膜の母体となる母体絶縁膜を堆積する時の、前記多孔性絶縁膜の分子骨格形成材料と前記多孔性絶縁膜の空孔形成材料の流量比の範囲で、前記母体絶縁膜を堆積する工程と、
前記母体絶縁膜にエネルギーを与える処理を施し、前記母体絶縁膜を前記空孔を有する多孔性絶縁膜とする工程と、
複数の互いに隣接する配線が前記空孔を有する多孔性絶縁膜で分離された前記配線構造を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記配線構造を決める因子は、少なくとも前記互いに隣接する配線間の間隔、前記空孔を有する多孔性絶縁膜の比誘電率、または前記互いに隣接する配線間の絶縁耐圧のうちの一つであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記複数の互いに隣接する配線は、プラズマエッチングにより前記空孔を有する多孔性絶縁膜に配線溝を形成し、前記配線溝に導電膜を埋め込んで形成されることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記分子骨格形成材料は有機シリコン化合物であり、前記空孔形成材料は環状分子構造を有する化合物であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記分子骨格形成材料は有機シランまたは有機シロキサンであり、前記空孔形成材料は環状分子構造を有する化合物であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記環状分子構造を有する化合物は単一の環状分子構造を有することを特徴とする請求項４または５に記載の半導体装置の製造方法。
【請求項７】
前記互いに隣接する配線の間隔の前記設計値を６５ｎｍ以下、前記比誘電率の前記設計値を２．７以下、且つ前記絶縁耐圧の前記設計値を所定値以上とする時、前記分子骨格形成材料として有機シランまたは有機シロキサンを用い、前記空孔形成材料として単一の環状分子構造を有する化合物を用いて前記母体絶縁膜を堆積することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項８】
前記分子骨格形成材料はジメトキシメチルシランであり、前記空孔形成材料はαテルピネンであることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記多孔性絶縁膜の分子骨格形成材料に対する前記多孔性絶縁膜の空孔形成材料の流量比が０．９〜１．５であることを特徴とする請求項１、７または８のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細寸法を有する多層配線構造を備えた半導体装置の製造方法、特に微細な多層配線に好適な低比誘電率膜を含む半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年の半導体集積回路装置を構成する半導体素子の高集積化とそれに伴う配線パターンの微細化により、エレクトロマイグレーションやストレスマイグレーションの発生、および配線抵抗および配線間容量の増大と、それに起因する電気信号の伝搬遅延の発生が深刻な問題となっている。この対策として配線材料には、それまで一般に広く用いられてきたアルミニウム（Ａｌ）系合金材料に代わり、より抵抗率が低く信頼性の高い銅（Ｃｕ）が導入されるようになってきている。
【０００３】
しかしＣｕは従来から使われているＡｌなどの金属材料とは異なり、ドライエッチングによる配線パターニングが困難である。そこで多層配線の層間絶縁膜などに配線溝を形成した後全面にＣｕ膜を堆積し、化学的機械的研磨（ＣＭＰ）法を用いて配線溝内以外の余分な部分に堆積したＣｕ膜を除去することによって配線溝にＣｕを埋め込み、配線パターンを形成するダマシン法が一般に適用されている。特にデュアルダマシン法は、ビアホールと配線溝とを形成した後、両者に同時にＣｕを埋め込んで配線およびビアを形成する方法であって、配線構造の工程数の削減に有効であることから広く実用化されている。
【０００４】
また高集積化、微細化された半導体集積回路装置では、上に述べたように配線間容量の増大が回路動作速度の低下を招くために、比誘電率の低い絶縁膜（以下Ｌｏｗ−ｋ膜という）を層間絶縁膜に用いて配線間容量の増大を抑制している。Ｌｏｗ−ｋ膜の材料としては、比誘電率が３．５程度のフッ素含有シリコン酸化膜（ＦＳＧ膜）や、比誘電率が３．０前後の炭素含有シリコン酸化膜（ＳｉＯＣ膜、ＳｉＯＣＨ膜）が実用化されている。このうち一般にＳｉＯＣ膜またはＳｉＯＣＨ膜と呼ばれる絶縁膜は膜を構成するＳｉ−Ｏ基本分子骨格中にＣＨ3基を含有する構造をもつ。そしてＣＨ3基はＳｉ−Ｏ骨格を一様な密度で形成する障害となるため、ＣＨ3基を多く含ませるほど空隙ができて比誘電率を低下させることができる。
【０００５】
さらに近年ではさらに比誘電率を低くできる多孔質のＥＬＫ（Ｅｘｔｒｅｍｅｌｙ  Ｌｏｗ−ｋ）膜が開発され、実用化も検討されている。この多孔質Ｌｏｗ−ｋ膜は、膜中に微細な空孔を形成するための空孔形成材料を含むＳｉＯＣ膜を堆積した後、空孔形成材料を紫外線などのエネルギーで選択的に除去し、ＳｉＯＣ膜を多孔質化して得られるものである。この多孔質のＥＬＫ膜中にはＣＨ3基が作る空隙よりもさらに大きな空孔が形成され、空孔の寄与（比誘電率：約１）によって比誘電率を低減することができる。
【０００６】
特許文献１にはエレクトロニクスデバイスへの実用に供することが可能であり、誘電率が２．６未満で、改良された機械的性質、熱的安定性、および酸素や水性酸化環境などに対する化学的耐性という特徴を備えた多孔質有機シリカガラス膜やその形成方法、様々な膜形成材料が具体的に記載されている。特許文献１によれば、基本的にはオルガノシランまたはオルガノシロキサンなどの有機シリコン前駆体およびポロゲン（上記の空孔形成材料）を材料とし、プラズマＣＶＤ法などでＳｉVＯWＣXＨYＦZ（Ｆは必要に応じて添加）で示される組成の膜を形成した後、ポロゲンを熱アニール、化学処理あるいはプラズマ処理など適切な方法を用いて除去し、多孔質の低誘電率膜を得る。上記のＶ、Ｗ、Ｘ、Ｙ、Ｚに対してはある範囲内の値が指定されている。
【０００７】
また特許文献１には、ポロゲンとして使用するのに適切な材料として、シクロヘキサン、シクロヘキセンのような単一環状炭化水素、ノルボルナン、スピロノナンなどのような２環状炭化水素、アダマンタンなどのような３環状炭化水素が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−２０４８５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１などに開示される比誘電率が２．６未満というような多孔質低誘電率絶縁膜は、特に同一配線層に属して互いに隣接する配線間の間隔が１００ｎｍ以下で設計される極めて微細な多層配線に適用することによって、信号遅延などの防止に顕著な効果を発揮させることができる。配線間の容量には上下配線層間の容量と、水平方向に隣接する配線間の容量とがあるが、上下配線層間の間隔よりも水平方向の配線間の間隔のほうが小さいため、前者よりも後者の容量のほうが大きくなるからである。
【００１０】
しかしながら層間絶縁膜として多孔質低誘電率絶縁膜を用いた場合、配線間隔を例えば１００ｎｍ以下に減少させ、配線間を分離している多孔質低誘電率絶縁膜の水平方向の厚さを減少させるに伴って、当該絶縁膜の電気的特性(例えば比誘電率の所定値からの増大、耐圧の低下など)が劣化するという問題がある。このような劣化は、ドライエッチングによる多孔質低誘電率絶縁膜への配線溝加工ダメージや外部からの不純物汚染が原因になっていると予想される。そして上記電気的特性の劣化は最終的には半導体集積回路としての製造歩留や信頼性に大きく影響するものである。
【００１１】
特許文献１は低誘電率を維持しながら機械的性質、熱的安定性、および化学的耐性が改善された多孔質有機シリカガラス膜を明示しているが、当該膜を微小配線間隔を有する配線構造に適用するに当たって採るべき、電気的特性劣化を防止するための対策は具体的に開示していない。
【００１２】
本発明は上記従来の課題に鑑み、半導体装置の多層配線において配線間隔を低減させても所定の低比誘電率を維持できるとともに、電気的特性の劣化を抑制できるように好適化した、空孔を有する層間絶縁膜の形成方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明に係る半導体装置の製造方法は、空孔を有する多孔性絶縁膜に配線を形成した配線構造を備える半導体装置の製造方法であり、前記配線構造を決める因子の設計値に応じて予め決定した、前記多孔性絶縁膜の母体となる母体絶縁膜を堆積する時の、前記多孔性絶縁膜の分子骨格形成材料と前記多孔性絶縁膜の空孔形成材料の流量比の範囲で、前記母体絶縁膜を堆積する工程と、前記母体絶縁膜にエネルギーを与える処理を施し、前記母体絶縁膜を前記空孔を有する多孔性絶縁膜とする工程と、複数の互いに隣接する配線が前記空孔を有する多孔性絶縁膜で分離された前記配線構造を形成する工程とを含む構成にしたものである。
【００１４】
上記半導体装置の製造方法において、前記配線構造を決める特に重要な因子は、少なくとも前記互いに隣接する配線間の間隔、前記空孔を有する多孔性絶縁膜の比誘電率、または前記互いに隣接する配線間の絶縁耐圧のうちの一つである。
【００１５】
また、配線構造に空孔を有する多孔性絶縁膜を適用する場合、前記複数の互いに隣接する配線を、プラズマエッチングにより前記空孔を有する多孔性絶縁膜に配線溝を形成し、前記配線溝に導電膜を埋め込んで形成する場合に本発明の半導体装置の製造方法が有効である。
【００１６】
前記分子骨格形成材料および空孔形成材料として様々な材料を、本発明の半導体装置の製造方法に用いることが可能である。前記分子骨格形成材料を有機シリコン化合物とし、前記空孔形成材料を環状分子構造を有する化合物とすることができる。前記分子骨格形成材料はさらに具体的に有機シランまたは有機シロキサンとすることができる。また前記空孔形成材料として単一の環状分子構造を有する化合物を用いることが、配線構造を決める因子のうち互いに隣接する配線間の絶縁耐圧劣化抑制の観点から望ましい。
【００１７】
本発明に係る半導体装置の製造方法の一形態では、前記互いに隣接する配線の間隔の前記設計値を６５ｎｍ以下、前記比誘電率の前記設計値を２．７以下、且つ前記絶縁耐圧の前記設計値を所定値以上とする時、前記分子骨格形成材料として有機シランまたは有機シロキサンを用い、前記空孔形成材料として単一の環状分子構造を有する化合物を用いて前記母体絶縁膜を堆積する。この場合、具体的に前記分子骨格形成材料をジメトキシメチルシランとし、前記空孔形成材料をαテルピネンとすることができる。
【００１８】
半導体装置の製造方法におけるこの一形態では前記分子骨格形成材料に対する前記空孔形成材料の流量比を０．９〜１．５とすることにより、前記配線構造を決める因子の設計値を満足させることができる。
【発明の効果】
【００１９】
本発明は上に述べたように、空孔を有する多孔性絶縁膜を得るための母体となる母体絶縁膜を気相成長法を用いて堆積する時、多孔性絶縁膜の比誘電率、配線間隔、または配線間耐圧など配線構造を決める因子に対して要求される設計値に応じて、多孔性絶縁膜の分子骨格形成材料の流量に対する多孔性絶縁膜の空孔形成材料の流量の流量比の、少なくとも範囲を決定し、その決定した流量比の範囲で母体絶縁膜を堆積するものである。
【００２０】
上記流量比は、それをある範囲内で変化させても多孔性絶縁膜の比誘電率があまり変化せず低い値を維持するという特性があり、その範囲内でさらに比誘電率以外の因子の設計値を満足するように流量比の範囲を決定することができる。これにより半導体装置の多層配線など、配線構造における配線間隔を低減させても例えば２．７以下の低い比誘電率を維持できるとともに、配線間の絶縁耐圧など電気的特性の劣化が抑制された多孔性絶縁膜を層間絶縁膜として形成できる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に係る半導体装置の製造方法を説明する工程断面図。
【図２】本発明の実施形態に係る半導体装置の製造方法を説明する工程断面図。
【図３】本発明の実施形態に係る半導体装置の製造方法を説明する工程断面図。
【図４】絶縁膜を形成する場合の膜骨格形成材料流量に対する空孔形成材料流量の比と、多孔性絶縁膜の比誘電率との関係を示す図。
【図５】絶縁膜を形成する場合の膜骨格形成材料流量に対する空孔形成材料流量の比と、多孔性絶縁膜の降伏電界（耐圧）との関係を示す図。
【図６】絶縁膜を形成する場合の膜骨格形成材料流量に対する空孔形成材料流量の比と、多孔性絶縁膜中への薬液浸透距離との関係を示す図。
【発明を実施するための形態】
【００２２】
以下、本発明について図面を参照しながら説明する。図１〜図３は本発明の一実施形態に係る半導体装置の製造方法を示す工程断面図であり、特に微細なパターン寸法を有する半導体集積回路の多層配線部分を拡大した断面を示すものである。本実施形態の多層配線構造はいわゆるデュアルダマシン法により製造され、特に新規な製造工程は層間絶縁膜に採用される低比誘電率を有する多孔性の絶縁膜形成工程にある。
【００２３】
その製造方法を具体的に説明すると、まず図１（ａ）に示すように、シリコン単結晶からなる半導体基板１に、半導体基板１とは反対導電型の浅い不純物層２を一様に形成する。半導体基板１の表面上に、例えばシリコン酸化膜の単層あるいはシリコン窒化膜とＢＰＳＧ膜との積層膜などからなる第１絶縁膜３を形成する。この第１絶縁膜３は、図示していないが、半導体基板１に形成された能動素子であるトランジスタや抵抗体素子、受動素子である容量素子などを被覆しており、その表面はＣＭＰ法などを用いて平坦化されている。第１絶縁膜３には不純物層２に達するコンタクトホール４が開口され、その内壁に沿うように形成されたＴｉ／ＴｉＮバリアメタル膜を介してＷが埋め込まれたＷプラグ５が形成される。
【００２４】
さらに第１絶縁膜３の上にシリコン酸化膜からなる第２絶縁膜６が形成される。第２絶縁膜は比誘電率約４の通常のシリコン酸化膜でもよいし、また比誘電率が４より小さい低比誘電率膜でもよい。第２絶縁膜６には配線溝７を形成し、配線溝７の内壁面および底面を覆うように例えばＴａＮ／Ｔａからなるバリアメタル膜８をスパッタリング法により形成する。配線溝７は、リソグラフィー法により第２絶縁膜６上に形成したレジストからなる配線溝パターン（図示してない）をマスクとして、第２絶縁膜６を選択的にプラズマエッチングして形成される。その後前記レジストのパターンをアッシングにより除去する。
【００２５】
続いてバリアメタル膜８を介して配線溝７内部に例えばＣｕからなる配線用の導電膜９を埋め込み形成する。導電膜９の埋め込みはバリアメタル膜８上を含む全面に導電膜９を電解メッキ法で堆積し、配線溝７の外部に存在する余分な導電膜９を例えばＣＭＰ法により除去することによって達成される。このとき配線溝７の外部に存在するバリアメタル膜８も同時に除去される。このようにしてバリアメタル膜８（ＴａＮ／Ｔａ）および導電膜９（Ｃｕ）からなる第１層目配線１０が形成される。
【００２６】
図１（ａ）のような構造にした後、図１（ｂ）に示すように、第２絶縁膜６および第１層目配線１０上に、例えば化学的気相成長（ＣＶＤ）法を用いて例えばＳｉＣからなるライナー絶縁膜１１を堆積し、次いでライナー絶縁膜１１上に例えばプラズマＣＶＤ法を用いて、炭素を含有する酸化シリコン系の低比誘電率絶縁膜（層間絶縁膜）１２を堆積する。この膜１２は少なくともＳｉXＯYＣZで表される組成を有する膜であるが便宜上ＳｉＯＣと表記する。層間絶縁膜１２は以下のような条件で堆積する。
【００２７】
すなわち、ライナー絶縁膜１１を堆積した半導体基板１をプラズマＣＶＤ装置を構成する処理チャンバー内に設置された基板支持台上に配置する。処理チャンバーは常に減圧状態に保持され、また基板支持台は２５０℃に保持されている。この状態で例えばＳｉ−ＣＨ3結合を有する直鎖型のジエトキシメチルシラン（ＤＥＭＳ：Ｃ5Ｈ14Ｏ2Ｓｉ）、ＣＨ3−と単一環状分子構造を有する炭化水素であるαテルピネン（Ｃ10Ｈ16）を、ＤＥＭＳの液体状態での流量に対するαテルピネンの液体状態での流量の比を０．９〜１．５に設定してガス化し、酸素の混合ガスをヘリウムなどのキャリアガスとともに処理チャンバー内に供給し、この混合ガスのプラズマを発生させて層間絶縁膜１２を堆積する。代表的な堆積条件は、ＤＥＭＳ：０．４８ｇ／ｍｉｎ、αテルピネン：０．６ｇ／ｍｉｎ、酸素：２５ｓｃｃｍ、プラズマを発生させるために処理チャンバー内の電極に印加する高周波電力：７５０Ｗである。
【００２８】
上記の層間絶縁膜１２の形成方法において、ＤＥＭＳは層間絶縁膜１２の膜本体を形作る材料、すなわち膜の分子骨格形成材料として働き、層間絶縁膜１２の主体となるＳｉ−Ｏ結合とＳｉ−ＣＨ3からなるネットワークを構築する。これにより層間絶縁膜１２は有機・無機ハイブリッドの、炭素を含有する酸化シリコン系絶縁膜である。またαテルピネンは層間絶縁膜１２中に取り込まれてほぼその分子構造の概形を維持し、空孔形成体として離散的に含有され、後工程で分解除去され空孔を形成する空孔形成材料として働く。
【００２９】
次に図１（ｃ）に示すように、層間絶縁膜１２を半導体基板１と共に加熱し（熱処理）熱エネルギーを与えると同時に紫外線エネルギーを照射することにより、層間絶縁膜１２の機械的強度などの膜物性を改善すると同時に当該膜中に含まれる空孔形成体を分解し外部へ除去して、内部に複数の微小空孔を有する多孔性の層間絶縁膜１３に変化させる。このように層間絶縁膜１２は多孔性の層間絶縁膜１３の母体となる母体絶縁膜であり、また分子骨格形成材料および空孔形成材料は多孔性の層間絶縁膜１３の形成材料でもある。
【００３０】
次に、図２（ａ）に示すように、層間絶縁膜１３上にビアホールパターンを有するマスク層１４を形成し、マスク層１４をマスクとして異方性プラズマエッチングにより層間絶縁膜１３を選択的にエッチングしてライナー絶縁膜１１に達するビアホール１５を形成する。この工程において、マスク層１４としてレジスト膜単層、反射防止膜（ＢＡＲＣ膜）とレジスト膜との積層膜を使用することができる。あるいはまたシリコン酸化膜系の膜やＴｉＮ膜のようなハードマスクを使用してもよい。エッチング用ガスとしては窒素などの非酸化性ガスが添加され、Ａｒなどの不活性ガスまたは希ガスで希釈されたＣＦ系の混合ガスを使用することができる。ＣＦ系のガスの例を挙げれば、ＣＦ4、ＣＨＦ3、Ｃ4Ｆ8、Ｃ4Ｆ6、Ｃ5Ｆ8などである。
【００３１】
ビアホール１５の形成後、マスク層１４を除去する。マスク層１４がレジスト膜を含む場合は、例えばＨ2＋Ｈｅ混合ガスやＨ2＋Ｎ2混合ガスを用いたプラズマアッシングでマスク層１４を除去した後ウェット洗浄する。次いで図２（ｂ）に示すように、ビアホール１５の内部に例えばレジストなどからなる埋め込み材を埋め込み、次いで層間絶縁膜１３上に配線埋め込み用の溝（配線溝）パターンを有するマスク層１６を形成する。そしてマスク層１６をマスクとして異方性プラズマエッチングにより層間絶縁膜１３を所定の深さに選択的にエッチングして配線溝１７ａ、１７ｂ、１７ｃを形成する。こうして形成された配線溝のうち、配線溝１７ｂはその底面でビアホール１５と接続されるが、配線溝１７ａ、１７ｃにはビアホールが形成されていない。また配線溝１７ａ、１７ｃの幅、および配線溝１７ａまたは１７ｃと１７ｂの隣接間隔は例えば５０ｎｍ以下となっている。
【００３２】
この工程において、マスク層１６としてレジスト膜単層や反射防止膜（ＢＡＲＣ膜）とレジスト膜との積層膜を使用することができる。またエッチング用ガスとしては図２（ａ）の工程と同一の、窒素などの非酸化性ガスが添加され、Ａｒなどの不活性ガスまたは希ガスで希釈されたＣＦ系の混合ガスを使用することができ、酸素などの酸化性ガスを含まないことが望ましい。配線溝形成後、例えばＨ2＋Ｈｅ混合ガスやＨ2＋Ｎ2混合ガスを用いたプラズマアッシングおよびウェット洗浄によってマスク層１６およびビアホール１５に埋め込まれた埋め込み材が除去される。
【００３３】
次に図３に示すように、層間絶縁膜１３をマスクとしてビアホール１５に露出した薄いライナー絶縁膜１１をプラズマエッチングで選択的に除去し、第１層目配線１０の導電膜９の表面を露出させる。続いて、ビアホール１５および配線溝１７ａ〜１７ｃの壁面と底面上を含むように例えばＴａＮとＴａの積層膜からなるバリアメタル膜１８をスパッタリング法により堆積した後、さらにバリアメタル膜１８上に電解メッキ法で例えばＣｕからなる配線用の導電膜１９を堆積する。次に層間絶縁膜１３の上面に形成されている余分なバリアメタル膜１８と導電膜１９を例えばＣＭＰ法により除去する。
【００３４】
この工程により配線溝１７ａ〜１７ｃに埋め込まれたバリアメタル膜１８および導電膜１９からなる第２層目配線２０と、同じく前記両者の膜からなり、ビアホール１５内に埋め込まれ、第２層目配線２０と第１層目配線１０とを電気的に接続するプラグとしてのビア２１が完成する。図３には示していないが、図１（ｂ）のライナー絶縁膜１１の堆積から図３までの工程を層間絶縁膜１３および第２層目配線２０上に複数回繰り返して適用し、３層構造以上の多層配線構造を形成することができる。
【００３５】
以上に説明した本発明による半導体装置の多層配線構造の製造方法は、層間絶縁膜１２を、その膜の分子骨格形成材料の流量に対する空孔形成材料の流量の比を、配線構造の所望の電気的特性に合致するように所定の範囲に調整した後、堆積するものである。この堆積方法を採用することにより、層間絶縁膜１２を複数の空孔を有する多孔性絶縁膜に変化させて得た層間絶縁膜１３はプラズマエッチングなどに起因するプロセス加工ダメージや外部汚染に対する耐性が向上する。その結果、半導体装置の目標動作特性を得るために要求される低比誘電率の層間絶縁膜１３が得られる。また、配線間隔を低減させても所定の低比誘電率を維持できるとともに、隣接する配線間の耐圧など電気的特性の劣化を抑制することができる。
【００３６】
本発明による層間絶縁膜１２の形成方法は、以下に説明する本発明者らの実験結果に基づくものである。図４は層間絶縁膜１３に対応する多孔性のＳｉＯＣ系絶縁膜の比誘電率と、この膜の母体となる層間絶縁膜１２を堆積するときの膜骨格形成材料の流量に対する空孔形成材料の流量比（以下主要材料流量比という）との関係を示す実験結果である。絶縁膜の形成条件は上に説明した図１（ｂ）における層間絶縁膜１２の形成条件とほぼ同じであり、絶縁膜の形成手段はプラズマＣＶＤ法、絶縁膜を形成すべき半導体基板が載置される処理チャンバー内の基板支持台の保持温度は２５０℃、プラズマＣＶＤ装置のプラズマ発生用電極に印加する高周波電力は主要材料流量比が０の場合を除き７５０Ｗである。
【００３７】
絶縁膜の堆積用プロセスガスとして、ジエトキシメチルシラン（ＤＥＭＳ：膜骨格形成材料）、αテルピネン（空孔形成材料）、酸素、およびヘリウム（キャリアガス）の混合ガスを用い、酸素ガス流量を２５ｓｃｃｍとし、主要材料流量比を変化させて絶縁膜を堆積した。その後堆積した膜中に取り込まれた空孔形成体を除去する処理をしている。
【００３８】
また、半導体基板上に形成した多孔性絶縁膜の比誘電率は、水銀プローブ法で測定した。水銀プローブ法は、絶縁膜上への上部電極加工の必要がなく、加工による絶縁膜物性への影響がない水銀電極を用いる方法であり、加工に敏感な多孔性の低比誘電率絶縁膜の評価に有効で短時間に比誘電率を測定することができる。これに加え多孔性絶縁膜の空孔率（絶縁膜全体の体積に対する全空孔体積の比率）および平均空孔半径を陽電子消滅寿命測定法で測定した。
【００３９】
図４に示すように、上記の条件にて形成された空孔を有する多孔性絶縁膜の比誘電率は３．０５以下であり、主要材料流量比を大きくするに従ってより低い比誘電率を得ることができる。ここで図４の点Ａ、Ｂ、Ｃに対応する主要材料流量比に代表される特定の膜を取り上げ詳細に説明する。
【００４０】
絶縁膜Ａ（図４のＡ）は層間絶縁膜１２の本発明に係る代表的膜堆積条件から形成された膜であって、ＤＥＭＳおよびαテルピネンの流量をそれぞれ０．４８ｇ／ｍｉｎ、０．６ｇ／ｍｉｎ、主要材料流量比：１．２５としたものである。また紫外線照射熱処理による空孔形成体除去後の最終膜厚は２００ｎｍである。そして比誘電率は２．４８、平均空孔半径は０．９ｎｍ、空孔率は２４．３％であった。また絶縁膜Ｂ(図４のＢ)はＤＥＭＳおよびαテルピネンの流量をそれぞれ０．４８ｇ／ｍｉｎ、０．７９ｇ／ｍｉｎ、主要材料流量比：１．６５としたものである。この膜の場合、比誘電率は２．４５、平均空孔半径は０．９５ｎｍ、空孔率は２５％であった。
【００４１】
これに対し絶縁膜Ｃ（図４のＣ）は、ＤＥＭＳおよびαテルピネンの流量をそれぞれ０．８ｇ／ｍｉｎ、０ｇ／ｍｉｎ、主要材料流量比：０とし、プラズマＣＶＤ装置のプラズマ発生用電極に印加する高周波電力を１０００Ｗとしたものである。絶縁膜Ｃについてはαテルピネン流量が０であるため、膜中の空孔形成体を除去するための紫外線照射処理はしていない。この膜の場合、膜厚は２００ｎｍ、比誘電率は３．０５、空孔率は８％であり、空孔半径は分布を有し１．０μｍ以上の空孔は観測されなかった。主要材料をＤＥＭＳのみとして堆積される絶縁膜Ｃも低比誘電率を有するシリコン酸化膜系のＳｉＯＣ膜であり、Ｓｉ−Ｏ結合のネットワークから構成される分子骨格中にＳｉ−ＣＨ3結合を含む。このＣＨ3−はＳｉ−Ｏ結合構造と比較してサイズが大きいので密なＳｉ−Ｏ結合構造が排除され周辺にＳｉ−Ｏ結合の環状構造を作ることで空隙（空孔とも見なされる）が発生し、これが陽電子消滅寿命測定法で空孔として検出される。膜はＣＨ3−を多く含むほど空孔が多くなり比誘電率が低くなる。このことから絶縁膜Ｃの空孔率８％はＣＨ3−に起因するものである。
【００４２】
図４に示される結果によれば、主要材料流量比が増大するに伴い比誘電率を低下させることができる。これは膜骨格形成材料に添加する空孔形成材料の量を増すことにより、空孔形成体を除去して最終的に得られる絶縁膜中に、より多くの空孔が形成されるためである。図１〜図３の本実施形態に係る製造方法が対象とした半導体装置のように、配線幅および配線間の分離幅が５０ｎｍ以下となる半導体装置においては、水平方向に配列された隣接配線間の容量に基づく信号遅延を低減させる必要性から、層間絶縁膜１３の比誘電率として半導体装置の完成後２．６以下であることが要求される。この点から図４によれば主要材料流量比を０．９以上とすることが望ましい。
【００４３】
空孔を有する低比誘電率の層間絶縁膜にはまた所定の絶縁耐圧が要求される。図５は空孔を有する多孔性の絶縁膜の降伏電界（あるいは絶縁耐圧）と、その膜の母体となる絶縁膜の堆積時における主要材料流量比との関係を示す図である。この結果を得るための実験に用いた試料は、半導体基板上に形成した空孔を有する多孔性の絶縁膜に互いに隣接する１対の配線を埋め込み形成したものであり、配線間隔は５０ｎｍに近いものである。当該母体となる絶縁膜の形成条件は図４の実験の場合と同様であり、図５中のＡ、Ｂ、Ｃはそれぞれ前記絶縁膜Ａ、Ｂ、Ｃに対応する。
【００４４】
降伏電界の測定は以下のようにした。すなわち、絶縁膜に埋め込まれた一方の配線を接地し他方の配線に０Ｖから所定の電圧ステップで段階的に電圧を増加させながら両配線間の電流を測定し、電流が急激の増大する時点での電圧を読み取る。次に読み取り電圧に基づき、降伏電界を
降伏電界＝読み取り電圧／配線間隔（ＭＶ／ｃｍ）
で求める。
【００４５】
図５に示す実験結果によれば、絶縁膜堆積時の主要材料流量比が１．５以下の領域では降伏電界はほぼ一定で安定した値が得られるが、主要材料流量比が１．５を超える領域では降伏電界が大きく低下し、空孔を有する絶縁膜の分子レベルでの構造が変化して劣化したことを示唆している。図５によれば、実用的に特に配線間隔が５０ｎｍ以下の多層配線を有する半導体装置に適用できる多孔性の絶縁膜をＣＶＤ法で得るためには主要材料流量比が１．５以下であることが望ましい。
【００４６】
こうして低比誘電率および絶縁耐圧による制限から、微小間隔で隣接して配列された配線構造に適用する層間絶縁膜の形成には主要材料流量比を０．９〜１．５に設定すべきという、図１（ｂ）の工程で述べた条件が得られる。この流量比領域においては図４から分かるように多孔性絶縁膜の比誘電率が約２．６〜２．４５で、変化が非常に小さいという特徴がある。さらにこの流量比領域の周辺部を含めても比誘電率の変化が小さい。本発明者らは実験から、主要材料流量比を変化させても比誘電率の変動が小さく、しかも比誘電率が低い値を維持する流量比領域が存在し、この領域範囲内で流量比をさらに制御することにより要求される特性の多孔性絶縁膜が形成できることを見出した。本発明はこのことに基づくものである。
【００４７】
さて、先に述べたように図５に示した絶縁耐圧変化は多孔性絶縁膜の分子レベルでの構造変化と共に絶縁膜のプラズマ（プラズマエッチング）や外部汚染に対する耐性とも相関を持っている。本発明者らはこれを検討するための付加的な実験を行った。実験に用いた試料は、半導体基板上に図４に関する実験に用いたものと同様の条件で空孔を有する多孔性の絶縁膜を形成し、さらにその表面にＳｉＣ膜を３０ｎｍ形成し、半導体基板と共に２０ｍｍ角の寸法に切断したものである。
【００４８】
実験は次のように行った。作製した試料を常温、常圧下でトルエンに８時間浸漬した後トルエンから取り出す。浸漬によって試料の切断面に露出した多孔性の絶縁膜から水平方向かつ絶縁膜内の中央部に向かってトルエンが浸透していき、トルエンによる変色部分が広がるが、この変色部分の広がりからトルエンの浸透距離（薬液浸透距離）を光学顕微鏡を用いて測定する。
【００４９】
図６は、この実験から得られた多孔性絶縁膜中への薬液浸透距離とこの膜の母体となる膜の堆積時における主要材料流量比との関係を示す図である。図６中に示す点Ａ、Ｂ、Ｃはそれぞれ図４に関して説明した絶縁膜Ａ、Ｂ、Ｃに対応する。図６によれば、主要材料流量比を増大させると薬液浸透距離が増大することが分かる。この事実から、絶縁膜堆積時に主要材料流量比を大きくすると、最終的に形成される多孔性絶縁膜中の空孔密度が増加し、空孔同士が連結して寸法の大きい空孔が生成される確率が増大すると考えられる。また連結空孔に加えて、連結していなくとも寸法自体が大きい独立空孔の数も増大する可能性も考えられる。そしてこのように形成された空孔を介して薬液浸透距離が増大するものと推定される。
【００５０】
絶縁膜Ａに対する陽電子消滅寿命測定法の結果から推定すると、絶縁膜Ａでは膜中に平均して１．８ｎｍ径の空孔が２．３〜２．５ｎｍピッチで含まれることになる。図６によれば、絶縁膜Ａの薬液浸透距離はそれより空孔率のはるかに小さい絶縁膜Ｃと比較してもそれほど大きくなく、このことから絶縁膜Ａ内における空孔はかなり接近して分布しているにもかかわらず互いに連結して大きい空孔を多く形成するまでには至らず概ね独立空孔状態にあるといえる。これに対し絶縁膜Ｂにおける平均の空孔径は１．９ｎｍであり見かけ上径が増加しているように見えるが、薬液浸透距離が絶縁膜Ａと比較してかなり大きくなっていることを考慮すると、平均的空孔径の増加はむしろ空孔同士の距離が小さくなって連結した空孔が多く存在することに起因するものと考えられる。
【００５１】
絶縁膜Ｂのように内部に空孔を多く含む低比誘電率の多孔性絶縁膜を多層配線の層間絶縁膜として用いるとき、図２（ａ）および（ｂ）に示したビアホール１５や配線溝１７ａ〜１７ｃを形成する工程途中で層間絶縁膜１３の側壁面が露出し、この側壁面がエッチングプラズマによるイオン衝撃ダメージを受けたり外部からの汚染部物質の侵入を受けたりし易くなる。特に連結空孔が多く存在する層間絶縁膜ではその露出表面積が増加するので側壁面に露出した空孔を通じてプラズマ中のエッチングラジカルが深部まで侵入し易く、膜の分子骨格を形成するＳｉ−Ｏ結合ネットワークから多くのＳｉ−ＣＨ3結合が切離され、切離された部分がダングリングボンドとなる。またビアホール１５や配線溝１７ａ〜１７ｃのプラズマエッチング時だけでなく、その後のマスク層１４や１６のプラズマアッシング時におけるラジカルの侵入、プラズマアッシング後のウェット洗浄時における薬液の浸透によるダメージも受け易い。
【００５２】
上記切離によるＣＨ3−の減少は多孔性絶縁膜の膜質に悪影響を与える。例えば既に述べたようにＣＨ3−は一部の空孔形成に寄与するものであるがこの減少によって膜中の空孔も減少し比誘電率が上昇する。またＣＨ3−が存在することによって多孔性絶縁膜の表面疎水性が維持されているが、ＣＨ3−の離脱で親水性となり膜中に生じたダングリングボンドなどへの外部からの水分子吸着、拡散、蓄積が起こり、これによっても膜全体としての比誘電率が上昇する（水の比誘電率が約８０と非常に大きいからである）。
【００５３】
これに対して絶縁膜Ａのような空孔が分離独立して存在し連結空孔が少ない膜では、エッチングラジカルによるダメージ、ダングリングボンド増加、水分吸着などの影響を受け難く、これらによる比誘電率の上昇も低く抑制される。
【００５４】
以上の検討から図５に示す、主要材料流量比の増加による多孔性絶縁膜における降伏電界の低下（または絶縁膜Ｂの降伏電界の低下）は以下のように説明できる。主要材料流量比を増加させて形成した絶縁膜の膜中空孔密度は高くなり、互いに連結した大きい空孔が増加する。一方降伏電界（絶縁耐圧）測定に用いた試料の多孔性絶縁膜には配線を埋め込む溝を形成するための異方性プラズマエッチングが施され、連結空孔とこのプラズマの侵入とによって膜の表面から深部に至る間に生じたダングリングボンドなどに水分が多く吸着する。高電界でこの状態にある場合は、ダングリングボンドや吸着水分が電流経路となって降伏電界が低下する。
【００５５】
以上本発明に係る実施形態について詳細に述べたが、本発明に係る半導体装置の製造方法では、空孔を有する多孔性の絶縁膜を層間絶縁膜とする多層配線構造において、配線間の間隔、層間絶縁膜の比誘電率、層間絶縁膜の絶縁耐圧のような多層配線構造を決める因子の設計値に応じて、多孔性絶縁膜がそれを満足するように、膜骨格形成材料の流量に対する空孔形成材料の流量比を決定し、決定した流量比で層間絶縁膜を堆積する。従って配線間隔を低減させても層間絶縁膜は所定の低比誘電率を維持するとともに、電気的特性の劣化も生じない。この層間絶縁膜の堆積方法を用いることにより、多層配線加工プロセス中のダメージによる比誘電率増加を防ぎ、製造歩留りや信頼性に優れた半導体装置を提供することができる。なお、上記の多層配線構造に関する設計因子の値には、多層配線構造の電気的特性を満足する許容設計値範囲の意味も含むことは言うまでもない。
【００５６】
上記実施形態では、層間絶縁膜の分子骨格形成材料としてジエトキシメチルシラン（ＤＥＭＳ）を用いたが、この他の有機シランや有機シロキサンのような種々の有機シリコン化合物が使用可能である。また空孔形成材料としてαテルピネンを用いたが、その他の環状分子構造を有する化合物が使用可能である。特に径の小さい独立した空孔を形成でき連結空孔を形成しにくい単一環状分子構造を有する化合物が望ましい。さらに実施形態では水平方向に隣接する配線の間隔が５０ｎｍ、層間絶縁膜の要求比誘電率２．６以下の例を示したが、本発明は水平方向に隣接する配線の間隔６５ｎｍ以下、層間絶縁膜の比誘電率２．７以下とする場合に有効に適用できる。
【００５７】
また、図１（ｃ）の工程で層間絶縁膜１２を微小空孔を有する多孔性の層間絶縁膜１３に変換する処理を行ったが、これに代えて層間絶縁膜１２の状態を維持したまま図２（ａ）、（ｂ）の工程を実行し、配線溝１７ａ〜１７ｃの形成およびマスク層１６の除去後であって、バリアメタル膜１８の堆積前に層間絶縁膜１２を層間絶縁膜１３に変換する処理を行ってもよい。
【産業上の利用可能性】
【００５８】
本発明は、狭い間隔で隣接する配線などの導電体間、上下に配設される配線などの導電体間を含む領域に設けられ、例えば２．７以下というような低誘電率で且つ高い絶縁耐圧を有する絶縁膜を形成する必要性がある半導体装置の製造に特に有効であるが、半導体装置に限らず絶縁膜に同様な要求がなされる対象に用いて特性や信頼性などを向上させるときにも有用である。
【符号の説明】
【００５９】
１  半導体基板
２  不純物層
３  第１絶縁膜
４  コンタクトホール
５  Ｗプラグ
６  第２絶縁膜
７、１７ａ、１７ｂ、１７ｃ  配線溝
８、１８  バリアメタル膜
９、１９  導電膜
１０  第１層目配線
１１  ライナー絶縁膜
１２、１３  層間絶縁膜
１４、１６  マスク層
１５  ビアホール
２０  第２層目配線
２１  ビア
【図１】
2012099771.tif 000003
【図２】
2012099771.tif 000004
【図３】
2012099771.tif 000005
【図４】
2012099771.tif 000006
【図５】
2012099771.tif 000007
【図６】
2012099771.tif 000008