(57)【要約】【課題】回路基板にバリスタペーストを塗布し静電気による破壊に対する防御手段を持たせる際、塗布量や塗布配置に対し高い精度が要求されず製造し易くする。【解決手段】回路基板４２は、導電性のポスト５７，５８を除く上面全体にバリスタ５６を備え、ポスト５７とバリスタ５６の上面が同じ高さになっている。つまりポスト５７，５８の形成後、バリスタ５６を塗布し研磨すれば良い。この回路基板４２にＬＥＤ素子４３をフリップチップ実装する。【選択図】図４
2012109501.tif 000002
【特許請求の範囲】
【請求項１】
電極と静電気に対する保護部材を備えた回路基板に、バンプを有する半導体発光素子をフリップチップ実装する半導体発光装置において、
前記回路基板の上面の電極は導電性のポストを備え、
前記保護部材は微粒子とバインダを含み、
該保護部材が該ポストを除く前記回路基板上面全体を覆い、
該保護部材の上面と前記ポストの上面の高さが略一致し、
該ポスト上に前記半導体発光素子をフリップチップ実装することを特徴とする半導体発光装置。
【請求項２】
前記微粒子がバリスタ粒子であることを特徴とする請求項１に記載の半導体発光装置。
【請求項３】
前記保護部材の上部が反射層になっていることを特徴とする請求項１又は２に記載の半導体発光装置。
【請求項４】
電極と静電気に対する保護部材を備えた回路基板に、バンプを備えた半導体発光素子をフリップチップ実装する半導体発光装置の製造方法において、
前記回路基板となる領域が連結して配列した集合基板を準備する準備工程と、
前記集合基板に電極を形成する電極形成工程と、
前記電極形成工程の途中若しくは後にポストを形成するポスト形成工程と、
前記集合基板に保護部材を塗布し硬化させる保護部材塗布工程と、
前記保護部材又は前記ポストを研磨し、前記保護部材及び前記ポストの上面の高さを一致させる研磨工程と、
前記集合基板に前記半導体発光素子をフリップチップ実装する素子実装工程と、
前記集合基板を切断し前記半導体発光装置に個片化する個片化工程と
を備えることを特徴とする半導体発光装置の製造方法。
【請求項５】
前記電極及び前記ポストを電解メッキ法で形成することを特徴とする請求項４に記載の半導体発光装置の製造方法。
【請求項６】
前記ポストをスタッドバンプで形成することを特徴とする請求項４又は５に記載の半導体発光装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電気による破壊に対する防御手段を備えた回路基板に半導体発光素子をフリップチップ実装した半導体発光装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体発光素子（以後とくに断らない限りＬＥＤ素子と呼ぶ）を回路基板に実装しパッケージ化した半導体発光装置（以後とくに断らない限りＬＥＤ装置と呼ぶ）が知られている。ＬＥＤ素子の実装方式としては、ワイヤボンディングでＬＥＤ素子と回路基板の電極間を接続するフェイスアップ実装方式と、バンプなどを介して直接的にそれぞれの電極間を接続するフリップチップ実装方式とがある。これらのＬＥＤ装置はＬＥＤ素子が静電気や高電圧のサージに弱いため、回路基板にＬＥＤ素子とともに保護素子を実装することがある。
【０００３】
例えば、特許文献１の図２には静電気に対する保護素子を兼ねたＳｉダイオード素子７（回路基板）上に発光素子１（ＬＥＤ素子）がフリップチップ実装されている様子が示されている。また、特許文献２の図３には、回路基板上に保護素子を配置すると面積効率が低下するという課題に対応するため、絶縁基板１０（回路基板）の上面にＬＥＤチップ３（ＬＥＤ素子）を実装し、下面にツェナーダイオードチップ５を実装している様子が示されている。
【０００４】
一般にＬＥＤ素子と並列ないし直列になんらかの素子を接続すると静電耐圧が向上することが多い。この素子は抵抗やコンデンサでも効果がある。特許文献１及び２では（保護）素子がツェナーダイオードであった。他には例えば特許文献３の請求項１及び２に、ＬＥＤ素子と並列に接続する保護素子が双方ともＬＥＤ素子の順方向電圧以上の電圧において導通するダイオードであり、このダイオードがトリガーダイオード、ベースをオープンにしたトランジスタ、バリスタ、及び逆方向に直列接続したツェナーダイオードであってもよいことが記載されている。
【０００５】
特許文献１の図２に示されたＬＥＤ装置は、発光素子１を実装したＳｉダイオード素子７をリードフレームに再度実装している。特許文献２の図３に示されたＬＥＤ装置であれば樹脂封止すればパッケージが完成する。しかしリードフレームに再実装したり、回路基板裏面に保護素子を設けたりするのでは、ＬＥＤ装置が大きくなったり、製造工程が煩瑣になったりする。実装面積効率及び生産性に加え放熱性も考えあわせると、回路基板の同一面上にＬＥＤ素子と保護素子をフリップチップ実装することが好ましく思える。ところが保護素子を回路基板上にフリップチップ実装すると、保護素子の反射率が低かったり影ができたりしてＬＥＤ装置の発光効率が落ちてしまう。
【０００６】
そこで保護素子と回路基板が一体化していると都合が良い。例えば特許文献４の図２には基体部３１にバリスタ素体１２が積層したバリスタ１０（回路基板）が示されている。特許文献４の図２を図８に再掲し更に詳しく説明する。図８の発光装置（ＬＥＤ装置）は、半導体発光素子１をＥＳＤ（Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）から保護しながら、半導体発光素子１の動作中に発生する熱を効率よく放散させ、且つ反射率を高くすることを目的としている。そのため基体３１には熱伝導率及び反射率の高い材料を使い、この３１上に第１と第２の外部電極１３，１４を設け、貫通孔１９を備えたバリスタ素体１２を積層した。このように構成したバリスタ１０を回路基板として半導体発光素子１をフリップチップ実装している。このバリスタ素体１２は、ＺｎＯを主成分とするセラミック材料（半導体セラミック）を含むセラミックグリーンシートを焼結して構成さ
れる。
【０００７】
この焼結には高温が必要なため様々な制限が加わる。とくに基体３１に樹脂材料が使えなくなる。この制限を緩和するためにはバリスタ層等の保護素子を印刷法で形成し、触媒を使って低温で焼結させることが考えられる。
【０００８】
例えば特許文献５の図５には、基板１上にパターンエッチング法で形成された下部電極２に、バインダ樹脂中に誘電体微粉末またはバリスタ特性をもつ微粉末を分散させたペースト状組成物を印刷して硬化させ、さらに導電性ペーストを用いて上部電極５を印刷し硬化させたプリント配線基板が示されている。
【０００９】
このプリント配線基板はＬＥＤ素子をフリップチップ実装することを想定していない。つまり２端子であるＬＥＤ素子は、各端子をそれぞれ下部電極２と上部電極５と接続させなければならないが、下部電極２と上部電極５が積層しているので、この積層部以外の領域に下部電極２と上部電極５を引き出し、ここでＬＥＤ素子をフリップチップ実装するようになる。このため平面的に保護素子の占める領域と発光素子の占める領域が必要となり面積効率が悪くなる。また下部電極２と上部電極５を別々の工程で製造しなければならないので製造工程が煩瑣となる。すなわち下部電極に特性を発現する部材と上部電極を積層した構造を回路基板が備えることは好ましくない。
【００１０】
上記の不具合に対し回路基板にフリップチップ実装したＬＥＤ素子の２つの端子間に保護部材を備えるようにすれば良い。このようなＬＥＤ装置として例えば特許文献６の図１に示されたＬＥＤ光源（ＬＥＤ装置）がある。特許文献６の図１を図９に再掲示する。図９に示したＬＥＤ光源は、基板１０３が電極１０４，１０５を備え、基板１０３上にＬＥＤ１０１（ＬＥＤ素子）がフリップチップ実装され、電極１０４，１０５とＬＥＤ１０１の間に存在するバンプ１０２で接続をとっており、バンプ１０２間に樹脂１０６（容量性の保護部材）がある。この保護部材は、ＴｉＯ２（酸化チタン）やＢａＴｉＯ３（チタン酸バリウム）など比誘電率が１０を以上の材料を含むシリコーン樹脂であり、コンデンサとして振舞う。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平１１−１９１６４１号公報  （図２）
【特許文献２】特開２００１−３６１４０号公報  （図３）
【特許文献３】特開２００２−３３５０１２号公報  （請求項１，２）
【特許文献４】特開２００８−２８０２９号公報  （図２）
【特許文献５】特開２００４−６４５９号公報  （図５）
【特許文献６】特開２００５−２９４７７９号公報  （図１）
【発明の概要】
【発明が解決しようとする課題】
【００１２】
図８及び図９のように回路基板上の電極間に保護部材があれば、ＬＥＤ素子をフリップチップ実装したＬＥＤ装置は静電気に対する保護素子の追加的実装が不要となる。図８に示したＬＥＤ装置は前述のようにセラミック製のバリスタを使うため高温処理が必要となり使いづらい。一方、図９に示したＬＥＤ装置は保護部材が樹脂をバインダとしているので印刷法など高温処理が不要な手法が適用でき有望そうである。しかしながら特許文献６には樹脂１０６やバンプ１０２に係わる製造方法の記載はない。図９においてこのＬＥＤ装置は、バンプ１０２の間とともに電極１０４，１０５の間にも樹脂１０６が存在することから、バンプ１０２を基板１０３上に形成してから、この基板１０３の所定の位置に樹脂１０６を塗布し、最後にＬＥＤ１０１をフリップチップ実装したものと推定される。こ
のような製造方法では、樹脂１０６の塗布量や配置に対し高い精度が要求され、またバンプ１０２上面を清浄に保たなければならない。
【００１３】
そこで本発明は、この課題に鑑みてなされたものであり、静電気による破壊に対する防御手段を備えた回路基板に半導体発光素子をフリップチップ実装しても製造し易い半導体発光装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１４】
上記課題を解決するため本発明は、電極と静電気に対する保護部材を備えた回路基板に、バンプを有する半導体発光素子をフリップチップ実装する半導体発光装置において、
前記回路基板の上面の電極は導電性のポストを備え、
前記保護部材が微粒子とバインダを含み、
該保護部材が該ポストを除く前記回路基板上面を覆い、
該保護部材の上面と前記ポストの上面の高さが略一致し、
該ポスト上に前記半導体発光素子をフリップチップ実装することを特徴とする。
【００１５】
本発明の半導体発光装置の回路基板は、導電性のポストを除く上面全体に保護部材を備え、ポストと保護部材の上面が同じ高さになっている。つまりポストを形成した後に周知の方法で保護部材を塗布し、保護部材又はポストを研磨すればこの構造が実現できる。この方法が適用できるため本発明の半導体発光装置は、塗布量や位置に対する精度への要求が軽く、ポスト表面を簡単な洗浄で清浄な状態にすることができるようになる。
【００１６】
前記微粒子がバリスタ粒子であることが好ましい。
【００１７】
前記保護部材の上部が反射層になっていても良い。
【００１８】
上記課題を解決するため本発明は、電極と静電気に対する保護部材を備えた回路基板に、バンプを備えた半導体発光素子をフリップチップ実装する半導体発光装置の製造方法において、
前記回路基板となる領域が連結して配列した集合基板を準備する準備工程と、
前記集合基板に電極を形成する電極形成工程と、
前記電極形成工程の途中若しくは後にポストを形成するポスト形成工程と、
前記集合基板に保護部材を塗布し硬化させる保護部材塗布工程と、
前記保護部材又は前記ポストを研磨し、前記保護部材及び前記ポストの上面の高さを一致させる研磨工程と、
前記集合基板に前記半導体発光素子をフリップチップ実装する素子実装工程と、
前記集合基板を切断し前記半導体発光装置に個片化する個片化工程と
を備えることを特徴としている。
【００１９】
前述のように本発明の半導体発光装置の回路基板は、導電性のポストを除く上面全体に保護部材を備え、ポストと保護部材の上面が同じ高さになっており、半導体発光素子がフリップ実装されている。この半導体発光装置を製造するため本発明の製造方法では、先ず回路基板となる領域が連結して配列する集合基板を準備する。この集合基板に電極を形成してから、又は形成している途中でポストを形成する。その後、周知の方法で保護部材を塗布し、保護部材又はポストを研磨すればこの各回路基板領域が前述の構造を有することになる。この集合基板に半導体発光素子をフリップチップ実装し、追加的な加工を加え、集合基板を個片化すると半導体発光装置が得られる。この製造方法では、保護部材の形成に際して集合基板全体に亘る塗布と研磨加工を採用しているので、塗布量や位置に対する精度への要求は軽く、ポスト表面は簡単な洗浄で清浄な状態を獲得できる。
【００２０】
前記電極及び前記ポストを電解メッキ法で形成しても良い。
【００２１】
前記ポストをスタッドバンプで形成しても良い。
【発明の効果】
【００２２】
以上のように本発明の半導体発光装置は静電気に対する保護部材を回路基板全面に塗布し研磨するという簡単な方法が適用できる構造であり、その製造方法は前記の方法を採用しているので、静電気による破壊に対する防御手段を備えた回路基板に半導体発光素子をフリップチップ実装しても製造し易い。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態におけるＬＥＤ装置の斜視図。
【図２】図１のＬＥＤ装置の斜視図。
【図３】図２のＬＥＤ素子をバンプ面から見た平面図。
【図４】図１のＬＥＤ装置の断面図。
【図５】図１のＬＥＤ装置を製造するための説明図。
【図６】図１のＬＥＤ装置を製造するための説明図。
【図７】本発明の第２施形態におけるＬＥＤ装置の断面図。
【図８】従来のＬＥＤ装置の断面図。
【図９】従来のＬＥＤ装置の断面図。
【発明を実施するための形態】
【００２４】
以下、添付図１〜７を参照しながら本発明の好適な実施形態について詳細に説明する。なお図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。また説明のため部材の縮尺は適宜変更している。さらに特許請求の範囲に記載した発明特定事項との関係をカッコ内に記載している。
（第１実施形態）
【００２５】
添付図１〜６を参照して本発明の第１実施形態を詳細に説明する。図１は本実施形態のＬＥＤ装置（半導体発光装置）の外観を説明するために描いたＬＥＤ装置４０の斜視図である。ＬＥＤ装置４０において、回路基板４２上に蛍光体を含有した樹脂層４１が積層している。樹脂層４１は蛍光体を含有するシリコーン樹脂からなる。
【００２６】
図２により図１のＬＥＤ装置４０に実装されたＬＥＤ素子４３の実装状況を説明する。図２は図１のＬＥＤ装置４０から樹脂層４１を剥がしとった状態のＬＥＤ装置４０の斜視図である。図２に示すように回路基板４２は、板材４６と、板材４６上に形成された−電極４４と＋電極４５を含んでいる。回路基板４２上にフリップチップ実装されたＬＥＤ素子４３は、ｎ側バンプ（カソード、図３参照）及びｐ側バンプ（アノード、図３参照）がそれぞれ−電極４４と＋電極４５に接続している。
【００２７】
図３によりＬＥＤ素子４３のバンプ面を説明する。図３はＬＥＤ素子４３をバンプ面側から眺めた平面図である。ｎ型半導体層５１は、上層にあるｐ型半導体層５２から一部分が露出している。このｎ型半導体層５１の露出部にｎ側バンプ５３がある。同様にｐ型半導体層５２上にｐ側バンプ５４が配置されている。ｎ側バンプ５３はｐ側バンプ５４より平面積が小さく、ｎ側バンプ５３およびｐ側バンプ５４は電解メッキ法で形成した金バンプである。
【００２８】
図４によりＬＥＤ装置４０の断面を説明する。図４は、図２のＡ−Ａ線に沿うようにして描いた図１のＬＥＤ装置４０の断面図である。なおＬＥＤ素子４３のｎ側及びｐ側バンプ５３，５４と回路基板４２のスルーホール４４ａ，４５ａを同時に図示できるように図
２においてＡ−Ａ線を屈曲させた。
【００２９】
ＬＥＤ素子４３は、サファイア基板５５の下にｎ型半導体層５１があり、さらにｎ型半導体層５１の下面にはｐ型半導体層５２が形成され、ｎ型半導体層５１とｐ型半導体層５２にそれぞれｎ側バンプ５３とｐ側バンプ５４が接続している。サファイア基板５５は厚さが８０〜２００μｍ、ｎ型半導体層５１は厚さが５μｍ程度である。ｐ型半導体層５２は総厚が１μｍ程度であり、厚みが１００〜２００ｎｍのｐ型ＧａＮ層を含んでいる。ｎ側バンプ及びｐ側バンプ５３，５４は厚さが１０〜３０μｍである。発光層（図示せず）は、ｎ型半導体層５１とｐ型半導体層５２の境界部にあり、平面的な形状は概ねｐ型半導体層５２に等しい。
【００３０】
回路基板４２は板材４６と−及び＋電極４４，４５、スルーホール４４ａ，４５ａ、出力電極４４ｂ，４５ｂ、バリスタ５６（保護部材）、ポスト５７，５８からなっている。板材４６の上面に形成された−電極４４及び＋電極４５は、マザー基板（図示せず）の電極と接続するため板材４６の下面に形成された出力電極４４ｂ，４５ｂとそれぞれスルーホール４４ａ，４５ａで接続している。回路基板４２の上面の−電極４４及び＋電極４５上にはそれぞれは導電性のポスト５７，５８を備えている。ポスト５７，５８を除く回路基板４２の上面全体に亘ってバリスタ５６が覆っている。バリスタ５６の上面とポスト５７，５８の上面の高さは略一致している。なお図８のバリスタ１０は外部電極１３，１４を備えたものであったのに対し、本実施形態のバリスタ５６は層状の部材を指している（以下同様）。
【００３１】
回路基板４２の板材４６は厚さが３００μｍで樹脂からなる。−及び＋電極４４，４５と出力電極４４ｂ，４５ｂは厚さが１０〜３０μｍの銅箔であり、出力電極４４ｂ，４５ｂはニッケルと金でメッキされている。ポスト５７，５８は厚さが３０〜５０μｍで銅からなり、表面がニッケルと金でメッキされている。スルーホール４４ａ，４５ａは直径が２００μｍで、壁面に−及び＋電極４４，４５又は出力電極４４ｂ，４５ｂと同様の導電層を備え、必要に応じて銅ペーストを充填する。
【００３２】
−電極４４と＋電極４５の間隙は約５０μｍである。ここでバリスタ５６は、直径が５〜１０μｍの酸化亜鉛（ＺｎＯ）粒子をＭｎ，Ｃｏ酸化物等の無機質絶縁膜で被覆したバリスタ粒子と、オルガノポリシロキサン或いはシリコーン樹脂等のバインダとを混練したペーストを焼結したものである。一つのバリスタ粒子は約３Ｖのしきい値電圧が得られるので、約５０μｍの−電極４４と＋電極４５の間隙においてバリスタ粒子が５から１０個直列に並ぶことから、バリスタ５６のしきい値は約１５〜３０Ｖとなる。
【００３３】
ＬＥＤ素子４３を静電気から保護する保護部材に含まれる微粒子はバリスタ粒子に限られない。例えばカーボン粒子でもよく、このとき保護部材は抵抗として機能する。また微粒子としてＴｉＯ２（酸化チタン）やＢａＴｉＯ３（チタン酸バリウム）など比誘電率が１０を以上の材料を使えは、−及び＋電極４４，４５とともコンデンサとして振舞う。
【００３４】
ポスト５７，５８上には、それぞれｎ側及びｐ側バンプ５３，５４が接続するようにＬＥＤ素子４３がフリップチップ実装されている。ポスト５７，５８とｎ側及びｐ側バンプ５３，５４は金錫共晶で接合する。なお接合用の金錫合金層は予めｎ側及びｐ側バンプ５３，５４の下面に形成されている。ＬＥＤ素子４３の周囲及びバリスタ５６の上面は蛍光体を含有した樹脂層４１で覆われている。樹脂層４１は厚さが４００μｍ程度でシリコーンからなる。
【００３５】
図５と図６によりＬＥＤ装置４０の製造方法を説明する。図５，６は本実施形態のＬＥＤ装置４０を製造する工程の説明図である。（ａ）は回路基板４２となる領域が連結して
配列した集合基板７１を準備する準備工程、（ｂ）〜（ｄ），（ｈ），（ｋ）〜（ｌ）は集合基板７１に−及び＋電極４４，４５並びに出力電極４４ｂ、４５ｂを形成する電極形成工程、（ｅ）〜（ｇ）は電極形成工程の途中でポスト５７，５８を形成するポスト形成工程、（ｉ）は集合基板７１にバリスタ５６を塗布し硬化させる保護部材塗布工程、（ｊ）はバリスタ５６を研磨し、バリスタ５６とポスト５７，５８の上面の高さを一致させる研磨工程、（ｍ）は集合基板７１にＬＥＤ素子４３をフリップチップ実装する素子実装工程、（ｎ）は樹脂層４１を形成する工程、（ｏ）は集合基板７１を切断しＬＥＤ装置４０に個片化する個片化工程、を示している。
【００３６】
準備工程で準備する集合基板７１は板材４６にスルーホール４４ａ，４５ａが多数開けられている（ａ）。電極形成工程の最初、集合基板７１の全面にＴｉＷとＣｕの２層構造を有するシードメタル層７２（厚さ、０．３μｍ）を蒸着法によって成膜する（ｂ）。シードメタル層７２は、電解メッキ用の下地処理（共通電極）に相当する。次に電極形成用のレジストパターン７３をフォトリソグラフィー法によって集合基板７１上に形成する（ｃ）。レジストパターン７３を利用して、電解メッキ法によってＣｕから構成される電極７４（−及び＋電極４４，４５並びに出力電極４４ｂ、４５ｂ）を形成する（ｄ）。電極７４は、スルーホール４４ａ，４５ａを介して、集合基板７１の上下で導通されている。電極７４の厚さは、１０〜３０μｍであり、放熱性を上げるには厚くする。なお、（ｄ）では、スルーホール４４ａ，４５ａが塞がっているように描いているが、これは放熱性を考慮する場合にスルーホール４４ａ，４５ａへ銅ペーストを充填しておくことを意図している。
【００３７】
レジストパターン７３を除去し、集合基板７１の上面に導電性ポスト形成用のレジストパターン７５をフォトリソグラフィー法によって形成する（ｅ）。この時、集合基板７１の下面全体にマスキングテープ７６を貼付する。次に、レジストパターン７５を利用して、電解メッキ法によって、Ｃｕから構成される導電性のポスト５７，５８を電極７４上に形成する（ｆ）。導電性ポスト５７，５８の厚さは、３０〜５０μｍ程度である。ポスト５７，５８を形成したらレジストパターン７５を除去する（ｇ）。その後、集合基板７１の上面側に残存しているシードメタル層７２を、電極７４をマスクとしてエッチング法によって除去する（ｈ）。
【００３８】
次に、集合基板７１の上面に電極７４及び導電性ポスト５７，５８をバリスタ５６で全て覆う（ｉ）。ペースト状のバリスタ５６をスクリーン印刷法によって塗布し、１５０℃で硬化させる。バリスタ５６が硬化したらポスト５７，５８の上部表面が露出する程度まで、バリスタ５６の上部を研磨する（ｊ）。これでバリスタ５６とポスト５７，５８の上面の高さが略一致する。
【００３９】
次に、マスキングテープ７６を除去し、電解メッキ法により導電性ポスト５７，５８の上面及び集合基板７１の下側の電極７４表面に、Ｎｉ−Ａｕメッキする（ｋ）。電極形成工程の最後に集合基板７１下面の電極７４をマスクにしてシードメタル７２をエッチング法によって除去する（ｌ）。
【００４０】
次にポスト５７，５８とｎ側及びｐ側バンプ５３，５４（図３参照）が接続するようにＬＥＤ素子４３をフリップチップ実装する（ｍ）。ポスト５７，５８とｎ側及びｐ側バンプ５３，５４は金錫共晶で接合する。続いて集合基板７１に樹脂を塗布し硬化させ樹脂層４１を形成する（ｎ）。最後に集合基板７１を切断しＬＥＤ装置４０を得る（ｏ）。
【００４１】
本実施形態の製造方法では、−及び＋電極４４，４５並びに出力電極４４ｂ、４５ｂを形成している途中でポスト５７，５８を形成し、バリスタ５６の塗布及び研磨を行なっていた。これに対し−及び＋電極４４，４５並びに出力電極４４ｂ、４５ｂを形成してから
ポスト５７，５８を形成しても良い。この場合、メッキ電極はシードメタル層でも良いが、よく知られているように集合基板を個片化したときにメッキ電極が切断されるような工法が便利である。
【００４２】
図６（ｉ）ではバリスタ５６がポスト５７，５８を覆うようにバリスタ５６を塗布した。これとは反対にバリスタを塗布したときバリスタ上面がポストの上面より低くてもよい。この場合はポストを研磨しバリスタ上面とポスト上面を一致させる。また図６（ｊ）ではポスト５７，５８の一部も研磨しても良い。研磨は研磨剤を使っても良いし、刃で削っても良い。
【００４３】
本実施形態では金錫共晶接合用の金錫合金層はｎ側及びｐ側バンプ５３，５４が備えているものとしていたが、ポスト５７，５８側に金錫合金層を設けても良い。この場合、レジストパターン７５があるうちに金錫合金層をスパッタ法等で形成してしまう。また本実施形態では、電極７４やポスト５７，５８を電解メッキ法で形成していたが、蒸着法、スパッタ法、ＣＶＤ法など他のメッキ法でも良く、とくにＮｉ−Ａｕメッキ層などは無電界メッキ法でも良い。なお電解メッキ法は大気中で処理でき厚いメッキ層を効率よく作成できるという特徴がある。
（第２実施形態）
【００４４】
添付図７を参照しながら、本発明の第２実施形態について説明する。ＬＥＤ装置６０及び回路基板６２の外観は第１実施形態の図１，２と等しい。なお本実施形態ではＬＥＤ素子６０が回路基板６２にフリップチップ実装されているものとする。図７は本発明の第２施形態におけるＬＥＤ装置６０の断面図である。ＬＥＤ装置６０を示す図７と、第１実施形態のＬＥＤ装置４０を示す図４との差異は、図７においてポスト６７，６８がスタッドバンプであること、及びバリスタ６６に反射部材６５（反射層）が積層していることである。
【００４５】
スタッドバンプでポスト６７，６８を形成すると、ポスト形成に際してメッキ工程が不要になるので、メッキ設備のない場合に有効である。反射部材６５は回路基板６２の反射率を向上させるものであり、酸化チタン等の反射性粒子をバインダで固めたものである。この場合、バリスタ６６を塗布し硬化させてから反射部材６５を塗布し硬化させ、反射部材６５を研磨してポスト６７，６８の上面を露出させる。反射部材６５のバインダをオルトポリシロキサンのような硬化するとガラス質になる無機バインダとすると反射率とともに耐光性を向上できる。このときバリスタ６６のバインダをシリコーン等の樹脂とすると、反射部材６５と板材４６の熱膨張率差をバリスタ６６で緩和できる。
【符号の説明】
【００４６】
４０，６０…ＬＥＤ装置（半導体発光装置）、
４１…樹脂層、
４２，６２…回路基板、
４３…ＬＥＤ素子（半導体発光素子）、
４４…−電極、
４４ａ，４５ａ…スルーホール、
４４ｂ，４５ｂ…出力電極、
４５…＋電極、
４６…板材、
５１…ｎ型半導体層、
５２…ｐ型半導体層、
５３…ｎ側バンプ、
５４…ｐ側バンプ、
５５…サファイア基板、
５６，６６…バリスタ（保護部材）、
５７，５８，６７，６８…ポスト、
６５…反射部材（反射層）
７１…集合基板、
７２…シードメタル層、
７３，７５…レジストパターン、
７４…電極、
７６…マスキングテープ。
【図１】
2012109501.tif 000003
【図２】
2012109501.tif 000004
【図３】
2012109501.tif 000005
【図４】
2012109501.tif 000006
【図５】
2012109501.tif 000007
【図６】
2012109501.tif 000008
【図７】
2012109501.tif 000009
【図８】
2012109501.tif 000010
【図９】
2012109501.tif 000011