(57)【要約】      （修正有）【課題】積層搭載した半導体チップの発熱による高温化を抑制し、同時にそれらの半導体チップ間の電磁気干渉を抑制することにより、信頼性を向上した半導体パッケージを提供する。【解決手段】両端部にパッケージキャップ用貫通ビア２２０ｓを含むパッケージ基板２００と、パッケージ基板２００の上に積層された第１半導体チップ１００と、第１半導体チップ１００の上に積層され、第１半導体チップより小さい幅を有する少なくとも１つの第２半導体チップ１２０と、第２半導体チップ１２０の側面に隣接する第１半導体チップ１００の上面の一部分と第２半導体チップ１２０の側面とを覆うモールディング膜１３１と、第２半導体チップ１２０の上に配置される熱境界物質膜１３２と、熱境界物質膜１３２と接しながら、パッケージキャップ連結用貫通ビア２２０ｓとパッケージキャップ３００の下端部との間に介在するパッケージ接着パターン３１０と、を含む。【選択図】図１
2012109572.tif 000002
【特許請求の範囲】
【請求項１】
縁に隣接するパッケージキャップ連結用貫通ビアを含むパッケージ基板と、
前記パッケージ基板の上に積層された第１半導体チップと、
前記第１半導体チップの上に積層され、前記第１半導体チップより小さい幅を有する少なくとも１つの第２半導体チップと、
前記第２半導体チップの側面に隣接する前記第１半導体チップの上面の一部分と前記第２半導体チップの側面とを覆うモールディング膜と、
前記第２半導体チップの上に配置される熱境界物質膜と、
前記熱境界物質膜と接しながら、前記第１及び第２半導体チップを覆うパッケージキャップと、
前記パッケージキャップ連結用貫通ビアと前記パッケージキャップの一部との間に介在するパッケージ接着パターンと、を含むことを特徴とする半導体パッケージ。
【請求項２】
前記モールディング膜の上面は前記第２半導体チップの上面と共面をなし、
前記熱境界物質膜は前記モールディング膜と前記パッケージキャップとの間に延長されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記モールディング膜の上面は前記第２半導体チップの上面より高いことを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記パッケージ基板は接地層をさらに含み、
前記パッケージキャップ連結用貫通ビアは前記接地層と接することを特徴とする請求項１に記載の半導体パッケージ。
【請求項５】
前記パッケージ基板は接地層をさらに含み、
前記パッケージキャップ連結用貫通ビアは前記パッケージ接地層に接しないことを特徴とする請求項１に記載の半導体パッケージ。
【請求項６】
前記パッケージキャップ連結用貫通ビアは導電膜を含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項７】
前記パッケージキャップ連結用貫通ビアは絶縁膜で形成されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項８】
前記パッケージ接着パターンは導電性であることを特徴とする請求項１に記載の半導体パッケージ。
【請求項９】
前記パッケージキャップは上部に突出した部分（フィン）を含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項１０】
前記パッケージ基板は積層された複数の絶縁膜と導電層とを含み、
前記パッケージキャップ連結用貫通ビアは前記絶縁膜の内で互いに異なる層に配置される複数のサブ貫通ビアを含み、
隣接するサブ貫通ビアは垂直方向に整列されないことを特徴とする請求項１に記載の半導体パッケージ。
【請求項１１】
前記パッケージ基板は電源層をさらに含み、
前記パッケージキャップ連結用貫通ビアは前記電源層に連結されないことを特徴とする請求項１に記載の半導体パッケージ。
【請求項１２】
前記モールディング膜は熱性エポキシを含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項１３】
前記熱境界物質膜は、熱性油脂、熱性エポキシ、及び／又は、これに含まれる金属固体粒子からなることを特徴とする請求項１に記載の半導体パッケージ。
【請求項１４】
モジュール基板と、
前記モジュール基板の上に搭載された半導体パッケージと、を含み、
前記半導体パッケージは、
縁に隣接するパッケージキャップ連結用貫通ビアを含むパッケージ基板と、
前記パッケージ基板の上に積層される第１半導体チップと、
前記第１半導体チップの上に積層され、前記第１半導体チップより小さい幅を有する少なくとも１つの第２半導体チップと、
前記第２半導体チップの側面に隣接する前記第１半導体チップの上面の一部分と前記第２半導体チップの側面とを覆うモールディング膜と、
前記第２半導体チップの上に配置される熱境界物質膜と、
前記熱境界物質膜と接しながら、前記第１及び第２半導体チップを覆うパッケージキャップと、
前記パッケージキャップ連結用貫通ビアと前記パッケージキャップの一部との間に介在するパッケージ接着パターンと、を含むことを特徴とする半導体モジュール。
【請求項１５】
前記半導体パッケージを覆い、前記モジュール基板の上に位置するモジュールキャップと、
前記モジュールキャップと前記モジュール基板との間に介在するモジュール接着パターンと、をさらに含むことを特徴とする請求項１４に記載の半導体モジュール。
【請求項１６】
前記モジュール基板の上に搭載された電源調節部をさらに含み、
前記電源調節部は前記パッケージキャップにキャップ接地電圧を供給し、前記第１及び第２半導体チップの中で少なくとも１つにチップ接地電圧を供給することを特徴とする請求項１４に記載の半導体モジュール。
【請求項１７】
前記モジュール基板の上に搭載された電源調節部をさらに含み、
前記電源調節部は前記第１及び第２半導体チップの中で少なくとも１つにチップ接地電圧を供給し、
前記パッケージキャップは前記電源調節部を通じないで接地されることを特徴とする請求項１４に記載の半導体モジュール。
【請求項１８】
モジュール基板と前記モジュール基板との上に搭載された半導体パッケージを含む半導体モジュールと、
前記半導体モジュールから信号を送受信する入出力装置と、を含み、
前記半導体パッケージは、
縁に隣接するパッケージキャップ連結用貫通ビアを含むパッケージ基板と、
前記パッケージ基板の上に積層される第１半導体チップと、
前記第１半導体チップの上に積層され、前記第１半導体チップより小さい幅を有する少なくとも１つの第２半導体チップと、
前記第２半導体チップの側面に隣接する前記第１半導体チップの上面の一部分と前記第２半導体チップの側面とを覆うモールディング膜と、
前記第２半導体チップの上に配置される熱境界物質膜と、
前記熱境界物質膜と接しながら、前記第１及び第２半導体チップを覆うパッケージキャップと、
前記パッケージキャップ連結用貫通ビアと前記パッケージキャップの一部との間に介在するパッケージ接着パターンを含むことを特徴とする電子装置。
【請求項１９】
複数の第１半導体チップを含むウエハーを準備する段階と、
前記ウエハーの上に複数の第２半導体チップを搭載する段階と、
ここで、複数の前記第２半導体チップの各々は複数の前記第１半導体チップの各々と重畳（積層）され、
前記第２半導体チップを覆うモールディング膜を形成する段階と、
前記第２半導体チップの上面を露出させるようにモールディング膜の一部を除去する段階と、
１つの第１半導体チップの上に積層された１つの第２半導体チップを有する単位部分毎に前記ウエハーを分割する段階と、
パッケージ基板の上に前記単位部分の前記第１半導体チップを搭載する段階と、
パッケージキャップで前記単位部分の前記第１及び第２半導体チップを覆う段階と、を含み、
熱境界物質膜は前記単位部分の前記第２半導体チップと前記パッケージキャップとの間に位置することを特徴とする半導体パッケージの製造方法。
【請求項２０】
前記パッケージキャップと前記パッケージ基板との間に位置する接着パターンにより前記パッケージキャップを固定する段階をさらに含むことを特徴とする請求項１９に記載の半導体パッケージの製造方法。
【請求項２１】
パッケージキャップ連結用貫通ビアを含むパッケージ基板と、
前記パッケージ基板の上に積層された第１半導体チップと、
前記第１半導体チップの上に積層され、前記第１半導体チップの幅より狭い幅を有する少なくとも１つの第２半導体チップと、
前記第２半導体チップの側面に隣接する前記第１半導体チップの上面の一部の上のモールディング膜と、
前記第２半導体チップの上に位置する熱境界物質膜と、
前記熱境界物質膜と接し、前記第１及び第２半導体チップの上に位置するパッケージキャップと、
前記パッケージキャップ連結用貫通ビアと前記パッケージキャップの一部との間に位置する導電性パッケージ接着パターンと、を含むことを特徴とする半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージ、半導体モジュール、電子装置、及び半導体パッケージの製造方法に関する。
【背景技術】
【０００２】
電子製品の小型化、スリム化、高密度化傾向に合わせて、印刷回路基板の小型化とスリム化が要求されている。また、電子機器の携帯化、多機能化と大容量のデータ送受信に伴い、印刷回路基板には複雑な設計と高難度の技術が要求されている。その結果、電源回路、接地回路及び信号回路等が形成される多層印刷回路基板に対する需要が増大している。
【０００３】
多層印刷回路基板の上に中央処理装置や電力集積回路のような多様な半導体チップが搭載される。このような半導体チップは動作中に発熱のため高温になり、この高温によって過負荷が発生して半導体チップの誤動作に至る場合がある。
【０００４】
一方、印刷回路基板の上に複数個の半導体チップ及び半導体装置が搭載されることによって、これらの間に電磁気干渉（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ、ＥＭＩ）が発生し、この電磁気干渉によって隣接する半導体チップ及び半導体装置が誤動作する場合がある。
これら熱放散問題及び電磁気干渉問題は、搭載密度を上げるため半導体チップを積層した場合に益々深刻になる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国特許公開第１０−２００８−００８２７４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、積層搭載した半導体チップの発熱による高温化を抑制し、同時にそれらの半導体チップ間の電磁気干渉を抑制することにより、信頼性を向上した半導体パッケージを提供することである。
本発明が解決しようとする他の課題はそのような高信頼度の半導体パッケージの製造方法を提供することである。
【課題を解決するための手段】
【０００７】
前記課題を達成するためになされた本発明による半導体パッケージは、両端部にパッケージキャップ用貫通ビアを含むパッケージ基板と、前記パッケージ基板の上に積層された第１半導体チップと、前記第１半導体チップの上に積層され、前記第１半導体チップより小さい幅を有する少なくとも１つの第２半導体チップと、前記第２半導体チップの側面に隣接する前記第１半導体チップの上面の一部分と前記第２半導体チップの側面とを覆うモールディング膜と、前記第２半導体チップの上に配置される熱境界物質（Ｔｈｅｒｍａｌ  ｉｎｔｅｒｆａｃｅ  ｍａｔｅｒｉａｌ）膜と、前記熱境界物質膜と接しながら、前記第１及び第２半導体チップを覆うパッケージキャップ（Ｐａｃｋａｇｅ  ｃａｐ）と、前記パッケージキャップ連結用貫通ビアと前記パッケージキャップの下端部との間に介在されるパッケージ接着パターンと、を含むことを特徴とする。
【０００８】
一実施形態において、前記モールディング膜の上面は前記第２半導体チップの上面と共面を成し、前記熱境界物質膜は前記モールディング膜と前記パッケージキャップとの間に延長される。
【０００９】
他の実施形態において、前記モールディング膜の上面は前記第２半導体チップの上面より高い。
【００１０】
他の実施形態において、前記パッケージ基板はパッケージ接地層をさらに包含し、前記パッケージキャップ連結用貫通ビアは前記パッケージ接地層と接する。
別の実施形態において、前記パッケージ基板はパッケージ接地層をさらに包含し、前記パッケージキャップ連結用貫通ビアは前記パッケージ接地層と接しない。
【００１１】
他の実施形態において、前記パッケージキャップ連結用貫通ビアは導電膜から形成される。
別の実施形態において、前記パッケージキャップ連結用貫通ビアは絶縁膜で形成され得る。
他の実施形態において、前記パッケージ接着パターンは導電性である。
他の実施形態において、前記パッケージキャップは上部に突出したフィンを包含する。
【００１２】
他の実施形態において、前記パッケージ基板は積層された複数の絶縁膜と導電層とを包含し、前記パッケージキャップ連結用貫通ビアは前記絶縁膜を貫通し、互いに異なる層に配置される複数のサブ貫通ビアを包含する。この場合、隣接するサブ貫通ビアは垂直方向に整列されない。
【００１３】
他の実施形態において、前記パッケージ基板は電源層をさらに包含し、前記パッケージキャップ連結用貫通ビアは前記電源層と連結されない。
【００１４】
他の実施形態において、前記モールディング膜は熱性エポキシ（Ｔｈｅｒｍａｌ  ｅｐｏｘｙ）からなる。
他の実施形態において、前記熱境界物質膜は、熱性油脂（Ｔｈｅｒｍａｌ  ｇｒｅａｓｅ）、熱性エポキシ（Ｔｈｅｒｍａｌ  ｅｐｏｘｙ）、及び／又は、これに含まれる金属固体粒子からなる。
【００１５】
前記他の課題を達成するためになされた本発明による半導体パッケージの製造方法は、互いに連結された複数個の第１半導体チップを含むウエハーの上に、前記第１半導体チップと各々重畳するように第２半導体チップを搭載する段階と、前記第２半導体チップの上面を露出させ、且つ前記第２半導体チップの側面を覆うモールディング膜を形成する段階と、前記ウエハーを切断して各々の第１半導体チップを分離する段階と、前記第１半導体チップをパッケージ基板の上に搭載する段階と、前記パッケージ基板の上に熱境界物質膜を介して前記第２半導体チップと前記第１半導体チップとを覆うようにパッケージキャップを被せる段階と、を含むことを特徴とする。
【００１６】
他の実施形態において、前記パッケージキャップを被せる段階は前記パッケージ基板の上に接着パターンを介して前記パッケージキャップを固定する段階を包含する。
【００１７】
他の実施形態において、前記モールディング膜を形成する段階は、前記第２半導体チップの側面と上面とを覆うモールディング膜を形成する段階と、前記モールディング膜をグラインディング（ｇｒｉｎｄｉｎｇ、研磨）して前記第２半導体チップの上面を露出させる段階と、を包含する。
【００１８】
他の実施形態において、前記半導体パッケージの製造方法は、前記ウエハーを切断する前に、前記熱境界物質膜を形成する段階をさらに包含する。
【発明の効果】
【００１９】
本発明の一実施形態による半導体パッケージは、パッケージキャップを備えているので、パッケージ内の半導体チップからの放熱を容易にして半導体チップの高温化を防ぎ、パッケージキャップが金属製の場合はさらに、外部から内部へ又は内部から外部への電磁波の伝達を防ぐ遮蔽機能を果たす。従って、高温及び電磁気干渉による半導体チップの誤動作を防止して信頼性を向上できる。
また前記パッケージキャップによってパッケージ基板の歪み（ｗａｒｐａｇｅ）を防止できる。また半導体パッケージ段階で放熱及び電子波遮蔽機能を追加したので、半導体モジュール（ｍｏｄｕｌｅ）レベルや母基板（ｍｏｔｈｅｒ  ｂｏａｒｄ）レベルにおける電磁波遮蔽や熱放出のための追加作業を必要としないので後続の組立工程を単純化させ得る。
【００２０】
本発明の一実施形態による半導体パッケージではパッケージキャップがパッケージ基板と、パッケージ基板配置される接着パターンによって固定及び連結されるので、パッケージ基板、モジュール基板又は母基板にシールドカン（ｓｈｉｅｌｄ  ｃａｎ、遮蔽容器）又はヒートシンク板の取り付けのための孔を形成する必要がない。従ってパッケージ基板、モジュール基板又は母基板のデザイン変更を必要としない。
【００２１】
本発明の他の実施形態による半導体パッケージでは第１半導体チップの上に積層される第２半導体チップが前記第１半導体チップより狭い幅を有し、前記第２半導体チップと前記第１半導体チップとがパッケージキャップで覆われる。そして、前記第１半導体チップと前記パッケージキャップとの間にはモールディング膜が介在されている場合、モールディング膜が無く空気や真空の場合に比べて、モールディング膜の熱伝導度が高いので、積層された半導体チップ構造で最も下位層に配置される第１半導体チップで発生した熱の放出には効果的である。
【００２２】
本発明のその他の実施形態による半導体パッケージは第２半導体チップと前記パッケージキャップの間に熱境界物質（Ｔｈｅｒｍａｌ  ｉｎｔｅｒｆａｃｅ  ｍａｔｅｒｉａｌ）膜が配置され、前記モールディング膜の上面は前記第２半導体チップの上面より高い。従って前記熱境界物質膜がパッケージ製造工程の中で固相から液相に変わる時、前記モールディング膜の上面が前記第２半導体チップの上面より高いので、前記モールディング膜はコンテナの役割を果たす。
【００２３】
本発明のその他の実施形態による半導体パッケージでは、半導体チップが搭載されるパッケージ基板は前記パッケージキャップと電気的／熱的に連結されるパッケージキャップ連結用貫通ビアと内在された接地層とを包含する。
その際、前記パッケージキャップ連結用貫通ビアが前記接地層に連結されない場合、前記パッケージキャップは前記半導体チップとは別の経路に接地できて、この場合、靜電気放電（Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ、ＥＳＤ）ノイズの改善により効果的であり得る。
【００２４】
一方、その他の実施形態では前記パッケージキャップ連結用貫通ビアが前記接地層に連結される場合。前記パッケージキャップは前記半導体チップと同一の経路に接地できて、電磁波障害（ＥＭＩ）改善により効果的であり得る。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態１による半導体パッケージの断面図である。
【図２】図１の半導体パッケージで熱伝達を示す。
【図３】図１の半導体パッケージへ印加される電圧を示す。
【図４】図１の半導体パッケージを製作する過程を順次的に示す断面図である。
【図５】図１の半導体パッケージを製作する過程を順次的に示す断面図である。
【図６】図１の半導体パッケージを製作する過程を順次的に示す断面図である。
【図７】図１の半導体パッケージを製作する過程を順次的に示す断面図である。
【図８】図１の半導体パッケージを製作する過程を順次的に示す断面図である。
【図９】図１の半導体パッケージを製作する過程を順次的に示す断面図である。
【図１０】図１の半導体パッケージを製作する過程を順次的に示す断面図である。
【図１１】図１の半導体パッケージを製作する過程を順次的に示す断面図である。
【図１２】図１の半導体パッケージを製作する過程を順次的に示す断面図である。
【図１３】図１の半導体パッケージを製作する過程を順次的に示す断面図である。
【図１４】本発明の実施形態２による半導体パッケージの断面図である。
【図１５】本発明の実施形態３による半導体パッケージの断面図である。
【図１６】本発明の実施形態４による半導体パッケージの断面図である。
【図１７】本発明の実施形態５による半導体パッケージの断面図である。
【図１８】本発明の実施形態６による半導体パッケージの断面図である。
【図１９】本発明の実施形態７による半導体パッケージの断面図である。
【図２０】本発明の実施形態８による半導体モジュールの断面図である。
【図２１】図２０の半導体モジュールで熱伝達を示す。
【図２２】本発明の実施形態９による概略的な半導体モジュールのブロック図である。
【図２３】本発明の実施形態１０による概略的な半導体モジュールのブロック図である。
【図２４】本発明の実施形態１１による概略的な半導体モジュールのブロック図である。
【図２５】本発明の技術が適用された半導体パッケージを含む電子装置の例を示すブロック図である。
【発明を実施するための形態】
【００２６】
本発明の構成及び効果を十分に理解できるように、添付した図面を参照して本発明の望ましい実施形態を説明する。しかし、本発明は以下に開示する実施形態に限定されるものではなく、他の様々な形態で具現され得るだけでなく多様な変更を加え得る。従って本実施形態に関する説明は単に、本発明の開示が完全になるようにし、本発明が属する技術分野の当業者に本発明の範疇を完全に周知させるために提供される。
添付された図面で構成要素は説明を明確にするためにその大きさを部分的に実際より拡大して示し、各構成要素の比率は拡大されるか、或いは縮小され得る。図面上の同一の構成要素に対しては同一の参照符号又は用語を使用し、同一の構成要素に対する説明の重複を省略する場合がある。
【００２７】
ある構成要素が他の構成要素に“上にある”、又は“連結されている”と記載されている場合、各々、他の構成要素の上に直接接しているか、又は連結されている場合だけでなく、中間にその他の構成要素が存在する場合もあると理解しなければならない。
反面、ある構成要素が他の構成要素の“直接上にある”、又は“直接連結されている”と記載されている場合には、中間にその他の構成要素が存在しないと理解しなければならない。構成要素の間の関係を説明する他の表現、例えば、“〜間に”と“直接〜間に”等も同様に解釈できる。
【００２８】
第１、第２等の用語は多様な構成要素を説明するために使用されるが、前記構成要素は、この第１、第２等の用語によって限定されない。この用語は１つの構成要素を他の同種の構成要素から区別する目的のみに使用される。例えば、本発明の権利範囲を逸脱しない範囲で、第１構成要素を第２構成要素と称し、逆に第２構成要素を第１構成要素と称し得る。
【００２９】
単数の表現は文脈の上に明確に単数であると表現しない限り、複数の表現を含む。“包含する”又は“有する”等の用語は明細書の上に記載された特徴、数字、段階、動作、構成要素、部分、又はこれらの組み合わせの存在を指定するためであって、１つ又はその以上の他の特徴、数字、段階、動作、構成要素、部分、又はこれらを組み合わせを付加できることを意味する。
【００３０】
本発明の実施形態で使用される用語は明確に異なりに定義されない限り、当業者に通常的に周知の意味として解釈できる。
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって本発明を詳細に説明する。各図面に提示された同一の参照符号は同一の部材を示す。
＜実施形態１＞
【００３１】
図１は本発明の実施形態１による半導体パッケージの断面図である。
図１を参照すれば、本実施形態による半導体パッケージ５００はパッケージ基板２００の上に搭載された第１半導体チップ１００と第２半導体チップ１２０とを含む。パッケージ基板２００の上で第２半導体チップ１２０と第１半導体チップ１００とはパッケージキャップ３００で覆われる。
【００３２】
パッケージ基板２００は多層に構成された印刷回路基板であり、複数層の電気的絶縁膜（以下単に、絶縁膜という）２０２を含む。絶縁膜２０２の中で最下位層に位置する絶縁膜の下面には第１信号パターン２０４が配置される。第１信号パターン２０４は第１パッケージキャップ連結用信号パターン２０４ｓ、第１チップ接地電圧用信号パターン２０４ｃ、及び第１電源電圧用信号パターン２０４ｄを包含する。
絶縁膜２０２の中で最上層に位置する絶縁膜２０２の上には第２信号パターン２１２が配置される。第２信号パターン２１２は第２パッケージキャップ連結用信号パターン２１２ｓ、第２チップ接地電圧用信号パターン２１２ｃ、及び第２電源電圧用信号パターン２１２ｄを包含する。絶縁膜２０２の間の互いに異なる層には電源層（ｐｏｗｅｒ  ｌａｙｅｒ）２０６と接地層（ｇｒｏｕｎｄ  ｌａｙｅｒ）２１０とが配置される。
【００３３】
また絶縁膜２０２の間には第３信号パターン２０８が配置される。第１信号パターン２０４、第２信号パターン２１２、電源層２０６、接地層２１０、及び第３信号パターン２０８は導電膜で形成される。パッケージ基板２００は絶縁膜２０２を貫通する複数のパッケージ基板貫通ビア２２０を包含する。パッケージ基板貫通ビア２２０は、パッケージキャップ連結用貫通ビア２２０ｓ、チップ接地電圧用貫通ビア２２０ｃ、及び電源電圧用貫通ビア２２０ｄを包含する。パッケージキャップ連結用貫通ビア２２０ｓはパッケージ基板２００の縁に隣接して配置される。
【００３４】
本実施形態でパッケージキャップ連結用貫通ビア２２０ｓは、パッケージ電源層２０６とパッケージ接地層２１０とに連結されることなく、第１パッケージキャップ連結用信号パターン２０４ｓと第２パッケージキャップ連結用信号パターン２１２ｓとを連結する。
チップ接地電圧用貫通ビア２２０ｃは第１チップ接地電圧用信号パターン２０４ｃと第２チップ接地電圧用信号パターン２１２ｃとを連結し、且つパッケージ接地層２１０に連結される。
電源電圧用貫通ビア２２０ｄは第１電源電圧用信号パターン２０４ｄと第２電源電圧用信号パターン２１２ｄとを連結し、且つパッケージ電源層２０６に連結される。
【００３５】
前記第１信号パターンの下方には外部ソルダボール２３０が付着される。外部ソルダボール２３０はパッケージキャップ連結用外部ソルダボール２３０ｓ、チップ接地電圧用外部ソルダボール２３０ｃ、電源電圧用外部ソルダボール２３０ｄを包含する。
【００３６】
第２半導体チップ１２０の幅（平面図上のサイズ）は第１半導体チップ１００の幅より小さい。第１半導体チップ１００は、例えばロジックチップであり、第２半導体チップ１２０は、例えばメモリーチップである。
第１半導体チップ１００は半導体基板１、半導体基板１を貫通するチップ貫通ビア５、及びチップ貫通ビア５と電気的に連結されるチップボールランド１３を包含する。
第１半導体チップ１００はパッケージ基板２００の上に例えば、フリップチップボンディング方式で搭載され、第２半導体チップ１２０は第１半導体チップ１００の上に例えば、フリップチップボンディング方式で搭載される。
第１半導体チップ１００のチップボールランド１３は第２チップ接地電圧用信号パターン２１２ｃ、第２電源電圧用信号パターン２１２ｄと複数の第１内部ソルダボール１９を介して電気的に連結される。
第２半導体チップ１２０と第１半導体チップ１００とは複数の第２内部ソルダボール１２４を介して電気的に連結される。パッケージ基板２００の縁に隣接する位置にダム１４０が配置される。
複数の第１内部ソルダボール１９の間の空間は第２アンダーフィル樹脂膜１４２で満たされ、複数の第２内部ソルダボール１２４の間の空間は第１アンダーフィル樹脂膜１２６で満たされる。
【００３７】
第１半導体チップ１００の上面と第２半導体チップ１２０の側面とはモールディング膜１３１で覆われる。第２半導体チップ１２０の上面はモールディング膜１３１の上面と共面を成す。モールディング膜１３１は例えば耐熱性エポキシ（ｔｈｅｒｍａｌ  ｅｐｏｘｙ、以下、「熱性エポキシ」という）樹脂系列の物質からなる。
【００３８】
本実施形態でパッケージキャップ３００と第２半導体チップ１２０との間、及びパッケージキャップ３００とモールディング膜１３１との間には熱境界物質（Ｔｈｅｒｍａｌ  ｉｎｔｅｒｆａｃｅ  ｍａｔｅｒｉａｌ）膜１３２が介在される。熱境界物質膜１３２は例えば、耐熱性油脂（Ｔｈｅｒｍａｌ  ｇｒｅａｓｅ）、耐熱性エポキシ、及び／又は、これら耐熱性油脂（Ｔｈｅｒｍａｌ  ｇｒｅａｓｅ、以下、「熱性油脂」という）、及び／又は、熱性エポキシに混合されたインジウムのような金属固体粒子、を包含する。熱境界物質膜１３２は低温では固相を維持し、高温で液相に変わる。熱境界物質膜１３２は接着機能、及び／又は導電性を有する。
【００３９】
パッケージキャップ３００は例えば金属で形成される。パッケージキャップ３００の下端部とパッケージ基板２００の縁との間にはパッケージ接着パターン３１０が介在される。パッケージ接着パターン３１０はパッケージキャップ３００をパッケージ基板２００の上に接着及び固定させる役割を果たす。
一実施形態において、パッケージ接着パターン３１０は導電性を有し、パッケージ接着パターン３１０は第２パッケージキャップ連結用信号パターン２１２ｓと接する。またパッケージ接着パターン３１０はパッケージキャップ連結用貫通ビア２２０ｓと重畳され得る。
本実施形態による半導体パッケージ５００では、パッケージキャップ３００がパッケージ基板２００と、パッケージ基板２００の上に配置されるパッケージ接着パターン３１０によって固定されて熱的に連結され、パッケージキャップ３００が金属製の場合は電気的にも連結されるので、パッケージ基板、モジュール基板、又は母基板にシールドカン（ｓｈｉｅｌｄ  ｃａｎ、遮蔽容器）又はヒートシンク板（ｈｅａｔ  ｓｉｎｋ  ｐｌａｔｅ）取付けのための孔を形成する必要がない。従って、パッケージ基板、モジュール基板又は母基板のデザイン変更を必要としない。
【００４０】
次に、本実施形態による半導体パッケージ５００における熱の伝導を図２を参照して説明する。
図２を参照すれば、第１及び第２半導体チップ１００、１２０で発生した熱は主に矢印４００に沿って伝導される。第２半導体チップ１２０で発生した熱はその上部に位置する熱境界物質膜１３２を通じて熱伝導率が高いパッケージキャップ３００へ伝達され、パッケージキャップ３００の熱は第２パッケージキャップ連結用信号パターン２１２ｓ、パッケージキャップ連結用貫通ビア２２０ｓ及び第１パッケージキャップ連結用信号パターン２０４ｓへ伝達されながら放出され得る。
一方、半導体チップ１００、１２０の中でより下方にある第１半導体チップ１００で発生した熱は、第２半導体チップ１２０に加えてモールディング膜１３１を通じて熱境界物質膜１３２を経てパッケージキャップ３００へ伝達し放出される。従って、パッケージキャップ３００は第１及び第２半導体チップ１００、１２０から放出される熱を拡散放出する熱拡散器（Ｈｅａｔ  ｓｐｒｅａｄｅｒ）又はヒートシンク（Ｈｅａｔ  ｓｉｎｋ）の役割を果たすので、高温による半導体チップ１００、１２０の誤作動を防止して信頼性を向上する。
【００４１】
一方、モールディング膜１３１は例えばエポキシ系列の物質で形成され、エポキシ系列の物質の伝導率は約０．３０〜７Ｗ／（ｍ・Ｋ）である。特に、モールディング膜１３１が熱性エポキシ（Ｔｈｅｒｍａｌ  ｅｐｏｘｙ）からなる場合、熱伝導率が１〜７Ｗ／（ｍ・Ｋ）である。これは空気の熱伝導率である０．０２５Ｗ／（ｍ・Ｋ）より非常に高い数値である。従って、本実施形態のようにモールディング膜１３１が熱境界物質膜１３２と第１半導体チップ１００との間に存在する場合、モールディング膜１３１無しで空気のみが熱境界物質膜１３２と第１半導体チップ１００との間に存在する場合よりも熱放出が非常に効果的にできる。即ち、モールディング膜１３１の存在によって積層された半導体チップ１００、１２０の中で下位層に位置する第１半導体チップ１００の熱放出をより増大できる。モールディング膜１３１が熱性エポキシ（Ｔｈｅｒｍａｌ  ｅｐｏｘｙ）からなる場合、熱放出効果がより増大できる。
【００４２】
図３は図１の半導体パッケージに印加される電圧を示す。
図３を参照すれば、パッケージキャップ連結用外部ソルダボール２３０ｓにはキャップ接地電圧ＶＳＳ＿Ｓが印加される。即ち、キャップ接地電圧ＶＳＳ＿Ｓはパッケージキャップ連結用外部ソルダボール２３０ｓ、第１パッケージキャップ連結用信号パターン２０４ｓ、パッケージキャップ連結用貫通ビア２２０ｓ、第２パッケージキャップ連結用信号パターン２１２ｓ、及びパッケージ接着パターン３１０を通じて外部からパッケージキャップ３００に供給される。キャップ接地電圧ＶＳＳ＿Ｓはグラウンド（Ｇｒｏｕｎｄ）であり得る。
チップ接地電圧用外部ソルダボール２３０ｃにはチップ接地電圧ＶＳＳ＿Ｃが印加される。即ち、チップ接地電圧ＶＳＳ＿Ｃはチップ接地電圧用外部ソルダボール２３０ｃ、第１チップ接地電圧用信号パターン２０４ｃ、チップ接地電圧用貫通ビア２２０ｃ、及び第２チップ接地電圧用信号パターン２１２ｃを通じて外部から第１半導体チップ１００へ供給される。
電源電圧用外部ソルダボール２３０ｄには電源電圧ＶＤＤが印加される。電源電圧ＶＤＤは電源電圧用外部ソルダボール２３０ｄ、第１電源電圧用信号パターン２０４ｄ、電源電圧用貫通ビア２２０ｄ及び第２電源電圧用信号パターン２１２ｄを通じて外部から第１半導体チップ１００へ供給される。図３で、パッケージキャップ３００が半導体チップ１００、１２０と異なる経路に接地されるので、靜電放電（Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ、ＥＳＤ）ノイズの改善にとりより効果的である。
【００４３】
図３で第１及び第２半導体チップ１００、１２０には、チップ接地電圧ＶＳＳ＿Ｃと電源電圧ＶＤＤとが共通に供給される。しかし、他の実施形態において、チップ接地電圧ＶＳＳ＿Ｃと電源電圧ＶＤＤとは半導体チップに個別に供給される。
【００４４】
即ち、第１半導体チップ１００へ供給されるチップ接地電圧ＶＳＳ＿Ｃ及び電源電圧ＶＤＤは、第２半導体チップ１２０へ供給されるチップ接地電圧ＶＳＳ＿Ｃ及び電源電圧ＶＤＤと各々、異なる経路を通じて供給され得る。
【００４５】
その他の実施形態において、パッケージキャップ連結用貫通ビア２２０ｓは絶縁膜で形成され得る。この場合、パッケージキャップ３００は熱を放出する機能のみを果たす。
【００４６】
次に図１の半導体パッケージ５００を形成する過程を図４乃至１３を参照して説明する。
図４乃至図１３は図１の半導体パッケージを製作する過程を順次的に示す断面図である。
【００４７】
図４を参照すれば、先ず第１半導体チップ１００を形成する過程を説明する。互に対向する第１面１ａと第２面１ｂ、及び複数の単位チップ領域Ａ、Ｂを含む半導体基板（又はウエハー）１に複数のチップ貫通ビア５を形成する。チップ貫通ビア５と半導体基板１との間にはバリア膜３等が形成される。
半導体基板１の第１面１ａの上にはチップ貫通ビア５に電気的に連結される水平導電パターン７、層間絶縁膜９、層間絶縁膜９を貫通し水平導電パターン７に電気的に連結される垂直導電パターン１１が形成される。層間絶縁膜９の上には、垂直導電パターン１１に電気的に連結される第１チップボールランド１３と、第１チップボールランド１３を部分的に露出させる第１チップパッシベーション膜１５が形成される。チップボールランド１３には第１内部ソルダボール１９が付着される。
【００４８】
図５を参照すれば、半導体基板１の第１面１ａの上に接着膜２３を介してキャリヤー基板２１を付着させる。
図６を参照すれば、第２面１ｂに隣接する半導体基板１の一部分を研磨してチップ貫通ビア５の下面を露出させる。
【００４９】
図７を参照すれば、半導体基板１を第２面１ｂが上に向かうように裏返す。半導体基板１の第２面１ｂの上に再配線工程を進行して第２チップボールランド２５と第２チップパッシベーション膜２７を形成する。その結果、単位チップに分離する前の、互いに物理的に連結された第１半導体チップ１００を完成できる。
【００５０】
図８を参照すれば、第１半導体チップ１００となるべき単位チップ領域Ａ、Ｂに各々第２半導体チップ１２０を搭載する。即ち、第２半導体チップ１２０は第１半導体チップ１００に対して、例えば、第２内部ソルダボール１２４を介してフリップチップボンディング方式により重畳（積層）される。そして、第２内部ソルダボール１２４の間を満たす第１アンダーフィル樹脂膜１２６を形成する。
【００５１】
図９を参照すれば、モールディング工程を進行して第１半導体チップ１００の上にモールディング膜１３０を形成する。この時、モールディング膜１３０は第２半導体チップ１２０の上面を覆うように形成される。
【００５２】
図１０を参照すれば、モールディング膜１３０をグラインディング（ｇｒｉｎｄｉｎｇ、研磨）して第２半導体チップ１２０の上面を露出させる。
一実施形態において、前記モールディング工程で上部金型の下面が第２半導体チップ１２０の上面と接するように形成する場合、第２半導体チップ１２０の側面を覆うけれども、第２半導体チップ１２０の上面を露出させるモールディング膜１３０をグラインディング工程無しで形成できる。
【００５３】
図１１を参照すれば、第２半導体チップ１２０の上面とモールディング膜１３０の上面とを覆う熱境界物質膜１３２を形成する。熱境界物質膜１３２は例えば、ペースト（ｐａｓｔｅ）方式、インクジェットプリンティング、及びスピンコーティングの方式のいずれかを用いて形成される。そして、キャリヤー基板２１を取り出し、接着膜２３を除去して第１内部ソルダボール１９を露出させる。
【００５４】
図１２を参照すれば、切断工程を進行して第２半導体チップ１２０が搭載された第１半導体チップ１００を含むウエハー１を単位チップ別に分割する。
【００５５】
図１３を参照すれば、パッケージ基板２００を準備する。パッケージ基板２００は多層印刷回路基板からなり、複数層の絶縁膜２０２、第１信号パターン２０４、第２信号パターン２１２、パッケージ電源層２０６、パッケージ接地層２１０、第３信号パターン２０８、及びパッケージ基板貫通ビア２２０を包含する。パッケージ基板２００の上にダム１４０を形成する。第１内部ソルダボール１９と、第２チップ接地電圧用信号パターン２１２ｃ及び第２電源電圧用信号パターン２１２ｄとが接するように第１半導体チップ１００をパッケージ基板２００の上に搭載する。そして、複数の第１内部ソルダボール１９の間を満たす第２アンダーフィル樹脂膜１４２を形成する。ダム１４０は第２アンダーフィル樹脂膜１４２を形成するためのアンダーフィル樹脂液が禁止領域に広がるのを防止する役割を果たす。そして、パッケージ基板２００の下部に外部ソルダボール２３０を付着させる。
【００５６】
再び図１を参照して、パッケージ基板２００の露出された第２パッケージキャップ連結用信号パターン２１２ｓの上にパッケージ接着パターン３１０を形成する。パッケージ接着パターン３１０は導電性接着剤をペースト又はインクジェッティングして形成される。そして、パッケージ接着パターン３１０と接しながら、第１及び第２半導体チップ１００、１２０を覆うようにパッケージキャップ３００を被せる。この時、パッケージキャップ３００は熱境界物質膜１３２と接するように被せられる。
本実施形態では、熱境界物質膜１３２は図１１の段階で予め形成したけれども、パッケージキャップ３００を被せる直前に形成してもよい。また、外部ソルダボール２３０はパッケージキャップ３００を被せる後に付着してもよい。
以上の製造工程により図１の半導体パッケージ５００を完成できる。
【００５７】
本実施形態で、パッケージキャップ３００はパッケージ基板２００の歪み（ｗａｒｐａｇｅ）を防止できる。また、本実施形態による半導体パッケージ５００は放熱及び電磁波遮蔽機能を有するように形成されるので、半導体モジュール（ｍｏｄｕｌｅ）レベルや母基板（ｍｏｔｈｅｒ  ｂｏａｒｄ）レベルで電磁波遮蔽や熱放出のための追加作業を必要としない。従って、後続の組立工程を単純化させることができる。
＜実施形態２＞
【００５８】
図１４は本発明の実施形態２による半導体パッケージの断面図である。
図１４を参照すれば、本実施形態２による半導体パッケージ５０１ではパッケージキャップ連結用貫通ビア２２０ｓがパッケージ接地層２１０に接する。また、チップ接地電圧用貫通ビア２２０ｃもパッケージ接地層２１０に接する。従って、パッケージキャップ３００と第１及び第２半導体チップ１００、１２０とは同一の経路を通じて接地電圧ＶＳＳが供給される。即ち、パッケージキャップ３００と第１及び第２半導体チップ１００、１２０とは同一の経路により接地される。その結果、電磁波障害（ＥＭＩ）をより効果的に改善できる。この点以外の構成及び製造方法は実施形態１と同様である。
＜実施形態３＞
【００５９】
図１５は本発明の実施形態３による半導体パッケージの断面図である。
図１５を参照すれば、本実施形態３による半導体パッケージ５０２ではパッケージキャップ連結用貫通ビア２２０ｓが複数個のサブ貫通ビア２４０で構成される。サブ貫通ビア２４０は互いに垂直方向に整列しないように、即ち、上下方向にジグザグに配置される。この点以外の構成及び製造方法は実施形態１と同様である。
＜実施形態４＞
【００６０】
図１６は本発明の実施形態４による半導体パッケージの断面図である。
図１６を参照すれば、本実施形態４による半導体パッケージ５０３で、モールディング膜１３１の上面は第２半導体チップ１２０の上面より高く、モールディング膜１３１の上面は熱境界物質膜１３２の上面と共面を成し、モールディング膜１３１の上面はパッケージキャップ３００と接する。熱境界物質膜１３２は半導体パッケージの製造工程の中で固相から液相に変わるけれども、この時、モールディング膜１３１の上面が第２半導体チップ１２０の上面より高いので、モールディング膜１３１は熱境界物質膜１３２のコンテナの役割を果たす。この点以外の構成及び製造方法は実施形態１と同様である。
＜実施形態５＞
【００６１】
図１７は本発明の実施形態５による半導体パッケージの断面図である。
図１７を参照すれば、本実施形態５による半導体パッケージ５０４では、第１半導体チップ１０１の幅が第２半導体チップ１２１の幅より狭い。この場合、半導体パッケージ５０４はモールディング膜を包含しない。この点以外の構成及び製造方法は実施形態１と同様である。
ただし、第２半導体チップ１２１を分離する前の半導体基板に分離済の第１半導体チップ１０１を搭載する。
＜実施形態６＞
【００６２】
図１８は本発明の実施形態６による半導体パッケージの断面図である。
図１８を参照すれば、本実施形態６による半導体パッケージ５０５ではパッケージ基板２００の上に１つの半導体チップ１２２が搭載される。この場合、半導体パッケージ５０５はモールディング膜を包含しないことができる。その以外の構成及び製造方法は実施形態１と同一／類似であり得る。
＜実施形態７＞
【００６３】
図１９は本発明の実施形態７による半導体パッケージの断面図である。
図１９を参照すれば、本実施形態７による半導体パッケージ５０６ではパッケージキャップ３０１に外部に突出した多数のフィン３０２が形成される。その結果、パッケージキャップ３０１は熱放出機能を極大化できる。この点以外の構成及び製造方法は実施形態１と同様である。
＜実施形態８＞
【００６４】
図２０は本発明の実施形態８による半導体モジュールの断面図である。
図２０を参照すれば、本実施形態８による半導体モジュール６００では図１を参照して説明された半導体パッケージ５００がモジュール基板５３０に搭載され、半導体パッケージ５００を覆うモジュールキャップ５１０が存在する。モジュールキャップ５１０はモジュール接着パターン５２０によってモジュール基板５３０の上に接着及び固定され得る。モジュールキャップ５１０と半導体パッケージ５００の上面との間にはモジュール熱境界物質膜５１２が介在する。
【００６５】
モジュール基板５３０は多層の印刷回路基板であり、内蔵する第１モジュール接地層５４０、第２モジュール接地層５４２、及びモジュール電源層５４４を包含する。第１モジュール接地層５４０はパッケージキャップ３００と電気的に連結され、キャップ接地電圧ＶＳＳ＿Ｓが供給される。
本実施形態で、モジュールキャップ５１０は第１モジュール接地層５４０と電気的に連結され、キャップ接地電圧ＶＳＳ＿Ｓが供給される。第２モジュール接地層５４２は第１及び第２半導体チップ１００、１２０と電気的に連結され、チップ接地電圧ＶＳＳ＿Ｃが供給される。モジュール電源層５４４は第１及び第２半導体チップ１００、１２０と電気的に連結され、電源電圧ＶＤＤが供給される。
【００６６】
本実施形態で、モジュールキャップ５１０とパッケージキャップ３００とは共通に第１モジュール接地層５４０に電気的に連結されたけれども、各々別に他の層に連結してもよい。その場合、モジュールキャップ５１０とパッケージキャップ３００とに供給される接地電圧は互いに異なる経路を通じて供給される。
【００６７】
図２１は図２０の半導体モジュールで熱伝達を示す。
図２１を参照すれば、第１及び第２半導体チップ１００、１２０で発生した熱は主に矢印４０１に沿って伝達される。第２半導体チップ１２０で発生した熱はその上部に位置するパッケージ熱境界物質膜１３２、パッケージキャップ３００、モジュール熱境界物質膜５１２及びモジュールキャップ５１０を通じてモジュール基板５３０へ放出される。
モジュールキャップ５１０の存在によって熱放出効果と電磁波遮断効果とを極大化できる。
＜実施形態９＞
【００６８】
図２２は本発明の実施形態９による概略的な半導体モジュールのブロック図である。
【００６９】
図２２を参照すれば、本実施形態９による半導体モジュール６０１はモジュール基板５３０に搭載される半導体パッケージ５００と電源調節部（Ｐｏｗｅｒ  ｍａｎａｇｅｍｅｎｔ  ｕｎｉｔ）５５０を含む。半導体パッケージ５００はパッケージキャップ連結用ソルダボール２３０ｓ、チップ接地電圧用ソルダボール２３０ｃ、及び電源電圧用ソルダボール２３０ｄを含む。電源調節部５５０は第１端子５６２と第２端子５６４とを含む。本実施形態で、パッケージキャップ連結用ソルダボール２３０ｓは電源調節部５５０を通らず、直ちにグラウンドレベルに接地される。電源電圧用ソルダボール２３０ｄには電源調節部５５０の第１端子５６２を通じて電源電圧ＶＤＤが供給される。チップ接地電圧用ソルダボール２３０ｃには電源調節部５５０の第２端子５６４を通じてチップ接地電圧ＶＳＳ＿Ｃが供給される。
【００７０】
本実施形態が適用された半導体パッケージ５００の構成及び製造方法は実施形態１を参照して説明された構成及び製造方法と同様である。本実施形態による半導体モジュール６０１は例えばテレビジョンのような有線電子装置に適用される。
＜実施形態１０＞
【００７１】
図２３は本発明の実施形態１０による概略的な半導体モジュールのブロック図である。
図２３を参照すれば、本実施形態１０による半導体モジュール６０２はモジュール基板５３０に搭載される半導体パッケージ５００と電源調節部５５０とを含む。半導体パッケージ５００はパッケージキャップ連結用ソルダボール２３０ｓ、チップ接地電圧用ソルダボール２３０ｃ、及び電源電圧用ソルダボール２３０ｄを含む。電源調節部５５０は第１端子５６２、第２端子５６４及び第３端子５６６を含む。本実施形態で、電源電圧用ソルダボール２３０ｄには電源調節部５５０の第１端子５６２を通じて電源電圧ＶＤＤが供給される。チップ接地電圧用ソルダボール２３０ｃには電源調節部５５０の第２端子５６４を通じてチップ接地電圧ＶＳＳ＿Ｃが供給される。パッケージキャップ連結用ソルダボール２３０ｓには電源調節部５５０の第３端子５６６を通じてキャップ接地電圧ＶＳＳ＿Ｓが供給される。
【００７２】
本実施形態が適用された半導体パッケージ５００の構成及び製造方法は実施形態１を参照して説明された構成及び製造方法と同様である。本実施形態による半導体モジュール６０２は例えばテレビジョンのような有線電子装置に適用される。
＜実施形態１１＞
【００７３】
図２４は本発明の実施形態１１による概略的な半導体モジュールのブロック図である。
図２４を参照すれば、本実施形態１１による半導体モジュール６０３はモジュール基板５３０に搭載される半導体パッケージ５０１と電源調節部５５０とを含む。半導体パッケージ５０１はパッケージキャップ連結用ソルダボール２３０ｓ、チップ接地電圧用ソルダボール２３０ｃ、及び電源電圧用ソルダボール２３０ｄを含む。電源調節部５５０は第１端子５６２及び第２端子５６４を含む。本実施形態で、電源電圧用ソルダボール２３０ｄには電源調節部５５０の第１端子５６２を通じて電源電圧ＶＤＤが供給される。チップ接地電圧用ソルダボール２３０ｃとパッケージキャップ連結用ソルダボール２３０ｓとには電源調節部５５０の第２端子５６４を通じて接地電圧ＶＳＳが供給される。
【００７４】
本実施形態が適用された半導体パッケージ５０１の構成及び製造方法は実施形態１を参照して説明された構成及び製造方法と同様である。本実施形態による半導体モジュール６０３は例えば携帯電話機のような無線電子装置に適用される。
上述した各種の半導体パッケージ技術は電子装置（又は電子システム）一般に適用できる。
【００７５】
図２５は本発明の技術が適用された半導体パッケージを含む電子装置の例を示すブロック図である。
図２５を参照すれば、電子装置１３００は制御器１３１０、入出力装置１３２０及び記憶装置１３３０を包含する。制御器１３１０、入出力装置１３２０及び記憶装置１３３０はバス１３５０を通じて結合される。バス１３５０はデータが移動する通路である。例えば、制御器１３１０は少なくとも１つのマイクロプロセッサー、デジタル信号プロセッサー、マイクロコントローラー、及びこれらと同等の機能を遂行できる論理素子の中で、少なくともいずれか１つを包含する。制御器１３１０及び記憶装置１３３０は本発明による半導体パッケージを包含する。入出力装置１３２０はキーパッド、キーボード及び表示装置（ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ）等から選択された少なくとも１つを包含する。
記憶装置１３３０はデータを格納する装置である。記憶装置１３３０はデータ、及び／又は制御器１３１０によって実行される命令語等を格納する。記憶装置１３３０は揮発性記憶素子及び／又は不揮発性記憶素子を包含する。又は、記憶装置１３３０はフラッシュメモリーにより形成され得る。
例えば、モバイル機器やデスクトップコンピュータコンピューターのような情報処理システムには本発明の技術が適用されたフラッシュメモリーを装着できる。このようなフラッシュメモリーは半導体ディスク装置ＳＳＤを構成できる。この場合、電子装置１３００は大容量のデータを前記フラッシュメモリーシステムに安定的に格納できる。電子システム１３００は通信ネットワークへデータを伝送するか、或いは通信ネットワークからデータを受信するためのインターフェイス１３４０をさらに包含する。インターフェイス１３４０は有線又は無線形態のいずれかである。例えば、インターフェイス１３４０はアンテナ又は有・無線トランシーバー等を包含できる。そして、図示しないが、電子装置１３００には応用チップセット（Ａｐｐｌｉｃａｔｉｏｎ  Ｃｈｉｐｓｅｔ）、カメライメージプロセッサー（Ｃａｍｅｒａ  Ｉｍａｇｅ  Ｐｒｏｃｅｓｓｏｒ：ＣＩＳ）、及び入出力装置等がさらに提供され得ることはこの分野の当業者に明確であろう。
【００７６】
電子装置１３００はモバイルシステム、個人用コンピューター、産業用コンピューター又は多様な機能を遂行するロジックシステム等において具現化できる。例えば、前記モバイルシステムは個人携帯用情報端末機（ＰＤＡ、Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、携帯用コンピューター、ウェブタブレット（ｗｅｂ  ｔａｂｌｅｔ）、モバイルフォン（ｍｏｂｉｌｅ  ｐｈｏｎｅ）、無線フォン（ｗｉｒｅｌｅｓｓ  ｐｈｏｎｅ）、ラップトップ（ｌａｐｔｏｐ）コンピューター、メモリーカード、デジタルミュージックシステム（ｄｉｇｉｔａｌ  ｍｕｓｉｃ  ｓｙｓｔｅｍ）、及び情報伝送／受信システムの中の、いずれか１つであり得る。電子装置１３００が無線通信を遂行できる装備である場合に、電子装置１３００は例えば、ＣＤＭＡ、ＧＳＭ（登録商標）、ＮＡＤＣ、Ｅ−ＴＤＭＡ、ＷＣＤＡＭ、ＣＤＭＡ２０００のような第３世代通信システムのような通信インターフェイスプロトコル下で使用できる。
【００７７】
以上の詳細な説明の目的は本発明を例示することにあり、従って前述した内容は本発明の望ましい実施形態の説明に過ぎず、本発明は多様な他の組み合わせ、変更、及び環境下で適用できる。即ち、本発明は、本明細書に開示された発明の概念の範囲、上述した開示内容と均等な範囲及び／又は当業界の技術又は知識の範囲内で変更又は修正が可能である。前述した実施形態は本発明を実施するに際して、典型的な状態を説明するためのものであり、本発明の利用に際して、当業界に周知の他の状態における実施、及び発明の具体的な適用分野と用途で要求される多様な変更が可能である。従って、以上の発明の詳細な説明は、そこに開示された実施状態に本発明を限定しようとするものでは決してない。換言すれば添付された請求の範囲は他の実施状態も含むと解釈されなければならない。
【符号の説明】
【００７８】
１    半導体基板
１ａ  第１面
１ｂ  第２面
３    バリア膜
５    チップ貫通ビア
７    水平導電パターン
９    垂直導電パターン
１３    チップボールランド
１５    第１チップパッシベーション膜
１９    第１内部ソルダボール
２１    キャリヤー基板
２３    接着膜
２５    第２チップボールランド
２７    第２チップパッシベーション膜
１００、１０１    第１半導体チップ
１２０、１２１    第２半導体チップ
１２４    第２内部ソルダボール
１２６    第１アンダーフィル樹脂膜
１３０、１３１    モールディング膜
１３２    熱境界物質膜
１４０    ダム
１４２    第２アンダーフィル樹脂膜
２００    パッケージ基板
２０２    絶縁膜
２０４    第１信号パターン
２０４ｓ  第１パッケージキャップ連結用信号パターン
２０４ｃ  第１チップ接地電圧用信号パターン
２０４ｄ  第１電源電圧用信号パターン
２０６    電源層
２０８    第３信号パターン
２１０    接地層
２１２    第２信号パターン
２１２ｓ  第２パッケージキャップ連結用信号パターン
２１２ｃ  第２チップ接地電圧用信号パターン
２１２ｄ  第２電源電圧用信号パターン
２２０    パッケージ貫通ビア
２２０ｓ  パッケージキャップ連結用貫通ビア
２２０ｃ  チップ接地電圧用貫通ビア
２２０ｄ  電源電圧用貫通ビア
２３０    外部ソルダボール
２３０ｓ  パッケージキャップ連結用外部ソルダボール
２３０ｃ  チップ接地電圧用外部ソルダボール
２３０ｄ  電源電圧用外部ソルダボール
２４０    サブ貫通ビア
３００    パッケージキャップ
３０２    フィン
３１０    パッケージ接着パターン
５００、５０１、５０２、５０３、５０４、５０５、５０６    半導体パッケージ
５１０    モジュールキャップ
５１２    モジュール熱境界物質膜
５２０    モジュール接着パターン
５３０    モジュール基板
５４０    第１モジュール接地層
５４２    第２モジュール接地層
５４４    モジュール電源層
５５０    電源調節部
５６２、５６４、５６６    第１、第２、第３端子
６００、６０１、６０２、６０３    半導体モジュール
１３００    電子装置
１３１０    制御器
１３２０    入出力装置
１３３０    記憶装置
１３４０    インターフェイス
１３５０    バス
【図１】
2012109572.tif 000003
【図２】
2012109572.tif 000004
【図３】
2012109572.tif 000005
【図４】
2012109572.tif 000006
【図５】
2012109572.tif 000007
【図６】
2012109572.tif 000008
【図７】
2012109572.tif 000009
【図８】
2012109572.tif 000010
【図９】
2012109572.tif 000011
【図１０】
2012109572.tif 000012
【図１１】
2012109572.tif 000013
【図１２】
2012109572.tif 000014
【図１３】
2012109572.tif 000015
【図１４】
2012109572.tif 000016
【図１５】
2012109572.tif 000017
【図１６】
2012109572.tif 000018
【図１７】
2012109572.tif 000019
【図１８】
2012109572.tif 000020
【図１９】
2012109572.tif 000021
【図２０】
2012109572.tif 000022
【図２１】
2012109572.tif 000023
【図２２】
2012109572.tif 000024
【図２３】
2012109572.tif 000025
【図２４】
2012109572.tif 000026
【図２５】
2012109572.tif 000027