(57)【要約】【課題】シェーディングを発生させることなくランダム雑音を抑圧することが可能な固体撮像装置およびその駆動方法を提供する。【解決手段】複数の単位画素４２と、垂直信号線９と、フィードバックアンプ１２と、フィードバック線１６と、画素リセット信号線７と、タイミング制御回路５０と、タイミング制御回路５０から出力されたリセット信号３６に含まれるリセットパルスの後縁の波形に傾斜を付与するようリセット信号３６の波形を調整するリセット信号制御回路６０とを備え、単位画素４２は、増幅トランジスタ４、選択トランジスタ５、リセットトランジスタ３及び光電変換部１を有し、リセットトランジスタ３のオンオフを制御するリセットパルスの後縁の変化の開始からリセットトランジスタ３がオフになるまでのソフトリセット時間は、同じ行の単位画素４２のそれぞれで揃えられている。【選択図】図１
2012114838.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板で行列状に配置された複数の単位画素と、
前記単位画素の列ごとに設けられた垂直信号線と、
前記垂直信号線と接続された反転増幅器と、
前記反転増幅器の出力信号を対応する列の前記単位画素にフィードバックするために前記単位画素の列ごとに設けられたフィードバック線と、
前記単位画素の信号をリセットするために前記単位画素の行ごとに設けられたリセット信号線と、
前記リセット信号線を伝達するリセット信号を生成するタイミング制御回路と、
前記タイミング制御回路から出力されたリセット信号に含まれるリセットパルスの後縁の波形に傾斜を付与するよう前記リセット信号の波形を調整するリセット信号制御回路とを備え、
前記単位画素は、増幅トランジスタ、選択トランジスタ、リセットトランジスタ及び光電変換部を有し、
前記光電変換部は、前記半導体基板の上方に形成された光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、
前記増幅トランジスタは、ゲートが前記画素電極に接続され、ソースが前記垂直信号線と接続され、ドレインが電源線と接続され、
前記リセットトランジスタは、ゲートが前記リセット信号線に接続され、ソースが前記画素電極と接続され、ドレインが前記フィードバック線と接続され、
前記選択トランジスタは、前記増幅トランジスタのソースと前記垂直信号線との間又は前記増幅トランジスタのドレインと前記電源線との間に挿入され、
前記リセットトランジスタのオンオフを制御する前記リセットパルスの後縁の変化の開始から前記リセットトランジスタがオフになるまでのソフトリセット時間は、同じ行の前記単位画素のそれぞれで揃えられている
固体撮像装置。
【請求項２】
前記選択トランジスタのゲートに供給される行選択信号は、前記選択トランジスタのオンオフを制御する行選択パルスを含み、
前記ソフトリセット時間は、前記行選択パルスの後縁の変化の開始から前記選択トランジスタがオフになるまでの時間の十倍以上である
請求項１に記載の固体撮像装置。
【請求項３】
前記固体撮像装置は、さらに、前記リセット信号線上に設けられた増幅器を備え、
少なくとも１つの前記リセットトランジスタのゲートは、前記増幅器を介して前記リセット信号線と接続される
請求項１又は２に記載の固体撮像装置。
【請求項４】
前記固体撮像装置は、さらに、前記タイミング制御回路と前記単位画素との間に設けられ、前記リセット信号を所定行の単位画素に対応する前記リセット信号線に選択的に供給するマルチプレクサ回路を備え、
前記リセット信号線では、前記マルチプレクサ回路と前記マルチプレクサ回路から近い距離の第１の単位画素とをつなぐ部分の配線抵抗は、前記マルチプレクサ回路から遠い距離の第２の単位画素と前記第１の単位画素とをつなぐ部分の配線抵抗より大きい
請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記固体撮像装置は、さらに、前記タイミング制御回路と前記単位画素との間に設けられ、前記リセット信号を所定行の単位画素に対応する前記リセット信号線に選択的に供給するマルチプレクサ回路を備え、
同じ行の前記単位画素の前記リセットトランジスタのゲートサイズは、前記マルチプレクサ回路から近い距離の第１の単位画素で大きく、前記マルチプレクサ回路から遠い距離の第２の単位画素で小さい
請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項６】
前記固体撮像装置は、さらに、前記タイミング制御回路と前記単位画素との間に設けられ、前記リセット信号を所定行の単位画素に対応する前記リセット信号線に選択的に供給するマルチプレクサ回路を備え、
同じ行の前記単位画素の前記リセットトランジスタの閾値電圧は、前記マルチプレクサ回路から近い距離の第１の単位画素で高く、前記マルチプレクサ回路から遠い距離の第２の単位画素で低い
請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項７】
半導体基板で行列状に配置された複数の単位画素と、
前記単位画素の列ごとに設けられた垂直信号線と、
前記垂直信号線と接続された反転増幅器と、
前記反転増幅器の出力信号を対応する列の前記単位画素にフィードバックするために前記単位画素の列ごとに設けられたフィードバック線とを備え、
前記単位画素は、増幅トランジスタ、選択トランジスタ、リセットトランジスタ及び光電変換部を有し、
前記光電変換部は、前記半導体基板の上方に形成された光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、
前記増幅トランジスタは、ゲートが前記画素電極に接続され、ソースが前記垂直信号線と接続され、ドレインが電源線と接続され、
前記リセットトランジスタは、ソースが前記画素電極と接続され、ドレインが前記フィードバック線と接続され、
前記選択トランジスタは、前記増幅トランジスタのソースと前記垂直信号線との間又は前記増幅トランジスタのドレインと前記電源線との間に挿入され、
前記反転増幅器の出力信号の前記単位画素に入力される信号の位相は、同じ列の前記単位画素のそれぞれで揃えられている
固体撮像装置。
【請求項８】
前記固体撮像装置は、さらに、前記フィードバック線上に設けられた増幅器を備え、
少なくとも１つの前記リセットトランジスタのドレインは、前記増幅器を介して前記フィードバック線と接続される
請求項７に記載の固体撮像装置。
【請求項９】
前記フィードバック線では、前記反転増幅器の出力と前記反転増幅器の出力から近い第１の単位画素とをつなぐ部分の配線抵抗は、前記反転増幅器の出力から遠い第２の単位画素と前記第１の単位画素とをつなぐ部分の配線抵抗より大きい
請求項７又は８に記載の固体撮像装置。
【請求項１０】
同じ列の前記単位画素の前記リセットトランジスタのドレイン拡散容量は、前記反転増幅器の出力から近い距離の第１の単位画素で大きく、前記反転増幅器の出力から遠い距離の第２の単位画素で小さい
請求項７又は８に記載の固体撮像装置。
【請求項１１】
前記反転増幅器は、１入力型である
請求項１〜１０のいずれか１項に記載の固体撮像装置。
【請求項１２】
請求項１〜１１のいずれか１項に記載の固体撮像装置を備える
カメラシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に積層型の固体撮像装置およびカメラシステムに関する。
【背景技術】
【０００２】
一般的な固体撮像装置では、受光部として埋め込みフォトダイオード構造が用いられている。
【０００３】
また、特許文献１は、固体増幅装置を構成する制御電極の上に光電変換層を形成しこの上に透明電極層を設け、ここに印加した電圧の作用を、光電変換層を介して制御電極に及ぼすことにより良好なＳＮ比で光情報を電気信号に変える装置、いわゆる、積層型の固体撮像装置を開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭５５−１２０１８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
積層型の固体撮像装置は、画素回路が形成された半導体基板の上に絶縁膜を介して光電変換膜が形成された構成を有している。このため、光電変換膜にアモルファスシリコン等の光吸収係数が大きい材料を用いることが可能となる。例えば、アモルファスシリコンの場合、波長５５０ｎｍの緑色の光は、０．４ｎｍ程度の厚さでほとんど吸収される。
【０００６】
また埋め込みフォトダイオード構造が用いられないため、光電変換部の容量を大きくすることが可能であり、飽和電荷量を大きくできる。さらに、電荷を完全転送しないため付加容量を積極的に付加することも可能であり、微細化された単位画素においても十分な大きさの容量が実現でき、さらに、ダイナミックランダムアクセスメモリにおけるスタックセルのような構造とすることも可能である。
【０００７】
しかしながら、特許文献１に示された固体撮像装置は、一般的な埋め込みフォトダイオード型の固体撮像装置よりもランダム雑音が大きいという問題を有している。
【０００８】
まず、一般的な埋め込みフォトダイオード型の固体撮像装置は、電荷の転送がほぼ完全に出来るので、（信号レベル＋固定パターンノイズ）−（黒レベル＋固定パターンノイズ）＝信号レベルというサンプリングをＣＤＳ回路で行えば、固定パターンノイズのキャンセルが可能である。従って、信号をリセットする際にリセットトランジスタの強反転動作と弱反転動作とを組み合わせることにより雑音を１／√２に抑圧する方法を用いるが、この方法を積層型の固体撮像装置に用いることは出来ない。
【０００９】
また、特許文献１に示された固体撮像装置では、信号電荷をリセットするときに雑音が発生する。すなわち、リセットトランジスタを制御するリセット信号を急峻な矩形波とすると、リセット信号に含まれるリセットパルスの後縁に起因してランダムノイズが発生する。積層型の固体撮像装置では電荷の完全転送が出来ないために、雑音が発生した状態において次の信号電荷が加算され、リセット雑音が重畳された信号電荷が読み出される。このため、ランダム雑音が大きくなる。なお、リセットパルスの後縁（後ろエッジ）は、リセット信号に含まれるリセットパルスが正パルス（上向きのパルス）である場合は立ち下がりエッジであり、リセットパルスが負パルス（下向きのパルス）である場合は立ち上がりエッジである。
【００１０】
さらに、近年はＨＤ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）と言った１秒間に６０枚のフレームレートを必要とする映像規格があり、動画像に関して、高フレームレートに関する要望もあり、ランダム雑音抑圧に時間をかけて、フレームレートを遅くするという方法を用いることは出来ない。
【００１１】
このとき、上記ランダム雑音の問題を解決するために、端子画素内のリセットトランジスタを緩やかにオフするソフトリセットを行うことや、列毎に単位画素に対してフィードバックアンプを接続することが考えられる。しかしながら、ソフトリセットを行う場合には、行方向に配線されたリセットトランジスタを制御するリセット信号線の配線抵抗や寄生容量が配線長に依存するため、行方向に並ぶ各単位画素のリセットトランジスタに対して同一の波形のリセット信号を入力できない。また、フィードバックアンプを接続する場合には、各列に配置したフィードバックアンプについて、その出力が列方向に並ぶ各単位画素でリセットトランジスタのドレインに接続するまでの配線抵抗や寄生容量が異なるため、フィードバックアンプの出力ゲインと遅延量とをそろえることができない。その結果、ソフトリセットおよびフィードバックアンプによるランダム雑音の低減効果が行および列毎に異なり、撮像画像に行および列シェーディングが発生する。
【００１２】
前記課題を鑑み、本発明は、シェーディングを発生させることなくランダム雑音を抑圧することが可能な固体撮像装置およびカメラシステムを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、前記の目的を達成する一手段として、以下の構成を備える。
【００１４】
上記課題を解決するために本発明の固体撮像装置は、半導体基板で行列状に配置された複数の単位画素と、前記単位画素の列ごとに設けられた垂直信号線と、前記垂直信号線と接続された反転増幅器と、前記反転増幅器の出力信号を対応する列の前記単位画素にフィードバックするために前記単位画素の列ごとに設けられたフィードバック線と、前記単位画素の信号をリセットするために前記単位画素の行ごとに設けられたリセット信号線と、前記リセット信号線を伝達するリセット信号を生成するタイミング制御回路と、前記タイミング制御回路から出力されたリセット信号に含まれるリセットパルスの後縁の波形に傾斜を付与するよう前記リセット信号の波形を調整するリセット信号制御回路とを備え、前記単位画素は、増幅トランジスタ、選択トランジスタ、リセットトランジスタ及び光電変換部を有し、前記光電変換部は、前記半導体基板の上方に形成された光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、前記増幅トランジスタは、ゲートが前記画素電極に接続され、ソースが前記垂直信号線と接続され、ドレインが電源線と接続され、前記リセットトランジスタは、ゲートが前記リセット信号線に接続され、ソースが前記画素電極と接続され、ドレインが前記フィードバック線と接続され、前記選択トランジスタは、前記増幅トランジスタのソースと前記垂直信号線との間又は前記増幅トランジスタのドレインと前記電源線との間に挿入され、前記リセットトランジスタのオンオフを制御する前記リセットパルスの後縁の変化の開始から前記リセットトランジスタがオフになるまでのソフトリセット時間は、同じ行の前記単位画素のそれぞれで揃えられていることを特徴とする。
【００１５】
このような構成によって、ソフトリセット動作を行うため、単位画素内のリセットトランジスタで発生するランダム雑音を低減することができ、高画質化が可能となる。このとき、ソフトリセット時間は同じ行の各単位画素で揃えられるため、ランダム雑音の低減効果が各単位画素で揃えられ、シェーディングは抑えられる。
【００１６】
ここで、前記選択トランジスタのゲートに供給される行選択信号は、前記選択トランジスタのオンオフを制御する行選択パルスを含み、前記ソフトリセット時間は、前記行選択パルスの後縁の変化の開始から前記選択トランジスタがオフになるまでの時間の十倍以上であってもよい。
【００１７】
このような構成によって、ソフトリセット時間が長くなるため、ランダム雑音を極めて大きく低減することができ、さらなる高画質化が可能になる。
【００１８】
また、前記固体撮像装置は、さらに、前記リセット信号線上に設けられた増幅器を備え、少なくとも１つの前記リセットトランジスタのゲートは、前記増幅器を介して前記リセット信号線と接続されてもよい。
【００１９】
このような構成によって、リセット信号線にボルテージフォロアなどを挿入してリセット信号をインピーダンス変換し、信号のドライブ能力を強化することで遅延や減衰を抑えることができる。その結果、ソフトリセット時間を行方向に並ぶ単位画素で均一にすることができ、列シェーディングを抑えることができる。
【００２０】
また、前記固体撮像装置は、さらに、前記タイミング制御回路と前記単位画素との間に設けられ、前記リセット信号を所定行の単位画素に対応する前記リセット信号線に選択的に供給するマルチプレクサ回路を備え、前記リセット信号線では、前記マルチプレクサ回路と前記マルチプレクサ回路から近い距離の第１の単位画素とをつなぐ部分の配線抵抗は、前記マルチプレクサ回路から遠い距離の第２の単位画素と前記第１の単位画素とをつなぐ部分の配線抵抗より大きくてもよい。
【００２１】
このような構成によって、配線抵抗を均一にしてソフトリセット時間を行方向に並ぶ単位画素で均一にすることができ、列シェーディングを抑えることができる。
【００２２】
また、前記固体撮像装置は、さらに、前記タイミング制御回路と前記単位画素との間に設けられ、前記リセット信号を所定行の単位画素に対応する前記リセット信号線に選択的に供給するマルチプレクサ回路を備え、同じ行の前記単位画素の前記リセットトランジスタのゲートサイズは、前記マルチプレクサ回路から近い距離の第１の単位画素で大きく、前記マルチプレクサ回路から遠い距離の第２の単位画素で小さくてもよい。
【００２３】
行方向に並ぶ単位画素について、ゲートサイズに変化をつけることでリセットトランジスタの抵抗成分を変えて、ソフトリセット時間を均一にすることができ、列シェーディングを抑えることができる。
【００２４】
また、前記固体撮像装置は、さらに、前記タイミング制御回路と前記単位画素との間に設けられ、前記リセット信号を所定行の単位画素に対応する前記リセット信号線に選択的に供給するマルチプレクサ回路を備え、同じ行の前記単位画素の前記リセットトランジスタの閾値電圧は、前記マルチプレクサ回路から近い距離の第１の単位画素で高く、前記マルチプレクサ回路から遠い距離の第２の単位画素で低くてもよい。
【００２５】
行方向に並ぶ単位画素について、リセットトランジスタの閾値に変化をつけることでソフトリセット時間を均一にすることができ、列シェーディングを抑えることができる。
【００２６】
また、上記課題を解決するために本発明の固体撮像装置は、半導体基板で行列状に配置された複数の単位画素と、前記単位画素の列ごとに設けられた垂直信号線と、前記垂直信号線と接続された反転増幅器と、前記反転増幅器の出力信号を対応する列の前記単位画素にフィードバックするために前記単位画素の列ごとに設けられたフィードバック線とを備え、前記単位画素は、増幅トランジスタ、選択トランジスタ、リセットトランジスタ及び光電変換部を有し、前記光電変換部は、前記半導体基板の上方に形成された光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、前記増幅トランジスタは、ゲートが前記画素電極に接続され、ソースが前記垂直信号線と接続され、ドレインが電源線と接続され、前記リセットトランジスタは、ソースが前記画素電極と接続され、ドレインが前記フィードバック線と接続され、前記選択トランジスタは、前記増幅トランジスタのソースと前記垂直信号線との間又は前記増幅トランジスタのドレインと前記電源線との間に挿入され、前記反転増幅器の出力信号の前記単位画素に入力される信号の位相は、同じ列の前記単位画素のそれぞれで揃えられていることを特徴とする。
【００２７】
このような構成によって、ソフトリセット動作を行うため、単位画素内のリセットトランジスタで発生するランダム雑音を低減することができ、高画質化が可能となる。このとき、単位画素に入力されるフィードバックアンプの出力信号の位相は同じ列の各単位画素で揃えられるため、ランダム雑音の低減効果が各単位画素で揃えられ、シェーディングは抑えられる。
【００２８】
また、前記固体撮像装置は、さらに、前記フィードバック線上に設けられた増幅器を備え、少なくとも１つの前記リセットトランジスタのドレインは、前記増幅器を介して前記フィードバック線と接続されてもよい。
【００２９】
このような構成によって、フィードバック線にボルテージフォロアなどを挿入してフィードバックアンプの出力信号をインピーダンス変換し、信号のドライブ能力を強化することで遅延や減衰を抑えることができる。その結果、単位画素に入力されるフィードバックアンプの出力信号の位相が同じ列の各単位画素において揃えられるため、ランダム雑音の低減効果が各単位画素で揃えられ、行シェーディングを抑えることができる。
【００３０】
また、前記フィードバック線では、前記反転増幅器の出力と前記反転増幅器の出力から近い第１の単位画素とをつなぐ部分の配線抵抗は、前記反転増幅器の出力から遠い第２の単位画素と前記第１の単位画素とをつなぐ部分の配線抵抗より大きくてもよい。
【００３１】
このような構成によって、配線抵抗を均一にして、単位画素に入力されるフィードバックアンプの出力信号の位相を均一にすることができるので、行シェーディングを抑えることができる。
【００３２】
また、同じ列の前記単位画素の前記リセットトランジスタのドレイン拡散容量は、前記反転増幅器の出力から近い距離の第１の単位画素で大きく、前記反転増幅器の出力から遠い距離の第２の単位画素で小さくてもよい。
【００３３】
この構成によれば、フィードバックアンプの出力とそれに対応する列の各単位画素のリセットドレインが１対１になるため、各単位画素のリセットトランジスタのドレイン拡散容量を調整することで、フィードバックアンプの出力ゲインと遅延量を調整できる。その結果、単位画素に入力されるフィードバックアンプの出力信号の位相を均一にして同じ列の単位画素のリセットトランジスタのドレインに返すことができるので、行シェーディングを抑えることができる。
【００３４】
また、前記反転増幅器は、１入力型であってもよい。
【００３５】
このような構成によれば、増幅器を一般的な差動増幅器よりも小型化でき、基準信号を内部発生させることができるため、ノイズ対策が必要なく、小型化、低コスト化、高性能化が同時に実現できる。
【００３６】
また、上記課題を解決するために本発明のカメラシステムは、上記固体撮像装置を備えることを特徴とする。
【００３７】
このような構成によれば、シェーディングを発生させることなくランダム雑音を抑えることが可能な固体撮像装置を備えるため、高画質化を実現できる。
【発明の効果】
【００３８】
本発明によれば、単位画素で発生するランダム雑音を低減し、さらに行および列方向のシェーディングを抑えた高画質な積層型イメージセンサを提供することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施形態に係る積層型の固体撮像装置のチップ構成を示す図である。
【図２Ａ】同実施形態に係る画素部およびその周辺回路の構成の詳細を示す図である。
【図２Ｂ】同実施形態に係る単位画素の断面図である。
【図３】同実施の形態に係る固体撮像装置の動作を説明するための回路図である。
【図４Ａ】同実施形態に係るリセット信号制御回路の回路例を示す図である。
【図４Ｂ】同実施形態に係るリセット信号制御回路の回路例を示す図である。
【図４Ｃ】同実施形態に係るリセット信号制御回路の回路例を示す図である。
【図４Ｄ】同実施形態に係るリセット信号制御回路の回路例を示す図である。
【図４Ｅ】同実施形態に係るリセット信号制御回路の回路例を示す図である。
【図５】同実施の形態に係る固体撮像装置の動作を説明するためのタイミングチャートである。
【図６】比較例としての固体撮像装置の動作を説明するためのタイミングチャートである。
【図７】比較例としての固体撮像装置および同実施の形態に係る固体撮像装置におけるリセット信号の波形を示す図である。
【図８】同実施の形態に係る固体撮像装置の単位画素の構成および行方向に並ぶ単位画素でのリセット信号の波形を示す図である。
【図９】本発明の第２の実施形態に係る積層型の固体撮像装置の単位画素の構成および行方向に並ぶ単位画素でのリセット信号の波形を示す図である。
【図１０】本発明の第３の実施形態に係る積層型の固体撮像装置の単位画素の構成および行方向に並ぶ単位画素でのリセット信号の波形を示す図である。
【図１１】本発明の第４の実施形態に係る積層型の固体撮像装置のチップ構成を示す図である。
【図１２】同実施形態に係る画素部およびその周辺回路の構成の詳細を示す図である。
【図１３】本発明の第５の実施形態に係る積層型の固体撮像装置のチップ構成を示す図である。
【図１４】本発明の第６の実施形態に係る積層型の固体撮像装置の回路図である。
【図１５】同実施の形態に係る固体撮像装置における列方向に並ぶ単位画素でのフィードバック信号の波形を示す図である。
【図１６】本発明の第７の実施形態に係る積層型の固体撮像装置の単位画素の構成および行方向に並ぶ単位画素４２でのリセット信号の波形を示す図である。
【図１７】本発明の第８の実施形態に係る積層型の固体撮像装置のチップ構成を示す図である。
【図１８】同実施形態に係る画素部およびその周辺回路の構成の詳細を示す図である。
【図１９】本発明の第９の実施形態に係る積層型の固体撮像装置のチップ構成を示す図である。
【図２０】本発明の第１０の実施形態に係る積層型の固体撮像装置の回路図である。
【図２１】本発明の第１１の実施形態に係るカメラシステムのブロック図である。
【発明を実施するための形態】
【００４０】
以下、本発明の実施の形態における固体撮像装置およびカメラシステムについて、図面を参照しながら説明する。
【００４１】
なお、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数値は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数値に制限されない。さらに、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。さらにまた、ＦＥＴのソース電極およびドレイン電極は同一の構造および機能である場合が殆どであり、明確に区別されないことも多いが、以下の説明では便宜上、信号が入力される電極をソース電極、出力される電極をドレイン電極と表記する。
【００４２】
（第１の実施形態）
図１は本実施形態に係る積層型の固体撮像装置のチップ構成を示している。図２Ａは画素部４３およびその周辺回路の構成の詳細を示している。図２Ｂは単位画素４２の断面図を示している。図３は、本実施の形態に係る固体撮像装置の回路図である。なお、図２Ａにおいて、単位画素４２は「２行２列」分だけ記載されているが、単位画素４２の行数及び列数は任意に設定されてよい。
【００４３】
図１に示すように、固体撮像装置つまりセンサチップ５２は、画素リセット信号線７、画素アドレス信号線８、垂直信号線９、フィードバック線１６、列選択トランジスタ２７、列走査回路（水平走査部）２９、水平信号線３０、出力アンプ３１、行走査回路（垂直走査部）３３、マルチプレクサ回路（ＭＵＸ）４１、ＶＯＵＴ端子３２、画素部４３、フィードバック回路４４、ＣＤＳ（Correlated Double Sampling）回路４５、タイミング制御回路５０、基準電圧発生回路５１およびリセット信号制御回路６０を備える。
【００４４】
画素部４３では、複数の単位画素４２が半導体基板で行列状に配置され、単位画素４２の列毎に垂直信号線９が設けられている。センサチップ５２内において、画素部４３の単位画素４２は行走査回路３３とマルチプレクサ回路４１とによって選択される。
【００４５】
図２Ａに示すように、各単位画素４２は、光電変換部１と、一端が光電変換部１と接続された蓄積部２と、ソースが垂直信号線９と接続され、ドレインが電源線６と接続され、ゲートが蓄積部２と接続された増幅トランジスタ４と、ゲートが画素リセット信号線７に接続され、ドレインがフィードバック線１６と接続されたリセットトランジスタ３と、増幅トランジスタ４と直列に接続された選択トランジスタ５とを有している。なお、選択トランジスタ５は、増幅トランジスタ４のソースと垂直信号線９との間に挿入されているが、増幅トランジスタ４のドレインと電源線６との間に挿入されてもよい。
【００４６】
図２Ｂに示すように、シリコンからなる半導体基板７１に増幅トランジスタ４、選択トランジスタ５及びリセットトランジスタ３が形成されている。増幅トランジスタ４は、ゲート電極７２と、ドレインである拡散層７３及びソースである拡散層７４とを有している。選択トランジスタ５はゲート電極７５と、ドレインである拡散層７４及びソースである拡散層７６とを有している。増幅トランジスタ４のソースと選択トランジスタ５のドレインとは、共通の拡散層７４である。リセットトランジスタ３は、ゲート電極７７と、ドレインである拡散層７８及びソースである拡散層７９とを有している。拡散層７３と拡散層７８とは素子分離領域８０により分離されている。
【００４７】
半導体基板７１の上には、各トランジスタを覆うように絶縁膜８４が形成されている。絶縁膜８４の上には光電変換部１が形成されている。光電変換部１は、半導体基板の上方に形成されたアモルファスシリコン等からなる光電変換する光電変換膜８１と、光電変換膜８１の半導体基板７１側の面に形成された画素電極８２と、光電変換膜８１の画素電極８２と反対側の面に形成された透明電極８３とを有する。画素電極８２は、コンタクト８５を介して増幅トランジスタ４のゲート電極７２及びリセットトランジスタ３のソースである拡散層７８と接続されている。画素電極８２と接続された拡散層７８は蓄積ダイオード（蓄積部２）として機能する。
【００４８】
行走査回路３３は、画素リセット信号線７および画素アドレス信号線８等を介して画素部４３に種々のタイミング信号を供給する。列走査回路２９は、列選択トランジスタ２７に列選択信号２８を供給することにより、画素部４３の信号を順次水平信号線３０へ読み出させる。出力アンプ３１は、水平信号線３０を介して伝達された信号を増幅してＶＯＵＴ端子３２に出力する。
【００４９】
画素リセット信号線７は、リセット信号が伝達する信号線であり、対応する行の単位画素４２の信号をリセットするために単位画素４２の行ごとに設けられている。
【００５０】
フィードバック回路４４は、反転増幅器から構成され、入力が垂直信号線９と接続され、出力がフィードバック線１６に接続されている。フィードバック線１６は、フィードバック回路４４（フィードバックアンプ１２）の出力信号（フィードバック信号）を対応する列の単位画素４２にフィードバックするために垂直信号線９毎に設けられている。
【００５１】
フィードバック回路４４は、垂直信号線９と接続された反転増幅器であるフィードバックアンプ１２と、垂直信号線リセットトランジスタ制御信号１５によりゲートが制御される垂直信号線リセットトランジスタ１４と、フィードバック線リセットトランジスタ制御信号１８によりゲートが制御されるフィードバック線リセットトランジスタ１７とを有する。フィードバックアンプ１２の出力はリセットトランジスタ３のドレインに接続されており、選択トランジスタ５とリセットトランジスタ３が導通状態にある時、選択トランジスタ５の出力を受け取り、増幅トランジスタ４のゲート電位が一定になるようにフィードバック動作する。このとき、フィードバックアンプ１２の出力は、０Ｖもしくは０Ｖ近傍の正電圧となる。
【００５２】
ＣＤＳ回路４５は、垂直信号線９毎に設けられ、対応する垂直信号線９における任意の異なる二つのタイミングにおける電位差、つまりリセット動作時の電位（リセットトランジスタ３がオンしている時の垂直信号線９の電位）と信号出力動作時の電位（リセットトランジスタ３がオフしている時の垂直信号線９の電位）との差に応じた信号をＣＤＳ出力ノード２６から出力する。
【００５３】
ＣＤＳ回路４５は、コンデンサ１９および２５と、サンプルトランジスタ制御信号２１でオンオフが制御されるサンプルトランジスタ２０と、クランプトランジスタ制御信号２３でオンオフが制御され、クランプ信号線２４と接続されたクランプトランジスタ２２とを有する。
【００５４】
垂直信号線９には、画素負荷トランジスタ制御線１１でオンオフが制御される画素負荷トランジスタ１０が接続されている。
【００５５】
タイミング制御回路５０は、行走査回路３３に垂直走査信号４０を供給し、マルチプレクサ回路４１に行選択信号３５およびリセット信号３６を供給し、列走査回路２９に水平走査信号３９を供給する。タイミング制御回路５０は、行選択信号３５およびリセット信号３６を生成する。
【００５６】
マルチプレクサ回路４１は、画素リセット信号スイッチ３７および画素アドレス信号スイッチ３８から構成され、行選択信号３４に基づいて行選択信号３５およびリセット信号３６の画素部４３への出力を制御する。マルチプレクサ回路４１は、タイミング制御回路５０と単位画素４２との間に設けられ、リセット信号３６を所定行の単位画素４２に対応する画素リセット信号線７に選択的に供給する。
【００５７】
基準電圧発生回路５１は、フィードバック回路４４にフィードバックＡＭＰ基準信号１３を供給する。
【００５８】
リセット信号制御回路６０は、リセットトランジスタ３のゲートに印加すべきリセット信号３６の波形を調整する波形調整部である。リセット信号制御回路６０は、タイミング制御回路５０から出力されたリセット信号３６に含まれるリセットパルス（リセットトランジスタ３のオンオフを制御するパルス）の後縁の波形に傾斜を付与する、言い換えると立ち下がりエッジに傾斜を付与するようリセット信号３６の波形を調整し、リセットトランジスタ３のゲートに供給する。
【００５９】
リセット信号制御回路６０の回路例を図４Ａ〜図４Ｅに示す。
【００６０】
リセット信号制御回路６０は、図４Ａの様に抵抗値Ｒの抵抗素子１００１で構成されても、図４Ｂの様に抵抗素子１００２およびコンデンサ１００３を有するＲＣのフィルタ回路で構成されても良い。なお、図４Ｂには、ＲＣのフィルタ回路を記したが、フィルタ回路構成は、タイミング制御回路５０から出力されるリセット信号３６に含まれるリセットパルスの後縁の立ち下がり波形を調整出来れば、これに限定しない。また、図４Ｂのリセット信号制御回路６０は、図４Ｃの様に抵抗素子１００２およびコンデンサ１００３の値を回路的に変更可能な構成にして複数のフィルタ係数に変更可能な構成とされてもよい。
【００６１】
リセット信号制御回路６０は、図４Ｄの様に、複数の抵抗素子つまり抵抗値Ｒ１の抵抗素子１００４、抵抗値Ｒ２の抵抗素子１００５および抵抗値Ｒ３の抵抗素子１００６とセレクタ１００８とを有し、抵抗値を選択可能な回路で構成されてもよい。リセット信号制御回路６０内の抵抗値はＲ３＞Ｒ２＞Ｒ１になっており、抵抗値選択信号１００７によって、セレクタ１００８で選択した抵抗値を通過してリセット信号３６がリセットトランジスタ３のゲートへ入力される。図４Ｄのリセット信号制御回路６０では、Ｒ３はＲ１に比べて抵抗値が大きいので、リセット信号が鈍り、リセットに必要な時間が長くなる。なお、図４Ｄでは、抵抗値を３種類選択可能な場合を記載したが、選択可能な抵抗値数は限定しない。
【００６２】
リセット信号制御回路６０は、図４Ｅの様に、テーパード回路で構成されてもよい。この場合には、各単位画素４２のアナログ出力のデジタル変換に用いられるＤＡＣ回路（Ｄ／Ａコンバーター回路）をリセット信号制御回路６０と兼用してもよい。具体的には、ＤＡＣ回路で生成したアナログ／デジタル変換に用いている波形をテーパードリセット信号として用いても構わないし、アナログ／デジタル変換にＤＡＣ回路を使用していない時に、ＤＡＣ回路を用いてテーパードリセット信号を生成しても構わない。この場合、タイミング制御回路５０からテーパードリセット信号を選択する信号を出力するようにして、リセット信号制御回路６０で選択し、該当した場合はリセットトランジスタ３のゲートにテーパードリセット信号を印加する。
【００６３】
なお、リセット信号制御回路６０は、タイミング制御回路５０内に設けられてもよい。
【００６４】
次に、本実施の形態に係る固体撮像装置の動作を説明する。
【００６５】
図５は、本実施の形態に係る固体撮像装置の動作を説明するためのタイミングチャートである。図６は、比較例としての固体撮像装置の動作を説明するためのタイミングチャートである。図７（ａ）は比較例としての固体撮像装置におけるリセット信号の波形を示す図であり、図７（ｂ）は本実施の形態に係る固体撮像装置におけるリセット信号の波形を示す図である。
【００６６】
本実施の形態に係る固体撮像装置において、積層膜である光電変換部１により光が電気信号Ｓに変換されて、電気信号Ｓは蓄積部２で蓄えられる。ここで選択トランジスタ５をオンにすると、この電気信号Ｓは、増幅トランジスタ４と画素負荷トランジスタ１０とにより形成されるソースフォロア回路でインピーダンス変換され、垂直信号線９を介して、ＣＤＳ回路４５に入力される。そして、ＣＤＳ回路４５で電気信号Ｓは一旦サンプルホールドされる。
【００６７】
次に、単位画素４２内に画素リセット信号線７を介してリセットトランジスタ３のゲートを制御するリセット信号３６が入れられて、リセットトランジスタ３がオンすると、先ほど蓄積部２で蓄えられた電気信号Ｓがリセット（初期化）される。
【００６８】
このとき、リセット時の蓄積部２の電気信号をＮとすると、フィードバック線１６に一定電圧ではなく、ランダムノイズを含んだ画素信号Ｎをフィードバック回路４４で反転増幅した信号にして入力することで、蓄積部２の熱ノイズを打ち消させることができる。
【００６９】
しかしながら、リセット信号３６を図７（ａ）に示されるような急峻な矩形波で印加すると、図６に示されるように、蓄積部２に熱ノイズが発生する。すなわち蓄積部２は、リセット信号３６によってフィードバック線１６の信号レベルでリセットされるべきところが、さらに熱ノイズが重畳した状態となり、これがランダムノイズの原因となる。このときの電気信号Ｎはランダムノイズが載ったままの状態で、先の電気信号Ｓと同じ経路でＣＤＳ回路４５に入力されて、ＣＤＳ回路４５でサンプルホールドされる。
【００７０】
これに対し、画素リセット信号線７に印加するリセット信号３６を急峻な矩形波ではなく、図７（ｂ）に示されるようなリセットパルスの後縁に緩やかな傾きをもった波形とし、この波形のリセット信号３６でリセットを行うソフトリセット動作をさせることで、図５に示されるように、熱ノイズ自身の発生量を低減することができる。これにより、電気信号Ｎのランダムノイズを大幅に少なくすることができる。さらに、ソフトリセット動作におけるリセットパルスの後縁を、図７（ｂ）に示されるように、熱ノイズの発生を十分に抑えることが可能な時間、例えば数百ｎｓｅｃから数十μｓｅｃの期間をかけて立ち下げるいわゆるテーパー波形にすることで、熱ノイズを極めて大きく低減することができ、高画質化が確実に可能になる。
【００７１】
例えば、リセットパルスの後縁の変化（立ち下がり）の開始からリセットトランジスタ３がオフになるまでのテーパー波形の時間、つまりリセットトランジスタ３のソフトリセット時間は、選択トランジスタ５のゲートに供給される行選択信号３５に含まれる行選択パルス（選択トランジスタ５のオンオフを制御するパルス）の後縁の変化（立ち下がり）の開始から選択トランジスタ５がオフになるまでの時間、例えば数十ｎｓｅｃに対して十倍以上、例えば１００倍長い。
【００７２】
次に、ＣＤＳ回路４５で電気信号Ｓと電気信号Ｎとが差分されて、差分がＣＤＳ出力ノード２６に出力され、画素信号Ｐとして扱われる。このとき、図６では画素信号Ｐには先のランダムノイズ成分の影響が残ってしまう。
【００７３】
最後に、列走査回路２９からの列選択信号２８により列選択トランジスタ２７がオンすることで、先の画素信号Ｐは水平信号線３０に読み出されて、出力アンプ３１で増幅後にＶＯＵＴ端子３２から外部出力される。
【００７４】
ここで、本実施の形態に係る固体撮像装置において、リセットトランジスタ３のゲート長は、マルチプレクサ回路４１に近い単位画素４２（第１の単位画素）のリセットトランジスタ３ほど大きく、マルチプレクサ回路４１から遠い（距離の近い単位画素４２との比較でマルチプレクサ回路４１から遠い）単位画素４２（第２の単位画素）のリセットトランジスタ３ほど小さい。
【００７５】
図８は、本実施の形態に係る固体撮像装置の単位画素４２の構成および行方向に並ぶ単位画素４２でのリセット信号との関係を示す図である。
【００７６】
単位画素４２内の画素リセット信号線７には抵抗と寄生容量があるため、ＣＲ時定数の影響を無視できない。特に画素数の多いセンサチップ５２になると、リセット信号３６の発生源から距離が遠い単位画素４２には、電圧が印加しにくいため、理想的なソフトリセットを全単位画素４２に均一に行うことが難しい。しかしながら、本実施の形態に係る固体撮像装置では、同じ行の単位画素４２のリセットトランジスタ３のゲートサイズ（ゲート長）は、マルチプレクサ回路４１から近い距離の単位画素４２ほど大きく、マルチプレクサ回路４１から遠い距離の単位画素４２ほど小さい。言い換えると、マルチプレクサ回路４１から遠い単位画素４２のリセットトランジスタ３ほどオン抵抗の成分が小さい。従って、均一な波形のリセット信号３６を全単位画素４２に印加することができ、リセットトランジスタ３のソフトリセット時間を行方向に並ぶ同じ行の各単位画素４２で揃えて均一にすることができる。その結果、行方向の各単位画素４２で同じソフトリセットを掛けることが可能となり、全単位画素４２で同程度のランダムノイズが低減できるので、列シェーディングを抑えることができる。
【００７７】
以上のように本実施の形態に係る固体撮像装置によれば、ソフトリセット動作を行うため、単位画素４２内のリセットトランジスタ３で発生する熱ノイズを低減することができ、高画質化が可能となる。このとき、行方向に並ぶ同じ行の各単位画素４２のリセットトランジスタ３に対して同一波形のリセット信号を入力できるため、ランダム雑音の低減効果が各単位画素４２で揃えられ、シェーディングは抑えられる。
【００７８】
なお、本実施の形態に係る固体撮像装置において、マルチプレクサ回路４１からの配線距離でなく、タイミング制御回路５０からの配線距離に応じてリセットトランジスタ３のゲートサイズを変化させてもよい。
【００７９】
（第２の実施形態）
本実施の形態に係る固体撮像装置は、マルチプレクサ回路４１と異なる距離の単位画素４２でリセットトランジスタ３のゲート長を変化させるのではなく、リセットトランジスタ３の閾値電圧Ｖｔを変化させるという点で第１の実施形態の固体撮像装置と異なる。
【００８０】
図９は、本実施の形態に係る積層型の固体撮像装置の単位画素４２の構成および行方向に並ぶ単位画素４２でのリセット信号の波形を示す図である。
【００８１】
本実施形態に係る固体撮像装置において、同じ行の単位画素４２のリセットトランジスタ３の閾値電圧Ｖｔは、マルチプレクサ回路４１から近い距離の単位画素４２で高く、この距離の近い単位画素４２との比較でマルチプレクサ回路４１から遠い距離の単位画素４２で低い。これにより、ソフトリセット時間を行方向に並ぶ同じ行の単位画素４２で揃えて均一にして同程度のランダムノイズ低減効果を施し、列シェーディングを抑えることができる。
【００８２】
以上のように本実施の形態に係る固体撮像装置によれば、シェーディングを発生させることなくランダム雑音を抑圧することができる。
【００８３】
なお、本実施の形態に係る固体撮像装置において、マルチプレクサ回路４１からの配線距離でなく、タイミング制御回路５０からの配線距離に応じてリセットトランジスタ３の閾値電圧Ｖｔを変化させてもよい。
【００８４】
（第３の実施形態）
本実施の形態に係る固体撮像装置は、マルチプレクサ回路４１と異なる距離の単位画素４２でリセットトランジスタ３のゲート長を変化させるのではなく、画素リセット信号線７の単位長さあたりの配線抵抗を変化させるという点で第１の実施形態の固体撮像装置と異なる。
【００８５】
図１０は、本実施の形態に係る積層型の固体撮像装置の単位画素４２の構成および行方向に並ぶ単位画素４２でのリセット信号の波形を示す図である。
【００８６】
本実施形態に係る固体撮像装置において、マルチプレクサ回路４１とマルチプレクサ回路４１に近い単位画素４２とをつなぐ画素リセット信号線７の単位長さあたりの配線抵抗は、そのマルチプレクサ回路４１に近い単位画素４２とマルチプレクサ回路４１より遠い単位画素４２とをつなぐ画素リセット信号線７の単位長さあたりの配線抵抗より大きい。つまり、マルチプレクサ回路４１とリセットトランジスタ３のゲートとの間の距離が遠くなるにつれて、画素リセット信号線７の単位あたりの抵抗が小さくなっている。これにより、画素リセット信号線７で、マルチプレクサ回路４１とマルチプレクサ回路４１から近い距離の単位画素４２とをつなぐ部分の配線抵抗と、マルチプレクサ回路４１とマルチプレクサ回路４１から遠い距離の単位画素４２とをつなぐ部分の配線抵抗との差が小さくなる。その結果、配線抵抗によるＣＲ時定数の影響を極力なくすことができ、ソフトリセット時間を行方向に並ぶ同じ行の各単位画素４２で揃えて均一にして同程度のランダムノイズ低減効果を施し、列シェーディングを抑えることができる。
【００８７】
例えば、マルチプレクサ回路４１とマルチプレクサ回路４１に近い単位画素４２とをつなぐ画素リセット信号線７と、そのマルチプレクサ回路４１に近い単位画素４２とマルチプレクサ回路４１より遠い単位画素４２とをつなぐ画素リセット信号線７とで異なる配線構造とされる。具体的には、マルチプレクサ回路４１からマルチプレクサ回路４１に近い単位画素４２までの画素リセット信号線７がポリシリコン配線のみで構成される。そして、その距離の近い単位画素４２からマルチプレクサ回路４１より少し遠い単位画素４２までの画素リセット信号線７がポリシリコン配線をアルミニウム配線および銅配線等の単層のメタル配線で裏打ち配線したもので構成される。さらに、その距離の少し遠い単位画素４２からマルチプレクサ回路４１よりかなり遠い単位画素４２までの画素リセット信号線７がポリシリコン配線をアルミニウム配線および銅配線等の複数層のメタル配線で裏打ち配線したもので構成される。
【００８８】
以上のように本実施の形態に係る固体撮像装置によれば、シェーディングを発生させることなくランダム雑音を抑圧することができる。
【００８９】
なお、本実施の形態に係る固体撮像装置において、マルチプレクサ回路４１からの配線距離でなく、タイミング制御回路５０からの配線距離に応じて画素リセット信号線７の単位あたりの抵抗を変化させてもよい。
【００９０】
なお、本実施の形態に係る固体撮像装置において、ポリシリコン配線の配線層数を変えることで画素リセット信号線７の単位長さあたりの配線抵抗を変更してもよい。また、配線の太さを変えることで画素リセット信号線７の単位長さあたりの配線抵抗を変更してもよい。
【００９１】
（第４の実施形態）
図１１は本実施形態に係る積層型の固体撮像装置のチップ構成を示している。図１２は画素部４３およびその周辺回路の構成の詳細を示している。なお、図１２において、単位画素４２は「２行２列」分だけ記載されているが、単位画素４２の行数及び列数は任意に設定されてよい。
【００９２】
本実施形態に係る固体撮像装置は、マルチプレクサ回路４１と異なる距離の単位画素４２でリセットトランジスタ３のゲート長を変化させるのではなく、画素リセット信号線７上に一定の間隔でゲイン１のボルテージフォロア等の増幅器６１を配置しているという点で第１の実施形態の固体撮像装置と異なる。
【００９３】
少なくとも１つのリセットトランジスタ３のゲートは、増幅器６１を介して画素リセット信号線７と接続される。
【００９４】
増幅器６１は、画素部４３で２０００個の単位画素４２が行方向に並んでいる場合、例えば５００個の単位画素４２に対して１つ設けられる。増幅器６１は、リセット信号３６をインピーダンス変換し、リセット信号３６のドライブ能力を強化することで遅延や減衰を抑えている。これにより、ソフトリセット時間を行方向に並ぶ同じ行の各単位画素４２で揃えて均一にして同程度のランダムノイズ低減効果を施し、列シェーディングを抑えることができる。
【００９５】
以上のように本実施の形態に係る固体撮像装置によれば、シェーディングを発生させることなくランダム雑音を抑圧することができる。
【００９６】
（第５の実施形態）
図１３は本実施形態に係る積層型の固体撮像装置のチップ構成を示している。
【００９７】
本実施形態に係る固体撮像装置は、画素リセット信号線７上に１つだけ増幅器６１を配置しているという点で第４の実施形態の固体撮像装置と異なる。
【００９８】
同じ行の全てのリセットトランジスタ３のゲートは、増幅器６１を介して画素リセット信号線７と接続される。
【００９９】
増幅器６１は、リセット信号３６をインピーダンス変換し、リセット信号３６のドライブ能力を強化することで遅延や減衰を抑えている。これにより、ソフトリセット時間を行方向に並ぶ同じ行の各単位画素４２で揃えて均一にして同程度のランダムノイズ低減効果を施し、列シェーディングを抑えることができる。
【０１００】
１個の増幅器６１ではドライブ能力を確保するために増幅器６１の回路規模が大きくなるため、画素ピッチが微細化されている場合には、図１１のように小さなサイズの増幅器６１を一定間隔で刻んで挿入することが好ましい。しかし、画素数が少なくドライブする画素リセット信号線７自体の寄生容量や抵抗が少ないか、あるいは一眼レフのように画素ピッチが大きい場合には、増幅器６１の回路規模が大きくなってもよいため、１個の増幅器６１が適用される。
【０１０１】
以上のように本実施の形態に係る固体撮像装置によれば、シェーディングを発生させることなくランダム雑音を抑圧することができる。
【０１０２】
（第６の実施形態）
本実施形態に係る積層型の固体撮像装置は、マルチプレクサ回路４１と異なる距離の単位画素４２でリセットトランジスタ３のゲート長を変化させるのではなく、フィードバックアンプ１２の出力と異なる距離の単位画素４２でリセットトランジスタ３のドレインを構成する拡散領域の容量を変化させているという点で第１の実施形態の固体撮像装置と異なる。
【０１０３】
図１４は本実施形態に係る固体撮像装置の回路図である。
【０１０４】
本実施形態に係る固体撮像装置において、各単位画素４２でフィードバックアンプ１２の出力とリセットトランジスタ３のドレインとの間にフィードバック選択トランジスタ４６が挿入されている。そして、同じフィードバックアンプ１２と接続された同じ列の単位画素４２のリセットトランジスタ３のドレインの拡散容量（例えば、ドレインの面積および不純物濃度）が、フィードバックアンプ１２の出力から近い距離の単位画素４２（第１の単位画素）で大きく、フィードバックアンプ１２の出力から遠い距離の単位画素４２（第２の単位画素）で小さい。
【０１０５】
図１５は、本実施の形態に係る固体撮像装置における列方向に並ぶ単位画素４２でのフィードバック信号の波形を示す図である。なお、図１５において、「対策未フィードバック信号」とはドレインの拡散容量が各単位画素４２で同じ場合の単位画素４２でのフィードバック信号を示し、「対策後フィードバック信号」とは本実施形態に係る各単位画素４２でのフィードバック信号を示している。
【０１０６】
フィードバック線１６には抵抗と寄生容量があるため、ＣＲ時定数の影響を無視できない。また、リセットの時間は数μｓｅｃと短いため、フィードバック信号が安定する前にソフトリセット動作が終了する。フィードバック信号の発生源（フィードバックアンプ１２）から距離が遠い単位画素４２では、信号の遅延量が大きくなるため、同じ位相のフィードバック信号を列方向に並ぶ単位画素４２に供給することが難しい。しかしながら、本実施の形態に係る固体撮像装置では、リセット時にフィードバックアンプ１２の出力と各単位画素４２のリセットトランジスタ３のドレインとが１対１になるため、各単位画素４２のリセットトランジスタ３のドレイン拡散容量を調整することで、フィードバック信号の遅延量を列方向の単位画素４２で合わせることができる。従って、配線遅延を均一化することで単位画素４２に入力されるフィードバック信号の位相を列方向に並ぶ同じ列の単位画素４２のそれぞれで揃え、つまりフィードバック信号の列方向に並ぶ同じ列の単位画素４２での位相差を抑え、均一なフィードバック信号をリセットトランジスタ３のドレインに返すことができる。その結果、列方向に並ぶ同じ列の各単位画素４２で同程度のランダムノイズ低減効果を施し、行シェーディングを抑えることができる。
【０１０７】
以上のように本実施の形態に係る固体撮像装置によれば、シェーディングを発生させることなくランダム雑音を抑圧することができる。
【０１０８】
（第７の実施形態）
本実施の形態に係る固体撮像装置は、フィードバックアンプ１２の出力と異なる距離の単位画素４２でリセットトランジスタ３のドレイン拡散容量を変化させるのではなく、フィードバック線１６の単位長さあたりの配線抵抗を変化させるという点で第６の実施形態の固体撮像装置と異なる。
【０１０９】
図１６は、本実施の形態に係る積層型の固体撮像装置の単位画素４２の構成および行方向に並ぶ単位画素４２でのリセット信号の波形を示す図である。なお、図１６において、「対策未フィードバック信号」とはフィードバック線１６の単位長さあたりの配線抵抗が各単位画素４２で同じ場合の単位画素４２でのフィードバック信号を示し、「対策後フィードバック信号」とは本実施形態に係る各単位画素４２でのフィードバック信号を示している。
【０１１０】
本実施形態に係る固体撮像装置において、フィードバックアンプ１２の出力からフィードバックアンプ１２の出力に近い単位画素４２までのフィードバック線１６の単位長さあたりの配線抵抗は、フィードバックアンプ１２の出力に近い単位画素４２からフィードバックアンプ１２の出力より遠い単位画素４２（第２の単位画素）までのフィードバック線１６の単位長さあたりの配線抵抗より大きい。つまり、フィードバックアンプ１２の出力とリセットトランジスタ３のドレインとの間の距離が遠くなるにつれて、フィードバック線１６の単位あたりの抵抗が小さくなっている。これにより、フィードバック線１６で、フィードバックアンプ１２の出力とフィードバックアンプ１２の出力から近い単位画素４２とをつなぐ部分の配線抵抗が、そのフィードバックアンプ１２の出力から近い単位画素４２とフィードバックアンプ１２の出力より遠い単位画素４２とをつなぐ部分の配線抵抗より大きくなる。その結果、配線抵抗によるＣＲ時定数の影響を極力なくして配線遅延を均一化することで単位画素４２に入力されるフィードバック信号の列方向に並ぶ同じ列の単位画素４２での位相差を抑え、均一なフィードバック信号をリセットトランジスタ３のドレインに返すことができる。その結果、列方向に並ぶ同じ列の各単位画素４２で同程度のランダムノイズ低減効果を施し、行シェーディングを抑えることができる。
【０１１１】
例えば、フィードバックアンプ１２の出力とフィードバックアンプ１２の出力に近い単位画素４２とをつなぐフィードバック線１６と、そのフィードバックアンプ１２の出力に近い単位画素４２とフィードバックアンプ１２の出力より遠い単位画素４２とをつなぐフィードバック線１６とで異なる配線構造とされる。具体的に、フィードバックアンプ１２の出力からフィードバックアンプ１２の出力に近い単位画素４２までのフィードバック線１６が１層のポリシリコン配線で構成される。そして、そのフィードバックアンプ１２の出力に近い単位画素４２からフィードバックアンプ１２の出力より少し遠い単位画素４２までのフィードバック線１６が２層のポリシリコン配線で構成される。さらに、そのフィードバックアンプ１２の出力より少し遠い単位画素４２からフィードバックアンプ１２の出力よりかなり遠い単位画素４２までのフィードバック線１６が３層のポリシリコン配線で構成される。
【０１１２】
以上のように本実施の形態に係る固体撮像装置によれば、シェーディングを発生させることなくランダム雑音を抑圧することができる。
【０１１３】
なお、本実施の形態に係る固体撮像装置において、第３の実施形態のようにフィードバック線１６の配線材料を変えることで単位長さあたりの配線抵抗を変更してもよい。また、配線の太さを変えることでフィードバック線１６の単位長さあたりの配線抵抗を変更してもよい。
【０１１４】
（第８の実施形態）
図１７は本実施形態に係る積層型の固体撮像装置のチップ構成を示している。図１８は画素部４３およびその周辺回路の構成の詳細を示している。なお、図１８において、単位画素４２は「２行２列」分だけ記載されているが、単位画素４２の行数及び列数は任意に設定されてよい。
【０１１５】
本実施形態に係る固体撮像装置は、フィードバックアンプ１２の出力と異なる距離の単位画素４２でリセットトランジスタ３のドレイン拡散容量を変化させるのではなく、フィードバック線１６上に一定の間隔でゲイン１のボルテージフォロア等の増幅器６１を配置しているという点で第１の実施形態の固体撮像装置と異なる。
【０１１６】
少なくとも１つのリセットトランジスタ３のドレインは、増幅器６１を介してフィードバック線１６と接続される。
【０１１７】
増幅器６１は、画素部４３で２０００個の単位画素４２が列方向に並んでいる場合、例えば５００個の単位画素４２に対して１つ設けられる。増幅器６１は、フィードバック信号をインピーダンス変換し、フィードバック信号のドライブ能力を強化することで遅延や減衰を抑えている。これにより、単位画素４２に入力されるフィードバック信号の位相を列方向に並ぶ同じ列の単位画素４２のそれぞれで揃え、位相の揃った均一なフィードバック信号をリセットトランジスタ３のドレインに返すことができる。その結果、列方向に並ぶ同じ列の各単位画素４２で同程度のランダムノイズ低減効果を施し、行シェーディングを抑えることができる。
【０１１８】
以上のように本実施の形態に係る固体撮像装置によれば、シェーディングを発生させることなくランダム雑音を抑圧することができる。
【０１１９】
また、本実施の形態に係る固体撮像装置によれば、フィードバックアンプ１２の出力とフィードバック線１６の配線容量との間に増幅器６１が挿入される。従って、フィードバック線１６の配線容量がフィードバックアンプ１２の入出力容量にのってゲインが列方向に並ぶ同じ列の各単位画素４２でばらつくのを抑えることができ、同程度のランダムノイズ低減効果を施して行シェーディングを抑えることができる。
【０１２０】
（第９の実施形態）
図１９は本実施形態に係る積層型の固体撮像装置のチップ構成を示している。
【０１２１】
本実施形態に係る固体撮像装置は、フィードバック線１６上に１つだけ増幅器６１を配置しているという点で第８の実施形態の固体撮像装置と異なる。
【０１２２】
同じ列の全てのリセットトランジスタ３のドレインは、増幅器６１を介してフィードバック線１６と接続される。
【０１２３】
増幅器６１は、フィードバック信号をインピーダンス変換し、フィードバック信号のドライブ能力を強化することで遅延や減衰を抑えている。これにより、位相の揃った均一なフィードバック信号をリセットトランジスタ３のドレインに返すことができる。その結果、列方向に並ぶ同じ列の各単位画素４２で同程度のランダムノイズ低減効果を施し、行シェーディングを抑えることができる。
【０１２４】
１個の増幅器６１ではドライブ能力を確保するために増幅器６１の回路規模が大きくなるため、画素ピッチが微細化されている場合には、図１７のように小さなサイズの増幅器６１を一定間隔で刻んで挿入することが好ましい。しかし、画素数が少なくドライブするフィードバック線１６自体の寄生容量や抵抗が少ないか、あるいは一眼レフのように画素ピッチが大きい場合には、増幅器６１の回路規模が大きくなってもよいため、１個の増幅器６１が適用される。
【０１２５】
以上のように本実施の形態に係る固体撮像装置によれば、シェーディングを発生させることなくランダム雑音を抑圧することができる。
【０１２６】
また、本実施の形態に係る固体撮像装置によれば、フィードバックアンプ１２の出力とフィードバック線１６の配線容量との間に増幅器６１が挿入される。従って、フィードバック線１６の配線容量がフィードバックアンプ１２の入出力容量にのってゲインが列方向に並ぶ同じ列の各単位画素４２でばらつくのを抑えることができ、同程度のランダムノイズ低減効果を施して行シェーディングを抑えることができる。
【０１２７】
（第１０の実施形態）
図２０は、本実施の形態に係る積層型の固体撮像装置の回路図である。
【０１２８】
本実施形態に係る固体撮像装置は、反転増幅器が差動増幅型でなく１入力型（例えばインバータ）であるという点で第１〜９の実施形態の固体撮像装置と異なる。この構成によれば、一般的な差動増幅器よりも反転増幅器を小型化でき、基準信号が内部発生できるため、ノイズ対策が必要なく、小型化、低コスト化および高性能化が同時に実現できる。
【０１２９】
以上のように本実施の形態に係る固体撮像装置によれば、シェーディングを発生させることなくランダム雑音を抑圧することができる。
【０１３０】
（第１１の実施形態）
図２１は、本実施の形態に係るカメラシステムのブロック図である。
【０１３１】
このカメラシステムは、レンズ６００と、第１〜１０の実施形態の固体撮像装置６０１と、駆動回路６０２と、外部インターフェイス部６０４とを備える。
【０１３２】
上記構成を有するカメラにおいて、外部に信号が出力されるまでの処理は以下のような順序に沿っておこなわれる。
（１）レンズ６００を光が通過し、固体撮像装置６０１に入る。
（２）信号処理部６０３は、駆動回路６０２を通して固体撮像装置６０１を駆動し、固体撮像装置６０１からの出力信号を取り込む。
（３）信号処理部６０３で処理した信号を、外部インターフェイス部６０４を通して外部に出力する。
【０１３３】
以上説明したように、本実施形態に係るカメラシステムは、シェーディングを発生させることなくランダム雑音を抑圧することが可能な固体撮像装置６０１を備えるため、高画質化を実現できる。
【０１３４】
以上、本発明の固体撮像装置およびカメラシステムについて、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【０１３５】
例えば、上記実施形態では、リセットトランジスタ３および選択トランジスタ５がｎ型ＭＯＳトランジスタであり、そのゲートに入力されるリセット信号および行選択信号に含まれるリセットパルスおよび行選択パルスが正パルス（上向きのパルス）であり、リセットパルスおよび行選択パルスの後縁が立ち下がりエッジである例について説明した。しかし、リセットトランジスタ３および選択トランジスタ５がｐ型ＭＯＳトランジスタである場合には、そのゲートに入力されるリセット信号および行選択信号に含まれるリセットパルスおよび行選択パルスが負パルス（下向きのパルス）であり、リセットパルスおよび行選択パルスの後縁が立ち上がりエッジとなる。
【０１３６】
また、上記実施形態のそれぞれを組み合わせてもよく、列シェーディング及び行シェーディングを共に抑えるために、例えば第１〜５の実施形態の固体撮像装置の構成に第６〜９の実施形態の固体撮像装置の構成を付加してもよい。この場合には、例えばマルチプレクサ回路４１と異なる距離の単位画素４２でリセットトランジスタ３のゲート長が変化されると共に、フィードバックアンプ１２の出力と異なる距離の単位画素４２でリセットトランジスタ３のドレインを構成する拡散領域の容量が変化される。
【産業上の利用可能性】
【０１３７】
本発明は、固体撮像装置およびカメラシステムに応用でき、特にランダムノイズが少なくかつ行列間のシェーディング補正が可能であり、高画質なデジタルスチルカメラ、デジタルビデオカメラ、携帯端末用カメラ、車載用カメラ、街頭カメラ、防犯用カメラおよび医療用カメラなどに応用できる。
【符号の説明】
【０１３８】
１    光電変換部
２    蓄積部
３    リセットトランジスタ
４    増幅トランジスタ
５    選択トランジスタ
６    電源線
７    画素リセット信号線
８    画素アドレス信号線
９    垂直信号線
１０    画素負荷トランジスタ
１１    画素負荷トランジスタ制御線
１２    フィードバックアンプ
１３    フィードバックＡＭＰ基準信号
１４    垂直信号線リセットトランジスタ
１５    垂直信号線リセットトランジスタ制御信号
１６    フィードバック線
１７    フィードバック線リセットトランジスタ
１８    フィードバック線リセットトランジスタ制御信号
１９、２５、１００３    コンデンサ
２０    サンプルトランジスタ
２１    サンプルトランジスタ制御信号
２２    クランプトランジスタ
２３    クランプトランジスタ制御信号
２４    クランプ信号線
２６    ＣＤＳ出力ノード
２７    列選択トランジスタ
２８    列選択信号
２９    列走査回路
３０    水平信号線
３１    出力アンプ
３２    ＶＯＵＴ端子
３３    行走査回路
３４、３５    行選択信号
３６    リセット信号
３７    画素リセット信号スイッチ
３８    画素アドレス信号スイッチ
３９    水平走査信号
４０    垂直走査信号
４１    マルチプレクサ回路
４２    単位画素
４３    画素部
４４    フィードバック回路
４５    ＣＤＳ回路
４６    フィードバック選択トランジスタ
５０    タイミング制御回路
５１    基準電圧発生回路
５２    センサチップ
６０    リセット信号制御回路
６１    増幅器
７１    半導体基板
７２、７５、７７    ゲート電極
７３、７４、７６、７８、７９    拡散層
８０    素子分離領域
８１    光電変換膜
８２    画素電極
８３    透明電極
８４    絶縁膜
８５    コンタクト
６００    レンズ
６０１    固体撮像装置
６０２    駆動回路
６０３    信号処理部
６０４    外部インターフェイス部
１００１、１００２、１００４、１００５、１００６    抵抗素子
１００７    抵抗値選択信号
１００８    セレクタ
【図１】
2012114838.tif 000003
【図２Ａ】
2012114838.tif 000004
【図２Ｂ】
2012114838.tif 000005
【図３】
2012114838.tif 000006
【図４Ａ】
2012114838.tif 000007
【図４Ｂ】
2012114838.tif 000008
【図４Ｃ】
2012114838.tif 000009
【図４Ｄ】
2012114838.tif 000010
【図４Ｅ】
2012114838.tif 000011
【図５】
2012114838.tif 000012
【図６】
2012114838.tif 000013
【図７】
2012114838.tif 000014
【図８】
2012114838.tif 000015
【図９】
2012114838.tif 000016
【図１０】
2012114838.tif 000017
【図１１】
2012114838.tif 000018
【図１２】
2012114838.tif 000019
【図１３】
2012114838.tif 000020
【図１４】
2012114838.tif 000021
【図１５】
2012114838.tif 000022
【図１６】
2012114838.tif 000023
【図１７】
2012114838.tif 000024
【図１８】
2012114838.tif 000025
【図１９】
2012114838.tif 000026
【図２０】
2012114838.tif 000027
【図２１】
2012114838.tif 000028