(57)【要約】      （修正有）【課題】階調に応じて画素に印加される電圧を補正せずに焼き付きの発生を抑える。【解決手段】スタートパルスDY1を契機とした書き込みでは正極性の電圧で書き込みを行い、スタートパルスDY2を契機とした書き込みでは負極性の電圧で書き込みを行い、表示パネルの特性が、液晶容量に印加される直流成分が負極性側に増えていく特性である場合、スタートパルスDYR1，DYR2を契機とした書き込みにおいて画素を最低階調の黒色にする電圧を書き込み、またスタートパルスDY1からスタートパルスDYR1までの期間は、スタートパルスDY2からスタートパルスDYR2までの期間より短くすることで、正極性電圧の保持期間を負極性電圧の保持期間より短くし、負極性の電圧で保持された電圧実効値が正極性の電圧で保持された電圧実効値より大きくなり、液晶容量へ印加される直流成分がキャンセルされるようにして、焼き付きの発生を抑える。【選択図】図１０
2012163895.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との各交差に対応して設けられ、各々は、前記走査線が
選択されたときに、前記データ線に供給されたデータ信号の電圧に応じた階調となる画素
を有する電気光学装置であって、
１フレーム内の第１フィールドの予め定められた第１タイミングから前記複数の走査線
を所定の順番で選択し、前記１フレーム内の第２フィールドの予め定められた第２タイミ
ングから前記複数の走査線を所定の順番で選択し、前記第１タイミングより後で且つ前記
第２タイミングより前、または前記第２タイミングより後で且つ次の１フレームの前記第
１タイミングより前の第３タイミングから前記複数の走査線を所定の順番で選択する走査
線駆動回路と、
前記第１タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査
線に位置する画素に対し、当該画素の階調に応じた電圧であって、所定の電位を基準とし
て高位である正極性または低位である負極性のいずれか一方の極性の電圧を前記データ信
号として当該画素に対応するデータ線に供給し、
前記第２タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査
線に位置する画素に対し、当該画素の階調に応じた電圧であって、前記正極性または前記
負極性のいずれか他方の極性の電圧を前記データ信号として当該画素に対応するデータ線
に供給し、
前記第３タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査
線に位置する画素に対し、所定の電圧を前記データ信号として当該画素に対応するデータ
線に供給するデータ線駆動回路と
を有する電気光学装置。
【請求項２】
前記第３タイミングは、前記第１タイミングより後で且つ前記第２タイミングより前で
あることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記走査線駆動回路は、前記第２タイミングより後で且つ次の１フレームの前記第１タ
イミングより前の第４タイミングから前記複数の走査線を所定の順番で選択し、
前記データ線駆動回路は、前記第４タイミングからの走査線の選択で一の走査線が選択
された場合、当該一の走査線に位置する画素に対し、所定の電圧を前記データ信号として
当該画素に対応するデータ線に供給し、
前記第１タイミングから前記第３タイミングまでの期間と、前記第２タイミングから前
記第４タイミングまでの期間が異なること
を特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記第１タイミングは、前記第１フィールドの開始タイミングより後であり、且つ、前
記第１フィールドの開始タイミングから見て垂直帰線期間の範囲内にあること
を特徴とする請求項２または請求項３に記載の電気光学装置。
【請求項５】
前記第３タイミングは、前記第２タイミングより後で且つ次の１フレームの前記第１タ
イミングより前であることを特徴とする請求項１に記載の電気光学装置。
【請求項６】
前記第２タイミングは、前記第２フィールドの開始タイミングより後であり、且つ、前
記第２フィールドの開始タイミングから見て垂直帰線期間の範囲内にあること
を特徴とする請求項３または請求項５に記載の電気光学装置。
【請求項７】
当該電気光学装置は、ノーマリーブラックモードであり、
前記所定の電圧は、前記画素の階調を黒にする電圧であることを特徴とする請求項１乃
至請求項６のいずれかに記載の電気光学装置。
【請求項８】
複数の走査線と複数のデータ線との各交差に対応して設けられ、各々は、前記走査線が
選択されたときに、前記データ線に供給されたデータ信号の電圧に応じた階調となる画素
を有する電気光学装置の制御方法であって、
１フレーム内の第１フィールドの予め定められた第１タイミングから前記複数の走査線
を所定の順番で選択し、前記１フレーム内の第２フィールドの予め定められた第２タイミ
ングから前記複数の走査線を所定の順番で選択し、前記第１タイミングより後で且つ前記
第２タイミングより前、または前記第２タイミングより後で且つ次の１フレームの前記第
１タイミングより前の第３タイミングから前記複数の走査線を所定の順番で選択し、
前記第１タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査
線に位置する画素に対し、当該画素の階調に応じた電圧であって、所定の電位を基準とし
て高位である正極性または低位である負極性のいずれか一方の極性の電圧を前記データ信
号として当該画素に対応するデータ線に供給し、
前記第２タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査
線に位置する画素に対し、当該画素の階調に応じた電圧であって、前記正極性または前記
負極性のいずれか他方の極性の電圧を前記データ信号として当該画素に対応するデータ線
に供給し、
前記第３タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査
線に位置する画素に対し、所定の電圧を前記データ信号として当該画素に対応するデータ
線に供給すること
を特徴とする電気光学装置の制御方法。
【請求項９】
請求項１乃至請求項７のいずれかに記載の電気光学装置を有することを特徴とする電子
機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置における表示画像の焼き付きを防止する技術に関する。
【背景技術】
【０００２】
液晶表示装置において液晶素子に直流成分が作用すると、液晶の分極などによって電荷
バランスの乱れが発生し、表示画像の焼き付きが発生してしまう。このため、液晶表示装
置では液晶素子を交流駆動するのが一般的である。ただし、交流駆動をしても液晶に直流
成分が印加される場合があるので、焼き付きを防ぐ発明として特許文献１に開示された発
明がある。この発明は、画素電極に対向する共通電極の電圧を表示装置の特性に応じて補
正することにより液晶に作用する直流成分を小さくし、焼き付きの発生を抑えている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１８９４６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に開示された発明では交流駆動において共通電極の電圧を補正す
るため、画素電極に正極性の電圧を印加した時と負極性の電圧を印加した時とで実効電圧
が異なり、フリッカーが発生してしまう。
本発明は、上述した事情に鑑みてなされたものであり、その目的の１つは、階調に応じ
て画素に印加される電圧を補正せずに焼き付きの発生を抑えることにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る電気光学装置は、複数の走査線と複数のデー
タ線との各交差に対応して設けられ、各々は、前記走査線が選択されたときに、前記デー
タ線に供給されたデータ信号の電圧に応じた階調となる画素を有する電気光学装置であっ
て、１フレーム内の第１フィールドの予め定められた第１タイミングから前記複数の走査
線を所定の順番で選択し、前記１フレーム内の第２フィールドの予め定められた第２タイ
ミングから前記複数の走査線を所定の順番で選択し、前記第１タイミングより後で且つ前
記第２タイミングより前、または前記第２タイミングより後で且つ次の１フレームの前記
第１タイミングより前の第３タイミングから前記複数の走査線を所定の順番で選択する走
査線駆動回路と、前記第１タイミングからの走査線の選択で一の走査線が選択された場合
、当該一の走査線に位置する画素に対し、当該画素の階調に応じた電圧であって、所定の
電位を基準として高位である正極性または低位である負極性のいずれか一方の極性の電圧
を前記データ信号として当該画素に対応するデータ線に供給し、前記第２タイミングから
の走査線の選択で一の走査線が選択された場合、当該一の走査線に位置する画素に対し、
当該画素の階調に応じた電圧であって、前記正極性または前記負極性のいずれか他方の極
性の電圧を前記データ信号として当該画素に対応するデータ線に供給し、前記第３タイミ
ングからの走査線の選択で一の走査線が選択された場合、当該一の走査線に位置する画素
に対し、所定の電圧を前記データ信号として当該画素に対応するデータ線に供給するデー
タ線駆動回路とを有する。
本発明によれば、画素において正極性の電圧の保持期間と負極性の電圧の保持期間とが
異なることとなり、画素へ印加される直流成分がキャンセルされるため、直流成分によっ
て生じる焼き付きの発生を抑えることができる。
【０００６】
本発明においては、前記第３タイミングは、前記第１タイミングより後で且つ前記第２
タイミングより前としてもよい。
この構成によれば、画素において正極性の電圧の保持期間と負極性の電圧の保持期間と
が異なることとなり、画素へ印加される直流成分がキャンセルされるため、直流成分によ
って生じる焼き付きの発生を抑えることができる。
【０００７】
また本発明においては、前記走査線駆動回路は、前記第２タイミングより後で且つ次の
１フレームの前記第１タイミングより前の第４タイミングから前記複数の走査線を所定の
順番で選択し、前記データ線駆動回路は、前記第４タイミングからの走査線の選択で一の
走査線が選択された場合、当該一の走査線に位置する画素に対し、所定の電圧を前記デー
タ信号として当該画素に対応するデータ線に供給し、前記第１タイミングから前記第３タ
イミングまでの期間と、前記第２タイミングから前記第４タイミングまでの期間が異なる
構成としてもよい。
この構成によれば、画素において正極性の電圧の保持期間と負極性の電圧の保持期間と
が異なることとなり、画素へ印加される直流成分がキャンセルされるため、直流成分によ
って生じる焼き付きの発生を抑えることができる。
【０００８】
また本発明においては、前記第１タイミングは、前記第１フィールドの開始タイミング
より後であり、且つ、前記第１フィールドの開始タイミングから見て垂直帰線期間の範囲
内にある構成としてもよい。
この構成によれば、画素において正極性の電圧の保持期間と負極性の電圧の保持期間と
の差を大きくとることができる。
【０００９】
また本発明においては、前記第３タイミングは、前記第２タイミングより後で且つ次の
１フレームの前記第１タイミングより前としてもよい。
この構成によれば、画素において正極性の電圧の保持期間と負極性の電圧の保持期間と
が異なることとなり、画素へ印加される直流成分がキャンセルされるため、直流成分によ
って生じる焼き付きの発生を抑えることができる。
【００１０】
また、本発明においては、前記第２タイミングは、前記第２フィールドの開始タイミン
グより後であり、且つ、前記第２フィールドの開始タイミングから見て垂直帰線期間の範
囲内にある構成としてもよい。
この構成によれば、画素において正極性の電圧の保持期間と負極性の電圧の保持期間と
の差を大きくとることができる。
【００１１】
本発明においては、当該電気光学装置は、ノーマリーブラックモードであり、前記所定
の電圧は、前記画素の階調を黒にする電圧である構成としてもよい。
この構成によれば、所定の電圧の印加により直流成分が画素に印加されるのを抑えるこ
とができる。
【００１２】
なお、本発明は、電気光学装置のみならず、電気光学装置の制御方法としても、当該電
気光学装置を有する電子機器としても概念することが可能である。
【図面の簡単な説明】
【００１３】
【図１】実施形態に係る電気光学装置の構成を示すブロック図。
【図２】同電気光学装置の表示パネルの構成を示す図。
【図３】同表示パネルにおける画素の構成を示す図。
【図４】出力回路の構成を示した図。
【図５】出力回路の動作を示す図。
【図６】表示パネルにおける走査線駆動回路の動作を示す図。
【図７】表示パネルにおけるデータ信号の電圧波形例を示す図。
【図８】表示パネルにおけるデータ信号の電圧波形例を示す図。
【図９】表示領域における画素の書き込みの推移を示す図。
【図１０】表示領域における画素の書き込みの推移を示す図。
【図１１】実施形態に係る電気光学装置を用いたプロジェクタの構成を示す図。
【図１２】表示領域における画素の書き込みの推移を示す図。
【図１３】表示領域における画素の書き込みの推移を示す図。
【図１４】表示領域における画素の書き込みの推移を示す図。
【図１５】表示領域における画素の書き込みの推移を示す図。
【図１６】表示領域における画素の書き込みの推移を示す図。
【図１７】表示領域における画素の書き込みの推移を示す図。
【発明を実施するための形態】
【００１４】
［第１実施形態］
図１は、本発明の一実施形態に係る電気光学装置１の構成を示すブロック図である。図
１に示したように、電気光学装置１は、表示パネル１０と処理回路５０に大別される。こ
のうち、表示パネル１０の動作等を制御する回路モジュールである処理回路５０は、制御
回路５２、表示データ処理回路５４、および、Ｄ／Ａ変換回路５６を含み、例えばＦＰＣ
（flexible printed circuit）基板によって表示パネル１０に接続される。なお、電気光
学装置１は、液晶を用いて画像の表示を行う液晶装置の一例である。
【００１５】
制御回路５２は、外部上位装置（図示省略）から供給される同期信号Vsyncに同期して
表示パネル１０を制御するための各種の制御信号を生成する。なお、これらの制御信号に
ついては適宜後述するものとする。また、制御回路５２は、各種の制御信号を生成すると
ともに、表示データ処理回路５４を制御する。
【００１６】
表示データ処理回路５４は、外部上位装置から供給される表示データVideoを、制御回
路５２による制御にしたがって、一旦内部メモリ（図示省略）に記憶した後、表示パネル
１０の駆動に同期して読み出すものである。なお、表示データVideoは、表示パネル１０
における画素の階調を指定するデータであり、特に波形については図示しないが、周期１
６．７ミリ秒（周波数６０Ｈｚ）で１フレーム分（表示パネル１０の全画素分）を供給す
る。また、Ｄ／Ａ変換回路５６は、制御回路５２による制御にしたがって、読み出された
表示データを、アナログのデータ信号Vidに変換するものである。
【００１７】
次に、表示パネル１０について説明する。図２は、表示パネル１０の構成を示す図であ
る。この図に示されるように、表示パネル１０は、表示領域１００の周辺に走査線駆動回
路１３０およびデータ線駆動回路１４０を内蔵した周辺回路内蔵型となっている。表示領
域１００では、４８０行の走査線１１２が行（Ｘ）方向に延在するように設けられ、また
、６４０列のデータ線１１４が列（Ｙ）方向に延在するように、かつ、各走査線１１２と
互いに電気的に絶縁を保つように設けられ、さらに、４８０行の走査線１１２と６４０列
のデータ線１１４との交差に対応して、画素１１０がそれぞれ配列されている。したがっ
て、本実施形態では、表示領域１００において画素１１０が縦４８０行×横６４０列でマ
トリクス状に配列されることになるが、本発明をこの配列に限定する趣旨ではない。
【００１８】
画素１１０の構成について図３を参照して説明する。図３は、ｉ行及びこれと１行下で
隣接する（ｉ＋１）行と、ｊ列及びこれと１列右で隣接する（ｊ＋１）列との交差に対応
する２×２の計４画素分の構成を示している。なお、ｉ、（ｉ＋１）は、画素１１０が配
列する行を一般的に示す場合の記号であって、この説明では、１以上４８０以下の整数で
ある。また、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であ
って、１以上６４０以下の整数である。
【００１９】
図３に示されるように、各画素１１０は、ｎチャネル型のＴＦＴ１１６と液晶容量１２
０とを含む。ここで、各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置す
る画素で代表させて説明すると、当該ｉ行ｊ列の画素１１０におけるＴＦＴ１１６のゲー
ト電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１
１４に接続され、そのドレイン電極は液晶容量１２０の一端である画素電極１１８に接続
されている。また、液晶容量１２０の他端は、対向電極１０８に接続されている。この対
向電極１０８は、全ての画素１１０にわたって共通であって、時間的に一定の電圧LCcom
が印加されている。
【００２０】
この表示パネル１０は、特に図示しないが、素子基板と対向基板との一対の基板が一定
の間隙を保って貼り合わせられるとともに、この間隙に液晶が封止された構成となってい
る。このうち、素子基板には、走査線１１２や、データ線１１４、ＴＦＴ１１６および画
素電極１１８が走査線駆動回路１３０やデータ線駆動回路１４０とともに形成される一方
、対向基板に対向電極１０８が形成されて、これらの電極形成面が互いに対向するように
一定の間隙を保って貼り合わせられている。このため、本実施形態において液晶容量１２
０は、画素電極１１８と対向電極１０８とが液晶１０５を挟持することによって構成され
ることになる。
なお、本実施形態では、液晶容量１２０において保持される電圧実効値がゼロに近けれ
ば、液晶容量を通過する光の透過率が最小となって黒色表示になる一方、電圧実効値が大
きくなるにつれて透過する光量が増加して、ついには透過率が最大の白色表示になるノー
マリーブラックモードに設定されている。
【００２１】
この構成において、走査線１１２に選択電圧を印加し、ＴＦＴ１１６をオン（導通）さ
せるとともに、データ線１１４およびオン状態のＴＦＴ１１６を介して、画素電極１１８
に階調（明るさ）に応じた電圧のデータ信号を供給すると、選択電圧を印加した走査線１
１２とデータ信号を供給したデータ線１１４との交差に対応する液晶容量１２０に、階調
に応じた電圧実効値を保持させることができる。したがって、液晶容量１２０を透過する
光は、画素毎に異ならせることが可能であり、これにより、表示領域１００において画像
が形成される。なお、形成された画像は、使用者に直視され、または、後述するプロジェ
クタのように拡大投射されて視認される。
【００２２】
なお、走査線１１２が非選択電圧になると、ＴＦＴ１１６がオフ（非導通）状態となる
が、このときのオフ抵抗が理想的に無限大とはならないので、液晶容量１２０に蓄積され
た電荷が少なからずリークする。このオフリークの影響を少なくするために、蓄積容量１
０９が画素毎に形成されている。この蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ
１１６のドレイン）に接続される一方、その他端は、全画素にわたって容量線１０７に共
通接続されている。この容量線１０７は、時間的に一定の電位、例えば対向電極１０８と
同じ電圧LCcomに保たれている。
【００２３】
図２に戻り、走査線駆動回路１３０は、走査信号G1、G2、G3、・・・、G480を、それぞ
れ１、２、３、・・・、４８０行目の走査線１１２に供給するものである。ここで、走査
線駆動回路１３０は、選択した走査線への走査信号を電圧Vddに相当するＨレベルとし、
それ以外の走査線への走査信号を非選択電圧（接地電位Gnd）に相当するＬレベルとする
。
【００２４】
走査線駆動回路１３０は、シフトレジスタ１３１Ａ，１３１Ｂ、および複数の出力回路
１３２を有している。シフトレジスタ１３１Ａは、データの書き込み開始のタイミングで
供給されるスタートパルスDY1，DY2がＨレベルである時にクロック信号CLYが立ち上がる
と、１行目から４８０行目までの走査線に対応したパルス信号であるラッチ信号S1A、S2A
、S3A、・・・、S480Aをクロック信号CLYに従って順次排他的に出力する。
シフトレジスタ１３１Ｂは、データの書き込み開始のタイミングで供給されるスタート
パルスDYR1，DYR2がＨレベルである時にクロック信号CLYが立ち上がると、１行目から４
８０行目までの走査線に対応したパルス信号であるラッチ信号S1B、S2B、S3B、・・・、S
480Bをクロック信号CLYに従って順次排他的に出力する。
１行目から４８０行目までの各々の走査線１１２に対応して設けられた出力回路１３２
は、走査信号G1〜G480を出力する回路である。
【００２５】
図４は、出力回路１３２の構成を示した図である。なお、複数の出力回路１３２の各々
は同じ構成であるため、図４においては代表して１行目の走査線１１２に接続されている
出力回路１３２を図示している、同図に示したように、出力回路１３２は、ＡＮＤ回路１
３２１Ａ，１３２１ＢおよびＯＲ回路１３２２で構成されている。ＡＮＤ回路１３２１Ａ
の一方の端子にはラッチ信号S1Aが入力され、他方の端子には出力制御信号ENBが反転され
て入力される。また、ＡＮＤ回路１３２１Ｂの一方の端子にはラッチ信号S1Bが入力され
、他方の端子には出力制御信号ENBが入力される。
出力回路１３２は、シフトレジスタ１３１Ａから供給されるラッチ信号がＨレベルであ
る場合、供給される出力制御信号ENBがＬレベルであると走査信号を走査線１１２へ出力
する。また、出力回路１３２は、シフトレジスタ１３１Ｂから供給されるラッチ信号がＨ
レベルである場合、供給される出力制御信号ＥＮＢがＨレベルであると、走査信号を走査
線１１２へ出力する。
【００２６】
図５は、出力回路１３２から出力される走査信号を、スタートパルスDY1、DY2、DYR1、
DYR2およびクロック信号CLYとの関係において示すタイミングチャートである。なお、図
５においては、代表して１行目の走査線１１２に出力される走査信号G1を示している。図
５に示したように、スタートパルスDY1がＨレベルである時にクロック信号CLYが立ち上が
ると、クロック信号CLYに従ってシフトレジスタ１３１Ａからラッチ信号S1Aが出力される
。ここで、ＡＮＤ回路１３２１Ａにラッチ信号S1Aが入力されると、出力制御信号ENBがＨ
レベルである期間においては、ＡＮＤ回路１３２１Ａの出力がＬレベルとなる。また、ラ
ッチ信号S1BがＬレベルであるため、ＡＮＤ回路１３２１Ｂの出力もＬレベルとなり、出
力回路１３２の出力はＬレベルとなる。一方、ＡＮＤ回路１３２１Ａに入力されているラ
ッチ信号S1AがＨレベルである期間において出力制御信号ENBがＬレベルとなると、ＡＮＤ
回路１３２１Ａの出力はＨレベルとなり、出力回路１３２から走査信号G1が出力される。
【００２７】
次にスタートパルスDYR1がＨレベルである時にクロック信号CLYが立ち上がると、クロ
ック信号CLYに従ってシフトレジスタ１３１Ｂからラッチ信号S1Bが出力される。ここで、
ＡＮＤ回路１３２１Ｂにラッチ信号S1Bが入力されると、出力制御信号ENBがＨレベルであ
る期間においては、ＡＮＤ回路１３２１Ｂの出力がＨレベルとなり、出力回路１３２から
走査信号G1が出力される。一方、ＡＮＤ回路１３２１Ｂに入力されているラッチ信号S1B
がＨレベルである期間において出力制御信号ENBがＬレベルとなると、ＡＮＤ回路１３２
１Ｂの出力がＬレベルとなり、出力回路１３２の出力はＬレベルとなる。
【００２８】
また図５に示したように、スタートパルスDY2がＨレベルである時にクロック信号CLYが
立ち上がると、クロック信号CLYに従ってシフトレジスタ１３１Ａからラッチ信号S1Aが出
力される。ここで、ＡＮＤ回路１３２１Ａにラッチ信号S1Aが入力されると、出力制御信
号ENBがＨレベルである期間においては、ＡＮＤ回路１３２１Ａの出力がＬレベルとなる
。また、ラッチ信号S1BがＬレベルであるため、ＡＮＤ回路１３２１Ｂの出力もＬレベル
となり、出力回路１３２の出力はＬレベルとなる。一方、ＡＮＤ回路１３２１Ａに入力さ
れているラッチ信号S1AがＨレベルである期間において出力制御信号ENBがＬレベルとなる
と、ＡＮＤ回路１３２１Ａの出力はＨレベルとなり、出力回路１３２から走査信号G1が出
力される。
【００２９】
次にスタートパルスDYR2がＨレベルである時にクロック信号CLYが立ち上がると、クロ
ック信号CLYに従ってシフトレジスタ１３１Ｂからラッチ信号S1Bが出力される。ここで、
ＡＮＤ回路１３２１Ｂにラッチ信号S1Bが入力されると、出力制御信号ENBがＨレベルであ
る期間においては、ＡＮＤ回路１３２１Ｂの出力がＨレベルとなり、出力回路１３２から
走査信号G1が出力される。一方、ＡＮＤ回路１３２１Ｂに入力されているラッチ信号S1B
がＨレベルである期間において出力制御信号ENBがＬレベルとなると、ＡＮＤ回路１３２
１Ｂの出力がＬレベルとなり、出力回路１３２の出力はＬレベルとなる。
【００３０】
次に図６は走査線駆動回路１３０により出力される走査信号G1〜G480を、スタートパル
スDY1、DY2、DYR1、DYR2とクロック信号CLYとの関係において示すタイミングチャートで
ある。なお、本実施形態においては、１フレームの期間のうち、１フレームの開始から１
フレームの半分までの期間を第１フィールドとし、１フレームの半分から１フレームの終
了までの期間を第２フィールドとしており、スタートパルスDY1が出力されてからスター
トパルスDY2が出力されるまでの期間と、スタートパルスDY2が出力されてからスタートパ
ルスDY1が出力されるまでの期間は同じである。また、スタートパルスDY1、DY2は交互に
出力され、このうち、スタートパルスDY1は１フレームの開始タイミング、すなわち１６
．７ミリ秒毎に出力される。このため、スタートパルスDY1を特定すると必然的にスター
トパルスDY2も特定できるので、図１、図２等においては、特に両者を区別することなく
、スタートパルスDYとして表記している場合がある。
【００３１】
図６に示されるように、１フレームの期間において走査線１１２は、それぞれ４回選択
される。ここでフレームとは、１枚の画像を表示パネル１０に表示させるのに要する期間
をいうが、表示データVideoは、上述したように周期１６．７ミリ秒で供給されるので、
１フレームとは、この周期の１６．７ミリ秒と一致する。制御回路５２は、デューティ比
が５０％のクロック信号CLYを、１フレームの期間にわたって出力する。なお、図６にお
いては、クロック信号CLYの１周期分の期間をＨと表記している。
また、制御回路５２は、クロック信号CLYの１周期分のパルス幅を有するスタートパル
スDY1、DY2を、それぞれクロック信号CLYの立ち上がり時において出力する。具体的には
、制御回路５２は、スタートパルスDY1を１フレームの期間の最初（第１タイミング）に
出力する一方、スタートパルスDY2を、１フレームの半分期間が経過したタイミングＴ（
第２タイミング）で出力する。
【００３２】
また、制御回路５２は、クロック信号CLYの１周期分のパルス幅を有するスタートパル
スDYR1、DYR2を、それぞれクロック信号CLYの立ち上がり時において出力する。具体的に
は、制御回路５２は、スタートパルスDYR1をスタートパルスDY2が出力される前（第３タ
イミング）に出力し、スタートパルスDYR2をスタートパルスDY2が出力される前（第４タ
イミング）に出力する。なお、本実施形態においては、スタートパルスDY1が出力されて
からスタートパルスDYR1が出力されるまでの期間は、スタートパルスDY2が出力されてか
らスタートパルスDYR2が出力されるまでの期間より短くなっている。ただし、制御回路５
２は、後述するように、スタートパルスDYR1の出力タイミングを、クロック信号CLYの周
期を単位とした分だけ時間的に前方側または後方側にずらして出力する場合がある。
【００３３】
走査線駆動回路１３０は、このようなスタートパルスDY1、DY2、DYR1、DYR2およびクロ
ック信号CLYから、図６に示される走査信号G1〜G480を出力する。具体的には、走査線駆
動回路１３０は、スタートパルスDY1が供給されると、クロック信号CLYの論理レベルが変
化する毎に出力制御信号ENBがＬレベルの期間において走査線１１２を順次Ｈレベルとし
、また、スタートパルスDY2が供給されると、再度クロック信号CLYの論理レベルが変化す
る毎に出力制御信号ENBがＬレベルの期間において走査線１１２を順次Ｈレベルとする。
また、走査線駆動回路１３０は、スタートパルスDYR1が供給されると、クロック信号CLY
の論理レベルが変化する毎に出力制御信号ENBがＨレベルの期間において走査線１１２を
順次Ｈレベルとし、また、スタートパルスDYR2が供給されると、再度クロック信号CLYの
論理レベルが変化する毎に出力制御信号ENBがＨレベルの期間において走査線１１２を順
次Ｈレベルとする。
このため、スタートパルスDY1，DYR1の供給によって走査線は、あるフレームにおいて
、１、２、３、・・・、４８０行目の順番で４回選択されることとなる。
【００３４】
なお、本実施形態においては、スタートパルスDY1を契機とした走査信号により４８０
行目の走査線を選択してから、次のスタートパルスDY2を契機とした走査信号で１行目の
走査線を選択するまでに垂直帰線期間Fb1が設けられている。同様に、スタートパルスDY2
を契機とした走査信号により４８０行目の走査線を選択してから、次のフレームのスター
トパルスDY1を契機とした走査信号により１行目の走査線を選択するまでに垂直帰線期間F
b2が設けられている。また、画素電極１１８に供給するデータ信号の極性について、例え
ば第１フィールドにおいては正極性とし、第２フィールドにおいては負極性とするものと
する。ここで、垂直帰線期間Fb1、Fb2を、それぞれ表示データVideoの帰線期間の半分ず
つとすると、第１および第２フィールドの期間は互いに等しくなるので第１フィールドと
第２フィールドの期間が同じとなる。
【００３５】
データ線駆動回路１４０は、サンプリング信号出力回路１４２と、各データ線１１４に
それぞれ対応して設けられたｎチャネル型のＴＦＴ１４６および選択回路１４７とによっ
て構成されている。サンプリング信号出力回路１４２は、制御回路５２による制御信号Ct
rl-xにしたがって図７や図８に示されるように、出力制御信号ENBがＬレベルで且つ走査
信号がＨレベルとなる期間に、順次排他的にＨレベルとなるサンプリング信号S1、S2、S3
、・・・、S640を、データ線１１４の各々に対応するように出力するものである。なお、
制御信号Ctrl-xとは、実際にはスタートパルスやクロック信号であるが、本発明では直接
関係しないので、説明を省略している。
【００３６】
ところで、図１におけるＤ／Ａ変換回路５６は、走査線駆動回路１３０により選択され
た走査線１１２に位置する画素１行分の表示データVideoを、サンプリング信号出力回路
１４２によるサンプリング信号S1〜S640の出力に合わせて次のような極性のデータ信号Vi
dに変換する。すなわち、Ｄ／Ａ変換回路５６は、スタートパルスDY1が立ち上がると、選
択された行に位置する画素のデータ信号Vidについては正極性に、スタートパルスDY2が立
ち上がると、選択された行に位置する画素のデータ信号Vidについては負極性に、それぞ
れ変換する。なお、正極性とは、対向電極１０８への印加電圧LCcomよりも高位側に設定
された基準電圧Vc（図７参照）に対して高位側の電圧をいい、負極性とは、基準電圧Vcに
対して低位側の電圧をいう。また、本実施形態においてデータ信号の極性については、電
圧Vcを基準とするが、電圧については、特に説明のない限り、論理レベルのＬレベルに相
当する接地電位Gndを、電圧ゼロの基準としている。
【００３７】
ＴＦＴ１４６は、サンプリング信号が供給されるとサンプリング信号が供給された時点
で画像信号線１７１に供給されているデータ信号Vidを選択回路１４７に供給する。選択
回路１４７は、画素を最低階調の黒色にする電圧、またはＴＦＴ１４６から供給されるデ
ータ信号Vidをデータ線１１４に供給する。具体的には、出力制御信号ENBがＨレベルであ
る期間においては、画素を最低階調の黒色にする電圧をデータ線１１４に供給する。一方
、出力制御信号ENBがＬレベルである期間においては、ＴＦＴ１４６から供給されるデー
タ信号Vidをデータ線１１４に供給する。
【００３８】
次にスタートパルスDYR1，DYR2の出力タイミングについて説明する。制御回路５２は、
スタートパルスDYR1の出力タイミングを調整する第１設定値と、スタートパルスDYR2の出
力タイミングを調整する第２設定値を有している。制御回路５２は、外部上位装置から供
給される表示データVideoを、表示データ処理回路５４の内部メモリに記憶させた後、表
示パネル１０においてある行の走査線を選択するとき、当該行の表示データを記憶速度の
倍の速度で読み出すとともに、表示データの読み出しに合わせて、サンプリング信号S1〜
S640が順番にＨレベルとなるように、制御信号Ctrl-xを介してサンプリング信号出力回路
１４２を制御する。なお、読み出された表示データは、Ｄ／Ａ変換回路５６によって、ア
ナログのデータ信号Vidに変換される。
【００３９】
ここで、制御回路５２は、第１設定値および第２設定値が「０」であると、スタートパ
ルスDYR1およびスタートパルスDYR2を出力しない。この場合、制御回路５２は、スタート
パルスDY1を出力した後、タイミングＴにおいてスタートパルスDY2を出力する。制御回路
５２がスタートパルスDY1を出力すると、第１フィールドにおいて、走査線１１２が１、
２、３、・・・、４８０行目という順番で選択される。このため、制御回路５２は、はじ
めに１行目の走査線１１２が選択されるように、走査線駆動回路１３０を制御する。また
、制御回路５２は、表示データ処理回路５４に対し、メモリに記憶された１行目に相当す
る表示データVideoを倍速で読み出させ、Ｄ／Ａ変換回路５６に対し、正極性のデータ信
号Vidに変換するように制御するとともに、この読み出しに合わせて、サンプリング信号S
1〜S640がこの順番で排他的にＨレベルとなるようにサンプリング信号出力回路１４２を
制御する。サンプリング信号S1〜S640が順番にＨレベルになると、ＴＦＴ１４６が順番に
オンして画像信号線１７１に供給されたデータ信号Vidが１〜６４０列目のデータ線１１
４に順番にサンプリングされる。一方、１行目の走査線１１２が選択されて走査信号G1が
Ｈレベルになると、１行目に位置する画素１１０におけるＴＦＴ１１６がすべてオンする
。このため、データ線１１４にサンプリングされたデータ信号Vidの正極性電圧がそのま
ま画素電極１１８に印加され、１行目であって１、２、３、４、…、６３９、６４０列の
画素における液晶容量１２０には、表示データVideoで指定された階調に応じた正極性電
圧が書き込まれて、保持されることになる。
【００４０】
次に、制御回路５２は、２行目の走査線１１２が選択されるように、走査線駆動回路１
３０を制御する。また、制御回路５２は、表示データ処理回路５４に対し、メモリに記憶
された２行目に相当する表示データVideoを倍速で読み出させ、Ｄ／Ａ変換回路５６に対
し、正極性のデータ信号Vidに変換するように制御するとともに、この読み出しに合わせ
て、サンプリング信号S1〜S640がこの順番で排他的にＨレベルとなるようにサンプリング
信号出力回路１４２を制御する。２行目の走査線１１２が選択されて走査信号G2がＨレベ
ルになると、２行目に位置する画素１１０におけるＴＦＴ１１６がすべてオンし、これに
より、データ線１１４にサンプリングされたデータ信号Vidの電圧が画素電極１１８に印
加される。このため、２行目であって１〜６４０列の画素における液晶容量１２０には、
表示データVideoで指定された階調に応じた正極性の電圧が書き込まれて、保持されるこ
とになる。
【００４１】
以下、第１フィールドにおいては、同様な電圧書込の動作が３、・・・、４８０行目と
いう順番で実行される。これにより、１〜４８０行目の画素に対しては階調に応じた正極
性の電圧が書き込まれ、それぞれ保持されることになる。なお、タイミングＴにおいてス
タートパルスDY2が供給される場合、第２フィールドにおいて、走査線１１２が１、２、
３、・・・、４８０行目という順番で選択されるともに、１〜４８０行目の画素に対して
は階調に応じた負極性の電圧が書き込まれ、１〜４８０行目の画素に対しては階調に応じ
た負極性の電圧が書き込まれて、それぞれ保持されることになる。
【００４２】
図７は、第１フィールドにおけるｉ行目の走査線とｉ＋１行目の走査線とが選択される
期間におけるデータ信号Vidの電圧波形の一例を示している。この図において、電圧Vb(+)
、Vb(-)は、それぞれ白色に相当する正極性、負極性の電圧であり、基準電圧Vcを中心に
対称の関係にある。表示データVideoで指定される階調値の十進値が「０」のときに最低
階調の黒色を指定し、以後当該十進値が大きくなるにつれて明るい階調を指定する場合、
本実施形態はノーマリーブラックモードであるから、データ信号Vidの電圧は、正極性に
変換する場合であれば、階調値が小さくなるにつれて電圧Vb(+)から低位側に振られた電
圧となり、負極性に変換する場合であれば、電圧Vb(-)から高位側に振られた電圧となる
。
【００４３】
第１フィールドでは、出力制御信号ENBがＬレベルで走査信号GiがＨレベルになる期間
のうち、例えばサンプリング信号S1がＨレベルになる期間に、データ信号Vidは、ｉ行１
列の画素の階調に応じた正極性の電圧となり、以降、サンプリング信号の変化に合わせて
、２、３、４、・・・、６４０列目の画素の階調に応じた正極性の電圧に変化する。続い
て選択されるｉ＋１行目では、出力制御信号ENBがＬレベルで走査信号Gi+1がＨレベルに
なる期間のうち、例えばサンプリング信号S1がＨレベルになる期間に、データ信号Vidは
、ｉ＋１行１列の画素の階調に応じた正極性の電圧となり、以降、サンプリング信号の変
化に合わせて、２、３、４、・・・、６４０列の画素の階調に応じた正極性の電圧に変化
する。なお、第２フィールドでは、データ信号の極性が第１フィールドとは反転するので
、走査線が選択されるとデータ信号Vidの電圧波形は図８に示される通りとなる。また、
図７および図８においてデータ信号Vidの電圧を示す縦スケールは、便宜的に他の信号に
おける縦スケールよりも拡大してある。
【００４４】
次に図９は、スタートパルスDYR1，DYR2が供給されない場合において、各行の書込状態
を連続するフレームにわたった時間経過とともに示す図である。この図に示されるように
、本実施形態では、第１フィールドにおいて１行目〜４８０行目の画素では正極性の電圧
の書き込みがなされ、第２フィールドにおいて１行目〜４８０行目の画素で負極性の電圧
の書き込みがなされる。第１設定値および第２設定値の値が「０」であり、スタートパル
スDY2がタイミングＴで供給される場合、第１および第２フィールドの期間は、１フレー
ムの期間の半分であるから、各画素において液晶容量１２０に正極性の電圧が保持される
期間と負極性の電圧が保持される期間は同じとなる。
【００４５】
ところで、対向電極１０８に印加される電圧LCcomは、図７に示されるように、工場出
荷時において、基準電圧Vcよりも低位側に設定される。これは、画素電極をＴＦＴで駆動
するアクティブマトリクス型の電気光学装置では、いわゆるブッシュダウンが発生するこ
とや、液晶容量のリークが正極性の電圧を保持する場合と負極性の電圧を保持する場合と
で異なることなどによる。仮に電圧LCcomを基準電圧Vcと一致させた場合、負極性書込に
よる液晶容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってし
まう（ＴＦＴ１１６がｎチャネルの場合）ので、この差が相殺されるような最適値に、電
圧LCcomを基準電圧Vcよりも低位側にオフセットして設定しているのである。
【００４６】
本実施形態において、スタートパルスDY2がタイミングＴで供給され、スタートパルスD
YR1，DYR2が供給されない場合、各画素において液晶容量１２０に正極性の電圧が保持さ
れる期間と負極性の電圧が保持される期間は、互いにフレームの期間の半分ずつとなるの
で、液晶容量１２０には直流成分が印加されないはずである。しかしながら、経年変化な
どによりＴＦＴのプッシュダウン量や、液晶容量におけるリーク量が工場出荷時から変化
したとき、電圧LCcomは、もはや最適値ではなくなり、液晶容量１２０に直流成分が印加
される。そこで、本実施形態では、直流成分の印加を抑えるために、第１設定値および第
２設定値の値に応じてスタートパルスDYR1，DYR2を出力し、液晶容量１２０への直流成分
の印加を制御する。
【００４７】
第１設定値が「ｎ」である場合（ｎは整数）、制御回路５２は、スタートパルスDYR1の
出力タイミングを、スタートパルスDY2よりもクロック信号CLYのｎ周期分だけ早いタイミ
ングにして出力する。また第２設定値が「ｍ」である場合（ｍは整数）、制御回路５２は
、スタートパルスDYR2の出力タイミングを、スタートパルスDY1よりもクロック信号CLYの
ｍ周期分だけ早いタイミングにして出力する。
例えば、表示パネル１０の特性が、液晶容量１２０に印加される直流成分が負極性側に
増えていく特性である場合、本実施形態においては、第１設定値と第２設定値は、第１設
定値＞第２設定値となるように設定される。例えば、第１設定値を４、第２設定値を２と
すると、正極性の電圧の印加期間は、負極性の電圧の印加期間より、クロック信号CLYの
２周期分短くなる。
【００４８】
図１０は、スタートパルスDYR1，DYR2が供給される場合において、各行の書込状態を連
続するフレームにわたった時間経過とともに示した図である。スタートパルスDY1を契機
とした書き込みがされてからスタートパルスDYR1を契機とした書き込みがされるまでの期
間では、画素は、階調に応じた正極性電圧を保持する。次にスタートパルスDYR1を契機と
して再び走査信号が出力されると、この走査信号が出力される期間においては、画素を最
低階調の黒色にする電圧が選択回路１４７からデータ線１１４に供給される。これにより
、スタートパルスDYR1を契機とした書き込みがされてからスタートパルスDY2を契機とし
た書き込みがされるまでの期間は、画素は最低階調の黒色になる。
【００４９】
また、スタートパルスDY2を契機とした書き込みがされてからスタートパルスDYR2を契
機とした書き込みがされるまでの期間では、画素は、階調に応じた負極性電圧を保持する
。次にスタートパルスDYR2を契機として再び走査信号が出力されると、この走査信号が出
力される期間においては、画素を最低階調の黒色にする電圧が選択回路１４７からデータ
線１１４に供給される。これにより、スタートパルスDYR2を契機とした書き込みがされて
から次のスタートパルスDY1を契機とした書き込みがされるまでの期間は、画素は最低階
調の黒色になる。
【００５０】
なお、スタートパルスDY1が出力されてからスタートパルスDYR1が出力されるまでの期
間は、スタートパルスDY2が出力されてからスタートパルスDYR2が出力されるまでの期間
より短いため、図１０に示されるように、スタートパルスDY1の供給を契機とする選択に
より書き込まれる正極性の電圧の保持期間は、スタートパルスDY2の供給を契機とする選
択により書き込まれる負極性の電圧の保持期間よりも短くなる。したがって、画素におい
ては、負極性の電圧で保持された電圧実効値が増加し、正極性の電圧で保持された電圧実
効値が減少するため、液晶容量１２０に印加される直流成分が変化する。そして、負極性
の電圧で保持された電圧実効値が正極性の電圧で保持された電圧実効値より大きくなり、
液晶容量１２０へ印加される直流成分がキャンセルされるため、直流成分によって生じる
焼き付きの発生を抑えることができる。
【００５１】
なお、焼き付きを防ぐ構成は上記構成に限定されるものではない。例えば、液晶容量１
２０に印加される直流成分が正極性側に増えていく特性の表示パネル１０について焼き付
きを防ぐ場合、第１設定値＜第２設定値とし、スタートパルスDY1を契機とした書き込み
では画素に正極性の電圧で書き込みを行い、スタートパルスDY2を契機とした書き込みで
は画素に負極性の電圧で書き込みを行うようにしてもよい。この構成によれば、図１３に
示されるように、スタートパルスDY1の供給を契機とする選択により書き込まれる正極性
の電圧の保持期間は、スタートパルスDY2の供給を契機とする選択により書き込まれる負
極性の電圧の保持期間よりも長くなる。したがって、画素においては、正極性の電圧で保
持された電圧実効値が増加し、負極性の電圧で保持された電圧実効値が減少するため、液
晶容量１２０に印加される直流成分が変化する。そして、正極性の電圧で保持された電圧
実効値が負極性の電圧で保持された電圧実効値より大きくなり、液晶容量１２０へ印加さ
れる直流成分がキャンセルされるため、直流成分によって生じる焼き付きの発生を抑える
ことができる。
【００５２】
［電子機器］
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例について説明する。
図１１は、上述した電気光学装置１の表示パネル１０をライトバルブとして用いた３板式
プロジェクタの構成を示す平面図である。
このプロジェクタ２１００において、ライトバルブに入射させるための光は、内部に配
置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（
赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００
Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と
比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレン
ズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる
。
【００５３】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態
における表示パネル１０と同様であり、外部上位装置（図示省略）から供給されるＲ、Ｇ
、Ｂの各色に対応する画像データでそれぞれ駆動されるものである。ライトバルブ１００
Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１
１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ
色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画
像が合成された後、レンズユニット２１１４によって正転拡大投影されるので、スクリー
ン２１２０には、カラー画像が表示されることとなる。
【００５４】
なお、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２
により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射
されるので、ライトバルブ１００Ｒ、１００Ｂにより形成される画像と、ライトバルブ１
００Ｇにより形成される画像とは左右反転の関係にある。
【００５５】
なお、電子機器としては、図１１を参照して説明した他にも、リアプロジェクション型
のテレビジョンや、直視型、例えば携帯電話や、パーソナルコンピュータ、ビデオカメラ
のモニタ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワ
ークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを
備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係
る電気光学装置が適用可能なのは言うまでもない。
【００５６】
［第２実施形態］
次に、本発明の第２実施形態について説明する。本発明の第２実施形態に係る電子機器
は、ハードウェア構成は第１実施形態と同じであり、正極性の電圧の保持期間と、負極性
の電圧の保持期間が第１実施形態と異なる。第１実施形態と同じであるハードウェア構成
については説明を省略し、以下、第１実施形態との相違点について説明する。
【００５７】
上述した第１実施形態においては、スタートパルスDYR1，DYR2を出力して正極性の電圧
の保持期間を負極性の電圧の保持期間より短くしているが、正極性の電圧の保持期間を負
極性の電圧の保持期間より短くする方法は、上述した第１実施形態の構成に限定されるも
のではない。本実施形態においては、第１設定値を「ｎ」とし、第２設定値を「０」とす
る。
この構成によれば、図１４に示したように１フレーム内において第１タイミングでスタ
ートパルスDY1が出力され、第１設定値に応じて第３タイミングでスタートパルスDYR1が
出力され、第２タイミングでスタートパルスDY2が出力される。スタートパルスDYR1を契
機として再び走査信号が出力されると、この走査信号が出力される期間においては、画素
を最低階調の黒色にする電圧が選択回路１４７からデータ線１１４に供給される。これに
より、スタートパルスDYR1を契機とした書き込みがされてからスタートパルスDY2を契機
とした書き込みがされるまでの期間は、画素は最低階調の黒色になる。一方、第２設定値
が「０」であるとスタートパルスDYR2が出力されないため、負極性の電圧の印加時間は、
図１４に示したようにスタートパルスDY2からスタートパルスDY1までの時間となり、上述
した実施形態と同様に、スタートパルスDY1の供給を契機とする選択により書き込まれる
正極性の電圧の保持期間は、スタートパルスDY2の供給を契機とする選択により書き込ま
れる負極性の電圧の保持期間よりも短くなる。
なお、第１設定値を「ｎ」とし、第２設定値を「０」とする場合、図１５に示したよう
に、スタートパルスDY1の出力タイミング（第１タイミング）を垂直帰線期間の範囲内で
遅らせるようにしてもよい。この構成によれば、スタートパルスDY1の供給を契機とする
選択により書き込まれる正極性の電圧の保持期間は、スタートパルスDY2の供給を契機と
する選択により書き込まれる負極性の電圧の保持期間よりもさらに短くなる。
【００５８】
［第３実施形態］
次に、本発明の第３実施形態について説明する。本発明の第３実施形態に係る電子機器
は、ハードウェア構成は第１実施形態と同じであり、正極性の電圧の保持期間と、負極性
の電圧の保持期間が第１実施形態と異なる。第１実施形態と同じであるハードウェア構成
については説明を省略し、以下、第１実施形態との相違点について説明する。
【００５９】
本実施形態においては、スタートパルスDY1を契機とした書き込みでは画素に正極性の
電圧で書き込みを行い、スタートパルスDY2を契機とした書き込みでは画素に負極性の電
圧で書き込みを行う。また、本実施形態においては、第１設定値を「０」とし、第２設定
値を「ｍ」とする。
この構成によれば、図１６に示したように１フレーム内において第１タイミングでスタ
ートパルスDY1が出力され、第２タイミングでスタートパルスDY2が出力され、第２設定値
に応じて第３タイミングでスタートパルスDYR2が出力される。第１設定値が「０」である
とスタートパルスDYR1が出力されないため、図１６に示したように、正極性の電圧の保持
時間は、スタートパルスDY1からスタートパルスDY2までの時間となる。一方、第２設定値
が０以外であると、第２設定値に応じてスタートパルスDYR2が出力される。スタートパル
スDYR2を契機として再び走査信号が出力されると、この走査信号が出力される期間におい
ては、画素を最低階調の黒色にする電圧が選択回路１４７からデータ線１１４に供給され
る。これにより、スタートパルスDYR2を契機とした書き込みがされてからスタートパルス
DY1を契機とした書き込みがされるまでの期間は、画素は最低階調の黒色になる。この構
成によれば、図１６に示したようにスタートパルスDY1の供給を契機とする選択により書
き込まれる正極性の電圧の保持期間は、スタートパルスDY2の供給を契機とする選択によ
り書き込まれる負極性の電圧の保持期間よりも長くなる。
なお、第１設定値を「０」とし、第２設定値を「ｍ」とする場合、図１７に示したよう
に、スタートパルスDY2の出力タイミング（第２タイミング）を垂直帰線期間の範囲内で
遅らせるようにしてもよい。この構成によれば、スタートパルスDY2の供給を契機とする
選択により書き込まれる負極性の電圧の保持期間は、スタートパルスDY1の供給を契機と
する選択により書き込まれる正極性の電圧の保持期間よりもさらに短くなる。
【００６０】
［変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定される
ことなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変
形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組
み合わせてもよい。
【００６１】
上述した実施形態では、表示パネル１０の特性について、液晶容量１２０に印加される
直流成分が負極性側に増えていく特性である場合を例に説明を行ったが、液晶容量１２０
に印加される直流成分が正極性側に増えていく特性の表示パネル１０もある。この特性の
表示パネル１０においては、上述したように第１設定値＞第２設定値とし、スタートパル
スDY1を契機とした書き込みでは画素に負極性の電圧で書き込みを行い、スタートパルスD
Y2を契機とした書き込みでは画素に正極性の電圧で書き込みを行うようにすればよい。
この構成によれば、図１２に示されるように、スタートパルスDY1の供給を契機とする
選択により書き込まれる負極性の電圧の保持期間は、スタートパルスDY2の供給を契機と
する選択により書き込まれる正極性の電圧の保持期間よりも短くなる。したがって、画素
においては、正極性の電圧で保持された電圧実効値が増加し、負極性の電圧で保持された
電圧実効値が減少するため、液晶容量１２０に印加される直流成分が変化する。そして、
正極性の電圧で保持された電圧実効値が負極性の電圧で保持された電圧実効値より大きく
なり、液晶容量１２０へ印加される直流成分がキャンセルされるため、直流成分によって
生じる焼き付きの発生を抑えることができる。
【００６２】
上述した実施形態および変形例においては、スタートパルスDYR1，DYR2の供給を契機と
する書き込みでは、画素を最低階調の黒色にする電圧が画素に供給されている。しかしな
がら、スタートパルスDYR1，DYR2の供給を契機とする書き込みでは、画素を一定階調にす
る電圧であれば最低階調の黒色にする電圧ではなく他の階調にする電圧をデータ線１１４
に供給してもよい。
【００６３】
上述した実施形態および変形例では、液晶容量１２０はノーマリーブラックモードとな
っているが、液晶容量１２０はノーマリーブラックモードに限定されるものではなく、ノ
ーマリーホワイトモードであってもよい。
【００６４】
上述した実施形態および変形例においては、第１設定値および第２設定値を外部上位装
置から制御回路５２に供給し、第１設定値および第２設定値の値を変更できるようにして
もよい。また、このように第１設定値および第２設定値を変更可能な構成にあっては、電
気光学装置１を有する電子機器に設けられたキーやボタンなど、電子機器を操作するため
の操作部にされた操作に応じて第１設定値や第２設定値を設定するようにしてもよい。
【符号の説明】
【００６５】
１…電気光学装置、１０…表示パネル、５０…処理回路、５２…制御回路、５４…表示デ
ータ処理回路、５６…Ｄ／Ａ変換回路、１００Ｒ、１００Ｇ、１００Ｂ…ライトバルブ、
１００…表示領域、１０５…液晶、１０７…容量線、１０８…対向電極、１０９…蓄積容
量、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素
電極、１２０…液晶容量、１３０…走査線駆動回路、１３１Ａ，１３１Ｂ…シフトレジス
タ、１３２…出力回路、１３２１Ａ…ＡＮＤ回路、１３２１Ｂ…ＡＮＤ回路、１３２２…
ＯＲ回路、１４０…データ線駆動回路、１４２…サンプリング信号出力回路、１４６…Ｔ
ＦＴ、１４７…選択回路、２１００…プロジェクタ
【図１】
2012163895.tif 000003
【図２】
2012163895.tif 000004
【図３】
2012163895.tif 000005
【図４】
2012163895.tif 000006
【図５】
2012163895.tif 000007
【図６】
2012163895.tif 000008
【図７】
2012163895.tif 000009
【図８】
2012163895.tif 000010
【図９】
2012163895.tif 000011
【図１０】
2012163895.tif 000012
【図１１】
2012163895.tif 000013
【図１２】
2012163895.tif 000014
【図１３】
2012163895.tif 000015
【図１４】
2012163895.tif 000016
【図１５】
2012163895.tif 000017
【図１６】
2012163895.tif 000018
【図１７】
2012163895.tif 000019