(57)【要約】【課題】焼結または実装工程で熱衝撃によって発生するセラミック積層体のクラックが抑制され、信頼性が向上した、積層型セラミックキャパシタ及びその製造方法を提供する。【解決手段】本発明による積層型セラミックキャパシタは、複数の誘電体層が積層され、互いに対向する第１及び第２側面と上記第１及び第２側面を連結する第３及び第４側面とを有するセラミック本体と、上記誘電体層に形成され、上記第１側面または第２側面に露出した電極引出し部と電極非引出し部とで構成され、上記電極非引出し部と上記第３側面との間の長さが１００μｍ以下であり、電極非引出し部と上記第３側面との間の長さに対する電極引出し部と上記第３側面との間の長さの比率が１．２〜１．７である内部電極層と、を含む。【選択図】図３ｂ
2012099786.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層され、互いに対向する第１及び第２側面と前記第１及び第２側面を連結する第３及び第４側面とを有するセラミック本体と、
前記誘電体層に形成され、前記第１側面または第２側面に露出した電極引出し部と電極非引出し部とで構成され、前記電極非引出し部と前記第３側面との間の長さが１００μｍ以下であり、前記電極非引出し部と前記第３側面との間の長さに対する前記電極引出し部と前記第３側面との間の長さの比率が１．２〜１．７である内部電極層と、
を含む積層型セラミックキャパシタ。
【請求項２】
前記誘電体層の厚さは２μｍ以下である請求項１に記載の積層型セラミックキャパシタ。
【請求項３】
前記内部電極層の厚さは０．３〜１．０μｍである請求項１に記載の積層型セラミックキャパシタ。
【請求項４】
前記内部電極層は、前記電極非引出し部と前記第４側面との間の長さが１００μｍ以下であり、前記電極非引出し部と前記第４側面との間の長さに対する前記電極引出し部と前記第４側面との間の長さの比率が１．２〜１．７である請求項１に記載の積層型セラミックキャパシタ。
【請求項５】
互いに対向する第１及び第２側面と前記第１及び第２側面と連結された第３及び第４側面とを有する複数の誘電体層を形成する段階と、
前記誘電体層に前記第１側面または第２側面に露出した電極引出し部と電極非引出し部とで構成され、前記電極非引出し部と前記第３側面との間の長さが１００μｍ以下であり、前記電極非引出し部と前記第３側面との間の長さに対する前記電極引出し部と前記第３側面との間の長さの比率が１．２〜１．７である内部電極層を形成する段階と、
前記誘電体層を積層してセラミック本体を形成する段階と、
を含む積層型セラミックキャパシタの製造方法。
【請求項６】
前記誘電体層の厚さは２μｍ以下である請求項５に記載の積層型セラミックキャパシタの製造方法。
【請求項７】
前記内部電極層の厚さは０．３〜１．０μｍである請求項５に記載の積層型セラミックキャパシタの製造方法。
【請求項８】
前記内部電極層は、前記電極非引出し部と前記第４側面との間の長さが１００μｍ以下であり、前記電極非引出し部と前記第４側面との間の長さに対する前記電極引出し部と前記第４側面との間の長さの比率が１．２〜１．７である請求項５に記載の積層型セラミックキャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型セラミックキャパシタ及びその製造方法に関し、より詳細には、クラックを抑制して信頼性に優れた積層型セラミックキャパシタ及びその製造方法に関する。
【背景技術】
【０００２】
一般的に積層型セラミックキャパシタ（Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ：ＭＬＣＣ）は、移動通信端末機、ノートパソコン、コンピューター、個人携帯用端末機（ＰＤＡ）などの様々な電子製品の印刷回路基板に装着され、電気を充電または放電させる重要な役割をするチップ形態のコンデンサであり、その使用用途と用量に応じて多様なサイズ及び積層形態を有する。
【０００３】
最近、電子製品の小型化の傾向に伴い、積層セラミック電子部品も小型化及び大容量化が求められている。これにより、誘電体と内部電極の薄膜化、多層化が多様な方法で試みられており、最近は誘電体層の厚さが薄くなり、かつ積層数が増加された積層セラミック電子部品が製造されている。
【０００４】
このようなセラミックグリーンシート及び内部電極を多層に積み上げる積層体における電極引出し部の密度は電極非引出し部の密度より低く、密度差は積層数が高くなるほど増加する。
【０００５】
このような密度差は、焼結及びリフロー半田付け（ｒｅｆｌｏｗ  ｓｏｌｄｅｒｉｎｇ）などの回路基板の実装工程においてセラミック積層体に加えられる熱衝撃による積層体のクラック（ｃｒａｃｋ）を発生させるという問題があった。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、クラックを抑制して信頼性の高い積層型セラミックキャパシタ及びその製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明の一実施形態によると、複数の誘電体層が積層され、互いに対向する第１及び第２側面と上記第１及び第２側面を連結する第３及び第４側面とを有するセラミック本体と、上記誘電体層に形成され、上記第１側面または第２側面に露出した電極引出し部と電極非引出し部とで構成され、上記電極非引出し部と上記第３側面との間の長さが１００μｍ以下であり、電極非引出し部と上記第３側面との間の長さに対する電極引出し部と上記第３側面との間の長さの比率が１．２〜１．７である内部電極層と、を含む積層型セラミックキャパシタが提供される。
【０００８】
上記誘電体層の厚さは２μｍ以下に形成されることができる。
【０００９】
また、上記内部電極層の厚さは０．３〜１．０μｍに形成されることができる。
【００１０】
上記内部電極層は、上記電極非引出し部と上記第４側面との間の長さが１００μｍ以下であり、上記電極非引出し部と上記第４側面との間の長さに対する上記電極引出し部と上記第４側面との間の長さの比率が１．２〜１．７であることができる。
【００１１】
一方、本発明の他の実施形態によると、互いに対向する第１及び第２側面と上記第１及び第２側面と連結された第３及び第４側面とを有する複数の誘電体層を形成する段階と、上記誘電体層に上記第１側面または第２側面に露出した電極引出し部と電極非引出し部とで構成され、電極非引出し部と上記第３側面との間の長さが１００μｍ以下であり、電極非引出し部と上記第３側面との間の長さに対する電極引出し部と上記第３側面との間の長さの比率が１．２〜１．７である内部電極層を形成する段階と、上記誘電体層を積層してセラミック本体を形成する段階と、を含む積層型セラミックキャパシタの製造方法が提供される。
【００１２】
上記誘電体層の厚さは２μｍ以下に形成されることができ、上記内部電極層の厚さは０．３〜１．０μｍに形成されることができる。
【００１３】
上記内部電極層は、上記電極非引出し部と上記第４側面との間の長さが１００μｍ以下であり、上記電極非引出し部と上記第４側面との間の長さに対する上記電極引出し部と上記第４側面との間の長さの比率が１．２〜１．７であることができる。
【発明の効果】
【００１４】
本発明による積層型セラミックキャパシタは、焼結または実装工程で熱衝撃によって発生するセラミック積層体のクラックを抑制し、信頼性が向上される効果がある。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態による積層型セラミックキャパシタを概略的に図示した斜視図である。
【図２】図１のＢ−Ｂ'線に沿って切断した断面図である。
【図３ａ】本発明の一実施形態による内部電極が印刷された誘電体層の斜視図である。
【図３ｂ】本発明の一実施形態による内部電極が印刷された誘電体層の平面図である。
【図４】本発明の一実施形態による積層型セラミックキャパシタの製造工程図である。
【発明を実施するための形態】
【００１６】
本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下に説明する実施形態に限定されるものではない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上において同一の符号で表される要素は同一の要素である。
【００１７】
以下、添付された図面を参照して本発明の好ましい実施形態を説明する。
【００１８】
図１は本発明の一実施形態による積層型セラミックキャパシタを概略的に図示した斜視図である。
【００１９】
図２は図１のＢ-Ｂ'線に沿って切断した断面図である。
【００２０】
図３ａは本発明の一実施形態による内部電極が印刷された誘電体層の斜視図である。
【００２１】
図３ｂは本発明の一実施形態による内部電極が印刷された誘電体層の平面図である。
【００２２】
図１及び図２を参照すると、本発明の一実施形態による積層型セラミックキャパシタは、キャパシタ本体１と外部電極２とを含むことができる。
【００２３】
上記キャパシタ本体１はその内部に複数の誘電体層１１が積層され、複数の上記誘電体層１１を間に置いて第１内部電極層１２ａと第２内部電極層１２ｂが互いに対向するように交互に積層されることができる。
【００２４】
この際、誘電体層１１はチタン酸バリウム（ＢａＴｉＯ３）を利用して形成されることができ、第１及び第２内部電極層１２ａ、１２ｂはニッケル（Ｎｉ）、タングステン（Ｗ）又はコバルト（Ｃｏ）などを利用して形成されることができる。
【００２５】
上記外部電極２は上記キャパシタ本体１の両側面に形成されることができる。上記外部電極２は上記キャパシタ本体１の外表面に露出した第１及び第２内部電極層１２ａ、１２ｂと電気的に連結されるように形成されることにより、外部端子の役割をすることができる。
【００２６】
この際、上記外部電極２は銅（Ｃｕ）を利用して形成されることができる。
【００２７】
本発明の一実施形態による積層型セラミックキャパシタは、内部に誘電体層１１と第１及び第２内部電極層１２ａ、１２ｂとが交互に積層された有効層２０を含むことができる。
【００２８】
また、上記有効層２０の上面及び下面には誘電体物質層が積層されて形成された保護層１０を含むことができる。
【００２９】
上記保護層１０は上記有効層２０の上面及び下面のうち少なくとも一面、好ましくは上面及び下面に同一厚さを有するように複数の誘電体物質層が連続に積層されて形成されることにより、上記有効層２０を外部衝撃から保護することができる。
【００３０】
本発明によると、上記有効層２０内の内部電極層で容量発生に寄与する電極非引出し部と容量発生に寄与しない電極引出し部との密度差によって発生する上述のクラックを抑制して、信頼性の高い積層セラミック電子部品及びその製造方法が提供される。
【００３１】
本発明における電極の非引出し部は、積層セラミック電子部品、特に積層型セラミックキャパシタにおいて内部電極層の容量発生に寄与する部分を意味する。
【００３２】
一方、電極の引出し部は内部電極層の容量発生に寄与しない部分であり、複数の誘電体層が積層されて形成され、互いに対向する第１及び第２側面と上記第１及び第２側面と連結された第３及び第４側面とを有するセラミック本体において上記第１側面または第２側面に露出した電極部を意味する。
【００３３】
図３ａ〜図３ｂを参照すると、本発明の一実施形態による積層型セラミックキャパシタは、誘電体層１１に形成され、電極非引出し部Ａと第３側面との間の長さｘが１００μｍ以下であり、電極非引出し部Ａと上記第３側面との間の長さｘに対する電極引出し部Ｂと上記第３側面との間の長さｙの比率（ｙ／ｘ）が１．２〜１．７である内部電極層１２ａ、１２ｂを含むことを特徴とする。
【００３４】
電極非引出し部Ａと上記第３側面との間の長さｘに対する電極引出し部Ｂと上記第３側面との間の長さｙの比率（ｙ／ｘ）を上述のように具現するためには、上下誘電体層に用いられるセラミックシートのスラリー製造時に添加するバインダのような有機物の種類及び量を制御したり、積層体を硬くする圧着工程で用いられる副資材を用いて上記比率を制御することができる。
【００３５】
最近、積層セラミックキャパシタは静電容量を具現するために、内部電極の面積を最大限広げ、夫々の電極非引出し部Ａと電極引出し部Ｂと上記第３側面または第４側面との間の長さを最小化しているが、これにより、セラミック積層体のクラック発生に脆弱であるという問題点が発生する。
【００３６】
電極引出し部Ｂの密度は電極非引出し部Ａの密度の半分であり、グリーンセラミック積層体を圧着する時、内部電極の延びる程度は容量有効部、即ち、電極非引出し部Ａがより大きい。
【００３７】
これにより、電極引出し部Ｂの密度が電極非引出し部Ａの密度より低いため、焼結または実装工程で発生する熱衝撃によってセラミック積層体にクラックが発生する。
【００３８】
一方、上記熱衝撃によるクラックは、電極非引出し部Ａと電極引出し部Ｂ との密度差が大きいほどさらに増加する。
【００３９】
本発明は、電極非引出し部Ａと上記第３側面との間の長さｘが１００μｍ以下、電極非引出し部Ａと上記第３側面との間の長さｘに対する電極引出し部Ｂと上記第３側面との間の長さｙの比率（ｙ／ｘ）が１．２〜１．７となるように具現することにより、焼結または実装工程で熱衝撃によって発生するセラミック積層体のクラックを抑制する。
【００４０】
本発明では、本発明の目的を果たすために、電極非引出し部Ａと上記第３側面との間の長さｘを１００μｍ以下となるようにするが、これは１００μｍを超過する場合、積層セラミックキャパシタの静電容量を具現することが不可能となるためである。
【００４１】
また、本発明では、電極非引出し部Ａと上記第３側面との間の長さｘに対する電極引出し部Ｂと上記第３側面との間の長さｙの比率（ｙ／ｘ）を１．２〜１．７となるように具現するが、もし電極非引出し部Ａと上記第３側面との間の長さｘに対する電極引出し部Ｂと上記第３側面との間の長さｙの比率（ｙ／ｘ）が１．２未満となる場合は、本発明の目的である熱衝撃による層間剥離（Ｄｅｌａｍｉｎａｔｉｏｎ）及びクラックの改善効果が得られない。
【００４２】
また、上記比率が１．７を超過する場合は、電極引出し部Ｂの内部電極サイズが小さすぎて外部電極との接触性が低下し、静電容量が減少するという問題があるため、上述のように１．２〜１．７となるように具現することが好ましい。
【００４３】
上記誘電体層１１の厚さは２μｍ以下に形成されることができ、上記内部電極層１２ａ、１２ｂの厚さは０．３〜１．０μｍに形成されることができる。
【００４４】
また、上記内部電極層は、上記電極非引出し部と上記第４側面との間の長さが１００μｍ以下、上記電極非引出し部と上記第４側面との間の長さに対する上記電極引出し部と上記第４側面との間の長さの比率が１．２〜１．７であることができる。
【００４５】
一方、本発明の他の実施形態によると、互いに対向する第１及び第２側面と、上記第１及び第２側面と連結された第３及び第４側面と、を有する複数の誘電体層を形成する段階と、上記誘電体層に上記第１側面または第２側面に露出した電極引出し部と電極非引出し部とで構成され、電極非引出し部と上記第３側面との間の長さが１００μｍ以下であり、電極非引出し部と上記第３側面との間の長さに対する電極引出し部と上記第３側面との間の長さの比率が１．２〜１．７である内部電極層を形成する段階と、上記誘電体層を積層してセラミック本体を形成する段階と、を含む積層型セラミックキャパシタの製造方法が提供される。
【００４６】
上記誘電体層１１の厚さは２μｍ以下に形成されることができ、上記内部電極層１２ａ、１２ｂの厚さは０．３〜１．０μｍに形成されることができる。
【００４７】
また、上記内部電極層は、上記電極非引出し部と上記第４側面との間の長さが１００μｍ以下であり、上記電極非引出し部と上記第４側面との間の長さに対する上記電極引出し部と上記第４側面との間の長さの比率が１．２〜１．７であることができる。
【００４８】
図４は本発明の他の実施形態による積層セラミック電子部品の製造工程図である。
【００４９】
まず、複数のグリーンシートを形成する段階（ａ）がなされる。
【００５０】
ここで、グリーンシートはセラミックグリーンシートであり、チタン酸バリウム（ＢａＴｉＯ３）などの粉末をセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤と配合した後、バスケットミル（Ｂａｓｋｅｔ  Ｍｉｌｌ）を利用して形成したスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布及び乾燥して数μｍの厚さに製造して、誘電体層を形成する。
【００５１】
そして、グリーンシート上に導電性ペーストをディスペンス（ｄｉｓｐｅｎｓｉｎｇ）し、スキージ（ｓｑｕｅｅｇｅｅ）を一側方向に進行させながら導電性ペーストによる内部電極層を形成する（ｂ）。
【００５２】
この際、導電性ペーストは、銀（Ａｇ）、鉛（Ｐｂ）、白金などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一つの物質で形成されるか、または少なくとも二つの物質を混合して形成されることができる。
【００５３】
本発明の他の実施形態によると、内部電極層の厚さは０．３〜１．０μｍとなるように製造する。
【００５４】
このように内部電極層が形成された後、グリーンシートをキャリアフィルムから分離させた後、複数のグリーンシート夫々を互いに重ねて積層することにより、積層体を形成する（ｃ）。
【００５５】
次に、グリーンシート積層体を高温、高圧で圧着（ｄ）させた後、圧着されたシート積層体を切断工程（ｅ）によって所定サイズに切断することにより、キャパシタ本体を製造する（ｆ）。
【００５６】
その後、か焼、焼成、研磨、外部電極及びメッキ工程などを経て、積層型キャパシタが完成される。
【００５７】
以下、比較例及び実施例を用いて本発明をより詳細に説明するが、本発明はこれによって制限されない。
【００５８】
比較例１と２及び実施例１から４を、下記のように電極非引出し部と上記第３側面との間の長さに対する電極引出し部と上記第３側面との間の長さの比率を異にして製造した。
【００５９】
電極非引出し部と上記第３側面との間の長さに対する電極引出し部と上記第３側面との間の長さの比率を制御するために、電極非引出し部Ａと上記第３側面との間の長さが１００μｍ以下であるグリーンセラミック積層体を製作した。
【００６０】
スクリーン（Ｓｃｒｅｅｎ） またはグラビア（Ｇｒａｖｕｒｅ）印刷工法で印刷膜厚さ０．５μｍに印刷した後、５００層を積層した後、圧着、切断、焼成、外部電極、メッキなどの工程を経て積層セラミックキャパシタを製作した。
【００６１】
比較例１と２は、電極非引出し部と上記第３側面との間の長さに対する電極引出し部と上記第３側面との間の長さの比率が１．７を超過するように製造し、他の条件は実施例と同一である。
【００６２】
積層セラミックキャパシタの断面を観察した結果、電極非引出し部Ａと上記第３側面との間の長さｘは１００μｍ以下、電極非引出し部と上記第３側面との間の長さに対する電極引出し部と上記第３側面との間の長さの比率は１．０〜２．０に具現された。
【００６３】
このように製作された積層セラミックキャパシタに対して、計測器を用いて静電容量を測定し、３２０℃の鉛槽に２秒間浸漬させた後、５０〜１，０００倍の顕微鏡でクラック発生有無を評価した。
【００６４】
下記表１は上記実施例１から４及び比較例１と２について静電容量、セラミック積層体の剥離発生頻度及び熱衝撃によるクラック発生頻度を比較したものである。
【００６５】
ｙ／ｘ比率が１．２未満の場合は工程上の具現が困難になり、比較例１及び２のようにｙ／ｘ比率が１．８以上の場合は電極引出し部の内部電極サイズが小さいため外部電極との接触性が低下し、静電容量が減少する結果をもたらした。
【００６６】
これにより、クラック及び静電容量を考慮した上での適宜なｙ／ｘ比率は、実施例１から４のように１．２〜１．７水準が好ましいということが分かる。
【００６７】
【表１】
2012099786.tif 000003
【００６８】
本発明は、上述の実施形態及び添付の図面により限定されず、添付の請求範囲により限定される。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内で様々な形態の置換、変形及び変更が出来るということは当技術分野の通常の知識を有する者には明白であり、これもまた本発明の範囲に属するというべきであろう。
【符号の説明】
【００６９】
１  キャパシタ本体
２  外部電極
１０  保護層
１１  誘電体層
１２ａ、１２ｂ  内部電極層
２０  有効層
Ａ  電極非引出し部
Ｂ  電極引出し部
ｘ  電極非引出し部と誘電体層の第３または第４側面との間の長さ
ｙ  電極引出し部と誘電体層の第３または第４側面との間の長さ
【図１】
2012099786.tif 000004
【図２】
2012099786.tif 000005
【図３ａ】
2012099786.tif 000006
【図３ｂ】
2012099786.tif 000007
【図４】
2012099786.tif 000008