(57)【要約】【課題】複数の電源電圧条件に対して電流制限特性が追従し、負荷特性に適した電流制限を行なう負荷駆動回路を提供する。【解決手段】図１に示す負荷駆動回路は、電源及び負荷に接続された出力ＭＯＳトランジスタと、出力ＭＯＳトランジスタの出力電圧に応じて、出力ＭＯＳトランジスタに流れる出力電流を複数段階の制限電流に制限すると共に、制限電流が切り替わる際の出力電圧を電源電圧の変化に基づいて切り替える電流制限値切り替え回路と、を備える。その結果、段階的に電流制限を行い、過剰な電流制限となることを妨げ、負荷条件の拡大を図る。さらに、電流制限値の切り替えを電源電圧に対応させて行なうため、当初の電源電圧条件とはことなる電源電圧で使用したとしても、電流制限特性が電源電圧の変動に追従し、全体として負荷特性に適した電流制限を行なうことができる。【選択図】図１
2012160928.tif 000002
【特許請求の範囲】
【請求項１】
電源及び負荷に接続された出力ＭＯＳトランジスタと、
前記出力ＭＯＳトランジスタの出力電圧に応じて、前記出力ＭＯＳトランジスタに流れる出力電流を複数段階の制限電流に制限すると共に、前記制限電流が切り替わる際の出力電圧を電源電圧の変化に基づいて切り替える電流制限値切り替え回路と、
を備えることを特徴とする負荷駆動回路。
【請求項２】
前記出力ＭＯＳトランジスタのドレインを電源に接続し、ソースを負荷に接続し、前記出力ＭＯＳトランジスタをハイサイドスイッチとして動作させる請求項１の負荷駆動回路。
【請求項３】
さらに、前記出力ＭＯＳトランジスタに流れる出力電流を計測する電流検出用ＭＯＳトランジスタと、
前記電流検出用ＭＯＳトランジスタに流れる電流に基づいて、前記出力ＭＯＳトランジスタのゲート電圧を変動させる第１のＭＯＳトランジスタと、
を備える請求項１又は２の負荷駆動回路。
【請求項４】
前記電流制限値切り替え回路は、
電源電圧から分圧電圧を生成する第１の抵抗及び第２の抵抗と、
前記分圧電圧と出力電圧の電圧差に基づいて、前記出力ＭＯＳトランジスタのゲート電圧を変動させる第２のＭＯＳトランジスタと、
を備え、
前記第１のＭＯＳトランジスタは、前記第２のＭＯＳトランジスタに対応して導通する請求項３の負荷駆動回路。
【請求項５】
前記電流制限値切り替え回路は、前記出力電流を第１の制限電流及び前記第１の制限電流よりも大きな第２の制限電流に制限し、前記第１の制限電流と前記第２の制限電流が切り替わる際の電圧は、略電源電圧の２分の１であり、前記第２の制限電流値は前記第１の制限電流値の略２倍である請求項１乃至４いずれか一に記載の負荷駆動回路。
【請求項６】
前記第１の抵抗及び前記第２の抵抗の抵抗値は略等しい請求項５の負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷駆動回路に関する。特に、ハイサイドスイッチとして機能する出力トランジスタに対する過電流保護機能を備えた負荷駆動回路に関する。
【背景技術】
【０００２】
負荷駆動回路では、トランジスタをハイサイドスイッチとして用いることが多い。ここで、特許文献１において、負荷が短絡したことにより出力トランジスタに過電流が流れ、出力トランジスタが熱破壊してしまうことを、出力トランジスタに流れる電流を制限することにより防止する駆動回路が開示されている。
【０００３】
しかし、特許文献１で開示された負荷駆動回路では、電流制限値が単一に固定されているため低電圧領域では過剰な電流制限となり、広い負荷条件に適用できない。そこで、特許文献２において、電流制限値を単一に固定せず、出力電圧に応じて変化させ、適用可能な負荷条件を拡大する回路が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−２３５３６５号公報
【特許文献２】特開２００４−８０３４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以下の分析は、本発明の観点からなされたものである。
【０００６】
特許文献２で開示された電流制限特性を２段階とする負荷駆動回路の電力について検討する。電流制限特性を２段階とする負荷駆動回路では、電源電圧を２等分した電圧ポイントにおいて、最大電流制限値を２等分した電流値だけ変化させると、高・低の両電圧領域において概ね均等な最大制限電力を得ることができる。
【０００７】
図２は、２段階の電流制限を行なう負荷駆動回路における電流−電圧特性を示す図である。例えば、図２に示すように、負荷駆動回路の電流をＩＬｉｍｉｔ１（最大電流制限）とＩＬｉｍｉｔ２に制限する場合に、電源電圧Ｖｃｃの１／２の電圧ポイントであるＶａにおいてＩＬｉｍｉｔ１とＩＬｉｍｉｔ２が切り替わるよう設定する。同時に、電流ＩＬｉｍｉｔ１とＩＬｉｍｉｔ２の比を１：１に設定する。
【０００８】
上記の電圧及び電流に具体的な数字を当てはめ電力を計算する。ここでは、Ｖｃｃ＝１２Ｖ、Ｖａ＝６Ｖ、ＩＬｉｍｉｔ１＝２Ａ、ＩＬｉｍｉｔ２＝１とする。Ｖａより小さい領域（図２の低電圧領域）の電力は６Ｖ×２Ａ＝１２Ｗと計算でき、Ｖａ以上かつＶｃｃ以下の領域（図２の高電圧領域）の電力は１２Ｖ×１Ａ＝１２Ｗと計算できる。
【０００９】
しかし、このように最大制限電力のバランスを考慮して、最大電流制限値（ＩＬｉｍｉｔ１）や切り替え電圧ポイント（Ｖａ）を設定したとしても、当初の設計と異なる電源電圧条件で負荷駆動回路が使用された場合、負荷特性と電流制限特性との適正な関係（バランスが取れた状態）が、くずれてしまう問題が存在する（詳細な説明は後述する）。即ち、特許文献２で開示された負荷駆動回路は、複数の電源電圧条件に対する電流制限特性の追従性に関する配慮はされていない。
【００１０】
以上のとおり、従来技術には、解決すべき問題点が存在する。
【００１１】
本発明の一側面において、複数の電源電圧条件に対して電流制限特性が追従し、負荷特性に適した電流制限を行なう負荷駆動回路が、望まれる。
【課題を解決するための手段】
【００１２】
本発明の第１の視点によれば、電源及び負荷に接続された出力ＭＯＳトランジスタと、前記出力ＭＯＳトランジスタの出力電圧に応じて、前記出力ＭＯＳトランジスタに流れる出力電流を複数段階の制限電流に制限すると共に、前記制限電流が切り替わる際の出力電圧を電源電圧の変化に基づいて切り替える電流制限値切り替え回路と、を備える負荷駆動回路が提供される。
【発明の効果】
【００１３】
本発明の視点によれば、複数の電源電圧条件に対して電流制限特性が追従し、負荷特性に適した電流制限を行なう負荷駆動回路が、提供される。
【図面の簡単な説明】
【００１４】
【図１】本発明の概要を説明するための図である。
【図２】電流制限を行なう負荷駆動回路における電流−電圧特性の一例を示す図である。
【図３】従来の負荷駆動回路の構成を示す図である。
【図４】図３の出力ＭＯＳトランジスタのドレイン電圧と出力電流の関係を示す図である。
【図５】図４に電流制限値を重ねた図である。
【図６】従来の負荷駆動回路の構成を示す図である。
【図７】図６の各ＭＯＳトランジスタのオン／オフ状態を出力電圧の範囲に応じて併記した図である。
【図８】図６の各ＭＯＳトランジスタのオン／オフ状態を出力電圧の範囲に応じて併記した図である。
【図９】図６の各ＭＯＳトランジスタのオン／オフ状態を出力電圧の範囲に応じて併記した図である。
【図１０】図６に示す負荷駆動回路の入力電圧と出力電圧の関係を示すタイミングチャートである。
【図１１】図６に示す負荷駆動回路の負荷特性と電流制限特性の関係を示す図である。
【図１２】電源電圧と最大電流制限値の比率を均等に分割した場合の電流−電圧特性を示す図である。
【図１３】電源電圧と最大電流制限値の比率を１：２とした場合の電流−電圧特性を示す図である。
【図１４】電源電圧と最大電流制限値の比率を２：１とした場合の電流−電圧特性を示す図である。
【図１５】電源電圧と最大電流制限値の比率を均等に分割した負荷駆動回路において、電源電圧を変更した場合の電流−電圧特性を示す図である。
【図１６】本発明の第１の実施形態の負荷駆動回路の構成の一例を示す図である。
【図１７】図１６の各ＭＯＳトランジスタのオン／オフ状態を出力電圧の範囲に応じて併記した図である。
【図１８】図１６の各ＭＯＳトランジスタのオン／オフ状態を出力電圧の範囲に応じて併記した図である。
【図１９】図１６の各ＭＯＳトランジスタのオン／オフ状態を出力電圧の範囲に応じて併記した図である。
【図２０】図１６に示す負荷駆動回路の入力電圧と出力電圧の関係を示すタイミングチャートである。
【図２１】図１６に示す負荷駆動回路の負荷特性と電流制限特性の関係を示す電流−電圧特性図である。
【図２２】図２１における駆動条件から電源電圧を変更した場合の電流−電圧特性図である。
【発明を実施するための形態】
【００１５】
初めに、図１を用いて実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではない。
【００１６】
上述のように、最大制限電力のバランスを考慮して、最大電流制限値や切り替え電圧ポイントを設定したとしても、想定された電源電圧と異なる電圧条件で負荷駆動回路を使用すると負荷特性と電流制限特性との適正な関係がくずれてしまう。そのため、複数の電源電圧条件に対して電流制限特性が追従し、全体として負荷特性に適した電流制限を行なう負荷駆動回路が必要となる。
【００１７】
そこで、図１に示す負荷駆動回路を提供する。図１に示す負荷駆動回路は、電源及び負荷に接続された出力ＭＯＳトランジスタと、出力ＭＯＳトランジスタの出力電圧に応じて、出力ＭＯＳトランジスタに流れる出力電流を複数段階の制限電流に制限すると共に、制限電流が切り替わる際の出力電圧を電源電圧の変化に基づいて切り替える電流制限値切り替え回路と、を備える。
【００１８】
図１に示す負荷駆動回路は、複数の異なる電流制限値を用いて段階的に電流制限を行なうため、過剰な電流制限となることを妨げ、負荷条件の拡大を図ることができる。さらに、電流制限値の切り替えを電源電圧に対応させて行なうため、当初の電源電圧条件とは異なる電源電圧で使用したとしても、電流制限特性が電源電圧の変動に追従し、負荷特性に適した電流制限を行なうことができる。
【００１９】
その結果、特定の電源電圧に基づいて設計した負荷駆動回路を当初の設計とは異なる電源電圧で使用したとしても、負荷駆動回路の設計及び評価を再び行う必要がなくなる。設計及び評価を行う必要がなくなれば、負荷駆動回路の汎用性が高まると共に、負荷駆動回路の設計コストを低減させることが可能になる。
【００２０】
次に、特許文献１で開示された負荷駆動回路を、図３を用いて説明する。図３に示す負荷駆動回路１０は、電源端子Ｐｉｎと、入力端子Ｉｎと、出力端子Ｏｕｔとを備え、ＭＯＳトランジスタＭ１乃至Ｍ３と、抵抗Ｒ１及びＲ２から構成されている。さらに、チャージポンプ回路ＣＰが入力端子Ｉｎと接続され、電源端子Ｐｉｎは電源に接続、出力端子Ｏｕｔは接地された外部の負荷ＬＤに接続されている。なお、以降の説明においてＭＯＳトランジスタはｎチャンネル型ＭＯＳトランジスタを表すものとする。
【００２１】
ＭＯＳトランジスタＭ１は出力トランジスタであり、ＭＯＳトランジスタＭ２は電流検出用のトランジスタである。出力電流はＩｄとし、電流検出用ＭＯＳトランジスタＭ２に流れる電流をセンス電流Ｉｓとする。電圧Ｖｄは、出力ＭＯＳトランジスタＭ１のドレイン・ソース間電圧、Ｖｓはセンス電圧（抵抗Ｒ２の両端電圧）、Ｖｉｎは入力電圧、Ｖｃｃは電源電圧、Ｖｏｕｔは出力電圧とする。
【００２２】
図３に示すように、出力ＭＯＳトランジスタＭ１は、負荷ＬＤに対してハイサイドスイッチとして機能し、ドレインは電源端子Ｐｉｎに接続され、ソースは負荷ＬＤに接続されている。出力ＭＯＳトランジスタＭ１のゲートは、抵抗Ｒ１を介してチャージポンプ回路ＣＰに接続されている。
【００２３】
負荷駆動回路１０において、電流検出用ＭＯＳトランジスタＭ２及びＭＯＳトランジスタＭ３、抵抗Ｒ２により過電流保護回路を構成する。電流検出用ＭＯＳトランジスタＭ２のゲートは出力ＭＯＳトランジスタＭ１のゲートと接続され、電流検出用ＭＯＳトランジスタＭ２のドレインは出力ＭＯＳトランジスタＭ１のドレインと接続されている。電流検出用ＭＯＳトランジスタＭ２のソースは、ＭＯＳトランジスタＭ３のゲート及び抵抗Ｒ２に共通接続されている。ＭＯＳトランジスタＭ３のゲートは電流検出用ＭＯＳトランジスタＭ２のソース及び抵抗Ｒ２に接続され、ドレインは出力ＭＯＳトランジスタＭ１及び電流検出用ＭＯＳトランジスタＭ２のゲートと共通接続され、ソースは抵抗Ｒ２に接続されると共に出力端子Ｏｕｔ（負荷ＬＤ）と接続されている。
【００２４】
出力電流Ｉｄとセンス電流Ｉｓは、出力ＭＯＳトランジスタＭ１と電流検出用ＭＯＳトランジスタＭ２のセルサイズ比に対応した電流比となる。電流検出用ＭＯＳトランジスタＭ２を使用することで、出力電流Ｉｄを精度よく検出することができる。電流検出用ＭＯＳトランジスタＭ２のソースと出力端子Ｏｕｔ間に接続された抵抗Ｒ２は、センス電流Ｉｓをセンス電圧Ｖｓに変換する。
【００２５】
センス電圧ＶｓがＭＯＳトランジスタＭ３の閾値電圧Ｖｔ３以上になるとＭＯＳトランジスタＭ３がオン状態となり、出力ＭＯＳトランジスタＭ１のゲート電圧を低下させる。なお、以降の説明において、各トランジスタの閾値電圧はトランジスタの符号番号を用いて表現する。例えば、出力ＭＯＳトランジスタＭ１の閾値電圧はＶｔ１と表現する。
【００２６】
出力ＭＯＳトランジスタＭ１のゲート電圧が低下すると、出力電流Ｉｄは制限される。この際の動作を、図４を用いて説明する。
【００２７】
図４は、出力ＭＯＳトランジスタＭ１のドレイン電圧Ｖｄ（Ｖｃｃ−Ｖｏｕｔに相当）と出力電流Ｉｄの関係を示す図である。図４の縦軸に出力電流Ｉｄ、横軸にドレイン電圧Ｖｄをそれぞれ示す。図４のｋ１は負荷特性を示す。
【００２８】
図４から分かるように、負荷特性ｋ１は、横軸とＶｃｃで交わる負勾配を有する直線となる。また、出力ＭＯＳトランジスタＭ１の電流−電圧特性はＮＭＯＳトランジスタの基本トランジスタ特性に相当し、両者の交点ａが出力ＭＯＳトランジスタＭ１の動作点となる。図５は、図４に電流制限値（以下、Ｉｍと呼ぶ）を重ねた図である。図５に示すように、出力ＭＯＳトランジスタＭ１の電流能力を有効に利用するため、電流制限値Ｉｍは負荷特性ｋ１と交差しないように設定される。
【００２９】
ここで、負荷ＬＤの短絡が発生したとすると、出力電流Ｉｄの増加に比例し、センス電流Ｉｓも増加する。センス電流Ｉｓが増加すれば、センス電圧Ｖｓも増加し、センス電圧ＶｓはいずれＭＯＳトランジスタＭ３の閾値電圧Ｖｔ３に到達する。センス電圧Ｖｓが、ＭＯＳトランジスタＭ３の閾値電圧Ｖｔ３以上になるとＭＯＳトランジスタＭ３はオン状態になり、出力ＭＯＳトランジスタＭ１のゲート電圧は所定の電圧（以下、Ｖｇｃと呼ぶ）まで低下する。その結果、出力電流Ｉｄは電流制限値Ｉｍに制限され、過電流から保護される。
【００３０】
続いて、特許文献２で開示された負荷駆動回路について説明する。図６は、特許文献２の図１で開示された負荷駆動回路の回路図である。負荷駆動回路２０は、電圧検出回路２１と、電圧クランプ回路２２と、出力ＭＯＳトランジスタＭ４と、抵抗１２から構成されている。
【００３１】
負荷駆動回路２０の出力ＭＯＳトランジスタＭ４はローサイドスイッチとして動作し、出力端子Ｏｕｔは負荷ＬＤに接続されている。負荷駆動回路２０に対する入力は入力端子ＩｎＰ及びＩｎＮで受け付け、負荷駆動回路２０はＧｎｄ端子を介して接地されている。
【００３２】
負荷駆動回路２０では、出力電圧Ｖｏｕｔのレベルに応じてクランプ電圧を変化させることで、電流制限値を２段階に切り替え可能となっている。その結果、負荷駆動回路２０は電流制限による過剰な制約を緩和して、より広い範囲の負荷条件に適用可能としている。
【００３３】
負荷駆動回路２０においては、電圧検出回路２１と電圧クランプ回路２２により、過電流保護回路を構成する。電圧検出回路２１は、出力端子Ｏｕｔと接地端子Ｇｎｄ間に接続され、出力ＭＯＳトランジスタＭ４に印加される電圧を検出する。電圧クランプ回路２２は、出力ＭＯＳトランジスタＭ４のゲートと接地端子Ｇｎｄ間に接続され、異なる２つのクランプ電圧を生成する。電圧クランプ回路２２の出力（出力ＭＯＳトランジスタＭ４のゲートと抵抗Ｒ３の接続点）をノードＳ１とする。さらに、電圧検出回路２１は、ＭＯＳトランジスタＭ５乃至Ｍ９と、抵抗Ｒ６乃至Ｒ１１から構成され、電圧クランプ回路２２は、ＭＯＳトランジスタＭ１０と、抵抗Ｒ３乃至Ｒ５から構成されている。なお、抵抗Ｒ３乃至Ｒ１２の抵抗値を、それぞれｒ３乃至ｒ１２と表記して以下の説明を行なう。
【００３４】
次に、負荷駆動回路２０の動作を説明する。図７乃至図９は、負荷駆動回路２０の各ＭＯＳトランジスタのオン／オフ状態を出力電圧の範囲に応じて併記した図である。図１０は、入力電圧と出力電圧の関係を示すタイミングチャートであり、図１１は負荷特性と電流制限特性の関係を示す電流−電圧特性図である。これらの図を用いて、負荷駆動回路２０の動作を説明する。
【００３５】
図１０に示すように、時刻ｔ１までは入力電圧ＶｉｎはＬレベルであり、出力ＭＯＳトランジスタＭ４はオフ状態である。従って、出力電流Ｉｄは流れず、出力電圧Ｖｏｕｔは電源電圧Ｖｃｃとなる。
【００３６】
次に、時刻ｔ１に入力信号ＶｉｎがＨレベルに遷移すると、出力ＭＯＳトランジスタＭ４は導通を始める。その際に、ＭＯＳトランジスタＭ５のゲートには式（１）の電圧が印加される。
2012160928.tif 000003
式（１）で表せる電圧がＭＯＳトランジスタＭ５の閾値電圧Ｖｔ５以上になるとＭＯＳトランジスタＭ５はオン状態になる。このＭＯＳトランジスタＭ５がオン状態になる時の出力電圧ＶｏｕｔをＶＭ１とすると、ＶｏｕｔがＶＭ１以上の範囲（Ｖｏｕｔ≧ＶＭ１）では、ＭＯＳトランジスタＭ５はオン状態、ＭＯＳトランジスタＭ６はオフ状態、ＭＯＳトランジスタＭ７はオン状態となる。すると、ＭＯＳトランジスタＭ１０はオン状態となり、電圧クランプ回路２２が活性化する。
【００３７】
一方、ＭＯＳトランジスタＭ８のゲートには、式（２）で表せる電圧が印加される。
2012160928.tif 000004
式（２）で表せる電圧がＭＯＳトランジスタＭ８の閾値電圧Ｖｔ８以上になるとＭＯＳトランジスタＭ８はオン状態になる。このＭＯＳトランジスタＭ８がオン状態になる時の出力電圧ＶｏｕｔをＶＭ２とすると、ＶｏｕｔがＶＭ２以上の範囲（Ｖｏｕｔ≧ＶＭ２）では、ＭＯＳトランジスタＭ８はオン状態になる（図７参照）。すると、ＭＯＳトランジスタＭ９はオフ状態になる。なお、図１０のｔ１≦ｔ≦ｔ２の範囲が図７の状態に相当する。
【００３８】
ここで、ＶＭ１はＶＭ２より小さく（ＶＭ１＜ＶＭ２）、閾値電圧Ｖｔ５と閾値電圧Ｖｔ８は等しいものとする。このとき、ノードＳ１から出力される電圧クランプ回路２２の出力電圧であるＶＧＳ１は式（３）で表せる電圧となる。
2012160928.tif 000005
従って、出力電流Ｉｄは出力ＭＯＳトランジスタＭ４のゲート電圧（ＶＧＳ１）により定まるので、電流ＩＬに制限されることになる。
【００３９】
さらに、出力電流Ｉｄが増加することで出力電圧Ｖｏｕｔが低下し、出力電圧Ｖｏｕｔが、ＶＭ１≦Ｖｏｕｔ＜ＶＭ２の範囲内となると、図８に示すように、ＭＯＳトランジスタＭ８がオフ状態、ＭＯＳトランジスタＭ９がオン状態となり、抵抗Ｒ５は回避（シャント）される。このときの電圧クランプ回路２２の出力電圧ＶＧＳ２は、式（４）で表せる電圧となる。なお、ＶＧＳ２＞ＶＧＳ１である。
2012160928.tif 000006
従って、出力電流ＩｄはＶＧＳ２で決定される電流制限値ＩＨに制限される。その結果、電流制限特性は、図１１に示すように、出力電圧Ｖｏｕｔの大きさに応じて変化する２段階の電流制限値となる（ＩＬ＜ＩＨ）。なお、図１０のｔ２＜ｔ≦ｔ３の範囲が図８の状態に相当する。
【００４０】
さらに、出力電流Ｉｄが増加することで出力電圧Ｖｏｕｔが低下し、出力電圧Ｖｏｕｔが、Ｖｏｕｔ＜ＶＭ１となると、図９に示すようにＭＯＳトランジスタＭ５がオフ状態、ＭＯＳトランジスタＭ６がオン状態、ＭＯＳトランジスタＭ７がオフ状態となる。それに伴って、ＭＯＳトランジスタＭ１０がオフ状態になり、電圧クランプ回路２２は不活性となる。電圧クランプ回路２２が不活性になると、出力ＭＯＳトランジスタＭ４のゲートには、式（５）で表される電圧が印加される。
2012160928.tif 000007
ここで、抵抗値ｒ３、ｒ４、ｒ１２は式（５）で表せる電圧値がほぼＶｉｎと等しくなるように設定される。すると、出力ＭＯＳトランジスタＭ４のゲートには、ほぼ入力電圧Ｖｉｎに等しい電圧が印加されるので、出力電圧Ｖｏｕｔは、負荷ＬＤの抵抗値ｒＬと出力ＭＯＳトランジスタＭ４の内部抵抗値ｒｍ４で決まる動作点Ｂ（Ｖｂ、Ｉｂ）に遷移する。なお、図１０のｔ３＜ｔ≦ｔ４の範囲が図９の状態に相当する。
【００４１】
その後、負荷ＬＤが短絡すると、出力電圧Ｖｏｕｔは、ほぼ電源電圧Ｖｃｃに等しくなる。その結果、電圧検出回路２１はＭＯＳトランジスタＭ７をオン状態にして電流制限を活性化すると共に、ＭＯＳトランジスタＭ９をオフ状態にして、出力ＭＯＳトランジスタＭ４のゲート電圧をＶＧＳ１にバイアスする。
【００４２】
このように、負荷短絡時には出力ＭＯＳトランジスタＭ４に流れる出力電流Ｉｄを電流制限値ＩＬに制限して出力ＭＯＳトランジスタＭ４を熱破壊から保護する。負荷駆動回路２０では、ＶｏｕｔがＶＭ２以上の領域（Ｖｏｕｔ≧ＶＭ２；高電圧領域）では電流制限値ＩＬを小さくして負荷短絡時に発生する電力を抑制し、ＶｏｕｔがＶＭ２より小さい領域（Ｖｏｕｔ＜ＶＭ２；低電圧領域）では電流制限値ＩＨを比較的大きくして過剰な電流制限を緩和している。このようにして、負荷条件を拡大している。
【００４３】
なお、図１１のｋ２は負荷駆動回路２０における負荷特性であり、単一の電流制限値ＩＬとした場合の負荷特性ｋ３と比較すると適用可能な負荷条件が拡大している。以上のように、特許文献２で開示された負荷駆動回路２０では、出力電圧Ｖｏｕｔに応じて電流制限値を２段階に変化させるため負荷条件の拡大が図れる。その結果、特許文献１で開示された負荷駆動回路１０では、電流制限値Ｉｍが単一に固定されているため低電圧領域では過剰な（必要以上の）電流制限となり、広い負荷条件に適用できない問題点を解決する。
【００４４】
特許文献２で開示されたように、負荷特性を広くするために電流制限特性を２段階とする場合、電源電圧を２等分した電圧ポイントにおいて、最大電流制限値を２等分した電流値だけ変化させると、高・低の両電圧領域において概ね均等な最大制限電力を得ることができる。
【００４５】
図１２は、電源電圧Ｖｃｃ及び最大電流制限値ＩＨをそれぞれ１：１に均等分割した場合の電流−電圧特性を示す図である。図１３は、上述の電源電圧Ｖｃｃの分割比を１：２、最大電流制限値ＩＨの分割比を２：１にした場合の電流−電圧特性を示す図である。図１４は、上述の電源電圧Ｖｃｃの分割比を２：１、最大電流制限値ＩＨの分割比を１：２にした場合の電流−電圧特性を示す図である。なお、ＶＭ１は極めて小さい電圧であるため、ＶＭ１以下の領域は考慮せず以下の説明を行なう。
【００４６】
図１２に示すように、Ｖｃｃ＝１２Ｖ、ＶＭ２＝６Ｖ、ＩＬ＝１Ａ、ＩＨ＝２Ａであり、高電圧領域における最大制限電力（最大電圧値×電流制限値）は、１２Ｗ（１２Ｖ×１Ａ）となる。一方、低電圧領域における最大制限電力は、１２Ｗ（６Ｖ×２Ａ）となり、高・低の両電圧領域において均等な最大制限電力を得ることができる。
【００４７】
次に、図１３に示す分割例では、ＶＭ２＝４Ｖ、ＩＬ＝１．３Ａ、ＩＨ＝２Ａであり、高電圧領域の最大制限電力は、１５．６Ｗ（１２Ｖ×１．３Ａ）、低電圧領域の最大制限電力は、８Ｗ（４Ｖ×２Ａ）となり、両電圧領域における最大制限電力がアンバランスな状態になっている。
【００４８】
さらに、図１４に示す分割例では、ＶＭ２＝８Ｖ、ＩＬ＝０．７Ａ、ＩＨ＝２Ａであり、高電圧領域の最大制限電力は、８．４Ｗ（１２Ｖ×０．７Ａ）、低電圧領域の最大制限電力は、１６Ｗ（＝８Ｖ×２Ａ）となり、やはり両電圧領域における最大制限電力がアンバランスな状態になっている。
【００４９】
このように、電流制限値を２段階に切り替える場合には、電源電圧を２等分した電圧ポイントにＶＭ２を設定し、最大電流制限値ＩＨを２等分した電流値にＩＬを設定すると、バランスの取れた最大制限電力が得られ、負荷駆動回路全体として負荷特性に適した電流制限を行なうことができる。
【００５０】
しかし、上述のように、最大制限電力のバランスを考慮して、最大電流制限値ＩＨや切り替え電圧ポイント（ＶＭ２）を設定したとしても、当初の設計と異なる電源電圧条件で負荷駆動回路が使用された場合、負荷特性と電流制限特性との適正な関係（バランスが取れた状態）がくずれてしまう。
【００５１】
図１５を用いてより具体的に説明する。図１５は、分割比を１：１と定め設計した負荷駆動回路において、設計時に想定していた電源電圧から変更した場合の電流−電圧特性を示す図である。図１５では、Ｖｃｃ＝１２Ｖ、ＩＬ＝１Ａ、ＩＨ＝２Ａ、ＶＭ２＝６Ｖ（分割比１：１）で設計した回路を電源電圧Ｖｃｃ＝１０Ｖの電源で使用する例を示す。
【００５２】
図１５に示すように、電源電圧Ｖｃｃが変化すると、それに伴って負荷特性が変化する（ｋ２→ｋ４）。その結果、電源電圧Ｖｃｃに対するＶＭ２の相対的な位置が変化し（分割比１：１→３：２）、負荷特性と電流制限特性との適正な関係がくずれてしまう。すると、高・低の両電圧領域における最大制限電力がアンバランスな状態となり、全体として負荷特性に適した電流制限が行なえない。特許文献２で開示された負荷駆動回路２０は、複数の電源電圧条件に対する電流制限特性の追従性に関する配慮はされていないことを意味する。即ち、特許文献２で開示された負荷駆動回路２０では、負荷特性と電流制限特性とは互いに独立した関係であるといえる。
【００５３】
［第１の実施形態］
次に、本発明の第１の実施形態について、図面を用いてより詳細に説明する。図１６は、第１の実施形態に係る負荷駆動回路３０の構成を示す一例である。図１６において図３と同一構成要素には、同一の符号を表し、その説明を省略する。
【００５４】
図３に示す負荷駆動回路１０と負荷駆動回路３０の相違点は、負荷駆動回路３０が電流制限値切り替え回路３１を備える点である。電流制限値切り替え回路３１は、ＭＯＳトランジスタＭ１１及びＭ１２と、抵抗Ｒ１３及びＲ１４から構成されている。電流制限値切り替え回路３１は、出力ＭＯＳトランジスタＭ１と出力端子Ｏｕｔ間を導通させ、出力電流Ｉｄが流れる経路とは別の電流路として役割を有する。さらに、電源電圧Ｖｃｃ（電源電圧Ｖｃｃと接地間の電圧）に応じて２つの異なる電流制限値を切り替える役割を有する。なお、ＭＯＳトランジスタＭ３及びＭ１１の閾値電圧は同じ電圧値とし、スイッチの役目をするＭＯＳトランジスタＭ１２のオン抵抗及び閾値電圧Ｖｔ１２は無視できるものとする。
【００５５】
また、抵抗Ｒ１３とＲ１４の抵抗値比は１：１とし、電源電圧Ｖｃｃの１／２の電圧ポイントで最大電流制限値の１／２だけ制限電流値を変化させる回路となっている。抵抗Ｒ１３及びＲ１４は、電源端子Ｐｉｎと接地間に直列接続されている。ＭＯＳトランジスタＭ１１のドレインはＭＯＳトランジスタＭ１２のソースに、ソースは出力端子Ｏｕｔに、ゲートはＭＯＳトランジスタＭ３のゲートと接続されている。ＭＯＳトランジスタＭ１２のドレインは出力ＭＯＳトランジスタＭ１のゲートに接続され、ソースはＭＯＳトランジスタＭ１１のドレインに接続され、ゲートは抵抗Ｒ１３及びＲ１４の接続点に接続されている。なお、出力ＭＯＳトランジスタＭ１のゲートと、ＭＯＳトランジスタＭ３及びＭ１２のドレインの接続点をノードＳ２とする。
【００５６】
次に、負荷駆動回路３０の動作について説明する。負荷駆動回路３０では、センス電流Ｉｓの増加に伴い抵抗Ｒ２の両端電圧が増加してＭＯＳトランジスタＭ３がオン状態になる。すると、出力ＭＯＳトランジスタＭ１のゲートと出力端子Ｏｕｔ間に、オン状態のＭＯＳトランジスタＭ３を経由する第１の電流路が形成される。その際には、ＭＯＳトランジスタＭ１１もオン状態になる。
【００５７】
さらに、ＭＯＳトランジスタＭ１１がＭＯＳトランジスタＭ３と同時にオン状態の場合において、抵抗Ｒ１３及びＲ１４による電源電圧Ｖｃｃの分圧電圧と出力電圧Ｖｏｕｔとの電圧差が、ＭＯＳトランジスタＭ１２の閾値電圧Ｖｔ１２以上になるとＭＯＳトランジスタＭ１２がオン状態となる。このことによって、前述の第１の電流路と並列にオン状態のＭＯＳトランジスタＭ１１及びＭ１２を経由する第２の電流路が形成される。このように、２つの異なる電流制限値が生成できる。
【００５８】
図１７乃至図１９は、図１６に示す各ＭＯＳトランジスタのオン／オフ状態を、出力電圧の範囲に応じて併記した図である。図２０は、入力電圧と出力電圧の関係を示すタイミングチャートであり、図２１は負荷特性と電流制限特性の関係を示す電流−電圧特性図である。なお、各ＭＯＳトランジスタのオン抵抗をＭＯＳトランジスタの符号番号を用いて表現し、以下の説明を行なう。例えば、出力ＭＯＳトランジスタＭ１のオン抵抗はｒｍ１と表記する。また、ＭＯＳトランジスタＭ１２はスイッチとして動作し、閾値電圧Ｖｔ１２及びオン抵抗ｒｍ１２は、無視できるものとする。
【００５９】
図２０に示すように、入力電圧がＬレベルの時は、出力ＭＯＳトランジスタＭ１はオフ状態であり、電流は流れない。そのため、出力電圧Ｖｏｕｔは接地電圧（０Ｖ）となり、Ｖｃｃ−Ｖｏｕｔ＝Ｖｃｃとなる。
【００６０】
次に、時刻ｔ５に入力信号ＶｉｎがＨレベルに遷移すると、出力ＭＯＳトランジスタＭ１は導通を始める。ＭＯＳトランジスタＭ３のゲートには、式（６）で表せる電圧が印加される。
2012160928.tif 000008
式（６）表せる電圧がＭＯＳトランジスタＭ３及びＭ１１の閾値電圧Ｖｔ３及びＶｔ１１以上となると、ＭＯＳトランジスタＭ３及びＭ１１は同時にオン状態となる。つまり、このときの式（６）が表す電圧（Ｖｃｃ−Ｖｏｕｔ）をＶＮ１とすると、Ｖｃｃ−Ｖｏｕｔ≧ＶＮ１の範囲内ではＭＯＳトランジスタＭ３及びＭ１１はオン状態である。
【００６１】
一方、ＭＯＳトランジスタＭ１２のゲートには、式（７）で表せる電圧が印加される。
2012160928.tif 000009
この式（７）で表せる電圧と出力電圧Ｖｏｕｔの電圧差がＭＯＳトランジスタＭ１２の閾値電圧Ｖｔ１２以上になるとＭＯＳトランジスタＭ１２はオン状態になる。このときの電圧（Ｖｃｃ−Ｖｏｕｔ）をＶＮ２とする。なお、負荷駆動回路３０は、ＶＮ１＜ＶＮ２となるように設計する。図１７（図２０のｔ５≦ｔ≦ｔ６の範囲時に相当）に示すように、（Ｖｃｃ−Ｖｏｕｔ）≧ＶＮ２の範囲内では、ＭＯＳトランジスタＭ３、Ｍ１１及びＭ１２は全てオン状態になる。
【００６２】
そのため、出力ＭＯＳトランジスタＭ１のゲートと出力端子Ｏｕｔ間には、オン状態のＭＯＳトランジスタＭ３を経由する第１の電流路と、オン状態のＭＯＳトランジスタＭ１１及びＭ１２を経由する第２の電流路が並列に形成され、ＭＯＳトランジスタＭ１のゲート電圧（ノードＳ２の電圧）が定まる。この時の電圧をＶｇ２とする。その結果、出力電流Ｉｄは電圧Ｖｇ２によって定まる電流値Ｉ２に制限される。
【００６３】
ここで、抵抗Ｒ１３とＲ１４の抵抗値の比は１：１とし、ＭＯＳトランジスタＭ１２の閾値電圧Ｖｔ１２は極めて小さい値のため無視できるものとすると、ＶＮ２は略Ｖｃｃの１／２の電圧値となる。また、ゲート電圧Ｖｇ２は式（８）で表すことのできる電圧である。
2012160928.tif 000010
なお、ｒｍｔ＝ｒｍ３×ｒｍ１１／（ｒｍ３＋ｒｍ１１）である。
【００６４】
さらに、出力電流Ｉｄが増加して電圧（Ｖｃｃ−Ｖｏｕｔ）が低下し、ＶＮ１≦（Ｖｃｃ−Ｖｏｕｔ）＜ＶＮ２の範囲では、図１８（図２０のｔ６＜ｔ≦ｔ７の範囲時に相当）に示すように、ＭＯＳトランジスタＭ３及びＭ１１はオン状態、ＭＯＳトランジスタＭ１２はオフ状態となる。
【００６５】
これにより、出力ＭＯＳトランジスタＭ１のゲートと出力端子Ｏｕｔ間では、第２の電流路は遮断され、オン状態のＭＯＳトランジスタＭ３を経由する第１の電流路のみが導通し、出力ＭＯＳトランジスタＭ１のゲート電圧が定まる。この時の電圧をＶｇ１とする。その結果、出力電流Ｉｄはゲート電圧Ｖｇ１で決定される電流値Ｉ１に制限される。なお、ゲート電圧Ｖｇ１は式（９）により表せる電圧である。
2012160928.tif 000011
式（８）及び（９）から、Ｖｇ２＜Ｖｇ１であることが分かり、電流Ｉ２＜Ｉ１となる。
【００６６】
さらに、出力電流Ｉｄが増加することで電圧（Ｖｃｃ−Ｖｏｕｔ）が低下し、（Ｖｃｃ−Ｖｏｕｔ）＜ＶＮ１の範囲内では、図１９（図２０のｔ７＜ｔ≦ｔ８の範囲時に相当）に示すように、ＭＯＳトランジスタＭ３、Ｍ１１及びＭ１２が全てオフ状態になる。そして、出力ＭＯＳトランジスタＭ１のゲートには、入力電圧Ｖｉｎが印加され、負荷ＬＤの抵抗値ｒＬと出力ＭＯＳトランジスタＭ１の内部抵抗値ｒｍ１で決まる動作点Ｂ（Ｖｂ、Ｉｂ）に遷移する。
【００６７】
その後、負荷ＬＤが短絡すると、電圧（Ｖｃｃ−Ｖｏｕｔ）は、略電源電圧Ｖｃｃに等しくなり、ＭＯＳトランジスタＭ３、Ｍ１１及びＭ１２が全てオン状態となることで、出力ＭＯＳトランジスタＭ１のゲート電圧をＶｇ２にバイアスする。このように、負荷短絡時には出力ＭＯＳトランジスタＭ１に流れる出力電流Ｉｄを電流制限値Ｉ２に制限して出力ＭＯＳトランジスタＭ１を熱破壊から保護する。
【００６８】
負荷駆動回路３０の電流−電圧特性の一例を図２１及び図２２に示す。図２１はＩ１＝２Ａ、Ｉ２＝１Ａ（最大電流制限値の分割比１：１）、ＶＮ２＝６Ｖ（電源電圧の分割比１：１）に設定し、電源電圧を１２Ｖで使用した場合の電流−電圧特性図である。図２２は、図２１の条件から電源電圧を１０Ｖに変更した場合の電流−電圧特性図である。
【００６９】
図２１に示すように、１２Ｖ電源で使用した場合には、（Ｖｃｃ−Ｖｏｕｔ）≧ＶＮ２（６Ｖ）の高電圧領域では、出力電流Ｉｄは制限電流Ｉ２（１Ａ）に制限される。一方、（Ｖｃｃ−Ｖｏｕｔ）＜ＶＮ２の低電圧領域では、出力電流Ｉｄは制限電流Ｉ１（２Ａ）に制限される。従って、高電圧領域における最大制限電力は、１２Ｗ（１２Ｖ×１Ａ）となる。一方、低電圧領域における最大制限電力は、１２Ｗ（６Ｖ×２Ａ）となり、高・低の両電圧領域において均等な最大制限電力が得られる。
【００７０】
次に、負荷駆動回路３０を電源電圧１０Ｖで使用した場合、負荷特性がｋ２からｋ５に変化する。このような場合、負荷駆動回路２０では負荷特性と電流制限特性の適正な関係がくずれ、ＶｃｃのＶＭ２による分割比が変化して、高・低の両電圧領域における最大制限電力がアンバランスな状態となる。しかし、負荷駆動回路３０では、図２２に示すように、Ｖｃｃの変化に追従して、ＶｃｃのＶＮ２による分割比を一定に保持しつつＶＮ２が変化する。例えば、図２２の例では、ＶＮ２の電圧が６Ｖから５Ｖに変化している。
【００７１】
このため、高電圧領域における最大制限電力は、１０Ｗ（＝１０Ｖ×１Ａ）、低電圧領域における最大制限電力は、１０Ｗ（＝５Ｖ×２Ａ）となり、高・低の両電圧領域において均等な最大制限電力を得ることができる。
【００７２】
なお、本実施形態の説明では、抵抗Ｒ１３及びＲ１４の抵抗値比を１：１に設定して、Ｖｃｃの１／２の電圧ポイントで電流制限値を変化させる場合を説明したが、この抵抗値比を適宜、設定することで、任意の電圧ポイントで電流制限値を切り替えることができる。さらに、本実施形態の説明では、２段階に電流制限値を可変する回路構成で説明したが、２以上の分圧電圧を生成する分圧回路とスイッチＭＯＳトランジスタをさらに設けて、切り替え回路を増設することで、電源電圧に応じて複数の切り替え電圧ポイントが可変する複数段階の電流制限が可能となる。
【００７３】
以上のように、負荷駆動回路３０では、異なる２つの電流制限値を切り替えて段階的な電流制限を可能にしている。そのため、低電圧領域で過剰な電流制限とならず、負荷条件の範囲が拡大している。同時に、電流制限値の切り替え電圧ポイントは、電源電圧に応じて、電源電圧の分割比を保持しつつ変化するため、異なる電源電圧条件で使用しても電流制限特性が追従して変化し、全体として負荷特性に適した電流制限が行なえる。さらに、２段階に電流制限を行なう場合、電源電圧の１／２の電圧ポイントにおいて、最大電流制限値の１／２だけ制限電流値を変化させるようにすると、高・低の両電圧領域で均等な最大制限電力を得ることができる。また、電流制限値の切り替え電圧ポイントは、分圧抵抗の抵抗値比を変更することによって任意の電圧に設定できる。
【００７４】
なお、上記の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。例えば、実施形態の説明においては、正電源を使用することを想定して、ｎチャンネル型ＭＯＳトランジスタを使用したが、負電源を使用する場合には、ｐチャンネル型ＭＯＳトランジスタを用いることができる。
【符号の説明】
【００７５】
１０、２０、３０  負荷駆動回路
２１  電圧検出回路
２２  電圧クランプ回路
３１  電流制限値切り替え回路
ＬＤ  負荷
Ｍ１〜Ｍ１２  ＭＯＳトランジスタ
Ｒ１〜Ｒ１４  抵抗
ＣＰ  チャージポンプ回路
【図１】
2012160928.tif 000012
【図２】
2012160928.tif 000013
【図３】
2012160928.tif 000014
【図４】
2012160928.tif 000015
【図５】
2012160928.tif 000016
【図６】
2012160928.tif 000017
【図７】
2012160928.tif 000018
【図８】
2012160928.tif 000019
【図９】
2012160928.tif 000020
【図１０】
2012160928.tif 000021
【図１１】
2012160928.tif 000022
【図１２】
2012160928.tif 000023
【図１３】
2012160928.tif 000024
【図１４】
2012160928.tif 000025
【図１５】
2012160928.tif 000026
【図１６】
2012160928.tif 000027
【図１７】
2012160928.tif 000028
【図１８】
2012160928.tif 000029
【図１９】
2012160928.tif 000030
【図２０】
2012160928.tif 000031
【図２１】
2012160928.tif 000032
【図２２】
2012160928.tif 000033