(57)【要約】【課題】パッケージ内部の半導体チップが、ＢＧＡ基板に接触しているか否かを、簡単に把握することが可能技術を提供する。【解決手段】半導体チップ（２）は、回路接続用電極（４）と、回路から独立に設けられた第１検査用電極（１１）と、第１検査用電極（１１）に短絡された第２検査用電極（１２）とを備える。基板（３）は、回路接続用電極（４）に対応する位置に配置される回路接続用基板側電極（５）と、第１検査用電極（１１）に対応する位置に配置される第１検査用基板側電極（２１）と、第２検査用電極（１２）に対応する位置に配置される第２検査用基板側電極（２２）とを備える。第２検査用電極（１２）は、半導体チップ（２）と基板（３）とが正常に接続されるとき、第２検査用基板側電極（２２）と電気的に絶縁する位置に配置される。【選択図】図１
2012146882.tif 000002
【特許請求の範囲】
【請求項１】
チップ面に設けられたチップ側電極を有する半導体チップと、
前記半導体チップが実装される基板と
を具備し、
前記基板は、
内部配線と、
前記チップ側電極に接続される基板側電極と、
前記基板側電極が配置される面と反対の面に配置される引き出し電極と
を備え、
前記チップ側電極は、
前記半導体チップ内部の回路に接続される回路接続用電極と、
前記回路から独立に設けられた第１検査用電極と、
前記回路から独立に設けられ、前記第１検査用電極に短絡された第２検査用電極と
を備え、
前記基板側電極は、
前記回路接続用電極に対応する位置に配置される回路接続用基板側電極と、
前記第１検査用電極に対応する位置に配置される第１検査用基板側電極と、
前記第２検査用電極に対応する位置に配置される第２検査用基板側電極と
を備え、
第２検査用電極は、
前記半導体チップと前記基板とが正常に接続されるとき、前記第２検査用基板側電極と電気的に絶縁する位置に配置される
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記内部配線を介して前記回路接続用基板側電極に接続される回路接続用基板側電極と、
前記内部配線と独立に設けられた検査用配線を介して前記第１検査用基板側電極に接続される第１検査用引き出し電極と、
前記内部配線と独立に設けられた検査用配線を介して前記第２検査用基板側電極に接続される第２検査用引き出し電極と
を備える
半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記第１検査用電極は、
前記チップ面からの高さが第１高さとなるように形成され、
前記第２検査用電極は、
前記チップ面からの高さが第１高さよりも低い第２高さとなるように形成される
半導体装置。
【請求項４】
請求項１または２に記載の半導体装置において、
前記基板側電極が配置される前記面を基準面としたとき、
前記第１検査用基板側電極は、
前記基板側電極が配置される前記面に配置され、
前記第２検査用基板側電極は、
前記基準面より低い位置に配置される
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ＦＣＢＧＡ（Flip Chip-Ball Grid Array）構造の半導体装置に関する。
【背景技術】
【０００２】
デジタル家電製品やネットワーク機器などの電子機器が広く普及してきている。これらの電子機器に対しては、小型化を実現しつつ多機能で高性能な装置であることが求められている。このような要求に対応するために、半導体装置の微細化と多ピン化が進められてきている。多ピン化された半導体装置をパッケージングするため技術として、フリップチップ接続技術が知られている。
【０００３】
フリップチップ接続によって半導体チップを基板に接続する場合、まず半導体チップのボンディングＰＡＤに金（Ａｕ）などでバンプを形成する。次に、ＢＧＡ基板側（ランド上）に、アンダーフィルを塗布する。その後、フリップチップボンダーで半導体チップをＢＧＡ基板へ搭載し、加圧と過熱を行って接続を行う。その後は、半導体チップをモールド樹脂などで封入した後、半田ボール（ＢＧＡボール）をＢＧＡ基板に接続する。半田ボールに接続が完了したＢＧＡ基板は、ＰＫＧダイサーなどで切断され、個々の半導体パッケージとして提供される。フリップチップボンディングを行うための技術が知られている（例えば、特許文献１参照）。特許文献１には、短絡のないフリップチップボンディングを行うための技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２９７７４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
フリップチップボンダーで半導体チップをＢＧＡ基板へ搭載し、加圧と過熱によってそれぞれを接続するときに、アンダーフィルがフリップチップボンダーのボンディングヘッドに付着してしまうことがある。ボンディングヘッドに付着したアンダーフィルは、時間の経過とともに固形化する。
【０００６】
半導体チップをＢＧＡ基板へマウントする場合に、固形化したアンダーフィルが付着したままのボンディングヘッドは、通常よりも過度に半導体チップを押さえつけることがあった。過度に抑えつけられることによって、パッケージ内部の半導体チップが、ＢＧＡ基板に接触してしまうなどの不具合が生じることがあった。
【０００７】
このような不具合をチェックするには、断面観察やモールド開封などを実行し半導体チップの押し傷を確認する必要があった。パッケージ内部の半導体チップが、ＢＧＡ基板に接触しているか否かを、簡単に把握することができる技術が求められる。
【課題を解決するための手段】
【０００８】
以下に、［発明を実施するための形態］で使用される番号を用いて、［課題を解決するための手段］を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００９】
上記の課題を解決するために、チップ面に設けられたチップ側電極（４）（１１）（１２）を有する半導体チップ（２）と、半導体チップ（２）が実装される基板（３）とを具備する半導体装置（１）を構成する。基板（３）は、内部配線と、チップ側電極（４）（１１）（１２）に接続される基板側電極（５）（２１）（２２）と、基板側電極（５）（２１）（２２）が配置される面と反対の面に配置される引き出し電極（７）（２３）（２４）とを備えることが好ましい。チップ側電極（４）（１１）（１２）は、半導体チップ（２）内部の回路に接続される回路接続用電極（４）と、回路から独立に設けられた第１検査用電極（１１）と、回路から独立に設けられ、第１検査用電極（１１）に短絡された第２検査用電極（１２）とを備えることが好ましい。
【００１０】
基板側電極（５）（２１）（２２）は、回路接続用電極（４）に対応する位置に配置される回路接続用基板側電極（５）と、第１検査用電極（１１）に対応する位置に配置される第１検査用基板側電極（２１）と、第２検査用電極（１２）に対応する位置に配置される第２検査用基板側電極（２２）とを備えることが好ましい。第２検査用電極（１２）は、半導体チップ（２）と基板（３）とが正常に接続されるとき、第２検査用基板側電極（２２）と電気的に絶縁する位置に配置されることが好ましい。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、パッケージ内部の半導体チップが、ＢＧＡ基板に接触しているか否かを、簡単に把握することが可能となるという効果がある。
【図面の簡単な説明】
【００１２】
【図１】図１は、半導体装置１の第１実施形態の構成を例示する断面図である。
【図２】図２は、比較例の半導体パッケージ１０１の構成を例示する断面図である。
【図３】図３は、比較例の半導体装置１０１を製造するときに、フリップチップボンダーによる押し下げ量が適正な量を超えてしまった場合の半導体装置１０１の構成を例示する断面図である。
【図４】図４は、半導体装置１の第２実施形態の構成を例示する断面図である。
【発明を実施するための形態】
【００１３】
［第１実施形態］
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
図１は、本願発明の半導体装置１の第１実施形態の構成を例示する断面図である。図１は、本実施形態の半導体装置１が適正に形成されている状態を例示している。図１に示されているように、半導体装置１は、半導体チップ２と、ＢＧＡ基板３とを備えている。その半導体チップ２とＢＧＡ基板３とは、フリップチップ接続によって接続されている。なお、以下に述べる実施形態では、本願発明の理解を容易にするために、半導体チップ２とＢＧＡ基板３との間に充填される樹脂に関する説明を省略する。
【００１５】
半導体チップ２には、複数のＡｕバンプ４が形成されている。なお、以下の実施形態において、Ａｕバンプ４などのバンプがＡｕ（金）である場合を例示しているが、これは、本願発明におけるバンプの構成を制限するものではない。
【００１６】
半導体チップ２は、Ａｕバンプ４と同じ高さの第１検査バンプ１１を備えている。また、半導体チップ２は、第１検査バンプ１１よりも小さい第２検査バンプ（小バンプ）１２を備えている。第１検査バンプ１１と第２検査バンプ（小バンプ）１２は、半導体チップ２に設けられた検査用チップ配線１３を介して互いに接続されている。その検査用チップ配線１３は、半導体チップ２の回路に接続されている内部配線とは、独立して設けられている。
【００１７】
ＢＧＡ基板３は、複数のランド５を備えている。また、ＢＧＡ基板３は、第１検査バンプ１１に対応する第１検査用ランド２１と、第２検査バンプ（小バンプ）１２に対応する第２検査用ランド２２とを備えている。ＢＧＡ基板３のランド５が形成される面と反対の面には、複数の半田ボール７が配置されている。本実施形態の半導体装置１において、ランド５と半田ボール７とは、内部配線（図示されず）を介して接続されている。半田ボール７が形成される面には、第１検査用半田ボール２３と第２検査用半田ボール２４とが配置されている。第１検査用半田ボール２３は、接続領域２５と第１検査用基板内配線２６とを介して第１検査用ランド２１に接続されている。第２検査用半田ボール２４は、接続領域２７と第２検査用基板内配線２８とを介して第２検査用ランド２２に接続されている。第１検査用基板内配線２６と接続領域２７は、ＢＧＡ基板３の内部配線とは、独立して設けられている。
【００１８】
図１には、半導体チップ２が適切にＢＧＡ基板３に実装された場合の半導体装置１が例示されている。フリップチップ接続によって半導体チップ２をＢＧＡ基板３に接続する場合、まず半導体チップ２のボンディングＰＡＤ（図示されず）にＡｕバンプ４を形成する。また、ＢＧＡ基板３のランド５の上に、アンダーフィルを塗布する。その後、フリップチップボンダー（図示されず）で半導体チップ２をＢＧＡ基板３へ搭載し、加圧と過熱を行って接続を行う。
【００１９】
図１に示されているように、半導体チップ２が適切にＢＧＡ基板３に実装された場合、第２検査バンプ（小バンプ）１２と第２検査用ランド２２の間には、微小な隙間ｈ１が形成される。フリップチップボンダーで半導体チップ２をＢＧＡ基板３へ搭載し、押し下げと過熱を行って接続を行うときに、適正な押し下げ量を超えてしまうと、第２検査バンプ（小バンプ）１２は、第２検査用ランド２２よりも低い位置まで押されてしまう。第２検査バンプ（小バンプ）１２と第２検査用ランド２２が接触すると、第１検査用半田ボール２３から→接続領域２５→第１検査用基板内配線２６→第１検査バンプ１１→検査用チップ配線１３→第２検査バンプ（小バンプ）１２→第２検査用ランド２２→第２検査用基板内配線２８→接続領域２７→第２検査用半田ボール２４という接続経路が形成されてしまう。この接続経路が形成されてしまった場合、半導体チップ２とＢＧＡ基板３とが接触した状態になっていることになる。第１検査用半田ボール２３と第２検査用半田ボール２４とが通電するか否かを、テスターにて確認することで、半導体装置１が適切に製造されたか否かを確認することが出来る。
【００２０】
［比較例］
以下に、本願発明に対する比較例について説明を行う。図２は、比較例の半導体パッケージ１０１の構成を例示する断面図である。図２は、半導体装置１０１が適正に形成されている状態を例示している。図２に示されているように、半導体装置１０１は、半導体チップ１０２と、ＢＧＡ基板１０３とを備えている。その半導体チップ１０２とＢＧＡ基板１０３とは、フリップチップ接続によって接続され、樹脂１２０で封止されている。
【００２１】
半導体チップ１０２には、複数のＡｕバンプ１０４が形成されている。ＢＧＡ基板１０３は、複数のランド１０５が形成されている。また、ＢＧＡ基板１０３のランド１０５が形成される面と反対の面に、複数の半田ボール１０７が配置されている。半導体チップ１０２とＢＧＡ基板１０３の間の領域には、アンダーフィル１０６が充填されている。
【００２２】
図３は、比較例の半導体装置１０１を製造するときに、フリップチップボンダーによる押し下げ量が適正な量を超えてしまった場合の半導体装置１０１の構成を例示する断面図である。図３に示されているように、接触領域１２１において、半導体チップ１０２とＢＧＡ基板１０３とが接触していまっている。このように、本実施形態の半導体装置１のような構成を備えていない場合、金（Ａｕ）のような硬度が低い材料のバンプでは、半導体チップ１０２とＢＧＡ基板１０３が直接接触してしまう問題が生じていた。図３のような不具合をチェックするには、断面観察やモールドを開封し、チップの押し傷を確認する必要があった。本実施形態の半導体装置１は、この接触に関しての確認を電気的（テスター）に容易に実施することができる。
【００２３】
［第２実施形態］
以下に、図面を参照して本願発明の第２実施形態について説明を行う。図４は、本願発明の半導体装置１の第２実施形態の構成を例示する断面図である。第２実施形態の半導体装置１は、第１実施形態の半導体装置１と異なり、検査用バンプ１２ａを備えている。その検査用バンプ１２ａは、Ａｕバンプ４や第１検査バンプ１１と同じ大きさで形成されている。図４には、半導体チップ２が適切にＢＧＡ基板３に実装された場合の半導体装置１が例示されている。
【００２４】
図４に示されているように、第２実施形態の半導体装置１のＢＧＡ基板３は、Ａｕバンプ４や第１検査用ランド２１が形成される面よりも低い位置に設けられた第２検査用ランド２２を備えている。第２検査用ランド２２を形成する位置を、他のランド（Ａｕバンプ４や第１検査用ランド２１）よりも低くなっているため、半導体チップ２が適切にＢＧＡ基板３に実装された場合、第２検査バンプ（小バンプ）１２と第２検査用ランド２２の間には、微小な隙間ｈ２が形成される。半導体チップ２とＢＧＡ基板３とが接触した状態だと、第１検査用半田ボール２３と第２検査用半田ボール２４とが通電してしまう。したがって、第１検査用半田ボール２３と第２検査用半田ボール２４とが接続されているか否かを、テスターにて確認することで、半導体装置１が適切に製造されたか否かを確認することが出来る。
【００２５】
なお、上述の複数の実施形態では、半導体チップ２とＢＧＡ基板３とを接続し、パッケージ化する工程においては、従来の工程をなにも変更することなく半導体装置１を製造することが可能である。
【００２６】
以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。また、上述の複数の実施形態は、その構成・動作に矛盾が生じない範囲において組み合わせて実施することが可能である。
【符号の説明】
【００２７】
１…半導体装置
２…半導体チップ
３…ＢＧＡ基板
４…Ａｕバンプ
５…ランド
６…アンダーフィル
７…半田ボール
１１…第１検査バンプ
１２…第２検査バンプ（小バンプ）
１２ａ…検査用バンプ
１３…検査用チップ配線
２１…第１検査用ランド
２２…第２検査用ランド
２３…第１検査用半田ボール
２４…第２検査用半田ボール
２５…接続領域
２６…第１検査用基板内配線
２７…接続領域
２８…第２検査用基板内配線
ｈ１…間隙
ｈ２…間隙
１０１…半導体装置
１０２…半導体チップ
１０３…ＢＧＡ基板
１０４…Ａｕバンプ
１０５…ランド
１０６…アンダーフィル
１０７…半田ボール
１２０…樹脂
１２１…接触領域
【図１】
2012146882.tif 000003
【図２】
2012146882.tif 000004
【図３】
2012146882.tif 000005
【図４】
2012146882.tif 000006