(57)【要約】【課題】  単一導体上のデータの非同期通信のための方法と装置を提供する。【解決手段】  本発明は、集積回路チップ内部または集積回路チップ間、例えば小型積層チップ内に存在する複雑な集積システムにおけるデータの非同期通信に関する。本発明によると、送信は単一交換導体上で行われる。データは、送信データ項目の第１の値を表す第１のレベル（０）、送信データ項目の第２の値を表す第２のレベル（Ｖｄｄ）、および非活性レベルを表す第３のレベル（Ｖｍｅｄ）の少なくとも３つのレベルの電位の形式でこの導体Ｃｅｃｈ上に送信される。確認応答信号がデータと同じ交換導体上に送信される。この信号は好ましくは、受信器により交換導体を非活性電位レベルに強制設定する形式で、受信器により生成され、送信器はこの強制設定を検出する。【選択図】      図１
2012114912.tif 000002
【特許請求の範囲】
【請求項１】
送信器から受信器へのデータ項目の送信に続いて前記受信器から前記送信器への確認応答信号が送信される非同期リンクによるデータ転送の方法であって、前記データは、送信データ項目の第１の値を表す第１のレベル（０）、非活性レベルを表す第２のレベル（Ｖｍｅｄ）、送信データ項目の第２の値を表す第３のレベル（Ｖｄｄ）の少なくとも３つのレベルの電位の形式で交換導体Ｃｅｃｈ上に送信される、方法において、
前記確認応答信号が前記データと同じ交換導体上に送信され、前記確認応答信号は前記受信器による前記交換導体の非活性電位レベルへの強制設定の形式で前記受信器により生成され、前記送信器はこの強制設定を検出することを特徴とする、方法。
【請求項２】
−前記交換導体を前記活性電位レベルに強制設定する形式で、前記送信器により前記交換導体上にデータ項目を送信する動作と、
−前記送信器により前記強制設定を緩和し、前記受信器により前記活性レベルを検出する動作と、
−前記受信器により前記交換導体を前記非活性レベルに強制設定する動作であって、前記交換導体の前記活性レベルから前記非活性レベルへの切り替えは前記確認応答信号を構成する、動作と、
−前記受信器により前記強制設定を緩和し、前記送信器により前記交換導体の前記非活性レベルへの切り替えを検出する動作と、
が連続的に実行されることを特徴とする、請求項１に記載の方法。
【請求項３】
前記非活性レベルへの前記交換導体の切り替えは、その後この強制設定を緩和する前記受信器自体により検出されることを特徴とする、請求項２に記載の方法。
【請求項４】
前記非活性レベルへの切り替えの前記送信器による前記検出は、新しいデータ項目の送信を目的として前記データ項目を無効にする信号を発生させることを特徴とする、請求項３に記載の方法。
【請求項５】
送信データを受信するための２つの入力（Ａｅ、Ｂｅ）と、
確認応答信号を送信する確認応答出力（ＡＫｅ）と、
前記データを送信し、かつ受信器側の確認応答に関する情報項目を受信するように交換導体（Ｃｅｃｈ）に接続されるデータ出力と、
第１の送信データ項目を受信すると前記データ出力を第１の活性電位レベルに強制設定する、前記第１の入力（Ａｅ）に接続された第１の制御回路（ＢＤ１、ＣＡ１）と、
第２の送信データ項目を受信すると前記データ出力を第２の活性電位レベルに強制設定する、前記第２の入力に接続された第２の制御回路（ＢＤ２、ＣＡ２）と、
前記データ出力の前記第１の活性レベルから中間電位レベル（Ｖｍｅｄ）への切り替えを検出する第１の閾値ベース検出器（ＴＨ１）と、
前記データ出力の前記第２の活性レベルから前記中間電位レベルへの切り替えを検出する第２の閾値ベース検出器（ＴＨ２）と、
前記第１および第２の閾値ベース検出器に接続された確認応答信号設定回路（ＢＤ３、ＢＤ４）であって、前記第１および第２の閾値ベース検出器の一方または他方が前記活性電位レベルから前記中間電位レベルへの切り替えを検出すると前記確認応答出力上に確認応答信号（Ａｃｋｅ）を設定する、確認応答信号設定回路（ＢＤ３、ＢＤ４）と、
を含む非同期通信のための送信インターフェース回路。
【請求項６】
前記第１および第２の閾値ベース検出器はまた、前記データ出力の前記中間電位から前記活性電位の１つへの逆切り替えを検出することができるとともに、前記データ出力のこの活性レベルへの切り替えの検出後に前記データ出力の前記活性レベルへの前記強制設定を遮断する前記制御回路に接続された出力を有することを特徴とする、請求項５に記載の送信インターフェース回路。
【請求項７】
前記閾値ベース検出器は、前記強制設定の前記遮断後に強制設定された前記活性レベルに前記出力の電位を弱く保持するように前記活性電位レベルを保持する回路に接続されることを特徴とする、請求項６に記載の送信インターフェース回路。
【請求項８】
交換導体（Ｃｅｃｈ）へ接続されるようにされたデータ入力と、
確認応答信号入力（ＡＫ）と、
２つのデータ出力（Ａｓ、Ｂｓ）と、
前記データ入力の中間電位レベルから第１の活性電位レベルへの切り替えを検出するとともに第１の出力上にデータ項目を提供する第１の閾値ベース検出器（ＴＨ’１）と、
前記データ入力の中間電位レベルから第２の活性電位レベルへの切り替えを検出するとともに、第２の出力上にデータ項目を提供する第２の閾値ベース検出器（ＴＨ’２）と、
確認応答信号入力上の確認応答信号（Ａｃｋｓ）を受信すると前記データ入力の前記中間電位レベルへの強制設定を制御する制御回路（ＢＤ’３）と、
を含む非同期通信のための受信インターフェース回路。
【請求項９】
前記第１および第２の閾値ベース検出器は、前記活性レベルの１つから前記中間電位レベルへの前記データ入力の切り替えを検出することができ、前記データ入力の前記中間電位への切り替えの検出後、このデータ入力の前記中間レベルへの前記強制設定を遮断するように前記制御回路に接続されたその出力を有することを特徴とする、請求項８に記載の受信インターフェース回路。
【請求項１０】
前記第１および第２の閾値ベース検出器は、前記データ入力の前記中間電位レベルへの前記強制設定の前記遮断後、前記データ入力の電位を前記中間レベルに弱く保持するように前記中間電位レベルを保持する回路に接続されることを特徴とする、請求項９に記載の受信インターフェース回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路チップ内部または集積回路チップ間、例えば小型積層チップ内の複雑な集積システムにおけるデータの通信に関する。
【背景技術】
【０００２】
発生する問題の１つは、回路素子間の非常に多くの相互接続配線の複雑さと消費電力である。
【０００３】
複雑さと先端技術の様々な多様性とに関係する第２の問題は、完成回路および／または積層回路内の同期動作を得ること（すなわち、同一クロックドメインを使用すること）の非常に困難なことである。この困難に促され、チームは、長距離通信が非同期的やり方で行なわれる「広域非同期局所同期：Ｇｌｏｂａｌｌｙ  Ａｓｙｎｃｈｒｏｎｏｕｓ，  Ｌｏｃａｌｌｙ  Ｓｙｎｃｈｒｏｎｏｕｓ」（ＧＡＬＳ）型あるいは長距離通信が完全に非同期である（データ送信器と受信器とが、すべての交換の瞬間を決定する中央設備無しに送信器と受信器との間のデータの送信を管理する）ＧＡＬＳ型のいずれかのアーキテクチャを提案することとなった。
【０００４】
送信器にとって、非同期通信とは、「受信器が前のデータ項目を既に記録しており、別のものを受信することができる」ということを示す受信器側の確認応答信号を送信器が前もって受信している場合のみデータ項目を送信することにある。
【０００５】
通常、２進情報ビット０と１を送信することを目的とし遅延に準不感（ｑｕａｓｉ−ｉｎｓｅｎｓｉｔｉｖｅ）であるタイプの頑強な非同期通信は３つの導体を使用する。第１の導体は「０」の送信のために予約されており、０を送らなければならないときにパルスを送信し、その後、０を再び送信しなければならなくなるまでそのままであるその静止レベルに戻る。第２の導体は「１」の送信のために予約されており、１を送らなければならないときにパルスを送信し、その後、１を再び送信しなければならなくなるまでその静止レベルに戻る。最後に、第３の導体は受信器から送信器へ確認応答信号を送信するようにされている。この確認応答信号は、受信器がデータ項目を記録したときに送られるパルスであり、送信器は、データ項目を送信した導体をその静止レベルに戻すためこの信号を使用する。したがって非同期通信の欠点は同期通信よりも多くの導体を使用することである。この点は、シリコンのかなりの領域を占めるビアを介し垂直方向に相互接続される積層チップの場合、特に敏感である。
【０００６】
導体の数を減らすために、３値モードで動作させ、単一導体上に１と０を送信することが既に提案されている。導体は、データ項目を送信していない限り中間静止電位レベルＶｍｅｄである。送信器は、この電位が、１を送信するためのより高いレベルＶｈｉｇｈあるいは０を送信するためのより低いレベルＶｌｏｗに切り替わるようにする。受信器は、レベルの変化を検出し、変化の方向に応じてデータ項目を決定し、この使用のために予約された導体上に確認応答信号を送る。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、非同期通信における導体の数をさらに減らす方法を提案する。
【課題を解決するための手段】
【０００８】
本発明によれば、送信器から受信器へのデータ項目の送信に続いて受信器から送信器への確認応答信号が送信される非同期リンクによるデータ転送の方法が提案される。本方法では、データは、送信データ項目の第１の値を表す第１の活性レベル、送信データ項目の第２の値を表す第２の活性レベル、第３の非活性レベルすなわち待機レベルの少なくとも３つのレベルの電位の形式で交換導体（ｅｘｃｈａｎｇｅ  ｃｏｎｄｕｃｔｏｒ）上に送信される。本方法は、確認応答信号がデータと同じ交換導体上に送信されることを特徴とする。
【０００９】
したがって単一導体は、非同期的なやり方でデータの送信に使用される。
【００１０】
確認応答信号は好ましくは、受信器により交換導体を非活性電位レベルに強制設定する形式で、受信器により生成される。送信器はこのレベルを検出し、これを確認応答信号と解釈する。
【００１１】
好ましくは、非同期伝送プロトコルは、連続的な
−交換導体を活性電位レベルに強制設定する形式で、送信器により交換導体上にデータ項目を送信する動作と、
−送信器により強制設定を緩和する（好ましくは、交換導体上に、十分に設定された活性レベルを取得すると直ちに）動作と、
−受信器により活性レベルを検出する動作と、
−受信器により交換導体を非活性レベルに強制設定する動作であって、交換導体の活性レベルから非活性レベルへ切り替えが確認応答信号を構成する、動作と、
−受信器により強制設定を緩和する（好ましくは、交換導体上に正しい非活性レベルを取得すると直ちに）動作と、
−交換導体の非活性レベルへの切り替えを送信器により検出する動作と、
を含む。
【００１２】
送信器は、特に新しいデータ項目の送信を準備するために、非活性レベルの検出を利用する。
【００１３】
表現「交換導体の強制設定」は、送信器または受信器が交換導体上に電位を印加することを意味するものと理解される。この強制設定の緩和は、送信器または受信器が、この電位を交換導体の反対側（受信器または送信器それぞれ）により自由に設定されるままにすることを意味するものと理解される。緩和とは、交換導体をハイインピーダンス状態にすること、あるいはそうでなければその保持動作が交換導体の他端により（例えば、より大きなトランジスタにより）容易に無効にされる弱い保持回路（例えば、小さなトランジスタ）により交換導体をその電位に保持することにある。
【００１４】
受信器が交換導体を非活性レベルに強制設定した後、受信器がこの交換導体の新しい状態を検出し、この検出が、受信器による強制設定の緩和をトリガする役目を果たすようにされるのが好ましい。
【００１５】
交換導体の非活性レベルへの切り替えの送信器による検出は、新しいデータ項目の可能な送信を準備することを目的として、先に印加されたデータ項目を無効にするのにその一部は役立つ。
【００１６】
この方法は、
−２つの２進データ出力（一方は１を送信するためのもの、他方は０を送信するためのもの）と確認応答信号を受信する入力とを通常有する送信器と、
−２つの２進データ入力（一方は１を受信するためのもの、他方は０を受信するためのもの）と確認応答信号を送信する出力とを通常有する受信器と、
の間で実施されてもよい。
【００１７】
この場合、送信インターフェース回路が送信器と交換導体との間に挿入され、同様に受信インターフェース回路が交換導体と受信器との間に挿入される。
【００１８】
送信インターフェース回路は、送信データを受信するための２つの入力と、確認応答信号を送信する確認応答出力と、データを送信し、かつ受信器側の確認応答に関する情報項目を受信するように交換導体に接続されるデータ出力と、第１の送信データ項目を受信するとデータ出力を第１の活性電位レベルに強制設定する、第１の入力に接続された第１の制御回路と、第２の送信データ項目を受信するとデータ出力を第２の活性電位レベルに強制設定する、第２の入力に接続された第２の制御回路と、データ出力の第１の活性レベルから２つの活性電位レベル間の中間電位レベルへの切り替えを検出する第１の閾値ベース検出器と、データ出力の第２の活性レベルから中間電位レベルへの切り替えを検出する第２の閾値ベース検出器と、閾値ベース検出器に接続された確認応答信号設定回路であって、第１および第２の閾値ベース検出器の一方または他方が活性電位レベルから中間電位線への切り替えを検出すると確認応答出力上に確認応答信号を設定する確認応答信号設定回路と、を含む。
【００１９】
第１および第２の閾値ベース検出器はまた、データ出力の中間電位から活性電位の１つへの逆切り替えを検出することができることが好ましい。第１および第２の閾値ベース検出器は、データ出力のこの活性レベルへの切り替えの検出後、データ出力の活性レベルへの強制設定を遮断する制御回路に接続された出力を有する。
【００２０】
また、第１および第２の閾値ベース検出器は、強制設定の遮断後、強制設定された活性レベルにデータ出力の電位を弱く保持するように活性電位レベルを保持する回路に好ましくは接続される。
【００２１】
受信インターフェース回路は、データを受信するとともに送信器宛の確認応答情報項目を送信する交換導体に接続されるようにされたデータ入力と、確認応答信号入力と、２つのデータ出力と、データ入力の中間電位レベルから第１の活性電位レベルへの切り替えを検出しかつデータ項目を第１の出力上に提供する第１の閾値ベース検出器と、データ入力の中間電位レベルから第２の活性電位レベルへの切り替えを検出しかつデータ項目を第２の出力上に提供する第２の閾値ベース検出器と、確認応答信号入力上に確認応答信号を受信するとデータ入力の中間電位レベルへの強制設定を制御する制御回路と、を含む。
【００２２】
好ましくは、第１および第２の閾値ベース検出器は、データ入力の活性レベルの１つから中間電位レベルへの切り替えを検出することができ、この入力の中間電位への切り替えの検出後、データ入力の中間レベルへの強制設定を遮断するように制御回路に接続された出力を有する。
【００２３】
好ましくはまた、第１および第２の閾値ベース検出器は、データ入力のこの電位への強制設定の遮断後、データ入力の電位を中間レベルに弱く保持するように中間電位レベルを保持する回路に接続される。
【００２４】
本発明の他の特徴と利点は、添付図面を参照して与えられる以下の詳細な説明を読むことで明らかになる。
【図面の簡単な説明】
【００２５】
【図１】単一交換導体による送信器と受信器との間の非同期通信の構造を表す。
【図２】この通信を可能にする信号の一般的なタイムチャートを表す。
【図３】本発明の実施を可能にする送信インターフェース回路のダイアグラムを表す。
【図４】図３のダイアグラムにおいて実施される信号のタイムチャートを表す。
【図５】本発明の実施を可能にする受信インターフェース回路のダイアグラムを表す。
【図６】図５のダイアグラムにおいて実施される信号のタイムチャートを表す。
【図７】送信および受信インターフェース回路において使用される閾値ベース回路の電子ダイアグラムを表す。
【発明を実施するための形態】
【００２６】
図１は、送信器ＥＭと受信器ＲＥとの間の本発明による非同期通信の一般的原理を表す。送信器ＥＭは送信インターフェース回路ＩＦＥに関連付けられ、受信器は受信インターフェース回路ＩＦＲに関連付けられる。２つのインターフェース回路ＩＦＥとＩＦＲは、送信器から受信器へ２進データ０または１を一つずつ送信する単一交換導体Ｃｅｃｈであって、受信器が送信器により送信されたデータ項目を実際に受信したということを示す確認応答信号を受信器から送信器へ各データ項目の後に送信する単一交換導体Ｃｅｃｈを介し通信を行う。
【００２７】
説明を簡単にするために、３つの端子Ａｅ、Ｂｅ、ＡＫｅにより送信器が送信インターフェースに接続されるものと仮定し、送信器はグランド電位０ボルトと一般的電源電位Ｖｄｄとの間に提供されるものと仮定する。端子Ａｅは、送信器から送信インターフェースへ論理レベル「０」を送信する役目を果たす。端子Ａｅは、いかなるデータ項目も送信しないときは低電圧レベル（Ｖｌｏｗ）を取り、論理レベル「０」を送信するときは高電圧レベル（Ｖｈｉｇｈ）を取る。端子Ｂｅは、論理レベル「１」を送信する役目を果たし、いかなるデータ項目も送信しないときは低電圧レベル（Ｖｌｏｗ）を取り、論理レベル「１」を送信するときは高電圧レベル（Ｖｈｉｇｈ）を取る。端子ＡＫｅは送信インターフェースから送信器ＥＭへ確認応答信号Ａｃｋｅを送信する。この信号は例えば高電圧レベルＶｈｉｇｈからなる。いかなる確認応答信号も存在しない場合、端子ＡＫｅは低レベルのままである。最も単純なのは、回路の電源電圧０ボルトとＶｄｄとを低論理レベルと高論理レベルとにそれぞれ選択することであり、したがって以下ではＶｌｏｗ＝０ボルトおよびＶｈｉｇｈ＝Ｖｄｄを前提とする。
【００２８】
同様に、受信器は３つの端子Ａｓ、Ｂｓ、ＡＫｓにより受信インターフェースに接続されるとものと仮定し、受信器もまた、グランド電位０ボルトと一般的電源電位Ｖｄｄとの間に提供される。端子Ａｓは、受信インターフェースから受信器へ論理レベル「０」を送信する役目を果たす。端子Ａｓは、いかなるデータ項目を送信しないときは低電圧レベル（ここでは０ボルト）を取り、論理レベル「０」を送信するときは高電圧レベル（ここではＶｄｄ）を取る。端子Ｂｓは、論理レベル「１」を送信する役目を果たし、いかなるデータ項目を送信しないときは低電圧レベル（０ボルト）を取り、論理レベル「１」を送信するときは高電圧レベル（Ｖｄｄ）を取る。端子ＡＫｓは受信器から受信インターフェースへ確認応答信号Ａｃｋｓを送信する。この信号は例えば高電圧レベルＶｄｄからなる。いかなる確認応答信号も存在しない場合、端子ＡＫｓは低い０ボルトレベルのままである。
【００２９】
送信インターフェースと受信インターフェースとの間で、単一交換導体Ｃｅｃｈは、送信器から発生する０と１データだけでなく受信器確認応答信号も送信する。
【００３０】
交換導体Ｃｅｃｈは、導体上に強制設定される３つの異なる電位レベルに対応する３つの異なる状態の１つに強制設定されてもよい。これらの電位レベルは、送信インターフェース回路により導体上に強制設定されてよい２つの所謂活性レベルＶｌｏｗ＝０とＶｈｉｇｈ＝Ｖｃｃと、受信インターフェース回路により導体上に強制設定されてよい非活性レベルまたは待機レベルと呼ばれる第３のレベルＶｍｅｄである。非活性レベルは、交換導体が２つの活性レベルの１つへの遷移の形式で新しいデータ項目を送信する準備ができている待機レベルである。
【００３１】
非活性レベルＶｍｅｄは電位０とＶｃｃとの間の中間レベルであることが好ましい。電位ＶｍｅｄはＶｃｃ／２に等しい電位であってもよいが、これを強制するものではない。電位Ｖｍｅｄは、０とＶｃｃとに対し容易に区別することができる（閾値ベース検出器により）レベルであれば十分である。ＶｃｃがＶｄｄより大きい２つの異なる電源電位ＶｃｃとＶｄｄ（例えば、１．８ボルトと１．２ボルト）が採用される集積回路では、中間電位は電位Ｖｃｃより低いＶｄｄであってもよい。２つの異なる電源電位ＶｄｄとＶａａ（Ｖｄｄより低い）が採用される（例えば１．２ボルトと０．７ボルト）回路では、中間電位は電位Ｖａａ、高い活性電位はＶｄｄであってよい。対称電源＋Ｖｄｄ、−Ｖｄｄと０ボルトのアース端子とが採用された回路では、２つの活性電位は−Ｖｄｄ、＋Ｖｄｄ、非活性電位Ｖｍｅｄは０ボルトとなるであろう。
【００３２】
最後に、交換導体上に存在する活性レベルの１つを構成する電位Ｖｃｃは、送信器の端子ＡｅとＢｅ上のあるいは受信器の端子ＡｓとＢｓ上の高論理レベルを定義する電位Ｖｄｄとは異なってもよいということに注意されたい。これら２つの機能に対し同じ電位Ｖｄｄを使用する方がしばしば容易であることが理解されるだろう。以下ではこの場合を前提とする。
【００３３】
図２は、この単一導体上の通信を可能にする非同期交換プロトコルの一般的なタイムチャートを表す。
【００３４】
ダイアグラムの線は、送信器ＥＭを送信インターフェース回路ＩＦＥへ接続する端子Ｂｅ、Ａｅ、ＡＫｅ上の電位、交換導体上の電位、および受信インターフェース回路ＩＦＲを受信器ＲＥへ接続する端子Ｂｓ、Ａｓ、ＡＫｓ上の電位の進展を表す。矢印は、因果関係を、すなわちどのレベル遷移が他のどの遷移を引き起こすかを示す。
【００３５】
送信器は最初に論理レベル「１」を送信し、端子Ｂｅ上の電位の０からＶｄｄへの切り替えを生じ（図２の左側部分）、次に、送信器は待機段階後、論理レベル「０」を送信し、端子Ａｅ上の電位の０からＶｄｄへの切り替えを生じる（図２の右側部分）ものと考えられる。
【００３６】
送信器によるデータ項目の送信を待つ待機状況では、交換導体は中間電位Ｖｍｅｄである非活性電位レベルにあり、前のデータ交換中この値に設定した受信インターフェース回路により弱いやり方でこの値に保持される。この保持は、導体がハイインピーダンス（容量性保持）状態にある、あるいは弱い回路（小さなトランジスタ）により電圧源へ接続されるという意味で弱いが、交換導体は、送信インターフェース回路（例えば、より大きなトランジスタを有する制御回路を有する）により別の電位（０またはＶｃｃ）へ容易に強制設定されてもよい。
【００３７】
論理レベル「１」の送信では、送信器は端子Ｂｅを０電位レベルからレベルＶｄｄへ切り替えさせる。送信インターフェース回路ＩＦＥはこの遷移を検出し、交換導体を高電圧レベルＶｃｃである活性レベルに短期間強制設定し、次に導体が弱いやり方でＶｃｃに保持されその後受信インターフェース回路により非活性レベルへ強制設定されるようにこの制約を緩和する。
【００３８】
受信インターフェースＩＦＲは、この交換導体の高レベルへの切り替えを検出し、前もって０ボルトであった出力端子Ｂｓ上に高レベル（Ｖｄｄ）を設定する。受信器はこの高レベルを検出してこれを使用する（このデータ通信を利用するシステムにおいて受信器が果たさなければならない機能に従って）。次に、受信器は、端子ＡＫｓ上に受信インターフェース回路宛ての確認応答信号Ａｃｋｓを送信する。信号Ａｃｋｓは、端子ＡＫｓ上の当初の低レベルから高レベルＶｄｄへの切り替えである。
【００３９】
この遷移を受信すると、受信インターフェース回路ＩＦＲは交換導体を中間レベルＶｍｅｄに短期間強制設定し、次にこの電位に関する制約を緩和する。次に、交換導体は弱いやり方でこの電位Ｖｍｅｄに保持される。交換導体の活性レベルから非活性レベルＶｍｅｄへの復帰が、受信インターフェース回路から送信インターフェース回路への確認応答信号を構成する。また、端子ＡＫｓ上の０からＶｄｄへの遷移が信号Ｂｓの遮断をトリガし、データ項目「１」が受信器内に記録され、受信器は新しいデータ項目を受信するための準備をすることができる。信号Ｂｓの停止は、その後、信号Ａｃｋｓの停止をトリガし、したがって端子ＡＫｓは０へ戻る。このとき受信インターフェース回路は新しいデータ項目を受信する準備ができている。
【００４０】
交換導体の電位Ｖｍｅｄへの復帰からなる確認応答信号が送信インターフェース回路ＩＦＥにより検出される。次に、送信インターフェース回路ＩＦＥは端子ＡＫｅ上に送信器ＥＭ宛ての確認応答信号Ａｃｋｅを設定する。信号Ａｃｋｅは端子ＡＫｅ上の０ボルトレベルからＶｄｄレベルへの立ち上がりエッジであってよい。
【００４１】
信号Ａｃｋｅの立ち上がりエッジは、送信器において端子Ｂｅ上のデータ項目の無効化を引き起こす、すなわち送信器において端子Ｂｅ上のレベルＶｄｄの印加の遮断をトリガする。これは、データ項目「０」が実際に送信されたことと、送信器自体が新しいデータ項目送信の準備ができることとを示す。端子Ｂｅは切り替わって０ボルトレベルに戻り、その後、信号Ａｃｋｅは停止する、すなわち端子ＡＫｅは切り替わって０ボルトに戻る。このとき送信インターフェース回路は送信器から新しいデータ項目を受信する準備ができている。
【００４２】
プロトコルは、論理レベル「０」の送信のもの（図２の右側部分）と同じである。
【００４３】
交換導体は当初、受信インターフェース回路により強制設定されたレベルＶｍｅｄにある。
【００４４】
論理レベル「０」の送信のために、送信器は、端子Ａｅを０電位レベルからレベルＶｄｄへ切り替えさせる。送信インターフェース回路ＩＦＥはこの遷移を検出し、交換導体を高電圧レベルＶｃｃへ短期間強制設定し、次に、弱いやり方で導体をＶｃｃに保持しその後受信インターフェース回路により別のレベルへ強制設定することができるようにこの制約を緩和する。
【００４５】
受信インターフェースＩＦＲはこの交換導体の高レベルへの切り替えを検出し、前もって０ボルトであった出力端子Ａｓ上に高レベル（Ｖｄｄ）を設定する。受信器はこの高レベルを検出し、このデータ通信を利用する電子システム内の受信器に割り当てられた機能に従ってそれを使用する。次に、受信器は、受信インターフェース回路宛ての確認応答信号Ａｃｋｓを端子ＡＫｓ上に送信する。信号Ａｃｋｓは、端子ＡＫｓ上の当初の低レベルから高レベルＶｄｄへの切り替えである。
【００４６】
この遷移を受信すると、受信インターフェース回路ＩＦＲは、交換導体を中間レベルＶｍｅｄに短期間強制設定し、次にこの電位に関する制約を緩和する。交換導体は弱いやり方でこの電位Ｖｍｅｄに保持される。交換導体のレベルＶｍｅｄへの復帰は、受信インターフェース回路から送信インターフェース回路への確認応答信号を構成する。また、端子ＡＫｓ上の０からＶｄｄへの遷移は信号Ａｓの遮断をトリガする、すなわち、データ項目「０」が受信器内に記録され、受信器は新しいデータ項目を受信する準備ができる。信号Ａｓの停止はさらに信号Ａｃｋｓの停止をトリガし、したがって端子ＡＫｓは０に戻る。
【００４７】
交換導体の電位Ｖｍｅｄへの復帰からなる確認応答信号が送信インターフェース回路ＩＦＥにより検出される。次に、送信インターフェース回路ＩＦＥは端子ＡＫｅ上に送信器ＥＭ宛ての確認応答信号Ａｃｋｅを設定する。信号Ａｃｋｅは再び端子ＡＫｅ上の０ボルトレベルからレベルＶｄｄへの立ち上がりエッジである。
【００４８】
信号Ａｃｋｅの立ち上がりエッジは送信器において端子Ａｅ上のデータ項目の無効化を引き起こす、すなわち送信器において端子Ａｅ上のレベルＶｄｄの印加の遮断をトリガする。これは、データ項目「０」が実際に送信されたことと、送信器が新しいデータ項目送信の準備ができることとを示す。端子Ａｅは切り替わって０ボルトレベルに戻り、その後、信号Ａｃｋｅは停止する、すなわち端子ＡＫｅは切り替わって０ボルトに戻る。
【００４９】
図３は、本発明を実施するために使用されてよい送信インターフェース回路の基本的なダイアグラムを表す。送信インターフェース回路は、２つのデータ入力ＡｅとＢｅと、データ出力（交換導体Ｃｅｃｈへの）と、確認応答信号出力ＡＫｅとを含む。
【００５０】
入力Ａｅは、イネーブル入力上の立ち上がりエッジを受信するとそのＤ入力の論理状態をそのＱ出力上にそのまま伝えるように機能するＤ型フリップフロップである第１のフリップフロップＢＤ１のイネーブル入力に接続される。フリップフロップＢＤ１のＤ入力はＶｄｄにある。Ａｅ上の立ち上がりエッジで、当初低レベルにあるＱ出力（Ｑｂｄ１）は高論理レベルに切り換わる。適応回路ＣＡ１は、フリップフロップＢＤ１の出力Ｑｂｄ１を受信し、次に、交換導体Ｃｅｃｈ上への０電圧（低レベル）の印加を指示する。この電圧は、例えばＮＭＯＳトランジスタからなってよいブレーカを経由して印加され、回路ＣＡ１は、このトランジスタをオンするために高論理レベルを提供する。
【００５１】
同様に、入力Ｂｅは、そのＤ入力が低論理レベルであるＤフリップフロップである第２のフリップフロップＢＤ２のイネーブル入力へ接続される。Ｂｅ上の立ち上がりエッジ中、フリップフロップＢＤ２はその出力Ｑｂｄ２（当初、高レベルである）上にこの低レベルをそのまま伝える。適応回路ＣＡ２は、フリップフロップＢＤ２の出力Ｑｂｄ２を受信し、次に、交換導体上への高電圧Ｖｃｃの印加を指示する。この電圧は、例えばＰＭＯＳトランジスタからなってよいブレーカを経由して印加され、回路ＣＡ２は、このトランジスタをオンするために低論理レベルを提供する。
【００５２】
回路ＣＡ１とＣＡ２はまた、送信器と同じ電源を有するフリップフロップと、交換導体に接続された回路との間で必要とされるレベル変換（もしあれば）を実行する。
【００５３】
次に、フリップフロップは、交換導体の状態変化の後で初期状態にリセットされる、すなわち、交換導体の低レベルへの切り替えが検出され、フリップフロップＢＤ１をその初期状態（０のＱ出力）にリセットする、同様に、交換導体の高レベルへの切り替えはフリップフロップＢＤ２をその初期状態（出力Ｑ＝１）にリセットする。それらの初期状態では、フリップフロップＢＤ１とＢＤ２は、交換導体上の電位の強制設定を緩和する、すなわち、ハイインピーダンス状態のままにするか、あるいは強制設定された値で弱く保持する。
【００５４】
フリップフロップのリセットは、交換導体に接続された２つの閾値ベース検出器ＴＨ１とＴＨ２によって行なわれる。検出器ＴＨ１は交換導体の０への切り替えを検出する。その出力はフリップフロップＢＤ１のリセット入力に接続される。同様に、検出器ＴＨ２は交換導体のＶｄｄへの切り替えを検出する。その出力はフリップフロップＢＤ２のリセット入力に接続される。
【００５５】
回路ＴＨ１とＴＨ２はまた、フリップフロップと交換導体との間で必要とされるレベル変換（もしあれば）を実行する。
【００５６】
また、交換導体がその後（受信インターフェース回路により）その非活性レベルＶｍｅｄに戻るように強いられると、同じ閾値ベース検出器（但し、他の検出器であってもよいであろう）が、端子ＡＫｅ上に確認応答信号Ａｃｋｅをもたらすために使用される。これは、２つの他のＤフリップフロップＢＤ３とＢＤ４と、これらの２つのフリップフロップの出力を合成する論理ゲートとに基づき実現される。フリップフロップＢＤ３はそのイネーブル入力上に閾値ベース検出器ＴＨ１の出力を受信する。フリップフロップＢＤ３は、交換導体の０からＶｍｅｄへの切り替えの検出器ＴＨ１による検出に反応するように構成される。フリップフロップＢＤ３は、ＶｄｄであるＤ入力と出力Ｑｂｄ３とを有する。フリップフロップＢＤ３は、入力Ａｅ上の信号を受信するとともに入力Ａｅ上の信号の立下りエッジに（したがってデータ項目の送信の最後に）Ｑ出力を０へリセットするリセット入力をさらに有する。フリップフロップＢＤ４は同様に構成される。そのＤ入力はＶｄｄにあるが、フリップフロップＢＤ４は、そのイネーブル入力上に閾値ベース検出器ＴＨ２の出力を受信し、そのリセット入力上に入力Ｂｅ上の信号を受信する。フリップフロップＢＤ３とＢＤ４の出力Ｑｂｄ３とＱｂｄ４はＯＲゲートにおいて合成される。
【００５７】
入力ＡｅまたはＢｅ上にいかなるデータ項目も存在しない場合、フリップフロップＢＤ３とＢＤ４はその出力上に０レベルを提供する。論理ゲート（ここではＯＲゲート）は０レベルを提供する。
【００５８】
端子Ａｅ上にデータ項目の先頭を送信し、受信インターフェース回路により受信された後、検出器ＴＨ１により検出される交換導体の０からＶｍｅｄへの復帰がフリップフロップＢＤ３の出力をＶｄｄに切り替えさせる。このとき、ＯＲ論理ゲートは出力ＡＫｅ上に信号Ａｃｋｅを提供する。この信号は、端子Ａｅ上のデータ項目を遮断するために図３の送信インターフェース回路の上流の送信器により使用される。この遮断はフリップフロップＢＤ３を０へリセットして信号Ａｃｋｅを遮断する。
【００５９】
同様に、端子Ｂｅ上にデータ項目の先頭を送信し、受信インターフェース回路により受信された後、検出器ＴＨ２により検出される交換導体のＶｃｃからＶｍｅｄへの復帰がフリップフロップＢＤ４の出力をＶｄｄに切り替えさせる。ＯＲ論理ゲートはさらに、出力ＡＫｅ上に信号Ａｃｋｅを提供する。この信号は端子Ｂｅ上のデータ項目を遮断するために送信器により使用される。この遮断はフリップフロップＢＤ４を０へリセットして信号Ａｃｋｅを遮断する。
【００６０】
入力ＲＳＴは、第１のデータ項目が現れる前にフリップフロップＢＤ１とＢＤ２が無作為状態になるのを防ぎかつ交換導体を不要な電位レベルに強制設定するのを防ぐためにフリップフロップＢＤ１とＢＤ２を初めの状態に初期化できるようにする。フリップフロップＢＤ１とＢＤ２は、簡単にするために、それぞれが２つのリセット入力を有するものとして表されるが、リセット信号を設定するように、単一リセット入力を有するフリップフロップと、信号ＲＳＴと検出器ＴＨ１またはＴＨ２の出力とを合成する論理回路とを想定することはもちろん可能である。
【００６１】
小さいサイズのトランジスタＴ１とＴ２による交換導体の０またはＶｄｄの弱い保持は図３では点線で表される。これらのトランジスタは、適応回路ＣＡ３とＣＡ４をそれぞれ介し検出器ＴＨ１とＴＨ２の出力により制御される。トランジスタＴ１は、検出器ＴＨ１がこの導体の０への切り替えの検出に関する信号を提供すると交換導体を０に保持する。トランジスタＴ１は、交換導体が受信インターフェース回路によりＶｍｅｄに強制設定されると、この保持を停止する。トランジスタＴ２は、検出器ＴＨ２がこの導体のＶｃｃへの切り替えの検出に関する信号を提供すると、交換導体をＶｃｃに保持する。検出器ＴＨ２は、交換導体が受信インターフェース回路によりＶｍｅｄに強制設定されると、この保持を停止する。トランジスタＴ１とＴ２は、受信インターフェース回路において交換導体をＶｍｅｄに強制設定する役目を果たすトランジスタ（図５ではブレーカによりに表される）より小さい。この大きさの差の理由は、上に述べたように、送信側のトランジスタＴ１とＴ２によるこの保持にもかかわらず受信インターフェース回路により交換導体をＶｍｅｄに強制設定できるようにするためである。
【００６２】
図４は、端子Ｂｅ上のデータ項目の送信中およびその後の端子Ａｅ上のデータ項目の送信中の図３に関連して説明されたトグリングのタイムチャートを表す。矢印は、上に示された因果関係を想起する。
【００６３】
図５は、受信インターフェース回路ＩＦＲの例示的な実施形態を表す。受信インターフェース回路ＩＦＲは、２つのデータ出力ＡｓとＢｓ、データ入力（交換導体Ｃｅｃｈに由来するデータの）、および確認応答信号入力ＡＫｓを含む。
【００６４】
交換導体は、検出器ＴＨ１とＴＨ２と類似の２つの閾値ベース検出器ＴＨ’１とＴＨ’２の入力へ接続される。第１の閾値ベース検出器の機能は、交換導体の非活性電位レベルＶｍｅｄから０ボルト低活性レベルへの一方向の切り替えと、低レベルから非活性レベルへの復帰の他の方向の切り替えとを検出することであり、したがって、送信器に由来するデータ項目「０」の送信をまず検出し、次に、逆方向において、この強制設定を緩和することを目的として交換導体の非活性レベルへの強制設定を検出する。第２の閾値ベース検出器の機能は、一方向において交換導体の非活性電位レベルＶｍｅｄから高活性レベルＶｃｃへの切り替えを検出し、次に他の方向では非活性レベルへの復帰を検出することであり、データ項目「１」の送信を検出し、次にこの強制設定の緩和を許可することを目的として非活性レベルへの強制設定を検出する。
【００６５】
回路ＴＨ’１とＴＨ’２はまた、フリップフロップと交換導体との間で必要とされるレベル変換（もしあれば）を実行する。
【００６６】
検出器ＴＨ’１はＤフリップフロップＢＤ’１のイネーブル入力へ接続される。データ項目「０」の検出の場合、フリップフロップは、そのＤ入力上に恒久的に印加されたレベルＶｄｄをそのＱ出力上に送信する。Ｑ出力は端子Ａｓへ接続される。したがって端子Ａｓは、データ項目「０」が交換導体上に検出されると論理レベルＶｄｄを取る。
【００６７】
検出器ＴＨ’２はＤフリップフロップＢＤ’２のイネーブル入力へ接続される。データ項目「１」の検出の場合、フリップフロップは、そのＤ入力上に恒久的に印加されたレベルＶｄｄをそのＱ出力上に送信する。Ｑ出力は端子Ｂｓへ接続される。したがって端子Ｂｓは、データ項目「１」が交換導体上に検出されると論理レベルＶｄｄを取る。
【００６８】
端子Ａｓ上のデータ項目「０」または端子Ｂｓ上のデータ項目「１」を受信する受信器回路は、通常は０レベルに静止する端子ＡＫｓ上に確認応答信号ＡｃｋｓをレベルＶｄｄの形式で作成する。
【００６９】
端子ＡＫｓは、その役割が第１に交換導体を非活性レベルへ強制設定することを指示し次にこの強制設定を緩和することであるＤ型フリップフロップＢＤ’３のイネーブル入力へ接続される。フリップフロップの出力Ｑｂｄ’３は当初、非活性レベルが交換導体（緩和状態）上に検出されたときに置かれた論理レベル「０」にある。端子ＡＫｓが送信器から確認応答信号すなわちレベルＶｄｄを受信すると（送信データ項目が０または１であったこととは無関係に）、フリップフロップはそのＤ入力のレベルＶｄｄをその出力Ｑｂｄ’３へ送信する。その後、出力Ｑｂｄ’３は、交換導体を電位Ｖｍｅｄへ接続するブレーカを閉じることにより交換導体の非活性レベルＶｍｅｄへの強制設定を適応回路ＣＡ’１を介し指示する。このブレーカは実際はＭＯＳトランジスタである。したがって、交換導体は活性レベル（０またはＶｄｄ）からＶｍｅｄへ切り替わり、これにより送信インターフェース回路宛ての確認応答情報項目を構成する。
【００７０】
交換導体がレベルＶｍｅｄへ戻ったので、活性レベルの存在を検出していた閾値ベース検出器ＴＨ’１またはＴＨ’２はこの活性レベルの消失を検出する。ＮＯＲ論理ゲートは、２つの検出器ＴＨ’１とＴＨ’２の出力を受信し、そして２つの検出器の出力がこのとき両方とも０レベルへ戻っており、ＮＯＲゲートの機能は２つの入力が０であるときに１レベルを与えることであるのでこの時点で低レベルから高レベルへの論理遷移をもたらす。ＮＯＲゲートの出力は、交換導体のＶｍｅｄへの強制設定のための制約を緩和するように、フリップフロップＢＤ’３の出力を０へ再初期化しその結果としてブレーカを開くためにフリップフロップＢＤ’３のリセット入力へ印加される。この強制設定の緩和は交換導体の電位を修正しない。交換導体の電位は非活性レベルＶｍｅｄのままであるが、この緩和は、送信インターフェース回路による交換導体の活性レベルへのその後の強制設定を可能にする。ＮＯＲゲートの出力は、次のデータ項目が到着すると２つの検出器ＴＨ’１、ＴＨ’２のうちの１つの作用の下に０へ自動的に切り替わることになる。
【００７１】
緩和後、交換導体は好ましくは、適応回路ＣＡ’２を介しＮＯＲゲートの出力により制御されるトランジスタＴ’３を含む図５に点線で表される保持回路によりＶｍｅｄに弱く保持される。このトランジスタは、データ項目を送信すると交換導体を０またはＶｄｄへ強制設定するトランジスタ（図３ではブレーカにより表される）より小さい。
【００７２】
受信器から発生する確認応答信号Ａｃｋｓはまた、受信器が受信データ項目を実際に考慮したことを確認した（確認応答信号Ａｃｋｓにより）後に端子ＡｓとＢｓをゼロに再初期化するようにフリップフロップＢＤ’１とＢＤ’２をリセットするのに役立つ。
【００７３】
最後に、入力ＲＳＴは、第１のデータ項目が現れる前にフリップフロップＢＤ’１とＢＤ’２が無作為状態になるのを防ぐようにそれらを初めの状態に初期化できるようにする。初めに交換導体を電位Ｖｍｅｄへ強制設定し、この強制設定に続いて、検出器ＴＨ’１とＴＨ’２により緩和が引き起こされるようにしてもよい。
【００７４】
図６は、交換導体上でデータ項目「０」を受信し、その後データ項目「１」を受信する場合の、図５に関連して説明されたトグリングのタイムチャートを表す。
【００７５】
図７は、Ｖｄｄ未満である電圧Ｖｍｅｄの場合の閾値ベース検出器ＴＨ１、ＴＨ’１とＴＨ２、ＴＨ’２の可能な構造を表す。これらは、不安定性を回避するようにヒステリシス型検出器であり、可能な限り低い静止消費電力を発揮する。これらはそれぞれ、出力インバータＩＮＶｂと直列の入力インバータＩＮＶａを含む。これらのインバータは一般的に、そのドレイン同士とゲート同士がそれぞれ接続された直列の１対のＮＭＯＳとＰＭＯＳトランジスタからなる。インバータＩＮＶａは、交換導体上に存在する電圧をゲート上で受信する。インバータＩＮＶａは、一対のトランジスタと直列のトランジスタＴａを介し励起され、トランジスタＴａは、インバータＩＮＶｂの決められた出力状態に対しオンにされる。
【００７６】
交換導体のＶｍｅｄから０への切り替えとその後の０からＶｍｅｄへの切り替えを検出しなければならないＴＨ１とＴＨ’１の場合、トランジスタＴａは、電位Ｖｍｅｄへ接続されたＮＭＯＳトランジスタである。このトランジスタは、インバータＩＮＶｂの出力が１であると、すなわちインバータＩＮＶａの入力が１であると、したがって交換導体がＶｍｅｄにあると、オンにされる。交換導体がインバータＩＮＶａのトグル閾値電位を下回ると、インバータＩＮＶａはトグルし、インバータＩＮＶｂをトグルさせ、これによりインバータＩＮＶｂの出力を０へ設定し、トランジスタＴａをオフにし、これによりインバータＩＮＶａを電位Ｖｍｅｄから分離する。ＰＭＯＳトランジスタＴｂはインバータＩＮＶｂの出力をその入力にループする。ＰＭＯＳトランジスタＴｂは、インバータＩＮＶｂの出力が０であることによりオンにされる。検出器の出力の状態は、交換導体上の電圧が閾値を越えるまで上昇しないかぎり保持される。電圧が閾値を越えると、インバータＩＮＶａをトグルさせ、次にインバータＩＮＶｂをトグルさせる。
【００７７】
同様に、交換導体のＶｄｄからＶｍｅｄへの切り替えまたはＶｍｅｄからＶｄｄへの切り替えを検出しなければならないＴＨ２とＴＨ’２の場合、トランジスタＴａはアースされたＰＭＯＳトランジスタである。このトランジスタは、インバータＩＮＶｂの出力が０であると、すなわちインバータＩＮＶａの入力が０であると、したがって交換導体がＶｍｅｄ（電圧Ｖｍｅｄは、インバータＩＮＶａをトグルさせるのに不十分である）であると、オンにされる。交換導体がＶｍｅｄとＶｄｄとの間のトグル閾値を越えて上昇すると、インバータＩＮＶａはトグルし、インバータＩＮＶｂをトグルさせ、これによりインバータＩＮＶｂの出力を１に設定し、トランジスタＴａをオフにし、これによりインバータＩＮＶａをアースから分離する。ＮＭＯＳトランジスタＴｂはインバータＩＮＶｂの出力をその入力にループする。ＮＭＯＳトランジスタＴｂは、インバータＩＮＶｂの出力が１であることによりオンにされる。検出器の出力の状態は、交換導体上の電圧が戻って閾値を下回らない限り、保持される。
【００７８】
データと確認応答情報項目が伝達される単独接続ワイヤにより非同期通信を可能にする送受信インターフェース回路について説明した。
【符号の説明】
【００７９】
Ａｅ、Ｂｅ、ＡＫｅ  端子
Ａｓ、Ｂｓ、ＡＫｓ  端子
ＢＤ１、ＢＤ２、ＢＤ３、ＢＤ４  フリップフロップ
ＢＤ’１、ＢＤ’２、ＢＤ’３  フリップフロップ
ＣＡ１、ＣＡ２、ＣＡ３、ＣＡ４  適応回路
ＣＡ’１、ＣＡ’２  適応回路
Ｃｅｃｈ  交換導体
ＥＭ  送信器
ＩＦＥ  送信インターフェース
ＩＦＲ  受信インターフェース
ＩＮＶａ、ＩＮＶｂ  インバータ
ＲＥ  受信器
Ｔ１、Ｔ２  トランジスタ
Ｔ’３  トランジスタ
Ｔａ、Ｔｂ  トランジスタ
ＴＨ１、ＴＨ２  閾値ベース検出器
ＴＨ’１、ＴＨ’２  閾値ベース検出器
【図１】
2012114912.tif 000003
【図２】
2012114912.tif 000004
【図３】
2012114912.tif 000005
【図４】
2012114912.tif 000006
【図５】
2012114912.tif 000007
【図６】
2012114912.tif 000008
【図７】
2012114912.tif 000009
【外国語明細書】
2012114912000001.pdf