(57)【要約】【課題】広い入力レベル範囲にわたって高い効率を実現することが可能な増幅回路を提供する。【解決手段】増幅回路１０１において、入力側高調波整合回路３および出力側高調波整合回路４により、トランジスタＴＲの制御電極から前段側を見たインピーダンスのうち基本周波数の高調波に対するインピーダンスと、トランジスタＴＲの導通電極から後段側を見たインピーダンスのうち基本周波数の高調波に対するインピーダンスとが、それぞれ、対象信号のレベルが異なる条件下において整合されている。【選択図】図１
2012134914.tif 000002
【特許請求の範囲】
【請求項１】
制御電極および導通電極を有し、前記制御電極において受けた対象信号を増幅して前記導通電極から出力するためのトランジスタと、
前記トランジスタの前記制御電極に電気的に接続され、前記対象信号の基本周波数に対してインピーダンス整合をとるための入力側基本波整合回路と、
前記トランジスタの前記制御電極に電気的に接続され、前記基本周波数の高調波に対してインピーダンス整合をとるための入力側高調波整合回路と、
前記トランジスタの前記導通電極に電気的に接続され、前記基本周波数に対してインピーダンス整合をとるための出力側基本波整合回路と、
前記トランジスタの前記導通電極に電気的に接続され、前記基本周波数の高調波に対してインピーダンス整合をとるための出力側高調波整合回路とを備え、
前記トランジスタの前記導通電極に供給される駆動電圧のレベルが前記対象信号のレベルに応じて制御されるか、または前記出力側基本波整合回路のインピーダンスが増幅後の前記対象信号のレベルに応じて制御され、
前記トランジスタはＦＥＴ（Field Effect Transistor）であり、
前記入力側高調波整合回路および前記出力側高調波整合回路により、前記トランジスタの前記制御電極から前段側を見たインピーダンスのうち前記基本周波数のｎ次高調波（ｎは２以上の整数）に対するインピーダンスの位相角と、前記トランジスタの前記導通電極から後段側を見たインピーダンスのうち前記基本周波数のｎ次高調波に対するインピーダンスの位相角との差が１８０度以外となるように設定されている、増幅回路。
【請求項２】
制御電極および導通電極を有し、前記制御電極において受けた対象信号を増幅して前記導通電極から出力するためのトランジスタと、
前記トランジスタの前記制御電極に電気的に接続され、前記対象信号の基本周波数に対してインピーダンス整合をとるための入力側基本波整合回路と、
前記トランジスタの前記制御電極に電気的に接続され、前記基本周波数の高調波に対してインピーダンス整合をとるための入力側高調波整合回路と、
前記トランジスタの前記導通電極に電気的に接続され、前記基本周波数に対してインピーダンス整合をとるための出力側基本波整合回路と、
前記トランジスタの前記導通電極に電気的に接続され、前記基本周波数の高調波に対してインピーダンス整合をとるための出力側高調波整合回路とを備え、
前記トランジスタの前記導通電極に供給される駆動電圧のレベルが前記対象信号のレベルに応じて制御されるか、または前記出力側基本波整合回路のインピーダンスが増幅後の前記対象信号のレベルに応じて制御され、
前記トランジスタはバイポーラトランジスタであり、
前記入力側高調波整合回路および前記出力側高調波整合回路により、前記トランジスタの前記制御電極から前段側を見たインピーダンスのうち前記基本周波数のｎ次高調波（ｎは２以上の整数）に対するインピーダンスの位相角と、前記トランジスタの前記導通電極から後段側を見たインピーダンスのうち前記基本周波数のｎ次高調波に対するインピーダンスの位相角との差が０度以外となるように設定されている、増幅回路。
【請求項３】
制御電極および導通電極を有し、前記制御電極において受けた対象信号を増幅して前記導通電極から出力するためのトランジスタと、
前記トランジスタの前記制御電極に電気的に接続され、前記対象信号の基本周波数に対してインピーダンス整合をとるための入力側基本波整合回路と、
前記トランジスタの前記制御電極に電気的に接続され、前記基本周波数の高調波に対してインピーダンス整合をとるための入力側高調波整合回路と、
前記トランジスタの前記導通電極に電気的に接続され、前記基本周波数に対してインピーダンス整合をとるための出力側基本波整合回路と、
前記トランジスタの前記導通電極に電気的に接続され、前記基本周波数の高調波に対してインピーダンス整合をとるための出力側高調波整合回路とを備え、
前記トランジスタの前記導通電極に供給される駆動電圧のレベルが前記対象信号のレベルに応じて制御されるか、または前記出力側基本波整合回路のインピーダンスが増幅後の前記対象信号のレベルに応じて制御され、
前記入力側高調波整合回路および前記出力側高調波整合回路により、前記トランジスタの前記制御電極から前段側を見たインピーダンスのうち前記基本周波数のｎ次高調波（ｎは２以上の整数）に対するインピーダンスと、前記トランジスタの前記導通電極から後段側を見たインピーダンスのうち前記基本周波数のｎ次高調波に対するインピーダンスとが、それぞれ、前記対象信号のレベルが異なる条件下において整合されている、増幅回路。
【請求項４】
ｎは２である、請求項１から請求項３のいずれか１項に記載の増幅回路。
【請求項５】
ｎは３以上である、請求項１から請求項３のいずれか１項に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路に関し、特に、トランジスタの入力側および出力側にそれぞれ整合回路を設けた増幅回路に関する。
【背景技術】
【０００２】
移動通信システムの高周波化および広帯域化に伴い、基地局および端末の別に関わらず無線送信増幅器の低消費電力化および高効率化のニーズは高まっている。さらに、宇宙太陽発電では無線送信増幅器における直流電力から無線信号電力への変換効率の向上は必須課題である。
【０００３】
また、従来、増幅器の効率向上の方策技術として、高調波処理技術がある。一般的には、増幅素子の出力側に設けられた基本波整合回路に他の整合回路を付加することにより、２倍波および３倍波等の高調波の反射条件を最適化して効率を高める方策が採用されている。たとえば、増幅素子の端面に対して、２倍波短絡かつ３倍波開放を採用するものはＦ級増幅器として知られており、逆条件である２倍波開放かつ３倍波短絡を採用するものは逆Ｆ級増幅器として知られている。
【０００４】
また、最近では、増幅素子の入力側の高調波反射条件を最適化して増幅器を高効率化する技術も開発されており、さらには、入力側高調波処理および出力側高調波処理の両方を行なう技術も開発されている（たとえば、「５．８ＧＨｚ高調波整合型内部整合ＧａＮ高効率増幅器」山中宏治  他、電子情報通信学会、エレクトロニクス講演論文集1 C-2-19、p.55、2010年（非特許文献１）参照）。
【０００５】
一方、高効率アンプ回路方式として、ＥＴ（Envelope Tracking）方式およびＥＥＲ（Envelope Elimination&Restoration）方式等のドレイン変調方式またはコレクタ変調方式が開発されている（たとえば、「Evaluation of High Efficiency PAs for use in Supply- and Load-Modulation Transmitters」、Christian Fager  他、GigaHertz centre、2009 Power Amplifier Symposium（非特許文献２）参照）。
【０００６】
また、他の高効率アンプ回路方式として、ロード（負荷）変調方式が提案されている（たとえば、「負荷可変型高効率電力増幅器」、古後健治  他、電子情報通信学会、エレクトロニクス講演論文集1 C-2-14、p.50、2010年（非特許文献３）、「Design of Varactor-Based Tunable Matching Networks for Dynamic Load Modulation of High Power Amplifiers」、H.M.Nemati他、GigaHertz centre、IEEE Trans. Microw. Theory Tech.,vol.57,no.5、pp.1110-1118、May 2009（非特許文献４）、「Evaluation of a GaN HEMT Transistor for Laod- and Supply-Modulation Applications Using Intrinsic Waveform Measurements」、H.M.Nemati他、GigaHertz centre、IEEE MTT-S、May 2010（非特許文献５）参照）。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】「５．８ＧＨｚ高調波整合型内部整合ＧａＮ高効率増幅器」山中宏治  他、電子情報通信学会、エレクトロニクス講演論文集1 C-2-19、p.55、2010年
【非特許文献２】「Evaluation of High Efficiency PAs for use in Supply- and Load-Modulation Transmitters」、Christian Fager  他、GigaHertz centre、2009 Power Amplifier Symposium
【非特許文献３】「負荷可変型高効率電力増幅器」、古後健治  他、電子情報通信学会、エレクトロニクス講演論文集1 C-2-14、p.50、2010年
【非特許文献４】「Design of Varactor-Based Tunable Matching Networks for Dynamic Load Modulation of High Power Amplifiers」、H.M.Nemati他、GigaHertz centre、IEEE Trans. Microw. Theory Tech.,vol.57,no.5、pp.1110-1118、May 2009
【非特許文献５】「Evaluation of a GaN HEMT Transistor for Laod- and Supply-Modulation Applications Using Intrinsic Waveform Measurements」、H.M.Nemati他、GigaHertz centre、IEEE MTT-S、May 2010
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、非特許文献２に開示されているＥＴ方式およびＥＥＲ方式、ならびに非特許文献４および５に開示されているロード変調方式では、ドレイン電圧、コレクタ電圧または出力負荷に応じて変化する増幅素子の高調波インピーダンス条件を、広い入力レベル範囲にわたって増幅器が高効率となるような１つの最適条件に設定することは困難である。
【０００９】
この発明は、上述の課題を解決するためになされたもので、その目的は、広い入力レベル範囲にわたって高い効率を実現することが可能な増幅回路を提供することである。
【課題を解決するための手段】
【００１０】
（１）上記課題を解決するために、この発明のある局面に係わる増幅回路は、制御電極および導通電極を有し、上記制御電極において受けた対象信号を増幅して上記導通電極から出力するためのトランジスタと、上記トランジスタの上記制御電極に電気的に接続され、上記対象信号の基本周波数に対してインピーダンス整合をとるための入力側基本波整合回路と、上記トランジスタの上記制御電極に電気的に接続され、上記基本周波数の高調波に対してインピーダンス整合をとるための入力側高調波整合回路と、上記トランジスタの上記導通電極に電気的に接続され、上記基本周波数に対してインピーダンス整合をとるための出力側基本波整合回路と、上記トランジスタの上記導通電極に電気的に接続され、上記基本周波数の高調波に対してインピーダンス整合をとるための出力側高調波整合回路とを備え、上記トランジスタの上記導通電極に供給される駆動電圧のレベルが上記対象信号のレベルに応じて制御されるか、または上記出力側基本波整合回路のインピーダンスが増幅後の上記対象信号のレベルに応じて制御され、上記トランジスタはＦＥＴ（Field Effect Transistor）であり、上記入力側高調波整合回路および上記出力側高調波整合回路により、上記トランジスタの上記制御電極から前段側を見たインピーダンスのうち上記基本周波数のｎ次高調波（ｎは２以上の整数）に対するインピーダンスの位相角と、上記トランジスタの上記導通電極から後段側を見たインピーダンスのうち上記基本周波数のｎ次高調波に対するインピーダンスの位相角との差が１８０度以外となるように設定されている。
【００１１】
このように、トランジスタに印可される駆動電圧レベルまたは出力信号のレベルに応じて入力側高調波整合回路および出力側高調波整合回路の最適条件を分ける、すなわち、トランジスタの入力側および出力側における整合条件を異なる条件下で最適にする構成により、広い入力レベル範囲にわたって高い効率を実現することができる。
【００１２】
（２）またこの発明の別の局面に係わる増幅回路は、制御電極および導通電極を有し、上記制御電極において受けた対象信号を増幅して上記導通電極から出力するためのトランジスタと、上記トランジスタの上記制御電極に電気的に接続され、上記対象信号の基本周波数に対してインピーダンス整合をとるための入力側基本波整合回路と、上記トランジスタの上記制御電極に電気的に接続され、上記基本周波数の高調波に対してインピーダンス整合をとるための入力側高調波整合回路と、上記トランジスタの上記導通電極に電気的に接続され、上記基本周波数に対してインピーダンス整合をとるための出力側基本波整合回路と、上記トランジスタの上記導通電極に電気的に接続され、上記基本周波数の高調波に対してインピーダンス整合をとるための出力側高調波整合回路とを備え、上記トランジスタの上記導通電極に供給される駆動電圧のレベルが上記対象信号のレベルに応じて制御されるか、または上記出力側基本波整合回路のインピーダンスが増幅後の上記対象信号のレベルに応じて制御され、上記トランジスタはバイポーラトランジスタであり、上記入力側高調波整合回路および上記出力側高調波整合回路により、上記トランジスタの上記制御電極から前段側を見たインピーダンスのうち上記基本周波数のｎ次高調波（ｎは２以上の整数）に対するインピーダンスの位相角と、上記トランジスタの上記導通電極から後段側を見たインピーダンスのうち上記基本周波数のｎ次高調波に対するインピーダンスの位相角との差が０度以外となるように設定されている。
【００１３】
このように、トランジスタに印可される駆動電圧レベルまたは出力信号のレベルに応じて入力側高調波整合回路および出力側高調波整合回路の最適条件を分ける、すなわち、トランジスタの入力側および出力側における整合条件を異なる条件下で最適にする構成により、広い入力レベル範囲にわたって高い効率を実現することができる。
【００１４】
（３）またこの発明の別の局面に係わる増幅回路は、制御電極および導通電極を有し、上記制御電極において受けた対象信号を増幅して上記導通電極から出力するためのトランジスタと、上記トランジスタの上記制御電極に電気的に接続され、上記対象信号の基本周波数に対してインピーダンス整合をとるための入力側基本波整合回路と、上記トランジスタの上記制御電極に電気的に接続され、上記基本周波数の高調波に対してインピーダンス整合をとるための入力側高調波整合回路と、上記トランジスタの上記導通電極に電気的に接続され、上記基本周波数に対してインピーダンス整合をとるための出力側基本波整合回路と、上記トランジスタの上記導通電極に電気的に接続され、上記基本周波数の高調波に対してインピーダンス整合をとるための出力側高調波整合回路とを備え、上記トランジスタの上記導通電極に供給される駆動電圧のレベルが上記対象信号のレベルに応じて制御されるか、または上記出力側基本波整合回路のインピーダンスが増幅後の上記対象信号のレベルに応じて制御され、上記入力側高調波整合回路および上記出力側高調波整合回路により、上記トランジスタの上記制御電極から前段側を見たインピーダンスのうち上記基本周波数のｎ次高調波（ｎは２以上の整数）に対するインピーダンスと、上記トランジスタの上記導通電極から後段側を見たインピーダンスのうち上記基本周波数のｎ次高調波に対するインピーダンスとが、それぞれ、上記対象信号のレベルが異なる条件下において整合されている。
【００１５】
このように、対象信号のレベルに応じて入力側高調波整合回路および出力側高調波整合回路の最適条件を分ける、すなわち、トランジスタの入力側および出力側における整合条件を異なる条件下で最適にする構成により、広い入力レベル範囲にわたって高い効率を実現することができる。
【００１６】
（４）好ましくは、ｎは２である。
【００１７】
このように、レベルが最大となる２次高調波について、トランジスタの入力側および出力側における整合条件を異なる条件下で最適にする構成により、最も効果的に増幅回路の効率を向上させることができる。また、たとえば増幅回路の後段に、高調波を減衰させるためのフィルタを設ける必要がなくなるか、あるいは高性能のフィルタを設ける必要がなくなり、装置構成の簡易化を図ることができる。
【００１８】
（５）好ましくは、ｎは３以上である。
【００１９】
このように、３次以降の高調波について、トランジスタの入力側および出力側における整合条件を異なる条件下で最適にする構成でも、広い入力レベル範囲にわたって高い効率を実現することができる。また、２次高調波について整合条件を最適にする場合と同様に、たとえば増幅回路の後段に、高調波を減衰させるためのフィルタを設ける必要がなくなるか、あるいは高性能のフィルタを設ける必要がなくなり、装置構成の簡易化を図ることができる。
【発明の効果】
【００２０】
本発明によれば、広い入力レベル範囲にわたって高い効率を実現することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施の形態に係る増幅回路の構成を示す図である。
【図２】本発明の第１の実施の形態に係る増幅回路におけるエンベローブ振幅信号の一例を示す図である。
【図３】本発明の第１の実施の形態に係る増幅回路におけるドレイン変調電源の電圧制御を示す図である。
【図４】本発明の第１の実施の形態に係る増幅回路における高調波整合による効果を示す図である。
【図５】本発明の第１の実施の形態に係る増幅回路における入力側の高調波整合条件および出力側の高調波整合条件の設定方法の一例を示す図である。
【図６】本発明の第２の実施の形態に係る増幅回路の構成を示す図である。
【図７】本発明の第３の実施の形態に係る増幅回路の構成を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明の第１の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００２３】
＜第１の実施の形態＞
［構成および基本動作］
図１は、本発明の第１の実施の形態に係る増幅回路の構成を示す図である。
【００２４】
図１を参照して、増幅回路１０１は、トランジスタＴＲと、入力側基本波整合回路１と、出力側基本波整合回路２と、入力側高調波整合回路３と、出力側高調波整合回路４と、検波回路５と、ドレイン変調電源６とを備える。
【００２５】
増幅回路１０１は、たとえば、無線通信装置に設けられ、対象信号であるＲＦ（Radio Frequency）帯の無線信号を入力信号として受けて、当該無線信号を増幅して出力する。
【００２６】
トランジスタＴＲは、たとえばＦＥＴ（Field Effect Transistor）である。ここでは、トランジスタＴＲがＮチャネルＭＯＳ（Metal Oxide Semiconductor）ＦＥＴである場合について説明する。
【００２７】
トランジスタＴＲは、ゲートと、ドレインと、接地電圧の供給されるノードに電気的に接続されたソースとを有する。トランジスタＴＲは、ゲートにおいて受けた対象信号を増幅してドレインから出力する。
【００２８】
増幅回路１０１では、ドレイン変調方式のうち、たとえばＥＴ方式が採用される。すなわち、トランジスタＴＲのドレインに供給される駆動電圧のレベルが対象信号のレベルに応じて制御される。
【００２９】
より詳細には、検波回路５は、入力信号を検波することにより、当該入力信号のレベルを示す信号、たとえば後述するエンベローブ振幅信号をドレイン変調電源６へ出力する。
【００３０】
ドレイン変調電源６は、ドレイン電圧ＶｄをトランジスタＴＲのドレインに供給する。また、ドレイン変調電源６は、検波回路５から受けた信号が示す入力信号のレベルに基づいて、ドレイン電圧Ｖｄのレベルを調整する。
【００３１】
入力側基本波整合回路１は、トランジスタＴＲのゲートに電気的に接続され、対象信号の基本周波数ｆ０に対してインピーダンス整合をとる。
【００３２】
入力側高調波整合回路３は、トランジスタＴＲのゲートに電気的に接続され、基本周波数ｆ０の高調波に対してインピーダンス整合をとる。
【００３３】
出力側基本波整合回路２は、トランジスタＴＲのドレインに電気的に接続され、基本周波数ｆ０に対してインピーダンス整合をとる。
【００３４】
出力側高調波整合回路４は、トランジスタＴＲのドレインに電気的に接続され、基本周波数ｆ０の高調波に対してインピーダンス整合をとる。
【００３５】
入力側基本波整合回路１、出力側基本波整合回路２、入力側高調波整合回路３、および出力側高調波整合回路４は、オープンスタブ、ショートスタブまたは共振回路等を含む。
【００３６】
たとえば、入力側高調波整合回路３はスタブＳＴ１を含み、出力側高調波整合回路４は、スタブＳＴ２およびＳＴ３を含む。
【００３７】
ここで、トランジスタＴＲは非線形動作を行なうことから、高調波がゲートおよびドレインから出力される。
【００３８】
スタブＳＴ１は、トランジスタＴＲのゲートから前段回路へ出力される、基本周波数ｆ０の２次高調波をトランジスタＴＲのゲートへ全反射する。たとえば、スタブＳＴ１は、当該２次高調波の１／４波長の電気長を有するオープンスタブである。
【００３９】
スタブＳＴ２は、トランジスタＴＲのドレインから後段回路へ出力される、基本周波数ｆ０の３次高調波をトランジスタＴＲのドレインへ全反射する。たとえば、スタブＳＴ１は、当該３次高調波の１／４波長の電気長を有するオープンスタブである。
【００４０】
スタブＳＴ３は、トランジスタＴＲのドレインから後段回路へ出力される、基本周波数ｆ０の２次高調波をトランジスタＴＲのドレインへ全反射する。たとえば、スタブＳＴ３は、当該２次高調波の１／４波長の電気長を有するオープンスタブである。
【００４１】
このように、トランジスタＴＲから発生する高調波を当該トランジスタＴＲへ反射させることにより、トランジスタＴＲの効率を向上させることができる。
【００４２】
図２は、本発明の第１の実施の形態に係る増幅回路におけるエンベローブ振幅信号の一例を示す図である。
【００４３】
図２を参照して、検波回路５は、入力信号を検波することにより、入力信号の振幅の時間的変化を示すエンベローブ振幅信号を出力する。
【００４４】
図３は、本発明の第１の実施の形態に係る増幅回路におけるドレイン変調電源の電圧制御を示す図である。
【００４５】
図３を参照して、ドレイン変調電源６は、検波回路５から受けたエンベローブ振幅信号のレベルに基づいて、ドレイン電圧ＶｄのレベルをたとえばＶｄ０〜Ｖｄ５の間で変更する。
【００４６】
ここで、ドレイン変調方式を採用しない増幅回路を考える。このような増幅回路では、入力信号レベルに関わらず増幅回路の動作状態すなわちインピーダンス条件は変わらない。このため、整合回路等を用いた高調波処理のための条件は変わらない。すなわち、増幅素子の入力側および出力側の高調波整合条件は、同じレベルのドレイン電圧に対して設定すればよい。
【００４７】
これに対して、ドレイン変調方式を採用する増幅回路１０１では、入力信号レベルに応じてドレイン電圧Ｖｄのレベルが変わるため、動作状態が変わる、すなわち増幅回路１０１を高効率化するためのインピーダンス条件が変わる。すなわち、整合回路による増幅回路１０１の出力信号の基本波の整合条件が一定である一方で、ドレイン電圧Ｖｄのレベルが変わることにより、トランジスタＴＲのインピーダンスが変わることから、増幅回路１０１の整合条件が変わってしまうことになる。
【００４８】
図４は、本発明の第１の実施の形態に係る増幅回路における高調波整合による効果を示す図である。図４のグラフ図において、横軸はＲＦ出力電力すなわち増幅回路１０１の出力信号の大きさを示し、縦軸はドレイン効率である。
【００４９】
ここで、ドレイン効率は、トランジスタＴＲにおける入力電力に対する出力電力の比率である。このドレイン効率が低いと、トランジスタＴＲの発熱量も大きくなる。
【００５０】
図４を参照して、増幅回路１０１では、図３において説明したように、入力信号が小さい場合にはドレイン電圧Ｖｄが低く設定され、入力信号が大きくなるにつれてドレイン電圧ＶｄがＶｄ５からＶｄ０への方向に高く設定される。
【００５１】
グラフＡは、増幅回路１０１において入力側高調波整合回路３および出力側高調波整合回路４を設けないと仮定した場合の特性を示すトレースカーブである。
【００５２】
グラフＡを参照して、ドレイン電圧ＶｄをＶｄ５から大きい値に設定していくとドレイン効率が上昇してＶｄ２の場合に最大となり、さらにドレイン電圧ＶｄをＶｄ２から大きい値に設定していくとドレイン効率が下降していく。
【００５３】
このように、ドレイン変調方式を採用する増幅回路では、ドレイン電圧Ｖｄが入力信号のレベルに応じて変わるため、増幅回路を高効率化するためのインピーダンス条件が変わり、ドレイン効率も入力信号のレベルに応じて変わる。図４に示す例では、入力信号レベルが低い状態および高い状態においてそれぞれドレイン効率が劣化している。
【００５４】
これに対して、増幅回路１０１では、入力側高調波整合回路３および出力側高調波整合回路４を設け、これらの回路により、トランジスタＴＲのゲートから前段側を見たインピーダンスのうち対象信号の基本周波数ｆ０の高調波に対するインピーダンスと、トランジスタＴＲのドレインから後段側を見たインピーダンスのうち基本周波数ｆ０の高調波に対するインピーダンスとが、それぞれ、駆動電圧すなわちドレイン電圧Ｖｄのレベルが異なる条件下、すなわち対象信号のレベルが異なる条件下において整合されている。
【００５５】
たとえば、増幅回路１０１では、入力側のインピーダンス整合により低出力側の効率を上げ、出力側のインピーダンス整合により高出力側の効率を上げる。
【００５６】
具体的には、トランジスタＴＲの入力側、すなわち入力側高調波整合回路３では、低電圧側すなわち入力信号レベルの低い範囲でドレイン効率が向上するようにスタブＳＴ１の電気長が設定される。
【００５７】
また、トランジスタＴＲの出力側、すなわち出力側高調波整合回路４では、高電圧側すなわち入力信号レベルの高い範囲でドレイン効率が向上するようにスタブＳＴ２およびＳＴ３の電気長が設定される。
【００５８】
このような構成により、ドレイン電圧Ｖｄの広い範囲にわたって高調波処理による効果を得ることが可能となる。
【００５９】
より詳細には、入力側高調波整合回路３および出力側高調波整合回路４により、トランジスタＴＲのゲートから前段側を見たインピーダンスのうち基本周波数ｆ０の２次高調波に対するインピーダンスの位相角と、トランジスタＴＲのドレインから後段側を見たインピーダンスのうち基本周波数ｆ０の２次高調波に対するインピーダンスの位相角との差が１８０度以外となるように設定される。
【００６０】
一般的に、増幅回路では、入力信号レベルに関わらず増幅回路の動作状態すなわちインピーダンス条件を変更しないことから、ＦＥＴを増幅素子として用いる場合、同じ次数の高調波において、増幅素子の入力側のインピーダンスの位相角と出力側のインピーダンスの位相角とが逆位相の関係に設定される。
【００６１】
これに対して、増幅回路１０１では、同じ次数の高調波において、トランジスタＴＲの入力側の位相角と出力側の位相角との差が１８０度以外に設定される。
【００６２】
たとえば、ドレイン電圧Ｖｄ＝５５Ｖのとき、トランジスタＴＲの入力側における２次高調波に対するインピーダンスの位相角を−１７５度、トランジスタＴＲの出力側における２次高調波に対するインピーダンスの位相角を０度に設定する。また、ドレイン電圧Ｖｄ＝３５Ｖのとき、トランジスタＴＲの入力側における２次高調波に対するインピーダンスの位相角を−１６５度、トランジスタＴＲの出力側における２次高調波に対するインピーダンスの位相角を５度に設定する。
【００６３】
グラフＢは、増幅回路１０１の特性を示すトレースカーブである。グラフＢを参照して、ドレイン電圧Ｖｄのレベルに応じてドレイン効率が変化する傾向はグラフＡと同じであるが、トレースカーブは全体的に上昇している。すなわち、増幅回路１０１では、入力信号のレベル変動によるドレイン効率の低下を、入力信号レベルの広い範囲にわたって防ぐことができる。
【００６４】
図５は、本発明の第１の実施の形態に係る増幅回路における入力側の高調波整合条件および出力側の高調波整合条件の設定方法の一例を示す図である。
【００６５】
図５を参照して、まず、トランジスタＴＲに供給するドレイン電圧Ｖｄを最小印可電圧Ｖｄｍｉｎに設定する（ステップＳ１）。
【００６６】
次に、出力側高調波整合条件を特性インピーダンスＺｏに設定する。具体的には、たとえば出力側高調波整合回路４を一時的に取り除く。これにより、出力側高調波整合の、増幅回路１０１の効率に対する影響がゼロになり、入力側高調波整合の調整を容易にすることができる（ステップＳ２）。
【００６７】
次に、入力側高調波整合回路３により、増幅回路１０１の効率が最も高くなる入力側高調波位相θｉｎ（ｆｍ）に設定する。具体的には、入力側高調波整合回路３がスタブである場合には電気長を調整し、入力側高調波整合回路３が共振回路である場合には当該共振回路に含まれるキャパシタおよびインダクタ等の定数を調整する（ステップＳ３）。
【００６８】
次に、トランジスタＴＲに供給するドレイン電圧Ｖｄを最大印可電圧Ｖｄｍａｘに設定する（ステップＳ４）。
【００６９】
次に、入力側高調波整合条件を特性インピーダンスＺｏに設定する。具体的には、たとえば入力側高調波整合回路３を一時的に取り除く。これにより、入力側高調波整合の、増幅回路１０１の効率に対する影響がゼロになり、出力側高調波整合の調整を容易にすることができる（ステップＳ５）。
【００７０】
次に、出力側高調波整合回路４により、増幅回路１０１の効率が最も高くなる出力側高調波位相θｏｕｔ（ｆｍ）に設定する。具体的には、出力側高調波整合回路４がスタブである場合には電気長を調整し、出力側高調波整合回路４が共振回路である場合には当該共振回路に含まれるキャパシタおよびインダクタ等の定数を調整する（ステップＳ６）。
【００７１】
最後に、増幅回路１０１において、入力側高調波位相θｉｎ（ｆｍ）および出力側高調波位相θｏｕｔ（ｆｍ）に設定する。すなわち、調整後の入力側高調波整合回路３および出力側高調波整合回路４を用いて各入力信号レベルにおける増幅回路１０１の効率等を確認する（ステップＳ７）。
【００７２】
ところで、非特許文献２に開示されているＥＴ方式およびＥＥＲ方式、ならびに非特許文献４および５に開示されているロード変調方式では、ドレイン電圧、コレクタ電圧または出力負荷に応じて変化する増幅素子の高調波インピーダンス条件を、広い入力レベル範囲にわたって増幅器が高効率となるような１つの最適条件に設定することは困難である。
【００７３】
これに対して、本発明の第１の実施の形態に係る増幅回路では、入力側高調波整合回路３および出力側高調波整合回路４により、トランジスタＴＲのゲートから前段側を見たインピーダンスのうち対象信号の基本周波数ｆ０の高調波に対するインピーダンスと、トランジスタＴＲのドレインから後段側を見たインピーダンスのうち基本周波数ｆ０の高調波に対するインピーダンスとが、それぞれ、駆動電圧のレベルが異なる条件下において整合されている。たとえば、トランジスタＴＲがＦＥＴの場合、入力側高調波整合回路３および出力側高調波整合回路４により、トランジスタＴＲのゲートから前段側を見たインピーダンスのうち対象信号の基本周波数ｆ０のｎ次高調波（ｎは２以上の整数）に対するインピーダンスの位相角と、トランジスタＴＲのドレインから後段側を見たインピーダンスのうち基本周波数ｆ０のｎ次高調波に対するインピーダンスの位相角との差が１８０度以外となるように設定される。
【００７４】
すなわち、高効率アンプ回路方式において、異なる駆動電圧を増幅素子に印加した場合には、増幅素子の最適インピーダンス条件が変化し、これにより、最大効率が低下する。そこで、本発明の第１の実施の形態に係る増幅回路では、トランジスタＴＲに印可される駆動電圧レベルに応じて入力側高調波整合回路３および出力側高調波整合回路４の最適条件を分ける。すなわち、トランジスタＴＲの入力側および出力側における整合条件を異なる条件下で最適にする。これにより、広い入力レベル範囲にわたって高い効率を実現することができる。
【００７５】
ここで、トランジスタＴＲから出力される各次数の高調波のうち、２次高調波のレベルが最大となる。
【００７６】
本発明の第１の実施の形態に係る増幅回路では、入力側高調波整合回路３および出力側高調波整合回路４により、トランジスタＴＲのゲートから前段側を見たインピーダンスのうち基本周波数ｆ０の２次高調波に対するインピーダンスの位相角と、トランジスタＴＲのドレインから後段側を見たインピーダンスのうち基本周波数ｆ０の２次高調波に対するインピーダンスの位相角との差が１８０度以外となるように設定される。
【００７７】
このように、レベルが最大となる２次高調波について、トランジスタＴＲの入力側および出力側における整合条件を異なる条件下で最適にする構成により、最も効果的に増幅回路の効率を向上させることができる。また、たとえば増幅回路１０１の後段に、高調波を減衰させるためのフィルタを設ける必要がなくなるか、あるいは高性能のフィルタを設ける必要がなくなり、装置構成の簡易化を図ることができる。
【００７８】
なお、本発明の第１の実施の形態に係る増幅回路では、トランジスタＴＲとしてＦＥＴを用いる構成であるとしたが、これに限定するものではない。トランジスタＴＲとしてバイポーラトランジスタを用いる構成であってもよい。一般的に、増幅回路では、入力信号レベルに関わらず増幅回路の動作状態すなわちインピーダンス条件を変更しないことから、バイポーラトランジスタを増幅素子として用いる場合、増幅素子の入力側の位相角と出力側の位相角とが同位相に設定される。
【００７９】
これに対して、バイポーラトランジスタを増幅素子として用いる増幅回路１０１では、入力側高調波整合回路３および出力側高調波整合回路４により、トランジスタＴＲのゲートから前段側を見たインピーダンスのうち対象信号の基本周波数ｆ０のｎ次高調波（ｎは２以上の整数）に対するインピーダンスの位相角と、トランジスタＴＲのドレインから後段側を見たインピーダンスのうち基本周波数ｆ０のｎ次高調波に対するインピーダンスの位相角との差を０度以外となるように設定する。
【００８０】
すなわち、同じ次数の高調波において、トランジスタＴＲの入力側の位相角と出力側の位相角との差を０度以外に設定する。
【００８１】
たとえば、コレクタ電圧Ｖｄ＝５５Ｖのとき、トランジスタＴＲの入力側における２次高調波に対するインピーダンスの位相角を−１７５度、トランジスタＴＲの出力側における２次高調波に対するインピーダンスの位相角を−１７０度に設定する。また、コレクタ電圧Ｖｄ＝３５Ｖのとき、トランジスタＴＲの入力側における２次高調波に対するインピーダンスの位相角を−１６５度、トランジスタＴＲの出力側における２次高調波に対するインピーダンスの位相角を−１６０度に設定する。
【００８２】
バイポーラトランジスタを増幅素子として用いる場合も同様に、トランジスタＴＲに印可される駆動電圧レベルに応じて入力側高調波整合回路３および出力側高調波整合回路４の最適条件を分ける構成により、広い入力レベル範囲にわたって高い効率を実現することができる。
【００８３】
また、本発明の第１の実施の形態に係る増幅回路では、トランジスタＴＲの入力側において基本周波数ｆ０の２次高調波用の整合回路を設け、トランジスタＴＲの出力側において基本周波数ｆ０の２次高調波および３次高調波用の整合回路を設ける構成であるとしたが、これに限定するものではない。トランジスタＴＲの入力側および出力側において、３次以降の共通の次数の高調波用整合回路を設ける構成であってもよい。たとえば、増幅回路１０１において、さらに、トランジスタＴＲの入力側において３次高調波用の整合回路を設ける構成であってもよい。
【００８４】
このように、３次以降の高調波について、トランジスタＴＲの入力側および出力側における整合条件を異なる条件下で最適にする構成でも、広い入力レベル範囲にわたって高い効率を実現することができる。また、２次高調波について整合条件を最適にする場合と同様に、たとえば増幅回路１０１の後段に、高調波を減衰させるためのフィルタを設ける必要がなくなるか、あるいは高性能のフィルタを設ける必要がなくなり、装置構成の簡易化を図ることができる。
【００８５】
また、トランジスタＴＲの入力側および出力側において、共通の次数の高調波用整合回路を設けず、異なる次数の高調波用整合回路を設ける構成であってもよい。
【００８６】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００８７】
＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る増幅回路と比べてゲート駆動電圧を制御する機能を追加した増幅回路に関する。以下で説明する内容以外は第１の実施の形態に係る増幅回路と同様である。
【００８８】
図６は、本発明の第２の実施の形態に係る増幅回路の構成を示す図である。
図６を参照して、増幅回路１０２は、本発明の第１の実施の形態に係る増幅回路１０１と比べて、さらに、ゲート変調電源７を備える。
【００８９】
検波回路５は、入力信号を検波することにより、当該入力信号のレベルを示す信号をドレイン変調電源６およびゲート変調電源７へ出力する。
【００９０】
ゲート変調電源７は、ゲート電圧ＶｇをトランジスタＴＲのゲートに供給する。ゲート変調電源７は、検波回路５から受けた信号が示す入力信号のレベルに基づいて、ゲート電圧Ｖｇのレベルを調整する。
【００９１】
このように、ドレイン電圧Ｖｄに加えて、入力信号のレベルに応じてゲート電圧Ｖｇのレベルを制御する構成により、本発明の第１の実施の形態に係る増幅回路と比べて、さらに高い効率を実現することができる。
【００９２】
その他の構成および動作は第１の実施の形態に係る増幅回路と同様であるため、ここでは詳細な説明を繰り返さない。
【００９３】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００９４】
＜第３の実施の形態＞
本実施の形態は、ロード変調方式を採用した増幅回路に関する。以下で説明する内容以外は第１の実施の形態に係る増幅回路と同様である。
【００９５】
図７は、本発明の第３の実施の形態に係る増幅回路の構成を示す図である。
図７を参照して、増幅回路１０３は、トランジスタＴＲと、入力側基本波整合回路１と、出力側基本波整合回路１２と、入力側高調波整合回路３と、出力側高調波整合回路４と、検波回路９と、制御回路１０とを備える。出力側基本波整合回路１２は、インピーダンス可変回路８を含む。
【００９６】
増幅回路１０３では、ロード変調方式が採用される。ロード変調方式では、基本波の整合条件を入力電力レベルまたは出力電力レベルに応じて変更する。すなわち、入力信号または出力信号のレベルに応じて負荷インピーダンス条件を変える。負荷インピーダンス条件が変わることにより、増幅回路１０３の整合条件が変わるため、高調波整合条件が変わる。具体的には、出力側基本波整合回路１２のインピーダンスが、たとえば増幅後の対象信号のレベルに応じて制御される。
【００９７】
より詳細には、検波回路９は、出力信号を検波することにより、当該出力信号のレベルを示す信号を制御回路１０へ出力する。
【００９８】
制御回路１０は、検波回路９から受けた信号が示す当該出力信号のレベルに基づいて、インピーダンス可変回路８のインピーダンスを調整する。
【００９９】
増幅回路１０３では、本発明の第１の実施の形態に係る増幅回路と同様に、入力側高調波整合回路３および出力側高調波整合回路４を設ける。そして、これらの回路により、トランジスタＴＲのゲートから前段側を見たインピーダンスのうち対象信号の基本周波数ｆ０の高調波に対するインピーダンスと、トランジスタＴＲのドレインから後段側を見たインピーダンスのうち基本周波数ｆ０の高調波に対するインピーダンスとが、それぞれ、出力側基本波整合回路１２のインピーダンスが異なる条件下、すなわち対象信号のレベルが異なる条件下において整合されている。
【０１００】
たとえば、増幅回路１０３では、入力側のインピーダンス整合により低出力側の効率を上げ、出力側のインピーダンス整合により高出力側の効率を上げる。
【０１０１】
具体的には、トランジスタＴＲの入力側、すなわち入力側高調波整合回路３では、出力信号レベルの低い範囲でドレイン効率が向上するようにスタブＳＴ１の電気長が設定される。
【０１０２】
また、トランジスタＴＲの出力側、すなわち出力側高調波整合回路４では、高電圧側すなわち出力信号レベルの高い範囲でドレイン効率が向上するようにスタブＳＴ２およびＳＴ３の電気長が設定される。
【０１０３】
このような構成により、出力信号の広い範囲にわたって高調波処理による効果を得ることが可能となる。
【０１０４】
より詳細には、トランジスタＴＲがＦＥＴである場合には、入力側高調波整合回路３および出力側高調波整合回路４により、トランジスタＴＲのゲートから前段側を見たインピーダンスのうち基本周波数ｆ０の２次高調波に対するインピーダンスの位相角と、トランジスタＴＲのドレインから後段側を見たインピーダンスのうち基本周波数ｆ０の２次高調波に対するインピーダンスの位相角との差が１８０度以外となるように設定される。
【０１０５】
すなわち、増幅回路１０３では、同じ次数の高調波において、トランジスタＴＲの入力側の位相角と出力側の位相角との差を１８０度以外に設定する。
【０１０６】
このような構成により、出力信号のレベルに応じてドレイン効率が変化する特性を全体的に上昇させることができるため、出力信号のレベル変動によるドレイン効率の低下を、出力信号レベルの広い範囲にわたって防ぐことができる。
【０１０７】
なお、トランジスタＴＲがバイポーラトランジスタである場合には、入力側高調波整合回路３および出力側高調波整合回路４により、トランジスタＴＲのゲートから前段側を見たインピーダンスのうち基本周波数ｆ０の２次高調波に対するインピーダンスの位相角と、トランジスタＴＲのドレインから後段側を見たインピーダンスのうち基本周波数ｆ０の２次高調波に対するインピーダンスの位相角との差が０度以外となるように設定すればよい。
【０１０８】
その他の構成および動作は第１の実施の形態に係る増幅回路と同様であるため、ここでは詳細な説明を繰り返さない。
【０１０９】
したがって、本発明の第３の実施の形態に係る増幅回路では、本発明の第１の実施の形態に係る増幅回路と同様に、広い入力レベル範囲にわたって高い効率を実現することができる。
【０１１０】
上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１１１】
１  入力側基本波整合回路
２  出力側基本波整合回路
３  入力側高調波整合回路
４  出力側高調波整合回路
５  検波回路
６  ドレイン変調電源
７  ゲート変調電源
８  インピーダンス可変回路
９  検波回路
１０  制御回路
１２  出力側基本波整合回路
１０１，１０２，１０３  増幅回路
ＴＲ  トランジスタ
【図１】
2012134914.tif 000003
【図２】
2012134914.tif 000004
【図３】
2012134914.tif 000005
【図４】
2012134914.tif 000006
【図５】
2012134914.tif 000007
【図６】
2012134914.tif 000008
【図７】
2012134914.tif 000009