(57)【要約】【課題】ニッケルめっき電極を備え、低ＶＦを兼ね備えた半導体装置の製造方法、および、半導体装置を提供することを目的としている。【解決手段】ｎ型半導体基板の一方の表面近傍に、小電流領域の電圧降下を得るべく濃度設定されたｐ型の半導体層を形成してｐｎ接合を形成する工程と、ｐ型の半導体層表面に、鉛を含有するガラスパッシベーション膜を形成し、形成したガラスパッシベーション膜の一部を除去して開口部を形成する工程と、開口部を形成した後、ｐ型の半導体層表面に、アルミニウムの膜を形成する工程と、アルミニウムとｐ型の半導体層のシリコンを、熱処理により反応させてアルミニウム・シリサイド膜を生成する工程と、アルミニウム・シリサイド膜上部に存在するシリコンと未反応のアルミニウムを、エッチングにより除去して表面を粗面化する工程と、粗面化されたアルミニウム・シリサイド膜の上にニッケル電極を形成する工程とを備える。【選択図】図２
2012134227.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型半導体基板の一方の表面近傍に、小電流領域の電圧降下を得るべく濃度設定されたｐ型の半導体層を形成してｐｎ接合を形成する工程と、
前記ｐ型の半導体層表面に、鉛を含有するガラスパッシベーション膜を形成し、前記形成したガラスパッシベーション膜の一部を除去して開口部を形成する工程と、
前記開口部を形成した後、前記ｐ型の半導体層表面に、アルミニウムの膜を形成する工程と、
前記アルミニウムと前記ｐ型の半導体層のシリコンを、熱処理により反応させてアルミニウム・シリサイド膜を生成する工程と、
前記アルミニウム・シリサイド膜上部に存在するシリコンと未反応のアルミニウムを、エッチングにより除去して表面を粗面化する工程と、
前記粗面化されたアルミニウム・シリサイド膜の上にニッケル電極を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記アルミニウム・シリサイド膜上部に存在するシリコンと未反応のアルミニウムを、エッチングにより除去して表面を粗面化する工程と前記粗面化されたアルミニウム・シリサイド膜の上にニッケル電極を形成する工程との間に、前記アルミニウム・シリサイド膜を水洗する洗浄工程
を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記アルミニウム・シリサイド膜上部に存在するシリコンと未反応のアルミニウムを、エッチングにより除去して表面を粗面化する工程と前記粗面化されたアルミニウム・シリサイド膜の上にニッケル電極を形成する工程との間に、前記アルミニウム・シリサイド膜をアルコール置換し、前記アルコール置換後に乾燥する工程
を備えることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記アルミニウム・シリサイド膜上部に存在するシリコンと未反応のアルミニウムを、エッチングにより除去して表面を粗面化する工程と前記粗面化されたアルミニウム・シリサイド膜の上にニッケル電極を形成する工程との間に、前記ガラスパッシベーション膜に含有されている鉛が溶解しないエッチング液を用いて前記アルミニウム・シリサイド膜を洗浄する洗浄工程
を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記熱処理後にシリコンと未反応のアルミニウムを表層に残す
ことを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
ｎ型半導体基板の一方の表面近傍に、小電流領域の電圧降下を得るべく濃度設定されたｐ型の半導体層を形成してｐｎ接合が形成された半導体装置において、
鉛入りのガラス膜と、
前記ｐ型の半導体層表面に、アルミニウムを熱処理して生成されたアルミニウム・シリサイドの表面に残った未反応のアルミニウムを、エッチングにより除去することにより粗面化されたアルミニウム・シリサイド膜と、
前記粗面化されたアルミニウム・シリサイド膜の上に形成された電極と、
を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、および、半導体装置に関する。
【背景技術】
【０００２】
低濃度アノード構造を用いて電圧降下（ＶＦ）を低くした半導体装置が知られている。この半導体装置では、低濃度アノードとのオーミック接触を取るために、アルミニウム電極を採用している。ところが、ニッケル電極を使用する場合、低濃度アノード構造とニッケル電極はオーミック接触にならない。
【０００３】
そこで、図１７のようなメサ構造の半導体装置９００が考案されている。図１７は、従来の実施形態に係る半導体装置の断面構成図である。図１７において、半導体装置９００の紙面上方向はアノード（Ａ）を示しており、紙面下方向はカソード（Ｋ）を示している。
図１７において、低濃度ｐ型層９０３の上に、ニッケルとのオーミック接触を実現するために高濃度ｐ型層９１１を形成する。そして、高濃度ｐ型層９１１の表面に、サンドブラスト機で粗面化処理を行っている。粗面化処理を行うことにより、高濃度ｐ型層９１１の表面が粗面化され、高濃度ｐ型層９１１上に形成する層が、高濃度ｐ型層９１１に付着し易くなる。
しかし、高濃度ｐ型層９１１の表面にサンドブラスト機で粗面化処理を行った後、二酸化ケイ素（ＳｉＯ２）が形成されてしまう。このため、ニッケルめっきの前処理として、高濃度ｐ型層９１１の表面の二酸化ケイ素をフッ化水素（フッ酸）系のエッチング液を用いて除去し、粗面化処理時の研磨粉を塩酸等で除去していた。次に、粗面化された高濃度ｐ型層９１１上にオーミック接触となるニッケル膜９１２を形成していた。その後、熱処理して、ニッケル・シリサイドを形成することで、電圧降下（ＶＦ）を低くしていた（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４０２２１１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の従来の半導体装置では、ニッケルめっきの前処理時、ガラスパッシベーションに含まれている鉛９０６が、フッ化水素系のエッチング液に溶け込み、高濃度ｐ型層９１１の表面に付着してしまっていた。高濃度ｐ型層９１１の表面に付着した鉛９０６の影響により、ニッケルめっきの付着性が低下する。そして、熱処理時、鉛９０６が付着した部分には、高濃度ｐ型層９１１とニッケル膜９１２によるニッケル・シリサイドが形成されず、オーミック接触にならない。この結果、電圧降下（ＶＦ）が大きくなってしまうという課題があった。
【０００６】
本発明は、上記の問題点に鑑みてなされたものであって、ニッケルめっき電極を備え、低ＶＦを兼ね備えた半導体装置の製造方法、および、半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明にかかる半導体装置の製造方法は、ｎ型半導体基板の一方の表面近傍に、小電流領域の電圧降下を得るべく濃度設定されたｐ型の半導体層を形成してｐｎ接合を形成する工程と、前記ｐ型の半導体層表面に、鉛を含有するガラスパッシベーション膜を形成し、前記形成したガラスパッシベーション膜の一部を除去して開口部を形成する工程と、前記開口部を形成した後、前記ｐ型の半導体層表面に、アルミニウムの膜を形成する工程と、前記アルミニウムと前記ｐ型の半導体層のシリコンを、熱処理により反応させてアルミニウム・シリサイド膜を生成する工程と、前記アルミニウム・シリサイド膜上部に存在するシリコンと未反応のアルミニウムを、エッチングにより除去して表面を粗面化する工程と、前記粗面化されたアルミニウム・シリサイド膜の上にニッケル電極を形成する工程と、を備えることを特徴としている。
【０００８】
また、本発明の半導体装置の製造方法において、前記アルミニウム・シリサイド膜上部に存在するシリコンと未反応のアルミニウムを、エッチングにより除去して表面を粗面化する工程と前記粗面化されたアルミニウム・シリサイド膜の上にニッケル電極を形成する工程との間に、前記アルミニウム・シリサイド膜を水洗する洗浄工程を備えるようにしてもよい。
【０００９】
また、本発明の半導体装置の製造方法において、前記アルミニウム・シリサイド膜上部に存在するシリコンと未反応のアルミニウムを、エッチングにより除去して表面を粗面化する工程と前記粗面化されたアルミニウム・シリサイド膜の上にニッケル電極を形成する工程との間に、前記アルミニウム・シリサイド膜をアルコール置換し、前記アルコール置換後に乾燥する工程を備えるようにしてもよい。
【００１０】
また、本発明の半導体装置の製造方法において、前記アルミニウム・シリサイド膜上部に存在するシリコンと未反応のアルミニウムを、エッチングにより除去して表面を粗面化する工程と前記粗面化されたアルミニウム・シリサイド膜の上にニッケル電極を形成する工程との間に、前記ガラスパッシベーション膜に含有されている鉛が溶解しないエッチング液を用いて前記アルミニウム・シリサイド膜を洗浄する洗浄工程を備えるようにしてもよい。
【００１１】
また、本発明の半導体装置の製造方法において、前記熱処理後にシリコンと未反応のアルミニウムを表層に残すようにしてもよい。
【００１２】
上記目的を達成するため、本発明にかかる半導体装置は、ｎ型半導体基板の一方の表面近傍に、小電流領域の電圧降下を得るべく濃度設定されたｐ型の半導体層を形成してｐｎ接合が形成された半導体装置において、鉛入りのガラス膜と、前記ｐ型の半導体層表面に、アルミニウムを熱処理して生成されたアルミニウム・シリサイドの表面に残った未反応のアルミニウムを、エッチングにより除去することにより粗面化されたアルミニウム・シリサイド膜と、前記粗面化されたアルミニウム・シリサイド膜の上に形成された電極と、を備えることを特徴としている。
【発明の効果】
【００１３】
本発明の半導体装置およびその製造方法によれば、低濃度ｐ型層の上に、アルミニウムを焼結処理して生成されたアルミニウム・シリサイドを形成するようにした。この結果、二酸化ケイ素が形成されないため、フッ酸系のエッチング液を用いたエッチングを行わずにすむ。このため、ガラスパッシベーション膜から鉛が溶解して、アルミニウム・シリサイド表面に付着しないため、アルミニウム・シリサイド層とニッケル層と密着性が低下することを防止できる。よって、ニッケル・シリサイドが形成されるので、アルミニウム・シリサイド層と低濃度ｐ型層によるオーミック接触を実現することができ、ＶＦを低くすることができる。
上記によりニッケルめっき電極を備え、低ＶＦを兼ね備えた半導体装置の製造方法、および、半導体装置を実現することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る半導体装置の断面構成図である。
【図２】同実施形態に係る半導体装置の製造方法の工程フローである。
【図３】同実施形態に係る半導体装置の製造工程図である。
【図４】同実施形態に係る半導体装置の図３後の製造工程を示す半導体装置の断面構成図である。
【図５】同実施形態に係る半導体装置の図４後の製造工程を示す半導体装置の断面構成図である。
【図６】同実施形態に係る半導体装置の図５後の製造工程を示す半導体装置の断面構成図である。
【図７】同実施形態に係る半導体装置の図６後の製造工程を示す半導体装置の断面構成図である。
【図８】同実施形態に係る半導体装置の図７後の製造工程を示す半導体装置の断面構成図である。
【図９】同実施形態に係る半導体装置の図８後の製造工程を示す半導体装置の断面構成図である。
【図１０】同実施形態に係る半導体装置の図９後の製造工程を示す半導体装置の断面構成図である。
【図１１】同実施形態に係る半導体装置の図１０後の製造工程を示す半導体装置の断面構成図である。
【図１２】同実施形態に係る半導体装置の図１１後の製造工程を示す半導体装置の断面構成図である。
【図１３】同実施形態に係る半導体装置の図１２後の製造工程を示す半導体装置の断面構成図である。
【図１４】同実施形態に係る半導体装置の図１３後の製造工程を示す半導体装置の断面構成図である。
【図１５】同実施形態に係る前処理を行った場合と前処理を行わなかった場合の順方向電流と順方向電圧の特性を示したグラフである。
【図１６】第２実施形態に係る半導体装置の製造方法の工程フローである。
【図１７】従来の実施形態に係る半導体装置の断面構成図である。
【発明を実施するための形態】
【００１５】
以下、図面を用いて本発明の実施形態について詳細に説明する。なお、本発明は係る実施形態に限定されず、その技術思想の範囲内で種々の変更が可能である。
【００１６】
［第１実施形態］
半導体装置の構造例を、メサ型ダイオード１を例として、図１の断面構成図を用いて説明する。図１において、メサ型ダイオード１の紙面上方向はアノード（Ａ）を示しており、紙面下方向はカソード（Ｋ）を示している。
図１において、本実施形態のメサ型ダイオード１は、下層ｎ型半導体層１１上に、上層ｎ型半導体層１２が形成されている。
下層ｎ型半導体層１１は、高濃度となるように形成されている。下層ｎ型半導体層１１の濃度は、例えば、２×１０１９ｃｍ−３である。下層ｎ型半導体層１１の厚みは、例えば、１８０μｍである。
【００１７】
上層ｎ型半導体層１２は、下層ｎ型半導体層１１より不純物濃度が低くなるように形成されている。上層ｎ型半導体層１２の濃度は、例えば、１×１０１４ｃｍ−３である。上層ｎ型半導体層１２の厚みは、例えば、５０μｍである。
上層ｎ型半導体層１２上には、低濃度ｐ型半導体層１３が形成されている。低濃度ｐ型半導体層１３は、微小電流が流れる領域で低い電圧降下が生じるように、低濃度に濃度設定されている。低濃度ｐ型半導体層１３の濃度は、例えば、２×１０１６ｃｍ−３である。低濃度ｐ型半導体層１３の厚さは、例えば厚み８μｍである。
また、低濃度ｐ型半導体層１３の表面には、アノード電極４０が形成されている。また、メサ型ダイオード１のメサ溝には、保護膜としてガラス膜１７が形成されている。また、下層ｎ型半導体層１１下には、カソード電極４１が形成されている。
【００１８】
アノード電極４０は、アルミニウム・シリサイド膜２３と、ニッケル・シリサイド膜３３と、Ｎｉ（ニッケル）−Ｐ膜３５と、半田膜３６とを備えている。
アルミニウム・シリサイド膜２３は、ニッケルめっきを行うために最適に粗面化されており、低濃度ｐ型半導体層１３表面に形成されている。
図１においては、アルミニウム・シリサイド膜２３が、最適に粗面化された状態を、アルミニウム・シリサイド膜２３中に、１５個の三角形を並べることにより模式的に図示している。これらの三角形の高さ、つまり、最適に粗面化されたアルミニウム・シリサイド膜２３の最上部と最下部との高さの差は、例えば、０．３μｍ〜１．５μｍである。アルミニウム・シリサイド膜２３を最適に粗面化することにより、図１に示すように、アルミニウム・シリサイド膜２３の表面には、凹凸が生じる。
【００１９】
ニッケル・シリサイド膜３３は、アルミニウム・シリサイド膜２３上に形成されている。
Ｎｉ−Ｐ膜３５は、ニッケル・シリサイド膜３３上に形成されている。Ｎｉ−Ｐ膜３５は、リン（Ｐ）を含むニッケルからなる。なお、本実施形態では、Ｎｉ−Ｐ膜３５が、リン（Ｐ）を含む場合について説明するが、Ｎｉ−Ｐ膜３５は、リン（Ｐ）を含まなくてもよい。
半田膜３６は、Ｎｉ−Ｐ膜３５上に形成されている。
【００２０】
アノード電極４０の各膜の厚みは、例えば、以下の厚みとなるように形成される。つまり、アルミニウム・シリサイド膜２３は０．５μｍの厚さに形成される。また、ニッケル・シリサイド膜３３は約０．７μｍの厚さに形成される。また、Ｎｉ−Ｐ膜３５は約１μｍの厚さに形成される。
【００２１】
カソード電極４１は、シリサイド化された膜を有するニッケル膜３２と、半田膜３７とを備えている。
ニッケル膜３２は、下層ｎ型半導体層１１下に形成される。なお、本実施形態では、ニッケル膜３２が、リン（Ｐ）を含んでいない場合について説明しているが、ニッケル膜３２は、リン（Ｐ）を含んでいてもよい。
半田膜３７は、ニッケル膜３２下に形成される。
【００２２】
次に、微小電流において低い電圧降下（ＶＦ）が得られ、さらにオーミック接触が得られる構造的な理由について説明する。
まず、低濃度ｐ型半導体層１３上にアルミニウム・シリサイド膜２３を形成した。そして、形成されたアルミニウム・シリサイド膜２３上にニッケルめっきを行うことで、ニッケル・シリサイド膜３３およびＮｉ−Ｐ膜３５を形成した。そして、Ｎｉ−Ｐ膜３５上に半田膜３６を形成した。これにより、アノード電極４０を形成した。このため、低濃度ｐ型半導体層１３と、アルミニウム・シリサイド膜２３とによりオーミック接触が確保される。
【００２３】
また、アルミニウム・シリサイド膜２３に対して、後述するエッチング工程により、ニッケルめっきを行なうために、前述したように、最適な粗面化を行なった。その後、ニッケルめっきの前処理として、フッ化水素系のエッチング液を用いたエッチングは行わず、水洗いを行う。水洗い後、アルミニウム・シリサイド膜２３上に、ニッケルめっきを行うようにした。このため、図１７のような高濃度ｐ型層９１１の表面に鉛９０６の付着が生じないため、ニッケルめっきの付着性が低下を防止することができる。
【００２４】
次に、図２の半導体装置の製造方法の工程フロー、及び、図３〜図１４の本実施形態の半導体装置の製造方法の工程を説明する図を用いて説明する。本実施形態では、半導体装置の例として、メサ型ダイオード１を製造する工程について説明する。
図３に示すように、半導体基板は、下層ｎ型半導体層１１と、上層ｎ型半導体層１２とを備える。
下層ｎ型半導体層１１は、ｎ型の半導体層である。下層ｎ型半導体層１１は、高濃度となるように形成されている。下層ｎ型半導体層１１の濃度は、例えば、２×１０１９ｃｍ−３である。
【００２５】
上層ｎ型半導体層１２は、下層ｎ型半導体層１１より不純物濃度が低くなるように、下層ｎ型半導体層１１上に形成されている。上層ｎ型半導体層１２の濃度は、例えば、例えば２×１０１４ｃｍ−３である。
この上層ｎ型半導体層１２上に、微小電流が流れる領域で低い電圧降下（ＶＦ）を実現するために、不純物濃度の低い（例えば５×１０１５ｃｍ−３〜２×１０１６ｃｍ−３）ｐ型半導体を拡散させ、低濃度ｐ型半導体層１３を形成する。また、拡散により形成された低濃度ｐ型半導体層１３上に、ＳｉＯ２からなるシリコン酸化膜１４を形成する。また、下層ｎ型半導体層１１下に、ＳｉＯ２からなるシリコン酸化膜１５を形成する（ｐｎ接合を形成する工程：ステップＳ１）。
【００２６】
次に、図４に示すように、形成されたシリコン酸化膜１４をマスクとして使用して、エッチングを行い、メサ溝１６を形成する（ステップＳ２）。このエッチングとしては、ドライエッチングまたはウェットエッチングなどを用いることができる。
【００２７】
次に、図５に示すように、形成されたメサ溝１６およびシリコン酸化膜１４を覆うように、ガラス膜１７による保護膜（パッシベーション膜）を形成する（ステップＳ３）。
なお、パッシベーション膜に使用する材料は、鉛（Ｐｂ）が含まれているガラス、例えば、鉛ガラスを用いる。鉛ガラスは、酸やアルカリ溶剤に対して強く、耐薬品性があるという利点を有しているため、ガラスをパッシベーション膜に用いられている。
【００２８】
次に、図６に示すように、電極を作製するために、形成されたシリコン酸化膜１４およびガラス膜１７上に、エッチングにより開口部１８を形成する（ステップＳ４）。このエッチングとしては、ドライエッチングまたはウェットエッチングなどを用いることができる。開口部１８は、低濃度Ｐ型半導体層１３に届くように開口されている。
【００２９】
次に、図７に示すように、ガラス膜１７および開口部１８上に、アルミニウム膜２１を蒸着またはスパッタリング等により形成する（ステップＳ５）。形成されるアルミニウム膜の厚さは、後述する焼結処理後にシリコンと未反応のアルミニウムが、アルミニウム・シリサイド膜２２表層に残る厚さに形成する。アルミニウム膜２１の厚さは、例えば、６μｍに形成する。
【００３０】
次に、形成されたアルミニウム膜２１上の電極形成に必要な部分に、レジストを形成する。レジストを形成後、ガラス膜１７上等のアルミニウム膜２１の不要な部分をエッチングにより除去する（ステップＳ６）。このエッチングには、例えば、燐酸が用いられる。また、このエッチングとしては、ドライエッチングまたはウェットエッチングなどを用いることができる。
エッチング後、アルミニウム膜２１上のレジストを除去する。図８は、レジスト除去後の状態を示す図である。
【００３１】
次に、図９に示すように、アルミニウム膜２１上のレジストを除去後、焼結工程（熱処理）を行う。この焼結工程は、例えば、４００度〜５００度の温度で行なわれる。この工程によって、低濃度Ｐ型半導体層１３内のシリコンとアルミニウム膜２１によりアルミニウム・シリサイド膜２２を形成する（ステップＳ７）。この工程により、低濃度ｐ型半導体層１３とニッケルを用いた電極部４０を形成するアルミニウム・シリサイド膜２２とが、オーミック接触を実現している。
【００３２】
次に、図１０に示すように、アルミニウム・シリサイド膜２２表層のアルミニウムであって、シリコンと未反応のアルミニウムをエッチングにより除去する（表面を粗面化する工程；ステップＳ８）。このエッチングとしては、ドライエッチングまたはウェットエッチングなどを用いることができる。このエッチング処理により、アルミニウム・シリサイド膜２２表面から不要なアルミニウムが除去される。さらに、後述するニッケル膜のめっきを行うために、表面が最適な粗面化（例えば０．３μｍ〜１．５μｍ）されたアルミニウム・シリサイド膜２３が得られる。
【００３３】
次に、表面を粗面化する工程後、水洗いを行う（洗浄工程；ステップＳ９）。水洗いは、例えば、超音波洗浄を行ってもよい。
【００３４】
洗浄工程後、図１１に示すように、表面が粗面化されたアルミニウム・シリサイド膜２３上と、下層ｎ型半導体層１１下に、それぞれニッケルめっきを行う（ステップＳ１０）。なお、前記したニッケルめっきには、リン（Ｐ）が含まれている。アルミニウム・シリサイド膜２３上に形成されるニッケルめっきＮｉ−Ｐ膜３１の厚みは、例えば１μｍである。
【００３５】
次に、アルミニウム・シリサイド膜２３上にニッケル・シリサイド膜を形成するために、焼鈍工程を行う（ステップＳ１１）。焼鈍工程により、図１２に示すように、アルミニウム・シリサイド膜２３上に、ニッケル・シリサイド膜３３が形成される。ニッケル・シリサイド膜３３の厚さは、例えば、約０．７μｍである。
そして、ニッケル・シリサイド膜３３上に、Ｎｉ−Ｐ膜３４が分離して形成される。Ｎｉ−Ｐ膜３４の厚さは、例えば、約０．３μｍである。
【００３６】
次に、図１３に示すように、焼鈍工程でアルミニウム・シリサイド膜２３中の未反応だったＮｉ−Ｐ膜３４を、硝酸等を用いたエッチングにより除去する（ステップＳ１２）。このエッチングとしては、ドライエッチングまたはウェットエッチングなどを用いることができる。
【００３７】
次に、エッチングによりＮｉ−Ｐ膜３４を除去した後、図１４に示すように、ニッケル・シリサイド膜３３上に、ニッケルめっきを行うことでＮｉ−Ｐ膜３５を形成する。Ｎｉ−Ｐ膜３５の厚さは、例えば約１μｍである。
次に、Ｎｉ−Ｐ膜３５上とニッケル膜３２下に、それぞれ半田印刷を行うことで半田膜３６、３７を形成する（ステップＳ１３）。
【００３８】
このように、本実施形態におけるアノード電極４０は、表面が粗面化されたアルミニウム・シリサイド膜２３と、アルミニウム・シリサイド膜２３上のニッケル・シリサイド膜３３と、ニッケル・シリサイド膜３３上のニッケル膜３５および半田膜３６を備えている。また、アノード電極４０は、アルミニウム・シリサイド膜２３上に形成されたニッケル・シリサイド膜３３を備えている。また、カソード電極４１は、ニッケル膜３２と、半田膜３７を備えている。
以上により、半導体装置の製造工程を終了する。
なお、ニッケル電極を形成する工程とは、ステップＳ１０〜ステップＳ１３の工程である。
【００３９】
また、本実施形態において、洗浄工程（ステップＳ９）とニッケルめっき工程（ステップＳ１０）との間に、乾燥を行う工程を行うようにしてもよい。乾燥は、例えば、スピンドライヤー（遠心乾燥機）を用いて行うようにしてもよい。
【００４０】
図１５は、実施形態に係る前処理を行った場合と前処理を行わなかった場合の順方向電流と順方向電圧の特性を示したグラフである。図１５において、横軸は順方向電圧（Ｖ）を表しており、縦軸は順方向電流（Ａ）を表している。
曲線ｇ２１は、ニッケルめっきの前処理として、高濃度ｐ型層９１１の表面の二酸化ケイ素をフッ酸系のエッチング液で処理しない本実施形態による半導体装置１の順方向電流と順方向電圧の特性である。
曲線ｇ２２は、ニッケルめっきの前処理として、高濃度ｐ型層９１１の表面の二酸化ケイ素を濃度の低いフッ酸系のエッチング液で処理した従来の半導体装置の順方向電流と順方向電圧の特性である。濃度の低いフッ酸系のエッチング液とは、例えば、フッ酸と水との比が、１対１００である。
曲線ｇ２３は、ニッケルめっきの前処理として、高濃度ｐ型層９１１の表面の二酸化ケイ素を濃度の高いフッ酸系のエッチング液で処理した従来の半導体装置の順方向電流と順方向電圧の特性である。濃度の高いフッ酸系のエッチング液とは、例えば、フッ酸と水との比が、１対１０である。
【００４１】
曲線ｇ２２は、曲線ｇ２３と比較して、同じ順方向電流を流した場合の順方向電圧の値が小さい。換言すると、エッチング液においてフッ酸の濃度が高い程、同じ順方向電流を流した場合の順方向電圧の値が大きくなっている。
曲線ｇ２１は、曲線ｇ２２と比較して、同じ順方向電流を流した場合の順方向電圧の値が小さい。このため、濃度の低いフッ酸系のエッチング液でエッチングを行う場合（曲線ｇ２２）よりも、フッ酸系のエッチング液でエッチングを行わずに水洗いを行う場合（曲線ｇ２１）の方が、同じ順方向電流を流したときの順方向電圧を小さくすることができる。このため、半導体装置の発熱量を小さくすることができる。
すなわち、本実施形態によれば、微小電流が流れる領域に加え、電流が増加した場合においても低い電圧降下の特性（ＶＦ）を得ることができる。
【００４２】
以上のように、微小電流が流れる領域について低い電圧降下（ＶＦ）の特性が得られるように濃度設定された低濃度のｐ型の不純物拡散層である低濃度ｐ型半導体層１３の表面に、アルミニウムの膜を形成する。次に、形成されたアルミニウム膜と、低濃度ｐ型半導体層１３のシリコンとを焼結処理により反応させて、アルミニウム・シリサイド膜２３を生成する。次に、生成されたアルミニウム・シリサイド膜２３の上部に存在するアルミニウムであって、低濃度ｐ型半導体層１３のシリコンとは未反応のアルミニウムを、エッチングにより除去して、アルミニウム・シリサイド膜２３の表面を粗面化する。表面を粗面化する工程後、水洗いを行う。さらに、水洗い後、粗面化されたアルミニウム・シリサイド膜２３の上に、ニッケルを含むニッケル・シリサイド膜３３やＮｉ−Ｐ膜３５などを形成することにより、アノード電極４０を形成する。このため、低濃度ｐ型半導体層１３とアルミニウム・シリサイド膜２３との間で、オーミック接触を実現し、さらに低い電圧降下の特性（ＶＦ）を兼ね備えたメサ型ダイオード１を実現することが可能になる。
また、アルミニウム・シリサイド膜２３上に酸化物がさらに出来にくいため、アルミニウム・シリサイド膜の上のニッケルの付着性が向上する。この結果、ニッケルのめっき厚のばらつきが少なくなる効果もある。
【００４３】
このため、本実施形態によれば、微小電流領域で、高濃度のｐ型半導体層上にニッケルを用いたアノード電極を形成した場合より約０．１５V低い電圧降下（ＶＦ）を実現した。なお、ここで、微小電流が流れる領域とは、例えば、電流密度１０Ａ／ｃｍ２の領域である。これにより、回路の電力損出も現象させると共に、ダイオードの発熱を抑えることにも効果がある。このため、本実施形態におけるダイオードは、整流用のダイオード、ブリッジダイオードなどに使用可能である。
【００４４】
［第２実施形態］
図１６は、本実施形態に係る半導体装置の製造方法の工程フローである。
ステップＳ１〜ステップＳ８までは、第１実施形態と同様の工程を行う。ステップＳ８の表面を粗面化する工程後、水洗いを行う（洗浄工程；ステップＳ９）。
洗浄工程後、アルコール置換処理を行い（ステップＳ１０１）、さらに一旦大気中で乾燥させる（ステップＳ１０２）。アルコール置換には、例えば、イソプロピルアルコール（ＩＰＡ）を用いる。また、乾燥させる時間は、例えば、５分間である。また、乾燥は、例えば、スピンドライヤー（遠心乾燥機）を用いて行うようにしてもよい。また、アルコール置換を行いながら、乾燥するようにしてもよい。
【００４５】
次に、表面が粗面化されたアルミニウム・シリサイド膜２３上と、下層ｎ型半導体層１１下に、それぞれニッケルめっきを行う（ステップＳ１０）。
以下、ステップＳ１１〜ステップ１２の工程を行う。
【００４６】
なお、本実施形態では、ステップＳ９の水洗い工程を行った後、アルコール置換を行う例を説明したが、水洗い工程を行わずに、アルコール置換を行うようにしてもよい。
【００４７】
以上のように、表面の粗面化後、水洗いを行う。水洗い後に、さらにアルコール置換を行う。そして、アルコール置換後に、乾燥を行う。そして、乾燥後、粗面化されたアルミニウム・シリサイド膜の上にニッケルを用いたアノード電極を形成するようにしたので、オーミック接触を実現し、低電圧降下（ＶＦ）のダイオードを実現することが可能になる。アルコール置換を行う場合、水洗いのみの第１実施形態と比べ、アルミニウム・シリサイド膜２３上に酸化物がさらに出来にくいため、アルミニウム・シリサイド膜の上のニッケルの付着性がさらに向上する。この結果、ニッケルのめっき厚のばらつきがさらに少なくなる効果もある。
【００４８】
また、本実施形態では、パッシベーション膜として用いられる物質としては、鉛を用いる例を説明した。パッシベーション膜として用いられる他の物質としては、例えば、アンチモン（Ｓｂ）がある。このため、本実施形態は、パッシベーション膜に用いられる鉛やアンチモンが溶け出さないようにすることで、アルミニウム・シリサイド膜の上のニッケルの付着性が向上する。
また、本実施形態では、ニッケルめっきの前処理として、水洗いを行う例と、アルコール置換を行う例を説明したが、ガラスパッシベーション膜に含有されている鉛やアンチモンが溶解しないエッチング液を用いるようにしてもよい。
【００４９】
なお、本実施形態では、ニッケル膜３１、３２、３６の形成をめっきで行う例について説明したが、ニッケル蒸着により形成しても同様の効果が得られる。
【００５０】
また、本実施形態では、メサ型ダイオードについて説明したが、プレーナ型でも同様の効果が得られる。
【００５１】
さらにまた、本実施形態では、半導体装置および半導体装置の製造方法としてダイオードを用いて説明したが、本発明はこれに限られるものではなく、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）などの場合であっても同様の効果が得られる。
【００５２】
さらにまた、本実施形態では、単体の構成について説明したが、半導体集積回路上の電極を形成する場合にも、本実施形態によるニッケルを用いた電極の製造工程を用いることも可能である。
【００５３】
さらにまた、本実施形態で説明時にあげた各領域の不純物濃度および深さの例に限られるものではなく、本実施形態におけるオーミック接触およびニッケルめっきを実現できる不純物濃度および深さであれば良い。
【符号の説明】
【００５４】
１・・・メサ型ダイオード
１１・・・下層ｎ型半導体層
１２・・・上層ｎ型半導体層
１３・・・低濃度ｐ型半導体層
１５・・・シリコン酸化膜
１７・・・ガラス膜
２３・・・粗面化されたアルミニウム・シリサイド膜
３２・・・ニッケル膜
３３・・・ニッケル・シリサイド膜
３５・・・Ｎｉ−Ｐ膜
３６、３７・・・半田膜
４０・・・アノード電極
４１・・・カソード電極
【図１】
2012134227.tif 000003
【図２】
2012134227.tif 000004
【図３】
2012134227.tif 000005
【図４】
2012134227.tif 000006
【図５】
2012134227.tif 000007
【図６】
2012134227.tif 000008
【図７】
2012134227.tif 000009
【図８】
2012134227.tif 000010
【図９】
2012134227.tif 000011
【図１０】
2012134227.tif 000012
【図１１】
2012134227.tif 000013
【図１２】
2012134227.tif 000014
【図１３】
2012134227.tif 000015
【図１４】
2012134227.tif 000016
【図１５】
2012134227.tif 000017
【図１６】
2012134227.tif 000018
【図１７】
2012134227.tif 000019