(57)【要約】【課題】  良好な感度と良好な空間分解能を得ることが可能な積層構造の検出装置を提供する。【解決手段】  基板１００上に、複数の変換素子と、基板と複数の変換素子との間に配置された複数のスイッチ素子２と、複数の変換素子と複数のスイッチ素子との間に配置された絶縁体１０６，１０８と、を有し、複数の変換素子が、互いに離間した複数の第１電極１と、複数の変換素子に渡って設けられた第２電極１１３と、複数の第１電極と第２電極との間に複数の変換素子に渡って配置された半導体層１１１と、を含み、絶縁体が、複数の第１電極の直下に位置する複数の第１領域と、複数の第１領域の間に位置する第２領域と、を含む検出装置であって、絶縁体の第２領域と半導体層とが接する部分の電位を第２電極の電位と第１電極の電位の間の電位に規定する電位が供給される第３電極が絶縁体の第２領域の内部に設けられている。【選択図】  図１
2012114166.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、マトリクス状に配置された複数の変換素子と、複数の前記変換素子と１対１に対応して前記基板と複数の前記変換素子との間にマトリクス状に配置された複数のスイッチ素子と、複数の前記変換素子と複数の前記スイッチ素子との間に配置された絶縁体と、を有し、
複数の前記変換素子が、互いに離間して複数の前記スイッチ素子と１対１に対応して接続された複数の第１電極と、複数の前記変換素子に渡って設けられた第２電極と、複数の前記第１電極と前記第２電極との間に複数の前記変換素子に渡って配置された半導体層と、を含み、
前記絶縁体が、複数の前記第１電極のそれぞれの直下に位置する複数の第１領域と、複数の前記第１領域の間に位置する第２領域と、を含む検出装置であって、
前記絶縁体の前記第２領域と前記半導体層とが接する部分の電位を前記第２電極の電位と前記第１電極の電位の間の電位に規定する電位が供給される第３電極が前記絶縁体の前記第２領域の内部に設けられていることを特徴とする検出装置。
【請求項２】
前記絶縁体は複数の絶縁層を含み、
前記複数の絶縁層は、複数の前記第１電極のそれぞれの直下に位置する複数の第１領域と、複数の前記第１領域の間に位置する第２領域と、を含み、
前記複数の絶縁層のうち隣接する２つの絶縁層の間の前記第２領域の内部に前記第３電極が設けられていることを特徴とする請求項１に記載の検出装置。
【請求項３】
前記変換素子が蓄積状態を開始する際に、前記第２電極に供給される電位をＶ１、前記第１電極の基準電位をＶｘ、前記半導体層の誘電率をε１、前記半導体層の膜厚をｔ、前記複数の絶縁層のうち前記半導体層と前記第３電極との間に配置された絶縁層の誘電率をε２、前記複数の絶縁層のうち前記半導体層と前記第３電極との間に配置された絶縁層の膜厚をｄとすると、前記第３電極に供給される電位Ｖ２は以下の式を満たすことを特徴とする請求項２に記載の検出装置。
【数１】
2012114166.tif 000027
【請求項４】
前記スイッチ素子は、ｎ型の第１不純物半導体層を含み、
前記変換素子は、前記第１電極と前記半導体層との間に配置されたｎ型の第２不純物半導体層と、前記半導体層と前記第２電極との間に配置されたｐ型の第３不純物半導体層と、を更に含み、
前記第３電極に供給される電位Ｖ２は
【数２】
2012114166.tif 000028
を満たすことを特徴とする請求項３に記載の検出装置。
【請求項５】
前記スイッチ素子は、ｎ型の第１不純物半導体層を含み、
前記変換素子は、前記第１電極と前記半導体層との間に配置されたｐ型の第２不純物半導体層と、前記半導体層と前記第２電極との間に配置されたｎ型の第３不純物半導体層と、を更に含み、
前記第３電極に供給される電位Ｖ２は
【数３】
2012114166.tif 000029
を満たすことを特徴とする請求項３に記載の検出装置。
【請求項６】
前記スイッチ素子は、ｎ型の第１不純物半導体層を含み、
前記変換素子は、前記第１電極と前記半導体層との間に配置され前記画素毎に分離された層間絶縁層と、前記半導体層と前記第２電極との間に配置されたｎ型の第３不純物半導体層と、を更に含み、
前記第３電極に供給される電位Ｖ２は
【数４】
2012114166.tif 000030
を満たすことを特徴とする請求項３に記載の検出装置。
【請求項７】
前記スイッチ素子は、ｎ型の第１不純物半導体層を含み、
前記変換素子は、前記第１電極と前記半導体層との間で複数の画素に渡って配置され層間絶縁層と、前記半導体層と前記第２電極との間に配置されたｎ型の第３不純物半導体層と、を更に含み、
前記第２電極に供給される電位をＶ１、前記第１電極に供給される基準電位をＶｘ、前記半導体層の誘電率をε１、前記半導体層の膜厚をｔ１、前記層間絶縁層の誘電率をε２、前記層間絶縁層の膜厚をｔ２、前記複数の絶縁層のうち前記半導体層と前記第３電極との間に配置された絶縁層の誘電率をε３、前記複数の絶縁層のうち前記半導体層と前記第３電極との間に配置された絶縁層の膜厚をｄとすると、前記第３電極に供給される電位Ｖ２は以下の式を満たすことを特徴とする請求項２に記載の検出装置。
【数５】
2012114166.tif 000031
【請求項８】
請求項１〜６のいずれか１項に記載の検出装置と、
前記半導体装置からの信号を処理する信号処理手段と、
前記信号処理手段からの信号を記録するための記録手段と、
前記信号処理手段からの信号を表示するための表示手段と、
前記信号処理手段からの信号を伝送するための伝送処理手段と、
前記放射線を発生させるための放射線源と、を具備することを特徴とする放射線検出システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用される検出装置及び放射線検出システムに関するものである。なお、本願明細書において放射線は、放射線崩壊によって放出される粒子（光子を含む）の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばＸ線や粒子線、宇宙線なども、含まれるものとする。また、本願明細書において変換素子は、光または放射線を電気信号に変換する半導体素子をいう。
【背景技術】
【０００２】
近年、薄膜半導体製造技術は、ＴＦＴ（薄膜トランジスタ）等のスイッチ素子と光電変換素子等の変換素子とを組み合わせた検出装置や放射線検出装置に利用されている。また、構造についても、変換素子の開口率を向上させて検出装置の感度を向上させるため、特許文献１に示すようなスイッチ素子の上方に変換素子を配置する積層構造の画素の提案がなされている。特許文献１では更に、スイッチ素子に電気的に接続される変換素子の電極（以下、個別電極と称する）が画素ごとに分割され、変換素子の半導体層及び対向電極が複数の画素に渡って分離されることなく配置された積層構造の画素の提案がなされている。しかしながら、特許文献１に示すような構造では、細かい画素ピッチで開口率を広くする為に個別電極の間隔を狭く配置した場合、隣接画素が収集した電荷が影響し、空間分解能などの特性が悪化する懸念がある。そこで、特許文献２に示すように、隣接する変換素子の個別電極間にダミー電極を配置し、ダミー電極が隣接画素間で生じた電荷を引き寄せるための所定電位に保持される提案がなされている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第５６１９０３３号公報
【特許文献２】実開平０７−０３２９６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献２に示すように、隣接する変換素子の個別電極間にダミー電極を配置すると、隣接する個別電極間の距離が大きくなる。そのため、検出装置の実質的な開口率の低下を引き起こす懸念がある。また、特許文献１及び特許文献２において、個別電極間の距離を大きくなると、個別電極間の半導体層は個別電極に吸収される電荷を発生できない不感領域となり、検出装置全体の感度が向上しない。そこで本願発明では、良好な感度と良好な空間分解能を得ることが可能な積層構造の検出装置を提供することを課題とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の検出装置は、基板上に、マトリクス状に配置された複数の変換素子と、複数の前記変換素子と１対１に対応して前記基板と複数の前記変換素子との間にマトリクス状に配置された複数のスイッチ素子と、複数の前記変換素子と複数の前記スイッチ素子との間に配置された絶縁体と、を有し、複数の前記変換素子が、互いに離間して複数の前記スイッチ素子と１対１に対応して接続された複数の第１電極と、複数の前記変換素子に渡って設けられた第２電極と、複数の前記第１電極と前記第２電極との間に複数の前記変換素子に渡って配置された半導体層と、を含み、前記絶縁体が、複数の前記第１電極のそれぞれの直下に位置する複数の第１領域と、複数の前記第１領域の間に位置する第２領域と、を含む検出装置であって、前記絶縁体の前記第２領域と前記半導体層とが接する部分の電位を前記第２電極の電位と前記第１電極の電位の間の電位に規定する電位が供給される第３電極が前記絶縁体の前記第２領域の内部に設けられていることを特徴とする。
【発明の効果】
【０００６】
本発明によれば、良好な感度と良好な空間分解能を得ることが可能な積層構造の検出装置を提供することが可能となる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１の実施形態に係る検出装置の画素の平面図、断面図、拡大断面図である。
【図２】本発明の第１の実施形態に係る検出装置の拡大断面図及び対応する電位購買図である。
【図３】本発明の第１の実施形態に係る検出装置の別の例の画素の平面図及び拡大断面図である。
【図４】本発明の第２の実施形態を説明する断面図と拡大断面図である。
【図５】本発明の第３の実施形態における検出システムへの応用例を示す概略図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
【０００９】
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。平面図である図１（ａ）及び図１（ａ）中のＡ−Ａ’箇所の断面図である図１（ｂ）に示すように、本発明の検出装置は、絶縁性の表面を有する基板（以下に絶縁性基板と称する）１００上に、画素がマトリクス状に複数配置されている。その基板上の画素は、第１電極１となる第４導電層１０９と第２電極となる第５導電層１１３との間に配置された第２半導体層１１１を含む変換素子を有する。また、本発明の画素は、基板１００と変換素子の第１電極１との間に配置され、第１電極１と電気的に接続されたスイッチ素子２を更に含む。つまり、絶縁性基板１００上に、複数の変換素子と、絶縁性基板１００と複数の変換素子との間に配置された複数のスイッチ素子と、がそれぞれマトリクス状に配置されている。複数のスイッチ素子２は複数の変換素子と１対１に対応して設けられている。そして、複数の変換素子が、互いに離間して複数のスイッチ素子２と１対１に対応して接続された複数の第１電極１と、複数の変換素子に渡って設けられた第２電極と、複数の第１電極１と第２電極との間に複数の前記変換素子に渡って配置された半導体層と、を含んでいる。なお、本実施形態では、スイッチ素子２として薄膜トランジスタ（以下にＴＦＴと称する）を用いており、ＴＦＴを介して第２導電層１０５で構成される信号線４に電気的に接続される。このＴＦＴは、絶縁性基板上に設けられた第１導電層１０１、第１絶縁層１０２、第１半導体層１０３、第１導電型の第１不純物半導体層１０４、第２導電層１０５によって構成される。第１導電層１０１は制御電極として、第１絶縁層１０２はゲート絶縁膜として、第１半導体層１０３はチャネルとして、第１不純物半導体層はオーミックコンタクト層として、第２導電層１０５は第１又は第２主電極（ソース又はドレイン電極）として用いられる。また、ＴＦＴの制御電極は、第１導電層１０１からなる制御線３に電気的に接続される。なお、本実施形態の検出装置が放射線検出装置であり、変換素子として光を電荷に変換する間接型変換素子（光電変換素子）を含む場合、第４絶縁層１１４よりも絶縁性基板１００から離間した位置に、放射線を光に変換するための波長変換体（不図示）を配置する。また、変換素子が放射線を直接電荷に変換する直接型変換素子の場合、波長変換体を別途配置する必要はない。その場合、第２半導体層１１１には、アモルファスセレン等の化合物半導体材料が好適に用いられる。
【００１０】
なお、本実施形態の変換素子は、第４導電層１０９と第２半導体層１１１との間に第１導電型（ｎ型）の第２不純物半導体層１１０を有する。そして、第５導電層１１３と第２半導体層１１１との間に第１導電型とは逆の第２導電型（Ｐ型）の第３不純物半導体層１１２を、更に有するＰＩＮ型フォトダイオードである。ここで、第１電極１となる第４導電層１０９と第２不純物半導体層１１０は、画素毎に離間しており、第２半導体層１１１と第３不純物半導体層１１２と第５導電層１１３は、複数の画素に渡って配置されている。このような構成とすることにより、変換素子の開口率を高くすることが可能となり、より高感度な検出装置とすることが可能となっている。
【００１１】
変換素子の第１電極１となる第４導電層１０９と、スイッチ素子２の最上位面となる第１又は第２主電極となる第２導電層１０５との間には、絶縁体として複数の絶縁層が配置されている。本実施形態では、複数の絶縁層として、第２絶縁層１０６と第３絶縁層１０８とが、第２導電層１０５と第４導電層１０９との間に配置されている。ここで、絶縁体には、複数の第１電極１の直下に位置する複数の第１領域と、複数の第１領域の間に位置する第２領域と、が存在する。そして、絶縁体の内部である複数の絶縁層の間には、第３導電層１０７が設けられており、スイッチ素子２の第１又は第２主電極となる第２導電層１０５と第１電極１となる第４導電層１０９とを電気的に結合するコンタクトとして用いられている。また、絶縁体の第２領域おいて、絶縁体の内部である複数の絶縁層のうち隣接する２つの絶縁層の間の第３導電層１０７は、所定電位が供給される画素分離電極５として用いられている。なお、画素分離電極５は、本願発明の第３電極に相当する。この画素分離電極５に所定電位が与えられることにより、絶縁体の第２領域と第２半導体層１１１とが接する部分（界面）の少なくとも一部の電位が、第２電極となる第５導電層１１３の電位に対して第１電極１の基準電位よりも近い電位となる。つまり、絶縁体の第２領域と第２半導体層１１１とが接する部分（界面）の少なくとも一部の領域の電位が、第５導電層１１３の電位と第１電極１の電位の間の電位に規定される。この基準電位は、スイッチ素子が導通状態となり信号線４に接続される読出回路（不図示）に変換素子が電気的に接続されることにより、読出回路から供給される電位である。つまり、基準電位は、蓄積状態開始時における第１電極１の電位である。なお、第１電極１の電位は、変換素子によって放射線又は光に応じた電荷が発生する蓄積によって、変動する。本実施形態では、第２電極となる第５導電層１１３の電位に対して第１電極の電位が高い逆方向のバイアスが与えられるＰＩＮ型フォトダイオードである。そのため、第１電極１は、蓄積によって第１電極１に電子が移動することにより電位が低くなり、第５導電層１１３の電位に近づく。変換素子が飽和しなければ第１電極１の電位は第５導電層１１３の電位まで到達することがなく、通常変換素子に印加されるバイアスは、想定される入射放射線量又は光量を鑑みて変換素子が飽和しないように設定される。本発明において、その界面の少なくとも一部の領域の電位は、変換素子が蓄積状態であっても、上記規定を満たすものであることが望ましい。
【００１２】
この画素分離電極５が、第１電極１となる第４導電層１０９とは異なる導電層として複数の絶縁層の間に設けられた導電層によって設けられていることにより、隣接する第１電極１の間の距離を小さくすることができる。これにより、第２半導体層１１１の隣接する画素の第１電極１の間に対応する領域でも、第１電極１と第４導電層１０９との間で発生する電界の影響を受けることができ、その領域でも放射線又は光を受けて電荷を発生することが可能となる。一方、隣接する第１電極１の間の距離を小さくしなくても、画素分離電極５の電位により第１電極１と第４導電層１０９との間で発生する電界が広がるため、電界が広がった半導体層の領域でも放射線又は光を受けて電荷を発生することが可能となる。電荷を発生することが可能となるため、実質的な開口率が向上し、検出装置全体の感度を向上することが可能となる。また、その界面の少なくとも一部の領域の電位と第１電極１の電位との間で、キャリアが界面ではなく第１電極１の方に移動するような電位勾配が発生する。第１電極１の間の界面がそのような電位勾配を発生する電位となるため、第２半導体層１１１が複数の画素に渡って設けられた構造でも、ある画素の変換素子で発生した一方のキャリア（電子）が、その画素と隣接する画素の第１電極へ移動することを防止できる。更に、この界面の少なくとも一部の領域の電位が第５導電層１１３の電位と第１電極１の電位の間の電位であるため、他方のキャリア（ホール）は第５導電層１１３に移動し、また、一方のキャリアは第１電極１に移動する。そのため、一方及び他方のキャリアが第２半導体層１１１と第３導電層１０７の界面に蓄積することを低減できる。
【００１３】
次に、図１（ｂ）のＢ−Ｂ’箇所の拡大図である図１（ｃ）を用いて、画素分離電極５に供給されるべき所定電位を説明する。図中、ｔは第２半導体層１１１の膜厚を表しており、ｄは第２半導体層１１１と画素分離電極５となる第３導電層１０７との間に配置された第３絶縁層１０８の膜厚を表している。また、第２半導体層１１１の誘電率をε１、第３絶縁層１０７の誘電率をε２とする。更に、変換素子が蓄積状態を開始する際の、第２電極となる第５導電層１１３の電位をＶ１、画素分離電極５に供給されるべき所定電位をＶ２とする。この場合、第２半導体層１１１と第３絶縁層１０８の界面の少なくとも一部の領域の電位Ｖｉは以下の式（Ａ）で表される。
【００１４】
【数１】
2012114166.tif 000003
【００１５】
この電位Ｖｉが、第１電極１の変換素子が蓄積状態を開始する際の電位である基準電位Ｖｘと同じ又は基準電位Ｖｘよりも第２電極の電位Ｖ１に対して遠い電位であると、第１電極１の周縁と第２電極の間の第２半導体層で発生した一方のキャリア（電子）が界面に引き寄せられる。そして、一方のキャリア（電子）が隣接する第１電極１間の界面にたまることとなる。それにより界面の電位が変動し、界面と第２電極の間の第２半導体層の不感領域が増大してしまう。そのため、界面の電位Ｖｉは、第１電極１の基準電位Ｖｘよりも第２電極の電位Ｖ１に近い電位とし、一方のキャリアが第１電極１に引き寄せられるようにする。つまり、｜Ｖ１−Ｖｉ｜＜｜Ｖ１−Ｖｘ｜、｜Ｖｉ−Ｖｘ｜≠０とする。それにより、図２（ａ）に示すように、第１電極１の表面と界面に、キャリアが界面ではなく第１電極１の方に移動するような電位勾配が発生する。それにより、ある画素の変換素子で発生した一方のキャリア（電子）が、その画素と隣接する画素の第１電極へ移動することを防止できる。また、界面の電位Ｖｉが第２電極の電位Ｖ１と同じ電位であると、電位差｜Ｖ１−Ｖｉ｜＝０となってしまうため、隣接する第１電極間の距離が大きい場合には、第２半導体層１１１の隣接する第１電極間の領域に不感領域が発生してしまう。更に、界面の電位Ｖｉが第１電極１の基準電位Ｖｘに対して第２電極の電位Ｖ１よりも遠い場合には、第１電極１の周縁と第２電極の間の第２半導体層で発生した他方のキャリア（ホール）が界面に引き寄せられ、隣接する第１電極１間の界面にたまることとなる。そのため、再結合確率が高くなり、結果的に不感領域となってしまう。そのため、界面の電位Ｖｉは第１電極１の基準電位Ｖｘに対して第２電極の電位Ｖ１よりも近い電位とし、他方のキャリアが第２電極に引き寄せられるようにする。つまり、｜Ｖｉ−Ｖｘ｜＜｜Ｖ１−Ｖｘ｜となる。そのため、画素分離電極５に印加されるべき所定電位Ｖ２は、以下の式（Ｂ）〜（Ｅ）を満たす。
【００１６】
【数２】
2012114166.tif 000004
【００１７】
【数３】
2012114166.tif 000005
【００１８】
【数４】
2012114166.tif 000006
【００１９】
【数５】
2012114166.tif 000007
【００２０】
画素分離電極５の所定電位Ｖ２が上記式を満たすことにより、隣接する第１電極１の間の第２半導体層層１１１と第３絶縁層１０８の界面の電位Ｖｉが、第１電極１の基準電位Ｖｘと第２電極の電位Ｖ１の間の電位に固定される。その界面の少なくとも一部の領域の電位と第１電極１の電位との間で、図２（ａ）に示すような、キャリアが界面ではなく第１電極１の方に移動するような電位勾配が発生する。第１電極１の間の界面がそのような電位勾配を発生する電位となるため、第２半導体層１１１が複数の画素に渡って設けられた構造であっても、一方のキャリア（電子）が隣接画素の第１電極へ移動することを防止できる。本実施形態では、第１導電型（ｎ型）の第２不純物半導体層１１０と第２導電型（ｐ型）の第３不純物半導体層１１２とを用いたＰＩＮ型フォトダイオードであるため、所定電位Ｖ２は以下の式（Ｆ）を満たすことになる。
【００２１】
【数６】
2012114166.tif 000008
【００２２】
一方、第２不純物半導体層１１０に第２導電型（ｐ型）を、第３不純物半導体層１１２に第１導電型（ｎ型）を用いた場合には、所定電位Ｖ２は以下の式を満たすことになる。
【００２３】
【数７】
2012114166.tif 000009
【００２４】
それにより、隣接する第１電極１の間の第２半導体層１１１の不感領域を広げることなく、第１電極１と界面に安定した電位勾配を与えることが可能となり、検出装置の感度と空間解像度を向上させることが可能になる。なお、第２不純物半導体層１１０の代わりに正負両方のキャリアを完全絶縁する層間絶縁層を、第３不純物半導体層１１２に第１導電型（ｎ型）を用いたＭＩＳ型センサの場合も、同様である。
【００２５】
また、第２半導体層１１１に放射線又は光が入射して発生した電荷によって第１電極１の電位がＶｘからＶｙへと変動しても、変換素子が飽和状態でなければ、画素分離電極５に印加される所定電位Ｖ２は以下の式（Ｂ’）〜（Ｅ’）を満たすことが望ましい。
【００２６】
【数８】
2012114166.tif 000010
【００２７】
【数９】
2012114166.tif 000011
【００２８】
【数１０】
2012114166.tif 000012
【００２９】
【数１１】
2012114166.tif 000013
【００３０】
画素分離電極５の電位が上記式を満たすことにより、例えば、隣接する画素のうち、一方の画素でのみ電荷が発生したような場合であっても、図２（ｂ）に示すような、キャリアが界面ではなく第１電極１の方に移動するような電位勾配が発生する。第１電極１の間の界面がそのような電位勾配を発生する電位となるため、第２半導体層１１１が複数の画素に渡って設けられた構造であっても、一方のキャリア（電子）が隣接画素の第１電極へ移動することを防止できる。本実施形態では、第１導電型（ｎ型）の第２不純物半導体層１１０と第２導電型（ｐ型）の第３不純物半導体層１１２とを用いたＰＩＮ型フォトダイオードであるため、所定電位Ｖ２は以下の式（Ｆ”）を満たすことになる。
【００３１】
【数１２】
2012114166.tif 000014
【００３２】
一方、第２不純物半導体層１１０に第２導電型（ｐ型）を、第３不純物半導体層１１２に第１導電型（ｎ型）を用いた場合には、所定電位Ｖ２は以下の式（Ｆ”’）を満たすことになる。
【００３３】
【数１３】
2012114166.tif 000015
【００３４】
それにより、隣接する第１電極１の間の第２半導体層１１１の不感領域を広げることなく、第１電極１と界面に更に安定した電位勾配を与えることが可能となり、検出装置の感度と空間解像度を更に向上させることが可能になる。なお、第２不純物半導体層１１０の代わりに正負両方のキャリアを完全絶縁する絶縁層を、第３不純物半導体層１１２に第１導電型（ｎ型）を用いたＭＩＳ型センサの場合も、同様である。ただし、ＭＩＳ型センサの場合は、一方のキャリアはホールとなり、他方のキャリアは電子となる。
【００３５】
次に、図３（ａ），（ｂ）を用いて、本実施形態の他の構成について説明する。これまでは、画素分離電極５となる第３導電層１０７と第２電極となる第５導電層１１３との間の電位差によって、界面の電位が制御できる旨を説明した。しかしながら、画素分離電極５や第１電極１の配置や第１電極１の電位などによっては、隣接する第１電極１の電位の影響を受け、界面の電位制御に影響を与える場合がある。例えば、図３（ａ），（ｂ）に示すような、第１電極１の間の距離が近い場合、第１電極１の電位Ｖｘの影響を受けて、電位がＶｉとなる界面の領域が小さくなり、場合によっては電位がＶｉとなる界面の領域が発現しないことも起こり得る。そのため、界面の少なくとも一部の領域の電位がＶｉとなるように、第１電極１の間の距離Ｓを考慮しなければならない。また、距離Ｓの影響を受けにくくするためは、第３絶縁層１０８の膜厚ｄは第１電極１の間の距離Ｓよりも十分に小さくすることで、第１電極１の電位Ｖｘの影響を受けることなく、界面の電位Ｖｉを制御しやすくなる。なお、本実施形態の第３絶縁層１０８は、第３導電層１０７の形状を平坦化する平坦化層を用いた例を示しており、その膜厚ｄは第３導電層１０７の上面から第２半導体変換１１０までの距離を表している。例えば、第３導電層１０７が複数の絶縁層からなる場合でも、同様の考え方となる。また、第３の絶縁層として、平坦化層の代わりに、平坦化性を有しない絶縁層であっても、同様の考え方となる。平坦化性を有しない絶縁層としては、例えばプラズマＣＶＤやスパッタなどで形成された窒化シリコン等の無機絶縁層が挙げられる。
【００３６】
また、変換素子の表面で多くの放射線又は光を電荷に変換する場合、高い確率で放射線又は光入射側で吸収されるため、入射側とは反対側となる界面近傍でキャリアが発生する確率は低い。ただし、第１電極１の距離が広かったり、電位がＶｉとなっている界面の領域の面積が広かったりした場合には、第１電極１の間に一方のキャリアが蓄積されてしまう場合が起こりうる。そのような場合には、蓄積された一方のキャリアが第１電極１もしくは第２電極となる第５導電層１１３に向かって移動するように、定期的に画素分離電極５の電位を変更し、蓄積された一方のキャリアをリセットする動作を行うと良い。例えば、その時の界面の電位をＶｉ’とすると、放射線又は光が検出装置に入射する前に、｜Ｖｘ−Ｖｉ’｜＞｜Ｖｘ−Ｖｉ｜、好ましくは更に｜Ｖｉ−Ｖ１｜＞０となるような電位Ｖ２’を、画素分離電極５に与える。画素分離電極５に上記の機能を備える手段を電気的に接続して、画素分離電極５に上記電位を一度印加する事で、前の撮影画像が次の画像に転写されるような残像などの悪影響を低減することが可能となる。
【００３７】
（第２の実施形態）
次に、図４（ａ）及び（ｂ）を用いて本発明の第２の実施形態について説明する。第１の実施形態では、ＰＩＮ型フォトダイオードを含む変換素子を用いていたが、第２の実施形態ではＭＩＳ型フォトセンサを用いている点で相違する。また、ＰＩＮ型フォトダイオードでは、第２不純物半導体層１０９は電極としても機能するために画素毎に分離されていたが、第２の実施形態のＭＩＳ型フォトセンサを構成する層間絶縁層は電極として機能しないため画素毎に分離されていない点で相違する。なお、第１の実施形態と同じ構成部材には同じ番号を付与し、詳細な説明は省略する。
【００３８】
本実施形態のＭＩＳ型フォトセンサは、第１電極１となる第４導電層１０９と第２電極となる第５導電層１１３との間に配置された第２半導体層と、第４導電層１０９と第２半導体層１１１との間に配置された層間絶縁層１１０’と、を有する。更に、ＭＩＳ型フォトセンサは、第５導電層１１３と第２半導体層１１１との間に配置された第１導電型（ｎ型）の第２不純物半導体層１１２’を有する。ここで、層間絶縁層１１０’は画素毎に分離されておらず、第２半導体層１１１と同様に複数の画素に渡って配置されている。
【００３９】
図４（ｂ）において、ｔ１は第２半導体層１１１の膜厚を、ｔ２は第２半導体層１１１と画素分離電極５となる第３導電層１０７との間に配置された層間絶縁層１１０’の膜厚を表している。また、ｄは第２半導体層１１１と画素分離電極５となる第３導電層１０７との間に配置された第３絶縁層１０８の膜厚を表している。また、第２半導体層１１１の誘電率をε１、層間絶縁層１１０’の誘電率をε２、第３絶縁層１０７の誘電率をε３、第２電極となる第５導電層１１３の電位をＶ１、画素分離電極５に供給されるべき所定電位をＶ２とする。この場合には、第２半導体層１１１と第３絶縁層１０８の界面の少なくとも一部の領域の電位Ｖｉは第１の実施形態と同様の考え方で以下の式（Ｇ）で表される。
【００４０】
【数１４】
2012114166.tif 000016
【００４１】
また、第１の実施形態と同様の考え方で、画素分離電極５に印加されるべき所定電位Ｖ２は、以下の式（Ｈ）〜（Ｋ）を満たす。
【００４２】
【数１５】
2012114166.tif 000017
【００４３】
【数１６】
2012114166.tif 000018
【００４４】
【数１７】
2012114166.tif 000019
【００４５】
【数１８】
2012114166.tif 000020
【００４６】
本実施形態では、上記ＭＩＳ型フォトセンサであるため、所定電位Ｖ２は以下の式（Ｌ）を満たすことになる。
【００４７】
【数１９】
2012114166.tif 000021
【００４８】
それにより、隣接する第１電極１の間の第２半導体層１１１の不感領域を広げることなく、第１電極１と界面に安定した電位勾配を与えることが可能となり、検出装置の感度と空間解像度を向上させることが可能になる。
【００４９】
また、第２半導体層１１１に放射線又は光が入射して発生した電荷によって第１電極１の電位がＶｘからＶｙへと変動しても、変換素子が飽和状態でなければ、画素分離電極５に印加される所定電位Ｖ２は以下の式（Ｈ’）〜（Ｋ’）を満たすことが望ましい。
【００５０】
【数２０】
2012114166.tif 000022
【００５１】
【数２１】
2012114166.tif 000023
【００５２】
【数２２】
2012114166.tif 000024
【００５３】
【数２３】
2012114166.tif 000025
【００５４】
画素分離電極５の電位が上記式を満たすことにより、例えば、隣接する画素のうち、一方の画素でのみ電荷が発生したような場合であっても、キャリアが界面ではなく第１電極１の方に移動するような電位勾配が発生する。第１電極１の間の界面がそのような電位勾配を発生する電位となるため、第２半導体層１１１が複数の画素に渡って設けられた構造であっても、一方のキャリア（ホール）が隣接画素の第１電極へ移動することを防止できる。本実施形態では、上記ＭＩＳ型フォトセンサであるため、所定電位Ｖ２は以下の式（Ｌ’）を満たすことになる。
【００５５】
【数２４】
2012114166.tif 000026
【００５６】
それにより、隣接する第１電極１の間の第２半導体層１１１の不感領域を広げることなく、第１電極１と界面に更に安定した電位勾配を与えることが可能となり、検出装置の感度と空間解像度を更に向上させることが可能になる。
【００５７】
（第３の実施形態）
図５を用いて、本発明による検出装置を用いた放射線検出システムへの応用を説明する。
【００５８】
放射線源６０５０で発生した放射線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、本発明の検出装置６０４０に入射する。この入射した放射線には患者６０６１の体内部の情報が含まれている。放射線の入射に対応して検出装置６０４０に含まれるシンチレータ（波長変換体）が発光し、これを光電変換して、電気的情報を得る。この情報はディジタルに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。
【００５９】
また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ６０８１に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。
【符号の説明】
【００６０】
１  変換素子の第１電極
２  スイッチ素子
３  制御線
４  信号線
５  画素分離電極
１００  基板
１０１  第１導電層
１０２  第１絶縁層
１０３  第１半導体層
１０４  第１不純物半導体層
１０５  第２導電層
１０６  第２絶縁層
１０７  第３導電層
１０８  第３絶縁層
１０９  第４導電層
１１０  第２不純物半導体層
１１１  第２半導体層
１１２  第３不純物半導体層
１１３  第５導電層
１１４  第４絶縁層
【図１】
2012114166.tif 000032
【図２】
2012114166.tif 000033
【図３】
2012114166.tif 000034
【図４】
2012114166.tif 000035
【図５】
2012114166.tif 000036