(57)【要約】【課題】半導体発光素子において、サファイア基板にバッファ層として形成したＡｌＮ膜に含まれるこれらの不純物により、該ＡｌＮ膜上に形成されるＧａＮ層の結晶性が劣化するのを低減することができ、これにより歩留まりの向上を図る。【解決手段】サファイア基板１１と、該サファイア基板１１上に格子不整合を緩和するバッファ層として形成されたＡｌＮ膜１２と、該ＡｌＮ膜１２上に形成されたノンドープＧａＮ層１３と、該ノンドープＧａＮ層１３上に形成され、発光領域を含む積層構造を有する半導体発光素子１０において、サファイア基板１１上にＡｌＮ膜１２をその炭素濃度が０．２ａｔ％以下になり、かつ塩素濃度が０．０１ａｔ％以下になるよう形成している。【選択図】図１
2012134328.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に形成されたＩＩＩ−Ｖ族化合物半導体層を有する半導体発光素子であって、
該絶縁性基板上にバッファ層として形成されたＡｌＮ膜を備え、
該ＡｌＮ膜は、炭素の含有濃度が０．２ａｔ％以下になり、かつ塩素の含有濃度が０．０１ａｔ％以下になるよう形成したものである、半導体発光素子。
【請求項２】
請求項１に記載の半導体発光素子において、
前記絶縁性基板はサファイア基板であり、
前記ＩＩＩ−Ｖ族化合物半導体層は、ＧａＮ層である半導体発光素子。
【請求項３】
請求項２に記載の半導体発光素子において、
前記ＧａＮ層は、ノンドープＧａＮ層である、半導体発光素子。
【請求項４】
請求項３に記載の半導体発光素子において、
前記ノンドープＧａＮ層上に形成され、第１導電型ＧａＮ層上に第２導電型ＧａＮ層を、該両ＧａＮ層の間に発光領域となる多重量子井戸層が位置するよう積層してなる積層構造を備えた、半導体発光素子。
【請求項５】
請求項４に記載の半導体発光素子において、
該多重量子井戸層は、バリア層としてのＧａＮ層と、井戸層としてのＩｎＧａＮ層とを交互に積層してなる構造を有する、半導体発光素子。
【請求項６】
請求項５に記載の半導体発光素子において、
該第２導電型ＧａＮ層上には導電性を有する透明膜が全面に形成されている、半導体発光素子。
【請求項７】
請求項６に記載の半導体発光素子において、
前記透明膜は、インジウム錫酸化物からなるＩＴＯ膜である、半導体発光素子。
【請求項８】
請求項７に記載の半導体発光素子において、
前記ＩＴＯ膜上には、上部電極が配置され、
前記第１導電型ＧａＮ層の、前記ＩＴＯ膜、前記第２導電型ＧａＮ層、及び前記多重量子井戸層を除去した露出部分には、下部電極が形成されている、半導体発光素子。
【請求項９】
請求項８に記載の半導体発光素子において、
前記上部電極及び前記下部電極は、Ｃｒ層上にＡｕ層を形成してなる積層構造、Ｎｉ層上にＡｕ層を積層してなる積層構造、あるいはＮｉ層上にＰｔ層を介してＡｕ層を形成してなる積層構造を有する、半導体発光素子。
【請求項１０】
絶縁性基板上にＩＩＩ−Ｖ族半導体層を形成する半導体層の形成方法であって、
該絶縁膜基板上にＡｌＮ膜を形成する工程と、
該ＡｌＮ膜上にＩＩＩ−Ｖ族半導体層を形成する工程とを含み、
該ＡｌＮ膜を形成する工程は、
該絶縁性基板に対する加熱処理を、該絶縁性基板の表面に含まれる不純物成分が蒸発するよう高真空状態で行う工程と、
該加熱処理を施した絶縁性基板上にＡｌＮ膜の材料であるＡｌＮを堆積する工程とを含む、半導体層の形成方法。
【請求項１１】
請求項１０に記載の半導体層の形成方法において、
前記絶縁性基板は、サファイア基板であり、
前記ＩＩＩ−Ｖ族半導体層は、ＧａＮ層である、半導体層の形成方法。
【請求項１２】
請求項１１に記載の半導体層の形成方法において、
前記加熱処理における高真空状態は２Ｅ−５Ｐａ以下の真空状態である、半導体層の形成方法。
【請求項１３】
請求項１２に記載の半導体層の形成方法において、
前記加熱処理における高真空状態は１．５Ｅ−５Ｐａ以下の真空状態である、半導体層の形成方法。
【請求項１４】
請求項１２に記載の半導体層の形成方法において、
前記絶縁性基板に対する加熱処理は、４７０℃で行う、半導体層の形成方法。
【請求項１５】
ＩＩＩ−Ｖ族化合物半導体を用いて半導体発光素子を製造する方法であって、
絶縁性基板上にＩＩＩ−Ｖ族化合物半導体層を形成する工程と、
該ＩＩＩ−Ｖ族化合物半導体層上に、該半導体発光素子を構成する素子構造を形成する工程とを含み、
該ＩＩＩ−Ｖ族化合物半導体層を形成する工程は、
該絶縁性基板に対する加熱処理を、該絶縁性基板の表面に含まれる不純物成分が蒸発するよう高真空状態で行う工程と、
該加熱処理を施した絶縁性基板上にＡｌＮ膜の材料であるＡｌＮを堆積する工程と、
該ＡｌＮ膜上にＩＩＩ−Ｖ族化合物半導体層を形成する工程とを含む、半導体発光素子の製造方法。
【請求項１６】
請求項１５に記載の半導体発光素子の製造方法において、
前記絶縁性基板に対する加熱処理時の高真空状態は３Ｅ−５Ｐａ以下の真空状態である、半導体発光素子の製造方法。
【請求項１７】
請求項１６に記載の半導体発光素子の製造方法において、
前記素子構造を形成する工程は、
前記ＩＩＩ−Ｖ族化合物半導体層上に、第１導電型ＩＩＩ−Ｖ族半導体層、多重量子井戸層、及び第２導電型ＩＩＩ−Ｖ族半導体層を順次積層して、該多重量子井戸層を発光領域とする半導体積層構造を形成する工程と、
該第２導電型ＩＩＩ−Ｖ族半導体層上に導電性の透明膜を形成する工程と、
該導電性の透明膜上に上部電極を形成する工程と、
該透明膜、該第２導電型ＩＩＩ−Ｖ族半導体層、および多重量子井戸層を選択的に除去して露出した、該第１導電型ＩＩＩ−Ｖ族半導体層上に下部電極を形成する工程とを含む、半導体発光素子の製造方法。
【請求項１８】
請求項１７に記載の半導体発光素子の製造方法において、
前記第１導電型ＩＩＩ−Ｖ族半導体層は、ｎ型ＧａＮ層であり、
前記第２導電型ＩＩＩ−Ｖ族半導体層は、ｐ型ＧａＮ層であり、
前記多重量子井戸層は、バリア層としてのＧａＮ層と、井戸層としてのＩｎＧａＮ層とを交互に積層して形成されており、
前記上部電極及び前記下部電極は、Ｃｒ層上にＡｕ層を形成してなる積層構造、Ｎｉ層上にＡｕ層を積層してなる積層構造、あるいはＮｉ層上にＰｔ層を介してＡｕ層を形成してなる積層構造を有する、半導体発光素子の製造方法。
【請求項１９】
光源を備えた電気機器であって、
該光源は、請求項１ないし請求項９のいずれか１項に記載の半導体発光素子を含む電気機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子、半導体層の形成方法、半導体発光素子の製造方法および電気機器に関し、特に結晶性の良好なＩＩＩ−Ｖ族半導体結晶を絶縁性基板上にエピタキシャル成長させる技術に関するものである。
【背景技術】
【０００２】
ＧａＮなどのＩＩＩ−Ｖ族化合物半導体は、可視光から紫外光領域に相当するエネルギーの直接遷移型のバンドギャップを持ち、高効率な発光が可能であるため、ＬＥＤ（発光ダイオード）やＬＤ（レーザダイオード）としての製品化が成されているが、ＧａＮ層などの半導体層は、機械的な強度を考慮して異なる材料の単結晶ウェーハ上に結晶を成長させる方法が一般的である。
【０００３】
このような異種基板と、その上にエピタキシャル成長させるＩＩＩ族窒化物半導体結晶との間には、大きな格子不整合が存在する。例えば、サファイア（Ａｌ２Ｏ３）と窒化ガリウム（ＧａＮ）の間には１６％、ＳｉＣと窒化ガリウムの間には６％の格子不整合が存在する。
【０００４】
一般にこのような大きな格子不整合の存在する場合には、基板上に結晶を直接エピタキシャル成長させることが困難であり、成長させても結晶性の良好な結晶は得られない。
【０００５】
そこで、有機金属化学気相成長（ＭＯＣＶＤ）法によりサファイア単結晶基板やＳｉＣ単結晶基板の上にＧａＮなどの半導体結晶をエピタキシャル成長する場合、窒化アルミニウム（ＡｌＮ）やＡｌＧａＮで構成される低温バッファ層と呼ばれる層を基板の上にまず堆積し、その上に高温でＧａＮなどの半導体結晶をエピタキシャル成長させる方法が一般に行われてきている。
【０００６】
ところで、特許文件１では、良好な結晶構造のＩＩＩ族窒化物半導体結晶を得るために、成膜時のチャンバの到達真空度を考慮した成膜方法が開示されている。
【０００７】
図６は、この特許文献１に開示の成膜方法を用いて得られた半導体積層構造Ａを示している。
【０００８】
この積層構造Ａは、サファイアなどからなる基板９と、その上に形成されたＡｌＮバッファ層８と、該バッファ層８上に形成されたｎ型ＧａＮ層７と、その上に積層されたＧｅなどをドープしたｎ型ＧａＮ層６と、該ｎ型ＧａＮ層６上に形成したクラッド層５と、該クラッド層５上に障壁層３と井戸層４とを交互に積層形成してなる多重量子井戸層２０と、その上に積層された拡散防止層２と、該拡散防止層２上に形成したＩＩＩ族窒化物としてのＰ型半導体層１とを有している。
【０００９】
そして、この特許文献１に開示の成膜方法では、ＡｌＮバッファ層８をスパッタ装置により成膜する際、該スパッタ装置における到達真空度を１Ｅ−３Ｐａ〜６Ｅ−６Ｐａの範囲にしている。
【００１０】
この特許文献１には、上記方法で成長を行ったアンドープＧａＮ層７のＸ線ロッキングカーブ（ＸＲＣ）測定を行った結果が示されている。
【００１１】
この測定には、Ｃｕβ線Ｘ線発生源を光源として用いており、図７は、転位密度（ツイスト）の指標となる（１０−１０）面のＸＲＣスペクトル半値幅のスパッタ圧力依存性を示している。
【００１２】
図７に示すように、スパッタ成膜時のチャンバの到達真空度を低下させてゆくと、ＧａＮ（１０−１０）ＸＲＣピークの半値幅が成膜時の到達真空度により変化する。
【００１３】
つまり、到達真空度１．０×１０−３Ｐａでは、半値幅が０．５３であるが、到達真空度５．０×１０−４Ｐａでは、半値幅が０.４５となり、到達真空度１．０×１０−４Ｐａでは、半値幅が０.４０度となり、到達真空度３．５×１０−５Ｐａでは、半値幅が０.２８度となり、到達真空度２．０×１０−５Ｐａでは、半値幅が０.３０度となり、さらに、到達真空度６．０×１０−６Ｐａでは、半値幅が０．２５度となる。従って、この図７からは、到達真空度が向上するに連れて、結晶性が段階的に向上していることが分かる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００９−５４７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、上記従来の成膜方法では、成膜チャンバーの到達真空度を高く保ったとしても、サファイア基板が高温状態で、３Ｅ−５Ｐａ程度の真空状態に曝されると、ＡｌＮ膜の膜質が劣化し、良質のＧａＮ膜をエピ成長させることができないという問題がある。
【００１６】
本発明は、上記のような問題点を解決するためになされたものであり、不純物含有量の少ないＡｌＮ膜上にＧａＮ膜をエピタキシャル成長させることでき、歩留まりの向上を図ることのできる半導体発光素子、半導体層の形成方法、半導体発光素子の製造方法および電気機器を得ることを目的とする。
【課題を解決するための手段】
【００１７】
本発明に係る半導体発光素子は、絶縁性基板上に形成されたＩＩＩ−Ｖ族化合物半導体層を有する半導体発光素子であって、該絶縁性基板上にバッファ層として形成されたＡｌＮ膜を備え、該ＡｌＮ膜は、炭素の含有濃度が０．２ａｔ％以下になり、かつ塩素の含有濃度が０．０１ａｔ％以下になるよう形成したものであり、そのことにより上記目的が達成される。
【００１８】
本発明は、上記半導体発光素子において、請求項１に記載の半導体発光素子において、前記絶縁性基板はサファイア基板であり、前記ＩＩＩ−Ｖ族化合物半導体層は、ＧａＮ層であることが好ましい。
【００１９】
本発明は、上記半導体発光素子において、前記ＧａＮ層は、ノンドープＧａＮ層であることが好ましい。
【００２０】
本発明は、上記半導体発光素子において、前記ノンドープＧａＮ層上に形成され、第１導電型ＧａＮ層上に第２導電型ＧａＮ層を、該両ＧａＮ層の間に発光領域となる多重量子井戸層が位置するよう積層してなる積層構造を備えることが好ましい。
【００２１】
本発明は、上記半導体発光素子において、該多重量子井戸層は、バリア層としてのＧａＮ層と、井戸層としてのＩｎＧａＮ層とを交互に積層してなる構造を有することが好ましい。
【００２２】
本発明は、上記半導体発光素子において、該第２導電型ＧａＮ層上には導電性を有する透明膜が全面に形成されていることが好ましい。
【００２３】
本発明は、上記半導体発光素子において、前記透明膜は、インジウム錫酸化物からなるＩＴＯ膜であることが好ましい。
【００２４】
本発明は、上記半導体発光素子において、前記ＩＴＯ膜上には、上部電極が配置され、前記第１導電型ＧａＮ層の、前記ＩＴＯ膜、前記第２導電型ＧａＮ層、及び前記多重量子井戸層を除去した露出部分には、下部電極が形成されていることが好ましい。
【００２５】
本発明は、上記半導体発光素子において、前記上部電極及び前記下部電極は、Ｃｒ層上にＡｕ層を形成してなる積層構造、Ｎｉ層上にＡｕ層を積層してなる積層構造、あるいはＮｉ層上にＰｔ層を介してＡｕ層を形成してなる積層構造を有することが好ましい。
【００２６】
本発明に係る半導体層の形成方法は、絶縁性基板上にＩＩＩ−Ｖ族半導体層を形成する半導体層の形成方法であって、該絶縁膜基板上にＡｌＮ膜を形成する工程と、該ＡｌＮ膜上にＩＩＩ−Ｖ族半導体層を形成する工程とを含み、該ＡｌＮ膜を形成する工程は、該絶縁性基板に対する加熱処理を、該絶縁性基板の表面に含まれる不純物成分が蒸発するよう高真空状態で行う工程と、該加熱処理を施した絶縁性基板上にＡｌＮ膜の材料であるＡｌＮを堆積する工程とを含むものであり、そのことにより上記目的が達成される。
【００２７】
本発明は、上記半導体層の形成方法において、前記絶縁性基板は、サファイア基板であり、前記ＩＩＩ−Ｖ族半導体層は、ＧａＮ層であることが好ましい。
【００２８】
本発明は、上記半導体層の形成方法において、前記加熱処理における高真空状態は３Ｅ−５Ｐａ以下の真空状態であることが好ましい。
【００２９】
本発明は、上記半導体層の形成方法において、前記加熱処理における高真空状態は１．５Ｅ−５Ｐａ以下の真空状態であることが好ましい。
【００３０】
本発明は、上記半導体層の形成方法において、前記絶縁性基板に対する加熱処理は、４７０℃で行うことが好ましい。
【００３１】
本発明に係る半導体発光素子の製造方法は、ＩＩＩ−Ｖ族化合物半導体を用いて半導体発光素子を製造する方法であって、絶縁性基板上にＩＩＩ−Ｖ族化合物半導体層を形成する工程と、該ＩＩＩ−Ｖ族化合物半導体層上に、該半導体発光素子を構成する素子構造を形成する工程とを含み、該ＩＩＩ−Ｖ族化合物半導体層を形成する工程は、該絶縁性基板に対する加熱処理を、該絶縁性基板の表面に含まれる不純物成分が蒸発するよう高真空状態で行う工程と、該加熱処理を施した絶縁性基板上にＡｌＮ膜の材料であるＡｌＮを堆積する工程と、該ＡｌＮ膜上にＩＩＩ−Ｖ族化合物半導体層を形成する工程とを含むものであり、そのことにより上記目的が達成される。
【００３２】
本発明は、上記半導体発光素子の製造方法において、前記絶縁性基板に対する加熱処理時の高真空状態は３Ｅ−５Ｐａ以下の真空状態であることが好ましい。
【００３３】
本発明は、上記半導体発光素子の製造方法において、前記素子構造を形成する工程は、前記ＩＩＩ−Ｖ族化合物半導体層上に、第１導電型ＩＩＩ−Ｖ族半導体層、多重量子井戸層、及び第２導電型ＩＩＩ−Ｖ族半導体層を順次積層して、該多重量子井戸層を発光領域とする半導体積層構造を形成する工程と、該第２導電型ＩＩＩ−Ｖ族半導体層上に導電性の透明膜を形成する工程と、該導電性の透明膜上に上部電極を形成する工程と、該透明膜、該第２導電型ＩＩＩ−Ｖ族半導体層、および多重量子井戸層を選択的に除去して露出した、該第１導電型ＩＩＩ−Ｖ族半導体層上に下部電極を形成する工程とを含むことが好ましい。
【００３４】
本発明は、上記半導体発光素子の製造方法において、前記第１導電型ＩＩＩ−Ｖ族半導体層は、ｎ型ＧａＮ層であり、前記第２導電型ＩＩＩ−Ｖ族半導体層は、ｐ型ＧａＮ層であり、前記多重量子井戸層は、バリア層としてのＧａＮ層と、井戸層としてのＩｎＧａＮ層とを交互に積層して形成されており、前記上部電極及び前記下部電極は、Ｃｒ層上にＡｕ層を形成してなる積層構造、Ｎｉ層上にＡｕ層を積層してなる積層構造、あるいはＮｉ層上にＰｔ層を介してＡｕ層を形成してなる積層構造を有することが好ましい。
【００３５】
本発明に係る電気機器は、光源を備えた電気機器であって、該光源は、上述した本発明に係る半導体発光素子を含むものであり、そのことにより上記目的が達成される。
【００３６】
次に作用について説明する。
【００３７】
本発明においては、絶縁性基板上に形成するＡｌＮ膜を、炭素濃度が０．２ａｔ％以下になり、かつ塩素濃度が０．０１ａｔ％以下になるよう形成しているので、該ＡｌＮ膜上に形成されるＩＩＩ−Ｖ族化合物半導体層に及ぶ、ＡｌＮ膜に含まれる不純物による結晶性の劣化の影響を低減することができる。
【００３８】
本発明においては、絶縁性基板上にＡｌＮ膜を形成する前に絶縁性基板の昇温時の真空度を高く保つことにより、絶縁性基板の表面に残留する不純物が低減し、該絶縁性基板が受けるダメージが低減されることとなる。この結果、絶縁性基板上には、ＧａＮ等ＩＩＩ−Ｖ族化合物半導体層を形成するための下地として、低不純物濃度の良質なＡｌＮ膜が形成されることとなり、絶縁性基板上には結晶性のより高いＧａＮ膜をエピタキシャル成長させることが可能となる。
【発明の効果】
【００３９】
以上のように、本発明によれば、成膜温度に昇温させる際の真空度を、高い真空度、例えば、２Ｅ−５Ｐａ以下、好ましくは１．５Ｅ−５Ｐａ以下に保つことにより、不純物含有量の少ないＡｌＮ膜を形成することができる。このように不純物含有量の少ないＡｌＮ膜上にＧａＮ膜をエピタキシャル成長させることで、高歩留りでＬＥＤ等のＩＩＩ−Ｖ族化合物半導体デバイスを生産することができる。
【図面の簡単な説明】
【００４０】
【図１】図１は、本発明の実施形態１による半導体発光素子を説明する図であり、この半導体発光素子の断面構造を示している。
【図２】図２は、本発明の実施形態１による半導体発光素子の製造に用いるスパッタ装置を説明する模式図であり、その概略的な構成を示している。
【図３】図３は、サファイア基板上にＡｌＮ膜を形成するプロセスを工程順（図（ａ）〜図（ｃ））に説明する断面図である。
【図４】図４は、サファイア基板上にＡｌＮ膜を形成するプロセスにおける処理の手順を説明する図である。
【図５】図５は、本発明の実施形態２として、実施形態１の半導体発光素子を光源として用いた照明装置を説明する図であり、半導体発光素子をモールド樹脂によりパッケージングしたランプの構造を示している。
【図６】図６は、特許文献１に開示の従来の成膜方法を用いて形成された、半導体発光素子における半導体積層構造を示している。
【図７】図７は、特許文献１に開示の従来の成膜方法で得られたＧａＮ層の（１０−１０）ＸＲＣピークの半値幅のスパッタ圧力依存性を示す図である。
【発明を実施するための形態】
【００４１】
以下、本発明の実施形態について図面を参照しながら説明する。
【００４２】
（実施形態１）
図１は本発明の実施形態１による半導体発光素子を説明する図であり、この半導体発光素子の断面構造を示している。
【００４３】
この実施形態１の半導体発光素子１０は、サファイア基板（絶縁性基板）１１と、該サファイア基板１１上に格子不整合を緩和するバッファ層として形成されたＡｌＮ膜１２と、該ＡｌＮ膜１２上に形成されたノンドープＧａＮ層１３とを有している。
【００４４】
ここで、このＡｌＮ膜１２は、炭素の含有濃度が０．２ａｔ％以下になり、さらに、塩素の含有濃度が０．０１ａｔ％以下になるよう形成されている。
【００４５】
この半導体発光素子１０は、該ノンドープＧａＮ層１３上に形成された積層構造を有し、この積層構造は、ｎ型ＧａＮ層１４上にｐ型ＧａＮ層１６を、該両ＧａＮ層の間に発光領域となる多重量子井戸層１５が介在するよう積層してなる構造となっている。
【００４６】
この多重量子井戸層１５は、バリア層としてのＧａＮ層１５ａと、井戸層としてのＩｎＧａＮ層１５ｂとを交互に積層してなる構造を有している。ここで、ｐ型ＧａＮ層１６上には導電性を有する透明膜（透明導電膜）１７が全面に形成されている。この透明導電膜には、インジウム錫酸化物からなるＩＴＯ膜が用いられている。この透明導電膜１７は、その上に形成される電極からの電流密度がｐ型ＧａＮ層１６の面内で均一になるようにする働きがある。
【００４７】
また、前記ＩＴＯ膜１７上には、上部電極１８ｂが配置されており、ｎ型ＧａＮ層１４の、ＩＴＯ膜１７、ｐ型ＧａＮ層１６、及び多重量子井戸層１５を除去した露出部分には、下部電極１８ａが形成されている。これら上部電極１８ｂ及び下部電極１８ａは、Ｎｉ層上にＰｔ層を介してＡｕ層を形成してなる積層構造を有している。ただし、これらの電極の構造は、Ｃｒ層上にＡｕ層を形成してなる積層構造、あるいはＮｉ層上にＡｕ層を積層してなる積層構造でもよい。
【００４８】
次に、本実施形態１による半導体発光素子の製造方法について説明する。
【００４９】
まず、サファイア基板１１上にスパッタ処理によりＡｌＮ膜１２をバッファ層として３００オングストローム程度の厚さに形成する。
【００５０】
次に、ＭＯＣＶＤ処理により該ＡｌＮ膜１２にノンドープＧａＮ層１３を６〜７μｍ程度の厚さに形成する。その後、このノンドープＧａＮ層１３上にｎ型ＧａＮ層１４、発光層としての多重量子井戸層１５、およびｐ型ＧａＮ層をエピタキシャル成長により順次形成し、その後、該ｐ型ＧａＮ層１６上にＩＴＯ膜１７を形成する。ここで、多重量子井戸層１５は、バリア層としてのＧａＮ層１５ａと、井戸層としてのＩｎＧａＮ層１５ｂとを交互に積層して形成される。
【００５１】
その後、該ＩＴＯ膜１７に上部電極１８ｂを形成するとともに、該ＩＴＯ膜１７、該ｐ型ＧａＮ層１６、および多重量子井戸層１５を選択的に除去して露出した、上記ｎ型ＧａＮ層上に下部電極１８ａを形成する。
【００５２】
以下、上記ＡｌＮ膜を成長させるスパッタ処理について詳しく説明する。
【００５３】
まず、このスパッタ装置について説明する。
【００５４】
図２は、このスパッタ処理に用いるスパッタ装置の構成を概略的に示す模式図である。
【００５５】
このスパッタ装置１００は、スパッタ処理を行うためのチャンバ１００ａと、該チャンバ１００ａ内に設けられ、ウエハＷｆを載置するためのウエハステージ１０１と、該ウエハステージ１０１上方に配置され、成膜に用いる固体材料（ターゲット）１０２と、該固体材料１０２に陰極が接続され、陽極が設置された電源１０３とを有している。ここで、ウエハステージ１０１には、ウエハを加熱するためのヒータ１０１ａなどの加熱手段が内蔵されており、また該ウエハステージ１０１の電位はフローティング状態となっている。また、上記チャンバ１００ａの底面部には真空排気を行うためのガス排気口１０５が設けられており、また、該チャンバ１００ａの側面部には、成膜の原料ガス（Ｎ２ガス）を供給するガス供給口１０４ａ及び不活性ガス（Ａｒガス）を供給するガス供給口１０４ｂが設けられている。
【００５６】
次に、サファイア基板上にＡｌＮ膜を形成するプロセスについて説明する。
【００５７】
図３は、サファイア基板上にＡｌＮ膜を形成するプロセスを工程順（図（ａ）〜図（ｃ））に説明する断面図である。図４は、サファイア基板上にＡｌＮ膜を形成するプロセスにおける処理の手順を説明する図である。
【００５８】
まず、スパッタ装置のチャンバ１００ａ内を真空排気により高真空状態にし（ステップＳ１）、この状態で、該チャンバ１００ａ内にウエハＷｆを投入してウエハステージ１０１上に載置し（ステップＳ２）、該ウエハＷｆを加熱によりアニールする（ステップＳ３）。
【００５９】
このＡｌＮ膜の成膜前の到達真空度は、１．５Ｅ−５Ｐａ以下の高真空状態であり、ウエハＷｆのアニールは４７０℃で行う。これにより、基板表面（ウエハ表面）の不純物成分が蒸発することとなる。
【００６０】
なお、実際のアニール処理では、真空度は一旦２Ｅ−５Ｐａまで悪化した後、約１０分で１．５Ｅ−５Ｐａへ戻った。
【００６１】
続いて、原料ガスであるＮ２ガス、さらにスパッタのための不活性ガス（Ａｒガス）をそれぞれガス供給口１０４ａ及び１０４ｂからチャンバ１００ａ内に導入し（ステップＳ４）、電源１０３によりターゲット１０２に電圧を印加してチャンバ内でプラズマ放電を行い（ステップＳ５）、該サファイア基板１１上にＡｌＮを堆積してＡｌＮ膜１２を形成する（図３（ａ）及び（ｂ））。ここで、チャンバに導入する導入ガスはＮ２ガスのみとしてプラズマ放電を行なってもよい。
【００６２】
その後、該ＡｌＮ膜１２を形成したサファイア基板１１を、スパッタ装置からＭＯＣＶＤ装置に移して、該ＡｌＮ膜１２上にノンドープＧａＮ層１３を形成する（図３（ｃ））。
【００６３】
次に本発明の作用効果について説明する。
【００６４】
このように、本実施形態１では、サファイア基板１１上にＡｌＮ膜を成膜する前に、サファイア基板１１を、到達真空度が２Ｅ−５Ｐａ以下、好ましくは１．５Ｅ−５Ｐａ以下の高真空状態で４７０℃でアニールして、基板表面の不純物成分を蒸発させた後に、該サファイア基板１１上にＡｌＮ膜１２を堆積するので、良質の青色ＬＥＤを形成することができる。
【００６５】
また、このようにして形成したＡｌＮ膜は、０．２ａｔ％以下の炭素、０．０１％以下の塩素を含んでおり、また、その上にノンドープＧａＮ層１４を介して形成された、ｎ型ＧａＮ層１４、多重量子井戸層１５、及びｐ型ＧａＮ層１６からなる積層構造を有する半導体発光素子１０は、青色ＬＥＤとして良好な歩留りで形成することができることが確認されている。
【００６６】
一方、比較例として、到達真空度が２Ｅ−５Ｐａのチャンバーで同温度（４７０℃）に昇温した試料（サファイア基板）については、アニール処理により真空度が一旦４Ｅ−５Ｐａまで悪化した後、約１０分で３Ｅ−５Ｐａへ戻ることが確認されている。
【００６７】
この後、１．５Ｅ−５Ｐａの到達真空度を持つスパッタチャンバで成膜して得られたＡｌＮ膜では、０．５ａｔ％の炭素、０．０３ａｔ％の塩素を含み、ＬＥＤ特性は、本実施形態１のＡｌＮ膜の成膜方法で得られたＡｌＮ膜を使用した場合に比べ、不良率が１．８倍と高くなることが確認されている。このことは、ＡｌＮ膜の成膜前にサファイア基板の昇温を行う時の真空度が悪化すると、サファイア基板の表面に不純物が残留し、サファイア基板の上に形成されるＡｌＮ膜中に取り込まれ、膜質が劣化することを示している。
【００６８】
このように本実施形態では、サファイア基板１１上に形成するＡｌＮ膜１２を、炭素濃度が０．２ａｔ％以下になり、かつ塩素濃度が０．０１ａｔ％以下になるよう形成しているので、該ＡｌＮ膜上に形成されるＩＩＩ−Ｖ族化合物半導体層に及ぶ、ＡｌＮ膜に含まれるこれらの不純物による結晶性の劣化の影響を低減することができる。
【００６９】
また、サファイア基板１１上にＡｌＮ膜１２を形成する前にサファイア基板１２の昇温時の真空度を高く保つことにより、サファイア基板１２の表面に残留する不純物が低減し、該サファイア基板１２が受けるダメージが低減されることとなる。この結果、サファイア基板１２上には、ＧａＮ層を形成するための下地として、低不純物濃度の良質なＡｌＮ膜が形成されることとなり、サファイア基板１２上には結晶性のよりＧａＮ膜１３をエピタキシャル成長させることが可能となる。
【００７０】
なお、上記実施形態１では、特に説明しなかったが、上記実施形態１の半導体発光素子を光源として用いた照明装置などの電気機器について以下に簡単に説明する。
（実施形態２）
図５は、本発明の実施形態２として、実施形態１の半導体発光素子を光源として用いた照明装置を説明する図であり、半導体発光素子をモールド樹脂によりパッケージングしたランプの構造を示している。
【００７１】
このランプ１０ａは、一対の電極を兼ねるフレーム部材Ｆ１及びＦ２を有しており、一方のフレーム部材Ｆ１上には、上述した実施形態１の半導体発光素子１０が固着され、該半導体発光素子１０の上部電極１８ｂはボンディングワイヤＷ１により該一方のフレーム部材Ｆ１に接続され、また、半導体発光素子１０の下部電極１８ａはボンディングワイヤＷ２により該他方のフレーム部材Ｆ２に接続されている。そして、上記フレーム部材及び半導体発光素子１０の全体が樹脂Ｒｍにより覆われてモールドパッケージが形成されている。
【００７２】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００７３】
本発明は、半導体発光素子、半導体層の形成方法、半導体発光素子の製造方法および電気機器の分野において、特に結晶性の良好なＩＩＩ−Ｖ族半導体結晶を絶縁性基板上にエピタキシャル成長させる技術に関するものであり、不純物含有量の少ないＡｌＮ膜上にＧａＮ膜をエピタキシャル成長させることで、高歩留りでＬＥＤ等のＩＩＩ−Ｖ族化合物半導体デバイスを生産することができるものである。
【符号の説明】
【００７４】
１０  半導体発光素子
１０ａ  ランプ
１１  サファイア基板（絶縁性基板）
１２  ＡｌＮ膜
１３  ノンドープＧａＮ層
１４  ｎ型ＧａＮ層
１５  多重量子井戸層
１５ａ  ＧａＮ層（バリア層）  
１５ｂ  ＩｎＧａＮ層（井戸層）
１６  ｐ型ＧａＮ層
１７  透明膜（ＩＴＯ膜）
１８ａ  下部電極
１８ｂ  上部電極
１００  スパッタ装置
１００ａ  チャンバ
１０１  ウエハステージ
１０１ａ  ヒータ
１０２  固体材料（ターゲット）
１０３  電源
１０４ａ、１０４ｂ  ガス供給口
１０５  ガス排気口
Ｆ１、Ｆ２  フレーム部材
Ｒｍ  モールド樹脂
Ｗ１、Ｗ２  ボンディングワイヤ
【図１】
2012134328.tif 000003
【図２】
2012134328.tif 000004
【図３】
2012134328.tif 000005
【図４】
2012134328.tif 000006
【図５】
2012134328.tif 000007
【図６】
2012134328.tif 000008
【図７】
2012134328.tif 000009