(57)【要約】【課題】  ＰＷＭ制御を行うことなく、簡単な構成でＨブリッジ回路を駆動する。【解決手段】  制御信号Ｖｓが与えられ、前記制御信号Ｖｓを前記基準値ｒｅｆに対して非反転増幅するアンプ１１および反転増幅するアンプ１２を備えるＨブリッジ制御部１０と、Ｈブリッジ回路２０とを備え、前記非反転増幅された制御信号Ｖｓが、第１トランジスタ２１、第４トランジスタ２４に入力され、前記反転増幅された制御信号Ｖｓが、第２トランジスタ２２、第３トランジスタ２３に入力される。第１トランジスタ２１と第４トランジスタ２４のうち、一方がリニア動作するとき他方が飽和動作し、また、前記第２トランジスタ２２と第３トランジスタ２３のうち、一方がリニア動作するとき他方が飽和動作するように構成する。【選択図】  図２
2012134790.tif 000002
【特許請求の範囲】
【請求項１】
所定の基準値に対して高電位側または低電位側の制御信号が与えられ、前記制御信号を前記基準値に対して非反転増幅するアンプおよび反転増幅するアンプを備えるＨブリッジ制御部と、
高電位側電源と第１出力端子の間に接続され、前記非反転増幅された前記制御信号が入力される第１トランジスタ、前記第１出力端子と低電位側電源の間に接続され、前記反転増幅された前記制御信号が入力される第２トランジスタ、前記高電位側電源と第２出力端子の間に接続され、前記反転増幅された前記制御信号が入力される第３トランジスタ、前記第２出力端子と前記低電位側電源の間に接続され、前記非反転増幅された前記制御信号が入力される第４トランジスタを備えるＨブリッジ回路と、
を備え、前記第１トランジスタと第４トランジスタのうち、一方がリニア動作するとき他方が飽和動作するモードと、前記第２トランジスタと第３トランジスタのうち、一方がリニア動作するとき他方が飽和動作するモードとを有することを特徴とする双方向駆動回路。
【請求項２】
前記飽和動作するトランジスタが接地側に接続されることを特徴とする請求項１記載の双方向駆動回路。
【請求項３】
前記第１トランジスタと第４トランジスタのうち一方がリニア動作し、かつ他方が飽和動作する制御がなされるとき、前記第２トランジスタと第３トランジスタがフローティング状態となり、前記第２トランジスタと第３トランジスタのうち一方がリニア動作し、かつ他方が飽和動作する制御がなされるとき、前記第１トランジスタと第４トランジスタがフローティング状態となる制御がなされることを特徴とする請求項１または２記載の双方向駆動回路。
【請求項４】
前記Ｈブリッジ制御部は、前記第１トランジスタと第４トランジスタのうち、一方がリニア動作するとき他方が飽和動作する値を出力し、あるいは、前記第２トランジスタと第３トランジスタのうち、一方がリニア動作するとき他方が飽和動作する値を出力することを特徴とする請求項１乃至３記載の双方向駆動回路。
【請求項５】
前記Ｈブリッジ制御部は、前記制御信号を前記基準値に対して非反転増幅する第１オペアンプと、前記制御信号を前記基準値に対して非反転増幅する第２オペアンプとを備えることを特徴とする請求項４記載の双方向駆動回路。
【請求項６】
前記第１オペアンプは、前記第１出力端子の電位がフィードバックされ、前記第２オペアンプは、前記第２出力端子の電位がフィードバックされることを特徴とする請求項５記載の双方向駆動回路。
【請求項７】
前記第１および第２オペアンプは、前記基準値に対してオフセットした非反転あるいは反転増幅を行うことを特徴とする請求項５または６記載の双方向駆動回路。
【請求項８】
前記第１〜第４トランジスタは、同じ極性のトランジスタであることを特徴とする請求項１乃至７記載の双方向駆動回路。
【請求項９】
前記第１〜第４トランジスタは、すべてｎ型ＭＯＳトランジスタで構成されてなることを特徴とする請求項８記載の双方向駆動回路。
【請求項１０】
前記第１出力端子と前記第２出力端子の間には、ペルチェ素子が接続されることを特徴とする請求項１乃至９記載の双方向駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は双方向駆動回路、特にＨブリッジ回路を使用した双方向駆動回路に関する。
【背景技術】
【０００２】
半導体レーザの温度制御のために使用されるペルチェクーラは、電流の方向によって加熱あるいは冷却を制御することができる。このペルチェクーラの駆動には、いわゆるＨブリッジ回路が利用される。
【０００３】
Ｈブリッジ回路は、高電位側電源と低電位側電源の間に直列に接続されたトランジスタの組を２つ並列に接続された構成を有している。通常、このＨブリッジ回路は、これら各トランジスタをＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御することによって、必要な電力を負荷（ペルチェクーラ）に供給する。このようなＨブリッジ回路の例は、特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−４９３７０号広報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＰＷＭ制御を行うためには、高価な専用のＩＣが必要であり、また、その出力にはノイズ低減のために、比較的大きなインダクタを接続する必要がある。本発明は、ＰＷＭ制御に代えて、アナログ制御によってＨブリッジ回路を制御する双方向駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の双方向駆動回路は、上記課題を解決するために、所定の基準値に対して高電位側または低電位側の制御信号が与えられ、前記制御信号を前記基準値に対して非反転増幅するアンプおよび反転増幅するアンプを備えるＨブリッジ制御部と、高電位側電源と第１出力端子の間に接続され、前記非反転増幅された前記制御信号が入力される第１トランジスタ、前記第１出力端子と低電位側電源の間に接続され、前記反転増幅された前記制御信号が入力される第２トランジスタ、前記高電位側電源と第２出力端子の間に接続され、前記反転増幅された前記制御信号が入力される第３トランジスタ、前記第２出力端子と前記低電位側電源の間に接続され、前記非反転増幅された前記制御信号が入力される第４トランジスタを備えるＨブリッジ回路とを備え、前記第１トランジスタと第４トランジスタのうち、一方がリニア動作するとき他方が飽和動作するモードと、前記第２トランジスタと第３トランジスタのうち、一方がリニア動作するとき他方が飽和動作するモードとを有することを特徴とする。この構成によれば、簡単な回路によってＨブリッジ回路をアナログ制御することができる。
【０００７】
また、本発明の双方向駆動回路は、前記第１トランジスタと第４トランジスタのうち、前記飽和動作するトランジスタが接地側に接続され、かつ、前記第２トランジスタと第３トランジスタのうち、前記飽和動作するトランジスタが接地側に接続される構成を採用することができる。
【０００８】
また、本発明の双方向駆動回路は、前記第１トランジスタと第４トランジスタのうち一方がリニア動作し、かつ他方が飽和動作する制御がなされるとき、前記第２トランジスタと第３トランジスタがフローティング状態となり、前記第２トランジスタと第３トランジスタのうち一方がリニア動作し、かつ他方が飽和動作する制御がなされるとき、前記第１トランジスタと第４トランジスタがフローティング状態となる制御を行う構成を採用することができる。
【０００９】
また、本発明の双方向駆動回路は、前記Ｈブリッジ制御部が、前記第１トランジスタと第４トランジスタのうち、一方がリニア動作するとき他方が飽和動作する値を出力し、あるいは、前記第２トランジスタと第３トランジスタのうち、一方がリニア動作するとき他方が飽和動作する値を出力するように構成することができる。
【００１０】
また、本発明の双方向駆動回路は、前記Ｈブリッジ制御部が、前記制御信号を前記基準値に対して非反転増幅する第１オペアンプと、前記制御信号を前記基準値に対して非反転増幅する第２オペアンプとを備えるように構成することができる。
【００１１】
また、本発明の双方向駆動回路は、前記第１オペアンプが、前記第１出力端子の電位がフィードバックされ、前記第２オペアンプは、前記第２出力端子の電位がフィードバックされるように構成することができる。
【００１２】
また、本発明の双方向駆動回路は、前記第１および第２オペアンプが、前記基準値に対してオフセットした非反転あるいは反転増幅を行う構成を採用することができる。
【００１３】
また、本発明の双方向駆動回路は、前記第１〜第４トランジスタを同じ極性のトランジスタで構成することができる。
【００１４】
また、本発明の双方向駆動回路は、前記第１〜第４トランジスタをｎ型ＭＯＳトランジスタで構成することができる。
【００１５】
また、本発明の双方向駆動回路は、前記第１出力端子と前記第２出力端子の間に、ペルチェ素子を接続する構成を採用することができる。
【発明の効果】
【００１６】
本発明によれば、簡易な構成により、Ｈブリッジをアナログ制御することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の第１の実施形態を説明する図である。
【図２】図２は、本発明の第１の実施形態における入力信号を説明する図である。
【図３】図３は、制御信号の動作を説明する図である。
【図４】図４は、制御信号Ｖｓ１の場合のＨブリッジ回路の動作を説明する図である。
【図５】図５は、制御信号Ｖｓ２の場合のＨブリッジ回路の動作を説明する図である。
【図６】図６は、本発明の第２の実施形態を説明する図である。
【図７】図７は、本発明の第２の実施形態における電源システムを説明する図である。
【図８】図８は、オペアンプ１１，１２のオフセットについて説明する図である。
【発明を実施するための形態】
【００１８】
図１は、本発明の実施形態を説明する図である。本実施形態は、半導体レーザを温度制御するためのペルチェ素子の駆動において、本発明を採用したものである。図１において、１００は双方向駆動回路であり、１０はＨブリッジ制御部、２０はＨブリッジ回路である。２００は、本実施形態における双方向駆動回路１００によって駆動されるペルチェ素子であり、双方向駆動回路１００の負荷に相当する。
【００１９】
ペルチェ素子２００にはキャリア３００が搭載されており、このキャリア３００上には、チップキャリア３０１に搭載された半導体レーザ３０２およびレンズ３０３などの光学系および、温度検知素子であるサーミスタ３０４が搭載されている。
【００２０】
サーミスタ３０４の検知出力は、温度制御ブロック４００に入力される。温度制御ブロック４００は、サーミスタ３０４の検知出力と設定値Ｔｓｅｔとに基づいて制御信号Ｖｓを生成し、双方向駆動回路１００に入力する。
【００２１】
図２は、本実施形態による双方向駆動回路１００の詳細を説明する図である。本実施形態の双方向駆動回路１００は、入力端子１に入力される制御信号Ｖｓに基づいて、第１出力端子２を高電位側かつ第２出力端子３を低電位側とする出力、あるいは、第１出力端子２を低電位側かつ第２出力端子３を高電位側とする出力をなす。
【００２２】
Ｈブリッジ制御部１０は、入力端子１に入力された制御信号Ｖｓに基づいて、Ｈブリッジ回路２０を制御するブロックである。Ｈブリッジ制御部１０は、オペアンプ１１，１２を備えている。
【００２３】
オペアンプ１１は非反転増幅アンプとして機能する。オペアンプ１１の非反転入力端子には入力端子１が接続されている。また、オペアンプ１１の反転入力端子には、抵抗Ｒ１とＲ２の間の電位が接続されている。抵抗Ｒ１とＲ２は、基準電位Ｖｒｅｆ１と第１出力端子２の間に接続されている。
【００２４】
オペアンプ１２は反転増幅アンプとして機能する。オペアンプ１２の非反転入力端子には基準電位Ｖｒｅｆ２が接続されている。オペアンプ１２の反転入力端子には、抵抗Ｒ３とＲ４の間の電位が接続されている。抵抗Ｒ３とＲ４は、入力端子１と第２出力端子３の間に接続されている。
【００２５】
Ｈブリッジ回路２０は、トランジスタ２１〜２４を備えている。トランジスタ２１〜２４は、いずれも同じ極性のトランジスタである。本実施形態のトランジスタ２１〜２４は、いずれもｎ型ＭＯＳトランジスタである。
【００２６】
トランジスタ２１と２２は、高電位側電源Ｖｔｅｃと低電位側電源ＧＮＤの間に直列に接続されている。また、トランジスタ２１と２２の間の電位は、第１出力端子２に接続されている。トランジスタ２３と２４は、高電位側電源Ｖｔｅｃと低電位側電源ＧＮＤの間に直列に接続されている。また、トランジスタ２３と２４の間の電位は、第２出力端子３に接続されている。
【００２７】
つぎに、本実施形態における双方向駆動回路１００の動作について説明する。図３は、入力端子１に入力される制御信号Ｖｓを説明する図である。制御信号Ｖｓはアナログ信号であり、たとえば１．２５Ｖの基準値ｒｅｆを境にして高電位側の制御信号Ｖｓ１あるいは低電位側の制御信号Ｖｓ２の状態で入力される。
【００２８】
Ｈブリッジ制御部１０のオペアンプ１１は基準値ｒｅｆを基準にして非反転増幅を行い、オペアンプ１２は基準値ｒｅｆに対して反転増幅を行う。
【００２９】
図４は、入力端子１に制御信号Ｖｓ１が入力された場合のＨブリッジ回路２０の動作を説明する図である。オペアンプ１１は基準値ｒｅｆを基準にした非反転増幅を行うので、制御信号Ｖｓ１の場合は正側出力がなされる。いっぽうオペアンプ１２は、基準値ｒｅｆを基準にした反転増幅を行うが、オペアンプ１２が正電源と接地電位との間に接続されていた場合、オペアンプ１２の出力は、ほぼ０Ｖ（接地電位）で出力される。もちろん、オペアンプ１２を正電源と負電源の間に接続した場合には、オペアンプ１２は負側の出力をなす。
【００３０】
つぎに、以上のようなＨブリッジ制御部１０の出力によって制御されるＨブリッジ回路２０の動作について説明する。
【００３１】
まず、第１出力端子２の出力について説明する。トランジスタ２１にはオペアンプ１１の出力が接続され、トランジスタ２２にはオペアンプ１２の出力が接続されている。オペアンプ１１は入力に対してリニア出力をなしている。オペアンプ１２の出力は、前記したように、ほぼ０Ｖまたは負側であるため、トランジスタ２２は第１出力端子２に対してフローティング状態となる。このため第１出力端子２には、オペアンプ１１の出力に従って駆動されたトランジスタ２１の出力（リニア出力）が現れる。
【００３２】
つぎに、第２出力端子３の出力について説明する。トランジスタ２３にはオペアンプ１２の出力が接続され、トランジスタ２４にはオペアンプ１１の出力が接続されている。オペアンプ１２の出力が、ほぼ０Ｖまたは負側であるため、トランジスタ２３は第２出力端子３に対してフローティング状態である。
【００３３】
いっぽう、トランジスタ２４は低電位（本実施形態では接地電位ＧＮＤ）側に接地されており、またオペアンプ１１の出力は、制御信号Ｖｓが基準値ｒｅｆよりも大きい場合、トランジスタ２４のしきい値電圧Ｖｔｈよりも大きい出力がなされるように制御されている。このため、トランジスタ２４は、オペアンプ１１の振幅によらず、第２出力端子３を低電位（ＧＮＤ）に接続するスイッチとして動作する。すなわち、ｎ型ＭＯＳトランジスタであるトランジスタ２４は、そのゲート入力振幅によらず飽和駆動される。
【００３４】
以上の動作により、入力端子１に制御信号Ｖｓ１が入力された場合には、トランジスタ２１がリニア動作し、かつトランジスタ２４が飽和動作するモードとなる。これにより、第１出力端子２には制御信号Ｖｓ１に基づくリニア出力がなされ、第２出力端子３は接地電位に接続される。すなわち、第１出力端子２が高電位側、第２出力端子３が低電位側とした駆動がなされる。
【００３５】
図５は、入力端子１に制御信号Ｖｓ２が入力された場合のＨブリッジ回路２０の動作を説明する図である。制御信号Ｖｓ２が入力された場合、基準値ｒｅｆを基準としてオペアンプ１１は非反転増幅を行うが、オペアンプ１１が正電源と接地電位との間に接続されていた場合、オペアンプ１２の出力は、ほぼ０Ｖ（接地電位）で出力される。もちろん、オペアンプ１１を正電源と負電源の間に接続した場合には、オペアンプ１１は負側の出力をなす。いっぽう、制御信号Ｖｓ２が基準値ｒｅｆに対して負側であるので、オペアンプ１２は反転増幅を行うことから、その出力は正側になる。
【００３６】
つぎに、以上のようなＨブリッジ制御部１０の出力によって制御されるＨブリッジ回路２０の動作について説明する。
【００３７】
まず、第１出力端子２の出力について説明する。トランジスタ２１にはオペアンプ１１の出力が接続され、トランジスタ２２にはオペアンプ１２の出力が接続されている。オペアンプ１２の出力は入力に対してリニア出力をなしている。オペアンプ１１の出力は、前記したように、ほぼ０Ｖまたは負側であるため、トランジスタ２１は第１出力端子２に対してフローティング状態である。
【００３８】
いっぽう、トランジスタ２２は低電位（本実施形態では接地電位ＧＮＤ）側に接地されており、またオペアンプ１２の出力は、制御信号Ｖｓが基準値ｒｅｆよりも小さい場合にトランジスタ２２のしきい値電圧Ｖｔｈよりも大きい出力がなされるように制御されている。このため、トランジスタ２２は、オペアンプ１２の振幅によらず、第１出力端子２を低電位（ＧＮＤ）に接続するスイッチとして動作する。すなわち、ｎ型ＭＯＳトランジスタであるトランジスタ２２は、そのゲート入力振幅によらず飽和駆動される。
【００３９】
つぎに、第２出力端子３の出力について説明する。トランジスタ２３にはオペアンプ１２の出力が接続され、トランジスタ２４にはオペアンプ１１の出力が接続されている。オペアンプ１２は入力に対してリニア出力をなしている。オペアンプ１１の出力は、前記したように、ほぼ０Ｖまたは負側であるため、トランジスタ２４は第２出力端子３に対してフローティング状態となる。このため、第２出力端子３にはオペアンプ１２の出力に従って駆動されたトランジスタ２３の出力（リニア出力）が現れる。
【００４０】
以上の動作により、入力端子１に制御信号Ｖｓ２が入力された場合には、トランジスタ２３がリニア動作し、かつトランジスタ２２が飽和動作するモードとなる。これにより、第２出力端子３には制御信号Ｖｓ２に基づくリニア出力がなされ、第１出力端子２は接地電位に接続される。すなわち、第２出力端子３が高電位側、第１出力端子２が低電位側とした駆動がなされる。
【００４１】
なお、本実施形態における第１および第２出力端子２，３間の電位差Ｖｏｕｔは、入力端子１に入力される制御信号Ｖｓに対して、以下の式により決定される。ただし、ｎ型ＭＯＳトランジスタのオン抵抗は非常に小さいため、これを無視している。
【００４２】
【数１】
2012134790.tif 000003
【００４３】
また、オペアンプ１１と１２の関係は、（Ｒ２＋Ｒ１）／Ｒ１＝Ｒ４／Ｒ３で示される関係を成立させることで、ゲインを揃えることが好ましい。
【００４４】
以上説明した実施形態では、トランジスタ２１（あるいは２３）とトランジスタ２４（あるいは２２）の組に対して同じ入力信号が与えられる。同じ入力信号が与えられても、トランジスタ２４（あるいは２２）は接地側に接続されることから、飽和駆動することになる。
【００４５】
すなわち、同じ入力信号が与えられても、一方のトランジスタ２１（あるいは２３）はリニア駆動し他方のトランジスタ２４（あるいは２２）は飽和駆動することになる。本実施形態では、これを利用することによって、簡単にＨブリッジ回路２０をアナログ制御することができる。
【００４６】
また、Ｈブリッジ回路２０の電流方向を決定するトランジスタ２１〜２４がｎ型ＭＯＳトランジスタで構成されている。このため、ｐ型ＭＯＳとｎ型ＭＯＳでＨブリッジ回路２０を構成する場合に比べて電源利用効率が高い。
【００４７】
なお、トランジスタ２１〜２４をｐ型ＭＯＳトランジスタで構成することもできる。その場合、Ｖｔｅｃを負電源（たとえば−１．１Ｖ）とし、オペアンプ１１，１２の電源やフィードバックパラメータを適宜設定すればよい。
【００４８】
つぎに、本発明の第２の実施形態について説明する。図６は本発明の第２の実施形態を説明する図であり、図１と同じ部分については同じ符号を付している。
【００４９】
本実施形態では、第１および第２出力端子２，３に、それぞれ負側電位に接続されたプルダウン抵抗Ｒｐｕｌｌｄｏｗｎ１およびＲｐｕｌｌｄｏｗｎ２が接続されている。
【００５０】
第１の実施形態において説明した回路では、ｎ型ＭＯＳトランジスタが電流を吐き出すことしかできないため、第１および第２出力端子２，３の電位差が０Ｖ付近になると、基準電位Ｖｒｅｆ１から第１出力端子２側に向かって（あるいは入力端子１に入力された制御信号が第２出力端子３側に向かって）流れる電流の行き場が無くなってしまう。
【００５１】
すなわち、第１の実施形態の場合は、０Ｖ付近の出力を行う場合には、オペアンプ１１あるいは１２のフィードバックが成立困難となる。
【００５２】
本実施形態では、これを解決するために第１および第２出力端子２，３を負側電位Ｖｅｅへプルダウンするプルダウン抵抗Ｒｐｕｌｌｄｏｗｎ１およびＲｐｕｌｌｄｏｗｎ２を設けるものである。
【００５３】
Ｒｐｕｌｌｄｏｗｎ１には、０Ｖ付近の出力をなす場合に、抵抗Ｒ１，Ｒ２に流れる電流（Ｖｒｅｆ１／（Ｒ１＋Ｒ２））以上の電流を流すことにより、０Ｖ付近においてもオペアンプ１１のフィードバックを成立させる。Ｒｐｕｌｌｄｏｗｎ２についても、０Ｖ付近の出力をなす場合に、抵抗Ｒ３，Ｒ４に流れる電流（Ｖｒｅｆ２／Ｒ４））以上の電流を流すことにより、０Ｖ付近においてもオペアンプ１２のフィードバックを成立させる。
【００５４】
なお、これら条件を満たす電流が流れている限りにおいては、負側電位Ｖｅｅが安定化されている必要はない。
【００５５】
つぎに、負側電位Ｖｅｅを生成するシステムについて説明する。図７は第２の実施形態において、正側電位Ｖｔｅｃと負側電位Ｖｅｅを生成する電源システムを説明する図である。図７において、図６と同じ部位には同じ番号を付している。
【００５６】
本実施形態の負荷であるペルチェ素子２００は、システムの電源電圧（たとえば３．３Ｖ）よりも低い電圧（Ｖｔｅｃ）で駆動されることがある。たとえば、ペルチェ素子２００をＶｔｅｃ＝１．１Ｖで駆動する場合、電源電圧を変換（降圧）してＨブリッジ回路２０に入力される。
【００５７】
ここで、電源電圧を変換するためにはＤＣ／ＤＣコンバータ３０が使用される。ＤＣ／ＤＣコンバータ３０は、図７に示すようにパルス源３１の出力に基づいて電圧変換部３２を駆動するものである。
【００５８】
本実施例では、Ｖｔｅｃを生成するためのＤＣ／ＤＣコンバータ３０において、そのパルス源３１に並列に負側電位Ｖｅｅを生成する電圧変換部３３を接続したものである。これにより、同じパルス源３１を利用して、第２の実施形態において必要となるＶｔｅｃとＶｅｅを生成することができる。
【００５９】
なお、第１の実施形態および第２の実施形態によるＨブリッジ回路２０は、制御信号がＶｓ１の場合とＶｓ２の場合で入れ替わるときに、トランジスタ２１と２２の組あるいはトランジスタ２３と２４の組に大きな貫通電流が流れる可能性が考えられる。
【００６０】
この問題を解決するためには、オペアンプ１１，１２の出力を低電圧側（ＧＮＤ側）へオフセットさせて、同時に正の出力がなされないように設定すれば良い。
【００６１】
図８は、このオフセットについて模式的に説明する図である。たとえば、制御信号Ｖｓが図８（ａ）に示すように変化する場合を考える。ここで、基準値ｒｅｆより高い領域が、前述した制御信号Ｖｓ１が出力される領域である。また、基準値ｒｅｆより低い領域が、制御信号Ｖｓ２が出力される領域である。
【００６２】
図８（ａ）に示す制御信号Ｖｓの変化におけるオペアンプ１１，１２の出力を図８（ｂ），（ｃ）に示す。図８（ｂ）はオフセットなし、図８（ｃ）はオフセットありの場合を説明している。なお、図８（ｂ），（ｃ）はいずれもオペアンプ１１，１２が正電源と接地電位の間に接続されているものとする。
【００６３】
図８（ｂ）に示すように、オペアンプ１１，１２の出力にオフセットが付与されていない場合、オペアンプ１１には実線で示される出力が現れ、オペアンプ１２には破線で示される出力が現れる。制御信号Ｖｓが基準値ｒｅｆを横切るとき、トランジスタ２１と２２の組とトランジスタ２３と２４の組の動作は、瞬間的に入れ替わる筈である。しかし、実際には回路部品のバラツキなどによって、トランジスタ２１と２２、あるいはトランジスタ２３と２４が同時に動作することが考えられる。この場合、大きな電流が流れて、回路を破損してしまう恐れがある。
【００６４】
図８（ｃ）は、制御信号Ｖｓが基準値ｒｅｆを横切る前後で、オペアンプ１１，１２の両方が、低電位側出力（本例ではＧＮＤ）をなすように、オフセットを付与したものである。このように、オペアンプ１１，１２に基準値ｒｅｆに対するオフセットを設けたことで、トランジスタ２１と２２、あるいはトランジスタ２３と２４が同時に導通することを抑制することができる。このようなオフセットは、Ｒ１，Ｒ２，Ｒ３，Ｒ４およびＶｒｅｆ１，Ｖｒｅｆ２を適宜設定することによって実現できる。
【００６５】
以上説明したように、本発明によれば、一方の電位に接続されるトランジスタが、入力振幅によらず一定に動作する（飽和駆動する）制御を行うため、簡単な構成によってＨブリッジ回路の出力をアナログ制御することができる。
【００６６】
なお、本発明は以上説明した実施形態に限られるものではない。本発明による双方向駆動回路は、ペルチェ素子の制御に限らず、たとえば、モータの制御に利用することもできる。また、その他の構成についても、発明の要旨の範囲で適宜変更することが可能である。
【符号の説明】
【００６７】
１…入力端子、２…第１出力端子、３…第２出力端子、１０…Ｈブリッジ制御部、１１，１２…オペアンプ、２０…Ｈブリッジ回路、２１〜２４…トランジスタ、Ｒ１〜Ｒ４…抵抗、Ｒｐｕｌｌｄｏｗｎ１，Ｒｐｕｌｌｄｏｗｎ２…プルダウン抵抗、３０…ＤＣ／ＤＣコンバータ、３１…パルス源、３２，３３…電圧変換部、１００…双方向駆動回路、２００…ペルチェ素子、３００…キャリア、３０１…チップキャリア、３０２…半導体レーザ、３０３…レンズ、３０４…サーミスタ、４００…温度制御ブロック
【図１】
2012134790.tif 000004
【図２】
2012134790.tif 000005
【図３】
2012134790.tif 000006
【図４】
2012134790.tif 000007
【図５】
2012134790.tif 000008
【図６】
2012134790.tif 000009
【図７】
2012134790.tif 000010
【図８】
2012134790.tif 000011