(57)【要約】【課題】ＤＣオフセットキャンセル回路の回路規模と消費電力とを低減する。【解決手段】差動増幅器５の非反転出力端子と反転出力端子にＤＣオフセットキャンセル回路５１の差動入力端子が接続され、キャンセル回路５１の出力信号は差動増幅器５の出力ＤＣオフセット電圧を低減する。回路５１はオンチップローパスフィルタ５１と直流制御増幅器５１２を有し、フィルタ５１１は第１定電流源ＣＳ１、差動対の第１と第２のトランジスタ素子Ｍp1、Ｍp2、オンチップ容量Ｃ１を含む。第１定電流源ＣＳ１は素子Ｍp1、Ｍp2の共通電極に接続され、回路５１の差動入力端子Ｖinp、Ｖiinは素子Ｍp1、Ｍp2の制御入力電極に接続される。オンチップ容量Ｃ１の一端と他端に素子Ｍp1、Ｍp2の出力電極とが接続され、直流制御増幅器５１２は容量Ｃ１の両端の電圧に直流的に応答する。【選択図】図３
2012099873.tif 000002
【特許請求の範囲】
【請求項１】
差動増幅器とＤＣオフセットキャンセル回路とを具備する半導体集積回路であって、
前記差動増幅器の非反転出力端子と反転出力端子とに前記ＤＣオフセットキャンセル回路の差動入力端子が接続され、前記ＤＣオフセットキャンセル回路の出力信号によって前記差動増幅器の前記非反転出力端子と前記反転出力端子の間のＤＣオフセット電圧が低減可能とされ、
前記ＤＣオフセットキャンセル回路は、オンチップローパスフィルタと直流制御増幅器とを有して、
前記オンチップローパスフィルタは、第１定電流源と、差動対の第１と第２のトランジスタと、オンチップ容量とを含み、
前記差動対の動作電流を設定する前記第１定電流源は、前記第１のトランジスタの共通電極と前記第２のトランジスタの共通電極とに共通に接続され、
前記ＤＣオフセットキャンセル回路の前記差動入力端子は、前記第１のトランジスタの制御入力電極と前記第２のトランジスタの制御入力電極に接続され、
前記オンチップ容量の一端と他端には、前記第１のトランジスタの出力電極と前記第２のトランジスタの出力電極とがそれぞれ接続され、
前記直流制御増幅器は、前記オンチップ容量の前記一端と前記他端との間の電圧に直流的に応答することによって前記ＤＣオフセットキャンセル回路の前記出力信号を生成可能とされたことを特徴とする半導体集積回路。
【請求項２】
請求項１において、
前記差動対の動作電流を設定する前記第１定電流源の第１定電流は前記半導体集積回路の内部のその他のいずれかの差動対トランジスタに接続されたその他のいずれかの定電流源の定電流の１／１００またはそれ以下の小さな値に設定されたことを特徴とする半導体集積回路。
【請求項３】
請求項２において、
前記直流制御増幅器は、第１のカレントミラーと第２のカレントミラーとを有して、
前記第１のカレントミラーの入力端子と出力端子とは、前記オンチップ容量の前記一端と前記ＤＣオフセットキャンセル回路の非反転出力端子とにそれぞれ接続され、
前記第２のカレントミラーの入力端子と出力端子とは、前記オンチップ容量の前記他端と前記ＤＣオフセットキャンセル回路の反転出力端子とにそれぞれ接続され、
前記第１のカレントミラーの前記出力端子と前記第２のカレントミラーの前記出力端子との少なくともいずれか一方から、前記ＤＣオフセットキャンセル回路の前記出力信号が生成されることを特徴とする半導体集積回路。
【請求項４】
請求項３において、
前記直流制御増幅器は、前記第１のカレントミラーの前記出力端子に接続された第２定電流源と前記第２のカレントミラーの前記出力端子に接続された第３定電流源とを更に有して、
前記第２定電流源の第２定電流と前記第３定電流源の第３定電流とは、前記第１定電流源の前記第１定電流の１００倍またはそれ以上の大きな値に設定されたことを特徴とする半導体集積回路。
【請求項５】
請求項４において、
前記オンチップローパスフィルタの前記差動対の前記第１と第２のトランジスタの素子サイズは、前記半導体集積回路の内部のその他のいずれかのトランジスタの素子サイズの１／５またはそれ以下の値に設定されたことを特徴とする半導体集積回路。
【請求項６】
請求項４において、
前記オンチップローパスフィルタの前記差動対の前記第１と第２のトランジスタと、前記第１のカレントミラーを構成するトランジスタと前記第２のカレントミラーを構成するトランジスタとは反対の導電型であることを特徴とする半導体集積回路。
【請求項７】
請求項６において、
前記オンチップローパスフィルタの前記差動対の前記第１と第２のトランジスタはＰチャンネルの導電型であり、前記第１のカレントミラーを構成する前記トランジスタと前記第２のカレントミラーを構成する前記トランジスタはＮチャンネルの導電型であることを特徴とする半導体集積回路。
【請求項８】
請求項３において、
前記差動増幅器は、ＤＣ直接接続された前段の第１増幅器と後段の第２増幅器とを含み、
前記ＤＣオフセットキャンセル回路の前記出力信号が前記前段の第１増幅器の入力端子に供給されることによって、前記差動増幅器の前記非反転出力端子と前記反転出力端子の間の前記ＤＣオフセット電圧が低減可能とされたことを特徴とする半導体集積回路。
【請求項９】
請求項３において、
前記差動増幅器は、ＤＣ直接接続された前段の第１増幅器と後段の第２増幅器とを含み、
前記ＤＣオフセットキャンセル回路の前記出力信号が前記後段の第２増幅器の入力端子に供給されることによって、前記差動増幅器の前記非反転出力端子と前記反転出力端子の間の前記ＤＣオフセット電圧が低減可能とされたことを特徴とする半導体集積回路。
【請求項１０】
請求項９において、
前記ＤＣオフセットキャンセル回路の前記非反転出力端子と前記反転出力端子との間に生成される前記ＤＣオフセットキャンセル回路の前記出力信号が前記後段の第２増幅器の差動入力端子に供給されることを特徴とする半導体集積回路。
【請求項１１】
請求項８において、
前記ＤＣオフセットキャンセル回路の前記非反転出力端子と前記反転出力端子との間に生成される前記ＤＣオフセットキャンセル回路の前記出力信号が前記前段の第１増幅器の差動入力端子に供給されることを特徴とする半導体集積回路。
【請求項１２】
請求項３において、
ローノイズ増幅器と受信ミキサとを有するダイレクトコンバージョン受信器を更に具備して、
前記差動増幅器の入力端子には、前記受信ミキサの出力から生成される受信ベースバンド信号が供給されることを特徴とする半導体集積回路。
【請求項１３】
請求項１２において、
前記ローノイズ増幅器は、ＲＦ受信電圧信号を電流に変換するトランスコンダクタンス増幅器によって構成され、
前記受信ミキサは、複数のスイッチ素子と複数の容量とを含むダイレクトサンプリングミキサによって構成されたことを特徴とする半導体集積回路。
【請求項１４】
請求項１３において、
前記ローノイズ増幅器は、短距離無線通信技術の仕様に準拠した前記ＲＦ受信電圧信号を増幅可能とされたことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、特に差動増幅器の出力直流オフセットの低減のためのＤＣオフセットキャンセル回路の回路規模と消費電力とを低減するのに有効な技術に関するものである。
【背景技術】
【０００２】
カード内に半導体集積回路およびアンテナを搭載したいわゆるＩＣカードは、リーダ・ライタ装置と半導体集積回路との間で情報の交換を行い、ＩＣカードが保持しているデータの送信、リーダ・ライタ装置から送信されたデータの保持など様々な機能を実現する。
【０００３】
国際規格ＩＳＯ／ＩＥＣ１４４４３によれば、非接触インターフェースを有するＩＣカードはＰＩＣＣと呼ばれ、ＰＣＤと呼ばれるリーダー／ライター装置とＲＦ通信を行うものである。尚、ＩＳＯはInternational Organization for Standardizationの略であり、ＩＥＣはInternational Electrical Commissionの略である。また、ＰＩＣＣはProximity Cardの略であり、ＰＣＤはProximity Coupling Deviceの略である。
【０００４】
例えば、国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＡでは、ＰＣＤからＰＩＣＣへの通信は、ＡＳＫ１００％の変調度の変調方式で変形ミラー方式による符号化方式とされている。しかし、国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＢではＰＣＤからＰＩＣＣへの通信はＡＳＫ１０％の変調率の変調方式でＮＲＺ−Ｌ方式による符号化方式とされている。尚、ＮＲＺ−Ｌは、Non Return to Zero-Levelの略であり、ＡＳＫは、デジタル変調方式の１つである振幅偏移変調(Amplitude Shift Keying)である。
【０００５】
近年、短距離無線通信技術(ＮＦＣ)と呼ばれ、家電製品、デジタルメディア、消費者向けの無線通信接続、コンテンツ、ビジネス上の取引を簡略化して、かつ拡大させる通信技術が普及している。このＮＦＣ技術は既存の種々の通信方式と互換性を持ち、１３．５６ＭＨｚのＲＦ周波数を使用して、１０ｃｍ程度で最大通信レート８４７Ｋｂｐｓの短距離通信を可能とする。特に、電子決済機能を有するＩＣカードマイコン(セキュアチップ)を内蔵する携帯電話端末にＮＦＣ技術が搭載されて、非接触による店舗での商品購入の支払い、駅での交通費の支払い等の種々の非接触電子決済への活用によりエンドユーザの利便性を向上させることを狙っている。尚、ＮＦＣは、Near Field Communicationの略である。
【０００６】
このＮＦＣ技術搭載のＩＣカードマイコンの半導体集積回路のＲＦ受信部は、微弱な受信信号を検出するために多段増幅器によって微弱受信信号を高利得に増幅した後に復調を行う必要がある。更にＲＦ受信部は、ＲＦ受信信号の周波数からベースバンド受信信号の周波数へのダウンコンバートが必要である。
【０００７】
伝統的なスーパーへテロダイン受信機は周波数変換に伴うイメージ周波数の妨害波除去のためのイメージ除去フィルタが必要であるのに対して、下記特許文献１には、外部部品のイメージ除去フィルタが不必要なダイレクトコンバージョン受信機におけるキャリアリーク等によるベースバンド増幅信号のＤＣオフセットの校正技術が記載されている。すなわち、受信ミキサの出力にローパスフィルタを介して可変利得増幅器の入力が接続され、可変利得増幅器の出力にはアナログデジタル変換器の入力が接続され、アナログデジタル変換器の出力に制御回路の入力が接続され、制御回路の出力にデジタルアナログ変換器の入力が接続され、デジタルアナログ変換器の出力は可変利得増幅器のオフセット制御入力端子に接続される。制御回路は可変利得増幅器の出力の直流オフセットを測定するので、Ａ／Ｄ変換とＤ／Ａ変換とによって可変利得増幅器の出力の直流オフセットが校正されることが可能となる。
【０００８】
一方、下記非特許文献１には、アクティブサーボフィードバックを使用してベースバンド増幅器の出力のＤＣオフセットを低減したダイレクトコンバージョン受信機が記載されている。受信ミキサの出力に４段の多段ベースバンド増幅器の入力が接続され、多段ベースバンド増幅器の最終段増幅器の差動出力にはサーボフィードバック増幅器の差動入力が接続されて、サーボフィードバック増幅器の差動出力は抵抗を介して最終段増幅器の差動入力に接続され、サーボフィードバック増幅器の差動出力の間には５６ｎＦの容量値の外部容量が接続される。
【０００９】
サーボフィードバック増幅器の第１段目は４個のＮＰＮバイポーラトランジスタと４個の抵抗と４個のＰＮＰバイポーラトランジスタを含み、サーボフィードバック増幅器の差動入力信号に応答して４個のＮＰＮバイポーラトランジスタと４個の抵抗とダイオード接続の２個のＰＮＰバイポーラトランジスタは残りの２個のＰＮＰバイポーラトランジスタのベースとエミッタを逆位相の駆動信号によって駆動するので、残りの２個のＰＮＰバイポーラトランジスタのコレクタから逆位相のＡＢ級動作の差動信号電流が生成される。
【００１０】
サーボフィードバック増幅器の第２段目は、ＮＰＮトランジスタにより構成された複数のカレントミラーとＰＮＰトランジスタにより構成された複数のカレントミラーを含み、５６ｎＦの外部容量の一端にはプルアップＰＮＰトランジスタとプルダウンＮＰＮトランジスタとが接続され、５６ｎＦの外部容量の他端にもプルアップＰＮＰトランジスタとプルダウンＮＰＮトランジスタとが接続される。従って、５６ｎＦの外部容量の一端に接続されたプルアップＰＮＰトランジスタとプルダウンＮＰＮトランジスタは外部容量の一端の電源電圧への充電と接地電位への放電とを実行して、５６ｎＦの外部容量の他端に接続されたプルアップＰＮＰトランジスタとプルダウンＮＰＮトランジスタは外部容量の他端の電源電圧への充電と接地電位への放電とを実行する。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００１−２１１０９８号  公報
【非特許文献】
【００１２】
【非特許文献１】Ｃｈｒｉｓｔｏｐｈｅｒ  Ｄｅｎｎｉｓ  Ｈｕｌｌ，  ｅｔ  ａｌ，  “Ａ  Ｄｉｒｅｃｔ−Ｃｏｎｖｅｒｓｉｏｎ  Ｒｅｃｅｉｖｅｒ  ｆｏｒ  ９００ＭＨｚ（ＩＳＭ  Ｂａｎｄ）  Ｓｐｒｅａｄ−Ｓｐｅｃｔｒｕｍ  Ｄｉｇｉｔａｌ  Ｃｏｒｄｒｅｓｓ  Ｔｅｌｅｐｈｏｎｅ”，  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．３１，  ＮＯ．１２，  ＤＣＥＭＢＥＲ  １９９６．  ＰＰ．１９５５−１９６３．
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明者等は本発明に先立って、１３．５６ＭＨｚのＲＦ周波数を使用するＮＦＣ技術搭載のＩＣカードマイコンの半導体集積回路のＲＦ受信部の開発に従事した。
【００１４】
本発明者等は本発明に先立って、半導体集積回路のコストと外部部品数を削減するためにＲＦ受信周波数からベースバンド信号周波数へのダウンコンバートに外部部品であるイメージ除去フィルタが不必要なダイレクトコンバージョン受信機の採用を決定した。しかし、このダイレクトコンバージョン受信機では、ＤＣ直接接続された多段ベースバンド増幅器の出力のＤＣオフセット電圧が発生するので、出力ＤＣオフセット電圧を低減するためのＤＣオフセットキャンセル回路が必要となった。
【００１５】
そこで、本発明者等は本発明に先立って、上記特許文献１に記載されたＤＣオフセットキャンセル回路について検討を行った。しかし、上記特許文献１に記載されたＤＣオフセットキャンセル回路はアナログデジタル変換器とデジタルアナログ変換器とを使用するので、半導体集積回路の回路規模と消費電力とが増加すると言う問題が本発明者等による検討によって明らかとされた。半導体集積回路の回路規模の増大は、半導体集積回路の半導体チップ面積の増大となるので、半導体集積回路のコスト増大の問題を生じさせる。一方、ＮＦＣ技術搭載のＩＣカードマイコンの半導体集積回路は、リーダ・ライタ装置からのＲＦ送信信号をＩＣカード内部のループコイル・アンテナによって受信して更に検波・平滑によって生成した微小電力によって動作するものである。従って、半導体集積回路の消費電力の増大は、ＩＣカード内部のループコイル・アンテナから生成する微小電力が不足すると言う問題を生じさせる。
【００１６】
次に、本発明者等は本発明に先立って、上記非特許文献１に記載されたＤＣオフセットキャンセル回路について検討を行った。しかし上記非特許文献１に記載されたＤＣオフセットキャンセル回路では、サーボフィードバック増幅器の差動出力の間には５６ｎＦの比較的大きな容量値の外部容量が接続される必要がある。その結果、半導体集積回路の外部部品のコストが増加するだけではなく、半導体集積回路と外部部品とを搭載する絶縁配線基板の面積とコストとが増加して、ＩＣカードの面積とコストとが増加すると言う問題を生じさせる。更に上記非特許文献１に記載のＤＣオフセットキャンセル回路のサーボフィードバックでは、ベースバンド増幅器の出力が飽和すると小信号利得が略ゼロとなるので、サーボループがオープンとなってオフセット校正回路のサーボフィードバック動作が不安定となると言う問題が生じる。
【００１７】
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
【００１８】
従って、本発明の目的とするところは、差動増幅器の出力直流オフセットの低減のためのＤＣオフセットキャンセル回路の回路規模と消費電力とを低減することにある。
【００１９】
更に本発明の他の目的は、ＤＣオフセットキャンセル機能を有するダイレクトコンバージョン方式のＲＦ受信部の回路規模と消費電力とを低減することにある。
【００２０】
また、本発明の更に他の目的は、ＤＣオフセットキャンセル回路の動作安定性を改善することにある。
【００２１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２２】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００２３】
すなわち、本発明の代表的な実施の形態による半導体集積回路(Ｂ２)は、差動増幅器(５)とＤＣオフセットキャンセル回路(５１)とを具備する。
【００２４】
前記差動増幅器(５)の非反転出力端子(ＶOUTP)と反転出力端子(ＶOUTN)とに前記ＤＣオフセットキャンセル回路(５１)の差動入力端子(Ｖinp、Ｖiin)が接続され、前記ＤＣオフセットキャンセル回路(５１)の出力信号(Ｖoutp)によって前記差動増幅器(５)の前記非反転出力端子(ＶOUTP)と前記反転出力端子(ＶOUTN)の間のＤＣオフセット電圧が低減可能とされる。
【００２５】
前記ＤＣオフセットキャンセル回路(５１)は、オンチップローパスフィルタ(５１１)と直流制御増幅器(５１２)とを有する。
【００２６】
前記オンチップローパスフィルタ(５１１)は、第１定電流源(ＣＳ１)と、差動対の第１と第２のトランジスタ(Ｍp1、Ｍp2)と、オンチップ容量(Ｃ１)とを含む。
【００２７】
前記差動対の動作電流を設定する前記第１定電流源(ＣＳ１)は、前記第１のトランジスタ(Ｍp1)の共通電極と前記第２のトランジスタ(Ｍp2)の共通電極とに共通に接続される。
【００２８】
前記ＤＣオフセットキャンセル回路(５１)の前記差動入力端子(Ｖinp、Ｖiin)は、前記第１のトランジスタ(Ｍp1)の制御入力電極と前記第２のトランジスタ(Ｍp2)の制御入力電極に接続される。
【００２９】
前記オンチップ容量(Ｃ１)の一端と他端には、前記第１のトランジスタ(Ｍp1)の出力電極と前記第２のトランジスタ(Ｍp2)の出力電極とがそれぞれ接続される。
【００３０】
前記直流制御増幅器(５１２)は、前記オンチップ容量(Ｃ１)の前記一端と前記他端との間の電圧に直流的に応答することによって前記ＤＣオフセットキャンセル回路(５１)の前記出力信号(Ｖoutp)を生成可能とされたことを特徴とするものである(図３参照)。
【発明の効果】
【００３１】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００３２】
すなわち、本発明によれば、差動増幅器の出力直流オフセットの低減のためのＤＣオフセットキャンセル回路の回路規模と消費電力とを低減することができる。
【図面の簡単な説明】
【００３３】
【図１】図１は、本発明の実施の形態１による半導体集積回路および非接触型ＩＣカードの基本的な構成を示す図である。
【図２】図２は、図１に示した本発明の実施の形態１による半導体集積回路Ｂ２の受信回路Ｂ５の回路構成を示す図である。
【図３】図３は、図２に示した本発明の実施の形態１による受信回路Ｂ５の多段ベースバンド増幅器５の回路構成を示す図である。
【図４】図４は、図３に示した本発明の実施の形態１による多段ベースバンド増幅器５のＤＣオフセットキャンセル回路５１のオンチップローパスフィルタ５１１のＭＯＳトランジスタＭp1、Ｍp2がＤＣオフセットキャンセル回路５１の非反転入力端子Ｖinpの電圧と反転入力端子Ｖinnの電圧に応答する様子を示す波形図である。
【図５】図５は、本発明の実施の形態２による多段ベースバンド増幅器５のＤＣオフセットキャンセル回路５１の回路構成を示す図である。
【図６】図６は、本発明の実施の形態３による多段ベースバンド増幅器５のＤＣオフセットキャンセル回路５１の回路構成を示す図である。
【発明を実施するための形態】
【００３４】
１．実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００３５】
〔１〕本発明の代表的な実施の形態による半導体集積回路(Ｂ２)は、差動増幅器(５)とＤＣオフセットキャンセル回路(５１)とを具備する。
【００３６】
前記差動増幅器(５)の非反転出力端子(ＶOUTP)と反転出力端子(ＶOUTN)とに前記ＤＣオフセットキャンセル回路(５１)の差動入力端子(Ｖinp、Ｖiin)が接続され、前記ＤＣオフセットキャンセル回路(５１)の出力信号(Ｖoutp)によって前記差動増幅器(５)の前記非反転出力端子(ＶOUTP)と前記反転出力端子(ＶOUTN)の間のＤＣオフセット電圧が低減可能とされる。
【００３７】
前記ＤＣオフセットキャンセル回路(５１)は、オンチップローパスフィルタ(５１１)と直流制御増幅器(５１２)とを有する。
【００３８】
前記オンチップローパスフィルタ(５１１)は、第１定電流源(ＣＳ１)と、差動対の第１と第２のトランジスタ(Ｍp1、Ｍp2)と、オンチップ容量(Ｃ１)とを含む。
【００３９】
前記差動対の動作電流を設定する前記第１定電流源(ＣＳ１)は、前記第１のトランジスタ(Ｍp1)の共通電極と前記第２のトランジスタ(Ｍp2)の共通電極とに共通に接続される。
【００４０】
前記ＤＣオフセットキャンセル回路(５１)の前記差動入力端子(Ｖinp、Ｖiin)は、前記第１のトランジスタ(Ｍp1)の制御入力電極と前記第２のトランジスタ(Ｍp2)の制御入力電極に接続される。
【００４１】
前記オンチップ容量(Ｃ１)の一端と他端には、前記第１のトランジスタ(Ｍp1)の出力電極と前記第２のトランジスタ(Ｍp2)の出力電極とがそれぞれ接続される。
【００４２】
前記直流制御増幅器(５１２)は、前記オンチップ容量(Ｃ１)の前記一端と前記他端との間の電圧に直流的に応答することによって前記ＤＣオフセットキャンセル回路(５１)の前記出力信号(Ｖoutp)を生成可能とされたことを特徴とするものである(図３参照)。
【００４３】
前記実施の形態によれば、差動増幅器の出力直流オフセットの低減のためのＤＣオフセットキャンセル回路の回路規模と消費電力とを低減することができる。
【００４４】
好適な実施の形態では、前記差動対の動作電流を設定する前記第１定電流源(ＣＳ１)の第１定電流(２Ｉ)は前記半導体集積回路(Ｂ２)の内部のその他のいずれかの差動対トランジスタに接続されたその他のいずれかの定電流源の定電流の１／１００またはそれ以下の小さな値に設定されたことを特徴とするものである(図３参照)。
【００４５】
他の好適な実施の形態では、前記直流制御増幅器(５１２)は、第１のカレントミラー(Ｍn2、Ｍn1、Ｍn6、Ｍn5)と第２のカレントミラー(Ｍn4、Ｍn3、Ｍn8、Ｍn7)とを有する。
【００４６】
前記第１のカレントミラーの入力端子と出力端子とは、前記オンチップ容量(Ｃ１)の前記一端と前記ＤＣオフセットキャンセル回路(５１)の非反転出力端子(Ｖoutp)とにそれぞれ接続される。
【００４７】
前記第２のカレントミラーの入力端子と出力端子とは、前記オンチップ容量(Ｃ１)の前記他端と前記ＤＣオフセットキャンセル回路(５１)の反転出力端子(Ｖoutn)とにそれぞれ接続される。
【００４８】
前記第１のカレントミラーの前記出力端子と前記第２のカレントミラーの前記出力端子との少なくともいずれか一方から、前記ＤＣオフセットキャンセル回路(５１)の前記出力信号(Ｖoutp)が生成されることを特徴とするものである(図３参照)。
【００４９】
更に他の好適な実施の形態では、前記直流制御増幅器(５１２)は、前記第１のカレントミラーの前記出力端子に接続された第２定電流源(ＣＳ２)と前記第２のカレントミラーの前記出力端子に接続された第３定電流源(ＣＳ３)とを更に有する。
【００５０】
前記第２定電流源(ＣＳ２)の第２定電流(Ｉｏ)と前記第３定電流源(ＣＳ２)の第３定電流(Ｉｏ)とは、前記第１定電流源(ＣＳ１)の前記第１定電流(２Ｉ)の１００倍またはそれ以上の大きな値に設定されたことを特徴とするものである(図３参照)。
【００５１】
より好適な実施の形態では、前記オンチップローパスフィルタ(５１１)の前記差動対の前記第１と第２のトランジスタ(Ｍp1、Ｍp2)の素子サイズは、前記半導体集積回路(Ｂ２)の内部のその他のいずれかのトランジスタの素子サイズの１／５またはそれ以下の値に設定されたことを特徴とするものである(図３参照)。
【００５２】
他のより好適な実施の形態では、前記オンチップローパスフィルタ(５１１)の前記差動対の前記第１と第２のトランジスタ(Ｍp1、Ｍp2)と、前記第１のカレントミラーを構成するトランジスタ(Ｍn2、Ｍn1、Ｍn6、Ｍn5)と前記第２のカレントミラーを構成するトランジスタ(Ｍn4、Ｍn3、Ｍn8、Ｍn7)とは反対の導電型であることを特徴とするものである(図３参照)。
【００５３】
更に他のより好適な実施の形態では、前記オンチップローパスフィルタ(５１１)の前記差動対の前記第１と第２のトランジスタ(Ｍp1、Ｍp2)はＰチャンネルの導電型であり、前記第１のカレントミラーを構成する前記トランジスタ(Ｍn2、Ｍn1、Ｍn6、Ｍn5)と前記第２のカレントミラーを構成する前記トランジスタ(Ｍn4、Ｍn3、Ｍn8、Ｍn7)はＮチャンネルの導電型であることを特徴とするものである(図３参照)。
【００５４】
別のより好適な実施の形態では、前記差動増幅器(５)は、ＤＣ直接接続された前段の第１増幅器(Ａｍｐ１)と後段の第２増幅器(Ａｍｐ２)とを含む。
【００５５】
前記ＤＣオフセットキャンセル回路(５１)の前記出力信号(Ｖoutp)が前記前段の第１増幅器(Ａｍｐ１)の入力端子に供給されることによって、前記差動増幅器(５)の前記非反転出力端子と前記反転出力端子の間の前記ＤＣオフセット電圧が低減可能とされたことを特徴とするものである(図３、図６参照)。
【００５６】
更に別のより好適な実施の形態では、前記差動増幅器(５)は、ＤＣ直接接続された前段の第１増幅器(Ａｍｐ１)と後段の第２増幅器(Ａｍｐ２)とを含む。
【００５７】
前記ＤＣオフセットキャンセル回路(５１)の前記出力信号(Ｖoutp)が前記後段の第２増幅器(Ａｍｐ２)の入力端子に供給されることによって、前記差動増幅器(５)の前記非反転出力端子と前記反転出力端子の間の前記ＤＣオフセット電圧が低減可能とされたことを特徴とするものである(図５参照)。
【００５８】
具体的な実施の形態では、前記ＤＣオフセットキャンセル回路(５１)の前記非反転出力端子(Ｖoutp)と前記反転出力端子(Ｖoutn)との間に生成される前記ＤＣオフセットキャンセル回路(５１)の前記出力信号が前記後段の第２増幅器(Ａｍｐ２)の差動入力端子に供給されることを特徴とするものである(図５参照)。
【００５９】
他の具体的な実施の形態では、前記ＤＣオフセットキャンセル回路の前記非反転出力端子(Ｖoutp)と前記反転出力端子(Ｖoutn)との間に生成される前記ＤＣオフセットキャンセル回路(５１)の前記出力信号が前記前段の第１増幅器(Ａｍｐ１)の差動入力端子に供給されることを特徴とするものである。
【００６０】
より具体的な実施の形態による半導体集積回路(Ｂ２)は、ローノイズ増幅器(１)と受信ミキサ(２)とを有するダイレクトコンバージョン受信器を更に具備する。
【００６１】
前記差動増幅器(５)の入力端子には、前記受信ミキサ(２)の出力から生成される受信ベースバンド信号が供給されることを特徴とするものである(図２参照)。
【００６２】
他のより具体的な実施の形態では、前記ローノイズ増幅器(１)は、ＲＦ受信電圧信号を電流に変換するトランスコンダクタンス増幅器によって構成される。
【００６３】
前記受信ミキサ(２)は、複数のスイッチ素子(Ｑ１〜Ｑ５)と複数の容量(ＣH、ＣR、ＣR)とを含むダイレクトサンプリングミキサによって構成されたことを特徴とするものである(図２参照)。
【００６４】
最も具体的な実施の形態では、前記ローノイズ増幅器(１)は、短距離無線通信技術(ＮＦＣ)の仕様に準拠した前記ＲＦ受信電圧信号を増幅可能とされたことを特徴とするものである(図２参照)。
【００６５】
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【００６６】
［実施の形態１］
《半導体集積回路および非接触型ＩＣカード》
図１は、本発明の実施の形態１による半導体集積回路および非接触型ＩＣカードの基本的な構成を示す図である。
【００６７】
図１に示すように非接触型ＩＣカードＢ１は、ループコイル・アンテナＬ１と容量Ｃ０と半導体集積回路Ｂ２とを含んでいる。また半導体集積回路Ｂ２は、電源回路Ｂ３、内部回路Ｂ４およびアンテナＬ１を接続するためのアンテナ端子ＬＡ、ＬＢを有している。
【００６８】
リーダ・ライタ装置からの電磁波としての１３．５６ＭＨｚのＲＦ周波数を受けたアンテナＬ１は、アンテナ端子ＬＡ、ＬＢに高周波の交流信号を出力する。ＩＣカードＢ１からリーダ・ライタ装置への通信時には、アンテナ端子ＬＡ、ＬＢの交流信号は送信情報信号(データ)によって変調される。
【００６９】
《電源回路》
電源回路Ｂ３は、整流回路と平滑容量とから構成される。整流回路は、ＩＣカードに搭載されたアンテナＬ１が受信した交流信号を整流および平滑して、出力電源電圧ＶDDを得るものである。また、出力電源電圧ＶDDが所定の電圧以上にならないように、電圧レギュレータが電源回路Ｂ３に内蔵されることも可能である。電源回路Ｂ３から出力される電源電圧ＶDDが、内部回路Ｂ４の動作電源電圧として供給される。
【００７０】
《内部回路》
内部回路Ｂ４は、受信回路Ｂ５、送信回路Ｂ６、信号処理回路Ｂ７、メモリＢ８から構成される。
【００７１】
《受信回路》
受信回路Ｂ５は、ＩＣカードに内蔵されたアンテナＬ１の受信交流信号に重畳した情報信号を復調して、デジタル受信情報信号ＳＲとして信号処理回路Ｂ７に供給する。
【００７２】
《送信回路》
送信回路Ｂ６は信号処理回路Ｂ７から出力されるデジタル送信情報信号ＳＴを受信して、アンテナＬ１が受信している交流信号をこの送信情報信号ＳＴによって変調する。従ってリーダ・ライタ装置は、アンテナＬ１からの電磁波の反射がこの変調によって変化するのに応答して、信号処理回路Ｂ７からの送信情報信号を受信する。
【００７３】
《受信回路の回路構成》
図２は、図１に示した本発明の実施の形態１による半導体集積回路Ｂ２の受信回路Ｂ５の回路構成を示す図である。
【００７４】
図２に示すように、受信回路Ｂ５は、ローノイズトランスコンダクタンス増幅器１と、ダイレクトサンプリングミキサ２と、クロック発生器３と、有限インパルス応答フィルタ／無限インパルス応答フィルタ４と、多段ベースバンド増幅器５と、Ａ／Ｄ変換器６と、デジタルシグナルプロセッサ７とを含むダイレクトコンバージョン受信機によって構成されている。
【００７５】
《ローノイズトランスコンダクタンス増幅器》
ローノイズトランスコンダクタンス増幅器１は、ループコイル・アンテナＬ１であるアンテナＡＮＴでのＲＦ受信電圧信号を電流に変換するトランスコンダクタンス増幅器によって構成されたローノイズ増幅器である。例えば、ローノイズトランスコンダクタンス増幅器１は、ゲートにＲＦ受信電圧信号が供給されて、ソースが接地電位に接続され、ドレインからＲＦ変換電流が生成されるＮチャンネルＭＯＳトランジスタによって構成される。
【００７６】
《ダイレクトサンプリングミキサ》
ダイレクトサンプリングミキサ２は、ローノイズトランスコンダクタンス増幅器１のＲＦ変換電流とクロック発生器３から生成されるＲＦローカル信号ＬＯと非反転デジタルクロック信号Ｓ０と反転デジタルクロック信号Ｓ１が供給されることによって、受信ベースバンド信号を生成する周波数ダウンコンバータとして動作する。このダイレクトサンプリングミキサは、下記２件の文献に記載されたものである。
【００７７】
文献１：Ｋｈｕｒｒａｍ  Ｍｕｈａｍｍａｄ  ｅｔ  ａｌ，  “ＤＩＲＥＣＴ  ＲＦ  ＳＡＭＰＬＩＮＧ  ＭＩＸＥＲ  ＷＩＴＨ  ＲＥＣＵＲＳＩＶＥ  ＦＩＬＴＥＲＩＮＧ  ＩＮ  ＣＨＡＲＧＥ  ＤＯＭＥＩＮ”，  ２００４  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ＣＩＲＵＩＴＳ  ＡＮＤ  ＳＹＳＴＥＭＳ，ＰＰ．Ｉ−５７７−Ｉ−５８０．
文献２：Ｒｏｂｅｒｔ  Ｂｏｇｄａｎ  Ｓｔａｓｚｅｗｓｋｉ  ｅｔ  ａｌ，  “Ａｌｌ−Ｄｉｇｉｔａｌ  ＴＸ  Ｆｒｅｑｕｅｎｃｙ  Ｓｙｎｔｈｅｓｉｚｅｒ  ａｎｄ  Ｄｉｓｃｒｅｔｅ−Ｔｉｍｅ  Ｒｅｃｅｉｖｅｒ  ｆｏｒ  Ｂｌｕｅｔｏｏｔｈ  Ｒａｄｉｏ  ｉｎ  １３０−ｎｍ  ＣＭＯＳ”，  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．３９，  ＮＯ．１２．  ＤＥＣＥＭＢＥＲ  ２００４，  ＰＰ．２２７８−２２９１．
【００７８】
図２に示すように、ダイレクトサンプリングミキサ２は、５個のＮチャンネルＭＯＳトランジスタＱ１〜Ｑ５と、３個の容量ＣH、ＣR、ＣRとを含んでいる。トランジスタＱ１のソースドレイン経路はローノイズトランスコンダクタンス増幅器１の出力と容量ＣHの一端の間に接続され、容量ＣHの他端は接地電位に接続されている。トランジスタＱ１のソースドレイン経路には、ローノイズトランスコンダクタンス増幅器１の出力からのＲＦ変換電流が供給される。
【００７９】
容量ＣHの一端はトランジスタＱ２のソースドレイン経路を介して容量ＣRの一端に接続され、容量ＣRの他端は接地電位に接続されて、容量ＣHの一端はトランジスタＱ３のソースドレイン経路を介して容量ＣRの一端に接続され、容量ＣRの他端は接地電位に接続されている。
【００８０】
容量ＣRの一端はトランジスタＱ４のソースドレイン経路を介してミキサ２の出力端子に接続され、容量ＣRの一端はトランジスタＱ５のソースドレイン経路を介してミキサ２の出力端子に接続されている。
【００８１】
トランジスタＱ１のゲートにはクロック発生器３から生成されるＲＦローカル信号ＬＯが供給され、トランジスタＱ２のゲートとトランジスタＱ５のゲートとにはクロック発生器３から生成される非反転デジタルクロック信号Ｓ０が供給され、トランジスタＱ３のゲートとトランジスタＱ４のゲートとにはクロック発生器３から生成される反転デジタルクロック信号Ｓ１が供給される。
【００８２】
ＲＦローカル信号ＬＯと非反転デジタルクロック信号Ｓ０が同時にハイレベルとなるタイミングでは容量ＣHと上側の容量ＣRとで電荷が共有され、ＲＦローカル信号ＬＯと反転デジタルクロック信号Ｓ１とが同時にハイレベルとなるタイミングでは容量ＣHと下側の容量ＣRで電荷が共有されるので、無限インパルス応答(ＩＩＲ：Infinite Impulse Response)フィルタの特性が得られる。
【００８３】
また非反転デジタルクロック信号Ｓ０と反転デジタルクロック信号Ｓ１のハイレベル期間をＲＦローカル信号ＬＯの周期のＮ倍に設定すると、Ｎサンプル分で平均化されるので、デシメーション比Ｎの有限インパルス応答(ＦＩＲ：Finite Impulse Response)フィルタの特性が得られる。
【００８４】
図２に示すダイレクトサンプリングミキサ２の出力端子の有限インパルス応答フィルタ／無限インパルス応答フィルタ４は、上述した有限インパルス応答フィルタの特性と無限インパルス応答フィルタの特性とを模式的に示したものである。
【００８５】
従来からＲＦ受信部の受信ミキサは、上記非特許文献１にも記載されているように、ギルバート型ミキサとも呼ばれるダブルバランス型クロスカップルドクアッドミキサが伝統的に使用されていた。しかし、この型の受信ミキサでは、電源電圧と接地電位との間に負荷抵抗と２個の差動対トランジスタと定電流源とが直列接続されたアナログ回路構成を採用しているので、低電源電圧の動作が困難であり、消費電力も大きいと言う問題を有していた。
【００８６】
それに対して、図２に示したダイレクトサンプリングミキサ２は、デジタルＲＦアーキテクチャーが採用されているので、低電源電圧の動作が可能となり、消費電力の削減も可能となる。更に、このデジタルＲＦアーキテクチャーは、微細化ＣＭＯＳ半導体製造プロセスが適用可能であるので、微細化ＣＭＯＳによって更なる消費電力の削減も可能となる。
【００８７】
《クロック発生器》
クロック発生器３は、ローノイズトランスコンダクタンス増幅器１のＲＦ増幅出力信号に応答して、ＲＦローカル信号ＬＯと非反転デジタルクロック信号Ｓ０と反転デジタルクロック信号Ｓ１とを生成する。
【００８８】
すなわち、クロック発生器３は、例えばＰＬＬ(Phase Locked Loop)等の回路で構成されることによって、ローノイズトランスコンダクタンス増幅器１のＲＦ増幅出力信号のＲＦキャリア信号(搬送波信号)の周波数および位相と一致した周波数および位相を有するＲＦローカル信号ＬＯを生成する。更にクロック発生器３は、生成したＲＦローカル信号ＬＯの周波数および位相を使用して非反転デジタルクロック信号Ｓ０と反転デジタルクロック信号Ｓ１の周波数および位相を決定する。それによって、ダイレクトサンプリングミキサ２では、有限インパルス応答フィルタと無限インパルス応答フィルタとのいずれかの特性を実現することが可能となる。
【００８９】
《多段ベースバンド増幅器とＡＤＣとＤＳＰ》
ダイレクトサンプリングミキサ２から生成された受信ベースバンド信号は、ＤＣ直接接続された第１増幅器Ａｍｐ１と第２増幅器Ａｍｐ２とを含む多段ベースバンド増幅器５によって増幅され、多段ベースバンド増幅器５の出力のアナログベースバンド増幅信号はＡ／Ｄ変換器(ＡＤＣ)６によってデジタル受信ベースバンド信号に変換される。このＡ／Ｄ変換器６の出力のデジタル受信ベースバンド信号は、デジタルシグナルプロセッサ(ＤＳＰ)７によって復調処理が実行されデジタル受信情報信号ＳＲが生成される。
【００９０】
《多段ベースバンド増幅器》
図３は、図２に示した本発明の実施の形態１による受信回路Ｂ５の多段ベースバンド増幅器５の回路構成を示す図である。
【００９１】
図３に示すように、多段ベースバンド増幅器５は、ＤＣ直接接続された第１増幅器Ａｍｐ１と第２増幅器Ａｍｐ２と、ＤＣオフセットキャンセル回路５１を含むものである。第１増幅器Ａｍｐ１は第１差動増幅器ＤＡ１と４個の抵抗Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２とを含み、第２増幅器Ａｍｐ２は第２差動増幅器ＤＡ２と４個の抵抗Ｒ３１、Ｒ３２、Ｒ４１、Ｒ４２とを含んでいる。
【００９２】
図２に示すダイレクトサンプリングミキサ２の出力から生成される受信ベースバンド信号は、第１増幅器Ａｍｐ１の第１差動増幅器ＤＡ１の非反転入力端子に供給される。第１差動増幅器ＤＡ１の非反転出力端子と接地電位ＧＮＤとの間には２個の抵抗Ｒ１２、Ｒ１１が直列接続され、第１差動増幅器ＤＡ１の反転出力端子と接地電位ＧＮＤとの間には２個の抵抗Ｒ２２、Ｒ２１が直列接続され、２個の抵抗Ｒ１２、Ｒ１１の接続点は第１差動増幅器ＤＡ１の反転入力端子に接続されている。
【００９３】
第１差動増幅器ＤＡ１の反転出力端子と非反転出力端子とはそれぞれ抵抗Ｒ３１と抵抗Ｒ３２を介して第２差動増幅器ＤＡ２の非反転入力端子と反転入力端子とに接続され、第２差動増幅器ＤＡ２の反転出力端子と非反転入力端子との間に抵抗Ｒ４１が接続され、第２差動増幅器ＤＡ２の非反転出力端子と反転入力端子との間に抵抗Ｒ４２が接続されている。更に、第２差動増幅器ＤＡ２の反転出力端子と非反転出力端子とは、それぞれ多段ベースバンド増幅器５の非反転出力端子ＶOUTPと反転出力端子ＶOUTNに接続されると同時にＤＣオフセットキャンセル回路５１の反転入力端子Ｖinnと非反転入力端子Ｖinpとに接続されている。
【００９４】
《多段ベースバンド増幅器のＤＣオフセットキャンセル回路》
ＤＣオフセットキャンセル回路５１は、オンチップローパスフィルタ５１１と直流制御増幅器５１２とを含んでいる。
【００９５】
更に、図３に詳細に示したように、オンチップローパスフィルタ５１１は、第１定電流源ＣＳ１と２個のＰチャンネルＭＯＳトランジスタＭp1、Ｍp2とオンチップ容量Ｃ１とを含むｇｍＣフィルタ回路により構成されている。ＰチャンネルＭＯＳトランジスタＭp1、Ｍp2のソースは第１定電流源ＣＳ１を介して電源電圧ＶDDに接続されて、トランジスタＭp1のゲートとトランジスタＭp2のゲートとはそれぞれＤＣオフセットキャンセル回路５１の非反転入力端子Ｖinpと反転入力端子Ｖinnとに接続され、トランジスタＭp1のドレインとトランジスタＭp2のドレインとはそれぞれオンチップ容量Ｃ１の一端と他端とに接続されている。
【００９６】
オンチップローパスフィルタ５１１で大きな時定数を実現するために、最初に２個の差動対トランジスタＭp1、Ｍp2に動作電流を供給するための第１定電流源ＣＳ１の第１定電流２Ｉは、例えば、略１００ｎＡの電流値に設定されている。半導体集積回路の差動対トランジスタに動作電流を供給する定電流源の定電流は、一般的には１００μＡ程度に設定されるものである。従って、この一般的な電流設定と比較すると、第１定電流源ＣＳ１の第１定電流２Ｉの略１００ｎＡの電流設定は略１／１０００と極めて小さなものである。従って、差動対トランジスタＭp1、Ｍp2に接続された第１定電流源ＣＳ１の第１定電流２Ｉは、図１に示した半導体集積回路Ｂ２の内部に集積化されたその他のいずれかの差動対トランジスタに接続されたその他のいずれかの定電流源の定電流の１／１００またはそれ以下の小さな値となっているものである。
【００９７】
次に、２個の差動対ＭＯＳトランジスタＭp1、Ｍp2のドレイン端子間に接続されたオンチップ容量Ｃ１は、例えば、５０ｐＦの容量値に設定されている。このオンチップ容量Ｃ１の５０ｐＦ(５０×１０−１２Ｆ)の容量値は、上記非特許文献１に記載のサーボフィードバック増幅器の差動出力間に接続された５６ｎＦ(５６×１０−９Ｆ)の容量値の外部容量と比較すると、同様に略１／１０００と極めて小さなものである。
【００９８】
オンチップローパスフィルタ５１１で大きな時定数を実現するために、最後に２個の差動対ＭＯＳトランジスタＭp1、Ｍp2の素子サイズＷ／Ｌも、図１の半導体集積回路Ｂ２の内部に集積化されたその他のいずれかのＰチャンネルＭＯＳトランジスタの素子サイズＷ／Ｌの１／５またはそれ以下の小さな値に設定される。従って、２個の差動対ＭＯＳトランジスタＭp1、Ｍp2の相互コンダクタンスｇｍは、その他のいずれかのＰチャンネルＭＯＳトランジスタの相互コンダクタンスの１／５またはそれ以下の小さな値となるものである。尚、素子サイズＷ／Ｌは、ＭＯＳトランジスタの実効ゲート幅Ｗと実効ゲート長Ｌの比によって決定されるものである。
【００９９】
その結果、オンチップローパスフィルタ５１１は、ＤＣオフセットキャンセル回路５１の非反転入力端子Ｖinpと反転入力端子Ｖinnの間に供給される多段ベースバンド増幅器５の第２差動増幅器ＤＡ２の差動出力信号のＤＣ出力電圧に重畳された差動ベースバンド増幅信号に応答するものとなる。
【０１００】
図４は、図３に示した本発明の実施の形態１による多段ベースバンド増幅器５のＤＣオフセットキャンセル回路５１のオンチップローパスフィルタ５１１のＭＯＳトランジスタＭp1、Ｍp2がＤＣオフセットキャンセル回路５１の非反転入力端子Ｖinpの電圧と反転入力端子Ｖinnの電圧に応答する様子を示す波形図である。
【０１０１】
図４に示すように、非反転入力端子Ｖinpの電圧レベルよりも反転入力端子Ｖinnの電圧レベルが低い期間において、一方のＭＯＳトランジスタＭp1がオフ状態となり、他方のＭＯＳトランジスタＭp2がオン状態となる。また、この期間では、ＭＯＳトランジスタＭp1のドレインとオンチップ容量Ｃ１の一端の接続点の電圧Ｖ１ｐは破線のローレベルとなり、ＭＯＳトランジスタのドレインとオンチップ容量Ｃ１の他端の接続点の電圧Ｖ１ｎは破線のハイレベルとなる。
【０１０２】
逆に、反転入力端子Ｖinnの電圧レベルよりも非反転入力端子Ｖinpの電圧レベルが低い期間では、一方のＭＯＳトランジスタＭp1がオン状態となって、他方のＭＯＳトランジスタＭp2がオフ状態となる。また、この期間では、ＭＯＳトランジスタＭp1のドレインとオンチップ容量Ｃ１の一端との接続点の電圧Ｖ１ｐは破線のハイレベルとなって、ＭＯＳトランジスタのドレインとオンチップ容量Ｃ１の他端との接続点の電圧Ｖ１ｎは破線のローレベルとなる。
【０１０３】
図４に示す例では、ＤＣオフセットキャンセル回路５１の非反転入力端子Ｖinpの非反転ベースバンド増幅信号の直流電圧レベルが、反転入力端子Ｖinnの反転ベースバンド増幅信号の直流電圧レベルよりもオフセット電圧ＤＣ_offset分高いものとなっている。この場合には、一方のＭＯＳトランジスタＭp1のオン期間よりも、他方のＭＯＳトランジスタＭp2のオン期間が長いものとなる。その結果、オンチップローパスフィルタ５１１で大きな時定数によって、オンチップ容量Ｃ１の一端の電圧Ｖ１ｐは実線に示したように相対的に低い電圧レベルとなる一方、オンチップ容量Ｃ１の他端の電圧Ｖ１ｎは実線に示したように相対的に高い電圧レベルとなる。
【０１０４】
図３に示すＤＣオフセット校正回路５１の直流制御増幅器５１２は、オンチップローパスフィルタ５１１から生成されるオンチップ容量Ｃ１の一端の電圧Ｖ１ｐと他端の電圧Ｖ１ｎとに応答するように構成されている。すなわち、直流制御増幅器５１２は、８個のＮチャンネルＭＯＳトランジスタＭn1、Ｍn2、Ｍn3、Ｍn4、Ｍn5、Ｍn6、Ｍn7、Ｍn8と、第２定電流源ＣＳ２と、第３定電流源ＣＳ３とによって構成されている。また、第２定電流源ＣＳ２の定電流Ｉｏと第３定電流源ＣＳ３の定電流Ｉｏの各定電流値も、第１定電流源ＣＳ１の第１定電流２Ｉ定電流の１００倍またはそれ以上の大きな値となっているものである。
【０１０５】
オンチップ容量Ｃ１の一端の電圧Ｖ１ｐと接地電位ＧＮＤとの間には２個のトランジスタＭn2、Ｍn1のドレイン・ソース電流経路が直列接続され、オンチップ容量Ｃ１の他端の電圧Ｖ１ｎと接地電位ＧＮＤとの間には２個のトランジスタＭn4、Ｍn3のドレイン・ソース電流経路が直列接続されている。
【０１０６】
更に４個のＭＯＳトランジスタＭn2、Ｍn4、Ｍn6、Ｍn8のゲートには、所定の電圧レベルに設定された直流バイアス電圧Ｖｂが供給されている。
【０１０７】
またオンチップ容量Ｃ１の一端の電圧Ｖ１ｐはトランジスタＭn2のドレインとトランジスタＭn1、Ｍn5のゲートとに供給され、オンチップ容量Ｃ１の他端の電圧Ｖ１ｎはトランジスタＭn4のドレインとトランジスタＭn3、Ｍn7のゲートに供給されている。カスケード接続のトランジスタＭn2、Ｍn1とカスケード接続のトランジスタＭn6、Ｍn5とは第１カレントミラーを構成しており、カスケード接続のトランジスタＭn4、Ｍn3とカスケード接続のトランジスタＭn8、Ｍn7とは第２カレントミラーを構成している。第１カレントミラーＭn2、Ｍn1、Ｍn6、Ｍn5の入力端子と第２カレントミラーＭn4、Ｍn3、Ｍn8、Ｍn7の入力端子にはそれぞれオンチップ容量Ｃ１の一端の電圧Ｖ１ｐとオンチップ容量Ｃ１の他端の電圧Ｖ１ｎとが供給され、第１カレントミラーＭn2、Ｍn1、Ｍn6、Ｍn5の出力端子と第２カレントミラーＭn4、Ｍn3、Ｍn8、Ｍn7の出力端子はそれぞれＤＣオフセットキャンセル回路５１の非反転出力端子Ｖoutpと反転出力端子Ｖoutnに接続されている。
【０１０８】
図４に示したように、オンチップ容量Ｃ１の一端の電圧Ｖ１ｐは相対的に低電圧レベルとなる一方、オンチップ容量Ｃ１の他端の電圧Ｖ１ｎは相対的に高電圧レベルとなっている。その結果、第１カレントミラーＭn2、Ｍn1、Ｍn6、Ｍn5の出力端子でのプルダウン電流は相対的に小さな電流となる一方、第２カレントミラーＭn4、Ｍn3、Ｍn8、Ｍn7の出力端子のプルダウン電流は相対的に大きな電流となっている。従って、第２定電流源ＣＳ２のプルアップ電流と第１カレントミラーＭn2、Ｍn1、Ｍn6、Ｍn5の小さなプルダウン電流との差電流によって非反転出力端子Ｖoutpは電源電圧ＶDDの方向にプルアップされる一方、第３定電流源ＣＳ３のプルアップ電流と第２カレントミラーＭn4、Ｍn3、Ｍn8、Ｍn7の大きなプルダウン電流との差電流によって反転出力端子Ｖoutnは接地電位ＧＮＤの方向にプルダウンされる。
【０１０９】
図３に示すように、ＤＣオフセットキャンセル回路５１の反転出力端子Ｖoutnは不使用とされる一方、ＤＣオフセットキャンセル回路５１の非反転出力端子Ｖoutpは第１増幅器Ａｍｐ１の第１差動増幅器ＤＡ１の非反転入力端子に接続されている。従って、ＤＣオフセットキャンセル回路５１の非反転出力端子Ｖoutpのプルアップによる相対的に高い出力電圧が第１増幅器Ａｍｐ１の第１差動増幅器ＤＡ１の非反転入力端子に供給されるので、第１差動増幅器ＤＡ１の非反転出力端子と第２増幅器Ａｍｐ２の第２差動増幅器ＤＡ２の非反転入力端子の電圧レベルが上昇して、最終的に第２差動増幅器ＤＡ２の反転出力端子である多段ベースバンド増幅器５の非反転出力端子ＶOUTPの電圧レベルが低下する。実際は、多段ベースバンド増幅器５の非反転出力端子ＶOUTPの電圧レベルが反転出力端子ＶOUTNの電圧レベルと一致するまで、多段ベースバンド増幅器５の非反転出力端子ＶOUTPの電圧レベルが低下する。その結果、図４に示したオフセット電圧ＤＣ_offsetが無視できる値になるまでＤＣオフセットキャンセル回路５１によるＤＣオフセットキャンセル動作が実行され、多段ベースバンド増幅器５の非反転出力端子ＶOUTPと反転出力端子ＶOUTNとの間のＤＣオフセット電圧が低減されることが可能となる。
【０１１０】
［実施の形態２］
《実施の形態２のＤＣオフセットキャンセル回路》
図５は、本発明の実施の形態２による多段ベースバンド増幅器５のＤＣオフセットキャンセル回路５１の回路構成を示す図である。
【０１１１】
図５に示す本発明の実施の形態２によるＤＣオフセットキャンセル回路５１が、図３に示した本発明の実施の形態１によるＤＣオフセットキャンセル回路５１と相違するのは、下記の点である。
【０１１２】
すなわち、図５に示すＤＣオフセットキャンセル回路５１では、ＤＣオフセットキャンセル回路５１の非反転出力端子Ｖoutpと反転出力端子Ｖoutnとはそれぞれ第２増幅器Ａｍｐ２の第２差動増幅器ＤＡ２の非反転入力端子と反転入力端子に接続されている。
【０１１３】
例えば、多段ベースバンド増幅器５のＤＣオフセットによって、多段ベースバンド増幅器５の反転出力端子ＶOUTNの出力直流電圧レベルよりも非反転出力端子ＶOUTPの出力直流電圧レベルが高電圧レベルである場合を想定する。その結果、第２増幅器Ａｍｐ２の第２差動増幅器ＤＡ２の非反転入力端子の電圧レベルが上昇して、最終的に第２差動増幅器ＤＡ２の反転出力端子である多段ベースバンド増幅器５の反転出力端子ＶOUTNの電圧レベルが低下する。実際には、多段ベースバンド増幅器５の非反転出力端子ＶOUTPの電圧レベルが反転出力端子ＶOUTNの電圧レベルと一致するまで、多段ベースバンド増幅器５の非反転出力端子ＶOUTPの電圧レベルが低下する。従って、多段ベースバンド増幅器５の非反転出力端子ＶOUTPと反転出力端子ＶOUTNとの間の出力オフセット電圧が無視できる値になるまでＤＣオフセットキャンセル回路５１によるＤＣオフセットキャンセル動作が実行され、多段ベースバンド増幅器５の非反転出力端子ＶOUTPと反転出力端子ＶOUTNとの間のＤＣオフセット電圧が低減されることが可能となる。
【０１１４】
更に図５に示した本発明の実施の形態２によるＤＣオフセットキャンセル回路５１を使用することによって、電源電圧ＶDDの変動等の電源ノイズの影響が低減されることが可能となる。
【０１１５】
すなわち、図５に示したように、ＤＣオフセットキャンセル回路５１に電源電圧ＶDDを供給する電源ＰＳの電源ノイズの影響によってＤＣオフセットキャンセル回路５１の非反転出力端子Ｖoutpと反転出力端子Ｖoutnとには同一位相で同一振幅のノイズが生成される。この同一位相で同一振幅のノイズは第２増幅器Ａｍｐ２の第２差動増幅器ＤＡ２の非反転入力端子と反転入力端子に供給されるので、第２差動増幅器ＤＡ２の同相除去比(ＣＭＲＲ：Common Mode Rejection Ratio)によって多段ベースバンド増幅器５の非反転出力端子ＶOUTPと反転出力端子ＶOUTNとに伝達されるノイズの影響が低減されることが可能となる。
【０１１６】
［実施の形態３］
《実施の形態２のＤＣオフセットキャンセル回路》
図６は、本発明の実施の形態３による多段ベースバンド増幅器５のＤＣオフセットキャンセル回路５１の回路構成を示す図である。
【０１１７】
図６に示す本発明の実施の形態３によるＤＣオフセットキャンセル回路５１が、図３に示した本発明の実施の形態１によるＤＣオフセットキャンセル回路５１と相違するのは、下記の点である。
【０１１８】
すなわち、図６に示すＤＣオフセットキャンセル回路５１では、ＤＣオフセットキャンセル回路５１の非反転出力端子Ｖoutpと反転出力端子Ｖoutnはそれぞれ第１増幅器Ａｍｐ１の第１差動増幅器ＤＡ２の非反転入力端子と反転入力端子に接続されている。
【０１１９】
例えば、多段ベースバンド増幅器５のＤＣオフセットによって、多段ベースバンド増幅器５の反転出力端子ＶOUTNの出力直流電圧レベルよりも非反転出力端子ＶOUTPの出力直流電圧レベルが高電圧レベルである場合を想定する。従って、第１増幅器Ａｍｐ１の第１差動増幅器ＤＡ２の非反転入力端子と非反転出力端子と第２増幅器Ａｍｐ２の第２差動増幅器ＤＡ２の非反転入力端子の電圧レベルが上昇して、最終的には第２差動増幅器ＤＡ２の反転出力端子である多段ベースバンド増幅器５の非反転出力端子ＶOUTPの電圧レベルが低下する。実際は、多段ベースバンド増幅器５の非反転出力端子ＶOUTPの電圧レベルが反転出力端子ＶOUTNの電圧レベルと一致するまで、多段ベースバンド増幅器５の非反転出力端子ＶOUTPの電圧レベルが低下する。従って、多段ベースバンド増幅器５の非反転出力端子ＶOUTPと反転出力端子ＶOUTNとの間の出力オフセット電圧が無視できる値になるようにＤＣオフセットキャンセル回路５１によるＤＣオフセットキャンセル動作が実行されて、多段ベースバンド増幅器５の非反転出力端子ＶOUTPと反転出力端子ＶOUTNとの間のＤＣオフセット電圧が低減されることが可能となる。
【０１２０】
更に、図６に示した本発明の実施の形態３によるＤＣオフセットキャンセル回路５１を使用することによって、電源電圧ＶDDの変動等の電源ノイズの影響が低減されることが可能となる。
【０１２１】
すなわち、図６の場合も、ＤＣオフセットキャンセル回路５１に電源電圧ＶDDを供給する電源ＰＳの電源ノイズの影響によってＤＣオフセットキャンセル回路５１の非反転出力端子Ｖoutpと反転出力端子Ｖoutnとは同一位相で同一振幅のノイズが生成される。同一位相で同一振幅のノイズは第２増幅器Ａｍｐ２の第２差動増幅器ＤＡ２の非反転入力端子と反転入力端子に供給されるので、第２差動増幅器ＤＡ２の同相除去比(ＣＭＲＲ)によって多段ベースバンド増幅器５の非反転出力端子ＶOUTPと反転出力端子ＶOUTNとに伝達されるノイズの影響が低減されることが可能となる。
【０１２２】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１２３】
例えば、図３に示したＤＣオフセットキャンセル回路５１において、第１定電流源ＣＳ１と第２定電流源ＣＳ２と第３定電流源ＣＳ３とは電源電圧ＶDDの側ではなく接地電位ＧＮＤの側に接続されることが可能であり、ＭＯＳトランジスタＭp1、Ｍp2はＰチャンネルからＮチャンネルに置換されることが可能であり、ＭＯＳトランジスタＭn1〜Ｍn8はＮチャンネルからＰチャンネルに置換されることが可能である。
【０１２４】
更にＤＣ直接接続された第１増幅器Ａｍｐ１と第２増幅器Ａｍｐ２とＤＣオフセットキャンセル回路５１とを含む多段増幅器５は、ダイレクトコンバージョン受信機の受信ミキサから生成される受信ベースバンド信号のＤＣ増幅・ＡＣ増幅にのみ限定されるものではなく、種々の用途の電子機器における信号増幅とＤＣオフセットキャンセルとに利用することが可能である。
【符号の説明】
【０１２５】
Ｌ１…ループコイル・アンテナ１
Ｃ０…容量
ＬＡ、ＬＢ…アンテナ端子
Ｂ１…非接触型ＩＣカード
Ｂ２…半導体集積回路
Ｂ３…電源回路
Ｂ４…内部回路
Ｂ５…受信回路
Ｂ６…送信回路
Ｂ７…信号処理回路
Ｂ８…メモリ
１…ローノイズトランスコンダクタンス増幅器
２…ダイレクトサンプリングミキサ
３…クロック発生器
４…有限インパルス応答フィルタ／無限インパルス応答フィルタ
５…多段ベースバンド増幅器
６…Ａ／Ｄ変換器
７…デジタルシグナルプロセッサ
Ａｍｐ１…第１増幅器
Ａｍｐ２…第２増幅器
５１…ＤＣオフセットキャンセル回路
ＤＡ１…第１差動増幅器
ＤＡ２…第２差動増幅器
５１１…オンチップローパスフィルタ
５１２…差動増幅器
ＣＳ１…第１定電流源
Ｍp1、Ｍp2…ＰチャンネルＭＯＳトランジスタ
Ｃ１…オンチップ容量
Ｍn1〜Ｍn8…ＮチャンネルＭＯＳトランジスタ
ＣＳ2…第2定電流源
ＣＳ3…第3定電流源
【図１】
2012099873.tif 000003
【図２】
2012099873.tif 000004
【図３】
2012099873.tif 000005
【図４】
2012099873.tif 000006
【図５】
2012099873.tif 000007
【図６】
2012099873.tif 000008