(57)【要約】【課題】安定した特性のヒューズ素子を有する半導体装置を提供する。【解決手段】半導体装置１００は、基板１０と、基板１０の上方に形成され、空洞部２０を画成する被覆構造体３０と、空洞部２０に収容されたヒューズ素子４０ａ，４０ｂ，４０ｃと、を含み、被覆構造体３０は、導電層を有し、ヒューズ素子４０ａ，４０ｂ，４０ｃの材質は、導電層の材質と同じである。【選択図】図３
2012146893.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成され、空洞部を画成する被覆構造体と、
前記空洞部に収容されたヒューズ素子と、
を含み、
前記被覆構造体は、導電層を有し、
前記ヒューズ素子の材質は、前記導電層の材質と同じである、半導体装置。
【請求項２】
請求項１において、
前記ヒューズ素子は、前記空洞部に複数収容されている、半導体装置。
【請求項３】
請求項２において、
さらに、隣り合う前記ヒューズ素子の間を仕切る壁部を含む、半導体装置。
【請求項４】
請求項１ないし３のいずれか１項において、
前記空洞部は、減圧状態である、半導体装置。
【請求項５】
請求項１ないし４のいずれか１項において、
前記ヒューズ素子は、前記基板と離間している、半導体装置。
【請求項６】
請求項１ないし５のいずれか１項において、
前記導電層は、平面視において、前記空洞部を囲む、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
一般に、トランジスターやキャパシター等で構成された半導体集積回路や、ＭＳＭＳ（Micro Electro Mechanical Systems）等の機能素子などが半導体基板上に形成された半導体装置が知られている（例えば、特許文献１，２参照）。
【０００３】
このような半導体装置では、例えば、製品の歩留まりを向上させるために、半導体基板上に形成された複数の素子から特性の良い素子を選択して用いる場合がある。例えば、特許文献２には、不良検査工程においてリーク電流の大きい不良のキャパシターを検出し、この不良のキャパシターに接続されたヒューズ素子を溶断させることで、回路から不良のキャパシターを電気的に分離することができる半導体装置が記載されている。この特許文献２に記載の半導体装置では、積層構造を有する層間絶縁膜中にヒューズ部（ヒューズ素子）が設けられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１２３５６１号公報
【特許文献２】特開２００５−１２３３７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、層間絶縁層中に形成されたヒューズ素子では、ヒューズ素子を溶断させる際にヒューズ素子が発する熱が層間絶縁層に吸収され、溶断させるために必要な電流量が増えてしまう場合がある。このため、溶断させるために必要な電流量や時間が変動してしまい、ヒューズ素子の特性が安定しないという問題が生じる場合がある。
【０００６】
本発明のいくつかの態様に係る目的の１つは、特性の安定したヒューズ素子を有する半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、
基板と、
前記基板の上方に形成され、空洞部を画成する被覆構造体と、
前記空洞部に収容されたヒューズ素子と、
を含み、
前記被覆構造体は、導電層を有し、
前記ヒューズ素子の材質は、前記導電層の材質と同じである。
【０００８】
このような半導体装置によれば、ヒューズ素子が空洞部に収容されているため、ヒューズ素子を溶断させる際にヒューズ素子が発する熱を逃げにくくすることができる。したがって、ヒューズ素子の特性を安定させることができる。
【０００９】
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下、「Ａ」という）の「上方」に他の特定のもの（以下、「Ｂ」という）を形成する」などと用いる場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが含まれるものとして、「上方」という文言を用いている。
【００１０】
本発明に係る半導体装置において、
前記ヒューズ素子は、前記空洞部に複数収容されていてもよい。
【００１１】
本発明に係る半導体装置において、
さらに、隣り合う前記ヒューズ素子の間を仕切る壁部を含んでいてもよい。
【００１２】
このような半導体装置によれば、溶断したヒューズ素子が飛散して他のヒューズ素子に付着することを防ぐことができる。
【００１３】
本発明に係る半導体装置において、
前記空洞部は、減圧状態であってもよい。
【００１４】
このような半導体装置によれば、ヒューズ素子が発する熱を逃げにくくすることができる。したがって、よりヒューズ素子の特性を安定させることができる。
【００１５】
本発明に係る半導体装置において、
前記ヒューズ素子は、前記基板と離間していてもよい。
【００１６】
このような半導体装置によれば、ヒューズ素子が発する熱を逃げにくくすることができる。したがって、よりヒューズ素子の特性を安定させることができる。
【００１７】
本発明に係る半導体装置において、
前記導電層は、平面視において、前記空洞部を囲んでいてもよい。
【図面の簡単な説明】
【００１８】
【図１】第１実施形態に係る半導体装置の回路図。
【図２】第１実施形態に係る半導体装置を模式的に示す平面図。
【図３】第１実施形態に係る半導体装置を模式的に示す断面図。
【図４】第１実施形態に係る半導体装置の配線を模式的に示す断面図。
【図５】第１実施形態に係る半導体装置のヒューズ素子を模式的に示す断面図。
【図６】第１実施形態に係る半導体装置の製造工程を模式的に示す断面図。
【図７】第１実施形態に係る半導体装置の製造工程を模式的に示す断面図。
【図８】第１実施形態に係る半導体装置の製造工程を模式的に示す断面図。
【図９】第１実施形態の第１変形例に係る半導体装置を模式的に示す断面図。
【図１０】第１実施形態の第２変形例に係る半導体装置を模式的に示す平面図。
【図１１】第１実施形態の第２変形例に係る半導体装置を模式的に示す断面図。
【図１２】第１実施形態の第３変形例に係る半導体装置を模式的に示す断面図。
【図１３】第１実施形態の第４変形例に係る半導体装置を模式的に示す断面図。
【図１４】第２実施形態に係る半導体装置を模式的に示す断面図。
【発明を実施するための形態】
【００１９】
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
【００２０】
１．  第１実施形態
１．１．  半導体装置
まず、第１実施形態に係る半導体装置について、図面を参照しながら説明する。図１は、本実施形態に係る半導体装置１００の回路図である。図２は、半導体装置１００を模式的に示す平面図である。図３は、半導体装置１００を模式的に示す断面図である。なお、図３は、図２のＩＩＩ−ＩＩＩ線断面図である。また、図２では、便宜上、基板１０、下地層１１、第１被覆層３２、第２被覆層３４、層間絶縁層３６ａ，３６ｂ，３６ｃ、および保護膜５０，５２の図示を省略している。
【００２１】
半導体装置１００は、図１〜図３に示すように、基板１０と、空洞部２０と、被覆構造体３０と、ヒューズ素子４０ａ，４０ｂ，４０ｃと、保護膜５０，５２と、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４と、を含む。
【００２２】
半導体装置１００は、図１に示すように、入力された電圧ＶＤＤに比例した電圧ＶＯＵＴを発生させることができる抵抗分圧回路を有している。半導体装置１００では、ヒューズ素子４０ａ，４０ｂ，４０ｃによって抵抗器Ｒ２，Ｒ３，Ｒ４を選択することにより、所望の電圧ＶＯＵＴを得ることができる。
【００２３】
基板１０としては、例えば、シリコン基板等の半導体基板を用いることができる。基板１０として、セラミックス基板、ガラス基板、サファイア基板、合成樹脂基板などの各種の基板を用いてもよい。基板１０上には、図３に示すように、下地層１１が形成されている。下地層１１は、例えば、基板１０側から酸化シリコン層、窒化シリコン層をこの順で積層した積層構造を有している。
【００２４】
被覆構造体３０は、図３に示すように、基板１０の上方に形成され、空洞部２０を画成している。被覆構造体３０は、包囲壁（ガードリング）３０ａ，３０ｂ，３０ｃ，３０ｄと、被覆層３２，３４と、層間絶縁層３６ａ，３６ｂ，３６ｃと、を有している。
【００２５】
包囲壁３０ａ，３０ｂ，３０ｃ，３０ｄは、基板１０の上方に形成されている。第１包囲壁３０ａは、下地層１１上に設けられている。第２包囲壁３０ｂは、第１包囲壁３０ａ上に設けられ、第３包囲壁３０ｃは、第２包囲壁３０ｂ上に設けられ、第４包囲壁３０ｄは、第３包囲壁３０ｃ上に設けられている。各包囲壁３０ａ，３０ｂ，３０ｃ，３０ｄは、導電層からなる。第１包囲壁３０ａの材質は、例えば、所定の不純物がドープされることにより導電性が付与された多結晶シリコンであり、第２〜第４包囲壁３０ｂ，３０ｃ，３０ｄの材質は、例えば、アルミニウム、銅、タングステン、チタンなどの金属やその合金である。包囲壁３０ａ，３０ｂ，３０ｃ，３０ｄは、図２に示すように、平面視において、空洞部２０を囲むように形成されている。包囲壁３０ａ，３０ｂ，３０ｃ，３０ｄの形状は、平面視において、空洞部２０を囲む形状であれば特に限定されず、例えば、円形状、多角形状などである。包囲壁３０ａ，３０ｂ，３０ｃ，３０ｄは、導電接続されており、空洞部２０を囲む一体的な側壁を構成している。包囲壁３０ａ，３０ｂ，３０ｃ，３０ｄは、図２に示すように、配線４２を避けて形成されている。
【００２６】
なお、図２および図３の例では、配線４２および包囲壁３０ａ，３０ｂ，３０ｃ，３０ｄ以外の他の配線や抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４は図示されていないが、基板１０上および層間絶縁層３６ａ、３６ｂ、３６ｃ中には、その他の配線や抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４が形成される。
【００２７】
第１被覆層３２は、空洞部２０の上方を覆っている。第１被覆層３２には、貫通孔３３が形成されている。貫通孔３３の数は、特に限定されない。第１被覆層３２は、例えば、第４包囲壁３０ｄと一体的に形成される。第１被覆層３２は、例えば、チタン層、窒化チタン層、アルミ−銅合金層、窒化チタン層がこの順で積層された積層構造を有する。第１被覆層３２の膜厚は、例えば、数百ｎｍ程度である。
【００２８】
包囲壁３０ａ，３０ｂ，３０ｃ，３０ｄおよび第１被覆層３２には、一定の電位（例えば、接地電位）が与えられることが望ましい。これにより、包囲壁３０ａ，３０ｂ，３０ｃ，３０ｄおよび第１被覆層３２を電磁シールドとして機能させることができる。
【００２９】
第２被覆層３４は、第１被覆層３２上に形成されている。第２被覆層３４は、第１被覆層３２の貫通孔３３を塞いでいる。第２被覆層３４の材質としては、例えば、アルミ、チタン、タングステン等の金属を挙げることができる。第２被覆層３４の膜厚は、例えば、３μｍ程度である。第１被覆層３２および第２被覆層３４は、空洞部２０を上方から覆って空洞部２０を封止する封止部材として機能することができる。
【００３０】
層間絶縁層３６ａ，３６ｂ，３６ｃは、基板１０の上方に形成されている。層間絶縁層３６ａ，３６ｂ，３６ｃは、図示の例では、３層であるが、その積層数は特に限定されない。層間絶縁層３６ａ，３６ｂ，３６ｃは、平面視において、空洞部２０を囲むように形成されている。層間絶縁層３６ａ，３６ｂ，３６ｃの材質は、例えば、酸化シリコン等である。
【００３１】
空洞部２０は、被覆構造体３０および下地層１１によって囲まれた領域である。空洞部２０には、第１ヒューズ素子４０ａ、第２ヒューズ素子４０ｂ、および第３ヒューズ素子４０ｃが収容されている。図示の例では、空洞部２０には、３つのヒューズ素子４０ａ，４０ｂ，４０ｃが収容されているが、その数は限定されない。空洞部２０は、例えば、減圧状態である。
【００３２】
ヒューズ素子４０ａ，４０ｂ，４０ｃは、例えば、線状または板状の導体からなり、一定以上の電流（溶断電流）が流れることによって、ヒューズ素子４０ａ，４０ｂ，４０ｃ自体の発する熱で溶断するように設けられた可溶体である。ヒューズ素子４０ａ，４０ｂ，４０ｃは、配線４２と電気的に接続されており、配線４２によって溶断電流が供給される。ヒューズ素子４０ａ，４０ｂ，４０ｃの幅は、図２に示すように、平面視において、配線４２の幅よりも小さい。
【００３３】
配線４２は、ヒューズ素子４０ａ，４０ｂ，４０ｃに溶断電流を供給するための配線である。配線４２は、空洞部２０の外に設けられたパッド（図示しない）と電気的に接続されている。配線４２は、パッドから電流が供給されることで、ヒューズ素子４０ａ，４０ｂ，４０ｃに溶断電流を供給することができる。
【００３４】
ヒューズ素子４０ａ，４０ｂ，４０ｃは、図２および図３に示すように、配線４２によって支持されており、空洞部２０内において、下地層１１（基板１０）と離間している。すなわち、ヒューズ素子４０ａ，４０ｂ，４０ｃは、配線４２以外の部材と接していない。ヒューズ素子４０ａ，４０ｂ，４０ｃの高さ（基板１０の上面からの距離）は、図３の例では、第１層間絶縁層３６ａの上面の高さと同じである。後述する製造工程で説明するように、ヒューズ素子４０ａ，４０ｂ，４０ｃと第２包囲壁３０ｂとは、同じ導電層から形成される。すなわち、ヒューズ素子４０ａ，４０ｂ，４０ｃの材質は、第２包囲壁３０ｂを構成する導電層と同じ材質である。なお、ヒューズ素子４０ａ，４０ｂ，４０ｃの高さが、第２層間絶縁層３６ｂの上面の高さと同じであり、ヒューズ素子４０ａ，４０ｂ，４０ｃの材質が、第３包囲壁３０ｃを構成する導電層と同じ材質であってもよい。
【００３５】
なお、図示の例では、配線４２およびヒューズ素子４０ａ，４０ｂ，４０ｃが、下地層１１と接していないが、配線４２は下地層１１と接していてもよい。その場合、配線４２は、ヒューズ素子４０ａ，４０ｂ，４０ｃを下地層１１と離間させるための支持部材を有していてもよい。
【００３６】
図４は、半導体装置１００の配線４２を模式的に示す断面図である。図５は、半導体装置１００の第２ヒューズ素子４０ｂを模式的に示す断面図である。なお、図４は、図２のＩＶ−ＩＶ線断面図であり、図５は、図２のＶ−Ｖ線断面図である。
【００３７】
配線４２は、図４に示すように、第１層４６と、第１層４６を挟む第２層４８と、を有する。また、第２ヒューズ素子４０ｂは、図５に示すように、第１層４６を有する。図示の例では、第２ヒューズ素子４０ｂの膜厚は、配線４２の膜厚よりも第２層４８の膜厚分だけ薄い。第１層４６の材質は、例えば、アルミ−銅合金であり、第２層４８の材質は、例えば、窒化チタンである。このように配線４２が融点の高い窒化チタンからなる第２層４８を有し、第２ヒューズ素子４０ｂが第２層４８を有していないため、第２ヒューズ素子４０ｂを配線４２と比べて溶断しやすくすることができる。なお、ここでは、第２ヒューズ素子４０ｂについて説明したが、第１ヒューズ素子４０ａおよび第３ヒューズ素子４０ｃも同様の構造を有していてもよい。
【００３８】
第１保護膜５０は、図３に示すように、第１被覆層３２上および第３層間絶縁層３６ｃ上に形成されている。第１保護膜５０の材質は、例えば、酸化シリコンである。第２保護膜５２は、第１保護膜５０上に形成されている。第２保護膜５２の材質は、例えば、窒化シリコンである。
【００３９】
半導体装置１００は、例えば、以下の特徴を有する。
【００４０】
半導体装置１００では、ヒューズ素子４０ａ，４０ｂ，４０ｃが、空洞部２０に収容されている。さらに、ヒューズ素子４０ａ，４０ｂ，４０ｃが、下地層１１（基板１０）と離間して設けられている。すなわち、半導体装置１００によれば、ヒューズ素子４０ａ，４０ｂ，４０ｃを配線４２以外の他の部材と接しないように設けることができる。例えば、層間絶縁層中にヒューズ素子を設けた場合、ヒューズ素子は、層間絶縁層によって覆われる。このため、ヒューズ素子を溶断させる際にヒューズ素子が発する熱が層間絶縁層に吸収されて溶断電流が増大したり、ヒューズ素子が層間絶縁層に押さえ込まれて、所定の電流が流れても溶断されなかったりする場合がある。したがって、ヒューズ素子を溶断させるために必要な電流量や時間が変動してしまい、安定した特性が得られない場合がある。これに対し、半導体装置１００では、ヒューズ素子４０ａ，４０ｂ，４０ｃを配線４２以外の他の部材とは接しないように設けることができる。そのため、ヒューズ素子４０ａ，４０ｂ，４０ｃを溶断させる際にヒューズ素子４０ａ，４０ｂ，４０ｃが発する熱を逃げにくくすることができ、かつヒューズ素子４０ａ，４０ｂ，４０ｃを押さえ込む部材がないため、ヒューズ素子４０ａ，４０ｂ，４０ｃを所定の電流で確実に溶断させることができる。したがって、半導体装置１００によれば、ヒューズ素子の特性を安定させることができる。
【００４１】
さらに、例えば、層間絶縁層中にヒューズ素子を設けた場合には、ヒューズ素子を溶断させることにより、層間絶縁層や、配線を保護するための保護膜が破壊され、層間絶縁層中に形成された他の配線が壊れたり、当該他の配線が露出して腐食したりする場合がある。半導体装置１００では、ヒューズ素子４０ａ，４０ｂ，４０ｃが空洞部２０に収容されているため、このような問題が生じない。したがって、信頼性を向上させることができる。さらに、例えば、層間絶縁層中に形成された配線を保護するためのガードリングが不要となる。
【００４２】
半導体装置１００によれば、空洞部２０が減圧状態であるため、ヒューズ素子４０ａ，４０ｂ，４０ｃを溶断させる際にヒューズ素子４０ａ，４０ｂ，４０ｃが発する熱を逃げにくくすることができる。したがって、よりヒューズ素子４０ａ，４０ｂ，４０ｃの特性を安定させることができる。
【００４３】
１．２．  半導体装置の製造方法
次に、本実施形態に係る半導体装置１００の製造方法について、図面を参照しながら説明する。図６〜図８は、半導体装置１００の製造工程を模式的に示す断面図である。なお、図６〜図８は、図３に対応している。
【００４４】
図６に示すように、基板１０にヒューズ素子４０ａ、４０ｂ、４０ｃ、包囲壁３０ａ，３０ｂ，３０ｃ，３０ｄ、層間絶縁層３６ａ、３６ｂ、３６ｃ、被覆層３２，３４、保護膜５０，５２を形成する。まず、下地層１１上に第１包囲壁３０ａを形成する。第１包囲壁３０ａは、例えば、ＣＶＤ法やスパッタ法などによる成膜処理と、フォトリソグラフィー等のパターニング処理により形成される。次に、下地層１１上および第１包囲壁３０ａ上に第１層間絶縁層３６ａを形成する。第１層間絶縁層３６ａは、例えば、ＣＶＤ法や塗布（スピンコート）法などにより形成される。次に、第２包囲壁３０ｂ、ヒューズ素子４０ａ，４０ｂ，４０ｃおよび配線４２を形成する。まず、第１層間絶縁層３６ａをパターニングして第１層間絶縁層３６ａを貫通する溝を形成し、その後、ＣＶＤ法やスパッタ法などにより第１層間絶縁層３６ａ上および当該溝に導電層を成膜する。この導電層をパターニングすることにより、第２包囲壁３０ｂ、ヒューズ素子４０ａ，４０ｂ，４０ｃおよび配線４２が形成される。次に、第２層間絶縁層３６ｂ、第３包囲壁３０ｃ、第３層間絶縁層３６ｃ、第４包囲壁３０ｄ、第１被覆層３２を、第１層間絶縁層３６ａおよび第２包囲壁３０ｂと同様に形成する。なお、第１被覆層３２には、貫通孔３３が形成される。次に、第３層間絶縁層３６ｃ上に第１保護膜５０および第２保護膜５２をこの順で成膜する。保護膜５０，５２は、ＣＶＤ法やスパッタ法などにより成膜される。
【００４５】
なお、図示はしないが、包囲壁３０ａ，３０ｂ，３０ｃ，３０ｄを形成する工程において、配線４２およびヒューズ素子４０ａ，４０ｂ，４０ｃ以外の他の配線や抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４が形成されてもよい。
【００４６】
図７に示すように、保護膜５０，５２をエッチングして、第１被覆層３２に形成された貫通孔３３を露出させる。具体的には、まず、レジスト（図示しない）を第２保護膜５２上に塗布し、その後、露光、現像して保護膜５０，５２のエッチング領域を露出させる。次に、保護膜５０，５２をエッチングして貫通孔３３を露出させ、その後、レジストを剥離する。
【００４７】
図８に示すように、貫通孔３３を介してヒューズ素子４０ａ，４０ｂ，４０ｃの周囲の層間絶縁層３６ａ，３６ｂ，３６ｃを除去し、空洞部２０を形成する。具体的には、まず、保護膜５０，５２を覆うレジスト２を形成する。次に、例えば、フッ化水素酸や緩衝フッ酸（フッ化水素酸とフッ化アンモニウムの混合液）などを用いたウエットエッチング、または、フッ化水素系のガスなどを用いたドライエッチングにより、ヒューズ素子４０ａ，４０ｂ，４０ｃの周囲の層間絶縁層３６ａ，３６ｂ，３６ｃを除去して、空洞部２０を形成する。包囲壁３０ａ，３０ｂ，３０ｃ，３０ｄおよび第１被覆層３２が、このエッチング工程において層間絶縁層３６ａ、３６ｂ、３６ｃと比べてエッチングレートの低い材料で形成されることにより、エッチングストッパーとして機能する。
【００４８】
図３に示すように、第１被覆層３２上に第２被覆層３４を形成する。第２被覆層３４は、少なくとも第１被覆層３２の貫通孔３３上に形成される。これにより、貫通孔３３を塞ぐことができ、空洞部２０を封止することができる。第２被覆層３４は、例えば、スパッタ法、ＣＶＤ法などの気相成長法により形成される。これにより、空洞部２０を減圧状態のまま封止することができる。
【００４９】
以上の工程により、半導体装置１００を製造することができる。
【００５０】
１．３．  変形例
次に、本実施形態の変形例に係る半導体装置について、図面を参照しながら説明する。以下、本実施形態の変形例に係る半導体装置において、半導体装置１００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
【００５１】
（１）第１変形例
まず、本実施形態の第１変形例に係る半導体装置について説明する。図９は、第１変形例に係る半導体装置２００を模式的に示す断面図である。
【００５２】
上述した半導体装置１００の例では、ヒューズ素子４０ａ，４０ｂ，４０ｃが、下地層１１と離間して形成されていた。これに対し、半導体装置２００では、図９に示すように、ヒューズ素子４０ａ，４０ｂ，４０ｃが、下地層１１上に形成されている。半導体装置２００では、ヒューズ素子４０ａ，４０ｂ，４０ｃが下地層１１で支持されるため、半導体装置１００の例と比べて、衝撃に強く、信頼性を高めることができる。
【００５３】
ヒューズ素子４０ａ，４０ｂ，４０ｃの材質は、第１包囲壁３０ａを構成する導電層と同じ材質である。すなわち、ヒューズ素子４０ａ，４０ｂ，４０ｃの材質は、例えば、所定の不純物がドープされることにより導電性が付与された多結晶シリコンである。
【００５４】
半導体装置２００によれば、半導体装置１００と同様に、例えば、層間絶縁層中にヒューズ素子を設けた場合と比べて、ヒューズ素子の特性を安定させることができる。
【００５５】
（２）第２変形例
次に、本実施形態の第２変形例に係る半導体装置について説明する。図１０は、第２変形例に係る半導体装置３００を模式的に示す平面図である。図１１は、半導体装置３００を模式的に示す断面図である。なお、図１１は、図１０のＸＩ−ＸＩ線断面図である。また、図１０では、便宜上、基板１０、下地層１１、層間絶縁層３６ａ，３６ｂ，３６ｃ、第１被覆層３２、第２被覆層３４、および保護膜５０，５２の図示を省略している。
【００５６】
半導体装置２００は、図１０および図１１に示すように、隣り合うヒューズ素子４０ａ，４０ｂ，４０ｃ間を仕切る壁部３１０を有することができる。
【００５７】
壁部３１０は、図１０に示すように、隣り合うヒューズ素子４０ａ，４０ｂ，４０ｃの間に形成されている。壁部３１０は、図１１に示すように、下地層１１上に形成された第１部分３１０ａと、第１部分３１０ａ上に形成された第２部分３１０ｂと、第２部分３１０ｂ上に形成された第３部分３１０ｃと、を有している。第１部分３１０ａ、第２部分３１０ｂ、および第３部分３１０ｃは、一体的に形成されている。壁部３１０の高さ（壁部３１０の上面と基板１０との間の距離）は、例えば、ヒューズ素子４０ａ，４０ｂ，４０ｃの高さ（ヒューズ素子の上面と基板１０との間の距離）以上である。
【００５８】
第１部分３１０ａの材質は、例えば、所定の不純物がドープされることにより導電性が付与された多結晶シリコンであり、第２部分３１０ｂおよび第３部分３１０ｃの材質は、例えば、アルミニウム、銅、タングステン、チタンなどの金属やその合金が挙げられる。壁部３１０は、例えば、包囲壁３０ａ，３０ｂ，３０ｃ，３０ｄを形成する工程と、同一工程で形成されることができる。
【００５９】
半導体装置３００によれば、隣り合うヒューズ素子４０ａ，４０ｂ，４０ｃの間を仕切る壁部３１０を有することができる。そのため、溶断したヒューズ素子４０ａ，４０ｂ，４０ｃが飛散して他のヒューズ素子に付着することを防ぐことができる。これにより、ヒューズ素子４０ａ，４０ｂ，４０ｃ間の短絡を防ぐことができる。さらに、壁部３１０は、被覆層３２，３４が変形してヒューズ素子４０ａ，４０ｂ，４０ｃに接触することを防ぐことができる。空洞部２０は、減圧状態のため、外部との圧力差が生じる。このため、被覆層３２，３４は、この圧力差により変形し、ヒューズ素子４０ａ，４０ｂ，４０ｃに接触する場合がある。壁部３１０は、この変形した被覆層３２，３４を支持して被覆層３２，３４がヒューズ素子４０ａ，４０ｂ，４０ｃに接触することを防ぐことができる。
【００６０】
（３）第３変形例
次に、本実施形態の第３変形例に係る半導体装置について説明する。図１２は、第３変形例に係る半導体装置４００を模式的に示す断面図である。
【００６１】
半導体装置４００では、図１２に示すように、第２保護膜５２が第２被覆層３４を覆っている。これにより、第２被覆層３４を保護することができる。
【００６２】
（４）第４変形例
次に、本実施形態の第４変形例に係る半導体装置について説明する。図１３は、第４変形例に係る半導体装置５００を模式的に示す断面図である。
【００６３】
半導体装置５００では、図１３に示すように、第３保護膜５４が第２被覆層３４を覆っている。これにより、第２被覆層３４を保護することができる。第３保護膜５４は、第２保護膜５２上および第２被覆層３４上に形成されている。第３保護膜５４の材質は、例えば、酸化シリコンや窒化シリコンである。
【００６４】
２．  第２実施形態
次に、第２実施形態に係る半導体装置６００について説明する。図１４は、本実施形態に係る半導体装置６００を模式的に示す断面図である。以下、本実施形態に係る半導体装置において、半導体装置１００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
【００６５】
半導体装置６００は、図１４に示すように、基板１０と、空洞部２０と、被覆構造体３０と、ヒューズ素子４０ａ，４０ｂ，４０ｃと、保護膜５０，５２と、機能素子６０と、を含む。
【００６６】
機能素子６０は、図１４に示すように、ヒューズ素子４０ａ，４０ｂ，４０ｃが収容された空洞部２０とは別の空洞部２０に収容されている。機能素子６０は、図示はしないが、空洞部２０に３つ収容されており、それぞれ対応するヒューズ素子４０ａ，４０ｂ，４０ｃと電気的に接続されている。
【００６７】
半導体装置６００は、例えば、発振器を構成することができる。半導体装置６００において、ヒューズ素子４０ａ，４０ｂ，４０ｃは、機能素子（振動子）６０を選択するための選択部として機能する。例えば、固有振動数が互いに異なる３つの機能素子６０を備えた半導体装置６００を組み込んだ発振器では、ヒューズ素子４０ａ，４０ｂ，４０ｃによってこれらの機能素子６０を選択することができるため、３つの周波数を出力することができる。また、例えば、所望の周波数に近い固有振動数を有する３つの機能素子６０を備えた半導体装置６００を組み込んだ発振器では、ヒューズ素子４０ａ，４０ｂ，４０ｃによってこれらの機能素子６０を選択することができるため、より所望の周波数に近い周波数を得ることができる。そのため、周波数精度の高い発振器を得ることができる。なお、機能素子６０の数は限定されず、複数の機能素子にそれぞれ対応する複数のヒューズ素子を有していればよい。
【００６８】
機能素子６０は、下地層１１上に形成された固定電極６２と、固定電極６２と一定間隔を空けて形成された可動電極６４と、を含んで構成される振動子である。可動電極６４は、下地層１１上に形成された固定部６４ａと、固定電極６２に対向して配置された振動可能な可動部（梁）６４ｂと、可動部６４ｂと固定部６４ａを連結して支持する支持部６４ｃとを含んで構成されている。外部の発振回路部（図示しない）から電極６２，６４間に電圧が印加されると、可動電極６４は、電極６２，６４間に発生する静電力により振動する。固定電極６２は、例えば、配線（図示しない）を介して、対応するヒューズ素子４０ａ，４０ｂ，４０ｃと電気的に接続されている。機能素子６０は、外部の発振回路部に接続されている。発振回路部は、基板１０上に形成されていてもよい。固定電極６２および可動電極６４の材質としては、例えば、所定の不純物がドープされることにより導電性が付与された多結晶シリコンが挙げられる。
【００６９】
なお、機能素子６０は、例えば、上述した振動子以外の、水晶振動子、ＳＡＷ（弾性表面波）素子、加速度センサー、ジャイロスコープ、マイクロアクチュエーターなどの各種の機能素子であってもよい。すなわち、本実施形態の半導体装置は、空洞部２０に収容されうる任意の機能素子を備えたものであればよい。
【００７０】
半導体装置６００では、半導体装置１００と同様に、例えば、層間絶縁層中にヒューズ素子を設けた場合と比べて、ヒューズ素子の特性を安定させることができる。
【００７１】
なお、上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、実施形態および各変形例を適宜組み合わせることも可能である。
【００７２】
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
【符号の説明】
【００７３】
１０  基板、１１  下地層、２０  空洞部、３０  被覆構造体、３０ａ  第１包囲壁、
３０ｂ  第２包囲壁、３０ｃ  第３包囲壁、３０ｄ  第４包囲壁、３２  第１被覆層、
３３  貫通孔、３４  第２被覆層、３６ａ  第１層間絶縁層、３６ｂ  第２層間絶縁層、
３６ｃ  第３層間絶縁層、４０ａ  第１ヒューズ素子、４０ｂ  第２ヒューズ素子、
４０ｃ  第３ヒューズ素子、４２  配線、４６  第１層、４８  第２層、
５０  第１保護膜、５２  第２保護膜、５４  第３保護膜、６０  機能素子、
６２  固定電極、６４  可動電極、６４ａ  固定部、６４ｂ  可動部、６４ｃ  支持部、
１００，２００，３００  半導体装置、３１０  壁部、３１０ａ  第１部分、
３１０ｂ  第２部分、３１０ｃ  第３部分、４００，５００，６００  半導体装置
【図１】
2012146893.tif 000003
【図２】
2012146893.tif 000004
【図３】
2012146893.tif 000005
【図４】
2012146893.tif 000006
【図５】
2012146893.tif 000007
【図６】
2012146893.tif 000008
【図７】
2012146893.tif 000009
【図８】
2012146893.tif 000010
【図９】
2012146893.tif 000011
【図１０】
2012146893.tif 000012
【図１１】
2012146893.tif 000013
【図１２】
2012146893.tif 000014
【図１３】
2012146893.tif 000015
【図１４】
2012146893.tif 000016