(57)【要約】【課題】ＲＦ及ぶ帯域で動作するシングルエンド出力であるフィードバック型の広帯域増幅器における二次歪み耐性を向上させる。【解決手段】主増幅ＭＯＳトランジスタＱ１を含むシングルエンド出力であるフィードバック型の主増幅器３１０に、これと相似的な構成の副増幅器３２０を並設し、この副増幅３２０の副増幅ＭＯＳトランジスタＱ３へのバイアス値を所定値に合わせ込むことによって、主増幅器３１０に生じる二次歪成分のみに相似な二次歪成分相当の信号を生成し、該二次歪成分相当の信号で主増幅器３１０に生じる二次歪成分を打ち消すことによって、主増幅器３１０と副増幅回路３２０とを含む広帯域増幅器３００の二次歪み耐性を向上させる。【選択図】  図３
2012099914.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を電圧−電流変換して出力する主増幅ＭＯＳトランジスタ、前記主増幅ＭＯＳトランジスタの出力電流を出力電圧に変換する電圧−電流変換主抵抗素子、前記電圧−電流変換主抵抗素子の出力電圧を前記主増幅ＭＯＳトランジスタの入力にフィードバックする主フィードバック抵抗素子、および、前記主増幅ＭＯＳトランジスタの入力へのバイアスを設定する主バイアス回路、を有する主増幅器と、
前記入力信号を電圧−電流変換して出力する副増幅ＭＯＳトランジスタ、前記副増幅ＭＯＳトランジスタの出力電流を出力電圧に変換する電流−電圧変換副抵抗素子、前記電流−電圧変換副抵抗素子の出力電圧を前記主増幅ＭＯＳトランジスタの入力にフィードバックする副フィードバック抵抗素子、および、前記副増幅ＭＯＳトランジスタの入力へのバイアスを設定する副バイアス回路、を有する副増幅器と、
を備えていることを特徴とする広帯域増幅器。
【請求項２】
前記主バイアス回路は、前記主増幅ＭＯＳトランジスタのドレイン電流が流れるように、且つ、前記主増幅ＭＯＳトランジスタのドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるバイアス値を設定するように構成され、且つ
前記副バイアス回路は、前記副増幅ＭＯＳトランジスタのドレイン電流が流れるように、且つ、前記副増幅ＭＯＳトランジスタのドレイン電流をゲート電圧で二回微分した成分の絶対値が極大となるバイアス値を設定するように構成されていることを特徴とする請求項１に記載の広帯域増幅器。
【請求項３】
前記主増幅器は、
前記主増幅ＭＯＳトランジスタと前記電圧−電流変換主抵抗素子との間に接続され、前記主増幅ＭＯＳトランジスタの出力電流をテール電流とする第１のカスコード接続されたＭＯＳトランジスタを更に備え、
前記副増幅器は、
前記副増幅ＭＯＳトランジスタと前記電流−電圧変換副抵抗素子との間に接続され、前記副増幅ＭＯＳトランジスタの出力電流をテール電流とする第２のカスコード接続されたＭＯＳトランジスタを更に備え、
前記電圧−電流変換主抵抗素子は、前記第１のカスコード接続されたＭＯＳトランジスタに流れる電流を出力電圧に変換し、
前記電流−電圧変換副抵抗素子は、前記第２のカスコード接続されたＭＯＳトランジスタに流れる電流を出力電圧に変換することを特徴とする請求項１または２に記載の広帯域増幅器。
【請求項４】
前記主バイアス回路及び副バイアス回路の少なくとも一方は当該バイアスを可変設定することを特徴とする請求項１乃至３の何れか一項に記載の広帯域増幅器。
【請求項５】
前記副フィードバック抵抗素子は抵抗値を可変設定する構成のものであることを特徴とする請求項１乃至４の何れか一項に記載の広帯域増幅器。
【請求項６】
前記主増幅器の出力と前記主フィードバック抵抗素子との間に接続される主フィードバック容量素子と、
前記副増幅器の出力と前記副フィードバック抵抗素子との間に接続される副フィードバック容量素子と、
を更に備えることを特徴とする請求項１乃至５の何れか一項に記載の広帯域増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高線形性の広帯域増幅器に関する。
【背景技術】
【０００２】
広い周波数帯域に適用可能な広帯域増幅器が従来より種々提案されている。
図６は抵抗フィードバックを用いた広帯域増幅器である（例えば非特許文献１参照）。
この広帯域増幅器は、入力信号を電圧−電流変換して出力するトランジスタＱ１と、トランジスタから流れる電流を出力電圧に変換する電圧−電流変換主抵抗素子Ｒ１と、出力信号を前記トランジスタの入力にフィードバックする主フィードバック抵抗素子Ｒ２と、フィードバックノード前後のバイアスをＤＣカットするための容量Ｃ１と、トランジスタを任意の値にバイアスする回路と、を備えている。
図６において、入力された信号は第一トランジスタＱ１によって電圧−電流変換される。Ｑ１から出力された電流信号は電圧−電流変換主抵抗素子Ｒ１によって電圧信号に変換されて出力される。また出力信号の一部は主フィードバック抵抗素子Ｒ２とＤＣカットのための容量Ｃ１を介してトランジスタＱ１の入力へフィードバックされる。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】IEEE Transctions on microwave theory and techniques, vol.56,No.5,May 2008 “Resisitive-Feedback CMOS Low-Noise Amplifiers for Multiband Applications”
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図６のフィードバック型の広帯域増幅器はシングルエンド出力である。差動出力の回路であれば二次歪で発生する不要な出力は同相成分として表れ、差動出力で見た場合に打ち消されるので二次歪耐性は比較的良好である。
しかし、シングルエンド出力の場合は差動化による打ち消し作用がないので二次歪みには耐性がない。また一般的にはｇｍの電流効率を重視してバイアスされる。即ち、極力少ないドレイン電流で高いｇｍを得るようにしている。このようなバイパス設定に関する一般的な傾向にも起因して、図６のような回路の二次歪み耐性はよくない。
本発明は、上述のような状況に鑑みてなされたものであり、ＲＦ（Radio Frequency）に及ぶ帯域にも適合し、特に二次歪み耐性に優れた、シングルエンド出力であるフィードバック型の広帯域増幅器を実現することを目的としている。
【課題を解決するための手段】
【０００５】
上記目的を達成するべく、ここに、以下に列記するような技術を提案する。
（１）入力信号を電圧−電流変換して出力する主増幅ＭＯＳトランジスタ、前記主増幅ＭＯＳトランジスタの出力電流を出力電圧に変換する電圧−電流変換主抵抗素子、前記電圧−電流変換主抵抗素子の出力電圧を前記主増幅ＭＯＳトランジスタの入力にフィードバックする主フィードバック抵抗素子、および、前記主増幅ＭＯＳトランジスタの入力へのバイアスを設定する主バイアス回路、を有する主増幅器と、
前記入力信号を電圧−電流変換して出力する副増幅ＭＯＳトランジスタ、前記副増幅ＭＯＳトランジスタの出力電流を出力電圧に変換する電流−電圧変換副抵抗素子、前記電流−電圧変換副抵抗素子の出力電圧を前記主増幅ＭＯＳトランジスタの入力にフィードバックする副フィードバック抵抗素子、および、前記副増幅ＭＯＳトランジスタの入力へのバイアスを設定する副バイアス回路、を有する副増幅器と、
を備えていることを特徴とする広帯域増幅器。
【０００６】
上記（１）の広帯域増幅器では、主増幅器単独の場合に主信号に含まれるように生じる二次歪成分を副増幅器側に生起する二次歪成分に相応する信号によって打ち消し、広帯域増幅器の出力から二次歪成分を除去して線形性を向上させる。即ち、副増幅器の副バイアス回路によって副増幅ＭＯＳトランジスタを二次歪成分のピークが生じるポイントに意図的にバイアスすることによって逆極性の二次歪成分相当の電流信号のみを主に出力させ、該出力された逆極性の二次歪成分相当の電流信号で主信号に含まれる二次歪成分を打ち消すことによって主増幅器の出力の線形性を向上させる。
【０００７】
（２）前記主バイアス回路は、前記主増幅ＭＯＳトランジスタのドレイン電流が流れるように、且つ、前記主増幅ＭＯＳトランジスタのドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるバイアス値を設定するように構成され、且つ
前記副バイアス回路は、前記副増幅ＭＯＳトランジスタのドレイン電流が流れるように、且つ、前記副増幅ＭＯＳトランジスタのドレイン電流をゲート電圧で二回微分した成分の絶対値が極大となるバイアス値を設定するように構成されていることを特徴とする（１）の広帯域増幅器。
【０００８】
上記（２）の広帯域増幅器では（１）の広帯域増幅器において特に、主増幅ＭＯＳトランジスタを含む前記主増幅器の本来の信号出力である主信号中の二次歪み成分の発生が極力抑制され、且つ、副増幅ＭＯＳトランジスタを含むバイパス回路では、主信号における二次歪み成分を引き込んでバイパスするための信号が比較的小さい電流（電力）に基づいて生起するため、主信号を得るための電流をバイパス側に引き込む度合いを極力低減して、電流（電力）のロスを極小化することができる。
【０００９】
（３）前記主増幅器は、
前記主増幅ＭＯＳトランジスタと前記電圧−電流変換主抵抗素子との間に接続され、前記主増幅ＭＯＳトランジスタの出力電流をテール電流とする第１のカスコード接続されたＭＯＳトランジスタを更に備え、
前記副増幅器は、
前記副増幅ＭＯＳトランジスタと前記電流−電圧変換副抵抗素子との間に接続され、前記副増幅ＭＯＳトランジスタの出力電流をテール電流とする第２のカスコード接続されたＭＯＳトランジスタを更に備え、
前記電圧−電流変換主抵抗素子は、前記第１のカスコード接続されたＭＯＳトランジスタに流れる電流を出力電圧に変換し、
前記電流−電圧変換副抵抗素子は、前記第２のカスコード接続されたＭＯＳトランジスタに流れる電流を出力電圧に変換することを特徴とする（１）または（２）の広帯域増幅器。
上記（３）の広帯域増幅器では、（１）又は（２）の広帯域増幅器において特に、電圧−電流変換主抵抗素子の出力として二次歪成分が除去された出力信号を得る。
【００１０】
（４）前記主バイアス回路及び副バイアス回路の少なくとも一方は当該バイアスを可変設定することを特徴とする（１）乃至（３）の何れか一の広帯域増幅器。
上記（４）の広帯域増幅器では（１）乃至（３）のいずれか一の広帯域増幅器において特に、主バイアス回路および副バイアス回路の少なくとも何れか一方について、バイアス値を適切な値に合わせ込む調整を行うことができる。
（５）前記副フィードバック抵抗素子は抵抗値を可変設定する構成のものであることを特徴とする（１）乃至（４）の何れか一の広帯域増幅器。
上記（５）の広帯域増幅器では（１）乃至（４）のいずれか一の広帯域増幅器において特に、副増幅器から主増幅器へのフィードバックの特性を調整することができる。
【００１１】
（６）前記主増幅器の出力と前記主フィードバック抵抗素子との間に接続される主フィードバック容量素子と、
前記副増幅器の出力と前記副フィードバック抵抗素子との間に接続される副フィードバック容量素子と、
を更に備えることを特徴とする（１）乃至（５）の何れか一の広帯域増幅器。
上記（６）の広帯域増幅器では（１）乃至（５）のいずれか一の広帯域増幅器において特に、フィードバック信号中のＤＣ成分をカットして、適切なフィードバックを行うことができる。
【発明の効果】
【００１２】
ＲＦ（Radio Frequency）に及ぶ帯域にも適合し、特に二次歪み耐性に優れた、シングルエンド出力であるフィードバック型の広帯域増幅器を実現することができる。
【図面の簡単な説明】
【００１３】
【図１】ＭＯＳトランジスタの基本バイアス回路を表す回路図である。
【図２】図１の回路においてゲートに供給するバイアス電圧ＶＧを変化させたときのドレイン電流ＩＤおよびドレイン電流ＩＤの一回微分成分（ｇｍ）二回微分成分（ｇｍ２）の変化を示す図である。
【図３】本発明の広帯域増幅器の実施の形態としての副増幅器つき抵抗フィードバック型広帯域増幅器を表す回路図である。
【図４】図３の広帯域増幅器において二次歪耐性（IIP２）を向上させる際の現象を説明するための概念図である。
【図５】図３の広帯域増幅器において、副増幅器のゲートに供給するバイアス電圧ＶＧＳを変化させたときの二次歪耐性（IIP２）の変化を示す図である。
【図６】従来のフィードバック型広帯域増幅器を表す回路図である。
【発明を実施するための形態】
【００１４】
以下に図面を参照して本発明の実施の形態について詳述することにより本発明を明らかにする。
本発明に係る広帯域増幅器は、ＭＯＳトランジスタの基本バイアス回路を用いて構成されている。そこで、以下に本発明の前提となるＭＯＳトランジスタの基本バイアス回路について説明する。
図１はＭＯＳトランジスタの基本バイアス回路を表す回路図である。ＭＯＳトランジスタへ任意のゲート電圧ＶＧとドレイン電圧ＶＤを与えている。
この回路では任意のＶＧに対してドレイン電流ＩＤが流れる。
ＩＤ＝ａＷ／Ｌ（ＶＧ−Ｖｐ）2
ここで、ａＷ／ＬはＭＯＳトランジスタのチャネル幅及びチャネル長さ等により決まる定数、Ｖｐはピンチオフ電圧である。
【００１５】
図２は、図１の回路においてゲートに供給するバイアス電圧ＶＧＳを変化させたときのドレイン電流ＩＤと、ドレイン電流ＩＤの一回微分成分ｇｍおよび二回微分成分ｇｍ２の変化を示した図である。
ｇｍ≡ｄＩＤ／ｄＶＧ
ｇｍ２≡ｄ2ＩＤ／ｄＶＧ2
ｇｍはドレイン電流ＩＤの一回微分成分、ｇｍ２はドレイン電流ＩＤの二回微分成分である。これらの係数を使うと、ドレイン電流ＩＤは以下のように表される。
ＩＤ≡ｇｍ（ＶＧ）＋ｇｍ２（ＶＧ）2＋ｇｍ３（ＶＧ）3＋・・・
【００１６】
図２を参照して容易に理解される通り、ドレイン電流ＩＤはＶＧＳの増加に伴って増加する。ここで、ｇｍはＩＤの一回微分成分で、電圧−電流変換の１次の係数となる。また、ｇｍ２はＩＤの二回微分成分で、電圧−電流変換の二次係数の成分である。
図示のとおり、ｇｍ２はＶＧの変化に対して或るピークをもっている。このピークが現われる領域ではＩＤもｇｍも比較的小さい。従って、この領域に該当するＶＧＳによってＭＯＳトランジスタをバイアスすれば、少ない電流で二次歪成分を主として出力する電流出力段回路が構成できる。
【００１７】
図３は本発明の実施の形態としての広帯域増幅器を表す回路図である、この広帯域増幅器は、副増幅器つきフィードバック型の広帯域増幅器の形態を成す。
図２を参照して説明したとおり、ＭＯＳトランジスタを或る範囲のバイアス電圧ＶＧＳでバイアスすると、ＶＧＳが比較的小さく、ドレイン電流とその一回微分成分であるｇｍが比較的小さい領域で、ドレイン電流をＶＧで二回微分した成分（ここでは二次歪ｇｍ２と呼ぶ）がピークとなるポイントが現れる。
【００１８】
図３は本発明では、この現象に着目し、副増幅器を動作させる際、上記ポイントに意図的にバイアスすると、二次歪成分のみを主に出力させることができる。この二次歪出力を入力側に適切なゲインでフィードバックすることで、主増幅器の出力の二次歪特性を改善することができる。
次に、具体的に説明する。図３において、広帯域増幅器３００は、入力信号を増幅出力するための主増幅器３１０と、入力信号の二次歪成分を主に増幅出力する副増幅器３２０とを含んで構成されている。
【００１９】
主増幅器３１０は、入力信号を電圧−電流変換して出力する主増幅ＭＯＳトランジスタＱ１と、主増幅ＭＯＳトランジスタＱ１の出力電流をテール電流とするカスコード接続されたＭＯＳトランジスタＱ２と、カスコード接続されたＭＯＳトランジスタＱ２に流れる電流を出力電圧に変換する電圧−電流変換主抵抗素子Ｒ１と、出力信号を主増幅ＭＯＳトランジスタＱ１の入力にフィードバックする主フィードバック抵抗素子Ｒ２と、フィードバックノード前後のバイアス信号のＤＣ成分をカットするための容量Ｃ１と、主増幅ＭＯＳトランジスタＱ１およびカスコード接続されたＭＯＳトランジスタＱ２を任意の値に夫々バイアスする第１及び第２のバイアス回路（主バイパス回路）ＶＧ１、ＶＧ２と、を備えている。
【００２０】
また、副増幅器３２０は、入力信号を電圧−電流変換して出力する副増幅ＭＯＳトランジスタＱ３と、副増幅ＭＯＳトランジスタＱ３の出力電流をテール電流とするカスコード接続されたＭＯＳトランジスタＱ４と、カスコード接続されたトランジスタＱ４に流れる電流を出力電圧に変換する電流−電圧変換副抵抗素子Ｒ４と、出力信号を副増幅ＭＯＳトランジスタＱ３の入力にフィードバックする可変抵抗である副フィードバック抵抗素子Ｒ５と、フィードバックノード前後のバイアス信号のＤＣ成分をカットするための容量Ｃ２と、副増幅ＭＯＳトランジスタＱ３を任意の値に夫々バイアスする第３のバイアス回路（副バイパス回路）ＶＧ３と、を備え、主増幅器３１０と副増幅器３２０との各入力端は容量Ｃ３を介して接続されている。
【００２１】
なお、副バイアス回路ＶＧ３はその出力バイアス電圧を可変調製可能な構成を有し、副増幅器３２０のゲインおよび線形性やフィードバック量を変更することができる。
主増幅器３１０において、入力された信号は第一トランジスタＱ１によって電圧−電流変換される。トランジスタＱ１から出力された電流信号はこのトランジスタＱ１にカスコードに接続される第２トランジスタＱ２のテール電流となり電圧−電流変換主抵抗素子Ｒ１に渡され、この電圧−電流変換主抵抗素子Ｒ１で電圧信号に変換されて出力される。また出力信号の一部は主フィードバック抵抗素子Ｒ２とＤＣ成分をカットする容量Ｃ１を介して主増幅ＭＯＳトランジスタＱ１の入力へフィードバックされる。
【００２２】
同様に副増幅器３２０においても、容量Ｃ３を介して主増幅器３１０と同様の波形をもって入力された信号は、副増幅ＭＯＳトランジスタＱ３によって電圧−電流変換される。副増幅ＭＯＳトランジスタＱ３から出力された電流信号は副増幅ＭＯＳトランジスタＱ３にカスコード接続されたＭＯＳトランジスタＱ４のテール電流となり電流−電圧変換副抵抗素子Ｒ４に渡され、この電流−電圧変換副抵抗素子Ｒ４によって電圧信号に変換されて出力される。この出力信号は副フィードバック抵抗素子Ｒ５とＤＣ成分をカットする容量Ｃ２を介して主増幅ＭＯＳトランジスタＱ１の入力へフィードバックされる。
【００２３】
ここで、副増幅器３２０が二次歪成分に相応する出力を発生するように、副増幅ＭＯＳトランジスタＱ３のＶＧをあらかじめｇｍ２≒Ｐｅａｋ付近となるように作り込み、かつそのゲインやフィードバック量を副バイパス回路ＶＧ３や副フィードバック抵抗素子Ｒ５によって調整が効くように構成する。
このように構成した上で、主増幅器３１０の出力端においてIIP２をモニタしながら副増幅ＭＯＳトランジスタＱ３の副バイパス回路ＶＧおよび副フィードバック抵抗素子Ｒ５を適切に調整することによって、主増幅器３１０の発生する二次歪み成分を打ち消し、従来より遥かに良いIIP２特性を得ることができる。
【００２４】
そして、この実施の形態では特に、主バイアス回路（ＶＧ１、ＶＧ２）は、主増幅ＭＯＳトランジスタＱ１のドレイン電流が流れるように、且つ、主増幅ＭＯＳトランジスタＱ１のドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるバイアス値を設定するように構成されている。
そして、更に、副バイアス回路（ＶＧ３、ＶＧ４）は、副増幅ＭＯＳトランジスタＱ３のドレイン電流が流れるように、且つ、副増幅ＭＯＳトランジスタＱ３のドレイン電流をゲート電圧で二回微分した成分の絶対値が極大となるバイアス値を設定するように構成されている。
【００２５】
従って、主増幅器３１０においては、主信号中の二次歪み成分の発生が極力抑制され、且つ、副増幅器３２０では、主信号における二次歪み成分を打ち消すための信号が比較的小さい電流（電力）に基づいて生起するため、主信号を得るための電流を副増幅器３２０側に引き込む度合いを極力低減して、電流（電力）のロスを極小化することができる。
【００２６】
図４は、図３の広帯域増幅器３００において二次歪（IIP２）耐性を向上させる際の現象を説明するための概念図である。
図４における各グラフの横軸方向は周波数、縦軸方向は出力および入力に対する位相（同位相か逆位相か）を示す。
まず二次歪耐性向上用のフィードバック回路（図３での副フィードバック抵抗素子Ｒ５の経路）を切り離した状態を想定する。この状態で入力端子INPUTに、図４（ａ）に示すような同位相であって周波数の異なる２toneの入力信号を与えると、主増幅器３１０の出力端子OUTPUTには、図４（ｂ）に示すように、逆位相方向に２つの希望波と同位相方向に２つの二次歪成分が出力される。
【００２７】
一方、副増幅器３２０の出力端子OUTPUT_subには、図４（ｃ）に示すように、逆位相方向に２つの二次歪成分が主として出力される。なお、主増幅器３１０、副増幅器３２０ともに、二次歪成分は入力と同相で出力される。
ここで二次歪耐性向上用のフィードバック回路（図３での副フィードバック抵抗素子Ｒ５の経路）を接続する。すると、図４（ｄ）に示すように、入力端子INPUTには、本来の入力信号（実線図示）と、副増幅器３２０からフィードバックされた歪成分（破線図示）とが加算されて供給される。
【００２８】
上述のように加算された入力信号を主増幅器３１０で増幅すると、出力端子OUTPUTからは、図４（ｅ）に示すように、本来の入力信号波形によって現れる歪成分（実線図示）と、フィードバックされた歪成分を反転増幅させた信号成分（破線図示）とが得られる。
実際には、これらの歪成分同士は逆位相であるため互いに打ち消し合うように作用し、出力端子OUTPUTには歪みのない希望波のみが得られることになる。
図５は、図３の副増幅器つきフィードバック型広帯域増幅器において、副増幅器３２０のバイアス電圧ＶＧＳを変化させたときの二次歪耐性（IIP２）の変化を示した図である。
図５より、副増幅器のバイアス電圧ＶＧＳを適正値に調整することによってIIP２特性を改善できることがわかる。
【符号の説明】
【００２９】
３００……………………………………………………広帯域増幅器
３１０……………………………………………………主増幅器
３２０……………………………………………………副増幅器
【図１】
2012099914.tif 000003
【図２】
2012099914.tif 000004
【図３】
2012099914.tif 000005
【図４】
2012099914.tif 000006
【図５】
2012099914.tif 000007
【図６】
2012099914.tif 000008