(57)【要約】      （修正有）【課題】各ユニットを接続するシーケンスを再開するときに、メモリに記憶された情報を使用することなく、シーケンスを再開できる半導体試験装置を提供する。【解決手段】テストヘッドとベースユニットとの間およびベースユニットとプローブカードとの間を接続して構成する半導体試験装置であって、テストヘッドとベースユニットとの間を接続してロックする第１のロック機構１０のロック状態を検出するアンロック側センサ２０およびロック側センサ２１と、ベースユニットとプローブカードとの間を接続してロックする第２のロック機構４０のロック状態を検出するアンロック側センサ３０およびロック側センサ３１と、それぞれのロック状態に基づいて、第１のロック機構１０と第２のロック機構４０とのシーケンスの制御を行うシーケンス制御部３２と、を備えている。【選択図】図５
2012177552.tif 000002
【特許請求の範囲】
【請求項１】
複数のユニットを接続して構成する半導体試験装置であって、
第１のユニットと第２のユニットとの間を接続してロックする第１のロック機構のロック状態を検出する第１のロック状態検出部と、
前記第２のユニットと第３のユニットとの間を接続してロックする第２のロック機構のロック状態を検出する第２のロック状態検出部と、
前記第１のロック状態検出部が検出するロック状態および前記第２のロック状態検出部が検出するロック状態に基づいて、前記第１のロック機構と前記第２のロック機構との制御を行う制御部と、
を備えていることを特徴とする半導体試験装置。
【請求項２】
前記制御部は、
前記第１のロック機構が行う第１のロック動作の次に前記第２のロック機構が行う第２のロック動作を行うシーケンスを制御し、このシーケンスを再開するときに、前記第１のロック状態検出部が検出するロック状態および前記第２のロック状態検出部が検出するロック状態に基づいて、前記第１のロック動作と前記第２のロック動作とのうち何れか一方または両方を省略するように前記シーケンスを制御すること
を特徴とする請求項１記載の半導体試験装置。
【請求項３】
前記第１のロック状態検出部および前記第２のロック状態検出部は、
相手方のユニットと接続するためのシリンダ内部を運動するピストンの位置がロック位置にあることを検出するロック側センサとアンロック位置にあることを検出するアンロック側センサとに基づいて、前記ロック状態を検出すること
を特徴とする請求項２記載の半導体試験装置。
【請求項４】
前記制御部は、
前記シーケンスを行っているときに前記第１のロック機構のロック状態および前記第２のロック機構のロック状態をメモリに記憶し、このメモリに記憶されている情報と前記第１のロック状態検出部が検出するロック状態および前記第２のロック状態検出部が検出するロック状態とに基づいて、前記シーケンスを再開する前に前記第１のロック機構と前記第２のロック機構とのうち何れか一方または両方が手動で操作されたか否かを判定すること
を特徴とする請求項３記載の半導体試験装置。
【請求項５】
複数のユニットを接続して半導体試験装置を構成する半導体試験装置のユニット接続方法であって、
第１のユニットを第２のユニットに接続してロックする第１のロック動作の次に前記第２のユニットと第３のユニットとを接続してロックする第２のロック動作を行うシーケンスを制御し、
このシーケンスを再開するときに、前記第１のユニットと前記第２のユニットとの間のロック状態および前記第２のユニットと前記第３のユニットとの間のロック状態を検出して、前記第１のロック動作と前記第２のロック動作とのうち何れか一方または両方を省略すること
を特徴とする半導体試験装置のユニット接続方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のユニットを接続して構成する半導体試験装置および半導体試験装置のユニット接続方法に関するものである。
【背景技術】
【０００２】
被試験デバイス（ＤＵＴ：Device Under Test）の試験を行うために半導体試験装置が用いられる。半導体試験装置は複数のユニットを有して構成され、各ユニットを接続することで、ＤＵＴに対して電気的な導通が可能な状態とする。これにより、ＤＵＴに対して所定の試験を行う。ユニットとしては、テストヘッド、ベースユニット、プローブカードがあり、各ユニットを相互に接続して半導体試験装置が構成される。
【０００３】
テストヘッドは内部に１または複数のピンエレクトロニクスカードを備えており、ＤＵＴに試験信号を印加して、ＤＵＴからの応答信号を比較することで、試験を行う。プローブカードはプローバに実装されており、プローブ針をウェハ上に形成されているＤＵＴに接触することで、電気的な導通を図る。
【０００４】
ベースユニットはテストヘッドとプローブカードとの間を中継するためのインターフェイスである。よって、テストヘッドにベースユニットを接続し、このベースユニットをプローブカードに接続することで、テストヘッド（のピンエレクトロニクスカード）とＤＵＴとの間が電気的に導通される。これにより、ＤＵＴの試験を行うことができる。このような半導体試験装置としては、例えば特許文献１に開示されている技術がある。
【０００５】
ユニット間を接続するときには、分離不能なように確実に固定した状態（ロック）しなければならない。図１１はテストヘッドにベースユニットを接続してロックし、このベースユニットにプローブカードを接続してロックする一連の動作（シーケンス）を示している。
【０００６】
まず、テストヘッドにベースユニットを接続してロックを行う動作（第１のロック動作）を行うための第１のロック操作が行なわれた否かを判定する（ステップＳ１０１）。この第１のロック操作を行うことにより、第１のロック動作が開始される。第１のロック操作が行なわれない場合には、所定のメモリ（例えば、停電時保持デバイス）にステートおよび動作状態を記憶させる（ステップＳ１０２）。
【０００７】
ステートは、図１１のフローのどのステップまで進んでいるかを示す情報であり、動作状態はユニット間のロック状態を示す情報である。ステップＳ１０２では、この時点でのステップＳ１０１をステートとして、ユニット間は未だにロックされていないことを動作状態としてメモリに記憶する。そして、第１のロック操作が行なわれるまでステップＳ１０２を繰り返す。
【０００８】
第１のロック操作が行なわれた後に、実際に第１のロック動作が行われる（ステップＳ１０３）。これにより、テストヘッドにベースユニットが接続されてロックされる。そして、確実にロックされているか否かを確認する（ステップＳ１０４）。ロックされていることが確認されなければ、第１のロック動作が行われたにもかかわらず、ロックされていないことになる。この場合には、異常であるため、エラー処理を行う（ステップＳ１０５）。
【０００９】
ステップＳ１０４でロックされていることが確認されたときには、テストヘッドに接続されたベースユニットをプローブカードに接続してロックを行う動作（第２のロック動作）を開始するための第２のロック操作が行なわれたか否かを判定する（ステップＳ１０６）。
【００１０】
第２のロック操作が行われない場合には、メモリにステートおよび動作状態を記憶させる（ステップＳ１０７）。このステップＳ１０７では、ステップＳ１０６をステートとして、テストヘッドとベースユニットとがロックされたこと動作状態として記憶する。そして、第２のロック操作が行なわれるまでステップＳ１０７を繰り返す。
【００１１】
一方、ステップＳ１０６で第２のロック操作が行なわれたと判定したときには、実際に第２のロック動作を行う（ステップＳ１０８）。これにより、テストヘッドに接続されたベースユニットとプローブカードとを接続してロックすることができる。そして、実際にロックされているか否かを確認する（ステップＳ１０９）。ロックされていないと判定した場合には、異常であるため、エラー処理を行う（ステップＳ１１０）。
【００１２】
ステップＳ１０９でロックされていることが確認されることにより、テストヘッドとベースユニットとの間、およびこのベースユニットとプローブカードとの間が接続されてロックされた状態となる。これにより、テストヘッドとＤＵＴとが電気的に導通された状態とすることができ、ＤＵＴの試験を行うことが可能になる。そして、その他の処理を行うためのその他の操作が行なわれたか否かを判定する（ステップＳ１１１）。その他の処理としては、例えばベースユニットとプローブカードとの間のロックを解除（アンロック）すること等がある。
【００１３】
その他の操作が行なわれないときには、ステートおよび動作状態をメモリに記憶する。このとき、ステップＳ１１１をステートとして記憶し、テストヘッドとベースユニットとの間、およびベースユニットとプローブカードとの間が接続されてロックされている状態であることを動作状態として記憶する（ステップＳ１１２）。一方、ステップＳ１１１でその他の操作が行なわれたとしたときには、当該操作に対応するその他の処理（アンロック等）を行う（ステップＳ１１３）。
【００１４】
以上のステップＳ１０１からＳ１１３までのシーケンスを行うことにより、ユニット間の接続を行う。このシーケンスを行っているときに、停電により電力の供給（給電）が停止し、或いは積極的に給電を停止することがある。給電停止後に所定の復旧処理を行って、給電を再開する。そして、シーケンスを再開する。
【００１５】
シーケンスを再開したときには、メモリに記憶されているステートおよび動作状態を読み出す。そして、読み出したステートおよび動作状態に基づいてシーケンスを再開する。例えば、メモリに記憶されているステートがステップＳ１０１として記憶されているものであれば、ステートに基づいてステップＳ１０１から処理を再開する。
【００１６】
また、ステートとしてステップＳ１０６が記憶されているのであれば、このステートに基づいてステップＳ１０６から処理を再開する。このとき、動作状態としてはテストヘッドとベースユニットとがロックされた状態であることを示しているため、第１のロック動作を行う必要がないことが認識される。
【００１７】
また、ステートとしてステップＳ１１１がメモリに記憶されているのであれば、このステートに基づいてステップＳ１１１から処理を再開する。動作状態としてはテストヘッドとベースユニットとの間、およびベースユニットとプローブカードとの間がロックされていることが認識される。よって、第１のロック動作および第２のロック動作を行う必要がないことが認識される。
【００１８】
従って、メモリに記憶されたステートおよび動作状態を読み出して、シーケンスを再開することで、必要がない場合には第１のロック動作または第１のロック動作と第２のロック動作との両動作を省略することができる。つまり、第１のロック動作、第２のロック動作並びにこれらの動作に伴う処理（ロックの確認等）を省略することで、ＤＵＴの試験を開始するまでの時間を短縮化することができる。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２０１０−１０７２９６号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
従って、ステートおよび動作状態を記憶するメモリを用いて、電力の供給を再開した後のシーケンスを行っている。このメモリは所定の基板（シーケンス制御回路基板）に搭載されている。このシーケンス制御回路基板は所定のタイミングでバージョンアップを行うことがあり、また定期的なメンテナンスを行う。或いは基板に故障を生じることもある。これらの場合には、シーケンス制御回路基板の交換が行われる。
【００２１】
交換後のシーケンス制御回路基板のメモリの内容は新しい内容となっており、交換前の情報（ステートおよび動作状態）は失われている。よって、新たなメモリに記憶されるステートおよび動作状態は現在のロック状態を正確に示していない。従って、新たなメモリの情報に基づいてシーケンスを再開すると、予期しない動作が行なわれることになる。例えば、テストヘッドとベースユニットとの間が実際にはロックされていないにもかかわらず、ロックされていると認識すること等がある。このため、予期しない動作を行い、各ユニットに故障或いは破損を生じる可能性がある。
【００２２】
シーケンス制御回路基板を交換したときには、全てのユニットのロックを解除し、且つメモリの情報を初期化し、シーケンスを最初から全てやり直すことで、適切にシーケンスを再開させることができる。これにより、前記の予期しない動作が発生することはない。しかし、この場合は、ロック解除や新たなロック動作が必要となり、ＤＵＴの試験が開始されるまでの時間が長時間化することになる。
【００２３】
シーケンス制御回路基板には、メモリ以外にも種々の機能（通信バスの制御、異常発熱や電源異常のアラーム発生時に対処する機能等）が備えられている。よって、これらの機能が故障したときには、やはりシーケンス制御回路基板の交換が必要になる。このため、前述したように予期しない動作が発生するか、或いはロック解除や新たなロック動作といった動作を行うことで、ＤＵＴの試験が開始されるまでの時間が長時間化することになる。
【００２４】
そこで、本発明は、半導体試験装置の各ユニットを接続するシーケンスを再開するときに、メモリに記憶された情報を使用することなく、シーケンスを再開させることを目的とする。
【課題を解決するための手段】
【００２５】
以上の課題を解決するため、本発明の半導体試験装置は、複数のユニットを接続して構成する半導体試験装置であって、第１のユニットと第２のユニットとの間を接続してロックする第１のロック機構のロック状態を検出する第１のロック状態検出部と、前記第２のユニットと第３のユニットとの間を接続してロックする第２のロック機構のロック状態を検出する第２のロック状態検出部と、前記第１のロック状態検出部が検出するロック状態および前記第２のロック状態検出部が検出するロック状態に基づいて、前記第１のロック機構と前記第２のロック機構との制御を行う制御部と、を備えていることを特徴とする。
【００２６】
この半導体試験装置によれば、第１のロック状態検出部および第２のロック状態検出部を用いて、実際のロック状態を検出している。そして、検出したロック状態に基づいて第１のロック機構と第２のロック機構との制御を行っているため、メモリを用いることなくシーケンスを再開させることができる。
【００２７】
また、前記制御部は、前記第１のロック機構が行う第１のロック動作の次に前記第２のロック機構が行う第２のロック動作を行うシーケンスを制御し、このシーケンスを再開するときに、前記第１のロック状態検出部が検出するロック状態および前記第２のロック状態検出部が検出するロック状態に基づいて、前記第１のロック動作と前記第２のロック動作とのうち何れか一方または両方を省略するように前記シーケンスを制御することができる。
【００２８】
これにより、第１のロック動作と第２のロック動作とのうち何れか一方または両方を不要なロック動作として省略することができ、シーケンスを再開したときに、ＤＵＴの試験開始までの時間を短縮化できるようになる。
【００２９】
また、前記第１のロック状態検出部および前記第２のロック状態検出部は、相手方のユニットと接続するためのシリンダ内部を運動するピストンの位置がロック位置にあることを検出するロック側センサとアンロック位置にあることを検出するアンロック側センサとに基づいて、前記ロック状態を検出することができる。
【００３０】
ロック側センサおよびアンロック側センサの２つのセンサを用いてピストンの位置を検出している。これにより、ロック状態であるか否かの検出精度を向上させることができ、第１のロック機構および第２のロック機構の状態を確実に検出することができるようになる。
【００３１】
また、前記制御部は、前記シーケンスを行っているときに前記第１のロック機構のロック状態および前記第２のロック機構のロック状態をメモリに記憶し、このメモリに記憶されている情報と前記第１のロック状態検出部が検出するロック状態および前記第２のロック状態検出部が検出するロック状態とに基づいて、前記シーケンスを再開する前に前記第１のロック機構と前記第２のロック機構とのうち何れか一方または両方が手動で操作されたか否かを判定することができる。
【００３２】
第１のロック状態検出部および第２のロック状態検出部が検出するロック状態は現在の状態であり、給電を停止する前のロック状態をメモリに記憶させて比較を行うことで、給電を停止しているときに第１のロック機構、第２のロック機構が手動で操作されたか否かを検出することができる。これにより、安全なシーケンスの再開を行うことができる。
【００３３】
また、本発明の半導体試験装置のユニット接続方法は、複数のユニットを接続して半導体試験装置を構成する半導体試験装置のユニット接続方法であって、第１のユニットを第２のユニットに接続してロックする第１のロック動作の次に前記第２のユニットと第３のユニットとを接続してロックする第２のロック動作を行うシーケンスを制御し、このシーケンスを再開するときに、前記第１のユニットと前記第２のユニットとの間のロック状態および前記第２のユニットと前記第３のユニットとの間のロック状態を検出して、前記第１のロック動作と前記第２のロック動作とのうち何れか一方または両方を省略することを特徴とする。
【発明の効果】
【００３４】
本発明は、第１のロック状態検出部および第２のロック状態検出部を用いて、ロック状態を検出している。これにより、メモリに情報を記憶させることなく、実際のロック状態を検出することができ、適切にシーケンスを再開させることができる。
【図面の簡単な説明】
【００３５】
【図１】半導体試験装置の全体構成を示す図である。
【図２】図１の状態から旋回アームを回転させたときの図である。
【図３】ロック状態を示すロック機構の説明図である。
【図４】アンロック状態を示すロック機構の説明図である。
【図５】シーケンス制御部およびこれに接続される各部のブロック図である。
【図６】実施形態のシーケンスを示すフローチャートである。
【図７】図６のステップＳ４を故障検出に適用した例のフローチャートである。
【図８】ステートおよび動作状態を記憶させる場合のフローチャートである。
【図９】センサ状態を検出するためのフローチャートである。
【図１０】動作状態とセンサ状態との比較を行うフローチャートである。
【図１１】従来の動作の流れを示すフローチャートである。
【発明を実施するための形態】
【００３６】
以下、本発明の実施形態について説明する。図１は半導体試験装置の全体構成を示している。この半導体試験装置は、テスタ本体１とテストヘッド２とベースユニット３とヘッド旋回装置４と旋回アーム５と回転軸６とプローバ７とプローブカード８とを備えて構成している。このうち、テストヘッド２とベースユニット３とプローブカード８とはユニットであり、相互にユニットを接続することで、半導体試験装置が構成される。
【００３７】
テスタ本体１は半導体試験装置の全体の制御を行っている。テストヘッド２は図示しない試験部（ピンエレクトロニクスカード）を１枚または複数枚装着している。このピンエレクトロニクスカードは、図示しない被試験デバイス（ＤＵＴ：Device Under Test）に対して試験信号を印加して、ＤＵＴからの応答信号に基づいてＤＵＴの試験を行う。
【００３８】
ベースユニット３はテストヘッド２とプローブカード８との間を中継する装置（インターフェイス）になる。テストヘッド２にベースユニット３を接続し、接続後のベースユニット３をプローブカード８に接続することで、テストヘッド２とプローブカード８との間が接続されて、電気的に導通する。
【００３９】
ヘッド旋回装置４は回転軸６を回転中心として旋回アーム５を旋回させる。旋回アーム５にはテストヘッド２が取り付けられており、図１に示す位置から図２に示す位置まで約１８０度旋回することで、テストヘッド２に接続されたベースユニット３がプローブカード８に接続可能な状態となる。
【００４０】
プローバ７はＤＵＴが多数形成されているウェハを内部に保持しており、このウェハのＤＵＴにプローブカード８のプローブ針を接触させる。プローバ７に設けられるプローブカード８は、ベースユニット３が接続される面にコネクタを有しており、その反対面には前記のプローブ針を設けている。
【００４１】
よって、図２のように、テストヘッド２とベースユニット３とプローブカード８とが接続され、プローブカード８のプローブ針がウェハ上のＤＵＴに接触することで、テストヘッド２のピンエレクトロニクスカードとＤＵＴとの間を電気的に導通することができる。そして、電気的に導通した後に、ＤＵＴの試験を行う。
【００４２】
このため、テストヘッド２とベースユニット３とプローブカード８とはそれぞれユニットとして相互に順番に接続される。ここでは、テストヘッド２は第１のユニットになり、ベースユニット３は第２のユニットになり、プローブカード８は第３のユニットになる。そして、第１のユニットと第２のユニットとの間が接続され、第２のユニットと第３のユニットとの間が接続される。勿論、テストヘッド２、ベースユニット３およびプローブカード８以外にも任意のユニットを接続するものであってもよい。
【００４３】
テストヘッド２とベースユニット３との間、およびベースユニット３とプローブカード８との間を接続するときには、ユニット間を確実に固定して分離不能な状態としなければならない。このために、ユニット間を接続するときには、一方のユニットに他方のユニットをロックした状態とする。
【００４４】
図３および図４は、ユニット間のロック機構（ロック機構）を示している。ここでは、テストヘッド２とベースユニット３との間を接続してロックする第１のロック機構１０を示しているが、ベースユニット３とプローブカード８との間を接続してロックする第２のロック機構（図示せず）も同様の機構になっている。なお、第１のロック機構１０および第２のロック機構は、ユニット間を接続してロックするものであれば、例えばクランプ手段等により相手方のユニットを保持する等、図３および図４の機構以外のものを採用してもよい。また、第１のロック機構１０および第２のロック機構２０は機械的なロック機能に加え、ユニット間を電気的に接続するコネクタ機能を有する部品であってもよい。このときには下記の保持部材１７と嵌合部１８との間の嵌合面に電極を設けるようにする。
【００４５】
図３において、ロック機構１０は一対のシリンダ機構１０Ａ、１０Ｂと保持部材１７と嵌合部１８とを備えている。シリンダ機構１０Ａはシリンダ１１とピストン１２とピストンロッド１３とアンロック側センサ２０とロック側センサ２１とを備えており、シリンダ機構１０Ｂはシリンダ１４とピストン１５とピストンロッド１６とアンロック側センサ２２とロック側センサ２３とを備えている。
【００４６】
シリンダ機構１０Ａはテストヘッド２に取り付けられており（ベースユニット３に取り付けてもよい）、シリンダ１１の内部でピストン１２が往復運動をする。ピストン１２はシリンダ１１の内部に供給するエアをコントロールすることで、ピストン１２の位置が伸張位置と収縮位置とに変位する。シリンダ機構１０Ｂも同様の構成となっている。
【００４７】
よって、ピストンロッド１３、１６は一方のピストン１２、１５が伸張位置に変位することで、他方が収縮位置に変位する。これにより、押し引き動作がされる。そして、両ピストンロッド１３、１６の先端に保持部材１７を取り付けている。この保持部材１７はＬ字状をしており、ピストン１２、１５の押し引き動作に伴って、その位置が変位する。保持部材１７の先端は嵌合部１８に挿抜されるようになっている。
【００４８】
嵌合部１８はベースユニット３に取り付けられており（テストヘッド２に取り付けてもよい）、保持部材１７が挿入されることにより、テストヘッド２とベースユニット３との間が保持されてロックされる。図３のロック機構はテストヘッド２およびベースユニット３の四隅或いはそれ以上の箇所に設けることで、両ユニットの間をロックすることができる。これにより、旋回アーム５を旋回させたとしても、ベースユニット３はテストヘッド２に確実にロックされた状態となる。
【００４９】
図３ではピストン１２の位置を伸張位置、ピストン１５の位置を収縮位置とすることで、保持部材１７を嵌合部１８に挿入してロックしている。このときのピストン１２、１５の位置がロック位置になる。一方、ピストン１６の位置を伸張状態とし、ピストン１２の位置を収縮位置とすることで、保持部材１７は嵌合部１８から抜去してロックを解除（アンロック）している。このときのピストン１２、１５の位置がアンロック位置になる。
【００５０】
アンロック側センサ２０、２２およびロック側センサ２１、２３はピストン１２、１５を検出している。図３のようにロックされていると、ロック側センサ２１、２３はピストン１２、１５を検出している状態になっており、アンロック側センサ２０、２２はピストン１２、１５を検出していない状態になっている。
【００５１】
図４のようにアンロックされていると、ロック側センサ２１、２３はピストン１２、１５を検出していない状態になっており、アンロック側センサ２０、２２はピストン１２、１５を検出している状態になっている。つまり、これらのアンロック側センサ２０、２２およびロック側センサ２１、２３によりロックされているかアンロックされているかを検出することができる。
【００５２】
図５はシーケンス制御部３２の接続関係を示している。第１のアンロック側センサ２０、第１のロック側センサ２１は、図３および図４で示したアンロック側センサ２０、ロック側センサ２１である。なお、アンロック側センサ２２、ロック側センサ２３を図５の第１のアンロック側センサ２０、第１のロック側センサ２１としてもよい。
【００５３】
第１のアンロック側センサ２０、第１のロック側センサ２１はテストヘッド２とベースユニット３との間の第１のロック機構１０のロック状態（ロックされているかアンロックされているか）を検出している。第２のロック機構は第１のロック機構１０と同様の構成をしており、第２のアンロック側センサ３０、第２のロック側センサ３１を設けている。これらのセンサにより、ベースユニット３とプローブカード８との間のロック状態を検出している。
【００５４】
よって、第１のアンロック側センサ２０および第１のロック側センサ２１は第１のロック機構１０のロック状態を検出する第１のロック状態検出部となる。一方、第２のアンロック側センサ３０および第２のロック側センサ３１は第２のロック機構のロック状態を検出する第２のロック状態検出部となる。
【００５５】
シーケンス制御部３２は、第１のロック機構１０を用いた第１のロック動作および第２のロック機構を用いた第２のロック動作のシーケンスの制御を行う制御部である。このシーケンス制御部３２は、第１のアンロック側センサ２０、第１のロック側センサ２１、第２のアンロック側センサ３０、第２のロック側センサ３１からセンサ状態（ピストンを検出しているか否か）を入力している。
【００５６】
シーケンス制御部３２はテストヘッド２に搭載されるシーケンス制御回路基板にその機能を持たせることができる。なお、シーケンス制御部３２の機能を持つシーケンス制御回路基板はテストヘッド２以外の装置、例えばテスタ本体１等に設けるようにしてもよい。
【００５７】
ベースユニット３はテストヘッド２に接続されてロックされ（第１のロック動作）、このベースユニット３はプローブカード８に接続されてロックされる（第２のロック動作）。第１のロック動作の次に第２のロック動作を行うことにより、ユニット間を接続してロックするシーケンスが行われる。このシーケンスの制御をシーケンス制御部３２が行う。
【００５８】
このために、シーケンス制御部３２は第１のロック機構１０および第２のロック機構４０の制御を行っている。第１のロック機構１０はテストヘッド２とベースユニット３との間をロックさせる機構であり、第２のロック機構４０はベースユニット３とプローブカード８との間をロックさせる機構である。
【００５９】
次に、動作について説明する。図６は本実施形態の動作（シーケンス）を示している。最初に、第１のロック動作がされているか否かを判定する（ステップＳ１）。この判定には、アンロック側センサ２０（または２２）とロック側センサ２１（または２３）とを用いる。なお、アンロック側センサ２０と２２との両方、およびロック側センサ２１と２３との両方に基づいて第１のロック動作が行われているか否かを判定すると、４つのセンサを用いて二重にチェックすることができ、判定の信頼性が向上する。
【００６０】
アンロック側センサ２０がオフ（ピストンを検出していないことをオフとする）になっており、ロック側センサ２１がオン（ピストンを検出していることをオンとする）になっていれば、ロックされていることが認識される。一方、アンロック側センサ２０がオンになっており、ロック側センサ２１がオフになっていれば、アンロックされていることが認識される。
【００６１】
初期状態では、第１のロック動作は行われていない。よって、この場合には、第１のロック動作は行われていないと判定される。そして、第１のロック操作を開始するための第１のロック操作が行なわれているか否かを判定する（ステップＳ２）。この第１のロック操作が行なわれないであれば、当該第１のロック操作が行なわれるまでステップＳ２を繰り返す。そして、第１のロック操作が行なわれたときに、実際に第１のロック動作を行う（ステップＳ３）。つまり、ピストン１２、１５を運動させて、保持部材１７を嵌合部１８に挿入する。これにより、図４のアンロックから図３のロックに遷移する。
【００６２】
そして、テストヘッド２とベースユニット３との間がロックされているか否かを確認する（ステップＳ４）。ロックされていないと認識されれば、第１のロック動作が行われたにもかかわらず、ロックされていないことになる。この場合には、異常が生じていることが認識され、エラー処理を行う（ステップＳ５）。
【００６３】
ステップＳ４でロックされていることが確認されたときには、第２のロック動作を開始するための第２のロック操作が行なわれたか否かを判定する（ステップＳ６）。この第２のロック操作が行なわれるまで、ステップＳ６を繰り返す。
【００６４】
第２のロック操作が行なわれると、実際に第２のロック動作を行う（ステップＳ７）。この場合も第１のロック操作と同様に、ベースユニット３またはプローブカード８に取り付けられたシリンダ機構のピストンを運動させて保持部材を嵌合部に挿入する。これにより、アンロックからロックに遷移する。そして、ベースユニット３とプローブカード８との間がロックされているか否かを確認する（ステップＳ８）。ロックされていないと認識されれば、異常であることが認識され、エラー処理を行う（ステップＳ９）。
【００６５】
以上により、第１のロック動作と第２のロック動作とが行われ、テストヘッド２とベースユニット３とプローブカード８とが接続されてロックされた状態となる。そして、ステップＳ８においてロックされたことが確認されたときには、その他の処理のためのその他の操作が行なわれたか否かを判定する（ステップＳ１０）。その他の処理としては、第１のロック操作および第２のロック操作を行った後にＤＵＴの試験を行い、その後にロックを解除するアンロック動作を行うためのアンロック操作等がある。このその他の操作が行なわれるまでステップＳ１０を繰り返す。そして、その他の操作が行なわれた後に、当該操作に対応するその他の処理（アンロック動作等）を行う（ステップＳ１１）。
【００６６】
以上の処理（シーケンス）をシーケンス制御部３２が行う。ステップＳ１からＳ１１までのシーケンスを行っているときに、半導体試験装置に対する電力の供給（給電）が停止することがある。例えば、落雷等による停電により給電が停止し、或いは積極的に給電を停止することもある。
【００６７】
この場合には、復旧処理が行われて、給電が再開されることになる。給電が再開されると、シーケンス制御部３２は動作を最初から再開する。つまり、ステップＳ１からシーケンスを再開する。ステップＳ１では第１のロック動作がされているか否かを判定している。
【００６８】
ステップＳ３よりも前の段階で電力の供給が停止した場合には、この状態では未だ第１のロック動作および第２のロック動作が行われていないことになる。このときには、第１のロック機構１０のロック状態を検出するアンロック側センサ２０がオンになっており、ロック側センサ２１がオフになっている。これにより、ステップＳ２に進む。
【００６９】
一方、ステップＳ３以降且つステップＳ７よりも前の段階で給電が停止した場合には、第１のロック動作は行われている（第２のロック動作は行われていない）。このときには、第１のロック機構１０のアンロック側センサ２０がオフになっており、ロック側センサ２１がオンになっていることが検出される。よって、ステップＳ１で第１のロック動作が行われていると判定され、第１の給電処理が行われる（ステップＳ１２）。
【００７０】
第１の給電処理は、第１のロック機構１０に対して電力の供給を行う処理である。そして、第２のロック動作が行われているか否かを判定する（ステップＳ１３）。ステップＳ７以降の段階で給電が停止した場合には、第２のロック動作も行われていることになる（第１のロック動作は行われている）。
【００７１】
よって、ステップＳ１３において、第１のロック動作が行われ、且つ第２のロック動作が行われていないと判定されれば、ステップＳ６に移行する。これにより、第２のロック操作の判定を行なう。一方、第２のロック動作が行われていると判定されれば、第２の給電処理を行う（ステップＳ１４）。第２の給電処理は、第２のロック機構４０に対して電力の供給を行う処理であり、これにより第２のロック機構４０に対しても電力の供給が行われる。そして、ステップＳ１０に移行する。
【００７２】
従って、シーケンスの途中で停電等により給電が停止した場合に、給電を再開し、これに伴いシーケンスを再開する。このとき、シーケンスの最初（ステップＳ１）において第１のロック動作が行われているか否かを判定し、またステップＳ１３において第２のロック動作が行われているか否かを判定している。
【００７３】
そして、第１のロック状態検出部（第１のロック機構１０のアンロック側センサ２０、ロック側センサ２１）および第２のロック状態検出部（第２のロック機構４０のアンロック側センサ、ロック側センサ）に基づいて、ステップＳ６に移行させるか、或いはステップＳ１０に移行させている。これにより、第１のロック動作およびこれに関連する動作（ステップＳ２からＳ５まで）を省略することができる。或いは、第１のロック動作およびこれに関連する動作と第２のロック動作およびこれに関連する動作（ステップＳ６からＳ９まで）とを省略することができる。
【００７４】
従って、シーケンス再開時に、第１のロック動作または第１のロック動作と第２のロック動作との両動作を省略することができる。これにより、ＤＵＴの試験を開始するまでの時間を短縮化できる。
【００７５】
第１のロック動作、第２のロック動作が行われているか否かは、第１のロック状態検出部、第２のロック状態検出部がピストン１２を検出することにより判定する。つまり、ピストン１２の物理的な位置に基づいて判定を行っている。このため、メモリ等の記憶装置にステータスおよび動作状態を記憶させることなく、ロック状態を検出して処理を行うことができる。
【００７６】
従って、メモリの情報を使用することなくシーケンスを再開しているため、メモリを搭載したシーケンス制御回路基板を交換（アップグレードやメンテナンス、故障等により交換）してメモリの内容が更新されたとしても、正しいロック動作を行うことが可能になる。また、シーケンス制御回路基板のシーケンスに関わらない他の回路を交換することにより、基板全体を交換したとしても、本実施形態のシーケンスに影響を及ぼすことがない。
【００７７】
以上において、第１のロック動作および第２のロック動作の検出は、アンロック側センサ２０およびロック側センサ２１の２つのセンサを用いているが、他の手段により検出してもよい。例えば、保持部材１７の位置を検出するセンサを用いることでも、ロックされているかアンロックされているかを検出することは可能である。また、保持部材１７と嵌合部１８とに電気的に接続するコネクタ機能がある場合、その間に電気を通して導通していればロック、導通していなければアンロックとして検出することができる。
【００７８】
アンロック側センサ２０とロック側センサ２１との２つのセンサを用いることによって、ロックされているかアンロックされているかを認識しているが、１つのセンサを用いて判定を行なってもよい。ただし、２つのセンサを用いることで、二重のチェックを行うことができ、検出の信頼性は向上する。
【００７９】
アンロック側センサ２０およびロック側センサ２１はセンサであり、センサの状態が常にオフになる故障（オープンモード）を生じることがある。また、センサの状態が常にオンになる故障（ショートモード）を生じることがある。よって、アンロック側センサ２０とロック側センサ２１との２つのセンサを用いている。
【００８０】
前述したように、アンロック側センサ２０およびロック側センサ２１は、オープンモードまたはショートモードの故障を生じることがある。そこで、これら２つのセンサの状態を検出する。図７のフローは図６のステップＳ４（ロックされているか否かを判定する処理）を故障検出に適用した場合を示している。なお、この図７のフローは図６のステップＳ８にも適用することができる。
【００８１】
まず、図７において、ロック側センサがオンになっているかを検出する（ステップＳ２１）。図６のステップＳ４の時点では、ステップＳ３により既に第１のロック動作が行われているため、ロック側センサがオンとして検出されなくてはならない。よって、通常は、ステップＳ２１ではロック側センサ２１がオンになっていると判定される。
【００８２】
また、図６のステップＳ４の時点ではロックがされているため、アンロック側センサ２０はオフになっていなければならない。この判定、つまりアンロック側センサ２０がオフになっているか否かの判定を行う（ステップＳ２２）。通常は、このステップＳ２２ではアンロック側センサ２２はオフになっている。従って、アンロック側センサ２２がオフになっている場合には、２つのセンサは共に正常であると判定し、その旨を表示する（ステップＳ２３）。なお、この表示は適宜の表示手段によって行われ、例えば当該表示手段をテスタ本体１に設けることができる。
【００８３】
ステップＳ２２でアンロック側センサ２２がオフになっていないと判定された場合、つまりオンになっていると判定された場合には、本来オフとして検出されるべきアンロック側センサ２２がオンになっていることが検出される。つまり、アンロック側センサ２２に故障を生じていることが認識される。これにより、適宜の表示手段にアンロック側センサ２２に故障を生じていることを表示する（ステップＳ２４）。
【００８４】
ステップＳ２１でロック側センサ２１がオンになっていない場合、つまりオフになっている場合には、少なくともロック側センサ２１が故障をしていることが認識される。これは、既に第１のロック動作が行われており、ロック側センサ２１はオンになっていなければならないためである。
【００８５】
次に、アンロック側センサ２０がオンになっているか否かを判定する（ステップＳ２５）。第１のロック動作が行われているため、アンロック側センサ２０はオフになっていなければならない。アンロック側センサ２０がオフになっていれば、アンロック側センサ２０は正常であることが認識される。よって、この場合は、ロック側センサ２１に故障を生じている旨を表示する（ステップＳ２６）。
【００８６】
一方、アンロック側センサ２０がオンになっている場合には、アンロック側センサ２０にも故障を生じていることが認識される。よって、この場合には、２つのセンサとも故障と認識され、センサの故障ではなく第１のロック機構１０そのものが故障していると認識する。例えば、シリンダ１１の内部のピストン１２が動作不能になっていることを認識する。そして、その旨を表示する（ステップＳ２７）。
【００８７】
従って、図７のフローにより、アンロック側センサ２０、ロック側センサ２１または第１のロック機構１０の何れの故障であるかを認識することができる。これにより、故障箇所を特定でき、特定された故障箇所を迅速に修理することができる。このため、ＤＵＴの試験を開始するまでに要する時間を短縮化することができる。
【００８８】
次に、変形例について説明する。前述した実施形態では、第１のロック状態検出部および第２のロック状態検出部がロック状態を検出して、シーケンス制御部３２がシーケンスの制御を行っていた。つまり、メモリ（例えば、停電時保持デバイス）に記憶させた情報（ステートおよび動作状態）ではなく、アンロック側センサ２０およびロック側センサ２１を用いて実際のロック状態を検出することで、シーケンスの制御を行っている。これにより、メモリを搭載したシーケンス制御回路基板を交換したとしても、シーケンスの再開に影響を及ぼすことはない。
【００８９】
この点、メモリを搭載したシーケンス制御回路基板を交換していないという条件下であれば、メモリに記憶させた情報を用いて、シーケンスの再開を行ってもよい。このため、シーケンス制御回路基板を交換したか否かを示す情報を記録しておく。そして、この記録した情報が交換していないことを示している条件下で本変形例を適用する。この交換をしたか否かを示す情報は任意の装置（例えば、テスタ本体１等）に記憶させることができる。また、メモリを搭載するのはシーケンス制御回路基板でなく、任意の基板としてもよい。
【００９０】
図８ａ）は図６のステップＳ２を本変形例に適用した場合を示している。つまり、第１のロック操作がされたか否かのステップＳ２において、操作されていないときには、所定のメモリにステートおよび動作状態を記憶させる（ステップＳ３１）。なお、ステートは図６の各ステップのうち何れのステップまで進んだかを示し、動作状態はユニット間がロックされているか否かを示している。
【００９１】
ステップＳ２の第１のロック操作が行なわれないときには、第１のロック動作が行われていない。よって、ステートをステップＳ２として記憶し、動作状態としてはテストヘッド２とベースユニット３との間、およびベースユニット３とプローブカード８との間の何れもがロックされていないことを動作状態として記憶する。
【００９２】
図８ｂ）は図６のステップＳ６を本変形例に適用した場合を示している。つまり、第２のロック操作がされたか否かのステップＳ６において、操作がされていないときにはメモリにステートおよび動作状態を記憶させる（ステップＳ３２）。このときは、ステップＳ６をステートとして記憶し、テストヘッド２とベースユニット３との間がロックされていることを動作状態として記憶する。
【００９３】
図８ｃ）は図６のステップＳ１０を本変形例に適用した場合を示している。つまり、その他の操作がされたか否かのステップＳ１０において、操作がされていないときにはメモリにステートおよび動作状態を記憶させる（ステップＳ３３）。このときは、ステップＳ１０をステートとして記憶し、テストヘッド２とベースユニット３との間、およびベースユニット３とプローブカード８との間の何れもがロックされていることを動作状態として記憶する。
【００９４】
以上により、メモリにステートおよび動作状態が記憶される。つまり、メモリには給電を停止する直前のステートおよび動作状態が記憶される。図９は給電を再開し、シーケンスを再開したときにおける図６のステップＳ１（第１のロック動作がされているかの判定）を本変形例に適用した場合を示している。なお、図９のフローはステップＳ１３にも適用することができる。
【００９５】
まず、ロック側センサ２１がオンになっているか否かを判定する（ステップＳ４１）。オンになっていることが認識されたときには、アンロック側センサ２０がオフになっているか否かを判定する（ステップＳ４２）。このステップＳ４２でアンロック側センサ２０がオフになっていると判定されたときには、ロック側センサ２１がオン、アンロック側センサ２０がオフになっていることを認識する。そして、これをセンサ状態Ａとしてメモリに記憶する（ステップＳ４３）。
【００９６】
ステップＳ４２でアンロック側センサ２０がオフになっていなければ、ロック側センサ２１はオンであり、アンロック側センサ２０もオンであることが認識される。よって、これをセンサ状態Ｂとしてメモリに記憶する（ステップＳ４４）。
【００９７】
ステップＳ４１において、ロック側センサ２１がオンでないことが認識されると、アンロック側センサ２０がオンであるか否かが判定される（ステップＳ４５）。アンロック側センサ２０がオンでない場合には、ロック側センサ２１およびアンロック側センサ２０の両者がオフであることが認識される。よって、これをセンサ状態Ｃとしてメモリに記憶する（ステップＳ４６）。
【００９８】
ステップＳ４５においてアンロック側センサ２０がオンであることが認識されたときには、ロック側センサ２１がオフであり、アンロック側センサ２０がオンであることが認識される。よって、これをセンサ状態Ｄとしてメモリに記憶する（ステップＳ４７）。以上により、アンロック側センサ２０とロック側センサ２１とのそれぞれがオンまたはオフの合計４通りの組合せがセンサ状態Ａ〜Ｄとしてメモリに記憶される。これらのセンサ状態Ａ〜Ｄは電力の供給を再開した直後の各センサの状態を示している。
【００９９】
図９のフローによりセンサ状態Ａ〜Ｄがメモリに記憶された後に、図１０に示す診断フローを行う。この診断フローは、図６のステップＳ１においてロック動作が行われていると判定されたか否かにかかわらず行う。
【０１００】
まず、メモリから動作状態を読み出す（ステップＳ５１）。動作状態は、給電を停止する直前のユニット間のロック状況を示している。次に、センサ状態をメモリから読み出す（ステップＳ５２）。読み出されたセンサ状態はＡ〜Ｄのうち何れかになっており、これは電力の供給を再開した直後の状態を示している。
【０１０１】
そして、動作状態とセンサ状態との比較を行い（ステップＳ５３）、一致しているか否かを判定する（ステップＳ５４）。メモリに記憶された動作状態が第１のロック機構１０はロックしているものとして記憶しているときには、ロック側センサ２１はオン、アンロック側センサ２０はオフの状態になっていなければならない。これは、センサ状態Ａと同じ状態である。
【０１０２】
このため、動作状態とセンサ状態とが一致していれば、格別の問題はない。この場合には、正常と診断される（ステップＳ５５）。一方、両者とも一致していると判定されない場合には、ロック側センサ２１とアンロック側センサ２０との両者が不一致であるか否かを判定する（ステップＳ５６）。
【０１０３】
両者が不一致でないと判定した場合には、ロック側センサ２１とアンロック側センサ２０とのうち何れか一方が故障していると診断する（ステップＳ５７）。このとき、動作状態としてロック状態（ロック側センサ２１がオン、アンロック側センサ２０がオフであった状態）が記憶されており、検出しているロック側センサ２１およびアンロック側センサ２０の両者がオンになっているときには、アンロック側センサ２０が故障していることを検出する。また、検出しているロック側センサ２１およびアンロック側センサ２０の両者がオフになっているときには、ロック側センサ２１が故障していることを検出する。
【０１０４】
また、動作状態としてはアンロック状態（アンロック側センサ２０がオン、ロック側センサ２１がオフであった状態）が記憶されており、検出しているアンロック側センサ２０およびロック側センサ２１がオフになっているときには、アンロック側センサ２０に故障を生じていることを検出する。一方、検出しているアンロック側センサ２０およびロック側センサ２１がオンになっているときには、ロック側センサ２１に故障を生じていることを検出する。
【０１０５】
ステップＳ５６において、ロック側センサ２１とアンロック側センサ２０との両者が不一致と判定した場合、手動で作動をしたと診断する（ステップＳ５８）。保持部材１７は手動で変位（手動操作）することも可能になっており、給電が停止されている間に保持部材１７を手動操作して、ロックしていたものをアンロック或いはアンロックしていたものをロックすることがある。
【０１０６】
そこで、給電停止前のロック状態を記憶しておき、給電開始後のロック状態を検出して比較を行うことで、手動操作が行なわれたか否かを検出できる。手動操作を行った場合には、動作状態とセンサ状態とでロック側センサ２１およびアンロック側センサ２０の両者が一致しなくなる。よって、この場合には、ステップＳ５８において手動で操作をしたと診断することができる。
【０１０７】
従って、給電停止から給電再開までの間に手動でロック状態を変化させたか否かを検出できる。この診断により、手動操作後の状態でシーケンスを再開することがなくなるため、安全なシーケンスの再開を行うことができる。また、図１０のフローにより、センサが故障したか否かおよび故障したセンサの特定も行うことができるため、故障したセンサを迅速に修理することができる。これにより、ＤＵＴの試験開始までの時間を短縮化できる。
【０１０８】
なお、以上の変形例では、テストヘッド２とベースユニット３との間の第１のロック機構１０について説明したが、ベースユニット３とプローブカード８との間の第２のロック機構４０についても同様の処理が行われる。また、メモリにはステートおよび動作状態を記憶したが、ここでは動作状態を用いるため、ステートは記憶させてもよいし、記憶させなくてもよい。
【符号の説明】
【０１０９】
２    テストヘッド
３    ベースユニット
８    プローブカード
１０    第１のロック機構
１１、１４    シリンダ
１２、１６    ピストン
１７    保持部材
１８    嵌合部
２０、２２、３０    アンロック側センサ
２１、２３、３１    ロック側センサ
３２    シーケンス制御部
【図１】
2012177552.tif 000003
【図２】
2012177552.tif 000004
【図３】
2012177552.tif 000005
【図４】
2012177552.tif 000006
【図５】
2012177552.tif 000007
【図６】
2012177552.tif 000008
【図７】
2012177552.tif 000009
【図８】
2012177552.tif 000010
【図９】
2012177552.tif 000011
【図１０】
2012177552.tif 000012
【図１１】
2012177552.tif 000013