(57)【要約】      （修正有）【課題】小型化と低損失とを両立できる集中定数型の非可逆回路素子を得る。【解決手段】永久磁石により直流磁界が印加されるフェライト２３に第１中心電極２１及び第２中心電極２２をそれぞれ絶縁状態で交差させて配置し、第１中心電極２１の一端を第１ポートＰ１、第１中心電極２１と第２中心電極２２のそれぞれの他端を第２ポートＰ２、第２中心電極２２の一端を第３ポートＰ３とした非可逆回路素子。第１ポートＰ１に接続した入力端子４１と第２ポートＰ２に接続した出力端子４２との間に抵抗素子Ｒ及び第１容量素子Ｃ１を並列に接続し、第３ポートＰ３に接続したグランド端子４３と出力端子４２との間に第２容量素子Ｃ２を直列に接続した。そして、以下の式を満足している。2012105050.tif 000011ここで、γ：磁気回転比、μｏ：真空透磁率、Ｈｉｎ：内部磁界、Ｍｓ：飽和磁化、ω：角周波数【選択図】図１
2012105050.tif 000002
【特許請求の範囲】
【請求項１】
永久磁石により直流磁界が印加されるフェライトに第１中心電極及び第２中心電極をそれぞれ絶縁状態で交差させて配置し、
前記第１中心電極の一端を第１ポート、前記第１中心電極と前記第２中心電極のそれぞれの他端を第２ポート、前記第２中心電極の一端を第３ポートとし、
前記第１ポートに接続した入力端子と前記第２ポートに接続した出力端子との間に抵抗素子及び第１容量素子を並列に接続し、
前記第３ポートに接続したグランド端子と前記出力端子との間に第２容量素子を直列に接続し、
以下の式を満足すること、
【数１】
2012105050.tif 000010
γ：磁気回転比
μｏ：真空透磁率
Ｈｉｎ：内部磁界
Ｍｓ：飽和磁化
ω：角周波数
を特徴とする非可逆回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。
【背景技術】
【０００２】
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
この種の非可逆回路素子であって、磁気共鳴点よりも低磁界で動作するものとしては特許文献１，２に記載のものが知られている。特許文献１に記載の非可逆回路素子は、透磁率μ＋’は負の領域を使用しており、これでは挿入損失が大きくなる。非特許文献１に記載の非可逆回路素子は、透磁率μ＋’は正の領域を使用しているが、導波管型である。導波管型のアイソレータはフェライトが周波数λの１／２サイズで構成されるために大型化する。また、低磁界動作させる場合は小さな透磁率で正負の円偏波の位相差を生じさせるため、周波数λの１／２程度の線路長が必要となり、大型化するので携帯電話などには搭載することができない。
【０００４】
特許文献２に記載の非可逆回路素子は、集中定数型であって、フェライトを小型化することはできるが、高磁界で動作するため、高周波化に伴って動作磁界が高くなり、磁気回路が大型化するという問題点を有している。特に、移動体通信機器においては３．５ＧＨｚ帯や５ＧＨz帯で小型、低損失であることが求められている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−２８４９０９号公報
【特許文献２】特開平０９−２３２８１８号公報
【非特許文献】
【０００６】
【非特許文献１】ＴＤＫ  Tech-Mag with ferrite  （http://www.tdk.co.jp/techmag/ferrite/grain_54/flame54.htm）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、小型化と低損失とを両立できる集中定数型の非可逆回路素子を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一形態である非可逆回路素子は、
永久磁石により直流磁界が印加されるフェライトに第１中心電極及び第２中心電極をそれぞれ絶縁状態で交差させて配置し、
前記第１中心電極の一端を第１ポート、前記第１中心電極と前記第２中心電極のそれぞれの他端を第２ポート、前記第２中心電極の一端を第３ポートとし、
前記第１ポートに接続した入力端子と前記第２ポートに接続した出力端子との間に抵抗素子及び第１容量素子を並列に接続し、
前記第３ポートに接続したグランド端子と前記出力端子との間に第２容量素子を直列に接続し、
以下の式を満足すること、
【数１】
2012105050.tif 000003
γ：磁気回転比
μｏ：真空透磁率
Ｈｉｎ：内部磁界
Ｍｓ：飽和磁化
ω：角周波数
を特徴とする。
【０００９】
前記非可逆回路素子は集中定数型であって、入力端子から高周波信号が入力されると、出力端子に同相で出力される。それゆえ、抵抗素子には電流が流れず、損失はほとんどない。一方、出力端子から高周波信号が入力されると、入力端子に逆相（１８０°位相反転）で出力される。即ち、逆方向の場合は、入力と出力で電位差を生じ、抵抗素子に電流が流れて電力が消費されるので、入力端子から出力されることが抑制される。フェライトの内部磁界Ｈｉｎや飽和磁化Ｍｓが前記式を満足することにより、本非可逆回路素子は集中定数型で低磁界かつ透磁率μ＋’は正の領域で動作することになり、磁気回路の小型化とフェライトの小型化が両立する。また、磁気共鳴点よりも離れた位置で動作するため、磁気的な損失が低減する。
【発明の効果】
【００１０】
本発明によれば、集中定数型の非可逆回路素子において小型化と低損失とを両立させることができる。
【図面の簡単な説明】
【００１１】
【図１】一実施例である非可逆回路素子（２ポート型アイソレータ）を示す等価回路図である。
【図２】前記非可逆回路素子を示す分解斜視図である。
【図３】前記非可逆回路素子を構成する回路基板の構成を示す分解平面図である。
【図４】フェライトにおける磁界に対する円偏波透磁率を示すグラフである。
【図５】前記非可逆回路素子の挿入損失特性を示すグラフである。
【図６】前記非可逆回路素子のアイソレーション特性を示すグラフである。
【図７】前記非可逆回路素子の入力リターンロス特性を示すグラフである。
【図８】前記非可逆回路素子の出力リターンロス特性を示すグラフである。
【発明を実施するための形態】
【００１２】
以下に、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各図において同じ部材には共通する符号を付し、重複する説明は省略する。
【００１３】
一実施例である非可逆回路素子は、図１に示す等価回路を有する集中定数型の２ポート型アイソレータである。即ち、永久磁石により図１の紙面背後から直流磁界が印加されるフェライト２３に第１中心電極２１及び第２中心電極２２をそれぞれ絶縁状態で交差させて配置し、第１中心電極２１の一端を第１ポートＰ１、第１中心電極２１と第２中心電極２２のそれぞれの他端を第２ポートＰ２、第２中心電極２２の一端を第３ポートＰ３とし、第１ポートＰ１に接続した入力端子４１と第２ポートＰ２に接続した出力端子４２との間に抵抗素子Ｒ及び第１容量素子Ｃ１を並列に接続し、第３ポートＰ３に接続したグランド端子４３と出力端子４２との間に第２容量素子Ｃ２を直列に接続したものである。
【００１４】
以上の２ポート型アイソレータは、具体的には、図２に示すように、回路基板３０と、中心電極組立体２０と、永久磁石２５と、上ヨーク４５と、下ヨーク４０とで構成されている。上ヨーク４５と下ヨーク４０とは、回路基板３０と中心電極組立体２０と永久磁石２５とを収容した状態で一体的に結合され、電磁シールド及びグランド導体として機能する。下ヨーク４０には、樹脂部材４４が一体的にモールドされているとともに、外部接続の入力端子４１、出力端子４２、グランド端子４３が設けられている。
【００１５】
中心電極組立体２０は、矩形状のマイクロ波フェライト２３の上面に第１中心電極２１、第２中心電極２２を図示しない絶縁材を介在させて所定の角度で交差するように配置したものである。中心電極はフェライト２３上に薄膜導体、厚膜導体、又は、導体箔として形成されている。なお、図２及び図３において、斜線を付した部分は導電体である。
【００１６】
回路基板３０は、図３に示すように、４層のセラミックシート３１ａ〜３１ｄを積層したもので、１層目のシート３１ａ（積層体の上面）には電極３２ａ，３３ａ，３３ｂが形成され、２層目及び３層目のシート３１ｂ，３１ｃには電極３２ｂ，３２ｃがそれぞれ形成され、４層目のシート３１ｄの裏面（積層体の下面）には電極３２ｄ，３４ａ，３４ｂが形成されている。これらのシート３１ａ〜３１ｄを積層することにより、電極３２ａ，３２ｂ，３２ｃ間に容量素子Ｃ１が形成され、電極３２ｃ，３２ｄ間に容量素子Ｃ２が形成される。
【００１７】
さらに、下面の電極３４ａはビアホール導体３５ｂを介して電極３２ｂ，３３ａに接続されている。下面の電極３４ｂはビアホール導体３５ａを介して電極３２ｃ，３２ａに接続されている。下面の電極３２ｄはビアホール導体３５ｃを介して電極３３ｂに接続されている。
【００１８】
前記抵抗素子Ｒは回路基板３０上において電極３２ａ，３３ａの間に実装される。また、電極３４ａは下ヨーク４０に設けた入力端子４１に接続され、電極３４ｂは出力端子４２に接続され、電極３２ｄはグランド端子４３に接続される。
【００１９】
前記非可逆回路素子において、入力端子４１から入力された高周波信号は、出力端子４２から同相で出力される。一方、出力端子４２から入力された高周波信号は、逆相で入力端子に出力されるが、電力は抵抗素子Ｒによって消費されるので、入力端子４１から出力されることはほとんどない。即ち、この非可逆回路素子は、ジャイレータに抵抗を付加して構成したものである。ジャイレータにおいて、順方向の信号は同相で出力され、逆方向の信号は逆相（１８０°位相反転）で出力される。このようなジャイレータに抵抗素子Ｒを並列接続した場合、順方向は入力と出力で電位が同じになるため、抵抗素子Ｒに電流が流れることはなく、電力消費なしで信号が出力される。一方、逆方向は入力と出力に電位差が生じ、抵抗素子Ｒに電流が流れるので電力消費される。これがアイソレーションとなる。
【００２０】
以下に、本実施例における動作特性について図４を参照して説明する。図４は、磁界（Ａ／ｍ）に対する透磁率μ±を示している。まず、図１に等価回路で示したアイソレータのアドミッタンス行列は式（１）のようになる。
【００２１】
【数２】
2012105050.tif 000004
【００２２】
ここで、Ｚｏは正規化インピーダンス、Ｋ1，Ｋ2は空芯インダクタ、μ、κはポルダーテンソルである。理想的なアイソレータは前記式（２）を満たすものであり、回路定数の条件式を式（３）とした。しかし、実際には、式（４）の可能性もあり、後述するようにこれが低磁界動作となる。そして、式（４）からアドミッタンス行列を求めると、式（５）となる。
【００２３】
【数３】
2012105050.tif 000005
【００２４】
前記式（１）と式（５）から回路定数の条件式が決まり、下記式（６）〜（９）のようになる。式（８）において右辺の符号は−である。つまり、Ｒ，√Ｋ１Ｋ２，ωは正であるため、式（８）が成立するためにはκ／Δが負となる必要がある。
【００２５】
【数４】
2012105050.tif 000006
【００２６】
一方、ポルダーテンソルは円偏波透磁率を用いて次式（１０），（１１）で表わされる。
【００２７】
【数５】
2012105050.tif 000007
【００２８】
前記式（１），（１０），（１１）より、κ／Δが負となるのは、透磁率が（Ａ）μ＋＞μかつμ＋μ−＜０である場合と、（Ｂ）μ＋＜μ−かつμ＋μ−＞０である場合とが存在する。実際の円偏波透磁率は図４のようになっており、（Ａ）である場合の領域は存在しない。一方、図４に示すように、（Ｂ）である場合の低磁界動作領域が存在する。
【００２９】
また、同様にして、前記式（３）が成立する透磁率の条件は、（Ｃ）μ＋＞μ−かつ（Ｂ）μ＋μ−＞０である場合と、（Ｄ）μ＋＜μ−かつμ＋μ−＜０である場合である。即ち、図４に示すように、二つの動作領域が存在する。集中定数型のアイソレータは磁性体損失の少ない（Ｃ）の高磁界で動作させるのが一般的である。
【００３０】
また、円偏波透磁率は次式（１２）で表わされる。
【００３１】
【数６】
2012105050.tif 000008
【００３２】
いま、損失項を無視すると、前記（Ｂ）の条件を満たす領域（低磁界でμ＋＞０となる）は式（１２）より導出され、次式（１３）となる。
【００３３】
【数７】
2012105050.tif 000009
【００３４】
従って、式（１３）を満たすように内部磁界Ｈｉｎや飽和磁化Ｍｓなどを設定することにより、低磁界で動作する集中定数型のアイソレータが実現できる。低磁界で動作することで、永久磁石による印加磁界が小さくて済み、磁石がサイズ的に小型化し、磁気回路も小型化する。即ち、この集中定数型アイソレータは、磁気回路の小型化とフェライトの小型化が両立する。また、磁気共鳴点よりも離れた位置で動作するため、磁気的な損失が低減する。
【００３５】
フェライトのサイズは、従来の導波管型がλ／２サイズ必要であったのに対して、集中定数型の場合は必要なインダクタンスを形成すればよいので、λ／２よりも十分に小さくなる。例えば、フェライトの誘電率を１４とすると、１ＧＨｚでλ／２であると４ｃｍ角程度であるのに対して、集中定数型であれば１ｍｍ角サイズまで小さくすることが可能である。
【００３６】
前記２ポート型アイソレータにおいて、フェライトの飽和磁化：１００ｍＴ、ΔＨ：１５８０Ａ／ｍ、内部磁界：５０００Ａ／ｍでシミュレーションを行った。このとき、円偏波透磁率は３．５ＧＨｚでμ＋：０．１６−０．０１ｊ、μ−：１．７６−０．０１ｊとなる。また、回路定数はＣ１：３．４ｐＦ、Ｃ２：２．３ｐＦ、Ｒ：６４Ωである。シミュレーション結果を図５〜図８に示す。挿入損失は図５から明らかなように、３４００〜３６００ＭＨｚで０．６６ｄＢであり、アイソレーションは図６から明らかなように、同周波数帯で１５．６ｄＢである。
【００３７】
以上のごとく、内部磁界５ｋＡ／ｍで３．５ＧＨｚの非可逆回路素子が動作できることが確認できた。高磁界動作させるためには少なくとも磁気共鳴点よりも高い内部磁界が必要であり、μｏγＨｉｎ≧ωより３．５ＧＨｚで動作させるためには１００ｋＡ／ｍ以上が必要となる。このように前記実施例では大幅に内部磁界を低減できる。
【００３８】
なお、永久磁石２５からフェライト２３に印加される磁界の向きは図１に示すようにフェライト２３の下面から上面に向いており、従来の集中定数型アイソレータに対して逆向きである。磁界の印加方向を逆にすると、高周波信号の伝達経路が入れ替わる。換言すれば、挿入損失特性とアイソレーション特性が入れ替わる。
【００３９】
また、前記実施例では、飽和磁化１００ｍＴのフェライトを用いたが、ＧＨｚ帯の高周波に用いられる低損失はＹＩＧ、ＣＶＧフェライトの場合、５０ｍＴ程度が飽和磁化の下限である。この場合、内部磁界を０Ａ／ｍとして最低周波数を前記式（１３）より算出すると、１．４ＧＨｚとなる。即ち、現状では、１．４ＧＨｚ以上が実現可能な非可逆回路素子となる。
【００４０】
なお、本発明に係る非可逆回路素子は、前記実施例に限定されるものではなく、その要旨の範囲内で種々に変更することができる。
【００４１】
例えば、中心電極の構成や形状などは任意である。また、容量素子は回路基板に内蔵する以外に、チップタイプとして回路基板上に実装するようにしてもよい。
【符号の説明】
【００４２】
２０…中心電極組立体
２１…第１中心電極
２２…第２中心電極
２３…フェライト
２５…永久磁石
４１…入力端子
４２…出力端子
４３…グランド端子
Ｐ１…第１ポート
Ｐ２…第２ポート
Ｐ３…第３ポート
Ｒ…抵抗素子
Ｃ１，Ｃ２…容量素子
【図１】
2012105050.tif 000012
【図２】
2012105050.tif 000013
【図３】
2012105050.tif 000014
【図４】
2012105050.tif 000015
【図５】
2012105050.tif 000016
【図６】
2012105050.tif 000017
【図７】
2012105050.tif 000018
【図８】
2012105050.tif 000019