(57)【要約】【課題】広範囲において所望の電圧レベルの出力電圧を生成することが可能なチャージポンプ回路を提供すること。【解決手段】本発明にかかるチャージポンプ回路は、第１，第２制御信号に応じてそれぞれドレイン電流が制御される電荷引抜用トランジスタＰ１，Ｐ２と、第３，第４制御信号に応じてそれぞれドレイン電流が制御される電荷転送用トランジスタＮ１，Ｎ２と、ノードＡと正転クロック入力端子ＣＬＫとの間に設けられたキャパシタＣ１と、ノードＢと反転クロック入力端子ＣＬＫＢとの間に設けられたキャパシタＣ２と、第１〜第４制御信号をそれぞれ出力する第１〜第４ゲート電圧制御回路と、を備える。【選択図】図１
2012115046.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２電圧端子の間に設けられ、第１制御信号に応じてドレイン電流が制御される第１引抜用トランジスタと、
前記第１及び第２電圧端子の間に設けられ、第２制御信号に応じてドレイン電流が制御される第２引抜用トランジスタと、
前記第１引抜用トランジスタに直列接続され、第３制御信号に応じてドレイン電流が制御される第１転送用トランジスタと、
前記第２引抜用トランジスタに直列接続され、第４制御信号に応じてドレイン電流が制御される第２転送用トランジスタと、
前記第１転送用トランジスタ及び前記第１引抜用トンランジスタ間のノードと、正転クロック入力端子と、の間に設けられた第１キャパシタと、
前記第２転送用トランジスタ及び前記第２引抜用トンランジスタ間のノードと、反転クロック入力端子と、の間に設けられた第２キャパシタと、
前記第２電圧端子及び前記反転クロック入力端子の間に設けられ、前記反転クロック及び前記第２制御信号に応じた前記第１制御信号を出力する第１ゲート電圧制御回路と、
前記第２電圧端子及び前記正転クロック入力端子の間に設けられ、前記正転クロック及び前記第１制御信号に応じた前記第２制御信号を出力する第２ゲート電圧制御回路と、
前記第１電圧端子及び前記反転クロック入力端子の間に設けられ、前記反転クロック及び第４制御信号に応じた第３制御信号を出力する第３ゲート電圧制御回路と、
前記第１電圧端子及び前記正転クロック入力端子の間に設けられ、前記正転クロック及び前記第３制御信号に応じた前記第４制御信号を出力する第４ゲート電圧制御回路と、を備えたチャージポンプ回路。
【請求項２】
前記第１ゲート電圧制御回路は、
一端が前記反転クロック入力端子に接続された第１制御用キャパシタと、
第１端子が前記第１制御用キャパシタの他端に接続され、第２端子が前記第２電圧端子に接続され、前記第２制御信号に応じてドレイン電流が制御される第１制御用トランジスタと、を備え、
前記第１制御用キャパシタ及び第１制御用トランジスタ間のノードの電位を前記第１制御信号として出力し、
前記第２ゲート電圧制御回路は、
一端が前記正転クロック入力端子に接続された第２制御用キャパシタと、
第１端子が前記第２制御用キャパシタの他端に接続され、第２端子が前記第２電圧端子に接続され、前記第１制御信号に応じてドレイン電流が制御される第２制御用トランジスタと、を備え、
前記第２制御用キャパシタ及び第２制御用トランジスタ間のノードの電位を前記第２制御信号として出力することを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
前記第１及び第２転送用トランジスタは、それぞれＮチャネルＭＯＳトランジスタであって、
前記第１及び第２引抜用トランジスタと、前記第１及び第２制御用トランジスタとは、それぞれＰチャネルＭＯＳトランジスタであることを特徴とする請求項１又は２に記載のチャージポンプ回路。
【請求項４】
前記第１及び第２転送用トランジスタは、それぞれＰチャネルＭＯＳトランジスタであって、
前記第１及び第２引抜用トランジスタと、前記第１及び第２制御用トランジスタとは、それぞれＮチャネルＭＯＳトランジスタであることを特徴とする請求項１又は２に記載のチャージポンプ回路。
【請求項５】
前記第３ゲート電圧制御回路は、
前記第１電圧端子と前記第１転送用トランジスタのゲートとの間に設けられ、前記第４制御信号に応じてドレイン電流が制御される第３制御用トランジスタと、
前記第１転送用トランジスタのゲートと、前記反転クロック入力端子と、の間に設けられた第３制御用キャパシタと、を備え、
前記第４ゲート電圧制御回路は、
前記第１電圧端子と前記第２転送用トランジスタのゲートとの間に設けられ、前記第３制御信号に応じてドレイン電流が制御される第４制御用トランジスタと、
前記第２転送用トランジスタのゲートと、前記正転クロック入力端子と、の間に設けられた第４制御用キャパシタと、を備え、
前記第１転送用トランジスタのゲートは、さらに第４制御用トランジスタのゲートに接続され、
前記第２転送用トランジスタのゲートは、さらに第３制御用トランジスタのゲートに接続されることを特徴とする請求項１又は２に記載のチャージポンプ回路。
【請求項６】
前記第１及び第２転送用トランジスタと、前記第３及び第４制御用トランジスタとは、それぞれＮチャネルＭＯＳトランジスタであって、
前記第１及び第２引抜用トランジスタと、前記第１及び第２制御用トランジスタとは、それぞれＰチャネルＭＯＳトランジスタであることを特徴とする請求項５に記載のチャージポンプ回路。
【請求項７】
前記第１及び第２転送用トランジスタと、前記第３及び第４制御用トランジスタとは、それぞれＰチャネルＭＯＳトランジスタであって、
前記第１及び第２引抜用トランジスタと、前記第１及び第２制御用トランジスタとは、それぞれＮチャネルＭＯＳトランジスタであることを特徴とする請求項５に記載のチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路に関し、特に所望の電圧レベルの出力電圧を生成するのに適したチャージポンプ回路に関する。
【背景技術】
【０００２】
ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を構成する各メモリセルのホールド特性を向上させるため、広範囲の負電圧をワード線に設定できることが望ましい。同様に、ＤＲＡＭを構成する各メモリセルに対するデータの書き込み及びデータの読み出しの動作特性を向上させるため、広範囲の正電圧をワード線に設定できることが望ましい。特にプロセスの初期段階では、このように広範囲の電圧をワード線に設定できることが要求される。
【０００３】
正電圧又は負電圧を生成するチャージポンプ回路が特許文献１に開示されている。図７は、特許文献１に開示された負電圧生成用のチャージポンプ回路を示す回路図である。図７に示すチャージポンプ回路は、特許文献１中の図１１に対応する。便宜上、各ブロックの符号及び信号名等は、文献中の記載と異なっている場合がある。
【０００４】
図７に示すように、従来技術のチャージポンプ回路１０１は、ＰチャネルＭＯＳトランジスタであるトランジスタＰ１１，Ｐ１２と、ＮチャネルＭＯＳトランジスタであるトランジスタＮ１１〜Ｎ１４と、キャパシタＣ１１〜Ｃ１４と、を備える。
【０００５】
ここで、従来技術のチャージポンプ回路１０１の場合、ノードＡの電荷を外部出力端子ＶＢＢに転送するトランジスタＮ１１のゲート電圧は、ノードＢの電圧の影響を受けることなく、トランジスタＮ１４とキャパシタＣ１４との間のノードの電圧によって制御される。同様に、ノードＢの電荷を外部出力端子ＶＢＢに転送するトランジスタＮ１２のゲート電圧は、ノードＡの電圧の影響を受けることなく、トランジスタＮ１３とキャパシタＣ１３との間のノードの電圧によって制御される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２８４３２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、特許文献１に開示されたチャージポンプ回路において、トランジスタＮ１１を介して外部出力端子ＶＢＢに転送される電荷の転送元であるノードＡは、ノードＢをプリチャージするトランジスタＰ１２のドレイン電流を制御している。同様に、トランジスタＮ１２を介して外部出力端子ＶＢＢに転送される電荷の転送元であるノードＢは、ノードＡをプリチャージするトランジスタＰ１１のドレイン電流を制御している。
【０００８】
したがって、電荷転送によりノードＡの電圧レベルが上昇した場合、トランジスタＰ１２のゲート電圧も上昇するため、当該トランジスタＰ１２が十分にオンしない可能性がある。つまり、図８に示すように、トランジスタＰ１２はノードＢを接地電圧ＧＮＤまで十分にプリチャージできない可能性がある。同様に、電荷転送によりノードＢの電圧レベルが上昇した場合、トランジスタＰ１１のゲート電圧も上昇するため、当該トランジスタＰ１１が十分にオンしない可能性がある。つまり、図８に示すように、トランジスタＰ１１はノードＡを接地電圧ＧＮＤまで十分にプリチャージできない可能性がある。
【０００９】
このように、従来技術のチャージポンプ回路は、電流供給能力が低下するため、大きな電流供給能力が必要とされる場合には、所望の電圧レベルの出力電圧を生成することができないという問題があった。仮に、電流供給能力を大きくしようとすると、キャパシタＣ１１，Ｃ１２を大きくしなければならず、チャージポンプ回路の回路規模が増大してしまうという問題があった。
【００１０】
以上のように、従来技術のチャージポンプ回路は、広範囲において所望の電圧レベルの出力電圧を生成することができないという問題があった。
【課題を解決するための手段】
【００１１】
本発明にかかるチャージポンプ回路は、第１及び第２電圧端子の間に設けられ、第１制御信号に応じてドレイン電流が制御される第１引抜用トランジスタと、前記第１及び第２電圧端子の間に設けられ、第２制御信号に応じてドレイン電流が制御される第２引抜用トランジスタと、前記第１引抜用トランジスタに直列接続され、第３制御信号に応じてドレイン電流が制御される第１転送用トランジスタと、前記第２引抜用トランジスタに直列接続され、第４制御信号に応じてドレイン電流が制御される第２転送用トランジスタと、前記第１転送用トランジスタ及び前記第１引抜用トンランジスタ間のノードと、正転クロック入力端子と、の間に設けられた第１キャパシタと、前記第２転送用トランジスタ及び前記第２引抜用トンランジスタ間のノードと、反転クロック入力端子と、の間に設けられた第２キャパシタと、前記第２電圧端子及び前記反転クロック入力端子の間に設けられ、前記反転クロック及び前記第２制御信号に応じた前記第１制御信号を出力する第１ゲート電圧制御回路と、前記第２電圧端子及び前記正転クロック入力端子の間に設けられ、前記正転クロック及び前記第１制御信号に応じた前記第２制御信号を出力する第２ゲート電圧制御回路と、前記第１電圧端子及び前記反転クロック入力端子の間に設けられ、前記反転クロック及び第４制御信号に応じた第３制御信号を出力する第３ゲート電圧制御回路と、前記第１電圧端子及び前記正転クロック入力端子の間に設けられ、前記正転クロック及び前記第３制御信号に応じた前記第４制御信号を出力する第４ゲート電圧制御回路と、を備える。
【００１２】
上述のような回路構成により、電流供給能力の低下が抑制されるため、広範囲において所望の電圧レベルの出力電圧を生成することができる。
【発明の効果】
【００１３】
本発明により、広範囲において所望の電圧レベルの出力電圧を生成することが可能なチャージポンプ回路を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１にかかるチャージポンプ回路を示す回路図である。
【図２】供給電流と出力電圧との関係を示す図である。
【図３】電流変換効率と出力電圧との関係を示す図である。
【図４】本発明の実施の形態１にかかるチャージポンプ回路の動作を示すタイミングチャートである。
【図５】本発明の実施の形態２にかかるチャージポンプ回路を示す回路図である。
【図６】本発明の実施の形態３にかかるチャージポンプ回路を示す回路図である。
【図７】従来技術のチャージポンプ回路を示す回路図である。
【図８】従来技術のチャージポンプ回路の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１５】
以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【００１６】
実施の形態１
図１は、本発明の実施の形態１にかかるチャージポンプ回路を示す回路図である。本実施の形態にかかるチャージポンプ回路は、負電圧を出力する降圧回路であって、電流供給能力の低下を抑制することにより、広範囲において所望の電圧レベルの出力電圧を生成することができることを特徴とする。以下、具体的に説明する。
【００１７】
図１に示すチャージポンプ回路１の回路構成について説明する。チャージポンプ回路１は、トランジスタ（第１引抜用トランジスタ）Ｐ１と、トランジスタ（第２引抜用トランジスタ）Ｐ２と、トランジスタ（第２制御用トランジスタ）Ｐ３と、トランジスタ（第１制御用トランジスタ）Ｐ４と、トランジスタ（第１転送用トランジスタ）Ｎ１と、トランジスタ（第２転送用トランジスタ）Ｎ２と、トランジスタ（第４転送用トランジスタ）Ｎ３と、トランジスタ（第３転送用トランジスタ）Ｎ４と、キャパシタ（第１キャパシタ）Ｃ１と、キャパシタ（第２キャパシタ）Ｃ２と、キャパシタ（第４制御用キャパシタ）Ｃ３と、キャパシタ（第３制御用キャパシタ）Ｃ４と、キャパシタ（第２制御用キャパシタ）Ｃ５と、キャパシタ（第１制御用キャパシタ）Ｃ６と、を備える。
【００１８】
なお、キャパシタＣ６及びトランジスタＰ４により、第１ゲート電圧制御回路を構成する。キャパシタＣ５及びトランジスタＰ３により、第２ゲート電圧制御回路を構成する。キャパシタＣ４及びトランジスタＮ４により、第３ゲート電圧制御回路を構成する。キャパシタＣ３及びトランジスタＮ３により、第４ゲート電圧制御回路を構成する。また、本実施の形態では、トランジスタＰ１〜Ｐ４がＰチャネルＭＯＳトランジスタであって、トランジスタＮ１〜Ｎ４がＮチャネルＭＯＳトランジスタである場合を例に説明する。
【００１９】
キャパシタＣ１では、一端が正転クロック入力端子ＣＬＫに接続され、他端がノードＡに接続される。なお、正転クロック入力端子ＣＬＫには、外部からクロック信号ＣＬＫが供給される。ノードＡは、さらに、トランジスタＰ１の第１端子と、トランジスタＮ１の第１端子と、に接続される。トランジスタＰ１では、第２端子が接地電圧端子（第２電圧端子）ＧＮＤに接続され、ゲートがノードＹに接続される。なお、接地電圧端子ＧＮＤには、接地電圧ＧＮＤが供給されている。
【００２０】
キャパシタＣ２では、一端が反転クロック入力端子ＣＬＫＢに接続され、他端がノードＢに接続される。なお、反転クロック入力端子ＣＬＫＢには、外部からクロック信号ＣＬＫＢが供給される。クロック信号ＣＬＫＢとは、クロック信号ＣＬＫの位相が反転したものである。ノードＢは、さらに、トランジスタＰ２の第１端子と、トランジスタＮ２の第１端子と、に接続される。トランジスタＰ２では、第２端子が接地電圧端子ＧＮＤに接続され、ゲートがノードＸに接続される。
【００２１】
キャパシタＣ５では、一端が正転クロック入力端子ＣＬＫに接続され、他端がノードＸに接続される。ノードＸは、キャパシタＣ５の他端及びトランジスタＰ２のゲートに加え、さらに、トランジスタＰ３の第１端子と、トランジスタＰ４のゲートと、に接続される。キャパシタＣ６では、一端が反転クロック入力端子ＣＬＫＢに接続され、他端がノードＹに接続される。ノードＹは、キャパシタＣ６の他端及びトランジスタＰ１のゲートに加え、さらに、トランジスタＰ４の第１端子と、トランジスタＰ３のゲートと、に接続される。
【００２２】
キャパシタＣ３では、一端が正転クロック入力端子ＣＬＫに接続され、他端がノードＱに接続される。ノードＱは、さらに、トランジスタＮ３の第１端子と、トランジスタＮ２のゲートと、トランジスタＮ４のゲートと、に接続される。キャパシタＣ４では、一端が反転クロック入力端子ＣＬＫＢに接続され、他端がノードＰに接続される。ノードＰは、さらに、トランジスタＮ４の第１端子と、トランジスタＮ１のゲートと、トランジスタＮ３のゲートと、に接続される。トランジスタＮ１〜Ｎ４の各第２端子は、外部出力端子（第１電圧端子）ＶＢＢに接続される。なお、外部出力端子ＶＢＢから外部に出力される電圧を出力電圧ＶＢＢと称す。
【００２３】
図１に示すチャージポンプ回路１の動作について説明する。クロック信号ＣＬＫがＨレベル（電源電圧ＶＤＤ）、クロック信号ＣＬＫＢがＬレベル（接地電圧ＧＮＤ）となった場合、ノードＡの電圧、ノードＸの電圧（第２制御信号）及びノードＱの電圧（第４制御信号）は、それぞれクロック信号ＣＬＫの電圧レベルに応じて上昇する。したがって、トランジスタＮ２，Ｎ４はオンし、トランジスタＰ２，Ｐ４はオフする。一方、ノードＢの電圧、ノードＹの電圧（第１制御信号）及びノードＰの電圧（第３制御信号）は、それぞれクロック信号ＣＬＫＢの電圧レベルに応じて降下する。したがって、トランジスタＮ１，Ｎ３はオフし、トランジスタＰ１，Ｐ３はオンする。
【００２４】
このとき、ノードＡ及びノードＸの電圧は、トランジスタＰ１，Ｐ３がオンするため接地電圧ＧＮＤ付近の値にプリチャージされる。一方、ノードＢの電荷は、オンしているトランジスタＮ２を介して外部出力端子ＶＢＢに転送される。
【００２５】
次に、クロック信号ＣＬＫがＬレベル、クロック信号ＣＬＫＢがＨレベルとなった場合、ノードＡ、ノードＸ及びノードＱの電圧は、それぞれクロック信号ＣＬＫの電圧レベルに応じて降下する。したがって、トランジスタＮ２，Ｎ４はオフし、トランジスタＰ２，Ｐ４はオンする。一方、ノードＢ、ノードＹ及びノードＰの電圧は、それぞれクロック信号ＣＬＫＢの電圧レベルに応じて上昇する。したがって、トランジスタＮ１，Ｎ３はオンし、トランジスタＰ１，Ｐ３はオフする。
【００２６】
このとき、ノードＡ及びノードＸの電圧は、クロック信号ＣＬＫがＬレベルになることにより、降下して負電圧（−ＶＤＤ）を示す。ノードＸの負電圧により、トランジスタＰ２，Ｐ４はオンしやすくなる。つまり、トランジスタＰ２，Ｐ４は、それぞれノードＢ，Ｙを十分にプリチャージすることができる。また、ノードＡの電荷は、オンしているトランジスタＮ１を介して外部出力端子ＶＢＢに転送される。その結果、チャージポンプ回路１は、負電圧の出力電圧ＶＢＢを生成する。なお、ノードＡの電圧は、電荷転送後、出力電圧ＶＢＢ付近の値を示す。一方、ノードＢ及びノードＹの電圧は、トランジスタＰ２，Ｐ４がオンするため接地電圧ＧＮＤ付近の値にプリチャージされる。
【００２７】
同様に、クロック信号ＣＬＫがＨレベル、クロック信号ＣＬＫＢがＬレベルとなった場合、ノードＡ、ノードＸ及びノードＱの電圧は、それぞれクロック信号ＣＬＫの電圧レベルに応じて上昇する。したがって、トランジスタＮ２，Ｎ４はオンし、トランジスタＰ２，Ｐ４はオフする。一方、ノードＢ、ノードＹ及びノードＰの電圧は、それぞれクロック信号ＣＬＫＢの電圧レベルに応じて負電圧（−ＶＤＤ）まで降下する。したがって、トランジスタＮ１，Ｎ３はオフし、トランジスタＰ１，Ｐ３はオンする。
【００２８】
このとき、ノードＡ及びノードＸの電圧は、トランジスタＰ１，Ｐ３がオンするため接地電圧ＧＮＤ付近の値にプリチャージされる。一方、ノードＢ及びノードＹの電圧は、クロック信号ＣＬＫＢがＬレベルとなることにより、降下して負電圧（−ＶＤＤ）を示す。ノードＹの負電圧により、トランジスタＰ１，Ｐ３はオンしやすくなる。つまり、トランジスタＰ１，Ｐ３は、それぞれノードＡ，Ｘを十分にプリチャージすることができる。また、ノードＢの電荷は、オンしているトランジスタＮ２を介して外部出力端子ＶＢＢに転送される。その結果、チャージポンプ回路１は、負電圧の出力電圧ＶＢＢを生成する。なお、ノードＢの電圧は、電荷転送後、出力電圧ＶＢＢ付近の値を示す。
【００２９】
このような動作が繰り返されることにより、チャージポンプ回路１は、設定された負電圧レベルの出力電圧ＶＢＢを生成する。
【００３０】
このように、チャージポンプ回路１では、ノードＡ，ＢをプリチャージするトランジスタＰ１，Ｐ２のオンオフが、ノードＢ，Ａとは異なるノードＹ，Ｘによってそれぞれ制御される。つまり、電荷転送によりノードＡ，Ｂの電圧レベルが上昇した場合でも、トランジスタＰ１，Ｐ２のオンオフは、それらの影響を受けることなくノードＹ，Ｘによってそれぞれ制御される。それにより、トランジスタＰ１，Ｐ２は、図４にも示すように、それぞれノードＡ，Ｂを接地電圧ＧＮＤまで十分にプリチャージすることができる。それにより、チャージポンプ回路１は、図２に示すように従来技術と比較して電流供給能力（外部出力端子ＶＢＢへの供給電流）の低下が抑制されるため、所望の電圧レベルの出力電圧ＶＢＢを容易に生成することができる。さらに、チャージポンプ回路１では、図３に示すように従来技術と比較して電流変換効率（外部出力端子ＶＢＢへの供給電流／消費電流）の低下が抑制される。
【００３１】
なお、追加されたキャパシタＣ５，Ｃ６及びトランジスタＰ３，Ｐ４は、ノードＡ，Ｂをプリチャージできるのに十分な大きさであればよいため、回路規模の増大は抑制される。
【００３２】
なお、キャパシタＣ４及びトランジスタＮ４によって構成される第３ゲート電圧制御回路は、ノードＢの電荷の外部出力端子ＶＢＢへの転送効率を向上させるためのものである。また、キャパシタＣ３及びトランジスタＮ３によって構成される第４ゲート電圧制御回路は、ノードＡの電荷の外部出力端子ＶＢＢへの転送効率を向上させるためのものである。以下、チャージポンプ回路１が、接地電圧ＧＮＤと負電圧（−ＶＤＤ）との間の中間電圧（−ＶＤＤ／２）を出力電圧ＶＢＢとして出力する場合を例に説明する。
【００３３】
ノードＡ，Ｂの電圧は、上述のように、クロック信号ＣＬＫ，ＣＬＫＢの変化及びトランジスタＰ１，Ｐ２のプリチャージにより、接地電圧ＧＮＤと負電圧（−ＶＤＤ）との間をそれぞれ振幅する。このとき、仮に、トランジスタＮ１，Ｎ２のオンオフがノードＡ，Ｂの電圧によってそれぞれ制御される回路構成である場合、トランジスタＮ１，Ｎ２のゲート−第２端子間の電圧は最大でも−ＶＤＤ／２となってしまう。したがって、ノードＡ，Ｂの電荷の転送効率が低下してしまう。これは、トランジスタＮ１，Ｎ２のオンオフがノードＸ，Ｙの電圧によってそれぞれ制御される回路構成である場合でも同様である。一方、図１に示すチャージポンプ回路１では、トランジスタＮ１，Ｎ２のオンオフがノードＱ，Ｐの電圧によって制御される。ここで、ノードＱ，Ｐの電圧は、トランジスタＮ３，Ｎ４のオンオフ及びクロック信号ＣＬＫ，ＣＬＫＢの変化により、出力電圧ＶＢＢと電圧（ＶＢＢ−ＶＤＤ）との間をそれぞれ振幅する。それにより、トランジスタＮ１，Ｎ２のゲート−第２端子間の電圧は最大で−ＶＤＤとなる。したがって、ノードＡ，Ｂの電荷の転送効率が上昇する。
【００３４】
実施の形態２
図５は、本発明の実施の形態２にかかるチャージポンプ回路を示す回路図である。図５に示すチャージポンプ回路２は、図１に示すチャージポンプ回路１と比較して、キャパシタＣ３，Ｃ４と、トランジスタＮ３，Ｎ４を備えない。また、トランジスタＮ１のゲートはノードＹに接続され、トランジスタＮ２のゲートはノードＸに接続される。図５に示すチャージポンプ回路２のその他の回路構成は、図１に示すチャージポンプ回路１と同様であるため、説明を省略する。
【００３５】
このような回路構成により、チャージポンプ回路２では、ノードＡ，ＢをプリチャージするトランジスタＰ１，Ｐ２のオンオフが、ノードＢ，Ａとは異なるノードＹ，Ｘによってそれぞれ制御される。つまり、電荷転送によりノードＡ，Ｂの電圧レベルが上昇した場合でも、トランジスタＰ１，Ｐ２のオンオフは、それらの影響を受けることなくノードＹ，Ｘによってそれぞれ制御される。それにより、トランジスタＰ１，Ｐ２は、それぞれノードＡ，Ｂを接地電圧ＧＮＤまで十分にプリチャージすることができる。それにより、チャージポンプ回路２は、従来技術と比較して電流供給能力の低下が抑制されるため、所望の電圧レベルの出力電圧ＶＢＢを容易に生成することができる。さらに、チャージポンプ回路２では、従来技術と比較して電流変換効率の低下が抑制される。
【００３６】
なお、図５に示すチャージポンプ回路２では、図１に示すチャージポンプ回路１と比較して、第３及び第４ゲート電圧制御回路を備えないため、回路規模の増大が抑制されるが、上述のようにノードＡ，Ｂの電荷の転送効率は低下する可能性があることに留意する。
【００３７】
実施の形態３
図６は、本発明の実施の形態３にかかるチャージポンプ回路を示す回路図である。本実施の形態にかかるチャージポンプ回路は、正電圧を出力する昇圧回路であって、電流供給能力の低下を抑制することにより、広範囲において所望の電圧レベルの出力電圧を生成することができることを特徴とする。図６に示すチャージポンプ回路３は、図１に示すチャージポンプ回路１と比較して、ＰチャネルＭＯＳトランジスタであるトランジスタＰ１〜Ｐ４に代えて、ＮチャネルＭＯＳトランジスタであるトランジスタＮ５〜Ｎ８を備える。ＮチャネルＭＯＳトランジスタであるトランジスタＮ１〜Ｎ４に代えて、ＰチャネルＭＯＳトランジスタであるトランジスタＰ５〜Ｐ８を備える。また、トランジスタＮ５〜Ｎ８の第２端子は、電源電圧端子ＧＮＤに代えて、電源電圧ＶＤＤが供給されている電源電圧端子ＶＤＤに接続される。トランジスタＰ５〜Ｐ８の第２端子は、外部出力端子ＶＢＢに代えて、外部出力端子ＶＰＰに接続される。
【００３８】
図６に示すチャージポンプ回路３のその他の回路構成は、図１に示すチャージポンプ回路１と同様であるため、説明を省略する。チャージポンプ回路３が正電圧を出力する動作は、チャージポンプ回路１が負電圧を出力する動作と比較して、出力電圧を昇圧する点において異なるが、動作原理は同様であるため、説明を省略する。
【００３９】
このような回路構成により、チャージポンプ回路３では、ノードＡ，ＢをプリチャージするトランジスタＮ５，Ｎ６のオンオフが、ノードＢ，Ａとは異なるノードＹ，Ｘによってそれぞれ制御される。つまり、電荷転送によりノードＡ，Ｂの電圧レベルが降下した場合でも、トランジスタＮ５，Ｎ６のオンオフは、それらの影響を受けることなくノードＹ，Ｘによってそれぞれ制御される。それにより、トランジスタＮ５，Ｎ６は、それぞれノードＡ，Ｂを電源電圧ＶＤＤまで十分にプリチャージすることができる。それにより、チャージポンプ回路３は、従来技術と比較して電流供給能力の低下が抑制されるため、所望の電圧レベルの出力電圧ＶＰＰを容易に生成することができる。さらに、チャージポンプ回路３では、従来技術と比較して電流変換効率の低下が抑制される。
【００４０】
以上のように、上記実施の形態にかかるチャージポンプ回路では、ノードＡ，Ｂをプリチャージするトランジスタ（Ｐ１，Ｐ２又はＮ５，Ｎ６）のオンオフが、ノードＢ，Ａとは異なるノードＹ，Ｘによってそれぞれ制御される。つまり、電荷転送によりノードＡ，Ｂの電圧レベルが上昇又は下降した場合でも、プリチャージ用のトランジスタ（Ｐ１，Ｐ２又はＮ５，Ｎ６）のオンオフは、それらの影響を受けることなくノードＹ，Ｘによってそれぞれ制御される。それにより、プリチャージ用のトランジスタ（Ｐ１，Ｐ２又はＮ５，Ｎ６）は、それぞれノードＡ，Ｂを接地電圧ＧＮＤ又は電源電圧ＶＤＤまで十分にプリチャージすることができる。それにより、上記実施の形態にかかるチャージポンプ回路は、従来技術と比較して電流供給能力の低下が抑制されるため、広範囲において所望の電圧レベルの出力電圧を生成することができる。さらに、上記実施の形態にかかるチャージポンプ回路では、従来技術と比較して電流変換効率の低下が抑制される。
【００４１】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００４２】
１〜３  チャージポンプ回路
Ｃ１〜Ｃ６  キャパシタ
Ｐ１〜Ｐ８  トランジスタ
Ｎ１〜Ｎ８  トランジスタ
【図１】
2012115046.tif 000003
【図２】
2012115046.tif 000004
【図３】
2012115046.tif 000005
【図４】
2012115046.tif 000006
【図５】
2012115046.tif 000007
【図６】
2012115046.tif 000008
【図７】
2012115046.tif 000009
【図８】
2012115046.tif 000010