(57)【要約】【課題】通信モードによって最適な受信信号の制御を行うことにより、ＮＦＣ通信の信頼性を大幅に向上する。【解決手段】ＮＦＣチップには、入力された受信信号の振幅を設定する受信信号振幅制御回路１４が設けられている。受信信号振幅制御回路１４は、シャント回路３０〜３２、アッテネート回路３３〜３５、および終端抵抗部３６から構成されている。シャント回路３０〜３２は、ＮＦＣチップがカードモード時に出力されるシャントオフ信号ｓｈｎｔ＿ｏｆｆに基づいて、受信信号振幅を非線形に減衰させる。また、アッテネート回路３３〜３５は、ＮＦＣチップがカードモード時にＭＰＵから出力されるアッテネートオフ信号ａｔｔ＿ｏｆｆに基づいて、受信信号振幅を線形に減衰させる。【選択図】図３
2012114676.tif 000002
【特許請求の範囲】
【請求項１】
近距離無線通信機能を付加する半導体装置であって、
動作モード信号に基づいて、前記半導体装置における近距離無線通信機能の動作モードを判定し、制御信号を出力する受信制御部と、
アンテナから外部接続された容量結合を介して受信信号が入力される第１、および第２の受信信号端子と、
前記受信制御部から出力された制御信号に基づいて、前記第１、および前記第２の受信信号端子に入力される受信信号の振幅を、第１の受信信号振幅、または第２の受信信号振幅のいずれかの信号振幅に制御する受信信号振幅制御回路を有したことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記受信制御部は、
近距離無線通信機能の前記動作モードが、搬送波入力モード、または搬送波出力モードのいずれかを判定し、その判定結果に基づいて前記制御信号を出力し、
前記受信信号振幅制御回路は、
前記制御信号に基づいて、搬送波入力モード、または搬送波出力モードの際に、前記第１の受信信号振幅、または前記第２の受信信号振幅のいずれかの信号振幅となるように制御することを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記受信信号振幅制御回路は、
前記受信制御部が搬送波入力モードと判定した際に、前記第１の受信信号振幅に制御する第１の受信信号制御回路と、
前記受信制御部が搬送波出力モードと判定した際に、前記第２の受信信号振幅に制御する第２の受信信号制御回路とを有し、
前記第１の受信信号制御回路は、
信号振幅が非線形となるように受信信号振幅の制御を行い、
前記第２の受信信号制御回路は、
信号振幅が線形となるように受信信号振幅の制御を行うことを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記第１の受信信号制御回路は、
前記第１、および前記第２の受信信号端子を介して入力される受信信号を減衰するダイオード接続されたダイオード回路と、
前記受信制御部が搬送波入力モードと判定した際に出力されるダイオード制御信号に基づいて、前記ダイオード回路を前記第１の受信信号端子と前記第２の受信信号端子との間に接続するダイオード接続制御回路とを有したことを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記受信信号振幅制御回路は、
前記第１の受信信号制御回路を少なくとも２つ以上有した構成からなり、
前記受信制御部は、
受信信号の減衰量に応じて、１つの前記第１の受信信号制御回路、または２つ以上の前記第１の受信信号制御回路を組み合わせて動作させるように前記ダイオード制御信号を生成することを特徴とする半導体装置。
【請求項６】
請求項３記載の半導体装置において、
前記第２の受信信号制御回路は、
前記第１、および前記第２の受信信号端子を介して入力される受信信号を減衰するアッテネート抵抗と、
前記受信制御部が搬送波出力モードと判定した際に出力されるアッテネート抵抗制御信号に基づいて、前記アッテネート抵抗を前記第１の受信信号端子、および前記第２の受信信号端子に接続する接続制御部とを備えたことを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置において、
前記受信信号振幅制御回路は、
前記第２の受信信号制御回路を少なくとも２以上有した構成からなり、
前記受信制御部は、
受信信号の減衰量に応じて、
１つの前記第２の受信信号制御回路、または２つ以上の前記第２の受信信号制御回路を組み合わせて動作させるように前記アッテネート抵抗制御信号を生成することを特徴とする半導体装置。
【請求項８】
近距離無線通信機能を付加する半導体装置であって、
動作モード信号に基づいて、前記半導体装置における近距離無線通信機能の動作モードを判定し、制御信号を出力する受信制御部と、
アンテナから外部接続された容量結合を介して受信信号が入力される第１、および第２の受信信号端子と、
前記第１、および前記第２の受信信号端子を監視し、受信信号が入力されたことを検知すると搬送波入力モードを示す動作モード信号を出力する搬送波入力モード検出回路とを有し、
前記受信制御部は、
搬送波入力モード検出回路から出力される動作モード信号と外部から入力される搬送波出力モードを示す動作モード信号とがほぼ同時に入力された際に、いずれの信号が先行して入力されたかを判定する先行判定回路を有したことを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置において、
前記受信制御部は、
前記先行判定回路が判定した判定結果に基づいて、電源有効信号を生成する電源有効制御部と、
前記電源有効制御部が生成した電源有効信号をある一定時間無効とした後に、前記電源有効信号を出力するスタンバイ時間保持回路と、
前記第１、および前記第２の受信信号端子を介して入力される電力を整流して第１の電源電圧を生成し、前記第１の電源電圧を生成した際にバッテリレス動作であることを示すバッテリレス信号を出力する整流回路と、
スイッチ制御信号に基づいて、前記第１の電源電圧と外部から供給される第２の電源電圧とを切り替えて低消費電力モードであるスタンバイモード時に動作する内部回路に供給する第１の電源スイッチと、
前記スタンバイ時間保持回路から出力される電源有効信号に基づいて、前記第１の電源電圧を前記スタンバイモード時に動作しない前記半導体装置の内部回路に供給する第２の電源スイッチとを有することを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置において、
前記スタンバイ時間保持回路は、
前記電源有効制御部から出力された電源有効信号をある期間遅延させて出力する遅延回路と、
前記遅延回路から出力された信号が第１のしきい値電圧を超えた電圧レベルの場合に、有効となる前記電源有効信号を出力し、前記遅延回路から出力された信号が、前記第１のしきい値電圧よりも低い第２のしきい値電圧を下回った際に無効となる前記電源有効信号を出力するシュミットトリガ回路とを有したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信における受信信号の制御技術に関し、特に、近距離無線通信における通信品質向上に有効な技術に関する。
【背景技術】
【０００２】
近年、携帯電話やＰＤＡなどのモバイル機器やＩＣカードなどには、各種の近距離無線通信（ＮＦＣ：Near Field Communication）規格に準拠した近距離無線通信機能を備えたものが広く普及している。
【０００３】
ＮＦＣは、磁界結合による通信を行う規格である。ＮＦＣ規格に準拠した無線通信を行うＮＦＣチップは、自らが磁界を発し、ＩＣカードなどと通信を行うリーダ／ライタモードと、他のリーダ／ライタからの磁界を受け、ＩＣカードとして動作するカードモードとを備える。
【０００４】
ＮＦＣ規格において、リーダ／ライタからＩＣカードへの通信は、磁界強度を、たとえば、１０％〜１００％変動させることで受信信号振幅を変化させ通信を行うＡＳＫ (振幅偏移変調: Amplitude Shift Keying)が採用されている。
【０００５】
また、ＩＣカードからリーダ/ライタへの通信は、ＩＣカード自体は特に電波・磁場を発するわけではないため、ＩＣカード側のアンテナにかかる負荷を変化させて、リーダ／ライタ側の信号振幅を変化させるＡＳＫが採用されている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、上記のような近距離無線通信技術では、次のような問題点があることが本発明者により見い出された。
【０００７】
すなわち、リーダ／ライタからの信号送信が直接磁界強度を制御するのに対し、ＩＣカードからの信号送信はアンテナ負荷の制御によってリーダ/ライタ側にＡＳＫ信号を与えているため、受信信号振幅の変化率(ＡＳＫ信号振幅)が小さくなる傾向にある。ここでいう受信信号振幅とＡＳＫ信号振幅の定義は、図１６に示したように、キャリア（搬送波）の振幅を受信信号振幅とし、キャリアの変化分をＡＳＫ信号振幅としている。
【０００８】
ここで、問題となるのが受信信号振幅である。ＮＦＣチップ内部でＡＳＫを復調する必要があるため、該ＮＦＣチップで取り扱うことができるレベルに受信信号振幅を落とす必要がある。
【０００９】
通常、受信信号振幅が電源電圧範囲内になるよう、受信信号振幅を減衰させる。ＮＦＣチップは、駅の改札などに使用されるリーダ／ライタと比較して出力が低い。よって、受信信号振幅の最大値は、カードモードで大出力のリーダ／ライタに近接している時に現れる。しかし、ＡＳＫ信号振幅の最小値は、リーダ／ライタモードにおいて対向するＩＣカードが遠距離にある時に現れる。
【００１０】
そのため、受信信号振幅の減衰量を、リーダ／ライタが近接している時のカードモードに合わせてしまうと、ＩＣカードが遠距離にある時のリーダ／ライタモードにおいて、ＡＳＫ信号振幅が極めて小さくなってしまい、受信感度が低減してしまい、通信エラーなどが生じてしまうという問題がある。
【００１１】
本発明の目的は、通信モードによって最適な受信信号の制御を行うことにより、ＮＦＣ通信の信頼性を大幅に向上することのできる技術を提供することにある。
【００１２】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本発明は、近距離無線通信機能を付加する半導体装置であって、動作モード信号に基づいて、該半導体装置における近距離無線通信機能の動作モードを判定し、制御信号を出力する受信制御部と、アンテナから容量結合を介して受信信号が入力される第１、および第２の受信信号端子と、該受信制御部から出力された制御信号に基づいて、第１、および第２の受信信号端子に入力される受信信号の振幅を、第１の受信信号振幅、または第２の受信信号振幅のいずれかの信号振幅に制御する受信信号振幅制御回路を有したものである。
【００１５】
また、本発明は、受信制御部が、近距離無線通信機能の動作モードが、搬送波入力モード、または搬送波出力モードのいずれかを判定し、その判定結果に基づいて制御信号を出力し、受信信号振幅制御回路は、制御信号に基づいて、搬送波入力モード、または搬送波出力モードの際に、第１の受信信号振幅、または第２の受信信号振幅のいずれかの信号振幅となるように制御するものである。
【００１６】
さらに、本発明は、受信信号振幅制御回路が、受信制御部が搬送波入力モードと判定した際に、第１の受信信号振幅に制御する第１の受信信号制御回路と、受信制御部が搬送波出力モードと判定した際に、第２の受信信号振幅に制御する第２の受信信号制御回路とを有し、第１の受信信号制御回路は、信号振幅が非線形となるように受信信号振幅の制御を行い、第２の受信信号制御回路は、信号振幅が線形となるように受信信号振幅の制御を行うものである。
【００１７】
また、本発明は、第１の受信信号制御回路が、第１、および第２の受信信号端子を介して入力される受信信号を減衰するダイオード接続されたダイオード回路と、受信制御部が搬送波入力モードと判定した際に出力されるダイオード制御信号に基づいて、ダイオード回路を第１の受信信号端子と第２の受信信号端子との間に接続するダイオード接続制御回路とを有したものである。
【００１８】
さらに、本発明は、受信信号振幅制御回路が、第１の受信信号制御回路を少なくとも２つ以上有した構成からなり、受信制御部は、受信信号の減衰量に応じて、１つの第１の受信信号制御回路、または２つ以上の第１の受信信号制御回路を組み合わせて動作させるようにダイオード制御信号を生成するものである。
【００１９】
また、本発明は、第２の受信信号制御回路が、第１、および第２の受信信号端子を介して入力される受信信号を減衰するアッテネート抵抗と、受信制御部が搬送波出力モードと判定した際に出力されるアッテネート抵抗制御信号に基づいて、アッテネート抵抗を第１の受信信号端子、および第２の受信信号端子に接続する接続制御部とを備えたものである。
【００２０】
さらに、本発明は、受信信号振幅制御回路が、第２の受信信号制御回路を少なくとも２以上有した構成からなり、受信制御部は、受信信号の減衰量に応じて、１つの第２の受信信号制御回路、または２つ以上の第２の受信信号制御回路を組み合わせて動作させるようにアッテネート抵抗制御信号を生成するものである。
【００２１】
また、本願のその他の発明の概要を簡単に示す。
【００２２】
本発明は、近距離無線通信機能を付加する半導体装置であって、動作モード信号に基づいて、半導体装置における近距離無線通信機能の動作モードを判定し、制御信号を出力する受信制御部と、アンテナから容量結合を介して受信信号が入力される第１、および第２の受信信号端子と、第１、および第２の受信信号端子を監視し、受信信号が入力されたことを検知すると搬送波入力モードを示す動作モード信号を出力する搬送波入力モード検出回路とを有し、受信制御部は、搬送波入力モード検出回路から出力される動作モード信号と外部から入力される搬送波出力モードを示す動作モード信号とがほぼ同時に入力された際に、いずれの信号が先行して入力されたかを判定する先行判定回路を有したものである。
【００２３】
また、本発明は、受信制御部が、先行判定回路が判定した判定結果に基づいて、電源有効信号を生成する電源有効制御部と、電源有効制御部が生成した電源有効信号をある一定時間無効とした後に、電源有効信号を出力するスタンバイ時間保持回路と、第１、および第２の受信信号端子を介して入力される電力を整流して第１の電源電圧を生成し、第１の電源電圧を生成した際にバッテリレス動作であることを示すバッテリレス信号を出力する整流回路と、スイッチ制御信号に基づいて、第１の電源電圧と外部から供給される第２の電源電圧とを切り替えて低消費電力モードであるスタンバイモード時に動作する内部回路に供給する第１の電源スイッチと、スタンバイ時間保持回路から出力される電源有効信号に基づいて、第１の電源電圧をスタンバイモード時に動作しない半導体装置の内部回路に供給する第２の電源スイッチとを有するものである。
【００２４】
さらに、本発明は、スタンバイ時間保持回路が、電源有効制御部から出力された電源有効信号をある期間遅延させて出力する遅延回路と、該遅延回路から出力された信号が第１のしきい値電圧を超えた電圧レベルの場合に、有効となる電源有効信号を出力し、遅延回路から出力された信号が、第１のしきい値電圧よりも低い第２のしきい値電圧を下回った際に無効となる電源有効信号を出力するシュミットトリガ回路とを有したものである。
【発明の効果】
【００２５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２６】
（１）提供される通信モードにおいて、受信信号振幅が最適となるように制御することができるので、無線通信の通信品質を大幅に向上することができる。
【００２７】
（２）上記（１）により、近距離無線通信における信頼性を向上させることができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１によるＮＦＣシステムにおける構成の一例を示す説明図である。
【図２】図１のＮＦＣシステムに設けられたＮＦＣチップにおける構成の一例を示すブロック図である。
【図３】図２のＮＦＣチップに設けられた受信信号振幅制御回路における構成の一例を示すブロック図である。
【図４】図３の受信信号振幅制御回路に設けられたシャント回路における構成の一例を示す回路図である。
【図５】図３の受信信号振幅制御回路に設けられたアッテネート回路における構成の一例を示す回路図である。
【図６】入力信号強度に対する入力信号振幅の概念を示す説明図である。
【図７】図４のシャント回路における構成の他の例を示す回路図である。
【図８】本発明の実施の形態２によるＮＦＣチップに設けられた電源制御回路の一例を示す回路図である。
【図９】図８の電源制御回路に設けられた先行判定回路における各部信号のタイミングチャートである。
【図１０】図８の電源制御回路に設けられたノイズキャンセル回路における各部信号のタイミングチャートである。
【図１１】図８の電源制御回路に設けられたスタンバイ時間保持回路における構成の一例を示す回路図である。
【図１２】図１１のスタンバイ保持回路における各部信号のタイミングチャートである。
【図１３】図８の電源制御回路に設けられたスイッチ回路における構成の一例を示す説明図である。
【図１４】図１３のスイッチ回路における各部信号のタイミングチャートである。
【図１５】図８の電源制御回路に設けられたスイッチ回路における構成の他の例を示す説明図である。
【図１６】受信信号振幅とＡＳＫ信号振幅における定義の一例を示した説明図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３０】
（実施の形態１）
図１は、本発明の実施の形態１によるＮＦＣシステムにおける構成の一例を示す説明図、図２は、図１のＮＦＣシステムに設けられたＮＦＣチップにおける構成の一例を示すブロック図、図３は、図２のＮＦＣチップに設けられた受信信号振幅制御回路における構成の一例を示すブロック図、図４は、図３の受信信号振幅制御回路に設けられたシャント回路における構成の一例を示す回路図、図５は、図３の受信信号振幅制御回路に設けられたアッテネート回路における構成の一例を示す回路図、図６は、入力信号強度に対する入力信号振幅の概念を示す説明図、図７は、図４のシャント回路における構成の他の例を示す回路図である。
【００３１】
《発明の概要》
本発明の第１の概要は、近距離無線通信機能を付加する半導体装置（ＮＦＣチップ２）である。この半導体装置は、動作モード信号（起動信号ＰＷＯＮ、検知信号ｃｄｅｔ）に基づいて、前記半導体装置における近距離無線通信機能の動作モード（リーダ／ライタモード、カードモード）を判定し、制御信号を出力する受信制御部（電源制御回路２２、ＭＰＵ２９）有している。
【００３２】
さらには、外部接続されたアンテナ（アンテナ１３）、および容量結合（静電容量素子３，４）を介して受信信号が入力される第１、および第２の受信信号端子（ＡＳＫ信号受信用端子ｒｘｉｎｐ、ＡＳＫ信号受信用端子ｒｘｉｎｎ）と、前記受信制御部から出力された制御信号（シャントオフ信号ｓｈｎｔ＿ｏｆｆ、アッテネートオフ信号ａｔｔ＿ｏｆｆ）に基づいて、前記第１、および前記第２の受信信号端子に入力される受信信号の振幅を、第１の受信信号振幅（非線形の受信信号振幅制御）、または第２の受信信号振幅（非線形の受信信号振幅制御）のいずれかの信号振幅に制御する受信信号振幅制御回路（受信信号制御回路１４、シャント回路３０〜３２、アッテネート回路３３〜３５）を有している。
【００３３】
以下、上記した概要に基づいて、実施の形態を詳細に説明する。
【００３４】
本実施の形態１において、ＮＦＣシステム１は、近距離無線通信を行うシステムであり、たとえば、携帯電話などに搭載されるシステムである。ＮＦＣシステム１は、図１に示すように、ＮＦＣチップ２、静電容量素子３〜８、抵抗９〜１２、およびアンテナ１３から構成されている。
【００３５】
ＮＦＣチップ２は、磁界結合による通信を行うＮＦＣ規格を用いて通信制御を司る半導体装置であり、該ＮＦＣチップ２は、自らが磁界を発し、ＩＣカードと通信を行うリーダ／ライタモード（搬送波出力モード）と、他のリーダ／ライタからの磁界を受け、ＩＣカードとして動作するカードモード（搬送波入力モード）とを備えている。
【００３６】
ＮＦＣチップ２には、外部端子としてアンテナ駆動端子ｔｐ，ｔｍ、ＡＳＫ信号受信用端子ｒｘｉｎｐ，ｒｘｉｎｎ、コモン電位用端子ｖｍｉｄをそれぞれ備えている。アンテナ駆動端子ｔｐとアンテナ１３の一方の接続部との間には、アンテナのクオリティファクタＱ調整用の抵抗１１、および静電容量素子６が直列接続されている。
【００３７】
また、アンテナ駆動端子ｔｍとアンテナ１３の他方の接続部との間には、アンテナのクオリティファクタＱ調整用の抵抗１２、および静電容量素子７が直列接続されている。抵抗１１と静電容量素子６との接続部（ノードａ）、および抵抗１２と静電容量素子７との接続部（ノードｂ）には、アンテナ共振容量となる静電容量素子８が接続されている。
【００３８】
アンテナ１３は、アンテナ１３それ自体の誘導Ｌと静電容量素子８の共振容量Ｃとで、共振周波数がほぼ１３．８５ＭＨｚになるように調整されており、１３．８５ＭＨｚの電力を効率よくアンテナ１３に伝達し、他の不要周波数成分を除去している。
【００３９】
ただし、アンテナ１３のクオリティファクタＱが高すぎると、ＡＳＫの信号成分も除去されてしまうため、クオリティファクタＱ調整用抵抗である抵抗１１，１２でクオリティファクタＱを調整している。
【００４０】
ＡＳＫ信号受信用端子ｒｘｉｎｐ，ｒｘｉｎｎは、ＡＳＫ信号を受信する端子であり、ＡＳＫ信号受信用端子ｒｘｉｎｐには、静電容量素子３の一方の接続部が接続されている。静電容量素子３の他方の接続部には、抵抗９の一方の接続部が接続されており、該抵抗９の他方の接続部には、ノードａが接続されている。
【００４１】
ＡＳＫ信号受信用端子ｒｘｉｎｎには、静電容量素子４の一方の接続部が接続されている。静電容量素子４の他方の接続部には、抵抗１０の一方の接続部が接続されており、該抵抗１０の他方の接続部には、ノードｂが接続されている。
【００４２】
ＡＳＫ信号受信用端子ｒｘｉｎｐ，ｒｘｉｎｎには、受信信号調整用抵抗である抵抗９，１０とＡＳＫ信号受信用端子ｒｘｉｎｐ，ｒｘｉｎｎの内部抵抗との分圧比により減衰された受信信号が入力される。
【００４３】
なお、コモン電位用端子ｖｍｉｄは、ＡＳＫ信号受信用端子ｒｘｉｎｐ，ｒｘｉｎｎのコモン電位であり、内部で電源電圧の中間電位を生成し、静電容量素子５によって安定化している。
【００４４】
ＮＦＣシステム１は、アンテナ１３を介して、通信するＩＣカード、またはリーダ／ライタなどの通信システムＴＳと近距離無線通信を行う。
【００４５】
図２は、ＮＦＣチップ２における構成の一例を示すブロック図である。
【００４６】
ＮＦＣチップ２は、受信信号振幅制御回路１４、ＡＳＫ復調回路１５、クロック抽出回路１６、ＲＦセンサ１７、送信信号振幅制御回路１８、送信端子ドライバ１９、整流回路２０、セキュリティ回路２１、電源制御回路２２、クロック発振回路２３、ＰＬＬ（Phase Locked Loop)２４、ＲＡＭ(Random Access Memory)２５、ＲＯＭ(Read Only Memory)２６、ＥＥＰＲＯＭ(Electrically Erasable and Programmable Read Only Memory)２７、Ｉ／Ｏ２８、およびＭＰＵ（Micro-Processing Unit）２９から構成されている。
【００４７】
受信信号振幅制御回路１４、ＡＳＫ復調回路１５、クロック抽出回路１６、ならびにＲＦセンサ１７には、ＡＳＫ信号受信用端子ｒｘｉｎｐを介してＡＳＫ信号が入力されるように接続されている。
【００４８】
受信信号振幅制御回路１４、およびＡＳＫ復調回路１５、ＡＳＫ信号受信用端子ｒｘｉｎｎには、ＡＳＫ信号受信用端子ｒｘｉｎｎを介してＡＳＫ信号が入力されるように接続されている。
【００４９】
また、受信信号振幅制御回路１４、ＡＳＫ復調回路１５、クロック抽出回路１６、およびＲＦセンサ１７には、コモン電位用端子ｖｍｉｄがそれぞれ接続されている。送信信号振幅制御回路１８、送信端子ドライバ１９、ならびに整流回路２０には、アンテナ駆動端子ｔｐ，ｔｍがそれぞれ接続されている。
【００５０】
受信信号振幅制御回路１４、ＡＳＫ復調回路１５、クロック抽出回路１６、送信信号振幅制御回路１８、送信端子ドライバ１９、整流回路２０、セキュリティ回路２１、電源制御回路２２、クロック発振回路２３、ＰＬＬ２４、ＲＡＭ２５、ＲＯＭ２６、ＥＥＰＲＯＭ２７、およびＩ／Ｏ２８は、ＭＰＵ２９にそれぞれ接続されている。また、ＲＦセンサ１７は、電源制御回路２２に接続されている。
【００５１】
また、ＮＦＣチップ２は、電源端子ＶＣＣ、グランド端子ＶＳＳ、パワーオン端子ｐｗｏｎ、およびチップイネーブル端子ｃｅｎをそれぞれ有している。電源端子ＶＣＣは、電源電圧が供給される端子であり、グランド端子ＶＳＳは、基準電位が接続される端子である。
【００５２】
また、パワーオン端子ｐｗｏｎは、リーダ／ライタモードとしてＮＦＣチップ２を起動する際に入力される起動信号ＰＷＯＮが入力される端子である。チップイネーブル端子ｃｅｎは、ＮＦＣチップ２全体を有効にするチップイネーブル信号ＣＥＮが入力される端子である。
【００５３】
これら電源端子ＶＣＣ、グランド端子ＶＳＳ、パワーオン端子ｐｗｏｎ、およびチップイネーブル端子ｃｅｎに供給される各信号は、携帯電話などのシステムから供給される信号である。
【００５４】
ＡＳＫ信号受信用端子ｒｘｉｎｐ，ｒｘｉｎｎを介して入力された受信信号は、受信信号振幅制御回路１４によって受信信号振幅が設定された後、ＡＳＫ復調回路１５に入力され、ＡＳＫ信号を受信する。同じく、ＡＳＫ信号受信用端子ｒｘｉｎｐからクロック抽出回路１６がクロックを抽出する。
【００５５】
クロック抽出回路１６によって抽出されたクロックは、ＭＰＵ２９などのロジック回路を動作させるクロック信号として使用される。ＭＰＵ２９は、ＮＦＣチップ２における全ての動作制御を司る。
【００５６】
ＲＦセンサ１７は、ＡＳＫ信号受信用端子ｒｘｉｎｐ，ｒｘｉｎｎを監視して、受信信号が入力されたことを検知すると検知信号ｃｄｅｔを出力する。電源制御回路２２は、検知信号ｃｄｅｔが入力されると、ＮＦＣチップ２を起動させる。
【００５７】
また、送信信号振幅制御回路１８は、カードモード時において、送信信号の信号振幅を制御する。リーダ／ライタモード時には、送信端子ドライバ１９が、アンテナ駆動端子ｔｐ，ｔｍを駆動するため、送信信号振幅を制御する必要はない。
【００５８】
このＮＦＣチップ２は、電源電圧なしでもカードモードとして動作するバッテリレスモードに対応しており、整流回路２０によって、アンテナ駆動端子ｔｐ，ｔｍを介して入力される電力を整流して電源電圧ｖｃｃ＿ｒｅｃｔを生成する。
【００５９】
同時に、バッテリレス動作であることを示すバッテリレス信号ｂｌｅｓｓを出力する。電源電圧端子ＶＣＣを介して入力される電源電圧と整流回路２０が生成する電源電圧ｖｃｃ＿ｒｅｃｔは、電源制御回路２２によって制御され、各回路ブロックに分配される(電源信号は図中では省略している)。
【００６０】
ＭＰＵ２９は、ロジック回路の中心となる回路ブロックであり、アナログ回路を含め各回路を制御している。また、ＭＰＵ２９の記憶領域として、ＲＡＭ２５、ＲＯＭ２６、およびＥＥＰＲＯＭ２７が設けられている。なお、ＥＥＰＲＯＭ２７は、不揮発性メモリであればよく、たとえば、フラッシュメモリに例示されるメモリであってもよい。
【００６１】
ＰＬＬ２４は、クロック抽出回路１６が抽出したクロックを逓倍したり、ＡＳＫ信号の入力時に停止したクロックを補完したりする。クロック発振回路２３は、リーダ／ライタモード時に正確なクロックを生成するのに使用する水晶発振回路である。
【００６２】
Ｉ／Ｏ２８は、ＮＦＣチップ２と外部との通信を行うインタフェースであり、通信規格は、たとえば、ＵＡＲＴ (Universal Asynchronous Receiver Transmitter)、ＳＷＰ (Single Wire Protocol)、ＵＳＢ(Universal Serial Bus)などに対応している。セキュリティ回路２１は、ＮＦＣチップ２のセキュリティを保つための回路ブロックである。
【００６３】
図３は、受信信号振幅制御回路１４における構成の一例を示すブロック図である。
【００６４】
受信信号振幅制御回路１４は、図示するように、シャント回路３０〜３２、アッテネート回路３３〜３５、および終端抵抗部３６から構成されている。
【００６５】
ＮＦＣチップ２に使用されるアンテナは、使用者によって異なっており、該ＮＦＣチップ２は様々なアンテナに対応することが要求される。そこで、たとえば、３つのシャント回路３０〜３２と、３つのアッテネート回路３３〜３５をそれぞれ備えた構成とする。
【００６６】
シャント回路３０〜３２は、ＭＰＵ２９（図２）から出力されるシャントオフ信号ｓｈｎｔ＿ｏｆｆに基づいて、ＯＮ／ＯＦＦが制御される。アッテネート回路３３〜３５は、ＭＰＵ２９（図２）から出力されるアッテネートオフ信号ａｔｔ＿ｏｆｆに基づいて、ＯＮ／ＯＦＦが制御される。
【００６７】
シャント回路３０〜３２は、ＮＦＣチップ２がカードモードによって動作する際に非線形に受信信号振幅の減衰を行う回路である。図３におけるシャント回路３０〜３２は、１００％ （×１）、２００％（×２）、４００％（×４）の信号減衰力をそれぞれ有している。
【００６８】
シャント回路３０〜３２における信号減衰力は、後述するダイオード接続トランジスタ部３９におけるトランジスタ３９ａ，３９ｂ（図４）におけるゲート幅Ｗ、およびゲート長Ｌにより設定される。
【００６９】
これらシャント回路３０〜３２を、シャントオフ信号ｓｈｎｔ＿ｏｆｆに基づいて単体、あるいは組み合わせてＯＮ（動作）／ＯＦＦ（停止）させることにより、信号減衰力を１００％１〜７００％まで調整することができるため、様々なアンテナに対応することができる。
【００７０】
また、アッテネート回路３３〜３５は、ＮＦＣチップ２がリーダ／ライタモードによって動作する時に、リニアに受信信号振幅の減衰を行う回路である。
【００７１】
アッテネート回路３３〜３５は、後述するアッテネート抵抗４３，４４（図５）の抵抗値を、たとえば、１ｋΩ、２ｋΩ、および４ｋΩにそれぞれ設定し、アッテネートオフ信号ａｔｔ＿ｏｆｆによりアッテネート回路３３〜３５を単体、あるいは組み合わせてＯＮ（動作）／ＯＦＦ（停止）させることにより、アッテネート抵抗を５７０Ω 〜４ｋΩまで調整することができる。
【００７２】
さらに、シャント回路３０〜３２だけでは、ＡＳＫ信号受信用端子ｒｘｉｎｐ，ｒｘｉｎｎの直流動作点が確定しないため、終端抵抗として終端抵抗部３６が接続されている。終端抵抗部３６は、たとえば、抵抗値が１００ｋΩの２本の抵抗からなり、一方の抵抗は、ＡＳＫ信号受信用端子ｒｘｉｎｐとコモン電位用端子ｖｍｉｄとの間に接続され、他方の抵抗は、ＡＳＫ信号受信用端子ｒｘｉｎｎとコモン電位用端子ｖｍｉｄとの間に接続されている。
【００７３】
このように、シャント回路３０〜３２、およびアッテネート回路３３〜３５による調整機能に加えて受信信号振幅調整用抵抗である抵抗９，１０をアンテナ１３に応じて適切な値を選択することで、様々なアンテナに対し、適切な減衰量を設定することができる。
【００７４】
一般に、ＮＦＣチップ２がカードモードによって動作する場合に、アンテナ１３が小さいと入力される受信信号振幅は小さくなるが、ＮＦＣチップ２がリーダ／ライタモードによって動作する場合には、該アンテナ１３を駆動する信号振幅を大きくしなければならない。
【００７５】
この場合、シャント回路３０〜３２による受信信号振幅の減衰を小さくし、アッテネート回路３３〜３５による受信信号振幅の減衰を大きくすることが考えられる。
【００７６】
また、アンテナ１３が大きい場合には、アンテナ１３が小さい場合とは逆となり、シャント回路３０〜３２による受信信号振幅の減衰を大きくし、アッテネート回路３３〜３５による受信信号振幅の減衰を小さくすることが考えられる。
【００７７】
図４は、シャント回路３０における構成の一例を示す回路図である。
【００７８】
シャント回路３０は、ＭＯＳトランジスタの２乗特性を利用して、受信信号振幅の減衰を行う。これにより、受信信号が大振幅の時には強く、受信信号が小振幅の時には弱く振幅制限をかけることができる。
【００７９】
シャント回路３０は、入力インバータ３７、ｒｘｉｎｐ接続インバータ３８、ダイオード接続トランジスタ部３９、およびｒｘｉｎｎ接続インバータ４０から構成されている。
【００８０】
入力インバータ３７は、トランジスタ３７ａ，３７ｂからなり、ｒｘｉｎｐ接続インバータ３８は、トランジスタ３８ａ，３８ｂからなり、ｒｘｉｎｎ接続インバータ４０は、トランジスタ４０ａ，４０ｂから構成されている。
【００８１】
トランジスタ３７ａ，３８ａ，４０ａは、ＰチャネルＭＯＳからなり、トランジスタ３７ｂ，３８ｂ，４０ｂは、ＮチャネルＭＯＳからなる。ダイオード接続トランジスタ部３９は、ＰチャネルＭＯＳのトランジスタ３９ａ，３９ｂからなり、これらダイオード接続されたトランジスタ３９ａ，３９ｂによってＡＳＫ信号受信用端子ｒｘｉｎｐとＡＳＫ信号受信用端子ｒｘｉｎｎとが接続された構成となっている。
【００８２】
トランジスタ３９ａの一方の接続部（ダイオードのアノードに相当）には、ＡＳＫ信号受信用端子ｒｘｉｎｎが接続されており、該トランジスタ３９ａの他方の接続部（ダイオードのカソード）には、ＡＳＫ信号受信用端子ｒｘｉｎｐが接続されている。トランジスタ３９ａのゲートには、ｒｘｉｎｐ接続インバータ３８の出力部が接続されている。
【００８３】
また、トランジスタ３９ｂの一方の接続部（ダイオードのアノードに相当）には、ＡＳＫ信号受信用端子ｒｘｉｎｐが接続されており、該トランジスタ３９ｂの他方の接続部（ダイオードのカソードに相当）には、ＡＳＫ信号受信用端子ｒｘｉｎｎが接続されている。トランジスタ３９ｂのゲートには、ｒｘｉｎｎ接続インバータ４０の出力部が接続されている。
【００８４】
入力インバータ３７の入力部には、ＭＰＵ２９（図２）から出力されるシャントオフ信号ｓｈｎｔ＿ｏｆｆが入力されるように接続されている。入力インバータ３７は、シャントオフ信号ｓｈｎｔ＿ｏｆｆが入力されると、ｒｘｉｎｐ接続インバータ３８、およびｒｘｉｎｎ接続インバータ４０をそれぞれ駆動する。
【００８５】
ｒｘｉｎｐ接続インバータ３８は、トランジスタ３９ａのゲートをＡＳＫ信号受信用端子ｒｘｉｎｐに接続するインバータであり、ｒｘｉｎｎ接続インバータ４０は、トランジスタ３９ｂのゲートをＡＳＫ信号受信用端子ｒｘｉｎｎに接続するインバータである。
【００８６】
なお、図４では、シャント回路３０の構成について説明したが、シャント回路３１，３２についても同様の構成となっている。
【００８７】
図５は、アッテネート回路３３における構成の一例を示す回路図である。
【００８８】
アッテネート回路３３は、リーダ／ライタモード時において、抵抗を利用してリニアに受信信号振幅の減衰を行う回路である。
【００８９】
アッテネート回路３３は、図示するように、トランスファゲート４１，４２、アッテネート抵抗４３，４４、ならびにインバータ４５から構成されている。トランスファゲート４１は、ＰチャネルＭＯＳのトランジスタ４１ａとＮチャネルＭＯＳのトランジスタ４１ｂとからなり、トランスファゲート４２は、ＰチャネルＭＯＳのトランジスタ４２ａとＮチャネルＭＯＳのトランジスタ４２ｂとからなる。
【００９０】
トランスファゲート４１の一方の接続部には、ＡＳＫ信号受信用端子ｒｘｉｎｐが接続されており、該トランスファゲート４１の他方の接続部には、アッテネート抵抗４３の一方の接続部が接続されている。
【００９１】
アッテネート抵抗４３の他方の接続部には、アッテネート抵抗４４の一方の接続部が接続されており、該アッテネート抵抗４４の他方の接続部には、トランスファゲート４２の一方の接続部が接続されている。
【００９２】
トランスファゲート４２の他方の接続部には、ＡＳＫ信号受信用端子ｒｘｉｎｎが接続されている。また、アッテネート抵抗４３とアッテネート抵抗４４との接続部には、直流動作点を確定するために、コモン電位用端子ｖｍｉｄが接続されている。
【００９３】
トランスファゲート４１，４２の一方の制御端子（トランジスタ４１ａ，４２ａのゲート）、およびインバータ４５の入力部には、ＭＰＵ２９（図２）から出力されるアッテネートオフ信号ａｔｔ＿ｏｆｆが入力されるようにそれぞれ接続されている。インバータ４５の出力部には、トランスファゲート４１，４２の他方の制御端子（トランジスタ４１ｂ，４２ｂのゲート）がそれぞれ接続されている。
【００９４】
次に、本実施の形態１におけるＮＦＣチップ２の動作について説明する。
【００９５】
先に述べたように、ＮＦＣチップ２においては、受信信号振幅制御回路１４は、カードモード時に動作するシャント回路３０〜３２とリーダ／ライタモード時に動作するアッテネート回路３３〜３５とを有している。
【００９６】
カードモード時には、シャント回路３０〜３２を用いることにより、非線形に受信信号を制限する。すなわち、信号振幅が大きいほど信号制限を強くかける。なぜなら、カードモード時のＡＳＫ信号振幅は、リーダ／ライタから出力される磁界強度が直接制御されているため、リーダ／ライタに近接していて受信信号振幅が大きければＡＳＫ信号振幅も大きくなり、受信信号振幅が大きい時は受信振幅制限を強くかけても十分なＡＳＫ信号振幅が得られるからである。
【００９７】
逆に、リーダ／ライタから離れていて受信信号振幅が小さい時は、受信振幅制限を弱くする。これにより、ＡＳＫ信号振幅の減衰を最小限に留めることができる。
【００９８】
一方、リーダ／ライタモード時には、アッテネート回路３３〜３５を用いることにより、線形に受信信号を制限する。リーダ／ライタ時は、自ら磁界を出力しており、受信信号振幅は通信するＩＣカードなどの状態にかかわらずほぼ一定である。
【００９９】
よって、通信するＩＣカードなどが離れていてＡＳＫ信号振幅が小さい時において、過度に受信信号が減衰されてＡＳＫ信号振幅を減衰させることを防ぐことができる。
【０１００】
続いて、ＮＦＣチップ２における動作モードの一例について、図２を用いて説明する。
【０１０１】
ＮＦＣチップ２の動作モードは、たとえば、１）カードモード（通常）、２）カードモード(peer to peer)、３）リーダ／ライタモード、および４）バッテリレスモードを有している。
【０１０２】
１）カードモード(通常)
ＮＦＣチップ２それ自体は、スタンバイモード(ＮＦＣチップ２の電源は入っているが動作は最小限に抑えられており、たとえば、ＲＦセンサ１７のみが動作)で動作している。
【０１０３】
通信するリーダ／ライタからの信号が入力されることで、ＲＦセンサ１７が入力信号を検知し、該ＲＦセンサ１７から検知信号ｃｄｅｔが電源制御回路２２に出力される。電源制御回路２２は、検知信号ｃｄｅｔを受け取ると、ＮＦＣチップ２全体をカードモードとして動作させる。
【０１０４】
２）カードモード(peer to peer)
ＮＦＣチップ２自体は、スタンバイモードで動作している。携帯電話などのシステムから起動信号ＰＷＯＮが出力され、ＮＦＣチップ２のパワーオン端子ｐｗｏｎに該起動信号ＰＷＯＮが入力されると、ＮＦＣチップ２がリーダ／ライタモードとして動作を始める。
【０１０５】
ＭＰＵ２９がＲＯＭ２６などに格納されているプログラムに従い、ＮＦＣチップ２をpeer to peerのカードモードに遷移させる。このモードは主として、ＮＦＣチップ同士の通信（たとえば、携帯電話間での通信）で使用する。この場合、ＮＦＣチップの片方は、カードモードで動作する必要があるため、このようなモード遷移を行う。
【０１０６】
３）リーダ／ライタモード
ＮＦＣチップ２自体はスタンバイモードで動作している。ＮＦＣチップ２のパワーオン端子ｐｗｏｎに携帯電話などのシステムから起動信号ＰＷＯＮが入力されると、ＮＦＣチップ２は、リーダ／ライタモードとして動作を始める。
【０１０７】
ＭＰＵ２９は、ＲＯＭ２６などに格納されているプログラムに従い、ＮＦＣチップ２がリーダ／ライタモードのまま動作する。リーダ／ライタモードにおいては、モード遷移としてのpeer to peerモードの区別はない。
【０１０８】
４）バッテリレスモード
ＮＦＣチップ２自体は、電源供給が遮断されているため、全く動作していない。この状態から、通信するリーダ／ライタからの電力が、アンテナ駆動端子ｔｐ，ｔｍを介して供給される。整流回路２０は、バッテリレス動作であることを示すバッテリレス信号ｂｌｅｓｓを出力する。
【０１０９】
この場合、ＮＦＣチップ２の動作モードは、カードモードに近いが、アンテナ１３（図１）からの電力供給によって動作しているため、できるだけ低消費電力で動作させる必要がある。そのため、バッテリレスモードとして別のモードによって動作する。
【０１１０】
次に、ＮＦＣチップ２がカードモードとして動作する際に用いられるシャント回路３０（〜３２）の動作について説明する。
【０１１１】
ＮＦＣチップ２がカードモードとなり、ＮＦＣチップ２から受信信号振幅制御回路１４に対してＬｏ信号のシャントオフ信号ｓｈｎｔ＿ｏｆｆがシャント回路３０（〜３２）に出力される。
【０１１２】
シャント回路３０（〜３２）は、Ｌｏ信号のシャントオフ信号ｓｈｎｔ＿ｏｆｆが入力されたことにより、ｒｘｉｎｐ接続インバータ３８、ならびにｒｘｉｎｎ接続インバータ４０が動作（Ｌｏ信号出力）し、ダイオード接続トランジスタ部３９のトランジスタ３９ａ，３９ｂがダイオード接続される。
【０１１３】
ダイオード接続されたトランジスタ３９ａ，３９ｂのドレイン−ソース間に流れる電流は、ドレイン−ソース間電位の２乗にほぼ比例する(実際には、ドレイン−ソース間電位からトランジスタのしきい値電圧Ｖｔｈを引いた値の２乗)。
【０１１４】
これにより、ドレイン−ソース間電位が小さい、すなわち入力信号振幅が小さい時のドレイン−ソース間電流は小さく、ドレイン−ソース間電位が大きい、すなわち入力信号振幅が大きい時のドレイン−ソース間電流は大きい。
【０１１５】
受信信号調整用抵抗である抵抗９，１０（図１）が設けられていることにより、ＡＳＫ信号受信用端子ｒｘｉｎｐ，ｒｘｉｎｎ間を流れる電流が大きいほど、信号振幅の減衰が大きくなるので、ＭＯＳトランジスタの２乗特性を用いた非線形減衰回路を実現することができる。
【０１１６】
また、ＮＦＣチップ２がカードモード以外の場合には、ＮＦＣチップ２から受信信号振幅制御回路１４に対してＨｉ信号のシャントオフ信号ｓｈｎｔ＿ｏｆｆがシャント回路３０（〜３２）に出力される。
【０１１７】
この場合、ダイオード接続トランジスタ部３９におけるトランジスタ３９ａ，３９ｂのゲート電位は、ＮＦＣチップ２の内部動作電圧である電源電圧ｖｃｃ＿ｉｎｎｅｒに接続される。
【０１１８】
ＡＳＫ信号受信用端子ｒｘｉｎｐ，ｒｘｉｎｎの電位が、電源電圧ｖｃｃ＿ｉｎｎｅｒ以下であれば、トランジスタ３９ａ，３９ｂはＯＦＦとなり、ＡＳＫ信号受信用端子ｒｘｉｎｐ，ｒｘｉｎｎ間に電流は流れない。よって、受信信号の減衰も起こらないことになる。
【０１１９】
次に、ＮＦＣチップ２がリーダ／ライタモードとして動作する際に用いられるアッテネート回路３３（〜３５）の動作について説明する。
【０１２０】
ＮＦＣチップ２がリーダ／ライタモードに遷移すると、ＭＰＵ２９からＬｏ信号のアッテネートオフ信号ａｔｔ＿ｏｆｆがアッテネート回路３３（〜３５）に入力される。アッテネート回路３３（〜３５）は、Ｌｏ信号のアッテネートオフ信号ａｔｔ＿ｏｆｆを受け取ると、トランスファゲート４１，４２が導通状態となり、ＡＳＫ信号受信用端子ｒｘｉｎｐとコモン電位用端子ｖｍｉｄとの間、およびＡＳＫ信号受信用端子ｒｘｉｎｎとコモン電位用端子ｖｍｉｄとの間にそれぞれアッテネート抵抗４３，４４がそれぞれ接続される。
【０１２１】
ＮＦＣチップ２のＡＳＫ信号受信用端子ｒｘｉｎｐ，ｒｘｉｎｎには、受信信号調整用抵抗である抵抗９，１０（図１）が接続されているので、該ＡＳＫ信号受信用端子ｒｘｉｎｐ，ｒｘｉｎｎに現れる受信信号振幅は、抵抗９とアッテネート抵抗４３との抵抗分圧、および抵抗１０とアッテネート抵抗４４との抵抗分圧となる。抵抗分圧であるため、減衰率は入力信号振幅にかかわらず一定である。
【０１２２】
また、ＮＦＣチップ２がリーダ／ライタモード以外のモードで動作する際には、ＭＰＵ２９からＨｉ信号のアッテネートオフ信号ａｔｔ＿ｏｆｆが出力される。このＨｉ信号のアッテネートオフ信号ａｔｔ＿ｏｆｆによって、アッテネート回路３３（〜３５）のトランスファゲート４１，４２が非導通状態となるため、ＡＳＫ信号受信用端子ｒｘｉｎｐとコモン電位用端子ｖｍｉｄ、およびＡＳＫ信号受信用端子ｒｘｉｎｎとコモン電位用端子ｖｍｉｄは、それぞれ切り離され、振幅の減衰は起こらない。
【０１２３】
図６は、入力信号強度に対する入力信号振幅の概念を示す説明図である。
【０１２４】
図６において、実線はシャント回路３０（〜３２）が動作した場合（以下、シャント時という）、点線はアッテネート回路３３（〜３５）が動作した場合（以下、アッテネート時という）を示し、一点鎖線はシャント回路３０（〜３２）、およびアッテネート回路３３（〜３５）が動作しない場合（以下、無制御時という）の入力信号振幅をそれぞれ示している。
【０１２５】
図示するように、無制御時は、入力信号強度に比例して入力信号振幅が増加する。シャント時は、入力信号強度が低い時は無制御時とほぼ同じ振幅を得られるが、入力信号強度が増加すると振幅の増加が抑えられる。アッテネート時は、無制御時と比較して一定の割合で減衰を受けている。
【０１２６】
ここで、ＡＳＫ信号が入力した際の受信信号振幅の差(ＡＳＫ信号振幅)について考える。受信信号強度が強く受信信号振幅が大きい時、シャント時はＡＳＫ信号振幅が潰れてしまい、アッテネート時よりもＡＳＫ信号振幅が小さくなってしまう。
【０１２７】
逆に、受信信号強度が弱く受信信号振幅が小さい時、シャント時は受信信号の減衰がないため、アッテネート時よりもＡＳＫ信号振幅を大きく取れる。
【０１２８】
このことから、次のことが言える。ＮＦＣチップ２がリーダ／ライタモードによって動作している時、受信信号は、ＮＦＣチップ２自体が駆動しているためほぼ一定である。しかし、ＡＳＫ信号は、通信するＩＣカードなどが近ければ大きく、遠ければ小さいという特徴がある。
【０１２９】
よって、アッテネート回路３３（〜３５）を使用して、受信信号振幅を電源電圧範囲に近いレベルに減衰させる。こうすることにより、ＡＳＫ信号振幅を最大限に確保することができる。シャント回路３０（〜３５）を使用すると、受信信号振幅自体は大きいため、ＡＳＫ信号振幅を潰してしまう。
【０１３０】
ＮＦＣチップ２がカードモードによって動作している時、受信信号は通信するリーダ／ライタの距離により変化する。ＡＳＫ信号は、受信信号振幅に比例するので、受信信号振幅が大きい場合はＡＳＫ信号は大きく、受信信号振幅が小さい場合はＡＳＫ信号も小さくなる。
【０１３１】
そのため、受信信号振幅が大きい時には、ＡＳＫ信号振幅が潰れるものの、受信信号振幅が小さい時にＡＳＫ信号振幅を確保することができるので、シャント回路３０（〜３５）を使用することが望ましい。アッテネート回路３５（〜３５）を用いると、受信信号振幅が小さく、ＡＳＫ信号が小さい時に、過度にＡＳＫ信号振幅を減衰させてしまう。
【０１３２】
さらに、ＮＦＣチップ２は、用途により大出力のものから小出力のものまで存在する。本実施の形態において述べているＮＦＣチップが小出力のものであるとすると、リーダ／ライタモード時の受信信号振幅と比較して、カードモード時の受信信号振幅は大きくなることを前提とする必要がある。
【０１３３】
なぜなら、大出力リーダ／ライタに近接した場合、アンテナから大きな信号が入力するからである。このことも、リーダ／ライタモード時はアッテネート回路を、カードモード時はシャント回路を用いることが望ましいといえる。
【０１３４】
それにより、本実施の形態１によれば、受信信号振幅制御回路１４により、カードモード時には受信信号を非線形に制限し、リーダ／ライタモード時には、受信信号を線形に制限することにより、いずれの動作モードであってもＡＳＫ信号振幅の減衰を防止することができる。
【０１３５】
また、図４では、シャント回路３０（〜３２）におけるダイオード接続トランジスタ部３９のトランジスタ３９ａ，３９ｂをＰチャネルＭＯＳによるダイオード接続としていたが、たとえば、図７に示すように、ダイオード接続トランジスタ部３９は、ＮチャネルＭＯＳのトランジスタ３９ｃ，３９ｄによるダイオード接続としても同様の効果を得ることができる。
【０１３６】
この場合、図４では、トランジスタ３９ａ，３９ｂには、基板電位として電源電圧ｖｃｃ＿ｉｎｎｅｒが接続されていたが、図７では、トランジスタ３９ｃ，３９ｄに基板電位として基準電位ＶＳＳが接続される構成となる。また、入力インバータ３７においては、トランジスタ３７ａ，３７ｂによって構成されたインバータの後段にトランジスタ３７ｃ，３７ｄによって構成されたインバータが新たに設けられた構成となる。その他の接続構成については、図４と同様である。
【０１３７】
（実施の形態２）
図８は、本発明の実施の形態２によるＮＦＣチップに設けられた電源制御回路の一例を示す回路図、図９は、図８の電源制御回路に設けられた先行判定回路における各部信号のタイミングチャート、図１０は、図８の電源制御回路に設けられたノイズキャンセル回路における各部信号のタイミングチャート、図１１は、図８の電源制御回路に設けられたスタンバイ時間保持回路における構成の一例を示す回路図、図１２は、図１１のスタンバイ保持回路における各部信号のタイミングチャート、図１３は、図８の電源制御回路に設けられたスイッチ回路における構成の一例を示す説明図、図１４は、図１３のスイッチ回路における各部信号のタイミングチャート、図１５は、図８の電源制御回路に設けられたスイッチ回路における構成の他の例を示す説明図である。
【０１３８】
《発明の概要》
本発明の第２の概要は、動作モード信号（起動信号ＰＷＯＮ、検知信号ｃｄｅｔ）に基づいて、半導体装置（ＮＦＣチップ２）における近距離無線通信機能の動作モード（リーダ／ライタモード、カードモード）を判定し、制御信号を出力する受信制御部（電源制御回路２２、ＭＰＵ２９）と、外部接続されたアンテナ（アンテナ１３）、および容量結合（静電容量素子３，４）を介して受信信号が入力される第１、および第２の受信信号端子（ＡＳＫ信号受信用端子ｒｘｉｎｐ、ＡＳＫ信号受信用端子ｒｘｉｎｎ）と、前記第１、および前記第２の受信信号端子を監視し、受信信号が入力されたことを検知すると搬送波入力モードを示す動作モード信号を出力する搬送波入力モード検出回路（整流回路２０）とを有している。
【０１３９】
また、前記受信制御部は、搬送波入力モード検出回路から出力される動作モード信号と外部から入力される搬送波出力モードを示す動作モード信号とがほぼ同時に入力された際に、いずれの信号が先行して入力されたかを判定する先行判定回路（先行判定回路５６）を有した構成からなる。
【０１４０】
以下、上記した概要に基づいて、実施の形態を詳細に説明する。
【０１４１】
前記実施の形態１において、ＮＦＣチップ２の動作モードの区別について説明したが、この動作モードにおいて注意しなければならないのは、通常のカードモードとリーダ／ライタモード(peer to peer、カードモードを含む)の区別である。
【０１４２】
すなわち、ＮＦＣチップ２がスタンバイモードで動作しているときに、通信するリーダ／ライタからの信号入力と、ＮＦＣチップ２のパワーオン端子ｐｗｏｎに入力される起動信号ＰＷＯＮの立ち上がりが極めて近いタイミングであった場合、確実にどちらかのモードに確定させる必要がある。
【０１４３】
よって、本実施の形態２では、動作モードのタイミングが極めて近いタイミングの際にどちらかの動作モードに確定させる技術について説明する。
【０１４４】
スタンバイモード時は、ＮＦＣチップ２の動作電力を落とす必要があるため、ＭＰＵ２９（図２）などロジック回路は動作を停止している。そのため、アナログ的な技術で、両モードを確実に区別する必要がある。
【０１４５】
動作モードの遷移は、電源制御回路２２（図２）で実行する。図８は、電源制御回路２２における構成の一例を示した説明図である。
【０１４６】
電源制御回路２２は、論理積回路４６〜４９、論理和回路５０、インバータ５１，９７、スタンバイ時間保持回路５３、スイッチ回路５４，５５、および先行判定回路５６から構成されている。
【０１４７】
論理積回路４６の一方の入力部には、ＲＦセンサ１７から出力される検知信号ｃｄｅｔが入力されるように接続されており、該論理積回路４６の他方の入力部には、携帯電話などのシステムから供給されるチップイネーブル信号ＣＥＮが入力されるように接続されている。
【０１４８】
また、論理積回路４７の一方の入力部には、携帯電話などのシステムから供給される起動信号ＰＷＯＮが入力されるように接続されており、該論理積回路４７の他方の入力部には、携帯電話などのシステムから供給されるチップイネーブル信号ＣＥＮが入力されるように接続されている。
【０１４９】
論理積回路４６の出力部には、先行判定回路５６の一方の入力部が接続されており、論理積回路４７の出力部には、先行判定回路５６の他方の入力部が接続されている。
【０１５０】
先行判定回路５６は、インバータ５７，５８、論理和回路５９、論理積回路６０，６１、およびノイズキャンセル回路６２，６３から構成されている。また、ノイズキャンセル回路６２は、ディレイ回路６４と論理積回路６５とから構成されており、ノイズキャンセル回路６３は、ディレイ回路６６、および論理積回路６７から構成されている。
【０１５１】
論理積回路４６の出力部には、インバータ５７の入力部、論理積回路６０の一方の入力部、および論理和回路５０の３つ入力部のうちの１つがそれぞれ接続されている。論理積回路４７の出力部には、論理積回路６１の他方の入力部、および論理和回路５０の３つ入力部のうちの１つがそれぞれ接続されている。
【０１５２】
インバータ５７の出力部には、論理和回路５９の他方の入力部が接続されており、該論理和回路５９の一方の入力部には、インバータ５８の入力部、論理積回路６１の出力部、ディレイ回路６６の入力部（ノイズキャンセル回路６３の入力部）、および論理積回路６７の一方の入力部（ノイズキャンセル回路６３の入力部）がそれぞれ接続されている。
【０１５３】
また、論理和回路５９の出力部には、論理積回路６１の一方の入力部が接続されており、インバータ５８の出力部には、論理積回路６０の他方の入力部が接続されている。論理積回路６０の出力部には、ディレイ回路６４の入力部（ノイズキャンセル回路６２の入力部）、および論理積回路６５（ノイズキャンセル回路６２の入力部）の一方の入力部がそれぞれ接続されている。
【０１５４】
ディレイ回路６４の出力部には、論理積回路６５の他方の入力部がそれぞれ接続されており、ディレイ回路６６の出力部には、論理積回路６７の他方の入力部がそれぞれ接続されている。
【０１５５】
論理積回路６５の出力部（ノイズキャンセル回路６２の出力部）には、論理積回路４８の一方の入力部が接続されている。論理積回路６７の出力部（ノイズキャンセル回路６３の出力部）には、論理積回路４９の一方の入力部が接続されている。
【０１５６】
インバータ９７の入力部には、整流回路２０が生成するバッテリレス信号ｂｌｅｓｓが入力されるように接続されており、該インバータ９７の出力部には、インバータ５１，５２の入力部、論理積回路４８の他方の入力部、ならびに論理積回路４９の他方の入力部がそれぞれ接続されている。
【０１５７】
論理積回路４８の出力部からは、カードモードであることを示すカードモード信号ｃａｒｄ＿ｍｏｄｅが出力され、論理積回路４９の出力部からは、リーダ／ライタモードであることを示すリーダ／ライタモード信号ｒｗ＿ｍｏｄｅが出力され、論理積回路５２の出力部からは、電源電圧なしでカードモードとして動作するバッテリレスモード信号ｂｌｅｓｓ＿ｍｏｄｅが出力される。
【０１５８】
電源制御回路２２から出力されるカードモード信号ｃａｒｄ＿ｍｏｄｅ、リーダ／ライタモード信号ｒｗ＿ｍｏｄｅ、またはバッテリレスモード信号ｂｌｅｓｓ＿ｍｏｄｅは、ＭＰＵ２９に入力される。
【０１５９】
インバータ５１の出力部には、論理和回路５０の残る１つの入力部、およびスイッチ回路５４の制御端子が接続されており、該論理和回路５０の出力部には、スタンバイ時間保持回路５３の入力部が接続されている。スタンバイ時間保持回路５３の出力部には、スイッチ回路５５の制御端子が接続されている。
【０１６０】
先行判定回路５６は、検知信号ｃｄｅｔと起動信号ＰＷＯＮとがほぼ同時に立ち上がった際に、先に立ち上がった信号が有効となるように判定する回路である。
【０１６１】
ＮＦＣチップ２を有効とするチップイネーブル信号ＣＥＮがＬｏ信号の場合には、検知信号ｃｄｅｔ、ならびに起動信号ＰＷＯＮのいずれもが無効となる。通常では、検知信号ｃｄｅｔと起動信号ＰＷＯＮは、先に立ち上がった信号が他の信号をそれぞれ無効にするように動作する。
【０１６２】
ただし、検知信号ｃｄｅｔと起動信号ＰＷＯＮがほぼ同時に立ち上がったとき、無効信号にも短いパルスが発生する可能性があるため、ノイズキャンセル回路６２，６３により短パルスを除去している。
【０１６３】
たとえば、バッテリレス信号ｂｌｅｓｓがＬｏ信号、チップイネーブル信号ＣＥＮがＨｉ信号の時に、検知信号ｃｄｅｔが起動信号ＰＷＯＮよりも先に立ち上がった場合、Ｈｉ信号のカードモード信号ｃａｒｄ＿ｍｏｄｅがＭＰＵ２９に出力される。
【０１６４】
また、バッテリレス信号ｂｌｅｓｓがＬｏ信号、チップイネーブル信号ＣＥＮがＨｉ信号の時に、起動信号ＰＷＯＮが検知信号ｃｄｅｔよりも先に立ち上がった場合には、Ｈｉ信号のリーダ／ライタモード信号ｒｗ＿ｍｏｄｅがＭＰＵ２９に出力される。
【０１６５】
バッテリレス信号ｂｌｅｓｓは、チップイネーブル信号ＣＥＮよりも優先される信号となっており、バッテリレス信号ｂｌｅｓｓがＨｉ信号の場合には、他の信号の状態にかかわらず、Ｈｉ信号のバッテリレスモード信号ｂｌｅｓｓ＿ｍｏｄｅがＭＰＵ２９に出力される。
【０１６６】
次に、電源制御回路２２に設けられた先行判定回路５６の詳細な動作について、図９のタイミングチャートを用いて説明する。
【０１６７】
図９において、上方から下方にかけては、論理積回路４６から出力される信号ｃｄｅｔ２、インバータ５７から出力される信号ｃｄｅｔ２ｂ、論理和回路５９から出力される信号ｃｄｅｔ３ｂ、論理積回路６０から出力される信号ｃｄｅｔ３、論理積回路４７から出力される信号ｐｗｏｎ２、論理積回路６１から出力される信号ｐｗｏｎ３、ディレイ回路６６から出力される信号ｐｗｏｎ３ｂの信号タイミングをそれぞれ示している。
【０１６８】
まず、信号ｃｄｅｔ２（検知信号ｃｄｅｔ）が先行した場合について説明する。
【０１６９】
信号ｃｄｅｔ２が立ち上がる（Ｈｉ信号）と、信号ｃｄｅｔ２ｂが立ち下がり（Ｌｏ信号）、この状態では、論理積回路５６から出力される信号ｐｗｏｎ３がＬｏ信号であるので、信号ｃｄｅｔ３ｂも立ち下がる。
【０１７０】
そして、信号ｃｄｅｔ２にわずかに遅れて信号ｐｗｏｎ２が立ち上がる。すると、信号ｐｗｏｎ３も立ち上がることになるが、直後に信号ｃｄｅｔ３ｂが立ち下がるため、信号ｐｗｏｎ３は立ち下がる。
【０１７１】
その後、信号ｐｗｏｎ３ｂが一瞬立ち下がり、その後立ち上がる。信号ｃｄｅｔ３はｃｄｅｔ２と信号ｐｗｏｎ３ｂとの論理積であるので、信号ｃｄｅｔ２が立ち上がった直後に該信号ｃｄｅｔ３が立ち上がり、信号ｐｗｏｎ３ｂの立ち下がりを受けて、一瞬立ち下がった後再度立ち上がり、そのまま安定する。
【０１７２】
これにより、論理積回路６０の出力信号である信号ｃｄｅｔ３と論理積回路６１の出力信号である信号ｐｗｏｎ３は、信号ｃｄｅｔ２が先行したことを受けて、信号ｃｄｅｔ３のみが立ち上がった状態で安定する。
【０１７３】
次に、信号ｐｗｏｎ２（起動信号ＰＷＯＮ）が先行した場合について説明する。
【０１７４】
信号ｐｗｏｎ２が立ち上がる（Ｈｉ信号）と、信号ｐｗｏｎ３が立ち上がる。その後、信号ｐｗｏｎ３ｂが立ち下がる（Ｌｏ信号）。信号ｐｗｏｎ２にわずかに遅れて、信号ｃｄｅｔ２が立ち上がる。この信号ｃｄｅｔ２の立ち上がりを受けて、一瞬、信号ｃｄｅｔ３が立ち上がるが、信号ｐｗｏｎ３ｂの立ち下がりを受けてすぐに立ち下がる。信号ｃｄｅｔ３ｂは立ち上がったままなので、そのままの状態で安定する。
【０１７５】
これにより、信号ｃｄｅｔ３と信号ｐｗｏｎ３は、信号ｐｗｏｎ２が先行したことを受けて、信号ｐｗｏｎ３のみが立ち上がった状態で安定する。なお、信号ｃｄｅｔ３、および信号ｐｗｏｎ３で発生したパルス信号は、ノイズキャンセル回路６２，６３によって除去される。
【０１７６】
続いて、ノイズキャンセル回路６２の動作について、図１０のタイミングチャートを用いて説明する。
【０１７７】
図１０において、上方から下方にかけては、ノイズキャンセル回路６２に入力される信号ｃｄｅｔ３（論理積回路６０から出力される信号）、ノイズキャンセル回路６２に設けられたディレイ回路６４から出力される信号ｃｄｅｔ３ｄ、ノイズキャンセル回路６２に設けられた論理積回路６０から出力される信号ｃｄｅｔ４の信号タイミングをそれぞれ示している。
【０１７８】
まず、ノイズキャンセル回路６２に信号ｃｄｅｔ３が入力されると、ディレイ回路６４によって遅延された信号ｃｄｅｔ３ｄが得られる。信号ｃｄｅｔ４は、信号ｃｄｅｔ３と信号ｃｄｅｔ４ｄとの論理積であるので、ディレイ回路６４の遅延量よりも細いパルスは除去される。
【０１７９】
図１０では、信号ｃｄｅｔ４の生成（ノイズキャンセル回路６２の動作）について述べたが、ノイズキャンセル回路６３から出力される信号ｃｄｅｔ４の生成（ノイズキャンセル回路６３の動作）についても同様であることは明らかである。
【０１８０】
また、電源制御回路２２では、内部電源ノードのＯＮ／ＯＦＦを制御している。スイッチ回路５４は、外部から供給される電源電圧ｖｃｃ、または整流回路２０が生成する電源電圧ｖｃｃ＿ｒｅｃｔのいずれかに切り替えるスイッチである。
【０１８１】
たとえば、バッテリレス信号ｂｌｅｓｓがＬｏ信号（バッテリレスモード以外のモード）の場合には、論理積回路４７から出力される信号ｐｗｏｎ２に基づいて、電源電圧ｖｃｃを内部動作電圧である電源電圧ｖｃｃ＿ｉｎｎｅｒとして出力し、バッテリレス信号ｂｌｅｓｓがＨｉ信号の場合（バッテリレスモードの場合）には、電源電圧ｖｃｃ＿ｒｅｃｔを電源電圧ｖｃｃ＿ｉｎｎｅｒとして出力する。
【０１８２】
電源電圧ｖｃｃ＿ｉｎｎｅｒは、ＮＦＣチップ２がスタンバイ状態であっても動作する回路に供給される電源である。たとえば、ＲＦセンサ１７や受信信号振幅制御回路１４などがこの電源によって動作している。
【０１８３】
チップイネーブル信号ＣＥＮがＨｉ信号の状態において、Ｈｉ信号の検知信号ｃｄｅｔ、Ｈｉ信号の起動信号ＰＷＯＮ、もしくはＨｉ信号のバッテリレス信号ｂｌｅｓｓが入力されると、スイッチ回路５５は、スタンバイ時間保持回路５３から出力される信号ｓｔｎｂｙに基づいて、経路を切り替えて電源電圧ｖｃｃ＿ｉｎｎｅｒを電源電圧ｖｃｃ＿ｓｗとして出力する。
【０１８４】
電源電圧ｖｃｃ＿ｓｗは、ＮＦＣチップ２がスタンバイ状態では動作しない回路に供給される電源である。スタンバイ時に動作しない回路（図２におけるＲＦセンサ１７、および電源制御回路２２以外の回路は、スタンバイ時は動作しない）の電源を遮断することにより、スタンバイ電力の低減が可能になる。
【０１８５】
なお、検知信号ｃｄｅｔや起動信号ＰＷＯＮなどが短いパルスで立ち下がることで、電源電圧ｖｃｃ＿ｓｗが中途な電位でまでしか立ち下がらずに、再び回復する可能性がある。
【０１８６】
それを避けるために、電源制御回路２２には、遅延回路とシュミットトリガ回路とからなるスタンバイ時間保持回路５３を備えている。
【０１８７】
図１１は、スタンバイ時間保持回路５３における構成の一例を示す回路図である。
【０１８８】
スタンバイ時間保持回路５３は、ＰチャネルＭＯＳのトランジスタ６８とＮチャネルＭＯＳのトランジスタ６９からなる第１のインバータ、遅延回路７０、シュミットトリガ回路７１、およびＰチャネルＭＯＳのトランジスタ７２とＮチャネルＭＯＳのトランジスタ７３からなる第２のインバータから構成されている。
【０１８９】
第１のインバータの入力部には、論理和回路５０から出力される信号ｓｗ＿ｏｎが入力されるように接続されており、該第１のインバータの出力部には、遅延回路７０の入力部が接続されている。
【０１９０】
遅延回路７０の出力部には、シュミットトリガ回路７１の入力部が接続されており、該シュミットトリガ回路７１の出力部には、第２のインバータの入力部が接続されている。そして、第２のインバータの出力部から信号ｓｔｎｂｙがスイッチ回路５５に出力される。
【０１９１】
遅延回路７０は、ＰチャネルＭＯＳのトランジスタ７４とＮチャネルＭＯＳのトランジスタ７５とからなる第３のインバータ、抵抗７６、ならびに静電容量素子７７から構成されている。
【０１９２】
シュミットトリガ回路７１は、ＰチャネルＭＯＳのトランジスタ７８とＮチャネルＭＯＳのトランジスタ７９とからなる第４のインバータ、ＰチャネルＭＯＳのトランジスタ８０とＮチャネルＭＯＳのトランジスタ８１とからなる第５のインバータ、およびトランジスタ８２〜８５から構成されている。トランジスタ８２，８３はＰチャネルＭＯＳからなり、トランジスタ８４，８５はＮチャネルＭＯＳからなる。
【０１９３】
第３のインバータの入力部には、第１のインバータの出力部が接続されており、該第３のインバータの出力部には、静電容量素子７７の一方の接続部、および第４のインバータの入力部がそれぞれ接続されている。
【０１９４】
また、第４のインバータの出力部には、第５のインバータの入力部が接続されており、該第５のインバータの出力部には、第２のインバータの入力部、およびトランジスタ８３のゲートがそれぞれ接続されている。
【０１９５】
第３のインバータは、抵抗７６を介して電源電圧ｖｃｃ＿ｉｎｎｅｒが供給されており、静電容量素子７７の他方の接続部には、基準電位ＶＳＳが接続されている。第４のインバータは、トランジスタ８２，８３を介して電源電圧ｖｃｃ＿ｉｎｎｅｒが供給されており、トランジスタ８４，８５を介して基準電位ＶＳＳに接続されている。
【０１９６】
トランジスタ８２のゲートには、該トランジスタ８２の他方の接続部、およびトランジスタ８３の他方の接続部（第４のインバータの電源供給部）がそれぞれ接続されている。トランジスタ８３のゲートには、トランジスタ８５のゲート、ならびに第５のインバータの出力部がそれぞれ接続されている。
【０１９７】
また、トランジスタ８４，８５の一方の接続部、およびトランジスタ８４のゲートには、第４のインバータのグランド端子が接続されており、これらトランジスタ８４，８５の他方の接続部には、基準電位ＶＳＳが接続されている。さらに、第１のインバータ、第２のインバータ、および第５のインバータには、電源電圧ｖｃｃ＿ｉｎｎｅｒが供給されている。
【０１９８】
シュミットトリガ回路７１は、入力に２つのしきい値電圧を持つ回路であり、入力電位がシュミットトリガしきい値電圧（Ｈｉ）を超えると出力電位がＨｉ信号に、入力電位がシュミットトリガしきい値電圧（Ｌｏ）を下回ると出力電位がＬｏ信号に遷移する回路である。そして、入力電位が２つのシュミットトリガしきい値電圧の中間の場合、出力が保持される。
【０１９９】
次に、スタンバイ時間保持回路５３の動作について、図１２のタイミングチャートを用いて説明する。
【０２００】
図１２において、上方から下方にかけては、スタンバイ時間保持回路５３に入力される信号ｓｗ＿ｏｎ、第１のインバータから出力される信号ｓｗ＿ｏｎｂ、遅延回路７０の第３のインバータから出力される信号ｓｗ＿ｄｅｌａｙ、シュミットトリガ回路７１の第５のインバータから出力される信号ｓｗ＿ｓｍｔ、および第２のインバータから出力される信号ｓｔｎｂｙ（スタンバイ時間保持回路５３の出力信号）における信号タイミングをそれぞれ示している。
【０２０１】
まず、信号ｓｗ＿ｏｎが短いパルスで立ち下がると、信号ｓｗ＿ｏｎｂが立ち下がる。シュミットトリガしきい値電圧（Ｌｏ）をちょうど下回るまで、信号ｓｗ＿ｄｅｌａｙが下降し、その直後に上昇するというパターンを考える。
【０２０２】
信号ｓｗ＿ｄｅｌａｙは、立ち下がりの電流駆動力が大きく、立ち上がりの電流駆動力が小さいため、シュミットトリガしきい値電圧（Ｌｏ）を下回ってから、シュミットトリガしきい値電圧（Ｈｉ）を上回るまでに、抵抗７６と静電容量素子７７とのＣＲ時定数で決定される時間がかかる。
【０２０３】
そのため、第２のインバータから出力される信号ｓｔｎｂｙは、最低でも、図１２に示すｔの時間、Ｈｉ信号を保持し続ける。この信号ｓｔｎｂｙは、スイッチ回路５５（図８）に入力される。
【０２０４】
図１３は、スイッチ回路５５における構成の一例を示す説明図である。
【０２０５】
スイッチ回路５５は、トランジスタ８６〜９１、抵抗９２、および静電容量素子９３から構成されている。トランジスタ８６，８８，９０は、それぞれＰチャネルＭＯＳからなり、トランジスタ８７，８９，９１は、それぞれＮチャネルＭＯＳからなる。
【０２０６】
また、トランジスタ８６，８７、トランジスタ８８，８９、およびトランジスタ９０，９１によってそれぞれインバータが構成されている。トランジスタ８６の一方の接続部には、電源電圧ｖｃｃ＿ｉｎｎｅｒが接続されており、該トランジスタ８６の他方の接続部には、トランジスタ８７の一方の接続部が接続されている。
【０２０７】
トランジスタ８７の他方の接続部には、基準電位ＶＳＳが接続されており、トランジスタ８６，８７のゲートには、信号ｓｔｎｂｙが入力されるように接続されている。トランジスタ８８の一方の接続部には、電源電圧ｖｃｃ＿ｉｎｎｅｒが接続されており、該トランジスタ８８の他方の接続部には、トランジスタ８９の一方の接続部が接続されている。
【０２０８】
トランジスタ８９の他方の接続部には、抵抗９２の一方の接続部が接続されており、該抵抗９２の他方の接続部には、基準電位ＶＳＳが接続されている。トランジスタ８８，８９のゲートには、トランジスタ８６，８７によって構成されるインバータから出力される信号ｓｔｎｂｙｂが入力されるように接続されている。
【０２０９】
静電容量素子９３の一方の接続部には、電源電圧ｖｃｃ＿ｉｎｎｅｒが接続されており、トランジスタ８８，８９によって構成されるインバータの出力部には、静電容量素子９３の他方の接続部、ならびにトランジスタ９０，９１のゲート（トランジスタ９０，９１によって構成されるインバータの入力部）がそれぞれ接続されている。
【０２１０】
トランジスタ９０の一方の入力部には、電源電圧ｖｃｃ＿ｉｎｎｅｒが接続されており、該トランジスタ９０の他方の接続部には、トランジスタ９１の一方の接続部が接続されている。トランジスタ９１の他方の接続部には、基準電位ＶＳＳが接続されている。
【０２１１】
そして、トランジスタ９０，９１によって構成されるインバータの出力部（トランジスタ９０の他方の接続部とトランジスタ９１の一方の接続部が接続された接続部）がスイッチ回路５５の出力部となる。
【０２１２】
次に、スイッチ回路５５における動作を、図１４のタイミングチャートを用いて説明する。
【０２１３】
図１４において、上方から下方にかけては、スイッチ回路５５に入力される信号ｓｔｎｂｙ、トランジスタ８６，８７からなるインバータから出力される信号ｓｔｎｂｙｂ、トランジスタ８８，８９からなるインバータから出力される信号ｓｔｎｂｙ＿ｄｅｌａｙ、ならびにトランジスタ９０，９１からなるインバータから出力される電源電圧ｖｃｃ＿ｓｗの信号タイミングをそれぞれ示している。
【０２１４】
まず、信号ｓｔｎｂｙが立ち下がると、トランジスタ８８，８９からなるインバータから出力される信号ｓｔｎｂｙ＿ｄｅｌａｙも立ち下がる。この信号ｓｔｎｂｙ＿ｄｅｌａｙは、立ち下がりの電流駆動力が小さく、立ち上がりの電流駆動力が大きく設計されているため、ゆっくりと立ち下がる。
【０２１５】
続いて、信号ｓｔｎｂｙ＿ｄｅｌａｙが、トランジスタ９０のしきい値電圧を下回ると、電源電圧ｖｃｃ＿ｉｎｎｅｒを電源電圧ｖｃｃ＿ｓｗとして出力する。
【０２１６】
次に、信号ｓｔｎｂｙが立ち上がると、信号ｓｔｎｂｙ＿ｄｅｌａｙが立ち上がり、電源立ち下げ用のトランジスタ９１がＯＮとなって電源電圧ｖｃｃ＿ｓｗが立ち下げられる。
【０２１７】
ここで、トランジスタ９１は、十分に電源電圧ｖｃｃ＿ｉｎｎｅｒを立ち下げることができるように、信号ｓｔｎｂｙのＨｉ期間、ｔが設定されているため、電源電圧ｖｃｃ＿ｓｗを確実に立ち下げることができる。
【０２１８】
なお、信号ｓｔｎｂｙ＿ｄｅｌａｙには遅延量があるため、短いパルスの信号ｓｔｎｂｙの立ち下がりにはスイッチ回路５５は反応しない。しかし、電源電圧ｖｃｃ＿ｓｗが中間まで立ち下がった後、立ち下がっても、ＮＦＣチップ２の動作に問題はない。
【０２１９】
図１５は、スイッチ回路５４における一例を示す説明図である。
【０２２０】
スイッチ回路５４は、インバータ９４、およびトランジスタ９５，９６から構成されている。トランジスタ９５，９６は、ＰチャネルＭＯＳからなる。インバータ９４の入力部、およびトランジスタ９５のゲートには、バッテリレス信号ｂｌｅｓｓが入力されるように接続されており、該トランジスタ９５の一方の接続部には、電源電圧ｖｃｃが接続されている。
【０２２１】
また、インバータ９４の出力部には、トランジスタ９６のゲートが接続されており、該トランジスタ９６の一方の接続部には、電源電圧ｖｃｃ＿ｒｅｃｔが接続されている。トランジスタ９５の他方の接続部とトランジスタ９６の他方の接続部は、共通接続されており、この接続部がスイッチ回路５４の出力部となり、電源電圧ｖｃｃ＿ｉｎｎｅｒ、または電源電圧ｖｃｃが出力される。
【０２２２】
このように、スイッチ回路５４は、電源スイッチとして動作し、バッテリレス信号ｂｌｅｓｓがＬｏ信号の場合は、電源電圧ｖｃｃを出力し、バッテリレス信号ｂｌｅｓｓがＨｉ信号の場合は、電源電圧ｖｃｃ＿ｉｎｎｅｒを出力する。
【０２２３】
それにより、本実施の形態２においては、ＮＦＣチップ２がスタンバイモード状態の際にカードモード、またはリーダ／ライタモードがほぼ同時に設定される場合であっても、該ＮＦＣチップ２を確実にどちらかのモードを設定することができる。
【０２２４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０２２５】
本発明は、近距離無線通信機能を付加する半導体装置における無線通信技術に適している。
【符号の説明】
【０２２６】
１  ＮＦＣシステム
２  ＮＦＣチップ
３  静電容量素子
４  静電容量素子
５  静電容量素子
６  静電容量素子
７  静電容量素子
８  静電容量素子
９  抵抗
１０  抵抗
１１  抵抗
１２  抵抗
１３  アンテナ
１４  受信信号振幅制御回路
１５  ＡＳＫ復調回路
１６  クロック抽出回路
１７  ＲＦセンサ
１８  送信信号振幅制御回路
１９  送信端子ドライバ
２０  整流回路
２１  セキュリティ回路
２２  電源制御回路
２３  クロック発振回路
２４  ＰＬＬ
２５  ＲＡＭ
２６  ＲＯＭ
２７  ＥＥＰＲＯＭ
２８  Ｉ／Ｏ
２９  ＭＰＵ
３０  シャント回路
３１  シャント回路
３２  シャント回路
３３  アッテネート回路
３４  アッテネート回路
３５  アッテネート回路
３６  終端抵抗部
３７  入力インバータ
３７ａ  トランジスタ
３７ｂ  トランジスタ
３８  ｒｘｉｎｐ接続インバータ
３８ａ  トランジスタ
３８ｂ  トランジスタ
３９  ダイオード接続トランジスタ部
３９ａ  トランジスタ
３９ｂ  トランジスタ
４０  ｒｘｉｎｎ接続インバータ
４０ａ  トランジスタ
４０ｂ  トランジスタ
４１  トランスファゲート
４１ａ  トランジスタ
４１ｂ  トランジスタ
４２  トランスファゲート
４２ａ  トランジスタ
４２ｂ  トランジスタ
４３  アッテネート抵抗
４４  アッテネート抵抗
４５  インバータ
４６  論理積回路
４７  論理積回路
４８  論理積回路
４９  論理積回路
５０  論理和回路
５１  インバータ
５２  論理積回路
５３  スタンバイ時間保持回路
５４  スイッチ回路
５５  スイッチ回路
５６  先行判定回路
５７  インバータ
５８  インバータ
５９  論理和回路
６０  論理積回路
６１  論理積回路
６２  ノイズキャンセル回路
６３  ノイズキャンセル回路
６４  ディレイ回路
６５  論理積回路
６６  ディレイ回路
６７  論理積回路
６８  トランジスタ
６９  トランジスタ
７０  遅延回路
７１  シュミットトリガ回路
７２  インバータ
７３  トランジスタ
７４  トランジスタ
７５  トランジスタ
７６  抵抗
７７  静電容量素子
７８  トランジスタ
７９  トランジスタ
８０  トランジスタ
８１  トランジスタ
８２  トランジスタ
８３  トランジスタ
８４  トランジスタ
８５  トランジスタ
８６  トランジスタ
８７  トランジスタ
８８  トランジスタ
８９  トランジスタ
９０  トランジスタ
９１  トランジスタ
９２  抵抗
９３  静電容量素子
９４  インバータ
９５  トランジスタ
９６  トランジスタ
９７  インバータ
【図１】
2012114676.tif 000003
【図２】
2012114676.tif 000004
【図３】
2012114676.tif 000005
【図４】
2012114676.tif 000006
【図５】
2012114676.tif 000007
【図６】
2012114676.tif 000008
【図７】
2012114676.tif 000009
【図８】
2012114676.tif 000010
【図９】
2012114676.tif 000011
【図１０】
2012114676.tif 000012
【図１１】
2012114676.tif 000013
【図１２】
2012114676.tif 000014
【図１３】
2012114676.tif 000015
【図１４】
2012114676.tif 000016
【図１５】
2012114676.tif 000017
【図１６】
2012114676.tif 000018