(57)【要約】【課題】複数のトランジスタを均一に動作させ、低消費電力及び良好な歪特性を実現する。【解決手段】高周波信号を増幅する電力増幅器１００であって、上部電極１２０ａ及び下部電極１２０ｂを有し、高周波信号が入力される整合容量１２０と、整合容量１２０の下部電極１２０ｂから出力される高周波信号を増幅する複数のトランジスタ１１０が所定の方向に並んで配置されているトランジスタ列とを備え、トランジスタ列に隣り合う領域において、トランジスタ列の両端から略等しい距離には、接地されたビアホール１７０が形成され、下部電極１２０ｂは、ビアホール１７０を挟んで高周波信号が均等に分配されるように配置されたマイクロストリップ線路であり、複数のトランジスタ１１０のベース端子に接続される。【選択図】図２
2012109320.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を増幅する電力増幅器であって、
上部電極及び下部電極を有し、前記高周波信号が入力される整合容量と、
前記整合容量の前記下部電極から出力される高周波信号を増幅する複数のバイポーラトランジスタが所定の方向に並んで配置されているトランジスタ列とを備え、
前記トランジスタ列に隣り合う領域において、前記トランジスタ列の両端から略等しい距離には、接地された第１ビアホールが形成され、
前記下部電極は、
前記第１ビアホールを挟んで、前記高周波信号が均等に分配されるように配置されたマイクロストリップ線路であり、前記複数のトランジスタのベース端子に接続される
電力増幅器。
【請求項２】
前記電力増幅器は、さらに、前記接地された第１ビアホールと、前記複数のバイポーラトランジスタのエミッタとに接続されるエミッタ接地用の配線を備える
請求項１記載の電力増幅器。
【請求項３】
前記第１ビアホールを中央に挟む前記下部電極の外側には、さらに、第２ビアホールが形成され、
前記エミッタ接地用の配線は、さらに、前記第２ビアホールに接続されている
請求項２記載の電力増幅器。
【請求項４】
前記エミッタ接地用の配線は、最上層の配線である
請求項２記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を増幅する電力増幅器に関し、特に、複数のバイポーラトランジスタを有する電力増幅器に関する。
【背景技術】
【０００２】
近年、音声通話を主目的とする携帯電話ばかりでなく、スマートホンのようなより高度なアプリケーションを可能とする無線端末の市場拡大に伴い、無線端末の消費電力は、増大している。このため、無線端末で用いられる無線部での最大の電流を消費する送信用電力増幅器の低消費電力化に対する要望が、ますます高くなっている。
【０００３】
例えば、無線端末の送信部では一般的に、バイポーラトランジスタ、特に、化合物半導体を用いたヘテロ接合トランジスタ（以下、ＨＢＴと記載する）を用いた電力増幅器が用いられている。その中でも電力増幅器の消費電力特性に大きな影響を与える複数のＨＢＴ（マルチフィンガーＨＢＴ）のレイアウト方法に関するものである。
【０００４】
ＨＢＴが発熱素子であるために、複数のＨＢＴの熱的な均一動作と消費電力特性とは、相関を有する。そこで、熱的な均一動作を実現するために、様々な複数のＨＢＴのレイアウトが考案されている。なかでも最も多く一般的に用いられているレイアウトとして、複数のＨＢＴから構成されるトランジスタ列を形成し、そのトランジスタ列を複数列、一般的には偶数列を配置するレイアウトがある。
【０００５】
このようなレイアウトにおいて、トランジスタ列を単位として高周波信号を入力し、トランジスタ列ごとに増幅されて出力される出力信号を合成する。そして、半導体チップの外に接続される出力パッドから、外に出力信号が引き出される。
【０００６】
図１は、特許文献１に記載の従来の電力増幅器１０のレイアウトを示す図である。
【０００７】
電力増幅器１０は、複数のＨＢＴが配列された２列のトランジスタ列を有している。つまり、共通ベース端子１１と２つの共通エミッタ端子１２のそれぞれとの間に、複数のＨＢＴが１列に配置されている（図１において横方向）。図１に示す電力増幅器１０では、共通ベース端子１１に入力された高周波信号が、上下のトランジスタ列に分配され、共通コレクタ端子１３から出力される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第５３２１２７９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来技術では、複数のトランジスタを均一に動作させることができず、消費電力の増加、及び、歪特性の悪化を引き起こすという課題がある。
【００１０】
図１に示すようなレイアウトの場合、複数のＨＢＴが列を構成して、その列方向に対して平行に入力信号と出力信号とが進行する。このため、入力信号は、各ＨＢＴに均等に入力されない（入力側から遠い距離のＨＢＴには入力信号の減衰が生じる）。また、出力信号も、出力パッドからの距離が異なるので、均等とはならない（出力パッドから遠いＨＢＴは出力信号の減衰が生じる）。
【００１１】
これによって、各ＨＢＴは、均一な熱分布とはならない。一般的には、列の中央付近が高い温度となることが知られている。熱分布が不均一であるから、各ＨＢＴの動作も不均一となり、消費電力の増加、及び、歪特性の悪化を引き起こす。
【００１２】
そこで、本発明は、上記課題を解決するためになされたものであって、複数のトランジスタを均一に動作させることができ、低消費電力及び良好な歪特性の電力増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明の一態様に係る電力増幅器は、高周波信号を増幅する電力増幅器であって、上部電極及び下部電極を有し、前記高周波信号が入力される整合容量と、前記整合容量の前記下部電極から出力される高周波信号を増幅する複数のバイポーラトランジスタが所定の方向に並んで配置されているトランジスタ列とを備え、前記トランジスタ列に隣り合う領域において、前記トランジスタ列の両端から略等しい距離には、接地された第１ビアホールが形成され、前記下部電極は、前記第１ビアホールを挟んで、前記高周波信号が均等に分配されるように配置されたマイクロストリップ線路であり、前記複数のトランジスタのベース端子に接続される。
【００１４】
本構成によれば、２つに分配されたマイクロストリップ線路は、接地された第１ビアホールを中央部分で挟むように形成されているので、マイクロストリップ線路を通過する信号の電気力線は、接地されたビアホールに集中する。したがって、ビアホールを越しての干渉を大幅に低減することができるので、複数のトランジスタのそれぞれに均一の信号を入力することができる。よって、複数のトランジスタの入力を均一にすることができるので、複数のトランジスタを均一に動作させることができる。これにより、消費電力の増加、及び、歪特性の悪化を抑制することができる。
【００１５】
また、前記電力増幅器は、さらに、前記接地された第１ビアホールと、前記複数のバイポーラトランジスタのエミッタとに接続されるエミッタ接地用の配線を備えてもよい。
【００１６】
本構成によれば、第１ビアホールは、複数のトランジスタのエミッタ接地も兼ねている。これにより、１つのビアホールで２つの機能を兼ねているので、小面積化を実現することができる。
【００１７】
また、前記第１ビアホールを中央に挟む前記下部電極の外側には、さらに、第２ビアホールが形成され、前記エミッタ接地用の配線は、さらに、前記第２ビアホールに接続されていてもよい。
【００１８】
これにより、複数のビアホールによってエミッタ接地を強化することができる。
【００１９】
また、前記エミッタ接地用の配線は、最上層の配線であってもよい。
【発明の効果】
【００２０】
本発明に係る電力増幅器によれば、複数のトランジスタを均一に動作させることができ、低消費電力及び良好な歪特性を実現することができる。
【図面の簡単な説明】
【００２１】
【図１】従来の電力増幅器のレイアウトを示す図である。
【図２】本発明の実施の形態に係る電力増幅器のレイアウトの一例を示す図である。
【図３】本発明の実施の形態に係る電力増幅器のレイアウトの別の一例を示す図である。
【発明を実施するための形態】
【００２２】
以下では、本発明に係る電力増幅器の実施の形態について、図面を用いて詳細に説明する。
【００２３】
本発明の実施の形態に係る電力増幅器は、高周波信号を増幅する電力増幅器であって、上部電極及び下部電極を有し、高周波信号が入力される整合容量と、整合容量の下部電極から出力される高周波信号を増幅する複数のバイポーラトランジスタが所定の方向に並んで配置されているトランジスタ列とを備える。トランジスタ列に隣り合う領域において、トランジスタ列の両端から略等しい距離には、接地されたビアホールが形成されている。そして、下部電極は、ビアホールを挟んで、高周波信号が均等に分配されるように配置されたマイクロストリップ線路であり、複数のトランジスタのベース端子に接続されている。
【００２４】
図２は、本発明の実施の形態に係る電力増幅器１００のレイアウトの一例を示す図である。本発明の実施の形態に係る電力増幅器１００は、複数のバイポーラトランジスタを有し、高周波信号を増幅する。
【００２５】
図２に示すように、電力増幅器１００は、複数のトランジスタ１１０と、整合容量１２０と、コレクタ列１３０と、コレクタパッド１４０と、バイアス用配線１５０と、エミッタ配線１６０とを備える。また、電力増幅器１００には、ビアホール１７０が形成されている。
【００２６】
複数のトランジスタ１１０は、所定の方向に沿って１列に配列され、トランジスタ列を構成する。複数のトランジスタ１１０のベースは、整合容量１２０に接続され、エミッタは、エミッタ配線１６０に接続され、コレクタは、コレクタ列１３０に接続されている。入力信号は、整合容量１２０を介して複数のトランジスタ１１０からなるトランジスタ列のベースに入力される。
【００２７】
整合容量１２０は、整合用の容量であり、上部電極１２０ａと下部電極１２０ｂとを有する。整合容量１２０は、図２に示すように、トランジスタ列に隣り合う領域であって、ビアホール１７０が中央部分に形成されている領域に、ビアホール１７０を挟むように形成されている。
【００２８】
また、上部電極１２０ａと下部電極１２０ｂとの間には、絶縁膜が形成されている（図示せず）。下部電極１２０ｂは、ビアホール１７０を挟んで、高周波信号が均等に分配されるように配置されたマイクロストリップ線路であり、複数のトランジスタ１１０のベース端子に接続される。例えば、下部電極１２０ｂは、トランジスタ列の両端の中線を軸として線対称な形状である。また、上部電極１２０ａは、ビアホール１７０を挟んで、下部電極１２０ｂの上方に形成されている。
【００２９】
なお、マイクロストリップ線路の対向接地面は電力増幅器が形成されたチップ裏面（図示せず）となる。また、ビアホール１７０は、半導体基板をエッチングして貫通させた後、導電体を埋め込み、チップ裏面と電気的に接続している。
【００３０】
上部電極１２０ａには、入力信号として高周波信号が入力される。この入力信号は、絶縁膜を介して下部電極１２０ｂに到達する。下部電極１２０ｂは、マイクロストリップ線路でもあり、２つに線路が分配されている。これは、マイクロストリップ線路を通る信号の進行が、１列に配置された複数のトランジスタ１１０の全てのベースに対し、均一に進行していくことが必要とされるためである。２つに分配された下部電極１２０ｂは、さらに図２に示すように、複数のトランジスタ１１０のベース方向に広げられている。
【００３１】
コレクタ列１３０は、複数のトランジスタ１１０のコレクタとコレクタパッド１４０との間に平行に配置されている。コレクタ列１３０は、複数のトランジスタ１１０のそれぞれによって増幅された信号をコレクタパッド１４０に出力する。
【００３２】
コレクタパッド１４０は、出力端子の一例であり、例えば、ワイヤーボンディングにより外部に増幅された信号を出力する。
【００３３】
バイアス用配線１５０は、ベース電圧を印加するための配線であり、下部電極１２０ｂに接続されている。例えば、同じチップ内に構成されているバイアス回路からの出力電圧が、バイアス用配線１５０及び下部電極１２０ｂを介して、複数のトランジスタ１１０のベースに印加される。
【００３４】
エミッタ配線１６０は、複数のトランジスタ１１０のエミッタ接地用の配線である。エミッタ配線１６０は、接地されたビアホール１７０と、複数のトランジスタ１１０のエミッタに接続されている。エミッタ配線１６０は、例えば、最上層の配線である。
【００３５】
ビアホール１７０は、接地されており、複数のトランジスタ１１０から構成されるトランジスタ列に隣り合う領域において、トランジスタ列の両端から略等しい距離に形成されている。ビアホール１７０は、内部に導体が充填され、又は、内壁を導体によって覆われている。また、下部電極１２０ｂは、ビアホール１７０を挟んで、対称に上下方向に分けられたマイクロストリップ線路である。
【００３６】
本発明の実施の形態では、この分配されたマイクロストリップ線路の間に、接地されたビアホール１７０が設けられていることを特徴とする。
【００３７】
マイクロストリップ線路を進行する信号は、物理的に分配されていても、その信号の電気力線は３次元的であるので、通常互いに干渉する。しかしながら、図２に示すように、中央に接地されたビアホール１７０が形成されていると、このビアホール１７０に電気力線が集中するので、ビアホール１７０を越しての線路への干渉を大幅に低減できる。つまり、ビアホール１７０が信号分離（アイソレーション）の役割をもつ。これにより、１列に配列された複数のトランジスタ１１０のベース方向に対し、均一に分配された信号が拡がって入力されることになる。
【００３８】
本発明の実施の形態では、さらに、エミッタ配線１６０は、接地されたビアホール１７０と、複数のトランジスタ１１０のエミッタとを接続している。つまり、ビアホール１７０は、複数のトランジスタ１１０のエミッタ接地を兼ねる。そのため、１つのビアホールで、２つの機能を有することができ、面積削減ができて、コスト上有利となる。
【００３９】
以下では、本発明の実施の形態に係る電力増幅器の別の例について説明する。
【００４０】
図３は、本発明の実施の形態に係る電力増幅器２００のレイアウトの別の一例を示す図である。本発明の実施の形態の別の例に係る電力増幅器２００は、複数のバイポーラトランジスタを有し、高周波信号を増幅する。
【００４１】
図３に示すように、電力増幅器２００は、複数のトランジスタ２１０と、整合容量２２０と、コレクタ列２３０と、コレクタパッド２４０と、バイアス用配線２５０と、エミッタ配線２６０とを備える。また、電力増幅器２００には、ビアホール２７０ａ及び２７０ｂが形成されている。
【００４２】
例えば、本発明の実施の形態の別の例に係る電力増幅器２００は、半導体基板上に形成される。このとき用いる半導体基板としては、例えば、ＧａＡｓ基板がある。ＧａＡｓ基板上に、各機能層をエピタキシャル成長することで、複数のトランジスタ２１０などを構成する。
【００４３】
複数のトランジスタ２１０は、所定の方向に沿って１列に配列され、トランジスタ列を構成する。例えば、複数のトランジスタ２１０のエミッタ層はＩｎＧａＰからなる層であり、ベース層はｐ型ドーピングされたＧａＡｓ層であり、コレクタ層はＮ型ドーピングされたＧａＡｓ層である。つまり、複数のトランジスタ２１０は、エミッタ層とベース層との間が材料の異なる層のヘテロ接合であるようなＨＢＴである。
【００４４】
半導体基板上に形成される電力増幅器２００のトランジスタ数は、求められる出力レベルによって異なるが、本実施の形態では一例として、現在、最も応用分野の広いいわゆる３Ｇと呼ばれるＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ  Ｍｏｂｉｌｅ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｓｙｓｔｅｍ）変調での約２８ｄＢｍの場合とする。この場合、電力増幅器２００は、２段増幅回路であり、初段は５セル程度、最終段は１８セル程度である。図３は、電力増幅器２００の最終段について示しており、１８セルのトランジスタ２１０が１列に配列されている。
【００４５】
図３では、トランジスタ列の左がベース側、右側がコレクタである。右側にコレクタ列２３０が形成されている。図３に示すように、コレクタ列２３０は、コレクタパッド２４０と平行に配置されている。つまり、複数のトランジスタ２１０それぞれのコレクタ出力は、従来のように一旦コレクタ列に集められることなく、コレクタパッド２４０に出力される。
【００４６】
コレクタパッド２４０は、出力端子の一例であり、例えば、ワイヤーボンディングにより外部に増幅された信号を出力する。例えば、約２５ミクロン径のＡｕからなるワイヤーボンドによって、増幅された信号を外部に取り出すことができる。
【００４７】
整合容量２２０は、整合用の容量であり、上部電極２２０ａと下部電極２２０ｂとを有する。整合容量２２０は、図３に示すように、トランジスタ列に隣り合う領域であって、ビアホール２７０ａが中央部分に形成されている領域に、ビアホール２７０ａを挟むように形成されている。
【００４８】
上部電極２２０ａには、複数のトランジスタ２１０の列に対する入力信号として、５個程度のＨＢＴからなる前段アンプの増幅信号が入力される。上部電極２２０ａは、例えば、Ａｕを主材料とする約３μｍ厚の材料によって形成される。なお、上部電極２２０ａは、入力信号が通過する線路も兼ねる。
【００４９】
上部電極２２０ａの下には、例えば１００ｎｍのＳｉＮからなる絶縁膜が堆積されている（図示せず）。さらに、絶縁膜の下には、下部電極２２０ｂが形成されている。
【００５０】
下部電極２２０ｂは、約１μｍ程度のＡｕを材料とする。前段の増幅信号は、絶縁膜を介してこの下部電極２２０ｂに伝えられ、その信号が下部電極２２０ｂで構成されるマイクロストリップ線路を通過して、複数のトランジスタ２１０のベース端子に入力される。
【００５１】
下部電極２２０ｂは、ビアホール２７０ａを挟んで、高周波信号が均等に分配されるように配置されたマイクロストリップ線路であり、複数のトランジスタ２１０のベース端子に接続される。下部電極２２０ｂは、ベース端子への入力までに分かれており、その中央に直径５０μｍ程度の円形の、接地されたビアホール２７０ａが設けられている。
【００５２】
下部電極２２０ｂは、２つに分かれているので、同じように上部電極２２０ａも分配される。そして、下部電極２２０ｂと上部電極２２０ａとの上下の重なり部分が容量となるので、例えば、この整合容量２２０が全部で１０ｐＦ必要な場合、５ｐＦずつに分かれることになる。
【００５３】
コレクタ列２３０、コレクタパッド２４０及びバイアス用配線２５０は、上述のコレクタ列１３０、コレクタパッド１４０及びバイアス用配線１５０と同様である。
【００５４】
エミッタ配線２６０は、複数のトランジスタ２１０のエミッタ接地用の配線である。エミッタ配線２６０は、ビアホール２７０ａ及び２７０ｂと、複数のトランジスタ２１０のエミッタとに接続されている。
【００５５】
ビアホール２７０ａは、接地されており、複数のトランジスタ２１０から構成されるトランジスタ列に隣り合う領域において、トランジスタ列の両端から略等しい距離に形成されている。また、下部電極２２０ｂは、ビアホール２７０ａを挟んで、対称に上下方向に分けられたマイクロストリップ線路である。なお、マイクロストリップ線路の対向接地面は電力増幅器が形成されたチップ裏面（図示せず）となる。
【００５６】
ビアホール２７０ａ及び２７０ｂは、半導体基板をエッチングすることで貫通して裏面の接地面と配線接続されている。ビアホール２７０ａによって、下部電極２２０ｂのマイクロストリップ線路の２手に分かれた信号は、互いにアイソレーションがとれる。したがって、互いに干渉することなく均一に分配される。このビアホール２７０ａは、トランジスタ列のエミッタとエミッタ配線２６０によって接続されており、エミッタ接地も兼ねている。
【００５７】
さらに、本発明の実施の形態の別の例に係る電力増幅器２００では、ビアホール２７０ａを中央に挟む整合容量２２０の外側には、さらに、ビアホール２７０ｂが形成されている。具体的には、図３に示すように、整合容量２２０の両外側にも接地用の２つのビアホール２７０ｂが設けられており、接地を強化している。
【００５８】
この接地強化は、ビアホール２７０ｂを介して半導体基板の裏面の接地面に接続されるが、その間に配線のインダクタンスがあるので、そのインダクタンスを低減するために行う。インダクタンス低減によって、高周波利得性能が改善し、結果的に低消費電力が実現できる。
【００５９】
以上のように、本発明の実施の形態に係る電力増幅器１００及び２００は、高周波信号が入力される整合容量１２０及び２２０と、整合容量の下部電極１２０ｂ及び２２０ｂから出力される高周波信号を増幅する複数のトランジスタ１１０が所定の方向に並んで配置されているトランジスタ列とを備える。下部電極１２０ｂ及び２２０ｂは、接地されたビアホール１７０及び２７０ａを挟んで均等に分かれるように配置されたマイクロストリップ線路であり、複数のトランジスタ１１０及び２１０のベース端子に接続される。
【００６０】
これにより、２つに分配されたマイクロストリップ線路は、接地されたビアホール１７０及び２７０ａを中央部分で挟むように形成されているので、マイクロストリップ線路を通過する信号の電気力線は、ビアホール１７０及び２７０ａに集中する。したがって、ビアホール１７０及び２７０ａを越しての干渉を大幅に低減することができるので、複数のトランジスタ１１０及び２１０のそれぞれに均一の信号を入力することができる。
【００６１】
また、複数のトランジスタ１１０及び２１０は、出力端子として機能するコレクタパッド１４０及び２４０と平行に１列に配列されている。このため、複数のトランジスタ１１０及び２１０のそれぞれから、増幅された信号が均一に出力される。
【００６２】
このように、本発明の実施の形態に係る電力増幅器によれば、複数のトランジスタの入出力を均一にすることができるので、複数のトランジスタを均一に動作させることができる。したがって、消費電力の増加、及び、歪特性の悪化を抑制することができる。
【００６３】
以上、本発明に係る電力増幅器について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を当該実施の形態に施したものも、本発明の範囲内に含まれる。
【００６４】
例えば、エミッタ接地用の配線であるエミッタ配線１６０及び２６０は、整合容量１２０及び２２０の上部電極１２０ａ及び２２０ａと同じレイヤーで形成されていてもよい。
【００６５】
また、上記図２及び図３において、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。
【００６６】
また、上記図２において、下部電極１２０ｂとエミッタ配線１６０とは、上から見た場合に配線間隔が離間していても重なっていてもよい。放熱性を考慮すれば、エミッタ配線が重なったほうがビアホールに接続する電極面を大きく取れて有利である。上記図３における下部電極２２０ｂとエミッタ配線２６０との配置関係も同様である。
【００６７】
また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。また、上記で示した各構成要素の材料は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された材料に制限されない。
【００６８】
また、上記電力増幅器の構成は、本発明を具体的に説明するために例示するためのものであり、本発明に係る電力増幅器は、上記構成の全てを必ずしも備える必要はない。言い換えると、本発明に係る電力増幅器は、本発明の効果を実現できる最小限の構成のみを備えればよい。
【産業上の利用可能性】
【００６９】
本発明によれば、低消費電力及び良好な歪特性を実現することができるという効果を奏し、例えば、無線端末などに備えられる電力増幅器として利用することができる。
【符号の説明】
【００７０】
１０、１００、２００  電力増幅器
１１  共通ベース端子
１２  共通エミッタ端子
１３  共通コレクタ端子
１１０、２１０  トランジスタ
１２０、２２０  整合容量
１２０ａ、２２０ａ  上部電極
１２０ｂ、２２０ｂ  下部電極
１３０、２３０  コレクタ列
１４０、２４０  コレクタパッド
１５０、２５０  バイアス用配線
１６０、２６０  エミッタ配線
１７０、２７０ａ、２７０ｂ  ビアホール
【図１】
2012109320.tif 000003
【図２】
2012109320.tif 000004
【図３】
2012109320.tif 000005