(57)【要約】【課題】液晶表示装置において、安価な構成で階調表示を実現する。【解決手段】フレームバッファＲＡＭ２０４の２値の表示データを順次取得し、表示データポート２０７（Ｐ２：ポート２）により、表示用ＲＡＭ１０５の各ピクセルのＮビットのいずれかに表示データを設定し２階調（白または黒）で送信すると共に、指定された表示エリアに対して、中間階調色の切替フラグである切替フラグポート２０８（Ｐ３：ポート３）を出力し、表示データポート２０７（Ｐ２：ポート２）とは異なる各ピクセルのＮビットのいずれかにデータを入力することで、別の２階調（中間階調または白）を設定し、階調パレットテーブルの設定値に応じて３階調（白、黒、中間階調）の表示が可能となり、ＲＯＭ、ＲＡＭ容量を削減した安価な構成で階調表示を実現する。【選択図】図２
2012255853.tif 000002
【特許請求の範囲】
【請求項１】
ドットマトリクス液晶を駆動するＬＣＤドライバと、ＬＣＤドライバへピクセル毎に表示データを出力し、前記ドットマトリクス液晶の表示を制御する液晶コントローラと、前記液晶コントローラに備え、Ｎビット階調を出力する為に備えたＮビット／ピクセルで構成する表示用ＲＡＭと、表示用ＲＡＭに記憶されたピクセル毎の表示データを、前記ＬＣＤドライバを制御する出力レベルに変換する階調パレットテーブルと、前記液晶コントローラと１バイト単位のバス幅で構成された第１の出力ポートを介して接続され、前記ドットマトリクス液晶に表示する表示データを生成するＣＰＵを備えたＮビット／ピクセルと、前記Ｎビット／ピクセルに備え、黒又は白と中間階調又は白（黒）の１ピクセル１ビットで表す１フレームの表示データを格納するフレームバッファＲＡＭと、前記フレームバッファＲＡＭの表示データを順次取得し、１回のデータ送信で送られるピクセル数に対応する本数の第２の出力ポートと、上記いずれの１ビットの意味かを切り替えるフラグ出力である第３の出力ポートと、少なくとも３値の内のいずれかの２値表示の表示エリアを指定する表示エリア設定手段を備え、前記第２の出力ポートの各出力線は、前記表示用ＲＡＭの各ピクセルのＮビットのいずれかに表示データが入力されるように、第１の出力ポートの中のＮビット本以上の間隔を離した位置の出力線に対し各々ワイヤードＯＲ配線して接続され、前記ＣＰＵが前記フレームバッファＲＡＭから表示データを取得し、第２の出力ポートから連続したピクセルの表示データが出力されると、１ビット表示データがＮビット幅に拡張されて液晶コントーラの表示用ＲＡＭに入力され、前記階調パレットテーブルは、前記第２の出力ポートまたは第３の出力ポートのデータに応じて、少なくとも３値のデータにデータ変換するように設定され、前記第２の出力ポート又は第３の出力ポートで設定されるビットを含むＮビットデータに基づいてデータ変換すると共に前記表示エリア設定手段で設定された範囲を前記範囲以外で表示しない表示色を含む２値表示を行う液晶制御装置。
【請求項２】
前記表示エリア設定手段で設定された範囲かどうかを判定する表示エリア判定手段を備え、前記ＣＰＵは前記フレームバッファＲＡＭの表示データを前記第２の出力ポートより送信することで白と黒の２値で表現したデータを送信すると共に、設定された範囲であると判定すると、第３の出力ポートからフラグ出力を送信し、中間階調と白（または黒）の２値で表現したデータを送信することで、少なくとも３値の表示制御を行う請求項１に記載の液晶制御装置。
【請求項３】
前記表示エリア設定手段で設定された範囲かどうかを判定する表示エリア判定手段を備え、前記ＣＰＵは前記フレームバッファＲＡＭの表示データを前記第２の出力ポートより送信し、第３の出力ポートからフラグ出力を送信し、中間階調と白（または黒）の２値で表現したデータを送信すると共に、設定された範囲であると判定すると、第３の出力ポートからのフラグ出力の送信を停止し、白黒２値で表現したデータを送信することで、少なくとも３値の表示制御を行う請求項１に記載の液晶制御装置。
【請求項４】
前記フレームバッファＲＡＭに格納される表示データは、前記ＣＰＵによって取得され、前記フレームバッファＲＡＭの最小アドレスの最上位ビットから順番にビットシフト処理を行い、順次第２の出力ポートに表示データ出力し、１フレーム分の表示データを送信する請求項１〜３のいずれか１項に記載の液晶制御装置。
【請求項５】
前記フレームバッファＲＡＭに格納される表示データは、前記ＣＰＵによって取得され、前記フレームバッファＲＡＭの最大アドレスの最下位ビットから順番にビットシフト処理を行い、順次第２の出力ポートに表示データ出力し、１フレーム分の表示データを送信する請求項１〜３のいずれか１項に記載の液晶制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、家電機器、設備機器に搭載されるドットマトリクス液晶制御装置に関するものである。
【背景技術】
【０００２】
従来のドットマトリクス液晶を制御する液晶駆動装置として、特許文献１が示されている。
【０００３】
特許文献１の液晶駆動装置は、ＲＯＭに１ドット１ビットの白黒の画像データを記憶し、画像データを読み出して、画面単位で画像データをＤＲＡＭに書き込み、ドットマトリクス液晶の液晶素子を駆動するＬＣＤドライバへ信号出力するＬＣＤコントローラを備えた液晶駆動装置を構成する。
【０００４】
さらに、ＬＣＤコントローラにＲＯＭから取得した各ドット１ビットの画像データをＮビットに拡張するＮ個のアンド回路で構成したデータ色拡張部と階調表示するためのパレットを備えることにより、ＲＯＭに格納した１ドット１ビットの白黒の画像データを、１ドット毎にＮビット階調表示（または色数表示）に変換するＮ個のアンド回路の一方に入力する。
【０００５】
同時にＣＰＵよりもう１方に制御信号を入力し、１ドット１ビットから１ドットＮビット（２のＮ乗階調）のデータに変換してＤＲＡＭに格納し、パレット設定に応じた階調表示を行うようにし、ＲＯＭに格納するデータ量を減らし、ＲＯＭ容量を小型化、低コスト化を実現している。
【０００６】
また、非特許文献１の液晶コントーラは、ＬＣＤドライバと一体化したＩＣとなっており、ＬＣＤコントローラの階調パレットテーブルは、１ドット５ビットで形成され、３２階調のグレースケール表示を可能としている。また各階調のグレー表示は、階調パレットテーブルの設定値によってＬＣＤドライバの出力レベルを任意に設定させる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−１３７４６６号公報
【非特許文献】
【０００８】
【非特許文献１】ＮＯＶＡＴＥＫ社  ＮＴ７５５３Ｅ＿Ｖ３．０  ＤａｔａＳｈｅｅｔＰ３２−Ｐ３４
【発明の概要】
【発明が解決しようとする課題】
【０００９】
前記従来の構成では、１ピクセル（１ドット）１ビットの画像データをＲＯＭに記憶し、ＮビットのＡＮＤ回路で構成されたデータ拡張部により、２のＮ乗階調にデータ拡張することで、ＲＯＭに記憶するデータ容量を小型化し、ＲＯＭ容量の低減を行い、コスト低減をすることが可能となる。
【００１０】
しかしながら、Ｎビット幅に拡張した画像データを記憶するＤＲＡＭの容量は削減できないため、大きな容量のＤＲＡＭを設ける必要があり、コストが増加してしまう問題があった。
【００１１】
また、非特許文献１のようなＬＣＤコントローラを使用する場合、数ＫＢ〜数十ＫＢ程度のＲＡＭ内蔵の１チップ構成のマイクロコンピュータ（以下、マイコンと称す）において、１フレームの画像データを格納するフレームバッファＲＡＭを設けると、必要なフレームバッファサイズは、フレームサイズ：（縦ドット×横ドット）×Ｎビット／８［Ｂｙｔｅ］となる。
【００１２】
そのため、液晶制御に必要な階調表示が何階調であっても（２階調、４階調であっても）、液晶コントーラの表示用ＲＡＭの階調サイズ（この場合、１ピクセル５ビットの３２階調サイズで固定）のフレームバッファＲＡＭを用意する必要があり、１チップマイコンの内蔵ＲＡＭを大きくする必要があり、コストが高くなるという課題があった。
【００１３】
本発明は、１チップマイコンの内蔵ＲＡＭにフレームバッファＲＡＭを設ける場合において、液晶コントーラの表示用ＲＡＭの階調サイズに影響されずに、階調表示を実現すると共にＲＯＭ容量とフレームバッファＲＡＭ容量を小型化し、低コストの液晶制御装置を実現することを目的とする。
【課題を解決するための手段】
【００１４】
ドットマトリクス液晶を駆動するＬＣＤドライバと、ＬＣＤドライバへピクセル毎に表示データを出力し、前記ドットマトリクス液晶表示を制御するＬＣＤコントローラと、前記ＬＣＤコントローラに備え、Ｎビット階調を出力するために備えたＮビット／ピクセルで構成する表示用ＲＡＭと、表示用ＲＡＭに記憶されたピクセル毎の表示データを、前記ＬＣＤドライバを制御する出力レベルに変換する階調パレットテーブルと、前記ＬＣＤコントローラと１バイト単位のバス幅で構成された第１の出力ポートを介して接続され、前記ドットマトリクス液晶に表示する表示データを生成するＣＰＵを備えたＮビット／ピクセルと、前記Ｎビット／ピクセルに備え、黒又は白と中間階調又は白（黒）の１ピクセル１ビットで表す１フレームの表示データを格納するフレームバッファＲＡＭと、前記フレームバッファＲＡＭの表示データを順次取得し、１回のデータ送信で送られるピクセル数に対応する本数の第２の出力ポートと、上記いずれの１ビットの意味かを切り替えるフラグ出力である第３の出力ポートと、少なくとも３値の内のいずれかの２値表示の表示エリアを指定する表示エリア設定手段を備え、前記第２の出力ポートの各出力線は、前記表示用ＲＡＭの各ピクセルのＮビットのいずれかに表示データが入力されるように、第１の出力ポートの中のＮビット本以上の間隔を離した位置の出力線に対し各々ワイヤードＯＲ配線して接続され、前記ＣＰＵが前記フレームバッファＲＡＭから表示データを取得し、第２の出力ポートから連続したピクセルの表示データが出力されると、１ビット表示データがＮビット幅に拡張されて液晶コントーラの表示用ＲＡＭに入力され、前記階調パレットテーブルは、前記第２の出力ポートまたは第３の出力ポートのデータに応じて、少なくとも３値のデータにデータ変換するように設定され、前記第２の出力ポート又は第３の出力ポートで設定されるビットを含むＮビットデータに基づいてデータ変換すると共に前記表示エリア設定手段で設定された範囲を前記範囲以外で表示しない表示色を含む２値表示を行う液晶制御装置を構成したものである。
【００１５】
この構成により、ＣＰＵがフレームバッファＲＡＭの表示データを順次取得し、１回のデータ送信で送られるピクセル数に対応する本数の第２出力ポートのワイヤードＯＲ配線により、表示用ＲＡＭの各ピクセルのＮビットのいずれかにデータを入力するので、各ピクセルに０か１以上をセットすることができ、２階調（白または黒）表現で表示させることができる。
【００１６】
さらに、表示エリア設定手段で指定された表示エリアにはいずれの１ビットの意味かを切り替えるフラグ出力である第３の出力ポートのワイヤードＯＲ配線により、各ピクセル
のＮビットのいずれかのビットにデータを入力することで、前記第２の出力ポートで入力された値とは異なる１以上の値に変更することができるようになる。
【００１７】
その結果、入力するフラグビット数と階調パレットテーブルの設定値に応じて、少なくとも３値（３階調）のデータを表現できるようになる。
【発明の効果】
【００１８】
本発明によれば、フレームバッファＲＡＭやＲＯＭに格納する表示データを２値（０と１）で表現しても、３階調以上の表示ができるようになり、ＲＯＭ，フレームバッファＲＡＭ容量を抑え、安価な構成で中間階調表示を実現するという効果がある。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態１における液晶制御装置のシステム構成図
【図２】本発明の実施の形態１における液晶制御装置の回路ブロック構成図
【図３】本発明の実施の形態１における液晶制御装置の機能ブロック構成図
【図４】本発明の実施の形態１における中間階調の表示制御を示すフローチャート
【図５】本発明の実施の形態１における表示用ＲＡＭのアドレスマップを示す図
【図６】本発明の実施の形態１におけるポート２による白黒２値の表示データ出力を示す図
【図７】本発明の実施の形態１におけるＬＣＤドライバコントローラＩＣに送信される表示データ（設定値）を示す図
【図８】本発明の実施の形態１におけるポート３の切替フラグポートによる白・中間階調２値の表示データ出力を示す図
【図９】本発明の実施の形態１におけるＬＣＤドライバコントローラＩＣの階調パレットテーブルの設定値を示す図
【発明を実施するための形態】
【００２０】
第１の発明は、ドットマトリクス液晶を駆動するＬＣＤドライバと、ＬＣＤドライバへピクセル毎に表示データを出力し、前記ドットマトリクス液晶の表示を制御する液晶コントローラと、前記液晶コントローラに備え、Ｎビット階調を出力するために備えたＮビット／ピクセルで構成する表示用ＲＡＭと、表示用ＲＡＭに記憶されたピクセル毎の表示データを、前記ＬＣＤドライバを制御する出力レベルに変換する階調パレットテーブルと、前記液晶コントローラと１バイト単位のバス幅で構成された第１の出力ポートを介して接続され、前記ドットマトリクス液晶に表示する表示データを生成するＣＰＵを備えたＮビット／ピクセルと、前記Ｎビット／ピクセルに備え、黒又は白と中間階調又は白（黒）の１ピクセル１ビットで表す１フレームの表示データを格納するフレームバッファＲＡＭと、前記フレームバッファＲＡＭの表示データを順次取得し、１回のデータ送信で送られるピクセル数に対応する本数の第２の出力ポートと、上記いずれの１ビットの意味かを切り替えるフラグ出力である第３の出力ポートと、少なくとも３値の内のいずれかの２値表示の表示エリアを指定する表示エリア設定手段を備え、前記第２の出力ポートの各出力線は、前記表示用ＲＡＭの各ピクセルのＮビットのいずれかに表示データが入力されるように、第１の出力ポートの中のＮビット本以上の間隔を離した位置の出力線に対し各々ワイヤードＯＲ配線して接続され、前記ＣＰＵが前記フレームバッファＲＡＭから表示データを取得し、第２の出力ポートから連続したピクセルの表示データが出力されると、１ビット表示データがＮビット幅に拡張されて液晶コントーラの表示用ＲＡＭに入力され、前記階調パレットテーブルは、前記第２の出力ポートまたは第３の出力ポートのデータに応じて、少なくとも３値のデータにデータ変換するように設定され、前記第２の出力ポート又は第３の出力ポートで設定されるビットを含むＮビットデータに基づいてデータ変換すると共に前記表示エリア設定手段で設定された範囲を前記範囲以外で表示しない表示色を含む２値表示を行う液晶制御装置を構成したものである。
【００２１】
本発明によれば、ＣＰＵがフレームバッファＲＡＭの表示データを順次取得し、１回のデータ送信で送られるピクセル数に対応する本数の第２出力ポートのワイヤードＯＲ配線により、表示用ＲＡＭの各ピクセルのＮビットのいずれかにデータを入力するので、各ピクセルが０か１以上をセットすることができ、２階調（白または黒）表現で表示させる。
【００２２】
さらに、表示エリア設定手段により指定された表示エリアでいずれの１ビットの意味かを切り替えるフラグ出力である第３の出力ポートのワイヤードＯＲ配線により、各ピクセルのＮビットのいずれかのビットにデータを入力することで、前記第２の出力ポートで入力された値とは異なる１以上の値に変更することができるようになる。
【００２３】
その結果、階調パレットテーブルの設定値に対応させた、少なくとも３値（３階調）の色を表現できるようになる。また、ＲＯＭやフレームバッファＲＡＭには、２値表示データを格納するので、データ容量を抑制でき、安価な構成で、３階調以上の液晶制御装置を実現できるようになる。
【００２４】
第２の発明は、前記表示エリア設定手段で設定された範囲かどうかを判定する表示エリア判定手段を備え、前記ＣＰＵは前記フレームバッファＲＡＭの表示データを前記第２の出力ポートより送信することで白と黒の２値で表現したデータを送信すると共に、設定された範囲であると判定すると、第３の出力ポートからフラグ出力を送信し、中間階調と白（または黒）の２値で表現したデータを送信することで、少なくとも３値の表示制御を行う請求項１に記載の液晶制御装置を構成したものである。
【００２５】
本発明によれば、第２の出力ポートより、白また黒で表現される表示データを液晶コントローラ送信すると共に、表示エリア判定手段で、指定された表示エリアであることを判定すると、第３の出力ポートからフラグ出力を送信し、一部に中間階調と白（または黒）の２値（２階調）で表現された表示データを送信することで、３値（３階調）の表示ができるようになり、部分的に中間階調を表示する液晶制御装置を構成できる。
【００２６】
第３の発明は、前記表示エリア設定手段で設定された範囲かどうかを判定する表示エリア判定手段を備え、前記ＣＰＵは前記フレームバッファＲＡＭの表示データを前記第２の出力ポートより送信し、第３の出力ポートからフラグ出力を送信し、中間階調と白（または黒）の２値で表現したデータを送信すると共に、設定された範囲であると判定すると、第３の出力ポートからのフラグ出力の送信を停止し、白黒２値で表現したデータを送信することで、少なくとも３値の表示制御を行う請求項１に記載の液晶制御装置を構成したものである。
【００２７】
本発明によれば、第２の出力ポートと第３の出力ポートより、中間階調と白（または黒）で表現される表示データを液晶コントローラに送信すると共に、表示エリア判定手段で、指定された表示エリアであると判定すると、第３の出力ポートからフラグ出力を停止し、１フレームの一部に黒または白の２値（２階調）で表現された表示データを送信する。
【００２８】
その結果、３値（３階調）での表示ができるようになり、部分的に黒（または白）を表示する液晶制御装置を構成できる。
【００２９】
第４の発明は、前記フレームバッファＲＡＭに格納される表示データは、前記ＣＰＵによって取得され、前記フレームバッファＲＡＭの最小アドレスの最上位ビットから順番にビットシフト処理を行い、順次第２の出力ポートに表示データ出力し、１フレーム分の表示データを送信する請求項１、２または３に記載の液晶制御装置を構成したものである。
【００３０】
本発明によれば、左上のピクセルの表示データを、フレームバッファＲＡＭの最小アドレスの最上位ビット側から順番に配置し、最小アドレスの最上位ビット側から表示データを送信するように構成することにより、前記フレームバッファＲＡＭのアドレス位置を順番にインクリメントしながら表示データを取得し、１フレームデータを左上から右下のピクセルのデータ送信を、少ないビットシフト処理で送信が可能となり、液晶制御装置のデータ転送速度を向上すると共に利用性が向上する。
【００３１】
第５の発明は、前記フレームバッファＲＡＭに格納される表示データは、前記ＣＰＵによって取得され、前記フレームバッファＲＡＭの最大アドレスの最下位ビットから順番にビットシフト処理を行い、順次第２の出力ポートに表示データ出力し、１フレーム分の表示データを送信する請求項１、２または３に記載の液晶制御装置を構成したものである。
【００３２】
本発明によれば、左上のピクセルの表示データを、フレームバッファＲＡＭの最小アドレスの最上位ビット側から順番に配置し、最大アドレスの最下位ビット側から順番に表示データを送信するように構成することにより、前記フレームバッファＲＡＭのアドレス位置を順番にデクリメントしながら表示データを取得し、１フレームデータを右下から左上のピクセルのデータ送信を、少ないビットシフト処理で送信が可能となり、液晶制御装置のデータ転送速度を向上すると共に利用性が向上する。
【００３３】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、この実施の形態によって本発明が限定されるものではない。
【００３４】
（実施の形態）
図１は本発明の実施の形態１における液晶制御装置のシステム構成図である。図２は液晶制御装置の回路ブロック構成図である。図３は液晶制御装置の機能ブロック構成図である。図１、図２、図３を用いて本実施の形態１の構成を説明する。
【００３５】
図１において、液晶制御装置は、マイコン１０１、ＬＣＤドライバコントローラＩＣ１０２、ＬＣＤ１０３の３つの部品で構成される。
【００３６】
マイコン１０１はＲＯＭ、ＲＡＭ、ＣＰＵを内蔵する１チップマイコンである。内蔵するＲＡＭの一部に、表示データを一時的に格納するフレームバッファＲＡＭを構成する。
【００３７】
マイコン１０１は、ＬＣＤドライバコントローラＩＣ１０２のＬＣＤコントローラ１０４に対し制御信号、制御命令、表示データを送信し、送信された表示データは、ＬＣＤ１０３に表示するデータを表示用ＲＡＭ１０５に格納する。
【００３８】
表示用ＲＡＭ１０５は、ＬＣＤ１０３のフレームサイズ（画面サイズ）×Ｎビット（２のＮ乗階調分）の容量を備える。ＬＣＤコントローラ１０４は表示用ＲＡＭ１０５に格納された表示データに応じて、ＬＣＤドライバ１０６にデータを送り、ＬＣＤドライバ１０６は、ＬＣＤ１０３のドットマトリクスで構成された液晶素子ひとつひとつに対して順次駆動する電圧を供給し、ＬＣＤ１０３に所望の表示データを表示する。
【００３９】
ＬＣＤ１０３は、フレームサイズ（画面サイズ）分、例えば横２４０×縦１２８の場合、２４０×１２８＝３０７２０ピクセル（画素）の液晶素子で構成される。ＬＣＤドライバ１０６は、表示用ＲＡＭ１０５の表示データに基づき継続的にＬＣＤ１０３に駆動電圧を供給することで、ＬＣＤ１０３に表示データが表示される。
【００４０】
ＬＣＤドライバコントローラＩＣ１０２は、ＬＣＤコントローラ機能、ＬＣＤドライバ機能が１つのＩＣで構成されたものであり、小型のドットマトリクス液晶を駆動するＩＣ
として良く利用される。
【００４１】
なお、本実施の形態では、機能が一体化したＬＣＤドライバコントローラＩＣ１０２を用いて説明するが、ＬＣＤコントローラとＬＣＤドライバは別々に設けてもよい。
【００４２】
次に、図２を用いて、本実施の形態１の液晶制御装置の内部構成を説明する。
【００４３】
マイコン１０１には、ＣＰＵ２０１、ＲＯＭ２０２、ＲＡＭ２０３、ＲＡＭ２０３の一部にフレームバッファＲＡＭ２０４、Ｉ／Ｏコントローラ２０５を備え、これらを協働させマイコン１０１を機能させている。
【００４４】
ＣＰＵ２０１は中央演算処理装置である。後述のＲＯＭ２０２やＲＡＭ２０３からプログラムの命令やデータを読み出し、ＬＣＤ１０３に表示する表示データを加工、演算し、ＲＡＭ２０３のフレームバッファＲＡＭ２０４に格納する。
【００４５】
具体的には、ＲＯＭ２０２の画像データ、ビットマップフォントデータをＣＰＵ２０１で読み出し加工し、後述のフレームバッファＲＡＭ２０４の所望のアドレスにデータを書き込む。これを複数回繰り返し、フレームバッファＲＡＭ２０４上にフレームデータ（１画面データ）を作成する。
【００４６】
ＲＯＭ２０２は、プログラムの命令、データ及び表示データを格納する。ＲＯＭ２０２は、１度しか書き込みが不可なＲＯＭでも書換え可能なＦＬＡＳＨＲＯＭのいずれであっても構わない。
【００４７】
ＲＡＭ２０３は、プログラムで使用する設定データや表示データなどを格納する。またＲＡＭ２０３には、１ピクセル１ビットで構成したフレームバッファＲＡＭ２０４を備える。例えば、２４０×１２８ドットの場合、３８４０バイトのフレームバッファＲＡＭ２０４を確保する。ＲＡＭ２０３は、ＳＲＡＭでもＤＲＡＭでも構わない。
【００４８】
フレームバッファＲＡＭ２０４は、マイコン１０１がＬＣＤ１０３で表示するフレームデータを一時的に格納するためのバッファＲＡＭである。
【００４９】
ＣＰＵ２０１は、ＲＯＭに格納された画像部品データを必要数取得し加工演算し、表示させたいフレームデータ（１画面データ）をフレームバッファＲＡＭ上に作成し格納する。ＣＰＵ２０１は、ＬＣＤ１０３に表示させるフレームデータ（１画面データ）を継続して作成し、ＬＣＤ１０３へ表示させることでＬＣＤ１０３に絶えず表示データを表示させる。
【００５０】
Ｉ／Ｏコントローラ２０５は、マイコン１０１のＩＯポートを制御する制御装置である。
【００５１】
Ｉ／Ｏコントローラ２０５には、ＬＣＤドライバコントローラＩＣ１０２を制御するＡ０：レジスタセレクト、ＣＳ：チップセレクト、ＷＥ：ライトイネーブル、ＲＥ：リードイネーブル、ＲＳＴ：リセットの５本の制御信号出力と、８本の制御バスである制御バスポート２０６（Ｐ１：ポート１、第１の出力ポートに相当）、表示データを出力する２本の表示データポート２０７（Ｐ２：ポート２、第２の出力ポートに相当）、切替フラグ出力である２本の切替フラグポート２０８（Ｐ３：ポート３、第３の出力ポートに相当）が接続されている。
【００５２】
前記出力ポートの出力信号を協働させ、ＬＣＤドライバコントローラＩＣ１０２を制御
し、ＬＣＤ１０３へ表示データを表示させる。
【００５３】
Ａ０：レジスタセレクトは、送信データが、ＬＣＤドライバコントローラＩＣ１０２への制御命令か制御データかを切り替える。ＣＳ：チップセレクトは、ＬＣＤドライバコントローラＩＣ１０２へのチップ選択信号である。Ｌアクティブ場合、Ｌに設定し、ＬＣＤドライバコントローラＩＣ１０２へ制御命令、制御データ送信を行う。
【００５４】
ＷＥ：ライトイネーブルは、送信する制御命令または制御データをラッチするためのイネーブル信号である。立ち下がりまたは立ち上がりのエッジ信号により、送信する制御命令または制御データをＬＣＤドライバコントローラＩＣ１０２へ取り込む。
【００５５】
ＲＥ：ライトイネーブルは、マイコン１０１に受信する制御データをラッチするためのイネーブル信号である。立ち下がりまたは立ち上がりのエッジ信号により、受信する制御データをＬマイコン１０１へ取り込む。
【００５６】
ＲＳＴ：リセットは、ＬＣＤドライバコントローラＩＣ１０２へのリセット信号である。Ｌアクティブ場合、Ｌに設定し、ＬＣＤドライバコントローラＩＣ１０２のレジスタ設定をクリアし、リセットを行う。
【００５７】
制御バスポート２０６は、Ｐ１（ポート１：Ｐ１０〜Ｐ１７）で示される８本の出力ポートで構成され、ＬＣＤドライバコントローラＩＣ１０２の入力ポートＤ７〜Ｄ０に８ビットの制御命令や制御データをセットし出力する。
【００５８】
表示データポート２０７は、Ｐ２（ポート２：Ｐ２６、Ｐ２７）で示され、マイコン１０１の出力ポートの最上位ビット側から２本のポートを使用したもので、フレームバッファＲＡＭ２０４に格納するフレームデータ（１画面データ）を順次取得し、ビットシフト処理を行いながら、ＬＣＤドライバコントローラＩＣ１０２へ出力し送信する。
【００５９】
また、表示データポート２０７の各出力ポートは、制御バスポート２０６の所定位置にワイヤードＯＲ配線される。
【００６０】
表示データポート２０７の連続する２ピクセルを、制御バスポート２０６の各ピクセルの最上位ビット（ビット３）に接続している。本実施の形態の場合、４ビット幅のピクセルのため、４ビット幅を離して各ピクセルにデータが入力されるように接続している。
【００６１】
すなわち、Ｎビット階調の場合、Ｎビット幅もしくはＮビット以上の幅を離して接続する。このワイヤードＯＲ配線により、ソフト処理によりビットシフト処理を削減できるため、マイコン１０１の処理速度が向上する。動作の詳細は後述する。
【００６２】
なお、表示データポート２０７が出力するタイミングにおいては、ＣＰＵ２０１により制御バスポート２０６のＯＲ配線されている出力端子は、入力設定等に切替えることで出力値の衝突を回避する。また制御バスポートの接続ポート側から出力する場合は、その逆に切り替える。
【００６３】
切替フラグポート２０８は、Ｐ３（ポート３：Ｐ３０、Ｐ３１）で示され、切替フラグポート２０８は２本のポートを使用したもので、それぞれピクセルごとに決定される制御バスポート２０６の所定位置にワイヤードＯＲ配線される。
【００６４】
切替フラグポート２０８は、中間階調色（グレー）を含む２値画像データを送信する場合に、フラグＯＮ（“１”入力）する。それ以外はフラグＯＦＦ（“０”入力）に設定す
る。また、ＬＣＤドライバコントローラＩＣ１０２の各ピクセルのビット２に接続され、当該ビットに色指定切替のフラグ情報をセットする。
【００６５】
このフラグ情報によりビット３にセットされる“１”の表示データが黒なのか中間階調色なのかを判定する。なお切替フラグポート２０８が出力するタイミングにおいては、ＣＰＵ２０１により制御バスポート２０６のＯＲ配線されている出力端子は、入力設定に切替える（Ｈｉ−Ｚ：ハイインピーダンスに設定する）ことで出力値の衝突を回避する。
【００６６】
ＬＣＤドライバコントローラＩＣ１０２のＩ／Ｆバスコントローラ２０９は、マイコン１０１のから入力される制御信号や、制御バスポートの制御命令、制御データやフレームバッファＲＡＭ２０４から転送される表示データを取得する。各制御信号に応じて、表示データを順次取得し、表示用ＲＡＭ１０５に順次格納する。
【００６７】
階調パレットテーブル２１０は、表示用ＲＡＭ１０５に格納されたピクセル毎の表示データを、例えば１ピクセル４ビットの場合、０〜１５（２の４乗：１６階調）のインデックス値に対して、ＬＣＤドライバ１０６が液晶駆動する駆動電圧レベルに変換する。
【００６８】
ＬＣＤドライバ１０６は、セグメントドライバ２１１とコモンドライバ２１２とで構成される。それぞれ、ＬＣＤ１０３の２４０セグメントをセグメントドライバ２１１で駆動し、１２８コモンをコモンドライバ２１２で駆動し、ピクセル単位の液晶素子を駆動している。
【００６９】
図３に液晶制御装置の機能ブロック構成図を示す。図３に示されるように、液晶制御装置の機能は、表示エリア設定手段３０１、記憶手段３０２、表示データ制御手段３０３、表示エリア判定手段３０４、アドレス演算手段３０５、ポート出力手段３０６、ポート出力手段３０７、ＬＣＤドライバコントローラＩＣ１０２、ＬＣＤ１０３で実現される。
【００７０】
このうち、表示エリア設定手段３０１、記憶手段３０２、表示データ制御手段３０３、表示エリア判定手段３０４、アドレス演算手段３０５、ポート出力手段３０６、ポート出力手段３０７は、ソフトウェアによって図２で示される回路ブロックを動作させることによりマイコン１０１内で実現される。
【００７１】
表示エリア設定手段３０１は、中間階調表示を行う表示エリアを記憶手段３０２に設定する。表示エリアは、後述するＬＣＤドライバコントローラＩＣ１０２に備える表示用ＲＡＭのアドレス範囲を指定する。
【００７２】
記憶手段３０２は、表示エリア設定手段３０１で指定された中間階調色を表示するアドレス範囲を、開始垂直アドレス、開始水平アドレス、終了垂直アドレス、終了水平アドレスとして記憶する。またＬＣＤ１０３に表示させる表示データも記憶する。
【００７３】
表示データ制御手段３０３は、記憶手段３０２より、前述の中間階調色を表示するアドレス範囲（開始垂直アドレス、開始水平アドレス、終了垂直アドレス、終了水平アドレス）と、表示データを取得する。
【００７４】
表示データは、格納されている記憶手段３０２の先頭アドレスから、取得、送信、アドレスインクリメントを繰り返しながら、所定バイト数分（１フレーム分）の表示データをＬＣＤドライバコントローラＩＣ１０２へ送信する。表示データを送信する場合、表示データ出力のポート出力手段３０６、中間階調の切替フラグ出力のポート出力手段３０７に表示データをセットし送信する。
【００７５】
表示エリア判定手段３０４は、表示データ制御手段３０３が送信する表示データの送信先の表示用ＲＡＭ１０５のアドレスが、表示エリア設定手段３０１で指定されたアドレス範囲であるかを判定する。判定情報は表示データ制御手段３０３で取得され、指定範囲であった場合は、ポート出力手段３０７より中間階調のフラグ出力または停止を行う。
【００７６】
アドレス演算手段３０５は、表示データを送信するＬＣＤドライバコントローラＩＣ１０２の表示用ＲＡＭアドレスを演算する。具体的には、表示データを所定バイト数送信する度にインクリメントし、送信先のＲＡＭアドレスを演算する。演算された送信先のＲＡＭアドレスは、表示データ制御手段３０３により取得され、中間階調色を表示するアドレス範囲と比較される。
【００７７】
ポート出力手段３０６は、表示データ出力を行う。表示データ制御手段３０３により１回で送信する表示データを、ポート２にセットし、ポート出力手段３０６によりＬＣＤドライバコントローラＩＣ１０２へ送信する。
【００７８】
ポート出力手段３０７は、中間階調の切替フラグ出力を行う。送信先のＲＡＭアドレスが指定された中間階調色のアドレス範囲であった場合、表示データ制御手段３０３によりポート出力手段３０７を制御し切替フラグ出力させる。
【００７９】
ＬＣＤドライバコントローラＩＣ１０２は、ＬＣＤドライバコントローラＩＣで構成される。ＬＣＤ１０３を駆動する電源制御、表示データ制御を行う。表示データ制御手段３０３から送信される表示データを表示する。
【００８０】
次に、本実施の形態１のフレームバッファＲＡＭ２０４に２値で格納した表示データを、４ビット階調の表示用ＲＡＭ１０５に合わせて表示データを変換し、一部の表示データ範囲を中間階調（グレー）で送信し、階調パレットテーブル２１０により、３階調表示を行う動作、作用について図４を用いて説明する。
【００８１】
図４は、本実施の形態１における中間階調の表示制御を示すフローチャートである。ＣＰＵ２０１は、ＲＯＭ２０２により画像データを取得し、データを加工してフレームバッファＲＡＭ２０４の所定位置（アドレス）を指定して画像データをセットする。前記処理を複数回行い、１フレーム分（１画面分）の表示データを作成する（Ｓ４０１）。
【００８２】
なお、本実施の形態１では、安価なワンチップマイコンを想定しているため、フレームバッファＲＡＭ２０４はマイコン１０１のＲＡＭ２０３内に形成しているが、マイコン１０１の外部に設けてもよい。
【００８３】
次に、ＣＰＵ２０１は、中間階調表示行う表示用ＲＡＭ１０５のアドレス範囲（開始垂直アドレス、開始水平アドレス、終了垂直アドレス、終了水平アドレス）をＲＡＭ２０３に設定する。また１フレーム分の表示データを送信する表示用ＲＡＭ１０５の先頭アドレスをＲＡＭ２０３に設定する（Ｓ４０２）。
【００８４】
ＣＰＵ２０１は、ＲＡＭ２０３より表示データの送信先の表示用ＲＡＭ１０５の先頭アドレスを読み出す。またフレームバッファＲＡＭ２０４より、当該アドレスに送信する表示データを読み出し取得する（Ｓ４０３）。
【００８５】
この時、１バイト単位で表示データを取得するため、１回の表示データ送信で２ピクセル分送信するので、ビットシフト処理と送信を所定回数行い、１バイト分（８ピクセル分）の表示データを送信する。なおシステムに応じて１バイト単位でなくてもよく、バイト幅単位で取得される。
【００８６】
次に、送信先の表示用ＲＡＭ１０５のアドレスが、表示エリア設定手段３０１で設定したアドレス範囲であるかを判定する（Ｓ４０４）。
【００８７】
具体的には、ＣＰＵ２０１において、ＲＡＭ２０３より取得した送信先の表示用ＲＡＭ１０５のアドレスが、中間階調表示行う表示用ＲＡＭ１０５のアドレス範囲内であるかどうかを表示エリア判定手段３０４で比較、判定する。
【００８８】
ＬＣＤドライバコントローラＩＣ１０２の表示用ＲＡＭのアドレスマップを図５に示す。水平方向には、セグメントドライバが接続され、ＳＥＧ１、ＳＥＧ２、ＳＥＧ３、ＳＥＧ４、・・・の順番に並んでいる。また垂直方向には、コモンドライバが接続され、ＣＯＭ１、ＣＯＭ２、ＣＯＭ３、・・・、の順番に並んでいる。画面サイズが２４０×１２８ドットの場合、ＳＥＧ１〜ＳＥＧ２４０，ＣＯＭ１〜ＣＯＭ１２８となる。
【００８９】
また、図５のセグメント内の設定値は、２値表現であり各４ビットで構成される。２つのセグメントで１バイト＝８ビットで構成され、（ＣＯＭ１、ＳＥＧ１＋ＳＥＧ２）はアドレス０ｘ００００（垂直アドレス：０ｘ００、水平アドレス：０ｘ００）となる。
【００９０】
表示エリア判定手段３０４の判定が“指定範囲外”であった場合、取得された１フレーム（１画面データ）の表示データの先頭１バイトの上位２ビットから表示データポート２０７（Ｐ２：ポート２）を用いて送信され、同時に中間階調色の切替出力のための切替フラグポート２０８（Ｐ３：ポート３）は、フラグＯＦＦ出力（Ｌ出力）される（Ｓ４０５）。
【００９１】
具体的には、図６に示すように、表示データポート２０７（Ｐ２：ポート２）の上位ビット側から２ビット（Ｐ２７、Ｐ２６）で、２ピクセル分をセットし、ワイヤードＯＲ配線６０１、６０２を介して、マイコン１０１からＬＣＤドライバコントローラＩＣ１０２へデータを送信する。
【００９２】
この時、制御バスポート２０６（Ｐ１：ポート１）とＯＲ配線されているＰ１７、Ｐ１３は、マイコン１０１の設定で入力設定に切り替えているため、Ｈｉ−Ｚ（ハイインピーダンス状態）になっており、同一配線上に接続されている出力ポートの衝突を回避している。
【００９３】
同時に制御バスポート２０６（Ｐ１：ポート１）のデータがセットされない出力端子は０（Ｌ出力）がセットされる。表示データポート２０７（Ｐ２：ポート２）の出力端子Ｐ２５−Ｐ２０は未接続端子である。
【００９４】
そして、取得した１バイトの上位２ビット送信した後、２ビット左シフト処理を行い、次の２ビットを送信、２ビット左シフトを繰り返して、１バイト＝８ビット分送信する。
【００９５】
また、ワイヤードＯＲ配線構成により、１ピクセル１ビットのデータが、１ピクセル４ビットの表示データに変換され、Ｉ／Ｆバスコントローラ２０９を介して、表示用ＲＡＭ１０５にセットされる。本実施の形態では、各ピクセルの最上位ビット（ビット３）に、表示データをセットする。
【００９６】
制御バスポート２０６（Ｐ１：ポート１）の送信により、白・黒２階調で表現した表示データがＬＣＤコントローラドライバＩＣ２に送信される。この時、ピクセル０、１において、それぞれ白表示の場合、図７の符号７０１で示される設定となる。同様に黒表示の場合、図７の符号７０２で示される設定となる。
【００９７】
次に、表示エリア判定手段３０４の判定が“指定範囲内”であった場合、指定エリアに対して、中間階調（グレー）表示を行うため、取得された１フレーム（１画面データ）の表示データの先頭１バイトの上位２ビットから表示データポート２０７（Ｐ２：ポート２）を用いて送信され、同時に中間階調色の切替出力の切替フラグポート２０８（Ｐ３：ポート３）は、フラグＯＮ出力（Ｈ出力）される（Ｓ４０６）。
【００９８】
通常、黒を指定する表示データを、中間階調（グレー）表示に変更するため、中間階調表示に切り替えるためのフラグ出力である切替フラグポート２０８（Ｐ３：ポート３）をＨ出力する（フラグＯＮ）。送信される表示色は、中間階調（グレー）と白となる。
【００９９】
この時、図８のように、切替フラグポート２０８（Ｐ３：ポート３）をＨ出力（フラグＯＮ）にした状態で、表示データポート２０７（Ｐ２：ポート２）のワイヤードＯＲ配線６０１、６０２により、画像データが送信される。この時ピクセル０、１において、それぞれ白表示の場合、図７の符号７０３で示される設定となる。
【０１００】
切替フラグ情報がセットされるビット位置がＨ、すなわち１にセットされ、表示データポート２０７（Ｐ２：ポート２）のワイヤードＯＲ配線６０１、６０２により、最上位ビットに０がセットされる。
【０１０１】
同様に、それぞれ中間階調（グレー）表示の場合、図７の符号７０４で示される設定となる。切替フラグ情報がセットされるビット位置がＨ（１）がセットされ、表示データポート２０７（Ｐ２：ポート２）のワイヤードＯＲ配線６０１、６０２により、最上位ビットに１がセットされる。
【０１０２】
そして表示用ＲＡＭ１０５に設定された表示データは、階調パレットテーブル２１０により、ＬＣＤドライバ１０６の出力レベルに変換される。階調パレットテーブル２１０の設定値を図９に示す。
【０１０３】
前述のとおり、表示用ＲＡＭ１０５に設定した表示データの各ピクセルの値（インデックス値）を、ＬＣＤドライバ１０６の制御レベルに変換するため、階調パレットテーブル設定値９０１を使用する。各ピクセルの表示データのビット３は、表示データポート２０７（Ｐ２：ポート２）で設定される。ビット２は、中間階調用の切替フラグビットとして切替フラグポート２０８（Ｐ３：ポート３）で設定される。
【０１０４】
ピクセルのインデックス値０（図９中の符号９０２）と４（図９中の符号９０３）は、表示色白に設定され、ＬＣＤドライバの制御レベルをＡＬＬ  ＯＦＦレベル（０レベル／１６階調）で駆動する。
【０１０５】
また、ピクセルのインデックス値８（図９中の符号９０４）は、表示色黒に設定され、ＬＣＤドライバの制御レベルをＡＬＬ  ＯＮレベル（１６レベル／１６階調）で駆動する。そしてピクセルのインデックス値１２（図９中の符号９０５）は、表示色グレー（中間階調）に設定され、ＬＣＤドライバの制御レベルの一例として、１０レベル／１６階調で駆動し、ＬＣＤ１０３に表示データを３階調で表示する（Ｓ４０７、Ｓ４０８）。
【０１０６】
フレームバッファＲＡＭ２０４の先頭１バイト＝８ビット＝８ピクセル分の表示データをＬＣＤドライバコントローラＩＣ１０２へ送信すると、ＣＰＵ２０１は、送信する表示データがまだあるかどうかを確認するため、フレームバッファＲＡＭ２０４のアドレス値がフレームバッファＲＡＭ２０４の最終アドレスと比較する（Ｓ４０９）。
【０１０７】
最終アドレスではない場合、ＣＰＵ２０１は、次に取得する表示データの格納先であるフレームバッファＲＡＭ２０４のアドレス値を＋１カウントアップし、ＲＡＭ２０３に記憶する。同時に、送信先である表示用ＲＡＭアドレスのアドレス値も＋１カウントアップする（Ｓ４１０）。
【０１０８】
そして、フレームバッファＲＡＭ２０４の先頭アドレスから２バイト目の表示データを取得し、前述動作と同様に、２バイト目の表示データをＬＣＤドライバコントローラＩＣ１０２へ送信する。これを、フレームバッファＲＡＭ２０４の最終アドレスまで繰り返し処理し、１フレームの表示データを送信し、ＬＣＤ１０３に所望の表示画像を表示させる。
【０１０９】
このように、本実施の形態によれば、ＣＰＵ２０１がフレームバッファＲＡＭ２０４の表示データを順次取得し、１回のデータ送信で送られるピクセル数に対応する本数の表示データポート２０７（Ｐ２：ポート２）のワイヤードＯＲ配線により、表示用ＲＡＭ１０５の各ピクセルの４ビットのいずれかにデータを入力するので、各ピクセルが０か１以上をセットすることができ、２階調（白または黒）表現で表示すると共に、表示エリア設定手段で指定されたエリアに対して、いずれの１ビットの意味かを切り替えるフラグ出力である切替フラグポート２０８（Ｐ３：ポート３）の出力ポートのワイヤードＯＲ配線により、各ピクセルのＮビットのいずれかのビットにデータを入力することで、表示データポート２０７（Ｐ２：ポート２）で入力された値とは異なる１以上の値に変更することができるようになり、階調パレットテーブルの設定値に対応させた、少なくとも３値（３階調）の色を表現が可能となる。
【０１１０】
また、ＲＯＭ２０２やフレームバッファＲＡＭ２０４には、２値表示データを格納しているためデータ容量を抑制するので、８ビットマイコンなどのＲＯＭ、ＲＡＭの少ない１チップマイコンを利用した安価な構成で、３階調以上の液晶制御装置を実現可能になる。
【０１１１】
また、表示エリア判定手段３０４で、表示エリア設定手段３０１で指定されたアドレス範囲であると判定すると、表示データポート２０７（Ｐ２：ポート２）による表示データ出力に加えて、切替フラグポート２０８（Ｐ３：ポート３）からフラグ出力を送信し、中間階調と白（または黒）の２値で表現したデータを送信することで、フレームバッファＲＡＭ２０４の表示データが２値であっても、３値表現ができるようになり、エリア的に中間階調を表示することができる。
【０１１２】
逆に、表示エリア判定手段３０４で、表示エリア設定手段３０１で指定されたアドレス範囲であると判定すると、表示データポート２０７（Ｐ２：ポート２）による表示データ出力に加えて、切替フラグポート２０８（Ｐ３：ポート３）からフラグ出力を送信している状態から、切替フラグポート２０８（Ｐ３：ポート３）からのフラグ出力を停止する。
【０１１３】
これにより、中間階調と白（または黒）の２値で表現したデータの一部分を、白と黒の２値表現のデータを送信できるため、フレームバッファＲＡＭ２０４の表示データが２値であっても３値表現ができるようになり、中間階調表示上に部分的に２値白黒表示を行うことができるようになる。
【０１１４】
また、左上のピクセルの表示データを、フレームバッファＲＡＭ２０４の最小アドレスの最上位ビット側から順番に配置し、最小アドレスの最上位ビット側から表示データを送信するように構成すると、前記フレームバッファＲＡＭ２０４のアドレス位置を順番にインクリメントしながら表示データを取得し、１フレームデータを左上から右下のピクセルのデータ送信を、少ないビットシフト処理で送信が可能となる。
【０１１５】
その結果、液晶制御装置のデータ転送速度を向上すると共に利用性が向上する。
【０１１６】
また、左上のピクセルの表示データを、フレームバッファＲＡＭ２０４の最小アドレスの最上位ビット側から順番に配置し、最大アドレスの最下位ビット側から順番に表示データを送信するように構成すると、前記フレームバッファＲＡＭ２０４のアドレス位置を順番にデクリメントしながら表示データを取得し、１フレームデータを右下から左上のピクセルのデータ送信を、少ないビットシフト処理で送信が可能となる。
【０１１７】
その結果、液晶制御装置のデータ転送速度を向上すると共に利用性が向上する。
【０１１８】
なお、中間階調色の制御レベルは限定されるものではなく、ＬＣＤドライバ１０６で設定可能な最小レベルと最大レベルの中間レベルであればどの設定値でも構わない。そして表示用ＲＡＭ１０５に設定された表示データ値より、階調パレットテーブル２１０で変換された制御レベルに応じて、ＬＣＤ１０３の各ピクセルの液晶素子を駆動することにより、白、黒、グレー（中間階調）の３色（３階調）の階調表示制御を行う。
【０１１９】
なお、本実施の形態では、４ビット階調の表示用ＲＡＭ１０５を備えるＬＣＤコントローラドライバＩＣ２で説明したがこれに限定されるものではなく、５ビット階調などであってもよい。
【０１２０】
また、８ビット（１バイト）２ピクセルの表示用ＲＡＭ１０５構成を用いて説明したが、ピクセルの割り当て方に限定されるものではなく、１６ビット３ピクセル５ビット（３２階調）などであってもよく、表示データポート２０７（Ｐ２：ポート２）のワイヤードＯＲ配線を接続する間隔を、Ｎビット幅（この場合、“５”）以上離して接続することで同様に構成できる。また１アドレスのデータ幅も８ビットでなくてもよく、１６ビットでも３２ビットでも構わない。
【０１２１】
また、制御バスポート２０６（Ｐ１：ポート１）のバス構成として８ビットバスで説明したが、１６ビットバスでも同様に構成可能である。１６ビット３ピクセル５ビットの場合、Ｐ２（ポート２）２０７は３本になり、各々５ビット幅離してワイヤードＯＲ配線される。
【０１２２】
また、切替フラグポート２０８（Ｐ３：ポート３）は２本で構成して説明したが、１回で転送される各ピクセル（本実施の形態の場合は、２ピクセル）に各々データをセットする構成であればよい。またＬＳＢ側の２本のポートを用いたように説明したがビット位置には依存しない。
【０１２３】
また、フレームバッファＲＡＭ２０４のフレームデータ（１画面データ）の１画面分の表示データの左上のピクセルデータから右下のピクセルデータまで順番に送信するように説明したが、右下から左上に順番に送信してもよい。
【０１２４】
また、フレームバッファＲＡＭ２０４のアドレスの最小アドレスも最上位ビットから送信するようにしてもよいし、最大アドレスの最下位ビットから送信してもよい。
【０１２５】
また、本実施の形態では、中間階調色として１色のみを制御するように、切替フラグポート２０８（Ｐ３：ポート３）のワイヤードＯＲ配線の一本を制御したが、複数本で構成することもでき、階調パレットテーブル２１０の設定により中間階調色を増やすことが可能である。
【０１２６】
また、表示用ＲＡＭ１０５、液晶画面サイズとして２４０×１２８ドットで説明したが
これに限定されない。
【０１２７】
マイコン１０１は主として８ビットマイコンや１６ビットマイコンなどの処理能力が低いマイコンを想定するが、３２ビット以上の高処理能力のマイコンであっても同様に構成できる。
【０１２８】
階調パレットテーブル設定値９０１のインデックス値として、使用する値（０、４、８、１２）のみ設定したものを説明したがこれに限定されない。インデックス値１つに対して、１つの表示色となるように表示データポート２０７（Ｐ２：ポート２）、切替フラグポート２０８（Ｐ３：ポート３）の入力を構成すればよい。
【０１２９】
また、表示データポート２０７（Ｐ２：ポート２）、切替フラグポート２０８（Ｐ３：ポート３）とＬＣＤドライバコントローラＩＣ１０２を接続するビット位置は、それぞれ各ピクセルのビット３、ビット２に接続した構成で説明したが、各ピクセルに表示データまたは切替フラグ出力が入力できる構成であればよく、接続するビット位置には依存しない。
【産業上の利用可能性】
【０１３０】
本発明にかかる液晶制御装置は、家庭用、業務用など家電機器、設備機器など、処理能力の低いマイコンを利用したドットマトリクス液晶を使用する液晶制御装置に適用できる。
【符号の説明】
【０１３１】
１０１  マイコン
１０２  ドライバコントローラＩＣ
１０３  ＬＣＤ
１０４  ＬＣＤコントローラ
１０５  表示用ＲＡＭ
１０６  ＬＣＤドライバ
２０１  ＣＰＵ
２０４  フレームバッファＲＡＭ
２０６  制御バスポート
２０７  表示データポート
２０８  切替フラグポート
２１０  階調パレットテーブル
９０１  階調パレットテーブル設定値
３０１  表示エリア設定手段
３０２  記憶手段
３０３  表示データ制御手段
３０４  表示エリア判定手段
３０５  アドレス演算手段
３０６、３０７  ポート出力手段
【図１】
2012255853.tif 000003
【図２】
2012255853.tif 000004
【図３】
2012255853.tif 000005
【図４】
2012255853.tif 000006
【図５】
2012255853.tif 000007
【図７】
2012255853.tif 000008
【図９】
2012255853.tif 000009
【図６】
2012255853.tif 000010
【図８】
2012255853.tif 000011
【手続補正書】
【提出日】平成23年10月19日(2011.10.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、家電機器、設備機器に搭載されるドットマトリクス液晶制御装置に関するものである。
【背景技術】
【０００２】
従来のドットマトリクス液晶を制御する液晶駆動装置として、特許文献１が示されている。
【０００３】
特許文献１の液晶駆動装置は、ＲＯＭに１ドット１ビットの白黒の画像データを記憶し、画像データを読み出して、画面単位で画像データをＤＲＡＭに書き込み、ドットマトリクス液晶の液晶素子を駆動するＬＣＤドライバへ信号出力するＬＣＤコントローラを備えた液晶駆動装置を構成する。
【０００４】
さらに、ＬＣＤコントローラにＲＯＭから取得した各ドット１ビットの画像データをＮビットに拡張するＮ個のアンド回路で構成したデータ色拡張部と階調表示するためのパレットを備えることにより、ＲＯＭに格納した１ドット１ビットの白黒の画像データを、１ドット毎にＮビット階調表示（または色数表示）に変換するＮ個のアンド回路の一方に入力する。
【０００５】
同時にＣＰＵよりもう１方に制御信号を入力し、１ドット１ビットから１ドットＮビット（２のＮ乗階調）のデータに変換してＤＲＡＭに格納し、パレット設定に応じた階調表示を行うようにし、ＲＯＭに格納するデータ量を減らし、ＲＯＭ容量を小型化、低コスト化を実現している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１３７４６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
前記従来の構成では、１ピクセル（１ドット）１ビットの画像データをＲＯＭに記憶し、ＮビットのＡＮＤ回路で構成されたデータ拡張部により、２のＮ乗階調にデータ拡張することで、ＲＯＭに記憶するデータ容量を小型化し、ＲＯＭ容量の低減を行い、コスト低減をすることが可能となる。
【０００８】
しかしながら、Ｎビット幅に拡張した画像データを記憶するＤＲＡＭの容量は削減できないため、大きな容量のＤＲＡＭを設ける必要があり、コストが増加してしまう問題があった。
【０００９】
そのため、液晶制御に必要な階調表示が何階調であっても（２階調、４階調であっても）、液晶コントーラの表示用ＲＡＭの階調サイズ（この場合、１ピクセル５ビットの３２階調サイズで固定）のフレームバッファＲＡＭを用意する必要があり、１チップマイコンの内蔵ＲＡＭを大きくする必要があり、コストが高くなるという課題があった。
【００１０】
本発明は、１チップマイコンの内蔵ＲＡＭにフレームバッファＲＡＭを設ける場合において、液晶コントーラの表示用ＲＡＭの階調サイズに影響されずに、階調表示を実現すると共にＲＯＭ容量とフレームバッファＲＡＭ容量を小型化し、低コストの液晶制御装置を実現することを目的とする。
【課題を解決するための手段】
【００１１】
ドットマトリクス液晶を駆動するＬＣＤドライバと、ＬＣＤドライバへピクセル毎に表示データを出力し、前記ドットマトリクス液晶表示を制御するＬＣＤコントローラと、前記ＬＣＤコントローラに備え、Ｎビット階調を出力するために備えたＮビット／ピクセルで構成する表示用ＲＡＭと、表示用ＲＡＭに記憶されたピクセル毎の表示データを、前記ＬＣＤドライバを制御する出力レベルに変換する階調パレットテーブルと、前記ＬＣＤコントローラと１バイト単位のバス幅で構成された第１の出力ポートを介して接続され、前記ドットマトリクス液晶に表示する表示データを生成するＣＰＵを備えたＮビット／ピクセルと、前記Ｎビット／ピクセルに備え、黒又は白と中間階調又は白（黒）の１ピクセル１ビットで表す１フレームの表示データを格納するフレームバッファＲＡＭと、前記フレームバッファＲＡＭの表示データを順次取得し、１回のデータ送信で送られるピクセル数に対応する本数の第２の出力ポートと、上記いずれの１ビットの意味かを切り替えるフラグ出力である第３の出力ポートと、少なくとも３値の内のいずれかの２値表示の表示エリアを指定する表示エリア設定手段を備え、前記第２の出力ポートの各出力線は、前記表示用ＲＡＭの各ピクセルのＮビットのいずれかに表示データが入力されるように、第１の出力ポートの中のＮビット本以上の間隔を離した位置の出力線に対し各々ワイヤードＯＲ配線して接続され、前記ＣＰＵが前記フレームバッファＲＡＭから表示データを取得し、第２の出力ポートから連続したピクセルの表示データが出力されると、１ビット表示データがＮビット幅に拡張されて液晶コントーラの表示用ＲＡＭに入力され、前記階調パレットテーブルは、前記第２の出力ポートまたは第３の出力ポートのデータに応じて、少なくとも３値のデータにデータ変換するように設定され、前記第２の出力ポート又は第３の出力ポートで設定されるビットを含むＮビットデータに基づいてデータ変換すると共に前記表示エリア設定手段で設定された範囲を前記範囲以外で表示しない表示色を含む２値表示を行う液晶制御装置を構成したものである。
【００１２】
この構成により、ＣＰＵがフレームバッファＲＡＭの表示データを順次取得し、１回のデータ送信で送られるピクセル数に対応する本数の第２出力ポートのワイヤードＯＲ配線により、表示用ＲＡＭの各ピクセルのＮビットのいずれかにデータを入力するので、各ピクセルに０か１以上をセットすることができ、２階調（白または黒）表現で表示させることができる。
【００１３】
さらに、表示エリア設定手段で指定された表示エリアにはいずれの１ビットの意味かを切り替えるフラグ出力である第３の出力ポートのワイヤードＯＲ配線により、各ピクセルのＮビットのいずれかのビットにデータを入力することで、前記第２の出力ポートで入力された値とは異なる１以上の値に変更することができるようになる。
【００１４】
その結果、入力するフラグビット数と階調パレットテーブルの設定値に応じて、少なくとも３値（３階調）のデータを表現できるようになる。
【発明の効果】
【００１５】
本発明によれば、フレームバッファＲＡＭやＲＯＭに格納する表示データを２値（０と１）で表現しても、３階調以上の表示ができるようになり、ＲＯＭ，フレームバッファＲＡＭ容量を抑え、安価な構成で中間階調表示を実現するという効果がある。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１における液晶制御装置のシステム構成図
【図２】本発明の実施の形態１における液晶制御装置の回路ブロック構成図
【図３】本発明の実施の形態１における液晶制御装置の機能ブロック構成図
【図４】本発明の実施の形態１における中間階調の表示制御を示すフローチャート
【図５】本発明の実施の形態１における表示用ＲＡＭのアドレスマップを示す図
【図６】本発明の実施の形態１におけるポート２による白黒２値の表示データ出力を示す図
【図７】本発明の実施の形態１におけるＬＣＤドライバコントローラＩＣに送信される表示データ（設定値）を示す図
【図８】本発明の実施の形態１におけるポート３の切替フラグポートによる白・中間階調２値の表示データ出力を示す図
【図９】本発明の実施の形態１におけるＬＣＤドライバコントローラＩＣの階調パレットテーブルの設定値を示す図
【発明を実施するための形態】
【００１７】
第１の発明は、ドットマトリクス液晶を駆動するＬＣＤドライバと、ＬＣＤドライバへピクセル毎に表示データを出力し、前記ドットマトリクス液晶の表示を制御する液晶コントローラと、前記液晶コントローラに備え、Ｎビット階調を出力するために備えたＮビット／ピクセルで構成する表示用ＲＡＭと、表示用ＲＡＭに記憶されたピクセル毎の表示データを、前記ＬＣＤドライバを制御する出力レベルに変換する階調パレットテーブルと、前記液晶コントローラと１バイト単位のバス幅で構成された第１の出力ポートを介して接続され、前記ドットマトリクス液晶に表示する表示データを生成するＣＰＵを備えたＮビット／ピクセルと、前記Ｎビット／ピクセルに備え、黒又は白と中間階調又は白（黒）の１ピクセル１ビットで表す１フレームの表示データを格納するフレームバッファＲＡＭと、前記フレームバッファＲＡＭの表示データを順次取得し、１回のデータ送信で送られるピクセル数に対応する本数の第２の出力ポートと、上記いずれの１ビットの意味かを切り替えるフラグ出力である第３の出力ポートと、少なくとも３値の内のいずれかの２値表示の表示エリアを指定する表示エリア設定手段を備え、前記第２の出力ポートの各出力線は、前記表示用ＲＡＭの各ピクセルのＮビットのいずれかに表示データが入力されるように、第１の出力ポートの中のＮビット本以上の間隔を離した位置の出力線に対し各々ワイヤードＯＲ配線して接続され、前記ＣＰＵが前記フレームバッファＲＡＭから表示データを取得し、第２の出力ポートから連続したピクセルの表示データが出力されると、１ビット表示データがＮビット幅に拡張されて液晶コントーラの表示用ＲＡＭに入力され、前記階調パレットテーブルは、前記第２の出力ポートまたは第３の出力ポートのデータに応じて、少なくとも３値のデータにデータ変換するように設定され、前記第２の出力ポート又は
第３の出力ポートで設定されるビットを含むＮビットデータに基づいてデータ変換すると共に前記表示エリア設定手段で設定された範囲を前記範囲以外で表示しない表示色を含む２値表示を行う液晶制御装置を構成したものである。
【００１８】
本発明によれば、ＣＰＵがフレームバッファＲＡＭの表示データを順次取得し、１回のデータ送信で送られるピクセル数に対応する本数の第２出力ポートのワイヤードＯＲ配線により、表示用ＲＡＭの各ピクセルのＮビットのいずれかにデータを入力するので、各ピクセルが０か１以上をセットすることができ、２階調（白または黒）表現で表示させる。
【００１９】
さらに、表示エリア設定手段により指定された表示エリアでいずれの１ビットの意味かを切り替えるフラグ出力である第３の出力ポートのワイヤードＯＲ配線により、各ピクセルのＮビットのいずれかのビットにデータを入力することで、前記第２の出力ポートで入力された値とは異なる１以上の値に変更することができるようになる。
【００２０】
その結果、階調パレットテーブルの設定値に対応させた、少なくとも３値（３階調）の色を表現できるようになる。また、ＲＯＭやフレームバッファＲＡＭには、２値表示データを格納するので、データ容量を抑制でき、安価な構成で、３階調以上の液晶制御装置を実現できるようになる。
【００２１】
第２の発明は、前記表示エリア設定手段で設定された範囲かどうかを判定する表示エリア判定手段を備え、前記ＣＰＵは前記フレームバッファＲＡＭの表示データを前記第２の出力ポートより送信することで白と黒の２値で表現したデータを送信すると共に、設定された範囲であると判定すると、第３の出力ポートからフラグ出力を送信し、中間階調と白（または黒）の２値で表現したデータを送信することで、少なくとも３値の表示制御を行う請求項１に記載の液晶制御装置を構成したものである。
【００２２】
本発明によれば、第２の出力ポートより、白また黒で表現される表示データを液晶コントローラ送信すると共に、表示エリア判定手段で、指定された表示エリアであることを判定すると、第３の出力ポートからフラグ出力を送信し、一部に中間階調と白（または黒）の２値（２階調）で表現された表示データを送信することで、３値（３階調）の表示ができるようになり、部分的に中間階調を表示する液晶制御装置を構成できる。
【００２３】
第３の発明は、前記表示エリア設定手段で設定された範囲かどうかを判定する表示エリア判定手段を備え、前記ＣＰＵは前記フレームバッファＲＡＭの表示データを前記第２の出力ポートより送信し、第３の出力ポートからフラグ出力を送信し、中間階調と白（または黒）の２値で表現したデータを送信すると共に、設定された範囲であると判定すると、第３の出力ポートからのフラグ出力の送信を停止し、白黒２値で表現したデータを送信することで、少なくとも３値の表示制御を行う請求項１に記載の液晶制御装置を構成したものである。
【００２４】
本発明によれば、第２の出力ポートと第３の出力ポートより、中間階調と白（または黒）で表現される表示データを液晶コントローラに送信すると共に、表示エリア判定手段で、指定された表示エリアであると判定すると、第３の出力ポートからフラグ出力を停止し、１フレームの一部に黒または白の２値（２階調）で表現された表示データを送信する。
【００２５】
その結果、３値（３階調）での表示ができるようになり、部分的に黒（または白）を表示する液晶制御装置を構成できる。
【００２６】
第４の発明は、前記フレームバッファＲＡＭに格納される表示データは、前記ＣＰＵによって取得され、前記フレームバッファＲＡＭの最小アドレスの最上位ビットから順番に
ビットシフト処理を行い、順次第２の出力ポートに表示データ出力し、１フレーム分の表示データを送信する請求項１、２または３に記載の液晶制御装置を構成したものである。
【００２７】
本発明によれば、左上のピクセルの表示データを、フレームバッファＲＡＭの最小アドレスの最上位ビット側から順番に配置し、最小アドレスの最上位ビット側から表示データを送信するように構成することにより、前記フレームバッファＲＡＭのアドレス位置を順番にインクリメントしながら表示データを取得し、１フレームデータを左上から右下のピクセルのデータ送信を、少ないビットシフト処理で送信が可能となり、液晶制御装置のデータ転送速度を向上すると共に利用性が向上する。
【００２８】
第５の発明は、前記フレームバッファＲＡＭに格納される表示データは、前記ＣＰＵによって取得され、前記フレームバッファＲＡＭの最大アドレスの最下位ビットから順番にビットシフト処理を行い、順次第２の出力ポートに表示データ出力し、１フレーム分の表示データを送信する請求項１、２または３に記載の液晶制御装置を構成したものである。
【００２９】
本発明によれば、左上のピクセルの表示データを、フレームバッファＲＡＭの最小アドレスの最上位ビット側から順番に配置し、最大アドレスの最下位ビット側から順番に表示データを送信するように構成することにより、前記フレームバッファＲＡＭのアドレス位置を順番にデクリメントしながら表示データを取得し、１フレームデータを右下から左上のピクセルのデータ送信を、少ないビットシフト処理で送信が可能となり、液晶制御装置のデータ転送速度を向上すると共に利用性が向上する。
【００３０】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、この実施の形態によって本発明が限定されるものではない。
【００３１】
（実施の形態）
図１は本発明の実施の形態１における液晶制御装置のシステム構成図である。図２は液晶制御装置の回路ブロック構成図である。図３は液晶制御装置の機能ブロック構成図である。図１、図２、図３を用いて本実施の形態１の構成を説明する。
【００３２】
図１において、液晶制御装置は、マイコン１０１、ＬＣＤドライバコントローラＩＣ１０２、ＬＣＤ１０３の３つの部品で構成される。
【００３３】
マイコン１０１はＲＯＭ、ＲＡＭ、ＣＰＵを内蔵する１チップマイコンである。内蔵するＲＡＭの一部に、表示データを一時的に格納するフレームバッファＲＡＭを構成する。
【００３４】
マイコン１０１は、ＬＣＤドライバコントローラＩＣ１０２のＬＣＤコントローラ１０４に対し制御信号、制御命令、表示データを送信し、送信された表示データは、ＬＣＤ１０３に表示するデータを表示用ＲＡＭ１０５に格納する。
【００３５】
表示用ＲＡＭ１０５は、ＬＣＤ１０３のフレームサイズ（画面サイズ）×Ｎビット（２のＮ乗階調分）の容量を備える。ＬＣＤコントローラ１０４は表示用ＲＡＭ１０５に格納された表示データに応じて、ＬＣＤドライバ１０６にデータを送り、ＬＣＤドライバ１０６は、ＬＣＤ１０３のドットマトリクスで構成された液晶素子ひとつひとつに対して順次駆動する電圧を供給し、ＬＣＤ１０３に所望の表示データを表示する。
【００３６】
ＬＣＤ１０３は、フレームサイズ（画面サイズ）分、例えば横２４０×縦１２８の場合、２４０×１２８＝３０７２０ピクセル（画素）の液晶素子で構成される。ＬＣＤドライバ１０６は、表示用ＲＡＭ１０５の表示データに基づき継続的にＬＣＤ１０３に駆動電圧を供給することで、ＬＣＤ１０３に表示データが表示される。
【００３７】
ＬＣＤドライバコントローラＩＣ１０２は、ＬＣＤコントローラ機能、ＬＣＤドライバ機能が１つのＩＣで構成されたものであり、小型のドットマトリクス液晶を駆動するＩＣとして良く利用される。
【００３８】
なお、本実施の形態では、機能が一体化したＬＣＤドライバコントローラＩＣ１０２を用いて説明するが、ＬＣＤコントローラとＬＣＤドライバは別々に設けてもよい。
【００３９】
次に、図２を用いて、本実施の形態１の液晶制御装置の内部構成を説明する。
【００４０】
マイコン１０１には、ＣＰＵ２０１、ＲＯＭ２０２、ＲＡＭ２０３、ＲＡＭ２０３の一部にフレームバッファＲＡＭ２０４、Ｉ／Ｏコントローラ２０５を備え、これらを協働させマイコン１０１を機能させている。
【００４１】
ＣＰＵ２０１は中央演算処理装置である。後述のＲＯＭ２０２やＲＡＭ２０３からプログラムの命令やデータを読み出し、ＬＣＤ１０３に表示する表示データを加工、演算し、ＲＡＭ２０３のフレームバッファＲＡＭ２０４に格納する。
【００４２】
具体的には、ＲＯＭ２０２の画像データ、ビットマップフォントデータをＣＰＵ２０１で読み出し加工し、後述のフレームバッファＲＡＭ２０４の所望のアドレスにデータを書き込む。これを複数回繰り返し、フレームバッファＲＡＭ２０４上にフレームデータ（１画面データ）を作成する。
【００４３】
ＲＯＭ２０２は、プログラムの命令、データ及び表示データを格納する。ＲＯＭ２０２は、１度しか書き込みが不可なＲＯＭでも書換え可能なＦＬＡＳＨＲＯＭのいずれであっても構わない。
【００４４】
ＲＡＭ２０３は、プログラムで使用する設定データや表示データなどを格納する。またＲＡＭ２０３には、１ピクセル１ビットで構成したフレームバッファＲＡＭ２０４を備える。例えば、２４０×１２８ドットの場合、３８４０バイトのフレームバッファＲＡＭ２０４を確保する。ＲＡＭ２０３は、ＳＲＡＭでもＤＲＡＭでも構わない。
【００４５】
フレームバッファＲＡＭ２０４は、マイコン１０１がＬＣＤ１０３で表示するフレームデータを一時的に格納するためのバッファＲＡＭである。
【００４６】
ＣＰＵ２０１は、ＲＯＭに格納された画像部品データを必要数取得し加工演算し、表示させたいフレームデータ（１画面データ）をフレームバッファＲＡＭ上に作成し格納する。ＣＰＵ２０１は、ＬＣＤ１０３に表示させるフレームデータ（１画面データ）を継続して作成し、ＬＣＤ１０３へ表示させることでＬＣＤ１０３に絶えず表示データを表示させる。
【００４７】
Ｉ／Ｏコントローラ２０５は、マイコン１０１のＩＯポートを制御する制御装置である。
【００４８】
Ｉ／Ｏコントローラ２０５には、ＬＣＤドライバコントローラＩＣ１０２を制御するＡ０：レジスタセレクト、ＣＳ：チップセレクト、ＷＥ：ライトイネーブル、ＲＥ：リードイネーブル、ＲＳＴ：リセットの５本の制御信号出力と、８本の制御バスである制御バスポート２０６（Ｐ１：ポート１、第１の出力ポートに相当）、表示データを出力する２本の表示データポート２０７（Ｐ２：ポート２、第２の出力ポートに相当）、切替フラグ出力である２本の切替フラグポート２０８（Ｐ３：ポート３、第３の出力ポートに相当）が
接続されている。
【００４９】
前記出力ポートの出力信号を協働させ、ＬＣＤドライバコントローラＩＣ１０２を制御し、ＬＣＤ１０３へ表示データを表示させる。
【００５０】
Ａ０：レジスタセレクトは、送信データが、ＬＣＤドライバコントローラＩＣ１０２への制御命令か制御データかを切り替える。ＣＳ：チップセレクトは、ＬＣＤドライバコントローラＩＣ１０２へのチップ選択信号である。Ｌアクティブ場合、Ｌに設定し、ＬＣＤドライバコントローラＩＣ１０２へ制御命令、制御データ送信を行う。
【００５１】
ＷＥ：ライトイネーブルは、送信する制御命令または制御データをラッチするためのイネーブル信号である。立ち下がりまたは立ち上がりのエッジ信号により、送信する制御命令または制御データをＬＣＤドライバコントローラＩＣ１０２へ取り込む。
【００５２】
ＲＥ：ライトイネーブルは、マイコン１０１に受信する制御データをラッチするためのイネーブル信号である。立ち下がりまたは立ち上がりのエッジ信号により、受信する制御データをＬマイコン１０１へ取り込む。
【００５３】
ＲＳＴ：リセットは、ＬＣＤドライバコントローラＩＣ１０２へのリセット信号である。Ｌアクティブ場合、Ｌに設定し、ＬＣＤドライバコントローラＩＣ１０２のレジスタ設定をクリアし、リセットを行う。
【００５４】
制御バスポート２０６は、Ｐ１（ポート１：Ｐ１０〜Ｐ１７）で示される８本の出力ポートで構成され、ＬＣＤドライバコントローラＩＣ１０２の入力ポートＤ７〜Ｄ０に８ビットの制御命令や制御データをセットし出力する。
【００５５】
表示データポート２０７は、Ｐ２（ポート２：Ｐ２６、Ｐ２７）で示され、マイコン１０１の出力ポートの最上位ビット側から２本のポートを使用したもので、フレームバッファＲＡＭ２０４に格納するフレームデータ（１画面データ）を順次取得し、ビットシフト処理を行いながら、ＬＣＤドライバコントローラＩＣ１０２へ出力し送信する。
【００５６】
また、表示データポート２０７の各出力ポートは、制御バスポート２０６の所定位置にワイヤードＯＲ配線される。
【００５７】
表示データポート２０７の連続する２ピクセルを、制御バスポート２０６の各ピクセルの最上位ビット（ビット３）に接続している。本実施の形態の場合、４ビット幅のピクセルのため、４ビット幅を離して各ピクセルにデータが入力されるように接続している。
【００５８】
すなわち、Ｎビット階調の場合、Ｎビット幅もしくはＮビット以上の幅を離して接続する。このワイヤードＯＲ配線により、ソフト処理によりビットシフト処理を削減できるため、マイコン１０１の処理速度が向上する。動作の詳細は後述する。
【００５９】
なお、表示データポート２０７が出力するタイミングにおいては、ＣＰＵ２０１により制御バスポート２０６のＯＲ配線されている出力端子は、入力設定等に切替えることで出力値の衝突を回避する。また制御バスポートの接続ポート側から出力する場合は、その逆に切り替える。
【００６０】
切替フラグポート２０８は、Ｐ３（ポート３：Ｐ３０、Ｐ３１）で示され、切替フラグポート２０８は２本のポートを使用したもので、それぞれピクセルごとに決定される制御バスポート２０６の所定位置にワイヤードＯＲ配線される。
【００６１】
切替フラグポート２０８は、中間階調色（グレー）を含む２値画像データを送信する場合に、フラグＯＮ（“１”入力）する。それ以外はフラグＯＦＦ（“０”入力）に設定する。また、ＬＣＤドライバコントローラＩＣ１０２の各ピクセルのビット２に接続され、当該ビットに色指定切替のフラグ情報をセットする。
【００６２】
このフラグ情報によりビット３にセットされる“１”の表示データが黒なのか中間階調色なのかを判定する。なお切替フラグポート２０８が出力するタイミングにおいては、ＣＰＵ２０１により制御バスポート２０６のＯＲ配線されている出力端子は、入力設定に切替える（Ｈｉ−Ｚ：ハイインピーダンスに設定する）ことで出力値の衝突を回避する。
【００６３】
ＬＣＤドライバコントローラＩＣ１０２のＩ／Ｆバスコントローラ２０９は、マイコン１０１のから入力される制御信号や、制御バスポートの制御命令、制御データやフレームバッファＲＡＭ２０４から転送される表示データを取得する。各制御信号に応じて、表示データを順次取得し、表示用ＲＡＭ１０５に順次格納する。
【００６４】
階調パレットテーブル２１０は、表示用ＲＡＭ１０５に格納されたピクセル毎の表示データを、例えば１ピクセル４ビットの場合、０〜１５（２の４乗：１６階調）のインデックス値に対して、ＬＣＤドライバ１０６が液晶駆動する駆動電圧レベルに変換する。
【００６５】
ＬＣＤドライバ１０６は、セグメントドライバ２１１とコモンドライバ２１２とで構成される。それぞれ、ＬＣＤ１０３の２４０セグメントをセグメントドライバ２１１で駆動し、１２８コモンをコモンドライバ２１２で駆動し、ピクセル単位の液晶素子を駆動している。
【００６６】
図３に液晶制御装置の機能ブロック構成図を示す。図３に示されるように、液晶制御装置の機能は、表示エリア設定手段３０１、記憶手段３０２、表示データ制御手段３０３、表示エリア判定手段３０４、アドレス演算手段３０５、ポート出力手段３０６、ポート出力手段３０７、ＬＣＤドライバコントローラＩＣ１０２、ＬＣＤ１０３で実現される。
【００６７】
このうち、表示エリア設定手段３０１、記憶手段３０２、表示データ制御手段３０３、表示エリア判定手段３０４、アドレス演算手段３０５、ポート出力手段３０６、ポート出力手段３０７は、ソフトウェアによって図２で示されるマイコン１０１内の回路ブロックを動作させることにより実現される。
【００６８】
表示エリア設定手段３０１は、中間階調表示を行う表示エリアを記憶手段３０２に設定する。表示エリアは、後述するＬＣＤドライバコントローラＩＣ１０２に備える表示用ＲＡＭのアドレス範囲を指定する。
【００６９】
記憶手段３０２は、表示エリア設定手段３０１で指定された中間階調色を表示するアドレス範囲を、開始垂直アドレス、開始水平アドレス、終了垂直アドレス、終了水平アドレスとして記憶する。またＬＣＤ１０３に表示させる表示データも記憶する。
【００７０】
表示データ制御手段３０３は、記憶手段３０２より、前述の中間階調色を表示するアドレス範囲（開始垂直アドレス、開始水平アドレス、終了垂直アドレス、終了水平アドレス）と、表示データを取得する。
【００７１】
表示データは、格納されている記憶手段３０２の先頭アドレスから、取得、送信、アドレスインクリメントを繰り返しながら、所定バイト数分（１フレーム分）の表示データをＬＣＤドライバコントローラＩＣ１０２へ送信する。表示データを送信する場合、表示デ
ータ出力のポート出力手段３０６、中間階調の切替フラグ出力のポート出力手段３０７に表示データをセットし送信する。
【００７２】
表示エリア判定手段３０４は、表示データ制御手段３０３が送信する表示データの送信先の表示用ＲＡＭ１０５のアドレスが、表示エリア設定手段３０１で指定されたアドレス範囲であるかを判定する。判定情報は表示データ制御手段３０３で取得され、指定範囲であった場合は、ポート出力手段３０７より中間階調のフラグ出力または停止を行う。
【００７３】
アドレス演算手段３０５は、表示データを送信するＬＣＤドライバコントローラＩＣ１０２の表示用ＲＡＭアドレスを演算する。具体的には、表示データを所定バイト数送信する度にインクリメントし、送信先のＲＡＭアドレスを演算する。演算された送信先のＲＡＭアドレスは、表示データ制御手段３０３により取得され、中間階調色を表示するアドレス範囲と比較される。
【００７４】
ポート出力手段３０６は、表示データ出力を行う。表示データ制御手段３０３により１回で送信する表示データを、ポート２にセットし、ポート出力手段３０６によりＬＣＤドライバコントローラＩＣ１０２へ送信する。
【００７５】
ポート出力手段３０７は、中間階調の切替フラグ出力を行う。送信先のＲＡＭアドレスが指定された中間階調色のアドレス範囲であった場合、表示データ制御手段３０３によりポート出力手段３０７を制御し切替フラグ出力させる。
【００７６】
ＬＣＤドライバコントローラＩＣ１０２は、ＬＣＤドライバコントローラＩＣで構成される。ＬＣＤ１０３を駆動する電源制御、表示データ制御を行う。表示データ制御手段３０３から送信される表示データを表示する。
【００７７】
次に、本実施の形態１のフレームバッファＲＡＭ２０４に２値で格納した表示データを、４ビット階調の表示用ＲＡＭ１０５に合わせて表示データを変換し、一部の表示データ範囲を中間階調（グレー）で送信し、階調パレットテーブル２１０により、３階調表示を行う動作、作用について図４を用いて説明する。
【００７８】
図４は、本実施の形態１における中間階調の表示制御を示すフローチャートである。ＣＰＵ２０１は、ＲＯＭ２０２により画像データを取得し、データを加工してフレームバッファＲＡＭ２０４の所定位置（アドレス）を指定して画像データをセットする。前記処理を複数回行い、１フレーム分（１画面分）の表示データを作成する（Ｓ４０１）。
【００７９】
なお、本実施の形態１では、安価なワンチップマイコンを想定しているため、フレームバッファＲＡＭ２０４はマイコン１０１のＲＡＭ２０３内に形成しているが、マイコン１０１の外部に設けてもよい。
【００８０】
次に、ＣＰＵ２０１は、中間階調表示行う表示用ＲＡＭ１０５のアドレス範囲（開始垂直アドレス、開始水平アドレス、終了垂直アドレス、終了水平アドレス）をＲＡＭ２０３に設定する。また１フレーム分の表示データを送信する表示用ＲＡＭ１０５の先頭アドレスをＲＡＭ２０３に設定する（Ｓ４０２）。
【００８１】
ＣＰＵ２０１は、ＲＡＭ２０３より表示データの送信先の表示用ＲＡＭ１０５の先頭アドレスを読み出す。またフレームバッファＲＡＭ２０４より、当該アドレスに送信する表示データを読み出し取得する（Ｓ４０３）
この時、１バイト単位で表示データを取得するため、１回の表示データ送信で２ピクセル分送信するので、ビットシフト処理と送信を所定回数行い、１バイト分（８ピクセル分
）の表示データを送信する。なおシステムに応じて１バイト単位でなくてもよく、バイト幅単位で取得される。
【００８２】
次に、送信先の表示用ＲＡＭ１０５のアドレスが、表示エリア設定手段３０１で設定したアドレス範囲であるかを判定する（Ｓ４０４）。
【００８３】
具体的には、ＣＰＵ２０１において、ＲＡＭ２０３より取得した送信先の表示用ＲＡＭ１０５のアドレスが、中間階調表示行う表示用ＲＡＭ１０５のアドレス範囲内であるかどうかを表示エリア判定手段３０４で比較、判定する。
【００８４】
ＬＣＤドライバコントローラＩＣ１０２の表示用ＲＡＭのアドレスマップを図５に示す。水平方向には、セグメントドライバが接続され、ＳＥＧ１、ＳＥＧ２、ＳＥＧ３、ＳＥＧ４、・・・の順番に並んでいる。また垂直方向には、コモンドライバが接続され、ＣＯＭ１、ＣＯＭ２、ＣＯＭ３、・・・、の順番に並んでいる。画面サイズが２４０×１２８ドットの場合、ＳＥＧ１〜ＳＥＧ２４０，ＣＯＭ１〜ＣＯＭ１２８となる。
【００８５】
また、図５のセグメント内の設定値は、２値表現であり各４ビットで構成される。２つのセグメントで１バイト＝８ビットで構成され、（ＣＯＭ１、ＳＥＧ１＋ＳＥＧ２）はアドレス０ｘ００００（垂直アドレス：０ｘ００、水平アドレス：０ｘ００）となる。
【００８６】
表示エリア判定手段３０４の判定が“指定範囲外”であった場合、取得された１フレーム（１画面データ）の表示データの先頭１バイトの上位２ビットから表示データポート２０７（Ｐ２：ポート２）を用いて送信され、同時に中間階調色の切替出力のための切替フラグポート２０８（Ｐ３：ポート３）は、フラグＯＦＦ出力（Ｌ出力）される（Ｓ４０５）。
【００８７】
具体的には、図６に示すように、表示データポート２０７（Ｐ２：ポート２）の上位ビット側から２ビット（Ｐ２７、Ｐ２６）で、２ピクセル分をセットし、ワイヤードＯＲ配線６０１、６０２を介して、マイコン１０１からＬＣＤドライバコントローラＩＣ１０２へデータを送信する。
【００８８】
この時、制御バスポート２０６（Ｐ１：ポート１）とＯＲ配線されているＰ１７、Ｐ１３は、マイコン１０１の設定で入力設定に切り替えているため、Ｈｉ−Ｚ（ハイインピーダンス状態）になっており、同一配線上に接続されている出力ポートの衝突を回避している。
【００８９】
同時に制御バスポート２０６（Ｐ１：ポート１）のデータがセットされない出力端子は０（Ｌ出力）がセットされる。表示データポート２０７（Ｐ２：ポート２）の出力端子Ｐ２５−Ｐ２０は未接続端子である。
【００９０】
そして、取得した１バイトの上位２ビット送信した後、２ビット左シフト処理を行い、次の２ビットを送信、２ビット左シフトを繰り返して、１バイト＝８ビット分送信する。
【００９１】
また、ワイヤードＯＲ配線構成により、１ピクセル１ビットのデータが、１ピクセル４ビットの表示データに変換され、Ｉ／Ｆバスコントローラ２０９を介して、表示用ＲＡＭ１０５にセットされる。本実施の形態では、各ピクセルの最上位ビット（ビット３）に、表示データをセットする。
【００９２】
制御バスポート２０６（Ｐ１：ポート１）の送信により、白・黒２階調で表現した表示データがＬＣＤコントローラドライバＩＣ２に送信される。この時、ピクセル０、１にお
いて、それぞれ白表示の場合、図７の符号７０１で示される設定となる。同様に黒表示の場合、図７の符号７０２で示される設定となる。
【００９３】
次に、表示エリア判定手段３０４の判定が“指定範囲内”であった場合、指定エリアに対して、中間階調（グレー）表示を行うため、取得された１フレーム（１画面データ）の表示データの先頭１バイトの上位２ビットから表示データポート２０７（Ｐ２：ポート２）を用いて送信され、同時に中間階調色の切替出力の切替フラグポート２０８（Ｐ３：ポート３）は、フラグＯＮ出力（Ｈ出力）される（Ｓ４０６）。
【００９４】
通常、黒を指定する表示データを、中間階調（グレー）表示に変更するため、中間階調表示に切り替えるためのフラグ出力である切替フラグポート２０８（Ｐ３：ポート３）をＨ出力する（フラグＯＮ）。送信される表示色は、中間階調（グレー）と白となる。
【００９５】
この時、図８のように、切替フラグポート２０８（Ｐ３：ポート３）をＨ出力（フラグＯＮ）にした状態で、表示データポート２０７（Ｐ２：ポート２）のワイヤードＯＲ配線６０１、６０２により、画像データが送信される。この時、ピクセル０、１において、それぞれ白表示の場合、図７の符号７０３で示される設定となる。
【００９６】
切替フラグ情報がセットされるビット位置がＨ、すなわち１にセットされ、表示データポート２０７（Ｐ２：ポート２）のワイヤードＯＲ配線６０１、６０２により、最上位ビットに０がセットされる。
【００９７】
同様に、それぞれ中間階調（グレー）表示の場合、図７の符号７０４で示される設定となる。切替フラグ情報がセットされるビット位置がＨ（１）がセットされ、表示データポート２０７（Ｐ２：ポート２）のワイヤードＯＲ配線６０１、６０２により、最上位ビットに１がセットされる。
【００９８】
そして表示用ＲＡＭ１０５に設定された表示データは、階調パレットテーブル２１０により、ＬＣＤドライバ１０６の出力レベルに変換される。階調パレットテーブル２１０の設定値を図９に示す。
【００９９】
前述のとおり、表示用ＲＡＭ１０５に設定した表示データの各ピクセルの値（インデックス値）を、ＬＣＤドライバ１０６の制御レベルに変換するため、階調パレットテーブル設定値９０１を使用する。各ピクセルの表示データのビット３は、表示データポート２０７（Ｐ２：ポート２）で設定される。ビット２は、中間階調用の切替フラグビットとして切替フラグポート２０８（Ｐ３：ポート３）で設定される。
【０１００】
ピクセルのインデックス値０（図９中の符号９０２）と４（図９中の符号９０３）は、表示色白に設定され、ＬＣＤドライバの制御レベルをＡＬＬ  ＯＦＦレベル（０レベル／１６階調）で駆動する。
【０１０１】
また、ピクセルのインデックス値８（図９中の符号９０４）は、表示色黒に設定され、ＬＣＤドライバの制御レベルをＡＬＬ  ＯＮレベル（１６レベル／１６階調）で駆動する。そしてピクセルのインデックス値１２（図９中の符号９０５）は、表示色グレー（中間階調）に設定され、ＬＣＤドライバの制御レベルの一例として、１０レベル／１６階調で駆動し、ＬＣＤ１０３に表示データを３階調で表示する（Ｓ４０７、Ｓ４０８）。
【０１０２】
フレームバッファＲＡＭ２０４の先頭１バイト＝８ビット＝８ピクセル分の表示データをＬＣＤドライバコントローラＩＣ１０２へ送信すると、ＣＰＵ２０１は、送信する表示データがまだあるかどうかを確認するため、フレームバッファＲＡＭ２０４のアドレス値
がフレームバッファＲＡＭ２０４の最終アドレスと比較する（Ｓ４０９）。
【０１０３】
最終アドレスではない場合、ＣＰＵ２０１は、次に取得する表示データの格納先であるフレームバッファＲＡＭ２０４のアドレス値を＋１カウントアップし、ＲＡＭ２０３に記憶する。同時に、送信先である表示用ＲＡＭアドレスのアドレス値も＋１カウントアップする（Ｓ４１０）。
【０１０４】
そして、フレームバッファＲＡＭ２０４の先頭アドレスから２バイト目の表示データを取得し、前述動作と同様に、２バイト目の表示データをＬＣＤドライバコントローラＩＣ１０２へ送信する。これを、フレームバッファＲＡＭ２０４の最終アドレスまで繰り返し処理し、１フレームの表示データを送信し、ＬＣＤ１０３に所望の表示画像を表示させる。
【０１０５】
このように、本実施の形態によれば、ＣＰＵ２０１がフレームバッファＲＡＭ２０４の表示データを順次取得し、１回のデータ送信で送られるピクセル数に対応する本数の表示データポート２０７（Ｐ２：ポート２）のワイヤードＯＲ配線により、表示用ＲＡＭ１０５の各ピクセルの４ビットのいずれかにデータを入力するので、各ピクセルが０か１以上をセットすることができ、２階調（白または黒）表現で表示すると共に、表示エリア設定手段で指定されたエリアに対して、いずれの１ビットの意味かを切り替えるフラグ出力である切替フラグポート２０８（Ｐ３：ポート３）の出力ポートのワイヤードＯＲ配線により、各ピクセルのＮビットのいずれかのビットにデータを入力することで、表示データポート２０７（Ｐ２：ポート２）で入力された値とは異なる１以上の値に変更することができるようになり、階調パレットテーブルの設定値に対応させた、少なくとも３値（３階調）の色を表現が可能となる。
【０１０６】
また、ＲＯＭ２０２やフレームバッファＲＡＭ２０４には、２値表示データを格納しているためデータ容量を抑制するので、８ビットマイコンなどのＲＯＭ、ＲＡＭの少ない１チップマイコンを利用した安価な構成で、３階調以上の液晶制御装置を実現可能になる。
【０１０７】
また、表示エリア判定手段３０４で、表示エリア設定手段３０１で指定されたアドレス範囲であると判定すると、表示データポート２０７（Ｐ２：ポート２）による表示データ出力に加えて、切替フラグポート２０８（Ｐ３：ポート３）からフラグ出力を送信し、中間階調と白（または黒）の２値で表現したデータを送信することで、フレームバッファＲＡＭ２０４の表示データが２値であっても、３値表現ができるようになり、エリア的に中間階調を表示することができる。
【０１０８】
逆に、表示エリア判定手段３０４で、表示エリア設定手段３０１で指定されたアドレス範囲であると判定すると、表示データポート２０７（Ｐ２：ポート２）による表示データ出力に加えて、切替フラグポート２０８（Ｐ３：ポート３）からフラグ出力を送信している状態から、切替フラグポート２０８（Ｐ３：ポート３）からのフラグ出力を停止する。
【０１０９】
これにより、中間階調と白（または黒）の２値で表現したデータの一部分を、白と黒の２値表現のデータを送信できるため、フレームバッファＲＡＭ２０４の表示データが２値であっても３値表現ができるようになり、中間階調表示上に部分的に２値白黒表示を行うことができるようになる。
【０１１０】
また、左上のピクセルの表示データを、フレームバッファＲＡＭ２０４の最小アドレスの最上位ビット側から順番に配置し、最小アドレスの最上位ビット側から表示データを送信するように構成すると、前記フレームバッファＲＡＭ２０４のアドレス位置を順番にインクリメントしながら表示データを取得し、１フレームデータを左上から右下のピクセル
のデータ送信を、少ないビットシフト処理で送信が可能となる。
【０１１１】
その結果、液晶制御装置のデータ転送速度を向上すると共に利用性が向上する。
【０１１２】
また、左上のピクセルの表示データを、フレームバッファＲＡＭ２０４の最小アドレスの最上位ビット側から順番に配置し、最大アドレスの最下位ビット側から順番に表示データを送信するように構成すると、前記フレームバッファＲＡＭ２０４のアドレス位置を順番にデクリメントしながら表示データを取得し、１フレームデータを右下から左上のピクセルのデータ送信を、少ないビットシフト処理で送信が可能となる。
【０１１３】
その結果、液晶制御装置のデータ転送速度を向上すると共に利用性が向上する。
【０１１４】
なお、中間階調色の制御レベルは限定されるものではなく、ＬＣＤドライバ１０６で設定可能な最小レベルと最大レベルの中間レベルであればどの設定値でも構わない。そして表示用ＲＡＭ１０５に設定された表示データ値より、階調パレットテーブル２１０で変換された制御レベルに応じて、ＬＣＤ１０３の各ピクセルの液晶素子を駆動することにより、白、黒、グレー（中間階調）の３色（３階調）の階調表示制御を行う。
【０１１５】
なお、本実施の形態では、４ビット階調の表示用ＲＡＭ１０５を備えるＬＣＤコントローラドライバＩＣ２で説明したがこれに限定されるものではなく、５ビット階調などであってもよい。
【０１１６】
また、８ビット（１バイト）２ピクセルの表示用ＲＡＭ１０５構成を用いて説明したが、ピクセルの割り当て方に限定されるものではなく、１６ビット３ピクセル５ビット（３２階調）などであってもよく、表示データポート２０７（Ｐ２：ポート２）のワイヤードＯＲ配線を接続する間隔を、Ｎビット幅（この場合、“５”）以上離して接続することで同様に構成できる。また１アドレスのデータ幅も８ビットでなくてもよく、１６ビットでも３２ビットでも構わない。
【０１１７】
また、制御バスポート２０６（Ｐ１：ポート１）のバス構成として８ビットバスで説明したが、１６ビットバスでも同様に構成可能である。１６ビット３ピクセル５ビットの場合、Ｐ２（ポート２）２０７は３本になり、各々５ビット幅離してワイヤードＯＲ配線される。
【０１１８】
また、切替フラグポート２０８（Ｐ３：ポート３）は２本で構成して説明したが、１回で転送される各ピクセル（本実施の形態の場合は、２ピクセル）に各々データをセットする構成であればよい。またＬＳＢ側の２本のポートを用いたように説明したがビット位置には依存しない。
【０１１９】
また、フレームバッファＲＡＭ２０４のフレームデータ（１画面データ）の１画面分の表示データの左上のピクセルデータから右下のピクセルデータまで順番に送信するように説明したが、右下から左上に順番に送信してもよい。
【０１２０】
また、フレームバッファＲＡＭ２０４のアドレスの最小アドレスも最上位ビットから送信するようにしてもよいし、最大アドレスの最下位ビットから送信してもよい。
【０１２１】
また、本実施の形態では、中間階調色として１色のみを制御するように、切替フラグポート２０８（Ｐ３：ポート３）のワイヤードＯＲ配線の一本を制御したが、複数本で構成することもでき、階調パレットテーブル２１０の設定により中間階調色を増やすことが可能である。
【０１２２】
また、表示用ＲＡＭ１０５、液晶画面サイズとして２４０×１２８ドットで説明したがこれに限定されない。
【０１２３】
マイコン１０１は主として８ビットマイコンや１６ビットマイコンなどの処理能力が低いマイコンを想定するが、３２ビット以上の高処理能力のマイコンであっても同様に構成できる。
【０１２４】
階調パレットテーブル設定値９０１のインデックス値として、使用する値（０、４、８、１２）のみ設定したものを説明したがこれに限定されない。インデックス値１つに対して、１つの表示色となるように表示データポート２０７（Ｐ２：ポート２）、切替フラグポート２０８（Ｐ３：ポート３）の入力を構成すればよい。
【０１２５】
また、表示データポート２０７（Ｐ２：ポート２）、切替フラグポート２０８（Ｐ３：ポート３）とＬＣＤドライバコントローラＩＣ１０２を接続するビット位置は、それぞれ各ピクセルのビット３、ビット２に接続した構成で説明したが、各ピクセルに表示データまたは切替フラグ出力が入力できる構成であればよく、接続するビット位置には依存しない。
【産業上の利用可能性】
【０１２６】
本発明にかかる液晶制御装置は、家庭用、業務用など家電機器、設備機器など、処理能力の低いマイコンを利用したドットマトリクス液晶を使用する液晶制御装置に適用できる。
【符号の説明】
【０１２７】
１０１  マイコン
１０２  ドライバコントローラＩＣ
１０３  ＬＣＤ
１０４  ＬＣＤコントローラ
１０５  表示用ＲＡＭ
１０６  ＬＣＤドライバ
２０１  ＣＰＵ
２０４  フレームバッファＲＡＭ
２０６  制御バスポート
２０７  表示データポート
２０８  切替フラグポート
２１０  階調パレットテーブル
９０１  階調パレットテーブル設定値
３０１  表示エリア設定手段
３０２  記憶手段
３０３  表示データ制御手段
３０４  表示エリア判定手段
３０５  アドレス演算手段
３０６、３０７  ポート出力手段