(57)【要約】【課題】本発明は、高電界での耐圧を確保でき、かつ絶縁破壊を抑制できる終端構造を有する半導体装置の提供を目的とする。【解決手段】本発明にかかる半導体装置は、ドリフト領域２表面において、平面視でＳＢＤ電極５を囲むように形成された、リセス構造３と、リセス構造３底面内に形成され、ＳＢＤ電極５と接続された、ガードリング注入層４と、リセス構造３に沿って、少なくともリセス構造３を覆って形成された、保護膜７と、保護膜７に沿って、保護膜７上に形成された、半絶縁膜２０とを備え、半絶縁膜２０は、リセス構造３が囲む領域の内側においてＳＢＤ電極５と接続される接続部２１と、リセス構造３が囲む領域の外側においてドリフト領域２と接続される接続部２２とを備える。【選択図】図２
2012146832.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のワイドバンドギャップ半導体基板上に形成された、第１導電型のドリフト領域と、
前記ドリフト領域表面に形成された、ショットキー電極と、
前記ドリフト領域表面において、平面視で前記ショットキー電極を囲むように形成された、リセス構造と、
前記リセス構造底面内に形成され、前記ショットキー電極と接続された、第２導電型のガードリング層と、
前記リセス構造に沿って、少なくとも前記リセス構造を覆って形成された、保護膜と、
前記保護膜に沿って、前記保護膜上に形成された、半絶縁膜とを備え、
前記半絶縁膜は、前記リセス構造が囲む領域の内側において前記ショットキー電極と接続される接続部と、前記リセス構造が囲む領域の外側において前記ドリフト領域と接続される接続部とを備える、
半導体装置。
【請求項２】
前記半絶縁膜は、複数個の開口部を有する、
請求項１に記載の半導体装置。
【請求項３】
前記半絶縁膜は、前記保護膜に沿う渦巻き形状である、
請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に半導体装置の終端構造に関する。
【背景技術】
【０００２】
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、炭化珪素（ＳｉＣ）を用いた半導体素子が有望視されており、インバーターなどのパワー半導体装置への適用が期待されている。
【０００３】
しかしＳｉＣ半導体装置には、多くの解決すべき課題が残されている。その一つは、半導体装置の終端部（例えばショットキー障壁ダイオードのショットキー電極の端部や、ｐｎダイオードやＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のｐｎ接合の端部）における電界集中より、半導体装置の耐電圧特性が低下する問題である。
【０００４】
半導体装置の終端部に生じる電界を緩和する終端構造の代表例としては、ガードリング構造や、ＪＴＥ（Ｊｕｎｃｔｉｏｎ  Ｔｅｒｍｉｎａｔｉｏｎ  Ｅｘｔｅｎｓｉｏｎ）構造、ＦＬＲ（Ｆｉｅｌｄ  Ｌｉｍｉｔｉｎｇ  Ｒｉｎｇ）構造等がある。これらはいずれも、半導体装置を囲むように形成される不純物拡散層である。一般に、ＪＴＥ構造は、表面電界を低減する目的で設けられ、半導体装置の終端部から外へ向けて段階的に不純物濃度が低くなる構造を有している。これに対し、ＦＬＲ構造は、同じ濃度の複数の不純物拡散層から成る。
【０００５】
例えば下記の特許文献１には、ガードリングとＪＴＥとを組み合わせた終端構造が開示されている。特許文献１の終端構造は、ガードリングの外側に、当該ガードリングよりも不純物濃度を低くしたＪＴＥが配設された構造となっている。また特許文献１では、ガードリングおよびＪＴＥを、半導体層表面に設けたリセス構造の下に形成することにより、電界集中が生じ易いガードリングおよびＪＴＥの底端部と半導体層表面との距離を長くし、半導体層表面の電界を更に緩和させる技術が提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２００９／１１６４４４号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記のように、従来の半導体装置においてはガードリング／ＪＴＥの二種類の注入条件を用いることで、耐圧構造を実現していた。
【０００８】
ここで、二種類の注入条件でガードリング／ＪＴＥ構造を実現するためには、それぞれの位置に不純物を注入するためのマスクを形成する工程が必要となる。また、それらのマスクを作製するためには、それぞれのマスクの位置をアライメントするための基準（アライメントマーク）を、さらにその前工程で作製する必要がある。アライメントマークは、ＳｉＣの表面をエッチング加工して形成される。
【０００９】
以上のように、従来の半導体装置では、少なくとも３つのマスク（アライメントマーク形成用、ガードリング形成用、ＪＴＥ形成用）が必要になるとともに、異なる条件で不純物注入を行わなければならなかった。このため、工程が複雑になると共に、バラつきの増加、不良率の悪化、コストの増加などの問題が生じていた。
【００１０】
これらの問題点を改善する方法として、例えばガードリングのみの構造とする、または、ガードリングの外側を、リング状の同じ注入層を複数形成したＦＬＲ構造とすることで、注入工程を１工程にして、３つのマスクを２つのマスクに削減することが考えられる。
【００１１】
更には、アライメントマークを形成する工程と、上記の注入用マスク（ガードリング形成用、ＪＴＥ形成用）を形成する工程とを共通の工程とすることで、１つのマスクでアライメントマークと終端構造とを形成することも出来る。
【００１２】
このように、注入条件やパターン形状を最適化することにより、マスク削減は可能である。
【００１３】
しかし、この場合のガードリングの不純物濃度は、装置の耐圧特性を確実なものとするために、比較的濃い濃度で形成される。よって、高電圧をカソードに印加した場合、不純物層の空乏層の伸びは少なくなり、高電界が発生しやすい。
【００１４】
また、ガードリングの領域に、エッチングで掘り込まれた構造（リセス構造）があると、特にリセス底面のコーナー部には、強い電界が発生する。
【００１５】
ところで、ＳｉＣのようなワイドバンドギャップ半導体は、Ｓｉよりも高電界で耐圧が確保でき、注入条件やパターン形状を最適化すれば、より高い耐圧を確保することは可能である。しかし、半導体装置の終端部をポリイミド等の絶縁体で覆う終端構造の場合には、テスト工程や組み立て工程において、その絶縁体の表面に電荷が蓄積し、リセス構造の電界強度が変動してしまい、絶縁破壊を引き起こすという問題があった。
【００１６】
また、半導体デバイスを電力変換用モジュールに組み込む際には、装置を他の絶縁体で被うことが必要となるが、その工程において、ポリイミド等の絶縁体表面に電荷が蓄積してしまい、絶縁耐力を低下させるという問題があった。
【００１７】
本発明は、上記のような問題点を解決するためになされたものであり、高電界での耐圧を確保でき、かつ絶縁破壊を抑制できる終端構造を有する半導体装置の提供を目的とする。
【課題を解決するための手段】
【００１８】
本発明にかかる半導体装置は、第１導電型のワイドバンドギャップ半導体基板上に形成された、第１導電型のドリフト領域と、前記ドリフト領域表面に形成された、ショットキー電極と、前記ドリフト領域表面において、平面視で前記ショットキー電極を囲むように形成された、リセス構造と、前記リセス構造底面内に形成され、前記ショットキー電極と接続された、第２導電型のガードリング層と、前記リセス構造に沿って、少なくとも前記リセス構造を覆って形成された、保護膜と、前記保護膜に沿って、前記保護膜上に形成された、半絶縁膜とを備え、前記半絶縁膜は、前記リセス構造が囲む領域の内側において前記ショットキー電極と接続される接続部と、前記リセス構造が囲む領域の外側において前記ドリフト領域と接続される接続部とを備える。
【発明の効果】
【００１９】
本発明にかかる半導体装置によれば、第１導電型のワイドバンドギャップ半導体基板上に形成された、第１導電型のドリフト領域と、前記ドリフト領域表面に形成された、ショットキー電極と、前記ドリフト領域表面において、平面視で前記ショットキー電極を囲むように形成された、リセス構造と、前記リセス構造底面内に形成され、前記ショットキー電極と接続された、第２導電型のガードリング層と、前記リセス構造に沿って、少なくとも前記リセス構造を覆って形成された、保護膜と、前記保護膜に沿って、前記保護膜上に形成された、半絶縁膜とを備え、前記半絶縁膜は、前記リセス構造が囲む領域の内側において前記ショットキー電極と接続される接続部と、前記リセス構造が囲む領域の外側において前記ドリフト領域と接続される接続部とを備えることにより、保護膜上に帯電などで蓄積される電荷が、半絶縁膜によって除かれるため、保護膜上の帯電による電界強度の増大を防ぎ、耐圧の低下を防ぐことが可能となる。
【図面の簡単な説明】
【００２０】
【図１】実施の形態１に係る半導体装置の構造を示す平面図である。
【図２】実施の形態１に係る半導体装置の構造を示す断面図である。
【図３】実施の形態２に係る半導体装置の構造を示す平面図である。
【図４】実施の形態３に係る半導体装置の構造を示す平面図である。
【図５】実施の形態３に係る半導体装置の構造を示す断面図である。
【発明を実施するための形態】
【００２１】
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、本実施の形態に係る半導体装置の平面図である。図２は図１のＡ−Ａ’断面図である。
【００２２】
図１、２に示すように、本発明にかかる半導体装置は、例えばＳｉＣ基板１の上にショットキーバリアダイオード（ＳＢＤ）が形成されたものである。ワイドバンドギャップ半導体の一例としてＳｉＣを挙げているが、他のワイドバンドギャップ半導体を用いることも可能である。なお、本発明は、Ｓｉよりも高電圧動作が可能なワイドバンドギャップ半導体を用いた場合の、高電界での動作において、特に顕著な効果を発揮するものである。
【００２３】
図１、２において、ＳＢＤは、ＳｉＣ基板１の表面に形成される。ＳｉＣ基板１は、例えば、高濃度のｎ型（以下、単にｎ＋と記す場合がある）の半導体基板、例えば、ウエハが該当する。ＳｉＣ基板１は、ＳｉＣからなり、シリコンよりバンドギャップの広いワイドバンドギャップを有する半導体基板である。ＳｉＣ基板１上には、低濃度のｎ型（以下、単にｎ−と記すこともある）の半導体層であるドリフト領域２が形成されている。ドリフト領域２は、ＳｉＣ基板１上にエピタキシャル成長させたものである。
【００２４】
ドリフト領域２表面の所定領域には、ＳＢＤ電極５が形成される。ＳＢＤ電極５は、例えばＴｉやＭｏやＮｉなどの金属で形成される。さらにＳＢＤ電極５上に、外部出力電極６が形成される。外部出力電極６は、例えばアルミニウムで形成される。
【００２５】
ドリフト領域２表面において、平面視でＳＢＤ電極５を囲むようにリセス構造３が形成される。囲む形状は、例えばリング状である。リセス構造３底面内は、ガードリング注入層４が形成される。ガードリング注入層４は、例えばＡｌイオンをイオン注入機で注入して、１７００℃程度の高温で活性化アニールすることにより形成される。ガードリング注入層４上には、ドリフト領域２が延在して形成される。
【００２６】
さらに、外部出力電極６上からガードリング注入層４上に延在して、保護膜７が形成される。保護膜７は、リセス構造３に沿って形成され（図１参照）、リセス構造３を覆う。保護膜７は、例えばポリイミドなどの絶縁膜であり、外部出力電極６を覆う領域の一部は開口されていて、外部出力電極６から出力が取り出せるように形成されている。
【００２７】
保護膜７の上に、例えば窒化珪素膜などの半絶縁膜２０が形成されている。半絶縁膜２０は、保護膜７に従ってＳＢＤ電極５を囲むように形成され（図１参照）、リセス構造３が囲む領域の内側において、接続部２１で外部出力電極６と接続され、また、リセス構造３が囲む領域の外側において、接続部２２でドリフト領域２と接続される（図１参照）。
【００２８】
ＳｉＣ基板１の裏面側には、オーミック電極層８と金属層９とが形成されている。オーミック電極層８は、例えばＮｉとＳｉの化合物であるＮｉＳｉで形成される。金属層９は、例えばＴｉやＮｉやＭｏやＣｕやＡｕなどの金属の単層膜や、それらの積層膜である。
【００２９】
＜Ａ−２．製造方法＞
次に、本実施の形態に係る半導体装置の製造方法について説明する。
【００３０】
ＳｉＣ基板１上に、ＳｉＣ膜をエピタキシャル成長させてドリフト領域２を形成する。そして、ＳｉＣからなるｎ型の半導体層であるドリフト領域２上に、例えば写真製版技術によりレジストのパターンを形成する。
【００３１】
このレジストパターンをマスクとして、例えばＡｌイオンを注入し、ｐ型のガードリング注入層４を形成する。なお、イオンを注入する工程と、アライメントマークを形成する工程とを共通の工程とすることで、１つのマスクで終端構造を形成することが出来る。
【００３２】
図２に示されるように、掘り込まれた構造、すなわち、リセス構造３に、ガードリング注入層４が形成された終端構造となる。
【００３３】
ドリフト領域２の、アライメントマークを形成する領域（図示せず）と、ガードリング注入層４を形成する領域とに開口パターン（図示せず）を形成して、例えば、反応性イオンエッチングなどを用いてドリフト領域２の表面をエッチングする。このようにして、凹状のアライメントマークと、リセス構造３とを形成する。
【００３４】
次に、そのままのレジストマスクで、例えばＡｌイオンを注入することにより、ガードリング注入層４を形成する。このとき、アライメントマークを形成した領域にもＡｌイオンが注入されるが、アライメントマークは光学的なアライメントをするだけであり、段差さえあれば形成されれば足りるので、Ａｌイオンが注入されていても問題はない。
【００３５】
次に、１５００℃以上の、例えば１７００℃の高温でアニールすることにより、Ａｌイオンを注入した領域を活性化して、ｐ型のガードリング注入層４を形成する。
【００３６】
次に、ＳｉＣ基板１の裏面側を研削して板厚を薄くする。そして研削した裏面に、例えばスパッタ法により、Ｎｉを１００ｎｍ程度成膜して、例えばランプアニール法により、１０００℃程度でアニールして、裏面にＮｉＳｉのオーミック電極層８を形成する。
【００３７】
次に、ＳＢＤ電極５を、Ｔｉ、Ｍｏ、Ｎｉ等を用いて、例えば、スパッタ法で成膜する。写真製版によるレジストパターンをマスクとして成膜する。ＳＢＤ電極５の金属が例えばＴｉの場合は、フッ酸を希釈した溶液でエッチングする。
【００３８】
ＳＢＤ電極５は、ガードリング注入層４に周囲を囲まれて、一部ガードリング注入層４と重なって形成される。
【００３９】
次に、ＳＢＤ電極５上に、例えばスパッタ法によりアルミニウム膜を成膜する。そして、写真製版によるレジストパターンをマスクとして、例えばリン酸を含む溶液でエッチング加工する。こうして外部出力電極６を形成する。
【００４０】
次に、ＳｉＣ基板１表面にポリイミド膜を、例えばスピンコート法で塗布して、写真製版によりエッチングする。外部出力電極６表面の一部と、装置の周辺外周部における装置切断分離部とを、エッチングによって開口させる。その後に、３００〜４００℃程度の温度でベークすることにより、ポリイミド膜による保護膜７を形成する。
【００４１】
次に、例えばプラズマ化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）で、半絶縁性で高抵抗の、窒化珪素膜等の半絶縁膜２０を形成する。
【００４２】
プラズマＣＶＤにより形成する窒化珪素膜は、成膜条件を調整してＳｉとＮの組成比を変えることができる。通常の窒化珪素膜よりもＳｉが多い組成比にすると、絶縁体である窒化珪素膜に導電性を持たせることができ、Ｓｉの組成比で、半絶縁膜２０の抵抗を調整することが可能である。
【００４３】
次に、写真製版によるレジストパターンをマスクとして、半絶縁膜２０をエッチング加工する。リセス構造３を覆っている保護膜７上を含む領域を残してエッチング加工し、半絶縁膜２０を形成する。
【００４４】
このとき、半絶縁膜２０が外部出力電極６表面に接する部分を接続部２１として残し、ドリフト領域２と接する部分を接続部２２として残して、半絶縁膜２０を、外部出力電極６とドリフト領域２とに電気的に接続させる。
【００４５】
次に、金属層９を形成する。金属層９は、例えばＴｉ、Ｎｉ、Ｍｏ、Ｃｕ、Ａｕ等の金属の単層膜や、それらの積層膜で形成し、例えばスパッタ法や蒸着で形成する。
【００４６】
なお、本実施の形態では、半絶縁膜２０がプラズマ窒化珪素膜である場合について説明したが、シリコン膜等の他の無機膜でもよいし、ポリイミド等の有機膜にカーボン等の導電性材料を添加して半絶縁膜としたものであってもよい。
【００４７】
また、半絶縁膜２０の抵抗は、ＳＢＤの逆方向電流よりも小さいことが望ましい。例えば、ＳＢＤの待機時に印加される電圧が６００Ｖで、ＳＢＤに流れる逆方向電流が１０μＡである場合に、半絶縁膜２０に流れる電流を１μＡ以下にするためには、半絶縁膜２０の抵抗は６００ＭΩ以上に設定すればよい。
【００４８】
また、本実施の形態では保護膜７の表面に半絶縁膜２０を形成する場合について説明したが、半絶縁膜２０の上に第２の保護膜を形成してもよい。
【００４９】
＜Ａ−３．効果＞
本発明にかかる実施の形態１によれば、半導体装置において、ドリフト領域２表面において、平面視でＳＢＤ電極５を囲むように形成された、リセス構造３と、リセス構造３底面内に形成され、ＳＢＤ電極５と接続された、ガードリング注入層４と、リセス構造３に沿って、少なくともリセス構造３を覆って形成された、保護膜７と、保護膜７に沿って、保護膜７上に形成された、半絶縁膜２０とを備え、半絶縁膜２０は、リセス構造３が囲む領域の内側においてＳＢＤ電極５と接続される接続部２１と、リセス構造３が囲む領域の外側においてドリフト領域２と接続される接続部２２とを備えることで、保護膜７上に帯電などで蓄積される電荷が、半絶縁膜２０によって除かれるため、保護膜７上の帯電による電界強度の増大を防ぎ、耐圧の低下を防ぐことが可能となる。
【００５０】
また、半導体装置の信頼性を向上させることができるとともに、耐圧不良素子が減少するのでコストを下げることができる。
【００５１】
また、半絶縁膜２０の一端はＳＢＤ電極５の電極端子に接続部２１を介して接続され、他の一端は、装置の周辺外周部におけるドリフト領域２の開口部に接続部２２を介して接続されることで、ＳＢＤ電極５から装置の周辺外周部に至るにつれて、電圧が、周辺外周部におけるドリフト領域２の電圧となるような緩やかな電圧勾配を、保護膜７上に付加できる。よって、保護膜７上の電界強度を下げることができ、高電界による保護膜７の破壊や劣化を防止できる。
【００５２】
また、半導体装置を、エポキシ樹脂等の封止剤に埋め込んで実装した場合に、封止材の不純物イオン等が装置の外側に付着することがある。しかし、半絶縁膜２０が電気的にシールドすることによって、外部に付着した不純物イオン（電荷）の影響が、内部の素子に及ぶことを抑制できる。
【００５３】
なお、半絶縁膜２０を形成することで、電界強度の増大を防ぐことができるため、リセス構造を有する場合であっても、その絶縁破壊への影響度を下げることができる。
【００５４】
＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
図３は、本実施の形態に係る半導体装置の平面図である。半絶縁膜３０の形状を除けば、図１および図２に示した実施の形態１と同様であるので、詳細な説明を省略する。
【００５５】
本実施の形態２に係る半導体装置では、半絶縁膜３０に複数個の開口部２３を形成して、半絶縁膜３０を網目状にして、保護膜７上に形成している。図３に示す半絶縁膜３０は、実施の形態１と同様に、リセス構造３を覆っている保護膜７上を含む領域に配置され、半絶縁膜３０の一端はＳＢＤ電極５の電極端子に接続部２１を介して接続され、他の一端は、装置の周辺外周部におけるドリフト領域２の開口部に接続部２２を介して接続される。
【００５６】
半絶縁膜３０の形成方法としては、まず保護膜７の上に半絶縁性の膜を成膜し、リセス構造３を覆っている保護膜７上を含む領域に、複数の開口部２３を有するレジストパターンを写真製版により形成して、それをマスクとしてエッチング加工すればよい。
【００５７】
＜Ｂ−２．効果＞
本発明にかかる実施の形態２によれば、半導体装置において、半絶縁膜３０は、複数個の開口部２３を有することで、すなわち、半絶縁膜３０を網目状の形状に加工することで、配線を流れるリーク電流を十分に抑制可能な高抵抗の膜を、シート抵抗が低い膜を用いた場合でも容易に形成できる。よって、半絶縁膜３０の材料の選択肢が増える。
【００５８】
また、半絶縁膜３０が、十分に高抵抗となるように開口部２３を形成しておけば、半絶縁膜３０のシート抵抗がばらつく場合であってもリーク電流をコントロールすることが可能となり、不良素子が減少してコストを下げることができる。
【００５９】
＜Ｃ．実施の形態３＞
＜Ｃ−１．構成＞
図４は、本実施の形態に係る半導体装置の平面図である。図５は図４のＡ−Ａ’断面図である。半絶縁膜２４の形状を除けば、図１および図２に示した実施の形態１と同様であるので、詳細な説明を省略する。
【００６０】
本実施の形態３に係る半導体装置では、半絶縁膜２４を、渦巻き状の配線形状となるようにエッチング加工して、保護膜７の上に形成している。図４に示す渦巻き状の配線形状である半絶縁膜２４は、リセス構造３を覆っている保護膜７上を含む領域に配置され、半絶縁膜２４の一端はＳＢＤ電極５の電極端子に接続部２５を介して接続され、他の一端は、装置の周辺外周部におけるドリフト領域２の開口部に接続部２６を介して接続される。
【００６１】
半絶縁膜２４の形成方法としては、まず保護膜７の上に半絶縁性の膜を成膜し、リセス構造３を覆っている保護膜７上を含む領域に、複数本の配線が形成されるような渦巻き状のレジストパターンを写真製版により形成して、それをマスクとしてエッチング加工すればよい。
【００６２】
＜Ｃ−２．効果＞
本発明にかかる実施の形態３によれば、半導体装置において、半絶縁膜２４は、保護膜７に沿う渦巻き形状であることで、配線を流れるリーク電流を十分に抑制可能な高抵抗の膜を、シート抵抗が低い膜を用いた場合でも容易に形成でき、半絶縁膜２４の材料の選択肢が増える。
【００６３】
また、半絶縁膜２４が、十分に高抵抗となるように配線形状の太さ、本数等を形成しておけば、半絶縁膜２４のシート抵抗がばらつく場合であってもリーク電流をコントロールすることが可能になり、不良素子が減少してコストを下げることができる。
【００６４】
本発明の実施の形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
【符号の説明】
【００６５】
１  ＳｉＣ基板、２  ドリフト領域、３  リセス構造、４  ガードリング注入層、５  ＳＢＤ電極、６  外部出力電極、７  保護膜、８  オーミック電極層、９  金属層、２０，２４，３０  半絶縁膜、２１，２２，２５，２６  接続部、２３  開口部。
【図１】
2012146832.tif 000003
【図２】
2012146832.tif 000004
【図３】
2012146832.tif 000005
【図４】
2012146832.tif 000006
【図５】
2012146832.tif 000007