(57)【要約】【課題】  既存のハードウェア構成を極力変更せず、ＯＮ抵抗の切替後の変動を迅速に収束させることが可能な信号処理回路を提供する。【解決手段】  本発明の代表的な構成は、波形発生器または波形測定器に適用される信号処理回路１００であって、信号経路の切替を行う半導体リレー１２０ａ〜１２０ｌと、信号経路上の半導体リレー１２０ａ〜１２０ｌに、波形発生時または波形測定時に流れる電流よりも大きな電流をその直前に一時的に流す制御部１４２と、を含むことを特徴とする。【選択図】図１
2012134239.tif 000002
【特許請求の範囲】
【請求項１】
波形発生器または波形測定器に適用される信号処理回路であって、
信号経路の切替を行う半導体リレーと、
信号経路上の前記半導体リレーに、波形発生時または波形測定時に流れる電流よりも大きな電流をその直前に一時的に流す制御部と、
を含むことを特徴とする信号処理回路。
【請求項２】
外部回路に対する入出力を開閉する入出力リレーと、
グランドに対して開閉するグランド開閉リレーと、をさらに含み、
前記制御部は、信号経路の切替を行う前記半導体リレーに前記大きな電流を流す際には前記入出力リレーをＯＦＦに、前記グランド開閉リレーをＯＮにし、
波形発生時または波形測定時には前記入出力リレーをＯＮに、前記グランド開閉リレーをＯＦＦにすることを特徴とする請求項１に記載の信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、波形発生器または波形測定器に適用される信号処理回路に関する。
【背景技術】
【０００２】
被試験デバイス（DUT:Device under test）の試験等に利用される波形発生器や波形測定器には、多くの機能が凝縮されている。各機能を切り替える（実行する）ために、これらの内部には信号経路の切替を行うリレーが数多く搭載されている。昨今、１）高い直流（DC: Direct Current）の精度、２）高い信頼性、３）小型化、高密度実装による多機能化、４）高速化、が要求されているため、リレーとしては一般に半導体リレーが用いられている。
【０００３】
半導体リレーは、メカニカルリレーに対し、消費電力が小さく、寿命が長く、小型化が可能であり、高速に切替が可能であるという利点がある。しかし、半導体リレーの場合には、その通電時に数Ω〜数十Ωという比較的大きな直列抵抗（以下、「ＯＮ抵抗」と称する）が発生する問題がある。特に、特許文献１の段落００１２〜００１５、図４等に記載されているように、ＯＮ抵抗は半導体リレーの温度に基づき変動し、切替後すぐには安定（収束）しない。
【０００４】
特許文献１の技術では、ＯＮ抵抗の変動を防ぐために、第１の発光素子が封入されたパッケージと同じパッケージに、第１の発光素子と相対的に動作し同程度に発熱する第２の発光素子を封入する。半導体リレーのＯＦＦ時において第２の発光素子にて電力が消費され（第２の発光素子が自己発熱し）パッケージの温度が一定に保たれるので、半導体リレーＯＮ時におけるＯＮ抵抗の変動を防止できると述べられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２００１４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載された技術のように、半導体リレーのＯＮ抵抗が一定であれば、発生する電圧降下を補正することで、その影響を排除することができる。しかし、上記特許文献１の技術では、半導体リレーのＯＮ時、ＯＦＦ時どちらでも電力を消費し続ける構成のため、電力を無駄にする。また、素子（第２の発光素子等）が追加されるため、小型化に逆行することになりかねない。加えて、ハードウェア数が増加するため、信頼性の低下にもつながるおそれがある。
【０００７】
一方、波形発生器または波形測定器において、半導体リレーのＯＮ抵抗が一定でなければ、電圧降下を補正することができずその精度に影響を与える。特に、近年の機器の高機能化により内部の信号経路の分岐は増える一方であり、１つの信号経路上に複数（例えば１０個以上）の半導体リレーが存在する。ＯＮ抵抗の変動は信号経路上の半導体リレーの個数に比例することになるため、到底無視することができない。
【０００８】
本発明は、このような課題に鑑み、既存のハードウェア構成を極力変更せず、ＯＮ抵抗の切替後の変動を解消し、被試験デバイスの試験を高精度且つ短時間で実行可能な信号処理回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明の代表的な構成は、波形発生器または波形測定器に適用される信号処理回路であって、信号経路の切替を行う半導体リレーと、信号経路上の半導体リレーに、波形発生時または波形測定時に流れる電流よりも大きな電流をその直前に一時的に流す制御部と、を含むことを特徴とする。
【００１０】
かかる構成では、一時的に流す大きな電流によって、事前に半導体リレーを瞬間的に自己発熱させることができる。これにより、既存のハードウェア構成を極力変更せずに、信号経路切替後のＯＮ抵抗の変動を極めて迅速に収束させることができる。そのため、電力の無駄、小型化への逆行、信頼性の低下のおそれといった不具合を生じることなく、被試験デバイスの試験を高精度且つ短時間で実行することができる。
【００１１】
当該信号処理回路は、外部回路に対する入出力を開閉する入出力リレーと、グランドに対して開閉するグランド開閉リレーとをさらに含み、制御部は、信号経路の切替を行う半導体リレーに大きな電流を流す際には入出力リレーをＯＦＦに、グランド開閉リレーをＯＮにし、波形発生時または波形測定時には入出力リレーをＯＮに、グランド開閉リレーをＯＦＦにすると好ましい。
【００１２】
これにより、ＤＵＴなどの外部回路に想定外の大きな電流が流れることを防止し、外部回路に誤動作などを生じるおそれを防止することができる。ただし、外部回路側に、この波形発生器または波形測定器に対する入出力リレーが備えられている場合には、そちらを開閉させてもよい。
【発明の効果】
【００１３】
本発明によれば、既存のハードウェア構成を極力変更せず、ＯＮ抵抗の切替後の変動を迅速に収束させることが可能な信号処理回路を提供可能である。これにより、不具合を生じることなく、被試験デバイスの試験を高精度且つ短時間で実行することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態にかかる信号処理回路を模式的に示す図である。
【図２】図１に示す半導体リレーの内部構造を例示する図である。
【図３】図１に示す半導体リレーのＯＮ抵抗について説明する図である。
【図４】図３のＯＮ抵抗の温度変動特性について説明する図である。
【図５】本発明の第１の実施形態にかかる信号処理回路の制御方式を説明するフローチャートである。
【図６】本発明の第１の実施形態にかかる信号処理回路の効果を説明する図である。
【図７】本発明の第１の実施形態にかかる信号処理回路の応用例を示す図である。
【図８】本発明の第２の実施形態にかかる信号処理回路を模式的に示す図である。
【発明を実施するための形態】
【００１５】
以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。かかる実施形態に示す寸法、材料、その他具体的な数値等は、発明の理解を容易とするための例示に過ぎず、特に断る場合を除き、本発明を限定するものではない。なお、本明細書および図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、また、本発明に直接関係のない要素は図示を省略する。
【００１６】
［第１実施形態］
図１は本発明の第１の実施形態にかかる信号処理回路１００を模式的に示す図である。第１実施形態の信号処理回路１００は所定の波形を発生する波形発生器に適用されている。図１（ａ）は指定された信号経路における波形発生時の状態を示す図であり、図１（ｂ）は図１（ａ）の波形発生時の直前の状態を示す図である。
【００１７】
図１（ａ）、（ｂ）に示すように信号処理回路１００は、コアにＤＡＣ（Digital Analog Converter）１１０を有し、試験信号を発生する。かかる試験信号は、ゲインアンプ１１２ａ〜１１２ｃで所望の信号振幅に調整され、ローパスフィルタ１１４ａ〜１１４ｃで不要な帯域を制限された後に、シングルエンド・差動変換部１１６を経て信号出力部１１８より外部回路に出力される。
【００１８】
信号処理回路１００には、信号経路の切替を行う半導体リレー１２０ａ〜１２０ｌが多数搭載される。また、信号処理回路１００は、信号経路の切替を行う半導体リレー１２０ａ〜１２０ｌに加えて、外部回路に対する入出力を開閉する半導体リレーである入出力リレー１２２と、グランドに対して開閉する半導体リレーであるグランド開閉リレー１２４ａとを有する。ここでは、グランド開閉リレー１２４ａは、他チャンネルへの割込経路１４４を介してグランドへと接続するものとする。
【００１９】
上記半導体リレー１２０ａ〜１２０ｌは、ユーザの操作入力等により指定された信号経路にしたがって、ＯＮ、ＯＦＦ（通電、非通電）が切り替えられる。一般に、波形発生器（信号処理回路１００）として多くの機能が搭載される程、かかる半導体リレー１２０ａ〜１２０ｌの搭載数は増大する。図中では、理解を容易にするためにこれらを簡略化して図示しているが、実際にはさらに多くの半導体リレー（半導体用テスタでは１台当たり１万個〜２万個）が搭載される。ゲインアンプ１１２ａ〜１１２ｃやローパスフィルタ１１４ａ〜１１４ｃもそれぞれ３つずつしか図示していないが、実際にはさらに多くが搭載される。
【００２０】
図２は、図１に示す半導体リレー１２０ａの内部構造を例示する図である。ここでは、代表して半導体リレー１２０ａを挙げて説明するが、同様の説明が他の半導体リレー１２０ｂ〜１２０ｌにも適用される。
【００２１】
図２に示すように、半導体リレー１２０ａは、例えば、ＰｈｏｔｏＭＯＳリレーである。かかるＰｈｏｔｏＭＯＳリレーでは、アノード１２６、カソード１２８間に電流を流し発光素子１３０（ＬＥＤ）を発光させることで、光電変換素子のフォトダイオードアレイ１３２両端に光起電力を生じさせる。かかる光起電力により、ＭＯＳ−ＦＥＴ１３４、１３６をＯＮにして、ドレイン１３８、１４０間を通電状態へと移行する。
【００２２】
上述した半導体リレー１２０ａは、メカニカルリレーに対し、消費電力が小さく、有寿命でなく、小型化が可能であり、高速に切替が可能な利点がある。しかし、半導体リレー１２０ａの場合には、その通電時に数Ω〜数十Ωという比較的大きなＯＮ抵抗が発生する問題がある。
【００２３】
図３は、半導体リレー１２０ａのＯＮ抵抗について説明する図である。図３（ａ）では、５０Ω伝送路に半導体リレー１２０ａを使用した場合を例示しており、図３（ｂ）では図３（ａ）の等価回路を図示している。
【００２４】
図３（ａ）、（ｂ）に例示するように、半導体リレー１２０ａは３．５Ω＋温度係数（ここでは理解を容易にするために、０．０３Ω/℃として説明する）のＯＮ抵抗を有する。０．０３℃Ω/℃の場合、５０Ωに対して０．０６％/℃の誤差を生む。半導体リレー１２０ａのＯＮ抵抗はその温度に基づき変動し、切替後すぐには安定（収束）しない。
【００２５】
図４は、図３のＯＮ抵抗（３．５Ω＋０．０３Ω/℃）の温度変動特性について説明する図であり、図３の半導体リレー１２０ａに１０ｍＡの電流を流したときのＯＮ抵抗の変動を図示している。図４に示すように、ここではＯＮ抵抗は、最初（ＯＦＦ→ＯＮに切替後）数百ミリ秒で急速（直線的）に上昇し、それから緩やかに上昇して約３０秒で収束する。
【００２６】
図４では、１つの半導体リレー１２０ａのＯＮ抵抗の変動を図示したが、実際の１つの信号経路は複数の半導体リレー１２０ａ〜１２０ｌを切替えて（組み合わせて）形成される。ＯＮ抵抗の変動は信号経路上の半導体リレー１２０ａ〜１２０ｌの個数に比例して大きくなる。
【００２７】
ＯＮ抵抗が仮に一定であれば、これにより発生する電圧降下が一定となるので補正してその影響を排除することが可能である。しかし、切替後から約３０秒の間はＯＮ抵抗が時間とともに不規則に変動する（単純な変動ではない）ため、補正により除去することが困難である。波形発生器（波形測定器）では高精度な電圧精度が求められており、大きな電圧誤差は致命的となる。その一方で、波形発生器（波形測定器）といえどもＯＮ抵抗の変動が収束するのを待つために、約３０秒の待ち時間を設定する事は現実的ではない。
【００２８】
再び、図１を参照する。そこで、第１実施形態では、ＤＡＣ１１０、半導体リレー１２０ａ〜１２０ｌ、入出力リレー１２２、グランド開閉リレー１２４ａ等を制御する制御部１４２が、波形発生命令をトリガーとして、所定の制御方式を実行する。制御部１４２は、中央処理装置（ＣＰＵ）を含む半導体集積回路により構成される。
【００２９】
図５は、本発明の第１の実施形態にかかる信号処理回路１００の制御方式を説明するフローチャートである。以下、図５のフローチャートに則り、かかる制御方式について説明する。制御部１４２は、ユーザの操作入力等により発せられる波形発生命令を検出する。波形発生命令が検出されない場合には（ステップＳ１５０Ｎｏ）、適宜その監視を続ける。
【００３０】
波形発生命令を検出した場合には（ステップＳ１５０Ｙｅｓ）、制御部１４２は指定された信号経路の半導体リレー１２０ｂ、１２０ｅ、１２０ｉ、１２０ｌをＯＮにする。また、入出力リレー１２２をＯＦＦに、グランド開閉リレー１２４ａをＯＮにする（ステップＳ１５２）。図１（ｂ）に示されるこの波形発生時の直前の経路を「直前の経路Ｒｏｕ２」とする。
【００３１】
続いて、制御部１４２は、ＤＡＣ１１０を制御して、ＤＡＣ１１０から一時的に（数ミリ秒〜数十ミリ秒の間）信号経路上の半導体リレー１２０ｂ、１２０ｅ、１２０ｉ、１２０ｌに大きな電流を流す（ステップＳ１５４）。この大きな電流は、グランド開閉リレー１２４ａ、他チャンネルへの割込経路１４４を介してグランドへと流れる。この大きな電流が入出力リレー１２２を通過して外部回路に流れることはなく、外部回路に誤動作などを生じるおそれはない。
【００３２】
その後、制御部１４２は、大きな電流を停止し、入出力リレー１２２をＯＮに、グランド開閉リレー１２４ａをＯＦＦにする（ステップＳ１５６）。これにより、図１（ａ）に示される波形発生時の経路となる（この経路を「指定された信号経路Ｒｏｕ１」とする）。ステップＳ１５４の大きな電流の停止を先に行い、ステップＳ１５６の切替を後に行って電流が外部に漏れるのを防ぐ。
【００３３】
上述した過程を経て、制御部１４２は、ＤＡＣ１１０に試験信号を出力させ、これを信号出力部１１８から外部回路へと出力する。すなわち、ユーザの操作入力等により指定された波形を発生する（ステップＳ１５８）。
【００３４】
図６は、本発明の第１の実施形態にかかる信号処理回路１００の効果を説明する図である。なお、図６において、時間ｔの０ｓ（second）は、制御部１４２が波形発生命令を検出した時点とする。図６に示すように、上記制御方式によれば、波形発生時の直前に、予め指定された信号経路Ｒｏｕ１上の半導体リレー１２０ｂ、１２０ｅ、１２０ｉ、１２０ｌを強制的に自己発熱させる（温度を上昇させる）。これにより、迅速にＯＮ抵抗の切替後の変動を収束させることが可能である。
【００３５】
詳細には、上記制御方式を適用した場合には、信号経路上の半導体リレー１２０ｂ、１２０ｅ、１２０ｉ、１２０ｌの温度が上昇しているため、大電流停止後ＯＮ抵抗が高い状態から遷移してきて、図６に実線にて示すようにわずか数秒（約７秒）で収束する。かかる制御方式を適用しない場合には、図６に破線にて示すように約３０秒かかっていたため、はるかに短時間で収束することが理解される。
【００３６】
最終的な収束値に対し＋１０ミリΩ〜−１０ミリΩの誤差を許容するならば、上記制御方式を適用すれば、わずか５０ミリ秒しかかからない。これに対して、かかる制御方式を適用しない場合には、１．６秒ほどの時間がかかる。なお、図６においてかかる制御方式を適用する場合と適用しない場合とで、最終的な収束値が約１０ミリΩ異なっているが、これは評価に用いた半導体リレーの個体差によるものであり、その特性に関しては影響がないので無視してよい。
【００３７】
波形発生時の直前および波形発生時に流れる電流はそのときの電圧に比例して増減する。上記では、ステップＳ１５４（波形発生時の直前）の際の電圧を４Ｖｐ−ｐ、ステップＳ１５８（波形発生時）の際の電圧を１Ｖｐ−ｐとした。しかし、かかる値は例示であって、このように限定される訳ではない。
【００３８】
なお、大きな電流（ステップＳ１５４の際の電圧）としてどの程度を設定すべきかは、回路構成に応じる（回路構成に応じて適宜設定される）。影響を与える要素としては、その素子の電流に対する発熱特性、温度変動特性、その素子のパッケージの熱容量、空冷による放熱特性、周辺回路への熱伝導性（放熱特性）などである。図６の例では使用時の４倍の電流を与えているが、要求される収束時間を考慮して実際の回路で「大きな電流」の値を測定して決定すべきである。特に、信号処理回路１００が取り扱える電圧（許容電圧）の範囲内で最大の電圧を設定すると、短時間で半導体リレー１２０ｂ、１２０ｅ、１２０ｉ、１２０ｌに大きな自己発熱を起こさせることができ、好適である。
【００３９】
また、上記ではステップＳ１５４の際に数ミリ秒〜数十ミリ秒の短時間、大きな電流を流した（大きな電圧を印加した）。ＯＮ抵抗は、当初（大きな電流を流すと）数百ミリ秒で急速（直線的）に上昇し、やがて頭打ちとなる。これより、半導体リレー１２０ｂ、１２０ｅ、１２０ｉ、１２０ｌの個体特性にもよるが（半導体リレーのＯＮ抵抗は２Ω〜２０Ωものがある）、ステップＳ１５４の時間を数ミリ秒〜数十ミリ秒の短時間でなく、これよりも長い時間に設定しても大した意味をなさない（数ミリ秒〜数十ミリ秒の短時間で充分である）。
【００４０】
信号処理回路１００の特徴として重要なのは、制御部１４２がＤＡＣ１１０を制御して意図的に大きな電流を流すことである。少なくともステップＳ１５８の波形発生時の電流よりも信号経路上に予め大きな電流を流して（そのような電流を流す電圧を印加して）、ＯＮ抵抗を最終的な収束値よりも高い抵抗値を示す状態まで予め遷移させれば（そのような状態に遷移させるよう大きな電流を流す時間を設定すれば）一定の効果を奏する。
【００４１】
図７は、本発明の第１の実施形態にかかる信号処理回路１００の応用例を示す図である。図７に示すように、信号処理回路１００において入出力リレー１２２の後段にグランドに対して開閉するグランド開閉リレー１２４ｂを設けて、ステップＳ１５２でこのグランド開閉リレー１２４ｂをＯＮに、ステップＳ１５６でこのグランド開閉リレー１２４ｂをＯＦＦにしてもよい。これにより、入出力リレー１２２も自己発熱させて、そのＯＮ抵抗を迅速に収束させることが可能となる。
【００４２】
この場合には、ステップＳ１５４にて大きな電流を流す場合には、外部回路に備えられた入出力リレー（不図示）をＯＦＦにすればよい。これにより、外部回路側に大きな電流が流れるのを防ぐことができる。なお、応用例では、グランド開閉リレー１２４ｂは他チャンネルへの割込経路１４４を介さず、直接この大きな電流をグランドへと落とす。グランド開閉リレー１２４ａ、１２４ｂは、ステップＳ１５４の大きな電流をグランドへと落とせればよく、その経路は都合に応じて設定してよい。
【００４３】
［第２実施形態］
図８は、本発明の第２の実施形態にかかる信号処理回路２００を模式的に示す図である。第２実施形態の信号処理回路２００は所定の波形を測定する波形測定器に適用されている。図８（ａ）は指定された信号経路における波形測定時の状態を示す図であり、図８（ｂ）は図８（ａ）の波形測定時の直前の状態を示す図である。
【００４４】
図８（ａ）、（ｂ）に示すように信号処理回路２００は、信号入力部２１８より入力される外部からの試験信号（測定信号）を差動・シングルエンド変換部２１６を経て、ゲインアンプ２１２ａ〜２１２ｃ、ローパスフィルタ２１４ａ〜２１４ｃを介しＡＤＣ（Analog Digital Converter）２１０に入力する。ゲインアンプ２１２ａ〜２１２ｃで試験信号が所望の信号振幅に調整され、ローパスフィルタ２１４ａ〜２１４ｃで不要な帯域を制限され、ＡＤＣ２１０で試験信号がディジタイズされる。
【００４５】
信号処理回路２００には、信号経路の切替を行う半導体リレー２２０ａ〜２２０ｌが多数搭載される。また、外部回路に対する入出力を開閉する半導体リレーである入出力リレー２２２と、グランドに対して開閉する半導体リレーであるグランド開閉リレー２２４ａと、他チャンネルからの割込経路２４４に対して開閉する半導体リレーであるバイパスリレー２４６とを有する。ここでは、バイパスリレー２４６および他チャンネルからの割込経路２４４は、差動・シングルエンド変換部２１６の前段に設定されている。
【００４６】
図８（ｂ）に示すように、信号処理回路２００では、制御部２４２がユーザの操作入力等により発せられる波形測定命令を検出すると、この波形測定命令をトリガーとして、第１実施形態と同様の所定の制御方式を遂行する。具体的には、指定された信号経路上の半導体リレー２２０ｂ、２２０ｅ、２２０ｉ、２２０ｌをＯＮにして、入出力リレー２２２をＯＦＦに、グランド開閉リレー２２４ａをＯＮにする。
【００４７】
そして、制御部２４２は、バイパスリレー２４６をＯＮにし、他チャンネルからの割込経路２４４、バイパスリレー２４６を介して、電源２４８から一時的（数ミリ秒〜数十ミリ秒の間）に信号経路上の半導体リレー２２０ｂ、２２０ｅ、２２０ｉ、２２０ｌに大きな電流を流す。図８（ｂ）に示されるこの波形測定時の直前の経路を「直前の経路Ｒｏｕ４」とする。
【００４８】
その後、制御部２４２は、入出力リレー２２２をＯＮに、グランド開閉リレー２２４ａをＯＦＦに、バイパスリレー２４６をＯＦＦにする。これにより、図８（ａ）に示される波形測定時の経路となる（この経路を「指定された信号経路Ｒｏｕ３」とする）。上述した過程を経て、信号入力部２１８より入力される外部からの試験信号が、ＡＤＣ２１０にてディジタイズされる（試験信号の波形測定が実行される）。
【００４９】
以上、上述した構成によれば、既存のハードウェア構成を極力変更せず、ＯＮ抵抗の切替後の変動を迅速に収束させることが可能である。これにより、不具合を生じることなく、被試験デバイスの試験を高精度且つ短時間で実行することができる。
【００５０】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００５１】
本発明は、波形発生器または波形測定器に適用される信号処理回路に利用することができる。
【符号の説明】
【００５２】
Ｒｏｕ１、Ｒｏｕ３…指定された信号経路、Ｒｏｕ２、Ｒｏｕ４…直前の経路、１００、２００…信号処理回路、１１０…ＤＡＣ、１１２ａ〜１１２ｃ、２１２ａ〜２１２ｃ…ゲインアンプ、１１４ａ〜１１４ｃ、２１４ａ〜２１４ｃ…ローパスフィルタ、１１６…シングルエンド・差動変換部、１１８…信号出力部、１２０ａ〜１２０ｌ、２２０ａ〜２２０ｌ…半導体リレー、１２２、２２２…入出力リレー、１２４ａ、１２４ｂ、２２４ａ…グランド開閉リレー、１２６…アノード、１２８…カソード、１３０…発光素子、１３２…フォトダイオードアレイ、１３４、１３６…ＭＯＳ−ＦＥＴ、１３８、１４０…ドレイン、１４２、２４２…制御部、１４４…他チャンネルへの割込経路、２１０…ＡＤＣ、２１６…差動・シングルエンド変換部、２１８…信号入力部、２４４…他チャンネルからの割込経路、２４６…バイパスリレー、２４８…電源
【図１】
2012134239.tif 000003
【図２】
2012134239.tif 000004
【図３】
2012134239.tif 000005
【図４】
2012134239.tif 000006
【図５】
2012134239.tif 000007
【図６】
2012134239.tif 000008
【図７】
2012134239.tif 000009
【図８】
2012134239.tif 000010