(57)【要約】【課題】ＦＣ−ＢＧＡなどの半導体装置を適切に製造する技術を提供する。【解決手段】チップ側電極（４）を有する半導体チップ（２）と、基板側電極（５）を有する基板（３）とを具備する半導体装置（１）を構成する。基板（３）は、基板側電極（５）が配置される基板側電極配置領域（８）と、チップ支持領域（９）とを備えている。その基板側電極配置領域（８）は、基板側電極（５）が配置される第１基板面（１２）を有する。チップ支持領域（９）は、第１基板面（１２）を含む面を基準面としたとき、基準面からの高さが第１高さ（ｈ１）となる位置にチップ支持面を有する。そして、チップ支持面は、チップ面（１１）の一部と向かい合う対向領域（２１）を有する。【選択図】図１
2012146859.tif 000002
【特許請求の範囲】
【請求項１】
チップ面に設けられたチップ側電極を有する半導体チップと、
前記チップ側電極に接続される基板側電極を有する基板と
を具備し、
前記基板は、
前記基板側電極が配置される基板側電極配置領域と、
前記基板側電極配置領域の外側に形成されたチップ支持領域と
を備え、
前記基板側電極配置領域は、
前記基板側電極が配置される第１基板面を有し、
チップ支持領域は、
前記第１基板面を含む面を基準面としたとき、前記基準面からの高さが第１高さとなる位置にチップ支持面を有し、
前記チップ支持面は、
前記チップ面の一部と向かい合う対向領域を有する
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記対向領域は、
前記基板に実装される前記半導体チップを、前記基準面に平行投影したときの投影図と重なる領域である
半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記第１高さは、
前記基準面から前記チップ面までの高さよりも低い
半導体装置。
【請求項４】
請求項１から３の何れか一項に記載の半導体装置において、
前記基板側電極配置領域は、
前記基板に実装される前記半導体チップを、前記基準面に平行投影したときの投影図と重ならない外周領域を備える
半導体装置。
【請求項５】
半導体チップに設けられたチップ側電極に接続される基板側電極を有する基板側電極配置領域と、
前記基板側電極配置領域の外側に形成されたチップ支持領域と
を具備し、
前記基板側電極配置領域は、
前記基板側電極が配置される第１基板面を有し、
チップ支持領域は、
前記第１基板面を含む面を基準面としたとき、前記基準面からの高さが第１高さとなる位置にチップ支持面を有し、
前記チップ支持面は、
前記半導体チップが実装されたときに、前記チップ側電極が配置されるチップ面の一部と向かい合う対向領域を有する
ＢＧＡ基板。
【請求項６】
請求項５に記載のＢＧＡ基板において、
前記対向領域は、
前記ＢＧＡ基板に実装される前記半導体チップを、前記基準面に平行投影したときの投影図と重なる領域である
ＢＧＡ基板。
【請求項７】
請求項５または６に記載のＢＧＡ基板において、
前記第１高さは、
前記基準面から前記チップ面までの高さよりも低い
ＢＧＡ基板。
【請求項８】
請求項５から７の何れか一項に記載のＢＧＡ基板において、
前記基板側電極配置領域は、
前記ＢＧＡ基板に実装される前記半導体チップを、前記基準面に平行投影したときの投影図と重ならない外周領域を備える
ＢＧＡ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ＦＣＢＧＡ（Ｆｌｉｐ  Ｃｈｉｐ−Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）構造の半導体装置に関する。
【背景技術】
【０００２】
デジタル家電製品やネットワーク機器などの電子機器が広く普及してきている。これらの電子機器に対しては、小型化を実現しつつ多機能で高性能な装置であることが求められている。このような要求に対応するために、半導体装置の微細化と多ピン化が進められてきている。多ピン化された半導体装置をパッケージングするため技術として、フリップチップ接続技術が知られている。
【０００３】
フリップチップ接続によって半導体チップを基板に接続する場合、まず半導体チップのボンディングＰＡＤに金（Ａｕ）などでバンプを形成する。次に、ＢＧＡ基板側（ランド上）に、アンダーフィルを塗布する。その後、フリップチップボンダーで半導体チップをＢＧＡ基板へ搭載し、加圧と過熱を行って接続を行う。その後は、半導体チップをモールド樹脂などで封入した後、半田ボール（ＢＧＡボール）をＢＧＡ基板に接続する。半田ボールに接続が完了したＢＧＡ基板は、ＰＫＧダイサーなどで切断され、個々の半導体パッケージとして提供される。
【０００４】
フリップチップボンダーで半導体チップをＢＧＡ基板へ搭載し、加圧と過熱によってそれぞれを接続するときに、アンダーフィルがフリップチップボンダーのボンディングヘッドに付着してしまうことがある。ボンディングヘッドに付着したアンダーフィルは、時間の経過とともに固形化する。
【０００５】
半導体チップをＢＧＡ基板へマウントする場合に、固形化したアンダーフィルが付着したままのボンディングヘッドは、通常よりも過度に半導体チップを押さえつけることがあった。過度に抑えつけられることによって、パッケージ内部の半導体チップが、ＢＧＡ基板に接触してしまうなどの不具合が生じることがあった。アンダーフィルがボンディングヘッドに付着することを抑制する技術が知られている（例えば、特許文献１参照）。
【０００６】
特許文献１には、ボンディングの際に接着樹脂がボンディングヘッドに付着することのない半導体装置及びその製造方法が開示されている。特許文献１に記載の技術では、半導体チップの配線パターンと反対側の面に、半導体チップよりも大きい板を設けている。その板は、ボンディングの際に接着樹脂が板を回り込んでボンディングヘッドに付着することを防止している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−１７４０３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１に記載の技術は、半導体チップに設けられた板の作用によってボンディングの際に接着樹脂が板を回り込んでボンディングヘッドに付着することを防止している。しかしながら、位置ずれなどに起因して、一旦、樹脂がボンディングヘッドに付着してしまった場合、そのボンディングヘッドの交換や洗浄などの作業が必要になる。
【課題を解決するための手段】
【０００９】
以下に、［発明を実施するための形態］で使用される番号を用いて、［課題を解決するための手段］を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１０】
上記の課題を解決するために、チップ面（１１）に設けられたチップ側電極（４）を有する半導体チップ（２）と、チップ側電極（４）に接続される基板側電極（５）を有する基板（３）とを具備する半導体装置（１）を構成する。基板（３）は、基板側電極（５）が配置される基板側電極配置領域（８）と、基板側電極配置領域（８）の外側に形成されたチップ支持領域（９）とを備えていることが好ましい。その基板側電極配置領域（８）は、基板側電極（５）が配置される第１基板面（１２）を有し、チップ支持領域（９）は、第１基板面（１２）を含む面を基準面としたとき、基準面からの高さが第１高さ（ｈ１）となる位置にチップ支持面を有し、チップ支持面は、チップ面（１１）の一部と向かい合う対向領域（２１）を有することが好ましい。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、ＦＣ−ＢＧＡなどの半導体装置の製造を行うときに、ボンディングヘッドの交換や洗浄などの作業に依存することなく適切に半導体装置を製造することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】図１は、半導体装置１の第１実施形態の構成を例示する断面図である。
【図２】図２は、フリップチップボンダーによる押し下げ量が適正な量を超えてしまった場合の半導体装置１の構成を例示する断面図である。
【図３】図３は、比較例の半導体パッケージ１０１の構成を例示する断面図である。
【図４】図４は、比較例の半導体装置１０１を製造するときに、フリップチップボンダーによる押し下げ量が適正な量を超えてしまった場合の半導体装置１０１の構成を例示する断面図である。
【図５】図５は、第２実施形態の半導体装置１の構成を例示する平面図である。
【図６】図６は、第２実施形態の構成を例示する断面図である。
【図７】図７は、アンダーフィル６が半導体チップ２の上部に這い上がった状態の半導体装置１の構成を例示する断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
図１は、本願発明の半導体装置１の第１実施形態の構成を例示する断面図である。図１は、本実施形態の半導体装置１が適正に形成されている状態を例示している。図１に示されているように、半導体装置１は、半導体チップ２と、ＢＧＡ基板３とを備えている。その半導体チップ２とＢＧＡ基板３とは、フリップチップ接続によって接続されている。
【００１５】
半導体チップ２のバンプ形成面１１には、複数のＡｕバンプ４が形成されている。なお、以下の実施形態において、Ａｕバンプ４がＡｕ（金）である場合を例示しているが、これは、本願発明におけるバンプの構成を制限するものではない。
【００１６】
ＢＧＡ基板３は、ランド形成領域８のランド形成面１２に形成された複数のランド５を備えている。また、ＢＧＡ基板３は、ランド形成領域８の周囲に形成されたチップ支持絶縁層９を備えている。ＢＧＡ基板３のランド５が形成される面と反対の面には、複数の半田ボール７が配置されている。本実施形態の半導体装置１において、ランド５と半田ボール７とは、内部配線（図示されず）を介して接続されている。半導体チップ２のバンプ形成面１１とＢＧＡ基板３のランド形成面１２とで挟まれた領域には、アンダーフィル６が充填されている。
【００１７】
図１を参照すると、本実施形態の半導体装置１において、チップ支持絶縁層９は、幅が重なり幅ｗ１の対向領域２１を有するように形成されている。また、チップ支持絶縁層９は、ランド形成領域８のランド形成面１２を基準面としたときに、その基準面から表面までの高さが第１高さｈ１となるように形成されている。換言すると、ＢＧＡ基板３は、窪生んだ状態のランド形成領域８を備えている。ランド５は、その窪みの内部に配置されている。
【００１８】
図１には、半導体チップ２が適切にＢＧＡ基板３に実装された場合の半導体装置１が例示されている。フリップチップ接続によって半導体チップ２をＢＧＡ基板３に接続する場合、まず半導体チップ２のボンディングＰＡＤ（図示されず）にＡｕバンプ４を形成する。また、ＢＧＡ基板３のランド形成領域８（ランド上）に、アンダーフィル６を塗布する。その後、フリップチップボンダー（図示されず）で半導体チップ２をＢＧＡ基板３へ搭載し、加圧と過熱を行って接続を行う。図１に示されているように、半導体チップ２が適切にＢＧＡ基板３に実装された場合、対向領域２１には、微小な隙間が形成され、ランド形成面１２からバンプ形成面１１までの高さが、第２高さｈ２となる。
【００１９】
フリップチップボンダーで半導体チップ２をＢＧＡ基板３へ搭載し、押し下げと過熱を行って接続を行うときに、適正な押し下げ量を超えてしまうと、半導体チップ２は、チップ配置適正高さｈ３よりも低い位置まで押されてしまう。
【００２０】
図２は、フリップチップボンダーによる押し下げ量が適正な量を超えてしまった場合の半導体装置１の構成を例示する断面図である。図２に示されているように、その場合、対向領域２１において半導体チップ２とチップ支持絶縁層９とが接触する。このとき、チップ支持絶縁層９は、半導体チップ２のバンプ形成面１１とランド形成面１２との距離が、第４高さｈ４以下になることを防止する。そのため、本実施形態の半導体装置１は、押し下げ量が適正な量を超えてしまった場合であっても、Ａｕバンプ４とＢＧＡ基板３とが直接接触するという不具合を防止することが可能となる。
【００２１】
本実施形態においてチップ支持絶縁層９を形成する方法に制限はない。以下に、チップ支持絶縁層９の形成方法に関する説明を行う。ＢＧＡ基板３の上層配線を形成した後、最終的にチップ支持絶縁層９となる絶縁膜を全面に成膜する。その絶縁膜の残したい箇所（チップ支持絶縁層９に対応する箇所）にエッチング耐性のある膜を塗布する。その後、エッチングを行うことで、ランド形成領域８に対応する溝を形成する。その後、エッチング耐性のある膜を除去することで、チップ支持絶縁層９を有するＢＧＡ基板３を形成することができる。また、上記の方法以外でも、厚い絶縁膜を全面に成膜した後、その絶縁膜の残したい箇所（チップ支持絶縁層９に対応する箇所）にエッチング耐性のある膜を塗布する。その後、ランド形成領域８に対応する位置のエッチングを行い、後からランド形成領域８の配線を形成する方法でもよい。
【００２２】
［比較例］
以下に、本願発明に対する比較例について説明を行う。図３は、比較例の半導体パッケージ１０１の構成を例示する断面図である。図３は、半導体装置１０１が適正に形成されている状態を例示している。図３に示されているように、半導体装置１０１は、半導体チップ１０２と、ＢＧＡ基板１０３とを備えている。その半導体チップ１０２とＢＧＡ基板１０３とは、フリップチップ接続によって接続され、樹脂１２０で封止されている。
【００２３】
半導体チップ１０２には、複数のＡｕバンプ１０４が形成されている。ＢＧＡ基板１０３は、複数のランド１０５が形成されている。また、ＢＧＡ基板１０３のランド１０５が形成される面と反対の面に、複数の半田ボール１０７が配置されている。半導体チップ１０２とＢＧＡ基板１０３の間の領域には、アンダーフィル１０６が充填されている。
【００２４】
図４は、比較例の半導体装置１０１を製造するときに、フリップチップボンダーによる押し下げ量が適正な量を超えてしまった場合の半導体装置１０１の構成を例示する断面図である。図４に示されているように、接触領域１２１において、半導体チップ１０２とＢＧＡ基板１０３とが接触していまっている。このように、本実施形態の半導体装置１のような構成を備えていない場合、金（Ａｕ）のような硬度が低い材料のバンプでは、半導体チップ１０２とＢＧＡ基板１０３が直接接触してしまう問題が生じていた。本実施形態の半導体装置１は、押し下げ量が適正な量を超えてしまった場合であっても、Ａｕバンプ１０４とＢＧＡ基板１０３とが直接接触するという不具合を防止することが可能となる。
【００２５】
［第２実施形態］
以下に、図面を参照して本願発明の第２実施形態について説明を行う。図５は、第２実施形態の半導体装置１の構成を例示する平面図である。図５に示されているように、チップ支持絶縁層９は、半導体チップ２を平行投影したときの投影図に対し、重なるように形成された対向領域２１と、重ならないように形成された外周領域２２とを備えている。
【００２６】
図６は、第２実施形態の構成を例示する断面図である。図６は、上述の図５におけるＡ−Ａ断面の構成を例示している。本実施形態のような半導体装置１を製造する場合、その製造工程においてアンダーフィル６が半導体チップ２の上部に這い上がることがある。図７は、アンダーフィル１０６が半導体チップ１０２の上部に這い上がった状態の半導体装置１０１の構成を例示する断面図である。アンダーフィル１０６が半導体チップ１０２の上部に這い上がると、樹脂と半導体装置の密着性が低下し、剥離を引き起こすことがある。第２実施形態の半導体装置１は、ＢＧＡ基板３の上層に形成されたチップ支持絶縁層９のパターンが、部分的に半導体装置を重なるように形成されている。このようなパターンのチップ支持絶縁層９を形成することで、アンダーフィル６の這い上がりを防止し、半導体チップ２とＢＧＡ基板３との接触を防止するとともに、信頼性と品質を向上させて半導体装置１を構成することができる。
【００２７】
以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【符号の説明】
【００２８】
１…半導体装置
２…半導体チップ
３…ＢＧＡ基板
４…Ａｕバンプ
５…ランド
６…アンダーフィル
７…半田ボール
８…ランド形成領域
９…チップ支持絶縁層
１１…バンプ形成面
１２…ランド形成面
２１…対向領域
２２…外周領域
ｈ１…第１高さ
ｈ２…第２高さ
ｈ３…チップ配置適正高さ
ｈ４…第４高さ
ｗ１…重なり幅
１０１…半導体装置
１０２…半導体チップ
１０３…ＢＧＡ基板
１０４…Ａｕバンプ
１０５…ランド
１０６…アンダーフィル
１０７…半田ボール
１２０…樹脂
１２１…接触領域
【図１】
2012146859.tif 000003
【図２】
2012146859.tif 000004
【図３】
2012146859.tif 000005
【図４】
2012146859.tif 000006
【図５】
2012146859.tif 000007
【図６】
2012146859.tif 000008
【図７】
2012146859.tif 000009