(57)【要約】【課題】回路規模の増大を抑制しながら、給電線に印加される規定外の高電圧から内部回路を保護する技術を提供する。【解決手段】第１分圧回路は、外部電源から内部回路に給電するための給電線と固定電位との間に接続され、給電線の電圧を分圧する。第１コンパレータＣＰ１は、第１分圧回路により分圧された分圧電圧と参照電圧とを比較し、当該分圧電圧が当該参照電圧を超えたとき、給電線に挿入された電源スイッチ１１をオフさせるための信号を出力する。第１トランジスタＴ１は、第１分圧回路により分圧された分圧電圧が生成される第１ノードＮｂと、固定電位との間に接続され、第１ノードＮｂの電圧が設定電圧を超えるとオンする。【選択図】図２
2012213250.tif 000002
【特許請求の範囲】
【請求項１】
外部電源から内部回路に給電するための給電線と所定の固定電位との間に接続され、前記給電線の電圧を分圧する第１分圧回路と、
前記第１分圧回路により分圧された分圧電圧と参照電圧とを比較し、当該分圧電圧が当該参照電圧を超えたとき、前記給電線に挿入された電源スイッチをオフさせるための信号を出力する第１コンパレータと、
前記第１分圧回路により分圧された分圧電圧が生成される第１ノードと、前記固定電位との間に接続される第１保護スイッチと、を備え、
前記第１保護スイッチは、前記第１ノードの電圧が第１設定電圧を超えるとオンすることを特徴とする保護回路。
【請求項２】
前記給電線と前記固定電位との間に接続され、前記給電線の電圧を分圧する第２分圧回路と、
前記第２分圧回路により分圧された分圧電圧と参照電圧とを比較し、当該分圧電圧が当該参照電圧を超えたとき、前記電源スイッチをオフさせるための信号を出力する第２コンパレータと、
前記第２分圧回路により分圧された分圧電圧が生成される第２ノードと、前記固定電位との間に接続される第２保護スイッチと、さらに備え、
前記第２保護スイッチは、前記第２ノードの電圧が第２設定電圧を超えるとオンし、
前記第１分圧回路、前記第１コンパレータおよび前記第１保護スイッチは、前記給電線の電圧が上限電圧を超えるか否かを検出するための回路であり、
前記第２分圧回路、前記第２コンパレータおよび前記第２保護スイッチは、前記給電線の電圧が下限電圧を超えるか否かを検出するための回路であることを特徴とする請求項１に記載の保護回路。
【請求項３】
電源端子を少なくとも備えるコネクタと、内部回路とを接続する入出力回路であって、
前記電源端子と前記内部回路とを接続する給電線に挿入される電源スイッチと、
前記電源端子と前記電源スイッチとの間の給電線の電圧を検出し、その検出結果に応じて前記電源スイッチをオン／オフする電源検出回路と、を備え、
前記電源検出回路は、請求項１または２に記載の保護回路を含むことを特徴とする入出力回路。
【請求項４】
前記電源端子から給電される電圧を受け、定電圧を請求項１または２に記載の保護回路に供給するレギュレータをさらに備え、
前記参照電圧を生成する参照電圧源に前記内部回路内の電源から給電不可の場合、前記レギュレータは、前記定電圧を前記参照電圧源に供給することを特徴とする請求項３に記載の入出力回路。
【請求項５】
前記電源端子と前記電源スイッチとの間の給電線と前記固定電位との間に接続され、前記給電線の電圧を分圧する第３分圧回路と、
前記第３分圧回路により分圧された分圧電圧と参照電圧とを比較し、当該分圧電圧が当該参照電圧を超えたとき、前記レギュレータの動作を停止させるための信号を出力する第３コンパレータと、さらに備え、
前記第３分圧回路および前記第３コンパレータによる保護回路により超えたか否かが判定される上限電圧は、前記第１分圧回路、前記第１コンパレータおよび前記第１保護スイッチによる保護回路により超えたか否かが判定される上限電圧より高く設定されることを特徴とする請求項４に記載の入出力回路。
【請求項６】
前記電源端子と前記電源スイッチとの間の給電線と前記固定電位との間に接続され、前記給電線の電圧を分圧する第３分圧回路と、
前記第３分圧回路により分圧された分圧電圧と参照電圧とを比較し、当該分圧電圧が当該参照電圧を超えたとき、前記レギュレータの動作を停止させるための信号を出力する第３コンパレータと、
前記第３分圧回路により分圧された分圧電圧が生成される第３ノードと、前記固定電位との間に接続される第３保護スイッチと、さらに備え、
前記第３保護スイッチは、前記第３ノードの電圧が第３設定電圧を超えるとオンし、
前記第３分圧回路、前記第３コンパレータおよび前記第３保護スイッチによる保護回路により超えたか否かが判定される上限電圧は、前記第１分圧回路、前記第１コンパレータおよび前記第１保護スイッチによる保護回路により超えたか否かが判定される上限電圧より高く設定されることを特徴とする請求項４に記載の入出力回路。
【請求項７】
電源端子を少なくとも備えるコネクタと、内部回路とを接続する入出力回路であって、
前記電源端子と前記内部回路とを接続する給電線に挿入される電源スイッチと、
前記電源端子と前記電源スイッチとの間の給電線の電圧を検出し、その検出結果に応じて前記電源スイッチをオン／オフする電源検出回路と、
前記給電線から第１上限電圧を超える電圧が検出されたとき、前記電源スイッチをオフして内部回路を保護するための第１保護回路と、
前記電源端子から給電される電圧を受け、定電圧を前記第１保護回路に供給するレギュレータと、
前記給電線から第１上限電圧より高い第２上限電圧を超える電圧が検出されたとき、前記レギュレータの動作を停止させる第２保護回路と、
を備えることを特徴とする入出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部から給電される電源から内部回路を保護するための保護回路およびそれを搭載した入出力回路に関する。
【背景技術】
【０００２】
近年、スマートフォンが急速に普及してきている。多くのスマートフォンでは、デザイン性の向上や、回路規模の縮小を図るため、コネクタを共通化する試みがなされている（たとえば、特許文献１参照）。たとえば、Ｍｉｃｒｏ−ＵＳＢコネクタのみを備える機種も販売されている。この機種では、給電やデータ通信に加えて、オーディオ信号のやりとりも一つのＭｉｃｒｏ−ＵＳＢコネクタで行われている。このようなコネクタ共通化は、携帯電話機、小型ＰＣ、デジタルカメラ、携帯型音楽プレーヤ、ＩＣレコーダ、ゲーム機など、他の携帯機器でも試みられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２０５４３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
Ｍｉｃｒｏ−ＵＳＢコネクタは、電源端子（ＶＢＵＳ）、グラウンド端子（ＧＮＤ）、差動対端子（Ｄ＋、Ｄ−）、識別線端子（ＩＤ）の５つの端子（ピン）で構成される。電源端子には様々なチャージャーが接続されるが、瞬間的に設定耐圧電圧を超える電圧が印加されることがある。たとえば、電力事情の悪い国や地域では商用電源が不安定であるため、ＡＣ−ＤＣアダプタから設定耐圧電圧を超える電圧が印加されることがある。このような不測な事態に備えて高耐圧な素子を用いると、回路規模の増大を招く。
【０００５】
本発明はこうした状況に鑑みなされたものであり、その目的は、回路規模の増大を抑制しながら、給電線に印加される規定外の高電圧から内部回路を保護する技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のある態様の保護回路は、外部電源から内部回路に給電するための給電線と所定の固定電位との間に接続され、給電線の電圧を分圧する第１分圧回路と、第１分圧回路により分圧された分圧電圧と参照電圧とを比較し、当該分圧電圧が当該参照電圧を超えたとき、給電線に挿入された電源スイッチをオフさせるための信号を出力する第１コンパレータと、第１分圧回路により分圧された分圧電圧が生成される第１ノードと、固定電位との間に接続される第１保護スイッチと、を備える。第１保護スイッチは、第１ノードの電圧が第１設定電圧を超えるとオンする。
【０００７】
本発明の別の態様は、入出力回路である。この入出力回路は、電源端子を少なくとも備えるコネクタと、内部回路とを接続する入出力回路であって、電源端子と内部回路とを接続する給電線に挿入される電源スイッチと、電源端子と電源スイッチとの間の給電線の電圧を検出し、その検出結果に応じて電源スイッチをオン／オフする電源検出回路と、を備える。電源検出回路は、上述の保護回路を含む。
【０００８】
本発明のさらに別の態様もまた、入出力回路である。この入出力回路は、電源端子を少なくとも備えるコネクタと、内部回路とを接続する入出力回路であって、電源端子と内部回路とを接続する給電線に挿入される電源スイッチと、電源端子と電源スイッチとの間の給電線の電圧を検出し、その検出結果に応じて電源スイッチをオン／オフする電源検出回路と、給電線から第１上限電圧を超える電圧が検出されたとき、電源スイッチをオフして内部回路を保護するための第１保護回路と、電源端子から給電される電圧を受け、定電圧を第１保護回路に供給するレギュレータと、給電線から第１上限電圧より高い第２上限電圧を超える電圧が検出されたとき、レギュレータの動作を停止させる第２保護回路と、を備える。
【発明の効果】
【０００９】
本発明によれば、回路規模の増大を抑制しながら、給電線に印加される規定外の高電圧から内部回路を保護することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態に係る入出力回路の構成を説明するための図である。
【図２】低電圧ロックアウト回路および過電圧保護回路の構成例を示す図である。
【図３】低電圧ロックアウト回路の第２ノード電圧および過電圧保護回路の第１ノード電圧の特性を示す図である。
【図４】低電圧ロックアウト回路の第２トランジスタに流れる電流および過電圧保護回路の第１トランジスタに流れる電流の特性を示す図である。
【図５】電源検出回路の構成例を示す図である。
【発明を実施するための形態】
【００１１】
図１は、本発明の実施の形態に係る入出力回路１０の構成を説明するための図である。入出力回路１０は、コネクタ２０と、内部回路である電源回路３０および内部処理回路４０とを接続する。以下、本明細書では入出力回路１０、コネクタ２０、電源回路３０および内部処理回路４０がスマートフォンに搭載される例を説明する。また、コネクタ２０として、Ｍｉｃｒｏ−ＵＳＢコネクタを採用する例を説明する。Ｍｉｃｒｏ−ＵＳＢコネクタは、電源端子（ＶＢＵＳ）、グラウンド端子（ＧＮＤ）、差動対端子（Ｄ＋、Ｄ−）、識別線端子（ＩＤ）の５つの端子（ピン）で構成される。
【００１２】
電源回路３０は、電池３１および充電回路３２を含む。電池３１には、リチウムイオン電池やニッケル水素電池が採用される。コネクタ２０にチャージャーが接続されると、充電回路３２による制御のもと、入出力回路１０内の電源パスを介して当該チャージャーから電池３１に電力が充電される。
【００１３】
内部処理回路４０は、メインプロセッサ４１、第１回路５１、・・・第ｎ回路５ｎを含む。メインプロセッサ４１は、搭載される端末装置（本実施の携帯では、スマートフォン）全体を制御する。第１回路５１、・・・第ｎ回路５ｎは、それぞれ専用の処理を実行する回路である。たとえば、画像処理回路、音声処理回路、ＰＨＹ（Physical Layer Chip）回路、ＵＡＲＴ (Universal Asynchronous Receiver Transmitter) 回路などが該当する。メインプロセッサ４１、第１回路５１、・・・第ｎ回路５ｎは、コネクタ２０に接続された装置（たとえば、ＰＣ）またはアクセサリ機器（たとえば、イヤホン、ヘッドフォン、マイク）と入出力回路１０を介して信号をやりとりする。
【００１４】
入出力回路１０は、電源スイッチ１１、電源検出回路１２、識別端子電圧検出回路１３、データ端子電圧検出回路１４、制御部１５およびデータ線スイッチ部１６を含む。入出力回路１０の電源は、基本的に、ＶＤＤ端子を介して電池３１から供給される。なお、電源検出回路１２の電源は、ＶＢＵＳ端子を介してコネクタ２０に接続されたチャージャーから供給される。本実施の形態では電源スイッチ１１および電源検出回路１２を含むＶＢＵＳ系の構成を２８Ｖ耐圧で設計する。
【００１５】
電源スイッチ１１は、ＶＢＵＳ端子と内部回路とを接続する給電線に挿入され、ＶＢＵＳ端子を介してコネクタ２０に接続されたチャージャーから供給される電力を、ＶＢＵＳＯＵＴ端子を介して電池３１に導通させるか遮断させるかを切り替えるスイッチである。電源スイッチ１１には、パワーＭＯＳＦＥＴなどを採用することができる。電源スイッチ１１の切り替えは電源検出回路１２により制御される。
【００１６】
電源検出回路１２は、ＶＢＵＳ端子と電源スイッチ１１との間の給電線の電圧を検出し、その検出結果に応じて電源スイッチ１１をオン／オフする。より具体的には、電源検出回路１２はＶＢＵＳ端子への外部からの給電を検出すると、電源スイッチ１１をオンするとともに、制御部１５に電源検出を通知する。なお、制御部１５から電源スイッチ１１をオンすることの許可信号を受信してから電源スイッチ１１をオンする設計であってもよい。
【００１７】
電源検出回路１２は、低電圧ロックアウト回路ＵＶＬＯおよび過電圧保護回路ＯＶＰを含む。低電圧ロックアウト回路ＵＶＬＯおよび過電圧保護回路ＯＶＰの詳細は後述する。
【００１８】
識別端子電圧検出回路１３は、ＩＤ端子の電圧を検出して制御部１５に通知する。たとえば、識別端子電圧検出回路１３はアナログ／デジタル変換器で構成できる。アクセサリ機器の多くは、そのＩＤ端子とＧＮＤ端子間の抵抗値を自己の識別情報として利用している。したがって、コネクタ２０のＩＤ端子の電圧を検出することにより、コネクタ２０に接続されたアクセサリ機器の種別を、ほぼ特定することができる。
【００１９】
データ端子電圧検出回路１４は、ＤＰ端子およびＤＭ端子の電圧を監視および検出する。より具体的には、データ端子電圧検出回路１４は、ＤＰ端子およびＤＭ端子の少なくとも一方のオープン、プルアップ、プルダウンまたは両端子間のショートを検出する。また、プルアップ／プルダウンの種類（プルアップ・プルダウン抵抗の違い）も検出できる。データ端子電圧検出回路１４は、検出結果を制御部１５に通知する。
【００２０】
制御部１５は、入出力回路１０全体を制御する。本実施の形態では、制御部１５にＩ２Ｃシリアルコントローラを採用する例を説明する。この場合、制御部１５は内部処理回路４０からＩ２Ｃ＿ＳＣＬ端子を介してクロック信号を受ける。また、制御部１５と内部処理回路４０間はＩ２Ｃ＿ＳＤＡ端子を介してデータ信号がやりとりされる。また、制御部１５は内部処理回路４０にＩＮＴＢ端子を介して割込信号を供給する。さらに、制御部１５は内部処理回路４０からＲＥＳＥＴＢ端子を介してハードウェアリセット信号を受ける。
【００２１】
制御部１５は充電回路３２にＣＨＧ＿ＤＥＴＢ端子を介してチャージャー検出信号を供給する。また、制御部１５は電源検出回路１２、識別端子電圧検出回路１３およびデータ端子電圧検出回路１４のそれぞれに制御信号を供給することができる。
【００２２】
データ線スイッチ部１６は、複数のスイッチを含み、内部処理回路４０とＤＰ端子およびＤＭ端子を介して外部機器とやりとりされる各種信号のスイッチング制御を行う。なお、本明細書ではデータ線スイッチ部１６のスイッチングには注目しないため、その詳細な内部構成の説明は省略する。
【００２３】
図２は、低電圧ロックアウト回路ＵＶＬＯおよび過電圧保護回路ＯＶＰの構成例を示す図である。低電圧ロックアウト回路ＵＶＬＯおよび過電圧保護回路ＯＶＰは、上記給電線を通じて内部回路に給電される電圧を一定のレンジに制限するための回路である。本実施の形態では、当該レンジを４Ｖ〜６Ｖに設定する。
【００２４】
低電圧ロックアウト回路ＵＶＬＯは当該レンジの下限電圧（本実施の形態では４Ｖ）を下回るか否かを検出するための回路であり、当該下限電圧を下回ると電源スイッチ１１をオフする。過電圧保護回路ＯＶＰは当該レンジの上限電圧（本実施の形態では６Ｖ）を上回るか否かを検出するための回路であり、当該上限電圧を上回ると電源スイッチ１１をオフする。
【００２５】
過電圧保護回路ＯＶＰは、第１分圧回路、第１コンパレータＣＰ１および第１トランジスタＴ１を備える。第１分圧回路は、上記給電線と所定の固定電位との間に接続され、上記給電線の電圧を分圧する。本実施の形態では当該固定電位はグラウンド電位とする。なお、後述する図５の構成を採用する場合、コンパレータＣＰ２（ＣＰ１）の電源には上記給電線からレギュレータを介した電圧が供給される。
【００２６】
第１分圧回路は、第１．１抵抗Ｒ１１、第１．２抵抗Ｒ１２、第１．３抵抗Ｒ１３、第１．４抵抗Ｒ１４および第１．５抵抗Ｒ１５が直列接続されて構成される。第１．２抵抗Ｒ１２と第１．３抵抗Ｒ１３との間の第１ノードＮｂの電圧が第１コンパレータＣＰ１の入力電圧となる。
【００２７】
本実施の形態では第１．１抵抗Ｒ１１および第１．２抵抗Ｒ１２の合成抵抗と、第１．３抵抗Ｒ１３、第１．４抵抗Ｒ１４および第１．５抵抗Ｒ１５の合成抵抗の比が１：４に設定される。すなわち、上記給電線の電圧が６Ｖのとき第１ノードＮｂの電圧は１．２Ｖとなる。
【００２８】
第１コンパレータＣＰ１は、第１分圧回路により分圧された分圧電圧（本実施の形態では第１ノードＮｂの電圧）と参照電圧Ｒｅｆとを比較し、当該分圧電圧が当該参照電圧Ｒｅｆを高電位方向に超えたとき、電源スイッチ１１をオフさせるための信号を出力する。当該参照電圧Ｒｅｆは後述するバンドギャップリファレンス回路１２ｃ（図５参照）により生成され、本実施の形態では１．２Ｖに設定する。
【００２９】
第１トランジスタＴ１は、第１ノードＮｂとグラウンドとの間に接続される。より具体的には、第１トランジスタＴ１のソース端子はグラウンドに接続され、そのゲート端子は第１．１抵抗Ｒ１１と第１．２抵抗Ｒ１２との間のノードに接続され、そのドレイン端子は第１ノードＮｂに接続される。
【００３０】
第１トランジスタＴ１は、第１．１抵抗Ｒ１１と第１．２抵抗Ｒ１２との間のノード電圧が第１トランジスタＴ１の閾値を超えるとオンする。第１トランジスタＴ１がオンすると、第１ノードＮｂから電流Ｉｂがグラウンドに引き抜かれ、第１ノードＮｂの電圧の上昇を抑える。すなわち、第１トランジスタＴ１は第１ノードＮｂの電圧が第１設定電圧を超えるとオンする保護スイッチとして機能する。当該保護スイッチを設けることにより、第１コンパレータＣＰ１の耐圧を下げることができ、第１コンパレータＣＰ１の回路規模、消費電力を削減できる。なお、第１トランジスタＴ１を設けない場合、本実施の形態では上記２８Ｖ耐圧に対応した耐圧で第１コンパレータＣＰ１を設計する必要がある。
【００３１】
低電圧ロックアウト回路ＵＶＬＯは、第２分圧回路、第２コンパレータＣＰ２および第２トランジスタＴ２を備える。第２分圧回路は、上記給電線とグラウンドとの間に接続され、上記給電線の電圧を分圧する。なお、後述する図５の構成を採用する場合、コンパレータＣＰ２（ＣＰ１）の電源には上記給電線からレギュレータを介した電圧が供給される。第２分圧回路は、第２．１抵抗Ｒ２１、第２．２抵抗Ｒ２２、第２．３抵抗Ｒ２３、第２．４抵抗Ｒ２４および第２．５抵抗Ｒ２５が直列接続されて構成される。第２．２抵抗Ｒ２２と第２．３抵抗Ｒ２３との間の第２ノードＮａの電圧が第２コンパレータＣＰ２の入力電圧となる。
【００３２】
本実施の形態では第２．１抵抗Ｒ２１および第２．２抵抗Ｒ２２の合成抵抗と、第２．３抵抗Ｒ２３、第２．４抵抗Ｒ２４および第２．５抵抗Ｒ２５の合成抵抗の比が３：７に設定される。すなわち、上記給電線の電圧が４Ｖのとき第２ノードＮａの電圧は１．２Ｖとなる。
【００３３】
第２コンパレータＣＰ２は、第２分圧回路により分圧された分圧電圧（本実施の形態では第２ノードＮａの電圧）と参照電圧Ｒｅｆとを比較し、当該分圧電圧が当該参照電圧Ｒｅｆを低電位側に超えたとき、電源スイッチ１１をオフさせるための信号を出力する。当該参照電圧Ｒｅｆは後述するバンドギャップリファレンス回路１２ｃ（図５参照）により生成され、本実施の形態では１．２Ｖに設定する。
【００３４】
第２トランジスタＴ２は、第２ノードＮａとグラウンドとの間に接続される。より具体的には、第２トランジスタＴ２のソース端子はグラウンドに接続され、そのゲート端子は第２．１抵抗Ｒ２１と第２．２抵抗Ｒ２２との間のノードに接続され、そのドレイン端子は第２ノードＮａに接続される。
【００３５】
第２トランジスタＴ２は、第２．１抵抗Ｒ２１と第２．２抵抗Ｒ２２との間のノード電圧が第２トランジスタＴ２の閾値を超えるとオンする。第２トランジスタＴ２がオンすると、第２ノードＮａから電流Ｉａがグラウンドに引き抜かれ、第２ノードＮａの電圧の上昇を抑える。すなわち、第２トランジスタＴ２は第２ノードＮａの電圧が第２設定電圧を超えるとオンする保護スイッチとして機能する。当該保護スイッチを設けることにより、第２コンパレータＣＰ２の耐圧を下げることができ、第２コンパレータＣＰ２の回路規模、消費電力を削減できる。なお、第２トランジスタＴ２を設けない場合、本実施の形態では上記２８Ｖ耐圧に対応した耐圧で第２コンパレータＣＰ２を設計する必要がある。
【００３６】
図３は、低電圧ロックアウト回路ＵＶＬＯの第２ノードＮａの電圧および過電圧保護回路ＯＶＰの第１ノードＮｂの電圧の特性を示す図である。電圧特性Ｎａ１は温度１２５°Ｃのときの第２ノードＮａの電圧特性を示し、電圧特性Ｎａ２は温度２５°Ｃのときの第２ノードＮａの電圧特性を示し、電圧特性Ｎａ３は温度−４０°Ｃのときの第２ノードＮａの電圧特性を示す。いずれの場合も、ＶＢＵＳ端子から給電される電圧が８Ｖ程度までは第２ノードＮａの電圧がリニアに上昇し、それを超えると第２ノードＮａの電圧上昇が抑えられることが分かる。
【００３７】
電圧特性Ｎｂ１は温度１２５°Ｃのときの第１ノードＮｂの電圧特性を示し、電圧特性Ｎｂ２は温度２５°Ｃのときの第１ノードＮｂの電圧特性を示し、電圧特性Ｎｂ３は温度−４０°Ｃのときの第１ノードＮｂの電圧特性を示す。いずれの場合も、ＶＢＵＳ端子から給電される電圧が１２Ｖ程度までは第１ノードＮｂの電圧がリニアに上昇し、それを超えると第１ノードＮｂの電圧上昇が抑えられることが分かる。
【００３８】
また、ＶＢＵＳ端子から給電される電圧が２８Ｖの場合であっても、低電圧ロックアウト回路ＵＶＬＯの第２ノードＮａの電圧および過電圧保護回路ＯＶＰの第１ノードＮｂの電圧はいずれも、５Ｖ未満であることが分かる。したがって、第１コンパレータＣＰ１および第２コンパレータＣＰ２は５Ｖ耐圧で設計すれば足りる。５Ｖ耐圧のトランジスタで構成されるコンパレータは、５Ｖ耐圧より高耐圧なトランジスタで構成されるコンパレータより検知精度が高くなる。また、省面積で設計可能になる。
【００３９】
図４は、低電圧ロックアウト回路ＵＶＬＯの第２トランジスタＴ２に流れる電流Ｉａおよび過電圧保護回路ＯＶＰの第１トランジスタＴ１に流れる電流Ｉｂの特性を示す図である。電流特性Ｉｂ１は温度１２５°Ｃのときの第１トランジスタＴ１に流れる電流特性を示し、電流特性Ｉｂ２は温度２５°Ｃのときの第１トランジスタＴ１に流れる電流特性を示し、電流特性Ｉｂ３は温度−４０°Ｃのときの第１トランジスタＴ１に流れる電流特性を示す。いずれの場合も、ＶＢＵＳ端子から給電される電圧が１２Ｖ程度までは第１トランジスタＴ１に電流が流れず、それを超えると電流が流れはじめ、第１ノードＮｂの電圧上昇が抑えられることになる。
【００４０】
電流特性Ｉａ１は温度１２５°Ｃのときの第２トランジスタＴ２に流れる電流特性を示し、電流特性Ｉａ２は温度２５°Ｃのときの第２トランジスタＴ２に流れる電流特性を示し、電流特性Ｉａ３は温度−４０°Ｃのときの第２トランジスタＴ２に流れる電流特性を示す。いずれの場合も、ＶＢＵＳ端子から給電される電圧が８Ｖ程度までは第２トランジスタＴ２に電流が流れず、それを超えると電流が流れはじめ、第２ノードＮａの電圧上昇が抑えられることになる。
【００４１】
ＶＢＵＳ端子から給電される電圧が６Ｖ未満では、第１トランジスタＴ１にも第２トランジスタＴ２にも電流が流れず、第１コンパレータＣＰ１および第２コンパレータＣＰ２によるいずれの電圧検知動作にも影響を与えないことが分かる。
【００４２】
図５は、電源検出回路１２の構成例を示す図である。当該構成例において電源検出回路１２は、レギュレータ１２ａ、電源選択回路１２ｂ、バンドギャップリファレンス回路１２ｃ、過電圧保護回路ＯＶＰ、低電圧ロックアウト回路ＵＶＬＯおよび前置過電圧保護回路ＯＶＰｐを備える。
【００４３】
レギュレータ１２ａは、ＶＢＵＳ端子から給電される電圧を受け、定電圧を電源選択回路１２ｂ、過電圧保護回路ＯＶＰおよび低電圧ロックアウト回路ＵＶＬＯに供給する。レギュレータ１２ａには、たとえば、一般的な低損失レギュレータを採用できる。
【００４４】
電源選択回路１２ｂは、内部回路（より厳密には電源回路３０）から供給される内部電源とレギュレータ１２ａから供給される外部電源のいずれか一方を選択して、バンドギャップリファレンス回路１２ｃに供給する。なお、電源選択回路１２ｂにより選択された電源は、バンドギャップリファレンス回路１２ｃの電源としてだけでなく、図示しない、ＶＢＵＳ系を制御するためのその他の制御電圧としても活用される。
【００４５】
電源回路３０内の電池３１の容量がゼロであって内部回路から給電不可の場合など、電源選択回路１２ｂはレギュレータ１２ａから供給される外部電源を選択する。一方、コネクタ２０にチャージャーが接続されていない場合、電源選択回路１２ｂは内部回路から供給される内部電源を選択する。内部回路からの給電が可能であり、コネクタ２０にもチャージャーが接続されている場合、電源選択回路１２ｂは内部電源を選択してもよいし、外部電源を選択してもよい。
【００４６】
バンドギャップリファレンス回路１２ｃは、電源選択回路１２ｂから供給される電圧をもとに過電圧保護回路ＯＶＰおよび低電圧ロックアウト回路ＵＶＬＯの参照電圧Ｒｅｆを生成する。
【００４７】
前置過電圧保護回路ＯＶＰｐは、上記給電線を通じて内部回路に給電される電圧を検出するための回路である。前置過電圧保護回路ＯＶＰｐにより超えたか否かが判定される上限電圧（本実施の形態では１２Ｖ）は、過電圧保護回路ＯＶＰにより超えたか否かが判定される上限電圧（本実施の形態では６Ｖ）より高く設定される。
【００４８】
前置過電圧保護回路ＯＶＰｐの回路構成は、図２に示した過電圧保護回路ＯＶＰの回路構成と基本的に同様である。以下、相違点について説明する。前置過電圧保護回路ＯＶＰｐでは、第１コンパレータＣＰ１は、第１ノード電圧Ｎｂが参照電圧Ｒｅｆを高電位側に超えたとき、電源スイッチ１１をオフするための信号ではなく、レギュレータ１２ａの動作を停止させるための信号を出力する。なお、第１トランジスタＴ１は設けても設けなくてもよいが、設けたほうが第１コンパレータＣＰ１の耐圧を下げることができ、回路規模および消費電力の削減に寄与することは既に説明した。また、本前置過電圧保護回路ＯＶＰpはレギュレータを保護するだけなため、過電圧保護回路ＯＶＰと比べ、必ずしも高精度な判定は不要である。したがって、レギュレータの耐圧次第で精度を落とすことができ、その場合、コンパレータも簡略化が可能である。
【００４９】
本構成例によれば、上記給電線の電圧が１２Ｖを超えるとレギュレータ１２ａが停止する設計であるため、レギュレータ１２ａの耐圧を２８Ｖ耐圧ではなく、それ以下（本実施例では１２Ｖ耐圧）に下げることができる。したがって、レギュレータ１２ａの回路規模および消費電力を削減できる。
【００５０】
本構成例では、上記給電線の電圧が１２Ｖを超えるとレギュレータ１２ａが停止するため、過電圧保護回路ＯＶＰおよび低電圧ロックアウト回路ＵＶＬＯも停止するが、上記給電線の電圧が１２Ｖ以下になるとレギュレータ１２ａが復帰し、過電圧保護回路ＯＶＰおよび低電圧ロックアウト回路ＵＶＬＯも復帰する。
【００５１】
以上説明したように本実施の形態によれば、過電圧保護回路ＯＶＰに第１トランジスタＴ１を設けたことにより、回路規模の増大を抑制しながら、給電線に印加される規定外の高電圧から内部回路を保護することができる。回路規模の増大が抑制されるため、低コスト化、低消費電力化も図れる。また、同様の構成の低電圧ロックアウト回路ＵＶＬＯを設けたことにより、規定外の高電圧が入力されても検知回路そのものも保護されるとともに、一定のレンジ内の電圧を内部回路に供給することができ、内部回路の設計を容易にできる。また、前置過電圧保護回路ＯＶＰｐを設けたことにより、２段階の過電圧保護を行なうとともに、レギュレータ１２ａの回路規模を削減できる。
【００５２】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５３】
たとえば、図２に示した過電圧保護回路ＯＶＰは、Ｍｉｃｒｏ−ＵＳＢ規格以外の給電可能な通信規格の過電圧保護、およびデータ通信を伴わない給電回路の過電圧保護にも適用可能である。また、図５に示した過電圧保護回路ＯＶＰおよび前置過電圧保護回路ＯＶＰｐの回路構成は、図２に示した回路構成に限定されるものではない。
【符号の説明】
【００５４】
１０  入出力回路、  １１  電源スイッチ、  １２  電源検出回路、  １２ａ  レギュレータ、  １２ｂ  電源選択回路、  １２ｃ  バンドギャップリファレンス回路、  １３  識別端子電圧検出回路、  １４  データ端子電圧検出回路、  １５  制御部、  １６  データ線スイッチ部、  ＵＶＬＯ  低電圧ロックアウト回路、  ＣＰ１  第１コンパレータ、  Ｒ１１  第１．１抵抗、  Ｒ１２  第１．２抵抗、  Ｒ１３  第１．３抵抗、  Ｒ１４  第１．４抵抗、  Ｒ１５  第１．５抵抗、  Ｔ１  第１トランジスタ、  ＯＶＰ  過電圧保護回路、  ＣＰ２  第２コンパレータ、  Ｒ２１  第２．１抵抗、  Ｒ２２  第２．２抵抗、  Ｒ２３  第２．３抵抗、  Ｒ２４  第２．４抵抗、  Ｒ２５  第２．５抵抗、  Ｔ２  第２トランジスタ、  ＯＶＰｐ  前置過電圧保護回路、  ２０  コネクタ、  ３０  電源回路、  ３１  電池、  ３２  充電回路、  ４０  内部処理回路、  ４１  メインプロセッサ、  ５１  第１回路、  ５ｎ  第ｎ回路。
【図１】
2012213250.tif 000003
【図２】
2012213250.tif 000004
【図３】
2012213250.tif 000005
【図４】
2012213250.tif 000006
【図５】
2012213250.tif 000007