(57)【要約】【課題】チャネル抵抗を低減することが可能な半導体装置を提供する。【解決手段】ＭＯＳＦＥＴ１は、炭化珪素基板１０と、活性層２０と、ゲート酸化膜３０と、ゲート電極４０とを備えている。活性層２０は、ゲート電極４０に電圧が印加されることにより反転層が形成されるｐ型ボディ領域２２を含む。反転層における電子の移動度μは、ｐ型ボディ領域２２のチャネル領域２９におけるアクセプタ濃度Ｎａの逆数に比例する状態よりも強くアクセプタ濃度Ｎａに依存する。ｐ型ボディ領域２２のチャネル領域２９におけるアクセプタ濃度Ｎａは１×１０１６ｃｍ−３以上２×１０１８ｃｍ−３以下である。チャネル長Ｌは０．４３μｍ以下である。チャネル長Ｌは、ｄ＝Ｄ・Ｎａ−Ｃで表されるチャネル領域２９における空乏層の広がり幅ｄ以上となっている。【選択図】図１
2012160584.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素からなる基板と、
炭化珪素からなり、前記基板上に形成されたエピタキシャル成長層と、
絶縁体からなり、前記エピタキシャル成長層に接触して配置されたゲート絶縁膜と、
前記ゲート絶縁膜に接触して配置されたゲート電極とを備え、
前記エピタキシャル成長層は、導電型がｐ型であり、前記ゲート電極に電圧が印加されることにより前記ゲート絶縁膜に接触する領域に反転層が形成されるｐ型ボディ領域を含み、
前記反転層における電子の移動度μが、前記ｐ型ボディ領域の前記反転層が形成されるべき領域におけるアクセプタ濃度Ｎａの逆数に比例する状態よりも強く前記アクセプタ濃度Ｎａに依存し、
前記ｐ型ボディ領域の前記反転層が形成されるべき領域におけるアクセプタ濃度Ｎａが１×１０１６ｃｍ−３以上２×１０１８ｃｍ−３以下であり、
前記反転層における電子の移動方向に沿った前記反転層の長さであるチャネル長が０．４３μｍ以下であり、
前記チャネル長がＣおよびＤを定数として
ｄ＝Ｄ・Ｎａ−Ｃ
で表される、前記反転層が形成されるべき前記ｐ型ボディ領域の領域における空乏層の広がり幅ｄ以上となっている、半導体装置。
【請求項２】
前記反転層における電子の移動度μと、前記ｐ型ボディ領域の前記反転層が形成されるべき領域におけるアクセプタ濃度Ｎａとの関係が、ＡおよびＢを実数の定数として以下の式
１／μ＝Ａｅｘｐ（Ｂ・Ｎａ）
で近似可能である、請求項１に記載の半導体装置。
【請求項３】
前記Ｂの値が１×１０−１９を超え１×１０−１６未満である、請求項２に記載の半導体装置。
【請求項４】
前記Ａの値が０を超え２未満である、請求項２または３に記載の半導体装置。
【請求項５】
炭化珪素からなる基板と、
炭化珪素からなり、前記基板上に形成されたエピタキシャル成長層と、
絶縁体からなり、前記エピタキシャル成長層に接触して配置されたゲート絶縁膜と、
前記ゲート絶縁膜に接触して配置されたゲート電極とを備え、
前記エピタキシャル成長層は、導電型がｐ型であり、前記ゲート電極に電圧が印加されることにより前記ゲート絶縁膜に接触する領域に反転層が形成されるｐ型ボディ領域を含み、
前記ゲート絶縁膜を挟んで前記ゲート電極に対向する前記エピタキシャル成長層の表面と、前記エピタキシャル成長層を構成する炭化珪素の（０００１）面とのなす角が８°以下であり、
前記ｐ型ボディ領域の前記反転層が形成されるべき領域におけるアクセプタ濃度Ｎａが１×１０１６ｃｍ−３以上２×１０１８ｃｍ−３以下であり、
前記反転層における電子の移動方向に沿った前記反転層の長さであるチャネル長が０．４３μｍ以下であり、
前記チャネル長がＣおよびＤを定数として
ｄ＝Ｄ・Ｎａ−Ｃ
で表される、前記反転層が形成されるべき前記ｐ型ボディ領域の領域における空乏層の広がり幅ｄ以上となっている、半導体装置。
【請求項６】
前記Ｃおよび前記Ｄの値は、それぞれ０．５＜Ｃ＜１．０および１×１０１４＜Ｄ＜１×１０１６を満たす、請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記ｐ型ボディ領域は、
前記反転層が形成されるべき領域を含むように配置され、アクセプタ濃度Ｎａの高い高濃度領域と、
前記反転層における電子の移動方向において前記高濃度領域に隣接し、前記反転層が形成されるべき領域を含むように配置され、前記高濃度領域よりもアクセプタ濃度Ｎａの低い低濃度領域とを有する、請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記低濃度領域におけるアクセプタ濃度Ｎａは、前記高濃度領域におけるアクセプタ濃度Ｎａの１／２以下となっている、請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、より特定的には、チャネル抵抗を低減することが可能な半導体装置に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
【０００３】
このような炭化珪素を材料として用いた半導体装置のうち、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）など、所定の閾値電圧を境にチャネル領域における反転層の形成の有無をコントロールし、電流を導通および遮断する半導体装置においては、チャネル移動度の向上やオン抵抗の低減について種々の検討がなされている（たとえば特許文献１、非特許文献１および２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１５０８６６号公報
【非特許文献】
【０００５】
【非特許文献１】Ｆｕｊｉｈｉｒａ  ｅｔ  ａｌ．、  “Ｒｅａｌｉｚａｔｉｏｎ  ｏｆ  Ｌｏｗ  Ｏｎ−Ｒｅｓｉｓｔａｎｃｅ  ４Ｈ−ＳｉＣ  ｐｏｗｅｒ  ＭＯＳＦＥＴｓ  ｂｙ  Ｕｓｉｎｇ  Ｒｅｔｒｏｇｒａｄｅ  Ｐｒｏｆｉｌｅ  ｉｎ  Ｐ−Ｂｏｄｙ”、  Ｍａｔｅｒｉａｌｓ  Ｓｃｉｅｎｃｅ  Ｆｏｒｕｍ、  Ｖｏｌｓ．５５６−５５７、Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ  ａｎｄ  Ｒｅｌａｔｅｄ  Ｍａｔｅｒｉａｌｓ  ２００６、  ２００６年、  ｐ．８２７−８３０
【非特許文献２】Ｓｅｉ−Ｈｙｕｎｇ  Ｒｙｕ  ｅｔ  ａｌ．、“Ｃｒｉｔｉｃａｌ  Ｉｓｓｕｅｓ  ｆｏｒ  ＭＯＳ  Ｂａｓｅｄ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅｓ  ｉｎ  ４Ｈ−ＳｉＣ”、  Ｍａｔｅｒｉａｌｓ  Ｓｃｉｅｎｃｅ  Ｆｏｒｕｍ、  Ｖｏｌｓ．６１５−６１７、２００９年、ｐ．７４３−７４８
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上記炭化珪素を素材として採用したＭＯＳＦＥＴやＩＧＢＴなどの半導体装置においては、チャネル抵抗の低減によるオン抵抗のさらなる抑制が求められている。
【０００７】
そこで、本発明の目的はチャネル抵抗を低減することが可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の第１の局面における半導体装置は、炭化珪素からなる基板と、炭化珪素からなり、基板上に形成されたエピタキシャル成長層と、絶縁体からなり、エピタキシャル成長層に接触して配置されたゲート絶縁膜と、ゲート絶縁膜に接触して配置されたゲート電極とを備えている。エピタキシャル成長層は、導電型がｐ型であり、ゲート電極に電圧が印加されることによりゲート絶縁膜に接触する領域に反転層が形成されるｐ型ボディ領域を含む。また、反転層における電子の移動度μが、ｐ型ボディ領域の反転層が形成されるべき領域におけるアクセプタ濃度Ｎａの逆数に比例する状態よりも強くアクセプタ濃度に依存する。ｐ型ボディ領域の反転層が形成されるべき領域におけるアクセプタ濃度Ｎａは１×１０１６ｃｍ−３以上２×１０１８ｃｍ−３以下である。反転層における電子の移動方向に沿った反転層の長さであるチャネル長は０．４３μｍ以下であり、当該チャネル長はＣおよびＤを定数としてｄ＝Ｄ・Ｎａ−Ｃで表される反転層が形成されるべきｐ型ボディ領域の領域における空乏層の広がり幅ｄ以上となっている。
【０００９】
また、本発明の第２の局面における半導体装置は、炭化珪素からなる基板と、炭化珪素からなり、基板上に形成されたエピタキシャル成長層と、絶縁体からなり、エピタキシャル成長層に接触して配置されたゲート絶縁膜と、ゲート絶縁膜に接触して配置されたゲート電極とを備えている。エピタキシャル成長層は、導電型がｐ型であり、ゲート電極に電圧が印加されることによりゲート絶縁膜に接触する領域に反転層が形成されるｐ型ボディ領域を含む。また、ゲート絶縁膜を挟んでゲート電極に対向するエピタキシャル成長層の表面と、エピタキシャル成長層を構成する炭化珪素の（０００１）面とのなす角は８°以下である。ｐ型ボディ領域の反転層が形成されるべき領域におけるアクセプタ濃度Ｎａは、１×１０１６ｃｍ−３以上２×１０１８ｃｍ−３以下である。反転層における電子の移動方向に沿った反転層の長さであるチャネル長は０．４３μｍ以下であり、かつ当該チャネル長がＣおよびＤを定数としてｄ＝Ｄ・Ｎａ−Ｃで表される反転層が形成されるべきｐ型ボディ領域の領域における空乏層の広がり幅ｄ以上となっている。ここで、ＣおよびＤは半導体装置の構造により決定される定数である。Ｃは正の実数であって０＜Ｃ＜１．０を満たす。また、Ｄは実数の係数である。
【００１０】
本発明者は半導体装置のチャネル抵抗の低減について以下のように詳細な検討を行ない、得られた知見に基づいて本発明に想到した。
【００１１】
すなわち、炭化珪素を材料として用いた半導体装置においては、オン抵抗に占めるチャネル抵抗の割合が大きい。また、チャネル抵抗はチャネル移動度の逆数とチャネル長との積に比例する。そのため、チャネル移動度を向上させること、およびチャネル長を短くすることが、チャネル抵抗の低減において重要となる。
【００１２】
一般に、移動度μは、イオン散乱により支配的な影響を受け、アクセプタ濃度（イオン濃度）Ｎａの逆数に比例する（式（１）参照）。
【００１３】
【数１】
2012160584.tif 000003
【００１４】
しかし、ゲート絶縁膜を挟んでゲート電極に対向するエピタキシャル成長層の表面が当該エピタキシャル成長層を構成する炭化珪素の（０００１）面に近い面である場合、より具体的には、ゲート絶縁膜を挟んでゲート電極に対向するエピタキシャル成長層の表面と当該エピタキシャル成長層を構成する炭化珪素の（０００１）面とのなす角が８°以下である場合、移動度μはイオン散乱に加えて、ｐ型ボディ領域等を形成するためのイオン注入およびその後処理において発生した欠陥やトラップの影響を受ける。そのため、このような場合、移動度μはアクセプタ濃度の影響をより強く受ける。イオン注入およびその後処理において発生した欠陥やトラップの密度は、注入イオン量に依存し、アクセプタ濃度Ｎａの関数で表わすことができるものと考えられる。そして、本発明者の検討によれば、イオン散乱だけでなく、上記欠陥やトラップの影響をも受ける場合の移動度μは、以下の式（２）で表される。
【００１５】
【数２】
2012160584.tif 000004
【００１６】
なお、式（２）においてＡおよびＢは実数の係数である。
一方、チャネル抵抗はチャネル長に比例するため、チャネル長を短くすることによりチャネル抵抗を低減することができる。しかし、チャネル長を短くすると、短チャネル効果（パンチスルー）が発生し、耐圧の低下やオフ特性の悪化などの問題が生じる。短チャネル効果は、チャネル領域端部に形成されるｐｎ接合領域からチャネル領域内に空乏層が広がり、チャネル領域全体が空乏層となることにより生じる。そのため、短チャネル効果の発生を抑制するためには、上記ｐｎ接合領域から広がる空乏層の幅よりも大きいチャネル長を確保する必要がある。チャネル領域端部のｐｎ接合領域の外側における不純物濃度が一定である場合、チャネル領域への空乏層の広がり幅ｄは、以下の式（３）’を満たす。
【００１７】
【数３】
2012160584.tif 000005
【００１８】
ここで、εＳｉＣはＳｉＣ（炭化珪素）の誘電率、ε０は真空の誘電率、Ｖｄは拡散電位、Ｖｍａｘはオフ状態においてｐｎ接合に印加される最大電圧（ｐｎ接合の順方向に電圧が印加される場合を正、逆方向に電圧が印加される場合を負とする）、Ｎｄはドナー濃度、ｅは電荷素量である。
【００１９】
そして、上記式（３）’は実用的な範囲において近似的に以下の式（３）のように表わすことができる。
【００２０】
【数４】
2012160584.tif 000006
【００２１】
ここで、ＣおよびＤは、半導体装置の構造により決定される定数である。Ｃは正の実数であって０＜Ｃ＜１．０を満たす。また、Ｄは実数の係数である。
【００２２】
そして、チャネル抵抗ＲＯＮは、移動度の逆数とチャネル長とに比例するため、以下の式（４）で表わすことができる。
【００２３】
【数５】
2012160584.tif 000007
【００２４】
この関数は極小値をとり、Ｎａ＝Ｃ／Ｂにおいて、ＲＯＮは極小となる。そして、半導体装置における一般的なＡ〜Ｄの値を考慮すると、アクセプタ密度Ｎａは、１×１０１６ｃｍ−３を超え２×１０１８ｃｍ−３未満であることにより、ＲＯＮを十分に低減することができる。また、アクセプタ密度Ｎａが当該範囲にある場合において、アクセプタ密度Ｎａが最も低く、最も空乏層の広がり幅ｄが大きくなるアクセプタ密度Ｎａが１×１０１６ｃｍ−３である場合の空乏層の広がり幅ｄは、式（３）より０．４３μｍとなる。つまり、上記アクセプタ密度Ｎａの範囲においては、チャネル長は０．４３μｍを超える範囲とされる必要はない。そして、チャネル長が０．４３μｍを超える範囲とされることは、不必要にチャネル長を増大させ、チャネル抵抗を増大させる。そのため、チャネル長は０．４３μｍ以下とすることが好ましい。一方、チャネル長の下限値は、短チャネル効果を抑制可能なチャネル長の下限値により規定することができる。すなわち、チャネル長を、ｄ＝Ｄ・Ｎａ−Ｃで表される反転層が形成されるべきｐ型ボディ領域の領域（チャネル領域２９）における空乏層の広がり幅ｄ以上とすることにより、短チャネル効果を抑制することができる。
【００２５】
本発明の半導体装置は、反転層における移動度μがアクセプタ濃度Ｎａの逆数に比例する状態よりも強くアクセプタ濃度Ｎａに依存するものであって、あるいはゲート絶縁膜を挟んでゲート電極に対向するエピタキシャル成長層の表面とエピタキシャル成長層を構成する炭化珪素の（０００１）面とのなす角が８°以下であって、反転層が形成されるべき領域におけるアクセプタ濃度Ｎａが１×１０１６ｃｍ−３以上２×１０１８ｃｍ−３以下であり、かつチャネル長が式（３）で規定されるｄ以上０．４３μｍ以下であることにより、短チャネル効果の発生を抑制しつつチャネル抵抗を有効に低減することが可能となっている。
【００２６】
このように、本発明の半導体装置によれば、チャネル抵抗を低減することが可能な半導体装置を提供することができる。
【００２７】
上記第１の局面における半導体装置においては、反転層における電子の移動度μと、ｐ型ボディ領域の反転層が形成されるべき領域におけるアクセプタ濃度Ｎａとの関係が、ＡおよびＢを正の実数の定数として１／μ＝Ａｅｘｐ（Ｂ・Ｎａ）で近似可能であってもよい。
【００２８】
このような条件を満たす半導体装置は、アクセプタ濃度Ｎａおよびチャネル長を上記範囲とする本発明の半導体装置に、特に好適である。ここで、「１／μ＝Ａｅｘｐ（Ｂ・Ｎａ）で近似可能」である状態とは、アクセプタ濃度Ｎａのみを変数とした場合に、少なくとも４つのアクセプタ濃度Ｎａの値について１／μとの関係を上記指数関数でフィッティングした場合に、最小二乗法において相関係数が０．９９以上となる状態をいう。
【００２９】
上記半導体装置においては、上記Ｂの値が１×１０−１９を超え１×１０−１６未満であってもよい。また、上記半導体装置においては、Ａの値が０を超え２未満であってもよい。このような条件を満たす半導体装置は、アクセプタ濃度Ｎａおよびチャネル長を上記範囲とする本発明の半導体装置に、特に好適である。
【００３０】
上記半導体装置においては、ＣおよびＤの値は、それぞれ０．５＜Ｃ＜１．０および１×１０１４＜Ｄ＜１×１０１６を満たしていてもよい。このような条件を満たす半導体装置は、アクセプタ濃度Ｎａおよびチャネル長を上記範囲とする本発明の半導体装置に、特に好適である。
【００３１】
上記半導体装置においては、ｐ型ボディ領域は、反転層が形成されるべき領域を含むようにに配置されアクセプタ濃度の高い高濃度領域と、反転層における電子の移動方向において高濃度領域に隣接し、反転層が形成されるべき領域を含むように配置され高濃度領域よりもアクセプタ濃度の低い低濃度領域とを有していてもよい。
【００３２】
このようにすることにより、高濃度領域によって反転層が形成されるべき領域における空乏層の広がり幅を抑制し、短チャネル効果の発生をより確実に抑制することができる。
【００３３】
上記半導体装置においては、低濃度領域におけるアクセプタ濃度は、高濃度領域におけるアクセプタ濃度の１／２以下となっていてもよい。
【００３４】
このように濃度差の大きい高濃度領域を配置することにより、短チャネル効果の発生を一層確実に抑制することができる。
【発明の効果】
【００３５】
以上の説明から明らかなように、本発明の半導体装置によれば、チャネル抵抗を低減することが可能な半導体装置を提供することができる。
【図面の簡単な説明】
【００３６】
【図１】実施の形態１におけるＭＯＳＦＥＴの構造を示す概略断面図である。
【図２】実施の形態１におけるＭＯＳＦＥＴの製造手順の概略を示すフローチャートである。
【図３】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図４】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図５】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図６】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図７】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図８】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図９】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図１０】実施の形態２におけるＭＯＳＦＥＴの構造を示す概略断面図である。
【図１１】実施の形態２におけるＭＯＳＦＥＴの製造手順の概略を示すフローチャートである。
【図１２】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図１３】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【発明を実施するための形態】
【００３７】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【００３８】
（実施の形態１）
まず、本発明の一実施の形態である実施の形態１について、図１に基づいて説明する。実施の形態１における半導体装置であるＭＯＳＦＥＴ１は、炭化珪素基板１０と、炭化珪素基板１０の一方の主面１０Ａ上に配置され、炭化珪素からなるエピタキシャル成長層である活性層２０とを備えている。
【００３９】
炭化珪素基板１０は、単結晶炭化珪素からなり、窒素、リンなどの不純物（ｎ型不純物）を含むことにより導電型がｎ型（第１導電型）となっている。活性層２０は、ドリフト層２１と、ｐ型ボディ領域２２と、ｎ＋ソース領域２４と、ｐ＋コンタクト領域２５とを含んでいる。
【００４０】
ドリフト層２１は、炭化珪素基板１０上に配置され、炭化珪素基板１０よりも低濃度のｎ型不純物を含むことにより導電型がｎ型となっている。ｐ型ボディ領域２２は、活性層２０の炭化珪素基板１０とは反対側の主面を含むように配置されている。ｐ型ボディ領域２２は、アルミニウム、硼素などの不純物（ｐ型不純物）を含むことにより導電型がｐ型（第２導電型）となっている。ｎ＋ソース領域２４は、活性層２０の炭化珪素基板１０とは反対側の主面を含むようにｐ型ボディ領域２２内に形成されている。ｎ＋ソース領域２４は、ドリフト層２１よりも高濃度のｎ型不純物を含むことにより、導電型がｎ型となっている。
【００４１】
ｐ＋コンタクト領域２５は、活性層２０の炭化珪素基板１０とは反対側の主面を含むようにｐ型ボディ領域２２内に形成され、ｎ＋ソース領域２４から見てｐ型ボディ領域２２の中央側に配置されている。ｐ＋コンタクト領域２５は、ｐ型不純物を含むことにより導電型がｐ型となっている。
【００４２】
ＭＯＳＦＥＴ１は、さらにゲート絶縁膜としてのゲート酸化膜３０と、ゲート電極４０と、ソースコンタクト電極６０と、層間絶縁膜５０と、ソース配線７０と、ドレインコンタクト電極８０と、裏面保護電極９０とを備えている。
【００４３】
ゲート酸化膜３０は、たとえば二酸化珪素などの絶縁体からなり、活性層２０の炭化珪素基板１０とは反対側の主面上においてｎ＋ソース領域２４およびｐ型ボディ領域２２に接触するように延在している。ゲート電極４０は、ゲート酸化膜３０上に接触して配置され、ｐ型ボディ領域２２上において延在している。ゲート電極４０は、ポリシリコン、アルミニウムなどの導電体からなっている。
【００４４】
ソースコンタクト電極６０は、活性層２０上においてｎ＋ソース領域２４およびｐ＋コンタクト領域２５に接するように配置されている。ソースコンタクト電極６０は、活性層２０上のゲート酸化膜３０に覆われていない領域に接するように配置されている。ソースコンタクト電極６０は、ニッケルなどの導電体からなっており、少なくとも活性層２０に接する領域がシリサイド化することによりｎ＋ソース領域２４とオーミックコンタクトを形成している。
【００４５】
層間絶縁膜５０は、ゲート電極４０上を覆うとともに、ゲート酸化膜３０上にまで延在するように配置されている。層間絶縁膜５０は、二酸化珪素などの絶縁体からなっている。ソース配線７０は、ソースコンタクト電極６０に接触し、ソースコンタクト電極６０および層間絶縁膜５０上を覆うように配置されている。ソース配線７０は、アルミニウムなどの導電体からなっている。
【００４６】
ドレインコンタクト電極８０は、炭化珪素基板１０の活性層２０とは反対側の主面上に接触して配置されている。ドレインコンタクト電極８０は、ニッケルなどの導電体からなっており、少なくとも炭化珪素基板１０に接する領域がシリサイド化することにより炭化珪素基板１０とオーミックコンタクトを形成している。裏面保護電極９０は、ドレインコンタクト電極８０上に接触し、ドレインコンタクト電極８０上を覆うように配置されている。裏面保護電極９０はアルミニウムなどの導電体からなっている。
【００４７】
次に、ＭＯＳＦＥＴ１の動作について説明する。図１を参照して、ゲート電極４０の電圧が閾値電圧未満の状態、すなわちオフ状態では、ドレインコンタクト電極８０および裏面保護電極９０に電圧が印加されても、ｐ型ボディ領域２２とドリフト層２１との間のｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極４０に閾値電圧以上の電圧を印加すると、ｐ型ボディ領域２２のゲート酸化膜３０と接触する付近の領域であるチャネル領域２９に反転層が形成される。その結果、ｎ＋ソース領域２４とドリフト層２１とが電気的に接続され、矢印αに沿ってキャリアである電子が移動し、電流が流れる。
【００４８】
すなわち、本実施の形態における半導体装置であるＭＯＳＦＥＴ１は、炭化珪素基板１０と、炭化珪素からなり、炭化珪素基板１０上に形成されたエピタキシャル成長層である活性層２０と、活性層２０に接触して配置されたゲート酸化膜３０と、ゲート酸化膜３０に接触して配置されたゲート電極４０とを備えている。活性層２０は、導電型がｐ型であり、ゲート電極４０に電圧が印加されることによりゲート酸化膜３０に接触する領域であるチャネル領域２９に反転層が形成されるｐ型ボディ領域２２を含む。そして、ＭＯＳＦＥＴ１においては、反転層における電子の移動度μが、ｐ型ボディ領域２２の反転層が形成されるべき領域であるチャネル領域２９におけるアクセプタ濃度Ｎａの逆数に比例する状態よりも強くアクセプタ濃度Ｎａに依存する。ｐ型ボディ領域２２のチャネル領域２９におけるアクセプタ濃度Ｎａは１×１０１６ｃｍ−３以上２×１０１８ｃｍ−３以下である。また、反転層における電子の移動方向αに沿った反転層の長さであるチャネル長Ｌは０．４３μｍ以下であり、当該チャネル長Ｌはｄ＝Ｄ・Ｎａ−Ｃで表されるチャネル領域２９における空乏層の広がり幅ｄ以上となっている。
【００４９】
また、本実施の形態におけるＭＯＳＦＥＴ１においては、炭化珪素基板１０においてエピタキシャル成長層である活性層２０が形成される側の主面１０Ａと、炭化珪素基板１０を構成する炭化珪素の（０００１）面とのなす角が８°以下となっている。そのため、ゲート酸化膜３０を挟んでゲート電極４０に対向する活性層２０の表面２２Ｓと、活性層２０を構成する炭化珪素の（０００１）面とのなす角は８°以下となっている。その結果、上述のように反転層における電子の移動度μが、ｐ型ボディ領域２２の反転層が形成されるべき領域であるチャネル領域２９におけるアクセプタ濃度Ｎａの逆数に比例する状態よりも強くアクセプタ濃度Ｎａに依存している。
【００５０】
そして、本実施の形態におけるＭＯＳＦＥＴ１においては、反転層が形成されるべきチャネル領域２９におけるアクセプタ濃度Ｎａが１×１０１６ｃｍ−３以上２×１０１８ｃｍ−３以下であり、かつチャネル長Ｌが式（３）で規定されるｄ以上０．４３μｍ以下であることにより、短チャネル効果の発生が抑制されつつチャネル抵抗が低減されている。このように、ＭＯＳＦＥＴ１は、チャネル抵抗が低減された半導体装置となっている。
【００５１】
また、ＭＯＳＦＥＴ１においては、反転層における電子の移動度μと、ｐ型ボディ領域２２の反転層が形成されるべきチャネル領域２９におけるアクセプタ濃度Ｎａとの関係が、ＡおよびＢを正の実数の定数として１／μ＝Ａｅｘｐ（Ｂ・Ｎａ）で近似可能であることが好ましい。さらに、上記Ｂの値は１×１０−１９を超え１×１０−１６未満であることが好ましい。また、上記Ａの値は０を超え２未満であることが好ましい。さらに、上記ＣおよびＤの値は、それぞれ０．５＜Ｃ＜１．０および１×１０１４＜Ｄ＜１×１０１６を満たすことが好ましい。このような条件を満たすことにより、より確実にＭＯＳＦＥＴ１の短チャネル効果を抑制し、かつチャネル抵抗を低減することができる。
【００５２】
より具体的には、ＭＯＳＦＥＴ１においては、たとえばＢの値として１．７×１０−１８、Ｃの値として０．９８を採用することができる。この場合の最適なアクセプタ密度Ｎａは、式（４）に基づいて５．８×１０１７ｃｍ−３である算出することができる。このとき、式（３）に基づいて、短チャネル効果を抑制可能な最小のチャネル長Ｌは０．０１μｍであると算出することができる。このようなアクセプタ密度Ｎａおよびチャネル長Ｌを採用することにより、たとえばアクセプタ密度Ｎａを１×１０１６ｃｍ−３、チャネル長Ｌを０．５μｍとした場合に比べて３０分の１にまでチャネル抵抗を低減することができる。
【００５３】
次に、本実施の形態におけるＭＯＳＦＥＴ１の製造方法の一例について、図２〜図９を参照して説明する。図２を参照して、本実施の形態におけるＭＯＳＦＥＴ１の製造方法では、まず工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、図３を参照して、たとえば昇華法により作製された単結晶炭化珪素のインゴットから採取され、（０００１）面とのなす角が８°以下である主面１０Ａを有する炭化珪素基板１０が準備される。
【００５４】
次に、工程（Ｓ２０）としてエピタキシャル成長工程が実施される。この工程（Ｓ２０）では、図３を参照して、エピタキシャル成長により炭化珪素基板１０の一方の主面１０Ａ上に、導電型がｎ型のドリフト層２１が形成される。ここで、導電型をｎ型とするためのｎ型不純物としては窒素、リンなどを採用することができる。
【００５５】
次に、工程（Ｓ３０）として第１イオン注入工程が実施される。この工程（Ｓ３０）では、図４を参照して、まずドリフト層２１上に開口９９Ａを有するマスク層９９が形成される。マスク層９９は、たとえば二酸化珪素からなるものを採用することができる。その後、マスク層９９をマスクとしてイオン注入を実施することにより、ドリフト層２１よりも高濃度のｎ型不純物を含むｎ＋領域２４Ａが形成される。
【００５６】
次に、工程（Ｓ４０）として第１等方性エッチング工程が実施される。この工程（Ｓ４０）では、図５を参照して、工程（Ｓ３０）において使用されたマスク層９９に対して等方性エッチングを実施することにより、矢印で示すように開口９９Ａが拡大される。
【００５７】
次に、工程（Ｓ５０）として、第２イオン注入工程が実施される。この工程（Ｓ５０）では、工程（Ｓ４０）において開口９９Ａが拡大されたマスク層９９をマスクとしてイオン注入を実施することにより、ｐ型不純物を含むｐ型ボディ領域２２が形成される。
【００５８】
次に、工程（Ｓ６０）として、第３イオン注入工程が実施される。この工程（Ｓ６０）では、図６を参照して、工程（Ｓ５０）において使用されたマスク層９９が一旦除去された後、適切な位置に開口９９Ａを有するマスク層９９が改めて形成される。その後、当該マスク層９９をマスクとしてイオン注入を実施することにより、高濃度のｐ型不純物を含むｐ＋コンタクト領域２５が形成される。このとき、ｎ＋領域２４Ａのうちｐ＋コンタクト領域２５が形成されなかった領域がｎ＋ソース領域２４となる。
【００５９】
次に、工程（Ｓ７０）としてゲート酸化膜形成工程が実施される。この工程（Ｓ７０）では、図６および図７を参照して、工程（Ｓ６０）において使用されたマスク層９９が除去された上で、熱酸化処理が実施されることにより、ゲート酸化膜３０となるべき熱酸化膜３０が形成される。この熱酸化膜３０は、ドリフト層２１の炭化珪素基板１０とは反対側の主面全体を覆うように形成される。
【００６０】
次に、工程（Ｓ８０）としてゲート電極形成工程が実施される。この工程（Ｓ８０）では、図７および図８を参照して、熱酸化膜３０上に接触するように、たとえばポリシリコンからなるゲート電極４０が形成される。ゲート電極４０の形成は、たとえばスパッタリングにより実施することができる。
【００６１】
次に、工程（Ｓ９０）としてコンタクト電極形成工程が実施される。この工程（Ｓ９０）では、図８および図９を参照して、ソースコンタクト電極６０およびドレインコンタクト電極８０が形成される。具体的には、まずｎ＋ソース領域２４およびｐ＋コンタクト領域２５においてソースコンタクト電極６０と接触すべき領域上の熱酸化膜３０が、エッチングにより除去される。次に、たとえばソースコンタクト電極６０およびドレインコンタクト電極８０を形成すべき所望の領域にニッケル膜が蒸着法により形成される。また、二酸化珪素からなる層間絶縁膜５０がゲート電極４０、ソースコンタクト電極６０となるべきニッケル膜および熱酸化膜３０の上部表面を覆うように形成される。次に、合金化アニールが実施されることにより、ニッケル膜の少なくとも一部がシリサイド化する。その結果、ｎ＋ソース領域２４とオーミックコンタクトを形成するソースコンタクト電極６０、炭化珪素基板１０とオーミックコンタクトを形成するドレインコンタクト電極８０、および層間絶縁膜５０が形成される。
【００６２】
次に、工程（Ｓ１００）として配線形成工程が実施される。この工程（Ｓ１００）では、図９および図１を参照して、ソース配線７０と、裏面保護電極９０とが形成される。具体的には、たとえばソースコンタクト電極６０上の層間絶縁膜５０が除去された上で、ソースコンタクト電極６０および層間絶縁膜５０を覆うとともに、ドレインコンタクト電極８０を覆うように、アルミニウムを蒸着する。以上のプロセスにより、本実施の形態におけるＭＯＳＦＥＴ１の製造プロセスは完了する。なお、上記製造プロセスにおいては、工程（Ｓ４０）における当方性エッチングによりチャネル長Ｌが決定される。そして、チャネル長Ｌを０．１μｍ以上に設定することにより、比較的容易にチャネル長Ｌの値をコントロールすることが可能となる。
【００６３】
（実施の形態２）
次に、本発明の他の実施の形態である実施の形態２について説明する。図１０を参照して、実施の形態２における半導体装置であるＭＯＳＦＥＴ１は、基本的には実施の形態１におけるＭＯＳＦＥＴ１と同様の構造を有し、同様の効果を奏する。しかし、実施の形態２におけるＭＯＳＦＥＴ１は、ｐ型ボディ領域２２の構成、特にチャネル領域２９の構成において実施の形態１の場合とは異なっている。
【００６４】
図１０を参照して、実施の形態２におけるＭＯＳＦＥＴ１においては、ｐ型ボディ領域２２は、高濃度のアクセプタを含む高濃度領域２２Ａと、高濃度領域２２Ａを取り囲むように配置され、高濃度領域２２Ａよりも低濃度のアクセプタを含む低濃度領域２２Ｂとを含んでいる。また、ゲート酸化膜３０は、ｎ＋ソース領域２４、高濃度領域２２Ａおよび低濃度領域２２Ｂに接触するように延在している。ゲート電極４０は、高濃度領域２２Ａ上から低濃度領域２２Ｂ上にまで延在している。
【００６５】
すなわち、実施の形態２におけるＭＯＳＦＥＴ１においては、ｐ型ボディ領域２２は、反転層が形成されるべきチャネル領域２９を含むように配置され、アクセプタ濃度の高い高濃度領域２２Ａと、反転層における電子の移動方向αにおいて高濃度領域２２Ａに隣接し、チャネル領域２９を含むように配置され、高濃度領域２２Ａよりもアクセプタ濃度の低い低濃度領域２２Ｂとを有している。これにより、実施の形態２におけるＭＯＳＦＥＴ１においては、高濃度領域２２Ａによって、反転層が形成されるべきチャネル領域２９における空乏層の広がり幅を抑制し、短チャネル効果の発生をより確実に抑制することができる。
【００６６】
さらに、本実施の形態におけるＭＯＳＦＥＴ１においては、低濃度領域２２Ｂにおけるアクセプタ濃度は、高濃度領域２２Ａにおけるアクセプタ濃度の１／２以下となっていることが好ましい。このように濃度差の大きい高濃度領域２２Ａを配置することにより、短チャネル効果の発生を一層確実に抑制することができる。
【００６７】
次に、実施の形態２におけるＭＯＳＦＥＴ１の製造方法の一例について、図１１〜図１３に基づいて説明する。図１１を参照して、実施の形態２におけるＭＯＳＦＥＴ１の製造方法では、工程（Ｓ１１０）としての基板準備工程、工程（Ｓ１２０）としてのエピタキシャル成長工程および工程（Ｓ１３０）としての第１イオン注入工程が、それぞれ実施の形態１における工程（Ｓ１０）、（Ｓ２０）および（Ｓ３０）と同様に実施される。
【００６８】
次に、工程（Ｓ１４０）として第１等方性エッチング工程が実施される。この工程（Ｓ１４０）では、図１２を参照して、工程（Ｓ１３０）において使用されたマスク層９９に対して等方性エッチングを実施することにより、所望の高濃度領域２２Ａの形状に対応した開口９９Ａが形成されるように、矢印で示すように開口９９Ａが拡大される。
【００６９】
次に、工程（Ｓ１５０）として第２イオン注入工程が実施される。この工程（Ｓ１５０）では、工程（Ｓ１４０）において開口９９Ａが拡大されたマスク層９９をマスクとしてイオン注入を実施することにより、高濃度のアクセプタを含む高濃度領域２２Ａが形成される。より具体的には、工程（Ｓ１５０）において高濃度のｐ型不純物がイオン注入により導入され、後続の活性化アニールにより導入された不純物のうち所定の割合の不純物がアクセプタとして機能することにより、高濃度領域２２Ａが形成される。
【００７０】
次に、工程（Ｓ１５１）として第２等方性エッチング工程が実施される。この工程（Ｓ１５１）では、図１３を参照して、工程（Ｓ１５０）において使用されたマスク層９９に対して等方性エッチングを実施することにより、所望の低濃度領域２２Ｂの形状に対応した開口９９Ａが形成されるように、矢印で示すように開口９９Ａが拡大される。
【００７１】
次に、工程（Ｓ１５２）として第４イオン注入工程が実施される。この工程（Ｓ１５２）では、工程（Ｓ１５１）において開口９９Ａが拡大されたマスク層９９をマスクとしてイオン注入を実施することにより、高濃度領域２２Ａよりも低いアクセプタ濃度を有する低濃度領域２２Ｂが形成される。より具体的には、工程（Ｓ１５２）において高濃度領域２２Ａよりも低濃度のｐ型不純物がイオン注入により導入され、後続の活性化アニールにより導入された不純物のうち所定の割合の不純物がアクセプタとして機能することにより、低濃度領域２２Ｂが形成される。
【００７２】
その後、工程（Ｓ１６０）としての第３イオン注入工程、工程（Ｓ１７０）としてのゲート酸化膜形成工程、工程（Ｓ１８０）としてのゲート電極形成工程、工程（Ｓ１９０）としてのコンタクト電極形成工程および（Ｓ２００）としての配線形成工程が、それぞれ実施の形態１の工程（Ｓ６０）、（Ｓ７０）、（Ｓ８０）、（Ｓ９０）および（Ｓ１００）と同様に実施される。以上のプロセスにより、本実施の形態における半導体装置の製造プロセスは完了し、図１０に示す実施の形態２におけるＭＯＳＦＥＴ１が得られる。
【００７３】
なお、上記実施の形態においては、本発明の半導体装置がＤＭＯＳＦＥＴ（プレーナ型ＭＯＳＦＥＴ）に適用される場合について説明したが、本発明の半導体装置はこれに限られず、所定の閾値電圧を境にチャネル領域における反転層の形成の有無をコントロールし、電流を導通および遮断する種々の半導体装置に適用することができる。具体的には、本発明の半導体装置は、たとえばトレンチ型ＭＯＳＦＥＴ（ＵＭＯＳＦＥＴ）、ＶＭＯＳＦＥＴ、ＩＧＢＴなどの半導体装置に広く適用することができる。
【００７４】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００７５】
本発明の半導体装置は、オン抵抗を低減することが求められる半導体装置に、特に有利に適用され得る。
【符号の説明】
【００７６】
１  ＭＯＳＦＥＴ、１０  炭化珪素基板、１０Ａ  主面、２０  活性層、２１  ドリフト層、２２  ｐ型ボディ領域、２２Ａ  高濃度領域、２２Ｂ  低濃度領域、２２Ｓ  表面、２４  ｎ＋ソース領域、２４Ａ  ｎ＋領域、２５  ｐ＋コンタクト領域、２９  チャネル領域、３０  ゲート酸化膜（熱酸化膜）、４０  ゲート電極、５０  層間絶縁膜、６０  ソースコンタクト電極、７０  ソース配線、８０  ドレインコンタクト電極、９０  裏面保護電極、９９  マスク層、９９Ａ  開口。
【図１】
2012160584.tif 000008
【図２】
2012160584.tif 000009
【図３】
2012160584.tif 000010
【図４】
2012160584.tif 000011
【図５】
2012160584.tif 000012
【図６】
2012160584.tif 000013
【図７】
2012160584.tif 000014
【図８】
2012160584.tif 000015
【図９】
2012160584.tif 000016
【図１０】
2012160584.tif 000017
【図１１】
2012160584.tif 000018
【図１２】
2012160584.tif 000019
【図１３】
2012160584.tif 000020