(57)【要約】【課題】半導体装置のコストを一層低減可能な技術を提供する。【解決手段】複数の入出力パッド５を有するチップ２と、チップ２が搭載されるシリコンインターポーザ３と、複数のパッケージフィンガー８を有し、シリコンインターポーザ３が搭載されるパッケージインターポーザ４と、を備える。シリコンインターポーザ３は、チップ２の複数の入出力パッド５に対応する複数のチップ側入出力パッド９と、パッケージインターポーザ４の複数のパッケージフィンガー８に対応する複数のパッケージインターポーザ側入出力パッド１０と、クロスバースイッチ１１と、を有する。【選択図】図１
2012114144.tif 000002
【特許請求の範囲】
【請求項１】
複数の入出力パッドを有する半導体素子と、
前記半導体素子が搭載される中間基板と、
複数の入出力パッドを有し、前記中間基板が搭載されるパッケージ基板と、
を備え、
前記中間基板は、
前記半導体素子の前記複数の入出力パッドに対応する複数の半導体素子側入出力パッドと、
前記パッケージ基板の前記複数の入出力パッドに対応する複数のパッケージ基板側入出力パッドと、
前記複数の半導体素子側入出力パッドと前記複数のパッケージ基板側入出力パッドをマトリクス状の配線で接続すると共に、前記マトリクス状の配線の交差箇所に経路切替スイッチを有し、この経路切替スイッチを制御することで前記半導体素子の前記入出力パッドと前記パッケージ基板の前記入出力パッドとの間の信号経路を動的に構築可能なクロスバースイッチと、
を有する、
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記中間基板は、シリコンインターポーザである、
半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記経路切替スイッチは、トランジスタスイッチを含んで構成されている、
半導体装置。
【請求項４】
請求項２に記載の半導体装置であって、
前記経路切替スイッチは、不揮発性抵抗変化スイッチを含んで構成されている、
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関する。
【背景技術】
【０００２】
一般に、パッケージの流用によるコスト低減の技術としては、パッケージインターポーザ（即ち、パッケージ基板）上での配線切り替えが使用されている。
【０００３】
例えば、特許文献１では、パッケージインターポーザ内の配線をフューズで切り替えるプログラマブル配線を使用することによって、多目的なパッケージを構成している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−１９６６１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、パッケージインターポーザ上でワイヤボンディングやフューズで配線を切り替える場合、切り替え可能な範囲に制限があり、全ての組み合わせに対応することは出来ない。また、プリント基板側で設計を間違えた場合、接続変更は出来ないため、パッケージまたはプリント基板の再設計を行う必要がある。
【課題を解決するための手段】
【０００６】
本願発明の観点によれば、半導体装置は、複数の入出力パッドを有する半導体素子と、前記半導体素子が搭載される中間基板と、複数の入出力パッドを有し、前記中間基板が搭載されるパッケージ基板と、を備える。前記中間基板は、前記半導体素子の前記複数の入出力パッドに対応する複数の半導体素子側入出力パッドと、前記パッケージ基板の前記複数の入出力パッドに対応する複数のパッケージ基板側入出力パッドと、前記複数の半導体素子側入出力パッドと前記複数のパッケージ基板側入出力パッドをマトリクス状の配線で接続すると共に、前記マトリクス状の配線の交差箇所に経路切替スイッチを有し、この経路切替スイッチを制御することで前記半導体素子の前記入出力パッドと前記パッケージ基板の前記入出力パッドとの間の信号経路を動的に構築可能なクロスバースイッチと、を有する。以上の構成によれば、前記半導体素子の任意の前記入出力パッドと、前記パッケージ基板の任意の前記入出力パッドと、の間で必要に応じて随時、好きなように信号経路を構築することができる。従って、前記中間基板及び前記パッケージ基板を含むパッケージ構成材料の共有化（流用可能性）が実現され、もって、大幅なコスト低減が実現される。
【発明の効果】
【０００７】
本願発明によれば、前記半導体素子の任意の前記入出力パッドと、前記パッケージ基板の任意の前記入出力パッドと、の間で必要に応じて随時、信号経路を構築することができる。従って、前記中間基板及び前記パッケージ基板を含むパッケージ構成材料の共有化（流用可能性）が実現され、もって、大幅なコスト低減が実現される。
【図面の簡単な説明】
【０００８】
【図１】図１は、半導体装置の平面図である。（第１実施形態）
【図２】図２は、クロスバースイッチのスイッチ部の拡大図である。（第１実施形態）
【図３】図３は、クロスバースイッチのスイッチ部の拡大図である。（第２実施形態）
【図４】図４は、シリコンインターポーザの平面図である。（第３実施形態）
【図５】図５は、図４の要部拡大図である。（第３実施形態）
【発明を実施するための形態】
【０００９】
（第１実施形態）
図１に示すように、半導体装置１は、半導体素子としてのチップ２と、チップ２が搭載される中間基板としてのシリコンインターポーザ３と、シリコンインターポーザ３が搭載されるパッケージ基板としてのパッケージインターポーザ４と、を主たる構成として備えている。
【００１０】
（チップ２）
チップ２は、入出力パッド５を複数、有している。
【００１１】
（パッケージインターポーザ４）
パッケージインターポーザ４は、複数のパッケージ端子６を備えている。各パッケージ端子６には、パッケージ配線７を介してパッケージフィンガー８（入出力パッド）が接続されている。
【００１２】
（シリコンインターポーザ３）
シリコンインターポーザ３は、複数のチップ側入出力パッド９（半導体素子側入出力パッド）と、複数のパッケージインターポーザ側入出力パッド１０（パッケージ基板側入出力パッド）と、クロスバースイッチ１１と、を備えている。
【００１３】
（シリコンインターポーザ３：チップ側入出力パッド９）
シリコンインターポーザ３の複数のチップ側入出力パッド９は、チップ２の複数の入出力パッド５に、夫々対応している。即ち、シリコンインターポーザ３の各チップ側入出力パッド９は、チップ２の各入出力パッド５に対してワイヤボンディング１２を介して接続される。
【００１４】
（シリコンインターポーザ３：パッケージインターポーザ側入出力パッド１０）
シリコンインターポーザ３の複数のパッケージインターポーザ側入出力パッド１０は、パッケージインターポーザ４の複数のパッケージフィンガー８に夫々、対応している。即ち、シリコンインターポーザ３の各パッケージインターポーザ側入出力パッド１０は、パッケージインターポーザ４の各パッケージフィンガー８に対してワイヤボンディング１３を介して接続される。
【００１５】
（シリコンインターポーザ３：クロスバースイッチ１１）
クロスバースイッチ１１は、複数のチップ側入出力パッド９と、複数のパッケージインターポーザ側入出力パッド１０と、をマトリクス状の（メッシュ状の、格子状の）メタル配線１４（配線）で接続すると共に、マトリクス状のメタル配線１４の交差箇所に経路切替スイッチとしてのクロスバースイッチ部１５を有し、このクロスバースイッチ部１５を制御することでチップ２の入出力パッド５とパッケージインターポーザ４のパッケージフィンガー８との間の信号経路を動的に構築するものである。
【００１６】
メタル配線１４は、複数のチップ側入出力パッド９と、複数のパッケージインターポーザ側入出力パッド１０と、の間に配置されている。メタル配線１４は、複数の（４本の）環状配線１４ａと、複数の放射配線１４ｂと、から構成されている。各環状配線１４ａは、チップ２を取り囲むように環状に配置された配線である。各放射配線１４ｂは、複数の環状配線１４ａに対して交差するようにチップ２から見て放射状に延びると共に、チップ側入出力パッド９又はパッケージインターポーザ側入出力パッド１０の何れか一方と接続される配線である。従って、マトリクス状のメタル配線１４の交差箇所に配置されるクロスバースイッチ部１５は、詳しくは、環状配線１４ａと放射配線１４ｂとの交差箇所に配置されているということができる。本実施形態においてメタル配線１４は、例えばスパッタリング法によって形成された銅を含む導電膜からなり、フォトリソグラフィ技術及びエッチング技術を用いてパターニングされて形成される。
【００１７】
（シリコンインターポーザ３：クロスバースイッチ１１：クロスバースイッチ部１５）
次に、図２を参照しつつ、シリコンインターポーザ３のクロスバースイッチ１１のクロスバースイッチ部１５について説明する。ここで、説明の都合上、環状配線１４ａに対するクロスバースイッチ部１５の２つの入出力ポートを図２に示すように、第１ポート１６、第２ポート１７と称する。同様に、放射配線１４ｂに対するクロスバースイッチ部１５の２つの入出力ポートを第３ポート１８、第４ポート１９と称する。そして、環状配線１４ａと放射配線１４ｂとが交差する点を交差点Pと称する。なお、環状配線１４ａと放射配線１４ｂは、交差点Pにおいて、相互に接続していない。
【００１８】
この交差点Pを取り囲む環状の経路補助配線２０が形成されている。この経路補助配線２０と環状配線１４ａとの交点を交点ａ、交点ｂと称する。また、経路補助配線２０と放射配線１４ｂとの交点を交点ｃ、交点ｄと称する。即ち、経路補助配線２０と環状配線１４ａとは、交点ａ及び交点ｂにて接続されている。同様に、経路補助配線２０と放射配線１４ｂとは、交点ｃ及び交点ｄにて接続されている。
【００１９】
そして、経路補助配線２０上には、４つのMOSトランジスタ２１（トランジスタスイッチ、MOSスイッチ）が配置されている。詳しくは、交点ａと交点ｃの間にMOSトランジスタ２１ａｃが配置されている。交点ｃと交点ｂの間にMOSトランジスタ２１ｂｃが配置されている。交点ｂと交点ｄの間にMOSトランジスタ２１ｂｄが配置されている。交点ａと交点ｄの間にMOSトランジスタ２１ａｄが配置されている。各MOSトランジスタ２１は、ドレインとソースが各交点に接続するように、経路補助配線２０上に配置されている。
【００２０】
また、環状配線１４ａ上には、１つのMOSトランジスタ２１が配置されている。詳しくは、交点ａと交点ｂの間にMOSトランジスタ２１ａｂが配置されている。MOSトランジスタ２１ａｂは、ドレインとソースが各交点（交点ａ及び交点ｂ）に接続するように、環状配線１４ａ上に配置されている。
【００２１】
また、放射配線１４ｂ上には、１つのMOSトランジスタ２１が配置されている。詳しくは、交点ｃと交点ｄの間にMOSトランジスタ２１ｃｄが配置されている。MOSトランジスタ２１ｃｄは、ドレインとソースが各交点（交点ｃ及び交点ｄ）に接続するように、放射配線１４ｂ上に配置されている。
【００２２】
そして、MOSトランジスタ２１ａｄのゲートとMOSトランジスタ２１ｂｃのゲートは、ラッチ回路２２ａに接続されている。また、MOSトランジスタ２１ａｃのゲートとMOSトランジスタ２１ｂｄのゲートは、ラッチ回路２２ｂに接続されている。また、MOSトランジスタ２１ａｂのゲートとMOSトランジスタ２１ｃｄのゲートは、ラッチ回路２２ｃに接続されている。
【００２３】
各ラッチ回路２２ａ〜ｃは、シリコンインターポーザ３が備える不揮発性メモリ２３（図１参照）から図示しない回路を介して制御信号とストローブ信号を受信する。
【００２４】
（作動）
以上の構成で、半導体装置１の電源供給を開始すると、不揮発性メモリ２３から、各ラッチ回路２２ａ〜ｃへ、制御信号及びストローブ信号が供給されて、各ラッチ回路２２ａ〜ｃの出力がHIGH又はLOWに設定される。
【００２５】
例えば、ラッチ回路２２ａの出力がHIGHであり、ラッチ回路２２ｂ及びラッチ回路２２ｃの出力がLOWであると、MOSトランジスタ２１ａｄとMOSトランジスタ２１ｂｃのみがドレイン−ソース間で導通状態となり、その他のMOSトランジスタ２１では、ドレイン−ソース間で絶縁状態となる。この結果、第２ポート１７と第３ポート１８が接続され、第１ポート１６と第４ポート１９が接続されることになる。
【００２６】
同様に、ラッチ回路２２ｂの出力がHIGHであり、ラッチ回路２２ａ及びラッチ回路２２ｃの出力がLOWであると、MOSトランジスタ２１ａｃとMOSトランジスタ２１ｂｄのみがドレイン−ソース間で導通状態となり、その他のMOSトランジスタ２１では、ドレイン−ソース間で絶縁状態となる。この結果、第３ポート１８と第１ポート１６が接続され、第２ポート１７と第４ポート１９が接続されることになる。
【００２７】
同様に、ラッチ回路２２ｃの出力がHIGHであり、ラッチ回路２２ａ及びラッチ回路２２ｂの出力がLOWであると、MOSトランジスタ２１ａｂとMOSトランジスタ２１ｃｄのみがドレイン−ソース間で導通状態となり、その端のMOSトランジスタ２１では、ドレイン−ソース間で絶縁状態となる。この結果、第１ポート１６と第２ポート１７が接続され、第３ポート１８と第４ポート１９が接続されることになる。
【００２８】
（製造方法）
次に、シリコンインターポーザ３の製造方法を説明する。シリコンインターポーザ３は、先ず、対象となるパッケージに合わせたシリコンインターポーザの母材を用意し、組立て前に、マトリクス状のメタル配線１４や、信号経路を切り替えるためのクロスバースイッチ部１５、クロスバースイッチ部１５によって設定された信号経路を保持するためのラッチ回路２２ａ〜ｃ、ラッチ回路２２ａ〜ｃに制御信号等を供給するための不揮発性メモリ２３、及び、ボンディングパッドとしてのチップ側入出力パッド９やパッケージインターポーザ側入出力パッド１０を作りこんでおけばよい。
【００２９】
以上に第１実施形態を説明したが、第１実施形態は、要するに、以下の特長を有している。
【００３０】
半導体装置１は、複数の入出力パッド５を有するチップ２（半導体素子）と、チップ２が搭載されるシリコンインターポーザ３（中間基板）と、複数のパッケージフィンガー８（入出力パッド）を有し、シリコンインターポーザ３が搭載されるパッケージインターポーザ４（パッケージ基板）と、を備える。シリコンインターポーザ３は、チップ２の複数の入出力パッド５に対応する複数のチップ側入出力パッド９（半導体素子側入出力パッド）と、パッケージインターポーザ４の複数のパッケージフィンガー８に対応する複数のパッケージインターポーザ側入出力パッド１０（パッケージ基板側入出力パッド）と、クロスバースイッチ１１と、を有する。クロスバースイッチ１１は、複数のチップ側入出力パッド９と複数のパッケージインターポーザ側入出力パッド１０をマトリクス状のメタル配線１４（配線）で接続すると共に、マトリクス状のメタル配線１４の交差箇所にクロスバースイッチ部１５（経路切替スイッチ）を有し、このクロスバースイッチ部１５を制御することでチップ２の入出力パッド５とパッケージインターポーザ４のパッケージフィンガー８との間の信号経路を動的に構築する。
【００３１】
以上の構成によれば、チップ２の任意の入出力パッド５と、パッケージインターポーザ４の任意のパッケージフィンガー８と、の間で必要に応じて随時、好きなように信号経路を構築することができる。従って、シリコンインターポーザ３及びパッケージインターポーザ４を含むパッケージ構成材料の共有化（流用可能性）が実現され、もって、大幅なコスト低減が実現される。
【００３２】
また、信号経路の切替はクロスバースイッチ１１を使って電気的に行うことができるので、一旦決められた信号経路もそのときそのときに必要に応じて手軽に変更することが可能となる。
【００３３】
（第２実施形態）
次に、図３を参照しつつ、本願発明の第２実施形態を説明する。ここでは、本実施形態が上記第１実施形態と異なる点を中心に説明し、重複する説明は適宜省略する。また、上記第１実施形態の各構成要素に対応する構成要素には原則として同一の符号を付すこととする。
【００３４】
本実施形態において、クロスバースイッチ部１５は、図２のMOSトランジスタ２１に代えて、複数の不揮発性抵抗変化スイッチ２４を含んで構成されている。詳しくは、以下の通りである。
【００３５】
本実施形態においてクロスバースイッチ部１５は、環状の第１経路補助配線２５と、この第１経路補助配線２５の外周側に配置される環状の第２経路補助配線２６と、これら第１経路補助配線２５及び第２経路補助配線２６上に配置される複数の不揮発性抵抗変化スイッチ２４と、を主たる構成として備えている。
【００３６】
説明の便宜上、図３に示すように、第１経路補助配線２５と環状配線１４ａとの交点を交点ｈ、交点ｉとする。第２経路補助配線２６と環状配線１４ａとの交点を交点ｊ、交点ｋとする。同様に、第１経路補助配線２５と放射配線１４ｂとの交点を交点ｍ、交点ｎとする。第２経路補助配線２６と放射配線１４ｂとの交点を交点ｑ、交点ｒとする。
【００３７】
上記の交点ｈ〜ｒには、不揮発性抵抗変化スイッチ２４が夫々配置されている。不揮発性抵抗変化スイッチ２４は、外部から印加された電圧値に応じて抵抗が変化する半導体素子である。交点ｈには、不揮発性抵抗変化スイッチ２４ｈが配置されている。交点ｉには、不揮発性抵抗変化スイッチ２４ｉが配置されている。交点ｊには、不揮発性抵抗変化スイッチ２４ｊが配置されている。交点ｋには、不揮発性抵抗変化スイッチ２４ｋが配置されている。交点ｍには、不揮発性抵抗変化スイッチ２４ｍが配置されている。交点ｎには、不揮発性抵抗変化スイッチ２４ｎが配置されている。交点ｑには、不揮発性抵抗変化スイッチ２４ｑが配置されている。交点ｒには、不揮発性抵抗変化スイッチ２４ｒが配置されている。
【００３８】
（作動）
以上の構成で、例えば、不揮発性抵抗変化スイッチ２４ｑ、ｊ、ｍ、ｈの抵抗値が「低」に設定されており、不揮発性抵抗変化スイッチ２４ｋ、ｒ、ｉ、ｎの抵抗値が「高」に設定されていると、第１ポート１６と第３ポート１８のみが相互に接続される。
【００３９】
同様に、不揮発性抵抗変化スイッチ２４ｑ、ｋ、ｍ、ｉの抵抗値が「低」に設定されており、不揮発性抵抗変化スイッチ２４ｊ、ｒ、ｈ、ｎの抵抗値が「高」に設定されていると、第３ポート１８と第２ポート１７のみが相互に接続される。
【００４０】
一方で、第３ポート１８と第４ポート１９のみを相互に接続するには、不揮発性抵抗変化スイッチ２４ｑ、ｍ、ｈ、ｉ、ｎ、ｒの抵抗値を「低」に設定し、不揮発性抵抗変化スイッチ２４ｊ、ｋの抵抗値を「高」に設定する。
【００４１】
同様に、第１ポート１６と第２ポート１７のみを相互に接続するには、不揮発性抵抗変化スイッチ２４ｊ、ｈ、ｍ、ｎ、ｉ、ｋの抵抗値を「低」に設定し、不揮発性抵抗変化スイッチ２４ｑ、ｒの抵抗値を「高」に設定する。
【００４２】
第１ポート１６と第４ポート１９のみを相互に接続する場合や、第２ポート１７と第４ポート１９のみを相互に接続する場合についても同様である。
【００４３】
以上に第２実施形態を説明したが、第２実施形態は、要するに、以下の特長を有している。
【００４４】
即ち、第１実施形態では、各MOSトランジスタ２１に制御信号等を供給するための不揮発性メモリ２３が必要であるとしたが、本実施形態では、各不揮発性抵抗変化スイッチ２４自体が値を保持し続けることが可能であるため、不揮発性メモリ２３が不要になると共に、電源投入時に不揮発性メモリ２３から不揮発性抵抗変化スイッチ２４にデータをロードするといった煩わしさがない。この結果、電源投入時の半導体装置１の動作開始に要する時間が短縮される。
【００４５】
（第３実施形態）
次に、図４〜５を参照しつつ、本願発明の第３実施形態を説明する。ここでは、本実施形態が上記第１実施形態と異なる点を中心に説明し、重複する説明は適宜省略する。また、上記第１実施形態の各構成要素に対応する構成要素には原則として同一の符号を付すこととする。
【００４６】
図５には、図４に示すシリコンインターポーザ３の要部を示している。図５に示すように、本実施形態では、クロスバースイッチ１１のクロスバースイッチ部１５とチップ側入出力パッド９との間にバッファー２７を配置している。同様に、クロスバースイッチ１１のクロスバースイッチ部１５とパッケージインターポーザ側入出力パッド１０との間にバッファー２７を配置している。バッファー２７は、チップ側入出力パッド９やパッケージインターポーザ側入出力パッド１０を介して入出力される信号の駆動能力（電流値など）やTTL／CMOSといった信号レベルのレベル変換に使用される。バッファー２７は、公知のトランジスタ拡散技術によって構成することができる。
【符号の説明】
【００４７】
１  半導体装置
２  チップ
３  シリコンインターポーザ
４  パッケージインターポーザ
【図１】
2012114144.tif 000003
【図２】
2012114144.tif 000004
【図３】
2012114144.tif 000005
【図４】
2012114144.tif 000006
【図５】
2012114144.tif 000007