(57)【要約】【課題】本発明は、実装面積を最小化し、実装効率を高めることにより、超小型の高容量キャパシタを具現することができる積層型セラミックスキャパシタを提供する。【解決手段】横が１．６ｍｍで、縦が０．８ｍｍであるサイズを有する複数の誘電体層が内部に積層されたキャパシタ本体と、前記複数の誘電体層の夫々に複数個が配列された内部電極を有する内部電極部と、前記キャパシタ本体の横に複数個が配列され、前記内部電極と電気的に連結される外部電極を有する外部電極部を含むことを特徴とする積層型セラミックスキャパシタを提供する。【選択図】図１ａ
2012114395.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が内部に積層され、予め設定された横の長さおよび予め設定された縦の長さを有するキャパシタ本体と、
前記複数の誘電体層の夫々に複数個が配列される複数の内部電極を有する内部電極部と、
前記キャパシタ本体の側面に配列され、前記複数の内部電極のうちの対応する内部電極と電気的に連結される複数の外部電極を有する外部電極部と
を含むことを特徴とする積層型セラミックスキャパシタ。
【請求項２】
前記複数の誘電体層の各々に配列される複数個の内部電極は互いに電気的に独立され、
前記内部電極部は、積層方向からみた場合に少なくとも一部が重なり合う内部電極同士を含んだ内部電極グループを複数有する請求項１に記載の積層型セラミックスキャパシタ。
【請求項３】
前記内部電極グループの容量は夫々１ｕＦ±１０％以上であることを特徴とする請求項２に記載の積層型セラミックスキャパシタ。
【請求項４】
複数の誘電体層が内部に積層され、予め設定された横の長さ及び予め設定された縦の長さを有するキャパシタ本体と、
前記複数の誘電体層の各々に複数個が互いに電気的に独立されて配列される複数の内部電極を有し、積層方向からみた場合に少なくとも一部が重なり合う内部電極同士を含み、容量が１ｕＦ以上である複数の内部電極グループが形成される内部電極部と、
前記キャパシタ本体の側面に配列され、前記複数の内部電極のうちの対応する内部電極と電気的に連結される複数の外部電極を有する外部電極部と
を含むことを特徴とする積層型セラミックスキャパシタ。
【請求項５】
前記複数の内部電極の夫々は前記複数の外部電極のうちの対応する外部電極と連結される突出部を含むことを特徴とする請求項１から４の何れか１項に記載の積層型セラミックスキャパシタ。
【請求項６】
前記複数の誘電体層のうちの少なくとも一つの誘電体層に配列される複数個の内部電極の突出部の突出方向は、互いに隣接した誘電体層に配列される複数個の内部電極の突出部の突出方向と反対であることを特徴とする請求項２から４の何れか１項に記載の積層型セラミックスキャパシタ。
【請求項７】
前記外部電極部は、前記キャパシタ本体の１つの側面に配列された複数の外部電極を有する第１外部電極グループと、前記キャパシタ本体の前記１つの側面の反対側の側面に配列された複数の外部電極を有する第２外部電極グループを含むことを特徴とする請求項６に記載の積層型セラミックスキャパシタ。
【請求項８】
前記第１外部電極グループに含まれる複数の外部電極は、前記複数の誘電体層に配列される複数の内部電極のうち前記１つの側面側に突出された内部電極の突出部と夫々電気的に連結され、
前記第２外部電極グループに含まれる複数の外部電極は、前記複数の誘電体層に配列される複数の内部電極のうち前記反対側に突出された内部電極の突出部と夫々電気的に連結されることを特徴とする請求項７に記載の積層型セラミックスキャパシタ。
【請求項９】
前記複数の誘電体層の夫々に配列された複数個の内部電極間の距離は、誘電体層の横方向の端と隣接した内部電極と前記誘電体層の横方向の端との距離の１／２以上であり、前記誘電体層の横方向の端と隣接した内部電極と前記誘電体層の横方向の端との距離の２／３以下であることを特徴とする請求項２から４の何れか１項に記載の積層型セラミックスキャパシタ。
【請求項１０】
前記内部電極の突出部の幅は、前記突出部が形成された内部電極の幅方向の端から前記突出部までの距離の２倍より大きく、４倍より小さいことを特徴とする請求項５に記載の積層型セラミックスキャパシタ。
【請求項１１】
前記内部電極の突出部の幅は０．１ｍｍ以上、０．２ｍｍ以下であることを特徴とする請求項５に記載の積層型セラミックスキャパシタ。
【請求項１２】
前記キャパシタ本体の横の長さは１．６ｍｍ±０．１ｍｍであり、
前記キャパシタ本体の縦の長さは０．８ｍｍ±０．１ｍｍであり、
前記キャパシタ本体の高さは０．５ｍｍ±０．０５ｍｍ以上、０．８５ｍｍ±０．１ｍｍ以下であることを特徴とする請求項１から１１の何れか１項に記載の積層型セラミックスキャパシタ。
【請求項１３】
前記複数の外部電極の各々の幅は０．２ｍｍ±０．０５ｍｍ以上、０．２５ｍｍ±０．１ｍｍ以下であることを特徴とする請求項１から１２の何れか１項に記載の積層型セラミックスキャパシタ。
【請求項１４】
前記複数の外部電極間の距離は０．２ｍｍ±０．０５ｍｍ以上、０．２５ｍｍ±０．１ｍｍ以下であることを特徴とする請求項１から１３の何れか１項に記載の積層型セラミックスキャパシタ。
【請求項１５】
前記複数の外部電極のうち、隣接した外部電極同士の中心間の距離は０．４ｍｍ±０．０５ｍｍ以上、０．５ｍｍ±０．１ｍｍ以下であることを特徴とする請求項１から１４の何れか１項に記載の積層型セラミックスキャパシタ。
【請求項１６】
前記キャパシタ本体の上面に形成された外部電極の端から前記キャパシタ本体の側面までの長さは０．１５ｍｍ±０．１ｍｍ以上、０．２５ｍｍ±０．１ｍｍ以下であることを特徴とする請求項１から１５の何れか１項に記載の積層型セラミックスキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層型セラミックスキャパシタに関し、より詳細には、実装面積を最小化し、実装効率を高めることにより、超小型の高容量キャパシタを具現することができる積層型セラミックスキャパシタに関する。
【背景技術】
【０００２】
一般的に、積層型セラミックスキャパシタ（Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ；ＭＬＣＣ）は、複数の誘電体層の間に内部電極が挿入される構造を有する。このような積層型セラミックスキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという長所により、多様な電子装置の部品として広く利用されている。特に、大規模の集積素子（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ；ＬＳＩ）などの電源回路で半導体チップと電源の間に接続されたデカップリングキャパシタなどとして積極的に用いられている。
【０００３】
このようなデカップリングキャパシタは半導体チップと電源の間に複数が用いられるが、最近の部品の小型化、軽量化などの要求により、同一または相異なる電源容量を有する２個以上のキャパシタが一つのチップに具現されたアレイが求められている。また、複数の一般チップが一つのチップに具現されたアレイが求められている。
【０００４】
このようなアレイからなる積層型セラミックスキャパシタは、チップの実装面積を減らし、高容量を具現するために、アレイの内部面積を効率的に用いるための様々な方案が模索されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、実装面積を最小化し、実装効率を高めることにより、超小型の高容量キャパシタを具現することができる積層型セラミックスキャパシタを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した目的を果たすために、本発明の一つの技術的側面は、横が１．６ｍｍで、縦が０．８ｍｍであるサイズを有する複数の誘電体層が内部に積層されたキャパシタ本体と、前記複数の誘電体層の夫々に複数個が配列された内部電極を有する内部電極部と、前記キャパシタ本体の横に複数個が配列され、前記内部電極と電気的に連結される外部電極を有する外部電極部を含むことを特徴とする積層型セラミックスキャパシタを提供することである。
【０００７】
本発明の一つの技術的側面によると、前記複数の内部電極の夫々は前記外部電極と連結される突出部を含むことができる。
【０００８】
本発明の一つの技術的側面によると、前記複数の誘電体層のうち各誘電体層には、互いに電気的に独立された第１、第２、第３及び第４内部電極が配列され、前記内部電極部は、各誘電体層の前記第１内部電極を有する第１内部電極グループと、各誘電体層の前記第２内部電極を有する第２内部電極グループと、各誘電体層の前記第３内部電極を有する第３内部電極グループと、各誘電体層の前記第４内部電極を有する第４内部電極グループを含むことができる。
【０００９】
本発明の一つの技術的側面によると、前記複数の誘電体層のうち少なくとも一つの誘電体層の第１から第４内部電極の突出部の突出方向は、互いに隣接した誘電体層の第１から第４内部電極の突出部の突出方向と反対であることができる。
【００１０】
本発明の一つの技術的側面によると、前記外部電極は、前記キャパシタ本体の横に形成された一側面に配列された複数の外部電極を有する第１外部電極グループと、前記キャパシタ本体の前記一側面の反対側に形成された他側面に配列された複数の外部電極を有する第２外部電極グループを含むことができる。
【００１１】
本発明の一つの技術的側面によると、前記第１外部電極グループは、前記複数の誘電体層に形成された第１から第４内部電極のうち一方向に突出された第１から第４内部電極の突出部と夫々電気的に連結される第１、第２、第３及び第４外部電極を含み、前記第２外部電極グループは、前記複数の誘電体層に形成された第１から第４内部電極のうち前記一方向と反対方向が他方向に突出された第１から第４内部電極の突出部と夫々電気的に連結される第５、第６、第７及び第８外部電極を含むことができる。
【００１２】
本発明の一つの技術的側面によると、前記第１から第４内部電極グループの容量は夫々１ｕＦ±１０％以上であることができる。
【００１３】
本発明の一つの技術的側面によると、前記複数の誘電体層の夫々に配列された第１から第４内部電極間の距離は、第１または第４内部電極と誘電体層の縦側面との距離の１／２より大きいかまたは同一であり、第１または第４内部電極と誘電体層の縦側面との距離の２／３より小さいかまたは同一であることができる。
【００１４】
本発明の一つの技術的側面によると、前記内部電極の突出部の幅は、前記突出部が形成された内部電極の一側面から前記突出部までの距離の２倍より大きく、４倍より小さいことができる。
【００１５】
本発明の一つの技術的側面によると、前記内部電極の突出部の幅は０．１ｍｍ以上、０．２ｍｍ以下であることができ、前記キャパシタ本体の横は１．６ｍｍ±０．１ｍｍであり、前記キャパシタ本体の縦は０．８ｍｍ±０．１ｍｍであり、前記キャパシタ本体の高さは０．５ｍｍ±０．０５ｍｍ以上、０．８５ｍｍ±０．１ｍｍ以下であることができ、前記外部電極の幅は０．２ｍｍ±０．０５ｍｍ以上、０．２５ｍｍ±０．１ｍｍ以下であることができ、前記複数の外部電極間の距離は０．４ｍｍ±０．０５ｍｍ以上、０．５ｍｍ±０．１ｍｍ以下であることができる。また、前記複数の外部電極のうち、隣接した外部電極同士の中心間の距離は０．２ｍｍ±０．０５ｍｍ以上、０．２５ｍｍ±０．１ｍｍ以下であることができ、前記キャパシタ本体の上面に形成された外部電極の端から前記キャパシタ本体の側面までの長さは０．１５ｍｍ±０．１ｍｍ以上、０．２５ｍｍ±０．１ｍｍ以下であることができる。
【００１６】
上述した目的を果たすために、本発明の他の一つの技術的側面は、予め設定された横及び縦の長さを有する複数の誘電体層が内部に積層されたキャパシタ本体と、前記複数の誘電体層のうち各誘電体層には互いに電気的に独立された複数の内部電極が配列され、各誘電体層の複数の内部電極の夫々は、互いに隣接した誘電体層の内部電極のうち互いに重なる面積を有する内部電極同士が内部電極グループを形成し、各内部電極グループの容量は１ｕＦ以上である内部電極部と、前記キャパシタ本体の横に複数個が配列され、前記内部電極と電気的に連結される外部電極を有する外部電極部を含むことを特徴とする積層型セラミックスキャパシタを提供することである。
【発明の効果】
【００１７】
本発明によると、実装面積を最小化し、実装効率を高めることにより、超小型の高容量キャパシタを具現することができる積層型セラミックスキャパシタを提供する効果がある。
【図面の簡単な説明】
【００１８】
【図１ａ】本発明の積層型セラミックスキャパシタの斜視図である。
【図１ｂ】本発明の積層型セラミックスキャパシタの平面図である。
【図１ｃ】本発明の積層型セラミックスキャパシタの側面図である。
【図２】本発明の積層型セラミックスキャパシタの内部電極を示す図面である。
【図３】本発明の積層型セラミックスキャパシタに積層される内部電極を示す分解斜視図である。
【図４ａ】本発明の一実施形態による積層型セラミックスキャパシタの斜視図である。
【図４ｂ】本発明の一実施形態による積層型セラミックスキャパシタの平面図である。
【図４ｃ】本発明の一実施形態による積層型セラミックスキャパシタの側面図である。
【図５】本発明の一実施形態による積層型セラミックスキャパシタの内部電極を示す図面である。
【図６】本発明の一実施形態による積層型セラミックスキャパシタに積層される内部電極を示す分解斜視図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照して本発明を詳細に説明する。
【００２０】
図１ａ、図１ｂ及び図１ｃは夫々本発明の積層型セラミックスキャパシタの斜視図、平面図及び側面図であり、図２は本発明の積層型セラミックスキャパシタの内部電極を示す図面であり、図３は本発明の積層型セラミックスキャパシタに積層される内部電極を示す分解斜視図である。
【００２１】
図１ａ、図１ｂ及び図１ｃを参照すると、本発明の積層型セラミックスキャパシタ１０は、予め設定された横と縦の長さを有するキャパシタ本体１１を含み、キャパシタ本体１１の外面には、基板に装着されて他の回路と電気的に連結されることができる外部電極を有する外部電極部１２が形成されることができる。キャパシタ本体１１の横Ｌは１．６ｍｍ±０．１ｍｍであることができ、縦Ｗは０．８ｍｍ±０．１ｍｍであることができ、高さＴは０．５ｍｍ±０．０５ｍｍ以上、０．８５ｍｍ±０．１ｍｍ以下であることができる。
【００２２】
外部電極部１２の複数の外部電極は、キャパシタ本体１１の縁のうち横に複数個が配列されることができ、キャパシタ本体１１に配列された外部電極の幅ＢＷは０．２±０．０５ｍｍ以上、０．２５±０．１ｍｍ以下であることができる。また、複数の外部電極はキャパシタ本体１１の上面または下面まで形成されることができ、キャパシタ本体１１の上面または下面まで形成された外部電極の端からキャパシタ本体１１の側面までの距離ＳＷは、０．１５ｍｍ±０．１ｍｍ以上、０．２５±０．１ｍｍ以下であることができる。
【００２３】
図２及び図３を参照すると、キャパシタ本体１１の内部には内部電極部１３が形成されることができる。前記内部電極部１３は積層された複数の誘電体層１３Ａ１〜１３ＢＮを含み、複数の誘電体層１３Ａ１〜１３ＢＮの夫々には複数の内部電極１３ａ１〜１３ａＮ、１３ｂ１〜１３ｂＮが配列されることができる。この際、複数の内部電極１３ａ１〜１３ａＮ、１３ｂ１〜１３ｂＮは一列に配列されることができる。
【００２４】
複数の内部電極１３ａ１〜１３ａＮ、１３ｂ１〜１３ｂＮの夫々は、上記外部電極と電気的に連結されることができる突出部Ａを含むことができる。
【００２５】
例えば、第１誘電体層１３Ａに配列された複数の内部電極１３ａ１〜１３ａＮの突出部Ａの方向は、第１誘電体層１３Ａに積層される第２誘電体層１３Ｂに配列された複数の内部電極１３ｂ１〜１３ｂＮの突出部Ａの方向と反対であることができる。上述したように、一誘電体層に配列された複数の内部電極の突出部の方向は、隣接した誘電体層に配列された複数の内部電極の突出部の方向と反対であることができる。
【００２６】
内部電極部１３は、積層された複数の誘電体層１３Ａ１〜１３ＢＮに夫々配列された複数の内部電極が互いに隣接した誘電体層の複数の内部電極と少なくとも一部の面積が重なり、予め設定された静電容量を有することができる。
【００２７】
図４ａ、図４ｂ及び図４ｃは、夫々本発明の一実施形態による積層型セラミックスキャパシタの斜視図、平面図及び側面図であり、図５は本発明の一実施形態による積層型セラミックスキャパシタの内部電極を示す図面であり、図６は本発明の一実施形態による積層型セラミックスキャパシタに積層される内部電極を示す分解斜視図である。
【００２８】
図４ａ、図４ｂ及び図４ｃを参照すると、本発明の一実施形態による積層型セラミックスキャパシタ２０は、横Ｌが１．６ｍｍ±０．１ｍｍであることができ、縦Ｗが０．８ｍｍ±０．１ｍｍであることができ、高さＴが０．５ｍｍ±０．０５ｍｍ以上、０．８５ｍｍ±０．１ｍｍ以下であるキャパシタ本体２１を備え、キャパシタ本体２１の横に夫々配列された４個の外部電極を含んだ外部電極部２２を備えることができる。即ち、キャパシタ本体２１の横の一側面には、一列に配列された４個の外部電極２２ａ１、２２ａ２、２２ａ３、２２ａ４を有する第１外部電極グループ２２ａが形成され、キャパシタ本体２１の横の一側面の反対方向である他側面に一列に配列された４個の外部電極２２ｂ１、２２ｂ２、２２ｂ３、２２ｂ４を有する第２外部電極グループ２２ｂが形成されることができる。
【００２９】
図１ｂ及び図１ｃに係る説明と同様に、図４ｂ及び図４ｃを参照すると、キャパシタ本体２１に配列された４個の外部電極２２ａ１〜２２ｂ４の幅ＢＷは０．２±０．０５ｍｍ以上、０．２５±０．１ｍｍ以下であることができる。また、４個の外部電極２２ａ１〜２２ｂ４はキャパシタ本体２１の上面または下面まで形成されることができ、キャパシタ本体２１の上面または下面まで形成された外部電極の端からキャパシタ本体２１の側面までの距離ＳＷは、０．１５ｍｍ±０．１ｍｍ以上、０．２５±０．１ｍｍ以下であることができる。また、外部電極間の距離Ｃは０．２ｍｍ±０．０５ｍｍ以上、０．２５ｍｍ±０．１ｍｍ以下であることができる。さらに、上記４個の外部電極のうち隣接した外部電極同士の中心間の距離Ｐは、０．４ｍｍ±０．０５ｍｍ以上、０．５ｍｍ±０．１ｍｍ以下であることができる。
【００３０】
図５及び図６を参照すると、図２及び図３に係る説明と同様に、内部電極部２３は積層された複数の誘電体層２３Ａ１〜２３ＢＮを含むことができる。前記複数の誘電体層２３Ａ１〜２３ＢＮの夫々には４個の内部電極２３ａ１〜２３ａ４、２３ｂ１〜２３ｂ４が配列され、この際、４個の内部電極２３ａ１〜２３ａ４、２３ｂ１〜２３ｂ４は一列に配列されることができる。
【００３１】
４個の内部電極２３ａ１〜２３ａ４、２３ｂ１〜２３ｂ４の夫々は、上記外部電極と電気的に連結されることができる突出部Ａを含むことができる。
【００３２】
複数の誘電体層２３Ａ１〜２３ＢＮの夫々に配列された第１から第４内部電極２３ａ１〜２３ａ４、２３ｂ１〜２３ｂ４の間の距離ｃは、第１または第４内部電極２３ａ１、２３ａ４、２３ｂ１、２３ｂ４と誘電体層の縦側面との距離ｂの１／２より大きいかまたは同一であり、第１または第４内部電極２３ａ１、２３ａ４、２３ｂ１、２３ｂ４と誘電体層の縦側面との距離ｂの２／３より小さいかまたは同一であることができる。
【００３３】
本発明の一つの技術的側面によると、内部電極の突出部Ａの幅ｄが突出部Ａが形成された内部電極の一側面から突出部Ａまでの距離ｅの２倍より小さいと、外部電極との接触が困難であり、内部電極の突出部Ａの幅ｄが突出部Ａが形成された内部電極の一側面から突出部Ａまでの距離ｅの４倍より大きいと、外部電極が内部電極を覆うことができないため、接触不良が発生する可能性がある。同様に、内部電極の突出部Ａの幅ｄが０．１ｍｍより小さいと外部電極との接触が困難であり、内部電極の突出部Ａの幅ｄが０．２ｍｍ以上であると外部電極が内部電極を覆うことができないため、接触不良が発生する可能性がある。従って、内部電極の突出部Ａの幅ｄは、突出部Ａが形成された内部電極の一側面から突出部Ａまでの距離ｅの２倍より大きく、４倍より小さくてもよい。また、内部電極の突出部Ａの幅ｄは０．１ｍｍ以上、０．２ｍｍ以下であることができる。
【００３４】
内部電極の面積ａは、各誘電体層の第１内部電極を含む第１内部電極グループ、各誘電体層の第２内部電極を含む第２内部電極グループ、各誘電体層の第３内部電極を含む第３内部電極グループ、各誘電体層の第４内部電極を含む第４内部電極グループの夫々が１ｕＦ±１０％以上の高容量を有するために、１９０μｍ２以上であることができる。
【００３５】
上述したように、本発明によると、１６０８サイズに１ｕＦ以上の高容量キャパシタを複数個、特に４個を集積化することにより、実装面積を最小化し、実装効率を高めて超小型の高容量キャパシタを具現したことが分かる。
【００３６】
以上で説明した本発明は、上述の実施例及び添付の図面により限定されず、添付の請求範囲により限定され、本発明の構成は、本発明の技術的思想を外れない範囲内でその構成を多様に変更及び改造することができるということは、本発明が属する技術分野にて通常の知識を有する者は容易に分かるであろう。
【符号の説明】
【００３７】
１０、２０  積層型セラミックスキャパシタ
１１、２１  キャパシタ本体
１２、２２  外部電極部
１３、２３  内部電極部
１３Ａ１〜１３ＢＮ、２３Ａ１〜２３ＢＮ  誘電体層
１３ａ１〜１２ＢＮ、２３Ａ１〜２３ＢＮ  内部電極
【図１ａ】
2012114395.tif 000003
【図１ｂ】
2012114395.tif 000004
【図１ｃ】
2012114395.tif 000005
【図２】
2012114395.tif 000006
【図３】
2012114395.tif 000007
【図４ａ】
2012114395.tif 000008
【図４ｂ】
2012114395.tif 000009
【図４ｃ】
2012114395.tif 000010
【図５】
2012114395.tif 000011
【図６】
2012114395.tif 000012