(57)【要約】【課題】画質の低下を抑制しつつ、動画に対してフリッカを抑圧することが可能な固体撮像装置を提供する。【解決手段】信号処理回路１４は、画素部Ｇの信号から測定された光量測定値ＡＥに基づいて、偶数ラインの蓄積時間Ｔｉｎｔ１および奇数ラインの蓄積時間Ｔｉｎｔ２をフレームごとに制御させ、フリッカ補正回路１１は、蓄積時間が互いに異なるラインごとの画素の信号ＯＵＴＰに基づいて、画素部Ｇにて撮像された信号ＯＵＴＰに発生するフリッカをラインごとに補正する。【選択図】      図１
2012109794.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に画素が配置された画素部と、
前記画素部のラインごとに前記画素の蓄積時間を制御可能な電子シャッタ走査回路と、
前記蓄積時間が互いに異なるラインごとの画素の信号に基づいて、前記画素部にて撮像された信号に発生するフリッカをラインごとに補正するフリッカ補正回路とを備えることを特徴とする固体撮像装置。
【請求項２】
前記フリッカ補正回路は、
異なるラインの画素の信号から光量の変化情報を検出する光情報検出回路と、
前記光情報検出回路にて検出された光量の変化情報に基づいて、前記画素の信号をラインごとに補正するレベル補正回路とを備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記光情報検出回路は、前記蓄積時間が互いに異なるライン間での画素の信号の差分信号を生成する差分信号生成回路と、
前記差分信号に基づいて、前記光量の変化情報の位相を検出する位相検出回路と、
前記差分信号に基づいて、前記光量の変化情報のレベルを検出するレベル検出回路とを備えることを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記光情報検出回路は、前記差分信号に基づいて、前記光量の変化情報の周期が５０Ｈｚか６０Ｈｚかを判定する周期判定回路をさらに備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項５】
前記差分信号生成回路は、前記蓄積時間が同一の複数のラインの画素の信号を平均化した信号に基づいて前記差分信号を生成することを特徴とする請求項３または４に記載の固体撮像装置。
【請求項６】
前記差分信号生成回路は、前記画素部に形成された色フィルタ配列がベイヤ配列の場合、前記蓄積時間が互いに異なるラインごとの画素の信号からＧ信号のみを抽出し、前記抽出したＧ信号に基づいて前記差分信号を生成することを特徴とする請求項５に記載の固体撮像装置。
【請求項７】
前記レベル補正回路は、補正テーブルに保存された補正係数に基づいて、前記画素部にて撮像された信号に発生するフリッカをラインごとに補正する補正信号発生回路を備えることを特徴とする請求項２から６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記レベル補正回路は、前記蓄積時間の長短に応じて設けられた２つの補正テーブルに保存された補正係数に基づいて、前記画素部にて撮像された信号に発生するフリッカをラインごとに補正する補正信号発生回路を備えることを特徴とする請求項２から６のいずれか１項に記載の固体撮像装置。
【請求項９】
前記フリッカ補正回路は、前記蓄積時間が互いに異なる現在のフレームのラインごとの画素の信号に基づいて、前記画素部にて撮像される次のフレームの信号に発生するフリッカをラインごとに補正することを特徴とする請求項１から８のいずれか１項に記載の固体撮像装置。
【請求項１０】
前記電子シャッタ走査回路は、前記画素の蓄積時間をラインごとに別々に制御する２つの電子シャッタ走査回路を備えることを特徴とする請求項１から９のいずれか１項に記載の固体撮像装置。
【請求項１１】
前記電子シャッタ走査回路は、前記画素の蓄積時間を奇数ラインと偶数ラインとで別々に制御することを特徴とする請求項１０に記載の固体撮像装置。
【請求項１２】
前記電子シャッタ走査回路は、前記画素部の垂直２ラインを１組とし、１組目と２組目とを別々に制御することを特徴とする請求項１から１１のいずれか１項に記載の固体撮像装置。
【請求項１３】
前記画素部の信号から測定された光量測定値に基づいて、前記画素の蓄積時間をフレームごとに制御させる信号処理回路をさらに備えることを特徴とする請求項１から１２のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は固体撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳ型の固体撮像装置は、蛍光灯下では横縞状の明るい領域と暗い領域のフリッカが発生する。このフリッカ対策として、ラインごとの信号レベルのゲインを信号処理で調整する方法がある。このようなフリッカ対策は静止画では有効であるが、動画では効果がないため、動画に有効なフリッカ対策が求められている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−３１９２０４号公報
【特許文献２】特開２００４−２２２２２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一つの実施形態の目的は、画質の低下を抑制しつつ、動画に対してフリッカを抑圧することが可能な固体撮像装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の固体撮像装置によれば、画素部と、電子シャッタ走査回路と、フリッカ補正回路とが設けられている。画素部は、マトリックス状に画素が配置されている。電子シャッタ走査回路は、前記画素部のラインごとに前記画素の蓄積時間を制御可能である。フリッカ補正回路は、前記蓄積時間が互いに異なるラインごとの画素の信号に基づいて、前記画素部にて撮像された信号に発生するフリッカをラインごとに補正する。
【図面の簡単な説明】
【０００６】
【図１】図１は、一実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図２】図２は、図１のフリッカ補正回路の概略構成を示すブロック図である。
【図３】図３は、図２の補正信号発生回路の一例を示すブロック図である。
【図４】図４は、図２の補正信号発生回路のその他の例を示すブロック図である。
【図５】図５は、図２の補正信号発生回路のさらにその他の例を示すブロック図である。
【図６】図６は、図１の固体撮像装置のフリッカ補正方法を示すタイミングチャートである。
【図７】図７は、図２の光情報検出回路の各部の信号波形を示す図である。
【図８】図８（ａ）は、フリッカ波形を示す図、図８（ｂ）は、図８（ａ）のフリッカ波形に対応したフリッカ補正係数を示す図である。
【図９】図９は、図４の補正信号発生回路における補正テーブルの検索方法を示すフローチャートである。
【図１０】図１０は、図２の光情報検出回路およびレベル補正回路の各部の信号波形を示す図である。
【発明を実施するための形態】
【０００７】
以下、実施形態に係る固体撮像装置について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
図１は、一実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、固体撮像装置の画素部Ｇには、光電変換した電荷を蓄積する画素がマトリックス状に配置され、各画素にはセルＰＣｎ、ＰＣｍが設けられている。ここで、セルＰＣｎ、ＰＣｍには、フォトダイオードＰＤ、行選択トランジスタＴａ、増幅トランジスタＴｂ、リセットトランジスタＴｃおよび読出しトランジスタＴｄがそれぞれ設けられている。
【０００９】
そして、セルＰＣｎにおいて、読出しトランジスタＴｄのソースは、フォトダイオードＰＤに接続され、読出しトランジスタＴｄのゲートには、読出し信号ΦＲＥＡＤｎが入力される。また、リセットトランジスタＴｃのソースは、読出しトランジスタＴｄのドレインに接続され、リセットトランジスタＴｃのゲートには、リセット信号ΦＲＥＳＥＴｎが入力され、リセットトランジスタＴｃのドレインは、電源電位ＶＤＤに接続されている。また、行選択トランジスタＴａのゲートには、行選択信号ΦＡＤＲＥＳｎが入力され、行選択トランジスタＴａのドレインは、電源電位ＶＤＤに接続されている。また、増幅トランジスタＴｂのソースは、垂直信号線ＶＬＩＮに接続され、増幅トランジスタＴｂのゲートは、読出しトランジスタＴｄのドレインに接続され、増幅トランジスタＴｂのドレインは、行選択トランジスタＴａのソースに接続されている。
【００１０】
ここで、増幅トランジスタＴｂのゲートと読出しトランジスタＴｄのドレインとの接続点には検出ノードＤＮが形成されている。また、負荷トランジスタＴＬのドレインは、垂直信号線ＶＬＩＮに接続され、負荷トランジスタＴＬのゲートには、バイアス信号ＶＶＬが入力される。なお、負荷トランジスタＴＬはソースフォロワを構成し、定電流動作をすることができる。
【００１１】
なお、セルＰＣｍでは、読出しトランジスタＴｄのゲートには、読出し信号ΦＲＥＡＤｍが入力され、リセットトランジスタＴｃのゲートには、リセット信号ΦＲＥＳＥＴｍが入力され、行選択トランジスタＴａのゲートには、行選択信号ΦＡＤＲＥＳｍが入力される。
【００１２】
また、固体撮像装置の撮像部には、入力データＤＡＴＡの中継を行うシリアルインターフェース１、各画素の読み出しや蓄積のタイミングを制御するタイミング発生回路２、読み出し画素を水平方向に走査する水平走査回路３、読み出し信号のＣＤＳ（相関二重サンプリング）処理やＡＤ変換処理などを行うカラムＡＤＣ回路４、電子シャッタ走査をラインごとに行う電子シャッタ走査回路５ａ、５ｂ、読み出し画素を垂直方向に走査する読出し走査回路６、読出し信号ΦＲＥＡＤｎ、リセット信号ΦＲＥＳＥＴｎおよび行選択信号ΦＡＤＲＥＳｎを生成するパルスセレクタ７、バイアス信号ＶＶＬを発生するバイアス発生回路８が設けられている。なお、電子シャッタ走査回路５ａは電子シャッタ走査を偶数ラインごとに行うことができ、電子シャッタ走査回路５ｂは電子シャッタ走査を奇数ラインごとに行うことができる。
【００１３】
ここで、タイミング発生回路２には、電子シャッタ走査のタイミングを制御する電子シャッタ走査制御回路２ａが設けられている。なお、電子シャッタ走査回路５ａ、５ｂおよび読出し走査回路６はシフトレジスタにて構成することができ、所定のラインが選択されるように蓄積開始信号ＥＳＯｎ、ＥＳＯｍ、ＥＳＥｎ、ＥＳＥｍおよび読出し開始信号ＲＯｎ、ＲＯｍの生成タイミングがタイミング発生回路２にて制御される。
【００１４】
また、固体撮像装置には、フリッカ補正回路１１および信号処理回路１４が設けられ、フリッカ補正回路１１には、光情報検出回路１２およびレベル補正回路１３が設けられている。フリッカ補正回路１１は、蓄積時間が互いに異なるラインごとの画素の信号ＯＵＴＰに基づいて、画素部Ｇにて撮像された信号ＯＵＴＰに発生するフリッカ（モニタの再生画面で明暗の横帯となる）をラインごとに補正することができる。光情報検出回路１２は、異なるラインの画素の信号ＯＵＴＰから光量の変化情報を検出することができる。レベル補正回路１３は、光情報検出回路１２にて検出された光量の変化情報に基づいて、画素の信号ＯＵＴＰをラインごとに補正することができる。信号処理回路１４は、画素部Ｇの信号から測定された光量測定値ＡＥに基づいて、偶数ラインの蓄積時間Ｔｉｎｔ１および奇数ラインの蓄積時間Ｔｉｎｔ２をフレームごとに制御させることができる。なお、光量測定値ＡＥを測定し、蓄積時間を制御する方法としては、例えば、１フレーム分の補正信号ＯＵＴＦを平均化し基準設定よりも大きい場合は、蓄積時間を短くする。基準設定よりも小さい場合は、長くする方法を用いることができる。
【００１５】
そして、タイミング発生回路２にはマスタークロックＭＣＫが入力され、撮像動作のタイミングが制御される。また、水平走査回路３には、タイミング発生回路からスタートパルスＨＲＳおよび水平クロックＨＣＫが出力される。また、カラムＡＤＣ回路４には、タイミング発生回路からタイミング制御信号ＰＡＤＣが出力されるとともに、水平走査回路３からカラム選択信号Φｎ、Φｎ＋１・・が出力される。
【００１６】
また、電子シャッタ走査回路５ａには、電子シャッタ走査制御回路２ａからタイミング制御信号ＰＥＳＩＥ、ＥＳＣＫＥが入力される。電子シャッタ走査回路５ｂには、電子シャッタ走査制御回路２ａからタイミング制御信号ＰＥＳＩＯ、ＥＳＣＫＯが入力される。そして、電子シャッタ走査回路５ａ、５ｂからは、偶数ラインの蓄積開始信号ＥＳＥｎ、ＥＳＥｍおよび奇数ラインの蓄積開始信号ＥＳＯｎ、ＥＳＯｍが交互に切り替えて出力され、パルスセレクタ７に出力される。
【００１７】
ここで、信号処理回路１４において、レベル補正回路１３の出力信号ＯＵＴＦから光量測定値ＡＥが算出され、この光量測定値ＡＥに基づいて蓄積時間Ｔｉｎｔ１、Ｔｉｎｔ２が設定される。この時、蓄積時間Ｔｉｎｔ１、Ｔｉｎｔ２は互いに異なるように設定される。例えば、光量測定値ＡＥがＫ倍になった場合、蓄積時間Ｔｉｎｔ１は１／Ｋになるように設定される。また、蓄積時間Ｔｉｎｔ２は、蓄積時間Ｔｉｎｔ１をＡ（０＜Ａ＜１）倍することにより求めることができる。
【００１８】
また、読出し走査回路６において、タイミング発生回路２から出力されたタイミング制御信号ＰＲＯＩ、ＲＯＣＫに従って読出し開始信号ＲＯｎ、ＲＯｍが生成され、パルスセレクタ７に出力される。また、タイミング発生回路２において、読出し、リセットおよび行選択のタイミングをそれぞれ制御するタイミング制御信号ＲＥＡＤ、ＲＥＳＥＴ、ＡＤＲＥＳが生成され、パルスセレクタ７に出力される。
【００１９】
そして、パルスセレクタ７において、タイミング制御信号ＲＥＡＤ、ＲＥＳＥＴ、ＡＤＲＥＳ、蓄積開始信号ＥＳＯｎ、ＥＳＯｍ、ＥＳＥｎ、ＥＳＥｍおよび読出し開始信号ＲＯｎ、ＲＯｍに基づいて、読出し信号ΦＲＥＡＤｎ、ΦＲＥＡＤｍ、リセット信号ΦＲＥＳＥＴｎ、ΦＲＥＳＥＴｍおよび行選択信号ΦＡＤＲＥＳｎ、ΦＡＤＲＥＳｍが生成され、セルＰＣｎ、ＰＣｍに順次出力される。
【００２０】
そして、行選択信号ΦＡＤＲＥＳｎがオフの状態の時、行選択トランジスタＴａがオフ状態となりソースフォロワ動作しないため、信号は出力されない。この時、読出し信号ΦＲＥＡＤｎがセルＰＣｎに出力されると、セルＰＣｎの読出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた信号電荷が検出ノードＤＮに転送される。この直後、フォトダイオードＰＤでは、有効な信号電荷の蓄積（Ｔｉｎｔ）を開始する。検出ノードＤＮに読み出された信号電荷は、その後、リセット信号ΦＲＥＳＥＴｎがセルＰＣｎに出力されると、リセットトランジスタＴｃがオンし、検出ノードＤＮに読み出された信号電荷が排出される。
【００２１】
次に、行選択信号ΦＡＤＲＥＳｎのオンがセルＰＣｎに出力されると、セルＰＣｎの行選択トランジスタＴａがオンすることで、セルＰＣｎの増幅トランジスタＴｂと負荷トランジスタＴＬとでソースフォロアが構成されているので、信号を出力することができる。そして、リセット信号ΦＲＥＳＥＴｎがセルＰＣｎに出力されると、リセットトランジスタＴｃがオンし、検出ノードＤＮに蓄積していた電荷がリセットされる。この時、検出ノードＤＮのリセット電圧をソースフォロワ回路で出力し、このリセット電圧をカラムＡＤＣ回路４にて保持する。次に、セルＰＣｎの行選択トランジスタＴａがオンの状態で読出し信号ΦＲＥＡＤｎのオンがセルＰＣｎに出力されると、読出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積された信号電荷量が検出ノードＤＮに読み出される。そして、検出ノードＤＮで変化した信号電圧（リセット電圧＋信号電圧）をソースフォロワ回路を経てカラムＡＤＣ回路４へ出力する。そして、カラムＡＤＣ回路４でリセット電圧を除去する。
【００２２】
次に、カラムＡＤＣ回路４において、読み出した信号電圧を１水平期間にＡＤ変換し、デジタルデータをラインメモリに保持する。そして、次の１水平期間にラインメモリから１ライン分のデータが順次読出される。
【００２３】
また、行選択トランジスタＴａがオフの状態で読出し信号ΦＲＥＡＤｍがセルＰＣｍに出力されると、セルＰＣｍの読出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷が検出ノードＤＮに蓄積される。そして、セルＰＣｍのフォトダイオードＰＤに蓄積されていた電荷が検出ノードＤＮに蓄積された後、リセット信号ΦＲＥＳＥＴｍがセルＰＣｍに出力されると、リセットトランジスタＴｃがオンし、検出ノードＤＮに蓄積された電荷が排出される。
【００２４】
次に、行選択信号ΦＡＤＲＥＳｍがセルＰＣｍに出力されると、セルＰＣｍの行選択トランジスタＴａがオンする。そして、セルＰＣｍの行選択トランジスタＴａがオンの状態で読出し信号ΦＲＥＡＤｍがセルＰＣｍに出力されると、読出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積された電荷量に応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、セルＰＣｍの増幅トランジスタＴｂと負荷トランジスタＴＬとでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線ＶＬＩＮの電圧が追従する。
【００２５】
そして、カラムＡＤＣ回路４において、垂直信号線ＶＬＩＮの電圧変化を同時にADC回路によりデジタル信号に変換し、ラインメモリに保持する。そして、次の水平走査期間にラインメモリから水平方向に１ライン分のデータが順次読出される。そして、読出し対象となるラインが１つずつインクリメントされながら、１ライン分のデータの読み出しが繰り返されることで、１フレーム分のデータが読出される。
【００２６】
そして、読出しデータがカラムＡＤＣ回路４にて検出されると、その検出結果に対応した出力信号ＯＵＴＰがフリッカ補正回路１１に出力される。
【００２７】
そして、出力信号ＯＵＴＰがフリッカ補正回路１１に出力されると、光情報検出回路１２にて奇数ラインと偶数ラインの画素の信号ＯＵＴＰから光量の変化情報が検出され、レベル補正回路１３に出力される。
【００２８】
そして、レベル補正回路１３において、光量の変化情報に基づいて、画素部Ｇの画素の信号ＯＵＴＰがラインごとに補正され、補正信号ＯＵＴＦが出力される。ここで、画素の信号ＯＵＴＰの補正では、信号ＯＵＴＰに発生するフリッカが打ち消されるように信号ＯＵＴＰの補正がラインごとに行なわれるとともに、偶数ラインと奇数ラインとでそれぞれ異なるように設定された蓄積時間Ｔｉｎｔ１、Ｔｉｎｔ２に基づく信号レベルの差異が解消されるように信号ＯＵＴＰの補正が行なわれる。
【００２９】
ここで、蛍光灯のフリッカレベルは一定の周期（５０Ｈｚまたは６０Ｈｚ）で強弱を繰り返す。このため、各ラインの蓄積時間が短くなると、イン間でのフリッカレベルの振幅が大きくなる。一方、各ラインの蓄積時間が長くなると、ライン間でのフリッカレベルの振幅が小さくなる。
【００３０】
この結果、蓄積時間の短いラインの画素の信号ＯＵＴＰと蓄積時間の長いラインの画素の信号ＯＵＴＰとを比較することにより、フリッカレベルを検出することが可能となる。このフリッカレベルを検出するには、蓄積時間Ｔｉｎｔ１、Ｔｉｎｔ２が互いに異なっていれば、蓄積時間Ｔｉｎｔ１、Ｔｉｎｔ２は任意の値でよく、蓄積時間Ｔｉｎｔ１、Ｔｉｎｔ２をフレーム間で固定する必要がない。従って、光量測定値ＡＥに基づいて蓄積時間Ｔｉｎｔ１、Ｔｉｎｔ２をフレームごとに制御させつつ、フリッカレベルを検出させることが可能となり、連続撮像動作での光量変化に蓄積時間Ｔｉｎｔ１、Ｔｉｎｔ２を追従させることが可能となる。このため、光量変化に伴う画質の低下を抑制しつつ、動画に対してフリッカを抑圧することが可能となる。
【００３１】
なお、図１の実施形態では、偶数ラインの蓄積時間Ｔｉｎｔ１および奇数ラインの蓄積時間Ｔｉｎｔ２を別個に制御できるようにするために、２つの電子シャッタ走査回路５ａ、５ｂを設ける方法について説明したが、１つの電子シャッタ走査回路にて偶数ラインの蓄積時間Ｔｉｎｔ１および奇数ラインの蓄積時間Ｔｉｎｔ２を別個に制御させるようにしてもよい。
【００３２】
２つの電子シャッタ走査回路５ａ、５ｂは、垂直方向の２ラインを１組として、電子シャッタ走査回路５ａで１組目の２ラインを駆動し、電子シャッタ走査回路５ｂで次の２組目の２ラインを駆動するようにしてもよい。
なお、実施形態では、走査回路にシフトレジスタ回路を用いたが、マルチプレクサ回路により走査するようにしてもよい。
【００３３】
図２は、図１のフリッカ補正回路の概略構成を示すブロック図である。
図２において、光情報検出回路１２には、ラインメモリＬＥ１〜ＬＥ４、ＬＯ１〜ＬＯ４、平均算出部２１、２２、係数算出部２３、乗算器２４、２７、減算器２５および位相周期レベル検出回路２６が設けられている。
【００３４】
レベル補正回路１３には、補正信号発生回路２８、乗算器２９、３０およびスイッチ３１が設けられている。
【００３５】
そして、現在のフレームの偶数ラインの画素からの出力信号ＯＵＴＰ’はラインメモリＬＥ１〜ＬＥ４に記憶され、平均算出部２１に出力される。また、現在のフレームの奇数ラインの画素からの出力信号ＯＵＴＰ’はラインメモリＬＯ１〜ＬＯ４に記憶され、平均算出部２２に出力される。なお、ＯＵＴＰ’は現在のフレームの画素からの信号、ＯＵＴＰは次のフレームの画素からの信号とする。
【００３６】
そして、平均算出部２１において、４ライン分の偶数ラインのＧ信号の平均値ＥＶＥＮＡが算出され、係数算出部２３に出力される。また、平均算出部２２において、４ライン分の奇数ラインのＧ信号の平均値ＯＤＤＡが算出され、乗算器２４に出力される。なお、カラーセンサで色フィルタ配列がベイヤ配列の場合は、Ｇ信号のみ抜き取って平均化することができる。
【００３７】
そして、係数算出部２３において、平均値ＥＶＥＮＡが飽和レベルになる係数と蓄積時間比の係数とを乗算した係数が乗算器２４に出力される。例えば、ＡＤ変換幅が１０ビットの場合は、蓄積時間比ＫＴ１２＝Ｔｉｎｔ１／Ｔｉｎｔ２とすると、係数算出部２３において、（１０２３／ＥＶＥＶＡ）＊ＫＴ１２という係数が算出される。
【００３８】
そして、乗算器２４において、係数算出部２３にて算出された係数に平均値ＯＤＤＡが乗算された後、減算器２５において、１０２３から乗算器２４の乗算結果が減算されることで、差分信号ＳＡが生成され、位相周期レベル検出回路２６に出力される。
【００３９】
ここで、蛍光灯フリッカが発生していない場合は、差分信号ＳＡ＝１０２３−（（１０２３／ＥＶＥＮＡ）＊ＫＴ１２）＊ＯＤＤＡは、ほぼゼロとなる。蛍光灯フリッカが発生している場合は、フリッカレベルに対応した差分信号ＳＡが生成される。
【００４０】
すなわち、フリッカの明るい信号レベルでは、平均値ＯＤＤＡに蓄積時間比ＫＴ１２を掛け算した信号は、平均値ＥＶＥＮＡとほぼ同じレベルになる。一方、フリッカの暗い信号レベルでは、平均値ＯＤＤＡに蓄積時間比ＫＴ１２を掛け算した信号は、平均値ＥＶＥＮＡとほぼ同じレベルにならずに、フリッカの暗さに対応した差分信号ＳＡが発生する。このため、差分信号ＳＡの値に応じて蛍光灯フリッカレベルを求めることができ、差分信号ＳＡがほぼゼロの場合は、フリッカが発生していないと判断することができる。
【００４１】
そして、位相周期レベル検出回路２６において、差分信号ＳＡに基づいてフリッカの位相と周期とレベルが検出され、その検出結果が補正信号発生回路２８に出力される。
【００４２】
そして、補正信号発生回路２８において、フリッカの位相と周期とレベルの検出結果に基づいて、次のフレームの偶数ラインのフリッカ補正係数ＫＥ’および奇数ラインのフリッカ補正係数ＫＯ’が算出され、乗算器２９、３０にそれぞれ出力される。
【００４３】
そして、乗算器２７において、次のフレームの奇数ラインの画素からの出力信号ＯＤＤは蓄積時間比ＫＴ１２と乗算されることで、次のフレームの奇数ラインの画素からの出力信号ＯＤＤと、次のフレームの偶数ラインの画素からの出力信号ＥＶＥＮとが、光量に対して同じ信号レベルになるように補正され、乗算器３０に出力される。
【００４４】
そして、乗算器２９において、次のフレームの偶数ラインの画素からの出力信号ＥＶＥＮはフリッカ補正係数ＫＥ’と乗算され、スイッチ３１に出力される。また、乗算器３０において、次のフレームの奇数ラインの画素からの出力信号ＯＤＤはフリッカ補正係数ＫＯ’と乗算され、スイッチ３１に出力される。
【００４５】
そして、スイッチ３１において、乗算器２９、３０の出力がライン毎に交互に切り替えられることで、蛍光灯フリッカが補正された補正信号ＯＵＴＦが出力される。
【００４６】
これにより、蓄積時間Ｔｉｎｔ１、Ｔｉｎｔ２を任意の値に設定した場合においても、蓄積時間Ｔｉｎｔ１の長い偶数ラインの画素の信号ＯＵＴＰと蓄積時間Ｔｉｎｔ２の短い奇数ラインの画素の信号ＯＵＴＰとの差分に基づいてフリッカレベルを補正することが可能となり、動画に対してフリッカを抑圧することが可能となる。
【００４７】
なお、図２の実施形態では、現在のフレームの出力信号ＯＵＴＰ’の４ライン分を平均化する方法を例にとったが、４ラインに限定されず、１ライン以上で実現できる。また、現在のフレームの出力信号ＯＵＴＰ’を平均化する信号はＧ信号に限定されない。
【００４８】
図３は、図２の補正信号発生回路の一例を示すブロック図である。
図３において、位相周期レベル検出回路２６には、フリッカ位相を検出する位相検出回路２６ａ、フリッカ周期を検出する周期検出回路２６ｂ、差分レベルを検出するレベル検出回路２６ｃが設けられている。
【００４９】
補正信号発生回路２８には、補正テーブル４１、係数調整部４２、乗算器４３、４５およびレベル調整部４４が設けられている。なお、補正テーブル４１には、代表的な蛍光灯フリッカの１周期分の補正データを垂直ライン番号ごとに保存することができる。
【００５０】
そして、位相検出回路２６ａにおいて、差分信号ＳＡに基づいてフリッカ位相が検出される。そして、そのフリッカ位相から読出しスタートアドレスＴＦｓが生成され、補正テーブル４１に出力される。
【００５１】
また、周期検出回路２６ｂにおいて、差分信号ＳＡに基づいてフリッカ周期が検出される。そして、そのフリッカ周期からフリッカ周波数が５０Ｈｚなのか６０Ｈｚなのかが判断され、その判断結果から読出し周期ＬｉｎＦが生成され、補正テーブル４１に出力される。
【００５２】
そして、補正テーブル４１において、読出しスタートアドレスＴＦｓから読出し周期ＬｉｎＦに合わせて垂直ライン番号ごとに係数ＫＴＢ１が順次読み出され、乗算器４３に出力される。
【００５３】
また、レベル検出回路２６ｃにおいて、差分信号ＳＡに基づいて係数ＧＳＡが算出され、係数調整部４２に出力される。そして、係数調整部４２において、初期設定した係数ＧＳＡとフリッカ想定レベルＫＧＳＡとの比が演算され、乗算器４３に出力される。
【００５４】
そして、乗算器４３において、補正テーブル４１から読み出された係数ＫＴＢ１に係数調整部４２の演算結果が乗算され、フリッカ補正係数ＫＥ’が偶数ラインごとに生成される。
【００５５】
また、レベル調整部４４において、蓄積時間比係数ＫＴ１２と蓄積時間Ｔｉｎｔ１から増幅レベルが算出され、乗算器４５に出力される。なお、レベル調整回路４４では、蓄積時間Ｔｉｎｔ１が長い時は、増幅レベルを小さくし、Ｔｉｎｔ１が短い時は、増幅レベルが大きくなるように調整することができる。
【００５６】
そして、乗算器４５において、乗算器４３から出力されたフリッカ補正係数ＫＥ’に増幅レベルが乗算され、フリッカ補正係数ＫＯ’が奇数ラインごとに生成される。
【００５７】
これにより、蓄積時間が互いに異なるライン間の画素の信号ＯＵＴＰの差分に基づいてフリッカレベルを補正することが可能となり、動画に対してフリッカを抑圧することが可能となる。
【００５８】
図４は、図２の補正信号発生回路のその他の例を示すブロック図である。
図４において、補正信号発生回路２８´には、補正信号発生回路２８の補正テーブル４１の代わりに補正テーブル４１ａ、４１ｂが設けられるとともに、係数調整部５１、乗算器５２、５３および加算器５４が追加されている。なお、補正テーブル４１ａ、４１ｂに保存される蛍光灯フリッカの補正データは、蓄積時間に応じて互いに変更することができる。例えば、補正テーブル４１ａには、蓄積時間が長い場合の代表的な蛍光灯フリッカの補正データ（例えば、図８のK1）、補正テーブル４１ｂには、蓄積時間が短い場合の代表的な蛍光灯フリッカの補正データ（例えば、図８のK３）を保存することができる。
【００５９】
そして、位相検出回路２６ａにおいて、差分信号ＳＡに基づいてフリッカ位相が検出される。そして、そのフリッカ位相から読出しスタートアドレスＴＦｓが生成され、補正テーブル４１ａ、４１ｂに出力される。
【００６０】
また、周期検出回路２６ｂにおいて、差分信号ＳＡに基づいてフリッカ周期が検出される。そして、そのフリッカ周期からフリッカ周波数が５０Ｈｚなのか６０Ｈｚなのかが判断され、その判断結果から読出し周期ＬｉｎＦが生成され、補正テーブル４１ａ、４１ｂに出力される。
【００６１】
そして、補正テーブル４１ａ、４１ｂにおいて、読出しスタートアドレスＴＦｓから読出し周期ＬｉｎＦに合わせて垂直ライン番号ごとに係数ＫＴＢ１、ＫＴＢ２がそれぞれ読み出され、乗算器５２、５３にそれぞれ出力される。
【００６２】
また、係数調整部５１において、蓄積時間Ｔｉｎｔ１に応じて、ゲイン係数ＧＴ１、ＧＴ２が可変され、乗算器５２、５３にそれぞれ出力される。この時、ゲイン係数ＧＴ１、ＧＴ２はＧＴ１＋ＧＴ２＝１となるように調整される。そして、蓄積時間が長い場合は、ＧＴ１＝１とし、ＧＴ２＝０とされ、補正テーブル４１ａの係数ＫＴＢ１のみでフリッカ補正が実施される。蓄積時間が短い場合は、ＧＴ１＝０とし、ＧＴ２＝１とされ、補正テーブル４１ｂの係数ＫＴＢ２のみでフリッカ補正が実施される。蓄積時間が中間の場合は、例えば、ＧＴ１＝０．５、ＧＴ２＝０．５とされ、補正テーブル４１ａの係数ＫＴＢ１と補正テーブル４１ｂの係数ＫＴＢ２との両方でフリッカ補正が実施される。
【００６３】
すなわち、乗算器５２、５３において、補正テーブル４１ａ、４１ｂの係数ＫＴＢ１、ＫＴＢ２とゲイン係数ＧＴ１、ＧＴ２とが乗算され、それらの乗算結果が加算器５４にて加算された後、乗算器４３に出力される。
【００６４】
ここで、フリッカ信号の暗領域では、蓄積時間が短くなると、フリッカ波形の幅が狭くなり、ゲインを大きくする必要が有る。一方、蓄積時間が長い場合には、フリッカ波形の幅が広くなり、ゲインも小さくてよい。このため、蓄積時間に応じて、フリッカ波形の暗領域のフリッカ補正係数ＫＥ´、ＫＯ´を可変させることで、フリッカの補正精度をさらに向上させることができる。
【００６５】
図５は、図２の補正信号発生回路のさらにその他の例を示すブロック図である。
図５において、補正信号発生回路２８´´には、補正テーブル６１ａ、６１ｂ、係数調整部６２、６３、乗算器６４〜６７、７０、７１および加算器６８、６９が設けられている。なお、補正テーブル６１ａ、６１ｂは、図４の補正テーブル４１ａ、４１ｂと同様の補正データを保存することができる。
【００６６】
そして、位相検出回路２６ａにおいて、差分信号ＳＡに基づいてフリッカ位相が検出される。そして、そのフリッカ位相から読出しスタートアドレスＴＦｓが生成され、補正テーブル６１ａ、６１ｂに出力される。
【００６７】
また、周期検出回路２６ｂにおいて、差分信号ＳＡに基づいてフリッカ周期が検出される。そして、そのフリッカ周期からフリッカ周波数が５０Ｈｚなのか６０Ｈｚなのかが判断され、その判断結果から読出し周期ＬｉｎＦが生成され、補正テーブル６１ａ、６１ｂに出力される。
【００６８】
そして、補正テーブル６１ａ、６１ｂにおいて、読出しスタートアドレスＴＦｓから読出し周期ＬｉｎＦに合わせて係数ＫＴＢ１、ＫＴＢ２が垂直ライン番号ごとにそれぞれ読み出され、係数ＫＴＢ１は乗算器６４、６５に出力され、係数ＫＴＢ２は乗算器６６、６７に出力される。
【００６９】
また、係数調整部６３において、蓄積時間Ｔｉｎｔ１に応じて、ゲイン係数ＧＥ１、ＧＥ２が可変され、乗算器６４、６６にそれぞれ出力される。また、係数調整部６３において、蓄積時間Ｔｉｎｔ２に応じて、ゲイン係数ＧＯ１、ＧＯ２が可変され、乗算器６５、６７にそれぞれ出力される。
【００７０】
この時、ゲイン係数ＧＥ１、ＧＥ２はＧＥ１＋ＧＥ２＝１となるように調整される。また、ゲイン係数ＧＯ１、ＧＯ２はＧＯ１＋ＧＯ２＝１となるように調整される。そして、蓄積時間が長い場合は、ＧＥ１＝ＧＯ１＝１とされ、ＧＥ２＝ＧＯ２＝０とされ、補正テーブル６１ａの係数ＫＴＢ１のみでフリッカ補正が実施される。蓄積時間が短い場合は、ＧＥ１＝ＧＯ１＝０とされ、ＧＥ２＝ＧＯ２＝１とされ、補正テーブル６１ｂの係数ＫＴＢ２のみでフリッカ補正が実施される。蓄積時間が中間の場合は、例えば、ＧＥ１＝ＧＯ１＝０．５、ＧＥ２＝ＧＯ２＝０．５とされ、補正テーブル６１ａの係数ＫＴＢ１と補正テーブル６１ｂの係数ＫＴＢ２との両方でフリッカ補正が実施される。
【００７１】
すなわち、乗算器６４、６６において、補正テーブル６１ａ、６１ｂの係数ＫＴＢ１、ＫＴＢ２とゲイン係数ＧＥ１、ＧＥ２とが乗算され、それらの乗算結果が加算器６８にて加算された後、乗算器７０に出力される。
【００７２】
また、乗算器６５、６７において、補正テーブル６１ａ、６１ｂの係数ＫＴＢ１、ＫＴＢ２とゲイン係数ＧＯ１、ＧＯ２とが乗算され、それらの乗算結果が加算器６９にて加算された後、乗算器７１に出力される。
【００７３】
また、レベル検出回路２６ｃにおいて、差分信号ＳＡに基づいて係数ＧＳＡが算出され、係数調整部６２に出力される。そして、係数調整部６２において、係数ＧＳＡとフリッカ想定レベルＫＧＳＡとの比が演算され、乗算器７０、７１に出力される。
【００７４】
そして、乗算器７０において、加算器６８の加算結果に係数調整部６２の演算結果が乗算され、フリッカ補正係数ＫＥ’が偶数ラインごとに生成される。また、乗算器７１において、加算器６９の加算結果に係数調整部６２の演算結果が乗算され、フリッカ補正係数ＫＯ’が奇数ラインごとに生成される。
【００７５】
これにより、蓄積時間Ｔｉｎｔ１、Ｔｉｎｔ２ごとに最適なフリッカ補正係数ＫＥ’、ＫＯ’を生成することができ、フリッカ補正の精度をさらに向上させることができる。
【００７６】
図６は、図１の固体撮像装置のフリッカ補正方法を示すタイミングチャートである。
図６において、蛍光灯下では、奇数ラインの出力信号ＯＤＤと偶数ラインの出力信号ＥＶＥＮとの両方とも蛍光灯フリッカが発生している。ここで、現在の１フレーム内で偶数ラインの蓄積時間をＴｉｎｔ１とし、奇数ラインの蓄積時間をＴｉｎｔ２とし、１フレームの出力信号ＯＵＴＰ’のうちの奇数ラインの出力信号ＯＤＤと偶数ラインの出力信号ＥＶＥＮとの間でフリッカの発生量を異ならせる。例えば、奇数ラインの蓄積時間Ｔｉｎｔ２をＴｉｎｔ２＝Ｔｉｎｔ１＊４／５とすることができる。この時、偶数ラインと同じ信号量を得るのに、奇数ラインの信号量の１／４（デジタル信号で２ビットシフトで得られる）を自身に加算することができる。この演算は、４／５＊１／４＋４／５＝５／５＝１となり、大きな回路規模を要する掛け算でなく、回路規模が小さな足し算で処理することができる。
【００７７】
これにより、フリッカ補正回路１１からは、次の１フレームの出力信号OUTPの奇数ラインの出力信号ＯＤＤと偶数ラインの出力信号ＥＶＥＮのフリッカを補正した補正信号ＯＵＴＦが得られる。この時、カラーセンサでは、ベイヤ配列の場合はＧ信号のみを抽出して、複数ラインの水平方向の加算平均を実施するようにしてもよい。
【００７８】
補正信号ＯＵＴＦを得るためのフリッカ補正係数ＫＥ’、ＫＯ’は、現在のフレームの信号からフリッカ情報を検出して算出することができる。この時、次のフレームの信号出力時には、フリッカ補正回路１１は、補正信号ＯＵＴＦを出力するとともに、次の次のフレームの補正係数ＫＥ，ＫＯを生成するために、フリッカ位相検出、フリッカ周期検出およびフリッカレベル検出を実施することができる。
【００７９】
なお、蛍光灯フリッカは使用している場所で変化しないため、フリッカ周期検出は、１度確定すると同じデータを使うことができ、毎フレームの検出処理を省略することができる。
【００８０】
図７は、図２の光情報検出回路の各部の信号波形を示す図である。なお、図７では、垂直信号の一部（図６のＡ部分）を抜き出して示した。また、奇数ラインの平均値ＯＤＤＡについては、平均値ＯＤＤＡに蓄積時間比ＫＴ１２を乗算した値を示した。
図７において、フリッカ信号の明領域では、偶数ラインの平均値ＥＶＥＮＡと、奇数ラインの平均値ＯＤＤＡに蓄積時間比ＫＴ１２を乗算した値とは、ほぼ同じレベルになっている。フリッカ信号の暗領域では、偶数ラインの平均値ＥＶＥＮＡと、奇数ラインの平均値ＯＤＤＡに蓄積時間比ＫＴ１２を乗算した値とは異なり、それらの差分信号ＳＡが発生する。この差分信号ＳＡがゼロレベルとなり、フリッカ補正係数が１倍となる垂直ライン番号ＬｉｎＦ０１を求める。なお、高精度化のために差分信号ＳＡが所定レベルの２箇所（図７の白丸）の垂直ライン番号の平均値を算出して、垂直ライン番号ＬｉｎＦ０１の位置を求めることができる。
【００８１】
同様に、図６の垂直ライン番号ＬｉｎＦ０２を求め、垂直ライン番号ＬｉｎＦ０１、ＬｉｎＦ０２の差分からフリッカ周期ＬｉｎＦを算出することができる。このフリッカ周期ＬｉｎＦの長さから、蛍光灯フリッカの周期６０Ｈｚもしくは５０Ｈｚを判定することができる。さらに、垂直ライン番号ＬｉｎＦ０２から次のフレームまでのライン数を算出することで、次のフレームの蛍光灯フリッカの位相が判るため、フリッカ補正係数のスタートアドレスＴＦｓを求めることができる。
【００８２】
外光が入る窓際では、蛍光灯フリッカレベルは小さくなる。外光が入らない室内では、蛍光灯フリッカレベルは大きくなる。よって、蛍光灯フリッカの補正レベルを制御する必要がある。差分信号ＳＡの最大レベルを係数ＧＳＡとすることで、発生しているフリッカの強度を検出することができるため、フリッカの強度に応じた補正ができる。
【００８３】
図８（ａ）は、フリッカ波形を示す図、図８（ｂ）は、図８（ａ）のフリッカ波形に対応したフリッカ補正係数を示す図である。なお、図８（ａ）のフリッカ波形は、画素の蓄積時間を短くした時の信号波形を示す。
図８（ａ）において、蛍光灯は、画素の蓄積時間を短くした時の信号波形に類似した強度で発光している。ここで、蛍光灯のフリッカレベルは一定の周期（５０Ｈｚまたは６０Ｈｚ）で強弱を繰り返す。この時、フリッカの暗領域では、フリッカレベルの変化の勾配が大きく、フリッカの明領域では、フリッカレベルの変化の勾配が小さい。
このため、画素の蓄積時間を変化させると、フリッカの暗領域では、フリッカレベルの差分が大きくなり、フリッカの明領域では、フリッカレベルの差分が小さくなる。
従って、図８（ｂ）に示すように、フリッカの暗領域では、蓄積時間が短くなるに従って、フリッカ補正係数は大きくなり（Ｋ１→Ｋ２→Ｋ３）、フリッカの明領域では、蓄積時間の長短に関係なくフリッカ補正係数はほぼ同一の値になる。
【００８４】
図９は、図４の補正信号発生回路における補正テーブルの検索方法を示すフローチャートである。
図９において、図２の光情報検出回路１２では、偶数ラインの平均値ＥＶＥＮＡと奇数ラインの平均値ＯＤＤＡに蓄積時間比ＫＴ１２を乗算した値との差分信号ＳＡを求め（ステップＳ１）、差分信号ＳＡが所定レベル（例えば、０．０５）より小さい場合は（ステップＳ２）、フリッカが発生していないと判断する（ステップＳ１２）。フリッカが発生していない場合、蓄積時間Ｔｉｎｔ１、Ｔｉｎｔ２を互いに等しくする。もしくは、奇数ラインの信号ＯＤＤを蓄積時間比ＫＴ１２で増幅した信号とする。
【００８５】
一方、差分信号ＳＡが所定レベル（例えば、０．０５）より大きいと判断した場合は、フリッカ周期ＬｉｎＦを求める（ステップＳ３）。この時、差分信号ＳＡの信号レベルがゼロと判定された垂直ライン番号ＬｉｎＦ０１、ＬｉｎＦ０２の差分をフリッカ周期ＬｉｎＦとすることができる。
【００８６】
そして、この垂直ライン番号ＬｉｎＦがライン数１６２より小さく、ライン数１５４より大きい場合には（ステップＳ４）、５０Ｈｚの蛍光灯フリッカが発生していると判断し、読出し周期ＬｉｎＦを１５８とする（ステップＳ５）。ステップＳ４でＮＯと判断した場合、垂直ライン番号ＬｉｎＦがライン数１３５より小さく、ライン数１２７より大きい場合には（ステップＳ６）、６０Ｈｚの蛍光灯フリッカが発生していると判断し、読出し周期ＬｉｎＦを１３１とする（ステップＳ７）。ステップＳ６でＮＯと判断した場合は、特異現象でフリッカが発生したとして、フリッカ補正無しと同じ動作をする（ステップＳ１２）。
【００８７】
この読出し周期ＬｉｎＦが１５８もしくは１３１に応じて、図４の補正テーブル４１ａ、４１ｂの係数ＫＴＢ１、ＫＴＢ２をそれぞれ出力するように制御する（ステップＳ１１）。例えば、補正テーブル４１ａ、４１ｂでは、５０Ｈｚと６０Ｈｚの２つの補正データを持ち、読出し周期ＬｉｎＦに応じて切り換えて使うようにしてもよい。もしくは、補正テーブル４１ａ、４１ｂに５０Ｈｚの補正データのみを持たせ、５０Ｈｚのデータから補間演算で６０Ｈｚの補正データを生成することもできる。あるいは、補正テーブル４１ａ、４１ｂに６０Ｈｚの補正データのみを持たせ、６０Ｈｚのデータから補間演算で５０Ｈｚの補正データを生成することもできる。
【００８８】
また、垂直ライン番号ＬｉｎＦ０２から次のフレームのスタートまでのライン数を算出することで、フリッカの位相を算出し、補正テーブル４１ａ、４１ｂの読出しスタートアドレスＴＦｓを求める。ＶＧＡ動作の場合、１フレームのライン数が５２５ラインとなっている。このため、５２５から垂直ライン番号ＬｉｎＦ０２を減算することで、読出しスタートアドレスＴＦｓが算出できる（Ｓ８）。この読出しスタートアドレスＴＦｓがフリッカ周期ＬｉｎＦより大きい場合は（Ｓ９）、ＴＦｓ＝ＴＦｓ−ＬｉｎＦという演算を再度実施する（Ｓ１０）。
【００８９】
次のフレームの信号補正では、この読出しスタートアドレスＴＦｓのライン数の位置から係数ＫＴＢ１、ＫＴＢ２を読出し、フリッカ補正する。読出し周期ＬｉｎＦ分だけ係数ＫＴＢ１、ＫＴＢ２を補正テーブル４１ａ、４１ｂからそれぞれ読み出すと、補正テーブル４１ａ、４１ｂの最初に戻り、係数ＫＴＢ１、ＫＴＢ２を読み出す。補正テーブル４１ａ、４１ｂから読出し周期ＬｉｎＦ分だけ係数ＫＴＢ１、ＫＴＢ２を読み出す動作を１フレーム間に連続して繰り返す。図４の補正信号発生回路２８´において、補正テーブル４１ａ、４１ｂから係数ＫＴＢ１、ＫＴＢ２がそれぞれ読み出されると、この係数ＫＴＢ１、ＫＴＢ２からフリッカ補正係数ＫＥ’，ＫＯ’がそれぞれ算出される。
【００９０】
図１０は、図２の光情報検出回路およびレベル補正回路の各部の信号波形を示す図である。
図１０において、図７の補正前の信号から差分信号ＳＡが生成され、この差分信号ＳＡからフリッカ補正係数ＫＥ’，ＫＯ’がそれぞれ算出される。そして、フリッカ補正係数ＫＥ’，ＫＯ’から図７の補正前の信号が補正され、フリッカが補正された補正信号ＯＵＴＦが生成される。
【００９１】
このように、上述した実施形態によれば、動画撮影において、フリッカが５０Ｈｚでも６０Ｈｚでも補正できる。また、補正が必要無い長時間蓄積動作や、蓄積時間が蛍光灯フリッカの周期と同じ１０ｍＳ、２０ｍＳ、３０ｍＳ（商用周波数５０Ｈｚ）の時は、蓄積時間Ｔｉｎｔ１、Ｔｉｎｔ２を互いに同じ値に設定することができる。
【００９２】
なお、上述した実施形態では、１個のフォトダイオードと４個のトランジスタからなる１画素１セル構成を例にとって説明したが、２画素１セル構成であってもよいし、４画素１セル構成であってもよい。また、行選択トランジスタＴａはなくてもよい。また、ＣＭＯＳ型固体撮像装置以外にも、ＭＯＳ型などのＸＹアドレス走査型固体撮像装置に適用してもよい。
【００９３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９４】
Ｇ  画素部、ＰＣｎ、ＰＣｎ  セル、Ｔａ  行選択トランジスタ、Ｔｂ  増幅トランジスタ、Ｔｃ  リセットトランジスタ、Ｔｄ  読出しトランジスタ、ＰＤ  フォトダイオード、ＴＬ  負荷トランジスタ、ＤＮ  検出ノード、ＶＬＩＮ  垂直信号線、１  シリアルインターフェース、２  タイミング発生回路、２ａ  電子シャッタ走査制御回路、３  水平走査回路、４  カラムＡＤＣ回路、５ａ、５ｂ  電子シャッタ走査回路、６  読出し走査回路、７  パルスセレクタ、８  バイアス発生回路、１１  フリッカ補正回路、１２  光情報検出回路、１３  レベル補正回路、１４  信号処理回路、ＬＥ１〜ＬＥ４、ＬＯ１〜ＬＯ４  ラインメモリ、２１、２２  平均算出部、２３  係数算出部、２４、２７、２９、３０、４３、４５、５２、５３、６４〜６７、７０、７１  乗算器、２５  減算器、２６  位相周期レベル検出回路、２６ａ  位相検出回路、２６ｂ  周期検出回路、２６ｃ  レベル検出回路、２８、２８´、２８´´  補正信号発生回路、３１  スイッチ、４１、４１ａ、４１ｂ、６１ａ、６１ｂ  補正テーブル、４２、５１、６２、６３  係数調整部、４４  レベル調整部、５４、６８、６９  加算器
【図１】
2012109794.tif 000003
【図２】
2012109794.tif 000004
【図３】
2012109794.tif 000005
【図４】
2012109794.tif 000006
【図５】
2012109794.tif 000007
【図６】
2012109794.tif 000008
【図７】
2012109794.tif 000009
【図８】
2012109794.tif 000010
【図９】
2012109794.tif 000011
【図１０】
2012109794.tif 000012