(57)【要約】【課題】  本発明は、多層フェライト基板、及び多層フェライト基板を含む電子部品の製造方法に関して、前記多層フェライト基板を焼成する際に、基板の収縮により発生する内部応力によって、基板に反りや割れ等の不具合が発生する問題を解決する多層フェライト基板及び電子部品の製造方法を提供する。【解決手段】  フェライト補助層と、前記フェライト補助層よりも透磁率が高いフェライト基材層を、最外層がフェライト補助層となるように交互に複数積層して積層体６を形成し、前記積層体６を圧着することで未焼成状態の多層集合基板１０を得る第１工程と、前記多層集合基板１０の表裏両主面に、最外層に設けられたフェライト補助層を分断する深さの分割溝５０を形成する第２工程と、前記多層集合基板１０を焼成し、焼結された多層集合基板２０を得る第３工程と、前記焼結された多層集合基板２０を子基板に分割し、多層フェライト基板３０を得る第４工程を実行する。【選択図】        図１
2012109355.tif 000002
【特許請求の範囲】
【請求項１】
フェライト補助層と、前記フェライト補助層よりも透磁率が高いフェライト基材層とを、最外層がフェライト補助層となるように交互に複数積層して積層体を形成し、前記積層体を圧着することで未焼成状態の多層集合基板を得る第１工程と、前記多層集合基板の表裏両主面に、最外層に設けられたフェライト補助層を分断する深さの分割溝を形成する第２工程と、前記多層集合基板を焼成し、焼結された多層集合基板を得る第３工程と、前記多層集合基板を子基板に分割し、多層フェライト基板を得る第４工程と、を備えることを特徴とする多層フェライト基板の製造方法。
【請求項２】
前記第１工程において、前記フェライト補助層は、前記積層体の厚みの中央に直交する面を中心軸として、前記積層体の厚み方向に対して対称に配置されていることを特徴とする請求項１に記載の多層フェライト基板の製造方法。
【請求項３】
前記第２工程において、前記分割溝は、表裏面共に、一次分割溝の形成と前記一次分割溝に直交する二次分割溝を形成することにより形成され、前記一次分割溝及び前記二次分割溝の深さは、前記最外層に設けられたフェライト補助層の深さよりも大きく形成されており、表裏面に形成された少なくとも一方の前記一次分割溝の深さは、前記一次分割溝に直交する二次分割溝の深さよりも大きいことを特徴とする請求項１または２に記載の多層フェライト基板の製造方法。
【請求項４】
前記第１工程において、前記積層体は、第１のフェライト補助層、第１のフェライト基材層、第２のフェライト補助層、第２のフェライト基材層、第３のフェライト補助層を順次積層して形成されることを特徴とする請求項１〜３のうち、いずれか１項に記載の多層フェライト基板の製造方法。
【請求項５】
前記第２工程において、前記分割溝の深さは、表面と裏面の各分割溝の深さが合わせて積層体の厚みの１／２以下になるように形成されていることを特徴とする請求項１〜４のうち、いずれか１項に記載の多層フェライト基板の製造方法。
【請求項６】
フェライト補助層と、前記フェライト補助層よりも透磁率が高いフェライト基材層とを、最外層がフェライト補助層となるように交互に複数積層して積層体を形成し、前記積層体を圧着することで未焼成状態の多層集合基板を得る第１工程と、前記多層集合基板の表裏両主面に、最外層に設けられたフェライト補助層を分断する深さの分割溝を形成する第２工程と、前記多層集合基板を焼成し、焼結した多層集合基板を得る第３工程と、前記多層集合基板の一方主面に表面実装部品を搭載する第４工程と、前記多層集合基板を子基板に分割し、電子部品を得る第５工程と、を備えることを特徴とする電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層フェライト基板、及び多層フェライト基板を含む電子部品の製造方法に関するものである。
【背景技術】
【０００２】
コイルを内蔵した多層フェライト基板には、コイルと基板の主面に搭載される実装部品やマザーボード等との磁界干渉を防ぐために、基板の外層の表面に透磁率の低い材料を設けて複合構造体が形成されているものがある。このような多層フェライト基板については、例えば特許文献１に開示されている。この特許文献１に開示されているのは、図６に示すように、高透磁率を有する磁性フェライト層の外層の表面に、低透磁率または非磁性のフェライト層が設けられた多層フェライト基板を含む電子部品１００の製造方法である。
【０００３】
具体的には、高透磁率を有するフェライト基材層１０３の一方主面に低透磁率または非磁性のフェライト補助層１０１、他方主面に同様に低透磁率または非磁性のフェライト補助層１０２が配置され、積層体１１０が構成されている。前記積層体１１０の内部には、コイル１０５及び導体パターン１０６が設けられている。また、前記積層体１１０の前記フェライト補助層１０２側の主面に設けられたランドには、部品１２０及び１２１が実装されている。前記フェライト補助層１０１、１０２と前記フェライト基材層１０３とは、主成分が同じ材料から構成されているために一体焼成が可能である。
【０００４】
多層フェライト基板を含む電子部品１００は、集合基板の状態で複数個同時に形成され、ハーフカット、焼成、メッキ、表面実装部品の搭載、及び分割工程を順次行うことによって製造されるものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】ＷＯ２００７／１４５１８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このように、磁界干渉を防ぐために透磁率の異なる材料を積層して構成されている多層フェライト基板では、一体焼成の際にフェライト基材層とフェライト補助層との線膨張係数の差により発生する内部応力によって、焼成後に基板に反りや割れが発生してしまう。そのため、基板の内部応力の緩和が求められている。
【０００７】
そこで本発明では、従来、分割をしやすくするために設けていたハーフカットの深さを設定することで、集合基板の内部応力を緩和し、前記問題点を解決する多層フェライト基板及び電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の多層フェライト基板の製造方法は、フェライト補助層と、前記フェライト補助層よりも透磁率が高いフェライト基材層とを、最外層がフェライト補助層となるように交互に複数積層して積層体を形成し、前記積層体を圧着することで未焼成状態の多層集合基板を得る第１工程と、前記多層集合基板の表裏両主面に、最外層に設けられたフェライト補助層を分断する深さの分割溝を形成する第２工程と、前記多層集合基板を焼成し、焼結された多層集合基板を得る第３工程と、前記多層集合基板を子基板に分割し、多層フェライト基板を得る第４工程と、を備えることを特徴とする。
【０００９】
この場合は、多層集合基板を焼成する際に、基板が収縮することによって発生する内部応力が緩和されるため、多層フェライト基板に反りや割れが生じにくくなる。
【００１０】
また本発明は、前記第１工程において、前記フェライト補助層は、前記積層体の厚みの中央に直交する面を中心軸として、前記積層体の厚み方向に対して対称に配置されていることが望ましい。この場合は、前記積層体の各層の厚みの偏りに起因する反りが発生しにくくなるため、さらに内部応力を緩和することができる。
【００１１】
また本発明は、前記第２工程において、前記分割溝は、表裏面共に、一次分割溝の形成と前記一次分割溝に直交する二次分割溝の形成により形成され、前記一次分割溝及び前記二次分割溝の深さは、前記最外層に設けられたフェライト補助層の深さよりも大きく形成されており、表裏面に形成された少なくとも一方の前記一次分割溝の深さは、前記一次分割溝に直交する前記二次分割溝の深さよりも大きいことが望ましい。この場合は、二次分割溝を形成する際の圧力で一次分割溝の周辺にひびが入る可能性が低減するので、基板が割れにくくなる。
【００１２】
また本発明は、前記第１工程において、前記積層体は、第１のフェライト補助層、第１のフェライト基材層、第２のフェライト補助層、第２のフェライト基材層、第３のフェライト補助層を順次積層して形成されることが望ましい。この場合は、第１、及び第３のフェライト補助層は、基板に内蔵されているコイルからの磁界干渉を防ぐことができる。また、基板に内蔵されているコイルの一部を第２のフェライト補助層の内部に設けることで、コイルが開磁路となるので直流重畳電流が増大し、大電流での使用が可能になる。
【００１３】
また本発明は、前記第２工程において、前記分割溝の深さは、表面と裏面の各分割溝の深さが合わせて積層体の厚みの１／２以下になるように形成されていることが望ましい。この場合は、基板を分割する工程の前に、例えばハンドリング等で多層集合基板が割れやすくなる可能性を低減することができる。
【００１４】
また本発明は、フェライト補助層と、前記フェライト補助層よりも透磁率が高いフェライト基材層とを、最外層がフェライト補助層となるように交互に複数積層して積層体を形成し、前記積層体を圧着することで未焼成状態の多層集合基板を得る第１工程と、前記多層集合基板の表裏両主面に、最外層に設けられたフェライト補助層を分断する深さの分割溝を形成する第２工程と、前記多層集合基板を焼成し、焼結された多層集合基板を得る第３工程と、前記多層集合基板の一方主面に表面実装部品を搭載する第４工程と、前記多層集合基板を子基板に分割し、電子部品を得る第５工程と、を備えることが望ましい。この場合は、多層フェライト基板と同様に、焼成の際に基板が収縮することよって発生する内部応力が緩和され、多層フェライト基板に反りや割れが生じにくくなる。
【発明の効果】
【００１５】
本発明によれば、多層集合基板を焼成する際に、基板が収縮することによって発生する内部応力が緩和されるため、多層フェライト基板に反りや割れが生じにくくなる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態１の多層フェライト基板の製造方法を説明するための工程図である。（Ａ）は多層集合基板の断面図、（Ｂ）は多層集合基板の上面図、（Ｃ）は（Ｂ）の多層集合基板の部分断面拡大図を矢印方向から見た図である。
【図２】図１に続く工程図である。（Ｄ）は多層集合基板の上面図、（Ｅ）は（Ｄ）の多層集合基板の部分断面拡大図を矢印方向から見た図、（Ｆ）は焼結された（Ｂ）の多層集合基板の部分断面拡大図を矢印方向から見た図である。断面図である。
【図３】図２に続く工程図である。（Ｇ）は多層フェライト基板の断面図である。
【図４】本発明の実施形態２の電子部品の製造方法を説明するための工程図である。（Ａ）は多層集合基板の断面図、（Ｂ）は多層集合基板の上面図、（Ｃ）は焼結された（Ｂ）の多層集合基板の部分断面拡大図を矢印方向から見た図である。
【図５】図４に続く工程図である。（Ｄ）は表面実装部品が搭載された多層集合基板の部分断面拡大図、（Ｅ）は電子部品の断面図である。
【図６】先行技術の電子部品の断面概略図である。
【発明を実施するための形態】
【００１７】
以下に、本発明の実施形態に係る多層フェライト基板の製造方法について説明する。
【００１８】
（実施形態１）
図１〜３は本発明の実施形態１に係る多層フェライト基板の製造方法を説明するための工程図である。
【００１９】
実施形態１に係る多層フェライト基板の製造方法は、フェライト補助層と、前記フェライト補助層よりも透磁率が高いフェライト基材層とを、最外層がフェライト補助層となるように交互に複数積層して積層体を形成し、前記積層体を圧着することで未焼成状態の多層集合基板を得る第１工程と、前記多層集合基板の表裏両主面に、最外層に設けられたフェライト補助層を分断する深さの分割溝を形成する第２工程と、前記多層集合基板を焼成し、焼結された多層集合基板を得る第３工程と、前記多層集合基板を子基板に分割し、多層フェライト基板を得る第４工程と、を備える。
【００２０】
まず、第１工程について説明する。
【００２１】
図１（Ａ）に示すように、第１のフェライト補助層１、第１のフェライト基材層２、第２のフェライト補助層３、第２のフェライト基材層４、第３のフェライト補助層５を順次積層して積層体６を形成する。
【００２２】
これらのフェライト基材層は、少なくとも一層のセラミックグリーンシートから形成する。本実施形態では、同一の材料から構成されているセラミックグリーンシートを複数積層して形成している。各層の表面には、それぞれＡｇを主成分とするペーストにより電極を形成し、これらの電極を貫通ビアホール導体により層間接続することで、フェライト基材層の内部に配線パターンやコイル７を形成する。フェライト補助層についても、同様の工程を用いて形成する。コイル７は、第１のフェライト基材層２、第２のフェライト補助層３、及び第２のフェライト基材層４にかけて形成する。このような積層体６を圧着することで、未焼成状態の多層集合基板１０を得る。多層集合基板１０の大きさは、例えば１３５ｍｍ×１３５ｍｍ×６００μｍである。
【００２３】
フェライト基材層２及び４は、例えば酸化鉄、酸化亜鉛、酸化ニッケル及び酸化銅を主成分とする磁性フェライト材料から構成されている。また、フェライト補助層１、３、及び５は、例えば酸化鉄、酸化亜鉛及び酸化銅を主成分とするフェライト材料から構成されている。フェライト基材層は、フェライト補助層よりも透磁率が高い材料から構成されている。
【００２４】
本実施形態では、積層体６を形成している各層の厚みを、積層体６の厚みの中央に直交する面を中心軸として、前記積層体６の厚み方向に対してほぼ対称になるように形成している。具体的には、第１のフェライト補助層１の厚みを７５μｍ、第１のフェライト基材層２の厚みを２１２．５μｍ、第２のフェライト補助層３の厚みを２５μｍ、第２のフェライト基材層４の厚みを２１２．５μｍ、第３のフェライト補助層５の厚みを７５μｍとして形成している。このように構成しているので、前記積層体６の各層の厚みの偏りに起因する反りが発生しにくくなるため、より内部応力を緩和することができる。
【００２５】
なお、積層体６の内部に形成されている配線パターン及びコイル７は対称に形成されていなくてもよい。
【００２６】
次に、第２工程について説明する。
【００２７】
図１（Ｂ）に示すように、多層集合基板１０にハーフカットによる分割溝を形成する。ハーフカットは例えばダイシング法を用いて行う。分割溝は例えばＶ溝とする。
【００２８】
分割溝は、最初に図１（Ｂ）に示すように一次分割溝５１を形成し、次に図２（Ｄ）に示すように一次分割溝５１と直交する二次分割溝５２を形成することにより形成される。このような分割溝５０を、多層集合基板の表面、及び裏面に形成する。
【００２９】
図１（Ｃ）は、図１（Ｂ）の多層集合基板の部分断面拡大図を矢印方向から見た図である。図１（Ｃ）に示すように、第３のフェライト補助層５の厚みをｔ１、第１のフェライト補助層１の厚みをｔ２、表面に形成する一次分割溝５１の深さをｃ１、裏面に形成する一次分割溝５１の深さをｃ２とする。また、図２（Ｅ）は図２（Ｄ）の部分断面図であり、図２（Ｄ）の多層集合基板の部分断面拡大図を矢印方向から見た図を表す。図２（Ｅ）に示すように、一次分割溝５１と直交するように表面に形成する二次分割溝５２の深さをｃ３、裏面に形成する二次分割溝５２の深さをｃ４とする。
【００３０】
本実施形態では、一次分割溝５１の深さｃ１及びｃ２、あるいは二次分割溝５２の深さｃ３及びｃ４は、第３のフェライト補助層５の厚みｔ１及び第１のフェライト補助層１の厚みｔ２以上の深さに形成する。具体的には、７５μｍ以上の深さに形成する。このように構成しているので、多層集合基板を焼成する際に、基板が収縮することによって発生する内部応力が緩和されるため、多層フェライト基板に反りや割れが生じにくくなる。
【００３１】
また本実施形態では、表裏面に形成されたうち少なくとも一方の一次分割溝５１の深さｃ１及びｃ２は、同一平面上の一次分割溝５１に直交する二次分割溝５２の深さｃ３及びｃ４よりも深く形成する。このように構成しているので、二次分割溝を形成する際の圧力で一次分割溝の周辺にひびが入る可能性が低減するので、基板が割れにくくなる。
【００３２】
また本実施形態では、分割溝５０の深さは、表面の分割溝５０の深さｃ１と裏面の分割溝５０の深さｃ２が合わせて積層体６の厚みの１／２以下となるように形成する。具体的には、１５０μｍ以上３００μｍ以下の値となっていればよい。このように構成しているので、基板を分割する工程の前に、例えばハンドリング等で多層集合基板が割れやすくなる可能性を低減することができる。
【００３３】
また本実施形態では、表面及び裏面に形成される各分割溝５０は、第２のフェライト補助層３を切断しない。
【００３４】
次に、第３工程について説明する。
【００３５】
図２（Ｆ）は焼結された図２（Ｂ）の多層集合基板の部分断面拡大図を矢印方向から見た図である。多層集合基板１０を焼成し、焼結された多層集合基板２０を得る。各フェライト基材層と各フェライト補助層とは、一体焼成ができる材料から構成されている。焼成のピーク温度は例えば９００℃とする。焼成を行うと、フェライト基材層及びフェライト補助層に含まれるフェライト粒子が焼結し、フェライト基材層とフェライト補助層とが強固に接合される。
【００３６】
次に、焼結された多層集合基板２０に設けられている表面電極にめっき（図示せず）を形成する。めっきはめっき浴に浸浴することにより形成する。めっきは例えばＮｉ−Ａｕめっきにより行う。
【００３７】
本実施形態では、フェライト基材層とフェライト補助層とは、互いに実質的に同一の結晶構造を有する材料から構成されている。
【００３８】
次に、第４工程について説明する。
【００３９】
図３（Ｇ）に示すように、焼結された多層集合基板２０を例えば手作業で子基板に分割し、多層フェライト基板３０を得る。
【００４０】
本実施形態では、生基板の状態の多層集合基板１０にハーフカットによる分割溝５０を形成している。この分割溝５０によって、第１のフェライト補助層１及び第３のフェライト補助層５を分断しているので、多層集合基板１０を焼成する際に、収縮挙動の異なる材料が熱収縮することによって多層集合基板１０の内部に発生する応力が緩和される。このため、ハーフカットによる分割溝を形成せずに多層集合基板１０を焼成した時に比べ、焼成時の多層集合基板１０の反りが抑えられ、焼成後に多層集合基板１０の内部に蓄積される内部応力も少なくなる。このように形成しているので、多層フェライト基板３０に反りや割れが生じにくくなる。
【００４１】
（実施例１と変形例１〜４と比較例１、２）
実施例１として実施形態１に示す多層集合基板１０を用い、変形例１〜４、及び比較例１、２として実施例１と同様に積層した多層集合基板で、ハーフカットによって形成する分割溝５０の深さが異なる多層集合基板を用いる。
【００４２】
【表１】
2012109355.tif 000003
【００４３】
表１に示す条件の多層集合基板で実験を行った。本実験では、これら７つの条件の多層集合基板を焼成した際の多層集合基板の反りの平均値と、多層集合基板に割れが発生した枚数を計測して比較を行った。多層集合基板の反りの値は、焼成後、基板を平面に置いた際に、平面から基板の裏面までの距離が最も長い箇所の値を表す。サンプル数は５０枚とする。多層集合基板の反りの値は５μｍ程度から有意差が表れる。
【００４４】
【表２】
2012109355.tif 000004
【００４５】
結果を表２に示す。実施例１の多層集合基板の反りの平均値は１２０μｍであり、基板割れは生じなかった。変形例１の多層集合基板の反りの平均値は１２５μｍであり、基板割れは生じなかった。変形例２の多層集合基板の反りの平均値は１２３μｍであり、基板割れは生じなかった。変形例３の多層集合基板の反りの平均値は１２８μｍであり、基板割れは生じなかった。変形例４の多層集合基板の反りの平均値は１３０μｍであり、基板割れは生じなかった。
【００４６】
これに対して、比較例１では基板割れは生じなかったが、多層集合基板の反りの平均値は２７０μｍであった。比較例２の多層集合基板の反りの平均値は２７５μｍであり、基板割れが１０枚発生した。
【００４７】
実施例１、及び変形例１〜４の結果から、第３のフェライト補助層の厚みｔ１及び第１のフェライト補助層の厚みｔ２以上の深さの分割溝５０を形成すると、多層集合基板の反りの平均値を１３０μｍ以下にすることができる。
【００４８】
また、実施例１、変形例１、及び変形例２の結果から、第３のフェライト補助層の厚みｔ１及び第１のフェライト補助層の厚みｔ２以上の深さの分割溝５０を形成し、かつ表裏面のうち少なくとも一方の一次分割溝５１の深さを同一平面上の一次分割溝５１に直交する二次分割溝５２の深さよりも大きく形成すると、多層集合基板の反りの平均値を１２５μｍ以下にすることができるので、より多層集合基板の反りや割れを抑制することができる。
【００４９】
言い換えると、表面に形成する一次分割溝５１の深さｃ１と二次分割溝５２の深さｃ３の深さ、及び裏面に形成する一次分割溝５１の深さｃ２と二次分割溝５２の深さｃ４の深さを比較して、どちらか一方の一次分割溝５１の深さが、二次分割溝５２の深さよりも深ければよい。
【００５０】
また、実施例１の結果から、第３のフェライト補助層の厚みｔ１及び第１のフェライト補助層の厚みｔ２以上の深さの分割溝５０を形成し、かつ表裏面両方の一次分割溝５１の深さを同一平面上の一次分割溝５１に直交する二次分割溝５２の深さよりも大きく形成すると、多層集合基板の反りの平均値を１２０μｍ以下にすることができるので、より多層集合基板の反りや割れを抑制することができる。
【００５１】
（実施形態２）
図４、５は本実施形態２に係る電子部品８０の製造方法を説明するための工程図である。
【００５２】
本実施形態２に係る電子部品８０の製造方法は、フェライト補助層と、前記フェライト補助層よりも透磁率が高いフェライト基材層とを、最外層がフェライト補助層となるように交互に複数積層して積層体を形成し、前記積層体を圧着することで未焼成状態の多層集合基板を得る第１工程と、前記多層集合基板の表裏両主面に、最外層に設けられたフェライト補助層を分断する深さの分割溝を形成する第２工程と、前記多層集合基板を焼成し、焼結された多層集合基板を得る第３工程と、前記多層集合基板の一方主面に表面実装部品を搭載する第４工程と、前記多層集合基板を子基板に分割し、電子部品を得る第５工程と、を備える。本実施形態２は実施形態１と類似しているが、第４工程及び第５工程が実施形態１と異なる。なお、実施形態１と同様の工程は、その詳細な説明は省略する。
【００５３】
まず、第１工程について説明する。
【００５４】
図４（Ａ）に示すように、第１のフェライト補助層６１、第１のフェライト基材層６２、第２のフェライト補助層６３、第２のフェライト基材層６４、第３のフェライト補助層６５を順次積層し、積層体６６を形成する。積層体６６の各層の表面には、それぞれＡｇを主成分とするペーストにより配線パターンが印刷されており、積層体６０の内部でコイル６７を形成している。このような積層体６６を圧着することで、未焼成状態の多層集合基板６０を得る。
【００５５】
次に、第２工程について説明する。
【００５６】
図４（Ｂ）に示すように、多層集合基板６０にハーフカットによる分割溝９０を形成する。分割溝９０は、図４（Ｂ）に示すように、最初に一次分割溝９１を形成し、次に一次分割溝９１と直交する二次分割溝９２を形成することにより形成される。このような分割溝９０を、多層集合基板６０の表面、及び裏面に形成する。
【００５７】
次に、第３工程について説明する。
【００５８】
図４（Ｃ）に示すように、多層集合基板６０を焼成する。各フェライト基材層と各フェライト補助層とは、一体焼成ができる材料から構成されている。焼成のピーク温度は例えば９００℃とする。焼成を行うと、フェライト基材層及びフェライト補助層に含まれるフェライト粒子が焼結し、フェライト基材層とフェライト補助層とが強固に接合される。
【００５９】
次に、焼結された多層集合基板７０に設けられている表面電極にめっき（図示せず）を形成する。めっきはめっき浴に浸浴することにより形成する。めっきは例えばＮｉ−Ａｕめっきにより行うこととする。
【００６０】
次に、第４工程について説明する。
【００６１】
図５（Ｄ）に示すように、前記焼結された多層集合基板７０の上方主面に形成された表面電極にはんだを塗布し、表面実装部品９５及び９６を搭載してリフロー炉で熱処理を行う。リフロー炉のピーク温度は例えば２５０℃である。
【００６２】
次に、第５工程について説明する。
【００６３】
図５（Ｅ）に示すように、焼結された多層集合基板７０を例えば手作業で子基板に分割し、電子部品８０を得る。
【００６４】
本実施形態では、第４工程にて、リフロー炉のピーク温度を２５０℃としているが、これに限るものではなく、ピーク温度がはんだの融点よりも高く、通常の部品保証が可能な２６０℃以下であればよい。
【００６５】
本実施形態では、第１工程にて、多層集合基板６０の内部に設けられたコイル６７と第４工程にて実装される表面実装部品９５及び９６との磁界干渉を避けるためにフェライト補助層６５を設けている。また、同様にコイル６７と実装基板との磁界干渉を避けるためにフェライト補助層６１を設けている。
【００６６】
第３のフェライト補助層６５及び第１のフェライト補助層６１は、積層体６６の平面方向に全面にわたって配置されていることが好ましいが、上述の効果を得られる範囲であれば、全面にわたって配置されていなくてもよく、例えば切り欠きや穴などが形成されていてもよい。
【００６７】
本実施形態では、多層フェライト基板３０と同様に、電子部品８０に反りや割れが生じにくくなる。
【００６８】
なお、上記の実施形態では、分割溝の形成をダイサー切断により行っているが、これに限るものではない。例えば、押切カッターにより形成してもよい。
【００６９】
上記実施形態では、分割溝の形状をＶ溝として形成しているが、これに限るものではない。例えば、Ｕ溝や角溝でもよい。
【００７０】
上記実施形態では、第２のフェライト補助層は、第１のフェライト補助層、及び第３のフェライト補助層５と同様の材料から構成されているが、これに限るものではない。例えば、第１のフェライト補助層、及び第３のフェライト補助層が低透磁率のフェライトから構成されながら、第２のフェライト補助層が非磁性のフェライトから構成されていてもよい。
【符号の説明】
【００７１】
１、６１…第１のフェライト補助層
２、６２…第１のフェライト基材層
３、６３…第２のフェライト補助層
４、６４…第２のフェライト基材層
５、６５…第３のフェライト補助層
６、６６…積層体
７、６７…コイル
１０、６０…多層集合基板
ｔ１…第３のフェライト補助層の厚み
ｔ２…第１のフェライト補助層の厚み
２０、７０…焼結された多層集合基板
３０…多層フェライト基板
８０…電子部品
５０、９０…分割溝
５１、９１…一次分割溝
５２、９２…二次分割溝
【図１】
2012109355.tif 000005
【図２】
2012109355.tif 000006
【図３】
2012109355.tif 000007
【図４】
2012109355.tif 000008
【図５】
2012109355.tif 000009
【図６】
2012109355.tif 000010