(57)【要約】      （修正有）【課題】光電変換部へのエッチングによるダメージや金属汚染による光電変換特性の低下、等を低減する。【解決手段】複数の光電変換素子と該光電変換素子の電荷に基づく信号を読み出すための第１のＭＯＳトランジスタとが配された光電変換領域１０１と前記第１のＭＯＳトランジスタの駆動を行なう第２のＭＯＳトランジスタが配された周辺回路領域１０２とが同一の半導体基板に配され、前記光電変換素子の受光面に反射防止膜１０６が配された光電変換装置であって、前記第１のＭＯＳトランジスタのドレイン１１４の不純物濃度は、前記第２のＭＯＳトランジスタのドレイン１１１の不純物濃度よりも低く、前記第２のＭＯＳトランジスタはゲート電極１１２に絶縁膜のサイドスペーサ１１３が配されたＬＤＤ構造を有しており、前記サイドスペーサの膜厚は前記反射防止膜と前記光電変換素子の受光面との間に配されたシリコン酸化膜より厚い。【選択図】図４
2012146989.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換素子と該光電変換素子の電荷に基づく信号を読み出すための第１のＭＯＳトランジスタとが配された光電変換領域と、
前記第１のＭＯＳトランジスタの駆動もしくは前記光電変換領域から読み出される信号の増幅の少なくとも一方を行なう第２のＭＯＳトランジスタが配された周辺回路領域とが、同一の半導体基板に配され、前記光電変換素子の受光面に反射防止膜が配された光電変換装置であって、
前記第１のＭＯＳトランジスタのドレインの不純物濃度は、前記第２のＭＯＳトランジスタのドレインの不純物濃度よりも低く、
前記第２のＭＯＳトランジスタは、ゲート電極の側壁に絶縁膜のサイドスペーサが配されたＬＤＤ構造を有しており、
前記サイドスペーサとドレインとの間に配されたシリコン酸化膜は、前記光電変換領域に配された反射防止膜と前記光電変換素子の受光面との間に配されたシリコン酸化膜より厚いことを特徴とする光電変換装置。
【請求項２】
前記第２のＭＯＳトランジスタのゲート電極上面にシリコン酸化膜が配されていることを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記サイドスペーサはシリコン窒化膜を含んで構成されることを特徴とする請求項１または２に記載の光電変換装置。
【請求項４】
請求項１〜３のいずれかの請求項に記載の光電変換装置と、該光電変換装置へ光を結像する光学系と、該光電変換装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換装置、特にＭＯＳ型光電変換装置に関するものである。
【背景技術】
【０００２】
近年、光電変換装置はディジタルスチルカメラ、ビデオカムコーダーを中心とする二次元画像入力装置の撮像装置として、あるいはファクシミリ、スキャナーを中心とする一次元画像読み取り装置として、急速に需要が広がっている。
これらの光電変換装置としてＣＣＤやＭＯＳ型光電変換装置が用いられている。
このような光電変換装置は、光電変換領域において発生するノイズの低減が必要となる。ノイズの一つとして、光電変換領域に配されたＭＯＳトランジスタで発生するホットキャリアの問題がある。ホットキャリアとは、ＭＯＳトランジスタのゲートに電圧を印加した際に、ドレイン領域とチャネル端部とで構成されるＰＮ接合に強い電界が印加され，これにより発生するキャリアである。光電変換装置のように、微小な信号を扱うデバイスにおいてはこのようなホットキャリアにより発生するノイズが特に問題となる場合がある。
このノイズの低減方法の一例として、画素を構成するＭＯＳトランジスタをＬＤＤ構造（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）とする方法がある（特許文献１）。このような構造にすることによって、ゲート下に構成されるチャネルとドレインとの電界強度が緩和され、ホットキャリアの影響を低減することが可能となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−０１２８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１によると、画素を構成するＭＯＳトランジスタをＬＤＤ構造とすることにより素子特性の劣化を抑制できるとされている。
しかしながら、このような構成で、微細化に伴いゲート絶縁膜の薄膜化を行うと、ＭＯＳトランジスタのサイドスペーサ底部において拡散領域と反射防止膜の間のゲート絶縁膜が薄くなる。これにより、ホットキャリアによりトランジスタ特性の信頼性が低下するという課題がある。
本発明は上記課題を解決するものである。
【課題を解決するための手段】
【０００５】
上述課題に鑑み、本発明における光電変換装置は、複数の光電変換素子と該光電変換素子の電荷に基づく信号を読み出すための第１のＭＯＳトランジスタとが配された光電変換領域と、前記第１のＭＯＳトランジスタの駆動もしくは前記光電変換領域から読み出される信号の増幅の少なくとも一方を行なう第２のＭＯＳトランジスタが配された周辺回路領域とが、同一の半導体基板に配され、前記光電変換素子の受光面に反射防止膜が配された光電変換装置であって、前記第１のＭＯＳトランジスタのドレインの不純物濃度は、前記第２のＭＯＳトランジスタのドレインの不純物濃度よりも低く、前記第２のＭＯＳトランジスタは、ゲート電極の側壁に絶縁膜のサイドスペーサが配されたＬＤＤ構造を有しており、前記サイドスペーサとドレインとの間に配されたシリコン酸化膜は、前記光電変換領域に配された反射防止膜と前記光電変換素子の受光面との間に配されたシリコン酸化膜より厚いことを特徴とする。
【発明の効果】
【０００６】
本発明によれば、光電変換領域、周辺回路領域それぞれに適したＭＯＳトランジスタを配することが可能となる。加えて、周辺回路領域に配されたＭＯＳトランジスタへのホットキャリアの影響を低減することが可能となる。
【図面の簡単な説明】
【０００７】
【図１】本発明に係わる光電変換装置の模式的平面図の一例である。
【図２】本発明に係わるＭＯＳトランジスタの平面図及び断面図の一例である。
【図３】光電変換装置の等価回路図の一例である。
【図４】第１の実施形態の光電変換装置の断面図である。
【図５】第２の実施例の光電変換装置の製造プロセスフロー図である。
【図６】撮像システムの一例を示すブロック図である。
【発明を実施するための形態】
【０００８】
本発明の構成について説明する。本発明において、光電変換領域とは複数の光電変換素子と該光電変換素子の電荷に基づく信号を読み出すＭＯＳトランジスタが配された領域である。このＭＯＳトランジスタは１つの光電変換素子に対して複数設け、電荷の増幅を行なうことも可能である。
【０００９】
周辺回路領域とは、上述の光電変換領域に配されたＭＯＳトランジスタを駆動する回路、光電変換領域からの信号を増幅する回路等が配された領域である。
【００１０】
図１に光電変換装置の平面配置図を示す。１１１が光電変換領域である。ひとつの光電変換素子から読み出される信号の単位を画素とすると、光電変換素子が配されている領域を画素領域と呼ぶこともできる。画素は、１つの光電変換素子及びこの光電変換素子から出力線へ信号を読み出すための素子集合の最小単位である。この素子集合に含まれるのは、後述する転送ＭＯＳトランジスタなどの転送部、増幅ＭＯＳトランジスタなどの増幅部、リセットＭＯＳトランジスタなどのリセット部である。隣接する光電変換素子において、上記素子を共有することも可能であるが、この場合にも１つの光電変換素子の信号を読み出すための素子集合の最小単位で定義づけられる。
【００１１】
１１２が光電変換領域から読み出された信号を増幅するための信号処理回路である。ただし、増幅回路に限らず、画素のノイズをＣＤＳ処理により除去する回路であっても良い。また単に複数列から並列に読み出される信号をシリアルに変換するための回路であっても良い。１１３は光電変換領域に配されたＭＯＳトランジスタを駆動するための垂直シフトレジスタである。１１４は信号処理回路のＭＯＳトランジスタを駆動するための水平シフトレジスタである。１１２〜１１４が周辺回路領域に含まれうる。また、更に光電変換装置においてＡＤ変換を行なう場合には、ＡＤ変換回路がこれに含まれても良い。
【００１２】
ここで、光電変換領域と周辺回路領域とにそれぞれ配されるＭＯＳトランジスタについて述べる。
【００１３】
ＭＯＳトランジスタをＬＤＤ構造とした場合に、電界緩和領域の濃度が低すぎる場合や幅が広すぎる場合には、トランジスタの寄生抵抗（直列抵抗）が増大し、駆動力や静特性を大きく損なう結果となる。特に駆動力や回路特性が重要となる場合には電界緩和領域を狭くする、つまりドレイン領域の不純物濃度をある程度高くするのが好ましい。周辺回路領域においてはこのようなＭＯＳトランジスタを用いるのがよい。一方、微細化等の目的でより電界を緩和する必要のある場合には電界緩和領域を広く形成することが望ましい。つまりドレイン領域の不純物濃度をある程度低くするのが好ましい。
【００１４】
したがって、光電変換領域に配されるＭＯＳトランジスタのドレイン領域の不純物濃度を周辺回路領域に配されるＭＯＳトランジスタの不純物濃度よりも低くするのが好ましい。これを実現するための１つの例として、周辺回路領域に配されるＭＯＳトランジスタをＬＤＤ構造とし、光電変換領域に配されるＭＯＳトランジスタのドレインを、ＬＤＤ構造を構成するための不純物濃度の低い半導体領域で構成することが考えられる。
【００１５】
ここで更に、周辺回路領域に配されるＭＯＳトランジスタのホットキャリア対策を考える。上述したように周辺回路領域に配されるＭＯＳトランジスタはＬＤＤ構造であり、ゲート端（チャネル端）に近い側の不純物濃度は低く，ドレインのその他の領域には更に不純物が注入され不純物濃度が高くなっている。通常、この不純物濃度の高い領域はシリコン窒化膜などのサイドスペーサ（サイドウォール）をマスクにイオン注入により形成される。そうするとドレインのサイドスペーサ端部下の領域で、不純物濃度が高くなり、大きな電界が生じやすい。またサイドスペーサとドレイン領域の間にはシリコン酸化膜が形成されている。したがって、この領域は高濃度半導体領域／ＳｉＯ／ＳｉＮという積層構造になっている。このような積層構造ではＳｉＯ／ＳｉＮ界面もしくはＳｉＮ内に電子をトラップする準位が生じ、高濃度半導体領域からのホットキャリアがこの準位にトラップされやすい。このトラップされやすさは、シリコン酸化膜の膜厚により変化し、シリコン酸化膜の膜厚が厚いほどトラップされにくい。これは、ホットキャリアがシリコン酸化膜をトンネルして準位にトラップされるためであると考えられる。したがって、周辺回路領域のＭＯＳトランジスタのサイドスペーサ周辺はホットキャリアが発生しやすい状態となっている。これに対し、シリコン酸化膜を厚くすることによりホットキャリアによる影響を低減することが可能となる。ここで、上述した理由により光電変換領域はすでに低濃度の半導体領域によりドレインが形成されており、このようなホットキャリアは生じにくい構成となっている。
【００１６】
したがって、サイドスペーサとドレインと間に配されるシリコン酸化膜の厚さを、光電変換領域に配されたＭＯＳトランジスタのドレイン領域表面に形成されたシリコン酸化膜の厚さよりも厚くする。これにより上述したように、光電変換領域、周辺回路領域それぞれに適したＭＯＳトランジスタを配することが可能となる。加えて、周辺回路領域に配されたＭＯＳトランジスタのホットキャリアによる影響を低減することが可能となる。
【００１７】
ここで更に、ＭＯＳトランジスタの構造に関して詳細に述べる。
【００１８】
上述したように、光電変換領域に配されたＭＯＳトランジスタのドレイン領域の不純物濃度が、周辺回路領域に配されたＭＯＳトランジスタの不純物濃度よりも低い。この１つの例として、光電変換領域に配されたドレインの不純物濃度の低い領域が、周辺回路領域に配されたドレインの不純物濃度の低い領域よりも広い領域に渡って配されている構成が考えられる。
【００１９】
ＭＯＳトランジスタの電界緩和に実効的に効果があるのは、ゲート端からドレインと導電体が直接接する領域（第１の領域）にかけての部分である。したがって、第１の領域とゲート端の間の領域の不純物濃度を、光電変換領域の方が周辺回路領域に比べて低くすることによって大きな電界緩和効果を得ることができる。
【００２０】
具体的には、光電変換領域に配されたＭＯＳトランジスタ（第１のＭＯＳトランジスタ）のドレインは導電体と直接接触している第１の領域を有している。そして、第１の領域よりもＭＯＳトランジスタのチャネル側に配された第２の領域を有している。また、周辺回路領域１０２に配されるＭＯＳトランジスタ（第２のＭＯＳトランジスタ）も同様に、ドレインは導電体であるプラグと電気的に接続されている。ドレインは、プラグと直接接触している第１の領域と、第１の領域よりもチャネル側に配されている第２の領域とを有している。そして更に、第２の領域はチャネルに近接する第３の領域と、第１の領域と第３の領域の間に配された第４の領域とを有している。そして第２の領域は第４の領域よりも不純物濃度が低い。
【００２１】
図２にて更に詳細に説明する。図２（ａ）が周辺回路領域に配されるＭＯＳトランジスタの平面図、及びＡ−Ａ´における断面図である。図２（ｂ）が光電変換領域に配されるＭＯＳトランジスタの平面図及びＢ−Ｂ´における断面図である。２００１はゲート電極であり、２００２はソース、２００３は導電体の接続領域（第１の領域）である。
２００４はゲートに近接して配された不純物濃度の低い半導体領域（第３の領域）である。２００５は第１の領域と第３の領域の間に配された第３の領域よりも不純物濃度の高い領域である。２００６はチャネルと第１の領域の間に配された不純物濃度の低い半導体領域（第２の領域）である。この第２の領域は、第４の領域よりも不純物濃度は低い。
【００２２】
このような構造により、光電変換領域に配されたＭＯＳトランジスタのホットキャリアを低減することが可能となる。また、周辺回路領域においては、駆動力や回路特性が重要となるＭＯＳトランジスタの電界緩和領域を比較的狭く形成することが可能となる。
【００２３】
次に本発明に適用可能な光電変換装置の画素の等価回路図の一例を図３に示す。光電変換領域は、少なくとも光電変換素子１と転送ＭＯＳトランジスタ２とリセットＭＯＳトランジスタ４と増幅ＭＯＳトランジスタ５を含んでいる。リセットＭＯＳトランジスタのドレインに供給する電圧により画素を選択する構成としている。光電変換素子は例えばフォトダイオードであり、入射光を光電変換により電荷に変換する。転送ＭＯＳトランジスタは光電変換素子の電荷を増幅部の入力部に転送する転送部として機能する。増幅ＭＯＳトランジスタは光電変換素子で生じた電荷による電位変化を、信号線に出力するものである。ここで電位変化させる対象は、光電変換素子から電荷が転送される際にフローティングとなっているノードであればよく、フローティングディフュージョン（浮遊拡散領域：ＦＤ）が用いられる。このＦＤと増幅ＭＯＳトランジスタのゲートが接続されており、ＦＤの電位変化に基づく信号を信号線に出力する。この時、ソースフォロワ動作により電荷を増幅して出力するため、ＭＯＳトランジスタ５は増幅素子といえる。電源７、増幅ＭＯＳトランジスタ５、信号線、定電流源６によりソースフォロワ回路を構成している。この例では、リセットＭＯＳトランジスタのドレイン電圧により選択動作を行なっているが、選択用ＭＯＳトランジスタを設けて、これにより選択を行なってもよい。
【００２４】
以下、本発明の実施の形態について実施例を挙げ、図面を用いて詳細に説明する。本発明は各実施例に限定されるものではなく、発明の主旨を超えない範囲で、組み合わせ、変更可能である。また各実施例においては特定のＭＯＳトランジスタのみを例にあげて説明するが、各領域に配される全てのＭＯＳトランジスタに各実施例の構造を適用することも可能である。また上記説明ではドレインを例に挙げて説明したが、ソースもこのような構成になっていてもよい。
【００２５】
（第１の実施形態）
図１は本発明による第１の実施形態による光電変換装置の断面構造を、光電変換部および周辺回路領域について示したものである。１０１は光電変換部、１０２は周辺回路領域を示す。１０３は第１導電型の半導体領域である。１０４は第２導電型の半導体領域（ウェル）である。１０３と１０４によりＰＮ接合を構成し光電変換素子として機能するフォトダイオードを構成している。１０３は信号電荷と同導電型であり、信号電荷が電子の場合にはＮ型の半導体領域となる。１０５は第２導電型の半導体領域であり、暗電流低減のために設けられている。またフォトダイオードの受光面には光学的な反射防止膜１０６が配されている。これは、フォトダイオード表面の界面反射を低減させる働きをする。反射防止膜１０６はＳｉＮおよびＳｉＯを含む積層構造で形成することが可能である。この反射防止膜は後述するコンタクトホール底部を除いて光電変換領域を覆って配されている。ここで反射防止膜は光電変換領域全体を覆っていることが望ましい。
【００２６】
１０７は転送ＭＯＳトランジスタのゲートであり、半導体領域１０３の電荷を転送する。１０８は第１導電型の半導体領域であり、転送ＭＯＳトランジスタにより電荷が転送される領域である。後述するように、転送された電荷に基づいて変化する電圧を読み出すため電圧変換部とよぶこともできる。また転送ＭＯＳトランジスタにより電荷が転送される際に電気的に浮遊状態となっているため、フローティングディフュージョン（以下ＦＤ）とよぶこともできる。電圧信号は、光電変換領域１０１に配された増幅ＭＯＳトランジスタ１０９によって信号線に読み出される。その後、周辺回路領域１０２に配されたＭＯＳトランジスタ１１０によって構成される読み出し回路によって光電変換装置外に読み出される。
【００２７】
本実施形態では、光電変換領域に配されたＭＯＳトランジスタのドレインと周辺回路領域に配されたＭＯＳトランジスタのドレインが異なる構造となっている。ＦＤ１０８とＭＯＳトランジスタ１０９のソース、ドレインと、ＭＯＳトランジスタ１１０のソース、ドレイン領域は異なる構造になっている。すなわち、ＦＤ１０８とＭＯＳトランジスタ１０９のソース、ドレイン領域には、不純物濃度の高い第１導電型の半導体領域１１１は配されない。そして不純物濃度の低い第１導電型の半導体領域１１４、コンタクトホール１１５下に形成された不純物濃度の高い第１導電型の半導体領域１１６により構成されている。
【００２８】
ここでサイドスペーサ１１３は反射防止膜１０６と同一の層構成にすることもできる。不純物濃度の低い第１導電型の半導体領域１１４はゲート電極１１２に対してセルフアラインで形成することができ、サイドスペーサ１１３下にも形成されている。そして、不純物濃度の高い第１導電型の半導体領域１１１はサイドスペーサ１１３に対してセルフアラインで形成することができ、サイドスペーサ１１３下および反射防止膜１０６下には形成されない。
【００２９】
このような構成によれば、反射防止膜１０６のエッチングを光電変換領域内で行わないため、光電変換素子に対するエッチングダメージを低減することができる。また、反射防止膜１０６形成後はコンタクトホール以外に半導体表面を露出する工程が無く、金属元素などによる汚染を防止できる。結果として暗時の点欠陥の発生率を下げることができる。一般にＬＤＤ構造をもつＭＯＳトランジスタは、低濃度の電界緩和領域（不純物濃度の低い第１導電型の半導体領域１１４）において電界緩和をすることができ、より低濃度、もしくはより幅広く低濃度領域を設計することで電界緩和効果を高めることができる。これにより、ホットキャリア発生を抑制することができ、信頼性および耐圧を向上させることができる。しかしながら電界緩和領域の濃度が低すぎる場合や幅が広すぎる場合には、トランジスタの寄生抵抗（直列抵抗）が増化し、駆動力や静特性を大きく損なう結果となる。故に特に駆動力や回路特性が重要となる周辺回路領域では電界緩和領域は比較的狭く形成するのが望ましい。
【００３０】
本実施形態の構成によれば、この両者を満足することができる。本実施形態の光電変換領域のＭＯＳトランジスタでは実効的に電界緩和の効果をもつ部分はゲート１０７、１１２端からコンタクトホール１１５下に形成された不純物濃度の低い第１導電型の半導体領域１１６にかけての部分である。これによって大きな電界緩和効果を得ることができる。なお、不純物濃度の高い第１導電型の半導体領域１１６は、コンタクトホール１１５形成後にホールを通してイオン注入することでコンタクトホールにセルフアラインで形成することができる。このため、トランジスタのサイズを小さく設計することが可能となる。不純物濃度の高い第１導電型の半導体領域１１６は良好な電気的接続を得るためには設けた方がよい。
【００３１】
上述の効果に加えて、本実施形態においては、ＦＤ１０８のリークに由来する画素欠陥、ランダムノイズを低減する効果がある。図４のとおり、ＦＤ１０８は低濃度の電界緩和領域（不純物濃度の低い第１導電型の半導体領域１１４）で構成されておりゲート端部以外での電界緩和効果も大きい。すなわちウェル１０４との間に形成される接合部および分離部下のチャネルストップ領域（図示せず）等との間に形成される接合における電界を緩和することができる。この結果、ＦＤ１０８のリークを減らすことができるため、読み出し時のランダムノイズを低減することができる。また、ＦＤ１０８のリーク電流が突発的に大きな画素の発生する確率はＦＤ１０８の電界と相関があることが経験的に解っており、点欠陥も抑制することが可能である。
【００３２】
次に、周辺回路領域のＭＯＳトランジスタの構成に関して述べる。ＭＯＳトランジスタ１１０のサイドスペーサ１１３と、不純物濃度の低い第１導電型の半導体領域１１４との間にシリコン酸化膜１１８が配されている。そして、光電変換領域においても反射防止膜と半導体基板（ＦＤ１０８）の間にシリコン酸化膜１１９が配されている。シリコン酸化膜１１８はシリコン酸化膜１１９よりも膜厚が厚い。図４のｈ１がシリコン酸化膜１１９の膜厚であり、ｈ２がシリコン酸化膜１１８の膜厚となる。したがってｈ２のほうがｈ１よりも大きいということになる。これにより、シリコン窒化膜／シリコン酸化膜界面もしくはシリコン窒化膜のトラップ準位にホットキャリアがトラップされ難い構造となる。これはホットキャリアがシリコン酸化膜をトンネルする確率を下げることができるためである。したがって、周辺回路領域に配されたＭＯＳトランジスタのホットキャリアによる影響を低減することができる。この結果、ホットキャリア発生による信頼性を向上させることができる。
【００３３】
また、図４のようにＭＯＳトランジスタのゲート１１２の上部（上面）に、シリコン酸化膜１１７を配してもよい。これは例えば熱酸化により形成することができる。シリコン酸化膜１１７は、不純物濃度の高い第１導電型の半導体領域１１１の形成時にゲート電極を突き抜けてイオン注入されるのを低減することが可能となる。これにより、ＭＯＳトランジスタ特性の変動、ばらつき増大を防止することができる。
【００３４】
なお、上記実施形態においては光電変換部のＭＯＳトランジスタと同じ導電タイプの周辺回路領域ＭＯＳトランジスタについて述べたが、周辺回路領域はＣＭＯＳ構成とすることが可能である。そして、光電変換領域のＭＯＳトランジスタと反対の導電タイプのＭＯＳトランジスタについてもサイドスペーサ構造をとることが可能である。ホットキャリアの発生しやすいｎＭＯＳトランジスタに対して特に効果が大きい。したがって、光電変換領域のｎＭＯＳトランジスタであり、周辺回路領域のｎＭＯＳトランジスタと光電変換領域のｎＭＯＳトランジスタの関係が上記構成となっている場合に特に大きな効果を得ることができる。
【００３５】
一方、光電変換領域に配されたＭＯＳトランジスタがｐＭＯＳトランジスタであった場合、ホットキャリアの問題の重要性は低くなるが、微細画素の加工しやすさという効果は得られる。また、本実施形態においては１０６は反射防止膜として機能するが、１０６を酸化膜単層のように反射防止条件では無いセンサにおいても電界緩和、点欠陥の低減などの効果を得ることができる。
【００３６】
（第２の実施形態）
本実施例においては、光電変換装置の製造方法に関して説明する。図５（ａ）〜（ｅ）に製造方法のフローを示す。
【００３７】
まず、図５（ａ）に示すように、シリコンなどの半導体基板３８に第１導電型（Ｎ型）のウェル（不図示）と第２導電型（Ｐ型）のウェル３９を形成し、ＳＴＩ、選択酸化法などにより素子分離領域４１を形成する。尚、説明のため図５（ａ）〜図５（ｅ）では光電変換領域１０１と周辺回路領域１０２を、隣接させて描いている。
【００３８】
続いて、図５（ｂ）に示すように、各ＭＯＳトランジスタのゲート電極３１、３２、４２をポリシリコンにより形成した後、ｎ型不純物を導入して光電変換素子を構成するフォトダイオードの半導体領域３３を形成する。次に、ｐ型不純物を導入してフォトダイオードを埋め込み構造とするための表面ｐ型領域３５を形成する。
【００３９】
次に、ゲート電極をマスクにしたイオン注入によりｎ型不純物を導入し、ゲート電極側面に自己整合した低不純物濃度のソース、ドレインの一部を構成する半導体領域３、３４、４４を形成する。
【００４０】
そして、素子分離領域、ゲート電極を除く半導体基板表面に、薄いシリコン酸化膜３０ｂを形成する。薄いシリコン酸化膜３０ｂは、ポリシリコンゲート電極を形成する異方性ドライエッチにおいて半導体基板表面のゲート酸化膜を残存させてもよい。もしくは、後述するシリコン窒化膜３６を堆積する前に熱酸化して形成してもよい。または、堆積により形成してもよい。
【００４１】
そして、図５（ｃ）に示すように、シリコン窒化膜３６を形成し、その上にシリコン酸化膜３７を形成する。このシリコン窒化膜、シリコン酸化膜から構成される絶縁膜３６、３７は光電変換領域１０１、周辺回路領域１０２を覆って形成される。これにより光電変換領域を保護することが可能となる。またこの積層構造は光電変換素子の受光表面における反射防止膜として機能する。
【００４２】
次に光電変換領域上にレジスト５０を形成し、周辺回路領域１０２のシリコン窒化膜３６、およびシリコン酸化膜３７をエッチバックする。こうして、図５（ｄ）に示すように、周辺回路領域１０２のゲート電極４２の側壁にシリコン窒化膜３６ｂ、およびシリコン酸化膜３７ｂからなるサイドスペーサを形成する。そして熱処理を行いゲート電極４２上にシリコン酸化膜１１７を形成する。更に、この熱処理によりシリコン酸化膜３０ｃに対して追酸化を行い、シリコン酸化膜の膜厚を厚くする。これにより、光電変換領域に配されるシリコン酸化膜３０ｃよりも膜厚を厚くする。
【００４３】
そして、周辺回路領域１０２のゲート電極とサイドスペーサをイオン注入用のマスクにしてｎ型不純物を導入する。これによりサイドスペーサ側面に自己整合したソース、ドレインを構成する高不純物濃度の半導体領域４３を形成する。この時、シリコン酸化膜１１７がゲート電極４２を突き抜けてチャネル部に注入される不純物イオンの量を低減することが可能となる。こうして、図５（ｄ）に示したような構造が得られる。
【００４４】
つぎに、図５（ｅ）に示すように、層間絶縁膜として機能するＢＰＳＧなどの絶縁膜４０を光電変換領域、周辺回路領域全体を覆うように成膜する。つぎに、光電変換領域のシリコン窒化膜３６ａをエッチングストッパに用いてコンタクトホール４２ａ、４２ｂを異方性ドライエッチングにより開口する。そして、光電変換領域１０１のコンタクト底部の接触する部分が半導体基板上に自己整合したコンタクトホールを形成する。そして、コンタクトホール４２ａ、４２ｂの中に導電体を充填して電極を形成する。こうして、図５（ｅ）に示す構造が得られる。
【００４５】
シリコン酸化膜を形成した後のいずれかの工程において、３５０℃以上の熱処理が施されることが望ましい。
【００４６】
図５（ｅ）に示したように、反射防止膜と光電変換素子の受光面との間に配されたシリコン酸化膜の膜厚ｈ１と、周辺回路領域のＭＯＳトランジスタに配されたサイドスペーサとドレインとの間に配されたシリコン酸化膜の膜厚ｈ２を比較するとｈ２のほうが厚い。これにより、周辺回路領域のＭＯＳトランジスタの動作の高速化及びホットキャリアによる影響を低減することが可能となる。
【００４７】
以上の説明はｎＭＯＳトランジスタを用いた例について説明したが、ＣＭＯＳプロセスで光電変換装置を作製する場合には、導電型を変えれば同じようにｐＭＯＳトランジスタを作ることができる。
【００４８】
以上、本実施例において、光電変換領域に配されたＭＯＳトランジスタのソース、ドレインは低不純物濃度の半導体領域からなるシングルドレイン構造である。そして、周辺回路領域に配されたＭＯＳトランジスタはＬＤＤ構造を有する。光電変換領域に配されたＭＯＳトランジスタの低不純物濃度領域は、周辺回路領域に配されたＭＯＳトランジスタのＬＤＤ構造の低不純物濃度領域と同一の工程で形成されうる。
【００４９】
このようなプロセスで形成した光電変換装置は、光電変換領域のＭＯＳトランジスタのホットキャリアによる特性劣化の抑制と、周辺回路領域のＭＯＳトランジスタの高駆動能力実現及びホットキャリアによる特性劣化の抑制を両立することができる。
【００５０】
また、光電変換部のコンタクトホールは反射防止膜をエッチングストッパに用いた場合には、自己整合的に半導体基板表面のみに接触するため、ＭＯＳトランジスタのソース・ドレインとウェル間のリーク電流を抑制できる。
【００５１】
また絶縁膜を、光電変換領域においては反射防止膜およびコンタクトのエッチングストッパとして用い、周辺回路部においてはＭＯＳトランジスタのサイドスペーサとして用いれば、製造コストを低く抑えることができる。
【００５２】
また、絶縁膜を水素分子を多量に含むシリコン窒化膜で形成した場合には、トランジスタの界面あるいはフォトダイオード上のシリコン／シリコン酸化膜界面のトラップをより効果的に低減することができる。
【００５３】
（撮像システムの例）
図６は、上述した光電変換装置をカメラに応用する場合の回路ブロックの例を示したものである。撮影レンズ１００２の手前にはシャッター１００１があり、露出を制御する。絞り１００３により必要に応じ光量を制御し、光電変換装置１００４に結像させる。光電変換装置１００４から出力された信号は信号処理回路１００５で処理され、Ａ／Ｄ変換器１００６によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号はさらに信号処理部１００７で演算処理される。処理されたディジタル信号はメモリ１０１０に蓄えられたり、外部Ｉ／Ｆ１０１３を通して外部の機器に送られる。光電変換装置１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６、信号処理部１００７はタイミング発生部１００８により制御される他、システム全体は全体制御部・演算部１００９で制御される。記録媒体１０１２に画像を記録するために、出力ディジタル信号は全体制御部・演算部で制御される記録媒体制御Ｉ／Ｆ部１０１１を通して、記録される。
【符号の説明】
【００５４】
１  光電変換素子
１０１  光電変換領域
１０２  周辺回路領域
２、４、５、１０９  光電変換領域に配されるＭＯＳトランジスタ
１１０  周辺回路領域に配されるＭＯＳトランジスタ
１０６、１０７  反射防止膜
【図１】
2012146989.tif 000003
【図２】
2012146989.tif 000004
【図３】
2012146989.tif 000005
【図４】
2012146989.tif 000006
【図５】
2012146989.tif 000007
【図６】
2012146989.tif 000008