(57)【要約】【課題】データ保持特性を向上させた不揮発性半導体記憶装置を提供する。【解決手段】不揮発性半導体記憶装置は、第１配線と第２配線との間に配置され、抵抗を変化させる可変抵抗素子を有するメモリセルを備える。メモリセルは、可変抵抗層、第１電極層、第２電極層、及び第１バリアハイト制御層を備える。可変抵抗層は、可変抵抗素子として機能する。可変抵抗層は、炭素（Ｃ）、珪素（Ｓｉ）、及び水素（Ｈ）を含み、又は炭素（Ｃ）、珪素（Ｓｉ）、及び水素（Ｈ）を含み且つ窒素（Ｎ）及び酸素（Ｏ）の少なくともいずれか一方を含む。第１電極層は、可変抵抗素子の一方の面側に設けられている。第２電極層は、可変抵抗素子の他方の面側に設けられている。第１バリアハイト制御層は、絶縁物からなり且つ可変抵抗層の一方の面と第１電極層との間に構成されている。【選択図】図５
2012160640.tif 000002
【特許請求の範囲】
【請求項１】
第１配線と第２配線との間に配置され、抵抗を変化させる可変抵抗素子を有するメモリセルを備えた不揮発性半導体記憶装置において、
前記メモリセルは、
前記可変抵抗素子として機能し、炭素（Ｃ）、珪素（Ｓｉ）、及び水素（Ｈ）を含み、又は炭素（Ｃ）、珪素（Ｓｉ）、及び水素（Ｈ）を含み且つ窒素（Ｎ）及び酸素（Ｏ）の少なくともいずれか一方を含んだ可変抵抗層と、
前記可変抵抗素子の一方の面側に設けられた第１電極層と、
前記可変抵抗素子の他方の面側に設けられた第２電極層と、
絶縁物からなり且つ前記可変抵抗層の一方の面と前記第１電極層との間に設けられた第１バリアハイト制御層とを備える
ことを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記第１バリアハイト制御層は、酸化物、窒化物、及び酸化物と窒化物との混合物のいずれかにて構成されている
ことを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項３】
前記メモリセルは、絶縁物からなり且つ前記可変抵抗層の他方の面と前記第２電極層との間に設けられた第２バリアハイト制御層を更に備える
ことを特徴とする請求項１又は請求項２記載の不揮発性半導体記憶装置。
【請求項４】
前記第１バリアハイト制御層は、珪素（Ｓｉ）及びアルミニウム（Ａｌ）の少なくともいずれか一方を含む
ことを特徴とする請求項１乃至請求項３のいずれか１項に記載の不揮発性半導体記憶装置。
【請求項５】
前記可変抵抗層は、ＳｉＸ（ＣＡＮＢＯＣ）ＹＨＺであり、
５≦Ｘ≦４０、２０≦Ｙ≦６０、５≦Ｚ≦６５、５０≦Ａ≦１００、０≦Ｂ≦２０、０≦Ｃ≦４である
ことを特徴とする請求項１乃至請求項４のいずれか１項記載の不揮発性半導体記憶装置。
【請求項６】
前記可変抵抗層は、３ｎｍ以上７０ｎｍ以下の膜厚を有する
ことを特徴とする請求項１乃至請求項５のいずれか１項記載の不揮発性半導体記憶装置。
【請求項７】
前記第１バリアハイト制御層は、０．５ｎｍ以上２ｎｍ以下の膜厚を有する
ことを特徴とする請求項１乃至請求項６のいずれか１項記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に記載の実施形態は、可変抵抗素子を有する不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
近年、小型で且つ記憶容量の大きい情報記録再生装置（記憶装置）の需要が急速に拡大してきている。その中でも、ＮＡＮＤ型フラッシュメモリ及び小型ＨＤＤ（hard disk drive）は、急速な記録密度の増加を遂げ、大きな市場を形成するに至っている。このような状況の下、記録密度を大幅に増加させることを目指した新しい記憶装置のアイデアが幾つか提案されている。その中でも、低抵抗状態と高抵抗状態とを切り替えることができる抵抗変化素子を有する不揮発性半導体記憶装置（ＲｅＲＡＭ：抵抗変化型メモリ）が注目されている。
【０００３】
この不揮発性半導体記憶装置（抵抗変化型メモリ）は、抵抗変化素子に電圧を印加するなどして低抵抗状態と高抵抗状態とを繰り返し変化させることができるので、この２つの状態を２値データ（"０"及び"１"）に対応させてデータを記憶することができる。また、多値記録が可能となるので、記録密度をさらに増加させることが期待されている。
【０００４】
このような不揮発性半導体記憶装置（抵抗変化型メモリ）は、一般的に可変抵抗層を金属で挟んだ構造をしている。そして、書き込みもしくは消去時に印加した電圧により、可変抵抗層の抵抗状態が変化すると同時に、可変抵抗層中に電荷が捕獲（トラップ）される。この影響で誤読み出し、もしくは読み出し時にその電荷が移動（デトラップ）することで、可変抵抗層の抵抗が変化をしてしまうおそれがある。さらには、トラップされた電荷が可変抵抗層からの抜ける（リーク）、或いは、トラップされた電荷がエネルギー準位間で移動（デトラップ）することにより、電圧が印加されなくても可変抵抗層の抵抗は変化してしまうおそれがある。すなわち、データ保持特性の劣化が生じる。そのため、可変抵抗層中に捕獲された電荷は、書き込みもしくは消去時毎に安定的に可変抵抗層中に留まる必要があり、そのための構造が要求されている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】R. Soni, et al.,“Probing Cu doped Ge0.3Se0.7 based resistance switching memory devices with random telegraph noise” 107, 024517 (2010)
【特許文献】
【０００６】
【特許文献１】特開２００６−３２４４４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
この発明は、データ保持特性を向上させた不揮発性半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
以下に説明する実施形態の不揮発性半導体記憶装置は、第１配線と第２配線との間に配置され、抵抗を変化させる可変抵抗素子を有するメモリセルを備える。メモリセルは、可変抵抗層、第１電極層、第２電極層、及び第１バリアハイト制御層を備える。可変抵抗層は、可変抵抗素子として機能する。可変抵抗層は、炭素（Ｃ）、珪素（Ｓｉ）、及び水素（Ｈ）を含み、又は炭素（Ｃ）、珪素（Ｓｉ）、及び水素（Ｈ）を含み且つ窒素（Ｎ）及び酸素（Ｏ）の少なくともいずれか一方を含む。第１電極層は、可変抵抗素子の一方の面側に設けられている。第２電極層は、可変抵抗素子の他方の面側に設けられている。第１バリアハイト制御層は、絶縁物からなり且つ可変抵抗層の一方の面と第１電極層との間に構成されている。
【図面の簡単な説明】
【０００９】
【図１】本実施形態に係る抵抗変化素子を有する不揮発性半導体記憶装置を例示するための模式回路図である。
【図２】メモリセルアレイ１０の積層構造１０Ａを示す斜視図である。
【図３】メモリセルアレイ１０の積層構造１０Ｂを示す斜視図である。
【図４】メモリセルアレイ１０の積層構造１０Ｃを示す斜視図である。
【図５】メモリ層６０の構成を示す断面図である。
【図６】本実施形態と比較例のエネルギー準位を示す図である。
【図７】サンプル（評価装置）１００を示す断面図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ、本発明の実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。また、図中の矢印Ｘ、矢印Ｙ、矢印Ｚは互いに直交する方向を表している。
【００１１】
［概略構成］
先ず、図１を参照して、実施形態に係る不揮発性半導体記憶装置の概略について説明する。図１は、実施形態に係る不揮発性半導体記憶装置の概略図である。
【００１２】
図１に示すように、不揮発性半導体記憶装置は、メモリセルアレイ１０、ワード線選択回路２０ａ、ワード線駆動回路２０ｂ、ビット線選択回路３０ａ、及びビット線駆動回路３０ｂを有する。
【００１３】
メモリセルアレイ１０は、互いに交差するワード線ＷＬ（ＷＬ１、ＷＬ２）及びビット線ＢＬ（ＢＬ１、ＢＬ２）、並びにワード線ＷＬとビット線ＢＬとの交差部に配置されたメモリセルＭＣ（ＭＣ＜１，１＞〜ＭＣ＜２，２＞）を有する。
【００１４】
ワード線ＷＬは、Ｙ方向に所定ピッチをもって配列され、Ｘ方向に延びるように形成されている。ビット線ＢＬは、Ｘ方向に所定ピッチをもって配列され、Ｙ方向に延びるように形成されている。メモリセルＭＣ（ＭＣ＜１，１＞〜ＭＣ＜２，２＞）は、Ｘ方向及びＹ方向に形成される面上にマトリクス状に配置されている。
【００１５】
メモリセルＭＣは、直列接続されたダイオードＤＩと可変抵抗素子ＶＲを有する。ダイオードＤＩは、記憶（書き込み）／再生（読み出し）時における回り込み電流（Sneak Current）を防止するために配置されている。可変抵抗素子ＶＲは、電圧の印加または電流の供給により低抵抗状態と高抵抗状態とを繰り返し変化させることができる。この２つの状態における抵抗値に基づいて、メモリセルＭＣはデータを不揮発的に記憶する。ダイオードＤＩのアノードは、ワード線ＷＬに接続され、ダイオードＤＩのカソードは、可変抵抗素子ＶＲの一端に接続されている。可変抵抗素子ＶＲの他端は、ビット線ＢＬに接続されている。
【００１６】
ワード線選択回路２０ａは、複数の選択トランジスタＴｒａ（Ｔｒａ１、Ｔｒａ２）を有する。選択トランジスタＴｒａの一端は、ワード線ＷＬの一端に接続され、選択トランジスタＴｒａの他端は、ワード線駆動回路２０ｂに接続されている。選択トランジスタＴｒａのゲートには、信号Ｓａ（Ｓａ１、Ｓａ２）が供給される。信号Ｓａの制御により、ワード線選択回路２０ａは、ワード線ＷＬを選択的にワード線駆動回路２０ｂに接続する。
【００１７】
ワード線駆動回路２０ｂは、メモリセルＭＣに記憶されているデータの消去、メモリセルＭＣへのデータの書き込み、及びメモリセルＭＣからのデータの読み出しに必要な電圧をワード線ＷＬへ印加する。また、ワード線駆動回路２０ｂは、データの消去、データの書き込み、データの読み出しに必要な電流をワード線ＷＬへ供給する。
【００１８】
ビット線選択回路３０ａは、複数の選択トランジスタＴｒｂ（Ｔｒｂ１、Ｔｒｂ２）を有する。選択トランジスタＴｒｂの一端は、ビット線ＢＬの一端に接続され、選択トランジスタＴｒｂの他端は、ビット線駆動回路３０ｂに接続されている。選択トランジスタＴｒｂのゲートには、信号Ｓｂ（Ｓｂ１、Ｓｂ２）が供給される。信号Ｓｂの制御により、ビット線選択回路３０ａは、ビット線ＢＬを選択的にビット線駆動回路３０ｂに接続する。
【００１９】
ビット線駆動回路３０ｂは、メモリセルＭＣに記憶されているデータの消去、メモリセルＭＣへのデータの書き込み、及びメモリセルＭＣからのデータの読み出しに必要な電圧をビット線ＢＬへ印加する。ビット線駆動回路３０ｂは、データの消去、データの書き込み、データの読み出しに必要な電流をビット線ＢＬへ供給する。また、ビット線駆動回路３０ｂは、ビット線ＢＬを介して読み出されたデータを外部に出力する。
【００２０】
［積層構造］
次に、図２〜図４を参照して、メモリセルアレイ１０の積層構造について説明する。図２〜図４は、メモリセルアレイ１０の積層構造を示す概略斜視図である。
【００２１】
メモリセルアレイ１０は、図２に示す積層構造１０Ａにて構成されている。積層構造１０Ａは、基板４０の面上に下層から上層へとＺ方向に積層された第１導電層５０、メモリ層６０、及び第２導電層７０を有する。ここで、第１導電層５０は、前述したワード線ＷＬとして機能する。メモリ層６０は、前述したメモリセルＭＣとして機能する。第２導電層７０は、前述したビット線ＢＬとして機能する。すなわち、積層構造１０Ａ（メモリセルアレイ１０）は、第１導電層５０（ワード線ＷＬ）と第２導電層７０（ビット線ＢＬ）との交差部にメモリ層６０（メモリセルＭＣ）を配置した、所謂、クロスポイント型の構成を有している。
【００２２】
第１導電層５０は、Ｙ方向に所定ピッチをもって、Ｘ方向に延びるストライプ状に形成されている。第１導電層５０は、導電性材料（例えば、金属など）から形成されている。第１導電層５０は、耐熱性が高く、且つ抵抗値の低い材料から形成されることが望ましい。例えば、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、及びこれらの窒化物、もしくはこれらを積層したものなどを例示することができる。
【００２３】
メモリ層６０は、第１導電層５０上に設けられ、Ｘ方向及びＹ方向においてマトリクス状に配置されている。
【００２４】
第２導電層７０は、Ｘ方向に所定ピッチをもって、Ｙ方向に延びるストライプ状に形成されている。第２導電層７０は、メモリ層６０の上面と接するように形成されている。第２導電層７０は、耐熱性が高く、且つ抵抗値の低い材料から形成されることが望ましい。例えば、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、及びこれらの窒化物、もしくはこれらを積層したものなどを例示することができる。なお、第１導電層５０と第２導電層７０とを同じ材料から形成することもできるし、異なる材料から形成することもできる。
【００２５】
図２に例示をした積層構造１０Ａは、第１導電層５０、メモリ層６０、第２導電層７０を一層ずつ有するものである。しかしながら、メモリセルアレイ１０は、積層構造１０Ａに限定されない。
【００２６】
例えば、メモリセルアレイ１０は、図３に示す積層構造１０Ｂにて構成されていてもよい。積層構造１０Ｂは、積層構造１０Ａの構成に加えて、さらに上層（Ｚ方向）に絶縁層（図示略）を介して積層された第１導電層５０、メモリ層６０、及び第２導電層７０を有する。
【００２７】
また、メモリセルアレイ１０は、図４に示す積層構造１０Ｃにて構成されていてもよい。積層構造１０Ｃは、積層構造１０Ａの第２導電層７０の上層（Ｚ方向）に形成されたメモリ層６０、及びこのメモリ層６０の上層（Ｚ方向）に形成された第１導電層５０を有する。すなわち、積層構造１０Ｃにおいて、上下のメモリ層６０は、その間の第２導電層７０を共有する。
【００２８】
次に、メモリ層６０の構成を説明する。図５は、メモリ層６０の構成を示す断面図である。なお、図５は、一例として、図２に例示をした積層構造１０Ａの断面図である。
【００２９】
図５に示すように、メモリ層６０は、下層から上層へとＺ方向に積層された、ダイオード層６１、電極層６２、バリアハイト制御層６３、可変抵抗層６４、バリアハイト制御層６５、電極層６６を有する。なお、メモリ層６０は、バリアハイト制御層６３、６５のいずれか一方だけを含むものであってもよい。
【００３０】
ダイオード層６１は、第１導電層５０の上層（Ｚ方向）に形成されている。ダイオード層６１は、前述したダイオードＤＩとして機能する。ダイオード層６１は、例えば、ＭＩＭ（Metal-Insulator-Metal）構造、ＰＩＮ構造（P+poly-Silicon - Intrinsic - N+poly-Silicon）を有するものとすることができる。
【００３１】
電極層６２は、ダイオード層６１の上層（Ｚ方向）に形成されている。電極層６２は、以下に示す「元素群ｇ１」から選択される少なくとも１種類以上の金属、もしくは、「化合物ｇ１」のような「元素群ｇ１」の窒化物、炭化物の何れかから形成してもよい。或いは、電極層６２は、これらの混合体から形成してもよい。
【００３２】
元素群ｇ１：タングステン（Ｗ）、タンタル（Ｔａ）、シリコン（Ｓｉ）、イリジウム（Ｉｒ）、ルビジウム（Ｒｕ）、金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、チタン（Ｔｉ）
【００３３】
化合物群ｇ１：Ｔｉ−Ｎ、Ｔｉ−Ｓｉ−Ｎ、Ｔａ−Ｎ、Ｔａ−Ｓｉ−Ｎ、Ｔｉ−Ｃ、Ｔａ−Ｃ、Ｗ−Ｎ
【００３４】
バリアハイト制御層６３は、電極層６２の上層（Ｚ方向）に形成されている。バリアハイト制御層６３は、可変抵抗層６４と電極層６２との間に設けられ、それらの間にショットキー接合が形成される事を防ぐ。バリアハイト制御層６３は、電圧印加により抵抗変化を起こさないような絶縁膜、例えば、珪素（Ｓｉ）、アルミニウム（Ａｌ）の少なくとも一方を含む酸化物、窒化物、酸化物と窒化物との混合物のいずれかにて構成されている。
【００３５】
バリアハイト制御層６３は、ＳｉＯＸ、ＳｉＸＮＹ、ＡｌＸＯＹ、ＡｌＸＮＹのいずれかにより構成してもよい。バリアハイト制御層６３をＳｉＯＸとした場合、１．５≦Ｘ≦２が望ましい。Ｘが１．５以下であると、格子欠陥やダングリング・ボンド等の不完全な結合が増える。これにより、可変抵抗層６４をスイッチングさせる場合、バリアハイト制御層６３（ＳｉＯＸ）において電荷のトラップや原子移動が起こる。すなわち、可変抵抗層６４のスイッチング特性、データ保持特性等が悪化するだけでなく、その絶縁性も悪化するため、素子のリーク電流も大きくなり消費電力が増加してしまう。一方、Ｘが２の場合、ＳｉＯＸはＳｉＯ２となる。Ｘが２より大きい場合、ＳｉＯＸは一般的に均一な膜として形成され難い。
【００３６】
バリアハイト制御層６３をＳｉＸＮＹとした場合、１．１≦Ｙ／Ｘ≦１．３３が望ましい。Ｙ／Ｘが１．１以下であると、ＳｉＯＸの場合と同様に不完全な結合が増え、可変抵抗層６４のスイッチング時にバリアハイト制御層６３（ＳｉＸＮＹ）において電荷のトラップや原子移動が起こる。すなわち、可変抵抗層６４のスイッチング特性やデータ保持特性が悪化するだけでなく、その絶縁性も悪化する。Ｙ／Ｘが１．３３の場合、ＳｉＸＮＹは化学量論組成の一つであるＳｉ３Ｎ４となる。Ｙ／Ｘが１．３３より大きい場合、ＳｉＸＮＹは均一な膜として形成され難く、結合が不安定である。
【００３７】
バリアハイト制御層６３をＡｌＸＯＹとした場合、１．１≦Ｙ／Ｘ≦１．５が望ましい。これまでの議論と同様にＹ／Ｘが１．１以下であると、不完全な結合が増え、電荷のトラップや原子移動が起こる。すなわち、可変抵抗層６４のスイッチング特性やデータ保持特性等が悪化するだけでなく、その絶縁性も悪化する。Ｙ／Ｘが１．５の場合、ＡｌＸＯＹは化学量論組成の一つであるＡｌ２Ｏ３となる。Ｙ／Ｘが１．５より大きい場合、ＡｌＸＯＹは均一な膜として形成され難く、結合が不安定である。
【００３８】
バリアハイト制御層６３をＡｌＸＮＹとした場合、０．７≦Ｙ／Ｘ≦１．０が望ましい。これまでの議論と同様にＹ／Ｘが０．７以下であると、不完全な結合が増え、電荷のトラップや原子移動が起こる。すなわち、可変抵抗層６４のスイッチング特性やデータ保持特性等が悪化するだけでなく、その絶縁性も悪化する。Ｙ／Ｘが１．０の場合、ＡｌＸＮＹはＡｌＮとなる。Ｙ／Ｘが１．０より大きい場合、ＡｌＸＮＹは均一な膜として形成され難く、結合が不安定である。なお、バリアハイト制御層６３は、ＳｉＯＸ、ＳｉＸＮＹ、ＡｌＸＯＹ、ＡｌＸＮＹのいずれであっても、その成膜方法において使用されるガスにより、微量元素としてＯ(酸素)もしくはＮ(窒素)、もしくはＨ（水素）もしくはＣｌ(塩素)を少なからず含むものであってもよい。特に、Ｈ（水素）は条件にもよるが、微量ではなく３０at.%から５０at.%程度含まれる場合もある。
【００３９】
バリアハイト制御層６３の膜厚は、上記材料を用いて成膜されることを考慮すると、０．５ｎｍ以上が好ましい。すなわち、十から数十原子層の原子が積層されていないと均一な膜厚の膜が形成されず、その結果としてバリアハイト制御層６３として機能しない。バリアハイト制御層６３の機能については、以下に示す実施例のデータ保持特性を説明する部分にて述べる。一方、バリアハイト制御層６３の膜厚が２ｎｍ以上であると、フォーミング時またはセット時、印加電圧によりバリアハイト制御層６５が破壊される危険があり、フォーミング時またはセット時の電圧が高くなる。またはフォーミング時またはセット時、印加電圧により可変抵抗層６４が破壊される危険がある。よって、バリアハイト制御層６３の膜厚は、トンネル電流が流れる程度の膜厚である２ｎｍ以下が好ましい。
【００４０】
可変抵抗層６４は、電極層６２の上層（Ｚ方向）に形成されている。可変抵抗層６４は、前述した可変抵抗素子ＶＲとして機能する。可変抵抗層６４は、印加される電圧及び通電される電流の少なくともいずれかによって電気抵抗値を変化させる。可変抵抗層６４の膜厚は、３ｎｍ（ナノメートル）以上７０ｎｍ（ナノメートル）以下が好ましい。
【００４１】
バリアハイト制御層６５は、可変抵抗層６４の上層（Ｚ方向）に形成されている。バリアハイト制御層６５は、可変抵抗層６４と電極層６６との間に設けられ、それらの間にショットキー接合が形成される事を防ぐ。バリアハイト制御層６５は、電圧印加により抵抗変化を起こさないような絶縁膜、例えば、珪素（Ｓｉ）、アルミニウム（Ａｌ）の少なくとも一方を含む酸化物、窒化物、酸化物と窒化物との混合物のいずれかにて構成されている。
【００４２】
バリアハイト制御層６５は、ＳｉＯＸ、ＳｉＸＮＹ、ＡｌＸＯＹ、ＡｌＸＮＹのいずれかにより構成してもよい。バリアハイト制御層６５をＳｉＯＸとした場合、１．５≦Ｘ≦２が望ましい。Ｘが１．５以下であると、格子欠陥やダングリング・ボンド等の不完全な結合が増える。これにより、可変抵抗層６４をスイッチングさせる場合、バリアハイト制御層６５（ＳｉＯＸ）において電荷のトラップや原子移動が起こる。すなわち、可変抵抗層６４のスイッチング特性、データ保持特性等が悪化するだけでなく、その絶縁性も悪化するため、素子のリーク電流も大きくなり消費電力が増加してしまう。一方、Ｘが２の場合、ＳｉＯＸはＳｉＯ２となる。Ｘが２より大きい場合、ＳｉＯＸは一般的に均一な膜として形成され難い。
【００４３】
バリアハイト制御層６５をＳｉＸＮＹとした場合、１．１≦Ｙ／Ｘ≦１．３３が望ましい。Ｙ／Ｘが１．１以下であると、ＳｉＯＸの場合と同様に不完全な結合が増え、可変抵抗層６４のスイッチング時にバリアハイト制御層６５（ＳｉＸＮＹ）において電荷のトラップや原子移動が起こる。すなわち、可変抵抗層６４のスイッチング特性やデータ保持特性が悪化するだけでなく、その絶縁性も悪化する。Ｙ／Ｘが１．３３の場合、ＳｉＸＮＹは化学量論組成の一つであるＳｉ３Ｎ４となる。Ｙ／Ｘが１．３３より大きい場合、ＳｉＸＮＹは均一な膜として形成され難く、結合が不安定である。
【００４４】
バリアハイト制御層６５をＡｌＸＯＹとした場合、１．１≦Ｙ／Ｘ≦１．５が望ましい。これまでの議論と同様にＹ／Ｘが１．１以下であると、不完全な結合が増え、電荷のトラップや原子移動が起こる。すなわち、可変抵抗層６４のスイッチング特性やデータ保持特性等が悪化するだけでなく、その絶縁性も悪化する。Ｙ／Ｘが１．５の場合、ＡｌＸＯＹは化学量論組成の一つであるＡｌ２Ｏ３となる。Ｙ／Ｘが１．５より大きい場合、ＡｌＸＯＹは均一な膜として形成され難く、結合が不安定である。
【００４５】
バリアハイト制御層６５をＡｌＸＮＹとした場合、０．７≦Ｙ／Ｘ≦１．０が望ましい。これまでの議論と同様にＹ／Ｘが０．７以下であると、不完全な結合が増え、電荷のトラップや原子移動が起こる。すなわち、可変抵抗層６４のスイッチング特性やデータ保持特性等が悪化するだけでなく、その絶縁性も悪化する。Ｙ／Ｘが１．０の場合、ＡｌＸＮＹはＡｌＮとなる。Ｙ／Ｘが１．０より大きい場合、ＡｌＸＮＹは均一な膜として形成され難く、結合が不安定である。なお、バリアハイト制御層６５は、ＳｉＯＸ、ＳｉＸＮＹ、ＡｌＸＯＹ、ＡｌＸＮＹのいずれであっても、その成膜方法において使用されるガスにより、微量元素としてＯ(酸素)もしくはＮ(窒素)、もしくはＨ（水素）もしくはＣｌ(塩素)を少なからず含むものであってもよい。特に、Ｈ（水素）は条件にもよるが、微量ではなく３０at.%から５０at.%程度含まれる場合もある。
【００４６】
バリアハイト制御層６５の膜厚は、上記材料を用いて成膜されることを考慮すると、０．５ｎｍ以上が好ましい。すなわち、十から数十原子層の原子が積層されていないと均一な膜厚の膜が形成されず、その結果としてバリアハイト制御層６５として機能しない。バリアハイト制御層６５の機能については、以下に示す実施例のデータ保持特性を説明する部分にて述べる。一方、バリアハイト制御層６５の膜厚が２ｎｍ以上であると、フォーミング時またはセット時、印加電圧によりバリアハイト制御層６５が破壊される危険があり、フォーミング時またはセット時の電圧が高くなる。またはフォーミング時またはセット時、印加電圧により可変抵抗層６４が破壊される危険がある。よって、バリアハイト制御層６５の膜厚は、トンネル電流が流れる程度の膜厚である２ｎｍ以下が好ましい。
【００４７】
電極層６６は、バリアハイト制御層６５の上面と第２導電層７０の下面との間に形成されている。電極層６６は、電極層６２と同様の組成を有するものとすることができる。
【００４８】
絶縁層６７は、マトリクス状に配置された各メモリ層６０の間に形成されている。絶縁層６７は、いわゆる素子間絶縁層として機能する。絶縁層６７は、絶縁性材料から形成することができる。例えば、絶縁層６７は、ポリイミドやフタロシアニン系有機分子材料などから形成してもよい。
【００４９】
［可変抵抗層６４の組成］
次に、可変抵抗層６４の組成について説明する。可変抵抗層６４は、誤動作（誤スイッチ）の確率を低くするため、低抵抗状態と高抵抗状態との抵抗比が高い抵抗変化材料を用いている。可変抵抗層６４は、炭素（Ｃ）と珪素（Ｓｉ）を主成分とし、さらに、水素(Ｈ)を含む。或いは、可変抵抗層６４は、炭素（Ｃ）と珪素（Ｓｉ）、及び水素(Ｈ)を含み、且つ窒素(Ｎ)と酸素(Ｏ)の少なくとも一方を含む。
【００５０】
可変抵抗層６４は、Ｓｉ-Ｃ結合、Ｓｉ-(ＣＨＸ)結合（Ｘは整数）、及びＳｉ-Ｈ結合の少なくともいずれか１つを有することが好ましい。また、可変抵抗層６４は、これらに加えて、-ＣＨ２-結合、-Ｃ=Ｃ-結合、Ｓｉ-Ｎ結合、及びＳｉ-ＮＨＸ結合（Ｘは整数）、-ＮＨＸ結合（Ｘは整数）、及びＳｉ-Ｃ６ＨＸ結合（Ｘは整数）の少なくともいずれか１つを有するものであってもよい。ここで、Ｃ６ＨＸはベンゼンの置換基であるフェニル基である。
【００５１】
一例として、Ｓｉ-Ｃ結合の構造式を[化１]に示す。Ｓｉ-(ＣＨＸ)Ｘ結合の構造式を[化２]に示す。-ＣＨ２−結合の構造式を[化３]に示す。-Ｃ=Ｃ-結合の構造式を[化４]に示す。Ｓｉ-Ｎ結合の構造式を[化５]に示す。-ＮＨＸ結合の構造式を[化６]に示す。Ｓｉ-Ｃ６ＨＸ結合の構造式を[化７]に示す。
【化１】
2012160640.tif 000003
【化２】
2012160640.tif 000004
【化３】
2012160640.tif 000005
【化４】
2012160640.tif 000006
【化５】
2012160640.tif 000007
【化６】
2012160640.tif 000008
【化７】
2012160640.tif 000009
【００５２】
本実施形態において、可変抵抗層６４の組成式は、ＳｉＸ(ＣＡＮＢＯＣ)ＹＨＺと表すことができる。この場合、原子比Ｘ、Ｙ、Ｚ、Ａ、Ｂ、Ｃの範囲は、各々、５≦Ｘ≦４０、２０≦Ｙ≦６０、５≦Ｚ≦６５、５０≦Ａ≦１００、０≦Ｂ≦２０、０≦Ｃ≦４が望ましい。
【００５３】
例えば、炭素（Ｃ）の割合が全体の約６０％程度まで多くなると、熱による膜の収縮や吸湿性が大きくなるので、例えば電極材料等に対して、膜は、密着力が弱まり、引いては剥がれやすくなる。そのため、炭素（Ｃ）の割合が、全体の約６０％程度、或いはそれよりも多くなると可変抵抗層６４と電極（電極層６２、６４）との密着力が小さくなりすぎるおそれがある。
【００５４】
また、Ｓｉ-Ｎ結合、Ｓｉ-ＮＨＸ結合、及び-ＮＨＸ結合が存在すれば、可変抵抗層６４の耐熱性を向上させることができる。そのため、熱による膜収縮率を小さくすることができる。よって、Ｓｉ-Ｎ結合、Ｓｉ-ＮＨＸ結合、及び-ＮＨｘ結合の結合状態が存在するようにすれば、可変抵抗層６４においては、膜の収縮率を抑え、その耐熱性を高めることができる。
【００５５】
炭素（Ｃ）の割合が全体の約６０％より多くなるとセル電流が増加して消費電力が大きくなりすぎるおそれがある。また、珪素（Ｓｉ）の割合が全体の約５０％以上まで多くなると、セル電流が増加して消費電力が大きくなりすぎるおそれがある。
【００５６】
［可変抵抗層６４の抵抗変化の機構］
次に、可変抵抗層６４の抵抗変化の機構について説明する。可変抵抗層６４が電圧印加等により過熱されると、その可変抵抗層６４内の炭素原子（Ｃ）の結合状態は変化する。これにより、可変抵抗層６４はリセット状態（＝高抵抗状態）からセット状態（＝低抵抗状態）に遷移する。或いは、可変抵抗層６４はセット状態（＝低抵抗状態）からリセット状態（＝高抵抗状態）に遷移する。
【００５７】
例えば、可変抵抗層６４は、Ｃ＝Ｃ結合の割合の変化に応じて抵抗値を変化させる。すなわち、可変抵抗層６４は、ｓｐ２混成軌道の成分、若しくはパイ電子の成分の変化に応じて抵抗値を変化させる。また、可変抵抗層６４は、その内部におけるフィラメントの形成／破壊に応じて抵抗値を変化させる。
【００５８】
例えば、可変抵抗層６４は、リセット状態（＝高抵抗状態）において、以下の［化８］に示す構造を有するものとする。この［化８］の状態において水素結合が切れるとＣ＝Ｃ結合が増加し、可変抵抗層６４は以下の［化９］に示すセット状態（＝低抵抗状態）に遷移する。或いは、［化８］の状態において水素結合が切れると、可変抵抗層６４は、以下の［化１０］に示す状態となる。［化１０］の状態は、ダングリングボンドを有する不安定な状態である。よって、［化１０］の状態は、Ｃ＝Ｃ結合の割合を増やすように、またフィラメントを形成するようにも変化し易い。また、［化１０］に示す状態に変化することにより、可変抵抗層６４中に欠陥が生じ、その欠陥を介して原子が移動し易くなる。
【化８】
2012160640.tif 000010
【化９】
2012160640.tif 000011
【化１０】
2012160640.tif 000012
【００５９】
［バリアハイト制御層６３、６５の製造方法］
次に、実施形態に係るバリアハイト制御層６３、６５の形成方法について説明する。例えば、バリアハイト制御層６３、６５は、ＣＶＤ法（Chemical Vapor Deposition）（熱ＣＶＤ法、プラズマＣＶＤ法）、蒸着法、プラズマ酸化、窒化、スパッタリング法、ＡＬＤ(Atomic Layer Deposition)法を用いて形成される。
【００６０】
ＣＶＤ法には幾つかの方法があるが、例えば、プラズマＣＶＤ（ＰＥＣＶＤ）法を用いれば、ＳｉＯＸ膜は、シラン（ＳｉＨ４）系のガスに酸素(Ｏ２)を加え、５００℃以下の比較的低温において形成できるため好適である。また、プラズマＣＶＤ（ＰＥＣＶＤ）法を用いれば、ＳｉＸＮＹ膜は、例えば、シラン（ＳｉＨ４）系のガスにアンモニア(ＮＨ３)又は窒素ガス、酸素ガス(ＮＯＸ)を加え、７００℃程度において形成することができる。これらの場合、プラズマの周波数は、通常商用に用いられる周波数帯（１３．５６ＭＨｚ）としてもよいし、さらに低周波数の帯域としてもよい。
【００６１】
蒸着法を用いれば、バリアハイト制御層６３、６５は、液体状の原料を気化させ、これを凝縮させることで形成される。この様にすれば、液体の状態において成分を調整したり、気化後に他のガスと混合したりすることができるので、製造時において種々のバリエーションを採用することができる。そのため、膜の形成における自由度を高めることが可能となる。
【００６２】
ここで、電極層６２がＳｉの場合、電極層６２の最表面のみをプラズマ酸化、窒化することで、Ｓｉの酸化膜系のバリアハイト制御層６３を形成することができる。また、可変抵抗層６４は珪素（Ｓｉ)、炭素(Ｃ)、水素(Ｈ)を主成分とする膜であるため、バリアハイト制御層６３と同様に最表面のみをプラズマ酸化、窒化することでＳｉの酸化膜系のバリアハイト制御層６５を形成することができる。
【００６３】
スパッタ法は、ＳｉＯＸ、ＳｉＸＮＹ、ＡｌＸＯＹ、ＡｌＸＮＹ等からなるスパッタリング・ターゲットを不活性ガス（アルゴン（Ａｒ）等）によりスパッタする。または、スパッタ法は、珪素（Ｓｉ）やアルミニウム（Ａｌ）単体のスパッタリング・ターゲットをスパッタすると同時に、窒素(Ｎ)、酸素（Ｏ）を含むガスを反応ガス（例えば、Ｏ２、Ｎ２、ＮＨ３）として導入する。スパッタ法には幾つかの方法があるが、マグネトロン・スパッタ法が量産性に優れるため好適である。
【００６４】
ＡＬＤ法を用いれば、ＳｉＯＸ膜は、シラン（ＳｉＨ４）系のガスに酸素(Ｏ２)を加えることで形成される。ＡＬＤ法を用いれば、ＳｉＸＮＹ膜は、例えば、シラン（ＳｉＨ４）系のガスにアンモニア(ＮＨ３)又は窒素ガス、酸素ガス(ＮＯＸ)を加えることで形成される。ＡＬＤ法を用いれば、ＡｌＸＯＹ膜は、例えば、ＴＭＡ（Tri Methyl Aluminium）とＨ２Ｏを反応させることで形成される。ＡｌＸＮＹ膜は、例えば、アルミニウムを高温・高圧下で窒化することで形成される。
【００６５】
［バリアハイト制御層６３、６５の役割］
次に、実施形態のバリアハイト制御層６３、６５の役割について図６を参照して説明する。図６は、本実施形態と比較例のエネルギー準位を示す図である。図６に示すように、本実施形態はバリアハイト制御層６３、６５を有する一方、比較例はバリアハイト制御層６３、６５を有していない。すなわち、比較例において、可変抵抗層６４は、直接的に電極層６２、６６に接している（ショットキー接続されている）。これにより、比較例において、可変抵抗層６４のエネルギー準位は、その端部から中央部に向かって（電極層６２、６６との界面から離れるに従って）連続的に低くなる。したがって、セット動作実行後、可変抵抗層６４の端部（電極層６２、６６との界面）のエネルギー準位にトラップされた電子は、時間経過と共にエネルギー的に安定である低いエネルギー準位に遷移する。すなわち、可変抵抗層６４は、時間経過と共に低抵抗状態から高抵抗状態となる。
【００６６】
一方、実施形態は、可変抵抗層６４と電極層６２、６６との間にバリアハイト制御層６３、６５を設け、これにより、可変抵抗層６４と電極層６２、６６と間にショットキー接合が形成される事を防止している。このため、可変抵抗層６４のエネルギー準位を比較例に比べて平坦にすることができる。このように、バリアハイト制御層６３、６５を可変抵抗層６４と電極層６２、６６との間に介在させることにより、比較例に比べ可変抵抗層６４の抵抗値の経時変化を抑制することができる。
【００６７】
［サンプル１００（評価装置）の構成］
次に、図７を参照して、後述する実施例１〜２４に対する情報保持特性（データリテンション：Data Retention）の評価に用いたサンプル１００（評価装置）について説明する。図７に示すように、サンプル１００は、基板４０ａ、メモリ層６０ａ、導電層７０ａ、絶縁層６７ａ、測定パッド６９ａ、６９ｂを有する。
【００６８】
メモリ層６０ａは、基板４０ａ上に設けられている。メモリ層６０ａは、下層から上層へ積層された電極層６２ａ、バリアハイト制御層６３ａ、可変抵抗層６４ａ、バリアハイト制御層６５ａ、及び電極層６６ａを有する。また、メモリ層６０ａは、層６３ａ〜６５ａの側面を覆う絶縁層６７ａを有する。なお、バリアハイト制御層６３ａ、６５ａのいずれか一方は、省略可能である。
【００６９】
電極層６２ａは、基板４０ａ上に設けられている。バリアハイト制御層６３ａは、電極層６２ａと可変抵抗層６４ａの間に設けられている。可変抵抗層６４ａは、バリアハイト制御層６３ａ上に形成されている。バリアハイト制御層６５ａは、可変抵抗層６４ａと電極層６６ａの間に設けられている。
【００７０】
バリアハイト制御層６３ａ、可変抵抗層６４ａ、及びバリアハイト制御層６５ａは、各々、同一直径を持つ柱状に形成されている。バリアハイト制御層６３ａ、可変抵抗層６４ａ、及びバリアハイト制御層６５ａは、電極層６２ａの上面に積層されている。電極層６２ａ、電極層６６ａは、上記「元素群ｇ１」から選択される少なくとも１種類以上の金属、もしくは、例えば、「化合物ｇ１」のような「元素群ｇ１」の窒化物、炭化物の何れかから形成されている。或いは、電極層６２は、これらの混合体から形成されている。可変抵抗層６４ａの組成式は、ＳｉＸ(ＣＡＮＢＯＣ)ＹＨＺと表すことができる（５≦Ｘ≦４０、２０≦Ｙ≦６０、５≦Ｚ≦６５、５０≦Ａ≦１００、０≦Ｂ≦２０、０≦Ｃ≦４）。
【００７１】
導電層７０ａは、電極層６６ａの上面を覆うように設けられている。導電層７０ａは、金属などの導電体から構成されている。絶縁層６７ａは、二酸化珪素（ＳｉＯ２）などから形成されている。
【００７２】
測定パッド６９ａ、６９ｂは、各々、１００マイクロメートル（μｍ）程度の直径を有する。電極層６２ａと測定パッド６９ａとは配線６８ａを介して電気的に接続されている。電極層６６ａと測定パッド６９ｂとは配線６８ｂを介して電気的に接続されている。測定パッド６９ａ、６９ｂ、及び配線６８ａ、６８ｂは、アルミニウム（Ａｌ)、タングステン(Ｗ)等の導電体から形成されている。なお、測定パッド６９ａ、６９ｂには、必要に応じて保護抵抗などの付随する回路を適宜設けても良い。
【００７３】
［情報保持特性の評価手順］
次に、サンプル１００の情報保持特性の評価手順について説明する。評価はプローブ対を用いて行なった。プローブ対は、その先端が１０ナノメートル（ｎｍ）以下に先鋭化されたものである。
【００７４】
まず、プローブ対を測定パッド６９ａ、６９ｂに接触させて、メモリ層６０ａ（メモリセル）への書き込み／消去に用いられる１〜１５Ｖの電圧を印加した。具体的に、書き込み時、例えば、１０ｎｓｅｃ〜１００ｍｓｅｃ幅で、１〜１５Ｖの電圧パルスを印加した。消去時、例えば、１０ｎｓｅｃ〜１００ｍｓｅｃ幅で、０．２〜１５Ｖの電圧パルスを印加した。
【００７５】
なお、評価を行うサンプルの材料及び構造により、書き込み／消去の際のパルス幅の最適値は異なる。また、書き込み／消去の際のパルス幅は、スイッチング回数により若干異なるものとなる場合もある。そのため、評価にあたり前述した範囲の中で最適なパルス幅を選択するようにした。
【００７６】
次に、書き込み又は消去の後に、読み出しを行なうことによりスイッチング動作を確認した。読み出しは、プローブ対を介して、パルス幅が１０〜１０００ｎｓｅｃ、電圧が０．１〜０．５Ｖ程度の電圧パルスを印加し、メモリ層６０ａの抵抗値、電流、電圧等を測定することにより行なった。
【００７７】
情報保持特性の評価に用いた複数のサンプルは、室温において可変抵抗層６４ａに情報を記録したものとした。なお、書き込み/消去を１サイクルとすると、メモリ層６０ａ（可変抵抗層６４ａ）への情報の記録は、１０００サイクル行なった。以上のように情報を記録したサンプルを室温、８５℃、及び１２５℃のオーブンに挿入し、一定時間ごとにそれらサンプルに対して読み出しを行い、抵抗値を測定した。そして、その抵抗値と、情報を記録していないメモリ層６０ａの抵抗値とを比較して、情報保持特性を評価した。
【００７８】
［情報保持特性の評価結果］
次に、可変抵抗層６４ａの情報保持特性の評価結果について説明する。以下、実施例１〜実施例８は、室温において保持特性を評価したものである。
【００７９】
［実施例１］
実施例１として次に示すサンプルを測定した。実施例１において、可変抵抗層６４ａの直径は０．２５マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＳｉＯＸ系の膜を用いた。
【００８０】
一方、実施例１と比較するため、実施例１からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例１）を測定した。
【００８１】
実施例１においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例１は良好な結果を示した。一方、比較例１においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は３０％程度変化し、比較例１は改善を要する結果となった。すなわち、実施例１は、室温においてバリアハイト制御層６３ａ、６５ａを設けることでデータ保持特性が比較例１よりも向上することを示した。
【００８２】
［実施例２］
実施例２として次に示すサンプルを測定した。実施例２において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは可変抵抗層６４ａと電極層６６ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＳｉＯＸ系の膜を用いた。
【００８３】
一方、実施例２と比較するため、実施例２からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例２）を測定した。
【００８４】
実施例２においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例２は良好な結果を示した。一方、比較例２においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は３０％程度変化し、比較例２は改善を要する結果となった。すなわち、実施例２は、実施例１よりも可変抵抗層６４ａの直径が小さくなっても、バリアハイト制御層６３ａ、６５ａを設けることでデータ保持特性が比較例２よりも向上することを示した。
【００８５】
［実施例３］
実施例３として次に示すサンプルを測定した。実施例３において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは５ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＳｉＯＸ系の膜を用いた。
【００８６】
一方、実施例３と比較するため、実施例３からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例３）を測定した。
【００８７】
実施例３においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例３は良好な結果を示した。一方、比較例３においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は３０％程度変化し、比較例３は改善を要する結果となった。すなわち、実施例３は、第１実施例よりも可変抵抗層６４ａの膜厚が薄くなっても、バリアハイト制御層６３ａ、６５ａを設けることでデータ保持特性が比較例３よりも向上することを示した。
【００８８】
［実施例４］
実施例４として次に示すサンプルを測定した。実施例４において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＡｌＸＯＹ系の膜を用いた。
【００８９】
一方、実施例４と比較するため、実施例４からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例４）を測定した。
【００９０】
実施例４においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例４は良好な結果を示した。一方、比較例４においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は３０％程度変化し、比較例４は改善を要する結果となった。すなわち、実施例４は、室温においてバリアハイト制御層６３ａ、６５ａをＳｉＯＸ系の膜の代わり、ＡｌＸＯＹ系の膜で構成してもデータ保持特性が比較例４よりも向上することを示した。
【００９１】
［実施例５］
実施例５として次に示すサンプルを測定した。実施例５において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＳｉＸＮＹ系の膜を用いた。
【００９２】
一方、実施例５と比較するため、実施例５からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例５）を測定した。
【００９３】
実施例５においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例５は良好な結果を示した。一方、比較例５においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は３０％程度変化し、比較例５は改善を要する結果となった。すなわち、実施例５は、室温においてバリアハイト制御層６３ａ、６５ａをＳｉＯＸ系の膜の代わり、ＳｉＸＮＹ系の膜で構成してもデータ保持特性が比較例５よりも向上することを示した。
【００９４】
［実施例６］
実施例６として次に示すサンプルを測定した。実施例６において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＡｌＮＹ系の膜を用いた。
【００９５】
一方、実施例６と比較するため、実施例６からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例６）を測定した。
【００９６】
実施例６においては、情報記録時から２００時間経過後の測定でもメモリ層６０ａの抵抗変化は１０％以下であり、実施例６は良好な結果を示した。一方、比較例６においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は３０％程度変化し、比較例６は改善を要する結果となった。すなわち、実施例６は、室温においてバリアハイト制御層６３ａ、６５ａをＳｉＯＸ系の膜の代わり、ＡｌＸＮＹ系の膜で構成してもデータ保持特性が比較例６よりも向上することを示した。
【００９７】
［実施例７］
実施例７として次に示すサンプルを測定した。実施例７において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、一方、上記実施例１〜６と異なり、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けなかった。バリアハイト制御層６３ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａはＳｉＯＸ系の膜を用いた。
【００９８】
一方、実施例７と比較するため、実施例７からバリアハイト制御層６３ａを除いたサンプル（比較例７）を測定した。
【００９９】
実施例７においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は２０％以下であり、実施例７は良好な結果を示した。一方、比較例７においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は３０％程度変化し、比較例７は改善を要する結果となった。
【０１００】
［実施例８］
実施例８として次に示すサンプルを測定した。実施例８において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設け、一方、上記実施例１〜７と異なり、バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設けなかった。バリアハイト制御層６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６５ａはＳｉＯＸ系の膜を用いた。
【０１０１】
一方、実施例８と比較するため、実施例８からバリアハイト制御層６５ａを除いたサンプル（比較例８）を測定した。
【０１０２】
実施例８においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は２０％以下であり、実施例８は良好な結果を示した。一方、比較例８においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は３０％程度変化し、比較例８は改善を要する結果となった。すなわち、実施例７、８は、室温においてバリアハイト制御層６３ａ、６５ａのいずれか一方のみで比較例７、８よりもデータ保持特性が向上することを示した。
【０１０３】
［実施例９］
以下、実施例９〜実施例１６は、８５℃においての保持特性を評価したものである。実施例９として次に示すサンプルを測定した。実施例９において、可変抵抗層６４ａの直径は０．２５マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＳｉＯＸ系の膜を用いた。
【０１０４】
一方、実施例９と比較するため、実施例９からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例９）を測定した。
【０１０５】
実施例９においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例９は良好な結果を示した。一方、比較例９においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は４０％程度変化し、比較例９は改善を要する結果となった。すなわち、実施例９は、８５℃においてバリアハイト制御層６３ａ、６５ａを設けることでデータ保持特性が比較例９よりも向上することを示した。
【０１０６】
［実施例１０］
実施例１０として次に示すサンプルを測定した。実施例１０において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは可変抵抗層６４ａと電極層６６ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＳｉＯＸ系の膜を用いた。
【０１０７】
一方、実施例１０と比較するため、実施例１０からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例１０）を測定した。
【０１０８】
実施例１０においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例１０は良好な結果を示した。一方、比較例１０においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は４０％程度変化し、実施例１０は改善を要する結果となった。すなわち、実施例１０は、実施例９よりも可変抵抗層６４ａの直径が小さくなっても、バリアハイト制御層６３ａ、６５ａを設けることでデータ保持特性が比較例１０よりも向上することを示した。
【０１０９】
［実施例１１］
実施例１１として次に示すサンプルを測定した。実施例１１において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは５ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＳｉＯＸ系の膜を用いた。
【０１１０】
一方、実施例１１と比較するため、実施例１１からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例１１）を測定した。
【０１１１】
実施例１１においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例１１は良好な結果を示した。一方、比較例１１においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は４５％程度変化し、実施例１１は改善を要する結果となった。すなわち、実施例１１は、第９実施例よりも可変抵抗層６４ａの膜厚が薄くなっても、バリアハイト制御層６３ａ、６５ａを設けることでデータ保持特性が比較例１１よりも向上することを示した。
【０１１２】
［実施例１２］
実施例１２として次に示すサンプルを測定した。実施例１２において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＡｌＸＯＹ系の膜を用いた。
【０１１３】
一方、実施例１２と比較するため、実施例１２からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例１２）を測定した。
【０１１４】
実施例１２においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例１２は良好な結果を示した。一方、比較例１２においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は４０％程度変化し、実施例１２は改善を要する結果となった。すなわち、実施例１２は、８５℃においてバリアハイト制御層６３ａ、６５ａをＳｉＯＸ系の膜の代わり、ＡｌＸＯＹ系の膜で構成してもデータ保持特性が比較例１２よりも向上することを示した。
【０１１５】
［実施例１３］
実施例１３として次に示すサンプルを測定した。実施例１３において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＳｉＸＮＹ系の膜を用いた。
【０１１６】
一方、実施例１３と比較するため、実施例１３からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例１３）を測定した。
【０１１７】
実施例１３においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例１３は良好な結果を示した。一方、比較例１３においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は４０％程度変化し、比較例１３は改善を要する結果となった。すなわち、実施例１３は、８５℃においてバリアハイト制御層６３ａ、６５ａをＳｉＯＸ系の膜の代わり、ＳｉＸＮＹ系の膜で構成してもデータ保持特性が比較例１３よりも向上することを示した。
【０１１８】
［実施例１４］
実施例１４として次に示すサンプルを測定した。実施例１４において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＡｌＮＹ系の膜を用いた。
【０１１９】
一方、実施例１４と比較するため、実施例１４からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例１４）を測定した。
【０１２０】
実施例１４においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例１４は良好な結果を示した。一方、比較例１４においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は４０％程度変化し、比較例１４は改善を要する結果となった。すなわち、実施例１４は、８５℃においてバリアハイト制御層６３ａ、６５ａをＳｉＯＸ系の膜の代わり、ＡｌＸＮＹ系の膜で構成してもデータ保持特性が比較例１４よりも向上することを示した。
【０１２１】
［実施例１５］
実施例１５として次に示すサンプルを測定した。実施例１５において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、一方、上記実施例９〜１４と異なり、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けなかった。バリアハイト制御層６３ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａはＳｉＯＸ系の膜を用いた。
【０１２２】
一方、実施例１５と比較するため、実施例１５からバリアハイト制御層６３ａを除いたサンプル（比較例１５）を測定した。
【０１２３】
実施例１５においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は３０％以下であり、実施例１５は良好な結果を示した。一方、比較例１５においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は４０％程度変化し、比較例１５は改善を要する結果となった。
【０１２４】
［実施例１６］
実施例１６として次に示すサンプルを測定した。実施例１６において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設け、一方、上記実施例９〜１５と異なり、バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設けなかった。バリアハイト制御層６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６５ａはＳｉＯＸ系の膜を用いた。
【０１２５】
一方、実施例１６と比較するため、実施例１６からバリアハイト制御層６５ａを除いたサンプル（比較例１６）を測定した。
【０１２６】
実施例１６においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は３０％以下であり、実施例１６は良好な結果を示した。一方、比較例１６においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は４０％程度変化し、比較例１６は改善を要する結果となった。すなわち、実施例１５、１６は、８５℃においてバリアハイト制御層６３ａ、６５ａのいずれか一方のみでデータ保持特性が比較例１５、１６よりも向上することを示した。
【０１２７】
［実施例１７］
以下、実施例１７〜実施例２４は、１２５℃においての保持特性を評価したものである。実施例１７として次に示すサンプルを測定した。実施例１７において、可変抵抗層６４ａの直径は０．２５マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＳｉＯＸ系の膜を用いた。
【０１２８】
一方、実施例１７と比較するため、実施例１７からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例１７）を測定した。
【０１２９】
実施例１７においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例１７は良好な結果を示した。一方、比較例１においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は５０％程度変化し、比較例１７は改善を要する結果となった。すなわち、実施例１７は、１２５℃においてバリアハイト制御層６３ａ、６５ａを設けることでデータ保持特性が比較例１７よりも向上することを示した。
【０１３０】
［実施例１８］
実施例１８として次に示すサンプルを測定した。実施例１８において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは可変抵抗層６４ａと電極層６６ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＳｉＯＸ系の膜を用いた。
【０１３１】
一方、実施例１８と比較するため、実施例１８からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例１８）を測定した。
【０１３２】
実施例１８においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例１８は良好な結果を示した。一方、比較例１８においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は５０％程度変化し、比較例１８は改善を要する結果となった。すなわち、実施例１８は、実施例１７よりも可変抵抗層６４ａの直径が小さくなっても、バリアハイト制御層６３ａ、６５ａを設けることでデータ保持特性が比較例１８よりも向上することを示した。
【０１３３】
［実施例１９］
実施例１９として次に示すサンプルを測定した。実施例１９において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは５ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＳｉＯＸ系の膜を用いた。
【０１３４】
一方、実施例１９と比較するため、実施例１９からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例１９）を測定した。
【０１３５】
実施例１９においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例１９は良好な結果を示した。一方、比較例１９においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗が５５％程度変化し、比較例１９は改善を要する結果となった。すなわち、実施例１９は、第１７実施例よりも可変抵抗層６４ａの膜厚が薄くなっても、バリアハイト制御層６３ａ、６５ａを設けることでデータ保持特性が比較例１９よりも向上することを示した。
【０１３６】
［実施例２０］
実施例２０として次に示すサンプルを測定した。実施例２０において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＡｌＸＯＹ系の膜を用いた。
【０１３７】
一方、実施例２０と比較するため、実施例２０からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例２０）を測定した。
【０１３８】
実施例２０においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例２０は良好な結果を示した。一方、比較例２０においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は５０％程度変化し、比較例２０は改善を要する結果となった。すなわち、実施例２０は、１２５℃においてバリアハイト制御層６３ａ、６５ａをＳｉＯＸ系の膜の代わり、ＡｌＸＯＹ系の膜で構成してもデータ保持特性が比較例２０よりも向上することを示した。
【０１３９】
［実施例２１］
実施例２１として次に示すサンプルを測定した。実施例２１において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＳｉＸＮＹ系の膜を用いた。
【０１４０】
一方、実施例２１と比較するため、実施例２１からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例２１）を測定した。
【０１４１】
実施例２１においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例２１は良好な結果を示した。一方、比較例２１においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は５０％程度変化し、比較例２１は改善を要する結果となった。すなわち、実施例２１は、１２５℃においてバリアハイト制御層６３ａ、６５ａをＳｉＯＸ系の膜の代わり、ＳｉＸＮＹ系の膜で構成してもデータ保持特性が比較例２１よりも向上することを示した。
【０１４２】
［実施例２２］
実施例２２として次に示すサンプルを測定した。実施例２２において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けた。バリアハイト制御層６３ａ、６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａ、６５ａはＡｌＮＹ系の膜を用いた。
【０１４３】
一方、実施例２２と比較するため、実施例２２からバリアハイト制御層６３ａ、６５ａを除いたサンプル（比較例２２）を測定した。
【０１４４】
実施例２２においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は１０％以下であり、実施例２２は良好な結果を示した。一方、比較例２２においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は５０％程度変化し、比較例２２は改善を要する結果となった。すなわち、実施例２２は、１２５℃においてバリアハイト制御層６３ａ、６５ａをＳｉＯＸ系の膜の代わり、ＡｌＸＮＹ系の膜で構成してもデータ保持特性が比較例２２よりも向上することを示した。
【０１４５】
［実施例２３］
実施例２３として次に示すサンプルを測定した。実施例２３において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設け、一方、上記実施例１７〜２２と異なり、バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設けなかった。バリアハイト制御層６３ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６３ａはＳｉＯＸ系の膜を用いた。
【０１４６】
一方、実施例２３と比較するため、実施例２３からバリアハイト制御層６３ａを除いたサンプル（比較例２３）を測定した。
【０１４７】
実施例２３においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は３０％以下であり、実施例２３は良好な結果を示した。一方、比較例２３においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は５０％程度変化し、比較例２３は改善を要する結果となった。
【０１４８】
［実施例２４］
実施例２４として次に示すサンプルを測定した。実施例２４において、可変抵抗層６４ａの直径は０．０４３マイクロメートル（μｍ）とし、その高さは１０ナノメートル（ｎｍ）とした。バリアハイト制御層６５ａは電極層６６ａと可変抵抗層６４ａとの間に設け、一方、上記実施例１７〜２３と異なり、バリアハイト制御層６３ａは電極層６２ａと可変抵抗層６４ａとの間に設けなかった。バリアハイト制御層６５ａの厚さは、２ナノメートル（ｎｍ）とした。なお、可変抵抗層６４ａは前述した組成範囲にあり、バリアハイト制御層６５ａはＳｉＯＸ系の膜を用いた。
【０１４９】
一方、実施例２４と比較するため、実施例２４からバリアハイト制御層６５ａを除いたサンプル（比較例２４）を測定した。
【０１５０】
実施例２４においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗変化は３０％以下であり、実施例２４は良好な結果を示した。一方、比較例２４においては、情報記録時から２００時間経過後の測定でメモリ層６０ａの抵抗は５０％程度変化し、比較例２４は改善を要する結果となった。すなわち、実施例２３、２４は、１２５℃においてバリアハイト制御層６３ａ、６５ａのいずれか一方のみでデータ保持特性が比較例２３、２４よりも向上することを示した。
【０１５１】
以上、０．０４３マイクロメートル（μｍ）の直径、１０ナノメートル（ｎｍ）の高さの可変抵抗層６４ａを持つ実施例２、４〜８及び比較例２、４〜８は、次の［表１］で表すことができる。優劣の判定として、情報記録時から２００時間経過後にメモリ層６０ａの抵抗変化が１０％未満である実施例、比較例に符号「○」を付した。情報記録時から２００時間経過後にメモリ層６０ａの抵抗変化が１０％以上、４０未満である実施例に符号「△」を付した。
【表１】
2012160640.tif 000013
【０１５２】
同様に、０．０４３マイクロメートル（μｍ）の直径、１０ナノメートル（ｎｍ）の高さの可変抵抗層６４ａを持つ実施例１０、１２〜１６及び比較例１０、１２〜１６は、次の［表２］で表すことができる。優劣の判定として、情報記録時から２００時間経過後にメモリ層６０ａの抵抗変化が４０％以上である実施例に符号「×」を付した。
【表２】
2012160640.tif 000014
【０１５３】
同様に、０．０４３マイクロメートル（μｍ）の直径、１０ナノメートル（ｎｍ）の高さの可変抵抗層６４ａを持つ実施例１８、２０〜２４及び比較例１８、２０〜２４は、次の［表３］で表すことができる。
【表３】
2012160640.tif 000015
【０１５４】
以上、実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１５５】
１０…メモリセルアレイ、  ２０ａ…ワード線選択回路、  ２０ｂ…ワード線駆動回路、  ３０ａ…ビット線選択回路、  ３０ｂ…ビット線駆動回路、  ６０…メモリ層、  ６１…ダイオード層、  ６２、６６…電極層、  ６３、６５…バリアハイト制御層、  ６４…可変抵抗層、５０、７０…導電層。
【図１】
2012160640.tif 000016
【図２】
2012160640.tif 000017
【図３】
2012160640.tif 000018
【図４】
2012160640.tif 000019
【図５】
2012160640.tif 000020
【図６】
2012160640.tif 000021
【図７】
2012160640.tif 000022