(57)【要約】【課題】上下方向からそれぞれ成長する熱酸化膜同士の界面において隙間が形成されるのを防止する半導体装置の製造方法を提供する。【解決手段】支持体膜２２となる酸化膜を形成した後、Ｓｉ、Ｇｅのうち少なくともいずれか一種類以上の物質を支持体膜２２にイオン注入し支持体膜２２を改質することで支持体膜２２の熱膨張係数を調節し、支持体膜２２が上に凸となる反りを緩和、又は反りを凹とすることで熱酸化を行う場合に発生する空洞部の中央での隙間発生を抑制或いは防止する。【選択図】図４
2012160599.tif 000002
【特許請求の範囲】
【請求項１】
（１）半導体基板上に第１半導体層を形成する工程と、
（２）前記第１半導体層の上に第２半導体層を形成する工程と、
（３）前記第２半導体層および前記第１半導体層を部分的にエッチングして、前記半導体基板を露出させる第１溝を形成する工程と、
（４）前記半導体基板上の全面に前記第１溝を埋め込み、且つ前記第２半導体層を覆う支持体膜を形成する工程と、
（５）前記支持体膜にＳｉ、Ｇｅのうち少なくともいずれか一種類以上の物質をイオン注入し前記支持体膜を改質する工程と、
（６）前記支持体膜を部分的にエッチングして、前記第２半導体層の上方を覆った状態で支持する支持体を形成する工程と、
（７）前記支持体下から露出する前記第２半導体層および前記第１半導体層をエッチングして、前記第２半導体層の側面と前記第１半導体層の側面とを露出させる第２溝を形成する工程と、
（８）前記第２半導体層よりも、前記第１半導体層のほうがエッチングされやすい条件で、前記第２溝を介して前記第１半導体層をエッチングして、前記半導体基板と前記第２半導体層との間に空洞部を形成する工程と、
（９）前記半導体基板を熱酸化して前記空洞部内に熱酸化膜を形成する工程と、
（１０）前記半導体基板上に埋め込み酸化膜を形成し、化学機械研磨法により前記埋め込み酸化膜を研磨して平坦化する工程と、
（１１）ウェットエッチングを用いて前記埋め込み酸化膜をエッチングし前記第２半導体層を露出させる工程と、
を含み、
前記（５）の工程では、前記支持体膜の熱膨張係数を前記第２半導体層に近付ける、または前記第２半導体層よりも熱膨張係数を大きい値となる改質が行なわれることを特徴とする半導体装置の製造方法。
【請求項２】
前記（３）の工程の前に前記第２半導体層と熱膨張係数が同程度の、又は前記第２半導体層よりも熱膨張係数が大きい絶縁膜を堆積させることを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記（５）の工程の後に、アニール処理を行うことを特徴とする、請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＳＯＩ基板上に形成された電界効果型トランジスターは、素子分離の容易性、ラッチアップフリー、ソース又はドレインの接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型のＳＯＩトランジスターは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、ＳＯＩトランジスターは完全空乏モードで動作させるための研究が盛んに行われている。
【０００３】
ＳＯＩ基板の作成方法としては、例えば、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）基板や貼り合わせ基板などが用いられているが、いずれも製造方法が特殊であり、通常のＣＭＯＳプロセスでは作ることができない。
このため、普通のバルクシリコンウェハーから、通常のＣＭＯＳプロセスでＳＯＩ構造を作る方法であるＳＢＳＩ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｂｏｎｄｉｎｇ  Ｓｉｌｉｃｏｎ  Ｉｓｌａｎｄｓ）法が知られている（例えば、非特許文献１参照）。以下、このＳＢＳＩ法による半導体装置の製造方法（従来例）について説明する。
図９〜図１１は、従来例に係る半導体装置の製造方法を示す図であり、図９（Ａ）〜図１１（Ａ）は平面図、図９（Ｂ）〜図１１（Ｂ）は図９（Ａ）〜図１１（Ａ）をＸ９−Ｘ’９〜Ｘ１１−Ｘ’１１線でそれぞれ切断した断面図である。
【０００４】
図９（Ａ）および（Ｂ）に示すように、まず始めに、シリコン（以下、Ｓｉという。）基板１０１上にシリコンゲルマニウム（以下、ＳｉＧｅという。）層１１１とＳｉ層１１３とを順次成膜し、そこに支持体用の溝ｈ’１を形成する。Ｓｉ層１１３とＳｉＧｅ層１１１はエピタキシャル成長法で形成し、支持体用の溝ｈ’１はドライエッチングで形成する。次に、Ｓｉ基板１０１上の全面に支持体膜を成膜した後、支持体膜をドライエッチングして、図１０（Ａ）および（Ｂ）に示すような支持体１２２を形成し、さらに、支持体１２２下から露出しているＳｉ層１１３およびＳｉＧｅ層１１１もドライエッチングする。この状態で、ＳｉＧｅ層１１１を図１０（Ａ）の矢印の方向からフッ硝酸溶液でエッチングすると、支持体１２２にＳｉ層１１３がぶらさがった形でＳｉ層１１３の下に空洞部１２５が形成される。
【０００５】
次に、図１１（Ａ）および（Ｂ）に示すように、Ｓｉ基板１０１を熱酸化して空洞部１２５内にＳｉＯ2膜１３１を形成する（ＢＯＸ酸化工程）。このようにして、ＳｉＯ2膜１３１とＳｉ層１１３とからなるＳＯＩ構造をバルクウェハー上に形成する。ＳＯＩ構造を形成した後は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によってＳｉ基板１０１上の全面にＳｉＯ2（図示せず）を成膜する。そして、ＳｉＯ2膜と支持体１２２とをＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）で平坦化し、さらにＨＦ系溶液でウェットエッチング（即ち、ＨＦエッチ）することで、Ｓｉ層１１３の表面を露出させる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−５９７４７号公報
【特許文献２】特開２００７−３５７０１号公報
【非特許文献】
【０００７】
【非特許文献１】Ｔ．Ｓａｋａｉ  ｅｔ  ａｌ．”Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｂｏｎｄｉｎｇ  Ｓｉ  Ｉｓｌａｎｄｓ（ＳＢＳＩ）  ｆｏｒ  ＬＳＩ  Ａｐｐｌｉｃａｔｉｏｎｓ”，Ｓｅｃｏｎｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  ＳｉＧｅ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ  Ａｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記のＳＢＳＩ法における重要な要素として、ＢＯＸ酸化工程がある。現状では、１０００℃―１ｈの酸化処理によって上下から成長したＳｉＯ2膜１３１ａおよび１３１ｂをその成長方向の中心付近で密着させＢＯＸ層を形成する方法を試みている。
しかしながら、図１２に示すように、酸化後の断面をＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ；走査型電子顕微鏡）で観察すると、上下から成長したＳｉＯ2膜が密着していない場合があった。その原因となっているのがＳｉ層の反りである。成長したＳｉＯ2膜の膜厚自体は、上下でくっつくのに十分であるが、Ｓｉ層が上に凸状態に反っているため、そりが大きい中心付近では上下から成長したＳｉＯ2膜の間に隙間が残ってしまうことになる。このような状況で、後のプロセスであるＢＨＦ（バッファードフッ酸）エッチによるアクティブの表面出し、及びフッ酸系の洗浄を行った場合、隙間にＢＨＦが染み込んでＳｉＯ2膜が意図せずエッチングされてしまい、Ｓｉ基板上からＳｉ層が剥がれてしまう恐れがある。
【０００９】
ここで、本発明者は現在までの調査結果から、ＢＯＸ酸化工程でのＳｉ層の反りは図１３（Ａ）〜（Ｄ）に示すような現象を経て発生しているのではないか、と考えている。即ち、図１３（Ａ）および（Ｂ）に示すように、室温ではフラットである支持体１２２及びＳｉ層１１３の積層構造が、まず昇温の段階で下に凸の状態になる。これは、支持体１２２の構成材料であるＳｉＯ2と、Ｓｉとの熱膨張係数の違い（Ｓｉ：４．１５Ｅ−６／Ｋ、ＳｉＯ2：０．５５Ｅ−６／Ｋ）が大きく影響しているためと考えられる。しかし、図１３（Ｃ）に示すように、昇温後の温度が高くなり、特に９６０℃以上になるとＳｉ層１１３を覆っている支持体１２２に粘性が生じ（粘性流動）、反りが開放されるため一度はフラットに戻る。その状態でＳｉ層１１３の熱酸化が進む。酸化処理の終了後、今度は降温に入る。図１３（Ｄ）に示す降温の段階では、支持体１２２に粘性流動は起こらないため、再び熱膨張係数の違いが影響してくる。その結果、Ｓｉ層１１３が上に凸の状態となってしまう。
【課題を解決するための手段】
【００１０】
本発明は、このような事情に鑑みてなされたものであって、上下方向からそれぞれ成長する熱酸化膜同士の界面において隙間の残存を防止できるようにした半導体装置の製造方法の提供を目的とする。
【００１１】
本発明は上記課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【００１２】
［適用例１］本適用例に係る半導体装置の製造方法は、（１）半導体基板上に第１半導体層を形成する工程と、（２）前記第１半導体層の上に第２半導体層を形成する工程と、（３）前記第２半導体層および前記第１半導体層を部分的にエッチングして、前記半導体基板を露出させる第１溝を形成する工程と、（４）前記半導体基板上の全面に前記第１溝を埋め込み、且つ前記第２半導体層を覆う支持体膜を形成する工程と、（５）前記支持体膜にＳｉ、Ｇｅのうち少なくともいずれか一種類以上の物質をイオン注入し前記支持体膜を改質する工程と、（６）前記支持体膜を部分的にエッチングして、前記第２半導体層の上方を覆った状態で支持する支持体を形成する工程と、（７）前記支持体下から露出する前記第２半導体層および前記第１半導体層をエッチングして、前記第２半導体層の側面と前記第１半導体層の側面とを露出させる第２溝を形成する工程と、（８）前記第２半導体層よりも、前記第１半導体層のほうがエッチングされやすい条件で、前記第２溝を介して前記第１半導体層をエッチングして、前記半導体基板と前記第２半導体層との間に空洞部を形成する工程と、（９）前記半導体基板を熱酸化して前記空洞部内に熱酸化膜を形成する工程と、（１０）前記半導体基板上に（平坦化処理のための）埋め込み酸化膜を形成し、化学機械研磨法により前記埋め込み酸化膜を研磨して平坦化する工程と、（１１）ウェットエッチングを用いて前記埋め込み酸化膜をエッチングし前記第２半導体層を露出させる工程と、を含み、前記（５）の工程では、前記支持体膜の熱膨張係数を前記第２半導体層に近付ける、または前記第２半導体層よりも熱膨張係数を大きい値となる改質が行なわれることを特徴とする。
【００１３】
このような方法によれば、前記（９）の第１熱酸化膜形成後の降温処理を行う場合に生じる、前記支持体が前記半導体基板から離れる方向に凸となる反りを緩和、又は反りが凹となり、支持体中央部の隙間は周辺部と比べて同程度あるいは狭くなるため、熱酸化法を用いてＢＯＸ層を形成し空洞部を充填した後、熱酸化後の降温工程でのＢＯＸ層内での隙間の発生が抑制される。そのため、後工程となる（１１）のウェットエッチング工程およびその後のＨＦ系洗浄工程でＢＯＸ層内の隙間を通じてウェットエッチング溶液や洗浄溶液が浸透し、前記半導体基板から前記第２半導体層がはがれる現象を抑制又は防止することができる。また、改質するための物質を濃度制御性に優れたイオン注入法を用いて導入するため、熱膨張係数制御を精密に行うことができる。
【００１４】
［適用例２］上記適用例に係る半導体装置の製造方法において、前記（３）の工程の前に前記第２半導体層と熱膨張係数が同程度の、又は前記第２半導体層よりも熱膨張係数が大きい絶縁膜を堆積させることが望ましい。
【００１５】
このような方法によれば、前記（９）の前記第１熱酸化膜形成後の降温処理を行う場合に生じる、前記支持体が前記半導体基板から離れる方向に凸となる反りを緩和、又は反りが凹となり、支持体中央部の隙間は周辺部と比べて同程度あるいは狭くなるため、熱酸化法を用いてＢＯＸ層を形成し空洞部を充填した後、熱酸化後の降温工程でのＢＯＸ層内での隙間の発生が抑制される。そのため、後工程となる（１１）のウェットエッチング工程およびその後のＨＦ系洗浄工程でＢＯＸ層内の隙間を通じてウェットエッチング溶液や洗浄溶液が浸透し、前記半導体基板から前記第２半導体層がはがれる現象を抑制又は防止することができる。また、前記支持体膜へのイオン注入時における前記第２半導体層への注入ダメージを防止し、支持体膜へのイオン注入時における前記第２半導体層へのイオン突き抜けによる結晶欠陥を防止することができる。さらに、前記（１０）におけるＣＭＰによる前記第２半導体層への研磨ダメージを防止し、ＣＭＰにおける第２半導体層の直接研磨による表面ダメージや薄膜化によるＶｔｈ変動を防止することができる。
【００１６】
［適用例３］上記適用例に係る半導体装置の製造方法において、前記（５）の工程の後にアニール処理を行うことが望ましい。
【００１７】
この製造方法によれば、イオン注入工程により荒れた部分にアニール処理を行うことで部分的あるいは十分にイオン注入による損傷を修復できる。これによって上記（６）、（７）、（８）におけるエッチング時の横方向膜減りを抑制し、上記（９）における熱酸化で前記第２半導体層の端部が余分に酸化されることが防止できる。また、Ｓｉの結晶結合が強化されるため熱膨張係数が安定する効果がある。
【図面の簡単な説明】
【００１８】
【図１】実施の形態に係る半導体装置の製造方法を示す図（その１）。
【図２】実施の形態に係る半導体装置の製造方法を示す図（その２）。
【図３】実施の形態に係る半導体装置の製造方法を示す図（その３）。
【図４】実施の形態に係る半導体装置の製造方法を示す図（その４）。
【図５】実施の形態に係る半導体装置の製造方法を示す図（その５）。
【図６】実施の形態に係る半導体装置の製造方法を示す図（その６）。
【図７】実施の形態に係る半導体装置の製造方法を示す図（その７）。
【図８】実施の形態に係る半導体装置の製造方法を示す図（その８）。
【図９】従来例に係る半導体装置の製造方法を示す図（その１）。
【図１０】従来例に係る半導体装置の製造方法を示す図（その２）。
【図１１】従来例に係る半導体装置の製造方法を示す図（その３）。
【図１２】従来例に係る半導体装置の問題点を示す図。
【図１３】Ｓｉ層における反りの発生メカニズムを説明する図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。
【００２０】
図１〜図８は、本発明の実施の形態に係る半導体装置の製造方法を示す図であり、図１（Ａ）〜図８（Ａ）は平面図、図１（Ｂ）〜図８（Ｂ）は図１（Ａ）〜図８（Ａ）をＸ１−Ｘ’１〜Ｘ８−Ｘ’８線でそれぞれ切断した時の断面図である。
図１（Ａ）及び（Ｂ）に示すように、まず始めに、シリコン（Ｓｉ）基板１上に図示しないシリコンバッファー（Ｓｉ−ｂｕｆｆｅｒ）層を形成し、その上にシリコンゲルマニウム（ＳｉＧｅ）層１１を形成し、その上にＳｉ層１３を形成する。さらに、このＳｉ層１３上に絶縁膜としてシリコン窒化膜（Ｓｉ3Ｎ4）層１５を形成する。Ｓｉ基板１はバルクウェハーである。また、Ｓｉ−ｂｕｆｆｅｒ層、ＳｉＧｅ層１１、Ｓｉ層１３は、例えばエピタキシャル成長法で連続して形成する。Ｓｉ3Ｎ4層１５は、例えばＣＶＤで連続して形成する。
【００２１】
次に、図２（Ａ）及び（Ｂ）に示すように、フォトリソグラフィー技術及びエッチング技術を用いて、Ｓｉ3Ｎ4層１５、Ｓｉ層１３、ＳｉＧｅ層１１及びＳｉ−ｂｕｆｆｅｒ層（図示せず）を部分的に順次エッチングする。これにより、Ｓｉ基板１を底面とする溝ｈ１を形成する。この溝ｈ１は、後述する支持体の脚部を配置するための溝である。なお、溝ｈ１を形成するエッチング工程では、Ｓｉ基板１の表面でエッチングを止めるようにしてもよいし、Ｓｉ基板１をオーバーエッチングして溝ｈ１を深くしてもよい。
【００２２】
次に、図３（Ａ）及び（Ｂ）に示すように、溝ｈ１を埋め込むようにしてＳｉ基板１上の全面に支持体膜２２を形成する。支持体膜２２は例えばシリコン酸化膜（ＳｉＯ2）であり、その厚さは例えば４００［ｎｍ］である。支持体膜２２の形成は例えばＣＶＤで行う。
【００２３】
次に、図４（Ａ）及び（Ｂ）に示すように、支持体膜２２にＳｉ、もしくはＧｅのイオン注入を行う。支持体膜２２中にイオン注入することで、支持体膜の熱膨張係数をＳｉに近づけた支持体膜２２’が得られる。イオン注入の注入エネルギーとしては例えば１０〜５０ｋｅＶ、注入量としては例えば３×１０17（ｃｍ-2）程度を用いる事ができる。
なお、支持体膜２２へのイオン注入は、Ｓｉイオンのみの注入、Ｇｅイオンのみの注入、ＳｉイオンおよびＧｅイオンの両者の注入のいずれであってもよい。
また、Ｓｉ3Ｎ4層１５によって注入イオンのＳｉ層１３への付き抜けを防止する事ができる。
ここで、支持体膜２２にイオンを注入後、イオン注入を受けた支持体膜の注入ダメージを回復するためのアニールを行ってもよい。
【００２４】
次に、図５（Ａ）及び（Ｂ）に示すように、フォトリソグラフィー技術及びエッチング技術により、この支持体膜２２’を部分的にエッチングしてＳｉ3Ｎ4層１５を覆う支持体２３を形成する。続いてこの支持体２３下から露出しているＳｉ3Ｎ4層１５、Ｓｉ層１３、ＳｉＧｅ層１１及びＳｉ−ｂｕｆｆｅｒ層（図示せず）を順次エッチングして、支持体２３で覆われているＳｉ3Ｎ4層１５、Ｓｉ層１３、及びＳｉＧｅ層１１層のそれぞれ側面を露出させる溝ｈ２を形成する。溝ｈ２を形成するエッチング工程では、Ｓｉ基板１の表面でエッチングを止めるようにしてもよいし、Ｓｉ基板１をオーバーエッチングして溝ｈ２を深くしてもよい。
【００２５】
次に、図６（Ａ）の実線矢印で示すように、溝ｈ２を介してフッ硝酸溶液をＳｉ3Ｎ4層１５、Ｓｉ層１３及びＳｉＧｅ層１１のそれぞれの側面に接触させて、ＳｉＧｅ層１１を選択的にエッチングして除去する。これにより、図６（Ａ）及び（Ｂ）に示すように、Ｓｉ基板１とＳｉ層１３との間に空洞部２５を形成する。ここで、フッ硝酸溶液を用いたウェットエッチングでは、Ｓｉと比べてＳｉＧｅのエッチングレートが大きい（即ち、Ｓｉに対するエッチングの選択比が大きい）ので、Ｓｉ層１３を残しつつＳｉＧｅ層１１だけをエッチングして除去する事が可能である。空洞部２５の形成後、Ｓｉ層１３はその側面が支持体２３によって支えられることになる。
【００２６】
次に、図７（Ａ）及び（Ｂ）に示すように、Ｓｉ基板１を熱酸化して、空洞部２５内に熱酸化膜を形成する（ＢＯＸ酸化工程）。このＢＯＸ酸化工程では、Ｓｉ層１３の反りを抑制する事ができ、空洞部２５内で上下方向からそれぞれ成長する熱酸化膜３１ａ、３１ｂ同士の界面に隙間が残らないようにすることができる。
【００２７】
熱酸化膜３１を形成した後は、ＣＶＤなどの方法によりＳｉ基板１上の全面に絶縁膜を成膜して、溝ｈ１、ｈ２を埋め込む。ここで成膜する絶縁膜は、例えばＳｉＯ2膜やＳｉ3Ｎ4膜である。次に、Ｓｉ基板１の全面を覆う絶縁膜とその下の支持体２３とを例えばＣＭＰにより平坦化する。なお、このＣＭＰ工程ではＳｉ3Ｎ4層１５をＣＭＰ処理のストッパーに使用する事ができる。こうすることで、Ｓｉ層１３の表面が削られてしまうことを防ぐことができる。次に、ＣＭＰ処理後の絶縁膜を例えば熱リン酸溶液やＢＨＦ溶液によってウェットエッチングして、Ｓｉ層１３上から熱酸化膜３１を完全に取り除く。この時、熱酸化膜３１の界面は密着しているので、当該界面へのＢＨＦの侵入は防がれる。このようにして、図８（Ａ）及び（Ｂ）に示すように、支持体膜３２及び絶縁膜によって周囲から素子分離されたＳＯＩ構造を、Ｓｉ基板１上に完成させる。
【００２８】
以上説明したように、本発明の実施の形態によれば、熱酸化膜３１を形成する際にＳｉ層１３の反りを抑制する事ができ、熱酸化膜３１ａと熱酸化膜３１ｂとの界面に隙間が残らないようにする事ができる。このため、支持体２３や絶縁膜をＢＨＦでエッチングする際に、上記界面へのＢＨＦの侵入を防ぐ事ができ、Ｓｉ基板１上からのＳｉ層１３の剥がれを防止する事ができる。
【００２９】
また、このような効果が得られる理由については、本発明者の考察によると、ＢＯＸ酸化工程において、Ｓｉ層１３とＳｉ3Ｎ4層１５、支持体２３の熱膨張係数が同等の値となっているためである。熱膨張係数が同等であるため、ＢＯＸ酸化の昇温または降温段階で、Ｓｉ層１３の下面が熱酸化膜３１から受ける外力と、Ｓｉ層１３の上面がＳｉ3Ｎ4層１５、支持体２３から受ける外力とほぼ吊り合っていると考えられる。
【００３０】
この発明の形態では、Ｓｉ基板１が本発明の「半導体基板」に対応し、ＳｉＧｅ層１１が本発明の「第１半導体」に対応し、Ｓｉ層１３が本発明の「第２半導体」に対応し、Ｓｉ3Ｎ4層１５が本発明の「絶縁膜」に対応している。また、溝ｈ１が本発明の「第１溝」に対応し、溝ｈ２が本発明の「第２溝」に対応している。
【符号の説明】
【００３１】
１…Ｓｉ基板、１１…ＳｉＧｅ層、１３…Ｓｉ層、１５…Ｓｉ3Ｎ4層、ｈ１，ｈ２…溝、２２…支持体膜、２２’…イオン注入後の支持体膜、２３…支持体、２５…空洞部、３１，３１ａ，３１ｂ…熱酸化膜。
【図１】
2012160599.tif 000003
【図２】
2012160599.tif 000004
【図３】
2012160599.tif 000005
【図４】
2012160599.tif 000006
【図５】
2012160599.tif 000007
【図６】
2012160599.tif 000008
【図７】
2012160599.tif 000009
【図８】
2012160599.tif 000010
【図９】
2012160599.tif 000011
【図１０】
2012160599.tif 000012
【図１１】
2012160599.tif 000013
【図１３】
2012160599.tif 000014
【図１２】
2012160599.tif 000015