(57)【要約】【課題】固体撮像装置の感度の低下を抑制しつつ、ゲッタリング効率を向上させる。【解決手段】Ｎ型半導体層４には、Ｎ型不純物導入層１１上にＰ型不純物導入層１２が形成されることでフォトダイオードが光電変換部として形成され、光電変換部の裏面側に光入射面Ｐを設けるとともに、光電変換部の表面側にゲッタリング層１３ａを設ける。【選択図】      図１
2012114143.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部が形成された半導体層と、
前記半導体層の表面側に形成され、前記光電変換部から信号を読み出す読み出し回路と、
前記光電変換部の裏面側に設けられた光入射面と、
前記光電変換部の表面側に設けられたゲッタリング層と、
前記ゲッタリング層上に設けられた絶縁膜と、
前記絶縁膜上に形成される層間絶縁膜とを備えることを特徴とする固体撮像装置。
【請求項２】
前記光入射面と前記ゲッタリング層とは、前記光電変換部を間にして互いに対向するように配置されていることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記半導体層は単結晶半導体、前記ゲッタリング層はアモルファス半導体または多結晶半導体であることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
光電変換部が形成された半導体層と、
前記半導体層の表面側に形成され、前記光電変換部から信号を読み出す読み出し回路と、
前記光電変換部の裏面側に設けられた光入射面と、
前記光電変換部の表面側及び前記読み出し回路上に形成される層間絶縁膜と
前記層間絶縁膜に設けられたゲッタリング層と、
を備えることを特徴とする固体撮像装置。
【請求項５】
半導体層の表面側に光電変換部を形成する工程と、
前記光電変換部から信号を読み出す読み出し回路を前記半導体層の表面側に形成する工程と、
前記光電変換部の表面側に絶縁層を形成する工程と、
前記光電変換部の表層にイオン注入を行うことで前記ゲッタリング層を形成する工程と、
前記絶縁層上に層間絶縁膜を形成する工程と、
前記光電変換部の裏面側に光入射面を設ける工程とを備えることを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は固体撮像装置および固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
固体撮像装置では、製造プロセス中にＣｕ、Ｆｅ、Ｎｉなどの重金属で基板が汚染されると、ディープレベルが禁制帯に形成され、暗電流が流れることから、白キズが発生する。重金属汚染を防止するためにゲッタリングという手法があるが、ゲッタリング効率を上げるために、ゲッタリング層を感光面に形成すると、感度が低下するという問題があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−１３３８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一つの実施形態の目的は、感度の低下を抑制しつつ、ゲッタリング効率を向上させることが可能な固体撮像装置および固体撮像装置の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の固体撮像装置によれば、半導体層と、読み出し回路と、光入射面と、ゲッタリング層と、絶縁膜と、層間絶縁膜とが設けられている。半導体層は、光電変換部が形成されている。読み出し回路は、前記半導体層の表面側に形成され、前記光電変換部から信号を読み出す。光入射面は、前記光電変換部の裏面側に設けられている。ゲッタリング層は、前記光電変換部の表面側に設けられている。絶縁膜は、前記ゲッタリング層上に設けられている。層間絶縁膜は、前記絶縁膜上に形成される。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態に係る固体撮像装置の概略構成を示す断面図。
【図２】第２実施形態に係る固体撮像装置の製造方法を示す断面図。
【図３】第２実施形態に係る固体撮像装置の製造方法を示す断面図。
【図４】第２実施形態に係る固体撮像装置の製造方法を示す断面図。
【図５】第２実施形態に係る固体撮像装置の製造方法を示す断面図。
【図６】第２実施形態に係る固体撮像装置の製造方法を示す断面図。
【図７】第３実施形態に係る固体撮像装置の概略構成を示す断面図。
【図８】第４実施形態に係る固体撮像装置の製造方法を示す断面図。
【発明を実施するための形態】
【０００７】
以下、実施形態に係る固体撮像装置および固体撮像装置の製造方法について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１実施形態）
図１は、第１実施形態に係る固体撮像装置の概略構成を示す断面図である。なお、以下の説明では、固体撮像装置として裏面照射型ＣＭＯＳイメージセンサを用いた場合を例にとる。
【０００９】
図１において、Ｎ型半導体層４には画素領域Ｒ１および周辺領域Ｒ２が設けられている。そして、画素領域Ｒ１のＮ型半導体層４には、Ｎ型不純物導入層１１が画素ごとに形成されている。そして、Ｎ型不純物導入層１１上にＰ型不純物導入層１２が形成されることで、フォトダイオードが光電変換部として画素ごとに形成されている。なお、図１の例では、ＰＮダイオードを光電変換部として形成する方法について説明したが、光電変換部はＰＮダイオードに限定されることなく、例えば、ＰＩＮダイオードなどであってもよい。
【００１０】
ここで、Ｎ型半導体層４の裏面には光電変換部を画素ごとに分離するＰ型半導体層３が形成され、光電変換部の裏面側に光入射面Ｐが設けられている。なお、Ｐ型半導体層３およびＮ型半導体層４は単結晶半導体を用いることができる。
【００１１】
また、画素領域Ｒ１において、光電変換部の裏面側には、反射防止膜３１、３２を介してカラーフィルタ３４が画素ごとに形成され、カラーフィルタ３４上にはオンチップレンズ３５が画素ごとに形成されている。
【００１２】
また、画素領域Ｒ１において、光電変換部の表面側にはゲッタリング層１３ａが形成されている。ここで、ゲッタリング層１３ａはＰ型不純物導入層１２の表層に形成されている。また、光入射面Ｐとゲッタリング層１３ａとは、光電変換部を間にして互いに対向するように配置することができる。また、ゲッタリング層１３ａがゲート電極１０と接触するのを防止するために、ゲッタリング層１３ａはゲート電極１０から０．１μｍ〜０．２μｍ程度離すことが好ましい。
【００１３】
また、画素領域Ｒ１において、Ｎ型半導体層４の表面側には、画素を分離する素子分離絶縁層８が埋め込まれるとともに、ゲート電極１０が形成されている。ここで、ゲート電極１０を適宜配線することにより、光電変換部から信号を読み出す読み出し回路を形成することができる。なお、読み出し回路として、例えば、行選択トランジスタ、増幅トランジスタ、リセットトランジスタ、読み出しトランジスタおよびフローティングディフュージョンを画素ごとに設けるようにしてもよい。
【００１４】
一方、周辺領域Ｒ２では、貫通孔６がＰ型半導体層３およびＮ型半導体層４に形成され、貫通孔６には、貫通孔絶縁層７を介して貫通電極２５が埋め込まれている。そして、Ｎ型半導体層４の裏面側において、Ｐ型半導体層３上には絶縁層２６が形成され、絶縁層２６上にはパッド電極２８が形成されている。ここで、絶縁層２６には貫通電極２５を露出させる開口部２７が形成され、パッド電極２８は開口部２７を介して貫通電極２５に接続されている。
【００１５】
さらに、絶縁層２６上には絶縁層２９が形成され、絶縁層２６、２９には画素領域Ｒ１の裏面側を露出させる開口部３０が形成されている。さらに、絶縁層２９上には反射防止膜３１、３２が形成され、絶縁層２９および反射防止膜３１、３２にはパッド電極２８を露出させる開口部３３が形成されている。
【００１６】
また、周辺領域Ｒ２において、Ｎ型半導体層４の表面側には、ゲッタリング層１３ｂが形成されている。なお、ゲッタリング層１３ｂはＮ型半導体層４の表層に形成することができる。また、ゲッタリング層１３ａ、１３ｂとしては、アモルファス半導体または多結晶半導体を用いることができる。なお、Ｐ型半導体層３、Ｎ型半導体層４およびゲッタリング層１３ａ、１３ｂとしては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＳｉＣまたはＧａＩｎＡｓＰなどを用いることができる。
【００１７】
また、画素領域Ｒ１および周辺領域Ｒ２において、Ｎ型半導体層４の表面側には層間絶縁層１４が形成されている。そして、層間絶縁層１４には、貫通電極２５を露出させる開口部１５が形成され、開口部１５には埋め込み電極１６が埋め込まれている。また、層間絶縁層１４上には層間絶縁層１７が積層され、層間絶縁層１７には、配線１８、２０、２２が各層ごとに埋め込まれている。ここで、配線１８、２０は埋め込み電極１９を介して互いに接続され、配線２０、２２は埋め込み電極２１を介して互いに接続されている。層間絶縁層１７上には支持基板２３が設けられている。
【００１８】
そして、Ｎ型半導体層４の裏面側に入射した光はオンチップレンズ３５にて画素ごとに集光され、カラーフィルタ３４を介してＮ型半導体層４の光電変換部に入射する。そして、光電変換部に光が入射すると、その光量に応じて光電変換部に電荷が発生し光電変換部に蓄積される。そして、Ｎ型半導体層４の表面側の読み出し回路において、光電変換部から信号が読み出されることで、画像信号が出力される。
【００１９】
ここで、光電変換部の裏面側に光入射面Ｐを設けるとともに、光電変換部の表面側にゲッタリング層１３ａを設けることにより、ゲッタリング層１３ａが光電変換部に入射する光の妨げになるのを防止しつつ、ゲッタリング層１３ａを光電変換部に近づけることができ、感度の低下を抑制しつつ、ゲッタリング効率を向上させることができる。
【００２０】
（第２実施形態）
図２〜図６は、第２実施形態に係る固体撮像装置の製造方法を示す断面図である。
図２（ａ）において、半導体基板１上にはＢＯＸ層２を介してＰ型半導体層３およびＮ型半導体層４が順次設けられている。なお、半導体基板１上にＢＯＸ層２を介してＰ型半導体層３およびＮ型半導体層４が順次設けられた基板としては、ＳＯＩ基板を用いることができる。なお、例えば、半導体基板１の材料はＳｉ、ＢＯＸ層２の材料はシリコン酸化膜を用いることができる。
【００２１】
次に、図２（ｂ）に示すように、ＣＶＤなどの方法にてＮ型半導体層４上の全面にストッパ層５を積層する。そして、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、ストッパ層５およびＮ型半導体層４に貫通孔６を形成する。なお、例えば、ストッパ層５の材料はシリコン窒化膜を用いることができる。
【００２２】
次に、図２（ｃ）に示すように、ＣＶＤなどの方法にて貫通孔６が埋め込まれるようにしてストッパ層５上の全面に貫通孔絶縁層７を積層する。そして、ＣＭＰなどの方法にて貫通孔絶縁層７を薄膜化することにより、ストッパ層５上の貫通孔絶縁層７を除去する。なお、貫通孔絶縁層７の材料はシリコン酸化膜を用いることができる。
【００２３】
次に、図２（ｄ）に示すように、ストッパ層５のエッチングを行うことにより、Ｎ型半導体層４上からストッパ層５を除去する。なお、Ｎ型半導体層４上からストッパ層５を除去する時に、Ｎ型半導体層４の表面にダメージが及ぶのを防止するために、ウェットエッチングを用いることが好ましい。
【００２４】
次に、図３（ａ）に示すように、画素間に配置された素子分離絶縁層８をＮ型半導体層４の表面側に埋め込んだ後、Ｎ型半導体層４上にゲート電極１０を画素ごとに形成する。なお、例えば、素子分離絶縁層８の材料はシリコン酸化膜、ゲート電極１０の材料は多結晶シリコン膜を用いることができる。
【００２５】
そして、ＰまたはＡｓなどの不純物をＮ型半導体層４にイオン注入することにより、Ｎ型不純物導入層１１をＮ型半導体層４の深い位置に形成する。また、Ｂなどの不純物をＮ型半導体層４にイオン注入することにより、Ｐ型不純物導入層１２をＮ型半導体層４の浅い位置に形成する。
【００２６】
なお、Ｎ型半導体層４上にゲート電極１０を形成する前に、Ｎ型不純物導入層１１およびＰ型不純物導入層１２をＮ型半導体層４に形成するようにしてもよい。
【００２７】
次に、図３（ｂ）に示すように、熱酸化またはＣＶＤにてＮ型半導体層４の表面に絶縁膜９を形成する。なお、絶縁膜９の膜厚は５〜６ｎｍ程度に設定することができる。そして、Ｎ型半導体層４およびＮ型不純物導入層１１の表層に不純物を選択的にイオン注入することにより、Ｎ型半導体層４およびＮ型不純物導入層１１の表層を選択的にアモルファス化し、Ｎ型半導体層４の表面側にゲッタリング層１３ａ、１３ｂを形成する。なお、この時のイオン注入に使われる不純物としては、例えば、Ｓｉ、Ｇｅ、Ｃ、ＢまたはＩｎなどを用いることができる。また、Ｎ型半導体層４およびＮ型不純物導入層１１の表層にイオン注入する前にシリコン酸化膜９を形成することにより、イオン注入を均一に行うことができる。
【００２８】
また、Ｎ型半導体層４およびＮ型不純物導入層１１の表層を選択的にアモルファス化した後、熱処理を行うことでゲッタリング層１３ａ、１３ｂを多結晶化してもよい。ここで、ゲッタリング層１３ａ、１３ｂを多結晶化する熱処理を行うことにより、イオン注入時に深い位置に入った欠陥を除去することができ、Ｎ型半導体層４に形成される光電変換部の結晶品質を向上させることができる。
【００２９】
次に、図３（ｃ）に示すように、ＣＶＤなどの方法にてＮ型半導体層４上の全面に層間絶縁層１４を積層する。そして、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、貫通孔絶縁層７を露出させる開口部１５を絶縁膜９および層間絶縁層１４に形成する。なお、例えば、層間絶縁層１４の材料はシリコン酸化膜を用いることができる。また、絶縁膜９と層間絶縁層１４が同一材料の場合、絶縁膜９と層間絶縁層１４とは一体的に形成することができる。
【００３０】
次に、図３（ｄ）に示すように、ＣＶＤなどの方法にて開口部１５が埋め込まれるようにして層間絶縁層１４上の全面に埋め込み電極１６を形成する。そして、ＣＭＰなどの方法にて埋め込み電極１６を薄膜化することにより、層間絶縁層１４上の埋め込み電極１６を除去する。なお、例えば、埋め込み電極１６の材料はＷ、ＡｌまたはＣｕなどを用いることができる。
【００３１】
次に、図４（ａ）に示すように、ＣＶＤなどの方法にて層間絶縁層１４上の全面に層間絶縁層１７を積層するとともに、層間絶縁層１７に埋め込まれた配線１８、２０、２２および埋め込み電極１９、２１を形成する。なお、例えば、層間絶縁層１４の材料はシリコン酸化膜、配線１８、２０、２２の材料はＡｌまたはＣｕ、埋め込み電極１９、２１の材料はＷ、ＡｌまたはＣｕなどを用いることができる。
【００３２】
次に、図４（ｂ）に示すように、層間絶縁層１７上に支持基板２３を形成する。なお、支持基板２３は層間絶縁層１７に貼り付けることができる。また、例えば、支持基板２３の材料はＳｉなどの半導体基板を用いるようにしてもよいし、ガラス、セラミックまたは樹脂などの絶縁性基板を用いるようにしてもよい。
【００３３】
次に、図４（ｃ）に示すように、ＣＶＤなどの方法にて半導体基板１を薄膜化することにより、ＢＯＸ層２の裏面から半導体基板１を除去する。なお、ＢＯＸ層２は、半導体基板１を薄膜化する時のストップ層として用いることができる。
【００３４】
次に、図４（ｄ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、埋め込み電極１６を露出させる開口部２４を貫通孔絶縁層７に形成する。この時、貫通孔６の側面に貫通孔絶縁層７を残すことができる。
【００３５】
次に、図５（ａ）に示すように、メッキまたはＣＶＤなどの方法にて開口部２４が埋め込まれるようにしてＢＯＸ層２の裏面上に貫通電極２５を形成する。そして、ＣＭＰなどの方法にて貫通電極２５を薄膜化することにより、ＢＯＸ層２の裏面上の貫通電極２５を除去する。なお、例えば、貫通電極２５の材料はＷ、ＡｌまたはＣｕなどを用いることができる。その後、ＢＯＸ層２のエッチングを行うことにより、Ｎ型半導体層４の裏面からＢＯＸ層２を除去し、Ｎ型半導体層４の裏面に光入射面Ｐを設ける。
【００３６】
次に、図５（ｂ）に示すように、ＣＶＤなどの方法にてＮ型半導体層４の裏面上に絶縁層２６を成膜する。なお、例えば、絶縁層２６の材料はシリコン酸化膜を用いることができる。
【００３７】
次に、図５（ｃ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、貫通電極２５を露出させる開口部２７を絶縁層２６に形成する。
【００３８】
次に、図５（ｄ）に示すように、開口部２７を介して貫通電極２５に接続されたパッド電極２８を絶縁層２６上に形成する。その後、ＣＶＤなどの方法にて絶縁層２６上の全面に絶縁層２９を成膜する。なお、例えば、絶縁層２９の材料はシリコン酸化膜を用いることができる。
【００３９】
次に、図６（ａ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、Ｎ型半導体層４の裏面の画素領域Ｒ１を露出させる開口部３０を絶縁層２６、２９に形成する。
【００４０】
次に、図６（ｂ）に示すように、ＣＶＤまたはスパッタなどの方法にてＮ型半導体層４の裏面側に反射防止膜３１、３２を順次成膜する。なお、例えば、反射防止膜３１、３２の材料はシリコン酸化膜を用いることができる。この時、反射防止膜３１、３２の屈折率を互いに異ならせることができる。
【００４１】
次に、図６（ｃ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、パッド電極２８を露出させる開口部３３を反射防止膜３１、３２に形成する。
【００４２】
次に、図１に示すように、反射防止膜３２上にカラーフィルタ３４を画素ごとに形成した後、カラーフィルタ３４上にオンチップレンズ３５を画素ごとに形成する。なお、例えば、カラーフィルタ３４およびオンチップレンズ３５の材料は透明な有機化合物を用いることができる。この時、カラーフィルタ３４は、例えば、赤、緑または青に着色することができる。
【００４３】
ここで、イオン注入にてゲッタリング層１３ａを形成することにより、ゲッタリング層１３ａをパターニングするためのエッチングを行うことなく、光電変換部の表面側にゲッタリング層１３ａを選択的に配置することができ、ゲッタリング層１３ａを光電変換部に近づけることが可能となるとともに、ゲッタリング層１３ａのエッチングによる光電変換部のダメージを防止することができる。
【００４４】
なお、上述した実施形態では、ＳＯＩ基板を用いることにより裏面照射型ＣＭＯＳイメージセンサを形成する方法について説明したが、バルクエピ基板を用いて裏面照射型ＣＭＯＳイメージセンサを形成する方法に適用してもよい。
【００４５】
（第３実施形態）
図７は、第３実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図７において、この固体撮像装置では、図１のゲッタリング層１３ａ、１３ｂの代わりにゲッタリング層５２ａ、５２ｂが光電変換部の表面側に設けられている。ここで、層間絶縁層１４には、Ｎ型半導体層４およびＮ型不純物導入層１１の表面をそれぞれ露出させる開口部５１ａ、５１ｂが形成されている。そして、ゲッタリング層５２ａ、５２ｂは、Ｎ型半導体層４およびＮ型不純物導入層１１にそれぞれ接触するようにして開口部５１ａ、５１ｂにそれぞれ埋め込まれている。
【００４６】
なお、ゲッタリング層５２ａがゲート電極１０に接触しないようにするため、ゲッタリング層５２ａとゲート電極１０との間に間隔を設けることができる。また、ゲッタリング層５２ａ、５２ｂとしては、アモルファス半導体または多結晶半導体を用いることができる。また、ゲッタリング層５２ａ、５２ｂとしては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＳｉＣまたはＧａＩｎＡｓＰなどを用いることができる。
【００４７】
ここで、光電変換部の裏面側に光入射面Ｐを設けるとともに、光電変換部の表面側にゲッタリング層５２ａを設けることにより、ゲッタリング層５２ａが光電変換部に入射する光の妨げになるのを防止しつつ、ゲッタリング層５２ａを光電変換部に近づけることができ、感度の低下を抑制しつつ、ゲッタリング効率を向上させることができる。
【００４８】
（第４実施形態）
図８は、第４実施形態に係る固体撮像装置の製造方法を示す断面図である。
図８（ａ）において、図３（ｂ）の工程が終了した後、ＣＶＤなどの方法にてＮ型半導体層４上の全面に層間絶縁層１４を積層する。そして、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、Ｎ型不純物導入層１１およびＮ型半導体層４の表面をそれぞれ露出させる開口部５１ａ、５１ｂを層間絶縁層１４に形成する。
【００４９】
次に、図８（ｂ）に示すように、ＣＶＤなどの方法にて開口部５１ａ、５１ｂがそれぞれ埋め込まれるようにして層間絶縁層１４上の全面にゲッタリング層５２ａ、５２ｂを形成する。そして、ＣＭＰなどの方法にてゲッタリング層５２ａ、５２ｂを薄膜化することにより、層間絶縁層１４上のゲッタリング層５２ａ、５２ｂを除去する。その後、図３（ｃ）以降の工程に進む。
【００５０】
ここで、ＣＶＤにてゲッタリング層５２ａを形成することにより、ゲッタリング層５２ａを容易に厚膜化することを可能としつつ、ゲッタリング層５２ａを光電変換部に近づけることが可能となり、ゲッタリング効率を向上させることができる。
【００５１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５２】
Ｐ  光入射面、１  半導体基板、２  ＢＯＸ層、３  Ｐ型半導体層、４  Ｎ型半導体層、５  ストッパ層、６  貫通孔、７  貫通孔絶縁層、８  素子分離絶縁層、９  絶縁膜、１０  ゲート電極、１１  Ｎ型不純物導入層、１２  Ｐ型不純物導入層、１３ａ、１３ｂ、５２ａ、５２ｂ  ゲッタリング層、１４、１７  層間絶縁層、１５、２４、２７、３０、３３、５１ａ、５１ｂ  開口部、１６、１９、２１  埋め込み電極、１８、２０、２２  配線、２３  支持基板、２５  貫通電極、２６、２９  絶縁層、２８  パッド電極、３１、３２  反射防止膜、３４  カラーフィルタ、３５  オンチップレンズ、Ｒ１  画素領域、Ｒ２  周辺領域
【図１】
2012114143.tif 000003
【図２】
2012114143.tif 000004
【図３】
2012114143.tif 000005
【図４】
2012114143.tif 000006
【図５】
2012114143.tif 000007
【図６】
2012114143.tif 000008
【図７】
2012114143.tif 000009
【図８】
2012114143.tif 000010