(57)【要約】【課題】無線通信を行うこと。【解決手段】所定のベースクロック周波数の整数倍のサンプリングレートによって動作するＢＢＩＣ１１０と、ＢＢＩＣ１１０と電気的に接続されて、ＢＢＩＣ１１０のベースクロック周波数とは異なるベースクロック周波数の整数倍のサンプリングレートによって動作するデジタルシリアルインターフェース１２０と、デジタルシリアルインターフェース１２０と電気的に接続されて、ＢＢＩＣ１１０のベースクロック周波数と同じベースクロック周波数の整数倍のサンプリングレートによって動作するＲＦＩＣ１３０とを備え、ＲＦＩＣ１３０は、ＤＴＸによる送信停止要求があった際に、ネットワーク側から与えられたＵＥ＿ＤＴＸ＿ｃｙｃｌｅの値が予め定められたしきい値よりも大きい場合には動作を停止し、ＵＥ＿ＤＴＸ＿ｃｙｃｌｅの値がしきい値よりも小さい場合には動作を停止しないＩＱデータ処理部を有する。【選択図】図１
2012213011.tif 000002
【特許請求の範囲】
【請求項１】
無線通信を行う無線通信装置であって、
所定のベースクロック周波数の整数倍のサンプリングレートによって動作するＢＢＩＣと、
前記ＢＢＩＣと電気的に接続されて、前記ＢＢＩＣのベースクロック周波数とは異なるベースクロック周波数の整数倍のサンプリングレートによって動作するデジタルシリアルインターフェースと、
前記デジタルシリアルインターフェースと電気的に接続されて、前記ＢＢＩＣのベースクロック周波数と同じベースクロック周波数の整数倍のサンプリングレートによって動作するＲＦＩＣと
を備え、
前記ＲＦＩＣは、
ＤＴＸによる送信停止要求があった際に、ネットワーク側から与えられたＵＥ＿ＤＴＸ＿ｃｙｃｌｅの値が予め定められたしきい値よりも大きい場合には動作を停止し、前記ＵＥ＿ＤＴＸ＿ｃｙｃｌｅの値が前記しきい値よりも小さい場合には動作を停止しないＩＱデータ処理部
を有する無線通信装置。
【請求項２】
前記ＲＦＩＣは、
ＤＴＸによる送信停止要求があった際に、ネットワーク側から与えられたＵＥ＿ＤＴＸ＿ｃｙｃｌｅの値が予め定められたしきい値よりも大きい場合には動作を停止し、前記ＵＥ＿ＤＴＸ＿ｃｙｃｌｅの値が前記しきい値よりも小さい場合には動作を停止しないインターフェース
を更に有する請求項１に記載の無線通信装置。
【請求項３】
デジタルシリアルインターフェースと電気的に接続されて、ＢＢＩＣのベースクロック周波数と同じベースクロック周波数の整数倍のサンプリングレートによって動作するＲＦＩＣであって、
ＤＴＸによる送信停止要求があった際に、ネットワーク側から与えられたＵＥ＿ＤＴＸ＿ｃｙｃｌｅの値が予め定められたしきい値よりも大きい場合には動作を停止し、前記ＵＥ＿ＤＴＸ＿ｃｙｃｌｅの値が前記しきい値よりも小さい場合には動作を停止しないＩＱデータ処理部
を備えるＲＦＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信装置、及びＲＦＩＣ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）に関する。特に、本発明は、無線通信を行う無線通信装置、並びにデジタルシリアルインターフェースと電気的に接続されて、ＢＢＩＣ（Ｂａｓｅｂａｎｄ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）のベースクロック周波数と同じベースクロック周波数の整数倍のサンプリングレートによって動作するＲＦＩＣに関する。
【背景技術】
【０００２】
既知の無線通信装置の問題点は、ＤＴＸ（Ｄｉｓｃｏｎｔｉｎｕｏｕｓ  Ｔｒａｎｓｍｉｓｓｉｏｎ）の送信停止期間が短い時に、３ＧＰＰ（３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ）で標準化されたタイミング変化量の規格を満たせないということである。この問題が発生する原因は、ＢＢＩＣとＲＦＩＣ間のデジタルシリアルインターフェースのシンボル伝送クロックが無線伝送シンボルの整数倍とはならないため、クロック載せ替えにともなうタイミング劣化が生じることに起因する。
【０００３】
３．５世代の移動通信方式として３ＧＰＰで標準化されたＨＳＰＡ（Ｈｉｇｈ  Ｓｐｅｅｄ  Ｐａｃｋｅｔ  Ａｃｃｅｓｓ）は、パケット交換型の伝送方式である。ＨＳＰＡのＲｅｌｅａｓｅ７以降においては、一定期間送信予定がない場合に、ＤＴＸと呼ばれる送信を断続的に送る方式が用いられる。
【０００４】
図７は、ＤＴＸ送信の一例を示す。ＤＴＸは、電池セーブと共に、ＵＥ（Ｕｓｅｒ  Ｅｑｕｉｐｍｅｎｔ）から同時送信されるＵｐｌｉｎｋの干渉を減らすことを目的としている。Ｒｅｌｅａｓｅ６までは、Ｅ−ＤＣＨ（Ｅｎｈａｎｃｅｄ  Ｄｅｄｉｃａｔｅｄ  Ｃｈａｎｎｅｌ）の送信が断続的であってもＵｐｌｉｎｋ  ＤＰＣＣＨはＣＱＩやＴＰＣ等を返すために連続送信する必要があった。Ｒｅｌｅａｓｅ７以降では、ＤＰＣＣＨも決められたパターンのバースト信号として断続的に送ることが可能である（［２５．３０８］  １１．１）。
【０００５】
ＤＴＸのパターンとして、ＵＥ＿ＤＴＸ＿ｃｙｃｌｅ＿１とＵＥ＿ＤＴＸ＿ｃｙｃｌｅ＿２の２種類がある。ＵＥがデータ（Ｅ−ＤＣＨ）やＨＳ−ＤＰＣＣＨを送らないとき、ＵＥはＵＥ＿ＤＴＸ＿ｃｙｃｌｅ＿１  ｓｕｂｆｒａｍｅ毎にＵＥ＿ＤＰＣＣＨ＿ｂｕｒｓｔ＿１  ｓｕｂｆｒａｍｅ分の送信を行う。ＵＥがＥ−ＤＣＨをｉｎａｃｔｉｖｉｔｙ＿ｔｈｒｅｓｈｏｌｄ＿ｆｏｒ＿ＵＥ＿ＤＴＸ＿ｃｙｃｌｅ＿２  Ｅ−ＤＣＨ  ｓｕｂｆｒａｍｅ期間送らなかったときは、ＵＥ＿ＤＴＸ＿ｃｙｃｌｅ＿２  ｓｕｂｆｒａｍｅ毎にＵＥ＿ＤＰＣＣＨ＿ｂｕｒｓｔ＿２  ｓｕｂｆｒａｍｅ分の送信を行う。ＵＥは、何も送信するデータがなく、ＤＰＣＣＨやＨＳ−ＤＰＣＣＨの送信が定められていないときは、ＤＴＸ動作を行う。
【０００６】
図８は、ＤＴＸ関連パラメータの一例を示す。Ｕｐｌｉｎｋ  ＤＰＣＣＨ送信の前に、ＵＥはデフォルトで２スロット分のｐｒｅａｍｂｌｅ  ｕｐｌｉｎｋ  ＤＰＣＣＨを送り、送信停止前に１スロット分のｐｏｓｔａｍｂｌｅ  ｕｐｌｉｎｋ  ＤＰＣＣＨを送る。但し、ＵＥ＿ＤＴＸ＿ｃｙｃｌｅ＿２でＵＥ＿ＤＴＸ＿ｌｏｎｇ＿ｐｒｅａｍｂｌｅがＴＲＵＥ、且つ、Ｅ−ＤＣＨ  ｔｒａｎｓｍｉｓｓｉｏｎがＩｎａｃｔｉｖｉｔｙ＿Ｔｈｒｅｓｈｏｌｄ＿ｆｏｒ＿ＵＥ＿ＤＴＸ＿ｃｙｃｌｅ＿２  ｓｕｂｆｒａｍｅ区間ないときは、Ｅ−ＤＣＨ送信開始前に、最大１５スロット分のｐｒｅａｍｂｌｅを送る。
【０００７】
現在、ＭＩＰＩ（Ｍｏｂｉｌｅ  Ｉｎｄｕｓｔｒｙ  Ｐｒｏｃｅｓｓｏｒ  Ｉｎｔｅｒｆａｃｅ）  Ａｌｌｉａｎｃｅにて携帯機器向けＲＦＩＣ−ＢＢＩＣ間のシリアルデジタルインターフェースＤｉｇＲＦ（Ｄｉｇｉｔａｌ  Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）が標準化されている。このデジタルインターフェースではＩｎ−ｐｈａｓｅ（Ｉ）とＱｕａｄｒａｔｕｒｅ−ｐｈａｓｅ（Ｑ）の無線信号ベースバンドデータ、制御信号を混在して送受することができる。またＤｉｇＲＦでは、ＴＡＳ（Ｔｉｍｅ  Ａｃｃｕｒａｔｅ  Ｓｔｒｏｂｅ）と呼ばれるＢＢＩＣからＲＦＩＣへ正確なタイミングを送るための制御信号を送ることができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１０５８８１号公報
【特許文献２】欧州特許出願公開第２１５４７８８号明細書
【非特許文献】
【０００９】
【非特許文献１】”３ＧＰＰ  ＴＳ  ２５．１０１  ｖ８．１３．０”、平成２２年１２月、３ＧＰＰ、［平成２３年３月２２日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．３ｇｐｐ．ｏｒｇ／ｆｔｐ／ｓｐｅｃｓ／ａｒｃｈｉｖｅ／２５＿ｓｅｒｉｅｓ／２５．１０１／２５１０１−８ｄ０．ｚｉｐ＞
【非特許文献２】”３ＧＰＰ  ＴＳ  ２５．２１４  ｖ８．１１．０”、平成２２年１２月、３ＧＰＰ、［平成２３年３月２２日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．３ｇｐｐ．ｏｒｇ／ｆｔｐ／Ｓｐｅｃｓ／ａｒｃｈｉｖｅ／２５＿ｓｅｒｉｅｓ／２５．２１４／２５２１４−８ｂ０．ｚｉｐ＞
【非特許文献３】”３ＧＰＰ  ＴＳ  ２５．３３１  ｖ８．１３．０”、平成２２年１２月、３ＧＰＰ、［平成２３年３月２２日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．３ｇｐｐ．ｏｒｇ／ｆｔｐ／Ｓｐｅｃｓ／ａｒｃｈｉｖｅ／２５＿ｓｅｒｉｅｓ／２５．３３１／２５３３１−８ｄ０．ｚｉｐ＞
【非特許文献４】”３ＧＰＰ  ＴＳ  ３４．１２１−１  ｖ８．１１．０”、平成２２年６月、３ＧＰＰ、［平成２３年３月２２日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．３ｇｐｐ．ｏｒｇ／ｆｔｐ／Ｓｐｅｃｓ／ａｒｃｈｉｖｅ／３４＿ｓｅｒｉｅｓ／３４．１２１−１／３４１２１−１−８ｂ０．ｚｉｐ＞
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ＲＦＩＣからの無線信号の送信開始タイミング制御は、ＢＢＩＣとＲＦＩＣ間のデジタルシリアルインターフェース規格ＤｉｇＲＦを使う場合、ＴＡＳを用いて行われる。ここで、ＤｉｇＲＦインターフェースのシンボル伝送クロック（１２４．８ＭＨｚ等）は、ＢＢＩＣクロック（３．８４ＭＨｚの整数倍、１２２．８８ＭＨｚ等）や１Ｃｈｉｐ（３．８４ＭＨｚ）の整数倍とはならないため、クロック載せ替えにともなう数十ｎｓのタイミング劣化が生じる。ＨＳＰＡでは、Ｒｅｌｅａｓｅ７以降においてＤＴＸ、ＤＲＸ（Ｄｉｓｃｏｎｔｉｎｕｏｕｓ  Ｒｅｃｅｐｔｉｏｎ）が加わったにもかかわらず、ＵＥ  Ｔｒａｎｓｍｉｔ  Ｔｉｍｉｎｇ規定（［２５．１３３］７．１）は変わっていないため、初期送信タイミングエラーとして±１．５Ｃｈｉｐ（〜３９１ｎｓ）以内、タイミング変化量として１／４Ｃｈｉｐ（〜６５ｎｓ）以内が求められている。
【００１１】
図９は、ＵＥ  Ｔｒａｎｓｍｉｔ  Ｔｉｍｉｎｇ  ｃｈａｎｇｅ既定の一例を示す。特に、タイミング変化量としては、０〜２００ｍｓ間は０〜±６５ｎｓ以内に押さえなければならない。例えばＤＴＸが１ｓｕｂｆｒａｍｅ（２ｍｓ）の場合には、±０．６５ｎｓと非常に厳しい値である（図９では、ＵＥとテストシステムのタイミングエラー０．１ｐｐｍ相当が含まれているため±０．８５ｎｓとなる）。ＤＴＸサイクルにあわせて送信のオン／オフを行う場合、このＴＡＳ揺らぎによるタイミング劣化を抑える仕組みが必要となる。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の第１の形態によると、無線通信を行う無線通信装置であって、所定のベースクロック周波数の整数倍のサンプリングレートによって動作するＢＢＩＣと、ＢＢＩＣと電気的に接続されて、ＢＢＩＣのベースクロック周波数とは異なるベースクロック周波数の整数倍のサンプリングレートによって動作するデジタルシリアルインターフェースと、デジタルシリアルインターフェースと電気的に接続されて、ＢＢＩＣのベースクロック周波数と同じベースクロック周波数の整数倍のサンプリングレートによって動作するＲＦＩＣとを備え、ＲＦＩＣは、ＤＴＸによる送信停止要求があった際に、ネットワーク側から与えられたＵＥ＿ＤＴＸ＿ｃｙｃｌｅの値が予め定められたしきい値よりも大きい場合には動作を停止し、ＵＥ＿ＤＴＸ＿ｃｙｃｌｅの値がしきい値よりも小さい場合には動作を停止しないＩＱデータ処理部を有する。
【００１３】
本発明の第２の形態によると、デジタルシリアルインターフェースと電気的に接続されて、ＢＢＩＣのベースクロック周波数と同じベースクロック周波数の整数倍のサンプリングレートによって動作するＲＦＩＣであって、ＤＴＸによる送信停止要求があった際に、ネットワーク側から与えられたＵＥ＿ＤＴＸ＿ｃｙｃｌｅの値が予め定められたしきい値よりも大きい場合には動作を停止し、ＵＥ＿ＤＴＸ＿ｃｙｃｌｅの値がしきい値よりも小さい場合には動作を停止しないＩＱデータ処理部を備える。
【００１４】
なおまた、上記のように発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となり得る。
【発明の効果】
【００１５】
以上の説明から明らかなように、この発明は、無線通信端末において、短時間送信しない場合のタイミング劣化を避けることができる。
【図面の簡単な説明】
【００１６】
【図１】一実施形態に係る無線通信装置１００のブロック構成の一例を示す図である。
【図２】ＲＦＩＣ１３０のブロック構成の一例を示す図である。
【図３】ＤＴＸ用の送信オン／オフ電力の電プレートの一例を示す図である。
【図４】ＲＦＩＣ１３０の動作フローの一例を示す図である。
【図５】ＵＥ＿ＤＴＸ＿ｃｙｃｌｅがしきい値より大きい場合のＩ／Ｆの様子の一例を示す。
【図６】ＵＥ＿ＤＴＸ＿ｃｙｃｌｅがしきい値より小さい場合のＩ／Ｆの様子の一例を示す図である。
【図７】ＤＴＸ送信の一例を示す図である。
【図８】ＤＴＸ関連パラメータの一例を示す図である。
【図９】ＵＥ  Ｔｒａｎｓｍｉｔ  Ｔｉｍｉｎｇ  ｃｈａｎｇｅ既定の一例を示す図である。
【発明を実施するための形態】
【００１７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は、特許請求の範囲にかかる発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１８】
図１は、一実施形態に係る携帯電話１００のブロック構成の一例を示す。携帯電話１００は、無線通信を利用した、持ち歩ける電話機である。携帯電話１００は、この発明における無線通信装置の一例であってよい。
【００１９】
携帯電話１００は、ＢＢＩＣ１１０、デジタルシリアルインターフェース１２０、ＲＦＩＣ１３０、増幅器１４０、及びアンテナ１５０を備える。ＢＢＩＣ１１０は、ベースバンド信号を扱う集積回路である。ＲＦＩＣ１３０は、高周波の信号を処理する集積回路である。ＢＢＩＣ１１０とＲＦＩＣ１３０とは、デジタルシリアルインターフェース１２０を介して接続されている。また、ＲＦＩＣ１３０は、増幅器１４０、及びアンテナ１５０ともそれぞれ電気的に接続されている。また、増幅器１４０は、アンテナ１５０とも電気的に接続されている。
【００２０】
一般にＨＳＰＡを扱う無線通信装置の場合、ＲＦＩＣ、ＢＢＩＣは３．８４ＭＨｚの整数倍の周波数で動作している。ここでは、ＲＦＩＣ１３０は８倍の３０．７２ＭＨｚ、ＢＢＩＣ１１０は３２倍の１２２．８８ＭＨｚとする。ここで、ＲＦＩＣ１３０とＢＢＩＣ１１０を接続しているデジタルシリアルインターフェース１２０は３．８４ＭＨｚとは違う周波数で動いている場合がある。ここでは、ＤｉｇＲＦｖ４規格の１２４８Ｍｂｐｓであるとする。デジタルシリアルインターフェース１２０が１２４．８Ｍｂｐｓであるので、実際のデータを送信するタイミングはシンボル単位となる。ＤｉｇＲＦでは８Ｂ１０Ｂ変換を行うので、シンボルレートは１／１０の１２４．８ＭＳｙｍｂｏｌ／ｓとなる。
【００２１】
８Ｂ１０Ｂ変換は、１Ｂｙｔｅ＝８ｂｉｔ分の情報を１０ｂｉｔに拡張して送る変換である。これにより、０や１の連続が決められた回数以下に抑えられるため、比較的頻繁にデータエッジが来るようになり、エッジからクロックのタイミングを抽出することができる。
【００２２】
この場合、ＢＢＩＣ１１０から発せられる送信開始タイミングは、１２２．８８ＭＨｚ→１２４．８ＭＨｚのクロック載せ替え（最悪約８ｎｓのタイミング劣化）、１２４．８ＭＨｚ→３０．７２ＭＨｚのクロック載せ替え（最悪約３３ｎｓのタイミング劣化）により、最悪の場合約４１ｎｓのタイミング劣化（遅れ）が発生する。図９のタイミング規定にあてはめると、４１／６５＊２００＝１２６ｍｓ以下の送信停止の場合には、タイミング規定違反の可能性が出てきてしまう。ここで、タイミング劣化量はクロックスピードの逆数になるため、劣化をできるだけ避けるには、ＲＦＩＣ１３０及びＢＢＩＣ１１０のクロックスピードを速める対策もとり得る。しかしながら、一般にクロックスピードを速めることは消費電力の増加に繋がる。また、デジタルシリアルインターフェース１２０のスピードを３．８４ＭＨｚの整数倍にする手法もとり得るが、その場合デジタルシリアルインターフェース１２０から放出されるノイズが無線周波数や内部回路に干渉しない設計とするのが難しくなる。
【００２３】
ところで、すでに述べたように、ＨＳＰＡのＤＴＸのパターンはｓｕｂｆｒａｍｅ単位で決まっている。１ｓｕｂｆｒａｍｅは２ｍｓ（３．８４ＭＨｚの７６８０サイクル分）に相当する。
【００２４】
図２は、ＲＦＩＣ１３０のブロック構成の一例を示す。ＲＦＩＣ１３０では、デジタルシリアルインターフェース１２０から受け取ったデータやコマンドに従って、ＩＱデータ処理部１３２や出力電力制御部１３３を動作させる。このうち、ＩＱデータ処理部１３２について、ここでは３０．７２ＭＨｚで動作していると仮定している。この部分は、３．８４ＭＨｚの整数倍で動作しているので、この部分でタイミングが管理されている限り、図９のタイミング規定は守れるものとする。図２の出力電力処理部１３３は、３０．７２ＭＨｚで動作しているとは限らない。
【００２５】
図３は、ＤＴＸ用の送信オン／オフ電力の電プレートの一例を示す。出力電力処理部１３３は、図３に示すような送信オン／オフ時のタイミングを管理している。ここで、図３の規定は、±２５ｕｓと、図９に比べて緩いため、既知の制御でも出力電力管理上の問題は生じない。問題となるのは、ＩＱデータのタイミングのみである。
【００２６】
図４は、ＲＦＩＣ１３０の動作フローの一例を示す。ＤＴＸによる送信停止要求があった場合（Ｓ１０１）、ネットワーク側で与えられたＵＥ＿ＤＴＸ＿ｃｙｃｌｅの値と、予めプログラムされたしきい値を比較する（Ｓ１０２）。
【００２７】
ＵＥ＿ＤＴＸ＿ｃｙｃｌｅがしきい値より小さい場合は（Ｓ１０２：Ｎｏ）、出力電力制御部１３３によって出力をオフするが、インターフェース１３１及びＩＱデータ処理部１３２は動作させたままとする（Ｓ１０３）。ＩＱデータ処理部１３２が動作したままであるので、送信データのタイミングが劣化することはない。インターフェース１３１を動作させたままとして、この間０データを送り続けることにより、ＢＢＩＣ１１０とＲＦＩＣ１３０のタイミング関係を維持する。
【００２８】
ＵＥ＿ＤＴＸ＿ｃｙｃｌｅがしきい値より大きい場合は（Ｓ１０２：Ｙｅｓ）、既知の無線通信装置と同じように、送信停止時にインターフェース１３１も停止する（Ｓ１０４）。長時間停止する場合にインターフェース１３１を動かしておくと、無駄な電力が必要になるためである。ＵＥ＿ＤＴＸ＿ｃｙｃｌｅ時間が経過したときは（Ｓ１０５：Ｙｅｓ）、元の通り送信を開始する（Ｓ１０６）。
【００２９】
図５は、ＵＥ＿ＤＴＸ＿ｃｙｃｌｅがしきい値より大きい場合のＩ／Ｆの様子の一例を示す。パケット化されたＩＱデータが定常的におくられている中で、停止要求があった場合、停止コマンドとＴＡＳを送り、ＩＱデータも止めてしまう。ＲＦＩＣ１３０側では出力電力制御部１３３が出力をオフし、ＩＱデータ処理部１３２が停止する。これにより、長時間送信しない場合の無駄なインターフェース１３１の電力消費を避けることができる。
【００３０】
図６は、ＵＥ＿ＤＴＸ＿ｃｙｃｌｅがしきい値より小さい場合のＩ／Ｆの様子の一例を示す。送信停止要求があった場合、出力をオフするコマンド及びＴＡＳを送るが、０データを送り続ける。ＲＦＩＣ１３０側では出力電力制御部１３３が出力をオフするが、ＩＱデータ処理部１３２は動いたままである。これにより、短時間送信しない場合のタイミング劣化を避けることができる。
【００３１】
第１の効果は、短時間送信しない場合のタイミング劣化を避けることができることにある。その理由は、ＢＢＩＣ１１０とＲＦＩＣ１３０のタイミング関係が維持されているためである。
【００３２】
第２の効果は、第１の効果と両立しながら、消費電力の増加を抑えることができることにある。その理由は、長時間送信しない場合にはインターフェース１３１を止めることができ、またＲＦＩＣ１３０やＢＢＩＣ１１０のクロック速度を速める必要がないためである。
【００３３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は、上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００３４】
１００  携帯電話
１１０  ＢＢＩＣ
１２０  デジタルシリアルインターフェース
１３０  ＲＦＩＣ
１３１  インターフェース
１３２  ＩＱデータ処理部
１３３  出力電力制御部
１３４  無線送信部
１３５  受信部
１４０  増幅器
１５０  アンテナ
【図１】
2012213011.tif 000003
【図２】
2012213011.tif 000004
【図３】
2012213011.tif 000005
【図４】
2012213011.tif 000006
【図５】
2012213011.tif 000007
【図６】
2012213011.tif 000008
【図７】
2012213011.tif 000009
【図８】
2012213011.tif 000010
【図９】
2012213011.tif 000011