(57)【要約】【課題】チップ面積の増大を抑えつつ半導体集積回路装置の金属配線パターンＰＴの寄生抵抗に起因する動作不良を抑制可能なダミーパターンの設計方法を提供する。【解決手段】ビアＰＴがマトリクス状に配置されたデータ、第１配線ＰＴを含む第１配線層データ、第１配線ＰＴに対して重なり領域を有する第２配線ＰＴを含む第２配線層データ、第２配線ＰＴに対して第１値だけオーバーサイズしたデータ、第１配線ＰＴからオーバーサイズＰＴとの重なり領域を消去した図形データ、図形を第２値だけアンダーサイズし、第２値以下の図形が消去されたデータ、アンダーサイズＰＴを第２値だけオーバーサイズして元のサイズに戻した第１ダミーＰＴデータ、複数のビアＰＴから第１ダミーＰＴに対応する領域内のビアＰＴを抽出したデータ、第２配線ＰＴと第１ダミーＰＴとを合成した第２配線層データ、上記第２配線層の隙間を埋める第２ダミーＰＴデータを各々作成する。【選択図】図８
2012146845.tif 000002
【特許請求の範囲】
【請求項１】
ビアパターンがマトリクス状に複数配置されたパターンデータを作成するステップと、
第１配線パターンを含む第１配線層のパターンデータを作成するステップと、
前記第１配線層に対して積層関係にあり、前記第１配線パターンに対して積層方向に重なり領域を有する第２配線パターンを含む第２配線層のパターンデータを作成するステップと、
前記第２配線パターンに対して第１の値だけオーバーサイズしたオーバーサイズパターンのパターンデータを作成するステップと、
前記第１配線パターンから、前記オーバーサイズパターンとの前記積層方向に対する重なり領域を消去した一又は複数の図形のパターンデータを作成するステップと、
前記一又は複数の図形を第２の値だけアンダーサイズし、前記第２の値以下の図形が消去されたアンダーサイズパターンのパターンデータを作成するステップと、
前記アンダーサイズパターンを前記第２の値だけオーバーサイズして元のサイズに戻した第１ダミーパターンのパターンデータを作成するステップと、
前記複数のビアパターンから、前記第１ダミーパターンに対応する領域内のビアパターンを抽出した抽出ビアパターンのパターンデータを作成する第１ビアパターン抽出ステップと、
前記第２配線パターンと前記第１ダミーパターンとを合成した第２配線層の合成パターンデータを作成するステップと、
前記第２配線パターンと前記第１ダミーパターンとが合成された第２配線層の隙間を埋める第２ダミーパターンのパターンデータを作成するステップと、
を有し、
前記抽出ビアパターンは、前記第１配線パターンと前記第１ダミーパターンとを前記積層方向に接続するパターンであることを特徴とするダミーパターンの設計方法。
【請求項２】
前記第１ビアパターン抽出ステップの後に、
前記第１ダミーパターンを前記第１配線パターンに流れる電流の方向に第３の値だけアンダーサイズしたアンダーサイズ図形のパターンデータを作成するステップと、
前記抽出ビアパターンから、前記アンダーサイズ図形に対応する領域内のビアパターンを抽出して消去したパターンデータを作成するステップと、
をさらに有することを特徴とする請求項１記載のダミーパターンの設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体集積回路装置におけるダミーパターンの設計方法に関する。
【背景技術】
【０００２】
半導体集積回路装置は、通常、複数の金属配線層と複数の絶縁層とが交互に積層された多層配線構造を有している。
このような多層配線構造を有する半導体集積回路装置では、金属配線パターンの面積や配置密度の違いによって複数の金属配線層が積層されている領域とそうでない領域とが混在しており、多層配線構造部における厚さのばらつきが生じる。
厚さのばらつきが大きいと、その段差部における絶縁層及び金属配線層の厚さが薄くなる。絶縁層の厚さが薄くなっている部分では絶縁性が悪化するため、積層方向における金属配線層間でショート不良が発生する場合がある。金属配線層の厚さが薄くなっている部分ではその部分の金属配線パターンが断線する場合がある。
そこで、金属配線層上に成膜された絶縁層の表面を、例えばＣＭＰ(Chemical Mechanical Polishing ：化学的機械的研磨)法を用いて平坦化することが行われる。
【０００３】
しかしながら、金属配線層上に成膜された絶縁層の表面の段差が大きいと、平坦化するまでの研磨時間が長くなるので生産性を悪化させる要因となったり、下層の金属配線層を露出させてしまう場合がある。下層の金属配線層が露出した状態で平坦化された絶縁膜上に上層の金属配線層を形成すると、上層の金属配線層と下層の金属配線層とが露出した部分でショート不良が発生する場合がある。
【０００４】
そこで、金属配線層に回路構成とは無関係なダミーパターンを設けることにより、その金属配線層における金属配線パターンの配置密度のばらつきをダミーパターンで低減することが行われている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−１１５９０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
例えば図１９に示すように、特許文献１に開示されているようなダミーパターン６５は、一般的に、ＤＲＣ（design rule check）を用いたＣＡＤ処理により、金属配線パターン６４が形成されていない領域に、金属配線パターン６４の密度のばらつきを低減する目的で一律にデータ生成される。
図１９では後述の図８及び図１８との比較を容易にするために、１層目の配線層６１の金属配線パターン６２上に、２層目の配線層６３の金属配線パターン６４及びダミーパターン６５が配置された状態として示している。図１９（ｂ）は図１９（ａ）のＣ−Ｃ線における断面図に対応する模式的断面図である。
【０００７】
ところで、半導体プロセスの微細化技術の発達により、半導体集積回路の高密度化及び大規模化が進んでいる。これにより、金属配線パターンは、線幅が細く、かつ配線長が長くなる傾向にあり、金属配線パターンの寄生抵抗が回路の遅延に大きな影響を与えており、回路を誤動作させる要因の１つになっている。
また、電源配線用の金属配線パターンの寄生抵抗の効果は電源配線に流れる電流と相まって、個々の回路に供給される電圧の低下を引き起こす。この電圧の低下はＩＲドロップと称され、このＩＲドロップにより、タイミング遅延が発生し、半導体集積回路装置が動作不良を起こす場合がある。回路を安定的に動作させるためには、電源配線及びＧＮＤ配線の線幅をそれぞれできるだけ太くして寄生抵抗を下げることが望ましい。しかしながら、電源配線及びＧＮＤ配線の線幅を太くするとチップ面積が増大し、チップ面積に応じてチップコストが増大してしまうため、現実的に難しいのが実状である。
【０００８】
そこで、本発明は、チップ面積の増大を抑えつつ半導体集積回路装置の金属配線パターンの寄生抵抗に起因する動作不良を抑制することが可能な、ダミーパターンの設計方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明は次のダミーパターンの設計方法を提供する。
１）ビアパターンがマトリクス状に複数配置されたパターンデータを作成するステップと、第１配線パターンを含む第１配線層のパターンデータを作成するステップと、前記第１配線層に対して積層関係にあり、前記第１配線パターンに対して積層方向に重なり領域を有する第２配線パターンを含む第２配線層のパターンデータを作成するステップと、前記第２配線パターンに対して第１の値だけオーバーサイズしたオーバーサイズパターンのパターンデータを作成するステップと、前記第１配線パターンから、前記オーバーサイズパターンとの前記積層方向に対する重なり領域を消去した一又は複数の図形のパターンデータを作成するステップと、前記一又は複数の図形を第２の値だけアンダーサイズし、前記第２の値以下の図形が消去されたアンダーサイズパターンのパターンデータを作成するステップと、前記アンダーサイズパターンを前記第２の値だけオーバーサイズして元のサイズに戻した第１ダミーパターンのパターンデータを作成するステップと、前記複数のビアパターンから、前記第１ダミーパターンに対応する領域内のビアパターンを抽出した抽出ビアパターンのパターンデータを作成する第１ビアパターン抽出ステップと、前記第２配線パターンと前記第１ダミーパターンとを合成した第２配線層の合成パターンデータを作成するステップと、前記第２配線パターンと前記第１ダミーパターンとが合成された第２配線層の隙間を埋める第２ダミーパターンのパターンデータを作成するステップと、を有し、前記抽出ビアパターンは、前記第１配線パターンと前記第１ダミーパターンとを前記積層方向に接続するパターンであることを特徴とするダミーパターンの設計方法。
２）前記第１ビアパターン抽出ステップの後に、前記第１ダミーパターンを前記第１配線パターンに流れる電流の方向に第３の値だけアンダーサイズしたアンダーサイズ図形のパターンデータを作成するステップと、前記抽出ビアパターンから、前記アンダーサイズ図形に対応する領域内のビアパターンを抽出して消去したパターンデータを作成するステップと、をさらに有することを特徴とする１）記載のダミーパターンの設計方法。
【発明の効果】
【００１０】
本発明によれば、チップ面積の増大を抑えつつ半導体集積回路装置の金属配線パターンの寄生抵抗に起因する動作不良を抑制することが可能になるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】本発明のダミーパターンの設計方法の実施例１を説明するための模式的平面図である。
【図２】本発明のダミーパターンの設計方法の実施例１を説明するための模式的平面図である。
【図３】本発明のダミーパターンの設計方法の実施例１を説明するための模式的平面図である。
【図４】本発明のダミーパターンの設計方法の実施例１を説明するための模式的平面図である。
【図５】本発明のダミーパターンの設計方法の実施例１を説明するための模式的平面図である。
【図６】本発明のダミーパターンの設計方法の実施例１を説明するための模式的平面図である。
【図７】本発明のダミーパターンの設計方法の実施例１を説明するための模式的平面図である。
【図８】本発明のダミーパターンの設計方法の実施例１を説明するための模式的平面図及び模式的断面図である。
【図９】本発明のダミーパターンの設計方法の実施例２を説明するための模式的平面図である。
【図１０】本発明のダミーパターンの設計方法の実施例２を説明するための模式的平面図である。
【図１１】本発明のダミーパターンの設計方法の実施例２を説明するための模式的平面図である。
【図１２】本発明のダミーパターンの設計方法の実施例２を説明するための模式的平面図である。
【図１３】本発明のダミーパターンの設計方法の実施例２を説明するための模式的平面図である。
【図１４】本発明のダミーパターンの設計方法の実施例２を説明するための模式的平面図である。
【図１５】本発明のダミーパターンの設計方法の実施例２を説明するための模式的平面図である。
【図１６】本発明のダミーパターンの設計方法の実施例２を説明するための模式的平面図である。
【図１７】本発明のダミーパターンの設計方法の実施例２を説明するための模式的平面図である。
【図１８】本発明のダミーパターンの設計方法の実施例２を説明するための模式的平面図及び模式的断面図である。
【図１９】ダミーパターンの設計方法の従来例を説明するための模式的平面図及び模式的断面図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態を、好ましい実施例である実施例１及び実施例２により図１〜図１８を用いて説明する。
【００１３】
［実施例１］
本発明のダミーパターンの設計方法の実施例１について図１〜図８を用いて説明する。
【００１４】
図１に示すように、所定の形状を有するダミービアパターン１が所定のピッチで等間隔にマトリクス状に複数配置された「ダミービアパターン基礎データ」を作成する。
実施例１では、ダミービアパターン１の形状を一辺が０．２μｍの正方形とし、ダミービアパターン１のピッチを０．４μｍとした。
【００１５】
図２に示すように、１層目の配線層２の「第１配線層データ」を作成する。
【００１６】
同じく図２に示すように、１層目の配線層２の配線パターン３に対して積層方向に重なる、２層目の配線層４の配線パターン５を、所定の値だけオーバーサイズしたオーバーサイズ配線パターン６の「第２配線層オーバーサイズデータ」を作成する。
例えば、設計ルール上の最小配線パターン間隔が０．２μｍの場合は、設計ルールを満足させるように、配線パターン５を片側０．２μｍずつオーバーサイズする。
なお、１層目の配線層２の配線パターン３と重ならない、２層目の配線層４の配線パターンについてはオーバーサイズせずに、所定のサイズのままとする。
【００１７】
なお、図２では、１層目の配線層２の配線パターン３と２層目の配線層４の配線パターン５とオーバーサイズ配線パターン６との位置関係をわかりやすくするために、１層目の配線層２と２層目の配線層４とが積層方向に重なった状態として示している。
【００１８】
また、図２では、１層目の配線層２の複数の配線パターンのうちの１つの配線パターン３と、２層目の配線層４の複数の配線パターンのうちの２つの配線パターン５とが重なった状態として示しているが、１層目の配線層２と２層目の配線層４とでそれぞれ複数の配線パターン同士が複数の箇所で重なる場合は、各配線パターン３に重なる複数の配線パターン５に対してそれぞれ所定の値だけオーバーサイズさせる。
【００１９】
図３に示すように、１層目の配線層２の配線パターン３から、２層目の配線層４におけるオーバーサイズ配線パターン６との重なり領域を消去した領域を図形７として抽出する。
【００２０】
図４に示すように、図形７を所定の値だけアンダーサイズしたアンダーサイズダミーパターン８の「ダミーパターンアンダーサイズデータ」を作成する。
例えば、設計ルール上の最小配線パターン幅が０．２μｍの場合、配線パターン５の幅を片側０．１μｍずつアンダーサイズすると、図形７から、パターン幅が０．２μｍ以下の領域が消去される。
【００２１】
図５に示すように、アンダーサイズダミーパターン８を元のサイズ（アンダーサイズする前のサイズ）に戻し、新たなダミーパターン９とする。
次に、同じく図５に示すように、新たなダミーパターン９と、前述した複数のダミービアパターン１とのＡＮＤを取り、図６に示すように、新たなダミーパターン９に対応する領域内のダミービアパターン１を抽出した抽出ダミービアパターン１０の「ダミービアパターン抽出データ」を作成する。
【００２２】
図７に示すように、２層目の配線層４の配線パターン５に新たなダミーパターン９を合成した「第１の第２配線層ダミーパターン合成データ」を作成する。
【００２３】
なお、図７では、１層目の配線層２の配線パターン３と２層目の配線層４の配線パターン５及びダミーパターン９と抽出ダミービアパターン１０との位置関係をわかりやすくするために、１層目の配線層２と２層目の配線層４とが抽出ダミービアパターン１０で接続された状態として示している。
【００２４】
図８に示すように、２層目の配線層４の隙間を埋めるダミーパターン１２を従来の方法と同様の方法で配置した「第２の第２配線層ダミーパターン合成データ」を作成する。
上述した処理はＤＲＣ（design rule check）ツールとルールファイルを用いてＣＡＤで自動的に処理することができる。
【００２５】
なお、図８（ａ）では、１層目の配線層２の配線パターン３と２層目の配線層４の配線パターン５及びダミーパターン９，１２と抽出ダミービアパターン１０との位置関係をわかりやすくするために、１層目の配線層２と２層目の配線層４とが抽出ダミービアパターン１０で接続された状態として示している。
【００２６】
図８（ｂ）は上述した「第１配線層データ」、「ダミービアパターン抽出データ」、及び「第２の第２配線層ダミーパターン合成データ」を用いて作製した、多層配線構造を有する半導体集積回路装置の断面図であり、図８（ａ）のＡ−Ａ線における断面図に対応するものである。
即ち、図８（ｂ）に示す、金属配線パターン２３及び２１は図８（ａ）に示す配線パターン３及び５にそれぞれ対応し、金属ダミーパターン２２及び２４は図８（ａ）に示すダミーパターン１２及び９にそれぞれ対応し、金属ダミーパターン２４と金属配線パターン２３とを接続するビア１３は図８（ａ）に示す抽出ダミービアパターン１０に対応するものである。
【００２７】
上述したダミーパターンの設計方法によれば、例えば図８（ｂ）に示すように、金属ダミーパターン２４がビア１３を介して金属配線パターン２３に接続されているので、金属配線パターン２３に所定の電流Ｉａを流したとき、電流Ｉａは、金属配線パターン２３を流れると共にビア１３を介して金属ダミーパターン２４にも流れるので、金属配線パターン２３単独のときよりも金属配線パターンの寄生抵抗を低減することができる。
【００２８】
また、上述したダミーパターンの設計方法によれば、ダミーパターンの位置及び形状に応じてダミービアパターンを「ダミービアパターン基礎データ」から抽出するので、「ダミービアパターン基礎データ」をその都度、半導体集積回路装置の機種に応じて設計する必要がなく、共通化させることができる。
【００２９】
［実施例２］
本発明のダミーパターンの設計方法の実施例２について図９〜図１８を用いて説明する。
【００３０】
図９に示すように、所定の形状を有するダミービアパターン３１が所定のピッチで等間隔にマトリクス状に配置された「ダミービアパターン基礎データ」を作成する。
実施例２では、ダミービアパターン３１の形状を一辺が０．２μｍの正方形とし、ダミービアパターン３１のピッチを０．４μｍとした。
【００３１】
図１０に示すように、１層目の配線層３２の「第１配線層データ」を作成する。
【００３２】
同じく図１０に示すように、１層目の配線層３２の配線パターン３３と積層方向に重なる、２層目の配線層３４の配線パターン３５を、所定の値だけオーバーサイズしたオーバーサイズ配線パターン３６の「第２配線層オーバーサイズデータ」を作成する。
例えば、設計ルール上の最小配線パターン間隔が０．２μｍの場合は、設計ルールを満足させるように、配線パターン３５を片側０．２μｍずつオーバーサイズする。
なお、１層目の配線層３２の配線パターン３３と重ならない、２層目の配線層３４の配線パターンについてはオーバーサイズせずに、所定のサイズのままとする。
【００３３】
なお、図１０では、１層目の配線層３２の配線パターン３３と２層目の配線層３４の配線パターン３５とオーバーサイズ配線パターン３６との位置関係をわかりやすくするために、１層目の配線層３２と２層目の配線層３４とが積層方向に重なった状態として示している。
【００３４】
また、図１０では、１層目の配線層３２の複数の配線パターンのうちの１つの配線パターン３３と、２層目の配線層３４の複数の配線パターンのうちの２つの配線パターン３５とが重なった状態として示しているが、１層目の配線層３２と２層目の配線層３４とでそれぞれ複数の配線パターン同士が重なる場合は、各配線パターン３３に重なる複数の配線パターン３５に対してそれぞれ所定の値だけオーバーサイズさせる。
【００３５】
図１１に示すように、１層目の配線層３２の配線パターン３３から、２層目の配線層３４におけるオーバーサイズ配線パターン３６との重なり領域を消去した領域を図形３７として抽出する。
【００３６】
図１２に示すように、図形３７を所定の値だけアンダーサイズしたアンダーサイズダミーパターン３８の「第１のダミーパターンアンダーサイズデータ」を作成する。
例えば、設計ルール上の最小配線パターン幅が０．２μｍの場合、配線パターン３５の幅を片側０．１μｍずつアンダーサイズすると、図形３７から、パターン幅が０．２μｍ以下の領域が消去される。
【００３７】
図１３に示すように、アンダーサイズダミーパターン３８を元のサイズ（アンダーサイズする前のサイズ）に戻し、新たなダミーパターン３９とする。
次に、同じく図１３に示すように、新たなダミーパターン３９と前述した複数のダミービアパターン３１とのＡＮＤを取り、図１４に示すように、新たなダミーパターン３９に対応する領域内のダミービアパターン３１を抽出した抽出ダミービアパターン４０の「第１のダミービアパターン抽出データ」を作成する。
【００３８】
図１５に示すように、ダミーパターン３９を、ダミーパターン３９と積層関係にある配線パターン３３に流れる電流の方向に対して所定の値だけアンダーサイズしたアンダーサイズダミーパターン４１の「第２のダミーパターンアンダーサイズデータ」を作成する。
実施例２では、ダミーパターン３９を、配線パターン３３に流れる電流の方向に対して片側０．６μｍずつアンダーサイズした。
【００３９】
図１６に示すように、「第１のダミービアパターン抽出データ」から、アンダーサイズダミーパターン４１に対応する領域内の抽出ダミービアパターン４０をさらに抽出して論理減算（消去）した「第２のダミービアパターン抽出データ」を作成する。
【００４０】
図１７に示すように、２層目の配線層３４の配線パターン３５にダミーパターン３９を合成した「第１の第２配線層ダミーパターン合成データ」を作成する。
【００４１】
なお、図１７では、１層目の配線層３２の配線パターン３３と２層目の配線層３４の配線パターン３５及びダミーパターン３９と上記の論理減算で残った抽出ダミービアパターン４３との位置関係をわかりやすくするために、１層目の配線層３２と２層目の配線層３４とが抽出ダミービアパターン４３で接続された状態として示している。
【００４２】
図１８に示すように、２層目の配線層３４の隙間を埋めるダミーパターン４４を従来の方法と同様の方法で配置した「第２の第２配線層ダミーパターン合成データ」を作成する。
上述した処理はＤＲＣ（design rule check）ツールとルールファイルを用いてＣＡＤで自動的に処理することができる。
【００４３】
なお、図１８（ａ）では、１層目の配線層３２の配線パターン３３と２層目の配線層３４の配線パターン３５及びダミーパターン３９，４４と抽出ダミービアパターン４３との位置関係をわかりやすくするために、１層目の配線層３２と２層目の配線層３４とが抽出ダミービアパターン４３で接続された状態として示している。
【００４４】
図１８（ｂ）は上述した「第１配線層データ」、「第２のダミービアパターン抽出データ」、及び「第２の第２配線層ダミーパターン合成データ」を用いて作製した、多層配線構造を有する半導体集積回路装置の断面図であり、図１８（ａ）のＢ−Ｂ線における断面図に対応するものである。
即ち、図１８（ｂ）に示す、金属配線パターン５３及び５２は図１８（ａ）に示す配線パターン３３及び３５にそれぞれ対応し、金属ダミーパターン５４及び５６は図１８（ａ）に示すダミーパターン４４及び３９にそれぞれ対応し、金属ダミーパターン５６と金属配線パターン５３とを接続するビア５５は図１８（ａ）に示す抽出ダミービアパターン４３に対応するものである。
【００４５】
上述したダミーパターンの設計方法によれば、例えば図１８（ｂ）に示すように、金属ダミーパターン５６がビア５５を介して金属配線パターン５３に接続されているので、金属配線パターン５３に所定の電流Ｉｂを流したとき、電流Ｉｂは、金属配線パターン５３を流れると共にビア５５を介して金属ダミーパターン５６にも流れるので、金属配線パターン５３単独のときよりも金属配線パターンの寄生抵抗を低減することができる。
【００４６】
また、上述したダミーパターンの設計方法によれば、ダミーパターンの位置及び形状に応じてダミービアパターンを「ダミービアパターン基礎データ」から抽出するので、「ダミービアパターン基礎データ」をその都度、半導体集積回路装置の機種に応じて設計する必要がなく、共通化させることができる。
【００４７】
また、上述したダミーパターンの設計方法によれば、抽出ダミービアパターンの数（図１８参照）を実施例１（図８参照）よりも少なくすることができるので、ダミービアパターン抽出データのデータ量を少なくすることができる。
【００４８】
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
【００４９】
例えば、実施例１，２では、２層目の配線層にダミーパターンを設計する場合を例に挙げて説明したが、１層目の配線層に対しても本発明に係るダミーパターンの設計方法を適用することができ、また、配線層が３層以上ある場合は、３層目以上の配線層に対しても本発明に係るダミーパターンの設計方法を適用することができる。
【符号の説明】
【００５０】
１，３１＿ダミービアパターン、  ２，３２＿１層目の配線層、  ３，５，３３，３５＿配線パターン、  ４，３４＿２層目の配線層、  ６，３６＿オーバーサイズ配線パターン、  ７，３７＿図形、  ８，３８，４１＿アンダーサイズダミーパターン、  ９，１２，３９，４４＿ダミーパターン、  １０，４０，４３＿抽出ダミービアパターン、  １３＿ビア、  ２１，２３＿金属配線パターン、  ２２，２４＿金属ダミーパターン
【図１】
2012146845.tif 000003
【図２】
2012146845.tif 000004
【図３】
2012146845.tif 000005
【図４】
2012146845.tif 000006
【図５】
2012146845.tif 000007
【図６】
2012146845.tif 000008
【図７】
2012146845.tif 000009
【図８】
2012146845.tif 000010
【図９】
2012146845.tif 000011
【図１０】
2012146845.tif 000012
【図１１】
2012146845.tif 000013
【図１２】
2012146845.tif 000014
【図１３】
2012146845.tif 000015
【図１４】
2012146845.tif 000016
【図１５】
2012146845.tif 000017
【図１６】
2012146845.tif 000018
【図１７】
2012146845.tif 000019
【図１８】
2012146845.tif 000020
【図１９】
2012146845.tif 000021