(57)【要約】【課題】  配線と非配線とを分けて扱い、マクロ等にも半導体集積回路全体にも適用できるアンテナルールを用いるチャージアップダメージの検証方法等を提供できる。【解決手段】  配線層毎のアンテナ比の上限値を、注目配線層の階層数と総配線層数とに基づいて設定する第１のステップＳ１０、半導体集積回路のレイアウトデータに基づいて、配線層毎に所与のゲートにチャージアップダメージを与えるノードの面積を演算し、下位の配線層に含まれる同一のノードの面積との積算値を求める第２のステップＳ２０、半導体集積回路のモジュール毎に、注目モジュールに含まれる所与のゲートにチャージアップダメージを与えるノードについて、注目モジュールの最上位配線層までの面積の積算値と所与のゲートの面積とに基づいてアンテナ比を求め、注目モジュールの最上位配線層におけるアンテナ比の上限値と比較する第３のステップＳ３０を含む。【選択図】  図１
2012146894.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路における配線層毎のアンテナ比の上限値を、注目配線層の階層数と総配線層数とに基づいて設定する第１のステップと、
前記半導体集積回路のレイアウトデータに基づいて、配線層毎に所与のゲートにチャージアップダメージを与えるノードの面積を演算し、注目配線層よりも下位の配線層に含まれる同一のノードの面積との積算値を求める第２のステップと、
前記半導体集積回路に含まれるモジュール毎に、注目モジュールに含まれる所与のゲートにチャージアップダメージを与えるノードについて、前記注目モジュールの最上位配線層までの配線層における面積の積算値と前記所与のゲートの面積とに基づいてアンテナ比を求め、前記注目モジュールの最上位配線層におけるアンテナ比の前記上限値と比較する第３のステップと、を含むチャージアップダメージの検証方法。
【請求項２】
請求項１に記載のチャージアップダメージの検証方法において、
前記第１のステップは、
前記半導体集積回路のビア層およびコンタクト層である非配線層におけるアンテナ比の上限値である非配線層上限値を設定し、
前記第２のステップは、
前記半導体集積回路のレイアウトデータに基づいて、非配線層毎に所与のゲートにチャージアップダメージを与えるノードの面積を演算し、注目非配線層よりも下位の非配線層に含まれる同一ノードの面積との積算値を求め、
前記第３のステップは、
前記半導体集積回路に含まれるモジュール毎に、注目モジュールに含まれる所与のゲートにチャージアップダメージを与えるノードについて、前記注目モジュールの最上位非配線層までの非配線層における面積の積算値と前記所与のゲートの面積とに基づいてアンテナ比を求め、前記非配線層上限値と比較するチャージアップダメージの検証方法。
【請求項３】
請求項２に記載のチャージアップダメージの検証方法において、
前記第１のステップは、
前記非配線層上限値を非配線層の階層数によらない１つの値として設定するチャージアップダメージの検証方法。
【請求項４】
請求項１乃至３のいずれかに記載のチャージアップダメージの検証方法において、
前記第１のステップは、
配線層全体で許容されるアンテナ比を総配線層数によって等分した値に、注目配線層の階層数を乗じて得られる値を用いて、配線層毎のアンテナ比の上限値を設定するチャージアップダメージの検証方法。
【請求項５】
請求項１乃至４のいずれかに記載のチャージアップダメージの検証方法を行う検証装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はチャージアップダメージの検証方法および検証装置等に関する。
【背景技術】
【０００２】
半導体集積回路の製造プロセスにおけるエッチング、堆積、スパッタリング等の処理では、良好な反応のためにプラズマが多く利用されている。プラズマを用いる工程において配線等の導電体がイオン、電子を捕獲するアンテナとなり、薄いゲート酸化膜を横切って電流が流れるチャージアップが発生する。ゲート酸化膜を通過した電荷量が許容値を超えると絶縁破壊が生じてリーク電流が大きくなるとの問題が生じる。
【０００３】
そのため、前記のチャージアップによるダメージを半導体集積回路のレイアウト段階で検証することが行われている。導電体がアンテナとして電荷を蓄積する効果（以下、アンテナ効果）は導電体の面積が大きい場合に増大する。そのため、チャージアップによるダメージ（以下、チャージアップダメージ）を、ゲートに接続される配線、ビア、コンタクトの面積の積算値とゲート面積との比（以下、アンテナ比）によって見積もり、アンテナルールとして上限値を設定することが行われている。
【０００４】
特許文献１は、半導体集積回路におけるアンテナ効果によるチャージアップダメージの検証（以下、アンテナチェック）の方法を、具体例を示しながら開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−３５４６４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１の発明では、対象となる配線、ビア、コンタクトの総面積を求めてアンテナチェックを行う。このとき、引き回しによって面積が大きく変動し得る配線と、面積が大きく変動することのないビア、コンタクト（以下、非配線ともよぶ）とを別個に扱うことはできないため、柔軟なアンテナチェックを行うことはできない。
【０００７】
そして、特許文献１の発明では、設計において下位階層のみを用いて設計されたモジュール（例えば、マクロやメモリー等）にも画一的な上限値を適用する。そのため、このようなモジュールを含む半導体集積回路のアンテナチェックでエラーを生じる可能性が大きい。例えば、マクロの設計時にはアンテナチェックをパスしていても、半導体集積回路においてこのマクロを使用した場合に、このマクロの端子に接続する配線の面積が積算されるためアンテナチェックでエラーが発生し得る。
【０００８】
このとき、マクロの設計時にはマクロ用の別のアンテナルールを適用して解決してもよいが、複数のアンテナルールが存在することで、ルール間での整合が必要なこと、プロセス変更の際に一括で更新する必要があること等、管理上の問題が生じてしまう。また、階層毎にアンテナチェックを行って判断することも考えられるが、制約が大きすぎて設計自由度が損なわれてしまう。
【０００９】
本発明はこのような問題点に鑑みてなされたものである。本発明のいくつかの態様によれば、配線と非配線とを分けて扱い、マクロ等にも半導体集積回路全体にも適用できるアンテナルールを用いるチャージアップダメージの検証方法等を提供できる。
【課題を解決するための手段】
【００１０】
（１）本発明は、チャージアップダメージの検証方法であって、半導体集積回路における配線層毎のアンテナ比の上限値を、注目配線層の階層数と総配線層数とに基づいて設定する第１のステップと、前記半導体集積回路のレイアウトデータに基づいて、配線層毎に所与のゲートにチャージアップダメージを与えるノードの面積を演算し、注目配線層よりも下位の配線層に含まれる同一のノードの面積との積算値を求める第２のステップと、前記半導体集積回路に含まれるモジュール毎に、注目モジュールに含まれる所与のゲートにチャージアップダメージを与えるノードについて、前記注目モジュールの最上位配線層までの配線層における面積の積算値と前記所与のゲートの面積とに基づいてアンテナ比を求め、前記注目モジュールの最上位配線層におけるアンテナ比の前記上限値と比較する第３のステップと、を含む。
【００１１】
本発明によれば、ポリシリコン層およびメタル層を含む配線層を対象としてアンテナチェックを行う。つまり、配線（ポリシリコンおよびメタル）と非配線（ビアおよびコンタクト）とを分けて扱うことで柔軟なアンテナチェックを行うことが可能である。ここで、柔軟なアンテナチェックとは、例えば配線層と非配線層とで異なるアンテナ比の上限値を設定できることや、上限値を階層数に依存させるか否かを選択可能であることをいう。本発明では、非配線層（ビア層およびコンタクト層）とは別に、配線層を対象とする階層数に依存する上限値を設定可能である。
【００１２】
また、本発明によれば、モジュールの最上位配線層に合わせてアンテナ比を求め、モジュールの最上位配線層におけるアンテナ比の上限値と比較する。そのため、本発明では、例えば半導体集積回路の最上位配線層を含むモジュールにも、マクロなどの下位配線層だけを含むモジュールにも統一的なアンテナルールを適用して、アンテナチェックを行うことが可能である。
【００１３】
ここで、本発明における配線層を対象とするアンテナ比は、あるゲート（所与のゲート）に電気的に接続されたノードの面積のうち配線（ポリシリコンおよびメタル）部分の面積とゲートの面積との比で定められる。つまり、非配線（ビアおよびコンタクト）部分の面積は除外される。
【００１４】
アンテナ比の上限値とは、演算によって求めたアンテナ比がこの値を越える場合に、ゲート酸化膜を通過する電荷量が許容値を超えて絶縁破壊が生じると判断される値である。
【００１５】
半導体集積回路における配線層の総数を総配線層数とよび、アンテナ比に必要なノードの面積の演算が行われる１つの配線層を注目配線層とよぶ。そして、配線層は製造工程において積層されるため、下から何番目の配線層であるかを示す階層数で各配線層を区別することが可能である。
【００１６】
例えば、注目配線層がメタルの１番目の層（以下、メタル１のように表現する）であれば、その下にポリシリコンの配線層が存在するため、階層数は２である。また、半導体集積回路がメタル４までを含むとすれば、総配線層数は５である。
【００１７】
本発明では第１ステップで、配線層について非配線層とは別にアンテナ比の上限値を配線層毎に設定し、第２ステップで、所与のゲートにチャージアップダメージを与えるノードの面積を配線層毎に演算する。第２ステップでは、注目配線層よりも下位の配線層における同一ノードの面積と積算も行う。
【００１８】
また、モジュールとは半導体集積回路を構成する回路ブロックのことである。例えばマクロやメモリーなどの汎用の回路ブロックを特にモジュールとして区分する。例えば事前にレイアウトされたマクロを半導体集積回路で使用することがある。このとき、半導体集積回路は例えばメタル４までを用いて設計されるが、マクロは汎用性のために例えばメタル２までで設計されている場合がある。本発明の第３ステップは、モジュール毎の最上位配線層に応じてアンテナ比の上限値を選択して比較する。このとき、モジュールによって最上位配線層が異なっていても統一的なアンテナルールを適用できる。
【００１９】
逆に、例えばマクロの設計時に本発明のアンテナルールに従ってアンテナチェックをパスしていれば、最上位配線層の異なる半導体集積回路で使用した場合でもアンテナチェックでエラーが発生することはほとんどない。そのため、半導体集積回路で使用する時点でマクロの再設計が必要になるといった重大な問題が生じず、半導体集積回路のバージョンアップ等でレイアウト修正がある場合にも容易に対応できる。
【００２０】
なお、最上位配線層とは、モジュールを構成する最上位の配線層のことである。また、機能的に異なる例えばインターフェース回路、演算処理回路などをモジュールとして区分してもよいが、本発明では最上位配線層が同一であれば同一のモジュールとしてアンテナチェックを行うことが効率的である。
【００２１】
半導体集積回路は複数のモジュールを含み得るが、アンテナ比を求める１つのモジュールを注目モジュールとよぶ。第３のステップでは、注目モジュールを変更しながら全てのモジュールについてアンテナチェックを行ってもよいし、所与の条件により選択されたモジュールについてだけアンテナチェックを行ってもよい。
【００２２】
（２）このチャージアップダメージの検証方法において、前記第１のステップは、前記半導体集積回路のビア層およびコンタクト層である非配線層におけるアンテナ比の上限値である非配線層上限値を設定し、前記第２のステップは、前記半導体集積回路のレイアウトデータに基づいて、非配線層毎に所与のゲートにチャージアップダメージを与えるノードの面積を演算し、注目非配線層よりも下位の非配線層に含まれる同一ノードの面積との積算値を求め、前記第３のステップは、前記半導体集積回路に含まれるモジュール毎に、注目モジュールに含まれる所与のゲートにチャージアップダメージを与えるノードについて、前記注目モジュールの最上位非配線層までの非配線層における面積の積算値と前記所与のゲートの面積とに基づいてアンテナ比を求め、前記非配線層上限値と比較してもよい。
【００２３】
（３）このチャージアップダメージの検証方法において、前記第１のステップは、前記非配線層上限値を非配線層の階層数によらない１つの値として設定してもよい。
【００２４】
本発明によれば、ビア層およびコンタクト層を含む非配線層を対象としてアンテナチェックを行う。配線と非配線とを分けて扱うことで柔軟なアンテナチェックを行うことが可能である。例えば配線層とは異なるアンテナ比の上限値を、非配線層のアンテナチェックで設定できる。
【００２５】
ここで、本発明における非配線層を対象とするアンテナ比は、所与のゲートに電気的に接続されたノードの面積のうち非配線（ビアおよびコンタクト）部分の面積とゲートの面積との比で定められる。つまり、配線（ポリシリコンおよびメタル）部分の面積を除外して計算が行われる。
【００２６】
前記の配線層のアンテナチェックと同じように、アンテナ比に必要なノードの面積の演算が行われる１つの非配線層を注目非配線層とよび、モジュールを構成する最上位の配線層のことを最上位非配線層とよぶ。本発明によれば、第１ステップで、非配線層について配線層とは別にアンテナ比の上限値を設定し、第２ステップで、所与のゲートにチャージアップダメージを与えるノードの面積を非配線層毎に演算する。第２ステップでは、注目非配線層よりも下位の非配線層における同一ノードの面積との積算も行う。第３ステップでは、モジュール毎にアンテナ比の上限値との比較を行う。
【００２７】
このとき、１つのビアおよびコンタクトの形状は決まっており面積も配線と比べて小さい。そして、配線とは異なり、引き回しによって面積が著しく大きくなるようなことはない。本発明では、配線層とは性質の異なる非配線層のアンテナチェックを、配線層から独立して実行できるため、レイアウト時の変更や修正が容易になる。例えば、非配線層のアンテナチェックの結果に基づいて、配線層のレイアウトに影響なくシングルビアをダブルビアへと変更することが容易にできる。
【００２８】
なお、前記のように非配線（ビアおよびコンタクト）の面積については大幅に増える可能性が低く、階層毎に上限値を設けて比較する必要性が少ない。そのため、最上位非配線層であるか否かに関係なく、非配線層におけるアンテナ比の上限値である非配線層上限値を用いてアンテナチェックを行ってもよい。
【００２９】
（４）このチャージアップダメージの検証方法において、前記第１のステップは、配線層全体で許容されるアンテナ比を総配線層数によって等分した値に、注目配線層の階層数を乗じて得られる値を用いて、配線層毎のアンテナ比の上限値を設定してもよい。
【００３０】
本発明によれば、配線層のアンテナチェックにおいて、配線層全体で許容されるアンテナ比を総配線層数によって等分した値に、注目配線層の階層数を乗じて得られる値を用いて、配線層毎のアンテナ比の上限値を設定する。このとき、例えばマクロなどの下位配線層だけを含むモジュールにも統一的なアンテナルールを適用することができ、マクロが半導体集積回路で使用されて上位の配線層で配線が行われた場合でも、アンテナチェックでエラーが発生することはほとんどない。
【００３１】
半導体集積回路が例えばメタル４までを用いて設計される場合に総配線層数は５である。そして、半導体集積回路に含まれるマクロが例えばメタル２（階層数は３）までで設計されているとする。このとき、配線層全体で許容されるアンテナ比が５００であるとすると、このマクロに対するアンテナ比の上限値は、許容値５００を総配線層数５で割った値に階層数３を乗じた３００に設定するとよい。このマクロがアンテナチェックをパスした場合には、上位の配線層で配線を行うための余裕（５００−３００＝２００）がある。そのため、半導体集積回路で使用される場合にアンテナチェックでエラーが発生することはほとんどない。つまり、マクロの再設計といった重大な問題が生じず、半導体集積回路のバージョンアップ等で上位の配線層のレイアウト修正がある場合にも対応できる。
【００３２】
なお、非配線層においては、例えば下位の非配線層ではダブルビア、トリプルビアのみを使用し、上位の非配線層ではシングルビアも使用する場合がある。このとき、配線層のように、非配線層の総数で等分した値を階層数で乗じて上限値を求めると、最上位非配線層では問題が生じないにも関わらず、下位の非配線層ではアンテナチェックをパスしないといった不具合が生じる。本発明では、配線と非配線とを分けて扱うことが可能なため、階層数によらない１つの非配線層上限値の設定が可能であり、このような不具合を回避できる。
【００３３】
（５）本発明は、前記チャージアップダメージの検証方法を行う検証装置であってもよい。
【００３４】
本発明の検証装置は、配線と非配線とを分けて扱う柔軟なアンテナチェックを行うことが可能である。また、マクロなどの下位配線層だけを含むモジュールにも統一的なアンテナルールを適用して、アンテナチェックを行うことが可能である。
【図面の簡単な説明】
【００３５】
【図１】第１実施形態の検証方法のフローチャート。
【図２】図２（Ａ）〜図２（Ｂ）は、図１のサブルーチンのフローチャート。
【図３】第１実施形態の半導体集積回路の階層構造を説明するための図。
【図４】図４（Ａ）〜図４（Ｃ）は第１実施形態の面積の演算を説明するための図。
【図５】図５（Ａ）〜図５（Ｂ）はマクロ部分の階層構造を説明するための図。
【図６】チャージアップダメージを説明するための図。
【図７】従来のアンテナチェックの問題を説明するための図。
【図８】第１実施形態の検証方法を実行する装置の図。
【発明を実施するための形態】
【００３６】
以下、本発明の実施形態について図面を参照して説明する。まず、アンテナ効果によるチャージアップダメージと、従来のアンテナチェックの問題を説明し、その後に第１実施形態のチャージアップダメージの検証方法を説明する。
【００３７】
１．アンテナ効果によるチャージアップダメージ
図６は、アンテナ効果によるチャージアップダメージを説明するための図である。図６では半導体集積回路が製造されており、プラズマを用いたエッチング工程にあるとする。
【００３８】
図６には、基板１０、拡散領域１１−１、１１−２、素子分離層１２、ゲート酸化膜１３、サイドウォール１４、ポリシリコン２０、コンタクト３０、配線２１、２２、ビア３１、フォトレジスト４０が示されている。拡散領域１１−１、１１−２は、一方がソース、他方がドレインとなる領域である。拡散領域１１−１がソースで、拡散領域１１−２がドレインであってもよいし、逆であってもよい。基板はＰ型基板でもＮ型基板でもよいが、Ｐ型基板であれば図６のトランジスターはＮ型であり、Ｎ型基板であれば図６のトランジスターはＰ型である。
【００３９】
このエッチング工程において、導電体である配線２２がアンテナとして電荷を蓄積する。図６では配線２２は電子（マイナスの表記がある丸印）を捕獲するアンテナとなり、ビア３１、配線２１、コンタクト３０、ポリシリコン２０を経由して、ゲート酸化膜１３を横切って電流が流れるチャージアップが発生する。このとき、ゲート酸化膜１３のチャージアップダメージの大きさは、配線２２が蓄積する電荷量によって決まる。よって、配線２２の面積が大きい程チャージアップダメージが大きい。
【００４０】
このようなプラズマを用いる工程は、ポリシリコン、コンタクト、メタル１、ビア１、メタル２、…といった各階層で実行される。よって、アンテナチェックにおいては、各階層でゲート酸化膜１３にチャージアップダメージを与える導電体（配線、ビア、コンタクト）の面積の積算値を判断に用いる。
【００４１】
なお、電荷が蓄積された導電体が拡散領域に接続された場合には、基板１０へと電荷が逃げるため、ゲート酸化膜１３に電流が流れることなく放電される。半導体集積回路には放電のためのダイオードの挿入が通常行われており、エッチング工程の前には導電体の薄膜が形成されるため、ダイオードを介して放電が行われる。つまり、下位の階層において蓄積された電荷は放電されているので、各階層でゲート酸化膜１３にチャージアップダメージを与える導電体の面積を演算して、これらを積算した値をアンテナチェックに用いることができる。
【００４２】
２．従来のアンテナチェックの問題
図７は従来のアンテナチェックの問題を説明するための図である。ここで、従来のアンテナチェックとは、特許文献１の発明のような手法であって、モジュール（例えばマクロやメモリー）によって扱いを変えることなく、画一的に半導体集積回路の全体で使用する上限値を適用するアンテナチェックをいう。
【００４３】
図７は、ある半導体集積回路の部分的な断面を示しており、下位の層からポリシリコン層（ｐｏｌｙｓｉｌｉｃｏｎ）、コンタクト層（ｃｏｎｔａｃｔ）、メタル１層（ｍｅｔａｌ−１）、ビア１層（ｖｉａ−１）、メタル２層（ｍｅｔａｌ−２）、ビア２層（ｖｉａ−２）、メタル３層（ｍｅｔａｌ−３）、ビア３層（ｖｉａ−３）、メタル４層（ｍｅｔａｌ−４）を含む。図中の斜線部分は属する層に応じた配線（ポリシリコン、メタル）または非配線（コンタクト、ビア）を表している。図７には、ビア１３２（ビア２）、配線１２３（メタル３）、ビア１３３（ビア３）、配線１２４（メタル４）とマクロ１００が示されている。ビア１３２、配線１２３、ビア１３３、配線１２４は電気的に接続されておりノードとしては同一である。ここでは、これらをまとめて上位配線とよぶ。
【００４４】
マクロ１００は、汎用モジュールであって、半導体集積回路とは別に事前に設計されているものとする。半導体集積回路がマクロ１００を使用する場合には上位配線によって他の回路との接続が必要になる。アンテナチェックにおいては、マクロ１００のゲートに接続された上位配線も考慮する必要がある。
【００４５】
従来のアンテナチェックでは、マクロ１００も半導体集積回路全体と同じように扱ってアンテナチェックを行う。ここで、例えば許容されるアンテナ比が９００であるとする。そして、マクロ１００におけるアンテナ比は上限値である許容値をぎりぎりでパスする９００であるとする。この場合でもマクロ１００はアンテナチェックをパスすることになる。しかし、上限値まで余裕がないため、上位配線を行った半導体集積回路全体でのアンテナチェックでエラーとなる。このとき、例えばマクロを再設計しなければならないといった重大な問題が生じる。
【００４６】
この問題をマクロ１００の設計時にはマクロ用の別のアンテナルールを適用することで解決してもよいが、複数のアンテナルールが存在することで、ルール間での整合が必要なこと、プロセス変更の際に一括で更新する必要があること等、管理上の問題が生じてしまう。
【００４７】
また、階層毎にアンテナチェックを行って判断することも考えられるが、制約が大きすぎて設計自由度が損なわれてしまう。例えば、メタル１層とメタル２層において許容値をそれぞれ５０とした場合、メタル１層のアンテナ比が５５であればエラーとなってしまう。もし、メタル２層でのアンテナ比が４０であって、両者を合わせればアンテナチェックをパスする場合でもエラーと判断され、設計自由度が損なわれている。また、例えば下位の非配線層であるコンタクト層やビア１層ではダブルビア、トリプルビアのみを使用し、上位の非配線層であるビア２層やビア３層ではシングルビアも使用することがある。このときも、階層毎にアンテナチェックを行って判断すると、全体としては余裕がある場合でも下位の非配線層でエラーとなる可能性がある。
【００４８】
このように、従来のアンテナチェックの手法では、マクロ等のモジュールも同じ上限値でチェックするため、半導体集積回路全体でエラーが生じるとの問題が生じていた。また、特許文献１のような手法では、配線と非配線とを合算して計算するため、柔軟なアンテナチェックを行うことができなかった。
【００４９】
３．第１実施形態
本実施形態におけるチャージアップダメージの検証方法、検証装置について図１〜図５（Ｂ）、図８を参照して説明する。なお、図６〜図７と同じ要素については同じ番号を付しており説明は省略する。
【００５０】
３．１．チャージアップダメージの検証方法のフローチャート
図１〜図２（Ｂ）は本実施形態におけるチャージアップダメージの検証方法のフローチャートを示す。図１はメインルーチンのフローチャートであり、図２（Ａ）〜図２（Ｂ）は図１のサブルーチンのフローチャートである。図１のように、本実施形態におけるチャージアップダメージの検証方法は第１のステップＳ１０、第２のステップＳ２０、第３のステップＳ３０を含む。
【００５１】
３．１．１．第１のステップ
第１のステップＳ１０ではアンテナ比の上限値を設定する。本実施形態では、配線層と非配線層とを区別してそれぞれの上限値を設定する。このとき、配線層におけるアンテナチェックでは、配線層毎に上限値を設定する。なお、配線層についてだけアンテナチェックを行い、第１のステップＳ１０では配線層毎の上限値だけを設定してもよい。逆に、非配線層についてだけアンテナチェックを行い、第１のステップＳ１０では非配線層上限値のみを設定してもよい。本実施形態のアンテナチェックでは、アンテナ比が上限値を越える場合に、ゲート酸化膜を通過する電荷量が許容値を超えて絶縁破壊が生じると判断される。
【００５２】
ここで、図３のような階層構造を持つ半導体集積回路を例として、本実施形態におけるチャージアップダメージの検証方法を説明する。図３は半導体集積回路の部分断面図である。各階層名については図７と同じであるため説明を省略する。各階層には通し番号である層番号が付されている。例えばビア２層の層番号は６であり、メタル３層の層番号は７である。層番号は各階層を区別するのに用いられる。
【００５３】
なお、本明細書では層番号は階層数とは異なる。階層数とは、注目する配線層（又は非配線層）が配線層（非配線層）において下から何番目かを示すものである。例えばビア２層（層番号は６）の階層数は、下位にコンタクト層とビア１層があるので３である。また、例えばメタル３層（層番号は７）の階層数は下位にポリシリコン層、メタル１層とメタル２層があるので４である。
【００５４】
そして、図３の例では、最上位配線層はメタル４層で層番号は９である。また、最上位非配線層はビア３層で層番号は８である。ここで、最上位の層（メタル４層）の層番号９をＬｔｏｐとする。図３は、ポリシリコン２０、コンタクト３０、配線２１−１、２１−２、２２−１、２２−２、２３−１、２３−２、２４−１、２４−２、ビア３１−１、３１−２、３１−３、３２−１、３３−１、３３−２、３３−３で構成される同一のノードを示している。
【００５５】
第１のステップＳ１０において、図３の例では、ポリシリコン層、メタル１層、メタル２層、メタル３層、メタル４層の階層毎にアンテナ比の上限値が設定される。そして、それ以外の非配線層については、１つの上限値である非配線層上限値が設定される。上限値の設定に用いる計算式については後述する。
【００５６】
３．１．２．第２のステップ
図２（Ａ）は、第２のステップＳ２０のサブルーチンを示す。第２のステップＳ２０では、まず半導体集積回路のレイアウトデータが入力される（Ｓ２１）。レイアウトデータは、レイヤー（層）情報と座標情報とを含む。また、半導体集積回路における回路ブロックであるモジュールの情報も含んでいてもよい。レイアウトデータによって、アンテナ比の計算に必要な配線又は非配線の面積の演算、および同一ノードの面積の積算が可能になる。
【００５７】
次に、層番号Ｌを初期化する（Ｓ２２）。層番号Ｌは注目配線層又は注目非配線層を示す。本実施形態では、層番号Ｌを１に初期化し、所定の処理（Ｓ２４、Ｓ２５）の実行後に１ずつインクリメントする（Ｓ２６）。図３の例では、層番号Ｌが奇数であれば配線層の処理を、偶数であれば非配線層の処理を行っていることになる。
【００５８】
層番号ＬがＬｔｏｐ以下の場合には（Ｓ２３Ｎ）、所与のゲートにチャージアップダメージを与えるノードであって、注目配線層又は注目非配線層に含まれるものの面積を演算する（Ｓ２４）。ここで、層番号Ｌが３（注目配線層がメタル１層）の場合について、図４（Ａ）を用いて面積の演算を説明する。図４（Ａ）のように、メタル１層には配線２１−１と配線２１−２が存在するが、メタル１層の製造工程において電荷を蓄積してゲート酸化膜を横切る電流を流すのは配線２１−１だけである。そのため、レイアウトデータから配線２１−１の情報だけを抽出して面積の演算（Ｓ２４）を行うことになる。このように、各層の処理工程においてチャージアップを発生させる配線は、図４（Ｂ）の太線で示される配線である。また、非配線については、図４（Ｃ）の太線で示される非配線（コンタクトおよびビア）が対象である。面積の演算（Ｓ２４）では、図４（Ｂ）および図４（Ｃ）における太線の要素の面積を、層番号Ｌに応じて演算する。なお、図４（Ａ）〜図４（Ｃ）の階層と配線、非配線は図３と同じである。
【００５９】
再び図２（Ａ）に戻る。面積の演算（Ｓ２４）の後には、アンテナ比の計算に必要な積算値を求めて保存する（Ｓ２５）。つまり、同一ノードであって、下位の層において演算された面積と積算する。この積算された値（積算値）は第３のステップで使用できるように保存される。このとき、配線層において面積を演算していれば、下位の配線層の同一ノードの面積との積算が行われる。また、非配線層において面積を演算していれば、下位の非配線層の同一ノードの面積との積算が行われる。
【００６０】
例えば、層番号Ｌが６であり、注目非配線層がビア２層である場合には、ビア３２−１の面積と下位の非配線層におけるビア３１−１およびコンタクト３０の面積とが積算される（図３、図４（Ｃ）参照）。また、例えば層番号Ｌが８（最上位非配線層）の場合には図４（Ｃ）の太線の非配線の面積を全て足した値が積算値となる。そして、例えば層番号Ｌが９（最上位配線層）の場合には図４（Ｂ）の太線の配線の面積を全て足した値が積算値となる。
【００６１】
本実施形態では、その後に層番号Ｌを１ずつインクリメントする（Ｓ２６）。つまり、全ての層において積算値を求めて保存する。そして、層番号ＬがＬｔｏｐ（この例では９）よりも大きい場合には、全ての層について所定の処理（Ｓ２４、Ｓ２５）を実行したので、第３のステップＳ３０に移る（Ｓ２３Ｙ）。
【００６２】
なお、第２のステップにおいて、層番号Ｌの初期化（Ｓ２２）と層番号Ｌのインクリメント（Ｓ２６）とを調整することで、配線層又は非配線層だけについて面積、積算値を求めることが可能である。例えば、層番号Ｌを１に初期化し（Ｓ２２）、層番号Ｌを２ずつインクリメント（Ｓ２６）すれば配線層だけについて面積、積算値を求めることができる。また、層番号Ｌを２に初期化し（Ｓ２２）、層番号Ｌを２ずつインクリメント（Ｓ２６）すれば非配線層だけについて面積、積算値を求めることができる。このように、層番号Ｌの初期値とインクリメントする数を調整することで、第２のステップの処理を一部の層について効率的に実行することも可能である。
【００６３】
３．１．３．第３のステップ
図２（Ｂ）は、第３のステップＳ３０のサブルーチンを示す。本実施形態の第３のステップＳ３０では、回路を構成する最上位配線層が同じものを１つのモジュールとして扱う。例えば、マクロやメモリーを含まない半導体集積回路では、半導体集積回路全体を１つのモジュールとして扱ってもよい。ここでは、第３のステップＳ３０を説明するために、半導体集積回路がメタル２層までで構成される１つのマクロを含むとする（図７参照）。このマクロは１つのモジュールとして扱われる。
【００６４】
第３のステップＳ３０では、アンテナ比が計算されてアンテナチェックをパスするか否かの判断が行われるが、本実施形態ではモジュール毎に処理を進める。そして、全モジュールが終了（Ｓ３１Ｙ）するまで、所定の処理（Ｓ３２〜Ｓ３４）が実行される（Ｓ３１Ｎ）。
【００６５】
なお、全モジュールとは、半導体集積回路が含む全部のモジュールに限らず、所与の条件により選択されたモジュールの全てであってもよい。半導体集積回路の全体のレイアウトにおいて、半導体集積回路が含む全てのモジュールについてアンテナチェックが行われてもよい。しかし、マクロのように独立してレイアウトが行われるモジュールについては、ここで説明する例のように、マクロの設計段階でアンテナチェックが行われることが一般に望ましい。この場合にはマクロの最上位配線層が考慮される。
【００６６】
３．１．３．１．アンテナ比
第３のステップＳ３０では、第２のステップＳ２０において保存された面積の積算値に基づいてアンテナ比を計算する（Ｓ３２）。本実施形態では、配線層のアンテナ比の計算と非配線層のアンテナ比の計算をモジュール毎にそれぞれ行う。
【００６７】
まず、メタル４層までの全層を用いて回路を構成するモジュール（以下、モジュールＡ）が図４（Ｂ）〜図４（Ｃ）の構成を含むとして説明する。ポリシリコン２０、配線２１−１、２２−１、２２−２、２３−１、２４−１、２４−２の面積の積算値をＳＭＡとする（図４（Ｂ）参照）。そして、コンタクト３０、ビア３１−１、３２−１、３３−１の面積の積算値をＳＶＡとする（図４（Ｃ）参照）。また、これらの配線等が接続されている図外のゲートＧＡの面積をＳＧＡとする。このとき、このモジュールにおけるゲートＧＡの配線層のアンテナ比ＡＲＭＡはＡＲＭＡ＝ＳＭＡ／ＳＧＡで表される。また、非配線層のアンテナ比ＡＲＶＡはＡＲＶＡ＝ＳＶＡ／ＳＧＡで表される。
【００６８】
次に、メタル２層までで構成される１つのマクロであるモジュール（以下、モジュールＢ）が図５（Ａ）〜図５（Ｂ）の構成を含むとして説明する。なお、図５（Ａ）と図５（Ｂ）は同一の構造であって、それぞれ図４（Ｂ）と図４（Ｃ）のメタル２層までの構造に対応する。
【００６９】
具体的には、ポリシリコン２０Ａ、コンタクト３０Ａ、配線２１−３、２１−４、２２−３、２２−４、ビア３１−４、３１−５、３１−６で構成されるマクロに含まれる同一のノードを示している。配線２１−３、２１−４はメタル１であり、配線２２−３、２２−４はメタル２である。また、ビア３１−４、３１−５、３１−６はビア１である。
【００７０】
図５（Ａ）の太線の配線はメタル２層までの各層の処理工程においてチャージアップを発生させる配線を示す。また、非配線については、図５（Ｂ）の太線で示される非配線（コンタクトおよびビア）が対象である。
【００７１】
ポリシリコン２０Ａ、配線２１−３、２２−３、２２−４の面積の積算値をＳＭＢとする。そして、コンタクト３０Ａ、ビア３１−４の面積の積算値をＳＶＢとする。また、これらの配線等が接続されている図外のゲートＧＢの面積をＳＧＢとする。このとき、このモジュール（マクロ）におけるゲートＧＢの配線層のアンテナ比ＡＲＭＢはＡＲＭＢ＝ＳＭＢ／ＳＧＢで表される。また、非配線層のアンテナ比ＡＲＶＢはＡＲＶＢ＝ＳＶＢ／ＳＧＢで表される。
【００７２】
このように、第２のステップＳ２０において保存された面積の積算値とゲート面積に基づいて、配線層と非配線層とで個別にアンテナ比を計算する（Ｓ３２）。
【００７３】
３．１．３．２．上限値
第３のステップでは、第１のステップで設定されたアンテナ比の上限値を選択して比較に用いる。この例では、モジュールＡ、モジュールＢのそれぞれについて配線層および非配線層のアンテナ比をそれぞれ比較する。
【００７４】
第１のステップでは、アンテナ比の上限値を設定するのに、まず許容される総アンテナ比を配線層および非配線層に割り当てる。そして配線層に割り当てられたアンテナ比を総配線層数と階層数とに基づいて配線層毎に割り当てる。
【００７５】
具体例を示すと、総アンテナ比が９００の場合、例えば配線層に５００、非配線層に４００を割り当てることができる。そして、非配線層はプロセスで定まるアンテナ効果を考慮して上限値を定める。例えば、あるプロセスにおいてアンテナ効果が配線と非配線とで１：５０の割合であるとすると、非配線層上限値は４００／５０＝８となる。本実施形態では、非配線層上限値は階層数によらずに使用される値である。つまり、メタル４層まであるモジュールＡでも、メタル２層までしかないモジュールＢでも非配線層上限値は８である。
【００７６】
配線層のアンテナ比の上限値は、総配線層数と階層数に基づいて定められるが、半導体集積回路の総配線層数はメタル４層まであるので５である。そこで、配線層に割り当てられた５００を総配線層数（５）で割った値１００に注目配線層の階層数を乗じた値が、注目配線層における上限値になる。
【００７７】
第１のステップでは、階層数が１のポリシリコン層の上限値を１００と設定し、メタルＸ層（Ｘ＝１、２、３、４）の上限値を（Ｘ＋１）＊１００と設定する。そして、第３のステップでは、マクロ毎の最上位配線層に応じた上限値を選択することになる。
【００７８】
マクロＡでは、最上位配線層がメタル４層であるため、上限値５００を用いて比較を行う。マクロＢでは、最上位配線層がメタル２層であるため、上限値３００を用いて比較を行う。マクロＢでは、上位の配線層（ここでは、メタル３層とメタル４層）における配線を考慮した上限値が使われるため、使用される段階でマクロの再設計が必要になるといった問題を生じなくなる。
【００７９】
この例におけるアンテナチェックを具体的に示す。例えば、モジュールＡのゲートＧＡの配線層のアンテナ比ＡＲＭＡは５００以下であればパスする。一方、モジュールＢのゲートＧＢの配線層のアンテナ比ＡＲＭＢは３００以下であればパスする。また、モジュールＡ、Ｂの非配線層のアンテナ比ＡＲＶＡ、ＡＲＶＢはどちらも８以下であればパスする。
【００８０】
なお、この例では配線層の上限値は、割り当てられたアンテナ比（５００）を総配線層数（５）で割った値（１００）の倍数となっているが、必ずしも倍数である必要はない。例えば、階層毎に重みづけや加算値を設定して調整してもよい。また、割り当てられたアンテナ比が総配線層数で割り切れない場合にも、その値の倍数を目安として調整を行ってもよい。
【００８１】
上限値との比較（Ｓ３３）の終了後には、アンテナチェックのパス、フェイル（エラー）を含めて必要な情報を結果として出力する（Ｓ３４）。設計者は、出力された結果に基づいて、必要ならばレイアウトの修正を行うことができる。
【００８２】
本実施形態のチャージアップダメージの検証方法によれば、配線（ポリシリコンおよびメタル）と非配線（ビアおよびコンタクト）とを分けて扱うことで柔軟なアンテナチェックを行うことが可能である。例えば、結果が出力（Ｓ３４）された後に、一部の配線層だけを修正した場合には、その後のアンテナチェックでは、配線層だけを対象としてアンテナチェックを行ってもよい。非配線層のアンテナチェックを省略することで、検証時間を短縮することが可能である。
【００８３】
また、本実施形態のチャージアップダメージの検証方法によれば、マクロなどの下位配線層だけを含むモジュールにも統一的なアンテナルールを適用して、アンテナチェックを行う。このとき、マクロの設計時にアンテナチェックをパスしていれば、最上位配線層の異なる半導体集積回路で使用した場合でもアンテナチェックでエラーが発生することはほとんどない。そのため、半導体集積回路で使用する時点でマクロの再設計が必要になるといった重大な問題が生じない。
【００８４】
３．２．検証装置
図８は第１実施形態の検証方法を実行する検証装置１の例を示す図である。検証装置１は、ＣＰＵ２、入力部３、記憶部４、表示部５を含む。
【００８５】
ＣＰＵ２は、例えば第１〜第３のステップにおけるアンテナ比の上限値の設定、アンテナ比の計算と積算、上限値との比較等を行う。
【００８６】
入力部３は、例えば第２のステップにおいてレイアウトデータを受け取る。また、半導体集積回路におけるモジュールを区分する情報などを受け取ってもよい。
【００８７】
記憶部４は、例えば第１実施形態の検証方法を実行するためのＣＰＵ２のプログラムを保存したり、積算値やＣＰＵ２の計算過程で生じる中間データを保存したりする。記憶部４はＳＲＡＭ、ＤＲＡＭ、マスクＲＯＭ、フラッシュメモリーやその他のメモリーを含んでいてもよい。
【００８８】
表示部５は、例えば第３のステップにおける上限値との比較結果やエラーが生じた場合の詳細内容等を表示する。表示部５はＬＣＤ（Liquid Crystal Display）、ＣＲＴ（Cathode Ray Tube）、ＥＰＤ（Electrophoretic Display）といった表示装置であってもよい。
【００８９】
このような、検証装置を用いて、配線と非配線とを分けて扱う柔軟なアンテナチェックが可能である。また、マクロなどの下位配線層だけを含むモジュールにも統一的なアンテナルールを適用して、アンテナチェックを行うことが可能である。
【００９０】
これらの例示に限らず、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【００９１】
１…検証装置、２…ＣＰＵ、３…入力部、４…記憶部、５…表示部、１０…基板、１１−１…拡散領域、１１−２…拡散領域、１２…素子分離層、１３…ゲート酸化膜、１４…サイドウォール、２０…ポリシリコン、２０Ａ…ポリシリコン、２１…配線（メタル１）、２１−１…配線（メタル１）、２１−２…配線（メタル１）、２１−３…配線（メタル１）、２１−４…配線（メタル１）、２２…配線（メタル２）、２２−１…配線（メタル２）、２２−２…配線（メタル２）、２２−３…配線（メタル２）、２２−４…配線（メタル２）、２３−１…配線（メタル３）、２３−２…配線（メタル３）、２４−１…配線（メタル４）、２４−２…配線（メタル４）、３０…コンタクト、３０Ａ…コンタクト、３１…ビア（ビア１）、３１−１…ビア（ビア１）、３１−２…ビア（ビア１）、３１−３…ビア（ビア１）、３１−４…ビア（ビア１）、３１−５…ビア（ビア１）、３１−６…ビア（ビア１）、３２−１…ビア（ビア２）、３３−１…ビア（ビア３）、３３−２…ビア（ビア３）、３３−３…ビア（ビア３）、４０…フォトレジスト、１００…マクロ、１２３…配線（メタル３）、１２４…配線（メタル４）、１３２…ビア（ビア２）、１３３…ビア（ビア３）
【図１】
2012146894.tif 000003
【図２】
2012146894.tif 000004
【図３】
2012146894.tif 000005
【図４】
2012146894.tif 000006
【図５】
2012146894.tif 000007
【図６】
2012146894.tif 000008
【図７】
2012146894.tif 000009
【図８】
2012146894.tif 000010