(57)【要約】【課題】小型かつ安価で簡便に利用でき、数時間からさらに長い期間にわたる光の積算照度を測定できる積算照度センサを提供する。【解決手段】バンドギャップがＥ１の第１ｐ型半導体層１とバンドギャップがＥ２の第２ｐ型半導体層２とバンドギャップがＥ３の第３ｐ型半導体層３とがこの順番で積層され、各バンドギャップの大きさはＥ１＞Ｅ２＞Ｅ３の条件を満足し、第１ｐ型半導体層１は内部に初期的に存在している水素を含有し、自身に流れた電流量に応じて水素が第１ｐ型半導体層１から第３ｐ型半導体層３へと拡散していくことにより積層方向抵抗値が変化していく半導体素子Ｓ１と、半導体素子Ｓ１の抵抗値の変化を測定することにより半導体素子Ｓ１に流れた積算電流を検出する抵抗測定器１６と、照射された光の照度に対応した大きさの電流を出力し半導体素子Ｓ１を駆動する受光素子１５とを備え、積算電流から受光素子に照射された光の積算照度を検出する。【選択図】図１
2012163430.tif 000002
【特許請求の範囲】
【請求項１】
積算照度センサであって、
バンドギャップの大きさがＥ１の第１ｐ型半導体層とバンドギャップの大きさがＥ２の第２ｐ型半導体層とバンドギャップの大きさがＥ３の第３ｐ型半導体層とがこの順番で積層され、各バンドギャップの大きさはＥ１＞Ｅ２＞Ｅ３の条件を満足し、前記第１ｐ型半導体層は内部に初期的に存在している水素を含有し、自身に流れた電流量に応じて前記水素が前記第１ｐ型半導体層から前記第２ｐ型半導体層を経て前記第３ｐ型半導体層へと拡散していくことにより積層方向抵抗値が変化していく半導体素子と、
前記半導体素子に流れた電流量に応じて変化していく前記半導体素子の前記積層方向抵抗値を測定することにより、前記半導体素子に流れた積算電流を検出する抵抗測定器と、
照射された光の照度に対応した大きさの電流を出力し、前記半導体素子を駆動する受光素子と
を備え、
前記積算電流から前記受光素子に照射された光の積算照度を検出することを特徴とする積算照度センサ。
【請求項２】
請求項１に記載の積算照度センサであって、前記第１ｐ型半導体層１はｐ型ＡｌＧａＩｎＰで構成され、前記第２ｐ型半導体層２はｐ型ＧａＩｎＰで構成され、前記第３ｐ型半導体層３はｐ型ＧａＡｓで構成されることを特徴とする積算照度センサ。
【請求項３】
請求項１または２に記載の積算照度センサであって、前記第１ｐ型半導体層と前記第２ｐ型半導体層と前記第の３ｐ型半導体層に添加されるｐ型のドーパントがＺｎまたはＭｇの少なくと一方であることを特徴とする積算照度センサ。
【請求項４】
請求項１から３のいずれか１項に記載の積算照度センサであって、前記受光素子が太陽電池であることを特徴とする積算照度センサ。
【請求項５】
半導体素子の製造方法であって、
ｐ型半導体基板の表面に、バンドギャップの大きさがＥ１の第１ｐ型半導体層を積層する工程と、
前記第１ｐ型半導体層の表面に、バンドギャップの大きさがＥ２かつＥ１＞Ｅ２の第２ｐ型半導体層を積層する工程と、
前記第２ｐ型半導体層の表面に、バンドギャップの大きさがＥ３かつＥ２＞Ｅ３の第３ｐ型半導体層を積層する工程と、
積層終了後の降温過程において、所定の温度になるまでアルシン（ＡｓＨ３）の供給を行い、前記第１ｐ型半導体層の中に水素を拡散させる工程と
を備えることを特徴とする製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光強度を積算して測定する積算照度センサおよび半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
近年、太陽電池の低価格化に伴って、一般家庭での太陽光利用が徐々に普及しつつある。しかしながら、大規模太陽光発電所のように、事前に立地条件を入念に調査できるケースと異なり、一般家庭では既に購入した家屋において最も適切な設置場所を選ばざるを得ない。特に狭い範囲に高さの異なる住宅が密集する市街地において設置を考える場合、最も効率の良い設置場所の選定は重要な課題となる。このため個人敷地の複数箇所において、安価で簡便に１日あるいは長期にわたる太陽光の積算照度の比較ができる装置があれば非常に有用である。
【０００３】
あるいは、人体への紫外線などの影響は、健康被害を被る可能性があるのみならず美容の面でも悪影響が懸念され、肌への紫外線照射量を抑制するといったことに関心が高まっている。こうした観点からも、ある期間における太陽光照度の積算値の比較ができれば、肌を管理する上で有効な情報となる。この場合は、小型で携帯しても違和感が無く簡便に利用できる装置であることが望ましい。
【０００４】
以上のような観点から、太陽光などの光による照度の積算値を計測するための、小型かつ安価で簡便に利用できる装置が望まれる。
【０００５】
こうした要望に対して、従来の装置としては、特許文献１に開示されているように、フォトダイオード等の受光素子とオペアンプによる積分回路を組み合わせて、光の積算照度を測定する光積分回路がある。ただし、特許文献１の光積分回路では、積分時間を長くすることができないといった問題があり、前述の用途には適さない。
【０００６】
また、積分時間を長くするために、特許文献１の光積分回路のようなオペアンプによる積分回路ではなく、特許文献２に開示されているようなＩ／Ｆ変換(電流を周波数に変換する)回路を用いる電流測定回路を応用することも考えられる。特許文献２の電流測定回路では、負荷に流れる電流の大きさに応じてパルス信号の発生量を変化させ、このパルス信号をデジタル的にカウントすることにより負荷に流れる積算電流を測定している。そこで、負荷電流をフォトダイオード等の受光素子に流れる電流と置き換えれば積算照度の測定が可能である。
【０００７】
しかしながら、特許文献２の電流測定回路を応用する場合、(特許文献１の装置でも同様だが)電子回路を駆動するための電源が必要となってしまい、小型で安価にといった目的にはそぐわない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開昭６１−２０８２８号公報
【特許文献２】特開２００１−３２４５１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
以上説明したように、従来の装置では所望の機能が得られなかったり、機能を満足させると小型かつ安価で簡便に利用できるといった目的を達成することができない。
【００１０】
そこで、本発明は、小型かつ安価で簡便に利用でき、数時間からさらに長い期間にわたる光の積算照度を測定できる積算照度センサを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明の第一の技術的側面に係る積算照度センサは、バンドギャップの大きさがＥ１の第１ｐ型半導体層（１）とバンドギャップの大きさがＥ２の第２ｐ型半導体層（２）とバンドギャップの大きさがＥ３の第３ｐ型半導体層（３）とがこの順番で積層され、各バンドギャップの大きさはＥ１＞Ｅ２＞Ｅ３の条件を満足し、第１ｐ型半導体層（１）は内部に初期的に存在している水素を含有し、自身に流れた電流量に応じて水素が第１ｐ型半導体層１から第２ｐ型半導体層２を経て第３ｐ型半導体層３へと拡散していくことにより積層方向抵抗値が変化していく半導体素子（Ｓ１）と、半導体素子（Ｓ１）に流れた電流量に応じて変化していく半導体素子（Ｓ１）の積層方向抵抗値を測定することにより半導体素子（Ｓ１）に流れた積算電流を検出する抵抗測定器（１６）と、照射された光の照度に対応した大きさの電流を出力し半導体素子（Ｓ１）を駆動する受光素子１５とを備え、積算電流から受光素子に照射された光の積算照度を検出する。
【００１２】
また、本発明の第二の技術的側面に係る半導体素子の製造方法は、ｐ型半導体基板の表面にバンドギャップの大きさがＥ１の第１ｐ型半導体層（１）を積層する工程と、第１ｐ型半導体層（１）の表面にバンドギャップの大きさがＥ２かつＥ１＞Ｅ２の第２ｐ型半導体層（２）を積層する工程と、第２ｐ型半導体層の表面にバンドギャップの大きさがＥ３かつＥ２＞Ｅ３の第３ｐ型半導体層（３）を積層する工程と、積層終了後の降温過程において所定の温度になるまでアルシン（ＡｓＨ３）の供給を行い第１ｐ型半導体層の中に水素を拡散させる工程とを備える。
【発明の効果】
【００１３】
本発明の第一の技術的側面に係る積算照度センサによれば、小型かつ安価で簡便に利用できるとともに、数時間からさらに長い期間にわたる光の積算照度を測定することができる。
【００１４】
また、本発明の第二の技術的側面に係る半導体素子の製造方法によれば、本発明の第一の技術的側面に係る積算照度センサに用いる積算電流センサである半導体素子を安価かつ大量に製造することが可能である。
【図面の簡単な説明】
【００１５】
【図１】図１において、（ａ）は実施例１に係る積算照度センサの構成を表す回路図であり、（ｂ）は実施例１に係る積算照度センサに用いる積算電流センサを模式的に示す斜視図である。
【図２】図２は、実施例１に係る積算照度センサに用いる積算電流センサの製造方法を示す断面模式図である。
【図３】図３は、実施例１に係る積算照度センサに用いる積算電流センサに電流を流した場合の通電時間に対する素子抵抗の変化を測定した図である。
【図４】図４は、実施例１に係る積算照度センサに用いる積算電流センサおいて、各層の非接合状態におけるバンドギャップの模式図である。
【図５】図５は、実施例１に係る積算照度センサに用いる積算電流センサにおける、（ａ）完成直後のバンドギャップの模式図および、（ｂ）バンドギャップの模式図に対応する形での断面模式図の中に完成直後の水素分布を示す図である。
【図６】図６は、実施例１に係る積算照度センサに用いる積算電流センサにおける、（ａ）水素拡散がある程度進行した状態でのバンドギャップの模式図および、（ｂ）バンドギャップの模式図に対応する形での断面模式図の中に水素拡散がある程度進行した状態での水素分布を示す図である。
【図７】図７は、実施例１に係る積算照度センサに用いる積算電流センサにおいて、電流の大きさを変えて通電時間に対する素子抵抗の変化を測定した図である。
【図８】図８において、（ａ）は実施例２に係る積算照度センサの構成を表す回路図であり、（ｂ）は実施例２に係る積算照度センサに用いる積算電流センサを模式的に示す斜視図である。
【図９】図９は、実施例２に係る積算照度センサに用いる積算電流センサの製造方法を示す断面模式図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【実施例１】
【００１７】
図１(ａ)は、実施例１に係る積算照度センサの構成例を示す回路図である。光を受ける受光素子としての太陽電池１５は、照射された光の照度に対応した大きさの電流を出力する。そして、太陽電池１５から出力された電流で負荷調整抵抗１４を駆動し、負荷調整抵抗１４に流れた積算電流を後述する積算電流センサＳ１の素子抵抗値の変化として測定する構成となっている。積算電流センサＳ１の素子抵抗値は、例えばテスタ１６などの抵抗測定器で定期的に測定すればよい。負荷調整抵抗１４は積算電流センサＳ１の初期抵抗よりも十分大きいことが望ましいが、これは積算照度センサの要求精度によって調整する。実施例１に係る積算照度センサは、光電変換を行う太陽電池と太陽電池で発生した電流を測定するための積算電流センサＳ１とのいずれもが電源を必要としない。このため、積算照度センサ全体として外部電源を必要としない構成にすることが可能になり、小型で安価な積算照度センサを実現することができている。
【００１８】
以下、実施例１に係る積算照度センサにおいて重要な役割を果たす積算電流センサＳ１について説明する。図１(ｂ)は実施例１に係る積算照度センサで用いる積算電流センサＳ１の模式的な斜視図を示す。以下、図１(ｂ)中の１点鎖線で示した境界線で切取られる断面図である図２を用いて、実施例１に係る積算照度センサで用いる積算電流センサＳ１の製造方法を説明する。
【００１９】
最初に、図２（ａ）に示すように、ＭＯＣＶＤ装置を用いた気相成長法によって、ｐ型ＧａＡｓからなる基板６上に、１×１０１８ｃｍ−３のＺｎをドーピングしたｐ型ＧａＡｓからなるバッファ層５と、８×１０１７ｃｍ−３のＺｎをドーピングしたｐ型Ｇａ０．５Ｉｎ０．５Ｐからなる障壁緩和層４と、８×１０１７ｃｍ−３のＺｎをドーピングしたｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなりバンドギャップの大きさがＥ１の第１ｐ型半導体層１と、８×１０１７ｃｍ−３のＺｎをドーピングしたｐ型Ｇａ０．５Ｉｎ０．５Ｐからなりバンドギャップの大きさがＥ２の第２ｐ型半導体層２と、１×１０１８ｃｍ−３のＺｎをドーピングしたｐ型ＧａＡｓからなりバンドギャップの大きさがＥ３の第３ｐ型半導体層３とを順次成長させ積層する。ここで、最後に積層される第３ｐ型半導体層３は、後に形成される上側電極８とのオーミック特性を良好にするため、最上部のみ５×１０１８ｃｍ−３のＺｎをドーピングしている。各バンドギャップの大きさはＥ１＞Ｅ２＞Ｅ３の条件を満足する。
【００２０】
また、成長終了後の降温過程では、水素（Ｈ２）とアルシン（ＡｓＨ３）を同時に供給するが、４００℃以下になるまでアルシン（ＡｓＨ３）の供給を続ける。こうすることにより、第１ｐ型半導体層１の中には、ドーパントであるＺｎを不活性化させる水素が残存することとなる。このようなドーパントの不活性化にまつわる研究は種々行われており、例えば、A.Ishibashi, et al.: Journal of Crystal Growth Vol.145, No.1-4, 414-19 (1994)のFig.4には、降温過程において何℃でアルシン（ＡｓＨ３）の供給を停止するとキャリアが不活性になるかといった実験結果が示されている。
【００２１】
また、ここでは、ドーパントとしてＺｎを用いる構成を例に説明しているが、Ｚｎの代わりにＭｇを用いる構成としても良い。
【００２２】
次に、図２（ｂ）に示すように、レジストマスク７をパターニングした後、ＡｕＢｅまたはＡｕを蒸着することで上側電極８を形成する。その後、レジストマスク７を有機溶剤を使ってリフトオフすると、図２（ｃ）に示すように、パターニングされた上側電極８が完成する。
【００２３】
その後、上側電極８全体をカバーするようにレジストマスク９をパターニングした後、ドライエッチングとウェットエッチングを併用して、図２（ｄ）に示すように、第１ｐ型半導体層１の途中までレジストマスク９の開口部の結晶膜を除去する。この時残った円柱部分の直径は概略５０μｍの程度である。最後に、基板６を下側から途中まで研磨した後、ＡｕＢｅまたはＡｕを蒸着することで下側電極１０を形成し、窒素雰囲気中において約４００℃でアニールすれば、図２（ｅ）に示す構造を有するウェファーが完成する。そして、このウェファーを、例えば、２００μｍ×２００μｍの大きさに劈開して、個々の素子に分離したものが、図１に示す実施例１に係る積算照度センサで用いる積算電流センサＳ１である。
【００２４】
このような方法により、実施例１に係る積算照度センサに用いる積算電流センサＳ１は非常に安価に製造することが可能である。
【００２５】
次に、実施例１に係る積算照度センサに用いる積算電流センサＳ１の動作について説明する。図３は、積算電流センサＳ１の上側電極８をプラス、下側電極１０をマイナスとして、室温で２０ｍＡの電流を流し続けた場合の素子抵抗の変化を示すものである。このように、室温で２０ｍＡの電流を流し続けると、積算電流センサＳ１の素子抵抗は、一旦増加した後に最大抵抗値（図３中のＡの位置）を経て徐々に減少する。このような特殊な素子抵抗の振る舞いについては、例えば、次のようなモデルにより説明される。
【００２６】
図４は、実施例１に係る積算電流センサＳ１において、各層が非接触であると仮定した場合のバンド構造を示すものであり、左を基板側としている。そして図５（ａ）が連続成膜して各層が接触した場合のバンド構造を示すものであり、図５（ｂ）は図２（ｅ）を右回りに９０°回転させた状態のもので、図５（ｂ）のバンド構造の位置に対応させた図になっている。
【００２７】
ｐ型ＧａＡｓは同じ成膜方法でもそれだけなら活性化率がほぼ１００％に近いことがわかっており、基板やバッファ層および第３ｐ型半導体層３の中には水素はほとんど残存しておらず、主に第１ｐ型半導体層１と第２ｐ型半導体層２の中に存在してこれらの層の活性化率を落としているものと考えられる（図５（ｂ））。
【００２８】
このとき、第１ｐ型半導体層１と第２ｐ型半導体層２と第３ｐ型半導体層３との積層構造において、第２ｐ型半導体層２は障壁緩和層の役割を果たしている。このため、図５（ａ）の破線Ａで囲まれた部分に示すように、第２ｐ型半導体層２が無い場合に比べて、ショットキー障壁の高さが分散されて素子抵抗が小さくできる。また、図５（ａ）の破線Ｂで囲まれた部分に示す基板側についても同じことが言える。このようなショットキー障壁の分散のおかげで、最初、実施例１に係る積算電流センサＳ１はある程度電流が流れやすい状態となっている。
【００２９】
次に、積算電流センサＳ１に電流を流すと水素が徐々に拡散していく。そして、拡散した水素が第３ｐ型半導体層３に達すると、第３ｐ型半導体層３には水素を捕獲しておくものが存在しないため、水素の移動速度が速くなり、水素は外部に放出されていく。ここで、単に水素が拡散によって外部に放出されるだけなら、図３のように素子抵抗が一旦増加するような現象にはならないはずである。そしてこの一旦素子抵抗が増加する現象は、第２ｐ型半導体層２における水素の拡散速度が第１ｐ型半導体層１における水素の拡散速度よりも小さく、水素が第３ｐ型半導体層３を介して外部に放出される前に、一旦第２ｐ型半導体層２中に蓄積されると考えると説明できる。
【００３０】
図６（ａ）は、このように水素が拡散する過程で、一旦第２ｐ型半導体層２に蓄積されている状態でのバンド構造を示す図であり、図６（ｂ）はこれに対応する断面模式図である。このように、第２ｐ型半導体層２の中に一旦水素が蓄積されると、第２ｐ型半導体層２の活性化率が大きく低下して、両側のヘテロ接合界面におけるショットキー障壁が厚くなる。このため、素子抵抗が増加するのである。そして、ある程度素子抵抗が増加しきったあとは、水素が第３ｐ型半導体層３を介して外部に徐々に放出されていくため、素子抵抗も徐々に減少していく。このとき図６（ａ）の破線Ｂで囲まれた部分のショットキー障壁は、図６（ｂ）に示すように、広いスペースに水素が拡散していくために、水素密度が大きく変化せず、全体としての素子抵抗の変化にはほとんど寄与しない。
【００３１】
以上のように、ここで示したモデルは実際の図３に示す積算電流センサＳ１の素子抵抗の変化の現象をよく説明し、第２ｐ型半導体層２が素子抵抗の増減に深く関わっていることがわかる。
【００３２】
次に、図７は、積算電流センサＳ１において、電流を変えて素子抵抗の変化を測定した結果を示すものである。ここでは、素子抵抗が単調に減少しており、図３のような初期の増加傾向がみられない。これは、実験を始める前に、ある程度通電して図３の最大抵抗を示すＡ点を経てＢ点に示す３０Ω程度の素子抵抗になるよう調整しているためである。具体的には、通常使用される環境温度よりも十分高い２００℃の条件で、１分前後の間４０ｍＡの電流を実験前に流している。このように十分高い温度で電流を流すことによって、早い時間で素子抵抗を変化させることができる。
【００３３】
ここで図７に戻ると、初期の素子抵抗値に対する変化率は５ｍＡ→１０ｍＡ→２０ｍＡと大きくするに従って大きくなり、概ね電流量に比例していることがわかる。つまり、初期値に対してどの程度素子抵抗が変化したかを測定すれば、積算電流センサＳ１にどの程度の積算電流が流れたかを確認できる。
【００３４】
そして、実施例１に係る積算照度センサでは、積算電流センサＳ１を、図１(ａ)に示すように、太陽電池１５の主たる負荷となる負荷調整抵抗１４に直列に配置する。このような構成により、太陽電池１５で発生した電流の総量に応じて積算電流センサＳ１の抵抗値が減少する。このため、積算電流センサＳ１の抵抗値を測定することで、太陽電池にどの程度の積算照度の光が照射されたかがわかる。ここで想定している積算照度センサは、リアルタイムでの自動計測を必要としない。このため、測定終了後に積算電流センサＳ１の素子抵抗値をテスタ１６などの抵抗測定器で読み取るだけで良く、こうした意味でも余分な追加回路を必要としない。
【００３５】
以上説明してきたように、実施例１に係る積算照度センサによれば、小型かつ安価で簡便に利用できるとともに、数時間からさらに長い期間にわたる光の積算照度を測定することができる。
【実施例２】
【００３６】
図８(ａ)は、実施例２に係る積算照度センサの構成例を示す回路図であり、光を受ける受光素子としての太陽電池１５で負荷調整抵抗１４を駆動し、負荷調整抵抗１４に流れた電流量を後述する積算電流センサＳ２の素子抵抗値の変化として測定する構成となっている。積算電流センサＳ２の素子抵抗値は、例えばテスタ１６などの抵抗測定器で定期的に測定すればよい。負荷調整抵抗１４は積算電流センサＳ２の初期抵抗よりも十分大きいことが望ましいが、これは積算照度センサの要求精度によって調整する。実施例２に係る積算照度センサは、光電変換を行う太陽電池１５と、太陽電池１５で発生した電流を測定するための積算電流センサＳ２がいずれも電源を必要としない。このため、積算照度センサ全体として外部電源を必要としない構成にすることが可能になり、小型で安価な積算照度センサ実現することができている。
【００３７】
以下、実施例２に係る積算照度センサにおいて重要な役割を果たす積算電流センサＳ２について説明する。図８は、実施例２に係る積算電流センサＳ２の模式的な斜視図を示すものである。実施例２に係る積算電流センサＳ２と実施例１に係る積算電流センサＳ１との主な違いは、第１ｐ型半導体層１の中間にエッチングストップ層１１を設けた点である。これにより、積算電流センサＳ２では、構造再現性がより安定して素子抵抗のバラツキを小さくすることができ、積算電流センサとしての精度をより向上させることが可能である。以下、図８（ｂ）の中の１点鎖線で示した境界線で切取られる断面図である図９を用いて、ＭＯＣＶＤ装置を用いた気相成長法による積算電流センサＳ２の製造方法を説明する。
【００３８】
最初に、図９（ａ）に示すように、ＭＯＣＶＤ装置を用いた気相成長法によって、ｐ型ＧａＡｓからなる基板６上に、１×１０１８ｃｍ−３のＺｎをドーピングしたｐ型ＧａＡｓからなるバッファ層５と、８×１０１７ｃｍ−３のＺｎをドーピングしたｐ型Ｇａ０．５Ｉｎ０．５Ｐからなる障壁緩和層４と、８×１０１７ｃｍ−３のＺｎをドーピングしたｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなりバンドギャップの大きさがＥ１の下側第１ｐ型半導体層１２と、８×１０１７ｃｍ−３のＺｎをドーピングしたｐ型（Ａｌ０．２Ｇａ０．８）０．５Ｉｎ０．５Ｐからなるエッチングストップ層１１と、８×１０１７ｃｍ−３のＺｎをドーピングしたｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなりバンドギャップの大きさがＥ１の上側第１ｐ型半導体層１３と、８×１０１７ｃｍ−３のＺｎをドーピングしたｐ型Ｇａ０．５Ｉｎ０．５Ｐからなりバンドギャップの大きさがＥ２の第２ｐ型半導体層２と、１×１０１８ｃｍ−３のＺｎをドーピングしたｐ型ＧａＡｓからなりバンドギャップの大きさがＥ３の第３ｐ型半導体層３とを順次成長させ積層する。ここで最後の第３ｐ型半導体層３は、後に形成される上側電極８とのオーミック特性を良好にするため、最上部のみ５×１０１８ｃｍ−３のＺｎをドーピングしている。各バンドギャップの大きさはＥ１＞Ｅ２＞Ｅ３の条件を満足する。
【００３９】
また、成長終了後の降温過程では、水素（Ｈ２）とアルシン（ＡｓＨ３）を同時に供給するが、４００℃以下になるまでアルシン（ＡｓＨ３）の供給を続ける。こうすることにより、第１ｐ型半導体層１中には、ドーパントであるＺｎを不活性化させる水素が残存することとなる。こうしたドーパントの不活性化にまつわる研究は種々行われており、例えば、A.Ishibashi, et al.: Journal of Crystal Growth Vol.145, No.1-4 , 414-19 (1994)のFig.4には、降温過程において何℃でアルシン（ＡｓＨ３）の供給を停止するとキャリアが不活性になるかといった実験結果が示されている。
【００４０】
また、ここでは、ドーパントとしてＺｎを用いる構成を例に説明しているが、Ｚｎの代わりにＭｇを用いる構成としても良い。
【００４１】
次に図９（ｂ）に示すように、レジストマスク７をパターニングした後、ＡｕＢｅまたはＡｕを蒸着することで上側電極８を形成する。その後、レジストマスク７を有機溶剤を使ってリフトオフすると、図９（ｃ）に示すように、パターニングされた上側電極８が完成する。
【００４２】
その後、上側電極８全体をカバーするようにレジストマスク９をパターニングした後、ドライエッチングとウェットエッチングを併用して、図９（ｄ）に示すように、エッチングストップ層１１までレジスト開口部の結晶膜を除去する。この時残った円柱部分の直径は概略５０μｍの程度である。最後に基板６を下側から途中まで研磨した後、ＡｕＢｅまたはＡｕを蒸着することで下側電極１０を形成し、窒素雰囲気中において約４００℃でアニールすれば図９（ｅ）に示す構造を有するウェファーが完成する。そして、このウェファーを、例えば、２００μｍ×２００μｍの大きさに劈開して、個々の素子に分離したものが図８（ｂ）に示す実施例２に係る積算照度センサで用いる積算電流センサＳ２である。
【００４３】
このような方法により、実施例２に係る積算電流センサＳ２は非常に安価に製造することが可能である。
【００４４】
そして、実施例２に係る積算照度センサで用いる積算電流センサＳ２も、実施例１係る積算照度センサで用いる積算電流センサＳ１と同様に機能し、かつエッチングストップ層１１を設けたことによって、部品毎の素子抵抗のバラツキを軽減することができる。
【００４５】
このように、実施例２に係る積算照度センサにおいても、実施例１に係る積算照度センサと同様に、小型かつ安価で簡便に利用できるとともに、数時間からさらに長い期間にわたる光の積算照度を測定することができる。
【符号の説明】
【００４６】
Ｓ１、Ｓ２…積算電流センサ
１…第１ｐ型半導体層
２…第２ｐ型半導体層
３…第３ｐ型半導体層
４…障壁緩和層
５…バッファ層
６…基板
７、９…レジストマスク
８…上側電極
１０…下側電極
１１…エッチングストップ層
１２…下側第１ｐ型半導体層
１３…上側第１ｐ型半導体層
１４…負荷調整抵抗
１５…太陽電池
１６…テスタ
【図１】
2012163430.tif 000003
【図２】
2012163430.tif 000004
【図３】
2012163430.tif 000005
【図４】
2012163430.tif 000006
【図５】
2012163430.tif 000007
【図６】
2012163430.tif 000008
【図７】
2012163430.tif 000009
【図８】
2012163430.tif 000010
【図９】
2012163430.tif 000011