(57)【要約】      （修正有）【課題】シフト・レジスタユニット、ゲート駆動装置及び液晶ディスプレーを提供する。【解決手段】シフト・レジスタユニットは第1の薄膜トランジスタＴ１と第2の薄膜トランジスタＴ２と第3の薄膜トランジスタＴ３と第4の薄膜トランジスタＴ４とを備え、駆動ユニット及びプルダウンユニットを更に備え、プルダウンユニットは、ゲート駆動信号出力端がローレベル信号を出力する必要がある時に、ゲート駆動信号出力端が出力する信号をローレベルにプルダウンしている。駆動ユニット６は、ゲート駆動信号出力端がローレベル信号を出力する必要があるときに、プルダウンユニット５を駆動するための交流駆動信号を発生させる。シフト・レジスタユニットには、駆動ユニット６及びプルダウンユニットが備えられているので、シフト・レジスタユニットは、ローレベルを出力する必要がある時に、出力したゲート駆動信号がローレベルに安定に保持されるのを保証できる。【選択図】図２
2012099211.tif 000002
【特許請求の範囲】
【請求項１】
シフト・レジスタユニットであって、
ドレインが第1のクロック信号入力端に接続され、ソースがゲート駆動信号出力端に接続された第1の薄膜トランジスタと、
ドレインがゲート駆動信号出力端に接続され、ゲートがリセット信号入力端に接続され、ソースがローレベル信号入力端に接続された第2の薄膜トランジスタと、
ドレインとゲートとがスタート信号入力端に接続され、ソースが前記第1の薄膜トランジスタのゲートに接続された第3の薄膜トランジスタと、
ドレインが前記第3の薄膜トランジスタのソースに接続され、ゲートがリセット信号入力端に接続され、ソースがローレベル信号入力端に接続された第4の薄膜トランジスタと、
両端がそれぞれ前記第1の薄膜トランジスタのゲートとソースとに接続されたコンデンサーと、
前記ゲート駆動信号出力端がローレベル信号を出力する必要があるときに、前記ゲート駆動信号出力端が出力する信号をローレベルにプルダウンするプルダウンユニットと、
前記ゲート駆動信号出力端がローレベル信号を出力する必要があるときに、前記プルダウンユニットを駆動するための交流駆動信号を発生させる駆動ユニットと、を備えることを特徴とするシフト・レジスタユニット。
【請求項２】
前記駆動ユニットは、
ドレインが前記ハイレベル信号入力端に接続され、ゲートが第1のクロック信号入力端に接続された第10薄膜トランジスタと、
ドレインが前記第10薄膜トランジスタのソースに接続され、ゲートが前記第2のクロック信号入力端に接続され、ソースが前記ローレベル信号入力端に接続された第5の薄膜トランジスタと、
ドレインが前記第10薄膜トランジスタのソースに接続され、ゲートが前記ゲート駆動信号出力端に接続され、ソースが前記ローレベル信号入力端に接続された第6薄膜トランジスタと、を備えることを特徴とする請求項1に記載のシフト・レジスタユニット。
【請求項３】
前記プルダウンユニットは、
ドレインが前記第3の薄膜トランジスタのソースに接続され、ゲートが前記第10薄膜トランジスタのソースに接続され、ソースが前記ローレベル信号入力端に接続された第7の薄膜トランジスタと、
ドレインが前記第1の薄膜トランジスタのソースに接続され、ゲートが前記第10薄膜トランジスタのソースに接続され、ソースが前記ローレベル信号入力端に接続された第8の薄膜トランジスタと、
ドレインが前記ゲート駆動信号出力端に接続され、ゲートが前記第2のクロック信号入力端に接続され、ソースが前記ローレベル信号入力端に接続された第9の薄膜トランジスタと、を備えることを特徴とする請求項2に記載のシフト・レジスタユニット。
【請求項４】
液晶ディスプレー・ゲート駆動装置であって、順次に接続されたn個の請求項1〜3のいずれか一項に記載のシフト・レジスタユニットを備え、ただし、nが自然数であって、
一つ目的シフト・レジスタユニットとn個目的シフト・レジスタユニット以外、各シフト・レジスタユニットのゲート駆動信号出力端は、いずれも隣接する一つ前のシフト・レジスタユニットのリセット信号入力端、及び隣接する次のシフト・レジスタユニットのスタート信号入力端に接続され、
一つ目のシフト・レジスタユニットのゲート駆動信号出力端が２つ目のシフト・レジスタユニットのスタート信号入力端に接続され、
最後のシフト・レジスタユニットのゲート駆動信号出力端がn-1個目のシフト・レジスタユニットのリセット信号入力端、及び自身のリセット信号入力端に接続されたことを特徴とする液晶ディスプレー・ゲート駆動装置。
【請求項５】
奇数目的シフト・レジスタユニットの第1のクロック信号入力端が第1のクロック信号を入力し、第2のクロック信号入力端が第2のクロック信号を入力し、
偶数目的シフト・レジスタユニットの第1のクロック信号入力端が第2のクロック信号を入力し、第2のクロック信号入力端が第1のクロック信号を入力し、
前記第1のクロック信号と第2のクロック信号は、互いに逆位相の信号である請求項4に記載の液晶ディスプレー・ゲート駆動装置。
【請求項６】
液晶ディスプレーであって、請求項4又は請求項5に記載の前記液晶ディスプレー・ゲート駆動装置を備えることを特徴とする液晶ディスプレー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施例は、駆動技術分野に係わり、特にシフト・レジスタユニット、ゲート駆動装置及び液晶ディスプレーに係わるものである。
【背景技術】
【０００２】
薄膜トランジスタ・液晶ディスプレー（Thin Film Transistor Liquid Crystal Display、TFT-LCDと略称される）においては、常にゲート駆動装置で画素領域の各薄膜トランジスタのゲートにゲート駆動信号が提供されておる。ゲート駆動装置はアレイ工程によって液晶ディスプレーのアレイ基板に形成されている。このような技術はGOA技術（Gate on Array、GOAと略称される）とも称されておる。
【０００３】
GOA技術で形成された、液晶ディスプレーのゲート駆動装置は複数のシフト・レジスタユニットを備える。各シフト・レジスタユニットは複数の薄膜トランジスタを備える。シフト・レジスタユニットは画素領域（画素領域とは、液晶ディスプレーの表示領域を指し、複数のサブピクセルを備える）のゲートラインに接続される。ある行のゲートラインをオンにする必要があるときに、この行のゲートラインに接続されたシフト・レジスタユニットはハイレベルのゲート駆動信号を出力する。このゲートラインをオンにする必要のないときに、この行のゲートラインに接続されたシフト・レジスタユニットはローレベルのゲート駆動信号を出力する。
【０００４】
しかし、多くの場合に、シフト・レジスタユニットが出力する信号は入力されたクロック信号に干渉され、もともとハイレベル信号を出力する必要がない時に、ハイレベル信号が出力されてしまう。そのため、シフト・レジスタユニットは必要の場合にローレベルに確実的に保持されるのは、解决する必要がある課題である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、従来技術においてシフト・レジスタユニットがローレベルに保持する必要がある場合に、確実的にローレベルに保持することができない、という課題を解決するためのシフト・レジスタユニット、ゲート駆動装置及び液晶ディスプレーを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明が提供するのはシフト・レジスタユニットであって、
ドレインが第1のクロック信号入力端に接続され、ソースがゲート駆動信号出力端に接続された第1の薄膜トランジスタと、
ドレインがゲート駆動信号出力端に接続され、ゲートがリセット信号入力端に接続され、ソースがローレベル信号入力端に接続された第2の薄膜トランジスタと、
ドレインとゲートとがスタート信号入力端に接続され、ソースが前記第1の薄膜トランジスタのゲートに接続された第3の薄膜トランジスタと、
ドレインが前記第3の薄膜トランジスタのソースに接続され、ゲートがリセット信号入力端に接続され、ソースがローレベル信号入力端に接続された第4の薄膜トランジスタと、
両端がそれぞれ前記第1の薄膜トランジスタのゲートとソースとに接続されたコンデンサーと、
前記ゲート駆動信号出力端がローレベル信号を出力する必要があるときに、前記ゲート駆動信号出力端が出力する信号をローレベルにプルダウンするプルダウンユニットと、
前記ゲート駆動信号出力端がローレベル信号を出力する必要があるときに、前記プルダウンユニットを駆動するための交流駆動信号を発生させる駆動ユニットと、を備える。
【０００７】
本発明は、順次に接続されたn個の前記シフト・レジスタユニットを備える液晶ディスプレー・ゲート駆動装置をさらに提供し、ただし、nは自然数であり、一つ目的シフト・レジスタユニットとn個目的シフト・レジスタユニット以外、各シフト・レジスタユニットのゲート駆動信号出力端は、いずれも隣接する一つ前のシフト・レジスタユニットのリセット信号入力端、及び隣接する次のシフト・レジスタユニットのスタート信号入力端に接続され、
一つ目のシフト・レジスタユニットのゲート駆動信号出力端が２つ目のシフト・レジスタユニットのスタート信号入力端に接続され、
最後のシフト・レジスタユニットのゲート駆動信号出力端がn-1個目のシフト・レジスタユニットのリセット信号入力端、及び自身のリセット信号入力端に接続されている。
【０００８】
本発明は、前記液晶ディスプレー・ゲート駆動装置を備える液晶ディスプレーを更に提供する。
【０００９】
本発明が提供するシフト・レジスタユニット、ゲート駆動装置及び液晶ディスプレーにおいて、シフト・レジスタユニットは、プルダウンユニットと駆動ユニットを備え、プルダウンユニットは、ゲート駆動信号がローレベル信号を出力する必要があるときに、ゲート駆動信号出力端が出力する信号をローレベルにプルダウンしている。このようにして、シフト・レジスタユニットは、ローレベルを出力する必要があるときに、出力したゲート駆動信号がローレベルに安定に保持されるのを保証できる。且つ、駆動ユニットは、ゲート駆動信号出力ユニットがローレベルを出力する必要があるときに、プルダウンユニットを駆動するための交流駆動信号を出力する。このようにして、プルダウンユニットは、一つの交流信号の駆動によって動作して、プルダウンユニットの薄膜トランジスタの閾値電圧が比較的大きなオフセットが発生することを防止できる。
【００１０】
本発明の実施例または従来技術の技術案をさらに明瞭に説明するために、以下は、実施例または従来技術の説明に必要がある図面を簡単に説明する。下記の図面は明らかに本発明の一部の実施例に係わるものにすぎず、当業者にとって進歩のための労力を支払わないで、これらの図面に基づいてほかの図面を得られる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第1実施例に係わるシフト・レジスタユニットの概略構成を示した図。
【図２】本発明の第2実施例に係わるシフト・レジスタユニットの概略構成を示した図。
【図３】本発明に係わる液晶ディスプレー・ゲート駆動装置の概略構成を示した図。
【図４】図面3に示した液晶ディスプレー・ゲート駆動装置の入力／出力する信号のシーケンスを示した図。
【図５】図面2に示したシフト・レジスタユニットの入力／出力シーケンスを示した図。
【発明を実施するための形態】
【００１２】
本発明の実施例の目的、技術案及びメリットを更に明瞭にするために、以下は、本発明の実施例の図面を結合して、本発明の実施例の技術案を明瞭で完全に説明する。下記の実施例は明らかに本発明の一部の実施例に過ぎず、全部の実施例を含まれないのである。本発明の実施例に基づいて、当業者は進歩のための労力を支払わない場合に得るほかの実施例も、本発明の保護する範囲に属する。
【００１３】
図面1は本発明の第1実施例に係わるシフト・レジスタユニットの概略構成を示した図である。このシフト・レジスタユニットは、第1の薄膜トランジスタT1と、第2の薄膜トランジスタT2と、第3の薄膜トランジスタT3と、第4の薄膜トランジスタT4と、コンデンサーC1と、プルダウンユニット5と、駆動ユニット6と、を備える。
【００１４】
第1の薄膜トランジスタT1のドレインが第1のクロック信号入力端（CLKIN）に接続され、ソースがゲート駆動信号出力端（OUT）に接続されている。
【００１５】
第2の薄膜トランジスタT2のドレインがゲート駆動信号出力端（OUT）に接続され、ゲートがリセット信号入力端（RESETIN）に接続され、ソースがローレベル信号入力端（VSSIN）に接続されている。
【００１６】
第3の薄膜トランジスタT3のドレインとゲートがスタート信号入力端（STVIN）に接続され、ソースが第1の薄膜トランジスタのゲートに接続されている。
【００１７】
第4の薄膜トランジスタT4のドレインが第3の薄膜トランジスタT3のソースに接続され、ゲートがリセット信号入力端（RESETIN）に接続され、ソースがローレベル信号入力端（VSSIN）に接続されている。
【００１８】
コンデンサーC1の両端がそれぞれ第1の薄膜トランジスタT1のゲートとソースに接続されている。
【００１９】
プルダウンユニット5は、第3の薄膜トランジスタT3のソースと、ローレベル信号入力端（VSSIN）と、第1の薄膜トランジスタT1のソースと、第1のクロック信号入力端（CLKIN）と、第2のクロック信号入力端（CLKBIN）と、ゲート駆動信号出力端（OUT）とにそれぞれ接続され、ゲート駆動信号出力端（OUT）がローレベル信号を出力する必要があるときに、ゲート駆動信号出力端（OUT）が出力する信号をローレベルにプルダウンする。
【００２０】
駆動ユニット6が第1のクロック信号入力端（CLKIN）と、第2のクロック信号入力端（CLKBIN）と、ローレベル信号入力端（VSSIN）と、ハイレベル信号入力端（VDDIN）と、ゲート駆動信号出力端（OUT）と、プルダウンユニット5に接続され、ゲート駆動信号出力端（OUT）がローレベル信号を出力する必要になるとき、プルダウンユニット5を駆動するための交流駆動信号を生成する。
【００２１】
ただし、第1のクロック信号入力端（CLKIN）がクロック信号を入力する。第2のクロック信号入力端（CLKBIN）は、第1のクロック信号入力端が入力する信号に対して逆位相のクロック信号を入力する。リセット信号入力端（RESETIN）はリセット信号を入力する。スタート信号入力端（STVIN）はスタート信号を入力する。ローレベル信号入力端（VSSIN）はローレベル信号を入力する。ハイレベル信号入力端はハイレベル信号を入力する。ゲート駆動信号出力端（OUT）はゲート駆動信号を入力する。
【００２２】
ただし、駆動ユニット6は、すくなくとも一つの薄膜トランジスタを備えてもいい。薄膜トランジスタは、ゲート駆動信号出力端（OUT）がローレベル信号を出力する必要になるときに、オンにされ、薄膜トランジスタのドレインは交流駆動信号を生成でき、プルダウンユニット5が動作するように駆動して、ゲート駆動信号出力端（OUT）が出力する信号をローレベルにプルダウンする。生成された交流駆動信号は第1のクロック信号入力端（CLKIN）が入力するクロック信号の波形と類似できる。
【００２３】
プルダウンユニット5は、すくなくとも一つの薄膜トランジスタを備えてもいい。薄膜トランジスタは、駆動ユニット6が生成した交流駆動信号の作用によってオンにされ、且つ薄膜トランジスタのソースはローレベル信号入力端（VSSIN）に接続されている。このようにして、薄膜トランジスタは、ゲート駆動信号出力端（OUT）が出力する信号をローレベルにプルダウンする役割を果たすことができる。プルダウンユニット5は、薄膜トランジスタが多数あるときに、ゲート駆動信号出力端（OUT）が出力した信号を、更に確かにローレベルにプルダウンする。
【００２４】
液晶ディスプレーにとっては、一行のゲートラインをオンにするように制御する必要があるときに、この行のゲートラインに接続されたシフト・レジスタユニットが出力するゲート駆動信号はハイレベルになり、この行のゲートラインをオフにするように制御する必要があるときに、この行のゲートラインに接続されたシフト・レジスタユニットが出力したゲート駆動信号はローレベルになる。液晶ディスプレーは、順次走査を採用する場合に、仮にゲートラインがa行であり、液晶ディスプレーの一つのフレームの表示時間がTとすれば、ゲート駆動信号がハイレベルに保持された時間はT/aである。
【００２５】
しかし、第1の信号出力端が出力するゲート駆動信号は、ローレベルに保持される必要がある段階において、クロック信号の影響によりハイレベルになって、それによって、液晶ディスプレーの正常表示に影響してしまう。図面1を例としては、第1の薄膜トランジスタT1のドレインが第1のクロック信号入力端（CLKIN）に接続され、ゲート駆動信号がローレベルに保持される必要がある段階において、第1のクロック信号入力端が入力する信号は依然としてハイレベルになるが、第1のクロック信号入力端が入力する信号がハイレベルになるにつれて、ゲート駆動信号もハイレベルになる可能性がある。第2の薄膜トランジスタT2がゲート駆動信号のレベルをプルダウンする役割を果たすことができるが、第2の薄膜トランジスタは、リセット信号入力端（RESETIN）が入力する信号がハイレベルであるときこそに、レベルをプルダウンする役割を果たす。第2の薄膜トランジスタがオフされるときに、ゲート駆動信号をローレベルに保持することを保証できない。
【００２６】
本発明における第1の実施例が提供したシフト・レジスタユニットは、プルダウンユニットと駆動ユニットを備える。プルダウンユニットは、ゲート駆動信号がローレベル信号を出力する必要があるときに、ゲート駆動信号出力端が出力する信号をローレベルにプルダウンしている。このようにして、シフト・レジスタユニットがローレベルを出力する必要があるときに、出力するゲート駆動信号をローレベルに安定に保持することを保証できる。しかも、駆動ユニットは、ゲート駆動信号出力ユニットがローレベルを出力する必要があるときに、プルダウンユニットを駆動するための交流駆動信号を生成している。このようにして、プルダウンユニットは、交流信号の駆動によって動作して、プルダウンユニットの薄膜トランジスタの閾値電圧に比較的大きいオフセットを発生させることを防止できる。
【００２７】
図面2は本発明の第2実施例に係わるシフト・レジスタユニットの概略構成を示した図である。この実施例においては、駆動ユニット6は、第10薄膜トランジスタT10と、第5の薄膜トランジスタT5と、第6薄膜トランジスタT6と、を備える。
【００２８】
第10薄膜トランジスタT10のドレインがハイレベル信号入力端（VDDIN）に接続され、ゲートが第1のクロック信号入力端（CLKIN）に接続されている。第5の薄膜トランジスタT5のドレインが第10薄膜トランジスタT10のソースに接続され、ゲートが第2のクロック信号入力端（CLKBIN）に接続され、ソースがローレベル信号入力端（VSSIN）に接続されている。第6薄膜トランジスタT6のドレインが第10薄膜トランジスタT10のソースに接続され、ゲートがゲート駆動信号出力端（OUT）に接続され、ソースがローレベル信号入力端（VSSIN）に接続されている。
【００２９】
プルダウンユニット5は、第7の薄膜トランジスタT7と、第8の薄膜トランジスタT8と、第9の薄膜トランジスタT9と、を備える。第7の薄膜トランジスタT7のドレインが第3の薄膜トランジスタT3のソースに接続され、ゲートが第10薄膜トランジスタT10のソースに接続され、ソースがローレベル信号入力端（VSSIN）に接続されている。第8の薄膜トランジスタT8のドレインが第1の薄膜トランジスタT1のソースに接続され、ゲートが第10薄膜トランジスタT10のソースに接続され、ソースがローレベル信号入力端（VSSIN）に接続されている。第9の薄膜トランジスタT9のドレインがゲート駆動信号出力端（OUT）に接続され、ゲートが第2のクロック信号入力端（CLKBIN）に接続され、ソースがローレベル信号入力端（VSSIN）に接続されている。
【００３０】
図面3は本発明に係わる液晶ディスプレー・ゲート駆動装置の概略構成を示した図である。この装置は、順次に接続されたn個の前記各実施例に示したシフト・レジスタユニットを備える。ただし、nは自然数である。各シフト・レジスタユニットはそれぞれSR1、SR2、……、SRnと標識されている。
【００３１】
一つ目のシフト・レジスタユニットSR1とn個目のシフト・レジスタユニットSRn以外、各シフト・レジスタユニットのゲート駆動信号出力端（OUT）はいずれも隣接する一つ前のシフト・レジスタユニットのリセット信号入力端（RESETIN）、及び隣接する次のシフト・レジスタユニットのスタート信号入力端（STVIN）に接続されている。
【００３２】
一つ目のシフト・レジスタユニットSR1のゲート駆動信号出力端（OUT）が２つ目のシフト・レジスタユニットのスタート信号入力端（STVIN）に接続されている。
【００３３】
最後のシフト・レジスタユニットSRnのゲート駆動信号出力端（OUT）がn-1個目のシフト・レジスタユニットのリセット信号入力端（RESETIN）、及び自身のリセット信号入力端（RESETIN）に接続されている。
【００３４】
各シフト・レジスタユニットが出力するゲート駆動信号はそれぞれGL1、GL2、……、GLnと標識されている。
【００３５】
図面3及び前記各シフト・レジスタユニットの実施例を結合して、本発明が提供のゲート駆動装置において各シフト・レジスタユニットの接続関係が明瞭に見える。以下は、単独のシフト・レジスタユニットにおける入力/出力の信号の間のシーケンス関係、及び液晶ディスプレー・ゲート駆動装置における入力/出力の信号の間のシーケンス関係を説明する。
【００３６】
図面4は図面3に示した液晶ディスプレー・ゲート駆動装置の入／出力する信号のシーケンスを示した図である。STVはフレームスタート信号である。STVは一つ目のシフト・レジスタユニットSR1のスタート信号入力端（STVIN）に入力されるが、他のシフト・レジスタユニットのスタート信号入力端（STVIN）はいずれも隣接する一つ前のシフト・レジスタユニットのゲート駆動信号出力端（OUT）に接続されている。つまり、他のシフト・レジスタユニットのスタート信号入力端（STVIN）が入力するのは隣接する一つ前のシフト・レジスタユニットのゲート駆動信号出力端（OUT）が出力する信号である。各シフト・レジスタユニットのゲート駆動信号出力端（OUT）は一つのゲート駆動信号を出力して、液晶ディスプレーの一行のゲートラインを駆動する。
【００３７】
ローレベル信号（VSS）とハイレベル信号（VDD）は、それぞれ（図面4においてVSSとVDDが図示されない）各シフト・レジスタユニットのローレベル信号入力端（VSSIN）とハイレベル信号入力端（VDDIN）に入力されている。
【００３８】
奇数目のシフト・レジスタユニットの第1のクロック信号入力端（CLKIN）が第1のクロック信号（CLK）を入力し、第2のクロック信号入力端（CLKBIN）が第2のクロック信号（CLKB）を入力する。偶数目のシフト・レジスタユニットの第1のクロック信号入力端（CLKIN）が第2のクロック信号（CLKB）を入力し、第2のクロック信号入力端（CLKBIN）が第1のクロック信号（CLK）を入力する。ただし、第1のクロック信号（CLK）と第2のクロック信号（CLKB）とは互いに逆位相の信号である。
【００３９】
図面5は図面2に示したシフト・レジスタユニットの入／出力シーケンスを示した図である。図面2に示したシフト・レジスタユニットのスタート信号入力端（STVIN）はフレームスタート信号（STV）を入力し、第1のクロック信号入力端（CLKIN）は第1のクロック信号（CLK）を入力し、第2のクロック信号入力端（CLKBIN）は第2のクロック信号（CLKB）を入力し、ローレベル信号入力端（VSSIN）はローレベル信号（VSS）を入力し、リセット信号入力端（RESETIN）はリセット信号（RESET）を入力し、ゲート駆動信号出力端（OUT）はゲート駆動信号（GL1）を出力している。図面5においてローレベル信号（VSS）とハイレベル信号（VDD）が図示されない。ハイレベル信号（VDD）はずっとハイレベルに保持された信号である。
【００４０】
図面2に示したシフト・レジスタユニットにおいては、第3の薄膜トランジスタT3のゲートと、第1の薄膜トランジスタT1のゲートと、コンデンサーC1の一端と、第7の薄膜トランジスタT7のドレインと、第3の薄膜トランジスタT3のソースとを接合するところにおいて、P接合点が形成されている。第8の薄膜トランジスタT6のゲートと、第7の薄膜トランジスタT7のゲートと、第5の薄膜トランジスタT5のドレインと、第6薄膜トランジスタT6のドレインとを接合するところにおいて、M接合点が形成されている。図面3においては、M接合点とP接合点のシーケンスが併せて図示している。
【００４１】
以下は、図面2、図面3、図面4、及び図面5を結合して、本発明が提供のシフト・レジスタユニットの動作原理を説明する。仮に、図面2に示したシフト・レジスタユニットは図面3に示したゲート駆動装置における一つ目のシフト・レジスタユニットとする。
【００４２】
図面5に示したシーケンス図面の一部を選択して、そのうちから5つの段階を選び、それぞれA、B、C、D、及びEと標識している。
【００４３】
A段階においては、第2のクロック信号（CLKB）はハイレベルであって、第9の薄膜トランジスタT9はオンされ、第5の薄膜トランジスタT5がオンされている。第1のクロック信号（CLK）はローレベルであって、第4の薄膜トランジスタT4と第6薄膜トランジスタT6とがオフされているので、M接合点のレベルをローレベルにプルダウンし、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とがオフされている。フレームスタート信号（STV）はハイレベルであって、第3の薄膜トランジスタT3は飽和領域で動作し、P接合点におけるレベルはハイレベルにプルアップされ、第1の薄膜トランジスタT1はオンされている。第9の薄膜トランジスタT9がオンされ、第9の薄膜トランジスタT9のソースがローレベル信号入力端（VSSIN）に接続されているので、ゲート駆動信号出力端（OUT）が出力する信号（GL1）はローレベルにプルダウンされている。コンデンサーC1の両端の充電電圧はハイレベルのレベル値とローレベルのレベルとの間の差の値である。
【００４４】
B段階においては、リセット信号（RESET）と第2のクロック信号（CLKB）がローレベルであって、フレームスタート信号（STV）がローレベルであるので、第3の薄膜トランジスタT3、第10薄膜トランジスタT10、第2の薄膜トランジスタT2、及び第9の薄膜トランジスタT9は、オフされ、且つ第5の薄膜トランジスタT5がオフされている。コンデンサーC1の電荷保持作用で、P接合点におけるレベルは依然としてハイレベルに保持され、第1の薄膜トランジスタT1はオン状態に保持されている。第1のクロック信号（CLK）はハイレベルであって、第10薄膜トランジスタT10はオンされている。第1の薄膜トランジスタT1がオン状態に保持されて、且つ第1のクロック信号（CLK）がハイレベルであるので、ゲート駆動信号出力端（OUT）が出力する信号（GL1）はハイレベルになって、第6薄膜トランジスタT6はオンされ、M接合点はローレベルに保持され、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とはオフされている。
【００４５】
また、B段階においては、コンデンサーC1の結合作用のため、P接合点におけるレベルはハイレベルのレベル値の2倍とローレベルのレベルとの間の差値にプルアップし、即ち、第1の薄膜トランジスタT1のゲート電圧を向上し、第1の薄膜トランジスタT1のオン電流を増大している。このようにして、ゲート駆動信号出力端（OUT）が出力するゲート駆動信号（GL1）は切り立っているようになる。
【００４６】
このシフト・レジスタユニットはB段階にあるときに、隣接する次のシフト・レジスタユニットはA段階にある。このようにして、ゲート駆動信号出力端（OUT）が出力する信号（GL1）は、ちょうど隣接する次のシフト・レジスタユニットのフレームスタート信号とすることができる。
【００４７】
C段階においては、フレームスタート信号（STV）はローレベルであって、第3の薄膜トランジスタT3がオフされている。第2のクロック信号（CLKB）はハイレベルであって、第9の薄膜トランジスタT9はオンされ、第5の薄膜トランジスタT5はオンされている。第1のクロック信号（CLK）はローレベルであって、第10薄膜トランジスタT10はオフされ、M点のレベルはローレベルにプルダウンされ、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とはオフされている。第9の薄膜トランジスタT9がオンされているので、ゲート駆動信号出力端（OUT）が出力する信号（GL1）はローレベルになる。
【００４８】
なお、C段階においては、リセット信号（RESET）はハイレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4とはオンされ、P接合点のレベルはローレベルにプルダウンされている。第2の薄膜トランジスタT2のオンによって、ゲート駆動信号出力端（OUT）が出力する信号（GL1）はローレベルに更に確実的にプルダウンされるように保証する。これは、ゲート駆動信号出力端（OUT）がアレイ基板上のゲートラインに接続され、より大きい寄生容量が生成されるからである。仮に、第2の薄膜トランジスタT2がオンされたとしたら、寄生容量の放電を速めることができ、これにより、ゲート駆動信号出力端（OUT）が出力する信号（GL 1）をローレベルに回復する。
【００４９】
D段階においては、リセット信号（RESET）はローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4とはオフされている。第2のクロック信号（CLKB）はローレベルであって、第9の薄膜トランジスタT9と第5の薄膜トランジスタT5とはオフされている。第1のクロック信号（CLK）はハイレベルであって、第4の薄膜トランジスタT4はオンされ、M接合点のレベルはハイレベルにプルアップされ、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とはオンされ、P接合点とゲート信号出力端（OUT）が出力する信号（GL1）とはローレベルにプルダウンされている。
【００５０】
E段階においては、第1のクロック信号（CLK）はローレベルであって、第4の薄膜トランジスタT4がオフされている。第2のクロック信号（CLKB）はハイレベルであって、第9の薄膜トランジスタT9と第5の薄膜トランジスタT5とはオンされている。第4の薄膜トランジスタT4がオフされているので、M接合点のレベルはローレベルにプルダウンされ、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8はオフされている。第9の薄膜トランジスタT9がオンされているので、ゲート駆動信号出力端（OUT）が出力する信号（GL1）はローレベルになる。フレームスタート信号（STV）はローレベルであって、第3の薄膜トランジスタT3がオフされ、P接合点はローレベルに保持されている。
【００５１】
E段階の後に、フレームスタート信号（STV）はローレベルに保持され、シフト・レジスタユニットの入力/出力シーケンス信号はD段階とE段階のシーケンス信号を繰り返している。第1のクロック信号（CLK）と第2のクロック信号（CLKB）とが交替にハイレベルになるにつれて、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とは交替に、ゲート駆動信号出力端（OUT）が出力する信号（GL1）をローレベルにプルダウンする。
【００５２】
フレームスタート信号（STV）の次のハイレベルがくるときに、シフト・レジスタユニットはA-E段階のシーケンスを繰り返している。
【００５３】
上記A、BとC段階においては、シフト・レジスタユニットが一つのゲート駆動信号を出力することによって、このシフト・レジスタユニットの第1の信号出力端に接続されたゲートラインが一行のTFTをオンにするように制御し、液晶ディスプレーのソース駆動電路のデータ信号が画素電極に入力され、画素電極を充電する。
【００５４】
上記動作原理の説明から分かるように、図面2において、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とは主にゲート駆動信号GL1のレベルをプルダウンする役割を果たし、ゲート駆動信号がローレベルに保持される必要がある段階においてゲート駆動信号をローレベルに確実的に保持するようなことを保証できる。
【００５５】
図面2に示したシフト・レジスタユニットにおいては、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とはずっとオンされることではなく、第1のクロック信号（CLK）と第2のクロック信号（CLKB）が交替にハイレベルになるにつれて、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とも交替にオンされている（図面5を参照、CLKBとM点とのシーケンスは交替にハイレベルになる）。このようにして、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とのゲートは、直流バイアス電圧に影響されることではなく、交流バイアス電圧に影響されるため、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8の閾値電圧Vthに大き過ぎるシフトを引き起こさせることを防止できる。
【００５６】
図面2に示した実施例においては、各薄膜トランジスタの長さに対する幅の比は以下の通りでも良い。即ち、
第1の薄膜トランジスタT1：1800μm/4.5μm、第2の薄膜トランジスタT2：800μm/4.5μm、第3の薄膜トランジスタT3：100μm/4.5μm、第4の薄膜トランジスタT4：200μm/4.5μm、第5の薄膜トランジスタT5：200μm/4.5μm、第6薄膜トランジスタT6：200μm/4.5μm、第7の薄膜トランジスタT7：300μm/4.5μm、第8の薄膜トランジスタT8：100μm/4.5μm、第9の薄膜トランジスタT9：100μm/4.5μm、第10薄膜トランジスタT10：50μm/4.5μm。ただし、第1の薄膜トランジスタT1、第2の薄膜トランジスタT2、第7の薄膜トランジスタT7、第8の薄膜トランジスタT8、及び第4の薄膜トランジスタT4の長さに対する幅の比は、これらの薄膜トランジスタの駆動能力を向上させるように、必要に応じて大きくしてもよい。
【００５７】
ただし、コンデンサーC1の容量値が0.3ピコファラド（pF）でも良い。
【００５８】
本発明は液晶ディスプレーを更に提供している。前記液晶ディスプレーは、上記各実施例の液晶ディスプレー・ゲート駆動装置を備えることができる。液晶ディスプレー・ゲート駆動装置における各薄膜トランジスタは、画素領域の薄膜トランジスタに類似した制造工程によってアレイ基板に堆積されてもよく、アレイ基板の周縁に堆積されることが好ましい。
【００５９】
最後に、以下のように説明する必要がある。即ち、上記した実施形態は、本発明の技術案を説明するに用いられるものだけであり、それを制限するものではない。好適な実施例を参照して本発明を詳細に説明したが、依然として前記各実施例に記載の技術案を補正し、或いはその部分の技術特徴を同等の取替を行うことができ、この補正又は取替が補正後の技術案の本質を本発明の各実施例の技術案の主旨と範囲から離脱させないことは当業者にとって理解するところである。
【符号の説明】
【００６０】
T1  第1の薄膜トランジスタ
T2  第2の薄膜トランジスタ
T3  第3の薄膜トランジスタ
T4  第4の薄膜トランジスタ
C1  コンデンサー
5  プルダウンユニット
6  駆動ユニット
【図１】
2012099211.tif 000003
【図２】
2012099211.tif 000004
【図３】
2012099211.tif 000005
【図４】
2012099211.tif 000006
【図５】
2012099211.tif 000007