(57)【要約】【課題】ＲＦで動作するシングルエンド出力であるフィードバック型の広帯域増幅器における二次歪み耐性を向上させる。【解決手段】主増幅ＭＯＳトランジスタＱ１を含むシングルエンド出力であるフィードバック型の主増幅器３１０における電圧−電流変換抵抗素子Ｒ１と並列に主増幅器３１０とは逆極性のＭＯＳトランジスタで構成されたバイパス回路３２０を設け、このバイパス回路３２０の副増幅ＭＯＳトランジスタＱ３へのバイアス値を所定値に合わせ込むことによって、主増幅器３１０に生じる二次歪成分のみに対し逆極性で且つ相似な特性を呈するバイパス作用信号を生成し、該バイパス作用信号で主増幅器３１０に生じる二次歪成分をバイパス回路３２０側に引き込むことによって、主増幅器３１０とバイパス回路３２０とを含む広帯域増幅器３００の二次歪み耐性を向上させる。【選択図】  図３
2012099915.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を電圧−電流変換して出力する主増幅ＭＯＳトランジスタ、前記主増幅ＭＯＳトランジスタの出力電流を出力電圧に変換する電圧−電流変換抵抗素子、該出力電圧を前記主増幅ＭＯＳトランジスタの入力にフィードバックするフィードバック抵抗素子、および、前記主増幅ＭＯＳトランジスタの入力へのバイアスを設定する主バイアス回路、を有する主増幅器と、
前記主増幅ＭＯＳトランジスタとは逆極性のＭＯＳトランジスタであり前記入力信号を電圧−電流変換して出力しその出力電流を前記主増幅ＭＯＳトランジスタの出力電圧に加算する副増幅ＭＯＳトランジスタ、および、前記副増幅ＭＯＳトランジスタの入力へのバイアスを設定する副バイアス回路、を有するバイパス回路と、
を備えていることを特徴とする広帯域増幅器。
【請求項２】
前記主バイアス回路は、前記主増幅ＭＯＳトランジスタのドレイン電流が流れるように、且つ、前記主増幅ＭＯＳトランジスタのドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるバイアス値を設定するように構成され、
前記副バイアス回路は、前記副増幅ＭＯＳトランジスタのドレイン電流が流れるように、且つ、前記副増幅ＭＯＳトランジスタのドレイン電流をゲート電圧で二回微分した成分の絶対値が極大となるバイアス値を設定するように構成されていることを特徴とする請求項１に記載の広帯域増幅器。
【請求項３】
前記主増幅器は、
前記主増幅ＭＯＳトランジスタと同極性を有し、前記主増幅ＭＯＳトランジスタと前記電圧−電流変換抵抗素子との間に接続され、前記主増幅ＭＯＳトランジスタの出力電流をテール電流とするカスコード接続された第１カスコードＭＯＳトランジスタを更に備え、
前記バイパス増幅器は、
前記副増幅ＭＯＳトランジスタと同極性を有し、前記副増幅ＭＯＳトランジスタと前記電圧−電流変換抵抗素子との間に接続され、前記副増幅ＭＯＳトランジスタの出力電流をテール電流とするカスコード接続された第２カスコードＭＯＳトランジスタと、
を更に備え、
前記電圧−電流変換抵抗素子は、前記第１カスコードＭＯＳトランジスタに流れる電流に前記第２カスコードＭＯＳトランジスタに流れる電流を加算した電流を出力電圧に変換することを特徴とする請求項１又は２に記載の広帯域増幅器。
【請求項４】
前記主バイアス回路および副バイアス回路の少なくとも何れか一方は、当該バイアスを可変設定することを特徴とする請求項１乃至３のいずれか一項に記載の広帯域増幅器。
【請求項５】
前記主増幅器の出力と前記フィードバック抵抗素子との間に接続されるフィードバック容量素子を更に備えたことを特徴とする請求項１乃至４のいずれか一項に記載の広帯域増幅器。
【請求項６】
前記バイパス回路の入力に接続される入力容量素子を更に備えたことを特徴とする請求項１乃至５のいずれか一項に記載の広帯域増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高線形性の広帯域増幅器に関する。
【背景技術】
【０００２】
広い周波数帯域に適用可能な広帯域増幅器が従来より種々提案されている。
図６は、抵抗フィードバックを用いた従来の広帯域増幅器の回路図である（例えば非特許文献１参照）。
入力信号を電圧−電流変換して出力するＭＯＳトランジスタＱ１と、このＭＯＳトランジスタＱ１から流れる電流を出力電圧に変換する第１の抵抗素子Ｒ１と、出力信号をＭＯＳトランジスタＱ１の入力にフィードバックする第２の抵抗素子Ｒ２と、フィードバックノード前後のバイアス信号のＤＣ成分をカットするための容量Ｃ１と、ＭＯＳトランジスタＱ１を任意の値にバイアスする回路ＶＧ１，Ｒ３と、を備えている。
【０００３】
図６において、入力された信号はＭＯＳトランジスタＱ１によって電圧−電流変換され、この変換による電流信号は負荷抵抗Ｒ１によって電圧信号に変換されて出力される。また出力信号の一部はフィードバック抵抗Ｒ２とＤＣカットのための容量Ｃ１を介してＭＯＳトランジスタＱ１の入力へフィードバックされる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】IEEE Transctions on microwave theory and techniques, vol.56,No.5,May 2008 “Resisitive-Feedback CMOS Low-Noise Amplifiers for Multiband Applications”
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図６の増幅器はフィードバック型広帯域増幅器でありシングルエンド出力を得る方式の回路である。差動出力の回路であれば二次歪で発生する不要な出力は同相成分として表れ、差動出力で見た場合に打ち消されるので二次歪耐性は比較的良好である。
しかし、シングルエンド出力の場合は差動的に作用して相互に打ち消されることがないため二次歪みに対して耐性がない。また一般的にはｇｍの電流効率を重視してバイアスされる。即ち、できるだけ少ないドレイン電流で高いｇｍを得るようにしている。このようなバイアス設定に係る一般的な傾向にも起因して、図６のような増幅器の二次歪み耐性はよくない。
本発明は、上述のような状況に鑑みてなされたものであり、ＲＦ（Radio Frequency）を含む帯域で動作する、シングルエンド出力であるフィードバック型の広帯域増幅器において、特に二次歪み耐性に優れたフィードバック型の広帯域増幅器を実現することを目的としている。
【課題を解決するための手段】
【０００６】
上記目的を達成するべく、ここに、以下に列記するような技術を提案する。
（１）入力信号を電圧−電流変換して出力する主増幅ＭＯＳトランジスタ、前記主増幅ＭＯＳトランジスタの出力電流を出力電圧に変換する電圧−電流変換抵抗素子、該出力電圧を前記主増幅ＭＯＳトランジスタの入力にフィードバックするフィードバック抵抗素子、および、前記主増幅ＭＯＳトランジスタの入力へのバイアスを設定する主バイアス回路、を有する主増幅器と、
前記主増幅ＭＯＳトランジスタとは逆極性のＭＯＳトランジスタであり前記入力信号を電圧−電流変換して出力しその出力電流を前記主増幅ＭＯＳトランジスタの出力電圧に加算する副増幅ＭＯＳトランジスタ、および、前記副増幅ＭＯＳトランジスタの入力へのバイアスを設定する副バイアス回路、を有するバイパス回路と、
を備えていることを特徴とする広帯域増幅器。
【０００７】
上記（１）の広帯域増幅器では、主増幅器単独の場合に主信号に含まれるように生じる二次歪成分をバイパス回路側に引き込むようにしてバイパスして、広帯域増幅器の出力から二次歪成分を除去して線形性を向上させる。即ち、バイパス回路の副バイアス回路によってＭＯＳトランジスタを二次歪成分のピークが生じるポイントに意図的にバイアスすることによって逆極性の二次歪成分の電流信号のみを主に出力させ、該出力された逆極性の二次歪成分で主信号に含まれる二次歪成分をバイパス回路側に逃がすことによって主増幅器の出力の線形性を向上させる。
【０００８】
（２）前記主バイアス回路は、前記主増幅ＭＯＳトランジスタのドレイン電流が流れるように、且つ、前記主増幅ＭＯＳトランジスタのドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるバイアス値を設定するように構成され、
前記副バイアス回路は、前記副増幅ＭＯＳトランジスタのドレイン電流が流れるように、且つ、前記副増幅ＭＯＳトランジスタのドレイン電流をゲート電圧で二回微分した成分の絶対値が極大となるバイアス値を設定するように構成されていることを特徴とする（１）の広帯域増幅器。
【０００９】
上記（２）の広帯域増幅器では（１）の広帯域増幅器において特に、主増幅ＭＯＳトランジスタを含む前記主増幅器の本来の信号出力である主信号中の二次歪み成分の発生が極力抑制され、且つ、副増幅ＭＯＳトランジスタを含むバイパス回路では、主信号における二次歪み成分を引き込んでバイパスするための信号が比較的小さい電流（電力）に基づいて生起するため、主信号を得るための電流をバイパス側に引き込む度合いを極力低減して、電流（電力）のロスを極小化することができる。
【００１０】
（３）前記主増幅器は、
前記主増幅ＭＯＳトランジスタと同極性を有し、前記主増幅ＭＯＳトランジスタと前記電圧−電流変換抵抗素子との間に接続され、前記主増幅ＭＯＳトランジスタの出力電流をテール電流とするカスコード接続された第１カスコードＭＯＳトランジスタを更に備え、
前記バイパス増幅器は、
前記副増幅ＭＯＳトランジスタと同極性を有し、前記副増幅ＭＯＳトランジスタと前記電圧−電流変換抵抗素子との間に接続され、前記副増幅ＭＯＳトランジスタの出力電流をテール電流とするカスコード接続された第２カスコードＭＯＳトランジスタと、
を更に備え、
前記電圧−電流変換抵抗素子は、前記第１カスコードＭＯＳトランジスタに流れる電流に前記第２カスコードＭＯＳトランジスタに流れる電流を加算した電流を出力電圧に変換することを特徴とする（１）又は（２）の広帯域増幅器。
上記（３）の広帯域増幅器では、（１）又は（２）の広帯域増幅器において特に、電圧−電流変換抵抗素子の出力として二次歪成分が除去された出力信号を得る。
【００１１】
（４）前記主バイアス回路および副バイアス回路の少なくとも何れか一方は、当該バイアスを可変設定することを特徴とする（１）乃至（３）のいずれか一の広帯域増幅器。
上記（４）の広帯域増幅器では（１）乃至（３）のいずれか一の広帯域増幅器において特に、主バイアス回路および副バイアス回路の少なくとも何れか一方について、バイアス値を適切な値に合わせ込む調整を行うことができる。
【００１２】
（５）前記主増幅器の出力と前記フィードバック抵抗素子との間に接続されるフィードバック容量素子を更に備えたことを特徴とする（１）乃至（４）のいずれか一の広帯域増幅器。
上記（５）の広帯域増幅器では（１）乃至（４）のいずれか一の広帯域増幅器において特に、フィードバック容量素子によって、フィードバック信号中のＤＣ成分がカットされ、出力の安定化が図られる。
【００１３】
（６）前記バイパス回路の入力に接続される入力容量素子を更に備えたことを特徴とする（１）乃至（５）のいずれか一の広帯域増幅器。
上記（６）の広帯域増幅器では、（１）乃至（５）のいずれか一の広帯域増幅器において特に、入力容量素子によって、入力信号中のＤＣ成分がカットされ、二次歪成分のみに相応したバイパス用の信号を生成することができる。
【発明の効果】
【００１４】
ＲＦ（Radio Frequency）を含む帯域で動作する、シングルエンド出力であるフィードバック型の広帯域増幅器において、特に二次歪み耐性に優れたフィードバック型の広帯域増幅器を実現することができる。
【図面の簡単な説明】
【００１５】
【図１】ＭＯＳトランジスタの基本バイアス回路を表す回路図である。
【図２】図１の回路においてゲートに供給するバイアス電圧ＶＧを変化させたときのドレイン電流ＩＤおよびドレイン電流ＩＤの一回微分成分（ｇｍ）二回微分成分（ｇｍ２）の変化を示した図である。
【図３】本発明の広帯域増幅器の実施の形態である副増幅器つき抵抗フィードバック型広帯域増幅器を表す回路図である。
【図４】本発明の広帯域増幅器をＰＭＯＳトランジスタで構成した実施の形態を表す回路図である。
【図５】図３の広帯域増幅器において、副増幅器のゲートに供給するバイアス電圧ＶＧ３を変化させたときの二次歪耐性（IIP２）の変化を示した図である。
【図６】従来のフィードバック型広帯域増幅器を表す回路図である。
【発明を実施するための形態】
【００１６】
以下に図面を参照して本発明の実施の形態について詳述することにより本発明を明らかにする。
本発明に係る広帯域増幅器は、ＭＯＳトランジスタの基本バイアス回路を用いて構成されている。そこで、以下に本発明の前提となるＭＯＳトランジスタの基本バイアス回路について説明する。
図１は、ＭＯＳトランジスタの基本バイアス回路である。ＭＯＳトランジスタへ任意のゲート電圧（バイアス電圧）ＶＧとドレイン電圧ＶＤを与えている。
この回路では任意のＶＧに対してドレイン電流ＩＤが流れる。
ＩＤ＝ａＷ／Ｌ（ＶＧ−Ｖｐ）2
ここで、ａＷ／ＬはＭＯＳトランジスタのチャネル幅及びチャネル長さ等により決まる定数、Ｖｐはピンチオフ電圧である。
【００１７】
図２は、図１においてゲートに供給するバイアス電圧ＶＧを変化させたときのドレイン電流ＩＤと、ドレイン電流ＩＤの一回微分成分ｇｍおよび二回微分成分ｇｍ２の変化を示した図である。
ｇｍ≡ｄＩＤ／ｄＶＧ
ｇｍ２≡ｄ2ＩＤ／ｄＶＧ2
ｇｍはドレイン電流ＩＤの一回微分成分、ｇｍ２はドレイン電流ＩＤの二回微分成分である。これらの係数を使うと、ドレイン電流ＩＤは以下のようにあらわされる。
ＩＤ≡ｇｍ（ＶＧ）＋ｇｍ２（ＶＧ）2＋ｇｍ３（ＶＧ）3＋・・・
【００１８】
図２を参照して容易に理解される通り、ドレイン電流ＩＤはＶＧの増加に伴って増加する。ここで、ｇｍはＩＤの一回微分成分で、電圧−電流変換の１次の係数となる。また、ｇｍ２はＩＤの二回微分成分で、電圧−電流変換の二次係数の成分である。図示のとおり、ｇｍ２はＶＧの変化に対して或るピークをもっている。このピークが現われる領域ではＩＤもｇｍも比較的小さい。従って、この領域に該当するＶＧによってＭＯＳトランジスタをバイアスすれば、少ない電流で二次歪成分を主として出力する電流出力段回路が構成できる。
【００１９】
図３は本発明の実施の形態としての広帯域増幅器の回路図であり、この広帯域増幅器は、歪電流バイパスつきフィードバック型広帯域増幅器の形態を成している。
図３の広帯域増幅器は、図６を参照して説明した広帯域増幅器に、二次歪成分をもった電流をバイパスする回路を付加した構成をとる。
図２を参照して既述のとおり、ＭＯＳトランジスタを或る値のバイアス電圧ＶＧでバイアスすると、ＶＧが比較的小さくドレイン電流とその一回微分成分であるｇｍが比較的小さいポイントで、ドレイン電流をＶＧで二回微分した成分（即ち、二次歪ｇｍ２）がピークとなるポイントが現れる。
【００２０】
本発明の実施の形態では、上記バイパスする回路のＭＯＳトランジスタを上記ポイントに意図的にバイアスすることによって二次歪成分の電流信号のみを主に出力させ、該二次歪成分の電流信号のみを生起するバイパス回路を、二次歪電流成分を含む主信号のパスに並列に設けて、主信号に含まれる二次歪成分をバイパス回路側に逃がすことで主増幅器の出力の線形性を向上させる。
【００２１】
具体的には、図３の広帯域増幅器３００では、主増幅器３１０として、入力信号を電圧−電流変換して出力する主増幅ＭＯＳトランジスタＱ１と、主増幅ＭＯＳトランジスタＱ１の出力電流をテール電流とするカスコード接続されたＭＯＳトランジスタＱ２と、カスコード接続されたＭＯＳトランジスタＱ２に流れる電流を出力電圧に変換する電圧−電流変換抵抗素子Ｒ１と、出力信号を前記ＭＯＳトランジスタの入力にフィードバックするフィードバック抵抗素子Ｒ２と、フィードバックノード前後のバイアス信号のＤＣ成分をカットするための容量（フィードバック容量素子）Ｃ１と、主増幅ＭＯＳトランジスタＱ１およびカスコード接続されたＭＯＳトランジスタＱ２を任意の値に夫々バイアスする第１及び第２のバイアス回路（ＶＧ１、ＶＧ２）と、を備えている。この第１及び第２のバイアス回路（ＶＧ１、ＶＧ２）は、主増幅器３１０にバイアスを設定する主バイアス回路を成している。
【００２２】
また、電圧−電流変換抵抗素子Ｒ１と並列に、電流をバイパスするバイパス回路３２０が設けられている。
バイパス回路３２０は、入力信号を電圧−電流変換して出力する副増幅ＭＯＳトランジスタＱ３と、副増幅ＭＯＳトランジスタＱ３の出力電流をテール電流とするカスコード接続されたＭＯＳトランジスタＱ４と、副増幅ＭＯＳトランジスタＱ３、ＭＯＳトランジスタＱ４を任意の値に夫々バイアスする第３、第４のバイアス回路ＶＧ３，ＶＧ４、とを備えている。この第３及び第４のバイアス回路（ＶＧ３、ＶＧ４）は、バイパス回路３２０にバイアスを設定する副バイアス回路を成している。
【００２３】
そして、主増幅器３１０の主増幅ＭＯＳトランジスタＱ１とバイパス回路３２０の副増幅ＭＯＳトランジスタＱ３の各入力端は容量（入力容量素子）Ｃ３を介して接続されている。入力容量素子Ｃ３によって、入力信号中のＤＣ成分がカットされ、二次歪成分のみに相応したバイパス用の信号を生成することができる。
なお、図３の実施の形態における広帯域増幅器３００では、主増幅ＭＯＳトランジスタＱ１、ＭＯＳトランジスタＱ２と、副増幅ＭＯＳトランジスタＱ３、ＭＯＳトランジスタＱ４とは、逆極性の素子である。またバイアス回路ＶＧ３は可変のバイアス信号を発生する構成を有し、主増幅器３１０の二次歪成分をバイパスするバイアス値を得るように調整される。
【００２４】
図３において、主増幅器３１０へ入力された信号は主増幅ＭＯＳトランジスタＱ１によって電圧−電流変換される。主増幅ＭＯＳトランジスタＱ１から出力された電流信号は主増幅ＭＯＳトランジスタＱ１にカスコードに接続される第２ＭＯＳトランジスタＱ２のテール電流となり負荷抵抗Ｒ１に渡される。出力された電流信号は負荷抵抗Ｒ１によって電圧信号に変換されて出力される。また、出力信号の一部はフィードバック抵抗Ｒ２とＤＣ成分をカットするための容量（フィードバック容量素子）Ｃ１を介して主増幅ＭＯＳトランジスタＱ１の入力へフィードバックされる。フィードバック容量素子Ｃ１によって、フィードバック信号中のＤＣ成分がカットされ、出力の安定化が図られる。
【００２５】
一方、バイパス回路３２０の副増幅ＭＯＳトランジスタＱ３へも主増幅ＭＯＳトランジスタＱ１と同じ信号が入力される。
バイパス回路３２０の副増幅ＭＯＳトランジスタＱ３はバイアスＶＧ３によって二次歪み電流が主に出力されるバイアス状態に調整され、かつ主増幅器３１０の主増幅ＭＯＳトランジスタＱ１（ＮＭＯＳトランジスタ）とは逆極性（ＰＭＯＳトランジスタ）である。
【００２６】
このため、副増幅ＭＯＳトランジスタＱ３はその出力電流を主増幅ＭＯＳトランジスタＱ１の出力電圧に対し加算するように作用し、自己の出力である二次歪に相似な信号によって主増幅ＭＯＳトランジスタＱ１に生じる二次歪み成分の信号を相殺する。この結果、主増幅ＭＯＳトランジスタＱ１が出力した電流のうち、二次歪み成分をもった電流をバイパス回路３２０にバイパスさせることができる。換言すれば、主増幅器３１０が単体で動作するときには外部に出力されてしまう二次歪み成分の信号が、本実施の形態におけるようなバイパス回路３２０を設けることによって、このバイパス回路３２０側に引き込まれ、結果的に主増幅器３１０からは二次歪み成分が除去された出力信号が得られる。
【００２７】
そして、この実施の形態では特に、主バイアス回路（ＶＧ１、ＶＧ２）は、主増幅ＭＯＳトランジスタＱ１のドレイン電流が流れるように、且つ、主増幅ＭＯＳトランジスタＱ１のドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるバイアス値を設定するように構成されている。
そして、更に、副バイアス回路（ＶＧ３、ＶＧ４）は、副増幅ＭＯＳトランジスタＱ３のドレイン電流が流れるように、且つ、副増幅ＭＯＳトランジスタＱ３のドレイン電流をゲート電圧で二回微分した成分の絶対値が極大となるバイアス値を設定するように構成されている。
【００２８】
従って、主増幅器３１０においては、主信号中の二次歪み成分の発生が極力抑制され、且つ、バイパス回路３２０では、主信号における二次歪み成分を引き込んでバイパスするための信号が比較的小さい電流（電力）に基づいて生起するため、主信号を得るための電流をバイパス側に引き込む度合いを極力低減して、電流（電力）のロスを極小化することができる。
従って、広帯域増幅器３００の線形性を極めて効果的に向上させることができる。
【００２９】
以上のように、図３の回路構成により主増幅器３１０の負荷抵抗素子（Ｒ１）へは二次歪成分が取り除かれた信号電流が流れ、広帯域増幅器３００としての線形性を著しく向上させることが可能である。
なお、図３の回路構成では主増幅器３１０の主増幅ＭＯＳトランジスタをＮＭＯＳトランジスタ、バイパスのＭＯＳトランジスタをＰＭＯＳトランジスタとしたが、これらのＭＯＳトランジスタとして既述のものとは極性が反転したＭＯＳトランジスタを適用しても同様の効果を得ることができる。
【００３０】
図４は、図３の回路構成におけるＭＯＳトランジスタとは逆極性のＭＯＳトランジスタ（即ち、ＮＭＯＳトランジスタに替えてＰＭＯＳトランジスタ）を適用して構成した場合の広帯域増幅器の回路図である。
即ち、図４の広帯域増幅器３００′では、図３の広帯域増幅器３００における主増幅器３１０のＮＭＯＳ型の主増幅ＭＯＳトランジスタＱ１およびＭＯＳトランジスタＱ２に替えてＰＭＯＳトランジスタＱ１′およびＱ２′を適用して主増幅器３１０′を構成し、さらに、バイパス回路３２０のＰＭＯＳトランジスタ（副増幅ＭＯＳトランジスタ）Ｑ３およびＰＭＯＳトランジスタＱ４に替えてそれぞれＮＭＯＳトランジスタＱ３′およびＱ４′を適用してバイパス回路３２０′を構成している。
【００３１】
以上のような構成による図４の広帯域増幅器３００′についても、作用・効果については既述の図３の広帯域増幅器３００と同様である。
なお、図３、図４の回路構成における主バイアス回路（ＶＧ１、ＶＧ２）および副バイアス回路（ＶＧ３、ＶＧ４）の少なくとも何れか一つは、当該バイアスを可変設定するように構成されており、この構成によって、当該バイアスを最適値に合わせ込む調整を行うことができる。
図５は図３の広帯域増幅器おいて、バイパス回路のＭＯＳトランジスタのバイアス電圧ＶＧ３を変化させたときの二次歪耐性（IIP２）の変化を示した図である。この図５から、バイパス回路のＭＯＳトランジスタのバイアス電圧ＶＧ３の調整によってIIP２特性を向上させることが判読できる。
【符号の説明】
【００３２】
３００、３００′………………………………広帯域増幅器
３１０、３１０′………………………………主増幅器
３２０、３２０′………………………………バイパス回路
【図１】
2012099915.tif 000003
【図２】
2012099915.tif 000004
【図３】
2012099915.tif 000005
【図４】
2012099915.tif 000006
【図５】
2012099915.tif 000007
【図６】
2012099915.tif 000008