(57)【要約】【課題】安定的かつ安価に半導体チップを配線基板と接続する。【解決手段】この半導体装置は、半導体チップと、配線基板５００とを備える。半導体チップは、電極パッド１２０上にバンプ電極３００を有する。バンプ電極３００の表面には、部分的にバンプ電極凸部３２０が形成されている。半導体チップは、バンプ電極３００を配線基板５００側に向けることにより配線基板５００と接続している。また、バンプ電極３００上のバンプ電極凸部３２０は、配線基板５００の電極５２０と直に接触している。【選択図】図１
2012079956.tif 000002
【特許請求の範囲】
【請求項１】
電極パッドを有する半導体チップと、
前記半導体チップを搭載する配線基板と、
を備え、
前記半導体チップは、
前記電極パッド上に形成されたバンプ電極と、
前記バンプ電極の表面に部分的に形成されたバンプ電極凸部と、
を備え、
前記半導体チップは、前記バンプ電極を前記配線基板側に向けることにより前記配線基板と接続し、
前記バンプ電極凸部は、前記配線基板の電極と直に接触していることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記電極パッド上に部分的に電極パッド上凸部が形成され、
前記バンプ電極凸部は、平面視で前記電極パッド上凸部と重なる位置に形成されていることを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記バンプ電極は、めっき法により形成され、
前記バンプ電極凸部は、めっき膜が前記電極パッド上凸部の上に成長することにより形成されていることを特徴とする半導体装置。
【請求項４】
請求項２または請求項３に記載の半導体装置において、
前記電極パッド上凸部における平面視の幅は、２μｍ以上４μｍ以下であることを特徴とする半導体装置。
【請求項５】
請求項２〜４のいずれか一項に記載の半導体装置において、
前記電極パッド上凸部は、前記電極パッドの周囲に形成した保護膜と同一の材料により形成されていることを特徴とする半導体装置。
【請求項６】
半導体チップを形成する半導体チップ形成工程と、
前記半導体チップを配線基板上に搭載する半導体チップ搭載工程と、
を備え、
前記半導体チップ形成工程は、
半導体基板上に電極パッドを形成する工程と、
前記電極パッド上に、部分的に凸部を有するバンプ電極を形成する工程と、
を備え、
前記半導体チップ搭載工程において、前記半導体チップを、前記バンプ電極が前記配線基板側に向くように前記配線基板と接続し、前記凸部を前記配線基板の電極と直に接触させることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体チップの電極パッド上にバンプ電極を形成しておき、導電性粒子が混入されたＡＣＦまたはＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌm／Ｐａｓｔｅ）を介して配線基板に熱圧着する実装方法が多用されている。
【０００３】
なかでも、モバイル機器用の液晶等の表示装置用ドライバーＩＣの実装においては、高密度化、薄型化が求められている。このため、ＡＣＦまたはＡＣＰを用いて、あらかじめ配線が形成されたガラス基板上にドライバーＩＣを接続するＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装が採用されている。
【０００４】
例えば、特許文献１では、ＣＯＧ実装において、半導体チップにおけるバンプ電極上に凹部を複数個形成し、ＡＣＦの導電性粒子を凹部内に保持して配線基板と接続した半導体装置が、開示されている。これによれば、バンプ電極上に凹部を複数個形成することで、導電性粒子のこぼれを防止でき、安定的に配線基板と導通させることが出来ると記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１２４２６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１に記載の半導体装置では、ＡＣＦの導電性粒子において、バンプ電極と配線基板との導通を保証するために、導電性粒子の捕捉数を管理しなければならなかった。
【課題を解決するための手段】
【０００７】
本発明によれば、
電極パッドを有する半導体チップと、
前記半導体チップを搭載する配線基板と、
を備え、
前記半導体チップは、
前記電極パッド上に形成されたバンプ電極と、
前記バンプ電極の表面に部分的に形成されたバンプ電極凸部と、
を備え、
前記半導体チップは、前記バンプ電極を前記配線基板側に向けることにより前記配線基板と接続し、
前記バンプ電極凸部は、前記配線基板の電極と直に接触していることを特徴とする半導体装置、が提供される。
【０００８】
本発明によれば、
半導体チップを形成する半導体チップ形成工程と、
前記半導体チップを配線基板上に搭載する半導体チップ搭載工程と、
を備え、
前記半導体チップ形成工程は、
半導体基板上に電極パッドを形成する工程と、
前記電極パッド上に、部分的に凸部を有するバンプ電極を形成する工程と、
を備え、
前記半導体チップ搭載工程において、前記半導体チップを、前記バンプ電極が前記配線基板側に向くように前記配線基板と接続し、前記凸部を前記配線基板の電極と直に接触させることを特徴とする半導体装置の製造方法、が提供される。
【０００９】
本発明によれば、半導体チップにおけるバンプ電極上の凸部を、配線基板の電極と直に接触させる。これにより、ＡＣＦの導電性粒子を用いる必要がないため、導電性粒子の捕捉数を管理する必要が無い。よって、安定的かつ安価に半導体チップを配線基板と接続することが出来る。
【発明の効果】
【００１０】
本発明によれば、安定的かつ安価に半導体チップを配線基板と接続することが出来る。
【図面の簡単な説明】
【００１１】
【図１】第一の実施形態に係る半導体装置の構成を示す断面図である。
【図２】第一の実施形態に係るバンプ電極の平面図である。
【図３】図１に示した半導体装置の製造方法を説明するための断面図である。
【図４】図１に示した半導体装置の製造方法を説明するための断面図である。
【図５】第二の実施形態に係る半導体装置の構成を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１３】
（第一の実施形態）
図１は、本実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、半導体チップと、配線基板５００とを備える。半導体チップは、電極パッド１２０上にバンプ電極３００を有する。バンプ電極３００の表面には、部分的にバンプ電極凸部３２０が形成されている。半導体チップは、バンプ電極３００を配線基板５００側に向けることにより配線基板５００と接続している。また、バンプ電極３００上のバンプ電極凸部３２０は、配線基板５００の電極５２０と直に接触している。以下、詳細を説明する。
【００１４】
半導体チップは、半導体基板１００に、半導体素子（非図示）及び多層配線層（非図示）が形成されている。多層配線層の最上層に位置する配線層には、電極パッド１２０が形成されている。電極パッド１２０は、半導体素子中に形成された配線（非図示）、ビア（非図示）及びコンタクト（非図示）を介して半導体素子に接続している。電極パッド１２０の周囲には、絶縁膜２００が形成されている。例えば、絶縁膜２００は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮなどである。
【００１５】
電極パッド１２０上には、部分的に電極パッド上凸部２２０が形成されている。電極パッド上凸部２２０は単に突起形状をしていれば良く、非導電性材料でも導電性材料でもどちらで構成しても良い。非導電性の電極パッド上凸部２２０には、例えば、感光性のポリイミドなどが用いられる。
【００１６】
電極パッド１２０上には、バンプ電極３００が形成されており、バンプ電極３００表面には、バンプ電極凸部３２０が形成されている。このバンプ電極３００上のバンプ電極凸部３２０は、平面視で電極パッド上凸部２２０と重なる位置に形成されている。
【００１７】
ここで、バンプ電極３００は、めっき法により形成されている。バンプ電極３００上のバンプ電極凸部３２０は、めっき膜が電極パッド上凸部２２０上に成長することにより形成されている。バンプ電極３００の材料は、例えば、銅、ニッケル、金などである。
【００１８】
図２は、本実施形態に係るバンプ電極の平面図である。図２の点線は、電極パッド上凸部２２０を示している。図２（ａ）のように、電極パッド上凸部２２０は、例えば、平面視で円状である。あるバンプ電極３００の形成条件においては、電極パッド上凸部２２０は、例えば、直径が２μｍ以上４μｍ以下で形成されている。電極パッド上凸部２２０の直径が２μｍ未満である場合は、めっき時に平坦化され、バンプ電極凸部３２０の形成が不十分となる。また、電極パッド上凸部２２０の直径が４μｍより大きい場合は、バンプ電極凸部３２０の曲率半径が大きくなりすぎてしまい、バンプ電極凸部３２０の先端が平坦化されてしまう。また、図２（ｂ）のように、電極パッド上凸部２２０は、例えば、平面視で直線状である。この場合も上記した円状の場合と同様にして、電極パッド上凸部２２０は、幅が例えば２μｍ以上４μｍ以下で形成されている。
【００１９】
配線基板５００上には、電極５２０が形成されている。配線基板５００は、例えば、液晶パネルが形成されたガラス基板などである。また、電極５２０は、例えば、液晶パネルの引き出し電極である。
【００２０】
半導体チップは、バンプ電極３００を配線基板５００側に向けることにより、接着剤４００を介して配線基板５００と接着されている。接着剤４００としては、導電性粒子を持つＡＣＦを用いる必要はなく、例えば、ＮＣＦまたはＮＣＰ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ／Ｐａｓｔｅ）などが用いられ、半導体チップは配線基板５００と熱圧着により電気的に接続されている。このとき、バンプ電極３００上のバンプ電極凸部３２０は、配線基板５００上の電極５２０と直に接触している。また、半導体チップが配線基板５００と熱圧着されることにより、バンプ電極凸部３２０は圧し潰されている（非図示）。
【００２１】
次いで、図１、３、４を用いて、本実施形態の半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、以下の工程を備える。半導体チップを形成する半導体チップ形成工程と、半導体チップを配線基板５００上に搭載する半導体チップ搭載工程と、を備える。半導体チップ形成工程において、まず、半導体基板１００上に電極パッド１２０を形成する。次いで、電極パッド１２０上に、部分的にバンプ電極凸部３２０を有するバンプ電極３００を形成する。次いで、半導体チップ搭載工程において、半導体チップを、バンプ電極３００が配線基板５００側に向くように配線基板５００と接続する。このとき、バンプ電極凸部３２０を、配線基板５００の電極５２０と直に接触させる。以下、詳細に説明する。
【００２２】
まず、半導体チップ形成工程を行う。半導体チップ形成工程において、半導体基板１００に半導体素子（非図示）及び多層配線層（非図示）を形成する。このとき、多層配線層の最上層に位置する配線層に、電極パッド１２０を形成する。また、電極パッド１２０を、半導体素子中に形成された配線（非図示）、ビア（非図示）及びコンタクト（非図示）を介して半導体素子に接続する。
【００２３】
次いで、図３（ａ）のように、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により、絶縁膜２００となるＳｉＯＮ膜を成膜する。次いで、ＳｉＯＮ膜を選択的に除去することにより、絶縁膜２００を電極パッド１２０の周囲にパターン形成する。
【００２４】
次いで、図３（ｂ）のように、例えば感光性のポリイミド膜をスピンコーターにより成膜し、露光及び現像をすることにより、電極パッド１２０上に部分的に電極パッド上凸部２２０を形成する。その際の電極パッド上凸部２２０の形状は、例えば、平面視で円状であり、直径が２μｍ以上４μｍ以下となるように形成する。また、電極パッド上凸部２２０の形状は、例えば、平面視で直線状であり、幅が２μｍ以上４μｍ以下となるように形成する。
【００２５】
次いで、電極パッド上凸部２２０が形成された電極パッド１２０等の上に、例えばスパッタなどにより、めっきのシードとなるシード膜（非図示）を形成する。このとき、シード膜（非図示）は、電極パッド上凸部２２０などの形状に沿って成膜される。
【００２６】
次いで、図４（ａ）のように、バンプ電極３００を形成する領域以外をマスキングするように、フォトレジスト６００を形成する。次いで、めっき法により、電極パッド１２０上に、バンプ電極３００を形成する。例えば、金めっきなどが用いられ、電流密度を高くし、めっき液温度を低くすることで、コンフォーマルに成長させる。このように、めっき膜を電極パッド上凸部２２０上に成長させることにより、バンプ電極３００上にバンプ電極凸部３２０を形成する。
【００２７】
次いで、図４（ｂ）のように、例えば、アッシングなどにより、フォトレジスト６００を除去する。バンプ電極３００をマスクとして、シード膜（非図示）をエッチングにより除去する。
【００２８】
次いで、図１のように、半導体チップ搭載工程が行われる。あらかじめ、液晶パネルなどが形成された配線基板５００を準備する。まず、例えば、ＮＣＦ等を配線基板５００上に仮接着させる。次いで、半導体チップのバンプ電極３００を、配線基板５００の電極５２０と接触させるように位置調整し、熱圧着する。このとき、バンプ電極３００上のバンプ電極凸部３２０を、配線基板５００上の電極５２０と直に接触させる。また、熱圧着することにより、バンプ電極３００上のバンプ電極凸部３２０を圧し潰させる（非図示）。これにより、確実に導通をとることが出来る。
【００２９】
次に、本実施形態の効果について説明する。本実施形態では、半導体チップにおけるバンプ電極３００上にバンプ電極凸部３２０が形成されている。このバンプ電極凸部３２０が配線基板５００の電極５２０と直に接触していることにより、半導体チップは配線基板５００と確実に接続している。これにより、ＡＣＦの導電性粒子を用いる必要がないため、導電性粒子の捕捉数を管理する必要が無い。よって、安定的かつ安価に半導体チップを配線基板５００と接続することが出来る。
【００３０】
（第二の実施形態）
図５は、第二の実施形態に係る半導体装置の構成を示す断面図である。本実施形態は、保護膜２４０を除いて、第一の実施形態と同じである。図５に示すように、保護膜２４０は、電極パッド１２０の周辺に形成されている。上記した電極パッド上凸部２２０は、保護膜２４０と同一の材料を用いても良い。保護膜２４０は、例えば、感光性のポリイミドが用いられる。
【００３１】
また、本実施形態の製造方法における電極パッド上凸部２２０を形成する工程において、例えば、同一のポリイミド膜を同時に露光及び現像をすることにより、保護膜２４０を、電極パッド上凸部２２０と同時に形成しても良い。これにより工程を短縮することが出来る。
【００３２】
以上の二つの実施形態では、電極パッド上凸部２２０と重なる位置上に、バンプ電極凸部３２０を形成する製造方法を説明したが、電極パッド上凸部２２０を用いない方法でも構わない。例えば、バンプ電極３００を形成後に、再度レジストパターンを形成してから、めっき法によりバンプ電極凸部３２０を再成長させる方法でも良い。または、バンプ電極３００を形成後に、バンプ電極凸部３２０以外を研削または押圧させる等の手段で、バンプ電極３００の表面にバンプ電極凸部３２０を形成しても良い。
【００３３】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００３４】
１００  半導体基板
１２０  電極パッド
２００  絶縁膜
２２０  電極パッド上凸部
２４０  保護膜
３００  バンプ電極
３２０  バンプ電極凸部
４００  接着剤
５００  配線基板
５２０  電極
６００  フォトレジスト
【図１】
2012079956.tif 000003
【図２】
2012079956.tif 000004
【図３】
2012079956.tif 000005
【図４】
2012079956.tif 000006
【図５】
2012079956.tif 000007