(57)【要約】      （修正有）【課題】画像表示装置の配線等として用いられる銅導電膜を形成する際に、生産性を大きく低下させることなく、段差構造体の最大線幅が最小線幅に対して４倍以上である場合においても均一なめっき高さでめっきを行ない、段差構造体間での抵抗ばらつきの小さい銅配線パターンを容易に形成できるようにする。【解決手段】基材上に並列配置され、かつ最大線幅が最小線幅の４倍以上である複数の段差構造体を横断被覆する銅導電膜４の形成において、電解めっき液の液導電率を６０Ｓ／ｍ以上とし、かつ銅導電膜４の膜厚を段差構造体の最大高さに対して２倍以上とする。【選択図】図１
2012159738.tif 000002
【特許請求の範囲】
【請求項１】
基材上に並列配置された線幅の異なる複数の段差構造体を横断して被覆する銅導電膜を形成する方法において、
前記基材上に、前記複数の段差構造体を横断するめっき下地膜を形成する工程と、
前記下地膜上に電解めっきにより銅導電膜を形成する工程と、
を有し、
前記複数の段差構造体の線幅における最大線幅が、最小線幅に対して４倍以上であり、
前記銅導電膜の形成における電解めっき液の液導電率を６０Ｓ／ｍ以上とし、かつ銅導電膜の膜厚を段差構造体の最大高さに対して２倍以上とする
ことを特徴とする銅導電膜の形成方法。
【請求項２】
前記複数の段差構造体に、100μｍの最大線幅を有する段差構造体と、それに隣接する２５μｍ以下の最小線幅を有する段差構造体が含まれる請求項１に記載の銅導電膜の形成方法。
【請求項３】
前記銅導電膜の膜厚が少なくとも３μｍである請求項１または２に記載の銅導電膜の形成方法。
【請求項４】
前記電解めっきの印加電流密度が０．５〜１Ａ／ｄｍ2である請求項１〜３のいずれか１項に記載の銅導電膜の形成方法。
【請求項５】
前記電解めっきの電解電流にパルス電流を用い、該パルス電流はそのピーク電流密度が３．６Ａ／ｄｍ2〜１０．８／ｄｍ2、４０ｍｓ〜２ｍｓ、パルスデューティ比が０．０１〜０．５であることを特徴とする請求項１〜４のいずれか１項に記載の銅導電膜の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基材上に並列配置された線幅の異なる複数の段差構造体を横断して被覆する銅導電膜の電解めっきを用いた形成方法に関する。
【背景技術】
【０００２】
電解めっきを用いた銅導電膜は、接続配線とコンタクトホールを形成したＬＳＩや、フラットパネルディスプレイにおける配線等における構成材料として利用されている。
【０００３】
ＬＳＩでは、銅導電膜を、主として、埋め込み目的で用いることが多く、フラットパネルディスプレイでは、銅導電膜を段差構造体上で用いることが多い。
【０００４】
ＬＳＩでは配線形成段差を、ＣＭＰを用いて平坦化し、その上に多層膜を積層していく。
【０００５】
一方、平板型の画像表示装置であるフラットパネルディスプレイ、例えば、液晶ディスプレイ、プラズマディスプレイ、ＯＬＥＤ等では、表示面積の大型化、高精細化が進み、配線長が長くなり、配線抵抗及び寄生容量が増大する傾向にある。その結果、素子が接続されている配線の長さの異なる位置によって抵抗値に差が生じると、駆動する素子に印加される電圧が各素子で異なってしまうことが危惧される。その対策として、比抵抗の小さい銅を配線材料とし、さらに配線を厚くすることが配線抵抗を下げることに有効である。この要求を満たすためには配線を形成する銅めっき工程において均一に成膜する必要がある。
【０００６】
銅めっきにて配線を形成する用途の一つとして、半導体用基板上の凹部への銅埋込み配線形成方法が以下の特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開2001-23925号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ここで隣接している素子を駆動させる電圧を印加すると、素子が接続されている配線の長さの異なる位置によって抵抗値に差を生じてしまう影響が出る場合がある。そのような影響を避けるためには配線を形成する銅めっき工程において均一に成膜する必要がある。その対策としては比抵抗の小さい銅を配線材料に用いること、さらに膜厚を厚くすることによって配線抵抗を下げることが有効な手段となる。また、画像表示装置、特にＦＰＤの高精細化に伴い、素子に接続される配線幅がどんどん細くなり、一方パネルの配線の取り出し部分では、配線幅をある程度広くする必要性もある。このように、段差構造の段差が高くなる傾向と、線幅の異なる状態が混在するパネルを作製していくことが求められている。このように線幅の異なる複数の段差構造体が配置された基材上にめっきをすると、これらの段差構造体の線幅や段差高さによっては、めっき高さを均一にできない場合があることが課題となってくる。
【０００９】
本発明は、上記従来の問題点を解決するもので、画像表示装置の配線等として用いられる銅導電膜を形成する際に、生産性を大きく低下させることのない段差構造体を有する基板上への銅導電膜の形成方法を提供することを目的とする。本発明は特に、段差構造体の最大線幅が最小線幅に対して４倍以上である場合においても均一なめっき高さでめっきを行ない、段差構造体間での抵抗ばらつきの小さい銅配線パターンを容易に形成できるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
本発明の銅導電膜の形成方法は、基材上に並列配置された線幅の異なる複数の段差構造体を横断して被覆する銅導電膜を形成する方法において、
前記基材上に、前記複数の段差構造体を横断するめっき下地膜を形成する工程と、
前記下地膜上に電解めっきにより銅導電膜を形成する工程と、
を有し、
前記複数の段差構造体の線幅における最大線幅が、最小線幅に対して４倍以上であり、
前記銅導電膜の形成における電解めっき液の液導電率を６０Ｓ／ｍ以上とし、かつ銅導電膜の膜厚を段差構造体の最大高さに対して２倍以上とする
ことを特徴とする。
【発明の効果】
【００１１】
本発明では、基材上に並列配置され、かつ最大線幅が最小線幅の４倍以上である複数の段差構造体を横断被覆する銅導電膜の形成において、電解めっき液の液導電率を６０Ｓ／ｍ以上とし、かつ銅導電膜の膜厚を段差構造体の最大高さに対して２倍以上とする。こうすることにより、線幅の異なる複数の段差構造体を横断して被覆する銅導電膜のめっき高さのバラツキを抑制して各部分において均一とし、同一段差で配線を形成することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る銅パターンの形成方法の一例を、段差構造体の並列方向の断面図として示す工程説明図である。
【図２】本発明に係る銅パターンの形成方法の一例を示す工程説明図であり、図１の（ａ）〜（ｃ）に対応する平面図である。
【図３】本発明に係る基材の有する段差構造体上におけるめっき膜厚の変化を表す図である。
【発明を実施するための形態】
【００１３】
本発明者らは、基材上に並列配置され、かつ最大線幅が最小線幅に対して４倍以上である複数の線幅の異なる段差構造体を横断して被覆する銅導電膜を電解めっきにより形成する際の電解めっきの条件について鋭意検討を進めた。その結果、線幅の異なる複数の段差構造体における最大線幅が最小線幅の４倍以上である場合に、めっき膜厚（めっき高さ）を、段差構造体の高さの２倍以上としてめっきを行うと、線幅の異なる段差構造体間上でめっき膜厚のバラツキが発生することを見出した。
【００１４】
なお、段差構造体間のスペースは最小線幅と同等、または最小線幅より広い範囲で適用できる。段差構造体の基板上での配置密度は、基板の目的用途に応じて選択される。
【００１５】
具体的には、線幅が狭い段差構造体上のめっき厚は、線幅が広い段差構造体上に比べて薄くなってしまう。図１に示すように、狭い段差構造体(図1(a)1b、1c)と線幅が広い段差構造体(図1(a)1a)のように線幅の異なる段差構造体が隣接している場合に、その上にめっきを行うと隣接する段差構造体上の配線の膜厚が異なって形成される。(図1(c)H1a,H1b)
その結果、駆動する素子に印加される電圧が、素子が接続されている配線の位置で異なってしまいデバイス性能の問題をきたす場合がある。一方、めっき膜厚が２μｍ以下の薄い膜厚であれば、無電解めっきを用いることにより膜厚を均一にすることができるが、無電解めっきでは成膜レートが遅いため、生産性の低下という問題が生じる場合がある。
【００１６】
本発明者らは、上述しためっき膜厚におけるバラツキを解決するために鋭意研究した結果、電解めっき液の液導電率を６０Ｓ／ｍ以上とし、かつ銅導電膜のめっき膜厚を段差構造体の最大高さに対して２倍以上とすることにより、上述した問題を解決できるとの知見を得た。本発明はかかる知見に基づいてなされたものである。
【００１７】
本発明の銅導電膜の形成方法において用いられる基材は、最大線幅が最小線幅に対して４倍以上である複数の線幅の異なる段差構造体が並列配置されている基材である。段差構造体の最小線幅は１００μｍ以下が好ましい。更に、段差構造体の最大線幅の上限が１００μｍであり、最小線幅が２５μｍ以下であることがより好ましい。最小線幅の下限は、より好適には10μｍ程度である。更に、異なる線幅の段差構造体が隣接して、特に、最大線幅を有する段差構造体と最小線幅を有する段差構造体が隣接して基材上に配置されていることが好ましい。
【００１８】
本発明では、まず、基材上の複数の段差構造体を横断被覆する銅導電膜の形成を行なうための領域に、電解めっき用のめっき下地膜を形成する。
【００１９】
次に、めっき下地膜を利用して電解めっきを行い、銅導電膜をめっき下地膜上に形成する。本発明においては、電解めっき液の液導電率を６０Ｓ／ｍ以上とし、かつ銅導電膜の膜厚を段差構造体の最大高さに対して２倍以上として、電解めっきを行なう。電解めっき液の液導電率は１００Ｓ／ｍ以下とすることが好ましい。
【００２０】
めっき液の液導電率の測定は、導電率計をめっき液内に浸漬して測定することができる。測定装置としては、導電率計Ｄ−５４（堀場製作所製）等を利用することができる。その際、１ｍＳ／ｍ〜１００Ｓ／ｍまで測定できるプローブを用いるとよい。
【００２１】
また、電解めっき膜の膜厚は３μｍ以上、すなわち少なくとも３μｍであることが好ましい。上限値は任意であるが実用上は配線の抵抗値から算出される。
【００２２】
また、電解めっきの印加電流密度が０．５〜１．０Ａ／ｄｍ2であることが好ましい。更に、電解めっきの電解電流にパルス電流を用い、このパルス電流はそのピーク電流密度が３．６Ａ／ｄｍ2〜１０．８／ｄｍ2、４０ｍｓ〜２ｍｓ、パルスデューティ比が０．０１〜０．５であることが好ましい。
【００２３】
電解めっき用の下地膜及び電解めっき液（めっき浴）としては、上記の電解めっき条件が達成でき、かつ基材の構成や用途に適用可能である材料を選択して用いる。
【００２４】
本発明にかかる銅導電膜の形成方法の一例を図１及び図２に示す。図１の（ａ）及び図２の（ａ）に示すように、線幅が最小線幅に対して４倍以上の線幅を同時に有する段差構造体が形成された基板１を準備する。段差構造体の例としては絶縁膜に覆われた配線や、半導体素子がある。この例では、各段差構造体は基材の表面（平面）に直線状パターンで形成され、ストライプ状に並列配置されている。各段差構造体の高さは各部分において同一であり、また線幅も一定である。更に、段差構造体１ａ〜１ｃにおける高さも同一である。段差構造体１ａは最大線幅（Ｗｍａｘ）を有し、段差構造体１ｂは最小線幅（Ｗｍｉｎ）を有し、これらの関係は、４×Ｗｍｉｎ≦Ｗｍａｘの関となっている。また、段差構造体１ｃの幅もＷｍａｘの１／４以下である。
【００２５】
その後、図１（ｂ）及び図２（ｂ）で示すように基板１上に電解めっき用のめっき下地膜、すなわち、導電性シード層２を形成する。導電性シード層２は、スパッタ法、蒸着法等のドライ成膜手法によるＣｕ、Ｔａ、Ｔｉ、Ｐｔ等の導電性金属の膜として形成することができる。また、導電性の合金膜や導電性金属の積層膜として形成することもできる。更には、導電ペースト、導電インク等を塗布して焼成することで得られる導電性の膜として形成することもできる。厚さは０．５〜２μｍ程度である。
【００２６】
導電性シード層２の形成に際しては、基板１と導電性シード層２の良好な密着性を得るために、基板１に密着層３を形成してからその上に導電性シード層２を形成することができる。密着層３としては、例えばスパッタ法、蒸着法等のドライ成膜手法で付設したＴａＮやＴｉＮ等の膜を用いることができる。
【００２７】
基板１としては、プリント基板として用いる場合には、ガラスエポキシ（例えば、パナソニック電工製の「ＦＲ−４」）、紙フェノール等の材質を使用することができる。また、ＦＰＤ用基板として用いる場合には、青板ガラスやフロートガラスとして知られるアルカリ含有ガラス（例えば、日本板硝子製の商品名「Ｕ．Ｆ．Ｆ  Ｇｌａｓｓ」）を使用できる。また、ホウケイ酸ガラスとして知られる無アルカリガラス（例えば、コーニング製の商品名「＃７０５９」）等も使用することができる。
【００２８】
次に、導電性シード層２上に通電接点を接触させ、硫酸銅のめっき液中に浸漬し、通電して、図１（ｃ）及び図２（ｃ）に示されるように、銅導電膜４を成膜する。銅導電膜４の成膜に用いるめっき液としては、光沢剤及び平滑剤を含んだ硫酸銅のめっき液を用いることができる。このめっき液は、硫酸銅（例えば、日鉱金属製の商品名「ユピノーグ」）、硫酸、塩素、光沢剤、平滑剤を混合して作成することができる。光沢剤とは、一般的には析出を促進する機能で使用されるもので、一般的には硫黄系有機化合物が使用されている。具体的には、例えば、ビス（３−スルホプロピル）ジスルフィド、その２ナトリウム塩、３−メルカプトプロピルスルホン酸、そのナトリウム塩、Ｎ，Ｎ−ジメチルジチオカルバミン酸（３−スルホプロピル）エステル、そのナトリウム塩等が使用できる。平滑剤とは、一般的には析出を抑制する機能で使用されるもので、一般的にはポリエーテル化合物等が使用されている。具体的には、例えば、ポリエチレングリコール、ポリプロピレングリコール、ポリエチレンオキシド、ポリオキシアルキレングリコール等が使用できる。電解めっきにおいては、凹部の埋込み等のために、光沢剤と平滑剤が併用されるのが通常である。
【００２９】
ここで段差構造体の線幅と各段差構造体の高さに対するめっき厚の関係について説明する。まず、電解めっき条件例を以下に示す。
・電解めっき条件
（１）めっき液の組成（いずれもめっき液１リットル中の含有量）
・硫酸銅：１８０ｇ
・硫酸：９０ｇ
・塩素：５０ｍｇ
・ポリエチレングリコール：０．４ｍｌ
・ビス（３−スルホプロピル）ジスルフィド２ナトリウム塩：１０μｌ
（２）めっき液の温度：２５℃
（３）めっき液の液導電率：３０Ｓ／ｍ
（４）電流密度：3.0Ａ／ｄｍ2
上述したとおり、基材１には、複数の段差構造体として、最大線幅を有する段差構造体と最大線幅の１／４以下の線幅の段差構造体が混在している。この状態の基材１上に、段差構造体の高さの２倍以上の厚さで電解めっきを行なうと、電解めっきの条件によっては、銅電解めっき膜の厚さに関して、隣接する段差構造体で５％以上の段差が発生する場合がある。例えば、基材１上の段差構造体１ａ及び１ｂの高さが３μｍである場合、めっき厚が６μｍ未満であれば隣接間膜厚（Ｈ１ａ、Ｈ１ｂ）のばらつきは５％未満である。これに対して、めっき厚が６μｍを超えると隣接間膜厚（Ｈ１ａ、Ｈ１ｂ）のばらつきが５％以上となる。
【００３０】
ただし、段差構造体の最小線幅が１００μｍを超える場合は上述した電解めっき膜の膜厚のバラツキへの影響が少なく、場合によっては５％未満とすることができる。
【００３１】
段差構造体の高さと電解めっき膜の厚との関係における隣接する段差構造体間でのめっき膜厚のバラツキの関係を図３に示す。なお、図３においては、異なる線幅を有する隣接段差構造体での最小線幅を１２．５μｍ、スペースは１２．５μｍ、最大線幅を１００μｍとし、かつ電解めっき条件を一定とした場合についての関係を示すものである。図３から明らかなとおり、めっき膜の厚さを、段差構造体の２倍以上とした場合に線幅の異なる隣接する段差構造体上に形成される電解めっき膜の厚さに５％以上のバラツキが生じる（図３の「段差発生」で示される領域参照）。これに対して、段差構造体の高さの２倍未満の膜厚で電解めっきを行なう場合には、線幅の異なる隣接する段差構造体上に形成される電解めっき膜の厚さのバラツキを５％未満に抑えることができる（図３の「段差なし」で示される領域参照）。
【００３２】
線幅の異なる段差構造体上での電解めっき膜の膜厚のバラツキの閾値を５％とすることが好ましく、かかる閾値の設定では、図３の「段差なし」領域に入る条件を利用することになる。しかしながら、配線抵抗を下げるために、電解銅めっき膜の厚さを、段差構造体の高の２倍以上とする場合には、図３に示す「段差発生」という問題を解決する必要が生じてくる。
【００３３】
隣接する段差構造体上での電解めっき膜の膜厚の違い（段差）が発生するメカニズムとして、詳細は明確ではないが可能性として以下の二項目が考えられる。
【００３４】
第一は、めっきの膜厚を左右する成膜促進効果のある光沢剤、抑制効果のある平滑剤が作用する状況が段差構造体の線幅と高さにより変化すること。具体的には段差構造体の線幅が小さい領域は光沢剤の吸着が少なく、促進効果が小さくなる。もしくは平滑剤の吸着が大きく、抑制効果が大きくなると推定される。
【００３５】
第二は段差構造体上部への電界集中による上部と下部の電流密度が異なること。これより段差構造体の線幅に依存して段差構造体上部の実効電流が異なると推定される。これより段差構造体の線幅に依存してめっき膜厚差が発生する。
【００３６】
但し、これらのメカニズムは段差構造体の最小線幅が１００μｍを超えた領域では影響が小さくなる。
【００３７】
本発明では、この推定メカニズムを元に鋭意検討を進めた結果、段差構造体の線幅と高さに対するめっき厚のばらつきを解消するための電解めっきの条件として、先に挙げた条件が採用される。
【００３８】
電解めっき終了後、必要に応じて基材面の洗浄を行い、線幅の異なる複数の段差構造体上に配線としての銅導電膜を得ることができる。
【実施例】
【００３９】
比較例１
めっき膜厚が段差構造体の高さ３μｍに対して６μｍ以上とする際に、段差構造体の線幅が１２．５μｍ、２５μｍ及び１００μｍと、最小線幅１２．５μｍに対して４倍以上の１００μｍの線幅である同一基板上に電解めっきを行なう場合について説明する。スペースは12.5μｍの配線である。具体的には、段差バラツキ（電解めっき膜の厚さのバラツキ）の閾値を５％未満とした場合において、線幅が狭い段差構造体では線幅が広い段差構造体に比べ、電解めっき膜の膜厚が薄くなってしまいこれらの部分間で段差が発生する領域について説明する。
【００４０】
まず、縦３００ｍｍ、横３５０ｍｍ、厚さ２．８ｍｍの長方形の青板ガラスの基板１上に、高さが３μｍで共通し、幅はそれぞれ1２．５μｍ、２５μｍ及び１００μｍと異なる段差構造体（ストライブパターン）を設けた凹凸パターンを形成した。各段差構造体間のスペースは１２．５μｍである。その状態は、図１（ａ）及び図２（ａ）に示すおとりである。その後、スパッタ装置にて、密着層３としてのＴａＮを１０ｎｍ、導電性シード層２としてのＣｕを０．５μｍ成膜した［図１（ｂ）及び図２（ｂ）］。次に、導電性シード層２上に電解銅めっきを実施し、６μｍの銅導電膜４を成膜した［図１（ｃ）及び図２（ｃ）］。
【００４１】
（１）電解めっき条件
（イ）めっき液の組成（いずれもめっき液１リットル中の含有量）
・硫酸銅：１８０ｇ
・硫酸：９０ｇ
・塩素：５０ｍｇ
・ポリエチレングリコール：０．４ｍｌ
・ビス（３−スルホプロピル）ジスルフィド２ナトリウム塩：１０μｌ
（ロ）めっき液の温度：２５℃
（ハ）めっき液の液導電率：３０Ｓ／ｍ（導電率計Ｄ−５４（堀場製作所製）での測定値）
（ニ）電流密度：３．０Ａ／ｄｍ2
（ホ）めっき時間：５５０ｓｅｃ
その結果、銅導電膜の膜厚に関して、パターン線幅１００μｍの部分の膜厚６μｍに対して、パターン線幅２５μｍ部、１２．５μｍ部の膜厚がそれぞれ５．５μｍ、５．３μｍとなった。つまり、パターン線幅１００μｍの部分の膜厚に対して、パターン線幅２０μｍの部分、１２．５μｍの部分の膜厚がそれぞれ、−８．４％、−１２％と膜厚差５％以上となった。
【００４２】
比較例２
めっき膜厚が段差構造体の高さ５μｍに対して２０μｍ以上とする際に、段差構造体の線幅が１２．５μｍ、２５μｍ、１００μｍと最小線幅１２．５μｍに対して４倍以上の１００μｍの線幅である同一基板上にめっきする方法について説明する。具体的には、段差バラツキの閾値を５％未満とした場合において、線幅が狭い段差構造体では線幅が広い段差構造体に比べ、電解めっき膜の膜厚が薄くなってしまいこれらの部分間で段差が発生する領域について説明する。
【００４３】
まず、縦３００ｍｍ、横３５０ｍｍ、厚さ２．８ｍｍの長方形の青板ガラスの基板１上に、高さが５μｍで共通し、幅はそれぞれ1２．５μｍ、２５μｍ及び１００μｍと異なる段差構造体（ストライブパターン）を設けた凹凸パターンを形成した。各段差構造体間のスペースは１２．５μｍである。
【００４４】
その後、比較例１と同様に、密着層３、導電性シード層２を形成した後、電解銅めっきを実施し、２０μｍの銅導電膜４を成膜した。但し、めっき条件は時間のみ１８００ｓｅｃとした。その結果、銅導電膜の膜厚に関して、パターン線幅１００μｍの部分の膜厚２０μｍに対して、パターン線幅２５μｍの部分、１２．５μｍの部分の膜厚がそれぞれ１８．５μｍ、１７．５μｍとなった。つまり、パターン線幅１００μｍの部分の膜厚に対して線幅２５μｍの部分、１２．５μｍの部分の膜厚がそれぞれ、−７．５％、−１２．５％と膜厚差５％以上となった。
【００４５】
参考例１
参考例１として、めっき膜厚が段差構造体の高さ２μｍに対して４μｍ以上とする際に、段差構造体の線幅が１００μｍ，２００μｍ及び５００μｍと、最小線幅が１００μｍの線幅である同一基板上にめっきする方法について説明する。スペースは100μｍである。具体的には、段差バラツキの閾値を５％未満とした場合において、線幅と段差にめっき膜厚が依存しない領域について説明する。
【００４６】
まず、縦３００ｍｍ、横３５０ｍｍ、厚さ２．８ｍｍの長方形の青板ガラスの基板１上に、高さが２μｍで共通し、幅はそれぞれ１００μｍ、２００μｍ及び５００μｍと異なる段差構造体（ストライブパターン）を設けた凹凸パターンを形成した。スペースは100μｍである。
【００４７】
その後、比較例１と同様に、密着層３、導電性シード層２を形成した後、電解銅めっきを実施し、４μｍの銅導電膜４を成膜した。但し、めっき条件は時間のみ３６０ｓｅｃとした。その結果、銅導電膜の膜厚に関して、パターン線幅１００μｍの部分の膜厚４．０μｍに対して、パターン線幅２００μｍの部分、５００μｍの部分の膜厚も４．０μｍとなった。つまり、全てのパターン線幅が１００μｍ以上の場合膜厚の差は発生しなかった。
【００４８】
参考例２
参考例２として、めっき膜厚が段差構造体の高さ３μｍに対して３μｍとする際に、段差構造体の線幅が１２．５μｍ、２５μｍ、１００μｍと最小線幅１２．５μｍに対して４倍以上の１００μｍの線幅である同一基板上にめっきする方法について説明する。スペースは12.5μｍである。具体的には、段差バラツキの閾値を５％未満とした場合において、線幅と段差にめっき膜厚が依存しない領域について説明する。
【００４９】
まず、縦３００ｍｍ、横３５０ｍｍ、厚さ２．８ｍｍの長方形の青板ガラスの基板上に、高さが３μｍで共通し、幅はそれぞれ1２．５μｍ、２５μｍ及び１００μｍと異なる段差構造体（ストライブパターン）を設けた凹凸パターンを形成した。スペースは12.5μｍである。
【００５０】
その後、比較例１と同様に、密着層３、導電性シード層２を形成した後、電解銅めっきを実施し、３μｍの銅導電膜４を成膜した。但しめっき条件は時間のみ２７０ｓｅｃとした。
【００５１】
その結果、銅導電膜の膜厚に関して、パターン線幅１００μｍの部分の膜厚３．０μｍに対して、パターン線幅２５μｍの部分、１２．５μｍの部分の膜厚がそれぞれ２．８９μｍ、２．８６μｍとなった。つまり、パターン線幅１００μｍの部分の膜厚に対して線幅２０μｍの部分、１２．５μｍの部分の膜厚ばらつきが−３．７％、４．７％と膜厚差５％以下となり段差は発生しなかった。
実施例１
比較例１と同様の段差構造体構造を有する基材において、段差バラツキの閾値を５％未満とした場合において、線幅が狭いパターンと線幅が広いパターンでの膜厚差が発生しない条件について説明する。具体的にはめっき液の導電率を６０Ｓ／ｍとするために硫酸の濃度を２５０ｇ／Ｌまで高めている。すなわち、導電率計Ｄ−５４（堀場製作所）を使用して以下に示すめっき液の組成における液導電率を測定し、液導電率を６０Ｓ／ｍに合わせこんだ。
【００５２】
まず、縦３００ｍｍ、横３５０ｍｍ、厚さ２．８ｍｍの長方形の青板ガラスの基板上に、高さが５μｍで共通し、幅はそれぞれ1２．５μｍ、２５μｍ及び１００μｍと異なる段差構造体（ストライブパターン）を設けた凹凸パターンを形成した。スペースは12.5μｍである。その後、比較例１と同様に、密着層３、導電性シード層２を形成した。
【００５３】
次に、以下の条件にて電解銅めっきを実施し、６μｍの銅膜４を成膜した。
・電解めっき条件
（イ）めっき液の組成（いずれもめっき液１リットル中の含有量）
・硫酸銅：１００ｇ
・硫酸：２５０ｇ
・塩素：５０ｍｇ
・ポリエチレングリコール：０．４ｍｌ
・ビス（３−スルホプロピル）ジスルフィド２ナトリウム塩：１０μｌ
（ロ）めっき液の温度：２５℃
（ハ）電流密度：３．０Ａ／ｄｍ2
（ニ）めっき時間：５５０ｓｅｃ
その結果、銅導電膜の膜厚に関して、パターン線幅１００μｍの部分の膜厚６μｍに対して、パターン線幅２５μｍの部分、１２．５μｍの部分の膜厚がそれぞれ５．８μｍ、５．７２μｍとなった。つまり、パターン線幅１００μｍの部分の膜厚に対して線幅２０μｍの部分、１２．５μｍの部分の膜厚がそれぞれ−３．４％、−４．７％と膜厚差５％以内に収まった。
実施例２
比較例１と同様の段差構造体構造を有する基材において、段差バラツキの閾値を５％未満とした場合において、線幅が狭いパターンと線幅が広いパターンでの膜厚差が発生しない条件について説明する。具体的にはめっき時点の印加電流を１ＡＳＤまで下げる。
【００５４】
まず、縦３００ｍｍ、横３５０ｍｍ、厚さ２．８ｍｍの長方形の青板ガラスの基板上に、高さが５μｍで共通し、幅はそれぞれ1２．５μｍ、２５μｍ及び１００μｍと異なる段差構造体（ストライブパターン）を設けた凹凸パターンを形成した。スペースは12.5μｍである。その後、比較例１と同様に、密着層３、導電性シード層２を形成した。
【００５５】
次に、以下の条件にて電解銅めっきを実施し、６μｍの銅導電膜を成膜した。
・電解めっき条件
（イ）めっき液の組成（いずれもめっき液１リットル中の含有量）
・硫酸銅：１００ｇ
・硫酸：２５０ｇ
・塩素：５０ｍｇ
・ポリエチレングリコール：０．４ｍｌ
・ビス（３−スルホプロピル）ジスルフィド２ナトリウム塩：１０μｌ
（ロ）めっき液の温度：２５℃
（ハ）めっき液の液導電率：６０Ｓ／ｍ
（ニ）電流密度：１．０Ａ／ｄｍ2
（ホ）めっき時間：１６５０ｓｅｃ
その結果、銅導電膜の膜厚に関して、パターン線幅１００μｍの部分の膜厚６μｍに対して、パターン線幅２５μｍの部分、１２．５μｍの部分の膜厚がそれぞれ５．７９μｍ、５．７１μｍとなった。つまり、パターン線幅１００μｍの部分の膜厚に対して線幅２０μｍの部分、１２．５μｍの部分の膜厚がそれぞれ−３．５％、−４．８％と膜厚差５％以内に収まった。
実施例３
比較例１と同様の段差構造体構造を有する基材において、段差バラツキの閾値を５％未満とした場合における、線幅が狭いパターンと線幅が広いパターンでの膜厚差が発生しない条件について説明する。具体的にはめっき時点の電流印加をパルスで行い、逆電流で膜厚の厚い箇所を溶解する効果を利用する。
【００５６】
まず、縦３００ｍｍ、横３５０ｍｍ、厚さ２．８ｍｍの長方形の青板ガラスの基板上に、高さが３μｍで共通し、幅はそれぞれ1２．５μｍ、２５μｍ及び１００μｍと異なる段差構造体（ストライブパターン）を設けた凹凸パターンを形成した。スペースは12.5μｍである。その後、比較例１と同様に、密着層３、導電性シード層２を形成した。
【００５７】
次に、以下の条件にて電解銅めっきを実施し、６μｍの銅導電膜を成膜した。
・電解めっき条件
（イ）めっき液の組成（いずれもめっき液１リットル中の含有量）
・硫酸銅：１0０ｇ
・硫酸：２５０ｇ
・塩素：５０ｍｇ
・ポリエチレングリコール：０．４ｍｌ
・ビス（３−スルホプロピル）ジスルフィド２ナトリウム塩：１０μｌ
（ロ）めっき液の温度：２５℃
（ハ）めっき液の液導電率：６０Ｓ／ｍ
（ニ）パルス電流密度：順方向３．6Ａ／ｄｍ2、逆方向10.8／ｄｍ2、
順方向時間40ms-2ms
（ホ）めっき時間：６６０ｓｅｃ
その結果、銅導電膜の膜厚に関して、パターン線幅１００μｍの部分の膜厚６μｍに対して、パターン線幅２５μｍの部分、１２．５μｍの部分の膜厚がそれぞれ５．７９μｍ、５．７１μｍとなった。つまり、パターン線幅１００μｍの部分の膜厚に対して線幅２０μｍの部分、１２．５μｍの部分の膜厚がそれぞれ−３．５％、−４．８％と膜厚差５％以内に収まった。
【産業上の利用可能性】
【００５８】
本発明によれば、画像表示装置における表示面積の大型化、高精細化に対応するために有用である、線幅の異なる段差構造体を横断する銅配線の低抵抗化のための電解めっきによる銅配線の形成方法を提供することができる。
【符号の説明】
【００５９】
１：基板
２：導電性シード層
３：密着層
４：銅導電膜
【図１】
2012159738.tif 000003
【図２】
2012159738.tif 000004
【図３】
2012159738.tif 000005