(57)【要約】【課題】入力電源電圧の動作保証範囲が大きいとしても当該電圧変動の影響を抑制して正常に過電流保護を図るようにした過電流保護回路を提供する。【解決手段】支持基板１０が第１半導体層１１および第２半導体層１２を絶縁層１３で挟んで構成されている。第１半導体層１１上には絶縁膜１４を介してフィールドプレート抵抗膜２０が形成されている。可変電流源ＩＳが、ゲート電極１９からドレイン電極１７にかけて絶縁膜１４上に沿って形成されたフィールドプレート抵抗膜２０（フィールドプレート抵抗Ｒ１およびＲ２）に生じるノードＮ１の電圧に応じて出力電流値を変更してセンス抵抗Ｒｓの検出電圧Ｖ２を補正する。【選択図】図２
2012204361.tif 000002
【特許請求の範囲】
【請求項１】
第１導電形の第１半導体層および第２半導体層を絶縁層で挟んだ構造を備える支持基板に形成され、当該支持基板の第１半導体層に第２導電形のドレイン・ソース領域が互いに離間して形成されると共に、前記支持基板の第１半導体層上に絶縁膜を介してゲート電極が形成された出力ＭＯＳトランジスタを過電流から保護する過電流保護回路であって、
前記ドレイン領域上に形成されると共に前記第２半導体層の印加電位とは異なる入力電源電位が印加されるノード電極と、
前記ゲート電極から前記ノード電極にかけて前記絶縁膜上に沿って構造的に接続してなるフィールドプレート抵抗膜と、
前記出力ＭＯＳトランジスタに流れる電流が過電流であるか否か判定する判定回路と、
前記フィールドプレート抵抗膜に生じる電圧に応じて前記判定回路の判定結果を補正する補正回路とを備えることを特徴とする過電流保護回路。
【請求項２】
前記判定回路は、
前記出力ＭＯＳトランジスタよりもサイズの小さいセンスＭＯＳトランジスタ、および、前記センスＭＯＳトランジスタに直列接続されたセンス抵抗、を具備し前記出力ＭＯＳトランジスタに並列接続された検出回路を備え、前記検出回路の検出電圧を基準電圧と比較し前記出力ＭＯＳトランジスタに流れる電流が過電流であるか否かを判定するものであって、
前記補正回路は、前記フィールドプレート抵抗膜に生じる電圧に応じて前記検出回路の検出電圧を補正することで前記判定回路の判定結果を補正することを特徴とする請求項１記載の過電流保護回路。
【請求項３】
前記判定回路は、
前記出力ＭＯＳトランジスタよりも小サイズのセンスＭＯＳトランジスタ、および、前記センスＭＯＳトランジスタに直列接続されたセンス抵抗、を具備し前記出力ＭＯＳトランジスタに並列接続された検出回路を備え、前記検出回路の検出電圧を比較対象となる基準電圧と比較して前記出力ＭＯＳトランジスタに流れる電流が過電流であるか否かを判定するものであって、
前記補正回路は、前記フィールドプレート抵抗膜に生じる電圧に応じて前記基準電圧を補正することで前記判定回路の判定結果を補正することを特徴とする請求項１または２記載の過電流保護回路。
【請求項４】
前記補正回路は、前記フィールドプレート抵抗膜のうち前記ノード電極よりも前記ゲート電極近傍のノードから取得した電圧に応じて前記判定回路の判定結果を補正することを特徴とする請求項１ないし３の何れかに記載の過電流保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力ＭＯＳトランジスタを過電流から保護する過電流保護回路に関する。
【背景技術】
【０００２】
例えば、車両駆動用の電源として大電圧のバッテリ（入力電源）が用いられる。例えば車両内の電源回路は、このバッテリの電圧を降圧して直流電源を生成しＥＣＵ(Engine Control Unit)などに直流電源を供給する。この中で例えば降圧チョッパ型の直流電源回路は出力ＭＯＳトランジスタをスイッチングトランジスタとして備えており、この出力ＭＯＳトランジスタを通じて直流電力を出力する。
【０００３】
電流が出力ＭＯＳトランジスタに過大に流れる虞を生じるため、出力ＭＯＳトランジスタに過電流が流れる虞があるときに当該出力ＭＯＳトランジスタの駆動を停止することで保護を図る（例えば、特許文献１参照）。
【０００４】
特許文献１記載の技術では、主スイッチング素子となる横型ＩＧＢＴと、電流検出用横型ＩＧＢＴとを並列に接続し、電流検出用横型ＩＧＢＴからセンス抵抗に流れる電流を電圧として検出し、この電圧と基準電圧とを比較して過電流が流れるか否か判定し、当該判定結果に基づいて過電流保護を図っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２３５８５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、例えばバッテリの入力電源が出力ＭＯＳトランジスタに与えられると、当該入力電源の電圧は負荷の駆動電流などの要因で大きく変動（例えば１００Ｖ〜６００Ｖ程度）するため、当該入力電源の電圧が大きく変動したときに当該変動の大きさに起因して過電流検出用の検出電圧が大きく変化してしまい過電流保護を正常に図れない虞がある。
【０００７】
本発明は、上記事情に鑑みてなされたもので、その目的は、出力ＭＯＳトランジスタの入力電圧の動作保証範囲が大きいとしても当該電圧変動の影響を抑制して正常に過電流保護を図るようにした過電流保護回路を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１記載の発明によれば、ノード電極がドレイン領域上に形成されると共に第２半導体層の印加電位とは異なる入力電源電位が印加されるものであり、フィールドプレート抵抗膜がゲート電極からノード電極にかけて絶縁膜上に沿って構造的に接続されている。そして、判定回路が出力ＭＯＳトランジスタに流れる電流が過電流であるか否か判定するときには、補正回路がフィールドプレート抵抗膜に生じる電圧に応じて判定回路の判定結果を補正するため、たとえ出力ＭＯＳトランジスタの入力電源電圧の動作保証範囲が大きいとしても当該入力電源電圧変動の影響を抑制して正常に過電流保護を図ることができる。
【０００９】
請求項２、３記載の発明は、判定回路が、出力ＭＯＳトランジスタよりもサイズの小さいセンスＭＯＳトランジスタ、および、センスＭＯＳトランジスタに直列接続されたセンス抵抗を直列接続し、出力ＭＯＳトランジスタに並列接続された検出回路を備え、この検出回路の検出電圧を基準電圧と比較し出力ＭＯＳトランジスタに流れる電流が過電流であるか否かを判定する構成を対象としている。
【００１０】
このとき、補正回路は、フィールドプレート抵抗膜に生じる電圧に応じて検出回路の検出電圧を補正すると良く（請求項２）、また、フィールドプレート抵抗膜に生じる電圧に応じて基準電圧を補正することで判定回路の判定結果を補正しても良い（請求項３）。また、補正回路は、フィールドプレート抵抗膜のうちノード電極よりもゲート電極近傍のノードから取得した電圧に応じて判定回路の判定結果を補正すると良い（請求項４）。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態を示す過電流保護回路の電気的構成図
【図２】出力ＭＯＳトランジスタの半導体構造図（（ａ）は平面図、（ｂ）は断面図、（ｃ）は等価回路図）
【図３】センス抵抗の検出電圧について出力ＭＯＳトランジスタの入力電源電位および入力電流依存性を示す特性図
【図４】センスＭＯＳトランジスタと出力ＭＯＳトランジスタの出力オン状態における等価回路図
【図５】本発明の第２実施形態を示す図１相当図
【発明を実施するための形態】
【００１２】
（第１実施形態）
以下、本発明の第１実施形態について図１ないし図４を参照しながら説明する。図１は、過電流保護回路１を備えた降圧チョッパ型の電源回路２の電気的構成を示している。この電源回路２は、バッテリ電位ＶＩＮ（＝数百Ｖ程度（例えば１００Ｖ〜６００Ｖ程度））が印加される電源端子３と負荷４との間に接続されており、出力ＭＯＳトランジスタとなるトランジスタＭ１、フリーホイールダイオードＤ１、リアクトルＬ１、コンデンサＣ１を図示形態で接続して構成されている。
【００１３】
トランジスタＭ１は、Ｎチャネル型のＬＤＭＯＳ（Laterally Diffused MOS）トランジスタにより構成されており、ドレインは電源端子３に電気的に接続されると共にソースはダイオードＤ１のカソードに接続されている。ダイオードＤ１のアノードはグランド５に接続されている。トランジスタＭ１のソースとダイオードＤ１のカソードの共通接続点ＮａはリアクトルＬ１の一端に接続されている。リアクトルＬ１の他端はコンデンサＣ１の一端に接続されると共にコンデンサＣ１の他端はグランド５に接続され、コンデンサＣ１の端子電圧が負荷４に供給される。
【００１４】
電源端子３と共通接続点Ｎａとの間には、センシング用のトランジスタ（センスＭＯＳトランジスタに相当）Ｍ２のドレイン−ソース間とセンス抵抗Ｒｓとが直列接続されることによって検出回路６が構成されている。
【００１５】
トランジスタＭ２は、Ｎチャネル型のＬＤＭＯＳトランジスタにより構成されるもので、トランジスタＭ２のゲートはトランジスタＭ１のゲートと共通接続されている。このトランジスタＭ２は、トランジスタＭ１よりもサイズが小さい（サイズ比は（トランジスタＭ１のサイズ）：（トランジスタＭ２のサイズ）＝Ｎ（例えば数十）：１）。
【００１６】
このトランジスタＭ２のソースとセンス抵抗Ｒｓとの共通接続ノードＮｂは、コンパレータＣＰ１の入力端子（反転入力端子）に接続されており、センス抵抗Ｒｓによる検出電圧Ｖ２がコンパレータＣＰ１の入力端子に与えられる。コンパレータＣＰ１の基準端子（非反転入力端子）には予め定められた過電流判定用の基準電圧となる直流電圧Ｖａが与えられている。ここで、判定回路７は、検出回路６およびコンパレータＣＰ１により構成されるもので、検出回路６の検出電圧Ｖ２をコンパレータＣＰ１により直流電圧Ｖａと比較し過電流判定結果として出力する。
【００１７】
内部電源電圧Ｖｉ（＝数Ｖ）の供給端子とノードＮｂとの間には電圧制御型の可変電流源ＩＳが接続されている。この可変電流源ＩＳは後述するフィールドプレート抵抗Ｒ１およびＲ２の共通接続ノードＮ１の電圧に応じて供給電流Ｉ３を変化してセンス抵抗Ｒｓに通電する。
【００１８】
他方、トランジスタＭ１およびＭ２のゲートにはドライバ８が接続されている。このドライバ８は、内部電源電圧Ｖｉの電圧が電源として与えられており、その前段に接続されたＮＡＮＤゲート９を通じて得られたＰＷＭ信号を波形整形して各トランジスタＭ１およびＭ２のゲートに出力する。
【００１９】
ＮＡＮＤゲート９にはＰＷＭ信号および判定回路７（コンパレータＣＰ１）の出力が与えられている。ＮＡＮＤゲート９は、判定回路７により過電流判定されていないときにはＰＷＭ信号をドライバ８に出力し、過電流判定されたときにＰＷＭ信号をドライバ８に出力停止する。すなわち、ＮＡＮＤゲート９は、トランジスタＭ１およびＭ２の駆動信号有効無効切替回路として動作する。
【００２０】
さて、図１に示すように、出力ＭＯＳトランジスタＭ１のドレイン−ゲート間には、フィールドプレート抵抗Ｒ１およびＲ２が数ＭΩオーダーの抵抗値で直列接続されている。図２（ａ）は出力ＭＯＳトランジスタＭ１の半導体構造を平面的に示しており、図２（ｂ）は出力ＭＯＳトランジスタＭ１の図２（ａ）のＡ−Ａ線に示す部分の断面構造を模式的に示している。
【００２１】
図２（ｂ）に示すように、支持基板１０は、第１半導体層１１および第２半導体層１２を絶縁層１３で挟んで構成されている。第１半導体層１１および第２半導体層１２は共にｐ型（第１導電型）の単結晶シリコンにより構成されると共に絶縁層１３は酸化膜により構成されており、これにより支持基板１０は所謂ＳＯＩ(Silicon On Insulator)構造で形成されている。この支持基板１０の第１半導体層１１の表層には、ドレイン領域１５とソース領域１６とが離間して構成されている。
【００２２】
なお、図２（ａ）に示すように、ドレイン領域１５は、ＬＤＭＯＳ構造の平面中心部分となる所定位置に円形状（または楕円形状）にｎ型（第２導電型）の不純物が導入された不純物導入層により構成されている。また、ソース領域１６は、ドレイン領域１５から円径方向に離間した領域のほぼ半円周部分にｎ型の不純物が導入された不純物導入層により構成されている。
【００２３】
図２（ｂ）に示すように、第１半導体層１１上には絶縁膜１４が形成されている。この絶縁膜１４はゲート絶縁膜として構成され、この絶縁膜１４を通じてドレイン領域１５上にドレイン電極（ノード電極に相当）１７が構造的に接続されており、ソース領域１６上にソース電極１８が接続されている。なお、図２（ｂ）に示す半導体断面構造上ではドレイン領域１５およびソース領域１６上の接触部分の詳細構造を省略している。
【００２４】
図２（ａ）および図２（ｂ）に示すように、平面的にはドレイン電極１７とソース電極１８との間にゲート電極１９が設けられている。絶縁膜１４の上面上にはフィールドプレート抵抗膜２０が導電膜により形成されている。このフィールドプレート抵抗膜２０は、ドレイン電極１７からゲート電極１９にかけてチャネル領域ＣＨに与える電界を緩和するために形成されている。本実施形態においては、このフィールドプレート抵抗膜２０はドレイン電極１７とゲート電極１９との間で構造的に接続されている。図２（ａ）および図２（ｂ）に示すように、フィールドプレート抵抗膜２０は絶縁膜１４上に沿って平面的には渦巻型に形成されている。
【００２５】
このフィールドプレート抵抗膜２０には、ゲート電極１９からドレイン電極１７に至る中間位置にノード端子２１が接続されており、このノード端子２１のフィールドプレート抵抗膜２０との接続箇所がフィールドプレート抵抗Ｒ１，Ｒ２の分圧電圧を取得するノードＮ１となる。トランジスタＭ１はこのような構造をなしているが、トランジスタＭ２もサイズはトランジスタＭ１より小さいもののほぼ同様の構造により形成されている。
【００２６】
前述構成の作用について説明する。トランジスタＭ１の実使用時には、第２半導体層１２はグランド電位に固定される。また、バッテリ電圧ＶＩＮは正の高電圧であるため、ドレイン電極１７には正の高電位（数百Ｖ）が印加される。
【００２７】
したがって、ｎ型半導体領域となるドレイン領域１５とｐ型半導体領域となる第１半導体層１１との間には逆バイアスが印加される。ドライバ８がゲート電極１９にトランジスタＭ１をオン状態とする正のゲート電圧Ｖｇを印加すると、ゲート電極１９からドレイン電極１７に渡るフィールドプレート抵抗膜２０には電圧が与えられるため、第１半導体層１１のドレイン領域１５およびソース領域１６間にチャネル領域ＣＨが形成される。
【００２８】
バッテリ電圧ＶＩＮは負荷４の消費電力に応じて約１００Ｖ〜６００Ｖの範囲で変動する。したがって、電圧ＶＩＮの変化に応じてドレイン領域１５からソース領域１６に至る間のチャネル領域ＣＨの深さが変化する。すると、ドレイン領域１５およびソース領域１６間のオン抵抗が変化し、トランジスタＭ１（およびＭ２）の通電電流が変化する。
【００２９】
図３は、可変電流源ＩＳを機能させることなく、電圧ＶＩＮの変化に伴いセンス抵抗Ｒｓの検出電圧とトランジスタＭ１の通電電流値の関係を取得した結果を示している。
コイル電流Ｉ１を一定値Ｉｚと仮定すると、電圧ＶＩＮの上下変動に応じてセンス抵抗Ｒｓの検出電圧も大きく変動する。逆に、センス抵抗Ｒｓの検出電圧を一定の直流電圧Ｖａと仮定すると、電圧ＶＩＮが上下変動するとトランジスタの通電電流Ｉ１も大きく変動する。
【００３０】
図４は、出力ＭＯＳトランジスタＭ１、センスＭＯＳトランジスタＭ２のオン状態における等価回路図を示している。この図４に示すように、トランジスタＭ１のオン抵抗をＲｏｎ１とし、トランジスタＭ２のオン抵抗をＲｏｎ２、センス抵抗Ｒｓの抵抗値をＲｓ３、トランジスタＭ１の通電電流をＩ１、センス抵抗Ｒｓに流れるセンス電流をＩ２、リアクトルＬ１の電流をＩＬとし、トランジスタＭ１とＭ２のサイズ比をＮ：１とすると、
Ｒｏｎ２＝Ｎ×Ｒｏｎ１  …（１）
Ｉ１＝ＩＬ−Ｉ２        …（２）
（Ｒｏｎ２＋Ｒｓ３）×Ｉ２  ＝  Ｒｏｎ１×Ｉ１    …（３）
の関係があるため、
（１）式を（３）式に代入し、
Ｉ２＝（Ｒｏｎ１×（ＩＬ−Ｉ２））／（Ｎ×Ｒｏｎ１＋Ｒｓ３）であるため、整理すると、
Ｉ２  ＝  （Ｒｏｎ１×ＩＬ）／（（Ｎ＋１）×Ｒｏｎ１＋Ｒｓ３）  …（４）
となり、センス抵抗Ｒｓの検出電圧Ｖ２は、
Ｖ２  ＝  Ｒｓ３×Ｉ２
＝（Ｒｏｎ１×ＩＬ）×Ｒｓ３／（（Ｎ＋１）×Ｒｏｎ１＋Ｒｓ３）  …（５）
と求められる。
【００３１】
ここで、トランジスタＭ１のオン抵抗Ｒｏｎ１は、前述のように電圧ＶＩＮに線形増加する特性を有し、下記の（６）式のように仮定すると、
Ｒｏｎ１  ＝  Ｋ×ＶＩＮ＋Ａ  …（６）
検出電圧Ｖ２は、下記（７）式のように求められる。
【００３２】
Ｖ２＝（（Ｋ×ＶＩＮ＋Ａ）×Ｒｓ３）／（Ｎ＋１）×（Ｋ×ＶＩＮ＋Ａ）＋Ｒｓ３）  …（７）
したがって、センス抵抗Ｒｓの検出電圧Ｖ２に応じて過電流であるか否かを判定すると、電圧ＶＩＮが変動することで過電流の誤検出を生じる虞がある。そこで、本実施形態では可変電流源ＩＳがセンス抵抗Ｒｓの検出電圧Ｖ２を補正するための補正回路として設けられている。
【００３３】
この可変電流源ＩＳは、フィールドプレート抵抗Ｒ１，Ｒ２間のノードＮ１の電圧を検出し、当該ノードＮ１の電圧に応じて電圧ＶＩＮが標準値から上昇したことを検出するとセンス抵抗Ｒｓに通電する電流Ｉ３を多くし、ノードＮ１の電圧に応じて電圧ＶＩＮが標準値から下降したことを検出するとセンス抵抗Ｒｓに通電する電流Ｉ３を少なくする。特に、前述の（７）式で求められた検出電圧Ｖ２を電圧ＶＩＮに依存することなく一定値とするように可変電流源ＩＳの電流Ｉ３および変動勾配量を設定すると良い。すると、電圧ＶＩＮの変動に応じてバラつくセンス抵抗Ｒｓの検出電圧Ｖ２を安定化できる。
【００３４】
この状態で降圧チョッパ電源回路２が動作すると、ＰＷＭ信号に応じた安定した直流電圧を負荷４に供給することができ、トランジスタＭ１に過電流が生じた場合にはコンパレータＣＰ１から過電流判定した判定結果を正常出力できる。
【００３５】
本実施形態によれば、可変電流源ＩＳが、ゲート電極１９からドレイン電極１７にかけて絶縁膜１４上に沿って形成されたフィールドプレート抵抗膜２０（フィールドプレート抵抗Ｒ１およびＲ２）に生じるノードＮ１の電圧に応じて電流Ｉ３を変化することでセンス抵抗Ｒｓの検出電圧Ｖ２を補正している。したがって、電圧ＶＩＮが例えば１００Ｖ〜６００Ｖの範囲で大きく変動したとしてもセンス抵抗Ｒｓの検出電圧Ｖ２の変動量を少なくでき、センス抵抗Ｒｓの検出電圧Ｖ２を安定化できる。これにより、コンパレータＣＰ１の出力結果（判定回路７の判定結果）を補正でき、過電流保護を正常に図ることができる。
【００３６】
また、フィールドプレート抵抗Ｒ１，Ｒ２の抵抗値は、数ＭΩオーダーに設定されているため、ドレイン電極１７よりもゲート電極１９側のノード端子２１からノードＮ１電圧を取得すると良い。
【００３７】
（第２実施形態）
図５は、本発明の第２実施形態を示すもので、前述実施形態と異なるところは、フィールドプレート抵抗膜に生じる電圧に応じて比較対象となる基準電圧を補正するところにある。前述実施形態と同一部分、同一機能を有する部分には同一符号を付して説明を省略し、以下、異なる部分について説明する。
【００３８】
図５に示すように、前述実施形態の直流電圧Ｖａの供給源に代わる可変電圧源Ｖｚが補正回路として構成されており、この可変電圧源Ｖｚの出力電圧がコンパレータＣＰ１の比較対象端子（非反転入力端子）に基準電圧として与えられている。
【００３９】
この可変電圧源Ｖｚは、ノードＮ１の電圧に応じて基準電圧を変化して出力するものであり、電圧ＶＩＮが変動することに応じてセンス抵抗Ｒｓの検出電圧Ｖ２が変動すると、これに応じて可変電圧源Ｖｚの出力電圧を補正出力する。したがって、センス抵抗Ｒｓの検出電圧Ｖ２が大きく変動したとしても、この比較対象となる可変電圧源Ｖｚの出力電圧がこれに応じて変動するため、判定回路７の判定結果を正常に保つことができる。
【００４０】
このような第２実施形態においても前述実施形態と同様の作用によってコンパレータＣＰ１の出力結果（判定回路７の判定結果）を補正でき、過電流保護を正常に図ることができる。
【００４１】
なお、前述実施形態では、降圧チョッパ電源回路２に適用した実施形態を示したが、回路形態はこれに限られない。センス抵抗Ｒｓの抵抗値を可変可能であれば、センス抵抗Ｒｓを可変抵抗（補正回路に相当）に変更し、当該可変抵抗がノードＮ１の電圧に応じて抵抗値を変化させるようにしても良い。補正回路は、可変電流源ＩＳ、可変電圧源Ｖｚに限られず様々な回路形態を適用できる。
【符号の説明】
【００４２】
図面中、１は過電流保護回路、４は負荷、６は検出回路、７は判定回路、１０は支持基板、１１は第１半導体層、１２は第２半導体層、１３は絶縁層、１４は絶縁膜、１５はドレイン領域、１６はソース領域、１７はドレイン電極（ノード電極）、１９はゲート電極、２０はフィールドプレート抵抗膜、Ｎ１はノード、ＩＳは可変電流源（補正回路）、Ｖｚは可変電圧源（補正回路）、Ｍ１は出力ＭＯＳトランジスタ、Ｍ２はセンスＭＯＳトランジスタを示す。
【図１】
2012204361.tif 000003
【図２】
2012204361.tif 000004
【図３】
2012204361.tif 000005
【図４】
2012204361.tif 000006
【図５】
2012204361.tif 000007