(57)【要約】【課題】正しくない設定状態でテストを行っているテスト項目を割り出し、テストプログラムの修正（確認）を促すことができるテストプログラムチェック装置を実現する。【解決手段】テストプログラムチェック装置において、テストプログラム、テスト設定状態ファイル、テストプログラムに記述されている各テストが何のアルゴリズムのテストであるかを示すテスト情報ファイルおよびチェック対象となる被試験対象デバイスに関する情報であるチェック条件ファイルを記憶する記憶部と、テスト設定状態ファイルからチェック対象テストの設定情報を読み出し、設定情報とテスト情報ファイルとからチェック対象テストが何のテストであるかを割り出し、チェック条件ファイルを用いてチェック対象テストのテストアルゴリズムに応じたチェックを行うアルゴリズム別設定チェック部とを備える。【選択図】  図１
2012068097.tif 000002
【特許請求の範囲】
【請求項１】
半導体試験装置のテストプログラムから抽出した各テスト毎の設定情報であるテスト設定状態ファイルを用いて前記テストプログラムをチェックするテストプログラムチェック装置において、
前記テストプログラム、前記テスト設定状態ファイル、前記テストプログラムに記述されている各テストが何のアルゴリズムのテストであるかを示すテスト情報ファイルおよびチェック対象となる被試験対象デバイスに関する情報であるチェック条件ファイルを記憶する記憶部と、
前記テスト設定状態ファイルからチェック対象テストの前記設定情報を読み出し、この設定情報と前記テスト情報ファイルとから前記チェック対象テストが何のテストであるかを割り出し、前記チェック条件ファイルを用いて前記チェック対象テストのテストアルゴリズムに応じたチェックを行うアルゴリズム別設定チェック部と
を備えたことを特徴とするテストプログラムチェック装置。
【請求項２】
前記アルゴリズム別設定チェック部は、
前記半導体試験装置と前記被試験対象デバイスとの接続をテストするコンタクトテストのチェックを行うコンタクトテストチェック手段を少なくとも有することを特徴とする請求項１記載のテストプログラムチェック装置。
【請求項３】
前記アルゴリズム別設定チェック部は、
前記被試験対象デバイスのリーク電流をテストするリークテストのチェックを行うリークテストチェック手段を少なくとも有することを特徴とする請求項１または２記載のテストプログラムチェック装置。
【請求項４】
前記アルゴリズム別設定チェック部は、
アルゴリズム毎に規定されると共に前記被試験対象デバイスの電源ピン印加電圧に基づいて算出される算出値を用いて、前記算出値と信号ピン印加電圧、または、前記算出値と他の電源ピン印加電圧の大小関係のチェックを行う印加電圧チェック手段を少なくとも有することを特徴とする請求項１〜３のいずれかに記載のテストプログラムチェック装置。
【請求項５】
前記算出値は、
前記電源ピン印加電圧に対する前記信号ピン印加電圧の比率、または、前記電源ピン印加電圧に対する前記他の電源ピン印加電圧の比率を用いて算出された値であることを特徴とする請求項４記載のテストプログラムチェック装置。
【請求項６】
前記算出値は、
前記電源ピン印加電圧に対して予め規定されたオフセット値を用いて算出された値であることを特徴とする請求項４記載のテストプログラムチェック装置。
【請求項７】
前記アルゴリズム別設定チェック部は、
前記半導体試験装置と前記被試験対象デバイスとの間の経路上のリレーのオンまたはオフのチェックを行うリレーチェック手段を少なくとも有することを特徴とする請求項１〜６のいずれかに記載のテストプログラムチェック装置。
【請求項８】
前記アルゴリズム別設定チェック部は、
前記被試験対象デバイスへの入力信号のエッジタイミング、前記被試験対象デバイスからの出力信号を比較判定するストローブ信号のエッジタイミング若しくは前記入力信号のパルス幅が、アルゴリズム毎に予め規定された範囲に入っているか否かのチェック、または、前記入力信号若しくは前記ストローブ信号の中の任意の複数の信号のエッジタイミングの前後関係のチェックを行うタイミングチェック手段を少なくとも有することを特徴とする請求項１〜７のいずれかに記載のテストプログラムチェック装置。
【請求項９】
前記チェック条件ファイルは、
前記被試験対象デバイスの電源ピンに印加する電源電圧が複数ある場合に、前記被試験対象デバイスの各電源電圧に対応した信号ピンに印加する電圧のハイレベルおよびローレベルの計算方法の情報を持つことを特徴とする請求項１〜８のいずれかに記載のテストプログラムチェック装置。
【請求項１０】
前記チェック条件ファイルは、
前記チェック対象テストのテストアルゴリズム毎にチェックの対象外である除外ピンの指定ができることを特徴とする請求項１〜９のいずれかに記載のテストプログラムチェック装置。
【請求項１１】
前記アルゴリズム別設定チェック部は、
前記設定状態ファイルと前記テスト情報ファイルとから前記チェック対象テストが何のテストであるかを割り出す際に、テスト番号またはテスト項目の文字列から割り出すことを特徴とする請求項１〜１０のいずれかに記載のテストプログラムチェック装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体試験装置のテストプログラムから各テスト毎の設定情報であるテスト設定状態ファイルを抽出し、このテスト設定状態ファイルを用いてテストプログラムをチェックするテストプログラムチェック装置に関し、詳しくは、テストプログラム記述について、対象ＤＵＴ別に定義した内容で、テストアルゴリズム別のチェックを行うことにより、正しくない設定状態でテストを行っているテスト項目を割り出し、テストプログラムの修正（確認）を促すことが可能なテストプログラムチェック装置に関するものである。
【背景技術】
【０００２】
半導体試験装置は、専用のプログラミング言語であるテスタ言語により記述されたテストプログラムの内容に従って各種のテストを行っている。テストプログラムでは、半導体試験装置に実装されている計測モジュールを制御して各種のテストアルゴリズムの測定を行い、得られた測定結果に対して上下限値等による合否判定を行っている。
【０００３】
図４は、従来のテストプログラムチェック装置の一例を示した構成図である。
図４において、記憶部１は、ハードディスク等で構成され、テストプログラム１１、テスト設定状態ファイル１２および電源チェック条件ファイル１３を記憶する。テストプログラム１１は、被試験対象デバイス（以下、ＤＵＴ（Device Under Test）という）のテストの内容が記述されたプログラムであり、一般的に、複数のテスト項目が記述されている。
【０００４】
テスト設定状態ファイル１２は、テストプログラム１１から抽出された各テスト毎の半導体試験装置の設定情報である。電源チェック条件ファイル１３は、ＤＵＴの電源ピンに印加する電源電圧と信号ピンに印加する電圧との大小関係や投入順序の条件が記述されたファイルである。設定値抽出手段２は、テストプログラム１１からテスト設定状態ファイル１２を抽出する。
【０００５】
電源チェック手段３は、テスト設定状態ファイル１２および電源チェック条件ファイル１３を用いて、ＤＵＴの電源ピンに印加する電源電圧と信号ピンに印加する電圧との大小関係や投入順序をチェックする。タイミングチェック手段４は、半導体試験装置のタイミング設定において、デッドゾーンとして使用してはならない領域の設定をチェックする。また、図示しないが、この他にも半導体試験装置のユーザが、独自の設定範囲を規定してチェックするようなツール（設定範囲チェック手段）もある。
【０００６】
特許文献１には、テストプログラムを自動的に作り出すことができるＬＳＩテストシステムが記載されている。
【０００７】
特許文献２には、専用テーブルにより汎用テーブルに入力できるデータ入力装置、これを用いたプログラム作成装置、データ入力方法及びこれを用いたプログラム作成方法が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１−３１１２８９号公報
【特許文献２】特開２００２−３６６３８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図４に示す従来例では、各設定パラメータ毎の範囲や設定パラメータ同士の組み合わせ等の半導体試験装置の仕様に関する内容がチェックされている。しかし、実際のテストにおいては、半導体試験装置の仕様に関する制限の他に、テストしようとする項目、すなわち、テストアルゴリズム毎の設定で注意しなければならない点がある。
【００１０】
例えば、リーク電流のテストにおいて、ＩＩＬ測定（ロー側リーク電流測定）であれば、ＤＵＴに電源を供給した状態で、測定ピンにローレベルの電圧を印加し、その他のピンにハイレベルの電圧を印加しなければ、１ピンずつのリーク電流を正しく測定することができない。ＩＩＨ測定（ハイ側リーク電流測定）であれば、ＤＵＴに印加する電圧のレベルは逆の関係となる。
【００１１】
また、隣接ピンのショートを確認するコンタクトテストにおいて、隣接するピン同士を２つのグループに分けて測定する場合には、一方のグループに対してのみ電流を印加した状態で測定しなければならない。
【００１２】
一般的に、テストプログラムは、半導体試験装置のユーザが手書きで記述する場合と、ツールを使用して自動生成する場合がある。手書きで誤ったテストプログラムを記述してしまったり、自動生成したテストプログラムでもユーザが編集を行う際に誤ったプログラム修正をしてしまうと、正しく測定を行うことができなくなる。
【００１３】
半導体試験装置の仕様により、使用してはいけない設定状態等は、上述のような既存のチェックツール（電源チェック手段３、タイミングチェック手段４）でチェックできるが、テストアルゴリズム毎にチェック内容が変わるようなものには対応できないという問題があった。
【００１４】
そこで本発明の目的は、テストプログラム記述について、対象ＤＵＴ別に定義した内容で、テストアルゴリズム別のチェックを行うことにより、正しくない設定状態でテストを行っているテスト項目を割り出し、テストプログラムの修正（確認）を促すことができるテストプログラムチェック装置を実現することにある。
【課題を解決するための手段】
【００１５】
請求項１記載の発明は、
半導体試験装置のテストプログラムから抽出した各テスト毎の設定情報であるテスト設定状態ファイルを用いて前記テストプログラムをチェックするテストプログラムチェック装置において、
前記テストプログラム、前記テスト設定状態ファイル、前記テストプログラムに記述されている各テストが何のアルゴリズムのテストであるかを示すテスト情報ファイルおよびチェック対象となる被試験対象デバイスに関する情報であるチェック条件ファイルを記憶する記憶部と、
前記テスト設定状態ファイルからチェック対象テストの前記設定情報を読み出し、この設定情報と前記テスト情報ファイルとから前記チェック対象テストが何のテストであるかを割り出し、前記チェック条件ファイルを用いて前記チェック対象テストのテストアルゴリズムに応じたチェックを行うアルゴリズム別設定チェック部と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
前記アルゴリズム別設定チェック部は、
前記半導体試験装置と前記被試験対象デバイスとの接続をテストするコンタクトテストのチェックを行うコンタクトテストチェック手段を少なくとも有することを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明において、
前記アルゴリズム別設定チェック部は、
前記被試験対象デバイスのリーク電流をテストするリークテストのチェックを行うリークテストチェック手段を少なくとも有することを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
前記アルゴリズム別設定チェック部は、
アルゴリズム毎に規定されると共に前記被試験対象デバイスの電源ピン印加電圧に基づいて算出される算出値を用いて、前記算出値と信号ピン印加電圧、または、前記算出値と他の電源ピン印加電圧の大小関係のチェックを行う印加電圧チェック手段を少なくとも有することを特徴とするものである。
請求項５記載の発明は、請求項４記載の発明において、
前記算出値は、
前記電源ピン印加電圧に対する前記信号ピン印加電圧の比率、または、前記電源ピン印加電圧に対する前記他の電源ピン印加電圧の比率を用いて算出された値であることを特徴とするものである。
請求項６記載の発明は、請求項４記載の発明において、
前記算出値は、
前記電源ピン印加電圧に対して予め規定されたオフセット値を用いて算出された値であることを特徴とするものである。
請求項７記載の発明は、請求項１〜６のいずれかに記載の発明において、
前記アルゴリズム別設定チェック部は、
前記半導体試験装置と前記被試験対象デバイスとの間の経路上のリレーのオンまたはオフのチェックを行うリレーチェック手段を少なくとも有することを特徴とするものである。
請求項８記載の発明は、請求項１〜７のいずれかに記載の発明において、
前記アルゴリズム別設定チェック部は、
前記被試験対象デバイスへの入力信号のエッジタイミング、前記被試験対象デバイスからの出力信号を比較判定するストローブ信号のエッジタイミング若しくは前記入力信号のパルス幅が、アルゴリズム毎に予め規定された範囲に入っているか否かのチェック、または、前記入力信号若しくは前記ストローブ信号の中の任意の複数の信号のエッジタイミングの前後関係のチェックを行うタイミングチェック手段を少なくとも有することを特徴とするものである。
請求項９記載の発明は、請求項１〜８のいずれかに記載の発明において、
前記チェック条件ファイルは、
前記被試験対象デバイスの電源ピンに印加する電源電圧が複数ある場合に、前記被試験対象デバイスの各電源電圧に対応した信号ピンに印加する電圧のハイレベルおよびローレベルの計算方法の情報を持つことを特徴とするものである。
請求項１０記載の発明は、請求項１〜９のいずれかに記載の発明において、
前記チェック条件ファイルは、
前記チェック対象テストのテストアルゴリズム毎にチェックの対象外である除外ピンの指定ができることを特徴とするものである。
請求項１１記載の発明は、請求項１〜１０のいずれかに記載の発明において、
前記アルゴリズム別設定チェック部は、
前記設定状態ファイルと前記テスト情報ファイルとから前記チェック対象テストが何のテストであるかを割り出す際に、テスト番号またはテスト項目の文字列から割り出すことを特徴とするものである。
【発明の効果】
【００１６】
本発明によれば、以下のような効果がある。
半導体試験装置のテストプログラムから抽出した各テスト毎の設定情報であるテスト設定状態ファイルを用いて前記テストプログラムをチェックするテストプログラムチェック装置において、前記テストプログラム、前記テスト設定状態ファイル、前記テストプログラムに記述されている各テストが何のアルゴリズムのテストであるかを示すテスト情報ファイルおよびチェック対象となる被試験対象デバイスに関する情報であるチェック条件ファイルを記憶する記憶部と、前記テスト設定状態ファイルからチェック対象テストの前記設定情報を読み出し、この設定情報と前記テスト情報ファイルとから前記チェック対象テストが何のテストであるかを割り出し、前記チェック条件ファイルを用いて前記チェック対象テストのテストアルゴリズムに応じたチェックを行うアルゴリズム別設定チェック部とを備えたことにより、対象ＤＵＴ別に定義した内容で、テストアルゴリズム別のチェックを行うことができるので、正しくない設定状態でテストを行っているテスト項目を割り出し、テストプログラムの修正（確認）を促すことができる。
【図面の簡単な説明】
【００１７】
【図１】本発明のテストプログラムチェック装置の一実施例を示した構成図である。
【図２】テストプログラムチェック装置でアルゴリズム別設定チェックを行う時の動作を示したフローチャートである。
【図３】リークテストチェック手段の動作を示したフローチャートである。
【図４】従来のテストプログラムチェック装置の一例を示した構成図である。
【発明を実施するための形態】
【００１８】
以下、図面を用いて本発明の実施の形態を説明する。
図１は、本発明のテストプログラムチェック装置の一実施例を示した構成図である。ここで、図４と同一のものは同一符号を付し、説明を省略する。図１において、図４に示す構成と異なる点は、記憶部１の代わりに記憶部５を設け、記憶部５に新たにテスト情報ファイル５１およびチェック条件ファイル５２を記憶する点、アルゴリズム別設定チェック部６を新たに設けられている点である。
【００１９】
図１において、記憶部５は、図４に示す記憶部１と同様に、ハードディスク等で構成され、テストプログラム１１、テスト設定状態ファイル１２、電源チェック条件ファイル１３、テスト情報ファイル５１およびチェック条件ファイル５２を記憶する。テスト情報ファイル５１は、テストプログラムに記述されている各テストが何のアルゴリズムのテストであるかを示すものである。テストプログラムを自動生成した場合であれば、テストプログラムを生成するための情報から自動生成してもよい。チェック条件ファイル５２は、チェック対象となるＤＵＴに関する情報を示すものである。例えば、ＤＵＴに印加する電源の電圧値、ＤＵＴに印加する信号のハイレベルまたはローレベルの電圧値の計算方法等のＤＵＴ固有の情報である。
【００２０】
アルゴリズム別設定チェック部６は、テスト設定状態ファイル１２からチェック対象テストの設定情報を読み出し、この設定情報とテスト情報ファイル５１とからチェック対象テストが何のテストであるかを割り出し、チェック条件ファイル５２を用いてチェック対象テストのテストアルゴリズムに応じたチェックを行う。また、アルゴリズム別設定チェック部６は、半導体試験装置とＤＵＴとの接続をテストするコンタクトテストのチェックを行うコンタクトテストチェック手段６１やＤＵＴのリーク電流をテストするリークテストのチェックを行うリークテストチェック手段６２等の各種テストアルゴリズム毎のチェック部等を有する。
【００２１】
このようなテストプログラムチェック装置の動作を図２および図３を用いて説明する。
図２は、テストプログラムチェック装置でアルゴリズム別設定チェックを行う時の動作を示したフローチャートである。図３は、アルゴリズム別設定チェック部６が有するリークテストチェック手段６２の動作を示したフローチャートである。
【００２２】
まず、図２を用いて、テストプログラムチェック装置でアルゴリズム別設定チェックを行う時の動作を説明する。設定値抽出手段２は、記憶部５からテストプログラム１１を読み込み、テストプログラム１１に記述されている各テスト毎の設定情報であるテスト設定状態ファイル１２を抽出して記憶部５へ記憶させる（Ｓ００１）。
【００２３】
アルゴリズム別設定チェック部６は、記憶部５からテスト設定状態ファイル１２とテスト情報ファイル５１をそれぞれ読み込み、テストプログラム１１に記述されている各テストのテスト番号に対応するテストアルゴリズムを割り出す（Ｓ００２）。すなわち、アルゴリズム別設定チェック部６は、テストプログラム１１に記述されている各テストが何のテストであるかをテスト番号毎に割り出す。
【００２４】
そして、アルゴリズム別設定チェック部６は、全てのテストに対してチェックを実行したかを判断し（Ｓ００３）、全て終わっていなければ、Ｓ００４へ進む。アルゴリズム別設定チェック部６は、チェック対象のテストについて、Ｓ００２で割り出したテストアルゴリズムに基づいて、対応するチェック部を呼び出す（Ｓ００４）。
【００２５】
チェック対象のテストのテストアルゴリズムがコンタクトテストの場合には、コンタクトテストチェック手段６１を呼び出し（Ｓ００５）、リークテストの場合には、リークテストチェック手段６２を呼び出す（Ｓ００６）。各チェック部でのチェックが終了すると、Ｓ００３へ戻る。同様に、チェック対象のテストのテストアルゴリズムが各チェック部に該当しない場合もＳ００３に戻る。
【００２６】
各テストアルゴリズムのチェック部は、チェック条件ファイル５２の情報と合わせて、該当テストアルゴリズムに応じたチェックを行い、チェック結果を出力する。これを全テスト分繰り返す。なお、図２では、アルゴリズム別設定チェック部６がコンタクトテストチェック手段６１とリークテストチェック手段６２の２つの手段を有する時の動作フローを示したが、この２つの手段の他に別の手段を有する場合でも、同様に、Ｓ００４の判断において、該当する手段に分岐するものとする。
【００２７】
次に、アルゴリズム別設定チェック部６が有するチェック部の一例として、リークテストチェック手段６２の動作を図３を用いて説明する。まず、リークテストチェック手段６２は、チェック条件ファイル５２の情報から、テストプログラム上でＤＵＴへ電源が供給される設定になっているかをチェックする（Ｓ１０１）。そして、チェック対象のテストのテストアルゴリズムからＩＩＬ測定かＩＩＨ測定かを判断して分岐する（Ｓ１０２）。
【００２８】
ＩＩＬ測定の場合には、テストプログラム上で測定ピンにローレベルの電圧が印加される設定になっているかをチェックする（Ｓ１０３）。さらに、測定ピン以外のピンにハイレベルの電圧が印加される設定になっているかをチェックする（Ｓ１０４）。ここで、測定ピンについては、テスト設定状態ファイル１２に記載されている測定実行ピンを対象としてチェックし、測定ピン以外のピンについては、チェック条件ファイル５２記載の除外ピンを除いた測定ピン以外のピンを対象としてチェックする。
【００２９】
一方、ＩＩＨ測定の場合には、テストプログラム上で測定ピンにハイレベルの電圧が印加される設定になっているかをチェックする（Ｓ１０５）。さらに、測定ピン以外のピンにローレベルの電圧が印加される設定になっているかをチェックする（Ｓ１０６）。ＩＩＬ測定のチェックおよびＩＩＨ測定のチェックともに、チェックにおいて、設定エラーを見つけた場合には、その情報をチェック結果として出力する。
【００３０】
このように、アルゴリズム別設定チェック部６が、テスト設定状態ファイル１２とテスト情報ファイル５１を用いて、チェック対象のテストのテストアルゴリズムを割り出し、割り出したテストアルゴリズムに基づいて、対応するチェック部を呼び出す。そして、対応するチェック部において、テストプログラム記述について、対象ＤＵＴ別に定義した内容で、テストアルゴリズム別のチェックを行うことにより、正しくない設定状態でテストを行っているテスト項目を割り出し、テストプログラムの修正（確認）を促すことができる。
【００３１】
なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
（１）図１に示す実施例において、アルゴリズム別設定チェック部６が、コンタクトテストチェック手段６１およびリークテストチェック手段６２を有する構成を示したが、アルゴリズム別設定チェック部６が、コンタクトテストチェック手段６１、または、リークテストチェック手段６２のどちらか一方を有する構成としてもよい。
【００３２】
同様に、アルゴリズム別設定チェック部６が、アルゴリズム毎に規定されると共にＤＵＴの電源ピン印加電圧（ＤＵＴの電源ピンに印加される電源電圧）に基づいて算出される算出値を用いて、この算出値と信号ピン印加電圧（ＤＵＴの信号ピンに印加される電圧）、または、算出値と他の電源ピン印加電圧の大小関係のチェックを行う印加電圧チェック手段を少なくとも有する構成としてもよい。なお、他の電源ピンのチェックは、ＤＵＴが複数種類の電源を有する場合に行う。
【００３３】
例えば、上述の算出値は、電源ピン印加電圧と信号ピン印加電圧の大小関係をチェックする場合には、電源ピン印加電圧に対する信号ピン印加電圧の比率を用いて算出された値を用い、電源ピン印加電圧と他の電源ピン印加電圧の大小関係をチェックする場合には、電源ピン印加電圧に対する他の電源ピン印加電圧の比率を用いて算出された値を用いてもよい。
【００３４】
具体的な例として、電源ピン印加電圧に対する信号ピン印加電圧の比率を０．７とし、電源ピン印加電圧を３．３Ｖとすると、信号ピン印加電圧が２．３１Ｖ（３．３Ｖ×０．７）より大きいことをチェックする。これに加えて、信号ピン印加電圧が、電源ピン印加電圧を超えないことも同時にチェックすることもできるものとする。
【００３５】
同様に、上述の算出値は、電源ピン印加電圧に対して予め規定されたオフセット値を用いて算出された値を用いてもよい。具体的な例として、電源ピン印加電圧に対するオフセット値を−１．０Ｖとし、電源ピン印加電圧を３．３Ｖとすると、信号ピン印加電圧が２．３Ｖ（３．３Ｖ−０．１Ｖ）より大きいことをチェックする。これに加えて、信号ピン印加電圧が、電源ピン印加電圧を超えないことも同時にチェックすることもできるものとする。
【００３６】
印加電圧チェック手段でチェックを行う場合、図１に示すチェック条件ファイル５２に、ＤＵＴの電源ピンに電源電圧を印加する半導体試験装置の電源モジュールのチャネル番号と、上述の算出値を算出するための算出式をそれぞれアルゴリズム毎に予め指定しておく。そして、印加電圧チェック手段は、テスト情報ファイル５１およびチェック条件ファイル５２を用いてチェックを行う。
【００３７】
従来の電源チェック手段３では、ＤＵＴの電源ピンに印加する電源電圧と信号ピンに印加する電圧との大小関係をテストプログラムのテスト番号毎にチェックしていたが、ＤＵＴが変わった場合やテストプログラムのテスト番号が変わった場合には、それに伴って、電圧設定のチェック条件も変更しなければならなかった。しかし、本実施例では、テストプログラムのアルゴリズム毎に電圧設定のチェック条件を予め指定しているので、ＤＵＴが変わった場合やテストプログラムのテスト番号が変わった場合でも、従来のように電圧設定のチェック条件を変更する必要は無い。
【００３８】
また、アルゴリズム別設定チェック部６が、半導体試験装置とＤＵＴとの間の経路上のリレーのオンまたはオフのチェックを行うリレーチェック手段を少なくとも有する構成としてもよい。この場合、半導体試験装置とＤＵＴとの間を接続するリレーの情報をチェック条件ファイル等に持たせる。
【００３９】
さらに、アルゴリズム別設定チェック部６が、ＤＵＴへの入力信号のエッジタイミング、ＤＵＴからの出力信号を比較判定するストローブ信号のエッジタイミング若しくは入力信号のパルス幅が、アルゴリズム毎に予め規定された範囲に入っているか否かのチェック、または、入力信号若しくはストローブ信号の中の任意の複数の信号のエッジタイミングの前後関係（タイミング設定値の大小関係）のチェックを行うタイミングチェック手段を少なくとも有する構成としてもよい。例えば、ＤＵＴの機能を試験するファンクションテストにおいて、半導体試験装置で使用されるパターンがＤＵＴのセットアップホールドをチェックするような場合には、ＤＵＴの仕様に合わせたパルス幅を条件とし、これらの情報をチェック条件ファイル５２等に持たせる。
【００４０】
一般に、ＤＵＴのタイミングに関する試験には、ＤＵＴの機能をテストするファンクションテストやＤＵＴへ入力される入力信号のセットアップ時間またはホールド時間等をテストするＡＣ特性テスト等がある。ファンクションテストで使用されるタイミング条件（例えば、半導体試験装置からＤＵＴへ入力される入力信号のタイミング等）とＡＣ特性テストで使用されるタイミング条件は、異なる場合が多い。
【００４１】
例えば、従来のタイミングチェック手段４では、テストプログラムのテスト番号毎にタイミング設定のチェック条件を規定してチェックしていたが、ＤＵＴが変わった場合やテストプログラムのテスト番号が変わった場合には、それに伴って、タイミング設定のチェック条件も変更しなければならなかった。しかし、本実施例では、テストプログラムのアルゴリズム毎にタイミング設定のチェック条件を予め指定しているので、ＤＵＴが変わった場合やテストプログラムのテスト番号が変わった場合でも、従来のようにタイミング設定のチェック条件を変更する必要は無い。
【００４２】
テストアルゴリズムによっては、エッジを置くサイクルがずれるようなことがある時に、エッジタイミングの制約条件を、テストレートに対して１００％以内（同一サイクル内）、１５０％以内、または、２００％以内（次サイクルまで許容可能）のような、テストレートに対する比率等をチェック条件ファイル５２に予め指定しておき、タイミングチェック手段が、テスト情報ファイル５１およびチェック条件ファイル５２を用いてチェックを行う。
【００４３】
また、テストプログラムに記述される入力信号やストローブ信号のエッジタイミングのタイミング設定値は、ＤＵＴ設計時のシミュレーション波形から変換ツール等を使用して求めるが、その後もテストプログラムのデバッグ工程でタイミング設定値を変更することがある。この際、本来、信号間にあった立ち上がりや立ち下がりの信号切替タイミングの前後関係が、ＤＵＴの仕様等で規定されたものと異なってしまう場合がある。
【００４４】
本発明のタイミングチェック手段では、テストパターンを使用するテストのアルゴリズム毎に、信号ピンをグループ分けしておき、任意の信号ピン間の信号切替タイミングの前後関係をチェックすることができる。
【００４５】
また、本実施例のタイミングチェック手段では、信号ピンをグループ分けした上で、あるグループのエッジタイミングと他のグループのエッジタイミングとの前後関係をチェックすることで、ＤＵＴ内での信号が波形的に正しいかの確認まで行うことができる。
【００４６】
（２）チェック条件ファイル５２が、ＤＵＴの電源ピンに印加する電源電圧が複数ある場合に、ＤＵＴの各電源電圧に対応した信号ピンに印加する電圧のハイレベルおよびローレベルの計算方法の情報を持つ構成としてもよい。同様に、チェック条件ファイル５２で、チェック対象テストのテストアルゴリズム毎にチェックの対象外である除外ピンの指定ができるようにしてもよい。
【００４７】
（３）図１に示す実施例において、アルゴリズム別設定チェック部６が、テスト設定状態ファイル１２とテスト情報ファイル５１とからチェック対象テストが何のテストであるかを割り出す際に、テスト番号から割り出す構成を示したが、テスト項目の文字列から割り出す構成としてもよい。
【符号の説明】
【００４８】
５  記憶部
６  アルゴリズム別設定チェック部
１１  テストプログラム
１２  テスト設定状態ファイル
５１  テスト情報ファイル
５２  チェック条件ファイル
６１  コンタクトテストチェック手段
６２  リークテストチェック手段
【図１】
2012068097.tif 000003
【図２】
2012068097.tif 000004
【図３】
2012068097.tif 000005
【図４】
2012068097.tif 000006