(57)【要約】      （修正有）【課題】非破壊で圧電薄膜の特性評価を可能にする圧電薄膜付き基板及びその製造方法を提供する。【解決手段】基板５上に下部電極層６が形成され、下部電極層６上にペロブスカイト構造の圧電薄膜２が形成された圧電薄膜付き基板１において、下部電極層６上に形成される圧電薄膜２が下部電極層６よりも狭い面積で形成されることにより、圧電薄膜２を除去することなく下部電極層６の一部が圧電薄膜２から露出している下部電極露出部３が下部電極層６に設けられている。【選択図】図１
2012054317.tif 000002
【特許請求の範囲】
【請求項１】
基板上に下部電極層が形成され、該下部電極層上にペロブスカイト構造の圧電薄膜が形成された圧電薄膜付き基板において、
前記下部電極層上に形成される前記圧電薄膜が前記下部電極層よりも狭い面積で形成されることにより、前記下部電極層の一部が該圧電薄膜から露出している下部電極露出部が前記下部電極層に設けられている圧電薄膜付き基板。
【請求項２】
請求項１に記載の前記圧電薄膜付き基板において、前記下部電極層の外周部が露出するよう前記下部電極露出部が設けられる圧電薄膜付き基板。
【請求項３】
請求項２に記載の前記圧電薄膜付き基板において、前記外周部に形成される前記下部電極露出部の幅が、前記基板の外径Ｄに対して、０．００５×Ｄ以上０．０５×Ｄ以下である圧電薄膜付き基板。
【請求項４】
請求項１〜３のいずれかに記載の前記圧電薄膜付き基板において、前記ペロブスカイト構造の圧電薄膜が、一般式（Ｋ１−ｘＮａｘ）ＮｂＯ３（０＜ｘ＜１）で表されるニオブ酸カリウムナトリウムである圧電薄膜付き基板。
【請求項５】
基板上に下部電極層を形成し、
前記下部電極層の一部を遮蔽治具により覆うとともに、
前記遮蔽治具に覆われていない前記下部電極層の他部にペロブスカイト構造の圧電薄膜を形成することで、前記下部電極層の一部に圧電薄膜が形成されない下部電極露出部を形成し、
前記圧電薄膜の形成後、前記遮蔽治具を除去することで、前記下部電極層の一部に形成されている下部電極露出部を露出させる圧電薄膜付き基板の製造方法。
【請求項６】
請求項５に記載の前記圧電薄膜付き基板の製造方法において、前記下部電極層の一部が前記下部電極層の外周部であり、該外周部に形成される前記下部電極露出部の幅が、前記基板の外径Ｄに対して、０．００５×Ｄ以上０．０５×Ｄ以下である圧電薄膜付き基板の製造方法。
【請求項７】
請求項６に記載の前記圧電薄膜付き基板の製造方法において、
前記圧電薄膜の形成温度の範囲における前記遮蔽治具の線膨張係数αｗと前記基板の線膨張係数αｂが、１≦αｗ／αｂ≦４である圧電薄膜付き基板の製造方法。
【請求項８】
請求項５ないし７のいずれかに記載の前記圧電薄膜付き基板の製造方法であって、
前記圧電薄膜上に幅が０．５ｍｍ以上５．０ｍｍ以下の上部電極を形成し、下部電極露出部と前記上部電極との間に電圧を印加することで、前記圧電薄膜の特性を検査する工程を含む圧電薄膜付き基板の製造方法。
【請求項９】
請求項５ないし８のいずれかに記載の前記圧電薄膜付き基板の製造方法において、前記上部電極は、前記圧電薄膜の中央部に形成される第１上部電極と、前記第１上部電極から等間隔の距離に形成される複数の第２上部電極とからなる圧電薄膜付き基板の製造方法。
【請求項１０】
請求項５ないし９のいずれかに記載の前記圧電薄膜付き基板の製造方法において、前記ペロブスカイト構造の圧電薄膜が、一般式（Ｋ１−ｘＮａｘ）ＮｂＯ３（０＜ｘ＜１）で表されるニオブ酸カリウムナトリウムである圧電薄膜付き基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ペロブスカイト構造の圧電薄膜が付いた圧電薄膜付き基板及びその製造方法に関するものである。
【背景技術】
【０００２】
圧電体は種々の目的に応じて様々な圧電素子に加工され、特に圧電素子に電圧を加えて変形を生じさせるアクチュエータや、逆に圧電素子の変形により発生する電圧を検知するセンサなどの機能性電子部品として広く利用されている。アクチュエータやセンサの用途に利用されている圧電体としては、優れた圧電特性を有する鉛系材料の誘電体、特に組成式：Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３で表されるＰＺＴ系のペロブスカイト型強誘電体がこれまで広く用いられており、通常個々の元素からなる酸化物を焼結することにより形成されている。現在、各種電子部品の小型化、高性能化が進むにつれ、圧電素子においても小型化、高性能化が強く求められるようになった。
【０００３】
しかしながら、従来からの製法である焼結法を中心とした製造方法により作製した圧電材料は、その厚さを薄くするにつれ、特に厚さが１０μｍ程度の厚さに近づくにつれて、材料を構成する結晶粒の大きさに近づき、その影響が無視できなくなる。そのため、特性のばらつきや劣化が顕著になるといった問題が発生し、それを回避するために、焼結法に変わる薄膜技術等を応用した圧電薄膜の形成法が近年研究されるようになってきた。最近、シリコン基板上にスパッタリング法で形成したＰＺＴ薄膜が、高速高精細のインクジェットプリンタヘッド用アクチュエータの圧電薄膜として実用化されている。
【０００４】
ＰＺＴから成る圧電薄膜は、鉛を６０〜７０重量％程度含有しているので、生態学的見地および公害防止の面から好ましくない。そこで、環境への配慮から鉛を含有しない圧電薄膜の開発が望まれている。現在、様々な非鉛圧電材料が研究されているが、その中に、組成式：（Ｋ１−ｘＮａｘ）ＮｂＯ３（０＜ｘ＜１）で表されるニオブ酸カリウムナトリウム（以降、「ＫＮＮ」とも記す）がある（例えば、特許文献１、特許文献２参照）。ＫＮＮ薄膜も、スパッタリング法、ＰＬＤ法等の成膜方法で、ＭｇＯ基板、ＳｒＴｉＯ３基板、Ｓｉ基板等の基板上への成膜が試されている。このＫＮＮは、ペロブスカイト構造を有する材料であり、非鉛の材料としては比較的良好な圧電特性を示すため、非鉛圧電材料の有力な候補として期待されている。
【０００５】
ところで、薄膜技術によって圧電薄膜を成膜した場合、装置構造や成膜条件、装置や原料の経時的な変化によって、同一基板の面内や成膜の各ロット間、多数枚同時成膜の場合はロット内の基板間で、膜の特性にばらつきが出ることがある。特に基板径が大きくなると基板の中心から径方向への特性分布が大きくなる可能性がある。このような同一基板の面内に特性分布があると、素子化したときの基板１枚からの素子取得率が低下し、コストの面で大きな問題になる。同様に基板間に特性分布がある場合も、歩留りの低下を招き、問題となる。そこで、圧電薄膜の特性評価が重要になる。
【０００６】
圧電薄膜の特性評価は、圧電薄膜の上下に電極を付け、その電極間に電圧を印加し、絶縁特性や誘電率特性、圧電特性を測定する。しかしながら、従来の圧電薄膜付きの基板は、下部電極が圧電薄膜に覆われているため、そのまま評価することは困難である。したがって、評価に必要な領域を基板から切り出して簡易的な素子を作製して測定したり（特許文献２）、圧電薄膜成膜後にフォトリソグラフィーやエッチング処理を用いて圧電薄膜の一部分を除去し、下部電極が露出するような構造を作製して測定したりしていた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１８４５１３号公報
【特許文献２】特開２００８−１５９８０７号公報（段落００３８、図６参照）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来の圧電薄膜評価のための作業は、工程が長く、またそれぞれに熟練やノウハウが必要であるため、基板径が大きくなり測定点が増えると、作業量が多くなり大きな負担となる。また、従来技術の評価方法は、破壊検査となるので、評価した圧電体薄膜付き基板は、そのまま製品として売ることが出来なくなってしまう。非破壊で作業量の少ない簡易的な評価方法を必要とするのは、ＰＺＴ薄膜のみならずＫＮＮ薄膜にも共通する。
【０００９】
本発明の目的は、非破壊で圧電薄膜の特性評価を可能にする圧電薄膜付き基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一実施の態様によれば、基板上に下部電極層が形成され、前記下部電極層上にペロブスカイト構造の圧電薄膜が形成された圧電薄膜付き基板において、前記下部電極層上に形成される前記圧電薄膜が前記下部電極層よりも狭い面積で形成され、前記下部電極層上に下部電極露出部が設けられる圧電薄膜付き基板が提供される。
【００１１】
この場合、前記下部電極層の外周部が露出するよう前記下部電極露出部が設けられるのが好ましい。さらに、前記外周部に形成される前記下部電極露出部の幅が、前記基板の外径Ｄに対して、０．００５×Ｄ以上０．０５×Ｄ以下であることが好ましい。また、前記ペロブスカイト構造の圧電薄膜が、一般式（Ｋ１−ｘＮａｘ）ＮｂＯ３（０＜ｘ＜１）で表されるニオブ酸カリウムナトリウムであることが好ましい。
【００１２】
また、本発明の他の態様によれば、上述した圧電薄膜付き基板の製造方法であって、前記圧電薄膜上に幅が０．５ｍｍ以上５．０ｍｍ以下の上部電極を形成し、下部電極露出部と前記上部電極との間に電圧を印加することで、前記圧電薄膜の特性を検査する工程を含む圧電薄膜付き基板の製造方法が提供される。
【００１３】
この場合、前記上部電極は、前記圧電薄膜の中央部に形成される第１上部電極と、前記第１上部電極から等間隔の距離に形成される複数の第２上部電極とからなることが好ましい。
【００１４】
また、本発明の別な態様によれば、前記下部電極層上の一部を遮蔽治具により覆い、前記遮蔽治具に覆われていない前記下部電極層の他部にペロブスカイト構造の圧電薄膜を形成することで、前記下部電極層の一部に圧電薄膜が形成されない下部電極露出部を形成し、前記圧電薄膜の形成後、前記遮蔽治具を除去することで、前記下部電極層の一部に形成されている下部電極露出部を露出させる圧電薄膜付き基板の製造方法が提供される。
【００１５】
この場合、前記外周部に形成される前記下部電極露出部の幅が、前記基板の外径Ｄに対して、０．００５×Ｄ以上０．０５×Ｄ以下であることが好ましい。また、前記圧電薄膜の形成温度の範囲における前記遮蔽治具の線膨張係数αｗと前記基板の線膨張係数αｂが、１≦αｗ／αｂ≦４であることが好ましい。さらに、前記ペロブスカイト構造の圧電薄膜が、一般式（Ｋ１−ｘＮａｘ）ＮｂＯ３（０＜ｘ＜１）で表されるニオブ酸カリウムナトリウムであるのがよい。
【発明の効果】
【００１６】
本発明によれば、非破壊で圧電薄膜の特性評価を行うことができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態に係る圧電体薄膜付き基板の説明図であって、（ａ）は平面図、（ｂ）はＡ−Ａ断面図である。
【図２】本発明の一実施の形態に係る圧電体薄膜付き基板の製造工程の概略を示す工程フロー図である。
【図３】本発明の実施例１〜６で作製した圧電体薄膜付き基板の平面図である。
【図４】比較例４を適用したときの下部電極露出部幅に対する基板表面の有効利用率を示した図である。
【図５】比較例５を適用したときの上部電極幅に対する基板表面の有効利用率を示した図である。
【図６】本発明の実施例の成膜方式の説明図であって、（ａ）は実施例１〜６のフェイスダウン方式の説明図、（ｂ）は実施例７によるフェイスアップ方式の説明図である。
【図７】本発明の実施例８で作製した圧電体薄膜付き基板の平面図である。
【発明を実施するための形態】
【００１８】
以下に本発明の一実施の形態について述べる。
【００１９】
［実施の形態］
本実施の形態の圧電薄膜付き基板は、基板上に下部電極層が形成され、前記下部電極層の上にペロブスカイト構造の圧電薄膜が形成されている。前記下部電極層の上に形成される前記圧電薄膜が前記下部電極層よりも狭い面積で形成されることにより、前記下部電極層の上に前記圧電薄膜が形成されていない下部電極露出部が設けられている。
【００２０】
ペロブスカイト構造の圧電薄膜は、各種電子部品の小型化、高性能化の要請に応えるために、その膜厚が０．３μｍ以上１０μｍ以下であるのがよい。ペロブスカイト構造の圧電薄膜は、ＰＺＴ系のペロブスカイト型強誘電体薄膜であっても良いが、ＫＮＮ系のペロブスカイト型強誘電体薄膜であると、鉛フリーの見地からより好ましい。特に、ペロブスカイト構造の圧電薄膜がＫＮＮから構成されていると、鉛を含有しない大口径（例えば４インチサイズ以上）の圧電薄膜付き基板を得ることが可能である。
【００２１】
上述した実施の形態によれば、圧電薄膜付き基板には、その後加工処理等することなく、圧電薄膜が形成されていない下部電極露出部が既に設けられているので、圧電薄膜評価のために圧電薄膜付き基板からさらに必要な領域を切り出して素子を簡易的に作製したり、圧電薄膜の一部分を除去して露出させたりすることなく、圧電薄膜付き基板の形状のままで、圧電薄膜付き基板の特性を確実に非破壊で評価することが可能となる。また、非破壊検査となるので、評価した圧電体薄膜付き基板は、そのまま製品として売ることも可能となる。
【００２２】
なお、下部電極露出部は、実施の形態によっては、下部電極層の外周部に露出するように設けられることもある。下部電極層の外周部に設けられる場合、その外周部は下部電極層の外周全域であることも、外周の一部の領域であることもある。下部電極露出部が、下部電極層の外周部が露出するよう設けられていると、圧電薄膜付き基板の特性をより確実に非破壊で評価することが可能となる。また、圧電薄膜付き基板の有効使用率の低下を抑えられ、素子取得面積が減少するのを防止できる。
【００２３】
また、外周部に形成される前記下部電極露出部の幅は、前記基板の外径Ｄに対して、０
．００５×Ｄ以上０．０５×Ｄ以下であることが好ましい。ここで下部電極露出部の幅とは、下部電極露出部の輪郭幅を意味する。下部電極露出部の幅が０．００５×Ｄ以上あると、より確実に非破壊で評価することが可能となる。また、０．０５×Ｄ以下であると、圧電薄膜付き基板の有効使用率の低下を抑えられ、素子取得面積がより減少するのを防止できる。
【００２４】
［実施の形態の具体例］
次に、下部電極露出部が、下部電極層の外周部全域に露出するように設けられている実施の形態の具体例について図面を用いて説明する。
【００２５】
図１は、本発明の実施の形態に係る圧電体薄膜付き基板の説明図であって、図１（ａ）は平面図、図１（ｂ）は断面図である。
【００２６】
本実施の形態に係る圧電体薄膜付き基板１は、基板５と、基板５の第一面側の略全面に形成された下部電極層６と、下部電極層６の基板１側とは反対の第一面側に形成された圧電薄膜２と、圧電薄膜２の下部電極層６と反対の第一面側に部分的に形成された上部電極４とから構成される。
【００２７】
上記基板は、例えば熱酸化膜付き（００１）面Ｓｉ基板を用いる。下部電極には例えばＰｔを用い、下部電極層６と圧電薄膜２との間に介挿される密着層には例えばＴｉを用いる。上記下部電極層６の第一面側に、圧電薄膜２が形成されていない下部電極層６の外周部全域が露出する下部電極露出部３が設けられている。圧電薄膜２は、下部電極層６の外周部全域に露出される下部電極露出部３の最小幅Ｗが、基板の外径Ｄｍｍに対して、０．００５×Ｄｍｍ以上０．０５×Ｄｍｍ以下の範囲に入るように、該範囲を残して下部電極層６の第一面側に成膜されている。ここで下部電極露出部３の最小幅の最小とは、下部電極露出部の幅は出来るだけ小さい方が有利となることから付けた名前であり、対応する最大幅があるわけではない。
【００２８】
この下部電極露出部３は、その後の素子化の際の素子取得面積を考えた場合、出来るだけ小さい方が有利となる。幅Ｗの上限０．０５×Ｄｍｍ以下とすると、基板全面積に対して、素子が取得できない下部電極露出部３の面積は１０％以下となり、この値は許容される範囲となる。
【００２９】
また、圧電体薄膜付き基板１は、絶縁特性や誘電率特性、圧電特性などを測定したい圧電薄膜２の第一面の任意の点に、所定の幅の上部電極４を１箇所以上形成した構造となっている。上部電極の最小幅は０．１ｍｍ以上５．０ｍｍ以下であることが好ましい。ここで上部電極４の幅とは、上部電極４の輪郭幅を意味する。また、上部電極４の最小幅も下部電極露出部の最小幅と同じ意味であり、上部電極の幅は出来るだけ小さい方が有利となることから付けた名前であり、対応する最大幅があるわけではない。上部電極４の最小幅は、例えば、上部電極４の形状が正方形であれば一辺の長さを、円形であれば直径を意味する。この最小幅の範囲は、その後の素子化の際の素子取得面積を考えた場合、出来るだけ小さい方が有利となる。しかし、電極に電圧を印加する際に、先端の尖った端子などを接触させる必要があるので、上部電極があまりに小さい最小幅を持つと、専用の極細端子や高倍率の顕微鏡など特別な設備が必要となる。更に上部電極４は、圧電特性を測定する際に、上部からレーザー光を当て、その反射を測定することで、膜の変位（変形）を測定する場合がある。
【００３０】
このように上部電極４は、電圧を印加する領域のほかに、レーザー光を当てる領域も必要となるため、上部電極最小幅が上述した０．５ｍｍ以上５．０ｍｍ以下の範囲が両者を満足する範囲となる。そして、ここで使用されるレーザー光は、波長７００ｎｍ程度の赤
色レーザーが使われることが多いため、用いる電極材料としては、波長７００ｎｍでの反射率が６０％以上の材料であるＡｇ、Ａｌ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｒｈ、または、それらを含む多層膜、または、それらを含む合金を用いる。
【００３１】
［圧電薄膜付き基板の製造方法］
次に、本実施の形態に係る圧電体薄膜付き基板の製造方法を説明する。
【００３２】
圧電薄膜付き基板の製造方法は、基板の第一面側に下部電極層を形成し、前記下部電極層の第一面側の一部を遮蔽治具により覆う。前記遮蔽治具に覆われていない前記下部電極層の他部にペロブスカイト構造の圧電薄膜を形成するとともに、該圧電薄膜の形成中、前記下部電極層の一部に圧電薄膜が形成されない下部電極露出部を形成する。前記圧電薄膜の形成後、前記遮蔽治具を除去することで、前記下部電極層の一部に形成されている下部電極露出部を露出させる。
【００３３】
下部電極層は、例えばスパッタリングまたは蒸着により形成される。下部電極露出部を形成するには、圧電薄膜を形成する際に、下部電極層の外周部全域または一部の領域を遮蔽治具によって保護し、圧電薄膜が成膜されない下部電極層の面を形成する工程を含むようにする。これにより、絶縁特性や誘電率特性、圧電特性を測るときに必要な下部電極露出部を、圧電薄膜の成膜後に圧電薄膜を除去することなく形成することができる。
【００３４】
これによれば、圧電薄膜の形成中に、遮蔽治具を用いて下部電極層の一部を遮蔽することにより、特性評価に必要な下部電極露出部を形成するようにしたので、圧電薄膜形成後に下部電極を露出させる工程がなくなる。したがって、圧電薄膜付き基板を非破壊で簡易的な工程で特性を評価できる。評価した圧電膜付き基板が良品であればこれを売ることができる。
【００３５】
次に、前記下部電極層の一部が前記下部電極層の外周部全域である場合の圧電薄膜付き基板の製造方法を図面を用いて具体的に説明する。
【００３６】
図２は、本実施の形態に係る圧電体薄膜付き基板の製造工程の概略を示す工程フロー図である。
【００３７】
熱酸化膜付（００１）面Ｓｉ基板に、蒸着またはスパッタリングで、下部電極層６を成膜した基板５を作製する（図２（ａ））。作製後、リング状の遮蔽治具７で下部電極付きの基板５を保持する。リング状遮蔽治具７は、中央に円形の開口部９を有するリング状プレートで形成されている。リング状プレートの開口部９は、その上端部が段差面１０を介して広口に形成されている。下部電極面を下にして遮蔽治具７の段差面１０で電極付き基板５の外周部を保持する（図２（ｂ））。開口部９により露出した下部電極層６の中央部にスパッタリング法でＫＮＮ薄膜２を形成し、段差面１０で覆われた下部電極層６の周辺部には圧電薄膜が形成されない下部電極露出部３が形成されるようにする（図２（ｃ））。こうすることで、圧電特性等を測るときに必要な下部電極露出部３を、圧電薄膜の成膜後に圧電薄膜を除去することなく、成膜中に形成することが可能となる。
【００３８】
上記の圧電薄膜面を上にして、この圧電薄膜２の表面に所定の上部電極の最小幅と同じ寸法の開口８ａを形成したメタルマスク８を被せる（図２（ｄ））。メタルマスク８に形成する開口８ａは、圧電薄膜２の評価したい任意の点に形成する。メタルマスク８によって形成される所定の上部電極４の最小幅は０．５ｍｍ以上５．０ｍｍ以下となるようにするのがよい。また、メタルマスク８によって形成される上部電極４は、圧電薄膜２の中央部に形成される第１上部電極と、第１上部電極から等間隔の距離に形成される複数の第２上部電極とからなるのがより好ましい。
【００３９】
圧電薄膜２の表面にメタルマスク８を被せた後、蒸着またはスパッタリングで上部電極４を圧電薄膜上に形成して本実施の形態の圧電薄膜付き基板が製造される（図２（ｅ））。こうして上部電極４を形成することで、圧電薄膜の圧電特性を測る際に、レーザー光を照射して膜の変位を測定出来る。また、メタルマスク８を用いて評価したい任意の点に上部電極４を形成することが可能となる。
【００４０】
ところで、上述した製造工程の内、圧電体薄膜を成膜する際に用いる所定の開口を持つリング状遮蔽治具７は、前述のように下部電極露出部の最小幅が０．００５×Ｄｍｍ以上で且つ、０．０５×Ｄｍｍ以下になるような場合は、圧電薄膜を成膜する際の成膜温度（例えば２０〜８００℃）における遮蔽治具の線膨張係数αｗと、基板の線膨張係数αｂとが、１≦αｗ／αｂ≦４となるように材質を選ぶ必要がある。これはαｗ／αｂが１以下になる場合は、高温成膜時に基板の方が治具よりも伸びて、基板が破損する恐れがあり、またαｗ／αｂが４以上になると、高温成膜時に遮蔽する治具の開口径（内径）が基板の外径よりも大きくなってしまい、下部電極露出部が出来なくなってしまうためである。
【００４１】
本実施の形態の製造方法によれば、圧電体薄膜付き基板の外周全域、若しくは一部に、下部電極層よりも狭い面積の圧電薄膜が成膜されるように、圧電膜の成膜中に下部電極上の成膜面を遮蔽して、基板の外径Ｄに対して、最小幅が０．００５×Ｄｍｍ以上０．０５×Ｄｍｍ以下となる下部電極露出部を有する圧電薄膜付き基板を作製する。これにより、圧電薄膜付き基板を作製後に、圧電膜の評価の際に必要だったフォトリソグラフィーやエッチング処理などの圧電薄膜除去工程を省略することが可能となる。これにより、圧電膜の評価に必要なプロセス工程を大幅に簡略化できる。これに加え、それらプロセス工程で発生する不良による歩留り低下も回避することができ、また、フォトリソグラフィーやエッチング処理には大掛かりな設備が必要であるが、それらも不要になるため、圧電体薄膜付き基板及びその基板を用いた圧電体素子の製造コストを大幅に下げることが可能となる。
【００４２】
そして、上記のような、下部電極が露出した構造を持ち、圧電体薄膜付き基板の圧電膜上の評価が必要な箇所に、最小幅が０．５ｍｍ以上５．０ｍｍ以下の上部電極を有する構造にすることで、基板内の任意の場所の圧電膜の評価が、非破壊で実現できるようになる。
【００４３】
また、上述した工程を経て得られた圧電薄膜付き基板は、その後加工処理することなく、そのままの状態で評価に必要な下部電極露出部と上部電極とを有するので、本実施の圧電薄膜付き基板の製造方法に、下部電極露出部と上部電極との間に電圧を印加することで、圧電薄膜の特性を検査する工程を含ませることが可能となる。製造工程中に圧電薄膜の特性を検査する工程を組み込めるので、特性ばらつきを抑えるような成膜条件になるようフィードバックが可能となる。
【００４４】
したがって、装置構造や成膜条件、装置や原料の経時的な変化によって、同一基板の面内や成膜の各ロット間、多数枚同時成膜の場合でもロット内の基板間で、膜の特性を均一化できる。特に、圧電薄膜の中央部に第１上部電極、前記第１上部電極から等間隔の距離に複数の第２上部電極を形成すると、圧電薄膜付き基板の圧電薄膜上の面内特性評価が必要な箇所をカバーできる。そのため、基板が大口径化したときでも面内分布や基板間の特性のばらつきを抑えることが可能となり、素子化したときの基板１枚からの素子取得率が増加し、歩留りを向上でき、低コスト化が図れる。その結果、安定して特性ばらつきの少ない高品質な圧電体薄膜付き基板及びその基板を用いた圧電体素子を供給することが可能となる。
【００４５】
［他の実施の形態］
本発明の実施の形態では、下部電極にＰｔを用いたが、Ｐｔを含む合金、Ａｕ、Ｒｕ、Ｉｒ、又は、ＳｕＲｕＯ３、ＬａＮｉＯ３、などの金属酸化物電極を用いた場合も同様の効果が期待できる。また密着層にＴｉを用いたが、Ｔａを密着層に用いたり、密着層なしであったりする場合でも同様の効果が期待できる。基板についても、熱酸化膜付き（００１）面Ｓｉ基板を用いたが、異なる面方位のＳｉ基板や、熱酸化膜無しのＳｉ基板、ＳＯＩ基板でも同様の効果が得られる。また、Ｓｉ基板以外に、石英ガラス基板、ＧａＡｓ基板、サファイヤ基板、ステンレスなどの金属基板、ＭｇＯ基板、ＳｒＴｉＯ３基板、又はＫＮＮ基板などの圧電性基板などを用いてもよい。ＫＮＮ膜は特に他の元素を添加していないが、５％原子数以下のＬｉ、Ｔａ、Ｓｂ、Ｃａ、Ｃｕ、Ｂａ、Ｔｉ、等をＫＮＮ膜に添加した場合でも同様の効果が得られる。
【００４６】
また、実施の形態では、上部電極形成の際にメタルマスクを使用したが、コストをかけることを前提とすれば、フォトリソグラフィーの工程を使って、更に小さい上部電極にすることは可能である。
【実施例】
【００４７】
以下に実施例１〜６および比較例１〜５のＳｉ基板上に形成した膜厚３μｍのＫＮＮ薄膜を作製し圧電特性を評価した例を説明する。
【００４８】
［ＫＮＮ薄膜の成膜］
前記した本実施の形態に係る製造方法により、圧電体薄膜付き基板を作製した。基板には円形状の両面ミラーの熱酸化膜付きＳｉ基板（（００１）面方位、厚さ０．５２５ｍｍ、熱酸化膜厚さ２００ｎｍ、直径１００ｍｍ）を用いた。まず、基板上にＲＦマグネトロンスパッタリング法で、Ｔｉ密着層（膜厚２ｎｍ）、Ｐｔ下部電極（（１１１）面優先配向、膜厚２００ｎｍ）を形成した。Ｔｉ密着層とＰｔ下部電極は、基板温度１００〜３５０℃、放電パワー２００Ｗ、導入ガスＡｒ雰囲気、圧力２．５Ｐａ、成膜時間１〜３分の条件で成膜した。
【００４９】
［実施例１〜６］
その上に、下部電極露出部最小幅が１ｍｍ、０．５ｍｍ、５ｍｍになるように、ＲＦマグネトロンスパッタリング法で、ＫＮＮ薄膜を３μｍ形成した。ＫＮＮ圧電薄膜は、Ｎａ／（Ｋ＋Ｎａ）＝０．５０のＫＮＮ焼結体をターゲットに用い、基板温度７００℃、放電パワー８００Ｗ、導入ガスＡｒ雰囲気、圧力１．３Ｐａの条件で、成膜面を鉛直方向下向きに成膜した。ＫＮＮ薄膜のスパッタ成膜時間は膜厚がほぼ３μｍになるように調整して行った。このときの成膜中に用いる下部電極露出部を遮蔽する遮蔽治具は、下部電極露出部最小幅が０．５ｍｍのものは、インコネル６２５（αｗ／αｂ＝３．４１）とカーボン（αｗ／αｂ＝１．１４）、１ｍｍ、５ｍｍのものはインコネル６２５をそれぞれ使用した。
【００５０】
その後、形成したＫＮＮ薄膜の上の、図３に示すような位置に、径０．５ｍｍ、１ｍｍ、５ｍｍの円形の上部電極が形成されるようなメタルマスクを乗せた。上部電極は、面内任意の５点、例えば、第１上部電極が圧電薄膜の中央部（座標（０，０））に、複数の第２上部電極が第１上部電極から所定距離離れた、例えば４０ｍｍ離れた圧電薄膜の周辺部（座標（０，４０）、（４０，０）、（０，−４０）、座標（−４０，０）に等間隔に形成される。このようなメタルマスクを乗せ、例えばＰｔ上部電極（膜厚２０ｎｍ）をＲＦマグネトロンスパッタリング法で形成した。これら、下部電極露出部の最小幅が異なるもの、治具の材質が異なるもの、上部電極の径が異なるものの組合せで、実施例１〜６の圧電薄膜付き基板を作製した。
【００５１】
［比較例１〜５］
一方、比較例として、下部電極露出部最小幅が０．５ｍｍ、１ｍｍ、６ｍｍで成膜中に用いる下部電極露出部を遮蔽する治具の材質がインコネル６２５（αｗ／αｂ＝３．４１）であるものと、下部電極露出部最小幅が０．５ｍｍで、成膜中に用いる下部電極露出部を遮蔽する治具の材質が、ＳＵＳ３０４（αｗ／αｂ＝４．５６）、石英（αｗ／αｂ＝０．１１）のものを使用した。
【００５２】
その後、形成したＫＮＮ薄膜の上に、図３に示すような位置に、上部電極の径が１ｍｍ、０．２ｍｍ、６ｍｍとなるようなメタルマスクを乗せ、Ｐｔ上部電極（膜厚２０ｎｍ）をＲＦマグネトロンスパッタリング法で形成した。下部電極露出部最小幅が異なるもの、治具の材質が異なるもの、上部電極の最小幅が異なるものの組合せで、比較例１〜５の圧電薄膜付き基板を作製した。
【００５３】
［圧電特性評価］
その後、作製したＫＮＮ薄膜付き基板を、ダブルレーザービーム干渉計を用いて、電圧の印可と同方向（縦方向）の歪みを測定し、圧電定数ｄ３３をその歪み量から求めた。このダブルレーザービーム干渉計は、通常、基板表面のみにレーザービームを当てて、歪みを測定すると、基板のたわみ変形の分も一緒に測定されてしまうものを、裏面からもレーザービームを当てて、この基板のたわみ分を相殺できる。このダブルビームレーザー干渉計を用いた圧電定数ｄ３３の算出方法及び、装置の構成、測定方法は下記文献１及び文献２に記載されている方法で行った。また、圧電定数ｄ３３の算出する際に用いるＫＮＮ薄膜のヤング率は１０４ＧＰａを用いた。
【００５４】
文献１：眞岩  宏司、一ノ瀬  昇、応用物理  第７１巻  第１０号（２００２）１２２７−１２３２
文献２：Ｈ．Ｍａｉｗａ、Ｊ．Ａ．Ｃｈｒｉｓｔｍａｎ、Ｓ−Ｈ．Ｋｉｍ、Ｊ−Ｐ．Ｍａｒｉａ、Ｂ．Ｃｈｅｎ、Ｓ．Ｋ．Ｓｔｒｅｉｆｆｅｒ  ａｎｄ  Ａ．Ｉ．Ｋｉｎｇｏｎ：Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３８、５４０２（１９９９）
【００５５】
このようにして測定した実施例１〜６は、表１に示すように、圧電体薄膜付き基板の面内任意の５点の圧電特性が、いずれも良好（○）であった。したがって、非破壊でフォトリソグラフィーやエッチングなどの大掛かりな設備を必要としない簡易的な評価方法で測定が可能である。
【００５６】
【表１】
2012054317.tif 000003
【００５７】
一方、比較例１〜５は、表２に示すように、いずれも評価結果が悪かった（×）。αｗ／αｂが４以上となるＳＵＳ３０４を用いた比較例１では、表２に示すように、成膜中の加熱で、治具の開口径が基板径よりも大きくなってしまい本実施例の基板成膜面を下にした製造方法では、基板が落下してしまい測定が出来なかった。
【００５８】
【表２】
2012054317.tif 000004
【００５９】
また、αｗ／αｂが１以下となる石英を用いた比較例２では、成膜中の加熱で、治具の基板保持部が基板径よりも小さくなってしまい基板が割れてしまい測定が出来なかった。
【００６０】
更に、上部電極径を０．２ｍｍとした比較例３では、メタルマスクによるスパッタリング法では、所望のサイズの電極が形成できず測定不可となった。
【００６１】
また、下部電極露出部を０．０５×Ｄｍｍ以上（本実施例では、基板径＝１００ｍｍな
ので６ｍｍは０．０５×Ｄｍｍ以上）にした比較例４では、実施例１〜６と同様に基板面内の任意の点について圧電特性の測定が可能である。しかし図４に示すように基板表面の有効使用率と下部電極露出部最小幅の関係を見ると、基板径１００ｍｍの場合、下部電極露出部最小幅が５ｍｍ以上（０．０５×Ｄｍｍ以上）になると有効使用率が９０％以下になってしまう。有効使用率が９０％以下になると実際の素子の取得効率が大きく減少するので、９０％以上が望まれる。よって比較例４は測定可能であるが、適用不可となる。
【００６２】
また、同様に上部電極径を６ｍｍ（５ｍｍ以上）にした比較例５では、今回の面内５点の場合は、有効使用率が９０％以上である。しかし、図５に示すように基板表面の有効使用率と上部電極露出部最小幅の関係を見ると、測定点を９点以上にすると９０％を下回る。よって前述、下部電極露出部の場合と同様に、適用不可となる。
【００６３】
［実施例７］
更に、実施例１〜６では、図６（ａ）に示すように成膜方式にフェイスダウン方式を採用して成膜面を鉛直方向下向きＫＮＮ膜を成膜しているが、図６（ｂ）に示すように、フェイスアップ方式を採用して成膜面を鉛直方向上向きにして、下部電極露出部３を遮蔽する治具７を基板５上に乗せて成膜する製造方法を用いてもよい。フェイスダウン方式は、リング状遮蔽治具上に基板を支持できるため基板保持用金具を必要としない。これに対して、実施例７で採用したフェイスアップ方式は、遮蔽治具では基板を支持できないため、基板保持用部材としての基板保持用金具（図示略）を必要とするが、実施例１〜６と同様の非破壊評価が行える効果がある。
【００６４】
［実施例８］
また、実施例１〜６では、基板外周全域に下部電極露出部があるが、実施例８の下部電極露出部を遮蔽する治具の形状を図７に示すように、下部電極露出部３ａが外周部の一部分のみにある場合でもよい。実施例８によれば、実施例１〜７と比べて圧電薄膜付き基板の有効使用率がさらに向上する。
［変形例］
上記実施例では、円形のシリコン基板を用いて圧電薄膜付き基板を形成したが、円形状の基板に限定されることなく、多角形状を用いても良い。多角形状の基板を用いる場合には、もっとも長い対角線をＤ’として、下部電極露出部の幅を０．００５Ｄ’以上０．０５Ｄ’以下となるよう決定すればよい。また、上記実施例では、４インチ円形状基板を用いて説明したが、４インチサイズ以上の基板、例えば、６インチサイズや１２インチサイズであっても、本発明の適用は可能である。
【符号の説明】
【００６５】
１    圧電体薄膜付き基板
２    圧電薄膜部
３    下部電極露出部
４    上部電極
５    基板
６    下部電極
７    下部電極露出部を遮蔽する治具
８    所定の上部電極幅の開口を持つメタルマスク
【図１】
2012054317.tif 000005
【図２】
2012054317.tif 000006
【図３】
2012054317.tif 000007
【図４】
2012054317.tif 000008
【図５】
2012054317.tif 000009
【図６】
2012054317.tif 000010
【図７】
2012054317.tif 000011