(57)【要約】【課題】微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる電力を得られるようにする電源回路を提供する。【解決手段】発電素子によって発電された電力を全波整流回路20を介して一端第１コンデンサC1に蓄電し、第１コンデンサC1に蓄電された電力によって、充電制御回路30により、負荷を動作させるために必要な電圧を得られる状態にまで第２コンデンサC2を充電した後、出力制御回路40により、第２コンデンサC2に蓄電された電力を負荷に供給する。これにより、微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる電圧を有する電力を負荷に供給する。【選択図】図１
2012152059.tif 000002
【特許請求の範囲】
【請求項１】
発電素子によって発電された微小な発電電力を蓄電し、該蓄電した電力を負荷に供給する電源回路であって、
低電位側端子と高電位側端子とを備えた所定の第１キャパシタンスを有する第１コンデンサを有し、前記発電電力を前記第１コンデンサに蓄電する蓄電手段と、
低電位側端子と高電位側端子とを備えるととも前記第１キャパシタンスよりも大きい第２キャパシタンスを有する第２コンデンサと、
前記第１コンデンサの低電位側端子と前記第２コンデンサの低電位側端子とを接続すると共に、前記第１コンデンサの端子間電圧が所定の第１しきい値電圧に達したときに導通状態になって前記第１コンデンサの端子間電圧が前記第１しきい値電圧よりも低い第２しきい値電圧になるまで前記第１コンデンサの高電位側端子から前記第２コンデンサの高電位側端子へ電力を供給して前記第２コンデンサに蓄電し、前記第１コンデンサの端子間電圧が前記第２しきい値電圧になったときに前記第１コンデンサの高電位側端子から前記第２コンデンサの高電位側端子への電力供給を停止する充電制御手段と、
第２コンデンサの端子間電圧が所定の前記第２しきい値電圧より低い第３しきい値電圧に達したときに導通状態になって前記第２コンデンサの端子間電圧が前記第３しきい値電圧よりも低い第４しきい値電圧になるまで前記第２コンデンサから前記負荷へ電力を供給し、前記第２コンデンサの端子間電圧が前記第４しきい値電圧になったときに前記第２コンデンサから前記負荷への電力供給を停止する出力制御手段とを備えている
ことを特徴とする電源回路。
【請求項２】
前記発電素子より出力される電力は交流電流による電力であり、
前記第１蓄電手段は入力した発電電力を整流する整流回路を有し、
前記第１コンデンサは前記整流回路の出力端子に並列接続されている
ことを特徴とする請求項１に記載の電源回路。
【請求項３】
前記出力手段は、制御信号入力端子を介して外部から入力された制御信号に基づいて前記第２コンデンサから前記負荷への電力供給を遮断する手段を備えている
ことを特徴とする請求項１に記載の電源回路。
【請求項４】
前記第１蓄電手段と前記第２蓄電手段との組を２つ以上備え、
前記２つ以上の組の前記第１蓄電手段と前記第２蓄電手段から１つの前記第２コンデンサに充電する
ことを特徴とする請求項１に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微小電力を出力する発電素子に用いる電源回路に関し、特に、負荷に必要な電圧の電力を出力する電源回路に関するものである。
【背景技術】
【０００２】
従来圧電素子や振動エネルギーを電気エネルギーに変換する素子等を用いて微小電力を発電して使用する際に、整流回路や平滑回路を介して負荷に所定電圧の電気エネルギーを供給する方法が一般的である。
【０００３】
微小電力の発電素子の一例としては、例えば、特開２０１０−１１９２８０号公報や特開２００９−７７６１４号公報に開示されるエレクトレット微小発電装置のような微小電力を発電する発電素子が知られている。このような発電素子によって発電された電力は微小な交流電力であるので、たいていの場合は整流して直流に変換した後、直流電圧を負荷に供給している。例えば、ダイオードを用いた半波整流回路や全波整流回路によって整流している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１１９２８０号公報
【特許文献２】特開２００９−７７６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記のような微小電力を発電する発電素子によって発電された電力を使用するとき、整流回路によって直流に変換したのみでは微小な電力しか得られず実際の電気回路などを動作させるには電力が小さすぎるという問題点があった。
【０００６】
本発明は上記の問題点に鑑み、微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる電力を得られるようにする電源回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は上記の問題点を解決するために、発電素子によって発電された微小な発電電力を蓄電し、該蓄電した電力を負荷に供給する電源回路であって、低電位側端子と高電位側端子とを備えた所定の第１キャパシタンスを有する第１コンデンサを有し、前記発電電力を前記第１コンデンサに蓄電する蓄電手段と、低電位側端子と高電位側端子とを備えるととも前記第１キャパシタンスよりも大きい第２キャパシタンスを有する第２コンデンサと、前記第１コンデンサの低電位側端子と前記第２コンデンサの低電位側端子とを接続すると共に、前記第１コンデンサの端子間電圧が所定の第１しきい値電圧に達したときに導通状態になって前記第１コンデンサの端子間電圧が前記第１しきい値電圧よりも低い第２しきい値電圧になるまで前記第１コンデンサの高電位側端子から前記第２コンデンサの高電位側端子へ電力を供給して前記第２コンデンサに蓄電し、前記第１コンデンサの端子間電圧が前記第２しきい値電圧になったときに前記第１コンデンサの高電位側端子から前記第２コンデンサの高電位側端子への電力供給を停止する充電制御手段と、第２コンデンサの端子間電圧が所定の前記第２しきい値電圧より低い第３しきい値電圧に達したときに導通状態になって前記第２コンデンサの端子間電圧が前記第３しきい値電圧よりも低い第４しきい値電圧になるまで前記第２コンデンサから前記負荷へ電力を供給し、前記第２コンデンサの端子間電圧が前記第４しきい値電圧になったときに前記第２コンデンサから前記負荷への電力供給を停止する出力制御手段とを備えている電源回路を提案する。
【０００８】
本発明によれば、蓄電手段によって外部の発電素子によって発電された電力が第１コンデンサに蓄電される。また、充電制御手段は、第１コンデンサの端子間電圧が所定の第１しきい値電圧に達したときに導通状態になって第１コンデンサの端子間電圧が前記第１しきい値電圧よりも低い第２しきい値電圧になるまで第１コンデンサの高電位側端子から第２コンデンサの高電位側端子へ電力を供給して第２コンデンサを蓄電する。さらに、充電制御手段は、第１コンデンサの端子間電圧が第２しきい値電圧になったときに第１コンデンサの高電位側端子から第２コンデンサの高電位側端子への電力供給を停止する。
【０００９】
第２コンデンサに蓄電された電力は、出力制御手段によって負荷に供給される。このとき、出力制御手段は、第２コンデンサの端子間電圧が第２しきい値電圧より低い第３しきい値電圧に達したときに導通状態になって第２コンデンサの端子間電圧が第３しきい値電圧よりも低い第４しきい値電圧になるまで第２コンデンサから負荷へ電力を供給し、第２コンデンサの端子間電圧が第４しきい値電圧になったときに第２コンデンサから負荷への電力供給を停止する。
【発明の効果】
【００１０】
本発明の電源回路は、発電素子によって発電された電力を一端第１コンデンサに蓄電し、第１コンデンサに蓄電された電力によって、負荷を動作させるために必要な電圧を得られる状態にまで第２コンデンサを充電した後、第２コンデンサに蓄電された電力を負荷に供給するので、微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態における電源回路を示す回路図
【図２】本発明の一実施形態における電源回路の電圧波形図
【図３】本発明の一実施形態における電源回路の電圧波形図
【図４】本発明の一実施形態における電源回路の電圧波形図
【図５】本発明の他の実施形態における電源回路を示すブロック図
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の一実施形態を説明する。
【００１３】
図１において、10は電源回路で、全波整流回路20、第１コンデンサC1、充電制御回路30、第２コンデンサC2、出力制御回路40から構成されている。本実施形態においては、全波整流回路20と第１コンデンサC1によって本発明における蓄電手段が構成され、充電制御回路30によって本発明における充電制御手段が構成され、出力制御回路40によって本発明における出力制御手段が構成される。なお、本実施形態では、微小電力発電素子として、負荷純抵抗８０Ｍオームを接続したときに４マイクロＷの電力を得られるものを使用して各構成部分の電圧波形を計測した。
【００１４】
全波整流回路10は、周知のダイオード全波整流回路であって、コンデンサCpと４つの整流用ダイオードD1〜D4から構成されている。コンデンサCpの一端は一方の入力端子11aに接続され、コンデンサCpの他端はダイオードD2のアノードとダイオードD4のカソードに接続されている。また、ダイオードD1のアノードとダイオードD3のカソードは他方の入力端子11bに接続されている。さらに、ダイオードD1のカソードとダイオードD2のカソードは第１コンデンサC1の一方の端子に接続され、ダイオードD3のアノードとダイオードD4のアノードは第１コンデンサC1の他方の端子に接続されている。
【００１５】
充電制御回路30は、３つのＰＮＰ型トランジスタTR1〜TR3と１つのＮＰＮ型トランジスタTR4、７つの抵抗器R1〜R7、１つのダイオードD5、２つのツェナーダイオードZD1,ZD2から構成されている。トランジスタTR1のエミッタは、抵抗器R1の一端と、第１コンデンサC1の一端、抵抗器R5の一端、トランジスタTR2のエミッタに接続されている。
【００１６】
トランジスタTR1のベースは抵抗器R1の他端と抵抗器R2の一端に接続されている。抵抗器R2の他端はツェナーダイオードZD1のカソードに接続され、ツェナーダイオードZD1のアノードは第１コンデンサC1の他端に接続されている。トランジスタTR1のコレクタは、抵抗器R3の一端と、抵抗器R4の一端、ツェナーダイオードZD2のアノードに接続されている。抵抗器R3の他端は第１コンデンサC1の他端に接続されている。
【００１７】
トランジスタTR2のコレクタは、抵抗器R7の一端と、ダイオードD5のアノード、トランジスタTR3のコレクタに接続されている。トランジスタTR2のベースはトランジスタTR3のエミッタに接続されている。ダイオードD5のカソードはツェナーダイオードZD2のカソードに接続されている。また、抵抗器R7の他端は第２コンデンサC2の一端に接続されている。
【００１８】
トランジスタTR3のベースは抵抗器R5の他端と抵抗器R6の一端に接続されている。
【００１９】
トランジスタTR4のコレクタは抵抗器R6の他端に接続され、トランジスタTR4のベースは抵抗器R4の他端に接続され、トランジスタTR4のエミッタは第１コンデンサC1の他端と第２コンデンサC2の他端に接続されている。
【００２０】
出力制御回路40は、２つのＰＮＰトランジスタTR5,TR6、１つのＮＰＮトランジスタTR7、３つのツェナーダイオードZD3〜ZD5、７つの抵抗器R9〜R15、１つのリニアレギュレータIC1、２つのコンデンサC3,C4、及び外部制御信号入力回路41から構成されている。
【００２１】
ツェナーダイオードZD3のカソードは第２コンデンサC2の一端と、抵抗器R8の一端、トランジスタTR5のエミッタ、コンデンサC3の一端、リニアレギュレータIC1の入力端子INに接続されている。ツェナーダイオードZD3のアノードは第２コンデンサC2の他端と、ツェナーダイオードZD4のアノード、ツェナーダイオードZD5のアノード、ＧＮＤ出力端子12bに接続されている。
【００２２】
トランジスタTR5のベースは、抵抗器R8の他端と、抵抗器R9の一端、抵抗器R15の一端に接続されている。トランジスタTR5のコレクタはトランジスタTR6のエミッタと抵抗器R10の一端に接続されている。抵抗器R9の他端はツェナーダイオードZD4のカソードに接続されている。
【００２３】
トランジスタTR6のベースは、抵抗器R10の他端と、抵抗器R11の一端に接続されている。抵抗器R11の他端はツェナーダイオードZD5のカソードに接続されている。トランジスタTR6のコレクタは抵抗器R12の一端に接続されている。
【００２４】
トランジスタTR7のコレクタは抵抗器R15の他端に接続されている。トランジスタTR7のベースは抵抗器T12の他端と抵抗器R13の一端に接続され、トランジスタTR7のエミッタは抵抗器R13の他端と抵抗器R14の一端とリニアレギュレータIC1のイネーブル端子ENに接続されている。抵抗器R14の他端はＧＮＤ出力端子12bに接続されている。コンデンサC3の他端はリニアレギュレータIC1のＧＮＤ端子GNDとＧＮＤ出力端子12bに接続されている。
【００２５】
リニアレギュレータIC1の出力端子OUTはコンデンサC4の一端と出力端子12aに接続され、リニアレギュレータIC1のノイズリダクション端子NRは開放されている。
【００２６】
外部制御信号入力回路41は、１つのＮチャネル電界効果トランジスタ（以下、ＦＥＴと称する）TR8と２つの抵抗器R16,R17とから構成されている。ＦＥＴTR8のドレインはトランジスタTR7のベースに接続され、ＦＥＴTR8のゲートは抵抗器R16の一端と抵抗器R17の一端に接続されている。ＦＥＴTR8のソースは抵抗器R17の他端とＧＮＤ出力端子12bに接続されている。また、抵抗器R16の他端は制御信号入力端子13に接続されている。
【００２７】
次に、図２乃至図４の電圧波形図を参照して、上記構成からなる本実施形態における電源回路の動作を説明する。図において、Ｖｃ１は第１コンデンサC1の他端の電圧を０Ｖとしたときの第１コンデンサC1の一端の電圧であり、Ｖｃ２は第２コンデンサC2の他端の電圧を０Ｖとしたときの第２コンデンサC2の一端の電圧であり、Ｖｏは出力端子12aから出力される電圧である。
【００２８】
また、本実施形態では、発電素子の出力を入力端子11a,11bに接続したときに、第１コンデンサC1に対して５Ｖから７Ｖの間を所定周期Ｔ１（約１．２秒）で変化する脈流電圧を全波整流回路20が出力できるような電圧を発生する前述した発電素子を用いたときの例について説明する。なお、本実施形態においては、第１コンデンサC1として１μＦの容量のコンデンサを使用し、第２コンデンサC2として１０μＦの容量のコンデンサを使用している。また、入力端子11a,11bに接続される発電素子としてその出力インピーダンスが４Ｍオームのものを使用し、出力端子12a,12bに接続される負荷として３Ｋオームの純抵抗負荷を使用している。
【００２９】
全波整流回路20は発電素子が発生した交流電圧を入力端子11a,11b及びコンデンサCpを介して入力し、入力した交流電圧を全波整流し、これにより得られた所定周期の脈流電圧を第１コンデンサC1に印可して第１コンデンサC1を充電する。
【００３０】
次に、充電制御回路30の動作を説明する。
【００３１】
全波整流回路20によって第１コンデンサC1に充電され、第１コンデンサC1の端子間電圧が７Ｖに達すると、トランジスタTR1がオンになる。すなわち、トランジスタTR1のベース電位はツェナーダイオードZD1のツェナー電位＋抵抗器R2の端子間電圧であり、第１コンデンサC1の端子間電圧が低いときは抵抗器R1の端子間電圧も低いため、トランジスタTR1のベースエミッタ間電圧が低く、トランジスタTR1のコレクタ電流はあまり流れない。第１コンデンサC1の端子間電圧が第１しきい値電圧として設定されている７Ｖに達したときトランジスタTR1のベースエミッタ間電圧が高くなり、トランジスタTR1のコレクタ電流が多く流れて抵抗器R3の端子間電圧が所定値まで上昇する。これによりトランジスタTR4のベース電位がＴＴＬレベルのハイレベル（以下、ハイレベルと称する）となる。
【００３２】
これにより、トランジスタTR1のコレクタ電流が流れ、抵抗器R3の端子間電圧がハイレベルとなりトランジスタTR4がオンになる。トランジスタTR4にコレクタ電流が流れると、トランジスタTR3のベースがＴＴＬレベルのローレベル（以下ローレベルと称する）になりトランジスタTR3がオンになり、これによりトランジスタTR2がオンになる。トランジスタTR2がオンになると、トランジスタTR2を介して第１コンデンサC1から第２コンデンサC2への充電が開始される。
【００３３】
第１コンデンサC1から第２コンデンサC2への充電が進み、第１コンデンサC1の電圧が低下して第２しきい値電圧として設定されている５Ｖに達するまでの間、トランジスタTR1のコレクタ電流は減少してトランジスタTR1は実質オフ状態になるが、ダイオードD5とツェナーダイオードZD2によってトランジスタTR4のベース電位はハイレベルに維持される。さらに第１コンデンサC1の電圧が低下するとツェナーダイオードZD2の端子間電圧が所定値に維持されるため抵抗器R3の端子間電圧が低下してトランジスタTR4のベース電位が低下するのでトランジスタTR4のコレクタ電流が減少し、トランジスタTR4は実質オフ状態になる。これにより、トランジスタTR3とトランジスタTR2もオフ状態になる。
【００３４】
次に、出力制御回路40の動作を説明する。
【００３５】
リニアレギュレータIC1は周知のレギュレータであり、イネーブル端子ENに印可される電圧がハイレベルのときに入力端子INに入力された電流を一定の出力電圧で出力端子OUTに出力し、イネーブル端子ENへ印可される電圧がローレベルのときに入力端子INから出力端子OUTへの出力を遮断する。
【００３６】
抵抗器R8,R9とツェナーダイオードZD4はトランジスタTR5,TR6をオンにするために設けられたものであり、抵抗器R10,R11とツェナーダイオードZD5はトランジスタTR5,TR6をオフにするために設けられたものであり、これらによる出力制御回路40の動作は次のとおりである。
【００３７】
すなわち、第２コンデンサC2に所定値以上の電圧が充電されていると充電電圧（第２コンデンサC2の端子間電圧）に応じて抵抗器R8を介してツェナーダイオードZD4に電流が流れ、ツェナーダイオードZD4の端子間電圧は所定電圧に維持される。第２コンデンサC2の電圧−ツェナーダイオードZD4の端子間電圧が抵抗器R8,R9に印加され、この２つの抵抗器R8,R9によって分圧された電圧（抵抗器R8の端子間電圧であるトランジスタTR5のエミッタベース間電圧）に応じてトランジスタTR5のコレクタ電流が流れ、第２コンデンサC2の端子間電圧Ｖｃ２が第３しきい値電圧として設定されている４．８Ｖに達して抵抗器R8の端子間電圧が所定値以上になるとトランジスタTR5はオン状態となる。これにより抵抗器R10,R11とツェナーダイオードZD5に電流が流れ、ツェナーダイオードZD5の端子間電圧は所定値に維持されるので、抵抗器R10の端子間電圧に応じてトランジスタTR6のコレクタ電流が流れ、抵抗器R10の端子間電圧が所定値以上になるとトランジスタTR6はオン状態になる。トランジスタTR6がオン状態になると、トランジスタTR5とトランジスタTR6と３つの抵抗器R12,R13,R14を電流が流れ、抵抗器R13の端子間電圧に応じてトランジスタTR7がオンになり抵抗器R13の電圧が低下するまでトランジスタTR7とトランジスタTR5とトランジスタTR6はオン状態となる。このとき、リニアレギュレータIC1のイネーブル端子ENへ印可される電圧はハイレベルであり、リニアレギュレータIC1は通電状態となり第２コンデンサC2から外部の負荷に通電される。
【００３８】
第２コンデンサC2から負荷への通電により、第２コンデンサC2の端子間電圧Ｖｃ２が低下して第４しきい値電圧として設定されている３Ｖに達すると、抵抗器R10の端子間電圧が低下してトランジスタTR6のコレクタ電流が減少し、トランジスタTR6がオフ状態になる。これにより、抵抗器R13の端子間電圧が低下してトランジスタTR7がオフ状態になるとともに抵抗器R14の端子間電圧が低下し、リニアレギュレータIC1のイネーブル端子ENに印可される電圧がローレベルになり、リニアレギュレータIC1は遮断状態になる。また、第２コンデンサC2の端子間電圧Ｖｃ２の低下に応じてトランジスタTR6がオフ状態になった後にトランジスタTR5もオフ状態になる。第２コンデンサC2の端子間電圧Ｖｃ２が第４しきい値電圧（３Ｖ）から第３しきい値電圧（４．８Ｖ）になるまでの時間すなわち充電時間Ｔ２は約１３秒である。
【００３９】
出力端子12a,12bにはリニアレギュレータIC1が導通状態のときに電圧Ｖｏが出力される。出力端子12a,12bからは時間Ｔ３（約１７ｍ秒）の間、約３Ｖの電圧が出力される。
【００４０】
制御信号入力端子13にハイレベルの電圧が印可されているときは外部制御信号入力回路41のＦＥＴTR8のゲート電圧がハイレベルであるので、ＦＥＴTR8はオン状態となりＦＥＴ18のドレイン・ソース間はほぼ導通状態であるためトランジスタTR7のベース電圧がローレベルとなりトランジスタTR7がオフ状態になり、リニアレギュレータIC1は強制的に遮断状態になる。また、制御信号入力端子13が開放されているとき又は制御信号入力端子13にローレベルの電圧が印可されているときは、外部制御信号入力回路41のＦＥＴTR8のゲート電圧がローレベルであるのでＦＥＴTR8はオフ状態となりＦＥＴ18のドレイン・ソース間はほぼ開放状態であるためトランジスタTR7のベース電圧に変化を与えることはない。
【００４１】
上記のように本実施形態の電源回路10は、発電素子によって発電された電力を一端第１コンデンサC1に蓄電し、第１コンデンサC1に蓄電された電力によって、負荷を動作させるために必要な電圧を得られる状態にまで第２コンデンサC2を充電した後、第２コンデンサC2に蓄電された電力を負荷に供給するので、微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる。
【００４２】
なお、前述した本実施形態の構成は一例であって本発明が条規実施形態の構成に限定されるものではない。例えば、図５に示すように、１つの第２コンデンサC2を充電するために２つ以上の発電素子を設けたときは、発電素子のそれぞれに対応させて全波整流回路20と第１コンデンサC1と充電制御回路30を設けるようにしても良い。
【符号の説明】
【００４３】
10…電源回路、11a,11b…入力端子、12a,12b…出力端子、13…制御信号入力端子、20…全波整流回路、30…充電制御回路、40…出力制御回路、TR1〜TR7…トランジスタ、TR8…ＦＥＴ、IC1…リニアレギュレータ、D1〜D5…ダイオード、ZD1〜ZD5…ツェナーダイオード、R1〜R17…抵抗器、Cp…コンデンサ、C1…第１コンデンサ、C2…第２コンデンサ、C3,C4…コンデンサ。
【図１】
2012152059.tif 000003
【図２】
2012152059.tif 000004
【図３】
2012152059.tif 000005
【図４】
2012152059.tif 000006
【図５】
2012152059.tif 000007