(57)【要約】【課題】差動出力電流のグリッチを打ち消しつつ、電源およびグランドに発生したノイズを打ち消す。【解決手段】スイッチトランジスタＭ１、Ｍ２は、差動入力電圧Ｄｉｐ、Ｄｉｍに基づいてスイッチング動作することで入力電流Ｉｉｎを電流Ｉｉ１、Ｉｉ２に変換し、雑音電流発生回路１は、入力電流源２を介して流れる雑音電流を模擬したダミー電流Ｉｂを生成し、スイッチトランジスタＭ３、Ｍ４は、差動入力電圧Ｄｉｐ、Ｄｉｍに基づいてスイッチング動作することでダミー電流Ｉｂを電流Ｉｉ３、Ｉｉ４に変換し、電流Ｉｉ１、Ｉｉ２に逆相的に重畳する。【選択図】      図１
2012147239.tif 000002
【特許請求の範囲】
【請求項１】
差動入力電圧に基づいてスイッチング動作することで入力電流を第１および第２の電流に変換する第１および第２のスイッチトランジスタと、
前記入力電流を前記第１および第２のスイッチトランジスタに供給する入力電流源と、
前記入力電流源を介して流れる雑音電流を模擬したダミー電流を生成する雑音電流発生回路と、
前記差動入力電圧に基づいてスイッチング動作することで前記ダミー電流を第３および第４の電流に変換し、前記第１及び第２の電流に逆相的に重畳する第３および第４のスイッチトランジスタとを備えることを特徴とする電流スイッチ回路。
【請求項２】
前記ダミー電流は前記入力電流よりも小さいバイアス電流を含むことを特徴とする請求項１に記載の電流スイッチ回路。
【請求項３】
前記雑音電流発生回路は、
前記バイアス電流を発生するダミー電流源と、
前記ダミー電流源に並列に接続されたダミー容量とを備えることを特徴とする請求項２に記載の電流スイッチ回路。
【請求項４】
前記入力電流源に寄生する寄生容量に流れる雑音電流が、前記ダミー電流源に寄生する寄生容量に流れる雑音電流と、前記ダミー容量に流れる雑音電流との和に等しくなるように、前記ダミー容量の値が設定されることを特徴とする請求項３に記載の電流スイッチ回路。
【請求項５】
前記入力電流源は、
前記入力電流を発生する電流源トランジスタと、
前記電流源トランジスタに直列に接続された第１のカスコードトランジスタとを備え、
前記雑音電流発生回路は、
前記バイアス電流を発生するダミートランジスタと、
前記ダミートランジスタに直列に接続された第２のカスコードトランジスタとを備えることを特徴とする請求項２に記載の電流スイッチ回路。
【請求項６】
前記入力電流が２ｎ−１（ｎは１からＮの整数：Ｎは２以上の整数）倍にそれぞれ重み付けされた請求項１から８のいずれか１項に記載のＮ個の電流スイッチ回路と、
Ｎビット分のデジタルデータのｎビット目をそれぞれラッチし、前記Ｎ個の電流スイッチ回路に前記差動入力電圧としてそれぞれ出力するＮ個のラッチ回路とを備えることを特徴とするＤＡ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は電流スイッチ回路およびＤＡ変換器に関する。
【背景技術】
【０００２】
電流スイッチ回路には、差動入力電圧に基づいてスイッチング動作することで入力電流を差動出力電流に変換するものがある。このような電流スイッチ回路では、スイッチの寄生容量等により、スイッチング遷移期間にグリッチと呼ばれるノイズや歪を生じることがある。グリッチ成分は高調波スプリアスとして出力に現れるため、スプリアスフリーダイナミックレンジ（Ｓｐｕｒｉｏｕｓ  Ｆｒｅｅ  Ｄｙａｎａｍｉｃ  Ｒａｎｇｅ：ＳＦＤＲ）を劣化させる。
【０００３】
一方、アナログ・デジタル混載ＬＳＩなどにおいては、デジタル回路のスイッチング雑音により、ＤＡ変換器などのアナログ回路の電源およびグランドにノイズが発生する。この時、定常状態時において電流スイッチ回路の差動出力電流の一方が遮断されると、電源およびグランドに発生したノイズが差動出力電流に残留し、出力信号の品質を劣化させる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】ＵＳ２００６／００９２０６２Ａ１
【非特許文献】
【０００５】
【非特許文献１】ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．４１，ｎｏ．９，ｐｐ．１９７０−１９８１，２００６
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一つの実施形態の目的は、差動出力電流のグリッチを打ち消しつつ、電源およびグランドに発生したノイズの影響を抑えることが可能な電流スイッチ回路およびＤＡ変換器を提供することである。
【課題を解決するための手段】
【０００７】
実施形態の電流スイッチ回路によれば、第１および第２のスイッチトランジスタと、入力電流源と、雑音電流発生回路と、第３および第４のスイッチトランジスタとが設けられている。第１および第２のスイッチトランジスタは、差動入力電圧に基づいてスイッチング動作することで入力電流を第１及び第２の電流に変換する。入力電流源は、前記入力電流を前記第１および第２のスイッチトランジスタに供給する。雑音電流発生回路は、前記入力電流源を介して流れる雑音電流を模擬したダミー電流を生成する。第３および第４のスイッチトランジスタは、前記差動入力電圧に基づいてスイッチング動作することで前記ダミー電流を第３及び第４の電流に変換し、前記第１及び第２の電流に逆相的に重畳する。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１実施形態に係る電流スイッチ回路の概略構成を示す回路図である。
【図２】図２は、図１の電流スイッチ回路の差動入力電圧および差動出力電流の波形を示す図である。
【図３】図３は、図２の電流スイッチ回路のスイッチング遷移期間Ｔ１における電流パスを示す図である。
【図４】図４は、図２の電流スイッチ回路の定常状態期間Ｔ２における電流パスを示す図である。
【図５】図５は、第２実施形態に係る電流スイッチ回路の概略構成を示す回路図である。
【図６】図６は、第３実施形態に係る電流スイッチ回路の概略構成を示す回路図である。
【図７】図７は、図６の入力電流源２、ダミー電流源３およびダミートランジスタＭｂ０のレイアウト構成を示す平面図である。
【図８】図８は、第４実施形態に係る電流スイッチ回路の入力電流源および雑音電流発生回路の概略構成を示す回路図である。
【図９】図９は、第５実施形態に係る電流スイッチ回路の概略構成を示す回路図である。
【図１０】図１０は、第６実施形態に係るＤＡ変換器の概略構成を示す回路図である。
【図１１】図１１は、第７実施形態に係るＤＡ変換器が搭載されたアナログ・デジタル混載回路の概略構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
以下、実施形態に係る電流スイッチ回路およびＤＡ変換器について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
【００１０】
（第１実施形態）
図１は、第１実施形態に係る電流スイッチ回路の概略構成を示す回路図である。
図１において、電流スイッチ回路には、スイッチトランジスタＭ１〜Ｍ４、雑音電流発生回路１および入力電流源２が設けられている。なお、以下の説明では、スイッチトランジスタＭ１〜Ｍ４としてＰチャンネル電界効果トランジスタを用いた場合について説明するが、これには限定されることはなく例えばＮチャンネル電界効果トランジスタを用いるようにしてもよいし、バイポーラトランジスタを用いるようにしてもよいし、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を用いるようにしてもよい。
【００１１】
ここで、スイッチトランジスタＭ１、Ｍ２（第１のスイッチトランジスタ、第２のスイッチトランジスタ）は、差動入力電圧Ｄｉｐ、Ｄｉｍに基づいてスイッチング動作することで入力電流Ｉｉｎを電流Ｉｉ１、Ｉｉ２（第１の電流、第２の電流）に変換する。入力電流源２は、入力電流ＩｉｎをスイッチトランジスタＭ１、Ｍ２に供給する。雑音電流発生回路１は、入力電流源２を介して流れる雑音電流を模擬したダミー電流Ｉｂを生成する。スイッチトランジスタＭ３、Ｍ４（第３のスイッチトランジスタ、第４のスイッチトランジスタ）は、差動入力電圧Ｄｉｐ、Ｄｉｍに基づいてスイッチング動作することでダミー電流Ｉｂを電流Ｉｉ３、Ｉｉ４（第３の電流、第４の電流）に変換し、電流Ｉｉ１、Ｉｉ２に逆相的に重畳する。
【００１２】
すなわち、スイッチトランジスタＭ１、Ｍ２のソースは入力電流源２に接続されている。スイッチトランジスタＭ１、Ｍ２のゲートには差動入力電圧Ｄｉｐ、Ｄｉｍがそれぞれ入力される。
【００１３】
スイッチトランジスタＭ３、Ｍ４のソースは雑音電流発生回路１に接続されている。スイッチトランジスタＭ３、Ｍ４のゲートには差動入力電圧Ｄｉｐ、Ｄｉｍがそれぞれ入力される。スイッチトランジスタＭ１、Ｍ４のドレインは互いに接続され、スイッチトランジスタＭ２、Ｍ３のドレインは互いに接続されている。入力電流源２および雑音電流発生回路１の電源には電源電位ＶＤＤに接続されている。
【００１４】
そして、スイッチトランジスタＭ１のドレインには電流Ｉｉ１が流れ、スイッチトランジスタＭ２のドレインには電流Ｉｉ２が流れ、スイッチトランジスタＭ３のドレインには電流Ｉｉ３が流れ、スイッチトランジスタＭ４のドレインには電流Ｉｉ４が流れる。そして、電流Ｉｉ１に電流Ｉｉ４が重畳されることで出力電流Ｉｏｐが出力され、電流Ｉｉ２に電流Ｉｉ３が重畳されることで出力電流Ｉｏｍが出力される。
【００１５】
図２は、図１の電流スイッチ回路の差動入力電圧および差動出力電流の波形を示す図である。
図２において、差動入力電圧Ｄｉｐがハイレベル、差動入力電圧Ｄｉｍがロウレベルに設定され、スイッチトランジスタＭ１、Ｍ３がオフ、スイッチトランジスタＭ２、Ｍ４がオンしているものとする。なお、図２では、この時の出力電流Ｉｏｐ、Ｉｏｍはバランス状態にあり、出力電流Ｉｏｐ、Ｉｏｍは互いに等しいものとした。
【００１６】
そして、スイッチング遷移期間Ｔ１において、差動入力電圧Ｄｉｐがロウレベル、差動入力電圧Ｄｉｍがハイレベルに遷移し、スイッチトランジスタＭ１、Ｍ３がオン、スイッチトランジスタＭ２、Ｍ４がオフする。
【００１７】
このため、定常状態期間Ｔ２において、スイッチトランジスタＭ１を介して電流Ｉｉ１が出力電流Ｉｏｐとして流れ、スイッチトランジスタＭ３を介して電流Ｉｉ３が出力電流Ｉｏｍとして流れることで、差動出力電流Ｉｏｐ−Ｉｏｍを得ることができる。
【００１８】
図３は、図２の電流スイッチ回路のスイッチング遷移期間Ｔ１における電流パスを示す図である。
図３において、入力電流源２には寄生容量Ｃｄｂがあり、この寄生容量Ｃｄｂに流れる雑音電流をＩｃとした。なお、寄生容量Ｃｄｂは、例えば、入力電流源２を構成するトランジスタのドレイン・バルク容量に対応させることができる。また、雑音電流発生回路１で発生されるダミー電流Ｉｂは、スイッチトランジスタＭ３、Ｍ４を駆動するバイアス電流Ｉｂ１と、寄生容量Ｃｄｂに流れる雑音電流Ｉｃと等しい雑音電流Ｉｃからなるものとした。なお、差動出力電流Ｉｏｐ−Ｉｏｍが０にならないようにするために、バイアス電流Ｉｂ１は入力電流Ｉｉｎより小さくなるように設定される。
【００１９】
そして、スイッチング遷移期間Ｔ１では、スイッチトランジスタＭ１、Ｍ２のゲート・ソース間の充電と放電が行われ、スイッチトランジスタＭ１、Ｍ２に誤差電流が流れる。そして、スイッチトランジスタＭ１に流れる誤差電流のパスＰＡ１と、スイッチトランジスタＭ２に流れる誤差電流のパスＰＡ２とではインピーダンスが異なるため、これらの誤差電流は互いに異なる。
【００２０】
また、スイッチング遷移期間Ｔ１では、スイッチトランジスタＭ３、Ｍ４のゲート・ソース間の充電と放電が行われ、スイッチトランジスタＭ３、Ｍ４に誤差電流が流れる。この時、スイッチトランジスタＭ１、Ｍ３は差動入力電圧Ｄｉｐにて共通に駆動されるので、パスＰＡ１の誤差電流とパスＰＡ３の誤差電流は互いに同相になる。また、スイッチトランジスタＭ２、Ｍ４は差動入力電圧Ｄｉｍにて共通に駆動されるので、パスＰＡ２の誤差電流とパスＰＡ４の誤差電流は互いに同相になる。
【００２１】
このため、パスＰＡ１の誤差電流を出力電流Ｉｏｐとして出力させ、パスＰＡ３の誤差電流を出力電流Ｉｏｍとして出力させた上で、差動出力電流Ｉｏｐ−Ｉｏｍを抽出することにより、パスＰＡ１の誤差電流をパスＰＡ３の誤差電流にて打ち消すことができる。また、パスＰＡ２の誤差電流を出力電流Ｉｏｍとして出力させ、パスＰＡ４の誤差電流を出力電流Ｉｏｐとして出力させた上で、差動出力電流Ｉｏｐ−Ｉｏｍを抽出することにより、パスＰＡ２の誤差電流をパスＰＡ４の誤差電流にて打ち消すことができる。
【００２２】
この結果、スイッチング遷移期間Ｔ１において、パスＰＡ１の誤差電流とパスＰＡ２の誤差電流とが互いに異なる場合においても、出力電流Ｉｏｐとして出力される誤差電流と出力電流Ｉｏｍとして出力される誤差電流とを互いに等しくすることができ、グリッチの発生を抑制することができる。
【００２３】
図４は、図２の電流スイッチ回路の定常状態期間Ｔ２における電流パスを示す図である。なお、図４の例では、差動入力電圧Ｄｉｐがグランド電位に設定されることで、スイッチトランジスタＭ１、Ｍ３がオンし、差動入力電圧Ｄｉｍが電源電位ＶＤＤに設定されることで、スイッチトランジスタＭ２、Ｍ４がオフしているものとした。
図４において、電源電位ＶＤＤには電源雑音ＮＤＡが発生し、グランド電位にはグランド雑音ＮＧＡが発生しているものとする。この時、電源雑音ＮＤＡとグランド雑音ＮＧＡは互いに逆位相の関係にある。
【００２４】
そして、スイッチトランジスタＭ１がオンすると、入力電流ＩｉｎがパスＰＡ５に沿って流れることで電流Ｉｉ１が生成され、出力電流Ｉｏｐとして出力される。また、電源雑音ＮＤＡが発生すると、寄生容量Ｃｄｂを介して雑音電流Ｉｃが流れることにより、スイッチトランジスタＭ１のソース側に雑音Ｎ１が発生する。この時、スイッチトランジスタＭ１はグランド側から見ると、ソースフォロアとして動作するため、そのソース側の電圧変動とグランド側の電圧変動が交流的に等しくなり、パスＰＡ５に沿って雑音電流Ｉｃが流れることで、雑音Ｎ３が出力電流Ｉｏｐに発生する。
【００２５】
また、スイッチトランジスタＭ３がオンすると、バイアス電流Ｉｂ１がパスＰＡ６に沿って流れることで電流Ｉｉ３が生成され、出力電流Ｉｏｍとして出力される。また、電源雑音ＮＤＡが発生すると、雑音電流発生回路１を介して雑音電流Ｉｃが流れることにより、スイッチトランジスタＭ３のソース側に雑音Ｎ２が発生する。この時、スイッチトランジスタＭ３はグランド側から見ると、ソースフォロアとして動作するため、そのソース側の電圧変動とグランド側の電圧変動が交流的に等しくなり、パスＰＡ６に沿って雑音電流Ｉｃが流れることで、雑音Ｎ４が出力電流Ｉｏｍに発生する。
【００２６】
この時、内部雑音Ｎ３、Ｎ４は同相であるため、差動出力電流Ｉｏｐ−Ｉｏｍを抽出することにより、パスＰＡ５の雑音電流ＩｃをパスＰＡ６の雑音電流Ｉｃにて打ち消すことができ、電源雑音ＮＤＡおよびグランド雑音ＮＧＡに起因する雑音Ｎ３、Ｎ４を低減することができる。
【００２７】
（第２実施形態）
図５は、第２実施形態に係る電流スイッチ回路の概略構成を示す回路図である。
図５において、この電流スイッチ回路では、図１の雑音電流発生回路１として雑音電流発生回路１ａが設けられている。ここで、雑音電流発生回路１ａには、ダミー電流源３およびダミー容量Ｃｄｂ０が設けられている。なお、ダミー電流源３は、スイッチトランジスタＭ３、Ｍ４のバイアス電流Ｉｂ１を発生させる。ダミー容量Ｃｄｂ０は雑音電流Ｉｃ０を発生させる。また、ダミー電流源３には、寄生容量Ｃｄｂ１がある。なお、寄生容量Ｃｄｂ１は、例えば、ダミー電流源３を構成するトランジスタのドレイン・バルク容量に対応させることができる。
【００２８】
ここで、ダミー容量Ｃｄｂ０の値は、ダミー容量Ｃｄｂ０の値と寄生容量Ｃｄｂ１の値との和が寄生容量Ｃｄｂの値に等しくなるように設定することができる。そして、ダミー容量Ｃｄｂ０に流れる雑音電流Ｉｃ０と寄生容量Ｃｄｂ１に流れる雑音電流Ｉｃ１との和を寄生容量Ｃｄｂに流れる雑音電流Ｉｃと等しくすることにより、差動出力電流Ｉｏｐ−Ｉｏｍに発生する雑音電流Ｉｃを打ち消すことができる。
【００２９】
なお、入力電流Ｉｉｎとバイアス電流Ｉｂ１とを共に増大させることにより、電源・グランド雑音抑圧比（ＰＳＲＲ：Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  Ｒｅｊｅｃｔｉｏｎ  Ｒａｔｉｏ）の周波数特性を向上させることができる。
【００３０】
（第３実施形態）
図６は、第３実施形態に係る電流スイッチ回路の概略構成を示す回路図である。
図６において、この電流スイッチ回路では、図５の雑音電流発生回路１ａの代わりに雑音電流発生回路１ｂが設けられている。ここで、雑音電流発生回路１ｂでは、図５のダミー容量Ｃｄｂ０の代わりにダミートランジスタＭｂ０が設けられている。そして、ダミートランジスタＭｂ０はダイオード接続されることでダミー容量として用いられている。
【００３１】
ここで、入力電流源２およびダミー電流源３がトランジスタで構成されている場合、ダミートランジスタＭｂ０にてダミー容量Ｃｄｂ０を実現することにより、ダミートランジスタＭｂ０のゲート幅を調整するだけで容量値を合わせ込むことが可能となり、容量値を合わせ易くすることができる。
【００３２】
図７は、図６の入力電流源２、ダミー電流源３およびダミートランジスタＭｂ０のレイアウト構成を示す平面図である。
図７において、入力電流源２は電流源トランジスタＭｂにて構成され、ダミー電流源３は電流源トランジスタＭｂ１にて構成されているものとする。ここで、電流源トランジスタＭｂには、ゲート電極Ｇｂおよびアクティブ領域Ａ１、Ａ２が設けられている。電流源トランジスタＭｂ１には、ゲート電極Ｇｂ１およびアクティブ領域Ａ５、Ａ６が設けられている。ダミートランジスタＭｂ０には、ゲート電極Ｇｂ０およびアクティブ領域Ａ３、Ａ４が設けられている。また、アクティブ領域Ａ１〜Ａ６上にはコンタクトＣＮが個別に設けられている。
【００３３】
そして、アクティブ領域Ａ１は、配線Ｈ１を介してスイッチトランジスタＭ１、Ｍ２のソースと接続されている。ゲート電極Ｇｂは、配線Ｈ２を介してバイアス電位Ｖｂに接続されている。ゲート電極Ｇｂ０およびアクティブ領域Ａ２、Ａ３、Ａ５は、配線Ｈ３を介して電源電位ＶＤＤに接続されている。ゲート電極Ｇｂ１は、配線Ｈ４を介してバイアス電位Ｖｂ０に接続されている。アクティブ領域Ａ４、Ａ６は、配線Ｈ５を介してスイッチトランジスタＭ３、Ｍ４のソースと接続されている。
【００３４】
なお、ゲート電極Ｇｂのゲート長はＬｂ、ゲート幅はＷｂとした。ゲート電極Ｇｂ０のゲート長はＬｂ０、ゲート幅はＷｂ０とした。ゲート電極Ｇｂ１のゲート長はＬｂ１、ゲート幅はＷｂ１とした。なお、ゲート電極Ｇｂのゲート長Ｌｂを大きくすることにより、電流源トランジスタＭｂの出力抵抗を大きくすることができ、入力電流源２に負荷を接続した場合においても、入力電流Ｉｉｎを安定させることができる。
【００３５】
ここで、Ｗｂ＝Ｗｂ０＋Ｗｂ１とすることにより、図６のダミートランジスタＭｂ０の容量値と寄生容量Ｃｄｂ１の値との和を寄生容量Ｃｄｂ０の値と等しくすることができ、差動出力電流Ｉｏｐ−Ｉｏｍに発生する雑音電流Ｉｃを打ち消すことができる。
【００３６】
（第４実施形態）
図８は、第４実施形態に係る電流スイッチ回路の入力電流源および雑音電流発生回路の概略構成を示す回路図である。
図８において、この電流スイッチ回路では、図１の入力電流源２として入力電流源２´が設けられ、雑音電流発生回路１として雑音電流発生回路１ｃが設けられている。入力電流源２´には、電流源トランジスタＭｂおよびカスコードトランジスタＭｃが設けられ、カスコードトランジスタＭｃは電流源トランジスタＭｂに直列に接続されている。雑音電流発生回路１ｃには、電流源トランジスタＭｂ１およびカスコードトランジスタＭｃ１が設けられ、カスコードトランジスタＭｃ１は電流源トランジスタＭｂ１に直列に接続されている。また、電流源トランジスタＭｂ、Ｍｂ１のゲートにはバイアス電位Ｖｂが印加され、カスコードトランジスタＭｃ、Ｍｃ１のゲートにはバイアス電位Ｖｃが印加されている。
【００３７】
また、カスコードトランジスタＭｃのドレインと電源電位ＶＤＤとの間には寄生容量Ｃｄｂが付加され、カスコードトランジスタＭｃ１のドレインと電源電位ＶＤＤとの間には寄生容量Ｃｄｂ１が付加されている。なお、寄生容量Ｃｄｂは、カスコードトランジスタＭｃのドレイン・バルク容量に対応させることができる。寄生容量Ｃｄｂ１は、カスコードトランジスタＭｃ１のドレイン・バルク容量に対応させることができる。
【００３８】
ここで、カスコードトランジスタＭｃ、Ｍｃ１のサイズは互いに等しくすることができる。また、カスコードトランジスタＭｃ、Ｍｃ１が飽和領域で動作するようにバイアス電位Ｖｃを設定することができる。
【００３９】
これにより、寄生容量Ｃｄｂ、Ｃｄｂ１の値を互いに等しくすることが可能となるとともに、カスコードトランジスタＭｃ、Ｍｃ１のドレイン側から電流源トランジスタＭｂ、Ｍｂ１の寄生容量が見えないようにすることができる。このため、入力電流源２´側の雑音電流Ｉｃと雑音電流発生回路１ｃ側の雑音電流Ｉｃ１とを等しくすることができ、差動出力電流Ｉｏｐ−Ｉｏｍに発生する雑音電流Ｉｃを打ち消すことができる。
【００４０】
また、電流源トランジスタＭｂ、Ｍｂ１にカスコードトランジスタＭｃ、Ｍｃ１をそれぞれ接続することにより、入力電流源２´および雑音電流発生回路１ｃの出力抵抗を大きくすることができ、線形性を向上させることができる。
【００４１】
（第５実施形態）
図９は、第５実施形態に係る電流スイッチ回路の概略構成を示す回路図である。
図９において、この電流スイッチ回路では、図１の構成にカスコードトランジスタＭ５、Ｍ６が追加されている。カスコードトランジスタＭ５のソースは、スイッチトランジスタＭ１、Ｍ４のドレインに接続され、カスコードトランジスタＭ６のソースは、スイッチトランジスタＭ２、Ｍ３のドレインに接続されている。カスコードトランジスタＭ５、Ｍ６のゲートにはバイアス電位Ｖｂ２が印加されている。
【００４２】
そして、カスコードトランジスタＭ５を介して電流Ｉｉ１、Ｉｉ４から出力電流Ｉｏｐが生成され、カスコードトランジスタＭ６を介して電流Ｉｉ２、Ｉｉ３から出力電流Ｉｏｍが生成される。
【００４３】
ここで、カスコードトランジスタＭ５、Ｍ６を設けることにより、スイッチトランジスタＭ１、Ｍ４の接続点およびスイッチトランジスタＭ２、Ｍ３の接続点の電圧振幅を小さくすることができ、出力歪を低減することができる。
【００４４】
（第６実施形態）
図１０は、第６実施形態に係るＤＡ変換器の概略構成を示す回路図である。
図１０において、このＤＡ変換器には、Ｎ（Ｎは２以上の整数）個の電流源セルＣＥ１〜ＣＥＮが設けられている。ここで、各電流源セルＣＥ１〜ＣＥＮには、スイッチトランジスタＭ１１〜Ｍ１Ｎ、Ｍ２１〜Ｍ２Ｎ、Ｍ３１〜Ｍ３Ｎ、Ｍ４１〜Ｍ４Ｎ、入力電流源Ｇ１〜ＧＮ、雑音電流発生回路Ｎ１〜ＮＮおよびラッチ回路Ｒ１〜ＲＮが設けられている。
【００４５】
なお、スイッチトランジスタＭ１１〜Ｍ１Ｎ、Ｍ２１〜Ｍ２Ｎ、Ｍ３１〜Ｍ３Ｎ、Ｍ４１〜Ｍ４Ｎ、入力電流源Ｇ１〜ＧＮおよび雑音電流発生回路Ｎ１〜ＮＮはそれぞれ、図１の電流スイッチ回路と同様に構成することができる。だたし、入力電流源Ｇ１〜ＧＮの入力電流はそれぞれ２ｎ−１（ｎは１からＮの整数）倍にそれぞれ重み付けすることができる。すなわち、入力電流源Ｇ１の入力電流は１ＬＳＢ分、入力電流源Ｇ２の入力電流は２ＬＳＢ分、入力電流源ＧＮの入力電流は２Ｎ−１ＬＳＢ分に設定することができる。また、雑音電流発生回路Ｎ１〜ＮＮから出力されるダミー電流も入力電流源Ｇ１〜ＧＮの入力電流と同様に重み付けしてもよい。
【００４６】
ラッチ回路Ｒ１〜ＲＮには、Ｎビット分のデジタルデータＢ＜Ｎ−１：０＞のｎビット目Ｂ＜０＞、Ｂ＜１＞、・・・Ｂ＜Ｎ−１＞がそれぞれ入力されるとともに、クロック信号ＣＫが共通に入力される。そして、ラッチ回路Ｒ１〜ＲＮでは、デジタルデータＢ＜Ｎ−１：０＞のｎビット目Ｂ＜０＞、Ｂ＜１＞、・・・Ｂ＜Ｎ−１＞の値に対応して差動入力電圧Ｄｉｐ、Ｄｉｍがそれぞれ生成され、スイッチトランジスタＭ１１〜Ｍ１Ｎ、Ｍ２１〜Ｍ２Ｎ、Ｍ３１〜Ｍ３Ｎ、Ｍ４１〜Ｍ４Ｎのゲートにそれぞれ出力される。
【００４７】
また、スイッチトランジスタＭ１１〜Ｍ１Ｎ、Ｍ４１〜Ｍ４Ｎのドレインは共通に接続され、スイッチトランジスタＭ２１〜Ｍ２Ｎ、Ｍ３１〜Ｍ３Ｎのドレインは共通に接続されている。
【００４８】
そして、クロック信号ＣＫに従って、Ｎビット分のデジタルデータＢ＜Ｎ−１：０＞のｎビット目Ｂ＜０＞、Ｂ＜１＞、・・・Ｂ＜Ｎ−１＞がラッチ回路Ｒ１〜ＲＮにそれぞれラッチされる。そして、各電流源セルＣＥ１〜ＣＥＮにおいて、ラッチ回路Ｒ１〜ＲＮにそれぞれラッチされたデータに従って出力電流Ｉｏｐ１〜ＩｏｐＮ、Ｉｏｍ１〜ＩｏｍＮが生成され、出力電流Ｉｏｐ１〜ＩｏｐＮ、Ｉｏｍ１〜ＩｏｍＮが合成されることでＮビット分のデジタルデータＢ＜Ｎ−１：０＞がアナログ化される。
【００４９】
ここで、各電流源セルＣＥ１〜ＣＥＮに図１の電流スイッチ回路を用いることにより、出力電流Ｉｏｐ１〜ＩｏｐＮ、Ｉｏｍ１〜ＩｏｍＮのグリッチを打ち消しつつ、電源およびグランドに発生したノイズを打ち消すことが可能となり、ＤＡ変換器から出力されるアナログ信号の歪や雑音を低減することができる。
【００５０】
なお、図１０のＤＡ変換器では、図１の電流スイッチ回路を用いる構成について説明したが、図５、図６、図８または図９など発明の範囲や要旨が含まれる電流スイッチ回路を用いるようにしてもよい。また、図１０の実施形態では、電流スイッチ回路を電流ステアリング型ＤＡ変換器に適用する構成について説明したが、周波数変換器、変調器または復調器などに用いられるミキサ回路などに適用してもよい。
【００５１】
（第７実施形態）
図１１は、第７実施形態に係るＤＡ変換器が搭載されたアナログ・デジタル混載回路の概略構成を示すブロック図である。
図１１において、半導体チップ１１には、デジタル回路１２およびＤＡ変換器１３が搭載されている。なお、ＤＡ変換器１３としては、例えば図１０の構成を用いることができる。あるいは、図５、図６、図８または図９の電流スイッチ回路を用いたＤＡ変換器であってもよい。
そして、デジタル回路１２はパッド電極Ｐ１、Ｐ２に接続され、ＤＡ変換器１３はパッド電極Ｐ３、Ｐ４に接続されている。
【００５２】
また、パッド電極Ｐ１、Ｐ２はバイパスコンデンサＣＤを介して互いに接続され、パッド電極Ｐ３、Ｐ４はバイパスコンデンサＣＡを介して互いに接続されている。また、パッド電極Ｐ２、Ｐ４は抵抗Ｒを介して互いに接続されている。
【００５３】
また、パッド電極Ｐ１、Ｐ１´はボンディングワイヤＷ１を介して互いに接続され、パッド電極Ｐ２、Ｐ２´はボンディングワイヤＷ２を介して互いに接続され、パッド電極Ｐ３、Ｐ３´はボンディングワイヤＷ３を介して互いに接続され、パッド電極Ｐ４、Ｐ４´はボンディングワイヤＷ４を介して互いに接続されている。また、パッド電極Ｐ１´、Ｐ２´はバイパスコンデンサＣ１を介して互いに接続され、パッド電極Ｐ３´、Ｐ４´はバイパスコンデンサＣ２を介して互いに接続されている。
【００５４】
ここで、デジタル回路１２とＤＡ変換器１３とはアイショレーションを図るため、電源は分離される。そして、パッド電極Ｐ１´には電源電位ＶＤＤＤが印加され、パッド電極Ｐ２´にはグランド電位ｇｎｄｄが印加され、パッド電極Ｐ３´には電源電位ＶＤＤＡが印加され、パッド電極Ｐ４´にはグランド電位ｇｎｄａが印加される。
【００５５】
そして、デジタル回路１２ではスイッチング電流が生じる。このため、ボンディングワイヤＷ１、Ｗ２のインダクタンスとバイパスコンデンサＣ１、ＣＤから成る有限のインピーダンスを通して電源電位ＶＤＤＤおよびグランド電位ｇｎｄｄが逆位相で変動し、デジタル回路１２側で電源雑音ＮＤＤおよびグランド雑音ＮＧＤが発生する。
【００５６】
そして、これらの電源雑音ＮＤＤおよびグランド雑音ＮＧＤが半導体チップ１１の抵抗Ｒを介してＤＡ変換器１３側に伝わることにより、ＤＡ変換器１３側で電源雑音ＮＤＡおよびグランド雑音ＮＧＡが発生する。そして、電源雑音ＮＤＡおよびグランド雑音ＮＧＡがボンディングワイヤＷ３、Ｗ４またはバイパスコンデンサＣ２、ＣＡなどを通じてパッド電極Ｐ３´、Ｐ４´に伝わることにより、電源電位ＶＤＤＡおよびグランド電位ｇｎｄａが逆位相で変動する。
【００５７】
ここで、ＤＡ変換器１３として例えば図１０の構成を用いることにより、出力電流Ｉｏｐ１〜ＩｏｐＮ、Ｉｏｍ１〜ＩｏｍＮのグリッチを打ち消しつつ、電源雑音ＮＤＡおよびグランド雑音ＮＧＡを打ち消すことが可能となり、ＤＡ変換器１３から出力されるアナログ信号の歪や雑音を低減することができる。
【００５８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５９】
Ｍ１〜Ｍ４、Ｍ１１〜Ｍ１Ｎ、Ｍ２１〜Ｍ２Ｎ、Ｍ３１〜Ｍ３Ｎ、Ｍ４１〜Ｍ４Ｎ  スイッチトランジスタ、１、１ａ、１ｂ、１ｃ、Ｎ１〜ＮＮ  雑音電流発生回路、２、２´、Ｇ１〜ＧＮ  入力電流源、３  ダミー電流源、Ｃｄｂ、Ｃｄｂ１  寄生容量、Ｃｄｂ０  ダミー容量、Ｍｂ０  ダミートランジスタ、Ｍｂ、Ｍｂ１  電流源トランジスタ、Ｇｂ、Ｇｂ０、Ｇｂ１  ゲート電極、Ａ１〜Ａ６  アクティブ領域、Ｈ１〜Ｈ５  配線、ＣＮ  コンタクト、Ｍｃ、Ｍｃ１、Ｍ５、Ｍ６  カスコードトランジスタ、ＣＥ１〜ＣＥＮ  電流源セル、Ｒ１〜ＲＮ  ラッチ回路、１１  半導体チップ、１２  デジタル回路、１３  ＤＡ変換器、Ｒ  抵抗、Ｗ１〜Ｗ４  ボンディングワイヤ、Ｃ１、Ｃ２、ＣＤ、ＣＡ  バイパスコンデンサ、Ｐ１〜Ｐ４、Ｐ１´〜Ｐ４´  パッド電極
【図１】
2012147239.tif 000003
【図２】
2012147239.tif 000004
【図３】
2012147239.tif 000005
【図４】
2012147239.tif 000006
【図５】
2012147239.tif 000007
【図６】
2012147239.tif 000008
【図７】
2012147239.tif 000009
【図８】
2012147239.tif 000010
【図９】
2012147239.tif 000011
【図１０】
2012147239.tif 000012
【図１１】
2012147239.tif 000013