(57)【要約】      （修正有）【課題】実施形態は、ダイシング歩留りを向上させることができる絶縁性接着層を備えた半導体素子および半導体装置を提供する。【解決手段】実施形態に係る半導体素子１００は、四角のプレート状に形成され、第１主面に設けられた素子部５を有する半導体素子本体２と、前記半導体素子本体２の第２主面と１つの側面２Ｃのみと、または、前記半導体素子本体２の第２主面と２つの側面２Ｃのみとを覆って設けられた絶縁性接着層１３と、を備えたことを特徴とする。【選択図】図１
2012054397.tif 000002
【特許請求の範囲】
【請求項１】
四角のプレート状に形成され、第１主面に設けられた素子部を有する半導体素子本体と、
前記半導体素子本体の第２主面と１つの側面のみと、または、前記半導体素子本体の第２主面と２つの側面のみと、を覆って設けられた絶縁性接着層と、
を備えたことを特徴とする半導体素子。
【請求項２】
前記絶縁性接着層は、前記側面から前記第１主面に延在し、前記側面と前記第１主面との間の角を覆うことを特徴とする請求項１記載の半導体素子。
【請求項３】
前記素子部の表面に設けられた絶縁保護膜をさらに備え、
前記半導体素子本体は、前記素子部を囲んで前記第１主面に設けられた周辺部をさらに有し、
前記絶縁性接着層は、前記側面から前記周辺部に延在し、前記絶縁保護膜に接続されたことを特徴とする請求項１または２に記載の半導体素子。
【請求項４】
前記絶縁性接着層に覆われた側面のうち少なくとも１つの側面に沿って前記素子部の端に設けられた電極パッドをさらに備えたことを特徴とする請求項１〜３のいずれか１つに記載の半導体素子。
【請求項５】
接続パッドを有する基板と、
前記基板の上に搭載された請求項４記載の複数の半導体素子であって、前記電極パッドが配置された辺が同じ向きになるように、かつ、前記電極パッドを露出させるように積み重ねられた複数の半導体素子と、
前記電極パッドと前記接続パッドを電気的に接続するワイヤと、
を備えたことを特徴とする半導体装置。
【請求項６】
第１主面に設けられた複数の素子部と、前記素子部の１辺または２辺の端に設けられた複数の電極パッドと、前記複数の素子部のそれぞれを囲むダイシング領域と、を有する半導体基板の第２主面において、前記ダイシング領域の内の前記複数の電極パッドが設けられた前記素子部の辺沿った方向に延在し、前記複数の電極パッドが設けられた前記素子部の辺に接する部分のみに前記半導体基板の厚さよりも浅い溝を形成する工程と、
前記半導体基板の第２主面を研削し、前記第２主面側に前記溝を現出させる工程と、
前記第２主面を覆い前記溝を埋め込んだ前記絶縁性接着層を形成する工程と、
を備えたことを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体素子およびその製造方法、半導体装置に関する。
【背景技術】
【０００２】
小型化や高密度実装を実現するために、１つのパッケージ内に複数の半導体素子を積み重ねて封止した半導体装置が実用化されている。複数の半導体素子は、配線基板やリードフレーム等の回路基材の上に、接着剤を介して積み重ねられる。そして、各半導体素子に電力を供給し、電気信号の入出力を可能とするために、各半導体素子の電極パッドと、回路基材と、の間を金属ワイヤで接続する。
【０００３】
半導体素子を積み重ねて固定するための接着剤は、例えば、半導体素子の裏面を覆う絶縁性接着層として形成することができる。さらに、半導体素子の側面と、金属ワイヤと、が接触して短絡しないように、裏面に加えて側面にも絶縁性接着層を形成することができる。これにより、半導体装置の短絡不良を低減することが可能となる。
【０００４】
しかしながら、半導体素子の裏面および側面に絶縁性接着層を形成する工程において、例えば、半導体素子の位置ずれのためにダイシング位置を誤り、素子を破壊してしまうことが考えられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９‐４９１１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の実施形態は、ダイシング歩留りを向上させることができる絶縁性接着層を備えた半導体素子およびその製造方法を提供する。
【課題を解決するための手段】
【０００７】
実施形態に係る半導体素子は、四角のプレート状に形成され、第１主面に設けられた素子部を有する半導体素子本体と、前記半導体素子本体の第２主面と１つの側面のみ、または、前記半導体素子本体の第２主面と２つの側面のみと、を覆って設けられた絶縁性接着層と、を備えたことを特徴とする。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る半導体素子を示す模式図であり、（ａ）は、第１の主面の配置を示し、（ｂ）は、Ｉｂ−Ｉｂ断面の構造を示している。
【図２】第１の実施形態に係る半導体素子の製造過程を示す模式断面図であり、（ａ）は、半導体基板をダイサーでハーフカットする状態を示し、（ｂ）は、ハーフカットされた半導体基板の表面に保護シートを貼着した状態を示している。
【図３】図２に続く製造過程を示す模式断面図であり、（ａ）は、バックグラインダを用いて半導体基板の裏面を研削する状態を示し、（ｂ）は、半導体基板から半導体素子を含む素子アレイが分離された状態を示している。
【図４】図３に続く製造過程を示す断面図であり、（ａ）は、素子アレイが貼着された保護シートを圧縮成形機の金型にセットした状態を示し、（ｂ）は、素子アレイの裏面および側面に絶縁性接着層が成形された状態を示している。
【図５】図４に続く製造過程を示す断面図であり、（ａ）は、保護シートに貼着された素子アレイの裏面および側面に絶縁性接着層が形成された状態を示し、（ｂ）は、ダイシングシートに貼着した素子アレイの表面から保護シートを剥離する状態を示している。
【図６】図５に続く製造過程を示す断面図であり、（ａ）は、ダイサーを用いて絶縁性接着層を切断し素子アレイを分離する状態を示している。（ｂ）および（ｃ）は、ダイシングシート上で分離された半導体素子を示している。
【図７】第１の実施形態に係る半導体素子の第２の主面および側面に絶縁性接着層を形成し、ダイシングシートに貼着した状態を示す平面図である。
【図８】比較例に係る半導体素子の第２の主面および側面に絶縁性接着層を形成し、ダイシングシートに貼着した状態を示す平面図である。
【図９】第１の実施形態の変形例に係る半導体素子の第２の主面および側面に絶縁性接着層を形成し、ダイシングシートに貼着した状態を示す平面図である。
【図１０】第１の実施形態に係る半導体素子を搭載した半導体装置を示す模式図である。（ａ）は、半導体素子を積み重ねたスタック構造を示す平面図であり、（ｂ）は、半導体装置の断面構造を示している。
【図１１】半導体装置の組み立て過程を示す模式断面図である。
【図１２】第２の実施形態に係る半導体素子の第２の主面および側面に絶縁性接着層を形成し、ダイシングシートに貼着した状態を示す平面図である。
【図１３】第２の実施形態に係る半導体素子を搭載した半導体装置を示す模式図である。（ａ）は、半導体素子を積み重ねたスタック構造を示す平面図であり、（ｂ）は、半導体装置の断面構造を示している。
【図１４】半導体基板の第１主面を模式的に示す平面図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施形態では、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。
【００１０】
（第１の実施形態）  
図１は、第１の実施形態に係る半導体素子１００を示す模式図である。図１（ａ）は、第１の主面２ａの配置を示し、図１（ｂ）は、図１（ａ）中のＩｂ−Ｉｂ断面の構造を示している。
【００１１】
本実施形態に係る半導体素子１００は、例えば、ＮＡＮＤ型フラッシュメモリのような不揮発性記憶素子であり、四角のプレート状に形成された半導体素子本体２を備えている。半導体素子本体２の第１主面２ａには、素子部５が設けられている。
【００１２】
図１（ａ）に示すように、第１主面２ａには、素子部５を囲んで周辺部６が設けられている。  
周辺部６は、所謂ダイシング領域であり、ウェーハから個々の半導体素子１００を分離する際に、ダイシングブレードを用いて分断された部分に隣接した領域（ダイシングで切断されず残った領域）を含む。すなわち、周辺部６は素子部５と電気的に繋がっている部分が存在する。  
素子部５には、集積回路（図示しない）が形成されている。
【００１３】
そして、素子部５の端には、複数の電極パッド３が設けられている。電極パッド３は素子部５に設けられた集積回路と外部回路とを接続する端子である。複数の電極パッド３は素子部５のＹ方向の１辺にのみ配置され、かつ、Ｘ方向に沿って直線状に配置されている。素子部５を含む半導体素子本体２の第１主面２ａを覆うように絶縁保護膜１２が設けられている。ここで、電極パッド３は、絶縁保護膜１２に形成された開口から露出されている。なお、絶縁保護膜１２は、一部が素子部５から周辺部６に延出している場合もある。
【００１４】
図１（ｂ）に示すように、絶縁性接着層１３が、半導体素子本体２の第２主面２ｂと、Ｘ方向に面した２つの側面２ｃと、を覆って設けられている。絶縁性接着層１３は、側面２ｃから第１主面２ａに延在し、側面２ｃと第１主面２ａとの間の角２ｄを覆って設けられている。さらに、絶縁性接着層１３は、側面２ｃから周辺部（ダイシング領域）６に延在して設けられ、素子部５の表面に設けられた絶縁保護膜１２に接続されても良い。
【００１５】
ここで、Ｙ方向において、絶縁性接着剤層１３は側面２ｃの全てを覆っている。一方、Ｙ方向に面した２つの側面には絶縁性接着層１３が形成されていない。すなわち、周辺部６の側面が露出した状態になっている。
【００１６】
次に、図２〜図６、図１４を参照して、半導体素子１００の製造過程を説明する。  
まず、図１４に示すように、素子部５はダイシング領域６に４辺を囲まれるようにウェーハ２２に複数個配置されている。なお、図１４はウェーハ２２の第１主面２２ａからみた平面図に相当する。以降、ウェーハ２２を半導体基板２２と称する場合がある。
【００１７】
図２（ａ）は、図１、図７、及び、図１４のＹ方向に相当する断面図であり、半導体基板２２をダイサー４０で所謂ハーフカットする状態を示している。この工程を第１ダイシング工程と称する場合がある。
【００１８】
まず、ダイサー４０にセットされたブレード２１を、隣り合う素子部５の間に設けられたダイシング領域６のほぼ中央に合わせ、ダイシング領域６に沿って半導体基板２２をハーフカットする。ダイシングの方向は、素子部５に設けられた電極パッド３の並び方向に沿った一方向のみとする。ここで、電極パッド３の並びは図７に示すような状態であるものとする。図２（ａ）ではＸ方向に沿ったダイシング領域６をハーフカットする。
【００１９】
その結果、半導体基板２２の第１主面２２ａに設けられた複数の素子部５の間において、電極パッドの並び方向にのみ延在する溝２３を形成する。溝２３の深さは、半導体基板２２の厚さよりも浅く、半導体素子本体２の厚さよりも深く形成する。そして、半導体基板２２がダイシング領域６に沿って分離しない深さに止める。  
続いて、図２（ｂ）に示すように、溝２３が形成された半導体基板２２の第１主面２２ａに保護シート２４を貼着する。
【００２０】
次に、図３（ａ）に示すように、バックグラインダ５０を用いて半導体基板２２の第２主面である裏面２２ｂを研削する。  
半導体基板２２は、裏面２２ｂを砥石２５に向けてバックグラインダ５０の研削ステージ５２に載置する。そして、保護シート２４が貼着された第１主面２２ａを真空吸着し、半導体基板２２を研削ステージ５２に固定する。
【００２１】
その後、研削ステージ５２と、砥石２５が取り付けられた研削冶具５１と、を回転させながら、半導体基板２２の裏面２２ｂに砥石２５を接触させて研削する。  
半導体基板２２は、半導体素子本体２の厚さになるまで研削され、第１主面２２ａの側から形成した溝２３が裏面側に現出する。これにより、ハーフカットしたＸ方向に、半導体基板２２を分断することができる。そして、Ｘ方向に延在し、Ｙ方向に並んだ複数の素子アレイ１０が形成される。  
さらに、砥石２５が取り付けられた研削冶具５１に代えて、例えば、バフ等が取り付けられた冶具を用いることにより、半導体基板２２の裏面２２ｂを滑らかに研磨することができる。
【００２２】
図３（ｂ）は、半導体基板２２がダイシング領域６に沿って分断された断面を示している。分断された部分は、同図の奥行き方向（Ｘ方向）に素子部５が並んだ素子アレイ１０（図７参照）となり、保護シート２４に保持されている。  
隣り合う素子アレイ１０の間には、溝２３の幅に相当する空間２６が存在している。この空間２６の側壁には、素子アレイ１０のＹ方向の両側面２ｃが露出している。さらに、絶縁保護膜１２の厚さに相当する空間２７が、保護シート２４と、素子アレイ１０の表面側のダイシング領域６と、の間に存在している。この空間２７には、素子アレイ１０の表面側のダイシング領域６、および、ダイシング領域６と側面２ｃとの間の角２ｄが露出している。
【００２３】
次に、保護シート２４に保持された複数の素子アレイ１０の裏面および側面に絶縁性接着層１３を成形する。絶縁性接着層１３の成形には、例えば、所定の樹脂を圧縮成形するモールド成形を用いることができる。
【００２４】
図４（ａ）は、保護シート２４を圧縮成形機６０の金型２８ａおよび２８ｂの間に載置した状態を模式的に示す断面図である。  
保護シート２４には素子アレイ１０が保持され、素子アレイ１０の裏面が金型２８ａ、２８ｂのキャビティＣの内部に露出するように載置される。そして、絶縁性接着層１３となる樹脂材２９が、金型２８ａおよび２８ｂの間に置かれる。
【００２５】
続いて、図４（ｂ）に示すように、金型２８ａおよび２８ｂを閉じて樹脂材２９を圧延し、素子アレイ１０が保持された保護シート２４の表面全体に広げる。金型２８ａおよび２８ｂは、予め樹脂材２９を軟化させる温度に調整する。そして、軟化した樹脂材２９が、空間２６及び２７に侵入する。すなわち、素子アレイ１０の両側面２６ｃ、角２６ｄ及びダイシング領域６の表面が樹脂材２９で覆われる。その後、金型２８ａおよび２８ｂを冷却し、樹脂材２９を硬化させる。
【００２６】
絶縁性接着層１３となる樹脂材２９として、例えば、エポキシ樹脂のような接着性を有する熱硬化性絶縁樹脂を用いることができる。  
圧縮成形に適した成形性、および、接着性を有していれば、アクリル樹脂のような熱可塑性絶縁樹脂も使用することができる。さらに、モールド成形に代えて、液状の樹脂を塗布し、その後、乾燥させて絶縁性接着層１３とすることも可能である。
【００２７】
図５（ａ）は、保護シート２４に保持された素子アレイ１０の裏面および側面に絶縁性接着層１３が形成された状態を示す断面図である。  
圧延された樹脂材２９は、素子アレイ１０の裏面を覆うように層状に成形される。そして、隣り合う素子アレイ１０の間の空間２６、および、ダイシング領域６の表面と保護シート２４との間の空間２７にも充填される。このようにして、素子アレイ１０の裏面、側面を覆い、さらに、側面２ｃと表面２ａとの間の角２ｄから表面側のダイシング領域６まで延在し、絶縁保護膜１２に接続した絶縁性接着層１３を形成することができる。
【００２８】
ここで、Ｙ方向のダイシング領域６は切断されていない。したがって、半導体素子１００のＸ方向の両側面は露出していない。結果として、半導体素子１００のＹ方向の両側面２ｃのみに絶縁性接着層１３が形成される。
【００２９】
後述するように、半導体素子１００を回路基材２５に接着し、さらに、半導体素子１００を積み重ねて固定するために、例えば、樹脂材２９が熱硬化性絶縁樹脂であれば、絶縁性接着層１３は半硬化状態（Ｂステージ）に形成する。  
絶縁性接着層１３は、素子アレイ１０の側面に形成されるが、ダイシング領域６まで延在しない場合もある。例えば、保護シート２４がダイシング領域６に接し、空間２７が形成されていないような場合である。
【００３０】
次に、素子アレイ１０から半導体素子１００を切り出すために、保護シート２４からダイシングシート３０へ素子アレイ１０を移載する。  
素子アレイ１０を保持した保護シート２４を金型２８ａおよび２８ｂから取り出し、そして、図５（ｂ）に示すように、絶縁性接着層１３が形成された素子アレイ１０の裏面側をダイシングシート３０に貼り付け固定する。続いて、保護シート２４を剥離し、素子アレイ１０の表面、および、隣り合う素子アレイ１０の間の空間２６を埋めた絶縁性接着層１３の表面を露出させる。
【００３１】
次に、図６（ａ）に示すように、隣り合う素子アレイ１０の間の絶縁性接着層１３を、ダイサー４０を用いて切断する。すなわち、図２（ａ）と同様にＸ方向に沿って切断する。  
絶縁性接着層１３を切断するブレード３１には、図２（ａ）に示したブレード２１よりも刃厚が薄いものを使用する。これによって、素子アレイ１０の側面に形成された絶縁性接着層１３を残して切断することができる。  
さらに、ダイシングシート３０を９０°回転させてダイシングの方向を変え、素子アレイ１０を個々の半導体素子１００に分割する。すなわち、Ｙ方向に沿って、ダイシング領域６を切断する。
【００３２】
図６（ｂ）は、ダイシングシート３０の上で分離された半導体素子１００の断面を示している。半導体素子１００は、ブレード３１で切断された溝３２により分離されている。そして、半導体素子本体２の第２の主面２ｂおよび側面２ｃは、絶縁性接着層１３に覆われている。絶縁性接着層１３は、側面２ｃから半導体素子本体２の第１の主面２ａに延在し、ダイシング領域６を覆って絶縁保護膜１２に接続している。
【００３３】
図６（ｃ）は、Ｘ方向に沿った断面図である。Ｙ方向においても、半導体素子１００は、ブレード３１で切断された溝３３により分離されている。半導体素子本体２の第２の主面２ｂは絶縁性接着層１３に覆われている。しかし、Ｘ方向における半導体素子本体２の側面２ｅは、溝３３の壁面の一部にとして露出している。また、Ｘ方向におけるダイシング領域６の表面も絶縁性接着層１３に覆われず露出している。同様に、Ｘ方向における側面２ｅとダイシング領域６との間の角２ｆも露出している。
【００３４】
上記の実施形態では、半導体基板２２および絶縁性接着層１３の切断にダイサー４０を用いる例を示したが、レーザ光を用いて切断するレーザダイサーを使用することも可能である。
【００３５】
図７は、素子アレイ１０をダイシングシート３０に貼着し、保護シート２４を剥離した状態を示す平面図である。すなわち、図５（ｂ）の工程の後のウェハ２２の第１の平面２２ａを上面視した平面図に相当する。なお、図１４の「Ａ」の拡大図に相当する。
【００３６】
図７に示すように、素子アレイ１０は、同図中に示す分断されていないダイシング領域６によりつながった複数の素子部５を含む。そして、図７中に波線で示すダイシングラインＤＬ１、ＤＬ２に沿って切断することにより、個々の半導体素子１００に分離することができる。
【００３７】
また、図６（ａ）に示したように、絶縁性接着層１３をダイシングラインＤＬ２に沿って切断することにより、半導体素子１００の側面２ｃとなる素子アレイ１０の側面に絶縁性接着層１３を残して個々の半導体素子１００を分離することができる。これにより、２つの側面２ｃのみに絶縁性接着層１３が設けられた半導体素子１００を形成することができる。
【００３８】
図８は、比較例に係る半導体素子１５０の裏面および側面に絶縁性接着層１３を形成し、ダイシングシート３０に貼着した状態を示す平面図である。  
半導体素子１５０では、図２（ａ）に示す半導体基板２２のハーフカットの段階で、電極パッド３の並び方向（Ｘ方向）、および、それに直交するＹ方向に切断する。したがって、図３に示すように、半導体基板２２の裏面２２ｂを、切断された溝２３が現出するまで研削した段階で、半導体基板２２は、個々の半導体素子１５０に分離される。
【００３９】
そして、絶縁性接着層１３を形成する過程において、例えば、保護シート２４の伸縮により、素子部５の位置ズレが生じる場合がある。その後、図４〜図５の工程を経る。その結果、半導体素子１５０の全側面に絶縁性接着剤１３が形成される。また、絶縁性接着剤が硬化されることにより半導体素子１５０の位置が固定される。
【００４０】
例えば、図８の中央に示す素子部５ａのように、ダイシングラインＤＬ２に重なる位置までずれて固定されると、ダイサー４０による直線的な切断では、絶縁性接着層１３といっしょに素子部５ａを切断してしまう。その結果、ダイシング歩留りが低下する問題が生じる。
【００４１】
一方、レーザダイサーを用いれば、素子部５ａのズレを検出し切断位置をずらすことができるので、素子部５ａを破壊することなく絶縁性接着層１３を切断することができる。しかしながら、レーザダイサーを用いた切断は高コストであり、さらに、レーザダイサー以外の手段を使用できないとすれば、製造装置の選択肢を狭めることになり、製造工程の自由度が制約される問題もある。
【００４２】
これに対し、本実施形態に係る半導体素子１００の製造過程では、最終的に絶縁性接着層１３を切断するまで、複数の素子部５がＸ方向につながった素子アレイ１０の形態が維持される。したがって、半導体素子１００では、素子部５のＹ方向の位置ズレを小さくすることができる。一方、素子アレイ１０のＸ方向における長さは半導体素子１００のＹ方向における長さ（素子アレイ１０のＹ方向における長さ）よりも長い。そのため、素子アレイ１０を固定している保護シート２４の伸縮が抑えられ、Ｘ方向の位置ズレは小さい。結果として、本実施形態に係る半導体素子１００の製造過程では、ダイサー４０を用いた切断であっても、ダイシング歩留りの低下を抑制することができる。
【００４３】
図９は、第１の実施形態の変形例に係る半導体素子２００を含む素子アレイ２０の裏面および側面に絶縁性接着層１３を形成し、ダイシングシート３０に貼着した状態を示す平面図である。  
図９に示すように、半導体素子２００の電極パッド３は素子部５のＹ方向の１辺にのみ配置され、かつ、Ｘ方向に沿って直線状に配置されている。また、Ｙ方向において、素子部５ｂおよび５ｃにおいて、複数の電極パッド３が設けられた端部が、ダイシング領域６を挟んで向き合うように配置されている。一方、Ｙ方向における電極パッド３が設けられていない端部も、それぞれ向き合う配置となっている。
【００４４】
半導体素子２００の製造過程では、電極パッド３が設けられた端部が向き合う間のダイシング領域６だけがハーフカットされ、そこに樹脂材２９が埋め込まれた絶縁性接着層１３が形成される。したがって、半導体素子２００を含む素子アレイ２０は、素子部５ｂと素子部５ｃとが、電極パッド３が設けられていない端部の間のダイシング領域６を挟んで２列につながった構成となる。
【００４５】
そして、最終的に全てのダイシング領域６と絶縁性接着層１３とを、ダイサー４０で切断することにより、第２の主面２ｂと１つの側面２ｃとが絶縁性接着層１３により覆われた半導体素子２００を製作することができる。
【００４６】
本変形例に係る半導体素子２００でも、最終的に個々の素子に分離されるまで複数の素子部５ｂ、５ｃが２列につながった素子アレイ２０の形態が維持され、素子部５ｂおよび５ｃの位置ズレが抑制される。  
そして、４つの側面の内、電極パッド３が設けられた素子部の端に沿った１つの側面だけに絶縁性接着層１３を形成することができる。
【００４７】
次に、本実施形態に係る半導体素子１００を搭載した半導体装置４００について、図１０および図１１を参照して説明する。  
図１０（ａ）に示すように、半導体装置４００は、例えば、４つの半導体素子１００Ａ〜１００Ｄが積み重ねられたスタック構造４５を有する。Ｙ方向において、半導体素子１００Ａ〜１００Ｄは、それぞれの素子部５に設けられた電極パッド３を露出させるように位置をずらして積み重ねられている。また、電極パッド３が配置された辺が同じ方向になるように積層されている。
【００４８】
半導体素子１００Ａ〜１００Ｄの複数の電極パッド３の並びに沿った側面２ｃ（Ｙ方向の側面）には、絶縁性接着層１３が設けられている。絶縁性接着層１３は、側面２ｃから素子部５の周りのダイシング領域６の表面に延在し、素子部５を覆う絶縁保護膜１２に接続している。
【００４９】
一方、半導体素子１００Ａ〜１００ＤのＸ方向の側面２ｅには、絶縁性接着層１３が設けられていない。また、Ｘ方向における半導体素子１００Ａ〜１００Ｄの外縁（ダイシング領域６）の表面２２ａ、角２ｆにも絶縁性接着層１３が設けられていない。
【００５０】
図１０（ｂ）は、半導体装置４００の断面構造を示す模式図である。  
半導体装置４００は、スタック構造４５と、スタック構造４５を搭載する回路基板４２と、を備えている。回路基板４２は、スタック構造４５を搭載する上面のスペースと、その周りに設けられた複数の接続パッド４４と、を有している。なお、本実施形態では、複数の電極パッド３と向かい合うように複数の接続パッド４４が配置されている。
【００５１】
接続パッド４４は、スタック構造４５に含まれる半導体素子１００Ａ〜１００Ｄの電極パッド３と、例えば、金属ワイヤ４６を用いて接続される。そして、接続パッド４４は、回路基板４２の表面および内部に設けられた配線により、回路基板４２の下面に設けられた外部接続端子４３と電気的に接続されている。
【００５２】
図１０（ｂ）に示すように、半導体素子１００Ａ〜１００Ｄは、封止樹脂４７により金属ワイヤ４６と共に回路基板４２の上に封止される。封止樹脂４７には、例えば、エポキシ樹脂が用いられ、その成形にはトランスファー成形を用いることができる。
【００５３】
図１０（ｂ）に示す半導体装置４００は、例えば、ＢＧＡ(Ball grid array)パッケージを用いており、外部接続端子４３として半田バンプが設けられる。ＢＧＡパッケージの他に、ＬＧＡ(Land grid array)パッケージを用いることも可能であり、外部接続端子４３として、例えば、金属ランドを設けることができる。
【００５４】
図１１（ａ）〜図１１（ｃ）は、半導体装置４００の組み立て過程を示す模式断面図である。  
図１１（ａ）に示すように、回路基板４２の上面に半導体素子１００Ａを載置し、さらに、半導体素子１００Ａの上に半導体素子１００Ｂを載せる。このとき、電極パッド３が配置された辺が同じ方向になるように半導体素子１００Ａの上に半導体素子１００Ｂ積層する。
【００５５】
半導体素子１００Ａおよび１００Ｂの第２の主面２ｂ（以下、裏面）には、Ｂステージの絶縁性接着層１３が形成されており、それぞれ回路基板４２の上面および半導体素子１００Ａの第１の主面２ａ（以下、表面）に圧着させることができる。
【００５６】
例えば、半導体素子１００Ａおよび１００Ｂを回路基板４２の上面に載置した時点で、加熱処理を行い絶縁性接着層１３を硬化させて固定することができる。  
そして、図１１（ｂ）に示すように、半導体素子１００Ｃおよび１００Ｄをさらに積み重ねる。このとき、電極パッド３を配置した辺が同じ方向になるように半導体素子１００Ｂの上に半導体素子１００Ｃを積層し、半導体素子１００Ｃの上に半導体素子１００Ｄを積層する。その後、加熱処理を施しそれぞれの絶縁性接着層１３を硬化させることにより、スタック構造４５を設けることができる。
【００５７】
回路基板４２の基材として、樹脂基板、セラミックス基板、ガラス基板等の絶縁基板、あるいは半導体基板を用いることができる。具体的には、例えば、ガラス−エポキシ樹脂、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等を使用したプリント配線基板が挙げられる。
【００５８】
続いて、図１１（ｃ）に示すように、回路基板４２の接続パッド４４と、半導体素子１００Ａ〜１００Ｄの電極パッド３Ａ〜３Ｄと、を金属ワイヤ４６で接続する。以降、この工程を、ボンディングワイヤ工程と称する場合がある。
【００５９】
例えば、電力供給のラインやクロック信号のラインであれば、図１１（ｃ）中に示す金属ワイヤ４６のように、半導体素子１００Ａ〜１００Ｄの電極パッド３Ａ〜３Ｄを順につないで接続することができる。一方、信号の入出力に関係する電極パッド３Ａ〜３Ｄは、個々に対応する接続パッド４４に接続する。
【００６０】
前述したように、半導体素子１００Ａ〜１００Ｄの電極パッド３に沿った側面２ｃおよびダイシング領域６の表面は、絶縁保護膜１２に接続した絶縁性接着層１３で覆われている。したがって、例えば、金属ワイヤ４６が、側面２ｃとダイシング領域６との間の角２ｄおよびその周辺に接触しても、電気的な絶縁が維持され短絡の恐れがない。
【００６１】
これにより、例えば、半導体素子１００Ａ〜１００Ｄの電極パッドと、接続パッド４４と、を金属ワイヤ４６でつなぐ際に、角２ｄとの接触を避けるために設けるループ高さを低くすることができる。その結果、半導体装置４００の厚さを薄くすることが可能となり、小型化、薄型化、さらには、歩留りや信頼性の向上を図ることができる。
【００６２】
さらに、金属ワイヤ４６が半導体素子１００Ａ〜１００Ｄの表面に接触して短絡する恐れがないため、金属ワイヤ４６を絶縁保護膜１２や絶縁性接着層１３に接触させることができる。これにより、ワイヤボンディング作業が容易となる。さらに、封止樹脂４７の成形の際に、溶融樹脂の流れに対する金属ワイヤ４６の耐性が強化され、ワイヤ流れを防止することができる。そして、ワイヤ間の接触によるショート不良の発生が抑制され、半導体装置４００の製造歩留りや信頼性を向上させることが可能となる。
【００６３】
上記の実施形態では、電極パッド３と接続パッド４４との間を金属ワイヤ４６を用いて接続しているが、接続方法はこれに限られるものではない。前述したように、側面２ｃからダイシング領域６の上に絶縁性接着層１３が延在し絶縁保護膜１２と接続している場合、電極パッド３と接続パッド４４との間の半導体素子１００Ａ〜１００Ｄの表面は電気的に絶縁されている。そこで、電極パッド３と接続パッド４４との間に導電性樹脂を塗布して電気的に接続することが可能となる。これにより、半導体装置４００の小型化、薄型化を実現することができる。さらに、電極パッド３と接続パッド４４との間の配線を固定できるため、短絡や断線を抑制することができ、歩留りや信頼性の向上を図ることが可能となる。
【００６４】
本実施形態に係る半導体素子１００および２００では、絶縁性接着層１３が設けられる側面２ｃは、半導体素子本体２の４つの側面の内の１つまたは２つに限られる。一方、比較例に係る半導体素子１５０では、半導体素子本体２の４つの側面の全てに絶縁性接着層１３が設けられる。
【００６５】
例えば、絶縁性接着層１３と封止樹脂４７との間の弾性率等が異なる場合、耐湿性が劣化し、絶縁性接着層１３と封止樹脂４７との間で剥離が発生することがある。  
したがって、絶縁性接着層１３を形成する側面を少なくする方が有利となる場合があり、本実施形態に係る半導体素子１００および２００では、半導体素子本体２の側面に設けられる絶縁性接着層１３を最小限に止め、信頼性の向上を図ることができる。
【００６６】
また、ボンディングワイヤ工程の時に、半導体素子１００Ａ〜１００ＤのＸ方向の側面２ｅ及び角２ｆには絶縁性接着層１３が形成されていない。ここで、金属ワイヤと角２ｆが接触し不良を起こす可能性があるように思われる。しかし、金属ワイヤは側面２ｅ方向には延出しない。すなわち、金属ワイヤ２６と角２ｆが接触する恐れはない。
【００６７】
一方、図８に示すような比較例においては半導体素子の全側面を絶縁性接着層で覆っている。すなわち、金属ワイヤ２６と接触するおそれのない角２ｆまで絶縁性接着層で覆っている。結果として、絶縁性接着剤層１３を形成する材料が無駄になってしまい、貴重な資源の浪費に繋がる。
【００６８】
これに対し、本実施形態に係る半導体素子１００および２００では、金属ワイヤ２６を設けることがなくショート不良の発生する可能性のない角２ｆを、絶縁性接着層１３で覆わないことにより資源の浪費を防止することができる。
【００６９】
（第２の実施形態）
図１２は、第２の実施形態に係る半導体素子３００の第２の主面２ｂ（裏面）および側面２ｃに絶縁性接着層１３を形成し、ダイシングシート３０に貼着した状態を示す平面図である。
【００７０】
本実施形態に係る半導体素子３００では、素子部８ａ〜８ｄにおいて、隣り合う端辺に沿って電極パッド３が設けられている。すなわち、半導体素子３００のＸ方向の１側面とＹ方向の１側面に沿って電極パッド３が設けられている。そして、図１２に示すように、ウェーハ２２の第１の主面２２ａを上面視した場合、電極パッド３が設けられた端辺が向き合うように配置する。その結果、電極パッド３が設けられた端辺に沿ったダイシング領域６のみをハーフカット（図２（ａ）参照）することができる。  
これにより、電極パッド３が設けられた端辺に沿った２つの側面２ｃのみに絶縁性接着層１３を形成することができる。
【００７１】
図１３は、半導体素子３００を搭載した半導体装置５００を示す模式図である。図１３（ａ）は、半導体素子３００を積み重ねたスタック構造４８を示す平面図である。図１３（ｂ）は、半導体装置５００の断面構造を示している。
【００７２】
図１３（ａ）に示すように、スタック構造４８では、半導体素子３００Ａ〜３００Ｄを斜めにずらして積み重ねる（Ｘ方向及びＹ方向にずらす）ことにより、各半導体素子３００の電極パッド３を露出させる構成となっている。
【００７３】
なお、半導体素子３００Ａ〜３００Ｄは、電極パッド３を配置した辺が同じ方向になるように積層されている。そして、素子部８の電極パッド３が設けられた端辺に沿った２つの側面２ｃに絶縁性接着層１３が設けられている。
【００７４】
本実施の形態でも、第１の実施形態と同様の効果が得られる。図１３（ｂ）に示す半導体装置５００では、回路基板４２の上にスタック構造４８が搭載されている点を除いて、図１０（ｂ）に示す半導体装置４００と同じ構成を有している。このような構成にすることにより、電極パッド３の数が多い複数の半導体素子３００を搭載する半導体装置５００の小型化を実現することができる。
【００７５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７６】
２・・・半導体素子本体、  ２ａ、２ｂ、２２ａ・・・主面、  ２ｃ・・・側面、  ２ｄ、２ｆ・・・角、  ３・・・電極パッド、  ５、８・・・素子部、  ６・・・ダイシング領域（周辺部）、  １０、２０・・・素子アレイ、  １２・・・絶縁保護膜、  １３・・・絶縁性接着層、  ２１、３１・・・ブレード、  ２２・・・半導体基板（ウェーハ）、  ２３、３２・・・溝、  ２４・・・保護シート、  ２５・・・砥石、  ２６、２７・・・空間、  ２８ａ、２８ｂ・・・金型、  ２９・・・樹脂材、  ３０・・・ダイシングシート、  ４０・・・ダイサー、  ４２・・・回路基板、  ４３・・・外部接続端子、  ４４・・・接続パッド、  ４５、４８・・・スタック構造、  ４６・・・金属ワイヤ、  ４７・・・封止樹脂、  ５０・・・バックグラインダ、  ５１・・・研削冶具、  ５２・・・研削ステージ、  ６０・・・圧縮成形機、  １００、１５０、２００、３００・・・半導体素子、  ４００、５００・・・半導体装置
【図１】
2012054397.tif 000003
【図２】
2012054397.tif 000004
【図３】
2012054397.tif 000005
【図４】
2012054397.tif 000006
【図５】
2012054397.tif 000007
【図６】
2012054397.tif 000008
【図７】
2012054397.tif 000009
【図８】
2012054397.tif 000010
【図９】
2012054397.tif 000011
【図１０】
2012054397.tif 000012
【図１１】
2012054397.tif 000013
【図１２】
2012054397.tif 000014
【図１３】
2012054397.tif 000015
【図１４】
2012054397.tif 000016