(57)【要約】【課題】グレーティング技術によりポテンシャルを形成する場合に、ポテンシャルのばらつきを抑制することを目的とする。【解決手段】  半導体装置の製造方法は、半導体基板上にレジスト層を形成する工程と、グレーティングマスクを用いてレジスト層を露光する工程と、  露光されたレジスト層を現像し、勾配を有するレジストマスクを形成する工程と、レジストマスクを介して、半導体基板にイオンを注入することで不純物領域を形成する工程と、を具備する。イオンを注入する工程において、520keV以上でイオン注入を行う。【選択図】  図６
2012204427.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にレジスト層を形成する工程と、
グレーティングマスクを用いて前記レジスト層を露光する工程と、
露光された前記レジスト層を現像し、勾配を有するレジストマスクを形成する工程と、
前記レジストマスクを介して、前記半導体基板にイオンを注入することで不純物領域を形成する工程と、
を具備し、
前記イオンを注入する工程において、520keV以上でイオン注入を行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記レジスト層の膜厚は、前記イオン注入の加速電圧に応じた膜厚であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記グレーティングマスクは、光透過率をマスクの開口部の密度により制御することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体装置の製造において、グレーティングレジストを用いてイオン注入を行う場合、グレーティングレジスト膜厚のばらつきにより、ポテンシャルのばらつきが発生するという課題がある。ポテンシャルのばらつきにより、半導体装置の特性がばらつき、製造歩留まりがばらつく可能性がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１７０６５３
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、グレーティングレジストによりポテンシャルを形成する場合に、ポテンシャルのばらつきを抑制することを目的とする。
【課題を解決するための手段】
【０００５】
本実施形態によれば、半導体装置の製造方法は、半導体基板上にレジスト層を形成する工程と、グレーティングマスクを用いてレジスト層を露光する工程と、  露光されたレジスト層を現像し、勾配を有するレジストマスクを形成する工程と、レジストマスクを介して、半導体基板にイオンを注入することで不純物領域を形成する工程と、を具備する。イオンを注入する工程において、520keV以上でイオン注入を行う。
【図面の簡単な説明】
【０００６】
【図１】本発明の実施例に係る半導体装置の断面図である。
【図２】本発明の実施例に係る半導体装置の製造工程を示す断面図である。
【図３】本発明の実施例に係る半導体装置の製造工程を示す断面図である。
【図４】本発明の実施例に係る半導体装置の製造工程を示す断面図である。
【図５】本発明の実施例に係る半導体装置の製造工程を示す断面図である。
【図６】グレーティングレジスト膜厚とポテンシャルの関係を示す模式図である。
【図７】レジストマスク膜厚とイオン注入の加速電圧の膜厚との関係を示す模式図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明の実施例について説明する。
【実施例】
【０００８】
図１は、本実施例に係る半導体装置の断面図を示す。本実施例に係る半導体装置は、例えば、ＣＣＤ（Charge Coupled Device）である。図１には、破線により、半導体基板中のポテンシャルを示す。
【０００９】
図１に示すように、本実施例に係る半導体装置１は、ｐ型の半導体基板１０にｎ型の不純物領域１１が形成されている。不純物領域１１は、濃度勾配を有し、濃度の最も濃い箇所と、最も濃度が薄い箇所とが互いに接合されている。さらに、半導体基板上には、酸化膜（図示せず）を介して、転送電極１３が配置されている。図１中の、破線は、半導体基板１０に形成されるポテンシャルを示す。
【００１０】
半導体装置１がＣＣＤ装置である場合において、ポテンシャルのばらつきが生じると、ＣＣＤ装置の特性がばらつき、歩留まりがばらつく問題がある。本実施例では、ポテンシャルを形成する工程において、グレーディングレジスト膜厚とイオン注入の加速電圧を調整することにより、ポテンシャルのばらつきを抑制する技術を提供する。
【００１１】
図２から図６を参照して、本実施例の半導体装置の製造工程について説明する。
【００１２】
図２に示すように、まず、半導体基板１０上にレジスト層２０を形成する。
【００１３】
次に、図３に示すように、グレーティングマスクを用いて、レジスト層２０を露光する。次いで、露光されたレジスト層２０を現像し、勾配を有するレジストマスク２１を形成する。グレーティングマスクには、複数の開口部が形成され、開口部の密度により光透過率を制御する。
【００１４】
次に、図４に示すように、レジストマスク２１を介して、半導体基板１０にイオン注入し、不純物領域１１を形成する。次いで、図５に示すようにレジストマスク２１を除去する。本実施例では、イオン注入の加速電圧を520keV以上とする。次に、転送電極を形成することにより、図１に示す半導体装置が形成される、
図６は、イオン注入の加速電圧とレジストマスク膜厚(グレーティングレジスト膜厚)とポテンシャルの関係を示す模式図である。図６において、横軸は、図４におけるイオン注入時の、レジストマスクの膜厚を示す。縦軸は、図５において形成されるポテンシャルの大きさを示す。図６には、イオン注入の加速電圧を320keVとした場合と、520keVとした場合とを示す。
【００１５】
図６に示すように、イオン注入の加速電圧を320keVとした場合には、レジストマスク膜厚に対するポテンシャルの勾配が急峻である。つまり、レジストマスク膜厚にわずかなばらつきが発生した場合、形成されるポテンシャルは大きくばらつくことが分かる。
【００１６】
一方、イオン注入の加速電圧を520keVとした場合には、レジストマスク膜厚に対するポテンシャルの勾配が緩やかとなる。つまり、レジストマスク膜厚にばらつきが発生した場合でも、形成されるポテンシャルは影響を受けにくくなる。
【００１７】
このように、本実施例では、520keV以上の加速電圧でイオン注入を行い、所望のポテンシャルとなるレジストマスク膜厚を用いる。つまり、レジストマスク膜厚は、イオン注入の加速電圧に応じた膜厚とする。図７に、レジストマスク膜厚とイオン注入の加速電圧の膜厚との関係を示す。図７に示すように、従来技術のように低加速の電圧(例えば、320keV)を用いる場合には、レジストマスク膜厚は薄く形成されるが、本実施例のように高加速の電圧(520keV以上)を用いる場合には、レジストマスク膜厚は、従来より厚く形成される。
【００１８】
以上のように、本実施例では、イオン注入時の加速電圧を520keV以上とすることで、グレーティング技術によりポテンシャルを形成する場合に、ばらつきの小さいポテンシャルを形成することが可能となる。
【符号の説明】
【００１９】
１  半導体装置
１０  半導体基板
１１  不純物領域
１２  酸化膜
１３  転送電極
２０  レジスト膜
２１  レジストマスク
【図１】
2012204427.tif 000003
【図２】
2012204427.tif 000004
【図３】
2012204427.tif 000005
【図４】
2012204427.tif 000006
【図５】
2012204427.tif 000007
【図６】
2012204427.tif 000008
【図７】
2012204427.tif 000009