(57)【要約】【課題】磁気抵抗素子の出力を低下させずに耐環境性の向上を図る。【解決手段】ＧａＡｓ単結晶基板（１１）上に、ＳｎドープＩｎＳｂ薄膜（１２ａ）をエピタキシャル成長させ（図２（ａ））、ＩｎＳｂ薄膜（１２ａ）をメサエッチングして感磁部１２を形成し、さらに、感磁部１２の上に、保護膜１６として窒化シリコン薄膜を形成する（図２（ｂ））。短絡電極１３、取り出し電極１４および接続電極１５を形成する部分の窒化シリコン薄膜（１２ａ）を除去し（図２（ｃ））、真空蒸着法により、各電極１３〜１５を蒸着し、リフトオフ法で短絡電極１３、取り出し電極１４および接続電極１５を形成した。これら電極は、Ｔｉ／Ｐｔ／Ａｕの積層構造とし、Ｔｉ／Ｐｔ／Ａｕ＝１００ｎｍ／２０ｎｍ／４５０ｎｍとした。そして、感磁部（１２）および短絡電極１３を含む全面に軟樹脂層１７としてゴム系樹脂を形成した（図２（ｄ））。【選択図】          図２
2012204539.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された薄膜状半導体層からなる感磁部と、
前記感磁部の少なくとも２つの端部に形成された入出力電極と、
前記感磁部上に形成された複数の短絡電極と、を備えた磁気抵抗素子において、
前記短絡電極は、金属層と、当該金属層および前記感磁部間に設けられ前記金属層を形成する材料の前記感磁部への拡散を防止するためのＰｔ層との積層構造からなることを特徴とする磁気抵抗素子。
【請求項２】
前記薄膜状半導体層は、ＩｎＡｓyＳｂ(1-y)（０≦y≦１）からなる薄膜であることを特徴とする請求項１記載の磁気抵抗素子。
【請求項３】
前記短絡電極は、前記感磁部側からＴｉ、Ｐｔ、ＡｕまたはＴｉ、Ｐｔ、Ａｌの順に積層された積層構造であることを特徴とする請求項１または請求項２に記載の磁気抵抗素子。
【請求項４】
前記Ｐｔ層の厚みは、５〜１００ｎｍであることを特徴とする請求項３記載の磁気抵抗素子。
【請求項５】
前記基板は、Ｓｉ基板またはＧａＡｓ基板であることを特徴とする請求項１から請求項４の何れか１項に記載の磁気抵抗素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部磁場強度を検知する磁気抵抗素子に関する。
【背景技術】
【０００２】
一般に、磁気抵抗素子は、素子の入力端子間にバイアスをかけ、周囲の磁界の変化に応じて素子内を流れるキャリアの行路が変化することで、出力端子に起電力が生じたり、素子の抵抗値が変化したりすることでの磁界強度の測定を行う素子である。
この磁気抵抗素子の用途としては、紙幣などに代表されるような磁気印刷物の磁気パターンを検出する素子、強磁性体からなる歯車の回転を検出する素子などがある。
【０００３】
磁気抵抗素子の磁気抵抗効果は、次式（１）、（２）で表すことができる。
（ΔＲ／Ｒ０）∝（μ×Ｂ）2：低印加磁界時      ……（１）
（ΔＲ／Ｒ０）∝（μ×Ｂ） ：高印加磁界時      ……（２）
なお、（１）、（２）式中のΔＲ＝ＲＢ−Ｒ０であり、ＲＢは磁界中での抵抗値、Ｒ０は無磁界での抵抗値である。また、μは電子移動度、Ｂは印加磁界である。ΔＲ／Ｒ０は磁気抵抗素子の感度に相当し、低磁場中では電子移動度μの２乗に比例し、高磁場中では電子移動度μに比例する。よって、磁気抵抗素子では、より高い感度（ΔＲ／Ｒ０）を得るために、電子移動度μの高いＩｎＳｂのバルクや、真空蒸着法により形成した薄膜などが用いられている。
【０００４】
磁気抵抗素子では一般に、基板上に化合物半導体薄膜がミアンダ状に形成され、その上に短絡電極が複数形成されている。また、外部との電気的接続を行うための取り出し電極を備え、この取り出し電極に外部端子を接続することによって、外部との電気的接続が行われている（例えば、特許文献１〜３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３２７８５９号公報
【特許文献２】特開平９−８３７９号公報
【特許文献３】特開平１０−２０９５２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、産業ロボットの小型化に伴い、回転媒体、さらにはセンサーである磁気抵抗素子が、各デバイスの発熱環境にさらされるなど、過酷な環境条件下で使用されうる状況となってきた。また、室温での動作のみならず、高温環境下、例えば１２５℃での安定動作も合わせて要求されている。
しかしながら、従来の磁気抵抗素子は、このような非常に厳しい環境下では、短絡電極が半導体層に拡散し、素子特性の劣化などが生じ、その結果、要求される環境下での信頼性要求に対して十分応えることが困難であるという問題がある。
本発明は、このような問題を鑑みてなされたものであり、その目的とするところは、製造が容易で、磁気抵抗素子の出力を低下させずに耐環境性の向上を図ることの可能な磁気抵抗素子を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の請求項１にかかる磁気抵抗素子は、基板上に形成された薄膜状半導体層からなる感磁部と、前記感磁部の少なくとも２つの端部に形成された入出力電極と、前記感磁部上に形成された複数の短絡電極と、を備えた磁気抵抗素子において、前記短絡電極は、金属層と、当該金属層および前記感磁部間に設けられ前記金属層を形成する材料の前記感磁部への拡散を防止するためのＰｔ層との積層構造からなることを特徴としている。
【０００８】
請求項２にかかる磁気抵抗素子は、前記薄膜状半導体層は、ＩｎＡｓyＳｂ(1-y)（０≦y≦１）からなる薄膜であることを特徴としている。
請求項３にかかる磁気抵抗素子は、前記短絡電極は、前記感磁部側からＴｉ、Ｐｔ、ＡｕまたはＴｉ、Ｐｔ、Ａｌの順に積層された積層構造であることを特徴としている。
請求項４にかかる磁気抵抗素子は、前記Ｐｔ層の厚みは、５〜１００ｎｍであることを特徴としている。
請求項５にかかる磁気抵抗素子は、前記基板は、Ｓｉ基板またはＧａＡｓ基板であることを特徴としている。
【発明の効果】
【０００９】
本発明の磁気抵抗素子によれば、短絡電極を、金属層と、当該金属層と前記感磁部との間に設けられるＰｔ層との積層構造で形成したため、金属層を形成する材料が前記感磁部を形成する薄膜状半導体層に拡散することを防止することができる。
したがって、周囲環境の変化に伴う、金属層を形成する材料の、薄膜状半導体層への拡散を抑制することができ、すなわち、この拡散によって化合物半導体膜に欠陥が生じ、その結果、磁気抵抗素子の抵抗が増加することを回避することができる。そのため、磁気抵抗素子の環境変化に対する特性変化を抑制することができ、すなわち、耐環境性の向上を図ることができ、結果的に磁気抵抗素子の信頼性の向上を図ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の磁気抵抗素子の一例を示す構成図である。
【図２】本発明の磁気抵抗素子の製造工程の一例を示す工程図である。
【図３】高温放置試験の試験後における磁気抵抗素子の断面図である。
【図４】ＰＣＴ試験の結果の一例であって（ａ）はＰｔ＝２０ｎｍのとき、（ｂ）はＰｔを含まないときの結果である。
【図５】１７０℃の高温放置試験の結果の一例であって、（ａ）はＰｔ＝２０ｎｍのとき、（ｂ）はＰｔを含まないときの結果である。
【図６】１９０℃の高温放置試験の結果の一例であって、（ａ）はＰｔ＝２０ｎｍのとき、（ｂ）はＰｔを含まないときの結果である。
【図７】Ｐｔ＝１０ｎｍのときの試験結果の一例であって、（ａ）はＰＣＴ試験の結果の一例、（ｂ）は１７０℃の高温放置試験の結果の一例である。
【図８】Ｐｔ＝５ｎｍのときの試験結果の一例であって、（ａ）はＰＣＴ試験の結果の一例、（ｂ）は１７０℃の高温放置試験の結果の一例である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、複数の図面において同一の符号は同一物を表し、その繰り返しの説明は省略する。
図１の（ａ）、（ｂ）は、本発明の一実施形態に係る磁気抵抗素子１を示したものである。
この磁気抵抗素子１は、図１（ａ）に示すように、絶縁基板１１上でミアンダ状に形成された、抵抗値が磁界によって変化する化合物半導体膜１２ａから成る３列の感磁部１２と、感磁部１２上に形成された複数の短絡電極１３とを備える。また、外部との電気的接続を行うための２つの取り出し電極１４を備え、この取り出し電極１４に外部端子を接続することによって、外部との電気的接続が行われる。なお、図１中の１５は接続電極、１６は感磁部１２を形成する化合物半導体膜１２ａを保護するための保護膜であって電極部分を除く領域に形成されている。
【００１２】
磁気抵抗素子１の感磁部１２を構成する化合物半導体膜１２ａは、ＩｎＳｂやＩｎＡｓのバルク、あるいは、ＩｎＳｂ、ＩｎＡｓ、またはＩｎＡｓyＳｂ(1-y)（０≦y≦１）、ＩｎaＡｌbＧａ(1-a-b)ＡｓxＳｂ(1-x)（０≦a+b≦１、０≦x≦１）からなる薄膜であることが好ましいが、本発明においては、化合物半導体であれば良く、その構成元素を限定するものではない。
化合物半導体膜１２ａの膜厚は通常、０．１〜１０μｍである。また、Ｓｉや、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、またはＣなどの不純物をドープしたものであっても良い。
化合物半導体膜１２ａが薄膜である場合、薄膜を形成する方法としては、真空蒸着法や分子線エピタキシー（ＭＢＥ）法などが好ましいが、必ずしもこれらの形成方法でなくても良い。
【００１３】
取り出し電極１４および接続電極１５は、蒸着法、スパッタ法、またはめっき法などを用いて形成され、Ｃｕ、Ａｌ、Ａｕ単層、または、Ｔｉ／Ａｕ、Ｎｉ／Ａｕ、Ｃｒ／Ｃｕ、Ｃｕ／Ｎｉ／Ａｕ、Ｔｉ／Ａｕ／Ｎｉ、Ｃｒ／Ａｕ／Ｎｉ、Ｃｒ／Ｎｉ／Ａｕ／Ｎｉ、ＮｉＣｒ／Ａｕの積層などとしても良い。また、後述の短絡電極１３と同様に、Ｔｉ／Ｐｔ／Ａｕ、またはＴｉ／Ｐｔ／Ａｌなどの、バリア層としてＰｔを含んだ積層構造で形成してもよい。
【００１４】
なお、例えば「Ｔｉ／Ａｕ」との記載は、Ｔｉが下層でありＡｕが上層であることを表し、すなわち左側にある金属ほど下層の金属であることを表す。また、取り出し電極１４と接続電極１５とは、必ずしも同じ電極構造でなくても良い。
一方、短絡電極１３は、蒸着法、スパッタ法、またはめっき法などを用いて形成され、Ｔｉ／Ｐｔ／Ａｕ、またはＴｉ／Ｐｔ／Ａｌなどの、バリア層としてＰｔを含んだ積層構造で形成される。
【００１５】
化合物半導体膜１２ａを保護するための保護膜１６は、一般的には絶縁性無機質材料であることが好ましい。保護膜１６には、例えば、窒化シリコンや酸化ケイ素等の薄膜を、プラズマＣＶＤ法等により１５０〜５００ｎｍ程度形成したものが用いられるが、本発明においては、保護膜１６の有無、種類、および膜厚を規定するものではない。
そして、このようにして形成した磁気抵抗素子１において、図１（ｂ）に示すように、素子外部に形成されるモールド樹脂による、化合物半導体膜１２ａからなる感磁部１２や各短絡電極１３への圧力や面内応力を緩和する目的で、感磁部１２および短絡電極１３上を覆うように軟樹脂層１７が形成されることが多い。この軟樹脂層１７には、一般的に、１〜３００μｍのシリコン系樹脂や、１〜１０μｍ厚のゴム系樹脂が用いられるが、本発明においては、軟樹脂層１７の有無、種類、および膜厚を規定するものではない。
【００１６】
次に、本発明の一実施形態に係る磁気抵抗素子１の製造方法について説明する。
図２（ａ）〜（ｅ）は、２端子の磁気抵抗素子１の製造プロセスフローを示す図であって、図１（ａ）のＡ−Ａ′断面図である。製造プロセスには、通常のフォトグラフィーの技術を用いることができる。
まず、図２（ａ）に示されるように、まず絶縁基板１１上に化合物半導体膜１２ａを成膜する。前記絶縁基板１１としては、例えば厚さ６２５μｍのＧａＡｓ基板を適用することができる。また、絶縁基板１１として、Ｓｉ基板を適用することもできる。
【００１７】
前記化合物半導体膜１２ａとして例えばＩｎＳｂ膜を成膜する。
次に、図２（ｂ）に示されるように、化合物半導体膜１２ａ上に、感磁部１２形成用のマスクパターンを露光・現像し、その後、化合物半導体膜１２ａを、塩酸・過酸化水素系のエッチング液で所望の形状にメサエッチングして、絶縁基板１１上に感磁部１２を形成する。感磁部１２の形成方法は、ドライ方式でも良く、塩酸・過酸化水素系以外のエッチング液を用いてもよい。
そして、保護膜１６としての窒化シリコン膜を、プラズマＣＶＤ法により感磁部１２の上に例えば、１５０ｎｍ程度形成する。
【００１８】
次いで、図２（ｃ）に示されるように、感磁部１２上の、短絡電極１３を形成する部分の保護膜１６としての窒化シリコン膜を、短絡電極１３を形成する部分よりも狭い範囲で反応性イオンエッチング装置を用いて除去すると共に、取り出し電極１４および接続電極１５を形成する部分の窒化シリコン膜（保護膜１６）を除去する。
次いで、フォトリソグラフィー、リフトオフ法を用いて、短絡電極１３、取り出し電極１４および接続電極１５を形成する。
前記取り出し電極１４および接続電極１５は、前述のように、蒸着法、スパッタ法、またはめっき法などを用いて形成し、例えば、Ｃｕ、Ａｌ、Ａｕ単層或いは、前述のようにこれらを含む積層に形成される。
前記短絡電極１３は、前述のように、Ｔｉ／Ｐｔ／Ａｕ、またはＴｉ／Ｐｔ／Ａｌなどの、バリア層としてＰｔを含んだ積層構造で形成される。
【００１９】
最後に、図２（ｄ）に示されるように、感磁部１２および短絡電極１３全面を覆うように、軟樹脂層１７をフォトリソグラフィーにより形成する。
これにより、２つの入出力用の取り出し電極（端子電極）１４を有し、各取り出し電極１４間に複数の短絡電極１３を有する２端子構成の磁気抵抗素子１を、フォトリソグラフィーを応用して作成することができる。
【００２０】
図３は、短絡電極１３をＴｉ／Ｐｔ／Ａｕからなる積層構造で形成した場合（図３（ａ））と、Ｔｉ／Ａｕからなる積層構造で形成した場合（図３（ｂ））とについて、それぞれ１９０℃の温度環境下に７５０時間放置した場合の、短絡電極１３部分の素子の断面図である。
図３（ｂ）に示すように、短絡電極１３をＴｉ／Ａｕからなる積層構造で形成した場合には、Ａｕ層がＩｎＳｂからなる化合物半導体膜１２ａに拡散し、化合物半導体膜１２ａに空洞ａ１が生じるなどの欠陥が生じ、その結果、磁気抵抗素子１の抵抗が増加して磁気抵抗素子１の特性が劣化することになる。
【００２１】
これに対し、図３（ａ）に示すように、短絡電極１３をＴｉ／Ｐｔ／Ａｕからなる積層構造で形成した場合には、ＩｎＳｂからなる化合物半導体膜１２ａに劣化は生じていないことが確認できた。
つまり、短絡電極１３を構成する積層構造中にＰｔ層を設けることによって、Ｔｉ層だけでなくＰｔ層もバリア層として機能するため、短絡電極１３を構成するＡｕ層が化合物半導体膜１２ａに拡散することを防止することができることになる。
【００２２】
したがって、化合物半導体膜１２ａに欠陥などが生じることを回避することができるため、結果的に、磁気抵抗素子の特性劣化を防止することができる。
ここで、別途Ｐｔ層を設けるのではなく、Ｔｉ層を厚くしＴｉ層のバリア層としての機能を十分発揮させることで、化合物半導体膜１２ａへのＡｕ層の拡散を防止することも考えられる。しかしながら、Ｔｉ層を厚くすると、化合物半導体膜１２ａへの拡散を防止することができる反面、抵抗値が大きくなり、磁気抵抗素子１としての感度が低下してしまう。
【００２３】
これに対し、Ｐｔ層を設けた場合には抵抗値の増加を抑制しつつ、且つ化合物半導体膜１２ａへの拡散を防止することができる。そのため、短絡電極１３を、Ｐｔ層を含む積層構造からなる電極で構成することによって、耐環境性が高い磁気抵抗素子１を提供することができ、磁気抵抗素子１の信頼性向上を図ることができる。
なお、本実施形態では、２端子の磁気抵抗素子を用いて説明を行ったが、本発明においては、端子数を規定するものではなく、例えば３端子或いは４端子であっても良い。また、化合物半導体膜１２ａを形成する化合物半導体は閃亜鉛鉱構造の化合物半導体であればよく、バルクであっても良い。また、各電極１３〜１５を形成した後に保護膜１６を形成しても良く、保護膜１６の種類は窒化シリコンでなくても良い。
【００２４】
保護膜１６を除去する方法は、反応性イオンエッチングではなく、他のドライエッチングやウエットエッチング方式であっても良い。
また、取り出し電極１４および接続電極１５と短絡電極１３とは２度に分けて形成しても良い。また、取り出し電極１４および接続電極１５と短絡電極１３とは異なる電極材料で形成してもよく、また、取り出し電極１４と接続電極１５とも異なる電極材料で形成してもよい。
ここで、化合物半導体膜１２ａが薄膜状半導体層に対応し、取り出し電極１４が入出力電極に対応し、短絡電極１３を形成するＡｕ層が金属層に対応している。
【実施例】
【００２５】
以下に、本発明の実施例を説明する。なお、本発明はこの実施例に限定されるものではない。
（実施例１）
実施例１は、短絡電極１３、取り出し電極１４および接続電極１５として、Ｔｉ／Ｐｔ／Ａｕの積層構造からなる電極を形成したものである。
すなわち、まず、厚さ０．６３ｍｍの半絶縁性ＧａＡｓ単結晶基板（１１）上に、分子線エピタキシー法を用いてＳｎドープＩｎＳｂ薄膜（１２ａ）をエピタキシャル成長させた（図２（ａ））。
【００２６】
次に、ＧａＡｓ基板（１１）上に成膜したＩｎＳｂ薄膜（１２ａ）の表面にフォトレジストを均一に塗布し、露光・現像した後に、塩酸・過酸化水素系のエッチング液でメサエッチングし、ＩｎＳｂ薄膜（１２ａ）からなる感磁部１２を形成した（図２（ａ））。
感磁部としてのＩｎＳｂ薄膜（１２ａ）の上に、保護膜１６として窒化シリコン薄膜をプラズマＣＶＤ法で１５０ｎｍ形成した（図２（ｂ））。
その後、再度フォトレジストを塗布した後に、短絡電極１３、取り出し電極１４および接続電極１５を形成する部分の窒化シリコン薄膜（１２ａ）を、ＣＦ4ガスにより反応性イオンエッチング装置を用いて除去した（図２（ｃ））。
【００２７】
続いてフォトレジストを塗布して、露光・現像を行って、短絡電極１３、取り出し電極１４および接続電極１５を形成するための電極形成用のフォトマスクを形成した。
次に、真空蒸着法により、短絡電極１３、取り出し電極１４および接続電極１５を蒸着し、リフトオフ法で短絡電極１３、取り出し電極１４および接続電極１５を形成した。これら電極は、Ｔｉ／Ｐｔ／Ａｕの積層構造とし、１層目のＴｉを形成後、真空中で引き続き２層目のＰｔを形成し、真空中で引き続き３層目のＡｕを形成した。各電極１３〜１５の厚さは、Ｔｉ／Ｐｔ／Ａｕ＝１００ｎｍ／２０ｎｍ／４５０ｎｍとした。
【００２８】
次に、モールド樹脂による圧力や面内応力を緩和するために、感磁部（１２）および短絡電極１３を含む全面に軟樹脂層１７としてゴム系樹脂を形成した（図２（ｄ）
）。
このようにして、前記図２と同様の手順で、化合物半導体膜１２ａを感磁部１２とし、半導体感磁部（１２）の列が１素子あたり８列であり、取り出し電極１４間に複数の短絡電極１３を有する４端子の磁気抵抗素子１を複数製作した。
【００２９】
次にこのようにして製作した磁気抵抗素子１に対し、これらを評価するための試験を行った。この試験は次の手順で行った。
すなわち、裏面研削によって、ＧａＡｓ基板（１１）を所定の厚さに研磨し、リードフレーム上に接着剤で接着した後に、プラスチックパッケージでモールドした。
特性変化を評価するため、加速試験としてＰＣＴ（Pressure Cooker Test）試験を行った。このＰＣＴ試験は、雰囲気温度１２１℃、湿度１００％、２ａｔｍの条件下で行い、印加電圧Ｖｃ＝５Ｖとして中点電位を測定した。なお、ここでいう中点電位とは、直列に接続された２つの磁気抵抗素子の接続点の電位をいう。また、無磁界時における実際の中点電位と、無磁界時における印加電圧Ｖｃより理論上決定される中点電位Ｖｃ／２との差をＶｏｆｆといい、その変動量をΔＶｏｆｆという。
【００３０】
その結果、図４（ａ）に示すように、試験時間が５００時間に達した場合であっても、中点電位の変動量（Ｖｏｆｆ変動量）は約±２．５ｍＶ以内となり、標準偏差σは１．２ｍＶであって、Ｖｏｆｆ変動量は比較的小さく良好な結果を得られることが確認できた。なお、図４の（ａ）および（ｂ）において、横軸は試験時間、縦軸はＶｏｆｆ変動量（ΔＶｏｆｆ）である。なお、図４（ｂ）は比較例であって後述する。
また、特性変化を評価するための別の試験として、１７０℃の温度環境下で１２００時間の高温放置試験を行い、抵抗Ｒ０を測定した。なお、ここでいう、抵抗Ｒ０とは無磁界時における抵抗であり、抵抗Ｒ０の変動率をΔＲ０という。
【００３１】
その結果、図５（ａ）に示すように、抵抗の変動率（ΔＲ０）は略零近傍を維持し、１０００時間経過した時点での抵抗の変動率（ΔＲ０）は、平均“０．０％”、標準偏差σは“０．４％”であって、変動量は小さく良好な結果を得られることが確認できた。同様に、１９０℃の温度環境下で１２００時間での高温放置試験を行った。その結果、図６（ａ）に示すように、磁気抵抗素子の抵抗の変動率（ΔＲ０）は多少負値に変化してはいるものの、１０００時間経過した時点での抵抗の変動率（ΔＲ０）は、平均“−１．８％”、σは“０．２％”となり、変動量は十分小さいことが確認できた。
なお、図５および図６において、横軸は試験時間、縦軸は、抵抗の変動率（ΔＲ０）である。なお、図５（ｂ）、図６（ｂ）は比較例であって後述する。
【００３２】
（比較例１）
短絡電極１３、取り出し電極１４および接続電極１５をＴｉ／Ｐｔ／Ａｕの積層構造で形成した場合の比較例として、各電極１３〜１５を、Ｔｉ／Ａｕの積層構造で形成した磁気抵抗素子を製作した。
この比較例における磁気抵抗素子は、各電極１３〜１５を、Ｔｉ／Ａｕの積層構造とし、各層厚を、Ｔｉ／Ａｕ＝１００ｎｍ／４５０ｎｍとしたことを除き、前記実施例１の磁気抵抗素子を製作した場合と同様の手順でＴｉ／Ａｕの積層構造からなる電極１３〜１５を有する比較用の磁気抵抗素子を複数製作した。
【００３３】
製作した２２個の比較用の磁気抵抗素子について、実施例１と同様の手順で、特性変化を評価するための試験を行った。すなわち、雰囲気温度１２１℃、湿度１００％、２ａｔｍの条件下でＰＣＴ試験を行い、印加電圧Ｖｃ＝５Ｖとして中点電位を測定した。その結果、図４（ｂ）に示すように、試験時間が長くなるにつれてＶｏｆｆ変動量は増加し、５００時間が経過した時点での、印加電圧Ｖｃ＝５Ｖとしたときの、中点電位のＶｏｆｆ変動量の標準偏差σは８．０ｍＶとなった。
【００３４】
また、実施例１と同様の手順で、１７０℃の温度環境下および１９０°の温度環境下でそれぞれ１２００時間の高温放置試験を行い、抵抗の変動率ΔＲ０を測定した。
その結果、図５（ｂ）および図６（ｂ）に示すように、試験時間が７００時間程度の場合には、抵抗の変動率（ΔＲ０）は、１７０℃の場合および１９０℃の場合共に略零を維持するが、試験時間が８００時間に近づくと試験時間の増加に伴って、抵抗の変動率（ΔＲ０）が増加し、実施例１の磁気抵抗素子（Ｔｉ／Pt／Ａｕ＝１００ｎｍ／２０ｎｍ／４５０ｎｍ）の場合に比較して変動量が大きくなることが確認された。
また、１７０℃の高温放置試験での抵抗の変動率は１０００時間で平均７％、標準偏差σは１３．４％であり、１９０℃の高温放置試験での抵抗の変動率は１０００時間で平均１．５％、標準偏差σは７．０％であって、実施例１に比較して変動量が大きいことがわかる。
【００３５】
（実施例２）
実施例２は、実施例１と同様に、短絡電極１３、取り出し電極１４および接続電極１５としてＴｉ／Ｐｔ／Ａｕの積層構造からなる電極を形成したものであるがＰｔの厚さを異ならせたものである。
この実施例２では、各電極１３〜１５を、Ｔｉ／Ｐｔ／Ａｕ＝１００ｎｍ／１０ｎｍ／４５０ｎｍの積層構造で形成した。
そして、このようにして形成した磁気抵抗素子について、上記実施例１と同様の手順で同一の条件下でＰＣＴ試験および高温放置試験を行った。
【００３６】
すなわち、ＰＣＴ試験は、雰囲気温度１２１℃、湿度１００％、２ａｔｍの条件下で２２個の磁気抵抗素子について検査を行い、印加電圧Ｖｃ＝５Ｖとして中点電位を測定した。その結果、図７（ａ）に示すように、試験時間が５００時間に達した場合であっても、中点電位の変動量（Ｖｏｆｆ変動量）は“±５ｍＶ”以内となり、標準偏差σは１．０ｍＶであって、Ｖｏｆｆ変動量は比較的小さく良好な結果を得られることが確認できた。なお、図７（ａ）の横軸は試験時間、縦軸はＶｏｆｆ変動量（ΔＶｏｆｆ）である。
【００３７】
また、高温放置試験は、１７０℃の温度環境下で１２００時間の高温放置試験を行い、抵抗の変動率ΔＲ０を測定した。その結果、図７（ｂ）に示すように、抵抗の変動率（ΔＲ０）は略零近傍を維持し、１０００時間経過した時点での抵抗の変動率（ΔＲ０）は、平均“０．５％”、標準偏差σは“０．１５％”であって、変動量は小さく良好な結果を得られることが確認できた。
なお、図７（ｂ）において、横軸は試験時間、縦軸は、抵抗の変動率（ΔＲ０）である。
したがって、電極を構成するＰｔの電極厚が１０ｎｍであり、実施例１におけるＰｔの層厚（２０ｎｍ）よりも薄くした場合であっても、ＰＣＴ試験および高温放置試験において良好な結果を得ることが確認できた。
【００３８】
（実施例３）
実施例３は、実施例１と同様に、短絡電極１３、取り出し電極１４および接続電極１５としてＴｉ／Ｐｔ／Ａｕの積層構造からなる電極を形成したものであるがＰｔの厚さを異ならせたものである。
この実施例３では、各電極１３〜１５を、Ｔｉ／Ｐｔ／Ａｕ＝１００ｎｍ／５ｎｍ／４５０ｎｍの積層構造で形成した。
そして、このようにして形成した磁気抵抗素子について、上記実施例１と同様の手順で同一の条件下でＰＣＴ試験および高温放置試験を行った。
【００３９】
すなわち、ＰＣＴ試験は、雰囲気温度１２１℃、湿度１００％、２ａｔｍの条件下で２２個の磁気抵抗素子について検査を行い、印加電圧Ｖｃ＝５Ｖとして中点電位を測定した。その結果、図８（ａ）に示すように、試験時間が５００時間に達した場合であっても、中点電位の変動量（Ｖｏｆｆ変動量）は“±５ｍＶ”以内となり、標準偏差σは１．２ｍＶであって、Ｖｏｆｆ変動量は比較的小さく良好な結果を得られることが確認できた。なお、図８（ａ）の横軸は試験時間、縦軸はＶｏｆｆ変動量（ΔＶｏｆｆ）である。
【００４０】
また、高温放置試験は、１７０℃の温度環境下で１２００時間の高温放置試験を行い、抵抗の変動率ΔＲ０を測定した。その結果、図８（ｂ）に示すように、抵抗の変動率（ΔＲ０）は略零近傍を維持し、１０００時間経過した時点での抵抗の変動率（ΔＲ０）は、平均“−０．１％”、標準偏差σは“０．１７％”であって、変動量は小さく良好な結果を得られることが確認できた。
なお、図８（ｂ）において、横軸は試験時間、縦軸は、抵抗の変動率（ΔＲ０）である。
したがって、電極を構成するＰｔの層厚が５ｎｍであり、実施例１におけるＰｔの電極厚（２０ｎｍ）、実施例２におけるＰｔの電極厚（１０ｎｍ）よりも薄くした場合であっても、ＰＣＴ試験および高温放置試験において良好な結果を得ることが確認できた。
【符号の説明】
【００４１】
１  磁気抵抗素子
１１  絶縁基板
１２  感磁部
１２ａ  化合物半導体膜
１３  短絡電極
１４  取り出し電極
１５  接続電極
１６  保護膜
１７  軟樹脂層
【図１】
2012204539.tif 000003
【図２】
2012204539.tif 000004
【図３】
2012204539.tif 000005
【図４】
2012204539.tif 000006
【図５】
2012204539.tif 000007
【図６】
2012204539.tif 000008
【図７】
2012204539.tif 000009
【図８】
2012204539.tif 000010