(57)【要約】【課題】非常に小型で高周波特性に優れたアッテネータを提供すること。【解決手段】実施形態のアッテネータは、グランド層と信号層を備えた誘電体基板と、前記信号層に形成された入力用伝送線路と、前記信号層に形成された出力用伝送線路と、前記入力用伝送線路と前記出力用伝送線路との間に接続された抵抗領域と、この抵抗領域に隣接し、かつ前記伝送線路の内側領域に形成され、前記グランド層に接続されたビアホールと、を有する。【選択図】図１
2012054890.tif 000002
【特許請求の範囲】
【請求項１】
グランド層と信号層を備えた誘電体基板と、
前記信号層に形成された入力用伝送線路と、
前記信号層に形成された出力用伝送線路と、
前記入力用伝送線路と前記出力用伝送線路との間に接続された抵抗領域と、
この抵抗領域に隣接し、かつ前記伝送線路の内側領域に形成され、前記グランド層に接続されたビアホールと、
を有するアッテネータ。
【請求項２】
前記入力用伝送線路または出力用伝送線路のどちらかに前記ビアホールが形成される請求項１記載のアッテネータ。
【請求項３】
前記入力用伝送線路および出力用伝送線路の両方に前記ビアホールが形成される請求項１記載のアッテネータ。
【請求項４】
前記抵抗領域が矩形状である請求項２または３記載のアッテネータ。
【請求項５】
前記抵抗領域が前記伝送線路幅とほぼ同じ幅を有する請求項４記載のアッテネータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、高周波信号を減衰させるアッテネータに関する。
【背景技術】
【０００２】
広帯域の高周波回路において入出力レベルを調整するためにアッテネータが使用される。従来、アッテネータの構成としてπ型のものとＴ型のものが知られている。図７にπ型に構成されたアッテネータの構成を示す。裏面がグランドである誘電体基板７１に導体からなる伝送線路７２を形成し、伝送線路７２の中心には抵抗７３、またグランドと接続されたビアホール７６，７７をそれぞれ有する抵抗７４、７５を用いてπ型アッテネータを形成している。
【０００３】
このようなアッテネータでは、伝送路７２に対して抵抗７４，７５が垂直に形成されるため、高周波特性に悪影響を与える。また、伝送線路７２外に抵抗７４，７５が配置されることから、複数の伝送線路を並列に構成する場合など、これらの抵抗７４，７５の大きさが配線間のスペースの物理的制約となり、このような構造のアッテネータを微細配線に用いることができないという問題がある。
【０００４】
また、高周波特性を改善するために、薄膜抵抗を分布定数的な考察に基づき設計したものがある。（特許文献１参照）しかし、この方法においても伝送線路の両側または片側に、伝送線路と並行に配線されたグランドを配置する必要があり微細配線には向かない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２０６０７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が、解決しようとする課題は、非常に小型で高周波特性に優れたアッテネータを提供することである。
【課題を解決するための手段】
【０００７】
上記課題を達成するために、実施形態のアッテネータは、グランド層と信号層を備えた誘電体基板と、
前記信号層に形成された入力用伝送線路と、前記信号層に形成された出力用伝送線路と、
前記入力用伝送線路と前記出力用伝送線路との間に接続された抵抗領域と、この抵抗領域に隣接し、かつ前記伝送線路の内側領域に形成され、前記グランド層に接続されたビアホールと、を有する。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係るアッテネータの構成図。
【図２】同実施形態におけるＳパラメータの周波数特性図。
【図３】第２の実施形態に係るアッテネータの構成図。
【図４】同実施形態におけるＳパラメータの周波数特性図。
【図５】第３の実施形態に係るアッテネータの構成図。
【図６】同実施形態におけるＳパラメータの周波数特性図。
【図７】従来のアッテネータの構成図。
【発明を実施するための形態】
【０００９】
以下、発明を実施するための実施形態について図１から図６を参照しながら詳細に説明する。
【００１０】
（第1の実施形態）
図１は、第１の実施形態に係るアッテネータの構成図を示す。本実施形態のアッテネータは、裏面がグランド層である誘電体基板１１上にＣｕやＡｕなどの導体材料を用いた入力用伝送線路１２ａ、出力用伝送線路１２ｂを形成し、入力用伝送線路１２ａと出力用伝送線路１２ｂの間には、抵抗領域１３が配置される。また抵抗領域１３に隣接し、グランド層に接続されたビアホール１４を入力線路１２ａ内に形成する。
【００１１】
このビアホール１４は、伝送線路１２ａには接続してはならないため、その周辺には導体材料のない隙間を設ける。具体的には、入力用伝送線路１２ａと抵抗領域１３とを結ぶブリッジ１５ａ、１５ｂを設けている。
【００１２】
本構成において、Ｓパラメータ（Scattering Matrix）を求めるために、電磁界シミュレータ（ＳＯＮＮＥＴ社製  ＳＯＮＮＥＴ）を用いて解析をおこなった。ここで図１に示すように、入力用伝送線路１２ａ、出力用伝送線路１２ｂの幅をＷ、抵抗領域１３の長さをＬＲ、ブリッジ１５ａ、１５ｂの線路長をＬＢ、ブリッジ１５ａ、１５ｂ間の距離をＷＲと定義する。なお、本実施形態では、伝送線路１２ａ、１２ｂの幅Ｗと抵抗領域１３の幅は等しいとしているが、この実施形態に限定されない。抵抗領域１３の幅は、伝送線路幅Ｗより小さくても大きくても本実施形態と同様の効果が得られる。
【００１３】
シミュレーションに用いた条件について説明する。例えば１０ｄＢの減衰量を持つアッテネータを設計するために、基板の大きさは２ｍｍ角で厚さは０．５ｍｍ、誘電率はアルミナ系材料を仮定し９．０とする。入力用伝送線路１２ａ、出力用伝送線路１２ｂの幅を５０Ωの特性インピーダンスとなるようＷ＝０．４５ｍｍとする。抵抗領域１３の長さＬＲ＝０．２１ｍｍ、抵抗領域１３のシート抵抗を１００オーム／□、ブリッジ１５ａ、１５ｂの線路長をＬＢ＝０．１９ｍｍ、ブリッジ１５ａ、１５ｂ間の距離をＷＲ＝０．２５ｍｍとする。また、ビアホール１４の大きさは０．１ｍｍΦとした。
【００１４】
なお、ＬＢの距離は使用する周波数の波長に対して最低でも１／１０以下となるよう十分小さくする方がよい。
【００１５】
図２は、同実施形態におけるＳパラメータの周波数特性図である。縦軸にはＳパラメータの振幅値をｄＢで表し、横軸は周波数を示している。また、周波数特性Ｓ２１を太線、入力反射特性Ｓ１１を実線、出力反射特性Ｓ２２を点線で示している。
【００１６】
図２に示すように、周波数特性Ｓ２１は、低域から４０ＧＨｚまでほぼ一定のという良好な減衰特性（−１０ｄＢ）が得られる。入力反射特性Ｓ１１は、４０ＧＨｚの全帯域にわたり−２０ｄＢ以下の特性が得られる。また、出力反射特性Ｓ２２は、入力反射特性Ｓ１１に比べ特性は劣るが、４０ＧＨｚにおいて−１３ｄＢの反射減衰量が得られる。適用形態にもよるが、出力用伝送線路１２ｂに５０オーム系で設計されたデバイスの入力部と短距離で接続されるような場合は、この程度の反射減衰量があれば、十分使用可能な反射減衰量である。
【００１７】
本実施形態のアッテネータの設計指針について述べる。本実施形態のアッテネータは分布定数型アッテネータなので定性的な説明になるが、アッテネータの減衰量の調整は主として抵抗領域１３の長さＬＲで行うことができる。ＬＲの長さが長いほど減衰量は増加し、短くすれば減少する。
【００１８】
入力反射特性Ｓ１１の調整は、主としてブリッジ１５ａ、１５ｂ間の距離ＷＲによって調整することが可能である。ブリッジ１５ａ、１５ｂと抵抗領域１３との接続点からビアホール１４でグランドに設置されるまでの抵抗分が入力反射特性Ｓ１１に大きく影響するからである。
【００１９】
従って、このように構成された第１の実施形態によれば、入力用伝送線路１２ａ内にビアホール１４を配置した構成において、入力反射特性Ｓ１１の最適化と良好な周波数特性Ｓ２１を得ることができる。また、本実施形態のアッテネータは、入出力伝送線路１２ａ、１２ｂの外側には、抵抗やビアホールが存在しないためアッテネータを内蔵した複数の伝送線路を微小領域に並行に配線することが可能である。
【００２０】
（第２の実施形態）
第１の実施形態において、入力反射特性Ｓ１１は、主としてブリッジ１５ａ、１５ｂ間の距離ＷＲによって調整することが可能であることを述べた。しかし、一つの変数ＷＲで調整を行うのは特性に限界を生じる。適用するシステム形態においては、更に入力反射特性Ｓ１１の特性改善が要求されることもある。第２の実施形態では、入力反射特性Ｓ１１に対して、さらに特性を改善することが可能な実施形態について説明を行う。
【００２１】
図３は、第１の実施形態に係るアッテネータの構成図を示している。本実施形態のアッテネータは、第１の実施形態と同じく、裏面がグランド層である誘電体基板１１上にＣｕやＡｕなどの導体材料を用いた入力用伝送線路３２ａ、出力用伝送線路３２ｂを形成し、入力用伝送線路３２ａと出力用伝送線路３２ｂの間には、抵抗領域３３が配置される。また抵抗領域３３に隣接し、グランド層に接続されたビアホール３４を入力線路３２ａ内に形成する。
【００２２】
このビアホール３４は、伝送線路３２ａには接続してはならないため、その周辺には導体材料のない隙間を設ける。具体的には、入力用伝送線路３２ａと抵抗領域３３とを結ぶブリッジ３５ａ、３５ｂを設けている。
【００２３】
ここで図３に示すように、入力用伝送線路３２ａ、出力用伝送線路３２ｂの幅をＷ、抵抗領域３３の長さをＬＲ、ブリッジ３５ａ、３５ｂの線路長をＬＢ、ブリッジ３５ａ、３５ｂ間の距離をＷＲと定義する。なお、本実施形態では、伝送線路３２ａ、３２ｂの幅Ｗと抵抗領域３３の幅は等しいとしているが、この実施形態に限定されない。抵抗領域３３の幅は、伝送線路幅Ｗより小さくても大きくても本実施形態の効果は得られる。
【００２４】
本実施形態と第１の実施形態の違いは、点線の円内に示す拡大図のように、抵抗領域３３とブリッジ３５ａ、３５ｂとがオーバーラップする領域を設けたことである。従って抵抗領域３３の形状はＴ字を９０度右に回転したような形状となる。ＷＲの長さとオーバーラップの量ＯＬを独立に調整することにより、入力反射特性Ｓ１１の改善が達成される。
【００２５】
シミュレーションに用いた条件について説明する。例えば１０ｄＢの減衰量を持つアッテネータを設計するために、基板の大きさは２ｍｍ角で厚さは０．５ｍｍ、誘電率はアルミナ系材料を仮定し９．０とする。入力用伝送線路３２ａ、出力用伝送線路３２ｂの幅を５０Ωの特性インピーダンスとなるようＷ＝０．４５ｍｍとする。抵抗領域３３の長さＬＲ＝０．２１ｍｍ、抵抗領域３３のシート抵抗を１００オーム／□、ブリッジ３５ａ、３５ｂの線路長をＬＢ＝０．１９ｍｍ、ブリッジ３５ａ、３５ｂ間の距離をＷＲ＝０．２３ｍｍ、ビアホール１４の大きさは０．１ｍｍΦとする。オーバーラップの量ＯＬは０．０２ｍｍである。なお、ＬＢの距離は使用する周波数の波長に対して最低でも１／１０以下となるよう十分小さくする方がよい。
【００２６】
図４は、同実施形態におけるＳパラメータの周波数特性図である。縦軸にはＳパラメータの振幅値をｄＢで表し、横軸は周波数を示している。また、周波数特性Ｓ２１を太線、入力反射特性Ｓ１１を実線、出力反射特性Ｓ２２を点線で示している。
【００２７】
図４に示すように、周波数特性Ｓ２１は、４０ＧＨｚまでほぼ一定の良好な減衰特性（−１０ｄＢ）が得られる。入力反射特性Ｓ１１は、低域から２０ＧＨｚまでの帯域において特性が改善され−３０ｄＢ以下の反射減衰量が得られる。また、出力反射特性Ｓ２２は、第１の実施形態より若干特性は悪くなるが、ほぼ同等であって４０ＧＨｚにおいて−１３ｄＢの反射減衰量が得られる。
【００２８】
従って、第２の実施形態によれば、第１の実施形態の効果に加え、入力反射特性Ｓ１１のさらなる最適化が得られる。
【００２９】
（第３の実施形態）
第１と第２の実施形態は、入力用伝送線路１２ａ、３２ａ内のそれぞれにビアホール１４、３４を設けたものである。このような構成では入力反射特性Ｓ１１と出力反射特性Ｓ２２の特性が非対称になってしまう。例えばアッテネータ単体を商品化する場合など、入力反射特性Ｓ１１と出力反射特性Ｓ２２の特性が同じである方が好ましい場合がある。本実施形態では、入力反射特性Ｓ１１と出力反射特性Ｓ２２の特性を同じとする構成方法について説明する。
【００３０】
図５に、第３の実施形態に係るアッテネータの構成を示す。本実施形態のアッテネータは、裏面がグランド層である誘電体基板１１上にＣｕやＡｕなどの導体材料を用いた入力用伝送線路５２ａ、出力用伝送線路５２ｂを形成し、入力用伝送線路５２ａと出力用伝送線路５２ｂの間には、抵抗領域５３が配置される。また抵抗領域５３に隣接し、グランド層に接続されたビアホール５４ａを入力線路５２ａ内に、またグランド層に接続されたビアホール５４ｂを入力線路５２ｂ内に、抵抗領域５３の中心に対し線対称または点対称に同じサイズのものを配置する。
【００３１】
このビアホール５４ａ、５４ｂは、それぞれ伝送線路５２ａ、５２ｂには接続してはならないため、その周辺には導体材料のない隙間を設ける。具体的には、入力用伝送線路５２ａと抵抗領域５３とを結ぶブリッジ５５ａ、５５ｂおよび出力用伝送線路５２ａと抵抗領域５３とを結ぶブリッジ５５ｃ、５５ｄを設けている。
【００３２】
ここで図５に示すように、入力用伝送線路５２ａ、出力用伝送線路５２ｂの幅をＷ、抵抗領域５３の長さをＬＲ、ブリッジ５５ａ、５５ｂの線路長をＬＢ１、ブリッジ５５ｃ、５５ｄの線路長をＬＢ２、ブリッジ５５ａ、５５ｂ間（ブリッジ５５ｃ、５５ｄ間）の距離をＷＲと定義する。なお、本実施形態では、伝送線路５２ａ、５２ｂの幅Ｗと抵抗領域５３の幅は等しいとしているが、この実施形態に限定されない。抵抗領域５３の幅は、伝送線路幅Ｗより小さくても大きくても本実施形態の効果は得られる。
【００３３】
シミュレーションに用いた条件について説明する。例えば１０ｄＢの減衰量を持つアッテネータを設計するために、基板の大きさは２ｍｍ角で厚さは０．５ｍｍ、誘電率はアルミナ系材料を仮定し９．０とする。入力用伝送線路５２ａ、出力用伝送線路５２ｂの幅を５０Ωの特性インピーダンスとなるようＷ＝０．４５ｍｍとする。抵抗領域５３の長さＬＲ＝０．２１ｍｍ、抵抗領域５３のシート抵抗を１００オーム／□、ブリッジ５５ａ、５５ｂの線路長をＬＢ１＝０．１２ｍｍ、ブリッジ５５ｃ、５５ｄの線路長をＬＢ２＝０．１２ｍｍ、ブリッジ５５ａ、５５ｂの間距離をＷＲ＝０．３０ｍｍとする。また、ビアホール１４の大きさは０．０６ｍｍΦと、第1と第２の実施形態に使用したものより小さくした。なお、ＬＢ１、ＬＢ２の距離は使用する周波数の波長に対して最低でも１／１０以下となるよう十分小さくする方がよい。
【００３４】
図６は、同実施形態におけるＳパラメータの周波数特性図である。縦軸にはＳパラメータの振幅値をｄＢで表し、横軸は周波数を示している。また、周波数特性Ｓ２１を太線、入力反射特性Ｓ１１と出力反射特性Ｓ２２を実線で示している。
【００３５】
図６に示すように、周波数特性Ｓ２１は、第１と第２の実施形態より特性は劣化するものの３ｄＢ帯域が４０ＧＨｚとなる良好な減衰特性（−１０ｄＢ）が得られる。入力反射特性Ｓ１１は、出力反射特性Ｓ２２と完全に一致し、４０ＧＨｚの全帯域にわたり−２０ｄＢ以下の特性が得られる。
【００３６】
従って、第３の実施形態によれば、ビアホール５４ａ，５４ｂを抵抗領域５３の中心に対して線対称または点対称に配置してアッテネータを構成することにより、入力反射特性Ｓ１１と出力反射特性Ｓ２２の特性を一致させながら良好な周波数特性Ｓ２１を得ることが可能である。
【００３７】
さらに、第２の実施形態で示したに、抵抗領域５３に対してオーバーラップ領域を左右対称に形成し、抵抗領域５３の形状を＋の形状にすれば、さらなる特性の改善が見込まれる。
【００３８】
以上説明した少なくとも一つの実施形態のアッテネータによれば、従来π型で用いていた３つの抵抗が不要であり、１つだけの抵抗を用いてアッテネータの形成が可能である。しかも入出力伝送路外には抵抗やビアホールが存在しないため、非常に小型で高周波特性に優れたアッテネータが実現できる。
【００３９】
本発明は、上記実施態様に限定されるものではなく、種々の変形が可能である。例えば上記実施形態では、１０ｄＢの減衰量を持つアッテネータについて説明したが、その他の減衰量、各種誘電体基板においても同様に設計が可能である。また、２層配線の基板について説明したが、多層配線基板においても適用できることは自明である。
【００４０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４１】
１１…誘電体基板
１２ａ、３２ａ，５２ａ…入力用伝送線路
１２ｂ、３２ｂ，５２ｂ…出力用伝送線路
１３，３３，５３…抵抗領域
１４，３４，５４ａ、５４ｂ…ビアホール
１５ａ、１５ｂ、３５ａ、３５ｂ、５５ａ、５５ｂ、５５ｃ、５５ｄ…ブリッジ
【図１】
2012054890.tif 000003
【図２】
2012054890.tif 000004
【図３】
2012054890.tif 000005
【図４】
2012054890.tif 000006
【図５】
2012054890.tif 000007
【図６】
2012054890.tif 000008
【図７】
2012054890.tif 000009