(57)【要約】【課題】半導体集積回路装置の電気的テストにおいて、テストヘッド内の電源からプローブ等に至る比較的長い経路を介して供給される電源電圧の変動を防止するために、通常、テストボード上等に、電界コンデンサ等の大容量のバイパスコンデンサを設置している。しかし、大容量のバイパスコンデンサで吸収できる変動は、せいぜい数十ナノ秒程度の比較的短時間の変動のみであり、１００ナノ秒を超えるような比較的長時間の変動には対応できない。【解決手段】本願発明は、半導体集積回路装置の製造工程中において、半導体集積回路装置の電気的テストを実行するに当たり、電源電圧をテストボード上に設けられた電池から供給するものである。【選択図】図７
2012159331.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）テストボード上に電池および、これを電源とするバッテリ電源供給回路部を搭載したテスト装置を準備する工程；
（ｂ）前記テスト装置の被検査デバイス載置部に被検査デバイスを載置する工程；
（ｃ）前記被検査デバイスが前記被検査デバイス載置部に載置された状態で、前記被検査デバイスの電源端子に、テスト端子を介して、前記バッテリ電源供給回路部からの電源を供給しながら、電気的テストを実行する工程。
【請求項２】
前記１項の半導体集積回路装置の製造方法において、前記バッテリ電源供給回路部は、前記電池の電圧をスイッチング制御して出力する電源駆動部を有する。
【請求項３】
前記２項の半導体集積回路装置の製造方法において、前記バッテリ電源供給回路部は、前記電源駆動部を制御する電源制御部を有する。
【請求項４】
前記３項の半導体集積回路装置の製造方法において、前記電池は、２次電池である。
【請求項５】
前記４項の半導体集積回路装置の製造方法において、前記電池は、電源を供給していない状態において、充電可能とされている。
【請求項６】
前記５項の半導体集積回路装置の製造方法において、前記電源駆動部は、ＤＣ−ＤＣダウンコンバータとして作用する。
【請求項７】
前記６項の半導体集積回路装置の製造方法において、前記電気的テストは、高速スキャンテスト、または高速メモリテストを含む。
【請求項８】
前記７項の半導体集積回路装置の製造方法において、前記被検査デバイスは、マルチコア型ＬＳＩまたは並列処理用ＬＳＩである。
【請求項９】
前記８項の半導体集積回路装置の製造方法において、前記電池は、リチウムポリマ電池である。
【請求項１０】
前記８項の半導体集積回路装置の製造方法において、前記電池は、リチウムフェライト電池である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置（または半導体装置）の製造方法における電気的テスト技術（パッケージテスト、ウエハテスト）に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開平１０−２６７９６３号公報（特許文献１）には、ウエハテストに用いるウエハプローバのプローブカードに取り付けられた信号線用プローブ針および接地線用プローブ針の両先端近傍間にチップコンデンサを取り付けることにより、信号線用プローブ針の誘導性リアクタンスを低減し、これに起因するスパイクノイズのオーバシュート量を削減する技術が開示されている。
【０００３】
日本特開平５−３１２８３３号公報（特許文献２）には、パッケージ検査に用いるパッケージ検査装置のテストボード等において、固定電位に接続された電源用プローブの太さを、信号用プローブの太さよりも、太くすることにより、電源用プローブのインピーダンスを低減する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２６７９６３号公報
【特許文献２】特開平５−３１２８３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体集積回路装置の電気的テスト（ウエハテスト、またはパッケージテスト）において、テストヘッド内の電源からプローブ（プローブ針）等に至る比較的長い経路を介して供給される電源電圧の変動を防止するために、通常、テストボード上等に、電解コンデンサ等の大容量のバイパスコンデンサを設置している。しかし、半導体製造装置の電源(電流)供給を補うためにバイパスコンデンサの大容量化を行うと充電時間の増加、電源の発振を引き起こす可能性がある。また１００ナノ秒を超えるような比較的長い時間の電源(電流)供給不足はバイパスコンデンサでは補うことが出来ない。
【０００６】
一方、個別の被テスト製品に対応した電源モジュールをテストボード上に設置して、当該製品に合わせて電源電流を制御する方法も提案されている。しかし、この電源モジュール方式は、個々の製品に特化したシステムとなるため、汎用性がなく、テストコストの上昇を招く恐れがある。
【０００７】
本願発明は、これらの課題を解決するためになされたものである。
【０００８】
本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】
すなわち、本願の一つの発明は、半導体集積回路装置の製造工程中において、半導体集積回路装置の電気的テストを実行するに当たり、電源電圧をテストボード上に設けられた電池から供給するものである。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、半導体集積回路装置の製造工程中において、半導体集積回路装置の電気的テストを実行するに当たり、電源電圧をテストボード上に設けられた電池から供給することにより、比較的長周期の電源電圧変動を吸収させることができる結果、テスト精度の向上を図ることができる。
【図面の簡単な説明】
【００１４】
【図１】本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイスの一例であるＣＭＯＳ集積回路チップのレイアウトの概要を示すチップ上面図である。
【図２】本願の前記一実施の形態の半導体集積回路装置の製造方法の要部プロセスである電気的テスト工程における電源ノイズ等を説明するノイズ分類説明図である。
【図３】本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上における電源系の構成のアウトラインを説明する模式回路図である。
【図４】図３のバッテリ電源供給回路部内の電源駆動部の構成を説明する部分回路図である。
【図５】図４のノードＰ１における電圧波形を表す波形図である。
【図６】図４のノードＰ２における電圧波形を表す波形図である。
【図７】図３のバッテリ電源供給回路部及びその周辺の構成を説明する全体回路図である。
【図８】図７の電源制御部等の動作を説明するための電圧波形図である。
【図９】図７のバッテリ電源供給回路部等の動作を説明するための電圧波形図（安定状態）である。
【図１０】図７のバッテリ電源供給回路部等の動作を説明するための電圧波形図（電圧上昇中）である。
【図１１】図７のバッテリ電源供給回路部等の動作を説明するための電圧波形図（電圧降下中）である。
【図１２】本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上におけるバッテリ電源供給回路部等の充電機構を説明する全体回路図である。
【図１３】本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程（パッケージテスト工程）に使用するテスト装置（ハンドラ、ＬＳＩテスタ等を含む）の基本的概要を説明するための装置上面模式図である。
【図１４】図１３のＸ−Ｘ’断面に対応する装置模式断面図である。
【図１５】本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程（パッケージテスト工程）に使用するテスト装置（ハンドラ、ＬＳＩテスタ等を含む）の一変形例の概要を説明するための装置上面模式図である。
【図１６】図１５のＸ−Ｘ’断面に対応する装置模式断面図である。
【図１７】本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程（ウエハプローブテスト工程）に使用するプローバ（テスト装置）の基本的概要を説明するためのウエハプローバの断面模式図である。
【図１８】本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程（ウエハプローブテスト工程）に使用するプローバ（テスト装置）の変形例の概要を説明するためのウエハプローバの断面模式図である。
【発明を実施するための形態】
【００１５】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１６】
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）テストボード上に電池および、これを電源とするバッテリ電源供給回路部を搭載したテスト装置を準備する工程；
（ｂ）前記テスト装置の被検査デバイス載置部に被検査デバイスを載置する工程；
（ｃ）前記被検査デバイスが前記被検査デバイス載置部に載置された状態で、前記被検査デバイスの電源端子に、テスト端子を介して、前記バッテリ電源供給回路部からの電源を供給しながら、電気的テストを実行する工程。
【００１７】
２．前記１項の半導体集積回路装置の製造方法において、前記バッテリ電源供給回路部は、前記電池の電圧をスイッチング制御して出力する電源駆動部を有する。
【００１８】
３．前記２項の半導体集積回路装置の製造方法において、前記バッテリ電源供給回路部は、前記電源駆動部を制御する電源制御部を有する。
【００１９】
４．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記電池は、２次電池である。
【００２０】
５．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記電池は、電源を供給していない状態において、充電可能とされている。
【００２１】
６．前記２から５項のいずれか一つの半導体集積回路装置の製造方法において、前記電源駆動部は、ＤＣ−ＤＣダウンコンバータとして作用する。
【００２２】
７．前記１から６項のいずれか一つの半導体集積回路装置の製造方法において、前記電気的テストは、高速スキャンテスト、または高速メモリテストを含む。
【００２３】
８．前記１から７項のいずれか一つの半導体集積回路装置の製造方法において、前記被検査デバイスは、マルチコア型ＬＳＩまたは並列処理用ＬＳＩである。
【００２４】
９．前記１から８項のいずれか一つの半導体集積回路装置の製造方法において、前記電池は、リチウムポリマ電池である。
【００２５】
１０．前記１から８項のいずれか一つの半導体集積回路装置の製造方法において、前記電池は、リチウムフェライト電池である。
【００２６】
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００２７】
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
【００２８】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
【００２９】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００３０】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００３１】
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００３２】
６．半導体集積回路装置、半導体装置等の電気的試験は、ウエハ状態で試験を実行する「ウエハプローブテスト」と、チップに分離した状態またはパッケージされた状態で試験を実行する「パッケージテスト」に分類できる。ウエハプローブテスト、およびパッケージテストの分類は被測定対象の形状によるものであり、物理的に不可能でない限りテスト内容を区分けするものではない。ウエハプローブテストはいわゆるプローブテスト、パッケージテストは、いわゆる選別テスト、最終テストであり、ＤＣパラメトリックテスト、スクリーニングテスト、バーンインテスト、テストバーンイン等が含まれる。
【００３３】
また、「テストボード」というときは、特に、そうでない旨、明記した場合、または、明らかに、そうでないことが明白な場合を除き、パッケージテストにおいて、被検査デバイス用テストソケットを搭載した主要な配線基板を指し、ウエハプローブテストにおいては、プローブカードの主要部を構成する配線基板を指すものとする。
【００３４】
更に、「テスト端子」というときは、特に、そうでない旨、明記した場合、または、明らかに、そうでないことが明白な場合を除き、パッケージテストにおいて、被検査デバイス用テストソケットのテスト端子を指し、ウエハプローブテストにおいては、プローブカードに取り付けられたプローブ針を指すものとする。これに対して、半導体チップ、半導体パッケージ等被検査デバイス側において、テスト時に使用するために被検査デバイスに設けられた特別な端子等は、「テスト用端子」という。
【００３５】
また、本願において、「バッテリ（電池）」とは、エネルギーを化学反応などで電気的エネルギーに変換する電力機器のことを言う。主に、２次電池のことを言うが、適用可能性としては、１次電池であっても良い。一方、「コンデンサ」とは、外部から電位差を付与された場合に、外部の電位が高い場合に電荷を蓄え、外部の電位が低い場合に蓄積した電荷を瞬時に放出する受動素子を言う。
【００３６】
なお、電気的テストに関して、「高速」、「低速」とは、テスト項目の同一カテゴリに属する複数の項目が、動作速度が異なるとき、それらの平均動作速度よりも速いものを「高速」と呼び、平均動作速度よりも遅いものを「低速」と呼ぶ。
【００３７】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００３８】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００３９】
１．本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイスの一例であるＣＭＯＳ集積回路チップのレイアウトの概要等の説明（主に図１）
ここでは、本願の一実施の形態をテスト工程に適用して、特に有効な被検査デバイスとして、マルチコアプロセッサ（Ｍｕｌｔｉｐｌｅ  Ｃｏｒｅ  Ｐｒｏｃｅｓｓｏｒ）を例にとり、具体的に説明するが、マルチコアプロセッサチップに限らず、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）その他、高速演算を並列処理する論理デバイス等に広く適用できる。
【００４０】
図１は本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイスの一例であるＣＭＯＳ集積回路チップのレイアウトの概要を示すチップ上面図である。これに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイスの一例であるＣＭＯＳ集積回路チップのレイアウトの概要等を説明する。
【００４１】
図１に、マルチコアプロセッサチップ２のレイアウトの概要を示す。図１に示すように、半導体チップ２の上面２ａ（デバイス面または第１の主面）の周辺部のパッド配置領域４には、外部電源電極Ｖｄｄ（電源パッド、電源端子）、接地電極Ｇｎｄ（接地パッド、接地端子）、複数の入出力パッドＩ/Ｏ等のボンディングパッド２０が設けられており、その内側には、内部領域の各回路に電源を供給する電源幹配線５が設けられている。チップ２の上面２ａの内部領域には、たとえば、ＣＰＵを中心としたコアロジック領域ＣＬ1，ＣＬ2、各回路へクロックを供給するＰＬＬ回路部（ＰＬＬ）、メモリ回路部（ＲＡＭ）、ＤＤＲ（Ｄｏｕｂｌｅ  Ｄａｔｅ  Ｒａｔｅ）外部メモリ等とのインターフェースを構成する高速インターフェース回路部（ＤＤＲ）、ビルトインセルフテスト回路部（ＢＩＳＴ）等が設けられている。
【００４２】
２．本願の前記一実施の形態の半導体集積回路装置の製造方法の要部プロセスである電気的テスト工程における電源ノイズ等の説明（主に図２）
ここでは、本願の前記一実施の形態で使用するボード上バッテリ電源部９（バッテリ電源供給回路部）等が必要な理由を、電源ノイズの分類を通して説明する。
【００４３】
図２は本願の前記一実施の形態の半導体集積回路装置の製造方法の要部プロセスである電気的テスト工程における電源ノイズ等を説明するノイズ分類説明図である。これに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法の要部プロセスである電気的テスト工程における電源ノイズ等を説明する。
【００４４】
図２の２段目には、定常的な高周波電源ノイズの波形の例が示されている。このような高周波電源ノイズは、１０ｎ秒未満程度の周波数成分を主要な成分とするもので、１マイクロファラド程度未満の低容量コンデンサ（たとえば、積層セラミックコンデンサ）をテスト端子の近傍と接地電位間にデカップリングコンデンサとして挿入することによって低減することができる。
【００４５】
次に、図２の３段目には、瞬間的な電源ドロップに起因する中間周期電源ノイズの波形の例が示されている。このノイズの発生タイミングは、図２の最終段に示すように、内部クロックの変化タイミングとほぼ一致している。このような中間周期電源ノイズは、数十ｎ秒未満程度の周波数成分を主要な成分とするもので、１００マイクロファラド程度以上の大容量コンデンサ（たとえば、電解コンデンサ）をテスト端子の近傍と接地電位間にデカップリングコンデンサとして挿入することによって低減することができる。
【００４６】
図２の最上段には、定常的な電源不足に起因する長周期電源ノイズ（持続時間は百ｎ秒から数百ｎ秒程度）の波形の例が示されている。このノイズの発生タイミングも、図２の最終段に示すように、内部クロックの変化タイミングとほぼ一致している。この場合、１００マイクロファラド程度以上の大容量コンデンサ（たとえば、電解コンデンサ）をテスト端子の近傍と接地電位間にデカップリングコンデンサとして挿入しても、ノイズの十分な低減は達成できない（中間周期成分を吸収する効果はある）。これは、コンデンサは、瞬時の電力不足を補うことはできるが、定常的な電力不足を補うことは不可能だからである。また、あまり大きなコンデンサを挿入すると、被測定回路系が発振する恐れがある。
【００４７】
この種の長周期電源ノイズは、高速動作する回路のテストにおいて、計測波形をひずませる結果、高精度の測定を困難にさせる問題がある。従って、このような長周期電源ノイズを除去するためには、近接配置のデカップリングコンデンサのほかの対策を必要とする。この対策を以下のセクション等に説明する。
【００４８】
３．本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上におけるバッテリ電源供給回路部等の概要説明（主に図３から図６）
後に説明するように、通常、被検査デバイスへ供給する電源は、テスタ本体（またはテスタヘッド）の電源供給回路部から比較的長いケーブル、ポゴピン、テストボード（テストボード上の配線等）を経て行われる。従って、その経路（電源供給経路）のインピーダンスは、比較的大きく、たとえば、一斉にある部分の回路が動作した場合等には、電源供給が応答できず、長周期の電源不足が発生する。これを防ぐには、電源供給経路のインピーダンスを低減することがもっとも直接的な方法であり、このためには、電源供給源をテスト端子の直近であるテストボード上に配置することが有効である。これについて以下説明する。
【００４９】
図３は本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上における電源系の構成のアウトラインを説明する模式回路図である。図４は図３のバッテリ電源供給回路部内の電源駆動部の構成を説明する部分回路図である。図５は図４のノードＰ１における電圧波形を表す波形図である。図６は図４のノードＰ２における電圧波形を表す波形図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上におけるバッテリ電源供給回路部等の概要等を説明する。
【００５０】
図３に示すように、パッケージテストにおけるテストボード１４（ウエハプローブテストの場合は、プローブカード２４）上の被検査デバイス６への電源配線に着目すると、同電源配線と接地電位の間には、各種のデカップリングコンデンサ、すなわち、大容量デカップリングコンデンサＣＤＬ、小容量デカップリングコンデンサＣＤＳ等が、それぞれ必要に応じて、テスト信号（テスタから供給される信号）によって制御されたリレー１２ｄ，１２ｅを介して接続されている（なお、常時接続でよい場合は、リレーを挿入する必要はない）。また、テスト項目によって、電源供給方法を変更できるように、同電源配線には、それぞれ必要に応じて、テスト信号（テスタから供給される信号）によって制御されたリレー１２ｂ，１２ｃを介して、テスタ本体５１（またはテスタヘッド５２）に設けられた通常テスタ電源ＴＶ、および、テストボード１４（ウエハプローブテストの場合は、プローブカード２４）の上面１４ａ等（下面でも、中間でも良い）に設けられたボード上バッテリ電源部９（バッテリ電源供給回路部）が接続されており、必要に応じて、テスト信号によって択一的に選択できるようになっている。また、電源配線のセンス線は、供給されている電圧をモニタまたは帰還できるように、電圧フィードバック端子ＦＢに接続されている（たとえばバッテリ電源供給回路部９または通常テスタ電源ＴＶのフィードバック端子を含む）。
【００５１】
次に図４に示すように、バッテリ電源供給回路部９内の電源駆動部８には、電源である２次電池Ｂ（テストボード上バッテリ）、その出力を制御パルスφ（後に説明する電源制御部７から供給される。たとえば、図７参照）によってスイッチング制御するスイッチング用パワーＭＯＳＦＥＴ１１、これらの出力を平滑する平滑回路等から構成されている。この平滑回路は、電流保持素子として作用するインダクタンス素子Ｌ（たとえばチョークコイル）と、電圧保持素子としての平滑コンデンサＣ（たとえば、比較的大容量の電解コンデンサ）から構成されている。なお、スイッチング用パワーＭＯＳＦＥＴ１１がオフのとき、慣性電流を流すためフリーホイールダイオードＤを設ける。ダイオードはスイッチング速度の速いファストリカバリダイオード等を用いる。電源出力はテスト端子の電源端子Ｖｄｄ（接地電位は、テスト端子の接地端子Ｇｎｄから供給される）から被検査デバイス６に供給される。
【００５２】
ここで、平滑回路の動作は、図５及び図６に簡潔に説明されている。すなわち、整流前のノードＰ１における電圧波形は、図５のように波立っているが、平滑回路の作用によって、整流後のノードでは、図６に示すように、比較的平坦になっている。
【００５３】
なお、通常テスタ電源ＴＶは０から１５ボルト程度の電源供給が可能であり、具体的には、通常の多電源系のＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）デバイスに対して、５ボルト系電源、３ボルト系電源（３．３ボルト）、１ボルト系電源（１．２ボルト）等を供給する。同様にテストボード上のバッテリ電源部９（バッテリ電源供給回路部）は、ＬＳＩに供給する電圧を可変としている。
また、図１に示す電源端子Ｖｄｄは、単一電源系のデバイスであれば、単一であるが、多電源系のデバイスであれば、複数ある。更に、単一電源系のデバイスであっても、内部に降圧回路や昇圧回路を有し、内部多電源系として動いている場合もある。
【００５４】
このようにバッテリ電源供給回路部９は、ＤＣ−ＤＣダウンコンバータとして作用している。
【００５５】
４．本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上におけるバッテリ電源供給回路部等の詳細説明（主に図７から図１１）
ここでは、図４のボード上バッテリ電源部９（バッテリ電源供給回路部）の全体構成及びその周辺の構成および、その動作を含めて説明する。なお、パルスφの電圧波形は、インバータを通過するごとに、そのプラスマイナスが反転するので、特に断らない限り、スイッチング用パワーＭＯＳＦＥＴ１１（図４又は図７等を参照）のゲートに入力される時点で表示する（図８から図１１）。
【００５６】
図７は図３のバッテリ電源供給回路部及びその周辺の構成を説明する全体回路図（電源供給状態）である。図８は図７の電源制御部等の動作を説明するための電圧波形図である。図９は図７のバッテリ電源供給回路部等の動作を説明するための電圧波形図（安定状態）である。図１０は図７のバッテリ電源供給回路部等の動作を説明するための電圧波形図（電圧上昇中）である。図１１は図７のバッテリ電源供給回路部等の動作を説明するための電圧波形図（電圧降下中）である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上におけるバッテリ電源供給回路部等の詳細を説明する。
【００５７】
図７に示すように、テストボード１４（またはプローブカード２４）上のバッテリ電源部９（バッテリ電源供給回路部）の電源駆動部８は、図４とほぼ同様の構造であるが、より具体的に記載したので、若干異なる部分（付加された部分）がある。すなわち、スイッチング用パワーＭＯＳＦＥＴ１１へのパルス信号がバッファ１０（インバータ）を介して供給されるようになっており、テストボード上バッテリＢとスイッチング用パワーＭＯＳＦＥＴ１１の間に、リレー１２ａが挿入され、電源非供給時には、通常テスタ電源ＴＶ（テスタ本体５１またはテスタヘッド５２に内蔵された通常電源）により、充電可能とされている。
【００５８】
一方、テストボード１４（またはプローブカード２４）上のバッテリ電源部９（バッテリ電源供給回路部）の電源制御部７は、テスタ５０からの基準電圧信号Ｖｒとテスト端子の電源端子Ｖｄｄからのフィードバック信号ＦＢ（実際に供給された電圧）との差分をパルス変調部７ｂに出力する電圧比較演算部７ａ、および、差分出力を受けて、この差分出力に対応したパルス変調を実行して電源駆動部８へ出力するパルス変調部７ｂから構成されている。
【００５９】
次に、図８から図１１に従って、バッテリ電源供給回路部９の動作を説明する。図８に示すように、パルス変調部７ｂは、差分信号に従って、パルス幅（ハイの区間の長さ）を調整する。すなわち、フィードバック信号ＦＢが基準電圧信号Ｖｒよりも高い場合（差分がプラス）は、スイッチング用パワーＭＯＳＦＥＴ１１のゲートに印加される制御パルスφのパルス幅を短くする。一方、フィードバック信号ＦＢが基準電圧信号Ｖｒよりも低い場合（差分がマイナス）は、スイッチング用パワーＭＯＳＦＥＴ１１のゲートに印加される制御パルスφのパルス幅を短くする。
【００６０】
このような状態を制御パルスφと整流前のノードＰ１における電圧波形を並べて表示したのが、図９から図１１である。このうち、図９は差分が”０”、すなわち、フィードバック信号ＦＢと基準電圧信号Ｖｒが一致している場合であり、図１０は差分がマイナスの場合であり、図１１は差分がプラスの場合である。
【００６１】
５．本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上におけるバッテリ電源供給回路部等の充電機構の説明（主に図１２）
このセクションでは、セクション４で簡単に触れたテストボード上バッテリＢの充電について更に説明する。
【００６２】
図１２は本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上におけるバッテリ電源供給回路部等の充電機構を説明する全体回路図（バッテリ充電状態）である。これに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上におけるバッテリ電源供給回路部等の充電機構等を説明する。
【００６３】
図１２に示すバッテリ充電状態の回路図は、図７（バッテリから電源供給している状態）とほぼ同じであるが、バッテリ充電状態に対応して、リレー１２ａが切り替えられているほか、充電回路部が図７よりも詳細に表示され、リレー１２ａとテストボード上バッテリＢの間に、過電流防止用のヒューズＨが挿入されている。なお、充電時には、充電するバッテリＢに適合した電圧が、テスタ本体５１（またはテスタヘッド５２）に設けられた通常テスタ電源ＴＶ等の可変電圧直流電源から供給される。
【００６４】
６．本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程（パッケージテスト工程）に使用するテスト装置（ハンドラ、ＬＳＩテスタ等を含む）の基本的概要説明（主に図１３および図１４）
このセクションでは、図４、図７、図１２等に説明したバッテリ電源供給回路部９、バッテリＢ、通常テスタ電源ＴＶ等のパッケージテスタ５０（テスト装置）内における配置等に関して、その一例を説明する。
【００６５】
図１３は本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程（パッケージテスト工程）に使用するテスト装置（ハンドラ、ＬＳＩテスタ等を含む）の基本的概要を説明するためのハンドラ上面模式図である。図１４は図１３のＸ−Ｘ’断面に対応する装置模式断面図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程（パッケージテスト工程）に使用するテスト装置（ハンドラ、ＬＳＩテスタ等を含む）の基本的概要等を説明する。
【００６６】
図１３及び図１４に示すように、テスト装置５０のテスタヘッド５２の上面に、パフォーマンスボード１８等の補助ボード、ポゴピン群１７等を介して、テストボード１４が設置されている。テストボード１４の上面１４ａには、テストソケット１５が取り付けられており、このテストソケット１５内のソケット端子２８（テスト端子）に被検査デバイス６（たとえば、ＢＧＡ等の半導体パッケージ３）のバンプ電極１９（すなわち、外部端子であり、ＱＦＰ等の場合は、外部リード）をコンタクトさせた状態で電気的試験を実行する。電気的試験の際の通常電源やテスト信号は、テスト装置５０のテスタ本体５１に設けられた通常テスタ電源ＴＶおよびテスト回路部５４から電源＆信号ケーブル５３（たとえば数千本のケーブルの束からなる）を介し、更にテスタヘッド５２内、パフォーマンスボード１８、ポゴピン群１７、テストボード１４のポゴピンによる接続部１６、テストボード１４内の配線、テストソケット１５、ソケット端子２８（テスト端子）等を介して、被検査デバイス６に供給される（計測はこの逆経路である）。
【００６７】
ここで、テストボード１４の上面１４ａのテストソケット１５の直近には、バッテリＢおよびバッテリ電源供給回路部９が設けられている。
【００６８】
７．本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程（パッケージテスト工程）に使用するテスト装置（ハンドラ、ＬＳＩテスタ等を含む）の一変形例の概要説明（主に図１５および図１６）
このセクションでは、セクション６で説明したパッケージテストに使用するテスト装置５０の変形例について説明する。
【００６９】
図１５は本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程（パッケージテスト工程）に使用するテスト装置（ハンドラ、ＬＳＩテスタ等を含む）の一変形例の概要を説明するためのハンドラ上面模式図である。図１６は図１５のＸ−Ｘ’断面に対応する装置模式断面図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程（パッケージテスト工程）に使用するテスト装置（ハンドラ、ＬＳＩテスタ等を含む）の一変形例の概要等を説明する。
【００７０】
図１５及び図１６からわかるように、この変形例のテスト装置５０では、通常テスタ電源ＴＶをテストボード１４により近いテスタヘッド５２内に設けているので、通常テスタ電源ＴＶと被検査デバイス６との間のインピーダンスを低減できるので、通常テスタ電源ＴＶより電源供給可能な範囲（テスト項目や製品の種類）を広げることができる。なお、その他の構成は、図１３及び図１４に示したものと同じである。
【００７１】
８．本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程（ウエハプローブテスト工程）に使用するプローバ（テスト装置）の基本的概要および変形例の概要説明（主に図１７および図１８）
このセクションでは、セクション６及び７に対応するウエハプローブテストの際に使用するテスト装置（ウエハプローバ、ＬＳＩテスタ等を含む）について説明する。
【００７２】
図１７は本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程（ウエハプローブテスト工程）に使用するプローバ（テスト装置）の基本的概要を説明するためのウエハプローバの上面模式図である。図１８は本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程（ウエハプローブテスト工程）に使用するプローバ（テスト装置）の変形例の概要を説明するためのウエハプローバの上面模式図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程（ウエハプローブテスト工程）に使用するプローバ（テスト装置）の基本的概要および変形例の概要等を説明する。
【００７３】
（１）テスタ本体に通常テスタ電源を設けた例（主に図１７）：
図１７に示すように、ウエハプローバ６０のプローバ基台２５の上面には、ウエハステージ２６を介して、被検査デバイスであるウエハ１が設置されており、その上方のテスタヘッド５２の下面には、パフォーマンスボード１８等の補助ボード、ポゴピン群１７等を介して、プローブカード２４（テストボード）が設置されている。プローブカード２４（テストボード）の下面１４には、プローブ針２７（テスト端子）が取り付けられており、このプローブ針２７（テスト端子）にウエハ１（被検査デバイス）上のボンディングパッド２０等の外部端子をコンタクトさせた状態で電気的試験を実行する。電気的試験の際の通常電源やテスト信号は、テスト装置５０のテスタ本体５１に設けられた通常テスタ電源ＴＶおよびテスト回路部５４から電源＆信号ケーブル５３（たとえば数千本のケーブルの束からなる）を介し、更にテスタヘッド５２内、パフォーマンスボード１８、ポゴピン群１７、テストボード１４、テストボード１４内の配線、プローブ針２７（テスト端子）等を介して、ウエハ１（被検査デバイス）に供給される（計測はこの逆経路である）。
【００７４】
ここで、プローブカード２４（テストボード）の上面１４ａであってプローブ針２７（テスト端子）が取り付け部の直近には、バッテリＢおよびバッテリ電源供給回路部９が設けられている。
【００７５】
（２）テスタヘッドに通常テスタ電源を設けた例（主に図１８）：
図１８に示すように、この例は、前記セクション８の（１）のテスト装置５０の変形例で、図１７に示すものとの相違は、通常テスタ電源ＴＶをプローブカード２４（テストボード）により近いテスタヘッド５２内に設けているので、通常テスタ電源ＴＶとウエハ１（被検査デバイス６）との間のインピーダンスを低減できるので、通常テスタ電源ＴＶより電源供給可能な範囲（テスト項目や製品の種類）を広げることができる。なお、その他の構成は、図１７に示したものと同じである。
【００７６】
９．本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程における具体的テスト項目に関する考察（主に図１を参照）
このセクションでは、電気的テストの内容を構成する主要項目と、それらへのテストボード上のバッテリ電源部９（バッテリ電源供給回路部）すなわち、近接配置バッテリ駆動電源の適用適合性について説明する。
【００７７】
（１）特に適合したテスト項目：
特に適合したテスト項目は、高速スキャンテスト、高速メモリテスト、モジュールテスト（ＣＰＵ，ＤＳＰ）等の高速機能テスト（Ｈｉｇｈ  Ｓｐｅｅｄ  Ｆｕｎｃｔｉｏｎ  Ｔｅｓｔ）である。高速スキャンテストは、被検査デバイス（半導体パッケージすなわち、半導体チップを有するパッケージ化されたＬＳＩまたは、ウエハ上の単一又は複数のチップ領域）の論理回路の機能をテストするために、チップ内に組み込まれたビルトインセルフテスト回路部等を通して、外部端子から信号を与えて、期待通りの論理動作をするか否かを高速動作させて確認するものである。
【００７８】
高速メモリテストは、被検査デバイスのＲＡＭ等のメモリ回路の機能をテストするために、チップ内に組み込まれたビルトインセルフテスト回路部等を通して、外部端子から書き込み信号を与えて、期待通り読み出せるか否かを高速動作させて確認するものである。
【００７９】
モジュールテストは、被検査デバイス内の特定の論理機能でまとまったブロックを、チップ内に組み込まれたビルトインセルフテスト回路部等を通して、外部から信号を与えて、期待通りの論理動作をするか否かを高速動作させて確認するものである。
【００８０】
（２）適合したテスト項目：
前記（１）ほどではないが、適合したテスト項目は、Ｉｖ  Ｆｕｎｃｔｉｏｎテスト、スクリーニングテスト、低速スキャンテスト、低速メモリテスト等の比較的低速のテストである。
【００８１】
Ｉｖ  Ｆｕｎｃｔｉｏｎテストは、標準より低い電源電圧をＬＳＩに供給している状態で、外部端子から信号を与えて、期待通りの論理動作をするか否かを確認するものである。
【００８２】
スクリーニングテストは、標準より高い電源電圧をＬＳＩに供給している状態で、外部端子から信号を与えて、論理動作等をさせながら回路にストレスを与えて、製造欠陥等を加速させるものである。
【００８３】
低速スキャンテストは、被検査デバイスの論理回路の機能をテストするために、チップ内に組み込まれたビルトインセルフテスト回路部等を通して、外部端子から信号を与えて、期待通りの論理動作をするか否かを比較的低速動作させて確認するものである。
【００８４】
低速メモリテストは、被検査デバイスのＲＡＭ等のメモリ回路の機能をテストするために、チップ内に組み込まれたビルトインセルフテスト回路部等を通して、外部端子から書き込み信号を与えて、期待通り読み出せるか否かを比較的低速動作させて確認するものである。
【００８５】
（３）適合しないテスト項目：
適合しないテスト項目は、ｉｄｄｓテスト、ＤＣテスト、ｉｄｄテスト、Ｍｕｌｔｉ−ｉｄｄｓテスト（ｉｄｄｑテスト）等のテストである。
【００８６】
ｉｄｄｓテストは、ＬＳＩの論理回路、Ｉ/Ｏ端子を論理的に電源電流が流れない条件に設定し、ＬＳＩ動作を静止させた状態で流れる電流を測定し製造不良を検出するものである。
【００８７】
ＤＣテストは、ＬＳＩの論理動作を特定条件で保持し、主に外部端子の電圧および電流を測定するものである。
【００８８】
ｉｄｄテストは、ＬＳＩ動作時の電源電流（消費電流）を確認するテストである。
【００８９】
Ｍｕｌｔｉ−ｉｄｄｓテスト（ｉｄｄｑテスト）は、ＬＳＩの論理回路を論理的に電源電流が流れない条件に設定し、ＬＳＩ動作を静止させた状態で流れる電流を測定し、製造不良を確認するものであり、ＬＳＩを複数の異なる条件で静止させた状態で測定を繰り返し、電流値の変化を確認するものである。
【００９０】
１０．本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用する２次電池についての補足的な説明（主に図４、図７および図１２を参照）
前記実施の形態等に適合した２次電池に関する補足的説明を行う。以下では、２種類の代表的２次電池について説明するが、その他の２次電池でもよいことはいうまでもない。また、状況により、１次電池を使用してもよい。
【００９１】
（１）リチウムイオンポリマー電池：
リチウムイオンポリマー電池は、単位セルあたり、３．７ボルト程度であり、外部電源電圧として、１．２ボルトを供給するのであれば、たとえばテストボード上バッテリＢを２セルで７．４ボルトとする。また、３．３ボルトや５ボルトを供給するのであれば、たとえばテストボード上バッテリＢを４セルで１４．８ボルトとする。リチウムイオンポリマー電池は、３５アンペア級の高電流が取り出せる（内部抵抗が低い）メリットがある反面、発火性が高いという欠点を有する。
【００９２】
（２）リチウムフェライト電池：
リチウムフェライト電池は、単位セルあたり、３．２ボルト程度であり、外部電源電圧として、１．２ボルトを供給するのであれば、たとえばテストボード上バッテリＢを２セルで６．４ボルトとする。また、３．３ボルトや５ボルトを供給するのであれば、たとえばテストボード上バッテリＢを４セルで１２．８ボルトとする。リチウムフェライト電池は、１５アンペア級の比較的高電流が取り出せるメリットがあるほか、発火性が低いというメリットを有する。ただし、高電流特性に関しては、リチウムイオンポリマー電池の方が有利である。
【００９３】
１１．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００９４】
例えば、前記実施の形態では、パッケージテストについては、被検査デバイスとして、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）を例に取り具体的に説明したが、本願発明はそれに限定されるものではなく、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）等にも適用できることは言うまでもない。
【符号の説明】
【００９５】
１  ウエハ
２  半導体チップまたは半導体チップ領域
２ａ  半導体チップのデバイス面
３  半導体パッケージ
４  パッド配置領域
５  電源幹配線
６  被検査デバイス
７  電源制御部
７ａ  電圧比較演算部
７ｂ  パルス変調部
８  電源駆動部
９  テストボード上のバッテリ電源部（バッテリ電源供給回路部）
１０  バッファ
１１  スイッチング用パワーＭＯＳＦＥＴ
１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ  リレー
１４  テストボード
１４ａ  テストボード上面
１５  テストソケット
１６  ポゴピンによる接続部
１７  ポゴピン（ポゴピン群）
１８  パフォーマンスボード
１９  バンプ電極（外部端子）
２０  ボンディングパッド（テストパッド、外部端子）
２４  プローブカード（プローブテストにおけるテストボード）
２５  プローバ基台
２６  ウエハステージ
２７  プローブ針（テスト端子）
２８  ソケット端子（テスト端子）
５０  テスタ（テスト装置）
５１  テスタ本体
５２  テスタヘッド
５３  電源＆信号ケーブル
５４  テスト回路部
６０  プローバ
Ｂ  テストボード上バッテリ
ＢＩＳＴ  ビルトインセルフテスト回路部
Ｃ  平滑コンデンサ
ＣＤＬ  大容量デカップリングコンデンサ
ＣＤＳ  小容量デカップリングコンデンサ
ＣＬ1，ＣＬ2  内部コアロジック部
Ｄ  フリーホイールダイオード
ＤＤＲ  高速インターフェース回路部
ＦＢ  電圧フィードバック端子（フィードバック信号）
Ｇｎｄ  接地電極（接地パッド、接地端子、テスト端子の接地端子）
Ｈ  ヒューズ
Ｌ  インダクタンス素子
Ｉ/Ｏ  入出力パッド
Ｐ１  整流前のノード
Ｐ２  整流後のノード
ＰＬＬ  ＰＬＬ回路部
ＲＡＭ  メモリ回路部
ＴＶ  通常テスタ電源
Ｖｄｄ  外部電源電極（電源パッド、電源端子、テスト端子の電源端子）
Ｖｒ  テスタからの出力指示電圧（基準電圧信号）
φ  制御パルス
【図１】
2012159331.tif 000003
【図２】
2012159331.tif 000004
【図３】
2012159331.tif 000005
【図４】
2012159331.tif 000006
【図５】
2012159331.tif 000007
【図６】
2012159331.tif 000008
【図７】
2012159331.tif 000009
【図８】
2012159331.tif 000010
【図９】
2012159331.tif 000011
【図１０】
2012159331.tif 000012
【図１１】
2012159331.tif 000013
【図１２】
2012159331.tif 000014
【図１３】
2012159331.tif 000015
【図１４】
2012159331.tif 000016
【図１５】
2012159331.tif 000017
【図１６】
2012159331.tif 000018
【図１７】
2012159331.tif 000019
【図１８】
2012159331.tif 000020