(57)【要約】【課題】  フリップチップ実装用のＳｉチップを絶縁基板に実装した場合、Ｓｉチップの実装領域に相当する部分の半田ボールに半田クラックが入る。【解決手段】  絶縁基板２の裏面には、半田ボール３をリング状に配列させ、絶縁基板２の外周から内側に向かって複数列配列させる。この様な構造では、絶縁基板の中央には、半田ボール３の非配置領域を設ける事が可能となる。よって、この部分にＳｉチップ１をフェイスダウンで実装する事で半田ボールのクラックを防止できる。【選択図】図１
2012204565.tif 000002
【特許請求の範囲】
【請求項１】
表面および裏面に絶縁層と導電パターンが少なくとも１層ずつ積層された基板と、前記基板の最表面に設けられた第１の導電パターンと、前記第１の導電パターンと前記基板に設けられたスルーホールを介して電気的に接続され、前記基板の裏面に設けられた半田ボール設置用のパッド電極とを有する絶縁基板と、
前記絶縁基板の前記第１の導電パターンと電気的に接続され、前記絶縁基板の表面にフェイスダウンで設けられたＳｉチップと、
前記絶縁基板の前記第１の導電パターンと電気的に接続され、前記絶縁基板の表面に設けられたリード型の半導体パッケージまたはボールグリット型の半導体パッケージとを有する半導体モジュールであり、
前記パッド電極は、リング状に配置され、前記絶縁基板の外周から内側に向かって複数の列で設けられ、
前記Ｓｉチップは、前記パッド電極の配置領域に囲まれ、前記パッド電極の非配置領域に設けられる事を特徴とした半導体モジュール。
【請求項２】
表面および裏面に絶縁層と導電パターンが少なくとも１層ずつ積層された基板と、前記基板の最表面に設けられた第１の導電パターンと、前記第１の導電パターンと前記基板に設けられたスルーホールを介して電気的に接続され、前記基板の裏面に設けられた半田ボール設置用のパッド電極と、前記パッド電極に設けられた半田ボールとを有する絶縁基板と、
前記絶縁基板の前記第１の導電パターンと電気的に接続され、前記絶縁基板の表面にフェイスダウンで設けられたＳｉチップと、
前記絶縁基板の前記第１の導電パターンと電気的に接続され、前記絶縁基板の表面に設けられたリード型の半導体パッケージまたはボールグリット型の半導体パッケージとを有する半導体モジュールであり、
前記パッド電極および前記半田ボールは、リング状に配置され、前記絶縁基板の外周から内側に向かって複数の列で設けられ、
前記Ｓｉチップは、前記半田ボールの配置領域に囲まれ、前記半田ボールの非配置領域に設けられる事を特徴とした半導体モジュール。
【請求項３】
前記Ｓｉチップは、前記絶縁基板の裏面で、前記非配置領域に相当する所に設けられる請求項１または請求項２に記載の半導体モジュール。
【請求項４】
前記Ｓｉチップと前記絶縁基板の間には、アンダーフィルが設けられる請求項３に記載の半導体モジュール。
【請求項５】
前記Ｓｉチップまたは前記リード型の半導体パッケージと電気的に接続され、セラミックを主材料とするチップ素子は、前記非配置領域に相当する前記絶縁基板の表面または裏面に設けられる請求項４に記載の半導体モジュール。
【請求項６】
前記絶縁基板の半田ボール配置領域と前記Ｓｉチップの実装領域との間は、前記チップ素子が配置される請求項５に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信頼性が向上された半導体モジュールに関するものである。
【背景技術】
【０００２】
近年の携帯機器は、小型でありながら、高性能なものが沢山増えて来た。これは、軽薄短小の技術を推し進めてきた結果である。例えば、ＬＳＩは、半導体技術の進歩により、沢山の回路が１チップの中に作りこまれている。昔であれば、プリント基板の上に部品を並べて構成しないと実現できないものまでもＳｉの中に入るようになって来た。よって、プリント基板の上の部品がドンドン削減でき、実装基板も含めたモジュールのサイズが小さくなってきている。
【０００３】
一方、このＳｉチップのパッケージング技術も進歩が著しい。以下に簡単に触れてみたい。先ず、一般には、リードフレームを採用する。このリードフレームは、アイランド、このアイランドに一端が近接し他端が外に伸びたリードを有する  。そして、Ｓｉチップはアイランドに固着され、Ｓｉチップ上の電極は、金属細線を使って、前記リードと電気的に接続されている。そしてチップの固着されたアイランド全域、リードの一端が樹脂で封止される。このリードフレーム型パッケージ（図では、リード型パッケージとする。）は、リードが樹脂封止部から外に出る分だけ、パッケージの外形が大きくなる欠点が有る。しかし、実装基板に半田で取り付けた時、実装基板とチップとの熱膨張係数αが大きく異なっていても、リードが湾曲することで、外部からの力を吸収し、チップ自体の損傷を防止できるメリットがある。
【０００４】
続いて、ＭＡＰ法（Matrix  Array  Packaging  Method）で製造されたパッケージについて説明する。リードフレームを採用するタイプと基板を採用するタイプがあり、ここでは後者で説明する。先ずは大板の絶縁基板がある。この絶縁基板の表面は、ユニットパターンがマトリックス状に並んでいる。このユニットパターンの構成は、アイランド、内部電極、配線等から構成される。例えばアイランドには、チップが実装され、更に内部電極とチップの電極は、金属細線で電気的に接続される。そしてこの大板の絶縁基板全体を一括してモールドし、ユニット毎に格子状にダイシングして、固片にする。この構造は、パッケージ外形からリードが飛び出さないので、フレーム型パッケージよりも小型である。しかしながら、フレーム型の様に、リードが湾曲して応力を緩和するような事は、難しい。でもインターポーザ基板と言われているように、絶縁基板自体が、Ｓｉチップと実装基板との間のαの違いを吸収することができる。
【０００５】
更には、フリップチップがある。これは、一般にＷＬＰ(Wafer  Level  Package)法で形成されたＳｉチップをフェイスダウンで実装する方法である。このフリップチップは、ＣＳＰとも呼ばれ、チップサイズで提供できる。従って一番小さいサイズで実装基板に実装可能で、実装密度の向上につながる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−９１５２９号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図４は、その一例であり、（Ａ）が上面、そして（Ｃ）が断面図である。このＳｉチップ１は、絶縁基板２にフェイスダウンで実装される。すると、Ｓｉチップ１の下方に対応し、絶縁基板２の裏面に設けられた半田ボール３にクラックが発生する問題があった。
【課題を解決するための手段】
【０００８】
本発明は、前述の課題を解決するもので、
表面および裏面に絶縁層と導電パターンが少なくとも１層ずつ積層された基板と、前記基板の最表面に設けられた第１の導電パターンと、前記第１の導電パターンと前記基板に設けられたスルーホールを介して電気的に接続され、前記基板の裏面に設けられた半田ボール設置用のパッド電極とを有する絶縁基板と、
前記絶縁基板の前記第１の導電パターンと電気的に接続され、前記絶縁基板の表面にフェイスダウンで設けられたＳｉチップと、
前記絶縁基板の前記第１の導電パターンと電気的に接続され、前記絶縁基板の表面に設けられたリード型の半導体パッケージとを有する半導体モジュールであり、
前記パッド電極は、リング状に配置され、前記絶縁基板の外周から内側に向かって複数の列で設けられ、
前記Ｓｉチップは、前記パッド電極の配置領域に囲まれ、前記パッド電極の非配置領域に設けられる事で解決するものである。
【発明の効果】
【０００９】
Ｓｉチップの硬さで規制される領域には、半田ボールが設けられていないため、半田ボールのクラックを抑止できる。しかも配置領域７と非配置領域１１との境界から、スペースを設けてＳｉチップを配置することで、内側に設けられた半田ボールにも外力が加わらない。
【図面の簡単な説明】
【００１０】
【図１】本発明の半導体モジュールを説明する図である。
【図２】本発明の半導体モジュールを説明する図である。
【図３】本発明の半導体モジュールを説明する図である。
【図４】従来の半導体モジュールを説明する図である。
【発明を実施するための形態】
【００１１】
以下本発明の実施の形態について説明する。図１は、絶縁基板２が用意され、絶縁基板２には、以下の素子が実装されている。尚、図１（Ａ）は、上面から見た平面図、図１（Ｂ）は、裏面から見た平面図、更に図１（Ｃ）は、Ｓｉチップ１の配置を説明する断面図で、他の素子は省略している。つまりフリップチップ用のＳｉチップ１、面実装用のボールグリッド型樹脂パッケージ４、リードフレーム採用の半導体樹脂パッケージ（図面では、リード型パッケージ）５、コンデンサや抵抗から成るチップ素子６である。また図示していないが、コネクタ、水晶振動子、ＳＡＷフィルタ等も実装される場合が有る。
【００１２】
絶縁基板２は、絶縁性樹脂から成るコア層（または基板）を有し、この絶縁性樹脂を絶縁層とするかまたは別に絶縁層を設ける場合があるが、表と裏に、夫々絶縁層と導電パターンを繰り返し積層したものである。一般には、少なくとも２層基板、４層基板、６層基板・・・と成る。この絶縁基板２の最表面は、前記素子が実装されるため、最上層には導電パターンが形成される。この導電パターンは、図では、省略するが、素子１、４〜６を実装するためのもので、電極、前記電極と一体でなる配線、この配線と一体で、下層の電極とスルーホールを介して接続するスルーホール電極等が設けられる。また、必要によっては、ベアチップが接続される場合も有る。この場合、例えば、パワートランジスタで、チップ裏面が半田やＡｇペーストで固着されるアイランド、このベアチップと金属細線を介して接続されるパッド等が設けられている。尚、２層、４層、６層でその厚みは、０．２ｍｍ，０．４ｍｍ，０．６ｍｍ程度であり、この０．２〜０．６ｍｍ程度の範囲で本発明は、その効果を有する。
【００１３】
一方、絶縁基板２の最裏面には、半田ボール接続用のパッド（図面では省略する。）が、リング状に形成され、更にこのパッドの表面には、必要により半田ボール３が設けられている。このパッドまたは半田ボール３は、絶縁基板２の外周から内側に向かい、側辺と平行に複数本のリングが設けられる様に配列される。図面では、３列の矩形状のリングが並んでいる。このリング列の配置領域（図では半田ボール配置領域）７は、図１（Ｂ）を見ることで理解され、この絶縁基板２の外周から、最内周の半田ボールの内側部分（図面では矩形で示す点線の部分）である。実質、この配置領域７に半田ボールが列をなして形成される。そしてパッドは、一端が一体で成る再配線が設けられ、再配線の他端は上層の電極とスルーホールで接続されるために、スルーホール電極が設けられる。図１（Ａ）の太い点線が大まかでは有るが、最表面の配線を示すものである。Ｓｉチップと電気的に接続された配線は、Ｓｉチップの下層から配置領域7に延在され、最終的にはパッドと電気的に接続される。尚、（Ａ）と（Ｂ）に示す点線から成る矩形は、一致したものである。
【００１４】
続いて、素子について、更に説明する。まずフリップチップ実装用のＳｉチップ１を説明する。これは、ＷＬＰ（Wafer  Level  Packaging  Method）で製造され、ウェハ状態で半田ボールが載せられ、ダイシングされて、固片化されている。形状は、表面、裏面および４側面から成り、表面の電極に半田ボールまたは半田バンプが設けられている。そしてこのチップは、表面が実装基板２に対向し、下に向かって配置されている。いわゆるフェイスダウン実装である。尚、Ｓｉチップ１の表面と実装基板２の表面との間には、絶縁性樹脂からなるアンダーフィル８が設けられている。
【００１５】
続いて、面実装用のボールグリッド型樹脂パッケージ４について説明する。このパッケージ４は、インターポーザとしての基板を採用し、この上に半導体チップが実装されて封止されている。樹脂封止部は、基板よりも内側になるもの、そしてＭＡＰ（Matrix Array Packaging Method）ででき、基板外周と封止部外周が一致しているものの２タイプが有る。ここでは、一例として、ＭＡＰ法で製造されたパッケージで図示してあり、以下簡単に説明する。この絶縁基板は、半導体チップと実装基板の間に挿入されるため、バッファーの役目を果たす。また絶縁基板は、樹脂で成る事から、外力が加わったときでも、絶縁基板自体が反り、その外力を吸収することができる。リードフレーム型ほどは、吸収はできないが、ある程度は吸収可能である。また封止部が絶縁基板の内側に配置されたパッケージは、点線の丸で囲んだものであるが、封止部より外側には、鍔状に絶縁基板があり、この鍔状部がＭＡＰパッケージに比べ吸収能力がある。
【００１６】
更には、リードフレーム採用の半導体樹脂パッケージ５について説明する。このタイプは、リードフレームを採用し、リードフレームには、少なくともアイランド、そしてアイランドの周囲に配置されるリードが設けられている。このアイランドには、半導体チップが固着され、半導体チップの電極とリードとは金属細線で電気的に接続されている。またアイランド、アイランドに近接したリードの一端は、絶縁性樹脂で封止されており、リードの他端は、絶縁性樹脂から外に突出している。またパッケージの裏面に露出し、平面的に見て、外形内の納まったものもある。どちらにしても、リードは、Ｃｕを主材料とし、柔らかいため、外力を吸収する。特に、リードがパッケージの外形から突出されていると、この突出された部分で緩和できる。
【００１７】
最後に、コンデンサや抵抗から成るチップ素子６について説明する。このチップ素子は、チップ抵抗、チップコンデンサと呼ばれ、主材料がセラミックからなる。外形は、表面、裏面および４側面から成る直方体で、両端にはＡｕまたはＳｎ等のメッキ膜が形成された電極が設けられている。
【００１８】
本発明の特徴は、このフリップチップの実装エリアに関係するものである。このＳｉチップ１は、他のパッケージと異なり、パッケージに相当する部分が全てＳｉであり、その硬度や熱膨張係数αがそのままＳｉである。特に絶縁基板２とＳｉチップ１との間にはアンダーフィル８が設けられ、アンダーフィル８の配置領域に相当する絶縁基板２は、Ｓｉの硬さが反映される。その結果、実装基板に半導体モジュール１０を実装すると、アンダーフィル８またはＳｉチップ１の設置領域に相当する絶縁基板は、実装基板のαに追随できず、仮に半田ボールが形成されていると、半田ボールに３にクラックが発生する恐れが有る。よって本発明は、絶縁基板２に於いて、半田ボール３（または半田ボール接続用のパッド）の配置領域７で囲まれた非配置領域１１に、Ｓｉチップを配置することに有る。この領域は、半田ボール３が設けられていないので、実装基板の膨張収縮の追随を考慮する必要がない。
【００１９】
更に図２で説明する。（Ａ）は、上面から見た平面図、（Ｂ）は、裏面から見た平面図、更に（Ｃ）は、配置領域を説明する断面図である。まず図２（Ａ）の斜線で示す部分が半田ボール３の配置領域7である。前述したようにフリップチップ用のＳｉチップ１は、フェイスダウンで実装され、前記非配置領域１１に設けられる。そして（Ａ）に示すように、Ｓｉチップ１の周囲は、配置領域７で囲まれるように配置される。つまり点線で示す矩形の部分からある間隔を持って内側に配置される。例えば２ｍｍ〜３ｍｍ程度離間した方が良い。このように配置すれば、Ｓｉチップ１の硬さで、絶縁基板２の緩和動作が規制される領域は、更に内側になり、矩形で示す点線の内側または外側の近傍は、Ｓｉチップ１の規制が届かず緩和される。よって半田ボール配置領域７に設けられ、前記非配置領域１１に近い部分の半田ボール３は、絶縁基板２自身が柔軟性を維持しているため、半田ボール３のクラックを防止できる。尚、この非配置領域１１に対応する前記絶縁基板の裏側に前記Ｓｉチップ１を配置しても良い。この場合も、前述したように矩形部分から内側に離間した方が良い。
【００２０】
一方、半田ボール配置領域７には、前記ボールグリッド型樹脂パッケージ４、およびリードフレーム採用の半導体樹脂パッケージ５が実装される。特にリードがパッケージの外形から突出されているパッケージ５は、リード自体が柔軟性に富むため、配置領域７の中に設けられる。すれば、絶縁基板自体の柔軟性を有る程度保持でき、半田ボールのクラック防止となる。前記ボールグリッド型パッケージ４は、リード型のパッケージ５よりも柔軟性に劣ることから、このパッケージ４は、配置領域７、または配置領域７と非配置領域１１の近傍に配置される。尚、半田ボール配置領域７には、Ｓｉチップは、設けられない。
【００２１】
またチップ素子６もセラミック材であるため、非無配置領域１１に設ける。このセラミックの硬さが、絶縁基板２に影響するため、半田ボール３のクラックを防止することができる。尚、図２（Ｃ）に示すように、非配置領域１１に相当する絶縁基板２の裏側に配置しても良い。
【００２２】
続いて、素子埋め込み基板２について、図３を参照して説明する。これは、一般にはエンベデッド基板と呼ばれるものであり、ベアのＳｉチップ１が非無配置領域１１に対応する基板２に埋め込まれるものであり、他の構成は、図１または図２と同じ構成である。
【００２３】
この基板２は、絶縁性樹脂から成るコア層を有し、この絶縁性樹脂を絶縁層とするか、別途コア層の表と裏に、夫々絶縁層と導電パターンを繰り返し積層したものである。一般には、少なくとも２層基板、４層基板、６層基板と成り、その厚みは０．３５〜０．５ｍｍである。この絶縁基板２の最表面は、前記素子が実装されるため、最上層の導電パターンが形成される。この導電パターンは、図では、省略するが、素子１、４〜６を実装するためのもので、電極、前記電極と一体でなる配線、この配線と一体で、下層の電極とスルーホールを介して接続するスルーホール電極等が設けられる。また、必要によっては、ベアチップが接続される場合も有る。例えば、パワートランジスタで、チップ裏面が半田やＡｇペーストで固着されるアイランド、このベアチップと金属細線を介して接続されるパッド等が設けられている。
【００２４】
一方、基板２の最裏面には、半田ボール接続用のパッドが、リング状に形成され、更にこのパッドの表面には、必要により半田ボール３が設けられている。このパッドまたは半田ボール３は、絶縁基板２の外周から内側に向かい複数本の矩形のリングが配列するように設けられ、ここでは３列のリングが並んでいる。このリング列の配置領域７は、図３（Ｂ）の基板２の外周から、最内周の半田ボールの内側部分（図面では矩形で示す点線の部分）である。実質、この配置領域７に半田ボールが列をなして形成される。そしてパッドは、一端が一体で成る再配線が設けられ、再配線の他端は上層の電極とスルーホールで接続されるために、スルーホール電極が設けられる。図３（Ａ）の点線が大まかでは有るが、最表面の配線を示すものである。尚、（Ａ）と（Ｂ）に示す点線で示す矩形は、配置領域７と非配置領域１１の境界を示すもので、一致したものである。
【００２５】
図３（Ｃ）から明らかなように、半田ボール３の非配置領域１１の少なくとも一部は、前記Ｓｉチップ１を埋め込むための領域がくり貫かれている。または凹部が形成される。そしてくり貫き領域Ｅ、または凹部にはＳｉチップ１が設けられ、絶縁性樹脂２０で封止されている。この絶縁性樹脂２０の表面と基板の絶縁層の表面は、実質一致され、平坦な面となる。そしてＳｉチップの電極に相当する絶縁性樹脂２０は、電極が露出するように開口され、この開口部はメッキにより埋め込まれ、表面に延在して導電パターンとなる。符号２１は、基板の上に設けられる導電パターンで、これらと一緒に形成される。または予め電極が設けられ、この上に前記メッキが被覆されている。
【００２６】
本発明は、このＳｉチップ１の硬さ故に、この埋め込み領域に対応する基板２の裏面には、半田ボール３または半田ボール用の電極を配置しないことに有る。またこの非配置領域１１にくり貫き領域または凹部を設け、Ｓｉチップを設けることにある。この基板２を実装基板に半田ボール３を介して実装すると、この非配置領域の部分だけ、実装基板の動きに追随せず、仮に半田ボールが設けられていれば、クラックの恐れがある。しかしながら、Ｓｉチップの非配置領域１１には、半田ボールが設けられていないため、この半田ボールのクラックは、無くなる。またこの領域にチップ素子が設けられる場合も同様である。
【００２７】
尚、リード型半導体パッケージ５やボールグリッド型パッケージ４は、配置領域７に相当する基板の表面に配置することが好ましい。また間隔を置いて配置すること、基板の厚み等も、図１、図２の説明と同様である。
【符号の説明】
【００２８】
１：Ｓｉチップ
２：絶縁基板
３：半田ボール
４：ボールグリッド型パッケージ
５：リード型パッケージ
６：チップ素子
７：半田ボール配置領域
８：アンダーフィル
１０：半導体モジュール
１１：非配置領域
２０：絶縁性樹脂
２１：導電パターン
【図１】
2012204565.tif 000003
【図２】
2012204565.tif 000004
【図３】
2012204565.tif 000005
【図４】
2012204565.tif 000006