(57)【要約】【課題】リーク電流を従来よりも抑えること。【解決手段】本発明の半導体装置１は、外部から信号を供給可能な入力端子１０と、内部回路３０と、制御部４０と、バッファ回路２０とを具備している。制御部４０は、起動時から所定時間が経過するまでの間にマスク解除信号ＭＡＳＫ“Ｈ”を出力する。バッファ回路２０は、入力端子１０に供給される電圧ＶＤＤ又は電圧ＧＮＤを表す信号をマスク解除信号ＭＡＳＫ“Ｈ”に応じて内部回路３０に出力する。本発明の半導体装置１では、外部から入力端子１０に信号が供給されているときにノイズが発生しても、バッファ回路２０が入力端子１０から内部回路３０への伝送を有効にする時間以外は無効にしている。このため、マスク回路２６によるバッファ回路２０と内部回路３０との切り離しにより、内部回路３０への貫通電流を防止することができる。【選択図】図２
2012147289.tif 000002
【特許請求の範囲】
【請求項１】
外部から信号を供給可能な入力端子と、
内部回路と、
起動時から所定時間が経過するまでの間にマスク解除信号を出力する制御部と、
前記入力端子に供給される第１電圧又は前記第１電圧よりも低い第２電圧を表す信号を前記マスク解除信号に応じて前記内部回路に出力するバッファ回路と
を具備する半導体装置。
【請求項２】
前記バッファ回路は、
前記第１電圧と前記第２電圧との一方の電圧を表す信号を供給する電源と、前記入力端子との間に接続された抵抗と、
前記抵抗と前記電源との間に接続され、第１制御信号に応じてオンし、第２制御信号に応じてオフするスイッチと、
前記入力端子から前記内部回路への伝送を無効にし、前記マスク解除信号に応じて、前記入力端子から前記内部回路への伝送を有効にするマスク回路と
を具備し、
前記制御部は、
起動時から所定時間が経過するまでに、前記第１制御信号を前記スイッチに出力し、
前記第１制御信号を出力してから前記所定時間が経過するまでに、前記マスク解除信号を前記マスク回路に出力し、
前記マスク回路は、
外部から前記入力端子に信号が供給されていない場合、前記マスク解除信号に応じて、前記一方の電圧を表す信号を前記内部回路に出力し、
外部から前記入力端子に前記第１電圧と前記第２電圧との他方の電圧を表す信号が供給されている場合、前記マスク解除信号に応じて、前記他方の電圧を表す信号を前記内部回路に出力し、
前記制御部は、前記所定時間以降に、前記マスク解除信号の出力を停止し、前記第２制御信号を前記スイッチに出力する
請求項１に記載の半導体装置。
【請求項３】
前記制御部は、
前記起動時である第１の時間から、前記所定時間である第２の時間までに、前記第１制御信号を前記スイッチに出力し、
前記第１の時間と前記第２の時間との間の第３の時間から、前記第２の時間までに、前記マスク解除信号を前記マスク回路に出力する
請求項２に記載の半導体装置。
【請求項４】
前記制御部は、前記第３の時間と前記第２の時間との間の第４の時間から、前記第２の時間までに、クロック信号を出力し、
前記内部回路は、
前記第４の時間において、前記クロック信号に応じて、前記マスク回路からの信号を出力信号として出力する入出力回路
を具備する請求項３に記載の半導体装置。
【請求項５】
前記入出力回路は、フリップフロップである
請求項４に記載の半導体装置。
【請求項６】
前記制御部は、前記マスク解除信号を出力しないときにマスク有効信号を前記マスク回路に出力し、
前記マスク回路は、前記マスク有効信号に応じて、前記入力端子から前記内部回路への伝送を無効にする
請求項２〜５のいずれかに記載の半導体装置。
【請求項７】
前記マスク回路は、ＡＮＤ回路であり、
前記マスク解除信号は、前記制御部から前記マスク回路に出力される信号のレベルがハイレベルであることを表す
請求項６に記載の半導体装置。
【請求項８】
外部から信号を供給可能な入力端子と、内部回路と、バッファ回路とを具備する半導体装置を制御する方法であって、
起動時から所定時間が経過するまでの間にマスク解除信号を出力するステップと、
前記バッファ回路が、前記入力端子に供給される第１電圧又は前記第１電圧よりも低い第２電圧を表す信号を前記マスク解除信号に応じて前記内部回路に出力するステップと
を具備する半導体装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、起動時に入力端子の状態に応じて電圧を出力する半導体装置に関する。
【背景技術】
【０００２】
起動時に入力端子の状態に応じて動作モードを設定する半導体装置が知られている。
【０００３】
例えば、半導体装置の内部回路には、電圧ＶＤＤに応じた第１の処理が設定されているものとする。この場合、半導体装置は、起動時に入力端子に内部からプルアップし、入力端子から内部回路に電圧ＶＤＤを表す信号を供給する。内部回路は、電圧ＶＤＤに応じて、第１の処理を行う。
【０００４】
ところが、ユーザによっては、第１の処理で使われる電圧とは逆の電圧を使いたい場合がある。この場合、半導体装置の内部回路には、電圧ＶＤＤよりも低い電圧（接地電圧）ＧＮＤに応じた第２の処理が設定される。入力端子に外部からプルダウンした際、半導体装置は、起動時に入力端子から内部回路に電圧ＧＮＤを表す信号を供給する。内部回路は、電圧ＧＮＤに応じて、第２の処理を行う。これにより、半導体装置は、起動時に入力端子の状態に応じて内部回路に電圧ＶＤＤ又は電圧ＧＮＤを表す信号を供給することができる。
【０００５】
図１は、特開２００４−７２２３１号公報に記載された半導体装置（従来の半導体装置）１００の構成を示している。
【０００６】
従来の半導体装置１００は、入力端子１１０と、スイッチ制御回路１４０と、プルダウン回路１２０とを具備している。
【０００７】
プルダウン回路１２０は、入力端子１１０とスイッチ制御回路１４０との間に接続され、電圧ＶＤＤ又は電圧ＶＤＤよりも低い電圧ＧＮＤを出力する。
【０００８】
スイッチ制御回路１４０は、フリップフロップ１４２を備えている。
【０００９】
プルダウン回路１２０は、内部プルダウン抵抗１２４と、スイッチ１３０と、バッファ１２６とを具備している。
【００１０】
内部プルダウン抵抗１２４は、電圧ＧＮＤを表す信号“Ｌ”を供給する電源１２２と、入力端子１１０との間に接続されている。
【００１１】
スイッチ１３０は、内部プルダウン抵抗１２４と電源１２２との間に接続されている。この場合、スイッチ１３０は、Ｐ型ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であり、プルダウン制御信号１８０“Ｌ”（プルアップ有効）に応じてオンし、プルダウン制御信号１８０“Ｈ”（プルアップ無効）に応じてオフする。
【００１２】
バッファ１２６は、入力に入力端子１１０及び内部プルダウン抵抗１２４が接続され、出力に内部回路とフリップフロップ１４２のデータ入力とが接続されている。
【００１３】
入力端子１１０には外部から信号を供給可能であり、例えば、入力端子１１０には、外部プルアップ抵抗１９０を介して、電圧ＶＤＤを表す信号“Ｈ”を供給する電源１５２が外部から接続可能である。
【００１４】
従来の半導体装置１００の動作について説明する。
【００１５】
起動前において、スイッチ１３０は不定である。
【００１６】
起動時において、フリップフロップ１４２、バッファ１２６に電源電圧（例えばＶＤＤ）を表す信号“Ｈ”が供給される。バッファ１２６は、電圧ＧＮＤを表す信号“Ｌ”を出力信号１５０“Ｌ”として出力する。この場合、フリップフロップ１４２は、バッファ１２６からの出力信号１５０“Ｌ”に応じて、プルダウン制御信号“Ｌ”（プルアップ有効）をスイッチ１３０に出力する。このとき、スイッチ１３０は、プルダウン制御信号１８０“Ｌ”（プルアップ有効）に応じてオンし、内部プルダウン抵抗１２４と電源１２２とを接続する。
【００１７】
入力端子１１０に電圧ＧＮＤを表す信号“Ｌ”が供給されている場合、フリップフロップ１４２は、スイッチ１３０への出力を維持する。
【００１８】
一方、外部から入力端子１１０に電圧ＶＤＤを表す信号“Ｈ”が供給されている場合、バッファ１２６は、電圧ＶＤＤを表す信号“Ｈ”を出力信号１５０“Ｈ”として出力する。この場合、フリップフロップ１４２は、バッファ１２６からの出力信号１５０“Ｈ”とクロック信号１７０とに応じて、プルダウン制御信号１８０“Ｈ”（プルアップ無効）をスイッチ１３０に出力する。このとき、スイッチ１３０は、プルダウン制御信号１８０“Ｈ”（プルアップ無効）に応じてオフし、内部プルダウン抵抗１２４と電源１２２との接続を解除する。
【００１９】
以上により、従来の半導体装置１００では、起動時に電源１２２とプルダウン抵抗１２４とを接続し、外部から入力端子１１０に信号が供給されていない場合、電圧ＧＮＤを表す信号“Ｌ”を内部回路に出力し、外部から入力端子１１０に電圧ＶＤＤを表す信号“Ｈ”が供給されている場合、その電圧ＶＤＤを表す信号“Ｈ”を内部回路に出力し、その後、電源１２２とプルダウン抵抗１２４との接続を解除する。このように、従来の半導体装置１００では、起動時に入力端子１１０の状態に応じて内部回路に電圧ＶＤＤ又は電圧ＧＮＤを表す信号“Ｈ”又は“Ｌ”を供給する。例えば、入力端子１１０に外部からプルアップした際に、即ち、外部から入力端子１１０に供給される信号が電圧ＶＤＤを表す信号“Ｈ”である際に、スイッチ１３０により電源１２２と内部プルダウン抵抗１２４との接続を解除する。これにより、半導体装置１００の内部へのリーク電流を抑えている。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００４−７２２３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかし、従来の半導体装置１００では、特開２００４−７２２３１号公報の［００３３］に記載されているように、入力端子１１０に外部からプルアップした際に、起動時にスイッチ１３０がオンしている間は定常リーク電流が発生する。このため、従来の半導体装置１００では、外部から入力端子１１０に電圧ＶＤＤを表す信号“Ｈ”が供給されているときにノイズが発生した場合、半導体装置１００の内部へ貫通電流が発生し、リーク電流が増加する。
【課題を解決するための手段】
【００２２】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２３】
本発明の半導体装置（１）は、外部から信号を供給可能な入力端子（１０）と、内部回路（３０）と、制御部（４０）と、バッファ回路（２０／６０）とを具備している。制御部（４０）は、起動時（ｔ１）から所定時間（ｔ２）が経過するまでの間にマスク解除信号（ＭＡＳＫ“Ｈ”）を出力する。バッファ回路（２０／６０）は、入力端子（１０）に供給される第１電圧（ＶＤＤ）又は第１電圧（ＶＤＤ）よりも低い第２電圧（ＧＮＤ）を表す信号（“Ｈ／Ｌ”）をマスク解除信号（ＭＡＳＫ“Ｈ”）に応じて内部回路（３０）に出力する。
【００２４】
以上により、本発明の半導体装置（１）では、起動時（ｔ１）から所定時間（ｔ２）が経過するまでの間だけ、入力端子（１０）に供給される第１電圧（ＶＤＤ）又は第２電圧（ＧＮＤ）を表す信号（“Ｈ／Ｌ”）を内部回路（３０）に出力する。このため、内部回路（３０）へのリーク電流を従来よりも抑えることができる。
【００２５】
具体的には、本発明の半導体装置（１）において、バッファ回路（２０／６０）は、抵抗（２４／６４）と、スイッチ（ＰＭＯＳ１／ＮＭＯＳ１）と、マスク回路（２６／６６）とを具備している。抵抗（２４／６４）は、第１電圧（ＶＤＤ）と第２電圧（ＧＮＤ）との一方の電圧（ＶＤＤ／ＧＮＤ）を表す信号（“Ｈ／Ｌ”）を供給する電源（２２／６２）と、入力端子（１０）との間に接続されている。スイッチ（ＰＭＯＳ１／ＮＭＯＳ１）は、抵抗（２４／６４）と電源（２２／６２）との間に接続され、第１制御信号（ＰＵＥＮ“Ｌ”（プルアップ有効）／ＰＤＥＮ“Ｈ”（プルダウン有効））に応じてオンし、第２制御信号（ＰＵＥＮ“Ｈ”（プルアップ無効）／ＰＤＥＮ“Ｌ”（プルダウン無効））に応じてオフする。マスク回路（２６／６６）は、入力端子（１０）から内部回路（３０）への伝送を無効にし、マスク解除信号（ＭＡＳＫ“Ｈ”）に応じて、入力端子（１０）から内部回路（３０）への伝送を有効にする。制御部（４０）は、起動時（ｔ１）から所定時間（ｔ２）が経過するまでに、第１制御信号（ＰＵＥＮ“Ｌ”（プルアップ有効）／ＰＤＥＮ“Ｈ”（プルダウン有効））をスイッチ（ＰＭＯＳ１／ＮＭＯＳ１）に出力し、第１制御信号（ＰＵＥＮ“Ｌ”（プルアップ有効）／ＰＤＥＮ“Ｈ”（プルダウン有効））を出力してから所定時間（ｔ２）が経過するまでに、マスク解除信号（ＭＡＳＫ“Ｈ”）をマスク回路（２６／６６）に出力する。マスク回路（２６／６６）は、外部から入力端子（１０）に信号が供給されていない場合、マスク解除信号（ＭＡＳＫ“Ｈ”）に応じて、一方の電圧（ＶＤＤ／ＧＮＤ）を表す信号（“Ｈ／Ｌ”）を内部回路（３０）に出力し、外部から入力端子（１０）に第１電圧（ＶＤＤ）と第２電圧（ＧＮＤ）との他方の電圧（ＧＮＤ／ＶＤＤ）を表す信号（“Ｌ／Ｈ”）が供給されている場合、マスク解除信号（ＭＡＳＫ“Ｈ”）に応じて、他方の電圧（ＧＮＤ／ＶＤＤ）を表す信号（“Ｌ／Ｈ”）を内部回路（３０）に出力する。制御部（４０）は、所定時間（ｔ２）以降に、マスク解除信号（ＭＡＳＫ“Ｈ”）の出力を停止し、第２制御信号（ＰＵＥＮ“Ｈ”（プルアップ無効）／ＰＤＥＮ“Ｌ”（プルダウン無効））をスイッチ（ＰＭＯＳ１／ＮＭＯＳ１）に出力する。
【００２６】
以上により、本発明の半導体装置（１）（内部プルアップ／プルダウン仕様）では、起動時に、スイッチ（ＰＭＯＳ１／ＮＭＯＳ１）により電源（２２／６２）と抵抗（２４／６４）とを接続し、外部から入力端子（１０）に信号が供給されていない場合、一方の電圧（ＶＤＤ／ＧＮＤ）を表す信号（“Ｈ／Ｌ”）を内部回路（３０）に出力し、外部から入力端子（１０）に、他方の電圧（ＧＮＤ／ＶＤＤ）を表す信号（“Ｌ／Ｈ”）が供給されている場合、他方の電圧（ＧＮＤ／ＶＤＤ）を表す信号（“Ｌ／Ｈ”）を内部回路（３０）に出力し、その後、スイッチ（ＰＭＯＳ１／ＮＭＯＳ１）により電源（２２／６２）と抵抗（２４／６４）との接続を解除する。このように、本発明の半導体装置（１）（内部プルアップ／プルダウン仕様）では、起動時に入力端子（１０）の状態に応じて内部回路（３０）に第１電圧（ＶＤＤ）又は第２電圧（ＧＮＤ）を表す信号（“Ｈ／Ｌ”）を供給する。例えば、入力端子（１０）に外部からプルダウン／プルアップした際に、即ち、外部から入力端子（１０）に供給される信号が他方の電圧（ＧＮＤ／ＶＤＤ）を表す信号（“Ｌ／Ｈ”）である際に、スイッチ（ＰＭＯＳ１／ＮＭＯＳ１）により電源（２２／６２）と抵抗（２４／６４）との接続を解除する。このため、内部回路（３０）へのリーク電流を抑えることができる。
【００２７】
また、本発明の半導体装置（１）（内部プルアップ／プルダウン仕様）では、起動時に、マスク回路（２６／６６）により入力端子（１０）から内部回路（３０）への伝送を無効にしておき、スイッチ（ＰＭＯＳ１／ＮＭＯＳ１）により電源（２２／６２）と抵抗（２４／６４）とを接続し、マスク回路（２６／６６）により入力端子（１０）から内部回路（３０）への伝送を有効にしているときに、入力端子（１０）の状態に応じて内部回路（３０）に第１電圧（ＶＤＤ）又は第２電圧（ＧＮＤ）を表す信号（“Ｈ／Ｌ”）を供給し、その後、マスク回路（２６／６６）により入力端子（１０）から内部回路（３０）への伝送を無効にし、スイッチ（ＰＭＯＳ１／ＮＭＯＳ１）により電源（２２／６２）と抵抗（２４／６４）との接続を解除する。このように、本発明の半導体装置（１）（内部プルアップ／プルダウン仕様）では、起動時にスイッチ（ＰＭＯＳ１／ＮＭＯＳ１）がオンしている時間（ｔ１〜ｔ２）のうち、マスク回路（２６／６６）により入力端子（１０）から内部回路（３０）への伝送を有効にする時間（ｔ３〜ｔ２）を設け、この時間（ｔ３〜ｔ２）において、マスク回路（２６／６６）が入力端子（１０）の状態に応じて内部回路（３０）に供給する電圧（信号）を確定している。このため、スイッチがオンしているときのリーク電流を従来よりも抑えることができる。
【００２８】
また、本発明の半導体装置（１）（内部プルアップ／プルダウン仕様）では、スイッチ（ＰＭＯＳ１／ＮＭＯＳ１）による電源（２２／６２）と抵抗（２４／６４）との切り離しに加え、マスク回路（２６／６６）によるバッファ回路（２０／６０）と内部回路（３０）との切り離しが可能である。このように、本発明の半導体装置（１）（内部プルアップ／プルダウン仕様）では、外部から入力端子（１０）に他方の電圧（ＧＮＤ／ＶＤＤ）を表す信号（“Ｌ／Ｈ”）が供給されているときにノイズが発生しても、マスク回路（２６／６６）が入力端子（１０）から内部回路（３０）への伝送を有効にする時間以外は無効にしている。このため、マスク回路（２６／６６）によるバッファ回路（２０／６０）と内部回路（３０）との切り離しにより、内部回路（３０）への貫通電流を防止することができる。
【発明の効果】
【００２９】
上述のように、本発明の半導体装置（１）では、内部回路（３０）へのリーク電流を従来よりも抑えることができる。
【図面の簡単な説明】
【００３０】
【図１】図１は、特開２００４−７２２３１号公報に記載された半導体装置１００（従来の半導体装置１）の構成を示している。
【図２】図２は、本発明の実施形態による半導体装置１（内部プルアップ仕様）の構成を示している。
【図３】図３は、本発明の実施形態による半導体装置１（内部プルアップ仕様）の動作を示すタイミングチャートである。
【図４】図４は、本発明の実施形態による半導体装置１（内部プルダウン仕様）の構成を示している。
【図５】図５は、本発明の実施形態による半導体装置１（内部プルダウン仕様）の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００３１】
以下に添付図面を参照して、本発明の実施形態による半導体装置について詳細に説明する。
【００３２】
図２は、本発明の実施形態による半導体装置１（内部プルアップ仕様）の構成を示している。
【００３３】
本発明の実施形態による半導体装置１は、入力端子１０と、内部回路３０と、バッファ回路２０と、制御部４０とを具備している。
【００３４】
バッファ回路２０は、入力端子１０と内部回路３０との間に接続され、電圧ＶＤＤを出力する。
【００３５】
制御部４０は、バッファ回路２０と内部回路３０とに接続されている。制御部４０は、起動時からカウントするカウンタ４２を具備している。制御部４０は、回路、又は、マイクロコンピュータ（マイコン）により実現可能である。制御部４０は、マイコンである場合、更に、実行部（図示しない）と、後述の動作を実行部に実行させるプログラムが格納された記憶部（図示しない）とを具備している。
【００３６】
内部回路３０には、電圧ＶＤＤに応じた第１の処理が設定されているものとする。この場合、本発明の実施形態による半導体装置１は、起動時に入力端子１０に内部からプルアップし、入力端子１０から内部回路３０に電圧ＶＤＤを表す信号“Ｈ”を供給する。内部回路３０は、電圧ＶＤＤに応じて、第１の処理を行う。
【００３７】
ところが、ユーザによっては、第１の処理で使われる電圧とは逆の電圧を使いたい場合がある。この場合、内部回路３０には、電圧ＶＤＤよりも低い電圧（接地電圧）ＧＮＤに応じた第２の処理が設定される。入力端子１０に外部からプルダウンした際、本発明の実施形態による半導体装置１は、起動時に入力端子１０から内部回路３０に電圧ＧＮＤを表す信号“Ｌ”を供給する。内部回路は、電圧ＧＮＤに応じて、第２の処理を行う。
【００３８】
この内部回路３０は、入出力回路として機能するフリップフロップ３２を備えている。
【００３９】
バッファ回路２０は、プルアップ抵抗２４と、スイッチＰＭＯＳ１と、マスク回路２６とを具備している。
【００４０】
プルアップ抵抗２４は、電圧ＶＤＤを表す信号“Ｈ”を供給する電源２２と、入力端子１０との間に接続されている。
【００４１】
スイッチＰＭＯＳ１は、Ｐ型ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であり、プルアップ抵抗２４と電源２２との間に接続されている。スイッチＰＭＯＳ１には、制御部４０からプルアップ制御信号ＰＵＥＮ“Ｌ”又はＰＵＥＮ“Ｈ”が供給される。プルアップ制御信号ＰＵＥＮ“Ｌ”は、制御部４０からスイッチＰＭＯＳ１のゲートに出力される信号のレベルがロウレベルであることを表し、プルアップ制御信号ＰＵＥＮ“Ｈ”は、制御部４０からスイッチＰＭＯＳ１のゲートに出力される信号のレベルがハイレベルであることを表している。この場合、スイッチＰＭＯＳ１は、プルアップ制御信号ＰＵＥＮ“Ｌ”（プルアップ有効）に応じてオンし、プルアップ制御信号ＰＵＥＮ“Ｈ”（プルアップ無効）に応じてオフする。
【００４２】
マスク回路２６は、ＡＮＤ回路であり、入力に入力端子１０及びプルアップ抵抗２４が接続され、出力にフリップフロップ３２のデータ入力が接続されている。マスク回路２６には、制御部４０からマスク有効信号ＭＡＳＫ“Ｌ”又はマスク解除信号ＭＡＳＫ“Ｈ”が供給される。マスク有効信号ＭＡＳＫ“Ｌ”は、制御部４０からマスク回路２６に出力される信号のレベルがロウレベルであることを表し、マスク解除信号ＭＡＳＫ“Ｈ”は、制御部４０からマスク回路２６に出力される信号のレベルがハイレベルであることを表している。マスク回路２６は、マスク有効信号ＭＡＳＫ“Ｌ”に応じて、入力端子１０からフリップフロップ３２への伝送を無効にし、マスク解除信号ＭＡＳＫ“Ｈ”に応じて、入力端子１０からフリップフロップ３２への伝送を有効にする。
【００４３】
入力端子１０には外部から信号を供給可能であり、例えば、入力端子１０には、電圧ＧＮＤを表す信号“Ｌ”を供給する電源５０が外部から接続可能である。
【００４４】
図３は、本発明の実施形態による半導体装置１（内部プルアップ仕様）の動作を示すタイミングチャートである。
【００４５】
起動前において、スイッチＰＭＯＳ１は不定である。
【００４６】
起動時において、フリップフロップ３２、マスク回路２６に電源電圧（例えばＶＤＤ）を表す信号“Ｈ”が供給される。制御部４０は、マスク有効信号ＭＡＳＫ“Ｌ”をマスク回路２６に出力する。このとき、マスク回路２６は、マスク有効信号ＭＡＳＫ“Ｌ”に応じて、入力端子１０からフリップフロップ３２への伝送を無効にする。
【００４７】
制御部４０は、カウンタ４２のカウントにより、起動時である時間ｔ１から、所定時間である時間ｔ２までに、プルアップ制御信号ＰＵＥＮ“Ｌ”（プルアップ有効）をスイッチＰＭＯＳ１に出力する。このとき、スイッチＰＭＯＳ１は、プルアップ制御信号ＰＵＥＮ“Ｌ”（プルアップ有効）に応じてオンし、プルアップ抵抗２４と電源２２とを接続する。
【００４８】
制御部４０は、カウンタ４２のカウントにより、時間ｔ１と時間ｔ２との間の時間ｔ３から、時間ｔ２までに、マスク解除信号ＭＡＳＫ“Ｈ”をマスク回路２６に出力する。また、制御部４０は、カウンタ４２のカウントにより、時間ｔ３と時間ｔ２との間の時間ｔ４から、時間ｔ２までに、クロック信号ＦＦｃｋを出力する。
【００４９】
マスク回路２６は、外部から入力端子１０に信号が供給されていない場合、マスク解除信号ＭＡＳＫ“Ｈ”に応じて、電圧ＶＤＤを表す信号“Ｈ”をフリップフロップ３２に出力する。このとき、フリップフロップ３２は、時間ｔ４において、クロック信号ＦＦｃｋに応じて、マスク回路２６からの信号“Ｈ”を出力信号ＦＦｏｕｔ“Ｈ”として出力する。
【００５０】
内部回路３０は、フリップフロップ３２から出力された出力信号ＦＦｏｕｔ“Ｈ”に応じて、第１の処理を行う。
【００５１】
一方、マスク回路２６は、外部から入力端子１０に電圧ＧＮＤを表す信号“Ｌ”が供給されている場合、マスク解除信号ＭＡＳＫ“Ｈ”に応じて、電圧ＧＮＤを表す信号“Ｌ”をフリップフロップ３２に出力する。このとき、フリップフロップ３２は、時間ｔ４において、クロック信号ＦＦｃｋに応じて、マスク回路２６からの信号“Ｌ”を出力信号ＦＦｏｕｔ“Ｌ”として出力する。即ち、外部から入力端子１０に供給される信号が電圧ＧＮＤを表す信号“Ｌ”である場合は、時間ｔ４以降においても出力信号ＦＦｏｕｔの信号レベルはロウレベル“Ｌ”のままである。
【００５２】
内部回路３０は、フリップフロップ３２から出力された出力信号ＦＦｏｕｔ“Ｌ”に応じて、第２の処理を行う。
【００５３】
制御部４０は、時間ｔ２以降に、マスク解除信号ＭＡＳＫ“Ｈ”の出力を停止する。即ち、マスク有効信号ＭＡＳＫ“Ｌ”をマスク回路２６に出力する。同時に、制御部４０は、プルアップ制御信号ＰＵＥＮ“Ｈ”（プルアップ無効）をスイッチＰＭＯＳ１に出力する。このとき、スイッチＰＭＯＳ１は、プルアップ制御信号ＰＵＥＮ“Ｈ”（プルアップ無効）に応じてオフし、プルアップ抵抗２４と電源２２との接続を解除する。また、マスク回路２６は、マスク有効信号ＭＡＳＫ“Ｌ”に応じて、入力端子１０からフリップフロップ３２への伝送を無効にする。
【００５４】
以上により、本発明の実施形態による半導体装置１では、起動時ｔ１から所定時間ｔ２）が経過するまでの間だけ、入力端子１０に供給される電圧ＶＤＤ又は電圧ＧＮＤを表す信号“Ｈ”又は“Ｌ”を内部回路３０に出力する。このため、内部回路３０へのリーク電流を従来よりも抑えることができる。
【００５５】
具体的には、本発明の実施形態による半導体装置１（内部プルアップ仕様）では、起動時に、スイッチＰＭＯＳ１により電源２２とプルアップ抵抗２４とを接続し、外部から入力端子１０に信号が供給されていない場合、電圧ＶＤＤを表す信号“Ｈ”を内部回路３０に出力し、外部から入力端子１０に電圧ＧＮＤを表す信号“Ｌ”が供給されている場合、その電圧ＧＮＤを表す信号“Ｌ”を内部回路３０に出力し、その後、スイッチＰＭＯＳ１により電源２２とプルアップ抵抗２４との接続を解除する。このように、本発明の実施形態による半導体装置１（内部プルアップ仕様）では、起動時に入力端子１０の状態に応じて内部回路３０に電圧ＶＤＤ又は電圧ＧＮＤを表す信号“Ｈ”又は“Ｌ”を供給する。例えば、入力端子１０に外部からプルダウンした際に、即ち、外部から入力端子１０に供給される信号が電圧ＧＮＤを表す信号“Ｌ”である際に、スイッチＰＭＯＳ１により電源２２とプルアップ抵抗２４との接続を解除する。このため、内部回路３０へのリーク電流を抑えることができる。
【００５６】
また、本発明の実施形態による半導体装置１（内部プルアップ仕様）では、起動時に、マスク回路２６により入力端子１０から内部回路３０への伝送を無効にしておき、スイッチＰＭＯＳ１により電源２２とプルアップ抵抗２４とを接続し、マスク回路２６により入力端子１０から内部回路３０への伝送を有効にしているときに、入力端子１０の状態に応じて内部回路３０に電圧ＶＤＤ又は電圧ＧＮＤを表す信号“Ｈ”又は“Ｌ”を供給し、その後、マスク回路２６により入力端子１０から内部回路３０への伝送を無効にし、スイッチＰＭＯＳ１により電源２２とプルアップ抵抗２４との接続を解除する。このように、本発明の実施形態による半導体装置１（内部プルアップ仕様）では、起動時にスイッチＰＭＯＳ１がオンしている時間ｔ１〜ｔ２のうち、マスク回路２６により入力端子１０から内部回路３０への伝送を有効にする時間ｔ３〜ｔ２を設け、この時間ｔ３〜ｔ２において、マスク回路２６が入力端子１０の状態に応じて内部回路３０に供給する電圧（信号）を確定している。このため、スイッチがオンしているときのリーク電流を従来よりも抑えることができる。
【００５７】
また、本発明の実施形態による半導体装置１（内部プルアップ仕様）では、スイッチＰＭＯＳ１による電源２２とプルアップ抵抗２４との切り離しに加え、マスク回路２６によるバッファ回路２０と内部回路３０との切り離しが可能である。このように、本発明の実施形態による半導体装置１（内部プルアップ仕様）では、外部から入力端子１０に電圧ＧＮＤを表す信号“Ｌ”が供給されているときにノイズが発生しても、マスク回路２６が入力端子１０から内部回路３０への伝送を有効にする時間以外は無効にしている。このため、マスク回路２６によるバッファ回路２０と内部回路３０との切り離しにより、内部回路３０への貫通電流を防止することができる。
【００５８】
図４は、本発明の実施形態による半導体装置１（内部プルダウン仕様）の構成を示している。この場合、本発明の実施形態による半導体装置１は、上述のバッファ回路２０に代えて、バッファ回路６０を具備している。上述と重複する説明については省略する。
【００５９】
バッファ回路６０は、入力端子１０と内部回路３０との間に接続され、電圧ＧＮＤを出力する。
制御部４０は、バッファ回路６０と内部回路３０とに接続されている。
【００６０】
バッファ回路６０は、プルダウン抵抗６４と、スイッチＮＭＯＳ１と、マスク回路６６とを具備している。
【００６１】
プルダウン抵抗６４は、電圧ＧＮＤを表す信号“Ｌ”を供給する電源６２と、入力端子１０との間に接続されている。
【００６２】
スイッチＮＭＯＳ１は、Ｎ型ＭＯＳＦＥＴであり、プルダウン抵抗６４と電源６２との間に接続されている。スイッチＮＭＯＳ１には、制御部４０からプルダウン制御信号ＰＤＥＮ“Ｌ”又はＰＤＥＮ“Ｈ”が供給される。プルダウン制御信号ＰＤＥＮ“Ｌ”は、制御部４０からスイッチＮＭＯＳ１のゲートに出力される信号のレベルがロウレベルであることを表し、プルダウン制御信号ＰＤＥＮ“Ｈ”は、制御部４０からスイッチＮＭＯＳ１のゲートに出力される信号のレベルがハイレベルであることを表している。この場合、スイッチＮＭＯＳ１は、プルダウン制御信号ＰＤＥＮ“Ｈ”（プルダウン有効）に応じてオンし、プルダウン制御信号ＰＤＥＮ“Ｌ”（プルダウン無効）に応じてオフする。
【００６３】
マスク回路６６は、ＡＮＤ回路であり、入力に入力端子１０及びプルダウン抵抗６４が接続され、出力にフリップフロップ３２のデータ入力が接続されている。マスク回路６６には、制御部４０からマスク有効信号ＭＡＳＫ“Ｌ”又はマスク解除信号ＭＡＳＫ“Ｈ”が供給される。マスク有効信号ＭＡＳＫ“Ｌ”は、制御部４０からマスク回路６６に出力される信号のレベルがロウレベルであることを表し、マスク解除信号ＭＡＳＫ“Ｈ”は、制御部４０からマスク回路６６に出力される信号のレベルがハイレベルであることを表している。マスク回路６６は、マスク有効信号ＭＡＳＫ“Ｌ”に応じて、入力端子１０からフリップフロップ３２への伝送を無効にし、マスク解除信号ＭＡＳＫ“Ｈ”に応じて、入力端子１０からフリップフロップ３２への伝送を有効にする。
【００６４】
入力端子１０には外部から信号を供給可能であり、例えば、入力端子１０には、電圧ＶＤＤを表す信号“Ｈ”を供給する電源７０が外部から接続可能である。
【００６５】
図５は、本発明の実施形態による半導体装置１（内部プルダウン仕様）の動作を示すタイミングチャートである。
【００６６】
起動前において、スイッチＮＭＯＳ１は不定である。
【００６７】
起動時において、フリップフロップ３２、マスク回路６６に電源電圧（例えばＶＤＤ）を表す信号“Ｈ”が供給される。制御部４０は、マスク有効信号ＭＡＳＫ“Ｌ”をマスク回路６６に出力する。このとき、マスク回路６６は、マスク有効信号ＭＡＳＫ“Ｌ”に応じて、入力端子１０からフリップフロップ３２への伝送を無効にする。
【００６８】
制御部４０は、カウンタ４２のカウントにより、起動時である時間ｔ１から、所定時間である時間ｔ２までに、プルダウン制御信号ＰＤＥＮ“Ｈ”（プルダウン有効）をスイッチＮＭＯＳ１に出力する。このとき、スイッチＮＭＯＳ１は、プルダウン制御信号ＰＤＥＮ“Ｈ”（プルダウン有効）に応じてオンし、プルダウン抵抗６４と電源６２とを接続する。
【００６９】
制御部４０は、カウンタ４２のカウントにより、時間ｔ１と時間ｔ２との間の時間ｔ３から、時間ｔ２までに、マスク解除信号ＭＡＳＫ“Ｈ”をマスク回路６６に出力する。また、制御部４０は、カウンタ４２のカウントにより、時間ｔ３と時間ｔ２との間の時間ｔ４から、時間ｔ２までに、クロック信号ＦＦｃｋを出力する。
【００７０】
マスク回路６６は、外部から入力端子１０に信号が供給されていない場合、マスク解除信号ＭＡＳＫ“Ｈ”に応じて、電圧ＧＮＤを表す信号“Ｌ”をフリップフロップ３２に出力する。このとき、フリップフロップ３２は、時間ｔ４において、クロック信号ＦＦｃｋに応じて、マスク回路６６からの信号“Ｌ”を出力信号ＦＦｏｕｔ“Ｌ”として出力する。即ち、入力端子１０に信号が供給されていない場合は、時間ｔ４以降においても出力信号ＦＦｏｕｔの信号レベルはロウレベル“Ｌ”のままである。
【００７１】
内部回路３０は、フリップフロップ３２から出力された出力信号ＦＦｏｕｔ“Ｌ”に応じて、第２の処理を行う。
【００７２】
一方、マスク回路６６は、外部から入力端子１０に電圧ＶＤＤを表す信号“Ｈ”が供給されている場合、マスク解除信号ＭＡＳＫ“Ｈ”に応じて、電圧ＶＤＤを表す信号“Ｈ”をフリップフロップ３２に出力する。このとき、フリップフロップ３２は、時間ｔ４において、クロック信号ＦＦｃｋに応じて、マスク回路６６からの信号“Ｈ”を出力信号ＦＦｏｕｔ“Ｈ”として出力する。
【００７３】
内部回路３０は、フリップフロップ３２から出力された出力信号ＦＦｏｕｔ“Ｈ”に応じて、第１の処理を行う。
【００７４】
制御部４０は、時間ｔ２以降に、マスク解除信号ＭＡＳＫ“Ｈ”の出力を停止する。即ち、マスク有効信号ＭＡＳＫ“Ｌ”をマスク回路６６に出力する。同時に、制御部４０は、プルダウン制御信号ＰＤＥＮ“Ｌ”（プルダウン無効）をスイッチＮＭＯＳ１に出力する。このとき、スイッチＮＭＯＳ１は、プルダウン制御信号ＰＤＥＮ“Ｌ”（プルダウン無効）に応じてオフし、プルダウン抵抗６４と電源６２との接続を解除する。また、マスク回路６６は、マスク有効信号ＭＡＳＫ“Ｌ”に応じて、入力端子１０からフリップフロップ３２への伝送を無効にする。
【００７５】
以上により、本発明の実施形態による半導体装置１では、起動時ｔ１から所定時間ｔ２が経過するまでの間だけ、入力端子１０に供給される電圧ＶＤＤ又は電圧ＧＮＤを表す信号“Ｈ”又は“Ｌ”を内部回路３０に出力する。このため、内部回路３０へのリーク電流を従来よりも抑えることができる。
【００７６】
具体的には、本発明の実施形態による半導体装置１（内部プルダウン仕様）では、起動時に、スイッチＮＭＯＳ１により電源６２とプルダウン抵抗６４とを接続し、外部から入力端子１０に信号が供給されていない場合、電圧ＧＮＤを表す信号“Ｌ”を内部回路３０に出力し、外部から入力端子１０に電圧ＶＤＤを表す信号“Ｈ”が供給されている場合、その電圧ＶＤＤを表す信号“Ｈ”を内部回路３０に出力し、その後、スイッチＮＭＯＳ１により電源６２とプルダウン抵抗６４との接続を解除する。このように、本発明の実施形態による半導体装置１（内部プルダウン仕様）では、起動時に入力端子１０の状態に応じて内部回路３０に電圧ＶＤＤ又は電圧ＧＮＤを表す信号“Ｈ”又は“Ｌ”を供給する。例えば、入力端子１０に外部からプルアップした際に、即ち、外部から入力端子１０に供給される信号が電圧ＶＤＤを表す信号“Ｈ”である際に、スイッチＮＭＯＳ１により電源６２とプルダウン抵抗６４との接続を解除する。このため、内部回路３０へのリーク電流を抑えることができる。
【００７７】
また、本発明の実施形態による半導体装置１（内部プルダウン仕様）では、起動時に、マスク回路６６により入力端子１０から内部回路３０への伝送を無効にしておき、スイッチＮＭＯＳ１により電源６２とプルダウン抵抗６４とを接続し、マスク回路６６により入力端子１０から内部回路３０への伝送を有効にしているときに、入力端子１０の状態に応じて内部回路３０に電圧ＶＤＤ又は電圧ＧＮＤを表す信号“Ｈ”又は“Ｌ”を供給し、その後、マスク回路６６により入力端子１０から内部回路３０への伝送を無効にし、スイッチＮＭＯＳ１により電源６２とプルダウン抵抗６４との接続を解除する。このように、本発明の実施形態による半導体装置１（内部プルダウン仕様）では、起動時にスイッチＮＭＯＳ１がオンしている時間ｔ１〜ｔ２のうち、マスク回路６６により入力端子１０から内部回路３０への伝送を有効にする時間ｔ３〜ｔ２を設け、この時間ｔ３〜ｔ２において、マスク回路６６が入力端子１０の状態に応じて内部回路３０に供給する電圧（信号）を確定している。このため、スイッチがオンしているときのリーク電流を従来よりも抑えることができる。
【００７８】
また、本発明の実施形態による半導体装置１（内部プルダウン仕様）では、スイッチＮＭＯＳ１による電源６２とプルダウン抵抗６４との切り離しに加え、マスク回路６６によるバッファ回路６０と内部回路３０との切り離しが可能である。このように、本発明の実施形態による半導体装置１（内部プルダウン仕様）では、外部から入力端子１０に電圧ＶＤＤを表す信号“Ｈ”が供給されているときにノイズが発生しても、マスク回路６６が入力端子１０から内部回路３０への伝送を有効にする時間以外は無効にしている。このため、マスク回路６６によるバッファ回路６０と内部回路３０との切り離しにより、内部回路３０への貫通電流を防止することができる。
【符号の説明】
【００７９】
１    半導体装置、
１０    入力端子、
２０    バッファ回路、
２２    電源、
２４    プルアップ抵抗、
２６    マスク回路、
３０    内部回路、
３２    フリップフロップ、
４０    制御部、
４２    カウンタ、
５０    電源、
ＦＦｃｋ    クロック信号、
ＦＦｏｕｔ    出力信号、
ＧＮＤ    電圧、
ＭＡＳＫ    マスク有効信号、
ＰＭＯＳ１    スイッチ、
ＰＵＥＮ    プルアップ制御信号、
ＶＤＤ    電圧、
６０    バッファ回路、
６２    電源、
６４    プルダウン抵抗、
６６    マスク回路、
７０    電源、
ＮＭＯＳ１    スイッチ、
ＰＤＥＮ    プルダウン制御信号、
１００    半導体装置、
１１０    入力端子、
１２０    プルダウン回路、
１２２    電源、
１２４    内部プルダウン抵抗、
１２６    バッファ、
１３０    スイッチ、
１４０    スイッチ制御回路、
１４２    フリップフロップ、
１５０    出力信号、
１５２    電源、
１７０    クロック信号、
１８０    プルダウン制御信号、
１９０    外部プルアップ抵抗
【図１】
2012147289.tif 000003
【図２】
2012147289.tif 000004
【図３】
2012147289.tif 000005
【図４】
2012147289.tif 000006
【図５】
2012147289.tif 000007