(57)【要約】【課題】  差動対に流れる定電流を制御するための制御電圧の演算や、温度補償等の対策を不要にすることができる可変利得増幅回路を提供する。【解決手段】  ＭＯＳＦＥＴ１１、１２で構成される差動対と、差動対に定電流を供給する定電流源とを具備する増幅部１１〜１ｎと、抵抗Ｒ１、Ｒ２とを備える。また、各定電流源に対して設けられ、定電流のレベルを制御する制御信号を、各定電流源に入力するか否かのスイッチ動作を切り替えるスイッチ部２１〜２ｎと、スイッチ部２１〜２ｎに対してそれぞれ設けられ、スイッチ動作を制御するためのゲイン制御信号がそれぞれ入力されるゲイン制御入力ポート３１〜３ｎとを備える。そして、基準レベルの信号を抵抗Ｒ１、Ｒ２の各他端に発生させるために必要とする増幅部の回路数を基に、ゲインを設定するために必要とする増幅部の回路数から生成されたゲイン制御信号を、ゲイン制御入力にそれぞれ加えて、ゲインを設定する。【選択図】  図１
2012147283.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタで構成される差動対と、該差動対に定電流を供給する定電流源とを具備する、複数の増幅部と、
電源が各一端に接続され、前記各増幅部の差動対の出力が他端にそれぞれ並列に接続され、該各増幅部で増幅された信号が該各他端に発生する、１対の抵抗と、
前記各増幅部の定電流源に対してそれぞれ設けられ、該各定電流源の定電流のレベルを制御する制御信号を、該各定電流源にそれぞれ入力するか否かのスイッチ動作を切り替える、複数のスイッチ部と、
前記各スイッチ部に対してそれぞれ設けられ、該各スイッチ部のスイッチ動作を制御するためのゲイン制御信号がそれぞれ入力される、複数の入力ポートと、
を備え、
基準レベルの信号を前記抵抗の各他端に発生させるために必要とする前記増幅部の回路数を基に、ゲインを設定するために必要とする増幅部の回路数から生成されたゲイン制御信号が、前記入力ポートにそれぞれ加えられると、ゲインを設定する、
ことを特徴とする可変利得増幅回路。
【請求項２】
基準レベルの信号を前記抵抗の各他端に発生させるために必要とする前記増幅部の回路数を基に、対数ゲインの各ステップを設定するために必要とする回路数をそれぞれ算出し、算出した各回路数の中の１つから生成したゲイン制御信号を前記入力ポートにそれぞれ加えて、対数ゲインを設定する、
ことを特徴とする請求項１に記載の可変利得増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ゲインが可変である可変利得増幅回路に関する。
【背景技術】
【０００２】
増幅回路には、例えば、０デシベル（ｄＢ）、１デシベル（ｄＢ）、…、２０デシベル（ｄＢ）というように、対数比例の関係でゲイン（以下、「対数ゲイン」という）を可変にすることができる可変利得増幅回路がある（例えば、特許文献１参照。）。基本的には、図３に示すような回路が使用されている。この可変利得増幅回路は、ＭＯＳ型電界効果トランジスタ（以下、「ＭＯＳＦＥＴ」という）１１１〜１１３と、抵抗Ｒ１１１、Ｒ１１２とを備えている。この可変利得増幅回路では、電源入力の電源電圧が抵抗Ｒ１１１、Ｒ１１２の一端にそれぞれ加えられている。抵抗Ｒ１１１、Ｒ１１２の他端は、ＭＯＳＦＥＴ１１１、１１２のドレインつまり出力にそれぞれ接続されている。ＭＯＳＦＥＴ１１１、１１２のゲートには、信号入力の信号つまり増幅対象の信号がそれぞれ加えられる。ＭＯＳＦＥＴ１１１、１１２のソースは互いに接続され、ＭＯＳＦＥＴ１１１、１１２による差動対が構成されている。ＭＯＳＦＥＴ１１１、１１２のソースの接続点はＭＯＳＦＥＴ１１３のドレインに接続されている。ＭＯＳＦＥＴ１１３のゲートには、制御電圧入力の制御電圧が加えられる。ＭＯＳＦＥＴ１１３のソースは接地されている。このＭＯＳＦＥＴ１１３は定電流源として動作する。
【０００３】
こうした構成の可変利得増幅回路では、入力された信号である電圧がＭＯＳＦＥＴ１１１、１１２のゲートに加えられると、ドレイン電流がＭＯＳＦＥＴ１１１、１１２にそれぞれ流れる。この結果、抵抗Ｒ１１１、Ｒ１１２が発生する電圧が、増幅された信号として信号出力に発生する。このとき、ＭＯＳＦＥＴ１１１、１１２により構成される差動対のゲインは、ＭＯＳＦＥＴ１１３のゲートに加えられる制御電圧のレベルで制御される。つまり、定電流源として動作するＭＯＳＦＥＴ１１３のゲートに、制御電圧が加えられると、ＭＯＳＦＥＴ１１３は制御電圧に応じた大きさの電流をドレインとソース間に流す。これが定電流源の定電流ＩＳＳになる。
【０００４】
差動対のゲインと相関関係にある相互コンダクタンスＧｍは、差動対を構成するＭＯＳＦＥＴ１１１、１１２の相互コンダクタンスｇｍ１、ｇｍ２である。この相互コンダクタンスＧｍは、次ぎの式で与えられる。
【数１】
2012147283.tif 000003
つまり、従来の可変利得増幅回路では、制御電圧を変えることにより、差動対に流れる定電流ＩＳＳが変化する。これにより、可変利得増幅回路のゲインが設定される。なお、数１式では、
μｎ：キャリア（電子）の移動度
ＣＯＸ：ＭＯＳＦＥＴの酸化膜容量
Ｗ：ＭＯＳＦＥＴのゲート幅
Ｌ：ＭＯＳＦＥＴのゲート長
である。また、差動対のゲインは、信号入力の信号（電圧）と信号出力の信号（電圧）との比であり、例えば１０倍、２０倍というような値である。差動対のゲインを値Ａとすると、ゲインＡは、抵抗Ｒ１１１、Ｒ１１２の値Ｒにより、
【数２】
2012147283.tif 000004
で表される。さらに、差動対の対数ゲインはゲインＡから算出することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表平１０−５０３９１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
先に述べた従来の可変利得増幅回路には次ぎの課題がある。可変利得増幅回路のＭＯＳＦＥＴ１１１〜１１３では、この回路を使用する周囲の雰囲気の温度変動によって、キャリアの移動度μｎ等が変動する。また、ＭＯＳＦＥＴ１１３のゲート・ソース電圧が同じであっても、温度変動によって定電流源の定電流ＩＳＳが変動する。このために、温度変動の影響を受けることなく、安定して対数ゲインを変化させるためには、次のようにしていた。
【０００７】
温度に応じた制御電圧の演算のために、温度毎の制御電圧を表す制御電圧テーブルを作成する。そして、この制御電圧テーブルを基に温度に応じた制御電圧のデータを得た後、ＤＡＣ（ディジタル／アナログコンバータ）を用いて制御電圧を生成し、この電圧を可変利得増幅回路の制御電圧入力に加える。つまり、各温度、各設定値で最適な定電流値になるように、ＤＡＣから細かな電圧設定をすることで、定電流ＩＳＳを可変にしている。
【０００８】
また、温度変動によって対数ゲインが変化しないように、定電流源に対する温度補償等の改善対策が行われている。しかし、この場合には、定電流源の構成が複雑になり、ＩＣ製造プロセスでの、ゲート幅等のＭＯＳパラメータの変化に対して、定電流源が敏感であるために、ＭＯＳパラメータの製造偏差に応じた、安定した対数ゲインの制御をすることが難しい。
【０００９】
この発明の目的は、前記の課題を解決し、差動対に流れる定電流を制御するための制御電圧の演算や、温度補償等の対策を不要にすることができる可変利得増幅回路を提供することにある。
【課題を解決するための手段】
【００１０】
前記の課題を解決するために、請求項１の発明は、トランジスタで構成される差動対と、該差動対に定電流を供給する定電流源とを具備する、複数の増幅部と、電源が各一端に接続され、前記各増幅部の差動対の出力が他端にそれぞれ並列に接続され、該各増幅部で増幅された信号が該各他端に発生する、１対の抵抗と、前記各増幅部の定電流源に対してそれぞれ設けられ、該各定電流源の定電流のレベルを制御する制御信号を、該各定電流源にそれぞれ入力するか否かのスイッチ動作を切り替える、複数のスイッチ部と、前記各スイッチ部に対してそれぞれ設けられ、該各スイッチ部のスイッチ動作を制御するためのゲイン制御信号がそれぞれ入力される、複数の入力ポートと、を備え、基準レベルの信号を前記抵抗の各他端に発生させるために必要とする前記増幅部の回路数を基に、ゲインを設定するために必要とする増幅部の回路数から生成されたゲイン制御信号が、前記入力ポートにそれぞれ加えられると、ゲインを設定する、ことを特徴とする可変利得増幅回路である。
【００１１】
請求項１の発明では、前もって、基準レベルの信号を抵抗の各他端に発生させるために必要とする前記増幅部の回路数を得ておく。また、ゲインを設定するために必要とする増幅部の回路数も得ておく。そして、ゲインを設定するための回路数から生成されたゲイン制御信号が、入力ポートにそれぞれ加えられると、可変利得増幅回路はゲインを設定する。
【００１２】
請求項２の発明は、請求項１に記載の可変利得増幅回路において、基準レベルの信号を前記抵抗の各他端に発生させるために必要とする前記増幅部の回路数を基に、対数ゲインの各ステップを設定するために必要とする回路数をそれぞれ算出し、算出した各回路数の中の１つから生成したゲイン制御信号を前記入力ポートにそれぞれ加えて、対数ゲインを設定する、ことを特徴とする。
【発明の効果】
【００１３】
請求項１の発明によれば、周囲の雰囲気の温度変動によって定電流源の定電流が変動しても、ゲインを設定するための回路数の比率は変わらない。この結果、温度変動時にも、ゲインの変化量を安定させることができる。
【００１４】
請求項２の発明によれば、温度変動に対して、対数ゲインの各ステップを安定して可変にすることができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１による可変利得増幅回路を示す回路図である。
【図２】実施の形態２による可変利得増幅回路を示す回路図である。
【図３】従来の対数ゲイン可変増幅回路を説明する回路図である。
【発明を実施するための形態】
【００１６】
次に、この発明の各実施の形態について、図面を用いて詳しく説明する。
【００１７】
（実施の形態１）
この実施の形態による可変利得増幅回路を図１に示す。この可変利得増幅回路は、抵抗Ｒ１、Ｒ２と、増幅部１１〜１ｎと、スイッチ部２１〜２ｎと、入力ポート３１〜３ｎとを備えている。抵抗Ｒ１、Ｒ２と、増幅部１１〜１ｎと、スイッチ部２１〜２ｎとは、半導体パッケージ内の同一の半導体チップに形成されている。これにより、周囲の雰囲気で温度変動が発生すると、増幅部１１〜１ｎは、それぞれ同じ温度変動を受けることになる。つまり、増幅部１１〜１ｎの温度変動は同じ状態となる。また、同一の半導体チップに形成されている増幅部１１〜１ｎについては、増幅度等の特性はすべて同じである。
【００１８】
可変利得増幅回路の抵抗Ｒ１、Ｒ２の一端は電源入力に接続され、他端は信号出力の端子４１、４２にそれぞれ接続されている。抵抗Ｒ１、Ｒ２の他端は、増幅部１１〜１ｎに対して並列に接続されている。これにより、抵抗Ｒ１、Ｒ２は、増幅部１１〜１ｎの共通の負荷抵抗を形成している。このとき、増幅部１１〜１ｎでそれぞれ増幅された信号が、抵抗Ｒ１、Ｒ２で加算されることになる。つまり、信号出力の端子４１、４２には、増幅部１１〜１ｎでそれぞれ増幅され、かつ、加算された信号が発生する。
【００１９】
可変利得増幅回路の増幅部１１〜１ｎは、ＭＯＳＦＥＴ１１〜１３を備えている。ＭＯＳＦＥＴ１１、１２のドレインつまり出力は、抵抗Ｒ１、Ｒ２にそれぞれ接続されている。ＭＯＳＦＥＴ１１、１２のゲートつまり入力は、信号入力の端子４３、４４にそれぞれ接続されている。これにより、増幅対象の信号が、増幅部１１〜１ｎのＭＯＳＦＥＴ１１、１２のゲートにそれぞれ加えられる。つまり、端子４３、４４に対して、増幅部１１〜１ｎのゲートがそれぞれ並列に接続されている。増幅部１１〜１ｎのＭＯＳＦＥＴ１１、１２のソースは互いに接続されている。これにより、ＭＯＳＦＥＴ１１、１２による差動対が構成されている。
【００２０】
増幅部１１〜１ｎのＭＯＳＦＥＴ１１、１２の接続点は、ＭＯＳＦＥＴ１３のドレインに接続されている。増幅部１１〜１ｎのＭＯＳＦＥＴ１３のゲートは、スイッチ部２１〜２ｎにそれぞれ接続されている。増幅部１１〜１ｎのＭＯＳＦＥＴ１３のソースは接地されている。これにより、ＭＯＳＦＥＴ１３は定電流源を形成する。つまり、増幅部１１〜１ｎのＭＯＳＦＥＴ１１、１２で形成される各差動対は、定電流源の定電流ＩＳＳにより、先に述べた数１式で与えられる相互コンダクタンスＧｍとゲインＡを持つ。なお、この実施の形態では、説明の重複を避けるために、図３の説明で述べた値Ａを増幅部１１〜１ｎのゲインとして用いる。さらに、値Ｒを抵抗Ｒ１、Ｒ２の大きさとして用いる。
【００２１】
スイッチ部２１〜２ｎはＦＥＴ１４で構成されている。スイッチ部２１〜２ｎのＦＥＴ１４のドレインは、増幅部１１〜１ｎのＭＯＳＦＥＴ１３のゲートに接続されている。各ＦＥＴ１４のソースは制御電圧入力の端子４５に接続されている。つまり、各ＦＥＴ１４のソースは、制御電圧入力の端子４５に対して並列に接続されている。スイッチ部２１〜２ｎのＦＥＴ１４のゲートは、ゲイン制御入力ポート３１〜３ｎにそれぞれ接続されている。これにより、各ＦＥＴ１４は、ゲイン制御入力ポート３１〜３ｎのゲイン制御信号のハイレベルとロウレベルにより、オン、オフのスイッチ動作を行う。つまり、増幅部１１〜１ｎの定電流源を制御する、制御電圧入力の制御信号である制御電圧を、各定電流源にそれぞれ入力するか否かのスイッチ動作を、ハイレベルとロウレベルとにより切り替える。
【００２２】
つまり、スイッチ部２１〜２ｎは、制御電圧入力の端子４５に加えられる制御電圧を、増幅部１１〜１ｎのＭＯＳＦＥＴ１３に入力するか否かのスイッチ動作を、ハイレベルとロウレベルとにより切り替える。これにより、制御電圧が加えられた増幅部は、数１式を基にゲインＡの増幅を行う。また、電圧が加えられない増幅部については数１式の定電流ＩＳＳがゼロになるので、この増幅部は、増幅を行わず、信号を信号出力の端子４１、４２に出力しない。
【００２３】
ゲイン制御入力ポート３１〜３ｎに加えるゲイン制御信号は、この実施の形態による可変利得増幅回路のゲインＡを設定するためのものである。以下では、ゲイン制御信号の説明と、この実施の形態の作用とを併せて説明する。
【００２４】
この実施の形態では、抵抗Ｒ１、Ｒ２に対して増幅部１１〜１ｎの出力が並列に接続されている。このために、増幅部１１〜１ｎの中からａ個の増幅部（回路数ａ）を選択するための信号であって、ハイレベルまたはロウレベルのゲイン制御信号を、ゲイン制御入力ポート３１〜３ｎにそれぞれ加える。この状態で、信号入力の端子４３、４４にレベルＶｉの信号を加えると、信号出力の端子４１、４２に発生する信号のレベルＶｏａは、ａ個の増幅部からの出力のレベルＡ・Ｖｉを加算した値となる。つまり、
【数３】
2012147283.tif 000005
になる。同じように、ｂ個の増幅部（回路数ｂ）を選択したときには、信号出力の端子４１、４２に発生する信号のレベルＶｏｂは、
【数４】
2012147283.tif 000006
になる。
【００２５】
このとき、増幅部１１〜１ｎの中からａ個の増幅部を選択した場合の信号のレベルＶｏａを基準にすると、ｂ個の増幅部を選択したときのゲイン、つまり、可変利得増幅回路のゲインは、その値をＴａｂとすると、
【数５】
2012147283.tif 000007
となる。つまり、可変利得増幅回路のゲインは、基準となるレベルＶｏａを出力するために必要とする、増幅部の回路数ａと、レベルＶｏｂを出力するために必要とする、増幅部の回路数ｂとの比率となる。
【００２６】
一方、可変利得増幅回路の対数ゲインは、
【数６】
2012147283.tif 000008
であり、上記の数５式を利用すると、
【数７】
2012147283.tif 000009
となる。つまり、可変利得増幅回路の対数ゲインは、基準となるレベルＶｏａを出力するために必要とする、増幅部の回路数ａと、レベルＶｏｂを出力するために必要とする、増幅部の回路数ｂとの比率の対数値となる。したがって、例えば１デシベル毎に利得を調整する場合には、次ぎのようにする。基準となるレベルＶｏａを出力するための増幅部の回路数ａを６３回路とすると、所定ステップのゲインを得るために必要とする回路数、例えば対数ゲインを０デシベル、…、６デシベルの各値にするために必要とする回路数は、数６式から、
０デシベル…６３回路
１デシベル…７１回路
２デシベル…８０回路
３デシベル…９０回路
４デシベル…１００回路
５デシベル…１１２回路
６デシベル…１２６回路
となる。
【００２７】
つまり、この実施の形態では、対数ゲインが例えば４デシベルとなるように可変利得増幅回路を設定するために、増幅部１１〜１ｎの中から１００回路を選択するためのゲイン制御信号を、入力ポート３１〜３ｎに加えればよい。このように、この実施の形態では、可変利得増幅回路の対数ゲインを設定するために、増幅部の回路数を設定すればよい。なお、端子４５に加えられる制御電圧により、増幅部１１〜１ｎの定電流ＩＳＳが調整されるので、信号出力の端子１、２に発生する信号のレベルつまりトータルゲインの調整が可能である。
【００２８】
なお、例えば１０倍、…、２０倍といったゲインの設定も、対数ゲインの設定と同じように、増幅部の回路数を設定することにより行われる。
【００２９】
この結果、この実施の形態によれば、可変利得増幅回路を使用する周囲の雰囲気の温度変動によって、動作電流である定電流源の定電流ＩＳＳが変動しても、対数ゲインを設定するための回路数の比率は変わらない。このために、この実施の形態による可変利得増幅回路は、温度変動に対して、対数ゲインを安定して可変にすることができる。つまり、入力ポート３１〜３ｎへの信号で設定された対数ゲインを安定して得ることができる。
【００３０】
また、従来の方式では、対数ゲインのデシベルの確度を維持するために、ＤＡＣと補正テーブルを用意したが、この実施の形態によれば、ＤＡＣを不要にすることができる。
【００３１】
また、従来の方式では、温度変動時に対数ゲインの可変量を一定にするには、定電流源の電流量を各温度毎に補正する必要があるが、この実施の形態によれば、温度により絶対ゲインは変動しても、回路比率は変わらない。このため、温度補償等の対策を行わなくても、相対値であるデシベルの可変量の変動を防ぐことができる。
【００３２】
さらに、例えば無線機では、トータルゲインを一定とするために、従来の方式では固体偏差、温度偏差を可変ゲインアンプで補正する。このような使い方をする場合、従来の可変ゲインアンプの定電流ＩＳＳの値も含めた調整が必要となるため、テーブルが複雑になっている。しかし、この実施の形態によれば、デシベルの可変量が温度によらず一定のため、テーブル作成が容易になる。さらに、この実施の形態によれば、トータルゲインの設定は、制御電圧入力の端子４５に加える制御電圧によって調整することができる。
【００３３】
（実施の形態２）
この実施の形態では、実施の形態１の可変利得増幅回路が演算部５１と選択部５２とを備えている。なお、この実施の形態では、先に説明した実施の形態１と同一もしくは同一と見なされる構成要素には、それと同じ参照符号を付けて、その説明を省略する。
【００３４】
この実施の形態では、演算部５１は、ゲインの設定に必要とする回路数を演算する。このために、図示を省略しているが、演算部５１には対数ゲインの値がデシベル単位で入力される。この値が入力されると、演算部５１は、先に述べた数７式を基に、入力された対数ゲインの値に対して、増幅部の必要とする回路数を算出する。この後、演算部５１は、算出した回路数を選択部５２に出力する。
【００３５】
選択部５２は、ゲイン制御入力ポート３１〜３ｎに接続されている。選択部５２は、演算部５１から回路数を受け取ると、ゲイン制御信号を生成する。そして、選択部５２は生成したゲイン制御信号をスイッチ部２１〜２ｎにそれぞれ出力する。このとき、選択部５２は、回路数に相当する数のゲイン制御信号をロウレベルにし、残りのゲイン制御信号をハイレベルにする。この後、選択部５２は、ロウレベルのゲイン制御信号を例えばゲイン制御入力ポート３１から順に出力し、次にハイレベルのゲイン制御信号を残りのゲイン制御入力ポートに順に出力する。これにより、回路数に相当するゲイン制御信号がゲイン制御入力ポートを経てスイッチ部に加えられる。
【００３６】
こうして、この実施の形態により、デシベルの値を入力するだけで、可変利得増幅回路の対数ゲインを変えることを可能にする。
【符号の説明】
【００３７】
Ｒ１、Ｒ２  抵抗
１１〜１ｎ  増幅部
１１〜１３  ＭＯＳＦＥＴ
３１〜３ｎ  入力ポート
【図１】
2012147283.tif 000010
【図２】
2012147283.tif 000011
【図３】
2012147283.tif 000012