(57)【要約】【課題】絶縁性基材群を中空のビアホールが貫通してなる多層配線基板でありながら、電子チップ部品を高密度実装することが可能な多層配線基板を提供する。また、多層配線基板への電子チップ部品の高密度実装構造を提供する。【解決手段】絶縁性基材群４２を中空のビアホール４４が貫通している。ビアホール４４の開口４６の周囲にランド部４７を設ける。ランド部４７は、電子チップ部品５１の面状電極５２を接合することのできる表面積を備えた接合領域Ｚ１として形成されている。接合領域Ｚ１に電子チップ部品５１の面状電極５２を重ね合わせて接合することによって、電子チップ部品の高密度実装構造が得られる。【選択図】図２
2012079783.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基材が多層に積層されてなる絶縁性基材群を、中空のビアホールが貫通してなる多層配線基板において、
上記絶縁性基材群の表面に位置している上記ビアホールの開口の周囲に、そのビアホールに備わっている筒状の導電層に連続するランド部が設けられ、そのランド部の全体が、電子チップ部品の電極を接合することのできる表面積を備えた接合領域として形成されていることを特徴とする多層配線基板。
【請求項２】
絶縁性基材が多層に積層されてなる絶縁性基材群を、中空のビアホールが貫通してなる多層配線基板において、
上記絶縁性基材群の表面に位置している上記ビアホールの開口の周囲に、そのビアホールに備わっている筒状の導電層に連続するランド部が設けられ、そのランド部は、上記開口の形成個所の径方向片側に偏った領域が、電子チップ部品の電極を接合することのできる表面積を備えた接合領域として形成されていることを特徴とする多層配線基板。
【請求項３】
上記接合領域が、上記電子チップ部品の面状電極の全体を重ね合わせて接合することのできる表面積を備えている請求項１又は請求項２に記載した多層配線基板。
【請求項４】
請求項１又は請求項２に記載した多層配線基板におけるランド部の接合領域に、電子チップ部品の電極が重なり合って接合されていることを特徴とする多層配線基板への電子チップ部品実装構造。
【請求項５】
請求項１又は請求項２に記載した多層配線基板におけるランド部の接合領域に、電子チップ部品の面状電極の全体が重なり合って接合されていることを特徴とする多層配線基板への電子チップ部品実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線基板及び多層配線基板への電子チップ部品実装構造に関する。特に、電子チップ部品の実装密度を高めるための対策が講じられた中空のビアホールを備えた多層配線基板、及び、電子チップ部品の実装密度を高めた中空のビアホールを備えた多層配線基板への電子チップ部品実装構造に関する。
【背景技術】
【０００２】
配線基板（プリント基板）のうち、配線回路を備えた絶縁性基材を多層に亘って積層した構造を持つ多層配線基板は、それ自体が配線の高密度化を達成した配線基板として知られている。この多層配線基板では、絶縁性基材の層間の配線回路はビアホール（スルーホール）によって結線されている。
【０００３】
この種の多層配線基板には、多層に積層された絶縁性基材群を中空のビアホールが貫通した構成を備えたもの、多層に積層された絶縁性基材群を貫通する中空のビアホールに導電性組成物（導電性ペースト）が充填された構成を備えたもの、などが知られている。
【０００４】
このうち、前者、すなわち多層に積層された絶縁性基材群を中空のビアホールが貫通した構成を備える従来の多層配線基板を図８及び図９に示してある。また、図８及び図９には多層配線基板への電子チップ部品実装構造を併せて示してある。
【０００５】
この多層配線基板１では、図９に例示したように、多層に積層されたそれぞれの絶縁性基材２ａ…の配線回路３…が、ビアホール４の孔壁面に備わっている筒状の導電層５によって電気的に接続されている。また、絶縁性基材群２の表面に形成された回路パターン６の一端が、複数枚の絶縁性基材２ａでなる絶縁性基材群２の表面に位置しているビアホール４の開口４の周囲の適宜個所で、図８又は図９のようにビアホール４の導電層５に接続されている。そして、この回路パターン６の他端がランド部１０として形成されていて、そのランド部１０に電子チップ部品８の面状電極９が接合されている。
【０００６】
したがって、この構成を採用した多層配線基板への電子チップ部品実装構造によると、図９のように、ビアホール４の開口４ａと電子チップ部品８との間に回路パターン６の長さに見合う不可避的スペースＳ１が形成されてしまい、その不可避的スペースＳ１によって電子チップ部品８の実装密度の高密度化（電子チップ部品の配置の高密度化）が阻害されるおそれがある。
【０００７】
一方、後者の多層配線基板は、上記した構成の前者の多層配線基板の場合よりも、その構造上、電子チップ部品８の実装密度の高密度化を図りやすいということが云える。そして、後者の多層配線基板については、その電子チップ部品配置の高密度化（電子チップ部品の実装密度の高密度化）をさらに高めるための研究が鋭意行われている（たとえば、特許文献１〜４参照）。ここで掲げた特許文献１〜４によって提案されている多層配線基板は、ビアホールに導電性組成物を充填してそのビアホールを導電性組成物で埋めることによって、その導電性組成物の表面を当該多層配線基板の表面側に露出させてある。
【０００８】
特許文献１に記載されている多層配線基板とその多層配線基板への電子チップ部品実装構造を図１０に示してある。同図の多層配線基板１１では、多層に積層されている絶縁性基材１２…の配線回路１３が、ビアホール１４に充填されている導電性組成物（導電性ペースト）１５に電気的に接続されていて、その導電性組成物１５の表面１６に電子チップ部品１７の面状電極１８が重ね合わされて接合されている。なお、１９は層間接着剤である。
【０００９】
図１０に示した多層配線基板への電子チップ部品実装構造は「チップオンビア」と呼ばれることがあり、この実装構造によると、電子チップ部品１７がビアホール１４の直上に配置される。そのため、図８及び図９に見られるような回路パターン６を、ビアホール４と電子チップ部品８との相互間に形成しておく必要がなくなり、その結果、図９に示した不可避的スペースＳ１が形成されなくなって、それだけ電子チップ部品の実装密度の高密度化を促進しやすいということが云える。
【００１０】
上記した「チップオンビア」と呼ばれる電子チップ部品の実装構造を採用することのできる多層配線基板については、特許文献２、特許文献３、特許文献４などにも記載がある。
【００１１】
ところで、ピン電極を備えた電子チップ部品を多層配線基板に実装することについての先行例が提案されている（たとえば、特許文献５参照）。ここで掲げた特許文献５によって示されている電子チップ部品の実装構造を図１１を参照して説明する。
【００１２】
図１１は特許文献５によって示されている電子チップ部品実装構造を示した断面図である。図示の多層配線基板２１は、多層に積層されている絶縁性基材２２ａ…の配線回路２３が、絶縁性基材群２２を貫通するスルーホール２４によって電気的に接続されている。また、絶縁性基材群２２の表面及び裏面に位置しているスルーホール２４の開口の周囲に連続してランド部２５，２６が設けられている。これらのランド部２５，２６は、絶縁性基材群２２の表面及び裏面に密着するメッキ層によって形成されていることにより、スルーホール２４の筒状の導電層２７の孔壁面からの剥離を防止することに役立っている。電子チップ部品２８は、スルーホール２４に挿通されたピン電極２９の端部と絶縁性基材群２２の裏面側のランド部２６とが半田付けにより接合され、さらにその半田３０がスルーホール２４の内部にまで充填されていることによって、多層配線基板２１に実装されている。なお、２５ａ，２６ａはランド部２５，２６に設けられた非貫通のビアホールを示し、これらのビアホール２５ａ，２６ａによってランド部２６と絶縁性基材２２ａ，２２ａとの密着面積が増大している。
【００１３】
図１１に示した実装構造は、ピン電極２９を備えた電子チップ部品２８に適用されていて、スルーホール２４の開口の周囲に設けられたランド部２５，２６が半田ランドとして利用されている。そして、この場合のランド部２５，２６のサイズは、ピン電極２９の端部をランド部２５，２６に半田付けにより接合するのに十分なサイズであればよい。したがって、これらのランド部２５，２６に面状電極を備える電子チップ部品の上記面状電極を重ね合わせて半田付けするということは想定されていず、それらのランド部２５，２６に電子チップ部品の面状電極を重ね合わせて半田付けすることも行われていない。また、電子チップ部品２８がスルーホール２４の直上に配置されているので、ピン電極２９を備えた電子チップ部品２８の実装密度の高密度化を促進しやすいということが云える。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００８−１９８７３３号公報
【特許文献２】特開２００３−９２４７３号公報
【特許文献３】特開２００２−１２４７６９号公報
【特許文献４】特開２００２−２６５２０号公報
【特許文献５】特開２００４−１７２３２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
図８及び図９に示した従来例では、ビアホール４の開口４ａと電子チップ部品８との間に回路パターン６の長さに見合う不可避的スペースＳ１が形成され、その不可避的スペースＳ１によって電子チップ部品８の実装密度の高密度化が阻害されるおそれがあるという問題がある。
【００１６】
また、図１０を参照して説明した「チップオンビア」と呼ばれる電子チップ部品の実装構造は、実装密度の高密度化を図りやすいということが云える反面で、そのための多層配線基板１１のビアホール１４に導電性組成物が充填されていることが要求されるために、多層配線基板１１自体の製作コストが高くつくという問題がある。
【００１７】
さらに、図１１を参照して説明した実装構造は、ピン電極２９を備えた電子チップ部品２８に適用されるものであり、面状電極を備えた電子チップ部品に対して適用することができないという問題がある。
【００１８】
本発明は、以上の状況に鑑みてなされたものであり、絶縁性基材群を中空のビアホールが貫通してなる多層配線基板でありながら、電子チップ部品がピン電極を備えているか面状電極を備えているかに関係なく、その電子チップ部品を高密度実装することが可能な多層配線基板を提供することを目的とする。
【００１９】
また、本発明は、電子チップ部品がピン電極を備えているか面状電極を備えているかに関係なく、絶縁性基材群を中空のビアホールが貫通してなる多層配線基板に電子チップ部品が高密度実装された多層配線基板への電子チップ部品実装構造を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明に係る多層配線基板は、絶縁性基材が多層に積層されてなる絶縁性基材群を、中空のビアホールが貫通してなる。そして、上記絶縁性基材群の表面に位置している上記ビアホールの開口の周囲に、そのビアホールに備わっている筒状の導電層に連続するランド部が設けられ、そのランド部の全体が、電子チップ部品の電極を接合することのできる表面積を備えた接合領域として形成されている。
【００２１】
この発明によると、ビアホールに備わっている筒状の導電層に連続するランド部に形成された接合領域に、電子チップ部品の面状電極やピン電極を重ね合わせて接合することができるので、当該多層配線基板に実装された電子チップ部品とビアホールの開口との相互間に図８及び図９に示された回路パターン６を形成しておく必要がなくなる。したがって、絶縁性基材群を中空のビアホールが貫通してなる多層配線基板でありながら、電子チップ部品がピン電極を備えているか面状電極を備えているかに関係なく、その電子チップ部品を高密度実装することが可能になる。特に、電子チップ部品をビアホールの直上に配置することができるために、その電子チップ部品の高密度実装が顕著に促進される。
【００２２】
別の発明に係る多層配線基板は、絶縁性基材が多層に積層されてなる絶縁性基材群を、中空のビアホールが貫通してなる。そして、上記絶縁性基材群の表面に位置している上記ビアホールの開口の周囲に、そのビアホールに備わっている筒状の導電層に連続するランド部が設けられ、そのランド部は、上記開口の形成個所の径方向片側に偏った領域が、電子チップ部品の電極を接合することのできる表面積を備えた接合領域として形成されている。
【００２３】
この発明によると、ビアホールに備わっている筒状の導電層に連続するランド部に形成された接合領域に、電子チップ部品の面状電極やピン電極を重ね合わせて接合することができるので、当該多層配線基板に実装された電子チップ部品とビアホールの開口との相互間に図８及び図９に示された回路パターン６を形成しておく必要がなくなる。したがって、絶縁性基材群を中空のビアホールが貫通してなる多層配線基板でありながら、電子チップ部品がピン電極を備えているか面状電極を備えているかに関係なく、その電子チップ部品を高密度実装することが可能になる。
【００２４】
本発明に係る多層配線基板は、上記接合領域が、上記電子チップ部品の面状電極の全体を重ね合わせて接合することのできる表面積を備えていることが望ましい。この構成であれば、電子チップ部品の面状電極とランド部の接合領域とを広い接合面積で強固に接合することが可能になる。
【００２５】
本発明に係る多層配線基板への電子チップ部品実装構造は、多層配線基板におけるランド部の上記接合領域に、電子チップ部品の電極が重なり合って接合されている。この構成であれば、当該多層配線基板に実装された電子チップ部品とビアホールの開口との相互間に図８及び図９に示された回路パターン６を形成しておく必要がなくなるので、電子チップ部品がピン電極を備えているか面状電極を備えているかに関係なく、その電子チップ部品を高密度実装することが可能になる。
【００２６】
本発明に係る多層配線基板への電子チップ部品実装構造は、多層配線基板におけるランド部の上記接合領域に、電子チップ部品の面状電極の全体が重なり合って接合されている、という構成を採用することが可能である。この構成であれば、電子チップ部品の面状電極とランド部の接合領域とが広い接合面積で強固に接合された実装構造が得られる。
【発明の効果】
【００２７】
以上のように、本発明によれば、多層配線基板が中空のビアホールを有しているにもかかわらず、電子チップ部品の高密度実装が可能になる。また、多層配線基板が中空のビアホールを有しているにもかかわらず、電子チップ部品が高密度実装された多層配線基板を提供することが可能になる。
【図面の簡単な説明】
【００２８】
【図１】本発明に係る多層配線基板への電子チップ部品の実装構造を示した概略平面図である。
【図２】図１の実装構造の概略縦断断面図である。
【図３】本発明に係る多層配線基板への電子チップ部品の実装構造を示した概略平面図である。
【図４】図３の実装構造の概略縦断断面図である。
【図５】（Ａ）〜（Ｈ）は開口からの偏り方向が異なる接合領域を例示した説明図である。
【図６】電子チップ部品を例示した概略斜視図である。
【図７】電子チップ部品の一般的な実装例を示した側面図である。
【図８】中空のビアホールを備える多層配線基板への電子チップ部品の実装構造の従来例を示した平面図である。
【図９】図９の実装構造の縦断面図である。
【図１０】先行例に示された電子チップ部品の実装構造を示した断面図である。
【図１１】他の先行例に示されている電子チップ部品の実装構造を示した断面図である。
【発明を実施するための形態】
【００２９】
図１は本発明の実施形態に係る多層配線基板４１への電子チップ部品５１の実装構造を示した概略平面図、図２は同実装構造の概略縦断断面図である。
【００３０】
図２のように、図例の多層配線基板４１では、多層に積層されたそれぞれの絶縁性基材４２ａ…の配線回路４３ａ…が、ビアホール４４の孔壁面に備わっている筒状の導電層４５によって電気的に接続されている。ビアホール４４は、多層の絶縁性基材４２ａ…の積層体でなる絶縁性基材群４２を貫通していて、その内部は中空である。
【００３１】
絶縁性基材群４２の表面に位置しているビアホール４４の開口４６の周囲に、上記導電層４５に連続するランド部４７が設けられている。図例のランド部４７は、上記開口４６を中心位置に有する方形に形作られていて、ランド部４７が形作っている方形の４つのコーナ部は円弧状に形成されている。そして、ランド部４７の全体が、電子チップ部品５１の電極５２を接合することのできる表面積を備えた接合領域Ｚ１として形成されている。
【００３２】
図３は本発明に係る別の実施形態に係る多層配線基板４１への電子チップ部品５１の実装構造を示した概略平面図、図４は同実装構造の概略縦断断面図である。
【００３３】
図４のように、図例の多層配線基板４１では、多層に積層されたそれぞれの絶縁性基材４２ａ…の配線回路４３ａ…が、ビアホール４４の孔壁面に備わっている筒状の導電層４５によって電気的に接続されている。ビアホール４４は、多層の絶縁性基材４２ａ…の積層体でなる絶縁性基材群４２を貫通していて、その内部は中空である。
【００３４】
絶縁性基材群４２の表面に位置しているビアホール４４の開口４６の周囲に、上記導電層４５に連続するランド部４７が設けられている。図例のランド部４７は、上記開口４６を中心位置に有する方形に形作られていて、ランド部４７が形作っている方形の４つのコーナ部は円弧状に形成されている。そして、ランド部４７の開口４６の径方向片側に偏った領域が、電子チップ部品５１の電極５２を接合することのできる表面積を備えた接合領域Ｚ２として形成されている。
【００３５】
次に、別の実施形態に係るランド部４７の上記接合領域Ｚ２を図５を参照してさらに具体的に説明する。図５（Ａ）〜（Ｈ）は開口からの偏り方向が異なる接合領域を例示した説明図である。接合領域Ｚ２には、上記のようにランド部４７の開口４６の形成個所の径方向片側に偏った領域が相当している。ここで、開口４６の形成個所の径方向片側に偏った領域とは、開口４６の口縁に接する直線（図中一点鎖線で示してある）Ｌを境として、開口４６の反対側に位置する領域を意味していて、その領域の形状は矩形、三角形、その他の多角形、円弧形などであってもよい。
【００３６】
接合領域Ｚ２は、図５（Ａ）のようにランド部４７の開口４６の径方向左側に偏っていても、図５（Ｂ）のようにランド部４７の開口４６の径方向下側に偏っていても、図５（Ｃ）のようにランド部４７の開口４６の径方向右側に偏っていても、図５（Ｄ）のようにランド部４７の開口４６の径方向上側に偏っていてもよい。これらの（Ａ）〜（Ｄ）に示した接合領域Ｚ２は略矩形に形成されている。また、接合領域Ｚ２は、図５（Ｅ）のようにランド部４７の開口４６の径方向斜め左上側に偏っていても、図５（Ｆ）のようにランド部４７の開口４６の径方向斜め左下側に偏っていても、図５（Ｇ）のようにランド部４７の開口４６の径方向斜め右下側に偏っていても、図５（Ｈ）のようにランド部４７の開口４６の径方向斜め右上側に偏っていてもよい、これらの（Ａ）〜（Ｄ）に示した接合領域Ｚ２は略三角形に形成されている。図５では、接合領域Ｚ２の開口４６からの偏り方向が、方形のランド部４７の対辺方向や対角方向に定められている事例を示しているけれども、偏り方向は図示した方向以外の方向に定めることも可能である。
【００３７】
また、接合領域Ｚ２の形状は、ランド部４７の形状と偏り方向とによって定まり、図５の事例では、ランド部４７が方形であるために、その偏り方向に応じて略矩形又は略三角形に形成されている。したがって、ランド部４７が円形であれば、接合領域の形状は円弧形状になる。
【００３８】
図６は上記した各実施形態に採用されている電子チップ部品５１を例示した概略斜視図、図７は電子チップ部品５１の一般的な実装例を示した側面図である。この電子チップ部品５１は、チップ部品本体５３の底面に電極５２を備えていて、その電極５２は、チップ部品本体５３の底面に重なり合った面状電極として形成されている。この電子チップ部品５１は、一般的には図７のように、配線基板（多層配線基板、両面配線基板などを含む）６０の表面のランド部６１に半田付け６２によって接合される。その際には、面状電極５２の全体がランド部６１に重なり合っているときに十分な接合強度が得られるとされている。
【００３９】
このことを勘案して、上記した各実施形態では、ランド部４７の接合領域Ｚ１，Ｚ２に、電子チップ部品５１の面状電極５２の全体を重ね合わせて接合することのできる表面積を付与している。こうしておくと、図１又は図３のように、面状電極５２の全体が接合領域Ｚ１，Ｚ２に重なり合った状態で接合されて十分な接合強度が発揮されるようになる。
【００４０】
図１及び図２に示した実施形態のように、多層配線基板４１におけるランド部４７の全体によって形成されている接合領域Ｚ１に、電子チップ部品５１の面状電極５２の全体が重なり合って接合されていて、ビアホール４４の直上に電子チップ部品５１が位置していると、図９に示された不可避的スペースＳ１が形成されないので、電子チップ部品５１の実装密度の高密度化が顕著に促進されることになる。
【００４１】
また、図３及び図４に示した実施形態のように、多層配線基板４１におけるランド部４７の接合領域Ｚ２に、電子チップ部品５１の面状電極５２の全体が重なり合って接合されていると、図４に示した開口４６と電子チップ部品５１との間に形成されるスペースＳ２を、図９に示された不可避的スペースＳ１よりも格段に狭くすることが可能になる。したがって、それだけ、電子チップ部品５１の実装密度の高密度化が促進されることになる。上記スペースＳ２は、電子チップ部品５１の面状電極５２をランド部４７の開口４６の口縁に接触させて位置させることによって無くすることが可能である。
【００４２】
以上説明した実施形態に係る実装構造では、面状電極５２を備えた電子チップ部品５１を対象とした事例を説明したけれども、本発明に係る実装構造は、ピン電極を備えた電子チップ部品を対象とすることも可能である。すなわち、ピン電極を備えた電子チップ部品を対象するときには、そのピン電極を折り曲げてランド部４７の接合領域に重ね合わせ、その重なり箇所を半田付けする。
【符号の説明】
【００４３】
４１  多層配線基板
４２  絶縁性基材群
４２ａ  絶縁性基材
４４  ビアホール
４５  導電層
４６  ビアホールの開口
４７  ランド部
５１  電子チップ部品
５２  電極（面状電極）
Ｚ１，Ｚ２  接合領域
【図１】
2012079783.tif 000003
【図２】
2012079783.tif 000004
【図３】
2012079783.tif 000005
【図４】
2012079783.tif 000006
【図５】
2012079783.tif 000007
【図６】
2012079783.tif 000008
【図７】
2012079783.tif 000009
【図８】
2012079783.tif 000010
【図９】
2012079783.tif 000011
【図１０】
2012079783.tif 000012
【図１１】
2012079783.tif 000013