(57)【要約】【課題】  本発明は、半導体チップ（１）内に集積化される垂直ホールセンサおよびそれの製造のための方法に関する。【解決手段】  垂直ホールセンサは、第２の導電型の導電性領域（３）内に埋め込まれる、第１の導電型の導電性ウェル（２）を有する。電気的接点（４）が、導電性ウェル（２）の平坦面（５）上で直線（６）に沿って配置される。導電性ウェル（２）は、それが導電性ウェル（２）の平坦面（５）から深さＴ１に位置する最大値を有するか、または深さＴ２まで本質的に一定であるかのどちらかのドーピング分布を有するように、高エネルギーイオン注入法およびその後の加熱によって生成される。【選択図】  図１
2012204836.tif 000002
【特許請求の範囲】
【請求項１】
第２の導電型の導電性領域（３）内に埋め込まれる第１の導電型の導電性ウェル（２）を有し、かつ配線のためにアクセス可能な半導体チップ（１）の表面と平行に延在する前記導電性ウェル（２）の平坦面（５）上で直線（６）に沿って配置される電気的接点（４）を有し、前記導電性ウェル（２）がイオン注入法によってかつエピタキシー法以外によって生成されるドーピング分布を有する、前記半導体チップ（１）内に集積化される垂直ホールセンサであって、前記ドーピング分布が、前記導電性ウェル（２）の前記平坦面（５）から深さＴに位置する最大値を有するか、または、本質的に一定であるかもしくは波打っていてかつ深さＴまで前記波全体を平均するとおよそ一定であるか、のどちらかであり、ここで前記深さＴがＴ＞０であることを特徴とする垂直ホールセンサ。
【請求項２】
前記ドーピング分布の前記ドーピングが、前記接点（４）間の領域において、前記導電性ウェル（２）の前記平坦面（５）と前記深さＴとの間で、前記接点（４）の下の前記領域におけるより少ないことを特徴とする請求項１に記載の垂直ホールセンサ。
【請求項３】
前述の領域における前記導電率が前記接点（４）間の前記領域におけるより大きいように、前記ドーピング分布が、前記深さＴまで前記接点（４）の下の前記領域においておよそ一定であることを特徴とする請求項１または２に記載の垂直ホールセンサ。
【請求項４】
第２の導電型の導電性領域（３）内に埋め込まれて、かつ配線のためにアクセス可能な半導体チップ（１）の表面に平行に延在する平坦面（５）を有する、第１の導電型の導電性ウェル（２）を有し、かつ前記導電性ウェル（２）の前記平坦面（５）内に埋め込まれてかつ直線（６）に沿って配置される電気的接点（４）を有する前記半導体チップ（１）内に垂直ホールセンサを製造するための方法であって、前記導電性ウェル（２）の前記製造が、以下の諸ステップ、すなわち、
−前記導電性ウェル（２）の前記平坦面（５）から深さＴ１ａに位置する最大値を有し、前記深さＴ１ａがＴ１ａ＞０であるか、または、前記導電性ウェル（２）の前記平坦面（５）から深さＴ２ａまで複数の最大値を有するかもしくはおよそ一定であり、前記深さＴ２ａがＴ２ａ＞０であるか、のどちらかである、外来原子のドーピング分布を生成するために、高エネルギーイオン注入法を用いて第１の元素の前記外来原子を前記第２の導電型の前記導電性領域（３）内に注入するステップと、
−前記生成されたドーピング分布が、深さＴ１≒Ｔ１ａで最大値を有するか、または、本質的に一定であるかもしくは波打っていてかつ深さＴ２≧Ｔ２ａまで前記波全体を平均するとおよそ一定であるか、のどちらかであるような方法で加熱することによって前記注入された外来原子を電気的に活性化するステップと、を含むことを特徴とする方法。
【請求項５】
以下の追加ステップ、すなわち、
少なくとも前記接点（４）間の前記領域において前記平坦面（５）のすぐ下の前記ドーピングおよびそれゆえに前記導電率を低下させるために、第２の元素の外来原子を前記導電性ウェル（２）によって占められる前記領域内に注入するステップを特徴とする請求項４に記載の方法。
【請求項６】
以下の追加ステップ、すなわち、
前記接点（４）の下の前記ドーピングおよびそれゆえに前記導電率を増大するために、前記第１の元素または第３の元素の外来原子を前記接点（４）によって占められる前記領域内に注入するステップを特徴とする請求項４または５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ内に集積化される垂直ホールセンサおよびこの種の垂直ホールセンサを製造するための方法に関する。
【背景技術】
【０００２】
垂直ホールセンサは、半導体チップの表面と平行に延在する磁界に感度が高い磁界センサである。垂直ホールセンサは、一般的にｐ形不純物ドープの基板内に拡散されたｎ形不純物ドープのウェルまたはｎ形不純物ドープの基板内に拡散されたｐ形不純物ドープのウェルを備え、このウェルが一般的に直線に沿って配置されて半導体チップの表面上に位置する４個のまたは５個の接点を有する。４個の接点のうち２個または３個が、垂直ホールセンサを通して電流が流れるようにするために使用される電流接点であり、および、残りの接点のうちの２個が、電流の方向に垂直に延在する磁界がある場合に生じるホール電圧を取り出すために使用される電圧接点である。
【０００３】
最も頻繁に使われる垂直ホールセンサは、４個の接点または５個の接点または多くても６個の接点を有し、かつ、文献から、例えば（非特許文献１）から、更に、特許文献から、例えば（特許文献１）、（特許文献２）、（特許文献３）、（特許文献４）、（特許文献５）から十分に公知である。６個を超える接点を有する垂直ホールセンサが、（特許文献６）から公知である。
【０００４】
垂直ホールセンサの開発における最も困難な課題のうちの１つは常に、一方では、高磁界感度を達成することであり、および他方では、磁界の非存在下で電圧接点の間に現れる電圧であるセンサシグナルのいわゆるオフセットをできる限り小さく保つことである。
【０００５】
技術によって数マイクロメートルまでに限定されるウェルの深さのため、接点は高感度を達成するためにお互いにできるだけ近くなければならない。イオン注入法およびその後の相対的に長い拡散によって生成される典型的ウェルが表面上で最も高いドーピングを有するので、しかしながら、もちろん、電流の主成分も表面のすぐ下でホール素子を通して流れ、および、それゆえにホール電圧を生成するためにあまり効果的でなく、そのために感度が低い。加えて、入力電流接点と出力電流接点との間の電流経路がそれゆえに非常に短く、それが非常に小さな加工許容誤差さえ高オフセットに結びつく結果を有する。
【０００６】
垂直ホールセンサは、（特許文献７）から公知であり、そこにおいて、非導電性領域が接点の間に配置され、それがバリアとして働き、接点間を流れる電流にこれらのバリアのまわりで深部に流れ込むことを強制する。しかしながら、これらのバリアが逆ドーピングを有する領域として設計されるならば、その厚さがバリアと周囲の導電性領域との間のそれぞれのローカルに現れる電位差の関数である、それらのまわりに電荷担体のない領域が生じる。この電位差の変化は、導電性領域の幾何学形状の変化を引き起こす。これは、次にオフセットの変化に結びつく。センサのオフセットは、その時一般的に動作電圧を増大することによって、更に、周囲温度を増大することによって増大する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第５５７２０５８号明細書
【特許文献２】米国特許第７８７２３２２号明細書
【特許文献３】米国特許第７２５３４９０号明細書
【特許文献４】米国特許第７５１１４８４号明細書
【特許文献５】国際出願公開特許第２０１０１０１８２３号
【特許文献６】米国特許出願公開第２０１０／０１３３６３２号明細書
【特許文献７】欧州特許第１９７７４６０号
【非特許文献】
【０００８】
【非特許文献１】Ｅｎｒｉｃｏ  Ｓｃｈｕｒｉｇ著、ｔｈｅ  Ｅｃｏｌｅ  Ｐｏｌｙｔｅｃｈｎｉｑｕｅ  Ｆｅｄｅｒａｌｅ  ｄｅ  Ｌａｕｓａｎｎｅ、論文番号３１３４
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、オフセットができるだけ小さく、かつ感度ができるだけ高い垂直ホールセンサを開発する目的に基づく。
【課題を解決するための手段】
【００１０】
半導体チップ内に集積化される垂直ホールセンサが、第２の導電型の導電性領域内に埋め込まれる、第１の導電型の導電性ウェルを有する。垂直ホールセンサは、その平らな表面が配線のためにアクセス可能な半導体チップの表面に平行に延在する導電性ウェルの平らな表面上で直線に沿って配置される電気的接点を有する。本発明によれば、導電性ウェルはイオン注入法によってかつエピタキシー法以外によって生成されるドーピング分布を有し、および、このドーピング分布が導電性ウェルの平らな表面から深さＴに位置する最大値を有するか、または、本質的に一定であるかもしくは波打っておりかつ深さＴまで波全体を平均するとおよそ一定である。深さＴの値は、零でないが、しかしＴ＞０である。
【００１１】
第１の態様によれば、ドーピング分布のドーピングは好ましくは、接点間の領域における導電性ウェルの平らな表面と深さＴとの間において、接点の下の領域におけるより少ない。
【００１２】
第２の態様によれば、ドーピング分布は好ましくは、前述の領域における導電率が接点間の領域におけるより大きいように、深さＴまでの接点の下の領域においておよそ一定である。
【００１３】
この種の垂直ホールセンサを製造するための一方法が、導電性ウェルを製造するための以下の諸ステップを含む：
−導電性ウェルの平らな表面から（Ｔ１ａ＞０の）深さＴ１ａに位置する最大値を有するか、または、導電性ウェルの平らな表面から（Ｔ２ａ＞０の）深さＴ２ａまで複数の最大値を有するかもしくはおよそ一定であるか、のどちらかである、外来原子のドーピング分布を生成するために、高エネルギーイオン注入法を用いて第２の導電型の導電性領域内に第１の元素の外来原子を注入するステップと、
−生成されたドーピング分布が、深さＴ１≒Ｔ１ａにある最大値を有するか、または、本質的に一定であるかもしくは波打っておりかつ深さＴ２≧Ｔ２ａまで波全体を平均するとおよそ一定であるような方法で加熱することによって、注入された外来原子を電気的に活性化するステップ。
【００１４】
この方法は、好ましくは以下の追加的なステップ、すなわち、
少なくとも接点間の領域内の平坦面のすぐ下のドーピングおよびそれゆえに導電率を低下させるために、第２の元素の外来原子を、導電性ウェルによって占められる領域内に注入するステップを含む。
【００１５】
この方法は、また、好ましくは以下の追加的なステップ、すなわち、
接点の下のドーピングおよびそれゆえに導電率を増大するために、接点によって占められる領域内に第１の元素または第３の元素の外来原子を注入するステップを含む。
【図面の簡単な説明】
【００１６】
この明細書に組み込まれてその一部を構成する添付の図面は、本発明の１つ以上の実施態様を例示し、かつ、詳細な説明と共に、本発明の原理および実現を説明するために役に立つ。図は、一定の比率でない。図面の説明は以下の通りである：
【００１７】
【図１】半導体チップ内に集積化される垂直ホールセンサの側面図および平面図を図式的に示す。
【図２】半導体チップ内に集積化される垂直ホールセンサの側面図および平面図を図式的に示す。
【図３】ドーピング分布を示す。
【図４Ａ】更なる垂直ホールセンサの側面図および平面図を図式的に示す。
【図４Ｂ】更なる垂直ホールセンサの側面図および平面図を図式的に示す。
【図５Ａ】更なる垂直ホールセンサの側面図および平面図を図式的に示す。
【図５Ｂ】更なる垂直ホールセンサの側面図および平面図を図式的に示す。
【図６Ａ】更なる垂直ホールセンサの側面図および平面図を図式的に示す。
【図６Ｂ】更なる垂直ホールセンサの側面図および平面図を図式的に示す。
【図７Ａ】更なる垂直ホールセンサの側面図および平面図を図式的に示す。
【図７Ｂ】更なる垂直ホールセンサの側面図および平面図を図式的に示す。
【図８】ドーピング分布を示す。
【図９】ドーピング分布を示す。
【図１０】ドーピング分布を示す。
【発明を実施するための形態】
【００１８】
図１および２は、半導体チップ１内に集積化される垂直ホールセンサの側面図および平面図を図式的に示す。垂直ホールセンサは、第２の導電型の導電性領域３内に埋め込まれる第１の導電型の導電性ウェル２およびウェル２と接触する数ｎ個の接点４．１から４．ｎを備える。簡潔に説明するために、接点４．１から４．ｎの全体が接点４として称される。接点４は、ウェル２の表面５内に埋め込まれて直線６に沿って配置され、ウェル２の表面５は、直接、すなわち典型的酸化および不活性化層だけによって分離され、配線のためにアクセス可能である半導体チップ１の表面の下に位置している。
【００１９】
ウェル２は好ましくはｎ形不純物ドープの半導体材料を備え、および、領域３はｐ形不純物ドープの半導体材料を備える。ウェル２は、それゆえにｐｎ接合によって領域３から電気的に絶縁される。示される例では、接点４の数ｎはｎ＝６である。しかしながら、垂直ホールセンサはまた、ｎ＝４、ｎ＝５またはさらにより大きな数ｎの接点４を有することができる。接点４は、お互いに同等のまたはさらに異なる距離を有することができる。接点４は、一般的にウェル２と同じ幅である第１の導電型の多量にドーピングした領域であるが、しかしまた、いくぶんより広くなるかまたはいくぶんより狭くなることができる。このホールセンサは、半導体チップ１の表面と平行に、かつ直線６に対して垂直に延在する磁界に感度が高く、それゆえに垂直ホールセンサの種類に属する。半導体チップ１はさらに垂直ホールセンサの動作のための電子回路を形成する複数の集積化された電子素子（図示せず）を含有する。
【００２０】
ウェル２の概念は、ウェル２がイオン注入法および加熱による注入された外来原子の活性化によって生成される領域であることおよび、ウェル２はエピタキシー法によって製造されることができないことを意味する記述および請求項の有効範囲においてよく理解されるべきである。本発明によれば、ウェル２は、深部での導電率が少なくとも表面５の近くと同じくらい大きい、好ましくはより大きいことを達成するために、高エネルギーイオン注入法によって製造される。それゆえに、近傍でない電流接点間の電流の大部分は、挿入された電圧接点のまわりでおよそ半円形の電流経路上で流れる。これは、以下の利点を与える：
ａ）分析的に検討されて、この半円形の経路の長さは表面５上の電流接点間の最も短い、直線距離よりπ／２＝１．５７倍長い。距離許容誤差の影響はそれゆえにまた、この係数で低下され、および、オフセットの低下がそれゆえに達成される。
ｂ）電荷担体に働いてホール効果を引き起こすローレンツ力が、正確に電圧接点の方向に電流経路全体に沿って向けられる。結果は、感度の向上である。
ｃ）電流が接点４で深部に直接流入するので、接点４の外側縁部の許容誤差はより少ない影響を有する。
【００２１】
ウェル２は、その製造のためにエピタキシー法が使用されること無く、深部でのその導電率が、少なくとも表面５の近くと同じくらい大きく、好ましくはより大きく、例えば以下の諸ステップによって、高エネルギーイオン注入法およびその後の加熱を用いて生成されることができる：
Ａ）高エネルギーイオン注入法を用いて第１の元素の外来原子を第２の導電型の導電性領域３内に注入するステップと、
Ｂ）後で説明される、任意選択のステップと、
Ｃ）後で説明される、任意選択のステップと、
Ｄ）加熱による注入された外来原子の電気活性化ステップ。
シリコンに基づく半導体技術では、リン原子およびヒ素原子がシリコンにおけるｎ導電外来原子であるので、元素リンまたはヒ素が一般的にｐ導電基板内にｎ導電ウェルを生成するために使用される。
【００２２】
高エネルギーイオン注入法は、好ましくは１ＭｅＶから２．５ＭｅＶ以上までの範囲内のエネルギーを使用して実行され、それによって、３から４μｍの注入された外来原子の深さが、達成されることができる。高エネルギーイオン注入法は、前述の表面５からある距離に位置する最大値を有する外来原子のドーピング分布を生成する。表面５からの外来原子のドーピング分布の最大値の距離は、本願明細書において深さＴ１ａと称される。
【００２３】
電気活性化は好ましくは、例えばいわゆる「急速熱アニーリング」を用いて、「アニーリング」として技術界で公知のプロセスを用いて実行される。この種の「アニーリング」は、ステップＡでの注入中に生成される外来原子のドーピング分布が変化しないかまたは実質的に変化しないように、外来原子がその間に「遠くに」拡散しない、すなわち、一般的に半導体結晶格子の最も近い格子空間のうちの１つだけまでの、相対的に短期的な加熱である。高エネルギーイオン注入法および相対的に短期的な加熱は、共に深さＴ１で最大値を有する外来原子のドーピング分布に結びつき、ここで、Ｔ１＝Ｔ１ａまたは少なくともＴ１≒Ｔ１ａである。
【００２４】
しかしながら、外来原子の拡散も生じるように、加熱はまた、時間でより長くされることができ、そこにおいて、外来原子の一部がウェル２の前述の表面５に向けた方向に拡散し、および、外来原子の一部がウェル２の前述の表面５から離れた方向に拡散して、かつドーピングの最大値を消滅させてドーピングを深さＴ２まで本質的におよそ一定にさせる。
【００２５】
ウェル２の得られるドーピング分布は、それゆえに、より多くの外来原子が半導体チップ内の半導体チップ１の表面５の近くより深部に組み込まれるか、または、外来原子のドーピングが表面５から特定の深さまで本質的に一定であるかのどちらかの点で区別される。
【００２６】
図３は曲線ａによって、深さＤ、すなわち、高エネルギーイオン注入法および「アニーリング」によって生成された本発明に従う垂直ホールセンサの、ウェル２の表面５からの距離の関数としてウェル２のドーピング分布またはドーピングＮを、従来技術に従う垂直ホールセンサのウェルのドーピング分布の曲線ｂと比較して定性的に示す。曲線ａのドーピング分布は、連続的に延在して突然の遷移を含有しない。表面５での、すなわち深さＤ＝０での外来原子のドーピングは、値Ｎ１を有し、それは、最大値での外来原子のドーピングより有意に少ない。
【００２７】
垂直ホールセンサの製造は、後述するステップＢおよび／またはステップＢおよびＣの両方によって有利には拡張される：
Ｂ）接点４間の領域内のそのドーピング、したがって、その導電率が、表面５の近くで更に低下する、ウェル２のドーピング分布を生成するために、第２の元素の外来原子をウェル２によって占められる領域内に注入するステップ。
Ｃ）接点４間のウェル２のドーピング分布より深さＴ１ａまでより高い導電率を有する、接点４の下のウェル２のドーピング分布を生成するために、第１の元素の外来原子（または第１の元素と同じタイプの導電率を有する第３の元素）を接点４によって占められるべきまたは占められる領域内に注入するステップ。
【００２８】
ステップＡおよびＣを使用して生成されるドーピング分布は、例えば、深さＴ１ａまで接点４の領域でおよそ一定である。ステップＣは、また、イオン注入法によって実行され、ステップＣにおけるイオンの運動エネルギーはステップＡにおけるより少なく、それでステップＣで注入される外来原子のドーピングの最大値は深さＴ３ａにあり、それは深さＴ１ａより小さい。
【００２９】
加熱、特に「アニーリング」の形での加熱が全ての外来原子に対して同時に実行されるように、ステップＢおよびＣは好ましくはステップＤより先に実行される。
【００３０】
シリコンに基づく半導体技術において、硼素原子がシリコン内のｐ導電外来原子であるので、第２の元素は一般的に硼素である。もちろん、前述の硼素とは違う元素、リンおよびヒ素もまた、所望のドーピングを得るために使用されることができる。
【００３１】
図４Ａ、４Ｂおよび５Ａ、５Ｂは、ステップＡおよびＢの後で垂直ホールセンサのウェル２の２つの代替ドーピングを例示する。図４ＡおよびＢはそれぞれ、断面および平面図で第１の変形例を例示し、第２の元素の外来原子の注入が注入マスクを使用せずにおよびそれゆえにウェル２の領域全体に実行された。図５ＡおよびＢはそれぞれ、断面および平面図で第２の変形例を例示し、第２の元素の外来原子の注入が接点４の間に位置するウェル２のそれらの領域内だけに注入マスクを使用して実行された。第２の元素の外来原子を使用してドーピングされる領域は、参照番号７によって識別される。
【００３２】
図６ＡおよびＢは、それぞれ断面および平面図で、ステップＡおよびＣの後でのウェル２のドーピング状態を示し、ステップＣで注入される外来原子を有する領域が参照番号８によって示されている。
【００３３】
図７ＡおよびＢは、全ての３ステップＡ，ＢおよびＣが実行された時、ウェル２のドーピング状態のそれぞれ断面および平面図を示す。
【００３４】
図８は、図７ＡのラインＩ〜Ｉに沿ってウェル２のドーピング分布を定性的に示す。図９は、図７ＡのラインＩＩ〜ＩＩに沿ってウェル２のドーピング分布を定性的に示す。接点４間の領域において、ウェル２の表面５での、すなわち、深さＤ＝０での、外来原子のドーピングＮ２は、図３内に示される例のドーピングＮ１より有意に少ない。
【００３５】
高エネルギー注入およびステップＡで記載されている相対的に長い拡散を使用する代わりに、以下のステップＡ１およびＤを含む方法を使用して、およそ一定であるか、または少なくとも波打っており、波全体を平均すると所定の深さＴ２まではおよそ一定で、かつ次いで連続的に減少する、ドーピング分布もまた生成されることができる：
Ａ１）生成されたドーピング分布が導電性ウェル２の平らな表面５から深さＴ２ａまで複数の最大値を有するかまたはおよそ一定であるように、イオンのエネルギーが、個別ステップでまたは連続的に、のどちらかで、最小値から最大値まで次第に上昇されるか、または、最大値から最小値まで低下されるかのどちらかである、イオン注入法を用いて第１の元素の外来原子を第２の導電型の導電性領域３内に注入するステップと、
Ｄ）注入された外来原子を加熱によって電気的に活性化するステップ。
例えば、最小値は１ＭｅＶであり、最大値は一般的に２．５ＭｅＶまたは使用されたイオン注入機が可能にする最も高い可能な値に対応する。
【００３６】
図１０は、この方法によって生成されるウェル２のドーピング分布を定性的に示す。
【００３７】
本発明の実施態様および応用例が図と共に記載されたとはいえ、上に言及されることよりさらに多くの変更が本願明細書において創意に富んだ概念から逸脱することなく可能であることは、この開示の恩恵を有する当業者に明白である。本発明は、それゆえに添付の請求の範囲およびそれらの同等物の趣旨における以外制限されるべきでない。
【符号の説明】
【００３８】
１  半導体チップ
２  第１の導電型の導電性ウェル
３  第２の導電型の導電性領域
４  接点
４．１から４．ｎ  接点
５  ウェル２の表面
６  直線
７  ドーピングされる領域
８  外来原子を有する領域
【図１】
2012204836.tif 000003
【図２】
2012204836.tif 000004
【図３】
2012204836.tif 000005
【図４Ａ】
2012204836.tif 000006
【図４Ｂ】
2012204836.tif 000007
【図５Ａ】
2012204836.tif 000008
【図５Ｂ】
2012204836.tif 000009
【図６Ａ】
2012204836.tif 000010
【図６Ｂ】
2012204836.tif 000011
【図７Ａ】
2012204836.tif 000012
【図７Ｂ】
2012204836.tif 000013
【図８】
2012204836.tif 000014
【図９】
2012204836.tif 000015
【図１０】
2012204836.tif 000016