(57)【要約】【課題】デバイス活性層へのオートドーピングやミスフィット転位が発生し難く、且つ、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制することができるエピタキシャルウェーハおよびその製造方法を提供する。【解決手段】シリコン基板の表面から内部に向かってＶ族原子を拡散させて形成した、濃度：２×１０１３ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下のＶ族原子を含有してシリコン基板の表層に位置するバリア層と、バリア層上に形成したシリコンエピタキシャル膜よりなるデバイス活性層とを備えることを特徴とするエピタキシャルウェーハである。また、バリア層形成工程と、デバイス活性層形成工程とを含むエピタキシャルウェーハの製造方法である。【選択図】図１
2012079938.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板の表面から内部に向かってＶ族原子を拡散させて形成した、濃度：２×１０１３ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下のＶ族原子を含有して前記シリコン基板の表層に位置するバリア層と、
前記バリア層上に形成したシリコンエピタキシャル膜よりなるデバイス活性層と、
を備えることを特徴とする、エピタキシャルウェーハ。
【請求項２】
前記シリコン基板中に、ゲッタリング層を更に備えることを特徴とする、請求項１に記載のエピタキシャルウェーハ。
【請求項３】
前記バリア層は、厚さが０．１μｍ以上１０μｍ以下であることを特徴とする、請求項１または２に記載のエピタキシャルウェーハ。
【請求項４】
前記Ｖ族原子が、リン、ヒ素およびアンチモンからなる群より選択される少なくとも一つであることを特徴とする、請求項１〜３の何れかに記載のエピタキシャルウェーハ。
【請求項５】
シリコン基板の表面から内部に向かってＶ族原子を拡散させ、濃度：２×１０１３ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下のＶ族原子を含有するバリア層を前記シリコン基板の表層に形成するバリア層形成工程と、
前記バリア層上にシリコンエピタキシャル膜からなるデバイス活性層を形成するデバイス活性層形成工程と、
を含むことを特徴とする、エピタキシャルウェーハの製造方法。
【請求項６】
前記シリコン基板中にゲッタリング層を形成するゲッタリング層形成工程を更に含むことを特徴とする、請求項５に記載のエピタキシャルウェーハの製造方法。
【請求項７】
前記バリア層形成工程は、９００℃以上１２００℃以下の温度で、前記シリコン基板上に、前記Ｖ族原子を含むガスおよび水素ガスを含む混合ガスを流すことにより行うことを特徴とする、請求項５または６に記載のエピタキシャルウェーハの製造方法。
【請求項８】
前記バリア層の厚さを０．１μｍ以上１０μｍ以下とすることを特徴とする、請求項５〜７の何れかに記載のエピタキシャルウェーハの製造方法。
【請求項９】
前記Ｖ族原子が、リン、ヒ素およびアンチモンからなる群より選択される少なくとも一つであることを特徴とする、請求項５〜８の何れかに記載のエピタキシャルウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャルウェーハおよびその製造方法に関するものであり、特に、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制することができるエピタキシャルウェーハおよび該エピタキシャルウェーハの製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体デバイスの微細化が促進されており、例えばメモリデバイスに注目すると、シリコン基板上の占有面積の縮小だけでなく、メモリデバイスを薄厚化して積層することにより小型化や大容量化が実現されている。そして、こうした薄厚化に伴い、半導体デバイスの厚さは、例えば量産品では２５μｍ程度まで低減されており、開発レベルでは１０μｍ以下まで低減されている。
【０００３】
ここで、このように半導体デバイスの微細化が進むと、半導体デバイスの性能は、デバイス中に内在する不純物金属に大きく影響されるようになる。従って、デバイスの性能や歩留まりの向上を実現するためには、半導体デバイス中に内在する不純物金属がデバイス表面に拡散するのを適切に抑制することが重要となる。
【０００４】
そこで、従来、半導体デバイス中の不純物金属がデバイス表面に拡散するのを適切に抑制する方法として、主にデバイスの作製に使用されるデバイス活性層の下方に、不純物金属を捕獲するためのゲッタリング層を形成するゲッタリング法が用いられている。
【０００５】
ここで、ゲッタリング法としては、シリコン基板中に酸素析出物を析出させて微小欠陥（Ｂｕｌｋ  Ｍｉｃｒｏ  Ｄｅｆｅｃｔｓ，ＢＭＤ）を形成し、該ＢＭＤに不純物金属を捕獲させるイントリンシック・ゲッタリング（Ｉｎｔｒｉｎｓｉｃ  Ｇｅｔｔｅｒｉｎｇ，ＩＧ）法と、薄厚化処理の際にシリコン基板の裏面に形成された研削痕等をゲッタリングサイトとして使用し、不純物金属を捕獲させるエクストリンシック・ゲッタリング（Ｅｘｔｒｉｎｓｉｃ  Ｇｅｔｔｅｒｉｎｇ，ＥＧ）法とが挙げられる。
【０００６】
しかし、上述のように半導体デバイスを例えば２５μｍ程度まで薄厚化する場合、以下の理由により、従来のゲッタリング法では半導体デバイス中の不純物金属による汚染を十分に抑制することは困難である。
【０００７】
即ち、ＩＧ法に関しては、不純物金属のゲッタリングサイトとして使用されるＢＭＤは、デバイス後工程の研削処理において全て除去されてしまうため、その後の不純物金属による汚染に対応することができない。また、ＥＧ法に関しては、薄厚化されたデバイスでは、裏面に存在する研削痕などに起因したデバイス割れを防止するためデバイスの裏面を予め研磨により平坦にしているので、研削痕をゲッタリングサイトとして使用することができない。
【０００８】
そこで、高いゲッタリング能力を有するゲッタリング層をデバイス活性層の直下に形成することで、デバイス形成後に薄厚化しても不純物金属によるデバイス活性層の汚染を抑制することを可能としたエピタキシャルウェーハが提案されている。
【０００９】
具体的には、イオン注入によりシリコン基板に高濃度のボロンまたはリンをドープして、デバイス活性層直下にゲッタリング層を形成したエピタキシャルウェーハや、シリコン基板上に、高濃度のボロンをドープした第１のエピタキシャル膜と、第２のエピタキシャル膜との２層を順次成長させ、第１のエピタキシャル膜をゲッタリング層として使用し、第２のエピタキシャル膜をデバイス活性層として使用するエピタキシャルウェーハが提案されている（例えば、特許文献１〜３参照）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平１１−１４５１４６号公報
【特許文献２】特開平５−３２６５４２号公報
【特許文献３】国際公開第２００４／０８６４８８号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、ボロンやリン等を高濃度でドープしてゲッタリング層を形成する上記従来のエピタキシャルウェーハでは、ゲッタリング層中のドーパント濃度が高いため、デバイス活性層として使用する第２のエピタキシャル膜へのオートドーピングが発生し易く、デバイス活性層の比抵抗分布が悪化したり、デバイス活性層が低抵抗化したりする（即ち、高抵抗で比抵抗分布が均一なデバイス活性層を形成するのが困難になる）という問題があった。また、デバイス活性層と、高濃度のボロンやリンがドープされたゲッタリング層との間に格子不整合を伴う急峻な界面が形成されるため、ミスフィット転位が発生し易いという問題もあった。
【課題を解決するための手段】
【００１２】
そこで、本発明者らは、デバイス活性層へのオートドーピングやミスフィット転位が発生し難く、且つ、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制することができるエピタキシャルウェーハおよびその製造方法を開発することを目的として、鋭意研究を行った。そして、本発明者らは、シリコン原子と共有結合し得るＶ族原子を所定の低濃度でシリコン基板表面に拡散させ、その後デバイス活性層となるシリコンエピタキシャル膜を該シリコン基板上にエピタキシャル成長させることにより、デバイス活性層へのオートドーピングやミスフィット転位が発生し難く、且つ、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制することができるエピタキシャルウェーハが得られることを見出し、本発明を完成させるに至った。
【００１３】
即ち、この発明は、上記課題を有利に解決するものであり、本発明のエピタキシャルウェーハは、シリコン基板の表面から内部に向かってＶ族原子を拡散させて形成した、濃度：２×１０１３ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下のＶ族原子を含有して前記シリコン基板の表層に位置するバリア層と、前記バリア層上に形成したシリコンエピタキシャル膜よりなるデバイス活性層とを備えることを特徴とする。このように、デバイス活性層（シリコンエピタキシャル膜）が形成されるシリコン基板の表面から内部にＶ族原子を拡散させてＶ族原子を所定の濃度で含むバリア層をシリコン基板の表層に形成すれば、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制し得るエピタキシャルウェーハを提供し得る。なお、本発明のエピタキシャルウェーハでは、不純物金属によるデバイス活性層の汚染を有効に抑制する観点からは、バリア層中のＶ族原子の濃度を２×１０１３ａｔｏｍｓ／ｃｍ３以上とする必要があり、また、デバイス活性層へのオートドーピングやミスフィット転位の発生を抑制する観点からは、バリア層中のＶ族原子の濃度を１×１０１８ａｔｏｍｓ／ｃｍ３以下とする必要がある。ここで、本発明において、「Ｖ族原子」とは、周期律表のＶ族の原子であってシリコン原子と共有結合し得るもの、即ちｎ型ドーパントとなり得るものを指し、「Ｖ族原子の濃度」とは、ウェーハ中央位置とウェーハ外周から５ｍｍの位置とを含む少なくとも２点で、バリア層中のＶ族原子の濃度をバリア層の深さ方向にＳＩＭＳ法やＳＲ法で測定し、該測定値から平均濃度を算出することで求めることができる。
【００１４】
ここで、本発明のエピタキシャルウェーハは、前記シリコン基板中に、ゲッタリング層を更に備えることが好ましい。シリコン基板の内部にゲッタリング層を有していれば、デバイス形成後、薄厚化する前までは主にゲッタリング層で不純物金属を捕獲して不純物金属によるデバイス活性層の汚染を有効に抑制し、薄厚化した後にはバリア層で不純物金属によるデバイス活性層の汚染を有効に抑制し得るからである。
【００１５】
また、本発明のエピタキシャルウェーハは、前記バリア層は、厚さが０．１μｍ以上１０μｍ以下であることが好ましい。バリア層の厚さが０．１μｍ未満の場合、不純物金属によるデバイス活性層の汚染を十分に抑制することができない場合があり、１０μｍ超の場合、バリア層形成時のＶ族原子の拡散に必要な時間が長くなり、生産性が低下するからである。
【００１６】
そして、本発明のエピタキシャルウェーハは、前記Ｖ族原子が、リン、ヒ素およびアンチモンからなる群より選択される少なくとも一つであることが好ましい。リン（Ｐ）、ヒ素（Ａｓ）およびアンチモン（Ｓｂ）は、ｎ型ドーパントとして量産適用されているからである。
【００１７】
また、本発明のエピタキシャルウェーハの製造方法は、シリコン基板の表面から内部に向かってＶ族原子を拡散させ、濃度：２×１０１３ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下のＶ族原子を含有するバリア層を前記シリコン基板の表層に形成するバリア層形成工程と、前記バリア層上にシリコンエピタキシャル膜からなるデバイス活性層を形成するデバイス活性層形成工程とを含むことを特徴とする。このように、デバイス活性層（シリコンエピタキシャル膜）が形成されるシリコン基板の表面から内部にＶ族原子を拡散させてＶ族原子を所定の濃度で含むバリア層をシリコン基板の表層に形成すれば、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制し得るエピタキシャルウェーハを製造することができる。なお、本発明のエピタキシャルウェーハの製造方法では、製造したエピタキシャルウェーハにおいて不純物金属によるデバイス活性層の汚染を有効に抑制する観点からは、バリア層中のＶ族原子の濃度を２×１０１３ａｔｏｍｓ／ｃｍ３以上とする必要があり、また、製造したエピタキシャルウェーハにおいてデバイス活性層へのオートドーピングやミスフィット転位の発生を抑制する観点からは、バリア層中のＶ族原子の濃度を１×１０１８ａｔｏｍｓ／ｃｍ３以下とする必要がある。ここで、本発明において、「Ｖ族原子」とは、周期律表のＶ族の原子であってシリコン原子と共有結合し得るもの、即ちｎ型ドーパントとなり得るものを指し、「Ｖ族原子の濃度」とは、ウェーハ中央位置とウェーハ外周から５ｍｍの位置とを含む少なくとも２点で、バリア層中のＶ族原子の濃度をバリア層の深さ方向にＳＩＭＳ法やＳＲ法で測定し、該測定値から平均濃度を算出することで求めることができる。
【００１８】
ここで、本発明のエピタキシャルウェーハの製造方法は、前記シリコン基板中にゲッタリング層を形成するゲッタリング層形成工程を更に含むことが好ましい。シリコン基板の内部にゲッタリング層を形成すれば、製造したエピタキシャルウェーハにおいて、デバイス形成後、薄厚化する前までは主にゲッタリング層で不純物金属を捕獲して不純物金属によるデバイス活性層の汚染を有効に抑制し、薄厚化した後にはバリア層で不純物金属によるデバイス活性層の汚染を有効に抑制し得るからである。
【００１９】
また、本発明のエピタキシャルウェーハの製造方法は、前記バリア層形成工程は、９００℃以上１２００℃以下の温度で、前記シリコン基板上に、前記Ｖ族原子を含むガスおよび水素ガスを含む混合ガスを流すことにより行うことが好ましい。温度が９００℃未満ではシリコン基板中へのＶ族原子の拡散が効率的に進行せず、また、１２００℃以上では、スリップが発生してウェーハ割れが起こる可能性があるからである。
【００２０】
更に、本発明のエピタキシャルウェーハの製造方法は、前記バリア層の厚さを０．１μｍ以上１０μｍ以下とすることが好ましい。バリア層の厚さが０．１μｍ未満の場合、製造したエピタキシャルウェーハにおいて不純物金属によるデバイス活性層の汚染を十分に抑制することができない場合があり、１０μｍ超の場合、バリア層形成工程におけるＶ族原子の拡散に必要な時間が長くなり、生産性が低下するからである。
【００２１】
そして、本発明のエピタキシャルウェーハの製造方法は、前記Ｖ族原子が、リン、ヒ素およびアンチモンからなる群より選択される少なくとも一つであることが好ましい。リン（Ｐ）、ヒ素（Ａｓ）およびアンチモン（Ｓｂ）は、扱い易く、ｎ型ドーパントとして適しているからである。
【発明の効果】
【００２２】
本発明によれば、デバイス活性層へのオートドーピングやミスフィット転位が発生し難く、且つ、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制することができるエピタキシャルウェーハを提供することができる。
【図面の簡単な説明】
【００２３】
【図１】（ａ）〜（ｃ）は、本発明に従うエピタキシャルウェーハの製造方法を示す説明図であり、（ｄ）は、図１（ｃ）に示すエピタキシャルウェーハを薄厚化した状態を示す説明図である。
【図２】図１（ｃ）に示すエピタキシャルウェーハを薄厚化した際のデバイス活性層の不純物金属汚染抑制機構を説明する説明図である。
【発明を実施するための形態】
【００２４】
以下、図面を参照して本発明の実施の形態を説明する。本発明のエピタキシャルウェーハは、シリコン基板の表面から内部に向かってＶ族原子を拡散させてシリコン基板の表面側（表層）に形成した、所定のＶ族原子濃度を有するバリア層と、該バリア層上に形成したシリコンエピタキシャル膜よりなるデバイス活性層とを備えることを特徴とする。また、本発明のエピタキシャルウェーハの製造方法は、シリコン基板の表面から内部に向かってＶ族原子を拡散させてバリア層を形成するバリア層形成工程と、バリア層上にシリコンエピタキシャル膜を成長させてデバイス活性層を形成するデバイス活性層形成工程とを含むことを特徴とする。
【００２５】
＜エピタキシャルウェーハ＞
ここで、本発明のエピタキシャルウェーハの一例は、図１（ｃ）にエピタキシャルウェーハ３０の構造を模式的に示すように、シリコン基板１０中に形成されたゲッタリング層１１と、シリコン基板１０の表層（図１（ｃ）ではシリコン基板１０の上側の表面近傍）に形成したバリア層１２と、シリコン基板１０上、即ちバリア層１２上に形成されたデバイス活性層２０とを有している。
【００２６】
そして、このエピタキシャルウェーハ３０は、所定濃度のＶ族原子を含有するバリア層１２がデバイス活性層２０の直下に形成されているので、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層２０の汚染が生じ難い。なお、バリア層１２でデバイス活性層２０の不純物金属汚染を有効に抑制できる理由については、明らかでないが、バリア層１２中に所定濃度でＶ族原子を拡散させることにより、不純物金属がバリア層１２へ侵入し難くなるためであると推察されている。
【００２７】
ここで、シリコン基板１０としては、既知の手法を用いてポリッシュト・ウェーハの内部にゲッタリング層１１を形成してなるシリコン基板を用いることができる。ここで、ポリッシュト・ウェーハとしては、例えば、チョクラルスキー法（ＣＺ法）で製造した単結晶シリコンインゴットをウェーハ加工して得たウェーハを用いることができる。なお、本発明のエピタキシャルウェーハでは、シリコン基板１０の内部にゲッタリング層が形成されていなくても良い。また、シリコン基板１０は、特に限定されることなく、ｐ型シリコン基板であっても良いし、ｐ＋型シリコン基板であっても良い。
【００２８】
シリコン基板１０の内部のゲッタリング層１１は、デバイス形成後にエピタキシャルウェーハ３０を薄厚化する際の研削処理で除去されるまで、デバイス活性層２０が不純物金属により汚染されるのを有効に抑制する。そして、ゲッタリング層１１は、例えばシリコン基板１０に熱処理を施し、シリコン基板１０内に存在する酸素を利用して酸素析出物を析出させることで形成できる。
【００２９】
バリア層１２は、前述した通り、エピタキシャルウェーハ３０を薄厚化した後にデバイス活性層２０が不純物金属により汚染されるのを抑制するためのものである。そして、バリア層１２は、シリコン基板１０の表面から内部に向かってＶ族原子を拡散させることで形成されている。
【００３０】
そして、バリア層１２は、Ｖ族原子を２×１０１３〜１×１０１８ａｔｏｍｓ／ｃｍ３の濃度で含有する必要がある。バリア層１２中のＶ族原子の濃度が２×１０１３ａｔｏｍｓ／ｃｍ３未満の場合、薄厚化後に不純物金属によるデバイス活性層２０の汚染を十分に抑制することができず、１×１０１８ａｔｏｍｓ／ｃｍ３超の場合、デバイス活性層２０との間に格子不整合を伴う急峻な界面が形成されてミスフィット転位が発生すると共に、デバイス活性層２０へのオートドーピングが起こってデバイス活性層２０の比抵抗分布が悪化したり、デバイス活性層が低抵抗化したりするからである。なお、エピタキシャルウェーハ３０では、シリコン基板１０の表面から内部に向かってＶ族元素を拡散させてバリア層１２を形成しているので、低濃度のＶ族元素のドープを低コストで行うことができると共に、生産性が高い。また、エピタキシャルウェーハ３０では、Ｖ族元素を拡散させてバリア層１２を形成しており、イオン注入を実施する必要がないので注入ダメージ等により表面欠陥を誘発することが無く、更に、２層のエピタキシャル層をエピタキシャル成長させる必要もないのでエピタキシャル膜厚増加に伴い平坦度が悪化することも無い。
【００３１】
ここで、バリア層１２の形成に使用するＶ族原子としては、周期律表のＶ族の原子であって、シリコン原子と共有結合し得る原子を用いることができる。そして、Ｖ族原子としては、取り扱い性などの観点から、リン（Ｐ）、ヒ素（Ａｓ）およびアンチモン（Ｓｂ）を用いることが好ましい。
【００３２】
また、バリア層１２の厚さは、エピタキシャルウェーハ３０の薄厚化後に不純物金属によるデバイス活性層２０の汚染を十分に抑制する観点からは、０．１μｍ以上とすることが好ましく、Ｖ族原子を拡散させてバリア層１２を形成するのに必要な時間を低減して生産性を向上する観点からは、１０μｍ以下とすることが好ましく、０．２〜２μｍとすることが更に好ましい。
【００３３】
デバイス活性層２０は、既知の手法を用いてバリア層１２上にシリコンエピタキシャル膜をエピタキシャル成長させることにより形成することができる。なお、デバイス活性層２０の厚さ等は、所望に応じて適宜変更することができる。
【００３４】
そして、上記一例のエピタキシャルウェーハ３０では、薄厚化する前は、ゲッタリング層１１で不純物金属を捕捉してデバイス活性層２０が不純物金属で汚染されるのを抑制することができる。また、デバイス形成後にエピタキシャルウェーハ３０を裏面側（図１（ｃ）では下側）から研削して薄厚化し、ゲッタリング層１１を除去した後、即ち、例えば厚さ７２５〜７７５μｍのエピタキシャルウェーハ３０を、図１（ｄ）に示すような例えば厚さ１０〜２０μｍの薄厚化エピタキシャルウェーハ４０とした後は、デバイス活性層２０が不純物金属で汚染されるのをバリア層１２で有効に抑制することができる。
【００３５】
ここで、前述した通り、バリア層１２でデバイス活性層２０の不純物金属汚染を有効に抑制できる理由については、原理的には明らかでないが、以下のメカニズムにより不純物金属がデバイス活性層２０側へと侵入し難くなるためであると推察されている。
即ち、バリア層１２中に存在するＶ族原子は、シリコン原子と共有結合して図２に示すように正の電荷を帯びるので（図２では、Ｖ族原子がリンの場合を示す）、鉄イオンや銅イオンなどの陽イオンとして存在している鉄（Ｆｅ）や銅（Ｃｕ）などの不純物金属は、電気的な反発作用によりバリア層１２へと侵入し難くなる（換言すれば、バリア層１２における不純物金属の見かけの固溶度が小さくなって、不純物金属がバリア層１２へと侵入し難くなる）と推察されている。
【００３６】
なお、一般に、デバイス後工程では温度３００℃程度で処理が行われ、高温で処理が行われることはなく、該温度条件下では不純物金属の拡散速度は遅く、また、固溶度も低いので、電気的な反発作用を利用した薄厚のバリア層１２でも、デバイス活性層２０の汚染を十分に抑制し得ると考えられている。
【００３７】
＜エピタキシャルウェーハの製造方法＞
ここで、上記一例のエピタキシャルウェーハ３０は、例えば以下のようにして製造することができる。
【００３８】
（ゲッタリング層形成工程）
まず、図１（ａ）に示すように、既知の手法を用いてポリッシュト・ウェーハの内部にゲッタリング層１１を形成し、内部にゲッタリング層１１が形成されたシリコン基板１０を作製する。なお、本発明のエピタキシャルウェーハの製造方法においては、ゲッタリング層形成工程は、以下で詳細に説明するバリア層形成工程の後に行っても良いし、実施しなくても良い。
【００３９】
（バリア層形成工程）
次に、図１（ｂ）に示すように、シリコン基板１０の表面から内部に向かってＶ族原子を拡散させ、２×１０１３ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下のＶ族原子濃度を有するバリア層１２をシリコン基板１０の表層に形成する。具体的には、シリコン基板１０上に、例えばホスフィン（ＰＨ３）ガス等のＶ族原子を含むガスと、水素ガスとを含む混合ガスを流すことにより、例えば厚さ０．１〜１０μｍのバリア層１２をシリコン基板１０の表層に形成する。
【００４０】
なお、バリア層１２の形成は、９００℃以上１２００℃以下の温度で混合ガスを流して行うことが好ましい。温度が９００℃未満ではシリコン基板１０中へのＶ族原子の拡散が効率的に進行せず、また、１２００℃以上では、スリップが発生してウェーハ割れが起こる可能性があるからである。因みに、バリア層１２を形成する際の条件（温度、処理時間など）は、所望のＶ族原子濃度およびバリア層１２の厚さに応じて、適宜変更することができる。
【００４１】
（デバイス活性層形成工程）
そして最後に、図１（ｃ）に示すように、バリア層１２上に、例えば化学気相成長（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ，ＣＶＤ）法を用いて所定膜厚のシリコンエピタキシャル膜を成長させ、デバイス活性層２０を形成する。
【００４２】
なお、上記工程を経て製造されたエピタキシャルウェーハ３０は、前述したとおり、エピタキシャルウェーハ３０上にデバイスが形成された後、デバイス後工程にて研削されて、例えば２０μｍまで薄厚化された場合でも、図１（ｄ）に示すようにデバイス活性層２０の直下にバリア層１２が存在するため、デバイス活性層２０が不純物金属で汚染されるのをバリア層１２で有効に抑制することができる。
【００４３】
なお、本発明のエピタキシャルウェーハおよびエピタキシャルウェーハの製造方法は、上記一例に限定されることなく、本発明のエピタキシャルウェーハおよびエピタキシャルウェーハの製造方法には、適宜変更を加えることができる。具体的には、本発明のエピタキシャルウェーハの製造方法では、バリア層形成工程の前に、例えばシリコン基板に対して水素ガス単独、或いは、水素ガスと塩酸ガスの混合ガスを供給し、シリコン基板の表面に存在する自然酸化膜やパーティクル等を除去しても良い。
【実施例】
【００４４】
以下、実施例により本発明を更に詳細に説明するが、本発明は下記の実施例に何ら限定されるものではない。
【００４５】
（実施例１）
ＣＺ法により成長させた単結晶シリコンインゴットを加工し、５〜１０Ω・ｃｍの抵抗を有する直径３００ｍｍのｐ型（１００）シリコン基板を用意した。なお、バリア層を形成したことで得られる効果の評価が目的であるため、高濃度酸素に起因する微小欠陥（ＢＭＤ）が形成されないように、シリコン基板としては、８×１０１７ａｔｏｍｓ／ｃｍ３の低酸素濃度シリコン基板を使用した。
そして、該シリコン基板をエピタキシャル成長炉に入れて温度を１１００℃まで昇温させ、水素ベークを行った。
その後、１１５０℃の温度にてホスフィン（ＰＨ３）ガスと水素ガスの混合ガスをシリコン基板の表面に供給し、シリコン基板の表面から内部へＶ族原子としてのリンを拡散させて、厚さが０．５μｍで表１に示すＶ族原子濃度を有するバリア層を形成した。なお、Ｖ族原子濃度およびバリア層の厚みは、ＳＩＭＳで測定した。
次に、１０５０℃の温度（基板温度）にてトリクロロシランと水素ガスの混合ガスをバリア層表面（シリコン基板表面）に供給してエピタキシャル膜を成長させ、厚さ３μｍのシリコンエピタキシャル膜よりなるデバイス活性層を形成してエピタキシャルウェーハを得た。なお、上記のエピタキシャルウェーハを作製するに当たり、上記温度はサセプタ温度を測定して調整している。
そして、作製したエピタキシャルウェーハの性能を、以下の方法で評価した。結果を表１に示す。
【００４６】
（比較例１〜３、実施例２〜６）
バリア層中のＶ族原子濃度、バリア層の厚み、バリア層の形成温度を変更した以外は実施例１と同様にしてエピタキシャルウェーハを製造し、評価した。結果を表１に示す。
【００４７】
（薄厚化後の不純物金属によるデバイス活性層の汚染抑制効果）
まず、作製したエピタキシャルウェーハの裏面側（デバイス活性層側とは反対側）に対し、Ｃｕ汚染したスラリーを用いてＣＭＰを行い、エピタキシャルウェーハの裏面全面を銅で汚染（汚染量：５×１０１１ａｔｏｍｓ／ｃｍ２）した。
次に、Ｃｕがデバイス活性層に侵入しないか調査するため、室温で１０日間放置した。
そして、放置後のエピタキシャルウェーハ表面のＣｕ濃度を、高周波誘導結合プラズマ質量分析計（ＩＣＰ−ＭＳ）を用いて測定し、デバイス活性層の汚染の有無を評価した。
（ミスフィット転位の発生抑制効果）
作製したエピタキシャルウェーハの表面、および、選択エッチング（ライトエッチング）により表面を１μｍ程度エッチングした後のエピタキシャルウェーハの表面を光学顕微鏡にて表面観察し、ミスフィット転位の有無を判断した。
【００４８】
【表１】
2012079938.tif 000003
【００４９】
実施例１〜６および比較例１〜３より、２×１０１３ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下の濃度のＶ族原子（リン）を含有するバリア層を形成した実施例１〜６のエピタキシャルウェーハでは、デバイス活性層の金属（Ｃｕ）汚染の発生を抑制することができ、且つ、ミスフィット転位が発生しないことが分かる。
【産業上の利用可能性】
【００５０】
本発明によれば、デバイス活性層へのオートドーピングやミスフィット転位が発生し難く、且つ、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制し得るエピタキシャルウェーハを提供することができる。
【符号の説明】
【００５１】
１０  シリコン基板
１１  ゲッタリング層
１２  バリア層
２０  デバイス活性層（シリコンエピタキシャル膜）
３０  エピタキシャルウェーハ
４０  薄厚化エピタキシャルウェーハ
【図１】
2012079938.tif 000004
【図２】
2012079938.tif 000005