(57)【要約】【課題】本発明は、上記課題に鑑み、画素選択のためにＴＦＴを用いることなく高速に画素にデータを書き込むことができるアクティブマトリクス型ディスプレイの画素回路及びその駆動方法を提供することを目的とする。【解決手段】走査線１０Ｓｉで駆動対象となる画素６０を選択し、選択した前記画素に書き込む信号データをデータ線２０Ｇｊから供給して前記画素を駆動するアクティブマトリクス型ディスプレイの画素回路であって、  前記データ線から供給された前記信号データが書き込まれ、書き込まれた前記信号データを保持する保持容量Ｃｓ１と、  前記データ線と前記保持容量との間に接続され、前記信号データを書き込む前記保持容量を選択する選択手段３０とを有し、  該選択手段は、複数のダイオードＤ１、Ｄ２から構成されることを特徴とする。【選択図】図１
2012247731.tif 000002
【特許請求の範囲】
【請求項１】
走査線で駆動対象となる画素を選択し、選択した前記画素に書き込む信号データをデータ線から供給して前記画素を駆動するアクティブマトリクス型ディスプレイの画素回路であって、
前記データ線から供給された前記信号データが書き込まれ、書き込まれた前記信号データを保持する保持容量と、
前記データ線と前記保持容量との間に接続され、前記信号データを書き込む前記保持容量を選択する選択手段とを有し、
該選択手段は、複数のダイオードから構成されることを特徴とするアクティブマトリクス型ディスプレイの画素回路。
【請求項２】
前記選択手段は、第１のダイオード及び第２のダイオードを含み、
前記第１のダイオードの一端が前記データ線に接続され、
前記第１のダイオードの他端が前記保持容量の一端及び前記第２のダイオードの一端に接続され、
前記保持容量の他端が前記走査線に接続され、
前記第２のダイオードの他端は、前記保持容量を初期化するためのリセット線に接続されたことを特徴とする請求項１に記載のアクティブマトリクス型ディスプレイの画素回路。
【請求項３】
前記画素内に設けられた有機エレクトロルミネッセンス素子を駆動する駆動トランジスタを更に有し、
前記第１のダイオードとの他端、前記第２のダイオードの一端及び前記保持容量の一端は、前記駆動トランジスタのゲートに接続され、
前記駆動トランジスタのソースは前記走査線に接続され、
前記駆動トランジスタのドレインは前記有機エレクトロルミネッセンス素子の一端に接続され、
前記有機エレクトロルミネッセンス素子の他端は電源線に接続されたことを特徴とする請求項１又は２に記載のアクティブマトリクス型ディスプレイの画素回路。
【請求項４】
前記駆動トランジスタはｐ型トランジスタであり、
前記第１のダイオードの一端はカソード、他端はアノードであり、
前記第２のダイオードの一端はカソード、他端はアノードであることを特徴とする請求項３に記載のアクティブマトリクス型ディスプレイの画素回路。
【請求項５】
前記駆動トランジスタはｎ型トランジスタであり、
前記第１のダイオードの一端はアノード、他端はカソードであり、
前記第２のダイオードの一端はアノード、他端はカソードであることを特徴とする請求項３に記載のアクティブマトリクス型ディスプレイの画素回路。
【請求項６】
前記画素内には液晶素子が設けられ、
該液晶素子の一端には、前記第１のダイオードの他端、前記第２のダイオードの一端及び前記保持容量の一端が接続され、
前記液晶素子の他端には、前記保持容量の他端及び前記走査線が接続されたことを特徴とする請求項２に記載のアクティブ型マトリクスディスプレイの画素回路。
【請求項７】
前記ダイオードは、有機材料から構成されたことを特徴とする請求項１乃至６のいずれか一項に記載のアクティブマトリクス型ディスプレイの画素回路。
【請求項８】
前記ダイオードは、有機エレクトロルミネセンス材料から構成されたことを特徴とする請求項７に記載のアクティブマトリクス型ディスプレイの画素回路。
【請求項９】
走査線で駆動対象となる画素を選択し、選択した前記画素に書き込む信号データをデータ線から供給して前記画素を駆動するアクティブマトリクス型ディスプレイの駆動方法であって、
前記データ線から供給された前記信号データが書き込まれ、書き込まれた前記信号データを保持する保持容量と、
前記データ線と前記保持容量との間に設けられ、前記信号データを書き込む前記保持容量を選択する第１のダイオードと第２のダイオードとを含む選択手段とを有し、
前記第１のダイオードの一端が前記データ線に接続され、
前記第１のダイオードの他端が前記保持容量の一端及び前記第２のダイオードの一端に接続され、
前記保持容量の他端が前記走査電極に接続され、
前記第２のダイオードの他端がリセット線に接続された構成を有する画素回路を使用して、
前記走査線と前記リセット線との間の電位を調整して前記保持容量に蓄えられた電荷を初期化する初期化ステップと、
前記走査線と前記データ線との間の電位を調整して前記保持容量に前記信号データの書き込みを行う書き込みステップと、を有することを特徴とするアクティブマトリクス型ディスプレイの画素回路の駆動方法。
【請求項１０】
前記初期化ステップにおいて、前記走査線と前記リセット線との間の電位は、前記走査線の電位を前記リセット線の電位と同電位以下にし、
前記書き込みステップにおいて、前記信号データの供給開始タイミングよりも遅い時刻に、前記走査線の電位を前記信号データがとり得る最大電位以下で、かつ前記リセット線の電位以上とし、
前記信号データの供給終了タイミングよりも早い時刻に、前記走査線の電位を前記信号データがとり得る最小電位以下にすることを特徴とする請求項９に記載のアクティブマトリクス型ディスプレイの画素回路の駆動方法。
【請求項１１】
前記アクティブマトリクス型ディスプレイは、前記画素が有機エレクトロルミネセンスダイオードを含む有機エレクトロルミネセンスディスプレイであり、前記有機エレクトロルミネセンスダイオードの一端は電源線に接続されており、
前記初期化ステップにおいて、前記走査線と前記リセット線との間の電位は、前記走査線の電位を前記リセット線の電位と同電位以下にし、
前記書き込みステップにおいて、前記信号データの供給開始タイミングよりも遅い時刻に、前記走査線の電位を前記信号データがとり得る最大電位以下で、かつ前記リセット線の電位以上とし、
前記信号データの供給終了タイミングよりも早い時刻に、前記走査線の電位を前記信号データがとり得る最小電位以下で、かつ前記電源線の電位以上にすることを特徴とする請求項９に記載のアクティブマトリクス型ディスプレイの画素回路の駆動方法。
【請求項１２】
前記書き込みステップの後であって、前記初期化ステップを開始する前に、前記走査線の電位を前記電源線の電位と同電位にする非表示ステップを更に有することを特徴とする請求項１１に記載のアクティブマトリクス型ディスプレイの画素回路の駆動方法。
【請求項１３】
前記初期化ステップにおいて、前記走査線と前記リセット線との間の電位は、前記走査線の電位を前記リセット線の電位と同電位以上にし、
前記書き込みステップにおいて、前記信号データの供給開始タイミングよりも遅い時刻に、前記走査線の電位を前記信号データがとり得る最小電位以上で、かつ前記リセット線の電位以下とし、
前記信号データの供給終了タイミングよりも早い時刻に、前記走査線の電位を前記信号データがとり得る最大電位以上にすることを特徴とする請求項９に記載のアクティブマトリクス型ディスプレイの画素回路の駆動方法。
【請求項１４】
前記アクティブマトリクス型ディスプレイは、前記画素が有機エレクトロルミネセンスダイオードを含む有機エレクトロルミネセンスディスプレイであり、前記有機エレクトロルミネセンスダイオードの一端は電源線に接続されており、
前記初期化ステップにおいて、前記走査線と前記リセット線との間の電位は、前記走査線の電位を前記リセット線の電位と同電位以上にし、
前記書き込みステップにおいて、前記信号データの供給開始タイミングよりも遅い時刻に、前記走査線の電位を前記信号データがとり得る最小電位以上で、かつ前記リセット線の電位以下とし、
前記信号データの供給終了タイミングよりも早い時刻に、前記走査線の電位を前記信号データがとり得る最大電位以上で、かつ前記電源線の電位以下にすることを特徴とする請求項９に記載のアクティブマトリクス型ディスプレイの画素回路の駆動方法。
【請求項１５】
前記書き込みステップの後であって、前記初期化ステップを開始する前に、前記走査線の電位を前記電源線の電位と同電位にする非表示ステップを更に有することを特徴とする請求項１４に記載のアクティブマトリクス型ディスプレイの画素回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型ディスプレイの画素回路及びその駆動方法に関し、特に、走査線で駆動対象となる画素を選択し、選択した前記画素に書き込む信号データをデータ線から供給して前記画素を駆動するアクティブマトリクス型ディスプレイの画素回路及びその駆動方法に関する。
【背景技術】
【０００２】
ディスプレイは、携帯型の高精細なものから、デジタルテレビ受信機用の高画質なもの、さらには公衆表示用の大画面のものまで、多種多様なディスプレイがそれぞれの役割を果たしている。その中でも、液晶ディスプレイや有機ＥＬ（Electro-Luminescence、エレクトロルミネセンス）ディスプレイは、高精細なものから大型のものまで、種々の用途のディスプレイに応用可能である。これらのディスプレイには、通常、各画素内にシリコン等を用いた薄膜トランジスタを内蔵させ、これを画素選択用のトランジスタとして使用するアクティブマトリクス駆動法が採用されている。
【０００３】
図１４〜図１６は、従来から用いられている有機ＥＬディスプレイと液晶ディスプレイの１画素の基本的な等価回路を示した図である。ここでは、ＴＦＴ（Thin Film Transistor、薄膜トランジスタ）はｐ型であり、ゲート電位をソース電位に対して負電圧とすることによりＴＦＴがＯＮ状態となることとして説明する。
【０００４】
図１４は、従来の液晶ディスプレイのＴＦＴ画素回路と印加電圧波形を示した図である。図１４（Ａ）は、従来の液晶ディスプレイの画素回路を示した図である。液晶ディスプレイは、図１４（Ａ）に示すように、１つのＴＦＴ１３０と１つの保持容量Ｃｓ７を備えており、ＴＦＴ１３０のゲートが走査線１１０、ソースがデータ線１２０に接続されている。また、ＴＦＴ１３０のドレインには、液晶素子１５０と保持容量Ｃｓ７が並列に接続されている。ＴＦＴ１３０は画素選択の役割を担い，走査信号をＯＮとすることにより、データ信号（Ｖｓｉｇ）を画素内に取り込み保持容量Ｃｓ７に書き込む（書込期間、図１４（Ｂ）参照）。その後，走査信号がＯＦＦになると、保持容量Ｃｓ７に書き込まれた電圧により液晶素子１５０に信号電圧Ｖｓｉｇが印加され、所望の透過率で次の書き込みが行われるまでその状態を保持する（保持期間）。
【０００５】
図１４（Ｂ）は、走査線１１０とデータ線１２０の印加電圧波形を示した図であるが、上述のように、走査電圧がＯＮの書込期間に信号電圧Ｖｓｉｇが書き込まれ、保持期間に信号電圧Ｖｓｉｇがそのまま保持されている状態が示されている。
【０００６】
図１５は、従来の有機ＥＬディスプレイの画素回路及び印加波形を示した図である。図１５（Ａ）は、従来の有機ＥＬディスプレイの基本回路（画素回路）を示した図であり、図１５（Ｂ）は、従来の有機ＥＬディスプレイの印加電圧波形を示した図である。有機ＥＬディスプレイの基本回路では、図１５（Ａ）に示すように、２つのＴＦＴ１３１、１４０と１つの保持容量Ｃｓ８を備えている。２つのＴＦＴ１３１、１４０のうち、１つは液晶ディスプレイと同様の画素選択の役割を担う選択用ＴＦＴ１３１であり，もう一つは有機ＥＬの発光に必要な電流を流すための駆動用ＴＦＴ１４０である。書き込みについては、液晶ディスプレイと同様に、選択用ＴＦＴ１３１の走査信号をＯＮとすることにより、データ信号（Ｖｓｉｇ）を画素内に取り込み保持容量Ｃｓ８に書き込む（書込期間Ｔｗ、図１５（Ｂ）参照）。その後、走査信号がＯＦＦになると保持容量Ｃｓ８に書き込まれた信号電圧Ｖｓｉｇにより駆動用ＴＦＴ１４０を制御して所定電流を有機ＥＬ素子１５１に流し，次の書き込みが行われるまでその状態を保持している（保持期間Ｔｓ、図１５（Ｂ）参照）。
【０００７】
図１４、図１５のような表示方式とすることにより、液晶ディスプレイではクロストークのない高画質な画像表示を、有機ＥＬディスプレイでは高輝度・長寿命化を実現することができる。
【０００８】
図１６は、従来のＭＩＭ（Metal Insulator Metal）ダイオード１３２を用いた液晶ディスプレイの画素回路を示した図である。図１６に示す液晶ディスプレイにおいては、正負の双方向にダイオード特性を有するＭＩＭ構造のダイオード１３２を選択用素子として使用する。図１６に示す液晶ディスプレイは、ＴＦＴ素子を用いたものに比べて構造が簡単であるが、スイッチング特性が遅いという課題を有している。
【０００９】
ところで、近年、このようなディスプレイの画素内の選択用素子として、有機半導体を用いた有機ＴＦＴの使用が検討されている。有機半導体は，室温形成可能，塗布形成可能という特徴を有するとともに，シリコンや酸化物の半導体に比べて柔軟性があり衝撃に強いという性質があり，プラスチック基板を用いたディスプレイ用の半導体材料としては最も有望と考えられている。
【００１０】
具体的には、例えば、フレキシブル基板に有機ＴＦＴ素子と有機ＥＬ素子を形成したフレキシブル有機ＥＬディスプレイが報告されている（例えば、非特許文献１参照）。
【００１１】
また、フレキシブル基板に電気泳動素子を画素の表示素子として設け、有機薄膜ダイオードをスイッチング素子に用いたアクティブマトリクス型ディスプレイが提案されている（例えば、非特許文献２参照）。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】Iwao Yagi et al, "A Rollable OTFT-OLED Display", Proceedings of the 17th International Display Workshops, IDW '10
【非特許文献２】Kaisa E. Lilja, Tomas G. Backlund, Donald Lupo, Juhani Virtanen, Esa Hamalainen and Timo Joutsenoja : "Printed organic diode backplane for matrix addressing an electrophoretic display", Thin Solid Films, Volume 518, Issue 15, pp.4385-4389 (2010)
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、有機ＴＦＴは、現状ではシリコンや酸化物の半導体を用いたＴＦＴに比べてキャリア移動度が低く、得られる電流は小さなものとなっている。よって、上述の従来の液晶デシィスプレイや有機ＥＬディスプレイに有機ＴＦＴを用いた場合にも、得られる電流が小さくなり、十分な速度や輝度で画像表示を行うことができないという問題があった。
【００１４】
例えば、有機ＥＬディスプレイの場合、各画素に設けられた有機ＥＬ素子を駆動する駆動用ＴＦＴにおいては、現状の有機半導体の性能においても画像表示が可能である。一方、選択用ＴＦＴにおいては、ディスプレイの行数、つまり走査ライン数が少ない場合には画像表示が可能であるが、ディスプレイの行数、つまり走査ライン数が増加して、例えば、走査ライン数が４０００本を超すような多画素のディスプレイを駆動することは困難となる。
【００１５】
そこで、本発明は、上記課題に鑑み、画素選択のためにＴＦＴを用いることなく、高速に画素にデータを書き込むことができるアクティブマトリクス型ディスプレイの画素回路及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、本発明の一態様に係るアクティブマトリクス型ディスプレイの画素回路は、走査線で駆動対象となる画素を選択し、選択した前記画素に書き込む信号データをデータ線から供給して前記画素を駆動するアクティブマトリクス型ディスプレイの画素回路であって、
前記データ線から供給された前記信号データが書き込まれ、書き込まれた前記信号データを保持する保持容量と、
前記データ線と前記保持容量との間に接続され、前記信号データを書き込む前記保持容量を選択する選択手段とを有し、
該選択手段は、複数のダイオードから構成されることを特徴とする。
【００１７】
また、前記選択手段は、第１のダイオード及び第２のダイオードを含み、
前記第１のダイオードの一端が前記データ線に接続され、
前記第１のダイオードの他端が前記保持容量の一端及び前記第２のダイオードの一端に接続され、
前記保持容量の他端が前記走査線に接続され、
前記第２のダイオードの他端は、前記保持容量を初期化するためのリセット線に接続されてもよい。
【００１８】
また、前記画素内に設けられた有機エレクトロルミネッセンス素子を駆動する駆動トランジスタを更に有し、
前記第１のダイオードとの他端、前記第２のダイオードの一端及び前記保持容量の一端は、前記駆動トランジスタのゲートに接続され、
前記駆動トランジスタのソースは前記走査線に接続され、
前記駆動トランジスタのドレインは前記有機エレクトロルミネッセンス素子の一端に接続され、
前記有機エレクトロルミネッセンス素子の他端は電源線に接続されてもよい。
【００１９】
また、前記駆動トランジスタはｐ型トランジスタであり、
前記第１のダイオードの一端はカソード、他端はアノードであり、
前記第２のダイオードの一端はカソード、他端はアノードであってもよい。
【００２０】
また、前記駆動トランジスタはｎ型トランジスタであり、
前記第１のダイオードの一端はアノード、他端はカソードであり、
前記第２のダイオードの一端はアノード、他端はカソードであってもよい。
【００２１】
また、前記画素内には液晶素子が設けられ、
該液晶素子の一端には、前記第１のダイオードの他端、前記第２のダイオードの一端及び前記保持容量の一端が接続され、
前記液晶素子の他端には、前記保持容量の他端及び前記走査線が接続されてもよい。
【００２２】
また、前記ダイオードは、有機材料から構成されてもよい。
【００２３】
また、前記ダイオードは、有機エレクトロルミネセンス材料から構成されてもよい。
【００２４】
本発明の他の態様に係るアクティブマトリクス型ディスプレイの画素回路の駆動方法は、走査線で駆動対象となる画素を選択し、選択した前記画素に書き込む信号データをデータ線から供給して前記画素を駆動するアクティブマトリクス型ディスプレイの駆動方法であって、
前記データ線から供給された前記信号データが書き込まれ、書き込まれた前記信号データを保持する保持容量と、
前記データ線と前記保持容量との間に設けられ、前記信号データを書き込む前記保持容量を選択する第１のダイオードと第２のダイオードとを含む選択手段とを有し、
前記第１のダイオードの一端が前記データ線に接続され、
前記第１のダイオードの他端が前記保持容量の一端及び前記第２のダイオードの一端に接続され、
前記保持容量の他端が前記走査電極に接続され、
前記第２のダイオードの他端がリセット線に接続された構成を有する画素回路を使用して、
前記走査線と前記リセット線との間の電位を調整して前記保持容量に蓄えられた電荷を初期化する初期化ステップと、
前記走査線と前記データ線との間の電位を調整して前記保持容量に前記信号データの書き込みを行う書き込みステップと、を有することを特徴とする。
【００２５】
また、前記初期化ステップにおいて、前記走査線と前記リセット線との間の電位は、前記走査線の電位を前記リセット線の電位と同電位以下にし、
前記書き込みステップにおいて、前記信号データの供給開始タイミングよりも遅い時刻に、前記走査線の電位を前記信号データがとり得る最大電位以下で、かつ前記リセット線の電位以上とし、
前記信号データの供給終了タイミングよりも早い時刻に、前記走査線の電位を前記信号データがとり得る最小電位以下にしてもよい。
【００２６】
また、前記アクティブマトリクス型ディスプレイは、前記画素が有機エレクトロルミネセンスダイオードを含む有機エレクトロルミネセンスディスプレイであり、前記有機エレクトロルミネセンスダイオードの一端は電源線に接続されており、
前記初期化ステップにおいて、前記走査線と前記リセット線との間の電位は、前記走査線の電位を前記リセット線の電位と同電位以下にし、
前記書き込みステップにおいて、前記信号データの供給開始タイミングよりも遅い時刻に、前記走査線の電位を前記信号データがとり得る最大電位以下で、かつ前記リセット線の電位以上とし、
前記信号データの供給終了タイミングよりも早い時刻に、前記走査線の電位を前記信号データがとり得る最小電位以下で、かつ前記電源線の電位以上にしてもよい。
【００２７】
また、前記書き込みステップの後であって、前記初期化ステップを開始する前に、前記走査線の電位を前記電源線の電位と同電位にする非表示ステップを更に有してもよい。
【００２８】
また、前記初期化ステップにおいて、前記走査線と前記リセット線との間の電位は、前記走査線の電位を前記リセット線の電位と同電位以上にし、
前記書き込みステップにおいて、前記信号データの供給開始タイミングよりも遅い時刻に、前記走査線の電位を前記信号データがとり得る最小電位以上で、かつ前記リセット線の電位以下とし、
前記信号データの供給終了タイミングよりも早い時刻に、前記走査線の電位を前記信号データがとり得る最大電位以上にしてもよい。
【００２９】
また、前記アクティブマトリクス型ディスプレイは、前記画素が有機エレクトロルミネセンスダイオードを含む有機エレクトロルミネセンスディスプレイであり、前記有機エレクトロルミネセンスダイオードの一端は電源線に接続されており、
前記初期化ステップにおいて、前記走査線と前記リセット線との間の電位は、前記走査線の電位を前記リセット線の電位と同電位以上にし、
前記書き込みステップにおいて、前記信号データの供給開始タイミングよりも遅い時刻に、前記走査線の電位を前記信号データがとり得る最小電位以上で、かつ前記リセット線の電位以下とし、
前記信号データの供給終了タイミングよりも早い時刻に、前記走査線の電位を前記信号データがとり得る最大電位以上で、かつ前記電源線の電位以下にしてもよい。
【００３０】
また、前記書き込みステップの後であって、前記初期化ステップを開始する前に、前記走査線の電位を前記電源線の電位と同電位にする非表示ステップを更に有してもよい。
【発明の効果】
【００３１】
本発明によれば、アクティブマトリクス型のディスプレイにおいて、簡素な構造で高速に画素に信号データを書き込むことが可能となり、走査ライン数が増加した多画素ディスプレイにおいても、高画質な画像表示を実現することが可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態１に係るアクティブマトリクス型ディスプレイの画素回路の一例を示した図である。
【図２】画素をマトリクス上に配置したディスプレイの構成を示した図である。
【図３】実施形態１に係る有機ＥＬディスプレイの画素回路の駆動方法の一例を示した図である。図３（Ａ）は、実施形態１に係る有機ＥＬディスプレイの画素回路の１画素分についての電圧波形の一例を示した図である。図３（Ｂ）は、実施形態１に係る有機ＥＬディスプレイの画素回路のマトリクス駆動時の電圧波形の一例を示した図である。
【図４】実施形態１に係る有機ＥＬディスプレイの画素回路の駆動方法の一例を示した図である。
【図５】実施形態２に係るアクティブマトリクス型ディスプレイの画素回路の駆動方法を説明するための図である。
【図６】本発明の実施形態３に係る有機ＥＬディスプレイの画素回路の駆動方法を説明するための図である。
【図７】本発明の実施形態４に係る有機ＥＬディスプレイの画素回路の駆動方法を説明するための図である。
【図８】本発明の実施形態５に係る有機ＥＬディスプレイの画素回路の駆動方法を説明するための図である。
【図９】本発明の実施形態６に係るアクティブマトリクス型ディスプレイの画素回路の一例を示した図である。
【図１０】実施形態６に係る液晶ディスプレイの画素回路と全体構成を示した図である。
【図１１】実施形態６に係る液晶ディスプレイの画素回路の駆動方法を説明するための図である。
【図１２】本発明の実施形態７に係るアクティブマトリクス型ディスプレイの画素回路の一例を示した図である。
【図１３】実施形態７に係る有機ＥＬディスプレイの画素回路の駆動方法を説明するための図である。
【図１４】従来の液晶ディスプレイのＴＦＴ画素回路と印加電圧波形を示した図である。図１４（Ａ）は、従来の液晶ディスプレイの画素回路を示した図である。図１４（Ｂ）は、走査線１１０とデータ線１２０の印加電圧波形を示した図である。
【図１５】従来の有機ＥＬディスプレイの画素回路及び印加波形を示した図である。図１５（Ａ）は、従来の有機ＥＬディスプレイの基本回路（画素回路）を示した図である。図１５（Ｂ）は、従来の有機ＥＬディスプレイの印加電圧波形を示した図である。
【図１６】従来のＭＩＭダイオード１３２を用いた液晶ディスプレイの画素回路を示した図である。
【発明を実施するための形態】
【００３３】
以下、図面を参照して、本発明を実施するための形態の説明を行う。
【００３４】
〔実施形態１〕
図１は、本発明の実施形態１に係るアクティブマトリクス型ディスプレイの画素回路の一例を示した図である。実施形態１に係るアクティブマトリクス型ディスプレイの画素回路においては、アクティブマトリクス型ディスプレイを有機ＥＬディスプレイとして構成した例について説明する。
【００３５】
図１において、実施形態１に係る有機ＥＬディスプレイの画素回路は、走査線１０Ｓｉと、データ線２０Ｇｊと、選択手段３０と、保持容量Ｃｓ１と、駆動用ＴＦＴ４０と、リセット線Ｒ１と、電源（カソード）線Ｃ１とを備える。また、図１において、画素回路により駆動される発光素子として、有機ＥＬ素子５０が示されている。画素回路と、有機ＥＬ素子５０とで、１つの画素６０を構成する。
【００３６】
図１において、走査線１０Ｓｉとデータ線２０Ｇｊは、交差するように配置され、各交差に対応して各画素が配置される。走査線１０Ｓｉには、保持容量Ｃｓ１の一端と、駆動用ＴＦＴ４０のソースが接続される。また、保持容量Ｃｓ１の他端と駆動用ＴＦＴ４０のゲートとが接続されている。駆動用ＴＦＴ４０のドレインには、有機ＥＬ素子５０のアノードが接続され、有機ＥＬ素子のカソードは電源ラインＣ１に接続される。データ線２０Ｇｊと保持容量Ｃｓ１との間には、選択手段３０が挿入接続されて設けられている。選択手段３０は、第１のダイオードＤ１と第２のダイオードＤ２を有し、複数のダイオードＤ１、Ｄ２から構成される。第１のダイオードＤ１のカソードはデータ線２０Ｇｊに接続され、第１のダイオードＤ１のアノードは保持容量Ｃｓ１、駆動用ＴＦＴ４０のゲート及び第２のダイオードＤ２のカソードに接続されている。また、第２のダイオードＤ２のアノードは、リセット線Ｒ１に接続されている。
【００３７】
実施形態１においては、駆動用ＴＦＴ４０はｐ型であり，ゲート電位をソース電位に対して負電圧とすることにより駆動用ＴＦＴ４０がＯＮ状態になることとして説明する。また、駆動用ＴＦＴ４０の閾値電圧は０Ｖとして説明する。本画素回路では、従来設けていた選択用のＴＦＴはなく、これに代えて２つのダイオードＤ１、Ｄ２を設けている。上述のように、第１のダイオードＤ１の陰極は、画像信号を印加するデータ電極２０Ｇｊ（Ｊ＝１，２，・・・，ｎ）に、陽極は駆動用ＴＦＴ（Ｄ−ＴＦＴ）４０のゲート電極、保持容量（Ｃｓ１）、及び第２のダイオードＤ２の陰極に接続されている。保持容量（Ｃｓ１）の他端は、従来と同様に駆動用ＴＦＴ４０のソース電極に接続されるが、電源ラインに接続するのではなく、その行を選択する走査線１０Ｓｉ（ｉ＝１，２，・・・，ｍ）に接続する。また、ダイオードＤ２の陽極は、リセット線Ｒ１に接続する。駆動用ＴＦＴ４０のドレイン電極は従来と同様に有機ＥＬ素子５０に接続するとともに、有機ＥＬ素子５０の他端は電源（カソード）線Ｃ１に接続する。
【００３８】
図２は、図１に示した画素６０をマトリクス上に配置したディスプレイの構成を示した図である。各画素６０は、走査線１０Ｓｉとデータ線２０Ｇｊの交点に対応してマトリクス状に配置される。同一列上に配置した各画素回路のデータ線２０Ｇｊ（ｉ＝１，２，・・・，ｍ）は各画素をすべて接続し、ｎ本のデータ電線２０Ｇｊはそれぞれデータ線駆動部（Ｇ−ＤＲＩＶＥ）８０に接続される。同一行上に配置した各画素回路の走査線１０Ｓｉ（ｉ＝１，２，・・・，ｎ）は、各画素を総て接続し、ｍ本の走査線１０Ｓｉはそれぞれ走査線駆動部（Ｓ−ＤＲＩＶＥ）７０に接続される。総ての画素回路の電源（カソード）線Ｃ１同士は接続され、電源（カソード）線駆動部（Ｃ−ＤＲＩＶＥ）１００に接続される。また、すべての画素回路のリセット線Ｒ１同士は接続され、リセット線駆動部（Ｒ−ＤＲＩＶＥ）９０に接続される。
【００３９】
図３は、本発明の実施形態１に係る有機ＥＬディスプレイの画素回路の駆動方法の一例を示した図である。図３（Ａ）は、実施形態１に係る有機ＥＬディスプレイの画素回路の１画素分についての電圧波形の一例を示した図である。
【００４０】
図３（Ａ）において、リセット期間Ｔｒ、書込期間Ｔｗ及び保持期間Ｔｓにおけるデータ線２０Ｇｊに印加する信号電圧Ｖ２０Ｇｊと、走査線１０Ｓｉに印加する走査電圧Ｖ１０Ｓｉと、リセット線Ｒ１に印加するリセット電圧Ｖｒ１と、電源線Ｃ１に印加する電源電圧Ｖｃ１の波形が示されている。また、信号電圧（又はデータ電圧）Ｖ２０Ｇｊは、とり得る最大値がＶＧｍａｘであり、とり得る最小値がＶＧｍｉｎであるとする。
【００４１】
また、図３（Ａ）において、データ線２０Ｇｊに印加する信号Ｖ２０Ｇｊは、従来の駆動方法におけるデータ信号と同様である。また、電源（カソード）線Ｃ１に一定電圧Ｖｃ１を印加することも同様である。
【００４２】
実施形態１に係る有機ＥＬディスプレイの画素回路の駆動方法では、書込期間Ｔｗの直前にリセット期間Ｔｒを設ける。このリセット期間Ｔｒでは、走査線１０Ｓｉの電位Ｖ１０Ｓｉを、リセット線Ｒ１に供給する電位Ｖｒ１と同電位とする。このとき、リセット線Ｒ１に供給する電位Ｖｒ１は、データ線２０Ｇｊに供給するデータ信号Ｖ２０Ｇｊが取り得る最小電位ＶＧｍｉｎよりも低い電位とする。これにより、図１に示した画素回路において、各画素６０の画素回路は、第１のダイオードＤ１によりデータ線２０Ｇｊから切り離された状態になるとともに、保持容量Ｃｓ１の電極間の電位差はゼロとなるので、保持容量Ｃｓ１が蓄える電荷はゼロになり、蓄電電荷がリセットされる。
【００４３】
次に、書込期間Ｔｗでは、走査線１０Ｓｉの電位Ｖ１０Ｓｉを、データ線２０Ｇｊに印加するデータ信号Ｖ２０Ｇｊが取り得る最大電位ＶＧｍａｘに設定する。そうすると、データ線２０Ｇｊがとり得る最大電位ＶＧｍａｘと実際のデータ信号Ｖ２０Ｇｊとの電位差が生じ、第１のダイオードＤ１を介して電流が流れ、保持容量Ｃｓ１に電位差分の電荷が蓄えられる。
【００４４】
また、この後、有機ＥＬ素子５０に一定の電流を流し続けるための保持期間Ｔｓでは、走査線１０Ｓｉに供給する電位Ｖ１０Ｓｉを、データ線２０Ｇｊに印加するデータ信号Ｖ２０Ｇｊが取り得る最小電位ＶＧｍｉｎよりも低い電位とし、Ｖｕ＞０となるようにする。これにより、画素回路は第１のダイオードＤ１によりデータ線２０Ｇｊから切り離される。このとき、リセット線Ｒ１の電位Ｖｒ１と同電位の状態からデータ線２０Ｇｊに供給するデータ信号Ｖ２０Ｇｊが取り得る最大電位ＶＧｍａｘへの遷移タイミング（リセット期間Ｔｒから書込期間Ｔｗへの遷移点）を、この走査線１０Ｓｉ上の画素６０に書き込むべきデータＤＡＴＡ（ｉ，ｊ）の供給開始タイミングよりも遅らせ、Ｔｆｐ＞０となるようにする。また、データ線２０Ｓｉに印加するデータ信号Ｖ２０Ｓｉが取り得る最大電位ＶＧｍａｘから保持のための電位への遷移タイミング（書込期間Ｔｗから保持期間Ｔｓへの遷移点）は、この走査線２０Ｓｉ上の画素６０に書き込むべきデータＤＡＴＡ（ｉ，ｊ）の供給終了タイミングよりも早くし、Ｔｂｐ＞０となるようにする。これにより、保持容量Ｃｓ１にデータ信号Ｖ２０Ｓｉを正しく書き込むことが可能となる。この動作を、走査線２０Ｓｉ毎に、書込期間Ｔｗが重ならないように、全走査線２０Ｓｉに対して行う。
【００４５】
図３（Ｂ）は、実施形態１に係る有機ＥＬディスプレイの画素回路のマトリクス駆動時の電圧波形の一例を示した図である。図３（Ｂ）において、図３（Ａ）で示した走査線１０Ｓｉ−１、Ｓｉ、Ｓｉ＋１の電圧波形が、示されている。マトリクス駆動においては、走査線１０Ｓｉが順次選択され、各走査線１０Ｓｉ毎に図３（Ａ）で説明した電圧の印加が行われる。
【００４６】
図４は、実施形態１に係る有機ＥＬディスプレイの画素回路の駆動方法の一例を示した図である。図４においては、データ線２０Ｇｊに供給された電位がＶｓｉｇであると仮定し、駆動用ＴＦＴ４０がどのような動作を行うかについて詳細に説明する。
【００４７】
図４において、リセット期間Ｔｒでは、走査線１０Ｓｉの電位Ｖ１０Ｓｉは、リセット線Ｒ１に供給する電位と同電位である。リセット期間Ｔｒの直前では、後に述べるように、駆動用ＴＦＴ４０のゲート電位Ｖｇは走査線１０Ｓｉの電位Ｖ１０Ｓｉよりも低くなっている。リセット期間Ｔｒにおいて、走査線１０Ｓｉをリセット線Ｒ１に印加する電位Ｖｒ１と同電位に遷移させる際に、駆動用ＴＦＴ４０のゲート電位Ｖｇも保持容量Ｃｓ１を通して電位が下げられ、リセット線Ｒ１に印加する電位Ｖｒ１よりも低い電位になる方向に向かうが、第２のダイオードＤ２により、走査線１０Ｓｉの電位はリセット線Ｒ１に印加する電位Ｖｒ１と同一となる。
【００４８】
次に、この走査線１０Ｓｉ上の画素６０に書き込むべきデータＤＡＴＡ（ｉ，ｊ）の供給開始タイミングよりも遅い時刻に、走査線１０Ｓｉの電位Ｖ１０Ｓｉを、データ線２０Ｇｊに印加するデータ信号Ｖ２０Ｇｊが取り得る最大電位ＶＧｍａｘに設定する。その際、駆動用ＴＦＴのゲート電位Ｖｇも保持容量Ｃｓ１を通して電位が引き上げられるが、データ線２０Ｇｊに印加された画像データＤＡＴＡ（ｉ，ｊ）の値に応じて、走査線１０Ｓｉ→保持容量Ｃｓ１→ダイオードＤ１を通して電流が流れ、保持容量Ｃｓ１に信号電圧Ｖｓｉｇが書き込まれる。
【００４９】
この後、走査線１０Ｓｉ上の画素６０に書き込むべきデータＤＡＴＡ（ｉ，ｊ）の供給終了タイミングよりも早い時刻に、走査線１０Ｓｉの電位を保持のための電位へ設定する。この時、駆動用ＴＦＴのゲート電位Ｖｇも保持容量Ｃｓ１を通して電位が引き下げられ、駆動用ＴＦＴ４０のゲート電位Ｖｇは走査線１０Ｓｉ、つまり駆動用ＴＦＴ４０のソース電極よりも、保持容量Ｃｓ１に書き込まれた信号電圧Ｖｓｉｇだけ低い電位となり保持される。このため、保持期間Ｔｓにおいて電源（カソード）線Ｃ１を走査線２０Ｓｉ、つまり駆動用ＴＦＴ４０のソース電位よりも低い電位とし、駆動用ＴＦＴ４０と有機ＥＬ素子５０とに電圧Ｖｅｌをかけておくことにより、保持期間Ｔｓでは駆動用ＴＦＴ４０により一定の電流を有機ＥＬ素子５０に流すことができる。
【００５０】
本実施形態に係る有機ＥＬディスプレイの画素回路によれば、画素６０の選択にＴＦＴを用いた場合よりも、高速に各画素６０の保持容量Ｃｓ１に信号を書込むことができる。特に、有機半導体を用いたＴＦＴのキャリア移動度は、シリコンや酸化物半導体を用いたＴＦＴよりも大幅に小さいため、画素６０選択のための選択用ＴＦＴに有機半導体を用いたディスプレイにおいては、短い書込時間で信号電圧を保持容量に書き込むことができない。つまり、走査線１０Ｓｉ数が増加して書込み時間が短くなった場合には、正しい表示を行うことができない。一方、本実施形態に係る有機ＥＬディスプレイの画素回路では、画素６０の選択を複数のダイオードＤ１、Ｄ２を用いて行っているため、短い書込時間Ｔｗで保持容量Ｃｓ１に信号電圧Ｖｓｉｇを書き込むことができる。
【００５１】
本実施形態に係る有機ＥＬディスプレイの画素回路におけるダイオードＤ１、Ｄ２は、どのような材料によるものでも同様の結果が得られるが、駆動ＴＦＴ４０に有機半導体を用いた場合には、ダイオードＤ１、Ｄ２にも、例えば非特許文献２のような有機材料を用いることにより、ディスプレイ作製プロセスが容易になる。また、ダイオードＤ１、Ｄ２に発光材料である有機ＥＬ材料を用いることにより、ディスプレイ作製プロセス数を減らすことができ、さらに有効である。
【００５２】
〔実施形態２〕
近年、アクティブマトリクス型ディスプレイにおける動画解像度改善手法として、１フレーム全期間にわたって画素を発光させるのではなく、１フレーム内の一部に画素を発光させない期間を設定する、つまり一部区間を黒表示とする手法がとられている。
【００５３】
本発明の実施形態２に係るアクティブマトリクス型ディスプレイの画素回路の駆動方法においては、黒挿入表示を行う場合の駆動方法を説明する。なお、実施形態に係るアクティブマトリクス型ディスプレイの画素回路の構成は、実施形態１に係る画素回路と同様でよいので、実施形態１と同様の構成要素には同一の参照符号を付し、その説明を省略する。
【００５４】
図５は、実施形態２に係るアクティブマトリクス型ディスプレイの画素回路の駆動方法を説明するための図であり、各構成要素に印加される電圧波形を示している。
【００５５】
図５において、データ線２０Ｇｊ、リセット線Ｒ１、電源（カソード）線Ｃ１に印加する電圧Ｖ２０Ｇｊ、Ｖｒ１及びＶｃ１は図４で説明した場合と同様であるが、走査線１０Ｓｉへ印加する電圧Ｖ１０Ｓｉの波形が異なっている。リセット期間Ｔｒ、書込期間Ｔｗにおいては、走査線１０Ｓｉへ印加する電圧Ｖ１０Ｓｉの波形も実施形態１と同様である。
【００５６】
しかしながら、実施形態２に係る有機ＥＬディスプレイの画素回路の駆動方法は、図４において保持期間Ｔｓであった部分を、保持期間Ｔｓと非表示期間Ｔｎｄの２つに分割する。保持期間Ｔｓの電圧は図４と同様にＶｅｌであるが、非表示期間Ｔｎｄには、走査線１０Ｓｉの電位Ｖ１０Ｓｉは、電源（カソード）線Ｃ１に印加する電位Ｖｃ１又はそれ以下の電位に設定する。これにより、駆動用ＴＦＴ４０及び有機ＥＬ素子（ＯＬＥＤ）５０に電圧が印加されなくなり、非表示期間Ｔｎｄには有機ＥＬ素子（ＯＬＥＤ）５０に電流が流れることなく画素６０を非表示にすることができる。
【００５７】
このように、実施形態２に係る有機ＥＬディスプレイの画素回路の駆動方法によれば、走査線２０Ｓｉの電位を変化させることにより非表示期間Ｔｎｄを設けることができ、簡素な電位操作で確実に非表示期間Ｔｎｄを設けることができる。
【００５８】
〔実施形態３〕
図６は、本発明の実施形態３に係る有機ＥＬディスプレイの画素回路の駆動方法を説明するための図である。実施形態３に係る有機ＥＬディスプレイの画素回路の駆動方法においては、実施形態２に係る有機ＥＬディスプレイの画素回路の駆動方法と異なる非表示期間を設けた駆動方法について説明する。なお、実施形態３においても、有機ＥＬディスプレイの画素回路の構成自体は実施形態１に係る有機ＥＬディスプレイの画素回路と同様でよいので、実施形態１と同様の構成要素には同一の参照符号を付し、その説明を省略するものとする。
【００５９】
図６においては、データ線２０Ｇｊ、リセット線Ｒ１、走査線２０Ｓｉに印加する電圧は図４の場合と同様であるが、電源（カソード）線Ｃ１に印加する電圧波形が異なっている。リセット期間Ｔｒ、書込期間Ｔｗにおいては、電源（カソード）線Ｃ１に印加する電圧波形も図４の場合と同様である。
【００６０】
また、図４において保持期間Ｔｓであった部分を、保持期間Ｔｓと非表示期間Ｔｎｄの２つに分割する点は、実施形態３に係る画素回路の駆動方法と同様である。実施形態３に係る有機ＥＬディスプレイの画素回路の駆動方法においては、走査線１０Ｓｉの保持期間Ｔｓの電圧は図４と同様であるが、非表示期間Ｔｎｄには、電源（カソード）線Ｃ１は走査線１０Ｓｉに供給される電位又はそれ以上の電位に設定される。これにより、駆動用ＴＦＴ及び有機ＥＬ素子（ＯＬＥＤ）５０に電圧が印加されなくなり、非表示期間Ｔｎｄには有機ＥＬ素子（ＯＬＥＤ）５０には電流は流れず、画素６０を非表示にすることができる。
【００６１】
このように、実施形態３に係る有機ＥＬディスプレイの画素回路の駆動方法によれば、電源線Ｃ１の電位を変化させることにより、容易に非表示期間Ｔｎｄを設けることができる。
【００６２】
〔実施形態４〕
図７は、本発明の実施形態４に係る有機ＥＬディスプレイの画素回路の駆動方法を説明するための図である。実施形態４に係る有機ＥＬディスプレイの画素回路の駆動方法においては、駆動用ＴＦＴ４０の閾値が０Ｖではなく、シフトしている場合の駆動方法について説明する。なお、実施形態４に係る有機ＥＬディスプレイの画素回路の駆動方法においても、有機ＥＬディスプレイの画素回路の構成自体は実施形態１と同様でよいので、実施形態１と同様の構成要素には同一の参照符号を付し、その説明を省略する。また、実施形態４においては、図１に示したｐ型の駆動用ＴＦＴ４０の閾値が正方向にＶｓｈだけシフトしているものとして説明を行う。
【００６３】
図７において、データ線２０Ｇｊ、リセット線Ｒ１及び電源（カソード）線Ｃ１に印加する電圧Ｖ２０Ｇｊ、Ｖｒ１及びＶｃ１は実施形態１の場合と同様であるが、走査線１０Ｓｉに供給する電位が実施形態１と異なっている。具体的には、実施形態４においては、保持期間Ｔｓの電位は実施形態１と同様であるが、リセット期間Ｔｒと書込期間Ｔｗにおける電位が、実施形態１の図４に比較してＶｓｈだけ低い電位に設定されている点で異なっている。これにより、リセット期間Ｔｒには、保持容量Ｃｓ１にＶｓｈの電圧が印加され、駆動用ＴＦＴ４０のゲート電極がソース電極よりもＶｓｈだけ高い電位となる。
【００６４】
その後、この走査線１０Ｓｉ上の画素６０に書き込むべきデータＤＡＴＡ（ｉ，ｊ）の供給開始タイミングよりも遅い時刻に、走査線１０Ｓｉの電位Ｖ１０Ｓｉを、データ線２０Ｇｊに供給するデータ信号が取り得る最大電位ＶＧｍａｘよりもＶｓｈだけ低い電位に設定する。その際、駆動用ＴＦＴ４０のゲート電位Ｖｇも保持容量Ｃｓ１を通して電位が引き上げられ、駆動用ＴＦＴ４０のゲート電位Ｖｇはデータ信号Ｖ１０Ｓｉが取り得る最大電位ＶＧｍａｘと等しくなる方向に向かう。データ線２０Ｇｊに印加された画像データＤＡＴＡ（ｉ，ｊ）の電位が取り得る最大電位の場合、つまり黒信号レベルの場合には、保持容量Ｃｓ１にＶｓｈの電圧が印加されたままとなり、駆動用ＴＦＴ４０のゲート電極がソース電極よりもＶｓｈだけ高い電位となる。走査線１０Ｓｉの電位Ｖ１０Ｓｉが、データ線２０Ｇｊに印加された画像データＤＡＴＡ（ｉ，ｊ）の電位Ｖ２０Ｇｊが取り得る最大電位ＶＧｍａｘよりも低い場合には、画像データＤＡＴＡ（ｉ，ｊ）の値に応じて、走査線１０Ｓｉ→保持容量Ｃｓ１→ダイオードＤ１を通して電流が流れ、保持容量Ｃｓ１に信号電圧に相当した電圧（Ｖｓｉｇ−Ｖｓｈ）が書き込まれる。
【００６５】
この後、この走査線１０Ｓｉ上の画素６０に書き込むべきデータＤＡＴＡ（ｉ，ｊ）の供給終了タイミングよりも早い時刻に、走査線１０Ｓｉの電位Ｖ１０Ｓｉを保持のための電位へ設定する。この時、駆動用ＴＦＴのゲート電位Ｖｇも保持容量Ｃｓ１を通して電位が引き下げられ、駆動用ＴＦＴのゲート電位Ｖｇは、走査線１０Ｓｉ、つまり駆動用ＴＦＴ４０のソース電極よりも、保持容量Ｃｓ１に書き込まれた信号電圧（Ｖｓｉｇ−Ｖｓｈ）だけ低い電位（Ｖｓｉｇ＜Ｖｓｈの場合には、（Ｖｓｈ−Ｖｓｉｇ）だけ高い電位）となり保持される。このため、保持期間Ｔｓにおいて電源（カソード）線Ｃ１を、走査線１０Ｓｉつまり駆動用ＴＦＴのソース電位よりも低い電位とし、駆動用ＴＦＴ４０及び有機ＥＬ素子（ＯＬＥＤ）５０に電圧Ｖｅｌを印加しておくことにより、保持期間Ｔｓでは駆動用ＴＦＴ４０により、一定の電流を有機ＥＬ素子５０に流すことができる。このように、駆動ＴＦＴ４０の閾値がＯＶではなくシフトしている場合においても、本駆動方法を適用することができる。
【００６６】
〔実施形態５〕
図８は、本発明の実施形態５に係る有機ＥＬディスプレイの画素回路の駆動方法を説明するための図である。実施形態１〜４においては、リセット期間Ｔｒと書込期間Ｔｗの両方の期間を１画素６０に対するデータ長１Ｈ内でほぼ行っていたが、実施形態５においては、書込期間Ｔｗを１画素６０に対するデータ長１Ｈに近くとった場合の駆動方法の一例を示す。なお、画素回路の構成については、実施形態１と同様であるので、実施形態１と同様の参照符号を付すものとする。
【００６７】
図８において、書込期間Ｔｗの開始時を、走査線１０Ｓｉ上の画素６０に書き込むべきデータＤＡＴＡ（ｉ，ｊ）の供給開始タイミングよりも僅かに遅らせ（Ｔｆｐ＞０）、また、終了時を走査線１０Ｓｉ上の画素６０に書き込むべきデータＤＡＴＡ（ｉ，ｊ）の供給終了タイミングよりも僅かに早く（Ｔｂｐ＞０）してデータ長１Ｈに近い時間で書き込みを行っており、リセット期間Ｔｒはその前に配置している。このように、リセット線Ｒ１の電位Ｖｒ１と同電位の状態からデータ線２０Ｇｊに印加するデータ信号Ｖ２０Ｇｊが取り得る最大電位ＶＧｍａｘへの遷移タイミングを、走査線１０Ｓｉ上の画素６０に書き込むべきデータＤＡＴＡ（ｉ，ｊ）の供給開始タイミングよりも遅らせ（Ｔｆｐ＞０）、かつ、データ線２０Ｇｊに印加するデータ信号Ｖ２０Ｇｊが取り得る最大電位ＶＧｍａｘから保持のための電位への遷移タイミングをこの走査線１０Ｓｉ上の画素６０に書き込むべきデータＤＡＴＡ（ｉ，ｊ）の供給終了タイミングよりも早くする（Ｔｂｐ＞０）という条件を満たす限り、書込期間Ｔｗをデータ長１Ｈの範囲内で最大限とることが可能である。これにより、走査線１０Ｓｉ数が多くなり、データ長１Ｈが短くなった場合にも十分な書き込みが実現可能となる。
【００６８】
また、リセット期間Ｔｒを十分長くとることによって、実施形態２、３の図５、６に示したような走査線１０Ｓｉと電源（カソード）線Ｃ１とを同電位とする操作を行うことなく、リセット期間Ｔｒを有機ＥＬ素子５０に電流が流れない黒表示期間とすることができ、非表示期間Ｔｎｄを容易に作ることが可能となる。
【００６９】
実施形態５に係る有機ＥＬディスプレイの画素回路の駆動方法によれば、書込期間Ｔｗをデータ長１Ｈに近似した期間とすることにより、ディスプレイが大画面化して走査線数が増加した場合であっても、十分な書込期間Ｔｗを確保することができる。
【００７０】
〔実施形態６〕
図９は、本発明の実施形態６に係るアクティブマトリクス型ディスプレイの画素回路の一例を示した図である。実施形態１〜５においては、有機ＥＬディスプレイの画素回路及びその駆動法の例を示したが、液晶ディスプレイについても同様の回路が適用可能である。
実施形態６に係るアクティブマトリクス型ディスプレイの画素回路においては、アクテチィブマトリクス型ディスプレイを液晶ディスプレイとして構成した例について説明する。
【００７１】
図９において、実施形態９に係る液晶ディスプレイの画素回路は、走査線１１Ｓｉと、データ線２１Ｇｊと、選択手段３１と、保持容量Ｃｓ２とを備える。選択手段３１は、２つのダイオードＤ３、Ｄ４から構成される。また、関連構成要素として、画素回路の駆動対象である表示素子として、液晶素子５１が設けられる。画素回路及び液晶素子５１で１つの画素６１を構成する。
【００７２】
図９を図１と比較すると、有機ＥＬディスプレイ５０における駆動用ＴＦＴ４０と有機ＥＬ素子５０が液晶素子５１に置き換えられており、保持容量Ｃｓ２と液晶素子５０が並列に配置されている点で、図１と異なっている。実施形態６においては、有機ＥＬ素子５０に接続していた電源（カソード）線Ｃ１も不要である。ダイオードＤ３のカソードはデータ線２１Ｇｊに接続され、アノードは保持容量Ｃｓ２及び液晶素子５１の一端に接続されるとともに、ダイオードＤ４のカソードと接続されている。ダイオードＤ４のアノードは、リセット線Ｒ２に接続されている。保持容量Ｃｓ２及び液晶素子５１の他端は、ともに走査線１１Ｓｉに接続されている。
【００７３】
なお、ダイオードＤ３、Ｄ４は、種々のダイオードを用いることができるが、例えば、有機材料からなる有機ダイオードや、有機ＥＬ材料からなる有機ＥＬダイオードが用いられてもよい。また、通常のシリコン等からなるダイオードを用いてもよい。
【００７４】
図１０は、実施形態６に係る液晶ディスプレイの画素回路と全体構成を示した図である。図１０において、走査線１１Ｓｉ（ｉ＝１，２，・・・，ｍ）とデータ線２１Ｇｊ（ｊ＝１，２，・・・，ｎ）との交点に対応して画素６１が設けられ、走査線１１Ｓｉは各々が走査線駆動部７１に接続され、データ線２１Ｇｊは各々がデータ線駆動部８１に接続される点は、実施形態１〜５と同様である。また、リセット線Ｒ２は、総てリセット線駆動部９１に接続されている点も、実施形態１〜５と同様である。しかしながら、画素回路から、電源線Ｃ１が不要となったことに対応し、電源線駆動部１００が消滅した点で、実施形態１〜５とは異なっている。
【００７５】
図１１は、実施形態６に係る液晶ディスプレイの画素回路の駆動方法を説明するための図である。図１１において、リセット期間Ｔｒ、書込期間Ｔｗ及び保持期間Ｔｓにおける１画素のデータ線２１Ｇｊ、走査線１１Ｓｉ及びリセット線Ｒ２に印加される電圧波形Ｖ２１Ｇｊ、Ｖ１１Ｓｉ、Ｖｒ２が示されている。
【００７６】
図１１に示す液晶ディスプレイの駆動方法の電圧波形を、図３に示す有機ＥＬディスプレイに対する駆動方法の電圧波形と比較すると、電源（カソード）線Ｃ１に印加する電圧Ｖｃ１がないことと、リセット期間Ｔｒの走査線１１Ｓｉの電位Ｖ１１Ｓｉがリセット電極Ｒ２に供給する電位Ｖｒ２よりも低くなっている点が異なっている。リセット期間Ｔｒの走査線１１Ｓｉの電位Ｖ１１Ｓｉを、リセット線Ｒ２に供給する電位Ｖｒ２よりも低くすることにより、液晶素子５１にかかる電圧の極性を１フレーム内で反転させることができる。これにより、通常行われているフレーム反転やライン反転等の極性反転駆動を行うことなく、容易に液晶素子５１へ印加する電圧の極性を反転させることができる。このように、本発明の駆動方法は液晶ディスプレイにも適応可能である。
【００７７】
図９及び図１１を用いて、具体的に、本実施形態に係る液晶ディスプレイの画素回路の駆動方法を説明する。まず、リセット期間Ｔｒにおいては、走査線１１Ｓｉの電位Ｖ１１Ｓｉが、リセット線Ｒ２のリセット電位Ｖｒ２よりも低く設定される。これにより、リセット線Ｒ２からダイオードＤ４を通り保持容量Ｃｓ２を介して走査線１１Ｓｉの方に向かって電流が流れる。液晶素子５１には、負電圧が印加される。
【００７８】
書込期間Ｔｗにおいては、データ線２１Ｇｊがとり得る最高電位ＶＧｍａｘまで電位が上げられ、データ線２１Ｇｊのデータ電圧Ｖ２１Ｇｊとの電位差に応じて走査線１１Ｓｉから保持容量Ｃｓ２を介してダイオードＤ３を通過してデータ線２１Ｇｊに電流が流れる。液晶素子５１には、正電圧が印加される。
【００７９】
保持期間Ｔｓにおいては、走査電圧Ｖ１１Ｓｉをリセット電圧Ｖｒ２よりも高く、データ電圧Ｖ２１Ｇｊがとり得る最小電位ＶＧｍｉｎよりも小さい電位とし、保持容量Ｃｓ２の電位を維持する。
【００８０】
このように、実施形態６に係るアクティブマトリクス型ディスプレイの画素回路及びその駆動方法によれば、液晶ディスプレイの場合においても、複数のダイオードＤ３、Ｄ４からなる選択手段を用いて高速書込を行うことができる。
【００８１】
〔実施形態７〕
図１２は、本発明の実施形態７に係るアクティブマトリクス型ディスプレイの画素回路の一例を示した図である。実施形態７に係るアクティブマトリクス型ディスプレイの画素回路は、有機ＥＬ素子５２を発光素子として用いる点は実施形態１〜５に係る画素回路と同様であるが、駆動用ＴＦＴ４２がｎ型ＴＦＴである点で、実施形態１〜５に係る画素回路と異なっている。
【００８２】
図１２において、実施形態７に係る有機ＥＬディスプレイの画素回路は、走査線１２Ｓｉと、データ線２２Ｇｊと、選択手段３２と、保持容量Ｃｓ３と、駆動用ＴＦＴ４２と、リセット線Ｒ３と、電源（アノード線）Ａ１とを備える。選択手段３２は、複数のダイオードＤ５、Ｄ６を備え、具体的には２つのダイオードＤ５、Ｄ６から構成される。また、画素回路の駆動対象である有機ＥＬ素子５２が関連構成要素として示されている。画素回路と発光素子である有機ＥＬ素子５２とで、画素６２を構成する。
【００８３】
図１２において、ダイオードＤ５のアノードはデータ線２２Ｇｊに接続され、カソードは保持容量Ｃｓ３の一端、駆動用ＴＦＴ４２のゲート及びダイオードＤ６のアノードに接続されている。また、ダイオードＤ６のカソードは、リセット線Ｒ３に接続されている。駆動用ＴＦＴのソース及び保持容量Ｃｓ３は、走査線１２Ｓｉに並列に接続されている。また、駆動用ＴＦＴ４２のドレインは、有機ＥＬ素子（ＯＬＥＤ）５２のカソードに接続され、有機ＥＬ素子（ＯＬＥＤ）のアノードは電源線Ａ１に接続されている。駆動用ＴＦＴ４２がｎ型ＴＦＴになったことに伴い、有機ＥＬ素子５２の極性、ダイオードＤ５、Ｄ６の極性が実施形態１〜５の図１と反対の構成となっている。
【００８４】
なお、全体構成は、画素６２内の構成を除けば、実施形態１〜５の図２と同様であるので、図示を省略する。
【００８５】
図１３は、実施形態７に係る有機ＥＬディスプレイの画素回路の駆動方法を説明するための図である。図１３において、リセット期間Ｔｒ、書込期間Ｔｗ及び保持期間Ｔｓにおける走査線１２Ｓｉ、データ線２２Ｇｊ、リセット線Ｒ３及び電源線Ａ１の電圧波形Ｖ１２Ｓｉ、Ｖ２２Ｇｊ、Ｖｒ３、Ｖａ１が示されている。
【００８６】
リセット期間Ｔｒにおいては、走査線１２Ｓｉの電位Ｖ１２Ｓｉは、リセット電圧Ｖｒ３と同電位とされる。これにより、保持容量Ｃｓ３の電荷はゼロとなる。
【００８７】
書込期間Ｔｗにおいては、走査線１２Ｓｉの電位Ｖ１２Ｓｉは、データ線２２Ｇｊがとり得る最小電位ＶＧｍｉｎと同電位とされる。これにより、データ線２２ＧｊからダイオードＤ５を通って電流が流れ、保持容量Ｃｓ３に電荷が蓄えられる。
【００８８】
保持期間Ｔｓにおいては、走査線１２Ｓｉの電位Ｖ１２Ｓｉは、データ線２２Ｇｊがとり得る最大電位ＶＧｍａｘよりも高く、リセット線Ｒ３の電位Ｖｒ３よりも低く設定される。これにより、画素回路はダイオードＤ５によりデータ線２２Ｇｊと切り離され、ダイオードＤ６によりリセット線Ｒ３と切り離される。保持容量Ｃｓ３に蓄えられた電荷により、駆動用ＴＦＴ４２のゲートに正電圧が印加され、駆動用ＴＦＴ４２はＯＮし、ソースとドレインが導通する。電源（アノード）線Ａ１から有機ＥＬ素子５２に電流が流れ、保持容量Ｃｓ３に蓄えられた電荷に応じた発光を行わせることができる。
【００８９】
このように、本発明に係るアクティブマトリクス型ディスプレイの画素回路及びその駆動方法は、ｎ型の駆動用ＴＦＴを用いた場合にも適用することができる。
【００９０】
なお、実施形態１〜５、８に係る有機ＥＬディスプレイの駆動方法に関しては、駆動トランジスタに、有機半導体以外のシリコン半導体や酸化物半導体を用いたものに対しても適用できる。
【００９１】
以上、本発明の好ましい実施形態について詳説したが、本発明は、上述した実施形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
【産業上の利用可能性】
【００９２】
本発明は、アクティブマトリクス型ディスプレイ全般に利用することができ、例えば、有機ＥＬ素子や液晶素子を用いたアクティブマトリクス型ディスプレイに利用することができる。
【符号の説明】
【００９３】
１０Ｓｉ、１１Ｓｉ、１２Ｓｉ    走査線
２０Ｇｊ、２１Ｇｊ、２２Ｇｊ    データ線
３０、３１、３２    選択手段
Ｄ１〜Ｄ６    ダイオード
Ｃｓ１、Ｃｓ２、Ｃｓ３    保持容量
４０、４１、４２    駆動用ＴＦＴ
５０、５２    有機ＥＬ素子
５１    液晶素子
Ｒ１、Ｒ２、Ｒ３    リセット線
Ｃ１、Ｃ２、Ａ１    電源線
６０、６１、６２    画素
７０、７１    走査線駆動部
８０、８１    データ線駆動部
９０、９１    リセット線駆動部
１００    電源線駆動部
【図１】
2012247731.tif 000003
【図２】
2012247731.tif 000004
【図３】
2012247731.tif 000005
【図４】
2012247731.tif 000006
【図５】
2012247731.tif 000007
【図６】
2012247731.tif 000008
【図７】
2012247731.tif 000009
【図８】
2012247731.tif 000010
【図９】
2012247731.tif 000011
【図１０】
2012247731.tif 000012
【図１１】
2012247731.tif 000013
【図１２】
2012247731.tif 000014
【図１３】
2012247731.tif 000015
【図１４】
2012247731.tif 000016
【図１５】
2012247731.tif 000017
【図１６】
2012247731.tif 000018