(57)【要約】【課題】試験装置を精度良く調整する。【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスへ試験信号を供給する供給部と、供給部から出力される信号の直流電圧を測定する測定部と、供給部から予め定められた周期信号を出力させた場合における測定部に測定される周期信号電圧に基づき、立上りエッジを出力する場合の供給部の出力時間と立下りエッジを出力する場合の供給部の出力時間との時間差である出力時間差を算出する第１算出部と、を備える試験装置を提供する。【選択図】図１
2012068091.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスへ試験信号を供給する供給部と、
前記供給部から出力される信号の直流電圧を測定する測定部と、
前記供給部から予め定められた周期信号を出力させた場合における前記測定部に測定される周期信号電圧に基づき、立上りエッジを出力する場合の前記供給部の出力時間と立下りエッジを出力する場合の前記供給部の出力時間との時間差である出力時間差を算出する第１算出部と、
を備える試験装置。
【請求項２】
前記第１算出部は、前記供給部からＨ論理の信号を出力させた場合に前記測定部に測定されるＨ論理電圧、前記供給部からＬ論理の信号を出力させた場合に前記測定部に測定されるＬ論理電圧、および、前記周期信号電圧に基づき、前記出力時間差を算出する
請求項１に記載の試験装置。
【請求項３】
前記第１算出部は、前記周期信号の振幅をデューティ比に従って分割した電位の基準電圧と、前記周期信号電圧との差電圧に基づき、前記出力時間差を算出する
請求項１または２に記載の試験装置。
【請求項４】
前記被試験デバイスから出力された応答信号を取得する取得部と、
前記供給部に予め定められたタイミングで立ち上がる信号を出力させて前記取得部により取得される立上りエッジのタイミング、前記供給部に予め定められたタイミングで立ち下がる信号を出力させて前記取得部により取得される立下りエッジのタイミング、および、前記出力時間差に基づき、立上りエッジを取得する場合の前記取得部の取得時間と立下りエッジを取得する場合の前記取得部の取得時間の時間差である取得時間差を算出する第２算出部と、
を更に備える請求項１から３の何れかに記載の試験装置。
【請求項５】
立上りエッジを取得する場合の取得時間および立下りエッジを取得する場合の取得時間を一致させるように、前記取得時間差に基づき前記取得部を調整する調整部
を更に備える請求項４に記載の試験装置。
【請求項６】
前記第１算出部は、複数の前記差電圧のそれぞれと対応する前記出力時間差とを予め登録したテーブルを参照して、前記差電圧から前記出力時間差を算出する
請求項３に記載の試験装置。
【請求項７】
前記第１算出部は、代表する２点の差電圧と対応する出力時間差とを結ぶ直線を参照して、前記差電圧から前記出力時間差を算出する
請求項３に記載の試験装置。
【請求項８】
前記測定部は、
前記供給部から出力される信号をローパスフィルタリングするフィルタ部と、
前記フィルタ部によりフィルタリングされた信号をＡＤ変換するＡＤ変換部と、
を有する請求項１から７の何れかに記載の試験装置。
【請求項９】
被試験デバイスを試験する試験装置における調整方法であって、
前記試験装置は、
前記被試験デバイスへ試験信号を供給する供給部と、
前記被試験デバイスから出力された応答信号を取得する取得部と、
前記供給部から出力される信号の直流電圧を測定する測定部と、
を備え、
前記供給部から予め定められた周期信号を出力させた場合における前記測定部に測定される周期信号電圧に基づき、立上りエッジを出力する場合の前記供給部の出力時間と立下りエッジを出力する場合の前記供給部の出力時間との時間差である出力時間差を算出し、
前記供給部に予め定められたタイミングで立ち上がる信号を出力させて前記取得部により取得される立上りエッジのタイミング、前記供給部に予め定められたタイミングで立ち下がる信号を出力させて前記取得部により取得される立下りエッジのタイミング、および、前記出力時間差に基づき、立上りエッジを取得する場合の前記取得部の取得時間と立下りエッジを取得する場合の前記取得部の取得時間の時間差である取得時間差を算出し、
立上りエッジを取得する場合の取得時間および立下りエッジを取得する場合の取得時間を一致させるように、前記取得時間差に基づき前記取得部を調整する
調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置および調整方法に関する。
【背景技術】
【０００２】
試験装置は、被試験デバイスから出力された信号の値を予め定められたタイミングにおいて取得する。そして、試験装置は、取得した値と期待値とを比較して、比較結果に基づき被試験デバイスの良否を判定する。
【０００３】
ここで、試験装置は、被試験デバイスから出力された信号をコンパレータにより論理値化し、論理値化した信号の値をストローブ信号のタイミングにおいて取得する。しかし、コンパレータは、立上り応答と立下り応答とにズレがある。従って、試験装置は、試験に先立って、コンパレータの立上り応答および立下り応答のズレを、論理値の取得タイミングを調整することにより補正しなければならない。
【０００４】
例えば、特許文献１には、試験装置内のドライバから出力する信号の立上りエッジのタイミングおよび立下りエッジのタイミングを一致させるように、ドライバの出力タイミングを予め調整しておく技術が記載されている。そして、特許文献１には、調整済みのドライバから出力された信号をコンパレータに直接与えて、コンパレータが論理値化した信号の立上りエッジの取得タイミングと立下りエッジの取得タイミングとを一致させるように、論理値の取得タイミングを調整する技術が記載されている。
【０００５】
特許文献１  国際公開第２０１０／０８６９７１号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、安価な試験装置は、ドライバの出力タイミングを調整する機構を備えていない。従って、このような試験装置は、コンパレータが論理値化した信号の立上りエッジの取得タイミングと立下りエッジの取得タイミングとを精度良く一致させることができない。従って、このような試験装置は、精度良く試験をすることが困難であった。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、前記被試験デバイスへ試験信号を供給する供給部と、前記供給部から出力される信号の直流電圧を測定する測定部と、前記供給部から予め定められた周期信号を出力させた場合における前記測定部に測定される周期信号電圧に基づき、立上りエッジを出力する場合の前記供給部の出力時間と立下りエッジを出力する場合の前記供給部の出力時間との時間差である出力時間差を算出する第１算出部と、を備える試験装置、および、調整方法を提供する。
【０００８】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態に係る試験装置１０の構成を示す。
【図２】本実施形態に係る供給部１６の構成の一例を示す。
【図３】本実施形態に係る取得部１８の構成の一例を示す。
【図４】本実施形態に係る測定部２２の構成の一例を示す。
【図５】本実施形態に係る試験装置１０のキャリブレーションにおける処理フローを示す。
【図６】本実施形態に係る取得部１８のドライバ５８から出力される立上りエッジを含む信号の波形、および、ドライバ５８から出力される立下りエッジを含む信号の波形の一例を示す。
【図７】本実施形態に係る供給部１６のＨ側コンパレータ６２に入力される立上りエッジを含む信号の波形およびＨ側コンパレータ６２から出力される信号の波形、並びに、供給部１６のＬ側コンパレータ６４に入力される立下りエッジを含む信号の波形およびＨ側フリップフロップ６６から出力される信号の波形の一例を示す。
【図８】図５のステップＳ１１におけるキャリブレーション部３４の詳細な処理フローを示す。
【図９】図８のステップＳ２１での第１リレー２４および第２リレー２６の接続状態を示す。
【図１０】図８のステップＳ２４において出力されるべき理想的な周期信号の波形の一例を示す。
【図１１】図８のステップＳ２４において出力される実際の周期信号の波形の一例を示す。
【図１２】複数の差電圧のそれぞれと対応する出力時間差とを予め登録したテーブルの一例を示す。
【図１３】図５のステップＳ１２におけるキャリブレーション部３４の詳細な処理フローを示す。
【図１４】図８のステップＳ３１での第１リレー２４および第２リレー２６の接続状態を示す。
【図１５】図５のステップＳ１３における調整部４２による調整処理の一例を示す。
【発明を実施するための形態】
【００１０】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１１】
図１は、本実施形態に係る試験装置１０の構成を示す。試験装置１０は、半導体装置等の被試験デバイス（ＤＵＴ）を試験する。
【００１２】
試験装置１０は、パターン発生部１２と、タイミング発生部１４と、供給部１６と、取得部１８と、判定部２０と、測定部２２と、第１リレー２４と、第２リレー２６と、制御装置３０とを備える。
【００１３】
パターン発生部１２は、試験信号の波形を指定する試験パターンおよび被試験デバイスから出力されるべき応答信号の期待値のパターンを出力する。タイミング発生部１４は、試験信号のエッジタイミングを示すタイミング信号および応答信号の値の取得タイミングを示すストローブ信号を出力する。
【００１４】
供給部１６は、タイミング信号および試験パターンを受け取って試験パターンにより指定される波形の試験信号を生成し、生成した試験信号をピン２８を介して被試験デバイスへ供給する。取得部１８は、被試験デバイスから出力された応答信号をピン２８を介して受け取って、受け取った応答信号の値をストローブ信号のタイミングにおいて取得する。なお、供給部１６の信号出力端と取得部１８の信号入力端は、信号線により接続されている。判定部２０は、取得部１８により取得された応答信号の値とパターン発生部１２から発生された期待値とが一致するか否かを判定する。
【００１５】
測定部２２は、供給部１６から出力される信号の直流電圧を測定する。第１リレー２４は、被試験デバイスへ接続されるピン２８と供給部１６の信号出力端との間を接続または切断する。より詳しくは、供給部１６と取得部１８との間を接続する信号線とピン２８との間を接続または切断する。第２リレー２６は、供給部１６の信号出力端と測定部２２との間を接続または切断する。より詳しくは、第２リレー２６は、ピン２８と第１リレー２４との間を接続する信号線と測定部２２との間を接続または切断する。
【００１６】
制御装置３０は、当該試験装置１０の全体の制御をする。制御装置３０は、コンピュータにより実現される。制御装置３０は、試験制御部３２と、キャリブレーション部３４とを有する。
【００１７】
試験制御部３２は、試験時において、当該試験装置１０の各部を制御する。試験制御部３２は、コンピュータが試験プログラムを実行することにより実現される機能ブロックである。
【００１８】
キャリブレーション部３４は、試験に先立って、当該試験装置１０のキャリブレーションを実行する。キャリブレーション部３４は、コンピュータがキャリブレーション用プログラムを実行することにより実現される。
【００１９】
キャリブレーション部３４は、キャリブレーション制御部３６と、第１算出部３８と、第２算出部４０と、調整部４２とを含む。キャリブレーション制御部３６、第１算出部３８、第２算出部４０および調整部４２のそれぞれは、コンピュータがキャリブレーション用プログラムを実行することにより実現される機能ブロックである。
【００２０】
キャリブレーション制御部３６は、キャリブレーション時において、当該試験装置１０の各部を制御する。第１算出部３８は、立上りエッジを出力する場合の供給部１６の出力時間と立下りエッジを出力する場合の供給部１６の出力時間との時間差である出力時間差を算出する。
【００２１】
第２算出部４０は、立上りエッジを取得する場合の取得部１８の取得時間と立下りエッジを取得する場合の取得部１８の取得時間の時間差である取得時間差を算出する。調整部４２は、立上りエッジを取得する場合の取得時間および立下りエッジを取得する場合の取得時間を一致させるように、第２算出部４０により算出された取得時間差に基づき取得部１８を調整する。
【００２２】
このような試験装置１０は、試験時において、被試験デバイスに試験信号を供給する。そして、試験装置１０は、試験時において、試験信号が供給されたことに応じて被試験デバイスから出力される応答信号の値を取得し、取得した応答信号の値と期待値とを比較して被試験デバイスの良否を判定する。これにより、試験装置１０は、被試験デバイスを試験することができる。
【００２３】
また、試験装置１０は、試験に先立って、キャリブレーションを実行する。試験装置１０は、キャリブレーションにおいて、立上りエッジを含む信号を取得する場合の取得部１８の取得時間と、立下りエッジを含む信号を取得する場合の取得部１８の取得時間とのずれを無くすように、取得部１８における信号の取得タイミングを調整する。これにより、試験装置１０は、試験装置１０から出力された応答信号の値を精度良く取得することができる。
【００２４】
図２は、本実施形態に係る供給部１６の構成の一例を示す。本例に係る供給部１６は、立上り遅延部５２と、立下り遅延部５４と、ＳＲフリップフロップ５６と、ドライバ５８とを有する。
【００２５】
立上り遅延部５２は、試験信号の立上りエッジのタイミングを指定する立上り用パターンをパターン発生部１２から受け取る。より詳しくは、立上り遅延部５２は、基準タイミングから立上りエッジまでの遅延量を指定する立上り用パターンをパターン発生部１２から受け取る。また、立上り遅延部５２は、基準タイミングを示すパルス波のタイミング信号をタイミング発生部１４から受け取る。そして、立上り遅延部５２は、立上り用タイミング信号を、立上り用パターンにより指定された時間分遅延する。これにより、立上り遅延部５２は、試験パターンにより指定された立上りエッジのタイミングにおいて、パルス波のタイミング信号を出力することができる。
【００２６】
立下り遅延部５４は、試験信号の立下りエッジのタイミングを指定する立下り用パターンをパターン発生部１２から受け取る。より詳しくは、立下り遅延部５４は、基準タイミングから立下りエッジまでの遅延量を指定する立下り用パターンをパターン発生部１２から受け取る。また、立下り遅延部５４は、基準タイミングを示すパルス波のタイミング信号をタイミング発生部１４から受け取る。そして、立下り遅延部５４は、立下り用タイミング信号を、立下り用パターンにより指定された時間分遅延する。これにより、立下り遅延部５４は、試験パターンにより指定された立下りエッジのタイミングにおいて、パルス波のタイミング信号を出力することができる。
【００２７】
ＳＲフリップフロップ５６は、立上り遅延部５２から出力されたタイミング信号をセット端子に入力し、立下り遅延部５４から出力されたタイミング信号をリセット端子に入力する。これにより、ＳＲフリップフロップ５６は、立上り遅延部５２から出力されたタイミング信号のタイミングにおいて立ち上がり、立下り遅延部５４から出力されたタイミング信号のタイミングにおいて立ち下がる試験信号を出力することができる。
【００２８】
ドライバ５８は、ＳＲフリップフロップ５６から出力された試験信号を被試験デバイス（ＤＵＴ）へと供給する。このような供給部１６は、試験パターンにより指定されたタイミングにおいて試験パターンにより指定される波形の試験信号を、被試験デバイスへ供給することができる。
【００２９】
図３は、本実施形態に係る取得部１８の構成の一例を示す。本例に係る取得部１８は、Ｈ側コンパレータ６２と、Ｌ側コンパレータ６４と、Ｈ側フリップフロップ６６と、Ｌ側フリップフロップ６８と、論理比較部７０と、Ｈ側微小遅延素子７２と、Ｌ側微小遅延素子７４とを有する。
【００３０】
Ｈ側コンパレータ６２は、被試験デバイスから出力された応答信号を受け取り、応答信号のレベルがＨ論理レベルであるか否かを示す論理信号を出力する。Ｈ側コンパレータ６２は、一例として、応答信号のレベルと設定されたＨ側閾レベルＶＯＨとを比較する。そして、Ｈ側コンパレータ６２は、一例として、応答信号のレベルが設定されたＨ側閾レベルＶＯＨより大きい場合にはＬ論理となり、応答信号のレベルがＨ側閾レベルＶＯＨより大きくない場合にはＨ論理となる論理信号を出力する。
【００３１】
Ｌ側コンパレータ６４は、被試験デバイスから出力された応答信号を受け取り、応答信号のレベルがＬ論理レベルであるか否かを示す論理信号を出力する。Ｌ側コンパレータ６４は、一例として、応答信号のレベルと設定されたＬ側閾レベルＶＯＬとを比較する。そして、Ｌ側コンパレータ６４は、一例として、応答信号のレベルがＬ側閾レベルＶＯＬより小さい場合にはＬ論理となり、応答信号のレベルがＬ側閾レベルＶＯＬより小さくない場合にはＨ論理となる論理信号を出力する。
【００３２】
Ｈ側フリップフロップ６６は、応答信号のＨ論理の値を取り込むタイミングを示すＨ論理用ストローブ信号をタイミング発生部１４から受け取る。Ｈ側フリップフロップ６６は、Ｈ側コンパレータ６２から出力された論理信号の値を、Ｈ論理用ストローブ信号のタイミングにおいて取り込んで内部に格納する。これにより、Ｈ側フリップフロップ６６は、応答信号がＨ論理であるか否かを示す値をタイミング発生部１４により指定されたタイミングにおいて取り込むことができる。
【００３３】
Ｌ側フリップフロップ６８は、応答信号のＬ論理の値を取り込むタイミングを示すＬ論理用ストローブ信号をタイミング発生部１４から受け取る。Ｌ側フリップフロップ６８は、Ｈ側コンパレータ６２から出力された論理信号の値を、Ｌ論理用ストローブ信号のタイミングにおいて取り込んで内部に格納する。これにより、Ｌ側フリップフロップ６８は、応答信号がＬ論理であるか否かを示す値をタイミング発生部１４により指定されたタイミングにおいて取り込むことができる。
【００３４】
論理比較部７０は、Ｈ側フリップフロップ６６およびＬ側フリップフロップ６８に取り込まれた値に基づき、応答信号の値を判断する。論理比較部７０は、一例として、応答信号の値がＨ論理であるか、Ｌ論理であるか、または、不確定な値であるかを判断する。そして、論理比較部７０は、判断結果を応答信号の値として、判定部２０に出力する。
【００３５】
Ｈ側微小遅延素子７２は、タイミング発生部１４から出力されたＨ論理用ストローブ信号をＨ側フリップフロップ６６へと伝搬する経路中に設けられる。そして、Ｈ側微小遅延素子７２は、Ｈ側フリップフロップ６６へと与えられるＨ論理用ストローブ信号を予め設定された遅延量により遅延する。Ｈ側微小遅延素子７２は、キャリブレーションにおいて、遅延量が調整部４２により調整される。
【００３６】
Ｌ側微小遅延素子７４は、タイミング発生部１４から出力されたＬ論理用ストローブ信号をＬ側フリップフロップ６８へと伝搬する経路中に設けられる。そして、Ｌ側微小遅延素子７４は、Ｌ側フリップフロップ６８へと与えられるＬ論理用ストローブ信号を予め設定された遅延量により遅延する。Ｌ側微小遅延素子７４は、キャリブレーションにおいて、遅延量が調整部４２により調整される。
【００３７】
このような取得部１８は、被試験デバイスから出力された応答信号の論理値を、調整部４２により指定されるタイミングにおいて取得することができる。さらに、取得部１８は、応答信号のＨ論理を取得するタイミング、および、応答信号のＬ論理を取得するタイミングをそれぞれ別個に調整することができる。
【００３８】
図４は、本実施形態に係る測定部２２の構成の一例を示す。本例に係る測定部２２は、フィルタ部８２と、ＡＤ変換部８４とを有する。
【００３９】
フィルタ部８２は、供給部１６から出力される信号をローパスフィルタリングする。これにより、フィルタ部８２は、供給部１６から周期信号が出力された場合において、周期信号の平均値を表す直流成分を出力することができる。
【００４０】
ＡＤ変換部８４は、フィルタ部８２によりフィルタリングされた信号をＡＤ変換する。これにより、ＡＤ変換部８４は、供給部１６から周期信号が出力された場合において、周期信号の直流成分を表すデジタル値を測定結果として出力することができる。
【００４１】
図５は、本実施形態に係るキャリブレーション部３４の処理フローを示す。図６は、本実施形態に係る取得部１８のドライバ５８から出力される立上りエッジを含む信号の波形、および、ドライバ５８から出力される立下りエッジを含む信号の波形の一例を示す。図７は、本実施形態に係る供給部１６のＨ側コンパレータ６２に入力される立上りエッジを含む信号の波形およびＨ側コンパレータ６２から出力される信号の波形、並びに、供給部１６のＬ側コンパレータ６４に入力される立下りエッジを含む信号の波形およびＨ側フリップフロップ６６から出力される信号の波形の一例を示す。
【００４２】
キャリブレーション部３４は、ステップＳ１１からステップＳ１３の処理を実行する。まず、キャリブレーション部３４は、ステップＳ１１において、立上りエッジを出力する場合の供給部１６の出力時間と立下りエッジを出力する場合の供給部１６の出力時間との時間差である出力時間差を測定する。より具体的には、出力時間差とは、図６に示されるように、予め定められたタイミングにおいて立ち上がる波形の信号を出力させた場合における、実際に供給部１６から出力される信号の立上りエッジの時刻（ｔ１）と、同一タイミングにおいて立ち下がる波形の信号を出力させた場合における、実際に供給部１６から出力される信号の立下りエッジの時刻（ｔ２）との時間差をいう。なお、ここで、同一のタイミングとは、例えば、試験サイクル内の基準時刻からの遅延時間が同一であることを意味する。
【００４３】
続いて、キャリブレーション部３４は、ステップＳ１２において、立上りエッジを取得する場合の取得部１８の取得時間と立下りエッジを取得する場合の取得部１８の取得時間の時間差である取得時間差を算出する。より具体的には、取得時間差とは、図７に示されるように、予め定められたタイミングにおいて立ち上がる波形の信号を入力した場合における、取得部１８により取得する値が変化する時刻（ｔ３）と、同一タイミングにおいて立ち下がる波形の信号を入力した場合における、取得部１８により取得する値が変化する時刻（ｔ４）との時間差をいう。
【００４４】
続いて、キャリブレーション部３４は、ステップＳ１３において、立上りエッジを取得する場合の取得時間および立下りエッジを取得する場合の取得時間を一致させるように、取得時間差に基づき取得部１８を調整する。キャリブレーション部３４は、一例として、図３に示されるＨ論理用ストローブ信号を遅延するＨ側微小遅延素子７２の遅延量およびＬ論理用ストローブ信号を遅延するＬ側微小遅延素子７４の遅延量を調整することにより、立上りエッジを取得する場合の取得時間および立下りエッジを取得する場合の取得時間を一致させる。
【００４５】
図８は、図５のステップＳ１１におけるキャリブレーション部３４の詳細な処理フローを示す。図９は、図８のステップＳ２１での第１リレー２４および第２リレー２６の接続状態を示す。図１０は、図８のステップＳ２４において出力されるべき理想的な周期信号の波形の一例を示す。図１１は、図８のステップＳ２４において出力される実際の周期信号の波形の一例を示す。図１２は、複数の差電圧のそれぞれと対応する出力時間差とを予め登録したテーブルの一例を示す。
【００４６】
キャリブレーション部３４は、ステップＳ１１において、ステップＳ２１からステップＳ２５までの処理を実行する。まず、ステップＳ２１において、キャリブレーション部３４は、図９に示されるように、第１リレー２４および第２リレー２６を接続状態とする。これにより、キャリブレーション部３４は、供給部１６から出力された信号の電圧を測定部２２に測定させることができる。
【００４７】
続いて、ステップＳ２２において、キャリブレーション部３４は、供給部１６からＨ論理の信号を出力させて、測定部２２に供給部１６から出力されたＨ論理電圧を測定させる。続いて、ステップＳ２３において、キャリブレーション部３４は、供給部１６からＬ論理の信号を出力させて、測定部２２に供給部１６から出力させたＬ論理電圧を測定させる。
【００４８】
続いて、ステップＳ２４において、キャリブレーション部３４は、供給部１６から予め定められた周期信号を出力させて、測定部２２に供給部１６から出力された周期信号の直流成分である周期信号電圧を測定させる。より具体的には、キャリブレーション部３４は、予め定められた周波数およびデューティ比によりＨ論理とＬ論理とを交互に繰り返す周期信号を出力させて、測定部２２に周期信号電圧を測定させる。キャリブレーション部３４は、一例として、デューティ比が５０％の周期信号を出力させる。
【００４９】
続いて、ステップＳ２５において、キャリブレーション部３４の第１算出部３８は、供給部１６からＨ論理の信号を出力させた場合に測定部２２に測定されるＨ論理電圧、供給部１６からＬ論理の信号を出力させた場合に測定部２２に測定されるＬ論理電圧、および、供給部１６から予め定められた周期信号を出力させた場合における測定部２２に測定される周期信号電圧に基づき、出力時間差を算出する。
【００５０】
ここで、例えば、供給部１６が例えば図１０に示されるような、立上り時間および立下り時間が一致した理想的な周期信号を出力した場合、測定部２２により測定される周期信号電圧は、周期信号の振幅および周期信号のデューティ比により定まる電圧となる。即ち、供給部１６が理想的な周期信号を出力した場合、測定部２２により測定される周期信号電圧は、周期信号の振幅を周期信号のデューティ比で分割した電位の電圧となる。例えば、供給部１６がデューティ比５０％の周期信号を出力した場合であれば、測定部２２により測定される周期信号電圧は、周期信号の振幅の中点、即ち、Ｈ論理電圧とＬ論理電圧との中間の電圧となる。このように、供給部１６が理想的な周期信号を出力した場合において測定部２２により測定される周期信号電圧を、ここでは基準電圧という。
【００５１】
しかし、実際に供給部１６が出力する周期信号は、例えば図１１に示されるような、立上り時間と立下り時間とが異なる。立上り時間と立下り時間とが異なる場合、測定部２２により測定される周期信号電圧は、基準電圧からずれる。この場合、基準電圧と周期信号電圧との差電圧は、例えば、出力時間差が大きくなるほど増加または減少する。
【００５２】
そこで、ステップＳ２５において、第１算出部３８は、Ｈ論理電圧、Ｌ論理電圧および周期信号のデューティ比から、基準電圧を算出する。第１算出部３８は、一例として、デューティ比５０％の周期信号を出力した場合には、Ｈ論理電圧とＬ論理電圧との中点電圧を基準電圧として算出する。続いて、第１算出部３８は、ステップＳ２４において測定した周期信号電圧と基準電圧との差電圧を算出する。
【００５３】
そして、第１算出部３８は、算出した差電圧から出力時間差を算出する。この場合、第１算出部３８は、一例として、図１２に示されるような複数の差電圧のそれぞれと対応する出力時間差とを予め登録したテーブルを参照して、差電圧から出力時間差を算出する。テーブルには、一例として、サンプルの供給部１６を計測した結果得られた差電圧と出力時間差との関係が登録されている。これにより、第１算出部３８は、差電圧から出力時間差を正確に算出することができる。
【００５４】
また、第１算出部３８は、一例として、予め設定された代表する２点の差電圧と対応する出力時間差とを結ぶ予め定められた直線を参照して、差電圧から出力時間差を算出してもよい。これにより、第１算出部３８は、テーブル等を用いずに差電圧から出力時間差を算出することができる。
【００５５】
キャリブレーション部３４は、以上のようにステップＳ２１からステップＳ２５の処理を実行することにより、立上りエッジを出力する場合の供給部１６の出力時間と立下りエッジを出力する場合の供給部１６の出力時間との時間差である出力時間差を測定することができる。
【００５６】
図１３は、図５のステップＳ１２におけるキャリブレーション部３４の詳細な処理フローを示す。図１４は、図１３のステップＳ３１での第１リレー２４および第２リレー２６の接続状態を示す。
【００５７】
キャリブレーション部３４は、ステップＳ１２において、ステップＳ３１からステップＳ３４までの処理を実行する。まず、ステップＳ３１において、キャリブレーション部３４は、図１４に示されるように、第１リレー２４および第２リレー２６を切断状態とする。これにより、キャリブレーション部３４は、供給部１６から出力された信号を外部に出力させずに、取得部１８に与えることができる。
【００５８】
続いて、ステップＳ３２において、キャリブレーション部３４は、予め定められたタイミングで立ち上がる信号を供給部１６から出力させて取得部１８に与え、取得部１８に入力した信号の立上りエッジのタイミングを測定させる。続いて、ステップＳ３３において、キャリブレーション部３４は、ステップＳ３２で信号を立ち上げたタイミングと同一のタイミングで立ち下がる信号を供給部１６から出力させて取得部１８に与え、取得部１８に入力した信号の立下りエッジのタイミングを測定させる。
【００５９】
続いて、ステップＳ３４において、キャリブレーション部３４の第２算出部４０は、立上りエッジを取得する場合の取得部１８の取得時間と立下りエッジを取得する場合の取得部１８の取得時間の時間差である取得時間差を算出する。この場合において、第２算出部４０は、ステップＳ３２で測定した供給部１６に予め定められたタイミングで立ち上がる信号を出力させて取得部１８により取得される立上りエッジのタイミング、ステップＳ３３で測定した供給部１６に予め定められたタイミングで立ち下がる信号を出力させて取得部１８により取得される立下りエッジのタイミング、および、ステップＳ１１で測定した出力時間差に基づき、取得時間差を算出する。
【００６０】
より詳しくは、第２算出部４０は、ステップＳ３２で測定した立上りエッジのタイミングと、ステップＳ３３で測定した立下りエッジのタイミングとの時間差を算出する。そして、第２算出部４０は、立上りエッジのタイミングと立下りエッジのタイミングの時間差から、更に、ステップＳ１１で算出した出力時間差を減算して、取得時間差を算出する。
【００６１】
これにより、第２算出部４０は、供給部１６に出力時間差が含まれている結果、取得部１８に入力される信号の立上りエッジと立下りエッジとの間に時間ズレが生じていても、取得部１８の取得時間差を精度良く算出することができる。
【００６２】
図１５は、図５のステップＳ１３における調整部４２による調整処理の一例を示す。調整部４２は、ステップＳ１２において算出された取得時間差に基づき、取得部１８が立上りエッジを取得する場合の取得時間および立下りエッジを取得する場合の取得時間を一致させるように、取得部１８を調整する。
【００６３】
調整部４２は、一例として、応答信号のＨ論理の値を取り込むタイミングを示すＨ論理用ストローブ信号、および、応答信号のＬ論理の値を取り込むタイミングを示すＬ論理用ストローブ信号の相対的な時間差を、ステップＳ１２において算出された取得時間差分ずらす。調整部４２は、一例として、図３に示されるＨ側微小遅延素子７２およびＬ側微小遅延素子７４の少なくとも一方の遅延量を調整することにより、Ｈ論理用ストローブ信号およびＬ論理用ストローブ信号の相対的な時間差を取得時間差分ずらす。
【００６４】
これにより、調整部４２は、取得部１８が応答信号の立上りエッジを取得する場合の取得時間と立下りエッジを取得する場合の取得時間との時間差を一致させることができる。以上のように、試験装置１０によれば、供給部１６から出力される信号の立上りエッジのタイミングと立下りエッジのタイミングを一致させる調整機構を備えていない場合であっても、取得部１８における立上りエッジの取得タイミングと立下りエッジの取得タイミングとを精度良く一致させることができる。これにより、試験装置１０は、被試験デバイスを精度良く試験することができる。
【００６５】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００６６】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００６７】
１０  試験装置、１２  パターン発生部、１４  タイミング発生部、１６  供給部、１８  取得部、２０  判定部、２２  測定部、２４  第１リレー、２６  第２リレー、２８  ピン、３０  制御装置、３２  試験制御部、３４  キャリブレーション部、３６  キャリブレーション制御部、３８  第１算出部、４０  第２算出部、４２  調整部、５２  立上り遅延部、５４  立下り遅延部、５６  ＳＲフリップフロップ、５８  ドライバ、６２  Ｈ側コンパレータ、６４  Ｌ側コンパレータ、６６  Ｈ側フリップフロップ、６８  Ｌ側フリップフロップ、７０  論理比較部、７２  Ｈ側微小遅延素子、７４  Ｌ側微小遅延素子、８２  フィルタ部、８４  ＡＤ変換部
【図１】
2012068091.tif 000003
【図２】
2012068091.tif 000004
【図３】
2012068091.tif 000005
【図４】
2012068091.tif 000006
【図５】
2012068091.tif 000007
【図６】
2012068091.tif 000008
【図７】
2012068091.tif 000009
【図８】
2012068091.tif 000010
【図９】
2012068091.tif 000011
【図１０】
2012068091.tif 000012
【図１１】
2012068091.tif 000013
【図１２】
2012068091.tif 000014
【図１３】
2012068091.tif 000015
【図１４】
2012068091.tif 000016
【図１５】
2012068091.tif 000017