(57)【要約】【課題】ファンモータの駆動回路の小型化にある。【解決手段】３相ブラシレス直流モータであるファンモータ６を駆動する駆動装置１００が提供される。内蔵ホール素子９は、ファンモータ６に近接して配置され、ファンモータ６のロータの位置に応じたホール信号のペアを生成する。内部電源２１は、内蔵ホール素子９にバイアス信号を供給する。ホール信号処理部１１は、ホール信号のペアのオフセットをキャンセルするとともに、ホール信号を増幅する。駆動処理回路１３は、ホール信号処理部１１の出力信号にもとづきファンモータ６を駆動する。駆動装置１００は、ひとつの半導体基板に一体集積化される。【選択図】図２
2012217301.tif 000002
【特許請求の範囲】
【請求項１】
３相ブラシレス直流モータであるファンモータを駆動する駆動装置であって、
前記ファンモータに近接して配置され、前記ファンモータのロータの位置に応じたホール信号のペアを生成する、ひとつの内蔵ホール素子と、
前記内蔵ホール素子にバイアス信号を供給する内部電源と、
前記ホール信号のペアのオフセットをキャンセルするとともに、前記ホール信号を増幅するホール信号処理部と、
前記ホール信号処理部の出力信号にもとづき前記ファンモータを駆動する駆動処理回路と、
を備え、ひとつの半導体基板に一体集積化されることを特徴とする駆動装置。
【請求項２】
前記ホール信号もしくは前記ホール信号にもとづいて生成される信号に、調節可能な遅延を与える位相調整回路をさらに備えることを特徴とする請求項１に記載の駆動装置。
【請求項３】
前記駆動処理回路は、
前記ホール信号処理部の出力信号にもとづき、前記ファンモータの駆動相を切りかえるタイミングを示す駆動タイミング信号を生成する駆動タイミング生成部と、
前記駆動タイミング信号にもとづき、前記ファンモータを駆動する駆動回路と、
を含むことを特徴とする請求項１または２に記載の駆動装置。
【請求項４】
前記駆動処理回路は、
前記ホール信号処理部の出力信号にもとづき、デューティ比が時間とともに変化するパルス幅変調信号を生成する駆動パルス幅変調信号生成部と、
前記パルス幅変調信号と前記駆動タイミング信号を合成することにより、駆動信号を生成する駆動信号合成回路と、
をさらに含み、
前記駆動回路は、前記駆動信号にもとづき、前記ファンモータをスイッチング駆動することを特徴とする請求項３に記載の駆動装置。
【請求項５】
前記駆動処理回路は、前記ホール信号処理部の出力信号にもとづき、前記ファンモータをリニア駆動することを特徴とする請求項１または２に記載の駆動装置。
【請求項６】
ファンモータと、
前記ファンモータを駆動する請求項１から５のいずれかに記載の駆動装置と、
を備えることを特徴とする冷却装置。
【請求項７】
プロセッサと、
前記プロセッサを冷却する請求項６に記載の冷却装置と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ駆動技術に関する。
【背景技術】
【０００２】
ＬＳＩ（Large Scale Integrated circuit）を冷却するために、ファンモータを有する冷却装置が利用される。冷却装置は、三相ブラシレスＤＣモータと、三相ブラシレスＤＣモータを駆動するための駆動装置を備える。
【０００３】
三相ブラシレスＤＣモータを駆動する方式は、大きくセンサ駆動と、センサレス駆動とに分類される。センサ駆動において、駆動回路は、ホール素子や光学エンコーダなどのセンサを用い、ロータの位置、すなわち回転角を検出し、検出されたロータ位置に応じて、電流を供給する相（駆動相）を順次切りかえる。センサレス駆動では、モータの各相のコイルに発生する逆起電力がゼロクロスするタイミングを検出し、駆動相を順次切りかえる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−１３７３７９号公報
【特許文献２】特開２００８−０２２６９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図１は、本発明者らが検討したセンサ付の冷却装置の構成例を示す図である。冷却装置１００４は、三相ブラシレスＤＣモータ（以下、単にモータという）６と、ファンモータ６を駆動する駆動装置１１００、および３つのホール素子８ａ〜８ｃを備える。
【０００６】
ホール素子８ａ〜８ｃはそれぞれ、ファンモータ６と近接して配置され、ロータの位置に応じたホール信号のペア（以下、単にホール信号ともいう）Ｈ＋、Ｈ−を生成する。ホール素子８ａ〜８ｃの相対的な位置関係は、電気角が１２０度となるように注意深く調節される。
【０００７】
駆動装置１１００は、ホール信号検出回路１０１０、ＰＷＭ（パルス幅変調）信号生成回路１０１２、駆動信号合成回路１０１４、駆動回路１０１６、回転信号生成回路１０２０、ホール素子用電源１０２２を備える。
【０００８】
ホール素子用電源１０２２は、ホール素子８ａ〜８ｃに対してバイアス信号を供給する。ホール信号検出回路１０１０は、３組のホール信号を受け、それらにもとづき、駆動相を切りかえるタイミングを検出する。たとえばホール信号検出回路１０１０は、ホール信号のペアを比較するコンパレータを含み、コンパレータの出力信号を、駆動相を切りかえタイミングを示す信号として出力してもよい。あるいはホール信号検出回路１０１０は、ホール信号のペアの差分を増幅するアンプを含んでもよい。この場合、駆動回路１０１６はアンプの出力に応じてファンモータ６をＢＴＬ駆動（リニア駆動）してもよい。
【０００９】
ＰＷＭ信号生成回路１０１２は、ファンモータ６の目標回転数に応じたデューティ比を有するパルス信号を生成する。駆動信号合成回路１０１４は、ホール信号検出回路１０１０からの信号と、ＰＷＭ信号生成回路１０１２からの信号を合成し、駆動信号を生成する。駆動回路１０１６は、駆動信号合成回路１０１４からの駆動信号にもとづきファンモータ６を駆動する。回転信号生成回路１０２０は、ロータが所定の電気角回転するごとにアサートされる回転信号ＦＧを生成し、外部へと出力する。
【００１０】
冷却装置４の小型・薄型化に対する要求が高まっている。図１の構成では、３つのホール素子８ａ〜８ｃが、駆動の安定に寄与するが、反面、ホール素子８ａ〜８ｃの厚みによって、冷却装置４の小型化を制約する。また、駆動装置のピン数（端子数）の削減も要求されるところであるが、図１の駆動装置１１００では、ホール信号を受けるために多数のピンが必要となるため、小型化の制約となる。
【００１１】
本発明はこうした状況においてなされたものであり、そのある態様の例示的な目的のひとつは、ファンモータの駆動回路の小型化にある。
【課題を解決するための手段】
【００１２】
本発明のある態様は、３相ブラシレス直流モータであるファンモータを駆動する駆動装置に関する。この駆動装置は、ファンモータに近接して配置され、ファンモータのロータの位置に応じたホール信号のペアを生成する、ひとつの内蔵ホール素子と、内蔵ホール素子にバイアス信号を供給する内部電源と、ホール信号のペアのオフセットをキャンセルするとともに、ホール信号を増幅するホール信号処理部と、ホール信号処理部から出力されるホール信号にもとづきファンモータを駆動する駆動処理回路と、を備え、ひとつの半導体基板に一体集積化される。
【００１３】
この態様によると、従来において３個必要であったホール素子をひとつに削減し、さらに駆動装置に内蔵することにより、装置を小型化することができる。また、センサレス駆動方式では、ゼロクロスタイミングを検出するために、ゼロクロスタイミングの前後のある期間、駆動を停止する検出期間が必要となるところ、この態様の駆動装置は、検出期間が不要となるため、駆動効率を高めることができる。
【００１４】
ある態様の駆動装置は、ホール信号もしくはホール信号にもとづいて生成される信号に、調節可能な遅延を与える位相調整回路をさらに備えてもよい。
ホール素子が駆動装置に集積化されるため、ファンモータとホール素子の位置関係は制約を受ける。したがって駆動装置の実装位置によっては、ホール信号がロータの正しい位置を示さない状況が起こりうる。そこで、位相調整回路を設けることにより、ホール信号が、ロータの正しい位置を示すように調節が可能となり、ファンモータを好適に回転させることができる。
【００１５】
駆動処理回路は、ホール信号処理部の出力信号にもとづき、ファンモータの駆動相を切りかえるタイミングを示す駆動タイミング信号を生成する駆動タイミング生成部と、駆動タイミング信号にもとづき、ファンモータを駆動する駆動回路と、を含んでもよい。
駆動処理回路は、ホール信号処理部の出力信号にもとづき、デューティ比が時間とともに変化するパルス幅変調信号を生成する駆動パルス幅変調信号生成部と、パルス幅変調信号と駆動タイミング信号を合成することにより、駆動信号を生成する駆動信号合成回路と、をさらに含んでもよい。駆動回路は、駆動信号にもとづき、ファンモータをスイッチング駆動してもよい。
【００１６】
駆動処理回路は、ホール信号処理部の出力信号にもとづき、ファンモータをリニア駆動してもよい。
【００１７】
本発明の別の態様は、冷却装置である。この冷却装置は、ファンモータと、ファンモータを駆動する上述のいずれかの態様の駆動装置と、を備える。
【００１８】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１９】
本発明によれば、ファンモータを有する冷却装置の小型、薄型化が実現できる。
【図面の簡単な説明】
【００２０】
【図１】本発明者らが検討したセンサ付の冷却装置の構成例を示す図である。
【図２】実施の形態に係る冷却装置を備える電子機器の構成を示すブロック図である。
【図３】変形例に係る駆動装置の構成を示す回路図である。
【発明を実施するための形態】
【００２１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２２】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２３】
図２は、実施の形態に係る冷却装置４を備える電子機器１の構成を示すブロック図である。電子機器１は、パーソナルコンピュータ、ワークステーションなどの計算機、あるいは冷蔵庫やテレビなどの家電製品であり、冷却対象、たとえばＣＰＵ（Central Processing Unit）２を備える。冷却装置４は、送風によってＣＰＵ２を冷却する。
【００２４】
冷却装置４は、駆動装置１００およびファンモータ６を備える。ファンモータ６は、冷却対象のＣＰＵ２に近接して配置されている。駆動装置１００は、ファンモータ６のトルク（回転数）を指示するための制御入力信号（以下、単に制御信号という）Ｓ１にもとづいてファンモータ６を駆動する。冷却装置４は、モジュール化されて市販、流通される。
【００２５】
ファンモータ６は、三相ブラシレスＤＣモータであり、スター結線されたＵ相、Ｖ相、Ｌ相のコイルＬＵ、ＬＶ、ＬＷと、図示しない永久磁石を備える。
【００２６】
駆動装置１００は、ひとつの半導体基板上に集積化された機能ＩＣ（Integrated Circuit）である。電源端子ＩＣＶＤＤには、電源電圧ＶＤＤが供給され、接地端子ＩＣＧＮＤには接地電圧ＶＳＳが供給される。
【００２７】
駆動装置１００は、内蔵ホール素子９、ホール信号処理部１１、外部ＰＷＭ信号生成回路１２、駆動処理回路１３、回転信号生成回路２０、内部電源２１を備え、ひとつの半導体基板上に集積化されている。
【００２８】
内蔵ホール素子９は、駆動装置１００に集積化され、ファンモータ６のロータの位置に応じたホール信号のペアＨ＋、Ｈ−を生成する。内部電源２１は、内蔵ホール素子９にバイアス信号を供給する。
【００２９】
外部ＰＷＭ信号生成回路１２は、入力信号Ｓ１を受けるインタフェース回路である。入力端子ＰＷＭには、外部からの入力信号Ｓ１が入力される。本実施の形態では、入力信号Ｓ１は、モータの目標トルクに応じてパルス幅変調されたＰＷＭ信号である。なお入力信号Ｓ１は、サーミスタなどを利用して得られる周囲温度Ｔａに応じたアナログ電圧であってもよいし、ＣＰＵなどのホストプロセッサからのデジタル信号であってもよい。外部ＰＷＭ信号生成回路１２は、入力信号Ｓ１に応じた外部ＰＷＭ信号Ｓ２を生成する。外部ＰＷＭ信号Ｓ２は、入力信号Ｓ１に応じたデューティ比を有するパルス幅変調された信号である。
【００３０】
ホール信号処理部１１は、オフセットキャンセル回路４０においてホール信号のペアＨ＋、Ｈ−のオフセットをキャンセルするとともに、アンプ４２においてホール信号Ｈ＋、Ｈ−を増幅する。
【００３１】
駆動処理回路１３は、ホール信号処理部１１から出力されるホール信号Ｈ＋，Ｈ−にもとづき、ファンモータ６を駆動する。本実施の形態において駆動処理回路１３は、ファンモータ６をＰＷＭ駆動（スイッチング駆動）するものとする。駆動処理回路１３がファンモータ６をＢＴＬ駆動（リニア駆動）する変形例は後述する。
【００３２】
駆動処理回路１３は、駆動タイミング生成部３０、駆動ＰＷＭ信号生成部３２、駆動信号合成回路３４、駆動回路３６を備える。
駆動タイミング生成部３０は、ホール信号処理部１１から出力される信号Ｓ５を受け、信号Ｓ５にもとづきホール信号Ｈ＋、Ｈ−がクロスするタイミングを示すタイミング信号Ｓ６を生成する。
【００３３】
駆動ＰＷＭ信号生成部３２は、ホール信号処理部１１の出力信号Ｓ５を受け、出力信号Ｓ５に応じて時間とともにデューティ比が変化する内部ＰＷＭ信号（Ｓ７、不図示）を生成する。内部ＰＷＭ信号Ｓ７のデューティ比は、ゼロクロスのタイミングで最小となり、ゼロクロスとゼロクロスの真ん中付近で最大となるよう変化してもよい。これにより相遷移がスムーズに行われる。そして駆動ＰＷＭ信号生成部３２は、この内部ＰＷＭ信号Ｓ７を外部ＰＷＭ信号Ｓ２と合成することにより、駆動ＰＷＭ信号Ｓ８を生成する。
【００３４】
駆動処理回路１３は、タイミング信号Ｓ６および駆動ＰＷＭ信号Ｓ８を受け、それらにもとづいて駆動信号Ｓ４を生成する。駆動回路３６は、駆動信号Ｓ４にもとづき、ファンモータ６のコイルＬＵ〜ＬＷに電流を供給する。
【００３５】
回転信号生成回路２０は、ロータが所定の電気角回転するごとにアサートされる回転信号ＦＧを生成し、外部へと出力する。
【００３６】
以上が駆動装置１００の構成である。続いてその動作を説明する。
【００３７】
駆動装置１００には、ファンモータ６の目標回転数を示す制御入力信号Ｓ１が与えられる。駆動装置１００は、所定の起動シーケンスを実行し、停止状態のファンモータ６の回転を開始する。ファンモータ６が回転し始めると、ロータの位置に応じたホール信号Ｈ＋、Ｈ−が内蔵ホール素子９により生成される。
【００３８】
駆動タイミング生成部３０は、ホール信号Ｈ＋、Ｈ−に応じた信号Ｓ５にもとづき、Ｕ相、Ｖ相、Ｗ相を切りかえるべきタイミングを検出する。駆動信号合成回路３４および駆動回路３６は、検出されたタイミングに応じて、コイルＬＵ、ＬＶ、ＬＷのうち、通電すべきコイルを順に選択し、駆動電流を供給する。
【００３９】
通電されるコイルには、ホール信号処理部１１から出力される信号Ｓ５に応じてパルス幅変調された内部ＰＷＭ信号Ｓ７に応じた間欠的な駆動電圧が印加され、それによりコイルに流れる電流が緩やかに変化し、ノイズを低減して高効率で回転させることができる。
【００４０】
さらに通電されるコイルには、制御入力信号Ｓ１に応じてパルス幅変調された外部ＰＷＭ信号Ｓ２に応じた間欠的な駆動電圧が印加されるため、ファンモータ６のトルク、すなわち回転数を、制御入力信号Ｓ１に応じた値に制御することができる。
【００４１】
以上が電子機器１の冷却装置４の動作である。
この駆動装置１００によれば、従来において３個必要であったホール素子をひとつに削減し、さらにホール素子を駆動装置１００に内蔵することにより、装置を小型化、薄型化することができる。
【００４２】
装置の小型化、薄型化には、センサレス駆動方式という別のアプローチが存在するが、センサレス駆動方式ではゼロクロスタイミングを検出するために、ゼロクロスタイミングの前後のある期間、駆動を停止する検出期間が必要となり、駆動効率が悪化する。これに対して図２の駆動装置１００によれば、検出期間が不要となるため、センサレス駆動方式の欠点を改善して効率よくファンモータ６を駆動できる。
【００４３】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００４４】
図３は、変形例に係る駆動装置１００ａの構成を示す回路図である。図３の駆動装置１００ａは、図２の駆動装置１００に加えて、位相調整回路３８を備える。
位相調整回路３８は、内蔵ホール素子９から出力されるホール信号Ｈ＋、Ｈ−もしくはそれに応じて生成される信号Ｓ５、あるいはタイミング信号Ｓ６に、調節可能な遅延を与える。遅延量は、駆動装置１００ａの外部から位相調節端子ＰＨＡＤＪに入力される位相調整信号Ｓ９によって制御可能としてもよい。あるいは遅延量は、最適値となるように位相調整回路３８が自動調節してもよい。
【００４５】
位相調整回路３８は、設定された遅延量分、駆動信号合成回路３４における信号処理を遅延させてもよい。あるいは位相調整回路３８は、ホール信号処理部１１の前段に設けられ、ホール信号Ｈ＋、Ｈ−に遅延を与えてもよいし、ホール信号処理部１１の信号経路上に設けられてもよいし、信号Ｓ５に遅延を与えてもよい。つまり位相調整回路３８の位置は特に限定されず、駆動信号Ｓ４とロータの位置の相対的な位相差を変化させることができればよい。
【００４６】
図１の冷却装置１００４では、ホール素子８が外付けされるため、ファンモータ６とホール素子８の位置関係は自由に調節することができる。一方、図２の駆動装置１００では、ホール素子が半導体チップに内蔵されるため、内蔵ホール素子９とファンモータ６の位置関係は、駆動装置１００とファンモータ６の位置関係によって制約される。その結果、ホール信号Ｈ＋、Ｈ−が示すゼロクロス点の位相が、ファンモータ６の実際のゼロクロス点の位相とずれてしまう可能性がある。この位相ずれによって、ファンモータ６の駆動効率が低下し、あるいは騒音が大きくなる懸念がある。
【００４７】
図３の駆動装置１００ａでは、位相調整回路３８によってファンモータ６と内蔵ホール素子９の位置関係を、仮想的に変化させることができ、それによりファンモータ６の正しいロータ位置に応じた駆動が実現できる。
【００４８】
実施の形態では、ファンモータ６をＰＷＭ駆動する場合を例に説明したが、駆動信号合成回路３４および駆動回路３６は、ファンモータ６をリニア駆動してもよい。この場合、ホール信号Ｈ＋、Ｈ−と同期した駆動波形信号が駆動処理回路１３において生成され、その駆動波形信号に応じてファンモータ６のコイルに与えられる駆動電圧が変化する。
【００４９】
実施の形態において、冷却装置４を電子機器に搭載してＣＰＵを冷却する場合について説明したが、本発明の用途はこれには限定されず、発熱体を冷却するさまざまなアプリケーションに用いることができる。
【００５０】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００５１】
１００…駆動装置、１…電子機器、２…ＣＰＵ、４…冷却装置、６…ファンモータ、８…ホール、９…内蔵ホール素子、１１…ホール信号処理部、１２…外部ＰＷＭ信号生成回路、１３…駆動処理回路、３０…駆動タイミング生成部、３２…駆動ＰＷＭ信号生成部、３４…駆動信号合成回路、３６…駆動回路、３８…位相調整回路、２０…回転信号生成回路、２１…内部電源、２２…ホール素子用電源、Ｓ２…外部ＰＷＭ信号、Ｓ１…制御入力信号、Ｓ６…タイミング信号、Ｓ７…内部ＰＷＭ信号、Ｓ８…駆動ＰＷＭ信号、Ｓ４…駆動信号。
【図１】
2012217301.tif 000003
【図２】
2012217301.tif 000004
【図３】
2012217301.tif 000005