(57)【要約】【課題】埋め込み型半導体レーザとハイメサリッジ型変調器との間の光の反射を抑える。【解決手段】ｎ型ＩｎＰ基板１０上に、埋め込み型半導体レーザ１２とハイメサリッジ型変調器１４が設けられている。光の進行方向において埋め込み型半導体レーザ１２とハイメサリッジ型変調器１４が結合されている。埋め込み型半導体レーザ１２は、活性層１６を持つ導波路リッジ１８と、導波路リッジ１８の両サイドを埋め込む埋め込み層２０とを有する。ハイメサリッジ型変調器１４は、変調層２２を持つハイメサリッジ２４と、ハイメサリッジ２４の側面に接するシリコン窒化膜２６と、シリコン窒化膜２６上に設けられたシリコン酸化膜２８とを有する。シリコン窒化膜２６とシリコン酸化膜２８の合計膜厚は１μｍ以上である。これにより、ハイメサリッジ型変調器１４の等価屈折率は、埋め込み型半導体レーザ１２の等価屈折率の０．９９８倍から１．０倍になる。【選択図】図１
2012079990.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた埋め込み型半導体レーザと、
前記基板上に設けられ、光の進行方向において前記埋め込み型半導体レーザと結合されたハイメサリッジ型変調器とを備え、
前記埋め込み型半導体レーザは、活性層を持つ導波路リッジと、前記導波路リッジの両サイドを埋め込む埋め込み層とを有し、
前記ハイメサリッジ型変調器は、変調層を持つハイメサリッジと、前記ハイメサリッジの側面に接する保護絶縁膜とを有し、
前記保護絶縁膜の膜厚を１μｍ以上にして、前記ハイメサリッジ型変調器の等価屈折率を前記半導体レーザの等価屈折率の０．９９８倍から１．０倍にしたことを特徴とする集積化光半導体装置。
【請求項２】
前記保護絶縁膜は、前記ハイメサリッジの側面に接するシリコン窒化膜と、前記シリコン窒化膜上に設けられたシリコン酸化膜とを有することを特徴とする請求項１に記載の集積化光半導体装置。
【請求項３】
前記シリコン酸化膜の膜厚は前記シリコン窒化膜の膜厚の３倍以上であることを特徴とする請求項２に記載の集積化光半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信分野に用いられる集積化光半導体装置に関する。
【背景技術】
【０００２】
光の進行方向において結合された埋め込み型半導体レーザとハイメサリッジ型変調器を１つの基板上に集積化した集積化光半導体装置が提案されている（例えば、特許文献１参照）。埋め込み型半導体レーザでは、導波路リッジの両サイドが埋め込み層で埋め込まれている。一方、ハイメサリッジ型変調器では、ハイメサリッジの両サイドは埋め込み層で埋め込まれていない。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２２４６２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
埋め込み型半導体レーザの構造とハイメサリッジ型変調器の構造が大きく異なるため、両者の等価屈折率が大きく異なる。このため、両者の間で光の反射が発生し、その反射戻り光により、変調波形が悪化し、レーザ発振特性が劣化してしまう。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、その目的は埋め込み型半導体レーザとハイメサリッジ型変調器との間の光の反射を抑えることができる集積化光半導体装置を得るものである。
【課題を解決するための手段】
【０００６】
本発明に係る集積化光半導体装置は、基板と、前記基板上に設けられた埋め込み型半導体レーザと、前記基板上に設けられ、光の進行方向において前記埋め込み型半導体レーザと結合されたハイメサリッジ型変調器とを備え、前記埋め込み型半導体レーザは、活性層を持つ導波路リッジと、前記導波路リッジの両サイドを埋め込む埋め込み層とを有し、前記ハイメサリッジ型変調器は、変調層を持つハイメサリッジと、前記ハイメサリッジの側面に接する保護絶縁膜とを有し、前記保護絶縁膜の膜厚を１μｍ以上にして、前記ハイメサリッジ型変調器の等価屈折率を前記半導体レーザの等価屈折率の０．９９８倍から１．０倍にしたことを特徴とする。
【発明の効果】
【０００７】
本発明により、埋め込み型半導体レーザとハイメサリッジ型変調器との間の光の反射を抑えることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。
【図２】図１のＡ−Ａ´に沿った断面図である。
【図３】図１のＢ−Ｂ´に沿った断面図である。
【図４】本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。
【図５】図４のＡ−Ａ´に沿った断面図である。
【図６】本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。
【図７】図６のＡ−Ａ´に沿った断面図である。
【図８】本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。
【図９】図８のＡ−Ａ´に沿った断面図である。
【図１０】本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。
【図１１】図１０のＡ−Ａ´に沿った断面図である。
【図１２】本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。
【図１３】図１２のＡ−Ａ´に沿った断面図である。
【図１４】本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。
【図１５】図１４のＡ−Ａ´に沿った断面図である。
【図１６】本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。
【図１７】図１６のＡ−Ａ´に沿った断面図である。
【図１８】図１６のＢ−Ｂ´に沿った断面図である。
【図１９】本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。
【図２０】図１９のＡ−Ａ´に沿った断面図である。
【図２１】図１９のＢ−Ｂ´に沿った断面図である。
【図２２】本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。
【図２３】図２２のＡ−Ａ´に沿った断面図である。
【図２４】図２２のＢ−Ｂ´に沿った断面図である。
【図２５】本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。
【図２６】図２５のＡ−Ａ´に沿った断面図である。
【図２７】図２５のＢ−Ｂ´に沿った断面図である。
【図２８】本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。
【図２９】図２８のＡ−Ａ´に沿った断面図である。
【図３０】図２８のＢ−Ｂ´に沿った断面図である。
【図３１】本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。
【図３２】図３１のＡ−Ａ´に沿った断面図である。
【図３３】図３１のＢ−Ｂ´に沿った断面図である。
【図３４】本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。
【図３５】図３４のＡ−Ａ´に沿った断面図である。
【図３６】図３４のＢ−Ｂ´に沿った断面図である。
【図３７】本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。
【図３８】図３７のＡ−Ａ´に沿った断面図である。
【図３９】図３７のＢ−Ｂ´に沿った断面図である。
【図４０】半導体レーザ又は変調器に適用した等価屈折率法を説明するための図である。
【図４１】半導体レーザ及び変調器の水平方向（ｘ軸方向）の等価屈折率分布を示す図である。
【図４２】保護絶縁膜の膜厚に対する素子間反射率の計算結果を示す図である。
【発明を実施するための形態】
【０００９】
本発明の実施の形態に係る集積化光半導体装置について図面を参照して説明する。同じ構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１０】
図１は、本発明の実施の形態に係る集積化光半導体装置を示す上面図である。図２は図１のＡ−Ａ´に沿った断面図であり、図３は図１のＢ−Ｂ´に沿った断面図である。ｎ型ＩｎＰ基板１０（基板）上に、埋め込み型半導体レーザ１２とハイメサリッジ型変調器１４が設けられている。光の進行方向において埋め込み型半導体レーザ１２とハイメサリッジ型変調器１４が結合されている。
【００１１】
埋め込み型半導体レーザ１２は、活性層１６を持つ導波路リッジ１８と、導波路リッジ１８の両サイドを埋め込む埋め込み層２０とを有する。ハイメサリッジ型変調器１４は、変調層２２を持つハイメサリッジ２４と、ハイメサリッジ２４の側面に接するシリコン窒化膜２６と、シリコン窒化膜２６上に設けられたシリコン酸化膜２８とを有する。埋め込み型半導体レーザ１２の活性層１６とハイメサリッジ型変調器１４の変調層２２は、ＩｎＧａＡｓＰやＡｌＧａＩｎＡｓなどからなり、井戸層とバリア層を有する。
【００１２】
導波路リッジ１８とハイメサリッジ２４の上方において、シリコン窒化膜２６とシリコン酸化膜２８に開口が形成されている。この開口を介して導波路リッジ１８の上方に電極３０が設けられ、ハイメサリッジ２４の上方に電極３２が設けられている。
【００１３】
本実施の形態の特徴として、シリコン窒化膜２６とシリコン酸化膜２８の合計膜厚は１μｍ以上である。これにより、ハイメサリッジ型変調器１４の等価屈折率は、埋め込み型半導体レーザ１２の等価屈折率の０．９９８倍から１．０倍になる。
【００１４】
続いて、実施の形態に係る集積化光半導体装置の製造方法について説明する。まず、図４及び図５に示すように、ｎ型ＩｎＰ基板１０上の全面に、ｎ型ＩｎＰクラッド層３４、活性層１６、ｐ型ＩｎＰクラッド層３６、回折格子層３８、及びｐ型ＩｎＰキャップ層４０を順に形成する。
【００１５】
次に、図６及び図７に示すように、回折格子層３８及びｐ型ＩｎＰキャップ層４０を一部のみに残して除去し、かつ周期的にエッチングして回折格子を形成する。この回折格子を形成した部分は後に半導体レーザとなるレーザ部であり、それ以外の部分は後に光変調器となる変調器部である。
【００１６】
次に、図８及び図９に示すように、ｐ型ＩｎＰクラッド層４２を形成して回折格子層３８及びｐ型ＩｎＰキャップ層４０を埋め込む。
【００１７】
次に、図１０及び図１１に示すように、レーザ部を絶縁膜４４でマスクして、変調器部の半導体層をｎ型ＩｎＰクラッド層３４までエッチングする。
【００１８】
次に、図１２及び図１３に示すように、変調器部において、ｎ型ＩｎＰクラッド層３４上に変調層２２及びｐ型ＩｎＰクラッド層４６を順に選択成長させる。これにより、ｎ型ＩｎＰ基板１０上にレーザ部の半導体積層構造４８と変調器部の半導体積層構造５０を横並びに形成する。その後、絶縁膜４４を除去する。
【００１９】
次に、図１４及び図１５に示すように、半導体積層構造４８，５０上にｐ型ＩｎＰクラッド層５２及びｐ型ＩｎＧａＡｓコンタクト層５４を順に形成する。
【００２０】
次に、図１６〜図１８に示すように、ｐ型ＩｎＧａＡｓコンタクト層５４をパターニングする。これにより、後に光変調器のハイメサリッジとなる部分のｐ型ＩｎＧａＡｓコンタクト層５４は残り、半導体積層構造４８上のｐ型ＩｎＧａＡｓコンタクト層５４は全て除去される。
【００２１】
次に、図１９〜図２１に示すように、絶縁膜５６をマスクとして、半導体積層構造４８をドライエッチングして導波路リッジ１８を形成し、ｐ型ＩｎＧａＡｓコンタクト層５４及び半導体積層構造５０をドライエッチングしてハイメサリッジ２４を形成する。ハイメサリッジ２４は導波路リッジ１８に接続されている。
【００２２】
次に、図２２〜図２４に示すように、導波路リッジ１８及びハイメサリッジ２４の両サイドをｐ型ＩｎＰ層５８、ｎ型ＩｎＰ層６０、及びｐ型ＩｎＰ層６２（埋め込み層）で埋め込む。その後、絶縁膜５６を除去する。
【００２３】
次に、図２５〜図２７に示すように、全面にｐ型ＩｎＰクラッド層６４及びｐ型ＩｎＧａＡｓコンタクト層６６を順に形成する。
【００２４】
次に、図２８〜図３０に示すように、ｐ型ＩｎＧａＡｓコンタクト層６６をパターニングする。これにより、導波路リッジ１８及びその近傍のｐ型ＩｎＰ層６２上と、後に半導体レーザのテラスとなる領域上にｐ型ＩｎＧａＡｓコンタクト層６６が残る。
【００２５】
次に、図３１〜図３３に示すように、ｐ型ＩｎＧａＡｓコンタクト層５４，６６をマスクとして、ｐ型ＩｎＰ層５８、ｎ型ＩｎＰ層６０、及びｐ型ＩｎＰ層６２を塩酸系のエッチャントによりウェットエッチングする。これにより、導波路リッジ１８及びその近傍のｐ型ＩｎＰ層５８、ｎ型ＩｎＰ層６０、及びｐ型ＩｎＰ層６２を有する埋め込み素子と、ハイメサリッジ２４を有するハイメサリッジ素子とを形成する。ここでは、埋め込み素子は半導体レーザであり、ハイメサリッジ素子は光変調器である。
【００２６】
次に、図３４〜図３６に示すように、後に電極を形成する部分以外のｐ型ＩｎＧａＡｓコンタクト層５４，６６を選択的に除去する。
【００２７】
次に、図３７〜図３９に示すように、全面にシリコン窒化膜２６とシリコン酸化膜２８を順に形成する。そして、プラズマアッシャーや反応性イオンエッチング（RIE: Reactive Ion Etching）などのドライエッチングを行って、後に電極を形成する部分においてシリコン窒化膜２６とシリコン酸化膜２８に開口６８を形成する。
【００２８】
次に、図１〜図３に示すように、電極３０，３２を形成する。その後、全体の厚みが１００μｍ程度になるまでｎ型ＩｎＰ基板１０の裏面を研磨し、ｎ型ＩｎＰ基板１０の裏面に裏面電極（図示せず）を形成する。以上の工程により実施の形態に係る集積化光半導体装置が製造される。
【００２９】
続いて、本実施の形態の効果について説明する。上記のように、本実施の形態では、ハイメサリッジ２４の側面に接する保護絶縁膜の膜厚を１μｍ以上にして、ハイメサリッジ型変調器１４の等価屈折率を高めて埋め込み型半導体レーザ１２の等価屈折率の０．９９８倍から１．０倍にしている。
【００３０】
ここで、等価屈折率法と等価屈折率について説明する。２次元構造の導波路においてｙ軸方向の分布がｘ軸方向の分布より急峻に変化している場合、１次元モデルとして近似的な解析ができることが知られており、等価屈折率法と呼ばれる。図４０は、半導体レーザ又は変調器に適用した等価屈折率法を説明するための図である。まず、図４０（ａ）に示すように、水平方向をｘ軸、上下方向をｙ軸とし、屈折率により領域を分ける。簡単のために３層構造を例にしたが、更に多くの層があっても同様に解析できる。
【００３１】
各層の厚さと幅の設計条件から、ｙ軸方向の分布がｘ軸方向の分布より急峻に変化している。そこで、図４０（ｂ）に示すように、ｙ軸方向に屈折率分布が同一な領域ごとに１次元の光分布を計算し、それぞれの領域の等価屈折率ｎ１’，ｎ３’を求める。等価屈折率とは、１次元の導波路を伝播する光が感じる平均的な屈折率である。
【００３２】
次に、図４０（ｃ）に示すように、この等価屈折率ｎ１’，ｎ３’をもとにｘ軸方向の１次元の光分布を計算し、等価屈折率ｎｔを求める。２次元の導波路としての光の分布は、ｙ軸方向の１次元光分布とｘ軸方向の１次元光分布を掛け合わせたものである。この等価屈折率ｎｔは２次元の導波路としての等価屈折率であり、このｎｔをハイメサリッジ型変調器１４又は埋め込み型半導体レーザ１２の等価屈折率と呼ぶ。
【００３３】
図４１は、半導体レーザ及び変調器の水平方向（ｘ軸方向）の等価屈折率分布を示す図である。活性層及び変調層の領域の等価屈折率は３．４１９、埋め込み層領域の等価屈折率は３．１７、絶縁膜領域の等価屈折率は１．６、溝部領域（空気）の屈折率は１．０である。埋め込み層のｐ、ｎ、ｉ層の屈折率は同一とした。変調器の溝の外側には光が分布しないので、溝部までの屈折率分布を用いた。この等価屈折率分布をもとに、水平方向の等価屈折率（ハイメサリッジ型変調器１４又は埋め込み型半導体レーザ１２の等価屈折率）を計算した。埋め込み型半導体レーザ１２のメサ幅を１０μｍ、活性層１６の幅を２μｍ、ハイメサリッジ２４の幅を２μｍとした。
【００３４】
ハイメサリッジ２４の側面に膜厚１６０ｎｍのシリコン窒化膜２６と膜厚１．６μｍのシリコン酸化膜２８を形成した場合、埋め込み型半導体レーザ１２の等価屈折率は３．１８２、ハイメサリッジ型変調器１４の等価屈折率は３．１７７、素子間反射率は６．２Ｅ−５％となった。この場合、ハイメサリッジ型変調器１４の等価屈折率は、埋め込み型半導体レーザ１２の等価屈折率の０．９９８倍になる（３．１７７／３．１８２＝０．９９８）。
【００３５】
一方、ハイメサリッジ２４の側面に膜厚１６０ｎｍのシリコン窒化膜２６のみを形成した場合、埋め込み型半導体レーザ１２の等価屈折率は３．１８２、ハイメサリッジ型変調器１４の等価屈折率は３．１５５、素子間反射率は１．８Ｅ−３％となった。なお、埋め込み型半導体レーザ１２のリッジ側面の保護絶縁膜は活性層１６から５μｍ以上離れており、光が保護絶縁膜の影響を受けないため、埋め込み型半導体レーザ１２の等価屈折率は保護絶縁膜の膜厚に依存しない。
【００３６】
この結果、ハイメサリッジ２４の側面の保護絶縁膜を厚くするとハイメサリッジ型変調器１４の等価屈折率が上がり、埋め込み型半導体レーザ１２の等価屈折率との差が小さくなるため、素子間反射率を低減できることが分かった。
【００３７】
図４２は、保護絶縁膜の膜厚に対する素子間反射率の計算結果を示す図である。計算において、第１層目のシリコン窒化膜２６の膜厚を１６０ｎｍとし、第２層目のシリコン酸化膜２８の膜厚を変化させた。この結果、保護絶縁膜の膜厚を１μｍ以上にすると、素子間反射率を３．０Ｅ−４％以下にできることが分かった。ここで、実験的に素子間反射率が３．０Ｅ−４％より大きいと半導体レーザの発振安定性が急激に劣化することが確認されている。
【００３８】
そこで、本実施の形態では、保護絶縁膜の膜厚を１μｍ以上にする。この場合、ハイメサリッジ型変調器１４の等価屈折率は、埋め込み型半導体レーザ１２の等価屈折率の０．９９８倍から１．０倍になる。これにより、両者の間での光の反射を抑えることができるため、反射戻り光による変調波形の悪化やレーザ発振特性の劣化を防ぐことができる。
【００３９】
また、本実施の形態では、保護絶縁膜として、ハイメサリッジ２４の側面に接するシリコン窒化膜２６と、シリコン窒化膜２６上に設けられたシリコン酸化膜２８とを用いる。ここで、ハイメサリッジ２４のトップ幅は３μｍ以下と狭く、かつシリコン窒化膜２６はエッチングレートが速い。このため、保護絶縁膜がシリコン窒化膜２６だけの場合、ハイメサリッジ２４のトップに電極接触用の開口６８を形成するためのドライエッチング時に、リッジ脇にシリコン窒化膜２６の剥がれが発生する。これにより、リッジ脇の半導体と電極がコンタクト層を介さずに接触し、無効電流が発生してしまう。一方、保護絶縁膜がシリコン酸化膜２８だけの場合、エッチングレートが遅いため、このような問題は発生しにくい。しかし、シリコン酸化膜２８はシリコン窒化膜２６に比べて膜質が劣るため、シリコン酸化膜２８と半導体の接触界面でリーク電流が発生しやすい。これに対して、本実施の形態の保護絶縁膜を用いることで、これらの問題を回避することができる。
【００４０】
また、シリコン窒化膜２６がリッジ側面で消失するのを防ぐため、シリコン酸化膜２８の膜厚はシリコン窒化膜２６の膜厚の３倍以上であることが望ましい。
【００４１】
なお、本実施の形態ではリッジ側面を覆う絶縁膜としてＳｉＮ／ＳｉＯ２の二層を用いたが、プロセスの都合上、ＳｉＮ／ＳｉＯ２／ＳｉＮの三層、又はそれ以上の多層膜を用いてもよい。また、本実施の形態では光変調器はマッハツェンダー（MZ: Mach-Zehnder）構造であるが、これに限らず単体の直線導波路構造でもよい。
【００４２】
また、本実施の形態では、埋め込み型半導体レーザ１２の活性層１６の幅は２μｍ、メサ幅は１０μｍであり、ハイメサリッジ型変調器１４の変調層２２の幅（ハイメサリッジの幅）は２μｍである。ただし、これに限らず、活性層１６と変調層２２の幅は、加工上の制限により１μｍ以上にし、基本モードの光分布のみが許容される３μｍ以下にすることができる。埋め込み型半導体レーザ１２のメサ幅は、光分布が溝部の影響を受けない８μｍ以上にし、静電容量から決まる１２μｍ以下にすることができる。この範囲であれば、素子間反射率は図４２の曲線で表すことができる。
【符号の説明】
【００４３】
１０  ｎ型ＩｎＰ基板（基板）
１２  埋め込み型半導体レーザ
１４  ハイメサリッジ型変調器
１６  活性層
１８  導波路リッジ
２０  埋め込み層
２２  変調層
２４  ハイメサリッジ
２６  シリコン窒化膜（保護絶縁膜）
２８  シリコン酸化膜（保護絶縁膜）
【図１】
2012079990.tif 000003
【図２】
2012079990.tif 000004
【図３】
2012079990.tif 000005
【図４】
2012079990.tif 000006
【図５】
2012079990.tif 000007
【図６】
2012079990.tif 000008
【図７】
2012079990.tif 000009
【図８】
2012079990.tif 000010
【図９】
2012079990.tif 000011
【図１０】
2012079990.tif 000012
【図１１】
2012079990.tif 000013
【図１２】
2012079990.tif 000014
【図１３】
2012079990.tif 000015
【図１４】
2012079990.tif 000016
【図１５】
2012079990.tif 000017
【図１６】
2012079990.tif 000018
【図１７】
2012079990.tif 000019
【図１８】
2012079990.tif 000020
【図１９】
2012079990.tif 000021
【図２０】
2012079990.tif 000022
【図２１】
2012079990.tif 000023
【図２２】
2012079990.tif 000024
【図２３】
2012079990.tif 000025
【図２４】
2012079990.tif 000026
【図２５】
2012079990.tif 000027
【図２６】
2012079990.tif 000028
【図２７】
2012079990.tif 000029
【図２８】
2012079990.tif 000030
【図２９】
2012079990.tif 000031
【図３０】
2012079990.tif 000032
【図３１】
2012079990.tif 000033
【図３２】
2012079990.tif 000034
【図３３】
2012079990.tif 000035
【図３４】
2012079990.tif 000036
【図３５】
2012079990.tif 000037
【図３６】
2012079990.tif 000038
【図３７】
2012079990.tif 000039
【図３８】
2012079990.tif 000040
【図３９】
2012079990.tif 000041
【図４０】
2012079990.tif 000042
【図４１】
2012079990.tif 000043
【図４２】
2012079990.tif 000044