(57)【要約】【課題】待機モードで電流消耗が少なく、ノーマルモードで安定的に内部電圧を生成可能な内部電圧発生回路を提供する。内部電圧が目標レベルに到達した後に内部電圧を駆動電源に利用することで動作の安全性が向上された半導体装置、また、待機モードで電流消耗が少ない半導体装置を提供する。【解決手段】内部電圧発生回路は、ノーマル動作信号の制御により内部電圧端の電圧レベルが第１目標電圧レベルであるか否か、また、第１目標電圧レベルより高い第２目標電圧レベルであるか否かを検出し、その検出結果を電圧検出信号として出力する電圧検出部と、ノーマル動作信号及び電圧検出信号に応答して動作制御信号を選択的に活性化させる動作制御信号生成部と、ノーマル動作信号が動作制御信号に応答して周期パルス信号を生成する周期パルス信号生成部と、周期パルス信号の制御により電荷ポンピングを遂行して内部電圧を生成する電荷ポンピング部とを備える。【選択図】図１
2012079397.tif 000002
【特許請求の範囲】
【請求項１】
ノーマル動作信号の制御により内部電圧端の電圧レベルが第１目標電圧レベルであるか否かを検出し、また、前記第１目標電圧レベルよりさらに高い電圧レベルの第２目標電圧レベルであるか否かを検出して、その検出結果を電圧検出信号として出力する電圧検出部と、
前記ノーマル動作信号及び前記電圧検出信号に応答して動作制御信号を選択的に活性化させる動作制御信号生成部と、
前記ノーマル動作信号が前記動作制御信号に応答して周期パルス信号を生成する周期パルス信号生成部と、
前記周期パルス信号の制御により電荷ポンピングを遂行して内部電圧を生成する電荷ポンピング部とを備える、内部電圧発生回路。
【請求項２】
前記ノーマル動作信号はノーマルモードまたは待機モードを指示する信号であることを特徴とする、請求項１に記載の内部電圧発生回路。
【請求項３】
前記周期パルス信号生成部は、
前記ノーマル動作信号が非活性化された時より前記ノーマル動作信号が活性化された時、さらに短いトグルリング周期を有する前記周期パルス信号を生成することを特徴とする、請求項１に記載の内部電圧発生回路。
【請求項４】
前記電圧検出部は、
前記内部電圧端の電圧レベルを分配して分配電圧を出力するものであって、前記ノーマル動作信号の制御により電圧分配比率を調節して前記分配電圧を出力する電圧分配部と、
比較イネーブル信号及び前記ノーマル動作信号に応答して基準電圧と前記分配電圧を比較して、その比較結果を前記電圧検出信号として出力する電圧比較部とを備えることを特徴とする、請求項１に記載の内部電圧発生回路。
【請求項５】
前記動作制御信号生成部は、
前記ノーマル動作信号の活性化の時点にパルシングする第１パルス信号を出力する第１パルス出力部と、
前記電圧検出信号の非活性化の時点にパルシングする第２パルス信号を出力する第２パルス出力部と、
前記第１パルス信号及び前記第２パルス信号を入力として前記動作制御信号を出力するＲＳラッチ部とを備えることを特徴とする、請求項１に記載の内部電圧発生回路。
【請求項６】
ノーマル動作信号の制御により内部電圧端の電圧レベルが第１目標電圧レベルであるか否かを検出し、また、前記第１目標電圧レベルよりさらに高い電圧レベルの第２目標電圧レベルであるか否かを検出して、その検出結果を電圧検出信号として出力する電圧検出部と、
前記ノーマル動作信号及び前記電圧検出信号に応答して動作制御信号を選択的に活性化させる動作制御信号生成部と、
前記ノーマル動作信号が活性化されたときに前記動作制御信号に応答して周期パルス信号を生成して、前記ノーマル動作信号が非活性化されたときに前記電圧検出信号に応答して前記周期パルス信号を生成する周期パルス信号生成部と、
前記周期パルス信号の制御により電荷ポンピング）を遂行して内部電圧を生成する電荷ポンピング部と、
前記動作制御信号に応答して、前記内部電圧端を通して伝えられる前記内部電圧を駆動電源に利用して内部動作を遂行する内部ロジック部とを備える、半導体装置。
【請求項７】
前記ノーマル動作信号はノーマルモードまたは待機モードを指示する信号であることを特徴とする、請求項６に記載の半導体装置。
【請求項８】
データプログラミングモード、データオーバーライトモード及びデータイレーザーモードのうち、いずれかの一つのモードに進入したときに前記ノーマル動作信号を活性化して出力するノーマル動作信号生成部をさらに備えることを特徴とする、請求項６に記載の半導体装置。
【請求項９】
前記周期パルス信号生成部は、
前記ノーマル動作信号が非活性化された時より前記ノーマル動作信号が活性化された時、さらに短いトグルリング周期を有する前記周期パルス信号を生成することを特徴とする、請求項６に記載の半導体装置。
【請求項１０】
前記電圧検出部は、
前記内部電圧端の電圧レベルを分配して分配電圧を出力するものであって、前記ノーマル動作信号の制御により電圧分配比率を調節して前記分配電圧を出力する電圧分配部と、
比較イネーブル信号及び前記ノーマル動作信号に応答して基準電圧と前記分配電圧を比較して、その比較結果を前記電圧検出信号として出力する電圧比較部とを備えることを特徴とする、請求項６に記載の半導体装置。
【請求項１１】
前記動作制御信号生成部は、
前記ノーマル動作信号の活性化の時点にパルシングする第１パルス信号を出力する第１パルス出力部と、
前記電圧検出信号の非活性化の時点にパルシングする第２パルス信号を出力する第２パルス出力部と、
前記第１パルス信号及び前記第２パルス信号を入力として前記動作制御信号を出力するＲＳラッチ部とを備えることを特徴とする、請求項６に記載の半導体装置。
【請求項１２】
前記内部ロジック部は、
前記動作制御信号の制御により前記内部電圧を駆動電源に利用してプログラミング電流パルスを駆動するデータ書き込み部を備えることを特徴とする、請求項６に記載の半導体装置。
【請求項１３】
前記内部ロジック部は、
前記動作制御信号の制御により前記内部電圧を駆動電源に利用してデータ読み取り電流を駆動するデータ読み取り部を備えることを特徴とする、請求項６に記載の半導体装置。
【請求項１４】
内部電圧端の電圧レベルを検出して、その検出結果を電圧検出信号として出力する電圧検出部と、
ノーマル動作信号及び前記電圧検出信号に応答して動作制御信号を選択的に活性化させる動作制御信号生成部と、
前記ノーマル動作信号が前記動作制御信号に応答して周期パルス信号を生成する周期パルス信号生成部と、
前記周期パルス信号の制御により電荷ポンピングを遂行して内部電圧を生成する電荷ポンピング部と、
前記動作制御信号に応答して、前記内部電圧端を通して伝えられる前記内部電圧を駆動電源に利用して内部動作を遂行する内部ロジック部とを備える、半導体装置。
【請求項１５】
前記ノーマル動作信号はノーマルモードまたは待機モードを指示する信号であることを特徴とする、請求項１４に記載の半導体装置。
【請求項１６】
データプログラミングモード、データオーバーライトモード及びデータイレーザーモードのうち、いずれかの一つのモードに進入したときに前記ノーマル動作信号を活性化して出力するノーマル動作信号生成部をさらに備えることを特徴とする、請求項１４に記載の半導体装置。
【請求項１７】
前記周期パルス信号生成部は、
前記ノーマル動作信号が非活性化された時より前記ノーマル動作信号が活性化された時、さらに短いトグルリング周期を有する前記周期パルス信号を生成することを特徴とする、請求項１４に記載の半導体装置。
【請求項１８】
前記電圧検出部は、
前記内部電圧端の電圧レベルを分配して分配電圧を出力するものであって、前記ノーマル動作信号の制御により電圧分配比率を調節して前記分配電圧を出力する電圧分配部と、
比較イネーブル信号及び前記ノーマル動作信号に応答して基準電圧と前記分配電圧を比較して、その比較結果を前記電圧検出信号として出力する電圧比較部と、を備えることを特徴とする、請求項１４に記載の半導体装置。
【請求項１９】
前記動作制御信号生成部は、
前記ノーマル動作信号の活性化の時点にパルシングする第１パルス信号を出力する第１パルス出力部と、
前記電圧検出信号の非活性化の時点にパルシングする第２パルス信号を出力する第２パルス出力部と、
前記第１パルス信号及び前記第２パルス信号を入力として前記動作制御信号を出力するＲＳラッチ部とを備えることを特徴とする、請求項１４に記載の半導体装置。
【請求項２０】
前記内部ロジック部は、
前記動作制御信号の制御により前記内部電圧を駆動電源に利用してプログラミング電流パルスを駆動するデータ書き込み部を備えることを特徴とする、請求項１４に記載の半導体装置。
【請求項２１】
前記内部ロジック部は、
前記動作制御信号の制御により前記内部電圧を駆動電源に利用してデータ読み取り電流を駆動するデータ読み取り部を備えることを特徴とする、請求項１４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路に関するもので、特に内部電圧を生成する技術に関するものである。
【背景技術】
【０００２】
一般的に半導体装置は電力消耗を減少させて、效率的に電源を利用するために外部から印可される電源電圧を利用して内部電圧を生成する内部電圧生成回路を具備している。内部電圧生成回路から生成される内部電圧は電源が安定されていない時、電源電圧のレベルが上昇すればそれに対応して上昇するようになる。この時、内部電圧は電源電圧が目標にした電圧レベルに到達した以後には一定の電圧レベルを維持するようになり、電源電圧が目標にした電圧レベルの以上に上昇しても一定の電圧レベルを維持するようになる。
【０００３】
一方、電源電圧を利用して電源電圧より高い電圧レベルを有する内部電圧を生成する内部電圧生成回路は電荷ポンピング（Ｃｈａｒｇｅ  Ｐｕｍｐｉｎｇ）などの動作を遂行して内部電圧(昇圧電圧)を生成する。電源電圧より高い電圧レベルを有する昇圧電圧を生成するためには多くの電流が消耗されるので、電流消耗を減少させる技術が要求される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−０６８０７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は待機モードで電流消耗が少なく、ノーマルモードで安定的に内部電圧を生成することができる内部電圧発生回路を提供する。
【０００６】
また、本発明は内部電圧が目標レベルに到達した以後に内部電圧を駆動電源として利用することによって、動作の安全性が向上された半導体装置を提供する。
【０００７】
また、本発明は待機モードで電流消耗を減少させた半導体装置を提供する。
【課題を解決するための手段】
【０００８】
前述した技術的課題を達成するための本発明の一態様によると、ノーマル動作信号の制御により内部電圧端の電圧レベルが第１目標電圧レベルであるか否かを検出し、また、前記第１目標電圧レベルよりさらに高い電圧レベルの第２目標電圧レベルであるか否かを検出して、その検出結果を電圧検出信号として出力する電圧検出部と、前記ノーマル動作信号及び前記電圧検出信号に応答して動作制御信号を選択的に活性化させる動作制御信号生成部と、前記ノーマル動作信号が前記動作制御信号に応答して周期パルス信号を生成する周期パルス信号生成部と、前記周期パルス信号の制御により電荷ポンピング（Ｃｈａｒｇｅ  Ｐｕｍｐｉｎｇ）を遂行して内部電圧を生成する電荷ポンピング部とを備える内部電圧発生回路が提供される。
【０００９】
また、本発明の他の態様によると、ノーマル動作信号の制御により内部電圧端の電圧レベルが第１目標電圧レベルであるか否を検出し、また、前記第１目標電圧レベルよりさらに高い電圧レベルの第２目標電圧レベルであるか否かを検出して、その検出結果を電圧検出信号として出力する電圧検出部と、前記ノーマル動作信号及び前記電圧検出信号に応答して動作制御信号を選択的に活性化させる動作制御信号生成部と、前記ノーマル動作信号が活性化されると前記動作制御信号に応答して周期パルス信号を生成して、前記ノーマル動作信号が非活性化されると前記電圧検出信号に応答して前記周期パルス信号を生成する周期パルス信号生成部と、前記周期パルス信号の制御により電荷ポンピング（Ｃｈａｒｇｅ  Ｐｕｍｐｉｎｇ）を遂行して内部電圧を生成する電荷ポンピング部と、前記動作制御信号に応答して、前記内部電圧端を通して伝えられる前記内部電圧を駆動電源に利用して内部動作を遂行する内部ロジック部とを備える半導体装置が提供される。
【００１０】
また、本発明の他の態様によると、内部電圧端の電圧レベルを検出して、その検出結果を電圧検出信号として出力する電圧検出部と、ノーマル動作信号及び前記電圧検出信号に応答して動作制御信号を選択的に活性化させる動作制御信号生成部と、前記ノーマル動作信号が前記動作制御信号に応答して周期パルス信号を生成する周期パルス信号生成部と、前記周期パルス信号の制御により電荷ポンピング（Ｃｈａｒｇｅ  Ｐｕｍｐｉｎｇ）を遂行して内部電圧を生成する電荷ポンピング部と、前記動作制御信号に応答して、前記内部電圧端を通して伝えられる前記内部電圧を駆動電源に利用して内部動作を遂行する内部ロジック部とを備える半導体装置が提供される。
【発明の効果】
【００１１】
本発明に係る半導体装置は内部ロジックの駆動電源が安定したレベルになったことを知らせてくれる動作制御信号の制御により内部動作を遂行することで動作の安全性が向上されることができる。
【００１２】
また、本発明に係る半導体装置は待機モードで内部電圧端に形成される電圧がノーマルモードに比べて相対的に低く形成されるようにすることで、不要な電流消耗を減少させることができる。
【００１３】
また、本発明に係る半導体装置は待機モードからノーマルモードに転換される時、内部電圧端の電圧レベルが早く最終の目標レベルまで上昇されるようにすることで、内部電圧端の内部電圧を駆動電源に利用する内部ロジックの早い動作特性を確保することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る半導体装置の構成図である。
【図２】図１の電圧検出部の一実施形態に係る回路図である。
【図３】図１の動作制御信号生成部の一実施形態に係る回路図である。
【図４】図１の半導体装置の内部動作を表したタイミングダイヤグラムである。
【発明を実施するための形態】
【００１５】
以下、本発明が属する技術分野で通常の知識を持つ者が本発明の技術的思想を容易に実施できる程度に詳細に説明するために、本発明の一実施形態を添付した図面を参照して説明するようにする。
【００１６】
参考として、図面及び詳細な説明で素子、ブロックなどを指し示す時使用する用語、記号、符号などは必要によって細部単位別に表記することもできるので、同じ用語、記号、符号が全体の回路で同じ素子などを指し示せないこともあることに留意する。一般的に回路の論理信号及び２進化（ｂｉｎａｒｙ）データ値は電圧レベルに対応してハイレベル（ＨＩＧＨ  ＬＥＶＥＬ、Ｈ）またはローレベル（ＬＯＷ  ＬＥＶＥＬ、Ｌ）で区分して、各々‘１’と‘０’などで表現することもできる。また、必要によって追加的にハイインピーダンス（Ｈｉｇｈ  Ｉｍｐｅｄａｎｃｅ、Ｈｉ−Ｚ）状態などを有することができると定義して記述する。
【００１７】
図１は本発明の一実施形態に係る半導体装置の構成図である。
【００１８】
本発明の一実施形態に係る半導体装置は提案しようとする技術的な思想を明確に説明するための簡略な構成だけを含んでいる。
【００１９】
図１を参照すると、半導体装置は内部電圧発生部１０、２０、３０、４０と、内部ロジック部５０と、ノーマル動作信号生成部６０とを具備する。本発明の一実施形態で内部電圧発生部１０、２０、３０、４０は電圧検出部１０と、動作制御信号生成部２０と、周期パルス信号生成部３０と、電荷ポンピング部４０とで構成される。ここで、ノーマル動作信号生成部６０は実施形態により選択的に備わることができる要素である。
本発明に係る内部電圧発生回路は、内部電圧発生部１０、２０、３０、４０である。
【００２０】
上記のように構成される半導体装置の細部構成と主要動作とを注意深くみると次の通りである。
【００２１】
ノーマル動作信号生成部６０は半導体装置がデータプログラミングモード、データオーバーライトモード及びデータイレーザーモードのうち、いずれかの一つのモードに進入するとノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）を活性化して出力する。ここで、ノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）はノーマルモードまたは待機モードを指示する信号である。すなわち、ノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）が活性化されるとノーマルモードであることを指示して、非活性化されると待機モードを指示する。
【００２２】
ノーマル動作信号生成部６０はデータプログラミング信号（ＰＧＭ）、データオーバーライト信号（ＯＶＥＲ＿ＷＴ）及びデータイレーザー信号（ＥＲＡＳＥ）をすべて論理組合せしてノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）を生成するロジック部で構成されることができる。ロジック部はデータプログラミング信号（ＰＧＭ）、データオーバーライト信号（ＯＶＥＲ＿ＷＴ）及びデータイレーザー信号（ＥＲＡＳＥ）を論理合する回路で構成されることが望ましい。
【００２３】
電圧検出部１０は内部電圧端（ＮＯ）の電圧レベルを検出して、その検出結果を電圧検出信号（ＹＷＤＤＥＴ）として出力する。本発明の一実施形態で電圧検出部１０はノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）が非活性化されると内部電圧端（ＮＯ）の電圧レベルが第１目標電圧レベルに到達したか否かを検出して、その検出結果を電圧検出信号（ＹＷＤＤＥＴ）として出力する。また、電圧検出部１０はノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）が活性化されると内部電圧端（ＮＯ）の電圧レベルが第１目標電圧レベルよりさらに高い電圧レベルの第２目標電圧レベルに到達したか否かを検出して、その検出結果を電圧検出信号として出力する。
【００２４】
したがって、電圧検出部１０は待機モードで内部電圧端（ＮＯ）の電圧レベルが第１目標電圧レベルに到達したかを検出して、ノーマルモードで内部電圧端（ＮＯ）の電圧レベルが第２目標電圧レベルに到達したかを検出する。すなわち、本発明の一実施形態で第１目標電圧レベルは内部電圧（ＶＰＰＹＷＤ）の待機電圧レベルを指し示して、第２目標電圧レベルは内部電圧（ＶＰＰＹＷＤ）の最終の目標電圧レベルを指し示す。
【００２５】
動作制御信号生成部２０はノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）及び電圧検出信号（ＹＷＤＤＥＴ）に応答して動作制御信号（ＯＳＣＰ）を選択的に活性化させる。動作制御信号生成部２０はノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）が活性化された時、電圧検出信号（ＹＷＤＤＥＴ）を動作制御信号（ＯＳＣＰ）として出力する。
【００２６】
周期パルス信号生成部３０はノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）が活性化されると動作制御信号（ＯＳＣＰ）に応答してトグルリングする周期パルス信号（ＯＳＣＹＷＤ）を生成して、ノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）が非活性化されると電圧検出信号（ＹＷＤＤＥＴ）に応答してトグルリングする周期パルス信号（ＯＳＣＹＷＤ）を生成する。この時、周期パルス信号生成部３０はノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）が非活性化された時よりノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）が活性化された時、さらに短いトグルリング周期を有する周期パルス信号（ＯＳＣＹＷＤ）を生成する。
【００２７】
電荷ポンピング部４０は周期パルス信号（ＯＳＣＹＷＤ）の制御により電荷ポンピング（Ｃｈａｒｇｅ  Ｐｕｍｐｉｎｇ）を遂行して内部電圧（ＶＰＰＹＷＤ）を生成して、生成された内部電圧（ＶＰＰＹＷＤ）を内部電圧端（ＮＯ）に出力する。電荷ポンピング部４０は周期パルス信号（ＯＳＣＹＷＤ）のトグルリング周期が短いほどより速く電荷ポンピング（Ｃｈａｒｇｅ  Ｐｕｍｐｉｎｇ）を遂行するようになるので、内部電圧端（ＮＯ）の電圧レベルが上昇する速度が速くなるようになる。すなわち、周期パルス信号（ＯＳＣＹＷＤ）は待機モードよりノーマルモードでさらに短いトグルリング周期を有するので、ノーマルモードで内部電圧端（ＮＯ）の電圧レベルが上昇する速度は待機モードに比べて速い。
【００２８】
内部ロジック部５０は動作制御信号（ＯＳＣＰ）に応答して、内部電圧端（ＮＯ）を通して伝えられる内部電圧（ＶＰＰＹＷＤ）を駆動電源に利用して内部動作を遂行する。内部ロジック部５０はノーマルモードで動作制御信号（ＯＳＣＰ）が非活性化される時点から内部電圧（ＶＰＰＹＷＤ）を駆動電源に利用して内部動作を遂行する。ノーマルモードで動作制御信号（ＯＳＣＰ）が非活性化される時点は内部電圧端（ＮＯ）の電圧レベルが第２目標電圧レベルに到達した時点を意味するので、駆動電源が安定化された以後に内部ロジック部５０が内部動作を開始することによって、動作の安全性を確保することができる。
【００２９】
この時、内部ロジック部５０は高電圧を駆動電源に利用するロジックで定義することができて、例えば、内部電圧（ＶＰＰＹＷＤ）を駆動電源に利用してプログラミング電流パルスを駆動するデータ書き込み部と、内部電圧（ＶＰＰＹＷＤ）を駆動電源に利用してデータ読み取り電流を駆動するデータ読み取り部が代表的である。
【００３０】
このような内部ロジック部は内部電圧すなわち、自分の駆動電源が安定されたレベルになったことを知らせてくれる動作制御信号（ＯＳＣＰ）の制御により内部動作を遂行するので動作の安全性が向上される。また、待機モードで内部電圧端（ＮＯ）に形成される電圧はノーマルモードに比べて相対的に低く形成されるので、不必要な電流消耗を減少させることができる。また、待機モードからノーマルモードに転換される時、内部電圧端（ＮＯ）の電圧レベルが早く最終の目標レベルまで上昇するので、内部電圧端（ＮＯ）の内部電圧（ＶＰＰＹＷＤ）を駆動電源に利用する内部ロジックの早い動作特性を確保することができる。
【００３１】
図２は図１の電圧検出部の一実施形態に係る回路図である。
【００３２】
図２を参照すると、電圧検出部１０は電圧分配部１１０と、電圧比較部１２０とを具備する。
【００３３】
電圧分配部１１０は内部電圧（ＶＰＰＹＷＤ）の電圧レベルを分配して分配電圧（ＤＥＴＬＥＶＥＬ）を出力する。この時、電圧分配部１１０はノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）の制御により電圧分配比率を調節して分配電圧（ＤＥＴＬＥＶＥＬ）を出力するようになる。
【００３４】
本発明の一実施形態で電圧分配部１１０は電圧分配制御部１１１と、複数の電圧降下素子１１２と、分配スイッチ（ＭＰ０）とで構成される。電圧分配制御部１１１はノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）及び内部電圧（ＶＰＰＹＷＤ）の制御によって分配制御信号（ＮＯＲＭＡＬＨ）を出力して、一般的にレベルシフター等で構成されることができる。複数の電圧降下素子１１２は複数のＭＯＳダイオード（ＭＮ０〜ＭＮ４）が内部電圧端（ＶＰＰＹＷＤ）と接地電圧端（ＶＳＳ）の間に直列に連結されており、第４ダイオード（ＭＮ３）と第５ダイオード（ＭＮ４）との間の連結ノードに分配電圧（ＤＥＴＬＥＶＥＬ）が形成される。
【００３５】
分配制御信号（ＮＯＲＭＡＬＨ）の制御を受ける分配スイッチ（ＭＰ０）がターンオン（ＴＵＲＮ  ＯＮ）またはターンオフ（ＴＵＲＮ  ＯＦＦ）されると、複数のＭＯＳダイオード（ＭＮ０〜ＭＮ４）のうち、第１ＭＯＳダイオード（ＭＮ０）がバイパスされ、または、電圧降下を遂行するようになるので、電圧分配比率が調節される。すなわち、待機モードでは分配制御信号（ＮＯＲＭＡＬＨ）がローレベルになって分配スイッチ（ＭＰ０）がターンオンされるので、第１ＭＯＳダイオード（ＭＮ０）がバイパスされる。したがって、電圧分配比率が”１：４”になる。また、ノーマルモードでは分配制御信号（ＮＯＲＭＡＬＨ）がハイレベルになって分配スイッチ（ＭＰ０）がターンオフ（ＴＵＲＮ  ＯＦＦ）されて、第１ＭＯＳダイオード（ＭＮ０）が電圧降下を遂行するようになる。したがって、電圧分配比率が”１：５”になる。
【００３６】
電圧比較部１２０は比較イネーブル信号（ＥＮ）及びノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）に応答して基準電圧（ＶＲＥＦＹＷＤ）と分配電圧（ＤＥＴＬＥＶＥＬ）とを比較して、その比較結果を電圧検出信号（ＹＷＤＤＥＴ）として出力する。分配電圧（ＤＥＴＬＥＶＥＬ）が基準電圧（ＶＲＥＦＹＷＤ）より低いレベルであるとハイレベルの電圧検出信号（ＹＷＤＤＥＴ）が出力される。また、分配電圧（ＤＥＴＬＥＶＥＬ）が基準電圧（ＶＲＥＦＹＷＤ）より高いレベルであるとローレベルの電圧検出信号（ＹＷＤＤＥＴ）が出力される。
【００３７】
本発明の一実施形態で電圧比較部１２０は差動増幅部１２１及び信号出力部１２２で構成される。差動増幅部１２１は電流ミラー（ＭＰ１、ＭＰ２）と、差動入力部（ＭＮ５、ＭＮ６）と、第１バイアス部（ＭＮ７）と、第２バイアス部（ＭＮ８）とで構成される。この時、比較イネーブル信号（ＥＮ）の制御を受ける第１バイアス部（ＭＮ７）は待機モード及びノーマルモードでバイアス電流を供給する。ノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）の制御を受ける第２バイアス部（ＭＮ８）はノーマルモードでのみバイアス電流を供給する。したがって、ノーマルモードでは第１バイアス部（ＭＮ７）及び第２バイアス部（ＭＮ８）から同時にバイアス電流を供給するので、動作速度が速くなる。信号出力部１２２は差動増幅部１２１の出力端（Ｎ２）から出力される信号（ＤＥＴＣＭ）をインバーティング（Ｉｎｖｅｒｔｉｎｇ、反転）して電圧検出信号（ＹＷＤＤＥＴ）として出力する。
【００３８】
図３は図１の動作制御信号生成部の一実施形態に係る回路図である。
【００３９】
図３を参照すると、動作制御信号生成部２０は第１パルス出力部２１０と、第２パルス出力部２２０と、ＲＳラッチ部２３０とで構成される。
【００４０】
第１パルス出力部２１０はノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）の活性化の時点にパルシングする第１パルス信号（ＮＯＲＭＡＬＰ）を出力する。すなわち、第１パルス信号（ＮＯＲＭＡＬＰ）はノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）の活性化の時点に短い区間で間活性化される信号である。
【００４１】
第２パルス出力部２２０は電圧検出信号（ＹＷＤＤＥＴ）の非活性化の時点にパルシングする第２パルス信号（ＹＷＤＤＥＴＰ）を出力する。すなわち、第２パルス信号（ＹＷＤＤＥＴＰ）は電圧検出信号（ＹＷＤＤＥＴ）の非活性化の時点に短い区間で間活性化される信号である。
【００４２】
ＲＳラッチ部２３０は第１パルス信号（ＮＯＲＭＡＬＰ）及び第２パルス信号（ＹＷＤＤＥＴＰ）を入力として動作制御信号（ＯＳＣＰ）を出力する。本発明の一実施形態でＲＳラッチ部２３０は複数のノアゲート（ＮＯＲ１、ＮＯＲ３）で構成される。
【００４３】
図４は図１の半導体装置の内部動作を表したタイミングダイヤグラムである。
【００４４】
図４のタイミングダイヤグラム及び図１ないし図３を同時に参照して、本発明の一実施形態に係る半導体装置の主要内部動作を注意深くみると次の通りである。
【００４５】
まず、ノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）がローレベルに非活性化されていて内部電圧（ＶＰＰＹＷＤ）が第１目標電圧より低いレベルを維持しているので、周期パルス信号生成部３０は電圧検出信号（ＹＷＤＤＥＴ）がハイレベルに活性化されている区間の間トグルリングする周期パルス信号（ＯＳＣＹＷＤ）を出力する。したがって、電荷ポンピング部４０は周期パルス信号（ＯＳＣＹＷＤ）の制御により電荷ポンピング（Ｃｈａｒｇｅ  Ｐｕｍｐｉｎｇ）を遂行して内部電圧（ＶＰＰＹＷＤ）の電圧レベルを上昇させるようになる。内部電圧（ＶＰＰＹＷＤ）の電圧レベルが第１目標電圧すなわち、待機電圧に到達すると電圧検出信号（ＹＷＤＤＥＴ）はローレベルに非活性化されるので、電荷ポンピング部４０の電荷ポンピング動作は中止され、内部電圧（ＶＰＰＹＷＤ）の電圧レベルは第１目標電圧を維持するようになる。
【００４６】
次に、ノーマル動作信号（ＮＯＲＭＡＬ＿ＥＮ）がハイレベルに活性化されると、内部電圧（ＶＰＰＹＷＤ）の電圧レベルが第２目標電圧に到達する時まで電圧検出信号（ＹＷＤＤＥＴ）がハイレベルを維持するようになる。また、動作制御信号（ＯＳＣＰ）も内部電圧（ＶＰＰＹＷＤ）の電圧レベルが第２目標電圧に到達する時までハイレベルを維持するようになる。
【００４７】
この時、周期パルス信号生成部３０は動作制御信号（ＯＳＣＰ）がハイレベルに活性化されている区間の間トグルリングする周期パルス信号（ＯＳＣＹＷＤ）を出力する。この時、出力される周期パルス信号（ＯＳＣＹＷＤ）は相対的にさらに短いトグルリング周期を有する。したがって、電荷ポンピング部４０は周期パルス信号（ＯＳＣＹＷＤ）の制御により電荷ポンピング（Ｃｈａｒｇｅ  Ｐｕｍｐｉｎｇ）を遂行して内部電圧（ＶＰＰＹＷＤ）の電圧レベルを早く上昇させるようになる。
【００４８】
内部電圧（ＶＰＰＹＷＤ）の電圧レベルが第２目標電圧すなわち、最終の目標電圧に到達するようになると電圧検出信号（ＹＷＤＤＥＴ）及び動作制御信号（ＯＳＣＰ）はローレベルに非活性化されるので、電荷ポンピング部４０の電荷ポンピング動作は中止され、内部電圧（ＶＰＰＹＷＤ）の電圧レベルは第２目標電圧を維持するようになる。
【００４９】
一方、内部ロジック部５０は動作制御信号（ＯＳＣＰ）がローレベルに非活性化される時点から、内部電圧（ＶＰＰＹＷＤ）を駆動電源に利用して内部動作を遂行する。すなわち、内部電圧（ＶＰＰＹＷＤ）が最終の目標電圧まで完全に上昇された時内部電圧（ＶＰＰＹＷＤ）を利用して動作するようになるので、動作の安全性が向上される。
【００５０】
要約すると、内部ロジック部５０は内部電圧すなわち、自分の駆動電源が安定されたレベルになったことを知らせてくれる動作制御信号（ＯＳＣＰ）の制御により内部動作を遂行するので動作の安全性が向上される。また、待機モードで内部電圧端に形成される電圧はノーマルモードに比べて相対的に低く形成されるので、不必要な電流消耗を減少させることができる。また、待機モードからノーマルモードに転換される時、内部電圧端の電圧レベルが早く最終の目標レベルまで上昇するので、内部電圧端の内部電圧（ＶＰＰＹＷＤ）を駆動電源に利用する内部ロジックの早い動作特性を確保することができる。
【００５１】
以上、本発明の一実施形態によって具体的な説明をした。参考として、本発明の技術的思想とは直接関連がない部分だが、本発明をより詳細に説明するために追加的な構成を含んだ実施形態を例示することができる。また、信号及び回路の活性化状態を表すためのアクティブハイ（Ａｃｔｉｖｅ  Ｈｉｇｈ）または、アクティブロー（Ａｃｔｉｖｅ  Ｌｏｗ）の構成は実施形態によって変わることができる。また、同じ機能を具現するために必要によってトランジスターの構成は変更できる。すなわち、ＰＭＯＳトランジスターとＮＭＯＳトランジスターとの構成は互いに代替でき、必要によって多様なトランジスターを用いて具現されることができる。
【００５２】
また、同じ機能を具現するために必要によりロジックゲート（ＬＯＧＩＣ  ＧＡＴＥ）の構成は変更できる。すなわち不正論理積手段、不正論理合手段などはナンドゲート（ＮＡＮＤ  ＧＡＴＥ）、ノアゲート（ＮＯＲ  ＧＡＴＥ）、インバータ（ＩＮＶＥＲＴＥＲ）などの多様な組合を通して構成されることができる。このような実施の変更による具体的な説明は非常に場合の数が多く、これに対する変更は通常の専門家ならば誰でも容易に類推できるのでそれに対する列挙は省略する。
【００５３】
このように、本発明の属する技術分野の当業者は、本発明がその技術的思想や必須的特徴を変更せずに、他の具体的な形態で実施され得るということが理解できるであろう。したがって、以上で記述した実施形態は、あらゆる面で例示的なものであり、限定的なものではないものと理解しなければならない。本発明の範囲は、上記の詳細な説明よりは、後述する特許請求の範囲によって表され、特許請求の範囲の意味及び範囲、そして、その等価概念から導き出されるあらゆる変更または変形された形態が本発明の範囲に含まれるものと解析されるべきである。
【符号の説明】
【００５４】
１０  電圧検出部
２０  動作制御信号生成部
３０  周期パルス信号生成部
４０  電荷ポンピング部
５０  内部ロジック部
６０  ノーマル動作信号生成部
１１０  電圧分配部
１２０  電圧比較部
２１０  第１パルス出力部
２２０  第２パルス出力部
２３０  ＲＳラッチ部
【図１】
2012079397.tif 000003
【図２】
2012079397.tif 000004
【図３】
2012079397.tif 000005
【図４】
2012079397.tif 000006