(57)【要約】      （修正有）【課題】多くの外付け部品を必要とせず、回路規模が削減可能な充電装置を提供する。【解決手段】充電装置１００は、第一の端子（ＳＳＮＳＰ）と、前記第一の端子に隣接する第二の端子（ＳＳＮＳＮ）と、一端が前記第一の端子に接続される第一の抵抗（Ｘ１）と、一端が前記第二の端子に接続される第二の抵抗（Ｘ２）と、前記第一の抵抗の他端と前記第二の抵抗の他端との間に接続された第一の容量（Ｙ１）と、前記第一の抵抗と前記第二の抵抗と前記第一の容量とが内部に含まれるように形成されるパッケージとを有する。【選択図】図１
2012147612.tif 000002
【特許請求の範囲】
【請求項１】
第一の端子と、
前記第一の端子に隣接する第二の端子と、
一端が前記第一の端子に接続される第一の抵抗と、
一端が前記第二の端子に接続される第二の抵抗と、
前記第一の抵抗の他端と前記第二の抵抗の他端との間に接続された第一の容量と、
前記第一の抵抗と前記第二の抵抗と前記第一の容量とが内部に含まれるように形成されるパッケージと、
を有することを特徴とする充電装置。
【請求項２】
前記パッケージに形成される第三の端子と、
前記第三の端子に隣接する第四の端子と、
一端が前記第三の端子に接続される第三の抵抗と、
一端が前記第四の端子に接続される第四の抵抗と、
前記第三の抵抗の他端と前記第四の抵抗の他端との間に接続された第二の容量と、
を有し、
前記第三の抵抗、前記第四の抵抗、および、前記第二の容量は、前記パッケージの内部に含まれていることを特徴とする請求項１に記載の充電装置。
【請求項３】
前記第一の端子に一端が接続され、前記第二の端子に他端が接続された第五の抵抗を有することを特徴とする請求項１に記載の充電装置。
【請求項４】
前記第三の端子に一端が接続され、前記第四の端子に他端が接続された第六の抵抗を有することを特徴とする請求項２に記載の充電装置。
【請求項５】
所定の電圧が入力される第五の端子と、
前記パッケージ内にあって前記第五の端子に入力された電圧が所定の電位のとき第一の信号を出力するウィンドウコンパレータ部と、
前記第一の信号に応じて電圧を発生するチャージポンプと、
前記チャージポンプの電圧を出力する第六の端子と、
をさらに有することを特徴とする請求項１に記載の充電装置。
【請求項６】
前記ウィンドウコンパレータは、入力電圧が２．１Ｖ〜２．８Ｖの間にあるときに前記第一の信号を出力することを特徴とする請求項５に記載の充電装置。
【請求項７】
第一の電位が印加される第七の端子と、
インダクタの一端が接続される第八の端子と、
第二の電位が印加される第九の端子と、
前記パッケージ内にあって前記第七の端子と前記第八の端子との間に接続される第一のトランジスタと、
前記パッケージ内にあって前記第八の端子と前記第九の端子との間に接続される第二のトランジスタと、
前記パッケージ内にあって第一の制御信号に基づき前記第一のトランジスタを制御する信号を出力する第一のドライバと、
前記パッケージ内にあって第二の制御信号に基づき前記第二のトランジスタを制御する信号を出力する第二のドライバと、
をさらに有し、
前記インダクタの他端が前記第四の端子に接続されることを特徴とする請求項４に記載の充電装置。
【請求項８】
前記第一の抵抗の他端と前記第二の抵抗の他端とに接続され、前記第一の端子と前記第二の端子との間の電圧に基づく電圧を生成する第一のレベルシフタをさらに有することを特徴とする請求項１に記載の充電装置。
【請求項９】
前記第一のレベルシフタは、前記第一の端子と前記第二の端子との間の電圧を１０倍にすることを特徴とする請求項８に記載の充電装置。
【請求項１０】
前記第三の抵抗の他端と前記第四の抵抗の他端とに接続され、前記第三の端子と前記第四の端子との間の電圧に基づく電圧を生成する第二のレベルシフタをさらに有することを特徴とする請求項２に記載の充電装置。
【請求項１１】
前記第二のレベルシフタは、前記第三の端子と前記第四の端子との間の電圧を１０倍にすることを特徴とする請求項１０に記載の充電装置。
【請求項１２】
前記第六の抵抗の他端と充電池が接続される第十の端子と、
前記第十の端子から入力される電圧に基づいて前記第一の制御信号と前記第二の制御信号を生成する充電制御部と、
を有することを特徴とする請求項７に記載の充電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、二次電池の充電制御を行う充電装置に関するものである。
【背景技術】
【０００２】
従来より、二次電池の充電制御を行う充電装置に関する技術が種々開示されている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１２４６８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の充電装置では、外付けの部品を数多く必要とする、という課題があった。
【０００５】
本発明は、本願の発明者により見出された上記の問題点に鑑み、回路規模を削減することが可能な充電装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成すべく、本発明に係る充電装置は、第一の端子と、前記第一の端子に隣接する第二の端子と、一端が前記第一の端子に接続される第一の抵抗と、一端が前記第二の端子に接続される第二の抵抗と、前記第一の抵抗の他端と前記第二の抵抗の他端との間に接続された第一の容量と、前記第一の抵抗と前記第二の抵抗と前記第一の容量とが内部に含まれるように形成されるパッケージと、を有する構成（第１の構成）とされている。
【０００７】
なお、上記第１の構成から成る充電装置はさらに、前記パッケージに形成される第三の端子と、前記第三の端子に隣接する第四の端子と、一端が前記第三の端子に接続される第三の抵抗と、一端が前記第四の端子に接続される第四の抵抗と、前記第三の抵抗の他端と前記第四の抵抗の他端との間に接続された第二の容量と、を有し、前記第三の抵抗、前記第四の抵抗、および、前記第二の容量は、前記パッケージの内部に含まれている構成（第２の構成）にするとよい。
【０００８】
また、上記第１の構成から成る充電装置は、前記第一の端子に一端が接続され、前記第二の端子に他端が接続された第五の抵抗を有する構成（第３の構成）にするとよい。
【０００９】
また、上記第２の構成から成る充電装置は、前記第三の端子に一端が接続され、前記第四の端子に他端が接続された第六の抵抗を有する構成（第４の構成）にするとよい。
【００１０】
また、上記第１の構成から成る充電装置は、所定の電圧が入力される第五の端子と、前記パッケージ内にあって前記第五の端子に入力された電圧が所定の電位のとき第一の信号を出力するウィンドウコンパレータ部と、前記第一の信号に応じて電圧を発生するチャージポンプと、前記チャージポンプの電圧を出力する第六の端子とをさらに有する構成（第５の構成）にするとよい。
【００１１】
また、上記第５の構成から成る充電装置において、前記ウィンドウコンパレータは、入力電圧が２．１Ｖ〜２．８Ｖの間にあるときに前記第一の信号を出力する構成（第６の構成）にするとよい。
【００１２】
また、上記第４の構成から成る充電装置は、第一の電位が印加される第七の端子と、インダクタの一端が接続される第八の端子と、第二の電位が印加される第九の端子と、前記パッケージ内にあって前記第七の端子と前記第八の端子との間に接続される第一のトランジスタと、前記パッケージ内にあって前記第八の端子と前記第九の端子との間に接続される第二のトランジスタと、前記パッケージ内にあって第一の制御信号に基づき前記第一のトランジスタを制御する信号を出力する第一のドライバと、前記パッケージ内にあって第二の制御信号に基づき前記第二のトランジスタを制御する信号を出力する第二のドライバと、をさらに有し、前記インダクタの他端が前記第四の端子に接続される構成（第７の構成）にするとよい。
【００１３】
また、上記第１の構成から成る充電装置は、前記第一の抵抗の他端と前記第二の抵抗の他端とに接続され、前記第一の端子と前記第二の端子との間の電圧に基づく電圧を生成する第一のレベルシフタをさらに有する構成（第８の構成）にするとよい。
【００１４】
また、上記第８の構成から成る充電装置において、前記第一のレベルシフタは前記第一の端子と前記第二の端子との間の電圧を１０倍にする構成（第９の構成）にするとよい。
【００１５】
また、上記第２の構成から成る充電装置は、前記第三の抵抗の他端と前記第四の抵抗の他端とに接続され、前記第三の端子と前記第四の端子との間の電圧に基づく電圧を生成する第二のレベルシフタをさらに有する構成（第１０の構成）にするとよい。
【００１６】
また、上記第１０の構成から成る充電装置において、前記第二のレベルシフタは、前記第三の端子と前記第四の端子との間の電圧を１０倍にする構成（第１１の構成）にするとよい。
【００１７】
また、上記第７の構成から成る充電装置は、前記第六の抵抗の他端と充電池が接続される第十の端子と、前記第十の端子から入力される電圧に基づいて前記第一の制御信号と前記第二の制御信号を生成する充電制御部とを有する構成（第１２の構成）にするとよい。
【発明の効果】
【００１８】
本発明によれば、回路規模を削減することが可能な充電装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明に係る充電装置の一実施形態を示すブロック図
【図２】充電装置１００を用いたアプリケーションの一例を示す回路図
【図３】充電装置１００の電気的特性図
【図４】充電装置１００の端子説明図
【図５】充電装置１００のシャットダウン機能を説明するための図
【図６】充電装置１００のＡＣＯＫ機能を説明するための図
【図７】ＳＭバスのデータフォーマットを示す図
【図８】充電装置１００のスレーブアドレスを示す図
【図９】充電装置１００の充電設定レジスタを示す図
【図１０】充電電圧設定に関するレジスタの内容を示す図
【図１１】充電電流設定に関するレジスタの内容を示す図
【図１２】入力電流制限設定に関するレジスタの内容を示す図
【図１３】電流検出端子周辺の一構成例を示す図
【図１４】充電電流の応答挙動を示すタイムチャート
【図１５】スイッチング周波数の固定制御を説明するための図
【図１６】充電開始時における充電電流の挙動を示すタイムチャート
【図１７】バッテリリーク電流の遮断機能を説明するための図
【図１８】パッケージレイアウトの一例を示す図
【発明を実施するための形態】
【００２０】
＜ブロック図＞
図１は、本発明に係る充電装置の一実施形態を示すブロック図である。本実施形態の充電装置１００は、ホスト２００との間でＳＭバス規格に準拠した通信を行うことにより、バッテリ３００（例えば、１〜４セルのリチウムイオンバッテリ）の充電制御（充電電圧制御、充電電流制御、及び、ＡＣアダプタ電流制限）を行うスマートバッテリチャージャＬＳＩである。
【００２１】
充電装置１００は、チャージポンプ１０１と、レベルシフタ１０２と、Ｐチャネル型ＭＯＳ［Metal Oxide Semiconductor］電界効果トランジスタ１０３と、Ｎチャネル型ＭＯＳ電界効果トランジスタ１０４と、抵抗１０５及び１０６と、リニアレギュレータ１０７と、ＤＣ／ＤＣコンバータ１０８と、レベルシフタ１０９及び１１０と、ドライバ１１１及び１１２と、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１３及び１１４と、充電電流制限部１１５と、ヒステリシスコンパレータ１１６及び１１７と、ＡＮＤ（論理積）ゲート１１８と、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１９と、アンプ１２０と、充電制御部１２１と、レベルシフタ１２２と、ＳＭバスインタフェイス１２３と、デジタル／アナログ変換部１２４と、発振部１２５と、エラーアンプ１２６〜１２８と、抵抗１２９及び１３０と、抵抗Ｘ１〜Ｘ４と、キャパシタＹ１及びＹ２と、をパッケージ内に集積化した半導体装置である。
【００２２】
また、充電装置１００は、装置外部との電気的な接続を確立するために、２８本の外部端子（ＩＬＩＭ、ＳＤＡ、ＳＣＬ、ＡＣＯＫバー、ＩＯＵＴ、ＲＴ、ＳＦＣ、ＩＦＣ、ＶＦＣ、ＧＮＤ、ＢＡＴＴ、ＩＳＮＳＮ、ＩＳＮＳＰ、ＢＧＡＴＥ、ＰＧＮＤ×２本、ＳＷ×３本、ＰＶＣＣ×２本、ＳＧＡＴＥ、ＢＯＯＴ、ＳＳＮＳＮ、ＳＳＮＳＰ、ＤＣＩＮ、ＬＤＯ、及び、ＡＣＩＮ）を有する。
【００２３】
チャージポンプ１０１は、ＡＣＯＫ信号に応じてＳＧＡＴＥ端子に電圧を印加する。
【００２４】
レベルシフタ１０２は、ＳＳＮＳＰ端子とＳＳＮＳＮ端子との間の端子間電圧を１０倍に高めてＩＩＮ検出電圧（ＶＩＩＮ）を生成する。
【００２５】
トランジスタ１０３のソース及びバックゲートは、いずれもＳＳＮＳＮ端子に接続されている。トランジスタ１０３のドレインは、ＢＧＡＴＥ端子に接続される一方、抵抗１０６を介して接地端にも接続されている。トランジスタ１０３のゲートは、トランジスタ１０４のドレインに接続される一方、抵抗１０５を介してＳＳＮＳＮ端子にも接続されている。トランジスタ１０４のソース及びバックゲートは、接地端に接続されている。トランジスタ１０４のゲートは、ＡＣＯＫ信号の印加端（ＡＮＤゲート１１８の出力端）に接続されている。
【００２６】
リニアレギュレータ１０７は、ＤＣＩＮ端子に印加される入力電圧を降圧して出力電圧を生成し、この出力電圧をＬＤＯ端子及びＩＣ内部に出力する。
【００２７】
ＤＣ／ＤＣコンバータ１０８は、充電制御部１２１からの指示に基づいて、トランジスタ１１３及び１１４のオン／オフ制御信号を生成する。
【００２８】
レベルシフタ１０９は、ＤＣ／ＤＣコンバータ１０８から入力されるトランジスタ１１３のオン／オフ制御信号をレベルシフトしてドライバ１１１に出力する。
【００２９】
レベルシフタ１１０は、ＤＣ／ＤＣコンバータ１０８から入力されるトランジスタ１１４のオン／オフ制御信号をレベルシフトしてドライバ１１２に出力する。
【００３０】
ドライバ１１１は、レベルシフタ１０９から出力されるトランジスタ１１３のオン／オフ信号に基づいて、トランジスタ１１３のゲート信号を、ＢＯＯＴ端子に印加されるブースト電圧とＳＷ端子に印加されるスイッチ電圧との間でパルス駆動する。
【００３１】
ドライバ１１２は、レベルシフタ１１０から出力されるトランジスタ１１４のオン／オフ信号に基づいて、トランジスタ１１４のゲート信号を、ＬＤＯ端子に印加される降圧電圧とＰＧＮＤ端子に印加される接地電圧との間でパルス駆動する。
【００３２】
トランジスタ１１３は、ＰＶＣＣ端子とＳＷ端子との間に接続され、ドライバ１１１から入力されるゲート信号に応じてオン／オフ制御される出力トランジスタである。
【００３３】
トランジスタ１１４は、ＳＷ端子とＰＧＮＤ端子との間に接続され、ドライバ１１２から入力されるゲート信号に応じてオン／オフ制御される同期整流トランジスタである。
【００３４】
充電電流制限部１１５は、ＩＬＩＭ端子に入力される充電電流制限アナログ信号に基づいて、ＣＣ［Constant Current］制御用の参照電圧ＣＣＲＥＦに補正を与え、補正済みの参照電圧ＣＣＲＥＦ２を生成する。
【００３５】
ヒステリシスコンパレータ１１６は、非反転入力端（＋）に印加されるＡＣＩＮ端子電圧と、反転入力端（−）に印加される第１閾値電圧（２．１Ｖ）とを比較して、第１比較信号ＡＣＩＮＬＶＰを生成する。
【００３６】
ヒステリシスコンパレータ１１７は、反転入力端（−）に印加されるＡＣＩＮ端子電圧と、非反転入力端（＋）に印加される第２閾値電圧（２．８Ｖ）とを比較して、第２比較信号ＡＣＩＮＯＶＰを生成する。
【００３７】
ＡＮＤゲート１１８は、第１比較信号ＡＣＩＮＬＶＰと第２比較信号ＡＣＩＮＯＶＰとの論理積演算を行ってＡＣＯＫ信号を生成する。
【００３８】
すなわち、上記のヒステリシスコンパレータ１１６及び１１７と、ＡＮＤゲート１１８によって、ウィンドウコンパレータが形成されている。このウィンドウコンパレータは、ＡＣＩＮ端子電圧が２．１Ｖ〜２．８Ｖの間にあるときに、ハイレベルのＡＣＯＫ信号を生成する。
【００３９】
トランジスタ１１９のドレインは、ＡＣＯＫバー端子に接続されている。トランジスタ１１９のソース及びバックゲートは、接地端に接続されている。トランジスタ１１９のゲートは、ＡＮＤゲート１１８の出力端に接続されている。すなわち、トランジスタ１１９は、ＡＣＯＫ信号を外部出力するためのオープンドレイン出力段として機能する。
【００４０】
アンプ１２０は、ＩＩＮ検出電圧（ＶＩＩＮ）を所定のゲイン（２倍）で増幅してからＩＯＵＴ端子に出力する。
【００４１】
充電制御部１２１は、エラーアンプ１２６〜１２８から各々出力される誤差信号に基づいて、ＤＣ／ＤＣコンバータ１０８の駆動制御を行い、延いては、バッテリ３００の充電制御を行う。なお、充電制御部１２１は、発振部１２５からの内部クロック信号ＯＳＣに同期して動作する。また、充電制御部１２１は、イネーブル信号ＥＮに応じてその動作可否が制御される。
【００４２】
レベルシフタ１２２は、ＩＳＮＳＰ端子とＩＳＮＳＮ端子との間の端子間電圧を１０倍に高めてＩＣＨＧ検出電圧（ＶＣＨＧ）を生成する。
【００４３】
ＳＭバスインタフェイス１２３は、ＳＣＬ端子及びＳＤＡ端子を介してバスクロックとバスデータの入出力を行う。また、ＳＭバスインタフェイス１２３は、イネーブル信号ＥＮを生成して充電制御部１２１に出力する。
【００４４】
デジタル／アナログ変換部１２４は、ＳＭバスインタフェイス１２３からのデジタル信号をアナログ信号に変換することにより、ＣＣ［Constant Current］制御用の参照電圧ＣＣＲＥＦ、ＣＶ［Constant Voltage］制御用の参照電圧ＣＶＲＥＦ、及び、入力電流制限用の参照電圧ＩＩＮＲＥＦを生成する。
【００４５】
発振部１２５は、内部クロック信号ＯＳＣを生成して充電制御部１２１に出力する。
【００４６】
エラーアンプ１２６は、非反転入力端（＋）に印加される参照電圧ＩＩＮＲＥＦと、反転入力端（−）に印加されるＩＩＮ検出電圧（ＶＩＩＮ）との差分を増幅して第１誤差信号を生成する。
【００４７】
エラーアンプ１２７は、非反転入力端（＋）に印加される参照電圧ＣＣＲＥＦと、反転入力端（−）に印加されるＩＣＨＧ検出電圧（ＶＣＨＧ）との差分を増幅して第２誤差信号を生成する。
【００４８】
エラーアンプ１２８は、非反転入力端（＋）に印加される参照電圧ＣＶＲＥＦと、反転入力端（−）に印加されるバッテリ充電電圧の分圧電圧との差分を増幅して第３誤差信号を生成する。
【００４９】
抵抗１２９及び１３０は、ＢＡＴＴ端子と接地端との間に直列接続されており、互いの接続ノードからバッテリ充電電圧の分圧電圧を出力する。
【００５０】
＜アプリケーション回路＞
図２は、充電装置１００を用いたアプリケーションの一例を示す回路図である。本アプリケーション回路では、充電装置１００の外部に、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１及びＮ２と、Ｐチャネル型ＭＯＳ電界効果トランジスタＰ１と、抵抗Ｒ１〜Ｒ１１と、キャパシタＣ１〜Ｃ１０と、ツェナダイオードＤ１と、インダクタＬ１と、が接続されている。
【００５１】
トランジスタＮ１のドレインは、ＡＣアダプタに接続されている。トランジスタＮ１のソース及びバックゲートは、トランジスタＮ２のソース及びバックゲートに接続されている。トランジスタＮ２のドレインは、抵抗Ｒ１を介してシステム負荷に接続される一方、ＰＶＣＣ端子にも接続されている。トランジスタＮ１及びＮ２のゲートは、いずれもＳＧＡＴＥ端子に接続されている。抵抗Ｒ１の第１端（高電位端）は、ＳＳＮＳＰ端子に接続されている。抵抗Ｒ１の第２端（低電位端）は、ＳＳＮＳＮ端子に接続されている。トランジスタＰ１のソース及びバックゲートは、抵抗Ｒ１の第２端に接続されている。トランジスタＰ１のドレインは、バッテリ３００の正極端（ＢＡＴＴ＋）に接続される一方、ＢＡＴＴ端子にも接続されている。トランジスタＰ１のゲートは、ＢＧＡＴＥ端子に接続されている。ツェナダイオードＤ１のアノードは、ＡＣアダプタに接続されている。ツェナダイオードＤ１のカソードは、ＤＣＩＮ端子に接続される一方、キャパシタＣ３を介して接地端にも接続されている。抵抗Ｒ２の第１端は、ＡＣアダプタに接続されている。抵抗Ｒ２の第２端及び抵抗Ｒ３の第１端は、いずれもＡＣＩＮ端子に接続されている。抵抗Ｒ３の第２端は、接地端に接続されている。キャパシタＣ１は、ＡＣアダプタと接地端との間に接続されている。キャパシタＣ２は、システム負荷と接地端の間に接続されている。キャパシタＣ４は、ＬＤＯ端子と接地端との間に接続されている。キャパシタＣ５は、トランジスタＰ１のゲート・ソース間に接続されている。キャパシタＣ６は、ＢＯＯＴ端子とＳＷ端子との間に接続されている。インダクタＬ１の第１端は、ＳＷ端子に接続されている。インダクタＬ１の第２端は、抵抗Ｒ１１を介してバッテリ３００の正極端（ＢＡＴＴ＋）に接続されている。抵抗Ｒ１１の第１端（高電位端）は、ＩＳＮＳＰ端子に接続されている。抵抗Ｒ１１の第２端（低電位端）は、ＩＳＮＳＮ端子に接続されている。キャパシタＣ１０は、バッテリ３００の正極端（ＢＡＴＴ＋）と接地端との間に接続されている。ＧＮＤ端子及びＰＧＮＤ端子は、接地端に接続されている。ＲＴ端子は、抵抗Ｒ７を介して接地端に接続されている。ＳＦＣ端子は、直列接続された抵抗Ｒ８とキャパシタＣ７を介して接地端に接続されている。ＩＦＣ端子は、直列接続された抵抗Ｒ９とキャパシタＣ８を介して接地端に接続されている。ＶＦＣ端子は、直列接続された抵抗Ｒ１０とキャパシタＣ９を介して接地端に接続されている。抵抗Ｒ４及びＲ５は、ＡＣＯＫバー端子とＳＣＬ端子との間に直列接続されている。抵抗Ｒ４及びＲ５の接続ノードは、ホスト２００のＶＤＤ端子に接続されている。抵抗Ｒ６は、抵抗Ｒ４及びＲ５の接続ノードとＳＤＡ端子との間に接続されている。ＩＬＩＭ端子、ＡＣＯＫバー端子、ＩＯＵＴ端子、ＳＣＬ端子、及び、ＳＤＡ端子は、それぞれ、ホスト２００と接続されている。なお、ホスト２００とバッテリ３００との間にも、ＳＭバスを介した通信経路が確立されている。
【００５２】
＜電気的特性＞
図３は、充電装置１００の電気的特性図である。なお、特に指定のない限り、図３で示されている数値は、Ｔａ＝２５℃、ＤＣＩＮ，ＳＳＮＳＰ，ＳＳＮＳＮ＝１８．０Ｖ、ＢＡＴＴ，ＩＳＮＳＰ，ＩＳＮＳＮ＝１２．０Ｖ、ＰＬＤＯ＝５．２Ｖ、ＳＷ＝０．０Ｖ、ＢＯＯＴ＝４．７Ｖ、ＧＮＤ，ＰＧＮＤ＝０Ｖである場合の数値である。
【００５３】
＜端子説明＞
図４は、充電装置１００の端子説明図である。ＩＬＩＭは充電電流制限アナログ入力端子である。ＳＤＡはＳＭバス入出力端子である。ＳＣＬはＳＭバスクロック入力端子である。ＡＣＯＫはアダプタ電圧検出出力端子である。ＩＯＵＴは一次側電流モニタ端子である。ＲＴは周波数設定抵抗接続端子である。ＳＦＣは、一次側電流充電帰還誤差アンプ出力端子である。ＩＦＣは定電流充電帰還誤差アンプ出力端子である。ＶＦＣは定電圧充電帰還誤差アンプ出力端子である。ＧＮＤはＧＮＤ端子（０．０Ｖ接続）である。ＢＡＴＴはバッテリ電圧検出端子である。ＩＳＮＳＮは充電電流検出端子（−）である。ＩＳＮＳＰは充電電流検出端子（＋）である。ＢＧＡＴＥはバッテリ側ＰｃｈＭＯＳＦＥＴ駆動端子である。ＰＧＮＤ（２本）はパワーＧＮＤ端子（０．０Ｖ接続）である。ＳＷ（３本）はインダクタ接続端子である。ＰＶＣＣ（２本）はパワー電源端子である。ＳＧＡＴＥはアダプタ側ＮｃｈＭＯＳＦＥＴ駆動端子である。ＢＯＯＴはハイサイドＭＯＳＦＥＴ駆動用昇圧端子である。ＳＳＮＳＮは一次側電流検出端子（−）である。ＳＳＮＳＰは一次側電流検出端子（＋）である。ＤＣＩＮは電源端子である。ＬＤＯは５．３Ｖ内部電源端子である。ＡＣＩＮはアダプタ電圧モニタ端子である。
【００５４】
＜概要＞
充電装置１００は、高効率な降圧型同期整流ＰＷＭ［Pulse Width Modulation］制御方式のＤＣ／ＤＣコンバータ１０８と、これによってオン／オフ制御される電流能力４．５ＡのスイッチングＭＯＳＦＥＴ（トランジスタ１１３及び１１４）を内蔵している。充電電圧は、１．０２４Ｖ〜１９．２Ｖまで設定可能である。充電装置１００の電圧精度は、±０．５％であり、高精度な充電システムを提供することが可能である。充電電流は、最大８Ａまで設定することが可能である。また、充電装置１００には、内蔵スイッチングＭＯＳＦＥＴ（トランジスタ１１３及び１１４）の異常発熱を防ぐために、充電装置１００の発熱に応じて充電電流を自動的に減少させる機能が内蔵されている。充電電流の検出部分には低オフセットアンプが内蔵されており、１０ｍΩの検出抵抗（抵抗Ｒ１１）を使用して±３％の電流精度を実現することが可能である。ＡＣアダプタから供給される一次側電流の制限値は、最大１１Ａまで設定することが可能である。充電電流と同様、一次側電流についても、１０ｍΩの検出抵抗（抵抗Ｒ１）を使用して±３％の電流制限精度を実現することが可能である。
【００５５】
＜特長＞
充電装置１００の第１の特長は、ＣＶＣＣ［Constant Voltage/Constant Current］充電制御を行う点である。第２の特長は、定電圧充電精度±０．５％を実現した点である。第３の特長は、定電流充電精度±３％を実現した点である。第４の特長は、ＡＣアダプタ（一次側）電流制限精度±３％を実現した点である。第５の特長は、ＳＭバス入力に応じて充電電圧／充電電流の設定を行う点である。第６の特長は、最大４．５Ａの充電用スイッチングＭＯＳＦＥＴを内蔵した点である。第７の特長は、最大１１Ａのアダプタ電流設定機能を備えた点である。第８の特長は、広い動作電圧範囲（８Ｖ〜２４Ｖ）を実現した点である。第９の特長は、シャットダウン機能を備えた点である。第１０の特長は、ＶＱＦＮ［Very thin Quad Flat Non-leaded package］０２８Ｖ４０４０パッケージ（４．０ｍｍ角パッケージ）を採用した点である。
【００５６】
＜動作説明＞
［シャットダウン機能（ＤＣＩＮＵＶＬＯ）］
充電装置１００は、アダプタ入力がない場合、バッテリ３００からのリーク電流を０μＡとしてバッテリ３００の消耗を防ぐことが可能である。ＤＣＩＮ端子電圧のＵＶＬＯスレッショルド値は、図５に示した通りである。ＤＣＩＮ端子電圧が５．７Ｖよりも低い場合には、充電状態がオフ（シャットダウン）となり、バッテリ３００からのリーク電流がＩＢＡＴＴ１となる。一方、ＤＣＩＮ端子電圧が５．５Ｖよりも高い場合には、充電状態がオンとなり、バッテリ３００からのリーク電流がＩＢＡＴＴ２となる。なお、ＤＣＩＮ端子電圧のＵＶＬＯスレッショルド値には、約０．２Ｖのヒステリシスがある。
【００５７】
［ＡＣＯＫ機能］
充電装置１００は、ＡＣアダプター入力をＡＣＩＮ端子でモニタすることにより、ＡＣＯＫバー端子の出力信号を生成するとともに、ＳＧＡＴＥ出力及びＢＧＡＴＥ出力を用いて、システム電流経路の切り替えを行うことが可能である。図６は、充電装置１００のＡＣＯＫ機能を説明するための図である。ＡＣＩＮ端子電圧が２．１Ｖよりも低い場合、ＡＣＯＫ端子がハイインピーダンス状態とされる。このとき、ＢＧＡＴＥ出力がローレベルとなり、ＳＧＡＴＥ出力がほぼＤＣＩＮ端子電圧となる。その結果、システム電流経路がバッテリ３００側に切り替えられる。ＡＣＩＮ端子電圧が２．１Ｖよりも高く２．８Ｖよりも低い場合、ＡＣＯＫ端子がローレベルとされる。このとき、ＢＧＡＴＥ出力がＳＳＮＳＮ端子電圧となり、ＳＧＡＴＥ出力がＤＣＩＮ端子電圧＋５Ｖとなる。その結果、システム電流経路がＡＣアダプタ側に切り替えられる。ＡＣＩＮ端子電圧が２．８Ｖよりも高い場合、ＡＣＯＫ端子がハイインピーダンス状態とされる。このとき、ＢＧＡＴＥ出力がローレベルとなり、ＳＧＡＴＥ出力がほぼＤＣＩＮ端子電圧となる。その結果、システム電流経路がバッテリ３００側に切り替えられる。なお、ＡＣＩＮ端子のスレッショルド値にはヒステリシス電圧が設けられている。また、ＡＣＯＫ端子がハイインピーダンス状態からローレベルへ切り替わる際には、約８０ｍｓｅｃの遅延時間が設けられている。
【００５８】
［ＡＣアダプタ電流モニタ機能］
充電装置１００では、レベルシフタ１０２から出力されるＩＩＮ検出電圧（ＶＩＩＮ）により、ＡＣアダプタ電流をモニタすることが可能である。ＩＩＮ検出電圧（ＶＩＩＮ）は、アダプタ電流（ＩＩＮ）とＳＳＮＳＰ−ＳＳＮＳＮ間の検出抵抗Ｒ１の抵抗値（Ｒｓ）を用いて下記の（１）式で求めることができる。
ＶＩＩＮ＝２０×ＩＩＮ×Ｒｓ［Ｖ］  …  （１）
【００５９】
［出力短絡保護と０Ｖバッテリ充電］
バッテリ３００の出力が短絡した場合には、０Ｖのバッテリ３００が挿入された場合と同様にトリクル充電モードとなり、充電電流が１２８ｍＡに制御されるため、大電流が流れてスイッチングＭＯＳＦＥＴが破壊されることを未然に防止することが可能である。
【００６０】
［バッテリ低電圧検出とトリクル充電モード］
ＩＳＮＳＮ端子が２．５Ｖ以下となった場合、充電装置１００は、充電電流を１２８ｍＡまで減少させてトリクル充電モードに移行する。また、ＩＳＮＳＮ端子が２．６Ｖ以上まで上昇すると、ＳＭバス経由で設定された充電電流での充電動作に復帰する。
【００６１】
［サーマルレギュレーション機能］
充電装置１００は、サーマルレギュレーション機能を搭載しており、ＩＣ内部のジャンクション温度が１２５℃となった場合には、充電電流を減少させる制御を行う。このような機能を搭載したことにより、ＩＣの発熱を一定に保つことが可能となる。
【００６２】
［サーマルシャットダウン機能］
充電装置１００は、サーマルシャットダウン機能を搭載しており、ＩＣ内部のジャンクション温度が１７５℃以上となった場合には、充電動作を強制的に停止する。また、充電装置１００は、充電動作を強制的に停止した後、ジャンクション温度が１５０℃以下まで低下した場合には、充電動作を再開する。
【００６３】
［ＳＭバスのデータフォーマット］
図７は、ＳＭバスのデータフォーマットを示す図である。符号Ｓはスタートビット、Ｐはストップビット、Ａはアクノリッジビット、Ｎはノーアクノリッジビット、Ｒはリードビット、Ｗはライトビットを示している。また、白抜き枠は、マスタ（ホスト２００）によって駆動されるビットであり、網掛け枠は、充電装置１００によって駆動されるビットである。
【００６４】
［スレーブアドレス］
図８は、充電装置１００のスレーブアドレスを示す図である。レジスタからのリード時には、スレーブアドレス（ＳＬＡＶＥ  ＡＤＤＲ）にリードビット（Ｒ＝１）が付加される（０ｂ０００１００１１（０ｘ１３））。一方、レジスタへのリード時には、スレーブアドレス（ＳＬＡＶＥ  ＡＤＤＲ）にライトビット（Ｗ＝０）が付加される（０ｂ０００１００１０（０ｘ１２）。
【００６５】
［充電設定レジスタ］
充電装置１００は、図９に示した５つのレジスタをサポートしている。レジスタ（０ｘ１４）には、６ビットの充電電流設定値が格納される。レジスタ（０ｘ１５）には、１１ビットの充電電圧設定値が格納される。レジスタ（０ｘ３Ｆ）には、６ビットの入力電流制限設定値が格納される。レジスタ（０ｘＦＥ）には製造者ＩＤが格納される。レジスタ（０ｘＦＦ）にはデバイスＩＤが格納される。なお、充電電流設定値、充電電圧設定値、及び入力電流制限設定値は、いずれもリード／ライトが可能であり、製造者ＩＤ及びデバイスＩＤはリードのみが可能である。
【００６６】
［充電のイネーブル］
充電装置１００の各レジスタは、ＤＣＩＮが供給されたとき、図９中の項目「ＰＯＲ  ＳＴＡＴＥ」で示した状態となっている。また、このとき、充電動作はディセーブル状態となっている。充電動作をイネーブルするには、充電電流設定レジスタ（０ｘ１４）の値＞０ｘ００７Ｆ、かつ、充電電圧設定レジスタ（０ｘ１５）の値＞０ｘ０００Ｆとなるように、各々のレジスタ設定を行えばよい。
【００６７】
［充電のタイムアウト機能］
充電装置１００は、ＳＭバスからの入力を監視し、充電電圧設定レジスタまたは充電電流設定レジスタへのライト命令を１７５ｓｅｃ以上受け取れなかった場合、タイムアウト状態と判定して充電動作を停止する。また、ＳＣＬ端子電圧が２５ｍｓｅｃ以上にわたってローレベルに維持された場合にも、タイムアウト状態と判定して充電動作を停止する。一方、充電装置１００は、タイムアウト状態への移行後もＳＭバスからの入力を監視し、充電電圧設定レジスタまたは充電電流設定レジスタへのライト命令を受け取った場合、充電動作を再開する。
【００６８】
［充電電圧の設定］
図１０は、充電電圧設定レジスタの内容を示す図である。充電電圧の設定は０ｘ１５レジスタで行われる。充電電圧設定レジスタには、１６ビットフォーマットでデータが書き込まれるが、充電装置１００は、ＬＳＢ［least significant bit］から４ビット分とＭＳＢ［most significant bit］を無視した１１ビットのデータに基づいて設定される。パワーオンリセット時のレジスタ値は０ｘ００００となっている。充電装置１００の充電電圧設定範囲は１．０２４Ｖ〜１９．２００Ｖである。１９．２００Ｖ以上の電圧設定が書き込まれた場合には、１９．２００Ｖ設定となる。１．０２４Ｖ未満の電圧設定が書き込まれた場合には０Ｖ設定となり、充電動作が停止される。充電電圧はＤ１５−Ｄ０の１６ビットで設定されるが、Ｄ０−Ｄ３及びＤ１５は無視されるため、最小設定分解能は１６ｍＶとなる。また、書き込まれた１６ビットのデータは、リードコマンドによってリードバックすることが可能である。
【００６９】
［充電電流の設定］
図１１は、充電電流設定レジスタの内容を示す図である。充電電流の設定は０ｘ１４レジスタで行われる。充電電流設定レジスタには、１６ビットフォーマットでデータが書き込まれるが、充電装置１００は、ＬＳＢから７ビット分とＭＳＢから３ビット分を無視した６ビットのデータに基づいて設定される。なお、充電装置１００は、ＩＳＮＳＰ端子とＩＳＮＳＮ端子との間に現れる端子間電圧を制御することにより、充電電流の設定を行っている。図１１には、ＩＳＮＳＰ端子とＩＳＮＳＮ端子との間に１０ｍΩの検出抵抗Ｒ１１を接続した場合の設定電流が記載されている。パワーオンリセット時のレジスタ値は０ｘ００００となっている。充電装置１００の充電電流設定範囲は０Ａ〜８．０６４Ａである。８．０６４Ａ以上の電流設定が書き込まれた場合には、８．０６４Ａ設定となる。１２８ｍＡ未満の電流設定が書き込まれた場合には０ｍＡ設定となり、充電動作が停止される。充電電流はＤ１５−Ｄ０の１６ビットで設定されるが、Ｄ０−Ｄ６及びＤ１３−Ｄ１５は無視されるため、最小設定分解能は１２８ｍＡとなる。また、書き込まれた１６ビットのデータは、リードコマンドによってリードバックすることが可能である。
【００７０】
［入力電流制限の設定］
図１２は、入力電流制限設定レジスタの内容を示す図である。入力電流制限の設定は０ｘ３Ｆレジスタで行われる。入力電流制限設定レジスタには、１６ビットフォーマットでデータが書き込まれるが、充電装置１００は、ＬＳＢから７ビット分とＭＳＢから３ビット分を無視した６ビットのデータに基づいて設定される。なお、充電装置１００は、ＳＳＮＳＰ端子とＳＳＮＳＮ端子との間に現れる端子間電圧を制御することにより、入力電流の設定を行っている。図１２には、ＳＳＮＳＰ端子とＳＳＮＳＮ端子との間に１０ｍΩの検出抵抗Ｒ１を接続した場合の設定電流が記載されている。パワーオンリセット時のレジスタ値は０ｘ００８０となっている。充電装置１００の入力電流設定範囲は０Ａ〜１１．００４Ａである。１１．００４Ａ以上の電流設定が書き込まれた場合には、１１．００４Ａ設定となる。２５６ｍＡ未満の電流設定が書き込まれた場合には０ｍＡ設定となり、充電動作が停止される。入力電流はＤ１５−Ｄ０の１６ビットで設定されるが、Ｄ０−Ｄ６及びＤ１３−Ｄ１５は無視されるため、最小設定分解能は２５６ｍＡとなる。また、書き込まれた１６ビットのデータは、リードコマンドによってリードバックすることが可能である。
【００７１】
［ＲＣフィルタ内蔵］
図１３は、電流検出端子周辺の一構成例を示す図である。充電装置１００では、電流検出端子（ＳＳＮＳＰ／ＳＳＮＳＮ、及び、ＩＳＮＳＰ／ＩＳＮＳＮ）にＲＣフィルタが内蔵されている。より具体的に述べると、ＳＳＮＳＰ端子とＳＳＮＳＮ端子との間には、抵抗Ｘ１及びＸ２とキャパシタＹ１から成るＲＣフィルタが内蔵されており、ＩＳＮＳＰ端子とＩＳＮＳＮ端子との間には、抵抗Ｘ３及びＸ４とキャパシタＹ２から成るＲＣフィルタが内蔵されている。抵抗Ｘ１の第１端は、ＳＳＮＳＰ端子に接続されている。抵抗Ｘ２の第２端は、ＳＳＮＳＮ端子に接続されている。キャパシタＹ１は、抵抗Ｘ１の第２端と抵抗Ｘ２の第２端との間に接続されている。抵抗Ｘ３の第１端は、ＩＳＮＳＰ端子に接続されている。抵抗Ｘ４の第１端は、ＩＳＮＳＮ端子に接続されている。キャパシタＹ２は抵抗Ｘ３の第２端と抵抗Ｘ４の第２端との間に接続されている。このような構成とすることにより、ＲＣフィルタを外付けする必要がなくなるので、電流検出ラインが形成されるＰＣＢ［Printed Circuit Board］のパターン設計が容易となる。
【００７２】
［充電電流の高応答性］
図１４は、充電電流の応答挙動を示すタイムチャートである。充電装置１００では、入力電流制限に対する高応答性が実現されている。例えば、システム電流の急低下時に充電電流が遅滞なく上昇し、かつ、オーバーシュートも生じない。従って、過負荷によるＡＣアダプタ電圧の低下を招くことなく、ＡＣアダプタとバッテリの両方を安全に使用することが可能となる。
【００７３】
［スイッチング周波数の固定制御］
図１５は、スイッチング周波数の固定制御を説明するための図である。充電装置１００では、ＰＷＭ駆動のスイッチング周波数が不変（固定）とされている（最大デューティ設定時にはスイッチング周波数可変）。このような構成とすることにより、他システムへの干渉などを低減することができるので、セット全体のノイズ設計が容易となる。
【００７４】
［充電帰還ループの安定性向上］
図１６は、充電開始時における充電電流の挙動を示すタイムチャートである。充電装置１００では、充電帰還ループの安定性が向上されており、充電開始時においてソフトスタート機能を要することなく、オーバーシュート電流を回避することができる。このような構成とすることにより、リチウムイオンバッテリの充電を安全に行うことが可能となる。
【００７５】
［バッテリリーク電流遮断機能］
図１７は、バッテリリーク電流の遮断機能を説明するための図である。充電装置１００では、ＡＣアダプタ未接続時におけるバッテリスタンバイ電流ＩＢＡＴＴ１（バッテリ３００からのリーク電流）が０μＡとされている。このような構成とすることにより、ＰＣシャットダウン時におけるバッテリ３００の不要な消耗を回避し、バッテリ駆動時間を延長することが可能となる。
【００７６】
［パッケージレイアウト］
図１８は、パッケージレイアウトの一例を示す図である。充電装置１００では、そのパッケージレイアウトとして、２８ｐｉｎＱＦＮ（４ｍｍ×４ｍｍ×０．８ｍｍ）が採用されている。このような構成とすることにより、マザー基板上における充電装置１００のマウンティング領域を削減することが可能となり、延いては、セット全体の小型化に貢献することが可能となる。また、充電装置１００では、チップ側の電源端子やＧＮＤ端子と、リードフレーム側のリード端子とをボンディングするためのワイヤができる限り短縮されている。このような構成とすることにより、配線抵抗成分による電力損失を低減することが可能となる。また、充電装置１００では、パッケージの四隅に位置するリード端子が互いに短絡してしまわないように、互いに対向する側の角を落とすなど、その形状に工夫が凝らされている。また、充電装置１００では、パワートランジスタの内蔵に伴ってチップが大型化しているものの、ワイヤの短縮によってパッケージサイズは小型化されている。
【００７７】
＜その他の変形例＞
なお、上記の実施形態では、リチウムイオンバッテリの充電に対応したスマートバッテリチャージャＬＳＩに本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、二次電池の充電制御を行う充電装置に広く適用することが可能である。
【００７８】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００７９】
本発明に係る充電装置は、例えば、ノートＰＣ（ラップトップＰＣ、ウルトラモバイルＰＣ、ネットブックＰＣなど）のリチウムイオンバッテリチャージャとして利用することが可能である。
【符号の説明】
【００８０】
１００    充電装置（スマートバッテリチャージャＬＳＩ）
１０１    チャージポンプ
１０２    レベルシフタ
１０３    Ｐチャネル型ＭＯＳ電界効果トランジスタ
１０４    Ｎチャネル型ＭＯＳ電界効果トランジスタ
１０５、１０６    抵抗
１０７    リニアレギュレータ
１０８    ＤＣ／ＤＣコンバータ
１０９、１１０    レベルシフタ
１１１、１１２    ドライバ
１１３、１１４    Ｎチャネル型ＭＯＳ電界効果トランジスタ
１１５  充電電流制限部
１１６、１１７    ヒステリシスコンパレータ
１１８    ＡＮＤゲート
１１９    Ｎチャネル型ＭＯＳ電界効果トランジスタ
１２０    アンプ
１２１    充電制御部
１２２    レベルシフタ
１２３    ＳＭバスインタフェイス
１２４    デジタル／アナログ変換部（ＤＡＣ）
１２５    発振部
１２６、１２７、１２８    エラーアンプ
１２９、１３０    抵抗
２００    ホスト
３００    バッテリ
Ｎ１、Ｎ２    Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｐ１    Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｒ１〜Ｒ１１    抵抗
Ｃ１〜Ｃ１０    キャパシタ
Ｄ１    ツェナダイオード
Ｌ１    インダクタ
Ｘ１〜Ｘ４    抵抗
Ｙ１、Ｙ２    キャパシタ
【図１】
2012147612.tif 000003
【図２】
2012147612.tif 000004
【図３】
2012147612.tif 000005
【図４】
2012147612.tif 000006
【図５】
2012147612.tif 000007
【図６】
2012147612.tif 000008
【図８】
2012147612.tif 000009
【図９】
2012147612.tif 000010
【図１０】
2012147612.tif 000011
【図１１】
2012147612.tif 000012
【図１２】
2012147612.tif 000013
【図１３】
2012147612.tif 000014
【図１４】
2012147612.tif 000015
【図１５】
2012147612.tif 000016
【図１６】
2012147612.tif 000017
【図１７】
2012147612.tif 000018
【図１８】
2012147612.tif 000019
【図７】
2012147612.tif 000020