(57)【要約】【課題】負荷短絡耐量が高く、オン抵抗が低い電力用半導体装置を提供する。【解決手段】実施形態の電力用半導体装置は、ｐ形コレクタ層１と、ｎ形ベース層３と、ｐ形ベース層４と、ｎ形ソース層５と、ゲート電極８と、層間絶縁膜９と、コレクタ電極１１と、エミッタ電極１２と、を備える。ｐ形ベース層の不純物濃度は、ｐ形ベース層の上端部４Ｂからｎ形ベース層に向かって単調減少する。ゲート電極は、第１の部分と第２の部分とを有する。第１の部分は、ゲート絶縁膜の第１の部分を介してｐ形ベース層の底端部４Ａに対向する。第２の部分は、ゲート電極の第１の部分の上部と連続し、ゲート絶縁膜の第２の部分を介してｐ形ベース層の上端部４Ｂに対向する。ゲート絶縁膜の第１の部分とｐ形ベース層の底端部との間に反転分布層が形成される閾値は、ゲート絶縁膜の第２の部分とｐ形ベース層の上端部との間に反転分布層が形成される閾値以上である。【選択図】図１
2012204377.tif 000002
【特許請求の範囲】
【請求項１】
ｐ形コレクタ層と、
前記ｐ形コレクタ層上に形成されたｎ形ベース層と、
前記ｎ形ベース層上に形成されたｐ形ベース層と、
前記ｐ形ベース層の表面に選択的に形成され前記ｎ形ベース層よりも高いｎ形不純物濃度を有するｎ形ソース層と、
前記ｎ形ソース層の表面から前記ｎ形ソース層、及び前記ｐ形ベース層を貫通し、前記ｎ形ベース層中に至るトレンチ内に、ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の上に形成された層間絶縁膜と、
前記ｐ形コレクタ層の前記ｎ形ソース層とは反対側の表面に電気的に接続されたコレクタ電極と、
前記層間絶縁膜に設けられた開口部を介して前記ｎ形ソース層と前記ｐ形コンタクト層とに電気的に接続されたエミッタ電極と、
を備え、
前記ｐ形ベース層の不純物濃度は、積層方向において、前記ソース層と隣接する上端部で最大値を有し、前記ｐ形ベース層の前記上端部から前記ｎ形ベース層に向かって減少し、
前記ゲート電極は、
前記ゲート絶縁膜の第１の部分を介して前記ｎ形ベース層と前記ｐ形ベース層の底端部とに対向する第１の部分と、
前記ゲート電極の前記第１の部分の上部と連続し、前記ゲート絶縁膜の第２の部分を介して前記ｐ形ベース層の前記上端部と前記ｎ形ソース層とに対向する第２の部分と、
を有し、
前記ゲート絶縁膜の前記第１の部分と前記ｐ形ベース層の前記底端部との間に反転分布層が形成される閾値は、前記ゲート絶縁膜の前記第２の部分と前記ｐ形ベース層の前記上端部との間に反転分布層が形成される閾値以上となるように、前記ゲート電極が形成されていることを特徴とする電力用半導体装置。
【請求項２】
前記ｐ形ベース層は、前記ｎ形ベース層の表面に選択的に形成された拡散層であることを特徴とする請求項１記載の電力用半導体装置。
【請求項３】
前記エミッタ電極は、前記ｐ形ベース層の表面に形成され前記ｐ形ベース層のｐ形不純物の濃度よりも高いｐ形不純物の濃度を有するｐ形コンタクト層を介して前記ｐ形ベース層に電気的に接続されたことを特徴とする請求項１又は２に記載の電力用半導体装置。
【請求項４】
前記ゲート絶縁膜の前記第１の部分の膜厚は、前記ゲート絶縁膜の前記第２の部分の膜厚よりも厚いことを特徴とする請求項１〜３のいずれか１つに記載の電力用半導体装置。
【請求項５】
前記ゲート絶縁膜の前記第２の部分の膜厚は、前記ゲート絶縁膜の前記ゲート絶縁膜の前記第１の部分に向かって厚くなっていることを特徴とする請求項４記載の電力用半導体装置。
【請求項６】
前記ゲート絶縁膜の前記第１の部分は、前記ゲート絶縁膜の前記第２の部分の誘電率よりも高い誘電率を有する材料で構成されることを特徴とする請求項１〜５のいずれか１つに記載の電力用半導体装置。
【請求項７】
前記ゲート電極の前記第１の部分のフェルミレベルは、前記ゲート電極の第２の部分のフェルミレベルよりも低いことを特徴とする請求項１〜６のいずれか１つに記載の電力用半導体装置。
【請求項８】
前記ゲート電極の前記第１の部分は、ｐ形のポリシリコンであり、
前記ゲート電極の前記第２の部分は、ｎ形のポリシリコンであることを特徴とする請求項７記載の電力用半導体装置。
【請求項９】
前記ゲート電極の前記第１の部分は、ｐ形の半導体層であり、
前記ゲート電極の前記第２の部分は、ｎ形の半導体層であることを特徴とする請求項７記載の電力用半導体装置。
【請求項１０】
前記ゲート電極の前記第１の部分は、第１の半導体層であり、
前記ゲート電極の前記第２の部分は、第２の半導体層であり、
前記第１の半導体層の電子親和力は、前記第２の半導体層の電子親和力よりも大きいことを特徴とする請求項７又は９に記載の電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、絶縁ゲート型の電力用半導体装置に関する。
【背景技術】
【０００２】
自動車、鉄道車両、その他、産業用モーター等を駆動する電源機器のスイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）やＩＥＧＴ（Injecteion Enhanced Gate Transistor）等（以下ＩＧＢＴ等と称す）が用いられる。これらの電力用半導体装置では、高耐圧化、大電流化、低損失化が求められるため、チャネル密度を上げてオン抵抗の低減が図れるトレンチゲート構造が用いられる。このような電源機器においては、負荷であるモーターで短絡事故が発生すると、負荷に印加されていた大電圧が全てＩＧＢＴ等に印加されるようになり、ＩＧＢＴ等には大電流の負荷短絡電流が流れる。ＩＧＢＴ等が破壊するまで負荷短絡電流が流れる時間は、負荷短絡耐量と称される。モーター駆動用の電源機器では、負荷短絡が発生したときにセンサーによりそれを検知して、ＩＧＢＴ等を保護する機能を備えているが、負荷短絡が発生しその保護機能が作動するまでに１０μ秒程度の処理時間を要する。従って、ＩＧＢＴ等には、１０μ秒を十分に超える負荷短絡耐量が要求される。しかしながら、ＩＧＢＴ等では、チャネル密度を上げてオン抵抗の低減が図られる。オン抵抗が低減するほど負荷短絡電流が大きくなるので、負荷短絡耐量が低下するというトレードオフの問題がある。オン抵抗を低減すると同時に負荷短絡耐量が向上したＩＧＢＴ又はＩＥＧＴが望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２５０９４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
負荷短絡耐量が高く、オン抵抗が低い電力用半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態の電力用半導体装置は、ｐ形コレクタ層と、ｎ形ベース層と、ｐ形ベース層と、ｎ形ソース層と、ゲート電極と、層間絶縁膜と、コレクタ電極と、エミッタ電極と、を備える。ｎ形ベース層は、ｐ形コレクタ層の上に形成される。ｐ形ベース層は、ｎ形ベース層の上に形成される。ｎ形ソース層は、ｎ形ベース層よりも高いｎ形不純物濃度を有し、ｐ形ベース層の表面に選択的に形成される。トレンチが、ｎ形ソース層の表面からｎ形ソース層及びｐ形ベース層を貫通し、ｎ形ベース層中に至るように形成される。ゲート電極は、ゲート絶縁膜を介してトレンチ内に形成される。層間絶縁膜は、ゲート電極の上に形成される。コレクタ電極は、ｐ形コレクタ層のｎ形ソース層とは反対側の表面に電気的に接続される。エミッタ電極は、層間絶縁膜に設けられた開口部を介してｎ形ソース層とｐ形コンタクト層とに電気的に接続される。ｐ形ベース層の不純物濃度は、積層方向において、ソース層と隣接する上端部で最大値を有し、ｐ形ベース層の上端部からｎ形ベース層に向かって単調減少する。ゲート電極は、ゲート絶縁膜の第１の部分を介してｎ形ベース層とｐ形ベース層の底端部とに対向する第１の部分と、ゲート電極の第１の部分の上部と連続し、ゲート絶縁膜の第２の部分を介してｐ形ベース層の上端部とｎ形ソース層とに対向する第２の部分と、を有する。ゲート絶縁膜の第１の部分とｐ形ベース層の底端部との間に反転分布層が形成される閾値は、ゲート絶縁膜の第２の部分とｐ形ベース層の上端部との間に反転分布層が形成される閾値以上となるように、ゲート電極が形成されていることを特徴とする。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る電力用半導体装置の要部断面図。
【図２】図１のＣ−Ｃ線に沿った不純物濃度プロファイルを示すグラフ。
【図３】第１の実施形態に係る電力用半導体装置のゲート絶縁膜厚のトレンチ深さ方向に沿った変化を示すグラフ。
【図４】比較例に係る電力用半導体装置の要部断面図。
【図５】比較例に係る電力用半導体装置のゲート絶縁膜厚のトレンチ深さ方向に沿った変化を示すグラフ。
【図６】比較例に係る電力用半導体装置の動作を説明するための要部断面図。
【図７】比較例に係る電力用半導体装置のｐ形ベース層のｐ形不純物濃度のプロファイルと閾値の深さ方向の変化を示すグラフ。
【図８】比較例に係る電力用半導体装置のゲート・ベース間電圧とコレクタ−エミッタ間電流の関係を示すグラフ。
【図９】第１の実施形態に係る電力用半導体装置のｐ形ベース層のｐ形不純物濃度のプロファイルと閾値の深さ方向の変化を示すグラフ。
【図１０】第１の実施形態に係る電力用半導体装置のゲート・ベース間電圧とコレクタ−エミッタ間電流の関係を示すグラフ。
【図１１】第１の実施形態の変形例に係る電力用半導体装置の要部断面図。
【図１２】第１の実施形態の変形例に係る電力用半導体装置のゲート絶縁膜厚のトレンチ深さ方向に沿った変化を示すグラフ。
【図１３】第１の実施形態の変形例に係る電力用半導体装置のｐ形ベース層のｐ形不純物濃度のプロファイルと閾値の深さ方向の変化を示すグラフ。
【図１４】第１の実施形態の変形例に係る電力用半導体装置のゲート・ベース間電圧とコレクタ−エミッタ間電流の関係を示すグラフ。
【図１５】第２の実施形態に係る電力用半導体装置の要部断面図。
【発明を実施するための形態】
【０００７】
以下、本発明の実施の形態について図を参照しながら説明する。実施の形態中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。特に断りがない限り、半導体材料はシリコンを一例に説明する。また、ｎ−形、ｎ形、及びｎ＋形が用いられる場合は、その不純物濃度に、ｎ−＜ｎ＜ｎ＋の関係があるものとする。ｐ−形、ｐ形、及びｐ＋形に関しても同様である。また、各実施形態は、電力用半導体装置として、ＩＧＢＴを例に説明するが、これらの実施形態は、ＩＥＧＴに関しても同様に適用することが可能である。
【０００８】
（第１の実施形態）
第１の実施形態について比較例とともに、図１〜１０を用いて説明する。図１は、第１の実施形態に係る電力用半導体装置の要部断面図である。図２は、図１のＣ−Ｃ線に沿った不純物濃度プロファイルを示すグラフである。図３は、第１の実施形態に係る電力用半導体装置のゲート絶縁膜厚のトレンチ深さ方向に沿った変化を示すグラフである。図４は、比較例に係る電力用半導体装置の要部断面図である。図５は、比較例に係る電力用半導体装置のゲート絶縁膜厚のトレンチ深さ方向に沿った変化を示すグラフである。図６は、比較例に係る電力用半導体装置の動作を説明するための要部断面図である。図７は、比較例に係る電力用半導体装置のｐ形ベース層のｐ形不純物濃度のプロファイルと閾値の深さ方向の変化を示すグラフである。図８は、比較例に係る電力用半導体装置のゲート・ベース間電圧とコレクタ−エミッタ間電流の関係を示すグラフである。図９は、第１の実施形態に係る電力用半導体装置のｐ形ベース層のｐ形不純物濃度のプロファイルと閾値の深さ方向の変化を示すグラフである。図１０は、第１の実施形態に係る電力用半導体装置のゲート・ベース間電圧とコレクタ−エミッタ間電流の関係を示すグラフである。
【０００９】
図１に示すように、第１の実施形態に係る電力用半導体装置１００は、ＩＧＢＴであり、ｐ形コレクタ層１と、ｎ＋形バッファ層２と、ｎ−形ベース層３と、ｐ形ベース層４と、ｎ＋形ソース層５と、ゲート電極８と、層間絶縁膜９と、コレクタ電極１１と、エミッタ電極１２と、を備える。
【００１０】
ｐ＋形コレクタ層１の上に、ｎ＋形バッファ層２を介して、ｎ−形ベース層３が設けられる。ｎ−形ベース層３は、ｎ＋形バッファ層２のｎ形不純物濃度より低いｎ形不純物濃度を有する。一例として、これらの層構造は、ｐ＋形のシリコン基板の上に、順にｎ＋形バッファ層２及びｎ−形ベース層３をシリコンのエピタキシャル成長により形成することができる。後にｐ＋形基板を所望の厚さに研磨することで、ｐ＋形基板をｐ＋形コレクタ層とすることができる。
【００１１】
ｐ形ベース層４は、ｎ−形ベース層３の上に設けられる。図２に示したように、ｐ形ベース層４は、後述するｎ＋形ソース層５と積層方向で隣接する部分４Ｂ（以後、上端部）で、すなわちｐ形ベース層４の表面からｎ＋形ソース層５が形成される厚さだけｐ＋形コレクタ層１側に侵入した部分で、ｐ形不純物濃度が最大値を有し、ｐ＋形コレクタ層１に向かうに従ってｐ形不純物の濃度は単調に指数関数的に減少する、ｐ形不純物の濃度プロファイル４Ｐを有する。このようなｐ形ベース層４は、一例として、ｎ−形ベース層３の表面に所定の条件でｐ形不純物（例えばボロンなど）をイオン注入し、その後熱処理によりｐ形不純物を熱拡散させることにより、拡散層として形成されることができる。
【００１２】
ｎ＋形ソース層５は、ｎ−形ベース層３よりも高いｎ形不純物の濃度を有し、ｐ形ベース層４の表面に選択的に形成される。ｎ形ソース層５の表面から、ｎ形ソース層５及びｐ形ベース層４を貫通しｎ−ベース層３の内部に至るトレンチ６が形成される。第１の部分７Ａと第２の部分７Ｂとを有するゲート絶縁膜７が、トレンチ６の底面及び側壁、並びにｎ＋形ソース層５のトレンチ６の開口部周辺の表面上を覆うように設けられる。ゲート絶縁膜７の第１の部分７Ａは、トレンチ６の底面及び側壁に露出するｎ−形ベース層３及びｎ−形ベース層３と隣接するｐ形ベース層４の底端部４Ａのそれぞれの表面上を覆う。ゲート絶縁膜７の第２の部分は、トレンチ６の側壁に露出するｎ＋形ソース層５の表面及びｐ形ベース層４の上端部４Ｂから中央部までの部分の表面上を覆いゲート絶縁膜７の第１の部分７Ａに連続する。ゲート絶縁膜７の第２の部分７Ｂは、トレンチ６の側壁のｎ＋形ソース層５の表面及びｐ形ベース層４の上端部４Ｂの表面上で、ゲート絶縁膜７の第１の部分より厚さが薄く、ｐ形ベース層４の底端部４Ａに向かって指数関数的に厚くなり、ｐ形ベース層４の底端部４Ａの表面上でゲート絶縁膜７の第２の部分７Ｂの膜厚になる。図２に示したように、ｐ形ベース層４中のｐ形不純物の濃度は、ｐ形ベース層４の上端部４Ｂの深さＢからｐ形ベース層４の底端部４Ａの深さＡに向かって指数関数的に減少する。図３に示したように、ゲート絶縁膜７の第２の部分７Ｂの膜厚は、ｐ形ベース層４中のｐ形不純物濃度の変化に合わせて、ｐ形ベース層４の上端部４Ｂの深さＢからｐ形ベース層４の底端部４Ａの深さＡに向かって指数関数的に増加する。ゲート絶縁膜７は、第１の部分７Ａ及び第２の部分７Ｂともに酸化シリコンとすることができるが、その他、窒化シリコンやアルミナなどの誘電体膜や、それらの積層構造とすることも可能である。
【００１３】
ゲート電極８も同様に、第１の部分８Ａと第２の部分８Ｂとを有する。ゲート電極８の第１の部分８Ａは、ゲート絶縁膜７の第１の部分７Ａを介してトレンチ６内に埋め込まれる。ゲート電極８の第２の部分８Ｂは、ゲート絶縁膜７の第２の部分７Ｂを介してトレンチ６内に埋め込まれ、ゲート電極８の第１の部分８Ａと連続する。
【００１４】
層間絶縁膜９は、ゲート電極８の第２の部分８Ｂの上を覆うように形成され、後述のエミッタ電極１２から絶縁される。ゲート電極８の第１の部分８Ａと第２の部分８Ｂとは、ともに同じ導電性の高い材料であればよく、例えば、ｎ形にドープされたポリシリコンとすることができる。ゲート電極８は、図示しない層間絶縁膜９の開口部よりトレンチ６の外に引き出され、図示しないゲート配線層及びゲート電極パッドにより、図示しないゲート電極端子に引き出される。層間絶縁膜９は、ゲート絶縁膜と同様に、酸化シリコン、窒化シリコン、アルミナ、又はこれらの積層構造とすることができる。
【００１５】
コレクタ電極１１が、ｐ＋形コレクタ層１のｎ−ベース層３とは反対側の表面に形成され、ｐ＋形コレクタ層１と電気的に接続される。コレクタ電極１１も、図示しない配線によりコレクタ電極端子に引き出される。
【００１６】
ｐ形ベース層４の表面のｎ＋形ソース層５に隣接する部分にｐ＋形コンタクト層１０が形成される。ｐ＋形コンタクト層１０は、ｐ形ベース層４のｐ形不純物濃度より高いｐ形不純物濃度を有する。エミッタ電極１２が、層間絶縁膜９の図示しない開口部を介して、ｎ＋形ソース層５及びｐ＋形コンタクト層１０の表面上に形成される。エミッタ電極１２は、ｎ＋形ソース層５と電気的に接続され、ｐ＋形コンタクト層１０を介してｐ形ベース層４と電気的に接続される。ｐ＋形コンタクト層１０は、エミッタ電極１２とｐ形ベース層４とを良好に電気的に接続させるため設けられる層である。エミッタ電極１２が、ｐ＋形コンタクト層１０を介さずに直接ｐ形ベース層４の表面上に形成されても、コンタクト抵抗が高くなるだけなので、このような構造も、同様に本発明の効果が得られるので、本発明の技術的思想の範囲内である。
【００１７】
本実施形態に係るＩＧＢＴ１００の動作及び発明の効果を説明する前に、比較例に係るＩＧＢＴ５００の構造及び動作について説明する。図４は、比較例に係るＩＧＢＴの要部断面図である。比較例に係るＩＧＢＴ５００は、トレンチ６の底面及び側壁を覆うように形成されるゲート絶縁膜５０７の厚さが均一であることを除いて、本実施形態に係るＩＧＢＴ１００と同じ構造である。すなわち、比較例に係るＩＧＢＴ５００は、ゲート絶縁膜５０７及びゲート電極５０８は、それぞれ第１の部分及び第２の部分を有する構造ではなく、一様な単一の構造である。図４中のｐ形ベース層４の上端部４Ｂの深さＢからｐ形ベース層４の底端部４Ａの深さＡまでのＣ−Ｃ線に沿った不純物濃度プロファイルも、図２に示した通りである。図５は、比較例に係るＩＧＢＴ５００のゲート絶縁膜の深さ方向の変化を示す。図５に示したように、ゲート絶縁膜５０７は、トレンチの底面及び側壁の全域で一様に形成される。
【００１８】
以下、比較例に係るＩＧＢＴ５００の動作について説明する。コレクタ電極１１にエミッタ電極１２に対して正の電圧が印加された状態で、ゲート電極５０８にエミッタ電極１２に対してＩＧＢＴのオン／オフ状態の閾値を超える定格電圧ＶＧＥを印加すると、ｐ形ベース層４とゲート絶縁膜５０８の間に、電子の反転分布層が形成される。この時、図６に示したように、電子が、エミッタ電極１２から、ｎ＋形ソース層５、及びｐ形ベース層４の反転分布層を経由してｎ−形ベース層３に注入され、ｎ−形ベース層３とｐ＋形コレクタ層１との間が順バイアスとなる。正孔がｐ＋形コレクタ層１からｎ−形ベース層３に注入されて、ｎ−形ベース層３では、電子と正孔の数が急増して伝導度変調を起こす。この結果、ｎ−形ベース層３の抵抗値が急激に減少して、ＩＧＢＴ５００はオン状態になる。オン状態では、電子が、エミッタ電極１２から、ｎ＋形ソース層５、ｐ形ベース層４の反転分布層、ｎ−形ベース層３、及びｐ＋形コレクタ層１を経由して、コレクタ電極１１に流れる。正孔が、コレクタ電極１１、ｐ＋形コレクタ層１、ｎ−形ベース層３、ｐ形ベース層４、及びｐ＋形コンタクト層１０を経由してエミッタ電極１２へ流れる。
【００１９】
ここで、図７に示したように、ｐ形ベース層４中のｐ形不純物の濃度が、ｐ形ベース層４の上端部４Ｂ（図中点Ｂ）で最大値を有し、ｐ形ベース層４の底部４Ａ（図中Ａ）に向かって減少する。一般に、ｐ形ベース層のｐ形不純物濃度が高いほど、ｐ形ベース層とゲート絶縁膜との間に反転分布層が形成されにくくなる。すなわち、ゲート電極とｐ形ベース層との間に印加される電圧が閾値を超えると反転分布層が形成されることになるが、この反転分布層形成の閾値は、ｐ形ベース層のｐ形不純物濃度が高いほど高くなる。なお、反転分布層の電子が伝搬される方向（チャネル長の方向）において、反転分布層形成の閾値が違う部分が複数ある場合は、ＩＧＢＴのオン／オフ状態の閾値は、この反転分布層形成の閾値のうち最も高い閾値となる。すなわち、ゲート電極とｐ形ベース層との間に係る電圧が、反転分布層形成の最も大きい閾値を超えると、ＩＧＢＴがオン状態になる。
【００２０】
比較例に係るＩＧＢＴ５００では、図７に示したように、ｐ形ベース層４の上端部４Ｂで反転分布層の閾値が最大値をとり、ｐ形ベース層４の底端部４Ａで最小値をとるので、ＩＧＢＴ５００は、ｐ形ベース層４Ｂの閾値を有するようになる。ここで、ｐ形ベース層４の上端部４Ｂ及び底端部４Ａにおける反転分布層形成の閾値をそれぞれ、ＶＴＢ及びＶＴＡとすると、ゲート電極５０８とｐ形ベース層４との間の電圧が、ＶＴＢより高い状態ではＩＧＢＴ５００はオン状態となり、ＶＴＢより低くＶＴＡより高い状態では、ＩＧＢＴ５００はオフ状態となる。後者のオフ状態では、ｐ形ベース層４の上端部４Ｂでは、反転分布層が消失しピンチオフとなり、ｐ形ベース層４の底端部４Ａでは反転分布層は存在している。このとき、ｐ形ベース層４の上端部４Ｂと底端部４Ａとの間にピンチオフ点があり、その部分のゲート電極５０８とｐ形ベース層４との間に印加されている電圧が、ピンチオフ電圧になっている。
【００２１】
次に、ＩＧＢＴの閾値ＶＴＡより十分大きな定格電圧ＶＧＥが、ゲート電極５０８に印加されたオン状態において、負荷側で負荷短絡が発生した場合を考える。負荷短絡が発生すると、負荷に印加されていた大電圧がＩＧＢＴ５００のコレクタ電極１１とエミッタ電極１２との間に印加されるので、瞬間的にコレクタ−エミッタ間に負荷短絡電流の大電流が流れる。正孔による負荷短絡電流は、図６に示したようにｐ形ベース層４及びｐ＋形コンタクト層１０を流れることでそれぞれの層で電圧降下ＶＡ及びＶＢを生じる。ｐ形ベース層４及びｐ＋形コンタクト層１０の内部抵抗をそれぞれ、Ｒ２及びＲ１とすると、ｐ形ベース層４中のｐ形不純物濃度は図２及び図７に示した不純物濃度プロファイルを有すること、及びｐ＋形コンタクト層１０は、ｐ形ベース層４のｐ形不純物濃度の最大値よりもさらに高い濃度を有すること、とにより、Ｒ２＞＞Ｒ１となる。コレクタ−エミッタ間電流をＩＣＥとすれば、ＶＡ＝Ｒ２×ＩＣＥ、ＶＢ＝Ｒ１×ＩＣＥとなり、ｐ形ベース層４の上端部４Ｂにおいて、ゲート電極５０８とｐ形ベース層４との間にかかる電圧は、ＶＧＥ−ＶＢとなる。また、ｐ形ベース層４の底端部４Ａにおいて、ゲート電極５０８とｐ形ベース層４との間にかかる電圧は、ＶＧＥ−（ＶＡ＋ＶＢ）となる。
【００２２】
図８は、ゲート電極とｐ形ベース層との間にかかる電圧（以後、ゲート・ベース間電圧）が、コレクタ−エミッタ間電流により減少するグラフを、それぞれ、ｐ形ベース層４の上端部４Ｂ（図中Ｂ）及び底端部４Ａ（図中Ａ）に対して示す。ＩＧＢＴ５００のコレクタ−エミッタ間に定格電流が流れている時は、ゲート・ベース間電圧は、正孔電流による電圧降下の影響は少なく、ｐ形ベース層４の上端部４Ｂ及び底端部４Ａのそれぞれの反転分布層形成の閾値ＶＴＢ及びＶＴＡより十分に大きいので、ＩＧＢＴ５００は安定したオン状態である。ここで、負荷短絡が発生すると、コレクタ−エミッタ間電流が急増し、ゲート・ベース間電圧が急激に低下する。ｐ形ベース層４の底端部４Ａの方が、上端部４Ｂに比べて正孔電流による電圧降下が大きいので、ゲート・ベース層間電圧が急減する。しかしながら、ｐ形ベース層４の上端部４Ｂの方が、底端部４Ａに比べて反転分布層形成の閾値ＶＴＢが大きいので、ゲート・ベース間電圧は、ｐ形ベース層４の上端部４Ｂの反転分布層形成の閾値ＶＴＢに達して、ｐ形ベース層４の上端部４Ｂの方が先にピンチオフ状態になる。このため、ＩＧＢＴ５００のコレクタ−エミッタ間の電流ＩＣＥは、このピンチオフにおける飽和電流に固定され、これが負荷短絡電流となる。このピンチオフによる飽和電流を低く抑えるほど、ＩＧＢＴ５００の負荷短絡耐量を大きくすることができる。
【００２３】
次に、本実施形態に係るＩＧＢＴ１００に関して上記と同様に、負荷短絡発生時についての動作を説明する。図９に、本実施形態に係るＩＧＢＴ１００のｐ形ベース層中のｐ形不純物濃度のプロファイル（図２及び図７と同様）及び反転分布層形成の閾値の深さ方向の変化を示したものである。本実施形態に係るＩＧＢＴ１００のゲート絶縁膜７の膜厚を、図３のようにｐ形不純物濃度の増加に合わせ増加させている。一般に、ゲート絶縁膜を厚くするほど、ゲート絶縁膜とｐ形ベース層間の反転分布層が形成されにくくなるので、反転分布層形成の閾値はあがる。本実施形態では、ｐ形不純物濃度の低下による反転分布層形成の閾値の低下以上に、ゲート絶縁膜による閾値の上昇となるように、ｐ形半導体層４の底端部４Ａにおけるゲート絶縁膜７の第１の部分７Ａの膜厚が、ｐ形半導体層４の上端部４Ｂにおけるゲート絶縁膜７の第２の部分７Ｂの膜厚よりも厚くなるように形成されている。この結果、図９に示したように、ｐ形ベース層４の底端部４Ａにおける閾値ＶＴＡが上端部４Ｂにおける閾値ＶＴＢよりも高くなっている。
【００２４】
本実施形態に係るＩＧＢＴ１００では、比較例に係るＩＧＢＴ５００と違い、ｐ形ベース層４の底端部４Ａにおける反転分布層形成の閾値ＶＴＡが上端部４Ｂにおける反転分布層形成の閾値ＶＴＢよりも高い。このため、図１０に示したように、本実施形態に係るＩＧＢＴ１００の負荷側で負荷短絡が発生すると、ｐ形ベース層４の底端部４Ａで上端部４Ｂよりも先にピンチオフが発生し、このときのピンチオフによる飽和電流が負荷短絡電流になる。この結果、本実施系に係るＩＧＢＴ１００は、比較例に係るＩＧＢＴ５００よりも負荷短絡電流が遙かに低いので、遙かに高い負荷短絡耐量を有する。
【００２５】
以上説明したように、本実施形態に係るＩＧＢＴ１００では、ゲート電極８は、ゲート絶縁膜７の第１の部分７Ａを介してｎ−形ベース層３とｐ形ベース層４の底端部４Ａとに対向する第１の部分８Ａと、ゲート電極８の第１の部分８Ａの上部と連続し、ゲート絶縁膜７の第２の部分７Ｂを介してｐ形ベース層４の上端部４Ｂとｎ＋形ソース層５とに対向する第２の部分８Ｂと、を有する。ゲート絶縁膜７の第１の部分７Ａとｐ形ベース層４の底端部４Ａとの間に反転分布層が形成される閾値ＶＴＡは、ゲート絶縁膜７の第２の部分７Ｂとｐ形ベース層４の上端部４Ｂとの間に反転分布層が形成される閾値ＶＴＢ以上となるように、ゲート電極８が形成されている。これにより、ｐ形ベース層４の上端部４Ｂよりも底端部４Ａにおいて先にピンチオフが発生して、本実施形態に係るＩＧＢＴ１００は低いオン抵抗を有しながら、高い負荷短絡耐量を有する。
【００２６】
特に、本実施形態では、ゲート電極８が、ゲート絶縁膜７の第１の部分７Ａの膜厚を第２の部分７Ｂの膜厚よりも厚くしたゲート絶縁膜７を介して、トレンチ６内に形成されることで、ゲート絶縁膜７の第１の部分７Ａとｐ形ベース層４の底端部４Ａとの間に反転分布層が形成される閾値ＶＴＡが、ゲート絶縁膜７の第２の部分７Ｂとｐ形ベース層４の上端部４Ｂとの間に反転分布層が形成される閾値ＶＴＢ以上となるようにしている。
【００２７】
本実施形態に係るＩＧＢＴ１００は、ｐ＋形コレクタ層１とｎ−形ベース層３との間にｎ＋形バッファ層２を備えているが、ｎ−形ベース層３が十分に厚くてｐ形ベース層３からｐ＋形コレクタ層１へ空乏層が達しない構造であれば、省略することも可能である。
【００２８】
次に本実施形態の変形例に係るＩＧＢＴ５００を図１１を用いて説明する。図１１は、本実施形態の変形例に係るＩＧＢＴ５００の要部断面図である。図１２は、本実施形態の変形例に係るＩＧＢＴ５００のゲート絶縁膜厚のトレンチ深さ方向に沿った変化を示すグラフである。図１３は、本実施形態の変形例に係るＩＧＢＴ５００のｐ形ベース層のｐ形不純物濃度のプロファイルと閾値の深さ方向の変化を示すグラフである。図１４は、本実施形態の変形例に係るＩＧＢＴ５００のゲート・ベース間電圧とコレクタ−エミッタ間電流の関係を示すグラフである。
【００２９】
第１の実施形態のＩＧＢＴ１００において、ゲート絶縁膜７の第２の部分７Ｂの膜厚が、ｐ形ベース層４中のｐ形不純物濃度の変化に合わせて、ｐ形ベース層４の上端部４Ｂの深さＢからｐ形ベース層４の底端部４Ａの深さＡに向かって指数関数的に増加していた。これに対して、図１１及び図１２に示したように、本実施形態の変形例に係るＩＧＢＴ１０１では、ｐ形ベース層４中のｐ形不純物濃度によらず、ゲート絶縁膜７の第２の部分７Ｂの膜厚は一定の厚さを有し、第１の部分７Ａの膜厚より薄く形成される。これ以外の点においては、本変形例に係るＩＧＢＴ１０１は、本実施形態に係るＩＧＢＴ１００と同じ構造を有する。
【００３０】
本変形例においても、ｐ形ベース層４の上端部４Ｂにおけるゲート絶縁膜７の第２の部分７Ｂの厚さに対して第１の部分７Ａの厚さを厚くすることで、第１の部分７Ａの反転分布層形成の閾値ＶＴＡを高く設定している。しかしながら、本実施形態に係るＩＧＢＴ１００は、第１の部分７Ａにおける反転分布層形成の閾値ＶＴＡよりも第２の部分７Ｂにおける反転分布層形成の閾値ＶＴＢを高く形成したが、本変形例に係るＩＧＢＴ１０１は、図１３に示したように、第１の部分７Ａにおける反転分布層形成の閾値ＶＴＡと第２の部分７Ｂにおける反転分布層形成の閾値ＶＴＢとをほぼ同じ閾値になるように設定している。このようにしても、図１４に負荷短絡時のピンチオフの様子を示したように、本変形例に係るＩＧＢＴ１０１では、ｐ形ベース層４の底端部４Ａの方が上端部４Ｂよりも先にピンチオフ状態になるので飽和電流値が小さくなり、負荷短絡電流を低くすることができるため、負荷短絡耐量が向上する。
【００３１】
本変形例に係るＩＧＢＴ１０１においても、ゲート絶縁膜７の第１の部分７Ａとｐ形ベース層４の底端部４Ａとの間に反転分布層が形成される閾値ＶＴＡは、ゲート絶縁膜７の第２の部分７Ｂとｐ形ベース層４の上端部４Ｂとの間に反転分布層が形成される閾値ＶＴＢ以上となるように、ゲート電極８が形成されている。これにより、ｐ形ベース層４の上端部４Ｂよりも底端部４Ａにおいて先にピンチオフが発生して、本実施形態に係るＩＧＢＴ１００は低いオン抵抗を有しながら、高い負荷短絡耐量を有する。
【００３２】
なお、本実施形態に係るＩＧＢＴ１００及び変形例に係るＩＧＢＴ１０１においては、ゲート電極８が、ゲート絶縁膜７の第１の部分７Ａの膜厚を第２の部分７Ｂの膜厚よりも厚くしたゲート絶縁膜７を介して、トレンチ６内に形成されることで、ゲート絶縁膜７の第１の部分７Ａとｐ形ベース層４の底端部４Ａとの間に反転分布層が形成される閾値ＶＴＡが、ゲート絶縁膜７の第２の部分７Ｂとｐ形ベース層４の上端部４Ｂとの間に反転分布層が形成される閾値ＶＴＢ以上となるようにしている。
【００３３】
これに対して、詳細は省略するが、ゲート絶縁膜７の第１の部分７Ａは、第２の部分７Ｂと同じ膜厚を有するが、第２の部分の誘電率より低い誘電率をもつ誘電体で構成されることによっても、上記本実施形態及び変形例の効果を実現させることも可能である。例えば、ゲート絶縁膜７の第１の部分７Ａを酸化シリコンとし、第２の部分７Ｂを窒化シリコンとすることができる。勿論、ゲート絶縁膜７の第１の部分７Ａの膜厚を第２の部分７Ｂの膜厚より厚くすることと、第１の部分７Ａの誘電率が第２の部分７Ｂの誘電率より低くなるようにそれぞれの誘電体材料を選ぶことを併用することは可能である。
【００３４】
（第２の実施形態）
次に第２の実施形態に係るＩＧＢＴ２００を、図１５を用いて説明する。図１５は、本実施形態に係るＩＧＢＴ２００の要部断面図である。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。
【００３５】
図４に示したように、本実施形態に係るＩＧＢＴ２００は、第１の実施形態に係るＩＧＢＴ１００において、ゲート絶縁膜７の第１の部分７Ａ及び第２の部分７Ｂを同じ誘電体膜で同じ厚さに形成されている点と、及びゲート電極８の第１の部分が第２の部分よりも低いフェルミレベルを有するように形成されている点において、第１の実施形態に係るＩＧＢＴ１００と相異する。これ以外は、ＩＧＢＴ２００は、ＩＧＢＴ１００と同じ構造を有する。
【００３６】
反転分布層形成の閾値Ｖｔｈは、一般に下記の式（１）により表される。ここで、ＶＦＢはフラットバンド電圧で、ＶＦＢ＝（ＥＦ−ＥＦＭ）／ｑであり、ＥＦはｐ形ベース層のフェルミレベル、ＥＦＭはゲート電極のフェルミレベル、ｑは電荷素量である。ψＢ＝（Ｅｉ−ＥＦ）／ｑであり、Ｅｉはｐ形ベース層の真性フェルミレベルある。εＳはシリコンの誘電率であり、ＮＡはアクセプタ密度であり、ＣＯはゲート絶縁膜の静電容量である。
【００３７】
【数１】
2012204377.tif 000003
【００３８】
ＶＦＢは、ゲート電極のフェルミレベルＥＦＭが高いほど（エネルギー準位が高いほど）負の値が大きくなるので、式（１）よりＶｔｈは低くなる。従って、ゲート電極８の第１の部分８ＡのフェルミレベルＥＦＭを、第２の部分８ＢのフェルミレベルＥＦＭより低く設定することで、ゲート絶縁膜７の第１の部分７Ａとｐ形ベース層４の底端部４Ａとの間に反転分布層が形成される閾値ＶＴＡは、ゲート絶縁膜７の第２の部分７Ｂとｐ形ベース層４の上端部４Ｂとの間に反転分布層が形成される閾値ＶＴＢより高く設定することができる。
【００３９】
図７に示したように、ｐ形ベース層４のｐ形不純物濃度がｐ形ベース層４の上端部４Ｂから底端部４Ｂに向けて指数関数的に減少することにより、ゲート絶縁膜７の第１の部分７Ａとｐ形ベース層４の底端部４Ａとの間に反転分布層が形成される閾値ＶＴＡは、ゲート絶縁膜７の第２の部分７Ｂとｐ形ベース層４の上端部４Ｂとの間に反転分布層が形成される閾値ＶＴＢより低くなっている。そこで、本実施形態に係るＩＧＢＴ２００では、上記ｐ形ベース層４内のｐ形不純物濃度が反転分布層形成の閾値に与える影響を打ち消し、さらに、ゲート絶縁膜７の第１の部分７Ａとｐ形ベース層４の底端部４Ａとの間に反転分布層が形成される閾値ＶＴＡが、ゲート絶縁膜７の第２の部分７Ｂとｐ形ベース層４の上端部４Ｂとの間に反転分布層が形成される閾値ＶＴＢ以上となるように、ゲート電極８の第１の部分８ＡのフェルミレベルＥＦＭが、第２の部分８ＢのフェルミレベルＥＦＭより低く設定される。
【００４０】
上記のように、ゲート電極８の第１の部分８Ａと第２の部分８Ｂのフェルミレベルを設定することによって、図１０又は図１４に示したように、第１の実施形態又はその変形例と同様な効果を得ることができる。
【００４１】
ゲート電極８の第１の部分８ＡのフェルミレベルＥＦＭが、第２の部分８ＢのフェルミレベルＥＦＭより低いゲート電極８の一例としては、ゲート電極８の第１の部分をｐ形にドープされたポリシリコンで構成し、ゲート電極８の第２の部分をｎ形にドープされたポリシリコンで構成することができる。また、ゲート電極８の第１の部分８Ａと第２の部分８Ｂがそれぞれｐ形半導体とｎ形半導体であれば、ポリシリコン以外の導電性の高い半導体層をゲート電極８の第１の部分８Ａ及び第２の部分８Ｂに用いることも可能である。
【００４２】
または、ゲート電極８の第１の部分８Ａを第１の半導体層で構成し、第２の部分８Ｂを第２の半導体層で構成し、第１の半導体層の電子親和力が第２の半導体層の電子親和力よよりも大きい構成とすることでも、ゲート電極８の第１の部分８ＡのフェルミレベルＥＦＭが、第２の部分８ＢのフェルミレベルＥＦＭより低いゲート電極８とすることができる。例えば、第１の半導体としてｎ形ポリシリコンを用い、第２の半導体としてｎ形炭化シリコン（ＳｉＣ）を用いることができる。更に、上述のように、第１の半導体をｐ形とし、第２の半導体をｎ形とすることで、ゲート電極８の第１の部分８Ａのフェルミレベルをさらに第２の部分８Ｂより低くすることができる。
【００４３】
以上説明したように、本実施形態に係るＩＧＢＴ２００においても、第１の実施形態に係るＩＧＢＴ１００と同様に、ゲート電極８は、ゲート絶縁膜７の第１の部分７Ａを介してｎ−形ベース層３とｐ形ベース層４の底端部４Ａとに対向する第１の部分８Ａと、ゲート電極８の第１の部分８Ａの上部と連続し、ゲート絶縁膜７の第２の部分７Ｂを介してｐ形ベース層４の上端部４Ｂとｎ＋形ソース層５とに対向する第２の部分８Ｂと、を有する。ゲート絶縁膜７の第１の部分７Ａとｐ形ベース層４の底端部４Ａとの間に反転分布層が形成される閾値ＶＴＡは、ゲート絶縁膜７の第２の部分７Ｂとｐ形ベース層４の上端部４Ｂとの間に反転分布層が形成される閾値ＶＴＢ以上となるように、ゲート電極８が形成されている。これにより、ｐ形ベース層４の上端部４Ｂよりも底端部４Ａにおいて先にピンチオフが発生して、本実施形態に係るＩＧＢＴ１００は低いオン抵抗を有しながら、高い負荷短絡耐量を有する。
【００４４】
特に、本実施形態では、ゲート電極８が、ゲート電極８の第１の部分８ＡのフェルミレベルＥＦＭが、第２の部分８ＢのフェルミレベルＥＦＭより低くなるようにゲート絶縁膜７を介してトレンチ６内に形成されることで、ゲート絶縁膜７の第１の部分７Ａとｐ形ベース層４の底端部４Ａとの間に反転分布層が形成される閾値ＶＴＡが、ゲート絶縁膜７の第２の部分７Ｂとｐ形ベース層４の上端部４Ｂとの間に反転分布層が形成される閾値ＶＴＢ以上となるようにしている。
【００４５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４６】
１  ｐ＋形コレクタ層
２  ｎ＋形バッファ層
３  ｎ−形ベース層
４  ｐ形ベース層
５  ｎ＋形ソース層
６  トレンチ
７、７Ａ、７Ｂ  ゲート絶縁膜
８、８Ａ、８Ｂ、２８、２８Ａ、２８Ｂ  ゲート電極
９  層間絶縁膜
１０  ｐ＋形コンタクト層
１１  コレクタ電極
１２  ソース電極
１００、１０１、２００、５００電力用半導体装置
Ｒ１、Ｒ２  抵抗
【図１】
2012204377.tif 000004
【図２】
2012204377.tif 000005
【図３】
2012204377.tif 000006
【図４】
2012204377.tif 000007
【図５】
2012204377.tif 000008
【図６】
2012204377.tif 000009
【図７】
2012204377.tif 000010
【図８】
2012204377.tif 000011
【図９】
2012204377.tif 000012
【図１０】
2012204377.tif 000013
【図１１】
2012204377.tif 000014
【図１２】
2012204377.tif 000015
【図１３】
2012204377.tif 000016
【図１４】
2012204377.tif 000017
【図１５】
2012204377.tif 000018