(57)【要約】【課題】ゲートリセスの深さの制御を安定的に行なえるようにして、ノーマリオフ動作のデバイスを安定的に作製できるようにする。【解決手段】半導体装置を、基板１の上方に設けられたＧａＮ電子走行層２と、ＧａＮ電子走行層２上に設けられた第１ＡｌＧａＮ電子供給層３と、第１ＡｌＧａＮ電子供給層３上に設けられたＡｌＮ電子供給層４と、ＡｌＮ電子供給層４上に設けられた第２ＡｌＧａＮ電子供給層５と、第２ＡｌＧａＮ電子供給層５及びＡｌＮ電子供給層４に設けられたゲートリセス９と、ゲートリセス９に設けられたゲート電極１２とを備えるものとする。【選択図】図１
2012054471.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方に設けられたＧａＮ電子走行層と、
前記ＧａＮ電子走行層上に設けられた第１ＡｌＧａＮ電子供給層と、
前記第１ＡｌＧａＮ電子供給層上に設けられたＡｌＮ電子供給層と、
前記ＡｌＮ電子供給層上に設けられた第２ＡｌＧａＮ電子供給層と、
前記第２ＡｌＧａＮ電子供給層及び前記ＡｌＮ電子供給層に設けられたゲートリセスと、
前記ゲートリセスに設けられたゲート電極とを備えることを特徴とする半導体装置。
【請求項２】
前記第２ＡｌＧａＮ電子供給層上に設けられたＧａＮ保護層を備え、
前記ゲートリセスは、前記ＧａＮ保護層、前記第２ＡｌＧａＮ電子供給層及び前記ＡｌＮ電子供給層に設けられていることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記第２ＡｌＧａＮ電子供給層は、前記第１ＡｌＧａＮ電子供給層よりもＡｌ含有量が少ないことを特徴とする、請求項１又は２に記載の半導体装置。
【請求項４】
前記第２ＡｌＧａＮ電子供給層は、Ａｌ組成が１０％以下であることを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記ＡｌＮ電子供給層は、厚さが３ｎｍ以下であることを特徴とする、請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
変圧器と、
前記変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、
前記高圧回路は、トランジスタを含み、
前記トランジスタは、
基板の上方に設けられたＧａＮ電子走行層と、
前記ＧａＮ電子走行層上に設けられた第１ＡｌＧａＮ電子供給層と、
前記第１ＡｌＧａＮ電子供給層上に設けられたＡｌＮ電子供給層と、
前記ＡｌＮ電子供給層上に設けられた第２ＡｌＧａＮ電子供給層と、
前記第２ＡｌＧａＮ電子供給層及び前記ＡｌＮ電子供給層に設けられたゲートリセスと、
前記ゲートリセスに設けられたゲート電極とを備えることを特徴とする電源装置。
【請求項７】
基板の上方にＧａＮ電子走行層を形成する工程と、
前記ＧａＮ電子走行層上に第１ＡｌＧａＮ電子供給層を形成する工程と、
前記第１ＡｌＧａＮ電子供給層上にＡｌＮ電子供給層を形成する工程と、
前記ＡｌＮ電子供給層上に第２ＡｌＧａＮ電子供給層を形成する工程と、
前記第２ＡｌＧａＮ電子供給層及び前記ＡｌＮ電子供給層にゲートリセスを形成する工程と、
前記ゲートリセスにゲート電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項８】
前記ゲートリセス形成工程において、前記第２ＡｌＧａＮ電子供給層を選択ドライエッチングすることによって前記ゲートリセスを形成することを特徴とする、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記選択ドライエッチングは、塩素系ガス及び弗素系ガス、又は、塩素系ガスを用いる選択ドライエッチングであることを特徴とする、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記ゲートリセス形成工程において、前記ＡｌＮ電子供給層を選択ウェットエッチングすることによって前記ゲートリセスを形成することを特徴とする、請求項７〜９のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、電源装置に関する。
【背景技術】
【０００２】
窒化物半導体デバイスは、高い飽和電子速度やワイドバンドギャップなどの特徴を有する。この特徴を利用して高耐圧・高出力デバイスの開発が活発に行われている。
このような高耐圧・高出力デバイスに用いられる窒化物半導体デバイスとしては、電界効果トランジスタ、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）がある。
【０００３】
例えば、ＧａＮ電子走行層上にＡｌＧａＮ電子供給層を積層したＨＥＭＴ構造を有するＧａＮ−ＨＥＭＴがある。ＧａＮ−ＨＥＭＴでは、ＡｌＧａＮとＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じ、これにより、ピエゾ分極が生じる。そして、ピエゾ分極及びＡｌＧａＮの自発分極によって、高濃度の２次元電子ガスが得られる。このため、ＧａＮ−ＨＥＭＴによって高耐圧・高出力デバイスを実現することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−９８４５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、これまでは、窒化物半導体デバイス（ＧａＮ系デバイス）では、ノーマリオン動作のデバイスに関する報告がほとんどであった。
しかし、例えばノーマリオンタイプのトランジスタでは、故障時に電流が流れ続けてしまうため、ノーマリオフタイプのトランジスタにするのが好ましい。
ノーマリオフタイプのトランジスタは、閾値電圧を正にすることで実現することができる。そして、閾値電圧を正にするには、ゲートリセスを設け、ゲートリセスの深さを正確に制御することが必要である。
【０００６】
しかしながら、従来の窒化物半導体デバイスでは、ドライエッチングによってゲートリセスを形成しており、現状では、好適なドライエッチング技術が確立していないため、ゲートリセスの深さの制御を安定的に行なうのは難しい。このため、ゲートリセスの深さにばらつきが生じ、閾値電圧を安定的に正にすることができず、ノーマリオフ動作のデバイスを安定的に作製することができなかった。
【０００７】
そこで、ゲートリセスの深さの制御を安定的に行なえるようにして、ノーマリオフ動作のデバイスを安定的に作製できるようにしたい。
【課題を解決するための手段】
【０００８】
このため、本半導体装置は、基板の上方に設けられたＧａＮ電子走行層と、ＧａＮ電子走行層上に設けられた第１ＡｌＧａＮ電子供給層と、第１ＡｌＧａＮ電子供給層上に設けられたＡｌＮ電子供給層と、ＡｌＮ電子供給層上に設けられた第２ＡｌＧａＮ電子供給層と、第２ＡｌＧａＮ電子供給層及びＡｌＮ電子供給層に設けられたゲートリセスと、ゲートリセスに設けられたゲート電極とを備えることを要件とする。
【０００９】
本電源装置は、変圧器と、変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、高圧回路は、トランジスタを含み、トランジスタは、基板の上方に設けられたＧａＮ電子走行層と、ＧａＮ電子走行層上に設けられた第１ＡｌＧａＮ電子供給層と、第１ＡｌＧａＮ電子供給層上に設けられたＡｌＮ電子供給層と、ＡｌＮ電子供給層上に設けられた第２ＡｌＧａＮ電子供給層と、第２ＡｌＧａＮ電子供給層及びＡｌＮ電子供給層に設けられたゲートリセスと、ゲートリセスに設けられたゲート電極とを備えることを要件とする。
【００１０】
本半導体装置の製造方法は、基板の上方にＧａＮ電子走行層を形成する工程と、ＧａＮ電子走行層上に第１ＡｌＧａＮ電子供給層を形成する工程と、第１ＡｌＧａＮ電子供給層上にＡｌＮ電子供給層を形成する工程と、ＡｌＮ電子供給層上に第２ＡｌＧａＮ電子供給層を形成する工程と、第２ＡｌＧａＮ電子供給層及びＡｌＮ電子供給層にゲートリセスを形成する工程と、ゲートリセスにゲート電極を形成する工程とを備えることを要件とする。
【発明の効果】
【００１１】
したがって、本半導体装置及びその製造方法、電源装置によれば、ゲートリセスの深さの制御を安定的に行なえるようになり、ノーマリオフ動作のデバイスを安定的に作製できるという利点がある。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態にかかる半導体装置の構成を示す模式的断面図である。
【図２】（Ａ）〜（Ｆ）は、第１実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図３】（Ａ）〜（Ｅ）は、第１実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図４】第１実施形態の変形例にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図５】（Ａ）〜（Ｃ）は、第１実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図６】第１実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図７】ＧａＮのエッチングレート、ＡｌＮのエッチングレート、及び、これらのエッチング選択比を示す図面である。
【図８】（Ａ）〜（Ｃ）は、第１実施形態にかかる半導体装置の効果を説明するための図面である。
【図９】第２実施形態にかかる電源装置の構成を示す模式的断面図である。
【図１０】第１実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。
【発明を実施するための形態】
【００１３】
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法、電源装置について説明する。
［第１実施形態］
まず、第１実施形態にかかる半導体装置及びその製造方法について、図１〜図８を参照しながら説明する。
【００１４】
本実施形態にかかる半導体装置は、化合物半導体装置であり、特に、窒化物半導体材料を用いた高耐圧・高出力デバイスである。なお、窒化物半導体デバイスともいう。
また、本半導体装置は、窒化物半導体材料を用いた電界効果トランジスタを備える。なお、窒化物半導体電界効果トランジスタともいう。
具体的には、本半導体装置は、ＧａＮ系半導体材料を用い、ノーマリオフ動作するＧａＮ−ＨＥＭＴを備える。なお、ＧａＮ−ＨＥＭＴをＧａＮ系デバイスあるいは半導体素子ともいう。
【００１５】
本ＧａＮ−ＨＥＭＴは、図１に示すように、半絶縁性のＳｉＣ基板１上に、ＧａＮ電子走行層２、第１ＡｌＧａＮ電子供給層３、ＡｌＮ電子供給層４、第２ＡｌＧａＮ電子供給層５、ＧａＮ保護層６を積層させた半導体積層構造を備える。なお、これを、窒化物半導体積層構造、あるいは、化合物半導体積層構造ともいう。
ここでは、電子供給層８は、第１ＡｌＧａＮ層３、ＡｌＮ層４、第２ＡｌＧａＮ層５の３層構造になっている。つまり、ＧａＮ−ＨＥＭＴのＡｌＧａＮ電子供給層３，５の内部にＡｌＮ層４を設けた構造になっている。このため、電子供給層８はＡｌＧａＮ／ＡｌＮ／ＡｌＧａＮ電子供給層である。このような構造になっているため、後述するように、ゲートリセス９の深さの高精度な制御を安定的に行なうことができ、即ち、ゲートリセス９の深さを正確に制御でき、かつ、その制御を安定的に行なえるようになり、ノーマリオフ動作のデバイスを安定的に作製することが可能となる。
【００１６】
本実施形態では、第１ＡｌＧａＮ電子供給層３及び第２ＡｌＧａＮ電子供給層５は、いずれも、例えばｎ−Ａｌ０．１６Ｇａ０．８４Ｎ層であり、その厚さは例えば約１〜約１００ｎｍ程度である。ここでは、ｎ型不純物として例えばＳｉが約４×１０１８ｃｍ−３程度ドーピングされている。なお、第１ＡｌＧａＮ電子供給層３及び第２ＡｌＧａＮ電子供給層５は、ｎ−Ａｌ０．１６Ｇａ０．８４Ｎ層としているが、第１ＡｌＧａＮ電子供給層３はｎ−ＡｌｘＧａ１−ｘＮ層（０＜ｘ≦１）であれば良く、第２ＡｌＧａＮ電子供給層５はｎ−ＡｌｙＧａ１−ｙＮ層（０＜ｙ＜１）であれば良い。
【００１７】
なお、ここでは、第１ＡｌＧａＮ電子供給層３と第２ＡｌＧａＮ電子供給層５は、Ａｌ含有量（Ａｌ組成）が同一になっているが、これに限られるものではない。後述するように、ゲートリセス９を形成する際に、第２ＡｌＧａＮ電子供給層５はＡｌＮ電子供給層４に対して選択的にエッチングされるが、この場合のエッチング選択比は、第２ＡｌＧａＮ電子供給層５のＡｌ含有量を少なくするほど大きくなる。つまり、ＡｌＮ電子供給層４に対する第２ＡｌＧａＮ電子供給層５のエッチング選択性を確実に確保するためには、第２ＡｌＧａＮ電子供給層５のＡｌ含有量を少なくするのが好ましい。例えば、第２ＡｌＧａＮ電子供給層５は、Ａｌ組成が例えば約１０％以下であることが好ましい。また、第２ＡｌＧａＮ電子供給層５のＡｌ含有量（Ａｌ組成）は、ＡｌＮ電子供給層４に対するエッチング選択比が例えば約１０以上になるように設定するのが好ましい。この場合、第２ＡｌＧａＮ電子供給層５は、第１ＡｌＧａＮ電子供給層３よりもＡｌ含有量が少なくなる。つまり、第２ＡｌｙＧａ１−ｙＮ電子供給層５のｙの値が、第１ＡｌｘＧａ１−ｘＮ電子供給層３のｘの値よりも小さくなる。
【００１８】
ＡｌＮ電子供給層４は、ｉ−ＡｌＮ層であり、その厚さは例えば約１〜３ｎｍである。特に、ＡｌＮ電子供給層４の厚さは約３ｎｍ以下であることが好ましい。ＡｌＮ電子供給層４の厚さが約３ｎｍよりも厚くなると、良好な結晶性が得られなくなるからである。なお、本実施形態では、ＡｌＮ電子供給層４をｉ−ＡｌＮ層としているが、これに限られるものではなく、ｎ−ＡｌＮ層としても良い。この場合、ｎ型不純物として例えばＳｉが約４×１０１８ｃｍ−３程度ドーピングされているものとすれば良い。
【００１９】
そして、このような半導体積層構造の上方に、ソース電極１０、ドレイン電極１１及びゲート電極１２を備える。
つまり、本ＧａＮ−ＨＥＭＴでは、第２ＡｌＧａＮ電子供給層５上に、ソース電極１０及びドレイン電極１１を備える。
また、ＧａＮ保護層６、第２ＡｌＧａＮ電子供給層５及びＡｌＮ電子供給層４にゲートリセス９が設けられており、このゲートリセス９にゲート電極１２が設けられている。
【００２０】
本実施形態では、半導体積層構造の表面全体がＳｉＮ膜（絶縁膜）７で覆われている。ここでは、ＳｉＮ膜７は、ＧａＮ保護層６の表面からゲートリセス９内まで延びており、ＧａＮ保護層６の表面だけでなく、ゲートリセス９の底面及び側面も覆っている。つまり、ＳｉＮ膜７によって、半導体積層構造の表面に露出するＧａＮ保護層６の表面が覆われている。また、ＳｉＮ膜７によって、ゲートリセス９の底面に露出する第１ＡｌＧａＮ電子供給層３の表面が覆われている。さらに、ＳｉＮ膜７によって、ゲートリセス９の側面に露出するＧａＮ保護層６の側面、第２ＡｌＧａＮ電子供給層５の側面及びＡｌＮ電子供給層４の側面が覆われている。
【００２１】
そして、ゲート電極１２は、第１ＡｌＧａＮ電子供給層３上にＳｉＮ膜７を介して設けられている。つまり、ゲートリセス９内であって、少なくともゲートリセス９の底面に露出する第１ＡｌＧａＮ電子供給層３とゲート電極１２との間に、ＳｉＮ膜７が設けられている。
ここでは、半導体積層構造の表面を覆っているＳｉＮ膜７は、パッシベーション膜として機能し、ゲート電極１２と第１ＡｌＧａＮ電子供給層３との間のＳｉＮ膜７は、ゲート絶縁膜として機能する。
【００２２】
次に、本ＧａＮ−ＨＥＭＴ（半導体装置）の製造方法について、図２〜図７を参照しながら説明する。
まず、図２（Ａ）に示すように、半絶縁性のＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＣＶＤ；Metal Organic Chemical Vapor Deposition）法などによって、ｉ−ＧａＮ電子走行層２、第１ｎ−ＡｌＧａＮ電子供給層３、ｉ−ＡｌＮ電子供給層４、第２ｎ−ＡｌＧａＮ電子供給層５、ｎ−ＧａＮ保護層６を積層させて半導体積層構造を形成する。
【００２３】
つまり、半絶縁性ＳｉＣ基板１の上方にｉ−ＧａＮ電子走行層２を形成する。次いで、ｉ−ＧａＮ電子走行層２上に第１ｎ−ＡｌＧａＮ電子供給層３を形成する。次に、第１ｎ−ＡｌＧａＮ電子供給層３上にｉ−ＡｌＮ電子供給層４を形成する。次いで、ｉ−ＡｌＮ電子供給層４上に第２ｎ−ＡｌＧａＮ電子供給層５を形成する。次に、第２ｎ−ＡｌＧａＮ電子供給層５上にｎ−ＧａＮ保護層６を形成する。これにより、ｎ−ＡｌＧａＮ層３、ｉ−ＡｌＮ層４及びｎ−ＡｌＧａＮ層５の３層構造の電子供給層８を含む半導体積層構造が形成される。
【００２４】
ここで、ｉ−ＧａＮ電子走行層２は、その厚さが例えば約１００〜約１０００ｎｍ程度である。
また、第１ｎ−ＡｌＧａＮ電子供給層３は、例えばｎ−Ａｌ０．１６Ｇａ０．８４Ｎ層であり、その厚さが例えば約１〜約１００ｎｍ程度である。ここでは、ｎ型不純物として例えばＳｉを用い、ドーピング濃度は例えば約４×１０１８ｃｍ−３程度である。
【００２５】
また、ｉ−ＡｌＮ電子供給層４は、その厚さが例えば約１〜約３ｎｍ程度である。なお、ＡｌＮ電子供給層４はｎ型不純物として例えばＳｉが約４×１０１８ｃｍ−３程度ドーピングされていても良い。また、良好な結晶性を得るためには、厚さが例えば約３ｎｍ以下のｉ−ＡｌＮ電子供給層４を形成するのが好ましい。
また、第２ｎ−ＡｌＧａＮ電子供給層５は、例えばｎ−Ａｌ０．１６Ｇａ０．８４Ｎ層であり、その厚さが例えば約１〜約１００ｎｍ程度である。ここでは、ｎ型不純物として例えばＳｉを用い、ドーピング濃度が例えば約４×１０１８ｃｍ−３程度である。
【００２６】
なお、後述するように、ゲートリセス９を形成する際に、第２ｎ−ＡｌＧａＮ電子供給層５はＡｌＮ電子供給層４に対して選択的にエッチングされるが、この場合のエッチング選択比は、第２ｎ−ＡｌＧａＮ電子供給層５のＡｌ含有量を少なくするほど大きくなる。つまり、ＡｌＮ電子供給層４に対する第２ｎ−ＡｌＧａＮ電子供給層５のエッチング選択性を確実に確保するためには、第１ｎ−ＡｌＧａＮ電子供給層３よりもＡｌ含有量が少ない第２ｎ−ＡｌＧａＮ電子供給層５を形成するのが好ましい。例えば、Ａｌ組成が例えば約１０％以下の第２ｎ−ＡｌＧａＮ電子供給層５を形成するのが好ましい。
【００２７】
また、ｎ−ＧａＮ保護層６は、その厚さが例えば約１〜約１０ｎｍ程度である。ここでは、ｎ型不純物として例えばＳｉを用い、ドーピング濃度が例えば約５×１０１８ｃｍ−３程度である。
次に、図２（Ｂ）に示すように、例えばフォトリソグラフィ技術を用いて、ソース電極形成領域及びドレイン電極形成領域よりもやや広めの窓１３Ａを有するレジストマスク１３を形成する。
【００２８】
次いで、図２（Ｃ）に示すように、レジストマスク１３を用い、例えば塩素系ガスを用いたドライエッチングによって、ソース電極形成領域及びドレイン電極形成領域のそれぞれのｎ−ＧａＮ保護層６及び第２ｎ−ＡｌＧａＮ電子供給層５の一部を除去する。
次に、図２（Ｄ）に示すように、ソース電極形成領域及びドレイン電極形成領域のそれぞれの第２ｎ−ＡｌＧａＮ電子供給層５上に、例えば蒸着・リフトオフ技術を用いて、例えばＴｉ／Ａｌからなるソース電極１０及びドレイン電極１１を形成する。
【００２９】
次いで、例えば約４００℃〜約６００℃の温度で熱処理を行なって、オーミック特性を得る。
次に、図２（Ｅ）に示すように、表面全体に窒化珪素膜（ＳｉＮ膜）１４を形成する。
次いで、図２（Ｆ）に示すように、例えばフォトリソグラフィ技術を用いて、ゲートリセス形成領域よりもやや広めの窓１５Ａを有するレジストマスク１５を形成する。
【００３０】
次に、図３（Ａ）に示すように、レジストマスク１５を用い、例えば弗素系ガスを用いたドライエッチングによって、ゲートリセス形成領域の窒化珪素膜１４を除去する。ここでは、エッチング条件は、ＳＦ６（＝１５ｓｃｃｍ）、ＲＦパワー（＝５０Ｗ）、ガス圧（２Ｐａ）である。
次いで、図３（Ｂ）に示すように、レジストマスク１５を用い、例えば塩素系ガス及び弗素系ガスを用いたドライエッチングによって、ゲートリセス形成領域のｎ−ＧａＮ保護層６及び第２ｎ−ＡｌＧａＮ電子供給層５を除去する。
【００３１】
ここでは、例えば塩素系ガス及び弗素系ガスを用いたドライエッチングを行なうことで、ｉ−ＡｌＮ電子供給層４に対して第２ｎ−ＡｌＧａＮ電子供給層５が選択的に除去される。つまり、例えば塩素系ガス及び弗素系ガスを用いた選択ドライエッチングが行なわれ、第２ｎ−ＡｌＧａＮ電子供給層５が除去され、ｉ−ＡｌＮ電子供給層４の表面でエッチングが止まる。このため、ｉ−ＡｌＮ電子供給層４はエッチング停止層として機能する。これは、エッチングガスとして弗素系ガスを用いることで、図６に示すように、ｉ−ＡｌＮ電子供給層４の表面にＡｌＦが形成され、ｉ−ＡｌＮ電子供給層４が削られにくくなるからである。ここでは、エッチング条件は、Ｃｌ２／ＳＦ６／Ａｒ（＝２５／１０／５ｓｃｃｍ）、ＲＦパワー（＝２０Ｗ）、ガス圧（２Ｐａ）である。このような条件下でドライエッチングを行なうことで、第２ｎ−ＡｌＧａＮ電子供給層５とｉ−ＡｌＮ電子供給層４とのエッチング選択性が確保される。これにより、ｎ−ＧａＮ保護層６及び第２ｎ−ＡｌＧａＮ電子供給層５にゲートリセス９が形成される。
【００３２】
なお、ここでは、塩素系ガス及び弗素系ガスを用いたドライエッチングを行なうことで、ｉ−ＡｌＮ電子供給層４に対して第２ｎ−ＡｌＧａＮ電子供給層５を選択的に除去するようにしているが、これに限られるものではない。例えば、塩素系ガスを用いたドライエッチングを行なうことで、ｉ−ＡｌＮ電子供給層４に対して第２ｎ−ＡｌＧａＮ電子供給層５を選択的に除去することもできる。
【００３３】
ここで、図７は、ＧａＮのエッチングレート、ＡｌＮのエッチングレート、及び、これらのエッチング選択比を示す図面である。
なお、ここでは、エッチングガスとしてＣｌ２／ＳＦ６／Ａｒを用い、Ｃｌ２とＡｒの総流量を３０ｓｃｃｍに固定し、ＳＦ６の流量を１０ｓｃｃｍに固定して、エッチングガス中のＣｌ２濃度［Ｃｌ２／（Ｃｌ２＋ＳＦ６＋Ａｒ）］を変化させている。また、図７中、実線ＡはＧａＮのエッチングレートの変化を示し、実線ＢはＡｌＮのエッチングレートの変化を示し、黒い四角でエッチング選択比をプロットしている。
【００３４】
図７に示すように、エッチングガス中のＣｌ２濃度が高くなると、ＡｌＮのエッチングレートは小さくなり、ＧａＮのエッチングレートは大きくなる。このため、エッチングガス中のＣｌ２濃度が高くなると、エッチング選択比（ＧａＮ／ＡｌＮ）は大きくなる。ここでは、エッチングガス中のＣｌ２濃度を変化させることで、エッチング選択比として２１．４程度の大きな値を得ることができている。
【００３５】
なお、ＡｌＧａＮのエッチングレートはＡｌ含有量によって変わるが、エッチングガス中のＣｌ２濃度に対するエッチングレートの変化を示す特性は、ＧａＮの場合と同様であるため、ここでは、説明の便宜上、ＧａＮのエッチングレート及びエッチング選択比を示して説明している。なお、ＧａＮのエッチングレートの変化を示す特性（実線Ａ）に対し、ＡｌＧａＮのエッチングレートの変化を示す特性は、エッチングレートが小さくなる方向（図７中、下方）へ移動する。そして、ＡｌＧａＮのＡｌ含有量が多くなるほど、エッチングレートが小さくなる方向への移動量が大きくなる。この結果、ＡｌＧａＮのＡｌ含有量が多くなるほど、エッチング選択比が小さくなる。このため、第２ｎ−ＡｌＧａＮ電子供給層５のＡｌ含有量（Ａｌ組成）によって、エッチングガス中のＣｌ２濃度を変化させることで得られるエッチング選択比は変わることになる。例えば、ｉ−ＡｌＮ電子供給層４に対するエッチング選択比が例えば約１０以上になるように、第２ｎ−ＡｌＧａＮ電子供給層５のＡｌ含有量を設定するのが好ましい。
【００３６】
次に、図３（Ｃ）に示すように、レジストマスク１５を剥離する。
その後、図３（Ｄ）に示すように、例えば燐酸を用いたウェットエッチングによって、ゲートリセス形成領域のｉ−ＡｌＮ電子供給層４を除去する。ここで、エッチングレート等を考慮すると、燐酸の液温は約８０℃程度にするのが好ましい。ここでは、例えば燐酸を用いたウェットエッチングを行なうことで、第１ｎ−ＡｌＧａＮ電子供給層３に対してｉ−ＡｌＮ電子供給層４が選択的に除去される。つまり、例えば燐酸を用いた選択ウェットエッチングが行なわれ、ｉ−ＡｌＮ電子供給層４が除去され、第１ｎ−ＡｌＧａＮ電子供給層３の表面でエッチングが止まる。このため、第１ｎ−ＡｌＧａＮ電子供給層３はエッチング停止層として機能する。これにより、ｉ−ＡｌＮ電子供給層４にゲートリセス９が形成される。
【００３７】
なお、ここでは、エッチング液（薬液）として燐酸を用いているが、これに限られるものではなく、例えば水酸化カリウム及びテトラ−メチル−アンモニウム−ハイドロオキサイド（ＴＭＡＨ）を用いても良い。この場合も、エッチングレート等を考慮して、液温は約８０℃程度にするのが好ましい。
なお、例えばフォトリソグラフィ技術によって形成されたレジストマスクを用い、例えば塩素系ガスを用いたドライエッチングによって、図４に示すように、ゲートリセス形成領域の第１ｎ−ＡｌＧａＮ電子供給層３の一部を除去しても良い。この場合、ドライエッチングは時間制御によるものである。そして、エッチング量は約１〜約２ｎｍ程度なのでゲートリセスの深さの制御性に影響を与えることはない。
【００３８】
次いで、図３（Ｅ）に示すように、例えば弗化水素酸を用いたウェットエッチングによって、窒化珪素膜１４を除去する。
次に、ゲート構造をＭＩＳ構造とし、かつ、半導体積層構造の表面を保護するために、図５（Ａ）に示すように、表面全体にＳｉＮ膜（絶縁膜）７を形成する。ここでは、ｎ−ＧａＮ保護層６の表面からゲートリセス９内まで延びており、ｎ−ＧａＮ保護層６の表面だけでなく、ゲートリセス９の底面及び側面も覆うＳｉＮ膜７を形成する。そして、半導体積層構造の最上層のｎ−ＧａＮ保護層６の表面を覆うＳｉＮ膜７の部分がパッシベーション膜となる。また、ゲートリセス９内に形成されているＳｉＮ膜７の部分、具体的には、ゲートリセス９の底面に露出する第１ｎ−ＡｌＧａＮ電子供給層３上に形成されているＳｉＮ膜７の部分はゲート絶縁膜となる。
【００３９】
次いで、図５（Ｂ）に示すように、例えばフォトリソグラフィ技術を用いて、ゲート電極形成領域に窓１６Ａを有するレジストマスク１６を形成する。
次に、図５（Ｃ）に示すように、例えば蒸着・リフトオフ技術を用いて、ゲート電極形成領域に、例えばＮｉ／Ａｕからなるゲート電極１２を形成する。ここでは、ゲートリセス９にゲート電極１２を形成する。つまり、ゲートリセス９内であって、ゲートリセス９の底面に露出する第１ｎ−ＡｌＧａＮ電子供給層３上にＳｉＮ膜７を介してゲート電極１２を形成する。
【００４０】
その後、ソース電極１０、ドレイン電極１１及びゲート電極１２の各電極の配線等を形成して、本ＧａＮ−ＨＥＭＴ（半導体装置）が完成する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、ゲートリセス９の深さの制御を安定的に行なえるようになり、ノーマリオフ動作のデバイスを安定的に作製できるという利点がある。
【００４１】
つまり、本実施形態によれば、電子供給層８を、ｎ−ＡｌＧａＮ層３、ｉ−ＡｌＮ層４及びｎ−ＡｌＧａＮ層５の３層構造とすることで、ゲートリセス９のエッチング量の安定性を確保することができる。これにより、閾値電圧の安定性を確保することができ、ひいては、ノーマリオフ動作するトランジスタを安定的に作製することが可能となるという利点がある。
【００４２】
また、電子供給層８をｎ−ＡｌＧａＮ層３とｎ−ＡｌＧａＮ層５との間にｉ−ＡｌＮ層４を挟んだ構造とすることで、２次元電子ガスが増加する効果が得られる。
ここで、図８（Ａ）は、ｉ−ＡｌＮ層４を有しない従来のＧａＮ−ＨＥＭＴのバンド構造を示している。また、図８（Ｂ）は、ｎ−ＡｌＧａＮ層３とｎ−ＡｌＧａＮ層５との間にｉ−ＡｌＮ層４を備える、本実施形態のＧａＮ−ＨＥＭＴのバンド構造を示している。また、図８（Ｃ）は、これらのバンド構造の一部を拡大して示している。なお、図８（Ｃ）中、実線Ａは本実施形態のＧａＮ−ＨＥＭＴのバンド構造を示しており、実線Ｂは従来のＧａＮ−ＨＥＭＴのバンド構造を示している。
【００４３】
図８（Ａ）〜図８（Ｃ）に示すように、ｎ−ＡｌＧａＮ層３とｎ−ＡｌＧａＮ層５との間にバンドギャップの大きいｉ−ＡｌＮ層４を設けることで、ｉ−ＡｌＮ層４を設けない場合と比較して、ｉ−ＧａＮ電子走行層２とのコンダクションバンドの不連続性が大きくなる。これにより、強い分極が生じ、２次元電子ガスが増加することになる。
このように、２次元電子ガスが増加することで、結晶成長後のシート抵抗が下がり、オン抵抗が低減し、この結果、高周波特性が向上することになる。
【００４４】
例えば、第１ｎ−ＡｌｘＧａ１−ｘＮ電子供給層３のＡｌ組成の範囲を０．１５≦ｘ≦１とし、第２ｎ−ＡｌｙＧａ１−ｙＮ電子供給層５のＡｌ組成の範囲を０．０９≦ｙ＜１とすることで、図８（Ｂ）、図８（Ｃ）に示すようなバンド構造が得られ、オン抵抗低減等の効果が得られる。
［第２実施形態］
次に、第２実施形態にかかる電源装置について、図９を参照しながら説明する。
【００４５】
本実施形態にかかる電源装置は、上述の第１実施形態にかかる半導体装置（ＧａＮ−ＨＥＭＴ）を備える電源装置である。
本電源装置は、図９に示すように、高圧の一次側回路（高圧回路）５１及び低圧の二次側回路（低圧回路）５２と、一次側回路５１と二次側回路５２との間に配設されるトランス（変圧器）５３とを備える。
【００４６】
一次側回路５１は、交流電源５４と、いわゆるブリッジ整流回路５５と、複数（ここでは４つ）のスイッチング素子５６ａ，５６ｂ，５６ｃ，５６ｄとを備えて構成される。また、ブリッジ整流回路５５は、スイッチング素子５６ｅを有している。
二次側回路５２は、複数（ここでは３つ）のスイッチング素子５７ａ，５７ｂ，５７ｃを備えて構成される。
【００４７】
本実施形態では、一次側回路５１のスイッチング素子５６ａ，５６ｂ，５６ｃ，５６ｄ，５６ｅが、第１実施形態のＧａＮ−ＨＥＭＴとされている。一方、二次側回路５２のスイッチング素子５７ａ，５７ｂ，５７ｃは、シリコンを用いた通常のＭＩＳ−ＦＥＴとされている。
したがって、本実施形態にかかる電源装置によれば、上述の第１実施形態にかかる半導体装置（ＧａＮ−ＨＥＭＴ）を、高圧回路に適用しているため、高出力の電源装置を実現することができるという利点がある。特に、上述の第１実施形態にかかる半導体装置（ＧａＮ−ＨＥＭＴ）を備えるため、ノーマリオフ動作を安定的に実現することができ、また、オン抵抗を低減し、高周波特性を向上させることができる。
［その他］
なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【００４８】
例えば、上述の第１実施形態では、ゲート電極１２は、第１ＡｌＧａＮ電子供給層３上に絶縁膜７を介して設けられているが、これに限られるものではない。例えば図１０に示すように、ゲートリセス９の底面に絶縁膜７を設けずに、ゲート電極１２を第１ＡｌＧａＮ電子供給層３上に設けても良い。つまり、第１ＡｌＧａＮ電子供給層３の表面に接するようにゲート電極１２を設けても良い。ここでは、絶縁膜７は、ｎ−ＧａＮ保護層６の表面からゲートリセス９内まで延びるようにしている。なお、絶縁膜７は、ｎ−ＧａＮ保護層６の表面のみを覆い、ゲートリセス９内には延びないようにしても良い。この場合、ゲート電極１２の側面に、ｎ−ＧａＮ保護層６の側面、第２ｎ−ＡｌＧａＮ電子供給層５の側面及びｉ−ＡｌＮ電子供給層４の側面が接することになる。
【００４９】
また、例えば、この第１実施形態の変形例を、上述の第２実施形態のものに適用することもできる。
以下、上述の各実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
基板の上方に設けられたＧａＮ電子走行層と、
前記ＧａＮ電子走行層上に設けられた第１ＡｌＧａＮ電子供給層と、
前記第１ＡｌＧａＮ電子供給層上に設けられたＡｌＮ電子供給層と、
前記ＡｌＮ電子供給層上に設けられた第２ＡｌＧａＮ電子供給層と、
前記第２ＡｌＧａＮ電子供給層及び前記ＡｌＮ電子供給層に設けられたゲートリセスと、
前記ゲートリセスに設けられたゲート電極とを備えることを特徴とする半導体装置。
【００５０】
（付記２）
前記第２ＡｌＧａＮ電子供給層上に設けられたＧａＮ保護層を備え、
前記ゲートリセスは、前記ＧａＮ保護層、前記第２ＡｌＧａＮ電子供給層及び前記ＡｌＮ電子供給層に設けられていることを特徴とする、付記１に記載の半導体装置。
（付記３）
前記第２ＡｌＧａＮ電子供給層は、前記第１ＡｌＧａＮ電子供給層よりもＡｌ含有量が少ないことを特徴とする、付記１又は２に記載の半導体装置。
【００５１】
（付記４）
前記第２ＡｌＧａＮ電子供給層は、Ａｌ組成が１０％以下であることを特徴とする、付記１〜３のいずれか１項に記載の半導体装置。
（付記５）
前記ＡｌＮ電子供給層は、厚さが３ｎｍ以下であることを特徴とする、付記１〜４のいずれか１項に記載の半導体装置。
【００５２】
（付記６）
前記ゲートリセスに設けられた絶縁膜を備え、
前記ゲート電極は、前記第１ＡｌＧａＮ電子供給層上に前記絶縁膜を介して設けられていることを特徴とする、付記１〜５のいずれか１項に記載の半導体装置。
（付記７）
前記ＧａＮ保護層の表面から前記ゲートリセス内まで延びる絶縁膜を備え、
前記ゲート電極は、前記第１ＡｌＧａＮ電子供給層上に前記絶縁膜を介して設けられていることを特徴とする、付記２に記載の半導体装置。
【００５３】
（付記８）
前記ゲート電極は、前記第１ＡｌＧａＮ電子供給層上に設けられていることを特徴とする、付記１〜５のいずれか１項に記載の半導体装置。
（付記９）
前記ＧａＮ保護層の表面から前記ゲートリセス内まで延びる絶縁膜を備え、
前記ゲート電極は、前記第１ＡｌＧａＮ電子供給層上に設けられていることを特徴とする、付記２に記載の半導体装置。
【００５４】
（付記１０）
変圧器と、
前記変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、
前記高圧回路は、トランジスタを含み、
前記トランジスタは、
基板の上方に設けられたＧａＮ電子走行層と、
前記ＧａＮ電子走行層上に設けられた第１ＡｌＧａＮ電子供給層と、
前記第１ＡｌＧａＮ電子供給層上に設けられたＡｌＮ電子供給層と、
前記ＡｌＮ電子供給層上に設けられた第２ＡｌＧａＮ電子供給層と、
前記第２ＡｌＧａＮ電子供給層及び前記ＡｌＮ電子供給層に設けられたゲートリセスと、
前記ゲートリセスに設けられたゲート電極とを備えることを特徴とする電源装置。
【００５５】
（付記１１）
基板の上方にＧａＮ電子走行層を形成する工程と、
前記ＧａＮ電子走行層上に第１ＡｌＧａＮ電子供給層を形成する工程と、
前記第１ＡｌＧａＮ電子供給層上にＡｌＮ電子供給層を形成する工程と、
前記ＡｌＮ電子供給層上に第２ＡｌＧａＮ電子供給層を形成する工程と、
前記第２ＡｌＧａＮ電子供給層及び前記ＡｌＮ電子供給層にゲートリセスを形成する工程と、
前記ゲートリセスにゲート電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【００５６】
（付記１２）
前記ゲートリセス形成工程において、前記第２ＡｌＧａＮ電子供給層を選択ドライエッチングすることによって前記ゲートリセスを形成することを特徴とする、付記１１に記載の半導体装置の製造方法。
（付記１３）
前記選択ドライエッチングは、塩素系ガス及び弗素系ガス、又は、塩素系ガスを用いる選択ドライエッチングであることを特徴とする、付記１２に記載の半導体装置の製造方法。
【００５７】
（付記１４）
前記第２ＡｌＧａＮ電子供給層形成工程において、前記第１ＡｌＧａＮ電子供給層よりもＡｌ含有量が少ない第２ＡｌＧａＮ電子供給層を形成することを特徴とする、付記１１〜１３のいずれか１項に記載の半導体装置の製造方法。
（付記１５）
前記第２ＡｌＧａＮ電子供給層形成工程において、Ａｌ組成が１０％以下の第２ＡｌＧａＮ電子供給層を形成することを特徴とする、付記１１〜１４のいずれか１項に記載の半導体装置の製造方法。
【００５８】
（付記１６）
前記ＡｌＮ電子供給層形成工程において、厚さが３ｎｍ以下のＡｌＮ電子供給層を形成すること特徴とする、付記１１〜１５のいずれか１項に記載の半導体装置の製造方法。
（付記１７）
前記ゲートリセス形成工程において、前記ＡｌＮ電子供給層を選択ウェットエッチングすることによって前記ゲートリセスを形成することを特徴とする、付記１１〜１６のいずれか１項に記載の半導体装置の製造方法。
【００５９】
（付記１８）
前記選択ウェットエッチングは、燐酸、又は、水酸化カリウム及びテトラ−メチル−アンモニウム−ハイドロオキサイドをエッチング液として用いる選択ウェットエッチングであることを特徴とする、付記１７に記載の半導体装置の製造方法。
（付記１９）
前記第２ＡｌＧａＮ電子供給層上にＧａＮ保護層を形成する工程を備え、
前記ゲートリセス形成工程で、前記ＧａＮ保護層、前記第２ＡｌＧａＮ電子供給層及び前記ＡｌＮ電子供給層にゲートリセスを形成することを特徴とする、付記１１〜１８のいずれか１項に記載の半導体装置の製造方法。
【００６０】
（付記２０）
前記ゲートリセス形成工程において、前記ＧａＮ保護層を塩素系ガスを用いてドライエッチングすることによって前記ゲートリセスを形成することを特徴とする、付記１９に記載の半導体装置の製造方法。
【符号の説明】
【００６１】
１  半絶縁性ＳｉＣ基板
２  ＧａＮ電子走行層
３  第１ＡｌＧａＮ電子供給層
４  ＡｌＮ電子供給層
５  第２ＡｌＧａＮ電子供給層
６  ＧａＮ保護層
７  ＳｉＮ膜（絶縁膜）
８  電子供給層
９  ゲートリセス
１０  ソース電極
１１  ドレイン電極
１２  ゲート電極
１３  レジストマスク
１３Ａ  窓
１４  窒化珪素膜（ＳｉＮ膜）
１５  レジストマスク
１５Ａ  窓
１６  レジストマスク
１６Ａ  窓
５１  高圧の一次側回路（高圧回路）
５２  低圧の二次側回路（低圧回路）
５３  トランス（変圧器）
５４  交流電源
５５  ブリッジ整流回路
５６ａ，５６ｂ，５６ｃ，５６ｄ  スイッチング素子
５７ａ，５７ｂ，５７ｃ  スイッチング素子
【図１】
2012054471.tif 000003
【図２】
2012054471.tif 000004
【図３】
2012054471.tif 000005
【図４】
2012054471.tif 000006
【図５】
2012054471.tif 000007
【図６】
2012054471.tif 000008
【図７】
2012054471.tif 000009
【図８】
2012054471.tif 000010
【図９】
2012054471.tif 000011
【図１０】
2012054471.tif 000012