(57)【要約】【課題】多結晶シリコン層の表面平坦性を向上できる半導体装置の製造方法を提供する。【解決手段】本実施形態によれば、半導体装置の製造方法は、基板上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜を結晶化して多結晶シリコン膜を形成する工程と、プラズマドーピング法を用いて、前記多結晶シリコン膜にイオンを注入する工程と、前記イオンを注入した前記多結晶シリコン膜の表面を研磨する工程と、を備える。【選択図】図３
2012054318.tif 000002
【特許請求の範囲】
【請求項１】
基板上に非晶質シリコン膜を形成する工程と、
前記非晶質シリコン膜を結晶化して多結晶シリコン膜を形成する工程と、
プラズマドーピング法を用いて、前記多結晶シリコン膜にイオンを注入する工程と、
前記イオンを注入した前記多結晶シリコン膜の表面を研磨する工程と、
を備える半導体装置の製造方法。
【請求項２】
前記非晶質シリコン膜を前記基板上に絶縁膜を介して形成し、
レーザアニール法を用いて、前記非結晶シリコン膜を結晶化することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記非晶質シリコン膜の少なくとも一部を金属材料上に形成することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記非結晶シリコン膜を結晶化させるレーザの波長は３００ｎｍ以上１１μｍ以下であることを特徴とする請求項２又は３に記載の半導体装置の製造方法。
【請求項５】
前記非晶質シリコン膜を結晶化する前に、前記非晶質シリコン膜を所定温度で加熱することを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記多結晶シリコン膜上にトランジスタを形成することを特徴とする請求項１乃至５のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
絶縁基板上又はＬＳＩ上に、絶縁膜を介して、高性能トランジスタを形成するために、非晶質シリコン層の結晶化プロセスが実施されている。非晶質シリコン層の結晶化により、多結晶シリコンが形成される。
【０００３】
多結晶シリコンには粒界が存在し、核発生がランダムな場合には、粒界で結晶が衝突し、表面側に膜が隆起する。このような膜の隆起は、トランジスタの移動度向上のために大粒径の結晶を形成するような結晶化条件において、特に顕著に発生する。
【０００４】
トランジスタを形成する場合、結晶化プロセス後に、多結晶シリコン層上に、ゲート絶縁膜及びゲート電極が形成される。多結晶シリコン層の隆起（凹凸）は、リーク電流の増大や耐圧の低下などの要因となる。そのため、多結晶シリコン層の表面を平坦化することが考えられるが、膜厚が変動したり、隆起の程度が変わったりした場合に、安定的に平坦化することが困難である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２７４０９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、多結晶シリコン層の表面平坦性を向上できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本実施形態によれば、半導体装置の製造方法は、基板上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜を結晶化して多結晶シリコン膜を形成する工程と、プラズマドーピング法を用いて、前記多結晶シリコン膜にイオンを注入する工程と、前記イオンを注入した前記多結晶シリコン膜の表面を研磨する工程と、を備える。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る半導体装置の製造方法を説明する工程断面図である。
【図２】図１に続く工程断面図である。
【図３】図２に続く工程断面図である。
【図４】図３に続く工程断面図である。
【図５】図４に続く工程断面図である。
【図６】変形例による半導体装置の概略構成図である。
【図７】変形例による半導体装置の製造方法を説明する工程断面図である。
【図８】図７に続く工程断面図である。
【図９】図８に続く工程断面図である。
【図１０】図９に続く工程断面図である。
【図１１】図１０に続く工程断面図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１０】
図１乃至図５に本発明の実施形態に係る半導体装置の製造方法を説明する工程断面図を示す。
【００１１】
図１に示すように、基板１０１上に絶縁膜１０２を形成する。基板１０１は絶縁基板又は半導体基板である。絶縁膜１０２は例えばシリコン酸化膜であり、化学気相成長（ＣＶＤ）法等により堆積する。
【００１２】
次に、絶縁膜１０２上に非晶質（アモルファス）シリコン膜１０３を形成する。非晶質シリコン膜１０３は、例えばＣＶＤ法により膜厚１００ｎｍ程度に堆積する。
【００１３】
図２に示すように、レーザアニール法により、非晶質シリコン膜１０３を結晶化して多結晶シリコン膜１０４を形成する。レーザ光により非晶質シリコンが瞬時に溶融し、多結晶シリコンに成長する。非結晶シリコン膜１０３に照射するレーザ光の波長は、シリコンの加熱に適した３００ｎｍ以上１１μｍ以下が好適である。
【００１４】
レーザアニール法により形成した多結晶シリコン膜１０４の表面には、結晶同士が衝突する結晶粒界の位置にシリコンが隆起した凹凸部１０４ａが形成される。
【００１５】
なお、レーザの照射エネルギを上げたり、照射時間を長くしたりすることで、多結晶シリコンの結晶粒径を大きくすることができるが、凹凸部１０４ａは結晶粒径の拡大に伴い増大する。このような多結晶シリコン層の表面の凹凸を緩和する方法として、化学的機械研磨（ＣＭＰ）法が挙げられる。しかし、凹凸の程度に関わらず材質は同じ多結晶シリコンであるため、研磨レートは同等である。従って、研磨レートの違いによりＣＭＰプロセスのエンドポイントを検出する安定的なプロセス条件を採用することは困難である。
【００１６】
図３に示すように、プラズマドーピング法を用いて、多結晶シリコン膜１０４にイオンを注入する。例えば、真空槽にこの半導体装置をセットし、槽内にドーパントイオンを含むプラズマを発生させる。そして、半導体装置に負のパルス電圧を印加することで、プラズマ中のイオンを引き出し、多結晶シリコン膜１０４にイオンを注入する。
【００１７】
例えば、多結晶シリコン膜１０４にヘリウムイオンを１×１０１５ｃｍ−２程度注入する。注入イオンはヘリウムイオンだけでなくてもよく、ボロンイオン及びヘリウムイオンを注入してもよいし、リンイオン及びヘリウムイオンを注入してもよい。
【００１８】
しかし、イオン注入をビームライン注入で行う場合、多結晶シリコン層の隆起部分（傾斜部）は、平坦部と比較してイオン注入量が減少する。そのため、イオン注入後にＣＭＰ法により研磨を行っても、多結晶シリコン層の表面を平坦化することは困難であった。本実施形態では、プラズマドーピング法を用いることで、多結晶シリコン膜１０４の表面の凹凸部１０４ａ及び平坦部１０４ｂに垂直・均一にイオンを注入することができる。多結晶シリコン膜１０４のうち、イオンが注入された部分は結晶性が壊れる（非晶質シリコンとなる）。
【００１９】
図４に示すように、例えば化学的機械研磨（ＣＭＰ）法を用いて、多結晶シリコン膜１０４の表面を平坦化する。この時、多結晶シリコン膜１０４のうち、イオンが注入されている部分（非晶質シリコン）と、注入されていない部分（多結晶シリコン）とで研磨レート差が生じるため、この研磨レート差を指標とした安定的な研磨プロセスを実行することができる。このことにより、多結晶シリコン膜１０４の表面平坦性を向上させることができる。
【００２０】
図５に示すように、表面を平坦化した多結晶シリコン膜１０４を動作層とするトランジスタを公知の方法で形成する。例えば、ゲート絶縁膜１０５、ゲート電極１０６、ゲート側壁膜１０７を形成し、続いて、ゲート電極１０６、ゲート側壁膜１０７、及びフォトリソグラフ方式により所望のパターン形状に形成したレジスト膜（図示せず）をマスクとして、ソース・ドレインエクステンション領域に不純物イオンを注入する。そして、レジスト膜を剥離して除去し、熱処理を行いソース・ドレイン１０８の活性化を行い、トランジスタを完成させる。
【００２１】
表面が平坦な多結晶シリコン膜１０４上にゲート絶縁膜１０５及びゲート電極１０６が形成されるため、トランジスタのリーク電流や耐圧等の特性が低下することを防止できる。
【００２２】
また、本実施形態によれば、多結晶シリコンの結晶粒径を大きくすることで凹凸部１０４ａが増大しても、多結晶シリコン膜１０４の表面を平坦にすることができる。
【００２３】
このように、本実施形態によれば、レーザアニール法により非晶質シリコン膜を多結晶化した後に、プラズマドーピング法によりイオン注入を行い、ＣＭＰ法により平坦化することで、大粒径且つ表面が平坦な多結晶シリコン膜を形成することが可能となる。
【００２４】
なお、上記第１の実施形態では、レーザアニール法を用いて非晶質シリコン膜１０３を結晶化していたが、非晶質シリコン膜１０３の直下にポリシリコン等の結晶核となる材料が存在する場合は、熱拡散炉で加熱する固相成長（ＳＰＣ）法や、マイクロ波アニール等のレーザアニール法以外の方法を用いて非晶質シリコン膜１０３の結晶化を行ってもよい。
【００２５】
また、非晶質シリコン膜１０３を結晶化する前に、４００℃、１時間程度の熱処理（非晶質シリコン膜１０３が結晶化しない程度の熱処理）を行い、非晶質シリコン膜１０３内に含まれる水素を離脱させてもよい。このような熱処理を行うことで、レーザアニール中に水素が急激に離脱して、非晶質シリコン膜１０３が剥がれることを防止できる。
【００２６】
上記実施形態で説明した半導体装置の製造方法は、図６に示すような、積層構造の半導体装置の上段部分に設けられるトランジスタ２１０の形成に用いるのが好適である。図６に示すように、半導体装置は、半導体基板２０１、半導体基板２０１の表面上に設けられたトランジスタ２０２、複数の層間絶縁膜２０３、配線層２０４、及びコンタクト２０５を備える。配線層２０４及びコンタクト２０５は銅やタングステンなどの金属材料を有する。
【００２７】
図７乃至図１１にトランジスタ２１０の製造方法を説明する工程断面図を示す。ここでは、トランジスタ２１０の直下の層間絶縁膜２０３、コンタクト２０５、及び配線層２０４を示している。
【００２８】
図７に示すように、層間絶縁膜２０３及びコンタクト２０５上に非晶質シリコン膜２１１を形成する。
【００２９】
図８に示すように、レーザアニール法により、非晶質シリコン膜２１１を結晶化して多結晶シリコン膜２１２を形成する。レーザ光により非晶質シリコンが瞬時に溶融し、多結晶シリコンに成長する。
【００３０】
非晶質シリコン膜２１１の下方には、金属材料を含むコンタクト２０５や配線層２０４、トランジスタ２０２（図６参照）等が設けられており、半導体装置全体を長時間加熱することは、金属材料やトランジスタ２０２の劣化をもたらすおそれがある。また、非晶質シリコン膜２１１の周囲には結晶核となるものがない。従って、非晶質シリコン膜２１１の表面部分のみを短時間加熱して溶融できるレーザアニール法を用いることが好適である。
【００３１】
レーザアニール法により形成した多結晶シリコン膜２１２の表面には、結晶同士が衝突する結晶粒界の位置にシリコンが隆起した凹凸部２１２ａが形成される。
【００３２】
図９に示すように、プラズマドーピング法を用いて、多結晶シリコン膜２１２にイオンを注入する。注入するイオンは例えばヘリウムイオンである。プラズマドーピング法を用いているため、多結晶シリコン膜２１２の凹凸部２１２ａ及び平坦部２１２ｂに垂直・均一にイオンを注入することができる。多結晶シリコン膜２１２のうち、イオンが注入された部分は結晶性が壊れる（非晶質シリコンとなる）。
【００３３】
図１０に示すように、例えば化学的機械研磨（ＣＭＰ）法を用いて、多結晶シリコン膜２１２の表面を平坦化する。この時、多結晶シリコン膜２１２のうち、イオンが注入されている部分（非晶質シリコン）と、注入されていない部分（多結晶シリコン）とで研磨レート差が生じるため、この研磨レート差を指標とした安定的な研磨プロセスを実行することができる。このことにより、多結晶シリコン膜２１２の表面平坦性を向上させることができる。
【００３４】
その後、公知の方法で、ゲート絶縁膜、ゲート電極、ソース・ドレイン領域等を形成することで、図１１に示すようなトランジスタ２１０が完成する。表面が平坦な多結晶シリコン膜２１２上にゲート絶縁膜及びゲート電極が形成されるため、トランジスタ２１０のリーク電流や耐圧等の特性が低下することを防止できる。
【００３５】
図８に示す工程で、レーザの照射エネルギを上げたり、照射時間を長くしたりすることで、多結晶シリコンの結晶粒径を大きくすることができる。結晶粒径を大きくすることで、凹凸部２１２ａが大きくなるものの、上述の方法で多結晶シリコン膜２１２の表面を平坦にすることができる。
【００３６】
このように、上記実施形態に係る半導体装置の製造方法によれば、下方の金属配線等の劣化を防止しつつ、金属配線上に大粒径且つ平坦な多結晶シリコン膜２１２を形成することが可能となる。また、このような表面平坦性が向上した多結晶シリコン膜２１２を用いてトランジスタ２１０を形成するため、トランジスタ２１０のリーク電流や耐圧等の特性が低下することを防止できる。
【００３７】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００３８】
１０１  基板
１０２  絶縁膜
１０３  非晶質シリコン膜
１０４  多結晶シリコン膜
１０５  素子分離領域
１０６  ゲート絶縁膜
１０７  ゲート電極
【図１】
2012054318.tif 000003
【図２】
2012054318.tif 000004
【図３】
2012054318.tif 000005
【図４】
2012054318.tif 000006
【図５】
2012054318.tif 000007
【図６】
2012054318.tif 000008
【図７】
2012054318.tif 000009
【図８】
2012054318.tif 000010
【図９】
2012054318.tif 000011
【図１０】
2012054318.tif 000012
【図１１】
2012054318.tif 000013