(57)【要約】【課題】回転軸の角度検出を高精度にする。【解決手段】一つの実施形態によれば、角度検出装置では、レゾルバが回転機器の回転軸の角度検出を行い、回転角度に応じて励磁信号を振幅変調した第１の信号及び第１の信号と直交する第２の信号を生成する。第１のＡＤ変換部は、第１の信号が入力され、第１の信号をアナログ・デジタル変換する。第２のＡＤ変換部は、第２の信号が入力され、第２の信号をアナログ・デジタル変換する。第１の遅延回路は、第１のＡＤ変換部から出力される第３の信号が入力され、第３の信号の位相調整を行う。第２の遅延回路は、第２のＡＤ変換部から出力される第４の信号が入力され、第４の信号の位相調整を行う。位相検出調整手段は、第１及び第２の遅延回路から出力される信号の位相をモニターし、位相ズレが発生した場合に第１及び第２の遅延回路に位相調整の指示をする。【選択図】  図１
2012159396.tif 000002
【特許請求の範囲】
【請求項１】
回転機器の回転軸の角度検出を行い、回転角度に応じて励磁信号を振幅変調した第１の信号及び前記第１の信号と直交する第２の信号を生成するレゾルバと、
前記第１の信号が入力され、前記第１の信号をアナログ・デジタル変換する第１のＡＤ変換部と、
前記第２の信号が入力され、前記第２の信号をアナログ・デジタル変換する第２のＡＤ変換部と、
前記第１のＡＤ変換部から出力される第３の信号が入力され、前記第３の信号の位相調整を行う第１の遅延回路と、
前記第２のＡＤ変換部から出力される第４の信号が入力され、前記第４の信号の位相調整を行う第２の遅延回路と、
前記第１及び第２の遅延回路から出力される信号の位相をモニターし、位相ズレが発生した場合に前記第１及び第２の遅延回路に位相調整の指示をする位相検出調整手段と、
を具備することを特徴とする角度検出装置。
【請求項２】
前記第１及び第２のＡＤ変換部は、ΔΣＡＤコンバータ、ＬＰＦ、及びデシメーションフィルタから構成されることを特徴とする請求項１に記載の角度検出装置。
【請求項３】
回転機器の回転軸の角度検出を行い、回転角度に応じて励磁信号を振幅変調した第１の信号及び前記第１の信号と直交する第２の信号を生成するレゾルバと、
前記第１の信号が入力され、前記第１の信号をアナログ・デジタル変換する第１のＡＤコンバータと、
前記第２の信号が入力され、前記第２の信号をアナログ・デジタル変換する第２のＡＤコンバータと、
前記第１のＡＤコンバータから出力される第３の信号が入力され、前記第３の信号の位相調整を行う第１の遅延回路と、
前記第２のＡＤコンバータから出力される第４の信号が入力され、前記第４の信号の位相調整を行う第２の遅延回路と、
前記第１の遅延回路から出力される第５の信号が入力され、前記第５の信号の非通過領域の雑音を除去する第１のデジタルフィルタと、
前記第２の遅延回路から出力される第６の信号が入力され、前記第６の信号の非通過領域の雑音を除去する第２のデジタルフィルタと、
前記第１及び第２のデジタルフィルタから出力される信号の位相をモニターし、位相ズレが発生した場合に前記第１及び第２の遅延回路に位相調整の指示をする位相検出調整手段と、
を具備することを特徴とする角度検出装置。
【請求項４】
前記位相検出調整手段は、マイクロプロセッサ或いはＣＰＵであることを特徴とする請求項１乃至３のいずれか１項に記載の角度検出装置。
【請求項５】
前記第１及び第２の遅延回路で行われる位相調整は、フリップフロップ或いはラッチ回路を用いて行われることを特徴とする請求項１乃至４のいずれか１項に記載の角度検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、角度検出装置に関する。
【背景技術】
【０００２】
モータ等の回転軸の角度検出装置では、角度検出にレゾルバが用いられる。レゾルバには励磁信号が入力され、回転角度に応じて励磁信号を振幅変調した信号が生成される。
【０００３】
レゾルバから出力される２つの角度信号（角度のＳＩＮΦ成分とＣＯＳΦ成分）は、レゾルバ−デジタル変換するまでの伝搬において、信号遅延の影響により２つの角度信号に位相ズレが発生する場合がある。位相ズレが発生した場合、回転軸の角度検出の精度が低下するという問題点が生じる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−５８２３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、回転軸の角度検出を高精度にすることができる角度検出装置を提供することにある。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、角度検出装置は、レゾルバ、第１のＡＤ変換部、第２のＡＤ変換部、第１の遅延回路、第２の遅延回路、及び位相検出調整手段が設けられる。レゾルバは、回転機器の回転軸の角度検出を行い、回転角度に応じて励磁信号を振幅変調した第１の信号及び第１の信号と直交する第２の信号を生成する。第１のＡＤ変換部は、第１の信号が入力され、第１の信号をアナログ・デジタル変換する。第２のＡＤ変換部は、第２の信号が入力され、第２の信号をアナログ・デジタル変換する。第１の遅延回路は、第１のＡＤ変換部から出力される第３の信号が入力され、第３の信号の位相調整を行う。第２の遅延回路は、第２のＡＤ変換部から出力される第４の信号が入力され、第４の信号の位相調整を行う。位相検出調整手段は、第１及び第２の遅延回路から出力される信号の位相をモニターし、位相ズレが発生した場合に第１及び第２の遅延回路に位相調整の指示をする。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る角度検出装置を示すブロック図である。
【図２】第１の実施形態に係るＡＤ変換部の構成を示すブロック図である。
【図３】第１の実施形態に係る遅延回路の構成を示すブロック図である。
【図４】第１の実施形態に係る比較例の角度検出装置を示すブロック図である。
【図５】第２の実施形態に係る角度検出装置を示すブロック図である。
【図６】第２の実施形態に係るＡＤ変換部の構成を示すブロック図である。
【発明を実施するための形態】
【０００８】
以下本発明の実施形態について図面を参照しながら説明する。
【０００９】
（第１の実施形態）
まず、本発明の第１の実施形態に係る角度検出装置について、図面を参照して説明する。図１は角度検出装置を示すブロック図である。図２はＡＤ変換部の構成を示すブロック図である。図３は遅延回路の構成を示すブロック図である。図４は比較例の角度検出装置を示すブロック図である。本実施形態では、ＡＤ変換部を介してレゾルバから出力される２つの信号の位相を検出し、位相ズレが発生した場合に遅延回路を用いて位相が合うように位相調整を行っている。
【００１０】
図１に示すように、角度検出装置９０には、レゾルバ２、ＡＤ変換部３、ＡＤ変換部４、遅延回路５、遅延回路６、乗算部７、乗算部８、減算器９、同期検波部１０、角速度算出部１１、積分器１２、ＣＯＳテーブル１３、ＳＩＮテーブル１４、バス１５、マイクロプロセッサ１６、及び励磁信号発生部１７が設けられる。
【００１１】
レゾルバ２は、回転機器としてのモータ１に取り付けられ、モータ１の角度検出を行う。レゾルバ２は、励磁信号発生部１７から出力される励磁信号ＲＳとしてＫｅｘ（ｔ）が入力されると、回転機器としてのモータ１の回転軸の回転角度Φに応じて励磁信号ＲＳを振幅変調した信号Ｋｅｘ（ｔ）・ＳＩＮΦ及び信号Ｋｅｘ（ｔ）・ＳＩＮΦの直交信号である信号Ｋｅｘ（ｔ）・ＣＯＳΦを発生する。
【００１２】
信号Ｋｅｘ（ｔ）・ＳＩＮΦはＡＤ変換部３に入力され、信号Ｋｅｘ（ｔ）・ＣＯＳΦはＡＤ変換部４に入力される。ＡＤ変換部３は、レゾルバ２と遅延回路５の間に設けられ、アナログ・デジタル変換した信号を生成する。ＡＤ変換部４は、レゾルバ２と遅延回路６の間に設けられ、アナログ・デジタル変換した信号を生成する。
【００１３】
図２に示すように、ＡＤ変換部３にはΔΣＡＤコンバータ２１及びデジタルフィルタ４１が設けられる。デジタルフィルタ４１は、ＬＰＦ２３及びデシメーションフィルタ２５から構成される。ＡＤ変換部４にはΔΣＡＤコンバータ２２及びデジタルフィルタ４２が設けられる。デジタルフィルタ４２は、ＬＰＦ２４及びデシメーションフィルタ２６から構成される。
【００１４】
ΔΣＡＤコンバータ２１には信号Ｋｅｘ（ｔ）・ＳＩＮΦが入力され、ΔΣＡＤコンバータ２２には信号Ｋｅｘ（ｔ）・ＣＯＳΦが入力される。ΔΣＡＤコンバータ２１及びΔΣＡＤコンバータ２２は、それぞれ、目的とするサンプリング周波数よりも充分高い周波数であるオーバーサンプリング周波数ｆｏｓを用いて標本化を行い、アナログ・デジタル変換して量子化雑音を低減する。ΔΣＡＤコンバータ２１及びΔΣＡＤコンバータ２２は、例えば１２乃至１６ｂｉｔの分解能を有し、目的とするサンプリング周波数よりも２５倍程度のオーバーサンプリング周波数ｆｏｓが入力される。
【００１５】
ＬＰＦ２３は、ΔΣＡＤコンバータ２１とデシメーションフィルタ２５の間に設けられ、ΔΣＡＤコンバータ２１から出力される非通過領域（高帯域）の量子化雑音を除去する。ＬＰＦ２４は、ΔΣＡＤコンバータ２２１とデシメーションフィルタ２６の間に設けられ、ΔΣＡＤコンバータ２２から出力される非通過領域（高帯域）の量子化雑音を除去する。
【００１６】
デシメーションフィルタ２５は、ＬＰＦ２３から出力される信号を間引いてＳ／Ｎ比が確保されたデジタル符号を生成して遅延回路５に信号Ｓ１を出力する。デシメーションフィルタ２６は、ＬＰＦ２４から出力される信号を間引いてＳ／Ｎ比が確保されたデジタル符号を生成して遅延回路６に信号Ｓ２を出力する。
【００１７】
遅延回路５はＡＤ変換部３と乗算部７の間に設けられ、遅延回路６はＡＤ変換部４と乗算部８の間に設けられる。遅延回路５及び遅延回路６は、同じ回路構成を有する。
【００１８】
遅延回路５は、マイクロプロセッサ１６の指示に基づいてＡＤ変換部３から出力される信号Ｓ１の位相調整を行う。遅延回路６は、マイクロプロセッサ１６の指示に基づいてＡＤ変換部４から出力される信号Ｓ２の位相調整を行う。ここで、位相調整とは、信号Ｓ１と信号Ｓ２の位相が合うように調整することである。
【００１９】
遅延回路５から出力される信号Ｓｐｈ１と遅延回路６から出力される信号Ｓｐｈ２がバス１５を介してマイクロプロセッサ１６に入力され、定期的にモニターされる。マイクロプロセッサ１６は、位相検出調整手段として機能する。マイクロプロセッサ１６は、信号Ｓｐｈ１及び信号Ｓｐｈ２に位相ズレが発生したと判断すると、バス１６を介して信号Ｓｃｍ１を遅延回路５に出力し、バス１６を介して信号Ｓｃｍ２を遅延回路６に出力する。遅延回路５及び遅延回路６は、マイクロプロセッサ１６の指示（信号Ｓｃｍ１、信号Ｓｃｍ２）に基づいて、信号を遅延させて位相が合うように位相調整を行う。
【００２０】
位相調整については、図３を参照してより詳細に説明する。図３に示すように、遅延回路５には、直列接続されるｎ個のフリップフロップ（フリップフロップＦＦ１、フリップフロップＦＦ２、フリップフロップＦＦ３、フリップフロップＦＦ４、・・・、フリップフロップＦＦｎ）とセレクタＭＵＸ１が設けられる。遅延回路６には、直列接続されるｎ個のフリップフロップ（フリップフロップＦＦ１ａ、フリップフロップＦＦ２ａ、フリップフロップＦＦ３ａ、フリップフロップＦＦ４ａ、・・・、フリップフロップＦＦｎａ）とセレクタＭＵＸ１ａが設けられる。
【００２１】
フリップフロップＦＦ１は、信号Ｓ１をＤポートに入力し、クロック信号Ｓｃｌｋの立ち上がりエッジで信号Ｓ１をラッチし、ラッチした信号をＱポートからフリップフロップＦＦ２及びセレクタＭＵＸ１に出力する。フリップフロップＦＦ２は、フリップフロップＦＦ１から出力される信号をＤポートに入力し、クロック信号Ｓｃｌｋの立ち上がりエッジでこの信号をラッチし、ラッチした信号をＱポートからフリップフロップＦＦ３及びセレクタＭＵＸ１に出力する。フリップフロップＦＦ３は、フリップフロップＦＦ２から出力される信号をＤポートに入力し、クロック信号Ｓｃｌｋの立ち上がりエッジでこの信号をラッチし、ラッチした信号をＱポートからフリップフロップＦＦ４及びセレクタＭＵＸ１に出力する。フリップフロップＦＦ４は、フリップフロップＦＦ３から出力される信号をＤポートに入力し、クロック信号Ｓｃｌｋの立ち上がりエッジでこの信号をラッチし、ラッチした信号をＱポートからフリップフロップＦＦ５（図示しない）及びセレクタＭＵＸ１に出力する。フリップフロップＦＦｎは、図示しないフリップフロップＦＦ（ｎ−１）から出力される信号をＤポートに入力し、クロック信号Ｓｃｌｋの立ち上がりエッジでこの信号をラッチし、ラッチした信号をＱポートからセレクタＭＵＸ１に出力する。
【００２２】
セレクタＭＵＸ１は、フリップフロップＦＦ１、フリップフロップＦＦ２、フリップフロップＦＦ３、フリップフロップＦＦ４、・・・、フリップフロップＦＦｎのＱポートからそれぞれ出力される信号を入力し、マイクロプロセッサ１６から出力される遅延出力選択信号としての信号Ｓｃｍ１に基づいて、信号Ｓ１を所定時間遅延させ位相調整された遅延出力信号としての信号Ｓｐｈ１を選択出力する。
【００２３】
フリップフロップＦＦ１ａは、信号Ｓ２をＤポートに入力し、クロック信号Ｓｃｌｋの立ち上がりエッジで信号Ｓ２をラッチし、ラッチした信号をＱポートからフリップフロップＦＦ２ａ及びセレクタＭＵＸ２に出力する。フリップフロップＦＦ２ａは、フリップフロップＦＦ１ａから出力される信号をＤポートに入力し、クロック信号Ｓｃｌｋの立ち上がりエッジでこの信号をラッチし、ラッチした信号をＱポートからフリップフロップＦＦ３ａ及びセレクタＭＵＸ２に出力する。フリップフロップＦＦ３ａは、フリップフロップＦＦ２ａから出力される信号をＤポートに入力し、クロック信号Ｓｃｌｋの立ち上がりエッジでこの信号をラッチし、ラッチした信号をＱポートからフリップフロップＦＦ４ａ及びセレクタＭＵＸ２に出力する。フリップフロップＦＦ４ａは、フリップフロップＦＦ３ａから出力される信号をＤポートに入力し、クロック信号Ｓｃｌｋの立ち上がりエッジでこの信号をラッチし、ラッチした信号をＱポートからフリップフロップＦＦ５ａ（図示しない）及びセレクタＭＵＸ２に出力する。フリップフロップＦＦｎａは、図示しないフリップフロップＦＦ（ｎ−１）ａから出力される信号をＤポートに入力し、クロック信号Ｓｃｌｋの立ち上がりエッジでこの信号をラッチし、ラッチした信号をＱポートからセレクタＭＵＸ２に出力する。
【００２４】
セレクタＭＵＸ２は、フリップフロップＦＦ１ａ、フリップフロップＦＦ２ａ、フリップフロップＦＦ３ａ、フリップフロップＦＦ４ａ、・・・、フリップフロップＦＦｎａのＱポートからそれぞれ出力される信号を入力し、マイクロプロセッサ１６から出力される遅延出力選択信号としての信号Ｓｃｍ２に基づいて、信号Ｓ２を所定時間遅延させ位相調整された遅延出力信号としての信号Ｓｐｈ２を選択出力する。
【００２５】
乗算部７は、遅延回路５と減算器９の間に設けられ、遅延回路５から出力される位相調整された信号Ｓｐｈ１が入力される。乗算部７は、ＣＯＳテーブル１３により帰還入力される前回演算結果である回転角度θに対する余弦関数値ＣＯＳθを位相調整された信号に乗じた信号を出力する。
【００２６】
乗算部８は、遅延回路６と減算器９の間に設けられ、遅延回路６から出力される位相調整された信号Ｓｐｈ２が入力される。乗算部８は、ＳＩＮテーブル１４により帰還入力される前回演算結果である回転角度θに対する正弦関数値ＳＩＮθを位相調整された信号に乗じた信号を出力する。
【００２７】
減算器９は、乗算部７及び乗算部８と同期検波部１０の間に設けられる。減算器９は、乗算部７の出力信号から乗算部８の出力信号を減算し、信号Ｋｅｘ（ｔ）・ＳＩＮ（θ−Φ）を生成する。
【００２８】
同期検波部１０は、減算器９から出力される信号Ｋｅｘ（ｔ）・ＳＩＮ（θ−Φ）の出力をサンプリングし、励磁信号ＲＳに同期した同期検波を行う。つまり、減算器９から出力される励磁信号ＲＳの成分が除去され、同期検波部１０から信号ＳＩＮ（θ−Φ）が出力される。
【００２９】
角速度算出部１１は、同期検波部１０と積分器１２の間に設けられる。角速度算出部１１は、同期検波部１０から出力される信号を積分して、回転機器であるモータ２の角速度Ｖを算出する。
【００３０】
積分器１２は、角速度算出部１１から出力される角速度Ｖを積分し、回転機器であるモータ２の回転角度θを算出する。
【００３１】
角度検出装置９０では、同期検波部１０から出力される信号ＳＩＮ（θ−Φ）を制御偏差εとすると、出力角度である回転角度θと入力角度である回転角度Φとがθ＝Φの状態で制御偏差εがε＝０（ゼロ）となり、平衡状態が維持される。入力角度である回転角度Φが変化してΦａとなると、制御偏差εがゼロではなくなり、制御偏差εの極性に従って出力角度である回転角度θがθ＝Φａとなるようにフィードバックされ、制御偏差εがε＝０（ゼロ）となり平衡状態となる。
【００３２】
図４に示すように、比較例の角度検出装置１００には、レゾルバ２、ＡＤ変換部３、ＡＤ変換部４、乗算部７、乗算部８、減算器９、同期検波部１０、角速度算出部１１、積分器１２、ＣＯＳテーブル１３、ＳＩＮテーブル１４、及び励磁信号発生部１７が設けられる。
【００３３】
本実施形態の角度検出装置９０に対して、比較例の角度検出装置１００では遅延回路５、及び遅延回路６が設けられていない。このため、異なる点のみ説明する。
【００３４】
乗算部７は、ＡＤ変換部３と減算器９の間に設けられ、アナログ・デジタル変換された信号が入力される。乗算部７は、ＣＯＳテーブル１３により帰還入力される前回演算結果である回転角度θに対する余弦関数値ＣＯＳθを位相調整された信号に乗じた信号を出力する。
【００３５】
乗算部８は、ＡＤ変換部４と減算器９の間に設けられ、アナログ・デジタル変換された信号が入力される。乗算部８は、ＳＩＮテーブル１４により帰還入力される前回演算結果である回転角度θに対する正弦関数値ＳＩＮθを位相調整された信号に乗じた信号を出力する。比較例の角度検出装置１００では、ＡＤ変換部３及びＡＤ変換部４から出力される信号の位相調整が行われない。
【００３６】
上述したように、本実施形態の角度検出装置では、レゾルバ２、ＡＤ変換部３、ＡＤ変換部４、遅延回路５、遅延回路６、乗算部７、乗算部８、減算器９、同期検波部１０、角速度算出部１１、積分器１２、ＣＯＳテーブル１３、ＳＩＮテーブル１４、バス１５、マイクロプロセッサ１６、及び励磁信号発生部１７が設けられる。マイクロプロセッサ１６は、バス１５を介して遅延回路５から出力される信号Ｓｐｈ１と遅延回路６から出力される信号Ｓｐｈ２を入力し、定期的にモニターする。マイクロプロセッサ１６は、信号Ｓｐｈ１及び信号Ｓｐｈ２に位相ズレが発生したと判断すると、バス１６を介して信号Ｓｃｍ１を遅延回路５に出力し、バス１６を介して信号Ｓｃｍ２を遅延回路６に出力する。遅延回路５及び遅延回路６は、マイクロプロセッサ１６の指示に基づいて、信号を遅延させて位相が合うように位相調整を行う。
【００３７】
このため、入力に位相ズレが発生した場合でもモータ１の回転軸の角度検出を高精度に行うことができる。また、遅延回路５及び遅延回路６の遅延値は、フリップフロップを用いて適宜設定することができるので経時変化に対して耐性を有する角度検出装置９０を提供することができる。
【００３８】
なお、本実施形態では、マイクロプロセッサ１６が信号Ｓｐｈ１及び信号Ｓｐｈ２を定期的にモニターして位相ズレを検出しているが必ずしもこれに限定されるものではない。例えば、位相検出機能をマイクロプロセッサ１６の外部に設けてもよい。
【００３９】
（第２の実施形態）
次に、本発明の第２の実施形態に係る角度検出装置について、図面を参照して説明する。図５は角度検出装置を示すブロック図である。図６はＡＤ変換部の構成を示すブロック図である。本実施形態では、ＡＤ変換処理後に位相が合うように位相調整を行っている。
【００４０】
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４１】
図５に示すように、角度検出装置９１には、レゾルバ２、ＡＤ変換部３ａ、ＡＤ変換部４ａ、乗算部７、乗算部８、減算器９、同期検波部１０、角速度算出部１１、積分器１２、ＣＯＳテーブル１３、ＳＩＮテーブル１４、バス１５、マイクロプロセッサ１６、及び励磁信号発生部１７が設けられる。
【００４２】
レゾルバ２から出力される信号Ｋｅｘ（ｔ）・ＳＩＮΦはＡＤ変換部３ａに入力され、レゾルバ２から出力される信号Ｋｅｘ（ｔ）・ＣＯＳΦはＡＤ変換部４ａに入力される。ＡＤ変換部３ａは、レゾルバ２と乗算部７の間に設けられ、アナログ・デジタル変換する。ＡＤ変換部４ａは、レゾルバ２と乗算部８の間に設けられ、アナログ・デジタル変換する。
【００４３】
ＡＤ変換部３ａから出力される信号Ｓｐｈ１ａとＡＤ変換部４ａから出力される信号Ｓｐｈ２ａがバス１５を介してマイクロプロセッサ１６に入力され、定期的にモニターされる。マイクロプロセッサ１６は、位相検出調整手段として機能する。マイクロプロセッサ１６は、信号Ｓｐｈ１ａ及び信号Ｓｐｈ２ａに位相ズレが発生したと判断すると、バス１６を介して信号Ｓｃｍ１をＡＤ変換部３ａに出力し、バス１６を介して信号Ｓｃｍ２をＡＤ変換部４ａに出力する。
【００４４】
図６に示すように、ＡＤ変換部３ａにはΔΣＡＤコンバータ２１、遅延回路５、及びデジタルフィルタ４１が設けられる。デジタルフィルタ４１は、ＬＰＦ２３及びデシメーションフィルタ２５から構成される。ＡＤ変換部４ａにはΔΣＡＤコンバータ２２、遅延回路６、及びデジタルフィルタ４２が設けられる。デジタルフィルタ４２は、ＬＰＦ２４及びデシメーションフィルタ２６から構成される。
【００４５】
遅延回路５は、ΔΣＡＤコンバータ２１とデジタルフィルタ４１の間に設けられる。遅延回路５は、マイクロプロセッサ１６の指示（信号Ｓｃｍ１）に基づいて、ΔΣＡＤコンバータ２１から出力される信号の位相調整を行う。遅延回路６は、ΔΣＡＤコンバータ２２とデジタルフィルタ４２の間に設けられる。遅延回路６は、マイクロプロセッサ１６の指示（信号Ｓｃｍ２）に基づいて、ΔΣＡＤコンバータ２２から出力される信号の位相調整を行う。
【００４６】
ここで、ΔΣＡＤコンバータ２１及びΔΣＡＤコンバータ２２の出力信号は、デシメーションフィルタ２５から出力される信号Ｓｐｈ１ａ及びデシメーションフィルタ２６から出力される信号Ｓｐｈ２ａよりもサンプリング周波数が高く、信号のビット数が少ない。このため、第１の実施形態よりも信号の位相調整を細やかに設定することができる。
【００４７】
上述したように、本実施形態の角度検出装置では、レゾルバ２、ＡＤ変換部３ａ、ＡＤ変換部４ａ、乗算部７、乗算部８、減算器９、同期検波部１０、角速度算出部１１、積分器１２、ＣＯＳテーブル１３、ＳＩＮテーブル１４、バス１５、マイクロプロセッサ１６、及び励磁信号発生部１７が設けられる。ＡＤ変換部３ａにはΔΣＡＤコンバータ２１、遅延回路５、ＬＰＦ２３、及びデシメーションフィルタ２５が設けられる。ＡＤ変換部４ａにはΔΣＡＤコンバータ２２、遅延回路６、ＬＰＦ２４、及びデシメーションフィルタ２６が設けられる。マイクロプロセッサ１６は、バス１５を介してデシメーションフィルタ２５から出力される信号Ｓｐｈ１ａとデシメーションフィルタ２６から出力される信号Ｓｐｈ２ａを入力し、定期的にモニターする。マイクロプロセッサ１６は、信号Ｓｐｈ１ａ及び信号Ｓｐｈ２ａに位相ズレが発生したと判断すると、バス１６を介して信号Ｓｃｍ１ａを遅延回路５に出力し、バス１６を介して信号Ｓｃｍ２ａを遅延回路６に出力する。遅延回路５及び遅延回路６は、マイクロプロセッサ１６の指示に基づいて、信号を遅延させて位相が合うように位相調整を行う。
【００４８】
このため、入力に位相ズレが発生した場合でもモータ１の回転軸の角度検出を高精度に行うことができる。また、遅延回路５及び遅延回路６の遅延値は、フリップフロップを用いて適宜設定することができるので経時変化に対して耐性を有する角度検出装置９１を提供することができる。
【００４９】
本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００５０】
実施形態では、マイクロプロセッサ１６を用いているが必ずしもこれに限定されるものではない。例えば、ＣＰＵ（central processing unit）などを代わりに用いてもよい。また、遅延回路５及び遅延回路６にフリップフロップを用いているが必ずしもこれに限定されるものではない。例えば、ラッチ回路を代わりに用いてもよい。
【００５１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５２】
１  モータ
２  レゾルバ
３、４  ＡＤ変換部
５、６  遅延回路
７、８  乗算部
９  減算器
１０  同期検波部
１１  角速度算出部
１２  積分器
１３  ＣＯＳテーブル
１４  ＳＩＮテーブル
１５  バス
１６  マイクロプロセッサ
１７  励磁信号発生部
２１、２２  ΔΣＡＤコンバータ
２３、２４  ＬＰＦ
２５、２６  デシメーションフィルタ
４１、４２  デジタルフィルタ
９０、９１、１００  角度検出装置
ＦＦ１〜４、ＦＦｎ、ＦＦ１ａ〜４ａ、ＦＦｎａ  フリップフロップ
Ｆｏｓ  オーバーサンプリング周波数
ＭＵＸ１、ＭＵＸ２  セレクタ
ＲＳ  励磁信号
Ｓ１、Ｓ２、Ｓｃｍ１、Ｓｃｍ２、Ｓｐｈ１、Ｓｐｈ２、Ｓｃｍ１ａ、Ｓｃｍ２ａ、Ｓｐｈ１ａ、Ｓｐｈ２ａ  信号
Ｓｃｌｋ  クロック信号
θ、Φ  回転角度
Ｖ  角速度
【図１】
2012159396.tif 000003
【図２】
2012159396.tif 000004
【図３】
2012159396.tif 000005
【図４】
2012159396.tif 000006
【図５】
2012159396.tif 000007
【図６】
2012159396.tif 000008