(57)【要約】【課題】ON状態での低いオン抵抗とOFF状態での小さいオフリーク電流を持つMOSトランジスタスイッチを用いた半導体装置及びサンプルホールド回路を実現する。【解決手段】PMOSトランジスタM11がON状態の場合には、PMOSトランジスタM12がON状態になりPMOSトランジスタM11のバックゲート端子をPMOSトランジスタM11のソース端子に接続し、PMOSトランジスタM11がOFF状態の場合には、PMOSトランジスタM13がON状態になりPMOSトランジスタM11のバックゲート端子を電源電圧端子VDD1に接続する。【選択図】図２
2012090002.tif 000002
【特許請求の範囲】
【請求項１】
ON状態とOFF状態の切り替わりにより信号の通過及び遮断を制御するMOSトランジスタスイッチと、
前記MOSトランジスタスイッチのバックゲート端子と前記MOSトランジスタスイッチのソース端子間に接続される第１のスイッチと、
前記MOSトランジスタスイッチのバックゲート端子と電源電圧端子間に接続される第２のスイッチと、
を有し、
前記MOSトランジスタスイッチがON状態の場合には、前記第１のスイッチがON状態になり前記MOSトランジスタスイッチのバックゲート端子を前記MOSトランジスタスイッチのソース端子に接続し、
前記MOSトランジスタスイッチがOFF状態の場合には、前記第２のスイッチがON状態になり前記MOSトランジスタスイッチのバックゲート端子を前記電源電圧端子に接続することを特徴とする半導体装置。
【請求項２】
ON状態とOFF状態の切り替わりにより信号の通過及び遮断を制御するMOSトランジスタスイッチと、
前記MOSトランジスタスイッチのバックゲート端子に接続される可変電圧源と、
を有し、
前記可変電圧源は、前記MOSトランジスタスイッチがON状態のときには、前記MOSトランジスタスイッチがOFF状態のときよりも前記MOSトランジスタスイッチの閾値電圧が低くなるような第１の電圧を前記バックゲート端子に出力し、前記MOSトランジスタスイッチがOFF状態のときには、前記MOSトランジスタスイッチがON状態のときよりも前記MOSトランジスタスイッチの閾値電圧が高くなるような第２の電圧を前記バックゲート端子に出力することを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２に記載の半導体装置と、
入力された電圧に応じた電荷を蓄積する容量と、
前記容量に蓄積された電荷を電圧に変換する出力バッファと、
前記MOSトランジスタスイッチがON状態の場合には、前記容量が、入力された電圧に応じた電荷を蓄積し、
前記MOSトランジスタスイッチがOFF状態の場合には、前記容量が、蓄積した電荷を保持することを特徴とするサンプルホールド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びサンプルホールド回路に関し、特に低リーク電流と低オン抵抗を両立する技術に関する。
【背景技術】
【０００２】
CMOSアナログ集積回路では、周波数精度の良いオンチップアクティブフィルタにスイッチトキャパシタ回路が用いられ、特定のタイミングにおけるアナログ値を保持するためにサンプルホールド回路が用いられている。これらの回路の主要部分は、スイッチ及びコンデンサの組み合わせによって構成され、スイッチにはMOSトランジスタスイッチが用いられる。
【０００３】
ここで用いられるスイッチとしては、ON状態では抵抗値がゼロで、OFF状態では電流が流れない特性を有するスイッチが理想的である。しかしながら、MOSトランジスタスイッチは、ON状態では低くない値の抵抗値を有し、OFF状態では僅かながらも電流が流れてしまう特性を持つ。
【０００４】
ON状態での抵抗値は、信号電圧の変化をもたらす。また、この抵抗値とコンデンサが不必要なフィルタを形成してしまう。ここで形成されるフィルタは、信号の通過帯域に大きな影響を与えることになる。
【０００５】
一方、OFF状態で流れる電流（オフリーク電流）は、コンデンサに蓄積された電荷量の変化を引き起こす。コンデンサに電荷を蓄え、保持する時間が短い場合にはこのオフリーク電流は大きな影響を与えないが、数十Ｈｚ以下の非常に低い周波数で信号を処理する場合にはオフリーク電流による電荷量の変化が大きくなり、無視できないほどの影響を与えることになる。
【０００６】
オフリーク電流によるコンデンサの電荷量の変化を防ぐ方法として、特許文献１が知られている。図４は、特許文献１で示されている回路構成を示している。図４に示される回路はサンプルホールド回路であり、NMOSトランジスタスイッチTN5Aと、NMOSトランジスタスイッチTN5Bと、オペアンプ１３と、インバータ１５と、NMOSトランジスタスイッチTN8と、コンデンサC5と、バッファ１１と、から構成されている。
【０００７】
NMOSトランジスタスイッチTN5Aは、ドレイン端子に入力信号Vinが接続され、ゲート端子に制御信号が接続される。NMOSトランジスタスイッチTN5Bは、ドレイン端子にNMOSトランジスタスイッチTN5Aのソース端子とNMOSトランジスタスイッチTN8のソース端子が接続され、ゲート端子に制御信号が接続される。オペアンプ１３は、正転入力端子がNMOSトランジスタスイッチTN5Bのソース端子に接続され、反転入力端子及び出力端子がNMOSトランジスタスイッチTN8のドレイン端子に接続される。
【０００８】
インバータ１５は、入力端子が制御信号に接続され、出力端子がNMOSトランジスタスイッチTN8のゲート端子に接続される。NMOSトランジスタスイッチTN8は、ドレイン端子がオペアンプ１３の出力端子及び反転入力端子に接続され、ゲート端子がインバータ１５の出力端子に接続され、ソース端子がNMOSトランジスタスイッチTN5Aのソース端子とNMOSトランジスタスイッチTN5Bのドレイン端子に接続される。
【０００９】
コンデンサC5は、一端がNMOSトランジスタスイッチTN5Bのソース端子とオペアンプ１３の正転入力端子に接続され、他端がGNDに接続される。バッファ１１は、入力端子がNMOSトランジスタスイッチTN5Bのソース端子とオペアンプ１３の正転入力端子に接続され、出力信号Voutを出力する。
【００１０】
上述の回路において、制御信号がHレベルの場合には、NMOSトランジスタスイッチTN5A及びNMOSトランジスタスイッチTN5BがON状態に、NMOSトランジスタスイッチTN8がOFF状態になる。この状態では、入力信号VinがNMOSトランジスタスイッチTN5AとNMOSトランジスタスイッチTN5Bを通って、コンデンサC5に印加される。従って、コンデンサC5にはコンデンサC5の容量と入力信号Vinによって決まる電荷が蓄積され、出力信号Voutには入力信号Vinと同じ信号が出力される。
【００１１】
一方、制御信号がLレベルの場合には、NMOSトランジスタスイッチTN5A及びNMOSトランジスタスイッチTN5BがOFF状態に、NMOSトランジスタスイッチTN8がON状態になる。この状態では、入力信号VinはNMOSトランジスタスイッチTN5Aによって回路から分離され、出力信号VoutにはコンデンサC5に蓄積された電荷に相当する電圧がバッファ１１を介して出力される。また、このコンデンサC5に蓄積された電荷に相当する電圧と同一の電圧が、オペアンプ１３によってNMOSトランジスタスイッチTN8を介してNMOSトランジスタスイッチTN5Bのドレイン端子にも印加される。
【００１２】
従って、NMOSトランジスタスイッチTN5Bのソース端子及びドレイン端子には同一の電圧が印加される、つまりNMOSトランジスタスイッチTN5Bのソース端子及びドレイン端子に電位差がなくなることになる。これにより、NMOSトランジスタスイッチTN5Bに発生するオフリーク電流がなくなり、保持時間によってコンデンサC5に保持される電荷量の変化を防ぐことができる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開2001-273786号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１の構成では、サンプル状態での信号経路にNMOSトランジスタスイッチTN5AとNMOSトランジスタスイッチTN5Bの二つのスイッチが存在することになり、MOSトランジスタスイッチのON抵抗がより大きくなってしまう。
【００１５】
本発明は上記の課題を解決するためになされたものであり、ON状態での低いオン抵抗とOFF状態での小さいオフリーク電流を持つMOSトランジスタスイッチを用いた半導体装置及びサンプルホールド回路を実現することを目的としている。
【課題を解決するための手段】
【００１６】
本発明は、上記の課題を解決するためになされたもので、ON状態とOFF状態の切り替わりにより信号の通過及び遮断を制御するMOSトランジスタスイッチと、前記MOSトランジスタスイッチのバックゲート端子と前記MOSトランジスタスイッチのソース端子間に接続される第１のスイッチと、前記MOSトランジスタスイッチのバックゲート端子と電源電圧端子間に接続される第２のスイッチと、を有し、前記MOSトランジスタスイッチがON状態の場合には、前記第１のスイッチがON状態になり前記MOSトランジスタスイッチのバックゲート端子を前記MOSトランジスタスイッチのソース端子に接続し、前記MOSトランジスタスイッチがOFF状態の場合には、前記第２のスイッチがON状態になり前記MOSトランジスタスイッチのバックゲート端子を前記電源電圧端子に接続することを特徴とする半導体装置である。
【００１７】
また、本発明は、ON状態とOFF状態の切り替わりにより信号の通過及び遮断を制御するMOSトランジスタスイッチと、前記MOSトランジスタスイッチのバックゲート端子に接続される可変電圧源と、を有し、前記可変電圧源は、前記MOSトランジスタスイッチがON状態のときには、前記MOSトランジスタスイッチがOFF状態のときよりも前記MOSトランジスタスイッチの閾値電圧が低くなるような第１の電圧を前記バックゲート端子に出力し、前記MOSトランジスタスイッチがOFF状態のときには、前記MOSトランジスタスイッチがON状態のときよりも前記MOSトランジスタスイッチの閾値電圧が高くなるような第２の電圧を前記バックゲート端子に出力することを特徴とする半導体装置である。
【００１８】
また、本発明は、上記の半導体装置と、入力された電圧に応じた電荷を蓄積する容量と、前記容量に蓄積された電荷を電圧に変換する出力バッファと、前記MOSトランジスタスイッチがON状態の場合には、前記容量が、入力された電圧に応じた電荷を蓄積し、前記MOSトランジスタスイッチがOFF状態の場合には、前記容量が、蓄積した電荷を保持することを特徴とするサンプルホールド回路である。
【発明の効果】
【００１９】
本発明によれば、MOSトランジスタスイッチのON状態とOFF状態が切り替わると同時に、MOSトランジスタスイッチのバックゲート端子の接続先を変更する又はバックゲート端子に出力する電圧を変更することにより、ON状態での低いオン抵抗とOFF状態での小さいオフリーク電流を持つMOSトランジスタスイッチを用いた半導体装置及びサンプルホールド回路を実現することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施形態による半導体装置の回路構成図である。
【図２】本発明の第２の実施形態によるサンプルホールド回路の回路構成図である。
【図３】本発明の第３の実施形態によるサンプルホールド回路の回路構成図である。
【図４】従来のサンプルホールド回路の回路構成図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照し、本発明の実施形態を説明する。
【００２２】
（第１の実施形態）
まず、本発明の第１の実施形態を説明する。図１は、本実施形態による半導体装置の回路構成を示している。図１に示す半導体装置５は、外部との接続端子として電源電圧端子GND、信号入力端子Vin、信号出力端子Vout、制御信号端子CLKの４つの入出力端子を有し、NMOSトランジスタM1と、可変電圧源Vvalと、から構成されている。
【００２３】
NMOSトランジスタM1は、ドレイン端子が信号入力端子Vinに接続され、ゲート端子が制御信号端子CLKに接続され、ソース端子が信号出力端子Voutに接続される。このNMOSトランジスタM1は、ON状態とOFF状態の切り替わりにより、信号入力端子Vinから入力される入力信号の通過及び遮断を制御するMOSトランジスタスイッチである。可変電圧源Vvalは、一端がNMOSトランジスタM1のバックゲート端子に接続され、他端が電源電圧端子GNDに接続される。
【００２４】
次に、半導体装置５の動作について説明する。NMOSトランジスタM1は、ゲート端子にHレベルの信号が印加されるとON状態になり、Lレベルの信号が印加されるとOFF状態になる。また、可変電圧源Vvalは、制御信号端子CLKからの信号がHレベルの場合にはNMOSトランジスタM1のソース端子にかかる電圧と同等の電圧を出力し、制御信号端子CLKからの信号がLレベルの場合には電源電圧端子GNDの電圧と同等の電圧を出力する。
【００２５】
まず、制御信号端子CLKからHレベルの信号が印加された場合について説明する。制御信号端子CLKからHレベルの信号が印加されると、NMOSトランジスタM1はON状態になる。この状態の変化と同時に、NMOSトランジスタM1のバックゲート端子に対して、ソース端子の電圧と同等の電圧が印加される。この状態では、バックゲート端子が電源電圧端子GNDに接続されている状態に比べて、ゲート酸化膜近傍に電子の存在が少ない状態になり、NMOSトランジスタM1の閾値電圧Vthが低くなる。ここでMOSトランジスタのオン抵抗Ronは、以下の（１）式で表される。
【００２６】
【数１】
2012090002.tif 000003
【００２７】
（１）式において、μはキャリアの移動度を、COXはゲート酸化膜の単位面積当たりのキャパシタンスを、WはMOSトランジスタのゲート幅を、LはMOSトランジスタのゲート長を、VDDは印加している電源電圧をそれぞれ表す。（１）式より、閾値電圧Vthが低くなればオン抵抗Ronが小さくなる。
【００２８】
次に、制御信号端子CLKからLレベルの信号が印加された場合について説明する。制御信号端子CLKからLレベルの信号が印加されると、NMOSトランジスタM1はOFF状態になる。この状態の変化と同時に、NMOSトランジスタM1のバックゲート端子に対して、電源電圧端子GNDの電圧と同等の電圧が印加される。この状態では、バックゲート端子がソース端子に接続されている状態に比べて、ゲート酸化膜近傍に電子の存在が多い状態になり、NMOSトランジスタM1の閾値電圧Vthが高くなる。ここでMOSトランジスタのオフリーク電流Ileakは、以下の（２）式で表される。
【００２９】
【数２】
2012090002.tif 000004
【００３０】
（２）式において、aは比例係数を、qは電子の電荷を、kはボルツマン係数を、Tは絶対温度を、nは1〜1.4程度の値を取るデバイスに依存する固有値をそれぞれ表す。（２）式より、閾値電圧Vthが高くなれば、オフリーク電流Ileakが小さくなる。
【００３１】
上記のように、NMOSトランジスタM1のON状態とOFF状態が切り替わると同時に、バックゲート端子に出力する電圧を変化させることで、ON状態での低いオン抵抗とOFF状態での小さいオフリーク電流を持つMOSトランジスタスイッチおよびそれを用いた半導体装置を実現することができる。
【００３２】
（第２の実施形態）
次に、本発明の第２の実施形態を説明する。図２は、本実施形態によるサンプルホールド回路の回路構成を示している。図２に示すサンプルホールド回路１０は、外部との接続端子として電源電圧端子VDD1、電源電圧端子GND1、信号入力端子Vin1、信号出力端子Vout1、制御信号端子CLK1の５つの入出力端子を有し、インバータ１５と、PMOSトランジスタM11と、PMOSトランジスタM12（第１のスイッチ）と、PMOSトランジスタM13（第２のスイッチ）と、コンデンサC14（容量）と、アンプ回路１６（出力バッファ）と、から構成されている。PMOSトランジスタM12と、PMOSトランジスタM11と、PMOSトランジスタM13と、から構成される回路は、本発明の半導体装置の一例である。
【００３３】
インバータ１５は、入力端子が制御信号端子CLK1に接続される。PMOSトランジスタM12は、ドレイン端子が信号入力端子Vin1に接続され、ゲート端子が制御信号端子CLK1に接続され、バックゲート端子が電源電圧端子VDD1に接続される。
【００３４】
PMOSトランジスタM11は、ソース端子が信号入力端子Vin1に接続され、ゲート端子が制御信号端子CLK1に接続され、バックゲート端子がPMOSトランジスタM12のソース端子に接続される。このPMOSトランジスタM11は、ON状態とOFF状態の切り替わりにより、信号入力端子Vin1から入力される入力信号の通過及び遮断を制御するMOSトランジスタスイッチである。
【００３５】
PMOSトランジスタM13は、ドレイン端子がPMOSトランジスタM12のソース端子とPMOSトランジスタM11のバックゲート端子に接続され、ゲート端子がインバータ１５の出力端子に接続され、バックゲート端子及びソース端子が電源電圧端子VDD1に接続される。
【００３６】
コンデンサC14は、一端がPMOSトランジスタM11のドレイン端子に接続され、他端が電源電圧端子GND1に接続される。アンプ回路１６は、入力端子がPMOSトランジスタM11のドレイン端子とコンデンサC14の一端に接続され、出力端子が信号出力端子Vout1に接続される。
【００３７】
次に、サンプルホールド回路１０の動作について説明する。PMOSトランジスタM11、M12、M13は、ゲート端子にHレベルの信号が印加されるとOFF状態になり、Lレベルの信号が印加されるとON状態になる。
【００３８】
まず、制御信号端子CLK1からLレベルの信号が印加された場合について説明する。制御信号端子CLK1からLレベルの信号が印加されると、PMOSトランジスタM11及びM12はON状態になり、PMOSトランジスタM13はOFF状態になる。従って、PMOSトランジスタM11のバックゲート端子は、PMOSトランジスタM12を介してPMOSトランジスタM11のソース端子に接続されることになる。この状態では、バックゲート端子が電源電圧端子VDD1に接続されている状態に比べて、ゲート酸化膜近傍に電子の存在が少ない状態になり、PMOSトランジスタM11の閾値電圧Vthが低くなる。ここでMOSトランジスタのオン抵抗Ronは、以下の（３）式で表される。
【００３９】
【数３】
2012090002.tif 000005
【００４０】
（３）式において、μはキャリアの移動度を、COXはゲート酸化膜の単位面積当たりのキャパシタンスを、WはMOSトランジスタのゲート幅を、LはMOSトランジスタのゲート長を、VDDは印加している電源電圧をそれぞれ表す。（３）式より、閾値電圧Vthが低くなればオン抵抗Ronが小さくなる。
【００４１】
制御信号端子CLK1からLレベルの信号が印加された場合には、信号入力端子Vin1から入力される入力信号がPMOSトランジスタM11を通って、コンデンサC14に印加される。従って、コンデンサC14にはコンデンサC14の容量と入力信号によって決まる電荷が蓄積される。
【００４２】
次に、制御信号端子CLK1からHレベルの信号が印加された場合について説明する。制御信号端子CLK1からHレベルの信号が印加されると、PMOSトランジスタM11及びM12はOFF状態になり、PMOSトランジスタM13はON状態になる。従って、PMOSトランジスタM11のバックゲート端子は、PMOSトランジスタM13を介して電源電圧端子VDD1に接続されることになる。この状態では、バックゲート端子がソース端子に接続されている状態に比べて、ゲート酸化膜近傍に電子の存在が多い状態になり、PMOSトランジスタM11の閾値電圧Vthが高くなる。ここでMOSトランジスタのオフリーク電流Ileakは、以下の（４）式で表される。
【００４３】
【数４】
2012090002.tif 000006
【００４４】
（４）式において、aは比例係数を、qは電子の電荷を、kはボルツマン係数を、Tは絶対温度を、nは1〜1.4程度の値を取るデバイスに依存する固有値をそれぞれ表す。（４）式より、閾値電圧Vthが高くなれば、オフリーク電流Ileakが小さくなる。
【００４５】
制御信号端子CLK1からHレベルの信号が印加された場合には、信号入力端子Vin1から入力される入力信号はPMOSトランジスタM11及びM12によって回路から分離され、信号出力端子Vout1にはコンデンサC14に蓄積されて保持されている電荷に相当する電圧がアンプ回路１６を介して出力される。
【００４６】
上記のように、PMOSトランジスタM11のON状態とOFF状態が切り替わると同時に、PMOSトランジスタM11のバックゲート端子の接続先を変更することで、ON状態での低いオン抵抗とOFF状態での小さいオフリーク電流を持つMOSトランジスタスイッチおよびそれを用いた半導体装置を実現することができる。また、このMOSトランジスタスイッチを用いることで、サンプル時にはスイッチで発生する電圧降下が低く、ホールド時にはスイッチのリーク電流による電荷の変動が小さいサンプルホールド回路を実現することができる。
【００４７】
（第３の実施形態）
次に、本発明の第３の実施形態を説明する。図３は、本実施形態によるサンプルホールド回路の回路構成を示している。図３に示すサンプルホールド回路２０は、外部との接続端子として電源電圧端子GND2、信号入力端子Vin2、信号出力端子Vout2、制御信号端子CLK2の４つの入出力端子を有し、インバータ２５と、NMOSトランジスタM21と、NMOSトランジスタM22（第１のスイッチ）と、NMOSトランジスタM23（第２のスイッチ）と、コンデンサC24（容量）と、アンプ回路２６（出力バッファ）と、から構成されている。NMOSトランジスタM21と、NMOSトランジスタM23と、NMOSトランジスタM22と、から構成される回路は、本発明の半導体装置の一例である。
【００４８】
インバータ２５は、入力端子が制御信号端子CLK2に接続される。NMOSトランジスタM21は、ドレイン端子が信号入力端子Vin2に接続され、ゲート端子が制御信号端子CLK2に接続され、バックゲート端子がNMOSトランジスタM23のドレイン端子及びNMOSトランジスタM22のドレイン端子に接続される。このNMOSトランジスタM21は、ON状態とOFF状態の切り替わりにより、信号入力端子Vin2から入力される入力信号の通過及び遮断を制御するMOSトランジスタスイッチである。
【００４９】
NMOSトランジスタM23は、ドレイン端子がNMOSトランジスタM21のバックゲート端子に接続され、ゲート端子がインバータ２５の出力端子に接続され、バックゲート端子及びソース端子が電源電圧端子GND2に接続される。NMOSトランジスタM22は、ドレイン端子がNMOSトランジスタM21のバックゲート端子に接続され、ゲート端子が制御信号端子CLK2に接続され、バックゲート端子が電源電圧端子GND2に接続され、ソース端子がNMOSトランジスタM21のソース端子に接続される。
【００５０】
コンデンサC24は、一端がNMOSトランジスタM21のソース端子に接続され、他端が電源電圧端子GND2に接続される。アンプ回路２６は、入力端子がNMOSトランジスタM21のソース端子とコンデンサC24の一端に接続され、出力端子が信号出力端子Vout2に接続される。
【００５１】
次に、サンプルホールド回路２０の動作について説明する。NMOSトランジスタM21、M22、M23は、ゲート端子にHレベルの信号が印加されるとON状態になり、Lレベルの信号が印加されるとOFF状態になる。
【００５２】
まず、制御信号端子CLK2からHレベルの信号が印加された場合について説明する。制御信号端子CLK2からHレベルの信号が印加されると、NMOSトランジスタM21及びM22はON状態になり、NMOSトランジスタM23はOFF状態になる。従って、NMOSトランジスタM21のバックゲート端子は、NMOSトランジスタM22を介してNMOSトランジスタM21のソース端子に接続されることになる。この状態では、バックゲート端子が電源電圧端子GND2に接続されている状態に比べて、ゲート酸化膜近傍に電子の存在が少ない状態になり、NMOSトランジスタM21の閾値電圧Vthが低くなる。ここでMOSトランジスタのオン抵抗Ronは、以下の（５）式で表される。
【００５３】
【数５】
2012090002.tif 000007
【００５４】
（５）式において、μはキャリアの移動度を、COXはゲート酸化膜の単位面積当たりのキャパシタンスを、WはMOSトランジスタのゲート幅を、LはMOSトランジスタのゲート長を、VDDは印加している電源電圧をそれぞれ表す。上式より、閾値電圧Vthが低くなればオン抵抗Ronが小さくなる。
【００５５】
制御信号端子CLK2からHレベルの信号が印加された場合には、信号入力端子Vin2から入力される入力信号がNMOSトランジスタM21を通って、コンデンサC24に印加される。従って、コンデンサC24にはコンデンサC24の容量と入力信号によって決まる電荷が蓄積される。
【００５６】
次に、制御信号端子CLK2からLレベルの信号が印加された場合について説明する。制御信号端子CLK2からLレベルの信号が印加されると、NMOSトランジスタM21及びM22はOFF状態になり、NMOSトランジスタM23はON状態になる。従って、NMOSトランジスタM21のバックゲート端子は、NMOSトランジスタM23を介して電源電圧端子GND2に接続されることになる。この状態では、バックゲート端子がソース端子に接続されている状態に比べて、ゲート酸化膜近傍に電子の存在が多い状態になり、NMOSトランジスタM21の閾値電圧Vthが高くなる。ここでMOSトランジスタのオフリーク電流Ileakは、以下の（６）式で表される。
【００５７】
【数６】
2012090002.tif 000008
【００５８】
（６）式において、aは比例係数を、qは電子の電荷を、kはボルツマン係数を、Tは絶対温度を、nは1〜1.4程度の値を取るデバイスに依存する固有値をそれぞれ表す。上式より、閾値電圧Vthが高くなれば、オフリーク電流Ileakが小さくなる。
【００５９】
制御信号端子CLK2からLレベルの信号が印加された場合には、信号入力端子Vin2から入力される入力信号はNMOSトランジスタM21によって回路から分離され、信号出力端子Vout2にはコンデンサC24に蓄積されて保持されている電荷に相当する電圧がアンプ回路２６を介して出力される。
【００６０】
上記のように、NMOSトランジスタM21のON状態とOFF状態が切り替わると同時に、NMOSトランジスタM21のバックゲート端子の接続先を変更することで、ON状態での低いオン抵抗とOFF状態での小さいオフリーク電流を持つMOSトランジスタスイッチおよびそれを用いた半導体装置を実現することができる。また、このMOSトランジスタスイッチを用いることで、サンプル時にはスイッチで発生する電圧降下が低く、ホールド時にはスイッチのリーク電流による電荷の変動が小さいサンプルホールド回路を実現することができる。
【００６１】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、第１の実施形態で示した半導体装置を用いてサンプルホールド回路を構成してもよい。
【符号の説明】
【００６２】
５・・・半導体装置、１０，２０・・・サンプルホールド回路、１１・・・バッファ、１３・・・オペアンプ、１５，２５・・・インバータ、１６，２６・・・アンプ回路、GND，VDD1，GND1，GND2・・・電源電圧端子、Vin，Vin1，Vin2・・・信号入力端子、Vout，Vout1，Vout2・・・信号出力端子、CLK，CLK1，CLK2・・・制御信号端子、M1，M21，M22，M23・・・NMOSトランジスタ、Vval・・・可変電圧源、M11，M12，M13・・・PMOSトランジスタ、C5，C14，C24・・・コンデンサ、TN5A，TN5B，TN8・・・NMOSトランジスタスイッチ
【図１】
2012090002.tif 000009
【図２】
2012090002.tif 000010
【図３】
2012090002.tif 000011
【図４】
2012090002.tif 000012