(57)【要約】【課題】出力電流が大きくなっても消費電流が増加することなく過電流保護をかけることができるボルテージレギュレータを提供する。【解決手段】過電流保護回路を、出力トランジスタのドレインに設けられた出力電流をセンスするセンス抵抗と、センス抵抗の両端の電圧を比較するオフセットコンパレータと、オフセットコンパレータの出力にゲートが接続される第一のトランジスタで構成する。電流が流れる検出用のトランジスタとセンス抵抗の経路をなくしたので、出力電流が多い時でも検出用の電流は増加しない。【選択図】図１
2012159870.tif 000002
【特許請求の範囲】
【請求項１】
出力トランジスタの出力する電圧を分圧した分圧電圧と、基準電圧の差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路と、
前記出力トランジスタの出力電流を監視し、過電流から回路を保護する過電流保護回路と、を備えたボルテージレギュレータであって、
前記過電流保護回路は、
前記出力トランジスタのドレインに設けられ、前記出力電流をセンスするセンス抵抗と、
入力端子にオフセット電圧を備え、前記センス抵抗の両端の電圧を比較するオフセットコンパレータと、
前記オフセットコンパレータの出力端子にゲートが接続され、前記出力トランジスタのゲートにドレインが接続された第一のトランジスタと、
を備えたことを特徴とするボルテージレギュレータ。
【請求項２】
前記センス抵抗は、
配線抵抗もしくはボンディング抵抗を用いることを特徴とする請求項１記載のボルテージレギュレータ。
【請求項３】
前記オフセットコンパレータは、
オフセット量を前記分圧電圧の大きさで調整する調整回路を備えたことを特徴とする請求項１または２に記載のボルテージレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ボルテージレギュレータの過電流保護回路に関する。
【背景技術】
【０００２】
従来のボルテージレギュレータについて説明する。図５は、従来のボルテージレギュレータを示す回路図である。
【０００３】
従来のボルテージレギュレータは、基準電圧回路１０１と、差動増幅回路１０２と、ＰＭＯＳトランジスタ１０４と、過電流保護回路５５０と、抵抗１０５、１０６と、グラウンド端子１００と、出力端子１２１と、電源端子１５０で構成されている。過電流保護回路５５０はＮＭＯＳトランジスタ５０５、５０６、５１０と、ＰＭＯＳトランジスタ５０１、５０２、５０３、５０４と、定電流回路５０７と、抵抗５０８、５０９で構成されている。ＰＭＯＳトランジスタ５０３のソースに付加されている電圧５１１はＰＭＯＳトランジスタ５０３と５０４の差動対のオフセット電圧を表している。
【０００４】
接続としては、差動増幅回路１０２は、反転入力端子は基準電圧回路１０１に接続され、非反転入力端子は抵抗１０５と１０６の接続点に接続され、出力端子はＰＭＯＳトランジスタ１０４のゲート及びＰＭＯＳトランジスタ５０２のゲート及びＰＭＯＳトランジスタ５０１のドレインに接続される。基準電圧回路１０１のもう一方はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ１０４は、ソースは電源端子１５０に接続され、ドレインは出力端子１２１及び抵抗１０５のもう一方に接続される。抵抗１０６のもう一方はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ５０１は、ゲートはＮＭＯＳトランジスタ５１０のドレインと抵抗５０９の接続点に接続され、ソースは電源端子１５０に接続される。抵抗５０９のもう一方は電源端子１５０に接続される。ＰＭＯＳトランジスタ５０２は、ドレインはＰＭＯＳトランジスタ５０４のゲートと抵抗５０８の接続点に接続され、ソースは電源端子１５０に接続される。抵抗５０８のもう一方はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ５０３は、ゲートは抵抗１０５と１０６の接続点に接続され、ドレインはＮＭＯＳトランジスタ５０５のドレインに接続され、ソースは定電流回路５０７に接続される。ＰＭＯＳトランジスタ５０４は、ドレインはＮＭＯＳトランジスタ５０６のドレイン及びゲートとＮＭＯＳトランジスタ５０５のゲートに接続され、ソースは定電流回路５０７に接続される。ＮＭＯＳトランジスタ５０５のソースはグラウンド端子１００に接続され、ＮＭＯＳトランジスタ５０６のソースはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ５１０は、ゲートはＰＭＯＳトランジスタ５０３のドレインに接続され、ソースはグラウンド端子１００に接続される（例えば、特許文献１参照）。
【０００５】
上述したような過電流保護回路５５０は、以下のように動作して過電流から回路を保護する機能を有する。
【０００６】
出力端子１２１の出力電流が増加した場合、出力電流に比例した検出電流がＰＭＯＳトランジスタ５０２に流れる。この検出電流が抵抗５０８に流れることにより、ＰＭＯＳトランジスタ５０４のゲート電圧が上昇する。ここで、出力端子１２１に過電流が流れて、それに比例した検出電流によってＰＭＯＳトランジスタ５０４のゲート電圧が、ＰＭＯＳトランジスタ５０３のゲート電圧とオフセット電圧５１１を加えた電圧を超えると、トランジスタ５１０がオンする。従って、ＰＭＯＳトランジスタ５０１のゲート−ソース間電圧が低下してドレイン電流が流れることによって、ＰＭＯＳトランジスタ１０４のゲート−ソース間電圧を上昇させる。このように帰還が働くことによって、出力電流の増加は抑制される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−３０９５６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の技術では、出力電流が大きくなった時に抵抗５０８に流れる電流が増加するので、消費電流が増加するという課題があった。
【０００９】
本発明は上記課題に鑑みてなされ、出力電流が大きくなっても消費電流が増加することのないボルテージレギュレータを提供する。
【課題を解決するための手段】
【００１０】
本発明のボルテージレギュレータは、出力トランジスタの出力する電圧を分圧した分圧電圧と、基準電圧の差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路と、前記出力トランジスタの出力電流を監視し、過電流から回路を保護する過電流保護回路と、を備えたボルテージレギュレータであって、前記過電流保護回路は、前記出力トランジスタのドレインに設けられ、前記出力電流をセンスするセンス抵抗と、入力端子にオフセット電圧を備え、前記センス抵抗の両端の電圧を比較するオフセットコンパレータと、前記オフセットコンパレータの出力端子にゲートが接続され、前記出力トランジスタのゲートにドレインが接続された第一のトランジスタと、を備えたことを特徴とする。
【発明の効果】
【００１１】
本発明の過電流保護回路を備えたボルテージレギュレータは、出力トランジスタのドレインに接続された抵抗の電圧で電流を検出することで、消費電流を増加させることなく過電流保護をかけることができる。
【図面の簡単な説明】
【００１２】
【図１】第一の実施形態のボルテージレギュレータを示す回路図である。
【図２】第二の実施形態のボルテージレギュレータを示す回路図である。
【図３】第三の実施形態のボルテージレギュレータを示す回路図である。
【図４】第四の実施形態のボルテージレギュレータを示す回路図である。
【図５】従来のボルテージレギュレータを示す回路図である。
【発明を実施するための形態】
【００１３】
本発明を実施するための形態について、図面を参照して説明する。
【実施例１】
【００１４】
図１は、第一の実施形態のボルテージレギュレータの回路図である。
第一の実施形態のボルテージレギュレータは、基準電圧回路１０１と、差動増幅回路１０２と、オフセットコンパレータ１１０と、ＰＭＯＳトランジスタ１０３、１０４と、抵抗１１１、１０５、１０６と、グラウンド端子１００と、出力端子１２１と、電源端子１５０で構成されている。
【００１５】
接続に関しては、差動増幅回路１０２は、反転入力端子は基準電圧回路１０１に接続され、非反転入力端子は抵抗１０５と１０６の接続点に接続され、出力端子はＰＭＯＳトランジスタ１０４のゲート及びＰＭＯＳトランジスタ１０３のドレインに接続される。基準電圧回路１０１のもう一方はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ１０３は、ゲートはオフセットコンパレータ１１０の出力に接続され、ソースは電源端子１５０に接続される。ＰＭＯＳトランジスタ１０４は、ドレインは抵抗１１１とオフセットコンパレータ１１０の反転入力端子に接続され、ソースは電源端子１５０に接続される。抵抗１１１のもう一方は、オフセットコンパレータ１１０の非反転入力端子と出力端子１２１と抵抗１０５のもう一方に接続される。抵抗１０６のもう一方はグラウンド端子１００に接続される。
【００１６】
次に第一の実施形態のボルテージレギュレータの動作について説明する。
抵抗１０５と１０６は、出力端子１２１の電圧である出力電圧Ｖｏｕｔを分圧し、分圧電圧Ｖｆｂを出力する。差動増幅回路１０２は基準電圧回路１０１の出力電圧Ｖｒｅｆと分圧電圧Ｖｆｂとを比較し、出力電圧Ｖｏｕｔが一定になるよう出力トランジスタとして動作するＰＭＯＳトランジスタ１０４のゲート電圧を制御する。出力電圧Ｖｏｕｔが所定電圧よりも高いと、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高くなる。そして差動増幅回路１０２の出力信号（ＰＭＯＳトランジスタ１０４のゲート電圧）が高くなり、ＰＭＯＳトランジスタ１０４はオフしていき、出力電圧Ｖｏｕｔは低くなる。こうして、出力電圧Ｖｏｕｔを一定になるように制御する。また、出力電圧Ｖｏｕｔが所定電圧よりも低いと、上記と逆の動作をして、出力電圧Ｖｏｕｔは高くなる。こうして、出力電圧Ｖｏｕｔが一定になるように制御する。
【００１７】
出力端子１２１とグラウンド端子１００が短絡すると出力電流Ｉｏｕｔが増加する。出力電流Ｉｏｕｔが最大出力電流Ｉｍを上回る過電流状態になると、抵抗１１１で発生する電圧が高くなりオフセットコンパレータ１１０がＬｏを出力する。そして、ＰＭＯＳトランジスタ１０３がオンしていきＰＭＯＳトランジスタ１０４のゲート・ソース間電圧が低くなることで、ＰＭＯＳトランジスタ１０４がオフしていく。よって、出力電流Ｉｏｕｔは最大出力電流Ｉｍよりも多く流れず、出力電圧Ｖｏｕｔが低くなる。最大電流Ｉｍは、短絡時に抵抗１１１で発生する電圧をオフセットコンパレータ１１０のオフセット電圧と同じになるように抵抗１１１を調節することで決定される。
【００１８】
通常の状態では、オフセットコンパレータ１１０のオフセット電圧により非反転入力端子の電圧の方が高く設定されるため、オフセットコンパレータ１１０の出力からＨｉが出力されＰＭＯＳトランジスタ１０３はオフとなる。
【００１９】
ここでオフセットコンパレータ１１０のオフセット電圧は、入力トランジスタの素子サイズを変えるなど多くの方式が知られており、いずれの方式を採用しても良い。また、抵抗１１１は配線抵抗を用いても良い。
【００２０】
以上により、出力電流を抵抗１１１で検知することで過電流保護をかけることができる。そして、出力電流増加に伴い消費電流が増加することもなく過電流保護をかけることができる。
【実施例２】
【００２１】
図２は、第二の実施形態のボルテージレギュレータの回路図である。
図１との違いは抵抗１１１の代わりにボンディング抵抗２０１、２０２を用いボルテージレギュレータ２３２をパッケージ２３１上で動作させている点である。
【００２２】
接続としては、電源端子１５０はパッケージ電源端子２２１に接続され、グラウンド端子１００はパッケージグラウンド端子２２２に接続される。ＰＭＯＳトランジスタ１０４のドレインは出力端子２１１に接続され、オフセットコンパレータ１１０の非反転入力端子は出力端子２１２に接続される。ボンディング抵抗２０１は一方が出力端子２１１に接続され、もう一方がパッケージ出力端子２２３に接続される。ボンディング抵抗２０２は一方が出力端子２１２に接続され、もう一方がパッケージ出力端子２２３に接続される。他の接続は図１の第一の実施例と同じである。
【００２３】
次に、第二の実施形態のボルテージレギュレータの動作について説明する。
抵抗１０５と１０６は、パッケージ出力端子２２３の電圧である出力電圧Ｖｏｕｔを分圧し、分圧電圧Ｖｆｂを出力する。差動増幅回路１０２は基準電圧回路１０１の出力電圧Ｖｒｅｆと分圧電圧Ｖｆｂとを比較し、出力電圧Ｖｏｕｔが一定になるよう出力トランジスタとして動作するＰＭＯＳトランジスタ１０４のゲート電圧を制御する。出力電圧Ｖｏｕｔが所定電圧よりも高いと、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高くなる。そして差動増幅回路１０２の出力信号（ＰＭＯＳトランジスタ１０４のゲート電圧）が高くなり、ＰＭＯＳトランジスタ１０４はオフしていき、出力電圧Ｖｏｕｔは低くなる。こうして、出力電圧Ｖｏｕｔを一定になるように制御する。また、出力電圧Ｖｏｕｔが所定電圧よりも低いと、上記と逆の動作をして、出力電圧Ｖｏｕｔは高くなる。こうして、出力電圧Ｖｏｕｔが一定になるように制御する。
【００２４】
パッケージ出力端子２２３とパッケージグラウンド端子２２２が短絡すると出力電流Ｉｏｕｔが増加する。出力電流Ｉｏｕｔが最大出力電流Ｉｍを上回る過電流状態になると、ボンディング抵抗２０１で発生する電圧が高くなりオフセットコンパレータ１１０がＬｏを出力する。そして、ＰＭＯＳトランジスタ１０３がオンしていきＰＭＯＳトランジスタ１０４のゲート・ソース間電圧が低くなることで、ＰＭＯＳトランジスタ１０４がオフしていく。よって、出力電流Ｉｏｕｔは最大出力電流Ｉｍよりも多く流れず、出力電圧Ｖｏｕｔが低くなる。なお、ボンディング抵抗２０２は、流れる電流が微小で、抵抗１０５、１０６よりはるかに小さい抵抗値であることから電圧はほとんど発生しないため考慮しない。最大電流Ｉｍは、短絡時にボンディング抵抗２０１で発生する電圧をオフセットコンパレータ１１０のオフセット電圧と同じになるようにボンディング抵抗２０１等を調節することで決定される。
【００２５】
通常の状態では、オフセットコンパレータ１１０のオフセット電圧により非反転入力端子の電圧の方が高く設定されるため、オフセットコンパレータ１１０の出力からＨｉが出力されＰＭＯＳトランジスタ１０３はオフとなる。
【００２６】
ここでオフセットコンパレータ１１０のオフセット電圧は、入力トランジスタの素子サイズを変えるなど多くの方式が知られており、いずれの方式を採用しても良い。
【００２７】
以上により、出力電流をボンディング抵抗２０１で検知することで過電流保護をかけることができる。そして、出力電流増加に伴い消費電流が増加することもなく過電流保護をかけることができる。
【実施例３】
【００２８】
図３は、第三の実施形態のボルテージレギュレータの回路図である。
図１との違いは分圧電圧Ｖｆｂによってオフセットコンパレータ１１０のオフセット量を調節できるようにした点である。
【００２９】
次に第三の実施形態のボルテージレギュレータの動作について説明する。
抵抗１０５と１０６は、出力端子１２１の電圧である出力電圧Ｖｏｕｔを分圧し、分圧電圧Ｖｆｂを出力する。差動増幅回路１０２は基準電圧回路１０１の出力電圧Ｖｒｅｆと分圧電圧Ｖｆｂとを比較し、出力電圧Ｖｏｕｔが一定になるよう出力トランジスタとして動作するＰＭＯＳトランジスタ１０４のゲート電圧を制御する。出力電圧Ｖｏｕｔが所定電圧よりも高いと、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高くなる。そして差動増幅回路１０２の出力信号（ＰＭＯＳトランジスタ１０４のゲート電圧）が高くなり、ＰＭＯＳトランジスタ１０４はオフしていき、出力電圧Ｖｏｕｔは低くなる。こうして、出力電圧Ｖｏｕｔを一定になるように制御する。また、出力電圧Ｖｏｕｔが所定電圧よりも低いと、上記と逆の動作をして、出力電圧Ｖｏｕｔは高くなる。こうして、出力電圧Ｖｏｕｔが一定になるように制御する。
【００３０】
出力端子１２１とグラウンド端子１００が短絡すると出力電流Ｉｏｕｔが増加する。出力電流Ｉｏｕｔが最大出力電流Ｉｍを上回る過電流状態になると、抵抗１１１で発生する電圧が高くなりオフセットコンパレータ１１０がＬｏを出力する。そして、ＰＭＯＳトランジスタ１０３がオンしていきＰＭＯＳトランジスタ１０４のゲート・ソース間電圧が低くなることで、ＰＭＯＳトランジスタ１０４がオフしていく。よって、出力電流Ｉｏｕｔは最大出力電流Ｉｍよりも多く流れず、出力電圧Ｖｏｕｔが低くなる。最大電流Ｉｍは、短絡時に抵抗１１１で発生する電圧をオフセットコンパレータ１１０のオフセット電圧３０１と同じになるように抵抗１１１を調節することで決定される。
【００３１】
通常の状態では、オフセットコンパレータ１１０のオフセット電圧３０１により非反転入力端子の電圧の方が高く設定されるため、オフセットコンパレータ１１０の出力からＨｉが出力されＰＭＯＳトランジスタ１０３はオフとなる。
【００３２】
オフセットコンパレータ１１０のオフセット電圧３０１は、分圧電圧Ｖｆｂによって入力トランジスタの素子サイズ等を変えオフセット量を調整する。こうして、出力電圧ごとに最大電流Ｉｍの電流値をさらに調整することが可能となる。
【００３３】
ここで、抵抗１１１は配線抵抗を用いても良い。
なお、図示はしないが出力端子１２１の電圧によってオフセットコンパレータ１１０のオフセット電圧３０１を調整しても良い。
【００３４】
以上により、出力電流を抵抗１１１で検知することで過電流保護をかけることができる。そして、出力電流増加に伴い消費電流が増加することもなく過電流保護をかけることができる。さらに、オフセットコンパレータ１１０のオフセット量を調節することで最大電流Ｉｍの電流値を調整可能となる。
【実施例４】
【００３５】
図４は、第四の実施形態のボルテージレギュレータの回路図である。
図２との違いは分圧電圧Ｖｆｂによってオフセットコンパレータ１１０のオフセット量を調節できるようにした点である。
【００３６】
次に第四の実施形態のボルテージレギュレータの動作について説明する。
抵抗１０５と１０６は、パッケージ出力端子２２３の電圧である出力電圧Ｖｏｕｔを分圧し、分圧電圧Ｖｆｂを出力する。差動増幅回路１０２は基準電圧回路１０１の出力電圧Ｖｒｅｆと分圧電圧Ｖｆｂとを比較し、出力電圧Ｖｏｕｔが一定になるよう出力トランジスタとして動作するＰＭＯＳトランジスタ１０４のゲート電圧を制御する。出力電圧Ｖｏｕｔが所定電圧よりも高いと、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高くなる。そして差動増幅回路１０２の出力信号（ＰＭＯＳトランジスタ１０４のゲート電圧）が高くなり、ＰＭＯＳトランジスタ１０４はオフしていき、出力電圧Ｖｏｕｔは低くなる。こうして、出力電圧Ｖｏｕｔを一定になるように制御する。また、出力電圧Ｖｏｕｔが所定電圧よりも低いと、上記と逆の動作をして、出力電圧Ｖｏｕｔは高くなる。こうして、出力電圧Ｖｏｕｔが一定になるように制御する。
【００３７】
パッケージ出力端子２２３とパッケージグラウンド端子２２２が短絡すると出力電流Ｉｏｕｔが増加する。出力電流Ｉｏｕｔが最大出力電流Ｉｍを上回る過電流状態になると、ボンディング抵抗２０１で発生する電圧が高くなりオフセットコンパレータ１１０がＬｏを出力する。そして、ＰＭＯＳトランジスタ１０３がオンしていきＰＭＯＳトランジスタ１０４のゲート・ソース間電圧が低くなることで、ＰＭＯＳトランジスタ１０４がオフしていく。よって、出力電流Ｉｏｕｔは最大出力電流Ｉｍよりも多く流れず、出力電圧Ｖｏｕｔが低くなる。なお、ボンディング抵抗２０２は、流れる電流が微小で、抵抗１０５、１０６よりはるかに小さい抵抗値であることから電圧はほとんど発生しないため考慮しない。最大電流Ｉｍは、短絡時にボンディング抵抗２０１で発生する電圧をオフセットコンパレータ１１０のオフセット電圧４０１と同じになるようにボンディング抵抗２０１等を調節することで決定される。
【００３８】
通常の状態では、オフセットコンパレータ１１０のオフセット電圧４０１により非反転入力端子の電圧の方が高く設定されるため、オフセットコンパレータ１１０の出力からＨｉが出力されＰＭＯＳトランジスタ１０３はオフとなる。
【００３９】
オフセットコンパレータ１１０のオフセット電圧４０１は、分圧電圧Ｖｆｂによって入力トランジスタの素子サイズ等を変えオフセット量を調整する。こうして、出力電圧ごとに最大電流Ｉｍの電流値をさらに調整することが可能となる。
【００４０】
なお、図示はしないがパッケージ出力端子２２３の電圧によってオフセットコンパレータ１１０のオフセット電圧４０１を調整しても良い。
【００４１】
以上により、出力電流をボンディング抵抗２０１で検知することで過電流保護をかけることができる。そして、出力電流増加に伴い消費電流が増加することもなく過電流保護をかけることができる。さらに、オフセットコンパレータ１１０のオフセット量を調節することで最大電流Ｉｍの電流値を調整可能となる。
【符号の説明】
【００４２】
１００  グラウンド端子
１０１  基準電圧回路
１０２  差動増幅回路
１１０  オフセットコンパレータ
１２１  出力端子
１５０  電源端子
２２１  パッケージ電源端子
２２２  パッケージグラウンド端子
２２３  パッケージ出力端子
５５０  過電流保護回路
【図１】
2012159870.tif 000003
【図２】
2012159870.tif 000004
【図３】
2012159870.tif 000005
【図４】
2012159870.tif 000006
【図５】
2012159870.tif 000007