(57)【要約】【課題】半導体集積回路に設けられた任意の機能ブロックに電源を供給する電源スイッチのテストを高速化する。【解決手段】電源スイッチの構成として、電源供給レールおよび機能ブロックの間に直列に接続された２つのトランジスタを用いる。これら２つのトランジスタの導通状態は、独立して制御可能とする。２つのトランジスタの間の接点に観測ノードを設ける。電源スイッチのテストの結果を検出するための観測ノードにおける容量を小さくすることで、観測ノードにおける電圧変化が安定するまでの時間を短縮することが可能となる。【選択図】図２
2012159454.tif 000002
【特許請求の範囲】
【請求項１】
任意の機能ブロックに給電する第１および第２の電源と、
第１および第２のテスト時信号にそれぞれ応じて動作する直列に接続された２つのスイッチを有し、前記第１の電源および前記機能ブロックの間を導通または遮断する第１の電源スイッチと、
前記２つのスイッチの中点に接続されて、前記第１の電源スイッチの状態を観測する第１の観測ノードと、
初期電圧設定信号に応じて前記第１の観測ノードおよび前記第２の電源の間を導通または遮断する第１の初期電圧設定回路と、
前記第１および前記第２のテスト時信号ならびに前記初期電圧設定信号を生成するテストコントローラと
を具備し、
前記テストコントローラが、前記第１および前記第２のテスト時信号ならびに前記初期電圧設定信号の状態を所定の順番で切り替えることによって、前記２つのスイッチのそれぞれについて、ＯＮ状態からＯＦＦ状態に遷移する際の異常および前記ＯＦＦ状態から前記ＯＮ状態に遷移する際の異常が、前記第１の観測ノードにおける論理値の異常として検出される
半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路において、
前記２つのスイッチの一方は、
前記第１の電源および前記第１の観測ノードの間にドレインおよびソースが接続されて、ゲートに入力する前記第１のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第１のトランジスタ
を具備し、
前記２つのスイッチの他方は、
前記第１の観測ノードおよび前記機能ブロックの間にドレインおよびソースが接続されて、ゲートに入力する前記第２のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第２のトランジスタ
を具備し、
前記第１の初期電圧設定回路は、
前記第１の観測ノードおよび前記第２の電源の間にドレインおよびソースが接続されて、ゲートに入力する前記初期電圧設定信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第１の電圧設定用トランジスタ
を具備する
半導体集積回路。
【請求項３】
請求項２に記載の半導体集積回路において、
非テスト時の通常動作時において前記第１の電源スイッチを制御する第１の通常動作時制御信号を生成するコントローラと、
前記第１のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第１のテスト時信号を出力し、前記通常動作時には前記第１の通常動作時制御信号を出力する第１のマルチプレクサと、
前記第２のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第２のテスト時信号を出力し、前記通常動作時には前記第１の通常動作時制御信号を出力する第２のマルチプレクサと
をさらに具備する
半導体集積回路。
【請求項４】
請求項２に記載の半導体集積回路において、
前記第１の電源スイッチとは並列に接続されて、前記第１および前記第２のテスト時信号にそれぞれ応じて動作する直列に接続された２つのスイッチを有し、前記第１の電源および前記機能ブロックの間を導通または遮断する第２の電源スイッチと、
前記２つのスイッチの中点に接続されて、前記第２の電源スイッチの状態を観測する第２の観測ノードと、
前記初期電圧設定信号に応じて前記第２の観測ノードおよび前記第２の電源の間を導通または遮断する第２の初期電圧設定回路と
をさらに具備し、
前記テストコントローラが、前記第１および前記第２のテスト時信号ならびに前記初期電圧設定信号の状態を所定の順番で切り替えることによって、前記２つのスイッチのそれぞれについて、ＯＮ状態からＯＦＦ状態に遷移する際の異常および前記ＯＦＦ状態から前記ＯＮ状態に遷移する際の異常が、前記第２の観測ノードにおける論理値の異常として検出される
半導体集積回路。
【請求項５】
請求項４に記載の半導体集積回路において、
前記２つのスイッチの一方は、
前記第１の電源および前記第２の観測ノードの間にドレインおよびソースが接続されて、ゲートに入力する前記第１のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第３のトランジスタ
を具備し、
前記２つのスイッチの他方は、
前記第２の観測ノードおよび前記機能ブロックの間にドレインおよびソースが接続されて、ゲートに入力する前記第２のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第４のトランジスタ
を具備し、
前記第２の初期電圧設定回路は、
前記第２の観測ノードおよび前記第２の電源の間にドレインおよびソースが接続されて、ゲートに入力する前記初期電圧設定信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第２の電圧設定用トランジスタ
を具備する
半導体集積回路。
【請求項６】
請求項５に記載の半導体集積回路において、
非テスト時の通常動作時において前記第１および前記第２の電源スイッチを制御する第１の通常動作時制御信号を生成するコントローラと、
前記第１および前記第３のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第１のテスト時信号を出力し、前記通常動作時には前記第１の通常動作時制御信号を出力する第１のマルチプレクサと、
前記第２および前記第４のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第２のテスト時信号を出力し、前記通常動作時には前記第１の通常動作時制御信号を出力する第２のマルチプレクサと
をさらに具備する
半導体集積回路。
【請求項７】
請求項２または５に記載の半導体集積回路において、
前記第１の電源スイッチとは並列に接続されて、前記テストコントローラがさらに生成する第３および第４のテスト時信号にそれぞれ応じて動作する直列に接続された２つのスイッチを有し、前記第１の電源および前記機能ブロックの間を導通または遮断する第３の電源スイッチ
をさらに具備し、
前記第１の観測ノードは、前記２つのスイッチの中点に接続されており、
前記テストコントローラが、前記第３および前記第４のテスト時信号ならびに前記初期電圧設定信号の状態を所定の順番で切り替えることによって、前記２つのスイッチのそれぞれについて、ＯＮ状態からＯＦＦ状態に遷移する際の異常および前記ＯＦＦ状態から前記ＯＮ状態に遷移する際の異常が、前記第１の観測ノードにおける論理値の異常として検出される
半導体集積回路。
【請求項８】
請求項７に記載の半導体集積回路において、
前記２つのスイッチの一方は、
前記第１の電源および前記第１の観測ノードの間にドレインおよびソースが接続されて、ゲートに入力する前記第３のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第５のトランジスタ
を具備し、
前記２つのスイッチの他方は、
前記第１の観測ノードおよび前記機能ブロックの間にドレインおよびソースが接続されて、ゲートに入力する前記第４のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第６のトランジスタ
を具備し、
非テスト時の通常動作時において前記第１の電源スイッチを制御する第１の通常動作時制御信号および前記第３の電源スイッチを制御する第２の通常動作時制御信号を生成するコントローラと、
前記第１のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第１のテスト時信号を出力し、前記通常動作時には前記第１の通常動作時制御信号を出力する第１のマルチプレクサと、
前記第２のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第２のテスト時信号を出力し、前記通常動作時には前記第１の通常動作時制御信号を出力する第２のマルチプレクサと、
前記第５のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第３のテスト時信号を出力し、前記通常動作時には前記第２の通常動作時制御信号を出力する第３のマルチプレクサと、
前記第６のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第４のテスト時信号を出力し、前記通常動作時には前記第２の通常動作時制御信号を出力する第４のマルチプレクサと
をさらに具備する
半導体集積回路。
【請求項９】
請求項２に記載の半導体集積回路において、
前記第１の電源スイッチとは並列に接続されて、前記第１および前記第２のテスト時信号に応じて前記第１の電源および前記機能ブロックの間を導通または遮断する第２の電源スイッチと、
前記第１および前記第２の電源スイッチとは並列に接続されて、前記テストコントローラがさらに生成する第３および第４のテスト時信号に応じて前記第１の電源および前記機能ブロックの間を導通または遮断する第３の電源スイッチと、
前記第１、前記第２および前記第３の電源スイッチとは並列に接続されて、前記第３および前記第４のテスト時信号に応じて前記第１の電源および前記機能ブロックの間を導通または遮断する第４の電源スイッチと、
前記第２および前記第４の電源スイッチの状態を観測する第２の観測ノードと、
前記初期電圧設定信号に応じて前記第２の観測ノードおよび前記第２の電源の間を導通または遮断する第２の初期電圧設定回路と
をさらに具備し、
前記第１の観測ノードは、前記第３の電源スイッチの状態をさらに観測し、
前記第２の電源スイッチは、
前記第１の電源および前記第２の観測ノードの間にドレインおよびソースが接続されて、ゲートに入力する前記第１のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第３のトランジスタと、
前記第２の観測ノードおよび前記機能ブロックの間にドレインおよびソースが接続されて、ゲートに入力する前記第２のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第４のトランジスタと
を具備し、
前記第３の電源スイッチは、
前記第１の電源および前記第１の観測ノードの間にドレインおよびソースが接続されて、ゲートに入力する前記第３のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第５のトランジスタと、
前記第１の観測ノードおよび前記機能ブロックの間にドレインおよびソースが接続されて、ゲートに入力する前記第４のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第６のトランジスタと
を具備し、
前記第４の電源スイッチは、
前記第１の電源および前記第２の観測ノードの間にドレインおよびソースが接続されて、ゲートに入力する前記第３のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第７のトランジスタと、
前記第２の観測ノードおよび前記機能ブロックの間にドレインおよびソースが接続されて、ゲートに入力する前記第４のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第８のトランジスタと
を具備し、
前記第２の初期電圧設定回路は、
前記第２の観測ノードおよび前記第２の電源の間にドレインおよびソースが接続されて、ゲートに入力する前記初期電圧設定信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第２の電圧設定用トランジスタ
を具備し、
非テスト時の通常動作時において前記第１および前記第２の電源スイッチを制御する第１の通常動作時制御信号ならびに前記第３および前記第４の電源スイッチを制御する第２の通常動作時制御信号を生成するコントローラと、
前記第１および第３のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第１のテスト時信号を出力し、前記通常動作時には前記第１の通常動作時制御信号を出力する第１のマルチプレクサと、
前記第２および第４のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第２のテスト時信号を出力し、前記通常動作時には前記第１の通常動作時制御信号を出力する第２のマルチプレクサと、
前記第５および第７のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第３のテスト時信号を出力し、前記通常動作時には前記第２の通常動作時制御信号を出力する第３のマルチプレクサと、
前記第６および第８のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第４のテスト時信号を出力し、前記通常動作時には前記第２の通常動作時制御信号を出力する第４のマルチプレクサと
をさらに具備し、
前記テストコントローラが、前記第１〜前記第４のテスト時信号および前記初期電圧設定信号の状態を所定の順番で切り替えることによって、前記第１〜前記第８のトランジスタのそれぞれについて、ＯＮ状態からＯＦＦ状態に遷移する際の異常および前記ＯＦＦ状態から前記ＯＮ状態に遷移する際の異常が、前記第１および前記第２の観測ノードにおける論理値の異常として検出される
半導体集積回路。
【請求項１０】
第１および第２の電源が任意の機能ブロックに給電するステップと、
テストコントローラで、第１および第２のテスト時信号ならびに初期電圧設定信号を生成するステップと、
第１の電源スイッチで、前記第１および前記第２のテスト時信号に応じて前記第１の電源および前記機能ブロックの間を導通または遮断するステップと、
第１の初期電圧設定回路で、前記初期電圧設定信号に応じて第１の観測ノードおよび前記第２の電源の間を導通または遮断するステップと、
前記第１の観測ノードで、前記第１の電源スイッチの状態を観測するステップと
を具備し、
前記第１の電源および前記機能ブロックの間を導通または遮断するステップは、
前記第１のテスト時信号に応じて動作する第１のスイッチで、前記第１の電源および前記第１の観測ノードの間を導通または遮断するステップと、
前記第２のテスト時信号に応じて動作する第２のスイッチで、前記第１の観測ノードおよび前記機能ブロックの間を導通または遮断するステップと
を具備し、
前記生成するステップは、
前記第１および前記第２のテスト時信号ならびに前記初期電圧設定信号の状態を所定の順番で切り替えるステップ
を具備し、
前記観測するステップは、
前記第１および前記第２のスイッチのそれぞれについて、ＯＮ状態からＯＦＦ状態に遷移する際の異常および前記ＯＦＦ状態から前記ＯＮ状態に遷移する際の異常を、前記第１の観測ノードにおける論理値の異常として検出するステップ
を具備する
半導体集積回路のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路と、この半導体集積回路を用いたテスト方法とに係り、特に、電源スイッチを有する半導体集積回路と、この半導体集積回路を用いたテスト方法とに係る。
【背景技術】
【０００２】
近年の半導体プロセスの微細化と共に、半導体の総電力のうちリーク電力成分の相対比率が大きくなっている。このリーク電力を削減する為に、パワーゲーティング機能を追加する手法が多く採用されている。
【０００３】
パワーゲーティング機能の主要構成要素として、電源スイッチがある。従来の電源スイッチのテストは、アナログ的な手法で行われるので、他の一般論理回路のテストと統合する事ができないばかりか、必要とされるテスト時間が長い。
【０００４】
電源からの電力供給を電源スイッチにより遮断可能とした半導体集積回路において、低コスト要求の高まりに伴い、テスト時間の短縮、特に従来長い時間がかかっていた電源スイッチ正常動作保証の為のテスト時間短縮の必要性が高まっている。
【０００５】
上記に関連して、特許文献１（特表２００９−５２３２２９号公報）には、電源スイッチの故障検出を行う手法のための従来技術が開示されている。図１は、従来技術を含むＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：集積回路）の構成を示す回路図である。
【０００６】
図１のＩＣ２００は、電源供給レール１１０および任意の機能ブロック１３０の間に設けられたスイッチ１１５をテストするためのハードウェアを含んでいる。なお、スイッチ１１５として、実際にはＰ型ＭＯＳトランジスタ１１５が実装されている。
【０００７】
ＩＣ２００は、さらに、マルチプレクサ２２０を含んでいる。マルチプレクサ２２０は、切替信号入力部と、第１の入力部と、第２の入力部と、出力部とを有している。マルチプレクサ２２０の出力部は、Ｐ型ＭＯＳトランジスタ１１５のゲートに連結されている。マルチプレクサ２２０の第１の入力部は、トランジスタ１１５のための機能作動信号を受信するために、コントローラ１４０に連結されている。マルチプレクサ２２０の第２の入力部は、トランジスタ１１５のためのテスト作動信号を受信するためにテストコントローラ２１０に連結されている。テストコントローラ２１０は、一方の出力部からテスト作動信号を出力し、他方の出力部から制御信号を出力する。
【０００８】
ＩＣ２００は、さらに、比較器２３０を備えている。比較器２３０は、基準信号源２１５からの基準信号を一方の入力部に入力し、トランジスタ１１５と機能ブロック１３０との間に接続されたノード２２５から引き出された信号を他方の入力部に入力する。比較器２３０は、これら２つの信号を比較し、その結果である比較結果信号を生成して出力部２４０に出力する。ここで、基準信号源２１５は前出のテストコントローラ２１０の一方の出力部に接続されている。すなわち、テスト作動信号が基準信号としても用いられている。
【０００９】
ＩＣ２００の通常動作時には、テストコントローラ２１０からの制御信号がマルチプレクサ２２０を制御し、マルチプレクサ２２０はコントローラ１４０からの制御信号をスイッチ１１５に向けて出力する。コントローラ１４０からの制御信号がスイッチ１１５を制御する。その結果、機能ブロック１３０は、その機能が不要と判断された場合、電源供給レール１１０から分離される。
【００１０】
また、ＩＣ２００のテスト時には、テストコントローラ２１０からの制御信号に応じて、マルチプレクサ２２０の出力部は、第２の入力部に接続される。マルチプレクサ２２０の出力信号は、トランジスタ１１５を制御する。このとき、比較器２３０は、基準信号源２１５からの基準信号と、トランジスタ１１５と機能ブロック１３０との間のノード２２５から引き出された信号を比較し、その結果として比較結果信号を生成して出力部２４０に出力する。
【００１１】
テスト時には、以下の表（表１）に示す２つのテストパターンを用い、比較器２３０の出力部であるノード２４０を観測する事で、トランジスタ１１５の故障を検出する。
【表１】
2012159454.tif 000003
【００１２】
上記２つのテストパターンを用いた故障検出方法について説明する。まず、第１のテストパターンでは、テストコントローラ２１０からの制御信号に応じて、マルチプレクサ２２０は、テストコントローラ２１０からのテスト作動信号を選択して出力する。第１のテストパターンでは、テスト作動信号は「１」、すなわち論理ハイの値を有する。したがって、Ｐ型ＭＯＳトランジスタ１１５はスイッチオフ状態になる。
【００１３】
結果として、ノード２２５は、グラウンド供給レール１２０に、機能ブロック１３０を介して接地される。比較器２３０における第１、第２の入力部では、一方では基準信号、すなわちテスト作動信号が論理ハイの値を有し、他方では接地されたノード２２５からは論理ローの値が引き出される。したがって、これら２つの入力信号に基づいて生成される比較結果信号は、論理ハイの値を有する。これは、トランジスタ１１５が正常に機能している場合に得られるはずの比較結果信号である。
【００１４】
ここで、トランジスタ１１５が論理ハイ状態で縮退故障した場合について考える。このとき、ノード２２５はトランジスタ１１５の故障時の状態である論理ハイの値を有する信号を生成する。これにより、比較器２３０が生成する比較結果信号は論理ローの値を有することになる。
【００１５】
このように、第１のテストパターンを用いることで、スイッチ１１５における論理ハイ状態に係る縮退故障を検出することが出来る。
【００１６】
次に、第２のテストパターンについて説明する。第１のテストパターンと同様に、テストコントローラ２１０からの制御信号に応じて、マルチプレクサ２２０は、テストコントローラ２１０からのテスト作動信号入力部を選択して出力する。ただし、第２のテストパターンでは、テスト作動信号は「０」、すなわち論理ローの値を有する。したがって、Ｐ型ＭＯＳトランジスタ１１５はスイッチオン状態になる。
【００１７】
結果として、ノード２２５は、電源電圧Ｖｄｄを供給する電源供給レール１１０に、スイッチ１１５を介して導通される。比較器２３０における第１、第２の入力部では、一方では基準信号、すなわちテスト作動信号が論理ローの値を有し、他方ではノード２２５が論理ハイの値を有する。したがって、これら２つの入力信号に基づいて生成される比較結果信号は、論理ハイの値を有する。これは、トランジスタ１１５が正常に機能している場合に得られるはずの比較結果信号である。
【００１８】
ここで、トランジスタ１１５が論理ロー状態で縮退故障した場合について考える。このとき、ノード２２５は、トランジスタ１１５の故障時の状態である論理ローの値を有する信号生成する。これにより、比較器２３０が生成する比較結果信号は論理ローを有することになる。
【００１９】
このように、第２のテストパターンを用いることで、スイッチ１１５に対して論理ロー状態に係る縮退故障を検出することが出来る。
【００２０】
また、特許文献２（特開２００９−２６４９４８号公報）には、半導体装置に係る記載が開示されている。この半導体装置は、回路部と、複数の電源スイッチと、制御部と、応答出力部とを有する。ここで、回路部は、電源電圧の供給を受けて動作する。複数の電源スイッチは、電源電圧を回路部に供給するときに流れる電源電流の経路に設けられている。制御部は、共通の制御線を介して複数の電源スイッチをオンまたはオフする。テストスイッチ部は、制御部に近い側で制御線の途中に設けられ、制御線の接続と遮断を電気的に制御する。応答出力部は、制御部に遠い側で制御線に接続され、テストスイッチ部が制御線の遮断または再接続を行ったときの制御線電位の変化を受け、テスト応答を出力する。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特表２００９−５２３２２９号公報
【特許文献２】特開２００９−２６４９４８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２２】
特許文献１として上記に説明した従来技術には、スイッチ１１５として示された電源スイッチのテスト時間が長いという問題がある。その原因として、電源スイッチの操作に充電が伴い、この充電に時間がかかることが挙げられる。
【００２３】
一般的に、電源スイッチは、論理セル数万個程度の機能ブロックに対して並列に接続される複数のスイッチとして構成されることが多い。この場合、図１における観測ノード２２５の接地容量は、機能ブロック１３０内の各種論理セルに含まれる全トランジスタのソース容量、複数の電源スイッチにおけるドレイン容量、メタル層配線容量、寄生容量、などの総和となる。観測ノード２２５の接地容量は、微細な製造プロセスの場合でさえ、数百ｐＦまで大きくなる事も珍しくない。
【００２４】
電源スイッチとしてのスイッチ１１５がＯＮ状態になる事により、接地にある機能ブロックの電源ラインを充電するときの、ノード２２５の電圧Ｖ２２５（ｔ）の変化は、以下の式で表される。
Ｖ２２５（ｔ）＝Ｖ（１−ｅ−ｔ／ＲＣ）
ここで、Ｖは電源電圧を表し、ｔは時間を表し、Ｒは電源スイッチのＯＮ抵抗を表し、Ｃはノード２２５の接地容量を表す。
【００２５】
このように、特許文献１に示した従来技術による電源スイッチのテスト時間が長い理由をまとめると、次のとおりである。すなわち、観測ノード２２５が一般的に接地容量の大きい電源線であり、図１のように電源スイッチとして動作するスイッチ１１５が一つである構成の場合、スイッチ１１５のＯＮ抵抗を小さくできない。このため、観測ノード２２５の電圧変化時間が長く、高速に電源スイッチの故障を検出できない。
【課題を解決するための手段】
【００２６】
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２７】
本発明による半導体集積回路は、第１および第２の電源（１１０および１２０）と、第１の電源スイッチ（１１５および１１６、１１５：１１および１１６：１１）と、第１の観測ノード（２４０、２４０：ｘ１）と、第１の初期電圧設定回路（２９０、２９０：ｘ１）と、テストコントローラ（２５０）とを具備する。ここで、第１および第２の電源（１１０および１２０）は、任意の機能ブロック（１３０）に給電する。第１の電源スイッチ（１１５および１１６、１１５：１１および１１６：１１）は、第１および第２のテスト時信号にそれぞれ応じて動作する直列に接続された２つのスイッチ（１１５および１１６、１１５：１１および１１６：１１）を有し、第１の電源（１１０）および機能ブロック（１３０）の間を導通または遮断する。第１の観測ノード（２４０、２４０：ｘ１）は、２つのスイッチ（１１５および１１６、１１５：１１および１１６：１１）の中点に接続されて、第１の電源スイッチ（１１５および１１６、１１５：１１および１１６：１１）の状態を観測する。第１の初期電圧設定回路（２９０、２９０：ｘ１）は、初期電圧設定信号に応じて第１の観測ノード（２４０、２４０：ｘ１）および第２の電源（１２０）の間を導通または遮断する。テストコントローラ（２５０）は、第１および第２のテスト時信号ならびに初期電圧設定信号を生成する。テストコントローラが、第１および第２のテスト時信号ならびに初期電圧設定信号の状態を所定の順番で切り替えることによって、前記２つのスイッチ（１１５および１１６、１１５：１１および１１６：１１）のそれぞれについて、ＯＮ状態からＯＦＦ状態に遷移する際の異常およびＯＦＦ状態からＯＮ状態に遷移する際の異常が、第１の観測ノード（２４０、２４０：ｘ１）における論理値の異常として検出される。
【００２８】
本発明による半導体集積回路のテスト方法は、第１および第２の電源（１１０および１２０）が任意の機能ブロック（１３０）に給電するステップと、テストコントローラ（２５０）で、第１および第２のテスト時信号ならびに初期電圧設定信号を生成するステップと、第１の電源スイッチ（１１５および１１６、１１５：１１および１１６：１１）で、第１および第２のテスト時信号に応じて第１の電源（１１０）および機能ブロック（１３０）の間を導通または遮断するステップと、第１の初期電圧設定回路（２９０、２９０：ｘ１）で、初期電圧設定信号に応じて第１の観測ノード（２４０、２４０：ｘ１）および第２の電源（１２０）の間を導通または遮断するステップと、第１の観測ノード（２４０、２４０：ｘ１）で、第１の電源スイッチ（１１５および１１６、１１５：１１および１１６：１１）の状態を観測するステップとを具備する。第１の電源（１１０）および機能ブロック（１３０）の間を導通または遮断するステップは、第１のテスト時信号に応じて動作する第１のスイッチ（１１５、１１５：１１）で、第１の電源（１１０）および第１の観測ノード（２４０、２４０：ｘ１）の間を導通または遮断するステップと、第２のテスト時信号に応じて動作する第２のスイッチ（１１６、１１６：１１）で、第１の観測ノード（２４０、２４０：ｘ１）および機能ブロック（１３０）の間を導通または遮断するステップとを具備する。生成するステップは、第１および第２のテスト時信号ならびに初期電圧設定信号の状態を所定の順番で切り替えるステップを具備する。観測するステップは、第１および第２のスイッチ（１１５および１１６、１１５：１１および１１６：１１）のそれぞれについて、ＯＮ状態からＯＦＦ状態に遷移する際の異常およびＯＦＦ状態からＯＮ状態に遷移する際の異常を、第１の観測ノード（２４０、２４０：ｘ１）における論理値の異常として検出するステップを具備する。
【発明の効果】
【００２９】
本発明の半導体集積回路によれば、電源スイッチのテストを高速化できる効果が得られる。その理由は、観測ノード群（２４０など）の容量が、第１のスイッチ群（１１５など）、第２のスイッチ群（１１６など）および初期電圧設定回路群（２９０など）の各接続部と配線容量だけで構成されているからである。すなわち、観測ノード群（２４０など）の容量が従来技術の観測ノード（２２５）の容量より小さく、電圧変化が安定するまでの時間が短縮されるからである。
【図面の簡単な説明】
【００３０】
【図１】図１は、従来技術を含むＩＣの構成を示す回路図である。
【図２】図２は、本発明の第１の実施形態による半導体集積回路の構成を示す回路図である。
【図３】図３は、本発明の第２の実施形態による半導体集積回路の構成を示す回路図である。
【発明を実施するための形態】
【００３１】
添付図面を参照して、本発明による半導体集積回路と、この半導体集積回路を用いたテスト方法とを実施するための形態を以下に説明する。
【００３２】
（第１の実施形態）
図２は、本発明の第１の実施形態による半導体集積回路の構成を示す回路図である。図２の半導体集積回路２００の構成要素について説明する。図２の半導体集積回路２００は、電源供給レール１１０と、第１のスイッチとして動作する第１のトランジスタ１１５と、第２のスイッチとして動作する第２のトランジスタ１１６と、グラウンド供給レール１２０と、機能ブロック１３０と、コントローラ１５０と、第１のマルチプレクサ２２０と、第２のマルチプレクサ２２１と、観測ノード２４０と、テストコントローラ２５０と、初期電圧設定回路２９０として動作する電圧設定用トランジスタ２９０とを具備している。
【００３３】
図２の半導体集積回路２００の構成要素同士の接続関係について説明する。電源供給レール１１０は、第１のトランジスタ１１５のソースに接続されている。第１のトランジスタ１１５のドレインは、観測ノード２４０と、第２のトランジスタ１１６のソースと、電圧設定用トランジスタ２９０のドレインとに接続されている。第２のトランジスタ１１６のドレインは、機能ブロック１３０における第１の端部に接続されている。機能ブロック１３０における第２の端部は、グラウンド供給レール１２０と、電圧設定用トランジスタ２９０のソースとに接続されている。テストコントローラ２５０における第１の出力部は、第１、第２のマルチプレクサ２２０、２２１のそれぞれにおける切替信号入力部に共通接続されている。テストコントローラ２５０における第２の出力部は、第１のマルチプレクサ２２０における第１の入力部に接続されている。テストコントローラ２５０における第３の出力部は、第２のマルチプレクサ２２１における第１の入力部に接続されている。テストコントローラ２５０における第４の出力部は、電圧設定用トランジスタ２９０のゲートに接続されている。コントローラ１５０の出力部は、第１、第２のマルチプレクサ２２０、２２１のそれぞれにおける第２の入力部に共通接続されている。第１のマルチプレクサ２２０の出力部は、第１のトランジスタ１１５のゲートに接続されている。第２のマルチプレクサ２２１の出力部は、第２のトランジスタ１１６のゲートに接続されている。
【００３４】
図２の第１、第２のマルチプレクサ２２０、２２１の動作について説明する。第１のマルチプレクサ２２０における第１の入力部は、テストコントローラ２５０における第２の出力部から出力される第１のテスト時信号を入力する。また、第１のマルチプレクサ２２０における第２の入力部は、コントローラ１５０から出力される通常動作時制御信号を入力する。さらに、第１のマルチプレクサ２２０の切替信号入力部は、テストコントローラ２５０における第１の出力部から出力されるテストイネーブル信号を入力する。第１のマルチプレクサ２２０の出力部は、テストイネーブル信号に応じて、テスト時にはテストコントローラ２５０からの第１のテスト時信号を出力し、非テスト時の通常動作時にはコントローラ１５０からの通常動作時制御信号を出力する。
【００３５】
同様に、第２のマルチプレクサ２２１における第１の入力部は、テストコントローラ２５０における第３の出力部から出力される第２のテスト時信号を入力する。また、第２のマルチプレクサ２２１における第２の入力部は、コントローラ１５０から出力される通常動作時制御信号を入力する。さらに、第２のマルチプレクサ２２１の切替信号入力部は、テストコントローラ２５０における第１の出力部から出力されるテストイネーブル信号を入力する。第２のマルチプレクサ２２１の出力部は、テストイネーブル信号に応じて、テスト時にはテストコントローラ２５０からの第２のテスト時信号を出力し、非テスト時の通常動作時にはコントローラ１５０からの通常動作時制御信号を出力する。
【００３６】
第１、第２のトランジスタ１１５、１１６の動作について説明する。第１のトランジスタ１１５は、テストコントローラ２５０が第１のマルチプレクサ２２０を介して出力する第１のテスト時信号に応じて、電源供給レール１１０および観測ノード２４０の間を導通または遮断する。同様に、第２のトランジスタ１１６は、テストコントローラ２５０が第２のマルチプレクサ２２１を介して出力する第２のテスト時信号に応じて、観測ノード２４０および機能ブロック１３０の間を導通または遮断する。
【００３７】
機能ブロック１３０について説明する。機能ブロック１３０は、電源供給レールおよびグラウンド供給レールに接続されることで電力を供給されて任意の動作を行う回路部である。ただし、本発明では第１、第２のトランジスタ１１５、１１６の動作に注目し、機能ブロック１３０の具体的な内部構成は重要ではないので、さらなる詳細な説明を省略する。なお、後述するように、機能ブロック１３０は、図示されない仮想電源ラインを具備していることが望ましい。この仮想電源ラインは、第１、第２のトランジスタ１１５、１１６が共にＯＮ状態である場合に電源供給レール１１０に接続されて、機能ブロック１３０内部の回路に電源を供給するためのものである。
【００３８】
電圧設定用トランジスタ２９０の動作について説明する。電圧設定用トランジスタ２９０は、テストコントローラ２５０における第４の出力部から出力される初期電圧設定信号に応じて、観測ノード２４０およびグラウンド供給レール１２０の間を導通または遮断する。
【００３９】
図２の半導体集積回路２００の全体的な動作、すなわち本発明の第１の実施形態による半導体集積回路のテスト方法、について説明する。まず、非テスト時の通常動作時において、テストコントローラ２５０はその第１の出力部からインアクティブなテストイネーブル信号を出力する。このインアクティブなテストイネーブル信号に応じて、第１および第２のマルチプレクサ２２０、２２１は、両方とも、コントローラ１５０から出力される通常動作時制御信号を選択的に出力する。コントローラ１５０からの通常動作時制御信号は、第１、第２のマルチプレクサ２２０、２２１を介して、第１、第２のスイッチ１１５、１１６を同時かつ同様に制御して導通状態または遮断状態にする。なお、このとき、テストコントローラ２５０における第４の出力部から出力される初期電圧設定信号に応じて、初期電圧設定回路２９０はＯＦＦ状態になる。すなわち、観測ノード２４０はグラウンド供給レール１２０から切り離されている。
【００４０】
次に、テスト時の、第１、第２のスイッチ１１５、１１６とも正常に動作する場合について説明する。テスト時には、複数のステップを順番に実行することで行われる。以下の表（表２）は、本発明の第１の実施形態による半導体集積回路の各部分の状態を、テスト時に実行されるステップ毎にまとめたものである。ここで、各列は、左から順に、ステップ名、第１のスイッチの状態、第２のスイッチの状態、初期電圧設定回路２９０の状態、正常時における観測ノードの論理値を表している。また、この表（表２）の各行に記載のステップ１〜５は、この順番に実行される。
【表２】
2012159454.tif 000004
【００４１】
ステップ１について説明する。第１、第２のスイッチ１１５、１１６が共にＯＮ状態であるので、電源供給レール１１０、観測ノード２４０および機能ブロック１３０が全て導通する。さらに、初期電圧設定回路２９０はＯＦＦ状態であるので、観測ノード２４０はグラウンド供給レールに接地されていない。したがって、観測ノード２４０論理値は１となる。ステップ１の後、ステップ２を実行する。
【００４２】
ステップ２について説明する。第１、第２のスイッチ１１５、１１６は共にＯＦＦ状態になり、初期電圧設定回路はＯＮ状態になる。したがって、観測ノード２４０の電圧はグラウンド電圧になるはずであり、すなわち観測ノード２４０の論理値は０になる。ステップ２の後、ステップ３を実行する。
【００４３】
ステップ３について説明する。第１のスイッチ１１５はＯＦＦ状態を維持し、第２のスイッチ１１６はＯＮ状態になり、初期電圧設定回路２９０はＯＦＦ状態になる。このとき、観測ノード２４０は電源供給レールともグラウンド供給レールとも分離されているが、機能ブロック１３０には接続されている。したがって、機能ブロック１３０内の仮想電源ラインからの電荷が観測ノード２４０に逆流し、観測ノード２４０の論理値は１と判定される。ステップ３の後、ステップ４を実行する。
【００４４】
ステップ４について説明する。第１のスイッチ１１５はＯＦＦ状態を維持し、第２のスイッチ１１６はＯＦＦ状態になり、初期電圧設定回路２９０はＯＮ状態になる。この状態は、ステップ２の場合と同じであり、観測ノード２４０の論理値は０になる。ステップ４の後、ステップ５を実行する。
【００４５】
ステップ５について説明する。第１のスイッチ１１５はＯＮ状態になり、第２のスイッチ１１６はＯＦＦ状態を維持し、初期電圧設定回路２９０はＯＦＦ状態になる。このとき、観測ノード２４０は、電源供給レール１１０には導通されていて、グラウンド供給レールおよび機能ブロック１３０からは分離されている。したがって、電源供給レール１１０からの電荷が観測ノード２４０に流入し、観測ノード２４０の論理値は１と判定される。ステップ５が終了すると、テストは終了する。
【００４６】
これらのステップ１〜５において、観測ノードの論理値が上記のとおりであったなら、第１、第２のスイッチ１１５、１１６がともに正常に動作していることが保証される。以下、第１、第２のスイッチ１１５、１１６に故障があった場合について説明する。
【００４７】
テスト時の、第１のスイッチ１１５が故障していて、ＯＦＦ状態からＯＮ状態に変化しない場合について説明する。この場合、ステップ１において、観測ノード２４０の論理値が１になりえないことから、この故障が検出される。
【００４８】
テスト時の、第１のスイッチ１１５が故障していて、ＯＮ状態からＯＦＦ状態に変化しない場合について説明する。この場合、論理ノード２４０の論理値は、ステップ１では１になるが、ステップ２において観測ノード２４０の論理値は０になりえない。これは、初期電圧設定回路２９０が観測ノード２４０の論理値を０に設定しようとするものの、第１のスイッチ１１５が観測ノード２４０の論理値を１に戻してしまうからである。このことから、この故障が検出される。
【００４９】
テスト時の、第１のスイッチ１１５は正常で、第２のスイッチ１１６が故障していて、ＯＦＦ状態からＯＮ状態に変化しない場合について説明する。この場合、観測ノード２４０の論理値は、ステップ１では１になり、ステップ２では０になるが、ステップ３では１になりえない。これは、第２のスイッチ１１６がステップ３でもＯＦＦ状態を維持すると、ステップ２と同じ状態が維持されるからである。このことから、この故障が検出される。
【００５０】
テスト時の、第１のスイッチ１１５は正常で、第２のスイッチ１１６が故障していて、ＯＮ状態からＯＦＦ状態に変化しない場合について説明する。この場合、観測ノード２４０の論理値は、ステップ１では１になり、ステップ２では０になるが、ステップ３では０から変化しない。このことから、この故障が検出される。
【００５１】
なお、本実施形態によるテストコントローラ２５０は、上記に説明したように各種信号を生成出力出来るような構成を有するものとする。より具体的には、一般的な入力部、演算部、記憶部および出力部を具備する汎用の計算機で所定のプログラムを実行する構成でも良いし、専用の論理回路による構成でも良い。この場合、記憶部が予め表２のテーブルを格納し、入力部から入力するテスト開始の指示に応じて、演算部は記憶部を参照しつつ出力部から出力される各種信号を制御する、などの構成が望ましい。
【００５２】
本発明の効果について説明する。本発明は、電源スイッチテストのテスト時間を短縮できる効果を有する。その理由は、本発明による観測ノード２４０に係る容量が、従来技術の場合と比較して十分小さく、応答速度が高速となるためである。これは、本発明による観測ノード２４０に係る容量が、第１、第２のスイッチ１１５、１１６、初期電圧設定回路２９０および配線容量しか含まないからである。
【００５３】
なお、第１のスイッチ１１５がＯＦＦ状態で、第２のスイッチ１１６がＯＮ状態の時、観測ノード２４０は仮想電源ラインの容量に接続する。しかし、観測ノード２４０は電源供給レール１１０とグラウンド供給レール１２０から遮断される。このため、第１、第２のトランジスタ１１５、１１６で構成される電源スイッチにより、電源供給ライン１１０から切り離された仮想電源ラインが電荷供給源となり、仮想電源ラインに保持されていた電荷で、仮想電源ラインより十分小さい容量の観測ノード２４０が充電される。したがって、観測ノード２４０の電圧が安定するまでの時間は短い。
【００５４】
電源遮断を行う一般的な構成として、単一論理セル一つにつき個別に電源スイッチを接続すると電源遮断対象論理セルの数だけ電源スイッチを挿入する事になる。この場合、回路面積が増加する為、少なくとも論理セルが数十個程度の機能ブロックに対して単一の電源スイッチを接続することが望ましい。
【００５５】
論理セルが数十個程度の機能ブロックであれば、本発明の観測ノードの容量は仮想電源ライン容量の１／１０以下となるため、観測ノード容量に比例する１ステップのテスト時間も１／１０以下となる。このとき、従来例のテストのステップ数が２であるのに対して本発明のステップ数が５と増加しても、テスト合計時間は従来例の時間の１／４以下になる。
【００５６】
このように、機能ブロックの回路規模が大きいほど１ステップのテスト時間短縮効果は大きく、テスト合計時間も大幅に短くなる。
【００５７】
（第２の実施形態）
図３は、本発明の第２の実施形態による半導体集積回路の構成を示す回路図である。本実施形態では、回路規模の大きい機能ブロック１３０に対して、複数の電源スイッチを並列接続する場合を説明する。特に、図３は、複数ある電源スイッチを破線囲みで表し、電源スイッチが２次元配列的に配置されている構成を表している。
【００５８】
図３の半導体集積回路の構成要素について説明する。図３の半導体集積回路２００は、電源供給レール１１０と、第１のスイッチとして動作する第１のトランジスタ１１５：１１と、第２のスイッチとして動作する第２のトランジスタ１１６：１１と、第３のスイッチとして動作する第３のトランジスタ１１５：１２と、第４のスイッチとして動作する第４のトランジスタ１１６：１２と、第５のスイッチとして動作する第５のトランジスタ１１５：２１と、第６のスイッチとして動作する第６のトランジスタ１１６：２１と、第７のスイッチとして動作する第７のトランジスタ１１５：２２と、第８のスイッチとして動作する第８のトランジスタ１１６：２２と、グラウンド供給レール１２０と、機能ブロック１３０と、コントローラ１５０と、第１のマルチプレクサ２２０：１ｘと、第２のマルチプレクサ２２１：１ｘと、第３のマルチプレクサ２２０：２ｘと、第４のマルチプレクサ２２１：２ｘと、第１の観測ノード２４０：ｘ１と、第２の観測ノード２４０：ｘ２と、テストコントローラ２５０と、第１の初期電圧設定回路２９０：ｘ１として動作する第１の電圧設定用トランジスタ２９０：ｘ１と第２の初期電圧設定回路２９０：ｘ２として動作する第２の電圧設定用トランジスタ２９０：ｘ２とを具備している。
【００５９】
図３の半導体集積回路２００の構成要素同士の接続関係について説明する。電源供給レール１１０は、第１、第３、第５、第７のトランジスタ１１５：１１、１１５：１２、１１５：２１、１１５：２２のそれぞれにおけるソースに接続されている。第１の観測ノード２４０：ｘ１は、第１のトランジスタ１１５：１１のドレインと、第２のトランジスタ１１６：１１のソースと、第５のトランジスタ１１５：２１のドレインと、第６のトランジスタ１１６：２１のソースと、第１の電圧設定用トランジスタ２９０：ｘ１のドレインとに接続されている。第２の観測ノード２４０：ｘ２は、第３のトランジスタ１１５：１２のドレインと、第４のトランジスタ１１６：１２のソースと、第７のトランジスタ１１５：２２のドレインと、第８のトランジスタ１１６：２２のソースと、第２の電圧設定用トランジスタ２９０：ｘ２のドレインとに接続されている。
【００６０】
機能ブロック１３０における第１の端部は、第２のトランジスタ１１６：１１のドレインに接続されている。機能ブロック１３０における第２の端部は、第６のトランジスタ１１６：２１のドレインに接続されている。機能ブロック１３０における第３の端部は、第４のトランジスタ１１６：１２のドレインに接続されている。機能ブロック１３０における第４の端部は、第８のトランジスタ１１６：２２のドレインに接続されている。グラウンド供給レール１２０は、機能ブロック１３０における第５の端部と、第１、第２の電圧設定用トランジスタ２９０：ｘ１、２９０：ｘ２のそれぞれにおけるソースとに接続されている。
【００６１】
テストコントローラ２５０における第１の出力部は、第１〜第４のマルチプレクサ２２０：１ｘ、２２１：１ｘ、２２０：２ｘ、２２１：２ｘ、のそれぞれにおける切替信号入力部に共通接続されている。テストコントローラ２５０における第２の出力部は、第１のマルチプレクサ２２０：１ｘにおける第１の入力部に接続されている。テストコントローラ２５０における第３の出力部は、第２のマルチプレクサ２２１：１ｘにおける第１の入力部に接続されている。テストコントローラ２５０における第４の出力部は、第１、第２の電圧設定用トランジスタ２９０：ｘ１、２９０：ｘ２のそれぞれにおけるゲートに共通接続されている。テストコントローラ２５０における第５の出力部は、第３のマルチプレクサ２２０：２ｘにおける第１の入力部に接続されている。テストコントローラ２５０における第６の出力部は、第４のマルチプレクサ２２１：２ｘにおける第１の入力部に接続されている。
【００６２】
コントローラ１５０における第１の出力部は、第１、第２のマルチプレクサ２２０：１ｘ、２２１：１ｘのそれぞれにおける第２の入力部に共通接続されている。コントローラ１５０における第２の出力部は、第３、第４のマルチプレクサ２２０：２ｘ、２２１：２ｘのそれぞれにおける第２の入力部に共通接続されている。第１のマルチプレクサ２２０：１ｘの出力部は、第１、第３のトランジスタ１１５：１１、１１５：１２のそれぞれにおけるゲートに共通接続されている。第２のマルチプレクサ２２１：１ｘの出力部は、第２、第４のトランジスタ１１６：１１、１１６：１２のそれぞれにおけるゲートに共通接続されている。第３のマルチプレクサ２２０：２ｘの出力部は、第５、第７のトランジスタ１１５：２１、１１５：２２のそれぞれにおけるゲートに共通接続されている。第４のマルチプレクサ２２１：２ｘの出力部は、第６、第８のトランジスタ１１６：２１、１１６：２２のそれぞれにおけるゲートに共通接続されている。
【００６３】
以上の接続関係は、次のように言い換えることも出来る。すなわち、図３において、機能ブロック１３０と電源供給レール１１０との間には、第１〜第４の電源スイッチが並列に接続されている。ここで、第１の電源スイッチは、電源供給レール１１０側の第１のスイッチ１１５：１１と機能ブロック１３０側の第２のスイッチ１１６：１１の直列接続で構成される。第２の電源スイッチは、電源供給レール１１０側の第３のスイッチ１１５：１２と機能ブロック１３０側の第４のスイッチ１１６：１２の直列接続で構成される。第３の電源スイッチは、電源供給レール１１０側の第５のスイッチ１１５：２１と機能ブロック１３０側の第６のスイッチ１１６：２１の直列接続で構成される。第４の電源スイッチは、電源供給レール１１０側の第７のスイッチ１１５：２２と機能ブロック１３０側の第８のスイッチ１１６：２２の直列接続で構成される
【００６４】
図３のコントローラ１５０の動作について説明する。図３のコントローラ１５０は、第１の出力部から第１の通常動作時制御信号を出力し、第２の出力部から第２の通常動作時制御信号を出力する。ここで、第１の通常動作時制御信号は、非テスト時の通常動作時に、第１、第２のマルチプレクサ２２０：１ｘ、２２１：１ｘを介して、第１〜第４のトランジスタ１１５：１１、１１６：１１、１１５：１２、１１６：１２、すなわち第１、第２の電源スイッチの導通状態を制御するためのものである。同様に、第２の通常動作時制御信号は、非テスト時の通常動作時に、第３、第４のマルチプレクサ２２０：２ｘ、２２１：２ｘを介して、第５〜第８のトランジスタ１１５：２１、１１６：２１、１１５：２２、１１６：２２、すなわち第３、第４の電源スイッチの導通状態を制御するためのものである。
【００６５】
図３のテストコントローラ２５０の動作について説明する。図３のテストコントローラ２５０は、第１の出力部からテストイネーブル信号を出力し、第２の出力部から第１のテスト時信号を出力し、第３の出力部から第２のテスト時信号を出力し、第４の出力部から初期電圧設定信号を出力し、第５の出力部から第３のテスト時信号を出力し、第６の出力部から第４のテスト時信号を出力する。ここで、テストイネーブル信号は、第１〜第４のマルチプレクサ２２０：１ｘ、２２１：１ｘ、２２０：２ｘ、２２１：２ｘを制御してテスト時状態または通常動作状態に設定するためのものである。第１のテスト時信号は、テスト時において、第１のマルチプレクサ２２０：１ｘを介して、第１、第３のトランジスタ１１５：１１、１１５：１２の導通状態を制御するためのものである。第２のテスト時信号は、テスト時において、第２のマルチプレクサ２２１：１ｘを介して、第２、第４のトランジスタ１１６：１１、１１６：１２の導通状態を制御するためのものである。第３のテスト時信号は、テスト時において、第３のマルチプレクサ２２０：２ｘを介して、第５、第７のトランジスタ１１５：２１、１１５：２２の導通状態を制御するためのものである。第４のテスト時信号は、テスト時において、第４のマルチプレクサ２２１：２ｘを介して、第６、第８のトランジスタ１１６：２１、１１６：２２の導通状態を制御するためのものである。初期電圧設定信号は、第１、第２の電圧設定用トランジスタ２９０：ｘ１、２９０：ｘ２における導通状態を制御するものである。
【００６６】
図３の第１〜第４のマルチプレクサ２２０：１ｘ、２２１：１ｘ、２２０：２ｘ、２２１：２ｘの動作について説明する。第１のマルチプレクサ２２０：１ｘにおける切替信号入力部は、テストコントローラ２５０における第１の出力部から出力されるテストイネーブル信号を入力する。第１のマルチプレクサ２２０：１ｘにおける第１の信号入力部は、テストコントローラ２５０における第２の出力部から出力される第１のテスト時信号を入力する。第１のマルチプレクサ２２０：１ｘにおける第２の信号入力部は、コントローラ１５０における第１の出力部から出力される第１の通常動作時制御信号を入力する。第１のマルチプレクサ２２０：１ｘにおける出力部は、テストイネーブル信号に応じて、テスト時にはテストコントローラ２５０からの第１のテスト時信号を出力し、非テスト時の通常動作時にはコントローラ１５０からの第１の通常動作時制御信号を出力する。
【００６７】
同様に、第２のマルチプレクサ２２１：１ｘにおける切替信号入力部は、テストコントローラ２５０における第１の出力部から出力されるテストイネーブル信号を入力する。第２のマルチプレクサ２２１：１ｘにおける第１の信号入力部は、テストコントローラ２５０における第３の出力部から出力される第２のテスト時信号を入力する。第２のマルチプレクサ２２１：１ｘにおける第２の信号入力部は、コントローラ１５０における第１の出力部から出力される第１の通常動作時制御信号を入力する。第２のマルチプレクサ２２１：１ｘにおける出力部は、テストイネーブル信号に応じて、テスト時にはテストコントローラ２５０からの第２のテスト時信号を出力し、非テスト時の通常動作時にはコントローラ１５０からの第１の通常動作時制御信号を出力する。
【００６８】
また、第３のマルチプレクサ２２０：２ｘにおける切替信号入力部は、テストコントローラ２５０における第１の出力部から出力されるテストイネーブル信号を入力する。第３のマルチプレクサ２２０：２ｘにおける第１の信号入力部は、テストコントローラ２５０における第５の出力部から出力される第３のテスト時信号を入力する。第３のマルチプレクサ２２０：２ｘにおける第２の信号入力部は、コントローラ１５０における第２の出力部から出力される第２の通常動作時制御信号を入力する。第３のマルチプレクサ２２０：２ｘにおける出力部は、テストイネーブル信号に応じて、テスト時にはテストコントローラ２５０からの第３のテスト時信号を出力し、非テスト時の通常動作時にはコントローラ１５０からの第２の通常動作時制御信号を出力する。
【００６９】
さらに、第４のマルチプレクサ２２１：２ｘにおける切替信号入力部は、テストコントローラ２５０における第１の出力部から出力されるテストイネーブル信号を入力する。第４のマルチプレクサ２２１：２ｘにおける第１の信号入力部は、テストコントローラ２５０における第６の出力部から出力される第４のテスト時信号を入力する。第４のマルチプレクサ２２１：２ｘにおける第２の信号入力部は、コントローラ１５０における第２の出力部から出力される第２の通常動作時制御信号を入力する。第４のマルチプレクサ２２１：２ｘにおける出力部は、テストイネーブル信号に応じて、テスト時にはテストコントローラ２５０からの第４のテスト時信号を出力し、非テスト時の通常動作時にはコントローラ１５０からの第２の通常動作時制御信号を出力する。
【００７０】
図３における第１〜第４の電源スイッチの動作、すなわち第１〜第８のトランジスタ１１５：１１、１１６：１１、１１５：１２、１１６：１２、１１５：２１、１１６：２１、１１５：２２、１１６：２２の動作について説明する。第１、第３のトランジスタ１１５：１１、１１５：１２は、テスト時において、ゲートに入力する第１のテスト時信号に応じて、ドレイン−ソース間を同時に導通または遮断する。第２、第４のトランジスタ１１６：１１、１１６：１２は、テスト時において、ゲートに入力する第２のテスト時信号に応じて、ドレイン−ソース間を同時に導通または遮断する。第５、第７のトランジスタ１１５：２１、１１５：２２は、テスト時において、ゲートに入力する第３のテスト時信号に応じて、ドレイン−ソース間を同時に導通または遮断する。第６、第８のトランジスタ１１６：２１、１１６：２２は、テスト時において、ゲートに入力する第４のテスト時信号に応じて、ドレイン−ソース間を同時に導通または遮断する。
【００７１】
図３における第１、第２の電圧設定用トランジスタ２９０：ｘ１、２９０：ｘ２の動作について説明する。第１、第２の電圧設定用トランジスタ２９０：ｘ１、２９０：ｘ２は、ゲートに入力するテストコントローラ２５０からの初期電圧設定信号に応じて、ドレイン−ソース間を同時に導通または遮断する。
【００７２】
なお、図３の半導体集積回路２００における構成要素のうち、電源供給レール１１０と、第１のスイッチとして動作する第１のトランジスタ１１５：１１と、第２のトランジスタ１１６：１１と、グラウンド供給レール１２０と、機能ブロック１３０と、コントローラ１５０と、第１のマルチプレクサ２２０：１ｘと、第２のマルチプレクサ２２１：１ｘと、第１の観測ノード２４０：ｘ１と、テストコントローラ２５０と、第１の初期電圧設定回路２９０：ｘ１として動作する第１の電圧設定用トランジスタ２９０：ｘ１とを抜き出すと、図２に示した本発明の第１の実施形態による半導体集積回路２００が得られる。
【００７３】
同様に、第２〜第４の電源スイッチのうちいずれか１つに注目し、その電源スイッチに関係する構成要素を適宜に選択しても、図２に示した本発明の第１の実施形態による半導体集積回路２００が得られる。このように、図３に示した本実施形態による半導体集積回路２００は、上記に記載したとおり、本発明の第１の実施形態による電源スイッチを４つ、２行２列の２次元配列にまとめたものに等しい。この２次元配列における行数および列数は、当然ながらそれぞれ任意の数に設定することが可能であるが、以降、図３のとおり２行２列の場合における半導体集積回路２００全体の動作、すなわち本発明の第２の実施形態による半導体集積回路のテスト方法、について説明する。
【００７４】
本実施形態による半導体集積回路２００の動作モードには、第１のテストモードと、第２のテストモードと、非テスト時の通常動作モードとがある。第１のテストモードでは、半導体集積回路に搭載された全ての電源スイッチが正常に動作しているかどうかを検出する。以降、第１のテストのことを全体故障検出テストと呼ぶ。第２のテストモードでは、全体テスト時にいずれかの電源スイッチに異常が検出された場合に、どの電源スイッチが故障しているのかを特定する。以降、第２のテストのことを故障箇所特定テストと呼ぶ。
【００７５】
まず、全体故障検出テスト時に、本発明の第１の実施形態におけるテスト時と同様に、表２のステップ１〜５を実行する。ただし、表２における第１のスイッチに向けた信号を、テストコントローラ２５０における第２の出力部のみならず、第５の出力部も同時に出力する。すなわち、表２における第１のスイッチがＯＮ状態またはＯＦＦ状態になることを、第１、第３、第５、第７のトランジスタ１１５：１１、１１５：１２、１１５：２１、１１５：２２の全てがＯＮ状態またはＯＦＦ状態になるものと読み替える。同様に、表２における第２のスイッチに向けた信号を、テストコントローラ２５０における第３の出力部のみならず、第６の出力部も同時に出力する。すなわち、表２における第２のスイッチがＯＮ状態またはＯＦＦ状態になることを、第２、第４、第６、第８のトランジスタ１１６：１１、１１６：１２、１１６：２１、１１６：２２の全てがＯＮ状態またはＯＦＦ状態になるものと読み替える。また、表２における初期電圧設定回路がＯＮ状態またはＯＦＦ状態になることを、第１、第２の電圧設定用トランジスタ２９０：ｘ１、２９０：ｘ２の両方がＯＮ状態またはＯＦＦ状態になるものと読み替える。
【００７６】
上記の条件の下、ステップ１〜５の全てにおいて、第１、第２の観測ノード２４０：ｘ１、２４０：ｘ２のそれぞれにおける論理値が、表２における観測ノード論理値に一致したなら、本実施形態による半導体集積回路における全ての電源スイッチが正常に動作していることが保証される。その理由については、本発明の第１の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。
【００７７】
反対に、ステップ１〜５のいずれかにおいて、第１、第２の観測ノード２４０：ｘ１、２４０：ｘ２のいずれかにおける論理値が、表２における観測ノード論理値と異なったなら、本実施形態による半導体集積回路におけるいずれかの電源スイッチに異常があることが検出される。
【００７８】
全体故障検出テストでいずれかの電源スイッチに異常があることが検出された場合、故障箇所特定テストを行うことで、その異常がどの電源スイッチにあるのかを特定することが出来る。故障箇所特定テストでも、表２のステップ１〜５を用いるが、ステップ２〜５を、それぞれ２回に分けて実行する。
【００７９】
まず、ステップ１を、全体故障検出テストと同様に実行する。
【００８０】
次に、ステップ２を２回に分けて実行する。まずは、第１、第３のトランジスタにおける異常を検出するために、１回目のステップ２を行う。このとき、テストコントローラ２５０は、第２の出力部から出力する第１のテスト時信号をＯＮ状態からＯＦＦ状態に変更するが、第５の出力部から出力する第３のテスト時信号はそのまま留める。こうすることで、第５、第７のトランジスタ１１５：２１、１１５：２２による影響が排除されて、第１、第３のトランジスタ１１５：１１、１１５：１２による影響だけが第１、第２の観測ノード２４０：ｘ１、２４０：ｘ２にそれぞれ現れる。
【００８１】
次に、第５、第７のトランジスタにおける異常を検出するために、２回目のステップ２を行う。このとき、テストコントローラ２５０は、第５の出力部から出力する第３のテスト時信号をＯＮ状態からＯＦＦ状態に変更するが、第２の出力部から出力する第１のテスト時信号はそのまま留める。こうすることで、第１、第３のトランジスタ１１５：１１、１１５：１２による影響が排除されて、第５、第７のトランジスタ１１５：２１、１１５：２２による影響だけが第１、第２の観測ノード２４０：ｘ１、２４０：ｘ２にそれぞれ現れる。なお、ステップ２を２回に分けて実行するにあたって、その順番は当然ながらどちらが先でも構わない。
【００８２】
次に、ステップ３を２回に分けて実行する。まずは、第２、第４のトランジスタにおける異常を検出するために、１回目のステップ３を行う。このとき、テストコントローラ２５０は、第３の出力部から出力する第２のテスト時信号をＯＦＦ状態からＯＮ状態に変更するが、第６の出力部から出力する第４のテスト時信号はそのまま留める。こうすることで、第６、第８のトランジスタ１１６：２１、１１６：２２による影響が排除されて、第２、第４のトランジスタ１１６：１１、１１６：１２による影響だけが第１、第２の観測ノード２４０：ｘ１、２４０：ｘ２にそれぞれ現れる。
【００８３】
次に、第６、第８のトランジスタにおける異常を検出するために、２回目のステップ３を行う。このとき、テストコントローラ２５０は、第６の出力部から出力する第４のテスト時信号をＯＦＦ状態からＯＮ状態に変更するが、第３の出力部から出力する第２のテスト時信号はそのまま留める。こうすることで、第２、第４のトランジスタ１１６：１１、１１６：１２による影響が排除されて、第６、第８のトランジスタ１１６：２１、１１６：２２による影響だけが第１、第２の観測ノード２４０：ｘ１、２４０：ｘ２にそれぞれ現れる。なお、ステップ３を２回に分けて実行するにあたって、その順番は当然ながらどちらが先でも構わない。
【００８４】
次に、ステップ４を２回に分けて実行する。まずは、第２、第４のトランジスタにおける異常を検出するために、１回目のステップ４を行う。このとき、テストコントローラ２５０は、第３の出力部から出力する第２のテスト時信号をＯＮ状態からＯＦＦ状態に変更するが、第６の出力部から出力する第４のテスト時信号はそのまま留める。こうすることで、第６、第８のトランジスタ１１６：２１、１１６：２２による影響が排除されて、第２、第４のトランジスタ１１６：１１、１１６：１２による影響だけが第１、第２の観測ノード２４０：ｘ１、２４０：ｘ２にそれぞれ現れる。
【００８５】
次に、第６、第８のトランジスタにおける異常を検出するために、２回目のステップ４を行う。このとき、テストコントローラ２５０は、第６の出力部から出力する第４のテスト時信号をＯＮ状態からＯＦＦ状態に変更するが、第３の出力部から出力する第２のテスト時信号はそのまま留める。こうすることで、第２、第４のトランジスタ１１６：１１、１１６：１２による影響が排除されて、第６、第８のトランジスタ１１６：２１、１１６：２２による影響だけが第１、第２の観測ノード２４０：ｘ１、２４０：ｘ２にそれぞれ現れる。なお、ステップ３を２回に分けて実行するにあたって、その順番は当然ながらどちらが先でも構わない。
【００８６】
同様に、ステップ５を２回に分けて実行する。まずは、第１、第３のトランジスタにおける異常を検出するために、１回目のステップ５を行う。このとき、テストコントローラ２５０は、第２の出力部から出力する第１のテスト時信号をＯＦＦ状態からＯＮ状態に変更するが、第５の出力部から出力する第３のテスト時信号はそのまま留める。こうすることで、第５、第７のトランジスタ１１５：２１、１１５：２２による影響が排除されて、第１、第３のトランジスタ１１５：１１、１１５：１２による影響だけが第１、第２の観測ノード２４０：ｘ１、２４０：ｘ２にそれぞれ現れる。
【００８７】
次に、第５、第７のトランジスタにおける異常を検出するために、２回目のステップ５を行う。このとき、テストコントローラ２５０は、第５の出力部から出力する第３のテスト時信号をＯＦＦ状態からＯＮ状態に変更するが、第２の出力部から出力する第１のテスト時信号はそのまま留める。こうすることで、第１、第３のトランジスタ１１５：１１、１１５：１２による影響が排除されて、第５、第７のトランジスタ１１５：２１、１１５：２２による影響だけが第１、第２の観測ノード２４０：ｘ１、２４０：ｘ２にそれぞれ現れる。なお、ステップ５を２回に分けて実行するにあたって、その順番は当然ながらどちらが先でも構わない。
【００８８】
以上に説明したように故障箇所特定テストを実行することで、第１〜第８のトランジスタ１１５：１１、１１６：１１、１１５：１２、１１６：１２、１１５：２１、１１６：２１、１１５：２２、１１６：２２のそれぞれにおける、ＯＦＦ状態からＯＮ状態に変化しない異常およびＯＦＦ状態からＯＮ状態に変化しない異常を、全て独立に検出することが可能となる。
【００８９】
なお、本実施形態によるテストコントローラ２５０は、上記に説明したように各種信号を生成出力出来るような構成を有するものとする。より具体的には、一般的な入力部、演算部、記憶部および出力部を具備する汎用の計算機で所定のプログラムを実行する構成でも良いし、専用の論理回路による構成でも良い。この場合、記憶部が予め表２のテーブルを格納し、入力部から入力するテスト開始の指示に応じて、演算部は記憶部を参照しつつ出力部から出力される各種信号を制御する、などの構成が望ましい。
【００９０】
本実施形態においても、本発明の第１の実施形態の場合と同様に、電源スイッチのテスト時間を短縮できる効果が得られる。なお、図３の縦方向に配置される電源スイッチの数が増えることでテスト時間は増えるものの、図３の横方向に配置される電源スイッチの数が増えることでテスト時間が減るので、電源スイッチの総数が増加してもテスト時間が大幅に増加することは避けられる。
【００９１】
上記の説明において、各スイッチをＰ型ＭＯＳトランジスタで構成する場合について述べたが、各信号の論理値を適宜に反転することで、一部または全てのスイッチをＮ型ＭＯＳトランジスタで構成することも当然ながら可能である。また、電源供給レール１１０およびグラウンド供給レール１２０を一般化して、単に第１、第２の電源１１０、１２０として扱っても構わない。すなわち、第１、第２の電源１１０、１２０のそれぞれが供給する電圧の差が機能ブロック１３０の動作に必要な電圧を供給出来さえすれば、必ずしも電源電圧およびグラウンド基準電圧を供給する必要は無い。例えば、電源供給レール１１０およびグラウンド供給レール１２０の電圧を逆にしても、双方の電圧がどちらもグラウンド基準電圧ではない場合でも、本発明は当然ながら有効である。さらに、上述した電源スイッチの総数や配置方法を自由に組み合わせることが可能であって、特に、図３に示す電源スイッチは、観測ノードを共有する方向の配置でも、マルチプレクサを共有する方向の配置でも、その総数を独立して自由に増減可能である。本発明による半導体集積回路では、これらの変更を自由に組み合わせることが可能である。
【符号の説明】
【００９２】
１１０  電源供給レール、第１の電源
１１５  （第１の）（Ｐ型ＭＯＳ）トランジスタ、（第１の）スイッチ
１１５：１１  （第１の）トランジスタ、（第１の）スイッチ
１１５：１２  （第３の）トランジスタ、（第３の）スイッチ
１１５：２１  （第５の）トランジスタ、（第５の）スイッチ
１１５：２２  （第７の）トランジスタ、（第７の）スイッチ
１１６  （第２の）（Ｐ型ＭＯＳ）トランジスタ、（第２の）スイッチ
１１６：１１  （第２の）トランジスタ、（第２の）スイッチ
１１６：１２  （第４の）トランジスタ、（第４の）スイッチ
１１６：２１  （第６の）トランジスタ、（第６の）スイッチ
１１６：２２  （第８の）トランジスタ、（第８の）スイッチ
１２０  グラウンド供給レール、第２の電源
１３０  機能ブロック
１４０  コントローラ
１５０  コントローラ
２００  ＩＣ、半導体集積回路
２１０  テストコントローラ
２２０  （第１の）マルチプレクサ
２２０：１ｘ  （第１の）マルチプレクサ
２２０：２ｘ  （第３の）マルチプレクサ
２２１  （第２の）マルチプレクサ
２２１：１ｘ  （第２の）マルチプレクサ
２２１：２ｘ  （第４の）マルチプレクサ
２３０  比較器
２４０  出力部、観測ノード
２４０：ｘ１  （第１の）観測ノード
２４０：ｘ２  （第２の）観測ノード
２５０  テストコントローラ
２９０  初期電圧設定回路、電圧設定用トランジスタ
２９０：ｘ１  第１の初期電圧設定回路、第１の電圧設定用トランジスタ
２９０：ｘ２  第２の初期電圧設定回路、第２の電圧設定用トランジスタ
【図１】
2012159454.tif 000005
【図２】
2012159454.tif 000006
【図３】
2012159454.tif 000007