(57)【要約】【課題】実装時に回路基板に対して傾くことを抑制できる電子部品を提供することである。【解決手段】積層体１２は、複数の絶縁体層が積層されて構成され、かつ、窪みＧ１，Ｇ２が形成された下面Ｓ６を有している。下面Ｓ６は、絶縁体層の外縁が連なることにより構成されている。コンデンサ電極１８ａ，１８ｂは、積層体１２に内蔵されている内部導体であって、下面Ｓ６の窪みＧ１，Ｇ２において、絶縁体層間から露出している露出部２６ａ，２６ｂを有している。外部電極１４ａ，１４ｂは、直接めっきにより形成され、窪みＧ１，Ｇ２に設けられることにより、露出部２６ａ，２６ｂを覆っている。【選択図】図３
2012204441.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁体層が積層されて構成され、かつ、窪みが形成された実装面を有している積層体と、
前記窪みに設けられ、かつ、直接めっきにより形成されている外部電極と、
を備えていること、
を特徴とする電子部品。
【請求項２】
前記電子部品は、
前記積層体に内蔵されている内部導体であって、前記実装面の窪みにおいて、前記積層体から露出している露出部を有している内部導体を、
更に備えており、
前記外部電極は、前記露出部を覆っていること、
を特徴とする請求項１に記載の電子部品。
【請求項３】
前記実装面は、前記絶縁体層の外縁が連なることにより構成されており、
前記内部導体は、前記実装面の窪みにおいて、前記絶縁体層間から露出していること、
を特徴とする請求項２に記載の電子部品。
【請求項４】
複数の前記内部導体は、前記絶縁体層を介して互いに対向していることによって、静電容量を形成していること、
を特徴とする請求項２又は請求項３に記載の電子部品。
【請求項５】
前記外部電極の厚みは、前記窪みの深さよりも小さいこと、
を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。
【請求項６】
前記外部電極は、前記実装面の法線方向から平面視したときに、前記窪みに収まっていること、
を特徴とする請求項１ないし請求項５のいずれかに記載の電子部品。
【請求項７】
前記外部電極は、前記実装面の法線方向から平面視したときに、前記窪み外にはみ出しており、
前記外部電極の表面には、前記実装面の前記窪みに倣った窪みが形成されていること、
を特徴とする請求項１ないし請求項５のいずれかに記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品に関し、より特定的には、複数の絶縁体層が積層されて構成されている積層体を備えている電子部品に関する。
【背景技術】
【０００２】
従来の電子部品としては、例えば、特許文献１の図８に記載の積層型電子部品が知られている。特許文献１の図８に記載の積層型電子部品は、絶縁体層が積層されてなる積層体と、積層体の実装面（底面）において絶縁体層の間から露出している内部電極と、積層体の実装面において内部電極を覆っている外部電極とを備えている。外部電極は、実装面のみに設けられており、他の面には設けられていない。そして、実装面は、積層型電子部品の回路基板への実装時に、回路基板に対向する面である。
【０００３】
以上のような積層型電子部品では、実装面以外の面に外部電極が設けられていないので、積層型電子部品が実装される際に、実装面以外の面（例えば、実装面に隣接する側面）にはんだが付着してフィレットが形成されることがない。これにより、積層型電子部品の実装時にはんだが水平方向に広がることが抑制されるので、複数の積層型電子部品が高密度に実装されることが可能となる。
【０００４】
しかしながら、特許文献１の図８に記載の積層型電子部品は、回路基板への実装時に回路基板に対して傾くおそれがあるという問題を有する。より詳細には、積層型電子部品では、フィレットが形成されないため、リフロー時に溶融したはんだは、外部電極と回路基板との間に存在するようになる。そのため、積層型電子部品は、溶融したはんだの上に浮いた不安定な状態となる。よって、積層型電子部品は、外部からの振動等によって回路基板に対して容易に傾いてしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００７／０４９４５６号（特に、図８）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、実装時に回路基板に対して傾くことを抑制できる電子部品を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一形態に係る電子部品は、複数の絶縁体層が積層されて構成され、かつ、窪みが形成された実装面を有している積層体と、前記窪みに設けられ、かつ、直接めっきにより形成されている外部電極と、を備えていること、を特徴とする。
【発明の効果】
【０００８】
本発明によれば、実装時に回路基板に対して傾くことを抑制できる。
【図面の簡単な説明】
【０００９】
【図１】電子部品の外観斜視図である。
【図２】電子部品の積層体の分解斜視図である。
【図３】回路基板に実装された状態の電子部品の断面構造図である。
【図４】回路基板に実装された状態の電子部品の断面構造図である。
【図５】回路基板に実装された状態の電子部品の断面構造図である。
【発明を実施するための形態】
【００１０】
以下に、本発明の実施形態に係る電子部品について図面を参照しながら説明する。
【００１１】
（電子部品の構成）
まず、電子部品の構成について図面を参照しながら説明する。図１は、電子部品１０の外観斜視図である。図２は、電子部品１０の積層体１２の分解斜視図である。図３は、回路基板１００に実装された状態の電子部品１０の断面構造図である。以下では、積層体１２の積層方向をｙ軸方向と定義する。積層体１２をｙ軸方向から平面視したときの積層体１２の長辺方向をｘ軸方向と定義する。積層体１２をｙ軸方向から平面視したときの積層体１２の短辺方向をｚ軸方向と定義する。
【００１２】
電子部品１０は、チップコンデンサであり、図１及び図２に示すように、積層体１２、外部電極１４（１４ａ，１４ｂ）及びコンデンサＣ（図１には図示せず）を備えている。積層体１２は、直方体状をなしている。ただし、積層体１２は、面取りが施されることにより角及び稜線において丸みを帯びた形状をなしている。ただし、図２では、面取りが施される前の状態の積層体１２が示されているので、絶縁体層１６の角は丸みを帯びていない。以下では、積層体１２において、ｙ軸方向の正方向側の面を側面Ｓ１とし、ｙ軸方向の負方向側の面を側面Ｓ２とする。また、ｘ軸方向の負方向側の面を端面Ｓ３とし、ｘ軸方向の正方向側の面を端面Ｓ４とする。また、ｚ軸方向の正方向側の面を上面Ｓ５とし、ｚ軸方向の負方向側の面を下面Ｓ６とする。
【００１３】
積層体１２は、図２に示すように、複数の絶縁体層１６が積層されることにより構成されている。絶縁体層１６は、長方形状をなしており、誘電体セラミックにより作製されている。誘電体セラミックの例としては、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3又はＣａＺｒＯ3が挙げられる。また、これらの材料が主成分とされ、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物又はＮｉ化合物が副成分とされていてもよい。絶縁体層１６の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。以下では、絶縁体層１６のｙ軸方向の正方向側の主面を表面と称し、絶縁体層１６のｙ軸方向の負方向側の主面を裏面と称す。
【００１４】
積層体１２の側面Ｓ１は、ｙ軸方向の最も正方向側に設けられている絶縁体層１６の表面により構成されている。積層体１２の側面Ｓ２は、ｙ軸方向の最も負方向側に設けられている絶縁体層１６の裏面により構成されている。また、端面Ｓ３は、複数の絶縁体層１６のｘ軸方向の負方向側の短辺が連なることによって構成されている。端面Ｓ４は、複数の絶縁体層１６のｘ軸方向の正方向側の短辺が連なることによって構成されている。上面Ｓ５は、複数の絶縁体層１６のｚ軸方向の正方向側の長辺が連なることによって構成されている。下面Ｓ６は、複数の絶縁体層１６のｚ軸方向の負方向側の長辺が連なることによって構成されている。下面Ｓ６は、電子部品１０が回路基板１００に実装される際に、回路基板１００の主面と対向する実装面である。
【００１５】
コンデンサＣは、図２に示すように、積層体１２に内蔵されているコンデンサ導体（内部導体）１８（１８ａ，１８ｂ）により構成されている。コンデンサ導体１８は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等の導電性材料により作製されており、０．３μｍ以上２．０μｍ以下の厚さを有していることが好ましい。
【００１６】
コンデンサ導体１８ａは、絶縁体層１６の表面上に設けられており、容量形成部２０ａ及び引き出し部２２ａを有している。容量形成部２０ａは、長方形状をなしており、絶縁体層１６の外縁に接していない。引き出し部２２ａは、容量形成部２０ａのｚ軸方向の負方向側の長辺のｘ軸方向の負方向側の端部近傍から、ｚ軸方向の負方向側に向かって突出している。これにより、引き出し部２２ａは、絶縁体層１６のｚ軸方向の負方向側の長辺に引き出されている。引き出し部２２ａは、ｚ軸方向の負方向側の先端部分において、積層体１２の下面Ｓ６において、隣り合う２層の絶縁体層１６間から露出している露出部２６ａを有している。
【００１７】
コンデンサ導体１８ｂは、絶縁体層１６の表面上に設けられており、容量形成部２０ｂ及び引き出し部２２ｂを有している。容量形成部２０ｂは、長方形状をなしており、絶縁体層１６の外縁に接していない。そして、容量形成部２０ｂは、絶縁体層１６を介して容量形成部２０ａと対向している。これにより、容量形成部２０ａ，２０ｂ間には静電容量が発生している。引き出し部２２ｂは、容量形成部２０ｂのｚ軸方向の負方向側の長辺のｘ軸方向の正方向側の端部近傍から、ｚ軸方向の負方向側に向かって突出している。これにより、引き出し部２２ｂは、絶縁体層１６のｚ軸方向の負方向側の長辺に引き出されている。引き出し部２２ｂは、引き出し部２２ａよりもｘ軸方向の正方向側に位置している。引き出し部２２ｂは、ｚ軸方向の負方向側の先端部分において、積層体１２の下面Ｓ６において、隣り合う２層の絶縁体層１６間から露出している露出部２６ｂを有している。
【００１８】
以上のように構成されたコンデンサ導体１８ａ，１８ｂは、ｙ軸方向に交互に並ぶように複数層の絶縁体層１６上に設けられている。これにより、コンデンサＣは、コンデンサ導体１８ａとコンデンサ導体１８ｂとが絶縁体層１６を介して対向する部分において構成されている。そして、コンデンサ導体１８が設けられている複数の絶縁体層１６が積層されている領域を、内層領域と称す。また、内層領域のｙ軸方向の正方向側には、コンデンサ導体１８が設けられていない複数の絶縁体層１６が積層されている。同様に、内層領域のｙ軸方向の負方向側には、コンデンサ導体１８が設けられていない複数の絶縁体層１６が積層されている。以下では、これらのコンデンサ導体１８が設けられていない複数の絶縁体層１６が積層されている２つの領域を外層領域と称す。
【００１９】
外部電極１４ａ，１４ｂはそれぞれ、露出部２６ａ，２６ｂを覆うように、積層体１２の下面Ｓ６上に直接めっきにより形成されている。外部電極１４ａは、外部電極１４ｂよりもｘ軸方向の負方向側に位置している。以上のように外部電極１４が設けられることにより、外部電極１４ａと外部電極１４ｂとの間にコンデンサＣが形成されている。外部電極１４の材料としては、例えば、Ｃｕ、Ｎｉ、Ｓｎ等が挙げられる。
【００２０】
ところで、電子部品１０は、実装時に回路基板１００に対して傾くことを抑制するための構成を有している。以下に、かかる構成について詳細に説明する。
【００２１】
下面Ｓ６には、図３に示すように、窪みＧ１，Ｇ２が形成されている。露出部２６ａ，２６ｂはそれぞれ、窪みＧ１，Ｇ２において絶縁体層１６間から露出している。更に、外部電極１４ａ，１４ｂはそれぞれ、窪みＧ１，Ｇ２に設けられている。より詳細には、外部電極１４ａ，１４ｂはそれぞれ、ｚ軸方向（下面Ｓ６の法線方向）から平面視したときに、窪みＧ１，Ｇ２に収まっている。そして、外部電極１４ａ，１４ｂの厚みＴは、窪みＧ１，Ｇ２の深さＤよりも小さい。よって、窪みＧ１，Ｇ２は、外部電極１４ａ，１４ｂによって埋まっておらず、外部電極１４ａ，１４ｂの形成後においても下面Ｓ６の窪みＧ１，Ｇ２以外の部分よりも窪んでいる。
【００２２】
以上のような電子部品１０は，図３に示すように、回路基板１００上に実装される。回路基板１００は、基板本体１０２及びランド１０４ａ，１０４ｂを備えている。そして、外部電極１４が設けられている下面Ｓ６を実装面として、回路基板１００に対向させる。更に、ランド１０４ａ，１０４ｂと外部電極１４ａ，１４ｂとをはんだ１０６ａ，１０６によりはんだ付けする。これにより、電子部品１０が回路基板１００上に実装される。
【００２３】
（電子部品の製造方法）
次に、電子部品１０の製造方法について説明する。なお、図面は、図１ないし図３を援用する。
【００２４】
まず、主成分であるＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3又はＣａＺｒＯ3と、副成分であるＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物又はＮｉ化合物とを所定の比率で秤量してボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、誘電体セラミック粉末を得る。
【００２５】
この誘電体セラミック粉末に対して、有機バインダ及び有機溶剤を加えてボールミルで混合を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、絶縁体層１６となるべきセラミックグリーンシートを作製する。絶縁体層１６となるべきセラミックグリーンシートの厚さは、０．５μｍ〜１０μｍであることが好ましい。
【００２６】
次に、絶縁体層１６となるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、コンデンサ導体１８ａ，１８ｂを形成する。導電性材料からなるペーストは、例えば、金属粉末に、有機バインダ及び有機溶剤が加えられたものである。
【００２７】
次に、絶縁体層１６となるべきセラミックグリーンシートを積層して未焼成のマザー積層体を得る。この後、未焼成のマザー積層体に対して、静水圧プレスにて圧着を施す。
【００２８】
次に、未焼成のマザー積層体を所定寸法にカットして、複数の未焼成の積層体１２を得る。そして、積層体１２の表面に、バレル研磨加工を施して、積層体１２の角部及び稜線の面取りを行う。
【００２９】
次に、未焼成の積層体１２を焼成する。焼成温度は、例えば、９００℃以上１３００℃以下であることが好ましい。
【００３０】
次に、焼成された積層体１２の下面Ｓ６に対してリューターによる切削加工を施して、窪みＧ１，Ｇ２を形成する。窪みの深さは、例えば、０．０５ｍｍ以上０．２ｍｍ以下が好ましい。
【００３１】
次に、めっき工法により、Ｃｕめっき、Ｎｉめっき、Ｓｎめっきの３層からなる外部電極１４を形成する。以上の工程を経て、電子部品１０が完成する。
【００３２】
（効果）
以上の電子部品１０によれば、実装時に回路基板１００に対して電子部品１０が傾くことを抑制できる。より詳細には、特許文献１の図８に記載の積層型電子部品では、フィレットが形成されないため、リフロー時に溶融したはんだは、外部電極と回路基板との間に存在するようになる。そのため、積層型電子部品は、溶融したはんだの上に浮いた不安定な状態となる。よって、積層型電子部品は、外部からの振動等によって回路基板に対して容易に傾いてしまう。
【００３３】
一方、電子部品１０では、実装面である下面Ｓ６に窪みＧ１，Ｇ２が設けられており、外部電極１４ａ，１４ｂは窪みＧ１，Ｇ２に設けられている。そのため、電子部品１０の回路基板１００への実装時に、はんだ１０６ａ，１０６ｂは、窪みＧ１，Ｇ２内に入り込む。これにより、回路基板１００の主面から電子部品１０の下面Ｓ６までの距離は、特許文献１の図８に記載の積層型電子部品の回路基板の主面から積層型電子部品の実装面までの距離よりも小さくなる。その結果、電子部品１０は、特許文献１の図８に記載の積層型電子部品に比べて、回路基板１００上において安定する。よって、電子部品１０によれば、実装時に回路基板１００に対して電子部品１０が傾くことを抑制できる。
【００３４】
また、電子部品１０では、外部電極１４ａ，１４ｂは、ｚ軸方向から平面視したときに、窪みＧ１，Ｇ２に収まっている。更に、外部電極１４ａ，１４ｂの厚みＴはそれぞれ、窪みＧ１，Ｇ２の深さＤよりも小さい。そのため、窪みＧ１，Ｇ２は、外部電極１４ａ，１４ｂによって埋まっておらず、外部電極１４ａ，１４ｂの形成後においても下面Ｓ６の窪みＧ１，Ｇ２以外の部分よりも窪むようになる。よって、はんだ１０６ａ，１０６ｂは、窪みＧ１，Ｇ２内に入り込むようになる。その結果、電子部品１０によれば、実装時に回路基板１００に対して電子部品１０が傾くことをより確実に抑制できる。
【００３５】
また、外部電極１４ａ，１４ｂには、例えば、Ｓｎめっきが施されている。長期間の使用によって外部電極１４ａ，１４ｂが大気に触れると、Ｓｎめっきにはひげ状のウイスカが発生する。ウイスカは、複数の電子部品１０が高密度に実装されると、隣り合う電子部品１０間でショートを引き起こす原因となる。これに対して、電子部品１０では、外部電極１４ａ，１４ｂは、ｚ軸方向から平面視したときに、窪みＧ１，Ｇ２に収まっている。更に、外部電極１４ａ，１４ｂの厚みＴはそれぞれ、窪みＧ１，Ｇ２の深さＤよりも小さい。よって、外部電極１４ａ，１４ｂは、はんだ１０６ａ，１０６ｂにより覆い隠され、大気に接触しない。したがって、外部電極１４ａ，１４ｂにウイスカが発生しにくい。その結果、電子部品１０が高密度に実装された場合に、電子部品１０間でショートが発生することが抑制される。
【００３６】
また、電子部品１０では、外部電極１４ａ，１４ｂは、直接めっきにより形成されている。直接めっきにより形成された外部電極１４ａ，１４ｂの厚みは、印刷法やディップ法等により形成された外部電極の厚みよりも小さい。よって、直接めっきにより外部電極１４ａ，１４ｂが形成されると、外部電極１４ａ，１４ｂが形成された後の窪みＧ１，Ｇ２の深さが深くなる。その結果、より多くのはんだ１０６ａ，１０６ｂが窪みＧ１，Ｇ２内に入り込むようになる。以上より、電子部品１０によれば、実装時に回路基板１００に対して電子部品１０が傾くことをより確実に抑制できる。
【００３７】
（実験結果）
本願発明者は、電子部品１０が奏する効果をより明確にするために、以下に説明する実験を行った。具体的には、窪みＧ１，Ｇ２の深さＤが異なる３種類の電子部品（サンプル）及び窪みＧ１，Ｇ２が形成されていない１種類の電子部品（サンプル）を作製した。各サンプルの窪みＧ１，Ｇ２の深さＤは以下のとおりである。
【００３８】
第１のサンプル：０．０５ｍｍ
第２のサンプル：０．１ｍｍ
第３のサンプル：０．２ｍｍ
第４のサンプル：０ｍｍ
【００３９】
また、第１のサンプルないし第４のサンプルの共通の条件は以下のとおりである。
【００４０】
電子部品の寸法：０．９５ｍｍ×０．５ｍｍ×０．５ｍｍ
外部電極の寸法：０．４ｍｍ×０．３ｍｍ
絶縁体層の材料：チタン酸バリウム系誘電体セラミック
絶縁体層の厚み：５μｍ
コンデンサ導体の材料：Ｎｉを主成分とする金属
コンデンサ導体の厚み：１．５μｍ〜２．０μｍ
外部電極：１０μｍのＣｕめっき上に５μｍのＮｉめっき及び５μｍのＳｎめっき
【００４１】
次に、第１のサンプルないし第４のサンプルの作製時におけるめっき工法の条件の一例を示す。
【００４２】
Ｃｕめっき（１層目）
めっき液：ピロリン酸銅（１５ｇ／ｌ）、ピロリン酸カリウム（１２０ｇ／ｌ）、しゅう酸カリウム（１０ｇ／ｌ）
浴温：２５℃
ｐＨ：８．７
【００４３】
Ｃｕめっき（２層目）
めっき液：上村工業製「ピロブライトプロセス（ピロブライトＰＹ−６１浴）」
浴温：５５℃
ｐＨ：８．６
【００４４】
Ｎｉめっき
Ｎｉ濃度：１０５ｇ／ｌ
ｐＨ：４．０
浴温：５５℃
【００４５】
Ｓｎめっき
めっき液：石原薬品社製ＮＢ−ＲＺＳ
ｐＨ：４.５
浴温：３０℃
【００４６】
Ｃｕめっき、Ｎｉめっき、Ｓｎめっき時のバレルの条件
バレル：水平回転バレル
バレルの容量：２９０ｍｌ
導電性メディア：φ１．０ｍｍ、１００ｍｌ
電子部品の投入数：５００個
電解条件：Ｃｕめっき（１層目）０．１５Ａ／ｍ2
Ｃｕめっき（２層目）０．３０Ａ／ｍ2
Ｎｉめっき０．５０Ａ／ｍ2
Ｓｎめっき０．５０Ａ／ｍ2
【００４７】
また、第１のサンプルないし第４のサンプルの焼成条件の一例を示す。
【００４８】
炉のタイプ：トンネル炉
ｉｎ−ｏｕｔ時間：３０分
トップ温度：６００℃〜８００℃
炉内雰囲気：Ｎ2雰囲気／酸素分圧５ｐｐｍ以下
【００４９】
本願発明者は、第１の実験として、第１のサンプルないし第４のサンプルを回路基板１００上にはんだにより実装し、回路基板１００の主面に対する下面Ｓ６のなす角度（以下、傾斜角と称す）を測定した。ランド１０４ａ，１０４ｂの寸法は、０．５ｍｍ×０．３５ｍｍである。はんだペーストの塗布には、１５０μｍ厚のマスクを用いた。また、はんだペーストには、ＬＦはんだペーストを用いた。傾斜角の測定には、レーザー式３次元測定器を用いた。表１は、第１の実験の実験結果を示した表である。
【００５０】
【表１】
2012204441.tif 000003
【００５１】
表１によれば、窪みＧ１，Ｇ２が形成されていない第４のサンプルでは、傾斜角は、１３°であった。一方、窪みＧ１，Ｇ２が形成された第１のサンプルないし第３のサンプルでは、傾斜角は、２°〜８°であった。よって、窪みＧ１，Ｇ２が形成されることにより、電子部品１０が回路基板１００に対して傾くことが抑制されることが分かる。
【００５２】
第２の実験として、第１のサンプル、第２のサンプル及び第４のサンプルを用いて、ウイスカの発生数を調べた。ウイスカの発生数の評価は、以下の方法によって行った。
【００５３】
まず、第１のサンプル、第２のサンプル及び第４のサンプルを回路基板１００に実装した。そして、−５５℃〜８５℃の温度をそれぞれ１０分間保持する温度サイクル試験を５００サイクル行った。温度サイクル試験後の第１のサンプル、第２のサンプル及び第４のサンプルの実装部分周辺を金属顕微鏡で観察した後、ＳＥＭを用いて観察した。表２は、第２の実験の実験結果を示した表である。
【００５４】
【表２】
2012204441.tif 000004
【００５５】
表２によれば、第１のサンプル及び第２のサンプルでは、第４のサンプルに比べて、ウイスカの発生数が少ないことが分かる。よって、電子部品１０では、外部電極１４ａ，１４ｂにウイスカが発生しにくいことが分かる。
【００５６】
（第１の変形例）
次に、第１の変形例に係る電子部品１０ａについて図面を参照しながら説明する。図４は、回路基板１００に実装された状態の電子部品１０ａの断面構造図である。
【００５７】
電子部品１０ａは、外部電極１４ｃ，１４ｄを更に備えている。また、コンデンサ導体１８ａ，１８ｂは、引き出し部２２ｃ，２２ｄを更に有している。また、上面Ｓ５には、窪みＧ３，Ｇ４が設けられている。
【００５８】
引き出し部２２ｃ，２２ｄは、ｚ軸方向の正方向側の先端部分において、積層体１２の上面Ｓ５において、隣り合う２層の絶縁体層１６間から露出している露出部２６ｃ，２６ｄを有している。露出部２６ｃ，２６ｄは、窪みＧ３，Ｇ４内に位置している。そして、外部電極１４ｃ，１４ｄは、露出部２６ｃ，２６ｄを覆うように、窪みＧ３，Ｇ４に設けられている。
【００５９】
以上のような電子部品１０ａにおいても、電子部品１０と同様に、実装時に回路基板１００に対して電子部品１０が傾くことを抑制できる。
【００６０】
（第２の変形例）
次に、第２の変形例に係る電子部品１０ｂについて図面を参照しながら説明する。図５は、回路基板１００に実装された状態の電子部品１０ｂの断面構造図である。
【００６１】
電子部品１０ｂでは、外部電極１４ａ，１４ｂは、ｚ軸方向から平面視したときに、窪みＧ１，Ｇ２外にはみ出している。そして、外部電極１４ａ，１４ｂの表面には、下面Ｓ６の窪みＧ１，Ｇ２に倣った窪みが形成されている。
【００６２】
以上のような電子部品１０ｂにおいても、電子部品１０と同様に、実装時に回路基板１００に対して電子部品１０が傾くことを抑制できる。
【００６３】
（その他の実施形態）
本発明に係る電子部品は、前記実施形態に係る電子部品１０，１０ａ，１０ｂに限らず、その要旨の範囲内において変更可能である。
【００６４】
なお、電子部品１０，１０ａ，１０ｂは、コンデンサＣを内蔵しているが、コンデンサ以外の回路素子を内蔵していてもよい。
【００６５】
なお、窪みＧ１〜Ｇ４は、リューターによる切削加工により形成されるとしたが、例えば、焼成条件を調整することによって形成されてもよいし、サンドブラスト処理やバレル処理等によって形成されてもよい。
【産業上の利用可能性】
【００６６】
以上のように、本発明は、電子部品に有用であり、特に、実装時に回路基板に対して電子部品が傾くことを抑制できる点において優れている。
【符号の説明】
【００６７】
Ｇ１〜Ｇ４  窪み
Ｓ５  上面
Ｓ６  下面
１０，１０ａ，１０ｂ  電子部品
１２  積層体
１４ａ〜１４ｄ  外部電極
１６  絶縁体層
１８ａ，１８ｂ  コンデンサ導体
２０ａ，２０ｂ  容量形成部
２２ａ〜２２ｄ  引き出し部
２６ａ〜２６ｄ  露出部
【図１】
2012204441.tif 000005
【図２】
2012204441.tif 000006
【図３】
2012204441.tif 000007
【図４】
2012204441.tif 000008
【図５】
2012204441.tif 000009