(57)【要約】【課題】デバイスの損傷を防ぎ、保護することができる半導体装置及びその製造方法を提供することを目的とする。【解決手段】基板１上に配線層３が形成された第１の積層体１０と、第１の積層体１０の主面上にその主面を重ねて配設され、基板上１１に配線層１３が形成された第２の積層体２０と、第１の積層体１０または第２の積層体２０の少なくとも一方の基板上に形成された機能素子とによって構成された半導体装置１００に対して、第１の積層体１０及び第２の積層体２０の主面に垂直な方向から見て、機能素子２，１２の周囲に配設され、第１の積層体１０と第２の積層体２０の界面を貫通する貫通金属部材２９を設ける。また、この貫通金属部材２９は、第１の積層体１０と第２の積層体２０を接合した後に、第１の積層体１０と第２の積層体２０を貫通する貫通孔を設け、貫通孔内に金属を埋め込むことで形成できる。【選択図】図１
2012204443.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配線層が形成された第１の積層体と、
前記第１の積層体の主面上にその主面を重ねて配設され、基板上に配線層が形成された第２の積層体と、
前記第１の積層体または前記第２の積層体の少なくとも一方の基板上に形成された機能素子と、
前記第１の積層体及び前記第２の積層体の前記主面に垂直な方向から見て、前記機能素子の周囲に配設され、前記第１の積層体と前記第２の積層体の界面を貫通する貫通金属部材と、
を含む
半導体装置。
【請求項２】
前記貫通金属部材は、前記第２の積層体の基板を貫通する基板貫通部材を含んで構成される請求項１に記載の半導体装置。
【請求項３】
前記貫通金属部材は、前記第１の積層体に設けられたシールリングを含んで構成される請求項２に記載の半導体装置。
【請求項４】
前記第２の積層体の前記基板と、前記第１の積層体と前記第２の積層体の界面とを貫通するビアを備え、前記基板貫通部材の第１の積層体側の端部は、前記ビアの前記第１の積層体側の端部と同一層内に配設される請求項３に記載の半導体装置。
【請求項５】
前記第１の積層体または前記第２の積層体の主面上にその主面を重ねて配設され、基板上に配線層が形成された１以上の積層体を備え、前記貫通金属部材は、前記積層体同士の全ての界面を貫通する請求項１に記載の半導体装置。
【請求項６】
前記貫通金属部材は、前記第１の積層体及び前記第２の積層体に設けられたシールリングによって構成される請求項１に記載の半導体装置。
【請求項７】
基板上に配線層が形成された第１の積層体と、基板上に配線層が形成された第２の積層体と、前記第１の積層体または前記第２の積層体の少なくとも一方に配置される機能素子と、を形成するステップと、
前記第１の積層体の主面と前記第２の積層体の主面とを接合するステップと、
前記第１の積層体の主面と前記第２の積層体の主面に垂直な方向から見て、前記機能素子の周囲に、前記第１または第２の積層体の基板を貫通し、少なくとも前記第１の積層体と前記第２の積層体の界面に到達する貫通孔を形成し、前記貫通孔内に金属を埋め込むステップと、
を含む
半導体装置の製造方法。
【請求項８】
基板上に配線層及びシールリングが形成された第１の積層体と、基板上に配線層及びシールリングが形成された第２の積層体と、前記第１の積層体または前記第２の積層体の少なくとも一方に配置され、前記第１の積層体及び前記第２の積層体の主面に垂直な方向から見て、前記シールリングの内側に設けられる機能素子と、を形成するステップと、
前記第１の積層体及び前記第２の積層体の主面を重ね合わせ、重ね合わされた前記主面において、前記第１の積層体に配置されたシールリングと、前記第２の積層体に配置されたシールリングとを接合するステップと、
を含む
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層構造を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体の微細化傾向において、マスク工程の更なる微細化による高集積化を目指したmore Mooreに代わり、基板に対して垂直方向に素子を積み上げ、３次元的に配線を接続するbeyond Mooreが注目されている。
３次元方向への積層によって素子間のＲＣを低減することができ、また、ウエハレベルでのパッケージ技術開発が進展すれば、低コスト化も可能となる。
【０００３】
例えば、下記特許文献１には、第１層のウエハに対して最初に埋め込み配線を形成しておき、ウエハプロセスが終了した後に、Ｓｉ基板を研削して埋め込み配線を露出させることが開示されている。そして、露出させた配線にバンプを形成し、同様に作製した第２層のウエハと張り合わせて、このバンプを介して第１層及び第２層間の電気的導通を取っている。
【０００４】
また、下記非特許文献１には、回路同士を張り合わせた後に、各々のウエハ内に予め設けておいた導電性のパッド部に接触または貫通するように孔をあけ、この孔に導電性材料を埋め込むことでウエハ同士の導通を取る手法が開示されている。
【０００５】
一方で、半導体装置には、例えば、半導体素子上に絶縁層と配線層とを交互に設けて構成された多層配線領域の配線や、層間絶縁膜を貫いてこれらの各配線を接続する接続部から構成されるシールリングを設けることがある。
【０００６】
例えば下記特許文献２には、シールリングを配線層に配置し、このシールリングの外側に、保護膜を貫通し、低誘電率膜と保護膜の間に達する溝を形成することが開示されている。これは、低誘電率層間膜を含む構造のウエハをダイシングする際に生じるクラックの進展を、この溝とシールリングによって抑制するものである。これにより、ダイシング時における剥離を防止できるとしている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−２６１０００号公報
【特許文献２】特開２００６−１４０４０４号公報
【非特許文献】
【０００８】
【非特許文献１】‘’A 4-side tileable back illuminated 3D-integrated Mpixel CMOS image sensor’’, Suntharalingam, V.; Berger, R.; Clark, S.; Knecht, J.; Messier, A.; Newcomb, K.; Rathman, D.; Slattery, R.; Soares, A.; Stevenson, C.; Warner, K.; Young, D.; Lin Ping Ang; Mansoorian, B.; Shaver, D.;ISSCC 2009,
【発明の概要】
【発明が解決しようとする課題】
【０００９】
半導体装置の製造時においては、基板を個片化する際に生じるクラックによってデバイスがダメージを受けたり、また、デバイス内部に水分等が浸入したりするのを防止する必要がある。
このため、上述のように、シールリング等の構造を設けることによって、デバイスの損傷を防ぐことが行われており、デバイスを保護する技術を確立することは、歩留まりの向上や、信頼性の高い高品質な製品を提供する上で非常に重要な要素となっている。
【００１０】
そこで、本技術は、デバイスの損傷を防ぎ、保護することができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本技術による半導体装置は、基板上に配線層が形成された第１の積層体と、第１の積層体の主面上にその主面を重ねて配設され、基板上に配線層が形成された第２の積層体を含む。
また、第１の積層体または第２の積層体の少なくとも一方の基板上に形成された機能素子と、第１の積層体及び第２の積層体の主面に垂直な方向から見て、機能素子の周囲に配設され、第１の積層体と第２の積層体の界面を貫通する貫通金属部材と、を含む。
【００１２】
また、本技術による半導体装置の製造方法では、まず基板上に配線層が形成された第１の積層体と、基板上に配線層が形成された第２の積層体と、第１の積層体または第２の積層体の少なくとも一方に配置される機能素子と、を形成する。
そして、形成した第１の積層体の主面と第２の積層体の主面とを接合する。その後、第１の積層体の主面と第２の積層体の主面に垂直な方向から見て、機能素子の周囲に、第１または第２の積層体の基板を貫通し、少なくとも第１の積層体と第２の積層体の界面に到達する貫通孔を形成し、貫通孔内に金属を埋め込む。
【００１３】
また、本技術による半導体装置の別の製造方法では、まず基板上に配線層及びシールリングが形成された第１の積層体と、基板上に配線層及びシールリングが形成された第２の積層体と、第１の積層体または第２の積層体の少なくとも一方に配置され、第１の積層体及び第２の積層体の主面に垂直な方向から見て、シールリングの内側に設けられる機能素子と、を形成する。
そして、第１の積層体及び第２の積層体の主面を重ね合わせ、重ね合わされた主面において、第１の積層体に配置されたシールリングと、第２の積層体に配置されたシールリングとを接合することにより半導体装置を製造する。
【００１４】
本技術による半導体装置及びその製造方法によれば、第１の積層体と第２の積層体の界面を貫通する貫通金属部材が機能素子の周囲に配置される。このため、第１の積層体と第２の積層体の界面を伝って浸入する水分や、周囲の雰囲気成分等を貫通金属部材により遮断することができる。
【発明の効果】
【００１５】
本開示の半導体装置及びその製造方法によれば、機能素子が形成された領域に、水分や周囲の雰囲気成分が侵入するのを防止できる。このため、機能素子を保護でき、高品質な半導体装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本技術の第１の実施形態による半導体装置の概略断面図である。
【図２】比較例の半導体装置において水分や周囲の雰囲気成分が浸入する状態を示す説明図である。
【図３】第１の実施形態による半導体装置において、水分や周囲の雰囲気成分がの浸入が防止されることを説明する説明図である。
【図４】第１の実施形態による半導体装置における貫通金属部材の配置パターンを示す説明図である。
【図５】図５Ａは、第１の積層体と第２の積層体とが接合される前の状態を示す説明図であり、図５Ｂは、第１の積層体と第２の積層体とを接合した状態を示す説明図である。
【図６】図６Ａは、金属貫通部材を形成した状態を示す説明図であり、図６Ｂは、第２の積層体側の基板上に絶縁膜、端子、パッシベーション膜を形成した状態を示す説明図である。
【図７】本技術の第１の変形例による半導体装置の構成を示す概略断面図である。
【図８】本技術の第２の変形例による半導体装置の構成を示す概略断面図である。
【図９】本技術の第２の実施の形態による半導体装置の構成を示す概略断面図である。
【図１０】図１０Ａは、第１の積層体と第２の積層体とが接合される前の状態を示す説明図であり、図１０Ｂは、第１の積層体と第２の積層体とを接合した状態を示す説明図である。
【図１１】図１１Ａは、ビアを形成した状態を示す説明図であり、図１１Ｂは、第２の積層体側の基板上に絶縁膜、端子、パッシベーション膜を形成した状態を示す説明図である。
【図１２】本技術の第３の実施の形態による半導体装置の構成を示す概略断面図である。
【図１３】本技術の第４の実施の形態による半導体装置の構成を示す概略断面図である。
【図１４】図１４Ａは、第１の積層体上に基板を形成した状態を示す説明図であり、図１４Ｂは、この基板上に機能素子や平坦化膜を形成した状態を示す説明図である。
【図１５】図１５Ａは、平坦化膜上に配線層を形成した状態を示す説明図であり、図１５Ｂは、この配線層上に絶縁膜、端子、パッシベーション膜を形成した状態を示す説明図である。
【図１６】本技術の第５の実施の形態による半導体装置の構成を示す概略断面図である。
【発明を実施するための形態】
【００１７】
以下本技術を実施するための形態の例を説明するが、本技術は以下の例に限定されるものではない。
説明は以下の順で行う。
１．第１の実施の形態（第１の積層体と第２の積層体の界面を貫通する貫通金属部材を設ける例）
２．第１の変形例（接合面が異なる例）
３．第２の変形例（３以上の積層体を接合する例）
４．第２の実施の形態（各積層体におけるシールリング同士を直接接合することにより貫通金属部材を構成する例）
５．第３の実施の形態（シールリングとは別に貫通金属部材を設ける例）
６．第４の実施の形態（第１の積層体上に直接基板を形成する例）
７．第５の実施の形態（界面を貫通する空隙を設ける例）
【００１８】
１．第１の実施形態（第１の積層体と第２の積層体の界面を貫通する貫通金属部材を設ける例）
１−１．半導体装置の構成
図１は、第１の実施形態による半導体装置１００を示す概略断面図である。本実施形態による半導体装置１００は、基板１上に機能素子２と配線層３が形成された第１の積層体１０と、基板１１上に機能素子１２と配線層１３が形成された第２の積層体２０を備える。
【００１９】
第１の積層体１０は、例えば基板１と、基板１上に形成された機能素子２及び配線層を含んで構成されている。
基板１は、例えばＳｉ基板やガラス基板等を用いることが可能であり、その他の金属によって構成してもよい。
また、基板１の主面上には機能素子２が形成されている。機能素子２は、例えばトランジスタに限らず、ＭＥＭＳアクチュエータやセンサ素子等の各種素子であってよく、後に述べるシールリング８によって保護される。
なお、基板１の機能素子２が配置された面とは反対側の主面には、例えばＳｉＯ２，ＳｉＮ，ＳｉＯＮ，ＴＥＯＳ等の絶縁膜７が設けられ、基板１の絶縁が確保されている。
【００２０】
基板１及び機能素子２上には、例えばＳｉＯ２，ＮＳＧ（Nondoped Silicate Glass），ＰＳＧ（Phospho Silicate Glass），ＴＥＯＳ（Tetraethyl orthosilicate）等による平坦化膜（絶縁膜）６を介して配線層３が配置されている。ここで配線層３は、例えば第１の配線層５ａと第２の配線層５ｂと第３の配線層５ｃと第４の配線層５ｄが順次積層された多層配線構造となっており、各層内に配線がそれぞれ埋め込まれている。配線の材料としては、例えばＷ，Ａｌ，Ｃｕ等が挙げられる。
各配線層における層間絶縁膜４ａ，４ｃ，４ｅ，４ｇには、例えばＳｉＣＮやＳｉＮ等が用いられ、層間絶縁膜４ｂ，４ｄ，４ｆ，４ｈには、例えば有機シリカガラス等の低誘電率材料や、ＳｉＯ２等が用いられる。
【００２１】
また、基板１の主面に垂直な方向から見て機能素子２の周囲には、第１の配線層５ａから第４の配線層５ｄにおける配線同士が接続され、機能素子２を囲むようにシールリング８が形成されている。
このシールリング８により、機能素子２が形成されている領域にまでクラックが進展するのを抑制し、機能素子２を保護することができる。シールリング８を構成する材料としては、機能素子２を保護するために耐浸水性の高いものが好ましく、例えば上述の配線材料として挙げたＷ，Ａｌ，ＣｕやＴａ，Ｔｉ，ＴｉＮ等を用いることができる。
【００２２】
一方、第２の積層体２０は、基板１１と、基板１１の主面上に形成された機能素子１２及び配線層１３を含んで構成されている。
基板１１は、基板１と同様に特に限定されるものではなく、例えばＳｉ基板やガラス基板、その他の金属基板を用いてよい。
また、機能素子１２も機能素子２と同様に限定されるものでなく、トランジスタ以外の各種素子を配置してもよい。
【００２３】
機能素子１２が形成された基板１１の主面及び機能素子１２上には、例えばＳｉＯ２，ＮＳＧ，ＰＳＧ，ＴＥＯＳ等による平坦化膜（絶縁膜）１６が形成され、平坦化膜１６上に配線層１３が形成されている。配線層１３は、例えば第１の配線層１５ａと第２の配線層１５ｂと第３の配線層１５ｃとからなる多層配線構造となっており、それぞれの配線層に配線が配置されている。
各配線層における層間絶縁膜１４ｂ，１４ｄ，１４ｆは、例えば有機シリカガラス等の低誘電率材料や、ＳｉＯ２等が用いられ、層間絶縁膜１４ａ，１４ｃ，１４ｅには、例えばＳｉＣＮやＳｉＮ等が用いられる。
【００２４】
基板１１の主面に垂直な方向から見て機能素子１２の周囲には、基板１１及び配線層１３を貫通する基板貫通部材２６が設けられている。この基板貫通部材２６は、いわゆるＴＳＶ（Through Silicon Via）と同様にして形成されるものである。
したがって、基板貫通部材２６には、例えばＷ，Poly−Ｓｉ，Ｃｕ，Ａｌ，Ａｕ，Ｓｎまたは、ＭＣＶＤ（Metal Chemical Vapor Deposition）技術が確立されているＴｉ，ＴｉＮ，Ｔａ，ＴａＮ、もしくは、それらのスタック構造や合金等を用いることが可能である。
ただし、基板貫通部材２６は第１の積層体１０における回路と第２の積層体２０における回路とを電気的に接続するものではない。本実施の形態において、基板貫通部材は、機能素子１２を保護するシールリングとして配設されている。
【００２５】
また、基板１１の機能素子１２が形成された面とは反対側の主面には、例えばＳｉＯ２やＳｉＮ，ＴＥＯＳ等の絶縁膜１７が形成されている。この絶縁膜１７上には、例えば外部との接続に用いるＡｌ等の端子２１が埋め込まれる用に配置されている。また、絶縁膜１７上には、例えば樹脂等によるパッシベーション膜１９が形成されている。
【００２６】
第１の積層体１０における配線層３側の主面は、第２の積層体２０における配線層１３側の主面に重ね合わされる。そして、この重ね合わされた界面において接合される。
この接合は、樹脂等の接着剤を塗布して接着層２２により行ってもよいし、他にも、プラズマ接合や金属接合、ガラスの陽極接合等、適宜各種手法を用いることができる。接合する際には、第１の積層体１０と第２の積層体２０とを電気的に接続させるような構成としてもよいし、また第１の積層体１０と第２の積層体２０とが電気的に接続しない構成であってもよい。
【００２７】
また、シールリング８と基板貫通部材２６は接続され一体化しており、第１の積層体１０と第２の積層体２０の界面を貫通する貫通金属部材２９を形成している。
このように、第１の積層体１０と第２の積層体２０の主面に垂直な方向から見て、機能素子２，１２を囲むように貫通金属部材２９を設けることにより、機能素子２，１２をより確実に保護することができる。
【００２８】
例えば、図２は、第１の積層体１０ａと第２の積層体２０ａの界面を貫通する貫通金属部材が設けられていない半導体装置１１０の概略断面図であり、これを比較例として用い説明する。
この半導体装置１１０には、所定の回路形成領域を囲う第１の積層体１０ａのシールリング８ａ及び第２の積層体２０ａのシールリング１８ａが設けられている。
【００２９】
例えば、矢印Ａ１に示す位置においてダイシングを行い、半導体装置１１０を個片化すると、切断面において第１の積層体１０ａと第２の積層体２０ａの界面２３ａから、水分や周囲の雰囲気成分等が浸入していく恐れがある。
浸入した水分や周囲の雰囲気成分が矢印Ａ２に示すように界面２３ａを伝うことにより、シールリング８ａ，１８ａを越え、機能素子が配置された領域に到達すると、その領域や機能素子を酸化、腐食させてしまう恐れがある。
【００３０】
一般的に、シールリングは、配線層における配線や、各配線層における配線同士を接続するコンタクト部によって構成されている。したがって、機能素子を３次元的に配置する場合に、積層方向において配線層が形成されない領域が存在すると、その領域にはシールリングを形成することができない。
例えば、図２に示すように、第１の積層体１０と第２の積層体２０とを接合する場合には、第１の積層体１０と第２の積層体２０との界面近傍において、積層方向に対しシールリング８ａ，１８ａが配置されない領域が存在する。このため、機能素子を保護するのが困難である。
【００３１】
これに対して、図３は、本実施の形態による半導体装置１００の概略断面図である。
例えば矢印Ａ３に示す位置においてダイシングを行い、半導体装置１１０を個片化したとする。水分や周囲の雰囲気成分等が、矢印Ａ４に示すように第１の積層体１０と第２の積層体２０の界面２３を伝ったとしても、これらの水分や周囲の雰囲気成分等を界面２３を貫通する貫通金属部材２９によって遮断することが可能である。
したがって、この貫通金属部材２９を、第１の積層体１０及び第２の積層体２０の主面に垂直な方向から見て、機能素子２，１２の周囲に配置することにより、機能素子２，１２を保護することが可能である。
【００３２】
図４は、この貫通金属部材２９の形成パターンの一例を示す概略説明図である。なお、図４においては、半導体装置１００の主面に垂直な方向から見た状態を示している。
図４Ａに示すように、機能素子２，１２（図示せず）の周囲において、半導体装置１００の機能素子２，１２や、その回路形成領域を囲む閉路状に途切れなく連続して空隙を設けてもよい。これにより、水分や周囲の雰囲気成分等が貫通金属部材２９に囲われた領域内に浸入するのをより確実に防止できる。
【００３３】
また一方で、図４Ｂに示すように、機能素子２，１２やその回路形成領域を囲む閉路に切れ目２４を設けた破線状に貫通金属部材２９形成してもよい。この場合、貫通金属部材２９の切れ目２４の位置に配線を配置することが可能であり、例えば半導体装置１００を外部装置に接続するための引き出し配線等を容易に設けることができる。
【００３４】
また、図４Ｃでは、第１の貫通金属部材２９ａと第２の貫通金属部材２９ｂとによって貫通金属部材２９が構成されている。第１の貫通金属部材２９ａは、機能素子２，１２や、その回路形成領域を囲む破線状に形成される。また、第２の貫通金属部材２９ｂは、第１の貫通金属部材２９ａの切れ目位置に配置される。
この例では、第１の貫通金属部材２９ａの切れ目２４ａと第２の貫通金属部材２９ｂの切れ目２４ｂを介して、貫通金属部材２９内の回路形成領域と貫通金属部材２９の外側の領域とが連続している箇所が存在する。しかし、貫通金属部材２９内の回路形成領域から放射状の方向に、第１の貫通金属部材２９ａまたは第２の貫通金属部材２９ｂの少なくともどちらか一方が配置されるので、貫通金属部材２９が連続して設けられている図４Ａと実質的に同等の効果が得られる。
また、貫通金属部材２９の内側の回路形成領域から貫通金属部材２９の外側の領域への引き出し配線等は、第１の貫通金属部材２９ａの切れ目２４ａ、第２の貫通金属部材２９ｂの切れ目２４ｂを通して配置することが可能である。
【００３５】
他にも、図４Ｄに示すように、図４Ａと比較して角を落とした形状に貫通金属部材２９を形成してもよい。このように、角を落として曲線に近づけた形状とすることで、ダイシング時におけるチッピングを抑制することができる。なお、機能素子２，１２やその回路形成領域を囲む閉曲線状に貫通金属部材２９を形成してもよい。
【００３６】
ところで、半導体装置の試作や試験時には、ＴＥＧ（test element group）を半導体装置と同一基板上に形成しておくことがある。このような場合には、図４Ｅに示すように貫通金属部材２９を配置することができる。
図４Ｅでは、ＴＥＧ２５の配置位置において、ＴＥＧ２５の外周に沿って貫通金属部材２９を設けることにより、ＴＥＧ２５を貫通金属部材２９によって囲まれた領域外に位置させている。このように貫通金属部材２９を形成すると、第１の積層体１０と第２の積層体２０の界面に浸入した水分や周囲の雰囲気成分は、貫通金属部材２９よりも先にＴＥＧ２５に到達する。ＴＥＧ２５に到達した水分や周囲の雰囲気成分は、ＴＥＧ２５が障害となり、それ以上浸入することができない。
すなわち、ＴＥＧ２５を水分や周囲の雰囲気成分に対する障壁として用いることができる。
【００３７】
１−２．半導体装置の製造方法
次に、本実施の形態による半導体装置１００の製造方法について、図５〜図６を用いて以下に説明する。
まず図５Ａに示すように、基板１の主面上に機能素子２を設けた第１の積層体１０と、基板１１の主面上に機能素子１２を設けた第２の積層体２０を準備する。第１の積層体１０には、基板１の主面に垂直な方向から見て、機能素子２の周囲にシールリング８が形成されている。一方、第２の積層体２０には、この段階では基板貫通部材２６は形成されていない。
この第１の積層体１０及び第２の積層体２０は、既知の種々の方法により製造してよく、その手法を特に限定するものではない。
【００３８】
次いで、第１の積層体１０または第２の積層体２０の接合面、ここでは、基板１に対して機能素子２が設けられた側の第１の積層体１０の主面に樹脂等の接着剤を塗布し、接着層２２を形成する。
そして、図５Ｂに示すように、接着層２２が形成された側の第１の積層体１０の主面と、基板１１に対して機能素子１２が形成された側の第２の積層体２０の主面とを貼り合わせることにより、第１の積層体１０と第２の積層体２０とを接合する。
接合の手法としては、接着剤によらず、他の方法を用いてもよい。例えば第１の積層体１０と第２の積層体２０とを直接接触させる場合には、金属接合や、プラズマ接合、ガラスの陽極接合等を用いることができる。
また、接合後には、ＣＭＰ（Chemical Mechanical Polishing）法やＢＧＲ（back grinding）等により、基板１１を所定の厚さに研削する。
【００３９】
次に、図６Ａに示すように、例えばドライエッチング等を用いて、第１の積層体１０内の配線に到達するビアホール４０、及びシールリング８に到達する貫通孔４１を形成する。そして、ＣＶＤ等により、ＳＩＯ２やＳｉＮ，ＳｉＯＮ，ＴＥＯＳ等による絶縁膜をビアホール４０や貫通孔４１の内壁面に形成し、絶縁性を確保する。
ビアホール４０や貫通孔４１の底部に堆積した上述の絶縁材料は、例えば電子ビーム等により除去し、その後ビアホール４０及び貫通孔４１の内部を例えばＷ，Ａｌ，Ｃｕ等の導電材料により埋める。
これにより、基板１１を貫通するビアと、基板貫通部材２６とが形成される。基板貫通部材２６は、シールリング８に一体化して接続されており、シールリング８と基板貫通部材２６によって、貫通金属部材２９が構成される。
ビアホール４０と貫通孔４１内を埋める材料は、それぞれ別の材料であってもよいが、同一材料を用いることにより、ビアと基板貫通部材２６とを同時に形成することができる。
また、第１の積層体１０と第２の積層体２０の界面を貫通するビアを設ける場合、第１の積層体１０側のビアの端部と、第１の積層体１０側の基板貫通部材２６の端部が同一配線層上にあると、ビアと基板貫通部材２６を同時に形成しやすい。
【００４０】
そして、図６Ｂに示すように、基板１１上に例えばＳｉＯ２やＳｉＮ，ＳｉＯＮ，ＴＥＯＳ等の絶縁膜１７を形成して基板１１の絶縁を確保した後、例えばＡｌ等により端子２１を形成する。
また、絶縁膜１７上には、端子２１の配置箇所を除いて、樹脂等によるパッシベーション膜１９が形成される。
また、基板１に設ける絶縁膜７は、第１の積層体１０を接合する前に予め形成してあってもよいし、接合後に形成してもよく、特に限定するものではない。
【００４１】
なお、第１の積層体１０または第２の積層体２０の両方に機能素子が形成されている必要はなく、どちらか一方の積層体には配線のみが形成されていてもよい。
【００４２】
２．第１の変形例（接合面が異なる例）
第１の実施の形態では、二つの積層体において、基板に対して機能素子が形成されている側の主面同士を接合させていたが、接合させる面はこれに限らない。
図７は、第１の変形例による半導体装置２００の概略構成を示す断面図である。ここでは、第１の実施の形態（図１参照）と対応する部位については同一符号を付し、重複した説明を避ける。
【００４３】
本変形例による半導体装置２００は、基板１の主面上に機能素子２が形成された第１の積層体１０と、基板１１の主面上に機能素子１２が形成された第２の積層体２０とを含んで構成される。
第１の積層体１０において、機能素子２上には平坦化膜（絶縁膜）６を介して第１の配線層５ａ〜第４の配線層５ｄが形成されており、機能素子２が形成された側とは反対側の基板１の主面には、絶縁膜７が設けられている。また、基板１の主面に垂直な方向から見て、機能素子２の周囲を囲むようにシールリング８が設けられている。これらの第１の積層体１０の構成は、第１の実施の形態（図１参照）において示したものと同様の構成であってよい。
【００４４】
第２の積層体２０において、機能素子１２上には、平坦化膜（絶縁膜）１６を介して配線層１５ａ〜１５ｃが形成されている。これらの構成は、第１の実施の形態において示した構成と同じであってよい。
基板１１の主面に垂直な方向から見て、機能素子１２を囲むようにシールリング１８が配設されている。ただし、本変形例では、このシールリング１８は、基板１１及び平坦化膜１６を貫通する基板貫通部材２６と、配線層１３における配線によって構成されている。基板貫通部材２６は、第１の実施の形態において示したものと同様の材料によって構成してよい。
【００４５】
また、本変形例では、配線層１３上に絶縁膜１７が形成され、絶縁膜１７上に端子２１が形成される。また、絶縁膜１７上において、端子２１が形成されている箇所以外の部分には、パッシベーション膜１９が配設される。
【００４６】
また、第１の積層体１０において、配線層３側の主面と、第２の積層体２０の基板１１側の主面とが重ね合わされ、この界面において接合される。
第１の積層体１０と第２の積層体２０の接合は、樹脂等の接着層２２を設けることによって行ってもよいし、プラズマ接合や金属接合、ガラスの陽極接合等、その他の手法により行ってもよい。
【００４７】
本変形例では、シールリング８とシールリング１８が接続され一体化しており、シールリング８とシールリング１８によって貫通金属部材２９が構成される。したがって、貫通金属部材２９は、第１の積層体１０と第２の積層体２０の界面を貫通しているので、第１の積層体１０と第２の積層体２０の界面を伝って浸入する水分や周囲の雰囲気成分を遮断することができる。また、この貫通金属部材２９が機能素子２，１２の周囲に設けられることにより、機能素子２，１２を保護することが可能である。
なお、貫通金属部材２９のパターンは、第１の実施の形態（図４参照）において示した各種のパターンを採用してよい。
【００４８】
このように、本変形例では、第１の積層体１０と第２の積層体２０とを接合する接合面が第１の実施の形態と異なっている。すなわち、第１の積層体１０と第２の積層体２０とを接合する面は、適宜選択することが可能である。
例えば、第２の積層体２０に配置される機能素子１２としてＭＥＭＳアクチュエータ等を用いる場合、アクチュエータの可動部は、その駆動空間を確保するために、半導体装置２００の表面に露出させる必要がある。したがって、このような場合には、本変形例のように、基板１１に対して機能素子１２が配置されない側の第１の積層体１０の主面を第２の積層体２０に接合することが好ましい。
また、その場合には、アクチュエータ上には配線層を形成せず、例えば第１の積層体１０側に配置する。そして、第１の積層体１０の機能素子２として、例えばアクチュエータを駆動するためのトランジスタやダイオード等を配置することが可能である。
【００４９】
また、製造方法においては、例えば、第１の積層体１０と、基板１１と機能素子１２と平坦化膜１６のみが形成された第２の積層体２０とを接合する。そして、平坦化膜１６及び基板１１を貫通し、シールリング８に到達する基板貫通部材２６を形成する。基板貫通部材２６の形成方法は、第１の実施の形態において示した方法と同様の方法を用いることができる。
その後、平坦化膜１６上に配線層１３を積層していくことにより、半導体装置２００を製造可能である。その他の構成においては、第１の実施の形態において示した方法と同様にして製造してよい。
【００５０】
３．第２の変形例（３以上の積層体を接合する例）
また、接合する積層体の数は２つに限らず、３以上の積層体接合する構成であってもよい。
図８は、第２の変形例による半導体装置３００を示す概略断面図である。ここでは、第１の実施の形態（図１参照）に対応する箇所には同一符号を付し、重複した説明を避ける。
本変形例による半導体装置３００は、基板１上に機能素子２が設けられた第１の積層体１０と、基板１１上に機能素子１２が設けられた第２の積層体２０と、基板３１上に機能素子３２が設けられた第３の積層体３０と、を含んで構成される。
第１の積層体１０と第２の積層体２０のこれらの構成は、第１の実施の形態において示したものと同様の構成であってよく、特に限定するものではない。
【００５１】
第３の積層体３０において、基板３１に設けられた機能素子３２上には、平坦化膜（絶縁膜）３６を介して配線層３３が形成される。
基板３１は、例えばＳｉ基板やガラス基板、他にも金属基板等を用いることができる。また、平坦化膜３６には、例えば、ＳｉＯ２，ＮＳＧ，ＰＳＧ，ＴＥＯＳ等が用いられる。
第１の配線層３５ａ〜第４の配線層３５ｄの各配線層は、第１の実施の形態における配線層と同様に、例えば有機シリカガラス等の低誘電率材料や、ＳｉＯ２等からなる層間絶縁膜と、ＳｉＣＮやＳｉＮからなる層間絶縁膜等を含んで構成される。
【００５２】
第３の積層体３０におけるこれらの構成は、第１の積層体１０や第２の積層体２０の構成と同様であってよく、特に限定されない。ただし、本変形例では、第３の積層体３０の配線層３３上に絶縁膜１７、端子２１、パッシベーション膜１９が配設される。
【００５３】
なお、第１の積層体１０から第３の積層体３０の全ての積層体に、それぞれ機能素子が形成されている必要はなく、少なくとも一つの積層体に機能素子が形成されていればよい。
【００５４】
第１の積層体１０における配線層３側の主面は、第２の積層体２０における配線層１３側の主面に重ね合わされる。そして、この重ね合わされた界面において接合される。この接合は、樹脂等の接着層２２を介して行ってもよいし、プラズマ接合や金属接合、ガラスの陽極接合等のその他の方法により行ってもよい。
【００５５】
また、第２の積層体２０における基板１１側の主面は、第３の積層体３０における基板３１側の主面に重ね合わされる。そして、この重ね合わされた界面において接合される。
この接合も同様に、例えば樹脂等による接着層４２を介して行ってもよいし、プラズマ接合や金属接合、ガラスの陽極接合等、その他の方法により行ってもよい。
【００５６】
本変形例では、第２の積層体２０と基板３１と平坦化膜３６を貫通する基板貫通部材２６が、機能素子１２の周囲に設けられている。この基板貫通部材２６は、第１の積層体１０のシールリング８及び第３の積層体３０のシールリング３８に一体化して接続されている。すなわち、シールリング８と基板貫通部材２６とシールリング３８によって、貫通金属部材２９が構成されている。
【００５７】
本変形例に係る貫通金属部材２９は、第１の積層体１０と第２の積層体２０の界面、及び第２の積層体２０と第３の積層体３０の界面を貫通して設けられており、それぞれの界面を伝って浸入する水分や周辺雰囲気成分等を遮断することができる。
また、第１の積層体１０の主面に垂直な方向から見て、この貫通金属部材２９が機能素子２，１２，３２の周囲に設けられているので、機能素子２，１２，３２を水分や周囲の雰囲気成分等から保護することが可能である。
【００５８】
なお、４以上の積層体を接合することにより半導体装置を構成する場合にも、各積層体の界面を貫通する貫通金属部材を同様に設けることで、界面を伝う水分や周囲の雰囲気成分等を遮断できる。また、各積層体において、保護したい領域の周囲に上述の貫通金属部材を設けることにより、保護したい領域内に水分や周囲の雰囲気成分が浸入するのを防止できる。
また、基板１の主面に対して垂直な方向から見た貫通金属部材２９のパターンは、第１の実施の形態（図４参照）において示した各種のパターンを採用してよい。
【００５９】
また、製造方法においては、例えば、まず第１の積層体１０と第２の積層体２０とを接合する。そして、第２の積層体２０上に、基板３１と機能素子３２と平坦化膜３６までが形成され、配線層３３が形成されていない段階の第３の積層体３０を接合する。
その後、平坦化膜３６と基板３１と第２の積層体２０を貫通し、シールリング８に到達する基板貫通部材２６を形成する。基板貫通部材２６は、第１の実施の形態において示した方法と同様にして形成することができる。
【００６０】
そして、第３の積層体３０の平坦化膜３６上に、配線層３３、絶縁膜１７、パッシベーション膜１９を積層していくことにより、半導体装置３００を製造できる。なお、配線層３３においては、シールリング１８を基板貫通部材２６の直上に形成し、基板貫通部材２６とシールリング１８とを接続させる。その他の構成については、第１の実施の形態（図５，６参照）及び第１の変形例において示した方法と同様にして製造できる。
また、各積層体における配線同士を電気的に接触させるかどうかについても特に限定するものではなく、適宜必要に応じてビア等を形成し、導通した構成としてもよい。
【００６１】
４．第２の実施の形態（各積層体におけるシールリング同士を直接接合することにより貫通金属部材を構成する例）
４−１．半導体装置の構成
図９は、第２の実施の形態に係る半導体装置４００を示す概略断面図である。ここでは、基板貫通部材を用いずに、各積層体におけるシールリングの配線同士を直接接合することで、貫通金属部材を構成する例を挙げる。なお、第１の実施の形態（図１参照）に対応する箇所には同一符号を付し、重複した説明を避ける
【００６２】
本実施の形態に係る半導体装置４００は、基板１上に機能素子２と配線層３が形成された第１の積層体１０と、基板１１上に機能素子１２と配線層１３が形成された第２の積層体２０とを含んで構成される。
第１の積層体１０と第２の積層体２０の基本的な構成は、第１の実施の形態において示したものと同様であってよい。ただし、本実施形態では、第２の積層体２０のシールリング１８は、配線層１３における配線と、各配線を接続するコンタクト部によって構成されている。
【００６３】
また、第１の積層体１０の配線層３側の主面と、第２の積層体２０の配線層１３側の主面とが重ね合わされ、接合される。ただし、シールリング８において第１の積層体１０の表面に位置する配線と、シールリング１８において第２の積層体２０の表面に位置する配線は、金属接合される。
本実施の形態では、シールリング８とシールリング１８を金属接合して一体化することにより、第１の積層体１０と第２の積層体２０の界面を貫通する貫通金属部材２９が構成されている。この貫通金属部材２９を設けることで、第１の積層体１０と第２の積層体２０の界面を伝う水分や、周囲の雰囲気成分等を遮断することができる。
また、この貫通金属部材２９は、第１の積層体１０の主面に垂直な方向から見て、機能素子２，１２の周囲に設けられているので、機能素子２，１２を水分や周囲の雰囲気成分等から保護することができる。
【００６４】
なお、基板１の主面に対して垂直な方向から見た貫通金属部材２９のパターンは、第１の実施の形態（図４参照）において示した各種のパターンを採用してよい。
また、シールリング８以外の配線と、シールリング１８以外の配線同士も同時に金属接合し、第１の積層体１０及び第２の積層体２０に配設された回路同士を接続する構成としてもよい。
また、第１の積層体１０と第２の積層体２０の界面において、金属接合が行われない箇所には、予め例えばスクリーン印刷等により接着剤等を塗布しておいてもよい。ただし、シールリング８，１８や、その他の配線における金属接合によって十分な接合強度が得られる場合は、接着剤を塗布する必要はない。
【００６５】
４−２．半導体装置の製造方法
次に、本実施の形態の半導体装置４００の製造方法について、図１０〜図１１を用い以下に説明する。
まず、図１０Ａに示すように、基板１の主面上に機能素子２、配線層３、シールリング８が形成された第１の積層体と、基板１１の主面上に機能素子１２、配線層１３、シールリング１８が形成された第２の積層体２０を作製する。
第１の積層体１０及び第２の積層体２０の製造方法については、特に限定するものではなく、既知の種々の方法を用いてよい。
基板１上に設けられる絶縁膜７は、第１の積層体１０に予め設けてあってもよいし、第１の積層体１０と第２の積層体２０の接合後に設けてもよい。
【００６６】
ただし、例えば配線３Ａ，１３Ａのように、シールリング８，１８において第１の積層体１０及び第２の積層体２０の表面に位置する配線は、接合のためのパッドとして用いられる。したがって、これらの配線は、シールリング８，１８を構成するその他の配線よりも外径を大きく形成しておくことが好ましい。これにより、接合強度を高めることができ、また接合時における位置合わせ精度も緩和できる。
【００６７】
次に、図１０Ｂに示すように、第１の積層体１０の配線層３側の主面と、第２の積層体２０の配線層１３側の主面を重ね合わせ、接合する。
この時、シールリング８とシールリング１８を金属接合によって接合し、シールリング８とシールリング１８を一体化して接続する。これにより、第１の積層体１０と第２の積層体２０の界面を貫通する貫通金属部材が形成される。
【００６８】
また、金属接合を行わない箇所は、例えば樹脂等の接着剤や、プラズマ接合により接合を行う。接着剤を塗布する場合には、例えば金属接合を行う配線３Ａ，１３Ａ等のパッド部を、第１の積層体１０や第２の積層体２０の表面（層間絶縁膜４ｈ，１４ｆの表面）よりも突出させて形成することが好ましい。
これにより、接着剤を塗布するためのスペースを確保することができ、第１の積層体１０と第２の積層体２０を重ね合わせた時に、接着剤が金属接合面上にはみ出るのを防止できる。接着剤の塗布には例えばスクリーン印刷等を用いることができる。
また、接合後には、ＣＭＰ（Chemical Mechanical Polishing）法やＢＧＲ（back grinding）等により、基板１１を所定の厚さに研削する。
【００６９】
次に、図１１Ａに示すように、基板１１を貫通し、第１の積層体１０内の配線等に到達するビア４０ａ，４０ｂを形成する。このビア４０ａ，４０ｂは、第１の実施の形態（図６）において示した方法と同様にして形成できる。
その後、図１１Ｂに示すように、基板１１上に例えばＳｉＯ２やＳｉＮ，ＳｉＯＮ，ＴＥＯＳ等の絶縁膜１７を形成して基板１１の絶縁を確保した後、例えばＡｌ等により端子２１を形成する。
また、絶縁膜１７上には、端子２１の配置箇所を除いて、樹脂等によるパッシベーション膜１９が形成される。これにより、半導体装置４００が完成する。
【００７０】
なお、第１の積層体１０または第２の積層体２０の両方に機能素子が形成されている必要はなく、どちらか一方の積層体には配線のみが形成されていてもよい。
また、本実施の形態においても、３以上の積層体を積層する構成としてもよい。また、基板１の主面に対して垂直な方向から見た貫通金属部材２９のパターンは、第１の実施の形態（図４参照）において示した各種のパターンを採用してよい。
【００７１】
５．第３の実施の形態（シールリングとは別に貫通金属部材を設ける例）
本技術に係る貫通金属部材は、第１の積層体と第２の積層体の界面を貫通さえしていれば、界面を伝う水分や、周囲の雰囲気成分等を遮断する効果が得られる。したがって、必ずしも貫通金属部材をシールリングと一体化させて構成する必要はない。
【００７２】
図１２は、第３の実施の形態に係る半導体装置５００の構成を示す概略断面図である。第１の実施の形態（図１参照）に対応する箇所には同一符号を付し、重複した説明を避ける。
本実施形態の半導体装置５００は、基板１上に機能素子２、配線層３が形成された第１の積層体１０と、基板１１上に機能素子１２、配線層１３が形成された第２の積層体２０とを含んで構成される。
【００７３】
第１の積層体１０及び第２の積層体２０の基本的な構成は、第１の実施の形態（図１参照）において示したものと同様であってよい。
ただし、本実施形態では、第１の積層体１０の主面に垂直な方向から見て、シールリング８，１８よりも内側に、第１の積層体１０と第２の積層体２０の界面を貫通する貫通金属部材２９が設けられている。
【００７４】
この貫通金属部材２９は、第１の積層体１０の表面に位置する配線層５ｄに形成された配線（パッド）３Ｂと、第２の積層体２０の表面に位置する配線層１５ｃに形成された配線（パッド）１３Ｂが接合されることにより構成されている。
この配線３Ｂ，１３Ｂは、シールリング８，１８の配線と同じ材料によって構成してよく、例えば耐浸水性の高いＷ，Ａｌ，ＣｕやＴａ，Ｔｉ，ＴｉＮ等を用いることができる。
【００７５】
また、貫通金属部材２９は、第１の積層体１０の主面に垂直な方向から見て、機能素子２，１２の周囲に配置される。第１の積層体１０の主面に垂直な方向から見たときの貫通金属部材２９の配置パターンは、第１の実施の形態（図４参照）において示したものと同様であってよい。
なお、第１の積層体１０と第２の積層体２０は、接着層２２と、配線３Ｂ，１３Ｂの接合により接合されているが、接着層２２の代わりにプラズマ接合等を用いてもよい。
【００７６】
このように、本実施の形態においても、第１の積層体１０と第２の積層体２０の界面を貫通する貫通金属部材２９が設けられているので、界面を伝って浸入する水分や周囲の雰囲気成分等を遮断することができる。また、この貫通金属部材２９は、第１の積層体１０の主面に垂直な方向から見て、機能素子２，１２を囲むように周囲に配置されているので、機能素子２，１２を水分や周囲の雰囲気成分から保護することが可能である。
【００７７】
第１の積層体１０と第２の積層体２０は、接着層２２によって接合されている。したがって、シールリング８とシールリング１８の間には、この接着層２２のために、水分や周囲の雰囲気成分の侵入を防ぐ部材が存在しない。
しかし、本実施の形態では、貫通金属部材２９を配置することにより、半導体装置５００の側面から見て、隙間なく金属を配置される。このため、シールリング８，１８が一体化している第２の実施の形態（図９参照）と実質的にほぼ同等の効果が得られる。
なお、シールリング８,１８に対して近い距離に貫通金属部材２９を配置するほど、より高い効果を得ることが可能である。
【００７８】
この半導体装置５００は、第１の積層体１０及び第２の積層体２０にそれぞれ配線３Ｂ，１３Ｂを形成し、配線３Ｂと配線１３Ｂを接合すること以外は、第２の実施の形態（図１０〜図１１参照）と同様にして製造できる。
また、接着層２２を設ける場合には、配線層５ｄ，１５ｃの表面よりも突出させてそれぞれ配線３Ｂ，１３Ｂを形成し、接着層２２の配置スペースを確保することが好ましい。
また、配線３Ｂ，１３Ｂの構成材料は、水分や周囲の雰囲気成分に対して耐性の高いものであれば、上述の材料以外のものを用いてもよい。ただし、配線層５ｄにおけるその他の配線と同じ材料によって構成すると、配線３Ｂ，１３Ｂとその他の配線を同時に形成することができる。
【００７９】
なお、第１の積層体１０または第２の積層体２０の両方に機能素子が形成されている必要はなく、どちらか一方の積層体には配線のみが形成されていてもよい。
また、本実施の形態においても、３以上の積層体を積層する構成としてもよい。
【００８０】
６．第４の実施の形態（第１の積層体上に直接基板を形成する例）
これまでの実施の形態及び変形例においては、接合によって積層体同士を３次元的に配設するものであった。本技術では、第１の積層体上に直接第２の積層体を積層して形成する場合においても、第１の積層体と第２の積層体を貫通する金属部材を設けることが好ましい。
【００８１】
図１３は、本実施の形態による半導体装置６００の構成を示す概略断面図である。第１の実施の形態（図１参照）に対応する箇所には同一符号を付し、重複した説明を避ける。
本実施の形態による半導体装置６００は、基板１上に機能素子２、配線層３が形成された第１の積層体１０と、基板１１上に機能素子１２、配線層１３が形成された第２の積層体２０とを含んで構成される。
【００８２】
本実施の形態による半導体装置６００の基本的な構成は、第１の変形例（図７参照）において示したものと同様であってよい。ただし、本実施の形態の半導体装置６００は、第１の積層体１０上に、基板１１、機能素子１２、平坦化膜１６、配線層１３等を順次積層していくことにより形成される。例えば、基板１１は、スパッタ等の気相成膜によって第１の積層体１０上に直接形成される。
【００８３】
また、貫通金属部材２９は、第１の変形例と同様に、基板１１及び平坦化膜１６を貫通する基板貫通部材２６と配線層１３における配線によって構成されたシールリング１８と、シールリング８とによって構成されている。
【００８４】
このように、本実施の形態では、第１の積層体１０と第２の積層体２０との接合が行われていない。例えば半導体基板等においては基板上に酸化膜が形成されることがある。酸化膜は水分を浸透しやすいので、基板１１に酸化膜が形成されていると、この酸化膜を伝って水分が浸入する恐れがある。
このため、接合が行われなくても、本実施の形態のように、第１の積層体１０と第２の積層体２０の界面及び基板１１を貫通する貫通金属部材２９を設けることが好ましい。
【００８５】
本実施の形態による半導体装置６００の製造方法について以下に説明する。
まず、図１４Ａに示すように、第１の積層体１０を作製し、その配線層３上に基板１１を成膜する。Ｓｉ基板を形成する場合には、例えばスパッタ等によって形成し、ガラス基板の場合には、例えばＳＯＧ（Spin On Glass）を用いてもよい。
また、第１の積層体１０については、特に限定するものではなく、既知の種々の方法により製造してよい。
次いで、図１４Ｂに示すように、基板１１上に機能素子１２を形成し、基板１１上及び機能素子１２上に平坦化膜１６を形成する。
【００８６】
その後、図１５Ａに示すように、基板１１及び平坦化膜１６を貫通する基板貫通部材２６及びビア４３を形成する。これらは、第１の変形例（図６Ａ参照）において示したものと同様にして形成できる。なお、基板貫通部材２６は、シールリング８に接続される。
また、機能素子１２と配線層１３における配線とを接続するコンタクト部も同様にして形成される。
ビア４３と基板貫通部材２６の第１の積層体１０側の端部は、第１の積層体１０における同じ配線層に位置している。このため、ビア４３と基板貫通部材２６とを同時に形成することができる。
【００８７】
そして、平坦化膜１６上に各配線層を順次積層していくことにより、配線層１３を形成する。第２の積層体２０におけるシールリング１８は、基板貫通部材２６と、基板貫通部材２６に接続された配線層１３の配線によって構成される。また、このシールリング１８と、第１の積層体１０におけるシールリング８によって貫通金属部材２９が構成される。
【００８８】
その後、図１５Ｂに示すように、配線層１３上に絶縁膜１７、パッシベーション膜１９、端子２１を設けることにより、半導体装置６００が完成する。
なお、第１の積層体１０または第２の積層体２０の両方に機能素子が形成されている必要はなく、どちらか一方の積層体には配線のみが形成されていてもよい。
また、本実施の形態においても、３以上の積層体を積層する構成としてもよい。
また、基板１の主面に対して垂直な方向から見た貫通金属部材２９のパターンは、第１の実施の形態（図４参照）において示した各種のパターンを採用してよい。
【００８９】
７．第５の実施の形態（界面を貫通する空隙を設ける例）
また、第１の積層体１０と第２の積層体２０の界面を貫通する空隙をさらに設けることで、より確実に機能素子を保護することが可能である。
図１６は、本実施の形態による半導体装置７００の構成を示す概略断面図である。第１の実施の形態（図１参照）に対応する箇所には同一符号を付し、重複した説明を避ける。
本実施の形態による半導体装置７００の基本的な構成は、第１の実施の形態において示した半導体装置１００と同じである。ただし、第１の積層体１０と第２の積層体２０の界面を貫通、またはその一端が界面に一致する空隙４４を設けていること、及び、パッド５Ｂを設けていることが第１の実施の形態と異なる。
【００９０】
空隙４４は、第１の積層体１０の主面に垂直な方向から見て、機能素子２，１２の周囲に設けられている。ここでは、空隙４４は、第２の積層体２０の表面に開口する溝状に形成されており、例えばドライエッチングやウェットエッチング等によって形成できる。
また、第１の積層体１０の主面に垂直な方向から見たときの空隙４４の配置パターンは、第１の実施の形態（図４参照）において示した貫通金属部材のパターンと同様であってよい。
【００９１】
本実施の形態において、空隙４４は、配線層５ｄに設けられた配線５Ａ、パッド５Ｂに到達しており、空隙４４による溝の底面は配線５Ａ、パッド５Ｂの表面に一致している。このように、空隙４４の一端が第１の積層体１０と第２の積層体２０の界面に一致するようにしてもよいし、界面を貫通するようにしてもよい。
【００９２】
例えばダイシング時においてクラックが生じた場合、クラックが第１の積層体１０と第２の積層体２０の界面を伝播する恐れがある。しかし、本実施の形態では、界面を伝播したクラックが空隙４４に達すると、空隙４４によってクラックの応力が開放される。これにより、機能素子２，１２配置された領域にまでクラックが進展するのを防止することが可能である。
【００９３】
また、本実施の形態では、空隙４４の一端と、第１の積層体１０における配線５Ａ、パッド５Ｂの表面とが一致している。このような構成とすることにより、空隙４４を設ける際のエッチングストッパとして配線５Ａ及びパッド５Ｂを用いることができる。
また、基板貫通部材２６の端部と空隙４４の一端は、同じ配線層５ｄに位置している。このため、基板貫通部材２６を埋め込むための貫通孔と空隙４４を同時に形成できる。
【００９４】
ところで、パッド５Ｂは、シールリング８を構成する配線のうち、配線層５ｄにおける配線同士を接続することにより形成されている。これにより、パッド５Ｂは大きい表面積を確保することができる。このため、基板貫通部材２６を埋め込むための貫通孔や空隙４４をエッチングにより形成する際に必要とされる位置決め精度を緩和できる。
【００９５】
なお、第１の積層体１０または第２の積層体２０の両方に機能素子が形成されている必要はなく、どちらか一方の積層体には配線のみが形成されていてもよい。
また、本実施の形態においても、３以上の積層体を積層する構成としてもよい。
また、上述した各実施の形態や変形例の全てにおいて、本実施の形態のように、第１の積層体１０と第２の積層体２０の界面を貫通、またはその一端が界面に一致する空隙を設けることも可能である。
【００９６】
以上、半導体装置及びその製造方法の実施の形態について説明した。本技術は上記実施の形態にとらわれることなく、特許請求の範囲に記載した本技術の要旨を逸脱しない限りにおいて、考えられる種々の形態を含むものである。
【００９７】
また、本技術は、以下のような構成を取ることもできる。
（１）
基板上に配線層が形成された第１の積層体と、
前記第１の積層体の主面上にその主面を重ねて配設され、基板上に配線層が形成された第２の積層体と、
前記第１の積層体または前記第２の積層体の少なくとも一方の基板上に形成された機能素子と、
前記第１の積層体及び前記第２の積層体の前記主面に垂直な方向から見て、前記機能素子の周囲に配設され、前記第１の積層体と前記第２の積層体の界面を貫通する貫通金属部材と、
を含む
半導体装置。
（２）
前記貫通金属部材は、前記第２の積層体の基板を貫通する基板貫通部材を含んで構成される
（１）に記載の半導体装置。
（３）
前記貫通金属部材は、前記第１の積層体に設けられたシールリングを含んで構成される
（２）に記載の半導体装置。
（４）
前記第２の積層体の前記基板と、前記第１の積層体と前記第２の積層体の界面とを貫通するビアを備え、前記基板貫通部材の第１の積層体側の端部は、前記第１の積層体側の端部と同一層内に配設される（２）または（３）に記載の半導体装置。
（５）
前記第１の積層体または前記第２の積層体の主面上にその主面を重ねて配設され、基板上に配線層が形成された１以上の積層体を備え、前記貫通金属部材は、前記積層体同士の全ての界面を貫通する（１）〜（４）に記載の半導体装置。
（６）
前記貫通金属部材は、前記第１の積層体及び前記第２の積層体に設けられたシールリングによって構成される（１）に記載の半導体装置。
（７）
基板上に配線層が形成された第１の積層体と、基板上に配線層が形成された第２の積層体と、前記第１の積層体または前記第２の積層体の少なくとも一方に配置される機能素子と、を形成するステップと、
前記第１の積層体の主面と前記第２の積層体の主面とを接合するステップと、
前記第１の積層体の主面と前記第２の積層体の主面に垂直な方向から見て、前記機能素子の周囲に、前記第１または第２の積層体の基板を貫通し、少なくとも前記第１の積層体と前記第２の積層体の界面に到達する貫通孔を形成し、前記貫通孔内に金属を埋め込むステップと、
を含む
半導体装置の製造方法。
（８）
基板上に配線層及びシールリングが形成された第１の積層体と、基板上に配線層及びシールリングが形成された第２の積層体と、前記第１の積層体または前記第２の積層体の少なくとも一方に配置され、前記第１の積層体及び前記第２の積層体の主面に垂直な方向から見て、前記シールリングの内側に設けられる機能素子と、を形成するステップと、
前記第１の積層体及び前記第２の積層体の主面を重ね合わせ、重ね合わされた前記主面において、前記第１の積層体に配置されたシールリングと、前記第２の積層体に配置されたシールリングとを接合するステップと、
を含む
半導体装置の製造方法。
【符号の説明】
【００９８】
１，１１，３１・・・基板、２，１２，３２・・・機能素子、３，３ａ，３ｂ，３ｃ，５ａ，５ｂ，５ｃ，５ｄ，１３，１３ａ，１３ｂ，１３ｃ，１５ａ，１５ｂ，１５ｃ，３３，３５ａ，３５ｂ，３５ｃ，３５ｄ・・・配線層、３Ａ，３Ｂ，５Ａ，１３Ｂ・・・配線、４ａ，４ｂ，１４ａ，１４ｂ・・・層間絶縁膜、５Ｂ・・・パッド、６，１６，３６・・・平坦化膜、７，１７・・・絶縁膜、８，８ａ，１８，１８ａ，３８・・・シールリング、１０，１０ａ，２０，２０ａ，３０・・・積層体、１９・・・パッシベーション膜、２１・・・端子、２２，４２・・・接着層、２３，２３ａ・・・界面、２４，２４ａ，２４ｂ・・・切れ目、２５・・・ＴＥＧ、２６・・・基板貫通部材、２９，２９ａ，２９ｂ・・・貫通金属部材、４０・・・ビアホール、４０ａ，４３・・・ビア、４１・・・貫通孔、４４・・・空隙、１００，１１０，２００，３００，４００，５００，６００，７００・・・半導体装置
【図１】
2012204443.tif 000003
【図２】
2012204443.tif 000004
【図３】
2012204443.tif 000005
【図４】
2012204443.tif 000006
【図５】
2012204443.tif 000007
【図６】
2012204443.tif 000008
【図７】
2012204443.tif 000009
【図８】
2012204443.tif 000010
【図９】
2012204443.tif 000011
【図１０】
2012204443.tif 000012
【図１１】
2012204443.tif 000013
【図１２】
2012204443.tif 000014
【図１３】
2012204443.tif 000015
【図１４】
2012204443.tif 000016
【図１５】
2012204443.tif 000017
【図１６】
2012204443.tif 000018