(57)【要約】【課題】  ＣＳＰと呼ばれる半導体構成体を２つ積層した構造の半導体装置において、製造工程数を少なくする。【解決手段】  第１の半導体ウエハ２１ａ上に封止膜１２ａ等が形成されたもののうちの第１の半導体ウエハ２１ａの下面を、第２の半導体構成体２１ｂ下に封止膜１２ｂ等が形成されたもののうちの第２の半導体構成体２１ｂの上面に直接固着する。この後、ダイシングストリート２２に沿って切断すると、ＣＳＰと呼ばれる半導体構成体を２つ積層した構造の半導体装置が複数個得られる。これにより、ＣＳＰと呼ばれる２つの半導体構成体を個々に製造してから、この２つの半導体構成体を積層する場合と比較して、製造工程数を少なくすることができる。【選択図】図７
2012079867.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体基板、前記第１の半導体基板上に設けられた複数の外部接続用電極および該外部接続用電極の周囲に設けられた封止膜を有する第１の半導体構成体と、
第２の半導体基板、前記第２の半導体基板下に設けられた複数の外部接続用電極および該外部接続用電極の周囲に設けられた封止膜を有する第２の半導体構成体と、を備え、
前記第１の半導体構成体の前記第１の半導体基板の下面と前記第２の半導体構成体の前記第２の半導体基板の上面とが直接接合されていることを特徴とする半導体装置。
【請求項２】
前記第１の半導体構成体の平面サイズと前記第２の半導体構成体の平面サイズとは同じであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の半導体構成体の外部接続用電極上、又は、前記第２の半導体構成体の外部接続用電極下の少なくとも何れか一方に半田バンプが設けられていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１の半導体構成体および前記第２の半導体構成体の側面に設けられた絶縁層と、
前記第１の半導体構成体および前記絶縁層上に設けられた上層絶縁膜と、
前記上層絶縁膜上に前記第１の半導体構成体の外部接続用電極に接続されて設けられた上層配線と、
前記第２の半導体構成体および前記絶縁層下に設けられた下層絶縁膜と、
前記下層絶縁膜下に前記第２の半導体構成体の外部接続用電極に接続されて設けられた下層配線と、を備えていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記第２の半導体構成体は前記下層絶縁膜上に接着層を介して接着されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１の半導体構成体の前記第１の半導体基板および第２の半導体構成体の前記第２の半導体基板はシリコンを含むことを特徴とする請求項１乃至５の何れか一項に記載の半導体装置。
【請求項７】
第１の半導体基板上に複数の外部接続用電極と、該外部接続用電極の外周面および上面を覆う封止膜と、が設けられた第１の半導体構成体を準備し、且つ、第２の半導体基板下に複数の外部接続用電極と、該外部接続用電極の外周面および下面を覆う封止膜と、が設けられた第２の半導体構成体を準備し、
前記第１の半導体基板の下面側を研削して該第１の半導体基板の厚さを薄くし、且つ、前記第２の半導体基板の上面側を研削して該第２の半導体基板の厚さを薄くし、
前記第１の半導体基板の下面と前記第２の半導体基板の上面とを直接接合し、
前記第１の半導体基板上の前記封止膜の上面側を研削して前記外部接続用電極の上面を露出させ、且つ、前記第２の半導体基板下の前記封止膜の下面側を研削して前記外部接続用電極の上面を露出させることを特徴とする半導体装置の製造方法。
【請求項８】
前記封止膜を含む前記第１の半導体基板および前記封止膜を含む前記第２の半導体基板をダイシングストリートに沿って切断して複数個の半導体装置を得ることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１の半導体基板および第２の半導体基板はシリコンを含むことを特徴とする請求項７又は８に記載の半導体装置の製造方法。
【請求項１０】
前記第１の半導体基板の下面と前記第２の半導体基板の上面との直接接合は常温、無加圧で行うことを特徴とする請求項７乃至９のいずれか一項に記載の半導体装置の製造方法。
【請求項１１】
前記第１の半導体基板および第２の半導体基板の厚さを薄くする前に、前記第１の半導体基板上の前記封止膜の上面にサポート板を貼り付け、且つ、前記第２の半導体基板下の前記封止膜の下面にサポート板を貼り付け、この状態で前記第１、第２の半導体基板の厚さを薄くすることを特徴とする請求項７乃至１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
前記両サポート板は、前記第１の半導体基板の下面と前記第２の半導体基板の上面とを直接接合した後に、取り除くことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
ベース板上に下層絶縁膜を形成し、
前記下層絶縁膜上に前記第１の半導体構成体の前記第１の半導体基板の下面と、前記第２の半導体構成体の前記第２の半導体基板の上面とが直接接合されたものを複数個固着し、
前記第１の半導体構成体および前記第２の半導体構成体の周囲における前記下層絶縁膜上に絶縁層を形成し、且つ、前記第１の半導体構成体および前記絶縁層上に上層絶縁膜を形成し、
前記ベース板を除去し、
前記上層絶縁膜上に上層配線を前記第１の半導体構成体の外部接続用電極に接続させて形成し、且つ、前記下層絶縁膜下に下層配線を前記第２の半導体構成体の外部接続用電極に接続させて形成し、
直接接合されて積層された前記第１、第２の半導体構成体間における前記上層絶縁膜、前記接着層および前記下層絶縁膜を切断して半導体装置を複数個得ることを特徴とする請求項７乃至１２のいずれか一項に記載の半導体装置の製造方法。
【請求項１４】
直接接合されて積層された前記第１の半導体構成体および第２の半導体構成体の前記下層絶縁膜への固着は接着層を介して行うことを特徴とする請求項１３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置には、２つの半導体チップを積層したものがある（例えば、特許文献１参照）。この場合、上側の半導体チップとして少なくともその下面にバンプが設けられたものを準備し、下側の半導体チップとして少なくともその上面にパッドが設けられたものを準備する。そして、上側の半導体チップのバンプを下側の半導体チップのパッドに接合することにより、２つの半導体チップを積層している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２６１２６４号公報（図１ａおよび図１ｂ）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の半導体装置では、２つの半導体チップを準備してから、すなわち２つの半導体チップを個々に製造してから、２つの半導体チップを積層しているので、２つの半導体チップを個々に製造しなければならず、製造工程数が多くなってしまうという問題がある。
【０００５】
そこで、この発明は、製造工程数を少なくすることができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、第１の半導体基板、前記第１の半導体基板上に設けられた複数の外部接続用電極および該外部接続用電極の周囲に設けられた封止膜を有する第１の半導体構成体と、第２の半導体基板、前記第２の半導体基板下に設けられた複数の外部接続用電極および該外部接続用電極の周囲に設けられた封止膜を有する第２の半導体構成体と、を備え、前記第１の半導体構成体の前記第１の半導体基板の下面と前記第２の半導体構成体の前記第２の半導体基板の上面とが直接接合されていることを特徴とする半導体装置である。
請求項２に記載の発明は、前記第１の半導体構成体の平面サイズと前記第２の半導体構成体の平面サイズとは同じであることを特徴とする請求項１に記載の半導体装置である。
請求項３に記載の発明は、前記第１の半導体構成体の外部接続用電極上、又は、前記第２の半導体構成体の外部接続用電極下の少なくとも何れか一方に半田バンプが設けられていることを特徴とする請求項１又は２に記載の半導体装置である。
請求項４に記載の発明は、前記第１の半導体構成体および前記第２の半導体構成体の側面に設けられた絶縁層と、前記第１の半導体構成体および前記絶縁層上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記第１の半導体構成体の外部接続用電極に接続されて設けられた上層配線と、前記第２の半導体構成体および前記絶縁層下に設けられた下層絶縁膜と、前記下層絶縁膜下に前記第２の半導体構成体の外部接続用電極に接続されて設けられた下層配線と、を備えていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置である。
請求項５に記載の発明は、前記第２の半導体構成体は前記下層絶縁膜上に接着層を介して接着されていることを特徴とする請求項４に記載の半導体装置である。
請求項６に記載の発明は、前記第１の半導体構成体の前記第１の半導体基板および第２の半導体構成体の前記第２の半導体基板はシリコンを含むことを特徴とする請求項１乃至５の何れか一項に記載の半導体装置である。
請求項７に記載の発明は、第１の半導体基板上に複数の外部接続用電極と、該外部接続用電極の外周面および上面を覆う封止膜と、が設けられた第１の半導体構成体を準備し、且つ、第２の半導体基板下に複数の外部接続用電極と、該外部接続用電極の外周面および下面を覆う封止膜と、が設けられた第２の半導体構成体を準備し、前記第１の半導体基板の下面側を研削して該第１の半導体基板の厚さを薄くし、且つ、前記第２の半導体基板の上面側を研削して該第２の半導体基板の厚さを薄くし、前記第１の半導体基板の下面と前記第２の半導体基板の上面とを直接接合し、前記第１の半導体基板上の前記封止膜の上面側を研削して前記外部接続用電極の上面を露出させ、且つ、前記第２の半導体基板下の前記封止膜の下面側を研削して前記外部接続用電極の上面を露出させることを特徴とする半導体装置の製造方法である。
請求項８に記載の発明は、前記封止膜を含む前記第１の半導体基板および前記封止膜を含む前記第２の半導体基板をダイシングストリートに沿って切断して複数個の半導体装置を得ることを特徴とする請求項７に記載の半導体装置の製造方法である。
請求項９に記載の発明は、前記第１の半導体基板および第２の半導体基板はシリコンを含むことを特徴とする請求項７又は８に記載の半導体装置の製造方法である。
請求項１０に記載の発明は、前記第１の半導体基板の下面と前記第２の半導体基板の上面との直接接合は常温、無加圧で行うことを特徴とする請求項７乃至９のいずれか一項に記載の半導体装置の製造方法である。
請求項１１に記載の発明は、前記第１の半導体基板および第２の半導体基板の厚さを薄くする前に、前記第１の半導体基板上の前記封止膜の上面にサポート板を貼り付け、且つ、前記第２の半導体基板下の前記封止膜の下面にサポート板を貼り付け、この状態で前記第１、第２の半導体基板の厚さを薄くすることを特徴とする請求項７乃至１０のいずれか一項に記載の半導体装置の製造方法である。
請求項１２に記載の発明は、前記両サポート板は、前記第１の半導体基板の下面と前記第２の半導体基板の上面とを直接接合した後に、取り除くことを特徴とする請求項１１に記載の半導体装置の製造方法である。
請求項１３に記載の発明は、ベース板上に下層絶縁膜を形成し、前記下層絶縁膜上に前記第１の半導体構成体の前記第１の半導体基板の下面と、前記第２の半導体構成体の前記第２の半導体基板の上面とが直接接合されたものを複数個固着し、前記第１の半導体構成体および前記第２の半導体構成体の周囲における前記下層絶縁膜上に絶縁層を形成し、且つ、前記第１の半導体構成体および前記絶縁層上に上層絶縁膜を形成し、前記ベース板を除去し、前記上層絶縁膜上に上層配線を前記第１の半導体構成体の外部接続用電極に接続させて形成し、且つ、前記下層絶縁膜下に下層配線を前記第２の半導体構成体の外部接続用電極に接続させて形成し、直接接合されて積層された前記第１、第２の半導体構成体間における前記上層絶縁膜、前記接着層および前記下層絶縁膜を切断して半導体装置を複数個得ることを特徴とする請求項７乃至１２のいずれか一項に記載の半導体装置の製造方法である。
請求項１４に記載の発明は、直接接合されて積層された前記第１の半導体構成体および第２の半導体構成体の前記下層絶縁膜への固着は接着層を介して行うことを特徴とする請求項１３に記載の半導体装置の製造方法である。
【発明の効果】
【０００７】
この発明によれば、第１の半導体基板上に封止膜等が形成された第１の半導体構成体の第１の半導体基板の下面と、第２の半導体基板下に封止膜等が形成された第２の半導体構成体の第２の半導体基板の上面とを直接接合し、第１の半導体基板の封止膜の上面側を研削し、且つ、第２の半導体基板の封止膜の下面側を研削しているので、２つの半導体構成体を個々に製造してから、この２つの半導体構成体を積層する場合と比較して、製造工程数を少なくすることができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の第１実施形態としての半導体装置の平面図。
【図２】図１のII−II線にほぼ沿う部分の断面図。
【図３】図１および図２に示す半導体装置の製造方法の一例において、当初準備したものの断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】この発明の第２実施形態としての半導体装置の断面図。
【図９】図８に示す半導体装置の実装構造の一例の断面図。
【図１０】この発明の第３実施形態としての半導体装置の断面図。
【図１１】図１０に示す半導体装置の実装構造の一例の断面図。
【図１２】この発明の第４実施形態としての半導体装置の平面図。
【図１３】図１２のXIII−XIII線にほぼ沿う部分の断面図。
【図１４】図１２および図１３に示す半導体装置の製造方法の一例において、当初の工程の断面図。
【図１５】図１４に続く工程の断面図。
【図１６】図１５に続く工程の断面図。
【図１７】図１６に続く工程の断面図。
【図１８】図１７に続く工程の断面図。
【図１９】図１８に続く工程の断面図。
【図２０】図１９に続く工程の断面図。
【図２１】図２０に続く工程の断面図。
【図２２】図２１に続く工程の断面図。
【図２３】この発明の第５実施形態としての半導体装置の断面図。
【図２４】図２３に示す半導体装置の製造方法の一例において、当初の工程の断面図。
【図２５】図２４に続く工程の断面図。
【図２６】図２５に続く工程の断面図。
【図２７】図２６に続く工程の断面図。
【図２８】図２７に続く工程の断面図。
【図２９】図２８に続く工程の断面図。
【図３０】図２９に続く工程の断面図。
【図３１】図３０に続く工程の断面図。
【図３２】図３１に続く工程の断面図。
【発明を実施するための形態】
【０００９】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の平面図を示し、図２は図１のII−II線にほぼ沿う部分の断面図を示す。この半導体装置は、第１の半導体構成体１ａおよび該第１の半導体構成体１ａの下面に設けられた第２の半導体構成体１ｂを備えている。この場合、第１の半導体構成体１ａの平面サイズと第２の半導体構成体１ｂの平面サイズとは同じとなっている。
【００１０】
第１の半導体構成体１ａは、一般的にはＣＳＰ(Chip Size Package)と呼ばれるものであり、シリコン基板（半導体基板）２ａを備えている。シリコン基板２ａの上面には、半導体メモリ、イメージセンサ、デジタルシグナルプロセッサ等の半導体集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子が形成されている集積回路形成領域１４ａを備える。シリコン基板２ａの上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる複数の接続パッド３ａが設けられている。
【００１１】
シリコン基板２ａの周辺部および接続パッド３ａの中央部を除くシリコン基板２ａの上面には酸化シリコン、窒化シリコン等からなるパッシベーション膜（絶縁膜）４ａが設けられ、接続パッド３ａの中央部はパッシベーション膜４ａに設けられた開口部５ａを介して露出されている。パッシベーション膜４ａの上面にはポリイミド系樹脂等からなる保護膜（絶縁膜）６ａが設けられている。パッシベーション膜４ａの開口部５ａに対応する部分における保護膜６ａには開口部７ａが設けられている。
【００１２】
保護膜６ａの上面には複数の配線８ａが設けられている。配線８ａは、保護膜６ａの上面に設けられた銅等からなる下地金属層９ａと、下地金属層９ａの上面に設けられた銅からなる上部金属層１０ａとの２層構造となっている。配線８ａの一端部は、パッシベーション膜４ａおよび保護膜６ａの開口部５ａ、７ａを介して接続パッド３ａに接続されている。配線８ａのランド上面には銅からなる柱状の外部接続用電極１１ａが設けられている。
【００１３】
シリコン基板２ａの周辺部上面および配線８ａを含む保護膜６ａの上面において外部接続用電極１１ａの周囲にはシリカフィラーを含むエポキシ系樹脂等からなる封止膜１２ａが設けられている。ここで、外部接続用電極１１ａは、その上面が封止膜１２ａの上面と面一乃至封止膜１２ａの上面よりも数μｍ凹むように設けられている。
【００１４】
第２の半導体構成体１ｂも、一般的にはＣＳＰと呼ばれるものであり、シリコン基板（半導体基板）２ｂを備えている。シリコン基板２ｂの下面には、半導体メモリ、イメージセンサ、デジタルシグナルプロセッサ等の半導体集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子が形成されている集積回路形成領域１４ｂを備える。シリコン基板２ｂの下面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる複数の接続パッド３ｂが設けられている。
【００１５】
シリコン基板２ｂの周辺部および接続パッド３ｂの中央部を除くシリコン基板２ｂの下面には酸化シリコン、窒化シリコン等からなるパッシベーション膜（絶縁膜）４ｂが設けられ、接続パッド３ｂの中央部はパッシベーション膜４ｂに設けられた開口部５ｂを介して露出されている。パッシベーション膜４ｂの下面にはポリイミド系樹脂等からなる保護膜（絶縁膜）６ｂが設けられている。パッシベーション膜４ｂの開口部５ｂに対応する部分における保護膜６ｂには開口部７ｂが設けられている。
【００１６】
保護膜６ｂの下面には複数の配線８ｂが設けられている。配線８ｂは、保護膜６ｂの下面に設けられた銅等からなる下地金属層９ｂと、下地金属層９ｂの下面に設けられた銅からなる上部金属層１０ｂとの２層構造となっている。配線８ｂの一端部は、パッシベーション膜４ｂおよび保護膜６ｂの開口部５ｂ、７ｂを介して接続パッド３ｂに接続されている。配線８ｂのランド下面には銅からなる柱状の外部接続用電極１１ｂが設けられている。
【００１７】
シリコン基板２ｂの周辺部下面および配線８ｂを含む保護膜６ｂの下面において外部接続用電極１１ｂの周囲にはシリカフィラーを含むエポキシ系樹脂等からなる封止膜１２ｂが設けられている。ここで、外部接続用電極１１ｂは、その下面が封止膜１２ｂの下面と面一乃至封止膜１２ｂの下面よりも数μｍ凹むように設けられている。
【００１８】
そして、この半導体装置では、第１の半導体構成体１ａのシリコン基板２ａの下面と第２の半導体構成体１ｂのシリコン基板２ｂの上面とが直接固着されていることにより、２つの第１、第２の半導体構成体１ａ、１ｂが積層されている。
【００１９】
次に、この半導体装置の製造方法の一例について説明する。まず、図３に示すように、ウエハ状態の第１（第２）のシリコン基板（以下、第１（第２）の半導体ウエハ２１ａ（２１ｂ）という）上に集積回路形成領域１４ａ（１４ｂ）、接続パッド３ａ（３ｂ）、パッシベーション膜４ａ（４ｂ）、保護膜６ａ（６ｂ）、下地金属層と上部金属層とからなる２層構造の配線８ａ（８ｂ）、外部接続用電極１１ａ（１１ｂ）および封止膜１２ａ（１２ｂ）が形成されたものを準備する。
【００２０】
この場合、第１（第２）の半導体ウエハ２１ａ（２１ｂ）の厚さは、図２に示すシリコン基板１ａ（１ｂ）の厚さよりも厚くなっている。外部接続用電極１１ａ（１１ｂ）の高さは、図２に示す外部接続用電極１１ａ（１１ｂ）の高さよりも高くなっている。封止膜１２ａ（１２ｂ）は外部接続用電極１１ａ（１１ｂ）の外周面および上面を覆うように形成されている。なお、図３において、符号２２で示す領域はダイシングストリートである。そして、ダイシングストリート２２およびその両側におけるパッシベーション膜４ａ（４ｂ）および保護膜６ａ（６ｂ）は除去され、この除去された部分には封止膜１２ａ（１２ｂ）が形成されている。
【００２１】
次に、図４に示すように、第１（第２）の半導体ウエハ２１ａ（２１ｂ）の下面側を適宜に研削し、第１（第２）の半導体ウエハ２１ａ（２１ｂ）の厚さを薄くする。この状態では、第１（第２）の半導体ウエハ２１ａ（２１ｂ）の厚さを薄くしても、特に、外部接続用電極１１ａ（１１ｂ）の上面を覆うように形成された比較的厚い封止膜１２ａ（１２ｂ）の存在により、第１（第２）の半導体ウエハ２１ａ（２１ｂ）が割れにくいようにすることができる。なお、上述した通り、シリコン基板２ａの上面およびシリコン基板２ｂの下面には、集積回路形成領域１４ａ、１４ｂが設けられているため、研削により第１（第２）の半導体ウエハ２１ａ（２１ｂ）の厚さを薄くする際、この集積回路形成領域１４ａ（１４ｂ）を研削しない範囲で行う。
【００２２】
次に、図５に示すように、第１の半導体ウエハ２１ａの下面（封止膜１２ａが形成された面とは反対側の面）を、図４に示すようなものの上下を反転してなる第２の半導体ウエハ２１ｂの上面（封止膜１２ｂが形成された面とは反対側の面）に後述する常温接合法と呼ばれる接合方法により直接固着する。この状態では、第１、第２の半導体ウエハ２１ａ、２１ｂの反ろうとする方向が互いに逆方向となるので、第１、第２の半導体ウエハ２１ａ、２１ｂの反りを相殺することができる。
【００２３】
ここで、常温接合法の２つの例について説明する。第１の常温接合法では、まず、第１の半導体ウエハ２１ａの下面および第２の半導体ウエハ２１ｂの上面を硫酸過酸化水素混合液等の酸化性薬品を用いて親水化処理し、第１の半導体ウエハ２１ａの下面および第２の半導体ウエハ２１ｂの上面に多数の水酸基を導入させる。次に、水洗し、乾燥する。
【００２４】
次に、常温の大気中において、第１の半導体ウエハ２１ａの下面の一部を第２の半導体ウエハ２１ｂの上面に押し付けて密着させると、水酸基間の水素結合による接合部が第１、第２の半導体ウエハ２１ａ、２１ｂの全体に自発的に拡大し、ほとんど無加圧で第１の半導体ウエハ２１ａの下面が第２の半導体ウエハ２１ｂの上面に直接接合される。次に、熱処理を行うと、水酸基間の水素結合がシリコン―酸素またはシリコン―シリコンの結合に変化し、接合強度を向上させる。
【００２５】
次に、第２の常温接合法について説明する。まず、室温の減圧下（真空チャンバー内）において、第１の半導体ウエハ２１ａの下面および第２の半導体ウエハ２１ｂの上面を、不活性ガスのイオンビーム等を照射することにより、スパッタエッチングする。すると、第１の半導体ウエハ２１ａの下面および第２の半導体ウエハ２１ｂの上面に存在する吸着ガスや自然酸化膜等が除去される。
【００２６】
次に、そのまま室温の減圧下（真空チャンバー内）において、第２の半導体ウエハ２１ｂの上面に第１の半導体ウエハ２１ａの下面を重ね合わせると、常温、無加圧で、第２の半導体ウエハ２１ｂの上面に第１の半導体ウエハ２１ａの下面が表面間引力により直接強固に固着される。常温接合法の説明はここで終了する。
【００２７】
次に、上側の封止膜１２ａの上面側および上側の外部接続用電極１１ａの上部を適宜に研削して除去し、且つ、下側の封止膜１２ｂの下面側および下側の外部接続用電極１１ｂの下部を適宜に研削して除去することにより、図６に示すように、上側の外部接続用電極１１ａの上面を露出させるとともに、上側の外部接続用電極１１ａの上面を上側の封止膜１２ａの上面とほぼ面一とし、且つ、下側の外部接続用電極１１ｂの下面を露出させるとともに、下側の外部接続用電極１１ｂの下面を下側の封止膜１２ｂの下面とほぼ面一とする。
【００２８】
次に、図７に示すように、上側の封止膜１２ａ、第１の半導体ウエハ２１ａ、第２の半導体ウエハ２１ｂおよび下側の封止膜１２ｂをダイシングストリート２２に沿って切断すると、図２に示すように、第１、第２の半導体構成体１ａ、１ｂを積層した構造の半導体装置が複数個得られる。
【００２９】
以上のように、この半導体装置の製造方法では、第１の半導体ウエハ２１ａと第２の半導体ウエハ２１ｂとを接合し、ダイシングストリート２２に沿って切断することにより、第１、第２の半導体構成体１ａ、１ｂを積層した構造の半導体装置を複数個得ているので、半導体ウエハ接合工程が１回であり、ダイシングストリート２２に沿う切断工程も１回であり、第１、第２の半導体構成体１ａ、１ｂを個々に製造してから、第１、第２の半導体構成体１ａ、１ｂを積層する場合と比較して、製造工程数を少なくすることができる。
【００３０】
また、このようにして得られた半導体装置では、第１の半導体構成体１ａのシリコン基板２ａと第２の半導体構成体１ｂのシリコン基板２ｂとを直接接合しているので、第１の半導体構成体１ａのシリコン基板２ａと第２の半導体構成体１ｂのシリコン基板２ｂとを接着剤を介して接合する場合と比較して、薄型化することができる。
【００３１】
なお、図３に示すものを準備した後に、封止膜１２ａ（１２ｂ）の上面にサポート板（図示せず）を貼り付け、この状態で第１（第２）の半導体ウエハ２１ａ（２１ｂ）の下面側を適宜に研削するようにしてもよい。このようにした場合には、サポート板の存在により、第１（第２）の半導体ウエハ２１ａ（２１ｂ）の厚さをより一層薄くすることができる。サポート板は、第２の半導体ウエハ２１ｂの上面に第１の半導体ウエハ２１ａの下面を直接固着した後に、取り除くようにすると、直接固着する前の第１、第２の半導体ウエハ２１ａ、２１ｂが反りにくいようにすることができ、望ましい。
【００３２】
（第２実施形態）
図８はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図２に示す半導体装置と異なる点は、第２の半導体構成体１ｂの外部接続用電極１１ｂの下面に半田バンプ１３ｂを設けた点である。この半導体装置の製造方法の一例では、図６に示す工程後に、第２の半導体構成体１ｂの外部接続用電極１１ｂの下面に半田バンプ１３ｂを形成する。
【００３３】
次に、この半導体装置の実装構造の一例について、図９に示す断面図を参照して説明する。回路基板３１の上面の半導体装置搭載領域には複数の第２の接続パッド３２ｂが設けられ、その周囲には複数の第１のランド３２ａが設けられている。第１、第２のランド３２ａ、３２ｂの中央部を除く回路基板３１の上面にはソルダーレジスト等からなるオーバーコート膜３３が設けられ、第１、第２のランド３２ａ、３２ｂの中央部はオーバーコート膜３３に設けられた開口部３４ａ、３４ｂを介して露出されている。
【００３４】
第１、第２の半導体構成体１ａ、１ｂつまり図８に示す半導体装置は、第２の半導体構成体１ｂの半田バンプ１３ｂが回路基板３１上の第２のランド３２ｂに接合されていることにより、回路基板３１上に設けられたオーバーコート膜３３の上面の半導体装置搭載領域に搭載されている。第１の半導体構成体１ａの外部接続用電極１１ａと回路基板３１上の第１のランド３２ａとは金からなるボンディングワイヤ３５を介して接続されている。
【００３５】
第２の半導体構成体１ｂとオーバーコート膜３３との間およびその周囲にはエポキシ系樹脂等からなるアンダーフィル材３６が設けられている。ボンディングワイヤ３５および第１、第２の半導体構成体１ａ、１ｂを含むオーバーコート膜３３の上面にはエポキシ系樹脂等からなる封止膜３７が設けられている。なお、アンダーフィル材３６および封止膜３７は省略してもよい。
【００３６】
（第３実施形態）
図１０はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図８に示す半導体装置と異なる点は、第１の半導体構成体１ａの外部接続用電極１１ａの上面に半田バンプ１３ａを設けた点である。この半導体装置の製造方法の一例では、図６に示す工程後に、第１の半導体構成体１ａの外部接続用電極１１ａの上面に半田バンプ１３ａを形成し、且つ、第２の半導体構成体１ｂの外部接続用電極１１ｂの下面に半田バンプ１３ｂを形成する。
【００３７】
次に、この半導体装置の実装構造の一例について、図１１に示す断面図を参照して説明する。回路基板３１の上面の半導体装置搭載領域には複数の第２のランド３２ｂが設けられ、その周囲の所定の箇所には複数の第１のランド３２ａが設けられている。第１、第２のランド３２ａ、３２ｂの中央部を除く回路基板３１の上面にはソルダーレジスト等からなるオーバーコート膜３３が設けられ、第１、第２のランド３２ａ、３２ｂの中央部はオーバーコート膜３３に設けられた開口部３４ａ、３４ｂを介して露出されている。
【００３８】
第１、第２の半導体構成体１ａ、１ｂつまり図１０に示す半導体装置は、第２の半導体構成体１ｂの半田バンプ１３ｂが回路基板３１上の第２のランド３２ｂに接合されていることにより、回路基板３１上に設けられたオーバーコート膜３３の上面の半導体装置搭載領域に搭載されている。
【００３９】
第１の半導体構成体１ａの上方にはガラス布基材エポキシ樹脂等からなるハード基板４１が配置されている。ハード基板４１の下面には複数のランド４２が設けられている。ランド４２の中央部を除くハード基板４１の下面にはソルダーレジスト等からなるオーバーコート膜４３が設けられ、ランド４２の中央部はオーバーコート膜４３に設けられた開口部４４を介して露出されている。ハード基板４１の下面の一端部には、ランド４２に接続された外部接続端子４５がオーバーコート膜４３で覆われずに露出されて設けられている。
【００４０】
ハード基板４１は、ランド４２が第１の半導体構成体１ａの半田バンプ１３ａに接合されていることにより、第１の半導体構成体１ａの上方に配置されている。ハード基板４１下の外部接続端子４５と回路基板３１上の第１のランド３２ａとは両面配線構造のフレキシブル配線板４６を介して接続されている。
【００４１】
（第４実施形態）
図１２はこの発明の第４実施形態としての半導体装置の平面図を示し、図１３は図１２のXIII−XIIIにほぼ沿う部分の断面図を示す。この半導体装置は、簡単に説明すると、図１および図２に示す半導体装置つまり第１、第２の半導体構成体１ａ、１ｂを積層した構造のものをその内部に埋め込んだものである。
【００４２】
詳細に説明すると、第２の半導体構成体１ｂの外部接続用電極１１ｂおよび封止膜１２ｂの下面にはエポキシ系樹脂等からなる接着層５１が設けられている。第１、第２の半導体構成体１ａ、１ｂおよび接着層５１の周囲には絶縁層５２が設けられている。絶縁層５２はエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなっている。
【００４３】
第１の半導体構成体１ａおよび絶縁層５２の上面には上層絶縁膜５３が設けられている。上層絶縁膜５３はエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなっている。第１の半導体構成体１ａの外部接続用電極１１ａの上面中央部に対応する部分における上層絶縁膜５３には開口部５４が設けられている。
【００４４】
上層絶縁膜５３の上面には上層配線５５が設けられている。上層配線５５は、上層絶縁膜５３の上面に設けられた銅からなる下地金属層５６と、下地金属層５６の上面に設けられた銅からなる上部金属層５７との２層構造となっている。上層配線５５の一端部は、上層絶縁膜５３の開口部５４を介して第１の半導体構成体１ａの外部接続用電極１１ａに接続されている。
【００４５】
上層配線５５を含む上層絶縁膜５３の上面にはソルダーレジスト等からなる上層オーバーコート膜５８が設けられている。上層配線５５のランドに対応する部分における上層オーバーコート膜５８には開口部５９が設けられている。上層配線５５のランドは、上層オーバーコート膜５８の開口部５９を介して露出されている。
【００４６】
接着層５１および絶縁層５２の下面には下層絶縁膜６１が設けられている。上層絶縁膜６１は、上層絶縁膜５３と同様に、エポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなっている。第２の半導体構成体１ｂの外部接続用電極１１ｂの下面中央部に対応する部分における下層絶縁膜６１および接着層５１には開口部６２が設けられている。
【００４７】
下層絶縁膜６１の下面には下層配線６３が設けられている。下層配線６３は、下層絶縁膜６１の下面に設けられた銅からなる下地金属層６４と、下地金属層６４の下面に設けられた銅からなる上部金属層６５との２層構造となっている。下層配線６３の一端部は、下層絶縁膜６１および接着層５１の開口部６２を介して第２の半導体構成体１ｂの外部接続用電極１１ｂに接続されている。
【００４８】
下層配線６３を含む下層絶縁膜６１の下面にはソルダーレジスト等からなる下層オーバーコート膜６６が設けられている。下層配線６３のランドに対応する部分における下層オーバーコート膜６６には開口部６７が設けられている。下層オーバーコート膜６６の開口部６７内およびその下方には半田バンプ６８が下層配線６３のランドに接続されて設けられている。
【００４９】
次に、この半導体装置の製造方法の一例について説明する。まず、図１４に示すように、銅箔からなるベース板７１の上面にエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる下層絶縁膜６１が形成されたものを準備する。この場合、この準備したものの平面サイズは、図１３に示す完成された半導体装置を複数個形成することが可能な平面サイズとなっている。下層絶縁膜６１中のエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。また、第１、第２の半導体構成体１ａ、１ｂを直接接合して積層したものを準備する。なお、図１４において、符号７２で示す領域は個片化するための切断ラインに対応する領域である。
【００５０】
次に、下層絶縁膜６１の上面の複数の半導体構成体搭載領域に、第２の半導体構成体１ｂの下面を接着層５１を介して接着することにより、第１、第２の半導体構成体１ａ、１ｂを直接接合して積層したものを複数個搭載する。この場合、下層絶縁膜６１の上面の半導体構成体搭載領域に、ＮＣＰ(Non-Conductive Paste)といわれる接着材を印刷法やディスペンサ等を用いて、またはＮＣＦ(Non-Conductive Film)といわれる接着シートを予め供給しておき、加熱圧着により、第２の半導体構成体１ｂの下面を接着層５１を介して下層絶縁膜６１の上面に固着する。
【００５１】
次に、図１５に示すように、第１、第２の半導体構成体１ａ、１ｂおよび接着層５１の周囲における下層絶縁膜６１の上面に格子状の絶縁層形成用シート５２ａをピン等で位置決めしながら配置する。絶縁層形成用シート５２ａは、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部７３を形成したものである。
【００５２】
絶縁層形成用シート５２ａの開口部７３の平面サイズは第１、第２の半導体構成体１ａ、１ｂの平面サイズよりもやや大きくなっている。このため、絶縁層形成用シート５２ａと第１、第２の半導体構成体１ａ、１ｂとの間には隙間７４が形成されている。絶縁層形成用シート５２ａの厚さは第１、第２の半導体構成体１ａ、１ｂおよび接着層５１の合計厚さよりもある程度厚くなっている。
【００５３】
次に、絶縁層形成用シート５２ａの上面に、ベース板７１および下層絶縁膜６１と同一の平面サイズの上層絶縁膜形成用シート５３ａを配置する。上層絶縁膜形成用シート５３ａは下層絶縁膜６１と同一の材料からなり、そのうちのエポキシ系樹脂等からなる熱硬化性樹脂は半硬化状態とされている。
【００５４】
次に、図示していないが、一対の加熱加圧板を用いて上下から絶縁層形成用シート５２ａおよび上層絶縁膜形成用シート５３ａを加熱加圧する。この加熱加圧により、絶縁層形成用シート５２ａおよび上層絶縁膜形成用シート５３ａ中の熱硬化性樹脂が流動して隙間７４に充填され、その後の冷却により固化して、図１６に示すように、第１、第２の半導体構成体１ａ、１ｂおよび接着層５１の周囲における下層絶縁膜６１の上面に絶縁層５２が形成され、且つ、第１の半導体構成体１ａおよび絶縁層５２の上面に上層絶縁膜５３が形成される。
【００５５】
次に、ベース板７１をエッチングにより除去すると、図１７に示すように、下層絶縁膜６１の下面が露出される。次に、図１８に示すように、第１の半導体構成体１ａの外部接続用電極１１ａの上面中央部に対応する部分における上層絶縁膜５３に、レーザビームの照射によるレーザ加工により、開口部５４を形成する。また、第２の半導体構成体１ｂの外部接続用電極１１ｂの下面中央部に対応する部分における下層絶縁膜６１および接着層５１に、レーザビームの照射によるレーザ加工により、開口部６２を形成する。
【００５６】
次に、図１９に示すように、上層絶縁膜５３の開口部５４を介して露出された第１の半導体構成体１ａの外部接続用電極１１ａの上面を含む上層絶縁膜５３の上面および下層絶縁膜６１および接着層５１の開口部６２を介して露出された第２の半導体構成体１ｂの外部接続用電極１１ｂの下面を含む下層絶縁膜６１の下面に、銅の無電解メッキにより、下地金属層５６、６４を形成する。
【００５７】
次に、下地金属層５６、６４をメッキ電流路とした銅の電解メッキを行なうことにより、上側の下地金属層５６の上面に上部金属層５７を形成し、且つ、下側の下地金属層６４の下面に上部金属層６５を形成する。次に、フォトリソグラフィ法により、上側の上部金属層５７および下地金属層５６並びに下側の上部金属層６５および下地金属層６４をパターニングすると、図２０に示すように、上層絶縁膜５３の下面に、下地金属層５６および上部金属層５７からなる２層構造の上層配線５５が形成され、且つ、下層絶縁膜６１の下面に、下地金属層６４および上部金属層６５からなる２層構造の下層配線６３が形成される。
【００５８】
次に、図２１に示すように、上層配線５５を含む上層絶縁膜５３の上面に、スクリーン印刷法、スピンコート法等により、ソルダーレジスト等からなる上層オーバーコート膜５８を形成する。また、下層配線６３を含む下層絶縁膜６１の下面に、スクリーン印刷法、スピンコート法等により、ソルダーレジスト等からなる下層オーバーコート膜６６を形成する。
【００５９】
次に、上層配線５５のランドに対応する部分における下層オーバーコート膜５８に、レーザビームの照射によるレーザ加工により、開口部５９を形成する。また、下層配線６３のランドに対応する部分における下層オーバーコート膜６６に、レーザビームの照射によるレーザ加工により、開口部６７を形成する。次に、下層オーバーコート膜６６の開口部６７内およびその下方に半田バンプ６８を下層配線６３のランドに接続させて形成する。
【００６０】
次に、図２２に示すように、直接接合されて積層された第１、第２の半導体構成体１ａ、１ｂ間において、上層オーバーコート膜５８、上層絶縁膜５３、絶縁層５２、下層絶縁膜６１および下層オーバーコート膜６６を切断ライン７２に沿って切断すると、図１３に示す半導体装置が複数個得られる。
【００６１】
（第５実施形態）
図２３はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図１３に示す半導体装置と大きく異なる点は、上層配線５５と一部の下層配線６３とを、上層絶縁膜５３、絶縁層５２および下層絶縁膜６１の所定の箇所に設けられた貫通孔８１の内壁面に設けられた上下導通部８２を介して接続した点である。
【００６２】
この場合、第１の半導体構成体１ａの上面には接着層５１が設けられている。接着層５１および絶縁層５２の上面には上層絶縁膜５３が設けられている。上層配線５５の一端部は、上層絶縁膜５３および接着層５１に設けられた開口部５４を介して第１の半導体構成体１ａの外部接続用電極１１ａに接続されている。上層配線５５は上層オーバーコート膜５８によって完全に覆われている。
【００６３】
第２の半導体構成体１ｂおよび絶縁層５２の下面には下層絶縁膜６１が設けられている。一部の下層配線６３の一端部は、下層絶縁膜６１に設けられた開口部６２を介して第２の半導体構成体１ｂの外部接続用電極１１ｂに接続されている。すべての下層配線６３のランド下面には半田バンプ６８が設けられている。
【００６４】
上下導通部８２は、上層絶縁膜５３、絶縁層５２および下層絶縁膜６１の所定の箇所に設けられた貫通孔８１の内壁面に設けられた銅等からなるシリコン基板８３と、下地金属層８３の内面に設けられた銅からなる上部金属層８４との２層構造となっている。上下導通部８２の内部には、上層オーバーコート膜５８および下層オーバーコート膜６６と同一の材料からなる充填材８５が充填されている。
【００６５】
次に、この半導体装置の製造方法の一例について説明する。まず、図２４に示すように、銅箔からなるベース板７１の上面にエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる上層絶縁膜５３が形成されたものを準備する。この場合も、この準備したものの平面サイズは、図２３に示す完成された半導体装置を複数個形成することが可能な平面サイズとなっている。上層絶縁膜５３中のエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。また、第１、第２の半導体構成体１ａ、１ｂを直接接合して積層したものを準備する。この場合、第１の半導体構成体１ａが下側で、第２の半導体構成体１ｂが上側となっている。
【００６６】
次に、上層絶縁膜５３の上面の複数の半導体構成体搭載領域に、第１の半導体構成体１ａの下面をＮＣＰやＮＣＦ等からなる接着層５１を介して接着することにより、第１、第２の半導体構成体１ａ、１ｂを直接接合して積層したものを複数個搭載する。
【００６７】
次に、図２５に示すように、第１、第２の半導体構成体１ａ、１ｂおよび接着層５１の周囲における上層絶縁膜５３の上面に格子状の絶縁層形成用シート５２ａをピン等で位置決めしながら配置する。絶縁層形成用シート５２ａは、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部７３を形成したものである。
【００６８】
絶縁層形成用シート５２ａの開口部７３の平面サイズは第１、第２の半導体構成体１ａ、１ｂの平面サイズよりもやや大きくなっている。このため、絶縁層形成用シート５２ａと第１、第２の半導体構成体１ａ、１ｂとの間には隙間７４が形成されている。絶縁層形成用シート５２ａの厚さは第１、第２の半導体構成体１ａ、１ｂおよび接着層５１の合計厚さよりもある程度厚くなっている。
【００６９】
次に、絶縁層形成用シート５２ａの上面に、ベース板７１および上層絶縁膜５３と同一の平面サイズの下層絶縁膜形成用シート６１ａを配置する。下層絶縁膜形成用シート６１ａは上層絶縁膜５３と同一の材料からなり、そのうちのエポキシ系樹脂等からなる熱硬化性樹脂は半硬化状態とされている。
【００７０】
次に、図示していないが、一対の加熱加圧板を用いて上下から絶縁層形成用シート５２ａおよび下層絶縁膜形成用シート６１ａを加熱加圧する。この加熱加圧により、絶縁層形成用シート５２ａおよび下層絶縁膜形成用シート６１ａ中の熱硬化性樹脂が流動して隙間７４に充填され、その後の冷却により固化して、図２６に示すように、第１、第２の半導体構成体１ａ、１ｂおよび接着層５１の周囲における上層絶縁膜５３の上面に絶縁層５２が形成され、且つ、第２の半導体構成体１ｂおよび絶縁層５２の上面に下層絶縁膜６１が形成される。
【００７１】
次に、ベース板７１をエッチングにより除去すると、図２７に示すように、上層絶縁膜５３の下面が露出される。次に、図２７に示すものの上下を反転し、図２８に示すように、上層絶縁膜５３が上側となり、下層絶縁膜６１が下側となるようにする。この状態では、第１の半導体構成体１ａは上側で、第２の半導体構成体１ｂは下側となっている。
【００７２】
次に、図２９に示すように、第１の半導体構成体１ａの外部接続用電極１１ａの上面中央部に対応する部分における上層絶縁膜５３および接着層５１に、レーザビームの照射によるレーザ加工により、開口部５４を形成する。また、第２の半導体構成体１ｂの外部接続用電極１１ｂの下面中央部に対応する部分における下層絶縁膜６１に、レーザビームの照射によるレーザ加工により、開口部６２を形成する。また、上層絶縁膜５３、絶縁層５２および下層絶縁膜６１の所定の箇所に、メカニカルドリルを用いて、貫通孔８１を形成する。
【００７３】
次に、図３０に示すように、上層絶縁膜５３および接着層５１の開口部５４を介して露出された第１の半導体構成体１ａの外部接続用電極１１ａの上面を含む上層絶縁膜５３の上面、下層絶縁膜６１の開口部６２を介して露出された第２の半導体構成体１ｂの外部接続用電極１１ｂの下面を含む下層絶縁膜６１の下面および貫通孔８１の内壁面に、銅の無電解メッキにより、下地金属層５６、６４、７３を形成する。
【００７４】
次に、下地金属層５６、６４、７３をメッキ電流路とした銅の電解メッキを行なうことにより、上側の下地金属層５６の上面に上部金属層５７を形成し、また下側の下地金属層６４の下面に上部金属層６５を形成し、さらに貫通孔８１内のシリコン基板８３の内面に上部金属層８４を形成する。
【００７５】
次に、フォトリソグラフィ法により、上側の上部金属層５７および下地金属層５６並びに下側の上部金属層６５および下地金属層６４をパターニングすると、図３１に示すように、上層絶縁膜５３の下面に、下地金属層５６および上部金属層５７からなる２層構造の上層配線５５が形成され、また下層絶縁膜６１の下面に、下地金属層６４および上部金属層６５からなる２層構造の下層配線６３が形成され、さらに貫通孔８１内にシリコン基板８３および上部金属層８４からなる２層構造の上下導通部８２が形成される。
【００７６】
次に、図３２に示すように、上層配線５５を含む上層絶縁膜５３の上面に、スクリーン印刷法、スピンコート法等により、ソルダーレジスト等からなる上層オーバーコート膜５８を形成する。また、下層配線６３を含む下層絶縁膜６１の下面に、スクリーン印刷法、スピンコート法等により、ソルダーレジスト等からなる下層オーバーコート膜６６を形成する。この状態では、上下導通部８２の内部にはソルダーレジスト等からなる充填材８５が充填されている。
【００７７】
次に、下層配線６３のランドに対応する部分における下層オーバーコート膜６６に、レーザビームの照射によるレーザ加工により、開口部６７を形成する。次に、下層オーバーコート膜６６の開口部６７内およびその下方に半田バンプ６８を下層配線６３のランドに接続させて形成する。
【００７８】
次に、直接接合されて積層された第１、第２の半導体構成体１ａ、１ｂ間において、上層オーバーコート膜５８、上層絶縁膜５３、絶縁層５２、下層絶縁膜６１および下層オーバーコート膜６６を切断ライン（図示せず）に沿って切断すると、図２３に示す半導体装置が複数個得られる。
【符号の説明】
【００７９】
１ａ  第１の半導体構成体
１ｂ  第２の半導体構成体
２ａ、２ｂ  シリコン基板（半導体基板）
３ａ、３ｂ  接続パッド
４ａ、４ｂ  パッシベーション膜（絶縁膜）
６ａ、６ｂ  保護膜（絶縁膜）
８ａ、８ｂ  配線
１１ａ、１１ｂ  外部接続用電極
１２ａ、１２ｂ  封止膜
１３ａ、１３ｂ  半田バンプ
１４ａ、１４ｂ  集積回路形成領域
２１ａ  第１の半導体ウエハ
２１ｂ  第２の半導体ウエハ
２２  ダイシングストリート
３１  回路基板
３２ａ  第１のランド
３２ｂ  第２のランド
３３  オーバーコート膜
３５  ボンディングワイヤ
３６  アンダーフィル材
３７  封止膜
４１  ハード基板
４２  ランド
４３  オーバーコート膜
４５  外部接続端子
４６  フレキシブル配線板
５１  接着層
５２  絶縁層
５３  上層絶縁膜
５５  上層配線
５８  上層オーバーコート膜
６１  下層絶縁膜
６３  下層配線
６６  下層オーバーコート膜
６８  半田バンプ
８１  貫通孔
８２  上下導通部
【図１】
2012079867.tif 000003
【図２】
2012079867.tif 000004
【図３】
2012079867.tif 000005
【図４】
2012079867.tif 000006
【図５】
2012079867.tif 000007
【図６】
2012079867.tif 000008
【図７】
2012079867.tif 000009
【図８】
2012079867.tif 000010
【図９】
2012079867.tif 000011
【図１０】
2012079867.tif 000012
【図１１】
2012079867.tif 000013
【図１２】
2012079867.tif 000014
【図１３】
2012079867.tif 000015
【図１４】
2012079867.tif 000016
【図１５】
2012079867.tif 000017
【図１６】
2012079867.tif 000018
【図１７】
2012079867.tif 000019
【図１８】
2012079867.tif 000020
【図１９】
2012079867.tif 000021
【図２０】
2012079867.tif 000022
【図２１】
2012079867.tif 000023
【図２２】
2012079867.tif 000024
【図２３】
2012079867.tif 000025
【図２４】
2012079867.tif 000026
【図２５】
2012079867.tif 000027
【図２６】
2012079867.tif 000028
【図２７】
2012079867.tif 000029
【図２８】
2012079867.tif 000030
【図２９】
2012079867.tif 000031
【図３０】
2012079867.tif 000032
【図３１】
2012079867.tif 000033
【図３２】
2012079867.tif 000034