(57)【要約】【課題】ダイシング面からチップ領域への水分の浸入を抑制しつつ、スクライブ領域とチップ領域とを配線により接続する。【解決手段】半導体装置は、チップ領域１６と、スクライブ領域１５と、２重に配置された第１シールリング１８及び第２シールリング１７と、チップ領域１６からスクライブ領域１５まで延伸する配線６０と、を有する。半導体装置は、２重に配置された第１シールリング１８及び第２シールリング１７のうちの一方のシールリングが配線６０を通すためにシールしていない層を、他方のシールリングでシールする構造となっている。【選択図】図３
2012204630.tif 000002
【特許請求の範囲】
【請求項１】
チップ領域と、
スクライブ領域と、
前記チップ領域と前記スクライブ領域との間に位置し、前記チップ領域の周囲を囲むシールリングと、
前記チップ領域から前記スクライブ領域まで延伸し、且つ、前記シールリングに対して電気的に絶縁されている配線と、
を有し、
前記シールリングは、
前記チップ領域を基準として内周側に配置された第１シールリングと、
前記チップ領域を基準として外周側に配置された第２シールリングと、
を含み、
前記シールリングが配置されている層のうち最も上の層である第１層から、前記シールリングが配置されている層のうち最も下の層である第２層までの、何れの層にも、前記第１シールリングと前記第２シールリングとのうちの少なくとも何れか一方の一部分が配置され、
前記配線は、
前記第１層から前記第２層までの層のうち、前記第１シールリングが配置されていない層である第３層を通して、前記チップ領域から、前記第１シールリングと前記第２シールリングとの間に位置する間隔領域へと引き回され、
前記第１層から前記第２層までのうち前記第２シールリングが配置されていない層、または前記第２層より下の層、または前記第１層より上の層の、いずれかである第４層を通して、前記間隔領域から前記スクライブ領域へと引き回され、
且つ、
前記間隔領域において、前記第３層から前記第４層へと引き回されていることを特徴とする半導体装置。
【請求項２】
前記第３層よりも前記第４層の方が下層であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記チップ領域には、半導体基板上に形成されたゲートを有するトランジスタを有し、
前記配線における前記スクライブ領域の部分は、前記ゲートと同一材料で形成されていることを特徴とする請求項１または２に記載された半導体装置。
【請求項４】
前記配線における前記スクライブ領域の部分は、ポリシリコン配線であることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
【請求項５】
前記配線において、前記間隔領域から前記スクライブ領域に引き回されている部分は、ポリシリコン配線であることを特徴とする請求項１乃至４の何れか一項に記載の半導体装置。
【請求項６】
前記第４層は、前記ゲートと同層であることを特徴とする請求項３に記載の半導体装置。
【請求項７】
前記配線において前記間隔領域に位置する部分の一部分が、拡散層により構成されていることを特徴とする請求項１乃至６の何れか一項に記載の半導体装置。
【請求項８】
前記配線において、前記間隔領域から前記スクライブ領域に引き回されている部分は、前記第２層より下の層である拡散層により構成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項９】
前記第３層は、最上層配線であることを特徴とする請求項１乃至８の何れか一項に記載の半導体装置。
【請求項１０】
前記第２シールリングの最上層の部分が、前記配線において前記チップ領域から前記間隔領域へと引き回されている部分の少なくとも一部分の上側を覆うように、前記チップ領域側へ延出していることを特徴とする請求項１乃至９の何れか一項に記載の半導体装置。
【請求項１１】
前記第２シールリングの最上層の部分は、最上層配線により構成され、
前記配線において前記チップ領域から前記間隔領域へと引き回されている部分は、前記最上層配線の１層下の金属導体により構成されていることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記シールリングが平面視において網目状の構造となっていることを特徴とする請求項１乃至１１の何れか一項に記載の半導体装置。
【請求項１３】
チップ領域と、
スクライブ領域と、
前記チップ領域と前記スクライブ領域との間に位置し、前記チップ領域の周囲を囲むシールリングと、
前記チップ領域から前記スクライブ領域まで延伸し、且つ、前記シールリングに対して電気的に絶縁されている配線と、
を有し、
前記シールリングは、
前記チップ領域を基準として内周側に配置された第１シールリングと、
前記チップ領域を基準として外周側に配置された第２シールリングと、
を含み、
前記シールリングが配置されている層のうち最も上の層である第１層から、前記シールリングが配置されている層のうち最も下の層である第２層までの、何れの層にも、前記第１シールリングと前記第２シールリングとのうちの少なくとも何れか一方の一部分が配置され、
前記第２層の１つ下の層が拡散層であり、
前記配線は、
前記拡散層を通して、前記チップ領域から、前記第１シールリングと前記第２シールリングとの間に位置する間隔領域へと引き回され、
前記第１層から前記第２層までのうち前記第２シールリングが配置されていない層である第４層を通して、前記間隔領域から前記スクライブ領域へと引き回され、
且つ、
前記間隔領域において、前記拡散層から前記第４層へと引き回されていることを特徴とする半導体装置。
【請求項１４】
半導体基板上に多層配線を形成する工程を有し、
前記多層配線を形成する工程では、
チップ領域とスクライブ領域との間に位置し、前記チップ領域の周囲を囲むシールリングと、
前記チップ領域から前記スクライブ領域まで延伸し、且つ、前記シールリングに対して電気的に絶縁されている配線と、
を形成し、
前記シールリングは、
前記チップ領域を基準として内周側に配置された第１シールリングと、
前記チップ領域を基準として外周側に配置された第２シールリングと、
を含み、
前記シールリングが配置されている層のうち最も上の層である第１層から、前記シールリングが配置されている層のうち最も下の層である第２層までの、何れの層にも、前記第１シールリングと前記第２シールリングとのうちの少なくとも何れか一方の一部分を配置し、
前記配線を、
前記第１層から前記第２層までのうち、前記第１シールリングが配置されていない層である第３層を通して、前記チップ領域から、前記第１シールリングと前記第２シールリングとの間に位置する間隔領域へと引き回し、
前記第１層から前記第２層までのうち前記第２シールリングが配置されていない層、または前記第２層より下の層、または前記第１層より上の層の、いずれかである第４層を通して、前記間隔領域から前記スクライブ領域へと引き回し、
且つ、
前記間隔領域において、前記第３層から前記第４層へと引き回すことを特徴とする半導体装置の製造方法。
【請求項１５】
半導体基板上に多層配線を形成する工程を有し、
前記多層配線を形成する工程では、
チップ領域とスクライブ領域との間に位置し、前記チップ領域の周囲を囲むシールリングと、
前記チップ領域から前記スクライブ領域まで延伸し、且つ、前記シールリングに対して電気的に絶縁されている配線と、
を形成し、
前記シールリングは、
前記チップ領域を基準として内周側に配置された第１シールリングと、
前記チップ領域を基準として外周側に配置された第２シールリングと、
を含み、
前記シールリングが配置されている層のうち最も上の層である第１層から、前記シールリングが配置されている層のうち最も下の層である第２層までの、何れの層にも、前記第１シールリングと前記第２シールリングとのうちの少なくとも何れか一方の一部分を配置し、
前記第２層の１つ下の層が拡散層であり、
前記配線を、
前記拡散層を通して、前記チップ領域から、前記第１シールリングと前記第２シールリングとの間に位置する間隔領域へと引き回し、
前記第１層から前記第２層までのうち前記第２シールリングが配置されていない層である第４層を通して、前記間隔領域から前記スクライブ領域へと引き回し、
且つ、
前記間隔領域において、前記拡散層から前記第４層へと引き回すことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の層間絶縁膜としては、低誘電材料膜（Ｌｏｗ−ｋ膜）が用いられる場合がある。このＬｏｗ−ｋ膜は一般的に耐湿性が弱い。このため、ダイシング面から浸入する水分によりＬｏｗ−ｋ膜の誘電率が増加し半導体装置の信頼性が低下する場合がある。このような問題の発生を抑制するために、半導体装置のチップ領域に設けられた回路素子とスクライブ領域との間にシールリングが配置される場合がある。
【０００３】
また、スクライブ領域にはパッド又は回路が配置され、且つ、このパッド又は回路とチップ領域の回路素子とが配線接続される場合がある。
【０００４】
特許文献１、２には、スクライブ領域に配置されたパッドと、チップ領域からパッドへ引き出された積層構造の配線であって、チップ領域内の回路とパッドとを接続する配線と、シールリングと、を備える半導体装置が記載されている。
【０００５】
なお、特許文献３には、複数のヒューズからなるヒューズ群をガードリングで囲むことが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１７４９８３号公報
【特許文献２】特開２００３−２０３９１３号公報
【特許文献３】特開２００７−１６５３８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１、２の構造では、シールリングが配置されていない層を通して配線が引き回されているため、ダイシング面からチップ領域への水分の浸入を十分に抑制することが困難だった。
【課題を解決するための手段】
【０００８】
本発明は、チップ領域と、
スクライブ領域と、
前記チップ領域と前記スクライブ領域との間に位置し、前記チップ領域の周囲を囲むシールリングと、
前記チップ領域から前記スクライブ領域まで延伸し、且つ、前記シールリングに対して電気的に絶縁されている配線と、
を有し、
前記シールリングは、
前記チップ領域を基準として内周側に配置された第１シールリングと、
前記チップ領域を基準として外周側に配置された第２シールリングと、
を含み、
前記シールリングが配置されている層のうち最も上の層である第１層から、前記シールリングが配置されている層のうち最も下の層である第２層までの、何れの層にも、前記第１シールリングと前記第２シールリングとのうちの少なくとも何れか一方の一部分が配置され、
前記配線は、
前記第１層から前記第２層までの層のうち、前記第１シールリングが配置されていない層である第３層を通して、前記チップ領域から、前記第１シールリングと前記第２シールリングとの間に位置する間隔領域へと引き回され、
前記第１層から前記第２層までのうち前記第２シールリングが配置されていない層、または前記第２層より下の層、または前記第１層より上の層の、いずれかである第４層を通して、前記間隔領域から前記スクライブ領域へと引き回され、
且つ、
前記間隔領域において、前記第３層から前記第４層へと引き回されていることを特徴とする半導体装置を提供する。
【０００９】
この半導体装置によれば、配線が引き回されている何れの層にも第１シールリングと第２シールリングとの少なくとも何れか一方の一部分が配置されている。よって、ダイシング面からチップ領域への水分の浸入を抑制しつつ、スクライブ領域とチップ領域とを配線により接続することができる。
【００１０】
また、本発明は、チップ領域と、
スクライブ領域と、
前記チップ領域と前記スクライブ領域との間に位置し、前記チップ領域の周囲を囲むシールリングと、
前記チップ領域から前記スクライブ領域まで延伸し、且つ、前記シールリングに対して電気的に絶縁されている配線と、
を有し、
前記シールリングは、
前記チップ領域を基準として内周側に配置された第１シールリングと、
前記チップ領域を基準として外周側に配置された第２シールリングと、
を含み、
前記シールリングが配置されている層のうち最も上の層である第１層から、前記シールリングが配置されている層のうち最も下の層である第２層までの、何れの層にも、前記第１シールリングと前記第２シールリングとのうちの少なくとも何れか一方の一部分が配置され、
前記第２層の１つ下の層が拡散層であり、
前記配線は、
前記拡散層を通して、前記チップ領域から、前記第１シールリングと前記第２シールリングとの間に位置する間隔領域へと引き回され、
前記第１層から前記第２層までのうち前記第２シールリングが配置されていない層である第４層を通して、前記間隔領域から前記スクライブ領域へと引き回され、
且つ、
前記間隔領域において、前記拡散層から前記第４層へと引き回されていることを特徴とする半導体装置を提供する。
【００１１】
また、本発明は、半導体基板上に多層配線を形成する工程を有し、
前記多層配線を形成する工程では、
チップ領域とスクライブ領域との間に位置し、前記チップ領域の周囲を囲むシールリングと、
前記チップ領域から前記スクライブ領域まで延伸し、且つ、前記シールリングに対して電気的に絶縁されている配線と、
を形成し、
前記シールリングは、
前記チップ領域を基準として内周側に配置された第１シールリングと、
前記チップ領域を基準として外周側に配置された第２シールリングと、
を含み、
前記シールリングが配置されている層のうち最も上の層である第１層から、前記シールリングが配置されている層のうち最も下の層である第２層までの、何れの層にも、前記第１シールリングと前記第２シールリングとのうちの少なくとも何れか一方の一部分を配置し、
前記配線を、
前記第１層から前記第２層までのうち、前記第１シールリングが配置されていない層である第３層を通して、前記チップ領域から、前記第１シールリングと前記第２シールリングとの間に位置する間隔領域へと引き回し、
前記第１層から前記第２層までのうち前記第２シールリングが配置されていない層、または前記第２層より下の層、または前記第１層より上の層の、いずれかである第４層を通して、前記間隔領域から前記スクライブ領域へと引き回し、
且つ、
前記間隔領域において、前記第３層から前記第４層へと引き回すことを特徴とする半導体装置の製造方法を提供する。
【００１２】
また、本発明は、半導体基板上に多層配線を形成する工程を有し、
前記多層配線を形成する工程では、
チップ領域とスクライブ領域との間に位置し、前記チップ領域の周囲を囲むシールリングと、
前記チップ領域から前記スクライブ領域まで延伸し、且つ、前記シールリングに対して電気的に絶縁されている配線と、
を形成し、
前記シールリングは、
前記チップ領域を基準として内周側に配置された第１シールリングと、
前記チップ領域を基準として外周側に配置された第２シールリングと、
を含み、
前記シールリングが配置されている層のうち最も上の層である第１層から、前記シールリングが配置されている層のうち最も下の層である第２層までの、何れの層にも、前記第１シールリングと前記第２シールリングとのうちの少なくとも何れか一方の一部分を配置し、
前記第２層の１つ下の層が拡散層であり、
前記配線を、
前記拡散層を通して、前記チップ領域から、前記第１シールリングと前記第２シールリングとの間に位置する間隔領域へと引き回し、
前記第１層から前記第２層までのうち前記第２シールリングが配置されていない層である第４層を通して、前記間隔領域から前記スクライブ領域へと引き回し、
且つ、
前記間隔領域において、前記拡散層から前記第４層へと引き回すことを特徴とする半導体装置の製造方法を提供する。
【発明の効果】
【００１３】
本発明によれば、ダイシング面からチップ領域への水分の浸入を抑制しつつ、スクライブ領域とチップ領域とを配線により接続することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態に係る半導体装置の平面図である。
【図２】図１の要部拡大図である。
【図３】図２のＡ−Ａ線に沿った断面図である。
【図４】第１の実施形態に係る半導体装置をダイシングにより個片化して得られる半導体チップの模式的な平面図である。
【図５】第２の実施形態に係る半導体装置の要部の平面図である。
【図６】図５のＡ−Ａ線に沿った断面図である。
【図７】図５のＢ−Ｂ線に沿った断面図である。
【図８】図５のＣ−Ｃ線に沿った断面図である。
【図９】第３の実施形態に係る半導体装置の要部の平面図である。
【図１０】図９のＡ−Ａ線に沿った断面図である。
【図１１】第４の実施形態に係る半導体装置の断面図である。
【図１２】第５の実施形態に係る半導体装置の第１の態様を示す断面図である。
【図１３】第５の実施形態に係る半導体装置の第２の態様を示す断面図である。
【図１４】第５の実施形態に係る半導体装置の第３の態様を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
【００１６】
〔第１の実施形態〕
図１は第１の実施形態に係る半導体装置の平面図、図２は図１の領域４を切りだして拡大した図、図３（ａ）は図２のＡ−Ａ線に沿った断面図である。
【００１７】
本実施形態に係る半導体装置は、チップ領域１６と、スクライブ領域１５と、チップ領域１６とスクライブ領域１５との間に位置し、チップ領域１６の周囲を囲むシールリング５０と、チップ領域１６からスクライブ領域１５まで延伸し、且つ、シールリング５０に対して電気的に絶縁されている配線６０と、を有し、シールリング５０は、チップ領域１６を基準として内周側に配置された第１シールリング１８と、チップ領域１６を基準として外周側に配置された第２シールリング１７と、を含み、シールリング５０が配置されている層のうち最も上の層である第１層（例えば、最上層導体３９が配置されている層）から、シールリング５０が配置されている層のうち最も下の層である第２層（例えば、コンタクト２６が配置されている層）までの、何れの層にも、第１シールリング１８と第２シールリング１７とのうちの少なくとも何れか一方の一部分が配置され、配線６０は、第１層から第２層までの層のうち、第１シールリング１８が配置されていない層である第３層（例えば、最上層導体３９が配置されている層）を通して、チップ領域１６から、第１シールリング１８と第２シールリング１７との間に位置する間隔領域５１へと引き回され、第１層から第２層までのうち第２シールリング１７が配置されていない層、または第２層より下の層、または第１層より上の層の、いずれかである第４層（例えば、ゲート２４と同層）を通して、間隔領域５１からスクライブ領域１５へと引き回され、且つ、間隔領域５１において、第３層から第４層へと引き回されている。以下、詳細に説明する。
【００１８】
図１に示すように、本実施形態に係る半導体装置は、チップ領域１６と、スクライブ領域１５と、シールリング５０と、を有している。
【００１９】
この半導体装置は、半導体ウエハを加工することにより構成されている。この半導体装置には、複数のチップ領域１６が平面視においてアレイ状に配置されている。なお、図１乃至図３（ａ）では、１つのチップ領域１６のみを示している。各チップ領域１６には、トランジスタ５４（図３（ａ））などの回路素子が形成されている。
【００２０】
スクライブ領域１５は、平面視において各チップ領域１６の周囲に配置されており、隣り合うチップ領域１６の間を仕切っている。スクライブ領域１５は、例えば、平面視において格子状に形成されている。スクライブ領域１５を、そのダイシングライン（図示略）に沿ってダイシングブレードまたはレーザー等で切断することにより（図２に示すように、スクライブ領域１５のダイシングストリート８を切断することにより）、各チップ領域１６を個片化し、各チップ領域１６を半導体チップとすることができる。なお、図１及び図２に符号６で示される部位は、ダイシング後のエッジである。スクライブ領域１５には、例えば、パッド（図示略）又は回路（図示略）が配置されている。
【００２１】
シールリング５０は、平面視において、チップ領域１６とスクライブ領域１５との間に位置し、各チップ領域１６の周囲を囲んでいる。
【００２２】
図２及び図３（ａ）に示すように、シールリング５０は、チップ領域１６を基準として内周側に配置された第１シールリング１８と、外周側に配置された第２シールリング１７と、を含んで構成されている。
【００２３】
ここで、半導体装置の層構造について説明する。
【００２４】
図３（ａ）に示すように、半導体装置は、半導体基板５５と、半導体基板５５上に形成されたトランジスタ５４等の回路素子と、半導体基板５５上に形成された多層配線７０と、半導体装置の表面を覆うパッシベーション膜４１と、を有している。
【００２５】
半導体基板５５の表層には、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）等の素子分離膜２１と、拡散層２２と、が形成されている。
【００２６】
トランジスタ５４は、例えば、ソース／ドレイン領域となる拡散層２２と、拡散層２２の上に形成されたゲート絶縁膜２３と、このゲート絶縁膜２３上に形成されたゲート２４と、ゲート２４の側面に形成されたサイドウォール２５と、を有している。ゲート２４は、例えばポリシリコンにより構成されている。
【００２７】
多層配線７０は、複数層の層間絶縁膜と、これら層間絶縁膜に埋め込まれた配線、ビア及びコンタクトと、パッシベーション膜４１に覆われた最上層導体３９と、により構成されている。
【００２８】
複数層の層間絶縁膜には、例えば、コンタクト２６が埋め込まれたコンタクト層間絶縁膜２７と、それぞれ配線（或いは配線及びビア）が埋め込まれた複数層の配線層間絶縁膜（図３（ａ）の例では、５層の配線層間絶縁膜７１、７２、７３、７４、７５）と、パッドビア層間絶縁膜４０と、が含まれる。
【００２９】
コンタクト層間絶縁膜２７は、例えば、ＳｉＯ２膜などである。このコンタクト層間絶縁膜２７には、コンタクト２６の他に、トランジスタ５４も埋設されているとともに、ゲート２４と同層で、ゲート２４と同じ材質のポリシリコン配線（後述する第４部分６４）も埋め込まれている。
【００３０】
５層の配線層間絶縁膜７１〜７５は、この順に積層されている。
このうち第１の配線層間絶縁膜７１には、第１の金属導体２８が埋め込まれている。この金属導体２８の一部は、第１の金属配線２８ａを構成し、他の一部は、シールリング５０及び配線６０を構成する。
第２の配線層間絶縁膜７２には、第２の金属導体３０と、この金属導体３０と第１の金属導体２８とを接続する第１のビア２９と、が埋め込まれている。この金属導体３０の一部は、第２の金属配線（図示略）を構成し、他の一部は、シールリング５０及び配線６０を構成する。また、一部の第１のビア２９は、シールリング５０及び配線６０を構成する。
第３の配線層間絶縁膜７３には、第３の金属導体３２と、この金属導体３２と第２の金属導体３０とを接続する第２のビア３１と、が埋め込まれている。この金属導体３２の一部は、第３の金属配線（図示略）を構成し、他の一部は、シールリング５０及び配線６０を構成する。また、一部の第２のビア３１は、シールリング５０及び配線６０を構成する。
第４の配線層間絶縁膜７４には、第４の金属導体３４と、この金属導体３４と第３の金属導体３２とを接続する第３のビア３３と、が埋め込まれている。この金属導体３４の一部は、第４の金属配線（図示略）を構成し、他の一部は、シールリング５０及び配線６０を構成する。また、一部の第３のビア３３は、シールリング５０及び配線６０を構成する。
第５の配線層間絶縁膜７５には、第５の金属導体３６と、この金属導体３６と第４の金属導体３４とを接続する第４のビア３５と、が埋め込まれている。この金属導体３６の一部は、第５の金属配線（図示略）を構成し、他の一部は、シールリング５０及び配線６０を構成する。また、一部の第４のビア３５は、シールリング５０及び配線６０を構成する。
第１乃至第５の金属導体２８、３０、３２、３４、３６、並びに、第１乃至第４のビア２９、３１、３３、３５は、それぞれＣｕなどの金属により構成されている。
また、第１乃至第５の配線層間絶縁膜７１〜７５は、例えば、比誘電率が３．０以下の低誘電材料膜（Ｌｏｗ−ｋ膜）により構成されている。
【００３１】
第５の配線層間絶縁膜７５上には、ＳｉＯ２などのパッドビア層間絶縁膜４０が形成され、このパッドビア層間絶縁膜４０には、パッドビア（図示略）と、このパッドビアと同じ材質のビア３８と、が埋め込まれている。パッドビアは、図示しないパッドに接続される。パッドビア及びビア３８は、Ａｌにより構成されていても良いし、或いは、Ａｌとタングステンとの合金により構成されていても良い。ビア３８は、シールリング５０及び配線６０を構成する。
【００３２】
パッドビア層間絶縁膜４０上には、最上層導体３９が形成されている。この最上層導体３９の一部は、最上層配線（図示略）を構成し、他の一部は、シールリング５０及び配線６０を構成する。最上層導体３９は、Ａｌにより構成されていても良いし、或いは、Ａｌとタングステンとの合金により構成されていても良い。
【００３３】
パッドビア層間絶縁膜４０上及び最上層導体３９上には、ＳｉＯＮなどのパッシベーション膜４１が形成されている。
【００３４】
本実施形態の場合、第１シールリング１８は、例えば、コンタクト２６、第１の金属導体２８、第１のビア２９、第２の金属導体３０、第２のビア３１、第３の金属導体３２、第３のビア３３、第４の金属導体３４、第４のビア３５、及び、第５の金属導体３６により構成されている。この第１シールリング１８は、チップ領域１６の周囲を囲む壁状の形状とされている。すなわち、第１シールリング１８を構成する金属導体２８、３０、３２、３４、３６は、それぞれチップ領域１６の周囲を一周しており、第１シールリング１８を構成するコンタクト２６、ビア２９、３１、３３、３５は、それぞれチップ領域１６の周囲を一周するスリット状に形成されている。第１シールリング１８は、その上端部（例えば第５の金属導体３６）から下端部（例えばコンタクト２６）まで上下に連続一体に形成されている。なお、第１シールリング１８において、配線６０（詳細後述）が通過する領域及びその近傍の部分以外は、最上層導体３９からコンタクト２６まで上下に連続一体に形成されていても良い。すなわち、第１シールリング１８の上端部に形成された切欠部を通して、配線６０を通過させるようにしても良い。
【００３５】
また、本実施形態の場合、第２シールリング１７は、例えば、第１の金属導体２８、第１のビア２９、第２の金属導体３０、第２のビア３１、第３の金属導体３２、第３のビア３３、第４の金属導体３４、第４のビア３５、第５の金属導体３６、ビア３８、及び、最上層導体３９により構成されている。この第２シールリング１７は、第１シールリング１８の周囲を囲む壁状の形状とされている。すなわち、第２シールリング１７を構成する金属導体２８、３０、３２、３４、３６及び最上層導体３９は、それぞれ第１シールリング１８の周囲を一周しており、第２シールリング１７を構成するビア２９、３１、３３、３５及びビア３８は、それぞれ第１シールリング１８の周囲を一周するスリット状に形成されている。第２シールリング１７は、その上端部（例えば最上層導体３９）から下端部（例えば第１金属導体２８）まで連続一体に形成されている。なお、第２シールリング１７において、配線６０（詳細後述）が通過する領域及びその近傍の部分以外は、最上層導体３９からコンタクト２６まで上下に連続一体に形成されていても良い。すなわち、第２シールリング１７の下端部に形成された切欠部を通して、配線６０を通過させるようにしても良い。
【００３６】
このように、シールリング５０が配置されている層のうち最も上の層である第１層（本実施形態の場合、最上層導体３９）から、シールリング５０が配置されている層のうち最も下の層である第２層（本実施形態の場合、コンタクト２６）までの、何れの層にも、第１シールリング１８と第２シールリング１７とのうちの少なくとも何れか一方の一部分が配置されている。
すなわち、第１シールリング１８と第２シールリング１７とは、第１層である最上層導体３９が配置された層から第２層であるコンタクト２６が配置された層までの各層に相補的に配置されている。
よって、第１層から第２層までの各層を通して、スクライブ領域１５からチップ領域１６へと水分が浸入してしまうことを、第１シールリング１８と第２シールリング１７との協働により抑制することが可能となっている。
【００３７】
図２及び図３（ａ）に示すように、半導体装置は、更に、チップ領域１６からスクライブ領域１５まで延伸している配線６０を有している。この配線６０は、シールリング５０に対して電気的に絶縁されている。この配線６０は、例えば、チップ領域１６の回路素子（トランジスタ５４等）と、スクライブ領域１５のパッド又は回路と、を相互に電気的に接続している。なお、配線６０は、チップ領域１６の回路素子と、スクライブ領域１５の配線とを接続するものであっても良い。
【００３８】
この配線６０は、第１層（例えば、最上層導体３９が配置された層）から第２層（例えば、コンタクト２６が配置された層）までのうち、第１シールリング１８が配置されていない層である第３層（本実施形態の場合、例えば、最上層導体３９が配置された層）を通して、チップ領域１６から、第１シールリング１８と第２シールリング１７との間に位置する間隔領域５１へと引き回されている。
更に、配線６０は、第１層から第２層までのうち、第２シールリング１７が配置されていない層である第４層（本実施形態の場合、例えば、ゲート２４が配置されている層）を通して、間隔領域５１からスクライブ領域１５へと引き回されている。
更に、配線６０は、間隔領域５１において、第３層から第４層へと立ち下がるように引き回されている。
【００３９】
このように、本実施形態の半導体装置は、２つのシールリング１７、１８のうちの一方のシールリングが配線６０を通すためにシールしていない層を、他方のシールリングでシールする構造となっている。よって、２つのシールリング１７、１８の協働により水分がチップ領域１６に入るのを抑制しつつ、スクライブ領域１５とチップ領域１６とを配線６０で接続することができる。
【００４０】
具体的には、配線６０は、例えば、それぞれ以下に説明する第１乃至第４部分６１、６２、６３、６４を有する。
【００４１】
第１部分６１は、チップ領域１６において、拡散層２２から最上層導体３９へと立ち上がる部分である。
すなわち、第１部分６１は、例えば、コンタクト２６、第１の金属導体２８、第１のビア２９、第２の金属導体３０、第２のビア３１、第３の金属導体３２、第３のビア３３、第４の金属導体３４、第４のビア３５、第５の金属導体３６及びビア３８を上下に連続一体に接続することにより構成されている。
第１部分６１の下端は、トランジスタ５４の拡散層２２に接続されている。
【００４２】
第２部分６２は、最上層導体３９により構成され、第１部分６１の上端部から間隔領域５１へと引き回された部分である。第２部分６２は、第１部分６１の上端部に接続されている。なお、第２部分６２は、その全体がパッシベーション膜４１に覆われている。
【００４３】
第４部分６４は、ゲート２４と同層のポリシリコン配線により構成され、間隔領域５１からスクライブ領域１５へと引き回された部分である。
【００４４】
第３部分６３は、間隔領域５１において、第２部分６２と第４部分６４とを接続する部分である。
すなわち、第３部分６３は、例えば、ビア３８、第５の金属導体３６、第４のビア３５、第４の金属導体３４、第３のビア３３、第３の金属導体３２、第２のビア３１、第２の金属導体３０、第１のビア２９、第１の金属導体２８及びコンタクト２６を上下に連続一体に接続することにより構成されている。
第３部分６３の上端部は第２部分６２に接続され、下端部は第４部分６４に接続されている。
【００４５】
なお、スクライブ領域１５に配置されたパッドとチップ領域１６のトランジスタ５４とを配線６０により接続する場合、配線６０は、スクライブ領域１５においてこのパッドと第４部分６４とを上下に接続する第５部分（図示略）を更に有する。
また、スクライブ領域１５に配置された回路とチップ領域１６のトランジスタ５４とを配線６０により接続する場合、この回路は、多層配線７０内に埋め込まれる。
【００４６】
図４は第１の実施形態に係る半導体装置をダイシングライン６に沿ってダイシングすることにより個片化して得られる半導体チップの模式的な平面図である。
【００４７】
この半導体チップは、その表面に形成されたパッド８１と、このパッド８１と接続された回路８２と、パッド８１と回路８２とを接続する配線８３と、回路８２に一端が接続された配線８４と、を有する。
【００４８】
このうち、回路８２は、例えば上記のトランジスタ５４に相当する。また、配線８４は、上記の配線６０の一部分（ダイシングライン６よりもチップ領域１６側の部分）に相当する。
【００４９】
次に、本実施形態に係る半導体装置の製造方法を説明する。
【００５０】
先ず、半導体基板５５の表層に、ＳＴＩ等の素子分離膜２１と、拡散層２２と、を形成する。
【００５１】
次に、拡散層２２上にゲート絶縁膜２３、ゲート２４及びサイドウォール２５を形成し、トランジスタ５４を構成する。ゲート２４は、例えば、ポリシリコンにより構成される。なお、ゲート２４を形成するのと同じ工程で、素子分離膜２１上に配線６０の第４部分６４も形成する。第４部分６４は、ゲート２４と同一材料で形成される。
【００５２】
次に、半導体基板５５上、トランジスタ５４上、ゲート２４上及び第４部分６４上にコンタクト層間絶縁膜２７を形成する。更に、このコンタクト層間絶縁膜２７にコンタクトホールを形成し、このコンタクトホール内にタングステン等の金属を埋め込むことによりコンタクト２６を形成する。
【００５３】
次に、コンタクト層間絶縁膜２７上に配線層間絶縁膜７１を形成する。次に、配線層間絶縁膜７１に配線溝を形成する。次に、この配線溝にＣｕなどの金属を埋め込み、配線溝からはみ出した金属をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ）などにより除去することによって、金属導体２８を形成する。
【００５４】
次に、配線層間絶縁膜７１上に配線層間絶縁膜７２を形成する。次に、配線層間絶縁膜７２に配線溝及びビアホールを形成し、この配線溝及びビアホール内にＣｕなどの金属を埋め込み、配線溝からはみ出した金属をＣＭＰなどにより除去することによって、金属導体３０及びビア２９を形成する。ここでは、デュアルダマシン法により金属導体３０及びビア２９を形成する例を示したが、シングルダマシン法により金属導体３０及びビア２９を形成しても良い。なお、配線層間絶縁膜７２内の、配線層間絶縁膜７１に接する部分に、シリコン窒化膜やＴｉＮ等によるＣｕ拡散防止膜（図示せず）を形成しても良い。
【００５５】
次に、配線層間絶縁膜７２、金属導体３０及びビア２９を形成するのと同様の工程を順次繰り返すことにより、配線層間絶縁膜７３〜７５、金属導体３２、３４、３６、ビア３１、３３、３５を形成する。
【００５６】
次に、配線層間絶縁膜７５上にパッドビア層間絶縁膜４０を形成し、このパッドビア層間絶縁膜４０にパッドビア及びビア３８を埋め込み形成する。
【００５７】
次に、パッドビア層間絶縁膜４０上にＡｌなどの金属膜により最上層導体３９を選択的に形成する。更に、パッドビア層間絶縁膜４０上及び最上層導体３９上にパッシベーション膜４１を形成する。
【００５８】
ここで、ゲート２４と同層のポリシリコン配線（第４部分６４）、コンタクト２６、金属導体２８、３０、３２、３４、３６、ビア２９、３１、３３、３５、ビア３８及び最上層導体３９により、上記のようなシールリング５０及び配線６０が形成されるように、上記の各工程を実施する。
【００５９】
こうして、上記のような構成の半導体装置を得ることができる。
【００６０】
以上のような第１の実施形態によれば、配線６０が引き回されている何れの層にも第１シールリング１８と第２シールリング１７との少なくとも何れか一方の一部分が配置されている。そして、第２シールリング１７には、第１の金属導体２８が配置されている層から最上層導体３９が配置されている層までの絶縁膜（配線層間絶縁膜７１〜７５、パッドビア層間絶縁膜４０及びパッシベーション膜４１）における横方向への水分の浸入を抑制する効果がある。第１シールリング１８には、拡散層２２から最上層導体３９の一層下の金属導体（第５の金属導体３６）が配置されている層までの層間絶縁膜（コンタクト層間絶縁膜２７、配線層間絶縁膜７１〜７５）における横方向への水分の浸入を抑制する効果がある。
よって、配線層間絶縁膜７１〜７５がＬｏｗ−ｋ膜であっても、ダイシング面からチップ領域１６への水分の浸入を抑制しつつ、スクライブ領域１５とチップ領域１６とを配線６０により接続することができる。
【００６１】
また、ダイシングライン６にＡｌやＣｕなどの金属導体が配置されていると、ダイシング時にチッピングが発生しやすい。また、ダイシングにより金属導体を切断すると、金属の異物が発生することにより問題が生じることもある。また、ダイシング時にＡｌやＣｕなどの金属導体がめくれあがり、後工程で設けられるボンディングワイヤー間をショートさせる原因となることがある。
このような事情に対し、本実施形態では、配線６０におけるスクライブ領域１５の部分、すなわち第４部分６４は、ゲート２４と同層のポリシリコン配線により構成されている。このため、ダイシング時のチッピング、金属の異物の発生、及び、後工程で設けられるボンディングワイヤー間のショートの発生を抑制することができる。
【００６２】
なお、以上は配線６０におけるスクライブ領域１５の部分、すなわち第４部分６４がポリシリコン配線である場合を示したが、配線６０におけるスクライブ領域１５の部分は拡散層により構成してもよい。すなわち、配線６０は、シールリング５０が配置されている層のうち最も下の層である第２層よりも下の層を通して、間隔領域５１からスクライブ領域１５へと引き回されていても良い。より具体的には、シールリング５０が配置されている層のうち最も下の層である第２層の１つ下の層が拡散層２２である場合に、配線６０は、拡散層２２を通して間隔領域５１からスクライブ領域１５へと引き回されていても良い。図３（ｂ）に、この場合の断面図を示す。図３（ｂ）の例では、図３（ａ）における第４部分６４が、拡散層により形成された第４部分６４に変更されている。この場合でも、第４部分６４をダイシングにより切断した場合に、第４部分６４がポリシリコン配線である場合と同等の上記効果を奏することができる。
近年、ゲートに金属を用いた金属ゲートを有するトランジスタが使われてきている。このような場合は、第４部分６４に、ゲート２４と同じ金属材料を用いることもできる。ただし、この場合は、第４部分６４が金属導体となるため、第４部分６４にポリシリコン配線を用いた場合や第４部分６５に拡散層を用いた場合と比較し、金属の異物発生やショートの発生を抑制する効果が低下する。
【００６３】
〔第２の実施形態〕
図５は第２の実施形態に係る半導体装置の要部の平面図（図１における領域４を切り出して拡大した図）、図６は図５のＡ−Ａ線に沿った断面図、図７は図５のＢ−Ｂ線に沿った断面図、図８は図５のＣ−Ｃ線に沿った断面図である。
【００６４】
本実施形態の場合、配線６０の第３部分６３の構造が第１の実施形態と相違する。また、配線６０の第２部分６２と第４部分６４とがシールリング５０の延在方向（図５の矢印Ｄ方向）において互いにオフセットして配置されている。
【００６５】
本実施形態の場合、第３部分６３は、以下のように構成されている。
まず、説明の便宜上、本実施形態の第３部分６３において、上記の第１の実施形態における第３部分６３のコンタクト２６と同様の配置のコンタクト２６を、コンタクト２６ａ（図６、図７）と称する。
本実施形態の場合、第３部分６３は、コンタクト２６ａの他に、２つのコンタクト２６ｂ、２６ｃ（図７）を有している。
更に、第３部分６３は、コンタクト２６ａの下端及びコンタクト２６ｂの下端がそれぞれ接続された拡散層２２（以下、拡散層２２ａ（図７））を有する。
更に、第３部分６３は、コンタクト２６ｂの上端が接続されている第１の金属導体２８（以下、金属導体２８ｂ（図７））を有する。この金属導体２８ｂには、コンタクト２６ｃの上端も接続されている。
更に、コンタクト２６ｃの下端は、ポリシリコン配線である第４部分６４に接続されている。
【００６６】
本実施形態に係る半導体装置は、その他の構造については、上記の第１の実施形態に係る半導体装置と同様である。
【００６７】
このように、本実施形態の場合、配線６０において間隔領域５１に位置する部分の一部分が、拡散層２２を通過している（拡散層２２ａにより構成されている）。
【００６８】
上記の第１の実施形態では、ダイシング時のＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）ストレスが、配線６０を介してチップ領域１６の内部の回路まで伝搬しやすいために、チップ領域１６の内部にダイオード等の保護素子（図示略）を設ける方が好ましいので、チップ面積の増大を招く場合がある。
これに対し、第２の実施形態では、配線６０は、間隔領域５１において拡散層２２を通過する構造となっているため、チップ面積を増大させずに、ＥＳＤストレスがチップ領域１６の内部へ伝搬することを抑制できる。
【００６９】
〔第３の実施形態〕
図９は第３の実施形態に係る半導体装置の要部の平面図、図１０は図９のＡ−Ａ線に沿った断面図である。図９は図１における領域５の拡大図である。なお、図９における符号１７、１８、１９、２０はシールリングを示し、各シールリングは簡易的に線で記載した。
【００７０】
本実施形態に係る半導体装置は、シールリング５０の構造のみが上記の第１の実施形態と相違し、その他の点では第１の実施形態に係る半導体装置と同様に構成されている。
すなわち、本実施形態の場合、図９及び図１０に示すように、シールリング５０が平面視において網目状の構造となっている。なお、図１０では、第４部分６４がポリシリコン配線である例を示しているが、本実施形態においても、図３（ｂ）に示した例と同様に、第４部分６４を拡散層としても良い。
【００７１】
具体的には、例えば、図９に示すように、第１シールリング１８は、第１部分１８ａと第２部分１８ｂとからなる２重の構造となっている。第１部分１８ａは、上記の第１の実施形態における第１シールリング１８と同様に、チップ領域１６の周囲を環状に取り囲んでいる。
【００７２】
更に、シールリング５０は、第１シールリング１８と第２シールリング１７との間において、第１シールリング１８の周囲を環状に取り囲む第３シールリング１９を有している。ただし、第３シールリング１９は、配線６０の配置領域を除く領域に形成されており、配線６０の配置領域では第３シールリング１９の切れ目１９ａが存在する。これにより、第３シールリング１９と配線６０とが干渉しないようになっている。
第３シールリング１９は、例えば、最上層導体３９からコンタクト２６まで上下に連続一体に形成されている。
【００７３】
更に、シールリング５０は、第１部分１８ａと第２部分１８ｂとの接続、第２部分１８ｂと第３シールリング１９との接続、並びに、第３シールリング１９と第２シールリング１７との接続をそれぞれ行う複数の接続部分２０を有している。
【００７４】
これら接続部分２０は、例えば、それぞれ、平面視において、第１乃至第３シールリング１７〜１９の延在方向と直交する方向に延在している。このため、シールリング５０は、平面視において、格子状の網目形状となっている。
【００７５】
なお、接続部分２０は、例えば、配線により構成され、ビアを含まない。すなわち、図１０に示すように、例えば、第１部分１８ａと第２部分１８ｂとを接続する接続部分２０は、金属導体２８、３０、３２、３４及び３６により構成されている。
【００７６】
以上のような第３の実施形態によれば、シールリング５０が網目状となっており、配線６０に沿った水分の浸入をより確実に抑制することができる。
【００７７】
〔第４の実施形態〕
図１１は第４の実施形態に係る半導体装置の断面図である。本実施形態に係る半導体装置は、以下に説明する点でのみ上記の第１の実施形態に係る半導体装置と相違し、その他の点では第１の実施形態に係る半導体装置と同様に構成されている。なお、図１１では、第４部分６４がポリシリコン配線である例を示しているが、本実施形態においても、図３（ｂ）に示した例と同様に、第４部分を拡散層としても良い。
【００７８】
本実施形態の場合、配線６０の第２部分６２は、例えば、第５の金属導体３６、すなわち、最上層導体３９の１層下の金属導体により構成されている。
また、配線６０の第１部分６１は、コンタクト２６、第１の金属導体２８、第１のビア２９、第２の金属導体３０、第２のビア３１、第３の金属導体３２、第３のビア３３、第４の金属導体３４及び第４のビア３５を上下に連続一体に接続することにより構成されている。
また、配線６０の第３部分６３は、コンタクト２６、第１の金属導体２８、第１のビア２９、第２の金属導体３０、第２のビア３１、第３の金属導体３２、第３のビア３３、第４の金属導体３４及び第４のビア３５を上下に連続一体に接続することにより構成されている。
【００７９】
そして、第２シールリング１７の最上層の部分を構成する最上層導体３９は、チップ領域１６側へ延出した延出部３９ａを有している。そして、この延出部３９ａは、配線６０の第２部分６２を構成する第５の金属導体３６の少なくとも一部分の上側を覆っている。好ましくは、延出部３９ａは、配線６０の第２部分６２を構成する第５の金属導体３６の全体の上側を覆っている。
【００８０】
以上のような第４の実施形態によれば、第２シールリング１７の延出部３９ａは、配線６０の第２部分６２を構成する第５の金属導体３６の少なくとも一部分の上側を覆っている。これにより、例えばナノプローバー等による電気的解析（例えば、配線６０を介して伝達される情報の解析）や、物理解析による回路情報の取得を困難にし、セキュリティーを高める効果がある。
【００８１】
〔第５の実施形態〕
図１２は第５の実施形態に係る半導体装置の第１の態様を示す断面図、図１３は第５の実施形態に係る半導体装置の第２の態様を示す断面図、図１４は第５の実施形態に係る半導体装置の第３の態様を示す断面図である。本実施形態に係る半導体装置は、配線６０の構造とシールリング５０の構造とが上記の各実施形態に係る半導体装置と相違し、その他の点では上記の各実施形態に係る半導体装置と同様に構成されている。なお、図１２では、第４部分６４がポリシリコン配線である例を示しているが、本実施形態においても、図３（ｂ）に示した例と同様に、第４部分を拡散層としても良い。
【００８２】
上記の各実施形態では、配線６０が、第１シールリング１８の上を通り、且つ、第２シールリング１７の下を通る構成である。
これに対し、本実施形態の場合、配線６０は、第１シールリング１８に形成された開口９１（図１２、図１４）と、第２シールリング１７に形成された開口９２（図１３、図１４）と、のうちの少なくとも何れか１つの開口を通過する。
【００８３】
図１２の例では、配線６０の第２部分６２は、例えば、第４の金属導体３４により構成されている。また、第１シールリング１８に開口９１が形成されている。この開口９１は、例えば、第４のビア３５、第３の金属導体３２及び第３のビア３３の各層に亘って形成されている。そして、第２部分６２が開口９１内を通過している。なお、配線６０の第１部分６１の上端部、並びに、第３部分６３の上端部は、それぞれ、例えば、第３のビア３３により構成されている。図１２の例では、その他の構成については、第１の実施形態と同様である。
【００８４】
図１３の例では、配線６０の第４部分６４は、例えば、第２の金属導体３０により構成されている。また、第２シールリング１７に開口９２が形成されている。この開口９２は、例えば、第２のビア３１、第２の金属導体３０及び第１のビア２９の各層に亘って形成されている。そして、第４部分６４が開口９２内を通過している。なお、配線６０の第３部分６３の下端部は、例えば、第２のビア３１により構成されている。図１３の例では、その他の構成については、第１の実施形態と同様である。
【００８５】
図１４の例では、配線６０の第１部分６１及び第２部分６２は、図１２の例と同様に構成されている。また、配線６０の第４部分６４は図１３の例と同様に構成されている。また、第１シールリング１８には図１２の例と同様の開口９１が形成され、第２シールリング１７には図１３の例と同様の開口９２が形成されている。そして、第２部分６２が開口９１内を通過し、第４部分６４が開口９２内を通過している。なお、配線６０の第３部分６３の上端部は、例えば、第３のビア３３により構成され、第３部分６３の下端部は、例えば、第２のビア３１により構成されている。図１４の例では、その他の構成については、第１の実施形態と同様である。
【００８６】
以上のような第５の実施形態によっても、上記の各実施形態と同様の効果が得られる。
【００８７】
上記の各実施形態では、配線６０が第１シールリング１８の下を通り、且つ、第２シールリング１７の上を通るようにしても良い。この場合において、第２層の１つ下の層が拡散層２２である場合に、配線６０の第２部分６２を拡散層２２により構成しても良い。すなわち、配線６０は、拡散層２２を通して、チップ領域１６から間隔領域５１へと引き回されていても良い。そして、第１層から第２層までのうち第２シールリング１７が配置されていない層である第４層を通して、間隔領域５１からスクライブ領域１５へと引き回され、且つ、間隔領域５１において、拡散層２２から第４層へと引き回されている構成とすることができる。具体的には、例えば、配線６０は、シールリング５０が配置されている層のうち最も上の層である第１層よりも上の層を通して、間隔領域５１からスクライブ領域１５へと引き回されている構成とすることができる。
【００８８】
また、上記の各実施形態では、トランジスタ５４のゲートがポリシリコンゲート（上記のゲート２４）により構成されている例を説明したが、トランジスタ５４のゲートは、メタルゲート（図示略）と、このメタルゲート上に形成されたポリシリコンゲートと、の積層構造であっても良い。すなわち、ゲート絶縁膜２３と上記のゲート２４（ポリシリコンゲート）との間にメタルゲートが介在していても良い。
【００８９】
また、上記の各実施形態では、第１乃至第５の金属導体２８、３０、３２、３４、３６、並びに、第１乃至第４のビア２９、３１、３３、３５がＣｕにより構成されている例を説明したが、これら第１乃至第５の金属導体２８、３０、３２、３４、３６、並びに、第１乃至第４のビア２９、３１、３３、３５は、Ａｌにより構成されていても良い。
また、上記の各実施形態では、ビア３８及び最上層導体３９がＡｌ等である例を説明したが、ビア３８及び最上層導体３９もＣｕにより構成されていても良い。
また、第１の金属導体２８が、タングステンにより構成されていても良い。
【符号の説明】
【００９０】
４ 領域
５ 領域
６ ダイシング後のエッジ
１５ スクライブ領域
１６ チップ領域
１７ 第２シールリング
１８ 第１シールリング
１８ａ 第１部分
１８ｂ 第２部分
１９ 第３シールリング
１９ 接続部分
１９ａ 切れ目
２２ 拡散層
２２ａ 拡散層
２３ ゲート絶縁膜
２４ ゲート
２５ サイドウォール
２６ コンタクト
２６ａ コンタクト
２６ｂ コンタクト
２６ｃ コンタクト
２７ コンタクト層間絶縁膜
２８ 第１の金属導体
２８ａ 第１の金属配線
２８ｂ 金属導体
２９ 第１のビア
３０ 第２の金属導体
３１ 第２のビア
３２ 第３の金属導体
３３ 第３のビア
３４ 第４の金属導体
３５ 第４のビア
３６ 第５の金属導体
３８ ビア
３９ 最上層導体
３９ａ 延出部
４０ パッドビア層間絶縁膜
４１ パッシベーション膜
５０ シールリング
５１ 間隔領域
５４ トランジスタ
５５ 半導体基板
６０ 配線
６１ 第１部分
６２ 第２部分
６３ 第３部分
６４ 第４部分
７０ 多層配線
７１ 第１の配線層間絶縁膜
７２ 第２の配線層間絶縁膜
７３ 第３の配線層間絶縁膜
７４ 第４の配線層間絶縁膜
７５ 第５の配線層間絶縁膜
８１ パッド
８２ 回路
８３ 配線
８４ 配線
９１ 開口
９２ 開口
【図１】
2012204630.tif 000003
【図２】
2012204630.tif 000004
【図３】
2012204630.tif 000005
【図４】
2012204630.tif 000006
【図５】
2012204630.tif 000007
【図６】
2012204630.tif 000008
【図７】
2012204630.tif 000009
【図８】
2012204630.tif 000010
【図９】
2012204630.tif 000011
【図１０】
2012204630.tif 000012
【図１１】
2012204630.tif 000013
【図１２】
2012204630.tif 000014
【図１３】
2012204630.tif 000015
【図１４】
2012204630.tif 000016