(57)【要約】【課題】複数の拡張されたメモリ空間を含む記憶領域にアクセスするに際して、異なるメモリ空間にアクセスする際の処理時間を短縮する。【解決手段】光トランシーバ１０は、Ｉ２Ｃインターフェースを介してホストデバイス２０と通信可能であって、ＴＯＳＡ１８と、ＲＯＳＡ１９と、ＴＯＳＡ１９を駆動するＬＤＤ１４及びＲＯＳＡ１９からの信号を増幅するＬＩＡ１５を含むトランシーバＩＣ１２と、トランシーバＩＣ１２、ＴＯＳＡ１８及びＲＯＳＡ１９を制御及びモニタすると共に、Ｉ２Ｃインターフェース、基本領域と拡張領域とを含むメモリ及びＣＰＵを含むコントローラ１とを備え、非特権レベル及び特権レベルのいずれかに設定可能であり、特権レベルのときのみに、メモリにおける拡張領域にアクセス可能であることを特徴とする。【選択図】図１
2012054771.tif 000002
【特許請求の範囲】
【請求項１】
シリアルインターフェースを介してホストデバイスと通信可能な光トランシーバであって、
送信光サブアセンブリと、
受信光サブアセンブリと、
前記送信光サブアセンブリを駆動するドライバ及び前記受信光サブアセンブリからの信号を増幅する制限増幅器を含むトランシーバ回路と、
前記トランシーバ回路、前記送信光サブアセンブリ及び前記受信光サブアセンブリを制御及びモニタすると共に、前記シリアルインターフェース、基本領域と拡張領域とを含むメモリ及びＣＰＵを有するコントローラと
を備え、
前記コントローラは、当該光トランシーバのセキュリティレベルを非特権レベル及び特権レベルのいずれかに設定可能であり、
前記ＣＰＵは、前記特権レベルのときのみに、前記メモリにおける前記拡張領域にアクセス可能である
ことを特徴とする光トランシーバ。
【請求項２】
前記メモリは、前記基本領域にパスワード領域を有し、
前記コントローラは、前記パスワード領域に所定のパスワードが書き込まれたときに、前記セキュリティレベルを前記非特権レベルから前記特権レベルに変更する
ことを特徴とする請求項１に記載の光トランシーバ。
【請求項３】
前記シリアルインターフェースは、Ｉ２Ｃバスインターフェースであり、
前記基本領域は、Ｉ２Ｃバスにおいて当該光トランシーバに割り当てられた所定のスレーブアドレスの一つに対応づけられ、
前記拡張領域は、Ｉ２Ｃバスにおいて当該光トランシーバに割り当てられたアドレスとは異なる拡張スレーブアドレスに対応づけられている
ことを特徴とする請求項１または２に記載の光トランシーバ。
【請求項４】
前記コントローラは、前記特権レベルに設定されているときのみに、前記シリアルインターフェースにより前記拡張スレーブアドレスを受信したときに応答する
ことを特徴とする請求項３に記載の光トランシーバ。
【請求項５】
前記拡張領域は、当該光トランシーバの製造工程及び検査工程において使用されるデータを記憶する領域である
ことを特徴とする請求項１〜４のいずれか１項に記載の光トランシーバ。
【請求項６】
シリアルバスを介してホストデバイスと通信可能な光トランシーバを制御する光トランシーバ制御方法であって、
前記ホストデバイスに、前記シリアルバスにおいて当該光トランシーバに割り当てられた所定のスレーブアドレス、当該光トランシーバに備えられたメモリに含まれる基本領域に割り当てられた第１のメモリアドレス、及び前記第１のメモリアドレスに指定された領域を書き換えるための所定のデータを、前記シリアルバスに順次設定させるステップと、
当該トランシーバが、当該光トランシーバにおけるセキュリティレベルを非特権レベルから特権レベルに変更するステップと、
前記ホストデバイスに、前記所定のスレーブアドレスとは異なる拡張スレーブアドレス、前記第１のメモリアドレスとは異なり前記メモリの前記基本領域とは異なる領域である拡張領域に割り当てられた第２のメモリアドレス、及び前記第２のメモリアドレスに指定された領域を書き換えるためのデータであって前記所定のデータとは異なる他のデータ、を前記シリアルバスに順次設定させるステップとを有し、
前記第１のメモリアドレスは、セキュリティレベルの設定のためのデータ書き込む領域を指定するメモリアドレスであり、
前記所定のデータは、当該光トランシーバのセキュリティレベルを特権レベルに変更するためのデータであり、
前記特権レベルは、前記シリアルバスを介して前記拡張スレーブアドレスを受信したときに前記光トランシーバが応答する状態であると共に、前記拡張領域にアクセス可能な状態である
ことを特徴とする光トランシーバ制御方法。
【請求項７】
シリアルバスを介した通信をするシリアルインターフェース及びメモリを備えたコントローラを含む光トランシーバを製造する光トランシーバ製造方法であって、
前記シリアルバス上において当該光トランシーバに割り当てられた所定のスレーブアドレス、当該光トランシーバのメモリに含まれる基本領域に割り当てられた第１のメモリアドレス、及び前記第１のメモリアドレスに指定された領域を書き換えるための所定のデータを前記シリアルバスに順次設定するステップと、
前記コントローラが、前記第１のメモリアドレスに指定された領域のデータを書き換え、当該光トランシーバにおけるセキュリティレベルを非特権レベルから特権レベルに変更するステップと、
前記所定のスレーブアドレスとは異なり前記シリアルバスにおいて当該光トランシーバに割り当てられていない拡張スレーブアドレス、前記メモリにおける前記基本領域とは異なる拡張領域に割り当てられており前記第１のメモリアドレスとは異なる第２のメモリアドレス、及び前記第２のメモリアドレスに指定された領域を書き換えるためのデータであって前記所定のデータとは異なる他のデータ、を前記シリアルバスに順次設定するステップとを有し、
前記第１のメモリアドレスは、セキュリティレベルの設定のためのデータ書き込む領域を指定するメモリアドレスであり、
前記所定のデータは、前記光トランシーバのセキュリティレベルを特権レベルに変更するためのデータであり、
前記特権レベルは、前記シリアルバスを介して前記拡張スレーブアドレスを受信したときに応答する状態であると共に、前記拡張領域にアクセス可能な状態であり、
前記他のデータは、前記光トランシーバの製造工程に用いられるデータである
ことを特徴とする光トランシーバ製造方法。
【請求項８】
前記他のデータセットは、前記光トランシーバの出荷検査工程に用いられるデータであることを特徴とする請求項７に記載の光トランシーバ製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光トランシーバ、光トランシーバ制御方法及び光トランシーバ製造方法に関する。
【背景技術】
【０００２】
図１に示すように、光トランシーバ１０は、典型的には、送信光サブアセンブリ（ＴＯＳＡ：Transmitter  Optical  Sub-Assembly）１８、受信光サブアセンブリ（ＲＯＳＡ：Receiver  Optical  Sub-Assembly）１９、トランシーバＩＣ１２等を含む。トランシーバＩＣ１２は、ＴＯＳＡ５１のレーザダイオードを駆動するためのＬＤＤ（Leaser  Diode  Driver）５４、ＲＯＳＡ５２のフォトダイオードからの信号を処理するための制限増幅器（ＬＩＡ：Limiting  Amp）１５、コントローラ１等により構成される。
【０００３】
コントローラ１は、ＬＤＤ１４、ＬＩＡ１５等の設定値、各種の閾値、パラメータ等を、光トランシーバ１０内の各部に提供できるように構成されており、Ｉ２Ｃバス３０を介してホストデバイス２０により制御される。また、コントローラ１は、予め設定された所定のアドレス空間により定義されるメモリを備えており、この記憶領域には、例えばＩ２Ｃといったプロトコルに従ってホストデバイス２０からアクセスすることが可能である。コントローラ１に備えられたメモリは、例えばＥＥＰＲＯＭ５９といった不揮発性メモリや、その他の揮発性メモリ、及びレジスタセット等により構成されている。従来の光トランシーバが有するメモリマップの例を図２に示す。Ｉ２Ｃバス３０に接続されているコントローラ１には、スレーブアドレスＡ０ｈ及びＡ２ｈが割り当てられている。図１におけるホストデバイス２０といったマスタデバイスがスレーブアドレスとしてＡ０ｈを指定した場合には、マスタデバイスはメモリマップＭ５０にアクセスすることが可能であり、スレーブアドレスとしてＡ２ｈを指定した場合にはメモリマップＭ５２にアクセスすることが可能である。
【０００４】
スレーブアドレスＡ２ｈに対応するメモリマップＭ５２は、ユーザ書き換え可能領域等により構成されるデータ領域ＭＡ０の他に、ベンダー書き換え可能領域１〜３からなるデータ領域ＭＡ０１，ＭＡ０２，ＭＡ０３といった拡張されたアドレス空間を有する。ベンダー書き換え可能領域（データ領域ＭＡ０１〜ＭＡ０３）は、各種設定値、パラメータ及び補正値等を記憶させたり、読み出したりするために用いられるデータ領域であり、主に光トランシーバ１０の製造工程や出荷前における検査工程において用いられる。従って、データ領域ＭＡ０１〜ＭＡ０３は、ユーザ使用時にはアクセス不可能であることが好ましい。データ領域ＭＡ０及びデータ領域ＭＡ０１〜ＭＡ０３に対するアクセスは、メモリマップＭ５２の基本領域（００ｈ〜７Ｆｈ）に設けられたインデックステーブルＴＢにそれぞれ、データ「０１ｈ」、「０２ｈ」「０３ｈ」及び「０４ｈ」を書き込んだ上で、所定のメモリアドレスにアクセスすることにより可能となる。また、コントローラ１は、パスワードＰＷに所定のデータが書き込まれている場合にのみ、データ領域ＭＡ０１〜ＭＡ０３へのデータの読み書きが可能なように構成することができる。
【０００５】
上記のような拡張されたメモリ空間にアクセスするために、従来より、アクセス可能なメモリ領域を選択するためのインデックス領域を設け、そのインデックス領域に書き込まれた値により複数のデータ領域を切り替えてアクセス可能とすることにより、メモリ空間を広げることを可能とする技術が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１９１６８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図２に示すメモリマップＭ５２のデータ領域ＭＡ０、ＭＡ０１〜ＭＡ０３の間においてアクセスする領域を変更するときには、所望の領域を指定するために、ホストデバイスからテーブルＴＢに所定のデータを書き込むことが必要となる。従って、アクセス対象のデータ領域を変更する毎に、ホストデバイスは、Ｉ２Ｃバスを介した所定のデータの書き込みを行わなければならず、その分の処理時間を要することとなっていた。
【０００８】
本発明は、上記した問題点に鑑みてなされたものであり、複数の拡張されたメモリ空間を含む記憶領域にデータアクセスを行うに際して、異なるメモリ空間にアクセスする際の処理時間を短縮可能な光トランシーバ、光トランシーバ制御方法及び光トランシーバ製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の光トランシーバは、シリアルインターフェースを介してホストデバイスと通信可能な光トランシーバであって、送信光サブアセンブリと、受信光サブアセンブリと、送信光サブアセンブリを駆動するドライバ及び受信光サブアセンブリからの信号を増幅する制限増幅器を含むトランシーバ回路と、トランシーバ回路、送信光サブアセンブリ及び受信光サブアセンブリを制御及びモニタすると共に、シリアルインターフェース、基本領域と拡張領域とを含むメモリ及びＣＰＵを有するコントローラとを備え、コントローラは、当該光トランシーバのセキュリティレベルを非特権レベル及び特権レベルのいずれかに設定可能であり、ＣＰＵは、特権レベルのときのみに、メモリにおける拡張領域にアクセス可能であることを特徴とする。
【００１０】
本発明では、非特権レベル及び特権レベルのいずれかに光トランシーバのセキュリティレベルを設定することが可能であり、特権レベルに設定されているときのみに、コントローラに備えられたメモリの拡張領域にアクセス可能となる。これにより、特権レベルに設定されているときには、アクセス対象の記憶領域を指定するための特段のデータ書き込み等を必要とせずに、拡張領域に対するアクセスが可能となる。従って、複数の異なるメモリ空間にアクセスする際の処理時間の短縮が可能となる。
【００１１】
本発明の光トランシーバでは、メモリは、基本領域にパスワード領域を有し、コントローラは、パスワード領域に所定のパスワードが書き込まれたときに、セキュリティレベルを非特権レベルから特権レベルに変更することを特徴とする。従って、本発明の光トランシーバでは、メモリの基本領域に対するパスワードの書き込みといったアクセスにより、特権レベルへの変更が実現する。
【００１２】
本発明の光トランシーバでは、シリアルインターフェースは、Ｉ２Ｃバスインターフェースであり、基本領域は、Ｉ２Ｃバスにおいて当該光トランシーバに割り当てられた所定のスレーブアドレスの一つに対応づけられ、拡張領域は、Ｉ２Ｃバスにおいて当該光トランシーバに割り当てられたアドレスとは異なる拡張スレーブアドレスに対応づけられていることを特徴とする。
【００１３】
本発明の光トランシーバでは、通常のユーザ使用時においてアクセスされないアドレスである拡張スレーブアドレスに拡張領域が対応づけられているので、ユーザ使用時における拡張領域へのアクセスを防止できる。また、かかる拡張スレーブアドレスを用いることにより、光トランシーバの製造工程や出荷前における検査工程において、拡張領域へのアクセスを実施可能にできる。
【００１４】
本発明の光トランシーバでは、コントローラは、特権レベルに設定されているときのみに、シリアルインターフェースにより拡張スレーブアドレスを受信したときに応答することを特徴とする。
【００１５】
本発明の光トランシーバでは、通常のユーザ使用時において非特権レベルに設定されることにより、ユーザ使用時における拡張領域へのアクセスが防止される。また、製造工程や出荷前における検査工程において特権レベルに設定されることにより、拡張領域へのアクセスが可能となる。
【００１６】
本発明の光トランシーバでは、拡張領域は、光トランシーバの製造工程及び検査工程において使用されるデータを記憶する領域であることを特徴とする。
【００１７】
また、本発明の光トランシーバ制御方法は、シリアルバスを介してホストデバイスと通信可能な光トランシーバを制御する光トランシーバ制御方法であって、ホストデバイスに、シリアルバスにおいて当該光トランシーバに割り当てられた所定のスレーブアドレス、当該光トランシーバに備えられたメモリに含まれる基本領域に割り当てられた第１のメモリアドレス、及び第１のメモリアドレスに指定された領域を書き換えるための所定のデータを、シリアルバスに順次設定させるステップと、当該トランシーバが、当該光トランシーバにおけるセキュリティレベルを非特権レベルから特権レベルに変更するステップと、ホストデバイスに、所定のスレーブアドレスとは異なる拡張スレーブアドレス、第１のメモリアドレスとは異なりメモリの基本領域とは異なる領域である拡張領域に割り当てられた第２のメモリアドレス、及び第２のメモリアドレスに指定された領域を書き換えるためのデータであって所定のデータとは異なる他のデータ、をシリアルバスに順次設定させるステップとを有し、第１のメモリアドレスは、セキュリティレベルの設定のためのデータ書き込む領域を指定するメモリアドレスであり、所定のデータは、当該光トランシーバのセキュリティレベルを特権レベルに変更するためのデータであり、特権レベルは、シリアルバスを介して拡張スレーブアドレスを受信したときに光トランシーバが応答する状態であると共に、拡張領域にアクセス可能な状態であることを特徴とする。
【００１８】
本発明の光トランシーバ制御方法では、光トランシーバのセキュリティレベルを特権レベルに設定することにより、拡張スレーブアドレスを受信したときに、光トランシーバが応答する状態となると共に、光トランシーバに備えられたメモリの拡張領域にアクセス可能な状態となる。これにより、ホストデバイスは、拡張スレーブアドレス及び第２のメモリアドレスを順次シリアルバスに設定することにより、拡張領域のデータの書き換えを実施できる。
【００１９】
また、本発明の光トランシーバ製造方法は、シリアルバスを介した通信をするシリアルインターフェース及びメモリを備えたコントローラを含む光トランシーバを製造する光トランシーバ製造方法であって、シリアルバス上において当該光トランシーバに割り当てられた所定のスレーブアドレス、当該光トランシーバのメモリに含まれる基本領域に割り当てられた第１のメモリアドレス、及び第１のメモリアドレスに指定された領域を書き換えるための所定のデータをシリアルバスに順次設定するステップと、コントローラが、第１のメモリアドレスに指定された領域のデータを書き換え、当該光トランシーバにおけるセキュリティレベルを非特権レベルから特権レベルに変更するステップと、所定のスレーブアドレスとは異なりシリアルバスにおいて当該光トランシーバに割り当てられていない拡張スレーブアドレス、メモリにおける基本領域とは異なる拡張領域に割り当てられており第１のメモリアドレスとは異なる第２のメモリアドレス、及び第２のメモリアドレスに指定された領域を書き換えるためのデータであって所定のデータとは異なる他のデータ、をシリアルバスに順次設定するステップとを有し、第１のメモリアドレスは、セキュリティレベルの設定のためのデータ書き込む領域を指定するメモリアドレスであり、所定のデータは、光トランシーバのセキュリティレベルを特権レベルに変更するためのデータであり、特権レベルは、シリアルバスを介して拡張スレーブアドレスを受信したときに応答する状態であると共に、拡張領域にアクセス可能な状態であり、他のデータは、光トランシーバの製造工程に用いられるデータであることを特徴とする。
【００２０】
本発明の光トランシーバ製造方法では、光トランシーバのセキュリティレベルを特権レベルに設定することにより、光トランシーバが拡張スレーブアドレスに応答する状態となると共に、光トランシーバに備えられたメモリの拡張領域にアクセス可能な状態となる。これにより、ホストデバイスは、拡張スレーブアドレス及び第２のメモリアドレスを順次シリアルバスに設定することにより、光トランシーバの製造時に用いられるデータセットを拡張領域に書きこむことができる。
【００２１】
また、本発明の光トランシーバ製造方法では、他のデータセットは、光トランシーバの出荷検査工程に用いられるデータであることを特徴とする。
【００２２】
従って、本発明では、上記特徴により、出荷前検査工程において使用されるデータセットを拡張領域に書き込むことが可能となる。
【発明の効果】
【００２３】
本発明によれば、複数の拡張されたメモリ空間を含む記憶領域にデータアクセスを行うに際して、異なるメモリ空間にアクセスする際の処理時間を短縮できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態にかかる光トランシーバの構成を示す図である。
【図２】従来の光トランシーバにおけるメモリマップの例を示す図である。
【図３】コントローラの機能的構成を示す図である。
【図４】光トランシーバの非特権におけるメモリマップを示す図である。
【図５】光トランシーバの特権レベルにおけるメモリマップを示す図である。
【図６】光トランシーバとホストデバイスとの間のＩ２Ｃバスにおけるハンドシェークプロトコルを示すフローチャートである。
【図７】光トランシーバの実装例を示す模式図である。
【図８】ホストデバイスから光トランシーバに対するアクセスにおけるＩ２Ｃバスのシーケンス図である。
【図９】従来の光トランシーバに対するアクセスと本実施形態にかかる光トランシーバに対するアクセスとの比較を示すシーケンス図である。
【発明を実施するための形態】
【００２５】
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。
【００２６】
再び図１を参照して、本実施の形態に係る光トランシーバ１０の構成を説明する。光トランシーバ１０は、コントローラ１、トランシーバＩＣ１２（トランシーバ回路）、送信光サブアセンブリ（ＴＯＳＡ：Transmitter  Optical  Sub-Assembly）１８及び受信光サブアセンブリ（ＲＯＳＡ：Receiver  Optical  Sub-Assembly）１９等により構成される。コントローラ１には、ＥＥＰＲＯＭ１１が接続されている。なお、本実施形態の光トランシーバ１０は、例えば、活線挿抜が可能な光トランシーバである。
【００２７】
コントローラ１は、トランシーバＩＣ１２の制御を行うための制御回路を含んで構成されており、例えばＳＰＩ（Serial  Peripheral  Interface）といった所定のシリアル通信プロトコルによりトランシーバＩＣ１２と通信を行うと共に、ホストデバイス２０とシリアルバスの一種であるＩ２Ｃバス３０により通信を行うことにより、ホストデバイス２０により制御される。
【００２８】
また、コントローラ１は、ＬＤＤ１４の動作を停止するために、ホストデバイス２０から供給された「ＴｘＤＩＳＡＢＬＥ」信号をトランシーバＩＣ１２のＬＤＤ１４に供給する。さらに、コントローラ１は、「ＴｘＦＡＵＬＴ」信号をホストデバイス２０に送信する。「ＴｘＦＡＵＬＴ」信号は、ＴＯＳＡ１８のＬＤ（Ｌａｓｅｒ  Ｄｉｏｄｅ）の発光不可を示す信号である。なお、「ＴｘＤＩＳＡＢＬＥ」、「ＴｘＦＡＵＬＴ」といった信号は、光トランシーバの分野において標準化されたものである。コントローラ１の機能の詳細については後述する。
【００２９】
トランシーバＩＣ１２は、ＴＯＳＡ５１のレーザダイオードを駆動するドライバであるＬＤＤ（Leaser  Diode  Driver）１４、ＲＯＳＡ５２のフォトダイオードからの信号を処理するための制限増幅器（ＬＩＡ：Limiting  Amp）１５、ＡＰＣ（Automatic  Power  Control）１６等により構成されており、例えば１チップＩＣとして構成される。コントローラ１は、ＬＤＤ１４、ＬＩＡ１５、ＡＰＣ１６等を制御及びモニタすることができる。
【００３０】
コントローラ１は、ＬＤＤ１４、ＬＩＡ１５、ＡＰＣ１６等のための設定値や各種の閾値を提供することができる。また、コントローラ１は、ＬＤＤ１４のレーザダイオードバイアス電流やレーザダイオード変調電流を制御するためのＤＡＣ（Digital  to  Analog  Converter）や、内部温度、動作電圧、ＬＤＤ１４のレーザダイオードバイアス電流及びレーザダイオード変調電流、並びにＬＤの光出力パワー値及びＰＤ（Ｐｈｏｔｏ  Ｄｉｏｄｅ）の光入力パワー値を取り込むためのＡＤＣ（Analog  to  Digital  Converter）を内蔵している。これらのパラメータは、光トランシーバの分野において標準化されたものである。
【００３１】
ＴＯＳＡ１８は、レーザダイオードを備えた光送信サブアセンブリである。一方、ＲＯＳＡ１９は、フォトダイオードを備えた光受信サブアセンブリである。
【００３２】
ＬＤＤ１４は、外部から供給される「ＴＤ＋／ＴＤ−」信号に基づいて、ＴＯＳＡ１８のレーザダイオードを駆動する。一方、ＬＩＡ１５は、ＲＯＳＡ５２のフォトダイオードからの信号を処理すると共に、「ＲＤ＋／ＲＤ−」信号を外部に送出する。ＡＰＣ１６は、レーザダイオードの光出力を一定にするための制御回路であり、ＤＡＣ（Digital  to  Analog  Converter）１７を含んでいる。ＤＡＣ１７は、レーザダイオードにおける目標とする出力を設定する。
【００３３】
ホストデバイス２０は、光トランシーバ１０を制御するための上位に位置するコントローラであり、例えばＦＰＧＡ（Field  Programmable  Gate  Array）により構成される。
【００３４】
次に、コントローラ１の構成及び機能について説明する。図３は、コントローラ１の機能的構成を示す図である。図３に示すように、コントローラ１は、ＣＰＵ１０１、ＲＯＭ１０８及びＲＡＭ１０９、並びに各種の通信Ｉ／Ｆ１０２〜１０４、外部入力ピン１０５、外部出力ピン１０６、温度センサ１０７等を構成するための周辺回路により構成される。本実施形態のコントローラ１は、ホストデバイス２０、トランシーバＩＣ１２及びＥＥＰＲＯＭ１１のそれぞれと、Ｉ２Ｃバスインターフェース１０２、ＳＰＩインターフェース１０３及びＳＰＩインターフェース１０４を介して通信する。ＲＯＭ１０８は、コントローラ１を動作させるためのプログラム１１０を含んでおり、ＣＰＵ１０１がプログラム１１０を読み込んで動作することにより、コントローラ１の各機能が実現される。
【００３５】
図４及び図５は、メモリマップＭの一例を示す図である。メモリマップＭにより定義されている各記憶領域は、例えば、ＥＥＰＲＯＭ１１、コントローラ１内に設けられたレジスタ（図示せず）、及びＲＡＭ１０９（図３参照）に設けられている。メモリマップＭの詳細については後述する。
【００３６】
ＣＰＵ１０１は、判定したセキュリティレベルに基づいて、図４に示すメモリマップＭ１０，Ｍ１２、及び図５に示すメモリマップＭ１０，Ｍ１２，Ｍ２４，Ｍ２６のいずれかにメモリマップＭを切り替える。セキュリティレベルには、非特権レベル及び特権レベルの少なくとも２つのレベルがある。非特権レベルである場合には、ＣＰＵ１０１は、メモリマップＭ１０，Ｍ１２により定義される記憶領域にアクセスできる。一方、特権レベルである場合には、ＣＰＵ１０１は、メモリマップＭ１０，Ｍ１２に加えて，メモリマップＭ２４，Ｍ２６により定義される記憶領域にアクセスできる。なお、メモリマップＭ１０，Ｍ１２により定義される記憶領域及びメモリマップＭ２４，Ｍ２６により定義される記憶領域はそれぞれ、本発明における基本領域及び拡張領域に相当する。
【００３７】
Ｉ２Ｃインターフェース１０２は、Ｉ２Ｃバス３０に接続されており、光トランシーバ１０に予め割り当てられた所定のスレーブアドレスを受信したときに所定の応答信号であるＡｃｋ信号を送信することにより応答し、ホストデバイス２０からのメモリアドレスを指定したアクセスを受け付けるインターフェースである。
【００３８】
ＣＰＵ１０１は、ホストデバイス２０からＩ２Ｃバス３０及びＩ２Ｃインターフェース１０２を介してパスワードを受信し、受信したパスワードを、メモリマップＭ１２のパスワード領域ＰＷに記憶させる。そして、ＣＰＵ１０１は、記憶させたパスワードを予め設定されたパスワードと比較し、それらが同一である場合には、セキュリティレベルを特権レベルに変更する。一方、受信したパスワードが予め記憶していたパスワードと異なる場合には、ＣＰＵ１０１は、セキュリティレベルを非特権レベルに維持する。ここで、パスワードが一致しない場合とは、例えば、ホストデバイス２０がベンダー以外により動作させられる場合である。特権レベルは、記憶領域が拡張された状態に相当する。
【００３９】
上記の動作は、コントローラ１により実施される。即ち、ホストデバイス２０からのパスワードの受信、パスワード領域ＰＷに書き込まれたパスワードと予め記憶されていたパスワードとの比較は、光トランシーバ１０の初期化及び起動時、所定時間間隔、または、パスワード領域ＰＷへの書き込みが行われたことを検出したときのいずれのタイミングで行われることとしてもよい。ＣＰＵ１０１は、ＳＰＩ１０４を介してＥＥＰＲＯＭ１１にアクセスできる。次に、ＳＰＩ１０４の動作、２種類のセキュリティレベルにおけるＳＰＩ１０４を介したＥＥＰＲＯＭ１１に対するアクセス、及びＥＥＰＲＯＭ１１を反映したメモリマップＭについて、図４及び図５を参照して説明する。
【００４０】
非特権レベルにおいて、ＣＰＵ１０１がスレーブアドレスＡ０ｈまたはＡ２ｈを受信すると、コントローラ１は、まず、Ａｃｋ信号をＩ２Ｃバス３０を介してホストデバイス２０に返信することによりアクセスを受け付け、続けて、所定のメモリアドレスを受信する。スレーブアドレスがＡ０ｈである場合には、コントローラ１は、ＥＥＰＲＯＭ１１のメモリマップＭ１０に定義される領域に対するアクセスを行う。メモリマップＭ１０には、光トランシーバのシリアルＩＤ、「ＶＥＮＤＥＲ  ＳＰＥＣＩＦＩＣ  ＤＡＴＡ」といった記憶領域が定義されている。メモリマップＭ１０におけるその他の領域は、将来の使用のための予備領域とされている。
【００４１】
一方、スレーブアドレスがＡ２ｈである場合には、コントローラ１は、メモリマップＭ１２により定義される記憶領域に対するアクセスを行う。メモリマップＭ１２には、「アラーム閾値」、「計算定数」といった設定値、「診断パラメータ」といった光トランシーバ１０の診断を行うためのパラメータ、上記のパスワード領域ＰＷ、メモリの拡張領域を指定するためのインデックステーブルＴＢ等の記憶領域が定義されている。メモリマップＭ１２におけるその他の領域には、ユーザ書き換え可能領域及び「ＶＥＮＤＥＲ  ＳＰＥＣＩＦＩＣ  ＤＡＴＡ」といった記憶領域が設定されている。
【００４２】
ホストデバイス２０は、Ｉ２Ｃバス３０を介して、スレーブアドレスＡ２ｈを指定したアクセスにより、パスワード領域ＰＷにパスワードを書き込むことができる。パスワードＰＷの領域に所定の値が書き込まれると、ＣＰＵ１０１は、セキュリティレベルを特権レベルに変更する。
【００４３】
次に、特権レベルにおけるコントローラ１の動作を説明する。特権レベルでは、スレーブアドレスＡ０ｈ及びＡ２ｈに加えて、スレーブアドレスＡ４ｈ及びＡ６ｈをコントローラ１が受信したときにも、コントローラ１は、Ｉ２Ｃバス３０を介してＡｃｋ信号をホストデバイス２０に返信することにより応答する。ここで、スレーブアドレスＡ４ｈ及びＡ６ｈは、本発明における拡張スレーブアドレスに相当する。光トランシーバ１０には、Ｉ２Ｃバスにおいて２つのスレーブアドレス（Ａ０ｈ、Ａ２ｈ）が与えられているので、これらの拡張スレーブアドレス（Ａ４ｈ、Ａ６ｈ）は、Ｉ２Ｃバスにおいて光トランシーバ１０が使用できないスレーブアドレスとして定義されている。
【００４４】
Ｉ２Ｃバス標準によれば、Ｉ２Ｃバス３０に接続された光トランシーバ１０は、Ａｃｋ信号を返信することにより、本実施形態におけるホストデバイス２０のようなマスタデバイスに対して応答することができ、Ｉ２Ｃバス３０に接続されたホストデバイス２０は、ターゲットとなる光トランシーバを識別できる。また、Ｉ２Ｃバス３０に接続された光トランシーバ１０は、Ａｃｋ信号を返信して応答するスレーブアドレスを、Ｉ２Ｃバス３０上の他のデバイスに依存せずに決定することができる。非特権レベルのときと同様に、ホストデバイス２０は、リード／ライトの種別を示すフラグと共に、メモリアドレスをコントローラ１に送出する。なお、本実施形態では、スレーブアドレスＡ０ｈ及びＡ２ｈに加えて、Ａ４ｈ及びＡ６ｈといった２つのスレーブアドレスに対して拡張して応答することとしているが、拡張して応答するスレーブアドレスの数は、２つには限られず、１つであっても、３つ以上のさらに多数であってもよい。
【００４５】
コントローラ１は、リードまたはライトといったオペレーションモード及びメモリアドレスと共に取得したスレーブアドレスに基づいて、ＥＥＰＲＯＭ１１に対するアクセスを行う。スレーブアドレスがＡ０ｈ及びＡ２ｈである場合には、コントローラ１は、非特権レベルのときと同様に、メモリマップＭ１０及びメモリマップＭ１２に基づいて、記憶領域に対するアクセスを行う。
【００４６】
一方、受信したスレーブアドレスがＡ４ｈ、Ａ６ｈである場合には、コントローラ１は、メモリマップＭ２４及びメモリマップＭ２６に基づいて、ベンダー書き換え可能領域１〜３を含むデータ領域ＭＡ１〜ＭＡ３に対するアクセスを行う。ベンダー書き換え可能領域１〜３は、例えば、光トランシーバ１０の製造・調整工程において用いられるような各種のデータを記憶させるために用いられる領域である。
【００４７】
続いて、図６を用いて、特権レベル及び非特権レベルといったセキュリティレベルに応じたコントローラ１の動作について説明する。図８は、コントローラ１の動作を示すフローチャートである。Ｉ２Ｃインターフェース１０２は、Ｉ２Ｃバス３０にドライブされる信号を監視・受信しており、Ｉ２Ｃバス３０を介してスレーブアドレスを受信したか否かを判定する（Ｓ１）。スレーブアドレスを受信した場合には、コントローラ１は、現在のセキュリティレベルを判定する（Ｓ２）。
【００４８】
セキュリティレベルが特権レベルである場合には、応答すべきスレーブアドレスはＡ０ｈ、Ａ２ｈ、Ａ４ｈ及びＡ６ｈであるので、コントローラ１は、ステップＳ１において受信したスレーブアドレスがＡ０ｈ、Ａ２ｈ、Ａ４ｈ及びＡ６ｈのいずれかに該当するか否かを判定する（Ｓ３）。受信したスレーブアドレスがＡ０ｈ、Ａ２ｈ、Ａ４ｈ及びＡ６ｈのいずれかに該当する場合には、コントローラ１は、Ｉ２Ｃバス３０にＡｃｋ信号を返信して応答する（Ｓ４）。続いて、コントローラ１は、ホストデバイス２０との間でＩ２Ｃバス３０のプロトコルに従った送受信処理を行う（Ｓ５）。一方、受信したスレーブアドレスがＡ０ｈ、Ａ２ｈ、Ａ４ｈ及びＡ６ｈのいずれにも該当しない場合には、コントローラ１は、Ｉ２Ｃバス３０にＮａｃｋ信号を返信する（Ｓ６）。
【００４９】
セキュリティレベルが非特権レベルである場合には、応答すべきスレーブアドレスはＡ０ｈ及びＡ２ｈであるので、コントローラ１は、ステップＳ１において受信したスレーブアドレスがＡ０ｈ及びＡ２ｈのいずれかに該当するか否かを判定する（Ｓ７）。受信したスレーブアドレスがＡ０ｈ及びＡ２ｈのいずれかに該当する場合には、コントローラ１は、Ｉ２Ｃバス３０にＡｃｋ信号を返信して応答する（Ｓ８）。続いて、コントローラ１は、ホストデバイス２０との間でＩ２Ｃバス３０のプロトコルに従った送受信処理を行う（Ｓ９）。一方、受信したスレーブアドレスがＡ０ｈ及びＡ２ｈのいずれにも該当しない場合には、コントローラ１は、Ｉ２Ｃバス３０にＮａｃｋ信号を返信する（Ｓ１０）。
【００５０】
次に、図７を参照して、本実施形態の光トランシーバ１０の実装例について説明する。図７（ａ）は、光トランシーバ１０が製品、装置等に実装された例を示す模式図である。図７（ｂ）は、製造行程及び出荷検査工程における光トランシーバ１０の実装例を示す模式図である。
【００５１】
図７（ａ）に示すように、光トランシーバ１０は、Ｉ２Ｃバス３０Ａを介してマスタデバイスであるホストデバイス２０と接続されており、光トランシーバ１０には、スレーブアドレスＡ０ｈ及びＡ２ｈが仕様により割り当てられている。また、Ｉ２Ｃバス３０Ａにはその他ＩＣ／部品４２が接続されており、その他ＩＣ／部品４２にはスレーブアドレスＡ４ｈ、Ａ６ｈ等が割り当てられている。従って、光トランシーバ１０がスレーブアドレスＡ０ｈ，Ａ２ｈ以外のスレーブアドレス（例えば、Ａ４ｈ）に応答すると、光トランシーバ１０とその他ＩＣ／部品４２との間でアドレスやＡｃｋ信号の衝突といった不具合が発生することとなる。また、図５に示すデータ領域ＭＡ１〜ＭＡ３は、製造工程及び検査工程において用いられるデータが記憶されているので、製品、装置等に実装された状態において、ユーザやカスタマによるデータ領域ＭＡ１〜ＭＡ３に対するアクセスが不可能であることが好ましい。このため、製品、装置等に実装された場合には、光トランシーバ１０は、非特権レベルの状態で使用される。
【００５２】
一方、図７（ｂ）に示す製造工程及び検査工程における実装例では、光トランシーバ１０は、Ｉ２Ｃバス３０Ｂを介してホストデバイス２０と接続されており、Ｉ２Ｃバス３０Ｂに他のデバイスは接続されていない。ホストデバイス２０は、ＵＳＢ等の規格に従ってコンピュータ４０と通信可能に接続されており、コンピュータ４０を用いてホストデバイス２０を制御することにより、光トランシーバ１０の製造工程及び検査工程を実施する。この場合には、光トランシーバ１０以外の他のスレーブデバイスがＩ２Ｃバス３０Ｂに接続されていないので、Ｉ２Ｃバスの仕様において光トランシーバ１０に割り当てられたスレーブアドレスＡ０ｈ，Ａ２ｈ以外のスレーブアドレスに対して光トランシーバ１０が応答しても、アドレスやＡｃｋ信号の衝突といった問題は発生しない。従って、ホストデバイス２０は、Ａ４ｈ、Ａ６ｈといったスレーブアドレスを指定した光トランシーバ１０に対するアクセスを行うことにより、データ領域ＭＡ１〜ＭＡ３に対するデータのリード／ライトを行うことができる。
【００５３】
次に、図８及び図９を用いて、ホストデバイス２０から光トランシーバ１０に対するＩ２Ｃバス３０を介したアクセスの詳細を説明する。図８は、セキュリティレベルが非特権レベルから特権レベルに移行した際のタイミングチャートである。図中の「Ｓ」、「Ａ」、「Ｎ」、「Ｐ」、「Ｗ」及び「Ｒ」はそれぞれ、Ｉ２Ｃプロトコルにおける「Ｓｔａｒｔ  Ｃｏｎｄｉｔｉｏｎ」、「Ａｃｋ」、「Ｎａｃｋ」、「Ｓｔｏｐ  Ｃｏｎｄｉｔｉｏｎ」、「Ｗｒｉｔｅ」及び「Ｒｅａｄ」を表す。
【００５４】
タイミングチャートＴ１は、メモリマップＭ１０（図４参照）により定義される記憶領域におけるメモリアドレス００ｈのデータをリードする様子を示している。タイミングチャートＴ１では、まず、ホストデバイス２０は、ＷｒｉｔｅまたはＲｅａｄといったアクセスモードを示すフラグと共に、スレーブアドレスＡ０ｈをＩ２Ｃバスに設定する。アクセスモードは、スレーブアドレスに続いてＩ２Ｃバス上に設定されるデータセットが、Ｗｒｉｔｅモード時にはマスタデバイスからスレーブデバイスに、または、Ｒｅａｄモード時にはスレーブデバイスからマスタデバイスに転送されることを意味する。
【００５５】
アクセスモードは、スレーブアドレスにおける最下位ビットにより識別される。即ち、スレーブアドレスの最下位ビットの「０」は、アクセスモードがＷｒｉｔｅであることを示し、スレーブアドレスの最下位ビットの「１」は、アクセスモードがＲｅａｄであることを示す。Ｉ２Ｃプロトコルにおいて、スタートコンディション（Ｓｔａｒｔ  Ｃｏｎｄｉｔｉｏｎ）フラグに続く８ビットのデータは、アクセスモードのフラグを伴ったスレーブアドレスに相当するので、Ｉ２Ｃバスに接続されたスレーブデバイスは、そのスレーブアドレスを認識できる。スレーブデバイスは、自デバイスに割り当てられたスレーブアドレスとＩ２Ｃバスに設定されたアドレスとが同一である場合には、Ａｃｋ信号をＩ２Ｃバスに設定することにより直ちに応答する。
【００５６】
ホストデバイス２０は、スレーブデバイスからのＡｃｋ信号を認識する。これは、ホストデバイス２０が設定したスレーブアドレスに該当するスレーブデバイスが、Ｉ２Ｃバス上に少なくとも１つ存在することを意味する。そして、ホストデバイス２０は、所定のメモリアドレス００ｈをＩ２ＣバスにＡｃｋ信号に続けて設定する。所定のメモリアドレス００ｈは、後に続くＲｅａｄモードにおいてアクセスされるアドレスである。メモリアドレス００ｈに応じた光トランシーバ１０によりＡｃｋ信号がＩ２Ｃバスに設定された後に、光トランシーバ１０は、メモリマップＭ１０に定義される記憶領域におけるメモリアドレス００ｈに記憶されたデータを準備する。
【００５７】
ホストデバイス２０は、スタートコンディションフラグの後に、再びＲｅａｄモードのフラグを伴ったスレーブアドレスＡ０ｈをＩ２Ｃバスに設定する。そして、光トランシーバ１０は、Ａｃｋ信号及びメモリアドレス００ｈに記憶されていたデータをＩ２Ｃバスに設定することにより、ホストデバイス２０に対して応答する。アドレスとデータは、最上位ビットから最下位ビットまで連続してＩ２Ｃバスに設定される。
【００５８】
タイミングチャートＴ２は、ホストデバイス２０がスレーブアドレスＡ４ｈを指定したアクセスを試みる様子を示している。光トランシーバ１０は、起動時において非特権レベルの状態にある。従って、タイミングチャートＴ２に示すように、ホストデバイス２０からスレーブアドレスＡ４ｈ（Ｗｒｉｔｅ）が送信されても、光トランシーバ１０はＡｃｋ信号をＩ２Ｃバスに設定することにより応答することなく、「Ｎａｃｋ」により応答している。
【００５９】
タイミングチャートＴ３は、ホストデバイス２０が、特権レベルの状態に移行するためのパスワードをパスワード領域ＰＷに書き込む様子を示している。タイミングチャートＴ３では、スタートコンディションフラグに引き続き、ホストデバイス２０が、Ｗｒｉｔｅのフラグを伴うスレーブアドレスＡ２ｈをＩ２Ｃバスに設定すると、光トランシーバ１０がＡｃｋ信号により応答する。続いて、Ａｃｋ信号が認識されると、ホストデバイス２０は、メモリアドレス７ＢｈをＩ２Ｃバスに設定する。メモリアドレス７Ｂｈは、図４に示されるように、メモリマップＭ１２のパスワード領域ＰＷを指定するためのアドレスである。続いて、ホストデバイス２０は、パスワードのための４ｂｙｔｅのデータをＩ２Ｃバスに設定する。パスワードのためのデータは、光トランシーバ１０がストップコンディションフラグ（Ｐ：Ｓｔｏｐ  Ｃｏｎｄｉｔｉｏｎ）を受信するまで続けて設定される。
【００６０】
タイミングチャートＴ４は、ホストデバイス２０がスレーブアドレスＡ４ｈを指定して、メモリマップＭ２４（図５参照）により定義される記憶領域にアクセスを試みる様子を示している。タイミングチャートＴ４に示すように、スタートコンディションフラグに引き続き、ホストデバイス２０によりＷｒｉｔｅモードのフラグと共にスレーブアドレスＡ４ｈが設定されると、光トランシーバ１０は、セキュリティレベルが特権レベルに設定されているので、Ａｃｋ信号により応答している。このように、光トランシーバ１０は、非特権レベルのときにはスレーブアドレスＡ４ｈに対してＡｃｋ信号による応答を実施しないが（タイミングチャートＴ２参照）、特権レベルのときにはスレーブアドレスＡ４ｈに対してＡｃｋ信号により応答する。続いて、ホストデバイス２０は、メモリアドレス００ｈ、及びメモリアドレス００ｈにより指定される記憶領域に書き込むためのデータをＩ２Ｃバスに続けて設定する。光トランシーバ１０は、メモリアドレス００ｈ及びデータを続けて取得し、メモリマップＭ２４により定義される拡張領域にアクセスする。
【００６１】
タイミングチャートＴ５は、メモリマップＭ２４（図５参照）により定義される記憶領域（拡張領域）のメモリアドレス００ｈにより指定されるデータをリードする様子を示している。タイミングチャートＴ５では、まず、ホストデバイス２０が、Ｗｒｉｔｅモードのフラグと共にスレーブアドレスＡ４ｈをＩ２Ｃバスに設定すると、光トランシーバ１０は、Ａｃｋ信号を返信することにより応答する。次に、ホストデバイス２０がメモリアドレス００ｈをＩ２Ｃバスに設定すると、光トランシーバ１０は、再びＡｃｋ信号により応答する。光トランシーバ１０は、Ａｃｋ信号により応答した後、次のスレーブアドレスを受信する前に、メモリアドレス００ｈに記憶されていたデータを準備する。ホストデバイス２０は、メモリアドレス００ｈに対するＡｃｋ信号を受信すると、スタートコンディションフラグをＩ２Ｃバスに設定し、さらに、Ｒｅａｄモードのフラグと共にスレーブアドレスＡ４ｈをＩ２Ｃバスに設定する。このスレーブアドレスＡ４ｈに対し、光トランシーバ１０は、Ａｃｋ信号により応答し、さらに、メモリアドレス００ｈに記憶されていたデータをＩ２Ｃバスに設定する。そして、光トランシーバ１０は、Ｎａｃｋ信号及びストップコンディションフラグをアサートすることにより、データ転送処理を終了させる。
【００６２】
図９（ａ）は、従来の光トランシーバにおけるデータ領域ＭＡ０１（図２参照）へのアクセスの様子を示すタイミングチャートＴ６であり、図９（ｂ）は、本実施形態の光トランシーバ１０におけるデータ領域ＭＡ１（図５参照）へのアクセスの様子を示すタイミングチャートＴ７である。
【００６３】
従来の光トランシーバでは、メモリマップＭ５２におけるデータ領域ＭＡ０，ＭＡ０１〜ＭＡ０３に対するアクセスは、メモリマップＭ５２のテーブルＴＢにそれぞれ、データ「０１ｈ」、「０２ｈ」「０３ｈ」及び「０４ｈ」を書き込んだ上で、所定のメモリアドレスにアクセスすることにより可能となる。従って、図９（ａ）に示すタイミングチャートＴ６では、まず、スタートコンディションフラグに引き続き、Ｗｒｉｔｅモードのフラグと共にスレーブアドレスＡ２ｈがＩ２Ｃバスに設定される。続いて、インデックステーブルＴＢを指定するためのメモリアドレス７Ｆｈ、及びインデックステーブルＴＢに書き込むためのデータ０２ｈがＩ２Ｃバスに設定される。従来の光トランシーバは、インデックステーブルＴＢにデータ０２ｈが書き込まれることにより、データ領域ＭＡ０１に対するアクセスが可能となる。
【００６４】
この後に、スレーブアドレスＡ２ｈ（Ｗｒｉｔｅモード）、及びメモリアドレス８０ｈがホストデバイス２０から光トランシーバ１０に送信されることにより、データ領域ＭＡ０１における先頭のアドレス（８０ｈ）が指定される。続いて、スレーブアドレスＡ２ｈ（Ｒｅａｄモード）がホストデバイス２０から光トランシーバに送信されると、光トランシーバ１０は、データ領域ＭＡ０１のメモリアドレス８０ｈの領域から取得したデータをホストデバイスに返信する。
【００６５】
一方、本実施形態の光トランシーバ１０では、アクセスするデータ領域を指定するための、インデックステーブルＴＢといった所定の記憶領域に対するデータの書き込みを必要としない。従って、図９（ｂ）に示すタイミングチャートＴ７では、ホストデバイス２０が、スレーブアドレスＡ４ｈ（Ｗｒｉｔｅモード）、及びメモリアドレス００ｈを光トランシーバ１０に送信することにより、データ領域ＭＡ１における先頭のアドレス（００ｈ）が指定される。続いて、スレーブアドレスＡ４ｈ（Ｒｅａｄモード）がホストデバイス２０から光トランシーバ１０に送信されると、光トランシーバ１０は、データ領域ＭＡ１のメモリアドレス００ｈから連続して読み出したデータをホストデバイス２０に返信する。即ち、図９（ａ）及び図９（ｂ）に示すように、本実施形態の光トランシーバ１０では、従来の光トランシーバと比較して、データ領域ＭＡ１〜ＭＡ３に対するアクセスに要する処理サイクル及び処理時間を短縮することが可能となる。
【００６６】
以上説明したように、本実施形態の光トランシーバ１０では、パスワードＰＷの領域に所定のパスワードを書き込むことにより、セキュリティレベルが非特権レベルから特権レベルの状態に移行する。セキュリティレベルが特権レベルであるときには、ホストデバイス２０といったマスタデバイスは、Ｉ２Ｃバス３０からＡ４ｈ、Ａ６ｈといった拡張スレーブアドレスを指定してアクセスすることにより、非特権レベルの状態であるときにはアクセス不可能であった記憶領域（拡張領域）に、コントローラ１を介してアクセスすることができる。これにより、アクセス可能な記憶領域が拡張される。拡張領域に対するアクセスは、アクセス対象の記憶領域を指定するための特段のデータ書き込み等を事前に必要とせず、基本領域に対する通常のアクセスと同様の手続きにより実現される。従って、拡張領域にアクセスする際の処理時間の短縮が可能となる。
【００６７】
以上、本発明をその実施形態に基づいて詳細に説明したが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。従って、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変形が可能である。
【符号の説明】
【００６８】
１…コントローラ、１０…光トランシーバ、１１…ＥＥＰＲＯＭ、１４…ＬＤＤ、１５…ＬＩＡ、１８…ＴＯＳＡ、１９…ＲＯＳＡ、２０…ホストデバイス、３０，３０Ａ，３０Ｂ…Ｉ２Ｃバス、１０２…Ｉ２Ｃインターフェース、１２…トランシーバＩＣ、Ｍ，Ｍ１０，Ｍ１２，Ｍ２４，Ｍ２６…メモリマップ、ＭＡ０，ＭＡ０１〜ＭＡ０３…データ領域、ＭＡ１〜ＭＡ３…データ領域、ＰＷ…パスワード領域、ＴＢ…インデックステーブル。
【図１】
2012054771.tif 000003
【図２】
2012054771.tif 000004
【図３】
2012054771.tif 000005
【図４】
2012054771.tif 000006
【図５】
2012054771.tif 000007
【図６】
2012054771.tif 000008
【図７】
2012054771.tif 000009
【図８】
2012054771.tif 000010
【図９】
2012054771.tif 000011