(57)【要約】【課題】  オーディオ信号の振幅が負側に過大になったときのパルス幅変調信号の応答性を安定させる。【解決手段】  パルス幅変調回路１０は、クロック生成回路１１と、差動増幅回路１２と、第１充電電流生成回路１３と、第２充電電流生成回路１４と、スイッチＳＷ１〜ＳＷ４と、コンデンサＣ１，Ｃ２と、第１放電用定電流回路１５と、第２放電用定電流回路１６と、第１パルス生成回路１７と、第２パルス生成回路１８と、パルス合成回路１９と、充電開始電圧維持回路２０とを備える。充電開始電圧維持回路２０は、コンデンサＣ１、Ｃ２の電圧が定電流Ｉｄによる放電動作によって電圧Ｖａよりも低下しようとするときに、電源電圧をコンデンサＣ１、Ｃ２に供給することによって、コンデンサＣ１、Ｃ２の充電開始電圧がＶａよりも低下することを防止する。【選択図】図２
2012217118.tif 000002
【特許請求の範囲】
【請求項１】
基準クロックの一方レベルの期間に充電動作を実行させるための第１の制御信号と、前記基準クロックの他方レベルの期間に充電動作を実行させるための第２の制御信号とを生成する充電制御信号生成部と、
前記第１の制御信号により充電動作が実行された一方レベルの期間に続く他方レベルの期間に、前記充電動作で蓄積された電荷の放電動作を実行させるための第３の制御信号と、前記第２の制御信号により充電動作が実行された他方レベルの期間に続く一方レベルの期間に前記充電動作で蓄積された電荷の放電動作を実行させるための第４の制御信号とを生成する放電制御信号生成部と、
前記第１の制御信号に応じて入力信号のレベルに基づいて生成される充電電流により第１コンデンサを充電する充電動作と、前記第３の制御信号に応じて前記第１コンデンサの蓄積電荷を一定の放電電流で放電する放電動作とを実行し、前記放電動作を実行している各期間に前記第１コンデンサが放電開始時のレベルから基準レベルに変化するまでの放電時間をパルス幅とする第１のパルス信号を生成する第１のパルス信号生成部と、
前記第２の制御信号に応じて前記充電電流により第２コンデンサを充電する充電動作と、前記第４の制御信号に応じて前記第２コンデンサの蓄積電荷を前記放電電流で放電する放電動作とを実行し、前記放電動作を実行している各期間に前記第２コンデンサが放電開始時のレベルから前記基準レベルに変化するまでの放電時間をパルス幅とする第２のパルス信号を生成する第２のパルス信号生成部と、
前記第１のパルス信号生成部で生成される第１のパルス信号と前記第２のパルス信号生成部で生成される第２のパルス信号とを合成し、各パルスのパルス幅が前記入力信号のレベルに応じて変化するパルス幅変調信号を出力するパルス信号合成部と、
前記入力信号の負側の振幅が所定のレベルを超えるときに、前記第１コンデンサおよび前記第２コンデンサに電圧を供給することにより、前記第１コンデンサおよび前記第２コンデンサの電圧を所定電圧に維持させる電圧維持部とを備える、パルス幅変調回路。
【請求項２】
前記電圧維持部が、
前記電圧を供給する電圧源と、
カソードが前記第１コンデンサに接続され、アノードが前記電圧源に接続された第１ダイオードと、
カソードが前記第２コンデンサに接続され、アノードが前記電圧源に接続された第２ダイオードとを含む、請求項１に記載のパルス幅変調回路。
【請求項３】
前記電圧源が、
一端が第１電源に接続され、他端が前記第１ダイオードのアノードと、前記第２ダイオードのアノードとに接続された第１抵抗と、
一端が第２電源に接続され、他端が前記第１ダイオードのアノードと、前記第２ダイオードのアノードとに接続された第２抵抗と、
一端が前記第１抵抗と前記第２抵抗との接続点に接続され、他端が前記第２電源に接続された第３コンデンサとを含む、請求項２に記載のパルス幅変調回路。
【請求項４】
前記電圧源の電圧から前記第１ダイオードの両端電圧を減算した電圧が、前記所定電圧に設定され、
前記電圧源の電圧から前記第２ダイオードの両端電圧を減算した電圧が、前記所定電圧に設定されている、請求項２または３に記載のパルス幅変調回路。
【請求項５】
前記電圧維持部が、
前記電圧を供給する電圧源と、
第１端子が前記第１コンデンサに接続され、第２端子と制御端子とが前記電圧源に接続された第１トランジスタと、
第１端子が前記第２コンデンサに接続され、第２端子と制御端子とが前記電圧源に接続された第２トランジスタとを含む、請求項１に記載のパルス幅変調回路。
【請求項６】
前記電圧源が、
一端が第１電源に接続され、他端が前記第１トランジスタの制御端子と、前記第２トランジスタの制御端子とに接続された第１抵抗と、
一端が第２電源に接続され、他端が前記第１トランジスタの制御端子と、前記第２トランジスタの制御端子とに接続された第２抵抗と、
一端が前記第１抵抗と前記第２抵抗との接続点に接続され、他端が前記第２電源に接続された第３コンデンサとを含む、請求項５に記載のパルス幅変調回路。
【請求項７】
前記電圧源の電圧から、前記第１トランジスタの制御端子−第１端子間電圧を減算した電圧が、前記所定電圧に設定され、
前記電圧源の電圧から、前記第２トランジスタの制御端子−第１端子間電圧を減算した電圧が、前記所定電圧に設定されている、請求項５または６に記載のパルス幅変調回路。
【請求項８】
前記電圧維持部が、前記入力信号の負側の振幅が所定のレベルを超えるときに、前記第１コンデンサおよび前記第２コンデンサに電圧を供給し、前記入力信号の負側の振幅が所定のレベルを超えないときに、前記第１コンデンサおよび前記第２コンデンサに電圧を供給しないように、前記電圧源の電圧値を変化させる、請求項２または５に記載のパルス幅変調回路。
【請求項９】
前記電圧源が、前記第１のパルス信号生成部によって生成される前記第１のパルス信号が供給され、前記第１のパルス信号がハイレベルのときに前記第１のパルス信号の電圧によって充電され、前記第１のパルス信号がローレベルのときに前記第１のパルス信号の電圧によって充電された電圧が放電される第３コンデンサを含み、前記電圧源の電圧値には前記第１のパルス信号の電圧によって充電された前記第３コンデンサの充電電圧が加算されことにより前記電圧源の電圧値を変化させる、請求項８に記載のパルス幅変調回路。
【請求項１０】
前記電圧源が、
一端が所定電位に接続され、他端が前記第１ダイオードのアノードと、前記第２ダイオードのアノードとに接続された第１抵抗と、
一端が前記第１抵抗の他端に接続され、他端が前記所定電位に接続された第３コンデンサと、
一端が前記第１コンデンサの一端に接続された第２抵抗と、
カソードが前記第２抵抗の他端に接続され、アノードには前記第１のパルス信号が供給される第３ダイオードとを含む、請求項２に記載のパルス幅変調回路。
【請求項１１】
前記電圧源が、
一端が所定電位に接続され、他端が前記第１トランジスタの制御端子と、前記第２トランジスタの制御端子とに接続された第１抵抗と、
一端が前記第１抵抗の他端に接続され、他端が前記所定電位に接続された第３コンデンサと、
一端が前記第１コンデンサの一端に接続された第２抵抗と、
カソードが前記第２抵抗の他端に接続され、アノードには前記第１のパルス信号が供給される第３ダイオードとを含む、請求項５に記載のパルス幅変調回路。
【請求項１２】
請求項１〜１１のいずれかに記載のパルス幅変調回路を備える、スイッチングアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調回路およびスイッチングアンプに関する。
【背景技術】
【０００２】
オーディオ信号をその振幅に応じてデューティ比が変化するパルス幅変調信号に変換するパルス幅変調回路が提案されている。図１４はパルス幅変調回路を示す回路図であり、図１５，図１６は、パルス幅変調回路の各信号の電圧波形を示すタイミングチャートである。
【０００３】
パルス幅変調回路５１は、基準クロック生成回路５４と、デッドタイム生成回路５５と、立下りエッジ検出回路５６と、充電電流生成回路５７と、放電用の定電流源５８と、電流バイパス回路５９と、スイッチＳＷ１１〜ＳＷ１４と、コンデンサＣ１１，Ｃ１２と、第１，第２ＲＳフリップフロップ回路６０，６１と、ＮＡＮＤ回路からなる信号出力回路６２とによって構成されている。
【０００４】
パルス幅変調回路５１では、充電電流生成回路５７によってオーディオ信号ｅSからコンデンサＣ１１，Ｃ１２を充電するための電流信号Ｉｊ（以下、「充電電流Ｉｊ」という。）が生成され、基準クロック生成回路５４によって基準クロックＭＣＬＫが生成される。
【０００５】
充電電流ＩｊはＩｊ＝Ｉｃ±Δｉで表される。−Ｖｃｃと抵抗Ｒ１１，Ｒ１２とによってオペアンプ６３の出力端のバイアス電圧が決定され、Ｉｃ（＞０）は、当該バイアス電圧と、抵抗Ｒ１４、トランジスタＱ１１及び電圧６４とによって決定される。また、±Δｉはオーディオ信号ｅS（交流電圧信号）を電圧−電流変換した電流分である。
【０００６】
デッドタイム生成回路５５によって基準クロックＭＣＬＫに基づき、コンデンサＣ１１の充電動作を制御する第１切換信号φ１と第２コンデンサＣ１２の充電動作を制御する第２切換信号φ２とが生成される（図１５（ｂ），（ｃ）参照）。第１ＲＳフリップフロップ回路６０によってコンデンサＣ１１の放電動作を制御する第３切換信号φ３が生成され（図１５（ｆ）参照）、第２ＲＳフリップフロップ回路６１によって第２コンデンサＣ１２の放電動作を制御する第４切換信号φ４が生成される。
【０００７】
コンデンサＣ１１は、スイッチＳＷ１１によって第１切換信号φ１のオン期間（ハイレベルの期間）にだけ充電電流生成回路５７からの充電電流Ｉｊ（＝Ｉｃ±Δｉ）が供給されることにより充電される。この充電により、コンデンサＣ１１は第１切換信号φ１のオン期間に電圧Ｖａからオーディオ信号ｅSの振幅Ｅに応じた電圧Ｖｃ(以下、「充電終了電圧Ｖｃ」という。)まで上昇する（図１５（ｂ），（ｅ）参照）。なお、図１５（ｅ）では、電圧波形Ｌ１では、充電終了電圧ＶｃはＶｍとなっており、電圧波形Ｌ２，Ｌ３では、充電終了電圧ＶｃはＶｃｃとなっている。
【０００８】
第１切換信号φ１のオフ期間（ローレベルの期間）では、立下りエッジ検出回路５６による第１切換信号φ１の立下り（ローレベル反転）を検出した第１セット信号ｓｅｔ１（一瞬ローレベルに下がる信号）が第１ＲＳフリップフロップ回路６０のセット端子に入力されると、第１ＲＳフリップフロップ回路６０の一方の出力端子から出力される第３切換信号φ３がハイレベルに反転し、スイッチＳＷ１３によって定電流源５８からの一定の電流Ｉｄ（以下、「放電電流Ｉｄ」という。）がコンデンサＣ１１に供給され、これによりコンデンサＣ１１の放電が開始される（図１５（ｄ），（ｅ），（ｆ）参照）。
【０００９】
放電開始後にコンデンサＣ１１の電圧が充電終了電圧Ｖｃから所定の閾値電圧Ｖｔｈ（第１ＲＳフリップフロップ回路６０におけるハイレベルとローレベルを分ける閾値電圧）に低下すると、その電圧が第１リセット信号ｒｅｓ１として第１ＲＳフリップフロップ回路６０に入力され、第３切換信号φ３がローレベルに反転し、スイッチＳＷ１３によって定電流源５８が電気的に切り離される。第３切換信号φ３がローレベルに反転してもスイッチＳＷ１３が実際にオフ動作するまでに僅かのタイムラグがあるので、このタイムラグの間にコンデンサＣ１１の電圧は閾値電圧Ｖｔｈより僅かに低い電圧Ｖａに低下する。この電圧Ｖａは第１切換信号φ１のオフ期間（放電期間）が終了するまで保持され（図１５（ｅ），（ｆ）参照）、次の充電期間における充電開始時の電圧となる。
【００１０】
従って、電圧Ｖａは、第１切換信号φ１の各オン期間（充電期間）における充電開始時の電圧（以下、「充電開始電圧Ｖａ」という。）となり、コンデンサＣ１１をオーディオ信号ｅSの振幅Ｅに応じた充電終了電圧Ｖｃに上昇させる際の基準電圧となっている。
【００１１】
第１ＲＳフリップフロップ回路６０の他方の出力端子から出力される出力ｒｓｏｕｔ１は、第１セット信号ｓｅｔ１が入力されると、ローレベルに反転し、その後、第１リセット信号ｒｅｓ１が入力されると、ハイレベルに反転する。すなわち、第１ＲＳフリップフロップ回路６０の他方の出力端子からは、放電期間毎にコンデンサＣ１１の放電時間（充電終了電圧Ｖｃから閾値電圧Ｖｔｈに低下するまでの時間）と同一のパルス幅を有するパルス信号からなる出力ｒｓｏｕｔ１が出力される（図１５（ｇ）参照）。
【００１２】
コンデンサＣ１２についてもコンデンサＣ１１と同様の充放電制御が行われ、第２ＲＳフリップフロップ回路６１の他方の出力端子から、放電期間毎にコンデンサＣ１２の放電時間（充電終了電圧Ｖｃから閾値電圧Ｖｔｈに低下するまでの時間）と同一のパルス幅を有するパルス信号からなる出力ｒｓｏｕｔ２が出力される。
【００１３】
コンデンサＣ１２の充放電動作は第２切換信号φ２に基づいて制御されるので、その充放電期間はコンデンサＣ１１の充放電期間に対して基準クロックＭＣＬＫの半周期分だけずれている。従って、出力ｒｓｏｕｔ１のパルス信号と出力ｒｓｏｕｔ２のパルス信号は基準クロックＭＣＬＫの半周期毎に交互に生成される。
【００１４】
信号出力回路６２から出力ｒｓｏｕｔ１と出力ｒｓｏｕｔ２を合成したパルス幅変調信号ＰＷＭｏｕｔが出力される（図１５（ｈ）参照）。
【００１５】
図１５（ｅ）に示す実線Ｌ１は、コンデンサＣ１１の充放電波形であってオーディオ信号ｅSが無信号（Δｉ＝０）の場合の波形を示している。オーディオ信号ｅSが無信号（Δｉ＝０）の場合は、コンデンサＣ１１は直流バイアス電流Ｉｃによって充電されるが、この直流バイアス電流Ｉｃは、充電終了電圧Ｖｃが第１ＲＳフリップフロップ回路６０の電源電圧Ｖｃｃと閾値電圧Ｖｔｈの中点の電位Ｖｍ（≒（Ｖｃｃ−Ｖｔｈ）／２、以下、「中点電圧Ｖｍ」という。）になるように設定されている。
【００１６】
オーディオ信号ｅSの振幅Ｅが正の場合（Ｉｊ＝Ｉｃ＋Δｉの場合）には、その振幅Ｅの大きさに応じて実線Ｌ１よりも充電波形の傾きが急となり、オーディオ信号ｅSの振幅Ｅが所定のレベル（このレベルを「＋Ｅｓ」とする。）以上に過大になると、一点鎖線Ｌ２や二点鎖線Ｌ３に示すように、充電終了電圧Ｖｃはほぼ第１ＲＳフリップフロップ回路６０の電源電圧＋Ｖｃｃ（正確には電源電圧＋Ｖｃｃ＋ＮＡＮＤ回路の入力端に組み込まれている保護ダイオードの順方向電圧）にクリップされ続けるので、固定される。従って、オーディオ信号ｅSの正側の振幅Ｅが過大になっているときには、その振幅Ｅの大きさに関係なく、パルス幅変調信号ＰＷＭｏｕｔのパルス幅は固定される。
【００１７】
一方、オーディオ信号ｅSの振幅Ｅが負の場合（Ｉｊ＝Ｉｃ−Δｉの場合）には、その振幅Ｅの大きさに応じて実線Ｌ１よりも充電波形の傾きが緩やかとなり、オーディオ信号ｅSの振幅Ｅが所定のレベル（このレベルを「−Ｅｓ」とする。）以上に過大になると、充電電流Ｉｊは「０」にクリップされるので、その充放電波形は、図１６の（ｅ）に示すようになる。
【００１８】
この場合は、コンデンサＣ１１及び第２コンデンサＣ１２の電圧が各充電期間に閾値電圧Ｖｔｈ以上に上昇しないので、各放電期間に放電時間に相当するパルス幅のパルス信号を有する出力ｒｓｏｕｔ１及び出力ｒｓｏｕｔ２が生成されず、パルス幅変調信号ＰＷＭｏｕｔはパルス信号にはならず、図１６の（ｈ）に示すように、ローレベルに固定されることになる。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００８−２０６１２８号
【特許文献２】特開２００９−１４１４０８号
【特許文献３】特開２０１０−２７３３２６号
【発明の概要】
【発明が解決しようとする課題】
【００２０】
パルス幅変調回路５１におけるパルス幅変調信号ＰＷＭｏｕｔの生成方法では、各放電期間におけるコンデンサＣ１１，Ｃ１２の放電時間をオーディオ信号ｅSの振幅Ｅに対応させることを基本としているが、その放電時間は、コンデンサＣ１１，Ｃ１２の充電開始電圧Ｖａを基準とした充電終了電圧Ｖｃによって決定されるので、各充電期間における充電開始電圧Ｖａは、振幅Ｅがクリップされる場合も含めてオーディオ信号ｅSの振幅Ｅがどのように変化しても安定していることが重要である。
【００２１】
しかし、オーディオ信号ｅSの振幅ＥがＥ＜−Ｅｓの範囲まで負側に過大になると、充電電流Ｉｊがほぼ０にまで低下するので、このような状態が続いているときには、図１６の（ｅ）に示されるように、コンデンサＣ１１及びコンデンサＣ１２は、各充電期間で充電開始電圧Ｖａから閾値電圧Ｖｔｈ以上に充電されなくなる。このため、上記したように、各充電期間に続く放電期間で放電時間が生じないことになり、パルス幅変調信号ＰＷＭｏｕｔのレベルはローレベルのままで変化しないことになる（図１６の（ｈ）の波形参照）。
【００２２】
パルス幅変調信号ＰＷＭｏｕｔのレベルがローレベルに固定されている状態ではそのパルス幅変調信号ＰＷＭｏｕｔを再生した音に歪が生じることになるが、パルス幅変調信号ＰＷＭｏｕｔの波形自体は振幅Ｅが−Ｅｓにクリップされたオーディオ信号ｅSを反映したものであるので、その現象は上記のパルス幅変調信号ＰＷＭｏｕｔの生成方法に特有の問題ではないが、各充電期間にコンデンサＣ１１，Ｃ１２の電圧が閾値電圧Ｖｔｈ以上に上昇しなくなることは充電開始電圧Ｖａを不安定にさせるので、上記のパルス幅変調信号ＰＷＭｏｕｔの生成方法では重要な問題である。
【００２３】
すなわち、図１６の期間Ｔ１において、オーディオ信号ｅSが負側に過大な状態（ｅS＜−Ｅｓの状態）で、充電電流Ｉｊがほぼ０であると、コンデンサＣ１１は充電されず、充電終了時まで充電開始電圧Ｖａに保持されることになる。そして、第１切換信号φ１の立下がりタイミングで第１セット信号ｓｅｔ１により第３切換信号φ３が瞬時的にオンになるので、そのオン期間だけスイッチＳＷ３がオンになり、コンデンサＣ１１の蓄積電荷が放電されてコンデンサＣ１１の電圧は充電開始電圧Ｖａより僅かに低下することになる。
【００２４】
期間Ｔ１に続く期間Ｔ２と期間Ｔ３では、実質的に放電動作も充電動作も行われないので、コンデンサＣ１１の電圧は充電開始電圧Ｖａより僅かに低下した電圧Ｖａ’に保持され、この電圧Ｖａ’が期間Ｔ３に続く期間Ｔ４における充電開始電圧となる。そして、期間Ｔ４においては、期間Ｔ１と同様の動作が再現されることによりコンデンサＣ１１の電圧が電圧Ｖａ’より僅かに低い電圧に低下され、以下、同様の現象が繰り返されてコンデンサＣ１１の充電開始電圧は最初の充電開始電圧Ｖａから段階的に低下していくことになる。上記の現象は、コンデンサＣ１２についても同様で、コンデンサＣ１２の充電開始電圧も最初の充電開始電圧Ｖａから段階的に低下していくことになる。
【００２５】
コンデンサＣ１１，Ｃ１２の充電開始電圧Ｖａはそれぞれ第１切換信号φ１と第２切換信号φ２の１周期毎に段階的に低下するので、オーディオ信号ｅSの振幅Ｅが負側に過大な状態（Ｅ＜−Ｅｓの状態）が数周期乃至数十周期に亘って続くと、コンデンサＣ１１，Ｃ１２の充電開始電圧Ｖａからの低下量が大きくなり、オーディオ信号ｅSの振幅Ｅが負側に過大な状態（Ｅ＜−Ｅｓの状態）から正常な状態（−Ｅｓ＜Ｅ＜０の状態）に復帰しても、そのときの充電電流Ｉｊ（＝Ｉｃ−Δｉ）によっては、充電期間にコンデンサＣ１１及びコンデンサＣ１２の電圧が充電開始電圧（＜Ｖａ）から閾値電圧Ｖｔｈ以上に上昇しないことがある。
【００２６】
例えば、図１７に示すように、オーディオ信号ｅSが負側に過大な状態の振幅Ｅ（Ｅ＜−Ｅｓの状態）から正常な状態（−Ｅｓ＜Ｅ＜０の状態）に復帰したときのコンデンサＣ１１の充電開始電圧がＶa1（＜Ｖａ）に低下していたとき、充電期間ＴAでコンデンサＣ１１が充電開始電圧Ｖａから充電電流Ｉｊで充電されれば、一点鎖線の波形で示されるように、充電終了電圧Ｖｃが閾値電圧Ｖｔｈよりも高くなるのに、実線で示されるように、充電開始が電圧Ｖa1から充電されるので、充電終了電圧Ｖｃは閾値電圧Ｖｔｈに達しない場合、放電期間ＴBで放電時間ｔが得られず、パルス幅変調信号ＰＷＭｏｕｔはローレベルに保持されたままとなる。
【００２７】
また、コンデンサＣ１１の充電開始電圧Ｖａは、放電期間ＴBにＶa1からＶa2（Ｖa1＜Ｖa2＜Ｖｔｈ）に変化し、次の充電期間ＴCでコンデンサＣ１１が電圧Ｖa2から充電電流Ｉｊで充電され、充電終了電圧Ｖｃが閾値電圧Ｖｔｈを超えたとしても、放電期間ＴDに検出される放電時間ｔ’は正しい放電時間ｔ”より短くなり、その放電時間ｔ’に基づいて生成されたパルス幅変調信号ＰＷＭｏｕｔのパルスはオーディオ信号ｅSの振幅Ｅに対応したものにはならない。
【００２８】
すなわち、充電開始電圧Ｖａが段階的に低下することにより、オーディオ信号ｅSの振幅Ｅが負側に過大な状態（Ｅ＜−Ｅｓの状態）から正常な状態（−Ｅｓ＜Ｅ＜０の状態）に復帰したタイミングにおけるパルス幅変調信号ＰＷＭｏｕｔの応答性が、少なくともＴA〜ＴDの期間（基準クロックＭＣＬＫの２周期分）は遅れ、再生音の歪んだ状態がそのタイムラグの期間まで継続するという不都合が生じる。
【００２９】
この問題を解決するために本出願人は、特開２００９−１４１４０８号で、充電電流生成回路において、オーディオ信号ｅSを電圧−電流変換した電流（Ｉｃ±Δｉ）に補助電流Ｉｍｉｎを加算した電流Ｉｊを生成し、オーディオ信号の振幅が負側に過大になると、その電流ＩｊはＩｍｉｎ以下にならないように制限するパルス幅変調回路を提案した。しかし、このパルス幅変調回路によると、常に、ダイオードＤ１等の非線形素子を経由して信号電流が流れることになり、高精度なパルス幅変調ができない（その結果オーディオ信号の音質が劣化する）という問題がある。
【００３０】
本発明は、上記従来の課題を解決するためになされたものであり、その目的は、入力信号が負側に過大になった場合でも、正常な状態に復帰したときに直ちに正常なパルス幅変調信号を出力することができ、かつ、信号経路に直列に非線形素子を挿入する必要がないパルス幅変調回路を提供することである。
【課題を解決するための手段】
【００３１】
本発明の好ましい実施形態によるパルス幅変調回路は、基準クロックの一方レベルの期間に充電動作を実行させるための第１の制御信号と、前記基準クロックの他方レベルの期間に充電動作を実行させるための第２の制御信号とを生成する充電制御信号生成部と、前記第１の制御信号により充電動作が実行された一方レベルの期間に続く他方レベルの期間に、前記充電動作で蓄積された電荷の放電動作を実行させるための第３の制御信号と、前記第２の制御信号により充電動作が実行された他方レベルの期間に続く一方レベルの期間に前記充電動作で蓄積された電荷の放電動作を実行させるための第４の制御信号とを生成する放電制御信号生成部と、前記第１の制御信号に応じて入力信号のレベルに基づいて生成される充電電流により第１コンデンサを充電する充電動作と、前記第３の制御信号に応じて前記第１コンデンサの蓄積電荷を一定の放電電流で放電する放電動作とを実行し、前記放電動作を実行している各期間に前記第１コンデンサが放電開始時のレベルから基準レベルに変化するまでの放電時間をパルス幅とする第１のパルス信号を生成する第１のパルス信号生成部と、前記第２の制御信号に応じて前記充電電流により第２コンデンサを充電する充電動作と、前記第４の制御信号に応じて前記第２コンデンサの蓄積電荷を前記放電電流で放電する放電動作とを実行し、前記放電動作を実行している各期間に前記第２コンデンサが放電開始時のレベルから前記基準レベルに変化するまでの放電時間をパルス幅とする第２のパルス信号を生成する第２のパルス信号生成部と、前記第１のパルス信号生成部で生成される第１のパルス信号と前記第２のパルス信号生成部で生成される第２のパルス信号とを合成し、各パルスのパルス幅が前記入力信号のレベルに応じて変化するパルス幅変調信号を出力するパルス信号合成部と、前記入力信号の負側の振幅が所定のレベルを超えるときに、前記第１コンデンサおよび前記第２コンデンサに電圧を供給することにより、前記第１コンデンサおよび前記第２コンデンサの電圧を所定電圧に維持させる電圧維持部とを備える。
【００３２】
好ましい実施形態においては、前記電圧維持部が、前記電圧を供給する電圧源と、カソードが前記第１コンデンサに接続され、アノードが前記電圧源に接続された第１ダイオードと、カソードが前記第２コンデンサに接続され、アノードが前記電圧源に接続された第２ダイオードとを含む。
【００３３】
好ましい実施形態においては、前記電圧源が、一端が第１電源に接続され、他端が前記第１ダイオードのアノードと、前記第２ダイオードのアノードとに接続された第１抵抗と、一端が第２電源に接続され、他端が前記第１ダイオードのアノードと、前記第２ダイオードのアノードとに接続された第２抵抗と、一端が前記第１抵抗と前記第２抵抗との接続点に接続され、他端が前記第２電源に接続された第３コンデンサとを含む。
【００３４】
好ましい実施形態においては、前記電圧源の電圧から前記第１ダイオードの両端電圧を減算した電圧が、前記所定電圧に設定され、前記電圧源の電圧から前記第２ダイオードの両端電圧を減算した電圧が、前記所定電圧に設定されている。
【００３５】
好ましい実施形態においては、前記電圧維持部が、前記電圧を供給する電圧源と、第１端子が前記第１コンデンサに接続され、第２端子と制御端子とが前記電圧源に接続された第１トランジスタと、第１端子が前記第２コンデンサに接続され、第２端子と制御端子とが前記電圧源に接続された第２トランジスタとを含む。
【００３６】
好ましい実施形態においては、前記電圧源が、一端が第１電源に接続され、他端が前記第１トランジスタの制御端子と、前記第２トランジスタの制御端子とに接続された第１抵抗と、一端が第２電源に接続され、他端が前記第１トランジスタの制御端子と、前記第２トランジスタの制御端子とに接続された第２抵抗と、一端が前記第１抵抗と前記第２抵抗との接続点に接続され、他端が前記第２電源に接続された第３コンデンサとを含む。
【００３７】
好ましい実施形態においては、前記電圧源の電圧から、前記第１トランジスタの制御端子−第１端子間電圧を減算した電圧が、前記所定電圧に設定され、前記電圧源の電圧から、前記第２トランジスタの制御端子−第１端子間電圧を減算した電圧が、前記所定電圧に設定されている。
【００３８】
好ましい実施形態においては、前記電圧維持部が、前記入力信号の負側の振幅が所定のレベルを超えるときに、前記第１コンデンサおよび前記第２コンデンサに電圧を供給し、前記入力信号の負側の振幅が所定のレベルを超えないときに、前記第１コンデンサおよび前記第２コンデンサに電圧を供給しないように、前記電圧源の電圧値を変化させる。
【００３９】
好ましい実施形態においては、前記電圧源が、前記第１のパルス信号生成部によって生成される前記第１のパルス信号が供給され、前記第１のパルス信号がハイレベルのときに前記第１のパルス信号の電圧によって充電され、前記第１のパルス信号がローレベルのときに前記第１のパルス信号の電圧によって充電された電圧が放電される第３コンデンサを含み、前記電圧源の電圧値には前記第１のパルス信号の電圧によって充電された前記第３コンデンサの充電電圧が加算されることにより前記電圧源の電圧値を変化させる。
【００４０】
好ましい実施形態においては、前記電圧源が、一端が所定電位に接続され、他端が前記第１ダイオードのアノードと、前記第２ダイオードのアノードとに接続された第１抵抗と、一端が前記第１抵抗の他端に接続され、他端が前記所定電位に接続された第３コンデンサと、一端が前記第１コンデンサの一端に接続された第２抵抗と、カソードが前記第２抵抗の他端に接続され、アノードには前記第１のパルス信号が供給される第３ダイオードとを含む。
【００４１】
好ましい実施形態においては、前記電圧源が、一端が所定電位に接続され、他端が前記第１トランジスタの制御端子と、前記第２トランジスタの制御端子とに接続された第１抵抗と、一端が前記第１抵抗の他端に接続され、他端が前記所定電位に接続された第３コンデンサと、一端が前記第１コンデンサの一端に接続された第２抵抗と、カソードが前記第２抵抗の他端に接続され、アノードには前記第１のパルス信号が供給される第３ダイオードとを含む。
【発明の効果】
【００４２】
本発明は上記構成を有することによって、入力信号が負側に過大になった場合でも、正常な状態に復帰したときに直ちに正常なパルス幅変調信号を出力することができ、かつ、信号経路に非線形素子を挿入する必要がないパルス幅変調回路を提供することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明のスイッチングアンプを示す構成図である。
【図２】本発明のパルス幅変調回路を示すブロック図である。
【図３】本発明のパルス幅変調回路の要部を示す回路図である。
【図４】オーディオ信号の振幅が正常な範囲で変動している場合のタイムチャートである。
【図５】オーディオ信号（交流電圧信号）と出力電流との関係を示す図である。
【図６Ａ】充電開始電圧維持回路２０を示す回路図である。
【図６Ｂ】充電開始電圧維持回路２０を示す回路図である。
【図７】パルス生成回路およびパルス合成回路を示す回路図である。
【図８】パルス幅変調動作を示す図である。
【図９】オーディオ信号の振幅が正側の過大な範囲で変動している場合のタイムチャートである。
【図１０】オーディオ信号の振幅が負側の過大な範囲で変動している場合のタイムチャートである。
【図１１Ａ】充電開始電圧維持回路２０’を示す回路図である。
【図１１Ｂ】充電開始電圧維持回路２０’を示す回路図である。
【図１２】充電開始電圧維持回路２０’の動作を説明するためのタイムチャートである。
【図１３】コンデンサＣ５１の充電電圧を示す波形図である。
【図１４】従来のパルス幅変調回路を示す回路図である。
【図１５】図１４に示すパルス幅変調回路における各信号の電圧波形を示すタイミングチャートである。
【図１６】図１４に示すパルス幅変調回路における各信号の電圧波形を示すタイミングチャートである。
【図１７】オーディオ信号が負側に過大な状態から正常な状態に復帰したときのコンデンサの電圧の変化を示す図である。
【発明を実施するための形態】
【００４４】
図１は、本発明のパルス幅変調回路が適用されるスイッチングアンプを示す構成図である。スイッチングアンプは、オーディオ信号発生源ＡＵに接続されたパルス幅変調回路１と、スイッチング回路２と、ローパスフィルタ３と、正負の電源電圧＋ＥB，−ＥBを供給する第１電源４及び第２電源５とを備えている。ローパスフィルタ３の出力には、負荷ＲＬとしてのスピーカーが接続されている。
【００４５】
パルス幅変調回路１は、オーディオ信号発生源ＡＵから出力された入力信号としてのオーディオ信号ｅSをパルス幅変調信号ＰＷＭｏｕｔに変換して出力する。パルス幅変調回路１から出力されたパルス幅変調信号ＰＷＭｏｕｔは、スイッチング回路２に入力される。
【００４６】
スイッチング回路２は、パルス幅変調信号ＰＷＭｏｕｔによってオン、オフ動作が制御されるスイッチ素子ＳＷ−Ａと、パルス幅変調信号ＰＷＭｏｕｔの位相を反転させるインバータ２ａと、インバータ２ａから出力される位相が反転されたパルス幅変調信号ＰＷＭｏｕｔ’によってオン、オフ動作が制御されるスイッチ素子ＳＷ−Ｂと、スイッチ素子ＳＷ−Ａ，ＳＷ−Ｂの両端にそれぞれ接続された逆電流防止用ダイオードＤ−Ａ，Ｄ−Ｂとを備えている。
【００４７】
スイッチング回路２では、第１電源４及び第２電源５から正負の電源電圧＋ＥB，−ＥBがそれぞれスイッチ素子ＳＷ−Ａとスイッチ素子ＳＷ−Ｂとを介して負荷ＲＬに供給されるが、スイッチ素子ＳＷ−Ａとスイッチ素子ＳＷ−Ｂは、パルス幅変調信号ＰＷＭｏｕｔとパルス幅変調信号ＰＷＭｏｕｔ’とによってそれぞれ交互にオン、オフ動作が行われるので、ローパスフィルタ３及び負荷ＲＬには電源電圧＋ＥBと電源電圧−ＥBとが交互に供給される。すなわち、負荷ＲＬには、ローパスフィルタ３を介して＋ＥBと−ＥBとの間でレベルが変化し、パルス幅変調信号ＰＷＭｏｕｔと同一のデューティ比を有する矩形波電圧が供給される。
【００４８】
ローパスフィルタ３は、コイルＬ0及びコンデンサＣ0によるＬＣ回路によって構成されている。ローパスフィルタ３は、スイッチング回路２から入力される矩形波電圧の高周波成分を除去する。ローパスフィルタ３からはパルス幅変調信号ＰＷＭｏｕｔを復調した交流電圧信号（オーディオ信号ｅSとほぼ同一波形の交流電圧信号）が出力され、この交流電圧信号が負荷ＲＬに供給されることによりオーディオ信号ｅSが音声として出力される。
【００４９】
図２は、パルス幅変調回路１０のブロック構成図である。図３は、パルス幅変調回路１０に含まれる充放電動作に関する回路（図２の一点鎖線で囲まれた回路参照）の回路図である。
【００５０】
パルス幅変調回路１０は、図２に示すように、クロック生成回路１１と、差動増幅回路１２と、第１充電電流生成回路１３と、第２充電電流生成回路１４と、スイッチＳＷ１〜ＳＷ４と、コンデンサＣ１，Ｃ２と、第１放電用定電流回路１５と、第２放電用定電流回路１６と、第１パルス生成回路１７と、第２パルス生成回路１８と、パルス合成回路１９と、充電開始電圧維持回路２０とを備える。なお、パルス幅変調回路１０の動作を示す図４のタイミングチャートを随時参照する。
【００５１】
クロック生成回路１１は、基準クロック信号ＭＣＬＫ（図４（ａ）参照）を生成し、その基準クロック信号ＭＣＬＫから第１制御信号φ１と第２制御信号φ２とを生成する。基準クロック信号ＭＣＬＫは、デューティ比がほぼ５０％のクロック信号であり、第１及び第２制御信号φ１，φ２の基準信号となるものである。第１及び第２制御信号φ１，φ２は、コンデンサＣ１，Ｃ２に充電動作を行なわせるためにスイッチＳＷ１，ＳＷ２のオン、オフ動作を制御する信号である。第２制御信号φ２は、第１制御信号φ１に対して逆位相の関係を有する。クロック生成回路１１は、第１制御信号φ１をスイッチＳＷ１に出力し、第２制御信号φ２をスイッチＳＷ２に出力する。
【００５２】
クロック生成回路１１は、第１及び第２制御信号φ１，φ２から第１及び第２セット信号ｓｅｔ１，ｓｅｔ２を生成する。第１セット信号ｓｅｔ１は、図４（ｄ）に示すように、第１制御信号φ１のローレベルからハイレベルに反転する際の立上りエッジを検出した信号であり、第２セット信号ｓｅｔ２は、図４（ｅ）に示すように、第２制御信号φ２のローレベルからハイレベルに反転する際の立上りエッジを検出した信号である。第１セット信号ｓｅｔ１は、Ｒ−Ｓラッチ回路によって構成される第１パルス生成回路１７にセット信号として入力され、第２セット信号ｓｅｔ２は、Ｒ−Ｓラッチ回路によって構成される第２パルス生成回路１８にセット信号として入力される。
【００５３】
差動増幅回路１２は、オーディオ信号発生源ＡＵからパルス幅変調回路１０に供給されるオーディオ信号ｅSの接地電位を基準とした振幅を増幅して出力する回路である。差動増幅回路１２は、２つのトランジスタのエミッタを相互に接続し、両トランジスタのコレクタをそれぞれ抵抗を介して正の電源（電源電圧＋Ｖ）に接続し、両トランジスタのエミッタを定電流回路を介して負の電源（電源電圧−Ｖ）に接続した回路である。差動増幅回路１２では、一方のトランジスタのベースにオーディオ信号ｅSを入力し、他方のトランジスタのベースを接地電位に接続することによって両トランジスタのコレクタの間にオーディオ信号ｅSの接地電位を基準とした差電圧（オーディオ信号ｅSの振幅）を増幅した電圧が出力される。この差電圧は、第１及び第２充電電流生成回路１３，１４に出力される。
【００５４】
第１及び第２充電電流生成回路１３，１４は、差動増幅回路１２から出力される電圧をその電圧の変化に比例して変化する電流に変換する回路である。第１充電電流生成回路１３と第２充電電流生成回路１４とは同一の回路構成である。第１充電電流生成回路１３は、コンデンサＣ１に接続されており、電圧−電流変換した電流をコンデンサＣ１に供給することでコンデンサＣ１を充電する。従って、第１充電電流生成回路１３は、コンデンサＣ１を充電するための充電電流を生成する。第２充電電流生成回路１４は、コンデンサＣ２に接続されており、電圧−電流変換した電流をコンデンサＣ２に供給することでコンデンサＣ２を充電する。従って、第２充電電流生成回路１４は、コンデンサＣ２を充電するための充電電流を生成する。
【００５５】
第１及び第２充電電流生成回路１３，１４における変換コンダクタンスをＧｍとすると、オーディオ信号ｅSが第１及び第２充電電流生成回路１３，１４で変換される電流Δｉは、Δｉ＝Ｇｍ・ｅSで表すことができる。また、第１及び第２充電電流生成回路１３，１４におけるバイアス電流をＩｃとすると、２コンデンサＣ１，Ｃ２の充電電流は、Ｉｃ＋Ｇｍ・ｅS＝Ｉｃ＋Δｉで表すことができる。
【００５６】
スイッチＳＷ１は、第１充電電流生成回路１３に電源電圧＋Ｖを供給するか否か、すなわち、第１充電電流生成回路１３を動作させてコンデンサＣ１を充電するか否かを制御する回路であり、スイッチＳＷ２は、第２充電電流生成回路１４に電源電圧＋Ｖを供給するか否か、すなわち、第２充電電流生成回路１４を動作させてコンデンサＣ２を充電するか否かを制御する回路である。スイッチＳＷ１とスイッチＷ２とは同一の回路構成である。スイッチＳＷ１，ＳＷ２は、クロック生成回路１１から出力される第１及び第２制御信号φ１，φ２に基づいてオン、オフ動作される。スイッチＳＷ１は、第１制御信号φ１がローレベルの状態でオン動作し、ハイレベルの状態でオフ動作する。また、スイッチＳＷ２は、第２制御信号φ２がローレベルの状態でオン動作し、ハイレベルの状態でオフ動作する。
【００５７】
第１放電用定電流回路１５は、充電電流（Ｉｃ＋Δｉ）で充電されたコンデンサＣ１の蓄積電荷を放電させるための回路であり、第２放電用定電流回路１５は、充電電流（Ｉｃ＋Δｉ）で充電されたコンデンサＣ２の蓄積電荷を放電させるための回路である。第１放電用定電流回路１５は、コンデンサＣ１に接続されており、一定の放電電流ＩｄでコンデンサＣ１に蓄積された電荷を引き込むことにより、コンデンサＣ１の蓄積電荷を放電させる。一方、第２放電用定電流回路１６は、コンデンサＣ２に接続されており、一定の放電電流ＩｄによってコンデンサＣ２に蓄積された電荷を引き込むことにより、コンデンサＣ２の蓄積電荷を放電させる。
【００５８】
スイッチＳＷ３は、第１放電用定電流回路１５に電源電圧−Ｖを供給するか否か、すなわち、第１放電用定電流回路１５を動作させてコンデンサＣ１を放電するか否かを制御する回路であり、スイッチＳＷ４は、第２放電用定電流回路１６に電源電圧−Ｖを供給するか否か、すなわち、第２放電用定電流回路１６を動作させてコンデンサＣ２を放電するか否かを制御する回路である。スイッチＳＷ３とスイッチＷ４とは同一の回路構成である。スイッチＳＷ３，ＳＷ４は、第１及び第２パルス生成回路１７，１８からそれぞれ出力される第３及び第４制御信号φ３，φ４に基づいてオン、オフ動作される。スイッチＳＷ３は、第３制御信号φ３がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。また、スイッチＳＷ４は、第４制御信号φ４がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。
【００５９】
コンデンサＣ１，Ｃ２は、オーディオ信号ｅSの振幅を時間に変換するための素子である。オーディオ信号ｅSの振幅は、コンデンサＣ１，Ｃ２をオーディオ信号ｅSの振幅に比例した充電電流（Ｉｃ＋Δｉ）で一定時間（基準クロック信号ＭＣＬＫの周期Ｔの１／２の時間）だけ充電した後その蓄積電荷を一定の放電電流Ｉｄで放電し、その放電時間をパルス幅とするパルスを生成することによって時間に変換される。
【００６０】
第１パルス生成回路１７は、コンデンサＣ１の両端電圧が放電開始時の電圧レベルから所定の閾値電圧（基準レベル）Ｖｔｈに変化するまでの放電時間をパルス幅とする第１パルス信号ｒｓｏｕｔ１（図４（ｊ）参照）と、スイッチＳＷ３のオン・オフ動作を制御する第３制御信号φ３（図４（ｈ）参照）を生成する回路である。なお、本実施形態では、後述するように第１パルス生成回路１７及び第２パルス生成回路１８はＮＡＮＤ回路を用いたＲ−Ｓラッチ回路で構成されるので、閾値電圧ＶｔｈはＮＡＮＤ回路の閾値電圧となる。
【００６１】
第１パルス信号ｒｓｏｕｔ１は、パルス合成回路１９に出力され、第３制御信号φ３はスイッチＳＷ３に出力される。第２パルス生成回路１８は、コンデンサＣ２の両端電圧が放電開始時の電圧レベルから上記の閾値電圧Ｖｔｈに変化するまでの放電時間をパルス幅とする第２パルス信号ｒｓｏｕｔ２（図４（ｋ）参照）と、スイッチＳＷ４のオン・オフ動作を制御する第４制御信号φ４（図４（ｉ）参照）を生成する回路である。第２パルス信号ｒｓｏｕｔ２は、パルス合成回路１９に出力され、第４制御信号φ４はスイッチＳＷ４に出力される。
【００６２】
パルス合成回路１９は、第１及び第２パルス生成回路１７，１８から出力される第１及び第２パルス信号ｒｓｏｕｔ１，ｒｓｏｕｔ２を合成し、ＰＷＭ変調信号ＰＷＭｏｕｔ（図４（ｌ）参照）として出力する回路である。
【００６３】
充電開始電圧維持回路２０は、オーディオ信号ｅSの振幅が負側の過大な範囲（−Ｅｓ以下の範囲）で変動している場合に、コンデンサＣ１、Ｃ２の充電開始電圧が定電流Ｉｄによる放電動作によってＶａよりも低下することを防止し、コンデンサＣ１、Ｃ２の充電開始電圧をＶａに維持する。充電開始電圧維持回路２０を設ける理由を説明する。図５は、入力されるオーディオ信号ｅSと充電電流生成回路からの出力電流ＩS（充電電流）との関係を示す図である。
【００６４】
図５（ｂ）に示すように、充電電流生成回路から出力される電流ＩSは、０以上の範囲でオーディオ信号ｅSの振幅±Ｅに応じて変化する。オーディオ信号ｅSの正側の振幅＋Ｅが過大（図５（ａ）の＋Ｅ≧＋Ｅｓの部分参照）であっても電流ＩSは、図５（ｂ）に示すように、オーディオ信号ｅSの振幅＋Ｅに応じて変化する電流Ｉｃ＋Δｉ＝Ｉｃ＋Ｇｍ・Ｅとなるが、オーディオ信号ｅSの負側の振幅−Ｅが過大（図５（ａ）の−Ｅ≦−Ｅｓの部分参照）では、電流ＩSは、「０」にクリップされる（（イ）の部分参照）。
【００６５】
従って、オーディオ信号ｅSの振幅±Ｅが図５（ａ）の電圧範囲Ａ（−Ｅｓ以上の範囲）で変動している場合は、オーディオ信号ｅSの振幅±Ｅに応じて変化する電流ＩS（＝Ｉｃ±Δｉ＝Ｉｃ±Ｇｍ・Ｅ）が出力される。一方、オーディオ信号ｅSの振幅−Ｅが図５（ａ）の電圧範囲Ｂ（−Ｅｓ以下の範囲）で変動している場合は、その変動に関係なく電流は出力されない。
【００６６】
オーディオ信号ｅSの正側の振幅＋Ｅが過大で、コンデンサＣ１，Ｃ２の充電電流ＩｊがＩP以上になってもコンデンサＣ１，Ｃ２の充電波形は、コンデンサＣ１の充電終了電圧Ｖｃは、ほぼ第１，第２ＲＳフリップフロップ回路１７，１８の電源電圧＋Ｖｃｃにクリップされる。
【００６７】
オーディオ信号ｅSの負側の振幅−Ｅが−Ｅ＜−Ｅｓの範囲で変動している場合には、充電電流Ｉｊは「０」になるので、例えば、充電期間に充電電流生成回路１３がコンデンサＣ１に接続されても実質的に充電は行われず、コンデンサＣ１の電圧は充電開始電圧Ｖａから上昇しない。そして、この状態が基準クロックＭＣＬＫの数周期乃至数十周期に亘って続くと、コンデンサＣ１の充電開始電圧が段階的に低下するという問題が生じる。コンデンサＣ２についても同様である。
【００６８】
充電開始電圧Ｖａが段階的に低下する理由は、例えば、コンデンサＣ１の場合、以下の動作が行われるからである。すなわち、コンデンサＣ１は、各充電期間における充電電流Ｉｊが「０」となることにより各充電期間に実質的に電荷が蓄積されず（コンデンサＣ１の電圧が上昇せず）、その充電終了電圧Ｖｃは、充電開始電圧Ｖａと同一となる。充電開始電圧は閾値電圧Ｖｔｈよりも小さいから、後述する第１ＲＳフリップフロップ回路１７の第１リセット信号ｒｅｓ１が入力される入力端子はローレベルとなっている。この状態で充電期間の終了時（放電開始時）に第１ＲＳフリップフロップ回路１７に第１セット信号ｓｅｔ１が入力されると、第１ＲＳフリップフロップ回路１７の両入力端子は同時に一瞬ローレベル（不定状態）となり、第１フリップフロップ回路１７から出力される第３切換信号φ３が瞬時的にハイレベルとなる。これによりコンデンサＣ１の蓄積電荷が放電電流Ｉｄで瞬時的に放電され、コンデンサＣ１の電圧が微小ながら低下するからである。コンデンサＣ２についても同様である。
【００６９】
この問題を解決するために、充電開始電圧維持回路２０は、コンデンサＣ１、Ｃ２の電圧が定電流Ｉｄによる放電動作によって電圧Ｖａよりも低下しようとするときに、電源電圧をコンデンサＣ１、Ｃ２に供給することによって、コンデンサＣ１、Ｃ２の充電開始電圧がＶａよりも低下することを防止する。図２，図３に示すように、充電開始電圧維持回路２０は、ダイオードＤ５１、Ｄ５２と、電圧源Ｖｘとを有する。
【００７０】
充電開始電圧維持回路２０の詳細回路を図６Ａに示す。充電開始電圧維持回路２０は、ダイオードＤ５１、Ｄ５２と、抵抗Ｒ５１、Ｒ５２と、コンデンサＣ５１と、電源＋Ｖｃｃ、−Ｖｃｃとを有する。抵抗Ｒ５１、Ｒ５２と、コンデンサＣ５１と、電源＋Ｖｃｃ、−Ｖｃｃとは、電圧源Ｖｘを構成する。ダイオードＤ５１のカソードは、コンデンサＣ１に接続され、そのアノードは、抵抗Ｒ５１とＲ５２とコンデンサＣ５１との接続点に接続されている。ダイオードＤ５２のカソードは、コンデンサＣ２に接続され、そのアノードは、抵抗Ｒ５１とＲ５２とコンデンサＣ５１との接続点に接続されている。抵抗Ｒ５１は電源＋Ｖｃｃに接続され、抵抗Ｒ５２およびコンデンサＣ５１は電源−Ｖｃｃに接続されている。
【００７１】
上記構成によって、コンデンサＣ１の電圧が定電流Ｉｄによって、抵抗Ｒ５１と抵抗Ｒ５２とコンデンサＣ５１との接続点における電圧Ｖ１からダイオードＤ５１の両端電圧Ｖｄ５１を減算した電圧値よりも低下しようとすると、電圧源ＶｘからコンデンサＣ１に電圧が供給される（電流が流れる）ことによって、コンデンサＣ１の電圧の低下が防止される。同様に、コンデンサＣ２の電圧が定電流Ｉｄによって、抵抗Ｒ５１と抵抗Ｒ５２とコンデンサＣ５１との接続点における電圧Ｖ１からダイオードＤ５２の両端電圧Ｖｄ５２を減算した電圧値よりも低下しようとすると、電圧源ＶｘからコンデンサＣ２に電圧が供給される（電流が流れる）ことによって、コンデンサＣ２の電圧の低下が防止される。つまり、電圧Ｖ１からダイオードＤ５１の両端電圧Ｖｄ５１（またはダイオードＤ５２の両端電圧Ｖｄ５２）を減算した電圧値がＶａになるように、充電開始電圧維持回路２０の各素子（抵抗、コンデンサ、ダイオード等）の値が設定されている。
【００７２】
図６Ｂは他の実施形態による充電開始電圧維持回路２０の詳細回路を示す。図６Ｂでは、ダイオードＤ５１、Ｄ５２の代わりに、トランジスタＱ５１、Ｑ５２が設けられている。トランジスタＱ５１は、エミッタがコンデンサＣ１に接続され、ベースが抵抗Ｒ５１と抵抗Ｒ５２とコンデンサＣ５１との接続点に接続され、コレクタが抵抗Ｒ５１と電源＋Ｖｃｃとの間に接続されている。トランジスタＱ５２は、エミッタがコンデンサＣ２に接続され、ベースが抵抗Ｒ５１と抵抗Ｒ５２とコンデンサＣ５１との接続点に接続され、コレクタが抵抗Ｒ５１と電源＋Ｖｃｃとの間に接続されている。
【００７３】
上記構成によって、コンデンサＣ１の電圧が定電流Ｉｄによって、抵抗Ｒ５１と抵抗Ｒ５２とコンデンサＣ５１との接続点における電圧Ｖ１からトランジスタＱ５１のベース−エミッタ間電圧Ｖｂｅ５１を減算した電圧値よりも低下しようとすると、電圧源ＶｘからコンデンサＣ１に電圧が供給される（電流が流れる）ことによって、コンデンサＣ１の電圧の低下が防止される。同様に、コンデンサＣ２の電圧が定電流Ｉｄによって、抵抗Ｒ５１と抵抗Ｒ５２とコンデンサＣ５１との接続点における電圧Ｖ１からトランジスタＱ５２のベース−エミッタ間電圧Ｖｂｅ５２を減算した電圧値よりも低下しようとすると、電圧源ＶｘからコンデンサＣ２に電圧が供給される（電流が流れる）ことによって、コンデンサＣ２の電圧の低下が防止される。つまり、電圧Ｖ１からトランジスタＱ５１のベース−エミッタ間電圧Ｖｂｅ５１（またはトランジスタＱ５２のベース−エミッタ間電圧Ｖｂｅ５２）を減算した電圧値がＶａになるように、充電開始電圧維持回路２０の各素子（抵抗、コンデンサ、トランジスタ等）の値が設定されている。
【００７４】
次に、図３を参照して充放電動作に関する回路（図２の一点鎖線で囲まれた回路参照）の詳細について説明する。なお、図２と同一機能を果たす回路には同一の符号を付している。
【００７５】
差動増幅回路１２は、ｎｐｎ型トランジスタＱ１とｎｐｎ型トランジスタＱ２とを有する。トランジスタＱ１のエミッタとトランジスタＱ２のエミッタとは、それぞれ抵抗Ｒ３と抵抗Ｒ４を介して定電流回路に接続され、トランジスタＱ１のコレクタとトランジスタＱ２のコレクタとは、それぞれ抵抗Ｒ１と抵抗Ｒ２を介して正の電源（電源電圧＋Ｖ）に接続されている。
【００７６】
トランジスタＱ１のベースには、カップリングコンデンサＣａを介してオーディオ信号ｅSが入力され、トランジスタＱ２のベースは、接地電位に接続されている。
【００７７】
定電流回路は、ｎｐｎ型トランジスタＱ３と、抵抗Ｒ６と、ツェナーダイオード（定電圧ダイオード）Ｄ１とを有する。トランジスタＱ３は、エミッタが抵抗Ｒ６を介して負の電源（電源電圧−Ｖ）に接続され、ベースが抵抗Ｒ１１を介して正の電源（電源電圧＋Ｖ）に接続され、コレクタが抵抗Ｒ３とＲ４とに接続されている。ツェナーダイオードＤ１は、トランジスタＱ３のベースと負の電源との間に接続されている。トランジスタＱ３のベース電圧がツェナーダイオードＤ１のツェナ電圧Ｖｚになるので、トランジスタＱ３のコレクタには（Ｖｚ−Ｖｂｅ）／Ｒ６（ＶｂｅはトランジスタＱ３のベース−エミッタ間の電圧）の定電流Ｉｄが流れる。
【００７８】
第１充電電流生成回路１３は、ｐｎｐ型トランジスタＱ４と、トランジスタＱ４のエミッタに接続された電流制限用の抵抗Ｒ７とを含む。第２充電電流生成回路１４は、ｐｎｐ型トランジスタＱ５と、トランジスタＱ５のエミッタに接続された電流制限用の抵抗Ｒ８とを含む。スイッチＳＷ１、ＳＷ２は、それぞれ、ｐｎｐ型トランジスタを含む。スイッチＳＷ１と第１充電電流生成回路１３とは直列に接続され、スイッチＳＷ２と第２充電電流生成回路１４とは直列に接続されている。また、スイッチＳＷ１のエミッタとスイッチＳＷ２のエミッタとは共に正の電源（電源電圧＋Ｖ）に接続されている。トランジスタＱ４のコレクタはコンデンサＣ１に接続され、トランジスタＱ５のコレクタはコンデンサＣ２に接続されている。
【００７９】
トランジスタＱ４、Ｑ５のベースにはトランジスタＱ１のコレクタが接続され、差動増幅回路１２からオーディオ信号ｅsの接地電位を基準とした振幅が入力される。また、スイッチＳＷ１のベースにはクロック生成回路１１から第１制御信号φ１が入力され、スイッチＳＷ２のベースにはクロック生成回路１１から第２制御信号φ２が入力される。
【００８０】
第１放電用定電流回路１５と第２放電用定電流回路１６は、差動増幅回路１２内の定電流回路と同一の回路で構成されている。スイッチＳＷ３とスイッチＳＷ４とは、ｎｐｎ型トランジスタを含む。第１放電用定電流回路１５と第３スイッチＳＷ３とは直列に接続され、第２放電用定電流回路１６と第４スイッチＳＷ４とは直列に接続されている。第１放電用定電流回路１５と第２放電用定電流回路１６とは、ｎｐｎ型トランジスタ、エミッタ抵抗及びツェナーダイオードを用いた定電流回路であるが、第１及び第２放電用定電流回路１５，１６のｎｐｎ型トランジスタのベース電圧を与えるツェナーダイオードは、差動増幅回路１２内の定電流回路のツェナーダイオードＤ１が共用されている。
【００８１】
従って、第１放電用定電流回路１５を構成するトランジスタＱ６のコレクタはコンデンサＣ１に接続され、トランジスタＱ６のエミッタは抵抗Ｒ９を介してスイッチＳＷ３のコレクタに接続されている。また、第２放電用定電流回路１６を構成するトランジスタＱ７のコレクタはコンデンサＣ２に接続され、トランジスタＱ７のエミッタは抵抗Ｒ１０を介してスイッチＳＷ４のコレクタに接続されている。トランジスタＱ６及びトランジスタＱ７のベースは、ツェナーダイオードＤ１のカソードに接続されている。
【００８２】
また、スイッチＳＷ３及びスイッチＳＷ４のエミッタは負の電源（電源電圧−Ｖ）に接続され、スイッチＳＷ３のベースには第１パルス生成回路１７から出力される第３制御信号φ３が入力され、第４スイッチＳＷ４のベースには第２パルス生成回路１８から出力される第４制御信号φ４が入力される。
【００８３】
図３の回路では、第１制御信号φ１がローレベルになると、スイッチＳＷ１がオンになり、第１充電電流生成回路１３に正の電源（＋Ｖ）が接続され、第１充電電流生成回路１３内のトランジスタＱ４が動作する。トランジスタＱ４のベースには差動増幅回路１２から接地電位に対するオーディオ信号ｅSの差電圧、すなわち、オーディオ信号ｅSの振幅値が入力されるので、トランジスタＱ４のコレクタにはオーディオ信号ｅの振幅値に比例した充電電流（Ｉｃ＋Δｉ）が流れ、コンデンサＣ１が第１制御信号φ１のローレベルの期間にこの充電電流（Ｉｃ＋Δｉ）によって充電される（図４（ｂ），（ｆ）のＴ１，Ｔ３期間の波形参照）。
【００８４】
同様に、第２制御信号φ２がローレベルになると、スイッチＳＷ２がオンになり、第２充電電流生成回路１４に正の電源（＋Ｖ）が接続され、第２充電電流生成回路１４内のトランジスタＱ５が動作する。トランジスタＱ５のベースにも差動増幅回路１２から接地電位に対するオーディオ信号ｅSの差電圧が入力されるので、トランジスタＱ５のコレクタにはオーディオ信号ｅの振幅値に比例した充電電流（Ｉｃ＋Δｉ）が流れ、コンデンサＣ２が第２制御信号φ２のローレベルの期間にこの充電電流（Ｉｃ＋Δｉ）によって充電される（図４（ｃ），（ｇ）のＴ２，Ｔ４期間の波形参照）。
【００８５】
また、第３制御信号φ３がハイレベルになると、スイッチＳＷ３がオンになり、第１放電用定電流回路１５に負の電源（−Ｖ）が接続され、第１放電用定電流回路１５内のトランジスタＱ６が一定の電流Ｉｄを引き込む動作を行なう。これにより、コンデンサＣ１の蓄積電荷が定電流Ｉｄで放電される（図４（ｆ），（ｈ）のＴ２，Ｔ４期間の波形参照）。
【００８６】
同様に、第４制御信号φ４がハイレベルになると、スイッチＳＷ４がオンになり、第２放電用定電流回路１６に負の電源（−Ｖ）が接続され、第２放電用定電流回路１６内のトランジスタＱ７が一定の電流Ｉｄを引き込む動作を行なう。これにより、コンデンサＣ２の蓄積電荷が定電流Ｉｄで放電される（図４（ｇ），（ｉ）のＴ１，Ｔ３期間の波形参照）。
【００８７】
第１パルス生成回路１７は、図７に示すように、２個のＮＡＮＤ回路を用いた周知のＲ−Ｓラッチ回路で構成されている。第１パルス生成回路１７の第２ＮＡＮＤ回路Ｎ２の入力端子はＳ（ｓｅｔ）信号の入力端子であり、第１ＮＡＮＤ回路Ｎ１の入力端子はＲ（ｒｅｓｅｔ）信号の入力端子である。また、第１ＮＡＮＤ回路Ｎ１の出力端子は／Ｑ信号の出力端子であり、第２ＮＡＮＤ回路Ｎ２の出力端子はＱ信号の出力端子である。
【００８８】
第１パルス生成回路１７の第１ＮＡＮＤ回路Ｎ１の入力端子にはコンデンサＣ１の両端電圧が第１リセット信号ｒｅｓ１として入力され、第２ＮＡＮＤ回路Ｎ２の入力端子にはクロック生成回路１１から出力される第１セット信号ｓｅｔ１が入力される。また、第１ＮＡＮＤ回路Ｎ１の出力端子から出力されるパルス信号はＰＷＭ変調信号ＰＷＭｏｕｔを生成するための第１パルス信号ｒｓｏｕｔ１としてパルス合成回路１９に入力され、第２ＮＡＮＤ回路Ｎ２の出力端子から出力されるパルス信号は第３制御信号φ３としてスイッチＳＷ３のベースに入力される。
【００８９】
図７に示すＲ−Ｓラッチ回路では、（Ｓ，Ｒ）＝（ハイ，ロー）で（Ｑ，／Ｑ）＝（ハイ，ロー）の論理となり、（Ｓ，Ｒ）＝（ロー，ハイ）で（Ｑ，／Ｑ）＝（ロー，ハイ）の論理となる。図４（ｄ），（ｈ）に示されるように、第１制御信号φ１が立ち上がるタイミングで第１セット信号ｓｅｔ１は一瞬ローレベルになり、コンデンサＣ１の両端電圧（第１リセット信号ｒｅｓ１）はハイレベルとなるので、第１パルス信号ｒｓｏｕｔ１はローレベルとなり、第３制御信号φ３はハイレベルとなる（図４（ｆ）（ｊ）参照）。第３制御信号φ３がハイレベルになると、コンデンサＣ１の放電が開始されるが、コンデンサＣ１の両端電圧が第１ＮＡＮＤ回路Ｎ１の閾値電圧Ｖｔｈより高い間は第１パルス信号ｒｓｏｕｔ１がローレベルに保持され、閾値電圧Ｖｔｈに達すると、第１セット信号ｓｅｔ１はハイレベルになり、第１リセット信号ｒｅｓ１はローレベルとなるので、そのタイミングで第１パルス信号ｒｓｏｕｔ１はハイレベルとなり、第３制御信号φ３はローレベルとなる（図４（ｆ）（ｊ）参照）。
【００９０】
第２パルス生成回路１８も第１パルス生成回路１７と同様に、２個のＮＡＮＤ回路を用いた周知のＲ−Ｓラッチ回路で構成されている。図７に示すように、第２パルス生成回路１８の第３ＮＡＮＤ回路Ｎ３の入力端子にはコンデンサＣ２の両端電圧が第２リセット信号ｒｅｓ２として入力され、第４ＮＡＮＤ回路Ｎ４の入力端子にはクロック生成回路１１から出力される第２セット信号ｓｅｔ２が入力される。また、第３ＮＡＮＤ回路Ｎ３の出力端子から出力されるパルス信号はＰＷＭ変調信号ＰＷＭｏｕｔを生成するための第２パルス信号ｒｓｏｕｔ２としてパルス合成回路１９に入力され、第４ＮＡＮＤ回路Ｎ４の出力端子から出力されるパルス信号は第４制御信号φ４としてスイッチＳＷ３のベースに入力される。
【００９１】
図４（ｅ），（ｉ）に示されるように、第２制御信号φ２が立ち上がるタイミングで第２セット信号ｓｅｔ２は一瞬ローレベルになり、コンデンサＣ２の両端電圧（第２リセット信号ｒｅｓ２）はハイレベルとなるので、第２パルス信号ｒｓｏｕｔ２はローレベルとなり、第４制御信号φ４はハイレベルとなる（図４（ｇ）（ｋ）参照）。第４制御信号φ４がハイレベルになると、コンデンサＣ２の放電が開始されるが、コンデンサＣ２の両端電圧が第３ＮＡＮＤ回路Ｎ３の閾値電圧Ｖｔｈより高い間は第２パルス信号ｒｓｏｕｔ２がローレベルに保持され、閾値電圧Ｖｔｈに達すると、第２セット信号ｓｅｔ２はハイレベルになり、第２リセット信号ｒｅｓ２はローレベルとなるので、そのタイミングで第２パルス信号ｒｓｏｕｔ２はハイレベルとなり、第４制御信号φ４はローレベルとなる（図４（ｇ）（ｋ）参照）。
【００９２】
パルス合成回路１９は、図７に示すように、第５ＮＡＮＤ回路Ｎ５によって構成され、第１パルス生成回路１７から出力される第１パルス信号ｒｓｏｕｔ１と、第２パルス生成回路１８から出力される第２パルス信号ｒｓｏｕｔ２との否定論理積を演算することによりパルス幅変調信号ＰＷＭｏｕｔを生成する（図４（ｌ）参照）。
【００９３】
次に、パルス幅変調回路１０におけるパルス幅変調動作について、図８を参照して説明する。なお、コンデンサＣ１とコンデンサＣ２で同様のパルス幅変調動作が行なわれるので、ここではコンデンサＣ１におけるパルス幅変調動作について説明する。
【００９４】
第１制御信号φ１がローレベルになると、スイッチＳＷ１がオンになり、第１充電電流生成回路１３が充電電流（Ｉｃ＋Δｉ）の生成動作を行なう。第１制御信号φ１がローレベルの期間では第３制御信号φ３がローレベルであるので、スイッチＳＷ３がオフ状態となっており（図４（ｂ）（ｈ）参照）、第１放電用定電流回路１５は動作していない。従って、コンデンサＣ１には第１充電電流生成回路１３で生成された充電電流（Ｉｃ＋Δｉ）のみが流れ込み、これによりコンデンサＣ１が充電される。この充電動作は、第１制御信号φ１がローになっている期間（図８ではＴ１の期間）に行なわれる。
【００９５】
期間Ｔ１におけるコンデンサＣ１の両端電圧（図３のＡ点の電圧）は、充電開始電圧Ｖａから充電電流（Ｉｃ＋Ｇ・ｅS）の大きさに比例した傾きで上昇する。充電電流（Ｉｃ＋Ｇ・ｅS）はオーディオ信号ｅSの正負の方向及び振幅の大きさに依存し、ｅS＞０で振幅｜ｅS｜が大きいほど、期間Ｔ１の終了時の充電電圧は高くなり、ｅS＜０で振幅｜ｅS｜が大きいほど、期間Ｔ１の終了時の充電電圧は低くなる。なお、図８では、期間Ｔ１はオーディオ信号ｅSの振幅変動に対して非常に短く、期間Ｔ１ではオーディオ信号ｅSの振幅変動は殆どなく一定であるとしてコンデンサＣ１の充電電圧をほぼ直線的に上昇させている。
【００９６】
図８の電圧波形Ｓ０は、ｅS＝０のとき（オーディオ信号ｅSが無信号のとき）の波形を示し、電圧波形Ｓ１は、ｅS＞０のときの波形を示し、電圧波形Ｓ２は、ｅS＜０のときの波形を示している。
【００９７】
第１制御信号φ１がハイレベルになると同時に第３制御信号φ３がハイレベルになると、スイッチＳＷ１がオフなると同時にスイッチＳＷ３がオンになり、第１充電電流生成回路１３が動作を停止し、第１放電用定電流回路１５が定電流Ｉｄの引き込み動作を行なう。従って、コンデンサＣ１に蓄積された電荷が定電流Ｉｄで第１放電用定電流回路１５に引き込まれ、これによりコンデンサＣ１の蓄積電荷が放電される。この放電動作は、コンデンサＣ１の電圧が充電開始電圧Ｖａに低下するまで行なわれる。
【００９８】
コンデンサＣ１の電圧が閾値電圧Ｖｔｈに低下すると、第３制御信号φ３がローレベルに反転し、スイッチＳＷ３がオフになるので、第１放電用定電流回路１５の定電流Ｉｄによる引き込み動作が停止する。しかし、第３制御信号φ３がローレベルに反転してもスイッチＳＷ３が実際にオフするまで僅かのタイムラグがあるので、このタイムラグの間にコンデンサＣ１の電圧はＶａまで低下する。コンデンサＣ１の電圧がＶａに低下してから次に第１制御信号φ１がローレベルになるまでの期間は、コンデンサＣ１に充電電流も放電電流も流れない状態となる。従って、コンデンサＣ１の電圧は第１制御信号φ１がローレベルになるまでＶａに保持される（図８の時間ｔ１ｋ，ｔ０ｋ，ｔ２ｋ参照）。
【００９９】
放電時間Ｔｈは、充電電圧Ｖｊに比例する。すなわち、充電電圧Ｖｊが高いほど、放電時間Ｔｈは長くなる。図８において、時間ｔ１は、オーディオ信号ｅS＞０のときの放電時間を示し、時間ｔ０は、オーディオ信号ｅS＝０のときの放電時間を示し、時間ｔ２は、オーディオ信号ｅS＜０のときの放電時間を示し、ｔ２＜ｔ０＜ｔ１の関係になっている。
【０１００】
充電電圧Ｖｊの高さは、オーディオ信号ｅSの振幅｜ｅS｜に比例するから、放電時間Ｔｈもオーディオ信号ｅSの振幅｜ｅS｜に比例することになる。すなわち、コンデンサＣ１の放電時間Ｔｈは、オーディオ信号ｅSの振幅｜ｅS｜により変調された時間を示す。上記のパルス幅変調動作は、コンデンサＣ２についても同様である。
【０１０１】
本実施形態のパルス幅変調回路１０では、図４に示すように、基準クロック信号ＭＣＬＫの周期Ｔのハイレベル期間でコンデンサＣ２によりオーディオ信号ｅSをパルス幅変調したパルスを生成し、それに続くローレベル期間でコンデンサＣ１によりオーディオ信号ｅSをパルス幅変調したパルスを生成するので、両パルスをパルス合成回路１９で合成することにより基準クロック信号ＭＣＬＫの周期Ｔを有するパルス幅変調信号ＰＷＭｏｕｔを生成している。
【０１０２】
次に、パルス幅変調回路１０の動作を、図４を参照して説明する。図４は、オーディオ信号ｅSが正常な範囲（−Ｅｓ〜＋Ｅｓ）で変動している場合のタイムチャートである。基準クロック信号ＭＣＬＫが最初にハイレベルになる期間から２周期分のハイレベルとローレベルの期間に対してそれぞれ第１期間Ｔ１、第２期間Ｔ２、第３期間Ｔ３、第４期間Ｔ４と言うことにする。
【０１０３】
第１期間Ｔ１では、クロック生成回路１１からの第１制御信号φ１がローレベル（第２制御信号φ２がハイレベル）であるので（図４（ｂ）参照）、スイッチＳＷ１がオン状態（スイッチＳＷ２はオフ状態）となり、コンデンサＣ１に第１充電電流生成回路１３が接続される。従って、第１期間Ｔ１では第１充電電流生成回路１３からコンデンサＣ１に充電電流（Ｉｃ＋Δｉ）が流れ込み、これによりコンデンサＣ１が充電される（図４（ｆ）参照）。この充電動作は、第１期間Ｔ１が終了するまで行なわれる。
【０１０４】
第１期間Ｔ１が終了し、第１制御信号φ１がローレベルからハイレベルに反転すると、スイッチＳＷ１がオフ状態になる。スイッチＳＷ１のオフ状態は第２期間Ｔ２の間、継続する。クロック生成回路１１では、第１制御信号φ１の反転時の立上りを検出し、第１パルス生成回路１７に瞬間的にローレベルに変化する第１セット信号ｓｅｔ１を出力する（図４（ｄ）の最初のローレベル変化参照）。
【０１０５】
第１パルス生成回路１７では、第２期間Ｔ２の開始時に第１セット信号ｓｅｔ１（ローレベル）が入力されると、第２ＮＡＮＤ回路Ｎ２の出力がローレベルからハイレベルに反転する（図４（ｈ）参照）。第２ＮＡＮＤ回路Ｎ２の出力は、第３制御信号φ３としてスイッチＳＷ３に入力されるので、スイッチＳＷ３がオン状態となり、コンデンサＣ１に第１放電用定電流回路１５が接続され、これにより、コンデンサＣ１は定電流Ｉｄで放電される（図４（ｆ）参照）。
【０１０６】
また、第１パルス生成回路１７では、第２期間Ｔ２の開始時に第１セット信号ｓｅｔ１（ローレベル）が入力されると、第１ＮＡＮＤ回路Ｎ１の出力をハイレベルからローレベルに反転する（図４（ｊ）参照）。第１ＮＡＮＤ回路Ｎ１の出力は、第１パルス信号ｒｓｏｕｔ１としてパルス合成回路１９に入力される。
【０１０７】
パルス合成回路１９に第１ＮＡＮＤ回路Ｎ１のローレベル出力が入力された時にはパルス合成回路１９の第５ＮＡＮＤ回路Ｎ５に第２パルス生成回路１８から入力される第２パルス信号ｒｓｏｕｔ２はハイレベルのため、パルス合成回路１９からは第１パルス信号ｒｓｏｕｔ１のレベルを反転したパルス（ハイレベルのパルス）が出力される（図４（ｌ）の２つ目のパルス参照）。
【０１０８】
第２期間Ｔ２においては、コンデンサＣ１が定電流Ｉｄで放電されるので、コンデンサＣ１の両端電圧が低下する。第１パルス生成回路１７ではコンデンサＣ１の両端電圧が第１ＮＡＮＤ回路Ｎ１に入力されているが、コンデンサＣ１の両端電圧が閾値電圧Ｖｔｈに低下すると、その時の電圧がローレベルの第１リセット信号ｒｅｓ１として第１パルス生成回路１７に入力されることになる。第１パルス生成回路１７に第１リセット信号ｒｅｓ１が入力されると、第１パルス信号ｒｓｏｕｔ１は、ローレベルからハイレベルに反転する（図４（ｊ）参照）。
【０１０９】
一方、第２期間Ｔ２では、クロック生成回路１１からの第２制御信号φ２がローレベル（第１制御信号φ１がハイレベル）であるので（図４（ｃ）参照）、スイッチＳＷ２がオン状態（スイッチＳＷ１はオフ状態）となり、コンデンサＣ２に第２充電電流生成回路１４が接続される。従って、第２期間Ｔ２では第２充電電流生成回路１４からコンデンサＣ２に充電電流（Ｉｃ＋Δｉ）が流れ込み、これによりコンデンサＣ２が充電される（図４（ｇ）参照）。この充電動作は、第２期間Ｔ２が終了するまで行なわれる。
【０１１０】
第２期間Ｔ２が終了し、第２制御信号φ２がローレベルからハイレベルに反転すると、スイッチＳＷ２がオフ状態になる。スイッチＳＷ２のオフ状態は第３期間Ｔ３の間、継続する。クロック生成回路１１では、第２制御信号φ２の反転時の立上りを検出し、第２パルス生成回路１８に瞬間的にローレベルに変化する第２セット信号ｓｅｔ２を出力する（図４（ｅ）参照）。
【０１１１】
第２パルス生成回路１８では、第３期間Ｔ３の開始時に第２セット信号ｓｅｔ２（ローレベル）が入力されると、第４ＮＡＮＤ回路Ｎ４の出力がローレベルからハイレベルに反転する（図４（ｉ）参照）。第４ＮＡＮＤ回路Ｎ４の出力は、第４制御信号φ４としてスイッチＳＷ４に入力されるので、スイッチＳＷ４がオン状態となり、コンデンサＣ２に第２放電用定電流回路１６が接続され、これにより、コンデンサＣ２は定電流Ｉｄで放電される（図４（ｇ）参照）。
【０１１２】
また、第２パルス生成回路１８では、第３期間Ｔ３の開始時に第２セット信号ｓｅｔ２（ローレベル）が入力されると、第３ＮＡＮＤ回路Ｎ３の出力をハイレベルからローレベルに反転する（図４（ｋ）参照）。第３ＮＡＮＤ回路Ｎ３の出力は、第２パルス信号ｒｓｏｕｔ２としてパルス合成回路１９に入力される。
【０１１３】
パルス合成回路１９に第３ＮＡＮＤ回路Ｎ３のローレベル出力が入力された時にはパルス合成回路１９の第５ＮＡＮＤ回路Ｎ５に第１パルス生成回路１７から入力される第１パルス信号ｒｓｏｕｔ１はハイレベルのため、パルス合成回路１９からは第２パルス信号ｒｓｏｕｔ２のレベルを反転したパルス（ハイレベルのパルス）が出力される（図４（ｌ）の３つ目のパルス参照）。
【０１１４】
以下、第３期間以降では第１期間Ｔ１及び第２期間Ｔ２と同様の動作が繰返される。従って、パルス合成回路１９からは基準クロック信号ＭＣＬＫの半周期毎に第１パルス信号ｒｓｏｕｔ１と第２パルス信号ｒｏｕｔ２のレベルを反転したパルスが交互に出力される。
【０１１５】
オーディオ信号ｅSの振幅が正常範囲（−Ｅｓ〜＋Ｅｓの範囲）で変動している場合は、コンデンサＣ１，Ｃ２は、充電期間に必ず閾値電圧Ｖｔｈよりも高い充電終了電圧Ｖｃに上昇する。従って、放電期間に移行しても、コンデンサＣ１，Ｃ２の電圧は正常に充電開始電圧Ｖａとなり、放電停止後のコンデンサＣ１，Ｃ２の電圧は必ず充電開始電圧Ｖａに保持されるので、充電期間におけるコンデンサＣ１，Ｃ２の充電開始電圧はＶａに安定する（図４の（ｆ），（ｇ）参照）。
【０１１６】
図９は、オーディオ信号ｅSの振幅が正側の過大な範囲（＋Ｅｓ以上の範囲）で変動している場合のタイムチャートを示している。オーディオ信号ｅSの振幅が正側の過大な範囲（＋Ｅｓ以上の範囲）で変動している場合のパルス幅変調信号ＰＷＭｏｕｔの生成プロセスは、基本的に上記のオーディオ信号ｅSの振幅が正常範囲（−Ｅｓ〜＋Ｅｓの範囲）で変動している場合と変わらないので、詳細な説明は省略し、相違点のみを説明する。
【０１１７】
オーディオ信号ｅSの振幅が正常範囲（−Ｅｓ〜＋Ｅｓの範囲）で変動している場合は、充電電流Ｉｊがオーディオ信号ｅSの振幅に応じて変化するので、図４の（ｆ），（ｇ）に示すコンデンサＣ１，Ｃ２の電圧波形は、オーディオ信号ｅSの振幅に応じて変化する。具体的には、充電期間にコンデンサＣ１，Ｃ２が上昇する充電終了電圧Ｖｃは、オーディオ信号ｅSの振幅に応じてＶｔｈ（＞０）〜Ｖｃｃの範囲で変化するので、例えば、コンデンサＣ１の電圧波形は、一点鎖線Ｎ１で示す電圧波形と点線Ｎ２で示す波形で挟まれた範囲内で変化する。コンデンサＣ２の電圧波形についても同様である。
【０１１８】
一方、オーディオ信号ｅSの振幅が正側の過大な範囲（＋Ｅｓ以上の範囲）で変動している場合は、コンデンサＣ１，Ｃ２の充電終了電圧Ｖｃが第１，第２ＲＳフリップフロップ回路１７，１８の電源電圧＋Ｖｃｃにクリップされるので、コンデンサＣ１，Ｃ２の放電時の波形は、図９の（ｆ），（ｇ）に示すように、図４の（ｆ），（ｇ）の一点鎖線Ｎ１で示す電圧波形の放電時の波形と同一の波形となる。
【０１１９】
オーディオ信号ｅSの振幅が正側の過大な範囲（＋Ｅｓ以上の範囲）で変動している場合も、オーディオ信号ｅSの振幅が正常範囲（−Ｅｓ〜＋Ｅｓの範囲）で変動している場合と同様に、コンデンサＣ１，Ｃ２は、充電期間に必ず閾値電圧Ｖｔｈよりも高い充電終了電圧Ｖｃに上昇し、放電期間に移行しても、コンデンサＣ１，Ｃ２の電圧は正常に充電開始電圧Ｖａとなる。従って、放電停止後のコンデンサＣ１，Ｃ２の電圧は必ず充電開始電圧Ｖａに保持されるので、充電期間におけるコンデンサＣ１，Ｃ２の充電開始電圧はＶａに安定する（図９の（ｆ），（ｇ）参照）。
【０１２０】
図１０は、オーディオ信号ｅSの振幅が負側の過大な範囲（−Ｅｓ以下の範囲）で変動している場合のタイムチャートを示している。オーディオ信号ｅSの振幅が負側の過大な範囲（−Ｅｓ以下の範囲）で変動している場合のパルス幅変調信号ＰＷＭｏｕｔの生成プロセスも、基本的に上記のオーディオ信号ｅSの振幅が正常範囲（−Ｅｓ〜＋Ｅｓの範囲）で変動している場合と変わらないので、詳細な説明は省略し、相違点のみを説明する。
【０１２１】
オーディオ信号ｅSの振幅が負側の過大な範囲（−Ｅｓ以下の範囲）で変動している場合は、充電電流が０にクリップされるので、充電期間においてもコンデンサＣ１の電圧は増加しない。その後の放電期間において、コンデンサＣ１に第１放電用定電流回路１５が接続されるので、コンデンサＣ１は定電流Ｉｄで放電されようとする。しかし、放電動作によってコンデンサＣ１の電圧がＶａよりも低下しようとすると、充電開始電圧維持回路２０の電圧源Ｖｘからの電圧がコンデンサ１に直ぐに供給されるので、コンデンサＣ１に第１放電用定電流回路１５が接続されているにもかかわらず、コンデンサＣ１の電圧はＶａよりも低下しない。すなわち、オーディオ信号ｅSの振幅が負側の過大な範囲（−Ｅｓ以下の範囲）で変動している場合、コンデンサＣ１の電圧は、充電開始電圧Ｖａを維持した状態が継続する。なお、コンデンサＣ２についても同様である。（図１０の（ｆ）、（ｇ）参照）。
【０１２２】
従って、図１４の回路のようなオーディオ信号ｅSの振幅が負側の過大な範囲（−Ｅｓ以下の範囲）で変動している場合にコンデンサの電圧がＶａよりも低い電圧に段階的に低下していき、その結果オーディオ信号ｅSの振幅が正常範囲に戻ったときに、正常なパルス幅変調信号を出力するまでに時間がかかるという問題が解決される。つまり、充電開始電圧がＶａに維持されることによって、オーディオ信号ｅSの振幅が正常範囲に戻ったときに、直ぐに正常なパルス幅変調信号を出力することができる。
【０１２３】
以上のように、本実施形態によると、入力信号が負側に過大になった場合でも、正常な状態に復帰したときに直ちに正常なパルス幅変調信号を出力することができる。さらに、本実施形態によると、ダイオードＤ５１，Ｄ５２等の非線形素子を信号経路に直列に接続していないので、音声信号が常に非線形動作することがなくなり、信号品質（例えば音質）が劣化することを防止できる。なお、各トランジスタ、電源電圧、基準クロック、制御信号およびパルス幅変調信号などの極性は設計の都合により、適宜変更することができ、上記の構成のみに限定されるものではない。
【０１２４】
次に本発明の別の好ましい実施形態を説明する。図６Ａ、図６Ｂに示す充電開始電圧維持回路２０には以下の問題が存在する。コンデンサＣ１の電圧が、抵抗Ｒ５１と抵抗Ｒ５２とコンデンサＣ５１との接続点における電圧Ｖ１からダイオードＤ５１の両端電圧Ｖｄ５１（図６ＢではトランジスタＱ５１のベース−エミッタ間に存在するダイオード成分の両端電圧）を減算した電圧（すなわち電圧Ｖａ）よりも低下しようとすると、電圧源ＶｘからコンデンサＣ１に電圧が供給される（電流が流れる）。しかし、ダイオード（またはトランジスタのベース−エミッタ間に存在するダイオード）は、その特性上、カソード電位に対するアノード電位が所定電圧（例えば０．６Ｖ）になるまで全く電流が流れずに所定電圧になってはじめて電流が流れるのではなく、カソード電位に対するアノード電位が所定電圧（例えば０．６Ｖ）になるまでの間も多少の電流がアノードからカソードに向かって流れる。
【０１２５】
従って、本来であればコンデンサＣ１（Ｃ２も同様）の電圧が電圧Ｖａよりも低下しようとしたときに初めて電圧源ＶｘからコンデンサＣ１に電流が流れるべきところ、コンデンサＣ１の電圧が電圧Ｖａよりも若干大きいときにも、電圧源ＶｘからコンデンサＣ１に電流が流れてしまい、コンデンサＣ１を充電してしまう。つまり、入力信号が負側に過大ではなく正常な状態のときにも、電圧源ＶｘによってコンデンサＣ１を充電してしまい、その結果、出力されるＰＷＭ信号がオーディオ信号を正確にパルス幅変調したものではなくなり、出力される信号に歪みが発生してしまう。これは、オーディオ信号とは無関係な電流をコンデンサＣ１に供給してしまうことで、コンデンＣ１の充電終了電圧が通常よりも増加してしまう、放電時にコンデンサＣ１の電圧が閾値電圧Ｖｔｈに達するまでの時間が通常よりも長くなってしまうことに起因する。
【０１２６】
この問題を解決するために、本実施形態の充電開始電圧維持回路は、入力信号が負側に過大である（つまり、負側の振幅が所定のレベルを超える）ときには電圧源ＶｘからコンデンサＣ１、Ｃ２に電圧を供給すると共に、入力信号が負側に過大でない（つまり、負側の振幅が所定のレベルを超えない）ときには電圧源ＶｘからコンデンサＣ１、Ｃ２に電圧を供給しないように、電圧源Ｖｘの電圧値を適宜切り換える。詳細には、第１パルス信号ｒｓｏｕｔ１が、入力信号が負側に過大である場合にはハイレベルの期間が非常に長くローレベルの期間が非常に短くなり、入力信号が負側に過大でない場合にはハイレベルの期間がそれほど長くなくローレベルの期間がそれほど短くないので、この第１パルス信号ｒｓｏｕｔ１を利用する。実際には、第１パルス信号ｒｓｏｕｔ１が電圧源ＶｘのコンデンサＣ５１に供給され、第１パルス信号ｒｓｏｕｔ１がハイレベルのときに第１パルス信号ｒｓｏｕｔ１の電圧によってコンデンサＣ５１を充電し、第１パルス信号ｒｓｏｕｔ１がローレベルのときにコンデンサＣ５１が放電され、電圧源Ｖｘの電圧値には第１パルス信号ｒｓｏｕｔ１の電圧によって充電されたコンデンサＣ５１の充電電圧が加算される。つまり、第１パルス信号ｒｓｏｕｔ１によるコンデンサＣ５１の充放電によって、電圧源Ｖｘの電圧が切り換えられる（増減する）。
【０１２７】
図１１Ａ、図１１Ｂは、本例の充電開始電圧維持回路２０’を示す。図１１Ａの充電開始電圧維持回路２０’は、図６Ａの充電開始電圧維持回路２０と比較し、抵抗Ｒ５３とダイオードＤ５３とをさらに有する。図１１Ｂの充電開始電圧維持回路２０’は、図６Ｂの充電開始電圧維持回路２０と比較し、抵抗Ｒ５３とダイオードＤ５３とをさらに有する。以下、図１１Ａを例に説明するが、図１１Ｂの場合も同様である。
【０１２８】
抵抗Ｒ５３とダイオードＤ５３とは、電圧源Ｖｘの一部を構成する。抵抗Ｒ５３は、一端が抵抗Ｒ５１、Ｒ５２、コンデンサＣ５１の接続点に接続され、他端がダイオードＤ５３のカソードに接続されている。ダイオードＤ５３は、アノードが図７の第１ＮＡＮＤ回路Ｎ１の出力に接続され、第１パルス信号ｒｓｏｕｔ１が供給されている。
【０１２９】
抵抗Ｒ５１と抵抗Ｒ５２とコンデンサＣ５１との接続点における電圧Ｖ１は、第１パルス信号ｒｓｏｕｔ１の電圧が電圧Ｖ１に加算されない場合に、コンデンサＣ１に電圧を供給しないような電圧に設定されており、すなわち、電圧Ｖａよりも小さな電圧値に設定されている。なお、抵抗Ｒ５１と抵抗Ｒ５２とコンデンサＣ５１との接続点における電圧Ｖ１は、第１パルス信号ｒｓｏｕｔ１の電圧が電圧Ｖ１に加算されない場合に−Ｖｃｃ（例えば０Ｖ）に設定されていてもよく、その場合、抵抗Ｒ５１が削除（開放）される。
【０１３０】
以下、本例の動作を説明する。図１３はコンデンサＣ５１の電圧変化を示す波形図である。図１３に示すように、第１パルス信号ｒｓｏｕｔ１がハイレベルであるとき、第１パルス信号ｒｓｏｕｔ１の電圧はダイオードＤ５３、抵抗Ｒ５３を介してコンデンサＣ５１に供給され、コンデンサＣ５１を充電する。第１パルス信号ｒｓｏｕｔ１がローレベルであるとき、第１パルス信号ｒｓｏｕｔ１の電圧はダイオードＤ５３によって遮断されるので、コンデンサＣ５１には供給されない。従って、第１パルス信号ｒｓｏｕｔ１がローレベルであるとき、第１パルス信号ｒｓｏｕｔ１の電圧によって充電されたコンデンサＣ５１の電圧は、抵抗Ｒ５２を介して電源−Ｖｃｃに放電される。
【０１３１】
例えば、図４（ｆ）の実線に示すように、入力信号が負側に過大（およびそれに近い状態）ではない場合、図４（ｊ）に示すように、第１パルス信号ｒｓｏｕｔ１はハイレベルの期間がそれほど長くなく、ローレベルの期間が十分に存在する。従って、第１パルス信号ｒｓｏｕｔ１がハイレベルのときに第１パルス信号ｒｓｏｕｔ１の電圧によってコンデンサＣ５１を充電するが、その充電電圧を加えた電源Ｖｘの電圧Ｖ１がコンデンサＣ１、Ｃ２に電圧を供給する電圧に達する迄に、第１パルス信号ｒｓｏｕｔ１がローレベルに反転してしまい、コンデンサＣ５１の電圧が放電される。その結果、抵抗Ｒ５１と抵抗Ｒ５２とコンデンサＣ５１との接続点における電圧Ｖ１には、第１パルス信号ｒｓｏｕｔ１の電圧が加算されたとしても、電圧源Ｖｘの電圧はコンデンサＣ１、Ｃ２に電圧を供給しない。従って、電圧源ＶｘからコンデンサＣ１、Ｃ２に電圧が供給されないので、コンデンサＣ１、Ｃ２に入力信号以外の余計な電流が流れ込むことがなく、出力信号に歪みが生じることが防止される。
【０１３２】
一方、図１２（ｅ）に示すように入力信号が負側に過大（およびそれに近い状態）である場合、図１２（ｇ）に示すように、第１パルス信号ｒｓｏｕｔ１は、ハイレベルの期間が非常に長くなり、ローレベルの期間が非常に短くなる（あるいはローレベルの期間が無くなる）。従って、第１パルス信号ｒｓｏｕｔ１がハイレベルであるときに第１パルス信号ｒｓｏｕｔ１の電圧によってコンデンサＣ５１を長い期間充電し、その充電電圧を加えた電源Ｖｘの電圧Ｖ１がコンデンサＣ１、Ｃ２に電圧を供給する電圧に達する。従って、入力信号が負側に過大（およびそれに近い状態）である場合には、電圧源ＶｘからコンデンサＣ１に電圧が供給され、コンデンサＣ１の電圧が電圧Ｖａより低下しようとする際に、電圧源Ｖｘからの電圧によってコンデンサＣ１を充電することができ、コンデンサＣ１の電圧がＶａよりも低下することを防止でき、電圧Ｖａに維持できる。
【０１３３】
なお、第１パルス信号ｒｓｏｕｔ１の変調度（ハイレベルの期間／（ハイレベルの期間＋ローレベルの期間））をｍ（例えば０．９）に決定し、変調度がｍ以上の場合に電圧源ＶｘからコンデンサＣ１、Ｃ２に電圧が供給され、変調度がｍ未満の場合に電圧源ＶｘからコンデンサＣ１、Ｃ２に電圧が供給されないように、抵抗Ｒ５２、Ｒ５３、コンデンサＣ５１の各値を設定するとよい。
【産業上の利用可能性】
【０１３４】
本発明は、例えばオーディオアンプに好適に採用され得る。
【符号の説明】
【０１３５】
１  パルス幅変調回路
２  スイッチング回路
３  ローパスフィルタ回路
４  第１電源
５  第２電源
１１  クロック生成回路
１２  差動増幅回路
１３  第１充電電流生成回路
１４  第２充電電流生成回路
１５  第１放電用定電流回路
１６  第２放電用定電流回路
１７  第１パルス生成回路
１８  第２パルス生成回路
１９  パルス合成回路
２０  充電開始電圧維持回路
ＡＵ  オーディオ発生源
Ｃ１  コンデンサ
Ｃ２  コンデンサ
ｅS  オーディオ信号
ＳＷ１  スイッチ
ＳＷ２  スイッチ
ＳＷ３  スイッチ
ＳＷ４  スイッチ
Ｔ１  第１期間
Ｔ２  第２期間
Ｔ３  第３期間
Ｔ４  第３期間
φ１  第１制御信号
φ２  第２制御信号
φ３  第３制御信号
φ４  第４制御信号
【図１】
2012217118.tif 000003
【図２】
2012217118.tif 000004
【図３】
2012217118.tif 000005
【図４】
2012217118.tif 000006
【図５】
2012217118.tif 000007
【図６Ａ】
2012217118.tif 000008
【図６Ｂ】
2012217118.tif 000009
【図７】
2012217118.tif 000010
【図８】
2012217118.tif 000011
【図９】
2012217118.tif 000012
【図１０】
2012217118.tif 000013
【図１１Ａ】
2012217118.tif 000014
【図１１Ｂ】
2012217118.tif 000015
【図１２】
2012217118.tif 000016
【図１３】
2012217118.tif 000017
【図１４】
2012217118.tif 000018
【図１５】
2012217118.tif 000019
【図１６】
2012217118.tif 000020
【図１７】
2012217118.tif 000021