(57)【要約】      （修正有）【課題】欠陥が低く、高次シランの混入のない高品質なアモルファスシリコン薄膜を得ることができるプラズマＣＶＤ装置、及シリコン系薄膜の製造方法を提供する。【解決手段】平行平板型プラズマＣＶＤ装置１には，放電電極３に凹部７が設けられ，該放電電極と接地電極１０との間に，アースカバー８が設けられ，このアースカバーには放電電極に設けられている凹部に相対向するように，貫通孔９が設けられている。また、薄膜の製造に当たっては、前述の装置で、真空容器を減圧下に保持し、真空容器内に該放電電極に設けられている該凹部の壁面より少なくとも珪素を含む原料ガスを凹部内に供給し、該放電電極に高周波電力を印加して、該凹部中において該原料ガスをプラズマ化し、該凹部中にプラズマを局在化させ，該プラズマ化した原料ガス中に含まれるＳｉＨ３ラジカルを基板上に到達させ、成膜する事により、前記課題を解決出来る。【選択図】図１
2012204730.tif 000002
【特許請求の範囲】
【請求項１】
真空容器と，
該真空容器内の真空度を保持する排気系と，
被成膜基板を置くための接地電極と，
該被成膜基板を加熱するための加熱機構と，
原料ガスを供給可能な放電電極と，
該原料ガスにプラズマを発生させるために該放電電極に高周波電力を印加する高周波電源と，を備えた平行平板型プラズマＣＶＤ装置において，
該放電電極には凹部が設けられており，
該放電電極と接地電極との間には，アースカバーが設けられ，このアースカバーには放電電極に設けられている凹部に相対向するように，アースカバー貫通孔が設けられているプラズマＣＶＤ装置。
【請求項２】
前記アースカバーが接地されている請求項１に記載のプラズマCVD装置。
【請求項３】
前記放電電極に設けられた凹部の直径をＤ（ｍｍ），深さをＨ（ｍｍ）としたとき，２ｍｍ≦Ｄ≦４５ｍｍ，かつ，Ｄ≦Ｈである請求項１または２に記載のプラズマＣＶＤ装置。
【請求項４】
前記アースカバーに設けられているアースカバー貫通孔の孔径が，前記放電電極に設けられた凹部の直径の０．５倍から１．５倍である請求項１から３のいずれかに記載のプラズマＣＶＤ装置。
【請求項５】
前記アースカバーと接地電極との間に，電位制御可能な電位制御板が設けられ，この電位制御板にはアースカバーに設けられたアースカバー貫通孔とに相対し，これらを遮らないような電位制御板貫通孔が設けられている請求項１から４のいずれかに記載のプラズマCVD装置。
【請求項６】
前記放電電極に設けられている該凹部の壁面には原料ガスを凹部内に供給するための原料ガス供給孔が設けられており，該原料ガス供給孔は原料ガスを該凹部内に凹部の壁面に向けて放出するように形成されている請求項１から５のいずれかに記載プラズマＣＶＤ装置。
【請求項７】
前記アースカバーが加熱機構を有する請求項１から６のいずれかに記載のプラズマＣＶＤ装置。
【請求項８】
真空容器を減圧下に保持し、
真空容器内に該放電電極に設けられている該凹部の壁面より少なくとも珪素を含む原料ガスを凹部内に供給し、
該放電電極に高周波電力を印加して、該凹部中において該原料ガスをプラズマ化し、
該凹部中にプラズマを局在化させ，該プラズマ化した原料ガス中に含まれるＳｉＨ３ラジカルを被成膜基板上に到達させるシリコン系薄膜の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマＣＶＤ装置及びプラズマＣＶＤ法を用いた薄膜の製造方法に関するものである特にシリコン薄膜太陽電池や，薄膜トランジスタなどに利用される高品質なアモルファスシリコン薄膜を形成するためのプラズマＣＶＤ装置及びプラズマＣＶＤ法を用いたシリコン系薄膜の製造方法に関するものである。
【背景技術】
【０００２】
現在，太陽電池の主流を成す単結晶シリコン系太陽電池または，多結晶シリコン系太陽電池と比較して，薄膜シリコン太陽電池は高価なシリコン基板を使用することがなく，コスト的にも有利であるため次世代の太陽電池として注目されている。
【０００３】
薄膜シリコン太陽電池に用いられるアモルファスシリコン薄膜を作製するための技術として平行平板型プラズマＣＶＤ法が採用されている。このような従来の平行平板型プラズマＣＶＤ装置を図３に示す。図３に示す従来のプラズマＣＶＤ装置１には真空度を保持する排気系を有する真空容器２が備えられる。図示しない排気系には高真空排気系と，プロセス排気系の二つが通常接続される。高真空排気系は真空容器内の背圧を得るためのものであり通常分子ターボポンプ等が用いられ，プロセス排気はそのプロセス圧力にも依るが，一般的なCVDプロセスの場合，メカニカルブースターポンプ等が用いられる。排気は、真空容器２の壁面下部に設けられた排気口から行われる。同容器２内には放電電極３と，被成膜基板１２を保持する接地電極１０が設置されている。接地電極１０上には被成膜基板１２が保持されており，接地電極１０の内部には被成膜基板を加熱するための基板加熱機構１１が内蔵されている。原料ガスは放電電極３内部へ絶縁物を介しガス供給管５により供給され，放電電極３の内部を通じ放電電極表面４に設けられたシャワープレートより，被成膜基板１２上へ均一に導入される。また放電電極３にはマッチングボックス１３を介し高周波電源１４が接続されており，排気系により一定の圧力に保持し，放電電極３に高周波電力を印加してプラズマを発生させ，被成膜基板表面にアモルファスシリコン薄膜を形成する。
【０００４】
しかし，このような平行平板型プラズマＣＶＤ法で作製されたアモルファスシリコン薄膜は光照射により，膜中のダングリングボンド（欠陥）が増大し，光劣化を起こすことが知られている。この光劣化はＳｔａｅｂｅｒ−Ｗｒｏｎｓｋｉ効果として３０年以上前に見出されているにも関わらず，現在いまだに解消されていない。
【０００５】
この光劣化を起こすメカニズムに関しても，現在明確に解明されたわけではないが，その光劣化が膜中のＳｉＨ２結合濃度と相関があることが知られており，膜中のＳｉＨ２濃度が低いものは光劣化が少ないとの報告がされている。そしてＳｉＨ２濃度が増加する原因として成膜中に発生する高次シラン（ＳｉｍＨｎ：ｍ＝２以上）が膜中に取り込まれることが挙げられている。高次シランはプラズマ中に生成したＳｉＨ２ラジカルが，親分子等のＳｉＨ結合に挿入する逐次反応によって成長し，膜中に混入することによって，ＳｉＨ２結合の増加や，初期のダングリングボンドを膜中に形成するとされている。
【０００６】
一方で，プラズマ中の反応はあるエネルギーをもった電子が親分子であるＳｉＨ４に衝突し，様々な分子(たとえば，ＳｉＨ３ラジカル，ＳｉＨ２ラジカル等)に分解するところから始まる。一般的にプラズマ中の電子のエネルギーである電子温度（Ｔｅ）は分布をもち成膜寄与種であるとされるＳｉＨ３ラジカル以外にも，ＳｉＨ２ラジカルを必ず生成してしまう。そのため従来の平行平板型プラズマＣＶＤ法ではアモルファスシリコン薄膜の成膜においてはこの高次シランの発生量を少なくするために投入電力を低く設定し，原料を十分供給することにより，ＳｉＨ２ラジカル，高次シランの発生を抑制しているが，そのため成膜速度の向上が望めないものとなっている（非特許文献１）。
【０００７】
また，ＳｉＨ２結合濃度を低いアモルファスシリコン薄膜を得る成膜方法としてトライオード法が考案されている。このトライオード法の成膜装置を図４に示す。トライオード法によるプラズマＣＶＤ装置は図４に示すように図３に示した平行平板型プラズマＣＶＤ装置の放電電極３と接地電極１０の間にメッシュ電極１８を挿入し，このメッシュ電極には直流可変電源１５が接続されている。このようにトライオード法も平行平板型のＣＶＤ法であるが，放電電極３と接地電極間１０にメッシュ電極１８を挿入し，これに電位（通常負電位）を印加することによって，放電電極３とメッシュ電極１８間にプラズマを閉じ込めることが可能になる。メッシュ電極１８と接地電極１０間にはプラズマが生成しないため，成膜に寄与するラジカルは放電電極３とメッシュ電極１８間で生成し，メッシュ電極１８より拡散によって被成膜基板１２へと到達する。ラジカルの拡散距離は分子量の逆数の平方根に比例するため，高次シランラジカルはＳｉＨ３ラジカルに比べ拡散距離が短いことを利用して選択的にＳｉＨ３ラジカルを被成膜基板上へ輸送しようとするものである。これにより，非常に低いＳｉＨ２結合濃度を達成し，劣化率の低いアモルファスシリコン薄膜を得ている。しかし，このトライオード法も高次シランラジカルを取り除くためには十分なメッシュ電極と接地電極間の距離が必要であり，そのため，成膜速度が向上できないという問題点を持っている（非特許文献２）。
【０００８】
さらに，プラズマ中のガス温度も重要な因子である。高次シラン（ＳｉｍＨｎ：ｍ＝２以上）を成長させる逐次反応は三体反応であることが知られ，これを抑える手段としてガス加熱が有効であるとされている。ＳｉＨ２ラジカルのＳｉＨ結合への挿入反応により生成した高次シランは余剰なエネルギーを第三体（通常は親分子であるＳｉＨ４）に吸収させることにより安定化を図る。そのため第三体がエネルギーを受け取れないような状態，つまり温度が高い状態であると三体反応が進行せず，高次シランが抑制される。（特許文献１）そのため成膜空間を加熱するためには高次シランが最も発生するとされる放電電極側のシース付近のプラズマを，放電電極側より加熱することが望ましいが，電極に高周波を印可し，さらにヒータを導入するのは構造上難しい。通常は被成膜基板の温度をコントロールするため，被成膜基板を設置する電極加熱を行っており，被成膜基板を介してプラズマも加熱されるが，放電電極側のシースから遠いため，効果的な積極的な加熱とは言えない。そのため，被成膜基板温度をさらに高温とし最適な被成膜基板温度以上にすると，膜中の欠陥が多くなってしまうため上限温度が限られるという問題がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平８−９１９８７号公報
【非特許文献】
【００１０】
【非特許文献１】Madoka Takai et al. APPLIED PHYSICS LETTERS 77 (2000) 2828
【非特許文献２】Satoshi Shimizu et al. JOURNAL OF APPLIED PHYSICS １0１,
【発明の概要】
【発明が解決しようとする課題】
【００１１】
薄膜シリコン太陽電池の光劣化を抑えるため，アモルファスシリコン薄膜に高次シランの混入を低減させ，膜中ＳｉＨ２結合濃度を可能な限り低くする試みがなされてきたが，成膜速度が非常に遅かったり，成膜温度が高く太陽電池セル作製には用いることのできない条件であった。
また，上記のようにガス加熱を行ったとしても、シャワーヘッド内から真空チャンバ内にガスを導入しようとすると流速は数ｍ／ｓ以上となり、ガス加熱を行おうとしても加熱機構の能力が現実的ではないという問題がある。また被成膜基板として一般的に用いられるガラスは熱伝導度の低い材料である。そのため設置する電極を加熱し、ガラス裏面より加熱しても、表面がガスにより冷やされた場合、ガラス表層の温度が下がってしまうことは十分考えられる。
【００１２】
すなわち、実用的には成膜速度と，低い膜中ＳｉＨ２結合濃度を両立させた成膜方法はいまだ見出されていない。
【課題を解決するための手段】
【００１３】
本発明は上記課題を解決するものであり，本発明のプラズマＣＶＤ装置は以下の構成をとる。すなわち，
(１)真空容器と，
該真空容器内の真空度を保持する排気系と，
被成膜基板を置くための接地電極と，
該被成膜基板を加熱するための加熱機構と，
原料ガスを供給可能な放電電極と，
該原料ガスにプラズマを発生させるために該放電電極に高周波電力を印加する高周波電源と，を備えた平行平板型プラズマＣＶＤ装置において，
該放電電極には凹部が設けられており，該放電電極と接地電極との間には，アースカバーが設けられ，このアースカバーには放電電極に設けられている凹部に相対向するように，貫通孔が設けられているプラズマＣＶＤ装置である。
(２)  前記アースカバーが接地されている(１)記載のプラズマCVD装置である。
(３)  前記放電電極に設けられた凹部の直径をＤ（ｍｍ），深さをＨ（ｍｍ）としたとき，２ｍｍ≦Ｄ≦４５ｍｍ，かつ，Ｄ≦Ｈである(１)または(２)に記載のプラズマＣＶＤ装置である。
(４)  前記アースカバーに設けられている貫通孔の孔径が，前記放電電極に設けられた凹部の直径の０．５倍から１．５倍である(１)から(３)のいずれかに記載のプラズマＣＶＤ装置である。
(５)  前記アースカバーと接地電極との間に，電位制御可能な電位制御板が設けられ，この電位制御板にはアースカバーに設けられた貫通孔とに相対し，これらを遮らないような貫通孔が設けられている(１)からの(４)のいずれか記載のプラズマCVD装置である。
(６)  前記放電電極に設けられている該凹部の壁面には原料ガスを凹部内に供給するための原料ガス供給孔が設けられており，該原料ガス供給孔は原料ガスを該凹部内に凹部の壁面に向けて放出するように形成されている(１)から(５)のいずれかに記載のプラズマＣＶＤ装置である。
(７)  前記アースカバーが加熱機構を有する(１)から(６)のいずれかに記載のプラズマＣＶＤ装置である。
(８)    真空容器を減圧下に保持し、
真空容器内に該放電電極に設けられている該凹部の壁面より少なくとも珪素を含む原料ガスを凹部内に供給し、
該放電電極に高周波電力を印加して、該凹部中において該原料ガスをプラズマ化し、
該凹部中にプラズマを局在化させ，該プラズマ化した原料ガス中に含まれるＳｉＨ３ラジカルを被成膜基板上に到達させるシリコン系薄膜の製造方法である。
【発明の効果】
【００１４】
本発明によれば、原料ガスが放電電極の凹部内に凹部の壁面に向けて放出されることにより、原料ガス流が直接被成膜基板に到達しないため、原料ガス流が被成膜基板から熱を奪うことを防ぎ、被成膜基板表面温度の低下を防ぐことができる。さらにアースカバーを加熱し，プラズマ近傍を加熱することで，三体反応を抑えることが可能であり，これにより短寿命ラジカルによる挿入反応を抑えることが出来る。また，アースカバーを用いることで，凹部中にプラズマを局在化させ，アースカバーと被成膜基板の間にプラズマが存在しないため，成膜に寄与させたくない短寿命種は被成膜基板到達前に親分子であるＳｉＨ４と反応し無害化されることによって、低欠陥密度で，劣化の少ない高品質なアモルファスシリコン薄膜を得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明にかかる第一実施形態によるプラズマＣＶＤ装置の構成を示す概略図である。
【図２】本発明にかかる第二実施形態によるプラズマＣＶＤ装置の構成を示す概略図である。
【図３】従来のプラズマＣＶＤ装置の構成を示す概略図である。
【図４】従来のトライオード法を用いたプラズマＣＶＤ装置の構成を示す概略図である。
【発明を実施するための形態】
【００１６】
［第一実施の形態］
図１は本発明の第一実施の形態によるプラズマＣＶＤ装置の構成を示す概略図である。本発明のプラズマＣＶＤ装置１には、真空度を保持する排気系を備えた真空容器２と、真空容器２内には放電電極３と、被成膜基板１２が置かれる接地電極１０が設置されている。
放電電極３の表面には円筒状の穴が配置され、凹部７を形成している。この凹部７の直径はあまり小さすぎるとプラズマが入り込まなったり、電極の加工が難しくなったりするため好ましくなく、また、大きすぎると局在化せずに被成膜基板側へとプラズマが漏れてしまう。そのため、好ましい範囲としては２ｍｍ以上１００ｍｍ以下であり、さらに好ましくは５ｍｍ以上５０ｍｍ以下である。この凹部７は放電電極表面４上で均一に配置されていることが好ましい。
【００１７】
さらに，放電電極３と接地電極１０の間に，放電電極より一定の間隔をとりアースカバー８が設置されている。放電電極３と，アースカバー８の間隔は放電電極とアースカバーの間に放電が発生しないような間隔が好ましく，０.５ｍｍから１０ｍｍが好ましく、さらに好ましくは０.５ｍｍから５ｍｍの範囲である。
【００１８】
アースカバー８にはアースカバー貫通孔９が設けてあり，放電電極に設けられている凹部７と相対向しこれらを遮らないような構造となっている。アースカバー貫通孔９は，放電電極凹部径より大きすぎるとプラズマが漏れる原因となり，狭すぎるとプラズマからの活性種の拡散が抑えられ成膜速度が低下してしまうので，好ましくは放電電極に設けられた凹部径の０.５倍から１.５倍の範囲である。アースカバー貫通孔９の形状はテーパー状等の形状となっていてもかまわない。
【００１９】
原料ガスは放電電極３内部へと絶縁物を介しガス供給管５により供給され、放電電極３の内部を通じ電極表面の凹部壁面から同じ凹部７内の別の場所の壁面へ向けて放出され、凹部７内つまり真空容器内に導入される。このようにして、原料ガスを放電電極３の凹部７へと導入し、排気系により一定の圧力に保持した後、放電電極３に接続されている高周波電源１４により高周波電力を印加してプラズマを発生させ、被成膜基板表面に薄膜を形成する。
【００２０】
放電電極３にはマッチングボックス１３を介して、高周波電源１４が接続されている。この高周波電源１４の周波数は任意に選択が可能で、生産性および均一性の観点から、好ましくは１００ｋＨｚ以上１００ＭＨｚ以下、さらに好ましくは１０ＭＨｚ以上６０ＭＨｚ以下がよい。
【００２１】
被成膜基板１２は接地電極１０上に動かないように置かれていればよく、例えば接地電極１０に座繰りを設けて被成膜基板１２をその中に置いたり、別の治具で被成膜基板１２を接地電極１０に押し付けてもよい。また接地電極１０の内部には被成膜基板１２を加熱するための基板加熱機構１１が内蔵されている。
【００２２】
また，プラズマを放電電極凹部７と，アースカバー貫通孔９内部に閉じ込めることにより，アースカバー８と被成膜基板１２間のプラズマが弱められ，アースカバーと被成膜基板の間では新たな活性種の発生はほとんどなくなることになる。これにより成膜に寄与する高次シラン，ＳｉＨ２ラジカルや，ＳｉＨ３ラジカルをアースカバー貫通孔９より被成膜基板方向へ拡散したものに限ることができる。
【００２３】
アースカバー８と被成膜基板１２との間で起こる反応としては以下のようなものが考えられる。
【００２４】
ＳｉｍＨ２ｍ＋１  ＋  ＳｉＨ４  →  ＳｉｍＨ２ｍ＋２  ＋  ＳｉＨ３      （式１）
ＳｉＨ２  ＋  ＳｉＨ４  →  Ｓｉ２Ｈ６                          （式２）
ＳｉＨ３  ＋  ＳｉＨ４  →  ＳｉＨ４  ＋  ＳｉＨ３                （式３）。
【００２５】
被成膜基板方向へ拡散した高次シランラジカルは，被成膜基板方向へ拡散中に親分子であるＳｉＨ４と反応し不活性な高次シランになることにより成膜には関与せず排気される（式１）。ＳｉＨ２ラジカルは拡散しながら高次シランへ成長していく過程で親分子であるＳｉＨ４と反応し不活性になることにより，成膜には関与せず排気される（式２）。一方で親分子との反応により変化しないＳｉＨ３ラジカル（式３）は被成膜基板へ到達し，選択的に成膜に寄与することにより，高品質な膜を得ることが可能になる。
【００２６】
前述したとおり，（式１），(式２)により生成した高次シランは余剰なエネルギーを第三体（通常は親分子であるＳｉＨ４）に吸収させることにより安定化を図る三体反応により得られるものである。そこで，本発明ではアースカバー８を加熱することにより，最も高次ラジカルが発生するものと考えられる放電電極に設けられた凹部７および，アースカバー貫通孔９の内部に局在化するプラズマを効果的に加熱することにより，三体反応の進行を抑えることが可能である。
【００２７】
このような本発明のプラズマＣＶＤ装置は、プラズマの発生を電極とアースカバーの中へ局在化させ、アースカバーと被成膜基板１２間のプラズマを弱くし，ＳｉＨ２ラジカル等の短命種ラジカル親分子と反応させることを無害化することにより、選択的にＳｉＨ３ラジカルでの成膜を可能にする。また，原料ガスを被成膜基板に直接到達しないように凹部７へ導入し，被成膜基板の温度の低下を防ぎ，さらにアースカバーと被成膜基板の間を加熱することにより三体反応を抑え、高次シランの発生を抑制しすることにより、従来の平行平板型プラズマＣＶＤ装置で形成した膜と比べて高次シランの混入が少なく欠陥が低減された高品質な膜が得られるものである。
【００２８】
［第二実施の形態］
第二実施の形態によるプラズマＣＶＤ装置は，第一実施の形態のプラズマＣＶＤ装置のアースカバー８と接地電極１０の間に，電位を一定に保つ電源を備えた電位制御板１６を設置したもので装置の概要に変更は無い。放電電極，アースカバーおよび，電位制御板の形状は一例を示すものであって，これに限定されるものではない。
【００２９】
アースカバーと接地電極１０の間に接地された電位制御板１６には放電電極凹部７，アースカバーに設けられたアースカバー貫通孔９に相対向し，これを遮らないような電位制御板貫通孔１７が設けられており，さらに電位制御板１６は直流電源１５等を接続し電位を印加することが可能な構造となっている。また，電位制御板１６に接続する電源は電位をかけられるものであればよく，周波数がｋＨｚオーダー以上の交流電源であれば自己バイアスが発生し直流電位をかけることができるので，直流電源以外にも，ＫＨｚ程度の交流電源やＲＦ電源を用いてもよい。
【００３０】
この電位制御板が無い場合，プラズマの凹部７中への閉じ込め制御はアースカバー８の厚みにより制御される。すなわち凹部中に局在するプラズマに十分な電子の供給ができるだけのアース面積が必要である。そのために孔の中へ閉じ込めようとすれば，孔の壁面を大きくするためにアースカバー８には厚みが必要となる。しかし，アースカバー８を厚くすればプラズマからの被成膜基板に対する開口率が減少し，孔から放出されるラジカルが少なくなるため，成膜速度が激減する。そこでこの電位制御板１６をアースカバー８下部へ設置し，負電位を印加することにより，成膜速度を低下させることなくプラズマを閉じ込めることが可能となる。
【００３１】
上記で説明した本発明のプラズマＣＶＤ装置を用いて、設置電極１０上にガラス被成膜基板を設置して真空排気した後、少なくともシランを含む原料ガスをガス導入部６から導入して高周波電源１４によりプラズマを発生させ、被成膜基板表面にアモルファスシリコン薄膜を形成させると、従来の平行平板型プラズマＣＶＤ装置で形成した膜と比べて高次シランの混入が少なく欠陥が低減された高品質な膜が得られるのである。また、この高品質なアモルファスシリコン薄膜を太陽電池に適用することで、光劣化が少ない高変換効率の太陽電池を作成することが可能となる。
【産業上の利用可能性】
【００３２】
本発明は、プラズマＣＶＤ装置およびアモルファスシリコン薄膜形成に限らず、エッチング装置やその他各種薄膜形成、プラズマ表面処理装置などにも応用することができるが、その応用範囲が、これらに限られるものではない。
【符号の説明】
【００３３】
１    プラズマＣＶＤ装置
２    真空容器
３    放電電極
４    放電電極表面
５    ガス供給管
６    ガス導入部
７    放電電極凹部
８    アースカバー
９    アースカバー貫通孔
１０  接地電極
１１  基板加熱機構
１２  被成膜基板
１３  マッチングボックス
１４  高周波電源
１５  直流電源
１６  電位制御板
１７  電位制御板貫通孔
１８  メッシュ電極
【図１】
2012204730.tif 000003
【図２】
2012204730.tif 000004
【図３】
2012204730.tif 000005
【図４】
2012204730.tif 000006