(57)【要約】【課題】プローブ跡を除去でき、かつ、製造コストが増加することを抑制できる半導体装置及び半導体装置の製造方法を提供する。【解決手段】この半導体装置は、回路が形成された基板１００と、この基板１００上に形成され、表面に保護絶縁膜３００が形成された多層配線層と、この多層配線層の最上層の配線層に位置し、上記回路に接続し、かつ、表面が保護絶縁膜と略同一面となっている電極パッド２００と、を備える。また、このような半導体装置の製造方法は、回路が形成された基板１００上に、この回路に接続し、かつ、保護絶縁膜３００から突出した突出部２０１を有する電極パッド２００を形成する工程と、プローブ端子５００を電極パッド２００に接触させることにより、回路の動作テストを行う工程と、突出部２０１の少なくとも表面を研磨する工程と、有する。【選択図】図１
2012054428.tif 000002
【特許請求の範囲】
【請求項１】
回路が形成された基板上に、前記回路に接続し、かつ、保護絶縁膜から突出した突出部を有する電極パッドを形成する工程と、
プローブ端子を前記電極パッドに接触させることにより、前記回路の動作テストを行う工程と、
前記突出部の少なくとも表面を研磨する工程と、
を有する半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記突出部を研磨する工程において、前記突出部を前記保護絶縁膜の表面と略同一面となるよう研磨する半導体装置の製造方法。
【請求項３】
回路が形成された基板と、
前記基板上に形成され、表面に保護絶縁膜が形成された多層配線層と、
前記多層配線層の最上層の配線層に位置し、前記回路に接続し、かつ、表面が前記保護絶縁膜と略同一面となっている電極パッドと、
を備える半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関し、特に、集積回路の電気試験後の電極パッドに形成されるプローブ跡を修復した半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体チップは、半導体基板にトランジスタ、抵抗、コンデンサ等の多数の素子を形成し、要求される回路動作や機能を果たすように、各素子間を結線して構成される。また、半導体チップは一般的に、パッケージングされ、その他の部品と組み合わされて使用される。このパッケージングの際に、半導体チップに形成された回路入力端子としての電極パッドと、パッケージ外部電極とをボンディングワイヤなどで電気的に繋ぐ必要がある。しかし、半導体チップの電極パッドは、半導体チップの特性をテスト、すなわち、回路素子の動作テストをするためにも使用される。このテストの際に、電極パッドの表面がプローブ端子の先端で擦られるため、電極パッドの表面に凹凸状の傷跡（以下、「プローブ跡」と呼ぶ）が残ってしまう。この場合、配線との密着性が低下する可能性がある。そのため、回路の動作テストの際に生じるプローブ跡の影響を防ぐ手法が望まれる。
【０００３】
例えば特許文献１では、回路の動作テスト工程によるプローブ跡を補修する手法として、レーザー発振器から出力されたレーザー光をレンズにより集光する。この集光レーザー光により、プローブ跡を局部的に加熱し、溶融させることによりプローブ跡を除去する方法を用いた実施例も開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２６７８８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の手法では、レーザー発振器、電子ビーム、または、集束イオンビームという設備が必要となるが、これらの設備は通常はテストプロービングを行う装置には設置されていない。従って、集積回路の電気試験を行う工程によって形成されるプローブ跡を修復するためには、レーザー発振器等の設備投資が必要となり、コスト的な問題が発生する。
【課題を解決するための手段】
【０００６】
本発明によれば、回路が形成された基板上に、回路に接続し、かつ、保護絶縁膜から突出した突出部を有する電極パッドを形成する工程と、
プローブ端子を電極パッドに接触させることにより、回路の動作テストを行う工程と、
突出部の少なくとも表面を研磨する工程と、
を有する半導体装置の製造方法が提供される。
【０００７】
本発明によれば、電極パッドには突出部が形成されているため、プローブ跡はこの突出部の表面に形成される。そしてプローブ端子による回路の動作テスト工程の後、突出部の少なくとも表面を研磨する工程を行っている。このため、突出部の表面のプローブ跡を除去することができる。また、突出部の研磨はＣＭＰ装置で行うことができるため、半導体装置の製造ラインに新たな装置を導入する必要がない。このため、製造コストが増加することも抑制できる。
【０００８】
本発明によれば、回路が形成された基板と、
基板上に形成され、表面に保護絶縁膜が形成された多層配線層と、
多層配線層の最上層の配線層に位置し、回路に接続し、かつ、表面が保護絶縁膜と略同一面となっている電極パッドと、
を備える半導体装置が提供される。
【発明の効果】
【０００９】
本発明によれば、プローブ跡を除去でき、かつ、製造コストが増加することを抑制できる。
【図面の簡単な説明】
【００１０】
【図１】本実施の形態における半導体装置の構成を示す断面図であり、電極パッドの上にボンディングワイヤを接続した状態を模式的に示した図である。
【図２】図１に示した半導体装置の製造方法を示す断面図である。
【図３】図１に示した半導体装置の製造方法を示す断面図である。
【図４】通常の技術における半導体装置の構成を示す断面図であり、電極パッド上にボンディングワイヤを接続した状態を模式的に示した図である。
【図５】図４に示した半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１２】
図１〜図３の各図は、本実施の形態における半導体装置と本実施の形態における半導体装置の製造方法を示す断面図である。本実施の形態に係る半導体装置は、図１に示すように、回路(図示せず)が形成された基板１００と、この基板１００上に形成され、表面に保護絶縁膜３００が形成された多層配線層（図示せず）と、この多層配線層の最上層の配線層に位置し、上記回路に接続し、かつ、表面が前記保護絶縁膜と略同一面となっている電極パッド２００と、を備える。
【００１３】
また、上記半導体装置の製造方法は、回路が形成された基板１００上に、この回路に接続し、かつ、保護絶縁膜３００から突出した突出部２０１を有する電極パッド２００を形成する工程と、プローブ端子５００を電極パッド２００に接触させることにより、回路の動作テストを行う工程と、突出部２０１の少なくとも表面を研磨する工程と、を有する。
【００１４】
以下、本実施の形態の半導体装置を製造するための本実施の形態の製造方法について、図２及び図３を用いて詳細に説明する。まず通常の製造工程と同様に、基板１００上にトランジスタなどの半導体素子（図示せず）を形成する。この半導体素子により、上記回路が形成される。次いで、この回路が形成された基板１００上及び半導体素子上に多層配線層を形成する。この多層配線層の最上層の配線層には、図２（ａ）に示すように、電極パッド２００が形成される。また多層配線層の最表層は、保護絶縁膜３００により形成される。この電極パッド２００は、通常ＡｌやＡｌＳｉ合金等で形成されている。
【００１５】
なお、この電極パッド２００の形成工程において、図２（ａ）に示すように、ボンディングワイヤ４００（後述）と接続する電極パッド２００の表面の少なくとも一部を保護絶縁膜３００から突出させて、突出部２０１を形成する。この突出部２０１は、例えば以下の方法により形成される。まず、電極パッド２００上を含む全面に保護絶縁膜３００を形成する。次いで保護絶縁膜３００を選択的に除去することにより、電極パッド２００を、その縁を除いて保護絶縁膜３００から露出させる。次いで、電極パッド２００上及び保護絶縁膜３００上に導電膜を形成する。次いで、保護絶縁膜３００上に位置する導電膜をＣＭＰ法により除去し、さらに、保護絶縁膜３００の表面を選択エッチングにより除去する。これにより、突出部２０１が形成される。
【００１６】
次いで、プローブ端子５００を電極パッド２００に接触させることにより、回路の動作テストを行う。
【００１７】
ここで通常の半導体装置における電極パッドとボンディングワイヤとの接続工程について、通常の半導体装置とその製造方法をふまえて、図４及び図５を用いて説明する。図４は、通常の半導体装置の製造方法により製造し、回路素子（以下、「回路」と呼ぶ）の動作テストを行った後、半導体基板（以下、「基板」と呼ぶ）１にパッケージ外部電極へ電気的に接続するためのボンディングワイヤ４を接続した半導体装置の断面図を模式的に示したものである。通常の半導体装置の製造方法では、上記した本実施の形態と同様に、まず図５（ａ）に示すように、基板１上に、トランジスタなどの半導体素子（図示せず）を形成する。この半導体素子により、上記回路が形成される。次いで本実施の形態と同様の工程で、回路が形成された基板１上及び半導体素子上に多層配線層（図示せず）を形成する。この多層配線層の最上層の配線層には、図５（ａ）に示すように、電極パッド２が形成される。この通常の多層配線層の最表層も保護絶縁膜３により形成される。また電極パッド２の縁を除いた部分は、保護絶縁膜３から露出している。
【００１８】
次いで図５（ｂ）に示すように、保護絶縁膜３から露出した電極パッド２の表面を動作テスト用のプローブ端子５の先端で擦ることにより、回路の動作テスト工程を行う。なお通常の電極パッド２もＡｌやＡｌＳｉ合金等で形成されているため、その表面は自然に形成されるＡｌ酸化膜で被覆されている。このため、回路の動作テスト工程の際に、動作テスト用のプローブ端子５の先端が、電極パッド２の表面への電気的接触を確実に行うことができるように、電極パッド２の表面のＡｌ酸化膜を剥離する必要がある。このＡｌ酸化膜の剥離のために、図５（ｂ）に示すように、プローブ端子５の先端を電極パッド２上で擦らせることが必要である。このようにプローブ端子５の先端で擦ることにより、図５（ｂ）及び（ｃ）に示すように、電極パッド２の表面にプローブ跡２ａが残っていた。しかしながら、通常は図５（ｄ）に示すように、このプローブ跡２ａを除去（修復）することなく、電極パッド２と金属製のボンディングワイヤ４とを接続する工程、すなわち、パッケージ外部電極への接続工程を行っていた。そのため、プローブ跡２ａの影響により、電極パッド２とボンディングワイヤ４との互いの密着強度が低下するという問題が生じていた。
【００１９】
しかしながら本実施の形態では、電極パッド２００における回路の半導体素子の動作テスト工程の後に、電極パッド２００の研磨工程を行っているため、上記のような密着強度の低下の問題を解決することができる。この研磨工程について、図２及び図３を用いて、以下に詳細に説明する。本実施の形態では、図２（ｂ）に示すように、プローブ端子５００による回路の動作テストにより、電極パッド２００の表面にプローブ跡２００ａが残った場合、図２（ｃ）に示すように、電極パッド２００の突出部２０１の表面を研磨装置６００で研磨する。この突出部２０１の研磨により、当該突出部２０１の表面が保護絶縁膜３００の表面と略同一面に平坦化するとともに、プローブ跡２００ａを良好に除去することができる。また、一度の研磨で基板１００上に形成された複数の電極パッド２００の突出部２０１を同時に研磨することができる。なお、この研磨装置６００として、例えば、ＣＭＰ（Chemical Mechanical Polishing）法で使用するものを用いても良いし、通常知られている他の研磨装置を用いても良い。
【００２０】
次いで図２（ｄ）に示すように、プローブ跡２００ａが除去され、平坦化された電極パッド２００の突出部２０１の表面にボンディングワイヤ４００を接続する工程を行う。本実施の形態では、突出部２０１の表面の平坦性が優れているため、ボンディングワイヤ４００との密着強度が増し、双方の安定した接続が可能となり、パッケージ外部電極への電気的な接続を良好に行うことができる。
【００２１】
なお、図３に、電極パッド２００の突出部２０１の表面を研磨する工程を行い、プローブ跡２００ａを除去するとともに、突出部２０１の表面を保護絶縁膜３００の表面と略同一面に平坦化した状態の、基板１００の構成の断面図を模式的に示した。
【００２２】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば、突出部２０１を形成する方法としては、電解、または、無電解メッキによる成長によって突出部２０１を形成するなどの方法を用いても良いし、これら以外の他の方法を用いても良い。
【符号の説明】
【００２３】
１      基板
２      電極パッド
２ａ    プローブ跡
３      保護絶縁膜
４      ボンディングワイヤ
５      プローブ端子
１００  基板
２００  電極パッド
２０１  突出部
２００ａ  プローブ跡
３００  保護絶縁膜
４００  ボンディングワイヤ
５００  プローブ端子
６００  研磨装置
【図１】
2012054428.tif 000003
【図２】
2012054428.tif 000004
【図３】
2012054428.tif 000005
【図４】
2012054428.tif 000006
【図５】
2012054428.tif 000007