(57)【要約】【課題】３相以上の多相交流電源に瞬時電圧低下を生じたときに行う復旧処理を迅速に行い、且つシステム全体のコンパクト化を図ることを目的とする。【解決手段】本発明の半導体試験システムは、３相以上の多相交流電源２から電源の供給を受けて動作する複数の半導体試験装置３を備える半導体試験システム１であって、多相交流電源２の全ての相について瞬時電圧低下が生じているか否かを１または複数個で検出する瞬低検出装置１５と、瞬時電圧低下を検出した瞬低検出装置１５から瞬時電圧低下を検出していない半導体試験装置３に対して瞬時電圧低下が発生したことを示す瞬低発生通知を出力するためのネットワーク４と、を備える構成としている。【選択図】  図１
2012068036.tif 000002
【特許請求の範囲】
【請求項１】
３相以上の多相交流電源から電源の供給を受けて動作する複数の半導体試験装置を備える半導体試験システムであって、
前記多相交流電源の全ての相について瞬時電圧低下が生じているか否かを１または複数個で検出する瞬低検出装置と、
前記瞬時電圧低下を検出した前記瞬低検出装置から前記瞬時電圧低下を検出していない前記半導体試験装置に対して前記瞬時電圧低下が発生したことを示す瞬低発生通知を出力するための通信部と、
を備えたことを特徴とする半導体試験システム。
【請求項２】
前記瞬低検出装置は複数個により構成され、且つ各瞬低検出装置は前記多相交流電源のうち２相について前記瞬時電圧低下が生じているか否かを検出し、
複数個の前記瞬低検出装置により前記多相交流電源の全ての相について前記瞬時電圧低下を検出すること
を特徴とする請求項１記載の半導体試験システム。
【請求項３】
全ての前記半導体試験装置は１つの前記瞬低検出装置を備え、且つ各半導体試験装置で同一の構成とし、
前記半導体試験装置によって前記瞬低検出装置と前記多相交流電源との間の配線の接続関係を変化させたこと
を特徴とする請求項２記載の半導体試験システム。
【請求項４】
前記瞬低検出装置の個数は、前記多相交流電源の相の数から１を減じた数としたこと
を特徴とする請求項２記載の半導体試験システム。
【請求項５】
前記相の数から１を減じた数の前記半導体試験装置のみに１つの前記瞬低検出装置を備えたこと
を特徴とする請求項４記載の半導体試験システム。
【請求項６】
前記瞬低検出装置は１つにより構成され、且つこの瞬低検出装置は前記多相交流電源の全ての相について前記瞬時電圧低下を検出し、
前記複数の半導体試験装置のうち何れか１つにのみ前記瞬低検出装置を備えたこと
を特徴とする請求項１記載の半導体試験システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３相以上の多相交流電源から電源の供給を受けて動作する半導体試験装置を複数備えた半導体試験システムに関するものである。
【背景技術】
【０００２】
被試験デバイス（ＤＵＴ：Device Under Test）の試験を行うための半導体試験装置が従来から用いられている。この半導体試験装置を複数使用して試験を行うことで、試験速度の高速化を図るようにしている。半導体試験装置は動作のために所定の電源を必要とし、電源の供給源として三相交流電源が使用される。
【０００３】
図５は従来の半導体試験システム１０１を示しており、三相交流電源１０２にＮ（Ｎは２以上の整数）個の半導体試験装置１０３−１〜１０３−Ｎ（総称して半導体試験装置１０３）が接続されている。なお、図中の半導体試験装置１０３−１と１０３−２とは同一構成であるため、同一の符号を付している。
【０００４】
三相交流電源１０２はＵ相、Ｖ相、Ｗ相の各相の位相を１２０度ずつずらして構成した交流電源であり、例えば２００ボルトの交流電源を供給可能になっている。半導体試験装置１０３は電源部１１１と試験部１１２と制御部１１３と電圧入力装置１１４とを備えて構成している。
【０００５】
電源部１１１は三相交流電源１０２の各相に接続して、交流電源の供給を受けている。そして、供給された交流電源を半導体試験装置１０３の内部で使用可能な電圧（例えば直流に変換）として供給している。試験部１１２はＤＵＴの試験を行う各種回路を搭載しており、例えばＤＵＴに試験信号を印加するためのドライバやＤＵＴからの応答信号に基づいて良否判定を行うコンパレータ等を設けている。
【０００６】
制御部１１３は電源部１１１および試験部１１２の制御を行っている。例えば、所定のテストプログラムを実行するＣＰＵを制御部１１３として適用できる。電圧入力装置１１４は三相交流電源１０２の３つの相に接続して交流電源を入力している。この電圧入力装置１１４は瞬低検出装置１１５と保護装置１１６とを備えて構成している。
【０００７】
瞬低検出装置１１５は三相交流電源１０２の全ての相の電圧を検出しており、これにより瞬低を検出する。従って、電圧入力装置１１４は三相交流電源１０２の全ての相に接続されている。保護装置１１６は瞬低発生時に、非常用の電源を制御部１１３に対して供給する。この保護装置１１６としてはコンデンサを適用でき、瞬低発生時には蓄積した電荷を制御部１１３に供給する。
【０００８】
図６は、瞬低が発生したときのタイミングチャートを示している。瞬低は落雷や設備の異常等を要因として生じるものであり、瞬間的に電圧が異常低下する（例えば、グランドレベルまで低下する）。このため、三相交流電源１０２に瞬低が発生したときには、電源部１１１に電源が供給されなくなり、電源ダウンを生じる。これにより、電源部１１１の電源で動作を行う試験部１１２も動作が不可能になり、ハードウェアダウンを生じる。
【０００９】
瞬低検出装置１１５は瞬低の発生を検出し、そのことを保護装置１１６に通知する。保護装置１１６はこの通知により制御部１１３に非常用の電源を供給する瞬低保護動作を行う。これにより、制御部１１３は瞬低発生時においても動作を継続することができる。
【００１０】
瞬低検出装置１１５は制御部１１３に対しても瞬低発生を通知する。制御部１１３はこの通知に基づいて、半導体試験装置１０３は瞬低発生を認識する。そして、その旨をユーザや管理者等（以下、ユーザ）に通知する。これにより、ユーザは半導体試験装置１０３の電源の再起動や自己診断プログラムの実行等の復旧処理を行う。
【００１１】
この復旧処理により、半導体試験装置１０３はＤＵＴの試験を再開することができる。従って、瞬低検出装置１１５が瞬低を検出したときに、即時に制御部１１３に対して通知し、そしてユーザにその旨を了知させることで、迅速にＤＵＴの試験を再開させることができる。これにより、半導体試験装置１０３がダウンしている時間（ダウンタイム）を短くし、生産性の向上を図っている。
【００１２】
以上のように、瞬低が発生したときには、そのことを検出しなければならない。この瞬低発生の検出を行う技術としては、例えば特許文献１に開示されている技術がある。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００３−２９４７９１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
各半導体試験装置１０３は三相交流電源１０２から電源の供給を受けている。三相交流電源１０２は３つの相の全てを使用して、半導体試験装置１０３に電源を供給しているため、瞬低検出装置１１５は全ての相の電圧を検出している。特許文献１の技術も同様であり、Ｕ、Ｖ、Ｗの全ての相の電圧を検出するようにしている。
【００１５】
３相の全ての電圧を検出する瞬低検出装置１１５は多くの回路や部品を要するようになり、回路規模が複雑化且つ大型化する。一方で、半導体試験システム１０１のシステム全体としてはコンパクト化の要請がある。半導体試験装置１０３には他の回路や部品が多数設けられることから、実装スペースに所定の制約を生じるためである。しかし、３相の全ての電圧を検出する瞬低検出装置１１５の回路規模により、前記の要請を満たすことができなくなる。
【００１６】
そこで、本発明は、３相以上の多相交流電源に瞬時電圧低下を生じたときに行う復旧処理を迅速に行い、且つシステム全体のコンパクト化を図ることを目的とする。
【課題を解決するための手段】
【００１７】
以上の課題を解決するため、本発明の第１の半導体試験システムは、３相以上の多相交流電源から電源の供給を受けて動作する複数の半導体試験装置を備える半導体試験システムであって、前記多相交流電源の全ての相について瞬時電圧低下が生じているか否かを１または複数個で検出する瞬低検出装置と、前記瞬時電圧低下を検出した前記瞬低検出装置から前記瞬時電圧低下を検出していない前記半導体試験装置に対して前記瞬時電圧低下が発生したことを示す瞬低発生通知を出力するための通信部と、を備えたことを特徴とする。
【００１８】
この半導体試験システムによれば、全ての半導体試験装置で多相交流電源の全ての相の瞬低を検出する必要がなくなり、ハードウェアの単純化を図ることができる。これにより、システム全体のコンパクト化を図ることができる。瞬低を検出できない半導体試験装置については、通信部を経由して瞬低発生通知を出力することで、当該半導体試験装置も瞬低の発生を認識することができるようになる。
【００１９】
本発明の第２の半導体試験システムは、第１の半導体試験システムであって、前記瞬低検出装置は複数個により構成され、且つ各瞬低検出装置は前記多相交流電源のうち２相について前記瞬時電圧低下が生じているか否かを検出し、複数個の前記瞬低検出装置により前記多相交流電源の全ての相について前記瞬時電圧低下を検出することを特徴とする。
【００２０】
この半導体試験システムによれば、２相を検出する瞬低検出装置のみを使用して全ての相の瞬時電圧低下を検出することができる。これにより、単相検出の装置のみで構成することができ、ハードウェアの単純化を図り、システム全体のコンパクト化を図ることができる。
【００２１】
本発明の第３の半導体試験システムは、第２の半導体試験システムであって、全ての前記半導体試験装置は１つの前記瞬低検出装置を備え、且つ各半導体試験装置で同一の構成とし、前記半導体試験装置によって前記瞬低検出装置と前記多相交流電源との間の配線の接続関係を変化させたことを特徴とする。
【００２２】
この半導体試験システムによれば、各半導体試験装置を同一構成とすることができる。回路構成を共通化することができるため、設計の容易性が向上する。全ての相を検出するために瞬低検出装置と多相交流電源との接続関係は変化させる必要があるが、単に配線を変更するだけで、容易に実現できる。
【００２３】
本発明の第４の半導体試験システムは、第２の半導体試験システムであって、前記瞬低検出装置の個数は、前記多相交流電源の相の数から１を減じた数としたことを特徴とする。
【００２４】
この半導体試験システムによれば、瞬低検出装置の数を必要最小限の数とすることができ、よりシステム全体のコンパクト化を図ることができるようになる。
【００２５】
本発明の第５の半導体試験システムは、第４の半導体試験システムであって、前記相の数から１を減じた数の前記半導体試験装置のみに１つの前記瞬低検出装置を備えたことを特徴とする。
【００２６】
この半導体試験システムによれば、瞬低検出装置の数を必要最小限にすると同時に、瞬低検出装置を１つ備える半導体試験装置と備えない半導体試験装置との２種類の回路構成により実現できる。これにより、設計の容易性も向上する。
【００２７】
本発明の第６の半導体試験システムは、第１の半導体試験システムであって、前記瞬低検出装置は１つにより構成され、且つこの瞬低検出装置は前記多相交流電源の全ての相について前記瞬時電圧低下を検出し、前記複数の半導体試験装置のうち何れか１つにのみ前記瞬低検出装置を備えたことを特徴とする。
【００２８】
この半導体試験システムによれば、１つの半導体試験装置は３相検出の瞬低検出装置を用いる必要があるが、他の半導体試験装置３からは瞬低検出装置を省略することができるため、ハードウェアの単純化を図ることができるようになる。
【発明の効果】
【００２９】
本発明は、全ての半導体試験装置で多相交流電源の全ての相の瞬低を検出する必要がなくなることから、ハードウェアが単純になり、システム全体のコンパクト化を図ることができる。瞬低を検出していない半導体試験装置については、通信部により瞬低発生通知を出力することで、瞬低の発生を認識できるようになる。
【図面の簡単な説明】
【００３０】
【図１】本発明の半導体試験システムの構成を示すブロック図である。
【図２】図１の構成の動作を示すタイムチャートである。
【図３】第１変形例の半導体システムの構成を示すブロック図である。
【図４】第２変形例の半導体システムの構成を示すブロック図である。
【図５】従来の半導体システムの構成を示すブロック図である。
【図６】図５の構成の動作を示すタイムチャートである。
【発明を実施するための形態】
【００３１】
以下、図面を参照して本発明の実施形態について説明する。図１は、本発明の半導体試験システム１を示している。この半導体試験システム１は三相交流電源２とＮ（Ｎは２以上の整数）個の半導体試験装置３―１〜３−Ｎ（総称して半導体試験装置３）とネットワーク４とを備えて構成している。なお、Ｎ個の半導体試験装置３は同一構成としており、その構成要素には同一の符号を付している。
【００３２】
三相交流電源２はＵ相とＶ相とＷ相とを有する３相の交流電源であり、所定の電圧（例えば２００ボルト）の交流電源を供給している。各相にはそれぞれ電力線が設けられており、位相を１２０度ずつずらしている。そして、その差分の電圧を供給するようにしている。
【００３３】
ここでは、交流電源を３相としているが、４相以上の多相交流電源としてもよい。例えば、４相交流電源として、位相を９０度ずつずらすようにしてもよい。つまり、Ｍ（Ｍは相の数：３以上の整数）相交流電源として電源供給を行うようにしてもよい。
【００３４】
半導体試験装置３は図示しない被試験デバイス（ＤＵＴ：Device Under Test）の試験を行う装置である。半導体試験装置３は複数台を生産ラインに配列したシステムを構成することができる。図１では２台を示しているが、実際には多く（例えば、２０台程度）の半導体試験装置３が設けられている。多数の半導体試験装置３を用いることで、ＤＵＴの試験速度の高速化を図っている。
【００３５】
半導体試験装置３は電源部１１と試験部１２と制御部１３と電圧入力装置１４とを備えて構成している。これらの各要素は全て半導体試験装置３の筐体内部に格納されており、且つ各半導体試験装置３で同一の構成となっている。
【００３６】
電源部１１は三相交流電源２から交流電源の供給を受ける。これを半導体試験装置３の内部で使用可能な電源（例えば、交流から直流に変換）にして、試験部１２の動作を行うための電源として供給する。電源部１１は三相交流電源２の全ての相に接続して、電源の供給を受けるようにしている。
【００３７】
試験部１２はＤＵＴの試験を行う試験装置であり、例えばピンエレクトロニクスカードを適用できる。試験部１２には各種回路が搭載されており、例えばＤＵＴに試験信号を印加するドライバやＤＵＴからの応答信号に基づいて良否判定を行うコンパレータ等が設けられている。試験部１２の各種回路は電源部１１から供給される電源により動作を行う。
【００３８】
制御部１３は電源部１１および試験部１２の制御を行っている。この制御部１３としては例えば所定のテストプログラムを実行するＣＰＵを適用できる。ＣＰＵがテストプログラムを実行することにより、電源部１１および試験部１２の制御を行うようにしてもよい。また、制御部１３はネットワーク４と接続しており、所定のデータ（後述する瞬低発生通知）を通信することができるようになっている。
【００３９】
電圧入力装置１４は瞬低検出装置１５と保護装置１６とを備えて構成している。電圧入力装置１４は三相交流電源２の３つの相のうち２つの相にのみ接続している。４相以上の多相交流電源の場合でも、２つの相にのみ接続するようにする。電圧入力装置１４は、当該２つの相から電圧を入力する。電圧入力装置１４が入力した電圧は瞬低検出装置１５に出力されると共に、制御部１３に電源として供給している。つまり、制御部１３は電圧入力装置１４が入力する電圧により動作を行う。
【００４０】
また、２つの半導体試験装置（３−１および３−２）の電圧入力装置１４により、三相交流電源２の全ての相が電圧入力装置１４に接続されるようにする。このために、半導体試験装置３−１と３−２とで接続する相を違えるようにしている。つまり、半導体試験装置３−１の電圧入力装置１４はＵ相とＶ相とを接続し、半導体試験装置３−２の電圧入力装置１４はＵ相とＷ相とを接続するようにしている。従って、三相交流電源２の全ての相が、各電圧入力装置１４のうち何れかに必ず接続されるような接続関係となっている。
【００４１】
瞬低検出装置１５は入力した２つの相の電圧の差分を検出して、差分電圧に基づいて瞬低を生じているか否かを検出する。瞬低検出装置１５には予め所定の閾値が記憶されており、この閾値を基準として差分電圧を比較することで、瞬低検出が行われる。瞬低が検出されたときには、そのことを保護装置１６および制御部１３に通知する。なお、前記の閾値は瞬時電圧低下と判定できる程度の値であればよく、任意の閾値を設定することができる。
【００４２】
保護装置１６は瞬低が発生したときに制御部１３に対して非常用の電源を供給する装置である。常時においては、電圧入力装置１４が三相交流電源２から入力した電圧を制御部１３に対して供給しているが、瞬低検出装置１５が瞬低を検出したときには、供給する電圧の電源を保護装置１６に切り替える。
【００４３】
このため、保護装置１６は電圧を供給可能な手段で構成する。例えば、コンデンサ等で構成することができる。コンデンサに蓄積した電荷を電圧源として供給することで、制御部１３の動作を継続させる。勿論、非常用の電源を供給できるのであれば、コンデンサ以外により保護装置１６を構成してもよい。
【００４４】
ネットワーク４はＮ台の半導体試験装置３を相互に接続しており、例えばＬＡＮ（Local Area Network）を適用できる。ネットワーク４は通信部であり、もともと各半導体試験装置３を遠隔操作し、或いはその状態を管理するために設けている。ネットワーク４は各半導体試験装置３の制御部１３に接続されている。勿論、ＬＡＮ以外にも任意の通信手段を適用することができる。
【００４５】
次に、図２のタイムチャートを参照して、動作について説明する。瞬低は、落雷や設備の異常等を要因として、瞬間的に電圧が低下する（例えば、グランドレベルまで電圧が低下する）。瞬低は、三相交流電源２の全ての相に発生する場合もあるが、何れか１つの相または２つの相に発生する場合もある。ここでは、瞬低はＶ相にのみ発生しているものとして説明する。
【００４６】
各半導体試験装置３の電源部１１は三相交流電源２の全ての相に接続している。よって、Ｖ相に瞬低が発生すると、全ての電源部１１が電源の供給を受けられなくなる。これにより、電源がダウンする。試験部１２は電源部１１の電源の供給を受けて動作を行っているため、試験部１２も動作を行うことができなくなる。これにより、試験部１２のハードウェアダウンが発生する。
【００４７】
半導体試験装置３−１の瞬低検出装置１５（１５−１とする）はＵ相とＶ相とを接続しているため、Ｖ相に生じた瞬低を検出する。瞬低を生じたことにより、制御部１３（１３−１とする）に対して供給する電源を保護装置１６（１６−１とする）に切り替える。これが瞬低保護動作になる。この瞬低保護動作により、制御部１３は継続して動作をすることができる。
【００４８】
同時に、瞬低検出装置１５−１は制御部１３−１に対して瞬低が生じたことを通知する。制御部１３−１は保護装置１６により動作を継続しており、瞬低が生じたことを認識する。そして、制御部１３−１はユーザや管理者等（以下、ユーザ）に対して瞬低が生じたことを通知する。
【００４９】
このとき、アラームのような警報を鳴動すること等によりユーザに対して瞬低発生を通知することができる。この通知によりユーザは瞬低を認識し、半導体試験装置３−１の電源の再起動や自己診断のプログラムの実行等の復旧処理を行うことができる。この復旧処理により、ＤＵＴの試験を再開することができる。
【００５０】
半導体試験装置３−１については、瞬低検出装置１５−１が瞬低発生を即時に認識し、制御部１３−１が迅速にそのことをユーザに通知する。このため、ユーザは瞬低発生後、速やかに復旧処理を行うことができる。これにより、ＤＵＴの試験を再開するまでの時間（半導体試験装置３−１が稼動していない時間：ダウンタイム）を短くすることができ、生産性の向上を図ることができる。
【００５１】
このとき、制御部１３−１はネットワーク４に瞬低が発生したことを通知する。ネットワーク４は全ての半導体試験装置３に接続されており、瞬低発生通知（瞬低が発生したことの通知）をネットワーク４経由で全ての半導体試験装置３に出力している。
【００５２】
一方、半導体試験装置３−２の瞬低検出装置１５（１５−２とする）はＵ相とＷ相とを接続しており、Ｖ相の検出は行っていない。よって、Ｖ相にのみ生じた瞬低を検出することができない。ただし、Ｖ相には瞬低を生じているため、電源部１１に対しては電源供給を行うことができず、電源部１１はダウンし、且つ試験部１２も動作を行うことができなくなる（ハードウェアダウン）。
【００５３】
このとき、電圧入力装置１４−２はＵ相およびＷ相の電圧を入力しており、これらの相の電圧は正常になっている。よって、制御部１３（１３−２とする）には電圧の供給が可能になっており、保護装置１６（１６−２とする）が動作することはなく、制御部１３は動作を継続する。
【００５４】
このとき、瞬低検出装置１５−２は瞬低を検出していないため、半導体試験装置３−２は自発的に瞬低を検出できない状態になっている。従って、何らかの手法により瞬低を検出できない限りは、復旧処理を行うことができず、ダウンタイムは長くなり、生産性が低下する。このため、半導体試験装置３−２についても迅速に瞬低発生を認識する必要がある。
【００５５】
このために、半導体試験装置３−１は瞬低発生通知をネットワーク４経由で各半導体試験装置３−２〜３−Ｎに出力している。半導体試験装置３−２はネットワーク４経由で入力した瞬低発生通知により、制御部１３−２は瞬低発生を認識することができる。
【００５６】
半導体試験装置３−１の瞬低検出装置１５−１は瞬低の発生を即時に検出し、制御部１３−１は瞬低の発生を半導体試験装置３−１のユーザに通知する共に、ネットワーク４に瞬低発生通知を出力する。よって、制御部１３−２は瞬低発生後、迅速に瞬低の発生を認識することができる。そして、速やかに瞬低発生をユーザに通知して復旧処理を行うことで、ダウンタイムを短くすることができる。これにより、半導体試験装置３−２についても生産性を向上させることができるようになる。
【００５７】
各半導体試験装置３の瞬低検出装置１５は三相交流電源２のうち２相のみを接続して瞬低を検出した構成としている。瞬低検出装置１５は、三相交流電源２の３つの相全てを検出する構成（３相検出）と比較して、２相のみを検出する構成（単相検出）の方が大幅に部品点数の削減を図ることができる。電圧入力装置１４も１つの回路基板を構成しており、部品点数の削減を図ることで、回路規模を飛躍的に小型化することができる。
【００５８】
半導体試験装置３を複数備えた半導体試験システム１においては、システム全体のコンパクト化が要請されており、システムを構成する各半導体試験装置３の小型化が求められている。よって、単相検出の電圧入力装置１４を用いることで、システム全体のコンパクト化の要請を充足することができるようになる。
【００５９】
ただし、単相検出の場合、接続されていない相にのみ瞬低が生じた場合には、一部の半導体試験装置３は瞬低の発生を検出することができなくなる。このために、瞬低発生を検出した半導体試験装置３から各半導体試験装置３に瞬低発生通知をネットワーク４経由で出力している。
【００６０】
これにより、瞬低発生を検出していない半導体試験装置３も瞬低発生を迅速に検出できる。そして、速やかに復旧処理を行うことで、ダウンタイムを短くでき、生産性を向上させることができるようになる。しかも、ネットワーク４はもともと遠隔操作や状態管理、集中管理等のために備えているものであり、格別の構成を追加することなく、瞬低発生を通知することができる。
【００６１】
また、前述したように、各半導体試験装置３は全て同一構成としている。従って、各半導体試験装置３の構成を共通化させることができ、半導体試験装置３によって内部の回路構成を変える必要がないことから、設計の容易性を向上させることができるようになる。ただし、電圧入力装置１４と三相交流電源２との間を接続する配線２０の接続関係を半導体試験装置３によって変化させるようにしている。
【００６２】
瞬低検出装置１５は三相交流電源２のうち２つの相にのみ接続されていることから、瞬低を検出できない相を１つ生じる。このため、他の瞬低検出装置１５により、検出できない相の瞬低を検出する必要がある。このために、電圧入力装置１４と三相交流電源２との間の配線２０の接続関係を変化させている。
【００６３】
図１の場合には、電圧入力装置１４−１と三相交流電源２のＵ相およびＶ相とを接続するように配線２０を接続し、電圧入力装置１４−２と三相交流電源２のＵ相およびＷ相とを接続するように配線２０を接続している。これにより、半導体試験装置３の内部構成を共通化しつつ、配線２０の接続関係を変化させることで、全ての相の瞬低を検出することが可能になる。
【００６４】
以上において、Ｎ個の半導体試験装置３の全てに瞬低検出装置１５を持たせているが、全体でＭ−１個の瞬低検出装置１５を持たせればよい。三相交流電源２の場合には３つの相から構成されるため、Ｍ＝３となり、全体で２個の瞬低検出装置１５を持たせればよい。例えば、半導体試験装置３−１および３−２に瞬低検出装置１５を持たせて、半導体試験装置３−３〜３−Ｎには瞬低検出装置１５を持たせなくてもよい。これにより、瞬低検出装置１５の個数を必要最小限とすることができる。
【００６５】
瞬低検出装置１５−１ではＷ相の瞬低を検出できないが、瞬低検出装置１５−２でＷ相の瞬低を検出できる。よって、瞬低検出装置１５−１と１５−２とで三相交流電源２の全ての相の瞬低を検出できる。そして、瞬低を検出した半導体試験装置３−１、３−２からネットワーク４を経由して他の半導体試験装置３に瞬低発生通知を出力することで、瞬低を検出していない半導体試験装置３も瞬低を認識することができるようになる。
【００６６】
Ｍ相の多相交流電源の場合には、Ｍ相の全ての瞬低を検出するために必要となる瞬低検出装置１５の個数は「Ｍ−１」になる。よって、「Ｍ−１」個の半導体試験装置３にそれぞれ１つの瞬低検出装置１５を備え、その他の半導体試験装置３については瞬低検出装置１５を省略することができる。これにより、瞬低検出装置１５を備える半導体試験装置３と備えない半導体試験装置３との２種類の半導体試験装置３を用いて実現できるため、瞬低検出装置１５の数を必要最小限とすることができ、且つ設計の容易性が向上する。
【００６７】
次に、第１変形例について説明する。図３に示すように、半導体試験装置３−１に瞬低検出装置３０を追加している。一方、半導体試験装置３−１〜３−Ｎには瞬低検出装置１５を備えないようにしている。半導体試験装置３−１の瞬低検出装置３０は瞬低検出装置１５と同じものであり、三相交流電源２の２つの相について瞬低を検出している。ただし、瞬低検出装置３０はＵ相とＷ相とを検出しており、瞬低検出装置１５とは検出する相が異なっている。
【００６８】
瞬低検出装置１５と３０とで三相交流電源２の全ての相について瞬低を検出している。よって、他の半導体試験装置３−２〜３−Ｎは瞬低検出装置１５を備える必要がない。制御部１３−１は瞬低検出装置１５または３０が瞬低を検出した場合には、瞬低発生通知をネットワーク４に出力する。半導体試験装置３−２〜３−Ｎはネットワーク４を経由して瞬低発生通知を入力して、瞬低の発生を認識する。
【００６９】
半導体試験装置３−１については瞬低検出装置１５と３０との２つを備える必要があるため、回路規模が複雑になるが、他の半導体試験装置３−２〜３−Ｎについては瞬低検出装置１５を備えなくなることから、回路規模が単純になる。よって、半導体試験装置３の個数Ｎが多くなるような場合には、システム全体のハードウェアを単純化することができるようになる。
【００７０】
次に、第２変形例について説明する。図４に示すように、半導体試験装置３−１の電圧入力装置１４−１は三相交流電源２の３つの相の全てに接続して電源を入力している。よって、瞬低検出装置１５−１は３つの相の全ての瞬低を検出している（３相検出）。一方、半導体試験装置３−２〜３−Ｎは瞬低検出装置１５を備えないようにしている。
【００７１】
本変形例も第１変形例と同じく、半導体試験装置３−１が全ての相の瞬低を検出しており、瞬低を検出した場合には、他の半導体試験装置３−２〜３−Ｎに瞬低発生通知を出力している。そして、半導体試験装置３−２〜３−Ｎは瞬低発生通知に基づいて、瞬低を認識して、ユーザに通知する。
【００７２】
従って、半導体試験装置３−１は３相検出の電圧入力装置１４−１を備えるため、ハードウェアの複雑化を招来するが、他の半導体試験装置３−２〜３−Ｎは瞬低検出装置１５を省略できるため、ハードウェアの単純化を図ることができる。従って、半導体試験装置３の個数Ｎが多くなるほど、システム全体のハードウェアの小型化を図ることができるようになる。
【符号の説明】
【００７３】
１    半導体試験システム
２    三相交流電源
３    半導体試験装置
４    ネットワーク
１１    電源部
１２    試験部
１３    制御部
１４    電圧入力装置
１５    瞬低検出装置
１６    保護装置
２０    配線
【図１】
2012068036.tif 000003
【図２】
2012068036.tif 000004
【図３】
2012068036.tif 000005
【図４】
2012068036.tif 000006
【図５】
2012068036.tif 000007
【図６】
2012068036.tif 000008