(57)【要約】【課題】ＴＦＴの特性劣化を抑制しつつクロス容量を低下することが可能な表示装置およびその製造方法を提供する。【解決手段】基板１１上にゲート電極１２および第１配線層２１を形成したのち、全面にゲート絶縁膜１３を形成する。次に、ゲート絶縁膜１３上に半導体層１４Ａを形成したのち、半導体層１４Ａ上に第１保護膜１５を形成する。第１配線層に対向する領域の半導体層１４および第１保護膜１５の除去およびその他の領域をエッチングにより加工する。次いで、全面に第２保護膜２３を形成および加工したのち、ソース・ドレイン電極１７および第２配線層２４を形成する。これにより、チャネル層１４表面の損傷が防止されると共に、配線部２０のクロス容量が低減される。【選択図】図１
2012204548.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタと、配線部とを備え、
前記薄膜トランジスタは、
ゲート電極と、
酸化物半導体を主成分とするチャネル層と、
前記ゲート電極とチャネル層との間に設けられたゲート絶縁膜と、
前記チャネル層に接すると共に、前記ゲート電極とは反対側に設けられた第１保護膜と、
前記第１保護膜上に設けられた第２保護膜と、
前記チャネル層に接触し、ソース・ドレイン電極となる一対の電極とを有し、
前記配線部は、
第１配線と、
前記第１配線に対向する第２配線と、
前記第１配線と第２配線との間に設けられると共に、前記ゲート絶縁膜に連なる第１絶縁膜と前記第２保護膜に連なる第２絶縁膜との積層構造を有する絶縁層とを有する
表示装置。
【請求項２】
前記薄膜トランジスタは、前記ゲート電極、ゲート絶縁膜、チャネル層、第１保護膜および第２保護膜を基板上にこの順で備えた、請求項１に記載の表示装置。
【請求項３】
前記一対の電極は前記チャネル層上に設けられている、請求項１に記載の表示装置。
【請求項４】
基板上にゲート電極および第１配線層を形成する工程と、
前記ゲート電極上および前記第１配線層上にそれぞれゲート絶縁膜および第１絶縁膜を形成したのち、前記ゲート絶縁膜および第１絶縁膜上に酸化物半導体を主成分とする半導体層を形成する工程と、
前記半導体層上に第１保護膜を形成したのち、前記半導体層および第１保護膜をエッチングし加工しゲート電極に対向する領域に、前記第１保護膜を積層する酸化物半導体を主成分とするチャネル層を形成すると共に、少なくとも前記第１配線層に対向する領域の前記半導体層および第１保護膜を除去する工程と、
前記第１保護膜および前記第１絶縁膜上にそれぞれ第２保護膜および第２絶縁膜を形成したのち、前記第２保護膜をエッチングし加工する工程と、
前記チャネル層に接するようにソース・ドレインとなる一対の電極を形成すると共に、少なくとも前記第１配線層に対向する位置に第２配線層を形成する工程と
を含む表示装置の製造方法。
【請求項５】
前記ゲート絶縁膜および第１絶縁膜を同一工程で形成する、請求項４に記載の表示装置の製造方法。
【請求項６】
前記一対の電極および第２配線層を同一工程で形成する、請求項４に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャネルとして酸化物半導体層を有する薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）を備えた表示装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、液晶ディスプレイ（Liquid Crystal Display；ＬＣＤ）では、チャネル層とソース・ドレイン電極とを直接積層したチャネルエッチ型ボトムゲート構造のＴＦＴが一般的に使用されている。このＴＦＴを用いたＬＣＤでは、ＬＣＤの高精細化やフレームレートの増加により、ＴＦＴの周辺に形成されている配線間の電気容量（クロス容量）の大きさが問題となっていた。
【０００３】
一方、チャネル層に酸化物半導体を用いたＴＦＴでは、チャネル領域に保護膜を設けたボトムゲート構造が多く用いられている。酸化物半導体を主成分とするチャネル層は、製造時に用いられる各種プラズマによる損傷を抑えるための改良がなされている。例えば特許文献１では、チャネル層を形成したのち、チャネル層の表面を酸素プラズマによる処理と湿式洗浄を行うことによりチャネル層の表面部の電気抵抗を増大させている。これにより後続工程でのチャネル層表面部の損傷の防止および特性劣化の低減が図られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２０５４６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、チャネル層表面部の損傷は、上記酸素プラズマによる処理および湿式洗浄等だけでは十分に抑えられていない。また、配線部におけるクロス容量の低減については解決されていない。
【０００６】
本発明はかかる問題点に鑑みてなされたもので、その目的は、ＴＦＴの特性劣化を抑制しつつ配線部におけるクロス容量を低下することが可能な表示装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明による表示装置は、薄膜トランジスタと、配線部とを備え、薄膜トランジスタは、ゲート電極と、酸化物半導体を主成分とするチャネル層と、ゲート電極とチャネル層との間に設けられたゲート絶縁膜と、チャネル層に接すると共に、ゲート電極とは反対側に設けられた第１保護膜と、第１保護膜上に設けられた第２保護膜と、チャネル層に接触し、ソース・ドレイン電極となる一対の電極とを有し、配線部は、第１配線と、第１配線に対向する第２配線と、第１配線と第２配線との間に設けられると共に、ゲート絶縁膜に連なる第１絶縁膜と前記第２保護膜に連なる第２絶縁膜との積層構造を有する絶縁層とを有するものである。
【０００８】
本発明による表示装置の製造方法は、以下の工程（要件）を備えている。
（Ａ１）基板上にゲート電極および第１配線層を形成する工程
（Ｂ１）ゲート電極上および第１配線層上にそれぞれゲート絶縁膜および第１絶縁膜を形成したのち、ゲート絶縁膜および第１絶縁膜上に酸化物半導体を主成分とする半導体層を形成する工程
（Ｃ１）半導体層上に第１保護膜を形成したのち、半導体層および第１保護膜をエッチングし加工しゲート電極に対向する領域に、第１保護膜を積層する酸化物半導体を主成分とするチャネル層を形成すると共に、少なくとも第１配線層に対向する領域の半導体層および第１保護膜を除去する工程
（Ｄ１）第１保護膜および第１絶縁膜上にそれぞれ第２保護膜および第２絶縁膜を形成したのち、第２保護膜をエッチングし加工する工程
（Ｅ１）チャネル層に接するようにソース・ドレインとなる一対の電極を形成すると共に、少なくとも第１配線層に対向する位置に第２配線層を形成する工程
【０００９】
この表示装置およびその製造方法では、ＴＦＴにおいてチャネル層上に第１保護膜を形成することにより、チャネル層の損傷が防止される。また、配線部において第１絶縁膜上に直接第２絶縁膜を積層することにより、第１配線層と第２配線層との間の膜厚が確保される。
【発明の効果】
【００１０】
本発明の表示装置およびその製造方法によれば、ＴＦＴを構成するゲート絶縁膜および配線部を構成する第１絶縁膜上に酸化物半導体を主成分とする半導体層を形成したのち、半導体層上に第１保護膜を形成する。続いて、半導体層および第１保護膜を同時にエッチング加工し、少なくとも第１配線層に対向する領域の第１保護膜を除去するようにした。このため、ＴＦＴでは、チャネル層上に設けられた第１保護膜によってチャネル層の損傷が防止され、薄膜トランジスタの特性劣化が抑制される。また、配線部では第１絶縁膜上に直接第２絶縁膜が積層することにより第１配線層と第２配線層との間の膜厚が確保され、クロス容量を抑えることが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施の形態に係る表示装置の構成を表す断面図である。
【図２】表示装置の構成例を表すブロック図である。
【図３】図２に示した画素の詳細構成例を表す回路図である。
【図４】図１に示した表示装置の製造方法を工程順に表す断面図である。
【図５】比較例に係る表示装置の構成を表す断面図である。
【図６】図５に示した表示装置の製造方法を工程順に表す断面図である。
【図７】実施例および比較例の薄膜トランジスタの電流および電圧の特性図である。
【図８】上記表示装置を含むモジュールの概略構成を表す平面図である。
【図９】上記表示装置の適用例１の外観を表す斜視図である。
【図１０】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１１】適用例３の外観を表す斜視図である。
【図１２】適用例４の外観を表す斜視図である。
【図１３】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（ボトムゲート型ＴＦＴの例）
（１）表示装置の構成
（１−１）ＴＦＴ
（１−２）配線部
（１−３）表示装置の全体構成
（２）表示装置の製造方法
２．表示装置を含むモジュールの構成例
３．具体的な適用例１〜５
【００１３】
［実施の形態］
（１）表示装置の構成
図１は本発明の一実施の形態に係る表示装置１の断面構成の一部を表したものである。この表示装置１は基板１１上にＴＦＴ１０および配線部２０を有している。ＴＦＴ１０は基板１１上にゲート電極１２，ゲート絶縁膜１３，チャネル層１４，第１保護膜１５，第２保護膜１６およびソース・ドレイン電極１７をこの順に備えたものである。配線部２０は基板１１上に第１配線層２１，第１絶縁膜２２，第２絶縁膜２３および第２配線層２４をこの順に備えたものである。
【００１４】
基板１１は例えばシリコン基板であるが、その他、合成石英、ガラス、金属、樹脂または樹脂フィルムなどの材料からなるものでもよい。
【００１５】
（１−１）ＴＦＴの構成
ゲート電極１２は、ＴＦＴ１０に印加されるゲート電圧によりチャネル層１４中の電子密度を制御するものであり、例えば、厚みが１００ｎｍのモリブデン（Ｍｏ）の単層、または厚みが５０ｎｍのＭｏ層と、厚みが４００ｎｍのアルミニウム（Ａｌ）層またはアルミニウム合金層とを積層した２層構造を有している。アルミニウム合金層としては、例えばアルミニウム−ネオジム合金層が挙げられる。
【００１６】
ゲート絶縁膜１３は、例えばシリコン（Ｓｉ）を含む絶縁膜材料から構成されている。このゲート絶縁膜１３はゲート電極１２を覆うものであり、例えばゲート電極１２上を含む基板１１の表面全体に渡って形成されている。
【００１７】
チャネル層１４は導電性の酸化物半導体、例えば酸化亜鉛（ＺｎＯ），酸化インジウムスズ（Indium Tin Oxide；ＩＴＯ），Ｉｎ−Ｍ−Ｚｎ−Ｏ（ＭはＧａ，Ａｌ，Ｆｅ，Ｓｎのうち少なくとも１種）などを主成分として含む酸化物半導体層である。
【００１８】
第１保護膜１５は絶縁膜材料、例えばＳｉＯ2等の酸化物を主成分として構成されたものである。なお、第１保護膜１５に用いられる材料はこれに限らず、酸化アルミニウム（Ａｌ2Ｏ3）を主成分として構成してもよい。第１保護膜１５は、チャネル層１４を保護するためのものであり、チャネル層１４の成膜直後に形成することで、製造時に用いられる各種プラズマによるチャネル層１４の表面の損傷を防ぐことができる。第１保護膜の膜厚は、１０ｎｍ以上５００ｎｍ以下の範囲が好ましい。１０ｎｍ未満であればチャネル層１４を保護する能力が低下し、５００ｎｍより厚くなると、必要以上にエッチングのプロセス時間が長くなるからであり、より好ましくは５０ｎｍ以上３００ｎｍ以下の範囲である。
【００１９】
第２保護膜１６はゲート電極１３と対向する領域に設けられている。第２保護膜は第１保護膜と同様に、絶縁膜材料、例えばＳｉＯ2等の酸化物を主成分として構成されている。具体的には、例えば窒化シリコンと酸化シリコンとの積層構造（ＳｉＮ／ＳｉＯ2）または酸化アルミニウムと酸化シリコンとの積層構造（Ａｌ2Ｏ3／ＳｉＯ2）が挙げられる。第２保護膜１６の膜厚は、１０ｎｍ以上５００ｎｍ以下の範囲が好ましく、より好ましくは５０ｎｍ以上３００ｎｍ以下の範囲である。
【００２０】
ソース・ドレイン電極１７は、第２保護膜１６の表面から第１保護膜１５の側面を介してチャネル層１４の表面に設けられている。ソース・ドレイン電極１７は、例えばＭｏ，Ａｌ，チタン（Ｔｉ）等の金属あるいはそれらの多層膜によって構成されている。
【００２１】
第２保護膜１６およびソース・ドレイン電極１７上には、例えば上記第１保護膜１５あるいは第２保護膜１６と同一材料よりなる保護膜（図示せず）が設けられている。
【００２２】
（１−２）配線部
第１配線層２１および第２配線層２４は所定の信号を伝達するためのものであり、例えばＴＦＴ１０を制御する信号線ＤＴＬおよび走査線ＷＳＬ（共に図２参照）等である。第１配線層２１は上記ゲート電極１３と同一材料および同一工程において形成されている。第２配線層２４はソース・ドレイン電極１７と同一材料および同一工程において形成されている。
【００２３】
第１絶縁膜２２および第２絶縁膜２３は、第１配線層２１と第２配線層２４との間における短絡を防ぐためのものである。第１絶縁膜２２および第２絶縁膜２３はそれぞれ上記ゲート絶縁膜１３および第２保護膜１４と同一材料および同一工程において形成されており、第２絶縁膜２３は第１絶縁膜２２上に直接積層された構成を有している。
【００２４】
（１−３）表示素子の全体構成
次に、上記ＴＦＴ１０および配線部２０を備えた表示装置の一例を、図２を用いて説明する。図２は極薄型の有機発光カラーディスプレイとして用いられる表示装置１の構成を表したものである。この表示装置１は、例えば、ＴＦＴ１０を備えた基板１１に、表示素子として複数の有機発光素子よりなる画素ＰＸＬＣがマトリクス状に配置されてなる表示領域１１０を有する。この表示領域３０の周辺には、信号部である水平セレクタ（ＨＳＥＬ）３１と、スキャナ部であるライトスキャナ（ＷＳＣＮ）３２および電源スキャナ（ＤＳＣＮ）３３とが形成されている。
【００２５】
表示領域３０において、列方向には信号線ＤＴＬ１〜ＤＴＬｎが配置され、行方向には走査線ＷＳＬ１〜ＷＳＬｍおよび電源ラインＤＳＬ１〜ＤＳＬｍが配置されている。各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、有機発光素子ＰＸＬＣ（赤色、青色および緑色のいずれか一つ（サブピクセル））を含む画素回路４０が設けられている。各信号線ＤＴＬは、水平セレクタ３１に接続され、この水平セレクタ３１から信号線ＤＴＬに映像信号が供給される。各走査線ＷＳＬは、ライトスキャナ３２に接続されている。各電源ラインＤＳＬは、電源スキャナ３３に接続されている。
【００２６】
図３は、画素回路４０の一例を表したものである。画素回路４０は、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂと、保持容量３Ｃと、有機発光素子ＰＸＬＣよりなる発光素子３Ｄとを有するアクティブ型の駆動回路である。これらトランジスタ３Ａ，３Ｂは上記本発明の薄膜トランジスタにより構成されている。
【００２７】
サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬ１に接続され、そのソースおよびドレインの一方が対応する信号線ＤＴＬ１に接続され、他方が駆動用トランジスタ３Ｂのゲートｇに接続されている。駆動用トランジスタ３Ｂは、そのドレインｄが対応する電源線ＤＳＬ１に接続され、ソースｓが発光素子３Ｄのアノードに接続されている。発光素子３Ｄのカソードは接地配線３Ｈに接続されている。なお、この接地配線３Ｈは全ての画素ＰＸＬＣに対して共通に配線されている。保持容量３Ｃは駆動用トランジスタ３Ｂのソースｓとゲートｇとの間に接続されている。
【００２８】
サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１から供給される制御信号に応じて導通し、信号線ＤＴＬ１から供給された映像信号の信号電位をサンプリングして保持容量３Ｃに保持するものである。駆動用トランジスタ３Ｂは、第１電位にある電源線ＤＳＬ１から電流の供給を受け、保持容量３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに供給するものである。発光素子３Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
【００２９】
この表示装置１では、走査線ＷＳＬから供給される制御信号に応じてサンプリング用トランジスタ３Ａが導通し、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされて保持容量３Ｃに保持される。また、第１電位にある電源線ＤＳＬから駆動用トランジスタ３Ｂに電流が供給され、保持容量３Ｃに保持された信号電位に応じて、駆動電流が発光素子３Ｄ（赤色、青色および緑色の各有機発光素子）に供給される。各発光素子３Ｄは供給された駆動電流により映像信号の信号電位に応じた輝度で発光する。
【００３０】
この表示装置１は、例えば次のようにして製造することができる。
【００３１】
（製造方法）
まず、図４（Ａ）に示したように、ガラスよりなる基板１１上に、例えばスパッタ法により、例えばモリブデン（Ｍｏ）層を成膜した後、フォトリソグラフィおよびドライエッチングによりゲート電極１２および第１配線層２１を形成する。続いて、例えば、基板１１の全面に例えばプラズマＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法により厚さ２００ｎｍのＳｉＯxを成膜しゲート絶縁膜１３および第１絶縁層２２を形成する。
【００３２】
次に、図４（Ｂ）に示したように、真空中において例えば、Ｉｎ−Ｇａ−Ｚｎの酸化物ターゲットを用いたスパッタ法により半導体層１４Ａを成膜する。続いて、第１保護膜１５としてＣＶＤ法により厚さ２０ｎｍのＳｉＯxを成膜したのち、フォトリソグラフィおよび例えば希フッ酸系溶液を用いたエッチングにより第１保護膜１５と共に半導体層１４Ａを加工し、ゲート電極１３に対向する領域にチャネル層１４を形成する。
【００３３】
続いて、図４（Ｃ）に示したように、第１絶縁膜１５およびゲート絶縁膜１３の全面に例えばプラズマＣＶＤ法により厚さ２００ｎｍのＳｉＯxを成膜し第２保護膜１６および第２絶縁膜２３を形成する。
【００３４】
次に、図４（Ｄ）に示したように、例えばフォトリソグラフィによるレジストのパターニングとドライエッチングによりチャネル層１４と次の工程において形成するソース・ドレイン電極１７とのコンタクト領域を形成する。具体的には、ＣＦ4系ガスを用いることにより第１保護膜１５および第２保護膜１６を同時に所定の形状に加工する。
【００３５】
続いて、例えばスパッタ法を用いてＴｉ／Ａｌ／Ｍｏをそれぞれ５０ｎｍ，９００ｎｍ，５０ｎｍの膜厚で成膜し、例えば酸素添加のＣｌ2ＣＦ4ガスによるドライエッチングによりソース・ドレイン電極１７および第２配線層２４を形成する。これにより、配線部２０が形成される。最後に、チャネル層１４中の酸素欠損をなくすために熱処理を行う。具体的には、例えば窒素および酸素の雰囲気下、酸素濃度約４０％、温度３００度、２時間の熱処理を行うことでＴＦＴ１０形成される。以上により本実施の形態の表示装置１が完成する。
【００３６】
図５は従来の表示装置１００の断面構成を表したものである。この表示装置１００を構成するＴＦＴ１１０にはチャネル層１１４上には１層の保護膜１１６が設けられており、配線部１２０には第１絶縁膜１２２と第２絶縁膜１２２との間に半導体層１１４Ａが挟持されている。
【００３７】
図６は従来の表示装置１００の製造工程を表したものである。以下に各工程を簡単に説明する。まず、図６（Ａ）に示したように、基板１１１上にゲート電極および第１配線層を形成したのち、基板１１１、ゲート電極１１２および第１配線層１２１の全面にゲート絶縁膜１１３および第１絶縁膜１２２を形成する。続いて、図６（Ｂ）に示したように、ゲート絶縁膜１１３上に半導体層１１４および保護膜１１６（第２保護膜１６およびだい２絶縁膜２３に相当）を形成する。次に、図６（Ｃ）に示したように保護膜１１６をフォトリソグラフィおよびエッチングにより加工したのち、図６（Ｄ）に示したように半導体層１１４Ａをフォトリソグラフィおよびエッチングにより加工してチャネル層１１４を形成する。最後に、保護膜１１６、チャネル層１１４および基板１１１の全面にソース・ドレイン電極１１７および第２配線層１２４に対応するメタル層を成膜および加工することにより表示装置１００が完成する。
【００３８】
以上のように製造された表示装置１００では、ＴＦＴ１１０および配線部１２０において以下の問題が生じる。まず、ＴＦＴ１１０では、全面に成膜した保護膜１１６を所定の形状に加工するためにエッチングを行うが、その際、保護膜１１６の下層のチャネル層１１４が露出しているためエッチングのための各種プラズマあるいはエッチング液等に曝される。これによりチャネル層１１４の表面が損傷し、ＴＦＴ１１０の特性が劣化する。また、配線部１２０では、第１絶縁膜１２２と第２絶縁膜１２３との間に半導体層１１４Ａが残存するため、第２絶縁膜１２３の表面から基板１１１にかけて形成される第２配線層１２４と短絡が生じる。これにより、第１配線層１２１と第２配線層１２４との間のクロス容量は実質第１絶縁膜の膜厚となる。即ち、クロス容量の増大により、信号の伝達等に不具合が生じる等の信頼性が低下するという問題があった。
【００３９】
本実施の形態は、チャネル層１４（半導体層１４Ａ）上に第１保護膜１５を形成するようにしたものである。これにより、ＴＦＴ１０では各種プラズマ等によるチャネル層１４の損傷を防ぐことが可能となる。また、本実施の形態は、ゲート電極１３に対向する領域以外の半導体層１４Ａを第１保護膜１５と共に除去、即ち、第１配線層の上部の領域のチャネル層を除去するようにしたものである。これにより、配線部２０では第１絶縁膜２２および第２絶縁膜２３が直接積層される。即ち、第１配線層２１と第２配線層２４との間の十分な膜厚を確保することが可能となる。
【００４０】
図７は比較例（図７（Ａ））および本実施の形態の実施例（図７（Ｂ））の面内における電流電圧特性を表したものである。図７（Ａ）では、ばらつきがあるのに対し、図７（Ｂ）ではばらつきは見られない。このことから本実施の形態の製造方法によってＴＦＴを製造することによってＴＦＴ特性のばらつきが低減されたことがわかる。
【００４１】
このように本実施の形態の表示装置およびその製造方法では、チャネル層１４上に第１保護膜１５を形成するようにしたので、第２保護膜の加工時におけるチャネル層１４表面の損傷が防止され、ＴＦＴ１０の特性劣化を抑制することが可能となる。また、第１配線層２１上の半導体層１４Ａを除去することにより、第１配線層２１と第２配線層２４との間の膜厚が確保される。即ち、第１配線層２１と第２配線層２４とのクロス容量が低減される。従って表示装置の信頼性が向上する。
【００４２】
（モジュールおよび適用例）
続いて表示装置の適用例について説明する。上記表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置として用いることが可能である。
【００４３】
（モジュール）
例えば図８に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板５０および接着層（図示せず）から露出した領域２１０を設け、この露出した領域２１０に、水平セレクタ３１，ライトスキャナ３２および電源スキャナ３３の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００４４】
（適用例１）
図９は上記表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る表示装置により構成されている。
【００４５】
（適用例２）
図１０は上記表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記各実施の形態に係る表示装置により構成されている。
【００４６】
（適用例３）
図１１は上記表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る表示装置により構成されている。
【００４７】
（適用例４）
図１２は上記表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は上記表示装置により構成されている。
【００４８】
（適用例５）
図１３は上記表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記表示装置により構成されている。
【００４９】
以上、実施の形態を挙げて本発明の表示装置１について説明したが、本発明は上記実施の形態に限定されるものではなく、本発明の表示装置１の構成およびその製造方法は、上記実施の形態と同様の効果を得ることが可能な限りにおいて自由に変形可能である。
【００５０】
例えば、上記実施の形態では、チャネル層１４の材料として、Ｉｎ−Ｇａ−Ｚｎを用いたが、Ｇａの代わりにＡｌあるいはＦｅを用いてもよい。また、上記実施の形態ではソース・ドレイン電極１７はＴｉ／Ａｌ／Ｍｏからなる３層としたが、例えばＭｏ／Ａｌ／ＭｏあるいはＴｉ／Ａｌ／Ｔｉからなる３層としてもよい。また、上記実施の形態では、スパッタ法によりチャネル層１４を真空中で成膜したのち、一旦大気中に出してＣＶＤ法にて第１保護膜１５、第２保護膜１６をこの順に成膜したが、スパッタ装置とＣＶＤ装置をクラスター化した装置により、各層１４，１５，１６を真空中にて連続成膜してもよい。
【符号の説明】
【００５１】
１…表示装置、１０…ＴＦＴ（薄膜トランジスタ）、１１…基板、１２…ゲート電極、１３…ゲート絶縁膜、１４…チャネル層、１４Ａ…半導体層、１５…第１保護膜、１６…第２保護膜、１７…ソース・ドレイン電極、２０…配線部、２１…第１配線層、２２…第１絶縁膜、２３…第２絶縁膜、２４…第２配線層。
【図１】
2012204548.tif 000003
【図２】
2012204548.tif 000004
【図３】
2012204548.tif 000005
【図４】
2012204548.tif 000006
【図５】
2012204548.tif 000007
【図６】
2012204548.tif 000008
【図７】
2012204548.tif 000009
【図８】
2012204548.tif 000010
【図９】
2012204548.tif 000011
【図１０】
2012204548.tif 000012
【図１１】
2012204548.tif 000013
【図１２】
2012204548.tif 000014
【図１３】
2012204548.tif 000015