(57)【要約】【課題】光ディスクドライブと不揮発性メモリを組み合わせた拡張メモリ付きハイブリッドドライブにおいて、不揮発性メモリへのデータ転送上の制限を緩和して、拡張メモリ付きハイブリッドドライブの利便性を高めること。【解決手段】光ディスクドライブと不揮発性メモリを組み合わせた拡張メモリ付きハイブリッドドライブ１００において、光ディスク制御部１０に拡張バスＩ／Ｆ３０を設けて拡張バス３５により不揮発性メモリ装置４０を接続すると共に、ホストＩ／Ｆ１３との間を拡張バス３５で接続する。ホスト機器５０側からのデータを拡張バスＩ／Ｆ３０経由で不揮発性メモリ４２に転送可能として、バッファメモリ１４側のデータ転送要件に左右されない利便性の高い拡張メモリ付きハイブリッドドライブを提供する。【選択図】図１
2012169007.tif 000002
【特許請求の範囲】
【請求項１】
光ディスク駆動部と、
ＣＰＵ、光ディスクに書き込むデータを一時的に記憶するバッファメモリ、及びホスト機器を接続するためのホストＩ／Ｆとを有する光ディスク制御部と、
前記バッファメモリより大容量の拡張メモリを備えた拡張メモリ付きハイブリッドドライブであって、
前記光ディスク制御部は、さらに、拡張バスＩ／Ｆを有しており、前記ホストＩ／Ｆと前記拡張バスＩ／Ｆは、拡張バスによって接続されており、
前記拡張メモリは、拡張バスによって前記拡張バスＩ／Ｆに接続されていることを特徴とする拡張メモリ付きハイブリッドドライブ。
【請求項２】
前記拡張バスＩ／Ｆは、セレクタと、ＤＭＡＣ（ダイレクト・メモリ・アクセス・コントローラ）と、調停回路を有しており、
前記セレクタは、光ディスク制御部のメインバスと前記ホストＩ／Ｆに接続された拡張バスとの接続を切り替えるものであり、
前記調停回路は、拡張バスの状態に応じて前記ＣＰＵからのアクセスと前記ＤＭＡＣからのアクセスを切り替えるものであることを特徴とする請求項１に記載の拡張メモリ付きハイブリッドドライブ。
【請求項３】
前記拡張バスＩ／Ｆは、バッファメモリ用ＤＭＡＣとホストＩ／Ｆ用ＤＭＡＣと、
前記バッファメモリ用ＤＭＡＣと前記ホストＩ／Ｆ用ＤＭＡＣとが接続された調停回路を有するものであることを特徴とする請求項１に記載の拡張メモリ付きハイブリッドドライブ。
【請求項４】
前記拡張バスＩ／Ｆには、さらに、揮発性メモリ制御回路を介してバッファメモリとして動作可能な揮発性メモリが接続されていることを特徴とする請求項１に記載の拡張メモリ付きハイブリッドドライブ。
【請求項５】
前記拡張バスＩ／Ｆには、さらに、拡張バス内ＤＭＡＣが設けられており、拡張バスに接続された不揮発性メモリ及び揮発性メモリ相互間のデータ転送を可能にすると共に、不揮発性メモリ内でのデータの移動及び揮発性メモリ内でのデータの移動を可能としたことを特徴とする請求項４に記載の拡張メモリ付きハイブリッドドライブ。
【請求項６】
前記ホストＩ／Ｆを介して接続されたホスト機器を備えていることを特徴とする請求項１〜５のいずれか一項に記載の拡張メモリ付きハイブリッドドライブを備えた記録再生装置。
【請求項７】
前記ホスト機器内に拡張バスＩ／Ｆを設け、該ホスト機器内の拡張バスＩ／Ｆと、前記光ディスク制御部に設けた拡張バスＩ／Ｆを接続したことを特徴とする請求項６に記載の拡張メモリ付きハイブリッドドライブを備えた記録再生装置。
【請求項８】
前記ホスト機器内にＰＣＩバスを設け、該ホスト機器内のＰＣＩバスと光ディスク制御部に設けた拡張バスＩ／Ｆを、バスブリッジ回路を介して接続したことを特徴とする請求項６に記載の拡張メモリ付きハイブリッドドライブを備えた記録再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク等の大容量ではあるがアクセスに比較的長時間を要する記憶装置と、アクセスが早いフラッシュメモリ等の記憶装置（メモリ）を組み合わせた拡張メモリ付きハイブリッドドライブ及び上記の拡張メモリ付きハイブリッドドライブを用いた音声・映像等の記録再生装置に関する。
【背景技術】
【０００２】
現在、ＢＤ（ブルーレイディスク）等の大容量光ディスクを用いる光ディスクドライブや、前記光ディスクドライブにチューナー、操作部等を組み合わせた音声・映像等の記録再生装置（ブルーレイ・ディスク・レコーダ）が普及しているが、光ディスクへの記録・再生には、そのための準備時間が必要であり、必ずしも使い勝手のよいものではなかった。
【０００３】
図９は、従来の一般的な光ディスクドライブの構成の概略を示す図である。図９において、９０は光ディスクドライブの全体を示している。光ディスクドライブ９０は、光ディスクドライブを制御するための光ディスク制御部１０、光ディスク及び光ピックアップの駆動等を行う光ディスク駆動部２０からなる。
【０００４】
光ディスク制御部１０は、光ディスクドライブ全体の制御を司るＣＰＵ１１、制御用信号、音声・映像等のデータを処理する信号処理回路１２、光ディスクドライブを外部機器５０（以下、ホスト機器５０という）に接続するためのインターフェース１３（以下、ホストＩ／Ｆ１３という）を有しており、さらに、光ディスクに書き込むデータ等を一時的に記憶するバッファメモリ１４を有している。ホストＩ／Ｆ１３としては、ＳＡＴＡ等のシリアルインターフェースの他、ＰＣＩ等のパラレルインターフェース等、各種のインターフェースが使用可能である。
【０００５】
なお、１６はＣＰＵバスであり、信号処理回路１２、ホストＩ／Ｆ１３等は、ＣＰＵバスを介してＣＰＵ１１によって制御される。また、１５はメインバスであり、このメインバス１５を介してデータ類が信号処理回路１２、ホストＩ／Ｆ１３、バッファメモリ１４間に伝達される。前記光ディスク制御部１０は、通常、１つのＬＳＩとして構成される場合が多く、光ディスク制御部１０が構成されたＬＳＩは、「光ディスク制御用ＬＳＩ」と称されている。
【０００６】
光ディスク駆動部２０は、光ディスク２３を回転駆動するためのモータ２１、光ディスク２３にデータを記憶し又は光ディスク２３からデータを読み出すための光ピックアップ２２等を有しており、前記光ディスク２３が着脱自在に装填可能とされている。
【０００７】
ホスト機器５０は、例えば、チューナー、操作部等を有する本体側機器として構成されるものであり、光ディスク２３としてブルーレイディスクが使用可能な場合には、前記光ディスクドライブ９０と前記ホスト機器５０とにより、音声・映像等の記録再生が可能な装置、即ち、ブルーレイ・ディスク・レコーダが構成されることになる。ホスト機器５０としては、その外、パソコン本体であってもよく、この場合には、ブルーレイ・ディスク・ドライブ付きのパソコンが構成されることになる。
【０００８】
光ディスク２３にホスト機器５０からの音声・映像等のデータを記録する場合、ホスト機器５０からのデータは、ホストＩ／Ｆ１３を介して光ディスク制御部１０に入力され、一時的にバッファメモリ１４に記憶される。信号処理回路１２は、光ディスク２３に書き込むデータをバッファメモリ１４から取り出して誤り訂正符号の付加や変調処理を行って光ピックアップ２２に出力する。逆に、光ディスクに記録されたデータを再生する場合には、信号処理回路１２は、光ピックアップ２２から出力された信号を復調し、誤り訂正を行ってバッファメモリ１４に書き込む。
【０００９】
ホストＩ／Ｆ１３は、ホスト機器５０との通信を行い、データ記録時にはホスト機器５０から転送されたデータをバッファメモリ１４に書き込み、逆に、データ再生時には、光ディスク２３から読み出されてバッファメモリ１４に書き込まれたデータをホストに転送する。このように、光ディスク２３に書き込んだり読み出したりするデータは、ホストＩ／Ｆ１３と信号処理回路１２の間でバッファメモリ１４を介して送受信される。バッファメモリ１４は、光ディスクの制御とホストとの通信のタイミングを調整する緩衝バッファの役割を果たしている。
【００１０】
ここで、バッファメモリに接続されたメインバスのデータ転送速度を光ディスクへのアクセスに必要かつ十分な設計にすることで、光ディスク制御部１０が構成されている光ディスク制御用ＬＳＩの動作クロック周波数を低く抑え、消費電力を低減することが行われる。また、バッファメモリの容量も光ディスクへのアクセスに必要な最低限度の大きさにすることで、チップサイズを抑えて光ディスク制御用ＬＳＩのコスト低減を図ることができる。
【００１１】
特許文献１には、上記光ディスクドライブ９０の使い勝手を改善するため、ＤＲＡＭ等よりなる１次キャッシュメモリとＨＤＤ或いはフラッシュメモリ等の不揮発性メモリよりなる２次キャッシュメモリを設けたキャッシュ装置が記載されている。
【００１２】
特許文献２には、メインバスを拡張して各種の周辺装置を接続するバス拡張システムに関する技術が示されている。このバス拡張に関する技術を応用して光ディスクドライブに拡張メモリを追加することが考えられる。
【００１３】
図１０は、特許文献２に記載されたバス拡張システムに関する技術を適用して光ディスクドライブに不揮発性メモリを接続したドライブ装置１００（以後、拡張メモリ付きハイブリッドドライブ１００という。）を示している。図１０において、図９と同じ部材については同じ番号を付与しているので、これらの部材についての詳細な説明は省く。
【００１４】
図１０において、拡張メモリ付きハイブリッドドライブ１００は、光ディスク制御部１０内に、拡張ＤＭＡＣ（ダイレクト・メモリ・アクセス・コントローラ：Direct Memory Access Controller）１７を有しており、このＤＭＡＣ１７を介して接続された大容量の不揮発性メモリ装置４０を有している。不揮発性メモリ装置４０は、不揮発性メモリ制御回路４１と不揮発性メモリ４２とを有している。また、不揮発性メモリ４２には、例えば、ｅＭＭＣ（Embedded Multi Media Card）等を用いることができるが、これに限られることなく光ディスクより高速に動作可能な不揮発性のメモリであれば良い。
【００１５】
ＣＰＵ１１により拡張ＤＭＡＣ１７を制御し、メインバス１５からのデータを不揮発性メモリ装置４０内の不揮発性メモリ４２内に記憶させる。ｅＭＭＣ等の不揮発性メモリ４２は、立上のための準備時間を必要とせず、直ちに動作させることができることから、この拡張メモリ付きハイブリッドドライブによれば、光ディスクドライブの欠点を補うことができる使い勝手の優れたドライブ装置となる。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開平７−２２５７１４号公報（平成７年８月２２日公開）
【特許文献２】特開昭６２−１９１９５９号公報（昭和６２年８月２２日公開）
【発明の概要】
【発明が解決しようとする課題】
【００１７】
特許文献１に記載の技術には一次キャッシュと二次キャッシュとを設けることが記載されており、特許文献２にはバス拡張に関する技術が記載されており、これらの技術によれば、いずれも光ディスクドライブの使用勝手をそれなりに改善することができるものではあるが、データ転送速度がバッファメモリのデータ転送性能に依存しており、制限を受けてしまうという課題がある。
【００１８】
即ち、前記図１０に示すように、不揮発性メモリ装置４０を設けた拡張メモリ付きハイブリッドドライブ１００によっても、光ディスクとバッファメモリ１４、不揮発性メモリ装置４０とはメインバスを共用するため、バッファメモリ１４のデータ転送性能に依存して転送速度が決定される。例えば、バッファメモリとして１６ビットのデータバス幅のＳＤＲ（シングル・データ・レート）  ＳＤＲＡＭを使用すると、一般的に１００Ｍバイト／秒程度のデータ転送が可能だが、不揮発性メモリを使用したＳＳＤ（Solid State Drive）の転送速度は、それだけで１００〜２００Ｍバイト／秒あり、不揮発性メモリだけでＳＤＲＡＭの性能を使い切ってしまい、光ディスクの処理ができなくなってしまう。逆に、光ディスクの処理を行いながらでは、不揮発性メモリの転送速度として数１０Ｍバイト／秒を実現することが精一杯になってしまう。
【００１９】
また、光ディスク制御部１０が構成されている「光ディスク制御用のＬＳＩ」においては、バッファメモリとして安価なＳＤＲ  （Single Data Rate）  ＳＤＲＡＭを使用することが多い。ＳＤＲ  ＳＤＲＡＭはクロックの立ち上がりエッジのみを使用してデータアクセスを行うＳＤＲＡＭである。ＳＤＲ  ＳＤＲＡＭには比較的簡単な制御回路でデータアクセスできるが、データ転送速度を向上することが難しい。
【００２０】
これに対策するため、ＤＤＲ、ＤＤＲ２、ＤＤＲ３といったクロックの両エッジを使用する（Double Data Rate）高速ＳＤＲＡＭも存在するが、クロックの位相調整等のためにアナログ回路等を含む大規模な制御回路が必要になり、光ディスク用としては高価なものになってしまう。従って、光ディスク制御用ＬＳＩとしてＤＤＲメモリを使用する構成にすると、不揮発性メモリを使用しない構成のドライブに使用する場合に、高価ではあるが不使用の部分ができることとなり、コスト的に不利な構成になってしまう。
【００２１】
さらに、光ディスク制御用のＬＳＩは光ディスク装置用の周辺機能を取り込み、縮小化するトレンドで開発が進められている。例えば、光ディスクから読み込んだデータを一時的に保存するバッファメモリは、過去には外付けＳＤＲＡＭが使用されていたが、現在では光ディスク制御用ＬＳＩに内蔵化されている。バッファメモリを前記光ディスク制御用ＬＳＩに内蔵化するにあたって、回路規模全体の縮小化のためにバッファメモリの容量自体も小さくする必要があり、外付けの時には１６Ｍバイト程度あったメモリ容量が光ディスク制御用ＬＳＩに内蔵化する時に４Ｍバイトや２Ｍバイトになる場合もある。
【００２２】
ここで、光ディスク制御用ＬＳＩに内蔵化したバッファメモリを光ディスクで用いる最低限の容量にすると、不揮発性メモリを追加した時に不揮発性メモリに記録・再生するデータを一時的に保存するデータバッファ等に必要なメモリ容量が不足する。逆に、不揮発性メモリを前提に容量を決めると、不揮発性メモリを使用しないドライブを開発する際に容量が大きすぎることになる。容量が大きいと、光ディスク制御用ＬＳＩのチップサイズが大きくなるので歩留まりが低下しコストアップにつながる。
【００２３】
光ディスク制御用ＬＳＩ開発においては、できるだけ多くの数量を生産することで、開発費を早期に償却することが求められる。よって、不揮発性メモリを使用する場合にも使用しない場合にも両方に対応できる構成で光ディスク制御用ＬＳＩを開発し、共通に使用することが望ましい。また、できるだけ小さいチップサイズを実現することでウェハあたりから生産できる光ディスク制御用ＬＳＩの個数を増やし、歩留まりを向上することでコストを低減することが求められる。
【００２４】
しかしながら、上記したように不揮発性メモリを使用する場合と使用しない場合とでは、データ転送速度の要件やバッファメモリの大きさの要件が大幅に異なるため、両方に対応した構成をとることが難しい。光ディスクに最適化すると不揮発性メモリを搭載することが難しく、不揮発性メモリに最適化すると光ディスクからはオーバースペックになり高コストになってしまう。
【課題を解決するための手段】
【００２５】
上記の課題を解決するために、本願の発明に係る拡張メモリ付きハイブリッドドライブでは、光ディスク駆動部と、ＣＰＵ、光ディスクに書き込むデータを一時的に記憶するバッファメモリ、及びホスト機器を接続するためのホストＩ／Ｆとを有する光ディスク制御部と、前記バッファメモリより大容量の拡張メモリを備えた拡張メモリ付きハイブリッドドライブであって、前記光ディスク制御部は、さらに、拡張バスＩ／Ｆを有しており、前記ホストＩ／Ｆと前記拡張バスＩ／Ｆは、拡張バスによって接続されており、前記拡張メモリは、拡張バスによって前記拡張バスＩ／Ｆに接続されていることを特徴としている。
【００２６】
これによれば、ホストＩ／Ｆを介して接続されたホスト機器と不揮発性の拡張メモリとの間のデータ転送を、前記バッファメモリを介さずに行うことができるので、ホスト機器と拡張メモリ間のデータ転送は、バッファメモリにおけるデータ転送速度にほとんど影響されることがない。従って、例えば、ホスト機器から拡張メモリへのデータ転送速度を、バッファメモリと光ディスク間の転送速度より早く設定することができる。
【００２７】
上記の課題を解決するために、本願の別の発明に係る拡張メモリ付きハイブリッドドライブでは、前記拡張バスＩ／Ｆは、セレクタと、ＤＭＡＣ（ダイレクト・メモリ・アクセス・コントローラ）と、調停回路を有しており、前記セレクタは、光ディスク制御部のメインバスと前記ホストＩ／Ｆに接続された拡張バスとの接続を切り替えるものであり、前記調停回路は、拡張バスの状態に応じて前記ＣＰＵからのアクセスと前記ＤＭＡＣからのアクセスを切り替えるものであることを特徴としている。
【００２８】
これによれば、ホストＩ／Ｆを介して接続されたホスト機器と拡張メモリとの間のデータ転送を、１個のＤＭＡＣで行うことができるため、拡張バスＩ／Ｆの回路規模を小さく抑えることができる。
【００２９】
上記の課題を解決するために、本願のさらに別の発明に係る拡張メモリ付きハイブリッドドライブでは、前記拡張バスＩ／Ｆは、バッファメモリ用ＤＭＡＣとホストＩ／Ｆ用ＤＭＡＣと、前記バッファメモリ用ＤＭＡＣと前記ホストＩ／Ｆ用ＤＭＡＣとが接続された調停回路を有するものであることを特徴としている。
【００３０】
これによれば、ホストＩ／Ｆを介して接続されたホスト機器と拡張メモリとの間のデータ転送の並列度が向上するので、拡張バスの使用効率を向上させてより多くのデータを転送することができる。
【００３１】
上記の課題を解決するために、本願のさらに別の発明に係る拡張メモリ付きハイブリッドドライブでは、前記拡張バスＩ／Ｆには、さらに、揮発性メモリ制御回路を介してバッファメモリとして動作可能な揮発性メモリが接続されていることを特徴としている。
【００３２】
これによれば、光ディスク制御部側の構成を変えることなく、拡張メモリに記憶するデータのためのバッファとなるメモリを追加することができる。拡張メモリ用のバッファによって、不揮発性メモリに対して一回に読み書きするデータの大きさを調整することができるため、データの大きさを不揮発性メモリの特性に適したものにすることによって、データ転送性能をより高めることができる。
【００３３】
上記の課題を解決するために、本願のさらに別の発明に係る拡張メモリ付きハイブリッドドライブでは、前記拡張バスＩ／Ｆには、さらに、拡張バス内ＤＭＡＣが設けられており、拡張バスに接続された不揮発性メモリ及び揮発性メモリ相互間のデータ転送を可能にすると共に、不揮発性メモリ内でのデータの移動及び揮発性メモリ内でのデータの移動を可能としたことを特徴としている。
【００３４】
これによれば、拡張バス内ＤＭＡＣを介して種々のメモリ間でのデータ転送を実現することができ、ＣＰＵが介在することなく不揮発性メモリと揮発性メモリの間のデータ転送を行うことができるため、拡張バスの使用効率をより向上することが出来る。
【００３５】
上記の課題を解決するために、本願の発明に係る拡張メモリ付きハイブリッドドライブを備えた記録再生装置では、前記ホストＩ／Ｆを介して接続されたホスト機器を備えていることを特徴としている。
【００３６】
これによれば、ホスト機器を含めた記録再生装置において、拡張メモリを有効に利用することが可能となり、拡張メモリ付きハイブリッドドライブを備えた記録再生装置としての利便性を高めることができる。
【００３７】
上記の課題を解決するために、本願の別の発明に係る拡張メモリ付きハイブリッドドライブを備えた記録再生装置では、前記ホスト機器内に拡張バスＩ／Ｆを設け、該ホスト機器内の拡張バスＩ／Ｆと、前記光ディスク制御部に設けた拡張バスＩ／Ｆを接続したことを特徴としている。
【００３８】
これによれば、拡張メモリ付きのハイブリッドドライブを備えた記録再生装置において、ホスト機器側に設けられた高機能のメモリをハイブリッドドライブ本体側のバッファメモリとしても利用することが可能となる等の効果を有することになる。
【００３９】
上記の課題を解決するために、本願のさらに別の発明に係る拡張メモリ付きハイブリッドドライブを備えた記録再生装置では、前記ホスト機器内にＰＣＩバスを設け、該ホスト機器内のＰＣＩバスと光ディスク制御部に設けた拡張バスＩ／Ｆを、バスブリッジ回路を介して接続したことを特徴としている。
【００４０】
これによれば、ホスト機器側に既設であることが多いＰＣＩインターフェースを利用することで、格別のコストアップすることなく、ハイブリッドドライブ側から外部機器側のメモリを有効利用することができることになり、本発明に係る拡張メモリ付きハイブリッドドライブを備えた記録再生装置の利便性を高めることができる。
【発明の効果】
【００４１】
以上に述べたとおり、本発明に係る拡張メモリ付きハイブリッドドライブ、及び拡張メモリ付きハイブリッドドライブを備えた記録再生装置では、光ディスク制御部に拡張バスインターフェース（Ｉ／Ｆ）を設け、該拡張バスインターフェースを介して拡張メモリを設けることにより、拡張メモリと外部機器（ホスト）間とで直接データの転送を可能としていることを特徴としている。
【００４２】
これによれば、光ディスク制御部内のデータ転送速度に関する要件に大きく影響されずに拡張メモリを追加することができるという効果を有することになる。
【図面の簡単な説明】
【００４３】
【図１】本発明に係る拡張メモリ付きハイブリッドドライブの基本的な構成を示す図である。
【図２】本発明に係る拡張メモリ付きハイブリッドドライブにおける拡張メモリに対するデータの流れを示す図である。
【図３】本発明の第１の実施形態を示す図である。
【図４】本発明の第２の実施形態を示す図である。
【図５】本発明の第３の実施形態を示す図である。
【図６】本発明の第４の実施形態を示す図である。
【図７】本発明の第５の実施形態を示す図である。
【図８】本発明の第６の実施形態を示す図である。
【図９】従来の一般的な光ドライブの構成を示す図である。
【図１０】従来の不揮発性メモリを追加した拡張メモリ付きハイブリッドドライブの構成を示す図である。
【発明を実施するための形態】
【００４４】
以下、本発明の基本的な構成、及び具体的な実施形態について、図面を用いて詳細に説明する。なお、以下の説明では本発明を実施するために好ましい種々の限定が付与されているが、本発明の技術的範囲は以下の基本的な構成、実施形態及び図面の記載に限定されるものではない。
（本発明の基本的な構成）
図１は、本発明に係る拡張メモリ付きハイブリッドドライブの基本的な構成を示す図であり、図２は本発明の基本的な構成における動作を説明するための図である。図１、図２において、図９、図１０を用いて説明した従来技術と同一の部分には同一の番号を付与しているので、それらの部分についての詳細な説明は省く。
【００４５】
図１、図２において、１００は拡張メモリ付きハイブリッドドライブの全体を示しており、光ディスク制御部１０、光ディスク駆動部２０、拡張メモリとしての不揮発性メモリ装置４０を有している。光ディスクの光ディスク駆動部２０は、光ディスク２３を駆動するモータ２１、光ピックアップ２２等により構成されている。
【００４６】
光ディスク制御部１０は、基本的には図９、図１０を用いて説明した従来技術と同じ機能を有するＣＰＵ１１、信号処理回路１２、ホストＩ／Ｆ１３、バッファメモリ１４、メインバス１５、ＣＰＵバス１６を有しており、ホストＩ／Ｆ１３を介してホスト機器５０が接続される。光ディスク制御部１０は、さらに、この発明に従って設けられた拡張バスインターフェース３０（以後、拡張バスＩ／Ｆ３０という。）を有しており、前記不揮発性メモリ装置４０は、拡張バス３５を介して前記拡張バスＩ／Ｆ３０に接続されている。
【００４７】
また、拡張バスＩ／Ｆ３０は、ＣＰＵ１１にＣＰＵバス１６によって接続されており、ＣＰＵ１１の制御を受ける。また、拡張バスＩ／Ｆ３０は、メインバス１５に接続されると共に、拡張バス３５によってホストＩ／Ｆ１３に直接接続されており、バッファメモリ１４の経路を経由せずにホストＩ／Ｆ１３に接続される経路を有する。なお、光ディスク制御部１０は、前記拡張バスＩ／Ｆ３０を含めて、光ディスク制御用ＬＳＩとして、１つのＬＳＩで構成されており、この明細書では、１つのＬＳＩとして構成された光ディスク制御部１０を「光ディスク制御用ＬＳＩ」と称している。
【００４８】
ホスト機器５０は、拡張メモリ付きハイブリッドドライブ１００に対してホストとして外部接続される機器であるが、図９、図１０を用いて説明した従来技術と同様であってよい。具体的には、例えば、チューナー、操作部等を有する本体側機器として構成されるものであってよく、光ディスク２３としてブルーレイディスクが使用可能な場合には、前記拡張メモリ付きハイブリッドドライブ１００と前記ホスト機器５０とにより、音声・映像等の記録再生が可能な装置、即ち、ブルーレイ・ディスク・レコーダが構成されることになる。ホスト機器５０としては、その外、パソコン本体であってもよく、この場合には、ブルーレイ・ディスク・ドライブ付きのパソコンが構成されることになる。
【００４９】
不揮発性メモリ装置４０は、不揮発性メモリ制御回路４１、不揮発性メモリ４２を有しており、不揮発性メモリ４２としては、図１０を用いて説明した従来技術のメモリと同様であって良く、バッファメモリ１４より大容量なメモリ、例えば、フラッシュメモリ、ｅＭＭＣ（Embedded Multi Media Card）等を用いることができるが、これに限られることなく光ディスクより高速に動作可能な不揮発性のメモリであれば良い。
【００５０】
図２には、図１に示した本発明の基本的な構成において、ホスト機器５０から不揮発性メモリ４２へデータ転送する場合のデータの流れが示されている。
【００５１】
ホスト機器５０から不揮発性メモリ４２へデータ転送する場合には、「ホスト機器５０」−「ホストＩ／Ｆ１３」−「拡張バス３５」−「拡張バスＩ／Ｆ３０」−「拡張バス３５」−「不揮発性メモリ制御回路４１」−「不揮発性メモリ４２」の順でデータが転送される。この場合、バッファメモリ１４を経由しないで不揮発性メモリ４２にアクセスすることになり、バッファメモリ１４のデータ転送速度は不揮発性メモリ４２へのデータ転送速度に影響しないことになる。また、不揮発性メモリ４２からホスト機器５０へのデータ転送は、上記の逆のルートで行うことになり、いずれにしてもバッファメモリ１４を介することは無い。
【００５２】
一方、光ディスクから不揮発性メモリへデータ転送する場合には、「光ピックアップ２２」−「信号処理回路１２」−「メインバス１５」−「バッファメモリ１４」−「メインバス１５」−「拡張バスＩ／Ｆ３０」−「拡張バス３５」−「不揮発性メモリ制御回路４１」−「不揮発性メモリ４２」の順にデータが転送される。光ディスクの光ピックアップ２２と不揮発性メモリ４２との間でデータ転送する場合のデータ転送速度は光ディスクの転送速度性能が上限になるため、バッファメモリのデータ転送速度は光ディスクの転送速度以上の値になることはない。また、不揮発性メモリ４２から光ディスクへのデータ転送は、上記の逆のルートで行なわれる。
【００５３】
即ち、不揮発性メモリ４２に蓄積されたデータは、ホスト機器５０側にも、光ピックアップ２２側へも自由に転送可能である。従って、例えば、ホスト機器５０側からの大量のデータを、先ず、バッファメモリ１４を介さずに不揮発性メモリ４２に蓄積しておき、その間に、光ディスク２３への記録のための準備を行い、準備が整った後にホスト機器５０側からのデータを光ピックアップ２２に転送することが出来ることになる。
【００５４】
以上述べたとおり、本発明に係る拡張メモリ付きハイブリッドドライブ１００によれば、ホストＩ／Ｆ１３から拡張バスＩ／Ｆ３０へのデータ経路を設けることにより、ホスト機器５０から不揮発性メモリ４２に対して直接アクセスすることができるため、光ディスク制御用ＬＳＩ内部のバッファメモリ１４、メインバス１５におけるデータ転送速度は光ディスクに最適化されたまま、不揮発性メモリ４２のデータ転送速度にも対応することが可能となる。このことは、不揮発性メモリ４２に対応したＬＳＩと対応しないＬＳＩで同一の構成のＬＳＩを使用することができることを意味する。従って、光ディスク制御用ＬＳＩの出荷個数を増大することが可能となり、光ディスク制御用ＬＳＩのコスト低減を図ることが可能となる。
【００５５】
また、バッファメモリ１４のデータ転送速度の要件や、バッファメモリの大きさの要件を意識することなく不揮発性メモリ４２を設けることが出来ることになる。従って、光ディスクに最適化すると不揮発性メモリを搭載することが難しく、不揮発性メモリに最適化すると光ディスクからはオーバースペックになり高コストになってしまうという課題を解決できることになる。
【００５６】
具体的には、ホストＩ／Ｆ１３からバッファメモリ１４を経由することなく、拡張バス３５経由で不揮発性メモリ４２にデータ転送することで、バッファメモリ１４のデータ転送速度容量が光ディスク前提に設計されている場合でも、ホスト機器５０から不揮発性メモリ４２へ光ディスクの転送速度を上回る速度でデータ転送を行うことができる。これにより、例えば、光ディスク制御部１０を１つのＬＳＩ（光ディスク制御用ＬＳＩ）で構成する場合、この光ディスク制御用ＬＳＩを光ディスクに最適化した設計にしつつ、不揮発性メモリ４２の転送速度にも対応することができる。
【００５７】
また、光ディスク用のバッファメモリ１４から拡張バス３５に接続する経路を設けることで、光ディスク２３のデータを不揮発性メモリ４２に転送したり、不揮発性メモリ４２のデータを光ディスク２３に書き込んだりする操作も可能になり、光ディスクドライブの利便性を高めることができる。
【００５８】
さらに、光ディスク制御用のＣＰＵ１１から拡張バスＩ／Ｆ３０への経路を設けることで、光ディスク制御用のＣＰＵ１１から拡張バス３５に接続されたデバイスを直接制御することが可能になる。
【００５９】
例えば、拡張バス３５に不揮発性メモリ制御回路４１を接続することで、ＳＤＲＡＭなどのメモリを増設することができる。ここで、ＳＤＲＡＭを不揮発性メモリのバッファメモリとして使用することで、不足するバッファメモリを増設することができる。このバッファメモリには例えばＤＤＲ  ＳＤＲＡＭのように不揮発性メモリの性能に適したメモリを選定して使用することができるため、不揮発性メモリと同様にホストＩ／Ｆ１３から高速にデータ転送することができる。この場合の詳細については、図５を参照して第３の実施形態として後で説明する。
【００６０】
光ディスク制御部１０を１つのＬＳＩで構成する場合、この光ディスク制御部１０を構成する光ディスク制御用ＬＳＩは光ディスクに最適化することが出来るので、不揮発性メモリを使用しないドライブに使用しても十分なコスト競争力がある。一方、光ディスクの性能を上回る高速なデバイスを拡張バスに接続することができるため、不揮発性メモリを使用するドライブに対しても十分な性能を確保することができる。
【００６１】
なお、以上の説明では、特に、拡張するメモリとして不揮発性メモリ４２を用いるものを例にしているが、不揮発性メモリ４２に代えて揮発性のメモリを用いてもよい。即ち、拡張するメモリとして動作速度の速い揮発性メモリを追加することで、例えば、バッファメモリ１４の容量を追加したと同じ動作を行わせることが可能となり、光ディスクドライブの利便性を高めることができるという効果を有することになる。なお、本願の明細書において、単に「拡張メモリ」と記載した場合には、「拡張するメモリ」として、不揮発性メモリ４２、又は揮発性メモリのいずれでも良いことを示している。
（第１の実施形態）
図３は、本発明の第１の実施形態を示す図であり、拡張バスＩ／Ｆ３０の詳細な構成を示している。なお、図３では、拡張バスＩ／Ｆ３０の構成が詳細に示されていて、その他の部分は省略された記載となっているが、基本的には図１、図２に示された構成と同じ構成であってよい。
【００６２】
図３に示すとおり、第１の実施形態においては、拡張バスＩ／Ｆ３０は、セレクタ３１、ＤＭＡＣ（ダイレクト・メモリ・アクセス・コントローラ）３２、調停回路３３を有しており、夫々ＣＰＵバス１６に接続されている。また、図３に示すとおり、セレクタ３１、ＤＭＡＣ３２、調停回路３３はそれぞれ拡張バス３５に接続されており、さらに、拡張バス３５を介して調停回路３３と不揮発性メモリ制御回路４１が接続されている。図３では不揮発性メモリ４２が省かれているが、実際には、不揮発性メモリ制御回路４１に接続されている。
【００６３】
セレクタ３１は、拡張バス３５を介してホストＩ／Ｆ１３に接続されると同時に、メインバス１５にも接続されている。また、本願の第１の実施形態では拡張バスＩ／Ｆ３０を含めて、光ディスク制御部１０は、１つのＬＳＩ（光ディスク制御用ＬＳＩ）として構成されている。セレクタ３１は、ＣＰＵ１１からの制御によりホストＩ／Ｆ１３又はバッファメモリ１４のいずれかをＤＭＡＣ３２に切り替えて接続する。
【００６４】
ＤＭＡＣ３２は、セレクタ３１によって選択されたホストＩ／Ｆ１３又はバッファメモリ１４からのデータを、調停回路３３経由で不揮発性メモリ装置４０に転送し、さらには、不揮発性メモリ装置４０からのデータをバッファメモリ１４又はホストＩ／Ｆ１３に転送する。ＣＰＵ１１はＣＰＵバス１６経由でＤＭＡＣ３２の設定を行い、データ転送動作を指示する。
【００６５】
ＤＭＡＣ３２からの拡張バス３５とＣＰＵバス１６が調停回路３３に接続される。調停回路３３は、拡張バス３５の状態に応じてＣＰＵ１１からの不揮発性メモリ装置４０へのアクセスと、ＤＭＡＣ３２から不揮発性メモリ装置４０へのアクセスを切り替える。この構成はＤＭＡＣが1個だけであるので、回路規模を小さく抑えることができる。
【００６６】
例として、ホストＩ／Ｆ１３から不揮発性メモリ装置４０へデータ転送する場合の操作手順は、以下のとおりである。
（１）ＣＰＵバス１６−調停回路３３−不揮発性メモリ制御回路４１の経路で、ＣＰＵ１１は不揮発性メモリ制御回路４１を制御し、不揮発性メモリ装置４０に対するアクセス用コマンドを発行する。
（２）ＣＰＵバス１６を使ってＤＭＡＣ３２にデータ転送設定を行い、セレクタ３１をホストＩ／Ｆ１３側に切り替える。
（３）ホストＩ／Ｆ１３−セレクタ３１−ＤＭＡＣ３２−調停回路３３−不揮発性メモリ制御回路４１の経路で、データ転送が実行される。
【００６７】
ＤＭＡＣ３２によるデータ転送時には、ＣＰＵバス１６を使用しない。このため、ＤＭＡＣ３２がホストＩ／Ｆ１３−不揮発性メモリ制御回路４１間のデータ転送を行っている間に、ＣＰＵ１１は光ディスクの制御等を行うことができる。
【００６８】
以上のべたとおり、この第１の実施形態では、拡張バスＩ／Ｆ３０に、１つのＤＭＡＣ３２を設けており、拡張バスＩ／Ｆの回路構成を簡略にすることができるという効果を有する。
（第２の実施形態）
図４は、本発明の第２の実施形態を示す図であり、図３に示した第１の実施形態とは拡張バスＩ／Ｆ３０の構成が異なっている。なお、図４の場合も、図３の場合と同様、拡張バスＩ／Ｆ３０の構成が詳細に示されていて、その他の部分は省略された記載となっているが、基本的には図１、図２に示された構成と同じ構成であってよい。
【００６９】
図４では、拡張バスＩ／Ｆ３０において、２つのＤＭＡＣが設けられており、バッファメモリ用ＤＭＡＣ３２ＡとホストＩ／Ｆ用ＤＭＡＣ３２Ｂとに分離されている。図３に示した第１の実施形態では、拡張バス３５にデータ転送できるのはホストＩ／Ｆ１３かバッファメモリ１４かのいずれか一つであったが、図４に示した第２の実施形態では、ホストＩ／Ｆ１３からのデータ転送とバッファメモリ１４からのデータ転送を調停回路３３が切り替えるので、データ転送の並列度が向上する。
【００７０】
これは、例えば、バッファメモリ１４から拡張バスＩ／Ｆ３０へのデータ転送速度は光ディスクの転送速度が上限になるが、ホストＩ／Ｆ１３から拡張バスＩ／Ｆ３０へのデータ転送速度は光ディスクの性能に依存しないため、一般的により高い転送速度になる。調停回路３３は、ＤＭＡＣ３２Ａ、ＤＭＡＣ３２Ｂ間の転送速度の差に応じて、拡張バス３５等の切り替えタイミングや優先順位を設定することで、拡張バスの使用効率を向上してより多くのデータを転送することができる。
【００７１】
以上述べたとおり、この第２の実施形態では、データ転送の並列度をより向上させることが可能となり、外部に接続されたホストと光ディスク制御部１０内のデータ転送を含め、各デバイス間でのデータ転送の効率を高めることができるという効果を有することになる。
（第３の実施形態）
図５は、本発明に従った第３の実施形態を示す図である。図５に示した本発明の第３の実施形態では、図１に示した第１の実施形態に加えて、揮発性メモリ制御回路６１を設けており、この揮発性メモリ制御回路６１に対して揮発性メモリで構成されるバッファメモリ６２を接続している。
【００７２】
第３の実施形態では、図５に示すとおり、不揮発性メモリ制御回路４１、不揮発性メモリ４２を有する不揮発性メモリ装置４０の外に、さらに、揮発性メモリ装置６０が設けられている。揮発性メモリ装置６０は、揮発性メモリ制御回路６１とこの揮発性メモリ制御回路６１に接続された揮発性メモリより構成されるバッファメモリ６２とを有している。そして、不揮発性メモリ制御回路４１、揮発性メモリ制御回路６１、及び拡張バスＩ／Ｆ３０間は、拡張バス３５によって接続されている。
【００７３】
なお、図５において、拡張バスＩ／Ｆ３０を含む光ディスク制御部１０、光ディスク駆動部２０等の構成は、図１、図２で示した本願の第１の実施形態と同じであり、従ってここではこれらの部分の詳細な説明は省く。
【００７４】
上記第３の実施形態によれば、拡張バスＩ／Ｆ３０を含めた光ディスク制御部１０を１つのＬＳＩとして構成した場合の光ディスク制御用ＬＳＩに手を加えることなく、不揮発性メモリ４２に記録・再生するデータを一時的に記憶するバッファメモリ６２を設けることが出来る。
【００７５】
これによれば、拡張バスを使ってホストＩ／Ｆ１３と揮発性メモリより構成されるバッファメモリ６２との間のデータ転送が可能であり、また、揮発性メモリにより構成されるバッファメモリ６２と不揮発性メモリ４２との間のデータ転送が可能になる。即ち、揮発性メモリと不揮発性メモリとの間のデータ転送も拡張バス経由で可能になる。
【００７６】
これは、例えば、比較的安価な、従って動作速度が比較的遅いが大容量の不揮発性メモリ４２に対して、比較的高価ではあるが動作速度が速い小容量の揮発性のバッファメモリ６２を設け、低コストで装置全体のパフォーマンス（動作速度）を上げる場合等に有効である。
【００７７】
また、一般的に不揮発性メモリ４２は、不揮発性メモリ制御回路４１からリード用コマンドやライト用コマンドを発行して動作を制御するが、細かいデータ単位に逐一コマンドを発行すると、コマンド発行の処理時間が大きくなるためデータ転送に割り当てられる時間が短くなってデータ転送速度が低下する。本実施形態ではバッファメモリ６２にデータを蓄積し、一度のコマンドで大量のデータを一気に不揮発性メモリ４２に転送することができるため、転送速度の向上を図ることができる。
【００７８】
本発明の第３の実施形態では、拡張バス３５に揮発性メモリ制御回路６１を接続することで、ＳＤＲＡＭなどのメモリを増設してバッファメモリ６２とすることができることになる。ここで、ＳＤＲＡＭを不揮発性メモリ４２のバッファメモリとして使用することで、不足するバッファメモリ１４の容量を容易に増設することができる。このバッファメモリ６２には例えばＤＤＲ  ＳＤＲＡＭのように不揮発性メモリ４２の性能に適したメモリを選定して使用することができるため、不揮発性メモリ４２と同様にホストＩ／Ｆ１３から高速にデータ転送することができる。
（第４の実施形態）
図６は、本発明に従った第４の実施形態を示す図である。図６に示した本発明の第４の実施形態では、図５に示した本発明の第３の実施形態に対して、さらに拡張バスＩ／Ｆ３０内に、複数のＤＭＡＣを追加している。拡張バスＩ／Ｆ３０の構成を除いて、他の部分は図５に示した第３の実施形態と同じ構成であってよく、従って、図６ではそれらの構成が一部省かれて記載されている。
【００７９】
図６に示すとおり、第４の実施形態では、拡張バスＩ／Ｆ３０は、図４を用いて説明した第２の実施形態と同様、バッファメモリ用ＤＭＡＣ３２Ａ、ホストＩ／Ｆ用ＤＭＡＣ３２Ｂを有すると共に、さらに、拡張バス内ＤＭＡＣ３２Ｃを有しており、合わせて３つのＤＭＡＣを有している。そして、これら３つのＤＭＡＣは、調停回路３３に接続されている。
【００８０】
調停回路３３は、バッファメモリ用ＤＭＡＣ３２Ａ、ホストＩ／Ｆ用ＤＭＡＣ３２Ｂ、拡張バス内ＤＭＡＣ３２Ｃ間の転送速度の差に応じて、上記３つのＤＭＡＣの切り替えタイミングや優先順位を設定することで、拡張バスの使用効率を向上してより多くのデータを転送することができる。
【００８１】
拡張バスＩ／Ｆ３０内に拡張バス内ＤＭＡＣ３２Ｃを追加することで、以下の４つの伝送経路を実現することが出来る。
（１）揮発性メモリ６２−拡張バス内ＤＭＡＣ３２Ｃ−不揮発性メモリ４２のデータ転送経路
（２）不揮発性メモリ４２−拡張バス内ＤＭＡＣ３２Ｃ−揮発性メモリ６２のデータ転送経路
（３）揮発性メモリ６２−拡張バス内ＤＭＡＣ３２Ｃ−揮発性メモリ６２のデータ転送経路
（４）不揮発性メモリ４２−拡張バス内ＤＭＡＣ３２Ｃ−不揮発性メモリ４２のデータ転送経路
例えば、揮発性メモリ６２や不揮発性メモリ４２にデータ転送を行う場合、拡張バス内ＤＭＡＣ３２Ｃは揮発性メモリ制御回路６１にアクセスすることで揮発性メモリ６２からデータを読み出して自身に取り込み、取り込んだデータを不揮発性メモリ制御回路４１に書き込むことで不揮発性メモリ４２にデータを転送する。同様の動作で、逆に不揮発性メモリ４２から揮発性メモリ６２にデータを転送することができる。また、読み込み元も書き込み先も揮発性メモリ６２にすることで、揮発性メモリ６２内でデータを移動することができる。同様、不揮発性メモリ４２内でのデータの移動も可能となる。
【００８２】
以上述べたとおり、第４の実施形態においては、光ディスク制御部１０に対して、不揮発性メモリ、揮発性メモリを自由に追加することができ、さらに、追加した不揮発性メモリ、揮発性メモリ間でのデータ転送等が自由に行えることから、多様なメモリ管理が可能となり、拡張メモリ付きハイブリッドドライブの利便性を高めることができる。
（第５の実施形態）
図７は、本発明に従った第５の実施形態を示す図である。
【００８３】
図７に示す第５の実施形態では、ホスト機器５０内に拡張バスＩ／Ｆ５３を設けて、不揮発性メモリ装置４０に接続する経路を作っている。ホスト機器５０内には、図示しない制御用のＣＰＵが設けられており、また、メモリ制御回路５２を介して高速の揮発性のメモリ５４が接続されている。拡張バスＩ／Ｆ５３は、図示しないＣＰＵに接続されて制御されており、従って、メモリ制御回路５２を介してメモリ５４にアクセス可能となっている。図示しないＣＰＵ、メモリ制御回路５２、拡張バスＩ／Ｆ５３等は、通常ホストＬＳＩ５１として、１つのＬＳＩによって構成されている。
【００８４】
光ディスク制御部１０は、「光ディスク制御部１０内の拡張バスＩ／Ｆ３０」−「ホスト機器５０内の拡張バスＩ／Ｆ５３」を介してホスト機器５０内のメモリ５４にアクセス可能となり、ホスト機器５０内のメモリ５４を不揮発性メモリ４２に記録・再生するデータを一時的に蓄えるバッファメモリとしても利用することが可能となる。
【００８５】
ホストＬＳＩ５１として、例えばブルーレイ・ディスク・レコーダ用の映像信号処理用ＬＳＩを使用する場合、ホストＬＳＩ５１側のメモリ５４には高精細画像処理のために高速で大容量のものが使用される。これに対して、光ディスク制御部１０が扱うデータは映像データを圧縮したものが主になるため、ホストＬＳＩ５１のメモリ転送速度全体から見て、極めて軽い動作であり、拡張バス経由のデータ転送を追加したとしても、データ転送帯域に対して軽微な影響しか及ぼさない。
【００８６】
従って、ホストＬＳＩ５１側の処理にほとんど影響を与えずに、ホストＬＳＩ５１のメモリ５４の一部を不揮発性メモリ４２のバッファ用メモリとして使用することは十分可能である。逆に、図５に示した第３の実施形態において設けた揮発性メモリ制御回路６１と揮発性メモリで構成されたバッファメモリ６２を削除することで、システム全体のコストダウンに貢献することができる。
【００８７】
即ち、ホストＬＳＩ５１に拡張バスＩ／Ｆ５３を設け、拡張バスＩ／Ｆ５３経由で光ディスク制御用ＬＳＩからホストＬＳＩ５１のメモリ５４にアクセスすることで、図５に示したような揮発性メモリ制御回路を接続することなく、バッファメモリの容量を増大することができる。これにより、ほとんどコストアップすること無しに不揮発性メモリ４２用のバッファメモリを増設することが可能になる。
【００８８】
上記のように、本発明の第５の実施形態では、特定のアプリケーションにおいて、組み合わせて使用することが想定されるＬＳＩに共通の拡張バスＩ／Ｆを実装しておくことで、光ディスク制御部１０を構成する光ディスク制御用のＬＳＩに不揮発性メモリを追加する際のコストをさらに低減することができる。
（第６の実施形態）
図８は、本発明に従った第６の実施形態である。
【００８９】
この第６の実施形態は、ホストＬＳＩ５１に拡張用のＰＣＩバスＩ／Ｆ５５が既に実装されている場合である。このような場合、光ディスク制御部１０を形成する光ディスク制御用ＬＳＩの拡張バス３５をＰＣＩバス５６に接続するためのバスブリッジ回路５７を挿入することで、図７を用いて説明した第５の実施形態と同様の効果を得ることができる。
【００９０】
この場合は、ホストＬＳＩ５１に既設されているＰＣＩバス５６を利用することでホストＬＳＩ５１を改版する必要がなくなるため、ＬＳＩ開発費の削減を図ることができるという効果を有する。
【００９１】
なお、図１、図２で示した本願発明の基本的な構成に係るハイブリッドドライブ、及び図３〜図８で示した本願発明の第１〜第６の実施形態に係るハイブリッドドライブに対して、さらに、ホスト機器５０を設けて「ハイブリッドドライブを備えた記録再生装置」を構成できることはいうまでもないことである。
【産業上の利用可能性】
【００９２】
本発明は、ブルーレイディスク等を使用する光ディスクドライブに大容量の不揮発性メモリを追加した拡張メモリ付きハイブリッドドライブの利便性を改善するものであり、産業上の利用可能性は高い。
【符号の説明】
【００９３】
１０  光ディスク制御部
１１  ＣＰＵ
１２  信号処理回路
１３  ホストＩ／Ｆ
１４  バッファメモリ
１５  メインバス
１６  ＣＰＵバス
２０  光ディスク駆動部
２１  モータ
２２  光ピックアップ
２３  光ディスク
３０  拡張バスＩ／Ｆ
３１  セレクタ
３２  ＤＭＡＣ（ダイレクト・メモリ・アクセス・コントローラ）
３３  調停回路
３５  拡張バス
４０  不揮発性メモリ装置
４１  不揮発性メモリ制御回路
４２  不揮発性メモリ
５０  ホスト機器
５１  ホストＬＳＩ
５２  メモリ制御回路
５３  拡張バスＩ／Ｆ
５４  メモリ
５５  ＰＣＩバスＩ／Ｆ
５６  ＰＣＩバス
５７  バスブリッジ回路
６０  揮発性メモリ装置
６１  揮発性メモリ制御回路
６２  揮発性メモリより構成されるバッファメモリ
【図１】
2012169007.tif 000003
【図２】
2012169007.tif 000004
【図３】
2012169007.tif 000005
【図４】
2012169007.tif 000006
【図５】
2012169007.tif 000007
【図６】
2012169007.tif 000008
【図７】
2012169007.tif 000009
【図８】
2012169007.tif 000010
【図９】
2012169007.tif 000011
【図１０】
2012169007.tif 000012