(57)【要約】【課題】  本発明は、２つの出力端子から出力される発振周波数の相互の配線間容量による周波数変化量を小さくすることができる圧電発振器を提供することを課題とする。【解決手段】  本発明の圧電発振器は、基板部の内層に設けられた第１の配線パターンが第２の凹部空間内に露出した基板部の他方の主面に設けられた第２の出力端子と対向するように重ならず形成されており、  基板部の内層に設けられた第２の配線パターンが第２の凹部空間内に露出した基板部の他方の主面に設けられた第１の出力端子と対向するように重ならず形成されている。【選択図】図３
2012142700.tif 000002
【特許請求の範囲】
【請求項１】
基板部と前記基板部の一方の主面に設けられて第１の凹部空間を形成する第一の枠部と、前記基板部の他方の主面に形成された第２の凹部空間を形成する第二の枠部を備える素子搭載部材と、
前記第１の凹部空間内に露出した前記基板部の一方の主面に設けられた２個一対の圧電振動素子搭載パッドに搭載され、励振用電極が設けられている圧電振動素子と、
前記第２の凹部空間内に露出した前記基板部の他方の主面に設けられた複数の集積回路素子搭載パッドに搭載されている集積回路素子と、
前記第２の凹部空間内に露出した前記基板部の他方の主面に設けられた２個一対の圧電振動素子測定用パッドと、
前記一方の圧電振動素子搭載パッドと前記基板部の内層に設けられた第１の配線パターンを接続している前記基板部の内部に設けられた第一のビアホール導体と、
前記残りの圧電振動素子搭載パッドと前記基板部の内層に設けられた第２の配線パターンを接続している前記基板部の内部に設けられた第二のビアホール導体と、
前記基板部の内層に設けられた前記第１の配線パターンと前記基板部の他方の主面に設けられた一方の圧電振動素子測定用パッドを接続している前記基板部の内部に設けられた第三のビアホール導体と、
前記基板部の内層に設けられた第２の配線パターンと前記基板部の他方の主面に設けられた残りの圧電振動素子測定用パッドを接続している前記基板部の内部に設けられた第四のビアホール導体と、
前記複数の集積回路素子搭載パッドの一つに接続されている前記第２の凹部空間内に露出した前記基板部の他方の主面に設けられた第１の出力端子と、
前記複数の他の集積回路素子搭載パッドの一つに接続されている前記第２の凹部空間内に露出した前記基板部の他方の主面に設けられた第２の出力端子と、
前記第１の凹部空間を気密封止する蓋体とを備え、
前記基板部の内層に設けられた前記第１の配線パターンが前記第２の凹部空間内に露出した前記基板部の他方の主面に設けられた前記第２の出力端子と対向するように重ならず形成されており、
前記基板部の内層に設けられた前記第２の配線パターンが前記第２の凹部空間内に露出した前記基板部の他方の主面に設けられた前記第１の出力端子と対向するように重ならず形成されていることを特徴とする圧電発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器等に用いられる圧電発振器に関する。
【背景技術】
【０００２】
従来、圧電発振器は、携帯電話などの通信端末に用いられる。このような圧電発振器は、２つの出力ができる構造のものが提案されている（例えば、特許文献１参照）。
このような  従来の圧電発振器２００は、図７に示すように、その例として素子搭載部材２１０、圧電振動素子２２２、集積回路素子２３２、蓋体２５０とから主に構成されている。
【０００３】
図７に示すように、素子搭載部材２１０は、基板部２１１、第一の枠部２１２、第二の枠部２１３で主に構成されている。
この素子搭載部材２１０は、基板部２１１の一方の主面に第１の第一の枠部２１２が設けられて第１の凹部空間Ｋ１が形成され、基板部２１１の他方主面に第二の枠部２１３が設けられて第２の凹部空間Ｋ２が形成される。
その第１の凹部空間Ｋ１内に露出する基板部２１１の一方の主面には、図８に示すように、一対の圧電振動素子搭載パッド２１７が設けられている。
この一対の圧電振動素子搭載パッド２１７上には、導電性接着剤２２１を介して電気的に接続される一対の励振用電極を表裏主面に有した圧電振動素子２２２が搭載されている。この圧電振動素子２２２を囲繞する素子搭載部材２１０の第１の枠部２１２の頂面には金属製の蓋体２５０を被せられ、接合されている。これにより第１の凹部空間Ｋ１が気密封止されている。
【０００４】
また、第２の凹部空間Ｋ２内に露出する基板部２１１の他方の主面には、複数の集積回路素子搭載パッド２１８と２個一対の圧電振動素子測定用パッド２２０（図９参照）が設けられている。図９に示すように複数の集積回路素子搭載パッド２１８の一部は、圧電発振器２００の発振周波数を出力する第１の出力端子２１４と第２の出力端子２１５に接続されている。
また、図１０に示すように複数の集積回路素子搭載パッド２１８上には、半田２３１等の導電性接合材を介して接続される集積回路素子２３２が搭載されている。また、基板部２１１の内層には、図８、図９に示すように、第１の配線パターン２６８、第２の配線パターン２７０、グランドパターン２６５が形成されている。また、基板部２１１の内部には、第一のビアホール導体２６１、第二のビアホール導体２６２、第三のビアホール導体２６３、第四のビアホール導体２６４が形成されている。基板部２１１の内層に設けられた第１の配線パターン２６８は、一方が第一のビアホール導体２６１を介して２個一対の圧電振動素子搭載パッド２１７の一つと接続され、他方が第三のビアホール導体２６３を介して一方の圧電振動素子測定用パッド２２０と接続されている。
また、基板部２１１の内層に設けられた第２の配線パターン２７０は、一方が第二のビアホール導体２６２を介して残りの圧電振動素子搭載パッド２１７と接続され、他方が第四のビアホール導体２６４を介して残りの圧電振動素子測定用パッド２２０と接続されている。また、一対の圧電振動素子測定用パッド２２０は、それぞれ複数の集積回路素子搭載パッド２１８の一つと接続されている。また、複数の集積回路素子搭載パッド２１８の一つに接続された第１の出力端子２１４と第２の出力端子２１５は、図１０に示すように基板部２１１の他方の主面の第二の枠部２１３の内部に設けられたビアホール導体（図示せず）を介して外部電極端子２１６と接続されている。
【０００５】
図１０に示すように外部電極端子２１６（２１６ａ、２１６ｂ、２１６ｃ、２１６ｄ、２１６ｅ、２１６ｆ）は、第二の枠部２１３の四隅部に、例えば、電源端子２１６ａ、第１の外部出力端子２１６ｂ、ＧＮＤ端子２１６ｃ、第２の制御端子２１６ｄが設けられ、ＧＮＤ端子２１６ｃと第２の制御端子２１６ｄの間に第２の外部出力端子２１６ｅが設けられ、電源端子２１６ａと第１の外部出力端子２１６ｂの間に第１の制御端子２１６ｆが設けられている。ここで、第１の外部出力端子２１６ｂは、第二の枠部２１３のビアホール導体（図示せず）を介して第１の出力端子２１４と接続されている。また、第２の外部出力端子２１６ｅは、第二の枠部２１３のビアホール導体（図示せず）を介して第２の出力端子２１５と接続されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】登録３７２１９０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の２出力が可能な圧電発振器２００は、図９に示すように第１の配線パターン２６８と第２の出力端子２１５とが対向するように重なって形成されているため、第１の配線パターン２６８と第２の出力端子２１５間に生じる配線間容量が大きくなっていた。また、同様に、第２の配線パターン２７０と第１の出力端子２１４とが対向するように重なって形成されていることため、第２の配線パターン２７０と第１の出力端子２１４間に生じる配線間容量が大きくなっていた。
これにより、従来の２出力が可能な圧電発振器２００は、第１の配線パターン２６８と第２の出力端子２１５間に生じる配線間容量と第２の配線パターン２７０と第１の出力端子２１４間に生じる配線間容量が大きいために、第１の出力端子２１４から出力される発振周波数と第２の出力端子２１５から出力される発振周波数が相互の配線間容量により変動するという問題があった。
【０００８】
そこで、本発明は、上述の問題に鑑みてなされたものであり、２つの出力端子から出力される発振周波数の相互の配線間容量による周波数変化量を小さくすることができる圧電発振器を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の圧電発振器は、基板部と前記基板部の一方の主面に設けられて第１の凹部空間を形成する第一の枠部と、前記基板部の他方の主面に形成された第２の凹部空間を形成する第二の枠部を備える素子搭載部材と、前記第１の凹部空間内に露出した前記基板部の一方の主面に設けられた２個一対の圧電振動素子搭載パッドに搭載され、励振用電極が設けられている圧電振動素子と、前記第２の凹部空間内に露出した前記基板部の他方の主面に設けられた複数の集積回路素子搭載パッドに搭載されている集積回路素子と、前記第２の凹部空間内に露出した前記基板部の他方の主面に設けられた２個一対の圧電振動素子測定用パッドと、前記一方の圧電振動素子搭載パッドと前記基板部の内層に設けられた第１の配線パターンを接続している前記基板部の内部に設けられた第一のビアホール導体と、前記残りの圧電振動素子搭載パッドと前記基板部の内層に設けられた第２の配線パターンを接続している前記基板部の内部に設けられた第二のビアホール導体と、前記基板部の内層に設けられた前記第１の配線パターンと前記基板部の他方の主面に設けられた一方の圧電振動素子測定用パッドを接続している前記基板部の内部に設けられた第三のビアホール導体と、前記基板部の内層に設けられた第２の配線パターンと前記基板部の他方の主面に設けられた残りの圧電振動素子測定用パッドを接続している前記基板部の内部に設けられた第四のビアホール導体と、前記複数の集積回路素子搭載パッドの一つに接続されている前記第２の凹部空間内に露出した前記基板部の他方の主面に設けられた第１の出力端子と、前記複数の他の集積回路素子搭載パッドの一つに接続されている前記第２の凹部空間内に露出した前記基板部の他方の主面に設けられた第２の出力端子と、前記第１の凹部空間を気密封止する蓋体とを備え、前記基板部の内層に設けられた前記第１の配線パターンが前記第２の凹部空間内に露出した前記基板部の他方の主面に設けられた前記第２の出力端子と対向するように重ならず形成されており、前記基板部の内層に設けられた前記第２の配線パターンが前記第２の凹部空間内に露出した前記基板部の他方の主面に設けられた前記第１の出力端子と対向するように重ならず形成されていることを特徴とするものである。
【発明の効果】
【００１０】
このように、本発明の圧電発振器は、第１の配線パターンが第２の出力端子と対向するように重ならずに形成されているので、第１の配線パターンと第２の出力端子間に生じる配線間容量を小さくすることができる。
また、本発明の圧電発振器は、第２の配線パターンが第１の出力端子と対向するように重ならずに形成されているので、第２の配線パターンと第１の出力端子間に生じる配線間容量を小さくすることができる。
よって、本発明の圧電発振器は、第１の配線パターンと第２の出力端子間に生じる配線間容量と第２の配線パターンと第１の出力端子間に生じる配線間容量を小さくできるので、第１の出力端子から出力される圧電発振器の発振周波数と第２の出力端子から出力される圧電発振器の発振周波数の相互の配線間容量による周波数変化量を小さくすることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る圧電発振器の一例を示した断面図である。
【図２】本発明の圧電発振器を構成する素子搭載部材の基板部の一方の主面と基板部の内層を示す透視平面図である。
【図３】本発明の圧電発振器を構成する素子搭載部材の基板部の他方の主面と基板部の内層を示す透視平面図である。
【図４】本発明の圧電発振器の素子搭載部材の他方の主面側を示す平面図である。
【図５】本発明と従来の第１の配線パターンと第２の出力端子間の配線間容量と周波数変化量の関係を示したグラフである。
【図６】本発明と従来の第２の配線パターンと第１の出力端子間の配線間容量と周波数変化量の関係を示したグラフである。
【図７】従来の圧電発振器の一例を示した断面図である。
【図８】従来の圧電発振器を構成する素子搭載部材の基板部の一方の主面と基板部の内層を示す透視平面図である。
【図９】従来の圧電発振器を構成する素子搭載部材の基板部の他方の主面と基板部の内層を示す透視平面図である。
【図１０】従来の圧電発振器の素子搭載部材の他方の主面側を示す平面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態に係る圧電発振器を、添付図面に基づいて詳細に説明する。なお、図１に示すように、圧電発振器１００は、素子搭載部材１１０、圧電振動素子１２２、集積回路素子１３２、蓋体１５０とで主に構成されている。
【００１３】
素子搭載部材１１０は、基板部１１１、第一の枠部１１２、第二の枠部１１３とから主に構成される。
素子搭載部材１１０を構成する基板部１１１と、第一の枠部１１２と、第二の枠部１１３とは、例えば、ガラス−セラミックス、アルミナセラミックス等のセラミック材料からなる。
【００１４】
基板部１１１の一方の主面には、図２に示すように、圧電振動素子１２２を搭載するための２個一対の圧電振動素子搭載パッド１１７が設けられている。
また、基板部１１１の他方の主面には、図３に示すように、集積回路素子１３２を搭載するための複数の集積回路素子搭載パッド１１８と一対の圧電振動素子用測定パッド１２０が設けられている。
【００１５】
また、基板部１１１の内層には、図２、図３に示すように、第１の配線パターン１６８、第２の配線パターン１７０、グランドパターン１６５が形成されている。また、基板部１１１の内部には、第一のビアホール導体１６１、第二のビアホール導体１６２、第三のビアホール導体１６３、第四のビアホール導体１６４が形成されている。基板部１１１の内層に設けられた第１の配線パターン１６８は、一方が第一のビアホール導体１６１を介して２個一対の圧電振動素子搭載パッド１１７の一つと接続され、他方が第三のビアホール導体１６３を介して一方の圧電振動素子測定用パッド１２０と接続されている。
また、基板部１１１の内層に設けられた第２の配線パターン１７０は、一方が第二のビアホール導体１６２を介して残りの圧電振動素子搭載パッド１１７と接続され、他方が第四のビアホール導体１６４を介して残りの圧電振動素子測定用パッド１２０と接続されている。
【００１６】
また、基板部１１１の他方の主面の複数の集積回路素子搭載パッド１１８は、例えば２行４列に８個設けられている。
図１に示すように、基板部１１１の他方の主面に設けられた複数の集積回路素子搭載パッド１１８は、集積回路素子１３２の電極パッド（図示せず）が金バンプ１３０と半田１３１を介して接合されている。
【００１７】
また、複数の集積回路素子搭載パッド１１８の一部は、第二の枠部１１３の内部に設けられたビアホール導体（図示せず）を介して第二の枠部１１３の四隅に形成された外部電極端子１１６と接続されている。また、第二の枠部１１３の四隅に形成された外部電極端子１１６（１１６ａ、１１６ｂ、１１６ｃ、１１６ｄ、１１６ｅ、１１６ｆ）は、図４に示すように、例えば、電源端子１１６ａ、第１の外部出力端子１１６ｂ、ＧＮＤ端子１１６ｃ、第２の制御端子１１６ｄが設けられている。また、第二の枠部１１３の長辺側には、ＧＮＤ端子１１６ｃと第２の制御端子１１６ｄの間に第２の外部出力端子１１６ｅが設けられ、電源端子１１６ａと第１の外部出力端子１１６ｂの間に第１の制御端子１１６ｆが設けられている。ここで、第１の制御端子１１６ｆと第２の制御端子１１６ｄは、それぞれ、第１の外部出力端子１１６ｂと第２の外部出力端子１１６ｅの出力を制御する機能を有する。
また、ＧＮＤ端子１１６ｃは、第二の枠部１１３と基板部１１１の内部に設けられたビアホール導体（図示せず）を介して基板部１１１の内層に設けられたグランドパターン１６５に接続されている。
【００１８】
また、基板部１１１の一方の主面には、第一の枠部１１２が形成され、基板部１１１と第一の枠部１１２とで第一の凹部Ｋ１が形成される。また、第一の凹部Ｋ１には、圧電振動素子１２２が収容される。圧電振動素子１２２が収容される第一の凹部Ｋ１は、第一の枠部１１２と蓋体１５０とで気密封止されている。
【００１９】
また、基板部１１１の他方の主面には、第二の枠部１１３が形成され、基板部１１１と第二の枠部１１３とで第二の凹部Ｋ２が形成される。また、第二の凹部Ｋ２には、集積回路素子１３２が収容される。
【００２０】
蓋体１５０は、基板部１１１と第一の枠部１１２で形成された第一の凹部Ｋ１を気密封止している。また、蓋体１５０の材質は、４２アロイやコバール、リン青銅等からなる。
【００２１】
圧電振動素子１２２は、圧電素板の両主面に励振用電極（図示せず）と接続用電極（図示せず）を備える構造となっている。また、圧電振動素子１２２の接続用電極（図示せず）は、導電性接着剤１２１を介して基板部１１１の一方の主面に設けられた２個一対の圧電振動素子搭載パッド１１７に接続されている。また、圧電振動素子１２２は、所定の結晶軸でカットした圧電素板に外部からの変動電圧が一対の接続用電極と励振用電極を介して圧電素板に印加されると、所定の周波数で厚みすべり振動を起こすようになっている。また、圧電素板としては、例えば水晶が用いられる。
【００２２】
集積回路素子１３２は、少なくとも発振回路を備える構成となっている。
また、図１に示すように集積回路素子１３２と基板部１１１の他方の主面に設けられた複数の集積回路素子搭載パッド１１８の間には、樹脂１４０が充填されている。
【００２３】
ここで本発明の圧電発振器１００は、基板部１１１の一方の主面に設けられた２個一対の圧電振動素子搭載パッド１１７の一つが、第一のビアホール導体１６１と第１の配線パターン１６８と第三のビアホール導体１６３を介して、基板部１１１の他方の主面に設けられた２個一対の圧電振動素子測定用パッド１２０の一つに接続されている。
また、本発明の圧電発振器１００は、基板部１１１の一方の主面に設けられた残りの圧電振動素子搭載パッド１１７が第二のビアホール導体１６２と第２の配線パターン１７０と第四のビアホール導体１６４を介して基板部１１１の他方の主面に設けられた圧電振動素子測定用パッド１２０の残りに接続されている。
【００２４】
本発明の圧電発振器１００は、図２、図３に示すように、基板部１１１の内層に形成された第１の配線パターン１６８と基板部１１１の他方の主面に形成された第２の出力端子１１５とが対向するように重ならずに形成されている。
また、同様に本発明の圧電発振器１００は、図２、図３に示すように、基板部１１１の内層に形成された第２の配線パターン１７０と基板部１１１の他方の主面に形成された第１の出力端子１１４とが対向するように重ならずに形成されている。
これにより、本発明の圧電発振器１００は、第１の配線パターン１６８と第２の出力端子１１５間に生じる配線間容量と、第２の配線パターン１７０と第１の出力端子１１４間に生じる配線間容量を小さくすることができる。
【００２５】
次に、図２、図３に示す本発明の圧電発振器１００と図８、図９に示す従来の圧電発振器２００の配線間容量をシミュレーションにより確認した。このシミュレーションで用いた本発明と従来の圧電発振器の概略構造は、外形サイズが縦１．６ｍｍ、横２．０ｍｍ、高さが１．０ｍｍ、２層構造の基板部１１１（２１１）の１層当りの厚みが０．１ｍｍである。また、本発明と従来の圧電発振器は、発振周波数が２６ＭＨｚの２出力が可能な圧電発振器である。
【００２６】
図５、図６に示す配線間容量のシミュレーション結果によれば、図８、図９に示す従来の配線パターンと出力端子の配置においては、第１の配線パターン２６８と第２の出力端子２１５間の配線間容量が４０．６ｆＦ（図５の●印）、第２の配線パターン２７０と第１の出力端子２１４間の配線間容量が９１．５ｆＦ（図６の●印）であった。
これに対し、本発明の図２、図３に示す配線パターンと出力端子の配置においては、第１の配線パターン１６８と第２の出力端子１１５間の配線間容量が３．６ｆＦ（図５の○印）、第２の配線パターン１７０と第１の出力端子１１４間の配線間容量が５３．７ｆＦ（図６の○印）であった。
以上より、本発明の圧電発振器１００は、第１の配線パターン１６８と第２の出力端子１１５間の配線間容量を従来に対し９０％以上小さくすることができる。また、同様に、本発明の圧電発振器１００は、第２の配線パターン１７０と第１の出力端子１１４間の配線間容量を従来に対し４０％程度小さくすることができる。
【００２７】
また、上述の配線間容量に対する圧電発振器１００の周波数変化量は、図５、図６に示す関係にある。図５、図６のグラフは、縦軸が周波数変化量（ｐｐｍ）、横軸が配線間容量（ｆＦ）である。
尚、配線間容量による周波数変化量は、第１の出力端子１１４と第２の出力端子１１５の両方から発振周波数が出力される場合を基準周波数とし、第１の出力端子１１４と第２の出力端子１１５のどちらか一方から出力したときの基準周波数からの周波数変化量を測定している。つまり、第１の出力端子１１４と第２の出力端子１１５の両方から発振周波数が出力されている場合は、相互の配線間容量の影響を受けることがないが、どちらか一方から出力される場合に、出力されない出力端子と出力されている配線パターン間に配線間容量が生じ、この配線間容量により出力されている方の発振周波数が変化することになる。
【００２８】
この関係から、従来例においては、図５に●印で示すように、第１の配線パターン２６８と第２の出力端子２１５間の配線間容量による周波数変化量が−０．１９ｐｐｍである。これに対し本発明では、図５に○印で示すように、第１の配線パターン１６８と第２の出力端子１１５間の配線間容量による周波数変化量が−０．０１６ｐｐｍまで改善することができる。
【００２９】
同様に従来例においては、図６に●印で示すように、第２の配線パターン２７０と第１の出力端子２１４間の配線間容量による周波数変化量が−０．２３ｐｐｍである。
これに対し本発明では、図６に○印で示すように、第２の配線パターン１７０と第１の出力端子１１４間の配線間容量による周波数変化量を−０．１３ｐｐｍまで改善することができる。
【００３０】
以上の結果から、本発明の圧電発振器１００は、第１の配線パターン１６８と第２の出力端子１１５間に生じる配線間容量と、第２の配線パターン１７０と第１の出力端子１１４間に生じる配線間容量を小さくできる。
これにより、本発明の圧電発振器１００は、第１の出力端子１１４と第２の出力端子１１５のどちらか一方から出力される場合に、相互の配線間容量による発振周波数の変動を小さくすることができる。
【００３１】
また、前記した実施形態以外にも、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、前記実施形態に示した圧電発振器１００の第一の凹部Ｋ１に搭載される素子として、圧電振動素子１２２を示したが、これに限定することなく、例えば、音叉振動素子や弾性表面波素子を用いても構わない。
【符号の説明】
【００３２】
１００・・・圧電発振器
１１０・・・素子搭載部材
１１１・・・基板部
１１２・・・第一の枠部
１１３・・・第二の枠部
１１４・・・第１の出力端子
１１５・・・第２の出力端子
１１６・・・外部電極端子
１１６ａ・・・電源端子
１１６ｂ・・・第１の外部出力端子
１１６ｃ・・・ＧＮＤ端子
１１６ｄ・・・第２の制御端子
１１６ｅ・・・第２の外部出力端子
１１６ｆ・・・第１の制御端子
１１７・・・圧電振動素子搭載パッド
１１８・・・集積回路素子搭載パッド
１２０・・・圧電振動素子測定用パッド
１２１・・・導電性接着剤
１２２・・・圧電振動素子
１３０・・・金バンプ
１３１・・・半田
１３２・・・集積回路素子
１４０・・・樹脂
１５０・・・蓋体
１６１・・・第一のビアホール導体
１６２・・・第二のビアホール導体
１６３・・・第三のビアホール導体
１６４・・・第四のビアホール導体
１６５・・・グランドパターン
１６８・・・第１の配線パターン
１７０・・・第２の配線パターン
Ｋ１・・・第一の凹部
Ｋ２・・・第二の凹部
【図１】
2012142700.tif 000003
【図２】
2012142700.tif 000004
【図３】
2012142700.tif 000005
【図４】
2012142700.tif 000006
【図５】
2012142700.tif 000007
【図６】
2012142700.tif 000008
【図７】
2012142700.tif 000009
【図８】
2012142700.tif 000010
【図９】
2012142700.tif 000011
【図１０】
2012142700.tif 000012