(57)【要約】【課題】固体撮像素子と金属配線との間のバンプ接合を確実に行い、歩留まりを向上することが可能な撮像装置を提供する。【解決手段】入射光を受光する受光面８を有するセンサチップ５と、受光面８側に配置されるガラス基板６とを備え、ガラス基板６は、ガラス基板本体３９上に形成された樹脂層４０と、この樹脂層４０の表面に形成された導体パターン４１とを備え、導体パターン４１には、センサチップ５がバンプ接合されることを特徴とする。【選択図】図４
2012104661.tif 000002
【特許請求の範囲】
【請求項１】
入射光を受光する受光面を有する固体撮像素子と、
該固体撮像素子の前記受光面側に配置される基板とを備え、
前記基板は、
基板本体上に形成された樹脂製の膜と、該膜の表面に形成された導体パターンとを備え、
該導体パターンには、前記固体撮像素子がバンプ接合されることを特徴とする撮像装置。
【請求項２】
請求項１に記載の撮像装置の製造方法であって、
前記ガラス基板上に前記膜を形成する工程と、
前記膜の表面に導体パターンを形成する工程と、
前記導体パターンに固体撮像素子をバンプ接合する工程とを有することを特徴とする撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、被写体像を撮像する撮像装置及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、デジタルスチルカメラ等の撮像装置に用いる固体撮像素子にあっては、固体撮像素子と金属配線を有したガラス基板との間の電気的接続を、ワイヤではなくバンプにより行うものが知られている。（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１１８２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の撮像装置では、バンプにＡｕのみを使用していたが、低コスト化の要望により近年、バンプの基材をＮｉ又はＣｕとし、Ａｕの使用比率を抑制するものが採用されている。
この主のバンプは、Ａｕ単体でバンプを構成した場合と比較して圧縮変形し難いという特徴があるため、とりわけ近年の固体撮像素子の狭ピッチ化の要求に応じた場合、バンプの高さバラツキを圧縮変形で吸収することができないため、図１０に示すように、高さの足りないバンプ１０９がガラス基板１０６上の導体パターン１４１に接触しなくなり、固体撮像素子であるセンサチップ１０５とガラス基板１０６との間に接続不良が生じて、ガラス基板１０６にセンサチップ１０５をフリップチップ実装したチップモジュール１０７の歩留まりが低下してしまうという課題がある。
【０００５】
この発明は、上記事情に鑑みてなされたものであり、固体撮像素子と金属配線との間のバンプ接合を確実に行い、歩留まりを向上することが可能な撮像装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために、本発明の撮像装置は、入射光を受光する受光面を有する固体撮像素子と、該固体撮像素子の前記受光面側に配置される基板とを備え、前記基板は、基板本体上に形成された樹脂製の膜と、該膜の表面に形成された導体パターンとを備え、該導体パターンには、前記固体撮像素子がバンプ接合されることを特徴としている。
また本発明の撮像装置の製造方法は、前記ガラス基板上に前記膜を形成する工程と、前記膜の表面に導体パターンを形成する工程と、前記導体パターンに固体撮像素子をバンプ接合する工程とを有している。
【発明の効果】
【０００７】
本発明によれば、基板本体と導体パターンとの間に樹脂製の膜が形成されることで、固体撮像素子を導体パターンにバンプ接合する際に、バンプの高さバラつきが樹脂製の膜により吸収されるため、導体パターンとバンプとを確実に接続することができ、したがって、歩留まりの向上を図ることができる効果がある。
また、上記撮像装置を製造する際に、基板本体上に膜を形成することで、例えば、フィルム状の膜に導体パターンを形成して、この導体パターンを固体撮像素子にバンプ接合してから、この膜と導体パターンと固体撮像素子とが一体的に接続されたものを基板本体に固定する場合と比較して、膜の片側全面を安定的にガラス基板上に固定することができるため、膜と基板本体との間に空隙が生じて膜が波打つようなことが無く、膜によりバンプの高さバラつきを効率よく吸収させることができる効果がある。また、固体撮像素子を膜に固定するよりも先に基板本体上に膜を固定することで、例えば、フリップチップ実装の際に受光面を上方に向ける必要がないため、固体撮像素子を基板本体へ実装する際の受光面側へのゴミの付着を低減することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態における撮像装置の斜視図である。
【図２】本発明の実施形態における撮像装置の概略構成を示すブロック図である。
【図３】本発明の実施形態におけるマルチチップモジュールの正面図である。
【図４】図３のＡ−Ａ線に沿う断面図である。
【図５】図４のＢ−Ｂ線に沿う断面図である。
【図６】本発明の実施形態におけるバンプの変形例を示す断面図である。
【図７】比較例における撮像装置の製造方法の説明図である。
【図８】本発明の実施形態における撮像装置の製造方法の説明図である。
【図９】本発明の実施形態の変形例における図４に相当する断面図である。
【図１０】従来の撮像装置における図５に相当する断面図である。
【発明を実施するための形態】
【０００９】
次に、この発明の実施形態の撮像装置について図面を参照しながら説明する。
図１は、この実施形態の撮像装置１を示している。この撮像装置１は、いわゆるデジタル一眼レフカメラであり、この撮像装置１は、カメラボディ２のレンズマウント（不図示）にレンズ鏡筒３が着脱自在に取り付けられ、このレンズ鏡筒３のレンズ４を通した光がカメラボディ２の背面側に配置されたマルチチップモジュール７のセンサチップ（固体撮像素子）５上に結像される。このセンサチップ５は、いわゆるＣＭＯＳイメージセンサ等のベアチップである。
【００１０】
図２に示すように、マルチチップモジュール７は、センサチップ５、上側信号処理チップ５０ａ、および、下側信号処理チップ５０ｂを備えて構成される。
センサチップ５は、入射光に応じた信号（以下、単に画素信号と称す）を出力する複数の画素が２次元的に列方向および行方向に沿って格子状に配列されてなる画素アレイ２０と、この画素アレイ２０を駆動する画素駆動ドライバ２１と、画素アレイ２０の出力を増幅する２つのカラムプリアンプ２２ａ，２２ｂと、外部からの制御信号（Vref-pix）に基づきセンサチップ５の主にカラムプリアンプ２２ａ，２２ｂへバイアス用の基準電圧および電流を供給するセンサ用バイアス回路２３とを備えて構成される。センサチップ５は、さらに画素駆動ドライバ２１用の駆動制御バス２４を備え、この駆動制御バス２４が上側信号処理チップ５０ａおよび下側信号処理チップ５０ｂにも接続される。
【００１１】
上述したカラムプリアンプ２２ａ，２２ｂのうち、一方のカラムプリアンプ２２ａは、画素アレイ２０の奇数列の画素信号を列毎に並列に増幅して、この増幅した画素信号を上側信号処理チップ５０ａに向けて出力し、他方のカラムプリアンプ２２ｂは、画素アレイ２０の偶数列の画素信号を列毎に並列に増幅して、この増幅した画素信号を下側信号処理チップ５０ｂに向けて出力する。
【００１２】
上側信号処理チップ５０ａは、入力された信号を信号処理する信号処理回路として、センサチップ５のカラムプリアンプ２２ａから出力されるカラム毎のアナログ電気信号を並列にデジタル変換する複数のアナログデジタル変換器（以下、単にカラムＡＤＣと称す）２５ａと、カラムＡＤＣ２５ａから出力されるデジタル信号用のデジタル出力バス２６ａと、このデジタル出力バス２６ａの信号を小振幅化してチップ外部に差動伝送（data-out-A）するデジタル小振幅差動出力回路２７ａと、カラムＡＤＣ２５ａのバイアス回路２８ａと、これらカラムＡＤＣ２５ａ、デジタル出力バス２６ａ、デジタル小振幅差動出力回路２７ａおよびバイアス回路２８ａを制御する制御回路（CONT.-N）２９ａを備えて構成される。
【００１３】
同様に下側信号処理チップ５０ｂは、入力された信号を信号処理する信号処理回路として、センサチップ５のカラムプリアンプ２２ｂから出力されるカラム毎のアナログ電気信号を並列にデジタル変換する複数のカラムＡＤＣ２５ｂと、カラムＡＤＣ２５ｂから出力されるデジタル信号用のデジタル出力バス２６ｂと、このデジタル出力バス２６ｂの信号を小振幅化してチップ外部に差動伝送（data-out-B）するデジタル小振幅差動出力回路２７ｂと、カラムＡＤＣ２５ｂのバイアス回路２８ｂと、これらカラムＡＤＣ２５ｂ、デジタル出力バス２６ｂ、デジタル小振幅差動出力回路２７ｂおよびバイアス回路２８ｂを制御する制御回路（CONT.-S）２９ｂを備えて構成される。
【００１４】
なお、上述した制御回路２９ａ，２９ｂ、画素駆動ドライバ２１、カラムプリアンプ２２ａ，２２ｂには、外部からマルチチップモジュール７の動作テスト用の制御信号（Pix-test i/o）が入力可能となっている。
【００１５】
次に、上述したチップ構成を備えるマルチチップモジュール７の動作について説明する。なお、上記動作テストの動作の説明は省略する。
まず、マルチチップモジュール７の外部から２つの制御線（図２中、「cont.-A-i/o」,「cont.-B-i/o」で示す）を介して制御信号が入力されると、上側信号処理チップ５０ａの制御回路２９ａと、下側信号処理チップ５０ｂの制御回路２９ｂとの少なくとも何れか一方により制御信号が駆動制御バス２４を介して画素駆動ドライバ２１に入力される。すると、画素駆動ドライバ２１により画素アレイ２０が駆動されて、１行ずつ選択された画素信号が、カラム毎のカラムプリアンプ２２ａ，２２ｂに並列に入力される。カラムプリアンプ２２ａ，２２ｂに入力された画素信号は、必要なゲインを施された後にセンサチップ５から出力される。このセンサチップ５から出力された画素信号は、カラム毎に並列に形成された信号線３２（図２中に１点鎖線で囲む線）を介して上側信号処理チップ５０ａおよび下側信号処理チップ５０ｂへそれぞれ入力される。なお、上側信号処理チップ５０ａと下側信号処理チップ５０ｂとは入力される画素アレイ２０の出力信号が偶数列か奇数列かの違いだけ同様な構成であり同様な動作を行うため、以下、上側信号処理チップ５０ａについてのみ説明し、下側信号処理チップ５０ｂについての説明を省略する。
【００１６】
上側信号処理チップ５０ａに入力された画素信号は、カラム毎のカラムＡＤＣ２５ａに並列に入力されて、制御回路２９ａの制御信号に基づいて、アナログデジタル変換される。このアナログデジタル変換されたデジタル画素信号は、制御回路２９ａの制御信号に基づき、デジタル出力バス２６ａを通じてデジタル小振幅差動出力回路２７ａへ入力され、小振幅化されて差動出力（図２中、「data-out-A」で示す）される。ここで、上側信号処理チップ５０ａおよび下側信号処理チップ５０ｂからの出力（「data-out-A」および「data-out-B」）は、予め設定された所定の順番で出力され、これら上側信号処理チップ５０ａおよび下側信号処理チップ５０ｂより出力されたデジタル画素信号は、フレキシブルプリント基板Ｆ（図３参照）を介してマルチチップモジュール７の外部へと伝送される。
【００１７】
なお、上述した説明ではデジタル小振幅差動出力回路２７ａ，２７ｂが上側信号処理チップ５０ａと下側信号処理チップ５０ｂとに各々設けられる場合について説明したが、必要な画素出力速度に応じて複数個（複数レーン）のデジタル小振幅差動出力回路２７ａ〜２７ｎを設けて、制御回路２９ａ又は制御回路２９ｂにより出力順を切換えてデジタル画素信号を伝送するようにしてもよい。また、上述したカラムＡＤＣ２５ａ，２５ｂでは、アナログデジタル変換のみを行う場合について説明したが、必要に応じてより高度なデジタル演算を行う信号処理回路を内蔵させて、データのオフセット値の付加、フィキストパターンノイズ（ＦＰＮ）の減算補正、カラムＡＤＣ２５ａ，２５ｂ毎の誤差ばらつきを補正する演算を行わせるようにしてもよい。
【００１８】
図３、図４に示すように、上述したマルチチップモジュール７は、センサチップ５、上側信号処理チップ５０ａ、および、下側信号処理チップ５０ｂが、直接的にガラス基板６上にベアチップ実装されたＣＯＧ（Chip On Glass）タイプのモジュールである。センサチップ５は、いわゆる３５ｍｍフルサイズ等の比較的大型なセンサチップであって、その受光面８がガラス基板６側を向いた状態で取り付けられる。
【００１９】
ガラス基板６は、例えば、上述した画素アレイ２０（図２参照）のカラムに沿う方向が長手方向となる略長方形の透明板状に形成され、このガラス基板６の長手方向の略中央にセンサチップ５が実装される。また、上側信号処理チップ５０ａと下側信号処理チップ５０ｂとは、それぞれガラス基板６の幅方向に沿う上面視略長方形に形成され、センサチップ５を中心として、ガラス基板６の長手方向上側に上側信号処理チップ５０ａが実装され、ガラス基板６の長手方向下側に下側信号処理チップ５０ｂが実装される。
【００２０】
図４に示すように、ガラス基板６は、ガラス基板本体３９と、このガラス基板本体３９上に形成された樹脂層４０と、この樹脂層４０上に形成された導体パターン４１とを備えて構成される。
樹脂層４０は、ガラス基板本体３９と比較して軟らかいポリイミドやエポキシ等で形成され、均一の厚さ（例えば、５〜１５μｍ程度）で形成される。樹脂層４０が厚過ぎる場合、温度変化により反りが生じてしまう場合がある一方、薄過ぎる場合、後述するバンプ９の高さバラツキを吸収できなくなる虞がある。樹脂層４０は、例えば、液体樹脂を塗布して硬化させたり、フィルム状の樹脂膜を接着したりすることによってガラス基板本体３９上に固定される。
【００２１】
導体パターン４１は、センサチップ５と上側信号処理チップ５０ａとの間、および、センサチップ５と下側信号処理チップ５０ｂとの間を、それぞれ電気的に接続する上記信号線３２（図２参照）を形成する。また導体パターン４１は、上側信号処理チップ５０ａとフレキシブルプリント基板Ｆ（図２参照）との間、及び、下側信号処理チップ５０ｂとフレキシブルプリント基板Ｆとの間を電気的に接続する。導体パターン４１は、樹脂基板などの表面に形成される一般的なプリント配線と同様の構成であり、例えば、樹脂層４０の表面に形成した銅などの金属箔に対するエッチング処理等により形成される。
【００２２】
センサチップ５、上側信号処理チップ５０ａおよび下側信号処理チップ５０ｂは、それぞれ導体パターン４１にバンプ接合される。例えば、センサチップ５、上側信号処理チップ５０ａおよび下側信号処理チップ５０ｂのガラス基板６側の面に形成された複数のパッド（不図示）にメッキバンプ等によるバンプ９を取り付け、その後、ＮＣＰ（Non Conductive Paste）１０を用いて、バンプ９を導体パターン４１に当接させた状態で加熱圧着する。
【００２３】
これにより、センサチップ５と導体パターン４１、上側信号処理チップ５０ａと導体パターン４１、及び、下側信号処理チップ５０ｂと導体パターン４１がそれぞれバンプ９を介して接続固定されて、センサチップ５、上側信号処理チップ５０ａ、および、下側信号処理チップ５０ｂが、ガラス基板６上に実装されることとなる。そして、センサチップ５の受光面８は、上述したバンプ９の高さ分だけガラス基板６からやや離間して配置され、バンプ９の周囲にＮＣＰ１０が充填された状態となり受光面８の気密性が確保される。なお、ＮＣＰ１０を用いてバンプ接合する場合について説明したが、ＮＣＰ１０を用いずにバンプ接合するようにしてもよく、この場合、受光面８の気密性を確保するべく、バンプ接合後にバンプ９の周囲にエポキシ樹脂等のアンダーフィルを充填するようにしてもよい。
【００２４】
図５、図６に示すように、上述したバンプ９は、基部９ａがＮｉ又はＣｕで形成され、基部９ａの周縁に形成される周縁部９ｂ（図５参照）又は基部９ａの先端側に形成される先端部９ｃ（図６参照）がＡｕで形成される。これにより、Ａｕのみでバンプ９を形成する場合よりもＡｕの使用量を抑制している。なお、図示都合上、図５、図６では後述するＮＣＰ１０や、樹脂層４０及び導体パターン４１を省略している。
【００２５】
ところで、センサチップ５、上側信号処理チップ５０ａ、及び、下側信号処理チップ５０ｂをガラス基板６に実装するときに、導体パターン４１がバンプ９によって押圧されるが、この際、センサチップ５から突出する高さが相対的に高いバンプ９Ｈが導体パターン４１を押圧して、高さが相対的に低いバンプ９Ｌが導体パターン４１を押圧しない状態となる。バンプ９Ｈにより導体パターン４１が押圧されると、図５に示すように、導体パターン４１のガラス基板本体３９側の樹脂層４０が圧縮変形して凹み、これにより、相対的に高さの低いバンプ９Ｌの先端部分が導体パターン４１に接触するようになる。つまり、バンプ９の高さばらつきが樹脂層４０により吸収されることとなる。なお、図５ではセンサチップ５とガラス基板６との接続部分を示したが、上側信号処理チップ５０ａとガラス基板６との接続部分、および、下側信号処理チップ５０ｂとガラス基板６との接続部分も同様に、樹脂層４０の圧縮変形によりバンプ９の高さばらつきが吸収される。
【００２６】
次に、上述した撮像装置１の製造方法、とりわけマルチチップモジュール７の製造方法について図面を参照しながら説明する。なお、これから説明する製造方法のうち比較例については、フィルム状の樹脂層をガラス基板本体３９に接着することで樹脂層４０を形成しているが、本実施形態の製造方法の場合には、樹脂層４０はフィルム状および液状のどちらを用いても良い。
【００２７】
まず、比較例として、一般的なフリップチップ実装について説明する。
図７（ａ）に示すように、樹脂フィルム４０ａ上に導体パターン（不図示）を形成し、この樹脂フィルム４０ａに対してセンサチップ５をフェイスダウンした状態でフリップチップ実装する。
次いで、図７（ｂ）に示すように、ガラス基板本体３９をフリップチップ実装するべく、樹脂フィルム４０ａに実装されたセンサチップ５を上下反転させる。
その後、図７（ｃ）に示すように、接着剤４２を縁部に塗布したガラス基板本体３９を樹脂フィルム４０ａ上に載置し、この状態でガラス基板本体３９を上方から押圧して、この状態で接着剤４２を硬化させる。
【００２８】
上述した比較例のマルチチップモジュール７の製造方法によれば、センサチップ５を樹脂フィルム４０ａに実装した後に上下反転させるため、受光面８が上を向きゴミＧが付着する可能性が高くなる。また、センサチップ５の受光面８を暴露状態にしてから気密状態になるまで工数がかかるため、ゴミ付着の機会が増加することとなる。
【００２９】
これに対して、本実施形態のマルチチップモジュール７の製造方法は、まず、図８（ａ）に示すように、ガラス基板本体３９の上面に樹脂層４０を形成し、樹脂層４０の表面に導体パターン４１（図５参照）を形成する。
次いで、図８（ｂ）に示すように、フリップチップボンダ（不図示）等を用いて、導体パターン４１（図５参照）が形成されたガラス基板６上に、フェイスダウン状態のセンサチップ５を加熱圧着処理してバンプ接合する。
つまり、本実施形態の製造方法では、センサチップ５の受光面８が上方を向くことがない。
【００３０】
したがって、上述した実施形態の撮像装置１によれば、ガラス基板本体３９と導体パターン４１との間に樹脂層４０が形成されることで、センサチップ５を導体パターン４１にバンプ接合する際に、バンプ９の高さバラつきが樹脂層４０により吸収されるため、導体パターン４１とバンプ９とを確実に接続することができ、この結果、歩留まりの向上を図ることができる。
【００３１】
また、上記マルチチップモジュール７を製造する際に、ガラス基板本体３９上に樹脂層４０を形成することで、例えば、フィルム状の樹脂層４０ａに導体パターンを形成して、この導体パターンをセンサチップ５にバンプ接合してから、この樹脂層４０ａと導体パターンとセンサチップ５とが一体的に接続されたものを縁部に塗布された接着剤４２を介してガラス基板本体３９上に固定する場合と比較して、樹脂層４０の片側全面を安定的にガラス基板本体３９上に固定することができるため、樹脂層４０とガラス基板本体３９との間に空隙が生じて膜が波打つようなことが無く、安定的にガラス基板本体３９上に樹脂層４０を固定することができるため、樹脂層４０によりバンプ９の高さバラつきを効率よく吸収させることができる。
【００３２】
また、上記マルチチップモジュール７を製造する際に、センサチップ５を樹脂層４０に固定するよりも先にガラス基板本体３９上に樹脂層４０を固定することで、例えば、フリップチップ実装の際にセンサチップ５をフェイスダウンの状態でバンプ接合することができるため、受光面８が上方を向いた状態でバンプ接合する場合と比較して、受光面８へのゴミＧの付着を低減することができる。
さらに、マルチチップモジュール７を製造する最終工程でセンサチップ５がガラス基板６に実装されるため、センサチップ５の暴露時間が少なくなり、更なるゴミＧの付着を低減することができる。
【００３３】
なお、この発明は上述した実施形態の構成に限られるものではなく、その要旨を逸脱しない範囲で設計変更可能である。
例えば、上述した実施形態では、センサチップ５と上側信号処理チップ５０ａ及び下側信号処理チップ５０ｂとが個別に形成されるマルチチップ実装を一例に説明したが、これらセンサチップ５と上側信号処理チップ５０ａと下側信号処理チップ５０ｂとが一体的に形成されたセンサチップ５をガラス基板６にフリップチップ実装する場合にも本発明は適用可能である。
【００３４】
また、上述した実施形態では撮像装置１がデジタル一眼レフカメラの場合について説明したが、撮像装置は、デジタル一眼レフカメラに限られず、例えばビデオカメラやデジタルコンパクトカメラ等の撮像装置にも適用可能である。
そして、ガラス基板４１に限られず、ガラス以外の透明な基板を用いても良い。
【００３５】
さらに、上述した実施形態の図４の説明では、導体パターン４１が形成される部分にだけ樹脂層４０を形成し、受光面８と対向するガラス基板本体３９上に樹脂層４０を形成しない場合について説明したが、この構成に限られず、例えば、図９に変形例として示すように、透明の樹脂層４０を用いる場合に限り、ガラス基板本体３９のセンサチップ５側の全面に樹脂層４０を形成するようにしても良い。これにより、部分的に導体パターン４１を形成する場合と比較して、マスク処理等の必要がなくなるため、製造工数の低減を図ることが可能になる。
【符号の説明】
【００３６】
５  センサチップ（固体撮像素子）
６  ガラス基板（基板）
８  受光面
９  バンプ
３９  ガラス基板本体（基板本体）
４０  樹脂層（膜）
４１  導体パターン
【図１】
2012104661.tif 000003
【図２】
2012104661.tif 000004
【図３】
2012104661.tif 000005
【図４】
2012104661.tif 000006
【図５】
2012104661.tif 000007
【図６】
2012104661.tif 000008
【図７】
2012104661.tif 000009
【図８】
2012104661.tif 000010
【図９】
2012104661.tif 000011
【図１０】
2012104661.tif 000012