(57)【要約】【課題】電源ラインに負極側電位が与えられた場合に、回路素子等を保護することを可能とする逆接続保護回路を提供することである。【解決手段】逆接続保護回路は、出力パワートランジスタ４０と出力ボディーダイオード４２と出力ボディーダイオード４４とを有するトランジスタ部と、電源ラインとバックゲート端子とを接続するバックゲート端子用経路を遮断／接続する第２トランジスタ３０と、を備え、第２トランジスタ３０は、電源ラインに正極側電位が与えられているときはバックゲート端子用経路を接続し、電源ラインに負極側電位が与えられているときはバックゲート端子用経路を遮断する。【選択図】図１
2012143024.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタと、前記トランジスタのバックゲート端子と前記トランジスタの一方側端子との間に設けられるボディーダイオードと、前記バックゲート端子と前記トランジスタの他方側端子との間に設けられる別のボディーダイオードと、を有するトランジスタ部と、
電源ラインと前記バックゲート端子とを接続するバックゲート端子用経路を遮断／接続する第１スイッチ回路部と、
を備え、
前記第１スイッチ回路部は、
前記電源ラインに正常接続電位が与えられているときは前記バックゲート端子用経路を接続し、前記電源ラインに逆接続電位が与えられているときは前記バックゲート端子用経路を遮断することを特徴とする逆接続保護回路。
【請求項２】
請求項１に記載の逆接続保護回路において、
前記電源ラインと前記トランジスタの制御端子とを接続する制御端子用経路を遮断／接続する第２スイッチ回路部をさらに備え、
前記第２スイッチ回路部は、
前記電源ラインに前記正常接続電位が与えられているときは前記制御端子用経路を接続し、前記電源ラインに前記逆接続電位が与えられているときは前記制御端子用経路を遮断することを特徴とする逆接続保護回路。
【請求項３】
請求項１または請求項２に記載の逆接続保護回路において、
前記第１スイッチ回路部及び前記第２スイッチ回路部は、それぞれ
前記電源ラインに接続されるスイッチ用一方側端子と、
アースに接続されるスイッチ用制御端子と、
スイッチ用バックゲート端子と、
前記スイッチ用バックゲート端子に接続されるスイッチ用他方側端子と、
を含むスイッチ用トランジスタを有することを特徴とする逆接続保護回路。
【請求項４】
請求項３に記載の逆接続保護回路において、
前記第１スイッチ回路部及び第２スイッチ回路部は、それぞれ
アノード端子が前記スイッチ用一方側端子に接続され、カソード端子が前記スイッチ用バックゲート端子に接続されるスイッチ用ボディーダイオードを有することを特徴とする逆接続保護回路。
【請求項５】
請求項２から請求項４のいずれか１に記載の逆接続保護回路において、
前記第１スイッチ回路部と前記第２スイッチ回路部を１つのスイッチ回路部で共用することを特徴とする逆接続保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、逆接続保護回路に係り、特に、電源ラインに逆接続電位が与えられたときに回路要素を保護する逆接続保護回路に関する。
【背景技術】
【０００２】
入力電圧を制御し安定化した出力電圧を得る回路として、シリーズレギュレータ、スイッチングレギュレータ、チャージポンプ回路等がある。例えば、特許文献１には、低電圧出力レギュレータが開示されている。
【０００３】
シリーズレギュレータ等の回路には、出力電圧が負帰還回路を構成する抵抗素子によって分圧されてフィードバック信号として入力されるＧｍアンプ（電流帰還型アンプ）が用いられる。具体的には、Ｇｍアンプの一方側入力端子は基準電圧が接続され、他方側入力端子はＧｍアンプの出力電圧を分圧する抵抗素子と接続されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１５９２９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そして、当該Ｇｍアンプの出力端子には、駆動出力用のＰチャネルパワートランジスタのゲート端子が接続されている。そして、当該パワートランジスタのソース端子には電源ラインが接続され、当該パワートランジスタのドレイン端子には負荷が接続され、当該パワートランジスタのバックゲート端子には電源ラインが接続されている。
【０００６】
さらに、当該パワートランジスタには、２つのボディーダイオードが設けられている。１つ目のボディーダイオードは、アノード端子がソース端子に接続され、カソード端子がバックゲート端子に接続されている。また、２つ目のボディーダイオードは、アノード端子がドレイン端子に接続され、カソード端子がバックゲート端子に接続されている。
【０００７】
ここで、回路要素の電源となる電池等を正常の方向で接続した場合には、電源ラインには正常接続時の電位である正常接続電位（正極側電位）が与えられる。しかし、電池等を正常の方向と逆方向に接続した場合には、電源ラインには逆接続時の電位である逆接続電位（負極側電位）が与えられる。このため、上記パワートランジスタのバックゲート端子には、負極側電位が与えられ、上記２つ目のボディーダイオードがオン動作して負荷、あるいは、内部回路に負の入力電圧がかかってしまい、回路要素等を壊してしまう可能性がある。
【０００８】
本発明の目的は、電源ラインに逆接続電位が与えられた場合に、回路要素等を保護することを可能とする逆接続保護回路を提供することである。
【課題を解決するための手段】
【０００９】
本発明に係る逆接続保護回路は、トランジスタと、前記トランジスタのバックゲート端子と前記トランジスタの一方側端子との間に設けられるボディーダイオードと、前記バックゲート端子と前記トランジスタの他方側端子との間に設けられる別のボディーダイオードと、を有するトランジスタ部と、電源ラインと前記バックゲート端子とを接続するバックゲート端子用経路を遮断／接続する第１スイッチ回路部と、を備え、前記第１スイッチ回路部は、前記電源ラインに正常接続電位が与えられているときは前記バックゲート端子用経路を接続し、前記電源ラインに逆接続電位が与えられているときは前記バックゲート端子用経路を遮断することを特徴とする。
【発明の効果】
【００１０】
上記構成によれば、電源ラインに逆接続電位が与えられているときに、スイッチ回路部によって、バックゲート端子用経路が遮断される。これにより、トランジスタのバックゲート端子の電位がフローティングとなるため、第１ボディーダイオード及び第２ボディーダイオードはオンしない。したがって、電源ラインに逆接続電位が与えられた場合であっても回路要素、例えば、トランジスタのソース端子に接続される負荷等を保護することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る実施の形態において、電源回路を示す図である。
【図２】本発明に係る実施の形態において、ＶＩＮ端子に電池パックが正常方向に接続された場合の第１トランジスタと第２トランジスタの状態を模式的に示した電源回路を示す図である。
【図３】本発明に係る実施の形態において、ＶＩＮ端子に電池パックが逆方向に接続された場合の第１トランジスタと第２トランジスタの状態を模式的に示した電源回路を示す図である。
【図４】本発明に係る実施の形態において、電源回路を示す図である。
【図５】本発明に係る実施の形態において、ＶＩＮ端子に電池パックが正常方向に接続された場合の第１トランジスタの状態を模式的に示した電源回路を示す図である。
【図６】本発明に係る実施の形態において、ＶＩＮ端子に電池パックが逆方向に接続された場合の第１トランジスタの状態を模式的に示した電源回路を示す図である。
【図７】本発明に係る実施の形態において、電源回路を示す図である。
【図８】本発明に係る実施の形態において、ＶＩＮ端子に電池パックが正常方向に接続された場合の第１トランジスタの状態を模式的に示した電源回路を示す図である。
【図９】本発明に係る実施の形態において、ＶＩＮ端子に電池パックが逆方向に接続された場合の第１トランジスタの状態を模式的に示した電源回路を示す図である。
【発明を実施するための形態】
【００１２】
以下に図面を用いて、本発明に係る実施の形態を詳細に説明する。また、以下では、全ての図面において、同様の要素には同一の符号を付し、重複する説明を省略する。また、本文中の説明においては、必要に応じそれ以前に述べた符号を用いるものとする。
【００１３】
図１は、電源回路１０を示す図である。電源回路１０は、第１トランジスタ２０と、第１ボディーダイオード２２と、第２トランジスタ３０と、第２ボディーダイオード３２と、出力パワートランジスタ４０と、出力ボディーダイオード４２，４４と、抵抗素子５０と、抵抗素子５２と、内部回路５４と、Ｇｍアンプ５６と、抵抗素子５８と、抵抗素子６０とを備える。電源回路１０は、ＶＩＮ端子に入力される＋８０Ｖの入力電圧を電圧変換し、ＶＯＵＴ端子から５Ｖの出力電圧を出力する回路である。なお、ＶＩＮ端子には、８０Ｖの出力電圧を有する電池パック６が接続される。そして、ＶＯＵＴ端子には、５Ｖの電圧で動作する負荷８が接続される。
【００１４】
ここで、電源回路１０のうち、第１トランジスタ２０と、第１ボディーダイオード２２と、第２トランジスタ３０と、第２ボディーダイオード３２と、出力パワートランジスタ４０と、出力ボディーダイオード４２，４４とを併せたものを逆接続保護回路と呼ぶ。そして、第１トランジスタ２０と第１ボディーダイオード２２とを併せて第１スイッチ回路部と呼び、第２トランジスタ３０と第２ボディーダイオード３２とを併せて第２スイッチ回路部と呼び、出力パワートランジスタ４０と出力ボディーダイオード４２，４４と併せて出力トランジスタ部と呼ぶ。
【００１５】
第１トランジスタ２０は、ドレイン端子と、ソース端子と、ゲート端子と、バックゲート端子とを備えるＰチャネルＭＯＳトランジスタである。そして、第１トランジスタ２０は、ドレイン端子がＶＩＮ端子に接続される電源ラインに接続され、ソース端子が抵抗素子５０の一方側端子に接続される。また、第１トランジスタ２０は、ゲート端子がアース（０Ｖ電位）に接続され、バックゲート端子が第１ボディーダイオード２２のカソード端子及び第１トランジスタ２０のソース端子に接続されている。
【００１６】
第１ボディーダイオード２２は、アノード端子とカソード端子とを備える寄生ダイオードである。そして、第１ボディーダイオード２２は、アノード端子が電源ラインに接続され、カソード端子が第１トランジスタ２０のバックゲート端子及びソース端子に接続される。
【００１７】
第２トランジスタ３０は、ドレイン端子と、ソース端子と、ゲート端子と、バックゲート端子とを備えるＰチャネルＭＯＳトランジスタである。そして、第２トランジスタ３０は、ドレイン端子がＶＩＮ端子に接続される電源ラインに接続され、ソース端子が出力パワートランジスタ４０のバックゲート端子に接続される。また、第２トランジスタ３０は、ゲート端子がアース（０Ｖ電位）に接続され、バックゲート端子が第２ボディーダイオード３２のカソード端子及び第２トランジスタ３０のソース端子に接続されている。
【００１８】
第２ボディーダイオード３２は、アノード端子とカソード端子とを備える寄生ダイオードである。そして、第２ボディーダイオード３２は、アノード端子が電源ラインに接続され、カソード端子が第２トランジスタ３０のバックゲート端子及びソース端子に接続される。
【００１９】
出力パワートランジスタ４０は、ドレイン端子と、ソース端子と、ゲート端子と、バックゲート端子とを備えるＰチャネルＭＯＳトランジスタである。そして、出力パワートランジスタ４０は、ソース端子がＶＩＮ端子に接続される電源ラインに接続され、ドレイン端子がＶＯＵＴ端子に接続される。また、出力パワートランジスタ４０は、ゲート端子が抵抗素子５２の他方側端子及びＧｍアンプ５６の出力端子に接続され、バックゲート端子が出力ボディーダイオード４２のカソード端子及び出力ボディーダイオード４４のカソード端子に接続される。
【００２０】
出力ボディーダイオード４２は、アノード端子とカソード端子とを備える寄生ダイオードである。そして、出力ボディーダイオード４２は、アノード端子が電源ラインに接続され、カソード端子が出力パワートランジスタ４０のバックゲート端子及び出力ボディーダイオード４４のカソード端子に接続される。
【００２１】
出力ボディーダイオード４４は、アノード端子とカソード端子とを備える寄生ダイオードである。そして、出力ボディーダイオード４４は、アノード端子がＶＯＵＴ端子に接続され、カソード端子が出力パワートランジスタ４０のバックゲート端子及び出力ボディーダイオード４２のカソード端子に接続される。
【００２２】
抵抗素子５０は、一方側端子が第１トランジスタ２０のソース端子、バックゲート端子及び第１ボディーダイオード２２のカソード端子に接続され、他方側端子がアースされる抵抗素子である。
【００２３】
抵抗素子５２は、一方側端子が抵抗素子５０の一方側端子、第１トランジスタ２０のソース端子、バックゲート端子及び第１ボディーダイオード２２のカソード端子に接続され、他方側端子が出力パワートランジスタ４０のゲート端子及びＧｍアンプ５６の出力端子に接続される。
【００２４】
内部回路５４は、一方側端子が抵抗素子５０の一方側端子及び抵抗素子５２の一方側端子に接続され、他方側端子がアースされる回路である。また、内部回路５４は、種々の回路要素を用いて構成される回路であり、例えば、基準の電圧を発生する基準電圧発生回路として機能している。
【００２５】
抵抗素子５８は、一方側端子が出力パワートランジスタ４０のドレイン端子、出力ボディーダイオード４４のアノード端子及びＶＯＵＴ端子に接続され、他方側端子がＧｍアンプ５６の正極側入力端子及び抵抗素子６０の一方側端子に接続される抵抗素子である。
【００２６】
抵抗素子６０は、一方側端子がＧｍアンプ５６の正極側入力端子及び抵抗素子５８の他方側端子に接続され、他方側端子がアースされる抵抗素子である。
【００２７】
Ｇｍアンプ５６は、正極側入力端子と負極側入力端子の差分を一定の係数で増幅する演算回路である。また、Ｇｍアンプ５６の負極側入力端子には、一定の基準電圧Ｖ1（１．２Ｖ）が入力され、正極側入力端子には、抵抗素子５８の他方側端子及び抵抗素子６０の一方側端子が接続される。そして、Ｇｍアンプ５６の出力端子には、抵抗素子５２の他方側端子及び出力パワートランジスタ４０のゲート端子が接続される。ここで、抵抗素子５８の抵抗値をＲ1とし、抵抗素子６０の抵抗値をＲ2としたときに、ＶＯＵＴの出力電圧は、Ｖ1×（Ｒ1＋Ｒ2）／Ｒ2で求めることができる。
【００２８】
続いて、上記構成の電源回路１０の作用について説明する。まず、電源回路１０において、ＶＩＮ端子に電池パック６が正常方向に接続された場合について説明する。図２は、ＶＩＮ端子に電池パック６が正常方向に接続された場合の第１トランジスタ２０と第２トランジスタ３０の状態を模式的に示した電源回路１０を示す図である。このとき、第１トランジスタ２０のゲート端子の電位は０Ｖであり、第１トランジスタ２０のドレイン端子の電位は＋８０Ｖであるため、第１トランジスタ２０はＯＮする。これにより、第１トランジスタ２０のソース端子の電位は＋８０Ｖとなって、内部回路５４を含んだ各回路要素には、＋８０Ｖの電位が供給されるため、内部回路５４等は通常の動作を行う。
【００２９】
そして、第２トランジスタ３０のゲート端子の電位は０Ｖであり、第２トランジスタ３０のドレイン端子の電位は＋８０Ｖであるため、第２トランジスタ３０はＯＮする。これにより、第２トランジスタ３０のソース端子の電位は＋８０Ｖとなって、出力パワートランジスタ４０のバックゲート端子に＋８０Ｖの電圧が供給され、出力パワートランジスタ４０は、ＰチャネルＭＯＳトランジスタとして通常動作を行なう。
【００３０】
次に、電源回路１０において、ＶＩＮ端子に電池パック６が逆方向に接続された場合について説明する。図３は、ＶＩＮ端子に電池パック６が逆方向に接続された場合の第１トランジスタ２０と第２トランジスタ３０の状態を模式的に示した電源回路１０を示す図である。このとき、第１トランジスタ２０のゲート端子の電位は０Ｖであり、第１トランジスタ２０のドレイン端子の電位は−８０Ｖであるため、第１トランジスタ２０はＯＦＦする。そして、第１トランジスタ２０のドレイン端子の電位は、−８０Ｖであり、第１ボディーダイオード２２には逆方向の電圧がかかるため、第１ボディーダイオード２２もＯＦＦの状態である。したがって、内部回路５４を含んだ各回路要素には、電流が流れない状態となる。また、出力パワートランジスタ４０のゲート端子は抵抗素子５０を介してアース接続されており、ドレイン端子が抵抗素子５８，６０を介してアース接続されているため、出力パワートランジスタ４０はＯＦＦとなる。
【００３１】
そして、第２トランジスタ３０のゲート端子の電位は０Ｖであり、第２トランジスタ３０のドレイン端子の電位は−８０Ｖであるため、第２トランジスタ３０はＯＦＦする。また、第２トランジスタ３０のドレイン端子の電位は、−８０Ｖであり、第２ボディーダイオード３２には逆方向の電圧がかかるため、第２ボディーダイオード３２もＯＦＦの状態である。そして、第２ボディーダイオード３２のソース端子の電位はフローティング状態となるため、出力ボディーダイオード４２，４４ともに順方向の電圧がかからずにＯＦＦとなる。したがって、ＶＯＵＴ端子に約−８０Ｖの電位がかかってしまうことを防止することができる。
【００３２】
上記のように、ＶＩＮ端子に電池パック６が正常方向に接続されている場合は、第１トランジスタ２０及び第２トランジスタ３０はＯＮするため、内部回路５４を含んだ各回路要素には電流が流れて通常動作させることができるとともに、出力パワートランジスタ４０をＰチャネルＭＯＳトランジスタとして通常動作させることができる。
【００３３】
そして、ＶＩＮ端子に電池パック６が逆方向に接続されている場合は、第１トランジスタ２０及び第２トランジスタ３０はＯＦＦして、内部回路５４を含んだ各回路要素には電流が流れない。また、出力パワートランジスタ４０及び出力ボディーダイオード４２，４４はＯＦＦするため、ＶＯＵＴ端子に約−８０Ｖの電位がかかってしまうことを防止することができる。これにより、ＶＩＮ端子に−８０Ｖの電位がかかった場合であっても各回路要素を保護することができる。
【００３４】
なお、上記では、第１トランジスタ２０及び第２トランジスタ３０は、ドレイン端子を電源ラインに接続するものとしてしたが、当該第１トランジスタ２０及び第２トランジスタ３０のドレイン端子とソース端子の接続関係を反転して、それぞれのソース端子に電源ラインを接続してもよい。
【００３５】
次に、電源回路１０の変形例である電源回路１１について説明する。図４は、電源回路１１を示す図である。電源回路１１と電源回路１０の相違点は、第１トランジスタ２０と第２トランジスタ３０を第１トランジスタ２０のみで共用している点であるため、その相違点を中心に説明する。
【００３６】
第１トランジスタ２０は、ドレイン端子と、ソース端子と、ゲート端子と、バックゲート端子とを備えるＰチャネルＭＯＳトランジスタである。そして、第１トランジスタ２０は、ドレイン端子がＶＩＮ端子に接続される電源ラインに接続され、ソース端子が抵抗素子５０の一方側端子、内部回路５４の一方側端子、抵抗素子５２の一方側端子及び出力パワートランジスタ４０のバックゲート端子に接続される。また、第１トランジスタ２０は、ゲート端子がアース（０Ｖ電位）に接続され、バックゲート端子が第１ボディーダイオード２２のカソード端子及び第１トランジスタ２０のソース端子に接続されている。
【００３７】
続いて、上記構成の電源回路１１の作用について説明する。まず、電源回路１１において、ＶＩＮ端子に電池パック６が正常方向に接続された場合について説明する。図５は、ＶＩＮ端子に電池パック６が正常方向に接続された場合の第１トランジスタ２０の状態を模式的に示した電源回路１１を示す図である。このとき、第１トランジスタ２０のゲート端子の電位は０Ｖであり、第１トランジスタ２０のドレイン端子の電位は＋８０Ｖであるため、第１トランジスタ２０はＯＮする。これにより、第１トランジスタ２０のソース端子の電位は＋８０Ｖとなって、内部回路５４を含んだ各回路要素には、＋８０Ｖの電位が供給されるため、内部回路５４等は通常の動作を行う。また、第１トランジスタ２０がＯＮすることで、出力パワートランジスタ４０のバックゲート端子には＋８０Ｖの電圧が供給されるため、出力パワートランジスタ４０は、ＰチャネルＭＯＳトランジスタとして通常動作を行なう。
【００３８】
次に、電源回路１１において、ＶＩＮ端子に電池パック６が逆方向に接続された場合について説明する。図６は、ＶＩＮ端子に電池パック６が逆方向に接続された場合の第１トランジスタ２０の状態を模式的に示した電源回路１０を示す図である。このとき、第１トランジスタ２０のゲート端子の電位は０Ｖであり、第１トランジスタ２０のドレイン端子の電位は−８０Ｖであるため、第１トランジスタ２０はＯＦＦする。そして、第１トランジスタ２０のドレイン端子の電位は、−８０Ｖであり、第１ボディーダイオード２２には逆方向の電圧がかかるため、第１ボディーダイオード２２もＯＦＦの状態である。したがって、内部回路５４を含んだ各回路要素には、電流が流れない状態となる。また、出力パワートランジスタ４０のゲート端子は抵抗素子５０を介してアース接続されており、ドレイン端子が抵抗素子５８，６０を介してアース接続されているため、出力パワートランジスタ４０はＯＦＦとなる。さらに、出力パワートランジスタ４０のバックゲート端子は抵抗素子５０を介してアース接続されており、出力ボディーダイオード４２，４４ともに順方向の電圧がかからずにＯＦＦとなる。したがって、ＶＯＵＴ端子に約−８０Ｖの電位がかかってしまうことを防止することができる。
【００３９】
上記のように、ＶＩＮ端子に電池パック６が正常方向に接続されている場合は、第１トランジスタ２０はＯＮするため、内部回路５４を含んだ各回路要素には電流が流れて通常動作させることができるとともに、出力パワートランジスタ４０をＰチャネルＭＯＳトランジスタとして通常動作させることができる。
【００４０】
そして、ＶＩＮ端子に電池パック６が逆方向に接続されている場合は、第１トランジスタ２０はＯＦＦして、内部回路５４を含んだ各回路要素には電流が流れない。また、出力パワートランジスタ４０及び出力ボディーダイオード４２，４４はＯＦＦするため、ＶＯＵＴ端子に約−８０Ｖの電位がかかってしまうことを防止することができる。これにより、ＶＩＮ端子に−８０Ｖの電位がかかった場合であっても各回路要素を保護することができる。
【００４１】
次に、電源回路１１の変形例である電源回路１２について説明する。図７は、電源回路１２を示す図である。電源回路１２と電源回路１１とは、ＰチャネルＭＯＳトランジスタ４０の代わりにＮチャネルＭＯＳトランジスタ４１が設けられている点とこれに伴いＧｍアンプ５６の代わりに入力極性が反転しているＧｍアンプ５７が用いられている点で相違する。さらに、第３トランジスタ７０と、第３ボディーダイオード７２，７４を備える点でも相違しており、これらの相違点を中心に説明する。
【００４２】
第１トランジスタ２０は、ドレイン端子と、ソース端子と、ゲート端子と、バックゲート端子とを備えるＰチャネルＭＯＳトランジスタである。そして、第１トランジスタ２０は、ドレイン端子がＶＩＮ端子に接続される電源ラインに接続され、ソース端子が抵抗素子５０の一方側端子、内部回路５４の一方側端子、抵抗素子５２の一方側端子及び第３トランジスタ７０のバックゲート端子に接続される。また、第１トランジスタ２０は、ゲート端子がアース（０Ｖ電位）に接続され、バックゲート端子が第１ボディーダイオード２２のカソード端子及び第１トランジスタ２０のソース端子に接続されている。
【００４３】
第３トランジスタ７０は、ドレイン端子と、ソース端子と、ゲート端子と、バックゲート端子とを備えるＰチャネルＭＯＳトランジスタである。そして、第３トランジスタ７０は、ソース端子がＶＯＵＴ端子と出力パワートランジスタ４１のソース端子に接続され、ドレイン端子が出力パワートランジスタ４１のバックゲート端子に接続される。また、第３トランジスタ７０は、ゲート端子がアース（０Ｖ電位）に接続され、バックゲート端子が第１トランジスタ２０のソース端子、第１ボディーダイオード２２のカソード端子、抵抗素子５０の一方側端子、内部回路５４の一方側端子、抵抗素子５２の一方側端子に接続される。
【００４４】
第３ボディーダイオード７２は、アノード端子とカソード端子とを備える寄生ダイオードである。そして、第３ボディーダイオード７２は、アノード端子が出力パワートランジスタ４１のバックゲート端子に接続され、カソード端子が第３トランジスタ７０のバックゲート端子及び第３ボディーダイオード７４のカソード端子に接続される。
【００４５】
第３ボディーダイオード７４は、アノード端子とカソード端子とを備える寄生ダイオードである。そして、第３ボディーダイオード７４は、アノード端子がＶＯＵＴ端子と出力パワートランジスタ４１のソース端子に接続され、カソード端子が第３トランジスタ７０のバックゲート端子及び第３ボディーダイオード７２のカソード端子に接続される。
【００４６】
出力パワートランジスタ４１は、ドレイン端子と、ソース端子と、ゲート端子と、バックゲート端子とを備えるＮチャネルＭＯＳトランジスタである。そして、出力パワートランジスタ４１は、ドレイン端子がＶＩＮ端子に接続される電源ラインに接続され、ソース端子がＶＯＵＴ端子に接続される。また、出力パワートランジスタ４１は、ゲート端子が抵抗素子５２の他方側端子及びＧｍアンプ５７の出力端子に接続され、バックゲート端子が出力ボディーダイオード４３のアノード端子、出力ボディーダイオード４５のアノード端子、第３ボディーダイオード７２のアノード端子及び第３トランジスタ７０のドレイン端子に接続される。
【００４７】
出力ボディーダイオード４３は、アノード端子とカソード端子とを備える寄生ダイオードである。そして、出力ボディーダイオード４３は、カソード端子が電源ラインに接続され、アノード端子が出力パワートランジスタ４１のバックゲート端子及び出力ボディーダイオード４５のアノード端子に接続される。
【００４８】
出力ボディーダイオード４５は、アノード端子とカソード端子とを備える寄生ダイオードである。そして、出力ボディーダイオード４５は、カソード端子がＶＯＵＴ端子に接続され、アノード端子が出力パワートランジスタ４１のバックゲート端子及び出力ボディーダイオード４３のアノード端子に接続される。
【００４９】
Ｇｍアンプ５７は、正極側入力端子と負極側入力端子の差分を一定の係数で増幅する演算回路である。また、Ｇｍアンプ５７の正極側入力端子には、一定の基準電圧Ｖ1（１．２Ｖ）が入力され、負極側入力端子には、抵抗素子５８の他方側端子及び抵抗素子６０の一方側端子が接続される。そして、Ｇｍアンプ５７の出力端子には、抵抗素子５２の他方側端子及び出力パワートランジスタ４１のゲート端子が接続される。ここで、抵抗素子５８の抵抗値をＲ1とし、抵抗素子６０の抵抗値をＲ2としたときに、ＶＯＵＴの出力電圧は、Ｖ1×（Ｒ1＋Ｒ2）／Ｒ2で求めることができる。
【００５０】
続いて、上記構成の電源回路１２の作用について説明する。まず、電源回路１２において、ＶＩＮ端子に電池パック６が正常方向に接続された場合について説明する。図８は、ＶＩＮ端子に電池パック６が正常方向に接続された場合の第１トランジスタ２０の状態を模式的に示した電源回路１２を示す図である。このとき、第１トランジスタ２０のゲート端子の電位は０Ｖであり、第１トランジスタ２０のドレイン端子の電位は＋８０Ｖであるため、第１トランジスタ２０はＯＮする。これにより、第１トランジスタ２０のソース端子の電位は＋８０Ｖとなって、内部回路５４を含んだ各回路要素には、＋８０Ｖの電位が供給されるため、内部回路５４等は通常の動作を行う。そして、第３トランジスタ７０のバックゲート端子には＋８０Ｖの電位が供給され、第３トランジスタ７０のゲート端子の電位は０Ｖであるため、第３トランジスタ７０はＯＮする。これにより、出力パワートランジスタ４１がＮチャネルＭＯＳトランジスタとして通常動作を行う。
【００５１】
次に、電源回路１２において、ＶＩＮ端子に電池パック６が逆方向に接続された場合について説明する。図９は、ＶＩＮ端子に電池パック６が逆方向に接続された場合の第１トランジスタ２０の状態を模式的に示した電源回路１２を示す図である。このとき、第１トランジスタ２０のゲート端子の電位は０Ｖであり、第１トランジスタ２０のドレイン端子の電位は−８０Ｖであるため、第１トランジスタ２０はＯＦＦする。また、第１トランジスタ２０のドレイン端子の電位は、−８０Ｖであるため、第１ボディーダイオード２２には逆方向の電圧がかかるため、第１ボディーダイオード２２もＯＦＦの状態である。したがって、内部回路５４を含んだ各回路要素には、電流が流れない状態となる。
【００５２】
また、出力パワートランジスタ４１のゲート端子は抵抗素子５０を介してアース接続されており、ドレイン端子が抵抗素子５８，６０を介してアース接続されているため、出力パワートランジスタ４１はＯＦＦとなる。さらに、第３トランジスタ７２のバックゲート端子は抵抗素子５０を介してアース接続されており、第３ボディーダイオード７２，７４ともに順方向の電圧がかからずにＯＦＦとなるため、第３トランジスタ７０はＯＦＦする。これにより、出力ボディーダイオード４３，４５に順方向電圧はかからないため、ＶＯＵＴ端子に約−８０Ｖの電位がかかってしまうことを防止することができる。
【００５３】
上記のように、ＶＩＮ端子に電池パック６が正常方向に接続されている場合は、第１トランジスタ２０及び第３トランジスタ７０はＯＮするため、内部回路５４を含んだ各回路要素には電流が流れて通常動作させることができるとともに、出力パワートランジスタ４１をＮチャネルＭＯＳトランジスタとして通常動作させることができる。
【００５４】
そして、ＶＩＮ端子に電池パック６が逆方向に接続されている場合は、第１トランジスタ２０及び第３トランジスタ７０はＯＦＦして、内部回路５４を含んだ各回路要素には電流が流れない。また、出力パワートランジスタ４１及び出力ボディーダイオード４３，４５はＯＦＦするため、ＶＯＵＴ端子に約−８０Ｖの電位がかかってしまうことを防止することができる。これにより、ＶＩＮ端子に−８０Ｖの電位がかかった場合であっても各回路要素を保護することができる。
【符号の説明】
【００５５】
６  電池パック、８  負荷、１０，１１，１２  電源回路、２０  第１トランジスタ、２２  第１ボディーダイオード、３０  第２トランジスタ、３２  第２ボディーダイオード、４０  出力パワートランジスタ、４１  出力パワートランジスタ、４２，４３，４４，４５  出力ボディーダイオード、５０  抵抗素子、５２  抵抗素子、５４  内部回路、５６，５７  Ｇｍアンプ、５８  抵抗素子、６０  抵抗素子、７０  第３トランジスタ、７２，７４  第３ボディーダイオード。
【図１】
2012143024.tif 000003
【図２】
2012143024.tif 000004
【図３】
2012143024.tif 000005
【図４】
2012143024.tif 000006
【図５】
2012143024.tif 000007
【図６】
2012143024.tif 000008
【図７】
2012143024.tif 000009
【図８】
2012143024.tif 000010
【図９】
2012143024.tif 000011