(57)【要約】【課題】磁化の相対角度で出力電流が制御可能で、かつ、ゲート層に電圧を印加することでも出力電流が制御可能なスピントランジスタを提供する。また、このスピントランジスタを集積化した磁気メモリや不揮発性論理回路などの磁気デバイスを提供する。【解決手段】ソース層１４、ゲート層１３およびドレイン層１５が、ハーフメタルホイスラー合金から成る。ソース層１４とゲート層１３との間に介在する第１の絶縁層１６、および、ゲート層１３とドレイン層１５との間に介在する第２の絶縁層１７が、酸化マグネシウム（ＭｇＯ）から成る。ゲート層１３を含み、ゲート層１３に静電容量を介してゲート電圧を印加可能なゲート構造が、クロム／酸化マグネシウム／ハーフメタルホイスラー合金から成る。【選択図】図１
2012169450.tif 000002
【特許請求の範囲】
【請求項１】
ハーフメタルによって構成されたソース層、ゲート層およびドレイン層と、
前記ソース層と前記ゲート層との間に介在する第１の絶縁層と、
前記ゲート層と前記ドレイン層との間に介在する第２の絶縁層と、
前記ゲート層を含み、前記ゲート層に静電容量を介してゲート電圧を印加可能なゲート構造とを、
備えることを特徴とするスピントランジスタ。
【請求項２】
前記ハーフメタルがホイスラー合金から成ることを、特徴とする請求項１記載のスピントランジスタ。
【請求項３】
前記ホイスラー合金がＣｏ２ＦｅｘＭｎ１−ｘＳｉ、または、Ｃｏ２ＭｎＡｌｘＳｉ１−ｘのＣｏ基のホイスラー合金組成から成ることを、特徴とする請求項２記載のスピントランジスタ。
【請求項４】
前記第１の絶縁層および前記第２の絶縁層が酸化マグネシウム（ＭｇＯ）から成ることを、特徴とする請求項１、２または３記載のスピントランジスタ。
【請求項５】
前記ゲート構造がＣｒ／ＭｇＯ／Ｃｏ２ＭｎＳｉから成ることを、特徴とする請求項１、２、３または４記載のスピントランジスタ。
【請求項６】
前記ゲート構造の前記ＭｇＯの膜厚が５〜２０ナノメートルであることを、特徴とする請求項５記載のスピントランジスタ。
【請求項７】
前記ソース層、前記ゲート層および前記ドレイン層の磁化の相対角度により、室温にて電流が変化することを、特徴とする請求項１、２、３、４、５または６記載のスピントランジスタ。
【請求項８】
前記ゲート層に電圧を印加することにより、室温にて電流が変化することを、特徴とする請求項１、２、３、４、５、６または７記載のスピントランジスタ。
【請求項９】
前記ゲート層に印加する電圧がパルス形状であり、過渡的に電流が変化することを特徴とする請求項８記載のスピントランジスタ。
【請求項１０】
前記ゲート層に印加するパルス電圧の立ち上がり時間がマイクロ秒以下であり、高速で出力電流が変化することを特徴とする請求項９記載のスピントランジスタ。
【請求項１１】
請求項１、２、３、４、５、６、７、８、９または１０に記載のスピントランジスタを有することを、特徴とする磁気デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気メモリ、不揮発性論理回路等の磁気デバイスに使われる、出力電流を磁化状態およびゲート電圧により制御可能なスピントランジスタおよび磁気デバイスに関するものである。
【背景技術】
【０００２】
磁気ランダムアクセスメモリにおいて、１つの記録ビットは、１つのトンネル磁気抵抗素子と１つのトランジスタとによって構成されている。トンネル磁気抵抗素子が記憶機能を担い、トランジスタがスイッチ機能を担っている。
【０００３】
しかしながら、トンネル磁気抵抗素子とトランジスタとを対にして使用する必要があるため、素子全体のサイズが大きくなり、大容量化を果たす上での障害となっている。従って、両方の機能を単一の素子で実現可能なスピントランジスタの実現が期待されている。
【０００４】
さらに、スピントランジスタを従来のトランジスタと同様に集積化することで、不揮発性の再構成可能論理回路を実現することができる。不揮発性により、従来よりも圧倒的な低消費電力化が期待できる。また、スピントランジスタ素子の磁化状態を制御することで、１つの素子で、何種類もの演算をすることが可能になる。このことが実現すれば、従来の半導体市場の約半分をスピントランジスタで置きかえることが期待できる。
【０００５】
しかし、従来提案されているいくつかのスピントランジスタでは、室温において、外部磁界によるスピントランジスタの電流変化率が小さく、ゲート電圧のオン／オフによる出力電流のオン／オフ比も小さい。その結果、スピントランジスタを流れる電流を良好に制御するのが困難となる（例えば、非特許文献１乃至５参照）。
【０００６】
一方、ハーフメタルのバンドギャップを用いることで、外部磁界による大きな電流変化率と、ゲート電圧のオン／オフによる大きな電流比とを得るための構造が提案されている（例えば、特許文献１または２参照）。しかし、これまで、動作確認は、低温やシミュレーションのみで行われており、室温下の実験で動作実証がなされた例はない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−４８９１公報
【特許文献２】特開２０１０−１６６０５０公報
【非特許文献】
【０００８】
【非特許文献１】S. Datta and B. Das, “Electronic analog of the electro-opticmodulator”, Appl. Phys. Lett., 1990年, 56, p.665
【非特許文献２】M. Johnson, “Bipolar Spin Switch”,Science, 1993年, 260, p.320
【非特許文献３】D. J. Monsma, J. C. Lodder, Th. J. A.Popma, and B. Dieny, “Perpendicular hot electron spin-valve effect in a newmagnetic field sensor：The spin-valve transistor”, Phys. Rev. Lett., 1995年, 74, p.5260
【非特許文献４】S. van Dijken, X. Jiang, and S. S. P.Parkin, “Room temperature operation of a high output current magnetic tunneltransistor”, Appl. Phys. Lett., 2002年, 80, p.3364
【非特許文献５】S. Sugahara and M. Tanaka, “A spin metal-oxide-semiconductorfield-effect transistor using half-metallic-ferromagnet contacts for the sourceand drain”, Appl. Phys. Lett., 2004年, 84, p.2307
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、このような課題に着目してなされたもので、その目的は、磁化の相対角度を外部磁界で制御した際の電流変化率が大きく、かつ、ゲート電圧のオン／オフによる出力電流のオン／オフ比の高い、室温で出力電流が制御可能なスピントランジスタおよび磁気デバイスを提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明に係るスピントランジスタは、ハーフメタルによって構成されたソース層、ゲート層およびドレイン層と、前記ソース層と前記ゲート層との間に介在する第１の絶縁層と、前記ゲート層と前記ドレイン層との間に介在する第２の絶縁層と、前記ゲート層を含み、前記ゲート層に静電容量を介してゲート電圧を印加可能なゲート構造とを、備えることを特徴とする。
【００１１】
本発明者らは、上記目的を達成すべく鋭意検討を実施した。その結果、前記ハーフメタルにホイスラー合金を使用したスピントランジスタにおいて、室温にて、磁化状態の制御による電流変化率として５０％、ゲート電圧によるオン／オフ比として１２６６を得た。
【００１２】
本発明に係るスピントランジスタで、前記ホイスラー合金は、Ｃｏ２ＦｅｘＭｎ１−ｘＳｉ、または、Ｃｏ２ＭｎＡｌｘＳｉ１−ｘのＣｏ基のホイスラー合金組成から成ることが好ましい。この場合、Ｘは、０以上１以下の範囲である。また、前記第１の絶縁層および前記第２の絶縁層は酸化マグネシウム（ＭｇＯ）から成ることが好ましい。前記ゲート構造はＣｒ／ＭｇＯ／Ｃｏ２ＭｎＳｉから成ることが好ましい。また、ゲート電圧を効率的に印加するために、前記ゲート構造の前記ＭｇＯの膜厚が５〜２０ナノメートルであることが好ましい。
【００１３】
本発明に係るスピントランジスタは、前記ソース層、前記ゲート層および前記ドレイン層の磁化の相対角度により、室温にて電流が変化することが好ましい。
【００１４】
また、本発明に係るスピントランジスタは、前記ゲート層に電圧を印加することにより、室温にて電流が変化することが好ましい。この場合、前記ゲート層に印加する電圧がパルス形状であり、過渡的に電流が変化することが高速動作を実現する上で好ましい。また、前記ゲート層に印加するパルス電圧の立ち上がり時間がマイクロ秒以下であり、高速で出力電流が変化することが好ましい。
【００１５】
本発明に係るスピントランジスタは、スピントロニクス分野において、例えば磁気メモリや不揮発性論理回路などの磁気デバイスに使用することができる。本発明に係る磁気デバイスは、本発明に係るスピントランジスタを有することを、特徴とする。
【発明の効果】
【００１６】
本発明によれば、磁化の相対角度で出力電流が制御可能で、かつ、ゲート電極に電圧を印加することでも出力電流が制御可能なスピントランジスタを提供することができる。このため、磁化の相対角度を外部磁界で制御した際の電流変化率が大きく、かつ、ゲート電圧のオン／オフによる出力電流のオン／オフ比の高い、室温で出力電流が制御可能なスピントランジスタを提供することができる。また、ゲートに入力する電圧をパルス形状にすることで、高速動作のスピントランジスタを提供することができる。また、このスピントランジスタを集積化することで、磁気メモリや不揮発性論理回路などの磁気デバイスを実現することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態のスピントランジスタを示す模式断面図である。
【図２】本発明の実施の形態のスピントランジスタを構成する、トンネル磁気抵抗素子の（ａ）磁気抵抗曲線、（ｂ）ソース−ドレイン電圧（Ｓｏｕｒｃｅ−Ｄｒａｉｎ  Ｖｏｌｔａｇｅ）に対するコンダクタンス特性（Ｃｏｎｄｕｃｔａｎｃｅ）を示すグラフである。
【図３】本発明の実施の形態のスピントランジスタの、ゲート電圧（ＶＧ）入力時のドレイン電流（Ｄｒａｉｎ  Ｃｕｒｒｅｎｔ）の過渡応答特性を示すグラフである。
【図４】本発明の実施の形態のスピントランジスタの、ゲート電圧（Ｇａｔｅ  Ｖｏｌｔａｇｅ）の大きさに対する出力電流のオン／オフ比（Ｏｎ／Ｏｆｆ  Ｒａｔｉｏ）を示すグラフである。
【図５】本発明の実施の形態のスピントランジスタの、ハーフメタルの磁化の向きが平行（ａｔ  Ｐ  ｓｔａｔｅ）／反平行（ａｔ  ＡＰ  ｓｔａｔｅ）時の出力電流の変化率（ＭＣ  ｒａｔｉｏ）を示すグラフである。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１９】
図１に示すように、ゲート電極層１１／ゲート絶縁層１２の上に、二つの強磁性トンネル接合が並列にならんだ、スピントランジスタ構造をリソグラフィー法により作製した。図１に示す一例では、ゲート電極層１１／ゲート絶縁層１２はＣｒ／ＭｇＯから成り、強磁性トンネル接合はＣｏ２ＭｎＳｉ／ＭｇＯ／Ｃｏ２ＭｎＳｉから成っている。ゲート絶縁層１２に隣接するＣｏ２ＭｎＳｉがゲート層１３のハーフメタルであり、トンネル絶縁層であるＭｇＯ上部の二つのＣｏ２ＭｎＳｉが、ソース層１４およびドレイン層１５のハーフメタルである。トンネル絶縁層は、ソース層１４とゲート層１３との間に介在する第１の絶縁層１６と、ゲート層１３とドレイン層１５との間に介在する第２の絶縁層１７とから成っている。また、ゲート構造は、ゲート電極層１１、ゲート絶縁層１２およびゲート層１３から成っている。
【００２０】
図２に、図１に示す二つの強磁性トンネル接合の６Ｋにおける（ａ）磁気抵抗曲線、および、（ｂ）ソース-ドレイン電圧に対するコンダクタンス特性を示す。トンネル磁気抵抗比は、６Ｋにおいて２３５％、室温において６４％と非常に大きい。この大きなトンネル磁気抵抗比と、コンダクタンス特性における、ゼロバイアス電圧近傍でのコンダクタンスの増大は、ソース層１４、ゲート層１３、ドレイン層１５に用いたＣｏ２ＭｎＳｉがハーフメタルであることを示している。
【００２１】
図３に、ゲート電圧を１Ｖ印加した際の、磁化平行および反平行状態のドレイン電流の室温における過渡応答特性を示す。パルス印加後、約５μｓ後にドレイン電流がピークを示し、その後減少することが分かる。ピーク電流とゲート電圧印加前の電流との比（オン／オフ比）は非常に大きく、また、平行および反平行状態でピーク電流値に差があることが分かる。
【００２２】
図４に、ゲート電圧（Ｇａｔｅ  Ｖｏｌｔａｇｅ）のオン／オフに対する、出力電流の室温におけるオン／オフ比（Ｏｎ／Ｏｆｆ  Ｒａｔｉｏ）のゲート電圧依存性を示す。
【００２３】
図４から、ゲート電圧が０．１Ｖ以上で、急激に電流が増加していることが分かる。また、ソース−ドレイン電圧ＶＳＤが小さいほど、オン／オフ比が大きく、良好なスイッチ特性を得るのに好ましいことが分かる。また、ゲート層のハーフメタルの磁化の向きが、ソース層およびドレイン層のハーフメタルの磁化に対して、平行（ａｔ  Ｐ  ｓｔａｔｅ）および反平行（ａｔ  ＡＰ  ｓｔａｔｅ）に変化することにより、スイッチ特性が変化することが分かる。
【００２４】
図５に、ゲート層の磁化の向きが、ソース層およびドレイン層の磁化に対して、平行および反平行に変化した時の、出力電流の室温における変化率（ＭＣ  ｒａｔｉｏ）をゲート電圧に対してプロットした結果を示す。
【００２５】
図５から、ゲート電圧が小さく、また、ソース−ドレイン電圧が小さい状態では、最大で約５０％の電流変化率が得られていることが分かる。
【００２６】
以上から、図１のスピントランジスタ構造は、磁化の向き、および、ゲート電圧を制御することで、出力電流を室温にて高速制御することが可能な最良の態様であることが分かる。
【００２７】
以上、発明の実施の形態に則して本発明を説明してきたが、本発明の内容は上記に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
【符号の説明】
【００２８】
１１  ゲート電極層
１２  ゲート絶縁層
１３  ゲート層
１４  ソース層
１５  ドレイン層
１６  第１の絶縁層
１７  第２の絶縁層
【図１】
2012169450.tif 000003
【図２】
2012169450.tif 000004
【図３】
2012169450.tif 000005
【図４】
2012169450.tif 000006
【図５】
2012169450.tif 000007