(57)【要約】【課題】基板等と半導体素子等がはんだ層を介して接合された半導体装置に関し、はんだ付け性が良好であり、かつ、基板等とはんだ層の間の接合界面強度も高い半導体装置の製造方法を提供する。【解決手段】基板１と半導体素子５がはんだ層３を介して接合されている半導体装置１０の製造方法であって、少なくとも基板１のはんだ層側となる表面１ａにスパッタリング等のドライプロセスにてＮｉ金属、Ｓｎ金属、Ａｕ金属もしくはそれらの合金のいずれか一種からなる薄膜２を形成するステップ、基板１の表面に形成された薄層２の上にはんだペースト３’を塗工し、はんだペースト３’の上に半導体素子５を載置して加熱炉内の高温雰囲気下ではんだ層３を形成し、はんだ層３を介して基板１と半導体素子５を接合して半導体装置１０を製造するステップからなる。【選択図】図１
2012142320.tif 000002
【特許請求の範囲】
【請求項１】
基板と半導体素子がはんだ層を介して接合されてなる半導体装置の製造方法であって、
少なくとも基板のはんだ層側となる表面にドライプロセスにてＮｉ金属、Ｓｎ金属、Ａｕ金属もしくはそれらの合金のいずれか一種からなる薄膜を形成するステップ、
基板の表面に形成された前記薄層の上にはんだペーストを塗工し、はんだペーストの上に半導体素子を載置して加熱炉内の高温雰囲気下ではんだ層を形成し、はんだ層を介して基板と半導体素子を接合して半導体装置を製造するステップからなる半導体装置の製造方法。
【請求項２】
前記ドライプロセスが、ＰＶＤ法のうちの真空蒸着法もしくはスパッタリング法、もしくはＣＶＤ法のうちのいずれか一種である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記Ｎｉ金属からなる薄層が２００ｎｍ以下の層厚である請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記Ｎｉ金属からなる薄層が１００ｎｍ以下の層厚である請求項１または２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
ＩＣチップ（シリコンチップ）やトランジスタ、ダイオードなどの半導体素子と、これが搭載される基板やダイパット等を接合してパワーモジュールや半導体パッケージなどの半導体装置を製造する方法として、はんだによる接続方法が一般に適用されている。そして、従来のはんだには鉛が８５％以上含有された鉛合金（Ｓｎ−Ｐｂ系はんだなど）が使用されてきたが、昨今の環境影響負荷低減の高まりの中で、世界規模で各国、各共同体における各種製品に対する使用材料規制が厳しくなってきており、はんだ接合に際しても鉛フリー化が進展しており、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｓｂ系はんだなどが適用されている。
【０００３】
たとえば、上記する基板は銅やアルミニウム、さらにはそれらの合金などをその素材とするものであるが、たとえば銅製基板の表面にはんだ層を直接形成し、このはんだ層上に素子を搭載してリフロー炉にて接合するのが一般的なはんだ接合方法である。
【０００４】
Ｓｎ−Ｐｂ系はんだ等の鉛はんだを使用していた場合には、その融点が１８３℃程度と比較的低温であることからリフロー炉内でのはんだ接合時に基板やシリコーン素材の素子等の被接合部品に熱負荷を与え難いというメリットがあり、また、基板等との濡れ性も良好であるというメリットがあり、製品信頼性の高い半導体装置が製造されていた。
【０００５】
これに対し、たとえば銅製基板（もしくは基板表面の銅箔配線パターンなど）の表面に鉛フリーはんだであるたとえばＳｎ−Ｚｎ系はんだを使用して素子との接合をおこなおうとした際に、基板のＣｕとはんだのＺｎが反応してＣｕ−Ｚｎ化合物層を形成してしまい、この化合物層が１５０℃程度で脆弱となることからはんだ層と基板等との接合界面での接合強度の極めて低い半導体装置とならざるを得ない。
【０００６】
そこで、特許文献１には、基板表面の銅箔表面に鉛フリーはんだ層を直接形成する代わりに、銅箔表面にＮｉメッキ層を形成し、さらにこのＮｉメッキ層表面にＡｕメッキ層を形成する表面処理をおこない、この表面処理層を介して鉛フリーはんだ層を形成する技術が開示されている。
【０００７】
この開示技術によれば、銅箔表面に形成されているＮｉメッキ層がバリア層となり、Ｓｎ−Ｚｎ系はんだによるはんだ付けをおこなった際に、界面の接合強度低下の要因となるＣｕ−Ｚｎ反応層（化合物層）の形成が防止されるというものである。
【０００８】
しかしながら、本発明者等によれば、Ｎｉメッキ層は往々にしてその厚みが５〜６μｍかそれ以上となること、このＮｉメッキ層中のＮｉ金属と基板素材のＣｕやはんだ層のＳｎ等が合金化して金属間化合物となり易く、この金属間化合物は脆いことから、これがクラックの起点となり、その進展によって基板とはんだ層の界面の強度低下の大きな要因になるといった課題が指摘されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−３５９４５９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は上記する問題に鑑みてなされたものであり、基板等と半導体素子等がはんだ層を介して接合された半導体装置に関し、はんだ付け性が良好であり、かつ、基板等とはんだ層の界面の接合強度の高い半導体装置を製造する方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記目的を達成すべく、本発明による半導体装置の製造方法は、基板と半導体素子がはんだ層を介して接合されてなる半導体装置の製造方法であって、少なくとも基板のはんだ層側となる表面にドライプロセスにてＮｉ金属、Ｓｎ金属、Ａｕ金属もしくはそれらの合金のいずれか一種からなる薄膜を形成するステップ、基板の表面に形成された前記薄層の上にはんだペーストを塗工し、はんだペーストの上に半導体素子を載置して加熱炉内の高温雰囲気下ではんだ層を形成し、はんだ層を介して基板と半導体素子を接合して半導体装置を製造するステップからなるものである。
【００１２】
本発明の製造方法では、少なくとも基板の表面にＮｉ金属、Ｓｎ金属、Ａｕ金属もしくはそれらの合金のいずれか一種からなる薄層を形成するべく、ドライプロセスを適用して当該薄層を形成するものであり、このドライプロセスとしては、ＰＶＤ法（Ｐｈｙｓｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ  物理気相成長法）に包含される真空蒸着法やスパッタリング法などを挙げることができ、さらに、ＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ  化学気相成長法）などを挙げることができる。
【００１３】
上記するＰＶＤ法やＣＶＤ法からなるドライプロセスを経ることで、電解メッキ処理等のウェットプロセスを経る場合に比して、格段に薄層の金属層を基板等表面に形成することができる。
【００１４】
より具体的には、電解メッキ処理等のウェットプロセスの場合には５〜６μｍほどの厚みの処理膜が形成されるのに対して、ドライプロセスを経ることで数百ｎｍ以下でたとえば５ｎｍ程度の極薄の薄膜を形成することができる。
【００１５】
そして、５〜６μｍほどの厚みの処理膜が基板表面や半導体素子表面に形成された場合には、この処理膜によってはんだ濡れ性は良好になるものの、はんだ接合のための高温処理の際に処理膜を形成する金属と基板やはんだ層を形成する金属の間で双方の金属からなる金属間化合物が生成され易く、これが界面に層状に形成されることになる。そして、この層状の金属間化合物は一般に脆く、これがクラック等の起点となってはんだ層と基板の間の界面剥離の原因となり易い。そのため、本来的には、はんだ濡れ性を良好とするために基板等の表面に処理された処理層を形成する金属がはんだ接合時の高温処理の際にはんだ層等の内部に拡散してくれることで、はんだ層を形成する金属と基板を形成する金属が金属結合され、はんだ層と基板の間の界面強度の高い半導体装置となる。
【００１６】
本発明者等によれば、基板等の表面処理をドライプロセスにて実行することで薄膜を形成することができ、たとえば２００ｎｍ程度かそれ以下の薄膜の処理層とすることで、はんだ付けの際の高温雰囲気下で処理層を形成する金属がはんだ層や基板内に拡散され、金属間化合物が形成されるに十分な金属が存在しなくなることで、はんだ層と基板の界面に金属間化合物が形成されていない、もしくはわずかな金属間化合物しか形成されていない半導体装置を得ることができる。
【００１７】
はんだ層と基板の間に金属間化合物が形成されていない、もしくはわずかしか形成されていないことから、半導体素子が発熱して半導体装置を構成する基板とはんだ層が相互に異なる変位量で熱変形した際にも、高い界面強度によって界面にクラック等が生じ難く、耐久性の高い半導体装置となる。
【００１８】
ここで、「少なくとも基板のはんだ層側となる表面」とは、基板のはんだ層側となる表面の全面、基板のはんだ層側となる表面のうちではんだ層が形成される領域、この基板表面に加えて半導体素子のはんだ層側となる表面、などを含む意味である。
【００１９】
製造される半導体装置は、銅やアルミニウム、もしくはこれらの合金を素材とする基板と半導体素子がはんだ層を介して接続された構造を有するものであり、この「基板」には、回路基板のほか、ダイパッド、回路基板と絶縁基板の組み合わせ、もしくは回路基板と絶縁基板と応力緩和基板の組み合わせなども含まれるものである。また、この絶縁基板には、たとえば純アルミニウムからなる基板と窒化アルミニウムからなる基盤とを積層してなる積層体（ＤＢＡ）などが含まれるものである。また、半導体素子は、ＩＣチップ（シリコンチップ）やトランジスタ、ダイオードなどの素子全般を示称している。
【００２０】
また、半導体装置には、上記基板の下方に、ヒートシンク板や、ヒートシンク板と冷媒還流路を具備する冷却器とのアルミダイキャスト一体成形体を具備するものであってもよく、さらには、半導体素子、上記基板、ヒートシンク板等の積層体が絶縁素材（セラミックス、熱硬化性もしくは熱可塑性の樹脂素材、アルミニウムやその合金素材など）のケース内に収容されるものであっても、ケースレス構造のものであってもよい。さらに、半導体素子や基板表面に絶縁性を付与するべく、比較的高剛性なポッティング樹脂体、低剛性で可撓性に富むゲル状のポッティング樹脂体などを、半導体素子や回路基板表面上に具備する形態であってもよい。さらに、はんだ層は、Ｐｂ系はんだやＰｂフリーはんだの双方を包含しているが、既述するように、環境影響負荷低減を図るべく、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｓｂ系はんだなどのＰｂフリーはんだからなるものが好ましい。
【００２１】
ドライプロセスにて形成されるＮｉ金属等からなる「薄膜」とは、既述するように、５μｍ程度以上の厚みのメッキ処理層に比して格段に薄い厚みの層のことであり、たとえば、薄膜が２００ｎｍ程度となることではんだ接合時の高温雰囲気下で生成され得る金属間化合物の生成量が格段に低減されることから、薄膜の厚みは２００ｎｍ程度かそれ以下が好ましく、より好ましくは１００ｎｍ以下がよく、形成できる範囲で可及的に薄層であるのがよい。そして、ドライプロセスを適用することで５ｎｍ程度の超極薄な薄膜を形成できることも本発明者等によって特定されており、このような超極薄の薄膜を基板上に形成することで、良好なはんだ濡れ性を保証しながら、はんだ接合時の高温雰囲気下でこの薄膜が完全に消失され、はんだ層と基板の界面は双方の金属が金属結合してなる高い接合強度を有する半導体装置となる。
【００２２】
上記する製造方法にて製造された半導体装置は、基板の表面に半導体素子がはんだ層を介して良好にはんだ付けされるとともにこのはんだ層と基板の界面強度も高いことから、その車載機器に高性能かつ高耐久が要求される、近時のハイブリッド車や電気自動車に車載されるインバータ等への適用に最適である。
【発明の効果】
【００２３】
以上の説明から理解できるように、本発明の半導体装置の製造方法によれば、少なくとも基板のはんだ層側となる表面にドライプロセスにてＮｉ金属等からなる薄膜を形成し、この上にはんだ層を形成することで、薄膜によって基盤のはんだ濡れ性を保証しながら、はんだ層形成時の高温雰囲気下で薄膜を形成する金属成分をはんだ層や基板内に拡散させてはんだ層と基板の界面に脆弱な金属化合物が形成されるのを効果的に解消することができ、はんだ層を形成する金属と基板を形成する金属の金属結合を促進させ、この金属結合によって界面の接合強度の高い半導体装置を製造することができる。
【図面の簡単な説明】
【００２４】
【図１】（ａ）、（ｂ）は順に、本発明の半導体装置の製造方法を説明するフロー図である。
【図２】図１に続いて本発明の半導体装置の製造方法を説明するフロー図であって、かつ製造された半導体装置を示す図である。
【図３】本発明の製造方法による半導体装置（実施例）と従来の製造方法による半導体装置（比較例）に対する液相冷熱サイクル試験の結果であって、はんだ層と基板の界面〜はんだ層の母材内におけるボイド率を測定した結果を示すグラフである。
【図４】（ａ）は実施例の半導体素子、はんだ層および基板の液相冷熱サイクル試験後の断面写真図であり、（ｂ）は比較例の半導体素子、はんだ層および基板の断面写真図である。
【発明を実施するための形態】
【００２５】
以下、図面を参照して本発明の実施の形態を説明する。なお、本発明の製造方法では、スパッタリング等のドライプロセスで使用する機器やリフロー炉は公知のものが適用されるものとし、それらの図示を省略している。
【００２６】
図１ａ、ｂ、図２は順に、本発明の半導体装置の製造方法を説明するフロー図である。
【００２７】
まず、図１ａで示すように、銅やアルミニウム、もしくはこれらの合金を素材とする基板１のうち、はんだ層側の表面１ａにドライプロセスにてはんだ濡れ性を良好とするための薄膜２を形成する。
【００２８】
この基板１には、回路基板のほか、ダイパッド、回路基板と絶縁基板の組み合わせ、もしくは回路基板と絶縁基板と応力緩和基板の組み合わせなどのうちのいずれかの一種が適用でき、この絶縁基板には、たとえば純アルミニウムからなる基板と窒化アルミニウムからなる基盤とを積層してなる積層体（ＤＢＡ）などが含まれる。
【００２９】
この薄膜２は、Ｎｉ金属、Ｓｎ金属、Ａｕ金属もしくはそれらの合金のいずれか一種から形成されるものであり、ドライプロセスとしては、ＰＶＤ法のうちの真空蒸着法もしくはスパッタリング法、もしくはＣＶＤ法のいずれか一種が適用される。
【００３０】
また、薄膜２の厚みｔは可及的に薄いのがよく、後述するように、はんだ層と基板１の界面において、薄層を形成する金属と基板１を形成する金属等の間で金属間化合物が形成されない、もしくは形成され難い厚みとして、２００ｎｍ程度かそれ以下、より好ましくは１００ｎｍ以下、さらにスパッタリング等で形成できる限界として５ｎｍ程度の厚みが設定される。
【００３１】
基板１のはんだ層側の表面１ａにドライプロセスにて薄膜２が形成されたら、図１ｂで示すようにこの薄膜２の表面にＰｂフリーのＳｎ系はんだのはんだペースト３’（はんだの金属粒子をフラックスで練ったクリームはんだなど）を塗工し、その上に半導体素子５を載置する。なお、この半導体素子５のはんだ層側の表面５ａにも、基板１のはんだ層側の表面１ａと同様にＮｉ金属等の薄膜４がドライプロセスで形成されており、Ｎｉ金属の薄膜のさらに表面にＡｕ金属の薄膜が形成されたものであってもよい。
【００３２】
半導体素子５には、ＩＣチップ（シリコンチップ）やトランジスタ、ダイオードなどのいずれか一種が適用できる。
【００３３】
図１ｂで示す積層体が形成されたら、これを不図示のリフロー炉内に載置し、高温雰囲気下ではんだペースト３’を加熱し、これが溶融硬化してはんだ層３が形成されることでこのはんだ層３を介して半導体素子５と基板１が接合され、図２で示すような半導体装置１０が製造される。
【００３４】
このリフロー炉内における高温雰囲気下において、たとえばＮｉ金属からなる薄層２を形成するＮｉ金属は、はんだ層３を形成するＳｎ金属や基板１を形成するＡｌ金属とＳｎ−Ｎｉ系もしくはＡｌ−Ｎｉ系の金属間化合物を形成することなく、はんだ層３や基板１内に拡散されて薄層２は解消される。これは、薄層２がたとえば２００ｎｍ程度かそれ以下の薄厚であるために、金属間化合物を生成するに十分なＮｉ金属が存在しないからである。そして、このように薄いＮｉ金属からなる薄層２を形成するには、メッキ処理等のウェットプロセスでは不可能であり、スパッタリング等のドライプロセスが必須となるのである。
【００３５】
Ｓｎ−Ｎｉ系の金属間化合物が形成される代わりに、はんだ層３と基板１の界面６では、はんだ層３を形成するＳｎ金属と基板１を形成するたとえばＡｌ金属の金属結合が促進されており、双方の素材の組み合わせによってははんだ層３のＳｎ母材強度よりも界面強度が高くなる形態もある。
【００３６】
すなわち、薄層２によってはんだ接合時の濡れ性を良好に担保しながら、はんだ層３が形成された際にはこのはんだ層３と基板１の間に脆弱で繰り返しの冷熱サイクルによって界面剥離の起点となり得る薄層２が存在しないため、はんだ層３と基板１の界面６の接合強度は極めて高いものとなり、半導体装置１０の耐久性は極めて高いものとなる。
【００３７】
また、半導体素子５とはんだ層３の界面７も、当初の薄層４がリフロー炉内の高温雰囲気下で消失し、界面６の場合と同様に、はんだ接合時の濡れ性を良好に担保しながらその界面強度が極めて高いものとなっている。
【００３８】
[本発明の製造方法による半導体装置（実施例）と従来の製造方法による半導体装置（比較例）に対する液相冷熱サイクル試験とその結果]
本発明者等は、本発明の製造方法によって製造された図２で示す半導体装置（実施例）と、Ｎｉ金属が基板および半導体素子の表面にメッキ処理され、これらがはんだ層にて接合される従来の方法で製造された半導体装置（比較例）の２種類の試験体を試作した。なお、はんだ層にはＰｂフリーのＳｎ系はんだを使用している。
【００３９】
実施例および比較例の試験体を不凍液（ガルデン）に浸漬し、−４０℃で５分、次いで１０５℃で５分載置するという冷熱サイクルを３０００サイクル実施する液相冷熱サイクル試験を実施した。
【００４０】
３０００サイクル後のはんだ層と基板の界面の状態をＸ線検査装置にて画像解析し、界面〜はんだ層内に生じているクラック領域面積（ボイド領域面積）の全界面の面積に対する比率を求め、双方のボイド率の比較をおこなった。その結果を図３に示している。
【００４１】
同図より、比較例の２０％に対して実施例は１５％と５％もクラック領域が低減していることが実証されている。より詳細には、実施例の場合には、Ｘ線解析によって平面的には１５％のクラック発生領域が確認されているが、このすべてが界面に生じているわけではなく、その一部ははんだ層の母材内部に生じているものであり、比較例のクラック発生領域の全てが界面で生じていることから、界面でのクラック率（ボイド率）の相違は実際には５％よりも大きくなっている。
【００４２】
また、実施例と比較例で、半導体素子、はんだ層および基板の断面を切り出してその断面写真を撮像した。図４ａは実施例のものであり、これは、上記液相冷熱サイクル試験を実施した後の断面を示したものであり、図４ｂは比較例のものであって、液相冷熱サイクル試験をおこなっていない断面を示したものである。
【００４３】
図４ａより、はんだ層と基板の界面には金属間化合物の層は形成されておらず、はんだ層のＳｎ金属と基板のＡｌ金属が金属結合していることが確認できる。なお、この写真図で示す実施例は液相冷熱サイクル試験後のものであることから、冷熱サイクル試験によって生じたクラックを示す黒色の領域が確認できるが、冷熱サイクル試験前の状態においてはこのようなクラックは当然に生じていない。
【００４４】
一方、図４ｂより、基板とはんだ層の間には６μｍほどの厚みのＮｉメッキ層が形成され、さらにその表面にＳｎ−Ｎｉ系の金属間化合物の層が形成されており、この金属間化合物の層が冷熱サイクル過程でのクラック起点となり易く、界面強度を低下させる大きな要因となっている。
【００４５】
このように、本発明の製造方法を適用することで、基板とはんだ層の界面に金属間化合物を生成させない、もしくはその生成量を極めて少なくすることができ、双方の素材金属の金属結合を促進させることによって界面の接合強度が極めて高く、高耐久な半導体装置を得ることができる。
【００４６】
以上、本発明の実施の形態を図面を用いて詳述してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲における設計変更等があっても、それらは本発明に含まれるものである。
【符号の説明】
【００４７】
１…基板、１ａ…はんだ層側の表面、２…薄膜、３…はんだ層、３’…はんだペースト、４…薄膜、５…半導体素子、６…基板とはんだ層の界面、７…半導体素子とはんだ層の界面、１０…半導体装置
【図１】
2012142320.tif 000003
【図２】
2012142320.tif 000004
【図３】
2012142320.tif 000005
【図４】
2012142320.tif 000006