(57)【要約】      （修正有）【課題】挿入損失およびチップサイズの増大を生じることなく、歪特性に優れた高周波スイッチおよび高周波モジュールを提供する。【解決手段】高周波スイッチであって、高周波信号を入出力するための複数の入出力端子１０１〜１０３と、２つの入力端子１０１、１０３間に設けられた基本スイッチ部１０４、１０５と、基本スイッチ部１０４、１０５の導通および遮断を制御するための制御電圧が入力される制御端子１０６、１０７とを備え、基本スイッチ部１０４、１０５は、メアンダ形状のゲート電極を有するメアンダ型のＦＥＴ１１０〜１１３及びＦＥＴ１２０〜１２３が多段に接続されて形成され、ＦＥＴ１１０〜１１３、及び１２０〜１２３のうち、入出力端子１０３からの電気的距離が最も短いＦＥＴ１１３、及び１２０のフィンガー長は、他のＦＥＴ１１０〜１１２、及び１２１〜１２３のフィンガー長よりも短い。【選択図】図１Ｂ
2012104615.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を入出力するための複数の入出力端子と、
前記複数の入出力端子の１つと接地端子との間、あるいは、前記複数の入出力端子のうちの２つの入出力端子の間に設けられた基本スイッチ部と、
前記基本スイッチ部の導通および遮断を制御するための制御電圧が入力される制御端子とを備え、
前記基本スイッチ部は、メアンダ形状または櫛形状のゲート電極を有するメアンダ型または櫛型の電界効果トランジスタが多段に接続されており、
前記基本スイッチ部の有する複数の前記電界効果トランジスタのうち、一の電界効果トランジスタのフィンガー長は、前記基本スイッチ部の一端に接続された前記入出力端子との電気的距離が、前記入出力端子と前記一の電界効果トランジスタとの電気的距離より長い位置にある他の電界効果トランジスタのフィンガー長よりも短い
高周波スイッチ。
【請求項２】
前記複数の入出力端子の一つと接地端子との間に設けられた前記基本スイッチ部は、
直列に接続された複数のメアンダ型または櫛型の前記電界効果トランジスタと、
一端がいずれかの前記電界効果トランジスタのゲート電極に接続され、他端が前記制御端子に接続された複数の抵抗素子とを備え、
前記複数の入出力端子の一つと接地端子との間に設けられた前記基本スイッチ部の有する複数の前記電界効果トランジスタのうち、前記基本スイッチ部の一端に接続された前記入出力端子から電気的距離が最短の位置にある電界効果トランジスタのフィンガー長は、前記入出力端子から電気的距離がより長い位置にある残余の前記電界効果トランジスタのフィンガー長よりも短い
請求項１に記載の高周波スイッチ。
【請求項３】
前記複数の入出力端子の一つと接地端子との間に設けられた前記基本スイッチ部は、直列に接続されたｎ個（ｎは２以上の整数）の前記電界効果トランジスタを備え、
前記基本スイッチ部の一端に接続された前記入出力端子から数えてｉ番目（ｉは１以上ｎ以下の整数）の前記電界効果トランジスタのフィンガー長をＦＬ（ｉ） としたとき、
ＦＬ（１） ＜ ＦＬ（２）≦ … ≦ ＦＬ（ｎ−１）≦ ＦＬ（ｎ）
を満たす
請求項２に記載の高周波スイッチ。
【請求項４】
前記複数の入出力端子のうちの２つの入出力端子の間に設けられた前記基本スイッチ部は、
直列に接続された複数のメアンダ型または櫛型の前記電界効果トランジスタと、
一端がいずれかの前記電界効果トランジスタのゲート電極に接続され、他端が前記制御端子に接続された複数の抵抗素子とを備え、
前記複数の入出力端子のうちの２つの入出力端子の間に設けられた前記基本スイッチ部が遮断状態であるときに、前記２つの入出力端子のうち信号電力が印加される側の入出力端子を遮断時活性端子とするとき、前記基本スイッチ部の有する複数の前記電界効果トランジスタのうち、前記遮断時活性端子から電気的距離が最も短い位置にある電界効果トランジスタのフィンガー長は、前記遮断時活性端子から電気的距離がより長い位置にある残余の前記電界効果トランジスタのフィンガー長よりも短い
請求項１に記載の高周波スイッチ。
【請求項５】
前記複数の入出力端子のうちの２つの入出力端子の間に設けられた前記基本スイッチ部は、直列接続されたｎ個（ｎは２以上の整数）の電界効果トランジスタを備え、
前記遮断時活性端子から数えてｉ番目（ｉは１以上ｎ以下の整数）の前記電界効果トランジスタのフィンガー長をＦＬ（ｉ）としたとき、
ＦＬ（１） ＜ ＦＬ（２）≦ … ≦ ＦＬ（ｎ−１）≦ ＦＬ（ｎ）
を満たす
請求項４に記載の高周波スイッチ。
【請求項６】
請求項２または３に記載の、前記複数の入出力端子の一つと接地端子との間に設けられた前記基本スイッチ部と、請求項４または５に記載の、前記複数の入出力端子のうちの２つの入出力端子の間に設けられた前記基本スイッチ部とが任意に組み合わされ、前記複数の入出力端子間で任意に高周波信号の流れが切り替わるように構成された
高周波スイッチ。
【請求項７】
第１〜第３の入出力端子と、
第１および第２の接地端子と、
第１および第２の制御端子と、
前記第１の入出力端子と前記第３の入出力端子との間に接続された第１のトランスファースイッチと、
前記第２の入出力端子と前記第３の入出力端子との間に接続された第２のトランスファースイッチと、
前記第１の入出力端子と前記第１の接地端子との間に接続された第１のシャントスイッチと、
前記第２の入出力端子と前記第２の接地端子との間に接続された第２のシャントスイッチとを備え、
前記第１のトランスファースイッチと前記第２のシャントスイッチとが、前記第１の制御端子から入力される第１の制御信号によって同時に導通または遮断され、前記第２のトランスファースイッチと前記第１のシャントスイッチとが、前記第２の制御端子から入力される第２の制御信号によって同時に導通または遮断されることで、前記第１および第３の入出力端子間の高周波信号経路と、前記第２および第３の入出力端子間の高周波信号経路とが排他的に形成される単極双投型の高周波スイッチであって、
前記第１および第２のトランスファースイッチは、請求項４または５に記載の、前記複数の入出力端子のうちの２つの入出力端子の間に設けられた前記基本スイッチ部により形成され、
前記第１および第２のシャントスイッチは、請求項２または３に記載の、前記複数の入出力端子の一つと接地端子との間に設けられた前記基本スイッチ部により形成される
高周波スイッチ。
【請求項８】
前記電界効果トランジスタは、ソース電極とドレイン電極との間に少なくとも２本のゲート電極を有するマルチゲート型電界効果トランジスタである
請求項１〜７のうちいずれか１項に記載の高周波スイッチ。
【請求項９】
高周波信号が入力される第１端子と、
増幅された高周波信号を出力する第２端子と、
高周波信号を増幅する第１の増幅器と、
高周波信号を増幅する第２の増幅器と、
第１入力端子、第１出力端子及び第２出力端子を備え、前記第１入力端子が前記第１端子に接続され、前記第１出力端子が前記第１の増幅器の入力端に接続され、前記第２出力端が前記第２の増幅器の入力端に接続された第１の高周波スイッチと、
第２入力端子、第３入力端子及び第３出力端子を備え、前記第３出力端子が前記第２端子に接続され、前記第２入力端子が前記第１の増幅器の出力端に接続され、前記第３入力端子が前記第２の増幅器の出力端に接続された第２の高周波スイッチとを備え、
前記第１および第２の増幅器は排他的に動作し、前記第１の増幅器の動作中には、前記第１の高周波スイッチの前記第１入力端子と前記第１出力端子とが導通状態となり、かつ、前記第２の高周波スイッチの前記第２入力端子と前記第３出力端子とが導通状態となり、一方、前記第２の増幅器の動作中には、前記第１の高周波スイッチの前記第１入力端子と前記第２出力端子とが導通状態となり、かつ、前記第２の高周波スイッチの前記第３入力端子と前記第３出力端子とが導通状態となるように制御される、高周波信号を増幅する高周波モジュールであって、
前記第１および第２の高周波信号スイッチの少なくとも一方は、請求項１〜８のうちいずれか１項に記載の高周波スイッチで構成される
高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタによって導通および遮断を制御するスイッチに関し、とりわけ高周波信号を断続する高周波スイッチおよび高周波モジュールに関する。
【背景技術】
【０００２】
一般に、携帯電話機などの移動体通信機器では、小型化の観点から送信と受信とで１個のアンテナを共用する構成が用いられることが多い。このような構成の場合、送信時と受信時とでアンテナに接続する内部回路を切り替える必要があり、その切り替えには高周波スイッチが用いられる。また、アンテナとの接続に限らず、通信方式や出力電力に応じて回路内部における高周波信号経路の切り替えを行う場合においても、高周波スイッチが使用される。この高周波スイッチは、通信に悪影響を及ぼす妨害波の発生を抑制しつつ、大電力の高周波信号を断続する必要がある。さらに、送信時の消費電力低減や受信時の受信感度向上の観点から、挿入損失を低く抑える必要がある。したがって、高周波スイッチに用いられるスイッチング素子には、送受信時の良好な歪特性、高い耐電力性および低い挿入損失が求められる。
【０００３】
現在、スイッチング素子には電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が広く採用されている。しかし、ＦＥＴを用いた高周波スイッチは、入力電力が大きくなると歪特性を初めとする高周波特性が劣化するという短所を有している。この短所を改善するために、複数のＦＥＴを直列に多段接続することで各々のＦＥＴに加わる電力を分散させ、大電力入力時における高周波特性の劣化を抑制する技術が提案されている（特許文献１）。
【０００４】
以下に、従来技術に係る高周波スイッチについて図８を参照して説明する。図８は、従来技術を用いた高周波スイッチの回路図の一例である。同図に記載された高周波スイッチは、単極双投（ＳＰＤＴ： Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）の２入力１出力の回路構成となっている。
【０００５】
高周波スイッチ８００は、入出力端子８０１、入出力端子８０２および入出力端子８０３と、各入出力端子間に設けられた基本スイッチ部８０４および基本スイッチ部８０５とを備える。
【０００６】
基本スイッチ部８０４および基本スイッチ部８０５は、複数のＦＥＴが多段に接続されて成る。すなわち、基本スイッチ部８０４は４個のＦＥＴから成り、ＦＥＴ８１０〜ＦＥＴ８１３のドレインとソースが順に直列に接続され、ＦＥＴ８１０のソースが入出力端子８０１に接続され、ＦＥＴ８１３のドレインが入出力端子８０３に接続される。また、ＦＥＴ８１０〜ＦＥＴ８１３の各ゲートは、それぞれ、抵抗素子８３１を介して制御端子８０６に接続される。
【０００７】
同様に、基本スイッチ部８０５はＦＥＴ８２０〜ＦＥＴ８２３が多段に直列に接続されて形成される。また、ＦＥＴ８２０〜ＦＥＴ８２３の各ゲートは、それぞれ、抵抗素子８３１を介して制御端子８０７に接続される。さらに、ＦＥＴ８１０〜ＦＥＴ８２３は、すべて同一ゲート幅および同一フィンガー長を有している。
【０００８】
ここで、ＦＥＴのフィンガー長について補足する。高周波スイッチに用いられるＦＥＴは、占有面積を小さくするためにメアンダ型ＦＥＴが広く用いられている。
【０００９】
図９は、メアンダ型ＦＥＴの平面図の一例である。同図に記載されたメアンダ型ＦＥＴは、櫛型形状のソース電極９００と、ソース電極９００と指状部が互いに組み合わさるように対向して配置された櫛型形状のドレイン電極９０１と、ソース電極９００とドレイン電極９０１の間を這う様に形成されたメアンダ形状のゲート電極９０２とで形成されている。すなわち、ソース電極９００およびドレイン電極９０１の指状部はそれぞれの指状部の基部となる共通部９２１で接続されている。また、ゲート電極９０２は、隣り合う指状部と平行な部分が、屈曲部９２０で接続されている。ここで、フィンガー長９３０は、ソース電極９００およびドレイン電極９０１の指状部における長手方向の対向長で定義される。なお、ＦＥＴの周囲には素子と素子とを互いに電気的に分離するための素子分離領域９１０が形成されている。
【００１０】
以下に、図８に示す従来技術に係る高周波スイッチの動作について、ＦＥＴがディプレッション型である場合を例に説明する。入出力端子８０１から高周波信号を入力し、入出力端子８０３から出力する場合には、制御端子８０６に、例えば、３Ｖ程度のオン電圧を印加し、制御端子８０７に、例えば、０Ｖ程度のオフ電圧を印加して、ＦＥＴ８１０〜ＦＥＴ８１３を導通状態にし、ＦＥＴ８２０〜ＦＥＴ８２３を遮断状態にする。入出力端子８０１から入力された高周波信号は、導通状態となっているＦＥＴ８１０〜ＦＥＴ８１３を介し、入出力端子８０３より出力される。このとき、遮断状態となっているＦＥＴ８２０〜ＦＥＴ８２３にも高周波信号電圧が印加される。このとき、遮断状態であるＦＥＴ８２０〜ＦＥＴ８２３には、それぞれ浮遊容量が発生する。図１０は、従来の高周波スイッチにおける遮断状態のＦＥＴに発生する浮遊容量が付加された回路図である。同図に示されるように、遮断状態であるＦＥＴ８２０〜ＦＥＴ８２３のゲートとソースとの間にはそれぞれ浮遊容量Ｃ８１、Ｃ８３、Ｃ８５およびＣ８７が存在し、ゲートとドレインとの間にはそれぞれ浮遊容量Ｃ８２、Ｃ８４、Ｃ８６およびＣ８８が存在し、ソースとドレインとの間にはそれぞれ浮遊容量Ｃ８９、Ｃ９０、Ｃ９１およびＣ９２が存在する。本従来例においては、ＦＥＴ８２０〜ＦＥＴ８２３の各ゲート幅およびフィンガー長は等しいため、浮遊容量Ｃ８１からＣ８８の容量値は等しく、また、浮遊容量Ｃ８９からＣ９２の容量値も等しい。したがって、ＦＥＴ８２０〜ＦＥＴ８２３のゲートには、浮遊容量Ｃ８１からＣ８８により、概ね８等分に分圧された高周波信号電圧が印加される。同様に、ＦＥＴ８２０〜ＦＥＴ８２３の各ドレインとソースとの間には、浮遊容量Ｃ８９からＣ９２により４等分に分圧された高周波信号電圧が、直流電圧に重畳して印加される。
【００１１】
ここで、遮断状態のＦＥＴに高周波信号を印加した際の高調波歪について説明する。ＦＥＴが遮断状態を保つためには、ゲート―ドレイン間およびゲート―ソース間に印加される高周波電圧および直流電圧の和がＦＥＴの閾値電圧以下である必要がある。前述の通り、遮断状態のＦＥＴに高周波信号電圧が印加されると、ゲート―ドレイン間、ゲート―ソース間に高周波電圧が印加される。入力電力が大きくなると、高周波電圧振幅が大きくなり、ゲート―ドレイン間およびゲート―ソース間の電圧が閾値電圧に近づき、十分に遮断状態を維持することが出来なくなる。このとき、遮断状態のＦＥＴを介して高周波信号の一部が漏洩することで高周波信号波形が崩れ、高調波歪が発生する。したがって、従来技術ではＦＥＴを多段に接続して高周波信号電圧を分圧することで、ゲート―ソース間およびゲート―ドレイン間に印加される電圧が閾値電圧を越えにくくし、高調波歪の発生を抑制している。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特許第３７３６３５６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、前述した従来技術のように、直列に接続するＦＥＴの段数を増やすと、導通状態での挿入損失が増大するという弊害が発生する。また、別の手段として、閾値電圧を大きくする方法が考えられる。しかし、閾値電圧を大きくするとオン抵抗が増大し、導通状態での挿入損失が大きくなるという弊害が発生する。さらに別の手段として、印加される高周波信号電圧に対して十分に大きな直流電圧をゲート―ドレイン間およびゲート―ソース間に印加する方法が考えられる。しかし、ＦＥＴのゲート―ドレイン間およびゲート―ソース間の電位差が大きくなるため、ゲートリーク電流が増大し、消費電流が増大するという弊害が発生する。さらに、各端子に印加できる最大電圧は、高周波スイッチに電圧を供給する電源や電源回路等の制限により、十分に大きな電圧に設定することが出来ないことも多い。
【００１４】
以上のように、ＦＥＴの高調波歪の抑制には種々のトレードオフが伴い、ＦＥＴの接続段数を増やすと、オン抵抗が上昇するので挿入損失が増大し、また、チップサイズの増大やそれに伴うコスト上昇を招くという課題がある。
【００１５】
本発明は、上記課題に鑑み、挿入損失およびチップサイズの増大を生じることなく、歪特性に優れた高周波スイッチおよび高周波モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために、本発明の一態様に係る高周波スイッチは、高周波信号を入出力するための複数の入出力端子と、前記複数の入出力端子の１つと接地端子との間、あるいは、前記複数の入出力端子のうちの２つの入出力端子の間に設けられた基本スイッチ部と、前記基本スイッチ部の導通および遮断を制御するための制御電圧が入力される制御端子とを備え、前記基本スイッチ部は、メアンダ形状または櫛形状のゲート電極を有するメアンダ型または櫛型の電界効果トランジスタが多段に接続されており、前記基本スイッチ部の有する複数の前記電界効果トランジスタのうち、一の電界効果トランジスタのフィンガー長は、前記基本スイッチ部の一端に接続された前記入出力端子との電気的距離が、前記入出力端子と前記一の電界効果トランジスタとの電気的距離より長い位置にある他の電界効果トランジスタのフィンガー長よりも短いことを特徴とするものである。
【００１７】
基本スイッチ部が多段接続されている場合、高周波信号が印加される入出力端子に近い電界効果トランジスタで発生した歪成分は小さい減衰量で入出力端子に到達するのに対し、当該入出力端子から遠い電界効果トランジスタで発生した歪成分は、遮断状態にある電界効果トランジスタを介して入出力端子に到達する。したがって、入出力端子から電気的距離がより短い位置に接続された電界効果トランジスタで発生した高調波歪ほど、その影響が顕著となる。そこで、多段に接続されたメアンダ型または櫛型の電界効果トランジスタのフィンガー長を不均一にすることで、入出力端子に近い電界効果トランジスタの歪特性を改善し、歪特性に優れた高周波スイッチを実現できる。従来技術に対し、歪特性の改善のみならず、フィンガー長の短縮による小型かつ低挿入損失の付帯的効果も有する。
【００１８】
なお、上述の基本スイッチ部はトランスファースイッチ（一方の端子から入力される高周波信号を他方の端子に流すための信号経路を構成するスイッチ）として利用してもよく、また、入出力端子と接地端子間に接続されたシャントスイッチ（遮断状態のスイッチ回路に漏洩する信号電力を接地電位に逃がすためのスイッチ）としても利用することが出来る。
【００１９】
また、本発明の一態様は、前記複数の入出力端子の一つと接地端子との間に設けられた前記基本スイッチ部は、直列に接続された複数のメアンダ型または櫛型の前記電界効果トランジスタと、一端がいずれかの前記電界効果トランジスタのゲート電極に接続され、他端が前記制御端子に接続された複数の抵抗素子とを備え、前記複数の入出力端子の一つと接地端子との間に設けられた前記基本スイッチ部の有する複数の前記電界効果トランジスタのうち、前記基本スイッチ部の一端に接続された前記入出力端子から電気的距離が最短の位置にある電界効果トランジスタのフィンガー長は、前記入出力端子から電気的距離がより長い位置にある残余の前記電界効果トランジスタのフィンガー長よりも短いことが好ましい。
【００２０】
シャントスイッチとして使用されるスイッチ回路を構成し、かつ、入力端子側の電界効果トランジスタのフィンガー長をより電気的距離が長い位置にある電界効果トランジスタのフィンガー長よりも短くすることで、歪特性の改善に寄与するものである。
【００２１】
また、本発明の他の態様は、前記複数の入出力端子の一つと接地端子との間に設けられた前記基本スイッチ部は、直列に接続されたｎ個（ｎは２以上の整数）の前記電界効果トランジスタを備え、前記基本スイッチ部の一端に接続された前記入出力端子から数えてｉ番目（ｉは１以上ｎ以下の整数）の前記電界効果トランジスタのフィンガー長をＦＬ（ｉ） としたとき、ＦＬ（１） ＜ ＦＬ（２）≦ … ≦ ＦＬ（ｎ−１）≦ ＦＬ（ｎ）を満たすことが好ましい。
【００２２】
多段接続した各電界効果トランジスタの歪特性への影響に応じてフィンガー長を適切に設定することで、歪特性の改善に寄与するものである。
【００２３】
また、本発明の他の態様は、前記複数の入出力端子のうちの２つの入出力端子の間に設けられた前記基本スイッチ部は、直列に接続された複数のメアンダ型または櫛型の前記電界効果トランジスタと、一端がいずれかの前記電界効果トランジスタのゲート電極に接続され、他端が前記制御端子に接続された複数の抵抗素子とを備え、前記複数の入出力端子のうちの２つの入出力端子の間に設けられた前記基本スイッチ部が遮断状態であるときに、前記２つの入出力端子のうち信号電力が印加される側の入出力端子を遮断時活性端子とするとき、前記基本スイッチ部の有する複数の前記電界効果トランジスタのうち、前記遮断時活性端子から電気的距離が最も短い位置にある電界効果トランジスタのフィンガー長は、前記遮断時活性端子から電気的距離がより長い位置にある残余の前記電界効果トランジスタのフィンガー長よりも短いことが好ましい。
【００２４】
トランスファースイッチとして使用されるスイッチ回路を構成し、かつ、複数の入出力端子の内、スイッチ回路が遮断状態のときに信号電力が印加される端子を「遮断時活性端子」と定義して、その遮断時活性端子側の電界効果トランジスタのフィンガー長を、電気的距離がより長い位置にある電界効果トランジスタのフィンガー長よりも短くし、これによって歪特性の改善に寄与するものである。
【００２５】
また、本発明の他の態様は、前記複数の入出力端子のうちの２つの入出力端子の間に設けられた前記基本スイッチ部は、直列接続されたｎ個（ｎは２以上の整数）の電界効果トランジスタを備え、前記遮断時活性端子から数えてｉ番目（ｉは１以上ｎ以下の整数）の前記電界効果トランジスタのフィンガー長をＦＬ（ｉ）としたとき、
ＦＬ（１） ＜ ＦＬ（２）≦ … ≦ ＦＬ（ｎ−１）≦ ＦＬ（ｎ）を満たすことが好ましい。
【００２６】
多段接続した各電界効果トランジスタの歪特性への影響に応じてフィンガー長を適切に設定することで、歪特性の改善に寄与するものである。
【００２７】
また、本発明の他の態様は、前記複数の入出力端子の一つと接地端子との間に設けられた前記基本スイッチ部と、前記複数の入出力端子のうちの２つの入出力端子の間に設けられた前記基本スイッチ部とが任意に組み合わされ、前記複数の入出力端子間で任意に高周波信号の流れが切り替わるように構成されてもよい。
【００２８】
前述の歪特性に優れたトランスファースイッチおよびシャントスイッチを組み合わせることで、任意のトポロジーの高周波スイッチにおいて、歪特性の改善に寄与するものである。
【００２９】
また、本発明の他の態様は、第１〜第３の入出力端子と、第１および第２の接地端子と、第１および第２の制御端子と、前記第１の入出力端子と前記第３の入出力端子との間に接続された第１のトランスファースイッチと、前記第２の入出力端子と前記第３の入出力端子との間に接続された第２のトランスファースイッチと、前記第１の入出力端子と前記第１の接地端子との間に接続された第１のシャントスイッチと、前記第２の入出力端子と前記第２の接地端子との間に接続された第２のシャントスイッチとを備え、前記第１のトランスファースイッチと前記第２のシャントスイッチとが、前記第１の制御端子から入力される第１の制御信号によって同時に導通または遮断され、前記第２のトランスファースイッチと前記第１のシャントスイッチとが、前記第２の制御端子から入力される第２の制御信号によって同時に導通または遮断されることで、前記第１および第３の入出力端子間の高周波信号経路と、前記第２および第３の入出力端子間の高周波信号経路とが排他的に形成される単極双投型の高周波スイッチであって、前記第１および第２のトランスファースイッチは、前記複数の入出力端子のうちの２つの入出力端子の間に設けられた前記基本スイッチ部により形成され、前記第１および第２のシャントスイッチは、前記複数の入出力端子の一つと接地端子との間に設けられた前記基本スイッチ部により形成されることを特徴とする。
【００３０】
これにより、歪特性に優れた高性能の単極双投（ＳＰＤＴ）スイッチを実現することが出来る。
【００３１】
また、本発明の他の態様は、前記電界効果トランジスタは、ソース電極とドレイン電極との間に少なくとも２本のゲート電極を有するマルチゲート型電界効果トランジスタであってもよい。
【００３２】
ソース―ドレイン間に複数のゲート電極を形成したマルチゲート電界効果トランジスタで構成された高周波スイッチに本発明を適用することで、歪特性の改善に寄与するものである。
【００３３】
また、本発明の他の態様は、高周波信号が入力される第１端子と、増幅された高周波信号を出力する第２端子と、高周波信号を増幅する第１の増幅器と、高周波信号を増幅する第２の増幅器と、第１入力端子、第１出力端子及び第２出力端子を備え、前記第１入力端子が前記第１端子に接続され、前記第１出力端子が前記第１の増幅器の入力端に接続され、前記第２出力端が前記第２の増幅器の入力端に接続された第１の高周波スイッチと、第２入力端子、第３入力端子及び第３出力端子を備え、前記第３出力端子が前記第２端子に接続され、前記第２入力端子が前記第１の増幅器の出力端に接続され、前記第３入力端子が前記第２の増幅器の出力端に接続された第２の高周波スイッチとを備え、前記第１および第２の増幅器は排他的に動作し、前記第１の増幅器の動作中には、前記第１の高周波スイッチの前記第１入力端子と前記第１出力端子とが導通状態となり、かつ、前記第２の高周波スイッチの前記第２入力端子と前記第３出力端子とが導通状態となり、一方、前記第２の増幅器の動作中には、前記第１の高周波スイッチの前記第１入力端子と前記第２出力端子とが導通状態となり、かつ、前記第２の高周波スイッチの前記第３入力端子と前記第３出力端子とが導通状態となるように制御される、高周波信号を増幅する高周波モジュールであって、前記第１および第２の高周波信号スイッチの少なくとも一方は、上記記載の高周波スイッチのうちのいずれかの高周波スイッチで構成されることを特徴とする。
【００３４】
本発明に係る高周波スイッチを高周波増幅モジュールに適用することで、歪特性に優れた高周波モジュールを実現することが出来る。
【発明の効果】
【００３５】
本発明によれば、歪特性および挿入損失に優れ、かつ小型な高周波スイッチならびに高周波モジュールを提供することができる。
【図面の簡単な説明】
【００３６】
【図１Ａ】本発明の実施の形態１に係る高周波スイッチの回路図である。
【図１Ｂ】本発明の実施の形態１に係る高周波スイッチの平面図の一例である。
【図２】本発明の実施の形態１に係る高周波スイッチにおける遮断状態のＦＥＴに発生する浮遊容量が付加された回路図である。
【図３Ａ】従来の高周波スイッチと本発明の実施の形態１に係る高周波スイッチとの２次高調波歪特性の比較を表すグラフである。
【図３Ｂ】従来の高周波スイッチと本発明の実施の形態１に係る高周波スイッチとの３次高調波歪特性の比較を表すグラフである。
【図３Ｃ】従来の高周波スイッチと本発明の実施の形態１に係る高周波スイッチとの挿入損失特性の比較を表すグラフである。
【図４】本発明の実施の形態１の変形例を示す高周波スイッチの櫛型ＦＥＴの平面図である。
【図５】本発明の実施の形態２に係る高周波スイッチの回路図である。
【図６】本発明の実施の形態３に係る高周波スイッチの回路図である。
【図７】本発明の実施の形態４に係る高周波モジュールのブロック図である。
【図８】従来技術を用いた高周波スイッチの回路図の一例である。
【図９】メアンダ型ＦＥＴの平面図の一例である。
【図１０】従来の高周波スイッチにおける遮断状態のＦＥＴに発生する浮遊容量が付加された回路図である。
【発明を実施するための形態】
【００３７】
以下、本発明を実施するための最良の形態に関するいくつかの例について、図面を参照しながら説明する。
【００３８】
なお、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数値は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数値に制限されない。またさらに、特に限定されるものではないが、本発明はＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）半導体基板や砒化ガリウムを始めとする化合物半導体基板上に形成された高周波スイッチにおいて、とりわけ好適である。またさらに、本発明を構成する電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）はその種類は特に限定されないが、ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）や、ＭＥＳＦＥＴ（ＭＥｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＦＥＴ）がとりわけ好適である。さらに、以下で例示するＦＥＴの電位固定方法や、直列に多段接続するＦＥＴの段数、スイッチの回路トポロジー等の回路構成は、本発明を具現化するために例示したものに過ぎず、本発明はこれに限定されない。
【００３９】
（実施の形態１）
図１Ａは、本発明の実施の形態１に係る高周波スイッチの回路図である。また、図１Ｂは、本発明の実施の形態１に係る高周波スイッチの平面図の一例である。同図に記載された高周波スイッチ１００は、入出力端子１０１、１０２および１０３と、制御端子１０６および１０７と、ＦＥＴ１１０、１１１、１１２および１１３で構成される基本スイッチ部１０４と、ＦＥＴ１２０、１２１、１２２および１２３で構成される基本スイッチ部１０５とを備える。また、抵抗素子１３１の各々は、一端がＦＥＴのゲート電極に接続され、他端が制御端子１０６及び１０７のいずれかに接続されている。
【００４０】
本実施の形態では、高周波スイッチを構成するＦＥＴのうち、入出力端子１０３側に接続されたＦＥＴ１１３および１２０のフィンガー長を、残余のいずれのＦＥＴのフィンガー長よりも短くしたことを特徴とする。
【００４１】
図１Ａおよび図１Ｂに示す高周波スイッチは、単極双投スイッチ（ＳＰＤＴ）回路として機能する。
【００４２】
入出力端子１０１〜１０３は、それぞれ、高周波信号を入出力するための第１の入出力端子〜第３の入出力端子に相当する。例えば、入出力端子１０１には送信回路が接続され、入出力端子１０２には受信回路が接続され、入出力端子１０３にはアンテナが接続される。
【００４３】
多段接続されたＦＥＴ１１０〜１１３は、基本スイッチ部１０４を構成し、入出力端子１０１と入出力端子１０３との間に設けられる。同様に、多段接続されたＦＥＴ１２０〜１２３は、基本スイッチ部１０５を構成し、入出力端子１０２と入出力端子１０３との間に設けられる。本実施例では、基本スイッチ部１０４および１０５は、共にトランスファースイッチとして使用される。
【００４４】
制御端子１０６および１０７は、それぞれ、基本スイッチ部１０４および１０５の導通および遮断を制御するための制御電圧が入力される。
【００４５】
基本スイッチ部１０４および１０５は、それぞれ、メアンダ形状のゲート電極を有するメアンダ型のＦＥＴ１１０〜１１３およびＦＥＴ１２０〜１２３が多段に接続されて形成されている。
【００４６】
ここで、上述の高周波スイッチの動作を説明するにあたり、ＦＥＴのフィンガー長と電気的特性の関係について補足する。高周波スイッチに用いられるＦＥＴでは、占有面積を小さくする観点から、例えば図９に記載されたようなメアンダ型のＦＥＴ構造が広く用いられる。メアンダ型ＦＥＴでは、櫛型のソース電極およびドレイン電極の間を這うように、メアンダ形状のゲート電極が形成され、ゲート電極の隣り合う指状部同士は屈曲部よって接続される。ここで、屈曲部ではゲート―ソース間およびゲート―ドレイン間距離が非対称になる。この非対称性はドレイン電流の不均一性や耐圧の低下などを招くため好ましくなく、屈曲部の下方に位置する半導体層を素子分離領域とすることが多い。この場合、実効的にトランジスタとして動作する領域は指状部のみであり、屈曲部はドレイン電流の駆動には寄与しない。しかし、屈曲部においてもゲート―ソース間、ゲート―ドレイン間の配線間容量が存在するため、ゲート―ソース間およびゲート―ドレイン間の浮遊容量には寄与する。
【００４７】
ここで、トランジスタとして動作する領域のゲート幅である実効ゲート幅（メアンダ形状のゲート電極のうち、指状部のみの長さ）が等しく、フィンガー長が異なる２つのＦＥＴを考える。実効ゲート幅が等しい場合、フィンガー長が短いＦＥＴの方が屈曲部の数が多くなる。前述の通り、屈曲部はトランジスタ動作、すなわちドレイン電流の駆動には寄与しないが、配線間の寄生容量によって浮遊容量は増大する。したがって、実効ゲート幅が等しく、フィンガー長が短いＦＥＴの方が、屈曲部の数が多くなるので浮遊容量が増大する。一方、ＦＥＴのオン抵抗を考えると、フィンガー長が短いほど配線抵抗が小さくなるため、フィンガー長が短いＦＥＴの方がオン抵抗は小さくなる。
【００４８】
また、屈曲部の下方に位置する半導体層を素子分離領域としない場合、屈曲部もトランジスタとして動作する。しかし、その非対称性から指状部に比べドレイン電流密度が低下する。したがって、同等のドレイン電流の駆動能力を得るためには、屈曲部が多いＦＥＴほどゲート幅を大きくする必要がある。したがって、ゲート幅の増大に伴い、浮遊容量が増大する。なお、フィンガー長の短縮により配線抵抗が小さくなる効果がある点は同様である。
【００４９】
以上の観点から、ＦＥＴのフィンガー長は短いほど浮遊容量が大きく、オン抵抗が小さくなる傾向にある。
【００５０】
以下、上記観点を踏まえ、図１Ａおよび図１Ｂに記載された高周波スイッチにおいて、入出力端子１０１から入出力端子１０３に高周波信号を伝送する場合を例に、その動作を説明する。
【００５１】
制御端子１０６にはオン電圧が印加され、制御端子１０７にはオフ電圧が印加される。このとき、基本スイッチ部１０４を構成するＦＥＴ１１０〜１１３は導通状態となり、基本スイッチ部１０５を構成するＦＥＴ１２０〜１２３は遮断状態となる。すなわち、入出力端子１０１と入出力端子１０３との間は短絡状態、入出力端子１０２と入出力端子１０３との間は開放状態となり、入出力端子１０１から入力された高周波信号は、入出力端子１０３に伝送される。このとき、遮断状態となっているＦＥＴ１２０〜ＦＥＴ１２３にも高周波信号電圧が印加され、遮断状態であるＦＥＴ１２０〜ＦＥＴ１２３には、それぞれ浮遊容量が発生する。図２は、本発明の実施の形態１に係る高周波スイッチにおける遮断状態のＦＥＴに発生する浮遊容量が付加された回路図である。同図に示されるように、遮断状態のＦＥＴ１２０〜１２３のゲート―ソース間にはそれぞれ浮遊容量Ｃ１、Ｃ３、Ｃ５、Ｃ７が存在し、ゲート―ドレイン間にはそれぞれ浮遊容量Ｃ２、Ｃ４、Ｃ６、Ｃ８が存在し、ソース―ドレイン間にはそれぞれ浮遊容量Ｃ９、Ｃ１０、Ｃ１１、Ｃ１２が存在する。したがって、ＦＥＴ１２０〜１２３のゲート―ソース間およびゲート―ドレイン間には浮遊容量Ｃ１〜Ｃ８の容量値に応じ分圧された高周波電圧が印加される。この高周波電圧によって、ゲート―ドレイン間またはゲート―ソース間電位差が閾値電圧に近づくと、遮断状態のＦＥＴを介して高周波信号が漏洩し始め、高調波歪が発生する。
【００５２】
ところで、高周波信号が出力される入出力端子１０３に最も近いＦＥＴ１２０で発生した歪成分は、減衰することなく入出力端子１０３に到達するのに対し、ＦＥＴ１２１で発生した歪成分は、遮断状態にあるＦＥＴ１２０を介して入出力端子１０３に到達する。すなわち、ＦＥＴ１２１で発生した高調波歪がＦＥＴ１２０によって減衰されるため、ＦＥＴ１２０で発生した高調波歪に比べて入出力端子１０３から出力される高周波信号への影響は小さい。同様に、ＦＥＴ１２２で発生した高調波歪は、ＦＥＴ１２０及び１２１によって、また、ＦＥＴ１２３で発生した高調波歪は、ＦＥＴ１２０〜１２２によって減衰される。すなわち、入出力端子から電気的距離がより短い位置に接続されたＦＥＴで発生した高調波歪ほど、その影響が顕著となる。
【００５３】
そこで、本実施の形態では、高周波信号に対して高調波歪の影響を最も及ぼすＦＥＴ１２０のフィンガー長を、残余のＦＥＴ１２１〜１２３に比べて短くすることで、歪特性を改善している。前述したように、ＦＥＴのフィンガー長が短いと浮遊容量が増大する。したがって、ゲート―ソース間の浮遊容量Ｃ２を、Ｃ４、Ｃ６およびＣ８に比して小さく設定し、ゲート―ドレイン間の浮遊容量Ｃ１を、Ｃ３、Ｃ４およびＣ７に比して小さく設定している。したがって、ＦＥＴ１２１〜１２３に比べ、ＦＥＴ１２０のゲート―ドレイン間およびゲート―ソース間に印加される電圧は小さくなる。すなわち、高調波歪特性に最も影響が大きいＦＥＴ１２０の遮断状態の維持が容易になり、歪特性を改善することが出来る。また、フィンガー長を短くすることでオン抵抗が減少し、小型かつ低挿入損失という付帯的効果も得られる。
【００５４】
なお、上述の説明では、図１Ａおよび図１Ｂの高周波スイッチにおいて入出力端子１０１から入出力端子１０３に高周波信号を伝送する場合を例に動作を説明したが、入出力端子１０２から入出力端子１０３に高周波信号を伝送する場合も同様に考えることができる。すなわち、歪特性を改善するにはＦＥＴ１１０〜１１３のうち、入出力端子１０３側に接続されたＦＥＴ１１３のフィンガー長を、残余のいずれのＦＥＴのフィンガー長よりも短くすれば良い。
【００５５】
そこで、多段に接続されたＦＥＴのフィンガー長を不均一にすることで、入出力端子に近いＦＥＴの歪特性を改善し、歪特性に優れた高周波スイッチを実現できる。
【００５６】
図３Ａ、図３Ｂおよび図３Ｃは、それぞれ、従来の高周波スイッチと本発明の実施の形態１に係る高周波スイッチとの２次高調波歪特性、３次高調波歪特性および挿入損失特性の比較を表すグラフである。なお、比較した高周波スイッチは、共に実効ゲート長が３０００ｕｍであるＦＥＴを、直列に４段接続した構成である。また、従来の高周波スイッチでは、ＦＥＴのフィンガー長は全て８０ｕｍであり、本実施の形態に係る高周波スイッチでは、ＦＥＴ１１３およびＦＥＴ１２０のフィンガー長は４０ｕｍであり残余のＦＥＴのフィンガー長は８０ｕｍである。本実施の形態に係る高周波スイッチの方が、高調波歪特性及び挿入損失特性に優れることが確認できる。
【００５７】
なお、本実施の形態においては、メアンダ型ＦＥＴの場合を例に説明したが、櫛型ＦＥＴの場合でも本発明は適用可能である。図４は、本発明の実施の形態１の変形例を示す高周波スイッチの櫛型ＦＥＴの平面図である。同図に記載された櫛型ＦＥＴは、櫛形のソース電極４００と、ソース電極４００と指状部が組み合わさるように配置されたドレイン電極４０１と、ソース電極４００およびドレイン電極４０１の指状部と対向するように指状部が形成された櫛型形状のゲート電極４０２とを有する。また、ＦＥＴの周囲には素子と素子とを互いに電気的に分離する素子分離領域４１０が形成される。フィンガー長４３０はソース電極４００およびドレイン電極４０１の指状部における長手方向の対向長で定義される。図４に示されるように、櫛形のゲート電極４０２が素子分離領域上でドレイン電極４０１と交差する交差部４２０には、ゲート―ドレイン間の寄生容量が存在する。したがって、メアンダ型ＦＥＴと同様に、フィンガー長が短いＦＥＴではこの交差部４２０の数が多いため、ゲート―ドレイン間浮遊容量が増大する。したがって、上述のメアンダ型ＦＥＴを用いた例と同様に、フィンガー長を適当に設定することで、歪特性と挿入損失特性を改善することが出来る。なお、櫛型のゲート電極４０２がドレイン電極４０１と交差部を持つのではなく、ソース電極４００と交差部を持つ場合、あるいはドレイン電極４０１およびソース電極４００の両方と交差部を持つ場合であっても、上記観点から本発明が有効であることは言うまでも無い。
【００５８】
（実施の形態２）
本実施の形態では、実施の形態１と異なる点を中心に説明する。実施の形態１と同等の構成、動作および効果は説明を省略する。
【００５９】
図５は、本発明の実施の形態２に係る高周波スイッチの回路図である。同図に記載された高周波スイッチ５００は、入出力端子１０１、１０２および１０３と、制御端子１０６および１０７と、ＦＥＴ５１０、５１１、５１２および５１３で構成される基本スイッチ部５０４と、ＦＥＴ５２０、５２１、５２２および５２３で構成される基本スイッチ部５０５と、ＦＥＴ５３０、５３１、５３２および５３３で構成される基本スイッチ部５０６と、ＦＥＴ５４０、５４１、５４２および５４３で構成される基本スイッチ部５０７とを備える。また、電位固定抵抗５５０の各々は、一端がＦＥＴのソース電極に、他端が同一ＦＥＴのドレイン電極に接続され、各ＦＥＴの直流電位を固定するために接続される。
【００６０】
本実施の形態では、高周波スイッチを構成する多段に接続されたＦＥＴのうち、入出力端子１０３に対する電気的距離が短いＦＥＴから順に、徐々にフィンガー長を長くすることを特徴とする。図５に示す高周波スイッチは、単極双投型の高周波スイッチであり、単極双投スイッチ（ＳＰＤＴ）回路として機能する。
【００６１】
入出力端子１０１〜１０３は、それぞれ、高周波信号を入出力するための第１〜第３の入出力端子であり、例えば、入出力端子１０１には送信回路が接続され、入出力端子１０２には受信回路が接続され、入出力端子１０３にはアンテナが接続される。
【００６２】
多段接続されたＦＥＴ５１０〜５１３は、基本スイッチ部５０４を構成し、入出力端子１０１と入出力端子１０３との間に設けられている。同様に、ＦＥＴ５２０〜５２３は、基本スイッチ部５０５を構成し、入出力端子１０２と入出力端子１０３との間に設けられている。多段接続されたＦＥＴ５３０〜５３３は、基本スイッチ部５０６を構成し、入出力端子１０１と第１の接地端子である接地端子５６０との間に設けられている。同様に、多段接続されたＦＥＴ５４０〜５４３は、基本スイッチ部５０７を構成し、入出力端子１０２と第２の接地端子である接地端子５６１との間に設けられている。
【００６３】
本実施の形態では、基本スイッチ部５０４および５０５は、それぞれ、第１および第２のトランスファースイッチとして使用され、基本スイッチ部５０６および５０７は、それぞれ、第１および第２のシャントスイッチとして使用される。
【００６４】
以下、本実施の形態に係る高周波スイッチ５００において、入出力端子１０１から入出力端子１０３に高周波信号を伝送する場合を例に、その動作を説明する。第１の制御端子である制御端子１０６にはオン電圧が、第２の制御端子である制御端子１０７にはオフ電圧が印加される。このとき、基本スイッチ部５０４を構成するＦＥＴ５１０〜５１３および基本スイッチ部５０７を構成するＦＥＴ５４０〜５４３は導通状態となり、基本スイッチ部５０５を構成するＦＥＴ５２０〜５２３および基本スイッチ部５０６を構成するＦＥＴ５３０〜５３３は遮断状態となる。すなわち、入出力端子１０１と入出力端子１０３との間および入出力端子１０２と接地端子５６１との間は短絡状態となり、入出力端子１０２と入出力端子１０３との間および入出力端子１０１と接地端子５６０との間は開放状態となり、入出力端子１０１から入力された高周波信号は、入出力端子１０３に伝送される。なお、基本スイッチ部５０７は、入出力端子１０２への高周波信号の漏洩を防止する観点から導通状態となり、シャントスイッチとして機能する。このとき、前述したように、遮断状態にあるＦＥＴのうち、入出力端子１０３から電気的距離がより短い位置に接続されたＦＥＴで発生した高調波歪ほど、その影響が顕著となる。したがって、多段に接続されたＦＥＴ５２０〜５２３およびＦＥＴ５３０〜５３３のうち、それぞれ入出力端子１０３から電気的距離がより短い位置にあるＦＥＴほどフィンガー長を短くすることで、歪特性を改善することが出来る。すなわち、基本スイッチ部５０５においてはＦＥＴ５２０、ＦＥＴ５２１、ＦＥＴ５２２、ＦＥＴ５２３の順に（ＦＥＴ５２０のフィンガー長が最小となるように）フィンガー長を徐々に長くすればよく、基本スイッチ部５０６においてはＦＥＴ５３０、ＦＥＴ５３１、ＦＥＴ５３２、ＦＥＴ５３３の順に（ＦＥＴ５３０のフィンガー長が最小となるように）フィンガー長を徐々に長くすればよい。
【００６５】
なお、上記説明では、高周波スイッチ５００において、入出力端子１０１から入出力端子１０３に高周波信号を伝送する場合を例に動作を説明したが、入出力端子１０２から入出力端子１０３に高周波信号を伝送する場合も同様に考えることができる。すなわち、歪特性を改善するには、基本スイッチ部５０４においてはＦＥＴ５１３、ＦＥＴ５１２、ＦＥＴ５１１、ＦＥＴ５１０の順に（ＦＥＴ５１３のフィンガー長が最小となるように）フィンガー長を徐々に長くすればよく、基本スイッチ部５０７においてはＦＥＴ５４０、ＦＥＴ５４１、ＦＥＴ５４２、ＦＥＴ５４３の順に（ＦＥＴ５４０のフィンガー長が最小となるように）フィンガー長を徐々に長くすればよい。
【００６６】
本実施の形態に係る高周波スイッチ５００は、実施の形態１に係る高周波スイッチ１００に比べ、直列に接続したＦＥＴのフィンガー長を個別に最適化することで、高調波歪の発生を、より抑制することが出来る。また、フィンガー長を短くすることで配線抵抗が減少し、挿入損失が改善する付帯的効果に関しても同様に得られる。
【００６７】
また、本実施の形態で例示したように、本発明はトランスファースイッチ、シャントスイッチを問わず適用可能である。すなわち、トランスファースイッチの場合、遮断状態のときに高周波信号電力が印加される側の入出力端子を遮断時活性端子と定義したとき、その遮断時活性端子から電気的距離がより短い位置にあるＦＥＴほどフィンガー長を短くすることで、歪特性を改善することが出来る。また、シャントスイッチの場合、入出力端子から電気的距離がより短い位置にあるＦＥＴほどフィンガー長を短くすることで、歪特性を改善することが出来る。なお、本実施例では全ての基本スイッチ部において本発明を適用したが、一部の基本スイッチ部にのみ適用してもよい。
【００６８】
さらに、本実施の形態では、本発明に係るＦＥＴをトランスファースイッチとシャントスイッチの両方に適用する一例として単極双投スイッチ（ＳＰＤＴ）回路を例示したが、回路トポロジーはこれに限定されない。すなわち、本発明に係るトランスファースイッチおよびシャントスイッチを任意に組み合わせることで、種々の回路トポロジーを持った高周波スイッチに展開可能である。
【００６９】
また、さらに、多段に接続されたＦＥＴにおいて、各ＦＥＴのフィンガー長を必ずしも異にする必要は無く、同一フィンガー長のＦＥＴが存在してもよい。すなわち、トランスファースイッチの場合、遮断時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴのフィンガー長をＦＬ（ｉ）としたとき、（式１）が成立すれば本発明の効果を得ることができる。
【００７０】
ＦＬ（１） ＜ ＦＬ（２）≦ … ≦ ＦＬ（ｎ−１）≦ ＦＬ（ｎ） …  （式１）
【００７１】
また、シャントスイッチの場合、入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴのフィンガー長をＦＬ（ｉ）としたとき、（式２）が成立すれば本発明の効果を得ることができる。
【００７２】
ＦＬ（１） ＜ ＦＬ（２）≦ … ≦ ＦＬ（ｎ−１）≦ ＦＬ（ｎ） …  （式２）
【００７３】
（実施の形態３）
本実施の形態では、実施の形態１と異なる点を中心に説明する。実施の形態１と同等の構成、動作および効果は説明を省略する。
【００７４】
図６は、本発明の実施の形態３に係る高周波スイッチの回路図である。同図に記載された高周波スイッチ６００は、入出力端子１０１、１０２および１０３と、第２の制御端子１０６および１０７と、ＦＥＴ６１０および６１１で構成される基本スイッチ部６０４と、ＦＥＴ６２０および６２１で構成される基本スイッチ部６０５とを備える。
【００７５】
本実施の形態では、高周波スイッチ６００を構成するＦＥＴに、ソース電極とドレイン電極との間に少なくとも２本のゲート電極を有するマルチゲート型ＦＥＴを用いることを特徴とする。図６に示す高周波スイッチは、単極双投スイッチ（ＳＰＤＴ）回路として機能する。
【００７６】
入出力端子１０１〜１０３は、高周波信号を入出力するための端子であり、例えば、入出力端子１０１には送信回路が接続され、入出力端子１０２には受信回路が接続され、入出力端子１０３にはアンテナが接続される。
【００７７】
多段接続されたＦＥＴ６１０および６１１は、基本スイッチ部６０４を構成し、入出力端子１０１と入出力端子１０３との間に設けられている。同様に、ＦＥＴ６２０および６２１は、基本スイッチ部６０５を構成し、入出力端子１０２と入出力端子１０３との間に設けられている。
【００７８】
基本スイッチ部６０４および６０５は、トランスファースイッチとして使用される。
【００７９】
図６に記載された高周波スイッチ６００の動作は、実施の形態１に係る高周波スイッチ１００と同様である。高調波歪特性を改善するには、多段に接続されたＦＥＴ６１０および６１１、ならびに、ＦＥＴ６２０および６２１のうち、それぞれ、入出力端子１０３から電気的距離が短い位置にあるＦＥＴのフィンガー長を短くすればよい。すなわち、基本スイッチ部６０４においてはＦＥＴ６１１のフィンガー長を短くし、基本スイッチ部６０５においてはＦＥＴ６２０のフィンガー長を短くすればよい。
【００８０】
一般に、小型化や挿入損失等の改善のために、図６に示されるようなマルチゲートＦＥＴを用いて高周波スイッチを構成することがある。本発明はこのような高周波スイッチにも適用可能である。
【００８１】
なお、本実施の形態では、ソース―ドレイン間のゲート本数が２本の場合を例示したが、ゲート本数に依らず、本発明の効果が得られる事は言うまでも無い。また、マルチゲートＦＥＴの種類には特に制限はなく、例えば各ゲート間に半導体層の電位を固定するための導電層を具備したＦＥＴでもよい。
【００８２】
（実施の形態４）
携帯電話機などの移動体通信端末では、消費電力を低減するために、基地局との距離に応じて増幅器の出力電力が制御されている。すなわち、増幅器の出力電力は基地局が近距離の場合は低く、遠距離の場合は高く制御される。ところで、増幅器は理論的に出力電力によって効率が変動するため、全ての出力電力に対して最大効率を得る事はできない。
【００８３】
高い効率が得られる出力電力レンジを拡大する手段として、出力電力に応じて使用する増幅器を切り換える技術が知られている。本実施の形態は、このような切り換え型増幅器に対して本発明に係るスイッチング素子を適用した形態である。
【００８４】
図７は、本発明の実施の形態４に係る高周波モジュールのブロック図である。同図に記載された高周波モジュール７００は、入力端子７０１と、出力端子７０２と、電源端子７０３と、増幅器７０４および７０５と、本発明に係る高周波スイッチ７０６および７０７と、整合回路７０８および７０９と、電源回路７１０とを備える。
【００８５】
高周波スイッチ７０６は、第１入力端子、第１出力端子及び第２出力端子を備える１入力２出力のＳＰＤＴ回路であり、第１入力端子は第１端子である入力端子７０１に接続され、第１出力端子は整合回路７０８を介し第１の増幅器である増幅器７０４の入力端に接続され、第２出力端子は整合回路７０９を介し第２の増幅器である増幅器７０５の入力端に接続された第１の高周波スイッチである。
【００８６】
高周波スイッチ７０７は、第２入力端子、第３入力端子及び第３出力端子を備える２入力１出力のＳＰＤＴ回路であり、第３出力端子は第２端子である出力端子７０２に接続され、第２入力端子は増幅器７０４の出力端に接続され、第３入力端子は増幅器７０５の出力端に接続された第２の高周波スイッチである。
【００８７】
整合回路７０８および７０９はインピーダンスの整合をとり、それぞれ、増幅器７０４および７０５の出力および効率を調整するために装荷される。
【００８８】
電源回路７１０は、電源端子７０３に印加される電源電圧を増幅器７０４および７０５の動作に適したバイアスに変換するために設けられている。
【００８９】
増幅器７０４および７０５は、それぞれ、異なる出力電力で最大効率が得られるように設計されている。ここでは、増幅器７０４は低出力時に、また、増幅器７０５は高出力時に最大効率が得られるように設計された場合を例に説明する。このとき、低出力時は増幅器７０４が動作状態かつ増幅器７０５が休止状態となり、高周波スイッチ７０６は第１入力端子と第１出力端子とが導通状態となっており、高周波スイッチ７０７は第２入力端子と第３出力端子とが導通状態となっている。一方、高出力時は増幅器７０４が休止状態かつ増幅器７０５が動作状態となり、高周波スイッチ７０６は第１入力端子と第２出力端子とが導通状態となっており、高周波スイッチ７０７は第３入力端子と第３出力端子とが導通状態となっている。このような構成とすることで、広い出力電力レンジで高い効率を実現することが出来る。
【００９０】
つまり、高周波モジュール７００は、増幅器７０４および７０５が排他的に動作し、増幅器７０４の動作中には、高周波スイッチ７０６の第１入力端子と第１出力端子とが導通状態となり、かつ、高周波スイッチ７０７の第２入力端子と第３出力端子とが導通状態となり、一方、増幅器７０５の動作中には、高周波スイッチ７０６の第１入力端子と第２出力端子とが導通状態となり、かつ、高周波スイッチ７０７の第３入力端子と第３出力端子とが導通状態となるように制御される。
【００９１】
そして、高周波スイッチ７０６および７０７は、例えば、それぞれ、実施の形態２に係る高周波スイッチ５００で構成されている。
【００９２】
上述の通り、本発明はアンテナと内部回路の間に装荷される高周波スイッチのみでなく、このような内部回路における経路切り替え用の高周波スイッチにおいても好適である。本発明を適用することで、高調波歪特性の改善や増幅器の効率向上に寄与する。
【００９３】
なお、上述した高周波モジュール７００の構成は、本発明に係る高周波スイッチの適用例を例示したものであり、本発明が上記構成に限定されるわけではない。例えば、増幅器の段数や高周波スイッチおよび整合回路の結線、個数などは適宜変更してもよい。さらに、例えば通信方式ごとに増幅器を切り替える高周波モジュールにおける経路切り換え用高周波スイッチにも適用可能である。またさらに、アンテナと送受信回路を切り替える高周波スイッチと、送信信号を増幅する増幅器や受信信号を増幅する増幅器とで構成されるような高周波モジュールであっても、本発明を適用可能であることは言うまでも無い。
【００９４】
以上、本発明の高周波スイッチおよび高周波モジュールについて、実施の形態に基づいて説明してきたが、本発明に係る高周波スイッチおよび高周波モジュールは、上記実施の形態１〜４に限定されるものではない。実施の形態１〜４における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１〜４に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る高周波スイッチおよび高周波モジュールを内蔵した各種機器も本発明に含まれる。
【００９５】
なお、実施の形態１〜４では、トランスファースイッチの場合には遮断時活性端子、また、シャントスイッチの場合には入出力端子に最近接のＦＥＴのフィンガー長を最短にする一例を挙げたが、本発明はこのようなＦＥＴの構成に制限されない。上記スイッチ内において、多段に接続された複数のＦＥＴのフィンガー長を均一とするのではなく、多段に接続された複数のＦＥＴのうち２つのＦＥＴにおいて、入出力端子に近い一方のＦＥＴのフィンガー長が、当該一方のＦＥＴよりも入出力端子に遠い他方のＦＥＴのフィンガー長よりも短いという関係を設定することで、高周波スイッチの歪特性を改善するという効果が奏される。
【産業上の利用可能性】
【００９６】
本発明は、移動体通信機器の高周波フロントエンドモジュール、または、当該モジュール等に用いられる高周波スイッチに適用できる。
【符号の説明】
【００９７】
１００、５００、６００、７０６、７０７、８００    高周波スイッチ
１０１、１０２、１０３、８０１、８０２、８０３    入出力端子
１０４、１０５、５０４、５０５、５０６、５０７、６０４、６０５、８０４、８０５    基本スイッチ部
１０６、１０７、８０６、８０７    制御端子
１１０、１１１、１１２、１１３、１２０、１２１、１２２、１２３、５１０、５１１、５１２、５１３、５２０、５２１、５２２、５２３、５３０、５３１、５３２、５３３、５４０、５４１、５４２、５４３、６１０、６１１、６２０、６２１、８１０、８１１、８１２、８１３、８２０、８２１、８２２、８２３    ＦＥＴ
１３１、８３１    抵抗素子
４００、９００    ソース電極
４０１、９０１    ドレイン電極
４０２、９０２    ゲート電極
４１０、９１０    素子分離領域
４２０    交差部
４３０、９３０    フィンガー長
５５０    電位固定抵抗
５６０、５６１    接地端子
７０１    入力端子
７０２    出力端子
７０３    電源端子
７０４、７０５    増幅器
７０８、７０９    整合回路
７１０    電源回路
９２０    屈曲部
９２１    共通部
【図１Ａ】
2012104615.tif 000003
【図１Ｂ】
2012104615.tif 000004
【図２】
2012104615.tif 000005
【図３Ａ】
2012104615.tif 000006
【図３Ｂ】
2012104615.tif 000007
【図３Ｃ】
2012104615.tif 000008
【図４】
2012104615.tif 000009
【図５】
2012104615.tif 000010
【図６】
2012104615.tif 000011
【図７】
2012104615.tif 000012
【図８】
2012104615.tif 000013
【図９】
2012104615.tif 000014
【図１０】
2012104615.tif 000015