(57)【要約】【課題】積層したＭＩＭキャパシタの静電容量の合計値を所望の静電容量に近づけることができる半導体装置の製造方法を得る。【解決手段】半導体基板１上に、下地金属膜２、下層絶縁膜４、及び中間金属膜５を順に積層する。下層絶縁膜４の厚みを測定する。下層絶縁膜４の厚みを測定した後に、中間金属膜５上に上層絶縁膜７、及び上地金属膜８を順に積層する。下地金属膜２、下層絶縁膜４、及び中間金属膜５から第１のＭＩＭキャパシタが構成される。中間金属膜５、上層絶縁膜７、及び上地金属膜８から第２のＭＩＭキャパシタが構成される。第１のＭＩＭキャパシタの静電容量と第２のＭＩＭキャパシタの静電容量の合計値が所望の静電容量に近づくように、測定した下層絶縁膜４の厚みに基づいて、上層絶縁膜７及び上地金属膜８の少なくとも一方の設計条件を調整する。【選択図】図２
2012142497.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、下地金属膜、下層絶縁膜、及び中間金属膜を順に積層する工程と、
前記下層絶縁膜の厚みを測定する工程と、
前記下層絶縁膜の厚みを測定した後に、前記中間金属膜上に上層絶縁膜、及び上地金属膜を順に積層する工程とを備え、
前記下地金属膜、前記下層絶縁膜、及び前記中間金属膜から第１のＭＩＭキャパシタが構成され、
前記中間金属膜、前記上層絶縁膜、及び前記上地金属膜から第２のＭＩＭキャパシタが構成され、
前記第１のＭＩＭキャパシタの静電容量と前記第２のＭＩＭキャパシタの静電容量の合計値が所望の静電容量に近づくように、測定した前記下層絶縁膜の厚みに基づいて、前記上層絶縁膜及び前記上地金属膜の少なくとも一方の設計条件を調整することを特徴とする半導体装置の製造方法。
【請求項２】
前記合計値が所望の静電容量に近づくように、測定した前記下層絶縁膜の厚みに基づいて、前記上層絶縁膜の厚みを調整することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記合計値が所望の静電容量に近づくように、測定した前記下層絶縁膜の厚みに基づいて、前記上地金属膜の面積を調整することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記合計値が所望の静電容量に近づくように、測定した前記下層絶縁膜の厚みに基づいて、前記上層絶縁膜の誘電率を調整することを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層したＭＩＭ（Metal-Insulator-Metal）キャパシタの静電容量の合計値を所望の静電容量に近づけることができる半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＧａＡｓ  ＭＭＩＣ（monolithic microwave integrated circuit）などの高周波半導体集積回路において、半導体基板上にＭＩＭキャパシタが形成される（例えば、特許文献１参照）。
【０００３】
ＭＩＭキャパシタの静電容量値は、ＭＭＩＣ増幅器などにおける整合回路の電気的特性に影響し、同増幅器の特性を大きく左右する。従って、ＭＩＭキャパシタの静電容量を精度よく制御する必要がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６１−１７２３６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
絶縁膜の誘電率や厚みは所定の値に決まっているため、所望の静電容量のＭＩＭキャパシタを得るために、金属膜の面積を調整していた。しかし、製造プロセスにおける製造条件のわずかな差異によって、絶縁膜の厚みが微妙にばらつき、所望の静電容量を実現できない場合がある。この場合、ＭＭＩＣ増幅器などの特性不良を引き起こし、製造歩留まりが低下する。この問題は、複数のＭＩＭキャパシタを積層した半導体装置でも生じていた。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的は積層したＭＩＭキャパシタの静電容量の合計値を所望の静電容量に近づけることができる半導体装置の製造方法を得るものである。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置の製造方法は、半導体基板上に、下地金属膜、下層絶縁膜、及び中間金属膜を順に積層する工程と、前記下層絶縁膜の厚みを測定する工程と、前記下層絶縁膜の厚みを測定した後に、前記中間金属膜上に上層絶縁膜、及び上地金属膜を順に積層する工程とを備え、前記下地金属膜、前記下層絶縁膜、及び前記中間金属膜から第１のＭＩＭキャパシタが構成され、前記中間金属膜、前記上層絶縁膜、及び前記上地金属膜から第２のＭＩＭキャパシタが構成され、前記第１のＭＩＭキャパシタの静電容量と前記第２のＭＩＭキャパシタの静電容量の合計値が所望の静電容量に近づくように、測定した前記下層絶縁膜の厚みに基づいて、前記上層絶縁膜及び前記上地金属膜の少なくとも一方の設計条件を調整することを特徴とする。
【発明の効果】
【０００８】
本発明により、積層したＭＩＭキャパシタの静電容量の合計値を所望の静電容量に近づけることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図２】本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【発明を実施するための形態】
【００１０】
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１１】
実施の形態１．
本発明の実施の形態１に係る半導体装置の製造方法について図面を参照して説明する。図１及び図２は、本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【００１２】
まず、図１に示すように、半導体基板１上に、下地金属膜２と引き出し線３を電子ビーム蒸着及びリフトオフなどにより選択的に形成する。下地金属膜２上に、下層絶縁膜４をプラズマＣＶＤなどにより形成する。下層絶縁膜４上に、中間金属膜５と引き出し線６を電子ビーム蒸着及びリフトオフなどにより選択的に形成する。
【００１３】
次に、下層絶縁膜４の厚みを測定する。この下層絶縁膜４の厚みの測定には、フーリエ変換赤外分光（ＦＴＩＲ）装置や分散型分光装置などによる非破壊の膜厚測定方法を用いる。
【００１４】
次に、図２に示すように、中間金属膜５上に、上層絶縁膜７をプラズマＣＶＤなどにより形成する。上層絶縁膜７上に、上地金属膜８と引き出し線９を電子ビーム蒸着及びリフトオフなどにより選択的に形成する。
【００１５】
ここで、下地金属膜２、下層絶縁膜４、及び中間金属膜５から第１のＭＩＭキャパシタが構成される。中間金属膜５、上層絶縁膜７、及び上地金属膜８から第２のＭＩＭキャパシタが構成される。これらの２つのＭＩＭキャパシタが上下に積層されている。
【００１６】
中間金属膜５が第１及び第２のＭＩＭキャパシタの第１の電極となり、下地金属膜２及び上地金属膜８が電気的に接続されて第１及び第２のＭＩＭキャパシタの第２の電極となる。第１及び第２のＭＩＭキャパシタは、引き出し線３，６，９を介して他の回路に接続される。
【００１７】
第１のＭＩＭキャパシタの静電容量Ｃ１と第２のＭＩＭキャパシタの静電容量Ｃ２は次式のように表される。
Ｃ１  ＝  ε１・Ｓ１／ｄ１
Ｃ２  ＝  ε２・Ｓ２／ｄ２
ここで、Ｓ１は中間金属膜５の面積、Ｓ２は上地金属膜８の面積、ε１は下層絶縁膜４の誘電率、ε２は上層絶縁膜７の誘電率、ｄ１は下層絶縁膜４の厚み、ｄ２は上層絶縁膜７の厚みである。
【００１８】
実施の形態１では、第１のＭＩＭキャパシタの静電容量Ｃ１と第２のＭＩＭキャパシタの静電容量Ｃ２の合計値が所望の静電容量Ｃｔに近づくように、測定した下層絶縁膜４の厚みｄ１に基づいて、上層絶縁膜７の厚みｄ２を調整する。静電容量値Ｃｔを得るための上層絶縁膜７の厚みｄ２は以下で与えられる。
ｄ２  ＝  ε２・Ｓ２／（Ｃｔ−ε１・Ｓ１／ｄ１）
【００１９】
上層絶縁膜７の厚みの制御は、上層絶縁膜７の堆積時間などのプロセスパラメータを変化させて行う。予想し得る第１のＭＩＭキャパシタの静電容量Ｃ１のばらつきに対し、プロセスパラメータを数種類準備しておくことが好ましい。
【００２０】
以上説明したように、実施の形態１では、測定した下層絶縁膜４の厚みｄ１に基づいて上層絶縁膜７の厚みｄ２を調整する。これにより、第１のＭＩＭキャパシタの静電容量Ｃ１のばらつきを製造プロセス中に補正して、第１のＭＩＭキャパシタの静電容量Ｃ１と第２のＭＩＭキャパシタの静電容量Ｃ２の合計値を所望の静電容量Ｃｔに近づけることができる。
【００２１】
実施の形態２．
実施の形態２では、第１のＭＩＭキャパシタの静電容量Ｃ１と第２のＭＩＭキャパシタの静電容量Ｃ２の合計値が所望の静電容量Ｃｔに近づくように、測定した下層絶縁膜４の厚みｄ１に基づいて、上地金属膜８の面積Ｓ２を調整する。静電容量値Ｃｔを得るための上地金属膜８の面積Ｓ２は以下で与えられる。
Ｓ２  ＝  ｄ２／ε２×（Ｃｔ−ε１・Ｓ１／ｄ１）
【００２２】
上地金属膜８の面積Ｓ２の制御は、上地金属膜８のマスクパターンにより行う。予想し得る第１のＭＩＭキャパシタの静電容量Ｃ１のばらつきに対し、マスクパターンを数種類準備しておくことが好ましい。
【００２３】
以上説明したように、実施の形態２では、測定した下層絶縁膜４の厚みｄ１に基づいて上地金属膜８の面積Ｓ２を調整する。これにより、第１のＭＩＭキャパシタの静電容量Ｃ１のばらつきを製造プロセス中に補正して、第１のＭＩＭキャパシタの静電容量Ｃ１と第２のＭＩＭキャパシタの静電容量Ｃ２の合計値を所望の静電容量Ｃｔに近づけることができる。
【００２４】
実施の形態３．
実施の形態３では、第１のＭＩＭキャパシタの静電容量Ｃ１と第２のＭＩＭキャパシタの静電容量Ｃ２の合計値が所望の静電容量Ｃｔに近づくように、測定した下層絶縁膜４の厚みｄ１に基づいて、上層絶縁膜７の誘電率ε２を調整する。静電容量値Ｃｔを得るための上層絶縁膜７の誘電率ε２は以下で与えられる。
ε２  ＝  ｄ２・Ｓ２／（Ｃｔ−ε１・Ｓ１／ｄ１）
【００２５】
上層絶縁膜７の誘電率ε２の制御は、上層絶縁膜７の材料などのプロセスパラメータを変化させて行う。予想し得る第１のＭＩＭキャパシタの静電容量Ｃ１のばらつきに対し、プロセスパラメータを数種類準備しておくことが好ましい。
【００２６】
以上説明したように、実施の形態３では、測定した下層絶縁膜４の厚みｄ１に基づいて上層絶縁膜７の誘電率ε２を調整する。これにより、第１のＭＩＭキャパシタの静電容量Ｃ１のばらつきを製造プロセス中に補正して、第１のＭＩＭキャパシタの静電容量Ｃ１と第２のＭＩＭキャパシタの静電容量Ｃ２の合計値を所望の静電容量Ｃｔに近づけることができる。
【００２７】
なお、本発明は実施の形態１〜３の構成に限定されず、第１のＭＩＭキャパシタの静電容量Ｃ１と第２のＭＩＭキャパシタの静電容量Ｃ２の合計値が所望の静電容量Ｃｔに近づくように、測定した下層絶縁膜４の厚みｄ１に基づいて、上層絶縁膜７及び上地金属膜８の少なくとも一方の設計条件を調整することで効果を得ることができる。
【００２８】
また、実施の形態１〜３では２つのＭＩＭキャパシタが上下に積層されているが、本発明は３層以上のＭＩＭキャパシタが積層された場合にも適用することができる。また、半導体基板１の物質はＧａＡｓであるが、これに限らずＳｉ、他のIII−V族半導体、II−IV族半導体などでもよい。引き出し線３，６，９の接続位置や形状は問わない。中間金属膜５や上地金属膜８の形状も問わない。
【符号の説明】
【００２９】
１  半導体基板
２  下地金属膜
４  下層絶縁膜
５  中間金属膜
７  上層絶縁膜
８  上地金属膜
【図１】
2012142497.tif 000003
【図２】
2012142497.tif 000004