(57)【要約】【課題】  電源パンピング現象によって生じる回路素子の破損を、動作を停止させることなく防止すること。【解決手段】  コンデンサＣ１の充電電圧の絶対値が所定値以上であることを検出回路２５が検出すると、定電流生成手段のスイッチ手段がオン状態にされ、定電流Ｉの電流値が大きくなる。これにより、第１電流Ｉ１および第２電流Ｉ２の電流値が大きく、かつ、その比が小さくなる。従って、コンデンサＣ１、Ｃ２の充電速度の比が小さくなり、ＰＷＭ信号ＯＵＴの変調度が低下する。従って、ＭＯＳＦＥＴ１６が長期間連続してオン状態になることがなくなり、コンデンサＣ１の充電電圧が所定値以上である状態が回避され、コンデンサＣ１の破損を防止できる。【選択図】図２
2012044633.tif 000002
【特許請求の範囲】
【請求項１】
第１蓄積手段、第２蓄積手段、第１出力素子および第２出力素子を有し、第１電流により前記第１蓄積手段が充電され、かつ、第２電流により前記第２蓄積手段が充電されることにより、前記第１出力素子および前記第２出力素子の少なくとも一方からパルス幅変調信号を出力するパルス発生手段と、
第１定電流、または、前記第１定電流よりも電流値が大きい第２定電流のいずれかを出力する定電流生成手段と、
入力信号に基づいて、前記定電流生成手段から供給される定電流からの前記第１電流と前記第２電流との分配比を制御し、前記第１電流による前記第１蓄積手段の充電時間、および、前記第２電流による前記第２蓄積手段の充電時間を制御することにより、前記パルス幅変調信号のパルス幅を制御する変調手段とを有するパルス幅変調回路と、
前記パルス幅変調回路から出力されるパルス幅変調信号に応じてオンオフ制御され、オンのときに第１電源電圧を出力する第１スイッチ素子と、
前記第１スイッチ素子がオンのときにオフとなり、前記第１スイッチ素子がオフのときにオンとなり、オンのときに第２電源電圧を出力する第２スイッチ素子と、
前記第１電源電圧の絶対値が所定値以上であるか否かを検出する検出手段とを備え、
前記検出手段が前記第１電源電圧の絶対値が前記所定値未満であることを検出するとき、前記定電流生成手段が前記第１定電流を出力し、前記検出手段が前記第１電源電圧の絶対値が前記所定値以上であることを検出するとき、前記定電流生成手段が前記第２定電流を出力する、スイッチングアンプ。
【請求項２】
前記検出手段が前記第２電源電圧の絶対値が第２所定値以上であるか否かをさらに検出し、
前記検出手段が、前記第１電源電圧の絶対値が前記所定値未満であり、かつ、前記第２電源電圧の絶対値が前記第２所定値未満であることを検出するとき、前記定電流生成手段が前記第１定電流を出力し、前記検出手段が、前記第１電源電圧の絶対値が前記所定値以上であることを検出する、または、前記第２電源電圧の絶対値が前記第２所定値以上であることを検出するとき、前記定電流生成手段が前記第２定電流を出力する、請求項１に記載のスイッチングアンプ。
【請求項３】
前記定電流生成手段が、第１定電流回路と第２定電流回路とを含み、前記第１定電流が、前記第１定電流回路が生成する定電流のみからなり、前記第２定電流が、前記第１定電流回路が生成する定電流と前記第２定電流回路が生成する定電流とを加算した定電流である、請求項１または２に記載のスイッチングアンプ。
【請求項４】
請求項１〜３のいずれかに記載のスイッチングアンプに使用される前記パルス幅変調回路であって、
前記パルス発生手段と、前記定電流生成手段と、前記変調手段とを備える、パルス幅変調回路。
【請求項５】
第１蓄積手段、第２蓄積手段、第１出力素子および第２出力素子を有し、第１電流により前記第１蓄積手段が充電され、かつ、第２電流により前記第２蓄積手段が充電されることにより、前記第１出力素子および前記第２出力素子の少なくとも一方からパルス幅変調信号を出力するパルス発生手段と、
第１定電流、または、前記第１定電流よりも電流値が大きい第２定電流のいずれかを出力する定電流生成手段と、
入力音声信号に基づいて、前記定電流生成手段から供給される定電流からの前記第１電流と前記第２電流との分配比を制御し、前記第１電流による前記第１蓄積手段の充電時間、および、前記第２電流による前記第２蓄積手段の充電時間を制御することにより、前記パルス幅変調信号のパルス幅を制御する変調手段とを備え、
前記定電流生成手段が、通常は前記第１定電流を出力し、音声信号の音量を低下させるとき前記第２定電流を出力することによって前記パルス幅変調信号の変調度を低下させる、パルス幅変調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングアンプおよびパルス幅変調回路に関する。
【背景技術】
【０００２】
図７に示すように、スイッチングアンプ１００は、パルス幅変調回路６０、ドライバ１１、スイッチング出力回路１２、および、ＬＰＦ（Low Pass Filter）１３を備える。パルス幅変調回路６０は、入力信号をパルス幅変調して、ＰＷＭ信号ＯＵＴを生成する。
【０００３】
スイッチング出力回路１２は、正の電源電圧＋ＶＢと負の電源電圧−ＶＢとの間に接続され、駆動信号に応答して正の電源電圧＋ＶＢまたは負の電源電圧−ＶＢを出力する。スイッチング出力回路１２は、駆動信号ＤＲＶ１によってオンオフされるスイッチ素子（例えばＭＯＳＦＥＴ）１５、および、駆動信号ＤＲＶ２によってオンオフされるスイッチ素子（例えばＭＯＳＦＥＴ）１６を有する。
【０００４】
ドライバ１１は、ＭＯＳＦＥＴ１５をオンオフする駆動信号ＤＲＶ１，ＭＯＳＦＥＴ１６をオンオフする駆動信号ＤＲＶ２を出力する。駆動信号ＤＲＶ１、ＤＲＶ２は、ＭＯＳＦＥＴ１５、１６を交互にオンオフさせるように生成されている。すなわち、ＭＯＳＦＥＴ１５が駆動信号ＤＲＶ１によってオンされるとき、ＭＯＳＦＥＴ１６は駆動信号ＤＲＶ２によってオフされる。ＭＯＳＦＥＴ１５が駆動信号ＤＲＶ１によってオフされるとき、ＭＯＳＦＥＴ１６は駆動信号ＤＲＶ２によってオンされる。
【０００５】
ＬＰＦ１３は、スイッチング出力回路１２の出力端とスイッチングアンプ１０の出力端との間に接続され、高周波成分を除去して、スピーカー等の負荷ＲＬに出力する。ＬＰＦ１３は、コイルＬ１０およびコンデンサＣ１０を有する。
【０００６】
正の電源電圧＋ＶＢを生成するコンデンサＣ１１は、正の電源ラインと接地電位との間に接続され、コンデンサＣ１１には波線矢印Ｘ１に示す経路で図示しない電源回路から電流が流れる場合に、電荷が充電される。また、ＭＯＳＦＥＴ１５がオンし、ＭＯＳＦＥＴ１６がオフし、波線矢印Ｘ２に示す経路に電流が流れる場合に、電荷が放電される。このように、コンデンサＣ１１は、通常、充電及び放電する期間が存在し、正の電源電圧＋ＶＢが生成されている。同様に、負の電源電圧−ＶＢを生成するコンデンサＣ１２は、負の電源ラインと接地電位との間に接続され、コンデンサＣ１２には波線矢印Ｙ１に示す経路で図示しない電源回路から電流が流れる場合に、電荷が充電される。また、ＭＯＳＦＥＴ１５がオフし、ＭＯＳＦＥＴ１６がオンし、波線矢印Ｙ２に示す経路に電流が流れる場合に、電荷が放電される。このように、コンデンサＣ１２は、通常、充電及び放電する期間が存在し、負の電源電圧−ＶＢが生成されている。
【０００７】
図８に示すように、パルス幅変調回路６０は、コンデンサＣ１、Ｃ２をトランジスタＱ１、Ｑ２のコレクタ電流によって充放電することにより、インバータＩＮＶ１からハイレベルまたはローレベルの２つのレベルを有するＰＷＭ信号ＯＵＴを出力する。そして、トランジスタＱ１に入力信号であるオーディオ信号ｉｎを入力し、定電流ＩからのトランジスタＱ１、Ｑ２のコレクタ電流Ｉ１、Ｉ２の分配比を制御し、コンデンサＣ１、Ｃ２の充電時間を制御することによって、出力されるＰＷＭ信号ＯＵＴのパルス幅を変調する。
【０００８】
図９を参照して、パルス幅変調回路６０の発振動作を説明する。図９の各符号Ａ〜Ｄは、図８の回路図の各点における電圧波形に対応している。時刻ｔ１〜ｔ２において、電流Ｉ１はコンデンサＣ１へと流れ、コンデンサＣ１を充電する（なお、電流Ｉ２は図示しないダイオードを通して電源に流れる。）。コンデンサＣ１が充電されることにより、Ａ点の電位は徐々に上昇していく。ｔ２において、インバータＩＮＶ１の入力（Ａ点）がインバータＩＮＶ１の閾値以上になると、インバータＩＮＶ１の出力（Ｄ点）がローレベルに反転する。インバータＩＮＶ１の出力がローレベルになると、コンデンサＣ２を介してインバータＩＮＶ１の出力に接続されているインバータＩＮＶ２の入力（Ｂ点）がローレベルになり、インバータＩＮＶ２の出力（Ｃ点）がハイレベルに反転する。インバータＩＮＶ２の出力がハイレベルに反転すると、インバータＩＮＶ１の入力（Ａ点）がハイレベルになる。この後、電流Ｉ２によってコンデンサＣ２が充電されることによって、上記と逆の動作が行われる（ｔ２〜ｔ３）。なお、コンデンサＣ１の充電によりインバータＩＮＶ１の入力がローレベルから閾値まで達する時間は電流Ｉ１の電流値によって制御され、コンデンサＣ２の充電によりインバータＩＮＶ２の入力がローレベルから閾値まで達する時間は電流Ｉ２の電流値によって制御される。この動作を繰り返すことにより、インバータＩＮＶ１からＰＷＭ信号ＯＵＴを出力する。
【０００９】
ここで、入力信号の振幅の絶対値が非常に大きくなると、ＰＷＭ信号の変調度が非常に大きくなる。変調度は、ＰＷＭ信号ＯＵＴのハイレベルの期間をＴ１、ローレベルの期間をＴ２とすると、１００×（｜Ｔ１−Ｔ２｜）／（Ｔ１＋Ｔ２）（単位は％）で表される。トランジスタＱ１を流れる電流Ｉ１は、Ｉ／２−Δｉであり、トランジスタＱ２を流れる電流Ｉ２は、Δｉ＋Ｉ／２であり、Ｉ１とＩ２との和が定電流Ｉとなっている。Δｉは、トランジスタＱ１のベースに供給される入力信号の電圧を電流に変換した電流である。従って、入力信号の振幅の絶対値が大きくなると、Δｉの絶対値が大きくなり、電流Ｉ１と電流Ｉ２との差が大きくなる。この状態が、変調度が非常に大きくなった状態を意味する。
【００１０】
例えば、入力信号の振幅が正で非常に大きな値になると、電流Ｉ１が非常に小さくなり、電流Ｉ２が非常に大きくなる。このとき、図１０に示すように、コンデンサＣ１が電流Ｉ１によって充電される速度が非常に遅くなり、Ａ点の電位がインバータ回路ＩＮＶ１の閾値に達するまでの時間が非常に長くなる。一方、コンデンサＣ２が電流Ｉ２によって充電される速度が非常に速くなり、Ｂ点の電位がインバータ回路ＩＮＶ２の閾値に達するまでの時間が非常に短くなる。その結果、ＰＷＭ信号ＯＵＴは、ハイレベルの期間が非常に長く、ローレベルの期間が非常に短くなる。このＰＷＭ信号ＯＵＴに基づいてＭＯＳＦＥＴ１５、１６のオンオフを制御すると、ＭＯＳＦＥＴ１５はオンする期間が非常に長く、オフしている期間が非常に短くなり、ＭＯＳＦＥＴ１６はオフする期間が非常に長く、オンしている期間が非常に短くなる。
【００１１】
図７を参照し、ＭＯＳＦＥＴ１５がオンしている期間が非常に長くなると、コイルＬ１０にはＭＯＳＦＥＴ１５側から負荷ＲＬ側へと電流が流れる時間が非常に長くなる。従って、次にＭＯＳＦＥＴ１６がオンするとき、コイルＬ１０に蓄積されるエネルギーにより、波線矢印Ｙ２の経路で電流が流れず、波線矢印Ｙ３の経路で電流が流れ、波線矢印Ｙ１の場合と同様にコンデンサＣ１２は負の電源電圧−ＶＢとは関係なく電荷が充電される。この状態が続くと、コンデンサＣ１２は、負の電源電圧−ＶＢとは関係無く電荷を充電し続けることになり、コンデンサＣ１２の電圧は負の電源電圧−ＶＢよりも低下する（絶対値が大きくなる）。つまり、コンデンサＣ１２は、絶対定格電圧以上の電圧が充電され、破損する可能性がある。このことをパンピング現象という。
【００１２】
入力信号の振幅が負で非常に大きな値になると、電流Ｉ１が非常に大きくなり、電流Ｉ２が非常に小さくなる。このとき、図１１に示すように、コンデンサＣ１が電流Ｉ１によって充電される速度が非常に速くなり、Ａ点の電位がインバータ回路ＩＮＶ１の閾値に達するまでの時間が非常に短くなる。一方、コンデンサＣ２が電流Ｉ２によって充電される速度が非常に遅くなり、Ｂ点の電位がインバータ回路ＩＮＶ２の閾値に達するまでの時間が非常に長くなる。その結果、ＰＷＭ信号ＯＵＴは、ハイレベルの期間が非常に短く、ローレベルの期間が非常に長くなる。このＰＷＭ信号ＯＵＴに基づいてＭＯＳＦＥＴ１５、１６のオンオフを制御すると、ＭＯＳＦＥＴ１５はオンする期間が非常に短く、オフしている期間が非常に長くなり、ＭＯＳＦＥＴ１６はオフする期間が非常に短く、オンしている期間が非常に長くなる。
【００１３】
図７を参照して、ＭＯＳＦＥＴ１６がオンしている期間が非常に長くなると、コイルＬ１０には負荷ＲＬ側からＭＯＳＦＥＴ１６側へと電流が流れる時間が非常に長くなる。従って、次に、ＭＯＳＦＥＴ１５がオンするとき、コイルＬ１０に蓄積されるエネルギーにより、波線矢印Ｘ２の経路で電流が流れず、波線矢印Ｘ３の経路で電流が流れ、波線矢印Ｘ１の場合と同様にコンデンサＣ１１は正の電源電圧＋ＶＢとは関係無く電荷が充電される。この状態が続くと、コンデンサＣ１２は、正の電源電圧＋ＶＢとは関係無く電荷を充電し続けることになり、コンデンサＣ１２の電圧は正の電源電圧＋ＶＢよりも大きくなる。つまり、コンデンサＣ１１は、絶対定格電圧以上の電圧が充電され、破損する可能性がある。このことをパンピング現象という。
【００１４】
上記のように入力信号の振幅値の絶対値が非常に大きくなり、ＰＷＭ信号の変調度が非常に大きくなると、コンデンサＣ１１またはＣ１２が破損する可能性がある。これを防止するために、プロテクト回路を設けて、スイッチングアンプの動作自体を停止させることが考えられる。しかし、この方法によると、スピーカーから再生されている音声信号が急に途切れてしまうので、ユーザに不快感を与えてしまう。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００７―２８４５５号公報
【特許文献２】特開２００６―３５２２６９号公報
【特許文献３】特許第３５９１５１９号
【特許文献４】特開２００８―２５９１０４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明は上記従来の課題を解決するためになされたものであり、その目的は、スイッチングアンプの動作を停止させることなく、ＰＷＭ信号の変調度が非常に高くなることによる回路素子の破損を防止することができるスイッチングアンプおよびパルス幅変調回路を提供することである。
【課題を解決するための手段】
【００１７】
本発明の好ましい実施形態によるスイッチングアンプは、第１蓄積手段、第２蓄積手段、第１出力素子および第２出力素子を有し、第１電流により前記第１蓄積手段が充電され、かつ、第２電流により前記第２蓄積手段が充電されることにより、前記第１出力素子および前記第２出力素子の少なくとも一方からパルス幅変調信号を出力するパルス発生手段と、第１定電流、または、前記第１定電流よりも電流値が大きい第２定電流のいずれかを出力する定電流生成手段と、入力信号に基づいて、前記定電流生成手段から供給される定電流からの前記第１電流と前記第２電流との分配比を制御し、前記第１電流による前記第１蓄積手段の充電時間、および、前記第２電流による前記第２蓄積手段の充電時間を制御することにより、前記パルス幅変調信号のパルス幅を制御する変調手段とを有するパルス幅変調回路と、前記パルス幅変調回路から出力されるパルス幅変調信号に応じてオンオフ制御され、オンのときに第１電源電圧を出力する第１スイッチ素子と、前記第１スイッチ素子がオンのときにオフとなり、前記第１スイッチ素子がオフのときにオンとなり、オンのときに第２電源電圧を出力する第２スイッチ素子と、前記第１電源電圧の絶対値が所定値以上であるか否かを検出する検出手段とを備え、前記検出手段が前記第１電源電圧の絶対値が前記所定値未満であることを検出するとき、前記定電流生成手段が前記第１定電流を出力し、前記検出手段が前記第１電源電圧の絶対値が前記所定値以上であることを検出するとき、前記定電流生成手段が前記第２定電流を出力する。
【００１８】
第１電源電圧の絶対値が所定値以上である場合、定電流生成手段が出力する定電流を大きくすることによって、第１電流および第２電流の電流値が共に大きくなりその比を小さくできる。従って、第１蓄積手段および第２蓄積手段の充電速度の比が小さくなり、パルス幅変調信号の変調度が低下する。従って、第１電源電圧が所定値以上である状態が回避され、第１電源電圧を生成する素子の破損を防止できる。ここで定義する第１電源電圧は、正の電源電圧を意味してもよく、負の電源電圧を意味してもよい。
【００１９】
好ましい実施形態においては、前記検出手段が前記第２電源電圧の絶対値が第２所定値以上であるか否かをさらに検出し、前記検出手段が、前記第１電源電圧の絶対値が前記所定値未満であり、かつ、前記第２電源電圧の絶対値が前記第２所定値未満であることを検出するとき、前記定電流生成手段が前記第１定電流を出力し、前記検出手段が、前記第１電源電圧の絶対値が前記所定値以上であることを検出する、または、前記第２電源電圧の絶対値が前記第２所定値以上であることを検出するとき、前記定電流生成手段が前記第２定電流を出力する。
【００２０】
第１電源電圧の絶対値が所定値以上である場合、又は、第２電源電圧の絶対値が所定値以上である場合、定電流生成手段が出力する定電流を大きくすることによって、第１電流および第２電流の電流値が大きく、かつ、その比を小さくできる。従って、第１蓄積手段および第２蓄積手段の充電速度の比が小さくなり、パルス幅変調信号の変調度が低下する。従って、第１電源電圧又は第２電源電圧が所定値以上である状態が回避され、第１電源電圧を生成する素子又は第２電源電圧を生成する素子の破損を防止できる。
【００２１】
好ましい実施形態においては、前記定電流生成手段が、第１定電流回路と第２定電流回路とを含み、前記第１定電流が、前記第１定電流回路が生成する定電流のみからなり、前記第２定電流が、前記第１定電流回路が生成する定電流と前記第２定電流回路が生成する定電流とを加算した定電流である。
【００２２】
本発明の好ましい実施形態によるパルス幅変調回路は、第１蓄積手段、第２蓄積手段、第１出力素子および第２出力素子を有し、第１電流により前記第１蓄積手段が充電され、かつ、第２電流により前記第２蓄積手段が充電されることにより、前記第１出力素子および前記第２出力素子の少なくとも一方からパルス幅変調信号を出力するパルス発生手段と、第１定電流、または、前記第１定電流よりも電流値が大きい第２定電流のいずれかを出力する定電流生成手段と、入力音声信号に基づいて、前記定電流生成手段から供給される定電流からの前記第１電流と前記第２電流との分配比を制御し、前記第１電流による前記第１蓄積手段の充電時間、および、前記第２電流による前記第２蓄積手段の充電時間を制御することにより、前記パルス幅変調信号のパルス幅を制御する変調手段とを備え、前記定電流生成手段が、通常は前記第１定電流を出力し、音声信号の音量を低下させるとき前記第２定電流を出力することによって前記パルス幅変調信号の変調度を低下させる。
【発明の効果】
【００２３】
スイッチングアンプの動作を停止させることなく、ＰＷＭ信号の変調度が非常に高くなることによる回路素子の破損を防止することができるスイッチングアンプおよびパルス幅変調回路を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の好ましい実施形態によるスイッチングアンプ１０を示す概略ブロック図である。
【図２】本発明の好ましい実施形態によるパルス幅変調回路２０を示す概略回路図である。
【図３】パルス幅変調回路２０の動作波形を示すタイムチャートである。
【図４】本発明の別の好ましい実施形態によるパルス幅変調回路２０Ｂを示す概略回路図である。
【図５】パルス幅変調回路２０Ｂの動作波形を示すタイムチャートである。
【図６】本発明の別の好ましい実施形態によるパルス幅変調回路２０Ｃを示す概略回路図である。
【図７】従来のスイッチングアンプ１００を示す概略ブロック図である。
【図８】従来のパルス幅変調回路６０を示す概略回路図である。
【図９】パルス幅変調回路６０の動作波形を示すタイムチャートである。
【図１０】パルス幅変調回路６０の動作波形を示すタイムチャートである。
【図１１】パルス幅変調回路６０の動作波形を示すタイムチャートである。
【発明を実施するための形態】
【００２５】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図１に示すように、スイッチングアンプ１０は、パルス幅変調回路２０、ドライバ１１、スイッチング出力回路１２、ＬＰＦ（Low Pass Filter）１３、および、検出手段２５を備える。パルス幅変調回路２０は、入力信号をパルス幅変調して、ＰＷＭ信号ＯＵＴを生成する。
【００２６】
スイッチング出力回路１２は、正の電源電圧＋ＶＢと負の電源電圧−ＶＢとの間に接続され、駆動信号に応答して正の電源電圧＋ＶＢまたは負の電源電圧−ＶＢを出力する。スイッチング出力回路１２は、駆動信号ＤＲＶ１によってオンオフされるスイッチ素子（例えばＭＯＳＦＥＴ）１５、および、駆動信号ＤＲＶ２によってオンオフされるスイッチ素子（例えばＭＯＳＦＥＴ）１６を有する。
【００２７】
ドライバ１１は、ＭＯＳＦＥＴ１５をオンオフする駆動信号ＤＲＶ１，ＭＯＳＦＥＴ１６をオンオフする駆動信号ＤＲＶ２を出力する。駆動信号ＤＲＶ１、ＤＲＶ２は、ＭＯＳＦＥＴ１５、１６を交互にオンオフさせるように生成されている。すなわち、ＭＯＳＦＥＴ１５が駆動信号ＤＲＶ１によってオンされるとき、ＭＯＳＦＥＴ１６は駆動信号ＤＲＶ２によってオフされる。ＭＯＳＦＥＴ１５が駆動信号ＤＲＶ１によってオフされるとき、ＭＯＳＦＥＴ１６は駆動信号ＤＲＶ２によってオンされる。また、適度なデッドタイムが設けられてもよい。ＭＯＳＦＥＴ１５がオンのとき、スイッチング出力回路１２は正の電源電圧＋ＶＢをＬＰＦ１３に出力する。ＭＯＳＦＥＴ１６がオンのとき、スイッチング出力回路１２は負の電源電圧−ＶＢをＬＰＦ１３に出力する。
【００２８】
ＬＰＦ１３は、スイッチング出力回路１２の出力端とスイッチングアンプ１０の出力端との間に接続され、スイッチング出力回路１２から出力される出力信号から高周波成分を除去して、スピーカー等の負荷ＲＬに出力する。ＬＰＦ１３は、コイルＬ１０およびコンデンサＣ１０を有する。
【００２９】
正の電源電圧＋ＶＢを生成しＭＯＳＦＥＴ１５に供給するコンデンサＣ１１は、正の電源ライン（図では＋ＶＢと記載する。）と接地電位との間に接続されている。同様に、負の電源電圧−ＶＢを生成しＭＯＳＦＥＴ１６に供給するコンデンサＣ１２は、負の電源ライン（図では−ＶＢと記載する。）と接地電位との間に接続されている。
【００３０】
検出手段（以下、検出回路という。）２５は、コンデンサＣ１１の充電電圧（両端電圧）の絶対値が所定値以上であるか否かを検出する。検出回路２５は、所定値以上であることを検出すると、検出信号をパルス幅変調回路２０に対して供給する。ここで、所定値は、コンデンサＣ１１の耐圧よりもやや低い電圧に設定されており、コンデンサＣ１１が破損しないようになっている。検出回路２５は、抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ２１と、Ｎ型ＭＯＳＦＥＴ  Ｑ１１とを有する。抵抗Ｒ１１は一端が正の電源ライン＋ＶＢに接続され、他端が抵抗Ｒ１２を介して接地電位に接続されている。ＭＯＳＦＥＴ  Ｑ１１は、ゲートが抵抗Ｒ１１とＲ１２との接続点に接続され、ソースが接地電位に接続され、ドレインが抵抗Ｒ２１、Ｒ１３を介して正の電源ＶＡに接続されている。抵抗Ｒ１３と、Ｒ２１との接続点の電位が検出信号としてパルス幅変調回路２０に出力される。
【００３１】
図２は、パルス幅変調回路２０を示す回路図である。パルス幅変調回路２０は、パルス発生手段２１、変調手段２２、および、定電流生成手段２３を備える。これらは、無安定マルチバイブレータを使用したＰＷＭ回路を構成する。
【００３２】
パルス発生手段２１は、電流Ｉ１および電流Ｉ２により、蓄積手段の一例であるコンデンサＣ１およびＣ２をそれぞれ充電し、第１の出力素子および第２の出力素子の少なくとも一方から、ハイレベルまたはローレベルの２つのレベルを有するパルス幅変調信号を出力する。第１の出力素子、第２の出力素子は、本例では、インバータＩＮＶ１、ＩＮＶ２である。インバータＩＮＶ１、ＩＮＶ２は、入力が所定の閾値以上になるとローレベルの信号を出力し、入力が所定の閾値未満になるとハイレベルの信号を出力する。インバータＩＮＶ１、ＩＮＶ２は、一方のインバータがハイレベルを出力するときに、他方のインバータがローレベルを出力する動作を繰り返すことにより、それぞれＰＷＭ信号を出力する。
【００３３】
パルス発生手段２１は、インバータＩＮＶ１、ＩＮＶ２、コンデンサＣ１、Ｃ２を含み、コンデンサＣ１、Ｃ２の充電時間に対応した幅のＰＷＭ信号を出力する。インバータＩＮＶ１およびＩＮＶ２は、出力パルスのハイレベルに略対応する電源Ｖｂおよびローレベルに略対応する電源（または接地電位）Ｖｃに接続されている。インバータＩＮＶ１は、出力がコンデンサＣ２の一端に接続され、入力がコンデンサＣ１の一端とトランジスタＱ１のコレクタとに接続されている。インバータＩＮＶ２は、出力がコンデンサＣ１の他端に接続され、入力がコンデンサＣ２の他端とトランジスタＱ２のコレクタとに接続されている。本例の場合は、インバータＩＮＶ１の出力がＰＷＭ信号ＯＵＴになっている。
【００３４】
変調手段２２は、入力信号（例えば、オーディオ信号）ｉｎに基づいて電流Ｉ１と電流Ｉ２との分配比を制御することにより、インバータＩＮＶ１、ＩＮＶ２の出力パルスのパルス幅を変化させる。変調手段２２は、トランジスタＱ１、Ｑ２、抵抗Ｒ１、Ｒ２を有する。電流Ｉ１はトランジスタＱ１のコレクタ電流であり、電流Ｉ２はトランジスタＱ２のコレクタ電流であり、電流Ｉ１と電流Ｉ２との和は、定電流生成手段２３から供給される定電流Ｉに等しい。すなわち、電流Ｉ１と電流Ｉ２とは、定電流Ｉから分配されている。トランジスタＱ１のベースに入力信号ｉｎが与えられることにより、電流Ｉ１と電流Ｉ２との分配比が入力信号ｉｎに応じて制御される。その結果、コンデンサＣ１およびＣ２の充電時間が制御され、インバータＩＮＶ１から出力されるＰＷＭ信号のパルス幅を変化させることができる。
【００３５】
定電流生成手段２３は、電源ＶＡに接続されており、定電流Ｉを生成し、変調手段２２に供給する。定電流生成手段２３は、検出回路２５から供給される検出信号に応じて切換制御され、定電流Ｉの値を少なくとも２段階に切換えることができる。例えば、定電流生成手段２３は、第１定電流回路２３Ａと、第２定電流回路２３Ｂと、スイッチ手段ＳＷ（例えばＰ型ＭＯＳＦＥＴ）とを有する。第２定電流回路２３Ｂとスイッチ手段ＳＷとの直列回路が、第１定電流回路２３Ａに対して並列接続されている。検出回路２５がコンデンサＣ１１の充電電圧が所定値未満であることを検出しているとき、スイッチ手段ＳＷはオフ状態である。従って、定電流Ｉは、第１定電流回路２３Ａが生成する定電流のみからなる第１定電流となる。一方、検出回路２５がコンデンサＣ１１の充電電圧が所定値以上であることを検出しているとき、スイッチ手段ＳＷはオン状態である。従って、定電流Ｉは、第１定電流回路２３Ａが生成する定電流と、第２定電流回路２３Ｂが生成する定電流とを加算した値の第２定電流（第１定電流よりも電流値が大）となる。
【００３６】
以上の構成を有するスイッチングアンプ１０およびパルス幅変調回路２０について、その動作を説明する。なお、パルス幅変調回路２０の基本的な発振動作自体は背景技術において説明した通りであるので、ここでは割愛する。
［コンデンサＣ１１の充電電圧が所定値未満の場合］
入力信号の振幅値がそれほど大きくなく、ＰＷＭ信号ＯＵＴの変調度がそれほど大きくない場合、コンデンサＣ１１の充電電圧は所定値未満になっている。検出回路２５において、コンデンサＣ１１の両端電圧は、抵抗Ｒ１１及びＲ１２によって分圧され、ＭＯＳＦＥＴ  Ｑ１１のゲートに供給される。ここではコンデンサＣ１１の両端電圧が所定値未満であるので、ＭＯＳＦＥＴ  Ｑ１１がオフ状態になっており、正の電源電圧Ｖｃｃが抵抗Ｒ１３を介して、パルス幅変調回路２０の定電流生成手段２３のスイッチ手段ＳＷに供給される。スイッチ手段ＳＷは、正の電源電圧Ｖｃｃに応答して、オフ状態になるので、定電流Ｉは第１定電流回路２３Ａが生成する定電流のみとなる。このときの動作波形は、例えば、図９の通りである。
【００３７】
［コンデンサＣ１１の充電電圧が所定値以上の場合］
入力信号の振幅が負でその絶対値が非常に大きくなると、ＰＷＭ信号ＯＵＴの変調度が非常に大きくなる。その結果、コンデンサＣ１１の充電電圧が所定値以上になる。検出回路２５において、コンデンサＣ１１の両端電圧は、抵抗Ｒ１１及びＲ１２によって分圧され、ＭＯＳＦＥＴ  Ｑ１１のゲートに供給される。ここではコンデンサＣ１１の両端電圧が所定値以上であるので、ＭＯＳＦＥＴ  Ｑ１１がオン状態になり、スイッチ手段ＳＷをオンする所定電圧（つまり、電源電圧ＶＡよりも２〜５Ｖ低い電圧）がパルス幅変調回路２０の定電流生成手段２３のスイッチ手段ＳＷに供給される。当該所定電圧は、電源電圧ＶＡを抵抗Ｒ１３とＲ２１とによって分圧した電圧である。スイッチ手段ＳＷは、当該所定電圧が供給されることに応じてオン状態になり、定電流Ｉは、第１定電流回路２３Ａが生成する定電流と、第２定電流回路２３Ｂが生成する定電流とを加算した値となる。つまり、スイッチ手段がオンすることによって、定電流Ｉの電流値が大きくなる。図３は、このときの動作波形を示すタイムチャートである。定電流Ｉの電流値が大きくなることによって、コンデンサＣ１、Ｃ２の充電時間が共に短くなり、変調度が低下する。
【００３８】
以下、数式を用いてこれを説明する。変調度は、ＰＷＭ信号ＯＵＴのハイレベルの期間をＴ１、ローレベルの期間をＴ２とすると、１００×（｜Ｔ１−Ｔ２｜）／（Ｔ１＋Ｔ２）（単位は％）で表される。Ｔ１＝Ｃ＊Ｖ／（Ｉ／２−Δｉ）、Ｔ２＝ＣＶ／（Ｉ／２＋Δｉ）である。但し、ＣはコンデンサＣ１、Ｃ２の静電容量、ＶはコンデンサＣ１、Ｃ２に充電され始める電圧値と、インバータＩＮＶ１、ＩＮＶ２の閾値電圧との電位差、Δｉは入力信号ｉｎに基づく電流である。Ｔ１、Ｔ２の式を変調度の式に代入すると、変調度は、１００×Δｉ／Ｉ（単位は％）に変換される。従って、定電流Ｉの電流値を大きくすることによって、ＰＷＭ信号ＯＵＴの変調度が低下することが分かる。言い換えると、電流Ｉ１はＩ／２−Δｉであり、電流Ｉ２はＩ／２＋Δｉであるので、定電流Ｉの値を増加させることによって、Δｉの影響が小さくなり、電流Ｉ１と電流Ｉ２との比が小さくなる。従って、コンデンサＣ１を充電する速度と、コンデンサＣ２を充電する速度との差を小さくすることができ、ＰＷＭ信号ＯＵＴの変調度を小さくすることができる。
【００３９】
その結果、ＭＯＳＦＥＴ１６のみが非常に長い期間連続的にオン状態になっている状態を回避し、ＭＯＳＦＥＴ１５をオンする期間とＭＯＳＦＥＴ１６をオンする期間との比を小さくすることができる。従って、ＭＯＳＦＥＴ１６がオンのときにコイルＬ１０に蓄積されるエネルギーによって、コンデンサＣ１１へ電荷が充電され続けることが阻止される。そして、コンデンサＣ１１が正の電源電圧＋ＶＢ以上に充電されることが防止され、コンデンサＣ１１の充電電圧が耐圧を超えてコンデンサＣ１１が破損することを防止することができる。
【００４０】
なお、ＰＷＭ信号ＯＵＴの変調度を低下させるということは、スピーカーから再生される音声信号の音量を低下させる（ミュート処理を実行する）ことになる。従って、本例によると、スイッチングアンプ１０の動作を停止させるのではなく、定電流生成手段２３が生成する定電流Ｉを増加させ、ＰＷＭ信号ＯＵＴの変調度を低下させ、その結果、音声信号の音量を低下させることによって、ユーザに違和感を与えることなく、コンデンサＣ１１の破損を防止することができる。
【００４１】
次に、本発明の別の好ましい実施形態によるスイッチングアンプ１０Ｂを図４を参照して説明する。本例では、スイッチングアンプ１０Ｂは、検出回路２５の代わりに検出回路２６を備える。検出回路２６は、コンデンサＣ１２の充電電圧（両端電圧）の絶対値が第２所定値以上であるか否かを検出する。（なお、言い換えると、第２所定値を負の値とした場合には、検出回路２６は、コンデンサＣ１２の充電電圧（両端電圧）が第２所定値以下であるか否かを検出すると言える。）第２所定値以上であることを検出すると、検出信号をパルス幅変調回路２０に対して供給する。ここで、第２所定値は、コンデンサＣ１２の耐圧よりもやや低い電圧に設定されており、コンデンサＣ１２が破損しないようになっている。検出回路２６は、抵抗Ｒ１３〜Ｒ１８と、ＭＳＯＦＥＴ  Ｑ１２、Ｑ１３とを有する。抵抗Ｒ１３は一端が負の電源ライン−ＶＢに接続され、他端が抵抗Ｒ１４を介して接地電位に接続されている。ＭＯＳＦＥＴ  Ｑ１２は、ゲートが抵抗Ｒ１３とＲ１４との接続点に接続され、ソースが接地電位に接続され、ドレインが抵抗Ｒ１６、Ｒ１５を介して負の電源ライン−ＶＢに接続されている。ＭＯＳＦＥＴ  Ｑ１３は、ゲートが抵抗Ｒ１５とＲ１６との接続点に接続され、ソースが負の電源ライン−ＶＢに接続され、ドレインが抵抗Ｒ１７、Ｒ１８を介して正の電源ライン＋ＶＡに接続されている。抵抗Ｒ１７と抵抗Ｒ１８との接続点の電位が検出信号としてパルス幅変調回路２０に出力される。
【００４２】
本例の動作を説明する。
［コンデンサＣ１２の充電電圧の絶対値が所定値未満の場合］
入力信号の振幅値がそれほど大きくなく、ＰＷＭ信号ＯＵＴの変調度がそれほど大きくない場合、コンデンサＣ１２の充電電圧の絶対値は所定値未満になっている。検出回路２６において、コンデンサＣ１２の両端電圧は、抵抗Ｒ１３及びＲ１４によって分圧され、ＭＯＳＦＥＴ  Ｑ１２のゲートに供給される。ここではコンデンサＣ１２の両端電圧の絶対値が第２所定値未満であるので、ＭＯＳＦＥＴ  Ｑ１２がオフ状態になっている。従って、ＭＯＳＦＥＴＱ１３は、電源電圧−ＶＢが抵抗Ｒ１５を介してゲートに供給され、オフ状態になっている。従って、正の電源電圧ＶＡが抵抗Ｒ１８を介して、パルス幅変調回路２０の定電流生成手段２３のスイッチ手段ＳＷに供給される。スイッチ手段ＳＷは、正の電源電圧ＶＡに応答して、オフ状態になるので、定電流Ｉは第１定電流回路２３Ａが生成する定電流のみとなる。このときの動作波形は、例えば、図９の通りである。
【００４３】
［コンデンサＣ１２の充電電圧の絶対値が所定値以上の場合］
入力信号の振幅が正で非常に大きくなると、ＰＷＭ信号ＯＵＴの変調度が非常に大きくなる。その結果、コンデンサＣ１２の充電電圧の絶対値が第２所定値以上になる。検出回路２６において、コンデンサＣ１２の両端電圧は、抵抗Ｒ１３及びＲ１４によって分圧され、ＭＯＳＦＥＴ  Ｑ１２のゲートに供給される。ここではコンデンサＣ１２の両端電圧が所定値以上であるので、ＭＯＳＦＥＴ  Ｑ１２がオン状態になる。従って、ＭＯＳＦＥＴ  Ｑ１３がオン状態になり、スイッチ手段ＳＷをオンする所定電圧（つまり、電源電圧ＶＡよりも２〜５Ｖ低い電圧）がパルス幅変調回路２０の定電流生成手段２３のスイッチ手段ＳＷに供給される。当該所定電圧は、電源電圧ＶＡと−ＶＢとの電位差を抵抗Ｒ１７とＲ１８とで分圧した電圧である。スイッチ手段ＳＷは、当該所定電圧が供給されることに応じてオン状態になり、定電流Ｉは、第１定電流回路２３Ａが生成する定電流と、第２定電流回路２３Ｂが生成する定電流とを加算した値となる。つまり、スイッチ手段ＳＷがオンすることによって、定電流Ｉの電流値が大きくなる。図５は、このときの動作波形を示すタイムチャートである。定電流Ｉの電流値が大きくなることによって、コンデンサＣ１、Ｃ２の充電時間が共に短くなり、変調度が低下する。
【００４４】
その結果、ＭＯＳＦＥＴ１５のみが非常に長い期間連続的にオン状態になっている状態を回避し、ＭＯＳＦＥＴ１５をオンする期間とＭＯＳＦＥＴ１６をオンする期間との比を小さくすることができる。従って、ＭＯＳＦＥＴ１５がオンのときにコイルＬ１０に蓄積されるエネルギーによって、コンデンサＣ１２へ電荷が充電され続けることが阻止される。そして、コンデンサＣ１２が負の電源電圧−ＶＢ以下に充電されることが防止され、コンデンサＣ１２の充電電圧が耐圧を超えてコンデンサＣ１２が破損することを防止することができる。
【００４５】
次に、本発明のさらに別の好ましい実施形態によるスイッチングアンプ１０Ｃを図６を参照して説明する。本例では、スイッチングアンプ１０Ｃは、図１のスイッチングアンプ１０が有する検出回路２５と、図４のスイッチングアンプ１０Ｂが有する検出回路２６とを共に備える。検出回路２５、２６の構成は概略上記の通りであるが、ダイオードＤ１、Ｄ２が追加されており、抵抗Ｒ１３が検出回路２５、２６とで共有されている。本例では、パルス幅変調回路２０の定電流生成手段２３のスイッチ手段ＳＷは、検出回路２５がコンデンサＣ１１の充電電圧が所定値未満であることを検出しており、かつ、検出回路２６がコンデンサＣ１２の充電電圧の絶対値が第２所定値未満であることを検出しているとき、オフ状態である。従って、定電流Ｉは、第１定電流回路２３Ａが生成する定電流のみからなる第１定電流となる。
【００４６】
一方、検出回路２５がコンデンサＣ１１の充電電圧が所定値以上であることを検出しているとき、または、検出回路２６がコンデンサＣ１２の充電電圧の絶対値が第２所定値以上であることを検出しているとき、スイッチ手段ＳＷはオン状態である。従って、定電流Ｉは、第１定電流回路２３Ａが生成する定電流と、第２定電流回路２３Ｂが生成する定電流とを加算した値の第２定電流（第１定電流よりも電流値が大）となる。また、本例の動作は図１のスイッチングアンプ１０、図４のスイッチングアンプ１０Ｂにおいて説明した通りである。本例によると、コンデンサＣ１１，Ｃ１２の両方の破損を防止することができる。
【００４７】
次に、本発明のさらに別の好ましい実施形態によるスイッチングアンプを説明する。上記の各実施例では検出回路２５、２６等によってコンデンサＣ１１、Ｃ１２の充電電圧の絶対値が所定値以上である際に、定電流Ｉを大きくし、ＰＷＭ信号ＯＵＴの変調度を低下させている。しかし、これに限定されず、ユーザ操作によってミュート処理を実行する指示や音量を低下させる指示が入力された際に、マイコン等の制御部から指示に応じて、スイッチ手段ＳＷをオン状態にし、定電流Ｉを大きくし、ＰＷＭ信号ＯＵＴ変調度を低下させてもよい。
【００４８】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。例えば、定電流生成手段２３は、２つの定電流回路を設ける代わりに、生成する定電流の電流値を２段階以上に可変することができる１つの可変定電流回路を有していてもよい。また、パルス幅変調回路２０が、ＩＮＶ２からもＰＷＭ信号を出力し、ドライバ１１がそのＰＷＭ信号に基づいて駆動信号ＤＲＶ２を生成してＭＯＳＦＥＴ１６に出力してもよい。
【産業上の利用可能性】
【００４９】
本発明は、例えばオーディオ用のスイッチングアンプおよびパルス幅変調回路として特に好適に採用され得る。
【符号の説明】
【００５０】
１０      スイッチングアンプ
１２      スイッチング出力回路
１５      スイッチ素子（ＭＯＳＦＥＴ）
１６スイッチ素子（ＭＯＳＦＥＴ）
２０      パルス幅変調回路
２１      パルス発生手段
２２      変調手段
２３      定電流生成手段
２３Ａ    第１定電流回路
２３Ｂ    第２定電流回路
２５      検出手段
２６      検出手段
【図１】
2012044633.tif 000003
【図２】
2012044633.tif 000004
【図３】
2012044633.tif 000005
【図４】
2012044633.tif 000006
【図５】
2012044633.tif 000007
【図６】
2012044633.tif 000008
【図７】
2012044633.tif 000009
【図８】
2012044633.tif 000010
【図９】
2012044633.tif 000011
【図１０】
2012044633.tif 000012
【図１１】
2012044633.tif 000013