(57)【要約】【課題】ボンド・ワイヤの寄生インダクタンスを小さくし、高周波特性を良好とすることができる半導体パッケージを提供する。【解決手段】高周波信号が入力される入力整合回路を有しダイボンド領域に配された半導体集積回路チップと、前記ダイボンド領域の周辺に配されたリード端子と、を備え、前記半導体集積回路チップが有する各端子と前記各リード端子とがボンド・ワイヤにより接続された半導体パッケージにおいて、前記ダイボンド領域の中央部より前記入力整合回路に高周波信号を入力させるための前記リード端子である高周波入力端子側および／または前記入力整合回路のグランド接続用の前記リード端子であるグランド端子側にシフトした位置に前記半導体集積回路チップは配される構成とする。【選択図】図１Ａ
2012104776.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号が入力される入力整合回路を有しダイボンド領域に配された半導体集積回路チップと、前記ダイボンド領域の周辺に配されたリード端子と、を備え、前記半導体集積回路チップが有する各端子と前記各リード端子とがボンド・ワイヤにより接続された半導体パッケージにおいて、
前記ダイボンド領域の中央部より前記入力整合回路に高周波信号を入力させるための前記リード端子である高周波入力端子側および／または前記入力整合回路のグランド接続用の前記リード端子であるグランド端子側にシフトした位置に前記半導体集積回路チップは配されることを特徴とする半導体パッケージ。
【請求項２】
前記半導体集積回路チップをシフトした方向に前記ダイボンド領域と一体に形成された前記グランド端子を有することを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
パッケージの四隅のうち少なくとも一つの隅において前記ダイボンド領域と一体に形成された二つのリード端子を有し、残りの隅において前記ダイボンド領域と一体に形成される一つのリード端子と前記ダイボンド領域と別体である一つのリード端子とを有することを特徴とする請求項１または請求項２に記載の半導体パッケージ。
【請求項４】
前記入力整合回路のグランド接続用の前記半導体集積回路チップが有する端子と前記グランド端子とを接続するボンド・ワイヤが２本以上であることを特徴とする請求項１〜請求項３のいずれかに記載の半導体パッケージ。
【請求項５】
パッケージの四隅にグランド接続用のリード端子を有し、前記半導体集積回路チップの四隅にグランド接続用の端子を有することを特徴とする請求項１〜請求項４のいずれかに記載の半導体パッケージ。
【請求項６】
前記入力整合回路に前記高周波入力端子のボンド・ワイヤをインダクタとして含めた入力整合部の入力整合により高周波特性が最良となるよう前記入力整合回路の各回路素子の回路定数を設定していることを特徴とする請求項１〜請求項５のいずれかに記載の半導体パッケージ。
【請求項７】
前記入力整合回路はバンドパスフィルタであることを特徴とする請求項６に記載の半導体パッケージ。
【請求項８】
前記高周波入力端子を介して入力される高周波信号が周波数変換された中間周波数信号が出力される前記リード端子である中間周波出力端子を有し、前記高周波入力端子と前記中間周波出力端子とが互いに対向するパッケージの辺上に配されることを特徴とする請求項１〜請求項７のいずれかに記載の半導体パッケージ。
【請求項９】
前記半導体集積回路チップは、前記入力整合回路を有するＬＮＡ（Low-Noise Amplifier）および／または混合回路を有し、前記半導体パッケージは放送受信装置であることを特徴とする請求項１〜請求項８のいずれかに記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージによる入力整合に関するものである。
【背景技術】
【０００２】
衛星放送受信用のＬＮＢ（Low Noise Block down converter）として用いられるＭＯＰ−ＩＣ（Mixer, Oscillator, PLL-IC）のブロック図を図４に示す。図４に示すＭＯＰ−ＩＣ１０は、ＲＦ入力端子ＲＦＩＮと、バンドパスフィルタ１と、ＲＦアンプ２と、混合回路３と、ＶＣＯ（Voltage Controlled Oscillator、電圧制御発振器）４と、ＩＦアンプ５と、ＩＦ出力端子ＩＦＯＵＴと、を有している。
【０００３】
衛星放送受信用アンテナで受信された高周波信号は、ＲＦ入力端子ＲＦＩＮに入力される。バンドパスフィルタ１は、高周波信号の周波数成分のうち所定周波数帯域以外の成分を減衰させる。バンドパスフィルタ１を通過した高周波信号はＲＦアンプ２により増幅されて混合回路３に入力される。ＶＣＯ４は、不図示のＰＬＬループの一部であり、局部発振信号を混合回路３に出力する。１０．７〜１２．７ＧＨｚの高周波信号は混合回路３により９．７５ＧＨｚまたは１０．６ＧＨｚの局部発振信号とミキシングされ、９５０ＭＨｚ〜２．１５ＧＨｚの中間周波数信号にダウンコンバートされる。そして、中間周波数信号はＩＦアンプ５により増幅され、ＩＦ出力端子ＩＦＯＵＴから出力される。
【０００４】
上記のようなＭＯＰ−ＩＣはパッケージ化される。従来の典型的なＱＦＮ（Quad Flatpack Non-leaded package）パッケージのボンド・ワイヤ設計例の上面図を図５Ａに、下面図を図５Ｂに示す。図５Ａ、図５Ｂに示すＱＦＮパッケージＱ１は、ＭＯＰ−ＩＣ１０と、ダイボンド・リードフレーム１１と、各リード端子とを有している。
【０００５】
ダイボンド・リードフレーム１１は、ダイボンド領域とこれと一体であるリードフレームとから成る。半導体集積回路チップであるＭＯＰ−ＩＣ１０は、ダイボンド・リードフレーム１１のダイボンド領域にペースト剤により貼り付けられる。ダイボンド領域の周囲には２４個のリード端子が配される。２番〜５番ピン、８番〜１１番ピン、１４番ピン〜１７番ピン並びに２０番〜２３番ピンは、ダイボンド・リードフレーム１１とは別体であるリード端子である。また、グランド用の１番ピン、６番ピン、７番ピン、１２番ピン、１３番ピン、１８番ピン、１９番ピン並びに２４番ピンは、ダイボンド・リードフレーム１１のリードフレームとして形成されるリード端子である。ＭＯＰ−ＩＣ１０が有する各端子は各リード端子にボンディングされる。また、ＭＯＰ−ＩＣ１０が有するグランド端子の一部はダイボンド・リードフレーム１１のダイボンド領域にダウンボンディングされる。また、高周波信号入力用のリード端子である２０番ピンは、ＭＯＰ−ＩＣ１０が有するＲＦ入力端子ＲＦＩＮにボンディングされ、中間周波数信号出力用のリード端子である１１番ピンは、ＭＯＰ−ＩＣ１０が有するＩＦ出力端子ＩＦＯＵＴにボンディングされる。
【０００６】
モジュール基板において高周波信号入力用のリード端子である２０番ピンに接続されるマイクロストリップライン配線は、高周波特性を最大限に引き出すべくグランド領域に隣接してレイアウトされるため、２０番ピンに隣接する１９番ピンおよび２１番ピンをグランド用にすることが好適となる。さらに、高周波信号入力用ボンディング・ワイヤ（２０番ピン）と平行してグランド用ボンディング・ワイヤ（１９番ピン、２１番ピン）はリード端子に直接接続され、ダウンボンディングされないことが多い。また、リード端子の強度を確保すべくパッケージ四隅のリード端子（１番ピン、２４番ピン、６番ピン、７番ピン、１２番ピン、１３番ピン、１８番ピン、１９番ピン）は、ダイボンド・リードフレーム１１のダイボンド領域と一体化されたリードフレームとして形成される。
【０００７】
ここで、高周波性能を最大限引き出すべくＭＯＰ−ＩＣ１０には入力整合回路を設ける必要がある。例えば、特許文献１には、ＩＣのスパイラルインダクタと伝送線路を接続するボンディング・ワイヤのインダクタンスを考慮した高周波整合回路が提案されている。
【０００８】
また、高周波広帯域入力整合技術の一例として、３セクション・チェビシェフＬＣ型バンドパスフィルタを有するＬＮＡ（Low-Noise Amplifier）が非特許文献１に提案されている。なお、ＬＮＡは、図４で示すＭＯＰ−ＩＣ１０ではバンドパスフィルタ１とＲＦアンプ２とから構成される部分に相当する。非特許文献１に提案されたＬＮＡの構成を図６Ａに示す。図６Ａに示すＬＮＡは、インダクタＬ１、Ｌ２、Ｌｇ、Ｌｓ、Ｌｌと、容量Ｃ１、Ｃ２、Ｃｐと、抵抗Ｒｌと、ＭＯＳトランジスタＭ１、Ｍ２とを有している。このうち、３セクション・チェビシェフＬＣ型バンドパスフィルタＢ１は、インダクタＬ１、Ｌ２、Ｌｇ、Ｌｓと、容量Ｃ１、Ｃ２、Ｃｐと、ＭＯＳトランジスタＭ１とから成る。
【０００９】
高周波信号源Ｖｓと抵抗Ｒｓから成る５０Ω信号源から高周波信号が３セクション・チェビシェフＬＣ型バンドパスフィルタＢ１に入力される。抵抗Ｒｓの一端にインダクタＬ１の一端が接続され、インダクタＬ１の他端が容量Ｃ１の一端に接続される。容量Ｃ１の他端はインダクタＬｇの一端に接続され、インダクタＬｇの他端がＭＯＳトランジスタＭ１のゲートに接続される。容量Ｃ１とインダクタＬｇの接続点には容量Ｃ２とインダクタＬ２が並列に接続され、容量Ｃ２とインダクタＬ２にはバイアス電圧Ｖｂｉａｓが印加される。インダクタＬｇとＭＯＳトランジスタＭ１のゲートとの接続点には容量Ｃｐの一端が接続され、容量Ｃｐの他端はＭＯＳトランジスタＭ１のソースとインダクタＬｓの一端との接続点に接続される。インダクタＬｓの他端はグランドに接続される。また、ＭＯＳトランジスタＭ１のドレインとＭＯＳトランジスタＭ２のソースが接続される。ＭＯＳトランジスタＭ２のドレインには抵抗ＲｌとインダクタＬｌが直列に接続され、インダクタＬｌには電源電圧Ｖｄｄが印加される。ＭＯＳトランジスタＭ２のゲートにも電源電圧Ｖｄｄが印加される。そして、ＭＯＳトランジスタＭ２のドレインと抵抗Ｒｌとの接続点から出力電圧Ｖｏｕｔが出力される。
【００１０】
また、３セクション・チェビシェフＬＣ型バンドパスフィルタＢ１の等価回路を図６Ｂに示す。インダクタＬｇとインダクタＬｓとが接続され、その接続点にＭＯＳトランジスタＭ１のゲートドレイン間寄生容量Ｃｇｄの一端が接続され、ゲートドレイン間寄生容量Ｃｇｄの他端はグランドに接続される。また、インダクタＬｓの一端には容量Ｃｐの容量とＭＯＳトランジスタＭ１のゲートソース間容量との和である容量の一端が接続される。容量Ｃｐの容量とＭＯＳトランジスタＭ１のゲートソース間容量との和である容量の他端には、ＭＯＳトランジスタＭ１のカットオフ周波数ωｔとインダクタＬｓのインダクタンスとの積である抵抗値を有する抵抗の一端が接続され、その抵抗の他端はグランドに接続される。
【００１１】
また、１０ＧＨｚ帯の広帯域入力整合を実現する３セクション・チェビシェフＬＣ型バンドパスフィルタの回路設計例を図７に示す。図７に示す３セクション・チェビシェフＬＣ型バンドパスフィルタＢ１０は、インダクタＬ１、Ｌ２、Ｌ３と、容量Ｃ１、Ｃ２、Ｃ３と、抵抗Ｒ１とを有する。各回路素子の回路定数は、Ｌ１＝１．６７ｎＨ、Ｃ１＝０．１１ｐＦ、Ｌ２＝０．１８ｎＨ、Ｃ２＝１ｐＦ、Ｌ３＝１．６７ｎＨ、Ｃ３＝０．１１ｐＦ、Ｒ１＝５０Ωである。高周波信号源Ｖｓから抵抗Ｒｓを介して高周波信号が３セクション・チェビシェフＬＣ型バンドパスフィルタＢ１０に入力される。抵抗Ｒｓの一端にインダクタＬ１の一端が接続され、インダクタＬ１の他端が容量Ｃ１の一端に接続される。容量Ｃ１の他端とインダクタＬ３の一端とが接続され、その接続点に容量Ｃ２とインダクタＬ２とが並列接続される。容量Ｃ２とインダクタＬ２にはグランドが接続される。インダクタＬ３の他端には容量Ｃ３の一端が接続され、容量Ｃ３の他端には抵抗Ｒ１の一端が接続される。抵抗Ｒ１の他端はグランドに接続される。このような構成の３セクション・チェビシェフＬＣ型バンドパスフィルタＢ１０の電力反射係数（reflection coefficient）特性と利得特性のシミュレーション結果を図８に示す。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平６−８５５９３号公報
【非特許文献】
【００１３】
【非特許文献１】Andrea Bevilacqua, An Ultrawideband CMOS Low-Noise Amplifier for 3.1_10.6-GHz Wireless Receivers, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 39, NO. 12, DECEMBER 2004.
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、図５Ａで示した従来のＱＦＮパッケージの構成では以下のような問題点があった。従来のＱＦＮパッケージにおけるＬＮＡに対するボンディングを図９に示す。ＭＯＰ−ＩＣ１０が有するＲＦ入力端子ＲＦＩＮは、ＭＯＰ−ＩＣ１０に設けられるＬＮＡ６が有する入力整合回路の入力に接続される。ＲＦ入力端子ＲＦＩＮは、２０番ピン（図５Ａ）であるリード端子ＬＴ２０にボンド・ワイヤＷｒによりボンディングされる。高周波信号源Ｖｓから抵抗Ｒｓ、リード端子ＬＴ２０、ボンド・ワイヤＷｒ、ＲＦ入力端子ＲＦＩＮを介して高周波信号がＬＮＡ６に入力される。
【００１５】
また、ＭＯＰ−ＩＣ１０が有するグランド端子ＧＤ１、ＧＤ２、ＧＤ３は、ＬＮＡ６が有する入力整合回路のグランド接続用の端子である。グランド端子ＧＤ１、ＧＤ２、ＧＤ３は、１９番、２１番、２２番ピン（図５Ａ）であるリード端子ＬＴ１９、ＬＴ２１、ＬＴ２２にそれぞれボンド・ワイヤＷｇ１、Ｗｇ２、Ｗｇ３によりボンディングされる。リード端子ＬＴ１９、ＬＴ２１、ＬＴ２２は、グランドに接続される。
【００１６】
ここで、図５Ａに示すボンディングのレイアウトでは、２０番ピンであるリード端子ＬＴ２０からＲＦ入力端子ＲＦＩＮへのボンド・ワイヤＷｒが長いため、ボンド・ワイヤＷｒの寄生インダクタンスの影響により入力不整合、利得低下が生じるという問題があった。また、同様にグランド用のボンド・ワイヤＷｇ１、Ｗｇ２、Ｗｇ３が長いため、ボンド・ワイヤＷｇ１、Ｗｇ２、Ｗｇ３の寄生インダクタンスの影響により入力不整合、利得低下が生じるという問題もあった。
【００１７】
上記問題点を鑑み、本発明は、ボンド・ワイヤの寄生インダクタンスを小さくし、高周波特性を良好とすることができる半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するために本発明は、高周波信号が入力される入力整合回路を有しダイボンド領域に配された半導体集積回路チップと、前記ダイボンド領域の周辺に配されたリード端子と、を備え、前記半導体集積回路チップが有する各端子と前記各リード端子とがボンド・ワイヤにより接続された半導体パッケージにおいて、
前記ダイボンド領域の中央部より前記入力整合回路に高周波信号を入力させるための前記リード端子である高周波入力端子側および／または前記入力整合回路のグランド接続用の前記リード端子であるグランド端子側にシフトした位置に前記半導体集積回路チップは配される構成とする。
【００１９】
このような構成によれば、高周波入力端子および／またはグランド端子のボンド・ワイヤ長を短くでき、ボンド・ワイヤの寄生インダクタンスを小さくでき、高周波特性を良好なものとすることができる。
【００２０】
また、上記構成において、前記半導体集積回路チップをシフトした方向に前記ダイボンド領域と一体に形成された前記グランド端子を有する構成としてもよい。
【００２１】
このような構成によれば、ダウンボンディングするボンド・ワイヤをグランド端子に逃がすことにより、半導体集積回路チップのシフト量を大きくすることができる。
【００２２】
また、上記いずれかの構成において、パッケージの四隅のうち少なくとも一つの隅において前記ダイボンド領域と一体に形成された二つのリード端子を有し、残りの隅において前記ダイボンド領域と一体に形成される一つのリード端子と前記ダイボンド領域と別体である一つのリード端子とを有する構成としてもよい。
【００２３】
このような構成によれば、リード端子の強度を確保しつつ、パッケージの有効端子数を増やすことができる。
【００２４】
また、上記いずれかの構成において、前記入力整合回路のグランド接続用の前記半導体集積回路チップが有する端子と前記グランド端子とを接続するボンド・ワイヤが２本以上である構成としてもよい。
【００２５】
このような構成によれば、ボンド・ワイヤ起因のグランドインピーダンスを小さくでき、高周波利得特性およびＮＦ（Noise Figure）を改善できる。
【００２６】
また、上記いずれかの構成において、パッケージの四隅にグランド接続用のリード端子を有し、前記半導体集積回路チップの四隅にグランド接続用の端子を有する構成としてもよい。
【００２７】
このような構成によれば、パッケージの四隅にグランド接続用のリード端子を有することは実装的にも基板レイアウト的にも好適であり、半導体集積回路チップの四隅にグランド接続用の端子を有するので、ボンド・ワイヤのレイアウトが容易となる。
【００２８】
また、上記いずれかの構成において、前記入力整合回路に前記高周波入力端子のボンド・ワイヤをインダクタとして含めた入力整合部の入力整合により高周波特性が最良となるよう前記入力整合回路の各回路素子の回路定数を設定している構成としてもよい。
【００２９】
このような構成によれば、前記高周波入力端子のボンド・ワイヤに直列接続された入力整合回路が有するインダクタを小さく、または削除することができ、半導体集積回路チップを小型化・低コスト化できる。従って、安価なパッケージにより高周波特性を改善できる。
【００３０】
また、この構成において、前記入力整合回路はバンドパスフィルタである構成としてもよい。このような構成によれば、高周波入力端子のボンド・ワイヤを含めたバンドパスフィルタを形成することで、高周波広帯域での入力整合を実現できる。
【００３１】
また、上記いずれかの構成において、前記高周波入力端子を介して入力される高周波信号が周波数変換された中間周波数信号が出力される前記リード端子である中間周波出力端子を有し、前記高周波入力端子と前記中間周波出力端子とが互いに対向するパッケージの辺上に配される構成としてもよい。
【００３２】
このような構成によれば、入出力間のボンド・ワイヤによるカプリングを低減することができる。
【００３３】
また、上記いずれかの構成において、前記半導体集積回路チップは、前記入力整合回路を有するＬＮＡ（Low-Noise Amplifier）および／または混合回路を有し、前記半導体パッケージは放送受信装置である構成としてもよい。
【００３４】
このような構成によれば、放送受信装置の高周波特性を改善することができる。
【発明の効果】
【００３５】
本発明の半導体パッケージによれば、ボンド・ワイヤの寄生インダクタンスを小さくし、高周波特性を良好とすることができる・
【図面の簡単な説明】
【００３６】
【図１Ａ】本発明の第１実施形態に係るＱＦＮパッケージのボンド・ワイヤ設計例の上面図である。
【図１Ｂ】本発明の第１実施形態に係るＱＦＮパッケージのボンド・ワイヤ設計例の下面図である。
【図２】本発明の第２実施形態に係るＱＦＮパッケージのボンド・ワイヤ設計例の上面図である。
【図３】本発明の第３実施形態に係るＬＣ型バンドパスフィルタの構成を示す図である。
【図４】ＭＯＰ−ＩＣのブロック図である。
【図５Ａ】従来のＱＦＮパッケージのボンド・ワイヤ設計例の上面図である。
【図５Ｂ】従来のＱＦＮパッケージのボンド・ワイヤ設計例の下面図である。
【図６Ａ】非特許文献１に提案されたＬＮＡの構成を示す図である。
【図６Ｂ】３セクション・チェビシェフＬＣ型バンドパスフィルタの等価回路を示す図である。
【図７】１０ＧＨｚ帯の広帯域入力整合を実現する３セクション・チェビシェフＬＣ型バンドパスフィルタの回路設計例を示す図である。
【図８】図７に示す３セクション・チェビシェフＬＣ型バンドパスフィルタのシミュレーション結果を示すグラフである。
【図９】従来のＱＦＮパッケージにおけるＬＮＡに対するボンディングを示す図である。
【発明を実施するための形態】
【００３７】
以下に本発明の実施形態を図面を参照して説明する。本発明の第１実施形態に係るＱＦＮパッケージのボンド・ワイヤ設計例の上面図を図１Ａに、下面図を図１Ｂに示す。図１Ａ、図１Ｂに示すＱＦＮパッケージＱ１００は、ＭＯＰ−ＩＣ１２と、ダイボンド・リードフレーム１３と、各リード端子とを有している。
【００３８】
ダイボンド・リードフレーム１３は、ダイボンド領域とこれと一体であるリードフレームとから成る。半導体集積回路チップであるＭＯＰ−ＩＣ１２は、ダイボンド・リードフレーム１３のダイボンド領域にペースト剤により貼り付けられる。ダイボンド領域の周囲には２４個のリード端子が配される。２番〜６番ピン、８番〜１１番ピン、１３番ピン〜１７番ピン、２０番ピン並びに２２番〜２４番ピンは、ダイボンド・リードフレーム１３とは別体であるリード端子である。また、グランド用の１番ピン、７番ピン、１２番ピン、１８番ピン、１９番ピン、２１番ピンは、ダイボンド・リードフレーム１３のリードフレームとして形成されるリード端子である。ＭＯＰ−ＩＣ１２が有する各端子は各リード端子にボンディングされる。また、ＭＯＰ−ＩＣ１２が有するグランド端子の一部はダイボンド・リードフレーム１３のダイボンド領域にダウンボンディングされる。
【００３９】
ＭＯＰ−ＩＣ１２は、ダイボンド・リードフレーム１３のダイボンド領域の中央部より１８番〜２２番ピンが密集する方向へ向けてＸ軸方向（図１Ａ紙面左右方向）にシフトさせた位置に配されている。ＭＯＰ−ＩＣ１２に設けられるＬＮＡ（不図示）が有する入力整合回路へ高周波信号を入力するためのＭＯＰ−ＩＣ１２が有するＲＦ入力端子が、高周波信号入力用の２０番ピンとボンディングされる。また、入力整合回路のグランド接続用のＭＯＰ−ＩＣ１２が有する各グランド端子が、グランド接続用の１８番、１９番、２１番、２２番ピンにそれぞれボンディングされる。ＭＯＰ−ＩＣ１２のシフトにより、高周波信号入力用の２０番ピンのボンド・ワイヤ長およびグランド接続用の１８番、１９番、２１番、２２番ピンのボンド・ワイヤ長を短くすることができ、寄生インダクタンスを０．５ｎＨ程度に小さくできる。これにより、入力整合状態が改善し、高周波利得特性の改善が可能となる。
【００４０】
また、２１番ピンのリード端子は、ダイボンド・リードフレーム１３のダイボンド領域と一体であるリードフレームとして形成し、ダウンボンドするボンド・ワイヤをリード端子に逃がしている。これにより、ＭＯＰ−ＩＣ１２のシフト量をより大きくすることが可能となる。
【００４１】
また、パッケージの四隅のうち一つの隅においては１８番ピンおよび１９番ピンの二つのリード端子をダウンボンド領域と一体であるリードフレームとして形成し、残りの三つの各隅においては１番ピン、７番ピン、１２番ピンのそれぞれ一つのみのリード端子をダウンボンド領域と一体であるリードフレームとして形成している。これにより、リード端子の強度を確保しつつ、従来の図５Ａと較べて２４番ピン、６番ピン、１３番ピンを有効にできる。つまり、パッケージ有効端子数を増加させることができる。
【００４２】
また、入力整合回路のグランド接続用のＭＯＰ−ＩＣ１２が有するグランド端子が１８番、１９番、２１番、２２番ピンとボンディングされ、２本以上のボンド・ワイヤを短くしているので、ボンド・ワイヤの寄生インダクタンスによるグランドインピーダンスをより小さくでき、高周波利得特性およびＮＦ（Noise Figure）を改善できる。
【００４３】
また、パッケージの四隅においてグランド接続用のリード端子である１番ピン、７番ピン、１２番ピン、１８番ピン、１９番ピンを配置しているのは、実装的にも基板レイアウト的にも好適だからである。即ち、熱応力はパッケージ四隅に最も強くかかり、熱応力によりパッケージ四隅の一つのピンの半田接合界面が破断しても他のピンの接合が維持されていれば、少なくともファンクション不良を防ぐことができる。そして、ＭＯＰ−ＩＣ１２の四隅にも二つずつグランド端子を設けたので、ボンド・ワイヤのレイアウトが容易となる。
【００４４】
また、高周波信号入力用のリード端子である２０番ピンと中間周波数信号出力用のリード端子である１１番ピンとが互いに対向するパッケージの辺上に配される。これにより、入出力間のボンド・ワイヤによるカプリングを低減することができる。
【００４５】
なお、グランド接続用のリード端子である２２番ピンと１５番ピンは、ＬＮＡ用およびＶＣＯ用に独立して与えられており、ピン変更の際にグランド接続用以外に使用できるよう敢えてダイボンド領域と一体としたリードフレームではなく、ダイボンド・リードフレーム１３とは別体のリード端子としている。
【００４６】
本発明の第２実施形態に係るＱＦＮパッケージのボンド・ワイヤ設計例の上面図を図２に示す。図２で示すＱＦＮパッケージＱ２００では、ＭＯＰ−ＩＣ１２は、ダイボンド・リードフレーム１３のダイボンド領域の中央部より１８番〜２２番ピンが密集する方向へ向けてＸ軸方向（図２紙面左右方向）のみでなくＹ軸方向（図２紙面上下方向）にシフトさせた位置に配されている。これにより、高周波信号入力用の２０番ピンとＭＯＰ−ＩＣ１２が有するＲＦ入力端子とをボンディングするボンド・ワイヤの長さをより短くして、寄生インダクタンスをより小さくできる。
【００４７】
次に、本発明の第３実施形態について説明する。本発明の第３実施形態に係るＬＣ型バンドパスフィルタの構成を図３に示す。ＬＣ型バンドパスフィルタＢ１００を有するＭＯＰＩ−ＩＣ１２は、上述した第１実施形態または第２実施形態のようにダイボンド領域の中央部よりシフトされた位置に配される。ＬＣ型バンドパスフィルタＢ１００の構成は、上述した従来の３セクション・チェビシェフＬＣ型バンドパスフィルタＢ１（図６Ｂ）と同様である。そして、ＭＯＰ−ＩＣ１２が有するＲＦ入力端子ＲＦＩＮと２０番ピンであるリード端子ＬＴ２０とをボンディングするボンド・ワイヤをインダクタＬ１ｂとして考慮し、ＬＣ型バンドパスフィルタＢ１００にインダクタＬ１ｂを含めたＬＣ型バンドパスフィルタ（入力整合部）の入力整合により高周波特性が最良となるようＬＣ型バンドパスフィルタＢ１００の各回路素子の回路定数を設定している。これにより、インダクタＬ１ｂに直列に接続されるＭＯＰ−ＩＣ１２が有するインダクタＬ１ａを小さく、または削除することができる。従って、ＭＯＰ−ＩＣ１２を小型化・低コスト化でき、安価なパッケージで広帯域な入力整合を実現できる。
【００４８】
以上本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば、実施形態は種々の変更が可能である。
【００４９】
例えば、ＬＮＡはＭＯＳトランジスタを用いたものに限定されることはない。また、上記実施形態ではＩＣチップにＬＮＡを有する例としたが、混合回路が初段に位置する構成では、混合回路の入力整合回路をＩＣチップに設けるようにしてもよい。
【符号の説明】
【００５０】
１  バンドパスフィルタ
２  ＲＦアンプ
３  混合回路
４  ＶＣＯ
５  ＩＦアンプ
６  ＬＮＡ
１０  ＭＯＰ−ＩＣ
１１  ダイボンド・リードフレーム
１２  ＭＯＰ−ＩＣ
１３  ダイボンド・リードフレーム
Ｑ１、Ｑ１００、Ｑ２００  ＱＦＮパッケージ
Ｂ１、Ｂ１０、Ｂ１００  ３セクション・チェビシェフＬＣ型バンドパスフィルタ
【図１Ａ】
2012104776.tif 000003
【図１Ｂ】
2012104776.tif 000004
【図２】
2012104776.tif 000005
【図３】
2012104776.tif 000006
【図４】
2012104776.tif 000007
【図５Ａ】
2012104776.tif 000008
【図５Ｂ】
2012104776.tif 000009
【図６Ａ】
2012104776.tif 000010
【図６Ｂ】
2012104776.tif 000011
【図７】
2012104776.tif 000012
【図８】
2012104776.tif 000013
【図９】
2012104776.tif 000014
【手続補正書】
【提出日】平成23年5月18日(2011.5.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
高周波信号が入力される入力整合回路を有しダイボンド領域に配された半導体集積回路チップと、前記ダイボンド領域の周辺に配されたリード端子と、を備え、前記半導体集積回路チップが有する各端子と前記各リード端子とがボンド・ワイヤにより接続されており、前記ダイボンド領域が裏面グランド端子となり、前記半導体集積回路チップが有するグランド端子がボンド・ワイヤにより前記裏面グランド端子にダウンボンディングされる半導体パッケージにおいて、
前記ダイボンド領域の中央部より前記入力整合回路に高周波信号を入力させるための前記リード端子である高周波入力端子側および／または前記入力整合回路のグランド接続用の前記リード端子であるグランド端子側にシフトした位置に前記半導体集積回路チップは配され、
前記半導体集積回路チップをシフトした方向に前記ダイボンド領域と一体に形成された前記グランド端子を有することを特徴とする半導体パッケージ。
【請求項２】
高周波信号が入力される入力整合回路を有しダイボンド領域に配された半導体集積回路チップと、前記ダイボンド領域の周辺に配されたリード端子と、を備え、前記半導体集積回路チップが有する各端子と前記各リード端子とがボンド・ワイヤにより接続されており、前記ダイボンド領域が裏面グランド端子となり、前記半導体集積回路チップが有するグランド端子がボンド・ワイヤにより前記裏面グランド端子にダウンボンディングされる半導体パッケージにおいて、
前記ダイボンド領域の中央部より前記入力整合回路に高周波信号を入力させるための前記リード端子である高周波入力端子側および／または前記入力整合回路のグランド接続用の前記リード端子であるグランド端子側にシフトした位置に前記半導体集積回路チップは配され、
パッケージの四隅のうち少なくとも一つの隅において前記ダイボンド領域と一体に形成された二つのリード端子を有し、残りの隅において前記ダイボンド領域と一体に形成される一つのリード端子と前記ダイボンド領域と別体である一つのリード端子とを有することを特徴とする半導体パッケージ。
【請求項３】
前記入力整合回路のグランド接続用の前記半導体集積回路チップが有する端子と前記グランド端子とを接続するボンド・ワイヤが２本以上であることを特徴とする請求項１または請求項２に記載の半導体パッケージ。
【請求項４】
パッケージの四隅にグランド接続用のリード端子を有し、前記半導体集積回路チップの四隅にグランド接続用の端子を有することを特徴とする請求項１〜請求項３のいずれかに記載の半導体パッケージ。
【請求項５】
前記入力整合回路に前記高周波入力端子のボンド・ワイヤをインダクタとして含めた入力整合部の入力整合により高周波特性が最良となるよう前記入力整合回路の各回路素子の回路定数を設定していることを特徴とする請求項１〜請求項４のいずれかに記載の半導体パッケージ。
【請求項６】
前記入力整合回路はバンドパスフィルタであることを特徴とする請求項５に記載の半導体パッケージ。
【請求項７】
前記高周波入力端子を介して入力される高周波信号が周波数変換された中間周波数信号が出力される前記リード端子である中間周波出力端子を有し、前記高周波入力端子と前記中間周波出力端子とが互いに対向するパッケージの辺上に配されることを特徴とする請求項１〜請求項６のいずれかに記載の半導体パッケージ。
【請求項８】
前記半導体集積回路チップは、前記入力整合回路を有するＬＮＡ（Low-Noise Amplifier）および／または混合回路を有し、前記半導体パッケージは放送受信装置であることを特徴とする請求項１〜請求項７のいずれかに記載の半導体パッケージ。
【手続補正書】
【提出日】平成23年8月3日(2011.8.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
高周波信号が入力される入力整合回路を有しダイボンド領域に配された半導体集積回路チップと、前記ダイボンド領域の周辺に配されたリード端子と、を備え、前記半導体集積回路チップが有する各端子と前記各リード端子とがボンド・ワイヤにより接続されており、前記ダイボンド領域が裏面グランド端子となり、前記半導体集積回路チップが有するグランド端子がボンド・ワイヤにより前記裏面グランド端子にダウンボンディングされる半導体パッケージにおいて、
前記ダイボンド領域の中央部より前記入力整合回路に高周波信号を入力させるための前記リード端子である高周波入力端子側と前記入力整合回路のグランド接続用の前記リード端子であるグランド端子側とのうち少なくとも高周波入力端子側にシフトした位置に前記半導体集積回路チップは配され、
前記半導体集積回路チップを高周波入力端子側にシフトした方向に前記ダイボンド領域と一体に形成された前記グランド端子を有することを特徴とする半導体パッケージ。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】
高周波信号が入力される入力整合回路を有しダイボンド領域に配された半導体集積回路チップと、前記ダイボンド領域の周辺に配されたリード端子と、を備え、前記半導体集積回路チップが有する各端子と前記各リード端子とがボンド・ワイヤにより接続されており、前記ダイボンド領域が裏面グランド端子となり、前記半導体集積回路チップが有するグランド端子がボンド・ワイヤにより前記裏面グランド端子にダウンボンディングされる半導体パッケージにおいて、
前記ダイボンド領域の中央部より前記入力整合回路に高周波信号を入力させるための前記リード端子である高周波入力端子側および／または前記入力整合回路のグランド接続用の前記リード端子であるグランド端子側にシフトした位置に前記半導体集積回路チップは配され、
パッケージの四隅のうち少なくとも一つの隅において、その隅の角を挟んで配設された前記ダイボンド領域と一体に形成された二つのリード端子を有し、残りの隅において、その隅の角を挟んで配設された前記ダイボンド領域と一体に形成される一つのリード端子と前記ダイボンド領域と別体である一つのリード端子とを有することを特徴とする半導体パッケージ。