(57)【要約】【課題】セット電源の性能を柔軟にエミュレート可能な電源装置を提供する。【解決手段】電圧源１０は、基準電圧ＶＲＥＦに応じた電圧レベルに一致するように安定化される電源電圧ＶＯＵＴを生成し、ＤＵＴ１に供給する。電流検出回路２０は、ＤＵＴ１に流れる出力電流ＩＯＵＴに応じた検出電圧Ｖｍを生成する。基準電圧生成回路３０が生成する基準電圧ＶＲＥＦは、初期状態において入力電圧ＶＩＮに応じた初期電圧レベルをとり、出力電流ＩＯＵＴが流れると、初期電圧レベルから検出電圧Ｖｍに応じた第１電圧幅だけシフトした第１電圧レベルＶＬ１に遷移する。続いて基準電圧ＶＲＥＦは、初期電圧レベルから検出電圧Ｖｍに応じた第２電圧幅だけシフトした第２電圧レベルＶＬ２に遷移する。【選択図】図２
2012052862.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスに電源電圧を供給する試験装置用の電源装置であって、
基準電圧に応じた電圧レベルに一致するように安定化される前記電源電圧を生成し、前記被試験デバイスに供給する電圧源と、
前記被試験デバイスに流れる出力電流に応じた検出電圧を生成する電流検出回路と、
入力電圧と前記検出電圧に応じて前記基準電圧を生成する基準電圧生成回路と、
を備え、
前記基準電圧生成回路は、
初期状態において前記入力電圧に応じた初期電圧レベルをとり、前記出力電流が流れると、前記初期電圧レベルから前記検出電圧に応じた第１電圧幅だけシフトした第１電圧レベルに遷移し、続いて前記初期電圧レベルから前記検出電圧に応じた第２電圧幅だけシフトした第２電圧レベルに遷移するように、前記基準電圧を生成することを特徴とする電源装置。
【請求項２】
前記基準電圧生成回路は、前記第１電圧幅と前記第２電圧幅の少なくとも一方が調節可能に構成されることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記基準電圧生成回路は、前記第１電圧レベルから前記第２電圧レベルに遷移するセトリング時間が調節可能に構成されることを特徴とする請求項１または２に記載の電源装置。
【請求項４】
前記基準電圧生成回路は、
前記初期状態においてゼロであり、前記出力電流が流れると、前記第１電圧幅に対応する電圧レベルに遷移し、続いて前記第２電圧幅に対応する電圧レベルに遷移する補正電圧を生成する補正電圧生成部を含み、
前記入力電圧と前記補正電圧を合成して前記基準電圧を生成することを特徴とする請求項１から３のいずれかに記載の電源装置。
【請求項５】
前記基準電圧生成回路は、
前記第１電圧レベルを設定するレベル設定部と、
前記第２電圧レベルを設定するオフセット設定部と、
前記第１電圧レベルから前記第２電圧レベルへ遷移するときのセトリング時間を設定するセトリング設定部と、
を含むことを特徴とする請求項１に記載の電源装置。
【請求項６】
前記基準電圧生成回路は、
前記検出電圧に応じた第１電圧を生成する第１アンプと、
前記第１電圧を反転する第２アンプと、
前記第２アンプの出力電圧をフィルタリングし、第２電圧を生成するフィルタと、
を含み、
前記入力電圧、前記第１電圧および前記第２電圧を合成して前記基準電圧を生成することを特徴とする請求項１に記載の電源装置。
【請求項７】
被試験デバイスに電源電圧を供給する試験装置用の電源装置であって、
基準電圧に応じた電圧レベルに一致するように安定化される前記電源電圧を生成し、前記被試験デバイスに供給する電圧源と、
前記被試験デバイスに流れる出力電流に応じた検出電圧を生成する電流検出回路と、
入力電圧と前記検出電圧を受け、前記基準電圧を生成する基準電圧生成回路と、
を備え、
前記基準電圧生成回路は、前記基準電圧の前記検出電圧に応じた成分をＶＲＥＦ’と書くとき、検出電圧Ｖｍ、係数Ｋ１、Ｋ２、Ｋ３を用いて、
ＶＲＥＦ’＝Ｈ（ｓ）×Ｖｍ＝（Ｋ１−Ｋ２／（１＋ｓ・Ｋ３））×Ｖｍ
なる伝達関数Ｈ（ｓ）を有するように構成されることを特徴とする電源装置。
【請求項８】
前記係数Ｋ１、Ｋ２、Ｋ３の少なくともひとつは可変に構成されることを特徴とする請求項７に記載の電源装置。
【請求項９】
被試験デバイスに電源電圧を供給する試験装置用の電源装置であって、
基準電圧に応じた電圧レベルに一致するように安定化される前記電源電圧を生成し、前記被試験デバイスに供給する電圧源と、
前記被試験デバイスに流れる出力電流に応じた検出電圧を生成する電流検出回路と、
前記基準電圧を生成する基準電圧生成回路と、
を備え、
前記基準電圧生成回路は、
前記検出電圧をデジタル検出値に変換するＡ／Ｄコンバータと、
前記デジタル検出値に信号処理を施し、前記基準電圧に応じたデジタル基準値を生成する信号処理部と、
前記デジタル基準値をアナログの前記基準電圧に変換するＤ／Ａコンバータと、
を備え、
前記信号処理部は、
初期状態において初期レベルであり、前記出力電流が流れると、前記初期レベルから前記デジタル検出値に応じた第１幅だけシフトした第１レベルに遷移し、続いて前記初期レベルから前記デジタル検出値に応じた第２幅だけシフトした第２レベルに遷移する前記デジタル基準値を生成することを特徴とする電源装置。
【請求項１０】
前記信号処理部は、前記第１幅と前記第２幅の少なくとも一方が調節可能に構成されることを特徴とする請求項９に記載の電源装置。
【請求項１１】
前記信号処理部は、前記第１レベルから前記第２レベルに遷移するセトリング時間が調節可能に構成されることを特徴とする請求項９または１０に記載の電源装置。
【請求項１２】
前記電流検出回路は、
前記出力電流の経路上に設けられた第１出力抵抗と、
前記電源電圧の前記電圧源へのフィードバック経路上に設けられた第２出力抵抗と、
前記第１出力抵抗の前記電圧源側の一端と前記第２出力抵抗の前記電圧源側の一端との間に設けられた第３出力抵抗と、
前記第３出力抵抗に生ずる電圧降下を増幅する増幅器と、
を備えることを特徴とする請求項１から１１のいずれかに記載の電源装置。
【請求項１３】
前記第２出力抵抗は可変抵抗であることを特徴とする請求項１２に記載の電源装置。
【請求項１４】
被試験デバイスに対して電源を供給する請求項１から１３のいずれかに記載の電源装置を備えることを特徴とする試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被試験デバイスに電源電圧を供給する電源装置に関する。
【背景技術】
【０００２】
図１は、関連技術に係る試験装置の構成を示す回路図である。試験装置２ｒは、被試験デバイス（ＤＵＴ）１に電源電圧ＶＯＵＴを供給するとともに、ＤＵＴ１の動作中に流れる負荷電流ＩＯＵＴを測定する。
【０００３】
試験装置２ｒは、ＤＵＴ１に供給すべき電源電圧ＶＯＵＴを生成する電源装置４ｒと、ＤＵＴ１に流れる電流ＩＯＵＴを測定する電流測定回路６ｒを備える。ＤＵＴ１の直近には、電源端子Ｐ２と接地端子の間に、平滑化用のデカップリングキャパシタＣＬが設けられる。電源装置４ｒの出力端子Ｐ１とＤＵＴ１の電源端子Ｐ２の間は、ある程度長いケーブルを介して接続されており、その伝送路は電源装置４ｒに対する寄生インピーダンス３として作用する。
【０００４】
電源装置４ｒは、Ｄ／Ａコンバータ８および電圧源１０を備える。
Ｄ／Ａコンバータ８は図示しない信号処理部から、出力電圧ＶＯＵＴの目標値に応じたデジタル値ＤＩＮを受け、アナログの入力電圧ＶＩＮを生成する。電圧源１０は、入力電圧ＶＩＮに応じた電源電圧ＶＯＵＴを生成する。電圧源１０は、演算増幅器Ａ１、バッファＡ２、バッファＡ３、位相補償回路１２、入力抵抗Ｒｉ、フィードバック抵抗Ｒｆを備える。電圧源１０は反転増幅器であり、負の入力電圧ＶＩＮを反転して、正の電源電圧ＶＯＵＴを出力する。具体的には、入力電圧Ｖｉｎに負の係数を乗じた目標レベルに、その出力電圧ＶＯＵＴを安定化させる。図１の電源装置４ｒにおいて、
ＶＯＵＴ／Ｒｆ＋ＶＩＮ／Ｒｉ＝０    …（１）
が成り立つようにフィードバックがかかるため、出力電圧ＶＯＵＴの目標値は式（２）で与えられる。
ＶＯＵＴ＝−Ｒｆ／Ｒｉ×ＶＩＮ    …（２）
【０００５】
電流測定回路６ｒは、電流検出抵抗Ｒｍ、増幅器２２、Ａ／Ｄコンバータ２４を備える。電流検出抵抗Ｒｍは、出力電流ＩＯＵＴの経路上に設けられる。電流検出抵抗Ｒｍには、出力電流ＩＯＵＴに比例した電圧降下が発生する。増幅器２２は、電流検出抵抗Ｒｍに生ずる電圧降下を増幅する。Ａ／Ｄコンバータ２４は、増幅器２２により増幅された電圧を、デジタル値に変換する。このデジタル値は、出力電流ＩＯＵＴに比例した値をとる。
【０００６】
ＤＵＴ１が実際に搭載される製品（セット）において、ＤＵＴ１に電源電圧を供給する電源回路（セット電源と呼ぶ）の能力、性能は、試験装置２ｒのそれらと異なっている場合が多い。そこで試験装置２ｒのユーザは、ＤＵＴ１を試験する際に、より実仕様に近い条件でＤＵＴ１に電源電圧ＶＯＵＴを供給することを望む。かかる事情から、試験装置２ｒには、セット電源の性能をエミュレートする機能が求められる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平７−２６０８５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図１の試験装置２ｒにおいて、位相補償回路１２の特性を変化させることにより、セット電源の性能をエミュレートすることが可能である。しかしながらこのアプローチでは、負荷変動に対する追従性（応答速度）を変化させることはできるが、その他の特性をエミュレートすることはできない。またこのアプローチでは、フィードバックループに影響を及ぼすため系の安定性が損なわれ、場合によっては発振するおそれがある。
【０００９】
本出願人は、特許文献１において別のアプローチを提案している。特許文献１の技術では、出力電流ＩＯＵＴに応じた信号を、演算増幅器Ａ１にフィードバックすることにより、電源装置の出力抵抗を等価的に変化させることができる。
【００１０】
ここで電源装置の出力抵抗に加えて、その他の特性を変化させることができれば、セット電源の性能をより正確に柔軟にエミュレートすることができ便宜である。
【００１１】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、セット電源の性能を柔軟にエミュレート可能な電源装置の提供にある。
【課題を解決するための手段】
【００１２】
本発明のある態様は、被試験デバイスに電源電圧を供給する試験装置用の電源装置に関する。電源装置は、基準電圧に応じた電圧レベルに一致するように安定化される電源電圧を生成し、被試験デバイスに供給する電圧源と、被試験デバイスに流れる出力電流に応じた検出電圧を生成する電流検出回路と、入力電圧と検出電圧に応じて基準電圧を生成する基準電圧生成回路と、を備える。基準電圧生成回路は、初期状態において入力電圧に応じた初期電圧レベルをとり、出力電流が流れると、初期電圧レベルから検出電圧に応じた第１電圧幅だけシフトした第１電圧レベルに遷移し、続いて初期電圧レベルから検出電圧に応じた第２電圧幅だけシフトした第２電圧レベルに遷移するように、基準電圧を生成する。
【００１３】
この態様によると、出力電流に応じて基準電圧が初期電圧レベル、第１電圧レベル、第２電圧レベルと順に遷移していくため、電源電圧も、その基準電圧に追従するように遷移する。これによりさまざまなセット電源の特性をエミュレートできる。
【００１４】
基準電圧生成回路は、第１電圧幅と第２電圧幅の少なくとも一方が調節可能に構成されてもよい。基準電圧生成回路は、第１電圧レベルから第２電圧レベルに遷移するセトリング時間が調節可能に構成されてもよい。
【００１５】
本発明の別の態様もまた、電源装置である。この電源装置は、基準電圧に応じた電圧レベルに一致するように安定化される電源電圧を生成し、被試験デバイスに供給する電圧源と、被試験デバイスに流れる出力電流に応じた検出電圧を生成する電流検出回路と、入力電圧と検出電圧を受け、基準電圧を生成する基準電圧生成回路と、を備える。
基準電圧生成回路は、基準電圧の前記検出電圧に応じた成分をＶＲＥＦ’と書くとき、検出電圧Ｖｍ、係数Ｋ１、Ｋ２、Ｋ３を用いて、
ＶＲＥＦ’＝Ｈ（ｓ）×Ｖｍ＝（Ｋ１−Ｋ２／（１＋ｓ・Ｋ３））×Ｖｍ
なる伝達関数Ｈ（ｓ）を有するように構成される。「ｓ」はラプラス演算子（ｊω）を表す。
【００１６】
この態様によると、さまざまなセット電源の特性をエミュレートできる。
【００１７】
本発明のさらに別の態様もまた、電源装置である。この電源装置は、基準電圧に応じた電圧レベルに一致するように安定化される電源電圧を生成し、被試験デバイスに供給する電圧源と、被試験デバイスに流れる出力電流に応じた検出電圧を生成する電流検出回路と、基準電圧を生成する基準電圧生成回路と、を備える。基準電圧生成回路は、検出電圧をデジタル検出値に変換するＡ／Ｄコンバータと、デジタル検出値に信号処理を施し、基準電圧に応じたデジタル基準値を生成する信号処理部と、デジタル基準値をアナログの基準電圧に変換するＤ／Ａコンバータと、を備える。信号処理部は、初期状態において初期レベルであり、出力電流が流れると、初期レベルからデジタル検出値に応じた第１幅だけシフトした第１レベルに遷移し、続いて初期レベルからデジタル検出値に応じた第２幅だけシフトした第２レベルに遷移するデジタル基準値を生成する。
【００１８】
本発明の別の態様は、試験装置である。この試験装置は、被試験デバイスに対して電源を供給する上述のいずれかの態様の電源装置を備える。
【００１９】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２０】
本発明のある態様によれば、被試験デバイスに安定的に電源供給可能な電源装置を提供できる。
【図面の簡単な説明】
【００２１】
【図１】関連技術に係る試験装置の構成を示す回路図である。
【図２】実施の形態に係る電源装置を備える試験装置の構成を示すブロック図である。
【図３】図２の電源装置の動作を示すタイムチャートである。
【図４】電源装置の第１の構成例を示す回路図である。
【図５】補正電圧生成部の具体的な構成例を示す回路図である。
【図６】図５の補正電圧生成部の動作を示す波形図である。
【図７】図５の補正電圧生成部を利用した電源装置の構成を示す回路図である。
【図８】変形例に係る電源装置の構成を示す回路図である。
【図９】別の変形例に係る電源装置の構成を示す回路図である。
【図１０】別の変形例に係る電源装置の構成を示す回路図である。
【発明を実施するための形態】
【００２２】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２３】
図２は、実施の形態に係る電源装置４を備える試験装置２の構成を示すブロック図である。図２には、試験装置２とともに試験対象のＤＵＴ１が示されている。電源装置４の出力端子Ｐ１とＤＵＴ１の電源端子Ｐ２の間は、ケーブル３を介して接続され、電源装置４が生成した電源電圧ＶＯＵＴは、ケーブル３による寄生インピーダンスを経由してＤＵＴ１の電源端子Ｐ２に供給される。ＤＵＴ１の直近には、デカップリングキャパシタＣＬが設けられる。
【００２４】
電源装置４は、電圧源１０、電流検出回路２０、基準電圧生成回路３０を備える。電圧源１０には、ＤＵＴ１に供給される電源電圧ＶＯＵＴがフィードバックされている。電圧源１０は、電源電圧ＶＯＵＴが、基準電圧ＶＲＥＦに応じた目標電圧レベルと一致するように、フィードバックによって電源電圧ＶＯＵＴを調節する。
【００２５】
電流検出回路２０は、電源装置４からＤＵＴ１に流れる出力電流ＩＯＵＴに応じた検出電圧Ｖｍを生成する。基準電圧生成回路３０は、入力電圧ＶＩＮと検出電圧Ｖｍに応じて基準電圧ＶＲＥＦを生成する。
【００２６】
基準電圧生成回路３０が生成する基準電圧ＶＲＥＦは以下の特性を有する。
（１）初期状態において入力電圧ＶＩＮに応じた初期電圧レベルＶＩＮＩＴをとる。
（２）出力電流ＩＯＵＴが流れると、初期電圧レベルＶＩＮＩＴから、第１電圧レベルＶＬ１に遷移する。第１電圧レベルＶＬ１は、初期電圧レベルＶＩＮＩＴから、検出電圧Ｖｍに比例した第１電圧幅ΔＶ１だけシフトしたレベルである。たとえばΔＶ１＝Ｖｍ×αである。αは係数である。
（３）続いて第１電圧レベルＶＬ１から第２電圧レベルＶＬ２へと遷移する。第２電圧レベルＶＬ２は、初期電圧レベルＶＩＮＩＴから、検出電圧Ｖｍに比例した第２電圧幅ΔＶ２だけシフトしたレベルである。たとえばΔＶ２＝Ｖｍ×βである。βは係数である。
【００２７】
基準電圧生成回路３０は、第１電圧幅ΔＶ１と第２電圧幅ΔＶ２の少なくとも一方、言い換えれば係数α、βの少なくとも一方は調節可能に構成される。さらに好ましくは、両方が調整可能に調整可能である。また基準電圧生成回路３０は、第１電圧レベルＶＬ１から第２電圧レベルＶＬ２に遷移するときのセトリング時間Ｔｓが調節可能に構成される。
【００２８】
以上が実施の形態に係る電源装置４の基本的な構成である。続いてその動作を説明する。図３は、図２の電源装置４の動作を示すタイムチャートである。
時刻ｔ０より前が出力電流ＩＯＵＴ＝０の初期状態であり、基準電圧ＶＲＥＦは、入力電圧ＶＩＮに応じた初期電圧レベルＶＩＮＩＴである。
時刻ｔ０にＤＵＴ１の動作が開始し、出力電流ＩＯＵＴが流れる。これによって、基準電圧ＶＲＥＦは、第１電圧レベルＶＬ１へと遷移する。その後、あるセトリング時間Ｔｓを経て、基準電圧ＶＲＥＦは第２電圧レベルＶＬ２へと遷移する。
【００２９】
電圧源１０は、基準電圧ＶＲＥＦに応じた目標電圧レベルと一致するように、電源電圧ＶＯＵＴをフィードバック制御する。その結果、時刻ｔ０の直後における電源電圧ＶＯＵＴのドロップ量ＶＤ１は、第１電圧幅ΔＶ１に応じたものとなる。また、セトリング後の電源電圧ＶＯＵＴのドロップ量ＶＤ２は、第２電圧幅ΔＶ２に応じたものとなる。
【００３０】
つまり図２の電源装置４によれば、電圧幅ΔＶ１、ΔＶ２、あるいはセトリング時間Ｔｓを調節することにより、さまざまなセット電源を柔軟にエミュレートすることができる。
【００３１】
以下、電圧源１０の具体的な構成例を説明する。
図４は、電源装置４の構成例を示す回路図である。
電圧源１０は、反転増幅器であり、入力抵抗Ｒｉ、フィードバック抵抗Ｒｆ、演算増幅器Ａ１、バッファＡ２、バッファＡ３、位相補償回路１２を備える。
【００３２】
入力抵抗Ｒｉの一端には、基準電圧ＶＲＥＦが印加され、その他端は演算増幅器Ａ１の非反転入力端子と接続される。演算増幅器Ａ１の反転入力端子は接地される。フィードバックされた電源電圧ＶＯＵＴはバッファＡ３を介してフィードバック抵抗Ｒｆの一端に印加される。フィードバック抵抗Ｒｆの他端は、演算増幅器Ａ１の反転入力端子と接続される。演算増幅器Ａ１の出力端子とその反転入力端子の間には、系の安定性を高めるため、必要に応じて、位相補償回路１２が設けられる。バッファＡ２は、演算増幅器Ａ１の出力電圧を受け、それを出力する。なお演算増幅器Ａ１の駆動能力が十分高い場合、バッファＡ２は不要である。
【００３３】
電圧源１０が生成する電源電圧ＶＯＵＴと、基準電圧ＶＲＥＦの間には、定常状態において以下の関係式が成り立つ。
ＶＯＵＴ＝−Ｒｆ／Ｒｉ×ＶＲＥＦ    …（３）
正の電源電圧ＶＯＵＴを生成する場合、基準電圧ＶＲＥＦは負電圧である。以下の説明ではこの点に留意する必要がある。
【００３４】
電流検出回路２０は、出力電流ＩＯＵＴの経路上に設けられた検出抵抗Ｒｍと、検出抵抗Ｒｍの電圧降下を増幅する増幅器２２と、を含む。増幅器２２により生成された検出電圧Ｖｍは基準電圧生成回路３０へと入力される。
【００３５】
基準電圧生成回路３０は、補正電圧生成部３２、Ｄ／Ａコンバータ３４、合成回路３６を備える。
【００３６】
補正電圧生成部３２は、補正電圧ＶＣＭＰを生成する。この補正電圧ＶＣＭＰは、図３に示される基準電圧ＶＲＥＦと、初期電圧レベルＶＩＮＩＴすなわち入力電圧ＶＩＮとの差分に相当する。つまり補正電圧ＶＣＭＰは、初期状態においてゼロであり、出力電流ＩＯＵＴが流れると、第１電圧幅ΔＶ１に対応する電圧レベルに遷移し、続いて第２電圧幅ΔＶ２に対応する電圧レベルに遷移する。
Ｄ／Ａコンバータ３４は、デジタルの指令値ＤＩＮを入力電圧ＶＩＮに変換する。合成回路３６は、入力電圧ＶＩＮに補正電圧ＶＣＭＰを合成（重畳）することにより、基準電圧ＶＲＥＦを生成する。
【００３７】
たとえば補正電圧生成部３２は、レベル設定部４０、オフセット設定部４２、セトリング設定部４４、合成回路４６を備える。
レベル設定部４０は、第１電圧レベルＶＬ１（またはΔＶ１）を設定する。オフセット設定部４２は、第２電圧レベルＶＬ２（またはΔＶ２）を設定する。セトリング設定部４４は、セトリング時間Ｔｓを設定する。合成回路４６は、第１電圧レベルＶＬ１、第２電圧レベルＶＬ２、およびセトリング時間Ｔｓを合成し、補正電圧ＶＣＭＰを生成する。
【００３８】
図５は、補正電圧生成部３２の具体的な構成例を示す回路図である。補正電圧生成部３２は、第１アンプＡＭＰ１、第２アンプＡＭＰ２、振幅調整回路ＡＭＰ３、フィルタ３３、合成回路４６を含む。
【００３９】
第１アンプは、検出電圧Ｖｍを第１ゲイン倍して、第１電圧Ｖｍ１を生成する。第２アンプＡＭＰ２は、第１電圧Ｖｍ１を反転する。フィルタ３３は、第２アンプＡＭＰ２の出力電圧Ｖｍ３をフィルタリングする。フィルタ３３は、たとえば抵抗ＲｓとキャパシタＣｓを含むローパスフィルタであってもよい。
【００４０】
振幅調整回路ＡＭＰ３は、フィルタ３３の出力電圧Ｖｍ４の振幅を調節し、第２電圧Ｖｍ２を生成する。合成回路４６は、第１電圧Ｖｍ１と第２電圧Ｖｍ２を合成して補正電圧ＶＣＭＰを生成する。
【００４１】
図６は、図５の補正電圧生成部３２の動作を示す波形図である。図６に示すように、図５の補正電圧生成部３２によれば補正電圧ＶＣＭＰを生成することができる。図５および図６から、第１アンプＡＭＰ１は、レベル設定部４０に対応付けられる。また振幅調整回路ＡＭＰ３は、オフセット設定部４２に対応付けられる。またフィルタ３３は、セトリング設定部４４に対応付けられる。
なお、第２アンプＡＭＰ２を可変利得増幅器とすれば、振幅調整回路ＡＭＰ３は不要となる。このとき第２アンプＡＭＰ２がオフセット設定部４２の機能を有することになる。
【００４２】
図７は、図５の補正電圧生成部３２を利用した電源装置４の構成を示す回路図である。図７において合成回路３６は、演算増幅器を用いた反転型のアナログ加算器で構成される。合成回路３６の抵抗Ｒ４には入力電圧ＶＩＮが入力される。抵抗Ｒ２には、第１アンプから出力される第１電圧Ｖｍ１が入力される。抵抗Ｒ３には、フィルタ３３の出力電圧Ｖｍ４が、バッファ３５を介して入力される。基準電圧ＶＲＥＦと電圧ＶＩＮ、Ｖｍ１、Ｖｍ４の間には、以下の関係式が成り立つ。
ＶＲＥＦ／Ｒ１＋ＶＩＮ／Ｒ４＋Ｖｍ１／Ｒ２＋Ｖｍ４／Ｒ３＝０    …（４）
したがって基準電圧ＶＲＥＦは、式（５）で与えられる。
ＶＲＥＦ＝−Ｒ１×（ＶＩＮ／Ｒ４＋Ｖｍ１／Ｒ２＋Ｖｍ４／Ｒ３）    …（５）
【００４３】
つまり、合成回路３６は、図５の合成回路４６の機能も併せ持っている。また抵抗Ｒ３を可変抵抗とすることにより、Ｖｍ４／Ｒ３の項を変化させることができるため、抵抗Ｒ３は、図５の振幅調整回路ＡＭＰ３、つまりオフセット設定部４２とみなすことができる。
【００４４】
図７において、基準電圧ＶＲＥＦのうち検出電圧Ｖｍに応じた成分ＶＲＥＦ’は、伝達関数Ｈ（ｓ）を用いて以下のように表すことができる。
ＶＲＥＦ’＝Ｈ（ｓ）×Ｖｍ    …（６）
Ｈ（ｓ）＝Ｋ１−Ｋ２／（１＋ｓ・Ｋ３）    …（７）
ここで、
Ｋ１＝（Ｒｒ１×Ｒ１）／（Ｒｒ２×Ｒ２）
Ｋ２＝（Ｒｒ１×Ｒ１）／（Ｒｒ２×Ｒ３）
Ｋ３＝Ｒｓ×Ｃｓ
である。また、基準電圧ＶＲＥＦのうち入力電圧Ｖｍに応じた成分ＶＲＥＦ’’は、式（８）で与えられる。
ＶＲＥＦ’’＝Ｋ４×ＶＩＮ      …（８）
ここで
Ｋ４＝−Ｒ４／Ｒ１
である。
【００４５】
したがって、基準電圧ＶＲＥＦは式（９）で与えられる。
ＶＲＥＦ＝Ｋ４×ＶＩＮ＋｛Ｋ１−Ｋ２／（１＋ｓ・Ｋ３｝×Ｖｍ    …（９）
【００４６】
式（７）で与えられる伝達関数Ｈ（ｓ）を有する基準電圧生成回路３０は、パラメータＫ１、Ｋ２、Ｋ３を調節することによって、さまざまなセット電源をエミュレートすることができる。
【００４７】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
【００４８】
図８は、変形例に係る電源装置４ａの構成を示す回路図である。図８では、入力電圧ＶＩＮと補正電圧ＶＣＭＰを合成する合成回路３６ａが、入力抵抗Ｒｉと演算増幅器Ａ１の間に設けられている。この場合でも、同様の効果を得ることができる。
補正電圧ＶＣＭＰを入力電圧ＶＩＮに重畳する位置、つまり合成回路３６ａの位置は、演算増幅器Ａ１の非反転入力端子側であってもよい。つまり合成回路３６の位置は、電圧源１０ａのフィードバックループの外側であればよく、特に限定されない。
【００４９】
図９は、別の変形例に係る電源装置４ｂの構成を示す回路図である。この変形例は、電流検出回路２０ｂの構成が異なっている。
図９の電流検出回路２０ｂは、第１出力抵抗Ｒｏ１、第２出力抵抗Ｒｏ２、第３出力抵抗Ｒｏ３、増幅器２２ｂを備える。第１出力抵抗Ｒｏ１は、出力電流ＩＯＵＴの経路上に設けられる。第２出力抵抗Ｒｏ２は可変抵抗であり、電源電圧ＶＯＵＴの電圧源１０へのフィードバック経路上に設けられる。第３出力抵抗Ｒｏ３は、第１出力抵抗Ｒｏ１の電圧源１０側の一端と第２出力抵抗Ｒｏ２の電圧源１０側の一端との間に設けられる。増幅器２２ｂは、第３出力抵抗Ｒｏ３に生ずる電圧降下を増幅する。図９に示すデルタ結線された抵抗Ｒｏ１〜Ｒｏ３は、図９の下部に示すようにスター結線された抵抗網と等価である。このとき、抵抗Ｒｏ４は、
Ｒｏ４＝Ｒｏ１×Ｒｏ２／（Ｒｏ１＋Ｒｏ２＋Ｒｏ３）
で与えられる。したがって、フィードバック経路上の第２出力抵抗Ｒｏ２の抵抗値を調節することにより、出力電流ＩＯＵＴの経路上の抵抗値を等価的に制御することができる。つまり、出力電流ＩＯＵＴに応じた出力電圧ＶＯＵＴのドロップ量を制御することができる。
【００５０】
これまではアナログ信号処理によって基準電圧ＶＲＥＦを生成する場合を説明したが、デジタル信号処理を利用してもよい。図１０は、別の変形例に係る電源装置４ｃの構成を示す回路図である。
【００５１】
基準電圧生成回路３０ｃは、Ｄ／Ａコンバータ３４ｃ、Ａ／Ｄコンバータ３９、ＤＳＰ（Digital Signal Processor）３７を備える。この基準電圧生成回路３０ｃは、デジタル信号処理によって基準電圧ＶＲＥＦを生成する。Ａ／Ｄコンバータ３９は、検出電圧Ｖｍをデジタル検出値Ｄｍに変換する。ＤＳＰ３７は、デジタル検出値Ｄｍに信号処理を施し、基準電圧ＶＲＥＦに応じたデジタル基準値ＤＲＥＦを生成する。Ｄ／Ａコンバータ３４ｃは、デジタル基準値ＤＲＥＦをアナログの基準電圧ＶＲＥＦに変換する。
【００５２】
ＤＳＰ３７は、補正電圧生成部３２および合成回路３６と同様の信号処理を行う。デジタル基準値ＤＲＥＦは、初期状態において初期レベルである。出力電流が流れると、デジタル基準値ＤＲＥＦは、初期レベルＤＩＮＩＴからデジタル検出値Ｄｍに応じた第１幅ΔＤ１だけシフトした第１レベルＤＬ１に遷移する。続いてデジタル基準値ＤＲＥＦは、初期レベルＤＩＮＩＴからデジタル検出値Ｄｍに応じた第２幅ΔＤ２だけシフトした第２レベルＤＬ２に遷移する。
【００５３】
図１０の構成によっても、アナログ回路で構成した場合と同様の効果を得ることができる。
【００５４】
実施の形態では、電圧源１０が反転増幅器である場合を説明したが、本発明はそれに限定されず、電圧源１０は非反転増幅器であってもよいし、リニアレギュレータ、スイッチングレギュレータをはじめとするその他の電源回路であってもよい。
【００５５】
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００５６】
１…ＤＵＴ、２…試験装置、４…電源装置、６…電流測定回路、８…Ｄ／Ａコンバータ、１０…電圧源、Ｒｉ…入力抵抗、Ｒｆ…フィードバック抵抗、Ａ１…演算増幅器、Ａ２，Ａ３…バッファ、１２…位相補償回路、２０…電流検出回路、２２…増幅器、３０…基準電圧生成回路、３２…補正電圧生成部、３４…Ｄ／Ａコンバータ、３６…合成回路、４０…レベル設定部、４２…オフセット設定部、４４…セトリング設定部、４６…合成回路、３…寄生インピーダンス、ＣＬ…平滑キャパシタ。
【図１】
2012052862.tif 000003
【図２】
2012052862.tif 000004
【図３】
2012052862.tif 000005
【図４】
2012052862.tif 000006
【図５】
2012052862.tif 000007
【図６】
2012052862.tif 000008
【図７】
2012052862.tif 000009
【図８】
2012052862.tif 000010
【図９】
2012052862.tif 000011
【図１０】
2012052862.tif 000012