(57)【要約】【課題】多結晶酸化物半導体をチャネルとして用い、キャリアの移動度を保ちつつ、素子特性のばらつきを低減することが可能な薄膜トランジスタを提供する。【解決手段】薄膜トランジスタ１は、ボトムゲート型のＴＦＴであり、基板１１上に、ゲート電極１２、ゲート絶縁膜１３、多結晶酸化物半導体を主成分とするチャネル層１４およびソース・ドレイン電極１５Ａ，１５Ｂをこの順に備えている。チャネル層１４の膜厚は、チャネル層を構成する多結晶酸化物半導体の平均結晶粒の直径よりも薄くなるように形成することにより、キャリアの走行方向が制御され素子特性が安定化する。【選択図】図１
2012169344.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
一対のソース・ドレイン電極と、
前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、多結晶酸化物半導体材料を含み、前記多結晶酸化物半導体材料の平均結晶粒の直径よりも膜厚の薄いチャネル層と
を備えた薄膜トランジスタ。
【請求項２】
前記多結晶酸化物半導体材料はＩｎ2Ｏ3系酸化物半導体である、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記Ｉｎ2Ｏ3系酸化物半導体を含むチャネル層において、（２２２）面または（４００）面がキャリア走行方向と一致する、請求項２に記載の薄膜トランジスタ。
【請求項４】
前記多結晶酸化物半導体材料の結晶構造がＢｉｘｂｙｉｔｅ構造をとる、請求項１に記載の薄膜トランジスタ。
【請求項５】
前記Ｂｉｘｂｙｉｔｅ構造をとる多結晶酸化物半導体を含むチャネル層において、結晶粒の結晶軸が（２２２）もしくは（４００）に軸配向している、請求項４に記載の薄膜トランジスタ。
【請求項６】
前記チャネル層は不純物材料を含む、請求項１に記載の薄膜トランジスタ。
【請求項７】
前記不純物材料は、チタン（Ｔｉ），アルミニウム（Ａｌ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），モリブデン（Ｍｏ）およびランタノイド系元素のうちの少なくとも１種である、請求項６に記載の薄膜トランジスタ。
【請求項８】
表示素子と、前記表示素子を駆動するための薄膜トランジスタとを有し、
前記薄膜トランジスタは、
ゲート電極と、
一対のソース・ドレイン電極と、
前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、多結晶酸化物半導体材料を含み、前記多結晶酸化物半導体材料の平均結晶粒の直径よりも膜厚の薄いチャネル層と
を備えた表示装置。
【請求項９】
表示素子と、この表示素子を駆動するための薄膜トランジスタとを有する表示装置を有し、
前記薄膜トランジスタは、
ゲート電極と、
一対のソース・ドレイン電極と、
前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、多結晶酸化物半導体材料を含み、前記多結晶酸化物半導体材料の平均結晶粒の直径よりも膜厚の薄いチャネル層と
を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多結晶酸化物半導体をチャネル層に用いた薄膜トランジスタならびにこれを用いた表示装置および電子機器に関する。
【背景技術】
【０００２】
近年、ディスプレイの大型化、ハイフレームレート化が急速に進んでいる。更に、３Ｄディスプレイの開発によりディスプレイデバイスおよびその周辺装置の高機能化および高性能化が必要不可欠となってきている。現在、シリコン（Ｓｉ）やヒ化ガリウム（ＧａＡs）等の共有結合性半導体を用いた薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）よりも安定性が得られるとして水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）が用いられている。ａ−Ｓｉ：Ｈは低温での堆積が可能であるため、コストとプロセス温度の制約を満たしているが移動度が低い（電界効果移動度で＜２ｃｍ2／Ｖｓ）という欠点がある。このためより移動度が高く大面積化に適した次世代のＴＦＴ材料の開発が盛んに行われている。
【０００３】
その中で、有望なＴＦＴ材料としてアモルファス酸化物半導体（Amorphous Oxide Semiconductor；ＡＯＳ）が注目されている。ＡＯＳは、ａ−Ｓｉ：Ｈとほぼ同じプロセス設備、即ち低温での堆積が可能で、且つ、レーザアニール工程等が不要なため安価で大面積化に適している。更に、ＡＯＳはキャリアの移動度を１０ｃｍ2／Ｖｓ程度まで向上させることができる。現在、ＡＯＳを用いたＴＦＴを備えた３７インチ液晶ディスプレイ（Liquid Crystal Display；ＬＣＤ）や１２インチ有機エレクトロルミネセンスディスプレイ（Organic Electro Luminescence Display；ＯＥＬＤ）が開発段階ではあるが報告されている。
【０００４】
但し、ＡＯＳを用いたＴＦＴを実用化するためには信頼性の向上が必要不可欠である。ＡＯＳは金属原子と酸素原子との結合（例えばＩｎ−Ｏ）が不安定であるため酸素原子が脱離しやすい。この酸素欠損により制御できない高濃度のキャリアが導入されやすく、閾値電圧（Ｖｔｈ）のシフト等の特性変動が生じやすいという問題があった。
【０００５】
この問題を解決するために、成膜後にアニール処理を行うことにより不安定な金属−酸素結合を低減したり、ＡＯＳからなる層（チャネル層）上に保護層を形成することによって酸素抜けを防止するなどの手段が用いられている。しかし、特性変動を完全に抑制することは難しく、金属原子と酸素原子との不安定な結合を極力なくすことが必要不可欠であると考えられている。
【０００６】
一方、ＩｎＺｎＯあるいはＩｎ2Ｏ3等のIII族元素およびV族元素を用いた多結晶酸化物半導体の開発が報告されている（例えば、特許文献１）。従来のIII−V族半導体では、ｓｐ3混成軌道で結合が形成されているため、結晶粒界が存在するとキャリア輸送特性等のばらつきが大きくなるという問題があった。これに対して、多結晶酸化物半導体では５ｓ軌道によりキャリアの伝導が決定するため粒界によるキャリア散乱等の影響が少ない。更に、ＡＯＳよりもキャリアの移動度が高く、結晶化すると金属原子と酸素原子との間で、例えばＩｎ−Ｏの４配位結合が形成されるためＡＯＳで問題となった酸素欠損が生じにくいという利点がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−３１１３４２号公報
【特許文献２】特開２００９−２３１６６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、多結晶酸化物半導体は結晶粒界による素子特性のばらつきが大きいという問題がある。具体的には、粒界部分ではキャリアの走行が阻害されるため、キャリアは粒界を避けて移動する。これにより、キャリアの走行経路が不安定となり、キャリア輸送特性のばらつきおよびヒステリシス現象が発生する。
【０００９】
この問題を解決するために、例えば特許文献２では結晶粒界を低減する方法として成膜温度を上げて多結晶酸化物半導体を構成する結晶を単結晶に近づけることが記載されている。しかしながら、大型で、且つ、ガラス基板を用いる場合にはアニール温度は最高でも３５０℃以下にする必要があるため十分な単結晶化は行われず、素子特性のばらつきを改善することは困難であった。
【００１０】
本発明はかかる問題点に鑑みてなされたもので、その目的は、キャリアの移動度が高く、且つ、素子特性のばらつきが低減された多結晶系酸化物半導体を用いた薄膜トランジスタならびにこれを用いた表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の薄膜トランジスタは、ゲート電極と、一対のソース・ドレイン電極と、ゲート電極と一対のソース・ドレイン電極との間に設けられると共に、多結晶酸化物半導体材料を含み、多結晶酸化物半導体材料の平均結晶粒の直径よりも膜厚の薄いチャネル層とからなるものである。
【００１２】
本発明の表示装置は、表示素子と、上記本発明の薄膜トランジスタとを備えたものである。
【００１３】
本発明の電子機器は、表示素子と、上記本発明の薄膜トランジスタとを備えたものである。
【００１４】
本発明の薄膜トランジスタでは、チャネル層の膜厚が多結晶酸化物半導体の平均結晶粒の直径よりも薄くなっているため、キャリアの走行方向が制御される。
【発明の効果】
【００１５】
本発明の薄膜トランジスタによれば、ゲート電極と一対のソース・ドレイン電極との間のチャネル層を多結晶酸化物半導体により形成し、その膜厚を多結晶酸化物半導体材料の平均結晶粒の直径よりも薄くしたので、キャリアの走行方向が制御される。これによりキャリアの走行経路が安定化し、キャリアの移動度を保ちつつ素子特性のばらつきを低減することが可能となる。よってこの多結晶酸化物半導体をチャネル層に用いた薄膜トランジスタを備えた表示装置および電子機器の高性能化を図ることが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施の形態に係る薄膜トランジスタの断面構造を表すものである。
【図２】多結晶酸化物半導体の結晶構造を表す模式図である。
【図３】多結晶酸化物半導体の他の結晶構造を表す模式図である。
【図４】図１に示した薄膜トランジスタの製造方法を工程順に表す図である。
【図５】図２に示した多結晶酸化物半導体のＸＲＤスペクトルである。
【図６】多結晶酸化物半導体の膜厚と移動度の関係を表す特性図である。
【図７】従来の多結晶酸化物半導体を表す模式図である。
【図８】従来例に係る薄膜トランジスタの特性図である。
【図９】図２に示した多結晶酸化物半導体を表す模式図である。
【図１０】図１に示した薄膜トランジスタの特性図である。
【図１１】本発明の変形例に係る薄膜トランジスタの断面構造を表すものである。
【図１２】ＴＦＴを備えた表示装置の構成例を表すブロック図である。
【図１３】図１２に示した画素の詳細構成例を表す回路図である。
【図１４】図１２に示した表示装置を含むモジュールの概略構成を表す平面図である。
【図１５】図１２に示した表示装置の適用例１の外観を表す斜視図である。
【図１６】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１７】適用例３の外観を表す斜視図である。
【図１８】適用例４の外観を表す斜視図である。
【図１９】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．実施の形態（ボトムゲート型ＴＦＴ）
２．変形例（トップゲート型ＴＦＴ）
３．適用例（表示装置および電子機器の例）
【００１８】
（実施の形態）
［薄膜トランジスタ１の構成］
図１は、本発明の一実施の形態に係る薄膜トランジスタ１の断面構造を表すものである。薄膜トランジスタ１は、いわゆるボトムゲート型（逆スタガー構造）のＴＦＴであり、チャネル層１４に多結晶酸化物半導体を用いたものである。この薄膜トランジスタ１では、ガラス等よりなる基板１１上に、ゲート電極１２、ゲート絶縁膜１３、チャネル層１４およびソース・ドレイン電極１５Ａ，１５Ｂがこの順に形成されている。ソース・ドレイン電極１５Ａ，１５Ｂ上には、基板１１の全面に渡って保護膜１６が形成されている。
【００１９】
ゲート電極１２は、薄膜トランジスタ１に印加されるゲート電圧によってチャネル層１４中のキャリア密度（ここでは、電子密度）を制御する役割を果たすものである。このゲート電極１２は、例えばモリブデン（Ｍｏ）、アルミニウム（Ａｌ）およびアルミニウム合金等のうちの１種よりなる単層膜、または２種以上よりなる積層膜により構成されている。なお、アルミニウム合金としては、例えばアルミニウム−ネオジム合金が挙げられる。
【００２０】
ゲート絶縁膜１３は、ゲート電極１２を覆うものであり、例えばゲート電極１２上を含む基板１１の表面全体にわたって形成される。このゲート絶縁膜の材料は、例えばシリコンを（Ｓｉ）を含む絶縁材料から構成されている。具体的にはシリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜等が挙げられる。ゲート絶縁膜１３の膜厚は、例えば２００ｎｍ〜３００ｎｍである。
【００２１】
チャネル層１４は、ゲート電圧の印加によりソース・ドレイン電極１５Ａ，１５Ｂ間にチャネルを形成するものである。チャネル層１４の材料としては、例えば、Ｉｎ2Ｏ3系酸化物半導体が挙げられる。より具体的には、Ｉｎ2Ｏ3およびＩｎ2Ｏ3に不純物を添加した酸化物半導体Ｉｎ2Ｏ3：Ｘが挙げられる。不純物Ｘは、例えば、チタン（Ｔｉ），アルミニウム（Ａｌ），ガリウム（Ｇａ），亜鉛（Ｚｎ），モリブデン（Ｍｏ），スズ（Ｃｎ）およびランタノイド元素等が挙げられる。また、Ｉｎ2Ｏ3：Ｘと同じ結晶構造を有するＢｉｘｂｙｉｔｅ構造の材料を用いてもよい。なお、結晶構造は異なるが、ＺｎＯ系酸化物半導体，ＳｎＯ系酸化物半導体を用いてもよい。
【００２２】
上記多結晶酸化物半導体の中でもＩｎ2Ｏ3系酸化物半導体はキャリア移動度が高く、特に（２２２）面を基板１１と並行になるように成膜することでより高い移動度が得られる。図２（Ａ）はＩｎ2Ｏ3の（２２２）面の結晶構造を表したものであり、（２２２）面においてＩｎ面が形成されていることがわかる。このようにＩｎ2Ｏ3系酸化物半導体の結晶構造は隣接するＩｎの距離が近く、図２（Ｂ）に示したようにＩｎの５ｓ軌道が互いに重なる。Ｉｎ2Ｏ3系酸化物半導体の移動度の高さは、重なった５ｓ軌道がキャリアの伝導経路となることによると考えられる。即ち、（２２２）面を基板１１と並行に成膜することによりキャリアの走行方向にＩｎ−Ｉｎ結合がつながり、最も高い移動度が得られる。図３は、Ｉｎ2Ｏ3系酸化物半導体の（４００）面の結晶構造を表したものである。図３からわかるように（４００）面においてもＩｎが互いに隣接している。このため、（４００）面を基板１１と並行になるように成膜することでも（２２２）面と同様に高い移動度が得られる。
【００２３】
更に、本実施の形態のチャネル層１４の膜厚は、チャネル層１４を構成する多結晶酸化物半導体の平均結晶粒の直径以下とすることが望ましい。多結晶酸化物半導体の結晶粒径の大きさに制限はないが、実用的には１０〜２０ｎｍ以上であることが望ましい。このため、チャネル層１４の具体的な膜厚は２０ｎｍ以下、より好ましくは１０ｎｍ以下であることが望ましい。チャネル層１４の膜厚をチャネル層を構成する多結晶酸化物半導体の平均結晶粒の直径よりも薄くすることにより、チャネル層１４を移動するキャリアの走行方向が制御され、キャリアの走行経路が安定する。なお、多結晶酸化物半導体の結晶粒径は大きいほど望ましいので上限は特にない。また、上記元素の他にガリウム（Ｇａ），アルミニウム（Ａｌ），チタン（Ｔｉ）、亜鉛（Ｚｎ）,スズ（Ｓｎ）、モリブデン（Ｍｏ）およびランタノイド系の元素を含んでいてもよい。
【００２４】
ソース・ドレイン電極１５Ａ，１５Ｂは、例えばモリブデン、アルミニウム、銅（Ｃｕ）、チタン、ＩＴＯ（インジウム錫酸化物）および酸化チタン等のうち１種よりなる単層膜またはこれらのうちの２種以上よりなる積層膜である。例えば、モリブデン、アルミニウム、モリブデンの順に、例えば５０ｎｍ、５００ｎｍ、５０ｎｍの膜厚で積層した３層膜や、ＩＴＯおよび酸化チタン等の酸素を含む金属化合物のような酸素との結びつきの弱い金属または金属化合物を用いることが望ましい。これにより、多結晶酸化物半導体の電気特性を安定して保持することができる。逆に、ソース・ドレイン電極１５Ａ，１５Ｂを酸素との結びつきが強い金属で構成した場合には、ソース・ドレイン電極１５Ａ，１５Ｂは、多結晶酸化物半導体に接触して形成されるため、酸化物半導体中の酸素が引き抜かれて酸素欠陥を生じ、電気特性が悪化してしまう。
【００２５】
保護膜１６は、例えば酸化アルミニウム膜またはシリコン酸化膜等の単層膜、もしくは酸化アルミニウム膜とシリコン酸化膜との積層膜により構成されている。なお、ここで用いる酸化アルミニウム膜は、薄膜トランジスタで通常用いられる高密度な酸化アルミニウム膜である。この保護膜１６の厚みは、例えば１０ｎｍ〜１００ｎｍであり、好ましくは５０ｎｍ以下である。酸化物半導体膜は水素の混入や水分の吸着等によって、その電気特性が変化するという課題があるが、保護膜１６として高密度な酸化アルミニウム膜を用いることにより、その優れたガスバリア性によって水素の混入や水分の吸着等によるチャネル層１４の電気特性の変化を防止することができる。また、保護膜１６として酸化アルミニウム膜を用いることにより、酸化物半導体の電気特性を劣化させることなく、保護膜形成が可能となる。
【００２６】
［薄膜トランジスタ１の製造方法］
図４は、薄膜トランジスタ１の製造方法を説明するための図である。薄膜トランジスタ１は、例えば次のようにして製造することができる。
【００２７】
まず、図４（Ａ）に示したように、基板１１上の全面にスパッタリング法や蒸着法により金属膜、例えばＭｏ膜１００ｎｍの厚さで形成したのち、このＭｏ膜を、例えばフォトリソグラフィ法を用いてパターニングすることにより、ゲート電極１２を形成する。
【００２８】
続いて、図４（Ｂ）に示したように、基板１１およびゲート電極１２上を覆うように、例えばＳｉＯ2膜を、例えばプラズマＣＶＤ法を用いて例えば３００ｎｍの厚さで成膜することにより、ゲート絶縁膜１３を形成する。具体的には、原料ガスとしてシランおよび一酸化二窒素（Ｎ2Ｏ）を含む混合ガスを用いたプラズマＣＶＤ法により、ＳｉＯ2膜よりなるゲート絶縁膜１３を成膜する。
【００２９】
次いで、図４（Ｃ）に示したように、チャネル層１４を、例えばパルスレーザ堆積（Pulsed Laser Deposition；ＰＬＤ）法により形成する。具体的には、多結晶酸化物半導体として酸化インジウム（Ｉｎ2Ｏ3）を用いる場合には、レーザを集光してターゲット（Ｉｎ2Ｏ3）を蒸発させて基板１１上に蒸着させる。この際、例えばこのＰＬＤ装置においては、真空容器内をその真空度が例えば１×１０-4Ｐａ以下になるまで排気したのち、酸素ガスを導入し、酸素圧が８Ｐａとなるように調整してアブレーションさせる。図５は酸素圧によるＩｎ2Ｏ3単膜のＸ線回折（X-ray diffraction；ＸＲＤ）スペクトル変化を表したものである。結晶の配向を制御するために成膜条件を最適化する必要がある。多結晶酸化物半導体は成膜時の酸素圧によって結晶の配向が変化する。一般的に酸素圧が低い場合には、結晶化しやすいが配向にばらつきが生じる傾向がある。一方、酸素圧が高い場合には、結晶化は起こりにくいが配向がそろいやすい。図５からわかるように、Ｉｎ2Ｏ3は成膜時の酸素圧を８Ｐａとすることにより（２２２）面にＩｎの配向がそろう。即ち、（２２２）面を基板１１に対して並行に成膜することが可能となる。また、チャネルのキャリア濃度は、酸素ガスの流量を調節することにより制御することができる。なお、本実施の形態の多結晶酸化物半導体を用いたチャネル層１４は上記ＰＬＤ法以外にスパッタ法を用いて成膜してもよい。
【００３０】
続いて、図４（Ｄ）に示したように、チャネル層１４上に、例えばＭｏ，Ａｌ，Ｍｏの順に積層された金属膜を例えばスパッタ法により成膜する。この後、リン酸、硝酸および酢酸を含む混合液を用いたウェットエッチング法により、形成した金属膜をパターニングする。これにより、ソース・ドレイン電極１５Ａ，１５Ｂがそれぞれ形成される。
【００３１】
次いで、ソース・ドレイン電極１５Ａ，１５Ｂ上に、保護膜１６を、例えばＡｌ2Ｏ3膜を例えばスパッタ法や原子層成膜（Atomic Layer Deposition；ＡＬＤ）法を用いて例えば５００ｎｍの厚さで形成することにより、図１に示した薄膜トランジスタ１を完成する。
【００３２】
［薄膜トランジスタ１の作用・効果］
次いで、本実施の形態の薄膜トランジスタ１の作用、効果について説明する。
【００３３】
薄膜トランジスタ１では、図示しない配線層を通じてゲート電極１２に所定の閾値電圧以上のゲート電圧が印加されると、チャネル層１４にチャネルが形成され、ソース・ドレイン電極１５Ａ，１５Ｂ間に電流（ドレイン電流）が流れ、トランジスタとして機能する。
【００３４】
ここで、多結晶酸化物半導体の膜厚と移動度の関係について、上記成膜条件（酸素圧８Ｐａ，レーザパワー６０ｍＪ）で作製したＩｎ2Ｏ3を用いて説明する。図６は、成膜後のアニール未処理のＩｎ2Ｏ3膜およびアニール処理済みのＩｎ2Ｏ3膜の膜厚による移動度の変化をＨａｌｌ測定したものである。膜厚が薄い（１０ｎｍ）場合にはアニール処理の有無にかかわらず３０ｃｍ2／Ｖｓと高い移動度を示している。しかしながら、アニール処理を行っていないＩｎ2Ｏ3膜では、膜厚が厚くなるに従い移動度は低下し、２０ｎｍですでに１０ｃｍ2／Ｖｓまで低下する。１０ｃｍ2／ＶｓとはＩｎ系アモルファス酸化物半導体の移動度とほぼ同じである。これに対し、アニール処理をしたＩｎ2Ｏ3膜では、膜厚が厚くなるに従い移動度が高くなり、６０ｃｍ2／Ｖｓ程度まで向上する。その理由を以下に説明する。
【００３５】
図７（Ａ），（Ｂ）は膜厚が厚いアニール未処理（Ａ）および処理済み（Ｂ）のＩｎ2Ｏ3膜内の構造およびキャリアの走行経路を模式的に表したものである。アニール未処理のＩｎ2Ｏ3膜では、結晶粒界に多くのアモルファス（図中Ａ）が残留した状態となっている。前述のようにアモルファス部分の酸素は欠損しやすく、酸素の欠損によりキャリア濃度が高くなる。従って、キャリアは移動度の高い結晶部分（時中Ｃ）よりもキャリア濃度の高いアモルファス部分を選択的に走行するため、移動度はアモルファス酸化物半導体の移動度と同程度となる。これに対して、アニール処理済みのＩｎ2Ｏ3膜では、アニール処理により結晶粒界に存在するアモルファスが減少する。更に、Ｉｎ2Ｏ3の結晶の配向性が改善し結晶粒界が低減されることにより、図７（Ｂ）に示したようにキャリアが移動度の高い結晶部分を選択的に走行するようになる。アニール処理済みのＩｎ2Ｏ3膜では、膜厚が厚くなるに従って移動度の高い結晶部分が増加するためキャリアが結晶部分を走行しやすくなり、キャリアの移動度が向上する。
【００３６】
しかしながら、図７（Ｂ）からわかるようにキャリアはアモルファス部分を避けて走行するため走行方向は非常に複雑となる。この走行方向の複雑さ（不安定さ）が素子内における特性のばらつきの原因となる。図８は多結晶酸化物半導体をチャネル層に用いた従来のチャネル層の膜厚が厚いＴＦＴにおけるＶｇ−Ｉｄ特性を示したものである。図８ではＶｄｓを０．１Ｖから１０Ｖに上昇させた際にＩｄが変動している。これは、電流の流れが電圧の変化によって結晶粒界で変化した、即ちヒステリシスが発生したためと考えられる。
【００３７】
これに対して本実施の形態のＴＦＴ１では、多結晶酸化物半導体を用いたチャネル層１４の膜厚を多結晶酸化物半導体材料の平均結晶粒の直径以下とした。ここでＩｎ2Ｏ3半導体の膜厚をその平均結晶粒の直径よりも薄くした場合のキャリアの走行について説明する。図９（Ａ）は上記薄膜トランジスタ１の製造方法に沿って作製した膜厚が平均結晶粒の直径以下（例えば膜厚１０ｎｍ）のＩｎ2Ｏ3膜内の構造およびキャリアの走行経路を模式的に表したものである。図９（Ａ）からわかるように膜厚が結晶粒径以下であるため走行方向に連なるアモルファス部分が存在しない。このためキャリアの走行経路は、上記膜厚の厚いアニール未処理のＩｎ2Ｏ3膜（図７（Ａ））とは異なり、アモルファス部分および結晶部分の両方を通ることになる。従ってアニール処理を行っていない場合でも、膜厚の厚いＩｎ2Ｏ3膜とは異なり、キャリアの移動度は高く保たれる。次に、上記薄膜トランジスタ１の製造方法に従って膜厚の薄いＩｎ2Ｏ3膜を形成したのち、アニール処理を行った場合のＩｎ2Ｏ3膜内の構造およびキャリアの走行経路について図９（Ｂ）を用いて説明する。膜厚の薄いＩｎ2Ｏ3膜では、上記膜厚の厚いＩｎ2Ｏ3膜と同様に、アニール処理によってアモルファスの結晶化は進行するが、結晶粒界の低減には限界がある。特に、ｃ軸配向が進んでも、面内の回転成分の結晶軸のずれは回復しにくいため、キャリアはアニール未処理のＩｎ2Ｏ3膜と同様に粒界のアモルファス部分と結晶部分の両方を通ることになる。このためアニール処理をした膜厚の厚いＩｎ2Ｏ3膜（図７（Ｂ））のようにキャリアの移動度が向上することはないが、キャリアの走行経路の複雑化は起こらない。このため図１０に示したように、本実施の形態のＴＦＴ１のＶｇ−Ｉｄ特性にはキャリアの走行経路の複雑化によるヒステリシスは見られない。即ち、素子内における特性のばらつきが改善される。なお、本実施の形態のＴＦＴ１では、Ｉｎ2Ｏ3膜の成膜後のアニール処理の有無は特に問わないが、アニール処理を行うことにより不安定なＩｎ−Ｏ結合が減少するため、温度や酸素欠損による移動度の経時的な特性変化が抑制される。
【００３８】
このように、本実施の形態のＴＦＴ１では、ゲート電極１２と一対のソース・ドレイン電極１５Ａ，１５Ｂとの間のチャネル層１４を多結晶酸化物半導体により形成し、その膜厚を多結晶酸化物半導体材料の平均結晶粒の直径よりも薄くした。これにより、チャネル層１４内を走行するキャリアは粒界により必ず散乱を受けるが、ほぼすべてのキャリアが同じ回数だけ粒界散乱をうけるために、粒界散乱による特性ばらつきがでることがない。即ち、キャリアの走行方向が安定化するため、キャリアの移動度を保ちつつ素子特性のばらつきを低減することが可能となる。
【００３９】
（変形例）
図１１は、本発明の変形例に係る薄膜トランジスタ２の断面構造を表すものである。薄膜トランジスタ２は、いわゆるトップゲート型（スタガー構造）のＴＦＴであり、チャネル層１４に多結晶酸化物半導体を用いたものである。この薄膜トランジスタ２では、ガラス等よりなる基板１１上に、ソース・ドレイン電極１５Ａ，１５Ｂ、チャネル層１４、ゲート絶縁膜１３およびゲート電極１２がこの順に形成されている。ゲート電極１２上には、基板１１の全面に渡って保護膜１６が形成されている。なお、本変形例では、上記実施の形態で説明したボトムゲート型のＴＦＴと各構成要素同士の配置関係は異なるものの、それぞれの機能および構成材料は同様であるため、便宜上同一の符号を付し、適宜説明を省略する。
【００４０】
本変形例では、チャネル層１４に多結晶酸化物半導体を用い、このチャネル層１４の膜厚を多結晶酸化物半導体の平均結晶粒よりも薄くすることにより、上記実施の形態のボトムゲート型ＴＦＴと同様の効果が得られる。
【００４１】
（適用例）
次に、上記実施の形態および変形例に係る薄膜トランジスタの表示装置および電子機器への適用例について説明する。
【００４２】
［表示装置］
図１２は、有機ＥＬディスプレイとして用いられる表示装置（有機ＥＬ素子を用いた表示装置）の構成例を表すものである。この表示装置は、例えば、ＴＦＴ基板（前述した基板１１）上に、表示素子としての有機ＥＬ素子（有機電界発光素子）を含む複数の画素ＰＸＬＣがマトリクス状に配置されてなる表示領域３０を有している。この表示領域３０の周辺には、信号線駆動回路としての水平セレクタ（ＨＳＥＬ）３１と、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）３２と、電源線駆動回路としての電源スキャナ（ＤＳＣＮ）３３とが設けられている。
【００４３】
表示領域３０において、列方向には複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが配置され、行方向には、複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍおよび電源線ＤＳＬ１〜ＤＳＬｍがそれぞれ配置されている。また、各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、各画素ＰＸＬＣ（赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）に対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは水平セレクタ３１に接続され、この水平セレクタ３１から各信号線ＤＴＬへ映像信号が供給されるようになっている。各走査線ＷＳＬはライトスキャナ３２に接続され、このライトスキャナ３２から各走査線ＷＳＬへ走査信号（選択パルス）が供給されるようになっている。各電源線ＤＳＬは電源スキャナ３３に接続され、この電源スキャナ３３から各電源線ＤＳＬへ電源信号（制御パルス）が供給されるようになっている。
【００４４】
図１３は、画素ＰＸＬＣにおける回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子３Ｄを含む画素回路４０を有している。この画素回路４０は、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂと、保持容量素子３Ｃと、有機ＥＬ素子３Ｄとを有するアクティブ型の駆動回路である。これらのトランジスタ３Ａ，３Ｂが、上記実施の形態等の薄膜トランジスタに相当する。
【００４５】
サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタ３Ｂのゲートに接続されている。駆動用トランジスタ３Ｂは、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子３Ｄのアノードに接続されている。また、この有機ＥＬ素子３Ｄのカソードは、接地配線３Ｈに接続されている。なお、この接地配線３Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。保持容量素子３Ｃは、駆動用トランジスタ３Ｂのソースとゲートとの間に配置されている。
【００４６】
サンプリング用トランジスタ３Ａは、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、保持容量素子３Ｃに保持するものである。駆動用トランジスタ３Ｂは、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、保持容量素子３Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子３Ｄへ供給するものである。有機ＥＬ素子３Ｄは、この駆動用トランジスタ３Ｂから供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
【００４７】
この表示装置では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタ３Ａが導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、保持容量素子３Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタ３Ｂへ電流が供給され、保持容量素子３Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子３Ｄ（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子３Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置において、映像信号に基づく映像表示がなされる。
【００４８】
［電子機器］
以下、上記表示装置の電子機器への適用例について説明する。上記表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【００４９】
（モジュール）
上記表示装置は、例えば図１４に示したようなモジュールとして、後述の適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板５０から露出した領域２１０を設け、この露出した領域２１０に、水平セレクタ３１、ライトスキャナ３２および電源スキャナ３３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００５０】
（適用例１）
図１５は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が上記表示装置に相当する。
【００５１】
（適用例２）
図１６は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が上記表示装置に相当する。
【００５２】
（適用例３）
図１７は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が上記表示装置に相当する。
【００５３】
（適用例４）
図１８は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。この表示部６４０が上記表示装置に相当する。
【００５４】
（適用例５）
図１９は、携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、上記表示装置に相当する。
【００５５】
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、ゲート絶縁膜をシリコン酸化膜からなる単層膜としたが、これに限らずシリコン酸化膜とシリコン窒化膜との２層膜や低密度の酸化アルミニウムをシリコン酸化膜またはシリコン窒化膜で挟持した３層膜や４層以上を積層した構造であってもよい。
【符号の説明】
【００５６】
１，２…薄膜トランジスタ、１１…基板、１２…ゲート電極、１３…ゲート絶縁膜、１４…チャネル層、１５Ａ，１５Ｂ…ソース・ドレイン電極、１６…保護膜。
【図１】
2012169344.tif 000003
【図２】
2012169344.tif 000004
【図３】
2012169344.tif 000005
【図４】
2012169344.tif 000006
【図５】
2012169344.tif 000007
【図６】
2012169344.tif 000008
【図７】
2012169344.tif 000009
【図８】
2012169344.tif 000010
【図９】
2012169344.tif 000011
【図１０】
2012169344.tif 000012
【図１１】
2012169344.tif 000013
【図１２】
2012169344.tif 000014
【図１３】
2012169344.tif 000015
【図１４】
2012169344.tif 000016
【図１５】
2012169344.tif 000017
【図１６】
2012169344.tif 000018
【図１７】
2012169344.tif 000019
【図１８】
2012169344.tif 000020
【図１９】
2012169344.tif 000021