(57)【要約】【課題】良好な放熱特性を実現できる構造を有する半導体装置を提供する。【解決手段】半導体装置は、半導体素子１２が形成された半導体基板５ａと、半導体基板５ａの上に形成された層間絶縁膜５ｃと、層間絶縁膜５ｃの上に形成され、半導体素子１２と電気的に接続される配線入出力パッド１と、層間絶縁膜５ｃの上に形成され、外部との電気的な接続を行うランド端子３と、層間絶縁膜５ｃの上に形成され、一方が配線入出力パッド１と接続され、他方がランド端子３と接続する再配線２と、層間絶縁膜５ｃの上に形成され、一方がランド端子３及び再配線２の少なくとも１つに接続され、他方がランド端子３及び再配線２のいずれにも接続しない無接続再配線４とを備えている。【選択図】図１
2012142486.tif 000002
【特許請求の範囲】
【請求項１】
素子が形成された半導体基板と、
前記半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成され、前記素子と電気的に接続される第１の電極と、
前記層間絶縁膜の上に形成され、外部との電気的な接続を行うランド端子と、
前記層間絶縁膜の上に形成され、一方が前記第１の電極と接続され、他方が前記ランド端子と接続する第１の配線と、
前記層間絶縁膜の上に形成され、一方が前記ランド端子及び前記第１の配線の少なくとも１つに接続され、他方が前記ランド端子及び前記配線のいずれにも接続しない第２の配線とを備えていることを特徴とする半導体装置。
【請求項２】
前記ランド端子、前記第１の配線、及び第２の配線の厚みは、互いに等しいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記層間絶縁膜の上に形成され、前記第１の電極とは異なる第２の電極と、
前記層間絶縁膜の上に形成され、前記第２の電極に接続され、前記ランド端子及び前記第１の配線のいずれにも接続しない第３の配線とをさらに備えていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第３の配線及び前記第２の配線の厚みは、互いに等しいことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１の配線、前記第２の配線、及び前記ランド端子は、銅を含む金属からなることを特徴とする請求項１〜４のうちのいずれか１項に記載の半導体装置。
【請求項６】
前記第１の配線、前記第２の配線、前記ランド端子、及び前記第３の配線は、銅を含む金属からなることを特徴とする請求項３又は４に記載の半導体装置。
【請求項７】
前記第１の配線は、前記第１の電極と接続する面において、Ｔｉ又はＴｉＷを含むアンダーバンプメタルを含んでいることを特徴とする請求項１〜６のうちのいずれか１項に記載の半導体装置。
【請求項８】
前記第３の配線は、前記第２の電極と接続する面において、Ｔｉ又はＴｉＷを含むアンダーバンプメタルを含んでいることを特徴とする請求項３、４、又は６に記載の半導体装置。
【請求項９】
前記第１の電極は、Ａｌからなることを特徴とする請求項１〜８のうちのいずれか１項に記載の半導体装置。
【請求項１０】
前記ランド端子の上に形成された半田端子をさらに備えていることを特徴とする請求項１〜９のうちのいずれか１項に記載の半導体装置。
【請求項１１】
前記層間絶縁膜と前記第１の配線との間に形成された第１の保護膜と、
前記第１の保護膜と前記第１の配線との間に形成された第２の保護膜とをさらに備えていることを特徴とする請求項１〜１０のうちのいずれか１項に記載の半導体装置。
【請求項１２】
前記第２の保護膜の厚みは、前記第１の保護膜の厚みよりも大きいことを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記第１の配線及び前記第２の配線の上に、前記ランド端子上を露出する一方で前記第１の配線及び前記第２の配線を覆うように形成された第３の保護膜をさらに備えていることを特徴とする請求項１〜１２のうちのいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明に開示する技術は、再配線を有する半導体装置に関する。具体的には、チップサイズパッケージ型の半導体装置、又は再配線を使用したパワーデバイスを有する半導体装置に関する。
【背景技術】
【０００２】
近年、デバイスの小型化を行うと同時にパワーデバイスのロジック又は制御回路との集積化若しくは小型化を行う技術の開発が進んでいる。また、厚い金属配線を用いた再配線加工を行って配線抵抗を下げることにより、低消費電力型のデバイスなどの開発も進んでいる。
【０００３】
再配線を用いたデバイスの代表的なパッケージとしては、パッケージサイズの小型化用途又は三次元実装用途であるＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）がある。ＣＳＰとは、半導体チップの外形寸法と略同じサイズの外形寸法を有する小型パッケージを指すものである。また、ＣＳＰは、再配線技術によって半導体チップ上に実装基板と電機的に接続するためのランド端子を格子状に設置された半導体装置である。
【０００４】
Ｗ−ＣＳＰ（Ｗａｆｅｒ  ｌｅｖｅｌ  ＣＳＰ）のような代表的なＣＳＰでは、半導体チップが個片化される前に、ウェハ状態で、半導体チップ（ウェハ）上に配線（再配線）を形成し、半導体チップ外部との電気的な接続をするための導電端子を設ける。その後に半導体チップが個片化される。そして、当該半導体装置（ＣＳＰ）の電子機器への組み込みは、プリント基板上又は他のパッケージ基台などの実装基板上への配線パターンに半田などを介して各導電端子を接続することによって行われる。
【０００５】
このようなＣＳＰ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）又はＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）等の半導体装置に比べて、多数の導電端子を設けることができる上に、小型化が可能であるという長所を有する。したがって、ＣＳＰ型の半導体装置は、軽薄短小な部品が要求される例えば携帯電話機又はデジタルスチルカメラの用途がある。
【０００６】
以下に、図４〜図６を用いて、従来の半導体装置について説明する。
【０００７】
図４は、従来の半導体装置の例として、上記Ｗ−ＣＳＰ（Ｗａｆｅｒ  ｌｅｖｅｌ  ＣＳＰ）に使用される配線のレイアウトを示す平面図であって、個片化されたＣＳＰの一部を示している。また、図５は、図４に示す半導体装置の概略構成を示す拡大断面であって、半導体チップの外部信号端子から再配線を用いてパッケージの半田端子を結ぶ構造を示している。また、図６は、従来の半導体装置としての上記Ｗ−ＣＳＰの外観模式図を示している。
【０００８】
図４及び図５に示すように、半導体基板１００の表面部に入出力パッド１０１を有してなる半導体チップ１０７が形成されており、該半導体チップ１０７の上には、入出力パッド１０１の一部を露出するパッシベーション膜１０２が形成されている。また、入出力パッド１０１及びパッシベーション膜１０２の上には、銅からなる再配線１０３が形成されている。また、再配線１０３及びパッシベーション膜１０２の上には、樹脂モールド部１０４が形成されており、再配線１０３は樹脂モールド部１０４によって保護されている。また、樹脂モールド部１０４中には、再配線１０３と接続する銅からなるポスト１０５が形成されている。また、ポスト１０５の上端面には半田端子１０６が形成されており、パッケージ等との電気的な接続が行われている。ここで、半田端子１０６は、例えば図６に示すように、半導体チップ１０７の表面上に格子状に配置されている。このように格子状に半田端子１０６が配置されているのは、例えばＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）と呼ばれるパッケージにＷ−ＣＳＰを実装する目的で、パッケージと実装基板とを接合させるためである。なお、図５の中央部には、配線部１１０、放熱用電極部１１１、及び孔５４が示されている。
【０００９】
以上の構成を有する従来の半導体装置は、半導体チップ１０７において、例えば、ＭＯＳ型トランジスタのような半導体素子、ＰＮ接合にて形成されているダイオード、又はバイポーラ型トランジスタ等により発生する発熱部１１２が存在している。半導体チップ１０７は、パッシベーション膜１０８で覆われているため、外的な機械的又は化学的影響等から保護されている。また、半導体チップ１０７における入出力パッド１０１は、チップ外部との電気信号を導通するために形成されており、半導体チップ１０７から半田端子１０６を通して外部へ信号が取り出される。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−１８７１９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで、近年、ＣＳＰタイプの半導体装置において、高速駆動の場合又は高電流を印可する場合等、半導体チップの内部に熱を保持するものが増加している。上記従来の半導体装置の構成では、半導体チップ１０７内部で発生した熱は、半導体チップ１０７裏面から大気中に放出されるか、又は熱伝導性に優れた金属からなる配線から入出力パッド１０１、再配線１０３、及び半田端子１０６を通して放熱される。しかしながら、発熱量が増大すると、これらからの放熱だけでは、半導体チップ温度の上昇を抑制することは困難であるという問題があった。
【００１２】
前記に鑑み、本発明の目的は、良好な放熱特性を実現できる構造を有する半導体装置を提供することである。
【課題を解決するための手段】
【００１３】
前記の目的を達成するために、本発明の半導体装置は、素子が形成された半導体基板と、半導体基板の上に形成された層間絶縁膜と、層間絶縁膜の上に形成され、素子と電気的に接続される第１の電極と、層間絶縁膜の上に形成され、外部との電気的な接続を行うランド端子と、層間絶縁膜の上に形成され、一方が第１の電極と接続され、他方がランド端子と接続する第１の配線と、層間絶縁膜の上に形成され、一方がランド端子及び第１の配線の少なくとも１つに接続され、他方がランド端子及び配線のいずれにも接続しない第２の配線とを備えている。
【００１４】
本発明の半導体装置において、ランド端子、第１の配線、及び第２の配線の厚みは、互いに等しいことが好ましい。
【００１５】
本発明の半導体装置において、層間絶縁膜の上に形成され、第１の電極とは異なる第２の電極と、層間絶縁膜の上に形成され、第２の電極に接続され、ランド端子及び第１の配線のいずれにも接続しない第３の配線とをさらに備えていることが好ましい。
【００１６】
本発明の半導体装置において、第３の配線及び第２の配線の厚みは、互いに等しいことが好ましい。
【００１７】
本発明の半導体装置において、第１の配線、第２の配線、及びランド端子は、銅を含む金属からなることが好ましい。
【００１８】
本発明の半導体装置において、第１の配線、第２の配線、ランド端子、及び第３の配線は、銅を含む金属からなることが好ましい。
【００１９】
本発明の半導体装置において、第１の配線は、第１の電極と接続する面において、Ｔｉ又はＴｉＷを含むアンダーバンプメタルを含んでいることが好ましい。
【００２０】
本発明の半導体装置において、第３の配線は、第２の電極と接続する面において、Ｔｉ又はＴｉＷを含むアンダーバンプメタルを含んでいることが好ましい。
【００２１】
本発明の半導体装置において、第１の電極は、Ａｌからなることが好ましい。
【００２２】
本発明の半導体装置において、ランド端子の上に形成された半田端子をさらに備えていることが好ましい。
【００２３】
本発明の半導体装置において、層間絶縁膜と第１の配線との間に形成された第１の保護膜と、第１の保護膜と第１の配線との間に形成された第２の保護膜とをさらに備えていることが好ましい。
【００２４】
本発明の半導体装置において、第２の保護膜の厚みは、第１の保護膜の厚みよりも大きいことが好ましい。
【００２５】
本発明の半導体装置において、第１の配線及び第２の配線の上に、ランド端子上を露出する一方で第１の配線及び第２の配線を覆うように形成された第３の保護膜をさらに備えていることが好ましい。
【発明の効果】
【００２６】
本発明の半導体装置によると、外形の変更、新たな工程及び費用の発生なく、パッケージ単体で、従来の半導体装置に比べて優れた放熱特性を実現できる。
【図面の簡単な説明】
【００２７】
【図１】図１は、本発明の第１の実施形態に係る半導体装置の構造を示す平面図である。
【図２】図２（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置の構造を示す断面図であって、図１のII-II線に対応する断面図である。
【図３】図３は、本発明の第２の実施形態に係る半導体装置の構造を示す断面図であって、図１のII-II線に対応する断面図である。
【図４】図４は、従来の半導体装置の例として、Ｗ−ＣＳＰ（Ｗａｆｅｒ  ｌｅｖｅｌ  ＣＳＰ）に使用される配線のレイアウトを示す平面図である。
【図５】図５は、図４に示す半導体装置の概略構成を示す拡大断面図である。
【図６】図６は、従来の半導体装置としてのＷ−ＣＳＰの外観模式図である。
【発明を実施するための形態】
【００２８】
（第１の実施形態）
以下に、図１並びに図２（ａ）及び（ｂ）を用いて、本発明の第１の実施形態に係る半導体装置について説明する。
【００２９】
図１は、本発明の第１の実施形態に係る半導体装置の例として、ＣＳＰタイプの半導体装置の構成を示す平面図であって、個片化されたＣＳＰの一部を示している。また、図２（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置の構成を示す断面図であって、図１のII-II線に対応する断面を示している。
【００３０】
図１並びに図２（ａ）及び（ｂ）に示すように、例えば厚み０．７μｍ〜４μｍ程度のＡｌ合金材料からなり、外部との信号のやり取りをする配線入出力パッド１（第１の電極）を表面部に有する半導体チップ５の上には、例えば厚み０．５μｍ〜２μｍ程度の窒化シリコン又は酸化シリコン膜等の絶縁物からなり、配線入出力パッド１の一部を露出するパッシベーション膜８（第１の保護膜）が形成されている。このように半導体チップ５はパッシベーション膜８によって覆われて、外的な影響から保護されている。本実施形態に係る半導体装置は、これらの構造の上に、後述する再配線構造を備えている。なお、半導体チップ５には、例えば、ＭＯＳ型トランジスタのような半導体素子、ＰＮ接合にて形成されているダイオード、又はバイポーラ型トランジスタなどの発熱する半導体素子１２が形成されており、半導体チップ５表面の金属配線層によってそれらの素子が相互に電気的に接続されている。また、図２（ａ）及び（ｂ）においては、半導体基板５ａにおける素子分離領域５ｂによって区画された素子形成領域に、ゲート電極１２ａ及びソース・ドレイン拡散層１２ｂを有するトランジスタを例として示しており、該トランジスタは、各々が層間絶縁膜５ｃ中に形成された、ソース・ドレイン拡散層１２ｂに接続するコンタクトプラグ５ｄ、金属配線層５ｅ、及びビアプラグ５ｆを介して配線入出力パッド１に電気的に接続されている。
【００３１】
ここで、再配線構造は、電気的な接続に寄与する再配線（第１の配線）２と電気的な接続に寄与しない無接続再配線４とを含んでいる。具体的に、再配線２は、配線入出力パッド１と後述するランド端子３とを電気的に接続する役割を有するものである。一方、無接続再配線４は、再配線２を介して又は介さずに配線入出力パッド１又はランド端子３と接続されていても、電気的な接続には寄与しないものである。つまり、無接続再配線４は、配線入出力パッド１又はランド端子３と接続されていても、他のどの部分も、他の配線入出力パッド１にも他のランド端子３にも接続しない電気信号のやり取りに関わらない配線である。図２（ａ）及び（ｂ）に示すように、配線入出力パッド１及びパッシベーション膜８の上には、半導体チップ５上の配線入出力パッド１においてＡｌ合金とＣｕの相互拡散を防ぐことを目的とする厚み２００ｎｍ程度のＴｉ層及びＴｉＷ層の積層膜からなるアンダーバンプメタル層７が形成されており、該アンダーバンプメタル層７の上には、例えば厚み３μｍ〜１０μｍのＣｕ層からなる再配線２が形成されている。また、無接続再配線４は、再配線２と同様に、例えば厚み３μｍ〜１０μｍのＣｕ層から形成され、配線幅が１０μｍ〜３０μｍであって、パッシベーション膜８上に形成されたアンダーバンプメタル層７の上に設けられている。また同様に、本実施形態の半導体装置を実装基板へ端子を接続するためのランド端子３は、直径が１５０μｍ〜２５０μｍ程度であって、且つ、再配線２と同じ構成からなり、再配線２と接続して設けられている。つまり、再配線２は、５０μｍ〜１００μｍ程度の大きさの配線入出力パッド１とランド端子３とを電気的に接続している。このように、再配線２とランド端子３と無接続再配線４とは全て同じ膜構成を有している。
【００３２】
また、再配線構造は、再配線２及び無接続再配線４からなるが、これらの下部に形成された上記アンダーバンプメタル層７を含めて再配線構造と呼ぶこともできる。なお、アンダーバンプメタル層７には、再配線２を構成するＣｕ層を電解めっき工法にて形成するために、電流を導く膜として厚み２００ｎｍ〜７００ｎｍのＣｕシード層がその上層に含まれるが、電解めっき工法にてＣｕ層を堆積すると、アンダーバンプメタル層７に含まれるＣｕシード層との境界は不明確になることがある。また、アンダーバンプメタル層７は、ここではＴｉ層及びＴｉＷ層の積層膜からなる場合について説明したが、Ｔｉ層又はＴｉＷ層を含む膜構成とすることもできる。
【００３３】
ここで、再配線構造を構成する無接続再配線４は、例えば、図１に示すように、無接続再配線４Ｃ及び４Ｄ（第２の配線）では、その一部（一方）は、再配線２を介して又は介さずに、一つのランド端子３に接続されているが、その他の部分（他方）は、他のランド端子３又は配線入出力パッド１には接続されていない。このため、無接続再配線４Ｃ及び４Ｄでは、電気信号の伝播に寄与することはないが、無接続再配線４Ｃ及び４Ｄを構成する上記金属層は熱伝導性が良いので、放熱効果が得られる。また、無接続再配線４Ａ（第２の配線）では、その一部（一方）は、再配線２を介して配線入出力パッド１Ａ（第１の電極）に接続されているが、その他の部分（他方）は、他のランド端子３又は配線入出力パッド１には接続されていない。このため、無接続再配線４Ａは、電気信号の伝播に寄与することはないが、無接続再配線４Ａを構成する金属層は導電性が良いので、配線入出力パッド１から再配線２を通じて半導体チップ５内部で発生する熱を大気中に放散する効果が得られる。さらに、無接続再配線４Ｂ（第３の配線）では、その一部（一方）は、配線入出力パッド１Ｂ（第２の電極）に接続されているが、その他の部分（他方）は、他のランド端子３又は配線入出力パッド１には接続されていない。このため、無接続再配線４Ｂは、電気信号の伝播に寄与することはないが、無接続再配線４Ｂを構成する金属層は導電性が良いので、放熱効果が得られる。この場合、配線入出力パッド１Ｂが半導体素子１２の近傍に設けられていることにより、熱の伝播距離が小さくなるため、さらに大きな放熱熱効果が得られる。配線入出力パッド１Ｂを半導体素子１２の直上の領域に形成されるようにすると更に効果的に放熱することができる。
【００３４】
以上のように、無接続再配線４を本実施形態の半導体装置（ＣＳＰ）表面に設けることにより、半導体素子１２で発熱した熱が半導体チップ５に伝わって半導体チップ５自体の温度が上昇しても、発生する熱を無接続再配線４を通じて効率的に大気中へ逃すことができる。また、無接続再配線４の形成は、従来に比較して特別な製造工程を追加することなく可能であるため、コスト増加がないという効果が得られる。このように、熱を効率よく放出できるので、高速駆動又は大電流密度駆動が可能であって、配線の幅を必要以上に大きくする必要がない上に、温度上昇に起因する半導体素子の特性変動に対する動作上の設計マージンを削減することもでき、チップサイズの増加を抑制できるという効果も得られる。
【００３５】
本実施形態では、再配線構造中に無接続再配線４を備えることにより、半導体チップ５内で発生する熱を効率良く放散する効果があるため、放熱体の面積が大きい方が放熱効果が大きくなる。したがって、ランド端子３、又はランド端子３と配線入出力パッド１を接続する再配線２が形成されている領域以外の領域になるべく多く、無接続再配線４（放熱電極）が形成されていることが好ましい。
【００３６】
なお、以上の半導体装置の構成において、ランド端子３の上に厚みが３０μｍ〜１００μｍであって、直径が１５０μｍ〜２５０μｍ程度の太さを有し、Ｃｕからなる円柱形状のポストを追加して、ＢＧＡパッケージとの結線を行う構成を採ることもできる。
【００３７】
また、図２（ｂ）に示すように、再配線２、無接続再配線４、ランド端子３及びパッシベーション膜８の上に、これらを覆う薄膜の有機保護膜１１（第３の保護膜）を形成すると共に、該有機保護膜１１中の開口された部分に露出するランド端子３上に半田端子１０を格子状に形成することもできる。このようにすると、放熱面積が大きくなるため、従来の半導体装置の構造と比較して放熱性の改善が見られると共に、配線構造の表面を保護することができるという効果が得られる。また、半田端子１０の受け皿となる格子状に配置されたランド端子３と半田端子１０とを接続することで、ＢＧＡ型のパッケージと実装基板との接合が可能となる。
【００３８】
本実施形態では、上述したように、再配線２とランド端子３と無接続再配線４とは全て同じ膜構成であって、それぞれが連続した膜からなる。すなわち、熱の伝導経路に接続部分が存在しないため、熱伝導が良いという効果がある。また、これらは全て、製造工程において同時に形成することができるため、製造工程数の増加又は製造コストの増加がないという効果がある。さらに、ランド端子３に半田端子１０又はポスト電極を設けることによって実装基板と接続するので、無接続再配線４と実装基板との間には必ず所定の間隙を有するため、無接続再配線４の表面には絶縁物からなる保護膜などで覆わない構造とすることができ、製造コストの増加を招くことなく、大きな放熱効果が得られる。
【００３９】
（第２の実施形態）
以下に、図３を用いて、本発明の第２の実施形態に係る半導体装置について説明する。
【００４０】
図３は、本発明の第２の実施形態に係る半導体装置の構成を示す断面図であって、図１のII-II線に対応する断面を示している。
【００４１】
図３に示す本実施形態に係る半導体装置は、パッシベーション膜８を覆うように、例えばポリイミド樹脂などの比較的高い温度耐性を有する絶縁性材料からなる厚み３μｍ〜８μｍ程度の有機保護膜９（第２の保護膜）が、アンダーバンプメタル７との間に設けられている点で、上述した第１の実施形態に係る半導体装置の構造と異なっているが、その他の構造は図１及び図２（ａ）を用いて説明した構造と同様である。また、本実施形態に係る半導体装置の構造を上述した図２（ｂ）の構造に適用することもできる。
【００４２】
本実施形態に係る半導体装置では、パッシベーション膜８の段差緩和又は再配線２の内部応力若しくは外的な機械的ストレスがパッシベーション膜８に伝達することを抑制する応力緩衝の目的として、上記有機保護膜９を備える点に特徴を有している。
【００４３】
本実施形態に係る半導体装置によると、第１の実施形態と同様の配線構造を有することにより、半導体チップ５内の発熱を効果的に放散することができる上に、有機保護膜９を備えることにより、例えば半田端子を介してＣＳＰをＢＧＡなどのパッケージに接合する際に特に生じる機械的な衝撃を緩衝でき、半導体チップ５をより保護できるという効果が得られる。
【産業上の利用可能性】
【００４４】
本発明は、例えばＣＳＰのような半導体チップ上に再配線構造を有する半導体装置にとって有用である。具体的には、半導体チップ内で半導体素子が発熱した場合であっても、効率よく放熱することができるため、半導体チップ状態で樹脂封止されたＷ−ＣＳＰ構造の半導体装置などにとって有用である。
【符号の説明】
【００４５】
１  配線入出力パッド
１Ａ  配線入出力パッド
１Ｂ  配線入出力パッド
２  再配線
３  ランド端子
４  無接続再配線
４Ａ  無接続再配線
４Ｂ  無接続配線
４Ｃ  無接続再配線
４Ｄ  無接続再配線）
５  半導体チップ
５ａ  半導体基板
５ｂ  素子分離領域
５ｃ  層間絶縁膜
５ｄ  コンタクトプラグ
５ｅ  金属配線
５ｆ  ビアプラグ
７  アンダーバンプメタル
８  パッシベーション膜
９  有機保護膜
１０  半田端子
１１  有機保護膜
１２  半導体素子
１２ａ  ゲート電極
１２ｂ  ソース・ドレイン拡散層
【図１】
2012142486.tif 000003
【図２】
2012142486.tif 000004
【図３】
2012142486.tif 000005
【図４】
2012142486.tif 000006
【図５】
2012142486.tif 000007
【図６】
2012142486.tif 000008