(57)【要約】【課題】  電源電圧の安定した供給が可能な半導体集積回路および半導体集積回路装置を提供する。【解決手段】  半導体集積回路４０において、半導体基板の表面の、コア領域に、第１の電源が供給されて動作するコア回路が形成されるとともに、前記半導体基板の表面の前記コア領域の外側のＩ／Ｏ領域に、第２の電源が供給されて動作するＩ／Ｏ回路が形成された半導体集積回路４０であって、前記半導体基板内に、該半導体基板を貫通して、前記第１の電源を供給する貫通ビア５１が設けられ、前記半導体基板の表面のＩ／Ｏ領域に、前記第２の電源を供給するパッド４６が設けられたことを特徴とする。【選択図】        図５
2012044042.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面の、コア領域に、第１の電源が供給されて動作するコア回路が形成されるとともに、前記半導体基板の表面の前記コア領域の外側のＩ／Ｏ領域に、第２の電源が供給されて動作するＩ／Ｏ回路が形成された半導体集積回路であって、
前記半導体基板内に、該半導体基板を貫通して、前記第１の電源を供給する貫通ビアが設けられ、前記半導体基板の表面のＩ／Ｏ領域に、前記第２の電源を供給するパッドが設けられたことを特徴とする半導体集積回路。
【請求項２】
前記半導体基板の表面のＩ／Ｏ領域に、さらに、前記Ｉ／Ｏ回路を通じて、前記コア回路への信号の入力、もしくは、前記コア回路からの信号の出力を行う信号パッドが設けられたことを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記請求項１または２に記載の半導体集積回路が、前記第１の電源を前記半導体集積回路の貫通ビアに供給するバンプと、前記第２の電源を前記パッドにボンディングワイヤを通じて供給するパッケージパッドとを有する、パッケージに搭載されたことを特徴とする半導体集積回路装置。
【請求項４】
前記半導体集積回路と、半導体基板を貫通する貫通ビアが設けられた少なくとも１つの第２の半導体集積回路とが積層されて搭載され、前記第１の電源が、前記半導体集積回路の貫通ビアに、前記第２の半導体集積回路の貫通ビアを通じて供給されることを特徴とする請求項３記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１の電源を供給する経路と、第２の電源を供給する経路とを有する半導体集積回路および半導体集積回路装置に関する。
【背景技術】
【０００２】
従来の半導体集積回路装置において、半導体集積回路と半導体パッケージ基板との間の接続方式には、ワイヤボンド方式（以下、ＷＢ方式と呼ぶ）とフリップチップ方式（以下、ＦＣ方式と呼ぶ）が広く用いられている。
【０００３】
以下、図を参照してＷＢ方式およびＦＣ方式について説明する。
【０００４】
図１は、従来のＷＢ方式による半導体集積回路装置の構成を示す断面図である。なお、構造を理解し易くするため、ハッチングは省略する。
【０００５】
図１に示す半導体集積回路装置１は、半導体基板に電子回路が形成されてなる半導体集積回路１１と、パッケージ基板１７とからなる。半導体集積回路１１の表面中央部には、信号の処理を担当しているコア回路が形成され、周辺部には半導体集積回路１１に対する信号の入出力を担当するＩ／Ｏ回路と半導体集積回路１１の電極であるパッド１２とが形成されている。パッケージ基板１７は、片方の面にコア回路に電源を供給するためのコア回路電源用電極１４と、Ｉ／Ｏ回路に電源を供給するためのＩ／Ｏ回路電源用電極１５と、入出力信号用電極１６とを有し、他方の面には、半田ボール１８を有している。
【０００６】
図１の半導体集積回路装置１ではＷＢ方式が採用されており、半導体集積回路１１の上面の周辺部に配置されたパッド１２が、ボンディングワイヤ１３を介してパッケージ基板１７上にあるコア回路電源用電極１４、Ｉ／Ｏ回路電源用電極１５、および入出力信号用電極１６と接続されている。なお、図１には複数のパッド１２が重なって図示されている。このＷＢ方式では、ボンディングワイヤ１３およびパッド１２を経由してコア回路に電源を供給するために、半導体集積回路１１の内部に周辺部からコア回路までの配線が必要となる。このため、配線が長くなり、コア回路に供給される電圧が低下することが問題となっている。
【０００７】
図２は、従来のＦＣ方式による半導体集積回路装置の構成を示す断面図である。なお、構造を理解し易くするため、ハッチングは省略する。
【０００８】
図２に示す半導体集積回路装置２は、半導体集積回路２１と、パッケージ基板２３とを有している。半導体集積回路２１は、回路が形成された面をパッケージ基板２３に向けて、すなわち、図では下側に向け、バンプ２２を介してパッケージ基板２３に、電気的に接続されている。パッケージ基板２３の反対の面には、半田ボール２４が形成されている。
【０００９】
図２の半導体集積回路装置２では、半導体集積回路２１の下面とパッケージ基板２３をバンプ２２を用いて接続するＦＣ方式を採用している。このことにより、ＷＢ方式に比べてコア回路への電源供給の配線を短くすることができ、ＷＢ方式において生じていたコア回路の電源電圧の低下という問題を回避することができる。しかし、全ての信号についてバンプ２２を介した接続を行うとすると、配線が複雑になり設計に時間がかかる。さらに、パッケージ基板の構造が複雑になるため、ＷＢ方式のパッケージと比べてコストがかかるという問題がある。
【００１０】
そこで、上記の問題の解決するためにＷＢ方式とＦＣ方式を組み合わせた手法が提案されている（例えば、特許文献１参照）。図３はＷＢ方式とＦＣ方式が組み合わされた、従来の構成を示す断面図である。なお、構造を理解し易くするため、ハッチングは省略する。
【００１１】
図３の半導体集積回路装置３は、半導体集積回路３１と、半導体集積回路３１の内部に垂直に貫通して形成された電極（以下、貫通ビアと呼ぶ）３２と、半導体集積回路３１の各部に電源を供給するためのメッシュ状の配線３３と、半導体集積回路３１の信号の入出力のための信号用パッド３４と、ボンディングワイヤ３５と、バンプ３６と、入出力信号用電極３７と、パッケージ基板３８と、半田ボール３９とを有している。
【００１２】
図３の半導体集積回路装置３では、信号の入出力は、信号用電極３７と、ボンディングワイヤ３５と、信号用パッド３４とを介して半導体集積回路３１の上面に至る経路で行われる。そして、電源の供給は、バンプ３６と、貫通ビア３２と、メッシュ状電源配線３３とを介して半導体集積回路３１の下面から上部へ至る経路で行われる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００６−２２８８９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかし、図３の半導体集積回路装置３では、半導体集積回路３１の周辺部に位置するＩ／Ｏ回路に電源を供給するために、貫通ビア３２とメッシュ状電源３３を経由して、Ｉ／Ｏ回路が配置された周辺部まで配線を延長することが必要である。このため、配線が長く複雑になる。また、配線長が長くなることによりＩ／Ｏ電源電圧の低下を招いてしまう。
【００１５】
本発明は上記事情に鑑み、安定した電源電圧の供給を可能としつつ配線が簡略化された半導体集積回路および半導体集積回路装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、本発明の半導体集積回路は、半導体基板の表面の、コア領域に、第１の電源が供給されて動作するコア回路が形成されるとともに、上記半導体基板の表面の上記コア領域の外側のＩ／Ｏ領域に、第２の電源が供給されて動作するＩ／Ｏ回路が形成された半導体集積回路において、上記半導体基板内に、この半導体基板を貫通して、上記第１の電源を供給する貫通ビアが設けられ、上記半導体基板の表面のＩ／Ｏ領域に、上記第２の電源を供給するパッドが設けられたことを特徴とする。
【００１７】
本発明の半導体集積回路によれば、内部にあるコア回路に対しては半導体集積回路の内部の貫通ビアを介して電源を供給でき、周辺部にあるＩ／Ｏ回路に対してはパッドにボンディングワイヤを接続することによって半導体集積回路の周辺から最短経路で電源を供給できる。このことにより、コア回路とＩ／Ｏ回路のそれぞれに対して電源の供給経路を短くして配線を簡略化できるとともに、半導体集積回路に安定した電源を供給できる。
【００１８】
ここで上記の半導体集積回路において、上記半導体基板の表面のＩ／Ｏ領域に、さらに、上記Ｉ／Ｏ回路を通じて、上記コア回路への信号の入力、もしくは、上記コア回路からの信号の出力を行う信号パッドを設けることが好ましい。
【００１９】
この半導体集積回路によれば、半導体集積回路の周辺部の信号パッドを介してコア回路への信号の入力およびコア回路からの信号の出力も行うため、コア回路への電源のみが半導体集積回路の内部の貫通ビアを介して配線される。従って配線が簡略化できる。
【００２０】
上記目的を達成するため、本発明の半導体集積回路装置は、上記の半導体集積回路が、上記第１の電源を上記半導体集積回路の貫通ビアに供給するバンプと、上記第２の電源を上記パッドにボンディングワイヤを通じて供給するパッケージパッドとを有する、パッケージに搭載されていることが好ましい。
【００２１】
本発明の半導体集積回路装置によれば、半導体集積回路の下面からバンプおよび貫通ビアを介してコア回路に対する電源を供給でき、半導体集積回路の上面からはボンディングワイヤおよびパッドを介してＩ／Ｏ回路に対して電源電圧を供給できる。このことにより、Ｉ／Ｏ回路への電源を半導体集積回路の周辺から最短で接続でき、配線が簡略化されるとともに、Ｉ／Ｏ電源電圧を供給する際の電気抵抗も小さくできる。従って、搭載した半導体集積回路へ安定した電源電圧の供給が可能となる。
【００２２】
上記のパッケージに搭載された半導体集積回路装置は、上記半導体集積回路と、半導体基板を貫通する貫通ビアが設けられた少なくとも１つの第２の半導体集積回路とが積層されて搭載された構成において、上記第１の電源が、上記半導体集積回路の貫通ビアに、上記第２の半導体集積回路の貫通ビアを通じて供給されることが好ましい。
【００２３】
この半導体集積回路装置によれば、パッケージ基板上のバンプから積層された複数の半導体集積回路にそれぞれ設けられた貫通ビアを介して、最上段にある半導体集積回路のコア回路への電源が供給される。最上段の半導体集積回路のＩ／Ｏ回路には上面からボンディングワイヤおよびパッドを介して電源電圧を供給する。このことにより、Ｉ／Ｏ回路への電源を半導体集積回路の周辺から最短で接続でき、配線が簡略化されるとともに、Ｉ／Ｏ電源電圧を供給する際の電気抵抗も小さくできる。従って、積層された最上段の半導体集積回路へ安定した電源電圧の供給が可能となる。
【発明の効果】
【００２４】
本発明によれば、半導体集積回路の配線を従来発明より簡素化し、安定した電源電圧の供給を可能とする半導体集積回路および半導体集積回路装置が実現する。
【図面の簡単な説明】
【００２５】
【図１】従来のＷＢ方式の構成を示す断面図である。
【図２】従来のＦＣ方式の構成を示す断面図である。
【図３】従来の構成を示す断面図である。
【図４】本発明の実施形態に係る半導体集積回路の構成を示す平面図である。
【図５】図４の半導体集積回路の構成を示す断面図である。
【図６】本発明の実施形態に係る半導体集積回路装置の構成を示す断面図である。
【図７】図６の半導体集積回路装置の構成を示す平面図である。
【図８】本発明の実施形態に係る複数の半導体集積回路を積層した半導体集積回路装置の構成を示す断面図である。
【発明を実施するための形態】
【００２６】
以下図面を参照して本発明の実施の形態を説明する。
【００２７】
図４は本発明の第１の実施形態である半導体集積回路４０の構成を示す平面図である。また、図５は図４に示す半導体集積回路の構成を示す断面図である。なお、構造を理解し易くするため、断面図におけるハッチングは省略する。
【００２８】
図４に示す半導体集積回路４０は半導体基板４１の表面の、中心部にコア領域４２が、コア領域４２の外側にＩ／Ｏ領域４４が形成されてなる。コア領域４２には、第１の電源が供給されて動作するコア回路４３が形成されており、Ｉ／Ｏ領域４４には、第２の電源が供給されて動作するＩ／Ｏ回路４５が形成されている。また、半導体集積回路４０の表面にはパッド４６が形成されている。より詳細にはＩ／Ｏ領域４４には、Ｉ／Ｏ回路４５に第２の電源を供給する電源用パッド４６ａと、半導体集積回路４０の各種信号をやりとりするための信号用パッド４６ｂとが設けられている。図５に示す半導体集積回路４０には、さらに半導体基板４１を垂直に貫通してコア回路４３に第１の電源を供給する貫通ビア５１と、コア回路４３の全体に第１の電源を供給するためのメッシュ状電源配線５２とが設けられている。また、半導体基板４１の裏面には、貫通ビア５１とバンプに接続するためのバンプ接続電極５３が設けられている。
【００２９】
半導体集積回路４０内において、貫通ビア５１は、メッシュ状電源配線５２と電気的に接続されている。そして、メッシュ状電源配線５２は、半導体集積回路４０内のコア回路４３と電気的に接続されている。このため、貫通ビア５１を介して半導体集積回路４０の下部から供給された第１の電源電圧は、メッシュ状電源配線５２を介してコア回路４３に供給される。なお、上述した第１の電源電圧には正の電源電圧とグランド電源電圧とが含まれる。したがって、より詳細には、メッシュ状電源配線５２としては正の電源電圧を供給する配線と、グランド電源電圧を供給する配線とが形成される。また、複数の貫通ビア５１を介して正の電源電圧とグランド電源電圧も供給される。
【００３０】
また、電源用パッド４６ａは、半導体集積回路４０のＩ／Ｏ領域４４にあるＩ／Ｏ回路４５と電気的に接続されている。よって、Ｉ／Ｏ回路４５に対しては、電源用パッド４６ａから電源電圧を供給できる。
【００３１】
信号用パッド４６ｂは、半導体集積回路４０の周辺部にあるＩ／Ｏ回路４５と電気的に接続されており、Ｉ／Ｏ回路４５に対する信号の入力またはＩ／Ｏ回路４５からの信号の出力に用いることができる。
【００３２】
さらに、Ｉ／Ｏ領域４４にある信号用パッド４６ｂは、Ｉ／Ｏ回路４５を通じてコア回路４３への信号の入力または出力に用いられる。
【００３３】
本実施形態の半導体集積回路４０によれば、コア回路４３に対しては半導体基板４１の内部の貫通ビア５１とメッシュ状電源配線５２とを介して第１の電源を供給でき、Ｉ／Ｏ回路４５に対しては電源用パッド４６ａを介して第２の電源を供給できる。コア回路４３とＩ／Ｏ回路４５のそれぞれに対して、電源の供給経路を最短にすることで、半導体集積回路に安定した電源を供給できる。
【００３４】
また、この半導体集積回路４０によれば、半導体集積回路４０のＩ／Ｏ領域４４の信号用パッド４６ｂでコア回路４３への信号の入力およびコア回路４３からの信号の出力も行うため、コア回路４３への電源に用いられる配線だけが、半導体基板４１の内部の貫通ビア５１およびメッシュ状電源５２を介して配線される。従って貫通ビア５１およびメッシュ状電源５２の配線が簡略化できるとともに、コア回路４３とＩ／Ｏ回路４５のそれぞれに対して電源の供給経路を最短にし、半導体集積回路４０に安定した電源を供給できる。
【００３５】
図６は、図４，５に示す半導体集積回路４０を搭載した半導体集積回路装置の構成を示す断面図である。なお、理解し易くするため、ハッチングは省略する。また、図７は図６に示す半導体集積回路装置の構成を示す平面図である。
【００３６】
図６に示す半導体集積回路装置６は半導体集積回路４０とパッケージ基板６５とを備えている。半導体集積回路４０とパッケージ基板６５とはバンプ６２を介して接続されている。なお、半導体集積回路４０は図４および図５に示したものと同じであるので、図４および図５と同一の構成については同一符号を付して、その説明を省略する。
【００３７】
パッケージ基板６５は、パッケージパッドとして、信号用電極６３と、Ｉ／Ｏ回路４５に供給するための電源リング６４とを備えている。パッケージ基板６５はさらに、バンプ接続電極６７と、半導体集積回路装置６全体として、外部の回路と接続される端子となる半田ボール６６とを備えている。電源リング６４は半導体集積回路４０を取り囲む位置に配置されたリング状の導体である。ここで、バンプ６２は一方で半導体集積回路４０のバンプ接続電極５３に接続され、他方でパッケージ基板６５のバンプ接続電極６７に接続されている。パッケージ基板６５のバンプ接続電極６７は、図示しないパッケージ基板６５内の配線を介して、裏側の半田ボール６６と電気的に接続されている。このため、半導体集積回路４０内のコア回路４３には、半田ボール６６から、バンプ６２と、貫通ビア５１と、メッシュ状電源配線５２とを介して第１の電源電圧を供給することができる。
【００３８】
図６に示す、Ｉ／Ｏ回路４５に電源電圧を供給するための電源リング６４は、図示しないパッケージ基板６５内の配線を介して、裏側の半田ボール６６と電気的に接続されている。そして、図７に示すように電源リング６４と電源用パッド４６ａとはボンディングワイヤ６１を介して電気的に接続されている。このため、半導体集積回路４０の周辺部にあるＩ／Ｏ回路４５には、半田ボール６６から、電源リング６４と、ボンディングワイヤ６１と、電源用パッド４６ａとを介して第２の電源を供給することができる。
【００３９】
図６において、信号用電極６３は、図示しないパッケージ基板６５内の配線を介して、裏側の半田ボール６６と電気的に接続されている。そして、図７に示すように信号用電極６３と信号用パッド４６ｂとはボンディングワイヤ６１を介して電気的に接続されている。このため、半導体集積回路４０とマザーボード等との間の信号の入出力は、半田ボール６６から、信号用電極６３と、ボンディングワイヤ６１と、信号用パッド４６ｂとを介して行われる。
【００４０】
本実施形態の半導体集積回路装置６によれば、半導体集積回路４０の下面からバンプ６２および貫通ビア５１を介してコア回路４３に対する第１の電源を供給でき、半導体集積回路４０の上面からはボンディングワイヤ６１および電源用パッド４６ａを介してＩ／Ｏ回路４５に対して第２の電源を供給できる。このことにより、Ｉ／Ｏ回路４５への電源の配線を、下面からバンプ６２および貫通ビア５１を介して供給した場合に比べて短くできるため、第２の電源を供給する際の電気抵抗を小さくできる。従って、搭載した半導体集積回路４０へ安定した電源電圧の供給が可能となる。
【００４１】
図８は本発明の第２の実施形態に係る２つの半導体集積回路を積層した半導体集積回路装置の構成を示す断面図である。なお、理解し易くするため、ハッチングは省略する。
【００４２】
図８に示す半導体集積回路装置８では、半導体集積回路８１の上に半導体集積回路４０１が積層されて、パッケージ基板６５上に搭載されている。なお、半導体集積回路４０およびパッケージ基板６５は図４から図７に示したものと同一のものであるため、図４から図７と同一の構成については同一符号を付して、その説明を省略する。
【００４３】
半導体集積回路８１は、半導体基板を貫通する貫通ビア８２を備えている。貫通ビア８２は、半導体集積回路４０の貫通ビア５１およびバンプ６２と電気的に接続されている。
半導体集積回路４０の貫通ビア５１と半導体集積回路８１の貫通ビア８２との間の接続は、図示は省略するが、例えば、半導体集積回路４０と半導体集積回路８１との双方に設けられたバンプ接続電極と、その間を接続するバンプによって行うことができる。このため、半導体集積回路４０内のコア回路４３へは、半田ボール６６と、バンプ６２と、貫通ビア８２と、貫通ビア５１と、メッシュ状電源配線５２とを介して電源を供給することができる。
【００４４】
この半導体集積回路装置８によれば、パッケージ基板６５上のバンプ６２から、積層された２つの半導体集積回路４０，８１にそれぞれ設けられた貫通ビア５１，８２を介して、最上段にある半導体集積回路４０のコア回路４３への電源が供給される。半導体集積回路４０のＩ／Ｏ回路４５には上面からボンディングワイヤ６１およびパッド４６ａを介して電源を供給する。このことにより、Ｉ／Ｏ回路４５への電源を、半導体集積回路４０の周辺から直接最短距離供給することができるとともに配線を簡略化できる。さらにＩ／Ｏ電源を供給する際の電気抵抗も小さくできる。従って、積層された最上段の半導体集積回路４０へ安定した電源電圧の供給が可能となる。
【００４５】
半導体集積回路８１内には、例えば、半導体集積回路４０内のコア回路４３が信号を処理するために必要なデータや、コア回路４３が信号処理を行う過程で発生するデータを保持するためのメモリ回路を設けることができる。また、例えば、半導体集積回路４０内のコア回路４３が行う信号処理の一部を分担する信号処理回路を、半導体集積回路８１内に設けることもできる。これらの、半導体集積回路８１内の回路には、例えば、半導体集積回路８１の貫通ビア８２を介して電源を供給することができる。また、半導体集積回路４０内のコア回路４３との間の信号の入出力は、半導体集積回路４０内の貫通ビア５１を介して行うことができる。
【００４６】
なお、上記第３の実施形態では２つの半導体集積回路４０，８１が積層された例を説明したが、本発明はこれに限られるものではなく、例えば積層される半導体集積回路は３つ以上であってもよい。
【符号の説明】
【００４７】
１  半導体集積回路装置
１１  半導体集積回路
１２  パッド
１３  ボンディングワイヤ
１４  コア回路電源用電極
１５  Ｉ／Ｏ回路電源用電極
１６  入出力信号用電極１６
１７  パッケージ基板
１８  半田ボール
２  半導体集積回路装置
２１  半導体集積回路
２２  バンプ
２３  パッケージ基板
２４  半田ボール
３  半導体集積回路装置
３１  半導体集積回路
３２  貫通ビア
３３  メッシュ状電源配線
３４  信号用パッド
３５  ボンディングワイヤ
３６  バンプ
３７  入出力信号用電極
３８  パッケージ基板
３９  半田ボール
４０  半導体集積回路
４１  半導体基板
４２  コア領域
４３  コア回路
４４  Ｉ／Ｏ領域
４５  Ｉ／Ｏ回路
４６  パッド
４６ａ  電源用パッド
４６ｂ  信号用パッド
５１  貫通ビア
５２  メッシュ状電源配線
６  半導体集積回路装置
６１  ボンディングワイヤ
６２  バンプ
６３  信号用電極
６４  電源リング
６５  パッケージ基板
６６  半田ボール
８  半導体集積回路装置
８１  半導体集積回路
８２  貫通ビア
【図１】
2012044042.tif 000003
【図２】
2012044042.tif 000004
【図３】
2012044042.tif 000005
【図４】
2012044042.tif 000006
【図５】
2012044042.tif 000007
【図６】
2012044042.tif 000008
【図７】
2012044042.tif 000009
【図８】
2012044042.tif 000010