(57)【要約】【課題】  チップ素体と外部電極との間の固着強度の向上が図られた電子部品およびその製造方法を提供する。【解決手段】  本発明に係る積層チップインダクタ１０の製造方法は、内部に所定の素子構造２３が形成されたグリーン積層セラミック基板１４を準備する工程と、グリーン積層セラミック基板１４の一方面に、内側面１５ａが粗面化された複数の溝１５を、並列するように所定間隔で形成する工程と、各溝１５に導体ペースト１７を充填する工程と、溝１５に充填された導体ペースト１７の表面を覆うように、各溝１５に沿って延びる複数の電極パターン１８を形成する工程と、各溝１５に沿って切断して、グリーン積層セラミック基板１４をチップ化する工程と、グリーン積層セラミック基板１４をチップ化して得られたセラミックチップ２２を焼成する工程とを含む。【選択図】  図７
2012104547.tif 000002
【特許請求の範囲】
【請求項１】
内部に所定の素子構造が形成されたグリーン積層セラミック基板を準備する工程と、
前記グリーン積層セラミック基板の一方面に、内側面が粗面化された複数の溝を、並列するように所定間隔で形成する工程と、
前記各溝に外部電極材料を充填する工程と、
前記溝に充填された前記外部電極材料の表面を覆うように、前記各溝に沿って延びる複数の電極パターンを形成する工程と、
前記各溝に沿って切断して、前記グリーン積層セラミック基板をチップ化する工程と、
前記グリーン積層セラミック基板をチップ化して得られたセラミックチップを焼成する工程と
を含む、電子部品の製造方法。
【請求項２】
内側面が粗面化された前記溝を形成する際、サンドブラスト加工、ウェットブラスト加工、ダイシング加工、レーザ加工、メカパンチング加工、ドリル加工、金型プレス加工、ナイフ加工およびドライエッチング加工の少なくともいずれか一つを利用する、請求項１記載の電子部品の製造方法。
【請求項３】
内側面が粗面化された前記溝を形成する際、粗面化されていない溝を形成した後、前記グリーン積層セラミック基板の一方面のうちの前記電極パターンが形成されるべき領域を保護マスクで覆った上でサンドブラスト加工を施す、請求項１記載の電子部品の製造方法。
【請求項４】
前記電極パターンを形成する際、スクリーン印刷およびスパッタリングの少なくともいずれか一方を利用する、請求項１〜３のいずれか一項に記載の電子部品の製造方法。
【請求項５】
直方体形状または立方体形状の外形を有し、対向する両端面それぞれに、角部を挟んで隣り合う前記端面の一部と底面の一部とを連続的に覆う断面Ｌ字状の外部電極が設けられた電子部品であって、
前記外部電極に覆われた前記端面の表面粗さＲａが０．５μｍ以上である、電子部品。
【請求項６】
前記外部電極の底面部分に電気めっきした後のめっき表面の粗さＲａ（Ｓ４）に対する、前記外部電極の端面部分に電気めっきした後のめっき表面の粗さＲａ（Ｓ３）が、Ｒａ（Ｓ３）／Ｒａ（Ｓ４）≧０．５である、請求項５記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品およびその製造方法に関するものであり、特に表面実装型の電子部品およびその製造方法に関する。
【背景技術】
【０００２】
従来より、表面実装型の電子部品として、積層チップインダクタや積層チップコンデンサ等が知られている。これらの電子部品の両端部に設けられる外部電極は、たとえば下記特許文献１に開示されている方法によって形成される。すなわち、図１に示すように、内部に素子構造が形成されたグリーン積層セラミック基板１０１の一方面に、等間隔で並列するように複数の有底の溝１０２を設けた後、それぞれの溝１０２内に外部電極となるべき導電部材を充填して、外部電極１０３を形成する。このような方法によって外部電極３を形成することで、図２に示すような電子部品１００を、大量に一括して効率よく作製することができる。この電子部品１００においては、チップ素体１０４の底面（チップ実装面）１０４ｃの端面１０４ａ、１０４ｂ側に、溝の形状に対応した矩形板状の外部電極１０３が形成される。
【０００３】
また、引用文献２には、上記有底の溝の代わりにセラミック基板を貫通するスリットを設け、そのスリットの内側面および周縁面をめっきして、図３に示すように、コの字状の外部電極１０３Ａを形成する技術が開示されている。図３に示した電子部品１００Ａは、チップ素体１０４の端面１０４ａ、１０４ｂと底面１０４ｃおよび頂面１０４ｄとが、外部電極１０３Ａによって一体的に覆われている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１４０２５４号公報
【特許文献２】特開平７−２４５２２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、前述した従来の電子部品には、次のような課題が存在している。すなわち、チップ素体１０４と外部電極１０３との間で高い固着強度が要求される場合に、十分な固着強度を得ることが困難であった。
【０００６】
本発明は、上述の課題を解決するためになされたものであり、チップ素体と外部電極との間の固着強度の向上が図られた電子部品およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る電子部品の製造方法は、内部に所定の素子構造が形成されたグリーン積層セラミック基板を準備する工程と、グリーン積層セラミック基板の一方面に、内側面が粗面化された複数の溝を、並列するように所定間隔で形成する工程と、各溝に外部電極材料を充填する工程と、溝に充填された外部電極材料の表面を覆うように、各溝に沿って延びる複数の電極パターンを形成する工程と、各溝に沿って切断して、グリーン積層セラミック基板をチップ化する工程と、グリーン積層セラミック基板をチップ化して得られたセラミックチップを焼成する工程とを含む。
【０００８】
この電子部品の製造方法においては、グリーン積層セラミック基板の一方面に形成された溝の内側面が、粗面化されている。この内側面が粗面化された溝に、電子部品の外部電極となるべき外部電極材料を充填することで、作製される電子部品のチップ素体と外部電極との間の固着強度が有意に向上する。
【０００９】
また、内側面が粗面化された溝を形成する際、サンドブラスト加工、ウェットブラスト加工、ダイシング加工、レーザ加工、メカパンチング加工、ドリル加工、金型プレス加工、ナイフ加工およびドライエッチング加工の少なくともいずれか一つを利用する態様であってもよい。
【００１０】
また、上記の電極パターンを形成する際、スクリーン印刷およびスパッタリングの少なくともいずれか一方を利用する態様であってもよい。
【００１１】
また、内側面が粗面化された溝を形成する際、粗面化されていない溝を形成した後、グリーン積層セラミック基板の一方面のうちの電極パターンが形成されるべき領域を保護マスクで覆った上でサンドブラスト加工を施す態様であってもよい。この場合、電極パターンが形成される領域は粗面化されず、平滑性が保たれる。そのため、平滑性をもったセラミック基板上に電極パターン（外部電極の底面部）を形成することができる。
【００１２】
たとえば、超小型電子部品の外部電極厚みは、そのチップ部品サイズと同様に薄膜化が要求される。そのため、粗面化された領域（すなわち、粗面化されたセラミック基板上）に電極パターンを形成した場合、電極パターンがその粗面化形状に追従してしまい、電極パターンの表面粗さが大きくなってしまう懸念が生じる。
【００１３】
実装におけるはんだの濡れ上がり挙動を考えた場合、チップ部品の実装側の電極パターンの表面粗さが大きい場合では、電極パターンへのはんだ濡れ性が低下するため、電極パターンでのはんだ濡れによる水平方向への作用力が小さくなる。つまり、セルフアライメント性の低下を引き起こす。一方、電極パターンの表面粗さが小さい場合では、はんだ濡れ性が良いため、水平方向への作用力が優先的に起こり、セルフアライメント性が向上する傾向となる。
【００１４】
本発明に係る電子部品は、直方体形状または立方体形状の外形を有し、対向する両端面それぞれに、角部を挟んで隣り合う端面の一部と底面の一部とを連続的に覆う断面Ｌ字状の外部電極が設けられた電子部品であって、外部電極に覆われた端面の表面粗さＲａが０．５μｍ以上である。
【００１５】
この電子部品においては、外部電極に覆われた端面の表面粗さＲａが０．５μｍ以上と高いため、チップ素体と外部電極の端面部分との間で高い固着強度が実現されている。
【００１６】
また、外部電極の底面部分に電気めっきした後のめっき表面の粗さＲａ（Ｓ４）に対する、外部電極の端面部分に電気めっきした後のめっき表面の粗さＲａ（Ｓ３）が、Ｒａ（Ｓ３）／Ｒａ（Ｓ４）≧０．５である態様であってもよい。この場合、端面部分よりも底面部分にはんだが優先的に濡れることで、セルフアライメント性の向上が図られる。
【発明の効果】
【００１７】
本発明によれば、チップ素体と外部電極との間の固着強度の向上が図られた電子部品およびその製造方法が提供される。
【図面の簡単な説明】
【００１８】
【図１】図１は、従来技術に係る電子部品の製造方法の工程を示した概略図である。
【図２】図２は、従来技術に係る電子部品の一例を示した概略構成図である。
【図３】図３は、従来技術に係る電子部品の一例を示した概略構成図である。
【図４】図４は、本発明の実施形態に係る積層チップインダクタを示した概略構成図である。
【図５】図５は、図４の積層チップインダクタの作製に用いるグリーン積層セラミック基板のシート積層の状態を示した図である。
【図６】図６は、図５のグリーン積層セラミック基板に形成された溝の構成を示した図である。
【図７】図７は、図６のグリーン積層セラミック基板の溝が電極ペーストで充填されるとともに電極パターンで覆われた状態を示した図である。
【図８】図８は、図７のグリーン積層セラミック基板をチップ化する工程を示した図である。
【図９】図９は、焼成前のグリーン積層チップインダクタを示した概略構成図である。
【図１０】図１０は、固着強度試験およびセルフアライメント性試験の結果を示した表である。
【図１１】図１１は、積層チップインダクタのＱ特性の周波数依存性を示したグラフである。
【発明を実施するための形態】
【００１９】
以下、本発明を実施するための形態について、添付図面を参照しつつ詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。
【００２０】
本発明の実施形態に係る電子部品の一例として、積層チップインダクタ１０を図４に示す。図４の（ａ）は積層チップインダクタ１０の概略斜視図であり、（ｂ）は積層チップインダクタ１０の部分拡大図である。本発明における電子部品は、このような積層チップインダクタに限らず、たとえば積層チップコンデンサ等に適用できる。
【００２１】
図４に示すように、積層チップインダクタ１０は直方体形状の外形を有する。積層チップインダクタ１０のチップ素体４には、チップ素体４の長手方向において対面する一対の端面４ａ、４ｂそれぞれに、外部電極３が設けられている。なお、上記積層チップインダクタ１０の外形形状は立方体形状であってもよい。
【００２２】
各外部電極３は、端面４ａ、４ｂと実装時に基板（図示せず）に対面する底面４ｃとで形成される角部を挟んで、底面４ｃに形成された底面部３ａと、端面４ａ、４ｂに形成された端面部３ｂとで構成されている。各外部電極３の底面部３ａと端面部３ｂとは連続的に形成されており、それにより、各外部電極３は、角部を挟んで隣り合う端面４ａ、４ｂの一部と底面４ｃの一部とを連続的に覆う断面Ｌ字状の形状となっている。なお、外部電極３の底面部３ａは、チップ素体４の底面４ｃ上に形成されており、一方、端面部３ｂは、端面４ａ、４ｂの中に埋没している。以下、説明の便宜上、チップ素体４の表面のうち、外部電極３の端面部３ｂとの界面をＳ１、外部電極３の底面部３ａとの界面をＳ２とし、さらに端面部３ｂの表面をＳ３、底面部３ａの表面をＳ４とする。
【００２３】
このように、外部電極３は、端面部３ｂと底面部３ａとから構成されており、さらに端面部３ｂは、チップ素体４に埋もれたような構造をとっているため、チップ端面の面位置と、ほぼ同一平面に端面部３ｂの表面Ｓ３が露出している。そのため、積層チップインダクタ１０の外部電極構造では、一般的な端子形成方法であるディップ工法（塗布工法）で形成される外部電極構造（たとえば図３（ｂ）の外部電極１０３Ａ）とは大きく異なっており、端面部３ｂの端子厚みは、チップ素体４のサイズ内に組み込まれている状態となる。したがって、チップ素体４のサイズを大きく設計できるため、特性の向上を図ることができる。また、実装時において外部電極３の厚みを考慮しなくてもよくなるので、積層チップインダクタ１０の高密度実装に有効な構造となっている。
【００２４】
続いて、積層チップインダクタ１０を作製する手順について説明する。
（グリーン積層インダクタ基板の作製）
【００２５】
まず、図５（ａ）に示すように、グリーン絶縁性セラミックスシート１１を用意する。また、絶縁性セラミックスシート１１上に、導体ペーストを複数のコイルパターンにスクリーン印刷などによって印刷した絶縁性セラミックスシート１２と、コイルパターンを外部に入出力するための引き出し用電極パターンをそれぞれ印刷した絶縁性セラミックスシート１３とを準備する。なお、絶縁性セラミックスシート１３には、各コイルパターンを連結させるために、絶縁性セラミックスシートに貫通ビアを形成し、ビアホール電極をあらかじめ形成しておく。この貫通ビアの形成方法としては、レーザ加工、ドリル加工、メカパンチング加工、などが一例として挙げられるが、別の加工方法でも構わない。
【００２６】
次に、絶縁性セラミックスシート１１と、コイルパターンまたは引き出し用電極パターンが形成された各グリーン絶縁性セラミックスシート１２、１３を、剥離積層、熱圧着積層によって積層し、さらに金型プレスによって一軸加圧（たとえば４０℃、１トン、３０秒保持）を経て、図５（ｂ）に示すように、内部にインダクタ素子構造２３（図９参照、コイルターン数は任意である。）が形成されたグリーン積層インダクタ基板１４を作製する。インダクタ素子構造２３は、グリーン積層インダクタ基板１４の内部に複数形成されており、格子状に規則的に配置されている。
【００２７】
なお、グリーン絶縁性セラミックスシート１１は、ＰＥＴ（ポリエチレンテレフタレート）フィルムなどの上に、ドクターブレード法などによって、５〜４０μｍの厚みのシートを成型して乾燥することによってシート成型する。また、グリーン絶縁性セラミックスシート１１の組成は、ガラス系セラミックスやフェライト等である。利用可能な導体ペーストには、Ａｇの他、Ｃｕ、Ｎｉ、Ｐｄ、Ａｕまたはそれらを１つ以上含む合金などがある。グリーン絶縁性セラミックスシートおよび導体ペーストの組成は、上述したものに限定されない。
（溝の形成）
【００２８】
次いで、図６（ａ）に示すように、グリーン積層インダクタ基板１４の一方面（主面）に、複数の直線状の有底の溝１５を、並列するように等間隔で形成する。各溝１５は、格子状に配置されたインダクタ素子構造２３とインダクタ素子構造２３との間に形成される。溝１５の幅は、図６（ｂ）に示すように、隣り合うインダクタ素子構造２３同士の一方の引き出し電極１６が露出する寸法となっている。そして、隣り合う一対の溝１５のうち、その一方に、入力側の引き出し電極１６を露出させ、他方に、出力側の引き出し電極を露出させる。そのために、溝１５の深さは、入出力用の引き出し電極１６が露出する寸法にする必要があるが、グリーン積層インダクタ基板１４の厚さよりも浅くなっている。つまり、溝１５の深さは、グリーン積層インダクタ基板１４の他方面にまでは達しないため、グリーン積層インダクタ基板１４が溝１５により切断されることはない。
【００２９】
上述した溝１５は、図６（ｂ）に示すように、その内側面１５ａが粗面化されている。この内側面１５ａの表面粗さＲａは、０．５μｍ以上であることが望ましい。
【００３０】
内側面が粗面化された溝１５は、たとえば、サンドブラスト加工、ウェットブラスト加工、ダイシング加工、レーザ加工、メカパンチング加工、ドリル加工、金型プレス加工、ナイフ加工およびドライエッチング加工等を利用することができ、これらの一つまたは組合せにより形成することができる。
【００３１】
上記の粗面化において、例えばサンドブラスト加工を実施する場合、溝１５の幅よりも小さい粒径の研磨材を用いることが望ましい。または、研磨材の粒径に対して溝１５の幅を同等以上の幅に設計してもよい。研磨材としては、例えばアルミナ、ジルコニア、炭化ケイ素、樹脂などが挙げられるが、特に限定されることはなく、ブラスト加工面に残存しないような研磨材を適宜選定すればよい。ブラスト加工時間についても特に限定されず、所定の表面粗さになるように適宜変更すればよい。
【００３２】
上記の粗面化において、例えばダイシング加工を実施する場合、溝１５の幅よりも幅が狭く、研磨材が焼きつけられたブレード、又は、研磨材が接着されたブレードを用いることが望ましい。例えば、＃２８０〜＃８００程度のダイヤモンド粒子が接着された刃厚５０μｍ〜２００μｍ程度のダイヤモンドブレードを用いることが好ましい。ダイシング条件としては、ダイシング装置にもよるが回転速度２００００ｒｐｍ〜３００００ ｒｐｍ程度の回転数で、送り速度１０ｍｍ／ｓｅｃ〜３００ｍｍ／ｓｅｃで溝加工すればよい。回転速度が同一であれば送り速度により溝の表面粗さを適宜調節することができる。また、上述のサンドブラスト加工と併用してもよい。
【００３３】
具体的なダイシング装置としては、Ｄｉｓｃｏ社製 ＤＦＤ６３４０を用いることができ、この装置にダイヤモンドブレード（Ｄｉｓｃｏ社製Ｐ １Ａ８ ６ １ ＳＤ８００ Ｎ ５０ ＢＲ１０の規格で刃厚９０μｍ）を取り付けて、回転速度３００００ ｒｐｍ、送り速度１００ｍｍ／ｓｅｃで溝が形成される。
【００３４】
なお、溝１５の内側面１５ａは粗面化されていても、溝１５の縁部領域（後述する電極パターンが形成されるべき領域）１５ｂは平滑に保たれていることが望ましい。そのため、サンドブラストによって内側面１５ａの粗面化を図る場合には、そのサウンドブラストに先立ち、溝１５の縁部領域１５ｂを保護マスクＭで覆う。したがって、サンドブラスト後は、溝１５の縁部領域１５ｂは粗面化されず平滑性が保たれる。溝１５の縁部領域１５ｂの表面粗さは内側面１５ａの表面粗さよりも小さくなっている。
（外部電極の印刷形成）
【００３５】
次に、図７に示すように、内側面１５ａが粗面化された複数の溝１５それぞれに、導体ペースト（外部電極材料）１７をスクリーン印刷によって充填し、その後、乾燥させる。さらに、溝１５に充填した導体ペースト１７の表面を覆うように、各溝１５に沿って直線上に延びる複数の電極パターン１８を、スクリーン印刷によって形成する。
（切断によるグリーン積層チップインダクタ素子の作製）
【００３６】
次いで、グリーン積層インダクタ基板１４を、図示しない熱剥離粘着フィルムの上に固定した上で、図８に示すように、溝１５の開口幅の中央位置１９で、溝１５の長手直線方向に、ダイシングブレードなどによって切断する。そしてさらに、グリーン積層インダクタ基板１４を、上記切断方向に対して垂直な方向２０でも、ダイシングブレードなどによって切断し、グリーン積層インダクタ基板１４がチップ化された積層チップインダクタ２２を得る。このチップ化切断工程の切断条件は、チップ切断面が電極パターン１８の表面粗さよりも大きくなるような切断方法を用いることが望ましい。ダイシングブレード以外（たとえばナイフ切断など）の切断方法を用いても構わず、たとえばチップ化切断後にサンドブラストなどの加工を追加実施することで粗面化してもよい。
【００３７】
上記の加工によって、チップ切断面の表面粗さが、電極パターン１８の表面粗さよりも粗面化されることにより、めっき後のはんだの濡れ性が優先的に電極パターン（外部電極３の底面部３ａ）側で起こるため、セルフアライメント性に優れたチップ構造となる。
【００３８】
チップ化後、積層チップインダクタ２２を９０〜１２０℃で加熱処理することで、上述の熱剥離粘着フィルムから剥離したグリーン積層チップインダクタが得られる。
【００３９】
このグリーン積層チップインダクタ２２は、図９に示すように、チップ素体１４（チップ化されたグリーン積層インダクタ基板）の内部にインダクタ素子構造２３を有する。そして、チップ素体１４の各端面１４ａ、１４ｂには、外部電極３の端面部３ｂとなるべき導体ペースト１７が設けられており、各端面１４ａ、１４ｂ近傍の底面１４ｃの部分には外部電極３の底面部３ａとなるべき電極パターン１８が設けられている。
（脱バインダおよび焼成）
【００４０】
グリーン積層チップインダクタ２２は、１５０℃程度の温度で固化乾燥し、可塑剤を揮発させることで、グリーンチップに保形性を付与する。次いで、チッピングなどの欠けを防止するために、バレル研磨を施し、チップコーナーにＲ（稜）を設ける。バレル研磨では、バレル漕中にグリーン積層チップインダクタ、研磨用メディア、研磨液等を入れ、回転や振動などにより、相対運動を生じさせることでグリーン積層チップインダクタを研磨加工する。研磨用メディアは適宜利用することができる。また、研磨液については、特に制限されないが、本実施形態では、グリーンチップに含まれるバインダに対して難溶である水を用いる。
【００４１】
次いで、バレル研磨したグリーン積層チップインダクタ２２を、所定温度にて脱バインダおよび焼成をおこない、図４に示したような積層チップインダクタ１０を得る。
【００４２】
脱バインダや焼成の雰囲気は、電極組成と絶縁性セラミックス組成に対して、最適な条件であれば、特に限定はされない。もし、焼成後の外部電極３の表面が酸化した場合には、湿式バレル研磨を追加で実施することにより、酸化皮膜を除去することができる。湿式バレル方法は、上述した方法同様、バレル容器内に焼成した積層チップインダクタ、研磨用メディアおよび研磨液などを加えた状態で回転や振動させておこなう。積層チップインダクタ１０は、無電解めっきもしくは電解めっきすることで、外部電極上に厚さ５μｍのＣｕ下地めっき、はんだ食われ防止のために厚さ２μｍのＮｉめっき、はんだ付け性を高めるために厚さ４μｍのＳｎめっきを順次形成することが好ましい。なお、これらのめっき厚みは、単なる例示であり、適宜変更することができる。
（積層チップインダクタの外部電極の固着強度）
【００４３】
上述した方法により作製された積層チップインダクタ１０は、その作製時に、グリーン積層インダクタ基板１４に形成した溝１５の内側面１５ａをサンドブラスト加工により粗面化することで、チップ素体４と外部電極３との界面である面Ｓ１が粗面化されている。このように、面Ｓ１の表面粗さを高くすることで、チップ素体４と外部電極３の端面部３ｂとの間で高い固着強度が実現される。
【００４４】
発明者らは、積層チップインダクタの端面の表面粗さの最適範囲を見いだすために固着強度試験を検討した。併せて、はんだ付け実装したときの各サンプルのセルフアライメント性についても評価した。
【００４５】
以上のような試験の結果は、図１０の表に示すとおりとなった。
【００４６】
固着強度の具体的な試験方法としては、図４（ｂ）に示すように、チップ素体４の表面のうち、面Ｓ１、Ｓ２の表面粗さを様々に変化させて、チップ素体４と外部電極３との間の固着強度を測定した。より具体的には、積層チップインダクタのサンプルを実装させたガラスエポキシ基板を、積層チップインダクタを実装させた側を下にして、たわみ試験機に設置した。ロードセルを０．２ｍｍ／ｓｅｃの速度で下降させ、最大１０ｍｍまでガラスエポキシ基板をたわませた。そして、クラック音を検知した時点のたわみ量を計測し、たわみ許容量としてチップ素体と外部電極との間の固着強度を評価した。
【００４７】
また、セルフアライメント性の具体的な試験方法としては、積層チップインダクタのサンプルを、ランド電極上に設計搭載位置から±５０μｍずらした位置に搭載し、リフローはんだ後の実装位置を三次元測長機によって測定し、設計位置からの最終的なズレ量によって、セルフアライメント性の良否を判定した。なお、ズレ量は、リフローはんだ前の積層チップインダクタの重心座標から、リフローはんだ後の重心座標までの距離を意味し、設計搭載位置のズレ量が±２０μｍより小さいものを「○」、±２０〜４０μｍのものを「△」、±４０μｍより大きいものを「×」と判定した。
【００４８】
サンプルは、図１０に示すように、９種の積層チップインダクタ（試料Ｎｏ．１〜９、０．６ｍｍ×０．３ｍｍ×０．３ｍｍの直方体形状）を用意した。試料Ｎｏ．１〜９のサンプルについては、チップ素地４の面Ｓ１および面Ｓ２の表面粗さＲａを０．０５〜３．００μｍの範囲で同一に設定している。表面粗さの調整については、サンドブラストにおける加工時間や砥石粒径などを調整することでおこなった。なお、上記端面部３ｂの幅は４０μｍとし、底面部３ａの厚さは５μｍとした。
【００４９】
図１０の表から、外部電極３と接するチップ素地４の面Ｓ１および面Ｓ２の表面粗さにおけるたわみ許容量とセルフアライメント性への影響をみると（試料Ｎｏ．１〜９）、面Ｓ１、Ｓ２の表面粗さが０．５μｍ以上になると、たわみ許容量が急激に増加し（すなわち、固着強度が急激に増加し）、たわみ許容量が６．２〜６．９ｍｍの範囲まで増加した。
【００５０】
セルフアライメント性については、チップ素地４の面Ｓ２の表面粗さが２．０μｍ以上になると、サンプルのズレ量が±２０〜４０μｍとなり（判定「△」）、さらにＳ２の表面粗さが３．０μｍになると、ズレ量が±４０μｍより大きくなり（判定「×」）、セルフアライメント性が不良傾向を示すようになった。
【００５１】
これは、チップ素地４の面Ｓ２での表面粗さが大きくなると、面Ｓ２上に形成した外部電極３の底面部３ａ（厚さ５μｍ）の面Ｓ４の表面粗さＲａが、面Ｓ２の表面粗さの形状に追従していることが考えられる。つまり、外部電極３の底面部３ａの表面Ｓ４の表面粗さが大きくなったことで、はんだの濡れ性が低下し、リフロー時のはんだの水平方向に働く作用力が低下し、その結果、セルフアライメント性の低下が引き起こされたと推察できる。なお、図１０における試料１〜９の電気めっき後の外部電極３の端面部３ｂの表面Ｓ３は、ダイシングやナイフ切断などの同一の切断方法によって面出しされているため、チップ素地４の面Ｓ１の表面粗さに全く影響されない。つまり、試料１〜９の外部電極３の面Ｓ３の表面粗さＲａは同値となっている。
【００５２】
さらに、セルフアライメント性に対する外部電極３の端面部３ｂの面Ｓ３および底面部３ａの面Ｓ４の表面粗さを相対的に評価するために、面Ｓ３の表面粗さの値を面Ｓ４の表面粗さの値で割ることによって、面Ｓ３と面Ｓ４の相対表面粗さを計算した。その相対表面粗さは図１０に示すとおりであり、この結果から、セルフアライメント性には、外部電極３の底面部３ａの面Ｓ４と端面部３ｂの面Ｓ３との相対表面粗さが、０．５以上であれば許容範囲となるが、０．６７よりも大きい場合にさらに良好となり、狭小実装が実現できることが分かった。
【００５３】
以上の試験結果より、発明者らは、チップ素子４とＬ字状の外部電極３の端面にあたる面Ｓ１と面Ｓ２の表面粗さＲａが０．５μｍ以上となるように調整することで、効果的に、チップ素体４と外部電極３との間における高い固着強度を実現できることを新たに見いだした。なお、表面粗さの調整は、上述したサンドブラストにおける加工時間や砥石粒径の調整の他、ダイシングブレードの番手や加工スピードの調整などによってもおこなうことができる。
【００５４】
また、発明者らは、積層チップインダクタ１０をはんだ付け実装する際のセルフアライメント性の向上を実現するためには、外部電極の底面部に覆われた面Ｓ２の表面粗さＲａが２．０μｍ以下となるように調整することが好適であることも見いだした。このとき、外部電極３の底面部３ａの面Ｓ４の表面粗さに対する端面部３ｂの面Ｓ３の表面粗さ、すなわち、相対表面粗さ（Ｓ３／Ｓ４）は０．６７より大きくなる。このように、外部電極３の端面部３ｂに覆われた端面４ａ、４ｂの粗面化を図りつつ、外部電極３の底面部３ａに覆われた面Ｓ２を平滑にするためには、たとえば、上述した内側面が粗面化された溝を形成する際、粗面化されていない溝を形成した後、グリーン積層セラミック基板の一方面のうちの電極パターンが形成されるべき領域を保護マスクＭで覆った上でサンドブラスト加工を施す手法などを採用できる。それにより、外部電極３の底面部３ａ（焼成前の電極パターン１８）が形成される領域は粗面化されず平滑性が保たれ、外部電極３の底面部３ａの表面が平滑となる。
【００５５】
なお、図４および図９に示したとおり、Ｌ字構造の外部電極３、２１を有する積層チップインダクタにおいては、コイルパターン２３の磁束に対して、チップ頂面４ｄ、１４ｄに外部電極が形成されていないため、図３に示した従来技術に係るコの字状外部電極１０３Ａの積層チップインダクタ１００Ａと比較した場合、浮遊容量の発生を低減することができるため、Ｑ特性の劣化が低減される。
【００５６】
図１１に、本実施形態に係るＬ字状の外部電極３を有する積層チップインダクタ１０と、従来技術のコの字状の外部電極１０３Ａを有する積層チップインダクタ１００ＡのＱ特性を評価したグラフを示す。なお、各積層チップインダクタは、部材、形状（１．０ｍｍ×０．５ｍｍ×０．５ｍｍ）、インダクタンス＝１００ｎＨとし、外部電極構造以外は、それぞれ同じ特性のものを使用した。
【００５７】
図１１のグラフより、（ａ）本実施形態に係る積層チップインダクタ１０の方が、（ｂ）従来技術の積層チップインダクタ１００Ａに比べて、Ｑ特性曲線が高くなっており、Ｌ字状の外部電極構造がＱ特性の上昇に寄与していることを確認できた。
【符号の説明】
【００５８】
３…外部電極、３ａ…底面部、３ｂ…端面部、４…チップ素体、４ａ、４ｂ…端面、４ｃ…底面、４ｄ…頂面、１０…積層チップインダクタ、１５…グリーン積層インダクタ基板、１５…溝、１５ａ…内側面、１７…電極ペースト、１８…電極パターン、Ｍ…保護マスク、Ｓ１、Ｓ２、Ｓ３、Ｓ４…面。
【図１】
2012104547.tif 000003
【図２】
2012104547.tif 000004
【図３】
2012104547.tif 000005
【図４】
2012104547.tif 000006
【図５】
2012104547.tif 000007
【図６】
2012104547.tif 000008
【図７】
2012104547.tif 000009
【図８】
2012104547.tif 000010
【図９】
2012104547.tif 000011
【図１０】
2012104547.tif 000012
【図１１】
2012104547.tif 000013