(57)【要約】【課題】交互に積層されてなる少なくとも１層の導体層及び少なくとも１層の樹脂絶縁層を含むビルドアップ層と、少なくとも１層の樹脂絶縁層の表面上において、表面から突出するようにして形成され導電性パッドと、導電性パッドの上面において形成されたはんだ層とを備える多層配線基板において、導電性パッドの上面において十分な量のはんだペーストを供給して保持することができ、はんだ層の厚み不足による半導体素子との接続不良及びはんだ層の破損を抑制する。【解決手段】少なくとも１層の樹脂絶縁層の表面上において、この表面から突出するようにして形成された導電性パッドの上面の中央部を凹ませ、この導電性パッドの上面において、上面の外周縁部によって画定される表面レベルよりも、表面全体が上方に位置するようにしてはんだ層を形成する。【選択図】図４
2012169591.tif 000002
【特許請求の範囲】
【請求項１】
導体層及び樹脂絶縁層が交互に積層されてなるビルドアップ層と、
前記樹脂絶縁層の表面から突出して形成され、上面の中央部が凹んでなる導電性パッドと、
前記導電性パッドの前記上面において、前記中央部よりも外周側に位置する外周縁部によって画定される表面レベルに対して、上方に位置して形成されたはんだ層と、
を備えることを特徴とする、多層配線基板。
【請求項２】
前記導電性パッドの前記上面は、連続した曲面を構成していることを特徴とする、請求項１に記載の多層配線基板。
【請求項３】
前記はんだ層は、前記導電性パッドの側面を被覆して形成されたことを特徴とする、請求項１又は２に記載の多層配線基板。
【請求項４】
前記導電性パッドと前記はんだ層との間に、前記導電性パッドの全面を被覆して形成されたバリアメタル層を備え、
前記はんだ層は、前記導電性パッドの全面を被覆するバリアメタル層を介して前記導電性パッドを覆い、
前記導電性パッドの前記樹脂絶縁層側に位置する側端面上に形成された前記バリアメタル層の被覆厚みは、該側端面よりも上部に位置する前記導電性パッドの表面上に形成された前記バリアメタル層の被覆厚みよりも大きいことを特徴とする、請求項３に記載の多層配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線基板に関する。
【背景技術】
【０００２】
一般に、電子部品を搭載するパッケージとしては、コア基板の両側に樹脂絶縁層と導体層とを交互に積層してビルドアップ層を形成した多層配線基板が用いられている。多層配線基板において、コア基板は例えばガラス繊維を含んだ樹脂からなり、高い剛性によりビルドアップ層を補強する役割がある。
【０００３】
しかしながら、コア基板は厚く形成されるため、多層配線基板の小型化の妨げになるとともに、ビルドアップ層間を電気的に接続するスルーホール導体を設ける必要があるため配線長が必然的に長くなり、高周波信号の伝送性能の劣化を招く恐れがある。
【０００４】
このような観点から、近年では、コア基板を設けることなく、小型化に適し、かつ高周波信号の伝送性能の向上が可能な構造を有する、いわゆるコアレス多層配線基板が提案されている（特許文献１、特許文献２）。このようなコアレス多層配線基板は、例えば、剥離可能な２つの金属膜を積層してなる剥離シートを表面に設けた支持体にビルドアップ層を形成した後、上記剥離シートの剥離界面で分離することによりビルドアップ層を支持体から分離して、目的とする多層配線基板を得るものである。
【０００５】
一方、多層配線基板の半導体素子搭載領域に位置し、半導体素子とフリップチップ接続するための導電性パッドは、最上層に位置するレジスト層の下方において、レジスト層に形成された開口から露出するようにして形成するのみならず、レジスト層の表面において、このレジスト層の表面から突出するようにして形成する場合がある（特許文献３）。このような場合、導電性パッドに対してはんだペーストを供給してはんだ層を形成し、半導体素子とフリップチップ接合しようとした場合において、はんだペーストが導電性パッドの上面から流れ出してしまい、はんだ層を十分に厚く形成することができない。
【０００６】
この結果、半導体素子との接続不良やはんだ層の厚み不足によってクラックが発生してしまい、はんだ層が破損してしまうなどの問題が生じていた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２８９８４８号
【特許文献２】特開２００７−２１４４２７号
【特許文献３】特開２００９−２１２１４０号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、交互に積層されてなる少なくとも１層の導体層及び少なくとも１層の樹脂絶縁層を含むビルドアップ層と、少なくとも１層の樹脂絶縁層の表面上において、表面から突出するようにして形成された導電性パッドと、導電性パッドの上面において形成されたはんだ層とを備える多層配線基板において、導電性パッドの上面において十分な量のはんだペーストを供給して保持することができ、はんだ層の厚み不足による半導体素子との接続不良及びはんだ層の破損を抑制することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成すべく、本発明は、
導体層及び樹脂絶縁層が交互に積層されてなるビルドアップ層と、
前記樹脂絶縁層の表面から突出して形成され、上面の中央部が凹んでなる導電性パッドと、
前記導電性パッドの前記上面において、前記中央部よりも外周側に位置する外周縁部によって画定される表面レベルに対し、上方に位置して形成されたはんだ層と、
を備えることを特徴とする、多層配線基板に関する。
【００１０】
本発明によれば、最上層に位置するレジスト層等の、樹脂絶縁層の表面から突出した導電性パッドの上面を、その中央部が凹むようにして形成している。したがって、導電性パッドに供給したはんだペーストは、その上面の凹みにおいて保持されるようになるので、形成されるはんだ層の、導電性パッド上における厚さは十分に保持されるようになる。したがって、半導体素子との接続不良やはんだ層の厚み不足によってクラックが発生し、はんだ層が破損してしまうなどの問題を生じることがない。
【００１１】
また、はんだ層（はんだバンプ）は、導電性パッド上に、酸化物を除去するためのフラックスを塗布してからはんだペーストを印刷し、その後リフローすることによって形成されるが、本発明では、導電性パッドの中央部が凹んでいるので、当該中央部に十分な量のフラックスを保持することができる。
【００１２】
また、本発明の一例において、導電性パッドの上面は、連続した曲面を構成するように形成することができる。この場合、導電性パッドの中心部における凹みを簡易に形成することができるとともに、はんだ層の形成時及び／又は多層配線基板の、半導体素子とのフリップチップ接合時において、外周縁部に対する応力集中を抑制することができ、当該外周縁部すなわち導電性パッドの破損を防止することができる。
【００１３】
さらに、本発明の一例において、はんだ層は、導電性パッドの側面を覆うようにして形成することができる。この場合、形成したはんだ層をリフローした場合において、多層配線基板と半導体素子とのフリップチップ接合に供するはんだの絶対量を増大させることができるので、上述した作用効果をより顕著に奏することができるようになる。
【００１４】
なお、特開２０１０−２２６０７５号公報（以下、“参考特許文献”という）には、本発明のように、導電性パッドの上面に凹みを形成し、この凹み部分にはんだペーストを供給して保持し、電子部品等に対する接合層を形成する技術が開示されている（例えば、段落［００８８］及び図１９Ａ,１９Ｂ参照）。しかしながら、当該公報は電子部品内蔵配線板に関するものであって、上述の導電性パッドは、配線板に内蔵する電子部品と配線板との電気的接続を図るために設けられているものである。このため、上記導電性パッドは、電子部品が配線板に内蔵された導体パターンと接触しないように、この導体パターンよりも突出させて形成している（例えば、段落［００４４］参照）。
【００１５】
一方、本発明は、上述のように多層配線基板の外表面において半導体素子を搭載するものであって、接続に要する導電性パッドは、多層配線基板の最上層に位置する少なくとも１層の樹脂絶縁層から突出するようにして形成する。したがって、本発明と参考特許文献とは、技術分野の相違に基づいて、導電性パッドの形態が相異なる。
【００１６】
また、参考特許文献においては、導電パッド上でのはんだの保持については何ら問題にしておらず、導電性パッドの上面に凹みを形成する、しないの有無によってはんだの保持に影響を与えるようなことについては何ら言及していない（例えば、段落［００８８］及び図１９Ａ,１９Ｂ参照）。
【００１７】
したがって、本発明と参考特許文献とは互いに構成を異にするばかりでなく、参考特許文献には、本発明を示唆するような記載も何ら存在しないことが明白である。
【００１８】
また、本発明の一例において、導電性パッドとはんだ層との間に、導電性パッドの全面を被覆して形成されたバリアメタル層を備え、はんだ層は、導電性パッドの全面を被覆するバリアメタル層を介して導電性パッドを覆い、導電性パッドの樹脂絶縁層側に位置する側端面上に形成されたバリアメタル層の被覆厚みは、該側端面よりも上部に位置する前記導電性パッドの表面上に形成されたバリアメタル層の被覆厚みよりも大きくすることができる。
【００１９】
上述のように、導電性パッドの全面を覆うようにしてはんだ層を形成した場合、はんだ層と樹脂絶縁層、特にレジスト層との密着性は著しく低い場合がある。したがって、多層配線基板と半導体素子とをフリップチップ接合する前後において、はんだ層と樹脂絶縁層との間で剥離が生じ、半導体素子の接続不良等を生じる場合がある。
【００２０】
しかしながら、上述のように導電性パッドとはんだ層との間にバリアメタル層を形成した場合、このバリアメタル層の樹脂絶縁層に対する密着性は、はんだ層の樹脂絶縁層に対する密着性に比して十分に高い。さらに、導電性パッドの樹脂絶縁層側に位置する側端面上に形成されたバリアメタル層の被覆厚みは、該側端面よりも上部に位置する前記導電性パッドの表面上に形成されたバリアメタル層の被覆厚みよりも大きくしているので、上述した密着性の向上はより顕著になる。
【００２１】
したがって、多層配線基板と半導体素子とをフリップチップ接合する前後において、バリアメタル層と樹脂絶縁層との間で剥離が生じず、その結果、はんだ層と樹脂絶縁層との間でも剥離が生じなくなる。このため、半導体素子の接続不良等を防止することができる。
【００２２】
なお、上記はんだ層をバリアメタル層上にのみ形成し、樹脂絶縁層と接触しないようにすれば、例えば、上記はんだ層の、樹脂絶縁層と接触した端部が部分的に剥離したりすることを抑制することができる。
【発明の効果】
【００２３】
以上説明したように、本発明によれば、交互に積層されてなる少なくとも１層の導体層及び少なくとも１層の樹脂絶縁層を含むビルドアップ層と、少なくとも１層の樹脂絶縁層の表面上において、表面から突出するようにして形成された導電性パッドと、導電性パッドの上面において形成されたはんだ層とを備える多層配線基板において、導電性パッドの上面において十分な量のはんだペーストを供給して保持することができ、はんだ層の厚み不足による半導体素子との接続不良及びはんだ層の破損を抑制することができる。
【図面の簡単な説明】
【００２４】
【図１】第１の実施形態における多層配線基板の平面図である。
【図２】同じく、第１の実施形態における多層配線基板の平面図である。
【図３】図１及び２に示す多層配線基板をＩ−Ｉ線に沿って切った場合の断面の一部を拡大して示す図である。
【図４】図３に示す導電性パッドの近傍を拡大して示す断面図である。
【図５】導電性パッドの変形例を示す拡大断面図である。
【図６】第１の実施形態における多層配線基板の製造方法における一工程図である。
【図７】第１の実施形態における多層配線基板の製造方法における一工程図である。
【図８】第１の実施形態における多層配線基板の製造方法における一工程図である。
【図９】第１の実施形態における多層配線基板の製造方法における一工程図である。
【図１０】第１の実施形態における多層配線基板の製造方法における一工程図である。
【図１１】第１の実施形態における多層配線基板の製造方法における一工程図である。
【図１２】第１の実施形態における多層配線基板の製造方法における一工程図である。
【図１３】第１の実施形態における多層配線基板の製造方法における一工程図である。
【図１４】第１の実施形態における多層配線基板の製造方法における一工程図である。
【図１５】第１の実施形態における多層配線基板の製造方法における一工程図である。
【図１６】第２の実施形態における多層配線基板の断面の一部を拡大して示す図である。
【図１７】図１６に示す導電性パッドの近傍を拡大して示す断面図である。
【発明を実施するための形態】
【００２５】
以下、図面を参照しながら本発明の実施形態について説明する。
【００２６】
（第１の実施形態）
（多層配線基板）
図１及び図２は、本実施形態における多層配線基板の平面図であり、図１は、前記多層配線基板を上側から見た場合の状態を示し、図２は、前記多層配線基板を下側から見た場合の状態を示している。また、図３は、図１及び２に示す前記多層配線基板をＩ−Ｉ線に沿って切った場合の断面の一部を拡大して示す図であり、図４は、図３に示す導電性パッドの近傍を拡大して示す断面図である。
【００２７】
但し、以下に示す多層配線基板は本発明の特徴を明確にするための例示であって、導体層及び樹脂絶縁層が交互に積層されてなるビルドアップ層と、樹脂絶縁層の表面上において、前記表面から突出するようにして形成され、上面の中央部が凹んでなる導電性パッドと、導電性パッドの上面において、上面の外周縁部によって画定される表面レベルよりも、表面全体が上方に位置するようにして形成されたはんだ層とを備えていれば特に限定されるものではない。
【００２８】
図１〜３に示す多層配線基板１０は、必要に応じてシリカフィラー等を含む熱硬化性樹脂組成物からなる第１の樹脂絶縁層２１及び第２の樹脂絶縁層２２と、銅等の電気的良導体からなり、それぞれ所定のパターンを有する第１の導体層３１及び第２の導体層３２とが交互に積層されている。また、第１の樹脂絶縁層２１上には、開口部４１Ａが形成されてなる、例えばエポキシ系のレジスト材からなる第１のレジスト層４１が形成され、第２の樹脂絶縁層２２上には、開口部、すなわちビアホール４２Ａが形成されてなる、例えばエポキシ系のレジスト材からなる第２のレジスト層４２が形成されている。
【００２９】
なお、順次に積層されてなる第１のレジスト層４１、第１の樹脂絶縁層２１、第１の導電層３１、第２の樹脂絶縁層２２、第２の導電層３２及び第２のレジスト層４２は、ビルドアップ層を構成する。
【００３０】
また、第１の樹脂絶縁層２１及び第２の樹脂絶縁層２２には、これらの層を厚さ方向に貫通するようにして開口部、すなわちビアホール２１Ａ及び２２Ａがそれぞれ形成され、これらビアホール２１Ａ及び２２Ａを埋設するようにして、ビア導体５１及び５２がそれぞれ形成されている。なお、ビア導体５２によって第１の導体層３１及び第２の導体層３２は互いに電気的に接続されるようになる。
【００３１】
この場合、第１の導体層３１の、ビア導体５１と電気的に接触する部分３１１はビアランドを構成し、ビア導体５１と接触していない部分３１２は配線層を構成する。同じく、第２の導体層３２の、ビア導体５２と電気的に接触する部分３２１はビアランドを構成し、ビア導体５２と接触していない部分３２２は配線層を構成する。
【００３２】
第１のレジスト層４１の開口部４１Ａからは、第１の樹脂絶縁層２１上に形成された第１の導電性パッド６１が露出している。なお、ビア導体５１によって第１の導体層３１及び第１の導電性パッド６１は互いに電気的に接続されるようになる。
【００３３】
なお、第１の導電性パッド６１は、多層配線基板１０をマザーボードに接続するための裏面ランド（ＬＧＡパッド）として利用されるものであって、多層配線基板１０の裏面において矩形状に配列されている。
【００３４】
また、第２のレジスト層４２のビアホール４２Ａ内には、このビアホール４２Ａを埋設するようにしてビア導体５３が形成され、さらに第２のレジスト層４２の表面から突出するとともにビア導体５３と連続するようにして、凸状の第２の導電性パッド６２が形成されている。なお、ビア導体５３によって第２の導体層３２及び導電性パッド６２は互いに電気的に接続されるようになる。
【００３５】
なお、第２の導電性パッド６２は、図示しない半導体素子をフリップチップ接続するためのパッド（ＦＣパッド）であり、半導体素子搭載領域を構成する。第２の導電性パッド６２は、多層配線基板１０の表面の略中心部において矩形状に配置されている。
【００３６】
また、上述した説明から明らかなように、ビア導体５１、５２及び５３によって、第１の導電性パッド６１、第１の導体層３１、第２の導体層３２及び第２の導電性パッド６２は、多層配線基板１０の厚さ方向において電気的に接続されている。
【００３７】
図３及び図４に示すように、第２の導電性パッド６２の上面６２Ａは、その中央部６２Ａ−１が凹むとともに連続した凹曲面を構成し、いわゆる上面６２Ａの上方に曲率中心を有するように湾曲してなる半円状の断面を有するよう（すり鉢状）に構成されている。そして、その上面６２Ａ及び側面６２Ｂを覆うようにして、例えばＳｎ−Ｂｉ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｓｂ等の実質的にＰｂを含有しないはんだペーストからなるはんだ層６４が形成されている。
【００３８】
なお、多層配線基板１０の大きさは、例えば２００ｍｍ×２００ｍｍ×０．８ｍｍの大きさに形成することができる。
【００３９】
図３及び図４に示すように、第２の導電性パッド６２は第２のレジスト層４２の表面から突出するようにして形成されているので、例えば第１の導電性パッド６１のように板状を呈し、その上面が平坦な場合においては、はんだを供給して図示しない半導体素子とフリップチップ接続するためのはんだ層を形成しようとした場合において、はんだがパッドの上面から流れ出してしまい、はんだ層を十分に厚く形成することができない。この結果、半導体素子との接続不良やはんだ層の厚み不足によってクラックが発生してしまい、はんだ層が破損してしまうなどの問題が生じる。
【００４０】
一方、本実施形態では、第２のレジスト層４２の表面から突出した第２の導電性パッド６２の上面６２Ａを、その中央部６２Ａ−１が凹んでなるような、上面６２Ａの上方に曲率中心を有するように湾曲してなる半円状の断面を有するように構成している。したがって、第２の導電性パッド６２に供給したはんだペーストは、その上面６２Ａの凹みにおいて保持されるようになるので、形成されるはんだ層６４の、特に第２の導電性パッド６２上における厚さは十分に保持されるようになる。したがって、半導体素子との接続不良やはんだ層の厚み不足によってクラックが発生し、はんだ層が破損してしまうなどの問題を生じることがない。
【００４１】
また、はんだ層６４は、第２の導電性パッド６２上に、酸化物を除去するためのフラックスを塗布してから供給（印刷）した後にはんだペーストを供給し、その後リフローすることによって形成されるが、本実施形態では、第２の導電性パッド６２の中央部６２Ａ−１が凹んでいるので、この中央部６２Ａ−１に十分な量のフラックスを保持することができる。
【００４２】
なお、上述した作用効果を奏することができれば、はんだ層６４の、第２の導電性パッド６２の上面６２Ａ上に保持される部分の厚さｄは特に限定されないが、例えば３μｍ〜５０μｍとする。これによって、上述した作用効果をより顕著に奏することができるようになる。但し、上面６２Ａ上において、その外周縁部６２Ａ−２で規定される表面レベルよりも、はんだ層６４の表面全体が上方に突出するようにしてはんだペーストが供給され保持されていれば、上述した作用効果を奏することができる。
【００４３】
また、図４に示すように、本実施形態では、第２の導電性パッド６２の上面６２Ａは連続した曲面を有し、上方に曲率中心を有するように湾曲してなる半円状の断面を有するように構成されているが、中心部６２Ａ−１が凹み、上述した要件を満足するようにしてはんだペーストを保持することができれば、その形状は特に限定されるものではない。例えば、図５に示すように、上面６２Ａは、その中心部６２Ａ−１が矩形状に凹むようにして形成することもできる。
【００４４】
なお、第２の導電性パッド６２の上面６２Ａの凹みは、第２の導電性パッド６２を形成する際のメッキ時間やメッキ液に含有させる添加剤を調節することによって形成することができる。例えば、メッキ時間については所定の厚みのメッキ膜を形成するために必要なメッキ時間よりも短縮化することによって上記凹みを形成することができる。
【００４５】
しかしながら、本実施形態で示すような曲面状とすることにより、中心部６２Ａ−１における凹みを簡易に形成することができるとともに、はんだ層６４の形成時及び／又は半導体素子とのフリップチップ接合時において、外周縁部６２Ａ−２に対する応力集中を抑制することができ、外周縁部６２Ａ−２，すなわち第２の導電性パッド６２の破損を防止することができる。
【００４６】
さらに、本実施形態では、はんだ層６４を第２の導電性パッド６２の上面６２Ａのみでなく、側面６２Ｂをも覆うようにして形成している。したがって、はんだ層６４をリフローした場合において、半導体素子とのフリップチップ接合に供するはんだの絶対量を増大させることができるので、上述した作用効果をより顕著に奏することができるようになる。
【００４７】
（多層配線基板の製造方法）
次に、図１〜図４に示す多層配線基板１０の製造方法について説明する。図６〜図１５は、本実施形態における多層配線基板１０の製造方法における工程図である。
【００４８】
最初に、図６に示すように、両面に銅箔１２が貼り付けられた支持基板１１を準備する。支持基板１１は、例えば耐熱性樹脂板（例えばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂板）等から構成することができる。次いで、支持基板１１の両面に形成された銅箔１２上に、接着層としてのプリプレグ層１３を介して、例えば真空熱プレスにより剥離シート１４を圧着形成する。
【００４９】
剥離シート１４は、例えば第１の金属膜１４ａ及び第２の金属膜１４ｂからなり、これらの膜間にはＣｒメッキ等が施されて、外部張力によって互いに剥離可能に構成されている。なお、第１の金属膜１４ａ及び第２の金属膜１４ｂは銅箔から構成することができる。
【００５０】
次いで、図７に示すように、支持基板１１の両側に形成された剥離シート１４上にそれぞれ感光性のドライフィルムを積層し、露光及び現像することによりマスクパターン１５を形成する。マスクパターン１５には、アライメントマーク形成部Ｐａ及び外周部画定部Ｐｏに相当する開口部がそれぞれ形成されている。
【００５１】
次いで、図８に示すように、支持基板１１の両側において、マスクパターン１５を介して剥離シート１４に対してエッチング処理を行い、剥離シート１４の、上記開口部に相当する位置に、アライメントマーク形成部Ｐａ及び外周部画定部Ｐｏを形成する。図９は、図８に示すアセンブリを上側から見た場合の平面図であるが、アライメントマーク形成部Ｐａは、剥離シート１４においてプリプレグ１３が露出するようにして形成された開口部として構成され、外周部画定部Ｐｏは、剥離シート１４の端部をプリプレグ１３が露出するようにして切除して形成された切り欠きとして構成される。
【００５２】
なお、アライメントマーク形成部Ｐａ及び外周部画定部Ｐｏを形成した後、マスクパターン１５はエッチング除去する。
【００５３】
また、マスクパターン１５を除去した後に露出した剥離シート１４の表面に対してエッチング処理を施し、その表面を粗化しておくことが好ましい。これにより、剥離シート１４と後述する樹脂層との密着性を高めることができる。
【００５４】
次いで、図１０に示すように、剥離シート１４上に樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて第１の樹脂絶縁層２１を形成する。これにより、剥離シート１４の表面が第１の樹脂絶縁層２１で覆われるとともに、アライメントマーク形成部Ｐａを構成する開口部及び外周部画定部Ｐｏを構成する切り欠きは、第１の樹脂絶縁層２１が充填された状態となる。これによって、アライメントマーク形成部Ｐａの部分にアライメントマークＡＭの構造が形成される。
【００５５】
また、外周部画定部Ｐｏも第１の樹脂絶縁層２１で覆われるようになるので、以下に示す剥離シート１４を介した剥離工程において、剥離シート１４の端面が例えばプリプレグ１３から剥がれて浮き上がり、剥離工程を良好に行うことができずに、目的とする多層配線基板１０を製造できなくなるというような不利益を排除することができる。
【００５６】
次いで、図１１に示すように、第１の樹脂絶縁層２１に対して、例えばＣＯ２ガスレーザやＹＡＧレーザから所定強度のレーザ光を照射し、ビアホール２１Ａを形成した後、ビアホール２１Ａを含む第１の樹脂絶縁層２１に対して粗化処理を実施する。なお、第１の樹脂絶縁層２１がフィラーを含む場合は、粗化処理を実施するとフィラーが遊離して第１の樹脂絶縁層２１上に残存するようになるので、適宜水洗を行う。
【００５７】
次いで、ビアホール２１Ａに対してデスミア処理及びアウトラインエッチングを施し、ビアホール２１Ａ内を洗浄する。なお、上述のように水洗浄を実施した場合は、デスミア工程における水洗浄の際に、上記フィラーが樹脂絶縁層上２１に残存することを抑制することができる。
【００５８】
また、上記水洗浄とデスミア処理との間に、エアーブローを行うことができる。これによって、上述した水洗浄によって遊離したフィラーが完全に除去されていない場合でも、エアーブローにおいてフィラーの除去を補完することができる。
【００５９】
次いで、第１の樹脂絶縁層２１に対してパターンメッキを行い、第１の導体層３１及びビア導体５１を形成する。なお、第１の導体層３１及びビア導体５１は、セミアディティブ法によって、以下のようにして形成する。最初に、第１の樹脂絶縁層２１上に無電解メッキ膜を形成した後、この無電解メッキ膜上にレジストを形成し、このレジストの非形成部分に電解銅メッキを行うことによって形成する。第１の導体層３１及びビア導体５１を形成した後、レジストはＫＯＨ等で剥離除去する。
【００６０】
次いで、第１の導体層３１に粗化処理を施した後、第１の導体層３１を覆うようにして、第１の樹脂絶縁層２１上に樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて第２の樹脂絶縁層２２を形成する。
【００６１】
次いで、図１２に示すように、第２の樹脂絶縁層２２に対して、例えばＣＯ２ガスレーザやＹＡＧレーザから所定強度のレーザ光を照射し、ビアホール２２Ａを形成した後、ビアホール２２Ａを含む第２の樹脂絶縁層２２に対して粗化処理を実施する。なお、第２の樹脂絶縁層２２がフィラーを含む場合は、粗化処理を実施するとフィラーが遊離して第２の樹脂絶縁層２２上に残存するようになるので、適宜水洗を行う。
【００６２】
次いで、ビアホール２２Ａに対してデスミア処理及びアウトラインエッチングを施し、ビアホール２２Ａ内を洗浄する。なお、上述のように水洗浄を実施した場合は、デスミア工程における水洗浄の際に、上記フィラーが樹脂絶縁層上２２に残存することを抑制することができる。
【００６３】
また、上記水洗浄とデスミア処理との間に、エアーブローを行うことができる。これによって、上述した水洗浄によって遊離したフィラーが完全に除去されていない場合でも、エアーブローにおいてフィラーの除去を補完することができる。
【００６４】
次いで、第２の樹脂絶縁層２２に対してパターンメッキを行い、第１の導体層３１等の場合と同様に、セミアディティブ法等により第２の導体層３２及びビア導体５２を形成する。
【００６５】
次いで、第２の樹脂絶縁層２２上に第２のレジスト層４２を形成し、この第２のレジスト層４２に対して所定のマスクを介して露光及び現像処理を施して開口部４２Ａを形成した後、第１の導体層３１等の場合と同様に、セミアディティブ法等により第２の導電性パッド６２及びビア導体５３を形成する。
【００６６】
なお、第２の導電性パッド６２は、その上面６２Ａの中心部６２Ａ−１を凹ませる必要があるので、第２の導電性パッド６２を形成する際のメッキ時間やメッキ液に含有させる添加剤を調節して形成する。例えば、メッキ時間については所定の厚みのメッキ膜を形成するために必要なメッキ時間よりも短縮化することによって上記凹みを形成することができる。
【００６７】
次いで、図１３に示すように、上記工程を経て得られた積層体１０ａを外周部画定部Ｐｏより僅かに内側に設定された切断線に沿って切断し、積層体１０ａから不要な外周部を除去して、多層配線基板としての有効領域を画定する。
【００６８】
次いで、図１４に示すように、外周部画定部Ｐoを基準にして不要な外周部を除去した後、積層体１０ａの剥離シート１４を構成する第１の金属膜１４ａ及び第２の金属膜１４ｂの剥離界面で剥離し、積層体１０ａから支持基板１１を除去する。これによって、図１４に示すような、同一構造の積層体１０ｂを得る。
【００６９】
その後、図１５に示すように、積層体１０ｂの下方に残存する剥離シート１４の第１の金属膜１４ａに対してエッチングを施し、第１の樹脂絶縁層２１上に第１の導電性パッド６１を形成する。また、第１の導電性パッド６１が露出するような開口部４１を有する第１のレジスト層４１を形成し、さらに、第２の導電性パッド６２の全体を覆うようにしてはんだ層６４を形成することにより、図１〜４に示すような多層配線基板１０を得る。
【００７０】
なお、上述したアライメントマークＡＭは、例えば第１のレジスト層４１を形成する際の位置基準として用いることができる。
【００７１】
また、本実施形態では、多層配線基板１０の製造工程において、アライメントマークＡＭを形成するようにしているが、アライメントマークＡＭは必ずしも必要とされるものではない。また、本実施形態のように、剥離シート１４に対してエッチング処理を実施してアライメントマークＡＭを形成する代わりに、ドリル加工などの機械加工によってアライメントマークＡＭを形成することもできる。
【００７２】
（第２の実施形態）
（多層配線基板）
図１６は、本実施形態における多層配線基板の断面の一部を拡大して示す図であり、図１７は、図１６に示す導電性パッドの近傍を拡大して示す断面図である。なお、図１６及び図１７は、それぞれ第１の実施形態の多層配線基板の図３及び図４に相当する。また、本実施形態の多層配線基板１０’は平面視した場合の形態は、第１の実施形態の多層配線基板１０の図１及び図２に示すような形態となる。
【００７３】
本実施形態の多層配線基板において、第１の実施形態の多層配線基板１０と同一あるいは類似の構成要素については同じ符号を用いている。
【００７４】
本実施形態の多層配線基板１０’は、第２の導電性パッド６２とはんだ層６４との間に、第２の導電性パッド６２の全面を覆うようにしてＮｉ／Ａｕメッキ膜等からなるバリアメタル層６３を形成した以外は、第１の実施形態の多層配線基板１０と同様の構成を呈している。
【００７５】
第１の実施形態の多層配線基板１０に示すように、第２の導電性パッド６２の全面を覆うようにしてはんだ層６４を形成した場合、はんだ層６４と第２のレジスト層４２との密着性が低くなってしまい、多層配線基板１０と半導体素子とをフリップチップ接合する前後において、はんだ層６４と第２のレジスト層４２との間で剥離が生じ、半導体素子の接続不良等を生じる場合がある。
【００７６】
しかしながら、上述のように第２の導電性パッド６２とはんだ層６４との間にバリアメタル層６３を形成した場合、このバリアメタル層６３の第２のレジスト層４２に対する密着性は、はんだ層６４の第２のレジスト層４２に対する密着性に比して十分に高い。また、第２の導電性パッド６２の第２のレジスト層４２側に位置する側端面６２Ｂ上に形成されたバリアメタル層６３の被覆厚みｔ１を、側端面６２Ａよりも上部に位置する第２の導電性パッド６２の表面６２Ａ上に形成されたバリアメタル層６３の被覆厚みｔ２よりも大きくしているので、上述した密着性の向上はより顕著になる。
【００７７】
したがって、多層配線基板１０’と半導体素子とをフリップチップ接合する前後において、バリアメタル層６３と第２のレジスト層４２との間で剥離が生じず、その結果、はんだ層６４と第２のレジスト層４２との間でも剥離が生じなくなる。このため、半導体素子の接続不良等を防止することができる。
【００７８】
なお、バリアメタル層６３の上述した厚みの制御は、例えば、メッキ法によって第２の導電性パッド６２上にバリアメタル層６３を形成する場合、特に第２の導電性パッド６２の第２のレジスト層４２側に位置する側端面６２Ｂ上にメッキ液を滞留させることによって、側端面６２Ｂに位置するバリアメタル層６３の被覆厚みｔ１を、側端面６２Ｂよりも上部に位置する第２の導電性パッド６２の表面６２Ａ上に形成されたバリアメタル層６３の被覆厚みｔ２よりも大きくすることができる。
【００７９】
また、本実施形態では、はんだ層６４をバリアメタル層６３上にのみ形成し、第２のレジスト層４２と接触しないようにしているので、例えば、はんだ層６４の、第２のレジスト層４２と接触した端部が部分的に剥離したりすることを抑制することができる。
【００８０】
その他の特徴及び利点については、第１の実施形態の多層配線基板１０’と同じであるので説明を省略する。
【００８１】
（多層配線基板の製造方法）
本実施形態の多層配線基板１０’の製造方法は、第１の実施形態の場合と同様に、図１〜図１５に示すような工程を経て積層体１０ｂを形成した後、この積層体１０ｂの第１の導電性パッド６１が露出するような開口部４１を有する第１のレジスト層４１を形成し、さらに、第２の導電性パッド６２の全体を覆うようにしてバリアメタル層６３をメッキ法によって形成し、次いで、はんだ層６４を形成することにより、図１６及び図１７に示すような多層配線基板１０’を得る。
【００８２】
なお、側端面６２Ｂに位置するバリアメタル層６３の被覆厚みｔ１を、側端面６２Ｂよりも上部に位置する第２の導電性パッド６２の表面６２Ａ上に形成されたバリアメタル層６３の被覆厚みｔ２よりも大きくする場合は、上述したように、特に第２の導電性パッド６２の第２のレジスト層４２側に位置する側端面６２Ｂ上にメッキ液を滞留させる。
【００８３】
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【符号の説明】
【００８４】
１０、１０’  多層配線基板
１１  支持基板
１３  プリプレグ
１４  剥離シート
１５  マスクパターン
２１  第１の樹脂絶縁層
２２  第２の樹脂絶縁層
３１  第１の導体層
３２  第２の導体層
４１  第１のレジスト層
４２  第２のレジスト層
５１，５２，５３  ビア導体
６１  第１の導電性パッド
６２  第２の導電性パッド
６２Ａ  第１の導電性パッドの上面
６２Ａ−１  第１の導電性パッドの上面における中心部
６２Ａ−２  第１の導電性パッドの上面における外周縁部
６２Ｂ  第１の導電性パッドの側面
６３  バリアメタル層
６４  はんだ層
【図１】
2012169591.tif 000003
【図２】
2012169591.tif 000004
【図３】
2012169591.tif 000005
【図４】
2012169591.tif 000006
【図５】
2012169591.tif 000007
【図６】
2012169591.tif 000008
【図７】
2012169591.tif 000009
【図８】
2012169591.tif 000010
【図９】
2012169591.tif 000011
【図１０】
2012169591.tif 000012
【図１１】
2012169591.tif 000013
【図１２】
2012169591.tif 000014
【図１３】
2012169591.tif 000015
【図１４】
2012169591.tif 000016
【図１５】
2012169591.tif 000017
【図１６】
2012169591.tif 000018
【図１７】
2012169591.tif 000019