(57)【要約】      （修正有）【課題】フリンジ電場切換（Fringe Field Switching=FFS）液晶ディスプレイパネルの表示輝度を向上させる画素アレイ基板と画素アレイ基板の製造方法を提供する。【解決手段】画素アレイ基板であり、基板１０２と、多数本の走査線ＳＬと、多数本のデータ線ＤＬと、多数個の能動素子Ｔと、保護層１０４と、共通電極１０６と、誘電層１０８と、多数個の画素電極ＰＥとを含む。基板が表示領域Ｒ１および周辺領域を有する。走査線とデータ線とが互いに交差し、能動素子と走査線とデータ線とが電気接続される。保護層が能動素子を被覆する。共通電極が保護層上に配置され、表示領域中に位置する。誘電層が共通電極を被覆する。多数個の画素電極が誘電層上に位置し、かつ各画素電極と１つの能動素子が電気接続され、各画素電極が多数個のスリットｇを有し、共通電極が前記多数のスリット箇所で各画素電極により遮蔽されないようにする。【選択図】図２Ｅ
2012123351.tif 000002
【特許請求の範囲】
【請求項１】
表示領域および周辺領域を有し、前記周辺領域が実質的に前記表示領域に連接する基板と；
前記基板の前記表示領域に配置され、互いに交差して配置される多数本の走査線および多数本のデータ線と；
前記基板の前記表示領域に配置され、かつ前記走査線および前記データ線を電気接続する多数個の能動素子と；
前記能動素子を被覆する保護層と；
前記保護層上に配置されるとともに、少なくとも前記表示領域中に位置する共通電極と；
前記共通電極を被覆する誘電層と；
多数個の画素電極であり、前記誘電層上に配置され、それぞれが１つの前記能動素子に電気接続され、そのうち前記各画素電極が多数個のスリットを有して前記共通電極が前記多数のスリット箇所において前記各画素電極に遮蔽されないものとする、多数個の前記画素電極とを備える画素アレイ基板。
【請求項２】
さらに、多数本の共通電極線を含み、前記多数の共通電極線および前記多数のデータ線が互いに交差して配置され、前記多数の共通電極線の延伸方向が前記多数の走査線の延伸方向と実質的に平行であり、かつ前記共通電極が前記多数の共通電極線に電気接続される請求項１記載の画素アレイ基板。
【請求項３】
前記共通電極が多数の切り欠きを有し、前記各切り欠きがそのうち１つの能動素子および前記能動素子に電気接続された前記走査線を露出させる請求項１記載の画素アレイ基板。
【請求項４】
前記多数のデータ線の一部および前記多数の画素電極の一部が重なり合う 請求項１記載の画素アレイ基板。
【請求項５】
さらに、周辺線を含み、前記周辺領域に配置し、かつ前記共通電極が更に前記周辺領域中に延伸されて前記周辺線に電気接続される請求項１記載の画素アレイ基板。
【請求項６】
前記周辺線が環状線であり、前記環状線が前記基板の前記表示領域を取り囲む請求項５記載の画素アレイ基板。
【請求項７】
請求項１〜６いずれか１項記載の画素アレイ基板と；
前記画素アレイ基板に対向する対向基板と；
前記画素アレイ基板および前記対向基板間に配置される表示誘導体と
を備えるディスプレイパネル。
【請求項８】
基板を提供し、前記基板が表示領域および周辺領域を有し、前記周辺領域が実質的に前記表示領域と連接し、前記基板の表示領域上に既に多数本の走査線、多数本のデータ線、多数個の能動素子および多数本の共通電極線が形成され、そのうち、前記多数の走査線ならびに前記多数のデータ線が互いに交差して配置され、前記多数の能動素子がそれぞれ対応する前記走査線および前記データ線と電気接続され、前記多数の共通電極線ならびに前記多数のデータ線が互いに交差して配置されることと；
前記基板上に保護層を形成するとともに、前記多数の能動素子、前記多数の共通電極線、前記多数の走査線および前記多数のデータ線を被覆することと；
前記多数の共通電極線上方の前記保護層中に多数個の第１開口を形成し、前記多数の共通電極線を露出させることと；
前記保護層上に共通電極を形成し、前記共通電極が前記表示領域に位置するとともに、前記多数の第１開口を充填し、前記多数の共通電極線に電気接続することと；
前記基板上に誘電層を形成し、前記共通電極を被覆することと；
前記多数の能動素子上方の前記保護層ならびに前記誘電層中に多数の第２開口を形成し、前記多数の能動素子を露出させることと；
前記誘電層上に多数個の画素電極を形成し、前記多数の画素電極が前記表示領域中に位置するとともに、それぞれ対応する前記多数の第２開口を充填し、対応する前記能動素子に電気接続され、そのうち、前記各画素電極が多数個のスリットを有し、前記共通電極を前記多数のスリット箇所で前記各画素電極により遮蔽されないようにすることと
を備える画素アレイ基板の製造方法。
【請求項９】
基板を提供し、前記基板が表示領域および周辺領域を有し、前記周辺領域が実質的に前記表示領域と連接し、前記基板の前記表示領域上に既に多数個の能動素子、多数本の走査線および多数本のデータ線を形成し、そのうち、前記多数の走査線ならびに前記多数のデータ線が互いに交差して配置され、前記多数の能動素子がそれぞれ対応する前記走査線および前記データ線に電気接続され、前記基板の前記周辺領域上に既に周辺線が形成されていることと；
前記基板上に保護層が形成されて、前記多数の能動素子、前記多数の走査線、前記多数のデータ線および前記周辺線を被覆することと；
前記周辺線上方の前記保護層中に第３開口を形成して、前記周辺線を露出することと；
前記保護層上に共通電極を形成し、前記共通電極が前記周辺領域中に位置すると同時に、前記共通電極が前記周辺領域の一部に位置する前記第３開口を充填して、前記周辺線に電気接続することと；
誘電層を形成して、前記共通電極を被覆することと；
前記能動素子上方の前記保護層ならびに前記誘電層中に多数個の第４開口を形成して、前記多数の能動素子を露出させることと；
前記誘電層上に多数個の画素電極を形成し、前記多数の画素電極がそれぞれ対応する前記多数の第４開口を充填して、対応する前記多数の能動素子に電気接続され、そのうち、前記各画素電極が多数個のスリットを有し、前記共通電極が前記多数のスリット箇所で前記各画素電極により遮蔽されないようにすることと
を備える画素アレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画素アレイ基板とその製造方法（PIXEL ARRAY SUBSTRATE AND METHOD OF FABRICATION THE SAME）に関し、特に、ディスプレイパネルに用いる画素アレイ基板とその製造方法に関する。
【背景技術】
【０００２】
現在、市場は、薄膜トランジスター液晶表示パネル（TFT liquid crystal display panel）に対して、高いコントラスト比（contrast ratio）、グレイスケール反転（gray scale inversion）が無いこと、高輝度（brightness）、高い色飽和度（color saturation）、速い応答（response）、広い視野角（viewing angle）などの方向へ発展している。現在、よく見られる広い視野角技術は：ねじれネマティック（TN = twisted Nematic）型液晶に広い視野角（wide viewing angle）付加したもの、共通平面切換（In-Plane Switching = IPS）液晶ディスプレイパネル、フリンジ電場（電界）切換（Fringe Field Switching = FFS）液晶ディスプレイパネルおよびマルチドメイン垂直配向式（Multi-domain Vertical Alignment = MVA）液晶ディスプレイパネルが含まれる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
フリンジ電場切換（Fringe Field Switching = FFS）液晶ディスプレイパネルを例に挙げると、それは、広い視野角（wide viewing angle）および低いカラーシフト（color shift）などの有利な特性を有する。しかし、従来のフリンジ電場切換（Fringe Field Switching = FFS）液晶ディスプレイパネルにおいて、その画素電極および共通電極間の電場強度が十分に大きくなくて、従来のフリンジ電場切換（Fringe Field Switching = FFS）液晶ディスプレイパネルの表示輝度が高くなく、その表示品質を低下させるものとなっている。そこで、フリンジ電場切換（Fringe Field Switching = FFS）液晶ディスプレイパネルの表示輝度を向上させて、その表示品質を改善することが研究者の達成したい目標の１つとなっている。
【０００４】
そこで、この発明の目的は、フリンジ電場切換（Fringe Field Switching = FFS）液晶ディスプレイパネルの表示輝度を向上させる画素アレイ基板を提供することにある。
【０００５】
この発明の別な目的は、理想的な表示開口率および理想的な表示品質を備えるディスプレイパネルを提供することにある。
【０００６】
この発明の他の目的は、フリンジ電場切換（Fringe Field Switching = FFS）液晶ディスプレイパネルの透光度を向上させる画素アレイ基板をできる画素アレイ基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
この発明は、画素アレイ基板を提供し、それが基板と多数本の走査線と多数本のデータ線と多数個の能動素子と保護層と共通電極と誘電層と多数個の画素電極とを含む。基板が表示領域および周辺領域を有し、周辺領域が実質的に表示領域に連接する。多数本の走査線および多数本のデータ線が基板の表示領域に配置され、そのうち、走査線とデータ線とが互いに交差して配置される。多数個の能動素子が基板の表示領域に配置され、かつ走査線およびデータ線に電気接続される。保護層が能動素子を被覆する。共通電極が保護層上に配置されるとともに、少なくとも表示領域中に位置する。誘電層が共通電極を被覆する。多数個の画素電極が誘電層上に配置され、かつ各画素電極がそのうち１つの能動素子に電気接続され、そのうち、各画素電極が多数個のスリットを有し、共通電極がこれらのスリット箇所で各画素電極により遮蔽されないようにする。
【０００８】
この発明は、また、ディスプレイパネルを提供し、前記画素アレイ基板と、対向基板と、表示誘電体とを含む。画素アレイ基板と対向基板とが対向して設けられ、表示誘電体が画素アレイ基板および対向基板間に配置される。
【０００９】
この発明は、画素アレイ基板の製造方法を提供し、この画素アレイ基板の製造方法が：基板を提供し、基板が表示領域および周辺領域を有し、周辺領域が実質的に表示領域と連接し、基板の表示領域上に既に多数本の走査線、多数本のデータ線、多数個の能動素子および多数本の共通電極線が形成され、そのうち、多数の走査線ならびに多数のデータ線が互いに交差して配置され、多数の能動素子がそれぞれ対応する走査線およびデータ線と電気接続され、多数の共通電極線ならびに多数のデータ線が互いに交差して配置されることと；基板上に保護層を形成するとともに、多数の能動素子、多数の共通電極線、多数の走査線および多数のデータ線を被覆することと；多数の共通電極線上方の保護層中に多数個の第１開口を形成し、多数の共通電極線を露出させることと；保護層上に共通電極を形成し、共通電極が表示領域に位置するとともに、多数の第１開口を充填し、多数の共通電極線に電気接続することと；基板上に誘電層を形成し、共通電極を被覆することと；多数の能動素子上方の保護層ならびに誘電層中に多数の第２開口を形成し、多数の能動素子を露出させることと；誘電層上に多数個の画素電極を形成し、多数の画素電極が表示領域中に位置するとともに、それぞれ対応する多数の第２開口を充填し、対応する能動素子に電気接続され、そのうち、各画素電極が多数個のスリットを有し、共通電極を多数のスリット箇所で各画素電極により遮蔽されないようにすることとを含む。
【００１０】
この発明は、画素アレイ基板の製造方法を提供し、この画素アレイ基板の製造方法が：基板を提供し、基板が表示領域および周辺領域を有し、周辺領域が実質的に前記表示領域と連接し、基板の表示領域上に既に多数個の能動素子、多数本の走査線および多数本のデータ線を形成し、そのうち、多数の走査線ならびに多数のデータ線が互いに交差して配置され、多数の能動素子がそれぞれ対応する走査線およびデータ線に電気接続され、基板の周辺領域上に既に周辺線が形成されていることと；基板上に保護層が形成されて、多数の能動素子、多数の走査線、多数のデータ線および周辺線を被覆することと；周辺線上方の保護層中に第３開口を形成して、周辺線を露出することと；保護層上に共通電極を形成し、共通電極が周辺領域中に位置すると同時に、共通電極が周辺領域の一部に位置する第３開口を充填して、周辺線に電気接続することと；誘電層を形成して、共通電極を被覆することと；能動素子上方の保護層ならびに誘電層中に多数個の第４開口を形成して、多数の能動素子を露出させることと；誘電層上に多数個の画素電極を形成し、多数の画素電極がそれぞれ対応する多数の第４開口を充填して、対応する数の能動素子に電気接続され、そのうち、各画素電極が多数個のスリットを有し、共通電極が多数のスリット箇所で各画素電極により遮蔽されないようにすることとを備える。
【作用】
【００１１】
上記に基づき、この発明の実施形態にかかる画素アレイ基板は、基板表面に垂直な方向上において、画素電極および共通電極間に誘電層だけを挟み、従来の画素アレイ基板中では画素電極ならびに共通電極間に多層の絶縁層を挟んでいる。つまり、この発明の画素アレイ基板において、画素電極および共通電極間の距離が比較的短くて、画素電極ならびに共通電極間の電場（電界）が比較的大きい。かくして、この画素アレイ基板を備えるディスプレイパネルは、更に有効にディスプレイパネル中の表示誘電体を駆動できるから、一歩進んで、このディスプレイパネルの透光度を有効に向上させることができる。
【発明の効果】
【００１２】
つまり、この発明の画素アレイ基板に基づき、基板表面と垂直な方向へ画素電極および共通電極間に誘電層のみを挟み、従来の画素アレイ基板中、画素電極および共通電極間に多層の絶縁層を挟む。言い換えれば、この発明の画素アレイ基板中、画素電極および共通電極間の距離が比較的短く、画素電極および共通電極間の電場を比較的大きなものにしている。このようにして、この実施形態の画素アレイ基板を備えるディスプレイパネルは、さらに有効にディスプレイパネル中の表示誘電体を駆動できるため、このディスプレイパネルの駆動電圧もまた有効に低下させることができる。
【００１３】
また、この発明の画素アレイ基板に基づき、共通電極が多数の切り欠きを備えて、各切り欠きがそのうち１つの能動素子および能動素子に電気接続される走査線を露出させる。かくして、共通電極と走査線および能動素子間との寄生静電容量（parasitic capacitance）が有効に降下されることができ、一歩進んで信号遅延ならびに駆動負荷が比較的大きいという問題を有効に改善できる。
【００１４】
その外、この発明の画素アレイ基板中、画素電極およびデータ線間に多層の絶縁層ならびに１つの共通電極層を挟んでいるので、データ線および画素電極間の容量結合（capacitive coupling）効果が比較的小さいものとなる。このようにして、画素電極の一部がデータ線の一部と重なり合うことができ、一歩進んで画素アレイ基板の開口率（aperture ratio）を増大させる。
【図面の簡単な説明】
【００１５】
【図１Ａ】この発明の実施形態にかかる画素アレイ基板の製造フローを示す平面説明図である。
【図１Ｂ】この発明の実施形態にかかる画素アレイ基板の製造フローを示す平面説明図である。
【図１Ｃ】この発明の実施形態にかかる画素アレイ基板の製造フローを示す平面説明図である。
【図１Ｄ】この発明の実施形態にかかる画素アレイ基板の製造フローを示す平面説明図である。
【図１Ｅ】この発明の実施形態にかかる画素アレイ基板の製造フローを示す平面説明図である。
【図２Ａ】図１Ａの線Ｉ−Ｉ‘に沿って示す画素アレイ基板の製造フローの断面説明図である。
【図２Ｂ】図１Ｂの線Ｉ−Ｉ‘に沿って示す画素アレイ基板の製造フローの断面説明図である。
【図２Ｃ】図１Ｃの線Ｉ−Ｉ‘に沿って示す画素アレイ基板の製造フローの断面説明図である。
【図２Ｄ】図１Ｄの線Ｉ−Ｉ‘に沿って示す画素アレイ基板の製造フローの断面説明図である。
【図２Ｅ】図１Ｅの線Ｉ−Ｉ‘に沿って示す画素アレイ基板の製造フローの断面説明図である。
【図３Ａ】この発明の別な実施形態にかかる画素アレイ基板の製造フローを示す平面説明図である。
【図３Ｂ】この発明の別な実施形態にかかる画素アレイ基板の製造フローを示す平面説明図である。
【図３Ｃ】この発明の別な実施形態にかかる画素アレイ基板の製造フローを示す平面説明図である。
【図３Ｄ】この発明の別な実施形態にかかる画素アレイ基板の製造フローを示す平面説明図である。
【図３Ｅ】この発明の別な実施形態にかかる画素アレイ基板の製造フローを示す平面説明図である。
【図４Ａ】図３Ａの線II−II‘および線III−III‘に沿って示す画素アレイ基板の製造フローの断面説明図である。
【図４Ｂ】図３Ｂの線II−II‘および線III−III‘に沿って示す画素アレイ基板の製造フローの断面説明図である。
【図４Ｃ】図３Ｃの線II−II‘および線III−III‘に沿って示す画素アレイ基板の製造フローの断面説明図である。
【図４Ｄ】図３Ｄの線II−II‘および線III−III‘に沿って示す画素アレイ基板の製造フローの断面説明図である。
【図４Ｅ】図３Ｅの線II−II‘および線III−III‘に沿って示す画素アレイ基板の製造フローの断面説明図である。
【図５】この発明の実施形態にかかるディスプレイパネルを示す断面説明図である。
【発明を実施するための形態】
【００１６】
以下、この発明を実施するための形態を図面に基づいて説明する。
＜第１実施形態＞
図１Ａ〜図１Ｅは、この発明の実施形態にかかる画素アレイ基板の製造フローを示す平面説明図である。図２Ａ〜図２Ｅは、それぞれ図１Ａ〜図１Ｅの線Ｉ−Ｉ‘に沿って示す画素アレイ基板の製造フローの断面説明図である。
【００１７】
まず、図１Ａと図２Ａとにおいて、先ず基板１０２を提供する。この基板１０２は、表示領域Ｒ１と周辺領域Ｒ２とを備え、周辺領域Ｒ２が実質的に表示領域Ｒ１に連接している。例えば、周辺領域Ｒ２が例えば表示領域Ｒ１を取り囲んでいるとともに、表示領域Ｒ１に連接する環状領域である。但し、この発明はこれに限定されない。別な実施形態中、周辺領域Ｒ２もまた表示領域Ｒ１に連接する他の形状の領域であることができる。この実施形態中、基板１０２が主要に素子を搭載するために用いられ、その材質がガラス、石英、有機重合物または不透光／反射材料（例えば、導電材料、ウェハー、セラミックスあるいは他の適用できる材料）もしくは他の適用できる材料である。
【００１８】
次に、基板１０２の表示領域Ｒ１上に多数本の走査線ＳＬおよび多数本の共通電極線ＣＬを形成する。この実施形態中、共通電極線ＣＬの延伸方向は、実質的に走査線ＳＬの延伸方向と平行である。導電性の考慮に基づいて、走査線ＳＬおよび共通電極線ＣＬの材料は、一般に金属材料を使用する。しかし、この発明は、これに限定されず、別な実施形態に従えば、走査線ＳＬおよび共通電極線ＣＬもまたその他の導電材料も使用できる。例えば、合金、金属材料の窒化物、合金、金属材料の酸化物、金属材料の窒酸化物、あるいは金属材料と他の導電材料のスタック層である。
【００１９】
そして、基板１０２上に絶縁層ＧＩを形成して、多数本の走査線ＳＬおよび多数本の共通電極線ＣＬを被覆する。絶縁層ＧＩの材料は、無機絶縁材料（例えば、酸化シリコン、窒化シリコン、窒酸化シリコン、または前記した２種類の材料のスタック層）、有機絶縁材料あるいは前記の組み合わせである。
【００２０】
その後、走査線ＳＬの一部領域をゲートＧとするとともに、ゲートＧ上にチャネル層ＣＨを形成する。さらに、チャネル層ＣＨおよび絶縁層ＧＩ上にデータ線ＤＬならびにドレインＤを同時に形成し、そのうち、データ線ＤＬと走査線ＳＬとが交差するように設置される。言い換えれば、データ線ＤＬの延伸方向と走査線ＳＬの延伸方向とが平行ではなく、好ましくはデータ線ＤＬの延伸方向と走査線ＳＬの延伸方向とが垂直である。また、この実施形態中、データ線Ｄ中チャネル層ＣＨと重なり合う一部領域をソースＳとして、ここに能動素子Ｔの製作を完了する。言い換えれば、能動素子Ｔと走査線ＳＬとデータ線ＤＬとが電気接続される。上記した能動素子Ｔは、底部ゲート型薄膜トランジスターを例に挙げて説明するが、この発明は、これに限定されない。その他の実施形態に従えば、上記能動素子Ｔは、また頂部ゲート型薄膜トランジスターあるいはマルチゲート型薄膜トランジスターであることができる。また、走査線ＳＬを製作すると同時に、走査線ＳＬを外方向へ延伸してゲートＧ用とすることができ、この発明は、ゲートＧを走査線ＳＬの一部とする必要性があると制限するものではない。
【００２１】
データ線ＤＬは、走査線ＳＬと共通電極線ＣＬを交差させる方式で設置される。言い換えれば、データ線ＤＬの延伸方向が共通電極線ＣＬの延伸方向が平行ではない。この実施形態中、データ線ＤＬの延伸方向が例えば共通電極線ＣＬの延伸方向に垂直である。データ線ＤＬは、使用できる材料が走査線ＳＬおよび共通電極線ＣＬに類似しているので、ここでは、繰り返さない。
【００２２】
次に、図１Ｂと図２Ｂとにおいて、基板１０２上に保護層１０４を形成し、この保護層１０４が例えば透明保護層であり、この保護層１０４が能動素子Ｔ、共通電極線ＣＬ、走査線ＳＬおよびデータ線ＤＬを被覆する。そして、共通電極線ＣＬ上方の保護層１０４中および絶縁層ＧＩ中において多数個の第１開口Ｈ１を形成し、共通電極線ＣＬを露出させる。この実施形態中、保護層１０４の材料は、無機絶縁材料（例えば、酸化シリコン、窒化シリコン、窒酸化シリコン、または前記した２種類の材料のスタック層）、有機絶縁材料あるいは前記の組み合わせである。
【００２３】
次に、図１Ｃと図２Ｃとにおいて、保護層１０４上に共通電極１０６を形成し、この共通電極１０６が表示領域Ｒ１に位置するとともに、第１開口Ｈ１に充填され、共通電極線ＣＬに電気接続される。注意すべきことは、この実施形態の共通電極１０６が多数個の切り欠きＫを備え、切り欠きＫが能動素子Ｔの一部および能動素子Ｔに電気接続される走査線ＳＬの一部を露出させる。このようにして、共通電極１０６ならびに走査線ＳＬ間と共通電極１０６および能動素子Ｔ間との寄生キャパシタンス（parasitic capacitance）が有効に引き下げられ、それにより信号遅延および駆動負荷が比較的大きいという問題を改善する。この実施形態中、共通電極１０６が例えば透明電導層であり、それが金属酸化物を含み、例えばインジウム錫酸化物、インジウム亜鉛酸化物、アルミニウム錫酸化物、アルミニウム亜鉛酸化物、インジウムゲルマニウム酸化物または他の適切な酸化物、あるいは前記した少なくとも二者のスタック層である。
【００２４】
次に、図１Ｄと図２Ｄとにおいて、基板１０２上に誘電層１０８を形成し、共通電極１０６を被覆する。この実施形態中、誘電層１０８は、また能動素子Ｔ、絶縁層ＧＩ、走査線ＳＬおよびデータ線ＤＬも被覆する。そして、能動素子Ｔ上方の保護層１０４および誘電層１０８中に第２開口Ｈ２を形成し、能動素子ＴのドレインＤを露出させる。この実施形態中、誘電層１０８は、例えば、透明誘電層であり、誘電層１０８の材料が無機絶縁材料（酸化シリコン、窒化シリコン、窒酸化シリコン、または前記した少なくとも２種類の材料のスタック層）、有機絶縁材料あるいは前記の組み合わせである。
【００２５】
次に、図１Ｅと図２Ｅとにおいて、誘電層１０８上に多数個の画素電極ＰＥを形成して能動素子アレイ基板１００を完成する。これらの画素電極ＰＥが表示領域Ｒ１中に位置するとともに、それぞれ対応する第２開口Ｈ２中に充填されて、対応する能動素子Ｔに電気接続され、そのうち、各画素電極ＰＥが多数個のスリットｇを備えて、共通電極１０６がこれらのスリットｇ箇所で各画素電極ＰＥにより遮蔽されないようにする。
【００２６】
詳しく言うと、共通電極１０６と画素電極ＰＥとが誘電層１０８によって互いに電気絶縁される。画素電極ＰＥが多数個の露出された共通電極１０６のスリットｇにより共通電極１０６間に電場を形成する。
【００２７】
注意すべきことは、この実施形態中、画素電極ＰＥおよび共通電極１０６間に誘電層１０８だけを挟んでいることである。このようにして、基板１０２表面と垂直な方向上において、画素電極ＰＥおよび共通電極１０６間の距離が実質的に誘電層１０８の厚さに等しいものとなる。従って、画素電極ＰＥおよび共通電極１０６間の電場の大きさが著しく向上する。
【００２８】
また、この実施形態中、データ線ＤＬの一部と画素電極ＰＥの一部とが重なることができ、画素アレイ基板１００の開口率（aperture ratio）が増加する。更に、詳しく言えば、データ線ＤＬの一部と画素電極ＰＥの一部との間に保護層１０４、共通電極１０６および誘電層１０８を挟み、データ線ＤＬおよび画素電極ＰＥ間の距離を比較的大きなものとする。このようにして、データ線ＤＬおよび画素電極ＰＥ間の容量結合（capacitive coupling）効果が顕著なものとはならず、画素電極ＰＥの一部がデータ線ＤＬの一部に重なり合うことができ、画素アレイ基板１００の開口率（aperture ratio）を増大させるという目的が達成できる。
【００２９】
＜第２実施形態＞
この実施形態の画素アレイ基板１００Ａは、第１実施形態の画素アレイ基板１００に類似しており、以下、異なる部分についてのみ説明を行い、同じ部分については、説明を繰り返さない。
【００３０】
図３Ａ〜図３Ｅは、この発明の別な実施形態にかかる画素アレイ基板の製造フローを示す平面説明図である。図４Ａ〜図４Ｅは、図３Ａ〜図３Ｅの線II−II‘および線III−III‘に沿って示す画素アレイ基板の製造フローの断面説明図である。
【００３１】
まず図３Ａと図４Ａとにおいて、先ず基板１０２を提供する。この基板１０２が表示領域Ｒ１と周辺領域Ｒ２とを備える。基板１０２の表示領域Ｒ１上に多数本の走査線ＳＬを形成するとともに、基板１０２の周辺領域Ｒ２上に周辺線Ｌを形成する。この実施形態中、周辺領域Ｒ２が例えば表示領域Ｒ１を取り囲むとともに、表示領域Ｒ１と連接する環状領域であり、周辺線Ｌが例えば環状線であり、この環状線が基板１０２の表示領域Ｒ１を取り囲んでいる。周辺線Ｌが使用できる材質は走査線ＳＬと類似しているので、ここでは、繰り返さない。
【００３２】
そして、基板１０２の表示領域Ｒ１および周辺領域Ｒ２上に絶縁層ＧＩを形成して、多数本の走査線ＳＬならびに周辺線Ｌを被覆する。その後、多数本の走査線ＳＬの一部領域にチャネル層ＣＨを形成し、走査線ＳＬの一部領域をゲートＧとする。そして、チャネル層ＣＨおよび絶縁層ＧＩ上にデータ線ＤＬを形成し、そのうち、データ線ＤＬならびにチャネル層ＣＨが重なり合う一部領域をソースＳとすると同時に、チャネル層ＣＨ上にドレインＤを形成して、能動素子Ｔの製作を完了する。言い換えれば、能動素子Ｔは、走査線ＳＬおよびデータ線ＤＬと電気接続されている。前記の能動素子Ｔは、底部ゲート型薄膜トランジスターを例として説明しているが、この発明を限定するものではない。その他の実施形態に従い、前記の能動素子Ｔは、頂部ゲート型薄膜トランジスターあるいはマルチゲート型薄膜トランジスターなどであることもできる。
【００３３】
この実施形態中、データ線ＤＬと走査線ＳＬとは互いに交差して設置される。言い換えれば、データ線ＤＬの延伸方向と走査線ＳＬの延伸方向とが平行ではない。この実施形態中、データ線ＤＬの延伸方向が例えば走査線ＳＬの延伸方向と垂直である。
【００３４】
次に、図３Ｂと図４Ｂとにおいて、基板１０２上に保護層１０４を形成し、能動素子Ｔ、走査線ＳＬ、データ線ＤＬおよび周辺線Ｌを被覆する。そして、周辺線Ｌ上方の保護層１０４中に第３開口Ｈ３が形成されて、周辺線Ｌを露出させる。注意すべきことは、第３開口Ｈ３が例えば保護層１０４および絶縁層ＧＩを貫通して周辺線Ｌを第３開口Ｈ３により露出させることである。
【００３５】
次に、図３Ｃと図４Ｃとにおいて、保護層１０４上に共通電極１０６を形成する。共通電極１０６が表示領域Ｒ１から周辺領域Ｒ２へ延伸される。言い換えれば、共通電極１０６が周辺領域Ｒ２および表示領域Ｒ１中に位置するとともに、共通電極１０６が周辺領域Ｒ２の一部分に位置する第３開口Ｈ３に充填されて、周辺線Ｌと電気接続される。
【００３６】
その後、図３Ｄと図４Ｄとにおいて、基板１０２上に誘電層１０８を形成して、共通電極１０６を被覆する。そして、能動素子Ｔ上方の保護層１０４および誘電層１０８中に多数個の第４開口Ｈ４を形成して、能動素子ＴのドレインＤを露出させる。
【００３７】
次に、図３Ｅと図４Ｅとにおいて、誘電層１０８上に多数個の画素電極ＰＥを形成し、これらの画素電極ＰＥがそれぞれ対応する第４開口Ｈ４に充填され、対応するこれらの能動素子ＴのドレインＤと電気接続され、そのうち、各画素電極ＰＥが多数のスリットｇを備え、共通電極１０６がこれらのスリットｇ箇所で各画素電極ＰＥにより遮蔽されないようにする。ここで、この実施形態の画素アレイ基板１００Ａが完成する。
【００３８】
注意すべきことは、この実施形態の画素アレイ基板１００Ａが表示領域Ｒ１中に配置される共通電極線ＣＬを含んでいないことである。一般的に言って、良好な信号伝送品質を備えるために、共通電極線ＣＬは、金属などの不透光材料を採用して製作される。従って、この実施形態の画素アレイ基板１００Ａは、第１実施形態の画素アレイ基板１００の利点を備えるだけでなく、その表示開口率（aperture ratio）が更に一歩向上される。
【００３９】
図５は、この発明の実施形態にかかるディスプレイパネルを示す断面説明図である。図５において、ディスプレイパネル３００は、画素アレイ基板３１０と、対向基板３２０と、表示誘導層３３０とを含む。画素アレイ基板３１０と対向基板３２０とが相（あい）対して設けられ、表示誘導層３３０が画素アレイ基板３１０および対向基板３２０間に配置される。表示誘電層３３０は、例えば、液晶層である。具体的に言えば、画素アレイ基板３１０は、例えば、前記した第１実施形態の画素アレイ基板１００または第２実施形態の画素アレイ基板１００Ａから選ばれる。前記した実施形態から分かるように、画素アレイ基板１００および画素アレイ基板１００Ａ中、画素電極ＰＥと共通電極１０６との間に顕著な電場効果が形成される。従って、表示誘電層３３０中の表示誘導体が効率よく駆動されて、このディスプレイパネル３００の表示輝度が有効に向上される。また、画素アレイ基板１００および画素アレイ基板１００Ａが高い表示開口率を有する特性もまたディスプレイパネル３００が理想的な表示輝度を備えるものとしている。
【００４０】
以上のように、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【符号の説明】
【００４１】
１００，１００Ａ，３１０  画素アレイ基板
１０２  基板
１０４  保護層
１０６  共通電極
１０８  誘電層
３００  ディスプレイパネル
３２０  対向基板
３３０  表示誘電体
Ｒ１  表示領域
Ｒ２  周辺領域
ＳＬ  走査線
ＤＬ  データ線
ＣＬ  共通電極線
Ｔ  能動素子
Ｇ  ゲート
ＣＨ  チャネル
Ｓ  ソース
Ｄ  ドレイン
ＧＩ  絶縁層
ＰＥ  画素電極
Ｈ１  第１開口
Ｈ２  第２開口
Ｈ３  第３開口
Ｈ４  第４開口
Ｋ  切り欠き
ｇ  スリット
Ｌ  周辺線
【図１Ａ】
2012123351.tif 000003
【図１Ｂ】
2012123351.tif 000004
【図１Ｃ】
2012123351.tif 000005
【図１Ｄ】
2012123351.tif 000006
【図１Ｅ】
2012123351.tif 000007
【図２Ａ】
2012123351.tif 000008
【図２Ｂ】
2012123351.tif 000009
【図２Ｃ】
2012123351.tif 000010
【図２Ｄ】
2012123351.tif 000011
【図２Ｅ】
2012123351.tif 000012
【図３Ａ】
2012123351.tif 000013
【図３Ｂ】
2012123351.tif 000014
【図３Ｃ】
2012123351.tif 000015
【図３Ｄ】
2012123351.tif 000016
【図３Ｅ】
2012123351.tif 000017
【図４Ａ】
2012123351.tif 000018
【図４Ｂ】
2012123351.tif 000019
【図４Ｃ】
2012123351.tif 000020
【図４Ｄ】
2012123351.tif 000021
【図４Ｅ】
2012123351.tif 000022
【図５】
2012123351.tif 000023