(57)【要約】【課題】１つの真空チャンバで複数の異種の基板に膜を形成することができると共に、高品質な半導体デバイスを生産できるスパッタリング装置を提供する。【解決手段】排気系およびガス導入系と接続された真空チャンバ（１０７）と、真空チャンバ（１０７）内に設置されスパッタリング電源（３１２ａ）と接続された第１スパッタリングカソード（３０３ａ）と、真空チャンバ（１０７）内に設置されスパッタリング電源（３１２ｂ）と接続された第２スパッタリングカソード（３０３ｂ）と、基板（８）が載置される基板ホルダ（１３１）と、基板（８）に高周波電圧を印加して基板（８）を逆スパッタ（Ｓ１２）する高周波電源（１３０）と、を備えたことを特徴とする。【選択図】図１
2012132053.tif 000002
【特許請求の範囲】
【請求項１】
排気系およびガス導入系と接続された真空チャンバと、
前記真空チャンバ内に設置され、第１スパッタリング電源と接続された第１スパッタリングカソードと、
前記真空チャンバ内に設置され、第２スパッタリング電源と接続された第２スパッタリングカソードと、
基板が載置される基板ホルダと、
前記基板に高周波電圧を印加して前記基板を逆スパッタする高周波電源と、を備えた
スパッタリング装置。
【請求項２】
排気系およびガス導入系と接続された真空チャンバと、
前記真空チャンバ内に設置され、第１スパッタリング電源と接続された第１スパッタリングカソードと、
前記真空チャンバ内に設置され、第２スパッタリング電源と接続された第２スパッタリングカソードと、
基板が載置される基板ホルダと、
前記基板に高周波電圧を印加して前記基板を逆スパッタする高周波電源と、
前記基板の外周を覆うと共に前記基板ホルダへ前記基板を固定するマスクと、を備えた
スパッタリング装置。
【請求項３】
排気系およびガス導入系と接続された真空チャンバと、
前記真空チャンバ内に設置され、第１スパッタリング電源と接続された第１スパッタリングカソードと、
前記真空チャンバ内に設置され、第２スパッタリング電源と接続された第２スパッタリングカソードと、
基板が載置される基板ホルダと、
前記基板に高周波電圧を印加して前記基板を逆スパッタする高周波電源と、
第１マスクと、
第２マスクと、
前記基板の外周を覆うと共に前記基板ホルダへ前記基板を固定する位置に、前記第１マスクと前記第２マスクのいずれかを移動させるマスク入替機構と、を備えた
スパッタリング装置。
【請求項４】
前記第１スパッタリングカソードおよび前記第２スパッタリングカソードに設けられるターゲットが異なる材料からなる
請求項１〜請求項３のいずれかに記載のスパッタリング装置。
【請求項５】
前記第１スパッタリングカソードおよび前記第２スパッタリングカソードに設けられるターゲットのいずれかが金属材料からなる
請求項４に記載のスパッタリング装置。
【請求項６】
基板ホルダで保持された基板に高周波電圧を印加して前記基板を逆スパッタした後に、
スパッタリングカソードのターゲットをスパッタして前記基板に成膜する
スパッタリング方法。
【請求項７】
外周がマスクで覆われると共に基板ホルダで保持されたダミー基板に対し、第１スパッタリングカソードの第１ターゲットをスパッタして前記ダミー基板に第１膜を成膜し、
外周が前記マスクで覆われると共に前記基板ホルダで保持された基板へ高周波電圧を印加して前記基板を逆スパッタした後、
前記第１スパッタリングカソードの前記第１ターゲットをスパッタして前記基板に第１膜を成膜し、第２スパッタリングカソードの第２ターゲットをスパッタして前記基板に第２膜を成膜する、
スパッタリング方法。
【請求項８】
基板ホルダで保持された基板に高周波電圧を印加して前記基板を逆スパッタした後に、
外周が第１マスクで覆れると共に前記基板ホルダで保持された前記基板に対し、第１スパッタリングカソードの第１ターゲットをスパッタして前記基板に第１膜を成膜し、
前記第１マスクと第２マスクを入れ替えて前記基板の外周を前記第２マスクで覆い、
外周が前記第２マスクで覆われると共に前記基板ホルダで保持された前記基板に対し、第２スパッタリングカソードの第２ターゲットをスパッタして前記基板に第２膜を成膜する
スパッタリング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ターゲットが設置されるスパッタリングカソードを複数備えたスパッタリング装置およびスパッタリング方法に関するものである。
【背景技術】
【０００２】
スパッタリング法は真空蒸着法に比べ、形成される膜厚の制御性が良く、また高融点材料や化合物の薄膜も容易に形成できる薄膜形成技術である。そのため、スパッタリング法による薄膜形成は、半導体やディスプレイ、電子部品などの工業分野に広く普及している。特に、永久磁石や電磁石などを磁気回路として用いるマグネトロンスパッタ法は、薄膜の形成速度が真空蒸着法に比べ約１〜２桁遅いというスパッタリング法の課題を解決し、スパッタリング法による量産化を可能にしている。
【０００３】
従来のスパッタリング装置３００は図９に示すように構成されている。
従来のスパッタリング装置３００において、真空チャンバ１０７には、絶縁材１０８を介してスパッタリングカソード１０３が設けられている。スパッタリングカソード１０３には平板状のターゲット１が取り付けられている。真空チャンバ１０７の内部には、基板ホルダ７がスパッタリングカソード１０３と対向して配置されており、薄膜が形成される基板８が基板ホルダ７の上に保持される。
【０００４】
スパッタリングカソード１０３は、図１０〜図１２のように構成され、動作する。
スパッタリングカソード１０３のバッキングプレート２とカソード本体３とで形成された空間には、マグネトロン放電用の磁気回路４が設けられている。ターゲット１は、バッキングプレート２の基板ホルダ７と対向する位置に、インジウムなどのハンダ剤により接着されている。磁気回路４は、バッキングプレート２とターゲット１を貫通して閉じた磁力線５を形成し、かつ磁力線５の一部がターゲット１の表面で平行になって、ターゲット１の表面には、図１２に示すように、トロイダル型の閉じたトンネル状の磁場６が形成される。
【０００５】
スパッタリング装置３００では、真空ポンプ１０９などの真空排気系にて真空チャンバ１０７内部を高真空（１０−４〜１０−５Ｐａ程度）まで排気し、ガス導入系のガス流量調整器１１０を通して真空チャンバ１０７にＡｒなどの放電ガスを導入し、圧力調整バルブ１１１を調整して真空チャンバ１０７内を１０−１〜１０−２Ｐａ程度の圧力に保つ。そして、直流もしくは交流のスパッタリング電源１１２によりスパッタリングカソード１０３に負の電圧を印加することにで、電場と磁気回路によるトロイダル型トンネル状磁場との周辺でマグネトロン放電が生起する。そして、生起したマグネトロン放電により、ターゲット１がスパッタされて発生したスパッタ粒子が基板８に堆積して、このスパッタ粒子により薄膜が基板８の表面に形成される。
【０００６】
この従来のスパッタリング装置３００は、ターゲット１が１個であり、基板８に複数の異種の膜を形成するためには、膜の数量分のスパッタリング装置が必要となる。
例えば、半導体製造過程などでは、Ｓｉ基板上に、Ｃｕ，ＡｌなどがＳｉ基板へ拡散することを防止するＴａ，ＴａＮ，Ｔｉ，ＴｉＮなどからなるバリア膜と、このバリア膜の上にＣｕ，Ａｌなどからなる電気信号配線膜を形成する。
【０００７】
このような複数の異種の膜を形成する場合には、膜の数量分のスパッタリング装置が必要となり、設備コストが増大する課題がある。また、複数の膜形成工程が必要となり、生産リードタイムが増加してしまう。
【０００８】
これらの課題を解決するために、例えば特許文献１のように、１つの真空チャンバ内に材料形成が異なる複数のスパッタリングターゲットを搭載する取り組みが行われている。
図１３は、材料形成が異なる２種類のターゲット１２０，１２１を設けた特許文献１のスパッタリング装置３０１を示す図である。図１３のスパッタリング装置３０１のスパッタリングカソードは、ターゲット１２０，１２１毎に、それぞれのターゲット形状に応じた電磁石１２２，１２３を設けたものである。このスパッタリング装置３０１は、それぞれのターゲット形状に応じた電磁石１２２，１２３を設けることで、スパッタを互いに独立して制御可能としている。
【０００９】
具体的には、図１４のプロセスのフローチャートに示すように、ターゲット１２０の裏面に設けた電磁石１２２またはターゲット１２１の裏面に設けた電磁石１２３を選択することにより、所望の薄膜材料のみのスパッタリングを行うことができる。従って、組成が異なる複数の膜を基板上に堆積することができる。
【００１０】
図１４において、ステップＳ１では、基板８を真空チャンバ１０７内に投入し、基板ホルダ７で保持する。ここで、基板８は、図１５（ａ）に示すように、下部配線，裏面配線等との電気信号の伝達を目的とした金属パッド２００ａ，２００ｂが、基板８の表面あるいは窪みの底に存在するものである。ステップＳ２では、電磁石１２２に電圧を印加してターゲット１２０によるスパッタ（Ａスパッタ）を行う。ステップＳ３では、電磁石１２３に電圧を印加してターゲット１２１によるスパッタ（Ｂスパッタ）を行う。ステップＳ４で、薄膜材料が異なる２種類の膜が形成した基板８を真空チャンバ１０７から取り出し、スパッタが完了する。図１５（ｂ）はスパッタが完了した基板８を示す。この基板８には、ターゲット１２０材料からなるスパッタ膜２０１と、スパッタ膜２０１上にターゲット１２１材料からなるスパッタ膜２０２が形成されている。基板８の上に形成されたスパッタ膜２０１はバリア層となり、スパッタ膜２０２は電気信号配線層となる。この構成により、デバイス特性を得ることができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平０８−９２７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら特許文献１のスパッタリング装置３０１でスパッタした場合、基板８の表面に存在する金属パッド２００ａとスパッタ膜２０１との接触抵抗が増大してしまうことがある。
【００１３】
ここで、特許文献１のスパッタリング装置３０１で接触抵抗が増大することについて、具体的に説明する。
基板８上に存在する金属パッド２００ａは、スパッタリング装置３０１に投入されるまでは大気に曝されているため、その表面には自然酸化膜が形成される。この自然酸化膜が形成された状態でスパッタを行うと、スパッタ膜２０１と金属パッド２００ａの界面に自然酸化膜（自然酸化膜層）が存在することになる。一般的に、自然酸化膜は、電気抵抗の増大または電気抵抗のバラつきの原因となる。このように、自然酸化膜が界面に存在することで、電気信号の伝達に悪影響を及ぼし、接触抵抗が増大する。
【００１４】
本発明は、このような従来の課題を解決し、１つの真空チャンバで複数の異種の基板に膜を形成することができると共に、高品質な半導体デバイスを生産できるスパッタリング装置およびスパッタリング方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明のスパッタリング装置は、排気系およびガス導入系と接続された真空チャンバと、前記真空チャンバ内に設置され、第１スパッタリング電源と接続された第１スパッタリングカソードと、前記真空チャンバ内に設置され、第２スパッタリング電源と接続された第２スパッタリングカソードと、基板が載置される基板ホルダと、前記基板に高周波電圧を印加して前記基板を逆スパッタする高周波電源と、を備えたことを特徴とする。
【００１６】
また、本発明の別のスパッタリング装置は、排気系およびガス導入系と接続された真空チャンバと、前記真空チャンバ内に設置され、第１スパッタリング電源と接続された第１スパッタリングカソードと、前記真空チャンバ内に設置され、第２スパッタリング電源と接続された第２スパッタリングカソードと、基板が載置される基板ホルダと、前記基板に高周波電圧を印加して前記基板を逆スパッタする高周波電源と、前記基板の外周を覆うと共に前記基板ホルダへ前記基板を固定するマスクと、を備えたことを特徴とする。
【００１７】
また、本発明の別のスパッタリング装置は、排気系およびガス導入系と接続された真空チャンバと、前記真空チャンバ内に設置され、第１スパッタリング電源と接続された第１スパッタリングカソードと、前記真空チャンバ内に設置され、第２スパッタリング電源と接続された第２スパッタリングカソードと、基板が載置される基板ホルダと、前記基板に高周波電圧を印加して前記基板を逆スパッタする高周波電源と、第１マスクと、第２マスクと、前記基板の外周を覆うと共に前記基板ホルダへ前記基板を固定する位置に、前記第１マスクと前記第２マスクのいずれかを移動させるマスク入替機構と、を備えたことを特徴とする。
【００１８】
本発明のスパッタリング方法は、基板ホルダで保持された基板に高周波電圧を印加して前記基板を逆スパッタした後に、スパッタリングカソードのターゲットをスパッタして前記基板に成膜することを特徴とする。
【００１９】
本発明の別のスパッタリング方法は、外周がマスクで覆われると共に基板ホルダで保持されたダミー基板に対し、第１スパッタリングカソードの第１ターゲットをスパッタして前記ダミー基板に第１膜を成膜し、外周が前記マスクで覆われると共に前記基板ホルダで保持された基板へ高周波電圧を印加して前記基板を逆スパッタした後、前記第１スパッタリングカソードの前記第１ターゲットをスパッタして前記基板に第１膜を成膜し、第２スパッタリングカソードの第２ターゲットをスパッタして前記基板に第２膜を成膜する、ことを特徴とする。
【００２０】
本発明の別のスパッタリング方法は、基板ホルダで保持された基板に高周波電圧を印加して前記基板を逆スパッタした後に、外周が第１マスクで覆われると共に前記基板ホルダで保持された前記基板に対し、第１スパッタリングカソードの第１ターゲットをスパッタして前記基板に第１膜を成膜し、前記第１マスクと第２マスクを入れ替えて前記基板の外周を前記第２マスクで覆い、外周が前記第２マスクで覆われると共に前記基板ホルダで保持された前記基板に対し、第２スパッタリングカソードの第２ターゲットをスパッタして前記基板に第２膜を成膜することを特徴とする。
【発明の効果】
【００２１】
本発明のスパッタリング装置およびスパッタリング方法によれば、１つの真空チャンバで複数の異種の膜を形成することができると共に、高品質な半導体デバイスを生産することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態１におけるスパッタリング装置の概略構成図
【図２】本発明の実施の形態１におけるプロセスのフローチャート
【図３】逆スパッタ処理の説明図
【図４】本発明の実施の形態２におけるスパッタリング装置のマスクの断面の概略図
【図５】本発明の実施の形態２におけるプロセスのフローチャート
【図６】（ａ）〜（ｃ）本発明の実施の形態２におけるマスクの再使用工程の説明図
【図７】本発明の実施の形態３におけるスパッタリング装置の水平概略図
【図８】本発明の実施の形態３におけるプロセスのフローチャート
【図９】スパッタリングカソードを搭載した従来のスパッタリング装置の構成図
【図１０】従来のスパッタリングカソードの平面図
【図１１】図１０のＡ−Ａ断面図
【図１２】図１０のスパッタリングカソードの斜視概略図
【図１３】複数の異種の膜を形成する従来のスパッタリング装置の構成図
【図１４】従来のプロセスのフローチャート
【図１５】（ａ）（ｂ）従来のスパッタリング処理を行う前後の基板の断面図
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態について、図面を参照しながら説明する。
なお、以下の説明において、同じ部材については、同一符号を用いて詳しい説明は省略する。
【００２４】
（実施の形態１）
本発明の実施の形態１におけるスパッタリング装置でのスパッタを、図１〜図３を用いて説明する。図１は、本発明の実施の形態１におけるスパッタリング装置の概略構成図である。図２は、本発明の実施の形態１におけるスパッタのプロセスのフローチャートである。図３は、逆スパッタ処理の説明図である。
【００２５】
本実施の形態１のスパッタリング装置４０１は、処理対象の基板８を載置すると共にその中心を軸として回転する基板ホルダ１３１と、基板ホルダ１３１へ接続されると共に基板８に高周波電圧を印加する高周波電源１３０を有する。また、このスパッタリング装置４０１は、基板８を基板ホルダ１３１に固定すると共に、基板８の外周を覆うマスク１３２を有する。図１では、マスク１３２のみ断面図として、その構成を分かり易く図示している。
【００２６】
排気系とガス導入系を有する真空チャンバ１０７には、図１に示すように基板ホルダ１３１と対向する位置に、第１スパッタリングカソード３０３ａ，第２スパッタリングカソード３０３ｂが、それぞれ絶縁材１０８を介して取り付けられている。第１スパッタリングカソード３０３ａには、第１ターゲット１２０が取り付けられている。第２スパッタリングカソード３０３ｂには、第２ターゲット１２１が取り付けられている。第１，第２ターゲット１２０，１２１の少なくとも１つは金属材料からなる。第１ターゲット１２０には、第１スパッタリング電源３１２ａから電圧が印加される。第２ターゲット１２１には、第２スパッタリング電源３１２ｂから電圧が印加される。第１，第２スパッタリングカソード３０３ａ，３０３ｂのそれぞれの基本的な構造は、図１０に示したスパッタリングカソード１０３と同じであるため、詳細な説明は省略している。
【００２７】
このスパッタリング装置４０１の各構成要件の動作を制御する制御装置１００は、図２のフローチャートを実行する。
まず、ステップＳ１１では、真空チャンバ１０７内に基板８を投入し、基板ホルダ１３１で基板８を保持する。それと共に、基板８の外周の処理が不要な部分をマスク１３２で覆ってマスクする。また、このマスク１３２によって基板８を基板ホルダ１３１に押し付けている。
【００２８】
なお、この実施の形態１の基板８は、図３に示すように、その表面に金属パッド２００ａが形成されている。また、基板８の一部には、穴８ａと、この穴８ａの底部にある金属パッド２００ｂが形成されている。
【００２９】
ステップＳ１２では、真空チャンバ１０７内へ放電ガスとして例えばＡｒガスを導入し、真空チャンバ１０７内の圧力を０．５〜１．０Ｐａ程度に保つ。そして、基板８へ２００Ｗ程度の高周波電圧を高周波電源１３０から印加する。すると、基板８の表面で放電が生起し、スパッタ粒子２０３により基板８がスパッタされ、表面が削られる。同様に、基板８の上に存在する金属パッド２００ａも、スパッタ粒子２０３により表面が削られる。その結果、真空チャンバ１０７内への投入前に金属パッド２００ａ上に生成した自然酸化膜も除去される。
【００３０】
なお、基板８に形成された穴８ａの中に存在する金属パッド２００ｂの場合、基板８の表面の金属パッド２００ａよりスパッタで削られる速度が遅くなる。これは、この逆スパッタ処理のためのスパッタ粒子２０３が到達する割合が、穴８ｂの中では基板８の表面に比べて少ないためである。ちなみに、Ａｒ圧力１．０Ｐａ、高周波電圧２００Ｗ、基板８の穴８ａの穴径８０μｍ、深さ２００μｍとし、金属パッド２００ｂの材質をＴｉとした場合、金属パッド２００ｂ上の自然酸化膜の削れ量は、一時間当たり２０ｎｍ程度となる。
【００３１】
ステップＳ１２において、真空チャンバ１０７内での逆スパッタ処理が完了すると、次いでステップＳ１３では、Ａスパッタ（第１スパッタ）を行う。続いて、ステップＳ１４ではＢスパッタ（第２スパッタ）を行う。これらスパッタ条件については、後述する。表面にＡスパッタ材料の膜とその上にＢスパッタ材料の膜が形成された基板８は、ステップＳ１５でマスク１３２を外して真空チャンバ１０７から排出することによって、スパッタが完了する。スパッタが完了した基板８の上に形成されたＡスパッタ膜（第１膜）はバリア膜（バリア層）、Ｂスパッタ膜（第２膜）は電気信号配線膜（電気信号配線層）となり、所望のデバイス特性を得ることができる。
【００３２】
ここで、Ａスパッタ条件およびＢスパッタ条件について説明する。
Ａスパッタのターゲット材料はＴｉ，Ｔａ等のバリア層を形成する材料とし、Ｂスパッタのターゲット材料はＡｌ，Ｃｕ等からなる電気信号伝達用配線を形成する材料としている。真空チャンバ１０７内の圧力や印加電圧等のスパッタ条件は、一般的なマグネトロンスパッタに準ずる条件とする。
【００３３】
本実施の形態１のスパッタリング装置４０１は、前述のように、真空チャンバ１０７から基板８を取り出すことなく、１つのスパッタリング装置内でステップＳ１２とステップＳ１３、ステップＳ１４を実施する。そのため、ステップＳ１２での逆スパッタ処理後に基板８を大気に曝すことなくステップＳ１３で続けてＡスパッタを行うことができる。よって、本実施の形態１のスパッタリング装置４０１でのスパッタでは、金属パッド２００ａとスパッタ膜２０１の界面に自然酸化膜が存在せず、配線抵抗の増大を防ぐことができる。すなわち、本実施の形態１のスパッタリング装置４０１でのスパッタでは、金属パッド２００ａとスパッタ膜２０１の間の配線抵抗を低下させることができる。
【００３４】
以上説明したように、本実施の形態１では、バリア膜形成のためのスパッタ（Ａスパッタ）の前に、基板８へ高周波電圧を印加して基板８を逆スパッタすることにより、基板８の微細な穴８ａ内にある金属パッド２００ｂ上の自然酸化膜を除去している。本実施の形態１のスパッタリング装置４０１では、１つのスパッタリング装置４０１を使用して材料形成が異なる複数の薄膜を形成できると共に、自然酸化膜の除去によって接触抵抗を低下させることができるので、高品質な半導体デバイスを生産するスパッタを実現できる。
【００３５】
なお、本実施の形態１においては、ステップＳ１６で、次の加工対象の基板８に対してステップＳ１２の逆スパッタを実施する前に、ステップＳ１４で使用済みのマスク１３２を移動させて、再使用している。
【００３６】
（実施の形態２）
本発明の実施の形態２におけるスパッタリング装置でのスパッタを、図４〜図６（ｃ）を用いて説明する。図４は、本発明の実施の形態２におけるスパッタリング装置のマスクの断面の概略図である。図５は、本発明の実施の形態２におけるスパッタのプロセスのフローチャートである。図６（ａ）〜（ｃ）は、本発明の実施の形態２におけるマスクの再使用工程の説明図である。
【００３７】
本実施の形態２のスパッタリング装置の構成は、前述の実施の形態１のスパッタリング装置の構成と同じであるため、構成についての説明は省略する。本実施の形態２が、前述の実施の形態１と異なる点は、スパッタのプロセスである。以下、この点について説明する。
【００３８】
前述の実施の形態１では、ステップＳ１２〜ステップＳ１４で基板８を覆っていたマスク１３２をそのまま移動させて、再使用している。すなわち、マスク１３２に特に処理を加えずに再使用している。
【００３９】
ここで、マスク１３２に特に処理を加えずに再使用する状態を説明するために、マスク１３２の具体例を図４に示す。
基板ホルダ１３１に載置された基板８は、リング状のマスク１３２の係合部１０１によってその外周を押さえ付けられ、基板ホルダ１３１に保持されている。しかしながら、このように基板８とマスク１３２が接触した状態では、ステップＳ１２の逆スパッタ処理において、マスク１３２の表面でも放電が生起し、基板８と同様にマスク１３２もスパッタ粒子２０３で叩かれる。ここで、前述の実施の形態１のように、特に処理を加えずに再使用しているマスク１３２の表面には、図４に示すように１つ前の基板８に対するステップＳ１４のＢスパッタでのＢスパッタ膜２０４が形成されている。その結果、マスク１３２表面を覆うＢスパッタ膜２０４がスパッタ粒子２０３で叩かれて基板８上に飛散する。その結果、ステップＳ１３で行うＡスパッタ膜の成膜時に、基板８の表面にＢスパッタ膜２０４が存在してしまうことになる。例えば、基板８をＳｉＯ２、Ａスパッタの第１ターゲット１２０の材料をＴｉ、Ｂスパッタの第２ターゲット１２１の材料をＣｕとする場合、ＳｉＯ２とＴｉの界面にＣｕが付着することで、Ｔｉの密着性の低下の問題が発生する。なお、この密着性の低下の問題は、Ａスパッタ、Ｂスパッタそれぞれの材料物性にも起因して特性が変化する。
【００４０】
この問題を解決するために、この実施の形態２では、制御装置１００での制御を変更して、基板８の表面とＡスパッタ膜との界面に、Ｂスパッタ膜が付着しないように構成している。
【００４１】
本実施の形態２のスパッタのプロセスのフローを図５に示す。図５のフローチャートが図２のフローチャートと異なる点は、ステップＳ１４からマスク１３２を移動させるステップＳ１６までの間に、ステップＳ２１、Ｓ２２を行っている点である。ステップＳ１１〜ステップＳ１６は、前述の実施の形態１と同様であるため、説明を省略する。
【００４２】
具体的には、ステップＳ１４でのＢスパッタ材料のスパッタ後に、ステップＳ２１で、基板８とは別のダミー基板８ｂを真空チャンバ１０７内に投入し、このダミー基板８ｂを基板ホルダ１３１に載せ（図６（ａ）参照）、マスク１３２によってダミー基板８ｂを基板ホルダ１３１に押さえ付けて保持する。
【００４３】
そして、ステップＳ２２で、ダミー基板８ｂとマスク１３２とを、Ａスパッタ（第１スパッタ）する。
このステップＳ２２でのＡスパッタによって、マスク１３２から露出しているダミー基板８ｂの表面と、ステップＳ１４でＢスパッタ膜２０４が表面に形成されているマスク１３２の上に、Ａスパッタ膜２０５が形成される（図６（ｂ）参照）。すなわち、このステップＳ２２でのＡスパッタによって、マスク１３２上では、Ｂスパッタ膜２０４が露出していない状態になる。
【００４４】
なお、これらステップＳ２１とステップＳ２２は、ステップＳ１５でウエハとしての基板８を真空チャンバ１０７から取り出して、次の基板８を基板ホルダ１３１にセットする前に行われる。
【００４５】
ステップＳ２３では、ダミー基板８ｂを基板ホルダ１３１から取り外し、ステップＳ２２でマスク１３２を移動させる。そして、図６（ｃ）に示すように、次の基板８を真空チャンバ１０７内に投入し、基板ホルダ１３１に基板８を押さえ付けて保持する。このステップＳ２１、Ｓ２２を行った後にステップＳ１２の逆スパッタを実施すると、マスク１３２の表面から逆スパッタにより剥がれて飛散する材料は、ステップＳ２１で形成されたＡスパッタ膜２０４となる。そのため、基板８（ＳｉＯ２）とＡスパッタ材料（Ｔｉ）の界面に、Ｂスパッタ材料（Ｃｕ）が入り込むことがない。
【００４６】
また、基板８にＳｉＯ２、Ａスパッタ材料にＴｉを用いる場合は、ステップＳ１２の逆スパッタ処理中に基板８の上へＴｉが飛散し、基板８のＳｉＯ２と結合し、酸化チタンが生成される。また、逆スパッタ処理中はＵＶ光が発生し、酸化Ｔｉ光触媒効果が得られる。この光触媒効果により、基板８の上にあるＣＨ基（油分等）を分解、洗浄する効果がある。酸化Ｔｉ光触媒効果によれば、基板８の表面上のＣＨ基をＣＯ２とＨ２Ｏに分解し、表面上からＣＨ基を除去することが可能となり、界面を洗浄し、ＴｉとＳｉＯ２の密着性をさらに向上させる効果が得られる。
【００４７】
（実施の形態３）
図７は本実施の形態３におけるスパッタリング装置の水平概略図を示す。
図２に示す前述の実施の形態１のプロセスのフローでスパッタを行った場合、実施の形態２で前述した通り、マスク１３２の表面にＢスパッタ膜が付着した状態で逆スパッタ処理を行うため、基板８とＡスパッタ膜との間にＢスパッタ膜が存在し、デバイス特性の悪化を招く恐れがある。そこで、この実施の形態３では、スパッタ毎にマスクを切り替え、逆スパッタ処理およびＡスパッタ時はＡマスク（第１マスク）３３２、Ｂスパッタ時は、Ｂマスク（第２マスク）３３３を使用するよう構成している。
【００４８】
ここで、Ａマスク３３２，Ｂマスク３３３において、基板８上をマスクする面積は加工対象により任意に設計するが、基板８を押さえる機構は同一とする。これは、できる限りスパッタ条件を揃えるためである。
【００４９】
実施の形態３におけるプロセスの制御は、制御装置１００で行う。
ここで、図８の本実施の形態３のスパッタのプロセスのフローチャートを用いて、説明する。
【００５０】
まず、ステップＳ１１で、ロードロック１３５を大気開放し、ロードロックゲート１４０を開ける。そして基板８を基板搬送レール１３４に搭載し、ロードロックゲート１４０を閉じ、ロードロック１３５の真空引きを開始する。ロードロック１３５が設定の真空度に到達すると、チャンバーゲート１４１を開き、基板搬送レール１３４が動作し、基板８を真空チャンバ１０７内へ搬送する。
【００５１】
続いて、ステップＳ３１で、Ａマスク３３２が基板搬送レール１３４の終端に位置する図７の状態で停止するように、マスク入替機構の一例としてのマスクハンド１３６でＡマスク３３２を移動させる。
【００５２】
そして、ステップＳ１２で、基板８をＡマスク３３２が覆った状態で逆スパッタ処理を行う。
逆スパッタ処理の完了後、ステップＳ１３で、Ａスパッタを行う。このとき、マスクハンド１３６は、Ａマスク３３２をステップＳ３１と同じ状態で保持している。
【００５３】
そして、ステップＳ３２で、Ａスパッタの完了後、マスクハンド１３６が９０度左方向に回転し、基板ホルダ１３１の上の基板８をマスクハンド１３６のＢマスク３３３で覆う。すなわち、基板ホルダ１３１および基板８上にＢマスク３３３を移動させる。
【００５４】
ステップＳ１４で、Ｂマスク３３３をこの状態で保持したまま、Ｂスパッタを行う。
そして、ステップＳ１５で、チャンバーゲート１４１が開き、基板８をロードロック１３５へ搬送し、スパッタを完了する。
【００５５】
なお、ステップＳ３２でのＢスパッタ完了後、次の基板８のスパッタを開始する前に、ステップＳ３１で、マスクハンド１３６は右方向に９０度回転し、基板ホルダ１３１の上をＡマスク３３２が覆う図７の状態に戻る。
【００５６】
以上の処理工程を繰り返して新しい基板８を繰り返し処理し、スパッタを行う。
また、Ａマスク３３２，Ｂマスク３３３については、使用回数が増加すると、表面にスパッタ膜が付着し、パーティクルの原因となる。そのため、定期的な交換が必要となる。交換する手順は、まず、マスクロードロック１３７が真空引き完了している状態で、マスクゲート１４３が開き、マスクハンド１３６が旋回してマスクホルダー１３８或いはマスクホルダー１３９にマスクを置く。マスクハンド１３６が旋回し、図７の位置まで戻ってからマスクゲート１４３を閉じ、マスクチャンバー１３７を大気開放し、完了後にマスク取り出し蓋１４２を開け、マスクを取り出し、新品をセットする。セット完了しマスクチャンバー１３７が真空引き完了すると、マスクゲート１４３が開き、マスクハンド１３６が旋回して新品マスクを保持する。
【００５７】
このように、逆スパッタ処理およびＡスパッタとＢスパッタでマスクを交換することによって、界面異物の付着をさらに防止できる。
【産業上の利用可能性】
【００５８】
本発明は、各種の半導体デバイスに利用されるバリア膜、電気信号配線膜を、高品質に生産するのに寄与できる。
【符号の説明】
【００５９】
１    ターゲット
２    バッキングプレート
３    カソード
４    磁気回路
５    磁力線
６    トンネル状の磁場
７    基板ホルダ
８    基板
８ａ    穴
８ｂ    ダミー基板
１００    制御装置
１０１    係合部
１０３    スパッタリングカソード
３０３ａ    第１スパッタリングカソード
３０３ｂ    第２スパッタリングカソード
１０７    真空チャンバ
１０８    絶縁材
１０９    真空ポンプ
１１０    ガス流量調整器
１１１    圧力調整バルブ
１１２，３１２ａ，３１２ｂ    スパッタリング電源
１２０    第１ターゲット
１２１    第２ターゲット
１２２，１２３    電磁石
１３０    高周波電源
１３１    基板ホルダ
１３２    マスク
１３４    基板搬送レール
１３５    ロードロック
１３６    マスクハンド
１３７    マスクロードロック
１３８，１３９    マスクホルダー
１４０    ロードロックゲート
１４１    チャンバーゲート
１４２    マスク取り出し蓋
１４３    マスクゲート
２００ａ，２００ｂ    金属パッド
２０１，２０２    スパッタ膜
２０３    スパッタ粒子
２０４    Ｂスパッタ膜
２０５    Ａスパッタ膜
【図１】
2012132053.tif 000003
【図２】
2012132053.tif 000004
【図３】
2012132053.tif 000005
【図４】
2012132053.tif 000006
【図５】
2012132053.tif 000007
【図６】
2012132053.tif 000008
【図７】
2012132053.tif 000009
【図８】
2012132053.tif 000010
【図９】
2012132053.tif 000011
【図１０】
2012132053.tif 000012
【図１１】
2012132053.tif 000013
【図１２】
2012132053.tif 000014
【図１３】
2012132053.tif 000015
【図１４】
2012132053.tif 000016
【図１５】
2012132053.tif 000017