(57)【要約】【課題】半導体集積回路の製造工程等におけるマスクレイアウト等の配線配置情報において、配線のループを効率良く検証する。【解決手段】マスクレイアウトにおいて、分岐配線毎に矩形状のセグメントに分割し（ステップＳ０１〜Ｓ０３）、各セグメントの隣接関係の判定条件から配線の端部を特定し（ステップＳ０４〜Ｓ０５）、配線の末端から縮退加工処理を、末端図形の削除が発生しなくなるまで（ステップＳ０８）、繰り返し行うことで（ステップＳ０６〜Ｓ０７）、真のループ配線箇所のみ検出し、オリジナルのマスクレイアウト上に強調表示して、配線ループの検証を支援する。【選択図】図４
2012123462.tif 000002
【特許請求の範囲】
【請求項１】
単層配線または多層配線の配線配置情報を検証する配線配置情報検証方法であって、
前記配線配置情報に含まれる個々の分岐配線を矩形状のセグメントに分割するステップと、
個々の前記セグメントの隣接関係の判定条件から配線の端部を特定し、前記端部の前記セグメントから順に削除する縮退加工処理を反復することで、前記分岐配線におけるループ配線箇所を、前記配線が平面的に閉じているホール図形として検出するステップと、
前記ホール図形を前記配線配置情報の表示画面上に識別可能に表示するステップと、
を含むことを特徴とする配線配置情報検証方法。
【請求項２】
請求項１記載の配線配置情報検証方法において、
前記ループ配線箇所を、少なくとも、（１）パッド分岐元配線間のショート、（２）単層配線で構成されるループ、（３）多層配線で構成されるループ、（４）ガードリング、のいずれかに区別して出力することを特徴とする配線配置情報検証方法。
【請求項３】
請求項１記載の配線配置情報検証方法において、
周辺長が所定の長さ以上の前記ホール図形を選択することで、スリット配線等のノイズを除外することを特徴とする配線配置情報検証方法。
【請求項４】
請求項１記載の配線配置情報検証方法において、
電源配線の配線配置情報において、ＷＥＬＬ層のピックアップ構造の有無により前記電源配線を自動的に識別することで、事前のネット指定操作を必要とすることなく、前記電源配線を対象とした配線配置情報検証を実行することを特徴とする配線配置情報検証方法。
【請求項５】
単層配線または多層配線の配線配置情報を検証する配線配置情報検証装置であって、
前記配線配置情報から検証対象の分岐配線の配線データを抽出する準備処理手段と、
前記分岐配線を矩形状のセグメントに分割し、個々の前記セグメントの隣接関係の判定条件から配線の端部を特定し、前記端部の前記セグメントから順に削除する縮退加工処理を前記端部が無くなるまで反復する縮退加工処理手段と、
前記縮退加工処理が施された前記分岐配線の前記配線データから、ループ配線箇所を、前記配線が平面的に閉じているホール図形として検出する検出手段と、
前記ホール図形を前記配線配置情報の表示画面上に識別可能に表示する表示手段と、
を含むことを特徴とする配線配置情報検証装置。
【請求項６】
請求項５記載の配線配置情報検証装置において、
前記検出手段は、前記ホール図形のエラー内容を、少なくとも、（１）パッド分岐元配線間のショート、（２）単層配線で構成されるループ、（３）多層配線で構成されるループ、（４）ガードリング、のいずれかに区別して検出ことを特徴とする配線配置情報検証装置。
【請求項７】
請求項５記載の配線配置情報検証装置において、
前記検出手段は、周辺長が所定の長さ以上の前記ホール図形を選択することで、スリット配線等のノイズを除外することを特徴とする配線配置情報検証装置。
【請求項８】
請求項５記載の配線配置情報検証装置において、
前記準備処理手段は、電源配線の配線配置情報において、ＷＥＬＬ層のピックアップ構造の有無により前記電源配線を自動的に識別することで、事前のネット指定操作を必要とすることなく、前記電源配線を対象とした配線配置情報の検証を実行することを特徴とする配線配置情報検証装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線配置情報検証方法および配線配置情報検証装置に関する。
【背景技術】
【０００２】
半導体集積回路の高周波数化、低電力化、微細化が進み、マスクレイアウト等の配線配置の設計におけるチップ内配線の引き回しに起因する回路動作への影響が顕在化している。
【０００３】
特にアナログ回路や、デジタル回路とアナログ回路が混在した混成回路においては、配線間のクロストーク（伝送線間の相互干渉）や配線の経路に留意したレイアウト設計をする必要がある。
【０００４】
その中で接地（ＧＮＤ）等の電源配線については、回路ブロック間のノイズの回り込みや基準電圧の変動などの悪影響を避けるために、後述の図７のようなパッド元から回路ブロック別に配線を分岐する１点アースなどのマスクレイアウト方法が用いられる。
【０００５】
チップ面積の制約から一部の配線は途中まで共通配線を用いる場合もあるが、いずれにせよ電流経路に配慮した枝分かれ構造の分岐配線を施している。
この分岐配線が他の分岐先の系統の配線とショートしている場合は、上記の電流経路に配慮した配線が損なわれ、前述した回路ブロック間のノイズの回り込みや基準電圧の変動などの原因と成り得るため、分岐配線の検証が必要である。
【０００６】
しかしながら、一般的にマスクレイアウト検証に用いられるＤＲＣ（Ｄｅｓｉｇｎ  Ｒｕｌｅ  Ｃｈｅｃｋ  デザインルールチェック）／ＬＶＳ（Ｌａｙｏｕｔ  Ｖｅｒｓｕｓ  Ｓｃｈｅｍａｔｉｃ：回路図照合）等のマスク検証環境においては、通常、分岐配線は同一のネットであるため、当該分岐配線に対する上記のような確認を行うための検出手段がない。
【０００７】
このため、これら分岐配線の引き回しの検証については、これまでマスクレイアウト図面の目視等による確認で行なわれていた。
しかしながら、人手による目視確認では、時間がかかるうえにケアレスミスにより見落としてしまう可能性がある。
【０００８】
また、一般にノイズの影響を検証する方法として、配線の寄生ＬＲＣ等を抽出しネットリストに反映する寄生シミュレーションの適用がある。前記寄生シミュレーションによって配線の電流経路影響による電流の回りこみなどを検知できる場合もあるが、シミュレーション結果の特性に表れる要因は様々であり、シミュレーション結果の解析と原因箇所の特定には設計者の熟練した知見と相当な時間を要する。
【０００９】
また、特許文献１には、要素回路ブロックに対する電源配線の分岐を検証するために、等電位追跡により分岐配線元のネットの分割と導体図形の所属するネットのリストを作成し、複数の分岐ネットに所属する導体図形の有無によって分岐配線間のショートを判定する方法が提案されている。
【００１０】
しかしながら、上述のようにチップ面積の制約から全ての回路ブロックに対してパッド元から配線を分岐して供給できない場合には、途中まで共通配線とすることも多く、この場合は特許文献１のパッド元からの分岐配線単位での検出は、接続先に至る全ての分岐配線についてまで検証することは困難である。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−１１８３４８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
従って、パッドからの分岐配線元に限らず、配線の末端までの経路を対象に分岐配線間のショート、すなわち配線の分岐が損なわれている可能性のある箇所を検出する方法が求められている。
【００１３】
そこで、あらゆる箇所の分岐配線間のショートを検出する方法として、配線のループ構成（ループ配線）を検出すること、例えばＤＲＣ等のマスク検証ツールが備える、平面図形領域のジオメトリ演算（平面図形のＡＮＤ／ＯＲ、サイジング、図形関係選択などの幾何学演算）によって、図１のように配線ＭＥＴによってホール図形ＨＯＬＥが構成される部位を検出する方法が考えられる。図１は配線ループと識別されるマスクレイアウト図の具体例を示す概念図である。
【００１４】
一つの配線層だけを考える場合は、ホール図形と配線のループが１対１であることが確定するため、検出は容易であるが、多層配線においては、信号線に並走するシールド配線などによるブリッジ（配線の交差）が数多く存在し、これにより上記方法では多数の擬似ホール（実際にはループ配線ではないが平面的には閉じている領域）が検出されてしまうことが技術的課題であった。
【００１５】
図２は多層配線における擬似ループを示すマスクレイアウトの具体的な構成を示す概念図である。この図２の場合では、配線によって平面的に閉じている領域としてホール図形Ｈ０１，Ｈ０２，Ｈ０３の３つを検出する。しかし、この中でホール図形Ｈ０１およびホール図形Ｈ０２は配線が交差する領域７０２ではビア７０１による接続がないため擬似ホールであり、実際にループ配線となっているのはホール図形Ｈ０３だけである。
【００１６】
本発明の目的は、半導体集積回路の製造工程等におけるマスクレイアウト等の配線配置情報において、配線のループを効率良く検証可能なマスクレイアウト検証技術を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の第１の観点は、単層配線または多層配線の配線配置情報を検証する配線配置情報検証方法であって、
前記配線配置情報に含まれる個々の分岐配線を矩形状のセグメントに分割するステップと、
個々の前記セグメントの隣接関係の判定条件から配線の端部を特定し、前記端部の前記セグメントから順に削除する縮退加工処理を反復することで、前記分岐配線におけるループ配線箇所を、前記配線が平面的に閉じているホール図形として検出するステップと、
前記ホール図形を前記配線配置情報の表示画面上に識別可能に表示するステップと、
を含む配線配置情報検証方法を提供する。
【００１８】
本発明の第２の観点は、単層配線または多層配線の配線配置情報を検証する配線配置情報検証装置であって、
前記配線配置情報から検証対象の分岐配線の配線データを抽出する準備処理手段と、
前記分岐配線を矩形状のセグメントに分割し、個々の前記セグメントの隣接関係の判定条件から配線の端部を特定し、前記端部の前記セグメントから順に削除する縮退加工処理を前記端部が無くなるまで反復する縮退加工処理手段と、
前記縮退加工処理が施された前記分岐配線の前記配線データから、ループ配線箇所を、前記配線が平面的に閉じているホール図形として検出する検出手段と、
前記ホール図形を前記配線配置情報の表示画面上に識別可能に表示する表示手段と、
を含む配線配置情報検証装置を提供する。
【発明の効果】
【００１９】
本発明によれば、半導体集積回路の製造工程等におけるマスクレイアウト等の配線配置情報において、配線のループを効率良く検証可能なマスクレイアウト検証技術を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】配線ループと識別されるマスクレイアウト図の具体例を示す概念図である。
【図２】多層配線における擬似ループを示すマスクレイアウトの具体的な構成を示す概念図である。
【図３】本発明の一実施の形態である配線配置情報検証方法を実施する配線配置情報検証装置を示す概念図である。
【図４】本発明の一実施の形態である配線配置情報検証方法における配線セグメント分割／端部縮処理のアルゴリズムの一例を示すフローチャートである。
【図５】本発明の一実施の形態である配線配置情報検証方法における配線セグメント分割／端部縮退処理における端部判定条件の一例を示す概念図である。
【図６】本発明の一実施の形態である配線配置情報検証方法における配線セグメント分割／端部縮退処理における端部条件を満たす図形の一例を示す概念図である。
【図７】本発明の一実施の形態である配線配置情報検証方法の端部条件を例外的に満たさない図形の一例を示す概念図である。
【図８】本発明の一実施の形態である配線配置情報検証方法における配線セグメント分割／端部縮退処理の推移の一例を工程順に例示した概念図である。
【図９】本発明の他の実施の形態である配線配置情報検証方法を実施する配線配置情報検証装置を示す概念図である。
【図１０】本発明の他の実施の形態である配線配置情報検証方法におけるホール図形のエラータイプの分類の一例を示す説明図である。
【図１１】本発明の他の実施の形態である配線配置情報検証方法において、図１０の各エラータイプに該当するホール図形の一例を示す概念図である。
【図１２】本発明の他の実施の形態である配線配置情報検証方法において用いられる操作画面の一例を示す概念図である。
【図１３】ガードリングと識別されるマスクレイアウト図の一例を示す概念図である。
【図１４】本発明の他の実施の形態である配線配置情報検証方法における電源配線の自動識別について説明するための半導体デバイスの一例を示すレイアウト断面図である。
【図１５】太幅配線に施されるスリットの例を示すマスクレイアウト図である。
【発明を実施するための形態】
【００２１】
本実施の形態では、一態様として、マスクレイアウトにおいて、分岐配線毎に矩形状のセグメントに分割し、各セグメントの隣接関係の判定条件から配線の端部を特定し、配線の末端から縮退加工処理を繰り返し行うことで、真のループ配線箇所のみ検出可能とする。
【００２２】
また、マスクレイアウトで多用されるガードリングやスリット配線等のノイズの除外、検証対象として優先度の高い電源配線の自動識別等も可能とする。
具体的には、第１の態様として、検証対象として指定したマスクレイアウトの配線データをパッド部の分岐元から分離し、分岐配線毎に配線を矩形状のセグメントに分割し、各セグメントの隣接関係から配線の端部を検出し、配線を末端から削除していく縮退加工処理を実施し、前記配線の縮退処理を行ったデータに対して、マスク検証ツールが備える図形のジオメトリ演算によって、配線によってホール（平面的に閉じた領域）が構成される部位を検出し、その部位を配線分岐先でのショートが疑われる箇所としてマスクレイアウトデータ表示上にエラー出力として強調表示する。
【００２３】
本実施の形態の第２態様では、上述の第１態様で検出したエラー部位について、各ホール図形を構成する要素（配線層が単層であるか多層であるか、ガードリングであるか、パッド分岐元への接触があるかなど）によってエラーを層別して、マスクレイアウトデータの表示上にエラー図形を強調表示する。
【００２４】
後述のガードリングのように、マスクレイアウト上には意図的に作成された配線ループが存在するが、エラー出力時に識別できるようにすることで、検証結果を効率よく確認することができる。
【００２５】
本実施の形態の第３態様では、上述の第１態様において、常に検証対象となる電源配線を対象とした検証において、例えば、ＷＥＬＬ層のピックアップ構造の有無により電源配線を自動的に識別し、事前のネット指定を不要とする。
【００２６】
本実施の形態の第４態様では、上述の第１態様の出力する結果について、任意に指定したループの周辺長でエラー表示をフィルタすることで、周辺長が小さいスリット配線等のノイズを除外して確認対象を絞り込み、確認作業を容易にする。
【００２７】
以下、図面を参照しながら、本発明の実施の形態について詳細に説明する。
（実施の形態１）
図３は、本発明の一実施の形態である配線配置情報検証方法を実施する配線配置情報検証装置を示す概念図である。
【００２８】
図４は、本発明の一実施の形態である配線配置情報検証方法における配線セグメント分割／端部縮処理のアルゴリズムの一例を示すフローチャートである。
図５は、本発明の一実施の形態である配線配置情報検証方法における配線セグメント分割／端部縮退処理における端部判定条件の一例を示す概念図である。
【００２９】
図６は、本発明の一実施の形態である配線配置情報検証方法における配線セグメント分割／端部縮退処理における端部条件を満たす図形の一例を示す概念図である。
図７は、本発明の一実施の形態である配線配置情報検証方法の端部条件を例外的に満たさない図形の一例を示す概念図である。
【００３０】
図８は、本発明の一実施の形態である配線配置情報検証方法における配線セグメント分割／端部縮退処理の推移の一例を工程順に例示した概念図である。
本実施の形態では、配線配置情報検証方法および配線配置情報検証装置の一例として、マスクレイアウト検証方法およびマスクレイアウト検証装置１００に適用した場合を例示する。
【００３１】
本実施の形態のマスクレイアウト検証装置１００は、チェック対象ネット選択手段１０１、分岐配線分離／接続情報抽出部１０２（準備処理手段）、対象図形抽出部１０３（準備処理手段）、配線セグメント分割／端部縮退部１０４（縮退加工処理手段）、ホール図形（ループ配線）検出部１０５（検出手段）、ループ配線エラー表示部１０６（表示手段）、端部判定条件テーブル１１０を備えている。
【００３２】
この端部判定条件テーブル１１０は、条件番号１１１、隣接セグメント有無情報１１２、ｖｉａ接触有無情報１１３、付加条件１１４、の各フィールドからなる。
本実施の形態のマスクレイアウト検証装置１００は、ＣＰＵ、記憶装置、キーボードやポインティングデバイス（マウス）等の入力装置、表示装置、ネットワークインタフェース等を備えたコンピュータシステムで構成され、チェック対象ネット選択手段１０１〜ループ配線エラー表示部１０６は、コンピュータを制御する制御プログラムとして実装することができる。
【００３３】
具体的には、一例として、チェック対象ネット選択手段１０１〜ループ配線エラー表示部１０６は、後述のように、各種の半導体集積回路のマスク設計／検証プログラムのユーザ定義関数やマクロプログラムとして実装することができる。
【００３４】
端部判定条件テーブル１１０は、マスクレイアウト検証装置１００の図示しない記憶装置に格納され、必要に応じて配線セグメント分割／端部縮退部１０４からアクセスされる。
【００３５】
同様に、後述のチップレイアウトデータＤＡＴ１、配線接続抽出データＤＡＴ２、配線データＤＡＴ３（配線配置情報）、縮退加工配線データＤＡＴ４は、マスクレイアウト検証装置１００の記憶装置に格納されて、チェック対象ネット選択手段１０１〜ループ配線エラー表示部１０６からアクセスされる。
【００３６】
なお、チップレイアウトデータＤＡＴ１は、所望のデータベースから情報ネットワークを経由してマスクレイアウト検証装置１００がアクセスするようにしてもよい。
分岐配線分離／接続情報抽出部１０２は、オリジナルのチップレイアウトデータＤＡＴ１からパッド・配線層・ビア層のみの接続情報を抽出し、図７に例示される、パッド開口部３０３を有するパッド元の分岐配線元領域３０２からの分岐配線３０１を分離したうえで配線図形と共にネット情報を付加した配線接続抽出データＤＡＴ２を出力する。
【００３７】
すなわち、図７の分岐配線元領域３０２の分岐配線３０１は、実施の形態である配線配置情報検証方法の端部条件を例外的に満たさない図形を示し、当該図形を除外した配線接続抽出データＤＡＴ２を処理対象とする。
【００３８】
チップレイアウトデータＤＡＴ１からの接続情報の抽出を行う分岐配線分離／接続情報抽出部１０２は、例えば市販のマスク検証ツールが備える接続情報抽出機能（例えばＣａｄｅｎｃｅ社のＤｉｖａ／Ａｓｓｕｒａに備わるＥｘｔｒａｃｔｏｒなど）を用いて構成することができる。
【００３９】
キーボードやポインティング等のチェック対象ネット選択手段１０１によって、チップレイアウトデータＤＡＴ１上の任意の配線のネットをユーザに指定させる。配線のネット指定は、レイアウト表示上から視覚的に指定した座標からネットを得てもよいし、ネット名の一覧から選択する形でもよい。
【００４０】
対象図形抽出部１０３では、配線接続抽出データＤＡＴ２のうちチェック対象ネット選択手段１０１で指定されたネットと同じネット情報を有する配線図形のみを、選択ネットの配線データＤＡＴ３に出力する。
【００４１】
配線セグメント分割／端部縮退部１０４では、配線データＤＡＴ３に対して矩形セグメント分割を施したうえで、各セグメントの隣接関係から配線の端部を識別し、後述の端部配線の縮退加工アルゴリズムに基づいて、端部のセグメントから削除していく配線の縮退加工を行い、縮退加工配線データＤＡＴ４を出力する。
【００４２】
上述のようにして得られた端部縮退加工後の縮退加工配線データＤＡＴ４に対し、ホール図形（ループ配線）検出部１０５により、ホール図形の検出とエラー出力を行う。ホール図形の検出を行うホール図形（ループ配線）検出部１０５は、例えば、マスク検証ツールが備える組み込み関数を用いて構成できる。
【００４３】
ループ配線エラー表示部１０６は、ホール図形とメッセージを対にして、オリジナルのレイアウトデータ（上述のチップレイアウトデータＤＡＴ１）上に強調表示させる。
また、ループ配線エラー表示部１０６は、メッセージと共に各エラー図形を拡大表示することで個々のエラーの確認を容易にする機能を備える。
【００４４】
以降、チェック対象ネット選択手段１０１によって、配線ネットを配線接続抽出データＤＡＴ２上から選択し、任意の配線についてチェックを行うことが可能である。
図４のフローチャートを参照して、本実施の形態における配線データの縮退処理部分のアルゴリズムの一例を説明する。
【００４５】
まず、ステップＳ０１で配線データを矩形となる単位のセグメントに分割処理を施す。これはマスク検証ツールの機能である図形のジオメトリ演算を用いてもよいし、データベースの座標を用いた専用のプログラム処理で構成してもよい。
【００４６】
ステップＳ０３では、各セグメントについて、接触するビアあるいは配線セグメントを取得する。
ステップＳ０４では、図７の分岐配線３０１のセグメントのようにパッド部の分岐配線元の領域に接する場合は、配線端部の扱いとせず、次のステップＳ０５〜ステップＳ０７をスキップする。すなわち、配線分岐元領域に接する場合は、後述の端部判定条件１〜１１に関わらず端部ではないと判定する
ステップＳ０５では、セグメントが配線の端部であるかどうか、すなわち配線セグメントが縮退可能となる後述の端部判定条件１〜１１の各条件について判定する。
【００４７】
この判定には、図５に例示される端部判定条件テーブル１１０の情報が用いられる。また、図６には、図５に例示される端部判定条件１〜端部判定条件１１の端部判定条件に該当する図形例が示されている。
【００４８】
図６の図形例（ａ）は図５の端部判定条件テーブル１１０の端部判定条件１の孤立したセグメント２０１の例、図形例（ｂ）は端部判定条件２，３（ｖｉａ接触有無情報１１３において上層・下層いずれかのビアが接触し、且つ隣接セグメント有無情報１１２において配線セグメントの隣接がない場合）のセグメント２０１，２０２の例、図形例（ｃ）は端部判定条件４〜７（ｖｉａ接触有無情報１１３におけるビアの接触がなく、隣接セグメント有無情報１１２における上下左右いずれか１方のみ隣接するセグメント２０２がある場合）の例である。
【００４９】
また、図６の図形例（ｄ）は図５の端部判定条件８〜１１（隣接セグメント有無情報１１２において、４方向の隣り合う２辺に隣接するセグメント２０２がある）の例であるが、対象セグメントを削除しても配線領域が分断されないことを保証するために、付加条件１１４において、隣接図形の点対称領域に配線セグメント２０３があることとする付加条件Ｃ１が必要となる。
【００５０】
ステップＳ０５で対象セグメントが端部判定条件を満たした場合、ステップＳ０６で対象図形を削除する。端部判定条件２，３の場合には接触するビアも削除する。
ステップＳ０７では、ステップＳ０５での判定に用いたステップＳ０３で得た接触する図形（セグメント２０２）を次の処理対象リストに保存し、次の処理ループにおける処理対象とすることで、端部縮退加工を効率よく処理することができる。
【００５１】
これらを全ての配線層について行い、端部図形の削除がなくなるまで繰り返す。最終的にループを構成する配線データと分岐配線元領域のみが残る。
本実施の形態においては、図３の分岐配線分離／接続情報抽出部１０２、配線セグメント分割／端部縮退部１０４の配線セグメント分割部（図４におけるステップＳ０１）、ホール図形（ループ配線）検出部１０５の処理には、マスク検証ツールが備える接続情報抽出およびジオメトリ演算の機能を用いることができる。
【００５２】
図８は、図４に例示されたアルゴリズムにより配線データの縮退加工処理がどのように遷移していくかを示している。
図８のｓｔｅｐ−１〜８の各状態は、図４のステップＳ０２の処理単位毎の状態を示している。ｓｔｅｐ−１の凡例のＭ１，Ｍ２，ＶＩＡ１において、Ｍ１は第１金属配線層、Ｍ２は第２金属配線層、ＶＩＡ１はＭ１−Ｍ２間のビア層、を示す。
【００５３】
また、図４のステップＳ０２において、配線［Ｎ］のＮは、配線層の層数を示し、例えば、４層配線の場合には、Ｎ＝１〜４の各配線層が順次処理対象となることを示している。
【００５４】
ｓｔｅｐ−１の状態においてホール図形はＨ０１，Ｈ０２，Ｈ０３の３つあるが、ホール図形Ｈ０１およびホール図形Ｈ０２は擬似ホールである。
本実施の形態の図４のアルゴリズムによれば、図８のｓｔｅｐ−１において、図５の端部判定条件に該当する配線セグメントは、セグメント４０１（端部判定条件４），４０２（端部判定条件５），４０３（端部判定条件７）であり、削除対象となる。前記セグメントは削除され、Ｓｔｅｐ２の状態となる。
【００５５】
Ｓｔｅｐ−２では、前記セグメント４０１，４０２，４０３に隣接するセグメント４０４，４０５が図４のステップＳ０７において次の処理対象となる。ｓｔｅｐ−２での端部判定によって、セグメント４０４（端部判定条件７）が削除対象となり、隣接するセグメント４０６が次処理対象になる。セグメント４０５は端部判定条件のいずれにも該当しないので端部とは判定されない。
【００５６】
以下同様に、
ｓｔｅｐ−３：端部…セグメント４０６（端部判定条件７）、次処理…セグメント４０７，４０８（Ｍ２層）、
ｓｔｅｐ−４：端部…セグメント４０７（端部判定条件５），４０８（端部判定条件２）、次処理…セグメント４０９，４１０（Ｍ１層）、
ｓｔｅｐ−５：端部…セグメント４０９（端部判定条件５）、次処理…セグメント４１１，４１２（Ｍ２層）、
ｓｔｅｐ−６：端部…セグメント４１２（端部判定条件２）、次処理…セグメント４１３（Ｍ１層）、
ｓｔｅｐ−７：端部…セグメント４１３（端部判定条件７）、次処理…セグメント４１４、
のように推移する。
【００５７】
ｓｔｅｐ−８において、セグメント４１４は分岐配線元領域３０２に接する（図４のステップＳ０４において端部判定条件を満たす）ので端部ではないと判定する。
端部図形の削除がなくなり、図４のステップＳ０８の条件分岐によって縮退処理が終了する。
【００５８】
このように図８に示した処理例では、ｓｔｅｐ−１からｓｔｅｐ−８の８ステップで端部縮退処理が完了する。初期状態ではＨ０１，Ｈ０２，Ｈ０３の３つのホール図形があったものが、配線の端部縮退を完了した最終ステップにはホール図形Ｈ０３（ループ配線箇所）のみが残っている状態となる。このホール図形Ｈ０３の領域は、ホール図形検出部において配線ループとして検出される。
【００５９】
このように、本実施の形態１においては、配線のホールの検出の前に配線端部の縮退加工処理を行うことで、信号線に並走するシールド配線等による配線間のブリッジが取り払われ、擬似的な配線のループがノイズとして検出されるエラーがなくなり、真のホール図形（配線のループ）を検出することで、検出精度が向上するとともに、検出結果の確認が容易になる。
【００６０】
この結果、配線のループに起因する、ノイズの回り込みや基準電圧の変動などの悪影響の要因となりうる電源配線の分岐配線間のショートの検出や確認を短時間で行うことができ、半導体デバイスの製造工程におけるマスクレイアウトの設計工程の精度や効率が向上し、製品歩留りの向上、製造原価の低減を実現できる。
【００６１】
すなわち、本実施の形態によれば、例えば、半導体集積回路の製造工程等におけるマスクレイアウト等の配線配置情報において、配線のループを効率良く検証可能なマスクレイアウト検証技術を提供することができる。
【００６２】
（実施の形態２）
図９は、本発明の他の実施の形態である配線配置情報検証方法を実施する配線配置情報検証装置を示す概念図である。
図１０は、本発明の他の実施の形態である配線配置情報検証方法におけるホール図形のエラータイプの分類の一例を示す説明図である。
【００６３】
図１１は、本発明の他の実施の形態である配線配置情報検証方法において、図１０の各エラータイプに該当するホール図形の一例を示す概念図である。
図１２は、本発明の他の実施の形態である配線配置情報検証方法において用いられる操作画面の一例を示す概念図である。
【００６４】
以下の本実施の形態２では、配線配置情報検証装置としてマスクレイアウト検証装置に適用した場合を例示する。なお、本実施の形態２のマスクレイアウト検証装置１００Ａでは、上述の実施の形態１のマスクレイアウト検証装置１００に対する付加機能の部分についてのみ説明し、共通な部分には同一の符号を付して重複した説明は割愛する。
【００６５】
以下、本実施の形態２のマスクレイアウト検証装置１００Ａについて説明する。
図９のホール図形（ループ配線）検出部１０５において検出されたホール図形について、ホール図形別エラータイプ判定部１０９（検出手段）において、各ホール図形の外周を構成する要素によって、図１０に例示されるようにエラータイプを判別し、エラーメッセージを分けて出力する。
【００６６】
本実施の形態のホール図形別エラータイプ判定部１０９においては、エラータイプは、ホール図形毎に、ホール図形と接している周囲の配線層および領域の種類によって判別を行う。図１１に各エラータイプに該当するホール図形の例を示す。
【００６７】
分岐配線元領域３０２に接するホール図形８０１は他の条件によらずｔｙｐｅ−Ａ（分岐配線間のショート）と判別する。周囲を一定の密度のＣＯＮＴ（ＷＥＬＬ層と接続されるコンタクト）および最下層の配線層（Ｍ１）で囲まれているホール図形８０４をｔｙｐｅ−Ｄ（ガードリング）と判別する。
【００６８】
図１３はガードリングと識別されるマスクレイアウト図の一例を示す概念図である。本実施の形態の場合、ホール図形ＨＯＬＥの周辺に接地用コンタクトＣＯＮＴが一定の密度で存在する場合にガードリングとして判別する。
【００６９】
ｔｙｐｅ−Ａおよびｔｙｐｅ−Ｄの条件を満たさない、単一の種類の配線層と接するホール図形８０２をｔｙｐｅ−Ｂ、複数の配線層と接するホール図形８０３をｔｙｐｅ−Ｃと判別する。
【００７０】
ループ配線エラー表示部１０６では、前記エラーメッセージ別に分類して表示できる機能を備える。
上記判別条件で判別されたエラーマーク図形に、エラータイプに応じたメッセージを属性として付加する。
【００７１】
本実施の形態のループ配線エラー表示部１０６では各エラーマーク図形に与えたメッセージ属性からメッセージ内容を読み取り、同じメッセージのエラーマーク図形毎にグループ分けした図形のリストを作成する。
【００７２】
図１２に、本実施の形態２のマスクレイアウト検証装置１００Ａにおいて、エラータイプ別にホール図形を確認するためのユーザインターフェースとしての操作画面９００の一例を示す。
【００７３】
この操作画面９００では、コンボボックス９０１から確認したいエラータイプの選択をユーザから受け付けて、ユーザが、Ｎｅｘｔボタン９０２を押下すると、レイアウトデータ上に選択したエラータイプの図形のリストから最初のエラーマーク図形にズームし、強調表示する。
【００７４】
ユーザは、続けてＮｅｘｔボタン９０２を押下していくことで、選択したエラータイプのエラーマーク図形を１つずつ順番に確認することができる。Ｐｒｅｖｉｏｕｓボタン９０３を押下するとエラーマーク図形の表示を１つ戻すことができる。Ａｌｌボタン９０４を押下すると選択したエラータイプのエラーマーク図形全てを強調表示する。
【００７５】
本実施の形態のマスクレイアウト検証装置１００Ａでは、以上のような操作画面９００の表示機能を備えることで個々のエラーの確認が容易となる。このように、本実施の形態２のマスクレイアウト検証装置１００Ａにおいては、上述の実施の形態１の効果に加えて、さらに、以下の効果が得られる。
【００７６】
すなわち、操作画面９００の表示において、エラーが分類され内容毎にメッセージが付与されていることで、ユーザ（利用者）のホール図形の確認時の理解を助けると共に、ガードリングなどの、通常は確認の優先度が低いホール図形（配線のループ）を区別していることで確認作業を容易にできる利点がある。
【００７７】
（実施の形態３）
次に、上述の実施の形態１の変形例としての実施の形態３について説明する。
この実施の形態３では、マスクレイアウト検証装置１００において、電源配線ネット抽出部１０７（準備処理手段）では、パッド、配線層に加え、ＷＥＬＬ層に至るまでの接続抽出を行い、ＷＥＬＬ層のネットを持つ配線を電源配線として自動的に識別する。
【００７８】
分岐配線分離／接続情報抽出部１０２は、上述の実施の形態１と全く同様に配線情報のみを対象とする。
対象図形抽出部１０３は、初回の処理においては、電源配線ネット抽出部１０７で識別した電源配線を対象としてループ配線エラー表示部１０６まで処理を進める。その結果、初回の処理においては、自動認識された電源配線についての配線ループチェックの結果が出力される。
【００７９】
図１４は、本実施の形態３における電源配線の自動識別について説明するための半導体デバイスの一例を示すレイアウト断面図である。
この図１４の例では、半導体デバイスの基板５００には、複数の絶縁膜５０７、絶縁膜５０８を介して、複数の配線５０４（最下層の金属配線ＭＥＴ１）、パッド配線５０６が多層に設けられている。
【００８０】
また、基板５００には、デバイスの下地を形成する深い拡散層であり、例えばＰＷＥＬＬからなるＷＥＬＬ層５０１が設けられ、このＷＥＬＬ層５０１には、導電性の高濃度のドープ領域（Ｐ＋領域）からなるピックアップ構造５０２が形成されている。
【００８１】
このピックアップ構造５０２（Ｐ＋領域）は、絶縁膜５０７を貫通して形成されたコンタクトホールおよび当該コンタクトホールに充填された導体からなるピックアップ構造５０３を介して配線５０４（ＭＥＴ１）に電気的に接続されている。
【００８２】
さらに、配線５０４は、絶縁膜５０８を貫通して設けられたスルーホールおよび当該スルーホールに充填された導体からなるピックアップ構造５０５を介して上側のパッド配線５０６（ＭＥＴ２）に電気的に接続されている。
【００８３】
そして、本実施の形態３の場合、電源配線ネット抽出部１０７は、常に検証対象となる電源配線を対象とした検証について、図１４に例示される、パッド配線５０６から深部のＷＥＬＬ層５０１に至るまでのピックアップ構造５０５、ピックアップ構造５０３、ピックアップ構造５０２等の接続情報を抽出し、ＷＥＬＬ層５０１のピックアップ構造５０２およびピックアップ構造５０３の有無により電源配線を自動的に識別し、チェック対象ネット選択手段１０１による事前のネット指定を不要とする。
【００８４】
このように、本実施の形態３のマスクレイアウト検証装置１００においては、上述の実施の形態１の効果の他に、通常検証の対象となる電源配線を自動で識別するため、事前に配線ネットを指定する手間がなくなり、利用者の操作が簡略化され、作業負担を軽減できるとともに、電源配線を対象とした配線ループのチェックの指定漏れを確実に防止できる効果がある。
【００８５】
（実施の形態４）
以下、上述の実施の形態２の変形例である実施の形態４について説明する。
図１５は太幅配線に施されるスリットの例を示すマスクレイアウト図である。
この図１５に例示されるように、マスクレイアウトの配線には、例えば、太幅の配線ＭＥＴに対して応力緩和のために施されるスリット６０１等のように、設計段階で意図的にホールが大量に配置される場合も多いため、そのままでは、検出箇所が非常に多くなってしまうことが考えられる。
【００８６】
そこで、この実施の形態４のマスクレイアウト検証装置１００Ａの場合には、上述の実施の形態２の図９に例示したホール図形周辺長表示フィルタ設定手段１０８によって数値で指定したホール図形の周辺長に満たないホール図形の表示を隠すフィルタ機能を備える。
【００８７】
各ホール図形には図形の表示／非表示を示すデータ表示属性を用意し、データ表示属性に応じた表示／非表示を行う。
図９のホール図形周辺長表示フィルタ設定手段１０８において、周辺長の設定が与えられると、各ホール図形を構成するデータが持つ頂点座標のリストから辺の長さを積算して周辺長を求め、指定された周辺長と比較を行う。
【００８８】
そして、指定された周辺長の値に満たないホール図形は非表示に、周辺長が指定値以上のホール図形は表示に、それぞれデータ表示属性を変更する。
これにより、オリジナルのホール図形を保持しつつ、確認時にフィルタ値を任意に変更して再表示させることが可能であり、スリットのような意図的なホールを除き、ノイズを減らして、エラーのホール図形の表示数を抑えることができる。
【００８９】
この結果、本実施の形態４においては、配線のスリットをフィルタすることで、確認の対象となるホール図形の数が減少し、エラーの確認作業が容易になる効果が得られる。
以上説明したように、本発明の各実施の形態よれば、半導体集積回路の製造工程等におけるマスクレイアウト等の配線配置情報において、配線のループを効率良く検証可能なマスクレイアウト検証技術を提供することができる。
【００９０】
なお、本発明は、上述の実施の形態に例示した構成に限らず、その趣旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、マスクレイアウトの検証に限らず、一般のプリント基板等の回路パターンの検証にも適用することができる。
【００９１】
（付記１）
一層配線または多層配線のマスクレイアウトにおいて、パッドからの分岐配線を識別・分割した配線データから配線の接続情報を抽出し、指定した検証対象ネットの配線について作業用データとしてコピーし、配線端部を末端から削除していく縮退加工を施したうえで、物理検証ツールによって配線領域のホール図形（平面的に閉じている領域）を抽出することにより配線のループを検出し、検出したホール図形をエラー出力としてマスクレイアウト表示上に強調表示することを特徴とするマスクレイアウト検証装置。
【００９２】
（付記２）
付記１のマスクレイアウト検証装置において、エラー出力方法において、エラー内容を（１）パッド分岐元配線間のショート、（２）単一配線で構成されるループ、（３）多層配線で構成されるループ、（４）ガードリング、などに層別して出力することで、確認作業を容易とすることを特徴とするマスクレイアウト検証装置。
【００９３】
（付記３）
付記１のマスクレイアウト検証装置において、電源配線を対象とした検証について、電源配線をＷＥＬＬ層のピックアップ構造有無により自動的に識別することで、事前のネット指定無しで電源配線を対象とした検証を実行することを特徴としたマスクレイアウト検証装置。
【００９４】
（付記４）
付記１のマスクレイアウト検証装置において、出力する結果について、任意に指定したループの周辺長でエラー表示をフィルタすることで確認対象を絞り込み、確認作業を簡単にすることを特徴としたマスクレイアウト検証装置。
【符号の説明】
【００９５】
１００  マスクレイアウト検証装置
１００Ａ  マスクレイアウト検証装置
１０１  チェック対象ネット選択手段
１０２  分岐配線分離および接続情報抽出部
１０３  対象図形抽出部
１０４  配線セグメント分割および端部縮退部
１０５  ホール図形（ループ配線）検出部
１０６  ループ配線エラー表示部
１０７  電源配線ネット抽出部
１０８  ホール図形周辺長表示フィルタ設定部
１０９  ホール図形別エラータイプ判別部
１１０  端部判定条件テーブル
１１１  条件番号
１１２  隣接セグメント有無情報
１１３  ｖｉａ接触有無情報
１１４  付加条件
ＤＡＴ１  オリジナルのチップレイアウトデータ
ＤＡＴ２  配線接続情報抽出データ（チップ全体）
ＤＡＴ３  選択ネットの配線データ
ＤＡＴ４  配線端部の縮退加工後データ
２０１  端部判定条件を満たす配線セグメント領域
２０２  端部と認識された配線セグメント領域に隣接する領域
２０３  端部判定の付加条件Ｃ１を示す領域
３０１  パッド元から分離された配線領域
３０２  パッド元の配線領域（分岐配線元領域）
３０３  パッド開口部
４０１〜４１４  配線端部縮退処理の加工遷移における端部判定処理対象の配線セグメント
Ｈ０１  擬似ホール図形を示す領域例  １
Ｈ０２  擬似ホール図形を示す領域例  ２
Ｈ０３  エラーとして出力されるホール図形を示す領域例
Ｍ１  第１金属配線層
Ｍ２  第２金属配線層
ＶＩＡ１  ビア
５０１  ＰＷＥＬＬ領域
５０２  Ｐ＋領域
５０３  Ｐ＋とＭＥＴ１の接続領域（コンタクト）
５０４  ＭＥＴ１領域（最下層の金属配線）
５０５  ＭＥＴ１とＭＥＴ２の接続領域（ビア）
５０６  ＭＥＴ２領域（２層目の金属配線）
ＭＥＴ  金属配線を示す領域
ＨＯＬＥ  ホール図形を示す領域
ＣＯＮＴ  コンタクトを示す領域
６０１  配線のスリット領域
７０１  多層配線がビアで接続されている領域
７０２  多層配線が交差する領域（ビア接続なし）
８０１  図１０のエラータイプｔｙｐｅ−Ａのホール図形
８０２  図１０のエラータイプｔｙｐｅ−Ｂのホール図形
８０３  図１０のエラータイプｔｙｐｅ−Ｃのホール図形
８０４  図１０のエラータイプｔｙｐｅ−Ｄのホール図形
９０１  エラータイプ選択コンボボックス
９０２  選択エラータイプのエラー図形Ｎｅｘｔ（次表示）ボタン
９０３  選択エラータイプのエラー図形Ｐｒｅｖｉｏｕｓ（前表示）ボタン
９０４  選択エラータイプのエラー図形Ａｌｌ（全表示）ボタン
【図３】
2012123462.tif 000003
【図４】
2012123462.tif 000004
【図９】
2012123462.tif 000005
【図１】
2012123462.tif 000006
【図２】
2012123462.tif 000007
【図５】
2012123462.tif 000008
【図６】
2012123462.tif 000009
【図７】
2012123462.tif 000010
【図８】
2012123462.tif 000011
【図１０】
2012123462.tif 000012
【図１１】
2012123462.tif 000013
【図１２】
2012123462.tif 000014
【図１３】
2012123462.tif 000015
【図１４】
2012123462.tif 000016
【図１５】
2012123462.tif 000017