(57)【要約】【課題】出力電流特性を改善することが可能な差動増幅器を提供すること。【解決手段】ソースが共通に第１電流源に接続されて差動対を構成する第１トランジスタ及び第２トランジスタを含み、第１トランジスタ及び第２トランジスタのゲートに入力される差動入力電圧に応じた出力電流を出力する第１ドライバ回路と、差動入力電圧の上限を第１トランジスタ及び第２トランジスタのオーバードライブ電圧に比例した上限電圧に設定するリミット回路を含み、入力信号に基づいて第１トランジスタ及び第２トランジスタを駆動する第２ドライバ回路と、を備える。【選択図】図９
2012044304.tif 000002
【特許請求の範囲】
【請求項１】
ソースが共通に第１電流源に接続されて差動対を構成する第１トランジスタ及び第２トランジスタを含み、前記第１トランジスタ及び前記第２トランジスタのゲートに入力される差動入力電圧に応じた出力電流を出力する第１ドライバ回路と、
前記差動入力電圧の上限を前記第１トランジスタ及び前記第２トランジスタのオーバードライブ電圧に比例した上限電圧に設定するリミット回路を含み、入力信号に基づいて前記第１トランジスタ及び前記第２トランジスタを駆動する第２ドライバ回路と、
を備えることを特徴とする差動増幅器。
【請求項２】
前記第２ドライバ回路は、
ゲートに前記入力信号が入力され、第２電流源による前記差動入力電圧の上昇、下降を制御する第３トランジスタと、
ゲート及びドレインがグランドに接続され、ソースが第３電流源に接続される第４トランジスタと、
前記差動入力電圧とグランドとの間に接続される第５トランジスタと、
コンデンサと、
前記コンデンサの一端の接続先を、切替制御信号に応じて、前記第４トランジスタと前記第３電流源との接続点と、グランドとの間で切り替える第１スイッチと、
前記コンデンサの他端の接続先を、前記切替制御信号に応じて、前記第５トランジスタのゲートと、グランドとの間で切り替える第２スイッチと、
を備えることを特徴とする請求項１に記載の差動増幅器。
【請求項３】
前記第２ドライバ回路は、
ゲート及びドレインが第４電流源に接続され、ソースがグランドに接続される第６トランジスタと、
ゲートが前記第６トランジスタと前記第４電流源との接続点に接続され、ドレインが第５電流源に接続される第７トランジスタと、
ゲートが前記第７トランジスタのドレインに接続され、ソースがグランドに接続されるとともに、ドレインが前記第７トランジスタのソースに接続されて前記差動入力電圧の出力端子となる第８トランジスタと、
ゲートに前記入力信号が入力されるとともに、ソースが第６電流源に接続され、ドレインが前記差動入力電圧に接続される第９トランジスタと、
を備えることを特徴とする請求項１に記載の差動増幅器。
【請求項４】
前記第２ドライバ回路は、
前記第７トランジスタ、前記第８トランジスタ、前記第９トランジスタのそれぞれと同様に接続される第１０トランジスタ、第１１トランジスタ、第１２トランジスタを備える差動出力ドライバである
ことを特徴とする請求項３に記載の差動増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、差動増幅器に関する。
【背景技術】
【０００２】
図１は、一般的な差動増幅器の一例を示す。図１の差動増幅器は、カレントミラー電流源により生成された電流Ｉｏｕｔの出力先を、入力電圧Ｖｉｐ、Ｖｉｎに応じて出力端子Ｏｕｔｐ、Ｏｕｔｎの間で変更する回路であり、高速の信号伝送等に用いられる。
【０００３】
図２は、図１の差動増幅器の入力電圧−出力電流特性を示す。図２において、左目盛は、入力電圧Ｖｉｐ、Ｖｉｎのオーバードライブ電圧に対する割合を示す。下目盛は、差動入力Ｖｉｎ−Ｖｉｐのオーバードライブ電圧に対する割合を示す。右目盛は、Ｉｏｕｔ＝１ｍＡのときの出力電流Ｉｄｉｆｆ＝Ｉｏｕｔｐ−Ｉｏｕｔｎの値を示す。尚、ここでのオーバードライブ電圧とは、差動対を構成するトランジスタＭ３、Ｍ４のうち一方が遮断領域で、他方が飽和領域である場合に電流Ｉｏｕｔを流しているときのＶｇｓ−Ｖｔｈ（ゲート・ソース間電圧−閾値電圧）の電圧を示す。
【０００４】
図２に示されるように、差動入力Ｖｉｎ−Ｖｉｐに応じて出力電流Ｉｄｉｆｆは変化する。入力電圧Ｖｉｐ、Ｖｉｎにオーバードライブ電圧分の差があれば、出力電流Ｉｄｉｆｆはどちらか一方の出力端子から全て出力されることになる。
【０００５】
図３は、従来回路の一例として、図１の差動増幅器において、インバータＩＮＶ１、ＩＮＶ２を用いてドライバ出力を切り替える場合の回路構成を示す。図３の回路構成の場合、入力電圧Ｖｉｐ、Ｖｉｎの交差する電圧ＶｃｒｏｓｓによってノードＮ１の電圧は図４に示されるように大きく変化する。これは、たとえ差動対を構成するトランジスタＭ３、Ｍ４が飽和領域を保った状態で入力電圧Ｖｉｐ、Ｖｉｎが交差したとしても、ノードＮ１の電圧はＩｏｕｔｐ＋Ｉｏｕｔｎ＝Ｉｏｕｔとなるように変化するためである。
【０００６】
図５を参照して、ノードＮ１の電圧変動を抑制するための交差電圧Ｖｃｒｏｓｓの値について説明する。図１において、トランジスタＭ３のみがオン状態のときのノードＮ１の電圧（Ｎ１で表す）は、式（１）で与えられる。
【数１】
2012044304.tif 000003
ここで、ＶｔｈｐはトランジスタＭ３の閾値電圧である。また、Ｖｏｄ３はトランジスタＭ３のみがオン状態のときのトランジスタＭ３のオーバードライブ電圧であり、飽和領域におけるドレイン電流に関して式（２）を満たす。
【数２】
2012044304.tif 000004
ここで、μｐはホールの移動度、Ｃｏｘは酸化膜容量、Ｗはチャネル幅、Ｌはチャネル長である。式（２）より、Ｖｏｄ３は式（３）で与えられる。
【数３】
2012044304.tif 000005
【０００７】
また、図１において、トランジスタＭ３、Ｍ４がともにオン状態のときのノードＮ１の電圧（Ｎ１´で表す）は、式（４）で与えられる。
【数４】
2012044304.tif 000006
ここで、Ｖｃｒｏｓｓは入力電圧Ｖｉｐ、Ｖｉｎの交差電圧、ＶｔｈｐはトランジスタＭ３、Ｍ４の閾値電圧である。また、Ｖｏｄ３４はトランジスタＭ３、Ｍ４がともにオン状態のときのトランジスタＭ３、Ｍ４のオーバードライブ電圧である。トランジスタＭ３、Ｍ４のチャネル幅をともにＷとし、両方がオン状態のときはチャネル幅Ｗが２倍になると考えると、Ｖｏｄ３４は飽和領域におけるドレイン電流に関して式（５）を満たす。
【数５】
2012044304.tif 000007
式（５）より、Ｖｏｄ３４は式（６）で与えられる。
【数６】
2012044304.tif 000008
式（３）、式（６）より、式（７）が得られる。
【数７】
2012044304.tif 000009
式（４）、式（７）より、式（８）が得られる。
【数８】
2012044304.tif 000010
【０００８】
差動対を構成するトランジスタＭ３、Ｍ４の片側のみがオン状態のときと両側がオン状態のときとでノードＮ１の電圧が等しくなるには、式（１）のＮ１と式（８）のＮ１´とが等しくなればよい。したがって、式（１）、式（８）より、式（９）が得られる。
【数９】
2012044304.tif 000011
故に、そのときのＶｃｒｏｓｓは式（１０）で与えられる。
【数１０】
2012044304.tif 000012
式（１０）より、交差電圧Ｖｃｒｏｓｓを０．３×Ｖｏｄ３程度に設定することで、ノードＮ１の電圧変動を抑制することができる（図５参照）。
【０００９】
しかしながら、トランジスタのオーバードライブ電圧は温度に依存するため、交差電圧Ｖｃｒｏｓｓを０．３×Ｖｏｄ３に維持することができない。そのため、ノードＮ１の電圧が変動してしまう。図１においてノードＮ１の電圧が変化すると、ノードＮ１部にある寄生容量に充放電電流が必要となり、Ｉｏｕｔが変化する。その結果、図６に示されるようにＩｏｕｔｐ、Ｉｏｕｔｎの値は理想値Ｉｄｅａｌ（破線）からずれ、出力電流特性が劣化する。出力電流特性の劣化は、システムにおいて、様々な障害を引き起こす。
【００１０】
図７は、従来回路の他の例として、図１の差動増幅器において、ＰチャネルトランジスタＭ５、Ｍ６によるソースフォロワのリミット回路を有するプリドライバを用いてドライバ出力を切り替える場合の回路構成を示す。図７において、電流源Ｉｒｅｆ１、Ｉｒｅｆ２の電流値の比は、例えばＩｒｅｆ１：Ｉｒｅｆ２＝１：３に設定され、Ｉｒｅｆ１＜Ｉｒｅｆ２とされる。
【００１１】
トランジスタＭ３側の動作について説明する。入力信号ＤｉｐがＬレベルの場合、トランジスタＭ１はオフ状態とされ、トランジスタＭ３のゲートは電流源Ｉｒｅｆ１により充電される。これにより、入力電圧Ｖｉｐが上昇し、その上限はトランジスタＭ５の閾値電圧Ｖｔｈ、オーバードライブ電圧Ｖｏｄ５に基づいてＶｔｈ＋Ｖｏｄ５となる。一方、入力信号ＤｉｐがＨレベルの場合、トランジスタＭ１はオン状態とされ、電流源Ｉｒｅｆ１から電流源Ｉｒｅｆ２へ電流が流れるとともに、Ｉｒｅｆ１＜Ｉｒｅｆ２であるため、トランジスタＭ３のゲートは放電される。これにより、入力電圧Ｖｉｐが下降する。トランジスタＭ４側の動作も同様であり、入力電圧Ｖｉｎの上限はトランジスタＭ６の閾値電圧Ｖｔｈ、オーバードライブ電圧Ｖｏｄ６に基づいてＶｔｈ＋Ｖｏｄ６となる。
【００１２】
図８は、図７の回路構成におけるノードＮ１の電圧変動を示す図である。前述のように、入力電圧Ｖｉｐの上限はＶｔｈ＋Ｖｏｄ５となる。また、図５を参照して説明したように、入力電圧Ｖｉｐ、Ｖｉｎの交差電圧Ｖｃｒｏｓｓは０．３×Ｖｏｄ３とされる。オーバードライブ電圧Ｖｏｄ３とＶｏｄ５とは比例するため、ノードＮ１の電圧変動を抑制することができる。
【００１３】
上記の背景技術に関連して、例えば、特許文献１、２、非特許文献１が開示されている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開平６−２１７２７号公報
【特許文献２】特開２００９−６５６４９号公報
【非特許文献】
【００１５】
【非特許文献１】谷口研二著、「ＣＭＯＳアナログ回路入門」ＣＱ出版社
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、図７の回路構成の場合、入力電圧Ｖｉｐ、Ｖｉｎの交差電圧Ｖｃｒｏｓｓは閾値電圧Ｖｔｈに依存する。図８に示されるように、温度によるＶｔｈの変化ΔＶｔｈに伴って入力電圧Ｖｉｐは例えばＶｉｐ´（破線）のようになり、交差電圧Ｖｃｒｏｓｓが理想値である０．３×Ｖｏｄ３から変化する。そのため、図７の回路構成の場合も、ノードＮ１の電圧がＮ１´（破線）のように変動する。その結果、出力電流特性が劣化する。
【００１７】
本願は、出力電流特性を改善することが可能な差動増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本願に開示されている差動増幅器は、ソースが共通に第１電流源に接続されて差動対を構成する第１トランジスタ及び第２トランジスタを含み、前記第１トランジスタ及び前記第２トランジスタのゲートに入力される差動入力電圧に応じた出力電流を出力する第１ドライバ回路と、前記差動入力電圧の上限を前記第１トランジスタ及び前記第２トランジスタのオーバードライブ電圧に比例した上限電圧に設定するリミット回路を含み、入力信号に基づいて前記第１トランジスタ及び前記第２トランジスタを駆動する第２ドライバ回路と、を備える。
【発明の効果】
【００１９】
開示の差動増幅器によれば、出力電流特性を改善することができる。
【図面の簡単な説明】
【００２０】
【図１】差動増幅器の一例を示す図である。
【図２】図１の差動増幅器の入力電圧−出力電流特性を示す図である。
【図３】従来回路の一例を示す図である。
【図４】図３の回路構成におけるノードＮ１の電圧変動を示す図である。
【図５】ノードＮ１の電圧変動を抑制するための交差電圧を示す図である。
【図６】ノードＮ１の電圧変動が出力電流特性に与える影響を示す図である。
【図７】従来回路の他の例を示す図である。
【図８】図７の回路構成におけるノードＮ１の電圧変動を示す図である。
【図９】実施形態の概要を示す図である。
【図１０】第１実施例を示す図である。
【図１１】第１実施例における各部の電圧を示す図である。
【図１２】第１実施例における入力電圧の交差電圧を示す図である。
【図１３】第２実施例を示す図である。
【図１４】第３実施例を示す図である。
【図１５】第３実施例の変形例を示す図である。
【発明を実施するための形態】
【００２１】
図９は、実施形態の概要を示す。トランジスタＭ３、Ｍ４は、ソースが共通に電流源Ｉｏｕｔに接続されて差動対を構成する。トランジスタＭ３、Ｍ４及び電流源Ｉｏｕｔを含む回路は、トランジスタＭ３、Ｍ４のゲートに入力される入力電圧Ｖｉｎ、Ｖｉｐに応じた出力電流Ｉｄｉｆｆ＝Ｉｏｕｔｐ−Ｉｏｕｔｎを出力する電流出力ドライバである。
【００２２】
図７の従来の回路構成では、入力電圧Ｖｉｐ、Ｖｉｎの上限電圧を決定するパラメータに閾値電圧Ｖｔｈが含まれる。そのため、図８で説明したように、入力電圧Ｖｉｐ、Ｖｉｎの交差電圧Ｖｃｒｏｓｓが閾値電圧Ｖｔｈに依存し、交差電圧Ｖｃｒｏｓｓが理想値である０．３×Ｖｏｄ３から外れることになる。したがって、入力電圧Ｖｉｐ、Ｖｉｎの上限電圧を決定するパラメータから閾値電圧Ｖｔｈを消去することにより、差動対を構成するトランジスタＭ３、Ｍ４のオーバードライブ電圧に比例した上限電圧を得ることができ、交差電圧Ｖｃｒｏｓｓを理想値に維持することができる。
【００２３】
図９に示されるように、本実施形態では、オーバードライブ電圧に依存した上限電圧を与えるリミット回路を搭載したプリドライバ１、２が、入力信号Ｄｉｐ、Ｄｉｎに基づいて、差動対を構成するトランジスタＭ３、Ｍ４を駆動する。プリドライバ１、２によって、トランジスタＭ３、Ｍ４のオーバードライブ電圧に比例して入力電圧Ｖｉｐ、Ｖｉｎの交差電圧Ｖｃｒｏｓｓが変化する構成とする。これにより、交差電圧Ｖｃｒｏｓｓを理想値に維持し、ノードＮ１の電圧変動を抑制する。
【００２４】
図１０は、本実施形態のプリドライバ１、２の第１実施例を示す。第１実施例はシングル出力の実施例であり、図１０の回路構成が図９のプリドライバ１、２のそれぞれに相当する。トランジスタＭ１１、Ｍ１２のソースは、それぞれ電流源Ｉｒｅｆ１２、Ｉｒｅｆ１３に接続される。電流源Ｉｒｅｆ１２、Ｉｒｅｆ１３の電流値は、Ｉｒｅｆ１２＜Ｉｒｅｆ１３とされる。トランジスタＭ１１、Ｍ１２のゲートには、入力信号Ｄｉが入力される。トランジスタＭ１１、Ｍ１２のドレインがトランジスタＭ３、Ｍ４（図９参照）のゲートに入力される入力電圧Ｖｉの出力端子となる。
【００２５】
入力信号ＤｉがＬレベルの場合、トランジスタＭ１１はオン状態、トランジスタＭ１２はオフ状態とされ、電流源Ｉｒｅｆ１２によって入力電圧Ｖｉが上昇する。一方、入力信号ＤｉがＨレベルの場合、トランジスタＭ１１はオフ状態、トランジスタＭ１２はオン状態とされ、電流源Ｉｒｅｆ１３によって入力電圧Ｖｉが下降する。
【００２６】
図１０において破線で囲われた部分がリミット回路である。トランジスタＭ１３はゲート及びドレインがグランドに接続され、ソースが電流源Ｉｒｅｆ１１に接続される。トランジスタＭ１４は入力電圧Ｖｉとグランドとの間に接続される。トランジスタＭ１４のゲートがノードＮ２とされ、トランジスタＭ１３と電流源Ｉｒｅｆ１１との接続点がノードＮ３とされる。スイッチＳＷ１は、コンデンサＣ１の一端の接続先を、クロック信号Ｃｌｋに応じて、ノードＮ３とグランドとの間で切り替える。スイッチＳＷ２は、コンデンサＣ１の他端の接続先を、クロック信号Ｃｌｋに応じて、ノードＮ２とグランドとの間で切り替える。図１０はクロック信号ＣｌｋがＬレベルの場合を示しており、この場合、図１０に示されるように、コンデンサＣ１の一端はノードＮ３に、他端はグランドに接続される。
【００２７】
第１実施例の動作について説明する。尚、ここでは、トランジスタＭ１３、Ｍ１４の閾値電圧はＶｔｈｐで等しいとし、入力信号ＤｉがＬレベルに固定されている場合を例に説明する。図１０において、ノードＮ３の電圧（Ｎ３で表す）は、式（１１）で与えられる。
【数１１】
2012044304.tif 000013
ここで、Ｖｏｄ１３はトランジスタＭ１３のオーバードライブ電圧であり、飽和領域におけるドレイン電流に関して式（１２）を満たす。
【数１２】
2012044304.tif 000014
ここで、（Ｗ／Ｌ）１３はトランジスタＭ１３のサイズ比である。式（１２）より、Ｖｏｄ１３は式（１３）で与えられる。
【数１３】
2012044304.tif 000015
【００２８】
また、トランジスタＭ１４のゲート・ソース間電圧Ｖｇｓ１４は、式（１４）で与えられる。
【数１４】
2012044304.tif 000016
ここで、Ｖｏｄ１４はトランジスタＭ１４のオーバードライブ電圧であり、飽和領域におけるドレイン電流に関して式（１５）を満たす。
【数１５】
2012044304.tif 000017
ここで、（Ｗ／Ｌ）１４はトランジスタＭ１４のサイズ比である。式（１５）より、Ｖｏｄ１４は式（１６）で与えられる。
【数１６】
2012044304.tif 000018
【００２９】
また、図１０において、クロック信号ＣｌｋがＬレベルからＨレベルに変化したときのノードＮ２の電圧（Ｎ２で表す）は、式（１７）で与えられる。
【数１７】
2012044304.tif 000019
【００３０】
入力電圧Ｖｉの上限電圧（Ｖｉで表す）は、式（１８）で与えられる。
【数１８】
2012044304.tif 000020
式（１７）、式（１８）より、式（１９）が得られる。
【数１９】
2012044304.tif 000021
式（１１）、式（１４）、式（１９）より、式（２０）が得られる。
【数２０】
2012044304.tif 000022
式（１３）、式（１６）、式（２０）より、式（２１）が得られる。
【数２１】
2012044304.tif 000023
【００３１】
図１１は、第１実施例における各部の電圧を示す。また、図１２は、第１実施例における入力電圧Ｖｉｐ、Ｖｉｎの交差電圧Ｖｃｒｏｓｓを示す。クロック信号Ｃｌｋの切り替わりに伴って、ノードＮ２の電圧は−Ｎ３に収束する。式（２０）のように、第１実施例では、入力電圧Ｖｉの上限電圧を決定するパラメータから閾値電圧Ｖｔｈｐが消去される。そのため、式（２１）のように、入力電圧Ｖｉは閾値電圧Ｖｔｈｐに依存しなくなり、トランジスタＭ１３、Ｍ１４のオーバードライブ電圧の差Ｖｏｄ１４−Ｖｏｄ１３が入力電圧Ｖｉの上限電圧となる（図１１参照）。
【００３２】
入力電圧Ｖｉｐ、Ｖｉｎの上限電圧がＰチャネルトランジスタのオーバードライブ電圧に比例するため、入力電圧Ｖｉｐ、Ｖｉｎの交差電圧Ｖｃｒｏｓｓも理想値である０．３×Ｖｏｄ３を維持することができる（図１２参照）。温度やプロセス条件によってオーバードライブ電圧Ｖｏｄ３がＶｏｄ３´に変化しても、入力電圧Ｖｉｐ、Ｖｉｎの交差電圧Ｖｃｒｏｓｓもオーバードライブ電圧に比例して変化する。交差電圧Ｖｃｒｏｓｓを理想値に維持することができるため、マージンを減らすことが可能となる結果、低消費電力で設計することができる。図９の差動増幅器において、ノードＮ１の電圧変動を抑制することができるため、良好な出力電流特性が得られる。
【００３３】
また、式（２２）が成り立てば、差動対の出力電流は切り替わる。
【数２２】
2012044304.tif 000024
したがって、トランジスタＭ３のサイズ比を（Ｗ／Ｌ）３とすると、式（２３）を満たすようにトランジスタＭ１３、Ｍ１４のサイズを決定すればよい。
【数２３】
2012044304.tif 000025
【００３４】
図１３は、本実施形態のプリドライバ１、２の第２実施例を示す。第２実施例もシングル出力の実施例であり、図１３の回路構成が図９のプリドライバ１、２のそれぞれに相当する。トランジスタＭ２０はゲート及びドレインが電流源Ｉｒｅｆ２１に接続され、ソースがグランドに接続される。トランジスタＭ２１はゲートがトランジスタＭ２２のドレインに接続され、ソースがグランドに接続される。トランジスタＭ２２はゲートがトランジスタＭ２０と電流源Ｉｒｅｆ２１との接続点に接続され、ドレインが電流源Ｉｒｅｆ２２に接続される。トランジスタＭ２１のドレインとトランジスタＭ２２のソースとが接続され、トランジスタＭ３、Ｍ４（図９参照）のゲートに入力される入力電圧Ｖｉの出力端子となる。また、ゲートに入力信号Ｄｉが入力されるトランジスタＭ２３はドレインが入力電圧Ｖｉに接続され、ソースが電流源Ｉｒｅｆ２３に接続される。
【００３５】
第２実施例の動作について説明する。尚、ここでは、トランジスタＭ２０、Ｍ２２の閾値電圧はＶｔｈｎで等しいとし、入力信号ＤｉがＬレベルに固定されている場合を例に説明する。図１３において、トランジスタＭ２２のゲート電圧（ｂｉａｓ１で表す）は、式（２４）で与えられる。
【数２４】
2012044304.tif 000026
ここで、Ｖｏｄ２０はトランジスタＭ２０のオーバードライブ電圧であり、式（２５）で与えられる。
【数２５】
2012044304.tif 000027
ここで、μｎは電子の移動度、（Ｗ／Ｌ）２０はトランジスタＭ２０のサイズ比である。
【００３６】
また、トランジスタＭ２２のゲート・ソース間電圧Ｖｇｓ２２は、式（２６）で与えられる。
【数２６】
2012044304.tif 000028
ここで、Ｖｏｄ２２はトランジスタＭ２２のオーバードライブ電圧であり、式（２７）で与えられる。
【数２７】
2012044304.tif 000029
ここで、（Ｗ／Ｌ）２２はトランジスタＭ２２のサイズ比である。
【００３７】
入力電圧Ｖｉの上限電圧（Ｖｉで表す）は、式（２８）で与えられる。
【数２８】
2012044304.tif 000030
式（２４）、式（２６）、式（２８）より、式（２９）が得られる。
【数２９】
2012044304.tif 000031
式（２５）、式（２７）、式（２９）より、式（３０）が得られる。
【数３０】
2012044304.tif 000032
【００３８】
式（２９）のように、第２実施例でも、入力電圧Ｖｉの上限電圧を決定するパラメータから閾値電圧Ｖｔｈｎが消去される。そのため、式（３０）のように、入力電圧Ｖｉは閾値電圧Ｖｔｈｎに依存しなくなり、トランジスタＭ２０、Ｍ２２のオーバードライブ電圧の差Ｖｏｄ２０−Ｖｏｄ２２が入力電圧Ｖｉの上限電圧となる。
【００３９】
入力電圧Ｖｉｐ、Ｖｉｎの上限電圧がＮチャネルトランジスタのオーバードライブ電圧に比例するため、Ｎチャネル、Ｐチャネルの差はあるが、温度やプロセス条件によってオーバードライブ電圧Ｖｏｄ３が変化しても、入力電圧Ｖｉｐ、Ｖｉｎの交差電圧Ｖｃｒｏｓｓもオーバードライブ電圧に比例して変化する。第２実施例においても、交差電圧Ｖｃｒｏｓｓを理想値に維持することができるため、マージンを減らすことが可能となる結果、低消費電力で設計することができる。図９の差動増幅器において、ノードＮ１の電圧変動を抑制することができるため、良好な出力電流特性が得られる。
【００４０】
また、式（３１）が成り立てば、差動対の出力電流は切り替わる。
【数３１】
2012044304.tif 000033
したがって、トランジスタＭ３のサイズ比を（Ｗ／Ｌ）３とすると、式（３２）を満たすようにトランジスタＭ２０、Ｍ２２のサイズを決定すればよい。
【数３２】
2012044304.tif 000034
【００４１】
図１４は、本実施形態のプリドライバ１、２の第３実施例を示す。第３実施例は差動出力の実施例であり、図１４の回路構成が図９のプリドライバ１、２を一つに合わせた構成に相当する。図１４において図１３と対応する部分には同一の符号が付されている。トランジスタＭ２１Ｂ、Ｍ２２Ｂ、Ｍ２３Ｂは、それぞれトランジスタＭ２１、Ｍ２２、Ｍ２３と同様に接続される。トランジスタＭ２３のゲートに入力信号Ｄｉｐが入力され、トランジスタＭ２３Ｂのゲートに入力信号Ｄｉｎが入力される。他の構成は、第２実施例と同様であるため、説明を省略する。差動出力の第３実施例においても、第２実施例と同様の効果が得られる。
【００４２】
以上、詳細に説明したように、前記第１乃至第３実施例を含む実施形態によれば、差動対を構成するトランジスタＭ３、Ｍ４のオーバードライブ電圧に比例して入力電圧Ｖｉｐ、Ｖｉｎの交差電圧Ｖｃｒｏｓｓが変化する。これにより、交差電圧Ｖｃｒｏｓｓを理想値に維持することができるため、出力電流特性を改善することができる。
【００４３】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
【００４４】
図１５は、図１４の第３実施例の変形例を示す。図１５に示されるように、トランジスタＭ２４、Ｍ２４Ｂを追加し、電流源Ｉｒｅｆ２２による電流の供給を、入力信号Ｄｉｐ、Ｄｉｎに応じて、入力電圧Ｖｉｐ側と入力電圧Ｖｉｎ側との間で切り替えるようにしてもよい。
【００４５】
また、図１０の第１実施例において、二つのトランジスタＭ１１、Ｍ１２のゲートに入力信号Ｄｉを入力して、入力電圧Ｖｉの上昇、下降を制御する構成としたが、これに限られない。電流源Ｉｒｅｆ１２、Ｉｒｅｆ１３の電流値の比が適切に設定されれば、図７と同様に一つのトランジスタで入力信号Ｄｉを受けることもできる。
【００４６】
その他、入力信号Ｄｉがある程度の頻度、又は周期的に変化する場合は、クロック信号Ｃｌｋに代えて入力信号Ｄｉを、スイッチＳＷ１、ＳＷ２の切替制御信号として用いることもできる。
【００４７】
尚、電流源Ｉｏｕｔは第１電流源の一例、トランジスタＭ３及びトランジスタＭ４は第１トランジスタ及び第２トランジスタの一例、入力電圧Ｖｉｐ、Ｖｉｎは差動入力電圧の一例、トランジスタＭ３、Ｍ４及び電流源Ｉｏｕｔを含む電流出力ドライバは第１ドライバ回路の一例、プリドライバ１、２は第２ドライバ回路の一例である。電流源Ｉｒｅｆ１２、Ｉｒｅｆ１３は第２電流源の一例、トランジスタＭ１１、Ｍ１２は第３トランジスタの一例、電流源Ｉｒｅｆ１１は第３電流源の一例、トランジスタＭ１３は第４トランジスタの一例、トランジスタＭ１４は第５トランジスタの一例、クロック信号Ｃｌｋは切替制御信号の一例、スイッチＳＷ１は第１スイッチの一例、スイッチＳＷ２は第２スイッチの一例である。電流源Ｉｒｅｆ２１は第４電流源の一例、トランジスタＭ２０は第６トランジスタの一例、電流源Ｉｒｅｆ２２は第５電流源の一例、トランジスタＭ２２は第７トランジスタの一例、トランジスタＭ２１は第８トランジスタの一例、電流源Ｉｒｅｆ２３は第６電流源の一例、トランジスタＭ２３は第９トランジスタの一例である。トランジスタＭ２２Ｂ、Ｍ２１Ｂ、Ｍ２３Ｂはそれぞれ第１０、第１１、第１２トランジスタの一例である。
【符号の説明】
【００４８】
１、２  プリドライバ
Ｃ１  コンデンサ
Ｉｏｕｔ、Ｉｒｅｆ１、Ｉｒｅｆ２、Ｉｒｅｆ１１、Ｉｒｅｆ１２、Ｉｒｅｆ１３、Ｉｒｅｆ２１、Ｉｒｅｆ２２、Ｉｒｅｆ２３  電流源
Ｍ１〜Ｍ６、Ｍ１１〜Ｍ１４、Ｍ２０〜Ｍ２４、Ｍ２１Ｂ〜Ｍ２４Ｂ  トランジスタ
ＳＷ１、ＳＷ２  スイッチ
【図１】
2012044304.tif 000035
【図２】
2012044304.tif 000036
【図３】
2012044304.tif 000037
【図４】
2012044304.tif 000038
【図５】
2012044304.tif 000039
【図６】
2012044304.tif 000040
【図７】
2012044304.tif 000041
【図８】
2012044304.tif 000042
【図９】
2012044304.tif 000043
【図１０】
2012044304.tif 000044
【図１１】
2012044304.tif 000045
【図１２】
2012044304.tif 000046
【図１３】
2012044304.tif 000047
【図１４】
2012044304.tif 000048
【図１５】
2012044304.tif 000049