(57)【要約】【課題】固体撮像装置の感度の低下を抑制しつつ、感光面の重金属汚染を低減する。【解決手段】半導体層４の裏面からＢＯＸ層２を除去した後、半導体層４の裏面にゲッタリング層４１を積層し、半導体層４の熱処理を行うことにより、半導体層４の重金属をゲッタリング層４１にトラップさせ、半導体層４の裏面からゲッタリング層４１を除去する。【選択図】      図４
2012142524.tif 000002
【特許請求の範囲】
【請求項１】
半導体層の表面側に光電変換部を形成する工程と、
前記光電変換部から信号を読み出す読み出し回路を前記半導体層の表面側に形成する工程と、
前記半導体層の裏面側にゲッタリング層を形成する工程と、
前記半導体層の熱処理を行うことにより、前記半導体層の重金属を前記ゲッタリング層にトラップさせる工程と、
前記半導体層の重金属がトラップされた前記ゲッタリング層を除去する工程と、
前記ゲッタリング層を除去された前記半導体層の裏面側に光入射面を設ける工程とを備えることを特徴とする固体撮像装置の製造方法。
【請求項２】
ＢＯＸ層を介して半導体基板上に設けられた半導体層の表面側に光電変換部を形成する工程と、
前記光電変換部から信号を読み出す読み出し回路を前記半導体層の表面側に形成する工程と、
前記読み出し回路が形成された前記半導体層から前記半導体基板および前記ＢＯＸ層を除去する工程と、
前記半導体基板および前記ＢＯＸ層が除去された前記半導体層の裏面側にゲッタリング層を形成する工程と、
前記半導体層の熱処理を行うことにより、前記半導体層の重金属を前記ゲッタリング層にトラップさせる工程と、
前記半導体層の重金属がトラップされた前記ゲッタリング層を除去する工程と、
前記ゲッタリング層を除去された前記半導体層の裏面側に光入射面を設ける工程とを備えることを特徴とする固体撮像装置の製造方法。
【請求項３】
前記ゲッタリング層を薄膜化することにより、前記半導体層の裏面側にシールド層を形成する工程をさらに備えることを特徴とする請求項１または２に記載の固体撮像装置の製造方法。
【請求項４】
前記ゲッタリング層には不純物がドープされ、前記半導体層の熱処理時に前記ゲッタリング層の不純物を前記半導体層に拡散させることで前記半導体層の裏面側にシールド層を形成することを特徴とする請求項１から３のいずれか１項に記載の固体撮像装置の製造方法。
【請求項５】
前記ゲッタリング層を除去した後、前記半導体層の裏面側にシールド層を形成する工程をさらに備えることを特徴とする請求項１から３のいずれか１項に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
固体撮像装置では、製造プロセス中にＣｕ、Ｆｅ、Ｎｉなどの重金属で基板が汚染されると、ディープレベルが禁制帯に形成され、暗電流が流れることから、白キズが発生する。重金属汚染を防止するためにゲッタリングという手法があるが、ゲッタリング効率を上げるために、ゲッタリング層を感光面に形成すると、ゲッタリング層にて入射光が遮られ、感度が低下するという問題があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１５１９８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一つの実施形態の目的は、感度の低下を抑制しつつ、感光面の重金属汚染を低減することが可能な固体撮像装置の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の固体撮像装置の製造方法によれば、半導体層の表面側に光電変換部を形成する工程と、前記光電変換部から信号を読み出す読み出し回路を前記半導体層の表面側に形成する工程と、前記半導体層の裏面側にゲッタリング層を形成する工程と、前記半導体層の熱処理を行うことにより、前記半導体層の重金属を前記ゲッタリング層にトラップさせる工程と、前記半導体層の重金属がトラップされた前記ゲッタリング層を除去する工程と、前記ゲッタリング層を除去された前記半導体層の裏面側に光入射面を設ける工程が設けられている。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態に係る固体撮像装置の概略構成を示す断面図。
【図２】第１実施形態に係る固体撮像装置の概略構成を示す断面図。
【図３】第１実施形態に係る固体撮像装置の概略構成を示す断面図。
【図４】第１実施形態に係る固体撮像装置の概略構成を示す断面図。
【図５】第１実施形態に係る固体撮像装置の概略構成を示す断面図。
【図６】第１実施形態に係る固体撮像装置の概略構成を示す断面図。
【発明を実施するための形態】
【０００７】
以下、実施形態に係る固体撮像装置の製造方法について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１実施形態）
図１〜図６は、第１実施形態に係る固体撮像装置の製造方法を示す断面図である。なお、以下の説明では、固体撮像装置として裏面照射型ＣＭＯＳイメージセンサを用いた場合を例にとる。
【０００９】
図１（ａ）において、半導体基板１上にはＢＯＸ層２を介して半導体層４が設けられている。ここで、半導体層４には画素領域Ｒ１および周辺領域Ｒ２が設けられている。なお、半導体基板１上にＢＯＸ層２を介して半導体層４が順次設けられた基板としては、例えば、ＳＯＩ基板を用いることができる。また、半導体層４の材料は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＳｉＣまたはＧａＩｎＡｓＰなどを用いることができる。また、半導体層４としては、Ｎ型エピタキシャル半導体を用いることができる。また、例えば、ＢＯＸ層２の材料はシリコン酸化膜を用いることができる。
【００１０】
次に、図１（ｂ）に示すように、ＣＶＤなどの方法にて半導体層４上の全面にストッパ層５を積層する。そして、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、ストッパ層５および半導体層４に貫通孔６を形成する。なお、例えば、ストッパ層５の材料はシリコン窒化膜を用いることができる。
【００１１】
次に、図１（ｃ）に示すように、ＣＶＤなどの方法にて貫通孔６が埋め込まれるようにしてストッパ層５上の全面に貫通孔絶縁層７を積層する。そして、ＣＭＰなどの方法にて貫通孔絶縁層７を薄膜化することにより、ストッパ層５上の貫通孔絶縁層７を除去する。なお、貫通孔絶縁層７の材料はシリコン酸化膜を用いることができる。
【００１２】
次に、図１ｄに示すように、ストッパ層５のエッチングを行うことにより、半導体層４上からストッパ層５を除去する。なお、半導体層４上からストッパ層５を除去する時に、半導体層４の表面にダメージが及ぶのを防止するために、ウェットエッチングを用いることが好ましい。
【００１３】
次に、図２（ａ）に示すように、画素間に配置された素子分離絶縁層８を半導体層４の表面側に埋め込んだ後、半導体層４上にゲート電極１０を画素ごとに形成する。なお、例えば、素子分離絶縁層８の材料はシリコン酸化膜、ゲート電極１０の材料は多結晶シリコン膜を用いることができる。ここで、ゲート電極１０を適宜配線することにより、光電変換部から信号を読み出す読み出し回路を形成することができる。なお、読み出し回路として、例えば、行選択トランジスタ、増幅トランジスタ、リセットトランジスタ、読み出しトランジスタおよびフローティングディフュージョンを画素ごとに設けるようにしてもよい。
【００１４】
そして、ＰまたはＡｓなどの不純物を半導体層４にイオン注入することにより、Ｎ型不純物導入層１１を半導体層４の深い位置に形成する。また、Ｂなどの不純物を半導体層４にイオン注入することにより、Ｐ型不純物導入層１２を半導体層４の浅い位置に形成する。ここで、Ｎ型不純物導入層１１上にＰ型不純物導入層１２が形成されることで、フォトダイオードが光電変換部として画素ごとに形成される。なお、この例では、ＰＮダイオードを光電変換部として形成する方法について説明したが、光電変換部はＰＮダイオードに限定されることなく、例えば、ＰＩＮダイオードなどであってもよい。また、半導体層４上にゲート電極１０を形成する前に、Ｎ型不純物導入層１１およびＰ型不純物導入層１２を半導体層４に形成するようにしてもよい。
【００１５】
次に、図２（ｂ）に示すように、ＣＶＤなどの方法にて半導体層４上の全面に層間絶縁層１４を積層する。そして、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、貫通孔絶縁層７を露出させる開口部１５を層間絶縁層１４に形成する。なお、例えば、層間絶縁層１４の材料はシリコン酸化膜を用いることができる。
【００１６】
次に、図２（ｃ）に示すように、ＣＶＤなどの方法にて開口部１５が埋め込まれるようにして層間絶縁層１４上の全面に埋め込み電極１６を形成する。そして、ＣＭＰなどの方法にて埋め込み電極１６を薄膜化することにより、層間絶縁層１４上の埋め込み電極１６を除去する。なお、例えば、埋め込み電極１６の材料はＷ、ＡｌまたはＣｕなどを用いることができる。
【００１７】
次に、図３（ａ）に示すように、ＣＶＤなどの方法にて層間絶縁層１４上の全面に層間絶縁層１７を積層するとともに、層間絶縁層１７に埋め込まれた配線１８、２０、２２および埋め込み電極１９、２１を形成する。なお、例えば、層間絶縁層１４の材料はシリコン酸化膜、配線１８、２０、２２の材料はＡｌまたはＣｕ、埋め込み電極１９、２１の材料はＷ、ＡｌまたはＣｕなどを用いることができる。
【００１８】
次に、図３（ｂ）に示すように、層間絶縁層１７上に支持基板２３を形成する。なお、支持基板２３は層間絶縁層１７に貼り付けることができる。また、例えば、支持基板２３の材料はＳｉなどの半導体基板を用いるようにしてもよいし、ガラス、セラミックまたは樹脂などの絶縁性基板を用いるようにしてもよい。
【００１９】
次に、図３（ｃ）に示すように、ＣＶＤなどの方法にて半導体基板１を薄膜化することにより、ＢＯＸ層２の裏面から半導体基板１を除去する。なお、ＢＯＸ層２は、半導体基板１を薄膜化する時のストップ層として用いることができる。
【００２０】
次に、図３ｄに示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、埋め込み電極１６を露出させる開口部２４を貫通孔絶縁層７に形成する。この時、貫通孔６の側面に貫通孔絶縁層７を残すことができる。
【００２１】
次に、図４（ａ）に示すように、メッキまたはＣＶＤなどの方法にて開口部２４が埋め込まれるようにしてＢＯＸ層２の裏面上に貫通電極２５を形成する。そして、ＣＭＰなどの方法にて貫通電極２５を薄膜化することにより、ＢＯＸ層２の裏面上の貫通電極２５を除去する。なお、例えば、貫通電極２５の材料はＷ、ＡｌまたはＣｕなどを用いることができる。その後、ＢＯＸ層２のエッチングを行うことにより、半導体層４の裏面からＢＯＸ層２を除去し、半導体層４の裏面に光入射面Ｐを設ける。
【００２２】
次に、図４（ｂ）に示すように、ＣＶＤなどの方法にて半導体層４の裏面にゲッタリング層４１を積層する。なお、ゲッタリング層４１としては、多結晶半導体層またはアモルファス半導体層を用いることができる。また、ゲッタリング層４１の材料は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＳｉＣまたはＧａＩｎＡｓＰなどを用いることができる。また、ゲッタリング層４１にはＢなどのＰ型不純物をドープしてもよい。また、例えば、ゲッタリング層４１の膜厚は０．８μｍ程度に設定することができる。
【００２３】
そして、半導体層４の熱処理を行うことにより、半導体層４の重金属をゲッタリング層４１にトラップさせる。ここで、ゲッタリング層４１にＰ型不純物がドープされている場合、ゲッタリング層４１のＰ型不純物が半導体層４に拡散し、半導体層４の裏面にシールド層３が形成される。なお、半導体層４の熱処理の温度は、配線１８、２０、２２および埋め込み電極１９、２１へのダメージを抑制するために、４００〜４２０℃程度に設定することができる。また、半導体層４の重金属をゲッタリング層４１にトラップさせるために、半導体層４の熱処理の時間は４時間以上に設定することが好ましい。
【００２４】
次に、図４（ｃ）に示すように、ＣＭＰまたはエッチバックなどの方法を用いることにより、半導体層４の裏面からゲッタリング層４１を除去する。
【００２５】
次に、図４ｄに示すように、ＣＶＤなどの方法にて半導体層４の裏面上に絶縁層２６を成膜する。なお、例えば、絶縁層２６の材料はシリコン酸化膜を用いることができる。
【００２６】
次に、図５（ａ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、貫通電極２５を露出させる開口部２７を絶縁層２６に形成する。
【００２７】
次に、図５（ｂ）に示すように、開口部２７を介して貫通電極２５に接続されたパッド電極２８を絶縁層２６上に形成する。その後、ＣＶＤなどの方法にて絶縁層２６上の全面に絶縁層２９を成膜する。なお、例えば、絶縁層２９の材料はシリコン酸化膜を用いることができる。
【００２８】
次に、図５（ｃ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、半導体層４の裏面の画素領域Ｒ１を露出させる開口部３０を絶縁層２６、２９に形成する。
【００２９】
次に、図６（ａ）に示すように、ＣＶＤまたはスパッタなどの方法にて半導体層４の裏面側に反射防止膜３１、３２を順次成膜する。なお、例えば、反射防止膜３１、３２の材料はシリコン酸化膜を用いることができる。この時、反射防止膜３１、３２の屈折率を互いに異ならせることができる。
【００３０】
次に、図６（ｂ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、パッド電極２８を露出させる開口部３３を反射防止膜３１、３２に形成する。
【００３１】
次に、図６（ｃ）に示すように、反射防止膜３２上にカラーフィルタ３４を画素ごとに形成した後、カラーフィルタ３４上にオンチップレンズ３５を画素ごとに形成する。なお、例えば、カラーフィルタ３４およびオンチップレンズ３５の材料は透明な有機化合物を用いることができる。この時、カラーフィルタ３４は、例えば、赤、緑または青に着色することができる。
【００３２】
ここで、半導体層４の裏面からＢＯＸ層２を除去してから半導体層４の裏面にゲッタリング層４１を設けることにより、半導体層４の重金属の拡散がＢＯＸ層２にて阻止されないようにすることができ、半導体層４の重金属をゲッタリング層４１に効果的にトラップさせることができる。また、半導体層４の重金属をゲッタリング層４１にトラップさせた後にゲッタリング層４１を除去することにより、光入射面Ｐ上にゲッタリング層４１が配置されるのを防止することができ、感度の低下を抑制することができる。
【００３３】
また、半導体層４の裏面にシールド層３を形成するために、ゲッタリング層４１のＰ型不純物を半導体層４に拡散させることにより、シールド層３を形成するための工程を簡略化することができ、工程数を削減することができる。
【００３４】
なお、上述した実施形態では、ＳＯＩ基板を用いることにより裏面照射型ＣＭＯＳイメージセンサを形成する方法について説明したが、バルクエピ基板を用いて裏面照射型ＣＭＯＳイメージセンサを形成する方法に適用してもよい。
【００３５】
（第２実施形態）
上述した第１実施形態では、図４（ｂ）において、ゲッタリング層４１のＰ型不純物を半導体層４に拡散させることにより、半導体層４の裏面にシールド層３を形成する方法について説明したが、半導体層４の裏面からゲッタリング層４１を除去した後、半導体層４の裏面にＰ型不純物をドープすることで半導体層４の裏面にシールド層３を形成するようにしてもよい。
【００３６】
（第３実施形態）
上述した第１実施形態では、図４（ｂ）において、ゲッタリング層４１のＰ型不純物を半導体層４に拡散させることにより、半導体層４の裏面にシールド層３を形成する方法について説明したが、半導体層４の重金属をゲッタリング層４１にトラップさせた後、半導体層４の裏面のゲッタリング層４１を薄膜化し、この薄膜化されたゲッタリング層４１をシールド層３として用いるようにしてもよい。なお、この薄膜化されたゲッタリング層４１の膜厚は０．１ｍ程度に設定することができる。
【００３７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３８】
Ｐ  光入射面、１  半導体基板、２  ＢＯＸ層、３  シールド層、４  半導体層、５  ストッパ層、６  貫通孔、７  貫通孔絶縁層、８  素子分離絶縁層、９  絶縁膜、１０  ゲート電極、１１  Ｎ型不純物導入層、１２  Ｐ型不純物導入層、１４、１７  層間絶縁層、１５、２４、２７、３０、３３  開口部、１６、１９、２１  埋め込み電極、１８、２０、２２  配線、２３  支持基板、２５  貫通電極、２６、２９  絶縁層、２８  パッド電極、３１、３２  反射防止膜、３４  カラーフィルタ、３５  オンチップレンズ、Ｒ１  画素領域、Ｒ２  周辺領域、４１  ゲッタリング層
【図１】
2012142524.tif 000003
【図２】
2012142524.tif 000004
【図３】
2012142524.tif 000005
【図４】
2012142524.tif 000006
【図５】
2012142524.tif 000007
【図６】
2012142524.tif 000008