(57)【要約】【課題】映像表示装置において、インタレース走査とノンインタレース走査のいずれも可能とし、しかもインタレース走査時の消費電力を削減する。【解決手段】映像表示装置は、画素の各行にそれぞれ対応した各出力ライン９１ａから画素に駆動信号を出力し、画素を行毎に、表示可能な状態に順次切り替え、走査するゲートドライバ９１と、奇数／偶数番目の行の出力ライン９１上に設けられたスイッチング素子９１ｄ、９１ｅと、メインＣＰＵ１２とを備える。インタレース走査方式の場合、メインＣＰＵ１２は、偶数／奇数フィールドの画像が偶数／奇数番目の行の画素に表示される間、スイッチング素子９１ｄ／スイッチング素子９１ｅをオフする。従って、インタレース走査も、また、ノンインタレース走査も可能である。しかも、インタレース走査を行う場合には、走査しない行への出力を、スイッチング素子９１ｄ、９１ｅをオフすることにより、停止することができる。【選択図】図４
2012123258.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素がマトリクス状に配置された表示手段と、
前記複数の画素を駆動して、それらの画素に映像を表示させる駆動手段と、
前記駆動手段を制御する制御手段と、を備えた映像表示装置において、
前記駆動手段は、
前記複数の画素の各行にそれぞれ対応する複数の出力ラインを有し、それらの出力ラインから画素に駆動信号を出力し、画素を行毎に、表示可能な状態に順次切り替えて走査する行ドライバと、
前記複数の出力ライン上にそれぞれ設けられ、オン／オフ動作により該出力ラインによる出力を許可／停止する複数のスイッチング素子と、
前記行ドライバにより表示可能にされた行の画素に画像データを送出して該画素に画像を表示させるデータドライバと、を有し、
前記制御手段は、前記表示手段による表示映像の走査方式がインタレース方式である場合、前記データドライバにより前記表示映像の偶数フィールドの画像が偶数番目の行の画素に表示される間は、奇数番目の行に対応する前記出力ラインの前記スイッチング素子をオフして該出力ラインからの出力を停止し、前記データドライバにより前記表示映像の奇数フィールドの画像が奇数番目の行の画素に表示される間は、偶数番目の行に対応する前記出力ラインの前記スイッチング素子をオフして該出力ラインからの出力を停止することを特徴とする映像表示装置。
【請求項２】
前記表示手段による表示映像の走査方式がインタレース方式とノンインタレース方式のいずれであるかを判別する判別手段をさらに備え、
前記判別手段により前記走査方式がノンインタレース方式であると判別されたとき、前記制御手段は、全出力ラインの前記スイッチング素子をオンして該出力ラインからの出力を許可することを特徴とする請求項１に記載の映像表示装置。
【請求項３】
前記行ドライバは、クロック信号に基づいて前記各出力ラインから前記駆動信号を前記各行の画素に出力するシフトレジスタと、前記シフトレジスタから出力される駆動信号を、前記画素の駆動に必要なレベルに変換するレベルシフタとを有しており、
前記スイッチング素子は、前記シフトレジスタの後段で、かつ前記レベルシフタの前段に配置されていることを特徴とする請求項１又は請求項２に記載の映像表示装置。
【請求項４】
前記スイッチング素子は、半導体スイッチング素子により構成されることを特徴とする請求項１乃至請求項３のいずれか一項に記載の映像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像を表示する映像表示装置に関する。
【背景技術】
【０００２】
一般的に、映像の走査方式には、インタレース方式と、ノンインタレース方式とがある。インタレース方式では、表示画素の奇数番目の行（以下、奇数行という）と偶数番目の行（以下、偶数行という）とが交互に走査され、それにより、映像信号の奇数フィールドと偶数フィールドとが交互に表示され、結果として、１枚の画、すなわち、１フレームの画像が表示される。ノンインタレース方式（プログレッシブ方式）では、表示画素の各行が順次走査されて１枚の画が表示される。
【０００３】
従来から、インタレース走査方式に対応した映像表示装置において、画素の奇数行と偶数行のいずれか一方だけを選択するスイッチを設け、そのスイッチにより選択される行をフィールド毎に切り替えて、その選択された行の画素にゲートドライバから走査信号を供給するものが知られている（例えば、特許文献１参照）。
【０００４】
また、インタレース走査方式に対応した他の映像表示装置として、ゲートドライバを、奇数行の画素を駆動するグループと、偶数行の画素を駆動するグループとに分け、フィールド毎に２グループのゲートドライバを交互に駆動することでインタレース駆動を行うものが知られている（例えば、特許文献２参照）。
【０００５】
しかしながら、特許文献１及び特許文献２に記載のような映像表示装置では、インタレース走査しか表示できず、ノンインタレース走査は困難である。これに対して、映像表示装置について、インタレース走査もノンインタレース走査も可能にしたいとの要望がある。さらに、インタレース走査時の消費電力の削減も望まれている。
【０００６】
ところで、奇数フィールド及び偶数フィールドの映像信号を任意に減衰させ、その減衰した信号を、それぞれが対応する、液晶セルの奇数ライン及び偶数ラインの逆側のラインに供給するようにした液晶ディスプレイ装置が知られている（例えば、特許文献３参照）。この装置においては、映像信号とそれに近似した信号が各液晶セルにフィールド毎に供給されるので、フリッカ等の画質劣化を防ぐことが可能になる。しかしながら、この装置においては、上記の問題を解決することは難しい。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−１１６１０１号公報
【特許文献２】特開平１−１４７９７５号公報
【特許文献３】特開平３−１５３１７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上記の従来の問題を解決するためになされたものであり、インタレース走査とノンインタレース走査のいずれも可能であり、しかもインタレース走査時の消費電力を削減することができる映像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明の映像表示装置は、複数の画素がマトリクス状に配置された表示手段と、前記複数の画素を駆動して、それらの画素に映像を表示させる駆動手段と、前記駆動手段を制御する制御手段と、を備えた映像表示装置において、前記駆動手段は、前記複数の画素の各行にそれぞれ対応する複数の出力ラインを有し、それらの出力ラインから各行の画素に駆動信号を出力し、画素を行毎に、表示可能な状態に順次切り替えて走査する行ドライバと、前記複数の出力ライン上にそれぞれ設けられ、オン／オフ動作により該出力ラインによる出力を許可／停止する複数のスイッチング素子と、前記行ドライバにより表示可能にされた行の画素に画像データを送出して該画素に画像を表示させるデータドライバと、を有し、前記制御手段は、前記表示手段による表示映像の走査方式がインタレース方式である場合、前記データドライバにより前記表示映像の偶数フィールドの画像が偶数番目の行の画素に表示される間は、奇数番目の行に対応する前記出力ラインの前記スイッチング素子をオフして該出力ラインからの出力を停止し、前記データドライバにより前記表示映像の奇数フィールドの画像が奇数番目の行の画素に表示される間は、偶数番目の行に対応する前記出力ラインの前記スイッチング素子をオフして該出力ラインからの出力を停止することを特徴とする。
【００１０】
この映像表示装置において、前記表示手段による表示映像の走査方式がインタレース方式とノンインタレース方式のいずれであるかを判別する判別手段をさらに備え、前記判別手段により前記走査方式がノンインタレース方式であると判別されたとき、前記制御手段は、全出力ラインの前記スイッチング素子をオンして該出力ラインからの出力を許可することが好ましい。
【００１１】
この映像表示装置において、前記行ドライバは、クロック信号に基づいて前記各出力ラインから前記駆動信号を前記各行の画素に出力するシフトレジスタと、前記シフトレジスタから出力される駆動信号を、前記画素の駆動に必要なレベルに変換するレベルシフタとを有しており、前記スイッチング素子は、前記シフトレジスタの後段で、かつ前記レベルシフタの前段に配置されていてもよい。
【００１２】
この映像表示装置において、前記スイッチング素子は、半導体スイッチング素子により構成されていてもよい。
【発明の効果】
【００１３】
本発明によれば、行ドライバにより各行の画素が順次、表示可能な状態にされ、その表示可能になった行の画素に画像データがデータドライバから送出されるので、ノンインタレース走査を行うことができ、また、データドライバから、奇数番目の行と偶数番目の行のうち、走査したい方の行にだけ画像データを送出することにより、インタレース走査を行うこともできる。
【００１４】
しかも、行ドライバは、各行の画素に駆動信号を出力して、画素を行毎に、表示可能な状態にするが、インタレース走査を行う場合、行ドライバから走査しない行への出力を、出力ライン上のスイッチング素子をオフすることにより停止することができる。スイッチング素子をオフ状態とするのに、スイッチング素子を駆動する場合、駆動電力が必要になるが、その駆動電力よりも行ドライバ出力の方が大きいことが一般的であることから、消費電力を削減することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る映像表示装置の斜視図。
【図２】上記装置の電気的ブロック図。
【図３】上記装置の表示制御回路の回路構成図。
【図４】上記表示制御回路のゲートドライバの回路構成図。
【図５】上記ゲートドライバの出力制御フローチャート。
【発明を実施するための形態】
【００１６】
本発明の一実施形態に係る映像表示装置について図面を参照して説明する。図１は、本実施形態の映像表示装置の構成を示す。その映像表示装置１は、複数の画素２ａがマトリクス状に配置されたディスプレイ２（表示手段）と、スピーカ３とを備えており、テレビジョン受像機に適用される。ディスプレイ２は、液晶ディスプレイ又は有機ＥＬディスプレイ等により構成される。映像表示装置１は、インタレース走査もノンインタレース走査も可能である。
【００１７】
図２は、映像表示装置１の電気的構成を示す。映像表示装置１は、上記のディスプレイ２及びスピーカ３の他に、アンテナ４を介してディジタルテレビジョン放送信号（以下、放送信号という）を受信するチューナ５と、その受信された放送信号を復調する復調回路６と、その復調された放送信号を映像信号及び音声信号に分離する分離回路７とを備える。
【００１８】
また、映像表示装置１は、分離回路７により分離された映像信号を復号化する映像デコーダ８と、その復号化された映像信号を基に映像を表示するようにディスプレイ２を制御する表示制御回路９と、分離回路７により分離された音声信号を復号化する音声デコーダ１０と、その復号化された音声信号を基に音声を出力するようにスピーカ３を制御する音声出力制御回路１１とを備える。
【００１９】
また、映像表示装置１は、装置内の上記各回路を制御するメインＣＰＵ１２（以下、ＣＰＵ１２という）と、ＣＰＵ１２に赤外線信号を用いて各種動作を指示するためのリモートコントローラ（以下、リモコンという）１３と、リモコン１３から送信される赤外線信号を受信し電気信号に変換してＣＰＵ１２に出力する赤外線受信回路１４とを備える。ＣＰＵ１２は、リモコン１３からの指示に基づき、チューナ５により受信される放送信号のチャンネルを選局する。
【００２０】
表示制御回路９（駆動手段）は、画素２ａ（図１参照）をマトリクス駆動してディスプレイ２に映像を表示させるゲートドライバ９１及びソースドライバ９２を有する。
【００２１】
ＣＰＵ１２（制御手段）は、表示制御回路９と音声出力制御回路１１とをそれぞれ制御し、ディスプレイ２の表示制御とスピーカ３の音声出力制御とを行う。ＣＰＵ１２（判別手段）は、復号化された映像信号を基に、その映像信号の走査方式（ディスプレイ２による表示映像の走査方式）がインタレース方式とノンインタレース方式のいずれであるかを判別する。
【００２２】
図３は、ゲートドライバ９１とソースドライバ９２の構成を示す。ゲートドライバ９１（行ドライバ）は、画素２ａの各行にそれぞれ対応する複数の出力ライン９１ａを有しており、それらの出力ライン９１ａから各行の画素２ａに駆動信号を出力し、画素２ａを行毎に、表示可能な状態に順次切り替えて走査する。この切替え処理では、映像信号の走査方式がインタレース方式であるか又はノンインタレース方式であるかに係らず、表示可能な画素２ａの行が上から順に１行ずつ切り替わる。
【００２３】
ソースドライバ９２（データドライバ）は、この切替えに同期して動作し、ゲートドライバ９１により表示可能にされた行の画素２ａに画像データを送出する。この画像データの送出は、画素２ａの列毎に、独立してなされる。各画素２ａは、受け取った画像データに基づき、画像を表示する。画像データは、例えば画素２ａの画素値を示す。
【００２４】
映像信号がノンインタレース走査方式の場合、ソースドライバ９２は、表示可能にされた各行の画素２ａに画像データを送出する。映像信号がインタレース走査方式の場合、ソースドライバ９２は、奇数フィールドの画像を表示するときには、最上行から数えて奇数番目の行（以下、奇数行という）の画素２ａにだけ、画像データを送出する。ソースドライバ９２は、偶数フィールドの画像を表示するときには、最上行から数えて偶数番目の行（以下、偶数行という）の画素２ａにだけ、画像データを送出する。奇数フィールドは、画面を形成する所定数の走査線のうち、一番上の走査線から始まる１本飛ばしの走査線の集合であり、いわゆるトップフィールドである。偶数フィールドは、一番上から２番目の走査線から始まり一番下の走査線で終わる１本飛ばしの走査線の集合であり、いわゆるボトムフィールドである。この奇数フィールドと偶数フィールドとの組合せにより、１フレームの画面が得られる。
【００２５】
図４は、ゲートドライバ９１の詳細な構成を示す。ゲートドライバ９１は、各出力ライン９１ａから各行の画素２ａ（図１参照）に駆動信号を出力するシフトレジスタ９１ｂと、シフトレジスタ９１ｂから出力される駆動信号の電圧レベルを画素２ａの駆動に必要な電圧レベルに変換するレベルシフタ９１ｃとを有する。また、ゲートドライバ９１は、出力ライン９１ａ上におけるシフトレジスタ９１ｂの後段で、かつレベルシフタ９１ｃの前段に配置されたスイッチング素子９１ｄ、９１ｅをさらに有する。スイッチング素子９１ｄは、画素２ａの奇数行（２ｎ−１）に対応する各出力ライン９１ａに設けられ、スイッチング素子９１ｅは、画素２ａの偶数行（２ｎ）に対応する各出力ライン９１ａに設けられている。
【００２６】
シフトレジスタ９１ｂは、画素２ａの行数と同じ段数だけ直列接続されたＤフリップフロップ（以下、Ｄ−ＦＦという）９１ｆにより構成され、電源電圧ＶＤＤにより駆動する。Ｄ−ＦＦ９１ｆはそれぞれ各出力ライン９１ａに対応している。ここで、便宜上、最上行の画素２ａに対応する出力ライン９１ａを最上の出力ライン９１ａという。その最上の出力ライン９１ａに対応するＤ−ＦＦ９１ｆに、入力信号、詳しくは、駆動信号の出力権を示すパルス信号が入力されたとき、Ｄ−ＦＦ９１ｆは、そのパルス信号を、端から順に転送する。この転送は、各Ｄ−ＦＦ９１ｆに入力されるクロック信号（図４のＣＬＫ）に同期して行われる。各Ｄ−ＦＦ９１ｆは、上記パルス信号を受け取ったとき、対応する出力ライン９１ａから各行の画素２ａに駆動信号を出力する。
【００２７】
スイッチング素子９１ｄ、９１ｅは、半導体スイッチング素子、例えばＰチャネルのＦＥＴにより構成される。スイッチング素子９１ｄ、９１ｅは、オン／オフ動作、すなわちスイッチング動作により出力ライン９１ａによる出力を許可／停止する。そのスイッチング動作は、ＣＰＵ１２により独立して制御される。各スイッチング素子９１ｄ、９１ｅのゲートには抵抗Ｒ１が接続されており、ＣＰＵ１２は、接地された抵抗Ｒ２に電圧を印加し、それにより、その電圧を各抵抗Ｒ１を介して各スイッチング素子９１ｄ、９１ｅのゲートに印加する。各スイッチング素子９１ｄ、９１ｅは、ゲートへの印加電圧がＨｉｇｈのとき、オフして出力ライン９１ａを非導通状態とし、上記印加電圧がＬｏｗのとき、オンして出力ライン９１ａを導通状態とする。各スイッチング素子９１ｄ、９１ｅの入出力関係は上記に限定されない。レベルシフタ９１ｃは、入力される電圧Ｖｈｉ、Ｖｌｏｗの差電圧Ｖｄを、画素２ａの駆動電圧Ｇ−ｏｕｔとして出力する。
【００２８】
次に、表示映像の走査方式に応じたゲートドライバ９１の出力制御について、図２〜図４に加え、図５を参照して説明する。図５は、その出力制御の手順を示す。その出力制御において、映像デコーダ８は、映像信号を復号化することにより、ディスプレイ２に表示させる映像データを作成する（Ｓ１）。そして、ＣＰＵ１２は、その作成された映像データから、表示映像の走査方式がインタレース方式であるか否かを判断する。走査方式がインタレース方式であると判断された場合（Ｓ２でＹｅｓ）、表示映像の偶数フィールドの画像がソースドライバ９２により偶数行の画素２ａに表示される間は（Ｓ３でＹｅｓ）、ＣＰＵ１２は、スイッチング素子９１ｄ（奇数行の画素２ａに対応する出力ラインのスイッチング素子）のゲートにＨｉｇｈを入力する（Ｓ４）。それにより、スイッチング素子９１ｄはオフし（Ｓ５）、そのオフ動作により、そのスイッチング素子９１ｄの有る出力ライン９１ａは出力を停止する。そのため、レベルシフタ９２による、その行の出力ライン９１ａからの出力はオフされる（Ｓ６）。
【００２９】
表示映像の奇数フィールドの画像がソースドライバ９２により奇数行の画素２ａに表示される間（Ｓ３でＮｏ）、ＣＰＵ１２は、スイッチング素子９１ｅ（偶数行の画素２ａに対応する出力ラインのスイッチング素子）のゲートにＨｉｇｈを入力する（Ｓ７）。それにより、スイッチング素子９１ｅはオフし（Ｓ８）、そのオフ動作により、そのスイッチング素子９１ｅの有る出力ライン９１ａは出力を停止する。そのため、レベルシフタ９２による、その行の出力ライン９１ａからの出力はオフされる（Ｓ９）。このようにして、インタレース走査の際、ＣＰＵ１２からゲートドライバ９１内のスイッチング素子９１ｄ、９１ｅをオン／オフさせることで、奇数フィールドの表示時には偶数行のゲートドライバ９１の出力が停止し、偶数フィールドの表示時には奇数行のゲートドライバ９１の出力が停止する。
【００３０】
ＣＰＵ１２は、表示映像の走査方式がノンインタレース方式であると判別されたとき（Ｓ２でＮｏ）、全出力ライン９１ａのスイッチング素子９１ｄ、９１ｅをオンし、それらの出力ライン９１ａからの出力を許可する。
【００３１】
本実施形態においては、ゲートドライバ９１により画素２ａが行毎に表示可能な状態にされ、その表示可能になった行の画素２ａに画像データがソースドライバ９２から送出される。そのため、ノンインタレース走査を行うことができ、また、ソースドライバ９２から、奇数行と偶数行のうち、走査したい方の行にだけ画像データを送出することにより、インタレース走査も行うことができる。
【００３２】
しかも、インタレース走査を行う場合、ゲートドライバ９１から走査しない行への出力を、スイッチング素子９１ｄ、９１ｅをオフすることにより停止することができる。スイッチング素子９１ｄ、９１ｅをオフするのには、スイッチング素子９１ｄ、９１ｅのゲートにＨｉｇｈ信号を入力して素子を駆動する必要があり、駆動電力が必要になるが、その駆動電力よりもゲートドライバ出力の方が大きいことが一般的であることから、消費電力を削減することができる。
【００３３】
また、シフトレジスタ９１ｂの出力はレベルシフタ９１ｃにより画素２ａの駆動に必要な電圧レベルに変換されるので、シフトレジスタ９１ｂの出力は信号を伝達可能な程度の電圧レベルで済む。従って、シフトレジスタ９１ｂの後段で、かつレベルシフタ９１ｃの前段に配置されたスイッチング素子９１ｄ、９１ｅは、低電圧対応のスイッチング素子で済み、低コスト化を図ることができる。
【００３４】
なお、本発明は、上記の実施形態の構成に限定されるものでなく、使用目的に応じ、様々な変形が可能である。例えば、スイッチング素子９１ｄ、９１ｅは、ＮチャネルのＦＥＴであってもよいし、バイポーラトランジスタであってもよい。
【符号の説明】
【００３５】
１  映像表示装置
２  ディスプレイ（表示手段）
２ａ  画素
９  表示制御回路（駆動手段）
９１  ゲートドライバ（行ドライバ）
９１ａ  出力ライン
９１ｂ  シフトレジスタ
９１ｃ  レベルシフタ
９１ｄ、９１ｅ  スイッチング素子
９２  ソースドライバ（データドライバ）
１２  メインＣＰＵ（制御手段、判別手段）
【図１】
2012123258.tif 000003
【図２】
2012123258.tif 000004
【図３】
2012123258.tif 000005
【図４】
2012123258.tif 000006
【図５】
2012123258.tif 000007