(57)【要約】【課題】発光素子に向けて流れる電流量の変化による発光用電位の変動を抑制する画像表示装置を提供すること。【解決手段】画像表示装置は、それぞれが、電流量に応じて発光量が変化する発光素子と、表示信号に基づいて前記発光素子に流れる電流量を制御する駆動トランジスタと、を含む複数の画素回路と、画像データに基づいて前記複数の画素回路のそれぞれに表示信号を供給するデータ線駆動回路と、発光用電位を出力する電源部と、前記画像データに基づいて前記電源部から前記複数の画素回路に流れる電流量を算出する電流量予測部と、を含む。前記電源部は、前記算出された電流量と前記出力された発光用電位とに基づいて、前記発光用電位の変動を抑制する制御を行う。【選択図】図４
2012123058.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが、電流量に応じて発光量が変化する発光素子と、表示信号に基づいて前記発光素子に流れる電流量を制御する駆動トランジスタと、を含む複数の画素回路と、
画像データに基づいて前記複数の画素回路のそれぞれに表示信号を供給するデータ線駆動回路と、
発光用電位を出力する電源部と、
前記画像データに基づいて前記電源部から前記複数の画素回路に流れる電流量を算出する電流量予測部と、
を含み、
前記電源部は、前記算出された電流量と前記出力された発光用電位とに基づいて、前記発光用電位の変動を抑制する制御を行う、
ことを特徴とする画像表示装置。
【請求項２】
前記電源部は、
電源電位が入力される電源入力端子と、
前記予測された電流量と前記発光用電位とに基づいて前記電源入力端子からの電流を流すか否かを制御するスイッチと、
一端に前記発光用電位が印加されるキャパシタと、
を含む、
ことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記電源部は、
前記電源入力端子と前記スイッチの一端との間に設けられたインダクタンスと、
前記スイッチの前記一端と前記キャパシタの前記一端との間に設けられた整流素子と、
をさらに含む、
ことを特徴とする請求項２に記載の画像表示装置。
【請求項４】
前記電源部は、
前記発光用電位と前記予測された電流量とに基づいて第１の入力電位を生成する帰還電圧調整回路と、
前記第１の入力電位と前記発光用電位に応じて定まる基準電位との差異を検出するエラーアンプと、
前記検出された差異に基づいて前記発光用電位の変動を抑制する制御を行う出力制御回路と、
を含む、
ことを特徴とする請求項１から３のうちいずれかに記載の画像表示装置。
【請求項５】
前記帰還電圧調整回路は、
一端に前記発光用電位が印加され他端の電位を前記第１の入力電位として前記エラーアンプに入力する第１の抵抗と、一端が前記第１の抵抗の他端と接続され他端に接地電位が供給される第２の抵抗と、を含み、
前記第１の抵抗および前記第２の抵抗のうち一方は前記予測された電流量に基づいて抵抗の大きさが変化する、
ことを特徴とする請求項４に記載の画像表示装置。
【請求項６】
前記帰還電圧調整回路は、
一端に前記発光用電位が印加され他端の電位を前記第１の入力電位として前記エラーアンプに入力する第１の抵抗と、一端が前記第１の抵抗の他端と接続され他端に接地電位が供給される第２の抵抗と、前記第１の抵抗の前記一端と前記第１の抵抗の前記他端との間に直列的に設けられる抵抗制御スイッチおよび第３の抵抗と、を含み、
前記抵抗制御スイッチは前記予測された電流量に基づいて制御される、
ことを特徴とする請求項４に記載の画像表示装置。
【請求項７】
前記帰還電圧調整回路は、一端に前記発光用電位が印加され他端の電位を前記第１の入力電位として前記エラーアンプに入力する第１の抵抗と、一端が前記第１の抵抗の他端と接続され他端に接地電位が供給される第２の抵抗と、前記第１の抵抗の前記他端に対し直列的に接続される電流源および第４の抵抗と、を含み、
前記帰還電圧調整回路は前記電流源が所定の電流を流すか否かを前記予測された電流量に基づいて制御する、
ことを特徴とする請求項４に記載の画像表示装置。
【請求項８】
前記電源部は、
前記発光用電位を分圧してなる第１の入力電位を生成する帰還電圧調整回路と、
前記予測された電流量に基づいて第２の入力電位を生成する基準電圧調整回路と、
前記第１の入力電位と前記第２の入力電位との差異を検出するエラーアンプと、
前記検出された差異に基づいて前記発光用電位の変動を抑制する制御を行う出力制御回路と、
を含む、
ことを特徴とする請求項１から３のうちいずれかに記載の画像表示装置。
【請求項９】
一端に前記データ線駆動回路からの表示信号が供給されるデータ線をさらに含み、
前記複数の画素回路は所定の数の画素行を構成し、
前記データ線駆動回路は書込み期間に順次各画素行に属する画素回路に向けて前記表示信号を供給し、前記書込み期間の後の発光期間に前記複数の画素回路に発光制御信号を供給し、
前記各画素回路は、
前記データ線と前記駆動トランジスタのゲート電極との間に設けられた記憶容量と、
前記駆動トランジスタのドレイン電極とゲート電極との間に設けられ、該画素回路に向けて表示信号が供給される際にオンされるリセットスイッチと、をさらに含む、
ことを特徴とする請求項１から８のいずれかに記載の画像表示装置。
【請求項１０】
一端に前記データ線駆動回路からの表示信号が供給されるデータ線と、
発光制御信号線と、をさらに含み、
前記複数の画素回路は複数の画素行を構成し、
前記データ線駆動回路は順次各画素行に属する画素回路に前記表示信号を供給し、
前記各画素回路は、
一端がデータ線に接続され、該画素回路に向けて前記表示信号が供給される際にオンされる画素スイッチと、
前記駆動トランジスタのゲート電極と前記画素スイッチの他端との間に設けられた記憶容量と、
前記発光制御信号線と前記画素スイッチの他端との間に設けられ、前記表示信号が供給された後にオンされる発光制御スイッチと、
前記駆動トランジスタのドレイン電極とゲート電極との間に設けられ、該画素回路に向けて前記表示信号が供給される際にオンされるリセットスイッチと、をさらに含む、
ことを特徴とする請求項１から８のいずれかに記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像表示装置、特に発光素子を用いた画像表示装置に関する。
【背景技術】
【０００２】
近年、有機ＥＬ表示装置など、発光素子を用いた画像表示装置の開発が盛んに行われている。画像表示装置の表示領域には複数の画素回路が含まれており、各画素回路は発光素子を含む。それらの発光素子を発光させるための電流を供給するために、発光用電位を発生する電源回路が設けられている。
【０００３】
図１９は、従来の電源回路の構成の例を示す図である。図１９に示す電源回路は、電源電位ＶＤＤが入力される電源入力端子と、インダクタンスＬ１と、電源制御スイッチＱ１と、ダイオードＤ１と、第１の抵抗Ｒ１と、第２の抵抗Ｒ２と、安定化キャパシタＣ１と、エラーアンプＥＲＡと、積分キャパシタＣ２と、基準電圧源ＳＶＲと、電源制御スイッチ制御回路ＳＣＣと、を含む。インダクタンスＬ１の一端は電源入力端子に接続され、他端にはダイオードＤ１のアノードと電源制御スイッチＱ１の一端が接続される。電源制御スイッチＱ１の他端には接地電位が供給される。ここで、電源制御スイッチＱ１は電界トランジスタである。ダイオードＤ１のカソードは安定化キャパシタＣ１の一端に接続され、安定化キャパシタＣ１の他端には接地電位が供給される。安定化キャパシタＣ１の一端にはさらに第１の抵抗Ｒ１の一端が接続され、第１の抵抗の他端には第２の抵抗Ｒ２が接続され、第２の抵抗Ｒ２の他端には接地電位が供給される。エラーアンプＥＲＡは第１の入力端子と第２の入力端子と出力端子を含み、第１の入力端子と出力端子の間には積分キャパシタＣ２が設けられている。これにより、エラーアンプＥＲＡおよび積分キャパシタＣ２は、積分回路として動作する。エラーアンプＥＲＡの第１の入力端子は第１の抵抗の他端と接続され、第２の入力端子は基準電圧源ＳＶＲと接続され、出力端子は電源制御スイッチ制御回路ＳＣＣに接続される。また電源制御スイッチ制御回路ＳＣＣは電源制御スイッチＱ１のゲート電極と接続される。この電源回路はスイッチングレギュレータである。
【０００４】
この電源回路では、電源制御スイッチＱ１のオンオフによってインダクタンスＬ１に電源電位ＶＤＤより高い電位が生じ、その高い電位によりインダクタンスＬ１からダイオードＤ１を介して安定化キャパシタＣ１に電流が流れる。その電流により安定化キャパシタＣ１に溜まった電荷により発生する電位が発光用電位として、電源線ＰＷＬを介して画素回路に供給される。電源線ＰＷＬを流れる電流を発光用電流Ｉｏｌｅｄと呼ぶ。また発光用電位を目標とする電位とするためにフィードバック制御が行われる。具体的には、発光用電位を第１の抵抗Ｒ１および第２の抵抗Ｒ２により分圧した電位（第１の端子に供給される電位）と、基準電位（第２の入力端子に供給される電位）との違いをエラーアンプＥＲＡで検出し、電源制御スイッチ制御回路ＳＣＣがその検出結果に基づいて電源制御スイッチＱ１をオンするかオフするかを制御する。電源制御スイッチ制御回路ＳＣＣが電源制御スイッチＱ１を制御する方法としては、例えばＰＷＭ制御が用いられる。
【０００５】
特許文献１には、画像表示装置に用いられる上述のような電源回路の例が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２２７４１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
発光素子を用いた画像表示装置では、発光素子の輝度に応じてその発光素子を流れる電流量が変化する。フィードバック制御を行う電源回路では電流量の変化にフィードバック制御が追いつかない場合があり、その場合には発光用電位の変動を招き、さらに画質の劣化等の原因となる。
【０００８】
本発明は上記課題を鑑みてなされたものであって、その目的は、発光素子に向けて流れる電流量の変化による発光用電位の変動を抑制する画像表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
本出願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下の通りである。
【００１０】
（１）それぞれが、電流量に応じて発光量が変化する発光素子と、表示信号に基づいて前記発光素子に流れる電流量を制御する駆動トランジスタと、を含む複数の画素回路と、画像データに基づいて前記複数の画素回路のそれぞれに表示信号を供給するデータ線駆動回路と、発光用電位を出力する電源部と、前記画像データに基づいて前記電源回路から前記複数の画素回路に流れる電流量を算出する電流量予測部と、を含み、前記電源部は、前記算出された電流量と前記出力された発光用電位とに基づいて、前記発光用電位の変動を抑制する制御を行う、ことを特徴とする画像表示装置。
【００１１】
（２）（１）において、前記電源部は、電源電位が入力される電源入力端子と、前記予測された電流量と前記発光用電位とに基づいて前記電源入力端子からの電流を流すか否かを制御するスイッチと、一端に前記発光用電位が印加されるキャパシタと、を含むことを特徴とする画像表示装置。
【００１２】
（３）（２）において、前記電源部は、前記電源入力端子と前記スイッチの一端との間に設けられたインダクタンスと、前記スイッチの前記一端と前記キャパシタの前記一端との間に設けられた整流素子と、をさらに含む、ことを特徴とする画像表示装置。
【００１３】
（４）（１）から（３）のいずれかにおいて、前記電源部は、前記発光用電位と前記予測された電流量とに基づいて第１の入力電位を生成する帰還電圧調整回路と、前記第１の入力電位と前記発光用電位に応じて定まる基準電位との差異を検出するエラーアンプと、前記検出された差異に基づいて前記発光用電位の変動を抑制する制御を行う出力制御回路と、を含むことを特徴とする画像表示装置。
【００１４】
（５）（４）において、前記帰還電圧調整回路は、一端に前記発光用電位が印加され他端の電位を前記第１の入力電位として前記エラーアンプに入力する第１の抵抗と、一端が前記第１の抵抗の他端と接続され他端に接地電位が供給される第２の抵抗と、を含み、前記第１の抵抗および前記第２の抵抗のうち一方は前記予測された電流量に基づいて抵抗の大きさが変化する、ことを特徴とする画像表示装置。
【００１５】
（６）（４）において、前記帰還電圧調整回路は、一端に前記発光用電位が印加され他端の電位を前記第１の入力電位として前記エラーアンプに入力する第１の抵抗と、一端が前記第１の抵抗の他端と接続され他端に接地電位が供給される第２の抵抗と、前記第１の抵抗の前記一端と前記第１の抵抗の前記他端との間に直列的に設けられる抵抗制御スイッチおよび第３の抵抗と、を含み、前記抵抗制御スイッチは前記予測された電流量に基づいて制御される、ことを特徴とする画像表示装置。
【００１６】
（７）（４）において、前記帰還電圧調整回路は、一端に前記発光用電位が印加され他端の電位を前記第１の入力電位として前記エラーアンプに入力する第１の抵抗と、一端が前記第１の抵抗の他端と接続され他端に接地電位が供給される第２の抵抗と、前記第１の抵抗の前記他端に対し直列的に接続される電流源および第４の抵抗と、を含み、前記帰還電圧調整回路は前記電流源が所定の電流を流すか否かを前記予測された電流量に基づいて制御する、ことを特徴とする画像表示装置。
【００１７】
（８）（１）から（３）のいずれかにおいて、前記電源部は、前記発光用電位を分圧してなる第１の入力電位を生成する帰還電圧調整回路と、前記予測された電流量に基づいて第２の入力電位を生成する基準電圧調整回路と、前記第１の入力電位と前記第２の入力電位との差異を検出するエラーアンプと、前記検出された差異に基づいて前記発光用電位の変動を抑制する制御を行う出力制御回路と、を含むことを特徴とする画像表示装置。
【００１８】
（９）（１）から（８）のいずれかにおいて、一端に前記データ線駆動回路からの表示信号が供給されるデータ線をさらに含み、前記複数の画素回路は所定の数の画素行を構成し、前記データ線駆動回路は書込み期間に順次各画素行に属する画素回路に向けて前記表示信号を供給し、前記書込み期間の後の発光期間に前記複数の画素回路に発光制御信号を供給し、前記各画素回路は、前記データ線と前記駆動トランジスタのゲート電極との間に設けられた記憶容量と、前記駆動トランジスタのドレイン電極とゲート電極との間に設けられ、該画素回路に向けて表示信号が供給される際にオンされるリセットスイッチと、をさらに含む、ことを特徴とする画像表示装置。
【００１９】
（１０）（１）から（８）のいずれかにおいて、一端に前記データ線駆動回路からの表示信号が供給されるデータ線と、発光制御信号線と、をさらに含み、前記複数の画素回路は複数の画素行を構成し、前記データ線駆動回路は順次各画素行に属する画素回路に前記表示信号を供給し、前記各画素回路は、一端がデータ線に接続され、該画素回路に向けて前記表示信号が供給される際にオンされる画素スイッチと、前記駆動トランジスタのゲート電極と前記画素スイッチの他端との間に設けられた記憶容量と、前記発光制御信号線と前記画素スイッチの他端との間に設けられ、前記表示信号が供給された後にオンされる発光制御スイッチと、前記駆動トランジスタのドレイン電極とゲート電極との間に設けられ、該画素回路に向けて前記表示信号が供給される際にオンされるリセットスイッチと、をさらに含む、ことを特徴とする画像表示装置。
【発明の効果】
【００２０】
本発明によれば、画像表示装置において、発光素子に向けて流れる電流量の変化による発光用電位の変動を抑制することができる。
【図面の簡単な説明】
【００２１】
【図１】第１の実施形態にかかる有機ＥＬ表示装置の回路構成の一例を示す図である。
【図２】第１の実施形態にかかる各画素回路の構成の一例を示す図である。
【図３】データ線、リセット制御線および点灯制御線に印加される電位の一例を示す波形図である。
【図４】第１の実施形態にかかる電源回路の構成の一例を示す図である。
【図５】電源回路が出力する発光用電流が大きい場合の電源制御スイッチのゲート電極の電位、ドレイン電極の電位、およびインダクタンスを流れる電流の時間変化を示す波形図である。
【図６】電源回路が出力する発光用電流が小さい場合の電源制御スイッチのゲート電極の電位、ドレイン電極の電位、およびインダクタンスを流れる電流の時間変化を示す波形図である。
【図７】画像データが示す階調と輝度との関係を示す図である。
【図８】図４に示す電源回路に関して発光用電位、電源回路が出力する発光用電流、エラーアンプに供給される電位を換算した電位および第１の抵抗の抵抗値の一例を示す波形図である。
【図９】従来の電源回路を用いた場合の発光用電位、電源回路が出力する発光用電流およびエラーアンプ出力の電位の一例を示す波形図である。
【図１０】第１の実施形態にかかる電源回路の構成の他の一例を示す図である。
【図１１】図１０に示す電源回路に関して、発光用電位、電源回路が出力する発光用電流および抵抗制御スイッチのゲート電極に供給される電位の一例を示す波形図である。
【図１２】第１の実施形態にかかる電源回路の構成の他の例を示す図である。
【図１３】図１２に示す電源回路に関して、発光用電位、電源回路が出力する発光用電流、抵抗制御スイッチのゲート電極に供給される電位、電流源を制御する信号および電流源が流す電流の量の一例を示す波形図である。
【図１４】第２の実施形態にかかる各画素回路の構成の一例を示す図である。
【図１５】データ線、リセット制御線および点灯制御線に印加される電位の一例を示す波形図である。
【図１６】図４に示す電源回路に関して電源回路が出力する発光用電流、第１の抵抗の抵抗値および発光用電位の一例を示す図である。
【図１７】第２の実施形態にかかる電源回路の他の例を示す図である。
【図１８】図１７に示す電源回路に関して電源回路が出力する発光用電流、エラーアンプに入力される第２の入力電位および発光用電位の一例を示す図である。
【図１９】従来の電源回路の構成を示す図である。
【発明を実施するための形態】
【００２２】
以下では、本発明の実施形態について図面に基づいて説明する。出現する構成要素のうち同一機能を有するものには同じ符号を付し、その説明を省略する。以下では、発光素子を用いた画像表示装置の一種である有機ＥＬ表示装置に本発明を適用した場合について説明する。
【００２３】
［第１の実施形態］
有機ＥＬ表示装置は、物理的には、アレイ基板と、フレキシブルプリント基板と、パッケージに封入されたドライバ集積回路とを含んでいる。アレイ基板上には、画像を表示する表示領域ＤＡが配置される。図１は、第１の実施形態に係る有機ＥＬ表示装置の回路構成の一例を示す図である。図１に示す回路は、主にアレイ基板とドライバ集積回路とに設けられている。有機ＥＬ表示装置のアレイ基板上には表示領域ＤＡがあり、表示領域ＤＡにはマトリクス状に画素回路ＰＣが配置されている。解像度がＭ行Ｎ列でカラー表示であるとすると、表示領域内には（３×Ｍ）列×Ｎ行の画素回路ＰＣが並んでいる。ここで、画素回路のＰＣの行を画素行ＰＸＬと呼ぶ。
【００２４】
表示領域ＤＡ内では、画素回路ＰＣの各列に対応してデータ線ＤＡＴが図中上下方向に延び、画素回路ＰＣの各行に対応してリセット制御線ＲＥＳと、点灯制御線ＩＬＭとが図中左右方向に延びている。以下ではｍ列目の画素回路ＰＣの列に対応するデータ線ＤＡＴをＤＡＴｍと記す。各データ線ＤＡＴの一端はデータ線駆動回路ＸＤＶに接続され、各データ線ＤＡＴのその一端にはデータ線駆動回路ＸＤＶから表示信号が供給される。また、リセット制御線ＲＥＳと、点灯制御線ＩＬＭとの数はそれぞれ画素回路ＰＣの行数と同じ数（Ｎ本）である。ｎ行目の画素回路ＰＣの行に対応するリセット制御線ＲＥＳをＲＥＳｎ、点灯制御線ＩＬＭをＩＬＭｎと記す。リセット制御線ＲＥＳおよび点灯制御線ＩＬＭの一端は垂直走査回路ＹＤＶに接続されている。
【００２５】
各画素回路ＰＣは電源線ＰＷＬと接続されている。またアレイ基板上の領域であって表示領域ＤＡの外側の領域にデータ線駆動回路ＸＤＶ、垂直走査回路ＹＤＶ、電流量予測部ＣＰＲおよび電源回路ＰＷＵが設けられている。なお、これらの一部はドライバ集積回路にも設けられている。
【００２６】
データ線駆動回路ＸＤＶは、表示用の画像データを取得し表示信号の電位の値を示す階調データを算出して出力し、かつリセット制御線ＲＥＳや点灯制御線ＩＬＭが出力する信号を制御するクロック信号や同期信号を出力する画像データ処理部ＩＰＵと、画像データ処理部ＩＰＵから順に送信される１行分の階調データを記憶するラッチ回路ＬＴＣと、ラッチ回路ＬＴＣに記憶された階調データに応じた表示信号を生成し、その表示信号をデータ線ＤＡＴに出力するデジタルアナログ変換器ＤＡＣとを含む。
【００２７】
電流量予測部ＣＰＲには画像データ処理部ＩＰＵから画像データが入力され、電流量予測部ＣＰＲは電源線ＰＷＬを流れる電流量を予測する。その予測された電流量を示す信号である予測電流量データＣＰＤは電源回路ＰＷＵに入力される。画像データ処理部ＩＰＵ、電流量予測部ＣＰＲおよび電源回路ＰＷＵの動作については後述する。
【００２８】
図２は、第１の実施形態にかかる各画素回路ＰＣの構成の一例を示す図である。各画素回路ＰＣは、発光素子ＩＬと、駆動トランジスタＴＲＤと、記憶容量ＣＰと、点灯制御スイッチＳＷＩと、リセットスイッチＳＷＲと、を含む。発光素子ＩＬのカソードは図示しない接地電位供給線と接続される。接地電位供給線は、接地電位を供給する。本実施形態では接地電位は、電源線ＰＷＬから供給される発光用電位Ｖｏｌｅｄ、データ線ＤＡＴに供給される電位、点灯制御スイッチＳＷＩなどのスイッチに用いる電位、駆動トランジスタＴＲＤのゲート電極に供給される電位等との相対的な関係で定まる電位である。この接地電位は接地された電極から供給されなくてもよい。
【００２９】
駆動トランジスタＴＲＤはｐチャネル型の薄膜トランジスタであり、ゲート電極に印加される電位とソース電極に印加される電位との電位差に応じて発光素子ＩＬに流れる電流量を制御する。駆動トランジスタＴＲＤのソース電極は電源線ＰＷＬに接続され、駆動トランジスタＴＲＤのドレイン電極は点灯制御スイッチＳＷＩを介して発光素子ＩＬのアノードに接続されている。記憶容量ＣＰの一端は駆動トランジスタＴＲＤのゲート電極に接続される。記憶容量ＣＰの他端はデータ線ＤＡＴに接続される。リセットスイッチＳＷＲの一端は駆動トランジスタＴＲＤのゲート電極に接続され、他端は駆動トランジスタＴＲＤのドレイン電極に接続される。発光素子ＩＬは有機ＥＬ素子であり、一般的にはダイオード特性を有することからＯＬＥＤ（Organic light-emitting diode）とも呼ばれる。点灯制御スイッチＳＷＩと、リセットスイッチＳＷＲとはｎチャネル型の薄膜トランジスタである。リセットスイッチＳＷＲのゲート電極はリセット制御線ＲＥＳに、点灯制御スイッチＳＷＩのゲート電極は点灯制御線ＩＬＭに接続されている。
【００３０】
次に本実施形態に係る有機ＥＬ表示装置の駆動方法について説明する。図３は、データ線ＤＡＴ、リセット制御線ＲＥＳおよび点灯制御線ＩＬＭに印加される電位の一例を示す波形図である。以下ではＮが４８０である場合について説明する。本実施形態では１フィールド期間ＴＦは、順次各画素行ＰＸＬに含まれる画素回路ＰＣに表示信号を書込む期間である書込期間ＴＷＲと、書込期間ＴＷＲの後に続く期間であって各画素回路ＰＣに発光制御信号が供給される期間である発光期間ＴＩＬとに分けられている。書込期間ＴＷＲの開始時点では、各行のリセット制御線ＲＥＳの電位はローレベルで、各行の点灯制御線ＩＬＭの電位もローレベルである。よって各画素回路ＰＣのリセットスイッチＳＷＲおよび点灯制御スイッチＳＷＩはオフされている。書込期間ＴＷＲでは、はじめにデータ線ＤＡＴの電位Ｖｄａｔａとして１行目の画素回路ＰＣに書込む表示信号が供給される。次いで１行目のリセット制御線ＲＥＳ１と１行目の点灯制御線ＩＬＭ１の電位がハイレベルとなり、１行目の画素行ＰＸＬに含まれる画素回路ＰＣのリセットスイッチＳＷＲおよび点灯制御スイッチＳＷＩがオンされる。すると、その画素回路ＰＣに含まれる記憶容量ＣＰの一端が発光素子ＩＬを介して接地電位供給線に接続され、記憶容量ＣＰに溜まった電荷がリセットされる。そして電荷がリセットされる程度の時間が経過すると１行目の点灯制御線ＩＬＭの電位がローレベルとなり点灯制御スイッチＳＷＩがオフとなる。この経過時間はこの行に書込み操作を行う期間および発光期間ＴＩＬに比べて充分に小さい。点灯制御スイッチＳＷＩがオフとなるタイミングには駆動トランジスタＴＲＤのゲート電極とドレイン電極とが接続される、いわゆるダイオード接続の状態となるため、ゲート電極の電位とソース電極の電位との電位差が駆動トランジスタＴＲＤの閾値電圧Ｖｔｈになるまで電源線ＰＷＬから駆動トランジスタＴＲＤを介して記憶容量ＣＰに電流が流れる。
【００３１】
記憶容量ＣＰに向けて流れる電流が充分に小さくなると、記憶容量ＣＰの一端には発光用電位Ｖｏｌｅｄから駆動トランジスタの閾値電圧Ｖｔｈを引いた電位が供給された状態となる。データ線ＤＡＴから記憶容量ＣＰの他端に供給される表示信号の電位をＶｄｐとすると、記憶容量ＣＰに記憶される電位差は（Ｖｏｌｅｄ−｜Ｖｔｈ｜−Ｖｄｐ）となる。そして１行目のリセット制御線ＲＥＳの電位がローレベルとなりリセットスイッチＳＷＲがオフされる。これらの動作を２行目以降の画素行ＰＸＬについても繰り返す。
【００３２】
この書込みの操作をＮ（＝４８０）行目まで行うと、それに続いて発光期間ＴＩＬが開始する。発光期間ＴＩＬでは各データ線ＤＡＴには発光制御信号の電位Ｖｉｃが供給され、各点灯制御線ＩＬＭの電位はハイレベルとなり、各画素回路ＰＣに含まれる点灯制御スイッチはオンとなる。すると、画素回路ＰＣに表示信号が書込まれるタイミングと発光タイミングとで発光用電位Ｖｏｌｅｄの値が同じであれば、駆動トランジスタＴＲＤの閾値電圧Ｖｔｈのゲート−ソース間電圧は（−｜Ｖｔｈ｜−Ｖｄｐ＋Ｖｉｃ）となり各画素回路ＰＣに含まれる駆動トランジスタＴＲＤの閾値電圧Ｖｔｈがキャンセルされる。よって、発光素子ＩＬには閾値電圧Ｖｔｈの大きさに関わらず表示信号に応じて定まる電流量が供給される。
【００３３】
図４は第１の実施形態にかかる電源回路ＰＷＵの構成の一例を示す図である。本図に示す電源回路ＰＷＵは、電源電位ＶＤＤが入力される電源入力端子と、インダクタンスＬ１と、電源制御スイッチＱ１と、ダイオードＤ１と、第１の抵抗Ｒ１と、第２の抵抗Ｒ２と、安定化キャパシタＣ１と、エラーアンプＥＲＡと、積分キャパシタＣ２と、基準電圧源ＳＶＲと、電源制御スイッチ制御回路ＳＣＣと、エラーアンプ入力制御部ＰＣＣと、を含む。インダクタンスＬ１の一端は電源入力端子に接続され、他端にはダイオードＤ１のアノードと電源制御スイッチＱ１の一端が接続される。電源制御スイッチＱ１の他端には接地電位が供給される。ここで、電源制御スイッチＱ１は電界トランジスタである。ダイオードＤ１のカソードは安定化キャパシタＣ１の一端に接続され、安定化キャパシタＣ１の他端には接地電位が供給される。安定化キャパシタＣ１の一端にはさらに第１の抵抗Ｒ１の一端が接続され、第１の抵抗の他端には第２の抵抗Ｒ２が接続され、第２の抵抗Ｒ２の他端には接地電位が供給される。第１の抵抗Ｒ１は可変抵抗である。エラーアンプＥＲＡは第１の入力端子と第２の入力端子と出力端子を含み、第１の入力端子と出力端子の間には積分キャパシタＣ２が設けられている。これにより、エラーアンプＥＲＡおよび積分キャパシタＣ２は、積分回路として動作する。エラーアンプＥＲＡの第１の入力端子は第１の抵抗の他端と接続され、第２の入力端子は基準電圧源ＳＶＲと接続され、出力端子は電源制御スイッチ制御回路ＳＣＣに接続される。第１の抵抗Ｒ１、第２の抵抗Ｒ２、およびエラーアンプ入力制御部ＰＣＣはエラーアンプＥＲＡへの帰還電圧を調整しているので、まとめて帰還電圧調整回路ＦＭＣと呼ぶ。また電源制御スイッチ制御回路ＳＣＣは電源制御スイッチＱ１のゲート電極と接続される。安定化キャパシタＣ１の一端は電源線ＰＷＬとも接続され、この安定化キャパシタＣ１の一端の電位が発光用電位Ｖｏｌｅｄとして電源線ＰＷＬに供給される。なお電源線ＰＷＬに供給される電流の量をＩｏｌｅｄと記す。なお、この電源回路ＰＷＵはいわゆるスイッチングレギュレータの一種である。
【００３４】
電源回路ＰＷＵの基本的な動作について説明する。エラーアンプＥＲＡは、発光用電位に基づいて第１の入力端子に印加される電位と基準電圧源ＳＶＲが第２の入力端子に印加する基準電位との差の積分値に応じた電圧を、エラーアンプ出力Ｖｅｒｒとして電源制御スイッチ制御回路ＳＣＣに出力している。電源制御スイッチ制御回路ＳＣＣは、エラーアンプ出力Ｖｅｒｒに基づいてＰＷＭ制御を行い、電源制御スイッチＱ１のオン操作およびオフ操作を行う。電源制御スイッチＱ１がオフされる際にインダクタンスＬ１の他端に電源電位ＶＤＤより高い電位が発生する。その電位によりインダクタンスＬ１からダイオードＤ１を介して安定化キャパシタＣ１に向かう電流が発生し、安定化キャパシタＣ１に電荷が溜まる。いくらか低下していた発光用電位Ｖｏｌｅｄはその電流の供給により再び上昇する。
【００３５】
図５および図６は、電源制御スイッチＱ１のゲート電極の電位ＶＱ１Ｇ、ドレイン電極の電位ＶＱ１Ｄ、およびインダクタンスＬ１を流れる電流ＩＬ１の時間変化を示す波形図である。図５は電源回路が出力する電流量が大きい場合（エラーアンプ出力Ｖｅｒｒの値が発光用電位の低下量が大きいことを示す場合）の波形図であり、図６は、電源回路が出力する電流量が小さい場合（エラーアンプ出力Ｖｅｒｒの値が発光用電位の低下量が小さいことを示す場合）の波形図である。電源制御スイッチＱ１のゲート電極の電位ＶＱ１Ｇがハイレベルとなり電源制御スイッチＱ１がオンされる時間が長くなると、その分電流ＩＬ１の量が増える。電源制御スイッチＱ１がオフされる際に発生する高電位に伴いダイオードＤ１を介して安定化キャパシタＣ１に向けて流れる電流の量も大きくなる。電源制御スイッチ制御回路ＳＣＣはＰＷＭ制御によって電源制御スイッチＱ１がオンされる時間を制御している。なお、電源制御スイッチ制御回路ＳＣＣの制御方法はＰＷＭ制御には限られず、電源制御スイッチＱ１を開閉する周波数を変化させるなど別の方法を用いてもよい。
【００３６】
エラーアンプＥＲＡの第１の入力端子に入力される第１の入力電位は、帰還電圧調整回路ＦＭＣが電流量予測部ＣＰＲから入力される予測電流量データＣＰＤに応じて生成される。この詳細については後述する。
【００３７】
次に画像データから予測電流量データＣＰＤを生成する過程について説明する。電流量予測部ＣＰＲは、１画面の各画素の階調を示す画像データに基づいて、その画像データに対応する光を各画素回路ＰＣに含まれる発光素子ＩＬが発光する際に、電源回路ＰＷＵから電源線ＰＷＬを介して複数の画素回路ＰＣに流れる電流量を予測する。画素の階調はデジタル値で表され、その階調の値は例えば２５６階調なら０から２５５である。その画像データに基づいて各画素回路ＰＣに含まれる発光素子ＩＬに流れる電流量を計算し、それを１画面分合計した値を予測された電流量の値とする。その予測された電流量の値は予測電流量データＣＰＤとして出力される。
【００３８】
図７は画像データが示す階調と輝度との関係を示す図である。ある画素における輝度の値は階調の２．２乗に比例する。つまり、最大階調Ｄｍａｘにおける最大輝度をＬｍａｘとすると、ある階調Ｄにおける輝度Ｌは、Ｌ＝Ｌｍａｘ×（Ｄ／Ｄｍａｘ）２．２で計算される。一方、輝度Ｌと発光素子ＩＬを流れる電流量との関係は一般的に比例関係であるので、最大階調Ｄｍａｘにおいてある発光素子に流れる電流量をＩｍａｘとすれば、ある階調Ｄにおけるある発光素子ＩＬを流れる電流量Ｉは、Ｉ＝Ｉｍａｘ×（Ｄ／Ｄｍａｘ）２．２で計算される。本実施形態では電流量予測部ＣＰＲは、あるフィールド期間ＴＦの画像データについて計算された電流量の合計結果を保存する合計結果保存メモリを有し、画像データ処理部ＩＰＵからあるフィールドの画面のはじめの画素の階調の値を受ける際に合計結果保存メモリの値はリセットされる。あるフィールド期間ＴＦに表示される画像の画像データについて画像データ処理部ＩＰＵから画素ごとに順次供給される階調の値から上述の式を用いて各画素回路に含まれる発光素子ＩＬを流れる電流量を計算し、その電流量の値を合計結果保存メモリの値に加算して再び合計結果保存メモリに保存することを１画面分繰り返して発光期間ＴＩＬに電源線ＰＷＬを流れる電流量を予測する。予測電流量データＣＰＤは、その予測された電流量の値である。
【００３９】
次に、予測電流量データＣＰＤに基づくエラーアンプ入力制御部ＰＣＣや第１の抵抗Ｒ１の動作について説明する。エラーアンプ入力制御部ＰＣＣは、前のフィールド期間ＴＦの予測電流量と今のフィールド期間ＴＦの予測電流量との組合せに対応するルックアップテーブルを有する。ルックアップテーブルには第１の抵抗Ｒ１の抵抗値を変化させる期間、変化する量、および変化を開始ないし終了するタイミングなどの情報が記憶されている。これらの量は実験的に、あるいは事前に計算によって定められたものである。エラーアンプ入力制御部ＰＣＣは、このルックアップテーブルに基づいて予測電流量データに基づいて第１の抵抗Ｒ１の抵抗値を変化させる量やタイミングを取得し、第１の抵抗Ｒ１の抵抗値を制御する。
【００４０】
図８は、図４に示す電源回路に関して発光用電位Ｖｏｌｅｄ、電源回路ＰＷＵが出力する発光用電流Ｉｏｌｅｄ、エラーアンプＥＲＡに供給される電位を換算した換算電位Ｖｏｌｅｄｅｑおよび第１の抵抗Ｒ１の抵抗値の変化の一例を示す波形図である。まず第１の入力端子に入力される第１の入力電位Ｖｅｉ１は、第１の抵抗と第２の抵抗とにより分圧されるため、以下の式で計算される。
【００４１】
Ｖｅｉ１＝Ｒ２／（Ｒ１＋Ｒ２）×Ｖｏｌｅｄ
【００４２】
また、エラーアンプＥＲＡの第２の入力端子に入力される第２の入力電位は、基準電圧源が出力する基準電位Ｖｒｅｆである。以下では、発光用電位Ｖｏｌｅｄが到達するべき電位（以下では換算電位Ｖｏｌｅｄｅｑという）を用いて電源回路ＰＷＵの制御について説明する。はじめに、換算電位ＶｏｌｅｄｅｑはエラーアンプＥＲＡに入力される第１の入力電位および第２の入力電位が等しい場合の発光用電位Ｖｏｌｅｄであるので、以下の式を用いて計算される。
【００４３】
Ｖｏｌｅｄｅｑ＝（Ｒ１＋Ｒ２）／Ｒ２×Ｖｒｅｆ
【００４４】
ここで、式中のＲ１は第１の抵抗Ｒ１の抵抗値、Ｒ２は第２の抵抗Ｒ２の抵抗値を示す。一方、図３に示すように書込期間ＴＷＲと発光期間ＴＩＬとが分かれている場合は、書込期間ＴＷＲに流れる発光用電流Ｉｏｌｅｄの量と発光期間ＴＩＬに流れる発光用電流Ｉｏｌｅｄの量との違いから、電源回路が出力する発光用電流Ｉｏｌｅｄの量の波形図は矩形波状となる。すると、まず発光期間ＴＩＬの発光操作から書込期間ＴＷＲの書込み操作に移る際に、電源回路ＰＷＵから流れる発光用電流Ｉｏｌｅｄの量が急激に変化する（この場合は発光用電流Ｉｏｌｅｄの量が０となる）。この時、エラーアンプ入力制御部ＰＣＣは、発光期間ＴＩＬの終了時から書込期間ＴＷＲの初期の期間Ｔ１において、第１の抵抗Ｒ１の抵抗値を小さくするように制御する。発光用電位Ｖｏｌｅｄが供給すべき電位であって予め定められた電位を目標電位Ｖ１と定義する。発光用電位Ｖｏｌｅｄが目標電位Ｖ１となり、かつ第１の入力電位が基準電位Ｖｒｅｆと等しくなる場合の第１の抵抗の抵抗値をＲ１ａとする。期間Ｔ１での第１の抵抗Ｒ１の抵抗値をＲｂ＝０．５Ｒ１ａとした場合の換算電位Ｖｏｌｅｄｅｑの値をＶｏｌｅｄｂとすると、Ｖｏｌｅｄｂは以下の式で与えられる。
【００４５】
Ｖｏｌｅｄｂ＝（０．５Ｒ１ａ＋Ｒ２）／Ｒ２×Ｖｒｅｆ
【００４６】
これにより、発光用電位Ｖｏｌｅｄが到達するべき換算電位Ｖｏｌｅｄｅｑが元々の目標電位より小さくなるため、エラーアンプＥＲＡは、急速にＶｏｌｅｄを低下させるようにエラーアンプ出力Ｖｅｒｒを出力する。すると、エラーアンプ出力Ｖｅｒｒにエラーアンプ入力制御部ＰＣＣが応答して、電源制御スイッチＱ１のＯＮ期間を急速に狭める。これにより、書込期間ＴＷＲのはじめに供給される電流量が第１の抵抗Ｒ１の抵抗値を制御しない場合より抑えられ、発光期間から書込み期間に遷移する際の正方向電圧リップルも抑えることができる。
【００４７】
次に書込期間ＴＷＲ終了時から発光期間ＴＩＬの初期の期間Ｔ２においての動作を説明する。期間Ｔ２では、第１の抵抗Ｒ１の抵抗値を大きくする方向へ制御する。期間Ｔ２での第１の抵抗Ｒ１の抵抗値をＲａ＝２Ｒ１ａとした場合の換算電位Ｖｏｌｅｄｅｑの値Ｖｏｌｅｄａは、以下の式で表される。
【００４８】
Ｖｏｌｅｄａ＝（２Ｒ１ａ＋Ｒ２）／Ｒ２×Ｖｒｅｆ
【００４９】
これにより、発光用電位Ｖｏｌｅｄが到達するべき換算電位Ｖｏｌｅｄｅｑが元々の目標電位より大きくなるため、エラーアンプＥＲＡは、急速に発光用電位Ｖｏｌｅｄを上昇させる方向でエラーアンプ出力Ｖｅｒｒを出力する。エラーアンプ出力Ｖｅｒｒにエラーアンプ入力制御部ＰＣＣが応答して、電源制御スイッチＱ１のＯＮ期間を急速に拡げる。これにより、発光期間ＴＩＬのはじめに供給される電流量が第１の抵抗Ｒ１の抵抗値を制御しない場合より多くなり、書込期間ＴＷＲから発光期間ＴＩＬに遷移する際の負方向電圧リップルも抑えることができる。
【００５０】
このことは、従来の電源回路を用いた場合と比べればより明らかである。図９は従来の電源回路を用いた場合の発光用電位、電源回路が出力する電流量およびエラーアンプ出力Ｖｅｒｒの電位の一例を示す波形図である。第１の入力電位を変化させない場合はエラーアンプ出力Ｖｅｒｒが本実施形態に比べてよりゆっくりと変化する。発光期間ＴＩＬから書込期間ＴＷＲに変化する場合、これにより電源回路ＰＷＵの安定化キャパシタＣ１に必要以上の電荷が溜まり、発光用電位Ｖｏｌｅｄはフィードバック制御の目標電位Ｖ１より大きく超えてしまう。その後も電源線ＰＷＬから画素回路ＰＣに流れる電流は少ないため、発光用電位Ｖｏｌｅｄは漸減するのみであり、目標電位Ｖ１には戻らない。これによって書込期間ＴＷＲ中に発光用電位が変化するため、駆動トランジスタＴＲＤの閾値電圧Ｖｔｈのキャンセルのされ方が行ごとに変わってしまい、それが画面上の輝度むらとして認識されてしまう。また書込期間ＴＷＲから発光期間ＴＩＬに切り替わる際には安定化キャパシタＣ１への電荷の供給が追いつかずに、発光用電位Ｖｏｌｅｄの低下が起きる。
【００５１】
なお本実施形態では、発光期間ＴＩＬにおける発光素子ＩＬの発光が終わってから書込期間ＴＷＲが始まる前に第１の抵抗の抵抗値の変化を開始させ、また各画素行ＰＸＬへの書込みが終了してから発光期間ＴＩＬが始まる前にその抵抗値の調整を始めてもよい。そうすれば、書込期間ＴＷＲや発光期間ＴＩＬのはじめにおけるＶｏｌｅｄの変化はさらに抑えられる。
【００５２】
図４に示す電源回路ＰＷＵでは第１の抵抗Ｒ１の抵抗値を変化させることにより第１の入力電位を予測された電流量に基づいて変化させたが、他の方法で第１の入力電位を変化させてもよい。図１０は、第１の実施形態にかかる電源回路ＰＷＵの構成の他の一例を示す図である。本図に示す電源回路ＰＷＵは図４に示す電源回路ＰＷＵと比べて、電源回路ＰＷＵが第１の抵抗の一端と他端との間に直列的に接続される抵抗制御スイッチＱ２を含む点、第１の抵抗Ｒ１が可変抵抗でなく、エラーアンプ入力制御部ＰＣＣが抵抗制御スイッチＱ２を制御する点が異なる。抵抗制御スイッチＱ２はｐチャネル型の薄膜トランジスタである。
【００５３】
図１１は、図１０に示す電源回路ＰＷＵに関して、発光用電位Ｖｏｌｅｄ、電源回路ＰＷＵが出力する発光用電流Ｉｏｌｅｄおよび抵抗制御スイッチＱ２のゲート電極に供給される電位Ｖｃｏｎｔの一例を示す波形図である。本図の例では発光期間ＴＩＬから書込期間ＴＷＲに切り替わってから一定の期間、抵抗制御スイッチＱ２のゲート電極がローレベルとなり抵抗制御スイッチＱ２がオンされる。抵抗制御スイッチＱ２がオンされると、第１の抵抗Ｒ１と第３の抵抗Ｒ３とが並列的に接続されるため、換算電位Ｖｏｌｅｄｅｑは以下の式で表される。
【００５４】
Ｖｏｌｅｄｅｑ＝〔（Ｒ１×Ｒ３）/（Ｒ１＋Ｒ３）＋Ｒ２〕/Ｒ２×Ｖｒｅｆ
【００５５】
ここで、式中のＲ３は第３の抵抗Ｒ３の抵抗値を示す。これにより、Ｖｏｌｅｄｅｑの値が目標電位Ｖ１より小さくなるため、図４に示す電源回路ＰＷＵで第１の抵抗Ｒ１の抵抗値を小さくした場合と同様に発光期間ＴＩＬから書込期間ＴＷＲに遷移する際の正方向電圧リップルを抑える効果が得られる。これにより、書込期間ＴＷＲの発光用電位Ｖｏｌｅｄの変化を抑え、画面の輝度むらを抑えることができる。また、抵抗制御スイッチＱ２のスイッチ操作のタイミング制御のみで動作することから、エラーアンプ入力制御部ＰＣＣ中のルックアップテーブルに記憶するデータを削減でき、エラーアンプ入力制御部ＰＣＣの回路規模を図４の例に比べて小さくすることもできる。
【００５６】
図１２は、第１の実施形態にかかる電源回路ＰＷＵの構成の他の例を示す図である。本図では、エラーアンプ入力制御部ＰＣＣにより電流を流すか否かが制御される電流源ＳＩ１と第４の抵抗Ｒ４とを用いて第１の入力電位を制御する点に特徴がある。
【００５７】
より具体的には、図１２に示す電源回路ＰＷＵは図４に示す電源回路ＰＷＵと比べると、以下の点が異なる。一つは、電源回路ＰＷＵが第１の抵抗Ｒ１の第１の入力端子に接続される側の一端に一端が接続される第４の抵抗Ｒ４と、第４の抵抗Ｒ４の他端と第１の抵抗Ｒ１の他端との間に設けられる抵抗制御スイッチＱ２と、第４の抵抗の他端と接地電位供給線との間に設けられた電流源ＳＩ１とを含む点であり、もう一つは、第１の抵抗Ｒ１が可変抵抗でなく、エラーアンプ入力制御部ＰＣＣが抵抗制御スイッチＱ２と電流源ＳＩ１とを制御する点である。抵抗制御スイッチＱ２はｐチャネル型の薄膜トランジスタである。
【００５８】
図１３は、図１２に示す電源回路ＰＷＵに関して、発光用電位Ｖｏｌｅｄ、電源回路が出力する発光用電流Ｉｏｌｅｄ、抵抗制御スイッチＱ２のゲート電極に供給される電位Ｖｃｏｎｔ１、電流源ＳＩ１を制御する信号Ｖｃｏｎｔ２および電流源ＳＩ１が流す電流量Ｉ１の一例を示す波形図である。本図の例では発光期間ＴＩＬから書込期間ＴＷＲに切り替わってから一定の期間、抵抗制御スイッチＱ２のゲート電極がローレベルとなり抵抗制御スイッチＱ２がオンされる。抵抗制御スイッチＱ２がオンされると、第１の抵抗Ｒ１と第４の抵抗Ｒ４とが並列的に接続されるため、第１の抵抗Ｒ１と第４の抵抗Ｒ４とが並列的に接続され、図１１の例で説明したのと同じように発光期間ＴＩＬから書込期間ＴＷＲに遷移する際の正方向電圧リップルを抑える効果が得られる。
【００５９】
一方、書込期間ＴＷＲから発光期間ＴＩＬに変化してからの一定の期間には電流源ＳＩ１を制御する信号Ｖｃｏｎｔ２の電位がハイレベルとなり、電流源ＳＩ１は信号Ｖｃｏｎｔ２の電位がハイレベルである間、一定の電流量Ｉ１を流す。この際、エラーアンプＥＲＡに入力される第１の入力電位の値は、Ｉ１×（第４の抵抗Ｒ４の抵抗値）で表される。この第１の入力電位が、基準電位Ｖｒｅｆより充分に小さくなるようＩ１の値を決定しておけば、この期間にエラーアンプＥＲＡは急速に発光用電位Ｖｏｌｅｄを上昇させる方向でエラーアンプ出力Ｖｅｒｒを出力する。これにより、発光期間ＴＩＬのはじめに供給される電流量が本構成を有しない場合より多くなり、書込期間ＴＷＲから発光期間ＴＩＬに遷移する際の負方向電圧リップルを抑えることができる。
【００６０】
［第２の実施形態］
第２の実施形態は、各画素行ＰＸＬに含まれる画素回路ＰＣに対する表示信号の書込操作が終了してすぐに発光期間ＴＩＬが開始し、発光期間ＴＩＬの開始・終了タイミングが画素行ＰＸＬごとに異なるケースについての実施形態である。以下では第１の実施形態との相違点を中心に説明する。
【００６１】
図１４は、第２の実施形態にかかる各画素回路ＰＣの構成の一例を示す図である。各画素回路ＰＣは、発光素子ＩＬと、駆動トランジスタＴＲＤと、記憶容量ＣＰと、点灯制御スイッチＳＷＩと、リセットスイッチＳＷＲと、データ線入力スイッチＳＷＳと、発光信号入力スイッチＳＷＦとを含む。発光素子ＩＬのカソードは図示しない接地電位供給線と接続される。駆動トランジスタＴＲＤはｐチャネル型の薄膜トランジスタであり、ゲート電極に印加される電位とソース電極に印加される電位との電位差に応じて発光素子ＩＬに流れる電流量を制御する。駆動トランジスタＴＲＤのソース電極は電源線ＰＷＬに接続され、駆動トランジスタＴＲＤのドレイン電極は点灯制御スイッチＳＷＩを介して発光素子ＩＬのアノードに接続されている。記憶容量ＣＰの一端は駆動トランジスタＴＲＤのゲート電極に接続され、記憶容量ＣＰの他端はデータ線入力スイッチＳＷＳを介してデータ線ＤＡＴに接続され、また記憶容量ＣＰの他端は発光信号入力スイッチＳＷＦを介して発光制御信号線ＲＥＦと接続される。リセットスイッチＳＷＲの一端は駆動トランジスタＴＲＤのゲート電極に接続され、他端は駆動トランジスタＴＲＤのドレイン電極に接続される。点灯制御スイッチＳＷＩ、リセットスイッチＳＷＲ、データ線入力スイッチＳＷＳおよび発光信号入力スイッチＳＷＦはｐチャネル型の薄膜トランジスタである。
【００６２】
リセットスイッチＳＷＲおよびデータ線入力スイッチＳＷＳのゲート電極はリセット制御線ＲＥＳに接続されており、発光信号入力スイッチＳＷＦのゲート電極は発光制御信号制御線ＲＦＣに接続されている。ここで、発光制御信号制御線ＲＦＣおよび発光制御信号線ＲＥＦは、それぞれＮ本存在し、それぞれ画素行ＰＸＬに対応して設けられている。発光制御信号制御線ＲＦＣおよび発光制御信号線ＲＥＦの一端は、垂直走査回路ＹＤＶに接続されている。
【００６３】
次に本実施形態に係る有機ＥＬ表示装置の駆動方法について説明する。図１５は、データ線ＤＡＴ、リセット制御線ＲＥＳおよび点灯制御線ＩＬＭに印加される電位の一例を示す波形図である。本実施形態では、１行目の画素回路ＰＣから順に、画素回路ＰＣに表示信号を書込み、４８０行目の画素回路ＰＣへの書込みが終わると、垂直帰線期間を経て再び１行目の画素回路ＰＣから順に表示信号の書込みが行われる。また、他行の画素回路ＰＣに表示信号を書込む際に画素回路ＰＣに含まれる発光素子ＩＬは表示信号に応じた輝度で発光している。よって、本実施形態では、画素行ＰＸＬが異なると書込期間ＴＷＲと発光期間ＴＩＬの開始・終了タイミングも異なる。ここで、本実施形態では１行目の画素回路ＰＣの書込期間ＴＷＲが開始されてから再び１行目の画素回路ＰＣの書込期間ＴＷＲが開始されるまでの期間をフィールド期間ＴＦとよぶ。
【００６４】
より具体的には、１行目の画素行ＰＸＬ１に含まれる画素回路ＰＣに表示信号を書込む書込期間ＴＷＲが始まる前に点灯制御線ＩＬＭ１の電位がハイレベルとなり点灯制御スイッチＳＷＩがオフし、発光素子ＩＬの発光が止まる。書込期間ＴＷＲが始まると、リセット制御線ＲＥＳ１の電位がローレベルとなるとともに点灯制御線ＩＬＭ１の電位がローレベルとなり、リセットスイッチＳＷＲ、データ線入力スイッチＳＷＳおよび点灯制御スイッチＳＷＩがオンになる。すると記憶容量ＣＰの一端が発光素子ＩＬを介して接地電位供給線に接続されるため、記憶容量ＣＰに溜まった電荷がリセットされる。その電荷がリセットされる程度の時間が経過すると、点灯制御線ＩＬＭ１の電位がハイレベルとなり点灯制御スイッチＳＷＩがオフされる。このタイミングでは駆動トランジスタＴＲＤがダイオード接続になるとともに、データ線ＤＡＴから表示信号の電位Ｖｄｐが供給されるため、書込期間ＴＷＲの終了前には記憶容量ＣＰに（Ｖｏｌｅｄ−｜Ｖｔｈ｜−Ｖｄｐ）の電位差が記憶される。そしてリセット制御線ＲＥＳ１の電位がハイレベルとなりリセットスイッチＳＷＲがオフになり、その後この行の発光期間ＴＩＬが始まり点灯制御線ＩＬＭ１の電位がローレベルとなるとともに発光制御信号制御線ＲＦＣ１の電位がローレベルとなる。すると記憶容量ＣＰの他端には発光制御信号の電位Ｖｉｃが供給され、画素回路ＰＣに表示信号が書込まれるタイミングと発光タイミングとで発光用電位Ｖｏｌｅｄの値が同じであれば、駆動トランジスタＴＲＤの閾値電圧Ｖｔｈのゲート電極−ソース電極間電圧は（−｜Ｖｔｈ｜−Ｖｄｐ＋Ｖｉｃ）となり各画素回路ＰＣに含まれる駆動トランジスタＴＲＤの閾値電圧Ｖｔｈがキャンセルされた電流量が発光素子ＩＬに供給される。それにより発光素子ＩＬは発光素子ＩＬが表示信号に応じて発光する。なお、１行目の画素行ＰＸＬの発光期間ＴＩＬが始まる時に１行目の画素行ＰＸＬの書込期間ＴＷＲが始まり、このようにして２行目以降の画素回路ＰＣについても表示信号の書き込みおよび発光の操作が行われていく。
【００６５】
電源回路ＰＷＵの回路構成については、第１の実施形態で説明したものを用いてよい。以下では図４に示す電源回路ＰＷＵを用いた場合について説明する。本実施形態においては、発光期間ＴＩＬの開始タイミングが行ごとに異なるため、発光用電流Ｉｏｌｅｄが第１の実施形態ほど急激には変化しない。しかしながら発光期間ＴＩＬが始まる行と発光期間ＴＩＬが終わる行との間で輝度が異なる場合などに発光用電流Ｉｏｌｅｄの変化が生じ、それにより生じる発光用電位Ｖｏｌｅｄの変動を抑えることができる。
【００６６】
その発光用電流Ｉｏｌｅｄについて、電流量予測部ＣＰＲが画像データから予測電流量データＣＰＤを生成する過程について説明する。電流量予測部ＣＰＲには第１の実施形態と同様に画像データが入力され、それぞれの画素回路ＰＣに含まれる発光素子ＩＬを流れる電流量を第１の実施形態と同じ方法で計算する。ここで、電流量予測部ＣＰＲは、行ごとに電流量予測結果保存メモリを有している。電流量予測結果保存メモリには、対応する行の画素回路ＰＣについて計算された予測電流量を積算した値が保存される。１水平期間ごとに次に書込期間ＴＷＲとなる行以外の行に対応する電流量予測結果保存メモリの内容を積算した結果が予測電流量データＣＰＤとして出力される。
【００６７】
図１６は、図４に示す電源回路に関して電源回路が出力する発光用電流Ｉｏｌｅｄ、第１の抵抗Ｒ１の抵抗値および発光用電位Ｖｏｌｅｄの一例を示す図である。エラーアンプ入力制御部ＰＣＣは、第１の抵抗Ｒ１の抵抗値を制御している。その制御により、新たな行が走査されるごとに発光用電流Ｉｏｌｅｄが変化した際の発光用電位Ｖｏｌｅｄの変動が抑えられる。画素回路ＰＣへの書込み操作時の発光用電圧Ｖｏｌｅｄが安定するため、表示領域ＤＡ内の輝度均一性も向上する。
【００６８】
なお、電源回路ＰＷＵにおいて、エラーアンプＥＲＡに対して必ずしも第１の入力電位を変化させなくてもよい。例えば第２の入力電位を変化させてもよい。エラーアンプＥＲＡは第１の入力電位と第２の入力電位との電位差の積分値を求めるため、第１の入力電位を増やす代わりに第２の入力電位を減らす、あるいは第１の入力電位を減らす代わりに第２の入力電位を増やせば、同じ効果が得られるからである。図１７は、第２の実施形態にかかる電源回路ＰＷＵの他の例を示す図である。図４に示す電源回路ＰＷＵと比べると、第１の抵抗Ｒ１が可変抵抗でなくなり、基準電圧源ＳＶＲの出力電圧を可変とし、基準電圧源ＳＶＲの出力電圧をエラーアンプ入力制御部ＰＣＣが制御する点が異なる。ここで、基準電圧源ＳＶＲと、エラーアンプ入力制御部ＰＣＣとは基準電位を調整した電位を第２の入力電位としてエラーアンプＥＲＡに供給している。基準電圧源ＳＶＲと、エラーアンプ入力制御部ＰＣＣとをまとめて基準電圧調整回路ＲＭＣとよぶ。
【００６９】
図１８は、図１７に示す電源回路ＰＷＵに関して電源回路ＰＷＵが出力する発光用電流Ｉｏｌｅｄ、エラーアンプＥＲＡに入力される第２の入力電位Ｖｅｉ２および発光用電位Ｖｏｌｅｄの一例を示す図である。図１６の例において第１の抵抗Ｒ１の抵抗値を増やすケースで、代わりに第２の入力電位Ｖｅｉ２を増加させるよう制御すると、新たな行が走査されることにより発光用電流Ｉｏｌｅｄが変化し発光用電位Ｖｏｌｅｄが変化する現象が抑えられ、表示領域ＤＡ内の輝度均一性も向上する。
【符号の説明】
【００７０】
ＸＤＶ  データ線駆動回路、ＹＤＶ  垂直走査回路、ＤＡ  表示領域、ＤＡＴ  データ線、ＩＬＭ  点灯制御線、ＰＣ  画素回路、ＰＷＬ  電源線、ＰＸＬ  画素行、ＲＥＳ  リセット制御線、ＣＰＲ  電流量予測部、ＰＷＵ  電源回路、ＲＦＣ  発光制御信号制御線、ＲＥＦ  発光制御信号線、ＤＡＣ  デジタルアナログ変換器、ＩＰＵ  画像データ処理部、ＬＴＣ  ラッチ回路、ＣＰ  記憶容量、ＩＬ  発光素子、ＳＷＩ  点灯制御スイッチ、ＳＷＲ  リセットスイッチ、ＴＲＤ  駆動トランジスタ、ＳＷＳ  データ線入力スイッチ、ＳＷＦ  発光信号入力スイッチ、ＣＰＤ  予測電流量データ、Ｉｏｌｅｄ  発光用電流、Ｄ１  ダイオード、Ｃ１  安定化キャパシタ、Ｃ２  積分キャパシタ、ＥＲＡ  エラーアンプ、Ｌ１  インダクタンス、ＦＭＣ  帰還電圧調整回路、ＰＣＣ  エラーアンプ入力制御部、ＲＭＣ  基準電圧調整回路、ＳＣＣ  電源制御スイッチ制御回路、Ｑ１  電源制御スイッチ、Ｑ２  抵抗制御スイッチ、Ｒ１  第１の抵抗、Ｒ２  第２の抵抗、Ｒ３  第３の抵抗、ＳＩ１  電流源、ＳＶＲ  基準電圧源、ＴＦ  フィールド期間、ＴＩＬ  発光期間、ＴＷＲ  書込期間、ＶＤＤ  電源電位、Ｖ１  目標電位、Ｖｅｒｒ  エラーアンプ出力、Ｖｄａｔａ  データ線に印加される信号の電位、Ｖｏｌｅｄ  発光用電位。
【図１】
2012123058.tif 000003
【図２】
2012123058.tif 000004
【図３】
2012123058.tif 000005
【図４】
2012123058.tif 000006
【図５】
2012123058.tif 000007
【図６】
2012123058.tif 000008
【図７】
2012123058.tif 000009
【図８】
2012123058.tif 000010
【図９】
2012123058.tif 000011
【図１０】
2012123058.tif 000012
【図１１】
2012123058.tif 000013
【図１２】
2012123058.tif 000014
【図１３】
2012123058.tif 000015
【図１４】
2012123058.tif 000016
【図１５】
2012123058.tif 000017
【図１６】
2012123058.tif 000018
【図１７】
2012123058.tif 000019
【図１８】
2012123058.tif 000020
【図１９】
2012123058.tif 000021