(57)【要約】【課題】本発明の課題は、動作電流が少なくてかつ出力コンデンサーなしでも安定に動作しかつ負荷過渡応答の速い安定化電源装置を実現する。【解決手段】本発明の解決手段は、誤差増幅手段、基準電圧手段、電圧電流出力手段、出力電圧分圧器、バイアス電流帰還発生手段を含む安定化電圧出力装置において、誤差増幅器は２つの出力を有し第１の出力は電圧電流出力手段に第２の出力はパルスブースト器Ｕ７４およびバイアス制御手段Ｕ７５に接続されていて出力コンデンサーなしで高速の負荷過渡応答を達成する。【選択図】図７
2012104014.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧が供給される第1電源端子ＶＳＳと第２端子ＶＤＤの間に
基準電圧を発生する基準電圧発生手段（Ｕ７１）と、出力電圧変動を検出する出力電圧分圧手段（Ｕ４３）と、前記基準電圧に対する誤差電圧を増幅する誤差増幅器と、該誤差増幅器によって制御されて安定化出力電圧を生成する電圧電流出力手段Ｕ７２とからなり前記誤差増幅器は第１出力ＰＤと第２の出力Ｏ３を有し、出力電圧分圧手段手段（Ｕ７３）に接続される第１型の第１のＦＥＴＮ１と基準電圧発生手段（Ｕ７１）に接続される第１型の第２ＦＥＴ素子Ｎ２第１型の第３ＦＥＴ素子Ｎ３を有し、該第１型の第３ＦＥＴ素子Ｎ３は第２の出力Ｏ３、該第１型の第２ＦＥＴ素子Ｎ２は第１出力ＰＤにそれぞれ接続され、前第１１出力ＰＤに接続される第２型の第５ＦＥＴ素子、Ｐ５と前記第２出力Ｏ３に接続される第２型の第６ＦＥＴ素子，Ｐ６とを有し前記第１出力ＰＤは電圧電流出力手段Ｕ４２の入力に接続され前記第２出力Ｏ３はパルスブースト器Ｕ７４と適応バイアス手段Ｕ７５とに接続されていて、該パルスブースト器Ｕ７４を構成する第２型のＦＥＴ素子Ｐ７とＰ８および適応バイアス手段Ｕ５を構成するＦＥＴ素子Ｐ１は前記電圧電流出力手段（Ｕ２）を構成する第２型第９ＦＥＴ素子Ｐ９のチャンネル幅サイズよりも１／１０００以下であることに特徴を有する安定化電源回路。
【請求項２】
請求項１におけるパルスブースト器Ｕ７４は第２型の第７ＦＥＴ素子Ｐ７と第８ＦＥＴ素子Ｐ８とからなり第７ＦＥＴ素子Ｐ７のドゲート端子は前記第２の出力Ｏ３および第８ＦＥＴ素子Ｐ８のドレイン端子、ソース端子とバルク端子は前記第１の出力ＰＤに接続されていて、第８ＦＥＴ素子Ｐ８のゲート端子は前記第１の出力ＰＤ端子に、ソース端子は第二電源端子ＶＤＤに接続されていることに特徴を有する安定化電源回路。
【請求項３】
請求項１における適応バイアス手段Ｕ７５は第２型の第９ＦＥＴ素子Ｐ１と第１型の第１０ＦＥＴ素子Ｎ６と第１型の第１１ＦＥＴ素子Ｎ５とからなり第９ＦＥＴ素子Ｐ１のゲート端子は前記第２の出力Ｏ３に、ドレイン端子は第１０ＦＥＴ素子Ｎ６のドレイン端子トゲート端子と第１１ＦＥＴ素子Ｎ５のゲート端子に接続ことに特徴を有する安定化電源回路。
【請求項４】
請求項１における安定化電源回路であってコンデンサーＣ１
とＣ３は第１のＦＥＴＮ１が形成されるシリコン基盤と同一のシリコン基盤上に形成されているているとともに容量値が２００ｐＦ以下であることに特徴を有する安定化電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
携帯電子機器に限らずその他あらゆる電子装置には直流安定化電源電圧が必ず複数個使用されている。デジタル回路用、高周波回路用、アナログ回路用などにそれぞれ適した特性の電源回路が配置されている。特に電池で動作する携帯装置においては電池寿命を伸ばす為に電源供給経路を細かく分割制御して節電する方法が採用されている。電源供給を細分化して、動作しないブロックには給電しない制御がなされている。CPUの各ブロックは部分的に停止状態と動作状態が瞬間的に変化することになる。一般的に電源回路の出力には大容量のコンデンサーが付加されていて、出力電圧変動を補償するとともに。ゼロ点を形成して位相余裕をつくりだして負帰還系である電源回路の安定動作を確保する役割を担っている。
【０００２】
特然るにカード式決済端末や決済機能付き形携帯端末は実装空間が限られているために外形が大きい大容量コンデンサーを付加できない問題があった。
カード式決済端末や決済機能付き携帯端末は決済時に電子回路の全体が同時に活性化されるので瞬間的に動作電流が増加する。安定化電源回路は決済動作時以外は決済機に近接したことを検出するために検出回路には常に常時給電している。非常に少ない動作電流で電力を供給していて大きな負荷電流に状態が瞬時変化しても、電源電圧が大きく変化しないことが望まれる性能である。近年、半導体製造工程は微細化が進んだ結果、その動作電圧も大きく低下している。
【０００３】
例えば加工幅４５ｎｍ（ナノメトル）のＣＭＯＳ  ＩＣでは電源電圧は０．５Ｖ程度に低下する。したがって負荷変動による電圧低下を２％以下にしようとすると、わずか１０ｍＶ以下の電圧降下しか許されない事になりさもなければレジスタとメモリの誤動作が発生する危険があり決済金額が誤る恐れが出てくる。
【０００４】
負荷電流が瞬間的に増加しても出力電圧が大きく変化しない安定化電源は
従来は負荷過渡応答を改善する為に大きな出力コンデンサーを付加して、出力電圧変動を補償するするとともに大きなコンデンサーでゼロ点を生成し位相余裕度を確保して安定動作を実現している。しかし大きな出力コンデンサーは外形が大きいので薄型小型携帯端末には実装空間が制限されているので実装出来ない。従来方法の第２として誤差増幅器に広帯域回路を採用することが行われてきた。広帯域の誤差増幅器回路は動作電流を大幅に増加する事になって電池寿命を犠牲にすることになる。ここに動作電流が少なくて大きなコンデンサーなしでもしくはコンデンサーなしで負荷過渡応答が良好な電源装置が大いに望まれる背景がある．
【０００５】
本発明は主として直流安定化電源回路おける負荷過渡応答に関するものである。特に低動作電流でかつ高速な負荷過渡応答を達成する回路に関する。
【０００６】
出力コンデンサーなしもしくは微小な出力容量でも安定に動作する安定化電源はいくつかの提唱が特許文献に見られる。出力コンデンサーを省略するとゼロ点がなくなるので電源回路は位相余裕が確保できないので動作不安定もしくは発振状態になることが知られている。これは負帰還系において必須のゼロ点が消滅して位相余裕を確保できなくなることに起因している。特許文献１、特許文献２、特許文献５、特許文献６、特許文献７、特許文献８においてはゼロ点を付加電流に応じて変化させる回路を追加して解決しているが安定度については効果が認められるが急激な負荷変動については記述があみあたらない。特許文献３、特許文献４において負荷過渡応答高速化が提案されているが後述する理由で負荷変化に追いつかないので急峻な負荷変化には間に合わないことが後述される。本発明は出力コンデンサーなしでも動作電流が少なくてかつ高速な負荷過渡応答を達成する回路に関する。
【背景技術】
【０００７】
図１は決済端末機のブロック図を示す。Ｖ１は装置の電子回路全体に給電する電池を示す。Ｕ１，Ｕ２、Ｕ３，Ｕ５は安定化電源を示す。Ｕ５は全体を制御するＣＰＵ１、Ｕ８は近接センサー部を示す。ＣＰＵ１、Ｕ２近接センサーＵ８は常時動作状態になっているのでそれの電源を供給している安定化電源Ｕ１とＵ５は常時活性状態にあり電源として動作電流を消費している。決済端末が決済機に接触もしくは近接されると近接センサーＵ８が検出信号発生して決済端末機と決済機との間で無線電波などによりデータを交信して決済処理を実行する。そのときＣＰＵ２、Ｕ６と表示制御部Ｕ７が活性化されて動作電流が急激に増加して安安定化電源Ｕ１、Ｕ２，Ｕ３，Ｕ４の負荷電流は瞬間的に増加する。安安定化電源Ｕ１〜Ｕ４の出力にコンデンサーがないか十分な容量が付加されていないと出力電圧が降下する。その電圧降下量が所定の割合以上になると給電されているＣＰＵ１もしくはＣＰＵ２が誤動作して正常な決済処理が行われない不具合を生じる。このように動作電流が少なく負荷電流変化に対して出力電圧変動が少ない安定化電源が大いに求められる背景がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】ＵＳ７３７３２３３Ｂ２
【特許文献２】ＵＳ６６０３２９２Ｂ１
【特許文献３】ＵＳ６０４６５７７
【特許文献４】ＵＳ５８２２２６
【特許文献５】特開平１１−１５０４２７
【特許文献６】特開２００５−２５８６４４
【特許文献７】特開２００５−１３７０８５
【特許文献８】特許４２６８０１３従来の方法だと、出力コンデンサーなしではゼロ点を負荷電流に応じて変化させることによって電源回路の安定度を確保することは可能だが。急激な負荷流変化による出力電圧変化を要求される変化率以下にすることは実現できかった。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は動作電流が少なく、出力コンデンサーなしでも急激な負荷電流の変化に対し出力電圧変化が所定の割合以下の負荷過渡応答応答を達成する安定化電源回路を実現する。
【課題を解決するための手段】
【００１０】
図３では従来の負荷過渡応答高速化電源装置を示す安定化電源装置は、Ｕ１誤差差動器とFET、Ｐ５とＮ２からなるバイアス制御器と電流電圧出力回路Ｐ９と、出力分圧回路Ｕ３、基準電圧ＶＲＥＦから構成されている。図４は図３の従来例回路における負荷過渡応答を示す波形図である。出力電流３１が５ｍＡから１００ｍＡに変化したときに出力電圧３０が立ち上がりで電圧降下、立下りで電圧上昇することを示している。
【００１１】
横軸は時間軸単位μｓｅｃ、出力電流３１、動作電流３２、出力電圧３０、を示す。出力電流３２は２０μｓｅｃ付近で５ｍＡ付近で１００ｍＡに  立ち上がる。これは決済機能つき携帯端末が決済機に近接して決済回路が動作開始する場合に相当する。このとき出力電圧は降下するが一定割合以下に抑える必要がある。一般的には２％以下にする必要があるとされている。図３の場合―７８ｍＶの電圧降下しているの２０μｓｅｃ５．２％の電圧降下である。２％を超えているので従来の電源回路では問題が起きることが予想される。
【００１２】
出力電圧の理論検討をする。出力電圧変化Ｖｄの式で表される。
Vｄ=Ｔｄ＊Ｉｏ／Ｃｏ  ―――（１）
Ｖｏｖ＝Ｔｄ＊Ｉｏ／Ｃｏ―――――（２）
負荷電流が増加したときのＶｄは出力電圧降下、は制御信号ｐｄの遅延時間、Ｉｏは出力電流、Ｃｏは出力容量、Ｖｏｖは出力電圧上昇、Ｔｄは簿差増幅器Ｕ３１の出力信号の遅延時間、Ｉｏは出力電流、Ｃｏは出力容量。式（１）（２）より電圧変化を小さくするには出力容量Ｃｏを大きくするか遅延時間Ｔｄを小さくすればよいことがわかる。しかしながら出力容量Ｃｏを大きくすることは小型決済機能端末の場合実装空間が限られていて実施困難である場合が多い。また遅延時間Ｔｄを小さくするには誤差増幅器の動作電流を大きくすれば可能であることが知られている。
図３は特許文献３における負荷過渡応答高速化の回路を参照している。負荷電流が増加して出力電圧が降下すると出力電圧分圧器Ｕ３３の出力信号、Ｒ１とＲ２の接続点ＦＢが低下して誤差増幅器Ｕ３３の出力ＰＤが低下して出力電圧電流手段のインピーダンスをさげて出力電圧ＶＯＵＴの低下を補正しようとすると同時にＰ１に流れる電流を増加させて  Ｐ５のバイアス電流も増加させて出力電圧補正を速めようとしている。
図３を基に遅延時間の考察すると、遅延時間Ｔｄは誤差増幅器Ｕ３１単独の遅延時間 Ｔｅａと電圧電流出力手段Ｕ３２の入力寄生容量Ｃｇによる遅延時間Ｔｇの合計である。電圧電流出力手段はＭＯＳＦＥＴもしくはバイポーラトランジスタが利用される。いずれの場合も電圧電流出力手段の入力寄生容量は十分な出力電流を確保するために、大きな容量になることが避けられない。したがって、
Ｔｅａ＜Ｔｇ
Ｔｄ＝Ｔｅａ＋Ｔｇ
従来方法によるバイアスブーストは負荷電流が増加して出力電圧が低下したことを検出して誤差増幅器のバイアス電流を増加させて広帯域増幅に変身させる方法である。問題は広帯域増幅器に変身するのが負荷電流の立ち上がりに間にあうかどうかである。
【００１３】
ブースト回路Ｕ３５の遅延時間をＴｂとするとブースト動作が開始するまでの遅延時間ＴＢとすると、
ＴＢ＝Ｔｅａ＋Ｔｇ＋Ｔｂ＝Ｔｄ＋Ｔｂ
したがって、Ｔｂ＞Ｔｄである。ブースト動作が開始するまでの遅延時が負荷過渡応答の遅延時間よりも大きいので帰還ブーストによる負荷過渡応答の改善は望めないことが推定される。以上のように従来の安定化電源回路では出力コンデンサーに大容量を負荷することが必要である。もしくは誤差増幅器を広帯域で遅延時間のすくない広帯域誤差増幅器を使用する必要があった。ししながら大容量コンデンサーは実装空間を必要とするので実装できない場合がある、広帯域誤差増幅器は動作電流を増加させる必要がある。
【００１４】
しかしながら小型決済機能端末は電池動作しているので動作電流を増加させると電池動作寿命を短くしてしまう。したがって動作電流がすくなくてかつ小さな出力容量もしくは出力コンデンサー無しで負荷電流変化時の電圧変動が少ない安定化電源が大いに求められる。本発明における安定化電源回路はこれらの要求を実現するものである。
【００１５】
上記課題を解決するため、本発明は誤差増幅器において高速応答する経路を設けてパルスブースト回路を付加することによって低消費電流で出力コンデンサーなしでも負荷過渡応答の高速な安定化電電を構成した。
【発明の効果】
【００１６】
携帯端末の電池はＡＣアダプターで充電されるので電池寿命が短くなるとより頻繁にＡＣアダプターで充電する必要が生じて利便性を損なうと同時により多くの発電所の電力を消費することになる。本発明の効果を決済端末の例で説明したが同様の効果は携帯電話でも得られることは明らかである。
【００１７】
携帯電話では３０系統もの給電経路が用いられているので従来方法では３０個の出力コンデンサーが必要であった、本発明の安定化電源を利用すれば３０個のコンデンサーが不要になるので実装空間が大いに削減可能でありより薄型小型の携帯端末が可能になる。
本発明の実施例においては、半導体素子の例としてＦＥＴにて示しているが、ほかのタイプの半導体素子、例えばバイポーラトランジスタ、ＳｉＧｅトランジスタ、薄膜トランジスタ、ＧａＡｓトランジスタでも同等の効果が期待できるので、実施はＦＥＴに限定されるものではない。
【００１８】
このように本発明は誤差増幅器の増動作電流を増やすことなく、非常に低い動作電流で従来よりもはるかに高速な負荷過渡応答を実現することが出来る。かつ出力コンデンサーなしで安定動作するので多くのコンデンサーを削減することが出来る。
【図面の簡単な説明】
【００１９】
【図１】決済機能端末のブロック図を示す。
【図２】従来の安定化電源回路の一例を示す回路図である。
【図３】従来の負荷過渡応答高速化安定化電源回路の一例を示す回路図である
【図４】従来の安定化電源回路の負荷過渡応答波形を示す図。
【図５】従来と本発明の安定化電源回路の負荷過渡応答波形を示図。
【図６】従来の安定化電源回路の負荷過渡応答波形を示す図
【図７】本発明の第1の実施例である回路図を示す図面である
【発明を実施するための形態】
【００２０】
図７に本発明の一形態によれば電源電圧が供給される第1と第2電源端子の間に、基準電圧を発生する基準電圧発生器（Ｕ７１）と、出力電圧変動を検出する出力電圧分圧器（Ｕ７３）と前記基準電圧に対する誤差電圧を増幅する誤差増幅器と該誤差増幅器によって制御されて安定化出力電圧を生成する電圧電流出力器（Ｕ７２）とを有し前記誤差増幅器は出力電圧分圧手段手段（Ｕ７３）に接続される第１型の第１のＦＥＴＮ１と基準電圧発生手段（Ｕ７１）に接続される第１型の第２ＦＥＴ素子Ｎ２第１型の第３ＦＥＴ素子Ｎ３を有し、前記該第２ＦＥＴ素子Ｎ１第１の出力端ＰＤ、前記第３ＦＥＴＮ３は第２の出力端子Ｏ３にそれぞれ接続され、前記第１の出力端子ＰＤに接続される第２型第５ＦＥＴ素子、Ｐ５と前記第１の出力端子Ｏ３に接続される第２型第６ＦＥＴ素子Ｐ６とを有し前記第１の出力端子ＰＤは電圧電流出力手段Ｕ７２の入力に接続され前記前記第２の端子Ｏ３はパルスブースト器Ｕ７４にと適応バイアス回路Ｕ７５とに接続されていて、該パルスブースト器を構成するＦＥＴ素子Ｐ７とＰ８および適応バイアス回路Ｕ７５を構成するＦＥＴ素子Ｐ１は前記電圧電流出力手段（Ｕ７２）を構成する第２型第９ＦＥＴ素子Ｐ９のチャンネル幅の１／１０００以下であることに特徴を有する安定化電源回路。
【００２１】
図５に本発明と従来例における動作波形図を示す。比較のためにオーバーライドして表示している。図５において５０は従来例における出力電圧波形１は本発明の実施例における出力電圧波形をそれぞれ示す。５２は負荷電流波形を示す立ち上がり時間５ｕｓで５ｍＡから１００ｍに増加している。動作電流は５３と５４で示す動作電流は５．４ｕＡであることを示す。従来例回路では負荷電流５２が立ち上がる時に出力電圧降下が７０ｍＶ、本発明回路では電圧降下が２０ｍＶであることが読み取れる。
【００２２】
図６は従来例において動作電流を増減させたときの出力電圧波形を示す。
６０，６１，は誤差増幅器の動作電流６４が５μＡ、バ動作電流６５が２５μＡの時の出力電圧波形をそれぞれ示す。バイアス電流６５が２５μＡの時には出力電圧降下は２７ｍＶであり２％以内に収まっている。動作電流６４が５μＡの時には出力電圧降下は７０ｍＶであり２％以上の電圧降下である。したがって実用に供するためには動作電流２５μＡで利用することになる。通常携帯端末の電池容量は７００ｍＡＨが利用されている。図１の決済端末の場合バイ動作電流２５μＡは電池寿命は７０００時間に相当する本発明の安定化電源回路では動作電流５μＡで２７ｍＶであり２％以内を実現するので電池寿命は３６０００時間に相当する。動作電流６４が少ないほど当然であるが電池寿命時間が長いことが理解される
【符号の説明】
【００２３】
VDD        電圧供給端子
VSS         電圧供給端子
VOUT        出力端子
Ｃ1〜Ｃ４    コンデンサー
Ｒ1〜Ｒ４    抵抗器
Ｎ1〜Ｎ９    ＮＭＯＳＦＥＴ
Ｐ1〜Ｐ９    ＰＭＯＳＦＥＴ
Ｕ1〜Ｕ４    安定化電源器
Ｕ５〜Ｕ６  ＣＰＵ
Ｕ７        表示制御器
Ｕ８        近接検出器
Ｕ３１      誤差増幅器
Ｕ２２      電流電圧出力器
Ｕ３２      電流電圧出力器
Ｕ７２      電流電圧出力器
Ｕ２３      出力電圧分割器
Ｕ３３      出力電圧分割器
Ｕ７３      出力電圧分割器
Ｕ２５      適応バイアス帰還器
Ｕ３５      適応バイアス帰還器
Ｕ７５      適応バイアス帰還器
Ｕ７４      パルスブースト器
【図１】
2012104014.tif 000003
【図２】
2012104014.tif 000004
【図３】
2012104014.tif 000005
【図４】
2012104014.tif 000006
【図５】
2012104014.tif 000007
【図６】
2012104014.tif 000008
【図７】
2012104014.tif 000009