(57)【要約】【課題】台形補正角度を大きくしても画質を劣化させることなくフレーム欠落を防止できる映像処理装置等を提供する。【解決手段】映像信号に対して台形補正処理を行う映像処理装置は、バス３０２と、バス３０２を介して、映像信号ＶＩＤＥＯ１をバッファリングする入力遅延バッファー領域１３２と、バス３０２を介して入力遅延バッファー領域１３２から読み出された映像信号に対して台形補正処理を行う台形補正処理部１４０と、バス３０２を介して、台形補正処理後の映像信号ＶＩＤＥＯ３をバッファリングする出力遅延バッファー領域１３４と、各遅延バッファー領域に対するアクセス制御を行うメモリー制御部１２０とを含む。メモリー制御部１２０は、映像信号ＶＩＤＥＯ１に対する処理負荷及び映像信号ＶＩＤＥＯ３に対する処理負荷に応じて、遅延バッファー領域に対するアクセス制御を変更する。【選択図】図５
2012044504.tif 000002
【特許請求の範囲】
【請求項１】
映像信号に対して台形補正処理を行う映像処理装置であって、
バスと、
前記バスを介して、第１の映像信号をバッファリングする第１のフレームメモリーと、
前記バスを介して、前記第１のフレームメモリーから読み出された前記第１の映像信号に対して台形補正処理を行う台形補正処理部と、
前記バスを介して、前記台形補正処理部による前記台形補正処理後の第２の映像信号をバッファリングする第２のフレームメモリーと、
前記第１のフレームメモリー及び前記第２のフレームメモリーに対するアクセス制御を行うメモリー制御部とを含み、
前記メモリー制御部は、
前記第１の映像信号に対する処理負荷及び前記第２の映像信号に対する処理負荷に応じて、前記第１のフレームメモリーに対する第１のアクセス制御及び前記第２のフレームメモリーに対する第２のアクセス制御の少なくとも一方を変更することを特徴とする映像処理装置。
【請求項２】
請求項１において、
前記台形補正処理の処理量の変化に応じて、前記第１のアクセス制御及び前記第２のアクセス制御の少なくとも一方を変更することを特徴とする映像処理装置。
【請求項３】
請求項２において、
前記メモリー制御部は、
前記台形補正処理における変更前後の台形補正角度に応じて、前記第１のアクセス制御及び前記第２のアクセス制御の少なくとも一方を変更することを特徴とする映像処理装置。
【請求項４】
請求項１において、
前記メモリー制御部は、
前記第１の映像信号に対する処理量の変化に応じて、前記第１のアクセス制御及び前記第２のアクセス制御の少なくとも一方を変更することを特徴とする映像処理装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記メモリー制御部は、
前記第１のアクセス制御と前記第２のアクセス制御の調停を行うバス調停部を含み、
前記第１のアクセス制御における前記バスの占有要求の第１の優先度及び前記第２のアクセス制御における前記バスの占有要求の第２の優先度の少なくとも一方を変更することを特徴とする映像処理装置。
【請求項６】
請求項５において、
前記メモリー制御部は、
前記第１の映像信号に対する処理負荷が前記第２の映像信号に対する処理負荷より重いと判断されるとき、前記第１の優先度を前記第２の優先度より高くし、前記第１の映像信号に対する処理負荷が前記第２の映像信号に対する処理負荷より軽いと判断されるとき、前記第１の優先度を前記第２の優先度より低くするように変更することを特徴とする映像処理装置。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記メモリー制御部は、
前記第１のアクセス制御における第１のバースト長及び前記第２のアクセス制御における第２のバースト長の少なくとも一方を変更することを特徴とする映像処理装置。
【請求項８】
請求項７において、
前記メモリー制御部は、
前記第１の映像信号に対する処理負荷が前記第２の映像信号に対する処理負荷より重いと判断されるとき、前記第１のバースト長が前記第２のバースト長より長くなり、前記第１の映像信号に対する処理負荷が前記第２の映像信号に対する処理負荷より低いと判断されるとき、前記第１のバースト長が前記第２のバースト長より短くなるように変更することを特徴とする映像処理装置。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記メモリー制御部は、
前記第２のフレームメモリーがフル状態で、フレームの欠落が発生したとき、又は前記第２のフレームメモリーのバッファリング状態に応じて、前記第１のアクセス制御における前記バスの占有要求の優先度を前記第２のアクセス制御における前記バスの占有要求の優先度より低く変更し、又は前記第１のアクセス制御におけるバースト長より前記第２のアクセス制御におけるバースト長を長くすることを特徴とする映像処理装置。
【請求項１０】
請求項１乃至９のいずれかにおいて、
前記メモリー制御部は、
前記第１のフレームメモリーがフル状態で、フレームの欠落が発生したとき、又は前記第１のフレームメモリーのバッファリング状態に応じて、前記第１のアクセス制御における前記バスの占有要求の優先度を前記第２のアクセス制御における前記バスの占有要求の優先度より高く変更し、又は前記第１のアクセス制御におけるバースト長より前記第２のアクセス制御におけるバースト長を短くすることを特徴とする映像処理装置。
【請求項１１】
映像信号に基づいて映像を表示する映像表示装置であって、
請求項１乃至１０のいずれか記載の映像処理装置と、
前記映像処理装置における前記台形補正処理後の映像信号に基づいて映像を表示する映像表示部とを含むことを特徴とする映像表示装置。
【請求項１２】
請求項１１において、
前記映像表示部は、
光源と、
前記映像信号に基づいて前記光源からの光を変調する光変調部とを含むことを特徴とする映像表示装置。
【請求項１３】
映像信号に対して台形補正処理を行う映像処理方法であって、
第１のアクセス制御によりバスを介して第１の映像信号を第１のフレームメモリーにバッファリングする第１の記憶ステップと、
前記第１のフレームメモリーから前記バスを介して読み出された前記第１の映像信号に対して台形補正処理を行う台形補正処理ステップと、
第２のアクセス制御により、前記台形補正処理ステップにおける前記台形補正処理後の第２の映像信号を、前記バスを介して第２のフレームメモリーにバッファリングする第２の記憶ステップとを含み、
前記第１の映像信号に対する処理負荷及び前記第２の映像信号に対する処理負荷に応じて、前記第１のアクセス制御及び前記第２のアクセス制御の少なくとも一方を変更することを特徴とする映像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像処理装置、映像表示装置及び映像処理方法等に関する。
【背景技術】
【０００２】
従来、映像表示装置としての液晶プロジェクターは、図１９に示すように、フレームメモリー９００、液晶ライトバルブ駆動部９０６、液晶ライトバルブ９０８を少なくとも備えている。更に、映像信号に対してスケーリング処理や台形補正処理等の映像処理を行うため、液晶プロジェクターは、映像入力インターフェイス（InterFace：Ｉ／Ｆ）部９１０、メモリー制御部９１２、スケーラー９０２、台形補正処理部９０４を備えている。このような構成の液晶プロジェクターにおいて、映像信号が映像入力Ｉ／Ｆ部９１０に入力されると、メモリー制御部９１２により、一旦、映像信号がフレームメモリー９００にバッファリングされる。その後、液晶プロジェクターでは、フレームメモリー９００から映像信号を読み出して、該映像信号に対してスケーリング処理や台形補正処理等の映像処理を行い、液晶ライトバルブ駆動部９０６に対して映像処理後の映像信号を供給する。
【０００３】
このような液晶プロジェクターで行われる映像処理については、例えば特許文献１に開示されている。この特許文献１には、スケーラーによるスケーリング処理において、映像信号の同期信号の周波数から映像信号の解像度を決定し、映像を拡大又は縮小することによって、映像信号の解像度を表示デバイスの解像度に一致するように変換する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−８４７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の技術では、台形補正処理において出力１ライン当たりに複数ライン分の映像信号が必要となり、台形補正角度が大きくなると映像処理がリアルタイムで処理できなくなるという問題がある。この場合、フレームの欠落を招いたり、画質の劣化を招いたりしていた。また、この種の液晶プロジェクターには種々の映像供給装置が接続されるため多様なフォーマットの映像信号に対応することが望ましい。更に、時間的に連続した映像信号は互いに類似する傾向があることから、処理負荷が重くなるような映像信号が連続して入力される場合があり、これらに対応してリアルタイムで処理する必要がある。
【０００６】
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様によれば、台形補正角度を大きくしても画質を劣化させることなくフレーム欠落を防止できる映像処理装置、映像表示装置及び映像処理方法等を提供することができる。
【課題を解決するための手段】
【０００７】
（１）本発明の一態様は、映像信号に対して台形補正処理を行う映像処理装置が、バスと、前記バスを介して、第１の映像信号をバッファリングする第１のフレームメモリーと、前記バスを介して、前記第１のフレームメモリーから読み出された前記第１の映像信号に対して台形補正処理を行う台形補正処理部と、前記バスを介して、前記台形補正処理部による前記台形補正処理後の第２の映像信号をバッファリングする第２のフレームメモリーと、前記第１のフレームメモリー及び前記第２のフレームメモリーに対するアクセス制御を行うメモリー制御部とを含み、前記メモリー制御部は、前記第１の映像信号に対する処理負荷及び前記第２の映像信号に対する処理負荷に応じて、前記第１のフレームメモリーに対する第１のアクセス制御及び前記第２のフレームメモリーに対する第２のアクセス制御の少なくとも一方を変更する。
【０００８】
本態様によれば、各フレームメモリーに同一バスを介してアクセスできる構成を採用することで、映像処理装置の構成の簡素化及び低コスト化を図ることができる。また、各フレームメモリーにバッファリングされる映像信号に対する処理負荷に応じて、各フレームメモリーに対するアクセス制御が変更することで、アクセス速度の適正化を図り、映像処理装置における映像処理全体の処理速度を向上させることができる。この結果、台形補正角度が大きくなった場合や映像入力に対する処理負荷が継続的に重くなった場合でも、フレームの欠落を防止できるようになる。
【０００９】
（２）本発明の他の態様に係る映像処理装置は、前記台形補正処理の処理量の変化に応じて、前記第１のアクセス制御及び前記第２のアクセス制御の少なくとも一方を変更する。
本態様においては、台形補正処理の処理量の変化に応じて、各フレームメモリーに対するアクセス制御を変更するようにしている。これにより、台形補正角度を大きくして台形補正処理の処理量が多くなったとしても画質を劣化させることなくフレーム欠落を防止できるようになる。
【００１０】
（３）本発明の他の態様に係る映像処理装置では、前記メモリー制御部は、前記台形補正処理における変更前後の台形補正角度に応じて、前記第１のアクセス制御及び前記第２のアクセス制御の少なくとも一方を変更する。
本態様によれば、台形補正角度に応じて各フレームメモリーに対するアクセス制御を変更するようにしたので、台形補正処理の処理量に対応したアクセス制御が可能となり、台形補正角度を大きくしても画質を劣化させずにフレーム欠落を防止できるようになる。
【００１１】
（４）本発明の他の態様に係る映像処理装置では、前記メモリー制御部は、前記第１の映像信号に対する処理量の変化に応じて、前記第１のアクセス制御及び前記第２のアクセス制御の少なくとも一方を変更する。
本態様においては、第１の映像信号に対する処理量の変化に応じて、各フレームメモリーに対するアクセス制御を変更するようにしている。これにより、上記の効果に加えて、継続的に処理負荷の重い映像入力が継続する場合でも画質を劣化させることなくフレーム欠落を防止できるようになる。
【００１２】
（５）本発明の他の態様に係る映像処理装置では、前記メモリー制御部は、前記第１のアクセス制御と前記第２のアクセス制御の調停を行うバス調停部を含み、前記第１のアクセス制御における前記バスの占有要求の第１の優先度及び前記第２のアクセス制御における前記バスの占有要求の第２の優先度の少なくとも一方を変更する。
本態様によれば、各フレームメモリーへのアクセス制御に対応したバスの占有要求の優先度を変更するようにしたので、簡易な制御で装置全体の処理性能の向上を図ることができるようになる。
【００１３】
（６）本発明の他の態様に係る映像処理装置では、前記メモリー制御部は、前記第１の映像信号に対する処理負荷が前記第２の映像信号に対する処理負荷より重いと判断されるとき、前記第１の優先度を前記第２の優先度より高くし、前記第１の映像信号に対する処理負荷が前記第２の映像信号に対する処理負荷より軽いと判断されるとき、前記第１の優先度を前記第２の優先度より低くするように変更する。
本態様によれば、各映像信号に対する処理負荷に応じて優先度を適切に変更するようにしたので、上記の効果に加えて、装置全体の処理性能の向上を図ることができるようになる。
【００１４】
（７）本発明の他の態様に係る映像処理装置では、前記メモリー制御部は、前記第１のアクセス制御における第１のバースト長及び前記第２のアクセス制御における第２のバースト長の少なくとも一方を変更する。
本態様によれば、各フレームメモリーへのアクセス制御におけるバースト長を変更するようにしたので、簡易な制御で装置全体の処理性能の向上を図ることができるようになる。
【００１５】
（８）本発明の他の態様に係る映像処理装置では、前記メモリー制御部は、前記第１の映像信号に対する処理負荷が前記第２の映像信号に対する処理負荷より重いと判断されるとき、前記第１のバースト長が前記第２のバースト長より長くなり、前記第１の映像信号に対する処理負荷が前記第２の映像信号に対する処理負荷より低いと判断されるとき、前記第１のバースト長が前記第２のバースト長より短くなるように変更する。
本態様によれば、各映像信号に対する処理負荷に応じてバースト長を適切に変更するようにしたので、上記の効果に加えて、装置全体の処理性能の向上を図ることができるようになる。
【００１６】
（９）本発明の他の態様に係る映像処理装置では、前記メモリー制御部は、前記第２のフレームメモリーがフル状態で、フレームの欠落が発生したとき、又は前記第２のフレームメモリーのバッファリング状態に応じて、前記第１のアクセス制御における前記バスの占有要求の優先度を前記第２のアクセス制御における前記バスの占有要求の優先度より低く変更し、又は前記第１のアクセス制御におけるバースト長より前記第２のアクセス制御におけるバースト長を長くする。
本態様においては、第２のフレームメモリーに対するアクセスに着目して、各フレームメモリーへのアクセス制御におけるバースト長を変更するようにしている。これにより、上記の効果に加えて、第２のフレームメモリーに書き込まれる映像信号又は第２のフレームメモリーから読み出される映像信号の欠落を確実に防止できるようになる。
【００１７】
（１０）本発明の他の態様に係る映像処理装置では、前記メモリー制御部は、前記第１のフレームメモリーがフル状態で、フレームの欠落が発生したとき、又は前記第１のフレームメモリーのバッファリング状態に応じて、前記第１のアクセス制御における前記バスの占有要求の優先度を前記第２のアクセス制御における前記バスの占有要求の優先度より高く変更し、又は前記第１のアクセス制御におけるバースト長より前記第２のアクセス制御におけるバースト長を短くする。
本態様においては、第１のフレームメモリーに対するアクセスに着目して、各フレームメモリーへのアクセス制御におけるバースト長を変更するようにしている。これにより、上記の効果に加えて、第１のフレームメモリーに書き込まれる映像信号又は第１のフレームメモリーから読み出される映像信号の欠落を確実に防止できるようになる。
【００１８】
（１１）本発明の他の態様は、映像信号に基づいて映像を表示する映像表示装置が、上記のいずれか記載の映像処理装置と、前記映像処理装置における前記台形補正処理後の映像信号に基づいて映像を表示する映像表示部とを含む。
【００１９】
本態様によれば、台形補正角度を大きくしても画質を劣化させることなくフレーム欠落を防止できる映像表示装置を提供できるようになる。
【００２０】
（１２）本発明の他の態様に係る映像表示装置では、前記映像表示部は、光源と、前記映像信号に基づいて前記光源からの光を変調する光変調部とを含む。
本態様によれば、台形補正角度を大きくしても画質を劣化させることなくフレーム欠落を防止できるプロジェクターを提供できるようになる。
【００２１】
（１３）本発明の他の態様は、映像信号に対して台形補正処理を行う映像処理方法が、第１のアクセス制御によりバスを介して第１の映像信号を第１のフレームメモリーにバッファリングする第１の記憶ステップと、前記第１のフレームメモリーから前記バスを介して読み出された前記第１の映像信号に対して台形補正処理を行う台形補正処理ステップと、第２のアクセス制御により、前記台形補正処理ステップにおける前記台形補正処理後の第２の映像信号を、前記バスを介して第２のフレームメモリーにバッファリングする第２の記憶ステップとを含み、前記第１の映像信号に対する処理負荷及び前記第２の映像信号に対する処理負荷に応じて、前記第１のアクセス制御及び前記第２のアクセス制御の少なくとも一方を変更する。
【００２２】
本態様によれば、各フレームメモリーに同一バスを介してアクセスできる構成を採用することで、構成の簡素化及び低コスト化を図ることができる。また、各フレームメモリーにバッファリングされる映像信号に対する処理負荷に応じて、各フレームメモリーに対するアクセス制御が変更することで、アクセス速度の適正化を図り、映像処理全体の処理速度を向上させることができる。この結果、台形補正角度が大きくなった場合や映像入力に対する処理負荷が継続的に重くなった場合でも、フレームの欠落を防止できるようになる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態に係る映像表示装置としての液晶プロジェクターが適用された表示システムの構成例のブロック図。
【図２】本実施形態における台形補正角度の説明図。
【図３】本実施形態における台形補正処理の処理内容の説明図。
【図４】台形補正角度とフレームレートの関係を模式的に示す図。
【図５】図１の映像処理装置の構成例の機能ブロック図。
【図６】図５の映像処理装置のハードウェア構成例を示す図。
【図７】図５の入力遅延バッファー制御部の要部の構成例のブロック図。
【図８】図５の出力遅延バッファー制御部の要部の構成例のブロック図
【図９】本実施形態におけるマージン値についての説明図。
【図１０】本実施形態におけるマージン値についての説明図。
【図１１】本実施形態におけるマージン値についての説明図。
【図１２】図５のメモリー制御部の構成例の機能ブロック図。
【図１３】映像処理装置の動作タイミングの一例を示す図。
【図１４】映像処理装置の動作タイミングの他の例を示す図。
【図１５】映像処理装置の制御例のフロー図。
【図１６】映像処理装置の制御例のフロー図。
【図１７】映像処理装置の制御例のフロー図。
【図１８】図１８（Ａ）、図１８（Ｂ）は書き込み側と読み出し側とでフレーム更新速度が異なる場合の制御例の説明図。
【図１９】従来の液晶プロジェクターの構成例を示すブロック図。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。
以下では、本発明に係る映像表示装置として液晶プロジェクターを例に説明するが、本発明はこれに限定されるものではなく、種々の態様の映像表示装置に適用することができるのは言うまでもない。
【００２５】
図１に、本発明の一実施形態に係る映像表示装置としての液晶プロジェクターが適用された表示システムの構成例のブロック図を示す。なお、図１における液晶プロジェクターの構成は、簡略化して図示されている。
表示システム１０は、映像供給装置（画像供給装置）２０と、映像表示装置（画像表示装置）としての液晶プロジェクター３０と、スクリーンＳＣＲとを含む。映像供給装置２０は、液晶プロジェクター３０に供給する映像に対応した映像信号（画像信号）、該映像信号に対応した垂直同期信号及び水平同期信号を生成する。映像供給装置２０からの映像信号、垂直同期信号及び水平同期信号は、液晶プロジェクター３０に入力される。このような映像供給装置２０の機能は、ＰＣ（Personal Computer）やＤＶＤ（Digital Versatile Disc）プレーヤー等によって実現される。なお、液晶プロジェクター３０に入力される映像信号等は、図示しないコンピューターで読取可能な記憶媒体から読み出されたものであってもよい。このコンピューターで読取可能な記憶媒体は、ＲＯＭ、ＲＡＭ、ＣＤ−ＲＯＭ、ＤＶＤ、ＦＤ、ＭＤ、メモリーカード等のいずれでもよい。
【００２６】
液晶プロジェクター３０は、光変調部として液晶ライトバルブを採用したプロジェクターであり、映像処理装置（画像処理装置）１００と、液晶ライトバルブ駆動部３２、液晶ライトバルブ（光変調部）３４と、投写レンズ３６と、光源部４０とを含む。光源部４０は、ランプ４２と、レンズ４４とを含む。液晶プロジェクター３０は、映像供給装置２０からの映像信号に基づいて、映像（画像）をスクリーンＳＣＲに表示する。液晶プロジェクター３０では、映像処理装置１００が、スクリーンＳＣＲにおける投写面に対する設置位置に応じて決定される台形補正角度に従って、映像供給装置２０からの映像信号に対して台形補正処理を行う。そのため、映像処理装置１００は、台形補正処理の前段及び後段に遅延バッファー（フレームメモリー）を備えており、台形補正処理前後の映像信号を各遅延バッファーにバッファリングする。各遅延バッファーは、設定されたマージン値に応じたフレーム期間（１フレーム分の映像信号に対応する期間）だけ遅延させて映像信号を出力する。このマージン値は、遅延フレーム数に対応しており、可変である。
【００２７】
また、本実施形態では、台形補正処理の前段及び後段に設けられた２つの遅延バッファーの機能が、１つの記憶領域内に割り当てられた２つの記憶領域により実現される。これにより、映像処理装置１００の構成の簡素化を図り低コスト化に寄与できるようになる。そして、このような構成の映像処理装置１００では、各遅延バッファーにバッファリングされる映像信号に対する処理負荷に応じて、各遅延バッファーに対するアクセス制御を変更することで、アクセス速度の適正化を図る。これによって、ボトルネックとなる部分をより高速化し、映像処理装置１００における映像処理全体の処理速度を向上させる。この結果、台形補正角度が大きくなってもフレームが欠落することなく映像信号を処理できるようになる。しかも、映像入力の変更等により処理負荷が継続的に重くなった場合でも、フレームの欠落を防止できるようになる。このような映像処理装置１００によって行われた台形補正処理後の映像信号は、該映像信号に対応した垂直同期信号及び水平同期信号と共に液晶ライトバルブ駆動部３２に入力される。
【００２８】
液晶ライトバルブ駆動部３２は、液晶ライトバルブ３４を駆動する回路である。液晶ライトバルブ３４は、液晶ライトバルブ駆動部３２で生成された信号を映像化する光変調素子である。この液晶ライトバルブ駆動部３２は、出力水平同期信号及び出力垂直同期信号を生成し、これらの同期信号に同期して、映像処理装置１００からの映像信号に基づく画像を表示する。具体的には、液晶ライトバルブ３４は、光源部４０から射出される光を、液晶ライトバルブ駆動部３２で生成された信号に基づいて変調して投写に必要な光をスクリーンＳＣＲ側へ向けて射出する。光源部４０は、画像を投写するための光源であり、主に、ランプ４２が発する光をレンズ４４により平行光とする。この平行光は、液晶ライトバルブ３４で変調された後、投写レンズ３６に入射する。投写レンズ３６は、光源部４０から射出され、液晶ライトバルブ３４で変調された光をスクリーンＳＣＲに拡大して表示させる。このスクリーンＳＣＲは、液晶プロジェクター３０から投写される投写像を表示する投写面を有している。上記の液晶ライトバルブ駆動部３２、液晶ライトバルブ３４、投写レンズ３６及び光源部４０により、映像表示部の機能を実現できる。
【００２９】
本実施形態における台形補正処理は、スクリーンＳＣＲにおける投写面に対する液晶プロジェクター３０の傾きによって生じる映像の歪を補正する処理である。
図２に、本実施形態における台形補正角度の説明図を示す。図２は、液晶プロジェクター３０及びスクリーンＳＣＲの投写面を横から見た図であり、縦方向の台形補正角度を模式的に表す。
液晶プロジェクター３０の投写光軸Ｃに対して所与の角度（例えば、垂直）となるようにスクリーンＳＣＲの投写面が設けられているとき、該投写面に表示される映像が基準映像であるものとする。このとき、図２に示すように液晶プロジェクター３０の投写光軸Ｃが基準より角度Ｈだけ傾けて設定されていると、投写面の画像が歪む。そこで、液晶プロジェクター３０は、この角度Ｈに応じた台形補正処理を行って、基準映像と同様の映像を表示させる。この角度Ｈは、縦方向の台形補正角度であり、映像処理装置１００において、台形補正角度に応じて映像の歪みを補正する。なお、図２では縦方向の台形補正角度の例を説明したが、横方向の台形補正角度も同様であり、液晶プロジェクター３０は、縦方向の台形補正角度及び横方向の補正角度に応じて映像の歪みを補正する。
【００３０】
図３に、本実施形態における台形補正処理の処理内容の説明図を示す。図３は、台形補正処理前の元画像ＩＭＧ０と台形補正処理後の出力画像ＩＭＧ１を模式的に表す。
元画像ＩＭＧ０の映像信号に基づいてスクリーンＳＣＲの投写面に投写した画像が出力画像ＩＭＧ１となったものとする。このとき、液晶ライトバルブ３４上における左下隅領域ＡＲ１と右上隅領域ＡＲ２に着目すると、右上隅領域ＡＲ２における元画像に対する縮小率は、左下隅領域ＡＲ１における元画像に対する縮小率より高くなる。即ち、右上隅領域ＡＲ２では元画像に対する変形率が大きく、左下隅領域ＡＲ１では元画像に対する変形率が小さくなり、１画面内の画素位置によって変形率が異なる。このように１画面内で種々の処理速度で処理する台形補正処理を行うためには、予め映像信号をバッファリングさせておく必要がある。また、台形補正処理では、台形補正角度が大きくなるほど、別の走査ラインの映像信号を参照する必要があり、台形補正角度に応じて処理速度が変化する。
【００３１】
図４に、台形補正角度とフレームレートの関係を模式的に示す。図４では、１フレーム分の映像信号に対する台形補正処理に要する時間をフレームレートとして表し、横方向の台形補正角度と縦方向の台形補正角度とに対応した台形補正処理のフレームレートを模式的に表している。
図４では、縦方向の台形補正角度及び横方向の台形補正角度のそれぞれについて、台形補正角度が大きくなるほどフレームレートが低下することを示している。これにより、縦方向の台形補正角度及び横方向の台形補正角度が最大となるとき、フレームレートが最低となる。ここで、液晶ライトバルブ３４に対する映像信号の出力周期は、例えば６０ｆｐｓ等の固定周期であるため、例えば図４に示す領域ＢＲでは６０ｆｐｓ以下となり、フレームの欠落が発生する。そこで、本実施形態では、台形補正処理の前段及び後段に遅延バッファーを設けることで、映像出力のフレーム欠落を抑制する。
【００３２】
次に、映像処理装置１００について具体的に説明する。
図５に、図１の映像処理装置１００の構成例の機能ブロック図を示す。図５において、映像処理装置１００の他に液晶ライトバルブ駆動部３２もあわせて図示している。
図６に、図５の映像処理装置１００のハードウェア構成例を示す。図６において、図１の液晶ライトバルブ駆動部３２及び液晶ライトバルブ３４もあわせて図示している。なお、図６において、図５と同様の部分には同一符号を付し、適宜説明を省略する。
図５に示すように、映像処理装置１００は、映像入力Ｉ／Ｆ部１１０、メモリー制御部１２０、フレームメモリー１３０、台形補正処理部１４０を含む。フレームメモリー１３０には、入力遅延バッファー領域１３２と出力遅延バッファー領域１３４とが割り当てられている。入力遅延バッファー領域１３２は、台形補正処理の対象となる映像信号がバッファリングされる第１のフレームメモリーの記憶領域として機能する。出力遅延バッファー領域１３４は、台形補正処理後の映像信号がバッファリングされる第２のフレームメモリーの記憶領域として機能する。
【００３３】
この映像処理装置１００は、図６に示すように、中央演算処理装置（Central Processing Unit：以下、ＣＰＵ）３００、プログラムメモリー３０４を有する。そして、映像処理装置１００では、ＣＰＵ３００、プログラムメモリー３０４、映像入力Ｉ／Ｆ部１１０、メモリー制御部１２０、台形補正処理部１４０はバス３０２を介して互いに接続されている。液晶ライトバルブ駆動部３２は、バス３０２を介して映像信号ＶＩＤＥＯｏを受け取る。ここで、ＣＰＵ３００は、プログラムメモリー３０４に記憶されたプログラムを読み込んで、該プログラムに対応した処理を実行することで、本実施形態の映像処理をソフトウェア処理により実現する。なお、プログラムメモリー３０４は、ＣＰＵ３００に内蔵されていてもよい。フレームメモリー１３０は、入力遅延バッファー領域１３２及び出力遅延バッファー領域１３４の機能を有し、バス３０２を介して映像信号の転送が行われるため、映像処理装置１００の構成を簡素化することができる。
【００３４】
以下、図５の映像処理装置１００の各部について説明する。
フレームメモリー１３０を構成する入力遅延バッファー領域１３２は、４フレーム分の映像信号を記憶する入力フレームメモリー０〜入力フレームメモリー３として機能する記憶領域を有する。この入力遅延バッファー領域１３２からは、設定されたマージン値に応じたフレーム期間（垂直走査期間）だけ遅延させて、バッファリングした映像信号が出力される。マージン値は、ある映像信号の入力に対してこの映像信号の出力を遅延させるフレーム数であり、ＣＰＵ３００によって入力側マージン値設定レジスターへ設定される。ここでは、設定されたマージン値である第１の遅延フレーム数がＮ（Ｎは自然数）のとき、入力遅延バッファー領域１３２からは、Ｎフレーム期間だけ遅延させて、バッファリングしていた映像信号が出力される。本実施形態では、入力遅延バッファー領域１３２に対してマージン値は０〜３のいずれかを設定できるものとする。
【００３５】
同様に、フレームメモリー１３０を構成する出力遅延バッファー領域１３４もまた、４フレーム分の映像信号を記憶する出力フレームメモリー０〜出力フレームメモリー３として機能する記憶領域を有する。出力遅延バッファー領域１３４からは、設定されたマージン値に応じたフレーム期間（垂直走査期間）だけ遅延させて、バッファリングした映像信号が出力される。マージン値は、ある映像信号の入力に対してこの映像信号の出力を遅延させるフレーム数であり、ＣＰＵ３００によって出力側マージン値設定レジスターへ設定される。ここでは、設定されたマージン値である第２の遅延フレーム数がＭ（Ｍは自然数）のとき、出力遅延バッファー領域１３４からは、Ｍフレーム期間だけ遅延させて、バッファリングしていた映像信号が出力される。本実施形態では、出力遅延バッファー領域１３４に対してマージン値は０〜３のいずれかを設定できるものとする。
【００３６】
映像入力Ｉ／Ｆ部１１０は、映像供給装置２０からの映像信号ＶＩＤＥＯｉ、映像信号ＶＩＤＥＯｉに対応した入力垂直同期信号等を受け付ける。映像入力Ｉ／Ｆ部１１０は、受け付けた映像信号ＶＩＤＥＯｉを映像信号ＶＩＤＥＯ１としてメモリー制御部１２０に出力する。また映像入力Ｉ／Ｆ部１１０は、１フレーム分の映像信号ＶＩＤＥＯｉの入力が完了すると、入力完了通知をメモリー制御部１２０に対して出力する。映像入力Ｉ／Ｆ部１１０が受け付けた入力垂直同期信号は、台形補正処理部１４０に出力される。
【００３７】
メモリー制御部１２０は、フレームメモリー１３０へのアクセス制御を行う。より具体的には、メモリー制御部１２０は、映像入力Ｉ／Ｆ部１１０からの映像信号ＶＩＤＥＯ１を入力遅延バッファー領域１３２に書き込む制御、及び入力遅延バッファー領域１３２から映像信号を読み出す制御を行う。更に、メモリー制御部１２０は、台形補正処理部１４０からの映像信号ＶＩＤＥＯ３を出力遅延バッファー領域１３４に書き込む制御、及び出力遅延バッファー領域１３４から映像信号を読み出す制御を行う。入力遅延バッファー領域１３２へのアクセス制御（書き込み制御及び読み出し制御）と出力遅延バッファー領域１３４へのアクセス制御が同時に要求されたとき、メモリー制御部１２０は、２つの要求の優先順に従って調停制御を行う。
【００３８】
このようなメモリー制御部１２０は、ＣＰＵ３００からの指示で、フレームメモリー１３０を構成する入力遅延バッファー領域１３２及び出力遅延バッファー領域１３４の少なくとも一方に対するアクセス制御を変更する。このとき、メモリー制御部１２０は、映像入力Ｉ／Ｆ部１１０からの映像信号ＶＩＤＥＯ１（第１の映像信号）に対する処理負荷及び台形補正処理部１４０からの映像信号ＶＩＤＥＯ３（第２の映像信号）に対する処理負荷に応じて、上記のアクセス制御を変更する。
【００３９】
このようなメモリー制御部１２０は、入力遅延バッファー制御部１５０、第１のフレームメモリー制御部１７０、出力遅延バッファー制御部１９０、第２のフレームメモリー制御部２１０、及びメモリーアクセス調停部（バス調停部）２２０を含む。
【００４０】
入力遅延バッファー制御部１５０は、入力完了通知及び台形補正処理部１４０からの台形補正処理完了通知に基づいて、入力遅延バッファー領域１３２への映像信号の書き込み指示や、入力遅延バッファー領域１３２からの映像信号の読み出し指示を行う。このとき、入力遅延バッファー制御部１５０は、映像信号ＶＩＤＥＯ１をバッファリングする入力遅延バッファー領域１３２内の入力フレームメモリー領域の選択、及び映像信号を読み出す入力遅延バッファー領域１３２内の入力フレームメモリー領域の選択も行う。
【００４１】
図７に、図５の入力遅延バッファー制御部１５０の要部の構成例のブロック図を示す。
入力遅延バッファー制御部１５０は、カウンター更新判定部１５２、入力側マージン値設定レジスター１５４、第１の入力フレームカウンター１５６、第２の入力フレームカウンター１５８、メモリーアドレス変換部１６０を含む。
【００４２】
カウンター更新判定部１５２は、入力遅延バッファー領域１３２の各入力フレームメモリー領域に対応するカウント値の更新判定を行う。このとき、カウンター更新判定部１５２は、入力側マージン値設定レジスター１５４の設定値に対応したマージン設定信号、入力完了通知、及び台形補正処理完了通知に基づいて更新判定を行う。このカウント値により、入力遅延バッファー領域１３２の入力フレームメモリー０〜入力フレームメモリー３のいずれかが特定される。まず、カウンター更新判定部１５２は、マージン設定信号に対応したカウンター初期値を第１の入力フレームカウンター１５６及び第２の入力フレームカウンター１５８にそれぞれ出力する。そして、カウンター更新判定部１５２は、入力完了通知、及び台形補正処理完了通知に基づく更新判定結果に対応したカウント値更新信号を、第１の入力フレームカウンター１５６及び第２の入力フレームカウンター１５８にそれぞれ出力する。
【００４３】
第１の入力フレームカウンター１５６は、カウンター更新判定部１５２からのカウンター初期値を基準に、カウント値更新信号が入力されるたびにカウント値を更新し、更新されたカウント値を第１の入力フレームメモリーカウント値としてメモリーアドレス変換部１６０に出力する。第２の入力フレームカウンター１５８も同様に、カウンター更新判定部１５２からのカウンター初期値を基準に、カウント値更新信号が入力されるたびにカウント値を更新し、更新されたカウント値を第２の入力フレームメモリーカウント値としてメモリーアドレス変換部１６０に出力する。第１の入力フレームカウンター１５６により更新されるカウント値は、入力遅延バッファー領域１３２の入力フレームメモリー０〜入力フレームメモリー３のうち映像信号が書き込まれる入力フレームメモリー領域を特定するカウント値である。第２の入力フレームカウンター１５８により更新されるカウント値は、入力遅延バッファー領域１３２の入力フレームメモリー０〜入力フレームメモリー３のうち映像信号が読み出される入力フレームメモリー領域を特定するカウント値である。
【００４４】
メモリーアドレス変換部１６０は、入力遅延バッファー領域１３２の入力フレームメモリー領域のアドレスを第１の入力フレームメモリーアドレスとして出力する。より具体的には、メモリーアドレス変換部１６０は、入力フレームメモリー０〜入力フレームメモリー３のうち第１の入力フレームメモリーカウント値に対応する入力フレームメモリー領域のアドレスを第１の入力フレームメモリーアドレスとして出力する。また、メモリーアドレス変換部１６０は、入力フレームメモリー０〜入力フレームメモリー３のうち第２の入力フレームメモリーカウント値に対応する入力フレームメモリー領域のアドレスを第２の入力フレームメモリーアドレスとして出力する。
【００４５】
以上のように、入力遅延バッファー制御部１５０は、入力遅延バッファー領域１３２に映像信号を書き込むと共に、遅延フレーム数に対応するマージン値に応じたフレーム数だけ遅延させて映像信号を読み出すことができる。入力遅延バッファー制御部１５０によって読み出された映像信号ＶＩＤＥＯ２は、台形補正処理部１４０に入力される。
【００４６】
図５において、出力遅延バッファー制御部１９０は、台形補正処理完了通知及びデータ送出完了通知に基づいて、出力遅延バッファー領域１３４への映像信号の書き込み指示や、出力遅延バッファー領域１３４からの映像信号の読み出し指示を行う。データ送出完了通知は、出力遅延バッファー領域１３４から読み出された１フレーム分の映像信号が液晶ライトバルブ駆動部３２において受け付けが完了されたときに、液晶ライトバルブ駆動部３２から通知される。出力遅延バッファー制御部１９０は、映像信号ＶＩＤＥＯ３をバッファリングする出力遅延バッファー領域１３４内の出力フレームメモリー領域の選択、及び映像信号を読み出す出力遅延バッファー領域１３４内の出力フレームメモリー領域の選択も行う。
【００４７】
図８に、図５の出力遅延バッファー制御部１９０の要部の構成例のブロック図を示す。
出力遅延バッファー制御部１９０の構成は、入力遅延バッファー制御部１５０と同様である。即ち、出力遅延バッファー制御部１９０は、カウンター更新判定部１９２、出力側マージン値設定レジスター１９４、第１の出力フレームカウンター１９６、第２の出力フレームカウンター１９８、メモリーアドレス変換部２００を含む。
【００４８】
カウンター更新判定部１９２は、出力遅延バッファー領域１３４の各出力フレームメモリー領域に対応するカウント値の更新判定を行う。この更新判定は、出力側マージン値設定レジスター１９４の設定値に対応したマージン設定信号、台形補正処理完了通知、出力垂直同期信号及びデータ送出完了通知に基づいて行われる。このカウント値により、出力遅延バッファー領域１３４の出力フレームメモリー０〜出力フレームメモリー３のいずれかが特定される。まず、カウンター更新判定部１９２は、マージン設定信号に対応したカウンター初期値を第１の出力フレームカウンター１９６及び第２の出力フレームカウンター１９８にそれぞれ出力する。そして、カウンター更新判定部１９２は、台形補正処理完了通知及びデータ送出完了通知に基づく更新判定結果に対応したカウント値更新信号を、第１の出力フレームカウンター１９６及び第２の出力フレームカウンター１９８にそれぞれ出力する。
【００４９】
第１の出力フレームカウンター１９６は、カウンター更新判定部１９２からのカウンター初期値を基準に、カウント値更新信号が入力されるたびにカウント値を更新し、更新されたカウント値を第１の出力フレームメモリーカウント値としてメモリーアドレス変換部２００に出力する。第２の出力フレームカウンター１９８も同様に、カウンター更新判定部１９２からのカウンター初期値を基準に、カウント値更新信号が入力されるたびにカウント値を更新し、更新されたカウント値を第２の出力フレームメモリーカウント値としてメモリーアドレス変換部２００に出力する。第１の出力フレームカウンター１９６により更新されるカウント値は、出力遅延バッファー領域１３４の出力フレームメモリー０〜出力フレームメモリー３のうち映像信号が書き込まれる出力フレームメモリー領域を特定するカウント値である。第２の出力フレームカウンター１９８により更新されるカウント値は、出力遅延バッファー領域１３４の出力フレームメモリー０〜出力フレームメモリー３のうち映像信号が読み出される出力フレームメモリー領域を特定するカウント値である。
【００５０】
メモリーアドレス変換部２００は、出力遅延バッファー領域１３４の出力フレームメモリー領域のアドレスを第１の出力フレームメモリーアドレスとして出力する。より具体的には、メモリーアドレス変換部２００は、出力フレームメモリー０〜出力フレームメモリー３のうち第１の出力フレームメモリーカウント値に対応する出力フレームメモリー領域のアドレスを第１の出力フレームメモリーアドレスとして出力する。また、メモリーアドレス変換部２００は、出力フレームメモリー０〜出力フレームメモリー３のうち第２の出力フレームメモリーカウント値に対応する出力フレームメモリーのアドレスを第２の出力フレームメモリーアドレスとして出力する。
【００５１】
以上のように、出力遅延バッファー制御部１９０は、出力遅延バッファー領域１３４に映像信号を書き込むと共に、遅延フレーム数に対応するマージン値に応じたフレーム数だけ遅延させて映像信号を読み出すことができる。出力遅延バッファー制御部１９０によって読み出された映像信号ＶＩＤＥＯｏは、液晶ライトバルブ駆動部３２に対して出力される。液晶ライトバルブ駆動部３２は、１フレーム分の映像信号ＶＩＤＥＯｏの入力の受け付けを完了すると、出力遅延バッファー制御部１９０に対してデータ送出完了通知を出力する。
【００５２】
ここで、本実施形態における入力遅延フレーム数に対応したマージン値及び出力遅延フレーム数に対応したマージン値について説明する。２つのマージン値は同様であるため、以下では出力遅延フレーム数に対応したマージン値を例に説明する。
図９、図１０及び図１１に、マージン値についての説明図を示す。図９は、マージン値「０」のときのフレーム単位の処理の流れを模式的に表す。図１０は、マージン値「１」のときのフレーム単位の処理の流れを模式的に表す。図１１は、マージン値「２」のときのフレーム単位の処理の流れを模式的に表す。図９〜図１１において、映像信号ＶＩＤＥＯ３については第１の出力フレームメモリーカウント値、映像信号ＶＩＤＥＯｏについては第２の出力フレームメモリーカウント値を示している。
図９に示すように、マージン値「０」のとき、出力遅延バッファー領域１３４の例えば出力フレームメモリー０にバッファリングされた映像信号は、次のフレームで映像信号ＶＩＤＥＯｏとして出力される。即ち、遅延フレーム数が「０」である。これに対して、マージン値「１」のとき、図１０に示すように、出力遅延バッファー領域１３４の例えば出力フレームメモリー０にバッファリングされた映像信号は、マージン値「０」の場合よりも１フレーム期間だけ遅延させた後に映像信号ＶＩＤＥＯｏとして出力される。即ち、遅延フレーム数が「１」である。
【００５３】
一方、図１１に示すように、マージン値「２」のとき、出力遅延バッファー領域１３４の例えば出力フレームメモリー０にバッファリングされた映像信号は、マージン値「０」の場合よりも２フレーム期間だけ遅延させた後に映像信号ＶＩＤＥＯｏとして出力される。即ち、遅延フレーム数が「２」である。このように、本実施形態では、第１の出力フレームメモリーカウント値で特定される出力フレームメモリーに映像信号が書き込まれ、第２の出力フレームメモリーカウント値で特定される出力フレームメモリーから映像信号が読み出される。このとき、図９〜図１１で示したように、２つのカウント値を、（遅延フレーム数＋１）だけ互いにずらしながら更新することで、書き込み側及び読み出し側の出力フレームメモリーを容易に特定でき、マージン値に対応した読み出し制御を簡素化できる。
【００５４】
図５において、第１のフレームメモリー制御部１７０は、入力遅延バッファー制御部１５０からの書き込み指示又は読み出し指示やフレームメモリーアドレスに応じて、入力遅延バッファー領域１３２に対するアクセス制御信号を生成する。例えば、入力遅延バッファー制御部１５０からの書き込み指示に応じて、第１のフレームメモリー制御部１７０が入力遅延バッファー領域１３２に対するメモリーアドレス及び書き込み制御信号を生成する。また、例えば、入力遅延バッファー制御部１５０からの読み出し指示に応じて、第１のフレームメモリー制御部１７０が入力遅延バッファー領域１３２に対するメモリーアドレス及び読み出し制御信号を生成する。
【００５５】
第２のフレームメモリー制御部２１０は、出力遅延バッファー制御部１９０からの書き込み指示又は読み出し指示やフレームメモリーアドレスに応じて、出力遅延バッファー領域１３４に対するアクセス制御信号を生成する。例えば、出力遅延バッファー制御部１９０からの書き込み指示に応じて、第２のフレームメモリー制御部２１０が出力遅延バッファー領域１３４に対してメモリーアドレス及び書き込み制御信号を出力する。これにより、映像信号を対応する出力フレームメモリー領域に書き込む。また例えば、出力遅延バッファー制御部１９０からの読み出し指示に応じて、第２のフレームメモリー制御部２１０が出力遅延バッファー領域１３４に対してメモリーアドレス及び読み出し制御信号を出力する。これにより、対応する出力フレームメモリー領域から映像信号を読み出す。
【００５６】
図１２に、図５のメモリー制御部１２０の構成例の機能ブロック図を示す。図１２では、ＣＰＵ３００をあわせて示し、図５又は図６と同様の部分には同一符号を付し、適宜説明を省略する。
第１のフレームメモリー制御部１７０は、第１のアクセス制御部１７２、ステータスレジスター１７４、第１のバースト長設定レジスター１７８を含む。ステータスレジスター１７４は、フルフラグ１７５、欠落フラグ１７６を含む。ステータスレジスター１７４及び第１のバースト長設定レジスター１７８は、バス３０２を介してＣＰＵ３００によりアクセス可能に構成される。ステータスレジスター１７４の内容はＣＰＵ３００により読み出され、第１のバースト長設定レジスター１７８はＣＰＵ３００により設定値が更新される。第１のアクセス制御部１７２は、入力遅延バッファー領域１３２がフルであるか否かを示すフラグ情報をフルフラグ１７５に設定する。また、第１のアクセス制御部１７２は、入力遅延バッファー領域１３２に映像信号を書き込む際又は読み出す際にフレームを欠落させたか否かのフラグ情報を欠落フラグ１７６に設定する。更に、第１のアクセス制御部１７２は、入力遅延バッファー制御部１５０からの書き込み指示又は読み出し指示に対応して、メモリーアクセス調停部２２０に対してアクセス要求ＲＱ１を出力する。メモリーアクセス調停部２２０からアクセス要求ＲＱ１に対する承認ＡＣＫ１を受け取ると、第１のアクセス制御部１７２は、アクセス制御信号ｃｎｔ１を出力する。このとき、第１のアクセス制御部１７２は、第１のバースト長設定レジスター１７８に設定されたバースト長でバーストアクセスするように、メモリーアドレスを含むアクセス制御信号ｃｎｔ１を出力する。
【００５７】
第２のフレームメモリー制御部２１０は、第２のアクセス制御部２１２、ステータスレジスター２１４、第２のバースト長設定レジスター２１８を含む。ステータスレジスター２１４は、フルフラグ２１５、欠落フラグ２１６を含む。ステータスレジスター２１４及び第２のバースト長設定レジスター２１８は、バス３０２を介してＣＰＵ３００によりアクセス可能に構成される。ステータスレジスター２１４の内容はＣＰＵ３００により読み出され、第２のバースト長設定レジスター２１８はＣＰＵ３００により設定値が更新される。第２のアクセス制御部２１２は、出力遅延バッファー領域１３４がフルであるか否かを示すフラグ情報をフルフラグ２１５に設定する。また、第２のアクセス制御部２１２は、出力遅延バッファー領域１３４に映像信号を書き込む際又は読み出す際にフレームを欠落させたか否かのフラグ情報を欠落フラグ２１６に設定する。更に、第２のアクセス制御部２１２は、出力遅延バッファー制御部１９０からの書き込み指示又は読み出し指示に対応して、メモリーアクセス調停部２２０に対してアクセス要求ＲＱ２を出力する。メモリーアクセス調停部２２０からアクセス要求ＲＱ２に対する承認ＡＣＫ２を受け取ると、第２のアクセス制御部２１２は、アクセス制御信号ｃｎｔ２を出力する。このとき、第２のアクセス制御部２１２は、第２のバースト長設定レジスター２１８に設定されたバースト長でバーストアクセスするように、メモリーアドレスを含むアクセス制御信号ｃｎｔ２を出力する。
【００５８】
メモリーアクセス調停部２２０は、優先度設定レジスター２２２を含む。優先度設定レジスター２２２は、バス３０２を介してＣＰＵ３００によりアクセス可能に構成され、その設定値がＣＰＵ３００により更新される。メモリーアクセス調停部２２０は、第１のフレームメモリー制御部１７０からのアクセス要求及び第２のフレームメモリー制御部２１０からのアクセス要求が同時に発生したとき、優先度設定レジスター２２２の設定値に基づき一方のアクセス要求を承認する。そして、メモリーアクセス調停部２２０は、アクセス要求を承認したフレームメモリー制御部からのアクセス制御信号を、フレームメモリー１３０に出力する。
【００５９】
本実施形態では、第１のバースト長設定レジスター１７８、第２のバースト長設定レジスター２１８及び優先度設定レジスター２２２のいずれかの設定値を変更することで、２つの遅延バッファー領域の少なくとも一方のアクセス制御を異ならせることができる。なお、図１２では、ステータスレジスター１７４が第１のフレームメモリー制御部１７０に、ステータスレジスター２１４が第２のフレームメモリー制御部２１０にそれぞれ内蔵されているものと説明したが、これに限定されるものではない。また、図１２では、第１のバースト長設定レジスター１７８が第１のフレームメモリー制御部１７０に内蔵されているものとして説明したが、これに限定されない。同様に、図１２では、第２のバースト長設定レジスター２１８が第２のフレームメモリー制御部２１０に内蔵されているものと説明したが、これに限定されるものではない。
【００６０】
図５において、台形補正処理部１４０は、入力垂直同期信号及び出力垂直同期信号に同期して、入力遅延バッファー制御部１５０からの映像信号ＶＩＤＥＯ２に対し、台形補正角度に応じた台形補正処理を行う。台形補正処理部１４０が行う台形補正処理は、図３に示すように、公知の処理であり、詳細な説明を省略する。台形補正処理部１４０による台形補正処理後の映像信号ＶＩＤＥＯ３は、出力遅延バッファー制御部１９０に出力される。台形補正処理部１４０は、映像信号ＶＩＤＥＯ２に対して台形補正処理を行い、当該フレームの映像信号の台形補正処理が完了すると、台形補正処理完了通知を出力する。この台形補正完了通知は、入力遅延バッファー制御部１５０及び出力遅延バッファー制御部１９０に出力される。
【００６１】
次に、上記した映像処理装置１００の動作例について説明する。
図１３に、映像処理装置１００の動作タイミングの一例を示す。図１３は、入力遅延バッファー領域１３２にマージン値「０」、出力遅延バッファー領域１３４にマージン値「１」を設定したときの映像処理装置１００の動作例のタイミング図を表す。
まず、ＣＰＵ３００が、入力遅延バッファー領域１３２に対して入力遅延フレーム数に対応するマージン値を設定する。ここでは、マージン値「０」が設定される（第１の遅延フレーム数設定ステップ）。続いて、ＣＰＵ３００が、出力遅延バッファー領域１３４に対して出力遅延フレーム数に対応するマージン値を設定する。ここでは、マージン値「１」が設定される（第２の遅延フレーム数設定ステップ）。その後、入力垂直同期信号に同期して映像信号が入力される。入力遅延バッファー制御部１５０等は、この映像信号を、バス３０２を介して入力遅延バッファー領域１３２にバッファリングする（第１の記憶ステップ）。その後、入力遅延バッファー制御部１５０等は、マージン値「０」に対応する遅延フレーム数「０」で、入力遅延バッファー領域１３２から映像信号を読み出す。そして、台形補正処理部１４０が、バス３０２を介して入力遅延バッファー領域１３２から読み出した映像信号に対して台形補正処理を行う（台形補正処理ステップ）。
【００６２】
次に、出力遅延バッファー制御部１９０等は、バス３０２を介して、台形補正処理後の映像信号を出力遅延バッファー領域１３４にバッファリングする（第２の記憶ステップ）。その後、出力遅延バッファー制御部１９０等は、マージン値「１」に対応する遅延フレーム数「１」で、出力遅延バッファー領域１３４からバス３０２を介して映像信号を読み出す。その後、出力垂直同期信号に同期して映像信号が出力される。このとき、入力遅延バッファー領域１３２にバッファリングされる映像信号に対する処理負荷及び出力遅延バッファー領域１３４にバッファリングされる映像信号に対する処理負荷に応じて、各遅延バッファー領域へのアクセス制御の少なくとも一方が変更される。こうすることで、複雑な台形補正処理によって処理時間がかかる場合であっても、台形補正処理を継続して、映像出力を行うことができるようになる。また、処理負荷が重くなるような映像入力が継続された場合でも、映像処理装置１００の全体を制御してリアルタイムに対応できるようになる。
【００６３】
図１４に、映像処理装置１００の動作タイミングの他の例を示す。図１４は、入力遅延バッファー領域１３２にマージン値「０」、出力遅延バッファー領域１３４にマージン値「２」を設定したときの映像処理装置１００の動作例のタイミング図を表す。
図１４では、入力垂直同期信号に同期して映像信号が入力される。この映像信号は入力遅延バッファー領域１３２にバッファリングされるが、マージン値「０」であるため、次の台形補正処理完了通知をトリガーとして、台形補正処理の処理対象となる。台形補正処理後の映像信号は出力遅延バッファー領域１３４にバッファリングされるが、マージン値「２」であるため、マージン値「２」に対応する２フレーム期間（２フレーム分）だけ遅れて、出力垂直同期信号に同期して映像信号が出力される。こうすることで、複雑な台形補正処理によって処理時間がかかる場合であっても、台形補正処理を継続して、映像出力を行うことができるようになる。
【００６４】
以上のように、入力側及び出力側にマージン値を設定することで、台形補正角度が大きくなる等の要因によって入力同期や出力同期に間に合わない場合でも、フレーム欠落を抑制することができるようになる。しかしながら、映像処理の処理負荷が継続する場合には、次のように映像処理の処理速度の変化を考慮し、映像処理全体の処理性能を向上させる制御を行うことができる。例えばバス３０２を介した入力遅延バッファー領域１３２へのアクセスと、バス３０２を介した出力遅延バッファー領域１３４へのアクセスの優先度を変更することで、フレームメモリー１３０の入力側又は出力側の処理能力を優先させることができる。或いは、例えばバス３０２を介した入力遅延バッファー領域１３２へのアクセス時のバースト長と、バス３０２を介した出力遅延バッファー領域１３４へのアクセス時のバースト長とを変更する。こうすることにより、フレームメモリー１３０の入力側又は出力側の処理能力を優先させることができる。
【００６５】
このような映像処理装置１００の全体の処理性能の制御は、図６のＣＰＵ３００によるソフトウェア処理で実現できる。
図１５、図１６に、映像処理装置１００の制御例のフロー図を示す。映像処理装置１００では、図６のプログラムメモリー３０４に格納されたプログラムを読み込んだＣＰＵ３００が、該プログラムに対応した処理を実行することで図１５、図１６の各ステップに対応した処理を実行する。なお、図１６は、入力遅延バッファー領域１３２及び出力遅延バッファー領域１３４へのアクセスの優先度を変更する場合の処理例を表したものである。
まず、ＣＰＵ３００では、液晶プロジェクター３０における各種設定項目であるユーザー設定の変更の有無を監視している（ステップＳ１０：Ｎ）。そして、ユーザー設定の変更があったとき（ステップＳ１０：Ｙ）、ＣＰＵ３００は、台形補正角度が変更されたか否かを判別する（ステップＳ１２）。ステップＳ１２において台形補正角度が変更されていないと判別されたとき（ステップＳ１２：Ｎ）、ＣＰＵ３００は、映像切り替えがあったか否かを判別する（ステップＳ１４）。ステップＳ１４において、映像切り替えがないと判別されたとき（ステップＳ１４：Ｎ）、ＣＰＵ３００は、映像割り込みの有無を判別する（ステップＳ１６）。ステップＳ１６において映像割り込みがないと判別されたとき（ステップＳ１６：Ｎ）、ＣＰＵ３００は、映像フォーマットの変更の有無を判別する（ステップＳ１８）。ステップＳ１８において映像フォーマットの変更がないと判別されたとき（ステップＳ１８：Ｎ）、ＣＰＵ３００は、フレームレートの変更の有無を判別する（ステップＳ２０）。ステップＳ２０において、フレームレートの変更がないと判別されたとき（ステップＳ２０：Ｎ）、ＣＰＵ３００は、ステップＳ１０に戻って処理を継続する（リターン）。
【００６６】
ステップＳ１２において台形補正角度が変更されたと判別されたとき（ステップＳ１２：Ｙ）、ＣＰＵ３００は、変更後の台形補正処理のフレームレートが上がるか否かを判別する（ステップＳ２２）。ステップＳ２２では、例えば図４に示すような変更前後の台形補正角度の各フレームレートの差異に基づいて、変更後の台形補正角度のフレームレートが上がるか否かが判別される。ステップＳ２２において、フレームレートが上がると判別されなかったとき（ステップＳ２２：Ｎ）、ＣＰＵ３００は、変更後の台形補正処理のフレームレートが下がるか否かを判別する（ステップＳ２４）。ステップＳ２４では、ステップＳ２２と同様に、例えば図４に示すような変更前後の台形補正角度の各フレームレートの差異に基づいて、変更後の台形補正角度のフレームレートが下がるか否かが判別される。ステップＳ２４において、フレームレートが下がると判別されなかったとき（ステップＳ２４：Ｎ）、ＣＰＵ３００は、変更後もフレームレートが変化しないと判別し、ステップＳ１０に戻って処理を継続する（リターン）。
【００６７】
ステップＳ２２において、フレームレートが上がると判別されたとき（ステップＳ２２：Ｙ）、ＣＰＵ３００は、メモリー制御部１２０に対して優先度の制御を行う（ステップＳ２６）。より具体的には、ステップＳ２６では、ＣＰＵ３００が、図１２の優先度設定レジスター２２２に、入力遅延バッファー領域１３２へのアクセスの優先度が出力遅延バッファー領域１３４へのアクセスの優先度より低くなるような設定値を設定する。即ち、ＣＰＵ３００からの指示により、メモリー制御部１２０は、入力遅延バッファー領域１３２へのアクセスの優先度が出力遅延バッファー領域１３４へのアクセスの優先度より低くなるように制御する。その後、ステップＳ１０に戻って、処理を継続する（リターン）。
【００６８】
ステップＳ２４において、フレームレートが下がると判別されたとき（ステップＳ２４：Ｙ）、ＣＰＵ３００は、メモリー制御部１２０に対して優先度の制御を行う（ステップＳ３２）。より具体的には、ステップＳ３２では、ＣＰＵ３００が、図１２の優先度設定レジスター２２２に、入力遅延バッファー領域１３２へのアクセスの優先度が出力遅延バッファー領域１３４へのアクセスの優先度より高くなるような設定値を設定する。即ち、
メモリー制御部１２０は、ＣＰＵ３００からの指示により、入力遅延バッファー領域１３２へのアクセスの優先度が出力遅延バッファー領域１３４へのアクセスの優先度より高くなるように制御する。その後、ステップＳ１０に戻って、処理を継続する（リターン）。
【００６９】
ステップＳ１４において映像切り替えがあると判別されたとき（ステップＳ１４：Ｙ）、ＣＰＵ３００は、映像入力の処理量が増加するか否かを判別する（ステップＳ２８）。ステップＳ２８では、例えば図１２のフルフラグ１７５、欠落フラグ１７６、フルフラグ２１５及び欠落フラグ２１６を参照して、ＣＰＵ３００が、出力側の処理量と比べて映像入力の処理量が増加したか否かを判別するようにしてもよい。具体的には、ＣＰＵ３００は、フルフラグ１７５により入力遅延バッファー領域１３２がフルになり、且つ、入力遅延バッファー領域１３２への映像信号の書き込み又は読み出しが欠落したとき、映像入力の処理量が増加したと判別する。或いは、ＣＰＵ３００は、入力遅延バッファー領域１３２のバッファリング状況（蓄積量）に応じてフレームの欠落が発生しそうな状況と判断されたとき、映像入力の処理量が増加したと判別する。このようにして映像入力の処理量が増加したと判別されたとき（ステップＳ２８：Ｙ）、ＣＰＵ３００は、メモリー制御部１２０に対して優先度の制御を行う（ステップＳ３２）。ステップＳ３２では、入力遅延バッファー領域１３２へのアクセスの優先度が出力遅延バッファー領域１３４へのアクセスの優先度より高くなるように制御される。
【００７０】
また、ステップＳ１６において映像割り込みがあると判別されたとき（ステップＳ１６：Ｙ）、ＣＰＵ３００は、上記のステップＳ２８の処理に遷移する。同様に、ステップＳ１８において映像フォーマットの変更があると判別されたとき（ステップＳ１８：Ｙ）、ＣＰＵ３００は、上記のステップＳ２８の処理に遷移する。ステップＳ２０においてフレームレートの変更があると判別されたとき（ステップＳ２０：Ｙ）、ＣＰＵ３００は、上記のステップＳ２８の処理に遷移する。
【００７１】
ステップＳ２８において映像入力の処理量が増加したと判別されなかったとき（ステップＳ２８：Ｎ）、ＣＰＵ３００は、出力側の処理量と比較して映像入力の処理量が減少するか否かを判別する（ステップＳ３０）。ステップＳ３０では、例えば図１２のフルフラグ１７５、欠落フラグ１７６、フルフラグ２１５及び欠落フラグ２１６を参照して、ＣＰＵ３００が、出力側の処理量と比較して映像入力の処理量が減少したか否かを判別するようにしてもよい。具体的には、ＣＰＵ３００は、フルフラグ２１５により出力遅延バッファー領域１３４がフルになり、且つ、出力遅延バッファー領域１３４への映像信号の書き込み又は読み出しが欠落（フレームが欠落）したとき、映像入力の処理量が減少したと判別する。或いは、ＣＰＵ３００は、出力遅延バッファー領域１３４のバッファリング状況（蓄積量）に応じてフレームの欠落が発生しそうな状況と判断されたとき、映像入力の処理量が減少したと判別する。このようにして映像入力の処理量が減少したと判別されたとき（ステップＳ３０：Ｙ）、ＣＰＵ３００は、メモリー制御部１２０に対して優先度の制御を行う（ステップＳ２６）。ステップＳ２６では、入力遅延バッファー領域１３２へのアクセスの優先度が出力遅延バッファー領域１３４へのアクセスの優先度より低くなるように制御される。
【００７２】
このようにステップＳ１２、ステップＳ２２、ステップＳ２４、ステップＳ２６及びステップＳ３２により、本実施形態では変更前後の台形補正角度に応じて、２つの遅延バッファー領域の少なくとも一方のアクセス制御を変更することができる。同様に、ステップＳ１２、ステップＳ２２及びステップＳ２４により、本実施形態では台形補正処理の処理量の変化に応じて、２つの遅延バッファー領域の少なくとも一方のアクセス制御を変更することができる。
また、ステップＳ２６、ステップＳ２８、ステップＳ３０及びステップＳ３２により、本実施形態では映像信号ＶＩＤＥＯ１に対する処理量に応じて、２つの遅延バッファー領域の少なくとも一方のアクセス制御を変更することができる。
更に、映像信号ＶＩＤＥＯ１に対する処理負荷が映像信号ＶＩＤＥＯ３に対する処理負荷より重いと判断されるとき、入力遅延バッファー領域１３２に対するアクセス要求の優先度を出力遅延バッファー領域１３４に対するアクセス要求の優先度より高くすることができる。同様に、映像信号ＶＩＤＥＯ１に対する処理負荷が映像信号ＶＩＤＥＯ３に対する処理負荷より軽いと判断されるとき、入力遅延バッファー領域１３２に対するアクセス要求の優先度を出力遅延バッファー領域１３４に対するアクセス要求の優先度より低くすることができる。
更にまた、出力遅延バッファー領域１３４がフル状態で、フレームの欠落が発生したとき、又は出力遅延バッファー領域１３４のバッファリング状態に応じて、入力遅延バッファー領域１３２へのアクセス制御におけるバスの占有要求の優先度を出力遅延バッファー領域１３４へのアクセス制御におけるバスの占有要求の優先度より低く変更できる。或いは、入力遅延バッファー領域１３２へのアクセス制御におけるバースト長より出力遅延バッファー領域１３４へのアクセス制御におけるバースト長を長くすることができる。
同様に、入力遅延バッファー領域１３２がフル状態で、フレームの欠落が発生したとき、又は入力遅延バッファー領域１３２のバッファリング状態に応じて、入力遅延バッファー領域１３２へのアクセス制御におけるバスの占有要求の優先度を出力遅延バッファー領域１３４へのアクセス制御におけるバスの占有要求の優先度より高く変更できる。或いは、入力遅延バッファー領域１３２へのアクセス制御におけるバースト長より出力遅延バッファー領域１３４へのアクセス制御におけるバースト長を短くすることができる
【００７３】
なお、図１６では、アクセスの優先度を変更することで、映像処理装置１００の全体の処理性能の制御をしていたが、上記のように各遅延バッファーへのアクセス時のバースト長を変更するようにしてもよい。
図１７に、映像処理装置１００の制御例のフロー図を示す。図１７において、図１６と同様の部分には同一符号を付し、適宜説明を省略する。映像処理装置１００では、図６のプログラムメモリー３０４に格納されたプログラムを読み込んだＣＰＵ３００が、該プログラムに対応した処理を実行することで図１７の各ステップに対応した処理を実行する。なお、図１７の処理を図１６に代えて実行することができる。
【００７４】
この場合、ステップＳ２２において、フレームレートが上がると判別されたとき（ステップＳ２２：Ｙ）、ＣＰＵ３００は、メモリー制御部１２０に対してバースト長制御を行う（ステップＳ４２）。より具体的には、ステップＳ４２では、ＣＰＵ３００が、図１２の第１のバースト長設定レジスター１７８及び第２のバースト長設定レジスター２１８に、入力遅延バッファー領域１３２へのアクセス時のバースト長が出力遅延バッファー領域１３４へのアクセス時のバースト長より短くなるような設定値を設定する。即ち、ＣＰＵ３００からの指示により、メモリー制御部１２０は、入力遅延バッファー領域１３２へのアクセス時のバースト長が出力遅延バッファー領域１３４へのアクセス時のバースト長より短くなるように制御する。その後、ステップＳ１０に戻って、処理を継続する（リターン）。
【００７５】
ステップＳ２４において、フレームレートが下がると判別されたとき（ステップＳ２４：Ｙ）、ＣＰＵ３００は、入力遅延バッファー領域１３２へのアクセス時のバースト長が出力遅延バッファー領域１３４へのアクセス時のバースト長より長くなるように制御する（ステップＳ４０）。より具体的には、ステップＳ４０では、ＣＰＵ３００が、図１２の第１のバースト長設定レジスター１７８及び第２のバースト長設定レジスター２１８に、入力遅延バッファー領域１３２へのアクセス時のバースト長が出力遅延バッファー領域１３４へのアクセス時のバースト長より長くなるような設定値を設定する。その後、ステップＳ１０に戻って、処理を継続する（リターン）。
【００７６】
ステップＳ１４において映像切り替えがあると判別されたとき（ステップＳ１４：Ｙ）、ＣＰＵ３００は、映像入力の処理量が増加するか否かを判別する（ステップＳ２８）。ステップＳ２８において映像入力の処理量が増加したと判別されたとき（ステップＳ２８：Ｙ）、ＣＰＵ３００は、メモリー制御部１２０に対してバースト長制御を行う（ステップＳ４０）。ステップＳ４０では、入力遅延バッファー領域１３２へのアクセス時のバースト長が出力遅延バッファー領域１３４へのアクセス時のバースト長より長くなるように制御される。
【００７７】
また、ステップＳ１６において映像割り込みがあると判別されたとき（ステップＳ１６：Ｙ）、ＣＰＵ３００は、上記のステップＳ２８の処理に遷移する。同様に、ステップＳ１８において映像フォーマットの変更があると判別されたとき（ステップＳ１８：Ｙ）、又はステップＳ２０においてフレームレートの変更があると判別されたとき（ステップＳ２０：Ｙ）、ＣＰＵ３００は、上記のステップＳ２８の処理に遷移する。
【００７８】
ステップＳ２８において映像入力の処理量が増加したと判別されなかったとき（ステップＳ２８：Ｎ）、ＣＰＵ３００は、出力側の処理量と比較して映像入力の処理量が減少するか否かを判別する（ステップＳ３０）。ステップＳ３０において映像入力の処理量が減少したと判別されたとき（ステップＳ３０：Ｙ）、ＣＰＵ３００は、メモリー制御部１２０に対してバースト長制御を行う（ステップＳ２６）。ステップＳ２６では、入力遅延バッファー領域１３２へのアクセス時のバースト長が出力遅延バッファー領域１３４へのアクセス時のバースト長より短くなるように制御される。
【００７９】
このようにステップＳ２８、ステップＳ３０、ステップＳ４０及びステップＳ４２により、本実施形態では、映像信号ＶＩＤＥＯ１に対する処理負荷が映像信号ＶＩＤＥＯ３に対する処理負荷より重いと判断されるとき、入力遅延バッファー領域１３２へのアクセス時のバースト長が出力遅延バッファー領域１３４へのアクセス時のバースト長より長くなるように変更できる。同様に、映像信号ＶＩＤＥＯ１に対する処理負荷が映像信号ＶＩＤＥＯ３に対する処理負荷より重いと判断されるとき、入力遅延バッファー領域１３２へのアクセス時のバースト長が出力遅延バッファー領域１３４へのアクセス時のバースト長より短くなるように変更できる。
【００８０】
なお、図１６又は図１７において、アクセスの優先度及びバースト長の変更を組み合わせて、映像処理装置１００の全体の処理性能の制御をするようにしてもよい。
【００８１】
また、各遅延バッファーについて、書き込まれる映像信号のフレーム更新速度と、読み出される映像信号のフレーム更新速度とが異なる場合、次のように制御することが望ましい。
図１８（Ａ）、図１８（Ｂ）に、書き込み側と読み出し側とでフレーム更新速度が異なる場合の制御例の説明図を示す。図１８（Ａ）は、フレーム更新速度が異なる場合に、出力遅延バッファーの空き領域が足りなくなるときの動作タイミング図を表す。図１８（Ｂ）は、フレーム更新速度が異なる場合に、書き込み側のフレーム更新速度を高速化したときの動作タイミング図を表す。図１８（Ａ）、図１８（Ｂ）では、倍速駆動で、２回毎に映像信号ＶＩＤＥＯｏを更新し、映像信号ＶＩＤＥＯ３については第１の出力フレームメモリーカウント値、映像信号ＶＩＤＥＯｏについては第２の出力フレームメモリーカウント値を示している。
【００８２】
図１８（Ａ）では、台形補正処理部１４０において台形補正処理が行われて出力遅延バッファー領域１３４に映像信号ＶＩＤＥＯ３が書き込まれ、出力遅延バッファー領域１３４から映像信号が読み出されている。ここで、フレーム更新速度が異なることに起因して、出力遅延バッファー領域１３４から新たに読み出すべき映像信号がなくなるタイミングＴＭ１以降では、直前に読み出したフレームの映像信号を連続して読み出す。その後、出力遅延バッファー領域１３４に新たに映像信号が書き込まれると、出力遅延バッファー領域１３４から読み出す映像信号を更新する。
【００８３】
これに対して、図１８（Ｂ）では、出力遅延バッファー領域１３４から新たに読み出すべき映像信号がなくなるタイミングＴＭ２以降、入力遅延バッファー領域１３２への書き込みや読み出しを優先することで台形補正処理を高速化し、処理の終了を早める。これにより出力遅延バッファー領域１３４に読み出すべき映像信号が常にバッファリングされた状態となり、フレームの欠落を防ぐことができる。
【００８４】
なお、図１８（Ａ）、図１８（Ｂ）では、出力遅延バッファー領域１３４の書き込み側及び読み出し側について説明したが、入力遅延バッファー領域１３２の書き込み側及び読み出し側についても同様である。
【００８５】
以上説明したように、本実施形態によれば、台形補正処理を行う台形補正処理部の前段に入力遅延バッファーを設けるようにしている。このため、台形補正角度が大きくなって台形補正処理の処理時間が長くなり入力同期に間に合わない場合であっても、台形補正処理を継続できるようになる。また、本実施形態によれば、台形補正処理部の後段に出力遅延バッファーを設けるようにしたので、台形補正角度が大きくなって台形補正処理の処理時間が長くなり出力同期に間に合わない場合でも、完全な１フレームの処理後の映像信号をバッファリングできる。そのため、画質を劣化させることなく、フレームの欠落を防止できる映像処理装置を提供できるようになる。
【００８６】
更に、各遅延バッファーに同一バスを介してアクセスできる構成を採用することで、上記の効果を奏する映像処理装置の低コスト化を図ることができる。このとき、各遅延バッファーにバッファリングされる映像信号に対する処理負荷に応じて、各遅延バッファーに対するアクセス制御が変更することで、アクセス速度の適正化を図り、映像処理装置１００における映像処理全体の処理速度を向上させる。この結果、映像入力に対する処理負荷が継続的に重くなった場合でも、フレームの欠落を防止できるようになる。
【００８７】
なお、本発明は上記の各実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００８８】
（１）上記の実施形態では、入力遅延バッファー及び出力遅延バッファーは、それぞれ４フレーム分の記憶領域が割り当てられる例を説明したが、本発明はこれに限定されるものではない。
【００８９】
（２）上記の実施形態では、マージン値を「０」、「１」又は「２」に設定する例を説明したが、マージン値が「３」以上であってもよい。しかしながら、マージン値を大きくするほど遅延時間が長くなるため、マージン値を「１」又は「２」に設定することが望ましい。
【００９０】
（３）上記の実施形態では、映像供給装置が液晶プロジェクターと独立して設けられる例について説明したが、本発明はこれに限定されるものではない。例えば液晶プロジェクターが映像供給装置を内蔵するように構成されていてもよい。
【００９１】
（４）上記の実施形態では、映像表示装置として液晶プロジェクターを例に説明したが、本発明はこれに限定されるものではない。本発明に係る映像表示装置が有する光変調部として、液晶ライトバルブに限定されるものではなく、例えば、ＤＭＤ（Digital Micromirror Device）を用いることができる。また、本発明に係る映像表示装置として、プラズマディスプレイや有機ＥＬ（Electro Luminescence）ディスプレイ等の直視型の映像表示装置であってもよい。
【００９２】
（５）なお、本発明は、種々の態様で実現することが可能である。例えば、本発明に係る映像処理方法や映像表示方法を実現するためのコンピュータープログラム、そのコンピュータープログラムを記録した記録媒体等の形態で実現することができる。
【符号の説明】
【００９３】
１０…表示システム、  ２０…映像供給装置、  ３０…液晶プロジェクター、
３２，９０６…液晶ライトバルブ駆動部、  ３４，９０８…液晶ライトバルブ、
３６…投写レンズ、  ４０…光源部、  ４２…ランプ、  ４４…レンズ、
１００…映像処理装置、  １１０，９１０…映像入力Ｉ／Ｆ部、
１２０，９１２…メモリー制御部、  １３０，９００…フレームメモリー、
１３２…入力遅延バッファー領域（第１のフレームメモリー）、
１３４…出力遅延バッファー領域（第２のフレームメモリー）、
１４０…台形補正処理部、  １５０…入力遅延バッファー制御部、
１７０…第１のフレームメモリー制御部、  １５２，１９２…カウンター更新判定部、
１５４…入力側マージン値設定レジスター、  １５６…第１の入力フレームカウンター、
１５８…第２の入力フレームカウンター、  １６０，２００…メモリーアドレス変換部、
１７２…第１のアクセス制御部、  １７４，２１４…ステータスレジスター、
１７５，２１５…フルフラグ、  １７６，２１６…欠落フラグ、
１７８…第１のバースト長設定レジスター、  １９０…出力遅延バッファー制御部、
１９４…出力側マージン値設定レジスター、  １９６…第１の出力フレームカウンター、
１９８…第２の出力フレームカウンター、  ２１０…第２のフレームメモリー制御部、
２１８…第２のバースト長設定レジスター、
２２０…メモリーアクセス調停部（バス調停部）、  ２２２…優先度設定レジスター、
３００…ＣＰＵ、  ３０２…バス、  ３０４…プログラムメモリー、
９０２…スケーラー、  ＳＣＲ…スクリーン、
ＶＩＤＥＯｉ，ＶＩＤＥＯｏ，ＶＩＤＥＯ１〜ＶＩＤＥＯ３…映像信号
【図１】
2012044504.tif 000003
【図２】
2012044504.tif 000004
【図３】
2012044504.tif 000005
【図４】
2012044504.tif 000006
【図５】
2012044504.tif 000007
【図６】
2012044504.tif 000008
【図７】
2012044504.tif 000009
【図８】
2012044504.tif 000010
【図９】
2012044504.tif 000011
【図１０】
2012044504.tif 000012
【図１１】
2012044504.tif 000013
【図１２】
2012044504.tif 000014
【図１３】
2012044504.tif 000015
【図１４】
2012044504.tif 000016
【図１５】
2012044504.tif 000017
【図１６】
2012044504.tif 000018
【図１７】
2012044504.tif 000019
【図１８】
2012044504.tif 000020
【図１９】
2012044504.tif 000021