(57)【要約】【課題】本発明は、装置の大型化を抑制しつつブートストラップコンデンサを備えた半導体装置の提供を目的とする。【解決手段】本発明にかかる半導体装置は、トランスファーモールドパッケージ内において、リードフレーム１上に配置されたパワーチップ２と、リードフレーム１上に配置され、パワーチップ２を駆動させるＩＣチップ３と、リードフレーム１上に絶縁性接着剤５を介して配置され、ＩＣチップ３と接続されたブートストラップコンデンサ６とを備える。【選択図】図２
2012104633.tif 000002
【特許請求の範囲】
【請求項１】
トランスファーモールドパッケージ内において、
リードフレーム上に配置されたパワーチップと、
前記リードフレーム上に配置され、前記パワーチップを駆動させるＩＣチップと、
前記リードフレーム上に絶縁性接着剤を介して配置され、前記ＩＣチップと接続されたブートストラップコンデンサとを備える、
半導体装置。
【請求項２】
前記リードフレームは、前記パッケージ外に延在する、前記ＩＣチップを制御するための制御端子をさらに備え、
前記ブートストラップコンデンサは、前記ＩＣチップと前記制御端子との間に配置される、
請求項１に記載の半導体装置。
【請求項３】
前記ブートストラップコンデンサは、複数の電極を有し、
少なくとも１つの前記電極を前記絶縁性接着剤を用いて前記リードフレームに固着し、少なくとも１つの他の前記電極を導電性接着剤を用いて前記リードフレームと電気的に接続する、
請求項１または２に記載の半導体装置。
【請求項４】
トランスファーモールドパッケージ内において、
リードフレーム上に配置されたパワーチップと、
前記リードフレーム上に配置され、前記パワーチップを駆動させるＩＣチップと、
前記リードフレーム上に配置され、前記ＩＣチップと接続されたブートストラップコンデンサとを備え、
前記ブートストラップコンデンサは、前記パワーチップに隣接して配置される、
半導体装置。
【請求項５】
トランスファーモールドパッケージ内において、
リードフレーム上に配置されたパワーチップと、
前記リードフレーム上に配置され、前記パワーチップを駆動させるＩＣチップと、
前記ＩＣチップと接続されたブートストラップコンデンサとを備え、
前記ブートストラップコンデンサは、前記パワーチップ上にスタックされる、
半導体装置。
【請求項６】
前記パワーチップは、ワイドバンドギャップ半導体からなるスイッチング素子を備える、
請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
前記ブートストラップコンデンサは、セラミックコンデンサ、またはチップコンデンサである、
請求項１〜６のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特にパワーチップを用いた電力用半導体装置に関する。
【背景技術】
【０００２】
電力用半導体装置の一例としての、トランスファーモールドパッケージ構造のＩＰＭ（インテリジェント  パワーモジュール）は、パワーチップとそれを駆動するＩＣチップとを内蔵しており、ＨｉサイドとＬｏサイドとを交互に駆動させる場合には、ブートストラップ回路が必要となっていた（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−８５６１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このブートストラップ回路におけるブートストラップコンデンサ（電解コンデンサ）は、従来モジュールの基板に外付けしたり、内蔵する場合でもそのためのスペースが必要となったりしていた。結果として、装置を大型化させる一因となっていた。
【０００５】
本発明は上記のような問題を解決するためになされたものであり、装置の大型化を抑制しつつブートストラップコンデンサを備えた半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００６】
本発明にかかる第１の半導体装置は、トランスファーモールドパッケージ内において、リードフレーム上に配置されたパワーチップと、前記リードフレーム上に配置され、前記パワーチップを駆動させるＩＣチップと、前記リードフレーム上に絶縁性接着剤を介して配置され、前記ＩＣチップと接続されたブートストラップコンデンサとを備える。
【０００７】
また、本発明にかかる第２の半導体装置は、トランスファーモールドパッケージ内において、リードフレーム上に配置されたパワーチップと、前記リードフレーム上に配置され、前記パワーチップを駆動させるＩＣチップと、前記リードフレーム上に配置され、前記ＩＣチップと接続されたブートストラップコンデンサとを備え、前記ブートストラップコンデンサは、前記パワーチップに隣接して配置される。
【０００８】
また、本発明にかかる第３の半導体装置は、トランスファーモールドパッケージ内において、リードフレーム上に配置されたパワーチップと、前記リードフレーム上に配置され、前記パワーチップを駆動させるＩＣチップと、前記リードフレーム上に配置され、前記ＩＣチップと接続されたブートストラップコンデンサとを備え、前記ブートストラップコンデンサは、前記パワーチップ上にスタックされる。
【発明の効果】
【０００９】
本発明にかかる第１の半導体装置によれば、トランスファーモールドパッケージ内において、リードフレーム上に配置されたパワーチップと、前記リードフレーム上に配置され、前記パワーチップを駆動させるＩＣチップと、前記リードフレーム上に絶縁性接着剤を介して配置され、前記ＩＣチップと接続されたブートストラップコンデンサとを備えることにより、ＩＰＭ周囲のコンデンサを省略することができ、基板のシュリンクが可能となる。よって装置の大型化を抑制することができる。
【００１０】
また、本発明にかかる第２の半導体装置によれば、トランスファーモールドパッケージ内において、リードフレーム上に配置されたパワーチップと、前記リードフレーム上に配置され、前記パワーチップを駆動させるＩＣチップと、前記リードフレーム上に配置され、前記ＩＣチップと接続されたブートストラップコンデンサとを備え、前記ブートストラップコンデンサは、前記パワーチップに隣接して配置されることにより、基板サイズをシュリンクすることができ、装置全体をよりコンパクトにすることができる。
【００１１】
また、本発明にかかる第３の半導体装置によれば、トランスファーモールドパッケージ内において、リードフレーム上に配置されたパワーチップと、前記リードフレーム上に配置され、前記パワーチップを駆動させるＩＣチップと、前記リードフレーム上に配置され、前記ＩＣチップと接続されたブートストラップコンデンサとを備え、前記ブートストラップコンデンサは、前記パワーチップ上にスタックされることにより、パワーチップの搭載エリアをより多く確保でき、搭載できるパワーチップの自由度が向上する。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１にかかる半導体装置の上面図である。
【図２】実施の形態１にかかる半導体装置の断面図である。
【図３】実施の形態１にかかる半導体装置の拡大図である。
【図４】実施の形態２にかかる半導体装置の断面図である。
【図５】実施の形態３にかかる半導体装置の上面図である。
【図６】実施の形態３にかかる半導体装置の上面図である。
【図７】実施の形態４にかかる半導体装置の上面図である。
【発明を実施するための形態】
【００１３】
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、本発明にかかる半導体装置の上面図である。図１に示すように半導体装置は、各構成要素を接続するように、トランスファーモールドパッケージとしての例えばＩＰＭ内に張り巡らされたリードフレーム１と、リードフレーム１上に配置されたパワーチップ２、スイッチング素子と、パワーチップ２とワイヤ１０を介して接続された、パワーチップ２を駆動させるＩＣチップ３と、ＩＣチップ３とワイヤ１０を介して接続されたブートストラップコンデンサ６とを備える。
【００１４】
図に示すように、ＩＣチップ３、ブートストラップコンデンサ６はともに、リードフレーム１上に配置されるものである。
【００１５】
図１には図示していないが、リードフレーム１は、パッケージ外に延在するＩＣチップ３を制御するための制御端子を備え、図１の上方側に配置される。
【００１６】
図１における、ＩＣチップ３とブートストラップコンデンサ６とが配置された領域の断面図を図２に示す。
【００１７】
図２に示すように、リードフレーム１上に配置されたＩＣチップ３とブートストラップコンデンサ６とは、ワイヤ１０を介して接続されている。
【００１８】
ブートストラップコンデンサ６は、リードフレーム１との間に絶縁性接着剤５を有しており、これを介して固着されている。また、図に示すＩＣチップ３と接続された電極とは別の電極に関しては、ワイヤ１０を介してリードフレーム１と電気的に接続されている。なお、ブートストラップコンデンサ６は、ブートストラップ回路の一部であり、ブートストラップ回路としては、ブートストラップコンデンサ６の他に抵抗等が必要となる。
【００１９】
ブートストラップコンデンサ６としては、セラミックコンデンサ、チップコンデンサ等の小サイズのものを利用する。これらを利用することにより、ＩＰＭ内部に搭載する際に容易となる。コンデンサの近年の進化により、高容量でコンパクトなものが実現されており、それらをＩＰＭ内部に搭載することが望ましい。
【００２０】
図３は、図１に示す半導体装置の拡大図である。図３に示すように、ＩＣチップ３とブートストラップコンデンサ６とはワイヤ１０を介して接続されている。また、ブートストラップコンデンサ６の配置位置は、ＩＣチップ３よりも制御端子（図示せず）側であり（図３におけるＸより上方）、ブートストラップコンデンサ６は、ＩＣチップ３と制御端子との間に配置されることになる。
【００２１】
このように配置することにより、図３下方に配置されているパワーチップ２（図１参照）から生じる熱の影響をブートストラップコンデンサ６が受けにくくなり、温度保証値を下げた安価なブートストラップコンデンサ６であっても、装置内部において使用可能となる。よって、装置の大型化を抑制し、またコストを下げることが可能となる。
【００２２】
＜Ａ−２．効果＞
本発明にかかる実施の形態１によれば、半導体装置において、トランスファーモールドパッケージ内において、リードフレーム１上に配置されたパワーチップ２と、リードフレーム１上に配置され、パワーチップ２を駆動させるＩＣチップ３と、リードフレーム１上に絶縁性接着剤５を介して配置され、ＩＣチップ３と接続されたブートストラップコンデンサ６とを備えることで、ＩＰＭ周囲のコンデンサを省略することができ、基板のシュリンクが可能となる。よって装置の大型化を抑制することができる。
【００２３】
また、本発明にかかる実施の形態１によれば、半導体装置において、リードフレーム１は、パッケージ外に延在するＩＣチップ３を制御するための制御端子をさらに備え、ブートストラップコンデンサ６は、ＩＣチップ３と制御端子との間に配置されることで、パワーチップ２から生じる熱の影響をブートストラップコンデンサ６が受けにくくなり、温度保証値を下げた安価なブートストラップコンデンサ６であっても、装置内部において使用可能となる。よって、装置の大型化を抑制し、またコストを下げることが可能となる。但し本発明にかかる半導体装置は、制御端子側にブートストラップコンデンサ６が備えられた構造に限られるわけではない。
【００２４】
また、本発明にかかる実施の形態１によれば、半導体装置において、ブートストラップコンデンサ６は、セラミックコンデンサ、またはチップコンデンサであることで、ブートストラップコンデンサ６が小サイズなものとなり、ＩＰＭ内部に搭載することが容易となる。
【００２５】
＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
実施の形態１において図２に示したように、ブートストラップコンデンサ６は、その両端に電極を有しており、これらを電気抵抗率に優れたワイヤ１０で結線する。
【００２６】
ここで図４に示すように、ブートストラップコンデンサ６の片側電極を絶縁性接着剤５でリードフレーム１上に固着し、もう一方の電極を導電性接着剤７を用いてリードフレーム１と電気的に接続することが可能である。このように配線することで、ワイヤ１０を使用する頻度が半分に減らされ、組み立て性が容易となるとともに信頼性が向上する。ワイヤ１０の使用量も半分に減らすことができる。
【００２７】
＜Ｂ−２．効果＞
本発明にかかる実施の形態２によれば、半導体装置において、ブートストラップコンデンサ６は、複数の電極を有し、少なくとも１つの電極を絶縁性接着剤５を用いてリードフレーム１に固着し、少なくとも１つの他の電極を導電性接着剤７を用いてリードフレーム１と電気的に接続することで、ワイヤ１０を使用する頻度が半分に減らされ、組み立て性が容易となるとともに信頼性が向上する。
【００２８】
なお、ワイヤ１０を用いて配線した電極側について、ワイヤ１０に代わる他の配線方法を用いていてもよい。導電性接着剤７を用いて電気的に接続した電極側についても、導電性接着剤７が図示した形状に限られるものではなく、本発明と同様の効果を発揮する範囲で適宜変更可能である。
【００２９】
＜Ｃ．実施の形態３＞
＜Ｃ−１．構成＞
図５は、温度保証値を上げたブートストラップコンデンサ６を、パワーチップ２周囲に搭載した半導体装置の構造を示す図である。実施の形態１、２におけるブートストラップコンデンサ６が配置されていた位置（図に例示した点線領域）とは異なり、ブートストラップコンデンサ６をパワーチップ２に隣接させて配置することにより、基板サイズをＹからＹ’へとシュリンクすることができ、装置全体をよりコンパクトにすることができる。
【００３０】
またこの場合、図６に示すように、パワーチップ２０のスイッチング素子として、ワイドバンドギャップ半導体であるＳｉＣを用いたスイッチング素子を用いることができる。このようなスイッチング素子を用いることができるのは、上記の実施の形態１、２および以下の実施の形態においても同様である。
【００３１】
ワイドバンドギャップ半導体として例えばＳｉＣまたはＧａＮを用いたスイッチング素子は、従来のＳｉスイッチング素子と比較して小型化が可能であり、その分空いたスペースにブートストラップコンデンサ６を搭載することができる。このように構成することで、装置の小型化を促進し、外形のサイズアップ無しにブートストラップコンデンサ６を内蔵できる。
【００３２】
＜Ｃ−２．効果＞
本発明にかかる実施の形態３によれば、半導体装置において、トランスファーモールドパッケージ内において、リードフレーム１上に配置されたパワーチップ２と、リードフレーム１上に配置され、パワーチップ２を駆動させるＩＣチップ３と、リードフレーム１上に配置され、ＩＣチップ３と接続されたブートストラップコンデンサ６とを備え、ブートストラップコンデンサ６は、パワーチップ２に隣接して配置されることで、基板サイズをシュリンクすることができ、装置全体をよりコンパクトにすることができる。
【００３３】
また、本発明にかかる実施の形態３によれば、半導体装置において、パワーチップ２０は、ワイドバンドギャップ半導体からなるスイッチング素子を備えることで、スイッチング素子の小型化が可能であり、装置の小型化を促進し、外形のサイズアップ無しにブートストラップコンデンサ６を内蔵できる。
【００３４】
＜Ｄ．実施の形態４＞
＜Ｄ−１．構成＞
図７は、ブートストラップコンデンサ６をパワーチップ２１上にスタックし、ブートストラップコンデンサ６の一方をワイヤ１０を介して配線した半導体装置の構造を示す図である。
【００３５】
このように構成することにより、パワーチップ２１の搭載エリアをより多く確保でき、搭載できるパワーチップ２１の自由度が向上する。
【００３６】
＜Ｄ−２．効果＞
本発明にかかる実施の形態４によれば、半導体装置において、トランスファーモールドパッケージ内において、リードフレーム１上に配置されたパワーチップ２１と、リードフレーム１上に配置され、パワーチップ２１を駆動させるＩＣチップ３と、ＩＣチップ３と接続されたブートストラップコンデンサ６とを備え、ブートストラップコンデンサ６は、パワーチップ２１上にスタックされることで、パワーチップ２１の搭載エリアをより多く確保でき、搭載できるパワーチップ２１の自由度が向上する。
【００３７】
本発明の実施の形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
【符号の説明】
【００３８】
１  リードフレーム、２，２０，２１  パワーチップ、３  ＩＣチップ、５  絶縁性接着剤、６  ブートストラップコンデンサ、７  導電性接着剤、１０  ワイヤ。
【図１】
2012104633.tif 000003
【図２】
2012104633.tif 000004
【図３】
2012104633.tif 000005
【図４】
2012104633.tif 000006
【図５】
2012104633.tif 000007
【図６】
2012104633.tif 000008
【図７】
2012104633.tif 000009