(57)【要約】【課題】  振動や温度変動といった物理的外力の耐性向上と、低ＥＭＩ実現とを同時に両立させる多層プリント配線板を提供する。【解決手段】  各種情報を画像表示する表示手段を制御する表示制御手段と、前記表示制御手段による描画処理する際に用いるデータを格納し、１００ＭＨｚ以上の動作クロック周波数であるＢＧＡパッケージ記憶手段１０１と、を備えた多層プリント配線板１０２において、ＢＧＡパッケージ記憶手段１０１は、その実装面と平行に設けられるリファレンスプレーン１０２ｇに接続されるとともに、ＢＧＡパッケージ記憶手段１０１の実装面と同一面に設けられるＢＧＡパッケージ記憶手段１０１の電源パターン１０２ｈと、リファレンスプレーン１０２ｇの少なくとも一部とが、絶縁層を介して所定の面積で対向する。【選択図】  図１
2012169315.tif 000002
【特許請求の範囲】
【請求項１】
各種情報を画像表示する表示手段を制御する表示制御手段と、
前記表示制御手段による描画処理する際に用いるデータを格納し、１００ＭＨｚ以上の動作クロック周波数である記憶手段と、を備えた多層プリント配線板において、
前記記憶手段は、前記記憶手段の実装面と平行に設けられるグラウンド層に接続されるとともに、
前記記憶手段の実装面と同一面に設けられる前記記憶手段の電源パターンと、前記グラウンド層の少なくとも一部とが、絶縁層を介して所定の面積で対向することを特徴とする多層プリント配線板。
【請求項２】
前記電源パターンと、前記グラウンド層の少なくとも一部とが対向してなるパターン素子は、少なくとも５平方ミリメートル以上の面積にて対向することを特徴とする請求項１に記載の多層プリント配線板。
【請求項３】
前記記憶手段は、プリフェッチ機能を備えたＤＲＡＭであることを特徴とする請求項１または請求項２に記載の多層プリント配線板
【請求項４】
前記パターン素子上面には、ＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）型の集積回路が設けられてなることを特徴とする請求項２または請求項３に記載の多層プリント配線板。
【請求項５】
前記絶縁層は、ＦＲ−４材を基材として適用したことを特徴とする請求項１乃至請求項４の何れかに記載の多層プリント配線板。
【請求項６】
前記表示手段は、車両用表示装置であることを特徴とする請求項１乃至請求項５の何れかに記載の多層プリント配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種情報を画像表示する表示手段を制御する表示制御手段と、前記表示制御手段による描画処理する際に用いるデータを格納する記憶手段とを備えた多層プリント配線板に関して、例えば、ＤＤＲ２−ＳＤＲＡＭ（Ｄｏｕｂｌｅ−Ｄａｔａ−Ｒａｔｅ２  Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）のような高速の動作クロック周波数を必要とする集積回路を用いた多層プリント配線板に好適である。
【背景技術】
【０００２】
従来、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型半導体装置に係り、特に、より一層の高速動作或いはより一層の高集積度が達成可能なＢＧＡ型半導体装置に関する発明として、前記ＢＧＡ型半導体装置の底面に設けられた複数のパッドのうち少なくとも１つに回路部品が接続されたものが知られている（例えば、特許文献１）。係る文献によれば、前記回路部品の一方の端子はＢＧＡパッケージ底面に配列された電極面と電気的に接続されると共に、他方の端子は他の装置、或いは前記ＢＧＡパッケージの他の電極と接続されてなるものである。
【０００３】
また、当該発明によれば、例えば、ＥＭＩ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）特性をはじめとしたＢＧＡパッケージの電気的特性向上を図れ、更にＢＧＡパッケージが実装される装置の小型化を図ることができる。
【０００４】
また、ＢＧＡ型半導体装置内部において、電源系統の配線パターンによる電磁ノイズ、換言すれば前記電磁ノイズ発生の直接的原因となりうるボンディングワイヤ部分の等価インダクタンス成分を低減することを目的として、電源用の半田付けパッドの配置をＢＧＡ基板の中央部に配置したものが知られている（例えば、特許文献２）。  係る発明によれば、ＢＧＡパッケージ中央部の半導体素子搭載位置と、前記電源用の半田付けパッドとの間隙を短く構成することが可能であることから、電磁ノイズを抑制可能であると共に、ＢＧＡ型半導体装置の更なる高速化や、集積度の更なる向上が可能となる。
【０００５】
図５は、寄生インピーダンスを無視しても差し支えないとする閾値を示した「インダクタンスとキャパシタンスの周波数特性チャート」なる特性グラフである（例えば、非特許文献１に開示）。これによれば、任意のインダクタンスとキャパシタンスによる寄生共振の発生周波数や、リアクタンス値の周波数特性を把握することができる。例えば、１００ｐＦのキャパシタンスによる８００ＭＨｚでのインピーダンスは凡そ２オームと読むことができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１５０２８３号公報
【特許文献２】特開平９−１４８４７６号公報
【非特許文献１】和田修己  著、招待論文「設計技術としてのＥＭＣ  課題と展望」、パナソニック  テクニカルジャーナル、Ｖｏｌ．５６  Ｎｏ．１  Ａｐｒ．２０１０、第３４頁から第３８頁
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら上記文献１においては、通常半田接続が行われる電極間にチップ状の所謂ディスクリート部品を狭持させるため、例えば振動によってチップの幅方向に物理的な外力が加わってしまい、前記チップ状部品に剪断破壊を招く虞がある。また、プリント配線板上に各種部品を実装する製造工程においても、前記プリント配線板に対して直立した形で前記チップ状部品を実装し、更に前記ＢＧＡパッケージを上段に設けることからコスト面で優れているとは言い難く、更に実装後においても、チップ状部品を電気的に隔てることなく接続されていることを確認する必要があり、この点で課題があると言える。
【０００８】
また上記文献２によれば、ＢＧＡ型半導体装置内部においては、電源系統の回路網が描く電流ループのループ面積を小さく構成することができる。しかしながら、前記ＢＧＡ型半導体装置が接続されるプリント配線板側の配線に関しては言及されておらず、当該部品を実装したシステム全体からのＥＭＩを考えた場合、前記プリント配線板側を原因として発生する可能性が残る。
【０００９】
そこで、本発明は、係る事情に鑑みてなされたものであり、振動や温度変動といった物理的外力の耐性向上と、低ＥＭＩ実現とを同時に両立させることを目的としてなされたものである。
【課題を解決するための手段】
【００１０】
本発明の多層プリント配線板は、各種情報を画像表示する表示手段を制御する表示制御手段と、前記表示制御手段による描画処理する際に用いるデータを格納し、１００ＭＨｚ以上の動作クロック周波数である記憶手段と、を備えた多層プリント配線板において、前記記憶手段は、前記記憶手段の実装面と平行に設けられるグラウンド層に接続されるとともに、前記記憶手段の実装面と同一面に設けられる前記記憶手段の電源パターンと、前記グラウンド層の少なくとも一部とが、絶縁層を介して所定の面積で対向することを特徴とする。
【００１１】
これにより、前記電源パターンと前記グラウンド層の間に、平行平板タイプのバイパスコンデンサを挿入した状態として使用することが可能となる。更に、当該バイパスコンデンサは、多層プリント配線板の配線パターンにて形成することが可能であることから、材料費を抑えた低コスト設計に貢献できる。
【００１２】
また、前記電源パターンと、前記グラウンド層の少なくとも一部とが対向してなるパターン素子は、少なくとも５平方ミリメートル以上の面積にて対向することを特徴とする。これにより、前記電源パターンと前記グラウンド層の間に、数百ピコファラド程度のバイパスコンデンサを実装したことと等価になり、例えば数百ＭＨｚ程度の高周波で動作する集積回路への電源供給時にＥＭＩを効果的に抑制することが可能となる。
【００１３】
また、前記記憶手段は、プリフェッチ機能を備えたＤＲＡＭであることを特徴とする。例えば、ＤＤＲ２−ＳＤＲＡＭの動作周波数には、８００ＭＨｚでのクロック周波数にて動作するものもあることから、本発明のような平行平板型のコンデンサでも、現実的に実装可能な寸法にてコンデンサを形成することが可能となる。
【００１４】
また、前記パターン素子上面には、ＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）型の集積回路が設けられてなることを特徴とする。これによれば、平行平板コンデンサを形成する電極のうち、多層プリント基板表面側の上面に、例えば、フラッシュメモリのような集積回路を実装することが可能であることから、プリント配線板上の限られた面積を有効に活用することができる。
【００１５】
また、前記絶縁層は、ＦＲ−４材を基材として適用したことを特徴とする。ＦＲ−４材は、比誘電率が凡そ４．７の誘電体として機能することから、これを平行平板コンデンサの電極間に充填したことと等価になり、小さな寸法で、同一静電容量のコンデンサを形成することができる。
【００１６】
また、前記表示手段は、車両用表示装置であることを特徴とする。これにより、前記多層プリント配線板上に電子部品を実装した際のような、部品の破損、部品実装工程での実装ミスが生じない他、車載電子機器特有の振動や温度特性への検討・対応時間が削減できるとともに、コストをかけずにＥＭＩ抑制することが可能となる。
【００１７】
なお、１００ＭＨｚから凡そ１ＧＨｚ以下の周波数帯域において上述のような不要輻射が発生した場合、各種業務用無線、地上波テレビジョン放送、携帯電話、アマチュア無線、及びパーソナル無線など車載用途として使用する可能性のある各種電子機器に影響を与える。これは即ち、本発明を適用する対象として車両用表示装置は好適といえる。
【発明の効果】
【００１８】
本発明は、各種情報を画像表示する表示手段を制御する表示制御手段と、前記表示制御手段による描画処理する際に用いるデータを格納する記憶手段とを備えた多層プリント配線板に関し、振動や温度変動といった物理的外力の耐性向上と、低ＥＭＩ実現とを同時に両立できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態におけるＢＧＡパッケージ記憶手段を実装した場合の断面図。
【図２】同上実施の形態における回路図。
【図３】同上実施の形態における上面図。
【図４】同上実施の形態にＳＯＰ型のパッケージを設けた場合の上面図。
【図５】非特許文献１のインダクタンスとキャパシタンスの周波数特性を示す図。
【発明を実施するための形態】
【００２０】
以下、本発明が適用された実施の形態について添付図面を用いて説明する。
【００２１】
なお、後述するＢＧＡパッケージは、ＤＤＲ２−ＳＤＲＡＭなどのプリフェッチ機能を備えたＤＲＡＭからなり、別途設けられる表示手段（ＴＦＴ型液晶表示パネル）を描画制御するための表示制御手段を実装する多層プリント配線板上に実装され、前記表示制御手段による描画処理に用いられる画像データなどを格納するものである。
【００２２】
図１は、本発明の多層プリント配線板上に設けられるＢＧＡパッケージの実装例を断面にて示した図である。図１において、ＢＧＡパッケージ記憶手段（１０１）と同一基板面に配置されると共に、電源供給手段（１０５）から出力された電圧は、パターン１（１０２ｃ）を経てインダクタ（１０４）へ印加される。このインダクタ（１０４）を通過した後、更に電源パターン（１０２ｈ）を通過し、ＢＧＡパッケージ記憶手段（１０１）へ電圧が印加される。
【００２３】
電極１（１０１ａ）はグラウンド用電極であり、スルーホール１（１０２ａ）を経て多層プリント配線板（１０２）のリファレンスプレーン（グラウンド層：１０２ｇ）と電気的に接続されている。この場合、リファレンスプレーン（１０２ｇ）は、図示しない外部へのケーブルを介して接地されている。
【００２４】
電源パターン（１０２ｈ）及びリファレンスプレーン（１０２ｇ）が対向してなるパターン素子は、電源用端子とグラウンド用端子との間に接続されるバイパスコンデンサと同等の役割を持つ。即ち、当該電源パターン（１０２ｈ）は、リファレンスプレーン（１０２ｇ）との間で平行平板コンデンサとして機能する。
【００２５】
この平行平板コンデンサの静電容量Ｃは、平板面積をｓ、平板間距離をｄ、平板間に充填された誘電体の比誘電率をεｒとした場合、Ｃ＝ε０×εｒ×（ｓ／ｄ）として表される。例えばεｒ＝４．７、ｓ＝１２平方ミリメートル（所定の面積）、ｄ＝６０μｍとした場合、静電容量Ｃは１００ｐＦとなる。これは、先に述べた通り８００ＭＨｚの周波数において凡そ２オームのインピーダンスに相当する。
【００２６】
この場合、前記不要な電磁波は、電極２（１０１ｂ）、ＢＧＡパッケージ記憶手段（１０１）、電極１（１０１ａ）、スルーホール１（１０２ａ）、前記パターン素子からなる閉回路を流れることにより、電磁エネルギーを相殺する。よって、別途電子部品からなるキャパシタを実装することなく、多層プリント配線板（１０２）上のプリントパターンによって、該キャパシタと同等の効果を持たせることができる。
【００２７】
なお、別途設けられる電子部品によって静電容量を設けた場合、例えば、ディスクリート部品のキャパシタを設けた場合と比較して、上述したプリントパターン（パターン素子）にて構成する利点として以下が挙げられる。即ち、振動や熱への耐性向上、部品の物理的破壊がない、部品コストが不要である。
【００２８】
図２は、本発明の実装方法で、多層プリント配線板上にＢＧＡパッケージを実装した場合の等価回路図である。図中において、Ｖｃｃと記載されてなる端子には、電源供給手段（１０５）が接続される。  
【００２９】
インダクタンス（１０４）は多層プリント配線板上に実装されるディスクリート部品であるが、コンデンサ１０２ｄは、上記パターン素子からなるプリントパターンにて構成されて、所望の周波数において、電磁ノイズを低減する効果を持つものである。
【００３０】
図３は、本発明の実装方法で、多層プリント配線板上にＢＧＡパッケージを実装した場合の上面図である。電源パターン（１０２ｈ）とリファレンスプレーン（１０２ｇ）とで構成する静電容量を１００ｐＦとする場合、前記電源パターン（１０２ｈ）の所定の面積として凡そ１２ｍｍ四方とする必要がある。但しこれは、基板材料としてガラスエポキシからなるＦＲ−４（比誘電率：４．７）、電源パターン（１０２ｈ）とリファレンスプレーン（１０２ｇ）との距離を６０μｍで計算した場合である。使用する基板材料、多層基板の層構造に応じて、電源パターン（１０２ｈ）の面積、すなわち、電源パターン（１０２ｈ）がリファレンスプレーン（１０２ｇ）に対向する最適な面積を適宜調整する必要がある。なお、想定する動作クロック周波数のＤＲＡＭや上述した多層プリント配線板に類する一般的な構成であれば、電源パターン（１０２ｈ）とリファレンスプレーンとの対向する面積が凡そ５ｍｍ四方であれば、上述した効果を得ることができ、５ｍｍ四方を下限とした最適値を上述したように算出することもできる。
【００３１】
図４は、本発明の実装方法で、多層プリント配線板上のパターン素子上に、ＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）型パッケージを実装した場合の上面図である。電源パターン（１０２ｈ）をプリント基板表層に構成した場合、当該パターン部分には部品を実装することができず、限られた基板面積を有効活用するという点で課題が残ってしまう。そこで、部品の外周部分にのみ電極が存在するＳＯＰ型のパッケージ集積回路（１０６）を、前記電源パターン（１０２ｈ）の上部に、電気的に絶縁させた状態で重ねて配置すれば、基板面積の有効活用が可能となる。なお、電源パターン（１０２ｈ）とＳＯＰ型のパッケージ集積回路（１０６）との間の絶縁を確実に行うため、必要に応じて電磁波吸収手段や種々の絶縁手段を用いても良い。
【００３２】
なおここでは、電源パターン（１０２ｈ）上部に配置する集積回路のパッケージをＳＯＰ型としているが、集積回路の下部に電極が存在せず、かつ、電源パターン（１０２ｈ）と比較して充分な面積、あるいは端子間の距離を持った素子であれば良い。
【００３３】
図５は、非特許文献１が示すインダクタンスとキャパシタンスの周波数特性チャートである。横軸を周波数（ＭＨｚ）、縦軸をインピーダンス（Ω）とした両対数グラフになっている。各周波数におけるインダクタンスとキャパシタンスのインピーダンス値が直線で図示されている。ここで例えば、１００ｐＦと１ｎＨの定数を組み合わせた場合、これらの直線同士が直交する５００ＭＨｚの周波数において寄生共振が発生することを示している。本グラフを用いることにより、各周波数において最適な部品定数、寄生共振を発生させる定数の組み合わせを把握することができる。
【００３４】
なお、ここでは、多層プリント配線板上のプリントパターンを使用してキャパシタを構成する方法について説明したが、応用例として、帯域通過フィルタ（Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ）を構成して所望の動作周波数帯域のみを通過させたり、或いは低域通過フィルタとして、動作周波数より高い周波数成分のみを選択的に減衰させる構造とすることも考えられる。以上示した通り、本発明によれば高速の動作クロック周波数を必要とする集積回路を、多層プリント配線板上に低コストかつ低ＥＭＩで実装することが可能となり、好適である。
【００３５】
なお、本発明の車両用計器を上述した実施の形態の構成にて例に挙げて説明したが、本発明はこれに限定されるものではなく、他の構成においても、本発明の要旨を逸脱しない範囲において種々の改良、並びに設計の変更が可能なことは勿論である。例えば、多層プリント配線板において、電源パターンとリファレンスプレーン（グラウンド層）との間に、６０μｍのＦＲ−４からなる絶縁層を設けてなるものを実施の形態を上述に示したが、本発明を車両用表示装置、特に車両用計器に適用する場合にあっては、該絶縁層が６０〜２００μｍの範囲内の多層プリント配線板が好適であり、パターン素子の面積を確保する上で、特に有効である。
【００３６】
また、ＥＭＩ対策の対象となる記憶手段が、１００ＭＨｚ以上の動作クロック周波数である場合に、上述パターン素子に必要な所定の面積が小さくて済むため、この面積を多層プリント配線板から確保することが容易であり、好適である。
【産業上の利用可能性】
【００３７】
本発明は、表示手段を制御する表示制御手段を実装してなる多層プリント配線板に関し、例えば、自動車やオートバイ、あるいは農業機械や建設機械を備えた移動体に搭載される車両用表示装置として適用できる。
【符号の説明】
【００３８】
１０１  ＢＧＡパッケージ記憶手段（記憶手段）
１０２  多層プリント配線板
１０２ｇ  リファレンスプレーン（グラウンド層）
１０２ｈ  電源パターン
【図１】
2012169315.tif 000003
【図２】
2012169315.tif 000004
【図３】
2012169315.tif 000005
【図４】
2012169315.tif 000006
【図５】
2012169315.tif 000007