(57)【要約】【課題】フェイスダウン（ＦＤ）実装に用いられる半導体チップを、より容易に製造できる半導体チップの製造方法を提供する。【解決手段】半導体素子の一例である発光素子２０は、基板１０上に発光素子２０を形成する半導体素子形成工程と、発光素子２０の第１電極１７０上に第１突出電極２１０および第２電極１８０上に第２突出電極２２０を形成する突出電極形成工程と、基板１０の分割予定面内に脆弱領域３２１を形成する脆弱領域形成工程（図７（ａ））と、基板１０上に発光素子２０が形成されたウエハ３０を、脆弱領域３２１を起点として、発光チップ１に分割する分割工程（図７（ｂ）および（ｃ））とを含んで製造される。【選択図】図７
2012142401.tif 000002
【特許請求の範囲】
【請求項１】
基板上に半導体素子が形成された半導体ウエハを形成する半導体素子形成工程と、
前記半導体素子に設けられた電極に接続され、当該半導体素子の前記基板から最も離れた面よりも、表面が突き出た突出電極を前記半導体ウエハ上に形成する突出電極形成工程と、
前記半導体ウエハに設けられた分割予定線に沿って当該半導体ウエハの前記基板内に他の領域に比べて脆弱な領域を形成する脆弱領域形成工程と、
前記半導体ウエハの前記突出電極が形成された側と反対側から、前記分割予定線に沿って当該半導体ウエハの前記基板にブレードを押圧して、当該半導体ウエハを複数の半導体チップに分割する分割工程と
を含む半導体チップの製造方法。
【請求項２】
前記脆弱領域形成工程において形成される前記脆弱な領域は、前記基板の内部に集光されたレーザ光によって形成されることを特徴とする請求項１に記載の半導体チップの製造方法。
【請求項３】
前記脆弱領域形成工程において形成される前記脆弱な領域は、前記基板の分割予定線に沿った当該基板内に、当該基板の一方の表面から複数の距離に対して形成されることを特徴とする請求項１または２に記載の半導体チップの製造方法。
【請求項４】
前記突出電極形成工程において形成される突出電極は、金（Ａｕ）または金（Ａｕ）を含む合金により構成されることを特徴とする請求項１ないし３のいずれか１項に記載の半導体チップの製造方法。
【請求項５】
前記基板は、サファイアで構成されていることを特徴とする請求項１ないし４のいずれか１項に記載の半導体チップの製造方法。
【請求項６】
前記半導体素子は、発光素子または受光素子であることを特徴とする請求項１ないし５のいずれか１項に記載の半導体チップの製造方法。
【請求項７】
基板上に半導体素子が形成された半導体ウエハを形成する半導体素子形成工程と、
前記半導体素子に設けられた電極に接続され、当該半導体素子の前記基板から最も離れた面よりも、表面が突き出た突出電極を前記半導体ウエハ上に形成する突出電極形成工程と、
前記半導体ウエハに設けられた分割予定線に沿って当該半導体ウエハの前記基板内に他の領域に比べて脆弱な領域を形成する脆弱領域形成工程と、
前記半導体ウエハの前記突出電極が形成された側と反対側から、前記分割予定線に沿って当該半導体ウエハの前記基板にブレードを押圧して、当該半導体ウエハを複数の半導体チップに分割する分割工程と
を含む半導体ウエハの分割方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップの製造方法および半導体ウエハの分割方法に関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）や集積回路（ＬＳＩ）などの半導体素子は、基板上に複数の半導体素子を一括して形成された半導体ウエハを、それぞれが半導体素子を含むよう分割（切断）された半導体チップに加工されて用いられる。
半導体ウエハを半導体チップに分割する方法として、レーザ光を対物レンズ光学系で集光して基板の内部に照射し、基板の内部に照射前に比べて強度が低い脆弱領域を形成するステルスダイシング法がある。この方法では、基板内に形成された脆弱領域を起点として、半導体ウエハを半導体チップに分割（切断）する。
また、これらの半導体チップは、パッケージや配線基板などの上に、半導体素子が設けられた側をパッケージなどの側と反対向きに実装（フェイスアップ（ＦＵ）実装と呼ばれる。）されたり、半導体素子側がパッケージなどに対向するように実装（フェイスダウン（ＦＤ）実装またはフリップチップ（ＦＣ）実装と呼ばれる。）されたりして用いられる。
【０００３】
特許文献１には、回路面に突起電極を有する半導体ウエハに対し、突起電極を埋め込むように回路面に絶縁性樹脂層を形成する樹脂層形成工程と、絶縁性樹脂層の表面に支持テープを貼り付けて固定する支持テープ固定工程と、支持テープに固定された状態で、半導体ウエハにおける回路面の反対面側からレーザ光を照射し、ダイシングパターンに沿って半導体ウエハの内部に脆弱層を形成する脆弱層形成工程と、支持テープを面内方向に伸張させることにより、絶縁性樹脂層を含めて半導体ウエハをダイシングパターンに沿って分割し、複数の半導体チップに個片化するダイシング工程と、を備えた半導体ウエハのダイシング方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２６０２１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ステルスダイシング法によって、基板の内部に脆弱領域を形成しても、脆弱領域が基板の内部に設けられているため、半導体ウエハは、必ずしも基板内部に形成された脆弱領域を起点として、容易且つ確実にチップに分断されるとは限らなかった。容易に分割できない場合、大きな荷重をかけて無理に分割するため、半導体チップのｐｎジャンクション部（チップが半導体発光素子チップであるときは、ｎ型半導体層、発光層およびｐ型半導体層の領域を言う。）を損傷することで、リーク電流が発生する不良チップを多く作り出してしまうことがある。
このため、形成される脆弱領域に対応する半導体ウエハの一方の表面に、レーザ光の照射やドライエッチング、ウェットエッチングなどにより、断面形状がＵ字状またはＶ字状の溝（トレンチまたはグルーブ）を設けることが行われる。この場合、半導体ウエハは、半導体ウエハ表面の溝が分割の起点となって、より容易にチップに分割される。また、半導体ウエハ表面にレーザ光を照射して溝を設ける場合には、溝の部分の半導体ウエハ構成材料が飛散し、半導体素子の表面を汚染してしまうことがあった。
また、このような背景から、少ない荷重で容易に分割するためには溝を深く、幅を広くする必要がある。しかし、溝を深くすることはプロセス時間の増大によりコストがかかることに加え、溝の部分の半導体ウエハ構成材料が飛散し、半導体素子の表面を汚染してしまうことがあった。また、溝の幅を広くすることは１枚のウエハからのチップの収得数を減らしてしまう。
したがって、表面汚染がなく、低コストで半導体チップを分割するためには分割溝を浅く、幅が狭いままで容易に半導体チップに分割できる方法が必要であった。
【０００６】
本発明の目的は、フェイスダウン（ＦＤ）実装に用いられる半導体チップを、より容易に製造できる半導体チップの製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明が適用される半導体チップの製造方法は、基板上に半導体素子が形成された半導体ウエハを形成する半導体素子形成工程と、半導体素子に設けられた電極に接続され、半導体素子の基板から最も離れた面よりも、表面が突き出た突出電極を半導体ウエハ上に形成する突出電極形成工程と、半導体ウエハに設けられた分割予定線に沿って半導体ウエハの基板内に他の領域に比べて脆弱な領域を形成する脆弱領域形成工程と、半導体ウエハの突出電極が形成された側と反対側から、分割予定線に沿って半導体ウエハの基板にブレードを押圧して、半導体ウエハを複数の半導体チップに分割する分割工程とを含む。
このような半導体チップの製造方法の脆弱領域形成工程において形成される脆弱な領域は、基板の内部に集光されたレーザ光によって形成されることを特徴とすることができる。また、脆弱領域形成工程において形成される脆弱な領域は、基板の分割予定線に沿った基板内に、基板の一方の表面から複数の距離に対して形成されることを特徴とすることができる。
さらに、半導体チップの製造方法の突出電極形成工程において形成される突出電極は、金（Ａｕ）または金（Ａｕ）を含む合金により構成されることを特徴とすることができる。
さらにまた、基板がサファイアで構成されていることを特徴とすることができる。
このような半導体チップの製造方法によって製造される半導体チップの半導体素子は、発光素子または受光素子であることを特徴とすることができる。
また、他の観点から捉えると、本発明が適用される半導体ウエハの分割方法は、基板上に半導体素子が形成された半導体ウエハを形成する半導体素子形成工程と、半導体素子に設けられた電極に接続され、半導体素子の基板から最も離れた面よりも、表面が突き出た突出電極を半導体ウエハ上に形成する突出電極形成工程と、半導体ウエハに設けられた分割予定線に沿って半導体ウエハの基板内に他の領域に比べて脆弱な領域を形成する脆弱領域形成工程と、半導体ウエハの突出電極が形成された側と反対側から、分割予定線に沿って半導体ウエハの基板にブレードを押圧して、半導体ウエハを複数の半導体チップに分割する分割工程とを含む。
【発明の効果】
【０００８】
本発明によって、フェイスダウン（ＦＤ）実装に用いられる半導体チップをより容易に製造できる。また、本発明は、半導体層への損傷の小さい半導体ウエハの分割方法を提供する。
【図面の簡単な説明】
【０００９】
【図１】本実施の形態が適用される発光チップの断面模式図の一例を示す図である。
【図２】発光チップを図１の矢印ＩＩの方向から見た平面模式図の一例を示す図である。
【図３】発光チップを構成する積層半導体層の断面模式図の一例を示す図である。
【図４】発光チップを製造する方法を説明するフローチャートの一例である。
【図５】半導体素子形成工程および突出電極形成工程を説明する図である。
【図６】第１突出電極および第２突出電極が形成された側から見たウエハの平面図である。
【図７】脆弱領域形成工程および分割工程を説明する図である。
【図８】図１に示す発光チップを配線基板に実装した発光装置の構成の一例を示す図である。
【図９】本実施の形態が適用される発光チップの断面模式図の一例を示す図である。
【図１０】発光チップを図９の矢印Ｘの方向から見た平面模式図の一例を示す図である。
【図１１】実施例および比較例における突出電極の高さ、発光チップの形状、ＬＥＤ特性およびＩＲ不良率（％）を示した図である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。なお、添付図面では、ウエハ、チップなどを模式的に表しており、縮尺は正確ではない。
なお、本明細書では、基板上に複数の半導体素子を備えるものを半導体ウエハ（単にウエハと記載することがある。）と呼び、それぞれが半導体素子を備えるようにウエハを分割したものを半導体チップ（単にチップと記載することがある。）と呼ぶ。半導体チップの半導体素子が発光素子の場合、明細書中では発光チップと記載することがある。また、半導体チップの半導体素子が受光素子の場合、明細書中では受光チップと記載することがある。
半導体素子には、発光素子、受光素子、集積回路、機構系を電気・電子回路とともに組み込んだＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）などが含まれる。ここでは、半導体素子の一例として発光素子で説明する。すなわち、半導体チップは発光チップとして説明する。
【００１１】
〔発光チップ１〕
図１は本実施の形態が適用される発光チップ１の断面模式図の一例を示す図である。図２は、発光チップ１を図１の矢印ＩＩの方向から見た平面模式図の一例を示す図である。なお、図１の発光チップ１の断面模式図は、図２のＩ−Ｉ線での断面図である。
【００１２】
まず、発光チップ１の断面構造を説明する。
図１に示すように、発光チップ１は、基板１０と、基板１０の表面１０ａ上に積層される中間層１２０と、中間層１２０上に積層される下地層１３０とを備えている。また、発光チップ１は、下地層１３０上に積層されるｎ型半導体層１４０と、ｎ型半導体層１４０上に積層される発光層１５０と、発光層１５０上に積層されるｐ型半導体層１６０とを備えている。なお、以下の説明においては、必要に応じて、ｎ型半導体層１４０、発光層１５０およびｐ型半導体層１６０を、まとめて積層半導体層１００と呼ぶ。また、中間層１２０および下地層１３０とを含めて、積層半導体層１００と呼ぶことがある。
【００１３】
そして、発光チップ１は、ｐ型半導体層１６０の上面１６０ｃ（ｐ型半導体層１６０の基板１０と反対側の面）に形成される第１電極１７０と、積層されたｐ型半導体層１６０、発光層１５０およびｎ型半導体層１４０の一部を切り欠くことによって露出したｎ型半導体層１４０の半導体層露出面１４０ｃに形成される第２電極１８０とを備えている。
【００１４】
さらに、発光チップ１は、第１電極１７０および第２電極１８０と、ｐ型半導体層１６０の上面１６０ｃの第１電極１７０が設けられていない領域と、半導体層露出面１４０ｃの第２電極１８０が設けられていない領域と、半導体層露出面１４０ｃを設けたことにより露出した積層半導体層１００の側面とを覆うように積層された保護層１９０を備えている。ただし、保護層１９０は、第１電極１７０の上面１７０ｃ（第１電極１７０の基板１０と反対側の面）において、後述する第１突出電極２１０が形成される領域、および第２電極１８０の上面１８０ｃ（第２電極１８０の基板１０と反対側の面）において、後述する第２突出電極２２０が設けられる領域を除いて、第１電極１７０および第２電極１８０を覆うように積層されている。
【００１５】
さらにまた、発光チップ１は、第１電極１７０の上面１７０ｃ上に設けられた第１突出電極２１０および第２電極１８０の上面１８０ｃ上に設けられた第２突出電極２２０を備えている。
【００１６】
発光チップ１は、第１突出電極２１０を正極、第２突出電極２２０を負極とし、両者を介して積層半導体層１００（より具体的にはｐ型半導体層１６０、発光層１５０およびｎ型半導体層１４０）に電流を流すことで、発光層１５０が発光するようになっている。
ここで、発光素子２０は、中間層１２０、下地層１３０、積層半導体層１００、第１電極１７０、第２電極１８０を含んで構成されるとする。すなわち、発光チップ１は、基板１０と発光素子２０と第１突出電極２１０および第２突出電極２２０とを含んで構成されている。
【００１７】
次に、発光チップ１の平面形状を説明する。
図２に示すように、発光チップ１の平面形状は、例えば３５０μｍ×３５０μｍの正方形である。なお、発光チップ１の平面形状は、正方形に限らず、長方形など、他の形状であってもよい。
【００１８】
半導体層露出面１４０ｃは、図２に示すように、発光チップ１の周縁を巡るように形成されている。なお、半導体層露出面１４０ｃは、図１において矢印ＩＩ方向から発光チップ１を見たとき、正方形の４隅のうち１隅において、周縁から内側に向かって広がって設けられている。そして、第２電極１８０は、この広がって設けられた半導体層露出面１４０ｃ上に設けられている。
一方、第１電極１７０は、ｐ型半導体層１６０の上面１６０ｃ上に設けられている。図１に示したように、発光チップ１は、発光層１５０から発光するため、第１電極１７０は面積が広いほど光量が大きい。よって、第１電極１７０は、発光チップ１の表面（平面形状）を大きく占めるように構成されている。
なお、第１電極１７０および第２電極１８０の形状および配置は、図２に示したものに限らず、他の形状および配置であってもよい。
【００１９】
さらに、第１電極１７０上には、第１突出電極２１０と、第２電極１８０上には第２突出電極２２０とが設けられている。なお、図２では、第１突出電極２１０の断面形状は、第１電極１７０の外周部の輪郭を略縮小した円弧状の部分を有する形状であり、第２突出電極２２０は円形であるとしているが、断面形状が楕円形、正方形、長方形または他の形状であってもよい。
【００２０】
では次に、発光チップ１の各構成要素について、より詳細に説明する。
＜基板１０＞
基板１０としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、各種の基板を選択して用いることができる。ただし、本実施の形態の発光チップ１は、後述するように、基板１０の裏面１０ｂ側から光を取り出すようにフェイスダウン（ＦＤ）実装されることから、発光層１５０から出射される光に対する透光性を有していることが好ましい。したがって、例えば、サファイア、酸化亜鉛、酸化マグネシウム、酸化ジルコニウム、酸化マグネシウムアルミニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン等からなる基板１０を用いることができる。
また、上記材料の中でも、特に、Ｃ面を主面とするサファイアを基板１０として用いることが好ましい。サファイアを基板１０として用いる場合は、サファイアのＣ面上に中間層１２０（バッファ層）を形成するとよい。
さらに、基板１０の裏面１０ｂは、基板１０の反りを抑制するために、面を荒らす処理を施しておくことが好ましい。
【００２１】
＜中間層１２０＞
基板１０の表面１０ａ上に積層される中間層１２０は、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）のものがより好ましい。
中間層１２０は、上述のように、例えば、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのものとすることができる。中間層１２０の厚みが０．０１μｍ未満であると、中間層１２０により基板１０と下地層１３０との格子定数の違いを緩和する効果が十分に得られない場合がある。また、中間層１２０の厚みが０．５μｍを超えると、中間層１２０としての機能には変化が無いのにも関わらず、中間層１２０の成膜時間が長くなり、生産性が低下するおそれがある。
【００２２】
中間層１２０は、基板１０と下地層１３０との格子定数の違いを緩和し、特にＣ面を主面とするサファイアで基板１０を構成した場合には、基板１０の（０００１）面（Ｃ面）上にｃ軸配向した単結晶層の形成を容易にする働きがある。したがって、中間層１２０上に単結晶の下地層１３０を積層すると、より一層結晶性の良い下地層１３０が積層できる。なお、本発明においては、中間層１２０の形成を行うことが好ましいが、必ずしも行わなくても良い。
【００２３】
また、中間層１２０は、ＩＩＩ族窒化物半導体からなる六方晶系の結晶構造を持つものであってもよい。また、中間層１２０をなすＩＩＩ族窒化物半導体の結晶は、単結晶構造を有するものであってもよく、単結晶構造を有するものが好ましく用いられる。ＩＩＩ族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、中間層１２０の成膜条件を制御することにより、単結晶構造のＩＩＩ族窒化物半導体の結晶からなる中間層１２０とすることができる。このような単結晶構造を有する中間層１２０を基板１０上に成膜した場合、中間層１２０のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性および結晶性を有する結晶膜となる。
【００２４】
さらに、中間層１２０をなすＩＩＩ族窒化物半導体の結晶は、成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶（多結晶）とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
【００２５】
＜下地層１３０＞
下地層１３０としては、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いることができるが、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）を用いると結晶性の良い下地層１３０を形成できるため好ましい。
下地層１３０の膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌｘＧａ１−ｘＮ層が得られやすい。
下地層１３０の結晶性を良くするためには、下地層１３０は不純物をドープしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合は、アクセプター不純物あるいはドナー不純物を添加することができる。
【００２６】
＜積層半導体層１００＞
積層半導体層１００は、ＩＩＩ族窒化物半導体からなる層であって、図１に示すように、下地層１３０上に、ｎ型半導体層１４０、発光層１５０およびｐ型半導体層１６０の各層が、この順で積層されて構成されている。
ここで、ｎ型半導体層１４０は、電子をキャリアとする第１の導電型にて電気伝導を行うものであり、ｐ型半導体層１６０は、正孔をキャリアとする第２の導電型にて電気伝導を行うものである。
【００２７】
図３は、発光チップ１を構成する積層半導体層１００の断面模式図の一例を示す図である。図１におけるｎ型半導体層１４０はｎコンタクト層１４０ａとｎクラッド層１４０ｂとを備えている。発光層１５０は、障壁層１５０ａと井戸層１５０ｂとが交互に積層されてなる多重量子井戸構造で構成されている。そして、ｐ型半導体層１６０は、ｐクラッド層１６０ａとｐコンタクト層１６０ｂとを備えている。
なお、積層半導体層１００は、ＭＯＣＶＤ法で形成すると結晶性の良いものが得られるが、スパッタ法によっても条件を最適化することで、ＭＯＣＶＤ法よりも優れた結晶性を有する積層半導体層１００を形成できる。
以下、積層半導体層１００を構成する層について説明する。
【００２８】
（ｎ型半導体層１４０）
ｎ型半導体層１４０は、ｎコンタクト層１４０ａとｎクラッド層１４０ｂとを備えている。
ｎコンタクト層１４０ａは、第２電極１８０を設けるための層である。ｎコンタクト層１４０ａとしては、ＡｌｘＧａ１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
【００２９】
また、ｎコンタクト層１４０ａにはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０２０／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、第２電極１８０との良好なオーミックコンタクトを維持できる点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
【００３０】
ｎコンタクト層１４０ａの膜厚は、０．５〜５μｍとされることが好ましく、１〜３μｍの範囲に設定することがより好ましい。ｎコンタクト層１４０ａの膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
【００３１】
ｎコンタクト層１４０ａと発光層１５０との間には、ｎクラッド層１４０ｂを設けることが好ましい。ｎクラッド層１４０ｂは、発光層１５０へのキャリアの注入とキャリアの閉じ込めとを行なう層である。ｎクラッド層１４０ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層１４０ｂをＧａＩｎＮで形成する場合には、発光層１５０のＧａＩｎＮのバンドギャップエネルギよりも大きくすることが望ましい。なお、本明細書中では、各元素の組成比を省略してＡｌＧａＮ、ＧａＩｎＮと記述する場合がある。
ｎクラッド層１４０ｂの膜厚は、特に限定されないが、好ましくは５〜５００ｎｍであり、より好ましくは５〜１００ｎｍである。ｎクラッド層１４０ｂのｎ型不純物濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３である。不純物濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
【００３２】
なお、ｎクラッド層１４０ｂを、超格子構造を含む層とする場合には、詳細な図示を省略するが、１０ｎｍ以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第１層と、ｎ側第１層と組成が異なるとともに１０ｎｍ以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第２層とが積層された構造を含むものであっても良い。
また、ｎクラッド層１４０ｂは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよく、ＧａＩｎＮとＧａＮとの交互構造又は組成の異なるＧａＩｎＮ同士の交互構造であることが好ましい。
【００３３】
（発光層１５０）
ｎ型半導体層１４０の上に積層される発光層１５０としては、単一量子井戸構造あるいは多重量子井戸構造などを採用することが可能である。本実施の形態では、図３に示すように、発光層１５０を、障壁層１５０ａと井戸層１５０ｂとが交互に積層されてなる多重量子井戸構造で構成している。そして、発光層１５０は、ｎクラッド層１４０ｂと接する側およびｐクラッド層１６０ａと接する側は、それぞれ障壁層１５０ａとなっている。
【００３４】
ここで、井戸層１５０ｂとしては、Ｇａ１−ｙＩｎｙＮ（０＜ｙ＜０．４）からなるＩＩＩ族窒化物半導体層が通常用いられる。井戸層１５０ｂの膜厚としては、量子効果の得られる程度の膜厚、例えば１〜１０ｎｍとすることができ、好ましくは２〜６ｎｍとすると発光出力の点で好ましい。
また、多重量子井戸構造の発光層１５０の場合は、上記Ｇａ１−ｙＩｎｙＮを井戸層１５０ｂとし、井戸層１５０ｂよりバンドギャップエネルギが大きいＡｌｚＧａ１−ｚＮ（０≦ｚ＜０．３）を障壁層１５０ａとする。井戸層１５０ｂおよび障壁層１５０ａには、設計により不純物をドープしてもしなくてもよい。
なお、本実施の形態では、発光層１５０が、青色光（発光波長λ＝４００〜４６５ｎｍ程度）を出力するようになっている。
【００３５】
（ｐ型半導体層１６０）
図３に示すように、ｐ型半導体層１６０は、通常、ｐクラッド層１６０ａおよびｐコンタクト層１６０ｂを備える。ただし、ｐコンタクト層１６０ｂがｐクラッド層１６０ａを兼ねることも可能である。
【００３６】
ｐクラッド層１６０ａは、発光層１５０へのキャリアの閉じ込めとキャリアの注入とを行なう層である。ｐクラッド層１６０ａとしては、発光層１５０のバンドギャップエネルギより大きくなる組成であり、発光層１５０へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦０．４）のものが挙げられる。
【００３７】
ｐクラッド層１６０ａが、このようなＡｌＧａＮからなると、発光層１５０へのキャリアの閉じ込めの点で好ましい。ｐクラッド層１６０ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
ｐクラッド層１６０ａにおけるｐ型不純物の濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型不純物濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
また、ｐクラッド層１６０ａは、上述したｎクラッド層１４０ｂと同様に超格子構造としてもよく、この場合には、組成比が異なるＡｌＧａＮと他のＡｌＧａＮとの交互構造または組成が異なるＡｌＧａＮとＧａＮとの交互構造であることが好ましい。
【００３８】
ｐコンタクト層１６０ｂは、第１電極１７０を設けるための層である。ｐコンタクト層１６０ｂは、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）であることが好ましい。Ａｌ組成が上記範囲であると、良好な結晶性の維持および第１電極１７０との良好なオーミックコンタクトの維持が可能となる点で好ましい。
ｐ型不純物を１×１０１８〜１×１０２１／ｃｍ３の濃度、好ましくは５×１０１９〜５×１０２０／ｃｍ３の濃度で含有していると、良好なオーミックコンタクトの維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。
ｐコンタクト層１６０ｂの膜厚は、特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．０５〜０．２μｍである。ｐコンタクト層１６０ｂの膜厚がこの範囲であると、発光出力の点で好ましい。
【００３９】
＜第１電極１７０＞
次に、第１電極１７０の構成について、図１を参照して説明する。
第１電極１７０は、好ましくは、ｐ型半導体層１６０の上面１６０ｃ上に積層される第１導電層１７１と、第１導電層１７１上に積層される金属反射層１７２と、金属反射層１７２上に積層される第１ボンディング層１７４と、第１ボンディング層１７４上に後述する第１突出電極２１０が設けられる部分を除いて、第１ボンディング層１７４上に積層される第１密着層１７５とを備えている。
なお、金属反射層１７２と第１ボンディング層１７４との間に第１拡散防止層１７３が設けられてもよい。図１では、第１拡散防止層１７３が設けられた場合を示している。
以下、第１電極１７０を構成する各層について説明する。
【００４０】
（第１導電層１７１）
ｐ型半導体層１６０の上面１６０ｃ上に第１導電層１７１が積層されているのが好ましい。図１および図２に示すように、第１導電層１７１は、ｐ型半導体層１６０の上面１６０ｃの周縁部を除いて、ｐ型半導体層１６０の上面１６０ｃのほぼ全面を覆うように設けられている。なお、図２では、第１電極１７０と記載した範囲に第１導電層１７１が形成されている。
第１導電層１７１の中央部は、一定の膜厚を有している。そして、第１導電層１７１の中央部のｐ型半導体層１６０と接する面と反対の面（表面）は、平坦であって、ｐ型半導体層１６０の上面１６０ｃに対しほぼ平行である。一方、第１導電層１７１の端部は、端に近づくにつれて、膜厚が漸次薄くなるように、ｐ型半導体層１６０の上面１６０ｃに対し傾斜している。ただし、第１導電層１７１は、上記の形状に限定されるわけでなく、格子状や樹形状であってもよい。また、第１導電層１７１の断面の形状（断面形状）は、矩形状であってもよい。
【００４１】
第１導電層１７１は、ｐ型半導体層１６０とオーミックコンタクトがとれ、しかもｐ型半導体層１６０との接触抵抗が小さいものが好ましい。また、この発光チップ１では、発光層１５０から出射し、第１電極１７０側に向かう光を、金属反射層１７２で反射させて、基板１０の裏面１０ｂから取り出すことから、第１導電層１７１は透光性に優れたものを用いることが好ましい。さらにまた、ｐ型半導体層１６０の全面に渡って電流を均一に拡散させるため、第１導電層１７１は優れた導電性を有し、且つ、抵抗分布の少ないことが好ましい。
本実施の形態では、第１導電層１７１の中央部の厚さは、例えば５ｎｍに設定されている。なお、第１導電層１７１の厚さは、２〜５００ｎｍの範囲より選択することができる。ここで、第１導電層１７１の厚さが２ｎｍよりも薄いと、ｐ型半導体層１６０とオーミックコンタクトが取れにくい場合があり、また、第１導電層１７１の厚さが５００ｎｍよりも厚いと、発光層１５０から出射し、第１電極１７０側に向かう光および金属反射層１７２で反射して基板１０側に向かう光の透光性の点で好ましくない場合がある。
【００４２】
第１導電層１７１の一例として、透明導電層が挙げられる。例えば、本実施の形態では、第１導電層１７１として、酸化物の導電性材料であって、発光層１５０から出射される光の波長に対して透光性のよいものが用いられる。特に、Ｉｎを含む酸化物の一部は、他の透明導電性材料と比較して、透光性および導電性の両者がともに優れている点で好ましい。Ｉｎを含む導電性の酸化物としては、例えばＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））、ＩＧＯ（酸化インジウムガリウム（Ｉｎ２Ｏ３−Ｇａ２Ｏ３））、ＩＣＯ（酸化インジウムセリウム（Ｉｎ２Ｏ３−ＣｅＯ２））等が挙げられる。これらに、例えばフッ素などのドーパントが添加されていてもかまわない。また、例えばＩｎを含まない酸化物、例えばキャリアをドープしたＳｎＯ２、ＺｎＯ２、ＴｉＯ２等の導電性材料を用いてもよい。
これらの材料を、後述する成膜手段で設けることによって、第１導電層１７１を形成できる。また、第１導電層１７１を形成した後に、第１導電層１７１の透明化と低抵抗化とを目的とした熱処理を施す場合もある。
【００４３】
本実施の形態において、第１導電層１７１には、結晶化された構造のものを使用してよく、特に六方晶構造又はビックスバイト構造を有するＩｎ２Ｏ３結晶を含む透光性材料（例えば、ＩＴＯやＩＺＯ等）を好ましく使用することができる。
例えば、六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯを第１導電層１７１として使用する場合、エッチング性に優れたアモルファスのＩＺＯ膜を用いて特定形状に加工することができ、その後、熱処理等によりアモルファス状態から結晶を含む構造に転移させることで、アモルファスのＩＺＯ膜よりも透光性に優れた電極に加工することができる。
【００４４】
また、第１導電層１７１に用いるＩＺＯ膜としては、比抵抗が最も低くなる組成を使用することが好ましい。
例えば、ＩＺＯ膜中のＺｎＯ濃度は１〜２０質量％であることが好ましく、５〜１５質量％の範囲であることが更に好ましく、１０質量％であると特に好ましい。
【００４５】
第１導電層１７１に用いるＩＺＯ膜の熱処理は、Ｏ２を含まない雰囲気で行なうことが望ましく、Ｏ２を含まない雰囲気としては、Ｎ２雰囲気などの不活性ガス雰囲気や、またはＮ２などの不活性ガスとＨ２との混合ガス雰囲気などを挙げることができ、Ｎ２雰囲気、またはＮ２とＨ２との混合ガス雰囲気とすることが望ましい。なお、ＩＺＯ膜の熱処理をＮ２雰囲気、またはＮ２とＨ２との混合ガス雰囲気中で行なうと、例えば、ＩＺＯ膜を六方晶構造のＩｎ２Ｏ３結晶を含む膜に結晶化させるとともに、ＩＺＯ膜のシート抵抗を効果的に減少させることが可能である。
また、ＩＺＯ膜の熱処理温度は、５００〜１０００℃が好ましい。５００℃未満の温度で熱処理を行なった場合、ＩＺＯ膜を十分に結晶化できない恐れが生じ、ＩＺＯ膜の透光性が十分に高いものとならない場合がある。１０００℃を超える温度で熱処理を行なった場合には、ＩＺＯ膜は結晶化されているが、ＩＺＯ膜の透光性が十分に高いものとならない場合がある。また、１０００℃を超える温度で熱処理を行なった場合、ＩＺＯ膜の下にある積層半導体層１００を劣化させる恐れもある。
【００４６】
特に、前述のように、熱処理によって結晶化したＩＺＯ膜は、アモルファス状態のＩＺＯ膜に比べて、ｐ型半導体層１６０との密着性が良いため、本実施の形態において有効である。また、熱処理によって結晶化したＩＺＯ膜は、アモルファス状態のＩＺＯ膜に比べて、抵抗値が低下することから、発光チップ１における発光素子２０の順方向電圧Ｖｆを低減できる点でも好ましい。
【００４７】
（金属反射層１７２）
図１に示すように、第１導電層１７１上には金属反射層１７２が積層されている。
金属反射層１７２は、平面視したときに第１導電層１７１の全面を覆うように形成されている。そして、金属反射層１７２の中央部は、一定の膜厚を有している。そして、金属反射層１７２の中央部の第１導電層１７１と接する面と反対の面は、ほぼ平坦である。一方、金属反射層１７２の端部は、端に近づくにつれて、膜厚が漸次薄くなるように、ｐ型半導体層１６０の上面１６０ｃに対し傾斜して設けられている。
【００４８】
金属反射層１７２は、例えばＡｇ（銀）で構成されている。金属反射層１７２としてＡｇを用いるのは、発光層１５０から出射される青色〜緑色の領域の光に対して、高反射性を有しているためである。また、後述するように、金属反射層１７２は、第１導電層１７１を介してｐ型半導体層１６０に給電を行う機能も有している。よって、金属反射層１７２には、抵抗値が低く、且つ、第１導電層１７１との接触抵抗が低いことが必要である。
本実施の形態における金属反射層１７２の厚さは、例えば１５０ｎｍに設定されている。金属反射層１７２の厚さは、５０ｎｍ以上の範囲より好ましく選択することができる。ここで、金属反射層１７２の厚さが５０ｎｍよりも薄いと、発光層１５０から出射した光の反射性が低下する点で好ましくない場合がある。
なお、本実施の形態では、金属反射層１７２としてＡｇ単体を用いているが、Ａｇを含む合金を用いてもかまわない。また、Ａｌ（アルミ）やＡｌ合金、Ｒｈ、Ｐｔ、Ｉｒなど反射率の高い白金族やその合金を用いてもよい。
【００４９】
（第１拡散防止層１７３）
図１に示すように、金属反射層１７２上には第１拡散防止層１７３が積層されていることが好ましい。第１拡散防止層１７３は、接触状態にある金属反射層１７２を構成する金属（本実施の形態ではＡｇ）が、第１ボンディング層１７４中に拡散するのを抑制するために設けられている。
第１拡散防止層１７３は、平面視したときに、金属反射層１７２の全面を覆うように設けられている。そして、第１拡散防止層１７３の中央部は、一定の膜厚を有している。第１拡散防止層１７３の中央部の金属反射層１７２と接する面と反対の面は、ほぼ平坦になっている。一方、第１拡散防止層１７３の端部は、端に近づくにつれて、膜厚が漸次薄くなることで、第１拡散防止層１７３の端部の表面は、ｐ型半導体層１６０の上面１６０ｃに対し傾斜している。また、第１拡散防止層１７３は、ｐ型半導体層１６０と直接接触しないように構成されている。
【００５０】
第１拡散防止層１７３は、金属反射層１７２とオーミックコンタクトがとれ、しかも、金属反射層１７２との接触抵抗が小さいことが好ましい。ただし、後述するように、第１拡散防止層１７３は発光層１５０から出射する光を透光させる機能を要しないので、第１導電層１７１とは異なり、透光性を有する必要がない。
また、第１拡散防止層１７３は、金属反射層１７２および第１導電層１７１を介してｐ型半導体層１６０に給電する機能を有していることから、優れた導電性を有し、且つ、抵抗分布が少ないことが好ましい。
【００５１】
本実施の形態では、第１拡散防止層１７３の厚さは、例えば５０ｎｍに設定されている。第１拡散防止層１７３の厚さが５０ｎｍ以上であれば、金属反射層１７２を構成するＡｇの拡散が抑制されやすい点で好ましい。これに対し、第１拡散防止層１７３の厚さが５０ｎｍよりも薄いと、第１拡散防止層１７３上に形成する第１ボンディング層１７４へのＡｇの拡散の防止の点で好ましくない。また、第１拡散防止層１７３の厚さが５μｍよりも厚いと、コストアップの点で好ましくない。
【００５２】
本実施の形態では、第１拡散防止層１７３として、Ｔａ（タンタル）が用いられている。
【００５３】
また、第１拡散防止層１７３としては、Ｔａ（タンタル）の他、ＩＺＯ、ＩＴＯ、ＩＧＯ、ＩＣＯ等を用いることができる。また、例えばキャリアをドープしたＳｎＯ２、ＺｎＯ２、ＴｉＯ２等の導電性材料を用いてもよい。さらに、Ｎｉ（ニッケル）やＴｉ（チタン）などの金属材料を用いても差し支えない。
【００５４】
（第１ボンディング層１７４）
図１に示すように、第１拡散防止層１７３上には第１ボンディング層１７４が積層されている。第１ボンディング層１７４は、平面視したときに、第１拡散防止層１７３の全面を覆うように設けられている。そして、第１ボンディング層１７４の中央部は、一定の膜厚を有している。第１ボンディング層１７４の中央部の第１拡散防止層１７３と接する面と反対側の面（第１電極１７０の上面１７０ｃ）は、ほぼ平坦になっている。一方、第１ボンディング層１７４の端部は、端に近づくにつれて、膜厚が漸次薄くなることで、第１ボンディング層１７４の端部の表面は、ｐ型半導体層１６０の上面１６０ｃに対し傾斜している。
【００５５】
第１ボンディング層１７４は、少なくとも１層以上の層を備えている。この場合、第１拡散防止層１７３から最も離れて設けられた層（最表層）には、一般にＡｕ（金）が用いられる。本実施の形態では、第１ボンディング層１７４としてＡｕ（金）の単層膜を用いているが、例えば第１拡散防止層１７３に接して設けられる第１層としてのＮｉ（ニッケル）層と、このＮｉ層上に設けられる第２層としてのＰｔ（白金）層と、さらに第２層のＰｔ層上に設けられる第３層（最表層）としてのＡｕ（金）層とを有する構造を採用してもよい。
本実施の形態では、第１ボンディング層１７４の全体の厚さが、例えば３００ｎｍに設定されている。第１ボンディング層１７４の全体の厚さは、後述する第１突出電極２１０が設けられ得る厚さがあれば、厚さに制限なく使用することができる。第１ボンディング層１７４の全体の厚さは、好ましくは５０〜８０００ｎｍである。
【００５６】
なお、第１ボンディング層１７４を複数の金属層で構成する場合において、第１拡散防止層１７３と接する第１層を構成する材料としては、上述したＮｉ（ニッケル）の他、Ｔａ（タンタル）、Ｔｉ（チタン）、ＮｉＴｉ（ニッケルチタン）合金、およびこれらの窒化物を使用することができる。
【００５７】
（第１密着層１７５）
図１に示すように、第１ボンディング層１７４上には、第１密着層１７５が積層されているのが好ましい。第１密着層１７５は、Ａｕ（金）で構成された第１ボンディング層１７４と保護層１９０との物理的な密着性を向上させるために設けられている。
第１密着層１７５は、平面視したときに、第１ボンディング層１７４上の第１突出電極２１０が設けられる部分を除いて、第１ボンディング層１７４の表面を覆うように設けられている。なお、第１密着層１７５は、端部がｐ型半導体層１６０の上面１６０ｃと接するように設けられている。
【００５８】
本実施の形態において、第１密着層１７５は、Ｔａ（タンタル）で構成されている。ただし、第１密着層１７５の材料として、Ｔａ（タンタル）以外に、例えばＴｉ（チタン）やＮｉ（ニッケル）、Ｗ（タングステン）を用いることも可能である。そして、本実施の形態では、第１密着層１７５の厚さは、例えば１０ｎｍに設定されている。第１密着層１７５の厚さは、５〜４００ｎｍとすることが好ましく、５〜３００ｎｍとすることがより好ましく、７〜１００ｎｍとすることがさらに好ましい。第１密着層１７５の厚みが５ｎｍ未満では、第１ボンディング層１７４と保護層１９０との密着性が低下するので好ましくない。
【００５９】
＜第２電極１８０＞
続いて、第２電極１８０の構成について、図１を参照して説明する。
第２電極１８０は、好ましくは、ｎ型半導体層１４０の半導体層露出面１４０ｃ上に積層される第２導電層１８１と、第２導電層１８１上に積層される第２ボンディング層１８３と、第２ボンディング層１８３上に後述する第２突出電極２２０が設けられる部分を除いて、第２ボンディング層１８３上に積層される第２密着層１８４とを備えている。
なお、第２導電層１８１と第２ボンディング層１８３との間に第２拡散防止層１８２を設けてもよい。図１には、好ましい例として第２拡散防止層１８２を設けた場合を示している。
【００６０】
（第２導電層１８１）
図１に示すように、ｎ型半導体層１４０の上には第２導電層１８１が積層されているのがよい。
第２導電層１８１は、平面視したときの形状（平面形状）が円形状になっている（図２において、第２電極１８０の範囲に形成されている。）。そして、第２導電層１８１の中央部は、一定の膜厚を有している。第２導電層１８１の中央部の半導体層露出面１４０ｃと接する面と反対の面（表面）は、半導体層露出面１４０ｃに対しほぼ平坦である。一方、第２導電層１８１の端部は、端に近づくにつれて、膜厚が漸次薄くなることでｎ型半導体層１４０の半導体層露出面１４０ｃに対し傾斜している。
ただし、第２導電層１８１の平面形状は、上記の形状に限定されるわけでなく、格子状や樹形状であってもよい。また、第２導電層１８１の断面形状は、矩形状であってもよい。
【００６１】
第２導電層１８１は、ｎ型半導体層１４０とオーミックコンタクトがとれ、しかもｎ型半導体層１４０との接触抵抗が小さいものが好ましい。
本実施の形態では、第２導電層１８１として、Ａｌ（アルミニウム）を用いている。第２導電層１８１を構成するＡｌ（アルミニウム）は、第１電極１７０の金属反射層１７２を構成するＡｇ（銀）と同様、発光層１５０から出射される青色〜緑色の領域の光に対して、高反射性を有しており、金属反射層として機能するようになっている。
本実施の形態における第２導電層１８１の厚さは、例えば１５０ｎｍに設定されている。第２導電層１８１の厚さは、５０〜１０００ｎｍの範囲より選択することができる。ここで、第２導電層１８１の厚さが５０ｎｍよりも薄いと、光が透過してしまうことによって光の取り出し効率が低下する。一方、第２導電層１８１の厚さが１０００ｎｍよりも厚いと、成膜時間が長くなって、第２導電層１８１を形成するために用いられるレジストが、加熱により硬化し、レジスト残渣が生じやすくなるなど、信頼性の面で好ましくない場合がある。
【００６２】
また、第２導電層１８１を金属反射層１７２と同様にＡｇ（銀）としてもよい。このとき、第２導電層１８１と金属反射層１７２との厚さを同じとすれば、後述するように、第２導電層１８１と金属反射層１７２とを同時に形成することができる。
【００６３】
（第２拡散防止層１８２）
図１に示すように、第２導電層１８１に接して第２拡散防止層１８２が積層されていることが好ましい。この第２拡散防止層１８２は、第２導電層１８１を構成する金属（本実施の形態ではＡｌ）が、第２ボンディング層１８３中に拡散することを抑制するために設けられている。
第２拡散防止層１８２は、平面視したときに、第２導電層１８１の全面を覆うように設けられている。そして、第２拡散防止層１８２の中央部は、一定の膜厚を有している。第２拡散防止層１８２の中央部の第２導電層１８１と接する面と反対側の面（表面）は、ほぼ平坦になっている。一方、第２拡散防止層１８２の端部は、端に近づくにつれて、膜厚が漸次薄くなることで、第２拡散防止層１８２の端部の表面は、ｎ型半導体層１４０の半導体層露出面１４０ｃに対し傾斜している。また、第２拡散防止層１８２は、ｎ型半導体層１４０と直接接触しないように構成されている。
【００６４】
第２拡散防止層１８２は、第２導電層１８１とオーミックコンタクトがとれ、しかも、第２導電層１８１との接触抵抗が小さいことが好ましい。また、第２拡散防止層１８２は、第２導電層１８１を介してｎ型半導体層１４０に給電する機能を有していることから、優れた導電性を有し、且つ、抵抗分布が少ないことが好ましい。
【００６５】
本実施の形態では、第２拡散防止層１８２として、Ｐｔ（白金）が用いられている。
なお、第２拡散防止層１８２としては、Ｐｔの他に、Ｒｈ（ロジウム）、Ｗ（タングステン）などを用いてもかまわない。
そして、本実施の形態における第２拡散防止層１８２の厚さは、例えば５０ｎｍに設定されている。第２拡散防止層１８２の厚さが５０ｎｍ以上であれば、第２導電層１８１を構成するＡｌの第２ボンディング層１８３への拡散が抑制されやすくなる点で好ましい。これに対し、第２拡散防止層１８２の厚さが５０ｎｍよりも薄いと、第２ボンディング層１８３への第２導電層１８１を構成するＡｌの拡散の防止の点で好ましくない。また、第２拡散防止層１８２の厚さが５０００ｎｍよりも厚いと、材料のコストアップの点で好ましくない。
【００６６】
なお、第２導電層１８１をＡｇとした場合には、第２拡散防止層１８２をＩＺＯとしてもよい。このとき、第２拡散防止層１８２と第１拡散防止層１７３との厚さを同じとすれば、後述するように、第２拡散防止層１８２と第１拡散防止層１７３とを同時に形成することができる。
【００６７】
（第２ボンディング層１８３）
図１に示すように、第２拡散防止層１８２上に第２ボンディング層１８３が積層されている。
第２ボンディング層１８３は、第２拡散防止層１８２の全面を覆うように設けられている。そして、第２ボンディング層１８３の中央部は、一定の膜厚を有している。第２ボンディング層１８３の中央部の第２拡散防止層１８２と接する面と反対側の面（第２電極１８０の上面１８０ｃ）は、ほぼ平坦になっている。一方、第１ボンディング層１７４の端部は、端に近づくにつれて膜厚が漸次薄くなることで、第１ボンディング層１７４の端部の表面は、ｎ型半導体層１４０の半導体層露出面１４０ｃに対し傾斜している。
【００６８】
第２ボンディング層１８３は、前述した第１電極１７０の第１ボンディング層１７４と同様に、少なくとも１層以上の金属層を備えている。この場合、第２拡散防止層１８２から最も離れて設けられた層（最表層）には、一般にＡｕ（金）が用いられる。本実施の形態では、第２ボンディング層１８３として、第１ボンディング層１７４と同様に、Ａｕの単層膜を用いているが、第１拡散防止層１７３で説明したように、第２ボンディング層１８３を複数の金属層からなる積層構造とすることもできる。
本実施の形態では、第２ボンディング層１８３の全体の厚さが、例えば３００ｎｍに設定されている。第２ボンディング層１８３の全体の厚さは、後述する第２突出電極２２０を設けられ得る厚さがあれば、厚さに制限なく使用することができる。第２ボンディング層１８３の全体の厚さは、好ましくは５０〜８０００ｎｍである。
【００６９】
なお、第２ボンディング層１８３と第１ボンディング層１７４とを同じ構成、同じ膜厚とすれば、後述するように、第２ボンディング層１８３と第１ボンディング層１７４とを同時に形成することができる。
【００７０】
（第２密着層１８４）
図１に示すように、第２ボンディング層１８３の上には、第２密着層１８４が積層されているのが好ましい。第２密着層１８４は、前述の第１電極１７０の第１密着層１７５と同様に、Ａｕで構成された第２ボンディング層１８３と保護層１９０との物理的な密着性を向上させるために設けられている。
第２密着層１８４は、平面視したときに、第２ボンディング層１８３上の第２突出電極２２０が設けられる部分を除いて、第２ボンディング層１８３の表面を覆うように設けられている。なお、第２密着層１８４は、端部がｎ型半導体層１４０の半導体層露出面１４０ｃと接するように設けられている。
【００７１】
本実施の形態において、第２密着層１８４は、第１密着層１７５と同様にＴａ（タンタル）で構成されている。ただし、第２密着層１８４の材料として、Ｔａ（タンタル）以外に、例えばＴｉ（チタン）やＮｉ（ニッケル）、Ｗ（タングステン）を用いることも可能である。そして、本実施の形態では、第２密着層１８４の厚さは、例えば１０ｎｍに設定されている。第２密着層１８４の厚さは、５〜４００ｎｍとすることが好ましく、５〜３００ｎｍとすることがより好ましく、７〜１００ｎｍとすることがさらに好ましい。第２密着層１８４の厚みが５ｎｍ未満では、第２ボンディング層１８３と保護層１９０との密着性が低下するので好ましくない。
【００７２】
＜保護層１９０＞
図１に示すように、保護層１９０は、ｐ型半導体層１６０の上面１６０ｃの第１電極１７０が設けられていない領域と、半導体層露出面１４０ｃの第２電極１８０が設けられていない領域と、半導体層露出面１４０ｃを設けたことにより露出した積層半導体層１００の側面とを覆うように積層されている。ただし、保護層１９０は、第１電極１７０の上面１７０ｃにおいて、後述する第１突出電極２１０が形成される領域、および第２電極１８０の上面１８０ｃにおいて、後述する第２突出電極２２０が設けられる領域を除いて、第１電極１７０および第２電極１８０を覆うように積層されている。
保護層１９０は、外部から水等が、積層半導体層１００、第１電極１７０および第２電極１８０に浸入するのを抑制する機能を備えている。なお、本実施の形態では、保護層１９０は、ＳｉＯ２（２酸化珪素）で構成されている。
【００７３】
＜第１突出電極２１０＞
第１突出電極２１０は、第１電極１７０上に設けられている。
本実施の形態では、第１突出電極２１０の平面形状は、図２に示すように第１電極１７０の外周部の輪郭を略縮小した円弧状の部分を有する形状である。第１突出電極２１０の上から見たときの面積は、例えば第１電極１７０の外周部の輪郭で囲われた面積の３０％である。なお、第１突出電極２１０の平面形状は、円形や長方形でもよい。
そして、図１に示すように、第１突出電極２１０は、第１ボンディング層１７４上に積層された第１基部２１１と、第１基部２１１上に積層された第１接続部２１２とを備えている。
本実施の形態では、第１基部２１１は、第１ボンディング層１７４と同じＡｕ（金）で構成されている。そして、第１接続部２１２はＡｕＳｎ（金錫）合金で構成されている。
第１接続部２１２のＡｕＳｎ合金を設ける理由は、ＡｕＳｎ合金の融点が３００℃以下であって、発光チップ１が搭載される配線基板５００の表面に設けられた正電極５１１（後述する図８参照）と容易に熱圧着させるためである。なお、第１突出電極２１０に第１接続部２１２を設けず、ＡｕＳｎ合金の層を配線基板５００の正電極５１１（後述する図８参照）上に設けてもよい。
本実施の形態では、第１突出電極２１０の全体の厚さＴ１は、例えば１５μｍである。第１接続部２１２の厚さは１〜３μｍである。
【００７４】
＜第２突出電極２２０＞
第２突出電極２２０は、第２電極１８０上に設けられている。
本実施の形態では、第２突出電極２２０の平面形状は円形である（図２参照）。第２突出電極２２０の径も、例えば１００μｍである。なお、第２突出電極２２０の平面形状は、円形でなくともよい。
そして、第２突出電極２２０は、第２ボンディング層１８３上に積層された第２基部２２１と、第２基部２２１上に積層された第２接続部２２２とを備えている。
本実施の形態では、第２突出電極２２０は、第１突出電極２１０と同じ構成としている。すなわち、第２基部２２１は、第２ボンディング層１８３と同じＡｕ（金）で構成されている。そして、第２接続部２２２はＡｕＳｎ（金錫）合金で構成されている。
第２接続部２２２のＡｕＳｎ合金を設ける理由は、第１接続部２１２の場合と同様である。なお、第２突出電極２２０に第２接続部２２２を設けず、ＡｕＳｎ合金の層を配線基板５００の負電極５１２（後述する図８参照）上に設けてもよい。
本実施の形態では、第２突出電極２２０の全体の厚さＴ２は、第１突出電極２１０と同じく、例えば１５μｍである。第２接続部２２２の厚さは１〜３μｍである。
【００７５】
以上説明したように、第１突出電極２１０と第２突出電極２２０とは同じ構成であるので、後述する発光チップ１の製造工程において、同時に形成できる。また、同時に形成した場合、第１突出電極２１０の全体の厚さＴ１と第２突出電極２２０の全体の厚さＴ２とは同じになる（Ｔ１＝Ｔ２）。
【００７６】
本実施の形態では、第２突出電極２２０の全体としての厚さＴ２（本実施の形態では１５μｍ）は、半導体層露出面１４０ｃを設けるためにエッチングにより積層半導体層１００が除去された深さＤ（本実施の形態では０．６〜０．７μｍ）より、大きく設定されている（Ｔ２＞Ｄ）。
そして、第１電極１７０の金属反射層１７２（１５０ｎｍ）と第２電極１８０の第２導電層１８１（１５０ｎｍ）と、第１電極１７０の第１拡散防止層１７３（５０ｎｍ）と第２電極１８０の第２拡散防止層１８２（５０ｎｍ）と、第１電極１７０の第１ボンディング層１７４（３００ｎｍ）と第２電極１８０の第２ボンディング層１８３（３００ｎｍ）とを、それぞれ同じ厚さにしている。また、第１電極１７０の第１導電層１７１の厚さは５ｎｍと、他の層に比べて薄い。よって、ｐ型半導体層１６０の上面１６０ｃから第１ボンディング層１７４の上面１７０ｃまでの第１電極１７０の厚さ（５０５ｎｍ）と、半導体層露出面１４０ｃから第２ボンディング層１８３の上面１８０ｃまでの第２電極１８０の厚さ（５００ｎｍ）とは、ほとんど差がない。
よって、第２突出電極２２０の表面２２０ｃ（第２接続部２２２の第２基部２２１と接した面とは反対の面）は、保護層１９０の基板１０からの距離が最も大きい部分である第１電極１７０の第２密着層１８４上の表面１９０ｃより突き出ている。
【００７７】
本実施の形態では、第２突出電極２２０の表面２２０ｃおよび第１突出電極２１０の表面２１０ｃ（第１接続部２１２の第１基部２１１と接した面とは反対の面）の基板１０との距離の差は、半導体層露出面１４０ｃを設けるためにエッチングにより積層半導体層１００が除去された深さＤとほぼ同じとなる。すなわち、第２突出電極２２０の表面２２０ｃおよび第１突出電極２１０の表面２１０ｃは、基板１０の裏面１０ｂからの距離が、互いに異なっている。
【００７８】
なお、例えば第２電極１８０を構成する第２導電層１８１の厚さを１００ｎｍ、第２拡散防止層１８２の厚さを１００ｎｍ、第２ボンディング層１８３の厚さを１μｍとすると、半導体層露出面１４０ｃから第２ボンディング層１８３の上面１８０ｃまでの第２電極１８０の厚さが１．２μｍとなる。この厚さは、半導体層露出面１４０ｃを設けるためにエッチングにより積層半導体層１００が除去された深さＤ（本実施の形態では０．６〜０．７μｍ）と、ｐ型半導体層１６０の上面１６０ｃから第１ボンディング層１７４の上面１７０ｃまでの第１電極１７０の厚さ（５０５ｎｍ）とを加えた値となる。この場合、第２突出電極２２０の表面２２０ｃおよび第１突出電極２１０の表面２１０ｃ（第１接続部２１２の第１基部２１１と接した面とは反対の面）の基板１０との距離の差を小さく設定できる。
【００７９】
［発光チップ１の製造方法］
次に、図１に示す発光チップ１を製造する方法（製造方法）の一例について説明する。
ウエハ３０は、基板１０上に複数の発光素子２０が一括して設けられた状態であって、個別の発光チップ１に分割される前の状態である。ここでは、ウエハ３０を製造する途中の工程においても、ウエハ３０と呼ぶ。
【００８０】
図４は、発光チップ１を製造する方法を説明するフローチャートの一例である。図４（ａ）に示すように、発光チップ１の製造方法は、基板１０上に第１電極１７０および第２電極１８０を設けた発光素子２０を形成する半導体素子形成工程（ステップ１０１）と、発光素子２０の第１電極１７０上に第１突出電極２１０および第２電極１８０上に第２突出電極２２０を形成する突出電極形成工程（ステップ１０２）と、ステップ１０２の後に基板１０の分割予定線Ｈ１〜Ｈ５、Ｖ１〜Ｖ５（後述する図６参照）に沿って、基板１０内に脆弱領域３２１を形成する脆弱領域形成工程（ステップ１０３）と、基板１０上に発光素子２０が形成されたウエハ３０を、脆弱領域３２１を起点として、発光チップ１に分割する分割工程（ステップ１０４）とを含む。
そして、半導体素子形成工程（ステップ１０１）は、図４（ｂ）に示すように、基板１０上に中間層１２０、下地層１３０、発光層１５０、ｐ型半導体層１６０を含む積層半導体層１００を形成する半導体層積層工程（ステップ２０１）と、積層半導体層１００の一部を切り欠き除去して半導体層露出面１４０ｃを形成する半導体層露出面形成工程（ステップ２０２）と、積層半導体層１００の上面１６０ｃ上に第１電極１７０を形成する第１電極形成工程（ステップ２０３）と、半導体層露出面１４０ｃ上に第２電極１８０を形成する第２電極形成工程（ステップ２０４）と、保護層１９０を形成する保護層形成工程（ステップ２０５）とを含む。
【００８１】
本実施の形態が適用される発光チップ１の製造方法では、必要に応じて、第１電極形成工程（ステップ２０３）および第２電極形成工程（ステップ２０４）の後、ウエハに熱処理（アニール処理）を施すアニール工程をさらに有している場合がある。
【００８２】
以下、各工程について、順番に説明する。
図５は、半導体素子形成工程（図４（ａ）のステップ１０１）および突出電極形成工程（図４（ａ）のステップ１０２）を説明する図である。図５は、ウエハ３０の直径（後述する図６に示すウエハ３０のＶ−Ｖ線）での断面図を示している。なお、図５では、例としてウエハ３０の直径（Ｖ−Ｖ線）上に、４個の発光チップ１が並ぶとする。
【００８３】
（半導体層積層工程）
図５（ａ）に示す半導体層積層工程（図４（ｂ）のステップ２０１）を説明する。
先ず、基板１０の表面１０ａ上に、スパッタ法によって、中間層１２０を積層する。
スパッタ法によって、単結晶構造を有する中間層１２０を形成する場合、チャンバ内の窒素ガスと不活性ガスとの流量比を、窒素ガスが５０〜１００％、望ましくは７５％となるようにすることが望ましい。
また、スパッタ法によって、柱状結晶（多結晶）を有する中間層１２０を形成する場合、チャンバ内の窒素ガスと不活性ガスとの流量比を、窒素ガスが１〜５０％、望ましくは２５％となるようにすることが望ましい。なお、中間層１２０は、上述したスパッタ法だけでなく、ＭＯＣＶＤ法で形成することもできる。
【００８４】
中間層１２０を形成した後、中間層１２０上に、単結晶の下地層１３０を形成する。下地層１３０は、スパッタ法で形成してもよく、ＭＯＣＶＤ法で形成してもよい。
下地層１３０の形成後、下地層１３０上にｎコンタクト層１４０ａおよびｎクラッド層１４０ｂを積層してｎ型半導体層１４０を形成する。ｎコンタクト層１４０ａおよびｎクラッド層１４０ｂは、スパッタ法で形成してもよく、ＭＯＣＶＤ法で形成してもよい。
【００８５】
発光層１５０の形成は、スパッタ法、ＭＯＣＶＤ法のいずれの方法でもよいが、特にＭＯＣＶＤ法が好ましい。具体的には、障壁層１５０ａと井戸層１５０ｂとを交互に繰り返して積層し、且つ、ｎ型半導体層１４０側およびｐ型半導体層１６０側に障壁層１５０ａが配される順で積層すればよい。
【００８６】
ｐ型半導体層１６０の形成は、スパッタ法、ＭＯＣＶＤ法のいずれの方法でもよい。具体的には、発光層１５０上にｐクラッド層１６０ａと、ｐコンタクト層１６０ｂとを順次積層すればよい。
【００８７】
（半導体層露出面形成工程）
次に、図５（ｂ）に示す半導体層露出面形成工程（図４（ｂ）のステップ２０２）を説明する。
基板１０の表面１０ａ上に、中間層１２０、下地層１３０、積層半導体層１００が形成されたウエハ３０の、ｐ型半導体層１６０の上面１６０ｃ上に、従来公知のフォトリソグラフィ法等の手法により、半導体層露出面１４０ｃを形成する部分が開口部となったレジスト膜（不図示）を形成し、それに引き続くエッチング等による手法によって、積層半導体層１００の一部を除去して、ｎコンタクト層１４０ａの一部を露出させ、半導体層露出面１４０ｃを形成する。こののち、レジスト膜を除去する。
【００８８】
（第１電極形成工程）
図５（ｃ）に示す第１電極形成工程（図４（ｂ）のステップ２０３）を説明する。
従来公知のフォトリソグラフィ法等の手法によって、ｐ型半導体層１６０の上面１６０ｃ上の第１電極１７０が形成される部分が開口部となったレジスト膜２５１を形成する。
なお、レジスト膜２５１の開口部では、レジスト膜２５１の側壁が庇（オーバハング）状（矢印Ａで示す状態）になっていることが好ましい。
この後、ウエハ３０上に第１導電層１７１、金属反射層１７２、第１拡散防止層１７３、第１ボンディング層１７４の材料の膜を、従来公知のスパッタ法または真空蒸着法等の成膜の手法により連続して堆積する。
この後、ウエハ３０をレジスト剥離液（レジストリムーバ）に浸漬するなどにより、レジスト膜２５１とともに、レジスト膜２５１上に堆積した第１導電層１７１、金属反射層１７２、第１拡散防止層１７３、第１ボンディング層１７４の材料の膜を除去する（リフトオフ法）。これにより、第１導電層１７１、金属反射層１７２、第１拡散防止層１７３、第１ボンディング層１７４が形成される。
【００８９】
なお、レジスト膜２５１の開口部のオーバハング状（矢印Ａ）の部分のｐ型半導体層１６０の上面１６０ｃには、シャドウ効果により、各層を構成する材料が付着しにくい。このため、各層の端部では、端に近づくにつれ、膜厚が薄くなる。このようにして、第１導電層１７１、金属反射層１７２、第１拡散防止層１７３、第１ボンディング層１７４のそれぞれの端部は、端に近づくにつれて、膜厚を薄くすることができる。
また、第１導電層１７１、金属反射層１７２、第１拡散防止層１７３、第１ボンディング層１７４の材料の膜を順次連続して堆積するため、第１導電層１７１、金属反射層１７２、第１拡散防止層１７３、第１ボンディング層１７４の端の位置が同じとなる。
【００９０】
なお、第１導電層１７１に熱処理を施すときは、第１導電層１７１の形成と、金属反射層１７２、第１拡散防止層１７３、第１ボンディング層１７４の形成とを分けて行えばよい。
すなわち、第１導電層１７１を堆積後、レジスト膜を除去して、熱処理を施す。再度、レジスト膜を設け、金属反射層１７２、第１拡散防止層１７３、第１ボンディング層１７４の材料の膜を順次連続して堆積すればよい。このとき、金属反射層１７２の端部が、ｐ型半導体層１６０に接触しないよう、金属反射層１７２、第１拡散防止層１７３、第１ボンディング層１７４を形成するためのレジスト膜の開口部が、第１導電層１７１上に設けられるようにすればよい。
【００９１】
（第２電極形成工程）
図５（ｄ）に示す第２電極形成工程（図４（ｂ）のステップ２０４）を説明する。
第１電極１７０の形成のための第１電極形成工程と同様に、第２電極１８０を形成する。すなわち、開口部の側壁がオーバハング状になったレジスト膜２５２を形成し、その後、第２導電層１８１、第２拡散防止層１８２、第２ボンディング層１８３の材料の膜を、従来公知のスパッタ法または真空蒸着法等の成膜の手法により連続して堆積する。
この後、ウエハ３０をレジスト剥離液に浸漬するなどにより、レジスト膜２５２とともに、レジスト膜２５２上に堆積した第２導電層１８１、第２拡散防止層１８２、第２ボンディング層１８３の材料の膜を除去する（リフトオフ法）。これにより、第２導電層１８１、第２拡散防止層１８２、第２ボンディング層１８３が形成される。
なお、第１電極形成工程において、第１導電層１７１の形成と、金属反射層１７２、第１拡散防止層１７３、第１ボンディング層１７４の形成とを分けて行えば、第２電極１８０の第２導電層１８１と第１電極１７０の金属反射層１７２とを同時に形成し、第２電極１８０の第２拡散防止層１８２と第１電極１７０の第１拡散防止層１７３とを同時に形成し、さらに、第２電極１８０の第２ボンディング層１８３と第１電極１７０の第１ボンディング層１７４とを同時に形成できる。
【００９２】
図示しないが、この後、第１電極１７０における第１密着層１７５および第２電極１８０における第２密着層１８４を同時に形成する。第１密着層１７５および第２密着層１８４の形成は、第１密着層１７５および第２密着層１８４を構成する材料の膜を、ウエハ３０の全面に堆積した後、従来公知のフォトリソグラフィ法等の手法によるレジスト膜の形成と、それに引き続く従来公知のエッチングなどの手法によって行ってもよい。また、従来公知のフォトリソグラフィ法等の手法によるレジスト膜の形成と、それに引き続く第１密着層１７５および第２密着層１８４を構成する材料の膜の堆積と、レジスト膜の除去とともに、レジスト膜上の第１密着層１７５および第２密着層１８４を構成する材料をリフトオフする手法によって行ってもよい。
【００９３】
（保護層形成工程）
図５において図示しないが、保護層形成工程（図４（ｂ）のステップ２０５）を説明する。
ウエハ３０上に、ＳｉＯ２からなる保護層１９０を構成する膜を形成した後、従来公知のフォトリソグラフィ法等の手法により、保護層１９０を構成する膜上にレジスト膜２５３を形成する（図５（ｅ）参照）。レジスト膜２５３には、第１電極１７０上の第１突出電極２１０が形成される領域および第２電極１８０上の第２突出電極２２０が形成される領域に開口部が設けられている。
そして、従来公知のエッチングなどの手法によって、第１突出電極２１０および第２突出電極２２０が形成される領域の保護層１９０、第１密着層１７５、第２密着層１８４をエッチング除去し、次いでレジスト膜２５３を除去する。
【００９４】
（突出電極形成工程）
図５（ｅ）に示す第１突出電極２１０および第２突出電極２２０を形成する突出電極形成工程（図４（ａ）のステップ１０２）を説明する。
ウエハ３０の全面に図示しないＴｉまたはＴｉとＷとからなるＴｉＷ合金層とＡｕ層からなるアンダーバンプメタル層（略してＵＢＭ膜と称する。）を形成し、その後レジスト膜２５３を再度形成する。レジスト膜２５３には上記と同様に、第１電極１７０上の第１突出電極２１０が形成される領域および第２電極１８０上の第２突出電極２２０が形成される領域に開口部が設けられている。
次に、公知の電解メッキ法によって、第１突出電極２１０の第１基部２１１および第２突出電極２２０の第２基部２２１を構成する材料（本実施の形態ではＡｕ（金））を形成する。
次に、第１突出電極２１０の第１接続部２１２および第２突出電極２２０の第２接続部２２２を構成する材料（本実施の形態ではＡｕＳｎ（金錫）合金）を、従来公知のスパッタ法、真空蒸着法などの成膜の手法により堆積する。
次いで、レジスト膜２５３を除去し、引き続き、レジスト膜２５３の除去により露出したＵＢＭ膜をエッチングで除去する。エッチング液としては、例えば、Ａｕに対してはＫＩとＩ２の混合液を、ＴｉまたはＴｉＷ合金に対しては硫酸加水溶液を用いることができる。
以上のようにして、発光チップ１に分割される前のウエハ３０が製造される。
【００９５】
このようにして得られたウエハ３０を、例えば窒素などの還元雰囲気下において、１５０〜３００℃、より好ましくは２００〜２５０℃で熱処理してもよい。
この熱処理は、第１導電層１７１、金属反射層１７２、第１拡散防止層１７３、第１ボンディング層１７４、第１密着層１７５、保護層１９０、第１基部２１１、第１接続部２１２間および第２導電層１８１、第２拡散防止層１８２、第２ボンディング層１８３、第２密着層１８４、保護層１９０、第２基部２２１、第２接続部２２２間の密着性の向上および電気的な接触抵抗の低減を図るためである。なお、熱処理は必ずしも行う必要はないが、密着性の向上および電気的な接触抵抗の低減を図るためには行う方が好ましい。
【００９６】
次に、半導体チップ分割のための、脆弱領域形成工程（図４（ａ）のステップ１０３）および分割工程（図４（ａ）のステップ１０４）について説明する。
図６は、第１突出電極２１０および第２突出電極２２０が形成された側から見たウエハ３０の平面図である。
ウエハ３０には、図６において、Ｘ方向ピッチｐｘおよびＹ方向ピッチｐｙで、複数の発光チップ１が並んで形成されている。なお、図６では、例としてウエハ３０のＸ方向の直径に沿って、４個の発光チップ１が、ウエハ３０のＹ方向の直径に沿って、４個の発光チップ１が並んでいるとしている。なお、図５に示したウエハ製造工程は、Ｖ−Ｖ線での断面図である。
そして、ウエハ３０は、分割予定線Ｈ１〜Ｈ５および分割予定線Ｖ１〜Ｖ５で、発光チップ１に分割されるとする。図６では、分割予定線Ｈ１〜Ｈ５および分割予定線Ｖ１〜Ｖ５は線として示しているが、ウエハ３０の表面からウエハ３０の裏面（基板１０の裏面１０ｂ）に延びた垂直な面（分割予定面）で切断されることになる。よって、以下では、分割予定線（Ｈ１〜Ｈ５およびＶ１〜Ｖ５）を分割予定面（Ｈ１〜Ｈ５およびＶ１〜Ｖ５）とも呼ぶ。
なお、図６では、ウエハ３０の発光チップ１の個数を、４×４としているが、ウエハ３０の発光チップ１の個数は、ウエハ３０の直径と、発光チップ１のｐｘおよびｐｙによって決まる。
【００９７】
図７は、脆弱領域形成工程（図４（ａ）のステップ１０３）および分割工程（図４（ａ）のステップ１０４）を説明する図である。
脆弱領域形成工程では、ウエハ３０の基板１０内部に脆弱領域３２１を形成する。そして、分割工程では、脆弱領域３２１を起点として、ウエハ３０を発光チップ１に分割する。
（脆弱領域形成工程）
図７（ａ）に示す脆弱領域形成工程（図４（ａ）のステップ１０３）を説明する。
ウエハ３０の第１突出電極２１０および第２突出電極２２０の形成された側を、ダイシングテープ３１５の一方の面であって、接着剤が塗布された面に貼り付ける。
ウエハ３０の第１突出電極２１０の表面２１０ｃと第２突出電極２２０の表面２２０ｃとは、基板１０の表面１０ａからの距離が異なっている。しかし、前述したように、本実施の形態における距離の差は０．６〜０．７μｍである。また、ダイシングテープ３１５は、柔軟性のあるプラスチックフィルムであって、接着剤が塗布されている。よって、ウエハ３０の第１突出電極２１０の表面２１０ｃおよび第２突出電極２２０の表面２２０ｃは、基板１０の表面１０ａからの距離の差に関わらず、ダイシングテープ３１５に接着して固定される。
【００９８】
次いで、ダイシングテープ３１５の接着剤が塗布された面に、金属製のウエハリング３１６を貼り付けて固定する。ウエハリング３１６は、ダイシングの際のウエハ３０の固定治具として働く。
そして、ウエハリング３１６およびウエハ３０を固定したまま、ダイシングテープ３１５のウエハリング３１６およびウエハ３０が固定された面と反対側の面を、ダイシング装置のステージ３１７に載置する。
なお、ウエハ３０をダイシングテープ３１５に貼り付ける前に、基板１０の厚さを、研磨（研削）により薄くしてもよい。
【００９９】
次に、図７（ａ）に示すように、基板１０の裏面１０ｂから、分割予定線Ｈ１〜Ｈ５およびＶ１〜Ｖ５に沿って、基板１０の内部に焦点を合わせたレーザ光３４５を照射する。図７（ａ）では、基板１０の分割予定線Ｈ２に沿って、基板１０の内部に脆弱領域３２１を形成するところを示している。
具体的には、レーザ光３４５を固定し、レーザ光３４５が分割予定線Ｈ１〜Ｈ５、Ｖ１〜Ｖ５に沿って移動するように、ダイシング装置のステージ３１７を予め定められた速度で移動させる。
レーザ光３４５には、ＹＡＧレーザ光を用いることができる。レーザ光３４５にパルスレーザを用いると、分割予定線Ｈ１〜Ｈ５、Ｖ１〜Ｖ５に沿って、基板１０の内部に点状に脆弱領域３２１が形成される。このとき、Ｘ方向の分割予定線Ｈ１に沿って、脆弱領域３２１を形成した後、ステージ３１７を移動して、分割予定線Ｈ２に沿って、脆弱領域３２１を形成する。同様に、分割予定線Ｈ３、Ｈ４、Ｈ５に沿って、脆弱領域３２１を形成する。この後、Ｙ方向の分割予定線Ｖ１〜Ｖ５に沿って脆弱領域３２１を形成する。
【０１００】
なお、脆弱領域３２１は、基板１０の裏面１０ｂから異なる距離に設けられてもよい。この場合、先に基板１０の裏面１０ｂから大きい距離に脆弱領域３２１を設けることが好ましい。もし、基板１０の裏面１０ｂから小さい距離に脆弱領域３２１を設けた後、基板１０の裏面１０ｂから大きい距離に脆弱領域３２１を設けると、基板１０の裏面１０ｂからの小さい距離に設けられた脆弱領域３２１により、レーザ光３４５が擾乱を受けて、レーザ光３４５の集光が妨げられ、基板１０の裏面１０ｂから大きい距離に脆弱領域３２１を形成することが難しくなってしまう。
【０１０１】
（分割工程）
図７（ｂ）および（ｃ）に示す分割工程（図４（ａ）のステップ１０４）を説明する。
図７（ｂ）に示すように、脆弱領域３２１が形成されたウエハ３０を、ダイシングテープ３１５およびウエハリング３１６を設けた状態で、ウエハリング３１６およびウエハ３０が固定された面と反対側の面を、切断装置のステージ３１８に設定する。
ブレーキング装置のステージ３１８は、リング状のリングステージ３１８ｃと、リングステージ３１８ｃの中央に設けられ、直線状の間隙（隙間）を隔てて配置された２つのサブステージ３１８ａと３１８ｂとから構成されている。よって、間隙に、分割予定線Ｈ１〜Ｈ５、Ｖ１〜Ｖ５のいずれかが対応するようにウエハ３０を配置する。図７（ｂ）では、分割予定線Ｈ３が２つのサブステージ３１８ａと３１８ｂとの間の間隙に一致するように配置されている。
そして、図７（ｃ）に示すように、基板１０の裏面１０ｂに、分割予定線（Ｈ１〜Ｈ５、Ｖ１〜Ｖ５のいずれか）に沿って、ブレード３２０を押圧する。
このとき、第１突出電極２１０の表面２１０ｃおよび第２突出電極２２０の表面２２０ｃのいずれもが、基板１０側から見て、保護層１９０の表面１９０ｃより突き出ている（図１参照）。そして、分割予定線（Ｈ１〜Ｈ５、Ｖ１〜Ｖ５のいずれか）は、図６に示したように、突出電極（第１突出電極２１０および第２突出電極２２０）の間に設けられている。よって、ブレード３２０が基板１０の裏面１０ｂに対して押圧されると、ウエハ３０は、分割予定線（Ｈ１〜Ｈ５、Ｖ１〜Ｖ５のいずれか）を挟んで隣接する第１突出電極２１０の表面２１０ｃと第２突出電極２２０の表面２２０ｃの表面とを支点にして、分割予定線（Ｈ１〜Ｈ５、Ｖ１〜Ｖ５のいずれか）の部分が沈み込む。このとき、沈み込み量が大きいと、ウエハ３０に切断する力（モーメント）が大きく働き、ウエハ３０が切断されやすくなる。
本実施の形態では、突出電極（第１突出電極２１０および第２突出電極２２０）を設けて沈み込み量を大きくしているので、ウエハ３０の発光チップ１への分割を容易にしている。
よって、本実施の形態では、ウエハ３０の表面溝を設けることを要しないので、溝を形成するための工程において、ウエハ３０の表面、すなわち半導体素子の表面が溝を構成する材料の飛散により汚染されることがない。
【０１０２】
［発光チップ１の使用方法］
次に、図１に示す発光チップ１の使用方法について説明する。
図８は、図１に示す発光チップ１を配線基板５００に実装した発光装置３の構成の一例を示す図である。
配線基板５００は、表面５００ａ上に端子としての正電極５１１および負電極５１２を備えている。配線基板５００の正電極５１１と負電極５１２は、図１に示す発光チップ１の第１突出電極２１０および第２突出電極２２０と対向させたとき、正電極５１１と第１突出電極２１０とが接続され、負電極５１２と第２突出電極２２０とが接続されることができるような位置に設けられている。
さらに、配線基板５００の表面５００ａまたは表面５００ａおよび裏面５００ｂには、図示しないが正電極５１１および負電極５１２に電流を供給するための複数の配線が設けられている。
なお、配線基板５００は、配線基板５００の内部に、ビア・ホールを介して正電極５１１および負電極５１２に接続される配線を備えた層（配線層）を１層または複数層備えた多層配線基板であってもよい。
【０１０３】
そして、配線基板５００の正電極５１１および負電極５１２に対して、発光チップ１の第１突出電極２１０および第２突出電極２２０をそれぞれ接触させ、発光チップ１の第１接続部２１２および第２接続部２２２が溶融しうる温度に加熱した状態で、発光チップ１を配線基板５００に押圧する。これにより、正電極５１１と第１突出電極２１０とが電気的に接続され、負電極５１２と第２突出電極２２０とが電気的に接続される。
上述の発光チップ１を配線基板５００に実装する方法は、フェイスダウン（ＦＤ）実装と呼ばれるものである。
【０１０４】
図８では、発光チップ１は、基板１０の裏面１０ｂが配線基板５００の表面５００ａに対して、傾いて実装されている。これは、第２突出電極２２０の表面２２０ｃおよび第１突出電極２１０の表面２１０ｃの基板１０の裏面１０ｂからの距離が、互いに異なっているためである。しかし、図８では配線基板５００に対して、発光チップ１が大きく傾いて示しているが、前述したように距離の差は０．６〜０．７μｍであって、発光チップ１の一辺の長さである３５０μｍに比べきわめて小さく、配線基板５００に対する発光チップ１の傾きは小さい。
前述したように、第２電極１８０を構成する第２導電層１８１、第２拡散防止層１８２、第２ボンディング層１８３のそれぞれの厚さを調整することにより、第２突出電極２２０の表面２２０ｃおよび第１突出電極２１０の表面２１０ｃの、基板１０の裏面１０ｂからの距離の差を抑制することができる。
【０１０５】
発光チップ１を配線基板５００にフェイスダウン（ＦＤ）実装した発光装置３の動作について説明する。
配線基板５００に設けられた配線を介して、正電極５１１と負電極５１２との間に電位を印加して、正電極５１１から負電極５１２に向かう電流を流すと、第１突出電極２１０および第２突出電極２２０を介して、発光チップ１の積層半導体層１００に電流が流れ、発光層１５０から青色光が出射する。なお、第１電極１７０では、第１ボンディング層１７４、第１拡散防止層１７３、金属反射層１７２および第１導電層１７１を介して、均一化された電流がｐ型半導体層１６０に供給される。
【０１０６】
発光層１５０から出射される光のうち基板１０側に向かう光は、ｎ型半導体層１４０、下地層１３０、中間層１２０および基板１０を透過し、図８に示す矢印方向すなわち発光チップ１の外部に出射する。
【０１０７】
一方、発光層１５０から出射される光のうち第１電極１７０側に向かう光は、ｐ型半導体層１６０および第１導電層１７１を介して金属反射層１７２に到達し、金属反射層１７２で反射される。そして、金属反射層１７２で反射した光は、第１導電層１７１、ｐ型半導体層１６０、発光層１５０、ｎ型半導体層１４０、下地層１３０、中間層１２０および基板１０を透過し、図８に示す矢印方向すなわち発光チップ１の外部に出射する。
【０１０８】
〔発光チップ２〕
次に発光チップ２について簡単に説明する。
図９は本実施の形態が適用される発光チップ２の断面模式図の一例を示す図である。図１０は、発光チップ２を図９の矢印Ｘの方向から見た平面模式図の一例を示す図である。なお、図９の発光チップ２の断面模式図は、図１０のＩＸ−ＩＸ線での断面図である。
本実施形態のチップサイズは１辺３５０μｍの正方形型である。第１導電層１７１の上にφ６０μｍ〜１１０μｍの金属反射層１７２、第１拡散防止層１７３、第１ボンディング層１７４、第１密着層１７５が順次成膜されていること以外の構造と製造方法および使用方法は発光チップ１と同じである。
【実施例】
【０１０９】
以下、本発明は発光層１５０を有する半導体素子（発光素子２０）に関する実施例に基づいて具体的に説明するが、本発明はこれらの実施例にのみに限定されるものではない。
（実施例１）
以下に示すようにして、窒化ガリウム系化合物半導体からなる発光層１５０を有するＩＩＩ族窒化物半導体発光素子２０（素子の形状は図１および図２に示す発光チップ１と同一）を作製した。
【０１１０】
図１に示すようにＣ面サファイア単結晶の基板１０に、ＡｌＮからなる中間層１２０を介してアンドープＧａＮからなる厚さ４μｍの下地層１３０を形成した。そして、下地層１３０上にＳｉドープ（濃度１×１０１９／ｃｍ３）ＧａＮからなる厚さ３μｍのｎコンタクト層１４０ａ、Ｓｉドープ（濃度１×１０１８／ｃｍ３）Ｉｎ０．１Ｇａ０．９Ｎからなる厚さ１３ｎｍのｎクラッド層１４０ｂ（ｎコンタクト層１４０ａおよびｎクラッド層１４０ｂからｎ型半導体層１４０が構成される。）、ＧａＮからなる厚さ１６ｎｍの障壁層１５０ａとＩｎ０．２Ｇａ０．８Ｎからなる厚さ２．５ｎｍの井戸層１５０ｂを交互に６回積層させた後、最後に障壁層１５０ａを設けた多重量子井戸構造の発光層１５０、Ｍｇドープ（濃度１×１０２０／ｃｍ３）Ａｌ０．０７Ｇａ０．９３Ｎからなる厚さ３ｎｍのｐクラッド層１６０ａおよびＭｇドープ（濃度８×１０１９／ｃｍ３）ＧａＮからなる厚さ０．１８μｍのｐコンタクト層１６０ｂ（ｐクラッド層１６０ａおよびｐコンタクト層１６０ｂによりｐ型半導体層１６０が構成される。）を順次積層してなる厚み９μｍのＩＩＩ族窒化物半導体からなる積層半導体層１００を形成した。
【０１１１】
次に、積層半導体層１００のｐコンタクト層１６０ｂ上の所定の位置に公知のフォトリソグラフィ技術およびリフトオフ技術を用いて、ＩＺＯからなる第１導電層１７１（透光性正極）を形成した。次に、公知のフォトリソグラフィ技術を用い、第１導電層１７１（透光性正極）上に金属反射層（Ａｇ）１７２、第１拡散防止層（Ｔａ）１７３、第１ボンディング層（Ｐｔ／Ａｕ）１７４、第１密着層（Ｔａ）１７５を順次形成して、第１導電層１７１（透光性正極）上にＡｇ／Ｔａ／Ｐｔ／Ａｕ／Ｔａ構造を有する第１電極１７０を形成した。
【０１１２】
次に、第１電極１７０まで形成された積層半導体層１００を、公知のフォトリソグラフィ技術および反応性エッチング技術を用いて、ｎコンタクト層１４０ａを半円状に露出させ、半導体層露出面１４０ｃを形成した。さらに、半導体層露出面１４０ｃ上に第２導電層（Ａｌ）１８１、第２拡散防止層（Ｔａ）１８２、第２ボンディング層（Ｐｔ／Ａｕ）１８３、第２密着層（Ｔａ）１８４を順次形成して、半導体層露出面１４０ｃ上にＡｌ／Ｔａ／Ｐｔ／Ａｕ／Ｔａ構造の第２電極１８０を公知の方法で形成した。
次にＳｉＯ２からなる保護層１９０を成膜し、公知のフォトリソグラフィ技術および反応性エッチング技術を用いて第１電極１７０の第１ボンディング層１７４および第２電極１８０の第２ボンディング層１８３のＡｕ面を露出させた。
次に、ＴｉＷ／Ａｕの積層膜を公知のスパッタ法でウエハ３０全面に成膜した後、第１ボンディング層１７４および第２ボンディング層１８３の露出部を開口させたレジスト膜を形成した。公知の電解メッキ法により第１ボンディング層１７４および第２ボンディング層１８３の露出部にＡｕを１３μｍ成長させ、その後、蒸着法によりＡｕＳｎを２μ成膜した。公知のリフトオフ法によりレジスト膜およびＡｕＳｎを除去し、エッチング法によりＡｕ、ＴｉＷを除去して、第１突出電極２１０および第２突出電極２２０を形成した。
【０１１３】
次に、基板１０の裏面１０ｂをラッピングおよびポリッシングすることで、中間層１２０、下地層１３０、積層半導体層１００を加えた半導体層の厚みと基板１０の厚みとを合わせた総厚が１５０μｍとなるようにサファイア単結晶の基板１０を薄板化した。
【０１１４】
次に、レーザ光の照射により脆弱領域を形成する脆弱領域形成工程（図４（ａ）のステップ１０３および図７（ａ）参照）を実施した。先ず、ウエハ３０の第１突出電極２１０および第２突出電極２２０が設けられた側にダイシングテープ３１５を貼り付け、ダイシング装置のステージ３１７に載置した。次に、発光チップ１の平面サイズを３５０μｍ×３５０μｍの正方形状とする分割予定線（図６のＨ１〜Ｈ５、Ｖ１〜Ｖ５に相当）に沿って、基板１０の裏面１０ｂから異なる距離の２箇所にレーザ光を照射して、二段の脆弱領域３２１を形成した。
【０１１５】
次に、ウエハ３０の第１突出電極２１０および第２突出電極２２０が設けられた側にダイシングテープ３１５を貼り付けたまま、ブレード３２０を基板１０の裏面１０ｂ側から押し込み、効果的にクラックを生じさせて分割することで、ＩＩＩ族窒化物半導体からなる発光素子２０を含む発光チップ１とした。
最後に、ＡｌＮ基板を用いた配線基板５００上に発光チップ１を裏返して設置し、配線基板５００上の正電極５１１と発光チップ１の第１突出電極２１０とが、配線基板５００上の負電極５１２と発光チップ１の第２突出電極２２０とが対応するように、発光チップ１と配線基板５００とを位置合わせし、その後、３００℃に加熱しつつ、発光チップ１を配線基板５００に押圧（圧着）し、配線基板５００上の正電極５１１と発光チップ１の第１突出電極２１０と、配線基板５００上の負電極５１２と発光チップ１の第２突出電極２２０とをそれぞれ電気的に接続し、発光装置３（図８参照）とした。
発光チップ１を搭載した配線基板５００（発光装置３）をＴＯ１８に載せてワイヤーで接続した。
実施例１において得られた発光チップ１のＬＥＤ特性は、順方向電圧Ｖｆが３．１１Ｖ（順方向電流Ｉｆが２０ｍＡ）のとき、発光波長が４５２ｎｍであり、発光出力Ｐｏが２４．５ｍＷであった。
【０１１６】
次に、複数の発光チップ１について、逆方向電圧Ｖｒとして５Ｖを印加し、逆方向電流Ｉｒが２μＡ以上のものを不良（ＮＧ）とする評価を行った結果、不良（ＮＧ）の発生率（ＩＲ不良率）が０．５％であった。
【０１１７】
（実施例２〜４、比較例１，２）
実施例２は図９、図１０に示すような構成とし、第１導電層１７１の上に直径１００μｍの金属反射層１７２、その上に第１拡散防止層１７３、その上に第１ボンディング層１７４が順次成膜されていること以外は実施例１と同様に、発光素子２０を製造した。
また、実施例３、４は、実施例１に記載の第１突出電極２１０の高さＴ１（＝第２突出電極２２０の高さＴ２）を図１１に記載の条件に変更した以外は、実施例１と同様に発光素子２０（チップの形状は図１および図２に示す発光チップ１）を製造した。
一方、比較例１では、第１突出電極２１０および第２突出電極２２０を形成しないこと以外、実施例１と同様に発光素子２０を製造した。
さらに、比較例２では、第１突出電極２１０および第２突出電極２２０を形成しないこと以外は、実施例２と同様に発光素子２０を製造した。
図１１には、実施例１の特徴（第１突出電極２１０の高さＴ１および第２突出電極２２０の高さＴ２、発光チップの形状）、ＬＥＤ特性（順方向電圧Ｖｆ（Ｖ）、発光波長λ（ｎｍ）、発光出力Ｐｏ（ｍＷ））およびＩＲ不良率（％）と共に、実施例２〜４および比較例１、２の特徴、ＬＥＤ特性およびＩＲ不良率（％）を示している。なお、図１１では、第１突出電極２１０の高さＴ１および第２突出電極２２０の高さＴ２を突出電極の高さＴ１＝Ｔ２として示している。
【０１１８】
図１１から分かるように、実施例１〜４では、ＩＲ不良率（不良発生率）は２％以内で良好であった。一方、比較例１および比較例２では、ＩＲ不良率は５％以上と実施例１〜４と比べ格段に高い値を示した。この結果、比較例１および比較例２の場合は、チップ内のｐｎジャンクション部（ｎ型半導体層１４０、発光層１５０およびｐ型半導体層１６０の領域）に何らかの損傷が生じた可能性が高く、リーク電流が大きい不良チップの数を示すＩＲ不良率が高い原因と考えられる。
以上の実施結果からわかるように、実施例１〜４では、同じ高さ（Ｔ１＝Ｔ２）を有する第１突出電極２１０や第２突出電極２２０が発光チップ１（または発光チップ２）内に存在し、これらの突出電極の表面がウエハ３０の分割時の力の支点となって、ウエハ３０の分割を容易にしているとの結果となった。
さらに厳密には、第１突出電極２１０や第２突出電極２２０の高さがそれぞれ同じ高さ（Ｔ１＝Ｔ２）で形成されたとしても、基板１０の裏面１０ｂからの高さが相違するために、この２つの支点までの押力のモーメントの相違により、ウエハ３０の分割が容易となるためとも考えられる（図８参照）。
このように、本発明によれば、半導体ウエハの基板にブレード３２０を押圧して半導体ウエハを複数のチップに分割する前に、突出電極を半導体ウエハ上に形成することで格段に効率よくチップを分割（分離）することが可能となる。
【産業上の利用可能性】
【０１１９】
本発明は、ｐｎジャンクション部を有する半導体素子（またはチップ）の製造方法において、ｐｎジャンクション部を損傷しないでＩＲ不良率（不良発生率）の低い半導体素子の製造方法を提供することができる。特に、半導体ウエハをチップ形状に分割する前に、チップ上に突起電極を形成することで、半導体ウエハ当たりの分割収率を高める半導体チップの製造方法を効率的に提供することができる。そのため、半導体発光素子や受光素子以外の他の半導体素子構造を有するチップの製造方法にも広く利用することができる。
【符号の説明】
【０１２０】
１、２…発光チップ、３…発光装置、１０…基板、１００…積層半導体層、１２０…中間層、１３０…下地層、１４０…ｎ型半導体層、１５０…発光層、１６０…ｐ型半導体層、１７０…第１電極、１８０…第２電極、２１０…第１突出電極、２２０…第２突出電極、３１５…ダイシングテープ、３１６…ウエハリング、３１７、３１８…ステージ、３２０…ブレード、３２１…脆弱領域、３４５…レーザ光、５００…配線基板、５１１…正電極、５１２…負電極
【図１】
2012142401.tif 000003
【図２】
2012142401.tif 000004
【図３】
2012142401.tif 000005
【図４】
2012142401.tif 000006
【図５】
2012142401.tif 000007
【図６】
2012142401.tif 000008
【図７】
2012142401.tif 000009
【図８】
2012142401.tif 000010
【図９】
2012142401.tif 000011
【図１０】
2012142401.tif 000012
【図１１】
2012142401.tif 000013