(57)【要約】【課題】研磨によって生じる活性層の厚みばらつきによる影響を回避して、半導体素子の設計性能を発揮させることが可能な貼り合わせＳＯＩウェーハの製造方法を提供する。【解決手段】活性層１６の表面から、埋め込み酸化膜層１５にまで到達するレベルの加速エネルギーで、酸素イオンの注入処理を行う（図２（ａ））。この処理により、酸素イオンを注入した所定の深さ及び幅で活性層１６の底部に新たな酸化膜１８を生成することができ（図２（ｂ））、活性層１６の表面の凹凸と一致する凹凸を持つ埋め込み酸化膜層１５を形成できる（図２（ｃ））。従って、この処理の実施後に、不純物イオンの注入処理によって活性層１６に拡散層１７を形成しても、拡散層１７と活性層１６との界面１９は、活性層１６の表面の凹凸と一致して変化することになり、拡散層１７と埋め込み酸化膜層１５との間に距離ばらつきが解消される。【選択図】図２
2012169338.tif 000002
【特許請求の範囲】
【請求項１】
貼り合わせＳＯＩウェーハを製造する方法であって、
支持基板用シリコンウェーハと活性層用シリコンウェーハとを酸化膜層を介して貼り合わせる工程と、
前記支持基板用シリコンウェーハが貼り合わされていない側の前記活性層用シリコンウェーハの表面を研磨して、薄膜化された活性層を形成する工程と、
前記薄膜化された活性層の研磨面から酸素イオンの注入を行って、前記酸化膜層と前記薄膜化された活性層との界面近傍を酸化させる工程とを備える、貼り合わせＳＯＩウェーハの製造方法。
【請求項２】
前記酸化させる工程では、前記薄膜化された活性層の研磨面から前記酸化膜層に到達するレベルの加速エネルギーで、少なくとも１回の酸素イオン注入を行うことを特徴とする、請求項１に記載の貼り合わせＳＯＩウェーハの製造方法。
【請求項３】
前記酸化させる工程では、前記薄膜化された活性層の研磨面から前記酸化膜層に到達するレベルの加速エネルギーで酸素イオン注入を開始し、当該加速エネルギーを段階的に小さくしながら複数回の酸素イオン注入を行うことを特徴とする、請求項１に記載の貼り合わせＳＯＩウェーハの製造方法。
【請求項４】
前記薄膜化された活性層の研磨面から不純物イオンの注入を行って、前記薄膜化された活性層内に拡散層を形成する工程をさらに備える、請求項１に記載の貼り合わせＳＯＩウェーハの製造方法。
【請求項５】
ＳＯＩウェーハであって、
支持基板と、
前記支持基板上に形成された酸化膜層と、
前記酸化膜層上に形成された薄膜活性層とで構成され、
前記酸化膜層と前記薄膜活性層との界面が、前記薄膜活性層の表面の凹凸と一致する凹凸で変化している、ＳＯＩウェーハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貼り合わせＳＯＩウェーハの製造方法及びそのＳＯＩウェーハに関し、より特定的には、絶縁層に活性層を貼り合わせた構造のＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）ウェーハの製造方法、及びその方法で製造されたＳＯＩウェーハに関する。
【背景技術】
【０００２】
ＳＯＩウェーハは、従来のウェーハ（バルクシリコンウェーハ）と比べて浮遊容量が少なく、高速スイッチングや低消費電力の面で有利であるため、半導体素子を形成する基板として広く利用されている。このＳＯＩウェーハの製造方式には、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔａｔｉｏｎ  ｏｆ  ＯＸｙｇｅｎ）方式と貼り合わせ方式とがあり、貼り合わせ方式による貼り合わせＳＯＩウェーハは、一般的に以下の工程を経て製造される。例えば、特許文献１を参照。
【０００３】
図５は、従来の貼り合わせＳＯＩウェーハ１００の製造方法を説明するフローチャートである。
図５を参照して、単結晶シリコン（Ｓｉ）からなる支持基板用シリコンウェーハ１１を熱酸化させて、表面全体に保護酸化膜１３を形成する［工程Ａ］。また、単結晶シリコンからなる活性層用シリコンウェーハ１２を熱酸化させて、表面全体に接合酸化膜１４を形成する［工程Ａ］。この支持基板用シリコンウェーハ１１の一方主面は、保護酸化膜１３を除去した後に鏡面研磨して、平坦化する［工程Ｂ］。次に、この平坦化した支持基板用シリコンウェーハ１１の一方主面上に、接合酸化膜１４を形成した活性層用シリコンウェーハ１２を貼り合わせる［工程Ｃ］。
【０００４】
そして、支持基板用シリコンウェーハ１１と活性層用シリコンウェーハ１２とを貼り合わせたウェーハは、外周の不必要な箇所が研削される［工程Ｄ］。この処理により、接合酸化膜１４が支持基板用シリコンウェーハ１１と活性層用シリコンウェーハ１２との間に埋め込まれて、絶縁層となる埋め込み酸化膜層（ＢＯＸ層）１５が形成される。また、活性層用シリコンウェーハ１２は、平面研磨によって所望の厚さに薄膜化されることで、活性層（ＳＯＩ層）１６を形成する［工程Ｅ］。その後、ベベル面加工や保護酸化膜１３のエッチング除去等が行われて、最終的に活性層１６、埋め込み酸化膜層１５、及び支持基板用シリコンウェーハ１１からなる貼り合わせＳＯＩウェーハ１００が完成する［工程Ｆ］。
【０００５】
以後、周知の拡散層形成や電極形成等の各種工程を経て、ゲート、ソース、及びドレイン等が形成されて半導体素子が完成する。図６は、従来の貼り合わせＳＯＩウェーハ１００に形成された横型絶縁ゲートバイポーラトランジスタ（横型ＩＧＢＴ）の断面図を例示したものである。この横型ＩＧＢＴは、貼り合わせＳＯＩウェーハ１００上に形成された拡散層１７、ＬＯＣＯＳ酸化膜２０、ゲート電極２１、層間絶縁膜２２、及びコンタクトビア２３から構成される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２１４２５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
このＳＯＩウェーハを用いた半導体素子では、ウェーハ面に垂直な方向に電界強度を分散させて、素子の耐圧を確保している。この素子の耐圧性能を決定する要素として、活性層１６と埋め込み酸化膜層１５とによる電界強度の負担割合、つまり拡散層１７と埋め込み酸化膜層１５との距離が挙げられる（図６の矢印を参照）。このため、拡散層１７と埋め込み酸化膜層１５との間を高精度に管理することが、半導体素子の耐圧性能の向上につながる。
【０００８】
しかしながら、上述した従来の貼り合わせＳＯＩウェーハ１００の製造方法では、活性層１６の厚みを決定する活性層薄膜化を研磨によって行う（上記の工程Ｅ）。このため、マクロ的に見れば活性層１６の表面には凹凸があり、ウェーハ面内の位置によって活性層１６の厚みにばらつき（数μｍ程度）が生じる。すなわち、図５に示す破線円Ｌの部分を拡大した図７の（ａ）に示すように、このばらつきが原因で活性層１６における距離ｘと距離ｙとが異なる（ｘ≠ｙ）。
【０００９】
このばらつきは、従来の貼り合わせＳＯＩウェーハ１００に形成される半導体素子にも影響し、具体的には不純物イオンの注入処理によって生成された拡散層１７と埋め込み酸化膜層１５との間の距離ばらつきとなって現れる。例えば、図７の（ｂ）に示すように、活性層１６における距離Ｘと距離Ｙとが異なる（Ｘ≠Ｙ）。すなわち、拡散層１７と埋め込み酸化膜層１５との間のキャリア濃度にばらつきが生じて、半導体素子の耐圧性能等が設計通りに得られないという問題が生じる。
【００１０】
それ故に、本発明の目的は、研磨によって生じる活性層の厚みばらつきによる影響を低減して、半導体素子の設計性能を発揮させることが可能な、貼り合わせＳＯＩウェーハの製造方法及びそのＳＯＩウェーハを提供することである。
【課題を解決するための手段】
【００１１】
本発明は、貼り合わせＳＯＩウェーハを製造する方法に向けられている。そして、上記目的を達成するために、本発明の貼り合わせＳＯＩウェーハの製造方法は、支持基板用シリコンウェーハと活性層用シリコンウェーハとを酸化膜層を介して貼り合わせる工程と、支持基板用シリコンウェーハが貼り合わされていない側の活性層用シリコンウェーハの表面を研磨して、薄膜化された活性層を形成する工程と、薄膜化された活性層の研磨面から酸素イオンの注入を行って、酸化膜層と薄膜化された活性層との界面近傍を酸化させる工程とを備えている。
これらの工程により、酸化膜層と薄膜化された活性層との界面を、薄膜化された活性層の表面の凹凸と一致させることができる。
【００１２】
特に、酸化させる工程では、薄膜化された活性層の研磨面から酸化膜層に到達するレベルの加速エネルギーで、少なくとも１回の酸素イオン注入を行うことが望ましい。
この処理により、貼り合わせ時に存在していた酸化膜層と酸素イオン注入で生成した酸化膜とを一体化させることができる。
【００１３】
また、酸化させる工程では、薄膜化された活性層の研磨面から酸化膜層に到達するレベルの加速エネルギーで酸素イオン注入を開始し、この加速エネルギーを段階的に小さくしながら複数回の酸素イオン注入を行ってもよい。
このように処理すれば、薄膜化された活性層の厚みを自由に調整することができる。
【００１４】
そして、薄膜化された活性層の研磨面から不純物イオンの注入を行って、薄膜化された活性層内に拡散層を形成する工程をさらに行えば、貼り合わせＳＯＩウェーハ面内のどの位置でも酸化膜層との距離が均一となる拡散層を、薄膜化された活性層内に容易に生成することができる。
【００１５】
なお、この本発明の方法で製造されたＳＯＩウェーハは、支持基板と、支持基板上に形成された酸化膜層と、酸化膜層上に形成された薄膜活性層とで構成され、酸化膜層と薄膜活性層との界面が、薄膜活性層の表面の凹凸と一致する凹凸で変化している特徴を有することになる。
【発明の効果】
【００１６】
上記本発明によれば、性能ばらつきが少なくロバスト性に優れた半導体素子を形成できる貼り合わせＳＯＩウェーハを容易に製造することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る貼り合わせＳＯＩウェーハ１０の製造方法を説明するフローチャート
【図２】図１に示すフローチャートの工程Ｇで行われる処理の詳細を説明する図
【図３】本発明の方法で製造された貼り合わせＳＯＩウェーハ１０に拡散層１７を形成した図
【図４】図１に示すフローチャートの工程Ｇで行われる他の処理を説明する図
【図５】従来の半導体装置の製造方法を説明するフローチャート
【図６】ＳＯＩウェーハに形成された横型ＩＧＢＴの断面図を例示した図
【図７】従来の貼り合わせＳＯＩウェーハ１００で生じる問題を説明する図
【発明を実施するための形態】
【００１８】
以下、本発明の一実施形態について、図面を参照しながら説明する。
図１は、本発明の一実施形態に係る貼り合わせＳＯＩウェーハの製造方法を説明するフローチャートである。図２は、図１に示すフローチャートの工程Ｇで行われる処理の詳細を説明する図である。以下、この図１及び図２を参照して、本発明が提供する貼り合わせＳＯＩウェーハの製造方法を説明する。
【００１９】
まず、単結晶シリコン（Ｓｉ）からなる支持基板用シリコンウェーハ１１及び活性層用シリコンウェーハ１２を用意する。
［工程Ａ］：支持基板用シリコンウェーハ１１を熱酸化させて、ウェーハ表面の全体に保護酸化膜１３を形成する。同様に、活性層用シリコンウェーハ１２を熱酸化させて、ウェーハ表面の全体に接合酸化膜１４を形成する。
［工程Ｂ］：保護酸化膜１３が形成された支持基板用シリコンウェーハ１１は、その一方主面だけ保護酸化膜１３を除去し、除去によって表面に現れたシリコン層を鏡面研磨によって平坦化する。
［工程Ｃ］：表面を平坦化した支持基板用シリコンウェーハ１１の一方主面上に、接合酸化膜１４を形成した活性層用シリコンウェーハ１２を貼り合わせる。
［工程Ｄ］：支持基板用シリコンウェーハ１１と活性層用シリコンウェーハ１２とを貼り合わせたウェーハは、外周の不必要な箇所が研削される。この研削処理により、接合酸化膜１４が、支持基板用シリコンウェーハ１１と活性層用シリコンウェーハ１２との間に埋め込まれて、絶縁層となる埋め込み酸化膜層１５が形成される。
［工程Ｅ］：活性層用シリコンウェーハ１２は、支持基板用シリコンウェーハ１１が貼り合わされていない面が平面研磨によって所望の厚さに薄膜化されることで、活性層（ＳＯＩ層）１６を形成する。
［工程Ｆ］：ベベル面加工や保護酸化膜１３のエッチング除去等が行われて、活性層１６、埋め込み酸化膜層１５、及び支持基板用シリコンウェーハ１１からなる貼り合わせＳＯＩウェーハが生成される。
ここまでの工程Ａ〜工程Ｆは従来と同じであり、工程Ｆが終了した時点で得られる貼り合わせＳＯＩウェーハも従来のものと同じである。
【００２０】
しかし、本発明の製造方法では、この工程Ａ〜工程Ｆによって得られた貼り合わせＳＯＩウェーハに対して、さらに次の工程Ｇを実施する。図２は、図１に示すフローチャートの工程Ｇの処理をさらに詳細に説明する図であり、図１に示す破線円Ｋの部分を拡大した図である。
【００２１】
［工程Ｇ］：薄膜化された活性層１６の表面（研磨面）から、埋め込み酸化膜層１５にまで到達するレベルの加速エネルギーで、酸素イオンの注入処理を行う（図２の（ａ））。この工程Ｇは、高い精度で同じ深さの位置に酸化膜を形成することができる酸素イオンの注入処理を利用したものであり、典型的には、研磨ばらつきによって最も厚みが薄くなっている活性層１６の表面から埋め込み酸化膜層１５に到達するレベルの加速エネルギーで、少なくとも１回の酸素イオンの注入処理（図２の（ａ）における矢印）を行う。
【００２２】
この酸素イオンの注入処理によって、酸素イオンを注入した所定の深さ及び幅で活性層１６の底部を新たに酸化させることができるため（図２の（ｂ）における斜線部１８）、その結果として、活性層１６の表面の凹凸と一致する凹凸を持つ埋め込み酸化膜層１５が形成された貼り合わせＳＯＩウェーハ１０を得ることができる（図２の（ｃ））。なお、加速エネルギーの大きさは、新たに形成される酸化膜１８と埋め込み酸化膜層１５との間に活性層１６の部分が孤立して取り残されないように、適切に設定されることが望ましい。
【００２３】
従って、この工程Ｇが行われた貼り合わせＳＯＩウェーハ１０は、その後の半導体素子形成過程で実行される不純物イオンの注入処理において、拡散層１７と活性層１６との界面１９が活性層１６の表面の凹凸と一致して変化する拡散層１７が活性層１６に形成されたとしても、埋め込み酸化膜層１５の表面も活性層１６の表面の凹凸と一致して変化しているため、図３に示すように、拡散層１７と埋め込み酸化膜層１５との間に距離ばらつき、つまりキャリア濃度のばらつきは生じない。
【００２４】
以上のように、本発明の一実施形態に係る貼り合わせＳＯＩウェーハの製造方法によれば、活性層１６の表面から酸素イオンの注入を行って、埋め込み酸化膜層１５と活性層１６との界面近傍を酸化させる。この酸素イオンの注入処理により、埋め込み酸化膜層１５と活性層１６との界面が、活性層１６の表面の凹凸と一致する。よって、不純物イオンの注入処理によって活性層１６内に生成される拡散層１７と埋め込み酸化膜層１５との距離は、貼り合わせＳＯＩウェーハ１０面内のどの位置でも均一になる。従って、耐圧性能のばらつきが少なくかつロバスト性に優れた半導体素子を貼り合わせＳＯＩウェーハ１０上に形成することができる。
【００２５】
なお、本発明によって製造された貼り合わせＳＯＩウェーハ１０上に形成される半導体素子は、不純物イオンの注入処理等による不純物拡散層を有した半導体素子であればよく、その半導体素子も相補型金属酸化膜半導体トランジスタ（ＣＭＯＳ）、バイポーラトランジスタ、横方向拡散トランジスタ（ＬＤＭＯＳ）、縦方向拡散トランジスタ（ＶＤＭＯＳ）、及びキャパシタ等、種類、数、及び組み合わせについては特に問わない。
【００２６】
また、本発明によって製造された貼り合わせＳＯＩウェーハ１０は、複数種類の半導体素子を１つの製造工程で形成する複合素子の製造に利用可能であるだけでなく、縦型又は横型を問わず複数の半導体素子を一括して製造する場合にも適用可能である。
【００２７】
また、上記実施形態では、本発明の特徴である工程Ｇを工程Ｆの後に実施する場合を説明した。しかし、この工程Ｇは、活性層用シリコンウェーハ１２が研磨されて活性層１６が生成されてから、不純物イオンの注入処理により活性層１６内に拡散層１７が形成されるまでの間に実施すればよい。例えば、図１の工程Ｄと工程Ｅとの間や、工程Ｅと工程Ｆとの間に実施してもよい。
また、貼り合わせＳＯＩウェーハ１０を製造する製造メーカーと、貼り合わせＳＯＩウェーハ１０の上に半導体素子を形成する半導体メーカーとが、別であるような場合が考えられる。このような場合には、製造メーカーが、工程Ｇまでを行ったＳＯＩウェーハ１０を半導体メーカーに出荷してもよいし、半導体メーカーが、工程Ｆまで行った従来の貼り合わせＳＯＩウェーハ１００を製造メーカーから入手して自社工場等で工程Ｇを行って最終的な貼り合わせＳＯＩウェーハ１０を製造してもよい。
【００２８】
さらに、上述した工程Ｇにおいて、ばらつきによって最も厚みが薄くなっている活性層１６の表面から埋め込み酸化膜層１５に到達するレベルの加速エネルギーから酸素イオンの注入処理を開始し、加速エネルギーを段階的に小さくしながら複数回の酸素イオンの注入処理を行ってもよい。このような処理を行えば、図４に示すように、新たな酸化膜１８を任意の厚み（幅）で形成することができ、活性層１６の表面の凹凸と一致する埋め込み酸化膜層１５を所定の厚さで容易に生成することができる。これにより、１種類の貼り合わせＳＯＩウェーハ１０で複数の設計ニーズに対応可能となる。
【産業上の利用可能性】
【００２９】
本発明の半導体装置の製造方法は、絶縁層に活性層を貼り合わせたＳＯＩウェーハ等の製造に利用可能であり、特に耐圧性能のばらつきが少なくかつロバスト性に優れた半導体素子を貼り合わせＳＯＩウェーハ上に形成したい場合等に有用である。
【符号の説明】
【００３０】
１０、１００  貼り合わせＳＯＩウェーハ
１１  支持基板用シリコンウェーハ
１２  活性層用シリコンウェーハ
１３、１４、１８、２０  酸化膜
１５  埋め込み酸化膜層（ＢＯＸ層）
１６  活性層（ＳＯＩ層）
１７  拡散層
１９  界面
２１  ゲート電極
２２  層間絶縁膜
２３  コンタクトビア
【図１】
2012169338.tif 000003
【図２】
2012169338.tif 000004
【図３】
2012169338.tif 000005
【図４】
2012169338.tif 000006
【図５】
2012169338.tif 000007
【図６】
2012169338.tif 000008
【図７】
2012169338.tif 000009