(57)【要約】【課題】画素の階調変更に複数回の電圧印加を要する電気光学装置の体感的な表示速度を向上させる。【解決手段】画素を黒にする書き込み動作の途中で画素を白にする場合、画素を黒にする書き込み動作を新規に開始し、画素を白にする書き込み動作の途中で画素を黒にする場合、画素を黒にする書き込み動作を新規に開始する。また、所定のタイミングにおいて画素を白へ変化させるために印加した第１電圧の印加回数と、画素を黒へ変化させるために印加した第２電圧の印加回数との差が所定値でない場合、この差が所定値になるまで第１電圧または第２電圧を画素へ印加する【選択図】図１３
2012237951.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を含む表示部を備え、前記画素を第１階調から第２階調へ変化させる書き込み動作と、前記第２階調から前記第１階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置の制御装置であって、
前記画素を前記第１階調へ変化させるために印加した第１電圧の印加回数と、前記画素を前記第２階調へ変化させるために印加した第２電圧の印加回数との差を算出する回数差算出部と、
所定のタイミングにおいて前記画素についての前記差が所定値でない場合、前記差が所定値になるまで前記第１電圧または前記第２電圧を前記画素へ印加し、前記画素の階調を変更する場合、前記書き込み動作の途中でも前記画素へ電圧を複数回印加する動作を新規に開始する電圧制御部と
を備える電気光学装置の制御装置。
【請求項２】
前記電圧制御部は、前記書き込み動作が終了した後で、前記画素が前記第１階調であり且つ前記画素について前記差が所定値でない場合、前記差が所定値になるまで前記画素に対して前記第１電圧を印加すること
を特徴とする請求項１に記載の電気光学装置の制御装置。
【請求項３】
前記電圧制御部は、前記書き込み動作が終了した後で、前記画素が前記第２階調であり且つ前記画素について前記差が所定値でない場合、前記差が所定値になるまで前記画素に対して前記第２電圧を印加すること
を特徴とする請求項１または請求項２に記載の電気光学装置の制御装置。
【請求項４】
前記画素を前記第２階調にする書き込み動作の途中で前記画素を前記第１階調にする書き込み動作を開始する時に前記差の絶対値が閾値以上である場合、前記電圧制御部は、前記差が所定値になるまで前記第２電圧を印加した後で前記第１電圧の印加を開始すること
を特徴とする請求項１乃至請求項３のいずれかに記載の電気光学装置の制御装置。
【請求項５】
前記画素を前記第１階調にする書き込み動作の途中で前記画素を前記第２階調にする書き込み動作を開始する時に前記差の絶対値が閾値以上である場合、前記電圧制御部は、前記差が所定値になるまで前記第１電圧を印加した後で前記第２電圧の印加を開始すること
を特徴とする請求項１乃至請求項４のいずれかに記載の電気光学装置の制御装置。
【請求項６】
前記画素の階調を変更する場合、変更前の前記画素の階調、変更後の前記画素の階調、及び変更前の階調から変更後の階調へ階調を変更するための電圧の印加回数と変更前後の階調とを対応付けたテーブルとに基づいて前記印加回数を決定する印加回数決定部
を備えることを特徴とする請求項１乃至請求項５のいずれかに記載の電気光学装置の制御装置。
【請求項７】
前記画素を前記第１階調へ変化させるために印加する第１電圧の印加回数と、前記画素を前記第２階調へ変化させるために印加する第２電圧の印加回数とが異なること
を特徴とする請求項１乃至請求項６のいずれかに記載の電気光学装置の制御装置。
【請求項８】
複数の画素を含む表示部を備え、前記画素を第１階調から第２階調へ変化させる書き込み動作と、前記第２階調から前記第１階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置の制御方法であって、
前記画素を前記第１階調へ変化させるために印加した第１電圧の印加回数と、前記画素を前記第２階調へ変化させるために印加した第２電圧の印加回数との差を算出するステップと、
所定のタイミングにおいて前記画素についての前記差が所定値でない場合、前記差が所定値になるまで前記第１電圧または前記第２電圧を前記画素へ印加し、前記画素の階調を変更する場合、前記書き込み動作の途中でも前記画素へ電圧を複数回印加する動作を新規に開始するステップと
を備える電気光学装置の制御方法。
【請求項９】
複数の画素を含む表示部を備え、前記画素を第１階調から第２階調へ変化させる書き込み動作と、前記第２階調から前記第１階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置であって、
前記画素を前記第１階調へ変化させるために印加した第１電圧の印加回数と、前記画素を前記第２階調へ変化させるために印加した第２電圧の印加回数との差を算出する回数差算出部と、
所定のタイミングにおいて前記画素についての前記差が所定値でない場合、前記差が所定値になるまで前記第１電圧または前記第２電圧を前記画素へ印加し、前記画素の階調を変更する場合、前記書き込み動作の途中でも前記画素へ電圧を複数回印加する動作を新規に開始する電圧制御部と
を備える電気光学装置。
【請求項１０】
請求項９に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
画像を表示する表示装置として、マイクロカプセルを用いた電気泳動方式の表示装置がある。この表示装置でアクティブマトリクス方式のものは、行方向へ伸びた複数の行電極と、列方向に伸びた複数の列電極との交点の各々にマイクロカプセルを駆動する駆動回路が設けられている。行電極と列電極に電圧を印加すると、駆動回路に設けられた電極と、この電極に対してマイクロカプセルを挟んで対向する電極との間に電位差が生じる。マイクロカプセルを挟んで対向する電極間に電位差が生じると、この電位差により生じた電界に応じてマイクロカプセル内の白粒子と黒粒子が移動する。各マイクロカプセル内の白粒子と黒粒子の分布が変わることにより光学的反射特性が変化し、画像が表示されることとなる。
【０００３】
ところで、電気泳動方式の表示装置においては、アクティブマトリクス方式で表示を変更する際に画像の書き換えが複数フレームに渡って行われるものがある。しかし、画像の書き換えを複数フレームに渡って行う際に全画面で書き換えを始めてしまうと、書き込みが終了するまでの間は新たに書き込みが行えないため、画像の追記や削除を行う際には一旦画像の書き込みが終了してから次ぎの書き込みを開始することとなり、時間がかかって操作性の観点で問題がある。
そこで、このような問題を解決するために、部分領域の単位でパイプライン処理を行うことにより書き込みを行う方式が考案されている（特許文献１参照）。特許文献１に開示されている方式によれば、画面上の互いに重ならない２つの部分領域にタイミングをずらして画像を書き込む場合、先に書き込みを開始した部分領域の書き込みが完了していなくても、後から書き込みを開始する部分領域の書き込みを開始することができ、この方式を採用しない場合と比較して表示速度が向上する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２５１６１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、特許文献１に開示されている方式の場合、部分領域同士が一部で重なってしまうと、結局は後から書き込みを開始する部分領域については、先に書き込みを開始した部分領域の書き込みが終了するまで書き込みを待機しなければならず、表示が完了するまでに時間が掛かることとなる。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、画素の階調変更に複数回の電圧印加を要する電気光学装置の体感的な表示速度を向上させることである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係わる電気光学装置の制御装置は、複数の画素を含む表示部を備え、前記画素を第１階調から第２階調へ変化させる書き込み動作と、前記第２階調から前記第１階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置の制御装置であって、前記画素を前記第１階調へ変化させるために印加した第１電圧の印加回数と、前記画素を前記第２階調へ変化させるために印加した第２電圧の印加回数との差を算出する回数差算出部と、所定のタイミングにおいて前記画素についての前記差が所定値でない場合、前記差が所定値になるまで前記第１電圧または前記第２電圧を前記画素へ印加し、前記画素の階調を変更する場合、前記書き込み動作の途中でも前記画素へ電圧を複数回印加する動作を新規に開始する電圧制御部とを備える。
本発明によれば、画素の階調変更に複数回の電圧印加を要する電気光学装置の体感的な表示速度を向上させることができる。
【０００８】
なお、前記制御装置においては、前記電圧制御部は、前記書き込み動作が終了した後で、前記画素が前記第１階調であり且つ前記画素について前記差が所定値でない場合、前記差が所定値になるまで前記画素に対して前記第１電圧を印加する構成としてもよい。
この構成によれば、書き込み動作が終了した後で第１電圧の印加回数と第２電圧の印加回数に差がある場合、印加回数の差が所定値になるまで第１電圧が印加され、第１電圧の印加回数と第２電圧の印加回数の差が大きくならず、画素の劣化を抑えることができる。
【０００９】
また前記制御装置においては、前記電圧制御部は、前記書き込み動作が終了した後で、前記画素が前記第２階調であり且つ前記画素について前記差が所定値でない場合、前記差が所定値になるまで前記画素に対して前記第２電圧を印加する構成としてもよい。
この構成によれば、書き込み動作が終了した後で第１電圧の印加回数と第２電圧の印加回数に差がある場合、印加回数の差が所定値になるまで第２電圧が印加され、第１電圧の印加回数と第２電圧の印加回数の差が大きくならず、画素の劣化を抑えることができる。
【００１０】
また前記制御装置においては、前記画素を前記第２階調にする書き込み動作の途中で前記画素を前記第１階調にする書き込み動作を開始する時に前記差の絶対値が閾値以上である場合、前記電圧制御部は、前記差が所定値になるまで前記第２電圧を印加した後で前記第１電圧の印加を開始する構成としてもよい。
この構成によれば、第１電圧の印加回数と第２電圧の印加回数の差を所定値にしてから新規の書き込み動作が開始されるので、新規の書き込み動作を行っても第１電圧の印加回数と第２電圧の印加回数の差が大きくならず、画素の劣化を抑えることができる。
【００１１】
また前記制御装置においては、前記画素を前記第１階調にする書き込み動作の途中で前記画素を前記第２階調にする書き込み動作を開始する時に前記差の絶対値が閾値以上である場合、前記電圧制御部は、前記差が所定値になるまで前記第１電圧を印加した後で前記第２電圧の印加を開始する構成としてもよい。
この構成によれば、第１電圧の印加回数と第２電圧の印加回数の差を所定値にしてから新規の書き込み動作が開始されるので、新規の書き込み動作を行っても第１電圧の印加回数と第２電圧の印加回数の差が大きくならず、画素の劣化を抑えることができる。
【００１２】
また前記制御装置においては、前記画素の階調を変更する場合、変更前の前記画素の階調、変更後の前記画素の階調、及び変更前の階調から変更後の階調へ階調を変更するための電圧の印加回数と変更前後の階調とを対応付けたテーブルとに基づいて前記印加回数を決定する印加回数決定部を備える構成としてもよい。
この構成によれば、階調変更前の画素の階調と階調変更後の画素とに基づいて適切な電圧印加回数を設定するため、電圧印加回数を一定の回数にする構成と比較して画素の書き換えの速度を早くすることができる。
【００１３】
また前記制御装置においては、前記画素を前記第１階調へ変化させるために印加する第１電圧の印加回数と、前記画素を前記第２階調へ変化させるために印加する第２電圧の印加回数とが異なる構成としてもよい。
この構成によれば、画素を第１階調へ変化させる場合と第２階調へ変化させる場合とで電圧印加回数が同じである構成と比較すると、いずれか一方の階調への変化を早くすることができる。
【００１４】
また上記目的を達成するために本発明に係る電気光学装置の制御方法は、複数の画素を含む表示部を備え、前記画素を第１階調から第２階調へ変化させる書き込み動作と、前記第２階調から前記第１階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置の制御方法であって、前記画素を前記第１階調へ変化させるために印加した第１電圧の印加回数と、前記画素を前記第２階調へ変化させるために印加した第２電圧の印加回数との差を算出するステップと、所定のタイミングにおいて前記画素についての前記差が所定値でない場合、前記差が所定値になるまで前記第１電圧または前記第２電圧を前記画素へ印加し、前記画素の階調を変更する場合、前記書き込み動作の途中でも前記画素へ電圧を複数回印加する動作を新規に開始するステップとを備える。
本発明によれば、画素の階調変更に複数回の電圧印加を要する電気光学装置の体感的な表示速度を向上させることができる。
【００１５】
また上記目的を達成するために本発明に係る電気光学装置は、複数の画素を含む表示部を備え、前記画素を第１階調から第２階調へ変化させる書き込み動作と、前記第２階調から前記第１階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置であって、前記画素を前記第１階調へ変化させるために印加した第１電圧の印加回数と、前記画素を前記第２階調へ変化させるために印加した第２電圧の印加回数との差を算出する回数差算出部と、所定のタイミングにおいて前記画素についての前記差が所定値でない場合、前記差が所定値になるまで前記第１電圧または前記第２電圧を前記画素へ印加し、前記画素の階調を変更する場合、前記書き込み動作の途中でも前記画素へ電圧を複数回印加する動作を新規に開始する電圧制御部とを備える。
本発明によれば、画素の階調変更に複数回の電圧印加を要する電気光学装置の体感的な表示速度を向上させることができる。
【００１６】
なお、本発明は、電気光学装置のみならず、当該電気光学装置を有する電子機器としても概念することができる。
【図面の簡単な説明】
【００１７】
【図１】表示装置１０００と電気光学装置１のハードウェア構成を示した図。
【図２】表示領域１００の断面を示した図。
【図３】画素１１０の等価回路を示した図。
【図４】記憶領域の構成を説明するための図。
【図５】コントローラー５で実現する機能の構成を示したブロック図。
【図６】階調を変化させるのに要する最小の電圧印加回数を示した
【図７】第１実施形態のコントローラー５が行う処理の流れを示したフローチャート。
【図８】第１実施形態のコントローラー５が行う処理の流れを示したフローチャート。
【図９】第１実施形態のコントローラー５が行う処理の流れを示したフローチャート。
【図１０】第１実施形態のコントローラー５が行う処理の流れを示したフローチャート。
【図１１】第１実施形態の動作を説明するための図。
【図１２】第１実施形態の動作を説明するための図。
【図１３】第１実施形態の動作を説明するための図。
【図１４】第２実施形態のコントローラー５が行う処理の流れを示したフローチャート。
【図１５】第２実施形態のコントローラー５が行う処理の流れを示したフローチャート。
【図１６】第２実施形態のコントローラー５が行う処理の流れを示したフローチャート。
【図１７】第２実施形態の動作を説明するための図。
【図１８】第２実施形態の動作を説明するための図。
【図１９】第２実施形態の動作を説明するための図。
【図２０】第２実施形態の動作を説明するための図。
【図２１】電子ブックリーダー２０００の外観図。
【図２２】変形例のコントローラー５が行う処理の流れを示したフローチャート。
【図２３】変形例のコントローラー５が行う処理の流れを示したフローチャート。
【図２４】変形例のコントローラー５が行う処理の流れを示したフローチャート。
【図２５】変形例のコントローラー５が行う処理の流れを示したフローチャート。
【発明を実施するための形態】
【００１８】
［第１実施形態］
（第１実施形態の構成）
図１は、本発明の一実施形態に係る表示装置１０００のハードウェア構成を示したブロック図である。表示装置１０００は、画像を表示する装置であり、電気泳動方式の電気光学装置１、制御部２、ＶＲＡＭ（Video Random Access Memory）３及び記憶部の一例であるＲＡＭ４を備えている。また、電気光学装置１は、表示部１０とコントローラー５を備えている。
【００１９】
制御部２は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ等を備えたマイクロコンピュータであり、表示装置１０００の各部を制御する。また、制御部２は、ＶＲＡＭ３にアクセスし、表示領域１００に表示させる画像を示す画像データをＶＲＡＭ３に書き込む。
コントローラー５は、表示部１０の表示領域１００に画像を表示させるための各種信号を表示部１０の走査線駆動回路１３０とデータ線駆動回路１４０に供給するものである。コントローラー５は、電気光学装置１の制御装置に相当する。なお、制御部２とコントローラー５を合わせた部分を電気光学装置１の制御装置と定義することもできる。あるいは、制御部２、コントローラー５、ＶＲＡＭ３およびＲＡＭ４の全体を、電気光学装置１の制御装置と定義することもできる。
【００２０】
ＶＲＡＭ３は、制御部２により書き込まれた画像データを記憶するメモリーである。ＶＲＡＭ３は、後述するｍ行×ｎ列で配列された画素１１０毎に記憶領域（バッファ）を有している。画像データは、各画素１１０の階調を表す画素データを含んでおり、一の画素１１０の階調を表す画素データは、ＶＲＡＭ３において当該画素１１０に対応した一の記憶領域に記憶される。ＶＲＡＭ３に書き込まれた画素データは、コントローラー５により読み出される。
ＲＡＭ４は、表示領域１００に画像を表示させるために用いられる各種データを記憶する。ＲＡＭ４には、残り回数記憶領域Ｂ、階調値記憶領域Ｃ、回数差記憶領域Ｄ、予定画像記憶領域Ｅが設けられている。各記憶領域の詳細については後述する。
【００２１】
表示領域１００では、複数の走査線１１２が図において行（Ｘ）方向に沿って設けられ、複数のデータ線１１４が、列（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。そして、画素１１０が各走査線１１２と各データ線１１４との交差に対応して、それぞれ設けられている。便宜的に走査線１１２の行数を「ｍ」とし、データ線１１４の列数を「ｎ」としたとき、画素１１０は、縦ｍ行×横ｎ列でマトリクス状に配列して表示領域１００を構成することになる。
【００２２】
図２は、表示領域１００の断面を示した図である。表示領域１００は、図２に示したように大別して第１基板１０１、電気泳動層１０２および第２基板１０３によって構成されている。第１基板１０１は、絶縁性及び可撓性を有する基板１０１ａ上に回路の層が形成された基板である。基板１０１ａは、本実施形態においてはポリカーボネートで形成されている。なお、基板１０１ａとしては、ポリカーボネートに限定されることなく、軽量性、可撓性、弾性及び絶縁性を有する樹脂材料を用いることができる。また、基板１０１ａは、可撓性を持たないガラスで形成されていてもよい。基板１０１ａの表面には、接着層１０１ｂが設けられ、接着層１０１ｂの表面には回路層１０１ｃが積層されている。
回路層１０１ｃは、行方向に配列された複数の走査線１１２と、列方向に配列された複数のデータ線１１４を有している。また、回路層１０１ｃは、走査線１１２とデータ線１１４との交差のそれぞれに対応して、画素電極１０１ｄを有している。
【００２３】
電気泳動層１０２は、バインダー１０２ｂと、バインダー１０２ｂによって固定された複数のマイクロカプセル１０２ａで構成されており、画素電極１０１ｄ上に形成されている。なお、マイクロカプセル１０２ａと画素電極１０１ｄとの間には、接着剤により形成された接着層を設けてもよい。
【００２４】
バインダー１０２ｂとしては、マイクロカプセル１０２ａとの親和性が良好で電極との密着性が優れ、且つ絶縁性を有するものであれば特に制限はない。マイクロカプセル１０２ａ内には、分散媒と電気泳動粒子が格納されている。マイクロカプセル１０２ａを構成する材料としては、アラビアゴム・ゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。
【００２５】
分散媒としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などのいずれかを用いることができ、また、分散媒は、その他の油類であってもよい。また、これらの物質は単独又は混合して分散媒に用いることができ、さらに界面活性剤などを配合して分散媒としてもよい。
【００２６】
電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子（高分子あるいはコロイド）である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル１０２ａ内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料からなる粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料からなる粒子であり、本実施形態では負に帯電されている。
【００２７】
第２基板１０３は、フィルム１０３ａと、フィルム１０３ａの下面に形成された透明な共通電極層１０３ｂ（第２電極）で構成されている。フィルム１０３ａは、電気泳動層１０２の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレートのフィルムである。フィルム１０３ａは、透明で絶縁性を有している。共通電極層１０３ｂは、例えば、酸化インジウム膜（ＩＴＯ膜）などの透明な導電膜で構成されている。
【００２８】
図３は、画素１１０の等価回路を示した図である。なお、本実施形態では、各走査線１１２を区別するために、図１に示した走査線１１２を上から順に１、２、３、・・・、（ｍ−１）、ｍ行目という呼び方をする場合がある。また同様に、各データ線１１４を区別するために、図１に示したデータ線１１４を左から順に１、２、３、・・・、（ｎ−１）、ｎ列目という呼び方をする場合がある。
図３においては、ｉ行目の走査線１１２とｊ列目のデータ線１１４との交差に対応した画素１１０の等価回路を示している。他のデータ線１１４と走査線１１２との交差に対応した画素１１０も構成は図に示した構成と同じであるため、ここでは、代表してｉ行目のデータ線１１４とｊ列目の走査線１１２との交差に対応した画素１１０の等価回路について説明し、他の画素１１０の等価回路については説明を省略する。
【００２９】
図３に示したように、各画素１１０は、ｎチャネル型の薄膜トランジスター（thin film transistor：以下単に「ＴＦＴ」と略称する）１１０ａと、表示素子１１０ｂと、補助容量１１０ｃとを有する。画素１１０において、ＴＦＴ１１０ａのゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は、表示素子１１０ｂの一端である画素電極１０１ｄと補助容量１１０ｃの一端とにそれぞれ接続されている。補助容量１１０ｃは、回路層１０１ｃに形成された一対の電極によって誘電体層を挟持した構成である。補助容量１１０ｃの他端の電極は、各画素にわたって共通の電圧にされている。画素電極１０１ｄは、共通電極層１０３ｂと対向し、画素電極１０１ｄと共通電極層１０３ｂとの間には電気泳動層１０２が挟まれている。このため、表示素子１１０ｂは、等価回路でみたときに、画素電極１０１ｄと共通電極層１０３ｂとで、電気泳動層１０２を挟持した容量になる。そして、表示素子１１０ｂは、両電極間の電圧を保持（記憶）するとともに、この保持した電圧によって生じる電界方向にしたがって表示を行うことになる。なお、本実施形態においては、図示省略した外部回路によって、各画素１１０の補助容量１１０ｃの他端の電極と、共通電極層１０３ｂの電圧は、共通の電圧Ｖｃｏｍが印加される。
【００３０】
図１に戻り、走査線駆動回路１３０は、表示領域１００の各走査線１１２と接続されている。走査線駆動回路１３０は、コントローラー５による制御にしたがって、走査線１１２を１、２、・・・、ｍ行目という順番で選択し、選択した走査線１１２に対してハイ（Ｈｉｇｈ）レベルの信号を供給し、選択されていない他の走査線１１２に対しロー（Ｌｏｗ）レベルの信号を供給するものである。
データ線駆動回路１４０は、表示領域の各データ線１１４と接続されており、選択された走査線１１２に接続されている画素１１０の１行分の表示内容に応じて各列のデータ線１１４にデータ信号をそれぞれ供給するものである。
【００３１】
走査線駆動回路１３０が１行目の走査線１１２を選択してからｍ行目の走査線１１２の選択が終了するまでの期間（以下、「フレーム期間」又は単に「フレーム」と称する）において各走査線１１２は一回づつ選択され、各画素１１０には１フレームに一回づつデータ信号が供給される。
走査線１１２がハイレベルとなると、当該走査線１１２にゲートが接続されたＴＦＴ１１０ａがオン状態になり、画素電極１０１ｄがデータ線１１４に接続される。走査線１１２がハイレベルであるときにデータ線１１４にデータ信号を供給すると、当該データ信号は、オン状態になったＴＦＴ１１０ａを介して画素電極１０１ｄに印加される。走査線１１２がローレベルになると、ＴＦＴ１１０ａはオフ状態になるが、データ信号によって画素電極１０１ｄに印加された電圧は、補助容量１１０ｃに蓄積され、画素電極１０１ｄの電位及び共通電極層１０３ｂの電位との電位差（電圧）に応じて電気泳動粒子が移動する。
【００３２】
例えば、共通電極層１０３ｂの電圧Ｖｃｏｍに対して画素電極１０１ｄの電圧が＋１５Ｖ（第２電圧）である場合、負に帯電している白の電気泳動粒子が画素電極１０１ｄ側に移動し、正に帯電している黒の電気泳動粒子が共通電極層１０３ｂ側に移動して画素１１０は黒の表示となる。また、共通電極層１０３ｂの電圧Ｖｃｏｍに対して画素電極１０１ｄの電圧が−１５Ｖ（第１電圧）である場合、正に帯電している黒の電気泳動粒子が画素電極１０１ｄ側に移動し、負に帯電している白の電気泳動粒子が共通電極層１０３ｂ側に移動して画素１１０は白の表示となる。なお、画素電極１０１ｄの電圧は、上述した電圧に限定されるものではなく、共通電極層１０３ｂの電圧Ｖｃｏｍに対してプラスの電圧またはマイナスの電圧であれば、上述した＋１５Ｖや−１５Ｖ以外の電圧であってもよい。
【００３３】
本実施形態においては、各画素１１０の表示状態を第１階調である白（低階調）から第２階調である黒（高階調）又は黒から白へ変化させる際には、１フレームだけ画素１１０へデータ信号を供給して表示状態を変化させるのではなく、複数フレームに渡って画素１１０へデータ信号を供給する書き込み動作により表示状態を変化させる。これは、表示状態を白から黒へ変化させるに際し、１フレームだけ電気泳動粒子に電位差を与えても黒の電気泳動粒子が完全には表示側に移動しきらず、表示状態が完全な黒とはならないためである。このことは、表示状態を黒から白へ変化させる場合の白の電気泳動粒子についても同様である。よって、例えば、画素１１０の表示状態を白から黒へ変化させる場合、画素１１０に黒を表示させるためのデータ信号が複数フレームに渡って画素１１０へ供給され、画素１１０の表示状態を黒から白へ変化させる場合には、画素に白を表示させるためのデータ信号が複数フレームに渡って画素１１０へ供給される。
【００３４】
また本実施形態においては、１フレーム内である画素１１０の画素電極１０１ｄを共通電極層１０３ｂに対して電位が高くなる正極とし、同じフレーム内で他の画素１１０の画素電極１０１ｄを共通電極層１０３ｂに対して電位が低くなる負極とすることができる。つまり、１フレーム内で共通電極層１０３ｂに対して正極と負極の両方の極を選択できる駆動（以下、両極駆動という）となっている。より詳しくは、１フレーム内において、階調を高階調側（第２階調側）に変更する画素１１０の画素電極１０１ｄは正極とし、階調を低階調側（第１階調側）に変更する画素１１０の画素電極１０１ｄは負極とする。なお、黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電している場合には、階調を高階調側（第２階調側）に変更する画素１１０の画素電極１０１ｄは負極とし、階調を低階調側（第１階調側）に変更する画素１１０の画素電極１０１ｄは正極とすればよい。
【００３５】
次に残り回数記憶領域Ｂ、階調値記憶領域Ｃ、回数差記憶領域Ｄ及び予定画像記憶領域Ｅについて説明する。図４は、表示領域１００の画素１１０の一部と、これらの画素１１０に対応する各記憶領域を示した図である。各記憶領域は、ｍ行×ｎ列の画素１１０の各々に対応した記憶領域を備えている。
図４（ａ）は、画素１１０の配列を示した図である。画素P(i,j)は、ｉ行ｊ列目にある一つの画素１１０を表している。添字のｉは、行列に配置された画素１１０の行番号を表し、添字のｊは、列番号を表している。
図４（ｂ）は、ＶＲＡＭ３において、図４（ａ）に示した画素の各々に対応したバッファを示した図である。例えば、バッファA(i,j)は画素P(i,j)に対応した記憶領域である。バッファA(i,j)には、画素P(i,j)の階調を示す画素データが格納される。なお、画素を黒にする場合には値が「０」である画素データが書き込まれ、画素を白にする場合には値が「５」である画素データが書き込まれる。
図４（ｃ）は、残り回数記憶領域Ｂにおいて、図４（ａ）に示した画素の各々に対応した記憶領域を示した図である。例えば、残り回数記憶領域B(i,j)は画素P(i,j)に対応した記憶領域である。残り回数記憶領域B(i,j)には、画素P(i,j)に対して電圧を複数回印加する時の残りの印加回数を示す値が格納される。
図４（ｄ）は、階調値記憶領域Ｃにおいて、図４（ａ）に示した画素の各々に対応した記憶領域を示した図である。例えば、階調値記憶領域C(i,j)は画素P(i,j)に対応した記憶領域である。階調値記憶領域C(i,j)には、電圧が印加されたことにより変化した画素P(i,j)の階調を示す値が格納される。
図４（ｅ）は、回数差記憶領域Ｄにおいて、図４（ａ）に示した画素の各々に対応した記憶領域を示した図である。例えば、回数差記憶領域D(i,j)は画素P(i,j)に対応した記憶領域である。回数差記憶領域D(i,j)には、画素P(i,j)において、プラスの電圧が印加された回数とマイナスの電圧が印加された回数との差を表す値が格納される。
図４（ｆ）は、予定画像記憶領域Ｅにおいて、図４（ａ）に示した画素の各々に対応した記憶領域を示した図である。例えば、予定画像記憶領域E(i,j)は画素P(i,j)に対応した記憶領域である。予定画像記憶領域E(i,j)には、表示領域１００に表示させる予定の画像の各画素の画素データが格納される。
【００３６】
次に、コントローラー５の構成について説明する。図５は、コントローラー５において実現する機能を示したブロック図である。コントローラー５においては、回数差算出部５０１、電圧制御部５０２及び印加回数決定部５０３が実現する。なお、これらの各ブロックは、ハードウェアにより実現されてもよく、コントローラー５にＣＰＵを設け、このＣＰＵでプログラムを実行することにより各ブロックが実現されるようにしてもよい。
回数差算出部５０１は、各画素について上記回数差を算出するブロックである。回数差算出部５０１は、回数差記憶領域D(i,j)に対応した画素P(i,j)の画素電極１０１ｄへ第２電圧を印加した場合には回数差記憶領域D(i,j)の値をインクリメントし、第１電圧を印加した場合には回数差記憶領域D(i,j)の値をデクリメントし、第１電圧を印加した回数と第２電圧を印加した回数との差を得る。回数差算出部５０１は、第１電圧を印加した回数と第２電圧を印加した回数との差を回数差記憶領域D(i,j)に書き込む。
【００３７】
電圧制御部５０２は、残り回数記憶領域B(i,j)の値が０のタイミングで、回数差記憶領域D(i,j)の値が予め定められた所定値でない場合、回数差記憶領域D(i,j)の値が所定値になるまで走査線駆動回路１３０とデータ線駆動回路１４０を制御して第１電圧または第２電圧を画素電極１０１ｄへ印加する。また電圧制御部５０２は、バッファA(i,j)の値と予定画像記憶領域E(i,j)の値が異なるタイミングで回数差記憶領域D(i,j)の値が所定値でない場合、回数差記憶領域D(i,j)の値が所定値になるまで走査線駆動回路１３０とデータ線駆動回路１４０を制御して第１電圧または第２電圧を画素電極１０１ｄへ印加する。また電圧制御部５０２は、予定画像記憶領域E(i,j)の値と、残り回数記憶領域B(i,j)の値に基づいて、走査線駆動回路１３０とデータ線駆動回路１４０を制御して第１電圧または第２電圧を画素電極１０１ｄへ印加する。また電圧制御部５０２は、画素への複数回の電圧印加が終了する前に当該画素の階調を変更する場合、書き込み動作の途中であっても画素へ電圧を複数回印加する動作を新規に開始する。
【００３８】
印加回数決定部５０３は、階調値記憶領域C(i,j)の値、バッファA(i,j)の値及び後述する図６のテーブルに基づいて、画素P(i,j)の階調を変更するための第１電圧または第２電圧の印加回数を決定するブロックである。印加回数決定部５０３は、決定した印加回数を残り回数記憶領域B(i,j)に書き込む。
【００３９】
なお、本実施形態においては、白から黒へ表示の状態を変化させるのに要する最小の電圧印加回数（フレーム数）と、黒から白へ表示の状態を変化させるのに要する最小の電圧印加回数（フレーム数）とが異なる。図６は、階調を変化させるのに要する最小の電圧印加回数を示した図である。コントローラー５は、図６に示したテーブルを記憶している。本実施形態においては、画素１１０の階調は０〜５までの６段階で変化し、階調値が小さいほど高濃度とし、階調値が０の場合には黒、階調値が５の場合には白と定義している。
図６によると、本実施形態においては、階調値が０の状態（画素が黒の状態）から共通電極層１０３ｂの電圧Ｖｃｏｍに対して−１５Ｖの電圧を画素電極１０１ｄに５回印加すると、階調値が５の状態（画素が白の状態）になる。一方、階調値が５の状態（画素が白の状態）から共通電極層１０３ｂの電圧Ｖｃｏｍに対して＋１５Ｖの電圧を画素電極１０１ｄに３回印加すると、階調値が０の状態（画素が黒の状態）になる。
【００４０】
階調を変化させるのに必要な最小回数で電圧を印加すれば、画像の書き換えを早く行うことができる。しかしながら、画素を黒から白にする場合と、画素を白から黒にする場合とで電圧の印加回数が異なるため、画像の書き換えが繰り返し行われると、共通電極層１０３ｂに対してプラスの電圧が印加された回数と、共通電極層１０３ｂに対してマイナスの電圧が印加された回数で偏りが生じ、マイクロカプセルが早く劣化してしまう虞がある。そこで本実施形態においては、共通電極層１０３ｂの電圧Ｖｃｏｍに対してプラスの電圧が印加された回数と、共通電極層１０３ｂの電圧Ｖｃｏｍに対してマイナスの電圧が印加された回数との間に大きな偏りが生じないようにする。以下、その動作について説明する。
【００４１】
（第１実施形態の第１の動作例）
次に本実施形態の動作について説明する。図７〜図１０は、コントローラー５が行う処理の流れを示したフローチャートである。また、図１１は、時間の経過と共に変化する各記憶領域の内容を示した図であり、一の画素P(1,1)に対応したバッファA(1,1)、残り回数記憶領域B(1,1)、階調値記憶領域C(1,1)、回数差記憶領域D(1,1)及び予定画像記憶領域E(1,1)の内容について示している。なお、各記憶領域の内容はフレーム期間が終了した後の値となっている。また、図１１においては、１フレーム期間において画素電極１０１ｄに印加した電圧の共通電極層１０３ｂに対する極性も示している。
【００４２】
まず、図１１の１フレーム目においては、バッファA(1,1)が５、階調値記憶領域C(1,1)が５、残り回数記憶領域B(1,1)及び回数差記憶領域D(1,1)が０である。ここで、３フレーム目の開始前までは、画素電極１０１ｄに印加する電圧は電圧Ｖｃｏｍと同じであり、各記憶領域の値は変化しない。
【００４３】
次に３フレーム目の開始前にＶＲＡＭ３の内容が書き換えられた場合、コントローラー５は、フレーム期間の開始前に図７の処理を行う。具体的には、コントローラー５は、各記憶領域の内容に応じて、残り回数記憶領域Ｂと予定画像記憶領域Ｅの内容を書き換える。
まずコントローラー５は、変数ｉと変数ｊを初期化して１にする（ステップＳＡ１，ＳＡ２）。次にコントローラー５は、バッファA(i,j)の値と予定画像記憶領域E(i,j)の値が同じであるか判断する。ここで、コントローラー５は、バッファA(i,j)の値と予定画像記憶領域Ei,j)の値が同じである場合（ステップＳＡ３でＹＥＳ）、処理の流れをステップＳＡ９へ移す。
一方、コントローラー５は、バッファA(i,j)の値と予定画像記憶領域E(i,j)の値が異なる場合（ステップＳＡ３でＮＯ）、残り回数記憶領域B(i,j)が０であるか判断する。コントローラー５は、残り回数記憶領域B(i,j)が０である場合（ステップＳＡ４でＹＥＳ）、バッファA(i,j)、階調値記憶領域C(i,j)及び図６のテーブルに基づいて、残り回数記憶領域B(i,j)に残りの印加回数を書き込む（ステップＳＡ５）。コントローラー５は、ステップＳＡ５が終了すると、予定画像記憶領域E(i,j)の値をバッファA(i,j)の値で上書きする。
【００４４】
また、コントローラー５は、残り回数記憶領域B(i,j)の値が０ではない場合（ステップＳＡ４でＮＯ）、バッファA(i,j)の値が５（白）であるか判断する。コントローラー５は、バッファA(i,j)の値が５ではない場合（ステップＳＡ７でＮＯ）、処理の流れをステップＳＡ５へ移す。一方、コントローラー５は、バッファA(i,j)の値が５である場合（ステップＳＡ７でＹＥＳ）、回数差記憶領域D(i,j)の値が予め定められた閾値（本実施形態では−４）以下であるか判断する（換言すると、コントローラー５は、バッファA(i,j)の値が５である場合（ステップＳＡ７でＹＥＳ）、回数差記憶領域D(i,j)の値の絶対値が予め定められた閾値の４以上であるか判断する）。コントローラー５は、回数差記憶領域D(i,j)の値が閾値以下でない場合（ステップＳＡ８でＮＯ）、処理の流れをステップＳＡ５へ移す。また、コントローラー５は、回数差記憶領域D(i,j)の値が閾値以下である場合（ステップＳＡ８でＹＥＳ）、処理の流れをステップＳＡ９へ移す。
【００４５】
コントローラー５は、ステップＳＡ９で変数jの値がｎであるか判断する。コントローラー５は、変数ｊの値がｎではない場合、変数ｊをインクリメントし、処理の流れをステップＳＡ３へ移す。またコントローラー５は、変数ｊの値がｎである場合、ステップＳＡ１０で変数ｉの値がｍであるか判断する。コントローラー５は、変数ｉの値がｍではない場合、変数ｉをインクリメントし、処理の流れをステップＳＡ２へ移す。また、コントローラー５は、変数ｉの値がｍである場合、図７の処理を終了する。
【００４６】
例えば、コントローラー５は、３フレーム目の開始前にバッファA(1,1)が５から０に書き換えられ、バッファA(1,1)の値が３フレーム目開始前の予定画像記憶領域E(1,1)の値（５）と異なっている場合（ステップＳＡ３でＮＯ）、残り回数記憶領域B(1,1)が０であるか判断する。ここで、図１１に示したように３フレーム目開始前の時点で残り回数記憶領域B(1,1)が０であると（ステップＳＡ４でＹＥＳ）、コントローラー５は、画素P(1,1)の階調を５から０まで変化させるのに必要な電圧印加回数を残り回数記憶領域B(1,1)に書き込む（ステップＳＡ５）。図６を参照すると、画素の階調を階調値記憶領域C(i,j)の値である５からバッファA(i,j)の値である０まで変化させるのに必要な電圧印加回数は３であるため、コントローラー５は、３を残り回数記憶領域B(1,1)に書き込む。またコントローラー５は、予定画像記憶領域E(i,j)の値をバッファA(i,j)の値である０で上書きする（ステップＳＡ６）。
【００４７】
コントローラー５は、図７の処理が終了した後にフレーム期間になると、走査線駆動回路１３０とデータ線駆動回路１４０を駆動する。コントローラー５は、データ線駆動回路を駆動する際に図８〜１０の処理を行う。まずコントローラー５は、変数ｉと変数ｊを初期化して１にする（ステップＳＢ１，ＳＢ２）。次にコントローラー５は、バッファA(i,j)の値が０であるか判断する。コントローラー５は、バッファA(i,j)の値が０（黒）であると（ステップＳＢ３でＹＥＳ）、ステップＳＢ４で図９に示した処理を行う。
まず、コントローラー５は、残り回数記憶領域B(i,j)の値が０であるか判断する。コントローラー５は、残り回数記憶領域B(i,j)の値が０ではない場合（ステップＳＣ１でＮＯ）、残り回数記憶領域B(i,j)の値をデクリメントする（ステップＳＣ２）。またコントローラー５は、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して＋１５Ｖにし（ステップＳＣ３）、回数差記憶領域D(i,j)の値をインクリメントする（ステップＳＣ４）。次にコントローラー５は、階調値記憶領域C(i,j)の値を更新し（ステップＳＣ５）、処理の流れをステップＳＣ６へ移す。
【００４８】
また、コントローラー５は、残り回数記憶領域B(i,j)の値が０である場合（ステップＳＣ１でＹＥＳ）、回数差記憶領域D(i,j)の値が５未満であるか判断する。コントローラー５は、回数差記憶領域D(i,j)の値が５未満である場合（ステップＳＣ６でＹＥＳ）、処理の流れをステップＳＣ３へ移す。コントローラー５は、回数差記憶領域D(i,j)の値が予め定められた閾値（ここでは５）以上である場合（ステップＳＣ６でＮＯ）、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して０Ｖにし（ステップＳＣ７）、処理の流れをステップＳＢ６へ移す。
【００４９】
図８に戻り、コントローラー５は、バッファA(i,j)の値が５（白）である場合（ステップＳＢ３でＮＯ）、図１０の処理を行う。コントローラー５は、バッファA(i,j)の値と予定画像記憶領域E(i,j)の値が同じであるか判断する。コントローラー５は、バッファA(i,j)の値と予定画像記憶領域E(i,j)の値が異なる場合（ステップＳＤ１でＮＯ）、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して＋１５Ｖにし（ステップＳＤ２）、回数差記憶領域D(i,j)の値をインクリメントする（ステップＳＤ３）。また、コントローラー５は、階調値記憶領域C(i,j)の値を更新する（ステップＳＤ４）。次にコントローラー５は、回数差記憶領域D(i,j)の値が５である場合（ステップＳＤ５でＹＥＳ）、予定画像記憶領域E(i,j)の値をバッファA(i,j)の値で上書きする（ステップＳＤ６）。コントローラー５は、ステップＳＤ６の処理を終えると処理の流れをステップＳＢ６へ移す。また、コントローラー５は、回数差記憶領域D(i,j)の値が５ではない場合（ステップＳＤ５でＮＯ）、処理の流れをステップＳＢ６へ移す。
【００５０】
また、コントローラー５は、ステップＳＤ１でＹＥＳと判断した場合、残り回数記憶領域B(i,j)の値が０であるか判断する。コントローラー５は、残り回数記憶領域B(i,j)の値が０である場合（ステップＳＤ７でＹＥＳ）、j列目のデータ線１１４を電圧Ｖｃｏｍに対して０Ｖにし（ステップＳＤ１２）、処理の流れをステップＳＢ６へ移す。
【００５１】
また、コントローラー５は、ステップＳＤ７でＮＯと判断した場合、残り回数記憶領域B(i,j)の値をデクリメントする（ステップＳＤ８）。次にコントローラー５は、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して−１５Ｖにし（ステップＳＤ９）、回数差記憶領域D(i,j)の値をデクリメントする（ステップＳＤ１０）。また、コントローラー５は、階調値記憶領域C(i,j)の値を更新する（ステップＳＤ１１）。コントローラー５は、ステップＳＤ１１の処理を終えると処理の流れをステップＳＢ６へ移す。
【００５２】
図８に戻り、コントローラー５は、ステップＳＢ６で変数ｊの値がｎであるか判断する。コントローラー５は、変数ｊの値がｎではない場合、変数ｊをインクリメントし、処理の流れをステップＳＢ３へ移す。またコントローラー５は、変数ｊの値がｎである場合、ｉ行目の走査線を駆動する（ステップＳＢ７）。次にコントローラー５は、ステップＳＢ８で変数ｉの値がｍであるか判断する。コントローラー５は、変数ｉの値がｍではない場合、変数ｉをインクリメントし、処理の流れをステップＳＢ２へ移す。またコントローラー５は、変数ｉの値がｍである場合、図８の処理を終了する。
【００５３】
例えば、３フレーム目の開始時点においては、コントローラー５は、バッファA(1,1)の値が０であり（ステップＳＢ３でＹＥＳ）、残り回数記憶領域B(1,1)の値が３であるため（ステップＳＣ１でＮＯ）、残り回数記憶領域B(1,1)の値をデクリメントして２にする（ステップＳＣ２）。コントローラー５は、１列目のデータ線１１４を電圧Ｖｃｏｍに対して＋１５Ｖにした後（ステップＳＣ３）、回数差記憶領域D(1,1)の値をインクリメントして１にする（ステップＳＣ４）。
またコントローラー５は、階調値記憶領域C(1,1)の値を更新する（ステップＳＣ５）。なお、電圧Ｖｃｏｍに対して画素電極１０１ｄへ＋１５Ｖの電圧を印加した場合、一回の電圧印加による実際の画素の階調値の変化量は２であるため、３フレーム目が終了した時点では、階調値記憶領域C(1,1)の階調値は３となる。この後、１行目の走査線１１２が駆動されると（ステップＳＢ７）、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１５Ｖの電圧が印加され、黒の電気泳動粒子が共通電極層１０３ｂ側に移動する。
【００５４】
この後、コントローラー５は、４フレーム目と５フレーム目においては、３フレーム目と同様の処理を行う。次に６フレーム目においては、コントローラー５の動作は以下の通りとなる。
まず、コントローラー５は、バッファA(1,1)の値が０であり（ステップＳＢ３でＹＥＳ）、残り回数記憶領域B(1,1)の値が０であるため（ステップＳＣ１でＹＥＳ）、回数差記憶領域D(1,1)の値を判断する。ここで、回数差記憶領域D(1,1)の値は３であり、値が５未満であるため（ステップＳＣ６でＹＥＳ）、１列目のデータ線１１４を電圧Ｖｃｏｍに対して＋１５Ｖにした後（ステップＳＣ３）、回数差記憶領域D(1,1)の値をインクリメントして４にする（ステップＳＣ４）。また、コントローラー５は、階調値記憶領域C(1,1)の値を更新する（ステップＳＣ５）。なお、ここで階調値記憶領域C(1,1)の値が０になっている場合は、値を０のままとする。
【００５５】
コントローラー５は、７フレーム目においては、６フレーム目と同様の処理を行う。次に８フレーム目においては、コントローラー５の動作は以下の通りとなる。
まず、コントローラー５は、バッファA(1,1)の値が０であり（ステップＳＢ３でＹＥＳ）、残り回数記憶領域B(1,1)の値が０であるため（ステップＳＣ１でＹＥＳ）、回数差記憶領域D(1,1)の値を判断する。ここで、回数差記憶領域D(1,1)の値は５であるため（ステップＳＣ６でＮＯ）、１列目のデータ線１１４を電圧Ｖｃｏｍに対して０Ｖにする（ステップＳＣ７）。
【００５６】
次に１０フレーム目の開始前にバッファA(1,1)が０（黒）から５（白）に書き換えられると、コントローラー５の動作は以下の通りとなる。
コントローラー５は、バッファA(1,1)の値が１０フレーム目開始前の予定画像記憶領域E(1,1)の値（０）と異なっているため（ステップＳＡ３でＮＯ）、残り回数記憶領域B(1,1)が０であるか判断する。ここで、図１１に示したように１０フレーム目開始前の時点（９フレーム目が終了した時点）で残り回数記憶領域B(1,1)が０であると（ステップＳＡ４でＹＥＳ）、コントローラー５は、画素P(1,1)の階調を５から０まで変化させるのに必要な電圧印加回数を残り回数記憶領域B(1,1)に書き込む（ステップＳＡ５）。図６を参照すると、画素の階調を５から０まで変化させるのに必要な電圧印加回数は３であるため、コントローラー５は、３を残り回数記憶領域B(1,1)に書き込む。またコントローラー５は、予定画像記憶領域E(i,j)の値をバッファA(i,j)の値である５で上書きする（ステップＳＡ６）。
【００５７】
この後にフレーム期間となると、コントローラー５は、バッファA(i,j)の値が０であるか判断する。コントローラー５は、バッファA(i,j)の値が５（白）であると（ステップＳＢ３でＮＯ）、図１０に示した処理を行う。
まずコントローラー５は、バッファ(i,j)の値と予定画像記憶領域E(i,j)の値が同じであり（ステップＳＤ１でＹＥＳ）、残り回数記憶領域B(i,j)の値が０ではないため（ステップＳＤ７でＮＯ）、残り回数記憶領域B(1,1)の値をデクリメントして４にする（ステップＳＤ８）。またコントローラー５は、１列目のデータ線１１４を電圧Ｖｃｏｍに対して−１５Ｖにした後（ステップＳＤ９）、回数差記憶領域D(1,1)の値をデクリメントして４にする（ステップＳＤ１０）。またコントローラー５は、階調値記憶領域C(1,1)の値を更新する（ステップＳＤ１１）。なお、画素電極１０１ｄへ電圧Ｖｃｏｍに対して−１５Ｖの電圧を印加した場合、一回の電圧印加による実際の画素の階調値の変化量は１であるため、１０フレーム目が終了した時点では、階調値記憶領域C(1,1)の階調値は４となる。この後、１行目の走査線１１２が駆動されると（ステップＳＢ７）、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して−１５Ｖの電圧が印加され、白の電気泳動粒子が共通電極層１０３ｂ側に移動する。
【００５８】
この後、コントローラー５は、残り回数記憶領域B(1,1)の値が０になるまで各フレーム期間において画素電極１０１ｄに電圧を印加する。コントローラー５は、１５フレーム目の開始時点で残り回数記憶領域B(1,1)の内容が０になると、１５フレーム目においては、画素電極１０１ｄへ電圧Ｖｃｏｍと同じ電圧を印加する。
【００５９】
（第１実施形態の第２の動作例）
次に、残り回数記憶領域の値が０になる前にＶＲＡＭ３の内容が変更された場合の動作について、図１２を用いて説明する。図１２も、時間の経過と共に変化する各記憶領域の内容を示した図であり、画素P(1,1)に対応したバッファA(1,1)、残り回数記憶領域B(1,1)、階調値記憶領域C(1,1)及び回数差記憶領域D(1,1)の内容について示している。なお、図１２において１フレーム目から４フレーム目までの動作については、図１１の１フレーム目から４フレーム目までの動作と同じであるため説明を省略する。
【００６０】
コントローラー５は、画素P(1,1)について残り回数記憶領域B(1,1)の値が０になる前に、５フレーム目の前でバッファA(1,1)に画素１１０の階調値として５（白）が書き込まれると、ステップＳＡ３でＮＯと判断し、ステップＳＡ４でＮＯと判断する。またコントローラー５は、バッファA(1,1)の値が５であり（ステップＳＡ７でＹＥＳ）、回数差記憶領域D(1,1)の値が２であるため、ステップＳＡ５で残り回数記憶領域B(1,1)に４を書き込み、ステップＳＡ６で予定画像記憶領域E(1,1)に５を書き込む。
【００６１】
この後、コントローラー５は、５フレーム目から８フレーム目までは、画素P(1,1)の画素電極１０１ｄの電圧を電圧Ｖｃｏｍに対して−１５Ｖにする。コントローラー５は、残り回数記憶領域B(1,1)の値が０になると（９フレーム目と１０フレーム目）、画素P(1,1)の画素電極１０１ｄの電圧を電圧Ｖｃｏｍと同じ電圧にする。
【００６２】
次にコントローラー５は、１１フレーム目の前にバッファA(1,1)に画素１１０の階調値として０（黒）が書き込まれると、図１１の３フレーム目以降と同様に、回数差記憶領域D(1,1)の値が５になるまで画素P(1,1)の画素電極１０１ｄの電圧を電圧Ｖｃｏｍに対して＋１５Ｖにする。また、コントローラー５は、２０フレーム目の前にバッファA(1,1)に画素１１０の階調値として５（白）が書き込まれると、図１１の１０フレーム目以降と同様に、残り回数記憶領域B(1,1)の値が０になるまで画素P(1,1)の画素電極１０１ｄの電圧を電圧Ｖｃｏｍに対して−１５Ｖにする。
【００６３】
（第１実施形態の第３の動作例）
次に、残り回数記憶領域B(1,1)の値が０になる前にバッファA(1,1)の内容を変更する動作が繰り返された場合について、図１３を用いて説明する。図１３も、時間の経過と共に変化する各記憶領域の内容を示した図であり、画素P(1,1)に対応したバッファA(1,1)、残り回数記憶領域B(1,1)、階調値記憶領域C(1,1)及び回数差記憶領域D(1,1)の内容について示している。なお、図１３の１フレーム目から１２フレーム目までの動作については、図１２の１フレーム目から１２フレーム目までの動作と同じであるため説明を省略する。
【００６４】
コントローラー５は、１３フレーム目の前にバッファA(1,1)に画素１１０の階調値として５（白）が書き込まれると、５フレーム目から８フレーム目までの動作と同じ動作を行う。またコントローラー５は、１９フレーム目の前にバッファA(1,1)に画素１１０の階調値として０（黒）が書き込まれ、２１フレーム目の前にバッファA(1,1)に画素１１０の階調値として５（白）が書き込まれると、１９フレーム目から２４フレーム目までは、３フレーム目から８フレーム目までの動作と同じ動作を行う。またコントローラー５は、２７フレーム目の前にバッファA(1,1)に画素１１０の階調値として０（黒）が書き込まれると、２７フレーム目と２８フレーム目については、３フレーム目及び４フレーム目と同じ動作を行う。
【００６５】
次に、２９フレーム目の前にバッファA(1,1)に画素１１０の階調値として５（白）が書き込まれると、コントローラー５は、ステップＳＡ３でＮＯと判断し、ステップＳＡ４でＮＯと判断する。またコントローラー５は、バッファA(1,1)の値が５であるため（ステップＳＡ７でＹＥＳ）、回数差記憶領域D(1,1)の値を判断する。ここで、コントローラー５は、回数差記憶領域D(1,1)の値が−４であるため、ステップＳＡ８でＹＥＳと判断し、予定画像記憶領域E(1,1)の内容を更新しない。
【００６６】
この後にフレーム期間となると、コントローラー５は、バッファA(i,j)の値が５であるため、ステップＳＢ５の処理を行う。まずコントローラー５は、バッファA(i,j)の値と予定画像記憶領域E(i,j)の値が異なるため（ステップＳＤ１でＮＯ）、１列目のデータ線１１４を電圧Ｖｃｏｍに対して＋１５Ｖにした後（ステップＳＤ２）、回数差記憶領域D(1,1)の値をインクリメントして−３にする。またコントローラー５は、階調値記憶領域C(1,1)の値を０に更新する。次にコントローラー５は、回数差記憶領域D(1,1)の値が５であるか判断する。ここで回数差記憶領域D(1,1)の値は−３であるため、ステップＳＤ５でＮＯと判断され、予定画像記憶領域E(1,1)の値は０のままとなる。
この後、１行目の走査線１１２が駆動されると（ステップＳＢ７）、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１５Ｖの電圧が印加され、バッファA(1,1)の値は、画素の階調として白を表す５であるものの、黒の電気泳動粒子が共通電極層１０３ｂ側に移動する。
【００６７】
コントローラー５は、３０フレーム目から３６フレーム目までは、画素P(1,1)については、２９フレーム目と同じ動作となる。コントローラー５は、３７フレーム目においては、バッファ(i,j)の値と予定画像記憶領域E(i,j)の値が異なるため（ステップＳＤ１でＮＯ）、１列目のデータ線１１４を電圧Ｖｃｏｍに対して＋１５Ｖにした後（ステップＳＤ２）、回数差記憶領域D(1,1)の値をインクリメントして５にする。この後、コントローラー５は、回数差記憶領域D(1,1)の値が５であるため（ステップＳＤ５でＮＯ）、予定画像記憶領域E(1,1)の値をバッファA(1,1)の値である５で上書きし、バッファA(1,1)、階調値記憶領域C(1,1)及び図６のテーブルを基にして、残り回数記憶領域B(1,1)に値を書き込む。
【００６８】
コントローラー５は、３８フレーム目においては、バッファA(1,1)の値が５であるため、ステップＳＢ５の処理を行う。コントローラー５は、バッファ(1,1)の値と予定画像記憶領域E(1,1)の値が同じであり、残り回数記憶領域B(1,1)の値が０ではないため、ステップＳＤ８〜ステップＳＤ１１の処理を行う。即ち、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して−１５Ｖの電圧が印加されることとなる。
この後コントローラー５は、４２フレーム目までは、画素P(1,1)の画素電極１０１ｄについて、電圧Ｖｃｏｍに対して−１５Ｖの電圧を印加する。
【００６９】
仮に、バッファA(1,1)が書き換えられたことにより、２９フレーム目から画素P(1,1)の画素電極１０１ｄについて電圧Ｖｃｏｍに対して−１５Ｖの電圧を印加すると、回数差記憶領域D(1,1)の値の絶対値がさらに大きくなる。つまり、画素P(1,1)においては、共通電極層１０３ｂに対してプラスの電圧が印加された回数と、共通電極層１０３ｂに対してマイナスの電圧が印加された回数との間に大きな偏りが生じ、画素１１０が早く劣化することとなる。
一方、本実施形態では、上述した２９フレーム目以降の動作のように、バッファ記憶領域の内容が書き換えられても、画素電極１０１ｄに印加する電圧を制御し、共通電極層１０３ｂに対してプラスの電圧が印加された回数と、共通電極層１０３ｂに対してマイナスの電圧が印加された回数との間に大きな偏りが生じないため、画素１１０の劣化を抑えることができる。
【００７０】
［第２実施形態］
次に、本発明の第２実施形態について説明する。第２実施形態に係る表示装置は、ハードウェア構成については第１実施形態と同じである。第２実施形態に係る表示装置が第１実施形態に係る表示装置と相違する点は、階調値記憶領域Ｃが設けられていない点と、コントローラー５が行う処理が異なる点にある。以下、この相違点を中心に説明する。
【００７１】
図１４〜図１６は、コントローラー５が行う処理の流れを示したフローチャートである。図１４は、ＶＲＡＭ３の内容が書き換えられた場合にコントローラー５が行う処理の流れを示した図である。図１４は、ステップＳＡ１１を備えている点が第１実施形態の図７の処理と異なる。コントローラー５は、バッファA(i,j)の値が予定画像記憶領域E(i,j)の値と異なり、残り回数記憶領域B(i,j)の値が０ではなく、バッファA(i,j)の値が０である場合、ステップＳＡ１１において回数差記憶領域D(i,j)の値が４以上であるか判断する。コントローラー５は、ステップＳＡ１１において回数差記憶領域D(i,j)の値が予め定められた閾値（ここでは４）未満である場合、ステップＳＡ５へ処理の流れを移し、ステップＳＡ１１において回数差記憶領域D(i,j)の値が４以上である場合には処理の流れをステップＳＡ９へ移す。
【００７２】
なお、データ線駆動回路１４０を駆動する時の処理については、図８の処理が行われるが、本実施形態においては、ステップＳＢ４の内容とステップＳＢ５の内容が異なる。図１５は、本実施形態に係るステップＳＢ４（サブルーチン１）の処理の流れを示したフローチャートである。
コントローラー５は、バッファA(i,j)の値と予定画像記憶領域E(i,j)の値が同じであるか判断する。コントローラー５は、バッファA(i,j)の値と予定画像記憶領域E(i,j)の値が異なる場合（ステップＳＥ１でＮＯ）、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して−１５Ｖにし（ステップＳＥ２）、回数差記憶領域D(i,j)の値をデクリメントする（ステップＳＥ３）。また、コントローラー５は、回数差記憶領域D(i,j)の値が０である場合（ステップＳＥ４でＹＥＳ）、予定画像記憶領域E(i,j)の値をバッファA(i,j)の値で上書きする（ステップＳＥ５）。コントローラー５は、ステップＳＥ５の処理を終えると処理の流れをステップＳＢ６へ移す。また、コントローラー５は、回数差記憶領域D(i,j)の値が０ではない場合（ステップＳＥ４でＮＯ）、処理の流れをステップＳＢ６へ移す。
【００７３】
また、コントローラー５は、ステップＳＥ１でＹＥＳと判断した場合、残り回数記憶領域B(i,j)の値が０であるか判断する。コントローラー５は、残り回数記憶領域B(i,j)の値が０である場合（ステップＳＥ６でＹＥＳ）、回数差記憶領域D(i,j)の値が５未満であるか判断する。コントローラー５は、回数差記憶領域D(i,j)の値が５未満である場合（ステップＳＥ１０でＹＥＳ）、処理の流れをステップＳＥ７へ移し、回数差記憶領域D(i,j)の値が５未満でない場合（ステップＳＥ１０でＮＯ）、j列目のデータ線１１４を電圧Ｖｃｏｍに対して０Ｖにし（ステップＳＥ１１）、処理の流れをステップＳＢ６へ移す。
【００７４】
また、コントローラー５は、ステップＳＥ６でＮＯと判断した場合、残り回数記憶領域B(i,j)の値をデクリメントする（ステップＳＥ７）。次にコントローラー５は、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して＋１５Ｖにし（ステップＳＥ８）、回数差記憶領域D(i,j)の値をデクリメントする（ステップＳＥ９）。コントローラー５は、ステップＳＥ９の処理を終えると処理の流れをステップＳＢ６へ移す。
【００７５】
図１６は、本実施形態に係るステップＳＢ５（サブルーチン２）の処理の流れを示したフローチャートである。図１０の処理と比較すると、ステップＳＤ４とステップＳＤ１１の処理が設けられていない点、ステップＳＤ１３とステップＳＤ１４が設けられている点が第１実施形態と異なり、他は第１実施形態と同じ処理が行われる。なお、ステップＳＤ１４の処理は、第１実施形態のステップＳＤ１２と同じ処理である。コントローラー５は、ステップＳＤ１３で回数差記憶領域D(i,j)の値が０を超えている場合（ステップＳＤ１３でＹＥＳ）、処理の流れをステップＳＤ８へ移し、回数差記憶領域D(i,j)の値が０以下である場合（ステップＳＤ１３でＮＯ）、j列目のデータ線１１４を電圧Ｖｃｏｍに対して０Ｖにし（ステップＳＥ１１）、処理の流れをステップＳＢ６へ移す。
【００７６】
（第２実施形態の第１の動作）
次に、第２実施形態の動作について説明する。図１７は、時間の経過と共に変化する各記憶領域の内容を示した図であり、画素P(1,1)に対応したバッファA(1,1)、残り回数記憶領域B(1,1)、回数差記憶領域D(1,1)及び予定画像記憶領域E(1,1)の内容について示している。なお、各記憶領域の内容はフレーム期間が終了した後の値となっている。また、図１７においては、１フレーム期間において画素電極１０１ｄに印加した電圧の共通電極層１０３ｂに対する極性も示している。
【００７７】
まず３フレーム目の開始前にバッファA(1,1)が５から０に書き換えられた場合、コントローラー５は、フレーム期間の開始前に図１４の処理を行う。ここで、画素P(1,1)について注目すると、コントローラー５は、ステップＳＡ５で残り回数記憶領域B(1,1)に５を書き込み、予定画像記憶領域E(1,1)に０を書き込む。このように本実施形態では、図６のテーブルを用いずに５を書き込む点で第１実施形態と異なる。
【００７８】
コントローラー５は、３フレーム目から７フレーム目までは、画素P(1,1)の画素電極１０１ｄへ電圧Ｖｃｏｍに対して＋１５Ｖの電圧を印加し、残り回数記憶領域B(1,1)の値をデクリメントし、回数差記憶領域D(1,1)の値をインクリメントする。
コントローラー５は、８フレーム目と９フレーム目においては、バッファA(1,1)と予定画像記憶領域E(1,1)の値が同じであり、残り回数記憶領域B(1,1)の値が０であるため、画素P(1,1)の画素電極１０１ｄの電圧を電圧Ｖｃｏｍと同じにする。
コントローラー５は、１０フレーム目の開始前にバッファA(1,1)が５から０に書き換えられた場合、ステップＳＡ５で残り回数記憶領域B(1,1)に５を書き込み、予定画像記憶領域E(1,1)に５を書き込む。コントローラー５は、１０フレーム目から１４フレーム目までは、画素P(1,1)の画素電極１０１ｄへ電圧Ｖｃｏｍに対して−１５Ｖの電圧を印加し、残り回数記憶領域B(1,1)の値をデクリメントし、回数差記憶領域D(1,1)の値をデクリメントする。
【００７９】
（第２実施形態の第２の動作）
次に、残り回数記憶領域の値が０になる前にＶＲＡＭ３の内容が変更された場合の動作について、図１８を用いて説明する。図１８も、画素P(1,1)に対応した各記憶領域の内容について示した図である。なお、図１８において１フレーム目から４フレーム目までの動作については、図１８の４フレーム目までの動作と同じであるため説明を省略する。
５フレーム目の開始前にバッファA(1,1)が０から５に書き換えられた場合、コントローラー５は、フレーム期間の開始前に図１４の処理を行う。ここで、画素P(1,1)について注目すると、コントローラー５は、ステップＳＡ５で残り回数記憶領域B(1,1)に５を書き込み、予定画像記憶領域E(1,1)に５を書き込む。
【００８０】
コントローラー５は、画素P(1,1)について残り回数記憶領域B(1,1)の値が０になる前に、５フレーム目の前でバッファA(1,1)に画素１１０の階調値として５（白）が書き込まれると、ステップＳＡ３でＮＯと判断し、ステップＳＡ４でＮＯと判断する。またコントローラー５は、バッファA(1,1)の値が５であり（ステップＳＡ７でＹＥＳ）、回数差記憶領域D(1,1)の値が２であるため、ステップＳＡ５で残り回数記憶領域B(1,1)に５を書き込み、ステップＳＡ６で予定画像記憶領域E(1,1)に５を書き込む。
【００８１】
この後、コントローラー５は、５フレーム目から９フレーム目までは、画素P(1,1)の画素電極１０１ｄの電圧を電圧Ｖｃｏｍに対して−１５Ｖにする。コントローラー５は、残り回数記憶領域B(1,1)の値が０になると（１０フレーム目）、画素P(1,1)の画素電極１０１ｄの電圧を電圧Ｖｃｏｍと同じ電圧にする。
【００８２】
次にコントローラー５は、１１フレーム目の前にバッファA(1,1)に画素１１０の階調値として０（黒）が書き込まれると、残り回数記憶領域B(i,j)の値が０になるまで画素P(1,1)の画素電極１０１ｄの電圧を電圧Ｖｃｏｍに対して＋１５Ｖにする。また、コントローラー５は、回数差記憶領域D(i,j)の値が５になるまで画素P(1,1)の画素電極１０１ｄの電圧を電圧Ｖｃｏｍに対して＋１５Ｖにする。また、コントローラー５は、２０フレーム目の前にバッファA(1,1)に画素１１０の階調値として５（白）が書き込まれると、図１７の１０フレーム目以降と同様に、残り回数記憶領域B(1,1)の値が０になるまで画素P(1,1)の画素電極１０１ｄの電圧を電圧Ｖｃｏｍに対して−１５Ｖにする。
【００８３】
（第２実施形態の第３の動作例）
次に、残り回数記憶領域B(1,1)の値が０になる前にバッファA(1,1)の内容を変更する動作が繰り返された場合について、図１９を用いて説明する。図１９も、画素P(1,1)に対応した各記憶領域の内容について示した図である。なお、図１９の１フレーム目から１２フレーム目までの動作については、図１８の１フレーム目から１２フレーム目までの動作と同じであるため説明を省略する。
【００８４】
コントローラー５は、１３フレーム目の前にバッファA(1,1)に画素１１０の階調値として５（白）が書き込まれると、１３フレーム目以降は、５フレーム目から９フレーム目の動作と同じ動作を行う。またコントローラー５は、１９フレーム目の前にバッファA(1,1)に画素１１０の階調値として０（黒）が書き込まれると、１９フレーム目と２０フレーム目については、３フレーム目及び４フレーム目と同じ動作を行う。
【００８５】
次に、２１フレーム目の前にバッファA(1,1)に画素１１０の階調値として５（白）が書き込まれると、コントローラー５は、ステップＳＡ３でＮＯと判断し、ステップＳＡ４でＮＯと判断する。またコントローラー５は、バッファA(1,1)の値が５であるため（ステップＳＡ７でＹＥＳ）、回数差記憶領域D(1,1)の値を判断する。ここで、コントローラー５は、回数差記憶領域D(1,1)の値が−４であるため、ステップＳＡ８でＹＥＳと判断し、予定画像記憶領域E(1,1)の内容を更新しない。
【００８６】
この後にフレーム期間となると、コントローラー５は、バッファA(i,j)の値が５であるため、ステップＳＢ５の処理を行う。まずコントローラー５は、バッファA(i,j)の値と予定画像記憶領域E(i,j)の値が異なるため（ステップＳＤ１でＮＯ）、１列目のデータ線１１４を電圧Ｖｃｏｍに対して＋１５Ｖにした後（ステップＳＤ２）、回数差記憶領域D(1,1)の値をインクリメントして−３にする。次にコントローラー５は、回数差記憶領域D(1,1)の値が５であるか判断する。ここで回数差記憶領域D(1,1)の値は−３であるため、ステップＳＤ５でＮＯと判断され、予定画像記憶領域E(1,1)の値は０のままとなる。
この後、１行目の走査線１１２が駆動されると（ステップＳＢ７）、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１５Ｖの電圧が印加され、バッファA(1,1)の値は画素の階調として白を表す５であるものの、黒の電気泳動粒子が共通電極層１０３ｂ側に移動する。
【００８７】
コントローラー５は、２２フレーム目から２８フレーム目までは、画素P(1,1)については、２１フレーム目と同じ動作となる。コントローラー５は、２９フレーム目においては、バッファ(i,j)の値と予定画像記憶領域E(i,j)の値が異なるため（ステップＳＤ１でＮＯ）、１列目のデータ線１１４を電圧Ｖｃｏｍに対して＋１５Ｖにした後（ステップＳＤ２）、回数差記憶領域D(1,1)の値をインクリメントして５にする。この後、コントローラー５は、回数差記憶領域D(1,1)の値が５であるため（ステップＳＤ５でＮＯ）、予定画像記憶領域E(1,1)の値をバッファA(1,1)の値である５で上書きし、残り回数記憶領域B(1,1)に５を書き込む。
【００８８】
コントローラー５は、３０フレーム目においては、バッファA(1,1)の値が５であるため、ステップＳＢ５の処理を行う。コントローラー５は、バッファ(1,1)の値と予定画像記憶領域E(1,1)の値が同じであり、残り回数記憶領域B(1,1)の値が０ではないため、ステップＳＤ８〜ステップＳＤ１０の処理を行う。即ち、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して−１５Ｖの電圧が印加されることとなる。この後コントローラー５は、３４フレーム目までは、画素P(1,1)の画素電極１０１ｄについて、電圧Ｖｃｏｍに対して−１５Ｖの電圧が印加する。
【００８９】
（第２実施形態の第４の動作例）
次に、残り回数記憶領域B(1,1)の値が０になる前にバッファA(1,1)の内容を変更する動作が繰り返された場合について、図２０を用いて説明する。図２０も、画素P(1,1)に対応した各記憶領域の内容について示した図である。
【００９０】
まず、図２０の１フレーム目においては、バッファA(1,1)が０、階調値記憶領域C(1,1)が０、残り回数記憶領域B(1,1)及び回数差記憶領域D(1,1)が５である。ここで、３フレーム目の前までは、画素電極１０１ｄに印加する電圧は電圧Ｖｃｏｍと同じであり、各記憶領域の値は変化しない。
【００９１】
次に３フレーム目の開始前にバッファA(1,1)が０から５に書き換えられ、バッファA(1,1)の値が３フレーム目開始前の予定画像記憶領域E(1,1)の値（０）と異なっている場合（ステップＳＡ３でＮＯ）、残り回数記憶領域B(1,1)が０であるか判断する。ここで、図２０に示したように３フレーム目開始前の時点で残り回数記憶領域B(1,1)が０であると（ステップＳＡ４でＹＥＳ）、コントローラー５は、画素P(1,1)の階調を０から５まで変化させるのに必要な電圧印加回数として、残り回数記憶領域B(1,1)に５を書き込む（ステップＳＡ５）。またコントローラー５は、予定画像記憶領域E(i,j)の値をバッファA(i,j)の値である５で上書きする（ステップＳＡ６）。
【００９２】
コントローラー５は、フレーム期間になると、走査線駆動回路１３０とデータ線駆動回路１４０を駆動する。コントローラー５は、バッファA(1,1)の値が５（ステップＳＢ３でＮＯ）、バッファA(1,1)と予定画像記憶領域E(1,1)の値が同じ（ステップＳＤ１でＹＥＳ）、残り回数記憶領域B(1,1)の値が５であるため（ステップＳＤ７でＮＯ）、残り回数記憶領域B(1,1)の値をデクリメントして４にする（ステップＳＤ８）。コントローラー５は、１列目のデータ線１１４を電圧Ｖｃｏｍに対して−１５Ｖにした後（ステップＳＤ９）、回数差記憶領域D(1,1)の値をデクリメントして４にする（ステップＳＤ１０）。
【００９３】
コントローラー５は、画素P(1,1)について残り回数記憶領域B(1,1)の値が０になる前に、５フレーム目の前でバッファA(1,1)に画素１１０の階調値として０（黒）が書き込まれると、ステップＳＡ３でＮＯと判断し、ステップＳＡ４でＮＯと判断する。またコントローラー５は、バッファA(1,1)の値が０であり（ステップＳＡ７でＮＯ）、回数差記憶領域D(1,1)の値が３であるため、ステップＳＡ５で残り回数記憶領域B(1,1)に５を書き込み、ステップＳＡ６で予定画像記憶領域E(1,1)に０を書き込む。
【００９４】
この後、コントローラー５は、５フレーム目から９フレーム目までは、画素P(1,1)の画素電極１０１ｄの電圧を電圧Ｖｃｏｍに対して＋１５Ｖにする。コントローラー５は、残り回数記憶領域B(1,1)の値が０になると、画素P(1,1)の画素電極１０１ｄの電圧を電圧Ｖｃｏｍと同じ電圧にする。
【００９５】
次にコントローラー５は、１１フレーム目の前にバッファA(1,1)に画素１１０の階調値として５（白）が書き込まれると、１１フレーム目と１２フレーム目では３フレーム目及び４フレーム目と同様に、画素P(1,1)の画素電極１０１ｄの電圧を電圧Ｖｃｏｍに対して−１５Ｖにする。
また、コントローラー５は、１３フレーム目の前にバッファA(1,1)に画素１１０の階調値として０（黒）が書き込まれると、ステップＳＡ３でＮＯと判断し、ステップＳＡ４でＮＯと判断する。またコントローラー５は、バッファA(1,1)の値が０であるため（ステップＳＡ７でＮＯ）、回数差記憶領域D(1,1)の値を判断する。ここで、コントローラー５は、回数差記憶領域D(1,1)の値が７であるため、ステップＳＡ１１でＹＥＳと判断し、予定画像記憶領域E(1,1)の内容を更新しない。
【００９６】
この後にフレーム期間となると、コントローラー５は、バッファA(i,j)の値が０であるため、ステップＳＢ４の処理を行う。まずコントローラー５は、バッファA(i,j)の値と予定画像記憶領域E(i,j)の値が異なるため（ステップＳＥ１でＮＯ）、１列目のデータ線１１４を電圧Ｖｃｏｍに対して−１５Ｖにした後（ステップＳＥ２）、回数差記憶領域D(1,1)の値をデクリメントして６にする。次にコントローラー５は、回数差記憶領域D(1,1)の値が０であるか判断する。ここで回数差記憶領域D(1,1)の値は６であるため、ステップＳＥ４でＮＯと判断され、予定画像記憶領域E(1,1)の値は５のままとなる。
この後、１行目の走査線１１２が駆動されると（ステップＳＢ７）、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して−１５Ｖの電圧が印加され、バッファA(1,1)の値は、画素の階調として黒を表す０であるものの、白の電気泳動粒子が共通電極層１０３ｂ側に移動する。
【００９７】
この後、回数差記憶領域D(i,j)の値が０になる１９フレーム目までは、画素P(1,1)については、電圧Ｖｃｏｍに対して−１５Ｖの電圧が印加される。コントローラー５は、１９フレーム目においては、ステップＳＥ４でＹＥＳと判断し、残り回数記憶領域B(i,j)に５を書き込み、予定画像記憶領域E(i,j)の値をバッファA(i,j)の値で上書きする。
コントローラー５は、２０フレーム目においては、バッファA(1,1)の値が０であるため、ステップＳＢ４の処理を行う。コントローラー５は、バッファ(1,1)の値と予定画像記憶領域E(1,1)の値が同じであり、残り回数記憶領域B(1,1)の値が０ではないため、ステップＳＥ７〜ステップＳＥ９の処理を行う。即ち、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１５Ｖの電圧が印加されることとなる。この後コントローラー５は、２４フレーム目までは、画素P(1,1)の画素電極１０１ｄについて、電圧Ｖｃｏｍに対して＋１５Ｖの電圧を印加する。
【００９８】
このように、画素を黒に書き換えている最中に白に書き換える動作が繰り返されても、画素電極１０１ｄに印加する電圧を制御し、共通電極層１０３ｂに対してプラスの電圧が印加された回数と、共通電極層１０３ｂに対してマイナスの電圧が印加された回数との間に大きな偏りが生じないため、画素１１０の劣化を抑えることができる。
【００９９】
［電子機器］
次に、上述した実施形態に係る電気光学装置１を適用した電子機器の例について説明する。図２１は、当該電気光学装置１を用いた電子ブックリーダーの外観を示した図である。電子ブックリーダー２０００は、板状のフレーム２００１と、ボタン９Ａ〜９Ｆと、上述した実施形態に係る電気光学装置１、制御部２、ＶＲＡＭ３およびＲＡＭ４を備えている。電子ブックリーダー２０００においては表示領域１００が露出している。電子ブックリーダー２０００においては、電子書籍の内容が表示領域１００に表示され、ボタン９Ａ〜９Ｆを操作することにより電子書籍のページがめくられる。
なお、このほかにも、上述した実施形態に係る電気光学装置１が適用可能な電子機器としては、時計や、電子ペーパー、電子手帳、電卓、携帯電話機等などが挙げられる。
【０１００】
［変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。
【０１０１】
本発明においては、画素を書き換える時の電圧印加回数を画素１１０周辺の温度に応じて変更してもよい。例えば、温度が高い場合には電圧印加回数を少なくし、温度が低い場合には電圧印加回数を多くしてもよい。また、画素を書き換える時の電圧印加回数を温度に応じて変更した場合、第１実施形態のステップＳＡ８、ステップＳＣ６、ステップＳＤ５などの判断処理で使用する値も、温度に応じて変更してもよい。また、画素を書き換える時の電圧印加回数を温度に応じて変更した場合、第２実施形態のステップＳＡ８、ステップＳＡ１１、ステップＳＥ４、ステップＳＤ５などの判断処理で使用する値も、温度に応じて変更してもよい。
【０１０２】
本発明においては、電気泳動粒子の素材により、例えば、黒から白への電圧印加回数が３であり、白から黒への電圧印加回数が５というように、黒から白への電圧印加回数より白から黒への電圧印加回数の方が多い場合も生じえる。
この場合、第１実施形態では図７〜１０の処理に替えて、図２２〜図２５の処理を行う。
図２２の処理においては、ステップＳＡ７ＡでバッファA(i,j)の値が５（白）であればステップＳＡ５へ移行し、値が０（黒）であればステップＳＡ８Ａへ移行する。また、ステップＳＡ８Ａにおいては、回数差記憶領域D(i,j)の値が４以上であればステップＳＡ９へ移行し、回数差記憶領域D(i,j)の値が４未満であればステップＳＡ５へ移行する。
また、図２３の処理においては、ステップＳＢ３ＡでバッファA(i,j)の値が５（白）であればステップＳＢ４Ａへ移行し、０（黒）であればステップＳＢ５Ａへ移行する。なお、ステップＳＢ４Ａでは図２４の処理が行われ、ステップＳＢ５Ａでは図２５の処理が行われる。
また、図２４の処理においては、ステップＳＣ３Ａではｊ列目のデータ線を電圧Ｖｃｏｍに対して−１５Ｖとし、ステップＳＣ４Ａで回数差記憶領域D(i,j)の値をデクリメントする。また、図２４の処理においては、ステップＳＣ６Ａで回数差記憶領域D(i,j)の値が０を超えているか判断し、０を超えていればステップＳＣ３Ａへ移行し、０以下であれば図２４の処理を終了するようにする。
また、図２５の処理においては、ステップＳＤ２Ａでｊ列目のデータ線を電圧Ｖｃｏｍに対して−１５Ｖとし、ステップＳＤ３Ａで回数差記憶領域D(i,j)の値をデクリメントし、ステップＳＤ５Ａで回数差記憶領域D(i,j)の値が０であればステップＳＤ６へ移行し、値が５であれば図２５の処理を終了する。また、図２５の処理においては、ステップＳＤ９Ａではｊ列目のデータ線を電圧Ｖｃｏｍに対して＋１５Ｖとし、ステップＳＤ１０Ａで回数差記憶領域D(i,j)の値をインクリメントする。
この構成によれば、画素を白に書き換えている最中に黒に書き換える動作が繰り返されても、画素電極１０１ｄに印加する電圧を制御し、共通電極層１０３ｂに対してプラスの電圧が印加された回数と、共通電極層１０３ｂに対してマイナスの電圧が印加された回数との間に大きな偏りが生じないため、画素１１０の劣化を抑えることができる。
【０１０３】
上述した実施形態においては、電気光学装置として電気泳動層１０２を有するものを例に説明したが、これに限定する趣旨ではない。電気光学装置は、画素の表示状態を第１表示状態から第２表示状態へ変化させるための書き込みが、電圧を複数回印加する書き込み動作によって行われるものであればどのようなものであってもよく、例えば電子粉流体を用いた電気光学装置であってもよい。
【符号の説明】
【０１０４】
１…電気光学装置、２…制御部、３…ＶＲＡＭ、４…ＲＡＭ、５…コントローラー、９Ａ〜９Ｆ…ボタン、１０…表示部、１００…表示領域、１０１…第１基板、１０１ａ…基板、１０１ｂ…接着層、１０１ｃ…回路層、１０１ｄ…画素電極、１０２…電気泳動層、１０２ａ…マイクロカプセル、１０２ｂ…バインダー、１０３…第２基板、１０３ａ…フィルム、１０３ｂ…共通電極層、１１０…画素、１１０ａ…ＴＦＴ、１１０ｂ…表示素子、１１０ｃ…補助容量、１１２…走査線、１１４…データ線、５０１…回数差算出部、５０２…電圧制御部、５０３…印加回数決定部、２０００…電子ブックリーダー、２００１…フレーム、A(i,j)…バッファ、Ｂ，B(i,j)…残り回数記憶領域、Ｃ，C(i,j)…階調値記憶領域、Ｄ，D(i,j)…回数差記憶領域、Ｅ，E(i,j)…予定画像記憶領域
【図１】
2012237951.tif 000003
【図２】
2012237951.tif 000004
【図３】
2012237951.tif 000005
【図４】
2012237951.tif 000006
【図５】
2012237951.tif 000007
【図６】
2012237951.tif 000008
【図７】
2012237951.tif 000009
【図８】
2012237951.tif 000010
【図９】
2012237951.tif 000011
【図１０】
2012237951.tif 000012
【図１１】
2012237951.tif 000013
【図１２】
2012237951.tif 000014
【図１３】
2012237951.tif 000015
【図１４】
2012237951.tif 000016
【図１５】
2012237951.tif 000017
【図１６】
2012237951.tif 000018
【図１７】
2012237951.tif 000019
【図１８】
2012237951.tif 000020
【図１９】
2012237951.tif 000021
【図２０】
2012237951.tif 000022
【図２１】
2012237951.tif 000023
【図２２】
2012237951.tif 000024
【図２３】
2012237951.tif 000025
【図２４】
2012237951.tif 000026
【図２５】
2012237951.tif 000027