(57)【要約】【課題】表示に寄与する画素とダミー画素との境界での表示上の不具合を抑える。【解決手段】平面視で表示に寄与する画素電極１１８ａを囲むように、かつ、隣り合うように設けられた画素電極１１８ｂと、平面視で画素電極１１８ｂの外側に設けられた画素電極１１８ｃと、画素電極１１８ａ、１１８ｂ、１１８ｃに対して、断面視で対向側とは反対側に設けられ、平面視で画素電極１１８ａに対応する画素の遮光率よりも、画素電極１１８ｂ、１１８ｃに対応する画素での遮光率を大きくさせるシールド電極７２とを有し、画素電極１１８ａの各々に対し、表示画像に応じた電圧をそれぞれ印加し、画素電極１１８ｂの各々に、当該画素電極１１８ａに隣り合う画素電極１１８ａと同じ電圧をそれぞれ印加し、画素電極１１８ｃに、液晶１０５を不透過とする電圧を印加する。【選択図】図１６
2012123303.tif 000002
【特許請求の範囲】
【請求項１】
表示領域と該表示領域を囲む周辺領域を備え、前記領域のそれぞれに複数の画素を備える素子基板と、
前記素子基板に対向配置される対向基板と、
前記素子基板と前記対向基板との間隙に挟持される液晶と、
前記複数の画素を駆動する駆動回路と、
前記周辺領域の画素と平面視で重畳する位置に設けられる遮光部と
を具備し、
前記素子基板は、
前記表示領域の画素に対応して設けられる第１画素電極と、
前記周辺領域の画素に対応して設けられ、前記第１画素電極に隣り合う位置に配置される第２画素電極と、
前記周辺領域の画素に対応して設けられ、前記第１画素電極との間に前記第２画素電極を介して配置される第３画素電極と、
を有し、
前記対向基板は、
所定の電圧が印加されるコモン電極を有し、
前記駆動回路は、
前記第１画素電極に、前記液晶を表示画像に応じた透過率にする電圧を印加し、
前記第２画素電極に、当該第２画素電極に隣り合う位置に配置される前記第１画素電極と同じ電圧を印加し、
前記第３画素電極に、前記液晶を黒表示とする電圧を印加する
ことを特徴とする電気光学装置。
【請求項２】
前記遮光部は、
前記素子基板に設けられ、前記第２画素電極および前記第３画素電極と平面視で重畳する位置に配置され、走査線またはデータ線と同層に形成される遮光層を有する
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記遮光部は、
前記素子基板に設けられ、前記第２画素電極および前記第３画素電極と平面視で重畳する位置に配置され、容量配線と同層に形成される遮光層を有する
ことを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記遮光部は、
前記対向基板に設けられ、前記第２画素電極および前記第３画素電極と平面視で重畳する位置に配置されるブラックマトリクスを有する
ことを特徴とする請求項１乃至３のいずれかに記載の電気光学装置。
【請求項５】
前記駆動回路は、
少なくとも前記第１画素電極に対応する第１画素および前記第２画素電極に対応する第２画素に対応する記憶領域を有するメモリーと、
前記第１画素に対応する映像データを記憶領域に格納させるとともに、
前記第２画素に対応する記憶領域に対し、当該第２画素に隣り合う位置に配置される第１画素に対応する映像データを格納させ、
前記記憶領域に格納される映像データを順次読み出す制御回路と、
を有し、
読み出した映像データに基づいた電圧を、前記第１画素電極および前記第２画素電極に印加する
ことを特徴とする請求項１乃至４のいずれかに記載の電気光学装置。
【請求項６】
前記液晶は、ノーマリーブラックモードである
ことを特徴とする請求項１乃至５のいずれかに記載の電気光学装置。
【請求項７】
表示領域と該表示領域を囲む周辺領域を備え、前記領域のそれぞれに複数の画素を備える素子基板と、
前記素子基板に対向配置される対向基板と、
前記素子基板と前記対向基板との間隙に挟持される液晶と、
前記複数の画素を駆動する駆動回路と、
前記周辺領域の画素を平面視で重畳する位置に配置される遮光部と
を具備し、
前記素子基板は、
前記表示領域の画素に対応して設けられる第１画素電極と、
前記周辺領域の画素に対応して設けられ、前記第１画素電極に隣り合う位置に配置される第２画素電極と、
前記周辺領域の画素に対応して設けられ、前記第１画素電極との間に前記第２画素電極を介して配置される第３画素電極とを有し、
前記対向基板は、所定の電圧が印加されるコモン電極をする電気光学装置の駆動方法であって、
前記コモン電極に、所定の電圧を印加し、
前記第１画素電極に、前記液晶を表示画像に応じた透過率にする電圧を印加し、
前記第２画素電極に、当該第２画素電極に隣り合う位置に配置される前記第１画素電極と同じ電圧を印加し、
前記第３画素電極に、前記液晶を黒表示とする電圧を印加する
ことを特徴とする電気光学装置の駆動方法。
【請求項８】
請求項１乃至６のいずれかに記載の電気光学装置を有する
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に表示領域の縁端部での表示の不具合を抑える技術に関する。
【背景技術】
【０００２】
電気光学装置、例えば液晶パネルは、一対の素子基板と対向基板とが一定の間隙を保って貼り合わせられるとともに、この間隙に液晶が挟持された構成となっている。素子基板において、対向基板に対向する面には画素電極が画素毎にマトリクス状に配列する一方、対向基板において、素子基板に対向する面には、コモン電極が、すべての画素電極に対向するように設けられている。
このように画素がマトリクス状に配列する液晶パネルでは、表示に寄与する画素が配列する表示領域の光学特性を均一化するために、当該表示領域を囲む周辺領域に、表示に寄与しないダミー画素を設ける技術が提案されている（特許文献１参照）。さらに、表示領域の縁端部付近で光が漏れるような表示上の不具合を防止するために、ダミー画素の画素電極に対し、表示領域の画素電極のうち、当該ダミー画素電極に隣り合う画素電極と同じ電圧を印加する技術も提案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２４１７７８号公報（図１参照）
【特許文献２】特開２０１０−２１０７３４号公報（図５参照）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記技術においても、表示領域の縁端部付近、すなわち表示領域の内側と外側との境界との境界で光が漏れてくるような表示上の不具合が依然として発生する、という問題があった。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、表示領域の縁端部付近での表示上の不具合を、小さく抑えることが可能な技術を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る電気光学装置にあっては、表示領域と該表示領域を囲む周辺領域を備え、前記領域のそれぞれに複数の画素を備える素子基板と、前記素子基板に対向配置される対向基板と、前記素子基板と前記対向基板との間隙に挟持される液晶と、前記複数の画素を駆動する駆動回路と、前記周辺領域の画素を平面視で重畳する位置に設けられる遮光部とを具備し、前記素子基板は、前記表示領域の画素に対応して設けられる第１画素電極と、前記周辺領域の画素に対応して設けられ、前記第１画素電極に隣り合う位置に配置される第２画素電極と、前記周辺領域の画素に対応して設けられ、前記第１画素電極との間に前記第２画素電極を介して配置される第３画素電極と、を有し、前記対向基板は、所定の電圧が印加されるコモン電極を有し、前記駆動回路は、前記第１画素電極に、前記液晶を表示画像に応じた透過率にする電圧を印加し、前記第２画素電極に、当該第２画素電極に隣り合う位置に配置される前記第１画素電極と同じ電圧を印加し、前記第３画素電極に、前記液晶を黒表示とする電圧を印加することを特徴とする。この構成によれば、横電界に起因するドメインの発生領域が第２画素電極と第３画素電極の境界まで移動するとともに、斜め方向から侵入した迷光が、素子基板側の遮光部によって遮蔽される。このため、迷光がドメイン発生部分を通過する際に散乱して観察側で視認されてしまうという現象を小さく抑えることが可能である。
【０００６】
この構成において、前記遮光部は、前記素子基板に設けられ、前記第２画素電極および前記第３画素電極と平面視で重畳する位置に配置され、走査線またはデータ線と同層に形成される遮光層を有することが好ましい。これによって、第２画素電極および第３画素電極が、走査線またはデータ線と同層に形成される遮光層で遮蔽することができる。また、遮光層を、走査線またはデータ線を形成するプロセスと、同じプロセスで形成することができるので、遮光層を形成するために新たなプロセスを追加する必要がない。
また、この構成において、前記遮光部は、さらに、前記素子基板に設けられ、前記第２画素電極および前記第３画素電極と平面視で重畳する位置に配置され、容量配線と同層に形成される遮光層を有することが好ましい。これによって、第２画素電極および第３画素電極が、容量配線と同層に形成される遮光層で遮蔽することができる。また、遮光層を、容量配線を形成するプロセスと、同じプロセスで形成することができるので、遮光層を形成するために新たなプロセスを追加する必要がない。又、容量配線を、遮光部の一部として兼用する構成としてもよい。
また、この構成において、前記遮光部は、前記対向基板に設けられ、前記第２画素電極および前記第３画素電極と平面視で重畳する位置に配置されるブラックマトリクスを有することが好ましい。これによって平面視したときに、第２画素および第３画素が対向基板側のブラックマトリクスによっても遮蔽される。
なお、遮光部として、ほかに上記走査線の一部や、走査線を構成するポリシリコン膜によって形成しても良いし、上記データの一部や、データ線を構成する導電層によって形成しても良い。いずれにしても、既存の導電層などの遮光性を有する層を用いて、上記遮光部を構成すれば、新たな製造プロセスを増やさなくて済む。
また、駆動回路としては、少なくとも前記第１画素電極に対応する第１画素および前記第２画素電極に対応する第２画素に対応する記憶領域を有するメモリーと、前記第１画素に対応する映像データを記憶領域に格納させるとともに、前記第２画素に対応する記憶領域に対し、当該第２画素に隣り合う位置に配置される第１画素に対応する映像データを格納させ、前記記憶領域に格納される映像データを順次読み出す制御回路と、を有し、読み出した映像データに基づいた電圧を、前記第１画素電極および前記第２画素電極に印加する構成が好ましい。この構成によれば、第２画素電極を、隣り合う第１画素電極に物理的に接続する構成と比較して、ノイズ等の影響が小さくて済む。
前記液晶は、ノーマリーブラックモードであることが好ましい。ノーマリーブラックモードであれば、液晶を不透過とさせる電圧として、コモン電極に印加される所定の電圧、または、それに近い電圧を用いることができる。
なお、本発明は、電気光学装置のほか、当該電気光学装置の駆動方法、さらには当該電気光学装置を含む電子機器としても概念することが可能である。このような電子機器としては、電気光学装置による光変調画像を拡大投射するプロジェクターが挙げられる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】液晶パネルの構成を示す図である。
【図３】液晶パネルにおける画素の等価回路を示す図である。
【図４】液晶パネルの領域を説明するための図である。
【図５】液晶パネルの対向基板に形成されるブラックマトリクスを示す図である。
【図６】液晶パネルにおける画素構成を示す平面図である。
【図７】液晶パネルにおける画素構成を示す平面図である。
【図８】液晶パネルにおける画素構成を示す平面図である。
【図９】液晶パネルにおける画素の断面構成を示す図である。
【図１０】メモリーにおける映像データの格納動作を示す図である。
【図１１】メモリーにおける映像データのコピー動作を示す図である。
【図１２】メモリーにおける映像データの読出動作を示す図である。
【図１３】映像データの供給および読出の関係を示すタイミングチャートである。
【図１４】走査線駆動回路の動作を示す図である。
【図１５】データ線駆動回路の動作を示す図である。
【図１６】実施形態の優位性を説明するための図である。
【図１７】液晶パネルを適用したプロジェクターの構成を示す図である。
【図１８】比較例の問題点を説明するための図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態について図面を参照して説明する。
この実施形態は、プロジェクターのライトバルブとして用いられる電気光学装置である。なお、以下の図においては、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
【０００９】
図１は、実施形態に係る電気光学装置の全体的な構成を示すブロック図である。この図に示されるように、電気光学装置１は、制御回路２、メモリー３、Ｄ／Ａ変換回路４および液晶パネル１００を含んだ構成となっている。
このうち、液晶パネル１００には、本実施形態にあっては４８０行プラス４行の計４８４行の走査線１１２が図において行（Ｘ）方向に沿って設けられる一方、６４０列プラス４列の計６４４列のデータ線１１４が、列（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。画素１１０は、４８４行の走査線１１２と６４４列のデータ線１１４との交差に対応して、それぞれ配列している。したがって、本実施形態では、画素１１０が縦４８４行×横６４４列でマトリクス状に配列することになるが、この配列に限定する趣旨ではない。
【００１０】
画素１１０のマトリクス配列について詳細については後述するが、外側２周分の画素１１０は、表示に寄与しないダミー画素である。なお、本実施形態においてダミー画素は、表示に寄与する表示画素と比較して、構造的な相違はあるが、電気的な構成についてみれば特別な相違はないので、特記しない限り、区別しないことにする。
また、本実施形態にあっては、走査線１１２および画素１１０の行を区別するために、図１において上から順に、ａ行目、ｂ行目、１行目、２行目、…、４８０行目、ｃ行目、ｄ行目と呼ぶことにし、同様にデータ線１１４および画素１１０の列を区別するために、図１において左から順に、Ａ列目、Ｂ列目、１列目、２列目、…、６４０列目、Ｃ列目、Ｄ列目と呼ぶことにする。
【００１１】
液晶パネル１００は、マトリクス状に画素１１０が配列する領域の周辺に走査線駆動回路１３０およびデータ線駆動回路１４０が形成された周辺回路内蔵型となっている。このうち、走査線駆動回路１３０は、ａ、ｂ、１、２、…、４８０、ｃ、ｄ行目の走査線１１２にそれぞれ走査信号Ｇa、Ｇb、Ｇ1、Ｇ2、…、Ｇ480、Ｇc、Ｇdを供給するものである。詳細には、走査線駆動回路１３０は、制御回路２から供給されるスタートパルスＤyをクロック信号Ｃlyにしたがって順次転送するとともに、そのパルス幅を狭めて、順次排他的にＨレベルとなる走査信号を各行にそれぞれ供給する。
【００１２】
データ線駆動回路１４０は、サンプリング信号出力回路１４２と、データ線１１４毎に設けられるＴＦＴ（Thin Film Transistor：薄膜トランジスター）１４４とを有する。
このうち、サンプリング信号出力回路１４２は、Ａ、Ｂ、１、２、…、６４０、Ｃ、Ｄ列目のデータ線１１４に対応して、それぞれサンプリング信号ＳA、ＳB、Ｓ1、Ｓ2、…、Ｓ640、ＳC、ＳDを供給するものである。詳細には、サンプリング信号出力回路１４２は、制御回路２から供給されるスタートパルスＤxをクロック信号Ｃlxにしたがって順次転送して、順次排他的にＨレベルとなるサンプリング信号を各列にそれぞれ供給する。
各列に設けられるＴＦＴ１４４は、そのソース電極が信号線１４６に接続され、そのドレイン電極が列に対応するデータ線１１４に接続され、そのゲート電極には、列に対応するサンプリング信号が供給される。
【００１３】
電気光学装置１には、映像データＤaが、図示省略した上位装置から垂直走査信号Ｖs、水平走査信号Ｈsおよびドットクロック信号Ｃlkに同期して供給される。この映像データＤaは、例えば８ビットのデジタルデータであり、画素１１０の濃淡（階調レベル）を最も暗い「０」から最も明るい「２５５」までの２５６階調で指定する。
メモリー３は、縦４８４行×横６４４列で配列する画素１１０に対応した記憶領域を有し、格納および読出が並列的に実行可能なデュアルポート型のＤＲＡＭ（Dynamic Random Access Memory）である。メモリー３の各記憶領域には、制御回路２による指示にしたがって、それぞれ画素１１０に対応した映像データＤaが格納される一方で、所定の期間経過した後、後述するコピー処理を経て、液晶パネル１００における書込走査に応じて映像データＤbとして読み出される構成となっている。
【００１４】
Ｄ／Ａ変換回路４は、読み出された映像データＤbを階調レベルに応じたアナログ電圧に変換するとともに、当該アナログ信号の電圧を、極性指示信号Ｐolによって指定された極性の電圧のデータ信号Ｖidに変換するものである。詳細には、Ｄ／Ａ変換回路４は、正極性が指示されていれば電圧Ｖcを基準として高位側電圧に変換する一方、負極性が指示されていれば電圧Ｖcを基準として低位側電圧に変換し、データ信号Ｖidとして信号線１４６に出力する。
なお、電圧Ｖcは、データ信号Ｖidの振幅中心電位であり、画素１１０への書込極性の基準であって、電源電圧ＶH、ＶLのほぼ中間電圧である（後述する図１４および図１５参照）。換言すれば、本実施形態では、データ信号について限っていえば電圧Ｖcよりも高位側を正極性とし、低位側を負極性としている。一方、電圧については、特に説明のない限り、電圧ＶL（＝Ｇnd）を基準とする。
また、データ信号の極性を反転する理由は、画素を交流駆動するためである。本実施形態にあっては、フレーム毎にすべての画素を極性反転させる面反転方式としている。
【００１５】
図２（Ａ）は、液晶パネル１００の構造を示す斜視図であり、図２（Ｂ）は、図２（Ａ）におけるＨ−ｈ線で破断した断面図である。
これらの図に示されるように、液晶パネル１００は、画素電極１１８が形成された素子基板１０１と、コモン電極１０８が設けられた対向基板１０２とが、スペーサー（図示省略）を含むシール材９０によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられ、この間隙に例えばＶＡ（Ve rtical Alignment）型の液晶１０５を挟持した構造になっている。
【００１６】
素子基板１０１および対向基板１０２には、それぞれガラスや石英などの光透過性を有する基板が用いられる。素子基板１０１にあっては、対向基板１０２よりも図２（Ａ）においてＹ方向のサイズが長いが、奥側（ｈ側）が揃えられているので、素子基板１０１の手前側（Ｈ側）の一辺が対向基板１０２から張り出している。この張り出した領域にＸ方向に沿って複数の端子１０７が設けられている。複数の端子１０７は、ＦＰＣ（Flexible Printed Circuits）基板に接続されて、制御回路２やＤ／Ａ変換回路４から各種信号や各種電圧、データ信号などが供給される。
【００１７】
素子基板１０１において対向基板１０２と対向する面には、画素電極１１８が形成されている。画素電極１１８の詳細については後述するが、ＩＴＯ（Indium Tin Oxide）などの透明性を有する導電層をパターニングしたものである。また、素子基板１０１において、画素電極１１８が配列する周辺には、データ線駆動回路１４０のほか、走査線駆動回路１３０が形成されている。なお、図２（Ｂ）では、Ｙ方向に沿ったＨ−ｈ線で破断したために、走査線駆動回路１３０が図示されていない。
一方、対向基板１０２において、素子基板１０１と対向する面に設けられたコモン電極１０８は、ＩＴＯなどの透明性を有するベタ状の導電層である。
【００１８】
対向基板１０２には、後述するようにブラックマトリクスが設けられるが、図２（Ｂ）では省略されている。また、シール材９０は、対向基板１０２の内縁に沿って額縁状に形成されるが、液晶１０５を注入するために、その一部が開口している。このため、液晶１０５の注入後に、その開口部分が封止材９２によって封止されている。さらに、素子基板１０１の対向面および対向基板１０２の対向面には、電圧無印加状態において液晶分子を基板面の法線方向に沿って配向させる配向膜がそれぞれ設けられるが、図２（Ｂ）では省略されている。
【００１９】
なお、実施形態においては、素子基板１０１に光透過性を有しない基板、例えばシリコン基板を用いて、液晶パネル１００を、いわゆるＬＣＯＳ（Liquid Crystal on Silicon）型として構成しても良い。ＬＣＯＳ型とする場合には、素子基板１０１に制御回路２、メモリー３およびＤ／Ａ変換回路４を、走査線駆動回路１３０およびデータ線駆動回路１４０とともに形成しても良い。
【００２０】
図３は、画素１１０の等価回路を示す図である。この図に示されるように、各画素１１０は、ｎチャネル型のＴＦＴ１１６と液晶素子１２０と補助容量１２５とを含む。各画素１１０については、上述したように表示に寄与するものであるか否かに拘わらず、電気的にみれば、互いに同一構成である。
ここで、ある行と、ある列とに着目したときに、着目行および着目列に対応する画素１１０については、ＴＦＴ１１６のゲート電極が着目行の走査線１１２に接続される一方、そのソース電極が着目列のデータ線１１４に接続され、そのドレイン電極が画素電極１１８と補助容量１２５の一端をなす中継電極６２に接続されている。
コモン電極１０８は、すべての画素１１０にわたって共通であって、本実施形態では電圧ＬＣcomに保たれている。
【００２１】
上述したように、液晶パネル１００は、素子基板１０１と対向基板１０２との間隙に液晶１０５を挟持した構造である。このため、液晶素子１２０は、素子基板１０１の対向面に形成された画素電極１１８と対向基板１０２の対向面に形成されたコモン電極１０８とで誘電体たる液晶１０５を挟持した構成になる。液晶１０５は、上述したようにＶＡ型であるから、本実施形態にあっては、電圧無印加状態で黒色となるノーマリーブラックモードに設定されている。
また、補助容量１２５の他端は容量電極１１５であり、すべての画素１１０に対して、後述するシールド電極（容量配線）７２を介して電圧ＬＣcomが共通に印加されている。このため、補助容量１２５は、画素１１０毎に液晶素子１２０に対して並列に接続されている。
【００２２】
図４は、本実施形態における画素の配列を説明するための平面図である。この図において四角枠で簡易的に示されているものが画素であり、上述したように縦４８４行×横６４４列でマトリクス状に配列している。
このうち、図においてａ、ｂ、ｃおよびｄ行を除いた１〜４８０行と、Ａ、Ｂ、ＣおよびＤ列を除いた１〜６４０列との交差に対応するものが、表示に寄与する表示画素（第１画素）である。
一方、ａ、ｂ、ｃおよびｄ行と、Ａ、Ｂ、ＣおよびＤ列との交差に対応するものが、表示に寄与しないダミー画素である。図において、枠状の仮想線２００は、表示に寄与する画素が配列する表示領域とダミー画素が配列するダミー領域（周辺領域）とを便宜的に区画するためのものであり、当該仮想線２００の内側が表示領域であり、仮想線２００の外側がダミー領域である。
本実施形態においてダミー画素は、さらに次の２種類に分けられる。詳細には、ダミー画素は、表示領域を囲み、かつ、表示画素に隣り合うもの、すなわち図において仮想線２００の外側で隣り合うもの（第２画素）と、それ以外のもの（第３画素）とである。図において、枠状の仮想線２０２は、２種類のダミー画素が配列する領域を便宜的に区画するためのものであり、当該仮想線２０２の内側であって仮想線２００の外側が第２画素の配列領域であり、仮想線２０２の外側が第３画素の配列領域である。
なお、表示画素も、２種類のダミー画素も、電気的な構成についてみれば相違はないので、区別しないときは画素１１０と表記するが、図４においては区別できるように、表示画素である第１画素については符号を１１０ａで表記し、ダミー画素のうち、第２画素については符号を１１０ｂで表記し、第３画素については符号を１１０ｃで表記している。
【００２３】
図５は、対向基板１０２に設けられるブラックマトリクスの位置関係を平面視で示す図である。
この図に示されるようにブラックマトリクス９４は、仮想線２００の内側の表示領域にあっては、画素同士の隙間を遮蔽するように格子状に設けられる。一方、ブラックマトリクス９４は、仮想線２００の外側のダミー領域にあっては、全面にわたって設けられる。
【００２４】
このような構成において、走査線駆動回路１３０が、ある走査線１１２への走査信号をＨレベルにすると、当該走査線１１２にゲート電極が接続されたＴＦＴ１１６がオン状態になって、画素電極１１８がデータ線１１４に電気的に接続された状態になる。このため、走査線１１２がＨレベルであるときに、データ線駆動回路１４０が、ＴＦＴ１４４をオンさせて、階調に応じた電圧のデータ信号を信号線１４６からデータ線１１４に順次サンプリングすると、当該データ信号は、オン状態になったＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフ状態になるが、画素電極１１８に印加された電圧は液晶素子１２０の容量性および補助容量１２５によって保持される。
走査線駆動回路１３０は、ａ、ｂ、１、２、…、４８０、ｃ、ｄ行目の順番で走査線１１２を選択するとともに、データ線駆動回路１４０が、選択された走査線１１２に位置する１行分の画素に対しデータ信号を、順次データ線にサンプリングして供給することによって、すべての液晶素子１２０に階調に応じた電圧が印加・保持される。この動作が１フレーム（１垂直走査期間）毎に繰り返される。
一方、液晶素子１２０では、画素電極１１８およびコモン電極１０８の間によって生じる電界の強さに応じて液晶１０５の分子配向状態が変化する。
【００２５】
図２（Ａ）または図２（Ｂ）において素子基板１０１の側から入射した光は、画素電極１１８、液晶１０５およびコモン電極１０８という経路を辿って、対向基板１０２の側に出射する。このときに液晶素子１２０に入射する光量に対して出射する光量の比率、すなわち透過率は、液晶素子１２０に印加・保持された電圧が高くなるにつれて、大きくなる。このように液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、表示領域に属する１〜４８０行と１〜６４０列との交差に対応する液晶素子１２０が、表示すべき画像の最小単位である画素として機能することになる。なお、ダミー領域に属する画素の液晶素子１２０は、ブラックマトリクス９４によって遮蔽されているので、透過率が変化しても表示にはなんら寄与しない。
【００２６】
続いて、素子基板１０１において画素の構造について説明する。図６〜図８は、画素の構成を示す平面図であって、仮想線２００の右側が表示領域の表示画素を示し、仮想線２００の左側がダミー領域のダミー画素を示している。また、図９は、図６〜図８のＪ−ｊ線で破断した画素の部分断面図である。
なお、図６〜図８では、素子基板１０１を対向面から平面視したときの導電膜（層）の構造を説明するために、層間絶縁膜など非導電膜の図示を省略している。また、図６は、素子構造のうちデータ線層までを、図７は、シールド電極層を、図８は、画素電極層を、それぞれ示している。
【００２７】
まず、図９に示されるように、素子基板１０１の基材である基板１１には、下地絶縁膜４０が設けられ、さらに下地絶縁膜４０にポリシリコンからなる半導体層３０が設けられている。半導体層３０の表面は、熱酸化による絶縁膜３２で覆われている。半導体層３０の平面形状については、図６において縦方向に、すなわち、後に形成されるデータ線１１４が延在する方向に、長手が延在する矩形に形成されている。
ポリシリコン膜のパターニングによって走査線１１２と第１遮光膜（層）８１とが形成されている。このうち、走査線１１２は、図６において横方向に延在するとともに、矩形に形成された半導体層３０の中央部で直行するように配設されている。この結果、走査線１１２のうち、半導体層３０に重なる部分がゲート電極として機能する。一方、半導体層３０のうち、図６および図９に示されるように、走査線１１２と重なる部分がチャネル領域３０ａになる。
第１遮光膜８１は、図６に示されるようにダミー画素に設けられ、表示画素の開口部分に相当する領域を遮光するように、ポリシリコン膜を矩形状にパターニングしたものである。
【００２８】
半導体層３０のうち、チャネル領域３０ａに対し図９において左側（図６では下側）がソース領域３０ｓであり、図９において右側（図６では上側）がドレイン領域３０ｄである。このうち、ソース領域３０ｓは、絶縁膜３２および第１層間絶縁膜４１をそれぞれ開孔するコンタクトホール（ビア）５１を介して中継電極６１に接続されている。ドレイン領域３０ｄも同様に、絶縁膜３２および第１層間絶縁膜４１をそれぞれ開孔するコンタクトホール５２を介して中継電極６２に接続されている。
【００２９】
中継電極６１、６２は、第１層間絶縁膜４１に成膜された導電性のポリシリコン膜をそれぞれパターニングしたものである。このうち、中継電極６１の平面形状については、コンタクトホール５１よりも一回り大きい程度であり、上層に位置するデータ線１１４からの分岐部分に隠れてしまうので、図６では省略されている。一方、中継電極６２については、半導体層３０の一部を覆うように図６において縦方向に延在する部分と、走査線１１２を覆うように横方向に延在する部分とを併せた略Ｔ字形状となっている。
図９において第１層間絶縁膜４１または中継電極６１、６２を覆うように誘電体層３４が成膜されている。なお、誘電体層３４は、例えばシリコン酸化膜である。
【００３０】
データ線１１４、容量電極１１５および第２遮光膜（層）８２は、誘電体層３４を覆うように形成された導電性の二層膜をパターニングしたものである。詳細には、データ線１１４、容量電極１１５および第２遮光膜８２は、下層として成膜された導電性のポリシリコン膜と、上層として成膜されたアルミニウム膜との二層膜（データ線層２１）をパターニングしたものである。
ここで、「下層（上層）」とは、製造プロセスで先（後）に形成される層、または、対向面から遠い（近い）層を指す概念である。
データ線１１４については、図６において半導体層３０の左隣に、走査線１１２と直交する縦方向に延在するとともに、半導体層３０におけるソース領域３０ｓ（中継電極６１）に向かって分岐するように形成されて、誘電体層３４を開孔するコンタクトホール５０を介して中継電極６１に接続されている。したがって、データ線１１４は、中継電極６１を介してソース領域３０ｓに接続されることになる。
容量電極１１５については、中継電極６２を覆うように略Ｔ字形状となっているが、ドレイン領域３０ｄに繋がるコンタクトホール５３を避けるために、その一部が切り欠かれた形状になっている。
第２遮光膜８２は、図６に示されるようにダミー画素に設けられ、表示画素の開口部分に相当する領域を遮光するように、かつ、データ線１１４および容量電極１１５に干渉しないように、平面視で第１遮光膜８１に重なるようにほぼ同形状にパターニングされている。
【００３１】
図９において、データ線１１４、容量電極１１５または誘電体層３４を覆うように第２層間絶縁膜４２が形成されている。中継電極７１およびシールド電極７２は、第２層間絶縁膜４２を覆うように形成された導電性の二層膜をパターニングしたものである。詳細には、中継電極７１およびシールド電極７２は、下層として成膜されたアルミニウム膜と、上層として成膜された窒化チタン膜との二層膜（シールド電極層２２）をパターニングしたものである。
中継電極７１は、誘電体層３４および第２層間絶縁膜４２をそれぞれ開孔するコンタクトホール５３を介して中継電極６２に接続されている。また、シールド電極７２については、第２層間絶縁膜４２を開孔するコンタクトホール５４を介して容量電極１１５に接続されている。
中継電極７１の平面形状については、平面視したときに図７に示されるように、走査線１１２の上方で、画素毎に島状に形成されている。
シールド電極７２の平面形状については、平面視したときに図７に示されるように、表示画素にあっては、データ線１１４および半導体層３０を覆うように縦方向に延在し、かつ、走査線１１２の上方で右横方向に突出するように、形成されている。一方、シールド電極７２は、ダミー画素にあっては、同層の中継電極７１を囲むように非接触となる部分が確保されている以外、ほぼ全面を覆うよう形成されている。
【００３２】
図９において、中継電極７１、シールド電極７２または第２層間絶縁膜４２を覆うように第３層間絶縁膜４３が形成されている。画素電極１１８は、第３層間絶縁膜４３を覆うように形成されたＩＴＯ膜（画素電極層２３）をパターニングしたものであり、第３層間絶縁膜４３を開孔するコンタクトホール５５を介して中継電極７１に接続されている。したがって、画素電極１１８は、中継電極７１および中継電極６２を順次介してドレイン領域３０ｄに接続されることになる。
画素電極１１８の平面形状については、図８に示されるように、ほぼ正方形であり、その配置については、正方形の各辺が、平面視したときに同図において破線で示された走査線１１２およびデータ線１１４の内側に含まれるような位置関係にある。
【００３３】
当該画素電極１１８または第３層間絶縁膜４３を覆うように、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）を原料とした化学気相成長によってシリコン酸化膜が形成される。このとき、シリコン酸化膜は、画素電極１１８の表面にも形成されるが、ＣＭＰ（Chemical Mechanical Polishing）処理で削り落とされるので、結果的に絶縁材としてのシリコン酸化膜３６が、図９に示されるように、隣り合う画素電極１１８同士の隙間部分だけに残る。この処理によって、素子基板１０１における表示領域およびダミー領域の対向面が平坦化される。
そして、平坦化された表面に、無機材料からなる配向膜３８が形成される。この配向膜３８は、詳細には図示省略するが、例えばシリコン酸化物の斜法蒸着によって、複数の微小な柱状構造体を同一方向に傾斜した状態で気相成長させたものである。
【００３４】
図７において縦方向に列毎に延在するシールド電極７２は、特に図示しないが、表示領域の外側まで引き出されて共通接続されるとともに、端子１０７を介して、コモン電極１０８と同じ電圧ＬＣcomが印加される。このため、表示領域において、データ線１１４がデータ信号の供給により電圧変動しても、画素電極１１８では、特にオフ状態のＴＦＴ１１６に係る画素電極１１８では、容量カップリングによる電位変動が抑えられる。
また、補助容量１２５は、中継電極６２と誘電体層３４と容量電極１１５との積層構造によって構成される。容量電極１１５は、画素毎に個別の島状に形成されるが、コンタクトホール５４を介してシールド電極７２に共通接続されるので、各画素にわたって電圧ＬＣcomが印加される。
したがって、等価回路でみれば、表示画素もダミー画素も上述した図３に示したように同一である。ただし、構造的にみれば平面視したときに、表示画素については、画素電極１１８の中央部分でほぼ正方形状の開口部分を有しているのに対して、ダミー画素については、表示画素の開口部分が第１遮光膜８１、第２遮光膜８２およびシールド電極７２によってほぼ遮光されている。
【００３５】
次に、上述した電気光学装置１の動作について説明する。まず、メモリー３への格納動作について説明する。
映像データＤaは、図１３（Ａ）に示されるように、垂直走査信号Ｖsおよび水平走査信号Ｈsに同期して上位装置から供給される。詳細には、１行１列〜１行６４０列、２行１列〜２行６４０列、３行１列〜３行６４０列、…、４８０行１列〜４８０行６４０列という順番で、同図で省略したドットクロック信号Ｃlkに同期して画素毎に供給される。
メモリー３は、図１０に示されるように、縦４８４行×横６４４列で配列する画素１１０に対応した記憶領域を有する。制御回路２は、上位装置から供給された映像データＤaを、メモリー３の記憶領域のうち、表示画素に対応する領域に順番に格納させる。
なお、図４においてダミー画素のうち第３画素１１０ｃに対応する記憶領域には、ずなわちａ行およびｄ行とＡ列およびＤ列との交差に対応する画素に対応する記憶領域には、透過率が最低の黒レベルを指定する映像データがダミーとして格納される。
【００３６】
制御回路２は、４８０行６４０列の画素に対応する映像データＤaをメモリー３に格納すると、次のフレームの映像データＤaが供給されるまでの帰線期間において次のようなコピー処理を実行する。詳細には、制御回路２は、図１１に示されるように、表示領域のうち最外周の表示画素、すなわち仮想線２００の内側で隣接する表示画素に対応する映像データをすべて読み出し、同じ記憶領域にそれぞれ再度格納するとともに、当該表示画素に隣り合うダミー画素の記憶領域にもそれぞれ格納させる。これにより、例えば１行４列の表示画素に対応する映像データは、同じ１行４列の記憶領域に再度格納されるとともに、図において上側で隣り合うｂ行４列のダミー画素の記憶領域にも格納される。表示領域の四隅に対応する表示画素は、３つのダミー画素に隣り合うと言えるので、本実施形態では、例えば１行６４０列の表示画素に対応する映像データは、図において上側で隣り合うｂ行６４０列、右側で隣り合う１行Ｃ列、および  斜め右上で隣り合うｂ行Ｃ列のダミー画素の記憶領域にもそれぞれ格納される。
このようなコピー処理によって、表示領域のうち最外周の表示画素に対応する映像データは、当該表示画素に隣り合うダミー画素の記憶領域に複写されることになる。
なお、メモリー３としてＤＲＡＭのように破壊読み出し型ではなく、非破壊型を用いる場合には、コピーのために読み出した映像データを再度同じ記憶領域に格納する必要はない。
【００３７】
コピー処理後、次フレームの映像データＤaが上位装置から供給開始されるまでに、制御回路２は、メモリー３から映像データＤbの順次読み出しを開始させる。
なお、映像データＤaの格納先となる記憶領域については、表示画素に対応するもののみが対象であったが、映像データＤbの読出元となる記憶領域について、図１２に示されるように、表示画素およびダミー画素に対応するもののすべてが対象となる。
このため、映像データＤbは、図１３（Ｂ）に示されるように、ａ行目、ｂ行目、１行目、２行目、…、４７９行目、４８０行目、ｃ行目、ｄ行目という順番で読み出される。さらに各行については、Ａ列、Ｂ列、１列、２列、…、６３９列、６４０列、Ｃ列、Ｄ列という順番で、図１３では省略されているがクロック信号Ｃlxに同期して画素毎に読み出される。
なお、図１３に示されるように、映像データＤaの供給によって規定されるフレーム（供給系）と、映像データＤbの読出によって規定されるフレーム（パネル系）とは、厳密には同一ではなく、映像データＤaの供給を規定するフレームに対して、映像データＤbの読出を規定するフレームが遅延した関係になる。ただし、期間長そのものは、いずれも１６．７ミリ秒で共通である（垂直走査周波数が６０Ｈｚの場合）。
【００３８】
このような映像データＤaの読み出しに際し、制御回路２は、メモリー３から１フレーム分の映像データＤaの読み出し開始タイミングにスタートパルスＤyを出力するとともに、１行分の映像データＤaを読み出す毎にクロック信号Ｃlyの論理レベルを反転させて、それぞれ走査線駆動回路１３０に供給する。
【００３９】
図１４は、走査線駆動回路１３０によって出力される走査信号Ｇa、Ｇb、Ｇ1、Ｇ2、…、Ｇ480、Ｇc、Ｇdの波形を示す図である。走査線駆動回路１３０では、スタートパルスＤyがクロック信号Ｃlyにしたがって順次転送されるとともに、そのパルス幅が狭められ、走査信号として出力されるので、この図に示されるように走査信号Ｇa、Ｇb、Ｇ1、Ｇ2、…、Ｇ480、Ｇc、Ｇdは、水平走査期間（Ｈ）ずつ順次遅延して排他的にＨレベルになる。
また、図において、走査信号のＨレベルは電圧ＶHであり、Ｌレベルが電圧ＶLである。本実施形態において、Ｌレベルに相当する電圧ＶLは、上述したように実際には接地電位Ｇndであって電圧ゼロであり、電圧基準となっている。
本実施形態では面反転方式としているので、極性指示信号Ｐolの論理レベルは１フレーム毎に反転している。ここで、極性指示信号ＰolがＨレベルであって正極性書込が指定されている期間を、便宜的にｎフレームと呼び、極性指示信号ＰolがＬレベルであって負極性書込が指定されている期間を、便宜的に（ｎ＋１）フレームと呼ぶことにする。
なお、表示領域を含む１行目から４８０行目までを一般化して説明するために、符号ｉ（ｉは１から４８０までの整数）を用いる。走査信号Ｇiは、ｉ行目の走査線１１２に供給される走査信号である。
【００４０】
また、映像データＤaの読み出しに際し、制御回路２は、メモリー３から１行分の映像データＤaの読み出し開始タイミングにスタートパルスＤxを出力するとともに、１画素分の映像データＤaを読み出す毎にクロック信号Ｃlxの論理レベルを反転させて、それぞれデータ線駆動回路１４０に供給する。
【００４１】
図１５は、データ線駆動回路１４０におけるサンプリング信号出力回路１４２によって出力されるサンプリング信号ＳA、ＳB、Ｓ1、Ｓ2、…、Ｓ640、ＳC、ＳDの波形を示す図である。サンプリング信号出力回路１４２では、スタートパルスＤxがクロック信号Ｃlxにしたがって順次転送されて、サンプリング信号として出力されるので、この図に示されるようにサンプリング信号ＳA、ＳB、Ｓ1、Ｓ2、…、Ｓ640、ＳC、ＳDは、メモリー３から１画素分の映像データＤbが読み出される期間、すなわちクロック信号Ｃl xの半周期ずつ順次遅延して排他的にＨレベルになる。
【００４２】
さて、メモリー３からは、パネル系のフレームの初めにおいて、図１２および図１３に示されるように、ａ行目に位置する１行分の映像データＤbが、Ａ列、Ｂ列、１列、２列、…、６４０列、Ｃ列、Ｄ列という順番で読み出される。ここで、ａ行の映像データＤbは、すべて黒レベルを指定する。
当該フレームが、極性指定信号Ｐolによって正極性が指定されたｎフレームであった場合、黒レベルを指定する映像データＤbは、Ｄ／Ａ変換回路４によって、すべて電圧Ｖb(+)のデータ信号Ｖidに変換されて信号線１４６に出力される。
ここで、ａ行Ａ列の映像データＤbがメモリー３から読み出されてデータ信号Ｖidとして信号線１４６に出力されているときに、サンプリング信号出力回路１４２は、サンプリング信号ＳAをＨレベルにして、Ａ列に対応するＴＦＴ１４４をオンさせる。これにより、信号線１４６に供給されたａ行Ａ列のデータ信号Ｖidは、Ａ列のデータ線１１４にサンプリングされる。
以降同様にして、ａ行目であって、Ｂ列、１列、２列、…、６４０列、Ｃ列、Ｄ列の映像データＤbがメモリー３から読み出されてデータ信号Ｖidとして信号線１４６に出力されるのに合わせて、サンプリング信号出力回路１４２が、サンプリング信号ＳB、Ｓ1、Ｓ2、…、Ｓ640、Ｓc、Ｓdを順にＨレベルにする。これによって、各列のＴＦＴ１４４が順にオンして、ａ行Ｂ列、ａ行１列、ａ行２列、…、ａ行６４０列、ａ行Ｃ列、ａ行Ｄ列のデータ信号ＶidがＢ列、１列、２列、…、６４０列、Ｃ列、Ｄ列のデータ線１１４に、それぞれサンプリングされる。
一方、メモリー３から、ａ行に位置する１行分の映像データＤbが読み出されている期間において、走査線駆動回路１３０は、図１４に示されるように、走査信号ＧaをＨレベルにさせて、ａ行目に位置する画素１１０におけるＴＦＴ１１６をオンさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、ａ行目の画素１１０における画素電極１１８にそれぞれ印加される。
ａ行目のデータ信号Ｖidは、すべて電圧Ｖb(+)であるので、ａ行目の画素１１０は、すべて黒状態になる。ただし、ａ行目は、ブラックマトリクス９４によって遮光されているので、電圧印加による黒状態が視認されることはない。
【００４３】
次に、メモリー３からは、ｂ行目に位置する１行分の映像データＤbが、同様にＡ列、Ｂ列、１列、２列、…、６４０列、Ｃ列、Ｄ列という順番で読み出されて、データ信号Ｖidに変換されて、Ａ列、Ｂ列、１列、２列、…、６４０列、Ｃ列、Ｄ列のデータ線１１４に、それぞれサンプリングされる。
メモリー３から、ｂ行目の映像データＤbが読み出されている期間において、走査線駆動回路１３０は、走査信号ＧbをＨレベルにさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、ｂ行目の画素１１０における画素電極１１８にそれぞれ印加される。
ここで、ｂ行目のうち、Ａ列およびＤ列のデータ信号Ｖidは、黒色に相当する電圧Ｖb(+)であるので、ｂ行Ａ列およびｂ行Ｄ列の画素１１０は黒状態になる。また、ｂ行目のうち、１列から６４０列までのデータ信号Ｖidは、次に出力が予定される１行目の１列から６４０列までのデータ信号Ｖidと同じ電圧である。このため、ｂ行１列〜ｂ行６４０列の画素電極１１８の各々には、それぞれ下側で隣り合う１行１列〜１行６４０列の画素電極１１８の各々に対して印加される予定の電圧と同じ電圧が印加される。
なお、ｂ行目のうち、Ｂ列のデータ信号Ｖidは、次の選択時に出力が予定される１行１列のデータ信号Ｖidと同じ電圧である。このため、ｂ行Ｂ列の画素電極１１８には、右斜め下側に位置する１行１列の画素電極１１８に印加される予定の電圧と同じ電圧が印加される。同様にｂ行目のうち、Ｃ列のデータ信号Ｖidは、次の選択時に出力が予定される１行６４０列のデータ信号Ｖidと同じ電圧である。このため、ｂ行Ｃ列の画素電極１１８には、左斜め下側に位置する１行６４０列の画素電極に印加される予定の電圧と同じ電圧が印加される。
【００４４】
続いてメモリー３からは、１行目に位置する１行分の映像データＤbが、同様にＡ列、Ｂ列、１列、２列、…、６４０列、Ｃ列、Ｄ列という順番で読み出されて、データ信号Ｖidによって変換され、各列のデータ線１１４に、それぞれサンプリングされる。
メモリー３から、１行目の映像データＤbが読み出されている期間において、走査線駆動回路１３０は、走査信号Ｇ1をＨレベルにさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、１行目の画素１１０における画素電極１１８にそれぞれ印加される。
ここで、１行目のうち、Ａ列およびＤ列のデータ信号Ｖidは、電圧Ｖb(+)であるので、１行Ａ列および１行Ｄ列の画素１１０は、黒状態になる。また、１行目のうち、１列から６４０列までのデータ信号Ｖidは、上位装置から供給された映像データＤaに基づく。このため、１行１列から１行６４０列までの画素１１０は、それぞれ映像データＤaで指定された階調レベルに対応した透過率になる。なお、１行目のうち、Ｂ列のデータ信号Ｖidは、右側で隣り合う１行１列のデータ信号Ｖidと同じ電圧であり、Ｃ列のデータ信号Ｖidは、左側で隣り合う１行６４０列のデータ信号Ｖidと同じ電圧である。
【００４５】
以降、２行目から４８０行目まで同様な動作が繰り返される。
ここで、１行目から４８０行目までを一般化して説明すると、ｉ行目の走査線１１２に供給される走査信号ＧiがＨレベルとなる期間に、データ信号Ｖidは、例えば図１５に示されるような波形になる。
すなわち、ｉ行Ａ列に対応したデータ信号Ｖidは、黒色に相当する電圧Ｖb(+)になり、ｉ行Ｂ列に対応したデータ信号Ｖidは、左隣に位置するｉ行１列の電圧と同じになる。また、ｉ行１列〜ｉ行６４０列までに対応するデータ信号Ｖidは、映像データＤaで指定された階調レベルに応じた電圧、すなわち正極性が指定されたｎフレームでは黒色に相当する電圧Ｖb(+)から白色に相当する電圧Ｖw(+)までの範囲であって、指定される階調レベルが高く（明るく）なるにつれて、電圧Ｖcよりも高位側の電圧になる。ｉ行Ｃ列に対応したデータ信号Ｖidは、右隣に位置するｉ行６４０列の電圧と同じになり、ｉ行Ｄ列に対応したデータ信号Ｖidは、黒色に相当する電圧Ｖb(+)になる。
これによって、ｉ行Ａ列およびｉ行Ｄ列の画素１１０は、黒状態になり、ｉ行１列からｉ行６４０列までの画素１１０は、それぞれ映像データＤaで指定された階調レベルに対応した透過率になる。また、ｉ行Ｂ列の画素電極１１８に電圧は、右側で隣り合うｉ行１列の画素電極１１８と同じ電圧が印加され、ｉ行Ｃ列の画素電極１１８には、左側で隣り合うｉ行６４０列の画素電極１１８と同じ電圧が印加される。
【００４６】
次にメモリー３からは、ｃ行目に位置する１行分の映像データＤbが、同様な列の順番で読み出されて、データ信号Ｖidに変換される。
ここで、ｃ行目のうち、Ａ列およびＤ列のデータ信号Ｖi dは、電圧Ｖb(+)であるので、ｃ行Ａ列およびｃ行Ｄ列の画素１１０は黒状態になる。また、ｃ行目のうち、１列から６４０列までのデータ信号Ｖidは、すでに出力された４８０行目の１列から６４０列までのデータ信号Ｖidと同じ電圧である。このため、ｃ行１列〜ｃ行６４０列の画素電極１１８の各々には、それぞれ上側で隣り合う４８０行１列〜４８０行６４０列の画素電極１１８の各々に対し前の選択時に印加された電圧と同じ電圧が印加される。
なお、ｃ行目のうち、Ｂ列のデータ信号Ｖidは、すでに出力された４８０行１列のデータ信号Ｖidと同じ電圧である。このため、ｃ行Ｂ列の画素電極１１８には、右斜め上側に位置する４８０行１列の画素電極に対し前の選択時に印加された電圧と同じ電圧が印加される。同様にｃ行目のうち、Ｃ列のデータ信号Ｖidは、すでに出力された４８０行６４０列のデータ信号Ｖidと同じ電圧である。このため、ｃ行Ｃ列の画素電極１１８には、左斜め上側に位置する４８０行６４０列の画素電極に対し前の選択時に印加された電圧と同じ電圧が印加される。
【００４７】
そして、メモリー３からは、ｄ行目に位置する１行分の映像データＤbが、同様な列の順番で読み出されて、データ信号Ｖidに変換される。ただし、ｄ行のデータ信号Ｖidは、すべて電圧Ｖb(+)であるので、ｄ行目の画素１１０は、すべて黒状態になる。
次の（ｎ＋１）フレームでは、極性指定信号ＰolがＬレベルになって書込極性が負極性に指定される以外、同様な動作となる。なお、負極性書込が指定される（ｎ＋１）フレームにおいてデータ信号Ｖidは、図１５に示されるように、黒色に相当する電圧Ｖb(-)から白色に相当する電圧Ｖw(-)までの範囲であって、指定される階調レベルが高く（明るく）なるにつれて、電圧Ｖcよりも低位側の電圧になる。
なお、制御回路２、メモリー３、Ｄ／Ａ変換回路４、走査線駆動回路１３０およびデータ線駆動回路１４０が表示画素の第１画素１１０ａや、ダミー画素の第２画素１１０ｂ、ダミー画素の第３画素１１０ｃにおける各画素電極に所定の電圧を印加する駆動回路として機能することになる。
【００４８】
次に、本実施形態に係る電気光学装置１による効果を説明する前に、本実施形態との比較対象となる比較例について図１８（Ａ）および図１８（Ｂ）を参照して説明する。このうち、図１８（Ａ）は、比較例に係る液晶パネルについて、表示領域とダミー領域との境界を含むように破断した部分断面図であり、図１８（Ｂ）は、比較例に係る液晶パネルにおいてドメインが発生する地点を説明するための図である。
まず、図１８（Ａ）に示されるように、比較例に係る液晶パネルにおいて、ダミー画素の画素構造は、表示領域の画素と比べ、観察側から平面視したときに対向基板１０２のブラックマトリクス９４によって遮蔽される点以外、ほぼ同一である。また、ダミー領域の画素電極１１８に対しては、液晶を不透過とさせる黒色に相当する電圧、例えば液晶がＶＡ型であってノーマリーブラックモードであれば、上述した電圧Ｖb(+)、Ｖb(-)が印加される。このため、ダミー画素での液晶分子は、同図に示されるようにほぼ基板垂直方向に配向する。したがって、ダミー画素は、ブラックマトリクス９４との相乗効果によって、表示領域を囲む黒色の額縁として機能する。
ここで、比較例に係る液晶パネルにおいて、例えば表示領域を白色表示にさせるために、表示領域の画素電極１１８ａに白色に相当する電圧を印加させると、黒色に相当する電圧が印加されたダミー領域の画素電極１１８ｂとで、大きな電位差が生じてしまう。このため、図において太線Ｅで示されるように、表示に寄与すべき縦電界を乱すように発生し、これによって図１８（Ｂ）に示されるように、ドメイン（液晶配向不良）が引き起こされる。
【００４９】
ところで、比較例に係る液晶パネルにおいて、素子基板１０１の側からの入射する光が、基板面に対して垂直方向成分のみであれば、走査線１１２や、データ線１１４、シールド電極７２（中継電極７１も含む）等の電極層によって遮光されるので、画素電極の隙間付近でドメインが発生しても、その影響は少ないはずである。
ただし実際には、素子基板側からの入射光には、図に示されるように斜め方向成分も含まれる。比較例に係る液晶パネルにおいて、ダミー画素も表示画素も構造的に同一であるので、斜め方向からの入射光（迷光）が侵入しやすい。また実際には、ドメインは、画素電極の隙間のみならず、液晶分子が連続的に配向する性質によって表示画素内に浸食するように発生する。
斜め方向の入射光が侵入してしまうと、ドメイン発生部分を通過する際の散乱によって、観察側で視認されてしまうことになる。具体的には、表示領域の縁端部において、白でも黒でもない、一種の光漏れのような現象が現れて、表示品位を低下させてしまう。
なお、ダミー画素はブラックマトリクス９４によって遮光されているので、ドメインが発生しても、その影響がほとんどない。
【００５０】
これに対して、本実施形態では  図１６（Ａ）において、仮想線２００の外側で隣接するダミー画素（第２画素）の画素電極１１８ｂには、当該ダミー画素と仮想線２００を挟んで隣り合う表示画素（第１画素）の画素電極１１８ａと同じ電圧が印加される。このため、画素電極１１８ｂと、表示領域の最外周に位置する表示画素の画素電極１１８ａとでは電位差が生じないので、この部分でドメインは発生しない。
本実施形態では、ダミー領域のうち、第２画素の画素電極１１８ｂと、それ以外の第３画素、すなわち黒色に相当する電圧が印加される画素電極１１８ｃとの間では、図において太線Ｅで示される横電界によってドメインが引き起こされる。換言すれば平面視で、図１６（Ｂ）に示されるように、外側の仮想線２０２の近傍領域でドメインが発生することにはなる。
ただし、本実施形態において、ダミー画素では、表示画素の開口部分に相当する領域が、走査線１１２と同層の第１遮光膜８１や、データ線１１４と同層の第２遮光膜８２、さらにはシールド電極７２によって覆われている。このため、本実施形態では、素子基板１０１を平面視したときに、ダミー画素の遮光率は、表示画素の遮光率よりも大きいので、斜め方向からの入射光が侵入しにくい。なお、ここでいう遮光率とは、素子基板１０１を平面視したときに、一画素の面積に対し、入射光（反射光）が第１遮光膜８１や、第２遮光膜８２、シールド電極７２などの遮光部によって観察側に出射することを阻止する部分の面積が占める割合をいう。
さらに、本実施形態では、ドメインの発生領域が平面視したときにブラックマトリクス９４で覆われている領域まで追い込まれている。したがって、本実施形態によれば、斜め方向から侵入した迷光が、ドメイン発生部分を通過する際に散乱して観察側で視認されてしまうという現象を、比較例と比べて十分に抑えることが可能となっている。
【００５１】
本発明は、上述した実施形態に限られず、次のような応用・変形が可能である。
例えば実施形態では、４８０行６４０列の映像データＤaをメモリー３に格納した後、一斉にコピー処理をして、次のフレームの映像データＤaが供給される前に、読み出しを開始させる構成としたが、複数行分格納するとともに、コピー処理を水平帰線期間毎に実行して、読み出しを開始させる構成としても良い。
このような構成によれば、メモリー３がフレームメモリーではなく、ラインメモリーで済むので記憶容量を減らすことが可能である。
【００５２】
仮想線２００の外側で隣接するダミー画素（第２画素）の画素電極１１８ｂを、当該ダミー画素と仮想線２００を挟んで隣り合う表示画素の画素電極１１８ａに、物理的に接続されるようにパターニングして、同じ電圧が印加される構成としても良い。また、仮想線２０２の外側に位置するダミー画素（第３画素）の画素電極１１８ｃ同士を、同様に物理的に接続されるようにパターニングして、黒色に相当する電圧が共通に印加される構成としても良い。このように構成すれば、ダミー走査線（ａ、ｂ、ｃ、ｄ行）やダミーデータ線（Ａ、Ｂ、Ｃ、Ｄ列）は不要になる。ただし、１行目と４８０行目の走査線１１２を駆動するときと、それ以外の走査線１１２を駆動するときとで負荷に差が生じる。同様に、最初の１列目と最終の６４０列目のデータ線１１４にデータ信号Ｖidをサンプリングするときと、それ以外のデータ線１１４にデータ信号Ｖidをサンプリングするときとで負荷に差が生じる。このため、ノイズ等の発生原因になり得る可能性が高くなる点に留意する必要がある。
【００５３】
実施形態では、ダミー画素の第２画素１１０ｂにおける画素電極、四隅に位置する画素における画素電極、例えばｂ行Ｂ列の画素における画素電極には、平面視で右斜め下の１行１列の画素電極に印加される電圧と同じ電圧を印加する構成とした。ここで仮に、ｂ行Ｂ列の画素電極には、黒色に相当する電圧を印加する構成にしても、右斜め下の１行１列の画素電極とによって生じる横電界は、平面視で左右または上下で隣り合う画素電極で生じる横電界と比較して、影響が小さいと考えられる。このため、ｂ行Ｂ列の画素電極には、黒色に相当する電圧を印加する構成としても良い。ｂ行Ｃ列、ｃ行Ｂ列およびｃ行Ｃ列の画素電極についても同様である。
【００５４】
上述した説明では、書込極性の基準とする電圧Ｖc、すなわちデータ信号の振幅中心電圧Ｖcと、コモン電極１０８に印加される電圧ＬＣcomとを同一にしているが、これは、ＴＦＴ１１６が理想的なスイッチとして機能する場合である。実際には、ＴＦＴ１１６のゲート・ドレイン間の寄生容量に起因して、オンからオフに状態変化するときにドレイン電極、すなわち画素電極１１８の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため、液晶素子１２０については交流駆動としなければならないが、コモン電極１０８への印加電圧ＬＣcomを書込極性の基準電圧Ｖcに一致させて交流駆動すると、プッシュダウンのために、負極性書込による液晶素子１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、書込極性の基準となる電圧Ｖcとコモン電極１０８の電圧ＬＣcomとを別々とするとともに、プッシュダウンの影響が相殺されるように、電圧Ｖcを、電圧ＬＣcomに対して高位側にオフセットして設定しても良い。
【００５５】
また、実施形態においては、ダミー画素のうち、表示領域の外側で１行（１列）によって囲むものを、第２画素とする構成としたが、２行（２列）以上としても良い。同様に、ダミー画素のうち第３画素を、第２画素の外側で、２行（２列）以上で囲むようにしても良い。
また、液晶素子１２０は、透過型に限られず、反射型であっても良い。さらに、液晶素子１２０は、ノーマリーブラックモードに限られず、例えばＴＮ方式として、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードとしても良い。
【００５６】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置１を適用した電子機器の一例として、プロジェクターを例にとって説明する。図１７は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００５７】
このプロジェクター２１００では、実施形態に係る電気光学装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。そして、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像データがそれぞれ上位回路から供給されて、各色に対応するデータ信号Ｖidに変換される構成となっている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した液晶パネル１００と同様であり、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像データに応じて駆動される。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００５８】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００５９】
なお、電子機器としては、図１７を参照して説明したプロジェクターの他、電子ビューファインダーや、リヤ・プロジェクション型のテレビジョン、ヘッドマウントディスプレイなどが挙げられる。
【符号の説明】
【００６０】
１…電気光学装置、２…制御回路、３…メモリー、７２…シールド電極、１００…液晶パネル、１０１…素子基板、１０２…対向基板、１０５…液晶、１０８…コモン電極、１１０…画素、１１６…ＴＦＴ、１１８、１１８ａ、１１８ｂ、１１８ｃ…画素電極、１２０…液晶素子、１３０…走査線駆動回路、１４０…データ線駆動回路、２１００…プロジェクター
【図１】
2012123303.tif 000003
【図２】
2012123303.tif 000004
【図３】
2012123303.tif 000005
【図４】
2012123303.tif 000006
【図５】
2012123303.tif 000007
【図６】
2012123303.tif 000008
【図７】
2012123303.tif 000009
【図８】
2012123303.tif 000010
【図９】
2012123303.tif 000011
【図１０】
2012123303.tif 000012
【図１１】
2012123303.tif 000013
【図１２】
2012123303.tif 000014
【図１３】
2012123303.tif 000015
【図１４】
2012123303.tif 000016
【図１５】
2012123303.tif 000017
【図１６】
2012123303.tif 000018
【図１７】
2012123303.tif 000019
【図１８】
2012123303.tif 000020