(57)【要約】【課題】到来時間差が大きく、レベル差が小さいマルチパス伝搬状況にも対処できるようにする。【解決手段】読出し処理回路４２は、ＲＡＭ４０内のＯＦＤＭ信号を、読出しタイミングを調整して順に増加遅延する２ｎ−１個の遅延ＯＦＤＭ信号として読み出す。各複素共役回路２４は、ｎ番目〜２ｎ−１番目の遅延ＯＦＤＭ信号を入力してその複素共役を出力する。各複素演算回路２６は、元のＯＦＤＭ信号及び１番目〜ｎ−１番目の遅延ＯＦＤＭ信号を入力し、他方、各複素共役回路２４からの出力信号を入力し、それらの複素掛算を行う。各移動平均処理回路２８は、ＧＩ長分の移動平均をとり、各ゲイン調整回路３０は、ゲイン調整し、加算回路３２は、各調整回路３０出力を加算し、フィルタ回路３４は、加算結果を平滑化する。制御回路４４は、遅延ＯＦＤＭ信号の各遅延時間と、各ゲイン調整回路３０のゲインと、フィルタ回路３４の帯域特性とを可変制御する。【選択図】図６
2012044414.tif 000002
【特許請求の範囲】
【請求項１】
１シンボル期間が有効シンボル期間と該有効シンボル期間の信号の一部が複写されたガード期間とからなるＯＦＤＭ（Orthogonal Frequency Division Multiplexing）信号から、順に遅延時間が増加する２ｎ−１個の遅延ＯＦＤＭ信号を生成する遅延信号生成手段と、
ｎ番目〜２ｎ−１番目の遅延ＯＦＤＭ信号をそれぞれ入力して、対応する複素共役を生成して出力するｎ個の複素共役手段と、
前記ＯＦＤＭ信号及び１番目〜ｎ−１番目の遅延ＯＦＤＭ信号をそれぞれ一方の入力として入力すると共に、前記ｎ個の複素共役手段からの出力信号をそれぞれ他方の入力として入力し、該２つの入力信号について複素掛算を行うｎ個の複素演算手段と、
前記ｎ個の複素演算手段の各々に対応して設けられ、対応する前記複素演算手段からの出力信号に対して、ガード期間長分の移動平均をとるｎ個の移動平均処理手段と、
前記ｎ個の移動平均処理手段からの出力信号を加算して加算結果を出力する加算手段と、
を含む相関器。
【請求項２】
前記ｎ個の移動平均処理手段と前記加算手段の間に、前記ｎ個の移動平均処理手段の各々に対応して設けられ、対応する前記移動平均処理手段からの出力信号に対してゲイン調整を施すｎ個のゲイン調整手段を更に含む請求項１記載の相関器。
【請求項３】
前記加算手段の加算結果を入力して平滑化して出力するフィルタ手段を更に含む請求項１記載の相関器。
【請求項４】
前記遅延信号生成手段で生成される２ｎ−１個の遅延ＯＦＤＭ信号の各遅延時間を可変に制御する制御手段を更に含む請求項１記載の相関器。
【請求項５】
前記ｎ個のゲイン調整手段の各ゲインを可変に制御する制御手段を更に含む請求項２記載の相関器。
【請求項６】
前記フィルタ手段のフィルタ帯域特性を可変に制御する制御手段を更に含む請求項３記載の相関器。
【請求項７】
前記遅延信号生成手段は、直列に接続された２ｎ−１個のハードウェア遅延回路で構成された請求項１〜６のいずれか１項に記載の相関器。
【請求項８】
前記遅延信号生成手段は、
前記ＯＦＤＭ信号を格納するメモリと、
前記メモリに格納された前記ＯＦＤＭ信号を、読出しタイミングを調整して読み出す読出し処理手段と、
を含んで構成された請求項１〜６のいずれか１項に記載の相関器。
【請求項９】
ｎは３である請求項１〜８のいずれか１項に記載の相関器。
【請求項１０】
１シンボル期間が有効シンボル期間と該有効シンボル期間の信号の一部が複写されたガード期間とからなるアナログ信号のＯＦＤＭ（Orthogonal Frequency Division Multiplexing）信号をデジタル信号に変換するアナログ／デジタル変換手段と、
前記デジタル信号のＯＦＤＭ信号を入力する請求項１〜９のいずれか１項に記載の相関器と、
前記相関器から受け取った相関信号に基づいて、前記ＯＦＤＭ信号から有効シンボル信号を抽出するためのタイミング信号を出力するタイミング検出手段と、
前記タイミング検出手段から出力されたタイミング信号に基づいて、前記アナログ／デジタル変換手段でデジタル変換されたＯＦＤＭ信号から、有効シンボル信号を抽出し、フーリエ変換を施す高速フーリエ変換手段と、
前記高速フーリエ変換手段によるフーリエ変換処理後の信号に復調処理を施し、復調信号を得る復調手段と、
を含む復調装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有効シンボル期間と該有効シンボル信号の一部が複写されたガード期間とを有するＯＦＤＭ信号と該ＯＦＤＭ信号を遅延した遅延信号との相関を求める相関器及びそれを含む復調装置に関し、特に、到来時間差が大きく、かつレベル差（電力比）が小さいマルチパス伝搬状況にも対処できる相関器及びそれを含む復調装置に関する。
【背景技術】
【０００２】
近年、地上デジタル放送等での変調方式として、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing：直交周波数分割多重）変調方式が用いられている。  
【０００３】
ＯＦＤＭ方式では、中心周波数の異なる複数のサブキャリア（搬送波）を利用して、シンボルを送信する。ここで、シンボルとは、１回の変調で送信される一まとまりのデータをいう。
【０００４】
１シンボル周期は、有効シンボル期間にガード期間（ＧＩ）が付加されて構成される。ＯＦＤＭ方式では、図７に示すように、実際の復調の対象となる有効シンボル信号の一部を複写し、繰り返し波形として有効シンボル信号間に挿入することでマルチパス干渉の影響を抑制している。この複写波形の期間がガード期間である。
【０００５】
このＯＦＤＭ信号を復調する場合には、受信したＯＦＤＭ信号をＡ／Ｄコンバータによりデジタル変換し、ガード期間を除去して有効シンボル信号を取り出し、ＦＦＴ（高速フーリエ変換器）で復調する。具体的には、図８に示すように、受信したＯＦＤＭ信号と、該ＯＦＤＭ信号を有効シンボル期間長分遅延した信号との相関値を求める。そして、この相関値を積分した値の最大値を抽出し、該最大値となるタイミングを基準に、ガード期間を除去して有効シンボル期間を抽出し、ＦＦＴで復調する（例えば、特許文献１，２参照）。
【０００６】
しかしながら、受信電力が弱い場合や、フェージング及びマルチパスの影響が強い場合、及び受信帯域内に狭帯域の雑音信号が入った場合には、相関値が小さくなりタイミングがずれたり、タイミングが取れなくなったりして受信特性が劣化することがある。
【０００７】
特に、マルチパスがある場合について以下説明する。つまり、マルチパスが発生して、直接的に到来する信号（主到来パス）だけでなく、反射等により主到来パスよりも遅れて到来する信号（長遅延パス）が受信側に到来する場合を考える。
【０００８】
従来の相関器では、主到来パスのみの１パス受信時（シングルパス時）において、時間のずれた受信信号が含まれないため、図９（ａ）に示すような、１つのピークを示す自己相関出力が得られる。しかし、主到来パスと長遅延パスの複数パス受信時（マルチパス時）においては、到来時間差に応じて、ピークが複数発生する。例えば、２パス受信時を図９（ｂ）に示す。
【０００９】
すなわち、従来の相関出力は、１パスのみ受信時に主到来パスの時間位置に最も相関値が高くなるため良好にタイミングを検出することができるが、２パス受信時には主到来パスと長遅延パスのそれぞれの到来時間位置に強い相関が現れ、図９（ｂ）に示すように、２パス目の遅延時間分のピーク間隔（以下、長遅延時間と呼称）だけ時間差のある２つの頂点を有する台形に似た相関出力信号となる。実通信ではＯＦＤＭ信号の波形もしくは干渉電力成分の影響によりこの２つの頂点の高さがそれぞれ変化するため、従来の相関器を使って、ピークの最大値に基づいて時間同期情報を生成する場合、最大相関の位置が長遅延時間だけ離れた２つの時間位置を行き来するため、時間同期が安定せず、シンボル間干渉が生じ受信特性が劣化してしまう。
【００１０】
そこで、上記課題を解決するものとして、例えば特許文献３が、その第２及び第３の実施の形態において、かかるマルチパスを考慮してそれに対処できる相関器を開示している。
【００１１】
すなわち、特許文献３においては、５つの遅延回路、又はそれらと同等の機能を有するメモリ回路、アドレスデコーダ、及びセレクタと、３つの差分相関回路を採用し、時間位置をずらした３つの相関出力を加算して１つの相関信号として出力するようにしたため、主到来波となるパスと同等の受信電力を有する長遅延パスが存在する場合において、主到来パスと長遅延パスの中間位置に強い相関が現れる。従って、特許文献３によれば、主到来パスと長遅延パスのそれぞれの到来位置に強い相関が現れることを防ぎ、時間同期のふらつきを抑えることが可能となる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平１１−１６３８２４号公報
【特許文献２】特開２０００−０５９３３２号公報
【特許文献３】特開２００９−５５２０４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特に、到来時間差が大きく、かつレベル差が小さいマルチパス伝搬状況下においては、特許文献３に開示の技術をもってしても不十分である。
【００１４】
本発明は、到来時間差が大きく、かつレベル差が小さいマルチパス伝搬状況下においても、時間同期のふらつきを抑えて受信特性の劣化を軽減することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明に係る演算器は、１シンボル期間が有効シンボル期間と該有効シンボル期間の信号の一部が複写されたガード期間とからなるＯＦＤＭ（Orthogonal Frequency Division Multiplexing）信号から、順に遅延時間が増加する２ｎ−１個の遅延ＯＦＤＭ信号を生成する遅延信号生成手段と、ｎ番目〜２ｎ−１番目の遅延ＯＦＤＭ信号をそれぞれ入力して、対応する複素共役を生成して出力するｎ個の複素共役手段と、前記ＯＦＤＭ信号及び１番目〜ｎ−１番目の遅延ＯＦＤＭ信号をそれぞれ一方の入力として入力すると共に、前記ｎ個の複素共役手段からの出力信号をそれぞれ他方の入力として入力し、該２つの入力信号について複素掛算を行うｎ個の複素演算手段と、前記ｎ個の複素演算手段の各々に対応して設けられ、対応する前記複素演算手段からの出力信号に対して、ガード期間長分の移動平均をとるｎ個の移動平均処理手段と、前記ｎ個の移動平均処理手段からの出力信号を加算して加算結果を出力する加算手段と、を含んで構成される。
【００１６】
すなわち、上記構成によれば、自己相関を得るための演算回路をｎ個有し、それぞれの入力信号の入力タイミングをずらし、時間がずれたｎ個の自己相関を生成し、それらを合成するような相関器を採用することにより、自己相関のピークをもとに時間同期を求める同期機能を有する受信機において、到来時間差が大きく、かつ電力比の小さい、受信が困難となるマルチパス状況における最大ピークの時間揺らぎを軽減し、受信特性を良化することが可能となる。
【００１７】
本発明の相関器は、前記ｎ個の移動平均処理手段と前記加算手段の間に、前記ｎ個の移動平均処理手段の各々に対応して設けられ、対応する前記移動平均処理手段からの出力信号に対してゲイン調整を施すｎ個のゲイン調整手段を更に含んでいてもよい。また、本発明の相関器は、前記加算手段の加算結果を入力して平滑化して出力するフィルタ手段を更に含んでいてもよい。
【００１８】
このような構成によれば、自己相関信号として、頂点を１つとするなだらかな山のような波形を確実に得ることができる。
【００１９】
更に、本発明の相関器は、前記遅延信号生成手段で生成される２ｎ−１個の遅延ＯＦＤＭ信号の各遅延時間を可変に制御し、前記ｎ個のゲイン調整手段の各ゲインを可変に制御し、及び／又は、前記フィルタ手段のフィルタ帯域特性を可変に制御する制御手段を更に含んでいてもよい。
【００２０】
このような構成によれば、マルチパス伝搬路における遅延時間及び電力差に応じて、遅延ＯＦＤＭ信号の遅延時間、各ゲイン調整手段のゲイン、及びフィルタ回路の帯域特性を、全体的に最適に制御できるので、更なる時間同期の安定化を実現し、より高い受信特性を得ることが可能となる。
【００２１】
また、前記遅延信号生成手段は、直列に接続された２ｎ−１個のハードウェア遅延回路で構成することができる。あるいは、前記遅延信号生成手段は、前記ＯＦＤＭ信号を格納するメモリと、前記メモリに格納された前記ＯＦＤＭ信号を、読出しタイミングを調整して読み出す読出し処理手段と、を含んで構成できる。後者の場合は、回路規模が縮減され、消費電力も低減される。  
【００２２】
上記相関器においては、ｎを３として具体的な相関器を実現化できる。
【００２３】
また、上記目的を達成するため、本発明に係る復調装置は、１シンボル期間が有効シンボル期間と該有効シンボル期間の信号の一部が複写されたガード期間とからなるアナログ信号のＯＦＤＭ（Orthogonal Frequency Division Multiplexing）信号をデジタル信号に変換するアナログ／デジタル変換手段と、前記デジタル信号のＯＦＤＭ信号を入力する上記の相関器と、前記相関器から受け取った相関信号に基づいて、前記ＯＦＤＭ信号から有効シンボル信号を抽出するためのタイミング信号を出力するタイミング検出手段と、前記タイミング検出手段から出力されたタイミング信号に基づいて、前記アナログ／デジタル変換手段でデジタル変換されたＯＦＤＭ信号から、有効シンボル信号を抽出し、フーリエ変換を施す高速フーリエ変換手段と、前記高速フーリエ変換手段によるフーリエ変換処理後の信号に復調処理を施し、復調信号を得る復調手段と、を含んで構成される。
【００２４】
すなわち、上記構成によれば、上記の相関器を含む復調装置を採用することにより、自己相関のピークをもとに時間同期を求める同期機能を有する受信機において、到来時間差が大きく、かつ電力比の小さい、受信が困難となるマルチパス状況における最大ピークの時間揺らぎを軽減し、受信特性を良化することが可能となる。
【発明の効果】
【００２５】
以上説明したように本発明によれば、到来時間差が大きく、かつレベル差が小さいマルチパス伝搬状況下においても、時間同期のふらつきを抑えて受信特性の劣化を軽減することができる、という効果を奏する。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１〜３の実施の形態に係るＯＦＤＭ信号復調装置の概略構成図である。
【図２】第１の実施の形態の相関器の構成図である。
【図３】本発明の実施の形態による第１移動平均処理回路、第２移動平均処理回路、及び第３移動平均処理回路のそれぞれの出力波形を示す図である。
【図４】本発明の実施の形態によるフィルタ回路の出力波形を示す図である。
【図５】第２の実施の形態の相関器の構成図である。
【図６】第３の実施の形態の相関器の構成図である。
【図７】ＯＦＤＭ信号のフォーマットを説明する図である。
【図８】受信したＯＦＤＭ信号と、該ＯＦＤＭ信号を有効シンボル期間長遅延した信号との相関値を求めるときの従来の求め方を説明する説明図である。
【図９】シングルパス時及びマルチパス時の自己相関出力を示す図である。
【発明を実施するための形態】
【００２７】
以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。
【００２８】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係るＯＦＤＭ（Orthogonal Frequency Division Multiplexing：直交周波数分割多重）信号復調装置１０の概略構成図である。このＯＦＤＭ信号復調装置１０は、ＯＦＤＭ信号を受信して、これを復調する装置である。ＯＦＤＭ信号は、図７に示すように、１シンボル期間が有効シンボル期間と該有効シンボル期間の信号の一部が複写されたガード期間からなる信号である。このＯＦＤＭ信号から、ガード期間を除く有効シンボル期間の信号が抽出され、この有効シンボル期間の信号（有効シンボル信号）にフーリエ変換が施されて復調される。
【００２９】
図１に示すように、このＯＦＤＭ信号復調装置１０は、Ａ／Ｄ変換器１２、相関器１４、タイミング検出器１６、ＦＦＴ（高速フーリエ変換器）１８、及び復調器２０を備えている。
【００３０】
Ａ／Ｄ変換器１２は、受信したアナログのＯＦＤＭ信号をサンプリングクロック信号に同期して所定周期でサンプリングしてデジタル信号に変換し、相関器１４及びＦＦＴ１８に出力する。
【００３１】
相関器１４は、デジタル信号に変換されたＯＦＤＭ信号と、該ＯＦＤＭ信号を１有効シンボル期間遅延した遅延信号との相関を求め、該相関を示す相関信号をタイミング検出器１６に出力する。
【００３２】
タイミング検出器１６は、相関器１４から受け取った相関信号に基づいて、ＯＦＤＭ信号から有効シンボル信号を抽出するためのタイミング信号を出力する。具体的には、相関信号がピークとなるタイミングを検出し、このタイミングを基準としてタイミング信号を出力する。
【００３３】
ＦＦＴ１８は、タイミング検出器１６から出力されたタイミング信号に基づいて、Ａ／Ｄ変換器１２でデジタル変換されたＯＦＤＭ信号から、有効シンボル信号を抽出し、フーリエ変換を施す。
【００３４】
復調器２０は、フーリエ変換処理後の信号に復調処理を施し、復調信号を得る。
【００３５】
図２は、第１の実施の形態の相関器１４の構成図である。  
【００３６】
本実施の形態の相関器１４は、５つの遅延回路（第１遅延回路２２ａ、第２遅延回路２２ｂ、第３遅延回路２２ｃ、第４遅延回路２２ｄ、第５遅延回路２２ｅ）と、３つの複素共役回路（第１複素共役回路２４ａ、第２複素共役回路２４ｂ、第３複素共役回路２４ｃ）と、３つの複素演算回路（第１複素演算回路２６ａ、第２複素演算回路２６ｂ、第３複素演算回路２６ｃ）と、３つの移動平均処理回路（第１移動平均処理回路２８ａ、第２移動平均処理回路２８ｂ、第３移動平均処理回路２８ｃ）と、２つのゲイン調整回路（第１ゲイン調整回路３０ａ、第２ゲイン調整回路３０ｂ）と、加算回路３２と、フィルタ回路３４と備えている。
【００３７】
なお、各遅延回路を区別せずに説明する場合には、単に遅延回路２２と呼称して末尾の符号を省略する。同様に、３つの複素共役回路は同一構成であり、以下、各複素共役回路を区別せずに説明する場合には、単に複素共役回路２４と呼称して末尾の符号を省略する。また、３つの複素演算回路は同一構成であり、以下、各複素演算回路を区別せずに説明する場合には、単に複素演算回路２６と呼称して末尾の符号を省略する。同様に、３つの移動平均処理回路は同一構成であり、以下、各移動平均処理回路を区別せずに説明する場合には、単に移動平均処理回路２８と呼称して末尾の符号を省略する。また、ゲイン調整回路も同様である。
【００３８】
そこで、Ａ／Ｄ変換器１２から出力された遅延前のＯＦＤＭ信号は、第１複素演算回路２６ａに入力されると共に第１遅延回路２２ａに入力される。第１遅延回路２２ａの出力端は、第２遅延回路２２ｂ及び第２複素演算回路２６ｂに接続されている。第２遅延回路２２ｂの出力端は、第３遅延回路２２ｃ及び第３複素演算回路２６ｃに接続されている。第３遅延回路２２ｃの出力端は、第４遅延回路２２ｄ及び第１複素共役回路２４ａに接続されている。第４遅延回路２２ｄの出力端は、第５遅延回路２２ｅ及び第２複素共役回路２４ｂに接続されている。第５遅延回路２２ｅの出力端は、第３複素共役回路２４ｃに接続されている。
【００３９】
つまり、５つの遅延回路２２だけに着目すれば、それらは直列に接続されており、順に、入力した信号をそれぞれが有する遅延時間だけ遅延させて出力する。
【００４０】
ここで、各遅延回路５２の遅延時間には以下の関係がある。すなわち、第１遅延回路２２ａ、第２遅延回路２２ｂ、及び第３遅延回路２２ｃの各遅延時間の合計と、第２遅延回路２２ｂ、第３遅延回路２２ｃ、及び第４遅延回路２２ｄの各遅延時間の合計と、第３遅延回路２２ｃ、第４遅延回路２２ｄ、及び第５遅延回路２２ｅの各遅延時間の合計とは、互いに等しく、それは、１有効ＯＦＤＭシンボル期間（ＧＩを含まないＯＦＤＭ変調波の長さ）である。このことから、第１遅延回路２２ａの遅延時間と、第４遅延回路２２ｄの遅延時間とは等しくなり、また、第２遅延回路２２ｂの遅延時間と、第５遅延回路２２ｅの遅延時間とは等しくなる。
【００４１】
また、３つの複素共役回路２４に着目すれば、第１複素共役回路２４ａは、第３遅延回路２２ｃからの遅延信号に対して複素共役をとる。また、第２複素共役回路２４ｂは、第４遅延回路２２ｄからの遅延信号に対して複素共役をとる。また、第３複素共役回路２４ｃは、第５遅延回路２２ｅからの遅延信号に対して複素共役をとる。
【００４２】
なお、３つの複素共役回路２４は、１有効シンボル期間遅延させる前の信号側に接続して、それらに対して複素共役をとる形態であってもよい。つまり、第１複素共役回路２４ａは、Ａ／Ｄ変換器１２からの直接のＯＦＤＭ信号に対して複素共役をとり、第２複素共役回路２４ｂは、第１遅延回路２２ａからの信号に対して複素共役をとり、第３複素共役回路２４ｃは、第２遅延回路２２ｂからの信号に対して複素共役をとるようにしてもよい。
【００４３】
次に、第１複素演算回路２６ａは、Ａ／Ｄ変換器１２からの直接のＯＦＤＭ信号と、第３遅延回路２２ｃからの１有効シンボル期間遅延された信号に対して複素共役を施した後の信号とを複素掛算する。
【００４４】
第２複素演算回路２６ｂは、第１遅延回路２２ａからの信号と、第４遅延回路２２ｄからの１有効シンボル期間遅延された信号に対して複素共役を施した後の信号とを複素掛算する。
【００４５】
第３複素演算回路２６ｃは、第２遅延回路２２ｂからの信号と、第５遅延回路２２ｅからの１有効シンボル期間遅延された信号に対して複素共役を施した後の信号とを複素掛算する。
【００４６】
次に、第１移動平均処理回路２８ａは、第１複素演算回路２６ａからの出力に対して、ＧＩ（ガード期間）長分の移動平均をとる。つまり、図７で説明したように、ＧＩの部分は、ＯＦＤＭ信号の一部と同一であり、その部分が一致した場合に最大の自己相関結果が得られるはずであるが、最大の自己相関が得られる時間位置が予め分からないので、この第１移動平均処理回路２８ａは、そのＧＩ長について、その時間位置を探索する。
【００４７】
同様に、第２移動平均処理回路２８ｂは、第２複素演算回路２６ｂからの出力に対して、ＧＩ長分の移動平均をとり、第３移動平均処理回路２８ｃは、第３複素演算回路２６ｃからの出力に対して、ＧＩ長分の移動平均をとる。
【００４８】
このときの第１移動平均処理回路２８ａ、第２移動平均処理回路２８ｂ、及び第３移動平均処理回路２８ｃのそれぞれの出力波形を図３に示す。なお、実線が第１移動平均処理回路２８ａの出力であり、一点鎖線が第２移動平均処理回路２８ｂの出力であり、二点鎖線が第３移動平均処理回路２８ｃの出力である。図３に示す場合は、特に、第１遅延回路２２ａの遅延時間と第２遅延回路２２ｂの遅延時間とが等しい場合を示している。
【００４９】
次に、第１ゲイン調整回路３０ａは、第１移動平均処理回路２８ａの出力に対して所定のゲイン調整を施す。同様に、第２ゲイン調整回路３０ｂは、第３移動平均処理回路２８ｃの出力に対して所定のゲイン調整を施す。
【００５０】
加算回路３２は、第１ゲイン調整回路３０ａ、第２移動平均処理回路２８ｂ、及び第２ゲイン調整回路３０ｂのそれぞれの出力を加算して合成する。この合成により、図９（ｂ）に示すような大きな山が２つある形ではなく、台形のような波形に変化する。
【００５１】
フィルタ回路３４は、加算回路３２による加算結果の信号を入力して、平滑化して出力する。フィルタ回路３４の出力波形を図４に示す。図４に示すように、フィルタ回路３４を通過した後の波形は、頂点を１つとするなだらかな山のような波形となる。  
【００５２】
このフィルタ回路３４の出力が、相関器１４の自己相関信号としての出力となる。
【００５３】
以上のように、従来のような自己相関を得るための演算回路を３つ有し、それぞれの入力信号の入力タイミングをずらし、時間がずれた３つの自己相関を生成し、それらを合成し、更にフィルタ処理するような相関器を採用することにより、自己相関のピークをもとに時間同期を求める同期機能を有する受信機において、到来時間差が大きく、かつ電力比の小さい、受信が困難となるマルチパス状況における最大ピークの時間揺らぎを軽減し、受信特性を良化することが可能となる。
【００５４】
なお、マルチパス伝搬路における遅延時間及び電力差と、第１遅延回路２２ａ及び第２遅延回路２２ｂの各遅延時間によっては、フィルタ回路３４の出力が、頂点を１つとするなだらかな山の波形にならない場合がある。その場合には、第１ゲイン調整回路３０ａ及び第２ゲイン調整回路３０ｂの各ゲインを調整することにより、加算回路３２で加算される３つの波形のレベル比を調整でき、それにより加算した際の最大値を示すピーク時間位置を安定させることができ、頂点を１つとするなだらかな波形を実現できる。
【００５５】
［第２の実施の形態］
本実施の形態では、第１の実施の形態の各遅延回路の代わりに、書込み処理回路、メモリ、及び読出し処理回路を備える例について説明する。
【００５６】
図５は、本実施の形態の相関器３６の構成を示す図である。なお、ＯＦＤＭ信号復調装置１０の構成は、相関器１４を相関器３６に代える以外は、第１の実施の形態と同様であるため説明を省略する。
【００５７】
図５に示すように、本実施の形態の相関器３６は、第１の実施の形態の相関器１４の各遅延回路２２の代わりに、書込み処理回路３８、ＲＡＭ（Random Access Memory）４０、及び読出し処理回路４２が設けられていると共に、更に制御回路４４を備えている。
【００５８】
第１の実施の形態のハードウェアとしての遅延回路に代えてメモリを採用し、そのメモリからの読出しのタイミングを制御することにより、遅延回路と同様の機能を提供し、しかも回路規模を縮減し、消費電力を低減させている。
【００５９】
具体的には、書込み処理回路３８は、Ａ／Ｄ変換器１２からのＯＦＤＭ信号をＲＡＭ４０に順次書き込む処理を行う。
【００６０】
また、読出し処理回路４２は、ＲＡＭ４０に書き込まれたＯＦＤＭ信号を、制御回路４４により指令されたタイミングで読み出し、第２複素演算回路２６ｂ、第３複素演算回路２６ｃ、第１複素共役回路２４ａ、第２複素共役回路２４ｂ、及び第３複素共役回路２４ｃに送る。つまり、制御回路４４の制御のもとで、第１の実施の形態の如く、所定量遅延されたＯＦＤＭ信号が、第２複素演算回路２６ｂ、第３複素演算回路２６ｃ、第１複素共役回路２４ａ、第２複素共役回路２４ｂ、及び第３複素共役回路２４ｃに送られる。
【００６１】
また一方で、制御回路４４は、ゲイン調整回路３０ａ，３０ｂのゲインや、フィルタ回路３４の帯域特性も制御でき、マルチパス伝搬路における遅延時間及び電力差に応じて、ＲＡＭ４０からの読出しタイミング、ゲイン調整回路３０ａ，３０ｂのゲイン、及びフィルタ回路３４の帯域特性を、全体的に最適に制御している。
【００６２】
なお、ここでは、メモリとしてＲＡＭを採用したが、他のメモリであってもよい。  
【００６３】
なお、各複素共役回路２４、各複素演算回路２６、各移動平均処理回路２８、各ゲイン調整回路３０、加算回路３２、及びフィルタ回路３４は、第１の実施の形態と同様であるので、その説明を省略する。
【００６４】
以上の構成により、この第２の実施の形態によっても、第１の実施の形態と同様の効果が得られ、加えて、制御回路により、マルチパス伝搬路における遅延時間及び電力差に応じて、ＲＡＭからの読出しタイミング（すなわち遅延時間）、ゲイン調整回路のゲイン、及びフィルタ回路の帯域特性を、全体的に最適に制御しているので、更なる時間同期の安定化を実現し、より高い受信特性を得ることが可能となる。
【００６５】
［第３の実施の形態］
本実施の形態では、第２の実施の形態の例を一般化した例について説明する。  
【００６６】
すなわち、第２の実施の形態においては、複素共役回路２４、複素演算回路２６、及び移動平均処理回路２８は、それぞれ３つであったが、本実施の形態では、図６に示すように、それらの数を、３つ以上のｎ個としている。また、ゲイン調整回路３０についても、それらの数に対応して３つ以上のｎ個としている。
【００６７】
これに伴い、制御回路４４により２ｎ−１個の遅延のタイミングで、ＲＡＭ４０から信号データが読み出されて、第２〜第ｎ複素演算回路２６と第１〜第ｎ複素共役回路２４に送られる。また、加算回路３２は、第１〜第ｎゲイン調整回路３０からのｎ個の出力を加算して合成する。なお、各複素共役回路２４、各複素演算回路２６、各移動平均処理回路２８、及び各ゲイン調整回路３０での処理内容は、第２の実施の形態と基本的に同じであり、各自己相関の波形は、それぞれ遅延した自己相関となる。
【００６８】
かかる構成において、ｎが大きければ大きいほど、言い換えれば、自己相関波形の数が増えるほど、加算回路３２による加算後の波形に現われるピークの時間位置が安定する。また、各移動平均処理回路２８の出力のそれぞれに対して、すなわち、各自己相関の出力波形に対して、ゲイン調整回路３０を設けているので、それぞれ個別にゲインの調整ができ、より適切な波形を生成することが可能となる。
【００６９】
なお、上述の実施の形態の説明で、制御回路を有する第２及び第３の実施の形態を、遅延手段としてＲＡＭを有する形態として説明したが、第１の実施の形態のように、複数の遅延回路で構成してもよい。また、ｎ段構成の第３の実施の形態を、遅延手段としてＲＡＭを有する形態として説明したが、第１の実施の形態のように、複数の遅延回路で構成してもよい。
【００７０】
また、上述に実施の形態においては、ゲイン調整回路及びフィルタ回路を含むものとして説明したが、本発明としては、これらの構成がなくても期待する効果は得られ、これらが存在すると、それぞれ更に格別な効果が加わることとなる。
【符号の説明】
【００７１】
１０  ＯＦＤＭ信号復調装置
１４、３６、４６  相関器
２２  遅延回路
２４  複素共役回路
２６  複素演算回路
２８  移動平均処理回路
３０  ゲイン調整回路
３２  加算回路
３４  フィルタ回路
３８  書込み処理回路
４０  ＲＡＭ
４２  読出し処理回路
４４  制御回路
【図１】
2012044414.tif 000003
【図２】
2012044414.tif 000004
【図３】
2012044414.tif 000005
【図４】
2012044414.tif 000006
【図５】
2012044414.tif 000007
【図６】
2012044414.tif 000008
【図７】
2012044414.tif 000009
【図８】
2012044414.tif 000010
【図９】
2012044414.tif 000011