(57)【要約】【課題】半導体装置の初期化に際し、内部電圧を規定値以内に安定させる。【解決手段】半導体装置１００は、メモリセルアレイ１１０と、メモリセルアレイ１１０へのアクセスを制御するロウコントロール回路１３２等と、メモリセルアレイ１１０のリフレッシュをロウコントロール回路１３２に指示するリフレッシュ制御回路２００を備える。リフレッシュ制御回路２００は、リセット信号の活性化によりリセット状態にいったん移行したあとリセット信号の非活性化により初期化状態に移行したことに応答して、メモリセルアレイ１１０のリフレッシュを指示する。【選択図】図２
2012123889.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルアレイと、
前記メモリセルアレイへのアクセスを制御するアクセス制御回路と、
前記メモリセルアレイのリフレッシュを前記アクセス制御回路に指示するリフレッシュ制御回路と、を備え、
前記リフレッシュ制御回路は、リセット信号の活性化によりリセット状態にいったん移行したあと前記リセット信号の非活性化により初期状態に移行したことに応答して、前記メモリセルアレイのリフレッシュを指示することを特徴とする半導体装置。
【請求項２】
前記リフレッシュ制御回路は、リフレッシュを指示するためのリフレッシュ信号を定期的に生成することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記リフレッシュ制御回路は、前記初期状態への移行後、前記リフレッシュ信号を複数回送信することを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記リフレッシュ制御回路は、前記初期状態への移行を契機として１回目のリフレッシュ信号を送信し、１回目のリフレッシュ信号の生成を契機として２回目以降のリフレッシュ信号を定期的に生成することを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記リフレッシュ制御回路は、更に、第１のエグジット信号を受信したとき、前記リフレッシュ信号の生成を停止させることを特徴とする請求項３または４に記載の半導体装置。
【請求項６】
前記第１のエグジット信号は、クロックイネーブル信号であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記リフレッシュ信号の送信回数を計数し、前記送信回数が規定回数に到達したとき第２のエグジット信号を送信するカウント制御回路、を更に備え、
前記リフレッシュ制御回路は、前記第２のエグジット信号を受信したとき、前記リフレッシュ信号の生成を停止させることを特徴とする請求項３から６のいずれかに記載の半導体装置。
【請求項８】
前記カウント制御回路は、前記第２のエグジット信号を送信するとき、計数値を初期化することを特徴とする請求項７に記載の半導体装置。
【請求項９】
メモリセルアレイと、
リセット信号を受け取る制御回路であって、当該制御回路は、前記リセット信号が第１の論理レベルを取る第１の期間は前記メモリセルアレイをリセット状態にし、当該第１の期間の終了を示す前記リセット信号の前記第１の論理レベルから第２の論理レベルへの遷移に応じて、リフレッシュ信号を複数回繰り返し発行し、前記メモリセルアレイに当該複数回のリフレッシュ動作を実行させる、制御回路を備える半導体装置。
【請求項１０】
前記制御回路は、外部からのリフレッシュ要求を受け取ることなく、前記メモリセルアレイに前記少なくとも２回のリフレッシュ動作を実行させることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記制御回路は、クロックイネーブル信号を受け取り、当該クロックイネーブル信号の供給に応じて、前記リフレッシュ信号の発行を停止することを特徴とする請求項９に記載の半導体装置。
【請求項１２】
前記制御回路は、自身が発行した前記リフレッシュ信号の発行回数をカウントする第１の回路部を含み、前記制御回路は、前記第１の回路部でカウントした前記発行回数が所定の回数に到達したことに応じて前記リフレッシュ信号の発行を停止することを特徴とする請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、リセット機能を備える半導体装置に関する。
【背景技術】
【０００２】
ＤＲＡＭ（Dynamic Random Access Memory）などの半導体装置の中には、リセット信号の活性化により内部回路のリセット動作が実行されるものがある。たとえば、外部から電源を投入すると、パワーオンリセット回路によってパワーオンリセット信号が生成され、半導体装置内の各内部回路がリセットされる。半導体装置は、リセット実行後に各内部回路が初期化され、通常動作可能な状態となる。
【０００３】
リセット信号としては、パワーオンリセット信号のほかに、外部リセット信号も存在する。外部リセット信号は、システムを初期化する必要がある場合に発行され、これが活性化すると半導体装置は強制的にリセットされる。
【０００４】
ＤＤＲ３（Double-Data-Rate 3）型ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）などの半導体装置は、リセット信号を受信すると、まず「リセット状態」に遷移して内部電圧を安定させる。所定時間（以下、「リセット時間」とよぶ）経過後、半導体装置は「初期状態」に遷移して初期化される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−９５２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
リセット状態において、半導体装置は外部電圧を昇圧または降圧することにより所定値（規定値）の内部電圧を生成する。しかし、初期状態への遷移時点で内部電圧が規定値よりも高い状態となる可能性があると本発明者は認識した。内部電圧が規定値よりも高いままでは、正常な初期化処理をできなくなってしまう可能性がある。
【課題を解決するための手段】
【０００７】
本発明にかかる半導体装置は、メモリセルアレイと、メモリセルアレイへのアクセスを制御するアクセス制御回路と、メモリセルアレイのリフレッシュをアクセス制御回路に指示するリフレッシュ制御回路を備える。リフレッシュ制御回路は、リセット信号の活性化によりリセット状態にいったん移行したあとリセット信号の非活性化により初期状態に移行したことに応答して、メモリセルアレイのリフレッシュを指示する。
【発明の効果】
【０００８】
本発明によれば、リセット信号が供給されたとき、初期化処理の開始時にメモリセルアレイに対してリフレッシュ動作を実行することによって余分な電流を強制的に消費させることにより、内部電圧を規定値以内に安定させやすくなる。
【図面の簡単な説明】
【０００９】
【図１】半導体装置の機能ブロック図である。
【図２】リフレッシュ制御回路の回路図である。
【図３】セルフリフレッシュ制御回路の回路図である。
【図４】セルフリフレッシュ制御回路の処理過程を示すタイムチャートである。
【図５】オートリフレッシュ制御回路の回路図である。
【図６】ロウコントロール回路の回路図である。
【図７】オートリフレッシュ制御回路およびロウコントロール回路の処理過程を示すタイムチャートである。
【図８】初期化段階におけるリフレッシュの処理過程を示すタイムチャートである。
【図９】変形例におけるリフレッシュ制御回路の回路図である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
【００１１】
図１は、半導体装置１００の機能ブロック図である。半導体装置１００は、複数のメモリセルＭＣを含むメモリセルアレイ１１０を備える。メモリセルアレイ１１０内においては、複数のワード線ＷＬと複数のビット線ＢＬが交差しており、これらの交点にメモリセルＭＣが配置される。なお、図１には１本のワード線ＷＬと１本のビット線ＢＬの交点に配置された１個のメモリセルＭＣのみを図示している。
【００１２】
ワード線ＷＬの選択はロウデコーダ１２０により行われる。また、ビット線ＢＬはそれぞれセンス回路１２１内の対応するセンスアンプＳＡに接続されており、カラムデコーダ１２２によって選択されたセンスアンプＳＡがデータ入出力回路１２３に接続される。データ入出力回路１２３はデータ入出力端子ＤＱに接続されており、リード動作時においてはメモリセルアレイ１１０から読み出されたリードデータをデータ入出力端子ＤＱを介して外部に出力し、ライト動作時においては外部からデータ入出力端子ＤＱに入力されたライトデータをメモリセルアレイ１１０に供給する。
【００１３】
ロウデコーダ１２０に供給されるロウアドレスは、マルチプレクサ１３０を介してロウアドレスコントロール回路１３１から供給される。また、ロウデコーダ１２０は、ロウコントロール回路１３２によって制御される。ロウアドレスコントロール回路１３１は、アドレス端子ＡＤＤを介してアドレス入力回路１３３に入力されたアドレス（外部アドレス）のうち、ロウアドレスが供給される回路である。また、コマンド端子ＣＭＤを介してコマンド入力回路１４０に入力されたコマンドがアクティブコマンドＡＣＴである場合、アクティブコマンド発生回路１４１はアクティブコマンドＩＡＣＴを活性化させ、これをロウコントロール回路１３２に供給する。アクティブコマンドＩＡＣＴはマルチプレクサ１３０にも供給され、アクティブコマンドＩＡＣＴが活性化するとマルチプレクサ１３０は入力ノードａ１を選択する。これにより、外部からアクティブコマンドＡＣＴとロウアドレスが入力されると、ロウデコーダ１２０は外部から入力されたロウアドレスが示すワード線ＷＬを活性化させる。ワード線ＷＬが活性化されると、そのワード線ＷＬにより選択される全てのメモリセルの情報が読み出され、センスアンプＳＡによって増幅される。
【００１４】
カラムデコーダ１２２に供給されるカラムアドレスは、カラムアドレスコントロール回路１３４から供給される。また、カラムデコーダ１２２の動作は、カラムコントロール回路１３５によって制御される。カラムアドレスコントロール回路１３４は、アドレス端子ＡＤＤを介してアドレス入力回路１３３に入力されたアドレス（外部アドレス）のうち、カラムアドレスが供給される回路である。また、コマンド端子ＣＭＤを介してコマンド入力回路１４０に入力されたコマンドがカラムコマンド（リードコマンドまたはライトコマンド）である場合、カラムコマンド発生回路１４２はリード／ライト命令ＩＣＯＬを活性化させ、これをカラムコントロール回路１３５に供給する。これにより、外部からカラムコマンドとカラムアドレスが入力されると、カラムデコーダ１２２は外部から入力されたカラムアドレスが示すセンスアンプＳＡを選択する。その結果、リード動作時においては選択されたセンスアンプＳＡによって増幅されたリードデータがデータ入出力回路１２３に出力され、ライト動作時においてはデータ入出力回路１２３から供給されるライトデータによって、選択されたセンスアンプＳＡの情報が上書きされる。
【００１５】
本実施形態におけるアクセス制御回路は、カラムアドレスコントロール回路１３４、カラムコントロール回路１３５、ロウアドレスコントロール回路１３１、マルチプレクサ１３０、ロウデコーダ１２０およびロウコントロール回路１３２を含んで形成される。
【００１６】
コマンド端子ＣＭＤに入力されるコマンドには、アクティブコマンドやカラムコマンドのほかに、オートリフレッシュコマンドＲＥＦ、セルフリフレッシュエントリコマンドＳＲＥ、セルフリフレッシュイグジットコマンドＳＲＸ等、さまざまなコマンドが存在する。
【００１７】
ＤＲＡＭなどの半導体装置１００においては、メモリセルＭＣのデータを安定保持するため、各ワード線ＷＬが定期的に活性化される。これを「リフレッシュ」とよぶ。リフレッシュには、オートリフレッシュとセルフリフレッシュの２種類がある。
【００１８】
オートリフレッシュは、コマンド端子ＣＭＤにオートリフレッシュコマンドＲＥＦが入力されたときに実行される。通常、１回のオートリフレッシュコマンドＲＥＦにつき所定本数のワード線ＷＬが順次リフレッシュされる。オートリフレッシュコマンドＲＥＦが定期的に入力されることにより、メモリセルアレイ１１０は定期的に（オート）リフレッシュされる。半導体装置１００の通常動作時においては、オートリフレッシュにより半導体装置１００のリフレッシュがなされる。
【００１９】
セルフリフレッシュは、コマンド端子ＣＭＤにセルフリフレッシュエントリコマンドＳＲＥが入力されたときに実行される。通常、１回のセルフリフレッシュエントリコマンドＳＲＥが入力されると、セルフリフレッシュコマンド発生回路１４４は各ワード線ＷＬを定期的にリフレッシュし始める。これは、セルフリフレッシュコマンド発生回路１４４がオシレータを備えるためである。セルフリフレッシュは、セルフリフレッシュイグジットコマンドＳＲＸが入力されるまで継続される。半導体装置１００がスリープ状態にあるときには、セルフリフレッシュにより半導体装置１００のリフレッシュがなされる。
【００２０】
本実施形態におけるリフレッシュ制御回路２００は、リフレッシュコマンド発生回路１４３とセルフリフレッシュコマンド発生回路１４４を含む。オートリフレッシュはリフレッシュコマンド発生回路１４３により制御され、セルフリフレッシュはセルフリフレッシュコマンド発生回路１４４とリフレッシュコマンド発生回路１４３により制御される。
【００２１】
オートリフレッシュコマンドＲＥＦが発行された場合、リフレッシュコマンド発生回路１４３はリフレッシュ命令ＡＣＴＲを活性化させる。リフレッシュ命令ＡＣＴＲが活性化すると、リフレッシュアドレスＲＥＦＡが更新され、リフレッシュアドレスＲＥＦＡはリフレッシュ命令ＡＣＴＲとともにマルチプレクサ１３０に供給される。リフレッシュ命令ＡＣＴＲが活性化しているときには、マルチプレクサ１３０は入力ノードｂ１を選択する。リフレッシュアドレスＲＥＦＡはロウデコーダ１２０に供給され、リフレッシュアドレスＲＥＦＡが示すワード線ＷＬが活性化される。ワード線ＷＬが活性化されると、そのワード線ＷＬにより選択される全てのメモリセルの情報が読み出され、センスアンプＳＡによって増幅される。リフレッシュ命令ＡＣＴＲは、ロウコントロール回路１３２にも供給され、ロウコントロール回路１３２によりロウデコーダ１２０が活性化される。リフレッシュ命令ＡＣＴＲの活性化から所定時間が経過するとＰＲＥＲ信号が活性化されロウコントロール回路１３２によりロウデコーダ１２０が非活性化される。
【００２２】
セルフリフレッシュエントリコマンドＳＲＥが発行されると、セルフリフレッシュコマンド発生回路１４４が活性化される。セルフリフレッシュコマンド発生回路１４４は、外部とは非同期な所定の周期でセルフリフレッシュ信号ＳＲＤ（セルフリフレッシュ要求信号）を活性化させる。セルフリフレッシュ信号ＳＲＤはリフレッシュコマンド発生回路１４３に供給され、これによりオートリフレッシュコマンドＲＥＦが発行された場合と同様にしてリフレッシュが行われる。セルフリフレッシュイグジットコマンドＳＲＸが発行されると、セルフリフレッシュコマンド発生回路１４４が非活性化され、セルフリフレッシュ信号ＳＲＤの発行が停止される。
【００２３】
「セルフリフレッシュ信号ＳＲＤ」と「リフレッシュ命令ＡＣＴＲ」をまとめて、「リフレッシュ信号」とよぶ。
【００２４】
クロック入力回路１５０には、クロックイネーブル信号ＣＫＥおよびクロック信号ＣＫ、ＣＫＢが供給される。クロックイネーブル信号ＣＫＥは、クロック信号ＣＫを有効化するときハイレベルに活性化される。クロック信号ＣＫとクロック信号ＣＫＢは互いに相補である。クロック入力回路１５０は、クロックイネーブル信号ＣＫＥやクロック信号ＣＫ、ＣＫＢをセルフリフレッシュコマンド発生回路１４４とクロックコントロール回路１５２に供給する。クロックコントロール回路１５２は、クロックイネーブル信号ＣＫＥのセルフリフレッシュコマンド発生回路１４４への供給を制御する。詳細は、図２に関連して後述する。
【００２５】
リセット入力回路１５４には、リセット信号ＲＥＳＥＴＢが供給される。リセット信号ＲＥＳＥＴＢは、リセット時にローレベルに活性化され、リセット時間経過後にハイレベルに不活性化される信号である。本実施形態におけるリセット時間は２００μｓｅｃである。リセット入力回路１５４はリセット信号ＲＥＳＥＴＢをリセットコントロール回路１５６に供給し、リセットコントロール回路１５６はリセット信号ＲＥＳＥＴＢがハイレベルに不活性化されたときにワンショットリセット信号ＲＥＳ１を発生させる。ワンショットリセット信号ＲＥＳ１は、リフレッシュコマンド発生回路１４３やクロックコントロール回路１５２に供給される。
【００２６】
図２は、リフレッシュ制御回路２００の回路図である。リフレッシュ制御回路２００は、リフレッシュコマンド発生回路１４３とセルフリフレッシュコマンド発生回路１４４を含む。リフレッシュコマンド発生回路１４３は、パルス発生回路２０６とオートリフレッシュ制御回路２０２を含む。オートリフレッシュ制御回路２０２は、リセット信号ＲＥＳＥＴＢに由来するＡＲＥＦ信号に応答してＡＣＴＲ信号を活性化させる。ロウコントロール回路１３２は、ＡＣＴＲ信号に応答してワード線ＷＬをリフレッシュする。すなわち、ＡＣＴＲ信号は、ロウコントロール回路１３２へのリフレッシュ指示信号となる。
【００２７】
セルフリフレッシュコマンド発生回路１４４は、セルフリフレッシュ制御回路２０４を含む。セルフリフレッシュ制御回路２０４は、ＳＳ信号の活性化によりセルフリフレッシュモードにエントリーし、定期的にＳＲＤ信号を活性化する。オートリフレッシュ制御回路２０２は、更に、ＳＲＤ信号にも応答してＡＣＴＲ信号を活性化させる。ＳＸ信号が活性化されると、セルフリフレッシュモードが終了し、ＳＲＤ信号は停止する。
【００２８】
コマンド入力回路１４０は、コマンド端子ＣＭＤから各種コマンドを入力される。デーコーダＤＥＣは、オートリフレッシュコマンドＲＥＦが入力されたときにはＡＲＥＦ信号を活性化し、オートリフレッシュ制御回路２０２にオートリフレッシュを実行させる。
【００２９】
クロック入力回路１５０には、クロックイネーブル信号ＣＫＥ、クロック信号ＣＫ、ＣＫＢが供給される。リセット信号ＲＥＳＥＴＢがローレベルからハイレベルに不活性化してから所定時間（以下、「準備時間」とよぶ）が経過したとき、クロックイネーブル信号ＣＫＥはローレベルからハイレベルに活性化する。いいかえれば、リセット状態から初期状態に遷移し、更に、準備時間が経過したとき、クロック信号ＣＫ、ＣＫＢが有効化され、初期化処理を実行可能となる。
【００３０】
クロックイネーブル信号ＣＫＥのハイアクティブとなると、クロックコントロール回路１５２に含まれるフリップフロップＦＦ１がセットされる。したがって、ＳＳ信号がハイレベルに活性化されることはない。すなわち、準備時間が経過した後は、ＩＣＫＥ信号が再びロウレベルに駆動されるまでは、セルフリフレッシュ制御回路２０４は駆動されない。
【００３１】
リセット信号ＲＥＳＥＴＢがローレベルに活性化されると、リセット状態に遷移する。リセット時間が経過しリセット信号ＲＥＳＥＴＢがハイレベルに不活性化したとき、すなわち、初期状態に遷移したとき、リセットコントロール回路１５６はワンショットパルス信号であるワンショットリセット信号ＲＥＳ１を生成する。ワンショットリセット信号ＲＥＳ１は、パルス発生回路２０６を経由してＡＲＥＦ信号をハイレベルに活性化し、オートリフレッシュ制御回路２０２にオートリフレッシュを実行させる。また、ワンショットリセット信号ＲＥＳ１は、フリップフロップＦＦ１をリセットする。このため、フリップフロップＦＦ１の出力であるＩＣＫＥ信号はローレベルとなる。ＡＲＥＦ信号はハイレベルに活性化されているので、ＩＣＫＥ信号がローレベルとなるとＳＳ信号が活性化され、セルフリフレッシュモードにエントリーする。ただし、セルフリフレッシュモードにエントリーしてから、実際に、ＳＲＤ信号が活性化されるまでにはタイムラグがある。
【００３２】
まとめると、リセット信号ＲＥＳＥＴＢがハイレベルに不活性化されたときには、まず、ＡＲＥＦ信号の活性化によりオートリフレッシュが１回だけ実行され、更に、セルフリフレッシュモードへのエントリーに基づいてＳＲＤ信号が定期的に活性化されることにより、セルフリフレッシュが複数回実行される。
【００３３】
クロックイネーブル信号ＣＫＥは、準備時間の経過後、ハイレベルに活性化される。このとき、ＳＸ信号が活性化され、セルフリフレッシュモードは終了する。
【００３４】
図３は、セルフリフレッシュ制御回路２０４の回路図である。セルフリフレッシュ制御回路２０４は、フリップフロップＦＦ２、オシレータＯＳＣ、パルス発生回路２０８を含む。
【００３５】
図４は、セルフリフレッシュ制御回路２０４の処理過程を示すタイムチャートである。リセット信号ＲＥＳＥＴＢがローレベルに活性化されてリセット状態に遷移するとき、クロックイネーブル信号ＣＫＥはいったんローレベルに固定される。リセット時間の経過後、リセット信号ＲＥＳＥＴＢがハイレベルに不活性化されて初期状態に遷移するとき、ワンショットパルスのＳＳ信号が発生し、フリップフロップＦＦ２がセットされる。これにより、セルフリフレッシュモードにエントリーし、フリップフロップＦＦ２の出力であるＳＳＴＡＴＥ信号がハイレベルとなる。
【００３６】
ＳＳＴＡＴＥ信号がハイレベルとなると、オシレータＯＳＣが活性化され、パルス状のＳＯＳＣ信号が定期的に出力される。本実施形態においては、７．８μｓｅｃごとにＳＯＳＣ信号が活性化される。ＳＳＴＡＴＥ信号は、パルス発生回路２０８によりワンショットパルスのＳＲＤ信号となる。上述したように、ＳＲＤ信号はオートリフレッシュ制御回路２０２に供給され、リフレッシュが実行される。このように、ＳＳ信号の活性化によりセルフリフレッシュモードにエントリーすると、エントリーのタイミングから少し遅れて、ＳＲＤ信号が定期的に活性化される。
【００３７】
図５は、オートリフレッシュ制御回路２０２の回路図である。オートリフレッシュ制御回路２０２はフリップフロップＦＦ３を含む。フリップフロップＦＦ３は、ＡＲＥＦ信号またはＳＲＤ信号がハイレベルに活性化されたときにセットされる。このとき、ＡＣＴＲ信号がハイレベルに活性化され、ロウコントロール回路１３２にリフレッシュの実行が指示される。また、ＲＳＴＡＴＥ信号はハイレベルとなる。
【００３８】
ロウコントロール回路１３２がリフレッシュを実行すると、ＲＴＯ信号がハイレベルとなる。ＲＳＴＡＴＥ信号がハイレベルのときにＲＴＯ信号もハイレベルとなると、ＰＲＥＲ信号がハイレベルに活性化される（詳細は後述）。これによりＰＲＥＲ信号がハイレベルとなる。ＲＴＯ信号は、遅延回路Ｄ１を経由してフリップフロップＦＦ３をリセットすし、ＲＳＴＡＴＥ信号はローレベルに戻り、ＰＲＥＲ信号もローレベルに戻る。
【００３９】
図６は、ロウコントロール回路１３２の回路図である。ロウコントロール回路１３２は、フリップフロップＦＦ４とライズエッジ遅延回路２１０を含む。フリップフロップＦＦ４は、アクティブコマンドＩＡＣＴやＡＣＴＲ信号によりセットされ、プリチャージコマンドＩＰＲＥやＩＰＥＲ信号によりリセットされる。フリップフロップＦＦ４がセットされると、ＡＳＴＡＴＥ信号が活性化され、ＡＳＴＡＴＥ信号に応答してリフレッシュが実行される。また、ライズエッジ遅延回路２１０は、ＡＳＴＡＴＥ信号の立ち上がりエッジを遅延させてＲＴＯ信号を発生させる。
【００４０】
図７は、オートリフレッシュ制御回路２０２およびロウコントロール回路１３２の処理過程を示すタイムチャートである。まず、ワンショットパルスのＡＲＥＦ信号が入力されると、オートリフレッシュ制御回路２０２のフリップフロップＦＦ３がセットされ、ＡＣＴＲ信号がハイレベルに活性化される。また、ＲＳＴＡＴＥもハイレベルに活性化される。
【００４１】
ロウコントロール回路１３２のフリップフロップＦＦ４は、ＡＣＴＲ信号によってセットされ、ＡＳＴＡＴＥ信号がハイレベルとなり、リフレッシュが実行される。また、ライズエッジ遅延回路２１０により、ＡＳＴＡＴＥ信号の立ち上がりエッジが遅延されてＲＴＯ信号が生成され、ＰＲＥＲ信号が活性化され、しばらくしてフリップフロップＦＦ３のリセットによりＲＳＴＡＴＥ信号はローレベルに戻る。ここで、ＲＴＯ信号の立ち下がりエッジ（フォールエッジ）がＡＳＴＡＴＥ信号の立ち下がりエッジよりも遅れるのは、ライズエッジ遅延回路２１０内のＮＡＮＤ回路とインバータ回路による信号遅延に基づく。以上のシーケンスにより、オートリフレッシュ制御回路２０２、ロウコントロール回路１３２に関わる各信号がローレベル（不活性状態）、すなわち、元の状態に戻る。
【００４２】
セルフリフレッシュのときにはＡＲＥＦ信号ではなくＳＲＤ信号が活性化される。この場合にもフリップフロップＦＦがセットされてＡＣＴＲ信号がハイレベルに活性化されるため、基本的なシーケンスは同じである。したがって、オートリフレッシュの実行指示信号であるＡＲＥＦ信号、または、セルフリフレッシュの実行指示信号であるＳＲＤ信号が活性化されるごとに、上述のシーケンスが実行されてメモリセルアレイ１１０のリフレッシュが実行される。
【００４３】
図８は、初期化段階におけるリフレッシュの処理過程を示すタイムチャートである。まず、リセット信号ＲＥＳＥＴＢがローレベルに活性化され、リセット状態に遷移する。リセット時間として２００μｓｅｃが設定される。リセット状態においては、外部電圧の昇降圧により内部電圧が生成される。リセット時間の経過後、リセット信号ＲＥＳＥＴＢはハイレベルとなり、リセット状態から初期状態に遷移する。初期状態においては、ヒューズ素子等によって記憶されている各種設定にしたがった内部回路の動作設定等、各種の初期化処理が実行される。
【００４４】
しかし、初期状態に遷移した時点において内部電圧が規定値より高くなっている場合には、正常な初期化処理を実行できなくなる可能性がある。そこで、本実施形態においては、初期状態の遷移時に５００μｓｅｃの準備時間を設け、この準備時間中に複数回のリフレッシュ処理を実行することにより、余分な電流を強制的に消費させ、内部電圧の低下を促している。図８では、この準備時間中における処理過程を中心として説明する。
【００４５】
リセット信号ＲＥＳＥＴＢがハイレベルに不活性化されると初期状態に遷移し、ワンショットパルスのＲＥＳ１信号が活性化される。クロックコントロール回路１５２のフリップフロップＦＦ１はＲＥＳ１信号によりリセットされ、ＩＣＫＥ信号はローレベルとなる。ワンショットパルスのＲＥＳ２信号が活性化され、ＡＲＥＦ信号がハイレベルに活性化される。一方、ＳＳ信号も活性化し、セルフリフレッシュモードにエントリーする。ただし、セルフリフレッシュモードにエントリーしても、セルフリフレッシュ制御回路２０４はすぐにはＳＲＤ信号を発生させない。
【００４６】
まずはＡＲＥＦ信号の活性化に対応して、オートリフレッシュ制御回路２０２はＡＣＴＲ信号を活性化する。ロウコントロール回路１３２において、フリップフロップＦＦ４がセットされ、ＡＳＴＡＴＥ信号がハイレベルとなり、ワンショットのＲＴＯ信号が出力される。こうして、１回目のリフレッシュはオートリフレッシュとして実行される。
【００４７】
ＳＳ信号の活性化によりセルフリフレッシュモードにエントリーしていたため、しばらくしてＳＲＤ信号が定期的に発生するようになる。ＳＲＤ信号が発生すると、オートリフレッシュ制御回路２０２は、ＡＣＴＲ信号、ＡＳＴＡＴＥ信号、ＲＴＯ信号を活性化させる。これにより２回目のリフレッシュがセルフリフレッシュとして実行される。セルフリフレッシュ制御回路２０４は、いったんセルフリフレッシュモードにエントリーすると、オシレータＯＳＣが発振するため、ＳＲＤ信号を定期的に活性化する。この結果、３回目以降のリフレッシュがセルフリフレッシュとして繰り返し実行される。
【００４８】
クロックイネーブル信号ＣＫＥは、準備時間（５００μｓｅｃ）が経過するとハイレベルに活性化される。クロックイネーブル信号ＣＫＥの活性化により、ＳＸ信号がハイレベルに活性化する。この結果、セルフリフレッシュモードが終了し、ＳＲＤ信号も停止される。まとめると、リセット信号ＲＥＳＥＴＢの不活性化を契機としてリフレッシュが繰り返し実行され、クロックイネーブル信号ＣＫＥの活性化を契機としてリフレッシュが終了する。リセット信号ＲＥＳＥＴＢやクロックイネーブル信号ＣＫＥのシーケンスは、いずれも既知のＤＲＡＭにおけるものと変わりない。
【００４９】
図９は、変形例におけるリフレッシュ制御回路２００の回路図である。変形例におけるセルフリフレッシュ制御回路２０４は、クロックイネーブル信号ＣＫＥの活性化ではなく、リフレッシュの回数が所定回数（以下、「規定回数」とよぶ）に達したことを契機としてセルフリフレッシュモードを終了させる。このために、カウント制御回路２１２を追加している。
【００５０】
カウント制御回路２１２は、カウンタ２１４とフリップフロップＦＦ５を含む。リセット信号ＲＥＳＥＴＢがハイレベルに不活性化されると、ワンショットパルスのＲＥＳ１信号が発生し、フリップフロップＦＦ５がセットされる。この状態でセルフリフレッシュモードにエントリーしてＳＲＤ信号が発生すると、カウンタ２１４はＳＲＤ信号の発生回数を数え始める。１回目のリフレッシュはオートリフレッシュとして実行されるため、ＳＲＤ信号の発生回数が（規定回数−１）に達したとき、カウンタ２１４はその出力であるＣＭＡＸ信号をハイレベルに活性化する。いいかえれば、準備期間中において実行されたリフレッシュの回数が規定回数に達したときにＣＭＡＸがハイレベルに活性化される。ＣＭＡＸ信号の活性化によりＳＸ信号はハイレベルに活性化され、セルフリフレッシュモードは終了する。また、フリップフロップＦＦ５はリセットされる。
【００５１】
ＣＭＡＸ信号は、遅延回路Ｄ２によって遅延されたあとカウンタ２１４をリセットする。これにより、カウンタ２１４は保持しているカウント値をクリアする。また、ＣＭＡＸ信号はローレベルに戻る。
【００５２】
以上、実施形態にもとづいて半導体装置１００を説明した。半導体装置１００は、リセット状態から初期状態に遷移するとき、実際の初期化処理を開始する前に複数回のリフレッシュを行っている。これにより、余分な電流を短期間に効率的に消費できるため、初期化処理をより安全に実行可能となる。また、内部電圧の降圧を促すための専用回路や専用素子を実質的に不要化できる。既存のリセット信号ＲＥＳＥＴＢやクロックイネーブル信号ＣＫＥに対応して既存のセルフリフレッシュ制御回路２０４を制御するだけなので、実現しやすいというメリットもある。
【符号の説明】
【００５３】
１００  半導体装置、１１０  メモリセルアレイ、１２０  ロウデコーダ、１２１  センス回路、１２２  カラムデコーダ、１２３  データ入出力回路、１３０  マルチプレクサ、１３１  ロウアドレスコントロール回路、１３２  ロウコントロール回路、１３３  アドレス入力回路、１３４  カラムアドレスコントロール回路、１３５  カラムコントロール回路、１４０  コマンド入力回路、１４１  アクティブコマンド発生回路、１４２  カラムコマンド発生回路、１４３  リフレッシュコマンド発生回路、１４４  セルフリフレッシュコマンド発生回路、１５０  クロック入力回路、１５２  クロックコントロール回路、１５４  リセット入力回路、１５６  リセットコントロール回路、２００  リフレッシュ制御回路、２０２  オートリフレッシュ制御回路、２０４  セルフリフレッシュ制御回路、２１２  カウント制御回路、２１４  カウンタ、ＷＬ  ワード線、ＢＬ  ビット線、ＭＣ  メモリセル、ＳＡ  センスアンプ、ＦＦ  フリップフロップ、ＯＳＣ  オシレータ、ＳＲ  セルフリフレッシュ信号、ＣＫＥ  クロックイネーブル信号、ＣＫ  クロック信号、ＣＫＢ  クロック信号、ＲＥＳＥＴＢ  リセット信号
【図１】
2012123889.tif 000003
【図２】
2012123889.tif 000004
【図３】
2012123889.tif 000005
【図４】
2012123889.tif 000006
【図５】
2012123889.tif 000007
【図６】
2012123889.tif 000008
【図７】
2012123889.tif 000009
【図８】
2012123889.tif 000010
【図９】
2012123889.tif 000011