(57)【要約】【課題】  メモリの容量を小さくし、ＣＰＵ−ＡＳＩＣ間のバスの転送レートを低くする。【解決手段】  画像処理装置のハードウェア部分に相当するＡＳＩＣを構成するＬＳＩ１００では、プレーン処理を行うプレーン処理モジュール１０４の後段に、色変換処理，階調処理，およびプレーン処理を含む画像処理がなされた画像データであるＣＭＹＫ毎のプレーンデータを直接入力して圧縮処理を含む符号化処理を実施する圧縮処理モジュール１０５が配置されることにより、ＣＰＵ１によってメインメモリ２上に格納された多値の画像データに対する上記画像処理と上記符号化処理とをパイプライン処理できる。【選択図】        図１
2012169916.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵによってメモリ上に格納された多値の画像データに対して、ＡＳＩＣ内で色変換処理，階調処理，およびプレーン処理を含む画像処理と圧縮処理を含む符号化処理とを実施する画像処理装置であって、
前記ＡＳＩＣ内で前記プレーン処理を行うプレーン処理部の後段に、前記画像処理がなされた画像データを直接入力して前記符号化処理を実施する圧縮処理部を配置したことを特徴とする画像処理装置。
【請求項２】
前記圧縮処理部は、各色毎に前記画像処理がなされた各画像データを、その各色毎のラインメモリにそれぞれ格納して、選択的に１つの圧縮部によって前記符号化処理を行うことを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記圧縮処理部は、各色毎に前記画像処理がなされた各画像データを、その各色毎のラインメモリにそれぞれ格納して、その各色毎の圧縮部によってそれぞれ前記符号化処理を行うことを特徴とする請求項１に記載の画像処理装置。
【請求項４】
前記圧縮処理部は、各色毎に前記画像処理がなされた各画像データを、その各色毎のラインメモリにそれぞれ格納して、選択的に１つの圧縮部によって前記符号化処理を行う第１の処理モード、あるいは各色毎に前記画像処理がなされた各画像データを、その各色毎のラインメモリにそれぞれ格納して、その各色毎の圧縮部によってそれぞれ前記符号化処理を行う第２の処理モードを選択的に実行することを特徴とする請求項１に記載の画像処理装置。
【請求項５】
前記ＡＳＩＣは、前記圧縮処理部によって前記各色毎に前記符号化処理がなされた画像データを前記メモリに格納した後、復号化処理部によって復号化処理を行いながら出力することを特徴とする請求項１乃至４のいずれか一項に記載の画像処理装置。
【請求項６】
請求項１乃至５のいずれか一項に記載の画像処理装置を備え、該画像処理装置から出力される前記復号化処理が行われた画像データに基づいて画像形成処理を行うことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画像データに対して各種処理を行う画像処理装置（カラープリンタやデジタルカラー複写機，デジタルカラー複合機，カラーファクシミリ装置等の画像形成装置に搭載された画像処理装置あるいは単体の画像処理装置）、およびその画像処理装置を搭載した画像形成装置に関し、特に画像データの処理方式に関する。
【背景技術】
【０００２】
従来、例えばプリンタでは、解像度の増加と、高速化の要求から、汎用ＣＰＵ（以下単に「ＣＰＵ」ともいう）の性能のみでは、要求を満たすことが困難になってきている。特に、カラープリンタの画像処理装置では、ＣＰＵが、ＰＤＬ（ページ記述言語）を解析して、多値のバンド画像データ（以下「画像データ」を単に『画像』ともいう）をメモリ上に描画・生成し、次にその生成した多値のバンド画像（多値バンド）を色変換し、階調処理を行った後、符号化（圧縮を含む）し、符号を貯めた後に復号化し、プリンタエンジンへ出力して印刷を行わせるようにしている。
そこで、性能向上を図るため、近年、半導体技術の発展から、ＣＰＵ（ソフトウェア）で行われた処理の１部をハードウェアに行わせることが既に知られている。
【０００３】
例えば、特許文献１には、汎用ＣＰＵ−ＡＳＩＣ（Application
Specific Integrated Circuit）間のバスの転送効率を向上させ、メモリ容量を削減するため、ＣＰＵによりＲＧＢ多値バンドと属性バンドと画像処理パラメータとを生成させ、ハードウェアにより、ＲＧＢもしくはＣＭＹの各版のラインメモリと属性のラインメモリおよび画像処理パラメータを格納する記憶装置を制御し、色変換処理と解像度変換処理とハーフトン処理とをパイプライン処理で行わせる構成について開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の画像処理装置では、画像データに対してバンド単位にＤＭＡ（Direct Memory Access）を行い、単純に圧縮することが可能なため、圧縮をバンド単位で行うために、メインメモリに一旦バンド単位で画像データを並べていた（図６〜図８によって追って詳細に説明する）。そのため、画像データに対する色変換処理や階調処理を含む画像処理と圧縮処理を含む符号化処理とを、パイプライン処理することはなかった。よって、汎用ＣＰＵ−ＡＳＩＣ間のバスにおいて、高い転送レートおよび大容量のメモリが必要であるといった問題があった。
【０００５】
ここで、パイプライン処理とは、高速化技術による処理の一つであり、処理要素を直列に連結し、ある要素の出力が次の要素の入力となるように配置して行う処理に相当する。
この発明は、上記の点に鑑みてなされたものであり、メモリの容量を小さくし、ＣＰＵ−ＡＳＩＣ間のバスの転送レートを低くすることを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、上記の目的を達成するため、以下に示す画像処理装置および画像形成装置を提供する。
この発明による画像処理装置は、ＣＰＵによってメモリ上に格納された多値の画像データに対して、ＡＳＩＣ内で色変換処理，階調処理，およびプレーン処理を含む画像処理と圧縮処理を含む符号化処理とを実施する画像処理装置であって、上記ＡＳＩＣ内で上記プレーン処理を行うプレーン処理部の後段に、上記画像処理がなされた画像データを直接入力して上記符号化処理を実施する圧縮処理部を配置したものである。
【０００７】
また、上記圧縮処理部が、各色毎に上記画像処理がなされた各画像データを、その各色毎のラインメモリにそれぞれ格納して、選択的に１つの圧縮部によって上記符号化処理を行うか、上記各色毎の圧縮部によってそれぞれ上記符号化処理を行うとよい。
さらに、上記ＡＳＩＣが、上記圧縮処理部によって上記各色毎に上記画像処理がなされた画像データを上記メモリに格納した後、復号化処理部によって復号化処理を行いながら出力してもよい。
この発明による画像形成装置は、上記の画像処理装置を備え、その画像処理装置から出力される上記復号化処理が行われた画像データに基づいて画像形成処理を行うものである。
【発明の効果】
【０００８】
この発明の画像処理装置によれば、ＡＳＩＣ内でプレーン処理を行うプレーン処理部の後段に、色変換処理，階調処理，およびプレーン処理を含む画像処理がなされた画像データを直接入力して圧縮処理を含む符号化処理を実施する圧縮処理部を配置することにより、ＡＳＩＣがＣＰＵによってメモリ上に格納された多値の画像データに対する上記画像処理と上記符号化処理とをパイプライン処理することが可能になるため、メモリの容量を小さくし、汎用ＣＰＵ−ＡＳＩＣ間のバスの転送レートを低くすることができる。
【図面の簡単な説明】
【０００９】
【図１】この発明によるカラープリンタにおける画像処理装置の一部をハードウェアで実施するシステム構成例を示すブロック図である。
【図２】図１に示したＬＳＩ１００内の色変換処理モジュール１０２から圧縮処理モジュール１０５までの画像データの流れについて説明するための説明図である。
【図３】図１の圧縮処理モジュール１０５の構成例を示すと共にその圧縮処理を説明するためのブロック図である。
【図４】図１の圧縮処理モジュール１０５の他の構成例を示すと共にその圧縮処理を説明するためのブロック図である。
【００１０】
【図５】この発明によるカラープリンタにおける画像処理装置の一部をハードウェアで実施する他のシステム構成例を示すブロック図である。
【図６】従来のカラープリンタにおける画像処理装置の一部をハードウェアで実施するシステム構成の一例を示すブロック図である。
【図７】図６の色変換処理部１２から圧縮処理部１５までの画像データの流れについて説明するための説明図である。
【図８】図７のメインメモリ２に格納されたバンド単位の画像データの圧縮処理について説明するための説明図である。
【発明を実施するための形態】
【００１１】
以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
以下の実施形態は、カラープリンタに備えた画像処理装置（描画システム）の一部をハードウェアで実施するのに際して、以下の特徴を有する。つまり、ＡＳＩＣ内でプレーン処理を行うプレーン処理モジュールの後段に、色変換処理，階調処理，およびプレーン処理を含む画像処理がなされた画像データを直接入力して圧縮処理を含む符号化処理を実施する圧縮処理モジュールを配置することにより、ＡＳＩＣがＣＰＵによってメモリ上に格納された多値の画像データに対する上記画像処理と上記符号化処理とをパイプライン処理できることが特徴になっている。
【００１２】
そこで、その特徴について詳細に説明するが、その説明に入る前に、理解の便宜のため、従来の画像処理装置と、その問題点について、図６〜図８を参照して説明する。なお、後述するＲＧＢの「Ｒ」はレッドを、「Ｇ」はグリーンを、「Ｂ」はブルーをそれぞれ示す。また、ＣＭＹＫの「Ｃ」はシアンを、「Ｍ」はマゼンタを、「Ｙ」はイエローを、「Ｋ」はブラックをそれぞれ示す。更に、「画像データ」を「ピクセル（ＰＩＸＥＬ）データ」又は「ピクセル画像データ」とも云う。
【００１３】
図６は、従来のカラープリンタにおける画像処理装置の一部をハードウェアで実施するシステム構成の一例を示すブロック図である。
図７は、図６の色変換処理部１２から圧縮処理部１５までの画像データの流れについて説明するための説明図である。
図８は、図７のメインメモリ２に格納されたバンド単位の画像データの圧縮処理について説明するための説明図である。
【００１４】
（１）ＣＰＵ１は、ＰＤＬといったデータを構文解析後、ＲＧＢ（各色）毎に多値のピクセルデータ（多値ピクセル画像データ）をメインメモリ２に描画・生成する。
（２）画像処理回路１０は、画像処理装置のハードウェア部分であり、ＤＭＡ機能を備え、ＣＰＵ１からの指示によりＤＭＡを起動して、メインメモリ２からＲＧＢ毎の多値のピクセルデータを読み込み、例えば図７に示すように、色変換処理部１２による色変換（ＲＧＢ→ＣＭＹＫ）、階調処理部１３による階調処理、プレーン（ＰＬＡＮＥ）処理部１４によるプレーン処理を行い、プレーン処理後の画像データであるＣＭＹＫ毎のプレーンデータ（ワードデータ）をバンド単位でメインメモリ２に戻す。なお、メインメモリ２とのデータのやりとりは、実際にはアービタ１１（調停回路）経由で行う。
【００１５】
（３）画像処理回路１０は、メインメモリ２にバンド単位に並べられたＣＭＹＫ毎のプレーンデータ（少値プレーン画像データ）をバンド単位で読み込み、圧縮処理部１５で符号化処理（圧縮処理を含む）を行ってメインメモリ２へ戻す。圧縮処理部１５では、読み込まれたＣＭＹＫ毎のプレーンデータを、例えば図８に示すように、マルチプレクサ（ＭＵＸ）１５ａでＣＭＹＫ毎に順次選択し、圧縮器１５ｂで符号化処理を行う。なお、バンド単位にＤＭＡを起動してデータの読み込みを行うことにより、アドレスの管理が容易になる。
【００１６】
（４）画像処理回路１０は、メインメモリ２にバンド単位に並べられた符号化されたプレーンデータ（少値プレーン符号データ）を読み込み、復号処理部１６で復号化処理を行ってメインメモリ２へ戻す。
（５）画像処理回路１０は、メインメモリ２にバンド単位に並べられた復号化されたプレーンデータ（少値プレーン生データ）を読み込み、出力処理部１７で画像形成手段であるプリンタエンジン３へ出力して用紙等の記録媒体への印刷処理（画像形成処理）を行わせる。
【００１７】
このような各種処理を行う画像処理装置では、画像データに対してバンド単位にＤＭＡを行い、単純に圧縮することが可能なため、圧縮をバンド単位で行うために、ＣＰＵ１によってメインメモリ２に一旦バンド単位で画像データを並べている。そのため、画像データに対する色変換処理や階調処理を含む画像処理と圧縮処理を含む符号化処理とを、パイプライン処理することはなかった。よって、ＣＰＵ１（汎用ＣＰＵ）−画像処理回路１０（ＡＳＩＣを構成する）間のバスにおいて、高い転送レートおよび大容量のメモリが必要であるといった問題があった。
【００１８】
そこで、上述した問題を解消するため、この発明の実施形態を以下に示す。
まず、この発明によるカラープリンタにおける画像処理装置（描画システム）の一部をハードウェアで実施するシステム構成例について説明する。
図１は、そのシステム構成例を示すブロック図であり、図６と対応する部分には同一符号を付している。
【００１９】
この実施形態のカラープリンタは、画像処理装置を構成するＣＰＵ１、メインメモリ２、およびＬＳＩ（Large Scale Integration）１００と、プリンタエンジン３とを備え、それらによってシステムを構成している。
ＬＳＩ１００は、画像処理装置のハードウェア部分に相当するＡＳＩＣ（画像処理回路）を構成しており、ＤＭＡ機能を備え、アービタ１０１、色変換処理モジュール（色変換処理部）１０２、階調処理モジュール（階調処理部）１０３、プレーン処理モジュール（プレーン処理部）１０４、圧縮処理モジュール（圧縮処理部）１０５、復号処理モジュール（復号処理部）１０６、および出力処理モジュール（出力処理部）１０７を備えている。
【００２０】
次に、図１に示したカラープリンタによる描画処理（画像処理装置による画像データに対する処理を含む）の流れについて説明する。
（Ａ１）ＣＰＵ１は、ＰＤＬといったデータ（文字コード等の他のデータでもよい）を構文解析後、ＲＧＢ（各色）毎に多値のピクセルデータ（多値ピクセル画像データ）をメインメモリ２に描画・生成する。
（Ａ２）ＬＳＩ１００は、ＣＰＵ１からの指示によりＤＭＡを起動して、メインメモリ２からＲＧＢ毎の多値のピクセルデータを読み込み、色変換処理モジュール１０２による色変換（ＲＧＢ→ＣＭＹＫ）、階調処理モジュール１０３による階調処理、プレーン処理モジュール１０４によるプレーン処理を行い、プレーン処理後の画像データであるＣＭＹＫ毎のプレーンデータを圧縮処理モジュール１０５で符号化処理（圧縮処理を含む）して、バンド単位でメインメモリ２に戻し、バンド単位に並べる。なお、メインメモリ２とのデータのやりとりは、実際にはアービタ１０１経由で行う。
【００２１】
（Ａ３）ＬＳＩ１００は、メインメモリ２にバンド単位に並べられた符号化されたプレーンデータ（少値プレーン符号データ）を読み込み、復号処理モジュール１０６で復号化処理してメインメモリ２へ戻し、バンド単位に並べる。
（Ａ４）ＬＳＩ１００は、メインメモリ２にバンド単位に並べられた復号化されたプレーンデータ（少値プレーン生データ）を読み込み、出力処理モジュール１０７でプリンタエンジン３へ出力して記録媒体への印刷処理を行わせる。
【００２２】
ここで、ＬＳＩ１００では、図１に示したように、プレーン処理を行うプレーン処理モジュール１０４の後段に、色変換処理，階調処理，およびプレーン処理を含む画像処理がなされた画像データであるＣＭＹＫ毎のプレーンデータを直接入力して圧縮処理を含む符号化処理を実施する圧縮処理モジュール１０５を配置したことで、ＬＳＩ１００がＣＰＵ１によってメインメモリ２上に格納された多値の画像データに対する上記画像処理と上記符号化処理とをパイプライン処理できる。
そのため、図６の従来例と比較すると、図６の（３）に示した画像データのパスをなくすことができ、且つ図６の（２）に示したメインメモリ２へ書き戻すパスのデータを符号化しているので、ＣＰＵ１（汎用ＣＰＵ）−ＬＳＩ１００（ＡＳＩＣを構成する）間のバスの転送レートを低くすることが可能になる。
【００２３】
次に、図１に示したＬＳＩ１００内の色変換処理モジュール１０２から圧縮処理モジュール１０５までの画像データの流れについて説明する。
図２は、その画像データの流れについて説明するための説明図である。
図２で説明するシステム構成には、メインメモリ２、色変換処理モジュール１０２、階調処理モジュール１０３、プレーン処理モジュール１０４、および圧縮処理モジュール１０５が登場する。
【００２４】
（Ｂ１）ＬＳＩ１００は、メインメモリ２からＲＧＢ毎の各８ｂｉｔの多値ピクセルデータを読み込み、色変換処理モジュール１０２へ送信する。
（Ｂ２）色変換処理モジュール１０２は、ＲＧＢ毎の各８ｂｉｔの多値ピクセルデータを、ＣＭＹＫ毎の各８ｂｉｔの多値ピクセルデータに色変換し、階調処理モジュール１０３へ送信する。
【００２５】
（Ｂ３）階調処理モジュール１０３は、ＣＭＹＫ毎の各８ｂｉｔの多値ピクセルデータを、ＣＭＹＫ毎の各１（ｏｒ２）ｂｉｔの少値ピクセルデータに階調処理（解像度変換処理）し、プレーン処理モジュール１０４へ送信する。
（Ｂ４）プレーン処理モジュール１０４は、ＣＭＹＫ毎の各１（ｏｒ２）ｂｉｔの少値ピクセルデータをＣＭＹＫ毎の各１（ｏｒ２）ｂｉｔのプレーンデータ（Ｗｏｒｄ単位）に変換し、圧縮処理モジュール１０５へ送信する。
よって、圧縮処置モジュール１０５への入力データは、ＣＭＹＫ毎の各１（ｏｒ２）ｂｉｔのプレーンデータ（Ｗｏｒｄ単位）になる。
【００２６】
次に、図１の圧縮処理モジュール１０５の構成例およびその圧縮処理について説明する。
図３は、その圧縮処理モジュール１０５の構成例を示すと共にその圧縮処理を説明するためのブロック図である。
図３で説明するシステム構成には、メインメモリ２、プレーン処理モジュール１０４、圧縮処理モジュール１０５、復号処理モジュール１０６、そして圧縮処理モジュール１０５内のＣＭＹＫ４版分の各ラインメモリ５１、マルチプレクサ５２、および圧縮器（圧縮部）５３が登場する。
【００２７】
圧縮処理モジュール１０５は、ワード（Ｗｏｒｄ）単位でＣＭＹＫ毎のプレーンデータを受けて、ライン単位で符号化し、ライン単位でメインメモリ２に出力する（書き込む）。なお、図６に示したような従来の画像処理装置（例えば特許文献１参照）では、圧縮処理モジュール１０５に相当する圧縮処理部（符号化装置）が、バンド単位のプレーンデータを受けて、符号化し、メインメモリにバンド単位に出力していた。
【００２８】
後段モジュールである復号処理モジュール１０６がＣＭＹＫ毎のプレーンデータ（ライン単位のデータ）をバンド単位で扱うため、圧縮処理モジュール１０５は、ライン単位のデータを並べて、バンド単位のデータを形成する必要がある。そのため、圧縮処理モジュール１０５は、そのデータ処理を可能とするハードウェア構成となっている。
【００２９】
圧縮処理モジュール１０５では、プレーン処理モジュール１０４からワード単位で各版（ＣＭＹＫ毎）のプレーンデータを受け、それぞれライン単位で各版のラインメモリ５１にそれぞれ格納し、マルチプレクサ５２で順次選択して、圧縮器５３で符号化処理した後、メインメモリ２に格納する。つまり、各版のラインメモリ５１において１ライン分のプレーンデータが揃った版からマルチプレクサ５２を通し、ライン単位で圧縮器５３で符号化処理した後、符号化したプレーンデータ（以下単に「符号データ」ともいう）をメインメモリ２に格納する。ライン単位の符号データを並べて、バンド単位の符号データを形成することは、圧縮器５３が４つの符号データの終端アドレスを記憶しておくことで、可能になる。
【００３０】
次に、図１の圧縮処理モジュール１０５の他の構成およびその圧縮処理について説明する。
図４は、その圧縮処理モジュール１０５の他の構成例を示すと共にその圧縮処理を説明するためのブロック図であり、図３と同じ部分には同一符号を付している。
図４で説明するシステム構成には、メインメモリ２、プレーン処理モジュール１０４、圧縮処理モジュール１０５、復号処理モジュール１０６、そして圧縮処理モジュール１０５内のＣＭＹＫ４版分のラインメモリ５１、マルチプレクサ５２、およびＣＭＹＫ４版分の圧縮器５４が登場する。
【００３１】
この圧縮処理モジュール１０５において、図６の構成と異なる点は、ＣＭＹＫ４版分の圧縮器５４を備えた点である。
この例の場合、プレーン処理モジュール１０４からワード単位で各版（ＣＭＹＫ毎）のプレーンデータを受け、それぞれライン単位で各版のラインメモリ５１にそれぞれ格納し、各版の圧縮器５４でそれぞれ符号化処理した後、マルチプレクサ５２で順次選択して、メインメモリ２に格納する。つまり、各版のラインメモリ５１において１ライン分のプレーンデータが揃った版からライン単位で対応する圧縮器５４で符号化処理した後、符号データをマルチプレクサ５２を通し、メインメモリ２に格納する。
４個の圧縮器５４を使用することで、各版のプレーンデータを同時に圧縮することが可能になるため、圧縮処理を高速に行うことが可能になる。
【００３２】
なお、図１の圧縮モジュール１０５として、図３に示したものを備えている場合には、各版（ＣＭＹＫ）毎にプレーン処理が行われた各プレーンデータを、その各版毎のラインメモリ５１にそれぞれ格納して、選択的に１つの圧縮器５３によって符号化処理を行う第１の処理モードを、図４に示したものを備えている場合には、各版毎にプレーン処理が行われた各プレーンデータを、その各版毎のラインメモリ５１にそれぞれ格納して、その各版毎の圧縮器５４によってそれぞれ符号化処理を行う第２の処理モードを、それぞれＣＰＵ１からの指示（実際には図示しない操作部上の操作に対応する指示）により選択して実行することができる。あるいは、図１の圧縮モジュール１０５として、図３，図４に示したものを両方備えている場合にも、上記の第１，第２の処理モードをＣＰＵ１からの指示により選択的に実行することができる。
【００３３】
次に、この発明によるカラープリンタにおける画像処理装置の一部をハードウェアで実施する他のシステム構成例について説明する。
図５は、その他のシステム構成例を示すブロック図であり、図１と同じ部分には同一符号を付している。
【００３４】
この実施形態のカラープリンタは、画像処理装置を構成するＣＰＵ１、メインメモリ２、およびＬＳＩ２００と、プリンタエンジン３とを備え、それらによってオンザフライでデータ出力を行うシステムを構成している。
ここで、オンザフライとは、画像データをプリンタエンジン３へ出力して記録媒体への印刷処理を行わせる際、符号データを一度復号化した（変換した）データイメージ（符号データ）をメインメモリ２上に格納することなく、符号データをリアルタイムに復号データに変換処理（復号化処理）しながらプリンタエンジン３に出力して記録媒体への印刷処理を行わせる方式のことである。
【００３５】
ＬＳＩ２００は、画像処理装置のハードウェア部分に相当する画像処理回路であり、ＤＭＡ機能を備え、アービタ１０１、色変換処理モジュール１０２、階調処理モジュール１０３、プレーン処理モジュール１０４、圧縮処理モジュール１０５、および復号処理モジュール１０６を備えている。
図５に示したカラープリンタの画像処理装置における画像処理の流れは、図１の（Ａ４）の処理がなくなる形になる。
【００３６】
この実施形態では、圧縮処理（符号化）したデータをプレーン形式でメインメモリ２に格納するので、復号化する際に、回転等の後処理が発生しなければ、オンザフライで出力可能となる。
よって、図１に示した構成に比べて、メインメモリ２の容量を更に小さくすることができる。また、ＣＰＵ１（汎用ＣＰＵ）−ＬＳＩ１００（ＡＳＩＣを構成する）間のバスの転送レートを更に低くすることができる。
【００３７】
以上、この発明をカラープリンタに搭載した画像処理装置に適用した実施形態について説明したが、この発明はこれに限らず、デジタルカラー複写機，デジタルカラー複合機，カラーファクシミリ装置等の他の画像形成装置に搭載された画像処理装置には勿論、それらの画像形成装置に外部接続可能な単体の画像処理装置にも適用可能である。
【産業上の利用可能性】
【００３８】
以上の説明から明らかなように、この発明によれば、メインメモリの容量を小さくし、汎用ＣＰＵ−ＡＳＩＣ間のバスの転送レートを低くすることができる。したがって、メインメモリの容量が小さく、且つ汎用ＣＰＵ−ＡＳＩＣ間のバスの転送レートが低い画像処理装置および画像形成装置を提供することができる。
【符号の説明】
【００３９】
１：ＣＰＵ    ２：メインメモリ    ３：プリンタエンジン    ５１：ラインメモリ
５２：マルチプレクサ    ５３，５４：圧縮器    １００，２００：ＬＳＩ
１０１：アービタ    １０２：色変換処理モジュール    １０３：階調処理モジュール
１０４：プレーン処理モジュール    １０５：圧縮処理モジュール
１０６：復号処理モジュール    １０７：出力処理モジュール
【先行技術文献】
【特許文献】
【００４０】
【特許文献１】特開２００８−０２３９５９号公報
【図１】
2012169916.tif 000003
【図２】
2012169916.tif 000004
【図３】
2012169916.tif 000005
【図４】
2012169916.tif 000006
【図５】
2012169916.tif 000007
【図６】
2012169916.tif 000008
【図７】
2012169916.tif 000009
【図８】
2012169916.tif 000010