(57)【要約】【課題】静電容量の値を精度良く確保できる容量素子、及び、容量可変率を十分に確保することのできる可変容量素子を提供する。また、これらの容量素子を用いた共振回路、通信システム、ワイヤレス充電システム、電源装置及び電子機器を提供する。【解決手段】本発明の容量素子（可変容量素子１）は、誘電体層４と誘電体層４を挟持して誘電体層４に所望の電界を発生させる少なくとも１対の容量素子電極５ａ、５ｂとで構成される容量素子本体２を備える。また、容量素子本体２の誘電体層４に発生する応力を制御し、容量素子本体２の静電容量を増加させる応力制御部６、７を備える。【選択図】図１
2012169589.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体と、
前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部と
を有して構成される容量素子。
【請求項２】
前記応力制御部は、応力制御部用誘電体層と、前記応力制御部用誘電体層内に複数積層された応力制御電極とから構成され、
前記応力制御電極に所望の制御電圧を印加することにより、前記容量素子本体の静電容量を増加させる
請求項１に記載の容量素子。
【請求項３】
前記応力制御部は、前記容量素子本体の誘電体層の厚さ方向に積層されている
請求項２記載の容量素子。
【請求項４】
前記応力制御部は、前記容量素子本体を挟持して前記容量素子本体の誘電体層の厚さ方向に積層されている
請求項３記載の容量素子。
【請求項５】
前記容量素子電極と前記応力制御電極は互いに平行に積層されている
請求項４記載の容量素子。
【請求項６】
前記誘電体層は制御電圧に応じて容量が変化する強誘電体材料で構成されている
請求項５記載の容量素子。
【請求項７】
前記応力制御電極は、前記容量素子電極と電気的に分離されている
請求項２に記載の容量素子。
【請求項８】
前記容量素子本体では、誘電体層を介して、複数の容量素子電極が積層されている
請求項１に記載の容量素子。
【請求項９】
前記応力制御部の応力制御用誘電体層の厚みは、前記容量素子本体の誘電体層の厚みよりも薄く構成されている
請求項２に記載の容量素子。
【請求項１０】
前記容量素子本体を挟持して積層されている２つの応力制御部は、それぞれ異なる制御電圧電源に接続されており、前記２つの応力制御部には対応する制御電圧電源から供給される制御電圧が独立に印加される
請求項４に記載の容量素子。
【請求項１１】
前記容量素子本体を挟持して積層されている２つの応力制御部は、２つの制御電圧電源を介して直列又は並列に接続されており、前記２つの応力制御部内における電界方向が同方向又は逆方向とされている
請求項４に記載の容量素子。
【請求項１２】
前記容量素子本体を挟持して積層されている２つの応力制御部は、１つの制御電圧電源を介して直列又は並列に接続されており、前記２つの応力制御部内における電界方向が同方向又は逆方向とされている  請求項４に記載の容量素子。
【請求項１３】
誘電体層となる誘電体シート上に所望の電極形状となるように導電ペーストを塗布して容量素子電極を形成し、前記容量素子電極の周囲を埋め込むように前記誘電体シート上部に誘電体材料膜を形成する工程と、
前記容量素子電極が形成された誘電体シートを複数層積層することにより、容量素子本体となる積層体を形成する工程と、
前記積層体を焼成処理することにより、複数の容量素子電極が誘電体層を介して積層された容量素子本体を形成する工程と、
前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部を前記容量素子本体に接合して形成する工程と
を含む容量素子の製造方法。
【請求項１４】
前記応力制御部は、応力制御部用誘電体層となる誘電体シート上に所望の電極形状となるように導電ペーストを塗布して応力制御電極を形成し、前記応力制御電極の周囲を埋め込むように前記誘電体シート上部に誘電体材料膜を形成する工程と、前記応力制御電極が形成された誘電体シートを複数層積層することにより、応力制御部となる積層体を形成する工程と、で形成され、
前記焼成処理は、前記応力制御部となる積層体と前記容量素子本体となる積層体とを積層した後に行うことにより、前記容量素子本体と前記応力制御部とを一体化する
請求項１３に記載の容量素子の製造方法。
【請求項１５】
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部とを有して構成される容量素子を含む共振コンデンサと、
前記共振コンデンサに接続された共振コイルと
を備える共振回路。
【請求項１６】
前記応力制御部は、応力制御部用誘電体層と、前記応力制御部用誘電体層内に複数積層された応力制御電極とから構成され、
前記応力制御電極に所望の制御電圧を印加することにより、前記容量素子本体の静電容量を増加させる
請求項１５に記載の共振回路。
【請求項１７】
前記応力制御部は、前記容量素子本体を挟持して前記容量素子本体の誘電体層の厚さ方向に積層されている
請求項１６に記載の共振回路。
【請求項１８】
前記容量素子本体を挟持して積層されている２つの応力制御部は、それぞれ異なる制御電圧電源に接続されており、前記２つの応力制御部は対応する制御電圧電源から供給される制御電圧が独立に印加される
請求項１７に記載の共振回路。
【請求項１９】
前記容量素子本体を挟持して積層されている２つの応力制御部は、２つの制御電圧電源を介して直列又は並列に接続されており、前記２つの応力制御部内における電界方向が同方向又は逆方向とされている
請求項１７に記載の共振回路。
【請求項２０】
前記容量素子本体を挟持して積層されている２つの応力制御部は、１つの制御電圧電源を介して直列又は並列に接続されており、前記２つの応力制御部内における電界方向が同方向又は逆方向とされている
請求項１７に記載の共振回路。
【請求項２１】
第１誘電体層と前記第１誘電体層を挟持して前記第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体と、前記第１容量素子本体の前記第１誘電体層に発生する応力を制御し、前記第１容量素子本体の静電容量を増加させる第１応力制御部とを有して構成される第１容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを有する送信側アンテナ部を備える送信装置と、
第２誘電体層と前記第２誘電体層を挟持して前記第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体と、前記第２容量素子本体の前記第２誘電体層に発生する応力を制御し、前記第２容量素子本体の静電容量を増加させる第２応力制御部とを有して構成される第２容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとを有する受信側アンテナ部を備える受信装置と
を含む通信システム。
【請求項２２】
第１誘電体層と前記第１誘電体層を挟持して前記第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体と、前記第１容量素子本体の前記第１誘電体層に発生する応力を制御し、前記第１容量素子本体の静電容量を増加させる第１応力制御部とを有して構成される第１容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを有する給電側アンテナ部を備える給電装置と、
第２誘電体層と前記第２誘電体層を挟持して前記第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体と、前記第２容量素子本体の前記第２誘電体層に発生する応力を制御し、前記第２容量素子本体の静電容量を増加させる第２応力制御部とを有して構成される第２容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとを有する受電側アンテナ部を備える受電装置と
を含むワイヤレス充電システム。
【請求項２３】
電源供給部と、
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部とを有して構成される容量素子を含む共振コンデンサを含んで構成された可変インピーダンスと
を含む電源装置。
【請求項２４】
第１誘電体層と前記第１誘電体層を挟持して前記第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体と、前記第１容量素子本体の前記第１誘電体層に発生する応力を制御し、前記第１容量素子本体の静電容量を増加させる第１応力制御部とを有して構成される第１容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを有する送信側アンテナ部を備える送信装置と、
第２誘電体層と前記第２誘電体層を挟持して前記第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体と、前記第２容量素子本体の前記第２誘電体層に発生する応力を制御し、前記第２容量素子本体の静電容量を増加させる第２応力制御部とを有して構成される第２容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとを有する受信側アンテナ部を備える受信装置と、
前記第１容量素子及び前記第２容量素子の容量を制御する制御部と
を含む電子機器。
【請求項２５】
第１誘電体層と前記第１誘電体層を挟持して前記第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体と、前記第１容量素子本体の前記第１誘電体層に発生する応力を制御し、前記第１容量素子本体の静電容量を増加させる第１応力制御部とを有して構成される第１容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを有する給電側アンテナ部を備える給電装置と、
第２誘電体層と前記第２誘電体層を挟持して前記第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体と、前記第２容量素子本体の前記第２誘電体層に発生する応力を制御し、前記第２容量素子本体の静電容量を増加させる第２応力制御部とを有して構成される第２容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとを有する受電側アンテナ部を備える受電装置と、
前記第１容量素子及び前記第２容量素子の容量を制御する制御部と
を含む電子機器。
【請求項２６】
電源供給部と、
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部とを有して構成される容量素子を含む共振コンデンサを含んで構成された可変インピーダンスと、
前記容量素子の容量を制御する制御部と
を含む電子機器。
【請求項２７】
第１誘電体層と前記第１誘電体層を挟持して前記第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体と、前記第１容量素子本体の前記第１誘電体層に発生する応力を制御し、前記第１容量素子本体の静電容量を増加させる第１応力制御部とを有して構成される第１容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを有する送信側アンテナ部を備える送信装置と、
第２誘電体層と前記第２誘電体層を挟持して前記第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体と、前記第２容量素子本体の前記第２誘電体層に発生する応力を制御し、前記第２容量素子本体の静電容量を増加させる第２応力制御部とを有して構成される第２容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとを有する受信側アンテナ部を備える受信装置と、
第３誘電体層と前記第３誘電体層を挟持して前記第３誘電体層に所望の電界を発生させる少なくとも１対の第３容量素子電極とで構成される第３容量素子本体と、前記第３容量素子本体の前記第３誘電体層に発生する応力を制御し、前記第３容量素子本体の静電容量を増加させる第３応力制御部とを有して構成される第３容量素子を含む第３共振コンデンサと、前記第３共振コンデンサに接続された第３共振コイルとを有する給電側アンテナ部を備える給電装置と、
第４誘電体層と前記第４誘電体層を挟持して前記第４誘電体層に所望の電界を発生させる少なくとも１対の第４容量素子電極とで構成される第４容量素子本体と、前記第４容量素子本体の前記第４誘電体層に発生する応力を制御し、前記第４容量素子本体の静電容量を増加させる第４応力制御部とを有して構成される第４容量素子を含む第４共振コンデンサと、前記第４共振コンデンサに接続された第４共振コイルとを有する受電側アンテナ部を備える受電装置と、
前記第１容量素子、前記第２容量素子、前記第３容量素子及び前記第４容量素子のそれぞれの容量を制御する制御部と
を含む電子機器。
【請求項２８】
第１誘電体層と前記第１誘電体層を挟持して前記第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体と、前記第１容量素子本体の前記第１誘電体層に発生する応力を制御し、前記第１容量素子本体の静電容量を増加させる第１応力制御部とを有して構成される第１容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを有する送信側アンテナ部を備える送信装置と、
第２誘電体層と前記第２誘電体層を挟持して前記第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体と、前記第２容量素子本体の前記第２誘電体層に発生する応力を制御し、前記第２容量素子本体の静電容量を増加させる第２応力制御部とを有して構成される第２容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとを有する受信側アンテナ部を備える受信装置と、
電源供給部と、第３誘電体層、及び、前記第３誘電体層を挟持して前記第３誘電体層に所望の電界を発生させる少なくとも１対の第３容量素子電極で構成される第３容量素子本体、並びに、前記第３容量素子本体の前記第３誘電体層に発生する応力を制御し、前記第３容量素子本体の静電容量を増加させる第３応力制御部を有して構成される第３容量素子を含む第３共振コンデンサを含んで構成された可変インピーダンスとを含む電源装置と、
前記第１容量素子、前記第２容量素子及び前記第３容量素子のそれぞれの容量を制御する制御部と
を含む電子機器。
【請求項２９】
第１誘電体層と前記第１誘電体層を挟持して前記第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体と、前記第１容量素子本体の前記第１誘電体層に発生する応力を制御し、前記第１容量素子本体の静電容量を増加させる第１応力制御部とを有して構成される第１容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを有する給電側アンテナ部を備える給電装置と、
第２誘電体層と前記第２誘電体層を挟持して前記第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体と、前記第２容量素子本体の前記第２誘電体層に発生する応力を制御し、前記第２容量素子本体の静電容量を増加させる第２応力制御部とを有して構成される第２容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとを有する受電側アンテナ部を備える受電装置と、
電源供給部と、第３誘電体層、及び、前記第３誘電体層を挟持して前記第３誘電体層に所望の電界を発生させる少なくとも１対の第３容量素子電極で構成される第３容量素子本体、並びに、前記第３容量素子本体の前記第３誘電体層に発生する応力を制御し、前記第３容量素子本体の静電容量を増加させる第３応力制御部を有して構成される第３容量素子を含む第３共振コンデンサとを含んで構成された可変インピーダンスとを含む電源装置と、
前記第１容量素子、前記第２容量素子及び前記第３容量素子のそれぞれの容量を制御する制御部と
を含む電子機器。
【請求項３０】
第１誘電体層と前記第１誘電体層を挟持して前記第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体と、前記第１容量素子本体の前記第１誘電体層に発生する応力を制御し、前記第１容量素子本体の静電容量を増加させる第１応力制御部とを有して構成される第１容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを有する送信側アンテナ部を備える送信装置と、
第２誘電体層と前記第２誘電体層を挟持して前記第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体と、前記第２容量素子本体の前記第２誘電体層に発生する応力を制御し、前記第２容量素子本体の静電容量を増加させる第２応力制御部とを有して構成される第２容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとを有する受信側アンテナ部を備える受信装置と、
第３誘電体層と前記第３誘電体層を挟持して前記第３誘電体層に所望の電界を発生させる少なくとも１対の第３容量素子電極とで構成される第３容量素子本体と、前記第３容量素子本体の前記第３誘電体層に発生する応力を制御し、前記第３容量素子本体の静電容量を増加させる第３応力制御部とを有して構成される第３容量素子を含む第３共振コンデンサと、前記第３共振コンデンサに接続された第３共振コイルとを有する給電側アンテナ部を備える給電装置と、
第４誘電体層と前記第４誘電体層を挟持して前記第４誘電体層に所望の電界を発生させる少なくとも１対の第４容量素子電極とで構成される第４容量素子本体と、前記第４容量素子本体の前記第４誘電体層に発生する応力を制御し、前記第４容量素子本体の静電容量を増加させる第４応力制御部とを有して構成される第４容量素子を含む第４共振コンデンサと、前記第４共振コンデンサに接続された第４共振コイルとを有する受電側アンテナ部を備える受電装置と、
電源供給部と、第５誘電体層、及び、前記第５誘電体層を挟持して前記第５誘電体層に所望の電界を発生させる少なくとも１対の第５容量素子電極とで構成される第５容量素子本体、並びに、前記第５容量素子本体の前記第５誘電体層に発生する応力を制御し、前記第５容量素子本体の静電容量を増加させる第５応力制御部を有して構成される第５容量素子を含む第５共振コンデンサを含んで構成された可変インピーダンスとを含む電源装置と、
前記第１容量素子、前記第２容量素子、前記第３容量素子、前記第４容量素子及び前記第５容量素子のそれぞれの容量を制御する制御部と
を含む電子機器。
【請求項３１】
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部とを有して構成される容量素子を含む共振コンデンサと、
前記共振コンデンサに接続された共振コイルと
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量素子及びそれを備える共振回路に関し、特に、使用時において容量素子内に発生する応力を制御し静電容量を増加させることのできる容量素子、容量素子の製造方法、及びその容量素子を用いた共振回路に関する。また、その容量素子を用いた通信システム、ワイヤレス充電システム、電源装置及び電子機器に関する。
【背景技術】
【０００２】
近年、電子機器の小型化、高信頼性化に伴い、その電子機器に用いられる電子部品として、小型化された容量素子の開発が求められている。そして、容量素子の小型化、及び高容量化を可能とするために、誘電体層と内部電極層とが交互に積層された積層誘電体素子本体に外部電極を形成した積層セラミックコンデンサが提案されている（特許文献１）。
【０００３】
特許文献１では、積層セラミックコンデンサを構成する積層誘電体素子本体内部において、その製造過程に結果的に付与される残留応力によって誘電率が向上することを利用し、取得静電容量の向上を図ることが記載されている。そして、このように、積層セラミックコンデンサにおいて積層誘電体素子本体に残留応力が結果的に付与されることで誘電率の向上が図られるので、より一層の小型化が可能とされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】ＷＯ２００５／０５０６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、使用する容量素子毎に静電容量のバラツキがある場合、電子機器の性能を精度よく確保できないという問題がある。このため、容量素子の使用時において、静電容量を合わせこみたいという要望がある。
また、近年、印加される制御電圧に応じて静電容量が変化する誘電体層を用いた容量素子(可変容量素子)が開発されているが、従来の可変容量素子は、制御電圧の印加によって、静電容量が減少する特性であった。
【０００６】
上述の点に鑑み、本開示は、静電容量の値を精度良く確保できる容量素子、及び、制御電圧を印加することで、静電容量を増加することのできる容量素子、及びその製造方法を提供する。また、これらの容量素子を用いた共振回路、通信システム、ワイヤレス充電システム、電源装置及び電子機器を提供する。
【課題を解決するための手段】
【０００７】
本開示の容量素子は、誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体を備える。また、容量素子本体の誘電体層に発生する応力を制御し、容量素子本体の静電容量を増加させる応力制御部を備える。
【０００８】
本開示の容量素子では、応力制御部により容量素子本体の誘電体層に発生する応力を制御し、容量素子本体の静電容量を増加させることができる。これにより、容量素子本体の静電容量を制御することができる。
【０００９】
本開示の容量素子の製造方法は、誘電体層となる誘電体シート上に所望の電極形状となるように導電ペーストを塗布して容量素子電極を形成し、容量素子電極の周囲を埋め込むように誘電体シート上部に誘電体材料膜を形成する工程を有する。また、容量素子電極が形成された誘電体シートを複数層積層することにより、容量素子本体となる積層体を形成する工程を有する。また、積層体を焼成処理することにより、複数の容量素子電極が誘電体層を介して積層された容量素子本体を形成する工程を有する。また、容量素子本体の誘電体層に発生する応力を制御し、容量素子本体の静電容量を増加させる応力制御部を容量素子本体に接合して形成する工程を有する。
【００１０】
本開示の容量素子の製造方法によれば、誘電体材料膜を形成することにより、容量素子電極の周囲が補強される。これにより、容量素子電極が形成された誘電体シートを積層した焼成処理した際に、容量素子電極が形成されていない部分の誘電体層の厚みが薄くなることがない。
【００１１】
本開示の共振回路は、共振コンデンサと、共振コンデンサに接続された共振コイルとを有して構成されている。共振コンデンサは、誘電体層と誘電体層を挟持して誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体とを備える。また、共振コンデンサは、容量素子本体の誘電体層に発生する応力を制御し、容量素子本体の静電容量を増加させる応力制御部を備える。
【００１２】
本開示の通信システムは、送信装置と受信装置とを備える。送信装置は、第１共振コンデンサと、第１共振コンデンサに接続された第１共振コイルとを備える。第１共振コイルは、第１誘電体層と第１誘電体層を挟持して第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体を備える。さらに、第１容量素子本体の第１誘電体層に発生する応力を制御し、第１容量素子本体の静電容量を増加させる第１応力制御部を備える。受信装置は、第２共振コンデンサと、第２共振コンデンサに接続された第２共振コイルとを備える。第２共振コイルは、第２誘電体層と第２誘電体層を挟持して第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体を備える。さらに、第２容量素子本体の第２誘電体層に発生する応力を制御し、第２容量素子本体の静電容量を増加させる第２応力制御部を備える。
【００１３】
本開示のワイヤレス充電システムは、給電装置と受電装置とを備える。給電装置は、第１共振コンデンサと、第１共振コンデンサに接続された第１共振コイルとを備える。第１共振コイルは、第１誘電体層と第１誘電体層を挟持して第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体を備える。さらに、第１容量素子本体の第１誘電体層に発生する応力を制御し、第１容量素子本体の静電容量を増加させる第１応力制御部を備える。受電装置は、第２共振コンデンサと、第２共振コンデンサに接続された第２共振コイルとを備える。第２共振コイルは、第２誘電体層と第２誘電体層を挟持して第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体を備える。さらに、第２容量素子本体の第２誘電体層に発生する応力を制御し、第２容量素子本体の静電容量を増加させる第２応力制御部を備える。
【００１４】
本開示の電源装置は、電源供給部と、容量素子を含む共振コンデンサを含んで構成された可変インピーダンスを備える。容量素子は、誘電体層と誘電体層を挟持して誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体を備える。さらに、容量素子本体の誘電体層に発生する応力を制御し、容量素子本体の静電容量を増加させる応力制御部を備える。
【００１５】
本開示の電子機器は、共振コンデンサと、共振コイルの接続された共振コイルとを含んで構成される。共振コンデンサは、誘電体層と誘電体層を挟持して誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体とを備える。また、容量素子本体の誘電体層に発生する応力を制御し、容量素子本体の静電容量を増加させる応力制御部を備える。
【発明の効果】
【００１６】
本開示によれば、静電容量の値が精度良く制御された容量素子を得ることができる。また、応力制御部によって容量素子本体に応力を与えることで、容量素子本体の静電容量を増加させることができる。そして、共振回路にこれらの容量素子を用いることにより、共振回路の性能を向上させることができる。
【図面の簡単な説明】
【００１７】
【図１】本開示の第１の実施形態に係る可変容量素子の概略断面構成図である。
【図２】Ａ、Ｂ  本開示の第１の実施形態に係る可変容量素子の回路構成と、等価回路図である。
【図３】第１の制御電圧Ｖ１及び第２の制御電圧Ｖ２を変化させながら印加したときの、可変容量素子本体で得られる静電容量Ｃａｃの変化率を示した図である。
【図４】第２の制御電圧Ｖ２を０Ｖに保持し、第１の制御電圧Ｖ１のみを変化させた時の可変容量素子本体の静電容量Ｃａｃの変化率を示した図である。
【図５】第１の制御電圧Ｖ１と第２の制御電圧Ｖ２を逆極性とし、第１の制御電圧Ｖ１及び第２の制御電圧Ｖ２の絶対値を、極性を変えながら大きくしていったときの可変容量素子本体の静電容量Ｃａｃの変化率を示した図である。
【図６】第１の制御電圧Ｖ１を０Ｖと６０Ｖに交互に変化させると共に、第２の制御電圧Ｖ２を０Ｖと−６０Ｖに交互に変化させたときの可変容量素子本体の静電容量Ｃａｃの変化率を示した図である。
【図７】第１の制御電圧Ｖ１と第２の制御電圧Ｖ２の極性を同じとし、６０Ｖと−６０Ｖに交互に変化させたときの可変容量素子本体の静電容量Ｃａｃの変化率を示した図である。
【図８】第１の制御電圧Ｖ１と第２の制御電圧Ｖ２を逆極性とし、６０Ｖと−６０Ｖに交互に変化させたときの可変容量素子本体２の静電容量Ｃａｃの変化率を示した図である。
【図９】第２の制御電圧Ｖ２を６０Ｖとし、第１の制御電圧Ｖ１を０Ｖと６０Ｖに交互に変化させたときの可変容量素子本体２の静電容量Ｃａｃの変化率を示した図である。
【図１０】第１の制御電圧Ｖ１を６０Ｖとし、第２の制御電圧Ｖ２を−６０Ｖと６０Ｖに交互に変化させたときの可変容量素子本体２の静電容量Ｃａｃの変化率を示した図である。
【図１１】第１の制御電圧Ｖ１を６０Ｖとし、第２の制御電圧Ｖ２を０Ｖと６０Ｖに交互に変化させたときの可変容量素子本体２の静電容量Ｃａｃの変化率を示した図である。
【図１２】本開示の第１の実施形態に係る可変容量素子の、変形例１に係る回路構成を示す。
【図１３】本開示の第１の実施形態に係る可変容量素子の、変形例２に係る回路構成を示す。
【図１４】本開示の第１の実施形態に係る可変容量素子の、変形例３に係る回路構成を示す。
【図１５】本開示の第１の実施形態に係る可変容量素子の、変形例４に係る回路構成を示す。
【図１６】本開示の第１の実施形態に係る可変容量素子の、変形例５に係る回路構成を示す。
【図１７】本開示の第１の実施形態に係る可変容量素子の、変形例６に係る回路構成を示す。
【図１８】本開示の第１の実施形態に係る可変容量素子の、変形例７に係る回路構成を示す。
【図１９】本開示の第１の実施形態に係る可変容量素子の、変形例８に係る回路構成を示す。
【図２０】Ａ〜Ｃ  従来の可変容量素子の製造方法を示す工程図である。
【図２１】Ａ〜Ｄ  本開示の第１の実施形態に係る可変容量素子の製造方法を示す工程図である。
【図２２】本開示の第２の実施形態に係る可変容量素子の概略断面構成図である。
【図２３】本開示の第３の実施形態に係る可変容量素子の概略断面構成図である。
【図２４】本開示の第４の実施形態に係る共振回路を用いた非接触ＩＣカードの受信系回路部のブロック構成図である。
【図２５】本開示の第５の実施形態に係る通信システムの概略構成図である。
【図２６】本開示の第６の実施形態に係るワイヤレス充電システムの概略構成図である。
【図２７】本開示の第７の実施形態に係る電源装置の概略構成図である。
【図２８】原理説明の為の可変容量素子の概略断面構成図である。
【発明を実施するための形態】
【００１８】
以下に、本開示の実施形態に係る容量素子及びそれを備える電子機器の一例を、図面を参照しながら説明する。本開示の実施形態は以下の順で説明する。なお、本開示は以下の例に限定されるものではない。
１．第１の実施形態：本開示を可変容量素子に適用した場合の一例
１−１  原理
１−２  可変容量素子の構成
１−３  可変容量素子の静電容量の測定実験
１−４  可変容量素子の製造方法
２．第２の実施形態：本開示を可変容量素子に適用した場合の一例
３．第３の実施形態：本開示を可変容量素子に適用した場合の一例
４．第４の実施形態：本開示の可変容量素子を備える電子機器の一例
５．第５の実施形態：本開示の可変容量素子を備える通信システムの一例
６．第６の実施形態：本開示の可変容量素子を備えるワイヤレス充電システムの一例
７．第７の実施形態：本開示の可変容量素子を備える電源装置の一例
【００１９】
〈１．第１の実施形態：可変容量素子〉
［１−１  原理］
まず、本開示の第１の実施形態に係る可変容量素子を説明する前に、本実施形態の可変容量素子の理解を容易にするために、図２８を用いて本実施形態の原理を説明する。
【００２０】
図２８に、原理説明の為の従来の可変容量素子の概略断面構成を示す。図２８に示す可変容量素子１００は、誘電体層１０３と、その誘電体層１０３を挟んで構成される少なくとも一対の電極１０１、１０２とから構成されている。また、一方の電極１０１は、一方の外部端子１０４に接続されており、他方の電極１０２は、他方の外部端子１０５に接続されている。この可変容量素子１００では、誘電体層１０３は強誘電体材料で構成されており、外部から印加される制御電圧に応じて分極状態が変化することにより容量が変化する。
【００２１】
図２８に示す可変容量素子１００では、一般的に、誘電体層１０３を構成する強誘電体材料として、強誘電体材料の焼結物を用いることが多い。そして、具体的な物質として例えばチタン酸バリウムを用いる場合、誘電体層１０３に発生する電界によりその結晶状態が変化することが知られている。その変化を説明する前に、チタン酸バリウムの結晶構造について説明する。温度によっても安定な結晶構造が違うが、ここでは説明を容易にするため、以降は室温での場合のみとする。チタン酸バリウムは正方晶が安定であり、その正方晶はＣ軸方向に自発分極を有していることが知られている。チタン酸バリウムの焼結物は多結晶であり、自発分極が外部に現れない。この理由を次に記す。
【００２２】
チタン酸バリウムの焼結物では、自発分極のある正方晶の微小領域に接して（自発分極方向に対して平行に並ぶ側面）、自発分極の直交方向にごく薄い厚みの範囲で自発分極の無い立方晶が存在する。さらにその立方晶が介在してその立方晶に接して先の自発分極領域の方向とは逆向きの自発分極となる正方晶の別の微小領域が存在する。また、微小領域の立方晶のＣ軸方向の末端領域には、そのＣ軸に対して４５度方向にごく薄い厚みの範囲で立方晶が存在し介在して微小領域の立方晶とは互いに９０度（直交）の向きとなって、自発分極を有する立方晶の別の微小領域も存在することがある。
【００２３】
さらには、立方晶を介して自発分極領域が互いに分極を打ち消し合うように存在するいくつかの正方晶の複数の微小領域から構成される集団領域となる。また先の説明のように微小領域は、隣り合う集団領域においても、集団領域の主たる正方晶のＣ軸方向に対して、平行の配置および直交の配置でも存在する。
以上の理由により、チタン酸バリウムの焼結物の全体としては、分極が外部へ現われない。なお、この場合、正方晶の分極方向である、いわゆるＣ軸の格子定数は、元の立方晶のＣ軸の格子定数よりも長いことも知られている。
【００２４】
では、図２８に示す可変容量素子１００において、誘電体層１０３を構成する強誘電体材料として例えばチタン酸バリウムの焼結物を用いる場合、誘電体層１０３に発生する電界によりその結晶状態がどのように変化するかについて説明する。結晶状態の変化の仕方には複数のパターンがあり、電界の強度と印加時間、および、電界の向きの反転と反転の周期（周波数）などにも依存することが知られている。
【００２５】
代表的な結晶状態の変化の仕方のパターンは次の通りである。まず、誘電体層にある電界が印加される。すると、その電界方向に平行（および平行に近い）な自発分極のある正方晶の微小領域と、それに近接する９０度方向の自発分極のある正方晶の微小領域の間のごく狭い領域面（ドメイン壁）があたかも移動するよう結晶型の変化が連続して起こる。そして、平行（および平行に近い）自発分極のある正方晶の微小領域が、９０度方向の自発分極のある正方晶の微小領域を侵食するようになる。すなわち、分極が電界方向に多く配列することになる。このとき、２つの微小領域をまとめて見ると、電界方向に対しては伸長し、電界方向に対して直交方向には収縮することになる。
【００２６】
また、電界強度が大きく、時間が長く印加される場合、電界方向に平行および平行に近い集団領域において、集団領域内部でやはり正方晶のごく狭い領域面（ドメイン壁）が移動し、逆向きの微小領域を侵食するようにして分極が電界方向に多く配列するようになる。そして、逆向きの微小領域にしてみれば、周囲から侵食されるようになり、最終的には逆向きの微小領域が消失する。もちろん、立方晶領域も消失する。この際に、その1つの集団領域をまとめて見ると、電界方向に対して直交方向は伸長も収縮も無いことになる。また、立方晶領域が消失して正方晶に変化した分だけ、電界方向に対してはやや伸長することになる。
【００２７】
また、印加された電界に対し、先に説明のような正方晶のごく狭い領域面（ドメイン壁）の移動を伴わず、全体の分極が反転することが知られている。
このようなチタン酸バリウムの結晶状態の変化、又は分極方向の変化に応じて、高誘電率が得られる。また、いわゆるドメインクランピングと呼ばれる直流バイアス電圧印加によって、重畳される交流電圧による交流電界に対して分極反転がしにくくなることになり、その直流バイアス電圧によって、静電容量を変化させる制御を行うこともできる。
このような考察を元に、本発明者等は、印加電界によるチタン酸バリウムの伸長を、促進あるいは阻害することで、チタン酸バリウムの分極状態や、誘電率、さらには静電容量を制御できるのではないかという知見を得た。
【００２８】
図２８に示すような可変容量素子１００では、容量を制御するための専用の制御端子が構成されていないので、容量を変化させる制御電圧と、信号電圧（交流）とが同一の電極間（図２８では、電極１０１と電極１０２）に印加される。このため、誘電体層１０３には制御電圧及び信号電圧の総和が印加される。そして、誘電体層１０３に発生する電界方向に応じて誘電体層１０３を構成するチタン酸バリウムの結晶状態が変化し、チタン酸バリウムが伸長、あるいは元に戻る収縮、さらには元の状態よりも収縮する現象が生じる。これにより、誘電体層１０３全体が、電界方向に伸長、あるいは元に戻る収縮、さらには元の状態からより収縮することになる。
【００２９】
そして、このとき、誘電体層１０３に電界を生成させる一対の電極１０１，１０２間では、矢印Ａ，Ｂに示すように、静電力（クーロン力）が発生する。そして、このクーロン力により、電界（電極）が誘電体層１０３を圧縮するように働く。
【００３０】
このような考察を元に、本発明者等は、チタン酸バリウムの伸長を、クーロン力が阻害するように働いているのではないかという知見も得た。
【００３１】
制御電圧がチタン酸バリウムで構成される誘電体層１０３に印加されることにより、その電界方向に分極ドメインがそろい、容量が変化する。しかし、上述の理由により、クーロン力がチタン酸バリウムの結晶状態の転位を阻害し、分極ドメインが揃うことを阻害することにより、静電容量の可変率が低下するものと考えられる。
【００３２】
図２８に示す可変容量素子１００では、誘電体層１０３に印加される信号電圧（交流）がとりわけ制御電圧よりも大きい場合、制御電圧による容量可変率が低下してしまうことや、誘電損失が大きくなるという問題があった。これらの現象も、電極間に働くクーロン力により、電界（電極）が誘電体層１０３に圧縮応力をもたらすためと考えられる
【００３３】
そこで、本発明者等は、可変容量素子を構成する場合には、誘電体層に係る応力を低減あるいは増加させることのできる構成を用いることにより、容量可変率の向上や、誘電損失の低減や容量の安定化なども図られると考えた。
【００３４】
［１−２  可変容量素子の構成］
上述の原理をふまえ、第１の実施形態に係る可変容量素子について説明する。図１は、本実施形態の可変容量素子１の概略断面構成図である。図２Ａは、本実施形態の可変容量素子１の回路構成であり、図２Ｂは、本実施形態の可変容量素子１の等価回路図である。
【００３５】
図１に示すように、本実施形態の可変容量素子１は、可変容量素子本体２と、その上下に積層して設けられた応力制御部６、７とで構成されている。可変容量素子本体２は、誘電体層４と、誘電体層４を挟んで交互に複数層積層して形成された第１及び第２の可変容量素子電極５ａ、５ｂと、第１及び第２の信号端子３ａ、３ｂで構成されている。
【００３６】
第１及び第２の可変容量素子電極５ａ、５ｂは矩形形状からなる板状の部材で構成されており、誘電体層４を介して交互に積層されている。第１の可変容量素子電極５ａの端部は、誘電体層４の一方の側面から露出するように形成されている。一方、第２の可変容量素子電極５ｂの端部は、誘電体層４の一方の側面に対向する他方の側面から露出するように形成されている。第１の信号端子３ａは誘電体層４の一方の側面に形成され、誘電体層４の側面に露出した第１の可変容量素子電極５ａの端部に電気的に接続されている。また、第２の信号端子３ｂは、誘電体層４の他方の側面に形成されており、誘電体層４の側面に露出した第２の可変容量素子電極５ｂの端部に電気的に接続されている。
【００３７】
第１及び第２の可変容量素子電極５ａ、５ｂの形成材料としては、Ｐｔ、Ｐｂ、Ｐｂ／Ａｇ、Ｎｉ、Ｎｉ合金等の金属材料を用いることができる。また、誘電体層４は、誘電体層４を挟持する第１及び第２の可変容量素子電極５ａ、５ｂ間に電圧が印加されることにより、誘電率が変化する誘電体材料で形成され、例えば、比誘電率が１０００を超えるような強誘電体材料で形成される。
【００３８】
誘電体層４の材料としては、具体的には、イオン分極を生じる誘電体材料を用いることができる。イオン分極を生じる強誘電体材料は、イオン結晶材料からなり、プラスのイオンとマイナスのイオンの原子が変位することで電気的に分極する強誘電体材料である。このイオン分極を生じる強誘電体材料は、一般に、所定の２つの元素をＡ及びＢとすると、化学式ＡＢＯ３（Ｏは酸素元素）で表され、ペロブスカイト構造を有する。このような強誘電体材料としては、例えば、チタン酸バリウム（ＢａＴｉＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、チタン酸鉛（ＰｂＴｉＯ３）等があげられる。また、誘電体層４の形成材料として、チタン酸鉛（ＰｂＴｉＯ３）にジルコン酸鉛（ＰｂＺｒＯ３）を混ぜ合わせたＰＺＴ（チタン酸ジルコン酸鉛）を用いてもよい。
【００３９】
また、誘電体層４の形成材料として電子分極を生じる強誘電体材料を用いてもよい。この強誘電体材料では、プラスの電荷に偏った部分と、マイナスの電荷に偏った部分とに分かれて電気双極子モーメントが生じ、分極が生じる。そのような材料として、従来、Ｆｅ２＋の電荷面と、Ｆｅ３＋の電荷面の形成により、分極を形成して強誘電体的特性を示す希土類鉄酸化物が報告されている。この系においては、希土類元素をＲＥとし、鉄族元素をＴＭとしたときに、分子式（ＲＥ）・（ＴＭ）２・Ｏ４（Ｏ：酸素元素）で表される材料が高誘電率を有することが報告されている。なお、希土類元素としては、例えば、Ｙ、Ｅｒ、Ｙｂ、Ｌｕ（特にＹと重希土類元素）が挙げられ、鉄族元素としては、例えば、Ｆｅ、Ｃｏ、Ｎｉ（特にＦｅ）が挙げられる。また、（ＲＥ）・（ＴＭ）２・Ｏ４としては、例えば、ＥｒＦｅ２Ｏ４、ＬｕＦｅ２Ｏ４、ＹＦｅ２Ｏ４が挙げられる。
【００４０】
可変容量素子本体２では、図２Ａ、図２Ｂに示すように、第１の信号端子３ａと第２の信号端子３ｂに信号電圧電源ＡＣより所望の信号電圧を印加することにより、隣接する第１及び第２の可変容量素子電極５ａ、５ｂ間において静電容量Ｃａｃが得られる。
【００４１】
応力制御部６、７は、それぞれ、応力制御部用誘電体層１０を挟んで交互に複数層積層された第１及び第２の応力制御電極９ａ、９ｂと、第１及び第２の制御端子８ａ、８ｂとで構成されている。第１及び第２の応力制御電極９ａ、９ｂは矩形形状からなる板状の部材で構成されており、応力制御部用誘電体層１０を介して交互に積層されている。第１の応力制御電極の端部は、応力制御部用誘電体層１０の一方の側面から露出するように形成されている。一方、第２の応力制御電極９ｂの端部は、応力制御部用誘電体層１０の一方の側面に対向する他方の側面から露出するように形成されている。第１の制御端子８ａは応力制御部用誘電体層１０の一方の側面に形成され、応力制御部用誘電体層１０の側面に露出した第１の応力制御電極９ａの端部に電気的に接続されている。また、第２の制御端子８ｂは、応力制御部用誘電体層１０の他方の側面に形成されており、応力制御部用誘電体層１０の側面に露出した第２の応力制御電極９ｂの端部に電気的に接続されている。
【００４２】
応力制御部６、７は、可変容量素子本体２の誘電体層４の厚さ方向（電界が発生する方向）において、可変容量素子本体２を挟持するように構成されている。また、第１及び第２の応力制御電極９ａ、９ｂは、可変容量素子本体２を構成する第１及び第２の可変容量素子電極５ａ、５ｂと平行関係をほぼ保持しながら、応力制御部用誘電体層１０を介して交互に積層されている。
【００４３】
また、図１では、応力制御部用誘電体層１０の厚さ（第１の応力制御電極９ａと第２の応力制御電極９ｂとの間隔）および誘電体層４の厚さ（第１の可変容量素子電極５ａと第２の可変容量素子電極５ｂとの間隔）は同一として構成した。しかしながら、これに限られるものではなく、それぞれ異なってもよい。加えて、図１で示されるそれぞれの応力制御部用誘電体層１０の厚さ（第１の応力制御電極９ａと第２の応力制御電極９ｂとの間隔）も、異なっていてもよい。
【００４４】
応力制御部６、７を構成する応力制御部用誘電体層１０の形成材料は、可変容量素子本体２を構成する誘電体層４の形成材料と同様の材料を用いることができる。その他、可変容量素子本体２の誘電体層４よりも、硬い材料や、印加される応力制御用電圧（電界）に対する圧縮率の高い材料を用いることができる。このような物質は、可変容量素子本体２を構成する誘電体層４の形成材料の具体例から選んでも良く、一般的に用いられる誘電材料から選んでもよい。一般的に用いられている誘電材料としては、紙、ポリエチレンテレフタレート、ポリプロピレン、ポリフェニレンサルファイド、ポリスチレン、ＴｉＯ２、ＭｇＴｉＯ２、ＳｒＭｇＴｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、等が挙げられる。
【００４５】
第１及び第２の応力制御電極９ａ、９ｂの形成材料としては、可変容量素子本体２を構成する電極と同様、Ｐｔ、Ｐｂ、Ｐｂ／Ａｇ、Ｎｉ、Ｎｉ合金等の金属材料を用いることができる。
【００４６】
このような構成の可変容量素子１において、図２Ａ及び図２Ｂに示すように、上層の応力制御部６においては、第１の制御端子８ａ及び第２の制御端子８ｂに応力制御用の第１の制御電圧電源ＤＣ１により第１の制御電圧Ｖ１を印加する。一方、下層の応力制御部７においては、第１の制御端子８ａ及び第２の制御端子８ｂに応力制御用の第２の制御電圧電源ＤＣ２により第２の制御電圧Ｖ２を印加する。そうすると、第１の応力制御電極９ａと第２の応力制御電極９ｂとの間にクーロン力が発生し、最外電極以外の第１、及び第２の応力制御電極９ａ，９ｂでは、電極の表面側と裏面側において、それぞれ反対側の方向に向かうクーロン力が発生する。このため、最外電極以外の第１及び第２の応力制御電極９ａ、９ｂに発生するクーロン力はそれぞれ打ち消されるが、応力制御部６、７の最外電極では、誘電体層４を引張する方向にクーロン力が発生している。したがって、上下に形成された応力制御部６、７により、可変容量素子本体２の誘電体層４には、引張応力が発生する。
【００４７】
このような状態で、可変容量素子本体２の第１及び第２の可変容量素子電極５ａ、５ｂ間では、信号電圧に応じた誘電体層４における分極状態の変化が容易となる。このため、誘電体層４の静電容量Ｃａｃを、応力制御部６、７に制御電圧を印加しない場合に比較して増大させることができる。すなわち、誘電体層４における結晶構造の転位が、制御電圧を印加しない従来のものと比べ容易になる。このため、誘電体層４における誘電体材料の結晶構造の転位の際の損失（誘電損失）も従来のものと比べ小さくなる。
【００４８】
以上のように、本実施形態の可変容量素子１では、応力制御部６、７に制御電圧を印加することより、可変容量素子本体２に引張応力をもたらすことができ、これにより、可変容量素子本体２の静電容量Ｃａｃを増大させることができる。
【００４９】
［１−３  可変容量素子の静電容量の測定実験］
次に、本実施形態の可変容量素子を用いた静電容量Ｃａｃの変化率の測定実験について説明する。測定実験では、可変容量素子本体２の誘電体層４及び、応力制御部６、７の応力制御部用誘電体層１０にチタン酸バリウムを用い、各誘電体層４、及び応力制御部用誘電体層１０の層厚を３μｍとした。また、第１及び第２の可変容量素子電極５ａ、５ｂと第１及び第２の応力制御電極９ａ、９ｂをニッケルで構成し、各電極の層厚を１μｍとした。そして、可変容量素子１において、それぞれの端子間長さを３．２ｍｍ、各端子が形成される側面の幅を１．６ｍｍ、誘電体層４及び応力制御部用誘電体層１０の厚み方向の高さを１．６ｍｍとした。また、可変容量素子本体２の厚みを約０．１５ｍｍとし、可変容量素子本体２と上下の応力制御部６及び７とのそれぞれの間隔を０．１０ｍｍとした。なお、このような構成において、上層の応力制御部６部分の静電容量Ｃ１は３．２５μＦ、下層の応力制御部７部分の静電容量Ｃ２は３．１４μＦであった。また、応力制御部６及び７に制御電圧を印加しない場合の可変容量素子本体２の静電容量Ｃａｃは１．３５μＦであった。なお、これら静電容量は後述する測定器および測定条件に従って測定した。
【００５０】
この測定実験は、図２Ｂに示す等価回路を用いて行った。図２Ｂに示すように、上層の応力制御部６において、第１の制御端子８ａは、電流制限抵抗Ｒ１ａを介して第１の制御電圧電源ＤＣ１の一方の端子に接続し、第２の制御端子８ｂは電流制限抵抗Ｒ１ｂを介して第１の制御電圧電源ＤＣ１の他方の端子に接続する。また、下層の応力制御部７において、第１の制御端子８ａは、電流制限抵抗Ｒ２ａを介して第２の制御電圧電源ＤＣ２の一方の端子に接続し、第２の制御端子８ｂは電流制限抵抗Ｒ２ｂを介して第２の制御電圧電源ＤＣ２の他方の端子に接続する。
【００５１】
このように、本実施形態では、可変容量素子本体２には信号電圧電源ＡＣのみが接続され、応力制御部６、７には、第１の制御電圧電源ＤＣ１又は第２の制御電圧電源ＤＣ２のみが接続されている。すなわち、可変容量素子１において、ＡＣ端子とＤＣ端子とが独立して設けられている。そして、各応力制御部６、７と可変容量素子本体２とは、電気的に独立している。
【００５２】
そして、このような構成において、上層の応力制御部６では、第１の制御電圧電源ＤＣ１から供給される第１の制御電圧Ｖ１が第１及び第２の応力制御電極９ａ、９ｂに供給され、静電容量Ｃ１が得られる。また、下層の応力制御部７では、第２の制御電圧電源ＤＣ２から供給される第２の制御電圧Ｖ２が第１及び第２の応力制御電極９ａ、９ｂに供給され、静電容量Ｃ２が得られる。
【００５３】
一方、可変容量素子本体２の第１及び第２の信号端子３ａ、３ｂ間には、信号電圧電源ＡＣが接続されている。信号電圧電源ＡＣより可変容量素子本体２に所望の信号電流（交流）を流すことにより、静電容量Ｃａｃが測定される。
なお、この測定実験においては、信号電圧電源ＡＣを兼ねて静電容量測定器としてアジレントテクノロジー製インピーダンスアナライザー型番４２９４Ａを用い、第１の制御電圧電源ＤＣ１及び第２の制御電圧電源ＤＣ２として、横河電機製ソースメジャーユニット型番ＧＳ６１０を用いた。また、この測定実験では、信号電圧電源ＡＣから発信される周波数を１ｋＨｚ、振幅を５００ｍＶｒｍｓとし、各電流制限抵抗Ｒ１ａ、Ｒ１ｂ、Ｒ２ａ、Ｒ２ｂを５１０ｋΩとした。
【００５４】
図３は、第１の制御電圧Ｖ１及び第２の制御電圧Ｖ２を変化させながら印加したときの、可変容量素子本体２で得られる静電容量Ｃａｃの変化率を示した図である。図３において、横軸は時間を示し、縦軸は第１及び第２の制御端子８ａ、８ｂ間に印加する第１及び第２の制御電圧Ｖ１、Ｖ２と、そのときに可変容量素子本体２で得られた静電容量Ｃａｃの変化率を示す。静電容量Ｃａｃの変化率は、測定開始時すなわち時間ゼロで測定した静電容量を基準としている。
【００５５】
図３に示すように、本実施形態の可変容量素子１では、第１の制御電圧Ｖ１及び第２の制御電圧Ｖ２の絶対値を大きくすることにより、第１及び第２の信号端子３ａ、３ｂ間で得られる静電容量Ｃａｃが増大していることがわかる。すなわち、応力制御部６、７にかける制御電圧を大きくすることにより、可変容量素子本体２の静電容量Ｃａｃが増大する。
【００５６】
図４は、図２Ｂの回路構成において、第２の制御電圧Ｖ２を０Ｖに保持し、第１の制御電圧Ｖ１のみを変化させた時の可変容量素子本体２の静電容量Ｃａｃの変化率を示した図である。すなわち、下層の応力制御部７に制御電圧を印加せず、上層の応力制御部６のみに制御電圧を印加した場合における、可変容量素子本体２の静電容量Ｃａｃの変化率を測定したものである。
【００５７】
第２の制御電圧Ｖ２を０Ｖにした場合には、図３に示す結果と比較し、可変容量素子本体２の静電容量Ｃａｃの増大率がおよそ半分になっていることがわかる。図３と図４の結果より、応力制御部６、７のそれぞれで発生した応力が、可変容量素子本体２における静電容量Ｃａｃの増大に寄与していることがわかる。
【００５８】
図５は、図２Ｂの回路構成において、第１の制御電圧Ｖ１と第２の制御電圧Ｖ２を逆極性とし、第１の制御電圧Ｖ１及び第２の制御電圧Ｖ２の絶対値を、極性を変えながら大きくしていったときの可変容量素子本体２の静電容量Ｃａｃの変化率を示した図である。第１の制御電圧Ｖ１及び第２の制御電圧Ｖ２の絶対値を０から徐々に大きく変化させた場合、可変容量素子本体２の静電容量Ｃａｃも増大することがわかる。ただし、第１の制御電圧Ｖ１及び第２の制御電圧Ｖ２の極性を変化させた場合、極性を変化させた瞬間から可変容量素子本体２の静電容量Ｃａｃは徐々に大きくなり、一定時間経過後に安定する。
【００５９】
図６は、図２Ｂの回路構成において、第１の制御電圧Ｖ１を、０Ｖと６０Ｖに交互に変化させると共に、第２の制御電圧Ｖ２を０Ｖと−６０Ｖに交互に変化させたときの可変容量素子本体２の静電容量Ｃａｃの変化率を示した図である。すなわち、第１の制御電圧Ｖ１と第２の制御電圧Ｖ２は、逆極性とした。この場合も、第１の制御電圧Ｖ１及び第２の制御電圧Ｖ２の絶対値を６０Ｖとしたときに可変容量素子本体２の静電容量Ｃａｃが増大し、第１の制御電圧Ｖ１及び第２の制御電圧Ｖ２を０Ｖとした時に、静電容量Ｃａｃの変化率が０％付近となった。
【００６０】
図７は、図２Ｂの回路構成において、第１の制御電圧Ｖ１及び第２の制御電圧Ｖ２を、６０Ｖと−６０Ｖに交互に変化させたときの可変容量素子本体２の静電容量Ｃａｃの変化率を示した図である。第１の制御電圧Ｖ１と第２の制御電圧Ｖ２の極性が変化した瞬間における可変容量素子本体２の静電容量Ｃａｃの増加率は下がるものの、一定時間経過後に安定する。
【００６１】
図８は、図２Ｂの回路構成において、第１の制御電圧Ｖ１と第２の制御電圧Ｖ２を逆極性とし、それぞれ、６０Ｖと−６０Ｖに交互に変化させたときの可変容量素子本体２の静電容量Ｃａｃの変化率を示した図である。第１の制御電圧Ｖ１と第２の制御電圧Ｖ２の極性が変化した瞬間における可変容量素子本体２の静電容量Ｃａｃの増加率が下がるものの、一定時間経過後に安定する。また、図８の条件では、図７に比較して、可変容量素子本体２の静電容量Ｃａｃの増加率が高くなっている。これは、上層の応力制御部６と下層の応力制御部７において応力制御電極の積層数が多少異なっていることや、応力制御電極（９ａ、９ｂ）と可変容量素子電極（５ａ、５ｂ）との間にも容量が形成されることに起因するものと考えられる。
【００６２】
図９は、図２Ｂの回路構成において、第２の制御電圧Ｖ２を６０Ｖとし、第１の制御電圧Ｖ１を０Ｖと６０Ｖに交互に変化させたときの可変容量素子本体２の静電容量Ｃａｃの変化率を示した図である。第１及び第２の制御電圧Ｖ１、Ｖ２がどちらも６０Ｖであるときは、第２の制御電圧Ｖ２のみが６０Ｖである場合に比較して、可変容量素子本体２の静電容量Ｃａｃの増加率がおよそ２倍になっていることがわかる。
【００６３】
図１０は、図２Ｂの回路構成において、第１の制御電圧Ｖ１を６０Ｖとし、第２の制御電圧Ｖ２を０Ｖと６０Ｖに交互に変化させたときの可変容量素子本体２の静電容量Ｃａｃの変化率を示した図である。第１及び第２の制御電圧Ｖ１、Ｖ２がどちらも６０Ｖであるときも、第１の制御電圧Ｖ１が６０Ｖで、第２の制御電圧Ｖ２が６０Ｖであるときも、静電容量Ｃａｃは増加している。
【００６４】
図１１は、図２Ｂの回路構成において、第１の制御電圧Ｖ１を６０Ｖとし、第２の制御電圧Ｖ２を−６０Ｖと６０Ｖに交互に変化させたときの可変容量素子本体２の静電容量Ｃａｃの変化率を示した図である。第２の制御電圧Ｖ２が６０Ｖの場合も−６０Ｖの場合も、可変容量素子本体２の静電容量Ｃａｃは同じように増加することがわかる。
なお、図９及び図１１より、上下の応力制御部６、７内で発生するクーロン力のそれぞれが、可変容量素子本体２の静電容量Ｃａｃの変化率に影響していることがわかる。また、上層の応力制御部６が可変容量素子本体２に与える影響が下層の応力制御部７の影響よりも大きいことがわかる。
【００６５】
以上のように、本実施形態の可変容量素子１では、第１の制御電圧Ｖ１及び第２の制御電圧Ｖ２の絶対値を大きくするにしたがって、可変容量素子本体２の静電容量Ｃａｃが増大することがわかった。すなわち、応力制御部６、７において第１の応力制御電極９ａ及び第２の応力制御電極９ｂ間に発生したクーロン力による引張応力が、可変容量素子本体２の静電容量Ｃａｃを増大させる効果につながることが実証された。
【００６６】
また、本実施形態によれば、制御電圧を印加するのは上下に形成された応力制御部６、７のみでよく、可変容量素子本体２における第１及び第２の信号端子３ａ、３ｂには信号電圧のみが印加される。このように、本実施形態では、可変容量素子本体２に、制御電圧を直接印加しなくとも、可変容量素子本体２の静電容量Ｃａｃを増大させることができ、可変容量素子１において、信号（ＡＣ）電圧と制御（ＤＣ）電圧とを完全に分離することが可能となる。
【００６７】
本実施形態の可変容量素子１の回路構成では、上層の応力制御部６と、下層の応力制御部７とを電気的に分離する構成としたが、接続された構成としてもよい。図１２に、本実施形態の可変容量素子１の変形例１に係る回路構成を示す。
【００６８】
変形例１に係る回路構成では、上層の応力制御部６の第１の制御端子８ａを、電流制限抵抗Ｒａを介して第１の制御電圧電源ＤＣ１の一方の端子に接続し、第２の制御端子８ｂを、電流制限抵抗Ｒｂを介して第１の制御電圧電源ＤＣ１の他方の端子に接続する。また、下層の応力制御部７の第１の制御端子８ａは、上層の応力制御部６の第２の制御端子８ｂと電流制限抵抗Ｒｂとの間に接続し、第２の制御電圧電源ＤＣ２の一方の端子を、電流制限抵抗Ｒｂと第１の制御電圧電源ＤＣ１の間に接続する。また、下層の応力制御部７における第２の制御端子８ｂは、電流制限抵抗Ｒｃを介して第２の制御電圧電源ＤＣ２の他方の端子に接続する。
【００６９】
図１３に、本実施形態の可変容量素子１の変形例２に係る回路構成を示す。変形例２においては、上層の応力制御部６の第１の制御端子８ａを、電流制限抵抗Ｒａを介して第１の制御電圧電源ＤＣ１の一方の端子に接続し、第２の制御端子８ｂを、電流制限抵抗Ｒｂを介して第１の制御電圧電源ＤＣ１の他方の端子に接続する。また、下層の応力制御部７では、第１の制御端子８ａを、電流制限抵抗Ｒｃを介して第２の制御電圧電源ＤＣ２の一方の端子に接続する。そして、下層の応力制御部７の第２の制御端子８ｂを、上層の応力制御部６の第１の制御端子８ａと電流制限抵抗Ｒａとの間に接続し、第２の制御電圧電源ＤＣ２の他方の端子を、電流制限抵抗Ｒａと第１の制御電圧電源ＤＣ１の一方の端子との間に接続する。
【００７０】
図１４に、本実施形態の可変容量素子１の変形例３に係る回路構成を示す。変形例３においては、上層の応力制御部６の第１の制御端子８ａを、電流制限抵抗Ｒａを介して第１の制御電圧電源ＤＣ１の一方の端子に接続し、第２の制御端子８ｂを、電流制限抵抗Ｒｂを介して第１の制御電圧電源ＤＣ１の他方の端子に接続する。また、下層の応力制御部７の第１の制御端子８ａを、上層の応力制御部６の第１の制御端子８ａと電流制限抵抗Ｒａとの間に接続し、第２の制御電圧電源ＤＣ２の一方の端子を、電流制限抵抗Ｒａと第１の制御電圧電源ＤＣ１の間に接続する。そして、下層の応力制御部７の第２の制御端子８ｂを、電流制限抵抗Ｒｃを介して第２の制御電圧電源ＤＣ２の他方の端子に接続する。
【００７１】
図１５に、本実施形態の可変容量素子１の変形例４に係る回路構成を示す。変形例４においては、上層の応力制御部６の第１の制御端子８ａを、電流制限抵抗Ｒａを介して第１の制御電圧電源ＤＣ１の一方の端子に接続する。また、下層の応力制御部７の第１の制御端子８ａを、電流制限抵抗Ｒｂを介して第２の制御電圧電源ＤＣ２の一方の端子に接続し、第２の制御端子８ｂを、電流制限抵抗Ｒｃを介して第２の制御電圧電源ＤＣ２の他方の端子に接続する。そして、上層の応力制御部６における第２の制御端子８ｂは、下層の応力制御部７の第２の制御端子８ｂと電流制限抵抗Ｒｃとの間に接続し、第１の制御電圧電源ＤＣ１の他方の端子は、電流制限抵抗Ｒｃと第２の制御電圧電源ＤＣ２との間に接続する。
【００７２】
図１６に、本実施形態の可変容量素子１の変形例５に係る回路構成を示す。変形例５においては、上層の応力制御部６の第１の制御端子８ａと下層の応力制御部７の第２の制御端子８ｂを互いに接続すると共に、電流制限抵抗Ｒａを介して制御電圧電源ＤＣの一方の端子に接続する。また、上層の応力制御部６の第２の制御端子８ｂと下層の応力制御部７の第１の制御端子８ａを互いに接続すると共に、電流制限抵抗Ｒｂを介して制御電圧電源ＤＣの他方の端子に接続する。
【００７３】
図１７に、本実施形態の可変容量素子１の変形例６に係る回路構成を示す。変形例６においては、上層の応力制御部６の第１の制御端子８ａと下層の応力制御部７の第２の制御端子８ｂを互いに接続すると共に、電流制限抵抗Ｒａを介して制御電圧電源ＤＣの一方の端子に接続する。また、上層の応力制御部６の第２の制御端子８ｂと下層の応力制御部７の第１の制御端子８ａを互いに接続すると共に、電流制限抵抗Ｒｂを介して制御電圧電源ＤＣの他方の端子に接続する。
【００７４】
図１８に、本実施形態の可変容量素子１の変形例７に係る回路構成を示す。変形例７においては、上層の応力制御部６の第１の制御端子８ａを、電流制限抵抗Ｒａを介して制御電圧電源ＤＣの一方の端子に接続し、下層の応力制御部７の第２の制御端子８ｂを、電流制限抵抗Ｒｂを介して制御電圧電源ＤＣの他方の端子に接続する。そして、上層の応力制御部６の第２の制御端子８ｂと、下層の応力制御部７の第１の制御端子８ａとを接続する。
【００７５】
図１９に、本実施形態の可変容量素子１の変形例８に係る回路構成を示す。変形例８においては、上層の応力制御部６の第１の制御端子８ａを、電流制限抵抗Ｒａを介して制御電圧電源ＤＣの一方の端子に接続し、下層の応力制御部７の第１の制御端子８ａを、電流制限抵抗Ｒｂを介して制御電圧電源ＤＣの他方の端子に接続する。そして、上層の応力制御部６の第２の制御端子８ｂと下層の応力制御部７の第２の制御端子８ｂとを接続する。
【００７６】
以上のように、本実施形態の可変容量素子１を駆動する回路構成は種々の変更が可能であり、いずれの変形例においても、応力制御部６、７に制御電圧を印加することにより、可変容量素子本体２の静電容量Ｃａｃを増加させることができる。
【００７７】
ところで、従来の、制御電圧に応じて静電容量を変化させる容量素子では、制御電圧を印加することにより、静電容量が減少する特性であった。本実施形態では、制御電圧を印加することにより静電容量が増加させることができるので、可変容量素子としての用途の幅を広げることが可能となる。
【００７８】
［１−４  可変容量素子の製造方法］
次に、以上の構成を有する可変容量素子１の製造方法の一例を説明する。まず、図２０Ａ〜図２０Ｃを用いて、一般的な従来の容量素子の製造方法について説明する。図２０Ａに示すように、所望の誘電体材料からなる誘電体シート２０を用意する。誘電体シート２０は、可変容量素子本体２においては、誘電体層４を構成するものであり、応力制御部６、７では、応力制御部用誘電体層１０を構成するものである。これらの誘電体シート２０は、ペースト状にした誘電体材料を、例えば、ＰＥＴ（ポリエチレンテレフタレート）フィルム上に所望の厚さに形成することによって形成することができる。また、可変容量素子本体２を構成する第１及び第２の可変容量素子電極５ａ、５ｂ、第１及び第２の応力制御電極９ａ、９ｂの形成領域に対応する領域が開口されたマスクを用意する。
【００７９】
次に、Ｐｔ、Ｐｂ、Ｐｂ／Ａｇ、Ｎｉ、Ｎｉ合金等の金属粉末をペースト状にした導電ペーストを制御し、その導電ペースト２１を、前段で用意したそれぞれのマスクを介して誘電体シート２０上に塗布（シルク印刷等）する。これにより、誘電体シート２０の一方の表面に、第１及び第２の可変容量素子電極５ａ、５ｂ、第１及び第２の応力制御電極９ａ、９ｂがそれぞれ形成される。
【００８０】
そして、図２０Ｂに示すように、第１及び第２の可変容量素子電極５ａ、５ｂ、第１及び第２の応力制御電極９ａ、９ｂが形成されたそれぞれの誘電体シート２０を、各電極が印刷された面の向きを揃えて、所望の順番に積層する。さらに、この積層体の上下に電極が印刷されていない誘電体シート２０を積層させて、圧着する。
【００８１】
そして、図２０Ｃに示すように、圧着した部材を還元性の雰囲気中で高温焼成して、誘電体シート２０と導電ペースト２１で形成された各電極とを一体化する。本実施形態では、このようにして可変容量素子１を形成する。
そうすると、容量素子の端部では、誘電体シート２０上に電極が形成されていないため、焼結した後の全厚が、容量素子の中央部における全厚に比較して薄くなる。これにより、図２０Ｃに示すように、容量素子の端部が薄くなり、機械的強度が低くなるという問題がある。本実施形態の可変容量素子１においては、機械的強度が低くなると、応力制御部６、７を構成しても、可変容量素子本体２にかかる引張応力を十分に発揮できないという問題がある。
【００８２】
そこで、図２１Ａ〜図２１Ｄを用いて、機械的強度を保持することのできる本実施形態の可変容量素子の製造方法について説明する。図２１Ａ〜図２１Ｄでは、電極が端部に露出されない断面を図示している。
【００８３】
まず、図２１Ａに示すように、所望の誘電体材料からなる誘電体シート２０を用意する。誘電体シート２０は、可変容量素子本体２においては、誘電体層４を構成するものであり、応力制御部６、７では、応力制御部用誘電体層１０を構成するものである。これらの誘電体シート２０は、ペースト状にした誘電体材料を、例えば、ＰＥＴ（ポリエチレンテレフタレート）フィルム上に所望の厚さに形成することによって形成することができる。また、第１及び第２の可変容量素子電極５ａ、５ｂ、第１及び第２の応力制御電極９ａ、９ｂの形成領域に対応する領域が開口されたマスクを用意する。
【００８４】
次に、Ｐｔ、Ｐｂ、Ｐｂ／Ａｇ、Ｎｉ、Ｎｉ合金等の金属粉末をペースト状にした導電ペーストを調整し、その導電ペースト２１を、前段で用意したそれぞれのマスクを介して誘電体シート２０上に塗布（シルク印刷等）する。これにより、誘電体シート２０の一方の表面に、第１及び第２の可変容量素子電極５ａ、５ｂ、第１及び第２の応力制御電極９ａ、９ｂがそれぞれ形成される。
【００８５】
次に、図２１Ｂに示すように、誘電体シート２０上に形成された各電極を構成する導電ペースト２１の周囲を埋め込むように、導電ペースト２１の周囲に誘電体材料膜２２を形成する。ここで、誘電体シート２０表面において、導電ペースト２１が形成されない端部の幅は、全体の幅の１０％〜２０％であり、その部分が誘電体材料膜２２で埋められる。そして、誘電体材料膜２２の表面と導電ペースト２１の表面がほぼ同じとなるようにする。
【００８６】
そして、図２１Ｃに示すように、各電極が形成されたそれぞれの誘電体シート２０を、各電極が印刷された面の向きを揃えて、所望の順番に積層する。本実施形態の可変容量素子１のように、応力制御部６、７で可変容量素子本体２を挟持する場合には、第１及び第２の応力制御電極９ａ、９ｂを交互に複数層積層した後、第１及び第２の可変容量素子電極５ａ、５ｂを交互に複数層積層する。そして、さらに、第１及び第２の応力制御電極９ａ、９ｂを交互に複数層積層し、この積層体の上下に電極が印刷されていない誘電体シート２０を積層させて、圧着する。
【００８７】
そして、図２１Ｄに示すように、圧着した部材を還元性の雰囲気中で高温焼成して、誘電体シート２０と導電ペースト２１で形成された各電極とを一体化する。本実施形態では、このようにして可変容量素子１を形成する。
【００８８】
本実施形態の可変容量素子の製造方法では、誘電体シート２０に形成された導電ペースト２１の周囲が誘電体材料膜２２によって埋め込まれるため、複数の誘電体シート２０を重ねて焼成した場合に、可変容量素子１の周囲が薄くなるのを防ぐことができる。これにより、可変容量素子１の周辺の機械的強度を高めることができる。このため、応力制御部６、７において発生したクーロン力による引張応力を、可変容量素子本体２に十分に伝達することが可能となる。
【００８９】
図２１Ａ〜図２１Ｃでは、電極が端部に露出されない断面を図示しているが、積層される電極が対向する側面に交互に露出する断面においても、導電ペースト２１が形成されない部分に誘電体材料膜２２を成膜する。これにより、信号端子や制御端子が形成される側の周囲においても、可変容量素子１が薄くなるのを防ぐことができ、より効果的に引張応力を発生させることができる。
【００９０】
〈２．第２の実施形態：可変容量素子〉
次に、本開示の第２の実施形態に係る可変容量素子について説明する。図２２は、本実施形態の可変容量素子２４の概略構成図である。図２２において、図１に対応する部分には同一符号を付し重複説明を省略する。本実施形態は、可変容量素子本体２の誘電体層４の厚みｗ１と、応力制御部６、７における応力制御部用誘電体層１０の厚みｗ２が異なる例である。
【００９１】
本実施形態では、応力制御部６、７における応力制御部用誘電体層１０の厚み（第１及び第２の応力制御電極９ａ、９ｂ間の距離）ｗ２を可変容量素子本体２の誘電体層４の厚み（第１及び第２の可変容量素子電極５ａ、５ｂ間の距離）ｗ１よりも小さく形成している。これにより、応力制御部６、７での電界強度が高くなり、より大きな応力を発生させることが可能となる。その影響により、可変容量素子本体２にかかる引張応力が大きくなり、応力制御部６、７に制御電圧を印加した場合、可変容量素子本体２の静電容量Ｃａｃがより増大しやすくなる。
【００９２】
〈３．第３の実施形態：可変容量素子〉
次に、本開示の第３の実施形態に係る可変容量素子について説明する。図２３は、本実施形態の可変容量素子２５の概略構成図である。図２３において、図１に対応する部分には同一符号を付し、重複説明を省略する。本実施形態は、可変容量素子本体２の誘電体層２６の材料と、応力制御部６、７における応力制御部用誘電体層２７の材料を異ならせる例である。
【００９３】
本実施形態では、応力制御部用誘電体層２７として、第１及び第２の応力制御電極９ａ、９ｂに電圧を印加することで、その電界方向に圧縮収縮しやすい材料を用いる例とする。例えば、可変容量素子本体２の誘電体層２６の弾性率が、応力制御部６、７における応力制御部用誘電体層２７の弾性率よりも大きい条件の材料を用いることができる。その他、可変容量素子本体２の誘電体層２６のポアソン比が、応力制御部６、７における応力制御部用誘電体層２７のポアソン比よりも小さい材料を用いることができる。このような条件の材料を用いることにより、より多くの引張応力を可変容量素子本体２に与えることができ、可変容量素子本体２の静電容量Ｃａｃをより多く増加させることができる。
【００９４】
また、本実施形態の可変容量素子２５を、図２１Ａ〜図２１Ｄで示す工程で作成し、かつ、応力制御部６、７において、図２１Ａ〜図２１Ｄの誘電体材料膜２２に対応する部分を、応力制御部用誘電体層２７よりも弾性率の大きな材料で構成してもよい。このように、応力制御部６、７内において、第１及び第２の応力制御電極９ａ、９ｂを囲む部分を弾性率の大きな材料で埋め込むことにより、周囲に形成された誘電体材料膜２２が梁の役割を果たす。これにより、可変容量素子本体２に、より効果的に引張応力を発生させることができる。なお、応力制御部６、７では、第１及び第２の応力制御電極９ａ、９ｂで挟持される応力制御部用誘電体層２７以外の誘電体層の材料を、応力制御部用誘電体層２７の弾性率よりも大きい弾性率を有する材料としてもよい。
【００９５】
その他、応力制御部６、７における応力制御部用誘電体層２７として、その電界方向へ収縮する材料（例えばＰＺＴ）を用いるようにしてもよい。そうすることで、可変容量素子本体２により多くの引張応力を与えることができ、結果、小さな制御電圧で、可変容量素子本体２の静電容量Ｃａｃをより多く増加することができる。
【００９６】
上述した第１及び第２の実施形態に係る可変容量素子においても、図２１Ａ〜図２１Ｄに示した製造方法を用いて形成することにより、機械的強度の高い可変容量素子とすることができる。なお、この場合も、前述したように、第１及び第２の応力制御電極９ａ、９ｂを囲む部分を弾性率の大きな材料で埋め込むように、誘電体材料膜２２の材料を選択するのが好ましい。このような材料を用いることで、第１及び第２の応力制御電極９ａ、９ｂの周囲に形成された誘電体材料膜２２が梁の役割を果たすため、より大きな引張応力を可変容量素子本体２に発生させることができる。
【００９７】
上述した第１〜第３の実施形態に係る可変容量素子では、可変容量素子本体を構成する可変容量素子電極は複数層積層された構成としていたが、可変容量素子本体は、誘電体層を挟持する少なくとも１対の可変容量素子電極が構成されていればよい。すなわち、可変容量素子本体の電極数は、所望の静電容量が得られる構成であれば、種々の変更が可能である。
【００９８】
また、上述した第１〜第３の実施形態に係る可変容量素子では、可変容量素子本体を挟持して応力制御部を構成する例としたが、可変容量素子本体の一方の方向にのみ応力制御部を構成する例としてもよい。この場合も、図４で示したように、制御電圧を印加することで、可変容量素子本体の静電容量を増加させることができる。また、可変容量素子電極と、応力制御電極とを積層する構成としたが、応力制御部を、可変容量素子本体の、可変容量素子電極の積層方向と直交する方向の側面に設ける構成としてもよい。
【００９９】
また、上述した第１〜第３の実施形態では、応力制御部を、応力制御部用誘電体層を介して第１及び第２の応力制御電極を複数積層させた構成としたが、これに限られるものではなく、容量素子本体に引張応力を印加することのできる構成であればよい。例えば、応力制御部を圧電素子などで構成することも可能である。応力制御部を圧電素子で構成する場合には、その圧電素子によって容量素子本体の誘電体層に引張応力をかけることにより、容量素子本体の静電容量を増加させることができる。その他、磁力を用いて容量素子本体の誘電体層に引張応力を印加する構成としてよい。また、本開示は、上述した実施形態に限られるものではなく、種々の変更、組み合わせが可能である。
【０１００】
ところで、上述の第１〜第３の実施形態では、容量素子本体の誘電体層の形成材料として強誘電体材料を用い可変容量素子とする例としたが、容量素子本体の容量が電圧の印加によって変化しない容量素子にも、本開示を適用することができる。この場合、応力制御用電圧を制御することで、容量素子本体の静電容量を変化させることができる。よって、容量素子全体としては、可変容量素子としての機能を有することになる。
【０１０１】
また、容量が電圧の印加によって変化しない容量素子に応力制御部を構成することにより、複数の容量素子間で、静電容量の値を合わせこむことが可能となる。これにより、このような容量素子を電子機器の回路に用いた場合には、電子機器の性能のバラツキを抑えることができる。
【０１０２】
また、上述の第１〜第３の実施形態では、容量素子本体の誘電体層の形成材料として強誘電体材料を用い、その強誘電体材料は電圧を加えることで電界方向へ伸張する特性を有する場合を例としたが、電圧を加えることで電界方向へ収縮する特性を有する誘電体材料を用いる場合にも、本開示をその特性に適合させ適用することができる。すなわち、容量素子本体に例えば前述のＰＺＴ（チタン酸ジルコン酸鉛）を用いる場合は、応力制御部に制御電圧を与えることで容量素子本体へ圧縮応力を与える構成にすることで、容量素子本体の静電容量を増加させることができる。例えば、その圧縮応力を発生させるには、応力制御部に制御電圧を与えることで容量素子本体の電界方向へ応力制御部が伸張するようにすればよい。
【０１０３】
なお、本開示に好適な容量素子の容量Ｃ(Ｆ)は、使用する周波数ｆ(Ｈｚ)にも依存する。本開示は、インピーダンスＺ(オーム)（Ｚ＝１／２πｆｃ）が２オーム以上、好ましくは１５オーム以上、さらに好ましくは１００オーム以上となる容量Ｃ（Ｆ）であるの容量素子に好適である。
【０１０４】
〈４．第４の実施形態：共振回路〉
次に、本開示の第４の実施形態に係る共振回路について説明する。本実施形態は本開示の容量素子を共振回路に適用した例であり、特に、第１の実施形態における可変容量素子１を適用した例を示す。また、本実施形態では、共振回路を非接触ＩＣカードに用いた例を示す。
【０１０５】
図２４は、本実施形態の共振回路を用いた非接触ＩＣカード５０の受信系回路部のブロック構成図である。なお、本実施形態では、説明を簡略化するために、信号の送信系（変調系）回路部は省略している。送信系回路部の構成は、従来の非接触ＩＣカード等と同様の構成である。また、図２４において、図２Ｂに対応する部分には同一符号を付し重複説明を省略する。
【０１０６】
非接触ＩＣカードは、図２４に示すように、受信部７１（アンテナ）と、整流部７２と、信号処理部７３とを備える。
【０１０７】
受信部７１は、共振コイル７４及び共振コンデンサ７５からなる共振回路で構成され、非接触ＩＣカード５０のＲ／Ｗ（不図示）から送信される信号をこの共振回路で受信する。なお、図２４では、共振コイル７４をそのインダクタンス成分７４ａ（Ｌ）と抵抗成分７４ｂ（ｒ：数オーム程度）とに分けて図示している。
【０１０８】
共振コンデンサ７５は、容量Ｃｏのコンデンサ７５ａと、受信信号の電圧値（受信電圧値）に応じて容量Ｃｖが変化する可変容量素子本体２とが並列に接続されている。すなわち、本実施形態では、従来のアンテナ（共振コイル７４とコンデンサ７５ａとからなる共振回路）に可変容量素子本体２を並列接続した構成となる。また、可変容量素子本体２は、図１に示すように、応力制御部６、７を有する可変容量素子１に組み込まれて構成されたものである。
【０１０９】
コンデンサ７５ａは、従来のアンテナと同様に、常誘電体材料で形成されたコンデンサを用いる。常誘電体材料で形成されたコンデンサ７５ａは、比誘電率が低く、入力電圧の種類（交流または直流）及びその電圧値に関係なくその容量はほとんど変化しない。それゆえ、コンデンサ７５ａは、入力信号に対して非常に安定した特性を有する。従来のアンテナでは、アンテナの共振周波数がずれないようにするために、このような入力信号に対して安定性の高い常誘電体材料で形成されたコンデンサを用いる。
【０１１０】
なお、実際の回路上では、共振コイル７４のインダクタンス成分Ｌのばらつきや信号処理部７３内の集積回路の入力端子の寄生容量などによる受信部７１の容量変動（数ｐＦ程度）が存在し、その変動量は非接触ＩＣカード５０毎に異なる。それゆえ、本実施形態では、これらの影響を抑制（補正）するために、コンデンサ７５ａの電極パターンをトリミングして容量Ｃｏを適宜調整している。
【０１１１】
整流部７２は、整流用ダイオード７６と整流用コンデンサ７７とからなる半波整流回路で構成され、受信部７１で受信した交流電圧を直流電圧に整流して出力する。
【０１１２】
信号処理部７３は、主に半導体素子の集積回路（ＬＳＩ：Large Scale Integration）で構成され、受信部７１で受信した交流信号を復調する。信号処理部７３内のＬＳＩは整流部７２から供給される直流電圧により駆動される。なお、ＬＳＩとしては、従来の非接触ＩＣカードと同様のものを用いることができる。
【０１１３】
本実施形態では、受信部に用いる可変容量素子は、応力制御部が構成されているために、可変の共振コンデンサそのものに印加される制御電圧だけでなく応力制御部に印加する制御電圧によっても容量を制御することが可能である。このため、より低い電圧で大きな可変幅を得られる。また可変幅が大きくなる分共振コンデンサへの変化負担を減らせるため共振コンデンサの誘電体を厚くすれば耐圧が向上しより大きなＡＣ電圧を扱うことが可能となる。
【０１１４】
本実施形態では、共振回路の可変容量素子として、第１の実施形態の可変容量素子を用いる例としたが、第２の実施形態又は第３の実施形態の可変容量素子を用いる例としてもよい。さらに、可変容量素子１を駆動する回路構成として、図２Ａ及び図２Ｂに示す構成を適用したが、図１２〜図１９の回路構成を適用してもよい。
【０１１５】
ところで、第１〜第３の実施形態で示した本開示の可変容量素子は、様々な電子機器に適用することが可能である。電子機器に適用する場合には、例えば、本開示の可変容量素子を、通信システム、給電装置及び受電装置からなるワイヤレス充電システム、電源装置等に組み込んで用いることができる。以下に、本開示の可変容量素子を用いて構成した通信システム、ワイヤレス充電システム、及び電源装置を示し、また、それらを用いた電子機器を例示する。
【０１１６】
〈５．第５の実施形態：通信システム〉
図２５に、本開示の第５の実施形態に係る通信システムの概略構成図を示す。本実施形態の通信システム２００は、互いに非接触で通信を行う送信装置２０１と受信装置２０２とから構成される。本実施形態の通信システム２００は、例えば、Ｆｅｌｉｃａ(登録商標)に代表されるような非接触ＩＣカード規格と、近距離無線通信（ＮＦＣ：Near Field Communication）規格とを組み合わせた通信システムである。すなわち、本実施形態の通信システム２００を構成する受信装置２０２は、第４の実施形態に示した非接触ＩＣカード５０に相当し、本実施形態では、非接触ＩＣカード５０の信号処理部７３の構成をより詳細に記載している。なお、図２５では電力供給に関する配線は、破線矢印で示している。
【０１１７】
まず、送信装置２０１について説明する。送信装置２０１は、受信装置２０２に対して非接触でデータを読み書きするリーダライタ機能を有するものであり、一次側アンテナ部（送信側アンテナ部）２０３、送信側システム制御部２０９、変調回路２０７、復調回路２０８を備える。さらに、本実施形態の送信装置２０１は、送信信号部２０５、可変インピーダンスマッチング部２０４、送受信制御部２０６を備える。
【０１１８】
一次側アンテナ部２０３は、第４の実施形態に示した受信部７１と同様の構成を有している。すなわち、一次側アンテナ部２０３は、図示を省略するが、共振コイルと共振コンデンサとからなる共振回路で構成され、その共振コンデンサは第１〜第３の実施形態に示した可変容量素子を備える構成とされている。一次側アンテナ部２０３では、共振回路により所望の周波数の送信信号を放射すると共に、後述する受信装置２０２からの応答信号を受信する。
【０１１９】
送信側システム制御部２０９は、外部からの指令や内蔵するプログラムにしたがって、各種制御用のコントロール信号を生成し、変調回路２０７及び送受信制御部２０６を制御するとともに、指令に対応した送信データを生成し変調回路２０７に供給する。また、送信側システム制御部２０９は、復調回路２０８で復調された応答データに基づいて所定の処理を行う。
【０１２０】
変調回路２０７は、送信側システム制御部２０９から入力された送信データを変調し、該変調した送信データを送信信号部２０５に送る。復調回路２０８は、一次側アンテナ部２０３で受信した応答信号を、可変インピーダンスマッチング部２０４を介して取得し、該応答信号を復調する。そして、復調回路２０８は、復調した応答データを送信側システム制御部２０９に供給する。
【０１２１】
送信信号部２０５は、変調回路２０７から出力された送信データにより所望の周波数（１３．５６ＭＨｚ）のキャリア信号を変調し、該変調したキャリア信号を可変インピーダンスマッチング部２０４に送出する。
可変インピーダンスマッチング部２０４は、送信信号部２０５と一次側アンテナ部２０３との間でインピーダンスの整合を取る回路であり、図２５には示さないが、第１〜第３の実施形態で示した本開示の可変容量素子を含む回路である。
【０１２２】
送受信制御部２０６は、送信信号部２０５から可変インピーダンスマッチング部２０４に送出されるキャリア信号の送信電圧、送信電流などの通信状態をモニタリングし、可変インピーダンスマッチング部２０４及び一次側アンテナ部２０３を制御する。このとき、送受信制御部２０６は、送信信号部２０５と一次側アンテナ部２０３との間のインピーダンスマッチング及び一次側アンテナ部２０３の共振周波数を最適化する。具体的には、可変インピーダンスマッチング部２０４及び一次側アンテナ部２０３を構成する本開示の可変容量素子（図示せず）の容量を送受信制御部２０６によって制御することで、インピーダンスや共振周波数を調整する。
【０１２３】
次に、受信装置２０２について説明する。受信装置２０２は、データキャリアである非接触ＩＣカードを構成するものである。受信装置２０２は、二次側アンテナ部（受信側アンテナ部）２１０、整流部２１１、定電圧部２１２、受信制御部２１３、復調回路２１７、受信側システム制御部２１４、変調回路２１６、バッテリ２１５を備える。
【０１２４】
二次側アンテナ部２１０は、第４の実施形態に示した受信部７１と同様の構成を有している。すなわち、二次側アンテナ部２１０は、図示を省略するが、共振コイルと共振コンデンサとで構成される共振回路からなり、その共振コンデンサは、第１〜第３の実施形態に示した本開示の可変容量素子を備える構成とされている。二次側アンテナ部２１０は、送信装置２０１と電磁結合により通信を行う部分であり、送信装置２０１の一次側アンテナ部が発生する磁界を受け、送信装置２０１からの送信信号を受信する。
【０１２５】
整流部２１１は、例えば整流用ダイオードと整流用コンデンサとからなる半波整流回路で構成され、二次側アンテナ部２１０で受信した交流電力を直流電力に整流して出力する。
定電圧部２１２は、整流部２１１から供給された電気信号に対して電圧変動（データ成分）の抑制処理及び安定化処理を施し、該処理された直流電力を出力する。整流部２１１及び定電圧部２１２を介して出力された直流電力は、受信装置２０２内のＩＣを動作させるための電源として使用される。
【０１２６】
受信制御部２１３は、受信信号の大きさや、電圧／電流の位相などを判断し、二次側アンテナ部２１０の共振特性を制御することで受信時における共振周波数の最適化を行う。具体的には、二次側アンテナ部２１０を構成する本開示の可変容量素子（図示せず）の容量を受信制御部２１３によって制御することで共振周波数を調整する。
【０１２７】
復調回路２１７は、二次側アンテナ部２１０で受信した受信信号を復調し、該復調した信号を受信側システム制御部２１４に送出する。
受信側システム制御部２１４は、復調回路２１７で復調された信号に基づいて、その内容を判断して必要な処理を行い、変調回路２１６及び受信制御部２１３を制御する。
変調回路２１６は、受信側システム制御部２１４で判断された結果（復調信号の内容）に従って受信キャリアを変調し、これにより、二次側アンテナ部２１０から一次側アンテナ部２０３に送信する応答信号を生成する。
【０１２８】
バッテリ２１５は、受信側システム制御部２１４に電力を供給する。このバッテリ２１５への充電は、外部電源２１９に接続することで行われる。このように、本実施形態の受信装置２０２では、外部電源２１９から電力が供給されるバッテリが内蔵されていることで、定電圧部２１２を介して出力される電力よりも安定した電力を供給でき、安定した動作が可能となる。
【０１２９】
本実施形態の通信システム２００では、送信装置２０１の一次側アンテナ部２０３及び受信装置２０２の二次側アンテナ部２１０間において、電磁結合を介して非接触でデータ通信を行う。それゆえ、本実施形態では、送信装置２０１及び受信装置２０２において効率良く通信を行うために、一次側アンテナ部２０３及び二次側アンテナ部２１０の共振回路が同じキャリア周波数（本実施形態では１３．５６ＭＨｚ）で共振するように構成されている。
【０１３０】
そして、本実施形態では、一次側アンテナ部２０３、二次側アンテナ部２１０、及び可変インピーダンスマッチング部２０４には本開示の可変容量素子を用いられており、その容量を増減させることができる。これにより、共振周波数及びインピーダンスマッチング特性の２つを最適に保つことで特性を最良にすることができる。
【０１３１】
また、一次側アンテナ部２０３及び二次側アンテナ部２１０を構成する共振回路の共振コンデンサに本開示の可変容量素子が組み込まれているため、それぞれの共振周波数は常に最適に保持することができる。このため、様々な要因により受信共振周波数及び／又は送信共振周波数がずれても、その共振周波数のずれを自身の装置内で容易に調整することができ、安定した通信特性を得ることができる。
【０１３２】
〈６．第６の実施形態：ワイヤレス充電システム〉
次に、本開示の第６の実施形態に係るワイヤレス充電システムについて説明する。図２６は、本実施形態のワイヤレス充電システム２２０の概略構成図である。本実施形態のワイヤレス充電システム２２０は、ワイヤレス（非接触）で給電(充電)を行うための装置であり、ワイヤレスの方式としては電磁誘導や磁界共鳴などが適応可能である。図２６において、図２５に対応する部分には同一符号を付し、重複説明を省略する。なお、本実施形態では、送信装置２０１は、所望の電子機器に非接触で電力を供給する給電装置を構成するものであり、受信装置２２１は、携帯機器に代表されるような給電される側の受電装置を構成するものである。
【０１３３】
本実施形態では、受信装置２２１は、第５の実施形態に係る通信システム２００における受信装置２０２の定電圧部２１２の部分が充電制御部２１８とされている。充電制御部２１８は、整流部２１１から供給された電気信号を、バッテリ２１５に供給してバッテリ２１５に充電すると共に、受信制御部２１３を動作させるための電力として受信制御部２１３に供給する。また、充電制御部２１８は、充電状況をモニタし、該モニタ結果を受信側システム制御部２１４に出力する。なお、本実施形態では、充電制御部２１８には外部から外部電源２１９を接続することによっても充電が可能とされている。
【０１３４】
このようなワイヤレス充電システム２２０では、送信側システム制御部２０９で発生される信号に基づいて一次側アンテナ部（給電側アンテナ部）２０３から電力伝送の為の電磁波が放射され、その電磁波を二次側アンテナ部（受電側アンテナ部）２１０で受ける。そして、二次側アンテナ部２１０で受信した信号が整流部２１１で直流電力とされ、その直流電力が充電制御部２１８を介してバッテリ２１５に充電される。
【０１３５】
また、本実施形態のワイヤレス充電システム２２０においても、送信装置２０１側から送信された信号は二次側アンテナ部２１０で受信され、該受信信号は復調回路２１７により復調される。そして、復調されたデータの内容が受信側システム制御部２１４で判断され、その結果に従って変調回路２１６により受信キャリアを変調することで応答がなされる。この一連の認識処理により、方式外の機器や金属などへの電力伝送を回避することができる。長時間の充電を行うため、このような認識処理を適宜間欠で行って安全性を確保しており、認識処理において正しいと判断された場合には、送信信号は電力伝送のために無変調の出力となる。
【０１３６】
また、本実施形態のワイヤレス充電システム２２０では、充電状況は、上述のように、受信装置２２１の充電制御部２１８でモニタされ、最適な充電電流になるように受信側システム制御部２１４を介して送信装置２０１に充電状況の情報が送られる。受信装置２２１から返された情報は送信装置２０１の復調回路２０８により復調されたのち内容を判断され、送信側システム制御部２０９で必要な処理が実行される。
【０１３７】
その他、第５の実施形態に係る通信システムと同様の処理がなされる。そして、本実施形態においても、可変インピーダンスマッチング部２０４、一次側アンテナ部２０３及び二次側アンテナ部２１０に本開示の可変容量素子が組み込まれており、第５の実施形態と同様の効果を得ることができる。
【０１３８】
〈７．第７の実施形態：電源装置〉
次に、本開示の第７の実施形態に係る電源装置について説明する。図２７は、本実施形態の電源装置２３０を示す概略構成図である。本実施形態では、商用電源２３６の電圧（ＡＣ１００Ｖ）を電源供給部である電源トランス２３５を介して降圧する電源装置を例に挙げ説明する。
【０１３９】
本実施形態の電源装置２３０は、電源トランス２３５、可変インピーダンス２３１、整流回路２３２、エラーアンプ２３４、定電圧回路２３３、第１基準電圧電源２３９、第２基準電圧電源２３８を備える。
【０１４０】
電源トランス２３５は、一次側トランス２３５ａと二次側トランス２３５ｂとを備える。一次側トランス２３５ａの一端にはＡＣ１００Ｖの商用電源２３６の一端が接続され、一次側トランス２３５ａの他端には商用電源２３６の他端が接続されている。また、二次側トランス２３５ｂの一端には可変インピーダンス２３１が接続されており、他端には整流回路２３２が接続されている。電源トランス２３５は、商用電源２３６の電圧を一次側トランス２３５ａと二次側トランス２３５ｂとの巻き数比に対応する割合で降圧する。
【０１４１】
可変インピーダンス２３１は、図示を省略するが、第１〜第３の実施形態で示した本開示の可変容量素子を含んで構成されており、可変インピーダンス２３１は二次側トランス２３５ｂ、整流回路２３２、エラーアンプ２３４に接続されている。可変インピーダンス２３１は、可変容量素子の容量を増減してインピーダンスを変化させることで二次側トランス２３５ｂから入力される交流電圧を増減させ、その増減された交流電圧を整流回路２３２に供給する。
【０１４２】
整流回路２３２は、例えば整流ダイオードと整流コンデンサとからなる半波整流回路で構成されている。整流回路２３２は、整流ダイオードのアノード側に可変インピーダンス２３１が接続され、カソード側に二次側トランス２３５ｂの可変インピーダンス２３１の接続側とは反対側の端子が接続されている。また、整流回路２３２の出力端子は定電圧回路２３３に接続されると共にエラーアンプ２３４に接続されている。整流回路２３２は、可変インピーダンス２３１から入力された交流電圧を直流電圧に整流してエラーアンプ２３４及び定電圧回路２３３に供給する。
【０１４３】
定電圧回路２３３は、整流回路２３２に接続されている。また、定電圧回路２３３の他の端子には第１基準電圧電源２３９が接続され、更に他の端子は負荷２３７に接続されている。定電圧回路２３３では、第１基準電圧電源２３９から供給される基準電圧Ｖｒｅｆ１と整流回路２３２から入力される直流電圧とを比較して、負荷２３７に一定な直流電圧を供給する。
【０１４４】
エラーアンプ２３４は、第２基準電圧電源２３８、整流回路２３２、可変インピーダンス２３１に接続されている。エラーアンプ２３４は、整流回路２３２によって整流された直流電圧と、第２基準電圧電源２３８から供給される基準電圧Ｖｒｅｆ２とを比較することで、可変インピーダンス２３１のインピーダンスを制御している。通常、第２基準電圧電源２３８から供給される基準電圧Ｖｒｅｆ２は、第１基準電圧電源２３９から供給される基準電圧Ｖｒｅｆ１より２Ｖ程度高めに設定する。
【０１４５】
本実施形態の電源装置２３０では、電源トランス２３５の一次側トランス２３５ａと二次側トランス２３５ｂの巻き数比に対応する割合で降圧された電圧を整流し、電圧降下型の定電圧回路２３３により負荷２３７に一定の電圧を提供することができる。
【０１４６】
ところで、このような電源装置２３０では、負荷電流の増減や一次側トランス２３５ａの電圧変化により、整流回路２３２から出力される電圧が変化してしまう。これに対し、本実施形態では、負荷電流が大きく二次側トランス２３５ｂの交流電圧が下がった場合にはインピーダンスを下げ、商用電源２３６の電圧が大きくなり二次側トランス２３５ｂの交流電圧が上がった場合にはインピーダンスを上げる。これにより、整流回路２３２に入力される交流電圧を安定化させ、さらには定電圧回路２３３の入力電力も安定に制御することができる。
【０１４７】
また、このような電源装置２３０では、電圧降下型の定電圧回路２３３は基準電圧Ｖｒｅｆ１と負荷２３７に加わる電圧とが同じになるように、自身の電圧降下を増減させて電圧の安定化を図っている。この電圧降下分が電源装置２３０を構成する定電圧回路２３３における電力ロスのほとんどを占めている。したがって、理想的には、定電圧回路２３３の入力電圧が定電圧回路２３３の最小動作電圧になるように制御することができればロスを最小化できることになる。
【０１４８】
本実施形態では、二次側トランス２３５ｂと整流回路２３２との間に上述した本開示の可変容量素子を含む可変インピーダンス２３１を挿入し、可変容量素子の容量を増減させることでインピーダンスを変化させ、交流電圧を増減させることができる。これにより、定電圧回路２３３の入力電圧値を定電圧回路２３３の最小動作電圧付近の値になるように制御することができ、定電圧回路２３３における電力ロスを低減することができる。
【０１４９】
また、従来の一般的な電圧降下型の定電圧回路では可変抵抗により電圧を安定化させているため電力ロスが発生していた。これに対し、本実施形態では可変インピーダンス２３１に構成される可変容量素子の容量を変化させて電圧降下を生じさせているため、抵抗成分が発生せず、電力ロスが発生しない。
【０１５０】
本実施形態では、商用電源２３６と電源トランス２３５とを用いた電源装置２３０を例に説明したが、ＳＷ電源（スイッチ電源）として考えた場合にも同様の構成を取ることができる。例えば、入力を１００ＫＨｚのスイッチング周波数とすれば同じ回路が構成できる。また、本実施形態では、出力電圧は一系統としたが、トランス出力端子を複数とすれば、複数の電源系として用いることができる。
【０１５１】
上述した通信システム、ワイヤレス充電システム、電源装置は、適宜組み合わせて様々な電子機器に適用させることができる。例えば、通信システムと、ワイヤレス充電システムとを組み合わせてもよく、このような電子機器としては、例えば、携帯電話、スマートフォン、タブレットＰＣ（Personal Computer）、ノートＰＣ、リモートコントローラー、ワイヤレススピーカー、カムコーダー、デジタルカメラ、ウォークマン（登録商標）、３Ｄメガネが挙げられる。また、通信システムと電源装置とを組み合わせてもよく、このような電子機器としては、例えば、タブレットＰＣ、ノートＰＣ、デスクトップＰＣ、プリンター、プロジェクター、液晶ＴＶ（Television）、冷蔵庫、ＤＶＤ(Digital Versatile Disk)/ＢＤ(Blu-ray Disk:登録商標)プレーヤー、ＤＶＤ/ＢＤレコーダー、電気自動車が挙げられる。また、ワイヤレス充電システムと電源装置とを組み合わせてもよく、このような電子機器としては、例えば、ノートＰＣ、ポータブルＴＶ、ラジオ、ラジオカセットレコーダー、電動歯ブラシ、電動ひげそり器、アイロン、電気自動車が挙げられる。また、通信システム、ワイヤレス充電システム及び電源装置を組み合わせてもよく、このような電子機器としては、例えばノートＰＣ、ポータブルＴＶ、ラジオ、ラジオカセットレコーダー、電気自動車が挙げられる。
これら各装置を組み合わせる場合には、各装置を制御するための制御部は装置毎に設けてもよく、装置間で共通で用いることができる複数の制御部であれば、それらを一体的に構成してもよい。
【０１５２】
そして、これらの電子機器では、通信システム、ワイヤレス充電システム、電源装置に、上述した本開示の可変容量素子が組み込まれているため、製品の信頼性が向上する。また、上述の第５〜第７の実施形態では、それぞれの装置に、第１〜第３の実施形態で示した可変容量素子を組み込む構成としたが、第１〜第３の実施形態に係る可変容量素子を組み合わせた素子を組み込む構成としてもよく、適宜変更可能である。
【０１５３】
また、本開示は、以下の構成をとることができる。
（１）
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体と、
前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部と
を有して構成される容量素子。
（２）
前記応力制御部は、応力制御部用誘電体層と、前記応力制御部用誘電体層内に複数積層された応力制御電極とから構成され、
前記応力制御電極に所望の制御電圧を印加することにより、前記容量素子本体の静電容量を増加させる
（１）に記載の容量素子。
（３）
前記応力制御部は、前記容量素子本体の誘電体層の厚さ方向に積層されている
（１）又は（２）に記載の容量素子。
（４）
前記応力制御部は、前記容量素子本体を挟持して前記容量素子本体の誘電体層の厚さ方向に積層されている
（１）〜（３）のいずれかに記載の容量素子。
（５）
前記容量素子電極と前記応力制御電極は互いに平行に積層されている
（２）〜（４）のいずれかに記載の容量素子。
（６）
前記誘電体層は制御電圧に応じて容量が変化する強誘電体材料で構成されている
（２）〜（５）のいずれかに記載の容量素子。
（７）
前記応力制御電極は、前記容量素子電極と電気的に分離されている
（２）〜（６）のいずれかに記載の容量素子。
（８）
前記容量素子本体では、誘電体層を介して、複数の容量素子電極が積層されている
（１）〜（７）のいずれかに記載の容量素子。
（９）
前記応力制御部の応力制御用誘電体層の厚みは、前記容量素子本体の誘電体層の厚みよりも薄く構成されている
（２）〜（８）のいずれかに記載の容量素子。
（１０）
前記容量素子本体を挟持して積層されている２つの応力制御部は、それぞれ異なる制御電圧電源に接続されており、前記２つの応力制御部には対応する制御電圧電源から供給される制御電圧が独立に印加される
（４）〜（９）のいずれかに記載の容量素子。
（１１）
前記容量素子本体を挟持して積層されている２つの応力制御部は、２つの制御電圧電源を介して直列又は並列に接続されており、前記２つの応力制御部内における電界方向が同方向又は逆方向とされている
（４）〜（１０）のいずれかに記載の容量素子。
（１２）
前記容量素子本体を挟持して積層されている２つの応力制御部は、１つの制御電圧電源を介して直列又は並列に接続されており、前記２つの応力制御部内における電界方向が同方向又は逆方向とされている  （４）〜（１１）のいずれかに記載の容量素子。
（１３）
誘電体層となる誘電体シート上に所望の電極形状となるように導電ペーストを塗布して容量素子電極を形成し、前記容量素子電極の周囲を埋め込むように前記誘電体シート上部に誘電体材料膜を形成する工程と、
前記容量素子電極が形成された誘電体シートを複数層積層することにより、容量素子本体となる積層体を形成する工程と、
前記積層体を焼成処理することにより、複数の容量素子電極が誘電体層を介して積層された容量素子本体を形成する工程と、
前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部を前記容量素子本体に接合して形成する工程と
を含む容量素子の製造方法。
（１４）
前記応力制御部は、応力制御部用誘電体層となる誘電体シート上に所望の電極形状となるように導電ペーストを塗布して応力制御電極を形成し、前記応力制御電極の周囲を埋め込むように前記誘電体シート上部に誘電体材料膜を形成する工程と、前記応力制御電極が形成された誘電体シートを複数層積層することにより、応力制御部となる積層体を形成する工程と、で形成され、
前記焼成処理は、前記応力制御部となる積層体と前記容量素子本体となる積層体とを積層した後に行うことにより、前記容量素子本体と前記応力制御部とを一体化する
（１３）に記載の容量素子の製造方法。
（１５）
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部とを有して構成される容量素子を含む共振コンデンサと、
前記共振コンデンサに接続された共振コイルと
を備える共振回路。
（１６）
前記応力制御部は、応力制御部用誘電体層と、前記応力制御部用誘電体層内に複数積層された応力制御電極とから構成され、
前記応力制御電極に所望の制御電圧を印加することにより、前記容量素子本体の静電容量を増加させる
（１５）に記載の共振回路。
（１７）
前記応力制御部は、前記容量素子本体を挟持して前記容量素子本体の誘電体層の厚さ方向に積層されている
（１５）又は（１６）に記載の共振回路。
（１８）
前記容量素子本体を挟持して積層されている２つの応力制御部は、それぞれ異なる制御電圧電源に接続されており、前記２つの応力制御部は対応する制御電圧電源から供給される制御電圧が独立に印加される
（１７）に記載の共振回路。
（１９）
前記容量素子本体を挟持して積層されている２つの応力制御部は、２つの制御電圧電源を介して直列又は並列に接続されており、前記２つの応力制御部内における電界方向が同方向又は逆方向とされている
（１７）又は（１８）に記載の共振回路。
（２０）
前記容量素子本体を挟持して積層されている２つの応力制御部は、１つの制御電圧電源を介して直列又は並列に接続されており、前記２つの応力制御部内における電界方向が同方向又は逆方向とされている
（１７）又は（１８）に記載の共振回路。
（２１）
第１誘電体層と前記第１誘電体層を挟持して前記第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体と、前記第１容量素子本体の前記第１誘電体層に発生する応力を制御し、前記第１容量素子本体の静電容量を増加させる第１応力制御部とを有して構成される第１容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを有する送信側アンテナ部を備える送信装置と、
第２誘電体層と前記第２誘電体層を挟持して前記第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体と、前記第２容量素子本体の前記第２誘電体層に発生する応力を制御し、前記第２容量素子本体の静電容量を増加させる第２応力制御部とを有して構成される第２容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとを有する受信側アンテナ部を備える受信装置と
を含む通信システム。
（２２）
第１誘電体層と前記第１誘電体層を挟持して前記第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体と、前記第１容量素子本体の前記第１誘電体層に発生する応力を制御し、前記第１容量素子本体の静電容量を増加させる第１応力制御部とを有して構成される第１容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを有する給電側アンテナ部を備える給電装置と、
第２誘電体層と前記第２誘電体層を挟持して前記第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体と、前記第２容量素子本体の前記第２誘電体層に発生する応力を制御し、前記第２容量素子本体の静電容量を増加させる第２応力制御部とを有して構成される第２容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとを有する受電側アンテナ部を備える受電装置と
を含むワイヤレス充電システム。
（２３）
電源供給部と、
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部とを有して構成される容量素子を含む共振コンデンサを含んで構成された可変インピーダンスと
を含む電源装置。
（２４）
第１誘電体層と前記第１誘電体層を挟持して前記第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体と、前記第１容量素子本体の前記第１誘電体層に発生する応力を制御し、前記第１容量素子本体の静電容量を増加させる第１応力制御部とを有して構成される第１容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを有する送信側アンテナ部を備える送信装置と、
第２誘電体層と前記第２誘電体層を挟持して前記第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体と、前記第２容量素子本体の前記第２誘電体層に発生する応力を制御し、前記第２容量素子本体の静電容量を増加させる第２応力制御部とを有して構成される第２容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとを有する受信側アンテナ部を備える受信装置と、
前記第１容量素子及び前記第２容量素子の容量を制御する制御部と
を含む電子機器。
（２５）
第１誘電体層と前記第１誘電体層を挟持して前記第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体と、前記第１容量素子本体の前記第１誘電体層に発生する応力を制御し、前記第１容量素子本体の静電容量を増加させる第１応力制御部とを有して構成される第１容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを有する給電側アンテナ部を備える給電装置と、
第２誘電体層と前記第２誘電体層を挟持して前記第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体と、前記第２容量素子本体の前記第２誘電体層に発生する応力を制御し、前記第２容量素子本体の静電容量を増加させる第２応力制御部とを有して構成される第２容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとを有する受電側アンテナ部を備える受電装置と、
前記第１容量素子及び前記第２容量素子の容量を制御する制御部と
を含む電子機器。
（２６）
電源供給部と、
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部とを有して構成される容量素子を含む共振コンデンサを含んで構成された可変インピーダンスと、
前記容量素子の容量を制御する制御部と
を含む電子機器。
（２７）
第１誘電体層と前記第１誘電体層を挟持して前記第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体と、前記第１容量素子本体の前記第１誘電体層に発生する応力を制御し、前記第１容量素子本体の静電容量を増加させる第１応力制御部とを有して構成される第１容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを有する送信側アンテナ部を備える送信装置と、
第２誘電体層と前記第２誘電体層を挟持して前記第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体と、前記第２容量素子本体の前記第２誘電体層に発生する応力を制御し、前記第２容量素子本体の静電容量を増加させる第２応力制御部とを有して構成される第２容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとを有する受信側アンテナ部を備える受信装置と、
第３誘電体層と前記第３誘電体層を挟持して前記第３誘電体層に所望の電界を発生させる少なくとも１対の第３容量素子電極とで構成される第３容量素子本体と、前記第３容量素子本体の前記第３誘電体層に発生する応力を制御し、前記第３容量素子本体の静電容量を増加させる第３応力制御部とを有して構成される第３容量素子を含む第３共振コンデンサと、前記第３共振コンデンサに接続された第３共振コイルとを有する給電側アンテナ部を備える給電装置と、
第４誘電体層と前記第４誘電体層を挟持して前記第４誘電体層に所望の電界を発生させる少なくとも１対の第４容量素子電極とで構成される第４容量素子本体と、前記第４容量素子本体の前記第４誘電体層に発生する応力を制御し、前記第４容量素子本体の静電容量を増加させる第４応力制御部とを有して構成される第４容量素子を含む第４共振コンデンサと、前記第４共振コンデンサに接続された第４共振コイルとを有する受電側アンテナ部を備える受電装置と、
前記第１容量素子、前記第２容量素子、前記第３容量素子及び前記第４容量素子のそれぞれの容量を制御する制御部と
を含む電子機器。
（２８）
第１誘電体層と前記第１誘電体層を挟持して前記第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体と、前記第１容量素子本体の前記第１誘電体層に発生する応力を制御し、前記第１容量素子本体の静電容量を増加させる第１応力制御部とを有して構成される第１容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを有する送信側アンテナ部を備える送信装置と、
第２誘電体層と前記第２誘電体層を挟持して前記第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体と、前記第２容量素子本体の前記第２誘電体層に発生する応力を制御し、前記第２容量素子本体の静電容量を増加させる第２応力制御部とを有して構成される第２容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとを有する受信側アンテナ部を備える受信装置と、
電源供給部と、第３誘電体層、及び、前記第３誘電体層を挟持して前記第３誘電体層に所望の電界を発生させる少なくとも１対の第３容量素子電極で構成される第３容量素子本体、並びに、前記第３容量素子本体の前記第３誘電体層に発生する応力を制御し、前記第３容量素子本体の静電容量を増加させる第３応力制御部を有して構成される第３容量素子を含む第３共振コンデンサを含んで構成された可変インピーダンスとを含む電源装置と、
前記第１容量素子、前記第２容量素子及び前記第３容量素子のそれぞれの容量を制御する制御部と
を含む電子機器。
（２９）
第１誘電体層と前記第１誘電体層を挟持して前記第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体と、前記第１容量素子本体の前記第１誘電体層に発生する応力を制御し、前記第１容量素子本体の静電容量を増加させる第１応力制御部とを有して構成される第１容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを有する給電側アンテナ部を備える給電装置と、
第２誘電体層と前記第２誘電体層を挟持して前記第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体と、前記第２容量素子本体の前記第２誘電体層に発生する応力を制御し、前記第２容量素子本体の静電容量を増加させる第２応力制御部とを有して構成される第２容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとを有する受電側アンテナ部を備える受電装置と、
電源供給部と、第３誘電体層、及び、前記第３誘電体層を挟持して前記第３誘電体層に所望の電界を発生させる少なくとも１対の第３容量素子電極で構成される第３容量素子本体、並びに、前記第３容量素子本体の前記第３誘電体層に発生する応力を制御し、前記第３容量素子本体の静電容量を増加させる第３応力制御部を有して構成される第３容量素子を含む第３共振コンデンサとを含んで構成された可変インピーダンスとを含む電源装置と、
前記第１容量素子、前記第２容量素子及び前記第３容量素子のそれぞれの容量を制御する制御部と
を含む電子機器。
（３０）
第１誘電体層と前記第１誘電体層を挟持して前記第１誘電体層に所望の電界を発生させる少なくとも１対の第１容量素子電極とで構成される第１容量素子本体と、前記第１容量素子本体の前記第１誘電体層に発生する応力を制御し、前記第１容量素子本体の静電容量を増加させる第１応力制御部とを有して構成される第１容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを有する送信側アンテナ部を備える送信装置と、
第２誘電体層と前記第２誘電体層を挟持して前記第２誘電体層に所望の電界を発生させる少なくとも１対の第２容量素子電極とで構成される第２容量素子本体と、前記第２容量素子本体の前記第２誘電体層に発生する応力を制御し、前記第２容量素子本体の静電容量を増加させる第２応力制御部とを有して構成される第２容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとを有する受信側アンテナ部を備える受信装置と、
第３誘電体層と前記第３誘電体層を挟持して前記第３誘電体層に所望の電界を発生させる少なくとも１対の第３容量素子電極とで構成される第３容量素子本体と、前記第３容量素子本体の前記第３誘電体層に発生する応力を制御し、前記第３容量素子本体の静電容量を増加させる第３応力制御部とを有して構成される第３容量素子を含む第３共振コンデンサと、前記第３共振コンデンサに接続された第３共振コイルとを有する給電側アンテナ部を備える給電装置と、
第４誘電体層と前記第４誘電体層を挟持して前記第４誘電体層に所望の電界を発生させる少なくとも１対の第４容量素子電極とで構成される第４容量素子本体と、前記第４容量素子本体の前記第４誘電体層に発生する応力を制御し、前記第４容量素子本体の静電容量を増加させる第４応力制御部とを有して構成される第４容量素子を含む第４共振コンデンサと、前記第４共振コンデンサに接続された第４共振コイルとを有する受電側アンテナ部を備える受電装置と、
電源供給部と、第５誘電体層、及び、前記第５誘電体層を挟持して前記第５誘電体層に所望の電界を発生させる少なくとも１対の第５容量素子電極とで構成される第５容量素子本体、並びに、前記第５容量素子本体の前記第５誘電体層に発生する応力を制御し、前記第５容量素子本体の静電容量を増加させる第５応力制御部を有して構成される第５容量素子を含む第５共振コンデンサを含んで構成された可変インピーダンスとを含む電源装置と、
前記第１容量素子、前記第２容量素子、前記第３容量素子、前記第４容量素子及び前記第５容量素子のそれぞれの容量を制御する制御部と
を含む電子機器。
（３１）
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部とを有して構成される容量素子を含む共振コンデンサと、
前記共振コンデンサに接続された共振コイルと
を備える電子機器。
【符号の説明】
【０１５４】
１・・・可変容量素子、２・・・可変容量素子本体、３ａ・・・第１の信号端子、３ｂ・・・第２の信号端子、４・・・誘電体層、５ａ・・・第１の可変容量素子電極、５ｂ・・・第２の可変容量素子電極、６・・・応力制御部、７・・・応力制御部、８ａ・・・第１の制御端子、８ｂ・・・第２の制御端子、９ａ・・・第１の応力制御電極、９ｂ・・・第２の応力制御電極、１０・・・応力制御部用誘電体層、２０・・・誘電体シート、２１・・・導電ペースト、２２・・・誘電体材料膜、２４・・・可変容量素子、２６・・・誘電体層、２７・・・応力制御部用誘電体層、５０・・・非接触ＩＣカード、７１・・・受信部、７２・・・整流部、７３・・・信号処理部、７４・・・共振コイル、７４ａ・・・インダクタンス成分、７４ｂ・・・抵抗成分、７５・・・共振コンデンサ、７５ａ・・・コンデンサ、７６・・・整流用ダイオード、７７・・・整流用コンデンサ
【図１】
2012169589.tif 000003
【図２】
2012169589.tif 000004
【図１２】
2012169589.tif 000005
【図１３】
2012169589.tif 000006
【図１４】
2012169589.tif 000007
【図１５】
2012169589.tif 000008
【図１６】
2012169589.tif 000009
【図１７】
2012169589.tif 000010
【図１８】
2012169589.tif 000011
【図１９】
2012169589.tif 000012
【図２０】
2012169589.tif 000013
【図２１】
2012169589.tif 000014
【図２２】
2012169589.tif 000015
【図２３】
2012169589.tif 000016
【図２４】
2012169589.tif 000017
【図２５】
2012169589.tif 000018
【図２６】
2012169589.tif 000019
【図２７】
2012169589.tif 000020
【図２８】
2012169589.tif 000021
【図３】
2012169589.tif 000022
【図４】
2012169589.tif 000023
【図５】
2012169589.tif 000024
【図６】
2012169589.tif 000025
【図７】
2012169589.tif 000026
【図８】
2012169589.tif 000027
【図９】
2012169589.tif 000028
【図１０】
2012169589.tif 000029
【図１１】
2012169589.tif 000030