(57)【要約】【課題】オーバーシュートやアンダーシュートを低減し、安定した出力電圧を生成することが可能な差動増幅器を提供すること。【解決手段】本発明にかかる差動増幅器は、入力信号Ｖｉｎとフィードバック信号とに応じた１対の信号を出力する差動増幅段回路１１０と、１対の信号に基づいて出力電圧ＶＯＵＴを生成する出力段回路１２０と、を備える。出力段回路１２０は、外部出力端子と高電位側電源端子との間に設けられ、１対の信号の一方に基づいて抵抗値が制御されるトランジスタ１１と、外部出力端子と中間電源端子との間に設けられ、１対の信号の他方に基づいて抵抗値が制御されるトランジスタ１２と、外部出力端子と２種類の電源電圧を排他的に切り替えて出力する切り替えスイッチＳＷ３、ＳＷ４との間に設けられ、１対の信号の他方に基づいて抵抗値が制御されるトランジスタ１５と、２種類の電源電圧として、中間電圧と接地電圧とを備える。【選択図】図１
2012044410.tif 000002
【特許請求の範囲】
【請求項１】
外部からの入力信号と外部出力端子の出力電圧から生成するフィードバック信号とに応じた１対の信号を出力する差動増幅段回路と、
前記１対の信号に基づいて前記出力電圧を生成する出力段回路と、を備え、
前記出力段回路は、
前記外部出力端子と第１の電源電圧が供給される第１の電源端子との間に設けられ、前記１対の信号の一方に基づいてソース−ドレイン間の抵抗値が制御される第１のトランジスタと、
前記外部出力端子と第２の電源電圧が供給される第２の電源端子との間に設けられ、前記１対の信号の他方に基づいてソース−ドレイン間の抵抗値が制御される第２のトランジスタと、
前記外部出力端子と、２種類の電源電圧を排他的に切り替えて出力する第１の切り替えスイッチとの間に設けられ、前記１対の信号の前記他方に基づいてソース−ドレイン間の抵抗値が制御される第３のトランジスタと、
前記２種類の電源電圧として、前記第２の電源電圧と、前記第１の電源電圧に対して前記第２の電源電圧を中間電圧とする第３の電源電圧と、を備える差動増幅器。
【請求項２】
前記出力電圧の電圧レベルを前記第２の電源電圧から前記第１の電源電圧に向けて変化させる場合に、前記出力電圧の電圧レベルが前記第１の電源電圧付近の所定の電圧レベルに達してから実質的に前記第１の電源電圧に達するまでの遷移期間中、前記第３のトランジスタを前記第３の電源電圧に接続することを特徴とする請求項１に記載の差動増幅器。
【請求項３】
前記遷移期間中以外では、前記第３のトランジスタを前記第２の電源電圧に接続することを特徴とする請求項２に記載の差動増幅器。
【請求項４】
前記出力段回路は、
前記外部出力端子と前記第３の電源端子との間に設けられ、前記１対の信号の他方に基づいてソース−ドレイン間の抵抗値が制御される第４のトランジスタと、
前記外部出力端子と第４の電源電圧が供給される前記第４の電源端子との間に設けられ、前記１対の信号の一方に基づいてソース−ドレイン間の抵抗値が制御される第５のトランジスタと、
前記外部出力端子と、２種類の電源電圧を排他的に切り替えて出力する第２の切り換えスイッチとの間に設けられ、前記１対の信号の前記一方に基づいてソース−ドレイン間の抵抗値が制御される第６のトランジスタと、
前記２種類の電源電圧として、前記第４の電源電圧と、前記第１の電源電圧と、を備える請求項１〜３のいずれか一項に記載の差動増幅器。
【請求項５】
前記出力電圧の電圧レベルを前記第４の電源電圧から前記第３の電源電圧に向けて変化させる場合に、前記出力電圧の電圧レベルが前記第３の電源電圧付近の所定の電圧レベルに達してから実質的に前記第３の電源電圧に達するまでの遷移期間中、前記第６のトランジスタを前記第１の電源電圧に接続することを特徴とする請求項４に記載の差動増幅器。
【請求項６】
前記遷移期間中以外では、前記第６のトランジスタを前記第４の電源電圧に接続することを特徴とする請求項５に記載の差動増幅器。
【請求項７】
前記第１の電源電圧は、高電位側電源電圧であって、
前記第３の電源電圧は、低電位側電源電圧であって、
前記第２の電源電圧は、前記第１の電源電圧よりも低く、前記第３の電源電圧よりも高いことを特徴とする請求項１〜３のいずれか一項に記載の差動増幅器。
【請求項８】
前記第１の電源電圧は、低電位側電源電圧であって、
前記第３の電源電圧は、高電位側電源電圧であって、
前記第２の電源電圧は、前記第１の電源電圧よりも高く、前記第３の電源電圧よりも低いことを特徴とする請求項１〜３のいずれか一項に記載の差動増幅器。
【請求項９】
前記第１の電源電圧は、高電位側電源電圧であって、
前記第３の電源電圧は、低電位側電源電圧であって、
前記第２及び第４の電源電圧は、前記第１の電源電圧よりも低く、前記第３の電源電圧よりも高いことを特徴とする請求項４〜６に記載の差動増幅器。
【請求項１０】
前記出力電圧を検出し、検出結果に応じた前記制御信号を出力する出力電圧検出回路をさらに備えた請求項１〜９のいずれか一項に記載の差動増幅器。
【請求項１１】
外部からの入力信号と外部出力端子の出力電圧から生成するフィードバック信号とに応じた１対の信号を出力する差動増幅段回路と、前記１対の信号に基づいて前記出力電圧を生成する出力段回路と、を備えた差動増幅器の制御方法であって、
前記外部出力端子と、第１の電源電圧が供給される第１の電源端子との間に設けられた第１のトランジスタのソース−ドレイン間の抵抗値を、前記１対の信号の一方に基づいて制御し、
前記外部出力端子と、第２の電源電圧が供給される第２の電源端子との間に設けられた第２のトランジスタのソース−ドレイン間の抵抗値を、前記１対の信号の他方に基づいて制御し、
前記外部出力端子と、２種類の電源電圧を排他的に切り替えて出力する切り替えスイッチとの間に設けられた第３のトランジスタのソースドレイン間の抵抗値を、前記１対の信号の前記他方に基づいて制御し、
前記２種類の電源電圧として、前記第２の電源電圧と、前記第１の電源電圧に対して前記第２の電源電圧を中間電圧とする第３の電源電圧を使用する差動増幅器の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動増幅器及びその制御方法に関し、特に液晶表示装置を駆動するソースドライバＩＣに搭載されるのに適した差動増幅器及びその制御方法に関する。
【背景技術】
【０００２】
近年、テレビやパソコン用ディスプレーに使用される液晶表示装置の大画面化・高精細化が進んでいる。特に、カラー液晶の高精細化に関しては多階調化が進み、ＲＧＢ各６ビットの２６万色からＲＧＢ各８ビットの１６７０万色に移行している。それに伴いソースドライバには、より大きな負荷を、より高速に、より省電力で、さらに精度よく、素早く安定する電圧で駆動する能力が必要とされてきている。
【０００３】
ここで、液晶表示装置を駆動するソースドライバＩＣについて簡単に説明する。ソースドライバＩＣでは、まず外部から印加されるγ電圧が抵抗によって分圧され、液晶階調の基準電圧が生成される。そして、いずれかの階調の基準電圧がＤ／Ａコンバータによって選択される。選択された基準電圧は、インピーダンスを下げるため、また当該基準電圧を微調整するため、電圧フォロアのソースアンプ（差動増幅器）に入力される。ソースアンプの出力は、液晶パネルのソース端子に接続され、パネル画素容量（パネル負荷）を駆動する。
【０００４】
特許文献１に、関連する技術として表示装置の駆動回路が開示されている。図９は、関連する技術の駆動回路３００を示す回路図である。また、図１０は、関連する技術の駆動回路３００の動作を示すタイミングチャートである。
【０００５】
図９に示すように、駆動回路３００は、差動段回路３０２と、カスコード段回路３０３と、出力段回路３０４と、を備える。差動段回路３０２は、画像信号（ＩＮ＋）と駆動回路３００から出力される駆動信号（ＯＵＴ、ＩＮ−）との差に応じた信号を出力する。カスコード段回路３０３は、差動段回路３０２からの出力信号に応じて出力段回路３０４を制御する１対の出力段制御信号を出力する。
【０００６】
出力段回路３０４は、出力回路３０４ａ，３０４ｂと、スイッチ３３３，３４３と、を有する。また、出力回路３０４ａは、互いに直列に接続されたＰチャネルＭＯＳトランジスタ３３１とＮチャネルＭＯＳトランジスタ３３２とを有し、高電圧ＶＤＤ２と第１の中間電圧（Ｖｍｌ）とで駆動される。出力回路３０４ｂは、ＰチャネルＭＯＳトランジスタ３４１とＮチャネルＭＯＳトランジスタ３４２とを有し、第２の中間電圧（Ｖｍｈ）と低電圧（ＶＳＳ２）とで駆動される。いわゆる出力段のみＨａｌｆ＿ＶＤＤ差動増幅器の構成である。
【０００７】
このような回路構成により、駆動回路３００は消費電力の増大を抑制している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−３２６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、特許文献１に開示された駆動回路の場合、駆動信号ＯＵＴの波形にオーバーシュートやアンダーシュートが発生するという問題がある。具体的には、正極用出力段（出力回路３０４ａ）に設けられたＮチャネルＭＯＳトランジスタ３３２では、バックゲート電圧ＢＧ＝ＶＳＳ２，ソース電圧Ｓ＝Ｖｍｌ＞ＶＳＳ２（バックゲート電圧）となるため、バックゲート効果によりＮチャネルＭＯＳトランジスタ３３２の閾値電圧が大きくなる。ＮチャネルＭＯＳトランジスタの閾値電圧が大きくなると、同じゲート電圧に対するドレイン−ソース電流が小さくなるため、この駆動回路が高電圧（ＶＤＤ２）の駆動信号ＯＵＴを出力する場合、ＮチャネルＭＯＳトランジスタ３３２の電流吸い込み能力が弱くなり、駆動信号ＯＵＴが所望の電圧に収束するのに時間がかかる。それにより、図１０に示すように、当該駆動信号ＯＵＴの波形にオーバーシュートが発生する。
【００１０】
同様に、負極用出力段（出力回路３０４ｂ）に設けられたＰチャネルＭＯＳトランジスタ３４１では、バックゲート電圧ＢＧ＝ＶＤＤ２，ソース電圧Ｓ＝Ｖｍｈ＜ＶＤＤ２（バックゲート電圧）となるため、バックゲート効果によりＰチャネルＭＯＳトランジスタ３４１の閾値電圧の絶対値が大きくなる。ＰチャネルＭＯＳトランジスタの閾値電圧の絶対値が大きくなると、同じゲート電圧に対するソース−ドレイン電流が小さくなるため、この駆動回路が低電圧（ＶＳＳ２）の駆動信号ＯＵＴを出力する場合、ＰチャネルＭＯＳトランジスタ３４１の電流吐き出し能力が弱くなり、駆動信号ＯＵＴが所望の電圧に収束するのに時間がかかる。それにより、図１０に示すように、当該駆動信号ＯＵＴの波形にアンダーシュートが発生する。
【００１１】
このように、関連する技術の駆動回路（差動増幅器）では、駆動信号の立ち上がり時間や立ち下がり時間が長くなるため、接続先である液晶パネルに書き込むための電圧が１水平期間内に所望の電圧に到達しないという問題があった。つまり、関連する技術の差動増幅器は、オーバーシュートやアンダーシュートが発生し、安定した出力電圧を生成することができないという問題があった。その影響により、表示装置において縦筋などの画質劣化を招く可能性があった。
【課題を解決するための手段】
【００１２】
本発明にかかる差動増幅器は、外部からの入力信号（Ｖｉｎ）と外部出力端子（ＶＯＵＴ）の出力電圧から生成するフィードバック信号とに応じた１対の信号を出力する差動増幅段回路（１１０）と、
前記１対の信号に基づいて前記出力電圧を生成する出力段回路（１２０）と、を備え、
前記出力段回路は、
前記外部出力端子と第１の電源電圧（ＶＳＳ２、ＶＤＤ２）が供給される第１の電源端子との間に設けられ、前記１対の信号の一方に基づいてソース−ドレイン間の抵抗値が制御される第１のトランジスタ（１４、１１）と、
前記外部出力端子と第２の電源電圧（ＶＤＤ２＿ＭＨ、ＶＤＤ２＿ＭＬ）が供給される第２の電源端子との間に設けられ、前記１対の信号の他方に基づいてソース−ドレイン間の抵抗値が制御される第２のトランジスタ（１３、１２）と、
前記外部出力端子と、２種類の電源電圧を排他的に切り替えて出力する第１の切り替えスイッチとの間に設けられ、前記１対の信号の前記他方に基づいてソース−ドレイン間の抵抗値が制御される第３のトランジスタ（１６、１５）と、
前記２種類の電源電圧として、前記第２の電源電圧と、前記第１の電源電圧に対して前記第２の電源電圧を中間電圧とする第３の電源電圧（ＶＤＤ２、ＶＳＳ２）とを備える。
【００１３】
また、本発明にかかる差動増幅器の制御方法は、外部からの入力信号と外部出力端子の出力電圧から生成するフィードバック信号とに応じた１対の信号を出力する差動増幅段回路と、前記１対の信号に基づいて前記出力電圧を生成する出力段回路とを備えた差動増幅器の制御方法であって、
前記外部出力端子と、第１の電源電圧が供給される第１の電源端子との間に設けられた第１のトランジスタのソース−ドレイン間の抵抗値を、前記１対の信号の一方に基づいて制御し、
前記外部出力端子と、第２の電源電圧が供給される第２の電源端子との間に設けられた第２のトランジスタのソース−ドレイン間の抵抗値を、前記１対の信号の他方に基づいて制御し、
前記外部出力端子と、２種類の電源電圧を排他的に切り替えて出力する切り替えスイッチとの間に設けられた第３のトランジスタのソースドレイン間の抵抗値を、前記１対の信号の前記他方に基づいて制御し、
前記２種類の電源電圧として、前記第２の電源電圧と、前記第１の電源電圧に対して前記第２の電源電圧を中間電圧とする第３の電源電圧を使用する。
【００１４】
上述のような回路構成及び制御方法により、オーバーシュートやアンダーシュートを低減し、安定した出力電圧を生成することができる。
【発明の効果】
【００１５】
本発明により、オーバーシュートやアンダーシュートを低減し、安定した出力電圧を生成することが可能な差動増幅器及びその制御方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１にかかる差動増幅器を示す回路図である。
【図２】本発明の実施の形態１にかかる出力電圧検出回路を示す回路図である。
【図３】本発明の実施の形態１にかかる差動増幅器の動作を示すタイミングチャートである。
【図４】本発明の実施の形態２にかかる差動増幅器を示す回路図である。
【図５】本発明の実施の形態２にかかる出力電圧検出回路を示す回路図である。
【図６】本発明の実施の形態２にかかる差動増幅器の動作を示すタイミングチャートである。
【図７】本発明の実施の形態１、２にかかる差動増幅器と従来技術の差動増幅器の動作を比較したタイミングチャートである。
【図８】本発明の実施の形態１、２にかかる差動増幅器と従来技術の差動増幅器の動作を比較したタイミングチャートである。
【図９】従来技術の表示装置駆動回路を示す回路図である。
【図１０】従来技術の表示装置駆動回路の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１７】
以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【００１８】
実施の形態１
図１及び図２に、本発明の実施の形態１にかかる差動増幅器１００を示す。本実施の形態かかる差動増幅器は、例えば、液晶表示装置を駆動するソースドライバＩＣに搭載される。
【００１９】
ここで、液晶表示装置を駆動するソースドライバＩＣについて簡単に説明する。ソースドライバＩＣでは、まず外部から印加されるγ電圧が抵抗によって分圧され、液晶階調の基準電圧が生成される。そして、いずれかの階調の基準電圧がＤ／Ａコンバータによって選択される。選択された基準電圧は、インピーダンスを下げるため、また当該基準電圧を微調整するため、電圧フォロアの差動増幅器に入力される。差動増幅器の出力は、液晶パネルのソース端子に接続され、パネル画素容量（パネル負荷）を駆動する。本実施の形態にかかる差動増幅器は、出力電圧（ＶＯＵＴ）が高電位側電源電圧（ＶＤＤ２）や低電位側電源電圧（ＶＳＳ２）付近にて遷移する場合には、オーバーシュートやアンダーシュートを低減して安定した出力電圧を生成し、それ以外の場合には、消費電力の増大を抑制した出力電圧を生成することを特徴とする。以下、具体的に説明する。
【００２０】
図１及び図２に示すように、差動増幅器１００は、差動増幅段回路１１０と、出力段回路１２０と、出力電圧検出回路１３０と、を備える。なお、出力電圧検出回路１３０は、差動増幅器１００の外部に設けられても良い。
【００２１】
（差動増幅段回路１１０）
差動増幅段回路１１０は、高電位側電源端子（第１の電源端子）ＶＤＤ２と低電位側電源端子（第３の電源端子）ＶＳＳ２との間に設けられ、外部から与えられる基準電圧Ｖｉｎと、出力段回路１２０によって生成される出力電圧ＶＯＵＴと、の差に応じたＣＭＯＳ構成のＰチャネルＭＯＳ用とＮチャネルＭＯＳ用の一対の信号を生成する。なお、差動増幅段回路１１０では、非反転入力端子に基準電圧Ｖｉｎが入力され、反転入力端子に出力電圧ＶＯＵＴが入力される。以下の説明では、ＶＤＤ２，ＶＳＳ２，ＶＯＵＴは、それぞれ端子名を表すとともに、電圧値を表すものとする。また、後述するＶＤＤ２＿ＭＨ，ＶＤＤ２＿ＭＬは、それぞれ端子名を表すとともに、電圧値を表すものとする。
【００２２】
（出力段回路１２０）
出力段回路１２０は、差動増幅段回路１１０から出力されたＣＭＯＳ構成のＰチャネルＭＯＳ用とＮチャネルＭＯＳ用の一対の信号に応じた出力電圧ＶＯＵＴを生成する。この出力電圧ＶＯＵＴは、差動増幅器１００の出力電圧ＶＯＵＴとして、外部に設けられた液晶パネル等のパネル画素容量（パネル負荷）を駆動する。
【００２３】
以下、出力段回路１２０の回路構成を具体的に説明する。出力段回路１２０は、トランジスタ（第１のトランジスタ）１１と、トランジスタ（第２のトランジスタ）１２と、トランジスタ（第５のトランジスタ）１３と、トランジスタ（第４のトランジスタ）１４と、トランジスタ（第３のトランジスタ）１５と、トランジスタ（第６のトランジスタ）１６と、スイッチＳＷ１と、スイッチＳＷ２と、スイッチＳＷ３と、スイッチＳＷ４と、スイッチＳＷ５と、スイッチＳＷ６と、を有する。なお、本実施の形態では、トランジスタ１１，１３，１６がＰチャネルＭＯＳトランジスタであって、トランジスタ１２，１４，１５がＮチャネルＭＯＳトランジスタである場合を例に説明する。また、本実施の形態では、スイッチＳＷ１〜ＳＷ６が、Ｐ、ＮチャネルＭＯＳトランジスタを並列接続することによって構成されるパスゲートである場合を例に説明する。
【００２４】
トランジスタ１１では、ソースが高電位側電源端子ＶＤＤ２に接続され、ドレインがノードＮ１に接続され、ゲートが差動増幅段回路１１０の正極側出力端子に接続される。トランジスタ１２では、ソースが中間電源端子（第２の電源端子）ＶＤＤ２＿ＭＬに接続され、ドレインがノードＮ１に接続され、ゲートが差動増幅段回路１１０の負極側出力端子に接続される。つまり、トランジスタ１１では、差動増幅段回路１１０から出力されたＰチャネルＭＯＳ用の信号に基づいて、ソース−ドレイン間の抵抗値が制御される。トランジスタ１２では、差動増幅段回路１１０から出力されたＮチャネルＭＯＳ用の信号に基づいて、ソース−ドレイン間の抵抗値が制御される。
【００２５】
トランジスタ１５では、ソースがスイッチＳＷ３の一方の端子及びスイッチＳＷ４の一方の端子に接続され、ドレインがノードＮ１に接続され、ゲートが差動増幅段回路１１０の負極側出力端子に接続される。つまり、トランジスタ１５では、差動増幅段回路１１０から出力されたＮチャネルＭＯＳ用の信号に基づいて、ソース−ドレイン間の抵抗値が制御される。スイッチＳＷ３の他方の端子は、中間電源端子ＶＤＤ２＿ＭＬに接続される。スイッチＳＷ４の他方の端子は、低電位側電源端子ＶＳＳ２に接続される。ノードＮ１は、さらにスイッチＳＷ１の一方の端子に接続される。スイッチＳＷ１の他方の端子は、差動増幅器１００の外部出力端子ＶＯＵＴ及び差動増幅段回路１１０の反転入力端子に接続される。
【００２６】
トランジスタ１３では、ソースが中間電源端子（第４の電源端子）ＶＤＤ２＿ＭＨに接続され、ドレインがノードＮ２に接続され、ゲートが差動増幅段回路１１０の正極側出力端子に接続される。トランジスタ１４では、ソースが低電位側電源端子ＶＳＳ２に接続され、ドレインがノードＮ２に接続され、ゲートが差動増幅段回路１１０の負極側出力端子に接続される。つまり、トランジスタ１３では、差動増幅段回路１１０から出力されたＰチャネルＭＯＳ用の信号に基づいて、ソース−ドレイン間の抵抗値が制御される。トランジスタ１４では、差動増幅段回路１１０から出力されたＮチャネルＭＯＳ用の信号に基づいて、ソース−ドレイン間の抵抗値が制御される。
【００２７】
トランジスタ１６では、ソースがスイッチＳＷ５の一方の端子及びスイッチＳＷ６の一方の端子に接続され、ドレインがノードＮ２に接続され、ゲートが差動増幅段回路１１０の正極側出力端子に接続される。つまり、トランジスタ１６では、差動増幅段回路１１０から出力されたＰチャネルＭＯＳ用の信号に基づいて、ソース−ドレイン間の抵抗値が制御される。スイッチＳＷ５の他方の端子は、中間電源端子ＶＤＤ２＿ＭＨに接続される。スイッチＳＷ６の他方の端子は、高電位側電源端子ＶＤＤ２に接続される。ノードＮ２は、さらにスイッチＳＷ２の一方の端子に接続される。スイッチＳＷ２の他方の端子は、差動増幅器１００の外部出力端子ＶＯＵＴ及び差動増幅段回路１１０の反転入力端子に接続される。
【００２８】
次に、出力段回路１２０の基本動作を説明する。なお、本実施の形態では、高電位側電源電圧ＶＤＤ２及び低電位側電源電圧ＶＳＳ２は、正または負の白レベルに等しい所定の電圧レベルである場合を例に説明する。また、中間電源電圧ＶＤＤ２＿ＭＬ，ＶＤＤ２＿ＭＨは、互いに等しく、且つ、黒レベルである所定の電圧であり、また、これらは高電位側電源電圧ＶＤＤ２と低電位側電源電圧ＶＳＳ２との平均の電圧に等しい場合を例に説明する。なお、電圧の正負は絶対的な電位を意味するのではなく、例えば中間電源電圧（ＶＤＤ２＿ＭＬ，ＶＤＤ２＿ＭＨ）など、所定の電圧に対する相対関係を意味している。
【００２９】
また、中間電源電圧ＶＤＤ２＿ＭＬ，ＶＤＤ２＿ＭＨは、その絶対値が、出力電圧ＶＯＵＴにおける黒レベルの電圧よりも低い電圧に設定されるが、その範囲内で、できるだけ高く設定する方が消費電力を小さくすることができる。
【００３０】
正極性の出力電圧ＶＯＵＴが生成される場合には、スイッチＳＷ１がオン、スイッチＳＷ２がオフするとともに、スイッチＳＷ３及びスイッチＳＷ４が排他的にオンする。なお、通常状態では、スイッチＳＷ３がオンし、スイッチＳＷ４がオフしている。それにより、トランジスタ１１，１２，１５は、高電位側電源電圧ＶＤＤ２と中間電源電圧ＶＤＤ２＿ＭＬとの間で動作する。
【００３１】
例えば、基準電圧Ｖｉｎに応じてトランジスタ１１が低抵抗状態、トランジスタ１２，１５が高抵抗状態である場合、出力電圧ＶＯＵＴは、正の白レベルである電圧ＶＤＤ２を示す。一方、基準電圧Ｖｉｎに応じてトランジスタ１１が高抵抗状態、トランジスタ１２，１５が低抵抗状態である場合、出力電圧ＶＯＵＴは、黒レベルである電圧ＶＤＤ２＿ＭＬを示す。具体的には、接続先のパネル画素容量に蓄積されている電荷が、トランジスタ１２，１５を介して流れる充放電電流Ｉによって放電される。このときに消費される電力は、出力電圧ＶＯＵＴと中間電源電圧ＶＤＤ２＿ＭＬとの差と、充放電電流Ｉとの積になる。即ち、トランジスタ１２，１５のソースが低電位側電源端子ＶＳＳ２に接続される場合に比べて、消費電力が低減される。
【００３２】
なお、出力電圧ＶＯＵＴが電圧ＶＤＤ２＿ＭＬから電圧ＶＤＤ２に切り替わる場合に、出力電圧ＶＯＵＴの波形にオーバーシュートが発生する可能性がある。このオーバーシュートを抑制するため、出力電圧ＶＯＵＴが電圧ＶＤＤ２付近の所定の電圧レベル（ＶＤＤ２−ΔＶ１）にまで達すると、スイッチＳＷ３がオンからオフに切り替わり、スイッチＳＷ４がオフからオンに切り替わる。それにより、トランジスタ１５のバックゲート効果が小さくなるため、出力電圧ＶＯＵＴが所望の電圧に収束するまでの時間は短縮される。そして、出力電圧ＶＯＵＴがさらに変化して電圧ＶＤＤ２よりわずかに低い一定の電圧レベル（ＶＤＤ２−ΔＶ２）にまで達すると、再びスイッチＳＷ３がオフからオンに切り替わり、スイッチＳＷ４がオンからオフに切り替わる。言い換えると、出力電圧ＶＯＵＴがさらに変化して実質的に電圧ＶＤＤ２にまで達すると、再びスイッチＳＷ３がオフからオンに切り替わり、スイッチＳＷ４がオンからオフに切り替わる。なお、ΔＶ１は任意に設定可能である（但し、ΔＶ１＞ΔＶ２）。このような回路構成により、本実施の形態にかかる差動増幅器１００は、オーバーシュートを低減することができる。
【００３３】
一方、負極性の出力電圧ＶＯＵＴが生成される場合には、スイッチＳＷ２がオン、スイッチＳＷ１がオフするとともに、スイッチＳＷ５及びスイッチＳＷ６が排他的にオンする。なお、通常状態では、スイッチＳＷ５がオンし、スイッチＳＷ６がオフしている。それにより、トランジスタ１３，１４，１６は、低電位側電源電圧ＶＳＳ２と中間電源電圧ＶＤＤ２＿ＭＨとの間で動作する。
【００３４】
例えば、基準電圧Ｖｉｎに応じてトランジスタ１４が低抵抗状態、トランジスタ１３，１６が高抵抗状態である場合、出力電圧ＶＯＵＴは、負の白レベルである電圧ＶＳＳ２を示す。一方、基準電圧Ｖｉｎに応じてトランジスタ１４が高抵抗状態、トランジスタ１３，１６が低抵抗状態である場合、出力電圧ＶＯＵＴは、黒レベルである電圧ＶＤＤ２＿ＭＨを示す。具体的には、接続先のパネル画素容量に対して供給する電荷が、トランジスタ１３，１６を介して流れる充放電電流Ｉによって充電される。このときに消費される電力は、出力電圧ＶＯＵＴと中間電源電圧ＶＤＤ２＿ＭＨとの差と、充放電電流Ｉとの積になる。即ち、トランジスタ１３，１６のソースが高電位側電源端子ＶＤＤ２に接続される場合に比べて、消費電力が低減される。
【００３５】
なお、出力電圧ＶＯＵＴが電圧ＶＤＤ２＿ＭＨから電圧ＶＳＳ２に切り替わる場合に、出力電圧ＶＯＵＴの波形にアンダーシュートが発生する可能性がある。このアンダーシュートを抑制するため、出力電圧ＶＯＵＴが電圧ＶＳＳ２付近の所定の電圧レベル（ＶＳＳ２＋ΔＶ１）にまで達すると、スイッチＳＷ５がオンからオフに切り替わり、スイッチＳＷ６がオフからオンに切り替わる。それにより、トランジスタ１６のバックゲート効果が小さくなるため、出力電圧ＶＯＵＴが所望の電圧に収束するまでの時間は短縮される。そして、出力電圧ＶＯＵＴがさらに変化して電圧ＶＳＳ２よりわずかに高い一定の電圧レベル（ＶＳＳ２＋ΔＶ２）にまで達すると、再びスイッチＳＷ５がオフからオンに切り替わり、スイッチＳＷ６がオンからオフに切り替わる。言い換えると、出力電圧ＶＯＵＴがさらに変化して実質的に電圧ＶＳＳ２にまで達すると、再びスイッチＳＷ５がオフからオンに切り替わり、スイッチＳＷ６がオンからオフに切り替わる。なお、ΔＶ１は任意に設定可能である（但し、ΔＶ１＞ΔＶ２）。このような回路構成により、本実施の形態にかかる差動増幅器１００は、アンダーシュートを低減することができる。
【００３６】
（出力電圧検出回路１３０）
図２に示す出力電圧検出回路１３０は、出力電圧ＶＯＵＴの電圧レベルを検出し、その検出結果に基づいて出力段回路１２０に設けられたスイッチＳＷ３〜ＳＷ６のオンオフを制御する。
【００３７】
以下、出力電圧検出回路１３０の回路構成及び基本動作を具体的に説明する。出力電圧検出回路１３０は、比較器ＣＭＰ１〜ＣＭＰ４と、排他的論理和回路（以下、ＥＸＯＲと称す）３０，３１と、を有する。
【００３８】
比較器ＣＭＰ１〜ＣＭＰ４の非反転入力端子には、出力電圧ＶＯＵＴが入力される。比較器ＣＭＰ１の反転入力端子には、高電位側電源電圧ＶＤＤ２付近の電圧ＶＤＤ２−ΔＶ１が入力される。比較器ＣＭＰ２の反転入力端子には、高電位側電源電圧ＶＤＤ２よりわずかに電圧レベルの低い電圧ＶＤＤ２−ΔＶ２が入力される（ＶＤＤ２＞ＶＤＤ２−ΔＶ２＞ＶＤＤ２−ΔＶ１）。比較器ＣＭＰ３の反転入力端子には、低電位側電源電圧ＶＳＳ２付近の電圧ＶＳＳ２＋ΔＶ１が入力される。比較器ＣＭＰ４の反転入力端子には、低電位側電源電圧ＶＳＳ２よりわずかに電圧レベルの高い電圧ＶＳＳ２＋ΔＶ２が入力される（ＶＳＳ２＋ΔＶ１＞ＶＳＳ２＋ΔＶ２＞ＶＳＳ２）。
【００３９】
ＥＸＯＲ３０は、比較器ＣＭＰ１の出力結果と比較器ＣＭＰ２の出力結果との排他的論理和を第１の制御信号として出力する。スイッチＳＷ３，ＳＷ４は、この第１の制御信号によって排他的にオンオフ制御される。ＥＸＯＲ３１は、比較器ＣＭＰ３の出力結果と比較器ＣＭＰ４の出力結果との排他的論理和を第２の制御信号として出力する。スイッチＳＷ５，ＳＷ６は、この第２の制御信号によって排他的にオンオフ制御される。
【００４０】
（タイミングチャート）
次に、差動増幅器１００の動作について、図１〜図３を用いて説明する。なお、図３のタイミングチャートに示すように、信号ＳＴＢに同期して基準電圧Ｖｉｎが変化し、それに伴って出力電圧ＶＯＵＴの電圧レベルが切り替わっている。また、後述する遷移期間Δｔ（時刻ｔ２〜ｔ３、時刻ｔ７〜ｔ８）を「Ｆｕｌｌ／Ｈａｌｆ遷移モード」と称し、遷移期間Δｔ以外の期間を「Ｈａｌｆ＿ＶＤＤモード」と称す。
【００４１】
まず、時刻ｔ０では、スイッチＳＷ１はオン、スイッチＳＷ２はオフしている。スイッチＳＷ３はオン、スイッチＳＷ４はオフしている。スイッチＳＷ５はオン、スイッチＳＷ６はオフしている。また、出力電圧ＶＯＵＴは電圧ＶＤＤ２＿ＭＬを示している。
【００４２】
次に、時刻ｔ１にて、信号ＳＴＢが立ち上がる。それにより、出力電圧ＶＯＵＴは、電圧ＶＤＤ２＿ＭＬから電圧ＶＤＤ２に向けて電圧レベルの変化を開始する。
【００４３】
出力電圧ＶＯＵＴが電圧ＶＤＤ２付近の所定の電圧レベル（ＶＤＤ２−ΔＶ１）にまで達すると、スイッチＳＷ３がオンからオフに切り替わり、スイッチＳＷ４がオフからオンに切り替わる（時刻ｔ２）。言い換えると、出力電圧検出回路１３０は、出力電圧ＶＯＵＴが所定の電圧レベル（ＶＤＤ２−ΔＶ１）に達したことを検出すると、スイッチＳＷ３をオンからオフに切り替え、スイッチＳＷ４をオフからオンに切り替える。それにより、トランジスタ１５のバックゲート効果が小さくなるため、出力電圧ＶＯＵＴが所望の電圧（この例では、ＶＤＤ２−ΔＶ２）に収束するまでの時間は短縮される。そして、出力電圧ＶＯＵＴがさらに変化して電圧ＶＤＤ２よりわずかに低い一定の電圧レベル（ＶＤＤ２−ΔＶ２）にまで達すると、再びスイッチＳＷ３がオフからオンに切り替わり、スイッチＳＷ４がオンからオフに切り替わる（時刻ｔ３）。言い換えると、出力電圧ＶＯＵＴがさらに変化して実質的に電圧ＶＤＤ２にまで達すると、再びスイッチＳＷ３がオフからオンに切り替わり、スイッチＳＷ４がオンからオフに切り替わる。なお、ΔＶ１は任意に設定可能である（但し、ΔＶ１＞ΔＶ２）。このような回路構成により、本実施の形態にかかる差動増幅器１００は、オーバーシュートを低減することができる。
【００４４】
次に、時刻ｔ４にて、再び信号ＳＴＢが立ち上がる。それにより、出力電圧ＶＯＵＴは、電圧ＶＤＤ２から電圧ＶＤＤ２＿ＭＬに向けて電圧レベルを変化させる（時刻ｔ４〜ｔ５）。このとき、例えば、接続先のパネル画素容量に蓄積されている電荷が、トランジスタ１２，１５を介して流れる充放電電流Ｉによって放電される。このときに消費される電力は、出力電圧ＶＯＵＴと中間電源電圧ＶＤＤ２＿ＭＬとの差と、充放電電流Ｉとの積になる。即ち、トランジスタ１２，１５のソースが低電位側電源端子ＶＳＳ２に接続される場合に比べて、消費電力が低減される。なお、ここでは、オーバーシュートやアンダーシュートは発生しないので、「Ｈａｌｆ−ＶＤＤモード」で動作する。
【００４５】
次に、時刻ｔ６にて、再び信号ＳＴＢが立ち上がる。同時に、スイッチＳＷ１がオンからオフに切り替わり、スイッチＳＷ２がオフからオンに切り替わる。それにより、出力電圧ＶＯＵＴは、電圧ＶＤＤ２＿ＭＬ（ＶＤＤ２＿ＭＨ）から電圧ＶＳＳ２に向けて電圧レベルの変化を開始する。
【００４６】
出力電圧ＶＯＵＴが電圧ＶＳＳ２付近の所定の電圧レベル（ＶＳＳ２＋ΔＶ１）にまで達すると、スイッチＳＷ５がオンからオフに切り替わり、スイッチＳＷ６がオフからオンに切り替わる（時刻ｔ７）。言い換えると、出力電圧検出回路１３０は、出力電圧ＶＯＵＴが所定の電圧レベル（ＶＳＳ２＋ΔＶ１）に達したことを検出すると、スイッチＳＷ５をオンからオフに切り替え、スイッチＳＷ６をオフからオンに切り替える。それにより、トランジスタ１６のバックゲート効果が小さくなるため、出力電圧ＶＯＵＴが所望の電圧（この例では、ＶＳＳ２＋ΔＶ２）に収束するまでの時間は短縮される。そして、出力電圧ＶＯＵＴがさらに変化して電圧ＶＳＳ２よりわずかに高い一定の電圧レベル（ＶＳＳ２＋ΔＶ２）にまで達すると、再びスイッチＳＷ５がオフからオンに切り替わり、スイッチＳＷ６がオンからオフに切り替わる（時刻ｔ８）。言い換えると、出力電圧ＶＯＵＴがさらに変化して実質的に電圧ＶＳＳ２にまで達すると、再びスイッチＳＷ５がオフからオンに切り替わり、スイッチＳＷ６がオンからオフに切り替わる。なお、ΔＶ１は任意に設定可能である（但し、ΔＶ１＞ΔＶ２）。このような回路構成により、本実施の形態にかかる差動増幅器１００は、アンダーシュートを低減することができる。
【００４７】
このように、本実施の形態にかかる差動増幅器は、出力電圧（ＶＯＵＴ）が高電位側電源電圧（ＶＤＤ２）や低電位側電源電圧（ＶＳＳ２）付近にて遷移する場合に、「Ｆｕｌｌ／Ｈａｌｆ遷移モード」にすることにより、オーバーシュートやアンダーシュートを低減することができる。言い換えると、本実施の形態にかかる差動増幅器は、出力電圧（ＶＯＵＴ）が高電位側電源電圧（ＶＤＤ２）付近にて遷移する場合に、トランジスタ１５のソースに低電位側電源電圧（ＶＳＳ２）を印加してバックゲート効果を小さくすることにより、オーバーシュートを低減することができる。同様に、本実施の形態にかかる差動増幅器は、出力電圧（ＶＯＵＴ）が低電位側電源電圧（ＶＳＳ２）付近にて遷移する場合に、トランジスタ１６のソースに高電位側電源電圧（ＶＤＤ２）を印加してバックゲート効果を小さくすることにより、アンダーシュートを低減することができる。つまり、本実施の形態にかかる差動増幅器は、オーバーシュートやアンダーシュートを低減し、安定した出力電圧を生成することができる。
【００４８】
また、本実施の形態にかかる差動増幅器は、それ以外（遷移期間Δｔ以外）の場合には、「Ｈａｌｆ＿ＶＤＤモード」にすることにより、消費電力の増大を抑制することができる。
【００４９】
なお、トランジスタ１２のソース電源が中間電源電圧ＶＤＤ２＿ＭＬである（低電位側電源電圧ＶＳＳ２でない）理由は、トランジスタ１２のソース電源を低電位側電源電圧ＶＳＳ２にすると瞬間的に吸い込み能力が強くなりすぎるためである。出力電圧ＶＯＵＴの波形に段差ができないように、トランジスタ１２のソース電源を中間電源電圧ＶＤＤ２＿ＭＬにしてバランスをとっている。トランジスタ１３のソース電源が中間電源電圧ＶＤＤ２＿ＭＨである理由も同様である。
【００５０】
実施の形態２
図４及び図５に、本発明の実施の形態２にかかる差動増幅器２００を示す。差動増幅器２００は、実施の形態１における差動増幅器１００が１入力１出力の１アンプ方式であるのに対し、１入力２出力の２アンプ方式を採用している。このような回路構成により、差動増幅器２００は、差動増幅器１００と同様の効果を得ることができる。
【００５１】
差動増幅器２００は、差動増幅段回路１１０ａ，１１０ｂと、出力段回路１２０ａ，１２０ｂと、出力電圧検出回路１３１と、スイッチＳＷ１１〜ＳＷ２７と、を備える。なお、出力電圧検出回路１３１は、差動増幅器２００の外部に設けられても良い。
【００５２】
（差動増幅段回路１１０ａ，１１０ｂ）
差動増幅段回路１１０ａは、高電位側電源端子ＶＤＤ２と低電位側電源端子ＶＳＳ２との間に設けられる。差動増幅段回路１１０ａは、外部から与えられる基準電圧Ｖｉｎ１と、出力段回路１２０ａの出力電圧ＶＯ１及び出力段回路１２０ｂの出力電圧ＶＯ２のいずれかと、の差に応じた一対の信号を生成する。同様に、差動増幅段回路１１０ｂは、高電位側電源端子ＶＤＤ２と低電位側電源端子ＶＳＳ２との間に設けられる。差動増幅段回路１１０ｂは、外部から与えられる基準電圧Ｖｉｎ２と、出力段回路１２０ａの出力電圧ＶＯ１及び出力段回路１２０ｂの出力電圧ＶＯ２のいずれかと、の差に応じた一対の信号を生成する。なお、差動増幅段回路１１０ａでは、非反転入力端子に基準電圧Ｖｉｎ１が入力され、反転入力端子に出力電圧ＶＯ１，ＶＯ２のいずれかが入力される。差動増幅段回路１１０ｂでは、非反転入力端子に基準電圧Ｖｉｎ２が入力され、反転入力端子に出力電圧ＶＯ１，ＶＯ２のいずれかが入力される。その他の回路構成及び動作は図１に示す差動増幅段回路１１０と同様であるため、説明を省略する。
【００５３】
（出力段回路１２０ａ）
出力段回路１２０ａは、差動増幅段回路１１０ａ，１１０ｂのいずれかから出力された一対の信号に応じた出力電圧ＶＯ１を生成する。
【００５４】
出力段回路１２０ａは、出力段にトランジスタ２１，２２，２５と、スイッチＳＷ２８，ＳＷ２９と、を有する。ここで、トランジスタ２１，２２，２５、スイッチＳＷ２８，ＳＷ２９は、それぞれ図１に示す差動増幅器１００におけるトランジスタ１１，１２，１５、スイッチＳＷ３，ＳＷ４に相当する。これらの接続関係及び動作については、実施の形態１の場合と同様であるため、説明を省略する。
【００５５】
（出力段回路１２０ｂ）
出力段回路１２０ｂは、差動増幅段回路１１０ａ，１１０ｂのいずれかから出力された一対の信号に応じた出力電圧ＶＯ２を生成する。
【００５６】
出力段回路１２０ｂは、出力段にトランジスタ２３，２４，２６と、スイッチＳＷ３０，ＳＷ３１と、を有する。ここで、トランジスタ２３，２４，２６、スイッチＳＷ３０，ＳＷ３１は、それぞれ差動増幅器１００におけるトランジスタ１３，１４，１６、スイッチＳＷ５，ＳＷ６に相当する。これらの接続関係及び動作については、実施の形態１の場合と同様であるため、説明を省略する。
【００５７】
出力段回路１２０ａの出力電圧ＶＯ１及び出力段回路１２０ｂの出力電圧ＶＯ２のいずれかは、差動増幅器１００の出力電圧ＶＯＵＴ１及び出力電圧ＶＯＵＴ２のいずれかとして用いられ、外部に設けられた液晶パネル等のパネル画素容量（第１パネル負荷，第２のパネル負荷）を駆動する。
【００５８】
（スイッチＳＷ１１〜ＳＷ２７）
例えば、スイッチＳＷ１１〜ＳＷ２７は、それぞれ、Ｐ、ＮチャネルＭＯＳトランジスタを並列接続することによって構成される。これらのスイッチＳＷ１１〜ＳＷ２７を用いて各回路の接続の切り替えが行われる。具体的には、出力段回路１２０ａの出力電圧ＶＯ１及び出力段回路１２０ｂの出力電圧ＶＯ２が、選択的に差動増幅器２００の出力電圧ＶＯＵＴ１として用いられるとともに、選択的に差動増幅段回路１１０ａの反転入力端子に入力される。出力電圧ＶＯ１及び出力電圧ＶＯ２が、選択的に差動増幅器２００の出力電圧ＶＯＵＴ２として用いられるとともに、選択的に差動増幅段回路１１０ｂの反転入力端子に入力される。また、差動増幅段回路１１０ａ及び差動増幅段回路１１０ｂの出力が、選択的に出力段回路１２０ａに入力され、選択的に出力段回路１２０ｂに入力される。このように、図４に示す差動増幅器２００は、基準電圧Ｖｉｎ１に基づく出力電圧ＶＯＵＴ１，ＶＯＵＴ２や、基準電圧Ｖｉｎ２に基づく出力電圧ＶＯＵＴ１，ＶＯＵＴ２を選択的に出力する。
【００５９】
（出力電圧検出回路１３１）
出力電圧検出回路１３１は、出力電圧ＶＯ１の電圧レベルを検出し、その検出結果に基づいて出力段回路１２０ａに設けられたスイッチＳＷ２８，ＳＷ２９のオンオフを制御する。同時に、出力電圧検出回路１３１は、出力電圧ＶＯ２の電圧レベルを検出し、その検出結果に基づいて出力段回路１２０ｂに設けられたスイッチＳＷ３０，ＳＷ３１のオンオフを制御する。
【００６０】
出力電圧検出回路１３１は、比較器ＣＭＰ１〜ＣＭＰ４と、ＥＸＯＲ３０，３１と、を有する。比較器ＣＭＰ１，ＣＭＰ２の非反転入力端子には、出力電圧ＶＯ１が入力される。比較器ＣＭＰ１の反転入力端子には、高電位側電源電圧ＶＤＤ２付近の電圧ＶＤＤ２−ΔＶ１が入力される。比較器ＣＭＰ２の反転入力端子には、高電位側電源電圧ＶＤＤ２よりわずかに電圧レベルの低い電圧ＶＤＤ２−ΔＶ２が入力される（ＶＤＤ２＞ＶＤＤ２−ΔＶ２＞ＶＤＤ２−ΔＶ１）。比較器ＣＭＰ３，ＣＭＰ４の非反転入力端子には、出力電圧ＶＯ２が入力される。比較器ＣＭＰ３の反転入力端子には、低電位側電源電圧ＶＳＳ２付近の電圧ＶＳＳ２＋ΔＶ１が入力される。比較器ＣＭＰ２の反転入力端子には、低電位側電源電圧ＶＳＳ２よりわずかに電圧レベルの高い電圧ＶＳＳ２＋ΔＶ２が入力される（ＶＳＳ２＋ΔＶ１＞ＶＳＳ２＋ΔＶ２＞ＶＳＳ２）。
【００６１】
ＥＸＯＲ３０は、比較器ＣＭＰ１の出力結果と比較器ＣＭＰ２の出力結果との排他的論理和を第１の制御信号として出力する。スイッチＳＷ２８，ＳＷ２９は、この第１の制御信号によって排他的にオンオフ制御される。ＥＸＯＲ３１は、比較器ＣＭＰ３の出力結果と比較器ＣＭＰ４の出力結果との排他的論理和を第２の制御信号として出力する。スイッチＳＷ３０，ＳＷ３１は、この第２の制御信号によって排他的にオンオフ制御される。
【００６２】
（タイミングチャート）
次に、差動増幅器２００の動作について、図４〜図６を用いて説明する。なお、図６のタイミングチャートに示すように、出力電圧ＶＯＵＴ１として正極性の出力電圧ＶＯ１が用いられ、出力電圧ＶＯＵＴ２として負極性の出力電圧ＶＯ２が用いられた場合を例に説明する。以下では、主として出力段回路１２０ａ，１２０ｂ内に設けられたスイッチＳＷ２８〜ＳＷ３１の切り替え動作について説明する。
【００６３】
まず、時刻ｔ０では、スイッチＳＷ２８はオン、スイッチＳＷ２９はオフしている。スイッチＳＷ３０はオン、スイッチＳＷ３１はオフしている。また、出力電圧ＶＯＵＴ１は電圧ＶＤＤ２＿ＭＬを示し、出力電圧ＶＯＵＴ２は電圧ＶＤＤ２＿ＭＨを示している。
【００６４】
次に、時刻ｔ１にて、信号ＳＴＢが立ち上がる。それにより、出力電圧ＶＯＵＴ１は、電圧ＶＤＤ２＿ＭＬから電圧ＶＤＤ２に向けて電圧レベルの変化を開始する。同時に、出力電圧ＶＯＵＴ２は、電圧ＶＤＤ２＿ＭＨから電圧ＶＳＳ２に向けて電圧レベルの変化を開始する。
【００６５】
出力電圧ＶＯＵＴ１が電圧ＶＤＤ２付近の所定の電圧レベル（ＶＤＤ２−ΔＶ１）にまで達すると、スイッチＳＷ２８がオンからオフに切り替わり、スイッチＳＷ２９がオフからオンに切り替わる（時刻ｔ２）。言い換えると、出力電圧検出回路１３１は、出力電圧ＶＯＵＴ１が所定の電圧レベル（ＶＤＤ２−ΔＶ１）に達したことを検出すると、スイッチＳＷ２８をオンからオフに切り替え、スイッチＳＷ２９をオフからオンに切り替える。それにより、トランジスタ２５のバックゲート効果が小さくなるため、出力電圧ＶＯＵＴ１が所望の電圧（この例では、ＶＤＤ２−ΔＶ２）に収束するまでの時間は短縮される。そして、出力電圧ＶＯＵＴ１がさらに変化して電圧ＶＤＤ２よりわずかに低い一定の電圧レベル（ＶＤＤ２−ΔＶ２）にまで達すると、再びスイッチＳＷ２８がオフからオンに切り替わり、スイッチＳＷ２９がオンからオフに切り替わる（時刻ｔ３）。言い換えると、出力電圧ＶＯＵＴ１がさらに変化して実質的に電圧ＶＤＤ２にまで達すると、再びスイッチＳＷ２８がオフからオンに切り替わり、スイッチＳＷ２９がオンからオフに切り替わる。なお、ΔＶ１は任意に設定可能である（但し、ΔＶ１＞ΔＶ２）。このような回路構成により、本実施の形態にかかる差動増幅器２００は、オーバーシュートを低減することができる。
【００６６】
同様に、出力電圧ＶＯＵＴ２が電圧ＶＳＳ２付近の所定の電圧レベル（ＶＳＳ２＋ΔＶ１）にまで達すると、スイッチＳＷ３０がオンからオフに切り替わり、スイッチＳＷ３１がオフからオンに切り替わる（時刻ｔ２）。言い換えると、出力電圧検出回路１３１は、出力電圧ＶＯＵＴ２が所定の電圧レベル（ＶＳＳ２＋ΔＶ１）に達したことを検出すると、スイッチＳＷ３０をオンからオフに切り替え、スイッチＳＷ３１をオフからオンに切り替える。それにより、トランジスタ２６のバックゲート効果が小さくなるため、出力電圧ＶＯＵＴ２が所望の電圧（この例では、ＶＳＳ２＋ΔＶ２）に収束するまでの時間は短縮される。そして、出力電圧ＶＯＵＴ２がさらに変化して電圧ＶＳＳ２よりわずかに高い一定の電圧レベル（ＶＳＳ２＋ΔＶ２）にまで達すると、再びスイッチＳＷ３０がオフからオンに切り替わり、スイッチＳＷ３１がオンからオフに切り替わる（時刻ｔ３）。言い換えると、出力電圧ＶＯＵＴ２がさらに変化して実質的に電圧ＶＳＳ２にまで達すると、再びスイッチＳＷ３０がオフからオンに切り替わり、スイッチＳＷ３１がオンからオフに切り替わる。なお、ΔＶ１は任意に設定可能である（但し、ΔＶ１＞ΔＶ２）。このような回路構成により、本実施の形態にかかる差動増幅器２００は、アンダーシュートを低減することができる。
【００６７】
次に、時刻ｔ４にて、再び信号ＳＴＢが立ち上がる。それにより、出力電圧ＶＯＵＴ１は、電圧ＶＤＤ２から電圧ＶＤＤ２＿ＭＬに向けて電圧レベルを変化させる（時刻ｔ４〜ｔ５）。このとき、例えば、接続先のパネル画素容量に蓄積されている電荷が、トランジスタ２２，２５を介して流れる充放電電流Ｉによって放電される。このときに消費される電力は、出力電圧ＶＯＵＴ１と中間電源電圧ＶＤＤ２＿ＭＬとの差と、充放電電流Ｉとの積になる。即ち、トランジスタ２２，２５のソースが低電位側電源端子ＶＳＳ２に接続される場合に比べて、消費電力が低減される。なお、ここでは、オーバーシュートは発生しないので、「Ｈａｌｆ−ＶＤＤモード」で動作する。
【００６８】
同様に、出力電圧ＶＯＵＴ２は、電圧ＶＳＳ２から電圧ＶＤＤ２＿ＭＨに向けて電圧レベルを変化させる（時刻ｔ４〜ｔ５）。このとき、例えば、接続先のパネル画素容量に対して供給する電荷が、トランジスタ２３，２６を介して流れる充放電電流Ｉによって充電される。このときに消費される電力は、出力電圧ＶＯＵＴ２と中間電源電圧ＶＤＤ２＿ＭＨとの差と、充放電電流Ｉとの積になる。即ち、トランジスタ２３，２６のソースが高電位側電源端子ＶＤＤ２に接続される場合に比べて、消費電力が低減される。なお、ここでは、アンダーシュートは発生しないので、「Ｈａｌｆ−ＶＤＤモード」で動作する。
【００６９】
時刻ｔ６〜ｔ８では、時刻ｔ１〜ｔ３と同様の動作が行われる。
【００７０】
このように、本実施の形態にかかる差動増幅器は、出力電圧（ＶＯＵＴ１又はＶＯＵＴ２）が高電位側電源電圧（ＶＤＤ２）や低電位側電源電圧（ＶＳＳ２）付近にて遷移する場合に、「Ｆｕｌｌ／Ｈａｌｆ遷移モード」にすることにより、オーバーシュートやアンダーシュートを低減することができる。言い換えると、本実施の形態にかかる差動増幅器は、出力段回路１２０ａの出力電圧ＶＯ１が高電位側電源電圧（ＶＤＤ２）付近にて遷移する場合に、トランジスタ２５のソースに低電位側電源電圧（ＶＳＳ２）を印加してバックゲート効果を小さくすることにより、オーバーシュートを低減することができる。同様に、本実施の形態にかかる差動増幅器は、出力段回路１２０ｂの出力電圧ＶＯ２が低電位側電源電圧（ＶＳＳ２）付近にて遷移する場合に、トランジスタ２６のソースに高電位側電源電圧（ＶＤＤ２）を印加してバックゲート効果を小さくすることにより、アンダーシュートを低減することができる。つまり、本実施の形態にかかる差動増幅器は、オーバーシュートやアンダーシュートを低減し、安定した出力電圧を生成することができる。
【００７１】
また、本実施の形態にかかる差動増幅器は、それ以外（遷移期間Δｔ以外）の場合には、「Ｈａｌｆ＿ＶＤＤモード」にすることにより、消費電力の増大を抑制することができる。
【００７２】
図７及び図８に、従来技術の駆動回路（差動増幅器）３００の駆動信号（出力電圧）と、上記実施の形態にかかる差動増幅器（１００，２００）の出力電圧と、を比較したタイミングチャートを示す。なお、図７は、出力電圧が中間電源電圧（ＶＤＤ２＿ＭＬ）から高電位側電源電圧（ＶＤＤ２）に向けて変化する場合のタイミングチャートである（例えば、図３における時刻ｔ１〜ｔ３付近）。図８は、出力電圧が中間電源電圧（ＶＤＤ２＿ＭＨ）から低電位側電源電圧（ＶＳＳ２）に向けて変化する場合のタイミングチャートである（例えば、図３における時刻ｔ６〜ｔ８付近）。
【００７３】
図７及び図８に示すように、上記実施の形態にかかる差動増幅器は、従来技術の差動増幅器と比較して、オーバーシュートやアンダーシュートを低減し、安定した出力電圧を生成していることが分かる。つまり、上記実施の形態にかかる差動増幅器では、従来技術の差動増幅器と比較して、出力電圧の波形の立ち上がり／立ち下がり時間（例えば、９９．５％／０．５％到達時間）が短くなるため、接続先である表示装置において縦筋等の画質劣化が抑制される。
【００７４】
以上のように、上記実施の形態にかかる差動増幅器は、出力電圧が高電位側電源電圧又は低電位側電源電圧付近にて遷移する場合に、出力段回路内に設けられたトランジスタのバックゲート効果を小さくすることにより、オーバーシュートやアンダーシュートを低減することができる。つまり、上記実施の形態にかかる差動増幅器は、オーバーシュートやアンダーシュートを低減し、安定した出力電圧を生成することができる。また、上記実施の形態にかかる差動増幅器は、オーバーシュートやアンダーシュートが発生しない状態の場合（例えば、出力電圧が高電位側電源電圧又は低電位側電源電圧付近にて遷移していない場合）、出力段回路を、中間電源電圧を用いて駆動することにより、消費電力の増大を抑制することができる。それにより、当該差動増幅器の接続先である表示装置において縦筋などの画質劣化が抑制される。
【００７５】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、図１に示す差動増幅器１００は、トランジスタ１２，１３を備えない回路構成にも適宜変更可能である。同様に、図４に示す差動増幅器２００は、トランジスタ２２，２３を備えない回路構成にも適宜変更可能である。
【符号の説明】
【００７６】
１００，２００  差動増幅器
１１０，１１０ａ，１１０ｂ  差動増幅段回路
１２０，１２０ａ，１２０ｂ  出力段回路
１１〜１６，２１〜２６  トランジスタ
３０，３１  ＥＸＯＲ
ＳＷ１〜ＳＷ６，ＳＷ１１〜ＳＷ３１  スイッチ
１３０，１３１  出力電圧検出回路
ＣＭＰ１〜ＣＭＰ４  比較器
【図１】
2012044410.tif 000003
【図２】
2012044410.tif 000004
【図３】
2012044410.tif 000005
【図４】
2012044410.tif 000006
【図５】
2012044410.tif 000007
【図６】
2012044410.tif 000008
【図７】
2012044410.tif 000009
【図８】
2012044410.tif 000010
【図９】
2012044410.tif 000011
【図１０】
2012044410.tif 000012