(57)【要約】【課題】試験時間を短縮化する。【解決手段】被試験メモリを試験する試験装置であって、被試験メモリのアドレス毎に被試験メモリから出力された出力データと期待値データとを比較して、出力データと期待値データとが不一致である場合にフェイルデータを出力する論理比較器と、被試験メモリのアドレスに対応付けてフェイルデータを記憶する不良解析メモリ部と、論理比較器から出力されたフェイルデータをカウントし、カウント値が予め設定された上限フェイル値を超えた場合に、論理比較器から不良解析メモリ部へと供給されるフェイルデータをマスクするマスク部と、を備える試験装置を提供する。【選択図】図１
2012104174.tif 000002
【特許請求の範囲】
【請求項１】
被試験メモリを試験する試験装置であって、
前記被試験メモリのアドレス毎に前記被試験メモリから出力された出力データと期待値データとを比較して、前記出力データと前記期待値データとが不一致である場合にフェイルデータを出力する論理比較器と、
前記被試験メモリのアドレスに対応付けて前記フェイルデータを記憶する不良解析メモリ部と、
前記論理比較器から出力された前記フェイルデータをカウントし、カウント値が予め設定された上限フェイル値を超えた場合に、前記論理比較器から前記不良解析メモリ部へと供給される前記フェイルデータをマスクするマスク部と、
を備える試験装置。
【請求項２】
前記不良解析メモリ部に記憶されたフェイルデータに基づき前記被試験メモリの救済解析を実行する解析部を更に備え、
前記解析部は、前記カウント値が前記上限フェイル値以下であることを条件として救済解析を実行する
請求項１に記載の試験装置。
【請求項３】
前記マスク部は、前記出力データに含まれる複数のビットのそれぞれに対応して設けられた複数のビットマスク回路を有し、
前記複数のビットマスク回路のそれぞれは、
対応するビットの前記フェイルデータをカウントするカウンタと、
前記カウンタのカウント値と前記上限フェイル値とを比較して前記カウント値が前記上限フェイル値を超えたかを判定する比較部と、
前記カウント値が前記上限フェイル値を超えた場合に、対応するビットのフェイルデータをマスクするマスク回路と、
を含む
請求項１または２に記載の試験装置。
【請求項４】
当該試験装置は、複数の被試験メモリを並行して試験し、
前記複数のビットマスク回路のそれぞれは、前記複数の被試験メモリの出力データビットのそれぞれに対応して設けられ、
前記マスク部は、前記複数のビットマスク回路の何れかの前記比較部において前記カウント値が前記上限フェイル値を超えた場合に、前記カウント値が前記上限フェイル値を超えた被試験メモリに対応して設けられた複数のビットマスク回路の全ての前記マスク回路にフェイルデータをマスクさせるマスク制御回路を更に有する
請求項３に記載の試験装置。
【請求項５】
前記マスク部は、前記上限フェイル値を記憶するレジスタを更に有する
請求項３または４に記載の試験装置。
【請求項６】
前記レジスタは、試験プログラムの実行する制御装置により前記上限フェイル値が書き込まれる
請求項５に記載の試験装置。
【請求項７】
被試験メモリを試験する試験装置であって、
前記被試験メモリのアドレス毎に前記被試験メモリから出力された出力データと期待値データとを比較して、前記出力データと前記期待値データとが不一致である場合にフェイルデータを出力する論理比較器と、
前記被試験メモリのアドレスに対応付けて前記フェイルデータを記憶する不良解析メモリ部と、
前記論理比較器から出力された前記フェイルデータをカウントし、カウント値が、前記論理比較器による比較回数を予め設定された値で除した除算値を超えた場合に、前記論理比較器から前記不良解析メモリ部へと供給される前記フェイルデータをマスクするマスク部と、
を備える試験装置。
【請求項８】
被試験メモリを試験する試験装置であって、
前記被試験メモリのアドレス毎に読み出した出力データと期待値データとを比較して、前記出力データと前記期待値データとが不一致である場合にフェイルデータを出力する論理比較器と、
前記被試験メモリのアドレスに対応付けて前記フェイルデータを記憶する不良解析メモリ部と、
前記論理比較器から出力された前記フェイルデータをカウントするカウンタと、
前記不良解析メモリ部に記憶されたフェイルデータに基づき前記被試験メモリの救済解析を実行する解析部と、
を備え、
前記解析部は、前記カウンタのカウント値が予め設定された上限フェイル値以下であることを条件として、当該被試験メモリに対する救済解析を実行する
試験装置。
【請求項９】
被試験メモリを試験する試験装置であって、
前記被試験メモリのアドレス毎に読み出した出力データと期待値データとを比較して、前記出力データと前記期待値データとが不一致である場合にフェイルデータを出力する論理比較器と、
前記被試験メモリのアドレスに対応付けて前記論理比較器から出力された前記フェイルデータを記憶する不良解析メモリ部と、
前記論理比較器から出力された前記フェイルデータをカウントするカウンタと、
前記カウンタのカウント値が予め設定された上限フェイル値を超えた場合、上限フェイル値を超えたことを示す値を記憶する記憶部と、
前記不良解析メモリ部に記憶された前記フェイルデータの読み出しにおいて、上限フェイル値を超えたことを示す値が前記記憶部に記憶されている場合、前記不良解析メモリ部から読み出される前記フェイルデータをマスクするマスク部と、
を備える試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置に関する。
【背景技術】
【０００２】
メモリ試験装置は、被試験メモリから読み出したデータを期待値と比較し、比較結果が不一致の場合にフェイルデータを被試験メモリと同一アドレス空間のアドレスフェイルメモリ（ＡＦＭ）の対応するアドレスに書き込む。そして、メモリ試験装置は、ＡＦＭ内のフェイルデータに基づき不良救済解析をする。
【０００３】
特許文献１  特許３６０８６９４号明細書
特許文献２  特許４２４１１５７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、被試験メモリに含まれていた不良セルの数が多いほど、その被試験メモリの不良救済の解析時間が長くなる。このため、複数の被試験メモリを並行して試験する場合であっても、何れか１つの被試験メモリに不良セルが多く含まれている場合には、全体の試験時間が長くなってしまう。
【０００５】
また、メモリ試験装置は、ＡＦＭからフェイルデータを順次に読み出して、ロウアドレスライン上の不良セルの数（ＲＦＣ）、カラムアドレスライン上の不良セルの数（ＣＦＣ）および救済ブロック内の不良セルの合計数（ＴＦＣ）をカウントする。そして、メモリ試験装置は、ＲＦＣ、ＣＦＣおよびＴＦＣに基づき不良救済解析をする。しかしながら、被試験メモリに含まれる不良セルの数が多すぎて救済ができないと判断して、不良救済解析の演算処理をしなかった場合、ＲＦＣ、ＣＦＣおよびＴＦＣのカウント処理が無駄となってしまう。
【課題を解決するための手段】
【０００６】
本発明の第１の態様においては、被試験メモリを試験する試験装置であって、前記被試験メモリのアドレス毎に前記被試験メモリから出力された出力データと期待値データとを比較して、前記出力データと前記期待値データとが不一致である場合にフェイルデータを出力する論理比較器と、前記被試験メモリのアドレスに対応付けて前記フェイルデータを記憶する不良解析メモリ部と、前記論理比較器から出力された前記フェイルデータをカウントし、カウント値が予め設定された上限フェイル値を超えた場合に、前記論理比較器から前記不良解析メモリ部へと供給される前記フェイルデータをマスクするマスク部と、を備える試験装置を提供する。
【０００７】
本発明の第２の態様においては、被試験メモリを試験する試験装置であって、前記被試験メモリのアドレス毎に前記被試験メモリから出力された出力データと期待値データとを比較して、前記出力データと前記期待値データとが不一致である場合にフェイルデータを出力する論理比較器と、前記被試験メモリのアドレスに対応付けて前記フェイルデータを記憶する不良解析メモリ部と、前記論理比較器から出力された前記フェイルデータをカウントし、カウント値が、前記論理比較器による比較回数を予め設定された値で除した除算値を超えた場合に、前記論理比較器から前記不良解析メモリ部へと供給される前記フェイルデータをマスクするマスク部と、を備える試験装置を提供する。
【０００８】
本発明の第３の態様においては、被試験メモリを試験する試験装置であって、前記被試験メモリのアドレス毎に読み出した出力データと期待値データとを比較して、前記出力データと前記期待値データとが不一致である場合にフェイルデータを出力する論理比較器と、前記被試験メモリのアドレスに対応付けて前記フェイルデータを記憶する不良解析メモリ部と、前記論理比較器から出力された前記フェイルデータをカウントするカウンタと、前記不良解析メモリ部に記憶されたフェイルデータに基づき前記被試験メモリの救済解析を実行する解析部と、を備え、前記解析部は、前記カウンタのカウント値が予め設定された上限フェイル値以下であることを条件として、当該被試験メモリに対する救済解析を実行する試験装置を提供する。
【０００９】
本発明の第４の態様においては、被試験メモリを試験する試験装置であって、前記被試験メモリのアドレス毎に読み出した出力データと期待値データとを比較して、前記出力データと前記期待値データとが不一致である場合にフェイルデータを出力する論理比較器と、前記被試験メモリのアドレスに対応付けて前記論理比較器から出力された前記フェイルデータを記憶する不良解析メモリ部と、前記論理比較器から出力された前記フェイルデータをカウントするカウンタと、前記カウンタのカウント値が予め設定された上限フェイル値を超えた場合、上限フェイル値を超えたことを示す値を記憶する記憶部と、前記不良解析メモリ部に記憶された前記フェイルデータの読み出しにおいて、上限フェイル値を超えたことを示す値が前記記憶部に記憶されている場合、前記不良解析メモリ部から読み出される前記フェイルデータをマスクするマスク部と、を備える試験装置を提供する。
【００１０】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係る試験装置１０の構成を被試験メモリ２００とともに示す。
【図２】被試験メモリ２００の構成を示す。
【図３】アドレスフェイルメモリに対するＲＦＣ、ＣＦＣおよびＴＦＣのカウント方向を示す。
【図４】本実施形態に係るマスク部２２の構成の一例を示す。
【図５】不良解析メモリ部２０に記憶されるフェイルデータに対する、被試験メモリ２００のビットの割り当て位置の一例を示す。
【図６】本実施形態に係る試験装置１０の処理フローを示す。
【図７】本実施形態の変形例に係るマスク部２２の構成を示す。
【図８】論理比較器１８から出力された１６ビットのフェイルデータのうちビット番号５のフェイルデータの数が上限フェイル値を超えた場合における、マスク制御回路５０がマスクするフェイルデータのビット番号を示す。
【発明を実施するための形態】
【００１２】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１３】
図１は、本実施形態に係る試験装置１０の構成を被試験メモリ２００と共に示す。本実施形態に係る試験装置１０は、被試験メモリ２００を試験して不良セルを検出する。さらに、試験装置１０は、不良セルが存在するアドレスラインとスペアラインとを電気的に置き換えて被試験メモリ２００を良品化するための救済解析を行う。
【００１４】
試験装置１０は、タイミング発生器１２と、パターン発生器１４と、波形成形器１６と、論理比較器１８と、不良解析メモリ部２０と、マスク部２２と、解析部２４とを備える。タイミング発生器１２は、基準クロックを発生して、パターン発生器１４に供給する。
【００１５】
パターン発生器１４は、基準クロックに基づいて被試験メモリ２００に供給するアドレス信号、データ信号および制御信号を発生して、波形成形器１６に供給する。また、パターン発生器１４は、被試験メモリ２００が出力すべき期待値データを発生して、論理比較器１８に供給する。波形成形器１６は、アドレス信号、データ信号および制御信号に基づき印加信号を成形して、被試験メモリ２００に与える。
【００１６】
論理比較器１８は、被試験メモリ２００のアドレス毎に被試験メモリ２００から出力された出力データと期待値データとを比較する。そして、論理比較器１８は、出力データと期待値データとが不一致である場合にフェイルデータを出力する。フェイルデータは、一例として、出力データと期待値データとが不一致である場合（フェイルの場合）に１となり、一致する場合（パスの場合）に０となるデータである。
【００１７】
不良解析メモリ部２０は、被試験メモリ２００のアドレスに対応付けてフェイルデータを記憶する。不良解析メモリ部２０は、一例として、被試験メモリ２００と同一のアドレス空間を有するアドレスフェイルメモリ（ＡＦＭ）を有する。
【００１８】
アドレスフェイルメモリは、試験に先立って０にクリアされる。そして、アドレスフェイルメモリは、試験中において、被試験メモリ２００に供給されるアドレス信号がパターン発生器１４から与えられ、アドレス信号に示されたアドレスにフェイルデータを記憶する。これにより、アドレスフェイルメモリは、論理比較器１８によりフェイルと判定されたセル（出力データと期待値データとが不一致であったセル）と同一のアドレス位置にフェイルデータを記憶することができる。
【００１９】
マスク部２２は、試験を開始してから、論理比較器１８から出力されたフェイルデータをカウントする。マスク部２２は、フェイルデータをカウントしたカウント値が予め設定された上限フェイル値以下の場合には、論理比較器１８から不良解析メモリ部２０へと供給されるフェイルデータをそのまま通過させる。
【００２０】
そして、マスク部２２は、カウント値が予め設定された上限フェイル値を超えた場合に、論理比較器１８から不良解析メモリ部２０へと供給されるフェイルデータをマスクする。即ち、マスク部２２は、カウント値が予め設定された上限フェイル値を超えた場合、それ以降において論理比較器１８から出力されたフェイルデータをパス化して（例えば論理値を０として）、不良解析メモリ部２０へと供給する。これにより、マスク部２２は、フェイルデータの発生数が上限フェイル値を超えた後には、不良解析メモリ部２０によるフェイルデータの記憶を停止させることができる。
【００２１】
解析部２４は、不良解析メモリ部２０に記憶されたフェイルデータに基づき被試験メモリ２００の救済解析を実行する。解析部２４は、一例として、被試験メモリ２００の全てのアドレスに対する出力データと期待値データとの比較処理が完了した後に、救済解析を実行する。この場合において、解析部２４は、マスク部２２のカウント値が上限フェイル値以下であることを条件として救済解析を実行する。即ち、解析部２４は、マスク部２２のカウント値が上限フェイル値を超えている場合には救済解析を実行しない。
【００２２】
試験装置１０は、以上の構成を備えることにより、被試験メモリ２００に含まれる不良セルを検出することができる。そして、試験装置１０は、不良セルが存在するアドレスラインとスペアラインとを電気的に置き換えて被試験メモリ２００を良品化するための救済解析をすることができる。
【００２３】
なお、フェイルデータをマスクするための基準となる上限フェイル値は、例えば試験装置１０の使用者により設定される。上限フェイル値は、一例として、これ以上フェイルデータが発生した場合には被試験メモリ２００を救済することができないと使用者が判断する値に設定される。
【００２４】
また、試験プログラムの内容によっては、試験装置１０は、１つのセルから複数回データを出力させて、出力データと期待値データとを比較させる場合がある。この場合、１つのセルに対応して複数のフェイルデータが出力される。従って、使用者は、このような試験プログラムの内容をも考慮して、試験プログラム毎に上限フェイル値を設定することが好ましい。
【００２５】
また、マスク部２２は、フェイルデータのカウント値が、論理比較器１８による比較回数を予め設定された割合で除した除算値を超えた場合に、論理比較器１８から不良解析メモリ部２０へと供給されるフェイルデータをマスクしてもよい。この場合、マスク部２２は、パターン発生器１４から論理比較器１８へと供給される比較制御信号を受け取る。比較制御信号は、一例として、出力データと期待値データとを比較する場合に１となり、比較しない場合に０となる。マスク部２２は、比較制御信号の値が１となるサイクル数を試験開始からカウントすることにより、論理比較器１８による比較回数（出力データ数）を発生することができる。
【００２６】
マスク部２２は、除算器により、発生した比較回数を予め設定された値で除する。マスク部２２は、一例として、比較回数を１／２、１／３、１／４等といった値に除する。そして、マスク部２２は、フェイルデータのカウント値と、比較回数を予め設定された割合で除した除算値とを比較する。これにより、マスク部２２は、フェイルデータのカウント値が、論理比較器１８による比較回数を予め設定された割合で除した除算値を超えた場合に、フェイルデータをマスクすることができる。
【００２７】
さらに、マスク部２２は、フェイルデータのカウント値が除算値を超えた場合に、カウント値が除算値を超えた状態を記憶する。即ち、マスク部２２は、フェイルデータのカウント値が除算値を超えた場合には、カウント値が除算値を超えた状態を試験終了まで保持し続ける。これにより、マスク部２２は、フェイルデータのカウント値が除算値を超えた後において、フェイルデータの発生頻度が少ない状態が続いて、カウント値が除算値を下回った場合であっても、フェイルデータのマスク処理が解除されてしまうことを回避できる。
【００２８】
なお、マスク部２２は、論理比較器１８による比較回数が予め設定された最低比較回数を超える前に、フェイルデータのカウント値が除算値を超えたとしても、フェイルデータのマスクをしない構成とすることが好ましい。即ち、マスク部２２は、論理比較器１８による比較回数が予め設定された最低比較回数を超え、且つ、フェイルデータのカウント値が除算値を超えたことを条件として、フェイルデータをマスクする。これにより、マスク部２２は、試験開始の直後においてフェイルデータの発生頻度が多く、他の期間においてフェイルデータの発生頻度が少ない場合に、フェイルデータをマスクしてしまうことを回避できる。
【００２９】
試験装置１０は、１つの被試験メモリ２００を単独で試験することもできるし、複数の被試験メモリ２００を並行して試験することもできる。複数の被試験メモリ２００を並行して試験する場合、不良解析メモリ部２０は、複数の被試験メモリ２００のそれぞれのフェイルデータを同一アドレスの異なるビット位置に記憶する。
【００３０】
図２は、被試験メモリ２００の構成を示す。被試験メモリ２００は、メモリセルアレイ２１０と、複数のロウ用スペアライン２２０と、複数のカラム用スペアライン２３０とを備える。ロウ用スペアライン２２０は、メモリセルアレイ２１０における不良セルを含むロウアドレスラインと電気的に置き換えがされる。カラム用スペアライン２３０は、メモリセルアレイ２１０における不良セルを含むカラムアドレスラインと電気的に置き換えがされる。
【００３１】
試験装置１０は、被試験メモリ２００を試験して不良セルのアドレスを検出する。そして、試験装置１０の解析部２４は、メモリセルアレイ２１０を複数領域に分割した救済ブロック毎に、不良セルを含むロウアドレスラインとロウ用スペアライン２２０との置き換え、および、不良セルを含むカラムアドレスラインとカラム用スペアライン２３０との置き換えをどのようにすれば良品化できるかを解析する。
【００３２】
図３は、アドレスフェイルメモリに対するＲＦＣ、ＣＦＣおよびＴＦＣのカウント方向を示す。試験装置１０の解析部２４は、被試験メモリ２００の救済解析を行う場合、不良解析メモリ部２０のアドレスフェイルメモリ（ＡＦＭ）に記憶されたフェイルデータの数を救済ブロック毎にカウントする。具体的には、解析部２４は、ロウアドレスライン毎の不良セルの数（ＲＦＣ）およびカラムアドレスライン毎の不良セルの数（ＣＦＣ）をカウントする。
【００３３】
さらに、解析部２４は、救済ブロック内の全てのフェイルデータの数（ＴＦＣ）をカウントしてもよい。そして、解析部２４は、このようなＲＦＣ、ＣＦＣおよびＴＦＣを用いて救済解析を行う。
【００３４】
ここで、解析部２４は、ＲＦＣ、ＣＦＣおよびＴＦＣのカウントに先立って、マスク部２２のカウント値を読み出して、カウント値が上限フェイル値を超えているか否かを判断する。この場合、解析部２４は、カウント値に代えて、カウント値と上限フェイル値との比較結果を読み出してもよい。
【００３５】
そして、解析部２４は、カウント値が上限フェイル値以下であることを条件として、ＲＦＣ、ＣＦＣおよびＴＦＣをカウントする。即ち、解析部２４は、カウント値が上限フェイル値を超えている場合には、ＲＦＣ、ＣＦＣおよびＴＦＣのカウントを実行しない。そして、ＲＦＣ、ＣＦＣおよびＴＦＣのカウントをしなかった場合には、解析部２４は、救済解析も実行しない。
【００３６】
図４は、本実施形態に係るマスク部２２の構成の一例を示す。マスク部２２は、レジスタ３０と、複数のビットマスク回路３２とを有する。
【００３７】
レジスタ３０は、上限フェイル値を記憶する。レジスタ３０は、一例として、被試験メモリ２００の試験に先立って、試験プログラムの実行する制御装置により上限フェイル値が書き込まれる。レジスタ３０に書き込まれた上限フェイル値は、複数のビットマスク回路３２のそれぞれに与えられる。
【００３８】
複数のビットマスク回路３２は、被試験メモリ２００の複数の出力データビットのそれぞれに対応して設けられる。例えば、被試験メモリ２００の出力データのビット幅が１６ビットの場合には、マスク部２２は、それぞれのビットに対応した１６個のビットマスク回路３２を有する。
【００３９】
複数のビットマスク回路３２のそれぞれは、カウンタ４２と、比較部４４と、マスク回路４６と含む。カウンタ４２は、対応するビットのフェイルデータをカウントする。カウンタ４２は、例えば試験に先立ってカウント値が０に初期化され、試験が開始された後にフェイルデータが発生される毎にカウント値を１ずつインクリメントする。
【００４０】
比較部４４は、カウンタ４２のカウント値とレジスタ３０に記憶された上限フェイル値とを比較してカウント値が上限フェイル値を超えたかを判定する。比較部４４は、一例として、カウント値が上限フェイル値を超えた場合には１を出力し、カウント値が上限フェイル値以下の場合には０を出力する。
【００４１】
マスク回路４６は、カウント値が上限フェイル値を超えた場合に、論理比較器１８から不良解析メモリ部２０へと伝送されるフェイルデータのうち対応するビットのフェイルデータをマスクする。即ち、マスク回路４６は、カウント値が予め設定された上限フェイル値を超えた場合、論理比較器１８から出力されたフェイルデータをパス化する（例えば論理値を０とする）。マスク回路４６は、一例として、対応するビットのフェイルデータの論理値と比較部４４の出力値の反転値とをＡＮＤ論理演算した結果を、フェイルデータとして出力するＡＮＤ回路であってよい。
【００４２】
図５は、不良解析メモリ部２０に記憶されるフェイルデータに対する、被試験メモリ２００のビットの割り当て位置の一例を示す。不良解析メモリ部２０は、複数の被試験メモリ２００を並行して試験する場合、複数の被試験メモリ２００のそれぞれのフェイルデータを同一のアドレスの異なるビット位置に記憶する。
【００４３】
例えば、図５の（Ａ）に示すように、不良解析メモリ部２０に記憶されるデータのデータ幅を１６ビットで設計したとする。この場合、図５の（Ｂ）に示すように、試験装置１０は、４ビット幅のデータを出力する被試験メモリ２００を４個並行して試験することができる。
【００４４】
そして、この場合、一例として、不良解析メモリ部２０のビット番号０〜３の領域には、１番目の被試験メモリ２００（ＤＵＴ−Ａ）のフェイルデータが割り当てられる。また、一例として、不良解析メモリ部２０のビット番号４〜７の領域には、２番目の被試験メモリ２００（ＤＵＴ−Ｂ）のフェイルデータが割り当てられる。また、一例として、不良解析メモリ部２０のビット番号８〜１１の領域には、３番目の被試験メモリ２００（ＤＵＴ−Ｃ）のフェイルデータが割り当てられる。また、一例として、不良解析メモリ部２０のビット番号１２〜１５の領域には、４番目の被試験メモリ２００（ＤＵＴ−Ｄ）のフェイルデータが割り当てられる。
【００４５】
また、図５の（Ｃ）に示すように、試験装置１０は、８ビット幅のデータを出力する被試験メモリ２００を、２個並行して試験することもできる。そして、この場合、一例として、不良解析メモリ部２０のビット番号０〜７の領域には、１番目の被試験メモリ２００（ＤＵＴ−Ａ）のフェイルデータが割り当てられる。また、一例として、不良解析メモリ部２０のビット番号８〜１５の領域には、２番目の被試験メモリ２００（ＤＵＴ−Ｂ）のフェイルデータが割り当てられる。
【００４６】
また、図５の（Ｄ）に示すように、試験装置１０は、１６ビット幅のデータを出力する被試験メモリ２００を１個単独で試験することもできる。そして、この場合、一例として、不良解析メモリ部２０のビット番号０〜１５の領域には、１６ビットの被試験メモリ２００（ＤＵＴ−Ａ）の各フェイルデータが全て割り当てられる。
【００４７】
図６は、本実施形態に係る試験装置１０の処理フローを示す。試験装置１０は、ステップＳ１１からステップＳ１７の処理を順次に実行する。
【００４８】
まず、試験装置１０の制御装置は、上限フェイル値を設定する（Ｓ１１）。例えば、制御装置は、試験プログラムに従って上限フェイル値をマスク部２２内のレジスタ３０に書き込む。続いて、試験装置１０の制御装置は、マスク部２２内の複数のカウンタ４２のカウント値を０に初期化する（Ｓ１２）。
【００４９】
続いて、試験装置１０は、試験を開始する（Ｓ１３）。より具体的には、試験装置１０は、被試験メモリ２００のアドレス毎に、データの書き込みおよび読み出しを行い、読み出した出力データと期待値データとを比較して不一致の場合にフェイルデータを出力する。そして、試験装置１０は、被試験メモリ２００に与えたアドレス信号と同一のアドレス信号を、不良解析メモリ部２０内のアドレスフェイルメモリに与えて、発生したフェイルデータを記憶させる。
【００５０】
なお、試験装置１０は、複数の被試験メモリ２００を並行して試験する場合には、複数の被試験メモリ２００のそれぞれに同一のアドレス信号を与えて、データの書き込みおよび読み出しを行う。そして、試験装置１０は、複数の被試験メモリ２００のそれぞれに対応するフェイルデータをアドレスフェイルメモリの同一のアドレスの異なるビットに記憶させる。
【００５１】
さらに、試験中において、試験装置１０のマスク部２２は、論理比較器１８から発生されたフェイルデータをビット毎にカウントし、ビット毎にカウント値が上限フェイル値を超えたかを判定する（Ｓ１４）。そして、試験装置１０のマスク部２２は、カウント値が上限フェイル値を超えたビットに対して、そのビットに対応するフェイルデータを以後マスクする（Ｓ１４）。
【００５２】
続いて、試験が終了すると（Ｓ１５）、試験装置１０の解析部２４は、マスク部２２内の各カウンタ４２からカウント値を読み出す（Ｓ１６）。なお、複数の被試験メモリ２００を並行して試験した場合には、試験装置１０の解析部２４は、それぞれの被試験メモリ２００毎に対応するカウント値を読み出す。
【００５３】
続いて、解析部２４は、何れのカウント値も上限フェイル値以下であることを条件として、不良解析メモリ部２０に記憶されたフェイルデータに基づき被試験メモリ２００の救済解析を実行する（Ｓ１７）。解析部２４は、一例として、不良解析メモリ部２０に記憶されたフェイルデータをカウントしてＲＦＣおよびＣＦＣを算出する。そして、解析部２４は、一例として、ＲＦＣおよびＣＦＣ並びに不良解析メモリ部２０に記憶されたフェイルデータに基づき、被試験メモリ２００の救済解析を実行する。
【００５４】
また、複数の被試験メモリ２００を並行して試験した場合には、解析部２４は、対象の被試験メモリ２００に対応するカウント値が上限フェイル値以下であることを条件として、対象の被試験メモリ２００に対するＲＦＣおよびＣＦＣ等の算出および救済解析を実行する。
【００５５】
以上のような試験装置１０は、救済ができない程度のフェイルデータが発生したかどうかを、フェイルデータを不良解析メモリ部２０へと伝送する段階において判断する。これにより、試験装置１０によれば、救済ができない程度のフェイルデータが発生したと判断された場合には、ＲＦＣおよびＣＦＣ等の算出および救済解析のための演算処理をしなくてよいので、無駄な処理時間および演算コストを削減することができる。また、試験装置１０によれば、救済ができない程度のフェイルデータが発生した場合には試験中においてフェイルデータの書き込みが途中で停止されるので、消費電力も削減することができる。
【００５６】
また、特許文献１には、被試験メモリ２００のメモリ領域を複数のブロックに分割し、ブロック毎のフェイルの有無を表すフェイルデータを記憶するブロックフェイルメモリを備える試験装置が記載されている。この試験装置は、フェイルの無いブロックについては、ＲＦＣおよびＣＦＣ等の算出および救済解析演算を省略して、処理を高速化する。本実施形態に係る試験装置１０の不良解析メモリ部２０は、このようなブロックフェイルメモリを更に有する構成であってもよい。
【００５７】
ここで、この特許文献１の試験装置において、ブロックフェイルメモリは、複数のビットの論理和を取ったフェイルデータを記憶する。従って、この試験装置は、ブロック内において、何れか１つのビットにおいてのみでフェイルが発生した場合であっても、そのブロックの全ビットに対してＲＦＣおよびＣＦＣ等の算出をしなければならず、処理を高速化することができない。
【００５８】
これに対して、本実施形態に係る試験装置１０は、救済ができない程度のフェイルデータが発生したビットに対しては、フェイルデータがマスクされるので、ブロックフェイルメモリにもフェイルデータが格納されない。従って、本実施形態に係る試験装置１０は、何れか１つのビットにおいてのみでフェイルが発生するような状況を少なくして、ブロックフェイルメモリを備えることによる高速化の効果をより高めることができる。
【００５９】
また、特許文献２には、アドレスフェイルメモリの前段に高速のバッファメモリを備えて、フェイルデータを一旦バッファメモリに格納してからまとめてアドレスフェイルメモリに転送する試験装置が記載されている。本実施形態に係る試験装置１０は、このようなバッファメモリを更に備える構成であってもよい。この場合、本実施形態に係る試験装置１０は、救済ができない程度のフェイルデータが発生したことに応じてバッファメモリへのフェイルデータの格納を停止するので、バッファメモリからアドレスフェイルメモリへのデータの転送時間を短くして、試験時間を短くすることができる。
【００６０】
なお、マスク部２２は、試験中において論理比較器１８から不良解析メモリ部２０へと供給されるフェイルデータをマスクすることに代えて、救済解析時等の不良解析メモリ部２０からのフェイルデータの読み出し時において、不良解析メモリ部２０から読み出されるフェイルデータをマスクしてもよい。この場合、マスク部２２は、試験中において、カウント値が予め設定された上限フェイル値を超えた場合に、レジスタ等の記憶部に、カウント値が予め設定された上限フェイル値を超えたことを示す値（例えば、１）を記憶させる。そして、マスク部２２は、例えば救済解析時において、記憶部に記憶された値を参照して、上限フェイル値を超えたことを示す値（例えば１）が記憶部に記憶されている場合、不良解析メモリ部２０から読み出されて解析部２４へと供給されるフェイルデータをマスクする。
【００６１】
このような試験装置１０によれば、解析部２４へ与えられるフェイルデータがマスクされるので、不良解析の演算処理を効率化することができる。さらに、このような試験装置１０によれば、不良解析メモリ部２０には全てのフェイルデータが記憶されるので、発生したフェイル数を使用者に通知したり他の処理に利用したりする場合には、マスクしないでフェイルを読み出すことによって正確なフェイル数を検出することができる。
【００６２】
図７は、本実施形態の変形例に係るマスク部２２の構成を示す。変形例に係るマスク部２２は、図４に示した本実施形態に係るマスク部２２と略同一の機能および構成を有するので、略同一の機能および構成を有する要素には同一の符号を付けて詳細な説明を省略する。
【００６３】
変形例に係るマスク部２２は、マスク制御回路５０を更に有する。マスク制御回路５０は、複数のビットマスク回路３２のそれぞれの比較部４４から比較結果を受け取る。そして、マスク制御回路５０は、受け取った複数の比較結果に応じて、複数のビットマスク回路３２のそれぞれのマスク回路４６に対応するビットのフェイルデータをマスクさせるか否かを制御する。
【００６４】
より具体的には、試験装置１０が１つの被試験メモリ２００を試験する場合、マスク制御回路５０は、複数のビットマスク回路３２の何れかにおいてカウント値が上限フェイル値を超えた場合に、複数のビットマスク回路３２の全てのマスク回路４６にフェイルデータをマスクさせる。これにより、マスク制御回路５０は、何れか１つのビットにおいてカウント値が上限フェイル値を超えた場合に、全てのビットのフェイルデータをマスクすることができる。
【００６５】
また、試験装置１０が複数の被試験メモリ２００を並行して試験する場合、マスク制御回路５０は、複数のビットマスク回路３２の何れかの比較部４４においてカウント値が上限フェイル値を超えた場合に、カウント値が上限フェイル値を超えた被試験メモリ２００に対応して設けられた複数のビットマスク回路３２の全てのマスク回路４６にフェイルデータをマスクさせる。これにより、マスク制御回路５０は、何れか１つのビットにおいてカウント値が上限フェイル値を超えた場合に、対応する被試験メモリ２００の全てのビットのフェイルデータをマスクし、他の被試験メモリ２００のフェイルデータをマスクさせないことができる。
【００６６】
図８は、論理比較器１８から出力された１６ビットのフェイルデータのうちビット番号５のフェイルデータの数が上限フェイル値を超えた場合における、マスク制御回路５０がマスクするフェイルデータのビット番号を示す。例えば、図８の（Ａ）に示すように、不良解析メモリ部２０に記憶されるデータのデータ幅を１６ビットで設計し、論理比較器１８のビット番号５に対応するフェイルデータの数が上限フェイル値を超えたとする。
【００６７】
この場合、図８の（Ｂ）のように試験装置１０が４個の被試験メモリ２００を並列して試験しているのであれば、マスク制御回路５０は、２番目の被試験メモリ２００（ＤＵＴ−Ｂ）に割当てられた４ビット分の領域（ビット番号４〜７の領域）の全てのフェイルデータをマスクさせる。また、図８の（Ｃ）のように試験装置１０が２個の被試験メモリ２００を並列して試験しているのであれば、マスク制御回路５０は、１番目の被試験メモリ２００（ＤＵＴ−Ａ）に割当てられた８ビット分の領域（ビット番号０〜７の領域）の全てのフェイルデータをマスクさせる。また、図８の（Ｄ）のように試験装置１０が１個の被試験メモリ２００を単独で試験しているのであれば、マスク制御回路５０は、１６ビット分の領域（ビット番号０〜１５の領域）の全てのフェイルデータをマスクさせる。
【００６８】
これにより、マスク制御回路５０は、何れか１つの比較部４４においてカウント値が上限フェイル値を超えた場合に、対応して設けられた複数のビットマスク回路３２の全てのマスク回路４６にフェイルデータをマスクさせることができる。これにより、本変形例に係る試験装置１０は、救済できない程度の不良セルが発生した被試験メモリ２００に対する救済解析を停止して試験時間を短くすることができる。
【００６９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７０】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００７１】
１０  試験装置
１２  タイミング発生器
１４  パターン発生器
１６  波形成形器
１８  論理比較器
２０  不良解析メモリ部
２２  マスク部
２４  解析部
３０  レジスタ
３２  ビットマスク回路
４２  カウンタ
４４  比較部
４６  マスク回路
５０  マスク制御回路
２００  被試験メモリ
２１０  メモリセルアレイ
２２０  ロウ用スペアライン
２３０  カラム用スペアライン
【図１】
2012104174.tif 000003
【図２】
2012104174.tif 000004
【図３】
2012104174.tif 000005
【図４】
2012104174.tif 000006
【図５】
2012104174.tif 000007
【図６】
2012104174.tif 000008
【図７】
2012104174.tif 000009
【図８】
2012104174.tif 000010