(57)【要約】【課題】再配線層形成工程、メタルポスト形成工程及び樹脂封止工程を経てウェハレベルで樹脂封止される半導体装置について、パッケージング工程で発生する応力を利用してＰＭＯＳＦＥＴの電流駆動能力を制御する。【解決手段】メタルポスト２１の形成に起因して半導体基板に圧縮応力が生じる範囲内にＰＭＯＳＦＥＴ３１が配置されている。ＰＭＯＳＦＥＴ３１はそのチャネル方向がメタルポスト２３の配置範囲の重心Ｏ及びＰＭＯＳＦＥＴ３１のチャネル領域の配置範囲の重心Ｇを通る直線と直交する向きに配置されている。重心Ｇで、メタルポスト２１の形成に起因して半導体基板に生じる圧縮応力は、重心Ｇの位置で、重心Ｇと中心Ｏを通る直線に直交する方向に印加される。重心Ｇでの圧縮応力の方向とＰＭＯＳＦＥＴ３１のチャネル方向は一致するので、ＰＭＯＳＦＥＴ３１の電流駆動能力は、当該圧縮応力が印加されない場合に比べて向上する。【選択図】図１
2012191003.tif 000002
【特許請求の範囲】
【請求項１】
素子が形成された半導体基板に対して、再配線層形成工程、メタルポスト形成工程及び樹脂封止工程を経てウェハレベルで樹脂封止される半導体装置において、
前記メタルポストの形成に起因して前記半導体基板に圧縮応力が生じる範囲内に１つ又は複数の第１ＰＭＯＳＦＥＴが配置されており、
前記第１ＰＭＯＳＦＥＴはそのチャネル方向が前記メタルポストの配置範囲の重心及び前記第１ＰＭＯＳＦＥＴのチャネル領域の配置範囲の重心を通る直線と直交する向きに配置されていることを特徴とする半導体装置。
【請求項２】
前記メタルポストの形成に起因して前記半導体基板に圧縮応力が生じる範囲内に第２ＰＭＯＳＦＥＴがさらに配置されており、
前記第２ＰＭＯＳＦＥＴはそのチャネル方向が前記メタルポストの重心及び前記第２ＰＭＯＳＦＥＴのチャネル領域の配置範囲の重心を通る直線と一致する向きに配置されている請求項１に記載の半導体装置。
【請求項３】
前記ＰＭＯＳＦＥＴが配置される位置は上方から見て前記メタルポストと重なる位置である請求項１又は２に記載の半導体装置。
【請求項４】
前記ＰＭＯＳＦＥＴ上に位置する前記メタルポストは、前記素子とは電気的に接続されていないダミーメタルポストである請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
素子が形成された半導体基板に対して、再配線層形成工程、メタルポスト形成工程及び樹脂封止工程を経てウェハレベルで樹脂封止される半導体装置のレイアウト方法において、
前記メタルポストの形成に起因して前記半導体基板に圧縮応力が生じる範囲内に、第１ＰＭＯＳＦＥＴを、そのチャネル方向が前記メタルポストの配置範囲の重心及び前記第１ＰＭＯＳＦＥＴのチャネル領域の配置範囲の重心を通る直線と直交する向きに配置することを特徴とする半導体装置のレイアウト方法。
【請求項６】
前記メタルポストの形成に起因して前記半導体基板に圧縮応力が生じる範囲内に第２ＰＭＯＳＦＥＴをさらに配置し、
前記第２ＰＭＯＳＦＥＴについてそのチャネル方向が前記メタルポストの中心及び前記第２ＰＭＯＳＦＥＴの中心を通る直線と一致する向きに配置する請求項４に記載の半導体装置のレイアウト方法。
【請求項７】
前記ＰＭＯＳＦＥＴが配置される位置は上方から見て前記メタルポストと重なる位置である請求項５又は６に記載の半導体装置のレイアウト方法。
【請求項８】
前記ＰＭＯＳＦＥＴ上に位置する前記メタルポストは、前記素子とは電気的に接続されていないダミーメタルポストである請求項５から７のいずれか一項に記載の半導体装置のレイアウト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びそのレイアウト方法に関し、特に、再配線層形成工程、メタルポスト形成工程及び樹脂封止工程を経てウェハレベルで樹脂封止される半導体装置及びそのレイアウト方法に関するものである。
【背景技術】
【０００２】
近年、半導体チップの小型化、高集積化、高性能化などの要求がますます高まっており、その要求を満たすパッケージング技術として表面実装技術が重要となっている。例えばリードフレームを使わずに、はんだボールをプリント基板と接続するＢＧＡ（Ball Grid Array）や、パッケージ寸法とチップ寸法がほぼ等しく、小型化や高性能化に適したＣＳＰ（Chip Size Package）、ＷＬ−ＣＳＰ（Wafer-Level Chip Size Package）などに注目が集まっている。ＷＬ−ＣＳＰは例えば特許文献１，２に開示されている。
【０００３】
ＷＬ−ＣＳＰは、ＬＳＩ（Large Scale Integration）の製造工程を経たウェハ表面に、再配線工程、メタルポスト形成工程、樹脂封止工程、ボール形成工程などを経て作られる。
図８はＷＬ−ＣＳＰの一部分を示す断面図である。図８を参照してＷＬ−ＣＳＰの製造方法を説明する。
【０００４】
半導体基板１上に下地絶縁膜３を形成し、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの能動素子や、抵抗素子や容量素子などの受動素子を含む素子（図示は省略）を形成した後、半導体基板１上全面に例えばＢＰＳＧ（borophosphosilicate glass）膜からなる下層絶縁層５を形成する。下層絶縁層５に接続孔（図示は省略）を形成した後、下層絶縁層５上に例えばＡｌ（アルミニウム）からなるＡｌ配線（図示は省略）及びＡｌ電極パッド７を形成する。
【０００５】
半導体基板１上全面に、例えば下層がＰＳＧ（phosphosilicate glass）膜、上層がＳｉＮ（silicon nitride）膜からなるパッシベーション膜９を形成し、さらにその上にポリイミド層１１を形成する。Ａｌ電極パッド７上の絶縁層に、後工程で形成するメタル配線層との電気的接続を取るためと、後工程で行なうウェハテスト時にＡｌ電極パッド７にプローブ針を接触させるためのパッド開口部１３を形成する。
Ａｌ電極パッド７にプローブ針を接触させてウェハテストを行なう。
【０００６】
半導体基板１上全面にＣｒ（クロム）からなるバリアメタル層１５及びＣｕ（銅）からなるメッキ用電極層（図示は省略）をスパッタ法により形成する。バリアメタル層１５は、後工程で形成するＣｕからなるメタル配線層とＡｌ電極パッド７との間に介在してＣｕとＡｌが相互に侵入することを防止するためのものである。
メッキ用電極層上の所定の領域にフォトレジストパターンを形成し、電解メッキによりＣｕ配線層１７及びＣｕ電極パッド１９を形成する。Ｃｕ配線層１７及びＣｕ電極パッド１９は再配線層と呼ばれる。従来、再配線層の材料としては機械的強度、耐湿性等の信頼性確保の観点からＣｕが用いられている。
【０００７】
フォトレジストパターンを除去した後、Ｃｕ配線層１７及びＣｕ電極パッド１９をマスクにして、不必要なメッキ用電極層及びバリアメタル層１５をウエットエッチングにより除去する。スパッタ法及び電解メッキ法により金属層を形成し、その金属層を写真製版技術及びエッチング技術によりパターニングしてＣｕ電極パッド１９上にメタルポスト２１を形成する。
【０００８】
樹脂封止用の金型内にウェハ、封止樹脂、テンポラリ・フィルム（樹脂を金型に接触させないための材料）を設置し、メタルポスト２１が封止樹脂２３の表面から現れる程度に加熱圧縮する。
メタルポスト２１の表面にバリアメタル層２５を形成した後、封止樹脂２３により封止されたウェハのメタルポスト２１にバリアメタル層２５を介して半田ボール２７を機械的に固着させる。その後、ウェハをチップに切り出す。
このように、ウェハレベルでの樹脂封止により、工程数の削減、チップサイズの小型化が実現された。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本願発明者らは、ＷＬ−ＣＳＰでメタルポストの応力により素子特性が変化することを見出した。図９及び図１０を参照して説明する。
図９はＷＬ−ＣＳＰのメタルポストの形成位置及び応力測定位置を示す図である。図９で、横軸はウェハのＸ軸方向位置（単位はｍｍ（ミリメートル））、縦軸はウェハのＹ軸方向位置（単位はｍｍ）を示す。また、図９で、符号２１はメタルポストを示し、符号２９は応力測定位置（四角印）を示す。
図１０は、図９の応力測定位置とメタルポスト形成に起因する応力の関係を示す図である。図１０で、横軸は応力測定位置を示すＸ軸方向位置（単位はｍｍ）、縦軸は応力（任意単位）を示す。応力の測定は、応力測定位置に半導体に形成された抵抗素子（ピエゾ素子）を形成し、パッケージ工程（再配線層形成工程、メタルポスト形成工程、樹脂封止工程、ボール形成工程）の前後で抵抗素子の抵抗値の変動を測定することにより行なった。応力の測定方法は、例えば特許文献３に開示されている。メタルポストの材料はここでは銅である。
【００１０】
メタルポスト２１の形成に起因する応力は、メタルポスト２１から離れた位置では小さいが、メタルポスト２１に近い位置では圧縮応力が大きくなっている。このように、ＷＬ−ＣＳＰでは、メタルポスト２１に対する位置によって、抵抗素子に加わる応力が変化していることがわかった。今回の調査では、抵抗素子の抵抗値変化を測定したが、抵抗素子以外の素子でも、素子に応力が加わるとその特性値が変動することは一般に知られている。したがって、抵抗素子以外の素子でも、素子をメタルポストの周縁近傍に配置した場合と、素子をメタルポストから離れた位置に配置した場合とで、素子のもつ特性値が異なる。
【００１１】
本発明は、再配線層形成工程、メタルポスト形成工程及び樹脂封止工程を経てウェハレベルで樹脂封止される半導体装置のレイアウト方法において、パッケージング工程で発生する応力を利用してＰＭＯＳＦＥＴ（Ｐチャネル型ＭＯＳＦＥＴ）の電流駆動能力を制御することを目的とする。
【課題を解決するための手段】
【００１２】
本発明にかかる半導体装置は、素子が形成された半導体基板に対して、再配線層形成工程、メタルポスト形成工程及び樹脂封止工程を経てウェハレベルで樹脂封止される半導体装置であって、上記メタルポストの形成に起因して上記半導体基板に圧縮応力が生じる範囲内に１つ又は複数の第１ＰＭＯＳＦＥＴが配置されており、上記第１ＰＭＯＳＦＥＴはそのチャネル方向が上記メタルポストの配置範囲の重心及び上記第１ＰＭＯＳＦＥＴのチャネル領域の配置範囲の重心を通る直線と直交する向きに配置されているものである。
本発明にかかる半導体装置のレイアウト方法は、素子が形成された半導体基板に対して、再配線層形成工程、メタルポスト形成工程及び樹脂封止工程を経てウェハレベルで樹脂封止される半導体装置のレイアウト方法であって、上記メタルポストの形成に起因して上記半導体基板に圧縮応力が生じる範囲内に、上記第１ＰＭＯＳＦＥＴを、そのチャネル方向が上記メタルポストの配置範囲の重心及び上記第１ＰＭＯＳＦＥＴのチャネル領域の配置範囲の重心を通る直線と直交する向きに配置する。
ここでＰＭＯＳＦＥＴのチャネル方向とは、ＰＭＯＳＦＥＴがオンしたときにチャネル領域で電流が流れる方向を意味する。
【００１３】
ＷＬ−ＣＳＰでメタルポストの形成に起因して半導体基板に生じる圧縮応力は、ＷＬ−ＣＳＰの製造過程でメタルポストが収縮することに起因する。メタルポストの形成に起因して半導体基板に圧縮応力が生じる範囲内のある点での当該圧縮応力は、その点と、上方から見たメタルポストの重心を通る直線に直交する方向に印加される。
ところで、半導体基板上に形成されたＭＯＳＦＥＴは応力が印加される方向によって電流駆動能力が変化する。図２及び図３を参照してこの現象を説明する。
【００１４】
図２はＮＭＯＳＦＥＴ（Ｎチャネル型ＭＯＳＦＥＴ）における応力と電流駆動能力の変化の関係を説明するための図である。図３はＰＭＯＳＦＥＴにおける応力と電流駆動能力の変化の関係を説明するための図である。図２及び図３で、縦軸は飽和電流（Ｉｄｓａｔ）変化率を示し、横軸は応力の大きさを示す。ＮＭＯＳＦＥＴ及びＰＭＯＳＦＥＴは共に面方位が（１００）のシリコン基板上に作製された。
【００１５】
図２に示すように、ＮＭＯＳＦＥＴは、チャネル方向と応力が印加される方向が一致する場合（ＮＭＯＳＦＥＴ Ａｎｇｌｅ＝０°）も、チャネル方向と応力が印加される方向が直交する場合（ＮＭＯＳＦＥＴ Ａｎｇｌｅ＝９０°）も、印加される応力が圧縮応力のときは印加される応力が大きくなるほど飽和電流が減少し、印加される応力が引張応力のときは印加される応力が大きくなるほど飽和電流が増加する。
【００１６】
図３に示すように、ＰＭＯＳＦＥＴは、チャネル方向と応力が印加される方向が一致する場合（ＰＭＯＳＦＥＴ Ａｎｇｌｅ＝０°）、印加される応力が圧縮応力のときは印加される応力が大きくなるほど飽和電流が増加し、印加される応力が引張応力のときは印加される応力が大きくなるほど飽和電流が減少する。さらに、ＰＭＯＳＦＥＴは、チャネル方向と応力が印加される方向が直交する場合（ＰＭＯＳＦＥＴ Ａｎｇｌｅ＝９０°）、印加される応力が圧縮応力のときは印加される応力が大きくなるほど飽和電流が減少し、印加される応力が引張応力のときは印加される応力が大きくなるほど飽和電流が増加する。
このように、ＰＭＯＳＦＥＴは、圧縮応力が印加される方向が異なると、電流駆動能力が大きく変化する。
【００１７】
上述のように、本発明の半導体装置及びそのレイアウト方法は、メタルポストの形成に起因して半導体基板に圧縮応力が生じる範囲内に、第１ＰＭＯＳＦＥＴをそのチャネル方向がメタルポストの配置範囲の重心及び第１ＰＭＯＳＦＥＴのチャネル領域の配置範囲の重心を通る直線と直交する向きに配置する。すなわち、本発明の半導体装置及びそのレイアウト方法は、第１ＰＭＯＳＦＥＴを、メタルポストの形成に起因して半導体基板に圧縮応力が生じる範囲内に、当該圧縮応力の方向と第１ＰＭＯＳＦＥＴのチャネル方向が一致する(図３のＰＭＯＳＦＥＴ Ａｎｇｌｅ＝０°)ように配置する。
【００１８】
本発明の半導体装置及びそのレイアウト方法において、上記メタルポストの形成に起因して上記半導体基板に圧縮応力が生じる範囲内に第２ＰＭＯＳＦＥＴをさらに配置し、第２ＰＭＯＳＦＥＴはそのチャネル方向が上記メタルポストの重心及び上記第２ＰＭＯＳＦＥＴのチャネル領域の配置範囲の重心を通る直線と一致する向きに配置されるようにしてもよい。第２ＰＭＯＳＦＥＴは、メタルポストの形成に起因して半導体基板に圧縮応力が生じる範囲内に、当該圧縮応力の方向と第１ＰＭＯＳＦＥＴのチャネル方向が直交する(図３のＰＭＯＳＦＥＴ Ａｎｇｌｅ＝９０°)ように配置される。ここで、第１ＰＭＯＳＦＥＴが配置される位置と第２ＰＭＯＳＦＥＴが配置される位置は、同一のメタルポストに起因して半導体基板に圧縮応力が生じる範囲内であってもよいし、別々のメタルポストに起因して半導体基板に圧縮応力が生じる範囲内であってもよい。
【００１９】
また、本発明の半導体装置及びそのレイアウト方法において、上記ＰＭＯＳＦＥＴが配置される位置は、例えば上方から見て上記メタルポストと重なる位置である。ただし、第１及び第２のＰＭＯＳＦＥＴが配置される位置は、メタルポストの形成に起因して半導体基板に圧縮応力が生じる範囲内であれば、上方から見てメタルポストとは重ならない位置であってもよい（図８及び図９参照。）。
【００２０】
また、本発明の半導体装置及びそのレイアウト方法において、上記ＰＭＯＳＦＥＴ上に位置する上記メタルポストは、上記素子とは電気的に接続されていないダミーメタルポストである例を挙げることができる。ただし、本発明の半導体装置及びそのレイアウト方法において、ＰＭＯＳＦＥＴ上に位置する上記メタルポストは、半導体装置内の素子と電気的に接続されているメタルポストであってもよい。
【発明の効果】
【００２１】
本発明の半導体装置及びそのレイアウト方法は、第１ＰＭＯＳＦＥＴを、メタルポストに起因して半導体基板に圧縮応力が生じる範囲内に、当該圧縮応力の方向と第１ＰＭＯＳＦＥＴのチャネル方向が一致する(図３のＰＭＯＳＦＥＴ Ａｎｇｌｅ＝０°)ように配置するので、第１ＰＭＯＳＦＥＴの電流駆動能力を向上させることができる。
【００２２】
本発明の半導体装置及びそのレイアウト方法において、メタルポストに起因して半導体基板に圧縮応力が生じる範囲内に第２ＰＭＯＳＦＥＴをさらに配置し、第２ＰＭＯＳＦＥＴは、メタルポストの形成に起因して半導体基板に印加される圧縮応力の方向と第１ＰＭＯＳＦＥＴのチャネル方向が直交する(図３のＰＭＯＳＦＥＴ Ａｎｇｌｅ＝９０°)ように配置されるようにすれば、電流駆動能力を抑制した第２ＰＭＯＳＦＥＴを形成できる。
【００２３】
本発明の半導体装置及びそのレイアウト方法において、ＰＭＯＳＦＥＴ上に位置するメタルポストは、半導体装置内の素子とは電気的に接続されていないダミーメタルポストであるようにすれば、半導体装置内の素子と電気的に接続されているメタルポストの配置位置に制限されることなく第１ＰＭＯＳＦＥＴ及び第２ＰＭＯＳＦＥＴを配置することができ、設計の自由度を向上させることができる。
【図面の簡単な説明】
【００２４】
【図１】半導体装置の一実施例及びレイアウト方法の一実施例を説明するための概略的な半導体装置のレイアウト図である。
【図２】ＮＭＯＳＦＥＴにおける応力と電流駆動能力の変化の関係を説明するための図である。
【図３】ＰＭＯＳＦＥＴにおける応力と電流駆動能力の変化の関係を説明するための図である。
【図４】メタルポストの形成に起因して半導体基板に生じる圧縮応力の方向を説明するための図である。
【図５】半導体装置の他の実施例及びレイアウト方法の他の実施例を説明するための概略的な半導体装置のレイアウト図である。
【図６】半導体装置のさらに他の実施例及びレイアウト方法のさらに他の実施例を説明するための概略的な半導体装置のレイアウト図である。
【図７】半導体装置のさらに他の実施例及びレイアウト方法のさらに他の実施例を説明するための概略的な半導体装置のレイアウト図である。
【図８】ＷＬ−ＣＳＰの一部分を示す断面図である。
【図９】ＷＬ−ＣＳＰのメタルポストの形成位置及び応力測定位置を示す図である。
【図１０】図９の応力測定位置とメタルポスト形成に起因する応力の関係を示す図である。
【発明を実施するための形態】
【００２５】
図１は、半導体装置の一実施例及びレイアウト方法の一実施例を説明するための概略的な半導体装置のレイアウト図である。図１は半導体装置の一部分を概略的に示している。図１で、メタルポストの大きさとＰＭＯＳＦＥＴの大きさの比率は、実際の比率とは一致していない。
【００２６】
メタルポスト２１が配置されている。メタルポスト２１の平面形状は円形であり、メタルポスト２１の配置範囲の重心は当該円の中心Ｏである。例えば、メタルポスト２１の直径は２２０μｍ（マイクロメートル）である。
【００２７】
メタルポスト２１と重なる位置に複数のＰＭＯＳＦＥＴ（第１ＰＭＯＳＦＥＴ）３１が配置されている。ＰＭＯＳＦＥＴ３１はソース３１ｓ、ドレイン３１ｄ及びゲート３１ｇを備えている。ＰＭＯＳＦＥＴ３１のチャネル領域はソース３１ｓとドレイン３１ｄの間の半導体基板で形成される。符号ＧはＰＭＯＳＦＥＴ３１のチャネル領域の配置範囲の重心である。各ＰＭＯＳＦＥＴ３１は、そのチャネル方向（ＰＭＯＳＦＥＴ３１がオンしたときにチャネル領域で電流が流れる方向）が中心Ｏ及び重心Ｇを通る直線と直交する向きに配置されている。
【００２８】
図４は、メタルポスト２１の形成に起因して半導体基板に生じる圧縮応力の方向を説明するための図である。
ＷＬ−ＣＳＰでメタルポスト２１の形成に起因して半導体基板に生じる圧縮応力は、ＷＬ−ＣＳＰの製造過程でメタルポスト２１が収縮することに起因する。したがって、メタルポスト２１の形成に起因して半導体基板に圧縮応力が生じる範囲内のある点、例えば重心Ｇの位置での当該圧縮応力は、重心Ｇと中心Ｏを通る直線に直交する方向に印加される（図中の矢印参照。）。
【００２９】
この実施例において、ＰＭＯＳＦＥＴ３１のチャネル領域の配置範囲の重心Ｇでの圧縮応力の方向とＰＭＯＳＦＥＴ３１のチャネル方向は一致している。したがって、ＰＭＯＳＦＥＴ３１の電流駆動能力は当該圧縮応力が印加されない場合に比べて向上する(図３のＰＭＯＳＦＥＴ Ａｎｇｌｅ＝０°を参照。)。ＰＭＯＳＦＥＴ３１の電流駆動能力が増大する効果は、同一の電流駆動能力が要求される場合にＰＭＯＳＦＥＴ３１のチャネル幅を短くできることになり、ＰＭＯＳＦＥＴ３１のレイアウト面積を縮小、ひいては半導体チップの平面サイズを縮小することが可能になる。
【００３０】
図５は、半導体装置の他の実施例及びレイアウト方法の他の実施例を説明するための概略的な半導体装置のレイアウト図である。図５は半導体装置の一部分を概略的に示している。図５で、メタルポストの大きさとＰＭＯＳＦＥＴの大きさの比率は、実際の比率とは一致していない。図１と同じ部分には同じ符号を付す。
【００３１】
この実施例では、ＰＭＯＳＦＥＴ３１と、ＰＭＯＳＦＥＴ３１とは配置方向が異なっているＰＭＯＳＦＥＴ（第２ＰＭＯＳＦＥＴ）３３がメタルポスト２１と重なる位置に配置されている。ＰＭＯＳＦＥＴ３３はソース３３ｓ、ドレイン３３ｄ及びゲート３３ｇを備えている。ＰＭＯＳＦＥＴ３３のチャネル領域はソース３３ｓとドレイン３３ｄの間の半導体基板で形成される。符号ＧはＰＭＯＳＦＥＴ３３のチャネル領域の配置範囲の重心でもある。
【００３２】
ＰＭＯＳＦＥＴ３３は、そのチャネル方向（ＰＭＯＳＦＥＴ３３がオンしたときにチャネル領域で電流が流れる方向）が中心Ｏ及び重心Ｇを通る直線と一致する向きに配置されている。すなわち、ＰＭＯＳＦＥＴ３３のチャネル領域の配置範囲の重心Ｇでの圧縮応力の方向とＰＭＯＳＦＥＴ３３のチャネル方向は一致している。したがって、ＰＭＯＳＦＥＴ３３の電流駆動能力は当該圧縮応力が印加されない場合に比べて抑制される(図３のＰＭＯＳＦＥＴ Ａｎｇｌｅ＝９０°を参照。)。
【００３３】
ＰＭＯＳＦＥＴの電流駆動能力を意図的に抑制できることにより、同じ構造及びサイズの複数のＰＭＯＳＦＥＴについて、ＰＭＯＳＦＥＴの配置位置で電流駆動能力を互いに異ならせることができる。例えば、メタルポスト２１と重なる位置に配置されたＰＭＯＳＦＥＴ３１と３３が同じ構造及びサイズであっても、ＰＭＯＳＦＥＴ３１と３３とで電流駆動能力を互いに異ならせることができる。また、ＰＭＯＳＦＥＴ３１や３３の電流駆動能力は、メタルポスト２１の形成に起因して半導体基板に圧縮応力が生じる範囲の外に配置された同じ構造及びサイズのＰＭＯＳＦＥＴとは互いに電流駆動能力が異なる。
【００３４】
図６は、半導体装置のさらに他の実施例及びレイアウト方法のさらに他の実施例を説明するための概略的な半導体装置のレイアウト図である。図６は半導体装置の一部分を概略的に示している。図６で、メタルポストの大きさとＰＭＯＳＦＥＴの大きさの比率は、実際の比率とは一致していない。図１と同じ部分には同じ符号を付す。
【００３５】
この実施例は、図１を参照して説明した実施例のメタルポスト２１に替えて、平面形状が正方形のメタルポスト２１’を備えている。符号Ｏ’はメタルポスト２１’の配置範囲の重心である。メタルポスト２１’と重なる位置に配置されたＰＭＯＳＦＥＴ３１は、そのチャネル方向がメタルポスト２１’の重心Ｏ’及びＰＭＯＳＦＥＴ３１の重心Ｇを通る直線と直交する向きに配置されている。
【００３６】
メタルポスト２１’の平面形状が正方形であっても、メタルポスト２１’の形成に起因して半導体基板に圧縮応力が生じる範囲内のある点での当該圧縮応力は、その点と重心Ｏ’を通る直線に直交する方向に印加される。ＰＭＯＳＦＥＴ３１のチャネル領域の配置範囲の重心Ｇでの圧縮応力の方向とＰＭＯＳＦＥＴ３１のチャネル方向は一致しているので、ＰＭＯＳＦＥＴ３１の電流駆動能力は当該圧縮応力が印加されない場合に比べて向上する(図３のＰＭＯＳＦＥＴ Ａｎｇｌｅ＝０°を参照。)。
【００３７】
この実施例では、メタルポスト２１’と重なる位置にＰＭＯＳＦＥＴ３１のみが配置されているが、図７に示すように、図５の実施例と同様に、メタルポスト２１’と重なる位置にＰＭＯＳＦＥＴ３３が配置されていてもよい。その場合、ＰＭＯＳＦＥＴ３３は、そのチャネル方向がメタルポスト２１’の中心Ｏ’及びＰＭＯＳＦＥＴ３３の重心Ｇを通る直線と一致する向きに配置され、ＰＭＯＳＦＥＴ３３の電流駆動能力はメタルポスト２１’の形成に起因する圧縮応力が印加されない場合に比べて抑制される(図３のＰＭＯＳＦＥＴ Ａｎｇｌｅ＝９０°を参照。)。
【００３８】
上記実施例では、ＰＭＯＳＦＥＴ３１，３３はメタルポスト２１，２１’と重なる位置に配置されているが、ＰＭＯＳＦＥＴ３１，３３が配置される位置は、メタルポスト２１，２１’の形成に起因して半導体基板に圧縮応力が生じる範囲内であれば、メタルポスト２１，２１’の配置範囲の外であってもよい。例えば、ＰＭＯＳＦＥＴ３１，３３はメタルポスト２１，２１’の周縁と重なる位置に配置されていてもよい。
【００３９】
また、上記実施例では、メタルポスト２１，２１’と重なる位置にＰＭＯＳＦＥＴ３１，３３のみが配置されているが、本発明はこれに限定されない。本発明において、メタルポストの形成に起因して半導体基板に圧縮応力が生じる範囲内に、ＰＭＯＳＦＥＴ３１，３３の配置方向とは異なる配置方向で別のＰＭＯＳＦＥＴが配置されていてもよい。また、メタルポストの形成に起因して半導体基板に圧縮応力が生じる範囲内にＮＭＯＳＦＥＴが配置されていてもよい。
【００４０】
また、メタルポスト２１，２１’は、半導体装置内の素子と電気的に接続されているメタルポストであってもよいし、半導体装置内の素子とは電気的に接続されていないダミーメタルポストであってもよい。メタルポスト２１，２１’がダミーメタルポストであるようにすれば、半導体装置内の素子と電気的に接続されているメタルポストの配置位置に制限されることなく、ＰＭＯＳＦＥＴ３１，３３を配置することができ、設計の自由度を向上させることができる。
【００４１】
以上、本発明の実施例を説明したが、配置やサイズ、形状等は一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
例えば、本発明におけるメタルポストの平面形状は円形や正方形に限定されない。本発明におけるメタルポストの平面形状は、例えば楕円形や長方形であってもよい。
また、製造過程で収縮する材料でメタルポストが形成されているＷＬ−ＣＳＰであれば、本発明を適用することができる。メタルポストの材料は、例えば銅である。
【産業上の利用可能性】
【００４２】
本発明は、再配線層形成工程、メタルポスト形成工程及び樹脂封止工程を経てウェハレベルで樹脂封止される半導体装置及びそのレイアウト方法に適用できる。
【符号の説明】
【００４３】
２１，２１’  メタルポスト
３１  第１ＰＭＯＳＦＥＴ
３３  第２ＰＭＯＳＦＥＴ
Ｇ  ＰＭＯＳＦＥＴのチャネル領域の配置範囲の重心
Ｏ，Ｏ’  メタルポストの重心
【先行技術文献】
【特許文献】
【００４４】
【特許文献１】特許第３８０８０３０号公報
【特許文献２】特開２０００−２９９４０６号公報
【特許文献３】特許第４５１２１２５号公報
【図１】
2012191003.tif 000003
【図２】
2012191003.tif 000004
【図３】
2012191003.tif 000005
【図４】
2012191003.tif 000006
【図５】
2012191003.tif 000007
【図６】
2012191003.tif 000008
【図７】
2012191003.tif 000009
【図８】
2012191003.tif 000010
【図９】
2012191003.tif 000011
【図１０】
2012191003.tif 000012