(57)【要約】【課題】接合リーク電流が生じる原因となるシリサイド材料のスパイクを防止し、画像欠陥である白キズ及びＲＴＳノイズを低減できるようにする。【解決手段】固体撮像装置は、シリコンからなる半導体基板の上に形成され、入射光を光電変換するフォトダイオード、フォトダイオードで得られた信号を転送するための転送トランジスタ、及び信号を増幅するための画素内トランジスタを含む複数の単位画素１１が一次元状又は二次元状に配列された感光領域１０を備えている。画素内トランジスタは、ゲートパターン１３とシリサイドが形成された拡散層１２とを含み、拡散層１２の表面の少なくとも一辺の近傍にダミーパターン１４が形成されている。【選択図】図１
2012191146.tif 000002
【特許請求の範囲】
【請求項１】
シリコンからなる半導体基板の上に形成され、入射光を光電変換するフォトダイオード、該フォトダイオードで得られた信号を転送するための転送トランジスタ、及び前記信号を増幅するための画素内トランジスタを含む複数の単位画素が一次元状又は二次元状に配列された感光領域を備え、
前記画素内トランジスタは、ゲートパターンと上部にシリサイドが形成された拡散層とを含み、
前記半導体基板の上において、前記拡散層の表面の少なくとも一辺の近傍にダミーパターンが形成されていることを特徴とする固体撮像装置。
【請求項２】
前記ゲートパターンから前記拡散層の前記ゲートパターンと反対側の端部までの長さは、前記ゲートパターンの高さの２倍以下であることを特徴とする請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に、画素領域のトランジスタにシリサイドが形成された固体撮像装置に関する。
【背景技術】
【０００２】
ＭＯＳ（Metal Oxide Semiconductor）型固体撮像装置は、フォトダイオードにより検出された信号を増幅するＭＯＳトランジスタを各画素に備えているため、ＣＣＤ（Charge Coupled Device）型固体撮像装置と比較して高感度である。
【０００３】
近年、固体撮像装置の画像読み取り速度の向上が求められている。画像読み取り速度を向上するために、トランジスタのゲート及びソース／ドレインに高融点金属を含む半導体化合物（シリサイド）を自己整合的に形成して、ＣＭＯＳロジック回路における寄生抵抗を低減している。
【０００４】
従来のＭＯＳ型固体撮像装置について図６及び図７を参照しながら説明する。図６（ａ）及び（ｂ）に示すように、従来の固体撮像装置の画素領域１００には、複数の単位画素１１０が二次元状に配列されている。それぞれの単位画素１１０は、フォトダイオード１１１、転送トランジスタ１１２、リセットトランジスタ１１３、増幅トランジスタ１１４及び選択トランジスタ１１５により構成されている。感光領域１００の周囲には、列方向に画素を選択する垂直シフトレジスタ１２０、行方向に画素を選択する水平シフトレジスタ１３０、及び垂直シフトレジスタ１２０と水平シフトレジスタ１３０に必要なパルスを供給するタイミング発生回路１４０等のタイミング回路が設けられている。
【０００５】
このようなＭＯＳ型固体撮像装置を高速動作させるために、画素を構成するトランジスタに、ＣＭＯＳロジック回路等に用いられている高融点金属を含むシリサイドが形成された構成が用いられている。しかしながら、フォトダイオードの上にシリサイドを形成すると、接合リーク電流が増大して撮像特性が劣化することが知られている。そこで、図７に示すように、フォトダイオードの拡散層２０１の上にはシリサイド２１０を形成せず、画素を構成するトランジスタのゲート２０２及びソース／ドレイン２０３にはシリサイド２１０を形成することにより、高速で且つリーク電流を低減できる構成が、特許文献１等に提示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１１１０２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一般に、シリサイドを形成するプロセスは、シリコン基板の上に高融点金属膜を堆積した後に高温処理を行い、シリコン基板と接触する部分にのみ選択的にシリサイドを形成する工程からなる。この際に、シリコン基板の上に自然酸化膜が形成されていると、シリサイドの形成が抑制されて抵抗が増大することとなる。このため、シリコン基板の上に高融点金属膜を堆積する直前に、高融点金属膜を堆積させる装置内でアルゴンプラズマを用いたクリーニングをシリコン基板に対して行う。自然酸化膜を除去した後に、真空状態でシリコン基板の上に高融点金属膜を堆積することにより、シリコン基板の上に自然酸化膜が形成されることを防止できる。しかしながら、プラズマクリーニング処理により、シリコン基板へのダメージが増大する。
【０００８】
図８に示すように、ダメージを受けたシリコン基板３０１の上に形成された画素領域内トランジスタ３０２の拡散層（ソース／ドレイン部）３０４の上に高融点金属膜３０３を形成し、熱処理を行うと、高融点金属膜３０３は拡散層３０４を突き抜けるようにシリコン基板３０１中に異常拡散（スパイク３０５）する。画素領域内トランジスタ３０２の拡散層３０４にスパイク３０５が発生した場合には、約５×１０−１６Ａ／μｍのリーク電流により画像欠陥である白キズが生じ、また、フレーム毎の出力が変化するランダムテレグラフシグナル（random telegraph signal：ＲＴＳ）ノイズが発生するおそれがある。
【０００９】
図９は一般的な固体撮像装置の画素アレイのレイアウトを示しており、半導体基板にフォトダイオードが形成され、そこにシリサイドが形成されていない拡散層４０１、シリサイドが形成された拡散層４０２、及びポリシリコンからなるゲートパターン４０３が形成されている。拡散層４０１、４０２は、それぞれＳＴＩ（shallow trench isolation）により素子分離されている。スパイクは、ゲートパターン４０３に一端側のみが接する拡散層４０２のうち、ゲートパターン４０３から拡散層４０２のゲートパターン４０３と反対側の端部までの距離で定義されるフィンガー長４０４が比較的長い領域４０５において発生する。
【００１０】
そこで、白キズ及びＲＴＳノイズを防止するために、このようなスパイクによるリーク電流を抑制する必要がある。
【００１１】
本発明は前記の問題に鑑み、その目的は、接合リーク電流が生じる原因となるシリサイド材料のスパイクを防止して、画像欠陥である白キズ及びＲＴＳノイズを低減できるようにすることにある。
【課題を解決するための手段】
【００１２】
前記の目的を達成するために、本発明は固体撮像装置を、トランジスタの拡散層の近傍にダミーパターンが形成された構成とする。
【００１３】
具体的に、本発明に係る固体撮像装置は、シリコンからなる半導体基板の上に形成され、入射光を光電変換するフォトダイオード、フォトダイオードで得られた信号を転送するための転送トランジスタ、及び信号を増幅するための画素内トランジスタを含む複数の単位画素が一次元状又は二次元状に配列された感光領域を備え、画素内トランジスタは、ゲートパターンとシリサイドが形成された拡散層とを含み、半導体基板の上において、拡散層の表面の少なくとも一辺の近傍にダミーパターンが形成されている。
【００１４】
本発明の固体撮像装置によると、拡散層の表面の少なくとも一辺の近傍にシリコンからなるダミーパターンが形成されているため、接合リーク電流が生じる原因となるシリサイド材料のスパイクを防止し、画像欠陥である白キズ及びＲＴＳノイズを低減できる。
【００１５】
本発明に係る固体撮像装置において、ゲートパターンから拡散層のゲートパターンと反対側の端部までの長さは、ゲートパターンの高さの２倍以下であることが好ましい。
【発明の効果】
【００１６】
本発明に係る固体撮像装置によると、接合リーク電流が生じる原因となるシリサイド材料のスパイクを防止して、画像欠陥である白キズ及びＲＴＳノイズを低減できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る固体撮像装置の画素領域を示す平面図である。
【図２】プラズマクリーニングのＤＣバイアスの大きさとスパイク発生率との相関を示すグラフである。
【図３】トランジスタのフィンガー長とスパイク発生率との相関を示すグラフである。
【図４】（ａ）及び（ｂ）は、本発明の一実施形態に係る固体撮像装置におけるゲートパターンの形成位置を示す平面図である。
【図５】本発明の一実施形態に係る固体撮像装置におけるゲートパターンの形成位置を示す平面図である。
【図６】（ａ）及び（ｂ）は、従来の固体撮像装置を示す回路図であり、（ａ）は感光領域であり、（ｂ）は単位画素である。
【図７】従来の固体撮像装置を示す断面図である。
【図８】本発明が解決しようとする課題を示す断面図である。
【図９】スパイクが生じる領域を示す平面図である。
【発明を実施するための形態】
【００１８】
本発明の一実施形態に係る固体撮像装置について図１〜図５を参照しながら説明する。図１に示すように、本実施形態に係る固体撮像装置では、シリコンからなる半導体基板に形成された画素領域（感光領域）１０には、複数の単位画素が二次元状に配列されている。それぞれの単位画素には、入射光を光電変換するフォトダイオード、該フォトダイオードで得られた信号を転送するための転送トランジスタ、及び転送された信号を増幅する画素内トランジスタが形成されている。画素領域１０のうち、フォトダイオードにはシリサイドが形成されていない複数の拡散層１１が形成されている。拡散層１１同士の間であり、画素内トランジスタが形成されている領域Ａには、シリサイドが上部に形成された複数の拡散層１２が形成され、拡散層１２同士の間には膜厚が約１８０ｎｍのポリシリコンからなるゲートパターン１３が形成されている。拡散層１１、１２は、それぞれＳＴＩにより素子分離されている。この拡散層１２の最小拡散層幅Ｗ１は約０．３３μｍであり、拡散層１１と拡散層１２との間の最小素子分離幅Ｗ２は約０．２２μｍである。本実施形態におけるシリサイドの形成は、まず、約０．０６７Ｐａの圧力下において約１４５Ｖの負電圧であるＤＣバイアス条件でアルゴンプラズマを用いたクリーニングを半導体基板に対して行った後に、コバルトを半導体基板の上に約１０ｎｍの厚さで堆積する。この後に、約４４０℃で１回目のアニールを６０秒間行い、シリコン基板の上の未反応のコバルトを選択除去した後、約７５０℃で２回目のアニールを３０秒間行うことによりシリサイドが形成される。シリサイドが形成された拡散層１２の表面の少なくとも一辺に隣接するＳＴＩ領域に例えばポリシリコン等のシリコン材料からなるダミーパターン（ポリシリコンパターン）１４が形成されている。
【００１９】
一般に、高融点金属を含むシリサイドを形成する場合には、シリコンからなる半導体基板の上の自然酸化膜を除去するために、高融点金属膜を半導体基板に堆積する前に、半導体基板に対してプラズマクリーニングが行われる。このプラズマクリーニングは、基板面に対して４５°程度傾いた方向へのエッチング効果が大きいことが知られている。このため、半導体基板のうち、ゲートパターン１３から一定の距離（概ねゲートパターン１３の高さの２倍以上）をおいた領域に微小なダメージが形成され易い。その結果、シリサイド形成のための熱処理を行う際に、高融点金属が半導体基板内に異常拡散してスパイクが発生する。
【００２０】
図２に示すように、プラズマクリーニングの際のＤＣバイアスを低減することにより、画像欠陥の原因となる５×１０−１６Ａ／μｍ以上のリーク電流を引き起こすスパイクの発生率を軽減することができる。しかしながら、クリーニング効果を維持するために、ＤＣバイアスを下げることが可能な範囲に限界（図中のａ）があり、スパイクの十分な改善効果が期待できない。
【００２１】
そこで、本実施形態においては、シリサイド化する拡散層に隣接した素子分離上にポリシリコンパターン１４を設けた。これによりプラズマクリーニングの際に、基板面に対して４５°程度の角度で半導体基板に入射されるイオンがポリシリコンパターン１４に妨げられるため、半導体基板が受けるダメージを低減することができ、スパイクの発生を大幅に低減することができる。本実施形態においては、拡散層から約１５０ｎｍ離れた位置の１箇所に幅が約０．１μｍのポリシリコンパターン１４を配置することにより効果が得られる。なお、図１では、ポリシリコンパターン１４は拡散層１２と同じ長さで図示されているが、拡散層１２よりも長くても構わない。
【００２２】
図３に示すように、ゲートパターン１３から拡散層１２のゲートパターン１３と反対側の端部までの距離（フィンガー長）を短くすることにより、プラズマクリーニングの際に、半導体基板がダメージを受ける領域を少なくしてスパイク発生率を低減できる。また、拡散層１２の近傍にポリシリコンパターン１４を配置していない場合と比較して、拡散層１２の近傍にポリシリコンパターンを配置した場合では、よりスパイク発生率を低減でき、フィンガー長を所定の長さｂ以下にすることにより、スパイクを完全に防止することも可能である。本実施形態においては、拡散層１２から約１５０ｎｍ離れた位置の１箇所に幅が約０．１μｍのポリシリコンパターン１４を配置し、フィンガー長をゲートパターン１３の高さの２倍以下となる３５０ｎｍ以下にすることにより、スパイクが発生することを防止できる。
【００２３】
次に、スパイクの発生を防止する効果があるポリシリコンパターンの形成のレイアウトについて図４及び図５を参照しながら説明する。
【００２４】
図４（ａ）に示すように、トランジスタの拡散層１２の両側にポリシリコンパターン１４を形成してもよい。また、図４（ｂ）に示すように、トランジスタの拡散層１２の表面の３辺の近傍にポリシリコンパターン１４を形成してもよい。
【００２５】
また、図４（ａ）及び（ｂ）は、ポリシリコンパターン１４が、拡散層１２に平行に形成される場合を示しているが、図５に示すように、ポリシリコンパターン１４は、必ずしも拡散層１２に平行でなくてもよい。
【００２６】
本発明の一実施形態に係る固体撮像装置によると、プラズマクリーニングによる半導体基板が受けるダメージが低減され、スパイクを防止することができる。その結果、高感度な固体撮像装置を高い製造歩留まりで形成することができる。
【００２７】
なお、本実施形態では、ＳＴＩによる素子分離を対象としているが、ＬＯＣＯＳ（local oxidation of sillicon）による素子分離の場合にも適用できる。
【００２８】
本発明は、上述の実施形態に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形及び応用が可能である。本発明の特徴は、スパイクの発生による白キズが増大しない範囲で、後にシリサイドを形成する拡散層に隣接するＳＴＩ領域にポリシリコンパターンを配置し、且つフィンガー長を短くすることである。
【００２９】
従って、その技術的思想を逸脱しない範囲において、上述のレイアウトを他の同等のレイアウトに置換することは可能である。
【００３０】
また、本発明は、ＭＯＳ型固体撮像装置の製造に特に適するが、画素領域内にシリサイドを形成するトランジスタを備える全ての固体撮像装置に適用することができる。拡散層のレイアウトを上述のレイアウトと同一にすることにより、高感度の固体撮像装置を得ることが可能となる。
【産業上の利用可能性】
【００３１】
本発明に係る固体撮像装置は、画像欠陥である白キズ及びＲＴＳノイズを低減でき、特に、画素領域のトランジスタにシリサイド構造が形成された固体撮像装置等に有用である。
【符号の説明】
【００３２】
１０  画素領域（感光領域）
１１  （シリサイドが形成されていない）拡散層
１２  （シリサイドが形成された）拡散層
１３  ゲートパターン
１４  ポリシリコンパターン（ダミーパターン）
【図１】
2012191146.tif 000003
【図２】
2012191146.tif 000004
【図３】
2012191146.tif 000005
【図４】
2012191146.tif 000006
【図５】
2012191146.tif 000007
【図６】
2012191146.tif 000008
【図７】
2012191146.tif 000009
【図８】
2012191146.tif 000010
【図９】
2012191146.tif 000011