(57)【要約】【課題】  センサ信号のレベル補正機能を備える画像読取装置を提供すること。【解決手段】  本発明の画像読取装置１０は、光電変換素子から入力される電気信号をサンプリングし、増幅器により増幅して出力するアナログ回路部（１４０〜１４４）と、アナログ回路部から入力される信号をデジタル信号へ変換する変換器１４６とを備え、さらに、変換器１４６が出力するデジタル信号のオフセットレベルに対するピーク基準レベルが目標範囲内に収まるように、増幅器１４２のゲインを調整するゲイン調整制御手段１６０と、ゲイン調整時には、画像読取時または待機時と異なる長さのオフセット補正期間を規定するタイミング信号を出力するタイミング規定手段１２０と、前記タイミング信号の入力を受けて、デジタル信号のオフセットレベルが目標値に収束するように、アナログ補正量を印加するオフセット補正手段１４８とを含む。【選択図】  図４
2012156621.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子から入力される電気信号をサンプリングし、増幅器により増幅して出力するアナログ回路部と、前記アナログ回路部から入力される信号をデジタル信号へ変換する変換器とを備える画像読取装置であって、
前記変換器が出力するデジタル信号のオフセットレベルに対するピーク基準レベルが目標範囲内に収まるように、前記増幅器のゲインを調整するゲイン調整制御手段と、
前記ゲイン調整時には、画像読取時または待機時と異なる長さのオフセット補正期間を規定するタイミング信号を出力するタイミング規定手段と、
前記オフセット補正期間を規定するタイミング信号の入力を受けて、前記デジタル信号のオフセットレベルが目標値に収束するように、アナログ補正量を印加するオフセット補正手段と
を含む、画像読取装置。
【請求項２】
前記タイミング規定手段は、前記画像読取時または待機時と異なる長さのオフセット補正期間に対応して、前記画像読取時または待機時と異なる長さの前記光電変換素子を駆動する主走査ライン周期を規定することを特徴とする、請求項１に記載の画像読取装置。
【請求項３】
前記タイミング規定手段は、画像読取時または待機時よりも長いオフセット補正期間を規定することを特徴とする、請求項１または２に記載の画像読取装置。
【請求項４】
前記オフセット補正手段は、前記ゲイン調整時に、まず前記画像読取時または待機時と同一の長さのオフセット補正期間だけオフセット補正を実行し、前記オフセットレベルの変動量が規定値を越える場合に、前記変動量が規定値に収まるまで前記画像読取時または待機時と同一の長さのオフセット補正期間によるオフセット補正の実行を繰り返すことで、合算して画像読取時または待機時と異なる長さのオフセット補正期間が規定されることを特徴とする、請求項１〜３のいずれか１項に記載の画像読取装置。
【請求項５】
前記デジタル信号のオフセットレベルは、前記光電変換素子の暗時の信号に対応するデジタル信号のレベルであり、前記ピーク基準レベルは、白基準板からの反射光が入射した状態での前記光電変換素子のピーク時の信号に対応するデジタル信号のレベルである、請求項１〜４のいずれか１項に記載の画像読取装置。
【請求項６】
前記タイミング規定手段は、ゲイン調整時のオフセット補正期間は、画像読取時または待機時と異なる長さに規定するが、前記白基準板を露光する露光源のゲイン調整時の点灯期間は、画像読取時または待機時と同一の長さに規定する、請求項１〜５のいずれか１項に記載の画像読取装置。
【請求項７】
前記ゲイン調整制御手段は、前回のゲイン調整結果である値を、２回目以降のゲイン調整時の初期値として用いることを特徴とする、請求項１〜６のいずれか１項に記載の画像読取装置。
【請求項８】
請求項１〜７に記載の画像読取装置を備える画像形成装置。
【請求項９】
光電変換素子から入力される電気信号をサンプリングし、増幅器により増幅して出力するアナログ回路部と、前記アナログ回路部から入力される信号をデジタル信号へ変換する変換器とを備える画像読取装置が実行する方法であって、前記方法は、
前記増幅器のゲインを初期化するステップと、
画像読取時または待機時と異なる長さのオフセット補正期間で、前記変換器が出力するデジタル信号のオフセットレベルを検出するステップと、
検出された前記オフセットレベルと目標値との差分に応じてアナログ補正量を更新するステップと、
前記変換器が出力するデジタル信号のオフセットレベルに対するピーク基準レベルを検出するステップと、
検出された前記ピーク基準レベルが目標範囲内に収まらない場合に、前記増幅器のゲインを更新するステップと
を含む、信号処理方法。
【請求項１０】
検出された前記ピーク基準レベルが目標範囲内に収まる場合には、前記増幅器のゲインを更新せずに、前記オフセット補正期間を画像読取時または待機時の長さに戻すステップをさらに含む、請求項９に記載の信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理技術に関し、より詳細には、センサ信号のレベル補正機能を備える画像読取装置、該画像読取装置を含む画像形成装置および信号処理方法に関する。
【背景技術】
【０００２】
複合機やスキャナなどの画像読取装置では、原稿を露光し、原稿面からの反射光を電荷結合素子（Charge Coupled Device；ＣＣＤ）のセンサ面上に結像し、ＣＣＤから出力される出力信号を信号処理して、原稿画像を読み取る。ＣＣＤは、コンタクトガラス上の原稿の画像を読み取り、入力される駆動信号に同期して光学的な分解色（Ｒ，Ｇ，Ｂ）毎に画像信号を出力する。分解色毎の画像信号は、それぞれコンデンサによって交流結合されて、ＡＦＥ（Analog Front End）に入力される。
【０００３】
ＡＦＥは、入力された画像信号を駆動信号に対応してサンプリングすることで連続したアナログ信号を生成し、それをデジタル画像信号に変換して出力する。ＡＦＥ内部では、所定のオフセット電圧にクランプされ、リセットノイズ、フィードスルーレベル等を包含する画像信号がサンプルパルスに同期してサンプリングされ、連続したアナログ信号とされる。そして、アナログ信号は、可変ゲインアンプ（Variable Gain Amplifier）によりＡ／Ｄ変換の基準電圧のレベルに増幅された後、ＡＤＣ（Analog to Digital Converter）によってデジタル画像信号に変換される。こうして得られたデジタル画像信号は、後段の画像処理部に伝送されて、ＲＧＢ出力間の副走査方向遅延の補正、感度バラツキや照射系の配光ムラの補正、γ補正処理などが施される。
【０００４】
また、ＡＦＥ内部には、黒オフセット補正回路が設けられ、これによって、暗時のＣＣＤ出力がＡ／Ｄ変換後に所定のレベルとなるように、アナログオフセットがフィードバックされる。図１１は、主走査ライン周期におけるＣＣＤ出力信号を示すタイミングチャートである。図１１に示すように、ＣＣＤ出力信号は、１主走査ライン周期において、光学的にマスクされている画素に対応する黒基準画素期間と、原稿画像出力が得られる有効画素期間と、それ以外の空転送期間とに分けられる。画像読取装置では、黒基準画素期間の画素数が多くはなく、黒基準画素期間のＣＣＤ出力波形およびオフセット電圧レベルが空転送期間のものと概ね等しいことから、上記クランプ動作や黒オフセット補正の動作は空転送期間において行われている。
【０００５】
黒オフセット補正回路は、黒レベル検出信号がハイ（Ｈ）の期間（以下、黒オフセット補正期間という。）において、その期間のＡＤＣ出力データと黒オフセット目標レベルとの差分を１画素毎に算出し、その差分を図１２に示すようなフィルタ演算をして、１回の黒オフセット補正期間におけるズレ量を求める。このズレ量から、その主走査ラインでの補正量が決定され、ＤＡＣを介してアナログオフセット量としてフィードバックされる。
【０００６】
また、補正係数Ｔを変化させることにより、ＡＤＣ出力データに重畳しているノイズの平滑化の度合いを制御することもできる。一般的には補正係数Ｔをより大きくすると、ＡＤＣ出力データに含まれるノイズ成分を平滑化する度合いをより大きくすることができるが、最適な補正量が得られるまでにかかる時間が長くなる（つまり、より多くの画素数を必要とする。)。また、黒オフセット補正期間が長くなるほど、１主走査ラインあたりのズレ量検出の精度が良くなるが、１主走査ライン長は装置の読取速度を決定づけるパラメータであるため、所望の読取速度を維持したまま黒オフセット補正期間を長く確保するためには、画素周波数を高くする必要がある。
【０００７】
しかしながら、画素周波数を高くすると、ＣＣＤ、その駆動回路およびＡＦＥの発熱量が増大し、または不要な輻射ノイズが増大してＥＭＩの結果が劣化してしまう。さらには、ＣＣＤ、ＡＦＥなどの各素子の動作周波数に関するコスト上の制約のため、通常、黒オフセット補正期間は必要以上に長くせず、同等の読取速度が維持できるのであれば、画素周波数はできるだけ低い値に設定されるのが一般的である。しかも、通常の待機時および画像読取時などにおいては、暗時のＣＣＤ出力オフセットレベルは、熱ドリフトを除けば安定しているため、１主走査ライン当たりの補正量は小さく、黒オフセット補正期間を短くしても充分である。
【０００８】
ところが、画像読取装置においては、電源投入時または復帰時に、白基準板を露光して電荷結合素子（Charge Coupled Device；ＣＣＤ）で読み取った画像信号をデジタル化した後の出力レベルを一定の目標値の範囲内にゲイン調整する自動ゲイン調整（Auto Gain control；ＡＧＣ）が行われる。自動ゲイン調整機能により、ダイナミックレンジを可能な限り広く確保した上で、画像データ中のノイズを含めて画像信号がＡＤＣ出力において飽和しないような目標レベルに調整される（図１３，図１４）。上記自動ゲイン調整機能は、図１３に示すように１主走査ライン毎に、ゲインの更新、黒オフセットレベルのズレ量の検出、有効画素中のピークレベルの検出を繰り返し、有効画素中のピークレベルが目標範囲内に収まるようになるまで調整を行う。これにより高速に白基準板の読取レベルを目標範囲内に収束させることができる。
【０００９】
しかしながら、このゲイン調整機能では、白基準板の読取レベルと黒オフセット目標レベルと差分が、実際の読取レベルとして、当該目標レベルに収束するように調整される。したがって、ゲイン設定後の１回の黒オフセット補正期間内で、黒オフセットレベルが目標値に概ね追従している必要がある。仮に黒オフセットレベルの実際値と目標値の差が大きくなると、ゲイン調整を的確に行うことが困難である。
【００１０】
しかしながら、ゲインがＡ倍されることによって、その時ＤＡＣを介して印加されるオフセット電圧もＡ倍され、その分オフセットのズレは大きくなってしまう。この大きなズレを１回の黒オフセット補正期間内で収束させるためには、かなり長時間が必要である。すなわち、ゲイン調整時においては、通常の待機時および画像読取時と異なり、黒オフセット補正期間を長く確保する必要があり、そのためには、上述したように、一般には画素周波数を高く必要性が生じる。
【００１１】
画像周波数を高くせずにゲイン調整する方法としては、例えば２主走査ライン毎に１回ゲインを更新するなど、ゲイン調整更新タイミングの間隔を広げる手法も考えられる。しかしながら、黒オフセットレベルが安定するまで時間を稼ぐことができるものの、調整時間が長期化し、読取動作可能となるまでに必要な時間が長くなってしまう。
【００１２】
上記課題に対応して、特開２００７−１５８６６３号公報（特許文献１）は、デジタル画像データの規定区間の黒レベル平均値と、予め設定された黒レベル目標値との差分を検出し、差分が基準値以上である場合には、帰還量を多くして、オフセットレベルが高速に一定レベルに近づくようにフィードバックし、一方、差分が基準未満である場合には、通常応答性に戻して、ノイズには応答しないようにしたことを特徴とするオフセット調整装置を開示する。
【００１３】
上記特許文献１の技術は、ゲイン調整時は補正係数を通常時より小さくすることによって、同じ黒オフセット補正期間で追従する速度を早くしようとするものであるが、ＡＤＣ出力データに含まれるノイズ成分が小さければ有効であるが、ノイズ成分がある程度大きい場合、補正係数を小さくしたことにより、その検出結果の誤差が大きくなってしまい、結果として補正量およびオフセットレベルが振動してしまう蓋然性がある。
【００１４】
したがって、ゲイン調整時において、素子の発熱量の増大や輻射ノイズの増大を招く画素周波数の高周波数化をせずに、ノイズ成分がある程度大きい場合であってもゲイン設定後の１回の黒オフセット補正期間内に黒オフセットレベルを目標値に好適に追従させることを可能とし、装置の低コスト化、起動時間短縮に対する要請に応えることができる、ゲイン調整手法の開発が望まれていた。
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明は、上記従来技術における問題点に鑑みてなされたものであり、本発明は、ゲイン調整時において、素子の発熱量の増大や輻射ノイズの増大を招く画素周波数の高周波数化をせず、かつ当該画像読取装置の読取速度を劣化させずに、黒オフセット補正を安定的に実施することが可能な画像読取装置、該画像読取装置を備える画像形成装置および信号処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、上記課題を解決するために、下記特徴を有する、光電変換素子から入力される電気信号をサンプリングし、増幅器により増幅して出力するアナログ回路部と、前記アナログ回路部から入力される信号をデジタル信号へ変換する変換器とを備えた画像読取装置を提供する。本発明の画像読取装置は、上記変換器が出力するデジタル信号のオフセットレベルに対するピーク基準レベルが目標範囲内に収まるように、上記アナログ回路部の増幅器のゲインを調整する機能を備える。上記ゲイン調整時においては、画像読取時または待機時と異なる長さのオフセット補正期間内で、デジタル信号のオフセットレベルが目標値に収束するように、アナログ補正量を印加する。
【００１７】
さらに本発明によれば、上記画像読取装置が実行する信号処理方法が提供される。本信号処理方法では、画像読取装置が増幅器のゲインを初期化するステップと、画像読取装置が、画像読取時または待機時と異なる長さのオフセット補正期間で、変換器が出力するデジタル信号のオフセットレベルを検出するステップと、画像読取装置が、検出されたオフセットレベルと目標値との差分に応じてアナログ補正量を更新するステップと、画像読取装置が、変換器が出力するデジタル信号のオフセットレベルに対するピーク基準レベルを検出するステップと、画像読取装置が、検出されたピーク基準レベルが目標範囲内に収まらない場合に、増幅器のゲインを更新するステップとを含む。
【発明の効果】
【００１８】
上記構成によれば、素子の発熱量の増大や輻射ノイズの増大を招く画素周波数の高周波数化をしなくとも、また当該画像読取装置の読取速度を劣化させなくとも、画像読取時および待機時のオフセット補正期間を短縮可能としつつ、ゲイン調整時において、ノイズ成分がある程度大きい場合であってもゲイン更新後の１回のオフセット補正期間内にオフセットレベルを目標値に好適に追従させることが可能となり、ゲイン調整時における安定的なオフセット補正を実現することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本実施形態のスキャナ装置の機構構成を示す図。
【図２】本実施形態のスキャナ装置における信号処理を示すブロック図。
【図３】本実施形態のスキャナ装置におけるＡＦＥ内部のＲＧＢ３系統のうちの１系統を示す回路ブロック図。
【図４】本実施形態のスキャナ装置におけるＡＦＥ回路内部の可変ゲインアンプのゲイン調整制御に関連する詳細な機能ブロック図。
【図５】本実施形態によるゲイン調整方法を説明するための主走査ライン周期におけるＣＣＤ出力信号および黒レベル検出信号を示すタイミングチャート。
【図６】本実施形態によるスキャナ装置が実行するゲイン調整方法を示すフローチャート。
【図７】他の実施形態のスキャナ装置におけるＡＦＥ回路内部の可変ゲインアンプのゲイン調整制御に関連する詳細な機能ブロック図。
【図８】他の実施形態のフィルタ演算回路を示す図。
【図９】他の実施形態によるゲイン調整方法を説明するための主走査ライン周期におけるＣＣＤ出力信号および黒レベル検出信号を示すタイミングチャート。
【図１０】３回の黒オフセット補正に分けてオフセットレベルが目標値に追従する様子を示す図。
【図１１】従来技術における主走査ライン周期におけるＣＣＤ出力信号を示すタイミングチャート。
【図１２】フィルタ演算回路を示す図。
【図１３】従来技術におけるゲイン調整方法を説明するための主走査ライン周期におけるＣＣＤ出力信号および黒レベル検出信号を示すタイミングチャート。
【図１４】読取レベルが所定の目標範囲内に収まるように行われるゲイン調整を説明する図。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態を説明するが、本発明の実施形態は、以下の実施形態に限定されるものではない。なお、以下に説明する実施形態は、画像読取装置の一例としてスキャナ装置を用いて説明する。
【００２１】
図１は、本実施形態によるスキャナ装置の機構構成を示す図である。図１に示すスキャナ装置１０は、原稿が載置されるコンタクトガラス１２と、光学系等に起因した歪みを補正するための白基準板１６と、キセノンランプやＬＥＤなどの露光源１８および第１反射ミラー２０からなる第１キャリッジ２２と、第２反射ミラー２４および第３反射ミラー２６からなる第２キャリッジ２８と、レンズユニット３０とを含んで構成される。スキャナ装置１０は、さらに、本実施形態における光電変換手段を構成するＣＣＤリニアイメージセンサ（以下、単にＣＣＤと参照する。）３２を備えるセンサボード３４と、画像処理ボード３８とを含む。
【００２２】
第１キャリッジ２２および第２キャリッジ２８は、走査時に、図示しないステッピングモータの駆動により副走査方向Ａに移動する。露光源１８から照射された光は、コンタクトガラス１２上の原稿面で反射され、その反射光がミラー２０，２４，２６およびレンズユニット３０等の光学系を通過してＣＣＤ３２の受光面上に結像される。ＣＣＤ３２から出力される画像信号は、センサボード３４上でデジタル化され、通信ケーブル３６を介して画像処理ボード３８に入力され、各種デジタル画像処理が施される。
【００２３】
図２は、本実施形態のスキャナ装置においてＣＣＤ出力からデジタル画像信号を得るまでの信号処理を示すブロック図である。図２に示すスキャナ装置の機能ブロック１００は、センサボード３４に対応するセンサブロック１１０と、画像処理ボード３８に対応する画像処理ブロック１３０とを含み構成される。センサブロック１１０は、ＣＣＤ１１２と、ＡＦＥ１１８と、タイミング信号発生回路１２０と含む。センサブロック１１０のＣＣＤ１１２は、図示しないコンタクトガラス上の原稿の画像を読み取り、入力される駆動信号に同期して光学的な分解色（Ｒ，Ｇ，Ｂ）毎に画像信号を出力する。分解色毎の画像信号は、それぞれ、コンデンサ１１６ｒ，１１６ｇ，１１６ｂによって交流結合されて、ＡＦＥ回路１１８に入力される。
【００２４】
ＡＦＥ回路１１８は、入力された画像信号を駆動信号に対応してサンプリングすることで連続したアナログ信号を生成し、それをデジタル画像信号に変換して出力する。タイミング信号発生回路１２０は、本実施形態のタイミング規定手段を構成し、ＣＣＤ１１２およびＡＦＥ１１８を駆動するために必要な駆動信号は、水晶振動子（ＯＳＣ）１２２が発振するクロック信号に基づきタイミング信号発生回路１２０で生成され、各回路に入力される。
【００２５】
ＡＦＥ回路１１８が出力するデジタル画像信号は、インタフェース１２４，１３２を介して後段の画像処理部に伝送されて、ライン間補正回路１３４、シェーディング補正回路１３６、γ補正回路１３８による各種処理などが施される。ライン間補正回路１３４は、ＲＧＢ出力間の副走査方向の遅延を補正する機能を有する。シェーディング補正回路１３６は、図１に示した露光源１８により照射された白基準板１６からの反射光をＣＣＤ１１２で読み取ることによって、所定の濃度レベルを取得し、ＣＣＤ１１２の感度のバラツキや照明系の配光ムラを補正する。γ補正回路１３８は、デジタル化された画像に対しγ補正を施し、素子特性による誤差を修正する。
【００２６】
図３は、本実施形態のスキャナ装置におけるＡＦＥ回路１１８内部のＲＧＢ３系統の回路ブロックを例示する。図３に示すように、ＡＦＥ１１８は、本実施形態のアナログ回路を構成するクランプ回路（ＣＬＡＭＰ）１４０、サンプルホールド回路（ＳＨ）１４２および可変ゲインアンプ１４４を含む。ＡＦＥ１１８内部では、クランプ回路１４０により所定のオフセット電圧にクランプされ、サンプルホールド回路１４２により、リセットノイズ、フィードスルーレベル等を包含する画像信号をサンプルパルスに同期してサンプリングし保持することによって、入力される画像信号を連続したアナログ信号とする。そして、アナログ信号は、可変ゲインアンプ１４４によりＡ／Ｄ変換の基準電圧のレベルに増幅された後、本実施形態の変換器を構成するＡＤＣ１４６によって所定ビット（例えば１０ビット）のデジタル画像信号に変換される。
【００２７】
また、ＡＦＥ１１８内部には、本実施形態のオフセット補正手段を構成する黒オフセット補正回路１４８が設けられ、黒オフセット補正回路１４８は、暗時のＣＣＤ出力がＡ／Ｄ変換後に所定のレベルとなるように、ＤＡＣ１５０を介してアナログオフセットをフィードバックする。このフィードバック制御により、オフセット変動による画像データへの影響が低減される。ＡＦＥ１１８には、さらに、動作状態を決定するためのレジスタ部１５２が内蔵され、インタフェースを介して外部のＣＰＵあるいはＳＯＣなどの外部制御手段と接続され、シリアル通信などによって動作状態が設定可能とされている。
【００２８】
以下、図４〜図６を参照して、本実施形態のスキャナ装置におけるゲイン調整制御について説明する。図４は、本実施形態のスキャナ装置におけるＡＦＥ回路１１８内部の可変ゲインアンプ１４４のゲイン調整制御に関連する詳細な機能ブロック図である。図４に示すように、タイミング信号発生回路１２０は、より詳細には、ファインタイミング生成部１５６を含む。ファインタイミング生成部１５６は、水晶振動子の発振を基準に生成されたクロック信号を基準信号として、ＣＣＤ１１２およびＡＦＥ１１８の駆動信号を生成する。
【００２９】
より具体的には、ファインタイミング生成部１５６は、ＣＣＤ１１２の駆動信号として、主走査ライン周期を規定するシフトパルス信号を生成し、ＡＦＥ１１８の駆動信号として、クランプ回路１４０に対してクランプ動作を行うタイミングを規定するラインクランプ信号と、黒オフセット補正回路１４８に対して黒オフセット補正を行うタイミングを規定する黒レベル検出信号とを生成する。その他、ファインタイミング生成部１５６は、露光源１８の点灯期間を規定する点灯信号を生成することができる。
【００３０】
タイミング信号発生回路１２０が発生するシフト信号、ラインクランプ信号、黒レベル検出信号および点灯信号など信号の周期、位相、デューティ比は、シリアル通信部を介してＣＰＵまたはＳＯＣなどの制御部１６０から設定可能とされ、レジスタ部１５８にその設定値が記憶される。上記レジスタ部１５８は、タイミング信号発生回路１２０の動作状態を規定する設定記憶手段を構成し、記憶される値に応じて、図示しないＰＬＬ回路およびファインタイミング生成部１５６の動作が規定される。
【００３１】
ＡＦＥ回路１１８においては、クランプ回路１４０は、ファインタイミング生成部１５６から入力されるラインクランプ信号を受けて、当該ラインクランプ信号のハイ期間において直流再生を行う。黒オフセット補正回路１４８は、ファインタイミング生成部１５６から入力される黒レベル検出信号を受けて、当該黒レベル検出信号のハイ期間、すなわち黒オフセット補正期間において、黒オフセット補正の補正量の演算を行う。
【００３２】
黒オフセット補正回路１４８は、黒レベル検出信号のハイ期間のタイミングに対応するデジタル画像信号のデータから、ＡＤＣ１４６出力における黒オフセットレベルの現在の検出値を求め、該検出値と目標値とのズレ量を算出し、ＤＡＣ１５０を介して、このズレ量に応じた補正量に相当するアナログ電圧を加算する。なお、補正量は、算出されるズレ量と等しくしてもよいが、特に限定されるものではなく、ノイズの影響を考慮して、ズレ量未満の値としてもよい。
【００３３】
黒オフセット補正回路１４８は、より具体的には、黒レベル検出信号のハイ期間において、その期間におけるＡＤＣ出力（デジタル画像信号）のデータと、目標値との差分を１画素毎に算出し、その差分を図１２において従来技術として示したものと同様のフィルタ演算により、１回の黒レベル検出信号のハイ期間におけるズレ量を求める。また、上記黒オフセット補正回路１４８は、補正係数が設定可能とされており、ノイズの影響を平滑化する程度を規定することができる。一般に補正係数が大きくなると、ＡＤＣ出力（デジタル画像信号）のデータに含まれるノイズ成分を平滑化する度合いを大きくすることができる。なお、黒オフセット補正回路１４８の補正係数および目標オフセットレベルは、インタフェースを介して接続される制御部１６０からレジスタ部１５２の設定値として設定可能とされている。
【００３４】
さらに、本実施形態のスキャナ装置１０では、当該スキャナ装置１０の電源投入時や復帰時にゲイン調整を実施する。ゲイン調整機能は、電源投入時や復帰時に、白基準板を露光してＣＣＤ１１２が読み取った画像信号のＡ／Ｄ変換後のデジタル画像信号における読取レベルが、一定の目標範囲に収まるようにゲインを調整する機能である。ゲイン調整機能により、ダイナミックレンジを可能な限り広く確保した上で、画像データ中のノイズを含めて画像信号がＡＤＣ１４６の出力において飽和しないような目標レベルに調整される。
【００３５】
制御部１６０は、スキャナ装置１０が電源投入されたこと、またはスキャナ装置１０が省電力状態から復帰したこと応答して、ステッピングモータを駆動して図１に示す第１キャリッジ２２を白基準板１６の下に移動させ、ゲイン調整を開始する。制御部１６０は、可変ゲインアンプ１４４のゲインを所定の初期値に設定し、黒オフセットレベルに対する読取レベルが所定の目標範囲に収まるようになるまで、主走査ライン毎にゲインの更新を繰り返す。可変ゲインアンプ１４４のゲインは、インタフェースを介して接続される制御部１６０からレジスタ部１５２の設定値として設定可能とされている。
【００３６】
また、上述したように、上記ゲイン調整機能では、白基準板に対応する読取レベルと黒オフセット目標レベルと差分が、実際の読取レベルとして、当該目標レベルに収束するように調整される。したがって、ゲイン設定後の１回の黒オフセット補正期間内で、黒オフセットレベルが目標値に概ね追従している必要がある。仮に黒オフセットレベルの実際値と目標値の差が大きくなると、一般にゲイン調整を的確に行うことが困難となる。そこで本実施形態のスキャナ装置１０では、素子の発熱量の増大や輻射ノイズの増大を招く画素周波数の高周波数化をせずに、ゲイン調整時において、通常の待機時および画像読取時と異なる、より長い黒オフセット補正期間を確保することで対処する。
【００３７】
図５は、本実施形態によるゲイン調整方法を説明するための主走査ライン周期におけるＣＣＤ出力信号、黒レベル検出信号を示すタイミングチャートである。図５に示すように、ＣＣＤ出力信号は、１主走査ライン周期において、光学的にマスクされている画素に対応する黒基準画素期間と、原稿画像出力が得られる有効画素期間と、それ以外の空転送画素期間とに分けられる。図５において、クランプ動作および黒オフセット補正の動作は、上述したように、空転送画素期間において、ラインクランプ信号のハイ期間および黒レベル検出信号のハイ期間でそれぞれ行われる。また、１主走査ライン周期は、待機時または画像読取時おける周期よりも、ゲイン調整時の周期の方が長くなるように制御され、これに伴い、空転送画素期間がより長く確保され、黒レベル検出期間の長さも延長可能とされている。
【００３８】
ゲイン調整が開始されると、まず第１の主走査ラインにおいて、可変ゲインアンプ１４４のゲインが初期化された後、延長された黒オフセット補正期間において、黒レベルの検出が行われる。画像読取動作時および待機時より補正期間を長くできるため、画像読取動作時および待機時の補正期間を短くできる一方で、ゲイン調整時には、ズレ量が多くても、またノイズを平滑化させるために充分な補正係数を設定しても充分に追従できる程度の補正期間を確保することができる。したがって、次回以降の主走査ラインにおいては、黒オフセットレベルが目標値に好適に追従している状態で、黒オフセットレベルに対する白基準板１６の読取レベルを検出することができる。
【００３９】
黒オフセットレベルに対する読取レベルが、上記白基準板１６からの反射光に対応する画素有効期間におけるピークレベルとして検出されると、当該ピークレベルが、所定の目標範囲に収まっているか否かが判定され、ピークレベルが収束していなければ、ピークレベルが収束するまで、ゲインを更新し、黒レベル検出、アナログオフセット量の更新およびピークレベルの検出が繰り返される。ピークレベルが収束すれば、ゲインを更新する必要がなく、通常の待機時の黒オフセット補正期間および主走査ライン周期に戻され、通常の待機状態に移行する。
【００４０】
上記ゲイン更新においては、可変ゲインアンプ１４４の設定可能な最小ステップでインクリメントまたはデクリメントすることができる。しかしながら、これに特に限定されるものではなく、他の実施形態では、現在の主走査ラインにおける白基準板１６の読取レベルと目標レベルとの差分から、次回の最適ゲインを算出し、これを設定することができる。また、上記ゲインの初期化では、任意の初期値から開始することもできるが、前回のゲイン調整後の最終的なゲイン値が利用可能であれば、当該最終的なゲイン値を初期値として用いることにより、ゲイン調整にかかる時間を短縮することができる。
【００４１】
なお、上記黒オフセット補正期間を長く確保するため主走査ライン周期が延長されるが、１主走査ラインあたりの露光源１８点灯期間の長さは、デューティ比を調整することにより、主走査ライン周期によらず固定とし、常に同じ状態で読取を可能とすることが好ましい。これは、主走査ライン周期を変化させると、点灯期間のデューティ比が固定されている限り、主走査ライン周期におけるＣＣＤ１１２の露光時間が変わるため、同等のＣＣＤおよびランプを使用した場合であっても露光時間に比例して出力が変化するためである。本実施形態では、このような露光時間の変化に伴う出力の変動を回避するため、露光源１８の点灯期間が、ゲイン調整時、待機時および画像読取時にわたって一定となるように、露光源１８を駆動する信号のデューティ比を変化させる。
【００４２】
図６は、本実施形態によるスキャナ装置が実行する、ゲイン調整方法を示すフローチャートである。図６に示す処理は、スキャナ装置１０が起動したこと、または省電力状態から復帰したことに応答して、ステップＳ１００から開始される。
【００４３】
ステップＳ１０１では、制御部１６０は、ゲイン調整を開始するため、タイミング信号発生回路１２０と通信して、主走査ライン周期、黒オフセット期間、露光点灯期間などを規定する各信号のレジスタ部１５８における設定値を設定する。ここでは、主走査ラインおよび黒オフセット補正期間が待機時および画像読取時よりも長い期間に設定される。ステップＳ１０２では、制御部１６０は、ＡＦＥ回路１１８と通信して、可変ゲインアンプ１４４のゲイン値を含むレジスタ部１５２の各種設定値を設定する。
【００４４】
ステップＳ１０３では、当該主走査ラインにおいて、黒オフセット補正回路１４８により、黒レベルが検出され、ステップＳ１０４でオフセット量が更新される。ステップＳ１０５では、制御部１６０は、次の主走査ラインにおいて、デジタル画像信号の有効画素期間に対応するデータからピークレベルを検出する。ステップＳ１０６では、制御部１６０は、検出したピークレベルが所定の目標範囲に収まり基準が満たされているか否かを判定する。ステップＳ１０６で、ピークレベルの基準が満たされていないと判定された場合（ＮＯ）には、処理は、ステップＳ１０７へ進められ、制御部１６０は、ＡＦＥ回路１１８と通信して、可変ゲインアンプ１４４のゲイン値を更新し、ステップＳ１０３へ処理をループさせる。
【００４５】
一方、ステップＳ１０６で、ピークレベルの基準が満たされたと判定された場合（ＹＥＳ）には、ステップＳ１０８へ処理が分岐される。ステップＳ１０８では、制御部１６０は、ゲイン更新を行わずに、ゲイン値を確定し、必要に応じて次回の初期値として利用するためにゲイン値を記憶する。ステップＳ１０９では、制御部１６０は、タイミング信号発生回路１２０と通信して、主走査ライン周期、黒オフセット期間、露光点灯期間などを規定する各信号のレジスタ部１５８の設定値を更新し、主走査ラインおよび黒オフセット補正期間の長さを待機時および画像読取時と同一の長さとし、ステップＳ１１０で、通常の動作へ以降する。
【００４６】
上述した実施形態によれば、起動直後または復帰直後のゲイン調整時における黒オフセット補正期間を可変とし、予め画像読取時および待機時の補正期間よりも長く確保することによって、スキャナ装置１０の画像読取時における読取速度を劣化させることなく、また素子の発熱量の増大や輻射ノイズの増大を招く画素周波数の高周波数化をせずに、ゲイン更新後の１回の黒オフセット補正期間内に黒オフセットレベルを目標値に好適に追従させることを可能とし、ひいては、安定したゲイン調整が実現される。
【００４７】
以上説明した実施形態では、黒オフセット補正期間および主走査ライン周期は、ゲイン調整を開始した初期において、予め一律に通常よりも長い値に設定される。なお、黒オフセット補正期間および主走査ライン周期の値は、好ましくは、黒オフセット補正期間として、予め想定される最も大きなデータ変動量に対しても充分な補正ができる期間が確保できるように、予め広く確保しておくことができる。一方、通常のオフセット補正期間で充分に黒オフセットレベルが目標値に追従するのであれば、必ずしも、黒オフセット補正期間を予め長く設定する必要はないものと考えられる。以下、図７〜図１０を参照して、他の実施形態のスキャナ装置におけるゲイン調整制御について説明する。なお、以下説明する実施形態のスキャナ装置は、上述した実施形態のものと共通する構成を備えるため、以下、相違点を中心に説明し、同様の機能部については、同一の符番で参照する。
【００４８】
図７は、他の実施形態のスキャナ装置におけるＡＦＥ回路１１８内部の可変ゲインアンプ１４４のゲイン調整制御に関連する詳細な機能ブロック図である。他の実施形態によるゲイン調整制御においては、制御部１６０は、ゲイン調整を開始する初期のタイミングでは、特に黒オフセット補正期間およびそれに伴う主走査ライン周期の変更を行わず、画像読取時および待機時と同一の黒オフセット補正期間にて黒オフセット補正を開始する。
【００４９】
制御部１６０は、ゲイン調整を開始すると、可変ゲインアンプ１４４のゲインを所定の初期値に設定し、白基準板を露光してＣＣＤ１１２が読み取った画像信号のＡ／Ｄ変換後のデジタル画像信号における黒オフセットレベルに対する読取レベルが所定の目標範囲に収まるようになるまで、主走査ライン毎にゲイン更新を繰り返す。ゲイン調整中、各主走査ラインにおいては、黒オフセット補正回路１４８は、まず、画像読取時および待機時と同一の黒オフセット補正期間にて、その期間のＡＤＣ出力データと黒オフセットレベルの目標値とのズレ量を求める。黒オフセット補正回路１４８は、さらに、図８に示すフィルタ演算によって、黒オフセットレベルの検出値と目標値との差分を１画素毎に積算した結果について、今回の画素での積算量と、１画素前での積算量との間の変動量を安定度検出部で算出する。
【００５０】
黒オフセット補正回路１４８は、安定度の検出結果を制御部１６０に通知しており、制御部１６０は、オフセットレベルの変動量が規定値を越え安定化していないと判定される場合には、タイミング信号発生回路１２０と通信して、主走査ライン周期を延長し、さらに、追加の黒オフセット補正期間を規定する信号を発生させ、当該変動量が規定値に収まるまで、画像読取時または待機時と同一の長さのオフセット補正期間によるオフセット補正の実行を繰り返す。上記差分が規定値以下になれば、そのままＤＡＣ１５０のアナログ補正量を更新し、次の主走査ラインへ処理が進められる。これにより、画像読取時および待機時と同一の黒オフセット補正期間では充分に追従しない場合には、２以上の黒オフセット補正期間が合算されて、画像読取時または待機時より長いオフセット補正期間が構成される。
【００５１】
図９は、他の実施形態によるゲイン調整方法を説明するための主走査ライン周期におけるＣＣＤ出力信号および黒レベル検出信号を示すタイミングチャートである。クランプ動作および黒オフセット補正の動作は、上述したように、空転送画素期間において、ラインクランプ信号のハイ期間および黒レベル検出信号のハイ期間でそれぞれ行われる。１主走査ライン周期は、最初は待機時または画像読取時と同一の長さであり、上記安定度の判定結果に応じて延長されるように構成されている。
【００５２】
ゲイン調整が開始されると、まず第１の主走査ラインにおいて、可変ゲインアンプ１４４のゲインが初期化された後、画像読取時と同一の黒オフセット補正期間において、黒レベルの検出が行われる。続いて、安定度が判定され、上記差分が規定値を超えている場合（ＮＧ）には、アナログオフセット量は更新されず、再度、画像読取時と同一の黒オフセット補正期間において、黒レベルの検出が行われる。安定度が規定値以下である場合（ＯＫ）は、アナログオフセット量が更新され、次の主走査ラインへ進められる。
【００５３】
図１０は、３回の黒オフセット補正に分けてオフセットレベルが目標値に追従する様子を示す図である。なお、図１０は、ノイズの存在しない理想的な状態における例を示す。図１０に示すように、合計３回の期間で黒オフセット補正が行われ、一定値に追従している様子がわかる。
【００５４】
上述した他の実施形態では、ゲイン調整時において、１回の黒オフセット補正期間では充分に追従しきれない場合に、複数回に分けて黒オフセット補正を実施することで、充分に追従できる場合にはできるだけ迅速に黒オフセット補正を完了させることを可能とし、ゲイン調整時の黒オフセット補正期間を最適化することができる。ひいてはゲイン調整時間が短縮され、スキャナ装置１０のスタートアップ時間を短縮することが可能となる。
【００５５】
なお、上述までの実施形態では、黒オフセット補正期間および主走査ライン周期を一律に通常よりも長い値に設定したり、各黒オフセット補正期間が固定の値であるとして説明してきたが、他の実施形態では、調整期間において黒オフセット補正期間を変化させてもよい。黒オフセット補正で使用する暗時のデータは、ＡＦＥ１１８において設定される可変ゲインアンプ１４４のゲインに依存する。例えば使用している光源が暗かったり、ＣＣＤの感度が低かったりすると、大きなゲインを加えることになるが、その際は暗時のデータの変動もゲイン倍される。他の実施形態では、この性質を利用して、ＡＦＥ１１８で設定されているゲインの大きさに応じて、それに対応した黒オフセット補正期間、ライン周期を決め、設定したゲインの大きさに合わせて黒オフセット補正期間を長く確保する構成を採用してもよい。
【００５６】
以上説明したように、上述した実施形態によれば、ゲイン調整時において、素子の発熱量の増大や輻射ノイズの増大を招く画素周波数の高周波数化をせず、かつ当該画像読取装置の読取速度を劣化させずに、黒オフセット補正を安定的に実施することが可能な、画像読取装置、該画像読取装置を備える画像形成装置および信号処理方法を提供することができる。
【００５７】
なお、上記画像読取装置としては、上述したスキャナ装置に限られるものではなく、特定の用途に応じて、複合機、複写機、ファクシミリなどの画像読取装置を備える画像形成装置として構成することもできるなお、上述までの実施形態では、可変ゲインアンプのゲイン調整は、ＡＦＥ回路の外部の制御部により制御されるものとして説明してきた。また、タイミング信号発生回路は、ＡＦＥ回路の外部のモジュールとして実装されるものとして説明してきた。しかしながら、他の実施形態では、上記タイミング信号発生回路の機能および自動ゲイン調整機能をＡＦＥ回路内部の構成として実装することもできる。
【００５８】
これまで本発明の実施形態について説明してきたが、本発明の実施形態は上述した実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用・効果を奏する限り、本発明の範囲に含まれるものである。
【符号の説明】
【００５９】
１０…スキャナ装置、１２…コンタクトガラス、１４…圧板、１６…白基準板、１８…露光源、２０…第１反射ミラー、２２…第１キャリッジ、２４…第２反射ミラー、２６…第３反射ミラー、２８…第２キャリッジ、３０…レンズユニット、３２…ＣＣＤ、３４…センサボード、３６…通信ケーブル、３８…画像処理ボード、１００…機能ブロック、１１０…センサブロック、１１２…ＣＣＤ、１１６…コンデンサ、１１８…ＡＦＥ回路、１２０…タイミング信号発生回路、１２２…水晶振動子、１２４，１３２…インタフェース、１３０…画像処理ブロック、１３４…ライン間補正回路、１３６…シェーディング補正回路、１３８…ガンマ補正回路、１４０…クランプ回路、１４２…サンプルホールド回路、１４４…可変ゲインアンプ、１４６…ＡＤＣ、１４８…黒オフセット補正回路、１５０…ＤＡＣ、１５２…レジスタ部、１５６…ファインタイミング生成部、１５８…レジスタ部、１６０…制御部
【先行技術文献】
【特許文献】
【００６０】
【特許文献１】特開２００７−１５８６６３号公報
【図１】
2012156621.tif 000003
【図２】
2012156621.tif 000004
【図３】
2012156621.tif 000005
【図４】
2012156621.tif 000006
【図５】
2012156621.tif 000007
【図６】
2012156621.tif 000008
【図７】
2012156621.tif 000009
【図８】
2012156621.tif 000010
【図９】
2012156621.tif 000011
【図１０】
2012156621.tif 000012
【図１１】
2012156621.tif 000013
【図１２】
2012156621.tif 000014
【図１３】
2012156621.tif 000015
【図１４】
2012156621.tif 000016