(57)【要約】【課題】順方向ＥＳＤに低い耐性の半導体発光素子を選別する方法を提供する。【解決手段】半導体レーザＬＤに、ＥＳＤに係る放電電荷が注入されるとき、該半導体レーザＬＤは、注入電荷に応じた光を発生する。この注入電荷は、静電的に蓄積された電荷の放電であるので、通常動作の際と異なり量や強さの点で制御されていない。一方、飽和ＥＳＤ電圧におけるパルス光出力波形を模擬できる模擬電気信号の生成条件を決定して、この生成条件に基づく半導体レーザＬＤに電気信号を印加する。生成条件に基づく電気信号は、半導体レーザＬＤに静電放電（ＥＳＤ）が加わったときに半導体レーザに生成される光パルスを模擬的に再現する。生成された模擬的な光パルスは、破壊しやすい欠陥にダメージを与えて、半導体レーザＬＤに特性変化を引き起こせる。模擬的な光パルスの印加の後に、順方向ＥＳＤに関して低い耐性を示す半導体レーザを選別できる。【選択図】図３
2012253050.tif 000002
【特許請求の範囲】
【請求項１】
半導体発光素子を選別する方法であって、
順方向に係る静電放電試験のための第１〜第ｎの試験電圧（Ｖ１〜Ｖｎ）において前記静電放電試験を複数の半導体発光素子の一部からなる第１のグループのうちの複数の半導体発光素子に行って、前記第１〜第ｎの試験電圧（Ｖ１〜Ｖｎ）にそれぞれ対応した第１〜第ｎの半導体発光素子劣化数と、前記第１〜第ｎの半導体発光素子劣化数の累積劣化分布における飽和ＥＳＤ電圧とを求める工程と、
該飽和ＥＳＤ電圧におけるパルス光出力波形を模擬できる模擬電気信号の生成条件を決定する工程と、
前記複数の半導体発光素子の残りからなる第２のグループのうちの半導体発光素子に前記生成条件に基づく電気信号を印加した後に、該半導体発光素子の電気特性を測定して該電気特性の劣化の有無を調べる工程と、
該電気特性の有無を調べた後に良品の半導体発光素子を選別して、特性劣化した半導体発光素子を分離する工程と、
を備える、半導体発光素子を選別する方法。
【請求項２】
該電気特性の有無を調べる前記工程では、
前記第２のグループのうちの半導体発光素子の逆方向Ｉ−Ｖ特性電圧Ｖｒ１を測定し、
前記逆方向Ｉ−Ｖ特性電圧を測定した後に、前記第２のグループのうちの前記半導体発光素子に前記電気信号を印加し、
前記電気信号を印加した後に、前記第２のグループのうちの半導体発光素子の逆方向Ｉ−Ｖ特性電圧Ｖｒ２を測定し、
前記逆方向Ｉ−Ｖ特性電圧Ｖｒ１と前記逆方向Ｉ−Ｖ特性電圧Ｖｒ２との比較から、前記第２のグループのうちの半導体発光素子の素子劣化の有無を判定する、請求項１に記載された半導体発光素子を選別する方法。
【請求項３】
前記パルス光出力波形は、前記静電放電試験において測定される、請求項１又は請求項２に記載された半導体発光素子を選別する方法。
【請求項４】
前記飽和ＥＳＤ電圧以上の試験電圧における電圧印加では、前記累積劣化分布は増加しない、請求項１〜請求項３のいずれか一項に記載された半導体発光素子を選別する方法。
【請求項５】
前記飽和ＥＳＤ電圧以下の第１〜第ｍの試験電圧における第１〜第ｍのレーザダイオード劣化数と前記第１〜第ｍの試験電圧との関係は、一次式で表される第１の近似式で近似され、
前記飽和ＥＳＤ電圧以上の第（ｍ＋１）〜第ｎの試験電圧における第（ｍ＋１）〜第ｎのレーザダイオード劣化数と前記第（ｍ＋１）〜第ｎの試験電圧との関係は、一次式で表される第２の近似式で近似され、
前記第１の近似式の傾きは前記第２の近似式の傾きより大きい、請求項１〜請求項４のいずれか一項に記載された半導体発光素子を選別する方法。
【請求項６】
前記模擬電気信号は電流パルスであり、
前記生成条件は、パルス幅及びパルス電流を含む、請求項１〜請求項５のいずれか一項に記載された半導体発光素子を選別する方法。
【請求項７】
前記模擬電気信号は方形波を含む、請求項１〜請求項６のいずれか一項に記載された半導体発光素子を選別する方法。
【請求項８】
前記模擬電気信号は、繰り返しのパルス列を含む、請求項１〜請求項７のいずれか一項に記載された半導体発光素子を選別する方法。
【請求項９】
前記繰り返しの周波数は１ｋＨｚ以下である、請求項８に記載された半導体発光素子を選別する方法。
【請求項１０】
前記半導体発光素子は、個々の半導体素子のチップの形態を有する、請求項１〜請求項９のいずれか一項に記載された半導体発光素子を選別する方法。
【請求項１１】
前記半導体発光素子は、半導体バーの形態を有する、請求項１〜請求項９のいずれか一項に記載された半導体発光素子を選別する方法。
【請求項１２】
半導体発光素子を作製する方法であって、
複数の半導体発光素子を作製する工程と、
順方向に係る静電放電試験のための第１〜第ｎの試験電圧（Ｖ１〜Ｖｎ）において前記静電放電試験を前記複数の半導体発光素子の一部からなる第１のグループのうちの複数の半導体発光素子に行って、第１〜第ｎの半導体発光素子劣化数と、前記第１〜第ｎの半導体発光素子劣化数の累積劣化分布から飽和ＥＳＤ電圧と、該飽和ＥＳＤ電圧におけるパルス光出力波形とを求める工程と、
前記パルス光出力波形を模擬できる模擬電気信号の生成条件を決定する工程と、
前記複数の半導体発光素子の残りからなる第２のグループのうちの半導体発光素子に前記生成条件に基づく電気信号を印加した後に、該半導体発光素子の電気特性を測定して該電気特性の有無を調べる工程と、
を備える、半導体発光素子を作製する方法。
【請求項１３】
該電気特性の有無を調べた後に、特性劣化した半導体発光素子を除いて良品の半導体発光素子を得る工程と、
良品の半導体発光素子を組み立てる工程と、
を更に備える、請求項１１に記載された半導体発光素子を作製する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子を選別する方法、及び半導体発光素子を作製する方法に関する。
【背景技術】
【０００２】
特許文献１には、半導体レーザ生産物を作製する方法が記載されている。この方法では、ＥＳＤ耐性の低下が小さいスクリーニングを用いて半導体レーザ生産物を作製する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１６５３９４公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体レーザといった半導体発光素子に関する静電放電（ＥＳＤ）には、半導体レーザ内の発光に係るｐｎ接合への順方向電圧の印加に係る順方向ＥＳＤと、該ｐｎ接合への逆方向電圧の印加に係る逆方向ＥＳＤとがある。発明者の知見によれば、ＥＳＤの耐性に関しては、放電の極性により劣化機構が異なっている。
【０００５】
半導体レーザの順方向ＥＳＤ試験において、例えばゼロボルトより大きな電圧をキャパシタに充電した後に、この充電電荷を所定の抵抗を介して半導体レーザへ放電する。半導体レーザへの放電の後に測定した半導体レーザ特性が劣化しているとき、ＥＳＤによる劣化が該半導体レーザに生じたことになる。キャパシタへの充電電圧を段階的に徐々に大きくして、例えば１５００ボルト程度までの充電電圧を試験に用いる。
【０００６】
発明者は、順方向ＥＳＤ試験において、ＥＳＤ試験における累積劣化率が、充電電圧のある値付近で飽和する傾向になることを見出している。あるＥＳＤ試験では、累積劣化率の飽和に係る電圧は、例えば６００ボルトから７００ボルトである。発明者は、累積劣化率の飽和について検討した結果、以下のような発明を成すに至った。
【０００７】
本発明は、このような事情を鑑みて為されたものであり、順方向ＥＳＤに関して低い耐性を示す半導体発光素子を選別する方法を提供することを目的とし、また、順方向ＥＳＤに関して改善された耐性を有する半導体発光素子を作製する方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、低い順方向の静電放電耐圧の半導体発光素子を選別する方法に係る。この方法は、（ａ）順方向に係る静電放電試験のための第１〜第ｎの試験電圧（Ｖ１〜Ｖｎ）において前記静電放電試験を複数の半導体発光素子の一部からなる第１のグループ内の複数の半導体発光素子に行って、前記第１〜第ｎの試験電圧（Ｖ１〜Ｖｎ）にそれぞれ対応した第１〜第ｎの半導体発光素子劣化数と、前記第１〜第ｎの半導体発光素子劣化数の累積劣化分布における飽和ＥＳＤ電圧とを求める工程と、（ｂ）該飽和ＥＳＤ電圧におけるパルス光出力波形を模擬できる模擬電気信号の生成条件を決定する工程と、（ｃ）前記複数の半導体発光素子の残りからなる第２のグループ内の半導体発光素子に前記生成条件に基づく電気信号を印加した後に、該半導体発光素子の電気特性を測定して該電気特性の劣化の有無を調べる工程と、（ｄ）該電気特性の有無を調べた後に、特性劣化した半導体発光素子を除くことによって良品の半導体発光素子を選別する工程とを備える。
【０００９】
本発明は、改善された順方向の静電放電耐圧を有する半導体発光素子を作製する方法に係る。この方法は、（ａ）複数の半導体発光素子を作製する工程と、（ｂ）順方向に係る静電放電試験のための第１〜第ｎの試験電圧（Ｖ１〜Ｖｎ）において前記静電放電試験を前記複数の半導体発光素子の一部からなる第１のグループ内の複数の半導体発光素子に行って、第１〜第ｎの半導体発光素子劣化数と、前記第１〜第ｎの半導体発光素子劣化数の累積劣化分布から飽和ＥＳＤ電圧と、該飽和ＥＳＤ電圧におけるパルス光出力波形とを求める工程と、（ｃ）前記パルス光出力波形を模擬できる模擬電気信号の生成条件を決定する工程と、（ｄ）前記複数の半導体発光素子の残りからなる第２のグループ内の半導体発光素子に前記生成条件に基づく電気信号を印加した後に、該半導体発光素子の電気特性を測定して該電気特性の有無を調べる工程とを備える。
【００１０】
また、本発明に係る作製方法は、該電気特性の有無を調べた後に、特性劣化した半導体発光素子を除くために良品の半導体発光素子を得る工程と、良品の半導体発光素子を組み立てる工程とを更に備えることができる。
【００１１】
上記の発明に係る方法によれば、半導体発光素子は、電荷の注入により光を発生可能な半導体構造を含み、この半導体発光素子に、ＥＳＤに係る放電電荷が注入されるとき、該半導体発光素子は、注入電荷に応じた光を発生する。この注入電荷は、静電的に蓄積された電荷の放電であるので、通常動作の際と異なりピーク電荷量や電荷の時間変化の点で制御されていない。これ故に、ＥＳＤにより発生される光は、半導体発光素子に破壊的なダメージを生じさせることがある。
【００１２】
一方で、半導体発光素子は、未だ、製品の品質を保証するための検査を受けていないので、半導体発光素子内の光の伝搬に伴って劣化するような欠陥を含んでいる可能性がある。このような半導体発光素子に、飽和ＥＳＤ電圧におけるパルス光出力波形を模擬できる模擬電気信号の生成条件に基づく電気信号を印加する。生成条件に基づく電気信号は、半導体発光素子にＥＳＤが加わったときに半導体発光素子に生成される光パルスを模擬的に再現する。これ故に、生成された模擬的な光パルスは、破壊しやすい欠陥にダメージを与えて、半導体発光素子に特性変化を引き起こせる。模擬的な光パルスの印加の後に、素子特性変化の有無を調べるための電気特性測定を該半導体発光素子に行う。これによって、順方向ＥＳＤに関して低い耐性を示す半導体発光素子を選別できる。
【００１３】
本発明に係る方法においては、該電気特性の有無を調べる前記工程では、前記第２のグループ内の半導体発光素子の逆方向Ｉ−Ｖ特性電圧Ｖｒ１を測定し；前記逆方向Ｉ−Ｖ特性電圧Ｖｒを測定した後に、前記第２のグループ内の前記半導体発光素子に前記電気信号を印加し；前記電気信号を印加した後に、前記第２のグループ内の半導体発光素子の逆方向Ｉ−Ｖ特性電圧Ｖｒ２を測定し；前記逆方向Ｉ−Ｖ特性電圧Ｖｒ１と前記逆方向Ｉ−Ｖ特性電圧Ｖｒ２との比較から、前記第２のグループ内の半導体発光素子の素子劣化の有無を判定することが好ましい。
【００１４】
この方法によれば、半導体発光素子の逆方向Ｉ−Ｖ特性電圧に基づき、素子劣化の有無を判定できる。
【００１５】
本発明に係る方法では、前記パルス光出力波形は、前記静電放電試験において測定されることが好ましい。この方法によれば、静電放電試験の際に測定されたパルス光出力波形を利用して、模擬電気信号の生成条件を決定するので、模擬電気信号の模擬性を高められる。
【００１６】
また、本発明に係る方法では、前記パルス光出力波形は、前記静電放電試験において前記第１〜第ｎの試験電圧（Ｖ１〜Ｖｎ）の印加毎に測定されることが好ましい。この方法によれば、飽和ＥＳＤ電圧の正確性及び模擬電気信号の模擬性を高められる。
【００１７】
本発明に係る方法では、前記飽和ＥＳＤ電圧以上の試験電圧における電圧印加では前記累積劣化分布は増加しないものとして、飽和ＥＳＤ電圧を規定してもよい。或いは、本発明に係る方法では、前記飽和ＥＳＤ電圧以下の第１〜第ｍの試験電圧における第１〜第ｍのレーザダイオード劣化数と前記第１〜第ｍの試験電圧との関係は、一次式で表される第１の近似式で近似され、前記飽和ＥＳＤ電圧以上の第（ｍ＋１）〜第ｎの試験電圧における第（ｍ＋１）〜第ｎのレーザダイオード劣化数と前記第（ｍ＋１）〜第ｎの試験電圧との関係は、一次式で表される第２の近似式で近似され、前記第１の近似式の傾きは前記第２の近似式の傾きより大きいものとして、飽和ＥＳＤ電圧を規定してもよい。
【００１８】
本発明に係る方法では、前記模擬電気信号は電流パルスであり、前記生成条件は、パルス幅及びパルス電流を含むことができる。この方法によれば、パルス幅及びパルス電流は制御しやすいので、模擬電気信号を再現性よく生成できる。
【００１９】
本発明に係る方法では、前記模擬電気信号は方形波を含むことができる。この方法では、模擬電気信号の生成が容易になる。
【００２０】
本発明に係る方法では、前記模擬電気信号は、繰り返しのパルス列を含むことができる。この方法によれば、繰り返しにより、適切なストレス量を調整して、スクリーニングを行うことができる。
【００２１】
本発明に係る方法では、前記繰り返しの周波数は１ｋＨｚ以下であることがよい。この方法によれば、パルスの繰り返し印加に伴う発熱の影響を低減できる。
【００２２】
本発明に係る方法では、前記半導体発光素子は個々の半導体素子のチップの形態を有することができる。或いは、本発明に係る方法では、前記半導体発光素子は、半導体バーの形態を有することができる。
【発明の効果】
【００２３】
本発明によれば、順方向ＥＳＤに関して低い耐性を示す半導体発光素子を選別する方法が提供される。また、本発明によれば、順方向ＥＳＤに関して改善された耐性を有する半導体発光素子を作製する方法が提供される。
【図面の簡単な説明】
【００２４】
【図１】図１は、本実施の形態に係る半導体発光素子を選別する方法、及び半導体発光素子を作製する方法における主要な工程を模式的に示す図面である。
【図２】図２は、本実施の形態に係る半導体発光素子を選別する方法、及び半導体発光素子を作製する方法における主要な工程を模式的に示す図面である。
【図３】図３は、本実施の形態に係る半導体発光素子を選別する方法、及び半導体発光素子を作製する方法における主要な工程を模式的に示す図面である。
【図４】図４は、本実施の形態に係る半導体発光素子を選別する方法、及び半導体発光素子を作製する方法における主要な工程を模式的に示す図面である。
【発明を実施するための形態】
【００２５】
引き続いて、添付図面を参照しながら、本発明の半導体発光素子を選別する方法、及び半導体発光素子を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２６】
図１、図２、図３及び図４は、本実施の形態に係る半導体発光素子を選別する方法、及び半導体発光素子を作製する方法における主要な工程を模式的に示す図面である。
【００２７】
まず、複数の半導体発光素子を作製する。図１の（ａ）部に示されるように、半導体基板１１を準備する。半導体基板１１としては、例えばIII−Ｖ化合物半導体基板を用いることができ、このIII−Ｖ化合物半導体は例えばＩｎＰ、ＧａＡｓ等である。III−Ｖ化合物半導体層を含む半導体積層１３を半導体基板１１の主面１１ａ上に形成する。半導体積層１３は、メサ構造や半導体リッジ構造を含むことができる。半導体積層１３上には保護膜１５が形成されており、半導体積層１３及び保護膜１５上には電極１７が形成される。電極１７は保護膜１５の開口を介して半導体積層１３に接触を成す。半導体基板１１の裏面１１ｂ上には別の電極１９が形成される。これらの工程により、半導体発光素子のための基板生産物ＳＰを作製する。半導体発光素子としては、例えば半導体レーザが例示される。引き続く説明では、半導体レーザについて説明する。
【００２８】
図１の（ｂ）部に示されるように、基板生産物ＳＰからレーザバーＬＤＢを作製する。レーザバーＬＤＢは、２つの劈開面２１ａ、２１ｂを含む。レーザバーＬＤＢは、一方向に配列された半導体レーザのための構造を含む区画を有する。
【００２９】
図１の（ｃ）部に示されるように、レーザバーＬＤＢの劈開面２１ａ、２１ｂ上に、それぞれ、誘電体多層膜２３ａ、２３ｂを形成する。この工程により、レーザバー生産物ＳＰＢが作製される。
【００３０】
図１の（ｄ）部に示されるように、レーザバー生産物ＳＰＢを分離して、個々の半導体レーザＬＤＶ１、ＬＤＶ２、ＬＶＤ３・・・ＬＤＶｘ−１、ＬＤＶｘを作製する（ｘは自然数）。
【００３１】
図２の（ａ）部に示されるように、半導体レーザ（以下「半導体レーザＬＤ」として参照する）を２つのグループＧ１、Ｇ２に分ける。グループＧ１のうちの半導体レーザＬＤは、静電放電試験のために使用される。この静電放電試験の結果として規定される模擬的な電気信号を用いた模擬的な静電放電試験により、グループＧ２内の半導体レーザＬＤは選別される。
【００３２】
次いで、グループＧ２に適用される模擬的な静電放電試験のための電気信号の生成条件を決定する。この決定は、例えば以下のように行われる。
【００３３】
図２の（ｂ）部を参照すると、試験装置２５が示されている。試験装置２５は、充電用の電源２７と、放電電荷を蓄積するキャパシタ２９、放電時定数を規定する抵抗３１、半導体レーザＬＤからの発光を測定するＯＥコンバータ３３、及び半導体レーザＬＤの電気的特性を測定する測定器３５を含む。スイッチＳ１は、キャパシタ２９への充電及び放電を切り替える。スイッチＳ２は、静電放電試験のセッティングと電気特性測定のセッティングとを切り替える。キャパシタ２９のキャパシタンスは例えば１００ピコファラッドであり、抵抗３１の抵抗値は例えば１キロオームである。グループＧ１内の半導体レーザＬＤを試験装置２５に配置する。
【００３４】
必要な場合には、図２の（ｂ）部に示されるように、スイッチＳ１を切り替えて、半導体レーザＬＤをキャパシタ２９から切り離すと共に、半導体レーザＬＤを測定器３５に接続して、電気特性測定のセッティングのための配置にスイッチＳ２がセットされる。このセッティングで、半導体レーザＬＤの特性（例えば、逆方向の電気特性）を測定してもよい。その測定値を初期値として記録する。
【００３５】
図２の（ｃ）部に示されるように、スイッチＳ１を切り替えて、充電用電源２７を用いて静電放電試験のための電圧までキャパシタ２９を充電する。充電電圧は例えば１００ボルト、２００ボルト、３００ボルト、４００ボルト、５００ボルト、６００ボルト、７００ボルト、１０００ボルト、１５００ボルトといった値の電圧である。
【００３６】
図２の（ｄ）部に示されるように、半導体レーザＬＤにキャパシタ２９の電荷を放電するためにスイッチＳ２を切り替えた後に、スイッチＳ１を切り替えて、キャパシタ２９に充電された静電放電試験用電荷を半導体レーザＬＤに放電する。
【００３７】
図２の（ｅ）部に示されるように、グループＧ１内の半導体レーザＬＤを試験装置２５に配置する。スイッチＳ１を切り替えて、半導体レーザＬＤをキャパシタ２９から切り離すと共に、半導体レーザＬＤを測定器３５に接続する。これによって、電気特性測定のセッティングのための配置にスイッチＳ２がセットされる。このセッティングで、半導体レーザＬＤの特性（例えば、逆方向の電気特性）を測定する。その測定値を第１試験値として記録する。
【００３８】
引き続き、図２の（ｃ）部に示されるように、スイッチＳ１を切り替えて、次の充電電圧にセットした充電用電源２７を用いて静電放電試験のための電圧までキャパシタ２９を充電する。この後に、ＥＳＤ試験用電荷を半導体レーザＬＤに放電する。半導体レーザＬＤの逆方向の電気特性を測定する。その測定値を次の試験値として記録する。半導体レーザＬＤの劣化の有無は、逆方向の電気的特性の値（例えば、逆方向のリーク電流の値）で判断する。
【００３９】
所望の充電電圧になるまで、キャパシタ２９への充電、半導体レーザＬＤへの放電、及び半導体レーザＬＤの逆方向電気特性の測定を繰り返す。順方向に係る静電放電試験のための第１〜第ｎの試験電圧（Ｖ１〜Ｖｎ）において静電放電試験を複数の半導体レーザＬＤに行って、第１〜第ｎの試験電圧（Ｖ１〜Ｖｎ）における第１〜第ｎの半導体発光素子劣化数を求める。第１〜第ｎの半導体発光素子劣化数は第１〜第ｎの試験電圧（Ｖ１〜Ｖｎ）にそれぞれ対応する。
【００４０】
第１〜第ｎの試験電圧（Ｖ１〜Ｖｎ）と第１〜第ｎの半導体発光素子劣化数とを用いてＥＳＤ試験の累積劣化分布を作成できる。図３の（ａ）部は、ＥＳＤ試験電圧と半導体レーザ劣化数とを用いて作成したＥＳＤ試験の累積劣化分布を示す。この例では、累積劣化分布は、９枚のウエハから２１５個の半導体レーザＬＤに対して行ったＥＳＤ試験から作成される。この累積劣化分布においては、試験電圧として、１００ボルト、２００ボルト、３００ボルト、４００ボルト、５００ボルト、６００ボルト、７００ボルト、１０００ボルト、１５００ボルトにおける半導体レーザ劣化数が記載されている。
【００４１】
また、必要な場合には、パルス光出力波形は、ＥＳＤ試験において測定されることが好ましい。ＥＳＤ試験の際に測定されたパルス光出力波形を利用して、模擬電気信号の生成条件を決定するので、模擬電気信号の模擬性を高められる。例えば、ＥＳＤ試験に際して、第１〜第ｎの試験電圧（Ｖ１〜Ｖｎ）において試験中の半導体レーザからのパルス光の出力波形（パルス光出力波形）を測定することができる。図３の（ｂ）部は、ＥＳＤ試験におけるパルス光出力波形を示す。パルス光出力波形は、図２の（ｂ）部において示されたＯＥコンバータ３３を用いて測定される。図３の（ｂ）部は、試験電圧（１００ボルト、２００ボルト、３００ボルト、４００ボルト、５００ボルト、６００ボルト、７００ボルト、１０００ボルト、１５００ボルト）におけるパルス光出力波形を重ねて示す。上記のように、パルス光出力波形がＥＳＤ試験において第１〜第ｎの試験電圧（Ｖ１〜Ｖｎ）の印加毎に測定されるとき、後の工程で決定される飽和ＥＳＤ電圧の正確性及び模擬電気信号の模擬性を高められる。パルス光出力波形のパルス幅は、例えば２００ｎｍ〜３００ｎｍ程度の値である。図３の（ｂ）部における破線は、パルスピーク値の包絡線を示す。
【００４２】
累積劣化分布から飽和ＥＳＤ電圧ＶＳＡＴを求める。この飽和ＥＳＤ電圧以上の試験電圧における電圧印加では、累積劣化分布は増加しないものとして、飽和ＥＳＤ電圧を規定することができる。図３の（ａ）部に示された累積劣化分布に基づくとき、飽和ＥＳＤ電圧ＶＳＡＴは例えば６００ボルトである。可能であるならば、図３の（ｂ）部に示されたパルス光出力波形から飽和ＥＳＤ電圧を求めてもよい。
【００４３】
なお、パルス光出力波形は、飽和ＥＳＤ電圧の決定の後に、この飽和ＥＳＤ電圧においてパルス光出力波形を測定してもよい。
【００４４】
ＥＳＤ試験において劣化した半導体レーザＬＤを調査した結果、累積劣化率が飽和する。劣化した半導体レーザＬＤでは、その劣化メカニズムは、レーザ端面の活性層における光吸収によるものである。図３の（ｂ）部に示されるように、ＥＳＤ試験時の半導体レーザＬＤからの光出力波形を観察するとき、累積劣化分布と同様に、光出力のピーク値は、ある印加電圧付近で飽和する傾向が見られる。光出力のピーク値の傾向は、ＥＳＤ試験における累積劣化率曲線の飽和傾向と対応する。光出力のピーク値の飽和の傾向は５００ボルトから６００ボルト付近で生じる。
【００４５】
図３の（ａ）部に示された累積劣化曲線を用いた例では、第１〜第ｍの試験電圧（例えば１００ボルト、２００ボルト、３００ボルト、４００ボルト、５００ボルト）における第１〜第ｍのレーザダイオード劣化数と第１〜第ｍの試験電圧との関係を、一次式で表される第１の近似式で近似することができる。第１〜第ｍの試験電圧は飽和ＥＳＤ電圧以下である。また、第（ｍ＋１）〜第ｎの試験電圧（６００ボルト、７００ボルト、１０００ボルト、１５００ボルト）における第（ｍ＋１）〜第ｎのレーザダイオード劣化数と第（ｍ＋１）〜第ｎの試験電圧との関係を、一次式で表される第２の近似式で近似することができる。第（ｍ＋１）〜第ｎの試験電圧は飽和ＥＳＤ電圧以上である。第１の近似式の傾きは第２の近似式の傾きより大きく、これらの近似式から飽和ＥＳＤ電圧を規定してもよい。例えば、これらの近似式の交点として飽和ＥＳＤ電圧を規定することができる。第１〜第ｍの試験電圧は飽和ＥＳＤ電圧ＶＳＡＴ以下の値であり、第（ｍ＋１）〜第ｎの試験電圧は飽和ＥＳＤ電圧ＶＳＡＴ以上の値である。
【００４６】
また、ある電圧を境にして、低い試験電圧を含む電圧領域において累積劣化数の変化を試験電圧の一次式で近似でき、高い試験電圧を含む電圧領域において累積劣化数の変化を試験電圧の別の一次式で近似できる。このとき、上記のある電圧を飽和ＥＳＤ電圧として用いることができる。
【００４７】
必要な場合には、決定された飽和ＥＳＤ電圧におけるパルス光出力波形を求める。この後に、パルス光出力波形を模擬できる模擬電気信号の生成条件を決定する。この条件の決定は、例えば以下のように行われる。図４の（ａ）部を参照すると、模擬電気信号の生成条件を決定するための装置を示す。ＥＳＤ試験に用いたものとは別の半導体レーザＬＤにパルス生成器３９を接続すると共に、パルス生成器３９のパルスＰ０に応答した該半導体レーザＬＤからの発光をＯＥコンバータ４１で受ける。ＯＥコンバータ４１は、模擬電気信号の候補となるパルス信号ＥＰ０を生成する。
【００４８】
模擬電気信号は電流パルスであることができる。決定された生成条件は、パルス幅の条件及びパルス電流値の条件を含むことができる。パルス幅及びパルス電流の値は制御しやすいので、模擬電気信号を再現性よく生成できる。また、模擬電気信号は方形波を含むことができる。方形波の使用は、模擬電気信号の生成を容易にする。さらに、模擬電気信号は、繰り返しのパルス列を含むことができる。パルスの繰り返し数の調整により、適切なストレス量を調整して、スクリーニングを行うことができる。この繰り返しの周波数は１ｋＨｚ以下であるとき、パルスの繰り返し印加に伴う発熱の影響を低減できる。
【００４９】
半導体レーザの残りからなる第２のグループＧ２内の半導体レーザＬＤに生成条件に基づく電気信号を印加する。この後に、該半導体レーザの電気特性を測定して該電気特性劣化の有無を調べる。このために、図４の（ｂ）部を参照すると、模擬ＥＳＤ試験のための接続が示される。パルス生成器３９は、模擬電気信号の生成条件を用いて模擬ＥＳＤ試験のための電気信号を生成する。半導体レーザＬＤは、スイッチＳ３を介してパルス生成器３９に接続される。また、半導体レーザＬＤは、スイッチＳ４を介して半導体レーザＬＤの電気的特性を測定する測定器４１に接続される。半導体レーザＬＤへのスイッチＳ３やＳ４の接続は、排他的である。
【００５０】
模擬ＥＳＤ試験の工程においては、決定された生成条件を用いた模擬パルスの印加の後に電気特性の有無を調べる。まず、図４の（ｃ）部に示されるように、測定器４１を用いて、半導体レーザＬＤの逆方向Ｉ−Ｖ特性電圧Ｖｒ１を測定する。この値を初期値として記録することができる。例えば逆方向Ｉ−Ｖ特性電圧Ｖｒ１の耐圧は、例えば電流１０μＡにおける電圧値で規定できる。図４の（ｄ）部に示されるように、逆方向Ｉ−Ｖ特性電圧を測定した後に、模擬ＥＳＤ試験のための電気信号をパルス生成器３９を用いて半導体レーザＬＤに印加する。図４の（ｅ）部に示されるように、模擬ＥＳＤ試験のための電気信号を印加した後に、測定器４１を用いて、半導体レーザの逆方向Ｉ−Ｖ特性電圧Ｖｒ２を測定する。この値を試験値として記録することができる。
【００５１】
逆方向Ｉ−Ｖ特性電圧Ｖｒ１と逆方向Ｉ−Ｖ特性電圧Ｖｒ２との比較から、半導体レーザの素子劣化の有無を判定する。半導体レーザＬＤの逆方向Ｉ−Ｖ特性電圧に基づき、素子劣化の有無を判定できる。比較の判断としては、例えば逆方向の耐圧が０．５ボルト以上変化したしたとき、半導体レーザＬＤが「劣化した」と判断する。逆方向の耐圧は、例えば電流１０μＡにおける電圧値で規定できる。
【００５２】
上記方法によれば、半導体レーザＬＤは、電荷の注入により光を発生可能な半導体構造を含み、この半導体レーザＬＤに、ＥＳＤに係る放電電荷が注入されるとき、該半導体レーザＬＤは、注入電荷に応じた光を発生する。この注入電荷は、静電的に蓄積された電荷の放電であるので、通常動作の際と異なり量や強さの点で制御されていない。これ故に、ＥＳＤにより発生される光は、半導体レーザＬＤに破壊的なダメージを生じさせることがある。一方で、半導体レーザＬＤは、未だ、製品の品質を保証するための検査を受けていないので、半導体レーザＬＤ内の光の伝搬に伴って劣化するような欠陥を含んでいる可能性がある。
【００５３】
このような半導体レーザＬＤに、飽和ＥＳＤ電圧におけるパルス光出力波形を模擬できる模擬電気信号の生成条件に基づく電気信号を印加する。生成条件に基づく電気信号は、半導体レーザＬＤに静電放電（ＥＳＤ）が加わったときに半導体レーザに生成される光パルスを模擬的に再現する。これ故に、生成された模擬的な光パルスは、破壊しやすい欠陥にダメージを与えて、半導体レーザＬＤに特性変化を引き起こせる。模擬的な光パルスの印加の後に、この特性変化の有無を調べるための電気特性測定を半導体レーザに行う。これによって、順方向ＥＳＤに関して低い耐性を示す半導体レーザの選別を行うことができる。
【００５４】
改善された順方向静電放電耐圧を有する半導体レーザを作製する方法では、模擬ＥＳＤ試験を行った半導体レーザＬＤに関して電気特性の有無を調べた後に、特性劣化した半導体レーザＬＤを分離して良品の半導体レーザＬＤを選別することができる。そして、このように得られた良品の半導体発光素子を組み立てることができる。
【００５５】
上記の方法では、個々の半導体レーザといった半導体素子がチップの形態を有する半導体発光素子に適用することを説明したが、半導体レーザといった半導体素子がレーザバーといった半導体バーの形態を有するようにしてもよい。
【００５６】
発明者は、光出力飽和点に対応する飽和ＥＳＤ電圧を累積劣化分布に示す特性を有する半導体レーザについて、低いＥＳＤ試験電圧で特性劣化する半導体レーザを選別する方法を検討してきた。既に説明したように、特性劣化がレーザ端面活性層での光吸収によるものなので、光を発生させることで低いＥＳＤ耐圧の生産物を選別できると考えられる。ところが、発熱の影響が被試験品に加わると、ＥＳＤ劣化と異なるメカニズムの劣化の影響が混在することになる。このために、半導体レーザに光を発生させるために印加する電流（又は電圧）は、連続的な印加ではなくパルス印加であることが望ましい。
【００５７】
発明者は、半導体レーザにパルス信号を印加することによるＥＳＤ試験のための実験を行う。この実験により、低いＥＳＤ耐圧を示す半導体レーザ生産物を選別できることを確認できる。飽和ＥＳＤ電圧におけるパルス光出力波形を模擬できる模擬電気信号の印加により特性劣化を示した半導体レーザを観察したところ、模擬電気信号の印加による劣化メカニズムが実際のＥＳＤ試験における劣化メカニズムと同等であることをエレクトロルミネッセンス（ＥＬ）分析等を用いて確認できる。
【００５８】
模擬電気信号の印加によりパルスで光を発生させて、低いＥＳＤ耐圧の生産物を選別するとき、既に説明したように、半導体レーザにおいて発生される光出力の飽和に関して、模擬電気信号の印加によるパルス印加試験が実際のＥＳＤ試験とで同等であることが求められる。発明者の実験によれば、模擬電気信号の印加によるパルス印加においてＩ−Ｌ曲線における光出力飽和点がＥＳＤ試験における光出力飽和より低いとき、ＥＳＤで劣化する半導体レーザ個体を完全に省くことができない可能性がある。一方で、模擬電気信号の印加によるパルス印加においてＩ−Ｌ曲線における光出力飽和点がＥＳＤ試験における光出力飽和より高いとき、ＥＳＤで劣化しない半導体レーザ個体の少なくとも一部を模擬電気信号の印加によりスクリーニングすることになる可能性がある。したがって、模擬電気信号の印加によるパルス印加においてＩ−Ｌ曲線における光出力飽和点がＥＳＤ試験における光出力飽和とほぼ等しくすることが大切である。このために、模擬電気信号のパルス幅、デューティ等を決定する工程を行うことが重要になる。このためには、ＥＳＤ試験時の飽和光出力を評価し、これと同等になるように模擬電気信号のパルス生成条件を設定する。パルス生成条件としては、パルス幅、パルスデューティ、ステージ温度等を用いることができるが、これに限定されるものではない。この生成条件を用いてパルス印加による模擬ＥＳＤ試験を半導体レーザに行って、低いＥＳＤ耐圧の半導体レーザ生産物の選別を行う。これらの模擬パルス印加の試験は、半導体レーザのチップや半導体レーザのバーなど、実装費用がかさまない実装前の生産物に対して行われる。
【００５９】
本発明は、本実施の形態に開示された特定の構成に限定されるものではない。
【産業上の利用可能性】
【００６０】
本発明によれば、順方向ＥＳＤに関して低い耐性を示す半導体発光素子を選別する方法を提供できる。また、本発明によれば、順方向ＥＳＤに関して改善された耐性を有する半導体発光素子を作製する方法を提供できる。
【符号の説明】
【００６１】
１１…半導体基板、１３…半導体積層、１５…保護膜、１７、１９…電極、ＳＰ…基板生産物、ＬＤＢ…レーザバー、２１ａ、２１ｂ…劈開面、２３ａ、２３ｂ…誘電体多層膜、ＳＰＢ…レーザバー生産物、ＬＤＶ１、ＬＤＶ２、ＬＶＤ３・・・ＬＤＶｘ−１、ＬＤＶｘ…半導体レーザ、ＬＤ…半導体レーザ、２５…試験装置、２７…充電用の電源、２９…キャパシタ、３１…抵抗、３３…ＯＥコンバータ、３５…測定器、Ｓ１、Ｓ２、Ｓ３、Ｓ４…スイッチ、ＶＳＡＴ…飽和ＥＳＤ電圧、３９…パルス生成器、Ｐ０…パルス、４１…ＯＥコンバータ、ＥＰ０…パルス信号。
【図１】
2012253050.tif 000003
【図２】
2012253050.tif 000004
【図３】
2012253050.tif 000005
【図４】
2012253050.tif 000006