(57)【要約】【課題】温度変化に対して定電圧および定電流を発生しつつ、回路面積を削減することが可能な定電圧定電流発生回路を提供する。【解決手段】定電圧定電流発生回路は、第１のトランジスタと、第１の端子と第２の電位との間に接続された第１の抵抗と、第１の抵抗と直列に接続された第１のダイオードと、第１のトランジスタの制御端子に第１の制御信号を出力する第１のオペアンプと、を備える。定電圧定電流発生回路は、第１の制御信号に応じて、定電流を電流出力端子から出力する電流出力回路と、第１のトランジスタに流れる第１の電流をミラーした第２の電流が流れる第２のトランジスタと、電圧出力端子と第２の電位との間に接続された第２の抵抗と、を備える。定電圧定電流発生回路は、電圧出力端子に電流を出力し、温度の変化に対して負の電流特性を有する電流源と、参照電圧を参照電圧端子から出力する参照電圧出力回路と、を備える。【選択図】図１
2012084034.tif 000002
【特許請求の範囲】
【請求項１】
第１の電位に一端が接続され、第１の端子に他端が接続された第１のトランジスタと、
前記第１の端子と第２の電位との間に接続された第１の抵抗と、
前記第１の端子と前記第２の電位との間で、前記第１の抵抗と直列に接続された第１のダイオードと、
前記第１の端子の電圧と、参照電圧とが入力され、前記第１のトランジスタの制御端子に第１の制御信号を出力する第１のオペアンプと、
前記第１の電位と前記第２の電位との間に接続され、前記第１の制御信号に応じて、定電流を電流出力端子から出力する電流出力回路と、
定電圧を出力するための電圧出力端子と前記第１の電位との間に接続され、前記第１の制御信号が制御端子に入力され、前記第１のトランジスタに流れる第１の電流をミラーした第２の電流が流れる第２のトランジスタと、
前記電圧出力端子と前記第２の電位との間に接続された第２の抵抗と、
前記第１の電位と前記電圧出力端子との間に接続され、前記電圧出力端子に電流を出力し、温度の変化に対して負の電流特性を有する電流源と、
前記参照電圧を参照電圧端子から出力する参照電圧出力回路と、を備え、
前記参照電圧出力回路は、
前記第１の電位に一端が接続された第３のトランジスタと、
前記第３のトランジスタの他端と前記第２の電位との間に接続された第３の抵抗と、
前記第１の電位に一端が接続され、前記参照電圧端子に他端が接続され、前記第３の電流と等しい第４の電流が流れる第４のトランジスタと、
前記第４のトランジスタの他端に一端が接続され、前記第２の電位に他端が接続された第２のダイオードと、
前記第３のトランジスタの他端と前記第３の抵抗との間の電圧と、前記第４のトランジスタの他端と前記第２のダイオードとの間の電圧とが入力され、前記第３のトランジスタの制御端子および前記第４のトランジスタの制御端子に、第２の制御信号を出力する第２のオペアンプと、を含み、
前記第１のダイオードは、同じ電圧降下に対して電流を流す能力が第２のダイオードよりも高い
ことを特徴とする定電圧定電流発生回路。
【請求項２】
第１の電位に一端が接続され、第１の端子に他端が接続された第１のトランジスタと、
前記第１の端子と第２の電位との間に接続された第１の抵抗と、
前記第１の端子と前記第２の電位との間で、前記第１の抵抗と直列に接続された第１のダイオードと、
前記第１の端子の電圧と、参照電圧とが入力され、前記第１のトランジスタの制御端子に第１の制御信号を出力する第１のオペアンプと、
前記第１の電位と前記第２の電位との間に接続され、前記第１の制御信号に応じて、定電流を電流出力端子から出力する電流出力回路と、
定電圧を出力するための電圧出力端子と前記第１の電位との間に接続され、前記第１の制御信号が制御端子に入力され、前記第１のトランジスタに流れる第１の電流をミラーした第２の電流が流れる第２のトランジスタと、
前記電圧出力端子と前記第２の電位との間に接続された第２の抵抗と、
前記第１の電位と前記電圧出力端子との間に接続され、前記電圧出力端子に電流を出力し、温度の変化に対して負の電流特性を有する電流源と、
前記参照電圧を参照電圧端子から出力する参照電圧出力回路と、を備え、
前記参照電圧出力回路は、
前記第１の電位に一端が接続されたダイオード接続された第３のトランジスタと、
前記第１の電位に一端が接続され、前記第３のトランジスタに流れる第３の電流をミラーし、前記第３の電流と等しい第４の電流が流れる第４のトランジスタと、
前記第３のトランジスタの他端に一端が接続された第５のトランジスタと、
前記第４のトランジスタの他端に一端が接続され、前記参照電圧端子に他端が接続され、ダイオード接続された第６のトランジスタと、
前記第５のトランジスタの他端と前記第２の電位との間に接続された第３の抵抗と、
前記第６のトランジスタの他端に一端が接続され、前記第２の電位に他端が接続された第２のダイオードと、を含み、
前記参照電圧出力回路は、前記第３のトランジスタの他端から第２の制御信号を出力し、
前記第５のトランジスタは、前記第６のトランジスタに流れる前記第４の電流をミラーし、
前記第１のダイオードは、同じ電圧降下に対して電流を流す能力が第２のダイオードよりも高い
ことを特徴とする定電圧定電流発生回路。
【請求項３】
前記電流源は、
前記第１の電位に一端が接続され、前記電圧出力端子に他端が接続され、前記第２の制御信号が制御端子に入力され、前記第３のトランジスタに流れる前記第３の電流をミラーした電流が流れる電流源トランジスタである
ことを特徴とする請求項１または２に記載の定電圧定電流発生回路。
【請求項４】
前記第１の抵抗は、前記第１の端子に一端が接続され、
前記第１のダイオードは、前記第１の抵抗の他端と前記第２の電位との間に接続されている
ことを特徴とする請求項１ないし３のいずれか一項に記載の定電圧定電流発生回路。
【請求項５】
前記電流出力回路は、
前記第１の電位に一端が接続され、前記第１の制御信号が制御端子に入力され、前記第１のトランジスタに流れる第１の電流をミラーした電流が流れる第１の電流出力トランジスタと、
前記第１の電流出力トランジスタの他端と前記第２の電位との間に接続され、ダイオード接続された第２の電流出力トランジスタと、
前記電流出力端子と前記第２の電位との間に接続され、前記第２の電流出力トランジスタの制御端子に制御端子が接続され、前記第２の電流出力トランジスタに流れる電流をミラーした電流が流れる第３の電流出力トランジスタと、を含む
ことを特徴とする請求項１ないし４のいずれか一項に記載の定電圧定電流発生回路。
【請求項６】
前記第１の電位は、電源電位であり、
前記第２の電位は、接地電位であり、
前記第１ないし第４のトランジスタは、ｐＭＯＳトランジスタであり、
前記第１のオペアンプは、前記第１の端子に非反転入力端子が接続され、前記参照電圧端子に反転入力端子が接続され、
前記第２のオペアンプは、前記第４のトランジスタの他端に反転入力端子が接続され、前記第３のトランジスタの他端に非反転入力端子が接続されている
ことを特徴とする請求項１ないし５のいずれか一項に記載の定電圧定電流発生回路。
【請求項７】
前記第１の抵抗は、前記第１の端子に一端が接続され、
前記第１のダイオードは、前記第１の抵抗の他端にアノードが接続され、前記第２の電位にカソードが接続され、
前記第２のダイオードは、前記参照電圧端子にアノードが接続され、前記第２の電位にカソードが接続されている
ことを特徴とする請求項６に記載の定電圧定電流発生回路。
【請求項８】
前記第１のオペアンプは、
前記第１の電位に一端が接続され、ダイオード接続された第１のアンプトランジスタと、
前記第１のアンプトランジスタの他端に一端が接続され、前記第１の端子の電圧が制御端子に入力される第２のアンプトランジスタと、
前記第１の電位に一端が接続され、前記第１のオペアンプＯＰ１の出力端子に他端が接続され、前記第１のアンプトランジスタの制御端子に制御端子が接続された第３のアンプトランジスタと、
前記第３のアンプトランジスタの他端に一端が接続され、前記第２のアンプトランジスタの他端に他端が接続され、前記参照電圧が制御端子に入力される第４のアンプトランジスタと、
前記第２のアンプトランジスタの他端と前記第２の電位との間に接続され、設定電圧が制御端子に入力され所定の電流が流れる第５のアンプトランジスタと、を含む
ことを特徴とする請求項１ないし７のいずれか一項に記載の定電圧定電流発生回路。
【請求項９】
前記第１のオペアンプは、前記第１の端子の電圧と、前記参照電圧とが等しくなるように、前記第１のトランジスタの制御端子に前記第１の制御信号を出力する
ことを特徴とする請求項１に記載の定電圧定電流発生回路。
【請求項１０】
前記第２のオペアンプは、前記第３のトランジスタの他端と前記第３の抵抗との間の電圧と、前記第４のトランジスタの他端と前記第２のダイオードとの間の電圧とが等しくなるように、前記第３のトランジスタの制御端子および前記第４のトランジスタの制御端子に前記第２の制御信号を出力する
ことを特徴とする請求項１または９に記載の定電圧定電流発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、定電流および定電圧を出力する定電圧定電流発生回路に関する。
【背景技術】
【０００２】
従来、例えば、半導体集積回路の回路構成に用いる抵抗は、その抵抗値が温度とともに変化する温度特性を有する。このような抵抗を用いたＢＧＲ（Ｂａｎｄ  Ｇａｐ  Ｒｅｆｅｒｅｎｃｅ）回路は、該抵抗の抵抗値の合わせこみにより、定電圧または定電流のどちらか一方しか生成できない。
【０００３】
したがって、定電圧と定電流とが要求される回路構成では、定電圧用と定電流用の２種類のＢＧＲ回路が必要になり、回路面積や消費電流が増加する問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−４５１２５
【特許文献２】米国特許出願公開第２００７／００８０７４０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
温度の変化に対して定電圧および定電流を発生しつつ、回路面積を削減することが可能な定電圧定電流発生回路を提供する。
【課題を解決するための手段】
【０００６】
実施例に従った定電圧定電流発生回路は、第１の電位に一端が接続され、第１の端子に他端が接続された第１のトランジスタと、前記第１の端子と第２の電位との間に接続された第１の抵抗と、前記第１の端子と前記第２の電位との間で、前記第１の抵抗と直列に接続された第１のダイオードと、前記第１の端子の電圧と、参照電圧とが入力され、前記第１のトランジスタの制御端子に第１の制御信号を出力する第１のオペアンプと、を備える。前記定電圧定電流発生回路は、前記第１の電位と前記第２の電位との間に接続され、前記第１の制御信号に応じて、定電流を電流出力端子から出力する電流出力回路と、定電圧を出力するための電圧出力端子と前記第１の電位との間に接続され、前記第１の制御信号が制御端子に入力され、前記第１のトランジスタに流れる第１の電流をミラーした第２の電流が流れる第２のトランジスタと、前記電圧出力端子と前記第２の電位との間に接続された第２の抵抗と、を備える。前記定電圧定電流発生回路は、前記第１の電位と前記電圧出力端子との間に接続され、前記電圧出力端子に電流を出力し、温度の変化に対して負の電流特性を有する電流源と、前記参照電圧を参照電圧端子から出力する参照電圧出力回路と、を備える。前記参照電圧出力回路は、前記第１の電位に一端が接続された第３のトランジスタと、前記第３のトランジスタの他端と前記第２の電位との間に接続された第３の抵抗と、前記第１の電位に一端が接続され、前記参照電圧端子に他端が接続され、前記第３のトランジスタに流れる第３の電流をミラーし、前記第３の電流と等しい第４の電流が流れる第４のトランジスタと、前記第４のトランジスタの他端に一端が接続され、前記第２の電位に他端が接続された第２のダイオードと、を含む。前記参照電圧出力回路は、前記第３のトランジスタの他端と前記第３の抵抗との間の電圧と、前記第４のトランジスタの他端と前記第２のダイオードとの間の電圧とが入力され、前記第３のトランジスタの制御端子および前記第４のトランジスタの制御端子に、第２の制御信号を出力する第２のオペアンプを含む。前記第１のダイオードは、同じ電圧降下に対して電流を流す能力が第２のダイオードよりも高い。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係る定電圧定電流発生回路１００の回路構成の一例を示す図である。
【図２】図１に示す定電圧定電流発生回路１００のオペアンプＯＰ１の構成の一例を示す図である。
【図３】図１の定電圧定電流発生回路１００の動作特性を説明するため電圧電流特性の一例を示す図である。
【図４】図１に示す定電圧定電流発生回路１００の参照電圧出力回路１０３の構成の他例を示す回路図である。
【発明を実施するための形態】
【０００８】
以下、各実施例について図面に基づいて説明する。
【実施例１】
【０００９】
図１は、実施形態に係る定電圧定電流発生回路１００の回路構成の一例を示す図である。また、図２は、図１に示す定電圧定電流発生回路１００のオペアンプＯＰ１の構成の一例を示す図である。
【００１０】
なお、以下では、第１の電位を電源電位、第２の電位を接地電位として説明するが、第１の電位を接地電位、第２の電位を電源電位とした場合には、定電圧定電流発生回路１００のトランジスタ等の回路の極性が図１に示す構成とは逆になる。
【００１１】
図１に示すように、定電圧定電流発生回路１００は、電流出力回路１０１と、電流源１０２と、参照電圧出力回路１０３と、第１のトランジスタ（ｐＭＯＳトランジスタ）Ｍ１と、第２のトランジスタ（ｐＭＯＳトランジスタ）Ｍ２と、第１の抵抗Ｒ１と、第２の抵抗Ｒ２と、第１のダイオードＤ１と、第１のオペアンプＯＰ１と、を備える。
【００１２】
第１のトランジスタＭ１は、電源電位（第１の電位）ＶＤＤに一端（ソース）が接続され、第１の端子Ｘ１に他端（ドレイン）が接続されている。
【００１３】
第１の抵抗Ｒ１は、第１の端子Ｘ１と接地電位（第２の電位）ＶＳＳとの間に接続されている。ここでは、第１の抵抗Ｒ１は、第１の端子Ｘ１に一端が接続されている。
【００１４】
なお、この第１の抵抗Ｒ１は、正の温度特性を有する。この第１の抵抗Ｒ１は、例えば、半導体基板（図示せず）に形成された拡散層またはメタル層である。
【００１５】
第１のダイオードＤ１は、第１の端子Ｘ１と接地電位ＶＳＳとの間で、第１の抵抗Ｒ１と直列に接続されている。ここでは、この第１のダイオードＤ１は、第１の抵抗Ｒ１の他端にアノードが接続され、接地電位ＶＳＳにカソードが接続されている。
【００１６】
この第１のダイオードＤ１は、例えば、図１に示すように、並列に接続された複数（ここでは、Ｎ個）のダイオードで構成されている。
【００１７】
なお、第１の抵抗Ｒ１と第１のダイオードＤ１とは、配置が入れ替わってもよい。
【００１８】
また、第１のオペアンプＯＰ１は、第１の端子Ｘ１が非反転入力端子に接続され、参照電圧出力回路１０３の参照電圧端子ＸＶｒｅｆが反転入力端子に接続され、第１のトランジスタＭ１の制御端子（ゲート）に出力が接続されている。すなわち、この第１のオペアンプＯＰ１は、第１の端子Ｘ１の電圧ＶＸ１が非反転入力端子に入力され、参照電圧Ｖｒｅｆが反転入力端子に入力され、第１のトランジスタＭ１の制御端子（ゲート）に第１の制御信号ＣＯＮ１を出力するようになっている。
【００１９】
この第１のオペアンプＯＰ１は、第１の端子Ｘ１の電圧と、参照電圧Ｖｒｅｆとが等しくなるように、第１のトランジスタＭ１の制御端子（ゲート）に第１の制御信号ＣＯＮ１を出力する。
【００２０】
ここで、図２に示すように、第１のオペアンプＯＰ１は、例えば、第１のアンプトランジスタ（ｐＭＯＳトランジスタ）Ｍａ１と、第２のアンプトランジスタ（ｎＭＯＳトランジスタ）Ｍａ２と、第３のアンプトランジスタ（ｐＭＯＳトランジスタ）Ｍａ３と、第４のアンプトランジスタ（ｎＭＯＳトランジスタ）Ｍａ４と、第５のアンプトランジスタ（ｎＭＯＳトランジスタ）Ｍａ５と、を含む。
【００２１】
第１のアンプトランジスタＭａ１は、電源電位ＶＤＤに一端（ソース）が接続され、ダイオード接続されている。
【００２２】
第２のアンプトランジスタＭａ２は、第１のアンプトランジスタの他端（ドレイン）に一端（ドレイン）が接続され、第１の端子Ｘ１に非反転入力端子を構成する制御端子（ゲート）が接続されている。すなわち、第２のアンプトランジスタＭａ２は、第１の端子Ｘ１の電圧ＶＸ１が制御端子（ゲート）に入力されるようになっている。
【００２３】
第３のアンプトランジスタＭａ３は、電源電位ＶＤＤに一端（ソース）が接続され、第１のオペアンプＯＰ１の出力端子ＴＭａに他端（ドレイン）が接続され、第１のアンプトランジスタの制御端子（ゲート）に制御端子（ゲート）が接続されている。この第３のアンプトランジスタＭａ３と第１のアンプトランジスタＭａ１とは、ミラー回路を構成する。
【００２４】
第４のアンプトランジスタＭａ４は、第３のアンプトランジスタＭａ３の他端（ドレイン）に一端（ドレイン）が接続され、第２のアンプトランジスタＭａ２の他端（ソース）に他端（ソース）が接続され、参照電圧端子ＸＶｒｅｆ（第４のトランジスタＭ４の他端（ドレイン））に反転入力端子を構成する制御端子（ゲート）が接続されている。すなわち、第４のアンプトランジスタＭａ４は、参照電圧端子ＸＶｒｅｆの電圧Ｖｒｅｆが制御端子（ゲート）に入力されるようになっている。
【００２５】
第５のアンプトランジスタＭａ５は、第２のアンプトランジスタＭａ２の他端（ドレイン）と接地電位ＶＳＳとの間に接続され、動作時に設定電圧が制御端子（ゲート）に入力され、所定の電流（動作電流）が流れるようになっている。
【００２６】
以上のような構成を有する第１のオペアンプＯＰ１は、第２、第４のアンプトランジスタＭａ２、Ｍａ４の制御端子（ゲート）に入力される電圧ＶＸ１、Ｖｒｅｆに応じて、出力端子ＴＭａから第１の制御信号ＣＯＮ１を出力する。
【００２７】
また、図１に示すように、電流出力回路１０１は、電源電位ＶＤＤと接地電位ＶＳＳとの間に接続され、第１の制御信号ＣＯＮ１に応じて、定電流Ｉｏｕｔを電流出力端子Ｔｏｕｔから出力するようになっている。
【００２８】
この電流出力回路１０１は、例えば、図１に示すように、第１の電流出力トランジスタ（ｐＭＯＳトランジスタ）Ｍ１０１ａと、第２の電流出力トランジスタ（ｎＭＯＳトランジスタ）Ｍ１０１ｂと、第３の電流出力トランジスタ（ｎＭＯＳトランジスタ）Ｍ１０１ｃと、を含む。
【００２９】
第１の電流出力トランジスタＭ１０１ａは、電源電位ＶＤＤに一端（ソース）が接続され、第１のオペアンプＯＰ１の出力端子に制御端子（ゲート）が接続されている。すなわち、第１の電流出力トランジスタＭ１０１ａは、第１の制御信号ＣＯＮ１が制御端子（ゲート）に入力され、第１のトランジスタＭ１に流れる第１の電流Ｉ１をミラーした電流Ｉ１０１が流れるようになっている。
【００３０】
第２の電流出力トランジスタＭ１０１ｂは、第１の電流出力トランジスタＭ１０１ａの他端（ドレイン）と接地電位ＶＳＳとの間に接続され、ダイオード接続されている。
【００３１】
第３の電流出力トランジスタＭ１０１ｃは、電流出力端子Ｔｉｏｕｔと接地電位ＶＳＳとの間に接続され、第２の電流出力トランジスタＭ１０１ｂの制御端子（ゲート）に制御端子（ゲート）が接続されている。この第３の電流出力トランジスタＭ１０１ｃは、第２の電流出力トランジスタＭ１０１ｂに流れる電流Ｉ１０１をミラーした電流が流れる。この第３の電流出力トランジスタＭ１０１ｃに流れる電流が、定電流Ｉｏｕｔになる。
【００３２】
また、図１に示すように、第２のトランジスタＭ２は、定電圧Ｖｏｕｔを出力するための電圧出力端子Ｔｖｏｕｔと電源電位ＶＤＤとの間に接続され、第１のオペアンプＯＰ１の出力端子に制御端子（ゲート）が接続されている。すなわち、この第２のトランジスタＭ２は、第１の制御信号ＣＯＮ１が制御端子（ゲート）に入力され、第１のトランジスタＭ１に流れる第１の電流Ｉ１をミラーした第２の電流Ｉ２が流れるようになっている。
【００３３】
第２の抵抗Ｒ２は、電圧出力端子Ｔｖｏｕｔと接地電位ＶＳＳとの間に接続されている。
【００３４】
なお、この第２の抵抗Ｒ２は、正の温度特性を有する。この第２の抵抗Ｒ２は、例えば、半導体基板（図示せず）に形成された拡散層またはメタル層である。
【００３５】
参照電圧出力回路１０３は、参照電圧Ｖｒｅｆを参照電圧端子ＸＶｒｅｆから出力するようになっている。
【００３６】
この参照電圧出力回路１０３は、例えば、図１に示すように、第３のトランジスタ（ｐＭＯＳトランジスタ）Ｍ３と、第４のトランジスタ（ｐＭＯＳトランジスタ）Ｍ４と、第３の抵抗Ｒ３と、第２のダイオードＤ２と、第２のオペアンプＯＰ２と、を含む。
【００３７】
第３のトランジスタＭ３は、電源電位ＶＤＤに一端（ソース）が接続され、第２の端子Ｘ２に他端（ドレイン）が接続され、第２のオペアンプＯＰ２の出力端子に制御端子（ゲート）が接続されている。
【００３８】
第３の抵抗Ｒ３は、第３のトランジスタＭ３の他端（ドレイン）、すなわち、第２の端子Ｘ２と接地電位ＶＳＳとの間に接続されている。
【００３９】
なお、この第３の抵抗Ｒ３は、正の温度特性を有する。この第３の抵抗Ｒ３は、例えば、半導体基板（図示せず）に形成された拡散層またはメタル層である。
【００４０】
第４のトランジスタＭ４は、電源電位ＶＤＤに一端（ソース）が接続され、参照電圧端子ＸＶｒｅｆに他端（ドレイン）が接続され、第２のオペアンプＯＰ２の出力端子および第３のトランジスタＭ３の制御端子（ゲート）に制御端子（ゲート）が接続されている。この第４のトランジスタＭ４は、第２の制御信号ＣＯＮ２が制御端子（ゲート）に入力され、第３のトランジスタＭ３に流れる第３の電流Ｉ３をミラーし、第３の電流Ｉ３と等しい第４の電流Ｉ４が流れるようになっている。
【００４１】
第２のダイオードＤ２は、第４のトランジスタＭ４の他端（ドレイン）、すなわち、参照電圧端子ＸＶｒｅｆに、一端（アノード）が接続され、接地電位ＶＳＳに、他端（カソード）が接続されている。
【００４２】
なお、既述の第１のダイオードＤ１は、同じ電圧降下に対して電流を流す能力が、この第２のダイオードＤ２よりも高くなるように設定されている。このため、例えば、第１のダイオードＤ１は、この第２のダイオードＤ２よりもサイズが大きくなるように設定される。例えば、第１のダイオードＤ１を構成するＮ個の該ダイオードのサイズが、第２のダイオードＤ２のサイズと同じに設定される。この場合、第１のダイオードＤ１は、第２のダイオードＤ２のＮ倍のサイズを有する。
【００４３】
また、第２のオペアンプＯＰ２は、参照電圧端子ＸＶｒｅｆが反転入力端子に接続され、第３のトランジスタＭ３の他端（ドレイン）と第３の抵抗Ｒ３との間の第２の端子Ｘ２（第４のトランジスタＭ４の他端（ドレイン））が非反転入力端子に接続され、第３、第４のトランジスタＭ３、Ｍ４の制御端子（ゲート）に出力が接続されている。
【００４４】
すなわち、この第２のオペアンプＯＰ２は、第３のトランジスタＭ３の他端（ドレイン）と第３の抵抗Ｒ３との間の第２の端子Ｘ２の電圧ＶＸ２と、第４のトランジスタＭ４の他端（ドレイン）と第２のダイオードＤ２との間の電圧（ここでは参照電圧Ｖｒｅｆ）とが入力され、第３のトランジスタＭ３の制御端子（ゲート）および第４のトランジスタＭ４の制御端子（ゲート）に、第２の制御信号ＣＯＮ２を出力するようになっている。
【００４５】
この第２のオペアンプＯＰ２は、第３のトランジスタＭ３の他端（ドレイン）と第３の抵抗Ｒ３との間の電圧ＶＸ２と、第４のトランジスタＭ４の他端（ドレイン）と第２のダイオードＤ２との間の電圧Ｖｒｅｆとが等しくなるように、第３のトランジスタＭ３の制御端子（ゲート）および第４のトランジスタＭ４の制御端子（ゲート）に第２の制御信号ＣＯＮ２を出力する。
【００４６】
なお、この第２のオペアンプＯＰ２は、例えば、図２に示す第１のオペアンプＯＰ１の回路構成と、同様の回路構成を有する。
【００４７】
また、図１に示すように、電流源１０２は、電源電位ＶＤＤと電圧出力端子Ｔｖｏｕｔとの間に接続されている。この電流源１０２は、電圧出力端子Ｔｖｏｕｔに電流Ｉ１０２を出力する。この電流源１０２は、温度が上昇すると出力電流が減少し、一方、温度が降下すると出力電流が増加する、温度の変化に対して負の電流特性を有する。
【００４８】
この電流源１０２は、例えば、図１に示すように、電流源トランジスタ（ｐＭＯＳトランジスタ）Ｍ１０２で構成される。この電流源トランジスタＭ１０２は、電源電位ＶＤＤに一端（ソース）が接続され、電圧出力端子Ｖｏｕｔに他端（ドレイン）が接続され、第２のオペアンプＯＰ２の出力端子が制御端子（ゲート）に接続されている。すなわち、この電流源トランジスタＭ１０２は、第２の制御信号ＣＯＮ２が制御端子（ゲート）に入力されている。この電流源トランジスタＭ１０２は、第２の制御信号ＣＯＮ２に応じて、第３のトランジスタＭ３に流れる第３の電流Ｉ３をミラーした電流Ｉ１０２が流れるようになっている。すなわち、電流Ｉ１０２は、温度の変化に対して負の電流特性を有する第３の電流Ｉ３をミラーした電流であり、温度の変化に対して負の電流特性を有する。
【００４９】
この電流Ｉ１０２と第２のトランジスタＭ２を流れる第２の電流Ｉ２を合成した電流が、第２の抵抗Ｒ２に流れる。
【００５０】
なお、電流源１０２は、第２の制御信号ＣＯＮ２に代えて、他の制御信号により温度の変化に対して負の電流特性を有するように制御されてもよい。
【００５１】
次に、以上のような構成を有する定電圧定電流発生回路１００の動作特性について説明する。
【００５２】
ここで、図３は、図１の定電圧定電流発生回路１００の動作特性を説明するため電圧電流特性の一例を示す図である。なお、図３（ａ）は、温度：低の場合と温度：高の場合における、第３の抵抗Ｒ３のIV−曲線と、第２のダイオードＤ２のIV−曲線と、を示している。また、図３（ｂ）は、温度：低の場合と温度：高の場合における、直列に接続された第１の抵抗Ｒ１と第１のダイオードＤ１により構成される回路のIV−曲線を示している。
【００５３】
図３（ａ）に示すように、第３の抵抗Ｒ３の抵抗値は、正の温度特性を有する。一方、第２のダイオードＤ２の端子間電圧は、負の温度特性を有する。そして、既述のように、参照電圧出力回路１０３において、第２のダイオードＤ２と第３の抵抗Ｒ３に流れる電流および電圧は、等しくなるように制御されている。したがって、図３（ａ）に示すように、温度が上昇すると、第２のダイオードＤ２と第３の抵抗Ｒ３に流れる電流が減少し、一方、温度が下降すると、第２のダイオードＤ２と第３の抵抗Ｒ３に流れる電流が増加する。同様に、温度が上昇すると、第２のダイオードＤ２と第３の抵抗Ｒ３の電圧が降下し、一方、温度が下降すると、第２のダイオードＤ２と第３の抵抗Ｒ３の電圧が上昇する。
【００５４】
一方、図３（ｂ）に示すように、直列に接続された第１の抵抗Ｒ１と第１のダイオードＤ１により構成される回路（Ｒ１＋Ｄ１）は、負帰還回路を構成する第１のオペアンプＯＰ１の動作により、温度が変化しても流れる第１の電流Ｉ１が一定に制御される。
【００５５】
なお、第１の抵抗Ｒ１の抵抗値を減少し又は第１のダイオードＤ１を構成するダイオードの数Ｎを増加させることにより、第１の電流Ｉ１を増加させることができる。一方、第１の抵抗Ｒ１の抵抗値を増加し又は第１のダイオードＤ１を構成するダイオードの数Ｎを減少させることにより、第１の電流Ｉ１を減少させることができる。
【００５６】
このように、温度が変化しても、第１の電流Ｉ１が一定に保たれる。このため、この第１の電流Ｉ１をミラーすることにより得られた出力電流Ｉｏｕｔは、温度が変化しても、一定に保たれる。
【００５７】
ここで、第２の抵抗Ｒ２に流れる電流Ｉ２は、上述のように温度が変化しても一定に保たれる第１の電流Ｉ１をミラーした電流であるため、温度が変化しても、一定に保たれる。一方、電流源１０２から出力される電流Ｉ１０２は、温度変化に対して負の電流特性を有する。
【００５８】
そして、第２の抵抗Ｒ２には、電流Ｉ１０２と第２のトランジスタＭ２を流れる第２の電流Ｉ２を合成した電流が流れる。したがって、この合成した電流は、温度に対して負の電流特性を有する。一方、既述のように、第２の抵抗Ｒ２は、正の温度特性を有する。
【００５９】
すなわち、この合成した電流による第２の抵抗Ｒ２の電圧降下である出力電圧Ｖｏｕｔは、合成した電流の負の電流特性と、第２の抵抗Ｒ２の正の温度特性とが相殺されることにより、温度変化に対して一定に保たれる。
【００６０】
以上のような定電圧定電流発生回路１００の動作特性により、温度変化に対して定電流と定電圧の両方を生成することができる。
【００６１】
この定電圧定電流発生回路１００を構成する要素は、抵抗は３種類、ダイオードは２種類で、通常のBGR回路と同等の数の素子で回路が構成でき、定電流、定電圧の両方を個別に生成した場合と比較し回路面積と消費電力は約半分で構成できる。なお、アンプの数は２つであるが、２つの回路を構成した場合と同等である。
【００６２】
以上のように、本実施例に係る定電圧定電流発生回路によれば、温度の変化に対して定電圧および定電流を発生しつつ、回路面積を削減することができる。
【実施例２】
【００６３】
本実施例２においては、参照電圧出力回路１０３の構成の他例について説明する。なお、参照電圧出力回路１０３以外の構成は、実施例１の図１に示す定電圧定電流発生回路１００と同様である。
【００６４】
ここで、図４は、図１に示す定電圧定電流発生回路１００の参照電圧出力回路１０３の構成の他例を示す回路図である。なお、図４において、図１の符号と同じ符号は、実施例１と同様の構成を示す。
【００６５】
図４に示すように、参照電圧出力回路１０３は、第３のトランジスタ（ｐＭＯＳトランジスタ）Ｍ２３と、第４のトランジスタ（ｐＭＯＳトランジスタ）Ｍ２４と、第５のトランジスタ（ｎＭＯＳトランジスタ）Ｍ２５と、第６のトランジスタ（ｎＭＯＳトランジスタ）Ｍ２６と、第３の抵抗Ｒ３と、第２のダイオードＤ２と、を含む。
【００６６】
第３のトランジスタＭ２３は、ダイオード接続され、電源電位ＶＤＤに一端（ソース）が接続され、出力端子Ｔ１０３に他端（ドレイン）が接続され、第２の制御信号ＣＯＮ２を出力する出力端子Ｔ１０３に制御端子（ゲート）が接続されている。
【００６７】
なお、出力端子Ｔ１０３は、図１に示す電流源１０２の電流源トランジスタＭ１０２の制御端子（ゲート）に接続されている。すなわち、参照電圧出力回路１０３は、第３のトランジスタＭ２３の他端（ドレイン）から第２の制御信号ＣＯＮ２を出力するようになっている。
【００６８】
第４のトランジスタＭ２４は、電源電位ＶＤＤに一端（ソース）が接続され、第３のトランジスタＭ２３の制御端子（ゲート）に制御端子（ゲート）が接続されている。この第４のトランジスタＭ２４は、第３のトランジスタＭ２３に流れる第３の電流Ｉ３をミラーし、第３の電流Ｉ３と等しい第４の電流Ｉ４が流れるようになっている。
【００６９】
第５のトランジスタＭ２５は、第３のトランジスタＭ２３の他端（ドレイン）に一端（ドレイン）が接続されている。
【００７０】
第６のトランジスタＭ２６はダイオード接続され、第４のトランジスタＭ２４の他端（ドレイン）に一端（ドレイン）が接続され、第５のトランジスタＭ２５の制御端子（ゲート）に制御端子（ゲート）が接続され、参照電圧端子ＸＶｒｅｆに他端（ソース）が接続されている。この第６のトランジスタＭ２６は、第５のトランジスタＭ２５とミラー回路を構成し、第５のトランジスタＭ２５に第６のトランジスタＭ２６のミラー電流を流す。
【００７１】
第３の抵抗Ｒ３は、第５のトランジスタＭ２５の他端（ソース）と接地電位ＶＳＳとの間に接続されている。
【００７２】
第２のダイオードＤ２は、第６のトランジスタＭ２６の他端（ソース）に一端（アノード）が接続され、接地電位ＶＳＳに他端（カソード）が接続されている。
【００７３】
このような構成を有する参照電圧出力回路１０３は、第３の電流Ｉ３と第４の電流Ｉ４とが等しくなるように設定され、第５のトランジスタＭ２５の他端（ソース）と第３の抵抗Ｒ３との間の電圧ＶＸ２２と、第６のトランジスタＭ２６の他端（ソース）と第２のダイオードＤ２との間の電圧Ｖｒｅｆとが等しくなる。
【００７４】
以上のような構成を有する定電圧定電流発生回路１００の動作特性は、実施例１と同様である。
【００７５】
すなわち、合成した電流による第２の抵抗Ｒ２の電圧降下である出力電圧Ｖｏｕｔは、合成した電流の負の電流特性と、第２の抵抗Ｒ２の正の温度特性とが相殺されることにより、温度変化に対して一定に保たれる。
【００７６】
実施例１と同様に、以上のような定電圧定電流発生回路１００の動作特性により、温度変化に対して定電流と定電圧の両方を生成することができる。
【００７７】
この定電圧定電流発生回路１００を構成する要素は、抵抗は３種類、ダイオードは２種類で、通常のBGR回路と同等の数の素子で回路が構成でき、定電流、定電圧の両方を個別に生成した場合と比較し回路面積と消費電力は約半分で構成できる。さらに、アンプの数を１つにできる。
【００７８】
以上のように、本実施例２に係る定電圧定電流発生回路によれば、実施例１と同様に、温度の変化に対して定電圧および定電流を発生しつつ、回路面積を削減することができる。
【００７９】
なお、既述の各実施例においては、トランジスタとしてＭＯＳトランジスタと用いた場合について説明した。
【００８０】
しかし、トランジスタとしてバイポーラトランジスタを用いてもよく、ｐＭＯＳトランジスタに対応するトランジスタがＰＮＰ型バイポーラトランジスタになり、ｎＭＯＳトランジスタに対応するトランジスタがＮＰＮ型バイポーラトランジスタになる。この場合、制御端子がベースに相当する。
【００８１】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【００８２】
１００  定電圧定電流発生回路、１０１  電流出力回路、１０２  電流源、１０３  参照電圧出力回路、Ｍ１  第１のトランジスタ、Ｍ２  第２のトランジスタ、Ｒ１  第１の抵抗、Ｒ２  第２の抵抗、Ｄ１  第１のダイオード、ＯＰ１  第１のオペアンプ
【図１】
2012084034.tif 000003
【図２】
2012084034.tif 000004
【図３】
2012084034.tif 000005
【図４】
2012084034.tif 000006