(57)【要約】【課題】半導体ウエハにＢＧ工程を施すと、研削された半導体ウエハの面に破砕層が形成される。この破砕層は、半導体ウエハの内部への不純物の侵入を抑制する効果を有している。一方、半導体装置の薄型化に伴い、半導体ウエハの厚さを更に薄くしなければならない。そのため、半導体ウエハの抗折強度は従来に比べて低下してきており、薄くなった半導体ウエハに破砕層が形成されていると、半導体ウエハにクラックが発生する恐れがある。そこで、半導体ウエハの抗折強度を向上するために、ＢＧ工程の後に、ストレスリリーフを行うことが有効とされている。しかし、破砕層を除去してしまうと、ゲッタリング効果は低下してしまう。【解決手段】本願発明は、半導体装置の製造方法において、そのデバイス面に集積回路が形成されたウエハの裏面に対して、バックグラインディング処理を実行した後、裏面の破砕層が残存するように、同裏面に保護膜を形成するものである。【選択図】図１
2012084780.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体装置の製造方法：
（ａ）第１の厚さを有するとともに、第１および第２の主面を有し、前記第１の主面側に集積回路が形成された半導体ウエハを準備する工程；
（ｂ）前記半導体ウエハの前記第２の主面に対して、バックグラインディング処理を実施することにより、前記第１の厚さよりも薄い第２の厚さにする工程；
（ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記第２の主面、または、その近傍に破砕層が残存するように、前記第２の主面に保護膜を形成する工程。
【請求項２】
前記１項の半導体装置の製造方法において、前記工程（ｃ）は、前記半導体ウエハの前記第２の主面、または、その近傍に破砕層が存在する状態で実行される。
【請求項３】
前記２項の半導体装置の製造方法において、前記保護膜の厚さは、１０ｎｍ以上、且つ９０ｎｍ未満である。
【請求項４】
前記３項の半導体装置の製造方法において、前記保護膜は、酸化シリコン系絶縁膜である。
【請求項５】
前記４項の半導体装置の製造方法において、前記保護膜は、プラズマ陽極酸化によって形成される。
【請求項６】
前記５項の半導体装置の製造方法において、前記破砕層は、前記バックグラインディング処理によって形成されたものである。
【請求項７】
前記６項の半導体装置の製造方法において、更に以下の工程を含む：
（ｄ）前記工程（ｃ）の後、前記半導体ウエハの前記第２の主面に対して、洗浄処理を実行する工程。
【請求項８】
前記７項の半導体装置の製造方法において、更に以下の工程を含む：
（ｅ）前記工程（ｄ）の後、前記半導体ウエハの前記第２の主面に、ダイシングテープを貼り付ける工程。
【請求項９】
前記８項の半導体装置の製造方法において、前記破砕層は、マイクロクラック層、および、その上に形成された多結晶質層を有する。
【請求項１０】
前記９項の半導体装置の製造方法において、更に以下の工程を含む：
（ｆ）前記工程（ｅ）の後、前記半導体ウエハを半導体チップに分離する工程；
（ｇ）前記工程（ｆ）の後、前記半導体チップを配線基板に搭載する工程；
（ｈ）前記工程（ｇ）の後、前記半導体チップの裏面が露出するように、前記半導体チップを樹脂で封止する工程。
【請求項１１】
以下の工程を含む半導体装置の製造方法：
（ａ）第１の厚さを有するとともに、第１および第２の主面を有し、前記第１の主面側に集積回路が形成された半導体ウエハの前記第１の主面を、ウエハサポート部材に貼り付ける工程；
（ｂ）前記ウエハサポート部材に貼り付けられた前記半導体ウエハの前記第２の主面に対して、バックグラインディング処理を実行することにより、前記第１の厚さよりも薄い第２の厚さにする工程；
（ｃ）前記工程（ｂ）の後、前記半導体ウエハが前記ウエハサポート部材に貼り付けられた状態で、前記半導体ウエハの前記第２の主面、または、その近傍に破砕層が残存するように、前記第２の主面に保護膜を形成する工程。
【請求項１２】
前記１１項の半導体装置の製造方法において、前記工程（ｃ）は、前記半導体ウエハの前記第２の主面、または、その近傍に破砕層が存在する状態で実行される。
【請求項１３】
前記１２項の半導体装置の製造方法において、前記保護膜の厚さは、１０ｎｍ以上、且つ９０ｎｍ未満である。
【請求項１４】
前記１３項の半導体装置の製造方法において、前記保護膜は、プラズマ陽極酸化によって形成される。
【請求項１５】
前記１４項の半導体装置の製造方法において、前記破砕層は、前記バックグラインディング処理によって形成されたものである。
【請求項１６】
前記１５項の半導体装置の製造方法において、更に以下の工程を含む：
（ｄ）前記工程（ｃ）の後、前記半導体ウエハの前記第２の主面に対して、洗浄処理を実行する工程。
【請求項１７】
前記１６項の半導体装置の製造方法において、更に以下の工程を含む：
（ｅ）前記工程（ｄ）の後、前記半導体ウエハの前記第２の主面に、ダイシングテープを貼り付けるとともに、前記半導体ウエハが前記ダイシングテープに貼り付けられた状態で、前記半導体ウエハから前記ウエハサポート部材を分離する工程。
【請求項１８】
前記１７項の半導体装置の製造方法において、前記破砕層は、マイクロクラック層、および、その上に形成された多結晶質層を有する。
【請求項１９】
前記１８項の半導体装置の製造方法において、更に以下の工程を含む：
（ｆ）前記工程（ｅ）の後、前記半導体ウエハを半導体チップに分離する工程；
（ｇ）前記工程（ｆ）の後、前記半導体チップを配線基板に搭載する工程；
（ｈ）前記工程（ｇ）の後、前記半導体チップの裏面が露出するように、前記半導体チップを樹脂で封止する工程。
【請求項２０】
以下の工程を含む半導体装置の製造方法：
（ａ）第１の厚さを有するとともに、第１および第２の主面を有し、前記第１の主面側に集積回路が形成された半導体ウエハの前記第１の主面を、ウエハサポート部材に貼り付ける工程；
（ｂ）前記ウエハサポート部材に貼り付けられた前記半導体ウエハの前記第２の主面に対して、バックグラインディング処理を実行することにより、前記第１の厚さよりも薄い第２の厚さにする工程；
（ｃ）前記工程（ｂ）の後、前記ウエハサポート部材に貼り付けられた前記半導体ウエハの前記第２の主面側から、ダイシングを実行することにより、ダイシング溝を形成する工程；
（ｄ）前記工程（ｃ）の後、前記半導体ウエハが前記ウエハサポート部材に貼り付けられた状態で、前記半導体ウエハの前記第２の主面、または、その近傍、および、前記ダイシング溝の両方に破砕層が残存するように、前記第２の主面に保護膜を形成する工程。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置（または半導体集積回路装置）の製造方法におけるＢＧ（Ｂａｃｋ  Ｇｒｉｎｄｉｎｇ）処理後のウエハ裏面処理技術に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開２００５−２１００３８号公報（特許文献１）または、これに対応する米国特許第７７５９２２４号公報（特許文献２）には、ウエハに対するＢＧ処理後に破砕層をストレスリリーフ処理等により除去した後、裏面を酸化（たとえばオゾン水、過酸化水素水など）して非常に薄い酸化膜（たとえば、１ｎｍ前後）を形成することにより、ウエハ裏面における金属不純物等の拡散阻止特性を確保しつつ、抗折強度を確保する技術が開示されている。
【０００３】
日本特開２００５−８５９２５号公報（特許文献３）または、これに対応する米国特許公開２００６−９４２１０号公報（特許文献４）には、ウエハに対するＢＧ処理後に破砕層をストレスリリーフ処理等により除去した後、裏面を酸化（たとえばオゾンガス雰囲気中での処理など）して薄い酸化膜を形成することにより、ウエハ裏面における金属不純物等の拡散阻止特性を確保しつつ、抗折強度を確保する技術が開示されている。
【０００４】
国際公開第２００６／８８２４号パンフレット（特許文献５）または、これに対応する米国特許公開２００８−３１８３６２号公報（特許文献６）には、ウエハに対するＢＧ処理における仕上げ研削を微細な砥粒を有するグラインディングホイールを用いて実行することにより、ウエハの裏面に比較的薄い破砕層を残した状態とすることにより、ウエハ裏面における金属不純物等のトラップ特性を確保しつつ、抗折強度を確保する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２１００３８号公報
【特許文献２】米国特許第７７５９２２４号公報
【特許文献３】特開２００５−８５９２５号公報
【特許文献４】米国特許公開２００６−９４２１０号公報
【特許文献５】国際公開第２００６／８８２４号パンフレット
【特許文献６】米国特許公開２００８−３１８３６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体ウエハにＢＧ（Ｂａｃｋ  Ｇｒｉｎｄｉｎｇ）工程を施すと、研削された半導体ウエハの面に研削傷（破砕層、結晶欠陥層）が形成される。この研削傷は、前記特許文献１および前記特許文献２に示されるように、半導体ウエハの内部への不純物（汚染不純物）の侵入を抑制する効果を有している。一方、近年では、電子装置（又は、半導体装置）の薄型化に伴い、半導体ウエハの厚さを更に薄くしなければならない。そのため、半導体ウエハの抗折強度は従来に比べて低下してきており、薄くなった半導体ウエハに研削傷が形成されていると、半導体ウエハにクラックが発生する恐れがある。そこで、半導体ウエハの抗折強度を向上するために、例えば前記特許文献１から４に示されるように、ＢＧ工程の後に、この研削傷を除去するための工程（ストレスリリーフ工程）を行うことが有効とされている。しかし、研削傷を除去してしまうと、不純物の侵入を抑制する効果（ゲッタリング効果）は低下してしまう。なお、不純物の侵入は、例えば上記のストレスリリーフ工程で生じる。これは、破砕層を除去するために研磨パッドを半導体ウエハの裏面に押し当てるため、この研磨パッドの圧力（荷重）により不純物が半導体ウエハの内部に埋め込まれてしまう。そこで、本願発明では、ゲッタリング効果および半導体ウエハの抗折強度を確保できる技術について検討する。
【０００７】
本願発明は、これらの課題を解決するためになされたものである。
【０００８】
本発明の目的は、信頼性の高い半導体装置の製造プロセスを提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】
すなわち、本願の一つの発明は、半導体装置の製造方法において、そのデバイス面に集積回路が形成されたウエハの裏面に対して、バックグラインディング処理を実行した後、裏面の破砕層が残存するように、同裏面に保護膜を形成するものである。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、半導体装置の製造方法において、そのデバイス面に集積回路が形成されたウエハの裏面に対して、バックグラインディング処理を実行した後、裏面の破砕層が残存するように、同裏面に保護膜を形成するものであることにより、ゲッタリング効果を確保しつつ、比較的高い抗折強度を達成することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態の半導体集積回路装置の製造方法の全体の流れを示す全体フロー図である。
【図２】本発明の一実施形態の半導体集積回路装置の製造方法のダイシングフレームへのウエハのマウント工程を示す断面図である。
【図３】図２のＸ−Ｘ’断面の断面図である。
【図４】本発明の一実施形態の半導体集積回路装置の製造方法のダイシング工程を示す断面図である。
【図５】本発明の一実施形態の半導体集積回路装置の製造方法のＵＶ照射工程を示す断面図である。
【図６】本発明の一実施形態の半導体集積回路装置の製造方法のチップピックアップ工程を示す断面図である。
【図７】本発明の一実施形態の半導体集積回路装置の製造方法のダイボンド工程を示す断面図である。
【図８】本発明の一実施形態の半導体集積回路装置の製造方法の基板への実装工程を示す断面図である。
【図９】本発明の一実施形態の半導体集積回路装置の製造方法の基板上の電極とチップ上のパッド間のワイヤボンディング工程を示す断面図である。
【図１０】本発明の一実施形態の半導体集積回路装置の製造方法の封止工程を示す断面図である。
【図１１】本発明の一実施形態の半導体集積回路装置の製造方法のバンプ形成工程を示す断面図である。
【図１２】本発明の一実施形態の半導体集積回路装置の製造方法のデバイス分離工程を示す断面図である。
【図１３】本発明の一実施形態の半導体集積回路装置の製造方法において用いるバックグラインディング−洗浄−ウエハマウント一貫装置の上面図である。
【図１４】本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス断面図（ＵＶ硬化接着剤塗布工程）である。
【図１５】本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス断面図（ウエハサポート部材張り合わせ工程）である。
【図１６】本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス断面図（ウエハサポート部材張り合わせ用ＵＶ硬化接着剤のＵＶ硬化工程）である。
【図１７】図１６の破線部に対応する端部拡大断面図である。
【図１８】本発明の一実施形態の半導体集積回路装置の製造方法の要部プロセスであるバックグラインディング工程におけるウエハとサポート部材の貼り付けの位置関係を示すウエハ全体平面図である。
【図１９】図１８の２点破線部の拡大平面図である。
【図２０】本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス端部拡大断面図（ウエハのバックグラインディング前）である。
【図２１】本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス端部拡大断面図（ウエハのバックグラインディング工程途中）である。
【図２２】本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス端部拡大断面図（ウエハのバックグラインディング工程完了時点）である。
【図２３】本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス端部拡大断面図（サポート部材剥離補助膜へのレーザビーム照射工程）である。
【図２４】本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス端部拡大断面図（サポート部材剥離工程）である。
【図２５】本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス端部拡大断面図（サポート部材貼り付け用UV硬化接着剤剥離工程）である。
【図２６】本願の前記一実施の形態の半導体装置の製造方法をフリップチップ実装用チップの製造に適用した場合の実装プロセスを説明する配線基板等断面図（基板準備工程）である。
【図２７】本願の前記一実施の形態の半導体装置の製造方法をフリップチップ実装用チップの製造に適用した場合の実装プロセスを説明する配線基板等断面図（チップマウント工程）である。
【図２８】本願の前記一実施の形態の半導体装置の製造方法をフリップチップ実装用チップの製造に適用した場合の実装プロセスを説明する配線基板等断面図（金半田接合工程）である。
【図２９】本願の前記一実施の形態の半導体装置の製造方法をフリップチップ実装用チップの製造に適用した場合の実装プロセスを説明する配線基板等断面図（アンダーフィル工程）である。
【図３０】本願の前記一実施の形態の半導体装置の製造方法をフリップチップ実装用チップの製造に適用した場合の実装プロセスを説明する配線基板等断面図（半田バンプ形成工程）である。
【図３１】本願の前記一実施の形態の半導体装置の製造方法における要部要素プロセスである裏面酸化プロセスに使用する低温プラズマ陽極酸化装置の模式断面図である。
【図３２】本願の前記一実施の形態の半導体装置の製造方法における対象ウエハのバックグラインディング前の断面構造の一例を示す模式デバイス断面図である。
【図３３】本願の前記一実施の形態の半導体装置の製造方法におけるバックグラインディング処理とウエハ断面の関係を説明するウエハの模式断面図である。
【図３４】本願の前記一実施の形態の半導体装置の製造方法におけるバックグラインディング処理後のウエハの裏面近傍の断面を示すウエハの模式断面図である。
【図３５】本願の前記一実施の形態の半導体装置の製造方法における裏面酸化処理後のウエハの裏面近傍の断面を示すウエハの模式断面図である。
【図３６】図３５を簡略化して示したウエハの模式断面図である。
【図３７】本願の前記一実施の形態の半導体装置の製造方法におけるバックグラインディング処理とイントリンシックゲッタリングとの関係を説明するウエハの部分模式断面図である。
【図３８】本願の前記一実施の形態の半導体装置の製造方法に対する変形例に対応するウエハ薄膜化工程への破砕層を残すドライポリッシュの適用例を説明するためのプロセス全体フロー図である。
【図３９】チップ抗折強度（３点曲げ測定）と裏面酸化膜厚の関係を示すデータプロット図である。
【図４０】破砕層厚さとチップ裏面から表面への銅汚染浸透の程度を示すデータプロット図である。
【図４１】破砕層厚さとチップ抗折強度の関係を示すデータプロット図である。
【図４２】裏面酸化膜厚とチップ抗折強度の関係を説明するための説明図である。
【図４３】裏面酸化膜厚、チップ抗折強度およびゲッタリング能力の関係を説明するための説明図である。
【図４４】低温酸化プロセス等のダイシングへの応用例を示すウエハ広域模式断面図（ダイシング後）である。
【図４５】図４４のチップ端部拡大領域Ｃ１に対応するチップ端部拡大模式断面図である。
【図４６】低温酸化プロセス等のダイシングへの応用例を示すウエハ広域模式断面図（低温酸化後後）である。
【図４７】図４６のチップ端部拡大領域Ｃ１に対応するチップ端部拡大模式断面図である。
【発明を実施するための形態】
【００１５】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１６】
１．以下の工程を含む半導体装置の製造方法：
（ａ）第１の厚さを有するとともに、第１および第２の主面を有し、前記第１の主面側に集積回路が形成された半導体ウエハを準備する工程；
（ｂ）前記半導体ウエハの前記第２の主面に対して、バックグラインディング処理を実施することにより、前記第１の厚さよりも薄い第２の厚さにする工程；
（ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記第２の主面、または、その近傍に破砕層が残存するように、前記第２の主面に保護膜を形成する工程。
【００１７】
２．前記１項の半導体装置の製造方法において、前記半導体ウエハは、シリコンを主要な成分のするものである。
【００１８】
３．前記１または２項の半導体装置の製造方法において、前記工程（ｃ）は、前記半導体ウエハの前記第２の主面、または、その近傍に破砕層が存在する状態で実行される。
【００１９】
４．前記１から３項のいずれか一つの半導体装置の製造方法において、前記保護膜の形成は、摂氏３００度以下で行われる低温酸化処理である。
【００２０】
５．前記１から４項のいずれか一つの半導体装置の製造方法において、前記保護膜の厚さは、１０ｎｍ以上、且つ９０ｎｍ未満である。
【００２１】
６．前記１から５項のいずれか一つの半導体装置の製造方法において、前記保護膜は、酸化シリコン系絶縁膜である。
【００２２】
７．前記１から６項のいずれか一つの半導体装置の製造方法において、前記保護膜は、プラズマ酸化によって形成される。
【００２３】
８．前記１から６項のいずれか一つの半導体装置の製造方法において、前記保護膜は、プラズマ陽極酸化によって形成される。
【００２４】
９．前記１から６項のいずれか一つの半導体装置の製造方法において、前記半導体ウエハは、ＣＺ結晶である。
【００２５】
１０．前記１から６項のいずれか一つの半導体装置の製造方法において、前記保護膜は、ＣＶＤによって形成される。
【００２６】
１１．前記１から６項のいずれか一つの半導体装置の製造方法において、前記第２のウエハ厚さは、５０マイクロメートル以下である。
【００２７】
１２．前記１から１１項のいずれか一つの半導体装置の製造方法において、前記破砕層は、前記バックグラインディング処理によって形成されたものである。
【００２８】
１３．前記１から１２項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｄ）前記工程（ｃ）の後、前記半導体ウエハの前記第２の主面に対して、洗浄処理を実行する工程。
【００２９】
１４．前記１３項の半導体装置の製造方法において、更に以下の工程を含む：
（ｅ）前記工程（ｄ）の後、前記半導体ウエハの前記第２の主面に、ダイシングテープを貼り付ける工程。
【００３０】
１５．前記１から１４項のいずれか一つの半導体装置の製造方法において、前記破砕層は、マイクロクラック層、および、その上に形成された多結晶質層を有する。
【００３１】
１６．前記１４または１５項の半導体装置の製造方法において、更に以下の工程を含む：
（ｆ）前記工程（ｅ）の後、前記半導体ウエハを半導体チップに分離する工程；
（ｇ）前記工程（ｆ）の後、前記半導体チップを配線基板に搭載する工程；
（ｈ）前記工程（ｇ）の後、前記半導体チップの裏面が露出するように、前記半導体チップを樹脂で封止する工程。
【００３２】
１７．前記１から１６項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｉ）前記工程（ｂ）の後であって、前記工程（ｃ）の前に、前記半導体ウエハの前記第２の主面に対して、ドライポリッシング処理を実行する工程。
【００３３】
１８．以下の工程を含む半導体装置の製造方法：
（ａ）第１の厚さを有するとともに、第１および第２の主面を有し、前記第１の主面側に集積回路が形成された半導体ウエハの前記第１の主面を、ウエハサポート部材に貼り付ける工程；
（ｂ）前記ウエハサポート部材に貼り付けられた前記半導体ウエハの前記第２の主面に対して、バックグラインディング処理を実行することにより、前記第１の厚さよりも薄い第２の厚さにする工程；
（ｃ）前記工程（ｂ）の後、前記半導体ウエハが前記ウエハサポート部材に貼り付けられた状態で、前記半導体ウエハの前記第２の主面、または、その近傍に破砕層が残存するように、前記第２の主面に保護膜を形成する工程。
【００３４】
１９．前記１８項の半導体装置の製造方法において、前記半導体ウエハは、シリコンを主要な成分のするものである。
【００３５】
２０．前記１８または１９項の半導体装置の製造方法において、前記工程（ｃ）は、前記半導体ウエハの前記第２の主面、または、その近傍に破砕層が存在する状態で実行される。
【００３６】
２１．前記１８から２０項のいずれか一つの半導体装置の製造方法において、前記保護膜の形成は、摂氏３００度以下で行われる低温酸化処理である。
【００３７】
２２．前記１８から２１項のいずれか一つの半導体装置の製造方法において、前記保護膜の厚さは、１０ｎｍ以上、且つ９０ｎｍ未満である。
【００３８】
２３．前記１８から２２項のいずれか一つの半導体装置の製造方法において、前記保護膜は、プラズマ酸化によって形成される。
【００３９】
２４．前記１８から２２項のいずれか一つの半導体装置の製造方法において、前記保護膜は、プラズマ陽極酸化によって形成される。
【００４０】
２５．前記１８から２２項のいずれか一つの半導体装置の製造方法において、前記半導体ウエハは、ＣＺ結晶である。
【００４１】
２６．前記１８から２２項のいずれか一つの半導体装置の製造方法において、前記保護膜は、ＣＶＤによって形成される。
【００４２】
２７．前記１８から２２項のいずれか一つの半導体装置の製造方法において、前記第２のウエハ厚さは、５０マイクロメートル以下である。
【００４３】
２８．前記１８から２７項のいずれか一つの半導体装置の製造方法において、前記破砕層は、前記バックグラインディング処理によって形成されたものである。
【００４４】
２９．前記１８から２８項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｄ）前記工程（ｃ）の後、前記半導体ウエハの前記第２の主面に対して、洗浄処理を実行する工程。
【００４５】
３０．前記２９項の半導体装置の製造方法において、更に以下の工程を含む：
（ｅ）前記工程（ｄ）の後、前記半導体ウエハの前記第２の主面に、ダイシングテープを貼り付けるとともに、前記半導体ウエハが前記ダイシングテープに貼り付けられた状態で、前記半導体ウエハから前記ウエハサポート部材を分離する工程。
【００４６】
３１．前記１８から３０項のいずれか一つの半導体装置の製造方法において、前記破砕層は、マイクロクラック層、および、その上に形成された多結晶質層を有する。
【００４７】
３２．前記３０または３１項の半導体装置の製造方法において、更に以下の工程を含む：
（ｆ）前記工程（ｅ）の後、前記半導体ウエハを半導体チップに分離する工程；
（ｇ）前記工程（ｆ）の後、前記半導体チップを配線基板に搭載する工程；
（ｈ）前記工程（ｇ）の後、前記半導体チップの裏面が露出するように、前記半導体チップを樹脂で封止する工程。
【００４８】
３３．前記１８から３２項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｉ）前記工程（ｂ）の後であって、前記工程（ｃ）の前に、前記半導体ウエハの前記第２の主面に対して、ドライポリッシング処理を実行する工程。
【００４９】
３４．以下の工程を含む半導体装置の製造方法：
（ａ）第１の厚さを有するとともに、第１および第２の主面を有し、前記第１の主面側に集積回路が形成された半導体ウエハの前記第１の主面を、ウエハサポート部材に貼り付ける工程；
（ｂ）前記ウエハサポート部材に貼り付けられた前記半導体ウエハの前記第２の主面に対して、バックグラインディング処理を実行することにより、前記第１の厚さよりも薄い第２の厚さにする工程；
（ｃ）前記工程（ｂ）の後、前記ウエハサポート部材に貼り付けられた前記半導体ウエハの前記第２の主面側から、ダイシングを実行することにより、ダイシング溝を形成する工程；
（ｄ）前記工程（ｃ）の後、前記半導体ウエハが前記ウエハサポート部材に貼り付けられた状態で、前記半導体ウエハの前記第２の主面、または、その近傍、および、前記ダイシング溝の両方に破砕層が残存するように、前記第２の主面に保護膜を形成する工程。
【００５０】
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００５１】
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
【００５２】
今日の半導体集積回路装置、すなわち、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）のウエハ工程は、通常、原材料としてのシリコンウエハの搬入からプリメタル（Ｐｒｅｍｅｔａｌ）工程（Ｍ１配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクトホール形成、タングステンプラグ、埋め込み等からなる工程）あたりまでのＦＥＯＬ（Ｆｒｏｎｔ  Ｅｎｄ  ｏｆ  Ｌｉｎｅ）工程と、Ｍ１配線層形成から始まり、アルミニウム系パッド電極上のファイナルパッシベーション膜へのパッド開口の形成あたりまで（ウエハレベルパッケージプロセスにおいては、当該プロセスも含む）のＢＥＯＬ（Ｂａｃｋ  Ｅｎｄ  ｏｆ  Ｌｉｎｅ）工程に大別できる。
【００５３】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノクラスタリングシリカ（Nano-Clustering Silica:NCS）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
【００５４】
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
【００５５】
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。
【００５６】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００５７】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００５８】
５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００５９】
６．砥石(Abrasive)の特性は主に砥粒、結合剤、これらの結合状態、気孔(Pore)の有無（ポーラス系砥石）等の構造的特長に依存するが、結合剤、構造的特長が同じ場合、主に砥粒の粒径（番数表示＃Nで、たとえば＃３５０）に依存する。番数表示の数値が大きいほど砥粒の平均粒径（単に「砥粒径」という）は小さくなる。（研削砥粒の径を表す＃の後の数値は砥石等を製造する際に砥粒をより分けるふるいの目の大きさに対応する。言い換えると、それに含まれる主要な砥粒の径に対応する。例を示すと、＃２８０の粒径はほぼ１００μｍ程度、＃３６０の粒径はほぼ４０から６０μｍ程度、＃２０００の粒径はほぼ４から６μｍ程度、＃４０００の粒径はほぼ２から4μｍ程度、＃８０００の粒径はほぼ０．２μｍ程度である。本願では、これに準拠して、砥粒の径に関する砥石の特性を記載する。なおＪＩＳ規格がすでにある部分についてはそれに準じている。同基準がないものについては、下記ディスコ社製品の基準に準拠している。）砥粒には一般にはダイヤモンドが使用されるが、その他の材料でもよい。なお、グラインディングプロセスで使用される砥石は、一般にダイヤモンド砥粒と無機系結合剤を混ぜて、あるいは表面にコートして焼成したセラミック系のものと、ダイヤモンド砥粒を有機系結合剤（レジンボンド）で固めたレジノイド系（レジンにはフェノール系、ポリイミド系などがある）のもの、またはその中間のものがある。一般にレジン系の結合剤の方が研削ダメージが小さいとされている。また、適用可能な砥粒（固定砥粒）としては、ダイヤモンドの外に、シリコンカーバイド、アルミナベース砥粒、ＣＢＮ(Cubic Boron Nitride)等がある。なお、市販されている仕上げ研削用グラインディングホイール（回転研削砥石）としては、株式会社ディスコ(DISCO Corporation)のグラインディングホイールＩＦシリーズ、ＧＦ０１シリーズ、ポリグラインド(Poligrind)シリーズ等がある。
【００６０】
７．「グラインディング」は、通常、ダイヤモンド系砥粒を含有する砥石を多数装着したグラインディングホイール（回転研削刃）によって行われる研削プロセスである。「ドライポリッシング」は、元来、シリコンウエハ等のバックグラインディングの際に形成されるダメージ層を除去するストレスリリーフ処理のために導入されたもので、シリカ系等の非ダイヤモンド系砥粒を含有する砥石を用いた固定砥粒研摩（スラリを用いない研磨）に分類される。通常のドライポリッシング後の処理面はミラー面を呈する固相反応を利用しているので、広い意味では、「化学機械研摩」の範疇に入る。
【００６１】
また、ゲッタリング能力を残す目的で、破砕層を残すドライポリッシングもあり、「ゲッタリングドライポリッシュ」等と呼ばれている。これに使用できるドライポリッシュ用ホイールとしては、たとえば、株式会社ディスコ(DISCO Corporation)のゲッタリングドライポリッシュ用ホイール（ＤＰＥＧ−ＧＡ０００１）等がある。
【００６２】
通常の「化学機械研摩」は、一般にポリウレタン等の研摩パッドと、遊離砥粒を含有するスラリを用いる湿式研磨処理である。なお、遊離砥粒を含有するスラリを用いた湿式研磨処理の変わりに、「固定砥粒湿式研摩」も、適用できることは言うまでもない。
【００６３】
「研削」と「研摩」の相違を装置的な面から言うと、「研削」は、運動制御方式で決められた位置及び速度で移動するので、大きな圧力が被処理体に作用する可能性がある。一方、「研摩」は一定の圧力を保つように制御されている。
【００６４】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００６５】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００６６】
なお、ウエハの裏面にガラス補強体を適用するプロセスについて開示した先行特許出願としては、たとえば日本特願第２００９−１６４６３２号（日本出願日２００９年７月１３日）がある。
【００６７】
１．本願の一実施の形態の半導体装置の製造方法における要部であるバックグラインディング工程以降のプロセスのアウトラインの説明（主に図1から図１２）
図１は本発明の一実施形態の半導体集積回路装置の製造方法の全体の流れを示す全体フロー図である。図２は本発明の一実施形態の半導体集積回路装置の製造方法のダイシングフレームへのウエハのマウント工程を示す断面図である。図３は図２のＸ−Ｘ’断面の断面図である。図４は本発明の一実施形態の半導体集積回路装置の製造方法のダイシング工程を示す断面図である。図５は本発明の一実施形態の半導体集積回路装置の製造方法のＵＶ照射工程を示す断面図である。図６は本発明の一実施形態の半導体集積回路装置の製造方法のチップピックアップ工程を示す断面図である。図７は本発明の一実施形態の半導体集積回路装置の製造方法のダイボンド工程を示す断面図である。図８は本発明の一実施形態の半導体集積回路装置の製造方法の基板への実装工程を示す断面図である。図９は本発明の一実施形態の半導体集積回路装置の製造方法の基板上の電極とチップ上のパッド間のワイヤボンディング工程を示す断面図である。図１０は本発明の一実施形態の半導体集積回路装置の製造方法の封止工程を示す断面図である。図１１は本発明の一実施形態の半導体集積回路装置の製造方法のバンプ形成工程を示す断面図である。図１２は本発明の一実施形態の半導体集積回路装置の製造方法のデバイス分離工程を示す断面図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における要部であるバックグラインディング工程以降のプロセスの流れ等を説明する。
【００６８】
ここでは、シリコン系の３００φウエハ（たとえば、単結晶シリコンからなるウエハ、通常、ＣＺ結晶を使用する）を例にとって具体的に説明するが、ウエハ径は３００φのほか、４５０φでも２００φ、又は、その他であってもよい。また、シリコン系のほか、ＧａＡｓ系その他の化合物半導体系でもよい。ここで例示する３００φの単結晶シリコンウエハの場合は、当初の厚さ、すなわち、バックグラインディングの準備工程前の厚さは（第１の厚さ）、たとえば、７７５マイクロメートル程度である。この場合、ウエハは当初、すなわち、バックグラインディングの準備工程前においては、平面的には、ほぼ真円であるが、方位決定のためノッチが一つ存在する。ただし、このウエハノッチは、通常、以下で説明するように、バックグラインディングの準備工程中に消滅する。
【００６９】
次に図１によって、本実施形態の全体の流れを説明する。先行ウエハ工程１３１が完了したウエハ１の表面１ａ（デバイス面、第１の主面）に、セクション３等で詳述するように、表面保護構造が形成される（ガラス貼り付け工程１３２）。その後、バックグラインディング処理１３３（装置等の説明は、セクション２等参照）が施される。バックグラインディング処理１３３が完了する（第２の厚さになっている）と、ウエハ１の表面１ａとは反対側の裏面１ｂ（第２の主面）に対して、酸化処理１３４（又は、裏面保護膜形成、詳細はセクション５参照）が実行される。
【００７０】
次にウエハ１はダイシングのためのフレーム６にダイシングテープＤＴ１を介してマウントされる（ウエハマウント工程１３５）。マウント後、不要な表面保護構造が除去される（図２４参照、ガラス剥離工程１３６）。その後、ダイシングされ（ダイシング工程１３７）、つづいてダイシングテープＤＴ１の粘着力を弱めるためのＵＶ照射工程１３８を経て、ダイボンド工程１３９に送られる。なお、バックグラインディング処理１３３の準備工程からダイシング工程１３７の準備工程までの流れについては、セクション３で詳しく説明するので、ここでは簡単に触れるのみとする。
【００７１】
次に、バックグラインディングにより半導体ウエハ１を薄膜化した後の各工程について、さらに順を追って説明する。ここでは、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型のパッケージを例に取り具体的に説明するが、セクション４に説明するように、フリップチップ（Ｆｌｉｐ  Ｃｈｉｐ）方式その他のパッケージ方式にも同様に適用できることは言うまでもない。
【００７２】
ダイシング工程１３７の準備工程が完了した時点では、図２及び図３に示すように、半導体ウエハ１の裏面（回路形成面の反対の主面）は、たとえば、ＤＡＦ（Ｄｉｅ  Ａｔｔａｃｈ  Ｆｉｌｍ）等のボンディング用接着剤層５を介して、ダイシングテープＤＴ１に固定されている。このダイシングテープＤＴ１は円環状のダイシングフレーム６によって保持されている。ダイシングテープＤＴ１は、例えばポリオリフィンを基材とし、アクリル系ＵＶ硬化タイプの粘着剤が塗布され、さらにその上にポリエステルからなる剥離材が貼り付けられている。剥離材は、例えば離形紙であり、剥離材を剥がしてダイシングテープＤＴ１は半導体ウエハ１に貼り付けられる。ダイシングテープＤＴ１の厚さは、例えば９０μｍ、粘着力は、例えばＵＶ照射前２００ｇ／２５ｍｍ、ＵＶ照射後１０から２０ｇ／２５ｍｍである。なお、剥離材がなく、基板の背面を離形処理したダイシングテープを用いてもよい。
【００７３】
次に、図４に示すように、半導体ウエハ１をダイシングする。半導体ウエハ１はチップＳＣ１に個片化されるが、個片化された後も各チップＳＣ１はダイシングテープＤＴ１を介してフレーム６に固定されているため、整列した状態を維持している。まず、半導体ウエハ１をウエハ搬送治具により半導体ウエハ１の回路形成面を真空吸着し、そのままダイシング装置へ搬送し、ダイシングテーブル７上に載置する。続いてダイヤモンドソーと呼ばれるダイヤモンド微粒を貼り付けた極薄の円形刃８を用いて、半導体ウエハ１をスクライブラインに沿って縦、横にカットする（ウエハの分割はレーザを用いた方法を使用しても良い。その場合は、切削幅を微少にする等の付加的なメリットがある）。
【００７４】
次に、図５に示すように、半導体ウエハ１にＵＶを照射する。ダイシングテープＤＴ１の裏面側からＵＶを照射して、ダイシングテープＤＴ１の各チップＳＣ１と接する面の粘着力を、例えば１０から２０ｇ／２５ｍｍ程度に低下させる。これにより各チップＳＣ１がダイシングテープＤＴ１から剥がれやすくなる。
【００７５】
次に、図６に示すように、ウエハテスト工程において良品と判断されたチップＳＣ１をピックアップする。まず、突き上げピン９によりダイシングテープＤＴ１を介してチップＳＣ１の裏面を押圧し、これによりチップＳＣ１をダイシングテープＤＴ１から剥離する。続いてコレット１０が移動して突き上げピン９と対向する上部に位置し、剥離されたチップＳＣ１の回路形成面をコレット１０により真空吸着することにより、１個ずつチップＳＣ１をダイシングテープＤＴ１から引き剥がしてピックアップする。ＵＶ照射によりダイシングテープＤＴ１とチップＳＣ１との接着力が弱められているため、薄く強度が低下しているチップＳＣ１であっても、確実にピックアップすることができる。コレット１０は、例えば略円筒形の外形を有し、その底部に位置する吸着部は、例えば軟質の合成ゴムなどで構成されている。
【００７６】
次に、図７に示すように、１段目となるチップＳＣ１を配線基板１１に搭載する。まず、ピックアップされたチップＳＣ１はコレット１０に吸着、保持されて、基板１１（たとえば有機基板で単層または多層配線構造を有する）上の所定位置に搬送される。続いて基板１１のメッキされたアイランド（チップ搭載領域）上にチップＳＣ１を押し付け、１００から２００℃程度の温度により硬化処理を行う。これによりチップＳＣ１を基板１１に貼り付ける。ダイボンディング用接着層５としては、ＤＡＦ材の外、ペースト材としてエポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂またはシリコーン系樹脂を例示することができる。なお、その他、メッキされたアイランドにチップＳＣ１の裏面を軽く擦り付ける、あるいはメッキしたアイランドとチップＳＣ１との間に金テープの小片を挟み、金とシリコンとの共晶を作って接着してもよい。
【００７７】
ダイシングテープＤＴ１に貼着された良品チップのダイボンディングおよび不良品チップの除去が終了すると、ダイシングテープＤＴ１はフレーム６から剥がされ、フレーム６はリサイクルされる。
【００７８】
次に、図８に示すように、前記チップＳＣ１と同様にしてチップＳＣ２を準備し、例えば絶縁性ペースト１３ａ（ＤＡＦ材でもよい。以下同じ）を用いて１段目のチップＳＣ１上に２段目となるチップＳＣ２を接合し、続いて、前記チップＳＣ１と同様にしてチップＳＣ３を準備し、例えば絶縁性ペースト１３ｂを用いて２段目のチップＳＣ２上に３段目となるチップＳＣ３を接合することにより、チップＳＣ１，ＳＣ２およびＳＣ３を積層する。１段目のチップＳＣ１は、例えばマイコン、２段目のチップＳＣ２は、例えば電気的一括消去型ＥＥＰＲＯＭ（Electric Erasable Programmable Read Only Memory）、３段目のチップＳＣ３は、例えばＳＲＡＭを例示することができる。この基板１１の表面には複数個の電極パッド１４が設けられ、裏面には複数個の接続パッド１５が設けられており、両者は基板内配線１６によって電気的に接続されている。
【００７９】
次に、図９に示すように、各々のチップＳＣ１，ＳＣ２またはＳＣ３の表面の縁辺に配列されたボンディングパッドと、基板１１の表面の電極パッド１４とをボンディングワイヤ１７を用いて接続する。その作業は自動化されており、ボンディング装置を用いて行われる。ボンディング装置には、あらかじめ積層チップＳＣ１，ＳＣ２およびＳＣ３のボンディングパッドおよび基板１１の表面の電極パッド１４の配置情報が入力されており、基板１１上に搭載された積層チップＳＣ１，ＳＣ２およびＳＣ３、その表面のボンディングパッドおよび基板１１の表面の電極パッド１４の相対的位置関係を画像として取り込み、データ処理を行って正確にボンディングワイヤ１７が接続される。この際、ボンディングワイヤ１７のループ形状は、積層チップＳＣ１，ＳＣ２およびＳＣ３の周辺部に触れないよう、盛り上がった形に制御される。
【００８０】
次に、図１０に示すように、ボンディングワイヤ１７が接続された基板１１を金型成形機にセットし、温度を上げ液状化した樹脂１８を圧送して流し込み、積層チップＳＣ１，ＳＣ２およびＳＣ３を封入して、モールド成型する。続いて余計な樹脂１８またはバリを取り除く。
【００８１】
次に、図１１に示すように、例えば半田からなるバンプ１９を基板１１の裏面の接続パッド１５に供給した後、リフロー処理を施してバンプ１９を溶解させ、バンプ１９と接続パッド１５とを接続する。
【００８２】
その後、図１２に示すように、樹脂１８上に品名などを捺印し、基板１１から１個１個の積層チップＳＣ１，ＳＣ２およびＳＣ３を切り分ける。その後、仕上がった１個１個の積層チップＳＣ１，ＳＣ２およびＳＣ３からなる製品を製品規格に沿って選別し、検査工程を経て製品が完成する。
【００８３】
２．本願の前記一実施の形態の半導体装置の製造方法において、バックグラインディング＆ウエハマウント一貫装置を使用した場合の処理フローの概要説明（主に図１３）
このセクションでは、バックグラインディングからウエハマウントまでを連続処理する一例を、図１３に示す一貫処理装置の説明図を用いて説明する。
【００８４】
図１３は本発明の一実施形態の半導体集積回路装置の製造方法において用いるバックグラインディング−洗浄−ウエハマウント一貫装置の上面図である。これに基づいて、バックグラインディング＆ウエハマウント一貫装置における処理フローの概要を説明する。
【００８５】
図１３に示す一貫処理装置ＢＧＭ１は、バックグラインディング部Ｓ１、洗浄部Ｓ２およびウエハマウント部Ｓ３（デマウント等を含む）、裏面酸化処理室５７等からなる。各部には半導体ウエハ１を搬入するローダ２０と搬出するアンローダ２１とが備わっており、各部をスタンドアローンとして使用することもできる。また、バックグラインディング部Ｓ１と洗浄部Ｓ２との間には、両者間で半導体ウエハ１を搬送する搬送ロボット２２が備わっており、同様に洗浄部Ｓ２とウエハマウント部Ｓ３との間には、両者間で半導体ウエハ１を搬送する搬送ロボット２３が備わっている。
【００８６】
まず、バックグラインディング部Ｓ１のローダ２０に、複数の半導体ウエハ１を搭載したフープ（ウエハ密閉搬送容器）を乗せた後、搬送ロボット２４にてフープから１枚の半導体ウエハ１を取り出してバックグラインディング部Ｓ１の処理室Ｒ１へ搬入する。フープは半導体ウエハ１のバッチ搬送用の密閉収納容器で、通常２５枚、１２枚、６枚等のバッチ単位で半導体ウエハ１を収納する。フープの容器外壁は微細な通気フィルタ部を除いて機密構造になっており、塵埃はほぼ完全に排除される。従って、クラス１０００の雰囲気で搬送しても、内部はクラス１の清浄度が保てるようになっている。装置とのドッキングは、装置側のロボットがフープ（ウエハ密閉搬送容器）の扉を装置内部に引き込むことによって清浄さを保持した状態で行われる。
【００８７】
次に、半導体ウエハ１をロータリーテーブル２５上の吸着ステージ２（たとえば４個の内の一つ）に、ウエハ１の表面１ａが補強された状態（詳細はセクション３参照）で載置し真空吸着した後、第１研削材５９ａ（第１の回転砥石）を用いて半導体ウエハ１の裏面を粗研削し、半導体ウエハ１の厚さを所定の厚さ（第１の厚さ）まで減少させる。続いて、第２研削材５９ｂ（第２の回転砥石）を用いて半導体ウエハ１の裏面を仕上げ研削し、半導体ウエハ１の厚さを目的とする所定の厚さ（第２の厚さ）まで減少させる。
【００８８】
なお、抗折強度を更に引き上げるために、更に砥粒径の小さいグラインディングホイールで仕上研摩するときは、第２研削材５９ｂ（第２の回転砥石）による処理に加えて（又は、それに変えて）、最終仕上げ用グラインディングホイール（ＢＧヘッド）５９ｃを用いて、付加的な仕上げ研削を実施しても良い。
【００８９】
また、セクション６で説明するような仕上げ研削の後に、破砕層を形成するドライポリッシュによって、バックグラインディングでできた破砕層を一度除去して、改めて破砕層を形成する場合には、たとえば、ドライポリッシング研摩ヘッド５６を使用すればよい。
【００９０】
次に、半導体ウエハ１のバックグラインディングが終わると、半導体ウエハ１を搬送ロボット２２にてバックグラインディング部Ｓ１から搬出して洗浄部Ｓ２へ搬送し、さらに搬送ロボット２６にて半導体ウエハ１を洗浄部Ｓ２の処理室Ｒ２へ搬入し、半導体ウエハ１の純水による洗浄および乾燥が行われる。続いて、半導体ウエハ１は、搬送ロボット２３等によって洗浄部Ｓ２から搬出され、裏面酸化処理室５７へ搬入される。そこにおいて、ウエハ１の裏面１ｂに対して、酸化処理１３４（図１）が実行される。酸化処理１３４が完了すると（必要があれば、ウエハ１の裏面１ｂ等を洗浄するため、洗浄部の処理室Ｒ２に戻しても良い）、ウエハ１は、搬送ロボット２７等によりウエハマウント部Ｓ３へ搬送される。続いて、搬送ロボット２７等により半導体ウエハ１は、ウエハマウント部Ｓ３の処理室Ｒ３へ搬入される。ここでは環状のフレームに貼り付け固定されたダイシングテープにその回路形成面を上面にして半導体ウエハ１を貼着した後、ダイシングテープにその回路形成面を上面にして半導体ウエハ１を貼着する。なお、ウエハ１の表面１ａの補強構造は、セクション３に説明する方法並びにタイミングで適宜除去される。その後、半導体ウエハ１をウエハマウント部Ｓ３のアンローダ２１へ搬送し、ウエハマウント部Ｓ３から半導体ウエハ１を取り出して再びフープに戻す。
【００９１】
このように、一貫処理装置ＢＧＭ１を用いることにより、半導体ウエハ１はバックグラインディングからウエハマウントまでを短時間で処理することができる。
【００９２】
３．本願の前記一実施の形態の半導体装置の製造方法（ウエハサポート部材としてガラス系部材を使用する例）における要部プロセスの説明（主に図１４から図２５）
このセクションでは、セクション１、２に説明した全体プロセス等の中における要部プロセスであるバックグラインディング処理１３３（図１参照、以下同じ）の準備工程からダイシング工程１３７の準備工程までの流れについて詳しく説明する。
【００９３】
図１４は本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス断面図（ＵＶ硬化接着剤塗布工程）である。図１５は本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス断面図（ウエハサポート部材張り合わせ工程）である。図１６は本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス断面図（ウエハサポート部材張り合わせ用ＵＶ硬化接着剤のＵＶ硬化工程）である。図１７は図１６の破線部に対応する端部拡大断面図である。図１８は本発明の一実施形態の半導体集積回路装置の製造方法の要部プロセスであるバックグラインディング工程におけるウエハとサポート部材の貼り付けの位置関係を示すウエハ全体平面図である。図１９は図１８の２点破線部の拡大平面図である。図２０は本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス端部拡大断面図（ウエハのバックグラインディング前）である。図２１は本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス端部拡大断面図（ウエハのバックグラインディング工程途中）である。図２２は本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス端部拡大断面図（ウエハのバックグラインディング工程完了時点）である。図２３は本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス端部拡大断面図（サポート部材剥離補助膜へのレーザビーム照射工程）である。図２４は本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス端部拡大断面図（サポート部材剥離工程）である。図２５は本発明の一実施形態の半導体集積回路装置の製造方法における要部プロセスであるバックグラインディング工程及びその付随工程の流れを説明するデバイス端部拡大断面図（サポート部材貼り付け用UV硬化接着剤剥離工程）である。図１４から図２５は、基本的に図１８のＸ−Ｘ’断面に対応する。これらに基づいて、バックグラインディング処理１３３（図１参照）及びその付随工程の詳細を順に説明する。
【００９４】
図１の先行するウエハ工程（たとえば、プローブ検査工程）が終了したウエハ１は、図１４に示すように、スピン塗布テーブル５１上に、そのデバイス面１ａ（回路形成面）を上にして真空吸着される。ＵＶ硬化接着剤３が滴下ノズル５２から滴下されるとともに、スピン塗布テーブル５１が高速回転して、塗布引き伸ばしが行われる。塗布厚さは、たとえば、２０マイクロメートルから７０マイクロメートル程度である。この厚さが、薄すぎると、剥離の際に破れるなどして、剥離工程がうまく実行できないほか、レーザ照射による影響がデバイスにまで及ぶ恐れがある。一方、厚すぎると、それに比例して膜厚ばらつきが増大する。ここで、この膜の形成にスピン塗布を使用するのは、塗布均一性が高いからである。もちろん、その他の膜形成方法でもよいことは言うまでもない。なお、ＵＶ硬化接着剤層３は、サポート部材４側（すなわち、光熱変換膜３１上にスピン塗布等して）に形成してもよい。なお、ＵＶ硬化接着剤は多数市販されているが、たとえば、住友スリーエム社のＵＶレジン接着剤ＬＣ−３１００またはＬＣ−３２００を例示することができる。なお、このステップは、たとえば図１３に説明したＢＧ−マウント一貫処理装置ＢＧＭ１のバックグラインディング部Ｓ１の接着剤塗布室６０を用いて行われる。
【００９５】
次に、図１５に示すように、このＵＶ硬化接着剤層３が形成されたウエハ１と、ウエハと同様なスピン塗布またはスプレー塗布等により、たとえば０．５マイクロメートルから５マイクロメートル程度の厚さ（ＵＶ硬化接着剤を硬化させる際の紫外線を透過させる程度の厚さが要求される）の光熱変換膜３１（サポート部材剥離補助膜であり、具体的には、たとえば炭素粉末を接着剤に混ぜて塗布し乾燥したもので、近赤外光等を吸収して熱に変換できるもの）を、ウエハサポート部材４（ガラス系部材略円板）の第１の主面４ａ（ウエハと張り合わせる面）に形成したものを、張り合わせ用真空チャンバ５３に導入する（この張り合わせ用真空チャンバ５３は、たとえば図１３に示すように、ＢＧ−マウント一貫処理装置ＢＧＭ１のバックグラインディング部Ｓ１に設けられている）。この張り合わせ用真空チャンバ５３内において、真空吸着テーブル５４にウエハ１を吸着し、真空吸着テーブル５５にウエハサポート部材４を吸着し、相互の第１の主面を対向させて、真空状態で張り合わせを実行する。なお、光熱変換膜３１は、たとえば、住友スリーエム社から”Ｌｉｇｈｔ  ｔｏ  Ｈｅａｔ  Ｃｏｎｖｅｒｓｉｏｎ”膜（熱炭化発泡レジン膜）として、ガラス基板に形成された状態等の形態で市販されている。
【００９６】
ここで、ウエハサポート部材４の厚さとしては、７００マイクロメートル程度（好適な範囲としては、５００マイクロメートルから１０００マイクロメートル程度）を例示することができる。材料的には、紫外光(ここでは主に波長４００ｎｍから５００ｎｍ程度の領域)、可視光、および赤外光（ここでは主に波長８００ｎｍから２０００ｎｍ程度の領域）を比較的よく透過させる必要から、ガラス系部材（主にガラスからなる透明なサポート部材）が好適である。具体的には、ホウケイ酸ガラス（主にホウケイ酸ガラスからなるサポート部材）を好適な例としてあげることができる。これは、シリコンと膨張係数が近似しているからである。ソーダガラス（主にソーダガラスからなるサポート部材）でも可能であるが、ソーダガラスの膨張係数は、シリコンに比べて倍以上大きいほか、ホウケイ酸ガラスの方はアルカリ金属成分が少ないメリットがある。石英ガラス（主に石英ガラスからなるサポート部材）も使用可能であり、紫外線を透過させやすいメリットがあるが、熱膨張係数は、シリコンより、一桁小さい。なお、光を透過させる必要がないときは、不透明なガラス部材を使用してもよい。
【００９７】
この張り合わせの際のウエハ１とウエハサポート部材４の平面的相互関係及び周辺部に位置関係（配向等）を図１８および図１９を用いて説明する。図１８に示すように、ウエハ１の直径が３００ミリメートルのとき、ウエハサポート部材４の直径は、ウエハ１の直径よりわずかに大きいことが量産上、好適である。たとえば、３００．２ミリメートル程度とするとよい。これは、ウエハ１の端部の欠けと、補強構造を有するウエハ１を従来のウエハ処理装置およびウエハハンドリング機構で同様に処理できるようにするためである（通常、数ミリ程度なら許容する装置が多いが、全ての装置が許容する必要があるので、この余剰分は、比較的小さいことが望ましい。もちろん、装置が許容する範囲であれば比較的大きくても問題はない。）。ウエハ１とウエハサポート部材４を貼り付ける際の配向は、半導体ウエハ１のノッチ部があった部分と、サポート部材４のノッチ部３５が、ほぼ一致するような配向で、張り合わせる。
【００９８】
これは、図１９に示すように、ウエハ１のノッチ部は、ノッチトリミング処理により取り除かれ、ノッチトリミング部１ｎとなっているからである。ウエハ１が薄膜化されると、ウエハ１の周辺部がナイフエッジ化して、危険であり、また、塵埃の発生源となるため、ウエハ１の表面１ａ側周辺は、グラインディング前に、あらかじめ、最終厚さより、厚めにエッジトリミングされる。このエッジトリミングと相前後して、ノッチトリミング処理によりウエハ１のノッチ部をオリエンテーションフラット様に除去することによって、薄膜化すると塵埃の発生しやすいウエハ１のノッチ部をあらかじめ取り除いている。このように、貼り付けることにより、ウエハ１のノッチ部がなくとも、ウエハサポート部材４のノッチ部３５がそのままウエハ１のノッチ部と同様に、位置合わせ等に使用できるので、ウエハ処理装置での処理がスムースとなる。ウエハ１とウエハサポート部材４の張り合わせは、サポート部材４が半導体ウエハ１の第１の主面１ａのほぼ全体を覆うように張り合わせることが、ウエハ周辺の損傷防止の観点から望ましい。また、半導体ウエハ１の端部が、サポート部材４の周辺外部にはみ出さないように張り合わせることが、同様の観点から望ましい。従って、ウエハサポート部材４の形状は、ウエハと類似の径を有するほぼ円形とすることが望ましい。
【００９９】
ウエハ１とウエハサポート部材４の張り合わせが完了すると、図１６に示すように、ウエハ１の裏面１ｂを真空吸着テーブル５４に真空吸着した状態で、ＵＶ硬化接着剤層３の硬化のため、ＵＶ光照射３２が実行される。ＵＶ光の照射量（強度と時間の積）としては、たとえば、３０００ｍＪ/ｃｍ２程度（１０００ｍＪ/ｃｍ２から３００００ｍＪ/ｃｍ２程度の範囲）を例示することができる。このときのウエハ１の端部（たとえば、図１８のＸ−Ｘ’断面のＸ’端部等）の断面の詳細を図１７に示す。なお、このステップは、たとえば図１３に説明したＢＧ−マウント一貫処理装置ＢＧＭ１のバックグラインディング部Ｓ１の張り合わせ用真空チャンバ５３内で行われる。
【０１００】
次に、図２０に示すように、ウエハサポート部材複合体（すなわち、サポート部材が貼り付けられたウエハ）を、真空吸着テーブル５５上にウエハ１の裏面１ｂを上にして吸着する。そして、図２１に示すように、たとえば、ダイヤモンド系のグラインディング回転ホイール５９を用いて、バックグラインディングを実行し、たとえば、ウエハ研削量６１で示す位置まで研削することによってシリコン系部材等を除去する。これによって、ウエハ１の薄膜化が達成されたことになる。薄膜化された時点におけるウエハ１およびウエハサポート部材複合体の様子を図２２に示す。バックグラインディング処理は、たとえば、以下のように実施する。
【０１０１】
（１）粗削り処理ステップでは、たとえば、＃３００程度の砥粒径のダイヤモンド系砥粒を含有するグラインディングホイールを用いて、７７５マイクロメータ程度のウエハ１の厚さをたとえば６５マイクロメータ程度とする。なお、必要に応じて、その他の種類や粒径の砥粒を含有するグラインディングホイールを用いてもよい（以下において同じ）。
【０１０２】
このステップは、たとえば図１３に説明したＢＧ−マウント一貫処理装置ＢＧＭ１のバックグラインディング部Ｓ１の処理室Ｒ１内のロータリーテーブル２５および荒削り用グラインディングホイール（ＢＧヘッド）５９ａを用いて行われる。
【０１０３】
（２）次に、仕上げ削りステップとして、＃２０００程度の砥粒径のダイヤモンド系砥粒を含有するグラインディングホイールを用いて、６５マイクロメータ程度のウエハ１の厚さをたとえば１５マイクロメータ程度とする。
【０１０４】
このステップは、たとえば図１３に説明したＢＧ−マウント一貫処理装置ＢＧＭ１のバックグラインディング部Ｓ１の処理室Ｒ１内のロータリーテーブル２５および仕上げ用グラインディングホイール（ＢＧヘッド）５９ｂを用いて行われる。
【０１０５】
（２−１）また、（２）の仕上げ削りステップの代わりに、より小さい砥粒径のダイヤモンド系砥粒を含有するグラインディングホイール（たとえば、＃４０００、＃６０００、＃８０００、または＃１００００程度の砥粒径）を用いて、仕上げグラインディングを（２）と同様に実施することもできる。この場合は、抗折強度は大きくなるが、そのトレードオフとして、ゲッタリング能力は若干低下する。
【０１０６】
（３）更に、（２）の仕上げ削りステップの後に、より小さい砥粒径のダイヤモンド系砥粒を含有するグラインディングホイール（たとえば、＃１００００よりも小さい砥粒径、たとえば＃２００００程度の砥粒径）を用いて、付加的な最終仕上げグラインディングを（２）と同様に実施することもできる。この場合は、抗折強度は更に大きくなるが、そのトレードオフとして、ゲッタリング能力は更に低下するおそれがある。
【０１０７】
なお、このセクションで説明した裏面サポートプロセスが特に大きな効果を示すのは、ウエハ１の最終目標厚さは、１００マイクロメータ程度以下の場合である。特に、６０マイクロメータ程度以下では、薄膜化後のハンドリングが非常に困難になるので量産上、非常に大きな効果が期待できる。また、３０マイクロメータ程度以下では、この種のサポートプロセスを使用しない限り、量産は非常に困難と考えられる。
【０１０８】
このプロセスにおいては、これ以降は、バックグラインディング工程の付随工程であり、かつ、後続のダイシング工程の準備工程となる。
【０１０９】
バックグラインディング処理が終わると、薄膜化が完了したウエハ１（ウエハサポート部材複合体）に対して、洗浄処理および乾燥処理が実行され、それに続いて、裏面酸化工程１３４（図１）が実行される。
【０１１０】
図２３に示すように、裏面酸化工程１３４（図１）が完了したウエハ１（ウエハサポート部材複合体）は、たとえば、ウエハ１の裏面１ｂがダイシングフレーム６に貼り付け固定されたダイシングテープＤＴ１と対向するように、ダイボンディング用接着層５を介してダイシングテープＤＴ１に固定（押圧）される。次に、この状態で、ウエハサポート部材４側から、近赤外レーザビーム３３を光熱変換膜３１に集光するように照射することによって、光熱変換膜３１の結合構造を脱ガス等により破壊する。すなわち、炭素粉末の存在により、光が吸収され、熱に変わり、その熱により、炭素粉末を結合している有機バインダ成分の温度が急上昇して、脱ガス及び炭化して、結合力を失う結果、光熱変換膜３１のほぼ全体がばらばらの炭素粉末又は炭素片に変化する。近赤外レーザビーム３３としては、たとえばＹＡＧレーザの波長１．０６７マイクロメータを例示することができる。ここで、近赤外光を利用するのは、あまり長い波長（たとえば、３マイクロメートル程度以上）の赤外光を当てると、光熱変換膜３１を透過して、ＵＶ硬化接着剤層３やデバイス（ウエハ１）に影響を与える恐れがあるからである。
【０１１１】
これにより、図２４に示すように、ウエハ１（ＵＶ硬化接着剤層３を含む）とウエハサポート部材４（光熱変換膜３１を含む）とを分離することが容易となる。なお、このステップは、たとえば図１３に説明したＢＧ−マウント一貫処理装置ＢＧＭ１のウエハマウント部Ｓ３の処理室Ｒ２内で行われる。
なお、前記のように、ウエハ１の切断工程では、ダイシングテープＤＴ１にウエハ１の裏面１ｂを接着するため、ダイシングテープＤＴ１に付着した重金属（不純物）がウエハ１の裏面１ｂからウエハ１の内部に拡散（侵入）する恐れがあるが、本実施の形態では、ウエハ１の裏面１ｂに破砕層（ゲッタリング層）ＤＬを形成しているため、この重金属の拡散を抑制することができる。
【０１１２】
次に、図２５に示すように、ウエハ１上に残留したＵＶ硬化接着剤層３に、剥離用粘着テープ３４を貼り付けて、これをＵＶ硬化接着剤層３ごと引き剥がすことにより、ＵＶ硬化接着剤層３を除去する。なお、このステップは、たとえば図１３に説明したＢＧ−マウント一貫処理装置ＢＧＭ１のウエハマウント部Ｓ３の処理室Ｒ２内で行われる。
【０１１３】
この後、ウエハ１は、ダイシングテープＤＴ１を介してダイシングフレーム６に固定された状態で、ダイシング処理１３７（図１）のため、ダイシング工程に移送される。
【０１１４】
４．本願の前記一実施の形態の半導体装置の製造方法をフリップチップ実装用チップの製造に適用した場合の実装プロセスの説明（主に図２６から図３０）
セクション１から３においては、パッケージ又は実装形態としては、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）を例にとり、具体的に説明したが、本願発明は、これに限定されるものではないことは言うまでもない。このセクションでは、フリップチップ（Ｆｌｉｐ  Ｃｈｉｐ）実装の例を説明する。
【０１１５】
図２６は本願の前記一実施の形態の半導体装置の製造方法をフリップチップ実装用チップの製造に適用した場合の実装プロセスを説明する配線基板等断面図（基板準備工程）である。図２７は本願の前記一実施の形態の半導体装置の製造方法をフリップチップ実装用チップの製造に適用した場合の実装プロセスを説明する配線基板等断面図（チップマウント工程）である。図２８は本願の前記一実施の形態の半導体装置の製造方法をフリップチップ実装用チップの製造に適用した場合の実装プロセスを説明する配線基板等断面図（金半田接合工程）である。図２９は本願の前記一実施の形態の半導体装置の製造方法をフリップチップ実装用チップの製造に適用した場合の実装プロセスを説明する配線基板等断面図（アンダーフィル工程）である。図３０は本願の前記一実施の形態の半導体装置の製造方法をフリップチップ実装用チップの製造に適用した場合の実装プロセスを説明する配線基板等断面図（半田バンプ形成工程）である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法をフリップチップ実装用チップの製造に適用した場合の実装プロセスを説明する。
【０１１６】
図２６に示すように、フリップチップ実装用配線基板１１（たとえば、単層又は有機系多層配線基板）のチップ搭載面（上面）には、銅等を主要な成分とする複数のボンディングパッド１４が設けられており、配線基板実装面（下面）には、銅等を主要な成分とする複数のランド１５（電極パッド）が設けられている。
【０１１７】
次に、図２７に示すように、まず、フリップチップ実装用配線基板１１のボンディングパッド１４上に半田バンプ１９（半田層をプリコート）を形成し、一方、半導体チップ８の表面８ａ側には、たとえば金バンプ２８を形成しておく。ここで、チップ８の裏面８ｂには、すでに、裏面保護膜１２（低温酸化膜）が形成されている。
【０１１８】
次に、この状態で、図２８に示すように、半導体チップ８の表面８ａとフリップチップ実装用配線基板１１の上面を対向させた状態で、加熱等することにより、金半田接続を形成する。
【０１１９】
次に、図２９に示すように、半導体チップ８の表面８ａとフリップチップ実装用配線基板１１の上面との間に、アンダーフィルレジン２９を満たし、硬化させる。
【０１２０】
次に、図３０に示すように、フリップチップ実装用配線基板１１のランド１５（電極パッド）に半田バンプ１９を形成する。その後、必要に応じて、フリップチップ実装用配線基板１１を他の基板上に、半田バンプ１９を介して実装する。
【０１２１】
このように、フリップチップ実装のようなベアチップ実装（チップの裏面が被覆されずに露出しているもの）の場合は、裏面に重金属等に対する阻止膜やゲッタリング層がないと、製造工程中のハンドリングや洗浄等、あるいは半導体チップ８の裏面８ｂが露出した状態で実装基板に実装された後の使用環境下で導入されたコンタミネーションが容易にチップのデバイス面に到達してしまう。しかし、前記実施の形態のように、チップ裏面に低温酸化膜等の保護膜があると、その下層の破砕層（ゲッタリング層）と相俟って、重金属等のデバイス面での拡散を有効に阻止することができる。この効果は、ベアチップ実装だけでなく、チップ裏面にレジン層等を有するウエハレベルパッケージ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ）や通常のレジン封止パッケージ（これまでに説明したＢＧＡ等を含む）においても、同様に有効である。これは、封止レジン中の重金属濃度は、洗浄水やウエハ工程に使用される薬液中の重金属濃度よりも、一般に、高いと考えられるからである。
【０１２２】
５．本願の前記一実施の形態の半導体装置の製造方法における要部要素プロセスである裏面酸化プロセス等の説明（主に図３１から図３７）
このセクションでは、図１等で説明した低温裏面酸化工程１３４（裏面保護工程）の具体例等について説明する。
【０１２３】
図３１は本願の前記一実施の形態の半導体装置の製造方法における要部要素プロセスである裏面酸化プロセスに使用する低温プラズマ陽極酸化装置の模式断面図である。図３２は本願の前記一実施の形態の半導体装置の製造方法における対象ウエハのバックグラインディング前の断面構造の一例を示す模式デバイス断面図である。図３３は本願の前記一実施の形態の半導体装置の製造方法におけるバックグラインディング処理とウエハ断面の関係を説明するウエハの模式断面図である。図３４は本願の前記一実施の形態の半導体装置の製造方法におけるバックグラインディング処理後のウエハの裏面近傍の断面を示すウエハの模式断面図である。図３５は本願の前記一実施の形態の半導体装置の製造方法における裏面酸化処理後のウエハの裏面近傍の断面を示すウエハの模式断面図である。図３６は図３５を簡略化して示したウエハの模式断面図である。図３７は本願の前記一実施の形態の半導体装置の製造方法におけるバックグラインディング処理とイントリンシックゲッタリングとの関係を説明するウエハの部分模式断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における要部要素プロセスである裏面酸化プロセス等を説明する。
【０１２４】
（１）標準的な低温プラズマ陽極酸化路の説明（主に図３１）：
まず、図３１に基づいて、低温裏面酸化工程１３４（図１）に使用するプラズマ陽極低温酸化装置５７または裏面酸化処理室（図１３）について説明する。図３１に示すように、プラズマ陽極低温酸化装置５７のガラス製真空チャンバ７１内には、金属製ウエハテーブル７６（下部電極）が設けられており、金属製ウエハテーブル７６上には、ウエハサポート部材４を介して、ウエハ１がその裏面１ｂを上に向けて、置かれている。このウエハ１の裏面１ｂには、金属製ウエハテーブル７６と同電位にするためのウエハバイアス用コンタクト８０が設けられており、金属製ウエハテーブル７６の周辺及び上方には、ＲＦシールド用メタルメッシュ電極７５が設けられている。金属製ウエハテーブル７６には、ウエハ冷却系７８が設けられており、ウエハ温度を摂氏３００度以下程度（少なくとも摂氏３５０度程度以下に保持する必要がある）に、比較的低温に保持するようになっている。また、金属製ウエハテーブル７６には、ウエハ１を陽極とするための直流バイアス電源７７が接続されている。
【０１２５】
ガラス製真空チャンバ７１の下方には、真空排気系７９が設けられており、ガラス製真空チャンバ７１の上端部には酸素ガスを供給するための酸素ガス流量調整器８１が設けられている。酸素ガス流量調整器８１を介して導入された酸素ガスは、酸素導入口７２を通して、プラズマ励起部８２に送られ、そこで、高周波ソース７３により励起された誘導結合プラズマ発生コイル７４により、励起され、プラズマとなり、下方へ輸送される。
【０１２６】
なお、標準的な酸化条件としては、たとえば、真空度：１から１００パスカル程度、直流バイアス：６０から８０ボルト程度、高周波パワー：たとえば２７メガヘルツのとき（１００から５００ワット程度）、ウエハ温度：摂氏３００度以下（たとえばウエハ温度：摂氏２７０度程度）、処理時間：数分程度（酸化レートとしては、たとえば、４５０ｎｍ/時間程度）を好適なものとして例示することができる。なお、真空度その他については、炉の特性によって、大きく変わりうる。たとえば、ＥＣＲ系の装置では、たとえば、０．０１から１パスカルを好適なものとして例示することができる。
【０１２７】
なお、正バイアスのない通常のプラズマ酸化（バレル型アッシャー、反応性イオンエッチング方式）でも、酸化レートは遅いが、一定の効果が期待できる。しかし、プラズマ陽極低温酸化は、以下のような理由により、もっとも適合しているのがわかる。すなわち、プラズマ陽極低温酸化では、シリコン表面（ウエハ１の裏面１ｂ）に原子状酸素の酸素（Ｏ＊すなわち、酸素ラジカル）が吸着されており、そこに正バイアスで引かれた電子が衝突し、Ｏ−（陰イオン）が生成する。このＯ−（陰イオン）がＳｉ−Ｓｉ結合を切断し、それによって生じたＳｉ＋イオンとＯ−イオンの両方が電界によって逆方向に移動し、酸化膜表面とシリコン界面の両方で酸化を進行させる。従って、裏面の表面に被覆酸化膜を形成するとともに、クラックの深部に侵入して、このクラックの深部で酸化作用が行われるため、クラック先端部の形状を緩和させる効果が大きいだけでなく、クラックを挟む相対面を接着する効果も得られ、抗折強度の向上に寄与していると考えられる。
【０１２８】
なお、低温酸化膜以外の保護膜（無機系保護膜）としては、窒化シリコン膜（ＳｉＮ膜）、ＳｉＣ膜、ＳｉＣＮ膜等の窒化または炭化シリコン系膜が可能であるが、一般に酸化シリコン膜よりも生成温度が高いというデメリットがある。一方、窒化または炭化シリコン系膜は、重金属の拡散阻止能を有するというメリットがある。
【０１２９】
また、酸化シリコン膜といっても、典型的なもの以外に、ＳｉＯＮ膜等の酸化窒化シリコン系の絶縁膜も適用できることは言うまでもない。
【０１３０】
（２）他の低温酸化または低温酸化膜形成方法の説明（主に図１を参照）：
プラズマ陽極酸化装置（気相陽極酸化）のその他の例としては、たとえば、マイクロは励起のＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）型の高密度プラズマエッチング装置（市販の装置としては、たとえば株式会社日立ハイテクノロジーズのシリコンエッチャー：Ｕ−８１５０等がある）等を使用することができる。この場合、被処理体であるウエハを陽極とするために、表面が金属製のウエハステージを用いて、ウエハとステージをウエハバイアス用コンタクト８０（図３１）等で短絡する必要がある。
【０１３１】
また、液相陽極酸化も適用できる。これは、低温で行われる点で有効であるが、液相中での酸化種の輸送は、あまり効率的ではないので、気相陽極酸化と比較して、不利な点がある。
【０１３２】
更に、裏面に酸化膜（窒化膜）等の保護膜を形成する目的であれば、室温から摂氏３５０度程度の比較的低温で、酸化膜を形成するプラズマＣＶＤ装置が市販されている。シリコン酸化膜を形成する場合は、たとえば、液体ソースであるＴＥＯＳ（テトラエトキシシラン）を使用する。これに使用できる装置としては、たとえば、サムコ株式会社製の「SiO2圧子膜系静養プラズマCVD装置」等がある。
【０１３３】
（３）薄膜ウエハ（ウエハ厚さが１００マイクロメートル以下又は５０マイクロメートル以下）において、ウエハの裏面からの汚染防止対策が必要な理由の説明（主に図３２から図３７）：
現在の代表的な半導体集積回路装置であるＣＭＯＳ集積回路チップ領域又はウエハの断面構造の概要を図３２に基づいて、簡単に説明する。図３２に示すように、たとえば、Ｐ型の単結晶シリコン基板であるウエハ１の全半導体基板部１ｓは、一般に当初、６００から１０００マイクロメートル程度の厚さを有する。全半導体基板部１ｓの上面近傍には、Ｐウエル領域ＰＷ、Ｎウエル領域ＮＷ等の各種の拡散領域（不純物ドープ領域）や素子分離領域ＩＳＯが形成される結果、不変な部分が高濃度半導体基板領域１ｐである。この高濃度半導体基板領域１ｐは、一般には、バックグラインディングにより、その一部を残して、除去される部分である。全半導体基板部１ｓの上面近傍には、Ｎチャネル型ＭＩＳＦＥＴ（ＱＮ）やＰチャネル型ＭＩＳＦＥＴ（ＱＰ）が形成されており、これらの素子は、プリメタル絶縁膜３６（プリメタル領域）によって被覆されている。プリメタル絶縁膜３６を貫通するタングステンプラグ３８によって、これらの素子と上層の多層配線領域３７が連結されており、多層配線領域３７は、多層の層間絶縁膜３９および埋め込み配線４０を有している。多層配線領域３７の上端部には、上層の層間絶縁膜３９を貫通するタングステンプラグ３８があり、これよって、下層の配線と多層配線領域３７の表面近傍のアルミニウム系ボンディングパッド４２等が連結されており、多層配線領域３７の表面は、ファイナルパッシベーション膜４１（たとえば、酸化シリコン膜、窒化シリコン膜、ポリイミド膜又はこれらの複合膜）で被覆されている。
【０１３４】
次に、図３３に示すように、バックグラインディング処理をマクロ的に見ると、ウエハ１の全厚（更に正確には、ウエハの全半導体基板部１ｓ）をＢＧで除去する領域１ｇとＢＧ後に残留する領域１ｒに分ける操作と見ることができる。
【０１３５】
次に、このバックグラインディング処理（正確には、破砕層を残存させる仕上げ研削又は研摩処理）後のウエハ１の裏面１ｂの詳細層構造を図３４に説明する。図３４に示すように、ウエハ１の裏面１ｂから下に向かって見てゆくと、表面が機械加工によって複雑な無秩序状態となった非晶質領域ＡＲ、その次が、多結晶質領域ＰＲ、更にその下が微細な亀裂の集合領域であるマイクロクラック領域ＣＲであり、これらによって、（ＢＧによる）破砕層ＤＬが構成されている。破砕層ＤＬの下方には、破砕層ＤＬの存在によって生じた原子レベル歪層ＳＲがあり、その先は、破砕層ＤＬの影響を受けないストレスフリー層ＦＲである。ここで、破壊に直接関与する層は、マイクロクラック領域ＣＲであるが、ゲッタリング効果は、破砕層ＤＬ全体が担うと考えられる。
【０１３６】
次に、図３５に裏面酸化処理を施した後のウエハ裏面層構造を示す（ただし、低温酸化膜１２の構造は、図のように単純ではなく、裏面表面を除けば平坦ではなく多結晶の粒界境界やクラックに沿って生成している。従って図面上では、裏面表面の平坦部分のみを示す）。低温酸化等の処理をすると、ウエハ１の裏面１ｂに低温酸化膜１２（裏面保護膜）が形成される（この部分は、正確には「低温酸化膜の表面部分」である）。また、低温酸化膜１２（裏面保護膜）が厚くなると、非晶質領域ＡＲを消費してしまうことも起こりえるので、図３６のように、低温酸化膜１２（裏面保護膜）は、主に破砕層ＤＬの表面に形成されるという方が正確である。
【０１３７】
次に、図３７にウエハ１の最終厚さが、１００マイクロメートル以下とか、５０マイクロメートル以下となると、裏面からのコンタミネーションの防止が重要になる理由を説明する。図３７に示すように、集積回路等の製造に使用されるＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）シリコン結晶は、石英ルツボを用いて結晶成長が行われるため、酸素不純物を飽和濃度以上に含有している。しかし、集積回路の製造上の熱処理や事前のアニール処理によって、ウエハ工程完了時点の十分前にすでに、ウエハ表面及び裏面の厚さ５０から６０マイクロメートル程度の領域では、酸素がウエハ外に排出される結果、欠陥のない無欠陥領域４３（Ｄｅｎｕｄｅｄ  Ｚｏｎｅ）を形成しており、一方、内部領域では、酸素が析出して相当に厚い酸素析出領域４４（Ｏｘｙｇｅｎ  Ｐｒｅｃｉｐｉｔａｔｅ  Ｚｏｎｅ）を形成している。この相当に厚い酸素析出領域４４がイントリンシックゲッタリング（Ｉｎｔｒｉｎｓｉｃ  Ｇｅｔｔｅｒｉｎｇ）領域として作用する結果、ウエハの最終厚さが無欠陥領域４３の厚さに比べて十分厚いうちは（たとえば、通常の薄膜ウエハのＧＢ到達面ＴＣ）、薄膜化したウエハの裏面には、十分に厚いイントリンシックゲッタリング領域、すなわち酸素析出領域４４があることになり、裏面からの重金属の侵入は問題とならなかった。しかし、ウエハの最終厚さが１００マイクロメートル以下、更には、５０マイクロメートル以下となってくると（たとえば、超薄膜ウエハのＧＢ到達面ＴＵ）、酸素析出領域４４の厚さが極めて薄いか、全くない状態が出現することとなる。こうなると、ウエハの裏面に何か、エクストリンシックゲッタリング（Ｅｘｔｒｉｎｓｉｃ  Ｇｅｔｔｅｒｉｎｇ）効果のある層を設けないと、摂氏３００度程度の比較的低温でも、裏面から導入された重金属不純物（たとえば、銅、鉄、ニッケル等）は、容易に表面のデバイス領域に到達することとなる。
【０１３８】
以上のように、本願のここまでに示した、又は、以下に示す実施の形態のプロセスは、ウエハ（又はチップ）の最終厚さが、１００マイクロメートル（イントリンシックゲッタリング領域が薄くなる）又は５０マイクロメートル以下（イントリンシックゲッタリング領域が皆無となる）で特に有効であるが、適度なゲッタリング能力を保持したまま、抗折強度を改善するという点では、一般にハンドリングに留意が必要になるウエハの最終厚さ３００マイクロメートル以下の領域でも有効である。なお、以上に共通するウエハ（又はチップ）の最終厚さの下限は、デバイス構造によるが、通常は１０マイクロメートル程度と考えられるが、理論的には、数マイクロメートル程度でも可能と考えられる。
【０１３９】
６．本願の前記一実施の形態の半導体装置の製造方法に対する変形例に対応するウエハ薄膜化工程への破砕層を残すドライポリッシュの適用例の説明（主に図３８）
本セクション以外では、基本的に仕上げグラインディングの後、通常のドライポリッシュ等のグラインディングによる破砕層を除去する処理をすることなく、低温酸化等の保護膜形成処理を実行している。これはプロセス等が簡単で合理的であるが、一度、グラインディングによる破砕層を除去した後に、再度、詳細に制御された条件で、破砕層を形成することもできる。この方法について、以下説明する。
【０１４０】
図３８は本願の前記一実施の形態の半導体装置の製造方法に対する変形例に対応するウエハ薄膜化工程への破砕層を残すドライポリッシュの適用例を説明するためのプロセス全体フロー図である。これに基づいて、本願の前記一実施の形態の半導体装置の製造方法に対する変形例に対応するウエハ薄膜化工程への破砕層を残すドライポリッシュの適用例を説明する。
【０１４１】
図３８に示すように、図１と比較すると、このプロセスの特徴は、バックグラインディング処理１３３と低温裏面酸化工程１３４（裏面保護工程）の間に、破砕層を残存させることができる破砕層残存型のドライポリッシュ工程１４０を挿入するところにある。なお、これに使用できるドライポリッシュ用ホイールとしては、たとえば、株式会社ディスコ(DISCO Corporation)のゲッタリングドライポリッシュ用ホイール（ＤＰＥＧ−ＧＡ０００１）等がある。
【０１４２】
７．各実施の形態及び全般に対する考察並びに補足的説明（主に図３９から図４３）
図３９はチップ抗折強度（３点曲げ測定）と裏面酸化膜厚の関係を示すデータプロット図である。図４０は破砕層厚さとチップ裏面から表面への銅汚染浸透の程度を示すデータプロット図である。図４１は破砕層厚さとチップ抗折強度の関係を示すデータプロット図である。図４２は裏面酸化膜厚とチップ抗折強度の関係を説明するための説明図である。図４３は裏面酸化膜厚、チップ抗折強度およびゲッタリング能力の関係を説明するための説明図である。これらに基づいて、各実施の形態及び全般に対する考察並びに補足的説明を行う。
【０１４３】
（１）低温酸化処理を施したウエハに関するデータの説明（主に図３９）：
図３９のデータは、以下の条件で測定されている。すなわち、２００φの単結晶シリコンウエハを複数準備し、これらを２グループに分け、一つのグループを粒径＃２０００のグラインディングホイールで処理し、他のグループを粒径＃８０００のグラインディングホイールで処理した後、図３１に説明した装置を用いて、低温酸化を実行した。各サンプルの酸化膜厚は、それぞれ０、１５２、２３５，４５５、および８７３（単位は、各オングストローム）である。３点曲げ測定方式で、支点間距離：５ミリメートル、ソーマーク方向がポンチに対して平行、試験速度：５ミリメートル/分である。
【０１４４】
図３９からわかるように、付加酸化膜厚２３５オングストローム前後（２４ｎｍ程度）に抗折強度のピークを持ち、膜厚が減少する方向では、ほぼリニアな抗折強度の減少が見られ、膜厚が増加する方向では、若干減少した後、水平に移行する傾向が見られる。
【０１４５】
（２）破砕層の厚さとゲッタリング効果の関係の説明（主に図４０）：
図４０に示したサンプルは、２００φ、厚さ５００マイクロメートルのシリコン単結晶ウエハの裏面を銅で汚染した後、熱処理（摂氏３００度で３０分）して、その汚染がどの程度表面に到達したかを示すものである。この破砕層は、各種の粒径のグラインディングホイールを用いてウエハの裏面に形成したものであり、この場合、低温酸化処理等による保護膜は形成されていない。
【０１４６】
図４０に示すように、表面側の汚染度は破砕層の膜厚増加に従って、指数関数的に減少している。
【０１４７】
（３）破砕層の厚さと抗折強度の関係の説明（主に図４１）：
図４１に示したサンプルは、２００φ、厚さ１００マイクロメートルのシリコン単結晶ウエハに対して、各種の粒径のグラインディングホイールを用いてウエハの裏面に破砕層を形成したものである。
【０１４８】
図４１に示すように、球抗折強度は、破砕層の厚さが増加するに従って、ほぼ指数関数的に減少している。球抗折強度の測定条件は、サンプルサイズ：１５ミリメートル（縦）ｘ１５ミリメートル（横）ｘ１００マイクロメートル（厚さ）、孔径：７ミリメートル、球直径：４ミリメートル、試験速度：１ミリメートル/分である。
【０１４９】
（４）各試験結果についての考察（主に図４２及び図４３）
以上の検査結果を総合的に判断すると、図４２に示すように、破砕層を除去し、新たな破砕層を残存させない通常ドライポリッシュ処理をした鏡面ウエハの抗折強度がその厚さでの抗折強度の最大値となる。また、仕上げ研削（仕上げのグラインディング）の砥粒の粒径が大きくなる（＃に続く番号が小さくなる）に従い、抗折強度は、要求抗折強度の目安よりも下に来るようになる。しかし、付加酸化膜の膜厚が１０ｎｍ程度以上、９０ｎｍ程度以下（あまり厚くなると、破砕層を消費してしまい、ゲッタリング能力が低下する）の場合は、抗折強度が改善されて、ほぼ要求抗折強度の目安程度以上となる。なお、裏面表面の低温酸化膜１２（裏面保護膜）の厚さは、表面の機械的安定性を増す効果があるが、クラックに入り込みその先端部の形状を緩和することにより、抗折強度を向上させる効果に比べると小さいと考えられる（図３９の高膜厚側の平坦性）。
【０１５０】
これを横軸に砥粒の粒径に対応するパラメータをとり、右縦軸にゲッタリング能力をとり、左縦軸に抗折強度をとって、ゲッタリング能力の最終研削又は研摩の砥粒の粒径依存性を実線で示し、各付加膜厚における抗折の最終研削又は研摩の砥粒の粒径依存性を破線で示したのが図４３である。すなわち、通常のドライポリッシュ（破砕層を残存させないもの）では、ほぼ要求される（又は将来要求される）ゲッタリング能力を満足させることはできないが、要求される抗折強度に対応して、最終研削の砥粒径を選択し、その最終研削の後に、ウエハの裏面に破砕層がある状態で、ウエハの裏面に低温酸化膜等の保護膜を形成すると、相当広い範囲にわたって、要求される抗折強度と必要なゲッタリング能力を確保できる範囲を確保することができる。
【０１５１】
８．低温酸化プロセス等のダイシングへの応用の説明（主に図４４から図４７）
このセクションでは、ウエハの裏面等に、破砕層を残存させるとともに、裏面等に低温酸化膜等の保護膜を形成することにより、抗折強度の確保とエクストリンシックゲッタリング（Ｅｘｔｒｉｎｓｉｃ  Ｇｅｔｔｅｒｉｎｇ）効果の両立を図ることができる技術をダイシングに適用した例を説明する。
【０１５２】
通常は、ウエハ１がウエハサポート部材４に貼り付けられた状態で、ウエハ１の裏面１ｂをダイシングテープに貼り付け、その後、ウエハサポート部材４を除去した後、ダイシングを実行するが、ここでは、ウエハ１をウエハサポート部材４に貼り付けられた状態であって、ダイシングテープに貼り付ける前に、ウエハ１の裏面１ｂから回転ブレード等により、フルカットのダイシングを実行している。
【０１５３】
図４４は低温酸化プロセス等のダイシングへの応用例を示すウエハ広域模式断面図（ダイシング後）である。図４５は図４４のチップ端部拡大領域Ｃ１に対応するチップ端部拡大模式断面図である。図４６は低温酸化プロセス等のダイシングへの応用例を示すウエハ広域模式断面図（低温酸化後後）である。図４７は図４６のチップ端部拡大領域Ｃ１に対応するチップ端部拡大模式断面図である。これらに基づいて、低温酸化プロセス等のダイシングへの応用等を説明する。
【０１５４】
図４４及び図４５に示すように、ウエハ１がウエハ−ガラス接着層３０を介してウエハサポート部材４に貼り付けられた状態で、ウエハ１の裏面１ｂ側から、フルカットのダイシングを実行することにより、ダイシング溝４５でウエハ１を個々のチップ領域８に分離する。このとき、ウエハ１の裏面１ｂには、（ＢＧによる）破砕層ＤＬが、一方、ダイシング溝４５の側面には、（ダイシングによる）破砕層ＤＬＤが形成されている。このようにダイシング溝４５の側面に破砕層が形成されると、抗折強度が低下する一因となる。
【０１５５】
次に、図４６及び図４７に示すように、たとえば、セクション５に説明した低温プラズマ陽極酸化により、ウエハ１の裏面１ｂおよびダイシング溝４５の側面に対して、低温酸化処理（保護膜形成処理）を実行することにより、ウエハ１の裏面１ｂおよびダイシング溝４５の側面に低温酸化膜１２（保護膜）を形成する。なお、低温プラズマ陽極酸化を適用する場合には、分離された各チップ領域を金属製ウエハテーブル７６（下部電極）と短絡させる（分離された各チップ領域を接地させる）か、荷電粒子を照射して各チップ領域のチャージアップを防止する等の対策が必要である。
【０１５６】
その後、たとえば、ウエハ１がウエハサポート部材４に貼り付けられた状態で、ウエハ１の裏面１ｂをダイシングテープに貼り付け、その後、ウエハサポート部材４を除去した後、セクション１から４に説明したように、個々のチップ８に対してピックアップおよびダイボンディング等を実行する。その後、必要な封止等を実行する。
【０１５７】
このような一連のプロセスによると、チップ８の側面にも、破砕層ＤＬＤおよび低温酸化膜１２（保護膜）が早期に形成されるので、チップ側面からの重金属不純物の導入を阻止する効果があるほか、低温酸化等の保護膜形成により、チップの端部が強化され、チッピング防止に有効である。
【０１５８】
ただし、プロセス的には、ウエハの流れが若干複雑となる。
【０１５９】
９．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本願発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１６０】
例えば、前記実施の形態においては、最終形態パッケージ形態としてＳＩＰ（System In Package）の製品カテゴリに属するＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型のパッケージ製品について具体的に説明したが、本願発明はそれに限定されるものではなく、メモリ系製品やリードフレーム、有機及び無機配線基板等を用いたプラスチックパッケージ、フリップチップ実装等のベア実装品等にも適用できることは言うまでもない。
【０１６１】
また、前記実施の形態においては、製品ウエハとしてシリコン系ウエハを例にとり具体的に説明したが、化合物半導体ウエハ、ガラス板、絶縁基板等の上に形成された半導体装置等にも適用できることは言うまでもない。
【０１６２】
更に、前記実施の形態においては、サポート部材として、ガラス系のウエハ類似の形状の板状物やシリコン系半導体ウエハ又は、これに類似した板状物を使用する例を主に説明したが、本願発明はそれに限定されるものではなく、セラミックスその他の絶縁物等を使用するものでもよい。
【符号の説明】
【０１６３】
１  ウエハ
１ａ  ウエハのデバイス面（第１の主面）
１ｂ  ウエハの裏面（第２の主面）
１ｇ  ＢＧで除去する領域
１ｎ  ウエハのノッチトリミング部
１ｐ  ウエハの高濃度半導体基板領域
１ｒ  ＢＧ後に残留する領域
１ｓ  ウエハの全半導体基板部
２  吸着ステージ
３  ＵＶ硬化接着剤（ＵＶ硬化接着剤層またはサポート部材接着層）
４  ウエハサポート部材（ガラス系部材略円板又はシリコン系部材略円板）
４ａ  サポート部材の表面（第１の主面）
５  ダイボンディング用接着層（ＤＡＦ等）
６  ダイシングフレーム
７  ダイシングテーブル
８  半導体チップ（チップ領域）
８ａ  （半導体チップの）表面
８ｂ  （半導体チップの）裏面
９  突き上げピン
１０  コレット
１１  配線基板
１２  裏面保護膜（低温酸化膜）
１３ａ、１３ｂ  絶縁性ダイボンディング用接着層（絶縁性ペースト）
１４  電極パッド（ボンディングパッド）
１５  接続パッド
１６  基板内配線
１７  ボンディングワイヤ
１８  封止レジン（またはレジン封止体）
１９  半田バンプ
２０  ローダ
２１  アンローダ
２２、２３、２４  搬送ロボット
２５  ロータリーテーブル
２６、２７  搬送ロボット
２８  金バンプ
２９  アンダーフィルレジン
３０  ウエハ−ガラス接着層
３１  光熱変換膜（サポート部材剥離補助膜）
３２  ＵＶ光照射
３３  近赤外線レーザビーム
３４  剥離テープ
３５  サポート部材のノッチ部
３６  プリメタル絶縁膜（プリメタル領域）
３７  多層配線領域
３８  タングステンプラグ
３９  層間絶縁膜
４０  埋め込み配線
４１  ファイナルパッシベーション膜
４２  アルミニウム系ボンディングパッド
４３  無欠陥領域（Ｄｅｎｕｄｅｄ  Ｚｏｎｅ）
４４  酸素析出領域（Ｏｘｙｇｅｎ  Ｐｒｅｃｉｐｉｔａｔｅ  Ｚｏｎｅ）
４５  ダイシング溝
５１  スピン塗布テーブル
５２  滴下ノズル
５３  張り合わせ用真空チャンバ
５４，５５  真空吸着テーブル
５６  ドライポリッシング研摩ヘッド
５７  裏面酸化処理室（低温プラズマ陽極酸化装置）
５９  グラインディングホイール
５９ａ  荒削り用グラインディングホイール（ＢＧヘッド）
５９ｂ  仕上げ用グラインディングホイール（ＢＧヘッド）
５９ｃ  最終仕上げ用グラインディングホイール（ＢＧヘッド）
６０  接着剤塗布室
６１  ウエハ研削量
７１  ガラス製真空チャンバ
７２  酸素導入口
７３  高周波ソース
７４  誘導結合プラズマ発生コイル
７５  高周波シールド用メタルメッシュ電極
７６  金属製ウエハテーブル（下部電極）
７７  バイアス直流電源
７８  ウエハ冷却系
７９  真空排気系
８０  ウエハバイアス用コンタクト
８１  酸素ガス流量調整器
８２  プラズマ励起部
１３１  ウエハ工程
１３２  ガラス貼り付け工程
１３３  バックグラインディング処理
１３４  低温裏面酸化工程（裏面保護工程）
１３５  ウエハマウント工程
１３６  ガラス剥離工程
１３７  ダイシング工程
１３８  ＵＶ照射工程
１３９  ダイボンド工程
１４０  破砕層を残すドライポリッシュ工程
ＡＲ  非晶質領域
ＢＧＭ１  ＢＧ−マウント一貫処理装置
Ｃ１  チップ端部拡大領域
ＣＲ  マイクロクラック領域
ＤＬ  （ＢＧによる）破砕層
ＤＬＤ  （ダイシングによる）破砕層
ＤＴ１  ダイシングテープ
ＦＲ  ストレスフリー層
ＮＷ  Ｎウエル領域
ＩＳＯ  素子分離領域
ＰＲ  多結晶質領域
ＰＷ  Ｐウエル領域
ＱＮ  Ｎチャネル型ＭＩＳＦＥＴ
ＱＰ  Ｐチャネル型ＭＩＳＦＥＴ
Ｒ１  バックグラインディング部の処理室
Ｒ２  洗浄部の処理室
Ｒ３  ウエハマウント部の処理室
Ｓ１  バックグラインディング部
Ｓ２  洗浄部
Ｓ３  ウエハマウント部
ＳＣ１、ＳＣ２、ＳＣ３  半導体チップ
ＳＲ  原子レベル歪層
ＴＣ  通常の薄膜ウエハのＧＢ到達面
ＴＵ  超薄膜ウエハのＧＢ到達面
【図１】
2012084780.tif 000003
【図２】
2012084780.tif 000004
【図３】
2012084780.tif 000005
【図４】
2012084780.tif 000006
【図５】
2012084780.tif 000007
【図６】
2012084780.tif 000008
【図７】
2012084780.tif 000009
【図８】
2012084780.tif 000010
【図９】
2012084780.tif 000011
【図１０】
2012084780.tif 000012
【図１１】
2012084780.tif 000013
【図１２】
2012084780.tif 000014
【図１３】
2012084780.tif 000015
【図１４】
2012084780.tif 000016
【図１５】
2012084780.tif 000017
【図１６】
2012084780.tif 000018
【図１７】
2012084780.tif 000019
【図１８】
2012084780.tif 000020
【図１９】
2012084780.tif 000021
【図２０】
2012084780.tif 000022
【図２１】
2012084780.tif 000023
【図２２】
2012084780.tif 000024
【図２３】
2012084780.tif 000025
【図２４】
2012084780.tif 000026
【図２５】
2012084780.tif 000027
【図２６】
2012084780.tif 000028
【図２７】
2012084780.tif 000029
【図２８】
2012084780.tif 000030
【図２９】
2012084780.tif 000031
【図３０】
2012084780.tif 000032
【図３１】
2012084780.tif 000033
【図３２】
2012084780.tif 000034
【図３３】
2012084780.tif 000035
【図３４】
2012084780.tif 000036
【図３５】
2012084780.tif 000037
【図３６】
2012084780.tif 000038
【図３７】
2012084780.tif 000039
【図３８】
2012084780.tif 000040
【図３９】
2012084780.tif 000041
【図４０】
2012084780.tif 000042
【図４１】
2012084780.tif 000043
【図４２】
2012084780.tif 000044
【図４３】
2012084780.tif 000045
【図４４】
2012084780.tif 000046
【図４５】
2012084780.tif 000047
【図４６】
2012084780.tif 000048
【図４７】
2012084780.tif 000049