(57)【要約】【課題】低コスト化を図ると共に電源の供給を安定して行うことができる電源スイッチ装置を提供することを目的とする。【解決手段】第１の電圧で動作する第１の負荷１５１に供給される電源電圧を制御する電源スイッチ装置１００であって、第１の電圧より高い第２の電圧で動作する第２の負荷１５２に電源電圧を供給する電源１５０から、電源電圧を取りこんで第１の電圧に変換して出力する第１の電圧生成部１０５と、第１の電圧生成部１０５にドレインが接続され、第１の負荷１５１にソースが接続され、且つ電源１５０にゲートが接続されたＮチャンネル型ＭＯＳＦＥＴ１０２とを有する。【選択図】図１
2012128494.tif 000002
【特許請求の範囲】
【請求項１】
第１の電圧で動作する第１の負荷に供給される電源電圧を制御する電源スイッチ装置であって、
前記第１の電圧より高い第２の電圧で動作する第２の負荷に電源電圧を供給する電源から、電源電圧を取りこんで前記第１の電圧に変換して出力する第１の電圧生成部と、
前記第１の電圧生成部にドレインが接続され、前記第１の負荷にソースが接続され、且つ前記電源にゲートが接続されたＮチャンネル型ＭＯＳＦＥＴと、を有することを特徴とする電源スイッチ装置。
【請求項２】
前記Ｎチャンネル型ＭＯＳＦＥＴのゲートは、抵抗素子を介して前記電源と接続されると共に、スイッチング素子を介して接地電位と接続されていることを特徴とする請求項１に記載の電源スイッチ装置。
【請求項３】
前記電源と前記第２の負荷との間に、前記電源から供給される電源電圧から前記第２の電圧を生成する第２の電圧生成部と、前記第２の電圧生成部にソースが接続され、前記第２の負荷にドレインが接続され、且つ前記ソースに抵抗素子を介してゲートが接続されたＰチャンネル型ＭＯＳＦＥＴと、を有することを特徴とする請求項１又は請求項２に記載の電源スイッチ装置。
【請求項４】
前記電源は、外部機器のＵＳＢ端子から電源電圧が供給されるＵＳＢ電源であることを特徴とする請求項１から請求項３のいずれかに記載の電源スイッチ装置。
【請求項５】
前記第１の負荷は、前記第１の電圧で動作する半導体素子で形成されたＣＰＵ回路で構成され、前記第２の負荷は、前記第２の電圧で高周波動作を行う半導体素子で形成された高周波回路で構成されていることを特徴とする請求項１から請求項４のいずれかに記載の電源スイッチ装置。
【請求項６】
前記高周波回路は、テレビジョン信号受信チューナであることを特徴とする請求項５に記載の電源スイッチ装置。
【請求項７】
請求項１から請求項６のいずれかに記載の電源スイッチ装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に対して供給される電圧を制御する電源スイッチ装置及び当該電源スイッチ装置を有する電子機器に関する。
【背景技術】
【０００２】
従来、ＭＯＳＦＥＴを利用した電源スイッチが知られている（例えば、特許文献１の図４参照）。図５は、従来の電源スイッチの構成図である。図５に示す電源スイッチは、電源と負荷との間にスイッチとして機能するＰチャンネル型ＭＯＳＦＥＴ４０１が設けられている。Ｐチャンネル型ＭＯＳＦＥＴ４０１のソースは電源に接続する入力端子４０２に接続し、ドレインは負荷に接続する出力端子４０３に接続した構成となっている。また、Ｐチャンネル型ＭＯＳＦＥＴ４０１のゲートは、抵抗素子を介してソース（入力端子４０２）と接続されると共に、ｎｐｎ型トランジスタＱ０を介して接地電位（グランド）に接続されている。
【０００３】
ｎｐｎ型トランジスタＱ０は、コレクタがＰチャンネル型ＭＯＳＦＥＴ４０１のゲートに接続され、エミッタが接地電位に接続されている。また、ベースがＣＴＲＬ端子４０５に接続され、ＣＴＲＬ端子４０５から供給される電圧に基づいて、ｎｐｎ型トランジスタＱ０のスイッチのオン／オフ（スイッチング）が制御され、これにより、Ｐチャンネル型ＭＯＳＦＥＴ４０１のスイッチングが制御される。
【０００４】
具体的には、ＣＴＲＬ端子４０５からｎｐｎ型トランジスタＱ０をオンする電圧が供給されると、Ｐチャンネル型ＭＯＳＦＥＴ４０１のゲートの電位が接地電位まで降下し、当該Ｐチャンネル型ＭＯＳＦＥＴ４０１がオンして、電源から負荷に対して電源電圧が供給される。一方、ｎｐｎ型トランジスタＱ０をオフする電圧が供給される場合には、Ｐチャンネル型ＭＯＳＦＥＴ４０１のゲートの電位が電源電位と同程度になるため、Ｐチャンネル型ＭＯＳＦＥＴ４０１がオフする。
【０００５】
このように、ＣＴＲＬ端子４０５から供給される電圧によりｎｐｎ型トランジスタＱ０のスイッチングを制御し、Ｐチャンネル型ＭＯＳＦＥＴ４０１のゲートに供給される電圧を制御することにより、負荷に対する電源電圧の供給を制御することができる。また、電源と負荷の間にＰチャンネル型ＭＯＳＦＥＴ４０１を設け、ゲートとソースを接続してゲートに印加する電圧を制御することにより構成を簡略化することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−９９４２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、図５に示す電源スイッチではＰチャンネル型ＭＯＳＦＥＴ４０１がオンとなる場合に、Ｖｇｓ（ゲートとソース間の電位差）は、電源から入力端子４０２に供給される電圧となる。入力端子４０２に供給される電源電圧が高い場合には問題とならないが、入力端子４０２に供給される電源電圧が小さい場合（例えば、１．２Ｖ）には、低電圧で動作するＰチャンネル型ＭＯＳＦＥＴを用いる必要がある。しかし、低電圧で動作するＰチャンネル型ＭＯＳＦＥＴは、容量を大きくする必要があるため高価となりコストが増加する問題がある。
【０００８】
また、Ｐチャンネル型ＭＯＳＦＥＴの特性として、Ｖｇｓが小さい場合にはオン抵抗が大きくなる問題がある。このため、入力端子４０２に供給される電源電圧が小さい場合には、Ｐチャンネル型ＭＯＳＦＥＴがオン時に電圧降下が大きくなり、負荷に対して電源電圧の供給を安定して行えなくなるおそれがある。入力端子４０２に供給される電源電圧が小さい場合にＶｇｓを大きくする方法として、Ｐチャンネル型ＭＯＳＦＥＴ４０１のゲートにマイナス電位を印加することが考えられる。しかし、この場合にはマイナス電位を供給する電源を新たに設けなければならず、電源スイッチ装置の高コスト化や大規模化が新たな問題となる。
【０００９】
本発明は、かかる点に鑑みてなされたものであり、低コスト化を図ると共に電源の供給を安定して行うことができる電源スイッチ装置を提供することを目的の一とする。
【課題を解決するための手段】
【００１０】
本発明の電源スイッチ装置は、第１の電圧で動作する第１の負荷に供給される電源電圧を制御する電源スイッチ装置であって、前記第１の電圧より高い第２の電圧で動作する第２の負荷に電源電圧を供給する電源から、電源電圧を取りこんで前記第１の電圧に変換して出力する第１の電圧生成部と、前記第１の電圧生成部にドレインが接続され、前記第１の負荷にソースが接続され、且つ前記電源にゲートが接続されたＮチャンネル型ＭＯＳＦＥＴと、を有することを特徴とする。
【００１１】
この構成によれば、低電圧駆動の負荷に対してＮチャンネル型ＭＯＳＦＥＴを用いて電源電圧の供給を制御するため、第１の電圧が小さい場合であっても、Ｐチャンネル型ＭＯＳＦＥＴを用いる場合と比較して、電圧降下を抑制して負荷に対して電源の供給を安定して行うことができると共に、低コスト化を図ることができる。また、高電圧駆動の第２の負荷に供給する電源電圧を取りこんでＮチャンネル型ＭＯＳＦＥＴのゲートに供給すると共に、取り込んだ電源電圧を低電圧に変換してＮチャンネル型ＭＯＳＦＥＴのドレインに供給するため、高電圧駆動の第２の負荷に供給される電源電圧を有効に活用することができる。
【００１２】
本発明の電源スイッチ装置において、Ｎチャンネル型ＭＯＳＦＥＴのゲートは、抵抗素子を介して前記電源と接続されると共に、スイッチング素子を介して接地電位と接続されていることが好ましい。
【００１３】
本発明の電源スイッチ装置において、前記電源と前記第２の負荷との間に、前記電源から供給される電源電圧から前記第２の電圧を生成する第２の電圧生成部と、前記第２の電圧生成部にソースが接続され、前記第２の負荷にドレインが接続され、且つ前記前記ソースに抵抗素子を介してゲートが接続されたＰチャンネル型ＭＯＳＦＥＴと、を有することが好ましい。
【００１４】
本発明の電源スイッチ装置において、前記電源は、外部機器のＵＳＢ端子から電源電圧が供給されるＵＳＢ電源であることが好ましい。
【００１５】
本発明の電源スイッチ装置において、前記第１の負荷は、前記第１の電圧で動作する半導体素子から構成されたＣＰＵ回路で構成され、前記第２の負荷は、前記第２の電圧で高周波動作を行う半導体素子から構成された高周波回路で構成されていることが好ましい。
【００１６】
本発明の電源スイッチ装置において、前記高周波回路は、テレビジョン信号受信チューナであることが好ましい。
【００１７】
本発明の電子機器は、上記電源スイッチ装置を有している。
【発明の効果】
【００１８】
本発明によれば、安価で且つ電源の供給を安定して行うことができる電源スイッチ装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の電源スイッチ装置の一例を示す図である。
【図２】本発明の電源スイッチ装置を構成する第１のスイッチ回路の一例を示す図である。
【図３】本発明の電源スイッチ装置の変形例を示す図である。
【図４】本発明の電源スイッチ装置を適用した電子機器の一例を示す図である。
【図５】従来技術の電源スイッチの回路図である。
【発明を実施するための形態】
【００２０】
本発明者らは、低電圧駆動する回路を有する負荷に対して電源電圧の供給を制御する電源スイッチとして、Ｐチャンネル型にかえてＮチャンネル型ＭＯＳＦＥＴを適用することにより、マイナス電位を生成する電源を新たに設けることなく、負荷に対して電源の供給を安定して行うことができることを着想した。この場合には、Ｎチャンネル型ＭＯＳＦＥＴのゲートに対して、ソースが接続される負荷に対して供給する電圧より高い電圧を印加してＶｇｓを大きくする必要がある。そこで、本発明者らは、電源から供給される電源電圧をＮチャンネル型ＭＯＳＦＥＴのゲートに供給する構成とすると共に、電源から供給される電源電圧を降圧して所定の電圧を生成してＮチャンネル型ＭＯＳＦＥＴのソースに供給する構成とすることを見出した。
【００２１】
また、本発明者らは、異なる電圧で動作する複数の負荷が設けられる構成に着目し、高電圧駆動の負荷に供給される電源電圧を低電圧駆動の負荷に対して有効に活用する構成を見出した。具体的には、低電圧駆動の負荷に対してＮチャンネル型ＭＯＳＦＥＴを介して低電圧の供給を行う構成において、高電圧駆動の負荷用の電源電圧を供給する電源から電源電圧を取りこんでＮチャンネル型ＭＯＳＦＥＴのゲートに供給すると共に、取り込んだ電源電圧を低電圧に変換してＮチャンネル型ＭＯＳＦＥＴのソースに供給する構成とすることを見出した。以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
【００２２】
図１は、本実施の形態に係る電源スイッチ装置の模式図である。図１の電源スイッチ装置１００は、第１の電圧より高い第２の電圧で動作する第２の負荷１５２に電源電圧を供給する電源１５０から電源電圧を取りこんで、第１の電圧で動作する第１の負荷１５１に供する電源電圧を制御する。
【００２３】
具体的に、電源スイッチ装置１００は、電源１５０から電源電圧を取りこんで第１の電圧に変換して出力する第１の電圧生成部１０５と、第１の電圧生成部１０５にドレインが接続され、第１の負荷１５１にソースが接続され、且つ電源１５０にゲートが接続されたＮチャンネル型ＭＯＳＦＥＴ１０２とを有している。
【００２４】
Ｎチャンネル型ＭＯＳＦＥＴ１０２のゲートは、抵抗素子１０４を介して電源１５０と接続すると共に、スイッチング素子１０３を介して接地電位と接続した構成とすることができる。この場合、スイッチング素子１０３のスイッチングを制御することにより、Ｎチャンネル型ＭＯＳＦＥＴ１０２のスイッチングを制御することができる。
【００２５】
例えば、スイッチング素子１０３がオフである場合、Ｎチャンネル型ＭＯＳＦＥＴ１０２のゲートに対して電源１５０から供給される電源電圧が印加され、Ｎチャンネル型ＭＯＳＦＥＴ１０２がオンする。Ｎチャンネル型ＭＯＳＦＥＴ１０２がオンすることにより、第１の電圧生成部１０５から出力された第１の電圧が第１の負荷１５１に供給される。
【００２６】
また、スイッチング素子１０３のスイッチング制御は、制御回路１０６から供給される制御電圧により制御する構成とすることができる。制御回路１０６は、第１のスイッチ回路１０１に所定の電圧を供給する構成であればよく、電源１５０から供給される電圧により動作する。また、図１に示すように、電源１５０から制御回路１０６に供給される電圧の大きさは、電源１５０と制御回路１０６間に設けられた電圧生成部１０７で調整することができる。なお、第１の電圧生成部１０５、電圧生成部１０７は、定電圧を出力するレギュレータ等で形成することができる。
【００２７】
図２に、Ｎチャンネル型ＭＯＳＦＥＴ１０２とスイッチング素子１０３から構成される第１のスイッチ回路１０１の回路図の一例を示す。第１のスイッチ回路１０１は、所定の電圧が供給される第１の入力端子１１２、第２の入力端子１１４及びＣＴＲＬ端子１１５と、第１の負荷１５１と接続された出力端子１１３と、第１の入力端子１１２と出力端子１１３間のスイッチとして機能するＮチャンネル型ＭＯＳＦＥＴ１０２と、Ｎチャンネル型ＭＯＳＦＥＴ１０２のゲートに印加される電圧を制御する制御部１１６、１１７とを有している。
【００２８】
第１の入力端子１１２は、第１の電圧を供給する第１の電圧生成部１０５に接続し、第２の入力端子１１４は、電源電圧を供給する電源１５０に接続し、ＣＴＲＬ端子１１５は制御電圧を供給する制御回路１０６に接続している。また、Ｎチャンネル型ＭＯＳＦＥＴ１０２のドレインは、第１の入力端子１１２に接続し、ソースは出力端子１１３に接続し、ゲートは抵抗素子１０４を介して第２の入力端子１１４に接続している。
【００２９】
Ｎチャンネル型ＭＯＳＦＥＴ１０２のスイッチング（オン／オフ）動作は、制御部１１６、１１７に設けられたスイッチング素子を用いて制御される。Ｎチャンネル型ＭＯＳＦＥＴ１０２のゲートに電源１５０から供給される電源電圧が印加されてＶｇｓ＞０となった場合には、Ｎチャンネル型ＭＯＳＦＥＴ１０２がオンし、第１の入力端子１１２から出力端子１１３に対して第１の電圧が供給される。
【００３０】
制御部１１６、１１７は、スイッチング素子を用いて構成することができ、例えば、図２に示すように、制御部１１６を、ｎｐｎトランジスタＱ１と抵抗素子により構成し、制御部１１７をｎｐｎトランジスタＱ２と抵抗素子により構成することができる。
【００３１】
具体的には、制御部１１６のｎｐｎトランジスタＱ１のベースをＣＴＲＬ端子１１５に接続し、エミッタを接地電位に接続し、コレクタを第２の入力端子１１４と、制御部１１７のｎｐｎトランジスタＱ２のベースにそれぞれ抵抗素子を介して接続する。また、制御部１１７のｎｐｎトランジスタのエミッタを接地電位に接続し、コレクタをＮチャンネル型ＭＯＳＦＥＴ１０２のゲートに接続する。つまり、図２に示すスイッチ回路では、Ｎチャンネル型ＭＯＳＦＥＴ１０２のゲートが、抵抗素子１０４を介して第２の入力端子１１４に接続されると共に、スイッチング素子（ここでは、ｎｐｎトランジスタＱ２）を介して接地電位と接続された構成となる。
【００３２】
なお、制御部１１６、１１７に設けるスイッチング素子は、ｎｐｎトランジスタに限られず、ｐｎｐトランジスタ、ダイオード等のスイッチを適用することができる。
【００３３】
次に、電源スイッチ装置１００の動作について説明する。なお、以下の説明において例示する電圧値は一例であり、これに限られない。
【００３４】
制御回路１０６からＣＴＲＬ端子１１５に制御部１１６のｎｐｎトランジスタＱ１をオンにする制御電圧（例えば、１．８Ｖ）が供給された場合には、制御部１１６のｎｐｎトランジスタＱ１のコレクタは接地電位（０Ｖ）となるため、制御部１１７のｎｐｎトランジスタＱ２はオフとなる。この場合、Ｎチャンネル型ＭＯＳＦＥＴ１０２のゲートには、第２の入力端子１１４から電源電圧（例えば、５．０Ｖ）が供給される。その結果、Ｖｇｓ＞０となり、Ｎチャンネル型ＭＯＳＦＥＴ１０２がオンして、第１の入力端子１１２から出力端子１１３（第１の負荷１５１）に第１の電圧（例えば、１．２Ｖ）が供給される。また、第２の負荷１５２には電源１５０から電源電圧が供給される。その結果、第１の負荷１５１及び第２の負荷１５２の回路が動作する。
【００３５】
一方、制御回路１０６からＣＴＲＬ端子１１５に制御部１１６のｎｐｎトランジスタＱ１をオフにする制御電圧（例えば、０Ｖ）が供給された場合には、制御部１１６のｎｐｎトランジスタＱ１はオフ状態を維持し、制御部１１７のｎｐｎトランジスタＱ２はオンする。この場合、Ｎチャンネル型ＭＯＳＦＥＴ１０２のゲートは、接地電位となるため、Ｎチャンネル型ＭＯＳＦＥＴ１０２はオフ状態となる。その結果、第１の負荷１５１に電圧は供給されない。
【００３６】
このように、制御回路１０６からＣＴＲＬ端子１１５に入力される制御電圧を制御することにより、第１の負荷１５１に対する電圧の供給を制御することができる。また、本実施の形態で示すように、低電圧駆動の第１の負荷１５１に供給する電圧を制御するＭＯＳＦＥＴとしてＮチャンネル型ＭＯＳＦＥＴ１０２を用いることにより、第１の入力端子１１２から出力端子１１３に対して供給される電圧が小さい場合（例えば、１．２Ｖ）であっても、Ｐチャンネル型ＭＯＳＦＥＴを用いる場合と比較して電圧降下を抑制し、第１の負荷１５１に対する電圧の供給を安定して行うことができる。また、Ｐチャンネル型ＭＯＳＦＥＴを用いる場合と比較して低コスト化を図ることができる。
【００３７】
また、高電圧駆動の第２の負荷１５２に供給する電源電圧を取りこんでＮチャンネル型ＭＯＳＦＥＴ１０２のゲートに供給すると共に、取り込んだ電源電圧を低電圧に変換してＮチャンネル型ＭＯＳＦＥＴ１０２のドレインに供給することにより、高電圧駆動の第２の負荷１５２に供給される電源電圧を有効に活用することができる。
【００３８】
なお、上述した電源スイッチ装置１００に接続する第１の負荷１５１、第２の負荷１５２としては、異なる電圧で動作する負荷であればよく、例えば、第１の負荷１５１として、第１の電圧で動作する半導体素子で形成されたＣＰＵ回路、第２の負荷１５２として、第２の電圧で高周波動作を行う半導体素子で形成された高周波回路とすることができる。より具体的には、第２の負荷１５２を構成する高周波回路が広帯域アンプや周波数変換回路等を含むＴｕｎｅｒ回路であり、第１の負荷１５１を構成するＣＵＰ回路がＴｕｎｅｒ回路の後段に設けられ当該Ｔｕｎｅｒ回路の出力信号を復調するＤｅｍｏｄ回路内の中央演算処理回路とすることができる。また、上述した電源スイッチ装置１００に接続する負荷の数は２つに限られない。
【００３９】
次に、図３を参照して電源スイッチ装置１００の変形例を説明する。図３は、図１で示した構成に加えて、電源１５０と第２の負荷１５２との間に、第２の電圧生成部１２１と、第２のスイッチ回路１２２と、が設けられた構成となっている。つまり、図３に示す電源スイッチ装置１２０は、上記図１で示した構成に加えて、第２の電圧生成部１２１及び第２のスイッチ回路１２２を有する構成となっている。
【００４０】
第２のスイッチ回路１２２は、第２の電圧生成部１２１にソースが接続され、第２の負荷１５２にドレインが接続され、且つソースに抵抗素子を介してゲートが接続されたＰチャンネル型ＭＯＳＦＥＴ１２４と、当該Ｐチャンネル型ＭＯＳＦＥＴ１２４のスイッチングを制御するスイッチング素子１２３を有している。
【００４１】
より具体的に説明すると、Ｐチャンネル型ＭＯＳＦＥＴ１２４のゲートは、上記図５で示したように、抵抗素子を介してソースに接続すると共に、ｎｐｎトランジスタ等のスイッチング素子１２３を介して接地電位に接続した構成とすることができる。この場合、スイッチング素子１２３は、制御回路１０６を介してＣＴＲＬ端子から供給される電圧に基づいて、Ｐチャンネル型ＭＯＳＦＥＴ１２４のスイッチングを制御する。
【００４２】
つまり、図３では、電源１５０が第２の電圧より高い電源電圧を有し、第２の電圧生成部１２１が電源１５０から供給される電源電圧を第２の電圧に変換して出力し、第２のスイッチ回路１２２を介して第２の電圧が第２の負荷１５２に供給される構成となっている。
【００４３】
この場合、第２の負荷１５２には第１の負荷１５１と比較して高い電圧が供給されるため、第２のスイッチ回路１２２のＭＯＳＦＥＴをＰチャンネル型で設ける場合であっても、第２の負荷１５２に対して安定して電源を供給することができる。また、第２の負荷１５２のように第１の負荷１５１と比較してある程度高い電圧（例えば、１．８Ｖ）を供給する場合には、スイッチ回路として電源側にソースを接続することができるＰチャンネル型のＭＯＳＦＥＴを適用することが好ましい。
【００４４】
図３に示すように、異なる電圧で駆動する複数の負荷に対する電圧供給を制御する構成において、各負荷に対する供給電圧を制御するスイッチ回路のＭＯＳＦＥＴを、供給する電圧（各負荷の駆動電圧）に応じてＮ型とＰ型で作り分けることにより、電源スイッチ装置の低コスト化を図ると共に、各負荷に対して電源の供給を安定して行うことが可能となる。
【００４５】
なお、上述した電源スイッチ装置１００、１２０は、様々な電子機器に適用することができる。以下に、上記電源スイッチ装置を適用した電子機器の一例について説明する。
【００４６】
以下の説明では、第１の負荷１５１として、第１の電圧で動作する半導体素子で形成されたＣＰＵ回路、第２の負荷１５２として、第１の電圧より高い第２の電圧で高周波動作を行う半導体素子で形成された高周波回路を用いた通信機器について説明する。
【００４７】
より具体的には、第２の負荷１５２を構成する高周波回路が広帯域アンプや周波数変換回路等を含むＴｕｎｅｒ回路（例えば、テレビジョン信号受信チューナ回路）であり、第１の負荷１５１を構成するＣＰＵ回路がＴｕｎｅｒ回路の後段に設けられ当該Ｔｕｎｅｒ回路の出力信号を復調するＤｅｍｏｄ回路内の中央演算処理回路とすることができる。但し、本発明の電源スイッチ装置が適用できる電子機器はこれに限られない。
【００４８】
電子機器は、少なくとも第２の電圧以上の電源電圧を供給する電源１５０と、互いに異なる電圧で動作するＣＵＰ回路（第１の負荷１５１）及び高周波回路（第２の負荷１５２）と、当該ＣＵＰ回路及び高周波回路に対して電源１５０から供給される電圧を制御する電源スイッチ装置１２０を有している（図４参照）。
【００４９】
図４では、ＣＰＵ回路に対する電圧供給をＮチャンネル型ＭＯＳＦＥＴ１０２を用いて制御し、高周波回路に対する電圧供給をＰチャンネル型ＭＯＳＦＥＴ１２４を用いて制御する場合を示している。また、制御回路１０６に供給する電圧と、第２のスイッチ回路１２２を介して高周波回路に供給する電圧が同じである場合を示しており、上記図３における電圧生成部１０７と第２の電圧生成部１２１を合わせて電圧生成部１２５として設けた場合を示している。
【００５０】
電源１５０としては、外部機器のＵＳＢ（ユニバーサル・シリアル・バス）端子から電源が供給されるＵＳＢ電源とすることができ、この場合ＵＳＢ端子から所定の電源電圧（例えば、５．０Ｖ）を供給することができる。
【００５１】
第１のスイッチ回路１０１は、Ｎチャンネル型ＭＯＳＦＥＴ１０２で構成され、第２のスイッチ回路は、Ｐチャンネル型ＭＯＳＦＥＴ１２４で構成されている。
【００５２】
Ｎチャンネル型ＭＯＳＦＥＴ１０２及びＰチャンネル型ＭＯＳＦＥＴ１２４のスイッチングは、制御回路１０６からＣＴＲＬ配線を介してスイッチング素子１０３及びスイッチング素子１２３に供給される電圧により制御される。
【００５３】
次に、図４に示した電子機器の動作について説明する。なお、以下の説明では、一例として、第１の負荷１５１が第１の電圧（例えば、１．２Ｖ）内で駆動し、第２の負荷１５２が第１の電圧より高い第２の電圧（例えば、１．８Ｖ）で駆動し、制御回路１０６から所定の制御電圧（例えば、０Ｖと１．８Ｖのいずれかの電圧）が供給され、電源１５０から５．０Ｖが供給される場合を示す。但し、本発明の電子機器に適用する電圧はこれに限られない。
【００５４】
制御回路１０６から第１のスイッチ回路１０１及び第２のスイッチ回路１２２に所定の電圧が印加される場合（図１、図５におけるＣＴＲＬ配線に１．８Ｖが印加される場合）、Ｎチャンネル型ＭＯＳＦＥＴ１０２及びＰチャンネル型ＭＯＳＦＥＴ１２４がオン状態となる。その結果、第１の負荷１５１に対して第１の電圧が供給され、第２の負荷１５２に対して第２の電圧が供給され、ＣＰＵ回路及び高周波回路が動作する。
【００５５】
一方、制御回路１０６から第１のスイッチ回路１０１及び第２のスイッチ回路１２２に接地電位が印加される場合（図１、図５におけるＣＴＲＬ配線に０Ｖが印加される場合）、Ｎチャンネル型ＭＯＳＦＥＴ１０２及びＰチャンネル型ＭＯＳＦＥＴ１２４がオフ状態となる。その結果、第１の負荷１５１及び第２の負荷１５２に電圧が供給されず動作しない。
【００５６】
このように、制御回路１０６から供給する電圧を制御することにより、第１のスイッチ回路１０１のＮチャンネル型ＭＯＳＦＥＴ１０２と第２のスイッチ回路１２２のＰチャンネル型ＭＯＳＦＥＴ１２４のスイッチングを制御して、第１の負荷１５１及び第２の負荷１５２に対する電圧供給を制御することができる。
【００５７】
本実施の形態で示すように、低電圧駆動する第１のスイッチ回路１０１にＮチャンネル型ＭＯＳＦＥＴ１０２を用い、高電圧駆動する第２のスイッチ回路１２２にＰチャンネル型ＭＯＳＦＥＴ１２４を用いることにより、第１の負荷１５１及び第２の負荷１５２に対して電源の供給を安定して行うと共に、電子機器の低コスト化を図ることができる。
【００５８】
なお、本発明の電子機器は、図４に限定されず、電源スイッチ装置１００の構成として、上記図３に示したように第２の電圧生成部１２１と電圧生成部１０７を別々に設けてもよいし、上記図１に示したように、第２の電圧生成部１２１及び第２のスイッチ回路１２２を設けない構成としてもよい。
【００５９】
本発明は上述した実施の形態及びその変形例に限定されるものではない。その他、本発明の要旨を逸脱しない範囲において種々変形実施可能である。
【符号の説明】
【００６０】
１００  電源スイッチ装置
１０１  第１のスイッチ回路
１０２  Ｎチャンネル型ＭＯＳＦＥＴ
１０３  スイッチング素子
１０４  抵抗素子
１０５  第１の電圧生成部
１０６  制御回路
１０７  電圧生成部
１１２  第１の入力端子
１１３  出力端子
１１４  第２の入力端子
１１５  ＣＴＲＬ端子
１１６、１１７  制御部
１２０  電源スイッチ装置
１２１  第２の電圧生成部
１２２  第２のスイッチ回路
１２３  スイッチング素子
１２４  Ｐチャンネル型ＭＯＳＦＥＴ
１２５  電圧生成部
１５０  電源
１５１  第１の負荷
１５２  第２の負荷
４０１  Ｐチャンネル型ＭＯＳＦＥＴ
４０２  入力端子
４０３  出力端子
４０５  ＣＴＲＬ端子
【図１】
2012128494.tif 000003
【図２】
2012128494.tif 000004
【図３】
2012128494.tif 000005
【図４】
2012128494.tif 000006
【図５】
2012128494.tif 000007