(57)【要約】【課題】レベル変換時の信号の立ち上がりを速くすることのできるレベル変換バススイッチを提供する。【解決手段】実施形態のレベル変換バススイッチは、低電圧レベル信号が伝送される低電圧レベル信号線と高電圧レベル信号が伝送される高電圧レベル信号線との間に、低電圧レベルの制御信号により導通が制御されるＭＯＳトランジスタ型のスイッチ１が接続され、高電圧レベル信号線と高電圧電源線ＶｃｃＢとの間に、プルアップ抵抗２が接続される。このレベル変換バススイッチでは、加速回路３が、高電圧レベル信号の立ち上がりをプルアップ抵抗２による立ち上がりよりも速くし、加速期間制御回路４が、加速回路３の作動期間を制御する。【選択図】  図１
2012191464.tif 000002
【特許請求の範囲】
【請求項１】
低電圧レベル信号が伝送される低電圧レベル信号線と高電圧レベル信号が伝送される高電圧レベル信号線との間に接続され、低電圧レベルの制御信号により導通が制御されるＭＯＳトランジスタ型のスイッチと、
前記高電圧レベル信号線と高電圧電源線との間に接続されたプルアップ抵抗と、
前記高電圧レベル信号の立ち上がりを前記プルアップ抵抗による立ち上がりよりも速くする加速回路と、
前記加速回路の作動期間を制御する加速期間制御回路と
を備えることを特徴とするレベル変換バススイッチ。
【請求項２】
前記加速回路が、
前記プルアップ抵抗に並列に接続されたＰＭＯＳトランジスタを有する
ことを特徴とする請求項１に記載のレベル変換バススイッチ。
【請求項３】
前記加速期間制御回路が、
前記低電圧レベル信号の立ち上がりから一定の期間のみ前記ＰＭＯＳトランジスタを導通させる
ことを特徴とする請求項２に記載のレベル変換バススイッチ。
【請求項４】
前記加速期間制御回路が、
前記低電圧レベル信号の立ち上がりを検出する入力レベル検出回路を有する
ことを特徴とする請求項３に記載のレベル変換バススイッチ。
【請求項５】
前記加速期間制御回路が、
前記高電圧レベル信号の立ち上がりを遅延させた信号により前記ＰＭＯＳトランジスタの導通を終了させる
ことを特徴とする請求項４に記載のレベル変換バススイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、レベル変換バススイッチに関する。
【背景技術】
【０００２】
近年、半導体集積回路を使用するシステムの複雑化に伴って電源電圧の種類が増加し、電源電圧の異なる半導体集積回路間で信号の伝達を行う必要が生じる。そのため、半導体集積回路のインターフェース部に、信号レベルの変換を行うレベル変換回路が設けられる。
【０００３】
レベル変換回路の１つとして、低電圧レベル信号線と高電圧レベル信号線との間に接続されたＭＯＳトランジスタをスイッチとして用いる、レベル変換バススイッチがある。
【０００４】
レベル変換バススイッチを用いて低電圧レベルから高電圧レベルへのレベル変換を行う場合、高電圧レベル側信号線に接続されたプルアップ抵抗により、信号レベルを高電圧レベルへ引き上げることが行われる。
【０００５】
したがって、従来のレベル変換バススイッチでは、プルアップ抵抗（Ｒ）と負荷容量（Ｃ）による時定数（ＣＲ時定数）に依存して、高電圧レベルへ変換時の信号の立ち上がりが遅くなる、という問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００５−５１０９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、本発明が解決しようとする課題は、レベル変換時の信号の立ち上がりを速くすることのできるレベル変換バススイッチを提供することにある。
【課題を解決するための手段】
【０００８】
実施形態のレベル変換バススイッチは、低電圧レベル信号が伝送される低電圧レベル信号線と高電圧レベル信号が伝送される高電圧レベル信号線との間に、低電圧レベルの制御信号により導通が制御されるＭＯＳトランジスタ型のスイッチが接続され、前記高電圧レベル信号線と高電圧電源線との間に、プルアップ抵抗が接続される。このレベル変換バススイッチでは、加速回路が、前記高電圧レベル信号の立ち上がりを前記プルアップ抵抗による立ち上がりよりも速くし、加速期間制御回路が、前記加速回路の作動期間を制御する。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係るレベル変換バススイッチの構成の例を示すブロック図。
【図２】本発明の実施形態に係るレベル変換バススイッチの構成の例を示す回路図。
【図３】本発明の実施形態に係るレベル変換バススイッチの動作例を示す波形図。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１１】
（実施形態）
図１は、本発明の実施形態に係るレベル変換バススイッチの構成の例を示すブロック図である。
【００１２】
本実施形態のレベル変換バススイッチは、端子Ａから入力される低電圧（ＶｃｃＡ）レベル信号が伝送される低電圧レベル信号線と端子Ｂへ出力される高電圧（ＶｃｃＢ）レベル信号が伝送される高電圧レベル信号線との間に接続され、低電圧レベルの制御信号Ｖｇにより導通が制御されるＭＯＳトランジスタ型のスイッチ１と、高電圧レベル信号線と高電圧電源線ＶｃｃＢとの間に接続されたプルアップ抵抗２と、高電圧レベル信号の立ち上がりをプルアップ抵抗２による立ち上がりよりも速くする加速回路３と、加速回路３の作動期間を制御する加速期間制御回路４と、を備える。
【００１３】
図２は、本実施形態のレベル変換バススイッチの具体的な回路構成の例を示す回路図である。
【００１４】
図２に示す回路では、スイッチ１として、ＮＭＯＳトランジスタＮＭ１１が使用される。端子Ａから入力される低電圧（ＶｃｃＡ）レベル信号を高電圧（ＶｃｃＢ）レベル信号へ変換して端子Ｂへ出力する場合、ＮＭＯＳトランジスタＮＭ１１のゲート端子へ入力される制御信号Ｖｇの信号レベルは、低電圧ＶｃｃＡとされる（Ｖｇ＝ＶｃｃＡ）。
【００１５】
したがって、ＮＭＯＳトランジスタＮＭ１１のしきい値をＶｔｈＮとすると、ＮＭＯＳトランジスタＮＭ１１は、端子Ａから入力される信号のレベルが（ＶｃｃＡ−ＶｔｈＮ）より低い間はオンしているが、端子Ａから入力される信号のレベルが（ＶｃｃＡ−ＶｔｈＮ）を超えて上昇していくと、次第にオフ状態になる。
【００１６】
ＮＭＯＳトランジスタＮＭ１１がオフすると、端子Ｂに接続される高電圧レベル信号線はハイインピーダンス状態になり、プルアップ抵抗２により高電圧ＶｃｃＢへと、信号レベルが引き上げられる。
【００１７】
ただし、このプルアップ抵抗２による信号レベルの引き上げには、プルアップ抵抗２と負荷容量による時定数に応じた遅延があり、時間がかかる。そこで、本実施形態では、加速回路３により、高電圧レベル信号の立ち上り時間を早めるようにする。
【００１８】
加速回路３の具体的な回路として、高電圧レベル信号線と高電圧電源線ＶｃｃＢとの間にプルアップ抵抗２と並列に接続された、ＰＭＯＳトランジスタＰＭ３１が使用される。
【００１９】
ＰＭＯＳトランジスタＰＭ３１のゲート端子へ、加速期間制御回路４の出力信号ＣＴが入力される。加速期間制御回路４の出力信号ＣＴが‘Ｌ’（Ｌｏｗ）になると、ＰＭＯＳトランジスタＰＭ３１はオンし、高電圧レベル信号線は、急速に高電圧ＶｃｃＢへ引き上げられる。
【００２０】
加速期間制御回路４は、加速回路３の作動期間、すなわち、ＰＭＯＳトランジスタＰＭ３１のオンしている期間、を制御する回路である。
【００２１】
加速期間制御回路４は、ＰＭＯＳトランジスタＰＭ３１の導通開始を制御する回路として入力レベル検出回路４１を有し、ＰＭＯＳトランジスタＰＭ３１の導通終了を制御する回路として遅延回路４２を有する。
【００２２】
入力レベル検出回路４１は、ソース端子が低電源電圧線ＶｃｃＡに接続され、ドレイン端子が抵抗Ｒ４１１を介して接地端子へ接続されるＰＭＯＳトランジスタＰＭ４１１と、ソース端子が低電源電圧線ＶｃｃＡに接続され、ドレイン端子が抵抗Ｒ４１２を介して接地端子へ接続されるＰＭＯＳトランジスタＰＭ４１２と、を有する。ＰＭＯＳトランジスタＰＭ４１１のゲート端子はドレイン端子へ接続され、ＰＭＯＳトランジスタＰＭ４１１、ＰＭ４１２のゲート端子は、ともに低電圧レベル信号線に接続される。
【００２３】
入力レベル検出回路４１の出力信号ＳＴは、ＰＭＯＳトランジスタＰＭ４１２のドレイン端子と抵抗Ｒ４１２の接続点から出力される。
【００２４】
いま、ＰＭＯＳトランジスタＰＭ４１１、ＰＭ４１２のしきい値をＶｔｈＰとすると、ＰＭＯＳトランジスタＰＭ４１１、ＰＭ４１２は、端子Ａから入力される信号のレベルが（ＶｃｃＡ−｜ＶｔｈＰ｜）よりも低いときは、オンしている（｜ＶｔｈＰ｜はしきい値の絶対値）。したがって、このときの入力レベル検出回路４１の出力ＳＴは、‘Ｈ’（Ｈｉｇｈ）である。
【００２５】
一方、端子Ａから入力される信号のレベルが（ＶｃｃＡ−｜ＶｔｈＰ｜）を超えると、ＰＭＯＳトランジスタＰＭ４１１、ＰＭ４１２はオフし、入力レベル検出回路４１の出力信号ＳＴは、‘Ｌ’へ変化する。
【００２６】
この出力信号ＳＴの‘Ｌ’への変化は、バッファＢＦ４１、ＯＲゲート４１、レベルシフタ４１へと伝達され、加速期間制御回路４の出力信号ＣＴを‘Ｌ’へ変化させる。加速期間制御回路４の出力信号ＣＴが‘Ｌ’へ変化すると、加速回路３のＰＭＯＳトランジスタＰＭ３１はオンする。なお、バッファＢＦ４１、ＯＲゲート４１は、低電圧電源ＶｃｃＡで動作する回路であり、レベルシフタ４１は信号レベルを低電圧ＶｃｃＡから高電圧ＶｃｃＢへ変換する回路である。
【００２７】
上述したように、入力レベル検出回路４１の出力信号ＳＴの‘Ｌ’への変化のタイミングは、ＰＭＯＳトランジスタＰＭ４１１、ＰＭ４１２のしきい値ＶｔｈＰの大きさによって変化する。
【００２８】
そこで、ＰＭＯＳトランジスタＰＭ４１１、ＰＭ４１２のしきい値の絶対値｜ＶｔｈＰ｜を、スイッチ１のＮＭＯＳトランジスタＮＭ１１のしきい値ＶｔｈＮと同じ大きさ（｜ＶｔｈＰ｜＝ＶｔｈＮ）にする。これにより、（ＶｃｃＡ−ＶｔｈＮ）＝（ＶｃｃＡ−｜ＶｔｈＰ｜）となり、入力レベル検出回路４１の出力信号ＳＴの‘Ｌ’への変化のタイミングを、スイッチ１のＮＭＯＳトランジスタＮＭ１１のオフするタイミングに合わせることができる。
【００２９】
すなわち、高電圧レベル信号線がハイインピーダンス状態になるタイミングに合わせて、加速回路３のＰＭＯＳトランジスタＰＭ３１をオンさせることができる。ただし、加速回路３のＰＭＯＳトランジスタＰＭ３１のオンには、加速期間制御回路４の内部回路の伝播遅延による若干の遅れは生じる。
【００３０】
一方、加速回路３のＰＭＯＳトランジスタＰＭ３１をオフさせるタイミングは、遅延回路４２により制御される。
【００３１】
遅延回路４２へは、端子Ｂに接続される高電圧レベル信号線の信号が、レベルシフタ４２、バッファＢＦ４２を介して入力される。ここで、レベルシフタ４２は信号レベルを高電圧ＶｃｃＢから低電圧ＶｃｃＡへ変換する回路であり、バッファＢＦ４２は低電圧電源ＶｃｃＡで動作する回路である。また、遅延回路４２は、例えば抵抗Ｒ４２とキャパシタＣ４２により構成される積分回路などである。
【００３２】
遅延回路４２の出力信号ＦＮは、高電圧レベル信号線の信号が‘Ｈ’へ変化すると、遅延回路４２の遅延時間分遅れて‘Ｈ’へ変化する信号である。
【００３３】
この出力信号ＦＮの‘Ｈ’への変化は、ＯＲゲート４１、レベルシフタ４１へと伝達され、加速期間制御回路４の出力信号ＣＴを‘Ｈ’へ変化させる。加速期間制御回路４の出力信号ＣＴが‘Ｈ’へ変化すると、加速回路３のＰＭＯＳトランジスタＰＭ３１はオフする。
【００３４】
このように、加速回路３のＰＭＯＳトランジスタＰＭ３１をオフさせるタイミングは、遅延回路４２の遅延時間により制御することができる。すなわち、ＰＭＯＳトランジスタＰＭ３１の導通期間は、遅延回路４２の遅延時間により制御することができる。そこで、端子Ｂに接続される高電圧レベル信号線の信号レベルが高電圧（ＶｃｃＢ）レベルに達したらＰＭＯＳトランジスタＰＭ３１をオフさせるよう、遅延回路４２の遅延時間を設定しておく。ＰＭＯＳトランジスタＰＭ３１がオフした後は、プルアップ抵抗２により、高電圧レベル信号線は、高電圧（ＶｃｃＢ）レベルに保持される。
【００３５】
また、入力信号の立ち下り時にはＰＭＯＳトランジスタＰＭ３１がオフしているので、加速回路３は、高電圧レベル信号の立ち下り動作には、何ら影響を及ぼさない。
【００３６】
図３に、本実施形態のレベル変換バススイッチの動作波形の例を示す。図３（ａ）には、低電圧（ＶｃｃＡ）レベルの入力信号の変化に対する高電圧（ＶｃｃＢ）レベルの出力信号の変化の様子を示し、図３（ｂ）には、そのときの加速回路３のＰＭＯＳトランジスタＰＭ３１の動作状態を波形イメージで示す。
【００３７】
スイッチ１のＮＭＯＳトランジスタＮＭ１１のゲート端子へ入力される制御信号Ｖｇの信号レベルが低電圧ＶｃｃＡのとき（Ｖｇ＝ＶｃｃＡ）、端子Ａから入力される信号のレベルが、時刻ｔ１で（ＶｃｃＡ−ＶｔｈＮ）に達するまでは、ＮＭＯＳトランジスタＮＭ１１はオンしている。したがって、時刻ｔ１までの期間は、端子Ｂへ出力される信号のレベルは、入力信号のレベル変化に追随して変化する。
【００３８】
時刻ｔ１で、入力信号レベルが（ＶｃｃＡ−ＶｔｈＮ）に達すると、ＮＭＯＳトランジスタＮＭ１１はオフする。このとき、ＮＭＯＳトランジスタＮＭ１１のしきい値ＶｔｈＮと入力レベル検出回路４１のＰＭＯＳトランジスタＰＭ４１１、ＰＭ４１２のしきい値の絶対値｜ＶｔｈＰ｜は等しく、（ＶｃｃＡ−ＶｔｈＮ）＝（ＶｃｃＡ−｜ＶｔｈＰ｜）であるので、入力レベル検出回路４１の出力信号ＳＴは、‘Ｈ’から‘Ｌ’へ変化する。この出力信号ＳＴの変化が加速期間制御回路４の内部回路の伝播遅延により遅延されて、加速期間制御回路４の出力信号ＣＴは、時刻ｔ２で‘Ｈ’から‘Ｌ’へ変化する。
【００３９】
これにより、時刻ｔ２で、加速回路３のＰＭＯＳトランジスタＰＭ３１はオンすることになるが、時刻ｔ１から時刻ｔ２までの間は、ＰＭＯＳトランジスタＰＭ３１はまだオフしている。
【００４０】
したがって、時刻ｔ１から時刻ｔ２までの間は、スイッチ１のＮＭＯＳトランジスタＮＭ１１もオフし、加速回路３のＰＭＯＳトランジスタＰＭ３１もオフしている期間である。そのため、この期間、端子Ｂに接続される高電圧レベル信号線は、プルアップ抵抗２により、信号レベルが引き上げられ始める。
【００４１】
その後、時刻ｔ２で、加速期間制御回路４の出力信号ＣＴが‘Ｈ’から‘Ｌ’へ変化すると、図３（ｂ）に示すように、加速回路３のＰＭＯＳトランジスタＰＭ３１はオン状態となる。これにより、端子Ｂに接続される高電圧レベル信号線のレベルは、急速に上昇する。
【００４２】
図３（ａ）には、参考波形として、高電圧レベル信号線にプルアップ回路２のみが接続されている場合の出力信号波形も破線で示している。この参考波形と比較してわかるように、本実施形態における出力信号は、プルアップ回路２のみが接続されている場合に比べて、その立ち上り時間が大幅に短縮される。
【００４３】
出力信号が立ち上がると、加速期間制御回路４の遅延回路４２に設定された遅延時間により、時刻ｔ３で、加速期間制御回路４の出力信号ＣＴが‘Ｌ’から‘Ｈ’へ変化し、図３（ｂ）に示すように、加速回路３のＰＭＯＳトランジスタＰＭ３１はオフ状態となる。
【００４４】
ＰＭＯＳトランジスタＰＭ３１はオフ状態となった後は、プルアップ抵抗２により、出力信号の信号レベルは、高電圧（ＶｃｃＢ）レベルが保持される。
【００４５】
このような本実施形態によれば、スイッチ１のＮＭＯＳトランジスタＮＭ１１がオフするタイミングに合わせて加速回路３のＰＭＯＳトランジスタＰＭ３１をオンさせることにより、端子Ｂに接続される高電圧レベル信号線のレベルを高電圧（ＶｃｃＢ）レベルまで急速に上昇させることができる。これにより、プルアップ抵抗２のみを用いる場合と比べて、レベル変換時の信号の立ち上がりを大幅に速くすることができる。
【００４６】
以上説明した実施形態のレベル変換バススイッチによれば、レベル変換時の信号の立ち上がりを速くすることができる。
【００４７】
また、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４８】
１  スイッチ
２  プルアップ抵抗
３  加速回路
４  加速期間制御回路
４１  入力レベル検出回路
４２  遅延回路
ＮＭ１１  ＮＭＯＳトランジスタ
ＰＭ３１、ＰＭ４１１、ＰＭ４１２  ＰＭＯＳトランジスタ
ＢＦ４１、ＢＦ４２  バッファ
ＯＲ４１  ＯＲゲート
ＬＳ４１、ＬＳ４２  レベルシフタ
Ｒ４１１、Ｒ４１２、Ｒ４２  抵抗
Ｃ４２  キャパシタ
【図１】
2012191464.tif 000003
【図２】
2012191464.tif 000004
【図３】
2012191464.tif 000005