(57)【要約】【課題】電力変換器のための制御装置を提供する。【解決手段】電力変換器のための制御装置は、第１の増幅ステージと、第１の増幅ステージに連結される第２の増幅ステージとを備える。第１の増幅ステージは、電力変換器の出力信号に従ってエネルギー貯蔵素子の第１の端子における第１の増幅された信号を生成する。第２の増幅ステージは、エネルギー貯蔵素子の第２の端子における第２の増幅された信号を生成し、出力信号における変化に応答して、第２の増幅された信号を変化させる。第２の増幅ステージは、更に、第１の増幅された信号に基づいて、第２の増幅された信号の変化を減少させる。【選択図】図３
2012034567.tif 000002
【特許請求の範囲】
【請求項１】
電力変換器のための制御装置であって、
前記電力変換器の出力信号に従ってエネルギー貯蔵素子の第１の端子における第１の増幅された信号を生成するための第１の増幅ステージと、
前記第１の増幅ステージに連結されると共に、前記エネルギー貯蔵素子の第２の端子における第２の増幅された信号を生成し、前記出力信号における変化に応答して、前記第２の増幅された信号を変化させ、前記第１の増幅された信号に基づいて、前記第２の増幅された信号の変化を減少させるための第２の増幅ステージと
を備えることを特徴とする制御装置。
【請求項２】
前記制御装置が、前記第２の増幅された信号に従って、前記出力信号を制御するための複数のスイッチを制御する
ことを特徴とする請求項１に記載の制御装置。
【請求項３】
前記第１の増幅ステージが、
第１の端部及び第２の端部を有すると共に、前記第２の端部において前記第１の増幅された信号を提供する抵抗素子と、
前記抵抗素子に連結されると共に、前記第１の端部を基準レベルに維持する増幅器とを備える
ことを特徴とする請求項１に記載の制御装置。
【請求項４】
前記出力信号を示す電流が、前記第１の増幅された信号を生成するために、前記抵抗素子を通って流れる
ことを特徴とする請求項３に記載の制御装置。
【請求項５】
前記制御装置が、前記基準レベルによって決定される事前に設定されたレベルに向けて、前記出力信号を調整する
ことを特徴とする請求項３に記載の制御装置。
【請求項６】
前記第２の増幅ステージが、前記エネルギー貯蔵素子の充電及び放電を制御するために、前記第１の増幅された信号を基準信号と比較するための増幅器を備える
ことを特徴とする請求項１に記載の制御装置。
【請求項７】
前記第１の増幅された信号と前記基準信号との間の差異が指定されたレベルより大きいならば、前記増幅器が、前記第２の増幅された信号の前記変化を減少させる
ことを特徴とする請求項６に記載の制御装置。
【請求項８】
前記増幅器が、前記第２の増幅された信号に基づいて、前記第１の増幅された信号を前記基準信号に向けて調整する
ことを特徴とする請求項６に記載の制御装置。
【請求項９】
前記エネルギー貯蔵素子が、コンデンサを含む
ことを特徴とする請求項１に記載の制御装置。
【請求項１０】
出力信号を制御する方法であって、
前記出力信号に従ってエネルギー貯蔵素子の第１の端子における第１の増幅された信号を生成する段階と、
前記エネルギー貯蔵素子の第２の端子における第２の増幅された信号を生成する段階と、
前記出力信号における変化に応答して、前記第２の増幅された信号を変化させる段階と、
前記第１の増幅された信号に基づいて、前記第２の増幅された信号の変化を減少させる段階と
を含むことを特徴とする方法。
【請求項１１】
前記第１の増幅された信号を生成する前記段階が、
前記出力信号を示す電流を生成するために抵抗素子の第１の端部を基準レベルに維持する段階と、
前記電流を前記抵抗素子を通して伝導することによって前記抵抗素子の第２の端部において前記第１の増幅された信号を生成する段階とを含む
ことを特徴とする請求項１０に記載の方法。
【請求項１２】
前記第２の増幅された信号を生成する前記段階が、
前記エネルギー貯蔵素子の充電及び放電を制御するために前記第１の増幅された信号を基準信号と比較する段階を含む
ことを特徴とする請求項１０に記載の方法。
【請求項１３】
前記第２の増幅された信号の前記変化を減少させる前記段階が、
前記第１の増幅された信号と前記基準信号との間の差異が指定されたレベルより大きいならば、前記第２の増幅された信号の前記変化を減少させる段階を含む
ことを特徴とする請求項１２に記載の方法。
【請求項１４】
電力変換器のための制御装置であって、
前記電力変換器の出力信号を制御するための制御信号を生成する制御回路と、
前記制御回路に連結されると共に、前記出力信号に従ってエネルギー貯蔵素子の第１の端子における第１の増幅された信号を生成し、前記制御信号のデューティサイクルを制御するために、前記エネルギー貯蔵素子の第２の端子における第２の増幅された信号を生成し、前記第２の増幅された信号に基づき、前記出力信号における変化に応答して、前記デューティサイクルを変化させ、前記第１の増幅された信号に基づいて、前記デューティサイクルの変化を減少させる増幅回路と
を備えることを特徴とする制御装置。
【請求項１５】
前記制御信号が、複数のスイッチを制御することによって前記出力信号を制御するためのパルス信号を含む
ことを特徴とする請求項１４に記載の制御装置。
【請求項１６】
前記増幅回路が、
第１の端部及び第２の端部を有すると共に、前記第２の端部において前記第１の増幅された信号を提供する抵抗素子と、
前記抵抗素子に連結されると共に、前記第１の端部を基準レベルに維持する増幅器とを備える
ことを特徴とする請求項１４に記載の制御装置。
【請求項１７】
前記出力信号を示す電流が、前記第１の増幅された信号を生成するために、前記抵抗素子を通って流れる
ことを特徴とする請求項１６に記載の制御装置。
【請求項１８】
前記制御装置が、前記基準レベルによって決定される事前に設定されたレベルに向けて、前記出力信号を調整する
ことを特徴とする請求項１６に記載の制御装置。
【請求項１９】
前記増幅回路が、前記エネルギー貯蔵素子の充電及び放電を制御するために、前記第１の増幅された信号を基準信号と比較するための増幅器を備える
ことを特徴とする請求項１４に記載の制御装置。
【請求項２０】
前記第１の増幅された信号と前記基準信号との間の差異が指定されたレベルより大きいならば、前記増幅器が、前記第２の増幅された信号の前記変化を減少させる
ことを特徴とする請求項１９に記載の制御装置。
【請求項２１】
前記増幅器が、前記第２の増幅された信号に基づいて、前記第１の増幅された信号を前記基準信号に向けて調整する
ことを特徴とする請求項１９に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換器のための制御装置に関係する。
【背景技術】
【０００２】
本願は、参照によってその全体がこれに含まれる、２０１０年８月２日に出願された米国仮特許出願番号第６１／３７０，０６５号に対して優先権を主張する。
【０００３】
スイッチング制御装置（switching controller）は、ＤＣ−ＤＣ変換器（direct-current to direct-current (DC to DC) converter）において、ＤＣ−ＤＣ変換器の出力を制御するために使用され得る。ＤＣ−ＤＣ変換器１００のための従来のスイッチング制御装置１０２の回路図が図１において例証される。図１において示されたように、制御装置１０２は、パルス幅変調（ＰＷＭ）信号生成器１０４と、オペレーショナルトランスコンダクタンスアンプ（operational transconductance amplifier：ＯＴＡ）１０６とを備える。
【０００４】
ＰＷＭ信号生成器１０４は、ＤＣ−ＤＣ変換器１００の出力電圧ＶＯＵＴを調整するために、スイッチ１１０及びスイッチ１１２をターンオンまたはターンオフするためのＰＷＭ信号を生成する。出力電圧ＶＯＵＴは、ＰＷＭ信号のデューティサイクルによって決定され得る。更に、ＰＷＭ信号生成器１０４は、ＰＷＭ信号のデューティサイクルを制御するために、コンデンサ１１６上の電圧Ｖ１１６を受け取る。ＯＴＡ１０６は、コンデンサ１１６の充電及び放電を制御し、従って電圧Ｖ１１６を制御するために、基準電圧ＶＲを、出力電圧ＶＯＵＴに比例するフィードバック電圧ＶＦと比較する。もしフィードバック電圧ＶＦが基準電圧ＶＲより小さいならば、出力電圧ＶＯＵＴが増加するように、ＯＴＡ１０６は、電圧Ｖ１１６を制御する。もしフィードバック電圧ＶＦが基準電圧ＶＲより大きいならば、出力電圧ＶＯＵＴが減少するように、ＯＴＡ１０６は、電圧Ｖ１１６を制御する。その結果、出力電圧ＶＯＵＴは、基準電圧ＶＲによって決定される事前に設定されたレベルに調整され得る。
【０００５】
しかしながら、ＯＴＡ１０６及びコンデンサ１１６を含む増幅回路の帯域幅は、電圧Ｖ１１６が出力電圧ＶＯＵＴに応答する速度が比較的遅くなる場合があるように、十分に広くない可能性がある。言い換えれば、制御装置１０２は、出力電圧ＶＯＵＴの変化に応答してＰＷＭ信号のデューティサイクルを変化させるのに、比較的長い時間を費やす可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
増幅回路の応答速度を増加させる従来の方法は、増幅回路の帯域幅を広くすることを含む。しかしながら、増幅回路の帯域幅が広くされる場合に、更に多くのノイズが、制御装置１０２に転送される可能性がある。制御装置は、出力電圧ＶＯＵＴにおける不要なノイズに対して敏感であり得ると共に、従って、出力電圧ＶＯＵＴが安定しない可能性がある。従来の解決方法は、出力電圧ＶＯＵＴの安定性を拡張することとひきかえに、増幅回路の利得を減少させることである。しかしながら、もし増幅回路の利得が減少するならば、出力電圧ＶＯＵＴの正確度に悪影響が及ぶ。
【課題を解決するための手段】
【０００７】
電力変換器のための制御装置は、第１の増幅ステージと、前記第１の増幅ステージに連結される第２の増幅ステージとを備える。前記第１の増幅ステージは、前記電力変換器の出力信号に従ってエネルギー貯蔵素子の第１の端子における第１の増幅された信号を生成する。前記第２の増幅ステージは、前記エネルギー貯蔵素子の第２の端子における第２の増幅された信号を生成し、前記出力信号における変化に応答して、前記第２の増幅された信号を変化させる。前記第２の増幅ステージは、更に、前記第１の増幅された信号に基づいて、前記第２の増幅された信号の変化を減少させる。
【図面の簡単な説明】
【０００８】
【図１】従来のＤＣ−ＤＣ変換器の回路図を例証する図である。
【図２】本発明の一実施例によるＤＣ−ＤＣ変換器の一例の構成図を例証する図である。
【図３】本発明の一実施例によるＤＣ−ＤＣ変換器の一例の回路図を例証する図である。
【図４】本発明の一実施例によるＤＣ−ＤＣ変換器に関連する信号の波形に関するプロットの例を例証する図である。
【図５】本発明の一実施例によるＤＣ−ＤＣ変換器の一例の回路図を例証する図である。
【図６】本発明の一実施例によるＤＣ−ＤＣ変換器の一例の回路図を例証する図である。
【図７】本発明の一実施例によるＤＣ−ＤＣ変換器のための制御装置によって実行される動作の例のフローチャートを例証する図である。
【図８】本発明の一実施例によるＤＣ−ＤＣ変換器によって実行される動作の例のフローチャートを例証する図である。
【発明を実施するための形態】
【０００９】
請求項に記載された主題の実施例の特徴及び利点は、以下の詳細な説明の進行、及び、同等の参照符号が同等の構成要素を描写する図面の参照によって、明白になるであろう。
【００１０】
本発明の実施例に対する参照が、ここから詳細に行われることになる。本発明がこれらの実施例と共に説明されることになる一方、それらが本発明をこれらの実施例に限定することを意図していないということが理解されることになる。これに反して、本発明は、添付された請求項によって定義されたように、本発明の精神及び範囲の中に含まれ得る代替物、修正物、及び等価物をカバーすることを意図している。
【００１１】
更に、本発明の以下の詳細な説明において、本発明の完全な理解を行うために、多数の特定の詳細が説明される。しかしながら、本発明はこれらの特定の詳細なしで実行され得るということが当業者によって認識されることになる。他の例では、周知の方法、手続き、構成要素、及び回路は、本発明の特徴を不必要に不明瞭にしないように、詳細に説明されなかった。
【００１２】
本発明による実施例は、ＤＣ−ＤＣ変換器のような電力変換器のための制御装置を提供する。その制御装置は、ＤＣ−ＤＣ変換器の出力信号を制御するために、増幅された信号を生成するための増幅回路を備える。増幅された信号は、ＤＣ−ＤＣ変換器の出力信号のフィードバックに従って生成される。有利に、増幅された信号は、比較的速く、ＤＣ−ＤＣ変換器の出力信号に応答する。更に、出力信号の調整を滑らかにするために、増幅回路は、増幅された信号の変化を滑らかにし得る。従って、出力信号が更に安定する。更に、増幅された信号の変化が滑らかにされるので、増幅された信号は、出力信号に存在する可能性がある不要なノイズに対してあまり敏感ではなくなる。従って、増幅回路は、更に正確に出力信号を調整するために、比較的高い利得を有することができる。
【００１３】
更に、一実施例において、増幅回路の利得は、フィードバック回路によって決定され得る。従って、ＤＣ−ＤＣ変換器の周波数挙動（frequency behavior）、例えば帯域幅及び応答速度は、同様に、フィードバック回路によって決定され得る。フィードバック回路におけるパラメータを制御することによって、ＤＣ−ＤＣ変換器の周波数挙動及び増幅回路の利得が調整され得る。
【００１４】
図２は、本発明の一実施例による入力電圧ＶＩＮを出力電圧ＶＯＵＴに変換するＤＣ−ＤＣ変換器２００の一例の構成図を例証する。ＤＣ−ＤＣ変換器２００は、制御装置２０２と、フィードバック回路２６０と、エネルギー貯蔵素子、例えば誘導子（inductor）２０６と、フィルタコンポーネント、例えばコンデンサ２０８とを備える。
【００１５】
フィードバック回路２６０は、ＤＣ−ＤＣ変換器２００の出力電圧ＶＯＵＴを受け取ると共に、制御装置２０２に対して出力電圧ＶＯＵＴを示すフィードバック電流ＩＦＢを生成する。制御装置２０２は、フィードバック電流ＩＦＢに従って、出力電圧ＶＯＵＴ、及び誘導子２０６を流れる誘導子電流ＩＬを制御する。一実施例において、誘導子２０６を流れる誘導子電流ＩＬは、リップル電流（ripple current）である。コンデンサ２０８は、ＤＣ−ＤＣ変換器２００の出力端子において、ＤＣ出力、例えばＤＣ電流またはＤＣ電圧ＶＯＵＴを提供するために、誘導子電流ＩＬをフィルタ処理（filter：ろ過）することができる。
【００１６】
制御装置２０２は、入力電圧ＶＩＮを受け取るための入力端子ＶＩＮ、出力電圧ＶＯＵＴを制御するための制御端子ＬＸ、そしてフィードバック回路２６０によって供給されたフィードバック電流ＩＦＢを受け取るためのフィードバック端子ＦＢを備える。一実施例において、制御装置２０２は、入力端子ＶＩＮと制御端子ＬＸとの間に連結された高電位側スイッチ２１０、及び制御端子ＬＸとグランド（ground：アース）との間に連結された低電位側スイッチ２１２を備える。代替実施例において、低電位側スイッチ２１２は、制御端子ＬＸに連結されたカソードとグランドに連結されたアノードを有するダイオードと交換され得る。制御装置２０２は、更に、制御回路、例えばスイッチ２１０及びスイッチ２１２に連結されるパルス幅変調（ＰＷＭ）回路２２０を備えると共に、フィードバック端子ＦＢとＰＷＭ回路２２０との間に連結される増幅回路２４０を備える。
【００１７】
一実施例において、増幅回路２４０は、増幅された信号ＶＥＡ２を生成するために、フィードバック電流ＩＦＢを受け取る。ＰＷＭ回路２２０は、増幅された信号ＶＥＡ２を受け取り、そして出力信号、例えばＤＣ−ＤＣ変換器２００の出力電圧または出力電流を制御するために、増幅された信号ＶＥＡ２に従って、スイッチ２１０及びスイッチ２１２を制御する。一例として、ＰＷＭ回路２２０は、スイッチ２１０及びスイッチ２１２をターンオンまたはターンオフするために、ＰＷＭ信号のような制御信号を生成する。ＤＣ−ＤＣ変換器２００の出力信号は、ＰＷＭ信号のデューティサイクルによって決定され得る。ＰＷＭ回路２２０は、更に、増幅された信号ＶＥＡ２に従って、ＰＷＭ信号のデューティサイクルを制御する。
【００１８】
更に具体的には、一実施例において、ＰＷＭ信号が論理ハイ（logic high）である場合に、高電位側スイッチ２１０はオンであり、そして低電位側スイッチ２１２はオフである。制御端子ＬＸは、入力端子ＶＩＮに連結され、従って誘導子電流ＩＬは増加する。ＰＷＭ信号が論理ロー（logic low）である場合に、高電位側スイッチ２１０はオフであり、そして低電位側スイッチ２１２はオンである。制御端子ＬＸは、グランドに連結され、従って誘導子電流ＩＬは減少する。従って、ＤＣ−ＤＣ変換器２００の出力電流、例えば誘導子電流ＩＬの平均電流は、ＰＷＭ信号のデューティサイクルを増加させることによって増加し得ると共に、ＰＷＭ信号のデューティサイクルを減少させることによって減少し得る。ＤＣ−ＤＣ変換器２００の出力電圧ＶＯＵＴは、同様に、ＰＷＭ信号のデューティサイクルを増加させることによって増加し得ると共に、ＰＷＭ信号のデューティサイクルを減少させることによって減少し得る。増幅された信号ＶＥＡ２がＰＷＭ信号のデューティサイクルを制御するので、ＤＣ−ＤＣ変換器２００の出力電圧または出力電流は、増幅された信号ＶＥＡ２を制御することによって、目標レベルに調整され得る。
【００１９】
有利に、増幅された信号ＶＥＡ２は、比較的速く、ＤＣ−ＤＣ変換器２００の出力信号に応答し得る。例えば、もし出力電圧ＶＯＵＴに変動が発生するならば、増幅回路２４０は、それに応じて比較的速く増幅された信号ＶＥＡ２を変化させ得る。更に、増幅回路２４０は、ＤＣ−ＤＣ変換器の出力信号の調整を滑らかにするために、増幅された信号ＶＥＡ２の変化を減少させ得る。従って、出力信号の調整と同様に、増幅された信号ＶＥＡ２は更に安定することになる。
【００２０】
図３は、本発明の一実施例によるＤＣ−ＤＣ変換器３００の一例の回路図を例証する。図２における参照符号と同じ参照符号を付けられた構成要素は、同様の機能を有している。
【００２１】
図３において示されたように、ＰＷＭ回路２２０は、ランプ信号生成器（ramp signal generator）３２４（以下ではＲＳＧ３２４と表す）と、フィードバック比較器３２２（以下ではＦＢＣ比較器３２２と表す）とを備える。ＲＳＧ３２４は、ランプ信号（ramp signal）ＶＲＰ、例えば実質的に一定のリップルの大きさを有しているリップル電圧を生成する。ＦＢＣ比較器３２２は、ＲＳＧ３２４が提供するランプ信号ＶＲＰ、及び増幅回路２４０が提供する増幅された信号ＶＥＡ２を受け取ると共に、ランプ信号ＶＲＰを増幅された信号ＶＥＡ２と比較することによって、ＰＷＭ信号を生成する。図３の例において、もし増幅された信号ＶＥＡ２がランプ信号ＶＲＰより大きいならば、ＰＷＭ信号は論理ハイであり、そして増幅された信号ＶＥＡ２がランプ信号ＶＲＰより小さいならば、ＰＷＭ信号は論理ローである。従って、増幅された信号ＶＥＡ２は、ＰＷＭ信号のデューティサイクルを制御する。例えば、ＰＷＭ信号のデューティサイクルは、増幅された信号ＶＥＡ２が増加すると増加し、増幅された信号ＶＥＡ２が減少すると減少する。
【００２２】
増幅回路２４０は、第１の増幅ステージ３５２、及び第２の増幅ステージ３５４を備える。第１の増幅ステージ３５２は、誤差増幅器３４２（以下ではＥＡ１ ３４２と表す）と、抵抗素子、例えば抵抗器３０１とを備える。第２の増幅ステージ３５４は、誤差増幅器３４４（以下ではＥＡ２ ３４４と表す）と、エネルギー貯蔵素子、例えばコンデンサ３４８とを備える。一実施例において、第１の増幅ステージ３５２は、ＤＣ−ＤＣ変換器３００の出力信号に従って、コンデンサ３４８の第１の端子において第１の増幅された信号ＶＥＡ１を生成する。第２の増幅ステージ３５４は、第１の増幅された信号ＶＥＡ１に従って、コンデンサ３４８の第２の端子において第２の増幅された信号ＶＥＡ２を生成する。更に、増幅回路２４０は、ＤＣ−ＤＣ変換器３００の出力信号の変化に応答して、第２の増幅された信号ＶＥＡ２を変化させる。
【００２３】
更に具体的には、図３において示されたように、フィードバック回路２６０は、抵抗分割器、例えば直列に連結された抵抗器３０２及び抵抗器３０３を備える。第１の増幅ステージ３５２における抵抗器３０１は、抵抗器３０２と抵抗器３０３との間のノードに連結された第１の端部を有すると共に、コンデンサ３４８に連結された第２の端部を有する。一実施例において、ＥＡ１ ３４２は、抵抗器３０１の第１の端部を基準信号ＶＲＥＦの基準レベルに維持する演算増幅器（operational amplifier）である。一例として、ＥＡ１ ３４２は、その反転入力端子によって抵抗器３０１の第１の端部における電圧ＶＦＢを受け取ると共に、その非反転入力端子によって基準電圧ＶＲＥＦを受け取る。従って、次の等式が獲得される。
【００２４】
ＶＦＢ＝ＶＲＥＦ・・・（１）
【００２５】
更に、フィードバック電流ＩＦＢが以下によって与えられ得る。
【００２６】
ＩＦＢ＝（ＶＯＵＴ−ＶＲＥＦ）／Ｒ３０２−ＶＲＥＦ／Ｒ３０３・・・（２）
【００２７】
ここで、Ｒ３０２及びＲ３０３は、それぞれ、抵抗器３０２及び抵抗器３０３の抵抗を表す。従って、フィードバック電流ＩＦＢは、出力電圧ＶＯＵＴに比例する。フィードバック電流ＩＦＢは、増幅された信号ＶＥＡ１を生成するために、抵抗器３０１を通って流れる。すなわち、抵抗器３０１は、その第２の端部において増幅された信号ＶＥＡ１を提供する。増幅された信号ＶＥＡ１は、以下によって与えられ得る。
【００２８】
ＶＥＡ１＝ＶＲＥＦ−ＩＦＢ×Ｒ３０１・・・（３）
【００２９】
ここで、Ｒ３０１は、抵抗器３０１の抵抗を表す。式（２）及び式（３）によれば、増幅された信号ＶＥＡ１は、以下によって与えられ得る。
【００３０】
ＶＥＡ１＝（１＋Ｒ３０１／Ｒ３０２＋Ｒ３０１／Ｒ３０３）×ＶＲＥＦ−（Ｒ３０１／Ｒ３０２）×ＶＯＵＴ・・・（４）
【００３１】
従って、次の等式が獲得される。
【００３２】
ΔＶＥＡ１＝−（Ｒ３０１／Ｒ３０２）×ΔＶＯＵＴ・・・（５）
【００３３】
ここで、ΔＶＯＵＴは、出力電圧ＶＯＵＴにおける変化を表し、ΔＶＥＡ１は、出力電圧ＶＯＵＴにおける変化ΔＶＯＵＴに応答する、増幅された信号ＶＥＡ１における変化を表す。従って、第１の増幅ステージ３５２、及びフィードバック回路２６０を含む結合された回路の利得ｇ１は、“−（Ｒ３０１／Ｒ３０３）”に等しい。増幅された信号ＶＥＡ１は、出力電圧ＶＯＵＴが減少すると増加し得ると共に、出力電圧ＶＯＵＴが増加すると減少し得る。
【００３４】
更に、一実施例において、ＥＡ２ ３４４は、コンデンサ３４８の充電及び放電を制御するために、増幅された信号ＶＥＡ１を基準信号ＶＲＥＦと比較する、オペレーショナルトランスコンダクタンスアンプである。具体的に、ＥＡ２ ３４４は、基準信号ＶＲＥＦと増幅された信号ＶＥＡ１との間の差異に比例する制御電流ＩＣＯＭＰを生成し、例えば“ＩＣＯＭＰ∝ＶＲＥＦ−ＶＥＡ１”である。一実施例において、もし増幅された信号ＶＥＡ１が基準信号ＶＲＥＦより小さいならば、ＥＡ２ ３４４は、増幅された信号ＶＥＡ２を増加させるために、ＥＡ２ ３４４の出力端子からコンデンサ３４８に流れる制御電流ＩＣＯＭＰを生成する。もし増幅された信号ＶＥＡ１が基準信号ＶＲＥＦより大きいならば、ＥＡ２ ３４４は、増幅された信号ＶＥＡ２を減少させるために、コンデンサ３４８からＥＡ２ ３４４の出力端子に流れる制御電流ＩＣＯＭＰを生成する。もし増幅された信号ＶＥＡ１が基準信号ＶＲＥＦに等しいならば、増幅された信号ＶＥＡ２を維持するために、制御電流ＩＣＯＭＰはゼロに等しくなり得る。
【００３５】
一実施例において、増幅回路２４０は安定状態で動作する。安定状態において、ＥＡ２ ３４４の入力電圧は相互に等しく、例えば“ＶＥＡ１＝ＶＲＥＦ”である。式（３）によれば、安定状態において、フィードバック電流ＩＦＢはゼロに等しい。更に、増幅された信号ＶＥＡ２は、レベルＶＳＰに維持されると共に、出力電圧ＶＯＵＴは、目標レベルＶＴＡＲＧＥＴになる。式（４）によれば、電圧ＶＯＵＴの目標レベルＶＴＡＲＧＥＴは、以下によって与えられ得る。
【００３６】
ＶＴＡＲＧＥＴ＝（１＋Ｒ３０２／Ｒ３０３）×ＶＲＥＦ・・・（６）
【００３７】
従って、制御装置２０２は、基準信号ＶＲＥＦ、及び抵抗Ｒ３０３に対する抵抗Ｒ３０２の比率によって決定される事前に設定されたレベルＶＴＡＲＧＥＴに向けて、出力電圧ＶＯＵＴを調整し得る。
【００３８】
図３の例において、ＥＡ１ ３４２、及びＥＡ２ ３４４は、同じ基準信号ＶＲＥＦを受け取る。しかしながら、本発明は、そのように限定されない。別の実施例において、ＥＡ１ ３４２、及びＥＡ２ ３４４は、異なる基準信号を受け取ることができる。
【００３９】
一実施例において、抵抗器３０２及び抵抗器３０１は、同じ抵抗Ｒを有しており、例えば“Ｒ３０２＝Ｒ３０１＝Ｒ”である。従って、式（５）は、以下のように書き直される。
【００４０】
ΔＶＥＡ１＝−ΔＶＯＵＴ・・・（７）
【００４１】
そのような一実施例において、もし出力電圧ＶＯＵＴが目標レベルＶＴＡＲＧＥＴから増分ΔＶＯＵＴだけ増加するならば、増幅された信号ＶＥＡ１は、基準信号ＶＲＥＦから減分ΔＶＯＵＴだけ減少する。増幅された信号ＶＥＡ２は、同様に、レベルＶＳＰから減分ΔＶＯＵＴだけ減少する。従って、ＰＷＭ信号のデューティサイクルは、出力電圧ＶＯＵＴを減少させるために、減少する。同様に、もし出力電圧ＶＯＵＴが目標レベルから減分ΔＶＯＵＴだけ減少するならば、増幅された信号ＶＥＡ１は、基準信号ＶＲＥＦから増分ΔＶＯＵＴだけ増加すると共に、増幅された信号ＶＥＡ２は、レベルＶＳＰから増分ΔＶＯＵＴだけ増加する。従って、ＰＷＭ信号のデューティサイクルは、出力電圧ＶＯＵＴを増加させるために、増加する。結果的に、第２の増幅された信号ＶＥＡ２に基づいて、ＥＡ２ ３４４は、第１の増幅された信号ＶＥＡ１を基準信号ＶＲＥＦに向けて調整すると共に、出力電圧ＶＯＵＴを目標レベルＶＴＡＲＧＥＴに向けて調整する。
【００４２】
有利に、ＥＡ１ ３４２と抵抗器３０２、３０３、及び３０１の結合された回路の帯域幅が比較的大きいので、増幅された信号ＶＥＡ１は、比較的速く出力電圧ＶＯＵＴに応答する。コンデンサの両端の電圧３４８は突然変わらないので、増幅された信号ＶＥＡ２は、同様に、比較的速く出力電圧ＶＯＵＴに応答する。すなわち、増幅回路２４０は、比較的速い応答速度を有している。従って、図１における従来の制御装置１０２と比較すると、図２における制御装置２０２は、出力電圧ＶＯＵＴの変化に応答してＰＷＭ信号のデューティサイクルを変化させるのに、比較的少ない時間を費やす。
【００４３】
更に、もし増幅された信号ＶＥＡ１と基準信号ＶＲＥＦとの間の差異が指定されたレベル、すなわち例えばゼロより大きいならば、ＥＡ２ ３４４は、増幅された信号ＶＥＡ２の変化、及びＰＷＭ信号のデューティサイクルの変化を、減少させる。指定されたレベルは、ＥＡ２ ３４４の本来の特性によって決定される。一例として、もし増幅された信号ＶＥＡ１が基準信号ＶＲＥＦから減分ΔＶＯＵＴだけ減少するならば、増幅された信号ＶＥＡ２をレベルＶＳＰに向けて増加させるために、ＥＡ２ ３４４は、制御電流ＩＣＯＭＰをコンデンサ３４８に出力する。同様に、もし増幅された信号ＶＥＡ１が基準信号ＶＲＥＦから増分ΔＶＯＵＴだけ増加するならば、増幅された信号ＶＥＡ２をレベルＶＳＰに向けて減少させるために、ＥＡ２ ３４４は、制御電流ＩＣＯＭＰをコンデンサ３４８から吸収し得る。従って、ＥＡ２ ３４４は、増幅された信号ＶＥＡ２の変化を減少させる。すなわち、出力電圧ＶＯＵＴを目標レベルＶＴＡＲＧＥＴに調整する処理は、滑らかにされ得る。増幅された信号ＶＥＡ１を基準信号ＶＲＥＦに調整する処理は、同様に滑らかにされ得る。たとえ増幅回路２４０が比較的速い応答速度を有しているとしても、有利に、出力電圧ＶＯＵＴは、比較的安定している。更に、ＥＡ２ ３４４は、増幅された信号ＶＥＡ１が更に正確に基準信号ＶＲＥＦに調整され得るように、比較的高い利得を有することができる。従って、出力電圧ＶＯＵＴは、同様に、更に正確に目標レベルＶＴＡＲＧＥＴに調整され得る。
【００４４】
一実施例において、ＤＣ−ＤＣ変換器３００の周波数挙動（frequency behavior）、例えば帯域幅及び応答速度は、フィードバック回路２６０によって決定され得る。更に具体的には、フィードバック回路２６０及び増幅回路２４０を含む結合された回路は、利得帯域幅積（gain-bandwidth product：ＧＢＷＰ）を有している。結合された回路のＧＢＷＰは、以下によって与えられ得る。
【００４５】
ＧＢＷＰ＝Ｇ×ＢＷ・・・（８）
【００４６】
ここで、Ｇ及びＢＷは、それぞれ結合された回路の利得及び帯域幅を表す。フィードバック回路２６０及び増幅回路２４０の結合された回路のＧＢＷＰは、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴによって決定され得る最大限度を有している。従って、結合された回路の帯域幅ＢＷは、結合された回路の利得Ｇを減少させることによって増加し得ると共に、利得Ｇを増加させることによって減少し得る。
【００４７】
式（５）によれば、第１の増幅ステージ３５２及びフィードバック回路２６０を含む結合された回路の利得ｇ１は、“−（Ｒ３０１／Ｒ３０２）”に等しい。従って、利得ｇ１は、抵抗比率“Ｒ３０１／Ｒ３０２”を調整することによって制御され得る。フィードバック回路２６０及び増幅回路２４０の結合された回路の利得Ｇは、同様に、抵抗比率“Ｒ３０１／Ｒ３０２”を調節することによって制御され得る。その結果、フィードバック回路２６０及び増幅回路２４０の結合された回路の帯域幅ＢＷは、抵抗比率“Ｒ３０１／Ｒ３０２”を調整することによって制御され得る。一実施例において、利得Ｇ及び帯域幅ＢＷが外部から制御できるように、フィードバック回路２６０は、制御装置２０２の外部に実装され得る。
【００４８】
図４は、ＰＷＭ信号、ランプ信号ＶＲＰ、増幅された信号ＶＥＡ２、増幅された信号ＶＥＡ１、及び出力電圧ＶＯＵＴの波形に関するプロットの例を例証する。図４は、図２及び図３と組み合わせて説明される。
【００４９】
図４において示されたように、安定状態、例えば時刻ｔｉから時刻ｔｊまでの間、出力電圧ＶＯＵＴは、目標レベルＶＴＡＲＧＥＴにあると共に、増幅された信号ＶＥＡ１は、基準信号ＶＲＥＦに等しい。増幅された信号ＶＥＡ２は、比較的安定しているレベルＶＳＰにあると共に、従ってＰＷＭ信号は、比較的安定したデューティサイクルを有している。
【００５０】
一実施例において、レベルＶＳＰは、ＤＣ−ＤＣ変換器３００の出力端子に連結される負荷回路に供給された電力によって決定される。一例として、もし負荷回路がＤＣ−ＤＣ変換器３００から更に多くの電力を奪うならば、レベルＶＳＰは、出力電圧ＶＯＵＴを維持するために、ＰＷＭ信号のデューティサイクルを増加するように増加し得る。もし負荷回路が比較的少ない電力を奪うならば、レベルＶＳＰは、出力電圧ＶＯＵＴを維持するために、ＰＷＭ信号のデューティサイクルを減少させるように減少し得る。
【００５１】
図４において示されたように、ランプ信号ＶＲＰは、最大レベルＶＨ及び最小レベルＶＬを有している。ランプ信号ＶＲＰは、最大レベルＶＨと最小レベルＶＬとの間で、一定の比率で増加し、そして一定の比率で減少する。従って、ランプ信号ＶＲＰは、“ＶＲＰ＿ＡＶＥ＝（ＶＨ＋ＶＬ）／２”によって与えられた平均レベルＶＲＰ＿ＡＶＥを有している。一実施例において、ランプ信号ＶＲＰの平均レベルＶＲＰ＿ＡＶＥは、ＤＣ−ＤＣ変換器３００の入力電圧ＶＩＮによって決定され得ると共に、例えば平均レベルＶＲＰ＿ＡＶＥは、ＤＣ−ＤＣ変換器３００の入力電圧ＶＩＮに比例している。例えば、もし入力電圧ＶＩＮが増加するならば、ＰＷＭ信号のデューティサイクルを減少させるために、ランプ信号ＶＲＰの平均レベルＶＲＰ＿ＡＶＥは増加し得る。もし入力電圧ＶＩＮが減少するならば、ＰＷＭ信号のデューティサイクルを増加させるために、ランプ信号ＶＲＰの平均レベルＶＲＰ＿ＡＶＥは減少し得る。従って、入力電圧ＶＩＮにおける変化は、出力電圧ＶＯＵＴに対する影響をあまり引き起こさない。すなわち、たとえ入力電圧ＶＩＮが変化するとしても、出力電圧ＶＯＵＴは、安定した状態を維持する。
【００５２】
一実施例において、例えば時刻ｔｍにおいて、出力電圧ＶＯＵＴが目標レベルＶＴＡＲＧＥＴより大きい場合に、増幅された信号ＶＥＡ１は、基準信号ＶＲＥＦより小さいと共に、増幅された信号ＶＥＡ２は、レベルＶＳＰより小さい。従って、ＰＷＭ信号のデューティサイクルは、出力電圧ＶＯＵＴを減少させるために、減少する。時刻ｔｎから時刻ｔｍの間、出力電圧ＶＯＵＴは、滑らかに減少して目標レベルＶＴＡＲＧＥＴになり得ると共に、増幅された信号ＶＥＡ１は、滑らかに増加して基準信号ＶＲＥＦになり得る。一実施例において、出力電圧ＶＯＵＴの増加は、負荷回路によって吸収された電力の減少によって引き起こされ得る。そのような一実施例において、増幅された信号ＶＥＡ２は、レベルＶＳＰより小さいレベルに増加し得ると共に、安定状態に入り得る。
【００５３】
同様に、例えば時刻ｔｓにおいて、出力電圧ＶＯＵＴが目標レベルＶＴＡＲＧＥＴより小さい場合に、増幅された信号ＶＥＡ１は、基準信号ＶＲＥＦより大きいと共に、増幅された信号ＶＥＡ２は、レベルＶＳＰより大きい。従って、ＰＷＭ信号のデューティサイクルは、出力電圧ＶＯＵＴを増加させるために、増加する。時刻ｔｓから時刻ｔｐの間、出力電圧ＶＯＵＴは、滑らかに増加して目標レベルＶＴＡＲＧＥＴになり得ると共に、増幅された信号ＶＥＡ１は、滑らかに減少して基準信号ＶＲＥＦになり得る。一実施例において、出力電圧ＶＯＵＴの減少は、負荷回路によって吸収される電力の増加によって引き起こされ得る。そのような一実施例において、増幅された信号ＶＥＡ２は、レベルＶＳＰより大きいレベルに減少し得ると共に、安定状態に入り得る。
【００５４】
図５は、本発明の一実施例によるＤＣ−ＤＣ変換器５００の一例の回路図を例証する。図２及び図３における参照符号と同じ参照符号を付けられた構成要素は、同様の機能を有している。
【００５５】
図５の例において、ＰＷＭ回路２２０は、更に、ＲＳＧ３２４と、増幅回路２４０と、ＦＢＣ比較器３２２とに連結される減算器５２６を備える。減算器５２６は、ＲＳＧ３２４が提供するランプ信号ＶＲＰと、ＥＡ２ ３４４が提供する増幅された信号ＶＥＡ２とを受け取り、ＦＢＣ比較器３２２に対して、ランプ信号ＶＲＰから増幅されたシグナルＶＥＡ２が減算されたものに等しいランプ信号ＶＲＰ５２６を生成する。ＦＢＣ比較器３２２は、ランプ信号ＶＲＰ５２６を所定レベルＶＰＲＥと比較すると共に、比較に従ってＰＷＭ信号のデューティサイクルを調整する。
【００５６】
一実施例において、もし出力電圧ＶＯＵＴが目標レベルＶＴＡＲＧＥＴより大きいならば、増幅された信号ＶＥＡ２は、ランプ信号ＶＲＰ５２６の平均レベルを増加させるために、減少し得る。従って、出力電圧ＶＯＵＴは減少する。もし出力電圧ＶＯＵＴが目標レベルＶＴＡＲＧＥＴより小さいならば、増幅された信号ＶＥＡ２は、ランプ信号ＶＲＰ５２６の平均レベルを減少させるために、増加し得る。従って、出力電圧ＶＯＵＴは増加する。その結果、出力電圧ＶＯＵＴは、目標レベルＶＴＡＲＧＥＴに調整され得る。
【００５７】
図６は、本発明の一実施例によるＤＣ−ＤＣ変換器６００の一例の回路図を例証する。図２及び図３における参照符号と同じ参照符号を付けられた構成要素は、同様の機能を有している。図６の例において、制御装置２０２は、更に、検知抵抗器６０４を備える。ＰＷＭ回路２２０は、更に、電流検知増幅器６３４（以下ではＣＳＡ増幅器６３４と表す）と、加算器６２８とを備える。
【００５８】
一実施例において、高電位側スイッチ２１０がオンであり、そして低電位側スイッチ２１２がオフである場合に、誘導子電流ＩＬを示す検知信号、例えば検知抵抗６０４を横断する電圧をＣＳＡ増幅器６３４に対して提供するために、誘導子電流ＩＬが検知抵抗６０４を通って流れる。ＣＳＡ増幅器６３４は、検知信号と比例する、増幅された信号ＶＣＳを生成する。加算器６２８は、ランプ信号ＶＲＰに増幅された信号ＶＣＳを加えたものに等しいランプ信号Ｖ’ＲＰを生成し得る。従って、誘導子電流ＩＬの平均レベルが増加すると、ランプ信号Ｖ’ＲＰの平均レベルは増加し得ると共に、誘導子電流ＩＬの平均レベルが減少すると、ランプ信号Ｖ’ＲＰの平均レベルは減少し得る。
【００５９】
ＦＢＣ比較器３２２は、ランプ信号Ｖ’ＲＰを増幅された信号ＶＥＡ２と比較することによって、ＰＷＭ信号を制御する。従って、もしＤＣ−ＤＣ変換器６００の出力電流が増加するならば、ＦＢＣ比較器３２２は、出力電流を減少させるために、ＰＷＭ信号の平均デューティサイクルを減少し得る。もしＤＣ−ＤＣ変換器６００の出力電流が減少するならば、ＦＢＣ比較器３２２は、出力電流を増加させるために、ＰＷＭ信号の平均デューティサイクルを増加し得る。従って、ＤＣ−ＤＣ変換器６００の出力電流及び出力電圧は、更に安定することができる。
【００６０】
図６の例において、ＥＡ２ ３４４の出力端子は、ＦＢＣ比較器３２２の非反転入力端子に連結される。しかしながら、本発明は、そのように限定されない。図５の実例と類似した別の実施例において、ＥＡ２ ３４４の出力端子は、図５における減算器５２６を介して、ＦＢＣ比較器３２２の反転入力端子に連結され得る。そのような一実施例において、減算器５２６は、加算器６２８とＦＢＣ３２２との間に、またはＲＳＧ３２４と加算器６２８との間に、連結され得る。ＦＢＣ３２２の非反転入力端子は、所定レベルＶＰＲＥを受け取ることができる。ＦＢＣ３２２の反転入力端子は、ランプ信号ＶＲＰに増幅された信号ＶＣＳを加算し、そして増幅された信号ＶＥＡ２を減算したものに等しいランプ信号を受信し得る。
【００６１】
図７は、本発明の一実施例による、ＤＣ−ＤＣ変換器２００、３００、５００、または６００によって実行される動作の例のフローチャート７００を例証する。図７は、図２、図３、図５、及び図６と組み合わせて説明される。
【００６２】
ブロック７０２において、第１の増幅ステージ３５２は、出力信号、例えばＤＣ−ＤＣ変換器の出力電圧ＶＯＵＴに従って、エネルギー貯蔵素子、例えばコンデンサ３４８の第１の端子における第１の増幅された信号ＶＥＡ１を生成する。
【００６３】
ブロック７０４において、第２の増幅ステージ３５４は、エネルギー貯蔵素子、例えばコンデンサ３４８の第２の端子における第２の増幅された信号ＶＥＡ２を生成する。
【００６４】
ブロック７０６において、第２の増幅ステージ３５４は、出力信号、例えばＤＣ−ＤＣ変換器の出力電圧ＶＯＵＴにおける変化に応答して、第２の増幅された信号ＶＥＡ２を変化させる。一例として、式（７）によれば、もし出力電圧ＶＯＵＴが目標レベルＶＴＡＲＧＥＴから増分ΔＶＯＵＴだけ増加するならば、第１の増幅された信号ＶＥＡ１及び第２の増幅された信号ＶＥＡ２は、基準信号ＶＲＥＦから減分ΔＶＯＵＴだけ減少する。もし出力電圧ＶＯＵＴが目標レベルＶＴＡＲＧＥＴから減分ΔＶＯＵＴだけ減少するならば、第１の増幅された信号ＶＥＡ１及び第２の増幅された信号ＶＥＡ２は、基準信号ＶＲＥＦから増分ΔＶＯＵＴだけ増加する。
【００６５】
ブロック７０８において、第２の増幅ステージ３５４は、第１の増幅された信号ＶＥＡ１に基づいて、第２の増幅された信号ＶＥＡ２の変化を減少させる。一例として、もし第１の増幅された信号ＶＥＡ１が基準信号ＶＲＥＦから減分ΔＶＥＡ１だけ減少するならば、第２の増幅された信号ＶＥＡ２は、同様に、減分ΔＶＥＡ１だけ減少し得る。ＥＡ２ ３４４は、第２の増幅された信号ＶＥＡ２を増加させるために、制御電流ＩＣＯＭＰをコンデンサ３４８に出力することができる。もし第１の増幅された信号ＶＥＡ１が基準信号ＶＲＥＦから増分ΔＶＥＡ１だけ増加するならば、第２の増幅された信号ＶＥＡ２は、同様に、増分ΔＶＥＡ１だけ増加し得る。ＥＡ２ ３４４は、第２の増幅された信号ＶＥＡ２を減少させるために、コンデンサ３４８から制御電流ＩＣＯＭＰを吸収し得る。
【００６６】
図８は、本発明の一実施例による、ＤＣ−ＤＣ変換器によって実行される動作の例のフローチャート８００を例証する。図８は、図２、図３、図５、及び図６と組み合わせて説明される。
【００６７】
ブロック８０２において、ＥＡ１ ３４２は、同じ電圧レベルを有するように、ＥＡ１ ３４２の反転入力端子、及びＥＡ１ ３４２の非反転入力端子を制御する。ブロック８０４において、ＥＡ１ ３４２の反転入力端子に連結される抵抗器３０１は、ＤＣ−ＤＣ変換器２００、３００、または５００の出力電圧ＶＯＵＴをフィードバック電流ＩＦＢに従って制御するために、増幅された信号ＶＥＡ１を提供する。ブロック８０６において、ＥＡ１ ３４２の反転入力端子を経由して抵抗器３０１に連結される抵抗器３０２は、フィードバック電流ＩＦＢを抵抗器３０１に提供する。ブロック８０８において、抵抗器３０２は、ＤＣ−ＤＣ変換器２００、３００、または５００の帯域幅を、抵抗器３０２の抵抗Ｒ３０２に基づいて制御する。
【００６８】
本発明による実施例は、ＤＣ−ＤＣ変換器のための制御装置を提供する。制御装置は、ＤＣ−ＤＣ変換器の出力電圧を制御する増幅された信号を生成するための増幅回路を備える。増幅回路は、比較的広い帯域幅及び比較的速い応答速度を有する第１の増幅ステージ、例えば抵抗器ベース（resistor-based）の増幅回路を備えると共に、比較的高い利得を有する第２の増幅ステージ、例えばコンデンサベース（capacitor-based）の増幅回路を備える。従って、制御装置は、比較的速く出力電圧に応答すると共に、更に正確に、そして更に安定的に、出力電圧を制御する。更に、制御装置の利得及び帯域幅は、制御装置に連結されたフィードバック回路における抵抗パラメータを制御することによって、制御され得る。ＤＣ−ＤＣ変換器は、電源システムのような様々なアプリケーションに使用され得る。
【００６９】
上述の説明および図面は本発明の実施形態を表すが、添付の請求項によって定義された本発明の原理の精神および範囲から逸脱することなしに、様々な追加、修正、及び置換がこれらの実施形態に加えられる可能性があることが、理解されるであろう。当業者は理解することであろうが、本発明の実施において、形、構造、配列、割合、材料、要素、およびコンポーネント、及びその他についての多くの修正が使用された状態で、本発明が使用され得ると共に、これらの多くの修正は、本発明の原理から逸脱することなしに、特に、特定の環境および動作要件に適合されている。したがって、ここで開示された実施形態は、全ての点において例示的であり限定的でないと共に、添付の請求項、及びそれらの法律上の等価物によって示された発明の範囲内にあると考えられるべきであり、上述の説明に限定されない。
【符号の説明】
【００７０】
１００    ＤＣ−ＤＣ変換器
１０２    制御装置
１０４    パルス幅変調（ＰＷＭ）信号生成器
１０６    オペレーショナルトランスコンダクタンスアンプ（ＯＴＡ）
１１０、１１２    スイッチ
１１６    コンデンサ
２００    ＤＣ−ＤＣ変換器
２０２    制御装置
２０６    エネルギー貯蔵素子、誘導子
２０８    フィルタコンポーネント、コンデンサ
２１０    高電位側スイッチ
２１２    低電位側スイッチ
２２０    パルス幅変調（ＰＷＭ）回路
２４０    増幅回路
２６０    フィードバック回路
３００    ＤＣ−ＤＣ変換器
３０１、３０２、３０３    、抵抗素子、抵抗器
３２２    フィードバック比較器（ＦＢＣ比較器）
３２４    ランプ信号生成器（ＲＳＧ）
３４２    誤差増幅器（ＥＡ１）
３４４    誤差増幅器（ＥＡ２）
３４８    エネルギー貯蔵素子、コンデンサ
３５２    第１の増幅ステージ
３５４    第２の増幅ステージ
５００    ＤＣ−ＤＣ変換器
５２６    減算器
６００    ＤＣ−ＤＣ変換器
６０４    検知抵抗器
６２８    加算器
６３４    電流検知増幅器（ＣＳＡ増幅器）
【図１】
2012034567.tif 000003
【図２】
2012034567.tif 000004
【図３】
2012034567.tif 000005
【図４】
2012034567.tif 000006
【図５】
2012034567.tif 000007
【図６】
2012034567.tif 000008
【図７】
2012034567.tif 000009
【図８】
2012034567.tif 000010
【外国語明細書】
2012034567.tif 000011
2012034567.tif 000012
2012034567.tif 000013
2012034567.tif 000014
2012034567.tif 000015
2012034567.tif 000016
2012034567.tif 000017
2012034567.tif 000018
2012034567.tif 000019
2012034567.tif 000020
2012034567.tif 000021
2012034567.tif 000022
2012034567.tif 000023
2012034567.tif 000024
2012034567.tif 000025
2012034567.tif 000026
2012034567.tif 000027
2012034567.tif 000028
2012034567.tif 000029
2012034567.tif 000030
2012034567.tif 000031
2012034567.tif 000032
2012034567.tif 000033
2012034567.tif 000034
2012034567.tif 000035
2012034567.tif 000036
2012034567.tif 000037
2012034567.tif 000038
2012034567.tif 000039
2012034567.tif 000040
2012034567.tif 000041
2012034567.tif 000042
2012034567.tif 000043
2012034567.tif 000044
2012034567.tif 000045
2012034567.tif 000046
2012034567.tif 000047
2012034567.tif 000048
2012034567.tif 000049