(57)【要約】【課題】はんだ濡れ性及び導電性が確保され、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供する。【解決手段】電子部品１は、金属材料で形成された本体部１１と、本体部１１の表面に被覆された下地めっき層１２に対してＳｎ又はＳｎ合金が被覆されることで形成されるＳｎめっき層１３と、を備えている。本体部の表面１１において、複数の凹凸部１４が繰り返し形成され、複数の凹凸部１４は、本体部の表面１１の面方向における凹凸部１４の最大寸法の平均値がＳｎめっき層１３の平均厚み寸法よりも大きくなるように形成される。また、複数の凹凸部１４は、凹凸部１４の深さ寸法の平均値が前記Ｓｎめっき層１３の平均厚み寸法よりも大きくなるように形成される。【選択図】        図２
2012007227.tif 000002
【特許請求の範囲】
【請求項１】
表面にめっき層が形成された電子部品であって、
金属材料で形成された本体部と、
前記本体部の表面に対して又は当該本体部の表面に被覆された下地めっき層に対してＳｎ又はＳｎ合金が被覆されることで形成されるＳｎめっき層と、
を備え、
前記本体部の表面において又は前記下地めっき層の表面において、複数の凹凸部が繰り返し形成され、
複数の前記凹凸部は、
前記本体部の表面又は前記下地めっき層の表面の面方向における当該凹凸部の最大寸法の平均値が前記Ｓｎめっき層の平均厚み寸法よりも大きくなるように形成され、
当該凹凸部の深さ寸法の平均値が前記Ｓｎめっき層の平均厚み寸法よりも大きくなるように形成されていることを特徴とする、電子部品。
【請求項２】
請求項１に記載の電子部品であって、
複数の前記凹凸部は、前記本体部の表面に対して又は前記下地めっき層に対して電解処理が施されることによって形成されていることを特徴とする、電子部品。
【請求項３】
請求項１に記載の電子部品であって、
複数の前記凹凸部は、記本体部の表面に対して又は前記下地めっき層に対してショットブラスト加工が施されることによって形成されていることを特徴とする、電子部品。
【請求項４】
請求項１乃至請求項３のいずれか１項に記載の電子部品であって、
前記Ｓｎめっき層の表面に対して接触した他の部材が当該Ｓｎめっき層の表面を加圧した状態で、用いられることを特徴とする、電子部品。
【請求項５】
請求項４に記載の電子部品であって、
前記他の部材が導体として構成され、
前記Ｓｎめっき層における前記他の部材と接触する部分が、前記他の部材に対して電気的に接続される電気接点部を構成することを特徴とする、電子部品。
【請求項６】
請求項４に記載の電子部品であって、
前記他の部材が絶縁性材料で形成されたハウジング部材として構成され、
前記ハウジング部材に対して圧入されることで、当該ハウジング部材が前記Ｓｎめっき層の表面を摺動して加圧することを特徴とする、電子部品。
【請求項７】
請求項５に記載の電子部品であって、
前記Ｓｎめっき層において前記電気接点部を構成する部分が、前記本体部において湾曲して形成された表面に対して又はこの表面に被覆された前記下地めっき層に対して被覆されていることを特徴とする、電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｓｎ又はＳｎ合金が被覆されて構成されたＳｎめっき層が表面に形成された電子部品に関する。
【背景技術】
【０００２】
Ｐｂ（鉛）の使用を原則として禁止するＲｏＨＳ指令が欧州において発動されたことや環境負荷の軽減を図る観点から、近年、電子部品において、めっき層の材料として、Ｐｂ（鉛）を含有する従来の材料に代えて、Ｓｎ（錫）又はＳｎ合金を主成分とする鉛フリー材料が使用されている。しかしながら、電子部品の表面にＳｎ又はＳｎ合金を被覆するＳｎめっき層を形成すると、ウィスカと呼ばれる針状結晶が発生し、電気的な短絡を誘発してしまい易いという問題がある。
【０００３】
一方、電子部品の表面においてＳｎめっき層の代わりに金めっき層を形成することで、ウィスカ発生の問題を回避することができる。しかしながら、金は、高価であるため、製造コストの上昇を招いてしまうという問題がある。そのため、Ｓｎめっき層においてウィスカの発生を抑制する技術の開発が望まれている。そして、ウィスカの発生が抑制されるとともに、電子部品の性能として、はんだ濡れ性及び導電性も確保されることが必要となる。
【０００４】
尚、特許文献１及び特許文献２においては、表面にＳｎ合金が被覆された電子部品が開示されている。特許文献１では、母材の表面の鉛フリーめっき層（Ｓｎめっき層）に５０μｍ以上の深さの複数の凹所が形成された電子部品が開示されている。また、特許文献２では、表層部分に形成されたＳｎめっき層の厚さｔが０．２μｍ以上で、他の端子と接触する領域に深さが０．４ｔ以上かつｔ以下の凹部が形成された電子部品が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−９７０３０号公報
【特許文献２】特開２００９−２６６４９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１及び特許文献２に開示された電子部品は、いずれも、ウィスカの発生を抑制することを目的としている。しかしながら、特許文献２に開示されているようなコネクタ用の端子などの電子部品は、その表面のＳｎめっき層を外部の他の部材が摺動したり加圧したりする状態で用いられることが多い。このため、Ｓｎめっき層に対して作用する外力の影響によって、ウィスカの発生が促進されてしまい易い傾向がある。そして、特許文献１や特許文献２に開示された電子部品のように、ウィスカ発生を抑制する対策が講じられた電子部品であっても、Ｓｎめっき層に対して作用する外力の影響によって、ウィスカの発生が促進されてしまい易い傾向があり、更なる抑制が望まれる状況にある。
【０００７】
本発明は、上記実情に鑑みることにより、はんだ濡れ性及び導電性が確保され、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するための第１発明に係る電子部品は、表面にめっき層が形成された電子部品であって、金属材料で形成された本体部と、前記本体部の表面に対して又は当該本体部の表面に被覆された下地めっき層に対してＳｎ又はＳｎ合金が被覆されることで形成されるＳｎめっき層と、を備えている。そして、第１発明に係る電子部品は、前記本体部の表面において又は前記下地めっき層の表面において、複数の凹凸部が繰り返し形成され、複数の前記凹凸部は、前記本体部の表面又は前記下地めっき層の表面の面方向における当該凹凸部の最大寸法の平均値が前記Ｓｎめっき層の平均厚み寸法よりも大きくなるように形成され、当該凹凸部の深さ寸法の平均値が前記Ｓｎめっき層の平均厚み寸法よりも大きくなるように形成されていることを特徴とする。
【０００９】
この発明によると、電子部品の本体部の表面において又はその表面を被覆する下地めっき層において繰り返し形成された複数の凹凸部が設けられ、更に本体部の表面に対して直接に又は下地めっき層を介してＳｎめっき層が形成される。そして、複数の凹凸部は、面方向の最大寸法の平均値がＳｎめっき層の平均厚み寸法よりも大きく、且つ、深さ寸法の平均値がＳｎめっき層の平均厚み寸法よりも大きくなるように形成される。これにより、Ｓｎめっき層の表面を外部の他の部材が加圧したりする状態が生じてＳｎめっき層に対して外力が作用する場合であっても、凹凸部の凸部分において外力を効率よく分散して支えることができ、Ｓｎめっき層の変形を効率よく抑制することができる。また、外部の他の部材が電子部品の表面を摺動する場合であっても、凹凸部の凸部分において、摺動状態で作用する外力を効率よく分散して負担でき、Ｓｎめっき層の変形を大幅に抑制することができる。更に、複数の凹凸部の各凸部分がそれぞれ隔壁を構成するように機能し、外力が作用した際におけるＳｎめっき層中での応力の伝播を効率よく抑制することができる。上述した作用によって、本発明の電子部品では、表面のＳｎめっき層におけるウィスカの発生を抑制することができる。また、本願発明者が検証試験を行ったところ、本発明の電子部品によると、十分なはんだ濡れ性及び導電性が確保できることを確認することができた。更に、検証試験により、前述した効果、即ち、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができることも確認することができた。
【００１０】
従って、本発明によると、はんだ濡れ性及び導電性が確保され、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供することができる。
【００１１】
第２発明に係る電子部品は、第１発明の電子部品において、複数の前記凹凸部は、前記本体部の表面に対して又は前記下地めっき層に対して電解処理が施されることによって形成されていることを特徴とする。
【００１２】
この発明によると、凹凸部が電解処理によって形成される。このため、本体部表面又は下地めっき層に対して、面方向の最大寸法の平均値がＳｎめっき層の平均厚み寸法よりも大きく、且つ、深さ寸法の平均値がＳｎめっき層の平均厚み寸法よりも大きくなるように設定されて繰り返し形成される複数の凹凸部を容易に加工することができる。よって、はんだ濡れ性及び導電性が確保され、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品の製造の効率化を図ることができる。
【００１３】
第３発明に係る電子部品は、第１発明の電子部品において、複数の前記凹凸部は、記本体部の表面に対して又は前記下地めっき層に対してショットブラスト加工が施されることによって形成されていることを特徴とする。
【００１４】
この発明によると、凹凸部がショットブラスト加工によって形成される。このため、本体部表面又は下地めっき層に対して、面方向の最大寸法の平均値がＳｎめっき層の平均厚み寸法よりも大きく、且つ、深さ寸法がＳｎめっき層の平均厚み寸法よりも大きくなるように設定されて繰り返し形成される複数の凹凸部を容易に加工することができる。よって、はんだ濡れ性及び導電性が確保され、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品の製造の効率化を図ることができる。
【００１５】
第４発明に係る電子部品は、第１発明乃至第３発明のいずれかの電子部品であって、前記Ｓｎめっき層の表面に対して接触した他の部材が当該Ｓｎめっき層の表面を加圧した状態で、用いられることを特徴とする。
【００１６】
この発明によると、Ｓｎめっき層の表面に他の部材が加圧接触した状態で電子部品が用いられる場合であっても、Ｓｎめっき層におけるウィスカの発生を抑制することができる。
【００１７】
第５発明に係る電子部品は、第４発明の電子部品において、前記他の部材が導体として構成され、前記Ｓｎめっき層における前記他の部材と接触する部分が、前記他の部材に対して電気的に接続される電気接点部を構成することを特徴とする。
【００１８】
この発明によると、Ｓｎめっき層における他の部材が加圧接触する部分が電気接点部を構成する形態で電子部品が用いられる場合であっても、Ｓｎめっき層におけるウィスカの発生を抑制することができる。このため、電子部品において、ウィスカが電気的な短絡を誘発してしまう事態が生じることを抑制することができる。
【００１９】
第６発明に係る電子部品は、第４発明の電子部品において、前記他の部材が絶縁性材料で形成されたハウジング部材として構成され、前記ハウジング部材に対して圧入されることで、当該ハウジング部材が前記Ｓｎめっき層の表面を摺動して加圧することを特徴とする。
【００２０】
この発明によると、絶縁性材料で形成されたハウジング部材に対して電子部品が圧入され、Ｓｎめっき層に対して摺動状態及び加圧状態で外力が作用する場合であっても、Ｓｎめっき層におけるウィスカの発生を抑制することができる。
【００２１】
第７発明に係る電子部品は、第５発明の電子部品において、前記Ｓｎめっき層において前記電気接点部を構成する部分が、前記本体部において湾曲して形成された表面に対して又はこの表面に被覆された前記下地めっき層に対して被覆されていることを特徴とする。
【００２２】
この発明によると、Ｓｎめっき層における電気接点部を構成する部分が、本体部における湾曲形成された表面に対応して配置される。このため、電気接点部において、複数の凹凸部の各凸部分の頂部を湾曲した表面に沿って外側に向かって開くように分散して配置することができる。これにより、外力を更に効率よく分散して負担して、Ｓｎめっき層の変形と応力伝播とを更に効率よく抑制でき、ウィスカの発生を更に抑制できる。そして、電子部品の電気接点部の近傍において、ウィスカが電気的な短絡を誘発してしまう事態が生じることを更に抑制することができる。
【発明の効果】
【００２３】
本発明によると、はんだ濡れ性及び導電性が確保され、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態に係る電子部品である端子がコネクタにおいて取り付けられた状態を示す断面図である。
【図２】図１に示す端子の表面における一部の断面について模式的に拡大して示す拡大模式断面図である。
【図３】図２の一部を拡大して示す図である。
【図４】本発明の効果を検証するために行った検証試験の結果を示す図であって、最長ウィスカ長さ確認試験の結果を示す図である。
【図５】最長ウィスカ長さ確認試験が行われた従来例に係る端子の電気接点部のＳｎめっき層における表面のＳＥＭ写真による画像を例示したものである。
【図６】最長ウィスカ長さ確認試験が行われた比較例に係る端子であってリフロー工程が行われていない端子の電気接点部のＳｎめっき層における表面のＳＥＭ写真による画像を例示したものである。
【図７】最長ウィスカ長さ確認試験が行われた実施例に係る端子であってリフロー工程が行われていない端子のＳｎめっき層における表面のＳＥＭ写真による画像を例示したものである。
【図８】本発明の効果を検証するために行った検証試験の結果を示す図であって、はんだ濡れ性確認試験の結果を示す図である。
【図９】本発明の効果を検証するために行った検証試験の結果を示す図であって、導電性確認試験の結果を示す図である。
【図１０】本発明の効果を検証するために行った検証試験の結果を示す図であって、導電性確認試験の結果を示す図である。
【図１１】本発明の効果を検証するために行った検証試験の結果を示す図であって、導電性確認試験の結果を示す図である。
【発明を実施するための形態】
【００２５】
以下、本発明を実施するための形態について図面を参照しつつ説明する。尚、本実施形態の説明においては、コネクタ用の端子として構成された電子部品に対して本発明が適用された場合を例にとって説明するが、この例に限らず、本発明を適用することができる。即ち、本発明は、Ｓｎ又はＳｎ合金が被覆されて構成されたＳｎめっき層が表面に形成された電子部品に関して、広く適用することができるものである。
【００２６】
図１は、本実施形態における電子部品として構成されたコネクタ用の端子１がコネクタ１００において取り付けられた状態を示す断面図である。コネクタ１００は、例えば、フラットケーブル１０１の端部が接続されるコネクタとして構成されている。尚、図１は、コネクタ１００の幅方向に対して垂直な断面を示している。そして、図１においては、コネクタ１００におけるハウジング部材１０２及び回動部材１０３と、端子１に対して電気的に接続されるフラットケーブル１０１とについては、断面で図示し、端子１については外形を図示している。
【００２７】
図１に示すように、コネクタ１００は、ハウジング部材１０２と、回動部材１０３と、本実施形態の端子（電子部品）１とを備えて構成されている。尚、端子１は、コネクタ１００において複数備えられている。ハウジング部材１０２及び回動部材１０３は、絶縁性材料として構成された樹脂材料によって形成されている。端子１は、金属材料で形成され、例えば、リン青銅によって形成されている。そして、後述するように、端子１の表面にはめっき層が形成されている。
【００２８】
ハウジング部材１０２には、複数の端子１のそれぞれが挿入される複数の挿入口１０２ａが形成され、各挿入口１０２ａは、ハウジング部材１０２の内側の空間領域（後述の開放領域１０２ｂ）に連通するように形成されている。尚、複数の挿入口１０２ａは、コネクタ１００の幅方向に直列に並んで配置されている。そして、ハウジング部材１０２における複数の挿入口１０２ａと反対側において外部に対して開放されるように形成された開放領域１０２ｂは、フラットケーブル１０１の端部が配置される領域を構成している。
【００２９】
また、開放領域１０２ｂに配置されるフラットケーブル１０１の端部は、絶縁被覆が剥がされて導体が露出し、端子１と電気的に接続可能な状態に形成されている。尚、フラットケーブル１０１は、例えば、フレキシブルフラットケーブル或いはフレキシブルプリント回路基板等として設けられ、平行に配列された複数の導体が一体に絶縁被覆されることで形成されている。
【００３０】
端子１は、一方の端部おいて、二股状に突出するように形成された一対の突出片部（１ａ、１ｂ）が形成され、他方の端部において、図示しない他の機器や基板等に対して実装等によって取り付けられる。そして、端子１は、この一対の突出片部（１ａ、１ｂ）において、ハウジング部材１０２の挿入孔１０２ａに挿入される。このとき、端子１は、ハウジング部材１０２に対して挿入口１０２ａにおいて圧入される状態で挿入される。
【００３１】
また、端子１における一方の突出片部１ａには、フラットケーブル１０１の端部における各導体に対して電気的に接続される電気接点部１ｃが突起状に形成されている。また、端子１における他方の突出片部１ｂには、後述の回動部材１０３における各回転軸部１０３ａの外周に対して摺動自在に係止する係止凹部１ｄが形成されている。
【００３２】
回動部材１０３は、ハウジング部材１０２及び複数の端子１に対して回動するように操作されるレバー状の部材として設けられるとともに、フラットケーブル１０１の端部の各導体を各端子１に対して加圧した状態で押し付ける部材として設けられている。そして、この回動部材１０３は、ハウジング部材１０２の幅方向に沿って延びるとともにハウジング部材１０２の開放領域１０２ｂを部分的に覆うように形成されている。
【００３３】
また、回動部材１０３は、一方の端部側が回動操作用の操作部１０３ｂとして形成され、他方の端部側に複数の溝部１０３ｃが幅方向に沿って並んで配置されるように形成されている。各溝部１０３ｃは、各端子１における他方の突出片部１ｂの先端部分が挿入される溝部を構成している。そして、各溝部１０３ｃには、この溝部１０３ｃに亘って架け渡されるように形成された各回転軸部１０３ａが配置されている。この各回転軸部１０３ａの外周に対しては、前述のように、端子１の他方の突出片部１ｂにおける係止凹部１ｄが摺動自在に係止される。これにより、回動部材１０３は、各回転軸部１０３ａにおいて各端子１の係止凹部１ｄに係止した状態で、複数の端子１に対して回動自在に支持されるように構成されている。
【００３４】
コネクタ１００においては、ハウジング部材１０２に対して、各挿入口１０２ａから各端子１が圧入される。そして、ハウジング部材１０２に対して複数の端子１が全て圧入された状態で、回動部材１０３が取り付けられる。このとき、回動部材１０３は、ハウジング部材１０３に対して略垂直な姿勢で、各回転軸部１０３ａにおいて各端子１の係止凹部１ｄに係止される。各回転軸部１０３ａが各係止凹部１ｄに係止されることで、複数の端子１に対して回動部材１０３が回動自在に支持されることになる。
【００３５】
上記のようにコネクタ１００が組み立てられた状態で、フラットケーブル１０１の端部が、開放領域１０２ｂに配置された複数の端子１におけるそれぞれの一対の突出片部（１ａ、１ｂ）の間に挿入される。このとき、回動部材１０３がハウジング部材１０２に対して略垂直な姿勢の状態のコネクタ１００において、フラットケーブル１０１の端部が各一対の突出片部（１ａ、１ｂ）の間に挿入される。そして、フラットケーブル１０１の端部が挿入された後、操作部１０３ｂが操作されることにより、回動部材１０３が、各回転軸部１０３ａにおいて各係止凹部１ｄに摺動しながら複数の端子１に対して回動する。これにより、回動部材１０３においてフラットケーブル１０１に対向する面として設けられた加圧面１０３ｄによって、フラットケーブル１０１の端部の各導体が各端子１における電気接点部１ｃに対して押し付けられて、各導体と各電気接点部１ｃとが電気的に接続されることになる。そして、フラットケーブル１０１の端部の各導体が各端子１の電気接点部１ｃを加圧した状態で、フラットケーブル１０１の端部がコネクタ１に保持され、コネクタ１００とフラットケーブル１０１とが接続されることになる。
【００３６】
次に、本実施形態の電子部品である端子１における表面のめっき層の構造について詳しく説明する。図２は、端子１の表面における一部の断面について模式的に拡大して示す模式拡大断面図である。尚、図２では、ハウジング部材１０２に圧入された端子１が電気接点部１ｃにおいてフラットケーブル１０１の導体と接触する部分における模式拡大断面図を示している。図２に示すように、端子１は、金属材料（本実施形態では、リン青銅）で形成された母材である本体部１１と、本体部１１の表面に対して被覆された下地めっき層１２と、下地めっき層１２に対して被覆されたＳｎめっき層１３とを備えている。
【００３７】
下地めっき層１２は、本体部１１の表面に対して、例えば、Ｎｉ（ニッケル）又はＮｉ合金が被覆されることで形成されている。また、Ｓｎめっき層１３は、下地めっき層１２に対してＳｎ（錫）又はＳｎ合金が被覆されることで形成されている。下地めっき層１２及びＳｎめっき層１３は、例えば、電気めっきプロセスにより形成される。
【００３８】
また、図２に示すように、本体部１１の表面においては、複数の凹凸部１４が繰り返し形成されている。各凹凸部１４は、凸部分１４ａとして又は凹部分１４ｂとして形成されている。そして、凸部分１４ａと凹部分１４ｂとが繰り返し配置されることで、複数の凹凸部１４が繰り返し形成されている。尚、本体部１１の表面において繰り返し形成された複数の凹凸部１４は、本体部１１の表面の面方向（本体部１１の表面が面状に広がるように延びる方向であり、図２においては両端矢印Ａで示す方向）においてランダムに配置されるように形成されている。また、各凹凸部１４の形状、大きさ、深さにはばらつきがある。尚、図２において両端矢印Ｂで示すように、各凹凸部１４の深さ方向は、本体部１１の表面の面方向に対して垂直な方向として構成される。尚、図２に示すように、本体部１１の表面に複数の凹凸部１４が繰り返し形成されていることで、下地めっき層１２の表面においても、複数の凹凸部１４に対応する複数の凹凸部が繰り返し形成されるように構成されている。
【００３９】
また、複数の凹凸部１４は、例えば、本体部１１の表面に対して電解処理が施されることにより形成されている。そして、複数の凹凸部１４は、本体部１１の表面の面方向における凹凸部１４の最大寸法の平均値がＳｎめっき層１３の平均厚み寸法よりも大きくなるように形成されている。更に、複数の凹凸部１４は、凹凸部１４の深さ寸法の平均値がＳｎめっき層１３の平均厚み寸法よりも大きくなるように形成されている。尚、下地めっき層１２の表面における複数の凹凸部についても、同様に、下地めっき層１２の表面の面方向における凹凸部の最大寸法の平均値がＳｎめっき層１３の平均厚み寸法よりも大きくなるように形成されている。そして、下地めっき層１２の表面における複数の凹凸部は、それらの凹凸部の深さ寸法の平均値がＳｎめっき層１３の平均厚み寸法よりも大きくなるように形成されている。
【００４０】
尚、上記の電解処理の形態としては、電解研磨等の電解加工プロセスとして構成される処理方法を種々選択することができる。この電解処理においては、工具がマイナス極側で、被加工物（即ち、下地めっき層１２及びＳｎめっき層１３が被覆形成されておらず、端子１の形状に形成された本体部１１）がプラス極側として、工具と被加工物とが間隙を隔ててセットされる。そして、その工具と被加工物との間に電解液が流されながら直流電圧が印加されることで、本体部１１の表面においてランダムに配置されて繰り返して形成される複数の凹凸部１４の加工が電解作用を用いて行われる。そして、形状、大きさ、深さがばらつく凹凸部の平均寸法は、工具と被加工物との間で印加される電圧条件や、電流密度の条件、電解時間の条件、電解液の条件、等の種々の条件を適宜設定することによって制御されることになる。
【００４１】
図３は、図２の一部を拡大して示す図である。図３に示すように、本体部１１の表面の面方向における凹凸部１４の最大寸法は、１つの凸部分１４ａの頂部或いはその近傍を中心として隣り合う位置に配置された凹部分１４ｂ同士の中心部間の面方向における距離寸法のうち最大の距離寸法Ｒａ（図３において両端矢印Ｒａで示す寸法）として計測される。或いは、本体部１１の表面の面方向における凹凸部１４の最大寸法は、１つの凹部分１４ｂの最深部或いはその近傍を中心として隣り合う位置に配置された凸部分１４ａ同士の中心部間の面方向における距離寸法のうち最大の距離寸法Ｒｂ（図３において両端矢印Ｒｂで示す寸法）として計測される。また、図３に示すように、凹凸部１４の深さ寸法は、１つの凸部分１４ａの頂部とその凸部分１４ａに隣り合う位置に配置された凹部分１４ｂの最深部との間の深さ方向の寸法Ｄ１（図３において両端矢印Ｄ１で示す寸法）として計測される。尚、本実施形態では、下地めっき層１２においても、複数の凹凸部１４に対応する複数の凹凸部が繰り返し形成されている。そして、下地めっき層１２の表面の面方向における凹凸部の最大寸法は、１つの凸部分１４ａの頂部に対応する頂部或いはその近傍を中心として隣り合う位置に配置された凹部分１４ｂに対応する凹部分同士の中心部間の面方向における距離寸法のうち最大の距離寸法Ｒａ（図３におけるこの寸法の図示については、凹凸部１４についての場合と図示位置が重複するため、凹凸部１４の場合と共通の両端矢印Ｒａで寸法を示す）として計測される。或いは、下地めっき層１２の表面の面方向における凹凸部の最大寸法は、１つの凹部分１４ｂに対応する凹部分の最深部或いはその近傍を中心として隣り合う位置に配置された凸部分１４ａに対応する凸部分同士の中心部間の面方向における距離寸法のうち最大の距離寸法Ｒｂ（図３におけるこの寸法の図示については、凹凸部１４についての場合と図示位置が重複するため、凹凸部１４の場合と共通の両端矢印Ｒｂで寸法を示す）として計測される。また、下地めっき層１２の凹凸部の深さ寸法は、１つの凸部分１４ａの頂部に対応する頂部とその凸部分１４ａに隣り合う位置に配置された凹部分１４ｂの最深部に対応する最深部との間の深さ方向の寸法Ｄ２（図３において両端矢印Ｄ２で示す寸法）として計測される。
【００４２】
端子１においては、複数の凹凸部１４は、上記のように計測される最大寸法（Ｒａ、Ｒｂ）の平均値が、Ｓｎめっき層１３の厚み寸法Ｔｓｎ（図３において両端矢印Ｔｓｎで示す寸法）の平均値である平均厚み寸法よりも大きくなるように形成されている。そして、端子１においては、複数の凹凸部１４は、上記のように計測される凹凸部１４の深さ寸法Ｄ１の平均値がＳｎめっき層１３の平均厚み寸法よりも大きくなるように形成されている。また、端子１においては、下地めっき層１２の表面の複数の凹凸部は、上記のように計測される最大寸法（Ｒａ、Ｒｂ）の平均値が、Ｓｎめっき層１３の平均厚み寸法よりも大きくなるように形成されている。また、下地めっき層１２の表面の複数の凹凸部は、上記のように計測される凹凸部の深さ寸法Ｄ２の平均値がＳｎめっき層１３の平均厚み寸法よりも大きくなるように形成されている。尚、本体部１１の表面の面方向における凹凸部１４の最大寸法（Ｒａ、Ｒｂ）の計測は、例えば、Ｓｎめっき層１３の表面のＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）写真の画像に基づいて行われる。同様に、凹凸部１４の深さ寸法Ｄ１及びＳｎめっき層１３の厚み寸法Ｔｓｎの計測も、本体部１１の表面部分における断面のＳＥＭ写真の画像などに基づいて行われる。また、同様に、下地めっき層１２の表面の面方向における凹凸部の最大寸法（Ｒａ、Ｒｂ）及び凹凸部の深さ寸法Ｄ２の計測についても、Ｓｎめっき層１３の表面のＳＥＭ写真の画像と下地めっき層１２の断面のＳＥＭ写真の画像とに基づいて行われる。
【００４３】
また、端子１は、前述のように、コネクタ１００において用いられる。このため、端子１は、Ｓｎめっき層１３の表面に対して接触した他の部材であるハウジング部材１０２又はフラットケーブル１０１の導体がＳｎめっき層１３の表面を加圧した状態で用いられることになる。
【００４４】
そして、上記の他の部材がフラットケーブル１０１の導体として構成される場合は、端子１は、Ｓｎめっき層１３における他の部材（フラットケーブル１０１の導体）と接触する部分が、他の部材に対して電気的に接続される電気接点部１ｃを構成している。尚、Ｓｎめっき層１３において電気接点部１ｃを構成する部分は、本体部１１において湾曲して形成された表面に被覆された下地めっき層１２に対して被覆されている。また、上記の他の部材がハウジング部材１０２として構成される場合は、端子１がハウジング部材１０２に対して圧入されることで、ハウジング部材１０２がＳｎめっき層１３の表面を摺動して加圧するように構成されている。
【００４５】
次に、本発明の効果を検証するために行った検証試験の結果について説明する。検証試験では、本発明の実施例として、上記実施形態の端子１を構成する端子を作製し、ＳＥＭ写真の画像に基づいて、凹凸部１４の最大寸法（Ｒａ又はＲｂ）、下地めっき層１２の表面の凹凸部の最大寸法（Ｒａ又はＲｂ）、凹凸部１４の深さ寸法Ｄ１、下地めっき層１２の表面の凹凸部の深さ寸法Ｄ２、及びＳｎめっき層１３の厚みＴｓｎの計測を行った。そして、実施例に係る端子１の作製においては、端子１の形状に形成された本体部１１に対して、所定の電解処理条件にて前述の電解処理を施し、その後に、電気めっきにより、下地めっき層１２を被覆形成し、更にＳｎめっき層１３の被覆形成を行った。これにより、本体部１１の表面の面方向における凹凸部１４の最大寸法の平均値と下地めっき層１２の表面の面方向における凹凸部の最大寸法の平均値とがそれぞれＳｎめっき層１３の平均厚み寸法よりも大きく、且つ、凹凸部１４の深さ寸法の平均値と下地めっき層１２の表面の凹凸部の深さ寸法の平均値とがそれぞれＳｎめっき層１３の平均厚み寸法よりも大きくなるように、複数の凹凸部１４と下地めっき層１２の表面の凹凸部とを形成した。尚、実施例では、端子１について複数作製し、これらの複数の端子１について、ＳＥＭ写真の画像に基づいて、Ｓｎめっき層１３の平均厚みが１．５〜３．５μｍの範囲に設定され、凹凸部１４の最大寸法の平均値が１５〜２５μｍの範囲に設定され、下地めっき層１２の表面の凹凸部の最大寸法の平均値が１５〜２５μｍの範囲に設定され、凹凸部１４の深さ寸法の平均値が１５〜２０μｍの範囲に設定され、下地めっき層１２の表面の凹凸部の深さ寸法の平均値が１５〜２０μｍの範囲に設定されていることを確認した。
【００４６】
また、検証試験においては、実施例の端子１と比較するため、本体部の表面及び下地めっき層の表面に細かい凹凸部が形成された比較例に係る端子（以下、「端子Ｃ１」という）の作製も行った。比較例に係る端子Ｃ１の作製においては、上記実施形態の端子１の形状と同様の形状に形成された本体部に対して、前述の電解処理条件とは異なる処理条件にて電解処理を施し、その表面に、電気めっきにより、下地めっき層を被覆形成し、更にＳｎめっき層の被覆形成を行った。これにより、本体部の表面の面方向における凹凸部の最大寸法の平均値及び下地めっき層の表面の面方向における凹凸部の最大寸法の平均値がＳｎめっき層の平均厚み寸法よりも小さく、且つ、本体部の表面の凹凸部の深さ寸法の平均値及び下地めっき層の表面の凹凸部の深さ寸法の平均値がＳｎめっき層の平均厚み寸法よりも小さい複数の凹凸部（本体部の表面の凹凸部及び下地めっき層の表面の凹凸部）が形成された端子Ｃ１を作製した。尚、比較例では、端子Ｃ１について複数作製し、これらの複数の端子Ｃ１について、ＳＥＭ写真の画像に基づいて、Ｓｎめっき層の平均厚みが３．０〜６．０μｍの範囲に設定され、本体部の表面の凹凸部の最大寸法の平均値及び下地めっき層の表面の凹凸部の最大寸法の平均値が１．０〜３．０μｍの範囲に設定され、本体部の表面の凹凸部の深さ寸法の平均値及び下地めっき層の表面の凹凸部の深さ寸法の平均値が１．０〜３．０μｍの範囲に設定されていることを確認した。
【００４７】
また、検証試験においては、後述のように、図４に試験結果を示す最長ウィスカ長さ確認試験、図８に試験結果を示すはんだ濡れ性確認試験、図９乃至図１１に試験結果を示す導電性確認試験を行った。以下、これらの試験結果について説明する。
【００４８】
図４は、最長ウィスカ長さ確認試験を実施例に係る端子１と比較例に係る端子Ｃ１とについて実施した結果を示す図である。最長ウィスカ長さ確認試験においては、実施例にかかる端子１のＳｎめっき層１３に対して外力が作用する場合におけるＳｎめっき層１３からのウィスカ発生の抑制効果を検証する試験を行った。この試験では、まず、実施例に係る端子１及び比較例に係る端子Ｃ１のそれぞれについて、ハウジング部材１０２に圧入されてフラットケーブル１０１の端部の導体と電気的に接続される端子として、実際に使用される場合と同様の使用形態で使用し、その後、ウィスカの発生状況を確認した。ウィスカ発生状況の確認では、フラットケーブル１０１の導体が加圧状態で接触して通電される電気接点部についてＳＥＭによる観察を行った。そして、このＳＥＭによるＳｎめっき層の表面の観察によって発生が確認されたウィスカのうち最も長さが長いウィスカ（最長ウィスカ）の長さを実施例と比較例とにおいて確認した。
【００４９】
また、上記の最長ウィスカ長さ確認試験においては、実施例に係る端子１と比較例に係る端子とについて、リフロー炉（基板にはんだペーストを介して載置して実装する際に用いる炉）を通過させるリフロー工程を行った試験片（端子）と、リフロー工程を行っていない試験片（端子）とを作製した。そして、リフロー工程を行った試験片では、基板に実際に実装することなく、試験片単独でリフロー炉を通過させた。尚、実施例に係る端子１及び比較例に係る端子Ｃ１については、リフロー工程を行った試験片とリフロー工程を行っていない試験片とをそれぞれ複数（２４個）作製し、最長ウィスカの長さを確認した。
【００５０】
また、図４においては、リフロー工程を行った試験片の試験結果（「リフロー有」として表示）については、細かいドットの模様でハッチングして示しており、リフロー工程を行っていない試験片の試験結果（「リフロー無」として表示）については、白抜きで示している。また、従来例に対応する端子も作製し、実施例に係る端子１と比較例に係る端子Ｃ１とに加え、従来例に係る端子（以下、「端子Ｃ２」という）に対しても最長ウィスカ長さ確認試験を行った。尚、従来例に係る端子Ｃ２は、前述の電解処理による凹凸部の形成を行わずに本体部の表面に対して下地めっき層及びＳｎめっき層を被覆形成することで形成した。また、従来例に係る端子Ｃ２は、リフロー工程を行っていない試験片として作製して最長ウィスカ長さ確認試験を行った。
【００５１】
図４の最長ウィスカ長さ確認試験の試験結果に示すように、従来例に係る端子Ｃ２では５００μｍの長さのウィスカが発生し、比較例に係る端子Ｃ１であってリフロー工程が行われていない端子Ｃ１では１００μｍ以上の長さのウィスカが発生した。しかしながら、実施例に係る端子１については、リフロー工程が行われた端子１及びリフロー工程が行われていない端子１の両方ともに、１０μｍから２０μｍ程度の長さのウィスカしか発生しなかった。このため、実施例に係る端子１においては、Ｓｎめっき層１３に対して外力が作用する場合であってもウィスカの発生を抑制することができることを確認することができた。尚、今回の試験では、従来例に係る端子Ｃ２で確認されたウィスカの長さは５００μｍであったが、通常、上記の従来例に係る端子Ｃ２と同様に形成された端子では、１〜２ｍｍ程度の長さのウィスカが発生することが知られている。
【００５２】
ここで、上述した試験片である各端子の電気接点部のＳｎめっき層における表面のＳＥＭ写真の画像について説明する。図５は、従来例に係る端子Ｃ２の電気接点部のＳｎめっき層における表面のＳＥＭ写真による画像を例示したものである。また、図６は、比較例に係る端子Ｃ１であってリフロー工程が行われていない端子Ｃ１の電気接点部のＳｎめっき層における表面のＳＥＭ写真による画像を例示したものである。また、図７は、実施例に係る端子１であってリフロー工程が行われていない端子１のＳｎめっき層１３における表面のＳＥＭ写真による画像を例示したものである。
【００５３】
図５のＳＥＭ画像に示すように、従来例に係る端子Ｃ２では、５００μｍ程度の長さの長く伸びるウィスカが発生している。また、図６のＳＥＭ画像に示すように、比較例に係る端子Ｃ１では、１００μｍ以上の長さのウィスカが発生している。これらに対して、図７のＳＥＭ画像に示すように、実施例に係る端子Ｃ１では、ウィスカの発生がほとんど見られない状態であった。
【００５４】
また、比較例に係る端子Ｃ１では、図６において破線で囲んで示すように、広い面積に亘って凹凸形状が潰れたように変形する領域が発生している。即ち、本体部の表面に細かい凹凸部が形成されて下地めっき層及びＳｎめっき層が被覆形成された比較例に係る端子Ｃ１では、連続的にＳｎめっき層が変形する領域が広い領域に亘って発生している。このため、Ｓｎめっき層の変形量の増大に伴ってウィスカが発生し易い状態となっている。
【００５５】
一方、前述した構造の複数の凹凸部１４及び下地めっき層１２の表面における複数の凹凸部と、これらの複数の凹凸部１４及び下地めっき層１２の表面における複数の凹凸部との関係で所定の厚み条件を満たすＳｎめっき層１３とが設けられた実施例に係る端子１では、図７において破線で囲んで示すように、凹凸形状が潰れたように変形する領域は、狭い面積領域でしか発生していない。このため、Ｓｎめっき層１３の表面を外部の他の部材が加圧したりする状態が生じてＳｎめっき層１３に対して外力が作用する場合であっても、凹凸部１４の凸部分１４ａ及び下地めっき層１２の表面の凹凸部の凸部分において外力を効率よく分散して支えることができ、Ｓｎめっき層１３の変形を効率よく抑制することができる。また、複数の凹凸部１４の各凸部分１４ａ及び下地めっき層１２の表面における複数の凹凸部の各凸部分がそれぞれ隔壁を構成するように機能し、外力が作用した際におけるＳｎめっき層１３中での応力の伝播を効率よく抑制することができる。よって、上記の作用によって、実施例に係る端子１では、表面のＳｎめっき層１３におけるウィスカの発生を抑制することができることが確認できた。
【００５６】
図８は、はんだ濡れ性確認試験を実施例に係る端子１と比較例に係る端子Ｃ１とについて実施した結果を示す図である。このはんだ濡れ性確認試験においては、実施例に係る端子１と比較例に係る端子Ｃ１とについて、プレッシャークッカーテスター（電子部品の耐湿評価の加速寿命試験機）を用いて温度が１０５℃、湿度が１００％、処理時間が８時間の条件にて処理を行い、その後、メニスコグラフによるはんだ濡れ性確認試験を行った。そして、ゼロクロスタイム（秒）によりはんだ濡れ性を評価した。
【００５７】
尚、ゼロクロスタイムは、試験片としての端子の端部がはんだペーストに浸漬されてから、端子に対してはんだから作用する力が一旦プラスマイナスゼロとなる瞬間を経過するまでの時間として測定される。即ち、ゼロクロスタイムは、試験片としての端子の端部がはんだペーストに浸漬されて加熱によるはんだペーストの溶剤の分離による濡れ現象が始まり、フラックス成分の溶解とそれに伴う浮力が生じる現象と濡れが生じる現象とが発生し、更に、はんだ粉の溶解とそれに伴う浮力が生じる現象と濡れが生じる現象とが発生する過程において、端子に対してはんだから作用する力が一旦プラスマイナスゼロとなる瞬間を経過するまでの時間として計測される。
【００５８】
また、上記のはんだ濡れ性確認試験では、はんだの材料としては、Ｓｎ−３Ａｇ−０．５Ｃｕを用いた。そして、このはんだ濡れ性確認試験では、端子のはんだペーストに対する浸漬深さを０．２ｍｍに設定し、十分なはんだ濡れ性を確保することができるゼロクロスタイムの要求水準が３秒以下であることから、端子をはんだペーストに浸漬してから引き上げるまでの時間である浸漬時間を３秒に設定した。即ち、浸漬時間である３秒以内にゼロクロスタイムが計測されれば、十分なはんだ濡れ性を確保することができることになる。
【００５９】
また、上記のはんだ濡れ性確認試験では、実施例に係る端子１と比較例に係る端子Ｃ１とのそれぞれについて、複数（２４個）の試験片を作成してゼロクロスタイムの計測を行い、この計測結果については、平均値と最大値と最小値とで評価した。尚、図８においては、平均値の結果については白抜きで示し、最大値の結果については細かいドットの模様のハッチングで示し、最小値の結果については斜線の模様のハッチングで示している。
【００６０】
図８のはんだ濡れ性確認試験結果に示すように、実施例に係る端子１及び比較例に係る端子Ｃ１のいずれにおいても、平均値、最大値及び最小値ともにゼロクロスタイムが３秒以下となり、十分なはんだ濡れ性を確保できることが確認できた。また、実施例に係る端子１においては、平均値、最大値及び最小値のいずれにおいても、比較例に係る端子Ｃ１よりもゼロクロスタイムを低減でき、更に良好なはんだ濡れ性を確保できることが確認できた。
【００６１】
図９乃至図１１は、導電性確認試験を実施例に係る端子１と比較例に係る端子Ｃ１とについて実施した結果を示す図である。図９乃至図１１に結果を示す導電性確認試験においては、実施例に係る端子１と比較例に係る端子Ｃ１とについて、基板に実装し、その後、後述するような所定の試験をそれぞれ行い、所定の試験を行うことによる抵抗上昇値（ｍΩ）を測定した。また、実施例に係る端子１及び比較例に係る端子Ｃ１については、各試験条件に対応する試験片をそれぞれ複数（２４個）作製して（即ち、試験条件ごとにそれぞれ２４個の端子を作製して）抵抗上昇値の測定を行い、この計測結果については、各試験条件における抵抗上昇値の最大値である最大抵抗上昇値（ｍΩ）で評価した。
【００６２】
図９に結果を示す導電性確認試験では、ハウジング部材１０２に圧入された状態の端子における一対の突出片部の間にフラットケーブル１０１の端部を挿入し、回動部材１０３を操作して端子とフラットケーブル１０１の端部の導体とを接続した後に、回動部材１０３を操作してフラットケーブル１０１を抜き出す挿抜作業を繰り返し実施する試験を行った。そして、挿抜作業を１０回繰り返して実施した条件（挿抜１０回）と、挿抜作業を３０回繰り返して実施した条件（挿抜３０回）と、挿抜作業を５０回繰り返して実施した条件（５０回）との３つの条件で試験を行い、各試験の後に抵抗上昇値を測定して前述の最大抵抗上昇値（ｍΩ）を評価した。尚、図９においては、上記の挿抜１０回の結果については白抜きで示し、上記の挿抜３０回の結果については細かいドットの模様のハッチングで示し、上記の挿抜５０回の結果については斜線の模様のハッチングで示している。
【００６３】
上記の挿抜作業が繰り返されても良好な導電性を確保できる水準として、通常、挿抜作業が３０回繰り返された状態で抵抗上昇値が２０ｍΩ以下であることが要求される。これに対して、図９の導電性試験結果に示すように、実施例に係る端子１及び比較例に係る端子Ｃ１ともに、挿抜作業が１０回、３０回、及び５０回のいずれにおいても、最大抵抗上昇値が２ｍΩ以下と、良好な水準を確保できることが確認できた。そして、実施例に係る端子１においては、要求される水準（挿抜作業が３０回の条件）よりも厳しく過酷な条件（挿抜作業が５０回の条件）が課される試験であっても、良好な導電性を維持できることが確認できた。
【００６４】
図１０及び図１１に結果を示す導電性確認試験では、実施例に係る端子１及び比較例に係る端子Ｃ１について、熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験を行った。そして、各試験（熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験）の後に、各試験が行われた各試験片の抵抗上昇値をそれぞれ測定し、最大抵抗上昇値（ｍΩ）を評価した。尚、図１０及び図１１においては、熱衝撃試験の結果については白抜きで示し、湿度試験の結果については細かいドットの模様のハッチングで示し、高温試験の結果については斜線の模様のハッチングで示し、硫化水素ガス試験の結果については網掛けの模様のハッチングで示している。
【００６５】
図１０に結果を示す導電性確認試験における熱衝撃試験では、−５５℃から８５℃の範囲で温度が変化する熱サイクル（−５５℃の温度に３０分間設定され、８５℃の温度に３０分間設定される温度パターンの熱サイクル）を５００時間の間に５００サイクル繰り返す環境に試験片をさらした。一方、図１１に結果を示す導電性確認試験における熱衝撃試験では、上記と同じ温度パターンにて−５５℃から８５℃の範囲で温度が変化する熱サイクルを１０００時間の間に１０００サイクル繰り返す環境に試験片をさらした。尚、通常、端子の導電性を確認するために要求される熱衝撃試験の水準としては、上記温度範囲の熱サイクルを２５時間の間に２５サイクル繰り返す環境に試験片がさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【００６６】
図１０に結果を示す導電性確認試験における湿度試験では、温度が４０℃±２℃で湿度が９０％〜９５％の環境に５００時間に亘って試験片をさらした。一方、図１１に結果を示す導電性確認試験における湿度試験では、温度が４０℃±２℃で湿度が９０％〜９５％の環境に１０００時間に亘って試験片をさらした。尚、通常、端子の導電性を確認するために要求される湿度試験の水準としては、上記の温度及び湿度の環境に試験片が２４０時間に亘ってさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【００６７】
図１０に結果を示す導電性確認試験における高温試験では、温度が８５℃±２℃の環境に５００時間に亘って試験片をさらした。一方、図１１に結果を示す導電性確認試験における高温試験では、温度が８５℃±２℃の環境に１０００時間に亘って試験片をさらした。尚、通常、端子の導電性を確認するために要求される高温試験の水準としては、上記の温度の環境に試験片が２５０時間に亘ってさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【００６８】
図１０に結果を示す導電性確認試験における硫化水素ガス試験では、硫化水素濃度が３ｐｐｍ±１ｐｐｍ、温度が４０℃±２℃、湿度が８０％±５％の環境に５００時間に亘って試験片をさらした。一方、図１１に結果を示す導電性確認試験における硫化水素ガス試験では、硫化水素濃度が３ｐｐｍ±１ｐｐｍ、温度が４０℃±２℃、湿度が８０％±５％の環境に１０００時間に亘って試験片をさらした。尚、通常、端子の導電性を確認するために要求される硫化水素ガス試験の水準としては、上記の温度の環境に試験片が９６時間に亘ってさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【００６９】
上記の各試験（熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験）が行われても良好な導電性を確保できる水準として、通常、抵抗上昇値が２０ｍΩ以下であることが要求される。これに対して、図１０の導電性試験結果に示すように、実施例に係る端子１及び比較例に係る端子Ｃ１ともに、各試験（熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験）の試験時間が５００時間である条件において、最大抵抗上昇値が１ｍΩ以下と、良好な水準を確保できることが確認できた。また、図１１の導電性試験結果に示すように、実施例に係る端子１及び比較例に係る端子Ｃ１ともに、各試験（熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験）の試験時間が１０００時間である条件において、最大抵抗上昇値が２ｍΩ以下と、良好な水準を確保できることが確認できた。そして、実施例に係る端子１においては、要求される水準よりも厳しく過酷な条件が課される各試験（熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験）であっても、良好な導電性を維持できることが確認できた。
【００７０】
以上説明した本実施形態の端子１によると、本体部１１の表面において繰り返し形成された複数の凹凸部１４が設けられ、更に本体部の表面１１に対して下地めっき層１２を介してＳｎめっき層１３が形成される。尚、下地めっき層１２の表面においても繰り返し形成された複数の凹凸部が設けられる。そして、複数の凹凸部１４は、面方向の最大寸法（Ｒａ、Ｒｂ）の平均値がＳｎめっき層１３の平均厚み寸法よりも大きく、且つ、深さ寸法Ｄ１の平均値がＳｎめっき層１３の平均厚み寸法よりも大きくなるように形成される。また、下地めっき層１２の表面における複数の凹凸部は、面方向の最大寸法（Ｒａ、Ｒｂ）の平均値がＳｎめっき層１３の平均厚み寸法よりも大きく、且つ、深さ寸法Ｄ２の平均値がＳｎめっき層１３の平均厚み寸法よりも大きくなるように形成される。これにより、Ｓｎめっき層１３の表面を外部の他の部材が加圧したりする状態が生じてＳｎめっき層１３に対して外力が作用する場合であっても、凹凸部１４の凸部分１４ａ及び下地めっき層１２の表面の凹凸部の凸部分において外力を効率よく分散して支えることができ、Ｓｎめっき層１３の変形を効率よく抑制することができる。また、外部の他の部材が端子１の表面を摺動する場合であっても、凹凸部１４の凸部分１４ａ及び下地めっき層１２の表面の凹凸部の凸部分において、摺動状態で作用する外力を効率よく分散して負担でき、Ｓｎめっき層１３の変形を大幅に抑制することができる。更に、複数の凹凸部１４の各凸部分１４ａ及び下地めっき層１２の表面における複数の凹凸部の各凸部分がそれぞれ隔壁を構成するように機能し、外力が作用した際におけるＳｎめっき層１３中での応力の伝播を効率よく抑制することができる。上述した作用によって、本実施形態の端子（電子部品）１では、表面のＳｎめっき層１３におけるウィスカの発生を抑制することができる。また、前述した検証試験で検証したように、本実施形態の端子（電子部品）１によると、十分なはんだ濡れ性及び導電性が確保できることを確認することができた。更に、検証試験により、前述した効果、即ち、Ｓｎめっき層１３に対して外力が作用する場合であってもウィスカの発生を抑制することができることも確認することができた。
【００７１】
従って、本実施形態によると、はんだ濡れ性及び導電性が確保され、Ｓｎめっき層１３に対して外力が作用する場合であってもウィスカの発生を抑制することができる端子（電子部品）１を提供することができる。
【００７２】
また、本実施形態の端子１によると、凹凸部１４が電解処理によって形成される。このため、本体部１１の表面に対して、面方向の最大寸法（Ｒａ、Ｒｂ）の平均値がＳｎめっき層１３の平均厚み寸法よりも大きく、且つ、深さ寸法Ｄ１の平均値がＳｎめっき層１３の平均厚み寸法よりも大きくなるように設定されて繰り返し形成される複数の凹凸部１４を容易に加工することができる。よって、はんだ濡れ性及び導電性が確保され、Ｓｎめっき層１３に対して外力が作用する場合であってもウィスカの発生を抑制することができる端子１の製造の効率化を図ることができる。
【００７３】
また、本実施形態によると、フラットケーブル１０１の導体やハウジング部材１０２のような他の部材がＳｎめっき層１３の表面に加圧接触した状態で端子１が用いられる場合であっても、Ｓｎめっき層１３におけるウィスカの発生を抑制することができる。
【００７４】
また、本実施形態によると、Ｓｎめっき層１３における他の部材（フラットケーブル１０１の導体）が加圧接触する部分が電気接点部１ｃを構成する形態で端子１が用いられる場合であっても、Ｓｎめっき層１３におけるウィスカの発生を抑制することができる。このため、端子（電子部品）１において、ウィスカが電気的な短絡を誘発してしまう事態が生じることを抑制することができる。そして、フラットケーブル１０１に接続されるコネクタ１００に設けられる端子１において、隣り合う端子１同士の間での短絡の発生を抑制することができる。
【００７５】
また、本実施形態によると、絶縁性材料で形成されたハウジング部材１０２に対して端子（電子部品）１が圧入され、Ｓｎめっき層１３に対して摺動状態及び加圧状態で外力が作用する場合であっても、Ｓｎめっき層１３におけるウィスカの発生を抑制することができる。
【００７６】
また、本実施形態の端子１によると、Ｓｎめっき層１３における電気接点部１ｃを構成する部分が、本体部１１における湾曲形成された表面に対応して配置される。このため、電気接点部１ｃにおいて、複数の凹凸部１４の各凸部分１４ａの頂部及び下地めっき層１２の表面における複数の凹凸部の各凸部分の頂部を湾曲した表面に沿って外側に向かって開くように分散して配置することができる。これにより、外力を更に効率よく分散して負担して、Ｓｎめっき層１３の変形と応力伝播とを更に効率よく抑制でき、ウィスカの発生を更に抑制できる。そして、端子１の電気接点部１ｃの近傍において、ウィスカが電気的な短絡を誘発してしまう事態が生じることを更に抑制することができる。
【００７７】
以上、本発明の実施形態について説明したが、本発明は上述の実施の形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な変更が可能なものである。例えば、次のように変更して実施してもよい。
【００７８】
（１）上述の実施形態では、端子として構成された電子部品に本発明が適用された場合を例にとって説明したが、端子に限らず、本発明を適用することができる。即ち、Ｓｎ又はＳｎ合金が被覆されて構成されたＳｎめっき層が表面に形成された電子部品であれば、本発明を広く適用することができる。また、端子として構成される電子部品に本発明が適用される場合であっても、上述の実施形態において例示した端子の形態に限らず、種々変更して実施することができる。例えば、ピン状の端子やソケット状の端子など、種々の形態の端子に対して本発明を適用することができる。
【００７９】
（２）上述の実施形態では、本体部の表面に対して下地めっき層が形成され、下地めっき層の表面にＳｎめっき層が形成される電子部品の形態を例にとって説明したが、この通りでなくてもよい。本体部の表面に対して下地めっき層が形成されることなく直接にＳｎめっき層が形成される電子部品の形態であってもよい。
【００８０】
（３）上述の実施形態では、本体部の表面において複数の凹凸部が繰り返し形成され、下地めっき層の表面においても、本体部表面における複数の凹凸部に対応する複数の凹凸部が繰り返し形成されている形態を例にとって説明したが、この通りでなくてもよい。例えば、本体部の表面に厚い下地めっき層が形成され、この厚い下地めっき層に対して電解処理等の加工が施されて複数の凹凸部が形成されている形態であってもよい。
【００８１】
（４）上述の実施形態では、複数の凹凸部が本体部の表面に電解処理が施されることで形成されている形態を例にとって説明したが、この通りでなくてもよい。例えば、複数の凹凸部が本体部の表面又は下地めっき層に対してショットブラスト加工が施されることによって形成されている形態であってもよい。このようにショットブラスト加工を用いることによって、本体部の表面又は下地めっき層に対して、面方向の最大寸法の平均値がＳｎめっき層の平均厚み寸法よりも大きく、且つ、深さ寸法がＳｎめっき層の平均厚み寸法よりも大きくなるように設定されて繰り返し形成される複数の凹凸部を容易に加工することができる。よって、はんだ濡れ性及び導電性が確保され、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品の製造の効率化を図ることができる。尚、複数の凹凸部を形成する方法としては、電解処理及びショットブラスト加工に限らず、種々の方法を用いることもできる。例えば、イオンミリングやスパッタリングの方法を用いてもよい。また、表面に凹凸が形成された工具によってプレス加工を行うことで、凹凸形状を直接に又は潤滑油膜を介して転写させるようにして複数の凹凸部を形成してもよい。
【産業上の利用可能性】
【００８２】
本発明は、Ｓｎ又はＳｎ合金が被覆されて構成されたＳｎめっき層が表面に形成された電子部品に関して、広く適用することができるものである。
【符号の説明】
【００８３】
１                      端子（電子部品）
１１                    本体部
１２                    下地めっき層
１３                    Ｓｎめっき層
１４                    凹凸部
【図３】
2012007227.tif 000003
【図５】
2012007227.tif 000004
【図６】
2012007227.tif 000005
【図７】
2012007227.tif 000006
【図１】
2012007227.tif 000007
【図２】
2012007227.tif 000008
【図４】
2012007227.tif 000009
【図８】
2012007227.tif 000010
【図９】
2012007227.tif 000011
【図１０】
2012007227.tif 000012
【図１１】
2012007227.tif 000013