(57)【要約】【課題】複数個の半導体回路を同期したクロックで動作させる必要がある場合に、より好適に同期したクロックで動作させることを可能とする半導体回路及び半導体回路システムを提供することである。【解決手段】半導体回路システム１００は、半導体回路１０ａ，１０ｂ，１０ｃの中の半導体回路１０ａの発振用端子１２４ａに発振用コンデンサ１４０ａを接続し、半導体回路１０ｂ，１０ｃの発振用端子１２４ｂ，１２４ｃに半導体回路１０ａのクロック生成回路部１２ａによって生成されたクロックを入力する。【選択図】図１
2012084980.tif 000002
【特許請求の範囲】
【請求項１】
充電用電流源と、前記充電用電流源に直列に接続される放電用電流源とを含む電流源部と、
前記充電用電流源と前記放電用電流源との接続点に接続され、前記充電用電流源と前記放電用電流源とによって充放電されるコンデンサを接続することが可能な発振用端子と、
前記コンデンサが前記発振用端子に接続された場合に、前記発振用端子の電圧が所定の第１下限基準値よりも小さいときに、前記充電用電流源から前記コンデンサに充電電流を供給し、前記発振用端子の電圧が所定の第１上限基準値よりも大きいときに、前記コンデンサから前記放電用電流源に放電電流を供給するように制御する信号をクロックとして生成することが可能なクロック生成部と、
を備える半導体回路であって、
前記半導体回路と同一の構成を有する別の半導体回路の前記発振用端子に前記コンデンサの代わりに前記半導体回路の前記クロック生成部によって生成された前記クロックを入力するためのクロック用端子を備えることを特徴とする半導体回路。
【請求項２】
充電用電流源と、前記充電用電流源に直列に接続される放電用電流源とを含む電流源部と、
前記充電用電流源と前記放電用電流源との接続点に接続され、前記充電用電流源と前記放電用電流源とによって充放電されるコンデンサを接続することが可能な発振用端子と、
前記コンデンサが前記発振用端子に接続された場合に、前記発振用端子の電圧が所定の第１下限基準値よりも小さいときに、前記充電用電流源から前記コンデンサに充電電流を供給し、前記発振用端子の電圧が所定の第１上限基準値よりも大きいときに、前記コンデンサから前記放電用電流源に放電電流を供給するように制御する信号をクロックとして生成することが可能なクロック生成部と、
を備える半導体回路であって、
前記発振用端子は、
前記半導体回路と同一の構成を有する別の半導体回路であり前記コンデンサが前記発振用素子に接続される前記別の半導体回路の前記クロック生成部によって生成された前記クロックを入力するための端子であることを特徴とする半導体回路。
【請求項３】
請求項１または請求項２に記載の半導体回路において、
前記クロック生成部は、
前記クロックが前記第１上限基準値よりも大きい第２上限基準値よりも大きいときに前記放電電流の供給を停止し、
前記クロックが前記第１下限基準値よりも小さい第２下限基準値よりも小さいときに前記充電電流の供給を停止することを特徴とする半導体回路。
【請求項４】
充電用電流源と、前記充電用電流源に直列に接続される放電用電流源とを含む電流源部と、
前記充電用電流源と前記放電用電流源との接続点に接続され、前記充電用電流源と前記放電用電流源とによって充放電されるコンデンサを接続することが可能な発振用端子と、
前記コンデンサが前記発振用端子に接続された場合に、前記発振用端子の電圧が所定の第１下限基準値よりも小さいときに、前記充電用電流源から前記コンデンサに充電電流を供給し、前記発振用端子の電圧が所定の第１上限基準値よりも大きいときに、前記コンデンサから前記放電用電流源に放電電流を供給するように制御する信号をクロックとして生成することが可能なクロック生成部と、
を有する半導体回路を複数備える半導体回路システムであって、
前記複数の半導体回路の中の１つの半導体回路の前記発振用端子に前記コンデンサを接続し、前記複数の半導体回路の中の残りの半導体回路の前記発振用端子に前記１つの半導体回路の前記クロック生成部によって生成された前記クロックを入力することを特徴とする半導体回路システム。
【請求項５】
請求項４に記載の半導体回路システムにおいて、
前記クロック生成部は、
前記クロックが前記第１上限基準値よりも大きい第２上限基準値よりも大きいときに前記放電電流の供給を停止し、
前記クロックが前記第１下限基準値よりも小さい第２下限基準値よりも小さいときに前記充電電流の供給を停止することを特徴とする半導体回路システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体回路及び半導体回路システムに係り、特に、充電用電流源と放電用電流源とを備える半導体回路及び半導体回路システムに関する。
【背景技術】
【０００２】
様々な電子機器等において、発光素子が用いられているが、近年では、発光素子が複数用いられて種々の光の演出等が行われている。そして、発光素子の数が少ないときは、１個の制御ＩＣを用い、当該発光素子のスイッチング制御を行うことで、様々な光の演出等を実現することが可能である。しかしながら、発光素子の数が増加した場合に、１個の制御ＩＣによって、それらの複数の発光素子のスイッチング制御を行うと、ソフトの複雑化を招くこととなる。そこで、多くの発光素子を制御するときには、複数個の制御ＩＣを用いてスイッチング制御を行うことで、ソフトの複雑化を抑制することができるが、この場合、複数個の制御ＩＣのクロックを同期させる必要がある。
【０００３】
本発明に関連する技術として、例えば、特許文献１には、発光素子駆動回路として、照度センサからの照度情報を取得し、明るさを判定してその判定結果を出力するとともに明るさ変化情報を出力する明るさ判定部と、明るさ判定部の明るさ判定結果に基づいて輝度の設定を行い、その輝度設定情報を出力するとともに輝度変化情報を出力する輝度設定部と、輝度設定部からの輝度設定情報に応じた電流値の電流で発光素子を駆動する発光素子駆動部とを備えることが述べられている。そして、当該発光素子駆動回路は、さらに、発光素子の一方側端子の端子電圧を検出し、所定の電圧との比較を行う検出比較部と、明るさ変化情報あるいは輝度変化情報の少なくとも一方と検出比較部の出力とに基づいて、発光素子の他方側端子の端子電圧を昇圧するか否かを判定する昇圧判定部と、昇圧判定部によって昇圧すると判定されたときに発光素子の他方側端子の端子電圧の昇圧を行い、昇圧判定部によって昇圧しないと判定されたときに発光素子の他方側端子の端子電圧の昇圧を行なわない昇圧回路部と、を備えることが述べられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−６７７４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
複数個の制御ＩＣに用いられる各クロックを同期させる方法として、当該複数個の制御ＩＣをマスターＩＣとスレーブＩＣのいずれかにそれぞれ役割を決め、マスターＩＣで生成されたクロックをスレーブＩＣに供給することでクロックを同期させることができる。このとき、マスターＩＣ及びスレーブＩＣに関する設定をそれぞれの制御ＩＣに対して行う場合に、外部ピンを用いてそれらの設定することが可能であるが、その場合にはピン数が増加するためＩＣパッケージが大きくなってしまう問題がある。そこで、マスターＩＣ及びスレーブＩＣに関する設定をそれぞれの制御ＩＣに対して行う場合に、コントロールシリアル制御信号を用いてそれらの設定を行うことでピン数の増加させることなく設定することが可能である。しかしながら、上記コントロールシリアル制御信号がノイズ等の影響で変化してしまった場合には、マスターＩＣとスレーブＩＣの役割が変わって、複数個の制御ＩＣが同期したクロックで動作できない可能性もある。
【０００６】
本発明の目的は、複数個の半導体回路を同期したクロックで動作させる必要がある場合に、より好適に同期したクロックで動作させることを可能とする半導体回路及び半導体回路システムを提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る半導体回路は、充電用電流源と、充電用電流源に直列に接続される放電用電流源とを含む電流源部と、充電用電流源と放電用電流源との接続点に接続され、充電用電流源と放電用電流源とによって充放電されるコンデンサを接続することが可能な発振用端子と、コンデンサが発振用端子に接続された場合に、発振用端子の電圧が所定の第１下限基準値よりも小さいときに、充電用電流源からコンデンサに充電電流を供給し、発振用端子の電圧が所定の第１上限基準値よりも大きいときに、コンデンサから放電用電流源に放電電流を供給するように制御する信号をクロックとして生成することが可能なクロック生成部と、を備える半導体回路であって、半導体回路と同一の構成を有する別の半導体回路の発振用端子にコンデンサの代わりに半導体回路のクロック生成部によって生成されたクロックを入力するためのクロック用端子を備えることを特徴とする。
【０００８】
本発明に係る半導体回路は、充電用電流源と、充電用電流源に直列に接続される放電用電流源とを含む電流源部と、充電用電流源と放電用電流源との接続点に接続され、充電用電流源と放電用電流源とによって充放電されるコンデンサを接続することが可能な発振用端子と、コンデンサが発振用端子に接続された場合に、発振用端子の電圧が所定の第１下限基準値よりも小さいときに、充電用電流源からコンデンサに充電電流を供給し、発振用端子の電圧が所定の第１上限基準値よりも大きいときに、コンデンサから放電用電流源に放電電流を供給するように制御する信号をクロックとして生成することが可能なクロック生成部と、を備える半導体回路であって、発振用端子は、半導体回路と同一の構成を有する別の半導体回路でありコンデンサが発振用素子に接続される別の半導体回路のクロック生成部によって生成されたクロックを入力するための端子であることを特徴とする。
【０００９】
本発明に係る半導体回路システムは、充電用電流源と、充電用電流源に直列に接続される放電用電流源とを含む電流源部と、充電用電流源と放電用電流源との接続点に接続され、充電用電流源と放電用電流源とによって充放電されるコンデンサを接続することが可能な発振用端子と、コンデンサが発振用端子に接続された場合に、発振用端子の電圧が所定の第１下限基準値よりも小さいときに、充電用電流源からコンデンサに充電電流を供給し、発振用端子の電圧が所定の第１上限基準値よりも大きいときに、コンデンサから放電用電流源に放電電流を供給するように制御する信号をクロックとして生成することが可能なクロック生成部と、を有する半導体回路を複数備える半導体回路システムであって、複数の半導体回路の中の１つの半導体回路の発振用端子にコンデンサを接続し、複数の半導体回路の中の残りの半導体回路の発振用端子に１つの半導体回路のクロック生成部によって生成されたクロックを入力することを特徴とする。
【発明の効果】
【００１０】
上記構成の半導体回路及び半導体回路システムによれば、１つの半導体回路の発振用端子にコンデンサが接続されてクロックが生成され、当該クロックが他の半導体回路の発振用端子に入力される。したがって、１つの半導体回路と他の半導体回路とを同期したクロックで動作させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る実施の形態において、半導体回路を備える半導体回路システムを示す図である。
【図２】本発明に係る実施の形態において、クロック生成回路部を示す図である。
【図３】本発明に係る実施の形態において、クロック生成回路部によって出力される信号等を示す図である。
【図４】本発明に係る実施の形態において、クロック生成回路部を示す図である。
【図５】本発明に係る実施の形態において、クロック生成回路部に入力されるクロック等を示す図である。
【図６】本発明に係る実施の形態において、クロック生成回路部を示す図である。
【図７】本発明に係る実施の形態において、クロック生成回路部に入力されるクロック等を示す図である。
【発明を実施するための形態】
【００１２】
以下に図面を用いて、本発明に係る実施の形態を詳細に説明する。また、以下では、半導体回路システムにおいて、１つの半導体回路をマスターＩＣとし、２つの半導体回路をスレーブＩＣとするものとして説明するが、このマスターＩＣ／スレーブＩＣの数以外の数であってもよく、例えば、スレーブＩＣの数を数十個に増加させてもよい。
【００１３】
また、以下では、全ての図面において、同様の要素には同一の符号を付し、重複する説明を省略する。また、本文中の説明においては、必要に応じそれ以前に述べた符号を用いるものとする。
【００１４】
図１は、半導体回路１０ａ，１０ｂ，１０ｃを備える半導体回路システム１００を示す図である。半導体回路システム１００は、マスターＩＣである半導体回路１０ａによって生成されたクロックによって、半導体回路１０ａの内部ロジック部１３ａと、スレーブＩＣである半導体回路１０ｂ，１０ｃの内部ロジック部１３ｂ，１３ｃとを同期して動作させる機能を有する。
【００１５】
半導体回路１０ａは、図示しないコントロールシリアル信号によってマスターＩＣとして設定される回路である。また、半導体回路１０ａは、クロックを生成するクロック生成回路部１２ａと、クロック生成回路部１２ａによって生成されたクロックで動作する内部ロジック部１３ａとを含んで構成される。内部ロジック部１３ａは、順序回路と組み合わせ回路を含んで構成される。
【００１６】
図２は、クロック生成回路部１２ａを示す図である。クロック生成回路部１２ａは、充電用電流源１２１ａと、スイッチ回路１２２ａと、放電用電流源１２３ａと、発振用端子１２４ａと、第１上限基準電源１２５ａと、第１下限基準電源１２６ａと、第１上限側コンパレータ１２７ａと、第１下限側コンパレータ１２８ａと、制御回路１２９ａと、クロック用端子１３０ａとを含んで構成される。
【００１７】
充電用電流源１２１ａは、一方端が入力電圧源１と接続され、他方端がスイッチ回路１２２ａの一方端に接続される定電流源である。なお、充電用電流源１２１ａは、電流値２Ｉの電流を流す定電流源である。
【００１８】
スイッチ回路１２２ａは、一方端が充電用電流源１２１ａの他方端と接続され、他方端が放電用電流源１２３ａの一方端に接続されるスイッチ回路である。また、スイッチ回路１２２ａは、制御回路１２９ａによってスイッチング制御される。
【００１９】
放電用電流源１２３ａは、一方端がスイッチ回路１２２ａの他方端と接続され、他方端がグランド２と接続されて接地される定電流源である。なお、放電用電流源１２３ａは、電流値Ｉの電流を流す定電流源である。
【００２０】
第１上限基準電源１２５ａは、予め定められた電圧Ｖｈ1を出力する機能を有する。また、第１上限基準電源１２５ａの正極側端子は、第１上限側コンパレータ１２７ａのプラス側入力端子と接続され、第１上限基準電源１２５ａの負極側端子は、グランド２に接続されて接地されている。
【００２１】
第１上限側コンパレータ１２７ａは、マイナス側入力端子がスイッチ回路１２２ａと放電用電流源１２３ａとの接続点に接続され、プラス側入力端子が第１上限基準電源１２５ａの正極側端子に接続され、出力端子が制御回路１２９ａに接続される比較回路である。また、第１上限側コンパレータ１２７ａは、マイナス側入力端子に入力される電圧がプラス側入力端子に入力される電圧Ｖｈ1よりも大きければＨｉｇｈを出力し、マイナス側入力端子に入力される電圧がプラス側入力端子に入力される電圧Ｖｈ1よりも小さければＬｏｗを出力する。
【００２２】
第１下限基準電源１２６ａは、予め定められた電圧Ｖｌ1を出力する機能を有する。また、第１下限基準電源１２６ａの正極側端子は、第１下限側コンパレータ１２８ａのプラス側入力端子と接続され、第１下限基準電源１２６ａの負極側端子は、グランド２に接続されて接地されている。
【００２３】
第１下限側コンパレータ１２８ａは、マイナス側入力端子がスイッチ回路１２２ａと放電用電流源１２３ａとの接続点に接続され、プラス側入力端子が第１下限基準電源１２６ａに接続され、出力端子が制御回路１２９ａに接続される比較回路である。また、第１下限側コンパレータ１２８ａは、マイナス側入力端子に入力される電圧がプラス側入力端子に入力される電圧Ｖｌ1よりも大きければＨｉｇｈを出力し、マイナス側入力端子に入力される電圧がプラス側入力端子に入力される電圧Ｖｌ1よりも小さければＬｏｗを出力する。
【００２４】
制御回路１２９ａは、第１上限側コンパレータ１２７ａがＬｏｗからＨｉｇｈに変化したときにスイッチ回路１２２ａをオフし、第１下限側コンパレータ１２８ａの値がＨｉｇｈからＬｏｗへと変化したときにスイッチ回路１２２ａをオンに切り替える機能を有する。また、制御回路１２９ａは、スイッチ回路１２２ａをオンするときに出力信号をＬｏｗからＨｉｇｈへと変化をさせ、スイッチ回路１２２ａをオフするときにＨｉｇｈからＬｏｗへと変化させる出力信号をクロック信号として生成し、クロック用端子（ＣＫＯ）１３０ａから出力する機能を有する。
【００２５】
発振用端子１２４ａは、発振用コンデンサ１４０ａの正極側端子に接続される端子であって、スイッチ回路１２２ａと放電用電流源１２３ａとの接続点に接続される端子である。発振用コンデンサ１４０ａは、正極側端子が発振用端子１２４ａに接続され、負極側端子がグランド２に接続されて接地される容量素子である。
【００２６】
ここで、上記構成のクロック生成回路部１２ａの作用について説明する。図３は、クロック生成回路部１２ａによって出力される信号等を示す図である。まず、発振用端子１２４ａの電圧がＶｌ1よりも小さくなった場合には、第１下限側コンパレータ１２８ａの値がＨｉｇｈからＬｏｗへと変化して、スイッチ回路１２２ａをオンに切り替える。これにより、充電用電流源１２１ａから発振用コンデンサ１４０ａに対して、電流値Ｉ（２Ｉ−Ｉ）の電流が流れて発振用コンデンサ１４０ａがチャージされるため、図３の上図に示されるように、発振用端子１２４ａの電圧が上昇する。
【００２７】
そして、発振用端子１２４ａの電圧がＶｈ1よりも大きくなった場合には、第１上限側コンパレータ１２７ａの値がＬｏｗからＨｉｇｈへと変化して、スイッチ回路１２２ａをオフに切り替える。これにより、発振用コンデンサ１４０ａに蓄積された電荷が放電用電流源１２３ａに対して電流値Ｉの電流が流れ、発振用コンデンサ１４０ａがディスチャージされるため、図３の上図に示されるように、発振用端子１２４ａの電圧が下降する。
【００２８】
また、制御回路１２９ａは、図３の下図に示されるように、スイッチ回路１２２ａをオンするときにＬｏｗからＨｉｇｈへと変化をさせ、スイッチ回路１２２ａをオフするときにＨｉｇｈからＬｏｗへと変化させるクロック信号を形成する。そして、当該クロック信号は、半導体回路１０ａの内部ロジック部１３ａに供給されて各ロジックを動作させると共に、クロック用端子１３０ａから出力される。
【００２９】
半導体回路１０ｂ，１０ｃは、図示しないコントロールシリアル信号によってスレーブＩＣとして設定される回路である。半導体回路１０ｂ，１０ｃは、半導体回路１０ａとほぼ同一の構成を有する。半導体回路１０ｂは、クロック生成回路部１２ｂと、内部ロジック部１３ｂとを含んで構成される。半導体回路１０ｃは、クロック生成回路部１２ｃと、内部ロジック部１３ｃとを含んで構成される。内部ロジック部１３ｂ，１３ｃは、それぞれ、順序回路と組み合わせ回路を含んで構成される。なお、半導体回路１０ｂと半導体回路１０ｃは同一の構成であるため、以下では半導体回路１０ｂのみについて説明し、半導体回路１０ｃの説明は省略する。
【００３０】
図４は、クロック生成回路部１２ｂを示す図である。クロック生成回路部１２ｂは、クロック生成回路部１２ａとほぼ同一の構成を有するものであるため、詳細な説明は省略する。クロック生成回路部１２ｂとクロック生成回路部１２ａとの相違点は、図４に示されるように、発振用端子１２４ｂに対して発振用コンデンサが接続される代わりに半導体回路１０ａのクロック生成回路部１２ａによって生成されたクロックを供給するために、半導体回路１０ａのクロック用端子１３０ａと発振用端子１２４ｂとを配線接続している点である。また、クロック生成回路部１２ｂとクロック生成回路部１２ａとの相違点は、クロック用端子１３０ｂには何も接続されずに開放されている点である。
【００３１】
図５は、クロック生成回路部１２ｂに入力されるクロック等を示す図である。図５の上図には、半導体回路１０ａのクロック生成回路部１２ａによって生成されたクロックがクロック用端子１３０ａを介して発振用端子１２４ｂに入力されるときの信号波形の様子が示されている。図５の下図には、クロック生成回路部１２ｂによって出力される信号波形（クロック）を示す図である。図５に示されるように、発振用端子１２４ｂの電圧がＶｌ1よりも小さくなった場合には、第１下限側コンパレータ１２８ｂの値がＨｉｇｈからＬｏｗへと変化して、スイッチ回路１２２ｂをオンに切り替える。そして、発振用端子１２４ｂの電圧がＶｈ1よりも大きくなった場合には、第１上限側コンパレータ１２７ｂの値がＬｏｗからＨｉｇｈへと変化して、スイッチ回路１２２ｂをオフに切り替える。ここで、制御回路１２９ａは、図５に示されるように、スイッチ回路１２２ａをオンするときにＬｏｗからＨｉｇｈへと変化をさせ、スイッチ回路１２２ａをオフするときにＨｉｇｈからＬｏｗへと変化させるクロック信号を生成する。そして、当該クロック信号は、半導体回路１０ｂの内部ロジック部１３ｂに供給され各ロジックを動作させる。
【００３２】
続いて、半導体回路１０ａ，１０ｂ，１０ｃを備える半導体回路システム１００の作用について説明する。また、半導体回路システム１００は、半導体回路１０ａ，１０ｂ，１０ｃ間の通信情報が含まれるコントロールシリアル信号によって、半導体回路１０ａがマスターＩＣとして機能するように設定され、半導体回路１０ｂ，１０ｃがスレーブＩＣとして機能するように設定される。そして、半導体回路システム１００において、半導体回路１０ａ，１０ｂ，１０ｃの中で、半導体回路１０ａに、クロックを供給する側のマスターＩＣとしての機能がコントロールシリアル信号とは独立して予め設定され、半導体回路１０ｂ，１０ｃに、クロックが供給される側のスレーブＩＣとしての機能がコントロールシリアル信号とは独立して予め設定されている。具体的には、半導体回路１０ａの発振用端子１２４ａに発振用コンデンサ１４０ａが接続され、半導体回路１０ｂの発振用端子１２４ｂ及び半導体回路１０ｃの発振用端子１２４ｃが、それぞれ半導体回路１０ａのクロック用端子１３０ａと配線接続されている。
【００３３】
半導体回路１０ａのクロック生成回路部１２ａでは、図３の下図に示されるクロックが生成され、半導体回路１０ａの内部ロジック部１３ａに供給されるとともに、クロック用端子１３０ａを介して半導体回路１０ｂの発振用端子１２４ｂ及び半導体回路１０ｃの発振用端子１２４ｃに供給される。
【００３４】
そして、半導体回路１０ｂ，１０ｃのクロック生成回路１２ｂ，１２ｃには、半導体回路１０ａから出力されたクロック（図５の上図参照）が入力され、そしてクロック生成回路１２ｂ，１２ｃにおいて図５の下図に示されるクロックが生成され、当該クロックが半導体回路１０ｂ，１０ｃの内部ロジック部１３ｂ，１３ｃにそれぞれ供給される。
【００３５】
上記のように、半導体回路システム１００の構成によれば、コントロールシリアル信号によるマスターＩＣ／スレーブＩＣ設定とは独立して、クロックを供給する側のマスターＩＣとして機能するように半導体回路１０ａを設定し、マスターＩＣからクロックを供給される側のスレーブＩＣとして機能するように半導体回路１０ｂ，１０ｃを設定することができる。これにより、コントロールシリアル信号にノイズが重畳した場合であっても、当該ノイズに影響されることなく、半導体回路１０ａは、半導体回路１０ｂ，１０ｃに対してクロックを供給する側として機能し、半導体回路１０ｂ，１０ｃは、半導体回路１０ａからクロックを供給される側として機能するため、半導体回路１０ａ，１０ｂ，１０ｃの内部ロジック部１３ａ，１３ｂ，１３ｃを同一クロックにより、同期して動作させることができる。
【００３６】
次に、半導体回路１０ａ，１０ｂ，１０ｃのクロック生成回路部１２ａ，１２ｂ，１２ｃの変形例である半導体回路２０のクロック生成回路部２２について説明する。図６は、クロック生成回路部２２を示す図である。クロック生成回路部２２は、充電用電流源２２１と、スイッチ回路２２２と、放電用電流源２２３と、発振用端子２２４と、第１上限基準電源２２５と、第１下限基準電源２２６と、第１上限側コンパレータ２２７と、第１下限側コンパレータ２２８と、制御回路２２９と、クロック用端子２３０とを含んで構成される。これらは、クロック生成回路部１２ａ，１２ｂ，１２ｃの各構成と同じものであるため詳細な説明を省略する。そして、クロック生成回路部２２は、上記構成に加え、さらに、第２上限基準電源２３１と、第２下限基準電源２３２と、第２上限側コンパレータ２３３と、第２下限側コンパレータ２３４と、制御回路２３５とを含んで構成される。
【００３７】
第２上限基準電源２３１は、予め定められた電圧Ｖｈ2を出力する機能を有する。また、第２上限基準電源２３１の正極側端子は、第２上限側コンパレータ２３３のプラス側入力端子と接続され、第２上限基準電源２３１の負極側端子は、グランド２に接続されて接地されている。なお、第２上限基準電源２３１の電圧Ｖｈ2は、第１上限基準電源２２５の電圧Ｖｈ1よりもさらに大きい電圧である。
【００３８】
第２上限側コンパレータ２３３は、マイナス側入力端子がスイッチ回路２２２と放電用電流源２２３との接続点に接続され、プラス側入力端子が第２上限基準電源２３１の正極側端子に接続され、出力端子が制御回路２３５に接続される比較回路である。また、第２上限側コンパレータ２３３は、マイナス側入力端子に入力される電圧がプラス側入力端子に入力される電圧Ｖｈ2よりも大きければＨｉｇｈを出力し、マイナス側入力端子に入力される電圧がプラス側入力端子に入力される電圧Ｖｈ2よりも小さければＬｏｗを出力する。
【００３９】
第２下限基準電源２３２は、予め定められた電圧Ｖｌ2を出力する機能を有する。また、第２下限基準電源２３２の正極側端子は、第２下限側コンパレータ２３４のプラス側入力端子と接続され、第２下限基準電源２３２の負極側端子は、グランド２に接続されて接地されている。なお、第２下限基準電源２３２の電圧Ｖｌ2は、第１下限基準電源２２６の電圧Ｖｌ1よりもさらに小さい電圧である。
【００４０】
第２下限側コンパレータ２３４は、マイナス側入力端子がスイッチ回路２２２と放電用電流源２２３との接続点に接続され、プラス側入力端子が第２下限基準電源２３２の正極側端子に接続され、出力端子が制御回路２３５に接続される比較回路である。また、第２下限側コンパレータ２３４は、マイナス側入力端子に入力される電圧がプラス側入力端子に入力される電圧Ｖｌ2よりも大きければＨｉｇｈを出力し、マイナス側入力端子に入力される電圧がプラス側入力端子に入力される電圧Ｖｌ2よりも小さければＬｏｗを出力する。
【００４１】
制御回路２３５は、第２上限側コンパレータ２３３の出力がＨｉｇｈのときは放電用電流源２２３をオフし、第２上限側コンパレータ２３３の出力がＬｏｗのときは放電用電流源２２３をオンする機能を有する。また、制御回路２３５は、第２下限側コンパレータ２３４の出力がＬｏｗのときは充電用電流源２２１をオフし、第２下限側コンパレータ２３４の出力がＨｉｇｈのときは充電用電流源２２１をオンする機能を有する。
【００４２】
上記構成のクロック生成回路部２２の作用について、図７を用いて説明する。図７は、クロック生成回路部２２に入力されるクロック等を示す図である。クロック生成回路部２２によれば、発振用端子２２４の電圧が電圧Ｖｌ2より小さいときは、充電用電流源２２１をオフし、発振用端子２２４の電圧が電圧Ｖｌ2より大きいときは、充電用電流源２２１をオンする。また、クロック生成回路部２２によれば、発振用端子２２４の電圧が電圧Ｖｈ2より大きいときは、放電用電流源２２３をオフし、発振用端子２２４の電圧が電圧Ｖｈ2より小さいときは、放電用電流源２２３をオンする。したがって、半導体回路２０がスレーブＩＣとして設定されて、発振用端子２２４に対して発振用コンデンサ２４０の代わりにマスターＩＣからのクロックが入力される場合において、図７に示されるように、発振用端子２２４の電圧が電圧Ｖｌ2から電圧Ｖｈ1に向かって上昇するときには、スイッチ回路２２２はオンであり、充電用電流源２２１もオンしているため充電用電流源２２１に電流が流れる。そして、発振用端子２２４の電圧が電圧Ｖｈ1よりも大きくなったときに、スイッチ回路２２２はオフとなり、放電用電流源２２３もオンしているときは放電用電流源２２３に電流が流れる。その後、発振用端子２２４の電圧が電圧Ｖｈ1よりも大きい電圧Ｖｈ2よりも大きくなったときに、放電用電流源２２３がオフされる。つまり、発振用端子２２４の電圧が電圧Ｖｈ2よりも大きい期間は、放電用電流源２２３を停止することで不要な消費電力を削減している。
【００４３】
また、半導体回路２０がスレーブＩＣとして設定されて、発振用端子２２４に対して発振用コンデンサ２４０の代わりにマスターＩＣからのクロックが入力される場合において、図７に示されるように、発振用端子２２４の電圧が電圧Ｖｈ2から電圧Ｖｌ1に向かって下降するときには、スイッチ回路２２２はオフであり、放電用電流源２２３もオンしているため、放電用電流源２２３に電流が流れている。そして、発振用端子２２４の電圧が電圧Ｖｌ1よりも小さくなったときに、スイッチ回路２２２はオンとなり、充電用電流源２２１に電流が流れる。その後、発振用端子２２４の電圧が電圧Ｖｌ1よりも小さい電圧Ｖｌ2よりも小さくなったときに充電用電流源２２１をオフしている。つまり、発振用端子２２４の電圧が電圧Ｖｌ2よりも小さい期間は、充電用電流源２２１を停止することで不要な消費電力を削減している。
【００４４】
半導体回路２０をスレーブＩＣとして使用する場合には、上記のように、消費電力を削減することができる。そして、半導体回路２０をマスターＩＣとして使用する場合には、発振用端子２２４に発振用コンデンサ２４０を接続することで、発振用端子２２４の電圧は図３の上手に示される波形と同様の波形となる。そして、当該波形の電圧は電圧Ｖｈ2よりも大きくなることはなく、また電圧Ｖｌ2よりも小さくなることもないため、半導体回路１０ａと同様のクロック（図３の下図参照）を生成してクロック用端子２３０から出力することができる。これにより、複数の半導体回路２０を用いることで、各半導体回路２０をマスターＩＣとしてもスレーブＩＣとしても使用することができ、同期したクロックで各半導体回路２０を動作させることを可能とする半導体回路システムを提供することができる。そして、複数の半導体回路２０を用いる場合に、特に、半導体回路２０をスレーブＩＣとして使用する場合には消費電力を削減することができる。
【符号の説明】
【００４５】
１  入力電圧源、２  グランド、１０ａ，１０ｂ，１０ｃ  半導体回路、１２ａ，１２ｂ，１２ｃ  クロック生成回路部、１３ａ，１３ｂ，１３ｃ  内部ロジック部、２０  半導体回路、２２  クロック生成回路部、１００  半導体回路システム、１２１ａ  充電用電流源、１２２ａ、１２２ｂ  スイッチ回路、１２３ａ  放電用電流源、１２４ａ，１２４ｂ，１２４ｃ  発振用端子、１２５ａ  第１上限基準電源、１２６ａ  第１下限基準電源、１２７ａ，１２７ｂ  第１上限側コンパレータ、１２８ａ，１２８ｂ  第１下限側コンパレータ、１２９ａ  制御回路、１３０ａ，１３０ｂ  クロック用端子、１４０ａ  発振用コンデンサ、２２１  充電用電流源、２２２  スイッチ回路、２２３  放電用電流源、２２４  発振用端子、２２５  第１上限基準電源、２２６  第１下限基準電源、２２７  第１上限側コンパレータ、２２８  第１下限側コンパレータ、２２９  制御回路、２３０  クロック用端子、２３１  第２上限基準電源、２３２  第２下限基準電源、２３３  第２上限側コンパレータ、２３４  第２下限側コンパレータ、２３５  制御回路、２４０  発振用コンデンサ。
【図１】
2012084980.tif 000003
【図２】
2012084980.tif 000004
【図３】
2012084980.tif 000005
【図４】
2012084980.tif 000006
【図５】
2012084980.tif 000007
【図６】
2012084980.tif 000008
【図７】
2012084980.tif 000009