(57)【要約】【課題】例えば優先度の異なる２種類の信号のうち一方の信号を、他方の信号の通信量の影響を受けることなく安定に送受信可能な多重伝送用ネットワーク機器を提供する。【解決手段】多重伝送用ネットワーク機器(10)の第１パルストランス部(20)は、第１処理部(22)の第１信号端子(43)が接続される両端を有する少なくとも２つの第１処理部側コイル(42)と、入出力部(12)の一対の入出力端子(38)が接続される両端を有する少なくとも２つの第１入出力部側コイル(40)とを含み、第２パルストランス部(24)は、第２処理部(24)の第２信号端子(48)が接続される両端を有する第２処理部側コイル(47)と、第１パルストランス部(20)の第１入出力部側コイル(40)のうち一方の中間に接続される一端及び他方の中間に接続される他端を有する第２入出力部側コイル(45)とを含む。【選択図】図３
2012129948.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２対の撚り対線を含む通信ケーブルを介して外部機器との接続に供される、複数の入出力端子を含む入出力部と、
第１差動ペア信号の入力及び出力のうち少なくとも一方を行う複数対の第１信号端子を含む第１処理部と、
前記第１差動ペア信号とは異なる第２差動ペア信号の入力及び出力のうち少なくとも一方を行う少なくとも１対の第２信号端子を含む第２処理部と、
前記第１処理部及び前記第２処理部と前記入出力部とを接続する第１パルストランス部及び第２パルストランス部とを備え、
前記第１パルストランス部は、
前記第１処理部の第１信号端子が接続される両端を有する少なくとも２つの第１処理部側コイルと、
前記入出力部の一対の入出力端子が接続される両端を有する少なくとも２つの第１入出力部側コイルとを含み、
前記第２パルストランス部は、
前記第２処理部の第２信号端子が接続される両端を有する第２処理部側コイルと、
前記第１パルストランス部の第１入出力部側コイルのうち一方の中間に接続される一端及び他方の中間に接続される他端を有する第２入出力部側コイルとを含む、
多重伝送用ネットワーク機器。
【請求項２】
前記通信ケーブルが、横断面でみて一の直径方向に離間する２対の撚り対線と、前記一の直径方向と交差する他の直径方向に離間する２対の撚り対線とを含む場合に、前記入出力端子及び前記第１入出力部側コイルを通じ、前記第２入出力部側コイルのうち１つの両端に、前記一の直径方向に離間する２対の撚り対線が接続され、且つ、前記入出力端子及び前記第１入出力部側コイルを通じ、前記第２入出力部側コイルのうち他の１つの両端に、前記他の直径に離間する２対の撚り対線が接続されるように、前記第１入出力部側コイル、前記第２入出力部側コイル及び前記入出力端子が接続される、
請求項１に記載の多重伝送用ネットワーク機器。
【請求項３】
前記第１処理部及び第２処理部は、それぞれ物理層を担当し、
前記第１処理部は、ＩＥＥＥ８０２．３ａｂの規格に準拠し、
前記第２処理部は、ＩＥＥＥ８０２．３ｕの規格に準拠する、
請求項１又は２に記載の多重伝送用ネットワーク機器。
【請求項４】
前記第１差動ペア信号は、符号化されたユーザフレームのパルス信号であり、
前記第２差動ペア信号は、符号化された制御フレームのパルス信号である
請求項１乃至３の何れか一項に記載の多重伝送用ネットワーク機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多重伝送用ネットワーク機器に関する。
【背景技術】
【０００２】
従来のイーサネット（登録商標）等のネットワークシステムにおいては、ネットワークシステムを構成するネットワーク機器を管理するための制御フレームが、ユーザフレームの隙間に挿入されている（例えば特許文献１参照）。制御フレームは重要であるため、一般に、ユーザフレームよりも高い優先度が付与され、ネットワーク機器は、優先度に基づいて、制御フレームを優先的に転送する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１５３０２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、たとえ優先度に基づく優先制御を行っていたとしても、通信が輻輳した場合、優先度の高い制御フレームの送受信も影響を受けてしまうことがある。
本発明は、上述した事情に鑑みてなされ、その目的とするところは、例えば優先度の異なる２種類の信号のうち一方の信号を、他方の信号の通信量の影響を受けることなく安定に送受信可能な多重転送用ネットワーク機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明の一態様によれば、少なくとも２対の撚り対線を含む通信ケーブルを介して外部機器との接続に供される、複数の入出力端子を含む入出力部と、第１差動ペア信号の入力及び出力のうち少なくとも一方を行う複数対の第１信号端子を含む第１処理部と、前記第１差動ペア信号とは異なる第２差動ペア信号の入力及び出力のうち少なくとも一方を行う少なくとも１対の第２信号端子を含む第２処理部と、前記第１処理部及び前記第２処理部と前記入出力部とを接続する第１パルストランス部及び第２パルストランス部とを備え、前記第１パルストランス部は、前記第１処理部の第１信号端子が接続される両端を有する少なくとも２つの第１処理部側コイルと、前記入出力部の一対の入出力端子が接続される両端を有する少なくとも２つの第１入出力部側コイルとを含み、前記第２パルストランス部は、前記第２処理部の第２信号端子が接続される両端を有する第２処理部側コイルと、前記第１パルストランス部の第１入出力部側コイルのうち一方の中間に接続される一端及び他方の中間に接続される他端を有する第２入出力部側コイルとを含む、多重伝送用ネットワーク機器が提供される。
【発明の効果】
【０００６】
本発明によれば、例えば優先度の異なる２種類の信号のうち一方の信号を、他方の信号の通信量の影響を受けることなく安定に送受信可能な多重伝送用ネットワーク機器が提供される。
【図面の簡単な説明】
【０００７】
【図１】一実施形態のスイッチングハブと通信ケーブルを概略的に示す斜視図である。
【図２】図１のスイッチングハブの概略的な構成を示すブロック図である。
【図３】図１のスイッチングハブにおける、１つの入出力部と第１パルストランス部、第２パルストランス部、第１下位処理部及び第２下位処理部との間の接続を説明するための図である。
【図４】図１の通信ケーブルの概略的な横断面である。
【発明を実施するための形態】
【０００８】
以下、本発明の一実施形態の多重伝送用ネットワーク機器として、スイッチングハブ（フレーム中継装置）１０について説明する。
図１は、２つのスイッチングハブ１０，１０を概略的に示す斜視図である。スイッチングハブ１０は複数の入出力部１２を有し、入出力部１２はＲＪ（Ｒｅｇｉｓｔｅｒｄ  Ｊａｃｋ）−４５モジュラージャックからなる。
スイッチングハブ１０，１０同士は、通信ケーブル１４によって相互に接続される。通信ケーブル１４は、ケーブル本体１６と、ケーブル本体１６の両端に固定されたコネクタ１８とからなる。ケーブル本体１６は、カテゴリー５のＵＴＰ（Ｕｎｓｈｉｅｌｄ  Ｔｗｉｓｔｅｄ  Ｐａｉｒ）ケーブルであり、コネクタ１８は、ＲＪ−４５モジュラープラグである。
【０００９】
図２は、スイッチングハブ１０の概略的な構成を示すブロック図である。スイッチングハブ１０は、入出力部１２に接続された第１パルストランス部２０を有する。
第１パルストランス部２０は、第１下位処理部２２に接続されるとともに、第２パルストランス部２４に接続されている。第２パルストランス部２４は、第２下位処理部２６に接続され、第１下位処理部２２及び第２下位処理部２６は、上位処理部２８に接続されている。そして、上位処理部２８は、メモリ３０及びＣＰＵ（中央演算処理装置）３２に接続されている。
入出力部１２、第１パルストランス部２０、第１下位処理部２２、第２パルストランス部２４、第２下位処理部２６及び上位処理部２８は、図示しない回路基板に実装されている。
【００１０】
第１パルストランス部２０及び第２パルストランス部２４は、例えば、１個又は２個のパルストランスによって構成される。
第１下位処理部２２は、ＯＳＩ（Ｏｐｅｎ  Ｓｙｓｔｅｍｓ  Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）参照モデルにおける物理層でのデータ処理を担当し、ＩＥＥＥ８０２．３ａｂ（１０００ＢＡＳＥ−Ｔ）の規格に準拠している。第１下位処理部２２は、例えばＬＳＩ（大規模集積回路）によって構成される。
【００１１】
第２下位処理部２６は、ＯＳＩ参照モデルにおける物理層でのデータ処理を担当し、ＩＥＥＥ８０２．３ｕ（１００ＢＡＳＥ−ＴＸ）の規格に準拠している。第２下位処理部２６は、例えばＬＳＩによって構成される。
【００１２】
上位処理部２８は、ＯＳＩ参照モデルにおけるデータリンク層でのデータ処理を担当しており、例えばＬＳＩによって構成される。上位処理部２８は、メモリ３０と協働して、ユーザフレームの転送処理を行う。また、上位処理部２８は、メモリ３０及びＣＰＵ３２と協働して、制御フレームの生成、受信及び転送処理も行う。
【００１３】
図３は、１つの入出力部１２と、第１パルストランス部２０、第２パルストランス部２４、第１下位処理部２２及び第２下位処理部２６との接続をより詳細に説明するための図である。
１０００ＢＡＳＥ−Ｔでは、４対８芯の通信ケーブル１４が用いられる。従って、ケーブル本体１６は８本の導線３４＃１，３４＃２，３４＃３，３４＃４，３４＃５，３４＃６，３４＃７，３４＃８を含み、導線３４＃１と導線３４＃２、導線３４＃３と導線３４＃６、導線３４＃４と導線＃５、導線３４＃７と導線３４＃８が撚られて４対の撚り対線を構成している。
【００１４】
そして、８本の導線３４＃１，３４＃２，３４＃３，３４＃４，３４＃５，３４＃６，３４＃７，３４＃８の両端は、コネクタ１８の８つの端子３６＃１，３６＃２，３６＃３，３６＃４，３６＃５，３６＃６，３６＃７，３６＃８にそれぞれ接続されている。
なお以下では、導線３４＃１，３４＃２，３４＃３，３４＃４，３４＃５，３４＃６，３４＃７，３４＃８を単に導線３４ともいい、端子３６＃１，３６＃２，３６＃３，３６＃４，３６＃５，３６＃６，３６＃７，３６＃８を単に端子３６ともいう。
【００１５】
各入手力部１２は、コネクタ１８の端子３６に対応して、８つの入出力端子３８＃１，３８＃２，３８＃３，３８＃４，３８＃５，３８＃６，３８＃７，３８＃８を有する。以下では、入出力端子３８＃１，３８＃２，３８＃３，３８＃４，３８＃５，３８＃６，３８＃７，３８＃８を単に入出力端子３８ともいう。
１つの入出力部１２について、第１パルストランス部２０は、入出力部１２側に、４つのコイル（第１入出力部側コイル）４０ａ，４０ｂ，４０ｃ，４０ｄを有する。以下では、第１入出力部側コイル４０ａ，４０ｂ，４０ｃ，４０ｄを単に第１入出力部側コイル４０ともいう。
【００１６】
１つの第１入出力部側コイル４０の各端には、１つの入出力端子３８が接続されている。具体的には、第１入出力部側コイル４０ａの両端に入出力端子３８＃１及び入出力端子３８＃２が、第１入出力部側コイル４０ｂの両端に入出力端子３８＃３及び入出力端子３８＃６が、第１入出力部側コイル４０ｃの両端に入出力端子３８＃４及び入出力端子３８＃５が、第１入出力部側コイル４０ｄの両端に入出力端子３８＃７及び入出力端子３８＃８が、回路基板に設けられた配線４１＃１，４１＃２，４１＃３，４１＃６，４１＃４，４１＃５，４１＃７，４１＃８を介してそれぞれ接続されている。
【００１７】
なお配線４１＃１と配線４１＃２、配線４１＃３と配線４１＃６、配線４１＃４と配線４１＃５、及び、配線４１＃７と配線４１＃８は、それぞれ１対の差動ペア配線を構成している。以下では、配線４１＃１，４１＃２，４１＃３，４１＃４，４１＃５，４１＃６，４１＃７，４１＃８を単に配線４１ともいう。
【００１８】
また、第１パルストランス部２０は、第１入出力部側コイル４０に対応して、４つのコイル（第１下位処理部側コイル）４２ａ，４２ｂ，４２ｃ，４２ｄを有する。なお以下では、第１下位処理部側コイル４２ａ，４２ｂ，４２ｃ，４２ｄを単に第１下位処理部側コイル４２ともいう。
第１パルストランス部２０の第１下位処理部側コイル４２は、対応する第１入出力部側コイル４０とインダクタンス結合されている。また、第１下位処理部側コイル４２の両端は、第１下位処理部２２に接続されている。
【００１９】
具体的には、第１下位処理部２２は、信号端子４３＃１，４３＃２，４３＃３，４３＃４，４３＃５，４３＃６，４３＃７，４３＃８を有し、第１下位処理部側コイル４２ａの両端に信号端子４３＃１，４３＃２が、第１下位処理部側コイル４２ｂの両端に信号端子４３＃３，４３＃６が、第１下位処理部側コイル４２ｃの両端に信号端子４３＃４，４３＃５が、第１下位処理部側コイル４２ｄの両端に信号端子４３＃７，４３＃８が、回路基板に設けられた配線４４＃１，４４＃２，４４＃３，４４＃６，４４＃４，４４＃５，４４＃７，４４＃８を介してそれぞれ接続されている。
配線４４＃１と配線４４＃２、配線４４＃３と配線４４＃６、配線４４＃４と配線４４＃５、及び、配線４４＃７と配線４４＃８は、それぞれ１対の差動ペア配線を構成している。以下では、配線４４＃１，４４＃２，４４＃３，４４＃４，４４＃５，４４＃６，４４＃７，４４＃８を単に配線４４ともいう。
【００２０】
そして、第１下位処理部２２では、信号端子４３＃１と信号端子４３＃２が一対の差動ペア信号を入出力し、信号端子４３＃３と信号端子４３＃６が一対の差動ペア信号を入出力し、信号端子４３＃４と信号端子４３＃５が一対の差動ペア信号を入出力し、信号端子４３＃７と信号端子４３＃８が一対の差動ペア信号を入出力する。
【００２１】
第１下位処理部２２と第１パルストランス部２０の間における一対の差動ペア信号の伝送レートは双方向２５０Ｍｂｐｓであり、四対の差動ペア信号によって１０００Ｍｂｐｓの伝送レートが双方向にて実現される。
なお以下では、信号端子４３＃１，４３＃２，４３＃３，４３＃４，＃４３＃７，４３＃８を単に信号端子４３ともいう。
【００２２】
一方、第２パルストランス部２４は、第１パルストランス部２０の第１入出力部側コイル４０の半数の２つのコイル（第２入出力部側コイル）４５ａ，４５ｂを有する。以下、第２入出力部側コイル４５ａ，４５ｂを単に第２入出力部側コイル４５ともいう。
【００２３】
１つの第２入出力部側コイル４５の各端は、１つの第１入出力部側コイル４０の中間にタップ接続されている。具体的には、第２入出力部側コイル４５ａの両端が第１入出力部側コイル４０ａ，４０ｄの中間に、第２入出力部側コイル４５ｂの両端が第１入出力部側コイル４０ｂ，４０ｃの中間に、回路基板に設けられた配線４６＃９，４６＃１２，４６＃１０，４６＃１１を介してそれぞれ接続されている。
配線４６＃９と配線４６＃１２、配線４６＃１０と配線４６＃１１は、それぞれ１対の差動ペア配線を構成している。以下では、配線４６＃９，４６＃１０，４６＃１１，４６＃１２を単に配線４６ともいう。
【００２４】
また、第２パルストランス部２４は、第２入出力部側コイル４５に対応して、２つのコイル（第２下位処理部側コイル）４７ａ，４７ｂを有する。なお以下では、第２下位処理部側コイル４７ａ，４７ｂを単に第２下位処理部側コイル４７ともいう。
第２パルストランス部２４の第２下位処理部側コイル４７は、対応する第２入出力部側コイル４５とインダクタンス結合されている。また、第２下位処理部側コイル４７の両端は、第２下位処理部２６に接続されている。
【００２５】
具体的には、第２下位処理部２６は、信号端子４８＃９，４８＃１２，４８＃１０，４８＃１１を有し、第２下位処理部側コイル４７ａの両端に信号端子４８＃９，４８＃１２が、第２下位処理部側コイル４７ｂの両端に信号端子４８＃１０，４８＃１１が、回路基板に設けられた配線４９＃９，４９＃１２，４９＃１０，４９＃１１を介してそれぞれ接続されている。
【００２６】
そして、第２下位処理部２６では、信号端子４８＃９と信号端子４８＃１２が一対の差動ペア信号を出力し、信号端子４８＃１０と信号端子４８＃１１に一対の差動ペア信号が入力される。
第２下位処理部２６と第２パルストランス部２４の間における一対の差動ペア信号の伝送レートは片方向１００Ｍｂｐｓであり、ニ対の差動ペア信号によって、双方向１００Ｍｂｐｓの伝送レートが実現される。
なお以下では、信号端子４８＃９，４８＃１２，４８＃１０，４８＃１１を単に信号端子４８ともいう。また、配線４９＃９，４９＃１０，４９＃１１，４９＃１２を単に配線４９ともいう。
【００２７】
図４は、通信ケーブル１４のケーブル本体１６の横断面を概略的に示している。ケーブル本体１６の被覆５０内には、周方向でみて、導線３４＃１と導線３４＃２の撚り対線５２＃９、導線３４＃３と導線３４＃６の撚り対線５２＃１０、導線３４＃７と導線３４＃８の撚り対線５２＃１２、及び、導線３４＃４と導線３４＃５の撚り対線５２＃１１がこの順序で配置されている。
【００２８】
換言すれば、ケーブル本体１６の横断面において、撚り対線５２＃９と撚り対線５２＃１２が一の直径方向にて対角にて対向して配置され、撚り対線５２＃１０と撚り対線５２＃１１が他の直径方向にて対角にて対向して配置されている。以下では、撚り対線５２＃９，５２＃１０，５２＃１１，５２＃１２を単に撚り対線５２ともいう。
なお各導線３４は心線５４及び被覆５６からなる。
【００２９】
従って、スイッチングハブ１０を他のスイッチングハブ１０と通信ケーブル１４で接続した場合、第１下位処理部２２の信号端子４３＃１、入出力部１２の入出力端子３８＃１、コネクタ１８の端子３６＃１、及び、ケーブル本体１６の導線３４＃１が、１つの信号系統♯１に属する。
【００３０】
そして以下同様に、信号端子４３＃２、入出力端子３８＃２、端子３６＃２、及び、導線３４＃２が、１つの信号系統♯２に属し、信号端子４３＃３、入出力端子３８＃３、端子３６＃３、及び、導線３４＃３が、１つの信号系統♯３に属し、信号端子４３＃４、入出力端子３８＃４、端子３６＃４、及び、導線３４＃４が、１つの信号系統♯４に属し、信号端子４３＃５、入出力端子３８＃５、端子３６＃５、及び、導線３４＃５が、１つの信号系統♯５に属し、信号端子４３＃６、入出力端子３８＃６、端子３６＃６、及び、導線３４＃６が、１つの信号系統♯６に属し、信号端子４３＃７、入出力端子３８＃７、端子３６＃７、及び、導線３４＃７が、１つの信号系統♯７に属し、信号端子４３＃８、入出力端子３８＃８、端子３６＃８、及び、導線３４＃８が、１つの信号系統♯８に属する。
【００３１】
一方、第２下位処理部２６の信号端子４８＃９、入出力部１２の入出力端子３８＃１，３８＃２、コネクタ１８の端子３６＃１，３６＃２、及び、ケーブル本体１６の導線３４＃１，３４＃２が、１つの信号系統♯９に属する。
【００３２】
そして以下同様に、信号端子４８＃１２、入出力端子３８＃７，３８＃８、端子３６＃７，３６＃８、及び、導線３４＃７，３４＃８が、１つの信号系統♯１２に属し、信号端子４８＃１０、入出力端子３８＃３，３８＃６、端子３６＃３，３６＃６、及び、導線３４＃３，３４＃６が、１つの信号系統♯１０に属し、信号端子４８＃１１、入出力端子３８＃４，３８＃５、端子３６＃４，３６＃５、及び、導線３４＃４，３４＃５が、１つの信号系統♯１１に属する。
【００３３】
つまり、一方のスイッチングハブ１０の第１パルストランス部２０の第１入出力部側コイル４０と他方のスイッチングハブ１０の第１パルストランス部２０の第１入出力部側コイル４０の間においては、信号系統♯９は、信号系統♯１，♯２に多重化され、信号系統♯１２は、信号系統♯７，♯８に多重化され、信号系統♯１０は、信号系統♯３，♯６に多重化され、信号系統♯１１は、信号系統♯４，♯５に多重化されている。
【００３４】
以下、上述したスイッチングハブ１０の動作について説明する。
スイッチングハブ１０では、第１下位処理部２２が、全二重通信における双方向でのユーザフレームの送受信を担当する。具体的には、第１下位処理部２２は、上位処理部２８から受け取ったユーザフレームの論理信号を符号化してパルス信号を生成し、パルス信号を、差動ペア信号にて第１パルストランス部２０に向けて出力する。また、第１下位処理部２２は、第１パルストランス部２０から受け取ったパルス信号を復号化してユーザフレームの論理信号を生成し、論理信号を上位処理部２８に向けて出力する。第１パルストランス部２０は、直流電流の入力を防止しながら、パルス信号を効率的に伝達する。
【００３５】
なお、受信時には、第１下位処理部２２は、信号端子４３＃１と信号端子４３＃２との間の電圧差、信号端子４３＃３と信号端子４３＃６との間の電圧差、信号端子４３＃４と信号端子４３＃５との間の電圧差との間の電圧差、及び、信号端子４３＃７と信号端子４３＃８との間の電圧差に基づいて、パルス信号を検出する。
【００３６】
一方、スイッチングハブ１０では、第２下位処理部２６が、全二重通信における制御フレームの双方向での送受信を担当する。具体的には、第２下位処理部２６は、上位処理部２８から受け取った制御フレームの論理信号を符号化してパルス信号を生成し、パルス信号を、差動ペア信号にて第２パルストランス部２４に向けて出力する。また、第２下位処理部２６は、第２パルストランス部２４から受け取ったパルス信号を復号化して制御フレームの論理信号を生成し、制御フレームを上位処理部２８に向けて出力する。第２パルストランス部２４は、直流電流の入力を防止しながら、パルス信号を効率的に伝達する。
【００３７】
ここで、送信時には、第２下位処理部２６から出力される、制御フレームに相当するパルス信号は、第１パルストランス部２０にて、第１下位処理部２２から出力される、ユーザフレームに相当するパルス信号に多重化される。
一方、受信時には、第２下位処理部２６は、信号端子４８＃１０と信号端子４８＃１１との間の電圧差に基づいて、パルス信号を検出する。
【００３８】
上述した一実施形態のスイッチングハブによれば、制御フレームのパルス信号は、ユーザフレームのパルス信号に多重化されており、ユーザフレームが輻輳しても、制御フレームの送受信に影響が及ぶことはない。このため、制御フレームによって、スイッチングハブ１０が常に適切な状態に保たれる。
また、制御フレームのパルス信号は、撚り対線５２＃９と撚り対線５２＃１２、及び、撚り対線５２＃１０と撚り対線５２＃１１によって送受信されるが、撚り対線５２＃９と撚り対線５２＃１２、撚り対線５２＃１０と撚り対線５２＃１１が対角にて対向する位置にあるため、電磁波が打ち消し合い、漏話が減少する。
【００３９】
本発明は、上述した一実施形態に限定されることはなく、一実施形態に変更を加えた形態も含む。
例えば、上述した一実施形態のスイッチングハブ１０では、第１下位処理部２２が１０００ＢＡＳＥ−Ｔの規格に準拠し、第２下位処理部２６が１００ＢＡＳＥ−ＴＸの規格に準拠していたが、準拠すべき規格はこれらに限定されることはない。
従って、通信ケーブル１４も４対８芯に限定されることはなく、少なくとも２対４芯であればよい。
【００４０】
最後に、本発明は、スイッチングハブ以外のネットワーク機器にも適用可能であるのは勿論である。
【符号の説明】
【００４１】
１０        スイッチングハブ（ネットワーク機器）
１２        入出力部（ＲＪ−４５モジュラージャック）
１４        通信ケーブル
２０        第１パルストランス部
２２        第１下位処理部（第１処理部）
２４        第２パルストランス部
２６        第２下位処理部（第２処理部）
２８        上位処理部
４０        第１入出力部側コイル
４２        第１下位処理部側コイル（第１処理部側コイル）
４３        信号端子（第１信号端子）
４５        第２入出力部側コイル
４７        第２下位処理部側コイル（第２処理部側コイル）
４８        信号端子（第２信号端子）
５２        撚り対線
【図１】
2012129948.tif 000003
【図２】
2012129948.tif 000004
【図３】
2012129948.tif 000005
【図４】
2012129948.tif 000006