(57)【要約】【課題】従来技術とは全く異なる構成でＯＢ段差をなくすことが可能な固体撮像素子を提供する。【解決手段】互いに隣接して配置される２つの有効画素５１，５２からなる有効画素ペアであって、二次元状に配列された複数の有効画素ペアと、撮像画像信号の黒の基準レベルを検出するためのＯＢ画素５３，５４を含むＯＢ画素群であって、同一行に並ぶ複数の前記有効画素ペアに対応して設けられた少なくとも１つのＯＢ画素群を備え、前記ＯＢ画素群に含まれるＯＢ画素５３，５４は、前記有効画素ペアに含まれる有効画素５１，５２の光電変換領域５１ａ,５２ａと対応する位置に形成される素子領域５３ａ,５４ａの構成が全てのＯＢ画素５１，５２で同じになっていないものである。【選択図】図４
2012075050.tif 000002
【特許請求の範囲】
【請求項１】
互いに隣接して配置される２つの有効画素からなる有効画素ペアであって、二次元状に配列された複数の有効画素ペアと、
撮像画像信号の黒の基準レベルを検出するための複数のＯＢ画素を含むＯＢ画素群であって、同一行に並ぶ複数の前記有効画素ペアに対応して設けられた少なくとも１つのＯＢ画素群を備え、
前記ＯＢ画素群に含まれる複数の前記ＯＢ画素は、前記有効画素ペアに含まれる前記有効画素の光電変換領域と対応する位置に形成される素子領域の構成が全ての前記ＯＢ画素で同じになっていない固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
前記ＯＢ画素群に含まれる前記複数のＯＢ画素は、前記有効画素の暗時出力レベルよりも低いレベルの出力を行うものと、前記有効画素の暗時出力レベルよりも高いレベルの出力を行うものとを含む固体撮像素子。
【請求項３】
請求項２記載の固体撮像素子であって、
前記有効画素の暗時出力レベルよりも低いレベルの出力を行うものが、前記有効画素の光電変換領域と対応する位置に当該光電変換領域が存在しないＯＢ画素であり、
前記有効画素の暗時出力レベルよりも高いレベルの出力を行うものが、前記有効画素の光電変換領域と対応する位置に当該光電変換領域が存在するＯＢ画素である固体撮像素子。
【請求項４】
請求項１〜３のいずれか１項記載の固体撮像素子であって、
前記ＯＢ画素群に含まれる前記複数のＯＢ画素の前記素子領域の構成の違いは、当該素子領域の不純物濃度の違いによって得られている固体撮像素子。
【請求項５】
請求項１〜４のいずれか１項記載の固体撮像素子であって、
前記ＯＢ画素群は、前記素子領域の構成が異なる３種類以上の前記ＯＢ画素を含む固体撮像素子。
【請求項６】
請求項１〜５のいずれか１項記載の固体撮像素子であって、
前記固体撮像素子がＭＯＳ型であり、
前記有効画素ペアに含まれる前記２つの有効画素で、当該有効画素の光電変換領域で発生した電荷に応じた信号を読み出す読み出し回路の一部が共有化されており、
前記ＯＢ画素群は、前記２つの有効画素と同じ配列である２つの前記ＯＢ画素のペアを少なくとも１つ有しており、
前記ペアでは、当該ペアに含まれる前記２つのＯＢ画素で、当該ＯＢ画素の前記素子領域で発生した電荷に応じた信号を読み出す読み出し回路の一部が共有化されている固体撮像素子。
【請求項７】
請求項１〜６のいずれか１項記載の固体撮像素子と、
前記固体撮像素子の前記ＯＢ画素群から出力される信号を用いて、当該ＯＢ画素群に対応する前記有効画素ペアから得られた信号の黒レベルを決定する黒レベル決定部とを備える撮像装置。
【請求項８】
請求項７記載の撮像装置であって、
前記黒レベル決定部は、前記有効画素ペアの前記２つの有効画素の出力信号を加算して撮像画像信号を生成する加算モードと、前記有効画素ペアの前記２つの有効画素の出力信号を加算せずに撮像画像信号を生成する非加算モードとで、前記黒レベルの決定方法を変更する撮像装置。
【請求項９】
請求項１〜６のいずれか１項記載の固体撮像素子の前記ＯＢ画素群から出力される信号を用いて、当該ＯＢ画素群に対応する前記有効画素ペアから得られた信号の黒レベルを決定する黒レベル決定ステップを備える黒レベル決定方法。
【請求項１０】
請求項９記載の黒レベル決定方法であって、
前記黒レベル決定ステップでは、前記有効画素ペアの前記２つの有効画素の出力信号を加算して撮像画像信号を生成する加算モードと、前記有効画素ペアの前記２つの有効画素の出力信号を加算せずに撮像画像信号を生成する非加算モードとで、前記黒レベルの決定方法を変更する黒レベル決定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、撮像装置、黒レベル決定方法に関する。
【背景技術】
【０００２】
ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の固体撮像素子においては、多数の有効画素を２次元配列で設けた半導体基板上に上層膜を介して遮光膜を配置し、この遮光膜に各有効画素に対応して設けた開口部から各有効画素のフォトダイオード（光電変換素子）に光を入射させることにより、各フォトダイオードにおいて入射光量に応じた信号電荷を生成し、これを読み出すことで撮像画像信号を得るようになっている。
【０００３】
そして、このようなイメージセンサでは、一般に、撮像画像信号の輝度レベルを決定するための基準となる黒の基準レベル（黒レベル）を得るためのＯＢ（optical black）画素を有効画素とは別に設けている。
【０００４】
従来のイメージセンサに設けられるＯＢ画素は、一般に、有効画素のフォトダイオードと同様の工程によってフォトダイオードを形成し、有効画素と共通の遮光膜によって当該フォトダイオードの受光部を遮蔽した構成となっている。
【０００５】
しかしながら、このような方法でＯＢ画素を形成した場合、遮光膜の有無（つまり、開口部の有無）によってフォトダイオードに及ぼす影響が有効画素とＯＢ画素とで異なり、有効画素のフォトダイオードとＯＢ画素のフォトダイオードとで特性上の段差（ＯＢ段差）が生じる場合がある。
【０００６】
なお、特許文献１には、ＯＢ画素の、有効画素のフォトダイオードに対応する領域にイオン注入をしないでＯＢ画素を形成する方法が記載され、特許文献２には、ＯＢ画素のフォトダイオードの不純物プロファイルを有効画素とは変える方法が記載されているが、これらの方法であっても、製造バラツキ等によってＯＢ段差は発生する可能性がある。
【０００７】
ＯＢ段差が発生すると、実際に必要となる黒レベルに誤差が生じ、不自然な画像となってしまう。
【０００８】
ＯＢ段差をなくす方法として、有効画素とＯＢ画素とで不純物濃度を変える方法（特許文献３参照）、有効画素とＯＢ画素とでフォトダイオード面積を変える方法（特許文献４参照）が提案されているが、これらの方法でも製造バラツキがあるためＯＢ段差を完全になくすことはできない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−１６４２９５号公報
【特許文献２】特開２００６−３４４８８８号公報
【特許文献３】特開２００５−３４０３３８号公報
【特許文献４】特開２００５−２２３１３３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上記従来技術とは全く異なる構成でＯＢ段差に起因する画質劣化を防ぐことが可能な固体撮像素子、これを備える撮像装置、及びこの固体撮像素子を用いた黒レベル決定方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の固体撮像素子は、互いに隣接して配置される２つの有効画素からなる有効画素ペアであって、二次元状に配列された複数の有効画素ペアと、撮像画像信号の黒の基準レベルを検出するための複数のＯＢ画素を含むＯＢ画素群であって、同一行に並ぶ複数の前記有効画素ペアに対応して設けられた少なくとも１つのＯＢ画素群を備え、前記ＯＢ画素群に含まれる複数の前記ＯＢ画素は、前記有効画素ペアに含まれる前記有効画素の光電変換領域と対応する位置に形成される素子領域の構成が全ての前記ＯＢ画素で同じになっていないものである。
【００１２】
本発明の撮像装置は、前記固体撮像素子と、前記固体撮像素子の前記ＯＢ画素群から出力される信号を用いて、当該ＯＢ画素群に対応する前記有効画素ペアから得られた信号の黒レベルを決定する黒レベル決定部とを備えるものである。
【００１３】
本発明の黒レベル決定方法は、前記固体撮像素子の前記ＯＢ画素群から出力される信号を用いて、当該ＯＢ画素群に対応する前記有効画素ペアから得られた信号の黒レベルを決定する黒レベル決定ステップを備えるものである。
【発明の効果】
【００１４】
本発明によれば、上記従来技術とは全く異なる構成でＯＢ段差に起因する画質劣化を防ぐことが可能な固体撮像素子、これを備える撮像装置、及びこの固体撮像素子を用いた黒レベル決定方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態を説明するための撮像装置の概略構成を示す図
【図２】図１に示した撮像装置１００における固体撮像素子５の概略構成を示す平面模式図
【図３】図２に示した固体撮像素子における有効画素５１，５２の暗時出力レベルとＯＢ画素５３,５４の出力レベルを示した図
【図４】図２に示した固体撮像素子における有効画素ペアとこれに対応するＯＢ画素群の等価回路を示した図
【図５】加算モード時に固体撮像素子５から出力される撮像画像信号のうちの有効加算信号に含まれる暗時出力レベルを示す図
【図６】加算モード時に固体撮像素子５から出力される撮像画像信号のうちのＯＢ加算信号の出力レベルを示す図
【図７】図１に示した撮像装置１００に搭載する固体撮像素子５の変形例である固体撮像素子５’の概略構成を示す平面模式図
【図８】図７に示した固体撮像素子５’のＯＢ画素群の等価回路図
【図９】画像処理部で行う処理毎に得られる黒レベルを纏めた図
【図１０】図８に示した等価回路図の変形例を示す図
【図１１】画像処理部で行う処理毎に得られる黒レベルを纏めた図
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について図面を参照して説明する。
【００１７】
図１は、本発明の一実施形態を説明するための撮像装置の概略構成を示す図である。撮像装置としては、デジタルカメラ及びデジタルビデオカメラ等の撮像装置、電子内視鏡及びカメラ付携帯電話機等に搭載される撮像モジュール、等がある。
【００１８】
図１に示す撮像装置１００の撮像系は、撮影レンズ系１と、絞り２と、メカニカルシャッタ３と、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の固体撮像素子５と、アナログデジタル（ＡＤ）変換部６とを備える。
【００１９】
撮影レンズ系１の背部には、絞り２が配置され、撮影レンズ系１と絞り２により撮影光学系を構成している。
【００２０】
絞り２の背部には、メカニカルシャッタ３が配置され、メカニカルシャッタ３の背部に詳細は後述するＣＭＯＳ型の固体撮像素子５が配置されている。撮影レンズ系１及び絞り２をこの順に通って固体撮像素子５の受光面に入射した被写体光像に対応する撮像画像信号が固体撮像素子５から出力され、これがＡＤ変換部６でデジタルデータに変換され、バス１７に出力される。
【００２１】
バス１７には、この撮像装置１００の全体を統括制御する中央制御部（ＣＰＵ）７と、シャッタレリーズボタンを含む操作ボタン等で構成される操作部１６と、ＤＳＰ等で構成されＣＰＵ７の指示の基に撮像画像信号に対して画像処理を施す画像処理部９と、撮像画像信号を画像処理して得られた撮像画像データを表示用のデータに変換するビデオエンコーダ１５と、ビデオエンコーダ１５で変換された撮像画像データを表示部１４に表示するドライバ１３と、固体撮像素子５から出力された撮像画像信号や画像処理部９で生成された撮像画像データ等を一時記憶するメモリ１０と、メディア制御部１２とが接続され、メディア制御部１２に着脱自在に記録媒体（メモリカード）１１が装着される。
【００２２】
ＣＰＵ７には、デバイス制御部８が接続される。デバイス制御部８は、ＣＰＵ７からの指示に従い、固体撮像素子５の駆動制御を行い、絞り２の開口量調整制御を行い、メカニカルシャッタ３の開閉制御を行い、撮影レンズ系１のフォーカス位置制御やズーム位置制御を行う。
【００２３】
図２は、図１に示した撮像装置１００における固体撮像素子５の概略構成を示す平面模式図である。
【００２４】
固体撮像素子５は、有効画素領域に配置された被写体光を検出するための有効画素５１,５２、及び、ＯＢ画素領域に配置された、固体撮像素子５から出力される撮像画像信号の黒レベルを検出するためのＯＢ画素５３,５４を含む多数の画素と、垂直走査回路５５と、水平走査回路５６と、制御部５７とを備える。
【００２５】
固体撮像素子５に含まれる全ての画素は、半導体基板表面の列方向Ｙとこれに直交する行方向Ｘとに二次元状に配置されている。この全ての画素は、行方向Ｘに一定ピッチで並ぶｎ個（ｎは２以上の自然数）の画素のラインを列方向Ｙに一定ピッチで並べた配置となっている。
【００２６】
この複数のラインのうち、奇数番目のラインは、偶数番目のラインに対して、各ラインの各画素の行方向Ｘ配列ピッチの１／２だけ行方向Ｘにずらして配置されている。
【００２７】
奇数番目のラインは、有効画素５１とＯＢ画素５３を含み、ＯＢ画素５３は、このラインの右端部に１つ配置されている。偶数番目のラインは、有効画素５２とＯＢ画素５４を含み、ＯＢ画素５４は、このラインの右端部に１つ配置されている。
【００２８】
このような配列は、正方格子状に配置した有効画素５１及びＯＢ画素５３に対して斜め４５°左下方向にずれた位置に、有効画素５２及びＯＢ画素５４を配置することで得ることができる。
【００２９】
固体撮像素子５に含まれる全ての有効画素は、略同一構成（設計上の値が同一）となっている。略同一構成とは、有効画素に含まれる光電変換領域（例えば半導体基板内のフォトダイオード）のサイズが略同じであり、その光電変換領域の上方に形成される遮光膜の開口サイズも略同じであることを意味する。
【００３０】
このように、固体撮像素子５の有効画素領域には、各有効画素５１と、それに同一の方向（図２の例では左斜め下）で隣接する有効画素５２とで構成された有効画素ペアが二次元状に配列されている。
【００３１】
また、固体撮像素子５のＯＢ画素領域には、行方向Ｘに並ぶ複数の有効画素ペアからなる有効画素ペアラインに対応して、互いに隣接するＯＢ画素５３とＯＢ画素５４からなるＯＢ画素群が設けられている。
【００３２】
ＯＢ画素５３は、有効画素５１，５２の光電変換領域と対応する位置に、当該光電変換領域と同一構成の素子領域が形成されたものである。つまり、ＯＢ画素５４は、有効画素５１,５２において、光電変換領域上方の遮光膜に開口を設けない構成となっている。
【００３３】
ＯＢ画素５３は、有効画素５１，５２の光電変換領域と対応する位置に、当該光電変換領域とは異なる構成の素子領域が形成されたものである。
【００３４】
ＯＢ画素５３の素子領域は、有効画素５１，５２の光電変換領域を半導体基板へのイオン注入で形成するときに、当該素子領域にイオン注入を行わないことで形成されている。つまり、ＯＢ画素５３の素子領域は、有効画素と同じ光電変換領域が存在しない半導体基板の領域である。
【００３５】
ＯＢ画素５３の素子領域上方の遮光膜には、ＯＢ画素５４と同様に開口は形成されておらず、素子領域の構成の違い及び遮光膜開口の有無以外は、ＯＢ画素５３と有効画素５１，５２は同じ構成となっている。
【００３６】
図３は、図２に示した固体撮像素子における有効画素５１，５２の暗時出力レベルとＯＢ画素５３,５４の出力レベルを示した図である。
【００３７】
図３に示すように、有効画素５１と有効画素５２は同一構成であるため、有効画素５１と有効画素５２の暗時出力レベルは同じになっている。一方、ＯＢ画素５４は、有効画素５１，５２と遮光膜の構成に違いがある。このため、ＯＢ画素５４の出力レベルは、有効画素５１，５２の暗時出力レベルよりは高く（図３の例では約２倍）なっている。また、ＯＢ画素５３は光電変換領域が存在しないため、その出力レベルはほぼゼロになっている。
【００３８】
固体撮像素子５に含まれる全ての画素には、図示しないＭＯＳ回路で構成された読み出し回路がその近傍に対応して設けられている。
【００３９】
図４は、図２に示した固体撮像素子における有効画素ペアとこれに対応するＯＢ画素群の等価回路を示した図である。図４では、有効画素５１,５２の光電変換領域を符号５１ａ,５２ａで示し、ＯＢ画素５３,５４の素子領域を符号５３ａ,５４ａで示してある。
【００４０】
図４に示すように、有効画素ペアには、電荷を蓄積するフローティングディフュージョンＦＤと、ソースフォロワアンプ６０と、リセットトランジスタＲＴが対応して設けられている。そして、有効画素５１の光電変換領域５１ａには転送トランジスタ５１ｔが接続され、有効画素５２の光電変換領域５２ａには転送トランジスタ５２ｔが接続されている。
【００４１】
転送トランジスタ５１ｔ,５２ｔは、光電変換領域５１ａ,５２ａに蓄積された電荷をフローティングディフュージョンＦＤに転送する。
【００４２】
ソースフォロワアンプ６０は、フローティングディフュージョンＦＤの電位に応じた信号を信号出力線に出力する。
【００４３】
リセットトランジスタＲＴは、フローティングディフュージョンＦＤの電位をリセットする。
【００４４】
なお、ＯＢ画素群の等価回路図は、光電変換領域５１ａを素子領域５３ａに変更し、光電変換素子５２ａを素子領域５４ａに変更した以外は、有効画素ペアの等価回路図と同じである。
【００４５】
転送トランジスタ５１ｔ、フローティングディフュージョンＦＤ、リセットトランジスタＲＴ、及びソースフォロワアンプ６０により、有効画素５１,ＯＢ画素５３それぞれの読み出し回路が構成されている。
【００４６】
転送トランジスタ５２ｔ、フローティングディフュージョンＦＤ、リセットトランジスタＲＴ、及びソースフォロワアンプ６０により、有効画素５２,ＯＢ画素５４それぞれの読み出し回路が構成されている。
【００４７】
このように、固体撮像素子５では、有効画素ペアの有効画素５１と有効画素５２で読み出し回路の一部（フローティングディフュージョンＦＤ、リセットトランジスタＲＴ、及びソースフォロワアンプ６０）を共有している。
【００４８】
また、ＯＢ画素群のＯＢ画素５３とＯＢ画素５４で読み出し回路の一部（フローティングディフュージョンＦＤ、リセットトランジスタＲＴ、及びソースフォロワアンプ６０）を共有している。これにより、１画素あたりの占有面積を減らして微細化を図っている。
【００４９】
図２に戻り、垂直走査回路５５は、転送トランジスタ５１ｔ,５２ｔのオンオフ制御、リセットトランジスタＲＴのオンオフ制御、ソースフォロワアンプ６０の制御等を行う。
【００５０】
水平走査回路５６は、ソースフォロワアンプ６０から信号出力線に出力された１ライン分の信号を順次選択して固体撮像素子５の外部に出力させる駆動を行う。
【００５１】
制御部５７は、デバイス制御部８の指示にしたがって、垂直走査回路５５及び水平走査回路５６を制御する。
【００５２】
図１に示したデバイス制御部８は、有効画素ペアの有効画素５１の出力信号と有効画素５２の出力信号とを加算して固体撮像素子５外部に出力させ、ＯＢ画素群のＯＢ画素５３の出力信号とＯＢ画素５４の出力信号とを加算して固体撮像素子５外部に出力させ、全ての有効画素ペアと全てのＯＢ画素群に対応する撮像信号からなる撮像画像信号を固体撮像素子５から出力させる加算読み出しモードと、全ての画素の出力信号を加算せずに固体撮像素子５外部に出力させて、全ての画素に対応する撮像信号からなる撮像画像信号を出力させる非加算読み出しモードとで、固体撮像素子５を駆動する。
【００５３】
加算モード時には、デバイス制御部８が垂直走査回路５５を制御して次のような駆動を行う。
【００５４】
すなわち、有効画素ペアを構成する有効画素５１,５２が含まれる２つのラインの光電変換領域５１ａ,５２ａの蓄積電荷を同時に又は順次フローティングディフュージョンＦＤに転送すると共に、当該２つのラインの素子領域５３ａ,５４ａの蓄積電荷を同時に又は順次フローティングディフュージョンＦＤに転送する。
【００５５】
これにより、光電変換領域５１ａ,５２ａの蓄積電荷同士がフローティングディフュージョンＦＤで混合され、素子領域５３ａ,５４ａの蓄積電荷同士がフローティングディフュージョンＦＤで混合される。
【００５６】
その後、当該２つのラインの各画素に対応するフローティングディフュージョンＦＤの電位に応じた信号（有効画素ペアに対応するものを有効加算信号といい、ＯＢ画素群に対応するものをＯＢ加算信号という）をソースフォロワアンプ６０から信号出力線に出力させる。
【００５７】
垂直走査回路５５は、このような駆動を、有効画素ペアを構成する有効画素５１,５２が含まれるライン毎にタイミングをずらしながら行う。
【００５８】
非加算モード時には、デバイス制御部８が垂直走査回路５５を制御して次のような駆動を行う。
【００５９】
すなわち、奇数ラインの各画素の光電変換領域５１ａ、素子領域５３ａの蓄積電荷をフローティングディフュージョンＦＤに転送し、当該フローティングディフュージョンＦＤの電位に応じた信号をソースフォロワアンプ６０から信号出力線に出力させる。
【００６０】
次に、奇数ラインに対応するフローティングディフュージョンＦＤをリセットした後、偶数ラインの各画素の光電変換領域５２ａ、素子領域５４ａの蓄積電荷をフローティングディフュージョンＦＤに転送し、当該フローティングディフュージョンＦＤの電位に応じた信号をソースフォロワアンプ６０から信号出力線に出力させる。
【００６１】
垂直走査回路５５は、以上のような駆動を以降のラインについても順次行う。
【００６２】
なお、非加算モード時に固体撮像素子５から出力された撮像信号のうち、有効画素５１，５２から得られる信号を有効信号といい、ＯＢ画素５３，５４から得られる信号をＯＢ信号という。
【００６３】
図１に示した画像処理部９は、固体撮像素子５から出力され、ＡＤ変換された撮像画像信号に画像処理を施して、撮像画像データを生成する。この画像処理には、撮像画像信号に含まれる有効信号又は有効加算信号の黒レベルを補正する処理も含まれる。
【００６４】
画像処理部９は、加算モード時には、ＯＢ加算信号のレベルをそのまま黒レベルとして決定し、当該ＯＢ加算信号を得たＯＢ画素群に対応する有効画素ペアから得られた有効加算信号から当該黒レベルを減算することで、黒レベル補正を行う。
【００６５】
図５は、加算モード時に固体撮像素子５から出力される撮像画像信号のうちの有効加算信号に含まれる暗時出力レベルを示す図である。
【００６６】
図５に示すように、加算モード時には、有効画素５１の暗時出力レベルと有効画素５２の暗時出力レベルとが加算されるため、有効加算信号に含まれる暗時出力レベルは、非加算モード時の有効信号に含まれる暗時出力レベルの２倍になる。
【００６７】
図６は、加算モード時に固体撮像素子５から出力される撮像画像信号のうちのＯＢ加算信号の出力レベルを示す図である。
【００６８】
加算モード時には、ＯＢ画素５３の出力レベルとＯＢ画素５４の出力レベルとが加算される。図６に示すように、ＯＢ画素５３の出力レベルはゼロであり、ＯＢ画素５４の出力レベルは有効画素５１，５２の暗時出力レベルの２倍である。このため、ＯＢ加算信号の出力レベルは有効加算信号に含まれる暗時出力レベルと同じになる。
【００６９】
したがって、画像処理部９は、加算モード時には、有効加算信号からＯＢ加算信号を減算することで、有効加算信号の黒レベルを正確に補正することができる。
【００７０】
一方、非加算モード時には、画像処理部９は、ＯＢ画素群のＯＢ画素５３,５４からそれぞれ得られた２つのＯＢ信号のレベルの平均を算出し、算出した平均値を黒レベルとして決定する。
【００７１】
図５、６から分かるように、ＯＢ画素５４から得られるＯＢ信号のレベルは有効信号に含まれる暗時出力レベルの２倍である。このため、当該ＯＢ信号を黒レベルとしてしまうと、有効信号の黒レベル補正を正確に行うことができない。
【００７２】
また、ＯＢ画素５３から得られるＯＢ信号のレベルはゼロであるため、当該ＯＢ信号を黒レベルとしても、有効信号の黒レベル補正を正確に行うことができない。
【００７３】
ＯＢ画素５３から得られたＯＢ信号とＯＢ画素５４から得られたＯＢ信号の平均値（両者を足して２で割った値）は、有効信号に含まれる暗時出力レベルと同じになる。
【００７４】
このため、非加算モード時には、ＯＢ画素群から得られる２つのＯＢ信号の平均値を黒レベルとして決定することで、黒レベル補正を正確に行うことができる。
【００７５】
以上のように、有効画素ペアに含まれる有効画素５１，５２それぞれの暗時出力レベルとＯＢ画素群に含まれるＯＢ画素５４の出力レベルとの間にレベル差（ここでは有効画素の暗時出力レベルと同じ大きさ）を敢えて設ける構成とし、ＯＢ画素５３の出力レベルがほぼゼロとなるような構成にすることで、加算モード時には、有効加算信号に含まれる暗時出力レベルとＯＢ加算信号の出力レベルとの差をなくすことができ、画質劣化を防ぐことができる。
【００７６】
また、非加算モード時には、ＯＢ画素５４の出力レベルとＯＢ画素５３の出力レベルの平均を算出するだけで、有効信号に含まれる暗時出力レベルとほぼ同じレベルを得ることができ、画質劣化を防ぐことができる。
【００７７】
固体撮像素子５によれば、ＯＢ画素５３とＯＢ画素５４を異なる構成にして、双方の出力レベルを異ならせているため、例えばＯＢ画素５３，５４のそれぞれの出力レベルを２、０とすると、ＯＢ画素群から取得できる出力レベルは、０、（０＋２）／２＝１、０＋２＝２となり、３種類のＯＢレベルを得ることができる。
【００７８】
これに対し、ＯＢ画素５３とＯＢ画素５４を同じ構成にして、双方の出力レベルを同じにした場合、例えばＯＢ画素５３，５４のそれぞれの出力レベルを２とすると、ＯＢ画素群から取得できる出力レベルは、２、（２＋２）／２＝２、２＋２＝４となり、２種類のＯＢレベルしか得ることができない。
【００７９】
したがって、有効画素ペアのＯＢレベルがこの２種類のＯＢレベルと一致しない場合には、ＯＢ段差をなくすことができなくなり、ＯＢ段差をなくせる確率が減って歩留まりの低下に繋がる。本実施形態の撮像装置によれば、３種類のＯＢレベルを作ることができるため、有効画素ペアのＯＢレベルと一致するＯＢレベルを生成できる可能性が増え、歩留まりの低下を防ぐことが可能となる。
【００８０】
なお、以上の説明では、３種類のＯＢレベルを得る構成について説明したが、４種類以上のＯＢレベルを得る構成にしてより多くのＯＢ段差に対応することも可能である。以下では、固体撮像素子５の変形例について説明する。
【００８１】
図７は、図１に示した撮像装置１００に搭載する固体撮像素子５の変形例である固体撮像素子５’の概略構成を示す平面模式図である。
【００８２】
図７に示す固体撮像素子５’は、奇数番目の各ラインの右端とその左隣に２つのＯＢ画素６１，６３が配置され、偶数番目の各ラインの右端とその左隣に２つのＯＢ画素６２，６４が配置された以外は、図２に示した構成と同じである。
【００８３】
固体撮像素子５’は、１つの有効画素ペアラインに対し、ＯＢ画素６１〜６４を含むＯＢ画素群が対応して設けられた構成である。
【００８４】
ＯＢ画素６１は、図２に示したＯＢ画素５３と同じ構成である。ＯＢ画素６２〜６４は、図２に示したＯＢ画素５４と同じ構成である。
【００８５】
図８は、図７に示した固体撮像素子５’のＯＢ画素群の等価回路図である。図８では、ＯＢ画素６１〜６４のそれぞれの素子領域を符号Ａ〜Ｄで示してある。
【００８６】
固体撮像素子５’の各画素の読み出し回路の構成は図４に示したものと同じである。
【００８７】
つまり、ＯＢ画素６１とＯＢ画素６２のペアの等価回路図は、図４のＯＢ画素群の等価回路図の素子領域５３ａを素子領域Ａに変更し、図４のＯＢ画素群の等価回路図の素子領域５４ａを素子領域Ｂに変更したものである。
【００８８】
また、ＯＢ画素６３とＯＢ画素６４のペアの等価回路図は、図４のＯＢ画素群の等価回路図の素子領域５３ａを素子領域Ｃに変更し、図４のＯＢ画素群の等価回路図の素子領域５４ａを素子領域Ｄに変更したものである。
【００８９】
この固体撮像素子５’を搭載する撮像装置１００の画像処理部９は、ＯＢ画素群から出力される信号を用いて黒レベルを決定し、この黒レベルを用いて黒レベル補正を行う。
【００９０】
画像処理部９は、具体的には、素子領域Ａの出力信号をそのまま黒レベルとして決定する第一の処理、素子領域Ａの出力信号と素子領域Ｃの出力信号の平均を算出してこの平均値を黒レベルとして決定する第二の処理、素子領域Ａの出力信号と素子領域Ｂの出力信号の加算信号を黒レベルとして決定する第三の処理、素子領域Ａの出力信号と素子領域Ｂの出力信号の加算信号と、素子領域Ｃの出力信号と素子領域Ｄの出力信号の加算信号との平均を算出してこの平均値を黒レベルとして決定する第四の処理、素子領域Ｃの出力信号と素子領域Ｄの出力信号の加算信号を黒レベルとして決定する第五の処理が実施可能である。
【００９１】
撮像装置１００の出荷時には、これら処理のうちのいずれか２つを実施するように、製造者によって設定がなされる。
【００９２】
素子領域Ａの出力レベルを０とし、素子領域Ｂ〜Ｄのそれぞれの出力レベルを２としたときに、上述した各処理で決定される黒レベルの値を図９に示した。
【００９３】
第一の処理では黒レベルは“０”となる。第二の処理では（０＋２）÷２の演算の結果、黒レベルは“１”となる。第三の処理では（０＋２）の演算の結果、黒レベルは“２”となる。第四の処理では｛（０＋２）＋（２＋２）｝÷２の演算の結果、黒レベルは“３”となる。第五の処理では（２＋２）の演算の結果、黒レベルは“４”となる。
【００９４】
第一の処理と第二の処理を行う場合は、デバイス制御部８が、非加算モードで固体撮像素子５’を駆動する。また、第三〜第五の処理を行う場合は、デバイス制御部８が、非加算モード又は加算モードで固体撮像素子５’を駆動する。
【００９５】
このように、固体撮像素子５’を搭載する撮像装置１００では、画像処理部９が行う処理の内容によって、黒レベルの決定方法を変えることができる。このため、固体撮像素子５’に個体差があった場合でも、個々の固体撮像素子５’に合わせて、処理の内容を変えて適正な黒レベルを決定できるようにしておくことで、撮像装置１００の製造を効率的に行うことができる。
【００９６】
例えば、撮像装置１００の製造時に、固体撮像素子５’を用いて加算モードと非加算モードでそれぞれ暗時撮像を行い、その暗時撮像で得られる有効信号に含まれる暗時出力レベルと有効加算信号に含まれる暗時出力レベルを取得する。
【００９７】
そして、画像処理部９が行う処理のうち、取得した暗時出力レベルに最も近い黒レベルが得られる処理を選択する。例えば、非加算モードで取得した有効信号に含まれる暗時出力レベルに近い黒レベルを決定できる処理が第二の処理であり、加算モードで取得した有効加算信号に含まれる暗時出力レベルに近い黒レベルを決定できる処理が第三の処理であったとする。
【００９８】
この場合、画像処理部９が、非加算モード時には第二の処理を実施し、加算モード時には第三の処理を実施するように、製造者が設定を行う。
【００９９】
このように、固体撮像素子５’を用いて撮像装置１００を製造することで、固体撮像素子５’から出力される有効信号及び有効加算信号に含まれる暗時出力レベルが不明な場合や、固体撮像素子５’に個体差があった場合でも、適正な黒レベルを決定することが可能になる。
【０１００】
なお、固体撮像素子５’のＯＢ画素群に含まれるＯＢ画素の素子領域の構成は、固体撮像素子５の説明のときに述べたように全ての素子領域が同じ構成でなければよい。全ての素子領域が同じであると、第一から第五の処理を行っても、細かい刻み幅で黒レベルを決定することができないからである。細かい刻み幅で黒レベルを決定できることで、それだけ多くのＯＢ段差に対応することができるため、歩留まりの向上に繋がる。
【０１０１】
図１０に示すように、ＯＢ画素群内で、素子領域の構成が異なるＯＢ画素を３種類以上設けておくことで、より細かな黒レベルの決定が可能になる。
【０１０２】
図１０は、図８に示した等価回路図の変形例を示す図である。図１０に示した等価回路図は、素子領域Ｃを素子領域Ｃ’に変更した点を除いては図８に示したものと同じである。素子領域Ｃ’は、イオン注入は行われているが、素子領域Ｂ，Ｄの不純物濃度よりも濃度が薄い領域となっている。
【０１０３】
図１０に示した構成の場合、画像処理部９は、素子領域Ａの出力信号をそのまま黒レベルとして決定する第一の処理、素子領域Ａの出力信号と素子領域Ｃ’の出力信号の平均を算出してこの平均値を黒レベルとして決定する第二の処理、素子領域Ｃ’の出力信号をそのまま黒レベルとして決定する第三の処理、素子領域Ａの出力信号と素子領域Ｂの出力信号の加算信号を黒レベルとして決定する第四の処理、素子領域Ａの出力信号と素子領域Ｂの出力信号の加算信号と、素子領域Ｃ’の出力信号と素子領域Ｄの出力信号の加算信号との平均を算出してこの平均値を黒レベルとして決定する第五の処理、素子領域Ｃ’の出力信号と素子領域Ｄの出力信号の加算信号を黒レベルとして決定する第六の処理が実施可能である。
【０１０４】
ここで、素子領域Ｃ’の出力レベルを１とすると、上述した各処理で決定される黒レベルの値は図１１に示したようになる。
【０１０５】
第一の処理では黒レベルは“０”となる。第二の処理では（０＋１）÷２の演算の結果、黒レベルは“０．５”となる。第三の処理では黒レベルは“１”となる。第四の処理では、（０＋２）の演算の結果、黒レベルは“２”となる。第五の処理では｛（０＋２）＋（１＋２）｝÷２の演算の結果、黒レベルは“２．５”となる。第六の処理では（２＋１）の演算の結果、黒レベルは“３”となる。
【０１０６】
このように、ＯＢ画素群に構成の異なる素子領域を３種類以上含ませることで、より細かな黒レベルの決定が可能となる。
【０１０７】
なお、図２及び図７に示した固体撮像素子において、有効画素ペアラインに対して設けるＯＢ画素群の数は１つに限らず、２つ以上としてもよい。ＯＢ画素群を２つ以上設ける場合には、各ＯＢ画素群から得られたＯＢ信号又はＯＢ加算信号を用いて決定された黒レベルの平均を算出し、この平均を最終的な黒レベルとすればよい。
【０１０８】
また、図２及び図７に示した固体撮像素子において、全ての画素に対し読み出し回路を１つずつ設けてもよい。この場合、非加算モードでは、全ての画素からライン毎にタイミングをずらして有効信号及びＯＢ信号を読み出し、加算モードでは、全ての画素からライン毎にタイミングをずらして有効信号及びＯＢ信号を読み出した後、画像処理部９にて、有効画素ペアから得られた２つの有効信号を加算することで、有効加算信号を生成すればよい。
【０１０９】
また、図２及び図７に示した固体撮像素子は、ＭＯＳ型に限らず、ＣＣＤ型であってもよい。
【０１１０】
ＣＣＤ型にした場合でも、ラインメモリと水平電荷転送路を使うことで、有効画素ペアの有効画素５１，５２の電荷を固体撮像素子内で加算することが可能である。このため、加算モード時には、固体撮像素子から有効加算信号を直接出力させる方法、固体撮像素子から出力される有効信号を画像処理部９で加算して有効加算信号を得る方法のいずれも採用することができる。
【０１１１】
また、黒レベルの決定は、画像処理部がデジタル信号を元に行っているが、ＡＤ変換前の撮像画像信号を用いて黒レベルの決定を行ってもよい。また、黒レベルの決定を行うブロックを固体撮像素子内部に設けておいてもよい。
【０１１２】
以上説明したように、本明細書には次の事項が開示されている。
【０１１３】
開示された固体撮像素子は、互いに隣接して配置される２つの有効画素からなる有効画素ペアであって、二次元状に配列された複数の有効画素ペアと、撮像画像信号の黒の基準レベルを検出するための複数のＯＢ画素を含むＯＢ画素群であって、同一行に並ぶ複数の前記有効画素ペアに対応して設けられた少なくとも１つのＯＢ画素群を備え、前記ＯＢ画素群に含まれる複数の前記ＯＢ画素は、前記有効画素ペアに含まれる前記有効画素の光電変換領域と対応する位置に形成される素子領域の構成が全ての前記ＯＢ画素で同じになっていないものである。
【０１１４】
開示された固体撮像素子は、前記ＯＢ画素群に含まれる前記複数のＯＢ画素は、前記有効画素の暗時出力レベルよりも低いレベルの出力を行うものと、前記有効画素の暗時出力レベルよりも高いレベルの出力を行うものとを含むものである。
【０１１５】
開示された固体撮像素子は、前記有効画素の暗時出力レベルよりも低いレベルの出力を行うものが、前記有効画素の光電変換領域と対応する位置に当該光電変換領域が存在しないＯＢ画素であり、前記有効画素の暗時出力レベルよりも高いレベルの出力を行うものが、前記有効画素の光電変換領域と対応する位置に当該光電変換領域が存在するＯＢ画素であるものである。
【０１１６】
開示された固体撮像素子は、前記ＯＢ画素群に含まれる前記複数のＯＢ画素の前記素子領域の構成の違いは、当該素子領域の不純物濃度の違いによって得られているものである。
【０１１７】
開示された固体撮像素子は、前記ＯＢ画素群は、前記素子領域の構成が異なる３種類以上の前記ＯＢ画素を含むものである。
【０１１８】
開示された固体撮像素子は、前記固体撮像素子がＭＯＳ型であり、前記有効画素ペアに含まれる前記２つの有効画素で、当該有効画素の光電変換領域で発生した電荷に応じた信号を読み出す読み出し回路の一部が共有化されており、前記ＯＢ画素群は、前記２つの有効画素と同じ配列である２つの前記ＯＢ画素のペアを少なくとも１つ有しており、前記ペアでは、当該ペアに含まれる前記２つのＯＢ画素で、当該ＯＢ画素の前記素子領域で発生した電荷に応じた信号を読み出す読み出し回路の一部が共有化されているものである。
【０１１９】
開示された撮像装置は、前記固体撮像素子と、前記固体撮像素子の前記ＯＢ画素群から出力される信号を用いて、当該ＯＢ画素群に対応する前記有効画素ペアから得られた信号の黒レベルを決定する黒レベル決定部とを備えるものである。
【０１２０】
開示された撮像装置は、前記黒レベル決定部は、前記有効画素ペアの前記２つの有効画素の出力信号を加算して撮像画像信号を生成する加算モードと、前記有効画素ペアの前記２つの有効画素の出力信号を加算せずに撮像画像信号を生成する非加算モードとで、前記黒レベルの決定方法を変更するものである。
【０１２１】
開示された黒レベル決定方法は、前記固体撮像素子の前記ＯＢ画素群から出力される信号を用いて、当該ＯＢ画素群に対応する前記有効画素ペアから得られた信号の黒レベルを決定する黒レベル決定ステップを備えるものである。
【０１２２】
開示された黒レベル決定方法は、前記黒レベル決定ステップでは、前記有効画素ペアの前記２つの有効画素の出力信号を加算して撮像画像信号を生成する加算モードと、前記有効画素ペアの前記２つの有効画素の出力信号を加算せずに撮像画像信号を生成する非加算モードとで、前記黒レベルの決定方法を変更するものである。
【符号の説明】
【０１２３】
５  固体撮像素子
５１，５２  有効画素
５３，５４  ＯＢ画素
５１ａ,５２ａ  光電変換領域
５３ａ,５４ａ  素子領域
【図１】
2012075050.tif 000003
【図２】
2012075050.tif 000004
【図３】
2012075050.tif 000005
【図４】
2012075050.tif 000006
【図５】
2012075050.tif 000007
【図６】
2012075050.tif 000008
【図７】
2012075050.tif 000009
【図８】
2012075050.tif 000010
【図９】
2012075050.tif 000011
【図１０】
2012075050.tif 000012
【図１１】
2012075050.tif 000013