(57)【要約】【課題】チャネルドープを含む製造工程を簡略化できる半導体装置の製造方法、半導体装置、電気光学装置および電子機器を提供すること。【解決手段】本適用例の半導体装置の製造方法は、基板に半導体膜としての多結晶半導体膜１４ａを形成する工程と、多結晶半導体膜１４ａ上に、少なくとも２つの異なる膜厚を有し、それぞれが孤立したレジストパターン１６，１７を形成するレジスト形成工程と、該レジストパターン１６，１７をマスクとして多結晶半導体膜１４ａに第一不純物の注入を行う第一不純物注入工程と、該レジストパターン１６，１７に沿って多結晶半導体膜１４ａをエッチングするエッチング工程と、該レジストパターン１６，１７を剥離する工程とを有し、第一不純物注入工程は、レジストパターン１６，１７の膜厚の差に基づいて、第一不純物の注入、非注入を制御することを特徴とする。【選択図】図４
2012191105.tif 000002
【特許請求の範囲】
【請求項１】
基板に半導体膜を形成する工程と、
前記半導体膜上に、少なくとも２つの異なる膜厚を有し、それぞれが孤立したレジストパターンを形成するレジスト形成工程と、
前記レジストパターンをマスクとして前記半導体膜に第一不純物の注入を行う第一不純物注入工程と、
前記レジストパターンに沿って前記半導体膜をエッチングするエッチング工程と、
前記レジストパターンを剥離する工程とを有し、
前記第一不純物注入工程において、前記レジストパターンの膜厚の差に基づいて、前記第一不純物の注入、非注入が制御されることを特徴とする半導体装置の製造方法。
【請求項２】
前記レジスト形成工程は、前記第一不純物注入工程において、前記第一不純物を注入する領域に対応する前記レジストパターンの膜厚を、５０ｎｍ〜３００ｎｍに形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記エッチング工程は、前記第一不純物の非注入領域に対応する膜厚を注入領域よりも厚く形成した前記レジストパターンの周辺部のうち、少なくともチャネル領域に相当する部分に形成された不純物領域の半導体層を除去することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第一不純物に対して相反する特性の第二不純物の注入を、前記半導体膜のエッチングおよび前記レジストパターンの剥離後の、前記基板全面に行う第二不純物注入工程と、を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第一不純物注入工程にて前記第一不純物を注入した第一半導体領域を覆うようにレジストパターンを形成する工程と、
前記第一不純物に対して相反する特性の第二不純物の注入を行う第二不純物注入工程を有し、
前記第二不純物注入工程は、前記第一不純物注入工程にて前記第一不純物を注入しない、非注入領域のレジスト端部に形成された、前記第一不純物が注入された領域に前記第二不純物を注入することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれか１項に記載の半導体装置の製造方法により製造された半導体装置。
【請求項７】
請求項６に記載の半導体装置を備えた電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、半導体装置、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
液晶装置、有機エレクトロルミネッセンス（ＥＬ）装置、プラズマディスプレイなどの電気光学装置として、マトリクス状に配置された多数のドットをそれぞれ駆動するために、ドットごとに薄膜半導体装置であるＴＦＴ（Thin Film Transistor）を設けたアクティブマトリクス型の電気光学装置が広く利用されている。上記ＴＦＴは、非結晶シリコン又は多結晶シリコンをチャネル領域とするものが一般的である。特にｐ型とｎ型の相対する２つの特性をもつＴＦＴを用いＣＭＯＳ回路を形成することは、半導体装置の特性を向上させるために、一般的に広く使用されている。
【０００３】
ＣＭＯＳ回路の動作保証を行うため、ＴＦＴのチャネル部分に、あらかじめ特性をシフトさせるチャネルドープ構造を有するＴＦＴ及びＧＯＬＤ（Gate-drain Overlapped LDD）構造を有するＴＦＴが広く知られている。チャネルドープ構造を有するＴＦＴは、ゲート電極の直下領域に対応するシリコン層に必要な不純物の注入を行うことで、動作範囲を制御しやすくする効果がある。
【０００４】
上記チャネルドープ構造を有するＴＦＴを形成する方法としては、異なる種類の不純物の注入工程毎にフォト工程を施し、注入、非注入エリアを形成する方法が一般的である。
そのほかにも、回折格子パターンを有するマスクやハーフトーン部分を有するマスクを用いて、中央部より端部に膜厚の薄い領域を有するレジストパターンを形成し、半導体層上に形成された導電膜をエッチングし、中央部より端部に膜厚の薄い領域を有するゲート電極を形成し、このゲート電極をマスクとして半導体層に不純物を注入することによりＬＤＤ構造を有するＴＦＴを形成する方法が開示されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−５４４２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のＴＦＴ形成方法では、異なる膜厚のレジストが接合して形成されるため、例えば上記ＬＤＤ構造を有する微細な半導体層形成することが困難であるという課題がある。言い換えれば、デバイス設計、プロセス設計の選択に制限が課せられるという問題があった。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］本適用例の半導体装置の製造方法は、基板に半導体膜を形成する工程と、前記半導体膜上に、少なくとも２つの異なる膜厚を有し、それぞれが孤立したレジストパターンを形成するレジスト形成工程と、前記レジストパターンをマスクとして前記半導体膜に第一不純物の注入を行う第一不純物注入工程と、前記レジストパターンに沿って前記半導体膜をエッチングするエッチング工程と、前記レジストパターンを剥離する工程とを有し、前記第一不純物注入工程は、前記レジストパターンの膜厚の差に基づいて、前記第一不純物の注入、非注入を制御することを特徴とする。
【０００９】
本適用例によれば、従来のプロセスより、半導体層の形成工程の精度を格段に向上させることができるうえに、少ないフォト回数で半導体素子を形成することができる。
また、第一不純物の注入領域と非注入領域はそれぞれ孤立したパターンで形成されているため、設計時の調整やフォト工程時の調整が格段に容易になり、微細化対応が可能になる。
さらに、第一不純物注入工程は、半導体層の特性をシフトさせる、いわゆるチャネルドープ工程であることから、薄膜に形成されたレジストパターンの剥離が容易であり、特別な工程を用いることなく、高精度にチャネル領域を半導体層に形成することができる。
なお、前記第一注入工程と前記エッチング工程の順番が逆になってもよい。
【００１０】
［適用例２］上記適用例に記載の電気光学装置において、前記第一不純物注入工程は、前記第一不純物を注入する領域に対応する前記レジストパターンの膜厚を、５０ｎｍ〜３００ｎｍに形成することが好ましい。
【００１１】
本適用例によれば、通常の不純物注入装置において、特別な手段を用いずにレジストを通じて不純物を注入させることが可能であるため、注入させない、レジストが厚い領域との特性を明確に変化させることが可能となり、これによって、高精度な半導体装置を形成することができる。
【００１２】
［適用例３］上記適用例に記載の電気光学装置において、前記エッチング工程は、前記第一不純物の非注入領域に対応する膜厚を注入領域よりも厚く形成した前記レジストパターンの周辺部のうち、少なくともチャネル領域に相当する部分に形成された不純物領域の半導体層を除去することが好ましい。
【００１３】
本適用例に拠れば前記第一不純物の非注入領域に対応する前記レジストパターンの周辺部のうち、少なくともチャネル領域に対応するレジストパターンのテーパー部分に形成される注入領域を取り除くことで、半導体素子を正常に駆動させることができる。
【００１４】
［適用例４］上記適用例に記載の電気光学装置において、前記第一不純物に対して相反する特性の第二不純物の注入を、前記半導体膜のエッチングおよび前記レジストパターンの剥離後の、前記基板全面に行う第二不純物注入工程と、を有することが好ましい。このとき、第一不純物が注入される領域は、第二不純物の注入で、特性が維持できる量の注入を行うことが好ましい。
【００１５】
本適用例に拠れば、異なる特性をもつ素子、具体的にはｎ型とｐ型の特性を、フォト回数を増やすことなく、あらかじめ必要な量だけシフトさせることが可能になる。
また、レジストパターンの剥離工程の後であれば、ゲート絶縁膜を形成した後に、第二不純物注入を行うことでも、同様の効果が得られる。
【００１６】
［適用例５］上記適用例に記載の電気光学装置において、前記第一不純物注入工程にて前記第一不純物を注入した第一半導体領域を覆うようにレジストパターンを形成する工程と、前記第一不純物に対して相反する特性の第二不純物の注入を行う第二不純物注入工程を有し、前記第二不純物注入工程は、前記第一不純物注入工程にて前記第一不純物を注入しない、非注入領域のレジスト端部に形成された、前記第一不純物が注入された領域に前記第二不純物を注入することが好ましい。
【００１７】
本適用例に拠れば、特性を不安定化させる、第二不純物注入領域の周辺部に形成される第一注入領域の特性を、容易に安定化することができる。
また、レジストパターンの剥離工程の後であれば、ゲート絶縁膜を形成した後に、第二不純物注入を行うことでも、同様の効果が得られる。
【００１８】
［適用例６］本適用例の半導体装置は、上記適用例の半導体装置の製造方法により製造されたことを特徴とする。
【００１９】
［適用例７］また本適用例の電気光学装置は、上記適用例の半導体装置を備えたことを特徴とする。
【００２０】
［適用例８］本適用例の電子機器は、上記適用例の電気光学装置を備えたことを特徴とする。
【図面の簡単な説明】
【００２１】
【図１】本実施形態の液晶装置の等価回路図。
【図２】本実施形態の液晶装置のＴＦＴアレイ基板の１画素を拡大して示す平面図。
【図３】図２に示す液晶装置のＡ−Ａ‘線に沿った断面図。
【図４】（ａ）〜（ｃ）は、第１実施形態の半導体装置の製造方法を示す図。
【図５】（ａ）〜（ｃ）は、第１実施形態の半導体装置の製造方法を示す図。
【図６】（ａ）〜（ｃ）は、第２実施形態の半導体装置の製造方法を示す図。
【図７】本実施形態の電子機器としての液晶表示テレビジョンを示す斜視図。
【発明を実施するための形態】
【００２２】
［第１の実施の形態］
（電気光学装置の構造）
図１〜図３に基づいて、本発明に係る実施形態の電気光学装置の構造について説明する。本実施形態では、スイッチング素子としてＴＦＴ（薄膜半導体装置）を用いたアクティブマトリクス型の透過型液晶装置を例として説明する。
図１は本実施形態の液晶装置の画像表示領域を構成するマトリクス状に配置された複数のドットにおけるスイッチング素子、信号線などの等価回路図、図２はデータ線、走査線、画素電極などが形成されたＴＦＴアレイ基板の１ドットを拡大して示す平面図、図３は本実施形態の液晶装置の構造を示す断面図であって、図２のＡ−Ａ’線断面図である。なお、図３においては、図示上側が光入射側、図示下側が視認側（観察者側）である場合について図示している。また、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００２３】
図１に示すように、本実施形態の液晶装置１は、画像表示領域を構成するマトリクス状に配置された複数のドットを有し、各ドットには、画素電極９と当該画素電極９を制御するためのスイッチング素子であるＴＦＴ（薄膜半導体装置）９０がそれぞれ形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ９０のソースに電気的に接続されている。データ線６ａに書き込まれる画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給されるか、あるいは隣り合う複数のデータ線６ａに対してグループ毎に供給される。
【００２４】
また、走査線３ａがＴＦＴ９０のゲートに電気的に接続されており、複数の走査線３ａに対して走査信号Ｇ１、Ｇ２、…、Ｇｍが所定のタイミングでパルス的に線順次で印加される。また、画素電極９はＴＦＴ９０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ９０を一定期間だけオンすることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。
【００２５】
画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する共通電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークすることを防止するために、画素電極９と共通電極との間に形成される液晶容量と並列に蓄積容量９８が付加されている。
【００２６】
図３に示すように、本実施形態の液晶装置１は、液晶層１０２を挟持して対向配置され、ＴＦＴ９０や画素電極９が形成されたＴＦＴアレイ基板１００と、共通電極１０８が形成された対向基板１０４とを具備して概略構成されている。
【００２７】
以下、図２に基づいて、ＴＦＴアレイ基板１００の平面構造について説明する。
ＴＦＴアレイ基板１００には、矩形状の画素電極９が複数、マトリクス状に設けられており、図２に示すように、各画素電極９の縦横の境界に沿って、データ線６ａ、走査線３ａ及び容量線３ｂが設けられている。本実施形態において、各画素電極９及び各画素電極９を囲むように配設されたデータ線６ａ、走査線３ａなどが形成された領域が１ドットとなっている。
【００２８】
データ線６ａは、ＴＦＴ９０を構成する多結晶半導体膜１４ａのうちソース領域１８に、コンタクトホール９２を介して電気的に接続されており、画素電極９は、多結晶半導体膜１４ａのうちドレイン領域１９に、コンタクトホール９６、ソース線６ｂ、コンタクトホール９４を介して電気的に接続されている。また、走査線３ａの一部が、多結晶半導体膜１４ａのうちチャネル領域２０に対向するように拡幅されており、走査線３ａの拡幅された部分が、ゲート電極として機能する。以下、走査線３ａにおいて、ゲート電極として機能する部分を単に「ゲート電極」と称し、符号２４ａで示す。また、ＴＦＴ９０を構成する多結晶半導体膜１４ａは、容量線３ｂと対向する部分にまで延設されており、この延設部分１ｆを下電極、容量線３ｂを上電極とする蓄積容量（蓄積容量素子）９８が形成されている。
【００２９】
次に、図３に基づいて、本実施形態の液晶装置の断面構造について説明する。
ＴＦＴアレイ基板１００は、ガラスなどの透光性材料からなる基板本体（透光性基板）１０とその液晶層１０２側表面に形成された画素電極９、ＴＦＴ９０、配向膜１１を主体として構成されており、対向基板１０４はガラスなどの透光性材料からなる基板本体１０４Ａとその液晶層１０２側表面に形成された共通電極１０８と配向膜１１０とを主体として構成されている。
【００３０】
詳細には、ＴＦＴアレイ基板１００において、基板本体１０の直上に、シリコン酸化膜等からなる下地保護膜（緩衝膜）１２が形成されている。また、基板本体１０の液晶層１０２側表面にはインジウム錫酸化物（ＩＴＯ）等の透明導電性材料からなる画素電極９が設けられ、各画素電極９に隣接する位置に、各画素電極９をスイッチング制御する画素スイッチング用ＴＦＴ９０が設けられている。
【００３１】
下地保護膜１２上には、多結晶シリコンからなる多結晶半導体膜１４ａが所定のパターンで形成されており、この多結晶半導体膜１４ａ上に、シリコン酸化膜等からなるゲート絶縁膜２２が形成され、このゲート絶縁膜２２上に、走査線３ａ（ゲート電極２４ａ）が形成されている。本実施形態では、ゲート電極２４ａの側面はゲート絶縁膜２２の表面に対してテーパー状となっている。また、多結晶半導体膜１４ａのうち、ゲート絶縁膜２２を介してゲート電極２４ａと対向する領域が、ゲート電極２４ａからの電界によりチャネルが形成されるチャネル領域２０となっている。また、多結晶半導体膜１４ａにおいて、チャネル領域２０の一方側（図示左側）には、ソース領域１８が形成され、他方側（図示右側）にはドレイン領域１９が形成されている。そして、ゲート電極２４ａ、ゲート絶縁膜２２、後述するデータ線６ａ、ソース線６ｂ、多結晶半導体膜１４ａのソース領域１８、チャネル領域２０、ドレイン領域１９などにより、画素スイッチング用ＴＦＴ９０が構成されている。
【００３２】
本実施形態において、画素スイッチング用ＴＦＴ９０は、ＬＤＤ構造を有するものとなっており、ソース領域及びドレイン領域には、各々、不純物濃度が相対的に高い高濃度領域（高濃度ソース領域、高濃度ドレイン領域）と、相対的に低い低濃度領域（ＬＤＤ領域（低濃度ソース領域、低濃度ドレイン領域））が形成されている。以下、ソース側高濃度領域、ソース側低濃度領域を、各々、符号１８、２６で表し、ドレイン側高濃度領域、ドレイン側低濃度領域を、各々、符号１９、２７で表す。
【００３３】
また、走査線３ａ（ゲート電極２４ａ）が形成された基板本体１０上には、シリコン酸化膜などからなる第１層間絶縁膜４が形成されており、この第１層間絶縁膜４上に、データ線６ａ及びソース線６ｂが形成されている。データ線６ａは、第１層間絶縁膜４に形成されたコンタクトホール９２を介して、多結晶半導体膜１４ａのソース側高濃度領域１８に電気的に接続されており、ソース線６ｂは、第１層間絶縁膜４に形成されたコンタクトホール９４を介して、多結晶半導体膜１４ａのドレイン側高濃度領域１９に電気的に接続されている。
【００３４】
また、データ線６ａ、ソース線６ｂが形成された第１層間絶縁膜４上には、シリコン窒化膜などからなる第２層間絶縁膜５が形成されており、第２層間絶縁膜５上に、画素電極９が形成されている。画素電極９は、第２層間絶縁膜５に形成されたコンタクトホール９６を介して、ソース線６ｂに電気的に接続されている。
また、多結晶半導体膜１４ａのドレイン側高濃度領域１９からの延設部分１ｆ（下電極）に対して、ゲート絶縁膜２２と一体形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層に形成された容量線３ｂが上電極として対向配置されており、これら延設部分１ｆと容量線３ｂにより蓄積容量９８が形成されている。
また、ＴＦＴアレイ基板１００の液晶層１０２側最表面には、液晶層１０２内の液晶分子の配列を制御するための配向膜１１が形成されている。
【００３５】
他方、対向基板１０４においては、基板本体１０４Ａの液晶層１０２側表面に、液晶装置１に入射した光が、少なくとも、多結晶半導体膜１４ａのチャネル領域２０及び低濃度領域２６、２７に入射することを防止するための遮光膜１０６が形成されている。また、遮光膜１０６が形成された基板本体１０４Ａ上には、そのほぼ全面に渡って、ＩＴＯなどの透明導電膜からなる共通電極１０８が形成され、その液晶層１０２側には、液晶層１０２内の液晶分子の配列を制御するための配向膜１１０が形成されている。
【００３６】
（薄膜半導体装置の製造方法）
図４（ａ）〜（ｃ）、図５（ａ）〜（ｃ）は、本実施形態におけるＬＤＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。
まず、図４（ａ）に示すように、基板本体１０として、超音波洗浄などにより清浄化したガラス基板などの透光性基板を用意する。その後、基板本体１０の表面温度が１５０〜４５０℃となる条件下で、基板本体１０の全面にシリコン酸化膜などからなる下地保護膜（緩衝膜）１２をプラズマＣＶＤ法などにより１００ｎｍ〜５００ｎｍの厚さに成膜する。この工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ2Ｈ5）4）と酸素、ジシランとアンモニアなどが好適である。
【００３７】
次に、図４（ａ）に示すように、下地保護膜１２の全面に、非晶質シリコンからなる非晶質半導体膜１４をプラズマＣＶＤ法などにより３０ｎｍ〜１００ｎｍの厚さに成膜する。この工程において用いる原料ガスとしては、ジシランやモノシランが好適である。次に、非晶質半導体膜１４に対して、レーザーアニールを施して、非晶質半導体膜１４を多結晶化した、多結晶シリコンからなる多結晶半導体膜１４ａを形成する。
【００３８】
次に、図４（ｂ）に示すように、上記多結晶半導体膜１４ａ上にフォトレジスト１６を成膜し、フォトリソグラフィー法により所定形状にパターニングする。ここで、フォトリソグラフィー法においては、フォトレジスト１６に転写露光する所定パターンマスク又はレチクルとしてハーフトーンマスクを使用している。このハーフトーンマスクは、露光装置から照射される露光光を遮断する部分と、露光光を完全に透過させる部分と、露光光を部分的に透過させる部分とを有し、部分的に露光光を透過させるマスク又はレチクル領域には、スリットなどからなる回折格子パターンが設けられ、露光光の透過する光強度を制御することができるようになっている。
【００３９】
このようにして、露光時に上記ハーフトーンマスクを使用して、フォトレジスト１６の形状を、多結晶半導体膜１４ａのうち、特性をあらかじめシフトさせる、孤立したパターンに対応するフォトレジスト１６の膜厚が、特性をシフトさせる注入を行う必要のない、孤立したパターンのフォトレジスト１７の膜厚よりも薄くなるように形成する。つまり、多結晶半導体膜１４ａにあらかじめ特性をシフトするための第一不純物イオン注入を行った場合に、照射された不純物イオンがフォトレジスト１６を通過し、上記特性をシフトさせる、孤立した素子パターンに注入されるようなフォトレジスト１６の膜厚であることを意味する。このようなフォトレジスト１６の膜厚としては、例えば、５０ｎｍ〜３００ｎｍ程度であることが好ましい。
一方、多結晶半導体膜１４ａのあらかじめ特性をシフトさせる必要のない孤立パターンに対応するフォトレジスト１７の膜厚としては、多結晶半導体膜１４ａに第一不純物イオン注入を行った場合に、照射された不純物イオンをフォトレジスト１７領域内で遮断し、多結晶半導体膜１４ａに所定濃度の不純物イオンが到達しない程度の膜厚である。このようなフォトレジスト１７の膜厚としては、例えば、５００ｎｍ以上であることが好ましい。なお、フォトレジスト１６，１７とは、パターン化された本願のレジストパターンを指すものである。
【００４０】
次に、図４（ｂ）に示すように、上記フォトレジスト１６，１７をマスクとして、多結晶半導体膜１４ａに対して、低濃度の不純物イオン（リンイオン）を例えば、０．１×１０2〜約１０×１０11／ｃｍ2のドーズ量で注入する。これによって、上記フォトレジスト１６の膜厚が薄い領域については、不純物イオンがフォトレジスト１６を通過し、多結晶半導体膜１４ａに注入される。
続けて、図４（ｃ）に示すように、上記所定形状にパターニングされたフォトレジスト１６，１７をマスクとして、フォトレジスト１６の下層に形成されている多結晶半導体膜１４ａを所定形状にエッチングする。
このとき、フォトレジスト１７に相当する領域の周辺部のうち、少なくともチャネル部分に相当する部分を、エッチングの際に、取り除いておくことが望ましい。これにより、第一不純物注入時に、フォトレジスト１７周辺のレジストテーパー部分に打ち込まれることにより形成される不純物注入領域を取り除くことが可能になり、半導体素子の動作安定性を、著しく向上させることができる。エッチング方法としては、ドライエッチング又はウエットエッチングなどの各種方法が適用可能である。このようにしてフォトレジスト１６をマスクとして、自己整合的（セルフアライメント）に多結晶半導体膜１４ａに、必要な分だけ特性をシフトさせた半導体層のパターニングを行うことができる。
一方、膜厚がフォトレジスト１６よりも厚いフォトレジスト１７で覆われた領域は、不純物イオンがフォトレジスト１７により遮断されるため、不純物イオンは多結晶半導体膜１４ａの領域には到達しない。
また、多結晶半導体膜１４ａへの不純物イオン注入を、エッチングの後に実施する方法も好ましい。
【００４１】
本実施形態で特徴的な点は、上述したように、多結晶半導体膜１４ａ上に成膜したフォトレジスト１６，１７を、それぞれ孤立した所定形状にパターニングし、これをマスクとしてあらかじめ特性をシフトさせる素子に対してのみ、不純物イオンを多結晶半導体膜１４ａに注入している点である。即ち、従来のように複数回のフォト工程を経て、不純物イオン注入による特性シフト及びパターニングを行うのではなく、１回のフォト工程にて、不純物注入とパターニングとを行っている点である。
【００４２】
次に、図５（ａ）に示すように、多結晶半導体膜１４ａ上に成膜されたフォトレジスト１６，１７を剥離し、多結晶半導体膜１４ａ上を含む基板本体１０の全面に、プラズマＣＶＤ法、スパッタ法などによりゲート絶縁膜２２を形成する。続けて、図５（ｂ）に示すように、ゲート絶縁膜２２上に、フォトレジスト２３を形成し、このフォトレジスト２３をマスクに、高濃度注入領域１８を形成する。さらに図５（ｃ）に示すように剥離工程を経た後、ゲート電極２４ａを形成し、ゲート電極２４ａをマスクに、低濃度不純物注入を行い、低濃度注入領域２６を形成することで、ＬＤＤ構造を持つ半導体層を形成することができる。
以上により、あらかじめ特性をシフトさせることで、特性を安定化させるデバイスを形成するにあたって、フォト回数を増やすことなく、あらかじめ特性をシフトさせる素子と、シフトさせない素子を、ほぼ同時に、同一基板上に形成することができる。
【００４３】
［第２の実施の形態］
次に、ＣＭＯＳ型の半導体の場合について説明する。図６（ａ）に示すように、第一不純物注入を行った後、剥離にてレジストを取り除いた上で、さらにフォトレジスト４６を、少なくとも前記フォトレジスト１６に対応する、第一不純物注入領域を覆うように形成する。
【００４４】
次に、図６（ｂ）に示すように、前述の第一不純物とは反対の特性を示す不純物の注入を行うことで、第一不純物注入時には、フォトレジスト１７で遮蔽されていた多結晶半導体膜１４ｂの領域の半導体特性をあらかじめシフトさせることが可能になり、二種類の相反する特性をもつ素子の特性制御を、フォトの回数を増やすことなく、同一平面に形成することができる。
さらに、第一不純物注入の際に形成された、第二不純物注入領域の周辺部に、レジストテーパー部を通じて注入されてしまうことで形成される、特性に不具合をもたらす部分を、カウンタードープすることで、上記第二不純物形成領域の素子の特性を安定化させることができる。
【００４５】
次に、図６（ｃ）に示すように、多結晶半導体膜１４ａ上に成膜されたフォトレジスト４６を剥離し、多結晶半導体膜１４ａ，１４ｂ上を含む基板本体１０の全面に、プラズマＣＶＤ法、スパッタ法などによりゲート絶縁膜２２を形成する。続けて、ゲート絶縁膜２２上にフォトレジスト７６を形成し、高濃度注入領域の高濃度不純物注入、剥離工程を行うことで異なる特性、すなわちｎ型とｐ型の半導体素子の両方の特性を、あらかじめシフトさせることができる。
なお、ゲート絶縁膜２２を形成した後に、フォトレジスト４６を形成し、第二不純物注入を行うことも可能である。
【００４６】
以上説明したように、本実施形態では、異なる膜厚のフォトレジスト１６，１７を多結晶半導体膜１４ａ上に直接的に形成した後、特性をあらかじめシフトさせる素子に対応するフォトレジスト１６の膜厚をフォトリソグラフィー法により所定形状に薄く形成している。これにより、上記フォトレジスト１６をマスクとして多結晶半導体膜１４ａに所定濃度の不純物を注入することができる。その後、上記フォトレジスト１６，１７をマスクにして、エッチングすることができる。即ち、一回のフォトリソグラフィー工程により形成した所定形状のフォトレジスト１６を、多結晶半導体膜１４ａのエッチングと、第一不純物の注入との両工程にマスクとして併用することができる。従って、従来法と比較して、フォトリソグラフィー工程を１回削減することができる。また、フォトリソグラフィー工程に付随する工程、例えば、フォトレジスト１６の剥離などの工程についても削減することができる。
【００４７】
また、フォトレジスト１６，１７の剥離工程の後、上記第一不純物と相反する特性をもつ第二不純物を注入することで、フォトレジスト１７に相当する部分に相当する半導体素子の特性を、フォトレジスト１６に相当する素子と相反するように、特性をシフトさせることができる。
【００４８】
また、第一不純物注入時に、フォトレジスト１７の周辺部に発生するテーパー部分を通じて形成される、意図しない注入エリアの不純物注入領域を、少なくとも、特性に影響しない状態に安定化させることもできる。
【００４９】
［電子機器］
以下、本発明の上記実施形態の液晶装置を備えた電子機器の具体例について説明する。図７は、電子機器としての液晶表示テレビジョンの一例を示した斜視図である。
図７に示すように、本実施形態の電子機器としての液晶表示テレビジョン１２００は、テレビジョン本体１２０２に、上記液晶装置１を用いた表示部１２０１と、スピーカー１２０３とを有している。したがって、半導体装置の製造工程が簡略化され、高いコストパフォーマンスを有する液晶表示テレビジョン１２００が実現されている。
なお、上述した液晶装置１は、上記液晶表示テレビジョン１２００以外にも種々の電子機器に適用することができる。例えば、プロジェクター、マルチメディア対応のパーソナルコンピューター（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャー、ワードプロセッサー、ビューファインダー型またはモニター直視型のビデオテープレコーダー、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
【００５０】
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。
例えば、上記実施形態では、所定領域に対応するレジストの膜厚を他の領域の膜厚より薄く形成したレジストをマスクとして、多結晶半導体膜に不純物イオン注入を行っていた。これに対して、上記所定領域に対応するレジストの膜厚を薄く形成したレジストを再露光（ハーフトーン露光など）することにより、上記レジストの薄く形成した領域に対応する多結晶半導体膜を露出させた後、多結晶半導体膜に直接的に不純物を注入してもよい。これにより、多結晶半導体膜に不純物を均一に注入することができる。なお、この場合には、直接、多結晶半導体膜に不純物注入を行うため、不純物イオン注入装置の加速電圧などを上記実施形態よりも低く設定して、不純物イオン注入を行うことが好ましい。
【符号の説明】
【００５１】
１…電気光学装置としての液晶装置、１４ａ，１４ｂ…多結晶半導体膜、１６，１７，２３，４６，７６…フォトレジスト、１８…ソース側高濃度領域、１９…ドレイン側高濃度領域、２０…チャネル領域、２２…ゲート絶縁膜、２４ａ…ゲート電極、２６…ソース側低濃度領域、２７…ドレイン側低濃度領域、９０…半導体装置としての薄膜トランジスター（ＴＦＴ）、１２００…電子機器としての液晶表示テレビジョン。
【図１】
2012191105.tif 000003
【図２】
2012191105.tif 000004
【図３】
2012191105.tif 000005
【図４】
2012191105.tif 000006
【図５】
2012191105.tif 000007
【図６】
2012191105.tif 000008
【図７】
2012191105.tif 000009