(57)【要約】【課題】本発明は積層セラミックコンデンサに関する。【解決手段】本発明の一実施形態による積層セラミックコンデンサは、複数の誘電体層と複数の内部電極層が交互に積層される積層本体を含み、上記内部電極層は、幅が長さ方向の中央部から両端部に行くほど徐々に減少し、上記内部電極層の長さ方向端部における幅を最小幅Ｌ２とし、上記誘電体層において内部電極層が配置されない部分であるマージン部Ｍの上記内部電極層の長さ方向端部に対応する部分の幅を最大幅Ｍ２とすると、Ｌ２に対するＭ２の比Ｍ２／Ｌ２は０．２〜０．３となることができる。【選択図】図３
2012253340.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層と複数の内部電極層が交互に積層される積層本体を含み、
前記内部電極層は、長手方向の中央部から両端部に行くほど幅が徐々に減少し、
前記内部電極層の長手方向端部における幅を最小幅Ｌ２とし、前記誘電体層における内部電極層が配置されないマージン部Ｍの前記内部電極層の前記長手方向端部に対応する部分の幅を最大幅Ｍ２とすると、Ｌ２に対するＭ２の比Ｍ２／Ｌ２は０．２〜０．３となる積層セラミックコンデンサ。
【請求項２】
前記マージン部の前記内部電極層の長手方向中央部に対応する部分の幅を最小幅Ｍ１とすると、Ｍ１は３０μｍを超過する請求項１に記載の積層セラミックコンデンサ。
【請求項３】
前記誘電体層の平均厚さは０．６５μｍ以下である請求項１または２に記載の積層セラミックコンデンサ。
【請求項４】
前記内部電極層は、前記長手方向の中央部が所定の曲率半径を有する請求項１から３の何れか１項に記載の積層セラミックコンデンサ。
【請求項５】
前記内部電極層は、第１内部電極及び当該第１内部電極と前記誘電体層を介して対向する第２内部電極を含み、
前記第１内部電極は、前記積層本体の第１短側面に引き出される第１リード、当該第１リードと前記長手方向に向かって対向する第１先端部、及び前記第１リードと前記第１先端部を連結する第１側辺を含み、
前記第２内部電極は、前記積層本体の、前記第１短側面と対向する第２短側面に引き出される第２リード、当該第２リードと前記長手方向に向かって対向する第２先端部、及び前記第２リードと前記第２先端部を連結する第２側面を含み、
前記第１側辺と前記第１先端部が接する第１エッジは、前記第２内部電極を前記第１内部電極が形成された平面に投映した領域内に配置される請求項１から４の何れか１項に記載の積層セラミックコンデンサ。
【請求項６】
積層本体の第１短側面に引き出される第１リード、当該第１リードと長手方向に向かって対向する第１先端部、及び前記第１リードと前記第１先端部を連結する第１側辺を含む第１内部電極と、
前記第１内部電極に、０．６５μｍ以下の厚さを有する誘電体層を介して配置される第２電極と
を含み、
前記第１リードまたは前記第１先端部における前記第１内部電極の幅をＬ２とし、前記第１側辺が前記第１リードまたは前記第１先端部と接する地点から前記積層本体の幅方向側面までの幅をＭ２とすると、前記Ｌ２に対する前記Ｍ２の比Ｍ２／Ｌ２は０．２〜０．３となる積層セラミックコンデンサ。
【請求項７】
前記第１内部電極が最大幅Ｌ１を有する前記第１側辺の中央部から前記積層本体の幅方向側面までの幅をＭ１とすると、前記Ｍ１は３０μｍを超過する請求項６に記載の積層セラミックコンデンサ。
【請求項８】
前記第２内部電極は、前記積層本体の、前記第１短側面と対向する第２短側面に引き出される第２リード、当該第２リードと前記長手方向に向かって対向する第２先端部、及び前記第２リードと前記第２先端部を連結する第２側面を含み、
前記第１内部電極の幅は前記長手方向の中央部から両端部に行くほど徐々に減少し、前記第１側辺と前記第１先端部が接する第１エッジは、前記第２リード、前記第２先端部及び前記第２側面で囲まれた領域を前記第１内部電極が形成された平面に投映した領域内に配置される請求項６または７に記載の積層セラミックコンデンサ。
【請求項９】
前記内部電極層は、前記長手方向に延びる側辺が楕円形である請求項１から８の何れか１項に記載の積層セラミックコンデンサ。
【請求項１０】
積層本体の第１短側面に引き出される第１リード、当該第１リードと長手方向に向かって対向する第１先端部、及び前記第１リードと前記第１先端部を連結する第１側辺を含む第１内部電極と、
前記積層本体の、前記第１短側面と対向する第２短側面に引き出される第２リード、当該第２リードと前記長手方向に向かって対向する第２先端部、及び前記第２リードと前記第２先端部を連結する第２側面を含む第２内部電極と、
前記第１内部電極と前記第２内部電極の間に配置され、０．６５μｍ以下の厚さを有する誘電体層と
を含み、
前記第１内部電極の幅は前記長手方向の中央部から両端部に行くほど徐々に減少し、前記第１側辺と前記第１先端部が接する第１エッジは、前記第２内部電極を前記第１内部電極が形成された平面に投映した領域内に配置される積層セラミックコンデンサ。
【請求項１１】
前記第１リードまたは前記第１先端部における前記第１内部電極の幅をＬ２とし、前記第１側辺が前記第１リードまたは前記第１先端部と接する地点から前記積層本体の幅方向側面までの幅をＭ２とすると、前記Ｌ２に対する前記Ｍ２の比Ｍ２／Ｌ２は０．２〜０．３となる請求項１０に記載の積層セラミックコンデンサ。
【請求項１２】
前記第１内部電極が最大幅Ｌ１を有する前記第１側辺の中央部から前記積層本体の幅方向側面までの幅をＭ１とすると、前記Ｍ１は３０μｍを超過する請求項１０または１１に記載の積層セラミックコンデンサ。
【請求項１３】
前記内部電極層の積層数は２００層以上である請求項１から１２の何れか１項に記載の積層セラミックコンデンサ。
【請求項１４】
前記積層セラミックコンデンサの前記長手方向の長さ、幅、誘電体層及び内部電極層の積層方向の厚さはそれぞれ０．６±０．０９ｍｍ、０．３±０．０９ｍｍ、０．３±０．０９ｍｍである請求項１から１３の何れか１項に記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサに関し、より詳細には、信頼性に優れた高容量の積層セラミックコンデンサに関する。
【背景技術】
【０００２】
一般的に、コンデンサ、インダクタ、圧電体素子、バリスタ、またはサーミスタ等のセラミック材料を使用する電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極とを備える。
【０００３】
セラミック電子部品のうち、積層セラミックコンデンサは、小型ながらも高容量が保障され、実装が容易であるという長所によりコンピュータ、ＰＤＡ、携帯電話等の移動通信装置の部品として広く使用されている。
【０００４】
最近では、電子製品の小型化及び多機能化に従い、チップ部品も小型化及び高機能化される傾向にあるため、積層セラミックコンデンサにおいてもそのサイズが小さく、容量が大きい高容量の製品が要求されている。そこで、近年、誘電体層及び内部電極の厚さが薄くなり積層数が増加する積層セラミックコンデンサが製造されている。
【０００５】
しかしながら、誘電体層の薄層化によって単位厚さ当たりの電圧が高くなると、低電圧を印加しても誘電体層の絶縁破壊（ｄｉｅｌｅｃｔｒｉｃ  ｂｒｅａｋｄｏｗｎ）が発生する可能性が大きくなる。一般的に、積層セラミックコンデンサに電圧を印加する場合、内部電極の長さ方向の中央部に比べて端部に電界が集中するため、中央部の誘電体層に欠陥がない限り、端部で絶縁破壊が発生する。
【０００６】
特に、内部電極の端部が積層方向に平行に形成されている長方形のパターンである場合、端部間の距離が短いため電界強度がより高くなり、絶縁破壊電圧（ｂｒｅａｋｄｏｗｎ  ｖｏｌｔａｇｅ，ＢＤＶ）特性の劣化をもたらす。
【０００７】
一方、内部電極の引出部の角部分は外部電極の塗布厚さが最も薄い部分として、メッキ液の浸透が比較的容易であるが、内部電極の引出部の幅が大きく誘電体層のマージン部の幅が狭い場合、メッキ液が内部電極と誘電体層の界面の間に浸透しクラック（ｃｒａｃｋ）等の構造欠陥を誘発し、信頼性の低下が発生する可能性が高くなる。そのため、積層セラミックコンデンサの小型化及び高容量化には限界がある。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、上記のような従来技術の問題点を解決するためのもので、積層セラミックコンデンサの小型化及び高容量化を具現するとともに、高信頼性の積層セラミックコンデンサを提供することにある。
【課題を解決するための手段】
【０００９】
上述した技術的課題を達成するために、本発明の一実施形態による積層セラミックコンデンサは、複数の誘電体層と複数の内部電極層が交互に積層される積層本体を含み、上記内部電極層は、幅が長さ方向の中央部から両端部に行くほど徐々に減少し、上記内部電極層の長さ方向端部における幅を最小幅Ｌ２とし、上記誘電体層において内部電極層が配置されない部分であるマージン部Ｍの上記内部電極層の長さ方向端部に対応する部分の幅を最大幅Ｍ２とすると、Ｌ２に対するＭ２の比Ｍ２／Ｌ２は０．２〜０．３となることができる。
【００１０】
また、本発明の一実施形態によると、上記マージン部の上記内部電極層の長さ方向中央部に対応する部分の幅を最小幅Ｍ１とすると、Ｍ１は３０μｍを超過することができる。
【００１１】
また、本発明の一実施形態によると、上記誘電体層の平均厚さは０．６５μｍ以下であることができる。
【００１２】
また、本発明の一実施形態によると、上記内部電極層は、長さ方向の中央部が所定の曲率半径を有することができる。
【００１３】
また、本発明の一実施形態によると、上記内部電極層は、長さ方向に延長される側辺が楕円形であることができる。
【００１４】
また、本発明の一実施形態によると、上記内部電極層は、第１内部電極及び上記第１内部電極と誘電体階を介して対向する第２内部電極を含み、上記第１内部電極は、上記積層本体の第１短側面に引き出される第１リード、上記第１リードと長さ方向に対向する第１先端部、及び上記第１リードと上記第１先端部を連結する第１側辺を含み、上記第２内部電極は、上記積層本体の第２短側面に引き出される第２リード、上記第２リードと長さ方向に対向する第２先端部、及び上記第２リードと上記第２先端部を連結する第２側面を含み、上記第１側辺と上記第１先端部が接する第１エッジは、上記第２内部電極を上記第１内部電極が形成された平面に投映した領域内に配置されることができる。
【００１５】
また、本発明の一実施形態によると、上記内部電極層の積層数は２００層以上であることができる。
【００１６】
また、本発明の一実施形態によると、上記積層セラミックコンデンサの長さ、幅、厚さはそれぞれ０．６±０．０９ｍｍ、０．３±０．０９ｍｍ、０．３±０．０９ｍｍであることができる。
【００１７】
一方、本発明の他の一実施形態による積層セラミックコンデンサは、積層本体の第１短側面に引き出される第１リード、上記第１リードと長さ方向に対向する第１先端部、及び上記第１リードと上記第１先端部を連結する第１側辺を含む第１内部電極と、上記第１内部電極と０．６５μｍ以下の厚さを有する誘電体層を介して配置される第２電極とを含み、上記第１リードまたは上記第１先端部における上記第１内部電極の幅をＬ２とし、上記第１側辺が上記第１リードまたは上記第１先端部と接する地点から上記積層本体の幅方向側面までの幅をＭ２とすると、上記Ｌ２に対する上記Ｍ２の比Ｍ２／Ｌ２は０．２〜０．３となることができる。
【００１８】
また、本発明の他の一実施形態によると、上記第１内部電極が最大幅Ｌ１を有する上記第１側辺１２１ｂの中央部から上記積層本体の幅方向側面までの幅をＭ１とすると、上記Ｍ１は３０μｍを超過することができる。
【００１９】
また、本発明の他の一実施形態によると、上記第２内部電極は、上記積層本体の第２短側面に引き出される第２リード、上記第２リードと長さ方向に対向する第２先端部、及び上記第２リードと上記第２先端部を連結する第２側面を含み、上記第１内部電極の幅は長さ方向の中央部から両端部に行くほど徐々に減少し、上記第１側辺と上記第１先端部が接する第１エッジは、上記第２内部電極の第２リード、第２先端部及び第２側面で囲まれた領域を上記第１内部電極が形成された平面に投映した領域内に配置されることができる。
【００２０】
また、本発明の他の一実施形態によると、上記内部電極層は、長さ方向に延長される側辺が楕円形であることができる。
【００２１】
また、本発明の他の一実施形態によると、上記内部電極層の積層数は２００層以上であることができる。
【００２２】
また、本発明の他の一実施形態によると、上記積層セラミックコンデンサの長さ、幅、厚さはそれぞれ０．６±０．０９ｍｍ、０．３±０．０９ｍｍ、０．３±０．０９ｍｍであることができる。
【００２３】
一方、本発明のさらに他の一実施形態による積層セラミックコンデンサは、積層本体の第１短側面に引き出される第１リード、上記第１リードと長さ方向に対向する第１先端部、及び上記第１リードと上記第１先端部を連結する第１側辺を含む第１内部電極と、上記積層本体の第２短側面に引き出される第２リード、上記第２リードと長さ方向に対向する第２先端部、及び上記第２リードと上記第２先端部を連結する第２側面を含む第２内部電極と、上記第１内部電極と上記第２内部電極の間に配置され、０．６５μｍ以下の厚さを有する誘電体層とを含み、上記第１内部電極の幅は、長さ方向の中央部から両端部に行くほど徐々に減少し、上記第１側辺と上記第１先端部が接する第１エッジは、上記第２内部電極を上記第１内部電極が形成された平面に投映した領域内に配置されることができる。
【００２４】
また、本発明の他の一実施形態によると、上記第１リードまたは上記第１先端部における上記第１内部電極の幅をＬ２とし、上記第１側辺が上記第１リードまたは上記第１先端部と接する地点から上記積層本体の幅方向側面までの幅をＭ２とすると、上記Ｌ２に対する上記Ｍ２の比Ｍ２／Ｌ２は０．２〜０．３となることができる。
【００２５】
また、本発明の他の一実施形態によると、上記第１内部電極が最大幅Ｌ１を有する上記第１側辺１２１ｂの中央部から上記積層本体の幅方向側面までの幅をＭ１とすると、上記Ｍ１は３０μｍを超過することができる。
【００２６】
また、本発明の他の一実施形態によると、上記第１内部電極が最大幅Ｌ１を有する上記第１側辺１２１ｂの中央部から上記積層本体の幅方向側面までの幅をＭ１とし、上記第１リードまたは上記第１先端部における上記第１内部電極の幅をＬ２とし、上記第１側辺が上記第１リードまたは上記第１先端部と接する地点から上記積層本体の幅方向側面までの幅をＭ２とすると、上記Ｍ１は３０μｍを超過し、上記Ｌ２に対する上記Ｍ２の比Ｍ２／Ｌ２が０．２〜０．３となることができる。
【００２７】
また、本発明の他の一実施形態によると、上記内部電極層の積層数は２００層以上であることができる。
【００２８】
また、本発明の他の一実施形態によると、上記積層セラミックコンデンサの長さ、幅、厚さはそれぞれ０．６±０．０９ｍｍ、０．３±０．０９ｍｍ、０．３±０．０９ｍｍであることができる。
【発明の効果】
【００２９】
上述したように、本発明による積層セラミックコンデンサによると、積層セラミックコンデンサの小型化及び高容量化を具現するとともに、信頼性を向上させることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態による積層セラミックコンデンサの外観斜視図である。
【図２】図１の本発明の一実施形態による積層セラミックコンデンサをＡ−Ａ'方向に沿って切断して示した断面図である。
【図３】図１の本発明の一実施形態による積層セラミックコンデンサをＢ−Ｂ'方向に沿って切断して示した断面図である。
【図４】本発明の他の実施形態による積層セラミックコンデンサを長さ及び幅方向に沿って切断して示した断面図である。
【発明を実施するための形態】
【００３１】
以下では図面を参照し本発明の具体的な実施例を詳細に説明する。但し、本発明の思想は提示される実施例に制限されず、本発明の思想を理解する当業者は同一の思想の範囲内で他の構成要素を追加、変更、削除等を通じて退歩的な他の発明や本発明の思想の範囲内に含まれる他の実施例を容易に提案することができ、これも本願発明の思想の範囲内に含まれる。
【００３２】
また、各実施例の図面に示す同一または類似する思想の範囲内の機能が同一または類似する構成要素は、同一または類似する参照符号を用いて説明する。
【００３３】
図１は、本発明の一実施形態による積層セラミックコンデンサの外観斜視図であり、図２は、図１のＡ−Ａ'方向に沿って切断した断面図であり、図３は、図１のＢ−Ｂ'線に沿って切断した断面図である。
【００３４】
図１から図３を参照すると、本実施形態による積層セラミックコンデンサ１００は、積層本体１１０及び外部電極１３０を含むことができる。
【００３５】
積層本体１１０は直方体形状を有することができる。本実施形態において、積層方向の断面を上面Ｔｆ及び下面Ｂｆとし、長さ方向の断面を第１及び第２短側面Ｓｆ１及びＳｆ２とし、及び幅方向断面を第１及び第２長側面Ｌｆ１及びＬｆ２と定義する。
【００３６】
一方、本実施形態の積層セラミックコンデンサにおいて、「長さ方向」を図１の「Ｌ」方向、「幅方向」を「Ｗ」方向、「厚さ方向」を「Ｔ」方向と定義する。ここで、「厚さ方向」は誘電体層を積み重ねる方向、即ち、「積層方向」と同じ概念で使用することができる。
【００３７】
積層本体１１０は、複数の誘電体層が厚さＴ方向に積層されて形成されることができる。積層本体１１０を構成する複数の誘電体層は焼成された状態であって、隣接する誘電体層間の境界は確認できない程度に一体化されていることがある。
【００３８】
ここで、誘電体層は高誘電率を有するセラミック粉末からなることができるが、上記セラミック粉末はこれに制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ３）系粉末またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末等を使用してもよい。
【００３９】
本実施形態において、セラミック粉末の焼成後、複数の誘電体層のうち１つの誘電体層の厚さは０．６５μｍ以下であることができる。
【００４０】
本発明の一実施形態において、上記誘電体層の厚さは、内部電極層１２１、１２２の間に配置される誘電体層の平均厚さを意味することができる。上記誘電体層の平均厚さは、図２のように、積層本体１１０の長さ方向断面を走査型電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ  Ｅｌｅｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いてイメージをスキャンして測定することができる。例えば、積層本体１１０の長さＬ方向の中央部で切断した幅及び厚さ方向Ｗ−Ｔの断面を上記１万倍率の走査型電子顕微鏡（ＳＥＭ）を用いてスキャンしたイメージから抽出された任意の誘電体層に対して、長さ方向に等間隔に設けられた３０個の地点でその厚さを測定して平均値を求めることができる。上記等間隔の３０個の地点は、第１及び第２内部電極１２１、１２２が重畳される領域を意味する容量形成部で測定されることができる。また、このような平均値測定を１０個以上の誘電体層に拡張して平均値を測定すると、誘電体層の平均厚さを更に一般化することができる。
【００４１】
また、上記誘電体層の厚さは、互いに隣接する内部電極１２１、１２２の中央部との間の平均距離として定義されてもよい。例えば、スキャンされた内部電極１２１、１２２の中央部のイメージから、内部電極層の長さ方向に等間隔に設けられた３０個の地点で上記隣接する内部電極１２１、１２２の中央部との距離を測定して平均距離を求めることができる。また、このように互いに隣接する内部電極間の平均距離を１０対以上の内部電極層に拡張して測定すると、上記隣接する内部電極間の平均距離を更に一般化することができる。
【００４２】
積層本体１１０の内部には複数の内部電極層１２０が形成されることができる。内部電極層１２０は誘電体層上に形成され、焼成によって、１つの誘電体層を介して誘電体層の積層方向で対向配置されることができる。
【００４３】
複数の内部電極層１２０は導電性金属で形成され、例えば、ＮｉまたはＮｉ合金からなることを使用することができる。上記Ｎｉ合金としては、ＮｉとともにＭｎ、Ｃｒ、ＣｏまたはＡｌを含むことができる。内部電極層１２０は、誘電体層をなすセラミックグリーンシートの一面にニッケル（Ｎｉ）等の金属粉末が含まれた導電性ペーストを所定のパターンで印刷することによって形成されることができる。これに制限されるものではないが、１つの内部電極層の厚さは０．７μｍ以下であることができる。
【００４４】
また、本発明の一実施形態によると、内部電極層が形成された誘電体層は２００層以上、５００層以上あるいはそれ以上積層されてもよい。
【００４５】
複数の内部電極層１２０は、互いに異なる極性を有する複数の第１内部電極１２１及び複数の第２内部電極１２２を含むことができる。第１内部電極１２１及び第２内部電極１２２は積層方向に沿って誘電体層を介して互いに対向するように積層されることができる。
【００４６】
図３に示されたように、第１内部電極１２１は、積層本体１１０の第１短側面Ｓｆ１に露出する第１リード１２１ａ、第１側辺１２１ｂ、及び第１リード１２１ａと長さ方向に対向する第１先端部１２１ｃを含むことができる。同様に、第２内部電極１２２は、積層本体１１０の第２短側面Ｓｆ２に露出する第２リード１２２ａ、第２側辺１２２ｂ、及び第２リード１２２ａと長さ方向に対向する第２先端部１２２ｃを含むことができる。
【００４７】
これにより、複数の第１内部電極１２１及び複数の第２内部電極１２２は積層本体１１０の側面で外部電極１３０と接続されることができる。即ち、複数の第１内部電極１２１は、第１短側面Ｓｆ１に露出した第１リード１２１ａにより第１外部電極１３１に接続され、複数の第２内部電極１２２は第２短側面Ｓｆ２に露出した第２リード１２２ａにより第２外部電極１３２に接続されることができる。
【００４８】
第１側辺１２１ｂは、第１内部電極１２１の幅が長さ方向の中央部から第１リード１２１ａ及び第１先端部１２１ｃに行くほど徐々に減少する形態であることができる。同様に、第２側辺１２２ｂは、第２内部電極１２２の幅が長さ方向の中央部から第２リード１２２ａ及び第２先端部１２２ｃに行くほど徐々に減少する形態であることができる。そのため、複数の内部電極層１２０は、幅が長さ方向の中央部から両端部、即ち、リードと先端部に行くほど徐々に減少するように形成されることができる。
【００４９】
本実施形態において、第１側辺１２１ｂ及び第２側辺１２２ｂは長さ方向の中央部で所定の曲率半径Ｒを有するように形成されることができる。例えば、第１側辺１２１ｂ及び第２側辺１２２ｂは、長さ方向の中央部で所定の曲率半径Ｒを有するように形成され、中央部からリード及び先端部に行くほど内部電極の幅が減少する形態であることができる。本発明はこれに制限されず、第１側辺１２１ｂ及び第２側辺１２２ｂが長さ方向で全体的になだらかな斜線形、例えば、楕円形、または、長さ方向の中央部からリード及び先端部に行くほど内部電極の幅が減少する斜線形であってもよい。
【００５０】
第１先端部１２１ｃ及び第２先端部１２２ｃは、外部電極と接続されない第１及び第２内部電極１２１、１２２の端部であって、第１及び第２リード１２１ａ、１２２ａに対して長さ方向の反対側に位置することができる。第１先端部１２１ｃと第１側辺１２１ｂが接するエッジ（ｅｄｇｅ）と第２先端部１２２ｃと第２側辺１２２ｂが接するエッジとは、それぞれ鈍角を有するように形成されることができる。
【００５１】
そして、上記第１側辺Ｓｆ１と上記第１先端部１２１ｃが接する第１エッジＥ１は、上記第２内部電極１２２を上記第１内部電極１２１が形成された平面に投映した領域ＰＡ内に配置されることができる。
【００５２】
第１リード１２１ａと第１先端部１２１ｃの幅は同一に形成されてもよい。同様に、第２リード１２２ａと第２先端部１２２ｃの幅も同一に形成されてもよい  。
【００５３】
第１内部電極１２１と第２内部電極１２２は、誘電体層１１１を介して積層方向で重畳される部分（重畳部）Ｃａで容量が形成されることができる。重畳部Ｃａにおいては、第１内部電極１２１と第２内部電極の各側辺が交差する交差点Ｘが形成されることができる。
【００５４】
重畳部Ｃａにおいて、第１側辺１２１ｂの交差点Ｘから第１先端部１２１ｃと第１側辺１２１ｂが接するエッジまでの部分は第２内部電極１２２の第２側辺１２２ｂと重畳されない。同様に、重畳部Ｃａにおいて、第２側辺１２２ｂの交差点Ｘから第２先端部１２２ｃと第２側辺１２２ｂが接するエッジまでの部分は第１内部電極１２１の第１側辺１２１ｂと重畳されない。
【００５５】
このように、本実施例において、第１側辺１２１ｂと第１先端部１２１ｃが接する部分、または、第２側辺１２２ｂ第２先端部１２２ｃが接する部分のエッジが第２内部電極１２２または第１内部電極１２１の内部に配置され、上記エッジでの電界集中を避けることができ、ＢＤＶ特性の低下を防止することができる。
【００５６】
第１及び第２内部電極１２１、１２２における長さ方向の中央部が最大幅Ｌ１を有することができ、長さ方向端部、即ち、リードまたは先端部が最小幅Ｌ２を有することができる。例えば、第１内部電極１２１における長さ方向の中央部の幅をＬ１とし、第１リード１２１ａまたは第１先端部１２１ｃにおける上記第１内部電極の幅をＬ２と定義することができる。
【００５７】
一方、誘電体層１１１で内部電極層１２０が配置されない部分であるマージン部Ｍにおいて、マージン部Ｍの内部電極層１２０の長さ方向中央部に対応する部分が最小幅Ｍ１を有することができ、内部電極層１２０の長さ方向両端部、即ち、リードまたは先端部に対応する部分が最大幅Ｍ２を有することができる。例えば、上記第１内部電極１２１が最大幅Ｌ１を有する上記第１側辺１２１ｂの中央部から上記積層本体の幅方向側面、即ち、第２長側面Ｌｆ２までの幅をＭ２と定義することができる。また、上記第１側辺１２１ｂが上記第１リード１２１ａまたは上記第１先端部１２１ｃと接する地点から上記積層本体の幅方向側面、即ち、第２長側面Ｌｆ２までの幅をＭ２と定義することができる。
【００５８】
本実施例において、内部電極層の最小幅Ｌ２に対するマージン部の最大幅Ｍ２の比Ｍ２／Ｌ２は０．２〜０．３であることができる。
【００５９】
ここで、Ｌ２は、第１及び第２内部電極１２１、１２２の最小幅、即ち、長さ方向両端部、例えば、リードまたは先端部の幅を示し、Ｍ２は、マージン部Ｍの最大幅、即ち、マージン部Ｍにおいて第１内部電極１２１または第２内部電極１２２の長さ方向端部に対応する部分の幅を示す。
【００６０】
一実施例において、上記第１リードまたは上記第１先端部における上記第１内部電極の幅をＬ２とし、上記第１側辺が上記第１リードまたは上記第１先端部と接する地点から上記積層本体の幅方向側面までの幅をＭ２とすると、上記Ｌ２に対する上記Ｍ２の比Ｍ２／Ｌ２は０．２〜０．３となることができる。
【００６１】
Ｍ２／Ｌ２が０．２未満の場合、耐湿負荷試験で劣化が生じ、信頼性が低下する恐れがあり、Ｍ２／Ｌ２が０．３を超過、即ち、Ｍ２が大きくなると、内部電極の重畳部Ｃａの面積が減少し、容量が低下するという問題がある。
【００６２】
本実施例において、マージン部Ｍの最小幅Ｍ１は３０μｍを超過してもよい。Ｍ１が３０μｍ以下であると、切断不良が急増し、マージン部のの幅の減少によって耐湿負荷ＮＧ率が急激に増加する等、信頼性が悪くなる恐れがある。
【００６３】
外部電極１３０は、積層本体１１０の互いに対向する両側面に形成される第１外部電極１３１及び第２外部電極１３２を含むことができる。図１に示されたように、第１外部電極１３１は積層本体１１０の第１短側面Ｓｆ１を覆うように形成されることができ、第２外部電極１３２は第２短側面Ｓｆ２を覆うように形成されてもよい。
【００６４】
本実施形態で第１外部電極１３１及び第２外部電極１３２は積層本体１１０の両短側面Ｓｆ１、Ｓｆ２を覆うように形成されているが、本発明はこれに限らない。例えば、第１及び第２外部電極１３１、１３２が積層本体１１０の両長側面Ｌｆ１、Ｌｆ２を覆うように形成されてもよい。このとき、第１及び第２内部電極１２１、１２２は両長側面Ｌｆ１、Ｌｆ２に積層方向で交互に露出し、第１及び第２外部電極１３１、１３２のそれぞれに接続されることができる。
【００６５】
第１外部電極１３１及び第２外部電極１３２は互いに電気的に分離されることができる。第１外部電極１３１は、積層本体１１０の第１短側面Ｓｆ１に露出する第１内部電極１２１の一端、即ち、第１リード１２１ａと電気的に接続され、第２外部電極１３２は、積層本体１１０の第１短側面Ｓｆ１と長さ方向に対向する第２短側面Ｓｆ２に露出する第２内部電極１２２の一端、即ち、第２リード１２２ａと電気的に接続されることができる。これによって、外部電極１３０は外部端子の役割を果たすことができるようになる。
【００６６】
外部電極１３０は銅（Ｃｕ）または銅合金（Ｃｕ  ａｌｌｏｙ）等を利用して形成されることができる。
【００６７】
図４は、本発明の他の実施形態による積層セラミックコンデンサを長さ及び幅方向に沿って切断した断面図である。
【００６８】
図４に図示された本発明の他の実施形態による積層セラミックコンデンサは、一実施形態における内部電極の変更例を示したものであり、それ以外の構成は、図１から図３に図示された本発明の一実施形態による積層セラミックコンデンサと実質的に同一であるため、これらの構成に対する詳細な説明は省略し、以下では差異点を中心に説明する。
【００６９】
図４を参照すると、本発明の他の実施形態による積層セラミックコンデンサは、第１内部電極１２１の第１側辺１２１ｂ及び第２内部電極１２２の第２側辺１２２ｂが楕円形であることができる。即ち、第１及び第２内部電極１２１、１２２の長さ方向の中央部から両端部、即ち、リードと先端部に行くほど楕円形で、第１及び第２内部電極１２１、１２２の幅が減少するように形成されることができる。
【００７０】
第１内部電極１２１と第２内部電極１２２は誘電体層１１１を介して積層方向で重畳される部分（重畳部）Ｃａで容量が形成されることができる。重畳部Ｃａにおいて、第１内部電極１２１と第２内部電極の各側辺が交差する交差点Ｘが形成されることができる。
【００７１】
重畳部Ｃａにおいて、第１側辺１２１ｂの交差点Ｘから第１先端部１２１ｃと第１側辺１２１ｂが接するエッジまでの部分は第２内部電極１２２の第２側辺１２２ｂと重畳されない。同様に、重畳部Ｃａにおいて、第２側辺１２２ｂの交差点Ｘから第２先端部１２２ｃと第２側辺１２２ｂが接するエッジまでの部分は第１内部電極１２１の第１側辺１２１ｂと重畳されない。これにより、上記エッジでの電界集中を避けることができ、これにより、ＢＤＶ特性の低下を防止することができる。
【００７２】
以下、実施例及び比較例を参照して本発明をより具体的に説明するが、これは発明の具体的な理解を助けるためのものであって、本発明の範囲が実施例に限られるものではない。
【実施例】
【００７３】
本実施例による積層セラミックコンデンサは、下記の方法により製作された。
【００７４】
まず、チタン酸バリウム（ＢａＴｉＯ３）等のパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布及び乾燥して、それぞれ約１．２５μｍの厚さに製造された複数のセラミックグリーンシートを用意し、これによって誘電体層を形成する。
【００７５】
次に、ニッケルの粒子平均大きさが０．０５μｍ〜０．２μｍの内部電極用導電性ペーストを用意した。上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法で塗布して内部電極を形成した後、２００層積層してセラミック積層体を製造した。本実施例では内部電極が図３に図示された形状を有するように形成した。
【００７６】
上記セラミック積層体を８５℃で１０００ｋｇｆ／ｃｍ２の圧力条件で等圧圧縮成形（ｉｓｏｓｔａｔｉｃ  ｐｒｅｓｓｉｎｇ）した。
【００７７】
圧着が完了したセラミック積層体を個別チップ形状に切断し、切断されたチップは大気雰囲気下で２３０℃、６０時間維持して脱バインダーを行った。その後、１２００℃で内部電極が酸化されないようにＮｉ／ＮｉＯ平衡酸素分圧よりも低い１０−１１ａｔｍ〜１０−１０ａｔｍの酸素分圧還元雰囲気下で焼成した。焼成後の誘電体層の厚さはそれぞれ１．００、０．８５μｍであり、内部電極の平均厚さは０．６５μｍであり、焼成後チップのサイズは０．６ｍｍ×０．３ｍｍ×０．３ｍｍ（Ｌ×Ｗ×Ｔ）であった。
【００７８】
次いで、外部電極、メッキ等の工程を行って積層セラミックコンデンサとして製作した。下記の表１は、積層セラミックコンデンサの内部電極の幅とマージン部の幅の比による電気的特性、例えば、ＢＤＶ特性、静電容量、切断不良率、高温加速試験ＮＧ率、及び耐湿負荷試験ＮＧ率を比較したものである。
【００７９】
【表１】
2012253340.tif 000003
（続き）
【００８０】
【表２】
2012253340.tif 000004
＊表示は比較例、表２は表１の続きである。
※ Ｍ１：マージン部の最小幅。即ち、マージン部の内部電極の長さ方向中央部に対応する部分の幅、Ｍ２：マージン部の最大幅。即ち、マージン部の内部電極の長さ方向端部に対応する部分の幅、Ｌ２：内部電極の最小幅。即ち、内部電極の長さ方向端部における幅。
【００８１】
表１において、切断不良率は、各試料当たりのサンプル１０００個に対して切断面を検査して百分率で表し、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ  Ｖｏｌｔａｇｅ，ＢＤＶ）特性は１０Ｖ／ｓｅｃの速度でＤＣ電圧を印加しながら評価した。高温加速試験ＮＧ率は、各試料当たり４００個のサンプルに対して１３５℃で９．４５ＶのＤＣ電圧を印加して４８時間以内に絶縁抵抗が１０４Ω以下になったときのサンプル数を百分率で表したものであり、耐湿負荷試験ＮＧ率は、各試料当たり４００個のサンプルに対して４０℃、相対湿度９５％で６．３ＶのＤＣ電圧を印加して１００時間以内に絶縁抵抗が１０４Ω以下になったときのサンプル数を百分率で表したものである。
【００８２】
表１において、試料１〜４、試料５〜８、試料９〜２９及び試料３０〜５０は、焼成後の誘電体層厚さが１μｍ、０．８５μｍ、０．６５μｍ及び０．４５μｍである場合である。
【００８３】
まず、試料１〜８の場合は、内部電極が長方形パターンであっても、マージンＭ１、Ｍ２の差が１０μｍの範囲のオーバルパターンであっても、容量やＢＤＶ特性、切断不良、高温加速及び耐湿負荷試験でのＮＧ率において特別な差は見られない。
【００８４】
一方、試料９〜５０の場合は、内部電極が長方形パターンと  Ｍ１及びＭ２マージンに差があるオーバルパターンであり、容量やＢＤＶ特性、切断不良、高温加速及び耐湿負荷試験でのＮＧ率において差が発生することがある。
【００８５】
試料９〜２９は焼成後の誘電体層の厚さが０．６５μｍの場合である。ここで、試料９〜１３はマージン部の最小幅Ｍ１が４０μｍ、試料１４〜１９はマージン部の最小幅Ｍ１が３５μｍ、試料２０〜２４はマージン部の最小幅Ｍ１が３０μｍ、試料２５〜２９はマージン部の最小幅Ｍ１が２０μｍの場合である。
【００８６】
表１において、試料９、１４、２０及び試料２５は、内部電極が長方形パターンの場合である。即ち、マージン部の最小幅Ｍ１と最大幅Ｍ２が等しい場合であって、これらの比較例では高温加速試験及び耐湿負荷試験で劣化が発生し、マージン部の最小幅Ｍ１が３０μｍ以下の場合は切断不良率が急増したことが分かる。
【００８７】
これに対し、内部電極が長さ方向の中央部で所定の曲率半径Ｒを有する形状の場合、即ち、試料１０〜１２及び試料１６〜１８ではＢＤＶ特性において長方形パターンより高いか、類似した水準を示している。また、高温加速試験で劣化は見られていない。
【００８８】
特に、内部電極の最小幅Ｌ２に対するマージン部の最大幅Ｍ２の比Ｍ２／Ｌ２が０．２〜０．３であり、マージン部の最小幅Ｍ１が３０μｍ以上の場合、即ち、試料１０〜１２、及び試料１６〜１８では切断不良が発生せず、耐湿負荷試験でも劣化が見られなかった。
【００８９】
これは、Ｍ２／Ｌ２の比が増加するほど、内部電極の長さ方向に延長される側辺が積層方向で隣接した内部電極の側辺と重畳されず、隣接した内部電極の長さ方向端部間の距離が長くなったためであると判断される。特に、Ｍ２が増加するほどメッキ液の浸透による内部電極誘電体層間の構造欠陥を抑制するためであると判断される。
【００９０】
また、本実施例の範囲内である試料１０〜１２及び試料１６〜１８では、大きな容量低下を起こさずＢＤＶ特性が向上し、高温加速試験及び耐湿負荷試験でも劣化が発生しない高信頼性及び高容量の積層セラミックコンデンサが得られることが分かる。
【００９１】
一方、試料１３、１９、２４及び試料２９の場合は、マージン部の最小幅Ｍ１が等しいそれぞれの長方形パターンを有する試料９、１４、２０及び試料２５の静電容量に比べて９％以上が低減される。焼成後の誘電体層の厚さが０．６５μｍであることを前提として、それぞれのマージン部の最小幅Ｍ１が等しい長方形パターンの試料の静電容量に比べて９％以上の静電容量が減少すると、信頼性に優れていても、容量の減少が大きくなるため製品化が困難になる。
【００９２】
一方、Ｍ２／Ｌ２が０．２未満の場合、即ち、試料１５、２１、２６及び試料２７では、耐湿負荷試験で劣化が生じ、信頼性が低下することが分かる。また、Ｍ２／Ｌ２が０．３を超過すると、上述したように、静電容量で不利になることが分かる。即ち、Ｍ２が大きくなると、内部電極の積層方向に対向する面積が減少し、よって、容量の低下が発生することが分かる。
【００９３】
一方、マージン部の最小幅Ｍ１が３０μｍ以下の場合、即ち、試料２０〜２９では、内部電極のパターンにかかわらず、切断不良率が急増し、マージン部のの幅の減少によって耐湿負荷試験で急激な劣化が発生することが分かる。特に、マージン部の最小幅Ｍ１が小くなるほど切断不良率が大きくなることが分かる。
【００９４】
試料３０〜５０を参照すると、焼成後の誘電体層の厚さが０．６５μｍの合と同様に、焼成後の誘電体層の厚さが０．４５μｍの場合も類似の結果が得られることが分かる。
【００９５】
したがって、本実施例の場合、高容量を確保しながら切断不良がなく、ＢＤＶ特性も向上させながら高温加速試験及び耐湿負荷試験で劣化が発生しない高信頼性の積層セラミックコンデンサを具現できることが分かる。
【００９６】
以上、本発明の好ましい実施形態を詳細に説明したが、これは例示的なものに過ぎず、当該技術分野において通常の知識を有する者であれば、本発明の各実施形態から多様な変形および均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲によってのみ定められるべきである。
【符号の説明】
【００９７】
１００：積層セラミックコンデンサ      
１１０：積層本体  
１２０：内部電極層          
１２１、１２２：第１及び第２内部電極  
１３０：外部電極          
１３１、１３２：第１及び第２外部電極
【図１】
2012253340.tif 000005
【図２】
2012253340.tif 000006
【図３】
2012253340.tif 000007
【図４】
2012253340.tif 000008