(57)【要約】【課題】  フローティングディフュージョン部の容量の増大を抑制することが可能な光電変換装置を提供する。【解決手段】  光電変換素子と、フローティングディフュージョン部と、転送トランジスタと、増幅トランジスタとが配された半導体基板と、第１の配線層と、第２の配線層とを含む複数の配線層と、を有する光電変換装置において、転送トランジスタのゲート電極と、前記第２の配線層とがスタックコンタクト構造で接続されている。【選択図】  図１
2012191116.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と、フローティングディフュージョン部と、前記光電変換素子の電荷を前記フローティングディフュージョン部に転送する転送トランジスタと、前記フローティングディフュージョン部の電位に基づく信号を出力する増幅トランジスタとが配された半導体基板と、
第１の配線層と、前記第１の配線層の上に配される第２の配線層とを含む複数の配線層と、を有する光電変換装置において、
前記転送トランジスタのゲート電極と、前記第２の配線層とがスタックコンタクト構造で接続されていることを特徴とする光電変換装置。
【請求項２】
請求項１に記載の光電変換装置と、
前記光電変換装置から出力された信号を処理する信号処理回路と、を有することを特徴とする撮像システム。
【請求項３】
光電変換素子とトランジスタとを含む画素が複数配された画素領域と、
トランジスタを有し、前記画素領域よりも多くの配線層を有する周辺回路領域と、が配された半導体基板と、
第１の層間絶縁膜と前記第１の層間絶縁膜の上に配された第２の層間絶縁膜とを含む複数の層間絶縁膜と、第１の配線層と前記第１の配線層の上に配される第２の配線層とを含む複数の配線層とを有する前記半導体基板の上に配された配線部と、
を有する光電変換装置において、
前記配線部は、前記第１の配線層と前記第１の配線層と接続する前記第１の層間絶縁膜に配されたプラグとを前記周辺回路領域に有し、前記第２の配線層と前記第２の配線層と接続する前記第１の層間絶縁膜に配されたプラグと前記第２の層間絶縁膜に配されたプラグとを前記画素領域に有し、
前記半導体基板に最も近接して配された配線層は、前記周辺回路領域において前記第１の配線層であり、前記画素領域において前記第２の配線層であることを特徴とする光電変換装置。
【請求項４】
前記画素領域に配された前記第１の層間絶縁膜に配されたプラグと前記第２の層間絶縁膜に配されたプラグは、互いに接して積層されるスタックコンタクト構造を有することを特徴とする請求項３の光電変換装置。
【請求項５】
前記画素領域に配されたトランジスタは、前記光電変換素子にて生じた電荷を転送する転送トランジスタと、前記電荷に基づく信号を出力する増幅トランジスタとを含み、
前記配線部は、前記転送トランジスタが電荷を転送するフローティングディフュージョン部と前記画素領域の増幅トランジスタのゲート電極とを接続するシェアードコンタクト構造のプラグを前記第１の層間絶縁膜に有することを特徴とする請求項４の光電変換装置。
【請求項６】
前記第１の配線層の少なくとも一部は、前記シェアードコンタクト構造のプラグの上に配され、前記フローティングディフュージョン部の上に配されたことを特徴とする請求項５に記載の光電変換装置。
【請求項７】
前記第１の層間絶縁膜に配されたプラグと前記第１の層間絶縁膜に配されたプラグと前記第２の層間絶縁膜に配されたプラグはバリアメタル膜と導電体とで形成されており、
前記バリアメタル膜の材料はチタン、タンタル、シリコン、タングステンのいずれかを含み、
前記導電体の材料はタングステンを含むことを特徴とする請求項３に記載の光電変換装置。
【請求項８】
前記複数の配線層の材料は、銅あるいはアルミニウムのいずれかを含むことを特徴とする請求項３に記載の光電変換装置。
【請求項９】
前記配線部は、前記周辺回路領域において、前記第２の配線層と接続する前記第２の層間絶縁膜に配されたプラグを有し、
前記画素領域の前記第２の層間絶縁膜に配されたプラグは前記周辺回路領域の前記第２の層間絶縁膜に配されたプラグよりも長いことを特徴とする請求項３に記載の光電変換装置。
【請求項１０】
前記光電変換装置は、基準信号を得るための遮光された画素を有するオプティカルブラック領域を有し、
前記オプティカルブラック領域の前記配線部は、前記第１の配線層と、前記第１の配線層と接続する前記第１の層間絶縁膜に配されたプラグとを有し、
前記オプティカルブラック領域の前記半導体基板に最も近接して配された配線層は、前記第１の配線層であることを特徴とする請求項３に記載の光電変換装置。
【請求項１１】
請求項２に記載の光電変換装置と、
前記光電変換装置から出力された信号を処理する信号処理回路と、を有することを特徴とする撮像システム。
【請求項１２】
光電変換素子とトランジスタとを含む画素が複数配された画素領域と、
トランジスタを有し、前記画素領域よりも多くの配線層を有する周辺回路領域と、が配された半導体基板と、
前記半導体基板の上に配された、複数の層間絶縁膜と、複数の配線層と、を有する配線部と、を有する光電変換装置の製造方法において、
前記半導体基板の上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜に複数のプラグを形成する工程と、
前記第１の層間絶縁膜に形成された複数のプラグの一部に接続する第１の配線層を前記周辺回路領域の前記第１の層間絶縁膜の上に形成する工程と、
前記第１の配線層を形成する工程の後に、第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜の一部を除去し、前記画素領域において前記第１の層間絶縁膜に形成された複数のプラグの一部を露出するホールと前記周辺回路領域において前記第１の配線層の一部が露出するホールとを前記第２の層間絶縁膜に形成する工程と、
前記第２の層間絶縁膜に形成されたホールに導電体を埋めることで、前記第２の層間絶縁膜にプラグを形成する工程と、
前記第２の層間絶縁膜にプラグを形成する工程の後に、前記第２の層間絶縁膜の上に第２の配線層を形成する工程と、
を含むことを特徴とする光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換装置及びその製造プロセスに関する。
【背景技術】
【０００２】
ＣＭＯＳ型光電変換装置は、デジタルカメラあるいはデジタルビデオカメラの撮像素子として広く利用されている。一般に、ＣＭＯＳ型光電変換装置は、フォトダイオード（ＰＤ）を含む画素が２次元アレイ状に配された画素領域と、画素領域を取り囲むように配置された周辺回路領域から構成される。
【０００３】
ＣＭＯＳ型光電変換装置は、近年のデジタルカメラやデジタルビデオカメラの多画素化に伴って同じ面積に多くの画素を搭載することが望まれており、ＣＭＯＳ型光電変換装置の１画素の寸法は縮小され続けている。
【０００４】
特許文献１には一般的なＣＭＯＳ型光電変換装置の構造が示されている。多画素化を可能にするため、各フォトダイオード及びトランジスタを電気的に接続する配線層は、多層配線化されている。
【０００５】
特許文献２には、画素が縮小しても入射光に対する感度を確保するために、ＣＭＯＳ型光電変換装置の画素の配線部において、電気的に接続する対象に応じて層間絶縁層に２種類のコンタクト構造を設ける構成が開示されている。２つのコンタクト構造のうちの１つは、半導体領域と増幅用ＭＯＳトランジスタのゲート電極とを、配線層を介さずに電気的に接続している。もう１つは、活性領域やゲート電極と配線層を複数のプラグを積層し電気的に接続するものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２０４０５５号公報
【特許文献２】特開２００８−８５３０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、光電変換装置の高速化、高機能化からの要請から、光電変換装置全体の回路規模が大きくなりつつある。この要求を満たすには更なる微細化が必要となる。
【０００８】
特許文献１においては、半導体基板に近い方から第１の配線層と第２の配線層の２層の配線層と、第１の層間絶縁膜と第２の層間絶縁膜を有している。また、第２の配線層から半導体基板に接続するような２層以上の層間絶縁膜を介して電気的接続を行う場合、まず第２の層間絶縁膜に配された第２のビアによって第２の配線層と第１の配線層を接続する。更に、第１の層間絶縁膜に配された第１のビアによって第１の配線層と半導体基板の電気的接続を行っている。このような構成において、発明者らは以下の課題を見出した。上述のような構成においては、第１のビアと第２のビアを接続するための第１の配線層を形成する面積を確保する必要があり、第１の配線層の微細化が困難である。また、例えば、ＣＭＯＳ型の光電変換装置のフローティングディフュージョン部において、対向する金属配線の面積が多い場合には、フローティングディフュージョン部と金属配線との間の静電容量が大きくなってしまう。静電容量の増大の問題は、より微細化が進むにつれ、フローティングディフュージョン部と金属配線との間の距離が縮むため、より影響が大きくなってしまう。このようなフローティングディフュージョン部の容量の増大は、光電変換によって生じた信号電荷の減少を引き起こす可能性がある。更に、配線層の層数が異なる領域を有する場合には、領域間における段差が生じる可能性がある。
【０００９】
そこで、本発明では、フローティングディフュージョン部の容量の増大を抑制することが可能な光電変換装置を提供することを目的とする。また、配線層の層数が異なる領域を有する場合には、領域間における段差を低減することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の光電変換装置は、光電変換素子と、フローティングディフュージョン部と、前記光電変換素子の電荷を前記フローティングディフュージョン部に転送する転送トランジスタと、前記フローティングディフュージョン部の電位に基づく信号を出力する増幅トランジスタとが配された半導体基板と、第１の配線層と、前記第１の配線層の上に配される第２の配線層とを含む複数の配線層と、を有する光電変換装置において、転送トランジスタのゲート電極と、前記第２の配線層とがスタックコンタクト構造で接続されている。
【００１１】
また、本発明の別の光電変換装置は、光電変換素子とトランジスタとを含む画素が複数配された画素領域と、トランジスタを有し、前記画素領域よりも多くの配線層を有する周辺回路領域と、が配された半導体基板と、第１の層間絶縁膜と前記第１の層間絶縁膜の上に配された第２の層間絶縁膜とを含む複数の層間絶縁膜と、第１の配線層と前記第１の配線層の上に配される第２の配線層とを含む複数の配線層とを有する前記半導体基板の上に配された配線部と、を有する光電変換装置において、前記配線部は、前記第１の配線層と前記第１の配線層と接続する前記第１の層間絶縁膜に配されたプラグとを前記周辺回路領域に有し、前記第２の配線層と前記第２の配線層と接続する前記第１の層間絶縁膜に配されたプラグと前記第２の層間絶縁膜に配されたプラグとを前記画素領域に有し、前記半導体基板に最も近接して配された配線層は、前記周辺回路領域において前記第１の配線層であり、前記画素領域において前記第２の配線層である。
【００１２】
また、本発明の光電変換装置の製造方法は、光電変換素子とトランジスタとを含む画素が複数配された画素領域と、トランジスタを有し、前記画素領域よりも多くの配線層を有する周辺回路領域と、が配された半導体基板と、前記半導体基板の上に配された、複数の層間絶縁膜と、複数の配線層と、を有する配線部と、を有する光電変換装置の製造方法において、前記半導体基板の上に第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜に複数のプラグを形成する工程と、前記第１の層間絶縁膜に形成された複数のプラグの一部に接続する第１の配線層を前記周辺回路領域の前記第１の層間絶縁膜の上に形成する工程と、前記第１の配線層を形成する工程の後に、第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜の一部を除去し、前記画素領域において前記第１の層間絶縁膜に形成された複数のプラグの一部を露出するホールと前記周辺回路領域において前記第１の配線層の一部が露出するホールとを前記第２の層間絶縁膜に形成する工程と、前記第２の層間絶縁膜に形成されたホールに導電体を埋めることで、前記第２の層間絶縁膜にプラグを形成する工程と、前記第２の層間絶縁膜にプラグを形成する工程の後に、前記第２の層間絶縁膜の上に第２の配線層を形成する工程と、を含む。
【発明の効果】
【００１３】
本発明の光電変換装置によって、フローティングディフュージョン部の容量の増大を抑制することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態の光電変換装置の断面模式図
【図２】第１の実施形態を説明するための光電変換装置の断面模式図
【図３】第１の実施形態の光電変換装置の製造工程を示す断面模式図
【図４】第２の実施形態の光電変換装置の断面模式図
【図５】光電変換装置の画素の回路図と平面模式図
【図６】光電変換装置の平面模式図
【図７】第３の実施形態の光電変換装置の断面模式図
【図８】撮像システムを説明するためのブロック図
【図９】光電変換装置の画素の別の平面模式図
【図１０】第４の実施形態の光電変換装置の断面模式図
【図１１】第４の実施形態の光電変換装置の製造工程を示す断面模式図
【図１２】第５の実施形態の光電変換装置の断面模式図
【図１３】第６の実施形態の光電変換装置断面模式図
【発明を実施するための形態】
【００１５】
本発明の光電変換装置は、光電変換素子とトランジスタとが配された半導体基板と、第１の配線層と、第２の配線層とを含む複数の配線層と、を有する。そして、半導体基板と複数の配線層のいずれかとの間、トランジスタのゲート電極と複数の配線層のいずれかとの間の接続がスタックコンタクト構造を有する。このような構造を有することで、フローティングディフュージョン部の容量の増大を抑制することが可能となる。
【００１６】
また、本発明の光電変換装置は、画素領域と周辺回路領域とを半導体基板に有し、半導体基板の上に配された配線部とを有する。配線部は、半導体基板側からこの順に配された第１の層間絶縁膜と、第１の配線層と、第２の層間絶縁膜と、第２の配線層とを有する。更に、配線部は、周辺回路領域は第１の配線層と接続するための第１の層間絶縁膜に配されたプラグを有し、画素領域においては第２の配線層と接続するための第１の層間絶縁膜に配されたプラグと第２の層間絶縁膜に配されたプラグを有する。そして、本発明の光電変換装置は、半導体基板に最も近接して配された配線層が、周辺回路領域においては第１の配線層であり、画素領域においては第２の配線層である。このような構造を有することで、フローティングディフュージョン部の容量の増大を抑制しつつ、画素領域と周辺回路領域との間の段差を抑制し、周辺回路領域の配線層数を増加させることが可能となる。
【００１７】
本発明の光電変換装置について説明する。図６は、各実施形態の光電変換装置の平面模式図である。図６において、６０１は画素領域であり、６０２は周辺回路領域である。画素領域６０１は、撮像信号を得るための光電変換素子を含む画素６１１が２次元アレイ状に配列された有効画素領域を含む。いくつかの実施形態においては、周辺回路領域６０２は、画素領域６０１以外の領域であり、画素領域６０１よりも多くの配線層を有する。図６において、周辺回路領域６０２には、画素領域６０１から信号を読み出すための垂直走査回路６１２と、読み出された信号を処理及び出力するための水平走査回路６１３と、読み出された信号を処理する回路を含む読み出し回路６１４等が配置されうる。読み出し回路６１４は増幅回路や相関二重サンプリング回路やＡＤ変換回路など任意の回路である。画素領域６０１及び周辺回路領域６０２は同一の半導体基板に集積されている。また、図６において光電変換装置は、遮光膜によって遮光された画素が配された、基準信号を得るためのオプティカルブラック領域６０３を含む。
【００１８】
次に、光電変換装置の画素の回路と平面レイアウトについて、図５を用いて説明する。図５（ａ）は、光電変換装置の画素回路の一例を示した回路図である。画素６１１は、光電変換素子であるフォトダイオードＰＤと、転送トランジスタＴＴと、増幅トランジスタＡＴと、リセットトランジスタＲＴとを有する。図５（ａ）において、転送トランジスタＴＴ、増幅トランジスタＡＴ、リセットトランジスタＲＴは、ＮＭＯＳトランジスタであり、信号電荷は電子である。この構成例では、フォトダイードＰＤは、アノードが接地され、カソードが転送トランジスタＴＴに接続されている。増幅トランジスタＡＴは、定電流回路（不図示）と接続しており、ソースフォロワ回路を構成する。フォトダイードＰＤは、カソードである第１導電型（この構成例ではｎ型）の電荷蓄積部を有する。ノードＦＤは、フローティングディフュージョン部（ＦＤ部）を含む。ノードＦＤは、リセットトランジスタＲＴのゲートにリセットパルスＲＥＳが印加されることによって所定電圧にリセットされる。この所定電位によって、画素の選択状態及び非選択状態が制御される。具体的には、リセットトランジスタＲＴのドレインの電圧ＶＦＤＣが第１電圧に設定された状態でリセットトランジスタＲＴにリセットパルスＲＥＳが印加されると、画素が選択状態になる。また、リセットトランジスタＲＴのドレインの電圧ＶＦＤＣが第２電圧に設定された状態でリセットトランジスタＲＴにリセットパルスＲＥＳが印加されると、画素が非選択状態になる。第１電圧は、増幅トランジスタＡＴをオン状態にする電圧であり、第２電圧は、増幅トランジスタＡＴをオフ状態にする電圧である。また、転送トランジスタＴＴのゲートに転送パルスＴｘが印加されることによって電荷蓄積部に蓄積された信号電荷がノードＦＤに転送される。ノードＦＤの電圧は、転送されてきた電荷の量に応じて変化する。このリセットトランジスタＲＴによる選択及び非選択動作と、転送トランジスタＴＴの転送動作によって、ノードＦＤの電圧に応じた信号が増幅トランジスタＡＴから、垂直出力線ＶＳＬに出力される。
【００１９】
図５（ｂ）は、図５（ａ）に示した画素回路の平面レイアウト図である。図５（ｂ）において、フォトダイオードＰＤとＦＤ部ＦＤとの間に、転送トランジスタのゲート電極ＧＴＴが配置されている。また、ＦＤ部ＦＤとリセットトランジスタのドレイン５０１の間に、リセットトランジスタのゲート電極ＧＲＴが配置されている。ここで、ＦＤ部ＦＤは、前述したように転送トランジスタＴＴのドレインでもあり、リセットトランジスタＲＴのソースでもある。そして、増幅トランジスタのソース５０２及びドレイン５０３との間に増幅トランジスタのゲート電極ＧＡＴが配されている。この増幅トランジスタのゲート電極ＧＡＴはシェアードコンタクトを介してＦＤ部ＦＤと接続される。この時、増幅トランジスタのゲート電極ＧＡＴは、ＦＤ部ＦＤから増幅トランジスタまで延在し、ＦＤ部ＦＤと増幅トランジスタのゲート電極ＧＡＴとを接続する配線を兼ねている。なお、図５（ｂ）において、バツ印が四角で囲われた部分はコンタクトである。
【００２０】
以下、このような画素６１１を元に本発明の光電変換装置について説明を行う。なお、本発明の画素の回路や平面レイアウトは図５に示した構成に限られず、また、選択トランジスタを有する構成であってもよい。なお、以下の説明において、“上に配された”とは直上のみならず、上方や上部に配置された構成を含むものとする。
【００２１】
（第１の実施形態）
本実施形態の光電変換装置について図１を用いて説明する。図１は、画素領域６０１の一部と周辺回路領域６０２の一部とを示した断面模式図である。図１における画素領域６０１の一部の断面図とは図５（ｂ）に対応したものであり、周辺回路領域６０２の一部の断面図とは周辺回路領域６０２が有する任意のトランジスタの断面である。図１において、図５（ｂ）と同じ構成については、同一の符号を付し、説明を省略する。また、図１の画素領域６０１と周辺回路領域６０２は説明のため隣接させて表記している。
【００２２】
図１の画素領域６０１には、ＬＯＣＯＳ等の素子分離１０２、フォトダイオードを構成するｎ型の電荷蓄積部１０３、転送トランジスタのゲート電極１０４、ＦＤ部１０５が配されている。更に、画素領域６０１には、増幅トランジスタのゲート電極１０６、画素領域のトランジスタのサイドウォール１０７及びソース・ドレイン１０８が配されている。そして、図１の周辺回路領域６０２には、例えば、図６の読み出し回路６１４を構成するトランジスタが配されている。トランジスタはゲート電極１０９と、サイドウォール１１０と、ソース・ドレイン１１１とを含む。
【００２３】
図１の画素領域６０１及び周辺回路領域６０２において、半導体基板１０１の主面１１２上に、配線部が配されている。配線部は、画素領域６０１及び周辺回路領域６０２において、複数の層間絶縁膜と複数のプラグと複数の配線層とを有する。複数の層間絶縁膜は、少なくとも第１の層間絶縁膜２０１と、第２の層間絶縁膜２０２と、第３の層間絶縁膜２０３とを有する。第１の層間絶縁膜２０１と、第２の層間絶縁膜２０２と、第３の層間絶縁膜２０３は、図１において主面１１２からこの順に積層されて配されている。複数のプラグは、第１の層間絶縁膜２０１に配されたプラグ２０４、２０５、２１０と、第２の層間絶縁膜２０２に配されたプラグ２０６、２１２と、第３の層間絶縁膜２０３に配された２０８、２１４とを有する。複数の配線層は、第１の層間絶縁膜２０１上に配された第１の配線層と、第２の層間絶縁膜２０２上に配された第２の配線層と、第３の層間絶縁膜２０３上に配された第３の配線層とを有する。各配線層は、同一の高さあるいは同一工程にて形成された配線の集合を示しており、複数の配線を有する。第１の配線層は配線２１１を有し、第２の配線層は配線２０７、２１３を有し、第３の配線層は配線２０９、２１５を有する。ここで、複数配されているプラグ、例えばプラグ２０５の個々を示す場合には２０５ａ、２０５ｂとし、複数配されている配線、例えば配線２１１の個々を示す場合には２１１ａ、２１１ｂと示す。他の構成についても同様に示す。
【００２４】
画素領域６０１において、第１の層間絶縁膜２０１に配されたプラグ２０４及びプラグ２０５は半導体基板１０１に配された素子と接続している。プラグ２０５は、第２の層間絶縁膜２０２に配されたプラグ２０６と接続し、プラグ２０６はプラグ２０５と第２の層間絶縁膜２０２上に配された第２の配線層２０７とを接続する。第２の配線層の一部の配線２０７ｂは、第３の層間絶縁膜２０３に配されたプラグ２０８ｂと接続し、プラグ２０８ｂは第３の層間絶縁膜２０３上に配された第３の配線層の一部の配線２０９ｂと接続される。ここで、第１の層間絶縁膜２０１に配されたプラグ２０４は、ＦＤ部１０５と増幅トランジスタのゲート電極１０６とを配線を介することなく電気的に接続するシェアードコンタクト構造を有する。また、第１の層間絶縁膜２０１に配されたプラグ２０５と第２の層間絶縁膜２０２上に配されたプラグ２０６とは、積層構造（スタックコンタクト構造）を有する。プラグ２０５及びプラグ２０６は、転送トランジスタのゲート電極１０４や、増幅トランジスタのソース・ドレイン１０８と、その上に配された第２の配線層２０７の配線とを電気的に接続する。つまり、転送トランジスタのゲート電極１０４や、増幅トランジスタのソース・ドレイン１０８と、その上に配された第２の配線層２０７の配線との接続は、スタックコンタクト構造を有している。
【００２５】
次に、周辺回路領域６０２において、第１の層間絶縁膜２０１に配されたプラグ２１０は半導体基板１０１に配された素子と接続している。プラグ２１０は第１の層間絶縁膜２０１上に配された第１の配線層の配線２１１と接続し、第１の配線層の配線２１１は第２の層間絶縁膜２０２に配されたプラグ２１２と接続する。第２の層間絶縁膜２０２上に配された第２の配線層の配線２１３はプラグ２１２を介して第１の配線層の配線２１１と電気的に接続される。第２の配線層の配線２１３は第３の層間絶縁膜２０３に配されたプラグ２１４を介して第３の層間絶縁膜２０３上に配された第３の配線層の配線２１５と電気的に接続される。周辺回路領域６０２にスタックコンタクト構造は配されていない。
【００２６】
ここで、第１の配線層は、画素領域６０１に配されず、周辺回路領域６０２にのみ配されており、周辺回路領域６０２において最も半導体基板に近接する配線層となる。このようなＦＤ部１０５の近傍に第１の配線層が配置されない構成によって、ＦＤ部の容量の増大を抑制することが可能となる。
【００２７】
ここで、第２の配線層の配線は、画素領域６０１及び周辺回路領域６０２に配されており、第１の配線層が配されていない画素領域６０１においては最も半導体基板に近接する配線層となる。つまり、最も半導体基板に近接して配された配線の高さが、画素領域６０１と周辺回路領域６０２とで異なる。ここで、高さとは半導体基板の主面１２２からの高さである。具体的には、周辺回路領域６０２の最も半導体基板に近接して配された配線２１１は、画素領域の最も半導体基板に近接して配された配線２０７よりも半導体基板１０１から低い位置にその下面が位置している。そして、画素領域６０１の最も半導体基板１０１に近接して配された配線２０７と、周辺回路領域６０２において半導体基板１０１から２層目に配された配線２１３とが、半導体基板の表面１１２からの高さが等しい。よって、周辺回路領域６０２の方が半導体基板の主面１１２から等しい高さまでの間に、多くの配線層を有することがわかる。このような構成によって、周辺回路領域６０２の配線層数が多い構成においても、画素領域６０１との段差を低減することが可能となり、画素領域６０１の層間絶縁膜を厚くすることを抑制することが可能となる。
【００２８】
また、図１において、第１の配線層は、画素領域６０１におけるプラグ２０４及び２０５の上に配され、プラグ２０６と同じ高さに配されている。図１においては配線２１１の底面とプラグ２０６の底面とが同じ高さに配されているが、底面同士が同じ高さでなくてもよい。少なくとも同じ高さに配線２１１とプラグ２０６が配されている。また、第２の層間絶縁膜２０２に配されたプラグ２０６とプラグ２１２とを比較すると、第１の配線層が配されている分だけプラグ２１２の長さが短い。このような短いプラグ２１２を有することで、第２の配線層の配線２０７と配線２１３とを同じ高さに配することが可能となる。
【００２９】
次に、図２を用いて本実施形態の光電変換装置の層間絶縁膜の薄膜化について説明する。図２（ａ）は図１の光電変換装置の断面模式図であり、図２（ｂ）は特許文献１に記載の構成を元にした比較のための光電変換装置の断面模式図である。図２（ａ）及び図２（ｂ）において、等しい回路で、画素領域及び周辺回路領域における配線層数が等しい構造を比較している。以下、図２において、図１に対応する構成には同一の符号を付し説明を省略する。図２（ｂ）の光電変換装置２００は、図２（ａ）の光電変換装置１００に対して、特に周辺回路領域６０２の配線部の構造が異なる。ここで、図２（ｂ）の配線部について説明する。図２（ｂ）の配線部については、対比のため図２（ａ）と同様の名称を用いて説明する。
【００３０】
図２（ｂ）の配線部は、複数の層間絶縁膜と複数のプラグと複数の配線層とを有する。複数の層間絶縁膜は、半導体基板１０１側から順に配された第１の層間絶縁膜２２０と、第２の層間絶縁膜２２１と、第３の層間絶縁膜２２２と、第４の層間絶縁膜２２３とを有する。複数のプラグは、第１の層間絶縁膜２２０にプラグ２２４、２２５、２３０と、第２の層間絶縁膜２２１にプラグ２２６、２３１と、第３の層間絶縁膜２２２にプラグ２２８、２３３と、第４の層間絶縁膜２２３にプラグ２３５とを有する。複数の配線層は、第２の層間絶縁膜２２１上に配された第１の配線層と、第３の層間絶縁膜２２２上に配された第２の配線層と、第４の層間絶縁膜２２３上に配された第３の配線層と、を有する。第１の配線層は配線２２７、２３２を有し、第２の配線層は配線２２９、２３４を有し、第３の配線層は配線２３６を有する。
【００３１】
第１の層間絶縁膜２２０に配されたプラグ２２４、２２５、２３０は半導体基板１０１の素子と接続している。ここで、画素領域６０１の第１の層間絶縁膜２２０に配されたプラグ２２５は、第２の層間絶縁膜２２１に配されたプラグ２２６と接続し、スタックコンタクト構造を構成する。そして、周辺回路領域６０２の第１の層間絶縁膜２２０に配されたプラグ２３０は、第２の層間絶縁膜２２１に配されたプラグ２３１と接続し、スタックコンタクト構造を構成する。なお、プラグ２２４は図２（ａ）と同様にシェアードコンタクト構造である。そして、画素領域６０１のプラグ２２６は第２の層間絶縁膜２２１上に配された第１の配線層の配線２２７と接続し、周辺回路領域６０２のプラグ２３１は第２の層間絶縁膜２２１上に配された第１の配線層の配線２３２と接続する。その後、画素領域６０１の第１の配線層の一部の配線２２７ｂは、第３の層間絶縁膜２２２上に配された第２の配線層の一部の配線２２９ｂと第３の層間絶縁膜２２２に配されたプラグ２２８ｂを介して電気的に接続される。周辺回路領域６０２の第１の配線層の配線２３２は、第３の層間絶縁膜２２２上に配された第２の配線層の配線２３４と第３の層間絶縁膜２２２に配されたプラグ２３３を介して電気的に接続される。そして、周辺回路領域６０２の第２の配線層の配線２３４は、第４の層間絶縁膜２２３上の第３の配線層の配線２３６と、第４の層間絶縁膜２２３に配されたプラグ２３５を介して電気的に接続される。
【００３２】
ここで、図２（ａ）の光電変換装置１００と図２（ｂ）の光電変換装置２００における層の高さを比較する。光電変換装置１００では、画素領域６０１の最上配線層（第３の配線層の配線２０９）と周辺回路領域６０２の最上配線層（第３の配線層の配線２１５）とが等しい高さｈ１に配置されている。そして、画素領域６０１と周辺回路領域６０２との間に段差がないことがわかる。一方、光電変換装置２００においては、画素領域６０１の最上配線層（第２の配線層の配線２２９）は高さｈ２に配置されており、周辺回路領域６０２の最上配線層（第３の配線層の配線２３６）は高さｈ３に配置されている。ここで、光電変換装置１００の光電変換素子上には層間絶縁膜が高さｈ１分の厚みで配され、光電変換装置２００の光電変換素子上には層間絶縁膜が高さｈ３分の厚みで配されている。よって、光電変換装置１００の光電変換素子上に配される層間絶縁膜は、光電変換装置２００と比べて、差ｄ２分だけ薄くなる。この差ｄ２は、プラグ１つ分の高さである。例えば、１３０ｎｍの配線プロセスでは、ｈ３までの高さが約２．４μｍの場合、ｄ２は０．３０μｍ程度であり、ｈ３までの高さの１０〜２０％程度を低くすることが出来る。よって、本実施形態の光電変換装置１００は層間絶縁膜の厚膜化を抑制しつつ、周辺回路領域６０２の配線層を多層化することが可能となる。
【００３３】
また、図２において画素領域に配された、周辺回路領域の配線層のための層間絶縁膜を除去した場合には、図２（ｂ）の光電変換装置２００において画素領域６０１と周辺回路領域６０２との間に大きな段差ｄ１が生じてしまう。このような段差が生じてしまうと、この後の工程、例えばカラーフィルタを形成する場合やレンズを形成する場合に、段差によって形状にばらつきが生じてしまう可能性がある。形状ばらつきを抑制するために段差を平坦化するための平坦化層が必要になり、また、その平坦化層を厚く設けなくてはならなくなる。しかし、本実施形態の光電変換装置１００によれば、画素領域の層間絶縁膜を除去した場合においても、周辺回路領域との段差を低減することが可能となる。周辺回路領域が画素領域よりも更に多くの配線層を有する場合においても、配線層の１層分の段差を削減することが可能である。
【００３４】
次に、図３を用いて図１の光電変換装置の製造方法の一例を説明する。図３において、図１の光電変換装置に対応する部材については、加工前であっても加工後であっても図１と同一の符号を付している。図３において図１と同一の符号を付した構成については説明を省略する。
【００３５】
まず、一般的な半導体プロセスを用いて半導体基板１０１に、素子分離部１０２を形成する。その後、例えば、ポリシリコンからなるトランジスタのゲート電極１０４、１０６、１０９を形成する。フォトダイオードの電荷蓄積部１０３やＬＤＤ構造を形成するための半導体領域（不図示）をイオン注入によって形成する。そして、ゲート電極にサイドウォール１０７、１１０を形成する。その後、ソース及びドレイン１０８、１１１やＦＤ部１０５をイオン注入によって形成する。このように形成した素子の上にシリコン酸化膜からなる第１の層間絶縁膜２０１を形成し、図３（ａ）の構造を得る。
【００３６】
次に、第１の層間絶縁膜２０１上に、フォトレジストを塗布し、フォトリソグラフィによってフォトレジストをパターニングし、フォトレジストマスクを形成する。フォトレジストマスクを用いて第１の層間絶縁膜２０１のエッチングを行い、図１に示す各プラグのためのコンタクトホール３１０、３１１、３１２を第１の層間絶縁膜２０１に形成する。フォトレジストマスクを除去すると図３（ｂ）に示す構成が得られる。ここで、シェアードコンタクト構造のためのコンタクトホール３１０は、ＦＤ部１０５と増幅トランジスタのゲート電極１０６とを露出する。
【００３７】
次に、各コンタクトホール３１０、３１１、３１２に、例えばチタンや窒化チタンの単層あるいは積層膜からなるバリアメタル膜を形成する。バリアメタル膜としては、その他にチタン、タンタル、シリコン、タングステンなどを含む膜を用いることが出来る。続いて、このバリアメタル膜を覆って、例えばタングステン膜からなるプラグを形成する金属膜を形成する。そして、ＣＭＰ法やエッチング法によって、各コンタクトホールに埋め込まれた以外のこれらの膜を除去する。除去後には、バリアメタル３１３を有するプラグ２０４、２０５、２１０が形成され、図３（ｃ）に示す構成が得られる。
【００３８】
次に、配線層を形成する。バリアメタル膜と、例えばアルミニウムを含む配線材料膜と、バリアメタル膜とをこの順に積層する。そして、フォトリソグラフィによって形成されたレジストパターンをマスクとし、これらの膜に対してエッチングを行い、第１の配線層の配線２１１及びそのバリアメタル３１４を形成する。その上を覆って、例えばシリコン酸化膜からなる第２の層間絶縁膜２０２を形成し、平坦化処理を行うことで、図３（ｄ）の構造が得られる。ここで、第１の層間絶縁膜２０１に配されたプラグのバリアメタル３１３及び金属膜のエッチング選択比を、第１の配線層のバリアメタル３１４より大きくするように材料やエッチング条件を選択することが望ましい。これは、第１の配線層の配線２１１を形成する時に、その下層の第１の層間絶縁膜２０１に配されたプラグがエッチングされてしまわないようにする、あるいはエッチングされる量を低減するためである。
【００３９】
次に、第２の層間絶縁膜２０２上にフォトレジストパターンによるマスクを形成し、第２の層間絶縁膜２０２に対してエッチングを行い、フォトレジストパターンを除去し、図３（ｅ）の構成を得る。図３（ｅ）では、画素領域６０１には、プラグ２０５の上に、プラグ２０５の表面を露出するビアホール３１５が形成される。そして、周辺回路領域６０２には、第１の配線層の配線２１１の上に、配線２１１の表面を露出するビアホール３１６が形成される。ビアホール３１５と３１６とはそれぞれの深さが異なるが、配線２１１やプラグ２０５がエッチングストップ層として機能するため、同時にエッチングによって形成することが可能である。そして、図３（ｃ）に示した第１の層間絶縁膜２０１に配されたプラグと同様のバリアメタルの形成工程などを含むプラグの形成工程を経て、図１に示したプラグ２０６とプラグ２１２とを形成する。その後、図１に示した第２の配線層の配線２０７と配線２１３を、配線２１１と同様の工程で、第２の層間絶縁膜２０２の上に形成する。そして、今までの工程と同様に、図１に示した第３の層間絶縁膜２０３を形成し、プラグ２０８とプラグ２１４を形成し、第３の配線層の配線２０９及び配線２１５とを形成することで、図１の構造を得る。
【００４０】
その後、必要に応じて、プラグ、配線層、層間絶縁膜を更に形成してもよい。そして、図１等には示していないが、更に、保護膜、カラーフィルタやマイクロレンズを配置することで光電変換装置が完成する。
【００４１】
本実施形態の光電変換装置によれば、ＦＤ部の容量の増大を抑制することが可能となる。また、層間絶縁膜の厚膜化を抑制し、周辺回路領域に画素領域よりも多くの配線層を配置することができる。また、周辺回路領域と画素領域との段差を低減することが可能である。
【００４２】
また、図１において、第１の配線層の一部の配線２０７ａは、シェアードコンタクト構造を有する第１のプラグ２０４の上及びＦＤ部１０５の上に、平面的にみて重なるように配置されている。画素領域６０１において半導体基板１０１に最も近接して配された第１の配線層の一部の配線が、ＦＤ部１０５を覆うことによって、ＦＤ部１０５の遮光性が向上し、ＦＤ部１０５への光の混入を低減することが可能となる。ここで、平面的とは半導体基板の主面１１２に垂直な方向で、主面１１２の上方から主面１１２に向かってみた場合の平面レイアウトである。このような構成によって、ＦＤ部の遮光性が向上し、得られる画像信号の質を向上させることが可能となる。
【００４３】
ここで、図６に示したオプティカルブラック領域６０３が遮光膜を含めて画素領域６０１と同じ層数の配線層を有する場合には、図１の画素領域６０１と同様の構造の配線部を有することが可能である。また、図６に示したオプティカルブラック領域６０３が遮光膜を含めて画素領域６０１よりも多くの層数の配線層を有する場合には、図１の周辺回路領域６０２と同様の構造の配線部を有することが可能である。この場合には、遮光膜を有しつつ、画素領域６０１の画素と同様の構成のオプティカルブラック領域を得ることが可能となる。なお、光電変換装置は図６に示したオプティカルブラック領域６０３を設けなくても良い。
【００４４】
（第２の実施形態）
本実施形態は第１の実施形態の配線層に各種ダマシン構造を適用した構成である。本実施形態について、図４を用いて説明する。図４は光電変換装置の断面模式図である。図４は、図１の半導体基板１０１から第２の配線層の配線２０７及び配線２１３の間の部分に対応する構成を示した物である。図４において、図１と同様の構成については、同一の符号を付し、説明を省略する。本実施形態のようなダマシン構造の配線層及びプラグを有することで、微細な配線（幅、厚みともに）が形成可能である。また、デュアルダマシン構造においては配線層とプラグとが同一工程で形成されることから、工程毎に設ける必要があるプロセスマージン分の層間絶縁膜の厚みを低減することが可能である。例えば、１３０ｎｍの配線プロセスにおいてｈ３までの高さを約２．４ｕｍとすると、プラグを形成する場合のマージンはその約３％程度である。よって、本実施形態の光電変換装置によれば、第１の実施形態の光電変換装置に比べて層間絶縁膜の厚さを低減することが可能となる。
【００４５】
まず、図４（ａ）の光電変換装置は、画素領域６０１における第２の配線層の配線２０７及び周辺回路領域６０２における第２の配線層の配線２１３がシングルダマシン構造を有している。シングルダマシン構造の第２の配線層の配線２０７及び配線２１３は、導電体として銅を有する、いわゆる銅配線である。そして、配線２０７及び配線２１３の上には銅の拡散防止膜４０２、４０３が配されている。ここで、配線２０７や配線２１３はシングルダマシン法によって形成され、配線２０７や配線２１３の上面は第２の層間絶縁膜２０２の上面と同じ面を形成する。
【００４６】
図４（ａ）の光電変換装置の製造方法について、第１の実施形態と異なる部分を説明する。第１の実施形態と同様にプラグ２０６及びプラグ２１２までを形成した後、第２の層間絶縁膜２０２上に層間絶縁膜４０１を形成する。そして、層間絶縁膜４０１に第１の配線層及び第４の配線層のための配線溝をエッチング等によって形成する。次に、配線溝の内壁を覆い、層間絶縁膜４０１の上面を覆うように、窒化チタン等のバリアメタルの膜を形成する。その後、バリアメタルの膜が配された配線溝を埋め、バリアメタルの膜が形成された層間絶縁膜４０１の上面を覆うように、銅の膜を形成する。配線溝以外に形成されたバリアメタルの膜と銅の膜をＣＭＰなどによって除去し、銅配線が形成される。最後に、銅配線の上を覆うようにシリコン窒化膜などの銅のための拡散防止膜を形成し、必要に応じて拡散防止膜のパターニングを行い、図４（ａ）に示す光電変換装置の構成が得られる。この後、配線層やプラグを所望の構成になるまで形成すればよい。
【００４７】
図４（ｂ）の光電変換装置は、図４（ａ）の構成に加えて、第１の配線層の配線２１１がシングルダマシン構造となっている。
図４（ｂ）の製造方法は、図４（ａ）とほぼ同様である。具体的には、第１の層間絶縁膜２０１に配されたプラグ２０４、２０５、２１０の形成の後、第１の層間絶縁膜２０１上に層間絶縁膜４０８を形成する。第１の配線層のための配線溝をエッチング等によって層間絶縁膜４０８に形成する。そして、配線溝の内壁を覆い、層間絶縁膜４０８の上面を覆うように、窒化チタン等のバリアメタルの膜を形成する。その後、バリアメタルの膜が配された配線溝を埋め、バリアメタルの膜が形成された層間絶縁膜４０８の上面を覆うように、銅の膜を形成する。配線溝以外に形成されたバリアメタルの膜と銅の膜をＣＭＰなどによって除去し、銅配線の配線２１１が形成される。そして、配線２１１上に拡散防止膜４０７を形成し、拡散防止膜４０７及び層間絶縁膜４０８を覆う層間絶縁膜４０９を形成する。その後、第１の実施形態と同様にプラグ２０６、２１２を形成し、図４（ａ）に示したような第２の配線層を形成し、図４（ｂ）に示す光電変換装置が得られる。
【００４８】
次に、図４（ｃ）の光電変換装置は、図４（ｂ）のように第１の配線層の配線２１１がシングルダマシン構造となっている。そして、図４（ｃ）の光電変換装置は、図４（ｂ）における第２の配線層の配線２０７とプラグ２０６とがデュアルダマシン構造を有している。また、配線２１３とプラグ２１２とが、デュアルダマシン構造を有している。
【００４９】
図４（ｃ）の製造方法は次のようになる。まず、図４（ｂ）と同様に第１の配線層の配線２１１及び拡散防止膜４０４を形成した後、層間絶縁膜４０９を形成し、層間絶縁膜４０１を形成する。そして、層間絶縁膜４０８、４０９及び４０１の任意の箇所に配線用とプラグ用の連続した溝を、フォトリソグラフィ技術及びエッチングによって、形成する。配線用及びプラグ用の溝をエッチングによって形成する際には、例えば層間絶縁膜４０９と層間絶縁膜４０１とを異なる材料からなる膜によって形成し、層間絶縁膜４０９と層間絶縁膜４０１のエッチング選択比を利用して形成することが可能である。そして、配線用及びプラグ用の溝の内壁を覆い、層間絶縁膜４０１の上面を覆うように、窒化チタン等のバリアメタルの膜を形成する。そして、バリアメタルの膜が配された配線用及びプラグ用の溝を埋め、バリアメタルの膜が形成された層間絶縁膜４０１の上面を覆うように、銅の膜を形成する。次に、配線用及びプラグ用の溝以外に形成されたバリアメタルの膜と銅の膜をＣＭＰなどによって除去し、デュアルダマシン構造の銅配線の第２の配線層の配線２０７と配線２１３とが形成される。第２の配線層の配線及びプラグは、デュアルダマシン方によって形成され、一体となって形成される。この第２の配線層の配線の上面は、層間絶縁膜の上面と１つの面を形成する。そして、第１の配線層上に拡散防止膜４０２、４０３を形成し、図４（ｃ）の光電変換装置が得られる。
【００５０】
本実施形態のようなダマシン構造の配線層及びプラグを有することで、微細な配線（幅、厚みともに）が形成可能である。また、デュアルダマシン構造においては配線層とプラグとが同一工程で形成されることから、例えばプラグを形成するためのＣＭＰ工程におけるプロセスマージンを設けずに済むため、プロセスマージン分の層間絶縁膜の厚みを低減することが可能である。よって、本実施形態の光電変換装置によれば、ＦＤ部の容量の増大を抑制することが可能である。また、第１の実施形態の光電変換装置よりも層間絶縁膜の厚さを低減することが可能となる。
【００５１】
また、本実施形態のように銅配線を適用する場合には、第１の層間絶縁膜２０１に配されるプラグ２０４、２０５、２１０にはタングステンを主成分とする導電体を用いることが好ましい。半導体基板との接続のためのプラグに銅を主成分とする導電体を用いてしまうと、銅の拡散係数が大きいため、半導体基板への銅の拡散が生じ、暗電流などの問題が生じてしまう可能性があるためである。
【００５２】
（第３の実施形態）
本実施形態の光電変換装置は、第１の実施形態のシェアードコンタクト構造を用いない構成を有する。本実施形態の光電変換装置について、図７（ａ）を用いて説明を行う。図７（ａ）は図１と対応した図面であり、同様の構成には同じ符号を付し、説明を省略する。
図７（ａ）に示した光電変換装置７００は、図１のシェアードコンタクト構造のプラグ２０４を有しておらず、スタックコンタクト構造及び配線によって、ＦＤ部１０５と増幅トランジスタのゲート電極１０６とを接続している。具体的には、第１の層間絶縁膜２０１に配された、ＦＤ部１０５と接続するプラグ７０５ａと、増幅トランジスタのゲート電極１０６と接続するプラグ７０５ｂとを有する。そして、プラグ７０５ａは第２の層間絶縁膜２０２に配されたプラグ７０６ａと接続し、第１の配線層に含まれる配線７０７と接続する。プラグ７０５ｂは第２の層間絶縁膜２０２に配されたプラグ７０６ｂと接続し、第１の配線層に含まれる配線７０７と接続する。つまり、プラグ７０５、プラグ７０６と配線７０７によって、ＦＤ部１０５と増幅トランジスタのゲート電極１０６とが電気的に接続される。このような構成においては、周辺回路領域と画素領域との段差を低減しつつ、周辺回路領域に画素領域よりも多くの配線層を配置することが可能となる。
【００５３】
また、本実施形態の変形例について、図７（ｂ）を用いて説明する。図７（ｂ）の光電変換装置７０１には、図７（ａ）の構成に加えて、光電変換素子上に光導波路７０２が設けられている。このような構成によって、更に光の集光効率を向上させることが可能となる。光導波路７０２は他の実施形態の構成に適用可能である。
【００５４】
（撮像システムへの適用）
図８は、撮像システムの１つであるカメラの概略構成を示す図である。なお、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラ４００は、上記の光電変換装置１００に代表される固体撮像素子１００４を備える。被写体の光学像は、レンズ１００２によって固体撮像素子１００４の撮像面に結像する。レンズ１００２の外側には、レンズ１００２のプロテクト機能とメインスイッチを兼ねるバリア１００１が設けられうる。レンズ１００２には、それから出射される光の光量を調節するための絞り１００３が設けられうる。固体撮像素子１００４から出力される撮像信号は、撮像信号処理回路１００５によって各種の補正、クランプ等の処理が施される。撮像信号処理回路１００５から出力される撮像信号は、Ａ／Ｄ変換器１００６でアナログ−ディジタル変換される。Ａ／Ｄ変換器１００６から出力される画像データは、信号処理部１００７によって補正、データ圧縮などの信号処理がなされる。固体撮像素子１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６及び信号処理部１００７は、タイミング発生部１００８が発生するタイミング信号にしたがって動作する。
【００５５】
ブロック１００５〜１００８は、固体撮像素子１００４と同一チップ上に形成されてもよい。カメラ４００の各ブロックは、全体制御・演算部１００９によって制御される。カメラ４００は、その他、画像データを一時的に記憶するためのメモリ部１０１０、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部１０１１を備える。記録媒体１０１２は、半導体メモリ等を含んで構成され、着脱が可能である。カメラ４００は、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部１０１３を備えてもよい。
【００５６】
（第４の実施形態）
次に、第４の実施形態について説明する。これまでの実施形態では、画素領域と周辺回路領域とで配線層の数が異なったが、本実施形態では配線層の数が等しい。第４の実施形態においては、少なくともＦＤ部の近傍において第１の配線層の配線を設けずにスタックコンタクト構造を適用する構成について説明する。このような構成を有することによって、ＦＤ部の容量の増大を低減することが可能となり、信号の低下（感度の低下）を抑制することが可能となる。
【００５７】
まず、ＦＤ部の容量について説明する。ＦＤ部は、増幅トランジスタのゲート電極ＧＡＴと接続しており、ソースフォロワ回路の入力部として機能する。ソースフォロワ回路に入力する信号Ｖｆｄは、ＦＤ部を含むノードＦＤの容量Ｃｆｄ及びノードＦＤに蓄積される電荷Ｑｆｄを用いて簡易的にＶｆｄ＝Ｑｆｄ／Ｃｆｄであらわされる。よって、ＦＤ部の容量が増大するとノードＦＤの容量Ｃｆｄが増大してしまい、信号Ｖｆｄが小さくなってしまう。ここで、ＦＤ部の近傍において、第１の層間絶縁膜に配されたプラグと第２の層間絶縁膜に配されたプラグとを接続するためだけの第１の配線層の配線を形成する場合には、ＦＤ部に対向する配線の面積が増大してしまう。この時、ＦＤ部と配線間の静電容量が増加してしまう。このような課題を鑑みて、本実施形態においては、少なくともＦＤ部の近傍において第１の配線層の配線を設けずにスタックコンタクト構造を適用する。
【００５８】
最初に、図９を用いて本実施形態の画素回路の平面レイアウトについて説明する。図９は、図５（ｂ）に示した画素回路の平面レイアウト図の別の構成を示すものである。図９において、図５（ｂ）と同一の構成には同一の符号を付して説明を省略する。図９において、第１の配線層に含まれる配線９０６が配置されている。配線９０６ａは、ＦＤ部と、増幅トランジスタのゲート電極ＧＡＴと、リセットトランジスタのドレインとを接続するための配線である。配線９０６ｃは、第２の配線層に含まれる配線と転送トランジスタのゲート電極ＧＴＴとを接続するための配線である。配線９０６ｄは、第２の配線層に含まれる配線と任意の半導体基板とを接続するための配線である。
【００５９】
以下、このような画素６１１を元に本実施形態の光電変換装置について説明を行う。なお、本発明の画素の回路や平面レイアウトは図９に示した構成に限られず、また、選択トランジスタを有する構成であってもよい。
【００６０】
本実施形態の光電変換装置について図１０を用いて説明する。図１０は、図９に基づく光電変換装置の断面模式図であり、図７（ａ）に示した構成の変形例を示したものである。図７（ａ）及び図９と同様の構成については説明を省略する。
【００６１】
図１０の画素領域６０１及び周辺回路領域６０２において、半導体基板１０１の主面１１２の上に、配線部が配されている．配線部は、画素領域６０１及び周辺回路領域６０２において、複数の層間絶縁膜と複数のプラグと複数の配線層とを有する。複数のプラグは、第１の層間絶縁膜２０１と第２の層間絶縁膜２０２と第３の層間絶縁膜２０３に配されたプラグを含む。第１の層間絶縁膜２０１に配されたプラグはプラグ９０４、９０５、９１１等である。第２の層間絶縁膜２０２に配されたプラグはプラグ９０７ａ、９０７ｂ、９１３ａ、９１３ｂである。第３の層間絶縁膜２０３に配されたプラグは、プラグ９０９、９１５である。複数の配線層は、第１の層間絶縁膜２０１上に配された第１の配線層と、第２の層間絶縁膜２０２上に配された第２の配線層と、第３の層間絶縁膜２０３上に配された第３の配線層とを有する。第１の配線層は配線９０６、９１２を有し、第２の配線層は配線９０８、９１４を有し、第３の配線層は配線９１０、９１６を有する。
【００６２】
ここで、図１０は図７（ａ）の構成と比べてＦＤ部と増幅トランジスタのゲート電極１０６との接続構造が異なり、周辺回路領域６０２におけるトランジスタのソース・ドレイン１１１と第２の配線層の配線９１４との接続構造が異なる。具体的には、図１０においてＦＤ部と増幅トランジスタのゲート電極１０６とは、第２の配線層の配線ではなく第１の配線層の配線９０６ｂによって接続されている。また、ソース・ドレイン１１１は第１の配線層の配線を介さずにプラグ９１１ｂ、９１３ｂを介して第２の配線層の配線９１４ｂと接続している。また、図１０においても、ＦＤ部１０５の近傍のプラグ９０４ａについては、第１の配線層を介さずに第２の層間絶縁膜２０２に配されたプラグ９０７ａと接続させるスタックコンタクト構造を形成する。ここで、ＦＤ部１０５近傍とは、ＦＤ部を取り囲む領域やＦＤ部１０５に隣接する領域である。例えば、ＣＭＯＳ型の光電変換装置の場合において、ＦＤ部１０５近傍とは、図９におけるリセットトランジスタのゲート電極ＧＲＴ及び転送トランジスタのゲート電極ＧＴＴの上方等である。つまり、それらのトランジスタのゲート電極とゲート電極への制御信号を供給する配線との接続を、スタックコンタクト構造を用いて行う。そして、ＦＤ部はシェアードコンタクトで、あるいは第１の配線層の配線とコンタクトを用いて増幅トランジスタのゲート電極と接続される。本実施形態においては、ＦＤ部と接続するトランジスタのゲート電極と接続するための配線に近接する別の配線を削減することによって容量の増大を抑制することが可能となる。このような構成によって、ＦＤ部１０５の容量の増大を低減することが可能となり、信号の低下（感度の低下）を抑制することが可能となる。
【００６３】
また、第１の層間絶縁膜に配されたプラグと第２の層間絶縁膜に配されたプラグとを接続するためだけの第１の配線層の配線を形成する場合には、第１の配線層の配線を形成するための面積を確保する必要があるため微細化を進めることが困難となる。よって、本実施形態の構成によって、微細化を容易にすることが可能となる。
また、第１の層間絶縁膜に配されたプラグと第２の層間絶縁膜に配されたプラグとを接続するためだけの第１の配線層の配線を削減できることから、例えば第１の配線層における配線同士が向かい合う領域、すなわち配線対向長を短縮することが可能となる。よって、配線間の短絡に起因する不良発生を少なくすることが可能となる。
【００６４】
また、第３の実施形態に示したように、ＦＤ部１０５近傍でない領域においても、スタックコンタクト構造を適用してもよい。このような構成によって、低背化及び配線間の短絡に起因する不良発生を少なくすることが可能となる。
なお、図１０において、周辺回路領域６０２の一部のプラグ９１１ｂは第１の層間絶縁膜２０１上に配された第１の配線層の配線と接続せず、第２の層間絶縁膜２０２に配されたプラグ９１３ｂと直接接続させるスタックコンタクト構造有する。このように、周辺回路領域６０２において、スタックコンタクト構造を混在する構成をとってもよい。特に、周辺回路領域６０２において静電容量の増大を望まない領域、例えば増幅部等の周りに適用することが好ましい。
【００６５】
次に、図１１を用いて図１０の光電変換装置の製造方法の一例を説明する。図１１の符号は、図１０と対応しており、同一の符号を付した構成については説明を省略する。図１１において、図１０の光電変換装置に対応する部材については、加工前であっても加工後であっても図１０と同一の符号を付している。また、第１の実施形態の製造方法（図３）と同一の工程については説明を省略する。
【００６６】
一般的な半導体プロセスを用いて素子分離部１０２、トランジスタのゲート電極１０４、１０６、１０９、サイドウォール１０７、１１０、フォトダイオードの電荷蓄積部１０３を含む半導体領域を形成する。このように形成した素子の上にシリコン酸化膜からなる絶縁膜２０１を形成し、図１１（ａ）の構成を得る。なお、第１の実施形態の説明時と同様に、後に第１の層間絶縁膜となる絶縁膜２０１と第１の層間絶縁膜２０１は簡単のため同一の符号を付している。他の層間絶縁膜についても同様である。
【００６７】
次に、絶縁膜２０１のエッチングを行い、図１０に示す各プラグのためのコンタクトホール１１１０〜１１０６を絶縁膜２０１に形成する（図１１（ｂ））。そして、各コンタクトホールに、プラグ９０４ａ、９０４ｂ、９０５ａ、９０５ｂ、９１１ａ、９１１ｂを形成し、図１１（ｃ）に示す構成を得る。
次に、図１１（ｄ）に示すように第１の配線層の配線９０６ａ、９０６ｂ、９１２ａ、９１２ｂを形成する。その上を覆って、例えばシリコン酸化膜からなる絶縁膜２０２を形成し、平坦化処理を行うことで、図１１（ｄ）の構造が得られる。
次に、絶縁膜２０２に対してエッチングを行い、図１１（ｅ）の構成を得る。図１１（ｅ）では、画素領域６０１には、一部のプラグ９０４ａの上に、プラグ９０４ａの表面を露出するビアホール１１０７が形成される。また、９０４ａ上以外のビアホール１１０８は、第１の配線層の配線９０６ｂ上に、配線９０６ｂの表面を露出する形で形成される。そして周辺回路領域６０２には、一部のプラグ９１１ｂの上に、プラグ９１１ｂの表面を露出するビアホール１１１０が形成される。また、９１１ｂ上以外のビアホール１１０９は、第１の配線層の配線２１２の上に、配線２１２の表面を露出する形で形成される。そして、図１１（ｃ）と同様に、プラグ９０７ａ、９０７ｂと、プラグ９１３ａ、２１３ｂとを形成する。その後、図１０に示した第２の配線層の配線、第３の層間絶縁膜２０３、プラグ９０９とプラグ９１５等と、第３の配線層の配線９１０及び配線９１６等とを形成することで、図１０の構造を得る。
【００６８】
その後、必要に応じて、プラグ、配線層、層間絶縁膜を更に形成し、保護膜、カラーフィルタ、マイクロレンズを配置することで光電変換装置が完成する。そして、更に形成した層間絶縁膜に配されるプラグ及び層間絶縁膜上に配される配線層に対してもスタックビア構造を適用しても良い。以上述べてきたように、本実施形態の光電変換装置によって、ＦＤ部の容量を低減させることが可能となる。本実施形態は、画素領域と周辺回路領域との配線層数は同一でもよく限定されない。
【００６９】
（第５の実施形態）
本実施形態は、第２の実施形態と同様に第４の実施形態の配線層に各種ダマシン構造を適用した構成である。本実施形態について、図１２を用いて説明する。図１２は光電変換装置の断面模式図である。図１２は、図１０の半導体基板１０１から第２の配線層の配線９０８及び配線９１４の間の部分に対応する構成を示した物である。図１２において、図１０と同様の構成については、同一の符号を付し、説明を省略する。また、ダマシン構造については第２の実施形態と同様である。本実施形態のようなダマシン構造の配線層及びプラグを有することで、微細な配線（幅、厚みともに）が形成可能となり、更に配線レイアウトの自由度を向上させることが可能となる。また、第４の実施形態の光電変換装置に比べて層間絶縁膜の厚さを低減することが可能となる。
【００７０】
まず、図１２（ａ）の光電変換装置は、図１０の画素領域６０１における第２の配線層の配線９０８及び周辺回路領域６０２における第２の配線層の配線９１４がシングルダマシン構造となっている。シングルダマシン構造の第２の配線層の配線１２０８及び配線１２１４は、導電体として銅を有しており、いわゆる銅配線である。そして、配線１２０８及び配線１２１４の上には銅の拡散防止膜１２０２、１２０３が配されている。
【００７１】
図１２（ａ）の光電変換装置の製造方法について、第４の実施形態と異なる部分を説明する。第４の実施形態と同様にプラグ９０７ａ、９０７ｂ及びプラグ９１３ａ、９１３ｂまでを形成した後、第２の層間絶縁膜２０２上に層間絶縁膜１２０１を形成する。そして、層間絶縁膜１２０１に第２の配線層のための配線溝をエッチング等によって形成する。次に、配線溝の内壁を覆い、層間絶縁膜１２０１の上面を覆うように、窒化チタン等のバリアメタルの膜を形成する。その後、バリアメタルの膜が配された配線溝を埋め、バリアメタルの膜が形成された層間絶縁膜１２０１の上面を覆うように、銅の膜を形成する。配線溝以外に形成されたバリアメタルの膜と銅の膜をＣＭＰなどによって除去し、銅配線が形成される。図１２において、１２０４ａ、１２０４ｂ、１２０５ａ、１２０５ｂはバリアメタルである。最後に、銅配線の上を覆うようにシリコン窒化膜などの銅のための拡散防止膜を形成し、必要に応じて拡散防止膜のパターニングを行い、図１２（ａ）に示す光電変換装置の構成が得られる。この後、配線層やプラグを所望の構成になるまで形成すればよい。その際はシングルダマシンに限らず、デュアルダマシンを用いて形成してもよい。
【００７２】
図１２（ｂ）の光電変換装置は、図１２（ａ）の構成に加えて、第１の配線層の配線１２０６、１２１２がシングルダマシン構造となっている。図１２（ｂ）の製造方法は図１２（ａ）や図４（ｂ）の場合とほぼ同様であるため、その説明を省略する。図１２（ｂ）において、拡散防止膜１２０７および１２０８が第１の配線層の配線上に配置されている。また、１２０９、１２１０は層間絶縁膜である。
【００７３】
次に、図１２（ｃ）の光電変換装置は、図１２（ｂ）のように第１の配線層の配線９１２がシングルダマシン構造となっている。そして、図１２（ｃ）の光電変換装置は、図１２（ｂ）における第２の配線層の配線１２０８ａ、１２０８ｂとプラグ９０７ａ、９０７ｂとがデュアルダマシン構造１２２０、１２２１を有している。また、配線１２１４ａ、１２１４ｂとプラグ１２１３ａ、１２１３ｂとが、デュアルダマシン構造１２２２、１２２３を有している。図１２（ｃ）の製造方法は図１２（ｂ）や図４（ｃ）と同様であるため、その説明を省略する。
【００７４】
本実施形態のようなダマシン構造の配線層及びプラグを有することで、微細な配線（幅、厚みともに）が形成可能である。また、デュアルダマシン構造においては配線層とプラグとが同一工程で形成されることから、例えばプラグを形成するためのＣＭＰ工程におけるプロセスマージンを設けずに済むため、プロセスマージン分の層間絶縁膜の厚みを低減することが可能である。よって、本実施形態の光電変換装置によれば、第１の実施形態の光電変換装置に比べて更に層間絶縁膜の厚さを低減することが可能となる。
【００７５】
また、本実施形態のように銅配線を適用する場合には、第１の層間絶縁膜２０１に配されるプラグ９０４、９０５、９１１にはタングステンを主成分とする導電体を用いることが好ましい。半導体基板との接続のためのプラグに銅を主成分とする導電体を用いてしまうと、銅の拡散係数が大きいため、半導体基板への銅の拡散が生じ、暗電流などの問題が生じてしまう可能性があるためである。
【００７６】
（第６の実施形態）
本実施形態の光電変換装置は、第４の実施形態にシェアードコンタクト構造を用いる構成を有する。ここで、シェアードコンタクト構造とは図１０における第１の層間絶縁膜２０１に配されたプラグ９０５ａ及び９０５ｂが、ＦＤ部１０５と増幅トランジスタのゲート電極１０６とを配線９０６ａを介することなく電気的に接続する構造である。本実施形態の光電変換装置について、図１３（ａ）を用いて説明を行う。図１３（ａ）は図１０と対応した図面であり、同様の構成には同じ符号を付し、説明を省略する。
【００７７】
図１３（ａ）に示した光電変換装置は、シェアードコンタクト構造のプラグ１３０５を有しており、プラグ１３０５によってＦＤ部１０５と増幅トランジスタのゲート電極１０６とを接続している。つまり、プラグ１３０５によって、ＦＤ部１０５と増幅トランジスタのゲート電極１０６とが電気的に接続される。このような構成においても、他の実施形態と同様に、スタックコンタクト構造を形成することが可能である。さらにシェアードコンタクト構造を用いることでＦＤ部近傍の中間配線層を廃することができるため、ＦＤ部の容量を低減することが可能である。
【００７８】
また、本実施形態の変形例について、図１３（ｂ）を用いて説明する。図１３（ｂ）の光電変換装置は図１３（ａ）の構成における画素領域より周辺回路領域の配線層数が多い構成である。このような構成によって、回路の大規模化が顕著な周辺回路部の配線層数のみを増やすことができ、かつ画素領域の半導体基板と最近接配線の距離は維持することができることから感度の向上につながる。また、このように周辺回路部の配線層数だけ増やす構造はシェアードコンタクト構造を用いなくとも実現可能である（不図示）。
【００７９】
また、スタックコンタクト構造は２つのプラグに限らず、図１３（ｂ）のプラグ１３０２ａ、１３０３ａ、１３０４ａに示すような３つ以上のプラグを直接接続させた構成を有していてもよい。また、周辺回路部において、配線を介した接続（１３０８〜１３１０）やスタックコンタクト構造（１３０６と１３０７）が混在していてもよい。更に、スタックコンタクト構造は第１の層間絶縁膜と第２の層間絶縁膜に配されたプラグのみならず、第２の層間絶縁膜と第３の層間絶縁膜に配されたプラグで構成されていてもよい。これは他の実施形態においても同様である。
【００８０】
本発明は、ＣＭＯＳ型の光電変換装置に限らず、複数の配線層を有する光電変換装置に適用可能である。また、いくつかの実施形態にて示したシェアードコンタクト構造のプラグは周辺回路領域に配されていてもよい。更に、本発明において、容量の増大を抑制する部分としてＦＤ部の近傍に関して述べてきたが、周辺回路部の増幅部の近傍など、容量の増大を望まない任意の部分に適用することが可能である。
【００８１】
以上説明してきた本発明の各実施形態の構成は適宜変更可能であり、また組み合わせも可能である。また、第４〜第６の実施形態に記載の光電変換装置を撮像システムに適用できることも明らかである。
【符号の説明】
【００８２】
１００  光電変換装置
１０１  半導体基板
１０２  素子分離
１０３  電荷蓄積部
１０４、１０６、１０９  ＭＯＳトランジスタのゲート電極
１０５  フローティングディフュージョン部（ＦＤ部）
１０７、１１０  サイドウォール
１０８、１１１  ＭＯＳトランジスタのソース・ドレイン
２０１〜２０３  第１〜第３の層間絶縁膜
２０４〜６、２０８、２１０、２１２、２１４  プラグ
２１１  第１の配線層の配線
２０７、２１３  第２の配線層の配線
２０９、２１５  第３の配線層の配線
６０１  画素領域
６０２  周辺回路領域
６０３  オプティカルブラック領域
【図１】
2012191116.tif 000003
【図２】
2012191116.tif 000004
【図３】
2012191116.tif 000005
【図４】
2012191116.tif 000006
【図５】
2012191116.tif 000007
【図６】
2012191116.tif 000008
【図７】
2012191116.tif 000009
【図８】
2012191116.tif 000010
【図９】
2012191116.tif 000011
【図１０】
2012191116.tif 000012
【図１１】
2012191116.tif 000013
【図１２】
2012191116.tif 000014
【図１３】
2012191116.tif 000015