(57)【要約】【課題】半導体ウェハの端部に欠けが発生するのを抑制することが可能で、且つ、製造歩留まりの向上を図ることが可能な半導体デバイスの製造方法を提供する。【解決手段】半導体ウェハ１２１の表面側に薄膜部１２３を形成する薄膜部形成工程と、薄膜部１２３上にレジスト膜１２４を形成するフォトリソグラフィ工程と、レジスト膜１２４をエッチングマスクとして薄膜部１２３をエッチングすることで半導体ウェハ１２１の表面の一部１２１ｄを露出させる第１エッチング工程と、半導体ウェハ１２１の表面の一部１２１ｄから半導体ウェハ１２１をエッチングする第２エッチング工程とを備え、フォトリソグラフィ工程では、薄膜部１２３のうち半導体ウェハ１２１の端部１３１に形成されている部位１２３ｄにレジスト膜１２４を形成しないようにし、第１エッチング工程では、薄膜部１２３の上記部位１２３ａをエッチング装置に設けた遮蔽物１２６によって保護する。【選択図】図１
2012253194.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハの表面側に薄膜部を形成する薄膜部形成工程と、前記薄膜部上に所定パターンのレジスト膜を形成するフォトリソグラフィ工程と、前記レジスト膜をエッチングマスクとして前記薄膜部をエッチングすることで前記半導体ウェハの前記表面の一部を露出させる第１エッチング工程と、前記半導体ウェハの前記表面の前記一部から前記半導体ウェハをエッチングする第２エッチング工程とを備え、前記フォトリソグラフィ工程では、前記薄膜部のうち前記半導体ウェハの端部に形成されている部位に前記レジスト膜を形成しないようにし、前記第１エッチング工程では、前記薄膜部の前記部位をエッチング装置に設けた遮蔽物によって保護することを特徴とする半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの製造方法に関するものである。
【背景技術】
【０００２】
従来から、半導体装置の製造方法として、赤外線検出素子の下方に位置する半導体基板をエッチングした際にウエハ外周部が欠けてしまう不具合を抑制できる半導体装置の製造方法が提案されている（特許文献１）。
【０００３】
特許文献１には、以下のような半導体装置の製造方法が記載されている。
【０００４】
まず、図２６（ａ）に示すように、ウエハ（シリコン基板）２０１を準備する。このウエハ２０１の端部（エッジ）は、ウエハ裏面側が平面形状を成しており、ウエハ表面側が傾斜面２０１ａを有している。
【０００５】
次に、シリコン基板２０１の表面および裏面の全面上に熱酸化法によりシリコン酸化膜（図示せず）を形成し、この後、このシリコン酸化膜上に減圧ＣＶＤ法によりシリコン窒化膜２０３を形成する（図２６（ｂ））。
【０００６】
この後、このシリコン窒化膜２０３の表面上にレジスト膜（図示せず）を設け、このレジスト膜をマスクとしてシリコン窒化膜２０３をエッチングする。これにより、素子分離膜を形成する領域におけるシリコン窒化膜２０３が除去され開口される（図示せず）。次に、シリコン窒化膜２０３をマスクとしてシリコン基板２０１を熱酸化する。これにより、シリコン基板２０１には図示せぬ素子分離膜（ＬＯＣＯＳ酸化膜）が形成される。
【０００７】
次に、シリコン基板２０１の表面側のシリコン窒化膜２０３上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、シリコン基板２０１表面側の周辺部のシリコン窒化膜２０３上にはレジストパターン２０７が形成される（図２６（ｃ））。
【０００８】
この後、図２６（ｄ）に示すように、シリコン基板２０１をドライエッチング装置内のステージ２０５に載置する。この際、シリコン基板２０１の表面が上を向いている。次に、レジストパターン２０７をマスクとしてシリコン窒化膜２０３をエッチングする。この際、ウエハ裏面側が平面形状を成しており、ウエハ表面側が傾斜面２０１ａを有しているため、ウエハ２０１のエッジおよび裏面側にエッチングガスが回り込むことを抑制できる。従って、ウエハ表面側の周辺部を除くシリコン窒化膜２０３が除去され、ウエハ２０１のエッジおよび裏面側におけるシリコン窒化膜２０３がエッチングされることを抑制でき、シリコン基板２０１裏面側のシリコン窒化膜２０３は残される。
【０００９】
次に、図２７（ａ）に示すように、シリコン基板２０１のアクティブ領域にシリコン窒化膜２０８を形成し、このシリコン窒化膜２０８上にシリコン酸化膜２０９を形成する。この後、シリコン酸化膜２０９上に熱電対などの赤外線検出素子２１０を形成し、この赤外線検出素子２１０を含む全面上に表面保護膜（図示せず）を形成する。
【００１０】
この後、シリコン基板２０１の裏面側のシリコン窒化膜２０３にレジスト膜を塗布し、このレジスト膜を露光、現像する。これにより、シリコン窒化膜２０３上には、赤外線検出素子２１０の下方が開口されたレジストパターン２１１が形成される（図２７（ｂ））。
【００１１】
次に、シリコン窒化膜２０３をマスクとしてシリコン基板２０１をウエットエッチングする。これにより、赤外線検出素子２１０の下方に位置するシリコン基板２０１がエッチング除去され、エッチング面２０１ｂは傾斜面となる。
【００１２】
特許文献１には、上述の半導体装置の製造方法によれば、赤外線検出素子２１０の下方に位置するシリコン基板２０１をエッチングする際、シリコン基板２０１の側壁およびシリコン基板２０１の裏面の外周部２１２において、シリコン基板２０１やシリコン酸化膜（図示せず）がエッチングされることがない旨が記載されている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００２−１１８２９８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ところで、特許文献１に記載された半導体装置の製造方法では、ウエハ外周部にもレジストパターン２０７を設けることにより、ウエハ外周部のシリコン窒化膜２０３がエッチングされることを抑制している。しかしながら、このような製造方法では、レジスト膜を露光する露光装置において、レジスト膜のうちウエハ外周部に塗布されている部分が、発塵の原因となったり、搬送系などの汚染の原因となって、製造歩留まりが低下したり、露光装置のメンテナンスの頻度が高くなる懸念がある。
【００１５】
本発明は上記事由に鑑みて為されたものであり、その目的は、半導体ウェハの端部に欠けが発生するのを抑制することが可能で、且つ、製造歩留まりの向上を図ることが可能な半導体デバイスの製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の半導体デバイスの製造方法は、半導体ウェハの表面側に薄膜部を形成する薄膜部形成工程と、前記薄膜部上に所定パターンのレジスト膜を形成するフォトリソグラフィ工程と、前記レジスト膜をエッチングマスクとして前記薄膜部をエッチングすることで前記半導体ウェハの前記表面の一部を露出させる第１エッチング工程と、前記半導体ウェハの前記表面の前記一部から前記半導体ウェハをエッチングする第２エッチング工程とを備え、前記フォトリソグラフィ工程では、前記薄膜部のうち前記半導体ウェハの端部に形成されている部位に前記レジスト膜を形成しないようにし、前記第１エッチング工程では、前記薄膜部の前記部位をエッチング装置に設けた遮蔽物によって保護することを特徴とする。
【発明の効果】
【００１７】
本発明の半導体デバイスの製造方法においては、半導体ウェハの端部に欠けが発生するのを抑制することが可能で、且つ、製造歩留まりの向上を図ることが可能となる。
【図面の簡単な説明】
【００１８】
【図１】実施形態の半導体デバイスの製造方法を説明するための主要工程概略断面図である。
【図２】実施形態の半導体デバイスの製造方法の説明図である。
【図３】実施形態における半導体デバイスである赤外線センサの平面レイアウト図である。
【図４】実施形態における半導体デバイスである赤外線センサの等価回路図である。
【図５】実施形態における半導体デバイスである赤外線センサの要部等価回路図である。
【図６】実施形態における半導体デバイスである赤外線センサの画素部の平面レイアウト図である。
【図７】実施形態における半導体デバイスである赤外線センサの画素部の概略平面レイアウト図である。
【図８】実施形態における半導体デバイスである赤外線センサの画素部の要部を示し、（ａ）は平面レイアウト図、（ｂ）は（ａ）のＤ−Ｄ’断面に対応する概略断面図である。
【図９】実施形態における半導体デバイスである赤外線センサの画素部の要部を示し、（ａ）は平面レイアウト図、（ｂ）は（ａ）のＤ−Ｄ’断面に対応する概略断面図である。
【図１０】実施形態における半導体デバイスである赤外線センサの画素部の要部の平面レイアウト図である。
【図１１】実施形態における半導体デバイスである赤外線センサの画素部の要部の平面レイアウト図である。
【図１２】実施形態における半導体デバイスである赤外線センサの画素部の要部を示し、（ａ）は平面レイアウト図、（ｂ）は（ａ）のＤ−Ｄ’断面に対応する概略断面図である。
【図１３】実施形態における半導体デバイスである赤外線センサの冷接点を含む要部を示し、（ａ）は平面レイアウト図、（ｂ）は概略断面図である。
【図１４】実施形態における半導体デバイスである赤外線センサの温接点を含む要部を示し、（ａ）は平面レイアウト図、（ｂ）は概略断面図である。
【図１５】実施形態における半導体デバイスである赤外線センサの画素部の要部の概略断面図である。
【図１６】実施形態における半導体デバイスである赤外線センサの画素部の要部の概略断面図である。
【図１７】実施形態における半導体デバイスである赤外線センサの要部説明図である。
【図１８】実施形態における半導体デバイスである赤外線センサに関し、（ａ）は要部の平面レイアウト図、（ｂ）は、（ａ）のツェナダイオードの拡大図、（ｃ）はツェナダイオードの概略断面図である。
【図１９】実施形態における半導体デバイスである赤外線センサの製造方法を説明するための主要工程断面図である。
【図２０】実施形態における半導体デバイスである赤外線センサの製造方法を説明するための主要工程断面図である。
【図２１】実施形態における半導体デバイスである赤外線センサの製造方法を説明するための主要工程断面図である。
【図２２】実施形態における半導体デバイスである赤外線センサの製造方法を説明するための主要工程断面図である。
【図２３】実施形態における半導体デバイスである赤外線センサの他の構成例の要部概略断面図である。
【図２４】実施形態における半導体デバイスである赤外線センサの更に他の構成例の要部概略断面図である。
【図２５】実施形態における半導体デバイスである赤外線センサの別の構成例の要部概略断面図である。
【図２６】従来の半導体装置の製造方法を説明するための主要工程断面図である。
【図２７】同上の半導体装置の製造方法を説明するための主要工程断面図である。
【発明を実施するための形態】
【００１９】
まず、本実施形態における半導体デバイスの一例である赤外線センサについて図３〜図１８に基づいて説明する。
【００２０】
赤外線センサ１００は、図３に示すように、ｉ×ｊ個（図示例では、８×８個）の画素部２が、半導体基板１の一表面側においてａ行ｂ列（図示例では、８行８列）の２次元アレイ状に配置されている。なお、図示例では、ｉ＝８、ｊ＝８としてあるが、ｉ≧２、ｊ≧２であればよい。
【００２１】
画素部２は、図４〜図９に示すように、赤外線による熱エネルギを電気エネルギに変換する熱電変換部である感温部３０および感温部３０の出力電圧を取り出すためのＭＯＳトランジスタ４を具備している。
【００２２】
上述のＭＯＳトランジスタ４は、図８、図９、図１６に示すように、半導体基板１の上記一表面側に形成された第１導電形のウェル領域４１内で、第２導電形のソース領域４４と第２導電形のドレイン領域４３とが離間して形成されている。本実施形態では、ウェル領域４１がチャネル形成用領域を構成している。なお、図４には、第１導電形をｐ形、第２導電形をｎ形としてＭＯＳトランジスタ４をｎチャネルＭＯＳトランジスタとした場合の赤外線センサ１００の等価回路図を示してある。また、図４の等価回路図では、感温部３０を抵抗の図記号で表してある。
【００２３】
また、図４、図６、図８から分かるように、赤外線センサ１００は、各列のｊ個（８個）の画素部２の感温部３０の一端がＭＯＳトランジスタ４のソース領域４４−ドレイン領域４３を介して各列ごとに共通接続されたｊ個（８個）の第１の配線１０１を備えている。
【００２４】
また、赤外線センサ１００は、各行の感温部３０に対応するＭＯＳトランジスタ４のゲート電極４６が各行ごとに共通接続されたｉ個（８個）の第２の配線１０２と、各行のＭＯＳトランジスタ４のウェル領域４１が各列ごとに共通接続されたｊ個（８個）の第３の配線１０３と、各列のｉ個（８個）の感温部３０の他端が各列ごとに共通接続されたｊ個（図４に図示した例では、８個）の第４の配線１０４とを備えている。
【００２５】
上述の赤外線センサ１００は、第１の配線１０１が各別に接続された出力用のｊ個の第１のパッドＶout1〜Ｖout8と、第２の配線１０２が各別に接続された画素部選択用のｉ個の第２のパッドＶsel1〜Ｖsel8と、各第３の配線１０３が共通接続された第３のパッドＶchと、第４の配線１０４が共通接続された基準バイアス用の第４のパッドＶrefinとを備えている。しかして、赤外線センサ１００は、全ての感温部３０の出力を時系列的に読み出すことができるようになっている。例えば、赤外線センサ１００を制御する制御手段であるＩＣ素子によって、ＭＯＳトランジスタ４が順次、オン状態になるように各画素部２を選択するための第２のパッドＶsel1〜Ｖsel8の電位を制御することで、ＩＣ素子が、各画素部２の出力電圧を順次読み出すことができる。なお、各パッドＶout1〜Ｖout8、Ｖsel1〜Ｖsel8、Ｖch、Ｖrefinそれぞれについて区別する必要がない場合には、説明の便宜上、各パッドＶout1〜Ｖout8、Ｖsel1〜Ｖsel8、Ｖch、Ｖrefinのいずれも、パッド８０として説明する。
【００２６】
ここで、第１のパッドＶout1〜Ｖout8の電位をＶout、第２のパッドＶsel1〜Ｖsel8の電位をＶs、第３のパッドＶchの電位をＶwell、第４のパッドＶrefinの電位をＶref、感温部３０の出力電圧をＶo、チャネル形成用領域であるウェル領域４１とソース領域４４とで構成される第１の寄生ダイオードおよびウェル領域４１とドレイン領域４３とで構成される第２の寄生ダイオードのしきい値電圧をＶthとする。上述のＩＣ素子は、ＭＯＳトランジスタ４がｎＭＯＳトランジスタである場合、第２の配線１０２に接続されたａ個（８個）のＭＯＳトランジスタ４をオン状態とする際の第２のパッドＶsel1〜Ｖsel8の電位ＶsをＶon、第２の配線１０２に接続されたｉ個（８個）のＭＯＳトランジスタをオフ状態とする際の第２のパッド１０２の電位ＶsをＶoffとし、第２のパッドＶsel1〜Ｖsel8の電位ＶsをＶonとしたときに、
−Ｖth＜｛Ｖwell−（Ｖref＋Ｖo）｝＜Ｖth
の関係を満たすように設定されたＶref、Ｖwellの条件で赤外線センサ１００を制御することが好ましい。
【００２７】
また、ＩＣ素子は、ＭＯＳトランジスタ４がｐＭＯＳトランジスタである場合、
−Ｖth＜｛（Ｖref＋Ｖo）−Ｖwell｝＜Ｖth
の関係を満たすように設定されたＶref、Ｖwellの条件で赤外線センサ１００を制御することが好ましい。
【００２８】
本実施形態では、半導体基板１として第２導電形のシリコン基板を用いており、第１の寄生ダイオードおよび第２の寄生ダイオードの逆方向のブレークダウン電圧が−１０Ｖ程度になる一方で、Ｖthが０．６Ｖ〜０．７Ｖ程度となる。そこで、ＩＣ素子が、例えば、第４のパッドＶrefの電位Ｖrefを１．２Ｖ、第３のパッドＶchの電位Ｖwellを１．２Ｖ、第２の配線１０２に接続されたｉ個（８個）のＭＯＳトランジスタ４をオン状態とする際の第２のパッドＶsel1〜Ｖsel8の電位ＶｓであるＶonを５Ｖとすれば、ＭＯＳトランジスタ４がオンとなり、第１のパッドＶout1〜Ｖout8から画素部２の出力電圧（Ｖref＋Ｖo）を読み出すことが可能となる。また、第２の配線１０２に接続されたｉ個（８個）のＭＯＳトランジスタ４をオフ状態とする際の第２のパッドＶsel1〜Ｖsel8の電位ＶｓであるＶoffを０Ｖとすれば、ＭＯＳトランジスタ４がオフとなり、第１のパッドＶout1〜Ｖout8から画素部２の出力電圧は読み出されない。
【００２９】
また、赤外線センサ１００は、各ＭＯＳトランジスタ４のゲート電極４６・ソース電極４８間に過電圧が印加されるのを防止するために、各第２の配線１０２それぞれにカソードが接続された複数のツェナダイオードＺＤ（図４、図５、図１８参照）を備えている。ここで、ツェナダイオードＺＤは、図１８に示すように、半導体基板１の上記一表面側に形成された第１導電形の第１拡散領域８１内に第２導電形の第２拡散領域８２が形成されたものである。そして、赤外線センサ１００は、各ツェナダイオードＺＤの第１拡散領域８１が共通接続された第５のパッドＶzdを備えており、第５のパッドＶzdの電位をＶhogoとするとき、ＩＣ素子は、ＶhogoとＶwellとを異ならせることが好ましい。ここで、ＩＣ素子は、例えば、上述のように、第３のパッドＶchの電位Ｖwellを１．２Ｖとする場合、第５のパッドＶzdの電位Ｖhogoを０Ｖとすることが好ましい。
【００３０】
また、赤外線センサ１００は、半導体基板１が接続された基板バイアス用の第６のパッドＶsuを備えており、第６のパッドＶsuの電位をＶsubとするとき、ＩＣ素子が、Ｖwell＝Ｖsubとすることが好ましい。すなわち、ＩＣ素子は、例えば、上述のように、第３のパッドＶchの電位Ｖwellを１．２Ｖとする場合、第６のパッドＶsuの電位Ｖsubを１．２Ｖとすることが好ましい。なお、図５の等価回路図には、ウェル領域４１と半導体基板１とで構成される第３の寄生ダイオードＤ３、第１拡散領域８１と半導体基板１とで構成される第４の寄生ダイオードＤ４も記載してある。また、第５のパッドＶzdおよび第６のパッドＶsuも、それぞれ、図３におけるパッド８０を構成しているので、説明の便宜上、区別する必要がない場合には、いずれも、パッド８０として説明する。
【００３１】
赤外線センサ１００は、感温部３０が埋設された熱型赤外線検出部３とＭＯＳトランジスタ４とを有する複数（ｉ×ｊ個）の画素部２が、半導体基板１の上記一表面側において２次元アレイ状に配置されている。ここで、半導体基板１の上記一表面は、Ｓｉ（１００）面としてある。感温部３０は、複数個（ここでは、６個）のサーモパイル３０ａ（図６参照）を直列接続することにより構成されている。
【００３２】
各画素部２の熱型赤外線検出部３は、半導体基板１の上記一表面側において熱型赤外線検出部３の形成用領域Ａ１（図８、図９参照）に形成されている。また、各画素部２のＭＯＳトランジスタ４は、半導体基板１の上記一表面側においてＭＯＳトランジスタ４の形成用領域Ａ２（図８、図９参照）に形成されている。
【００３３】
赤外線センサ１００は、図６〜図９に示すように、半導体基板１の上記一表面側において熱型赤外線検出部３の一部の直下に空洞部１１が形成されている。熱型赤外線検出部３は、半導体基板１の上記一表面側で空洞部１１の周部に形成された支持部３ｄと、半導体基板１の上記一表面側で平面視において空洞部１１を覆う第１の薄膜構造部３ａとを備えている。第１の薄膜構造部３ａは、赤外線を吸収する赤外線吸収部３３を備えている。ここで、第１の薄膜構造部３ａは、空洞部１１の周方向に沿って並設され支持部３ｄに支持された複数の第２の薄膜構造部３ａａと、隣接する第２の薄膜構造部３ａａ同士を連結する連結片３ｃ（図６参照）とを有している。なお、図６における熱型赤外線検出部３では、複数の線状のスリット１３を設けることにより、第１の薄膜構造部３ａが６つの第２の薄膜構造部３ａａに分離されている。以下では、赤外線吸収部３３（第１の赤外線吸収部３３と称する）のうち第２の薄膜構造部３ａａそれぞれに対応して分割された各部位を第２の赤外線吸収部３３ａと称する。
【００３４】
熱型赤外線検出部３は、第２の薄膜構造部３ａａごとにサーモパイル３０ａが設けられている。ここで、サーモパイル３０ａは、温接点Ｔ１が、第２の薄膜構造部３ａａに設けられ、冷接点Ｔ２が、支持部３ｄに設けられている。要するに、温接点Ｔ１は、熱型赤外線検出部３において空洞部１１に重なる領域に形成され、冷接点Ｔ２は、熱型赤外線検出部３において空洞部１１に重ならない領域に形成されている。
【００３５】
また、熱型赤外線検出部３の感温部３０は、各サーモパイル３０ａごとに出力を取り出す場合に比べて温度変化に対する出力変化が大きくなる接続関係で、全てのサーモパイル３０ａが電気的に接続されている。図６における感温部３０は、６個のサーモパイル３０ａを直列接続してある。ただし、上述の接続関係は、複数個のサーモパイル３０ａの全てを直列接続する接続関係に限らない。例えば、赤外線センサ１００は、それぞれ３個のサーモパイル３０ａの直列回路を並列接続した感温部３０とすれば、６個のサーモパイル３０ａが並列接続されている場合や、各サーモパイル３０ａごとに出力を取り出す場合に比べて、感度を高めることができる。しかも、このような赤外線センサ１００は、６個のサーモパイル３０ａの全てが直列接続されている場合の感温部３０に比べて、感温部３０の電気抵抗を低くできて熱雑音が低減されるから、Ｓ／Ｎ比が向上する。
【００３６】
熱型赤外線検出部３では、第２の薄膜構造部３ａａごとに、支持部３ｄと第２の赤外線吸収部３３ａとを連結する２つの平面視短冊状のブリッジ部３ｂｂ，３ｂｂが空洞部１１の周方向に離間して形成されている。これにより、赤外線センサ１００は、２つのブリッジ部３ｂｂ，３ｂｂと第２の赤外線吸収部３３ａとを空間的に分離し空洞部１１に連通する平面視コ字状のスリット１４が形成されている。熱型赤外線検出部３のうち、平面視において第１の薄膜構造部３ａを囲む部位である支持部３ｄは、矩形枠状の形状となっている。なお、ブリッジ部３ｂｂは、上述の各スリット１３，１４により、第２の赤外線吸収部３３ａおよび支持部３ｄそれぞれとの連結部位以外の部分が、第２の赤外線吸収部３３ａおよび支持部３ｄと空間的に分離されている。ここで、第２の薄膜構造部３ａａは、支持部３ｄからの延長方向の寸法を９３μｍ、この延長方向に直交する幅方向の寸法を７５μｍとし、各ブリッジ部３ｂｂの幅寸法を２３μｍ、各スリット１３，１４の幅を５μｍに設定してあるが、これらの値は一例であって特に限定するものではない。
【００３７】
第１の薄膜構造部３ａは、半導体基板１の上記一表面側に形成された熱酸化膜１ｂと、熱酸化膜１ｂ上に形成されたシリコン窒化膜３２と、シリコン窒化膜３２上に形成された感温部３０と、シリコン窒化膜３２の表面側で感温部３０を覆うように形成された層間絶縁膜５０と、層間絶縁膜５０上に形成されたパッシベーション膜６０との積層構造部をパターニングすることにより形成されている。層間絶縁膜５０は、ＢＰＳＧ膜により構成してある。パッシベーション膜６０は、ＰＳＧ膜と当該ＰＳＧ膜上に形成されたＮＳＧ膜との積層膜により構成してあるが、これに限らず、例えば、シリコン窒化膜により構成してもよい。
【００３８】
上述の熱型赤外線検出部３では、シリコン窒化膜３２のうち第１の薄膜構造部３ａのブリッジ部３ｂｂ，３ｂｂ以外の部位が第１の赤外線吸収部３３を構成している。また、支持部３ｄは、熱酸化膜１ｂとシリコン窒化膜３２と層間絶縁膜５０とパッシベーション膜６０とで構成されている。
【００３９】
また、赤外線センサ１００は、層間絶縁膜５０とパッシベーション膜６０との積層膜が、半導体基板１の上記一表面側において、熱型赤外線検出部３の形成用領域Ａ１とＭＯＳトランジスタ４の形成用領域Ａ２とに跨って形成されている。そして、赤外線センサ１００は、この積層膜のうち、熱型赤外線検出部３の形成用領域Ａ１に形成された部分が赤外線吸収膜７０（図８（ｂ）、図９（ｂ）参照）を兼ねている。ここで、赤外線吸収膜７０の屈折率をｎ２、検出対象の赤外線の中心波長をλとするとき、赤外線吸収膜７０の厚さｔ２をλ／４ｎ２に設定するようにしているので、検出対象の波長（例えば、８〜１２μｍ）の赤外線の吸収効率を高めることができ、高感度化を図れる。例えば、ｎ２＝１．４、λ＝１０μｍの場合には、ｔ２≒１．８μｍとすればよい。なお、本実施形態では、層間絶縁膜５０の膜厚を０．８μｍ、パッシベーション膜６０の膜厚を１μｍ（ＰＳＧ膜の膜厚を０．５μｍ、ＮＳＧ膜の膜厚を０．５μｍ）としてある。
【００４０】
また、各画素部２は、空洞部１１の内周形状が矩形状である。各画素部２における連結片３ｃは、図６および図１２（ａ）に示すように、平面視Ｘ字状に形成されており、第２の薄膜構造部３ａａの延長方向に交差する斜め方向において隣接する第２の薄膜構造部３ａａ，３ａａ同士、第２の薄膜構造部３ａａの延長方向において隣接する第２の薄膜構造部３ａａ，３ａａ同士、第２の薄膜構造部３ａａの延長方向に直交する方向において隣接する第２の薄膜構造部３ａａ，３ａａ同士を連結している。
【００４１】
サーモパイル３０ａは、シリコン窒化膜３２上で第２の薄膜構造部３ａａと支持部３ｄとに跨って形成されたｎ形ポリシリコン層３４とｐ形ポリシリコン層３５との一端部同士を第２の赤外線吸収部３３ａの赤外線入射面側で金属材料（例えば、Ａｌ−Ｓｉなど）からなる接続部３６により電気的に接続した複数個（図６に示した例では、９個）の熱電対を有している。また、サーモパイル３０ａは、半導体基板１の上記一表面側で互いに隣り合う熱電対のｎ形ポリシリコン層３４の他端部とｐ形ポリシリコン層３５の他端部とが金属材料（例えば、Ａｌ−Ｓｉなど）からなる接続部３７により接合され電気的に接続されている。ここで、サーモパイル３０ａは、ｎ形ポリシリコン層３４の上記一端部とｐ形ポリシリコン層３５の上記一端部と接続部３６とで温接点Ｔ１を構成している。また、ｎ形ポリシリコン層３４の上記他端部とｐ形ポリシリコン層３５の上記他端部と接続部３７とで冷接点Ｔ２を構成している。なお、赤外線センサ１００は、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５の各々において、上述のブリッジ部３ｂｂ，３ｂｂに形成されている部位および半導体基板１の上記一表面側のシリコン窒化膜３２上に形成されている部位でも赤外線を吸収することができる。
【００４２】
また、赤外線センサ１００は、空洞部１１の形状が、四角錘状であり、平面視における中央部の方が周部に比べて深さ寸法が大きくなっているので、第１の薄膜構造部３ａの中央部に温接点Ｔ１が集まるように各画素部２におけるサーモパイル３０ａの平面レイアウトを設計してある。ここで、図６の上下方向における真ん中の２つの第２の薄膜構造部３ａａでは、図６および図１０に示すように、３つの第２の薄膜構造部３ａａの並設方向に沿って温接点Ｔ１を並べて配置してある。これに対し、図６の上下方向における上側の２つの第２の薄膜構造部３ａａでは、図６および図１１に示すように、３つの第２の薄膜構造部３ａａの並設方向において真ん中の第２の薄膜構造部３ａａに近い側に温接点Ｔ１を集中して配置してある。また、図６の上下方向における下側の２つの第２の薄膜構造部３ａａでは、３つの第２の薄膜構造部３ａａの並設方向において真ん中の第２の薄膜構造部３ａａに近い側に温接点Ｔ１を集中して配置してある。しかして、本実施形態の赤外線センサ１００では、図６の上下方向における上側、下側の第２の薄膜構造部３ａａの複数の温接点Ｔ１の配置が、真ん中の第２の薄膜構造部３ａａの複数の温接点Ｔ１の配置と同じである場合に比べて、温接点Ｔ１の温度変化を大きくできるので、感度を向上させることが可能となる。なお、本実施形態では、空洞部１１の最深部の深さを所定深さｄｐ（図８（ｂ）、図９（ｂ）参照）とするとき、所定深さｄｐを２００μｍに設定してあるが、この値は一例であり、特に限定するものではない。
【００４３】
また、第２の薄膜構造部３ａａは、シリコン窒化膜３２の赤外線入射面側においてサーモパイル３０ａを形成していない領域に、赤外線を吸収するｎ形ポリシリコン層からなる赤外線吸収層３９が形成されている。この赤外線吸収層３９は、第２の薄膜構造部３ａａの反りを抑制する機能も有している。また、隣接する第２の薄膜構造部３ａａ，３ａａ同士を連結する連結片３ｃには、当該連結片３ｃを補強するｎ形ポリシリコン層からなる補強層３９ｂ（図１２参照）が設けられている。ここで、補強層３９ｂは、赤外線吸収層３９と連続一体に形成されている。しかして、赤外線センサ１００では、連結片３ｃが補強層３９ｂにより補強されているので、使用中の外部の温度変化や衝撃に起因して発生する応力による破損を防止することが可能となり、また、製造時の破損を低減でき、製造歩留まりの向上を図ることが可能となる。なお、本実施形態では、図１２に示す連結片３ｃの長さ寸法Ｌ１を２４μｍ、幅寸法Ｌ２を５μｍ、補強層３９ｂの幅寸法Ｌ３を１μｍに設定してあるが、これらの数値は一例であり、特に限定するものではない。ただし、半導体基板１としてシリコン基板を用いており、補強層３９ｂがｎ形ポリシリコン層により形成される場合には、空洞部１１の形成時に補強層３９ｂがエッチングされるのを防止するために、補強層３９ｂの幅寸法は、連結片３ｃの幅寸法よりも小さく設定し、平面視において補強層３９ｂの両側縁が連結片３ｃの両側縁よりも内側に位置する必要がある。
【００４４】
また、赤外線センサ１００は、図１２および図１７（ｂ）に示すように、連結片３ｃの両側縁と第２の薄膜構造部３ａａの側縁との間にそれぞれ面取り部３ｄ，３ｄが形成され、Ｘ字状の連結片３ｃの略直交する側縁間にも面取り部３ｅが形成されている。しかして、赤外線センサ１００では、図１７（ａ）に示すように面取り部が形成されていない場合に比べて、連結片３ｃと第２の薄膜構造部３ａａとの連結部位での応力集中を緩和でき、製造時に発生する残留応力を低減できるとともに製造時の破損を低減でき、製造歩留まりの向上を図れる。また、赤外線センサ１００は、使用中の外部の温度変化や衝撃に起因して発生する応力による破損を防止できる。なお、図１２に示した例では、各面取り部３ｄ，３ｅをＲ（アール）が３μｍのＲ面取り部としてあるが、Ｒ面取り部に限らず、例えば、Ｃ面取り部としてもよい。
【００４５】
また、赤外線センサ１００は、図６、図１０、図１１に示すように、各熱型赤外線検出部３に、支持部３ｄと一方のブリッジ部３ｂｂと第２の赤外線吸収部３３ａと他方のブリッジ部３ｂｂと支持部３ｄとに跨るように引き回されたｎ形ポリシリコン層からなる故障診断用配線（故障診断用のヒータ）１３９を設けて、全ての故障診断用配線１３９を直列接続してある。しかして、赤外線センサ１００のｉ×ｊ個の故障診断用配線１３９の直列回路へ通電することで、ブリッジ部３ｂｂの折れなどの破損の有無を検出することが可能である。
【００４６】
要するに、赤外線センサ１００は、製造途中での検査時や使用時において、ｉ×ｊ個の故障診断用配線１３９の直列回路への通電の有無によって、ブリッジ部３ｂｂの折れや故障診断用配線１３９の断線などを検出することが可能である。また、赤外線センサ１００では、上述の検査時や使用時において、ｉ×ｊ個の故障診断用配線１３９の直列回路へ通電して各感温部３０の出力を検出することにより、感温部３０の断線の有無や感度のばらつき（感温部３０の出力のばらつき）などを検知することが可能となる。ここにおいて、感度のばらつきに関しては、画素部２ごとの感度のばらつきを検知することが可能であり、例えば、第１の薄膜構造部３ａの反りや第１の薄膜構造部３ａの半導体基板１へのスティッキングなどに起因した感度のばらつきを検知することが可能となる。ここで、赤外線センサ１００では、平面視において、故障診断用配線１３９を複数の温接点Ｔ１の群の付近において折り返され蛇行した形状としてある。したがって、この赤外線センサ１００では、故障診断用配線１３９へ通電することにより発生するジュール熱によって、各温接点Ｔ１を効率良く温めることが可能となる。上述の故障診断用配線１３９は、ｎ形ポリシリコン層３４およびｐ形ポリシリコン層３５と同一平面上に同一厚さで形成されている。
【００４７】
上述の赤外線吸収層３９および故障診断用配線１３９は、ｎ形ポリシリコン層３４と同じｎ形不純物（例えば、リンなど）を同じ不純物濃度（例えば、１０１８〜１０２０ｃｍ−３）で含んでおり、ｎ形ポリシリコン層３４と同時に形成されている。また、ｐ形ポリシリコン層３５のｐ形不純物として例えばボロンを採用すればよく、不純物濃度を例えば１０１８〜１０２０ｃｍ−３程度の範囲で適宜設定すればよい。本実施形態の赤外線センサ１００では、ｎ形ポリシリコン層３４およびｐ形ポリシリコン層３５それぞれの不純物濃度が１０１８〜１０２０ｃｍ−３であり、熱電対の抵抗値を低減でき、Ｓ／Ｎ比の向上を図ることが可能となる。なお、赤外線吸収層３９および故障診断用配線１３９は、ｎ形ポリシリコン層３４と同じｎ形不純物を同じ不純物濃度でドーピングしてあるが、これに限らず、例えば、ｐ形ポリシリコン層３５と同じ不純物を同じ不純物濃度でドーピングしてもよい。
【００４８】
ところで、赤外線センサ１００は、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９、および故障診断用配線１３９の屈折率をｎ１、検出対象の赤外線の中心波長をλとするとき、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９、および故障診断用配線１３９それぞれの厚さｔ１をλ／４ｎ１に設定するようにしている。しかして、赤外線センサ１００では、検出対象の波長（例えば、８〜１２μｍ）の赤外線の吸収効率を高めることができ、高感度化を図ることが可能となる。例えば、ｎ１＝３．６、λ＝１０μｍの場合には、ｔ１≒０．６９μｍとすればよい。
【００４９】
また、本実施形態では、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９、および故障診断用配線１３９それぞれの不純物濃度が１０１８〜１０２０ｃｍ−３であるので、赤外線の吸収率を高くしつつ赤外線の反射を抑制することができて、感温部３０の出力のＳ／Ｎ比を高めることが可能となる。また、本実施形態における赤外線センサ１００では、赤外線吸収層３９および故障診断用配線１３９をｎ形ポリシリコン層３４と同一工程で形成できるから、低コスト化を図れる。
【００５０】
また、赤外線センサ１００は、図９、図１３、図１４に示すように、感温部３０の接続部３６と接続部３７とは、半導体基板１の上記一表面側において、層間絶縁膜５０によって絶縁分離されている。すなわち、温接点Ｔ１側の接続部３６は、層間絶縁膜５０に形成したコンタクトホール５０ａ１，５０ａ２を通して、両ポリシリコン層３４，３５の上記各一端部と電気的に接続されている。また、冷接点Ｔ２側の接続部３７は、層間絶縁膜５０に形成されたコンタクトホール５０ａ３，５０ａ４を通して、両ポリシリコン層３４，３５の上記各他端部と電気的に接続されている。
【００５１】
また、ＭＯＳトランジスタ４は、上述のように、半導体基板１の上記一表面側においてＭＯＳトランジスタ４の形成用領域Ａ２に形成されている。
【００５２】
ＭＯＳトランジスタ４は、図８、図９、図１６に示すように、半導体基板１の上記一表面側に第１導電形であるｐ形（ｐ＋）のウェル領域４１が形成され、ウェル領域４１内に、第２導電形であるｎ形（ｎ＋）のドレイン領域４３と第２導電形であるｎ形（ｎ＋）のソース領域４４とが離間して形成されている。さらに、ウェル領域４１内には、ドレイン領域４３とソース領域４４とを囲む第１導電形であるｐ形（ｐ＋＋）のチャネルストッパ領域４２が形成されている。
【００５３】
ウェル領域４１においてドレイン領域４３とソース領域４４との間に位置する部位の上には、シリコン酸化膜（熱酸化膜）からなるゲート絶縁膜４５を介してｎ形ポリシリコン層からなるゲート電極４６が形成されている。
【００５４】
また、ドレイン領域４３上には、金属材料（例えば、Ａｌ−Ｓｉなど）からなるドレイン電極４７が形成され、ソース領域４４上には、金属材料（例えば、Ａｌ−Ｓｉなど）からなるソース電極４８が形成されている。
【００５５】
ゲート電極４６、ドレイン電極４７およびソース電極４８は、上述の層間絶縁膜５０によって絶縁分離されている。ここで、ドレイン電極４７は、層間絶縁膜５０に形成したコンタクトホール５０ｄを通してドレイン領域４３と電気的に接続され、ソース電極４８は、層間絶縁膜５０に形成したコンタクトホール５０ｅを通してソース領域４４と電気的に接続されている。
【００５６】
赤外線センサ１００の各画素部２では、図４、図６に示すように、ＭＯＳトランジスタ４のソース電極４８と感温部３０の一端とが電気的に接続され、感温部３０の他端が第４の配線１０４に電気的に接続されている。また、各画素部２では、ＭＯＳトランジスタ４のドレイン電極４７が、第１の配線１０１と電気的に接続され、ゲート電極４６が、ｎ形ポリシリコン配線からなる第２の配線１０２と電気的に接続されている。また、各画素部２では、図８、図９に示すように、ＭＯＳトランジスタ４のチャネルストッパ領域４２上に、金属材料（例えば、Ａｌ−Ｓｉなど）からなる電極４９が形成されている。しかして、ウェル領域４１は、チャネルストッパ領域４２および電極４９を介して、第３の配線１０３と電気的に接続されている。なお、電極４９は、層間絶縁膜５０に形成したコンタクトホール５０ｆを通してチャネルストッパ領域４２と電気的に接続されている。
【００５７】
また、上述のツェナダイオードＺＤは、図１８に示すように、第１拡散領域８１上にアノード電極８３が形成され、第２拡散領域８２上に２つのカソード電極８４ａ，８４ｂが形成されている。このツェナダイオードＺＤは、アノード電極８３が、第５のパッドＶzdと電気的に接続され、一方のカソード電極８４ａが、１つの第２の配線１０２を介して当該第２の配線１０２に接続されたＭＯＳトランジスタ４のゲート電極４６と電気的に接続され、他方のカソード電極８４ｂが、当該第２の配線１０２に接続された第２のパッドＶsel1〜Ｖsel8の１つと電気的に接続されている。
【００５８】
上述の赤外線センサ１００によれば、通電されることにより発生するジュール熱によって温接点Ｔ１を温める故障診断用配線１３９を備えているので、故障診断用配線１３９へ通電してサーモパイル３０ａの出力を測定することにより、サーモパイル３０ａの断線などの故障の有無を判断することが可能となって、信頼性の向上を図れる。しかも、赤外線センサ１００は、故障診断用配線１３９が、熱型赤外線検出部３において半導体基板１の空洞部１１に重なる領域でサーモパイル３０ａと重ならないように配置されているので、故障診断用配線１３９によるサーモパイル３０ａの温接点Ｔ１の熱容量の増大を防止でき、感度および応答速度の向上を図ることが可能となる。
【００５９】
ここで、赤外線センサ１００は、使用時において自己診断を行わない通常時において、故障診断用配線１３９も外部からの赤外線を吸収するので、複数の温接点Ｔ１の温度の均一化を図れ、感度の向上を図ることが可能となる。なお、赤外線センサ１００では、赤外線吸収層３９および補強層３９ｂも外部からの赤外線を吸収するので、複数の温接点Ｔ１の温度の均一化を図れ、感度の向上を図ることが可能となる。また、赤外線センサ１００の使用時の自己診断は、例えば、上述のＩＣ素子に設けられた自己診断回路により定期的に行うようにすればよいが、必ずしも定期的に行う必要はない。
【００６０】
また、赤外線センサ１００は、第１の薄膜構造部３ａが、複数の線状のスリット１３を設けることによって、空洞部１１の内周方向に沿って並設されそれぞれ熱型赤外線検出部３において空洞部１１を囲む部位である支持部３ｄから内方へ延長された複数の第２の薄膜構造部３ａａに分離されている。そして、赤外線センサ１００は、各第２の薄膜構造部３ａａごとにサーモパイル３０ａの温接点Ｔ１が設けられるとともに、各サーモパイル３０ａごとに出力を取り出す場合に比べて温度変化に対する出力変化が大きくなる接続関係で全てのサーモパイル３０ａが電気的に接続されているので、応答速度および感度の向上を図ることが可能となる。また、赤外線センサ１００では、隣接する第２の薄膜構造部３ａａ，３ａａ同士を連結する連結片３ｃが形成されていることにより、各第２の薄膜構造部３ａａの反りを低減でき、構造安定性の向上を図れ、感度が安定する。
【００６１】
また、赤外線センサ１００は、ｎ形ポリシリコン層３４とｐ形ポリシリコン層３５と赤外線吸収層３９と補強層３９ｂと故障診断用配線１３９とが同一の厚さに設定されているので、第２の薄膜構造部３ａａの応力バランスの均一性が向上し、第２の薄膜構造部３ａａの反りを抑制することができ、製品ごとの感度のばらつきや、画素部２ごとの感度のばらつきを低減することが可能となる。
【００６２】
また、赤外線センサ１００は、故障診断用配線１３９が、第１の熱電要素であるｎ形ポリシリコン層３４もしくは第２の熱電要素であるｐ形ポリシリコン層３５と同じ材料により形成されているので、故障診断用配線１３９を第１の熱電要素もしくは第２の熱電要素と同時に形成することが可能となり、製造プロセスの簡略化による低コスト化を図れる。
【００６３】
また、赤外線センサ１００は、赤外線吸収部３３および故障診断用配線１３９を備えた複数の画素部２が、半導体基板１の上記一表面側で２次元アレイ状に設けられているので、製造時や使用時の自己診断に際して各画素部２それぞれの故障診断用配線１３９に通電することにより、各画素部２それぞれの感温部３０の感度のばらつきを把握することが可能となる。
【００６４】
ところで、熱酸化膜１ｂにおけるパッド８０の形成予定領域（パッド形成領域）は、半導体基板１の上記一表面側において、シリコン窒化膜３２を有する熱型赤外線検出部３の形成用領域Ａ１を避けて設定してある。
【００６５】
以下、赤外線センサ１００の基本的な製造方法の一例について図１９〜図２３を参照して説明する。
【００６６】
まず、第２導電形のシリコン基板からなる半導体基板１の上記一表面側に第１の所定膜厚（例えば、０．３μｍ）の第１のシリコン酸化膜３１と第２の所定膜厚（例えば、０．１μｍ）のシリコン窒化膜３２との積層膜からなる絶縁層を形成する絶縁層形成工程を行う。その後、フォトリソグラフィ技術およびエッチング技術を利用して当該絶縁層のうち熱型赤外線検出部３の形成用領域Ａ１に対応する部分の一部を残してＭＯＳトランジスタ４の形成用領域Ａ２に対応する部分をエッチング除去する絶縁層パターニング工程を行うことによって、図１９（ａ）に示す構造を得る。ここにおいて、第１のシリコン酸化膜３１は、半導体基板１を所定温度（例えば、１１００℃）で熱酸化することにより形成してあり、シリコン窒化膜３２は、ＬＰＣＶＤ法により形成している。また、上記絶縁層のエッチングは、反応性イオンエッチング（ＲＩＥ）装置により行っているが、エッチング装置は特に限定するものではない。
【００６７】
上述の絶縁層パターニング工程の後、半導体基板１の上記一表面側に第１導電形であるｐ形（ｐ＋）のウェル領域４１を形成するウェル領域形成工程を行う。続いて、半導体基板１の上記一表面側におけるウェル領域４１内に第１導電形であるｐ形（ｐ＋＋）のチャネルストッパ領域４２を形成するチャネルストッパ領域形成工程を行う。その後、ＭＯＳトランジスタ４のしきい値電圧Ｖthを制御するためのイオン注入工程を行うことによって、図１９（ｂ）に示す構造を得る。ここで、ウェル領域形成工程では、まず、半導体基板１の上記一表面側の露出部位を所定温度で熱酸化することにより第２のシリコン酸化膜５１を選択的に形成する。その後、ウェル領域４１を形成するためのフォトマスクを利用したフォトリソグラフィ技術およびエッチング技術を利用して第２のシリコン酸化膜５１をパターニングする。続いて、第１導電形の不純物（ここでは、ｐ形の不純物であり、例えば、ボロンなど）のイオン注入を行ってから、ドライブインを行うことにより、ウェル領域４１を形成する。また、本実施形態では、ウェル領域形成工程において、ウェル領域４１の形成と同時に、ツェナダイオードＺＤの第１拡散領域８１も形成するようにしている。また、チャネルストッパ領域形成工程およびイオン注入工程それぞれにおいてイオン注入後に、ドライブインを行うことで半導体基板１の上記一表面側を所定温度で熱酸化することにより第３のシリコン酸化膜５２を選択的に形成する。赤外線センサ１００では、第１のシリコン酸化膜３１と第２のシリコン酸化膜５１と第３のシリコン酸化膜５２とで、半導体基板１の上記一表面側の熱酸化膜１ｂを構成している。
【００６８】
上述のイオン注入工程の後、第２導電形であるｎ形（ｎ＋）のドレイン領域４３および第２導電形であるｎ形（ｎ＋）のソース領域４４を形成するソース・ドレイン形成工程を行う。このソース・ドレイン形成工程では、ウェル領域４１におけるドレイン領域４３およびソース領域４４それぞれの形成予定領域に第２導電形の不純物（ここでは、ｎ形の不純物であり、例えば、リンなど）のイオン注入を行ってから、ドライブインを行うことによって、ドレイン領域４３およびソース領域４４を形成する。また、本実施形態では、ソース・ドレイン形成工程において、ドレイン領域４３およびソース領域４４の形成と同時に、ツェナダイオードＺＤの第２拡散領域８２も形成するようにしている。
【００６９】
ソース・ドレイン形成工程の後、半導体基板１の上記一表面側に例えば熱酸化により所定膜厚（例えば、６００Å）のシリコン酸化膜からなるゲート絶縁膜４５を形成するゲート絶縁膜形成工程を行う。続いて、半導体基板１の上記一表面側の全面にゲート電極４６、第２の配線１０２（図６参照）、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９および故障診断用配線１３９の基礎となる所定膜厚（例えば、０．６９μｍ）のノンドープポリシリコン層をＬＰＣＶＤ法により形成するポリシリコン層形成工程を行う。その後、フォトリソグラフィ技術およびエッチング技術を利用して上記ノンドープポリシリコン層のうちゲート電極４６、第２の配線１０２、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９および故障診断用配線１３９それぞれに対応する部分が残るように上記ノンドープポリシリコン層をパターニングするポリシリコン層パターニング工程を行う。続いて、上記ノンドープポリシリコン層のうちｐ形ポリシリコン層３５に対応する部分にｐ形の不純物（例えば、ボロンなど）のイオン注入を行ってからドライブインを行うことによりｐ形ポリシリコン層３５を形成するｐ形ポリシリコン層形成工程を行う。その後、上記ノンドープポリシリコン層のうちｎ形ポリシリコン層３４、赤外線吸収層３９、故障診断用配線１３９、ゲート電極４６および第２の配線１０２に対応する部分にｎ形の不純物（例えば、リンなど）のイオン注入を行ってからドライブインを行うことによりｎ形ポリシリコン層３４、赤外線吸収層３９、故障診断用配線１３９、ゲート電極４６および第２の配線１０２を形成するｎ形ポリシリコン層形成工程を行うことによって、図２０（ａ）に示す構造を得る。なお、ポリシリコン層パターニング工程では、ＲＩＥ装置により上記ノンドープポリシリコン層の不要部分をエッチングしているが、エッチング装置は特に限定するものではない。また、ｐ形ポリシリコン層形成工程とｎ形ポリシリコン層形成工程との順序は逆でもよい。
【００７０】
上述のｐ形ポリシリコン層形成工程およびｎ形ポリシリコン層形成工程が終了した後、半導体基板１の上記一表面側に層間絶縁膜５０を形成する層間絶縁膜形成工程を行う。続いて、フォトリソグラフィ技術およびエッチング技術を利用して層間絶縁膜５０に各コンタクトホール５０ａ１，５０ａ２，５０ａ３，５０ａ４，５０ｄ，５０ｅ，５０ｆ（図１２、図１３、図１５参照）を形成するコンタクトホール形成工程を行うことによって、図２０（ｂ）に示す構造を得る。層間絶縁膜形成工程では、半導体基板１の上記一表面側に所定膜厚（例えば、０．８μｍ）のＢＰＳＧ膜を常圧ＣＶＤ法により堆積させてから、所定温度（例えば、８００℃）でリフローすることにより平坦化された層間絶縁膜５０を形成する。また、コンタクトホール形成工程において、層間絶縁膜５０のうち熱酸化膜１ｂにおけるパッド８０の形成予定領域上に形成されている部分を除去するようにしている。なお、コンタクトホール形成工程では、層間絶縁膜５０に、ツェナダイオードＺＤのカソード電極８４ａ，８４ｂ、アノード電極８３のそれぞれに対応するコンタクトホール５０ｇ，５０ｈ，５０ｉも形成する（図１８参照）。また、コンタクトホール形成工程では、ＲＩＥ装置によるドライエッチングを行ってから、ウェットエッチングを行うようにしている。なお、ドライエッチングの終了時は、層間絶縁膜５０のジャストエッチング時で管理するようにしているが、これはエッチング時間で管理してもよいし、周知の終点検出の方法（例えば、レーザ光を干渉させて膜厚変化を測定することでエッチングの終点を検出する方法など）を利用して管理してもよい。また、コンタクトホール形成工程でドライエッチングを行う際のエッチング装置は、ＲＩＥ装置に限らず、他のドライエッチング装置でもよい。
【００７１】
上述のコンタクトホール形成工程の後、半導体基板１の上記一表面側の全面に接続部３６，３７、ドレイン電極４７、ソース電極４８、第４の配線１０４、第１の配線１０１、第３の配線１０３、各パッド８０、カソード電極８４ａ，８４ｂ、アノード電極８３などの基礎となる所定膜厚（例えば、１μｍ）の金属膜（例えば、Ａｌ−Ｓｉ膜）をスパッタ法などにより形成する金属膜形成工程を行う。続いて、フォトリソグラフィ技術およびエッチング技術を利用して金属膜をパターニングすることで接続部３６，３７、ドレイン電極４７、ソース電極４８、第４の配線１０４、第１の配線１０１、第３の配線１０３、各パッド８０、カソード電極８４ａ，８４ｂ、アノード電極８３などを形成する金属膜パターニング工程を行うことによって、図２１（ａ）に示す構造を得る。なお、金属膜パターニング工程におけるエッチングはＲＩＥ装置により行っているが、エッチング装置は特に限定するものではない。また、この金属膜パターニング工程を行うことにより、温接点Ｔ１および冷接点Ｔ２が形成される。
【００７２】
上述の金属膜パターニング工程の後、半導体基板１の上記一表面側（つまり、層間絶縁膜５０の表面側）に所定膜厚（例えば、０．５μｍ）のＰＳＧ膜と所定膜厚（例えば、０．５μｍ）のＮＳＧ膜との積層膜からなるパッシベーション膜６０を常圧ＣＶＤ法により形成するパッシベーション膜形成工程を行うことによって、図２１（ｂ）に示す構造を得る。
【００７３】
上述のパッシベーション膜形成工程の後、第１のシリコン酸化膜３１、シリコン窒化膜３２、層間絶縁膜５０、パッシベーション膜６０などを有し且つ感温部３０などが埋設された積層構造部をパターニングすることにより、第２の薄膜構造部３ａａおよび連結片３ｃを形成する積層構造部パターニング工程を行うことによって、図２２（ａ）に示す構造を得る。この積層構造部パターニング工程において、積層構造部をパターニングすることにより、各スリット１３，１４を形成している。積層構造部パターニング工程では、フォトリソグラフィ技術およびエッチング技術を利用して積層構造部をパターニングしているここで、積層構造部パターニング工程におけるエッチングは、ＲＩＥ装置により行っているが、エッチング装置は特に限定するものではない。
【００７４】
上述の積層構造部パターニング工程の後、フォトリソグラフィ技術およびエッチング技術を利用してパッシベーション膜６０に各パッド８０を各別に露出させる各開口部（図示せず）を形成する開口部形成工程を行う。ここで、開口部形成工程におけるエッチングはＲＩＥ装置により行っている。
【００７５】
次に、各スリット１３，１４をエッチング液導入孔としてエッチング液を導入し半導体基板１を異方性エッチング（結晶異方性エッチング）することにより半導体基板１に空洞部１１を形成する空洞部形成工程を行うことで、図２２（ｂ）に示す構造の赤外線センサ１００を得る。ここで、空洞部形成工程では、エッチング液として所定温度（例えば、８５℃）に加熱したＴＭＡＨ溶液を用いているが、エッチング液はＴＭＡＨ溶液に限らず、他のアルカリ系溶液（例えば、ＫＯＨ溶液など）を用いてもよい。いずれにしても、空洞部形成工程では、積層構造部をエッチングマスクとしてウェットエッチングを行う。なお、空洞部形成工程が終了するまでの全工程はウェハレベルで行うので、空洞部形成工程が終了した後、個々の赤外線センサ１００に分離（裁断）する分離工程を行えばよい。
【００７６】
以下、本実施形態の半導体デバイスの製造方法について、ウェハプロセス（前工程とも呼ばれる）を図１および図２に基づいて説明する。
【００７７】
まず、図１（ａ）および図２（ａ）に示すように、半導体ウェハ１２１を準備する。半導体ウェハ１２１は、半導体基板１の基礎となるものであり、半導体基板１がシリコン基板の場合には、シリコンウェハである。また、半導体ウェハ１２１としては、端面が面取りされたものを準備する。ここで、「端面が面取りされた」とは、円柱状のインゴットからウェハ状に切断した後、外周面（端面）と切断面との交点である角を削り落とす面取り加工が施されていることを意味する。「面取り」は、「ベベル（bevel）」、「ベベリング（beveling）」、「エッジラウンディング（edge rounding）」などとも呼ばれる。面取り加工では、面取り研削を行ってから、化学エッチングを行い、更に鏡面研磨を行うことが好ましい。面取り加工による仕上がり形状は、「edge profile（端面形状）」として一定の形状範囲に入るように、例えば、日本電子工業振興協会（ＪＥＩＤＡ）や、ＳＥＭＩ（：Semiconductor Equipment and Materials International）により、標準規格が設定されている。インゴットは、半導体ウェハ１２１の半導体材料により形成されたものであり、例えば半導体ウェハ１２１がシリコンウェハの場合、単結晶シリコンのインゴット（シリコンインゴットとも呼ばれる）である。なお、以下の説明において、「ウェハ１２２」は、製造プロセス（製造ライン）に投入された「半導体ウェハ１２１」に対してウェハプロセス（前工程とも呼ばれる）の少なくとも１つの工程を通したものであり、個々の半導体デバイス（チップ）が裁断される前のものを意味している。
【００７８】
半導体ウェハ１２１を準備した後、図１（ｂ）に示すように、半導体ウェハ１２１の表面側に薄膜部１２３を形成する薄膜部形成工程を行う。「半導体ウェハ１２１の表面」とは、図１（ａ）〜（ｆ）それぞれにおける半導体ウェハ１２１の上面（ウェハ表面）１２１ａ、下面（ウェハ裏面）１２１ｂおよび端面（ウェハ端面）１２１ｃの全てを含む。半導体デバイスが赤外線センサ１００の場合、図１（ｂ）は、上述のパッシベーション膜形成工程まで終了した主要工程断面図に相当する。要するに、薄膜部形成工程は、第１のシリコン酸化膜３１を成膜する第１成膜工程と、シリコン窒化膜３２を成膜する第２成膜工程と、層間絶縁膜５０を成膜する第３成膜工程と、パッシベーション膜６０を成膜する第４成膜工程とを含んでいる。ここで、図１（ｂ）における薄膜部１２３のうち、半導体ウェハ１２１の上面１２１ａおよび端面１２１ｃに形成されている部位は、例えば、上述の第１のシリコン酸化膜３１とシリコン窒化膜３２と層間絶縁膜５０とパッシベーション膜６０との積層膜により構成されている。また、図１（ｂ）における薄膜部１２３のうち、半導体ウェハ１２１の下面１２１ｂに形成されている部位は、例えば、図２１（ｂ）において図示していないシリコン酸化膜（熱酸化により第１のシリコン酸化膜３１と同時に形成されたシリコン酸化膜）とシリコン窒化膜（ＬＰＣＶＤ法によりシリコン窒化膜３２と同時に形成されたシリコン窒化膜）との積層膜とで構成されている。薄膜部１２３の形態は、積層膜に限らず、単層膜でもよく、半導体デバイスの構造設計やプロセス設計に応じて適宜決めればよい。また、薄膜部形成工程における成膜方法は、半導体デバイスの構造に応じて、熱酸化法、ＣＶＤ法、スパッタ法、蒸着法などを適宜に適用すればよい。
【００７９】
上述の薄膜部形成工程の後、薄膜部１２３上に所定パターンのレジスト膜１２４を形成するフォトリソグラフィ工程を行う。ここで、レジスト膜１２４は、薄膜部１２３をパターニングするためのエッチングマスクとなるレジストパターンである。このフォトリソグラフィ工程では、塗布装置（例えば、スピンコータ）によりレジストを塗布する塗布工程を行い、その後、フォトマスクに形成されているパターンを、露光装置（縮小投影露光装置）で縮小してウェハ１２２のレジストに露光する露光工程を行い、その後、ベーキング装置によりレジストをベーキングするベーキング工程を行い、その後、現像装置により現像する現像工程を行う。ここにおいて、レジスト膜１２４は、ウェハ１２２の端部（外周部）１３２には設けないようにする。要するに、フォトリソグラフィ工程では、薄膜部１２３のうち半導体ウェハ１２１の端部１３１に形成されている部位にレジスト膜１２４を形成しないようにする。具体的には、塗布装置により塗布されたレジストのうちウェハ１２２の端部１３２に塗布された部分を、例えばエッジリンス（edge rinse）およびバックリンス（backside rinse）により除去するようにしている。ここにおいて、ウェハ１２２は、薄膜部１２３の厚さが半導体ウェハ１２１の厚さに比べれば十分に小さいので、このウェハ１２２の端部１３２は、半導体ウェハ１２１の端部１３１と略同じ部分である。ウェハ１２２の端部１３２は、露光装置の搬送系や位置決め部などにレジストが接触することに起因した発塵を防止するように規定すればよい。ここで、ウェハ１２２の端部１３２は、少なくとも、半導体ウェハ１２１のエッジエクスクルージョン（edge exclusion）を含むように規定することが好ましい。エッジエクスルージョンは、半導体ウェハ１２１における平坦度適用領域（ＦＱＡ：fixed quality area）以外の領域を意味する。エッジリンスの代わりに、周辺露光装置による露光を行い、現像時にウェハ１２２の端部１３２のレジストを除去するようにしてもよい。バックリンスは、露光装置のステージ（ウェハ載置部）や後述のドライエッチング装置のステージ１２５（図１（ｄ）および図２（ｂ）参照）などの汚染を防止するために行う。なお、ウェハ１２２の端部１３２は、ウェハ１２２の平面視においてウェハ１２２の外周線から２ｍｍ〜５ｍｍ程度までの部分とすることが好ましい。
【００８０】
上述のフォトリソグラフィ工程の後、図１（ｄ）に示すように、レジスト膜１２４をエッチングマスクとして薄膜部１２３をエッチングすることで半導体ウェハ１２１の表面の一部１２１ｄを露出させる第１エッチング工程を行う。第１エッチング工程では、図１（ｄ）および図２（ｂ）に示すように、薄膜部１２３のうち半導体ウェハ１２１の端部１３１に形成されている部位１２３ａを、エッチング装置に設けた遮蔽物１２６によって保護する。要するに、第１エッチング工程では、薄膜部１２３の上記部位１２３ａへのエッチング種の到達を阻止するための遮蔽物１２６を備えたエッチング装置を用いる。これにより、ウェハ１２２の端部１３２を遮蔽物１２６によって保護することが可能となるので、薄膜部１２３の上記部位１２３ａがエッチングされて半導体ウェハ１２１の端部１３１が露出するのを防止することが可能となる。図２（ｂ）には、複数の四角形を図示してあるが、同図中の各四角形の各々は、１個の半導体デバイスの形成領域（つまり、チップとなる領域）を模式的に示したものである。エッチング装置としては、例えば、ドライエッチング装置やウェットエッチング装置を用いることができる。ドライエッチング装置としては、ＲＩＥ装置を用いているが、これに限らず、例えば、誘導結合プラズマ（ＩＣＰ）型のドライエッチング装置、電子サイクロトロン共鳴（ＥＣＲ）型のエッチング装置などを用いることもできる。また、ウェットエッチング装置としては、例えば、浸漬式エッチング装置、減圧脱気液浸漬式エッチング装置、スプレー式エッチング装置、噴流式エッチング装置などを用いることができる。エッチング種は、エッチングがドライエッチングの場合にはプラズマ中の化学的に活性な粒子（イオンやラジカル）であり、エッチングがウェットエッチングの場合には化学薬品である。遮蔽物１２６の材料としては、エッチング種に対するエッチング耐性が高く且つパーティクルの発生しにくい材料が好ましい。ここで、エッチング装置がドライエッチング装置であり且つ薄膜部１２３の材料がＳｉＯ２やＳｉ３Ｎ４の場合の遮蔽物１２６の材料としては、例えば、石英やセラミック（例えば、アルミナ、シリコンカーバイドなど）を採用することが好ましい。また、エッチング装置がウェットエッチング装置であり且つ薄膜部１２３の材料がＳｉＯ２やＳｉ３Ｎ４の場合の遮蔽物１２６の材料としては、例えば、フッ素系樹脂などを採用することが好ましい。この種のフッ素系樹脂としては、例えば、テフロン（登録商標）を採用することができる。
【００８１】
第１エッチング工程の後、ウェハ１２２をエッチング装置から取り出し、その後、レジスト膜１２４を除去するレジスト除去工程を行うことにより、図１（ｅ）に示す構造を得る。半導体デバイスが赤外線センサ１００の場合、図１（ｅ）は、上述の積層構造部パターニング工程まで終了した主要工程断面図に相当する。
【００８２】
レジスト除去工程の後、図１（ｆ）に示すように、薄膜部１２３をエッチングマスクとして、半導体ウェハ１２１の上記表面の一部１２１ｄから半導体ウェハ１２１をエッチングする第２エッチング工程を行う。ここにおいて、第２エッチング工程では、半導体ウェハ１２１の端部１３１が薄膜部１２３の上記部位１２３ａにより覆われているので、半導体ウェハ１２１の端部１３１がエッチングされて欠けが発生するのを防止することが可能となる。第２エッチング工程でのエッチングは、ウェットエッチングでもドライエッチングでもよい。半導体デバイスが赤外線センサ１００の場合、この第２エッチング工程が、上述の空洞部形成工程に相当する。
【００８３】
第２エッチング工程の後、ウェハ１２２から個々の半導体デバイス１に裁断するダイシング工程を行なう。半導体デバイスが赤外線センサ１００の場合、このダイシング工程が、上述の分離工程に相当する。
【００８４】
以上説明した本実施形態の半導体デバイスの製造方法は、半導体ウェハ１２１の上記表面側に薄膜部１２３を形成する薄膜部形成工程と、薄膜部１２３上に所定パターンのレジスト膜１２４を形成するフォトリソグラフィ工程と、レジスト膜１２４をエッチングマスクとして薄膜部１２３をエッチングすることで半導体ウェハ１２１の上記表面の一部１２１ｄを露出させる第１エッチング工程と、半導体ウェハ１２１の上記表面の上記一部１２１ｄから半導体ウェハ１２１をエッチングする第２エッチング工程とを備えている。この半導体デバイスの製造方法では、上記フォトリソグラフィ工程において、薄膜部１２３のうち半導体ウェハ１２１の端部１３１に形成されている部位１２３ｄにレジスト膜１２４を形成しないようにし、第１エッチング工程において、薄膜部１２３の上記部位１２３ａをエッチング装置に設けた遮蔽物１２６によって保護する。
【００８５】
しかして、本実施形態の半導体デバイスの製造方法では、半導体ウェハ１２１の端部１３１に欠けが発生するのを抑制することが可能で、且つ、製造歩留まりの向上を図ることが可能となる。
【００８６】
上述の赤外線センサ１００では、半導体基板１として上記一表面が（１００）面の単結晶のシリコン基板を用いて、エッチング速度の結晶面方位依存性を利用した異方性エッチングにより形成する空洞部１１を四角錘状の形状としてあるが、四角錘状の形状に限らず、四角錘台状の形状でもよい。また、半導体基板１の上記一表面の面方位は特に限定するものではなく、例えば、半導体基板１として上記一表面が（１１０）面の単結晶のシリコン基板を用いてもよい。
【００８７】
また、半導体基板１の導電形は、ｎ形に限らず、例えば、図２３〜図２５に示すようにｐ形でもよい。図２３は、ｐ形の半導体基板１がチャネル形成用領域を構成し、ドレイン領域４３およびソース領域４４の導電形をｎ形（ｎ＋）とする例である。また、図２４は、ｐ形の半導体基板１に形成したｐ形（ｐ＋）のウェル領域４１がチャネル形成用領域を構成し、ドレイン領域４３およびソース領域４４の導電形をｎ形（ｎ＋）とする例である。また、図２５は、ｐ形の半導体基板１に形成したｎ形のウェル領域４１がチャネル形成用領域を構成し、ドレイン領域４３およびソース領域４４の導電形をｐ形（ｐ＋）とする例である。
【００８８】
なお、上述の赤外線センサ１００において、半導体基板１の空洞部１１は、半導体基板１の厚み方向に貫通する形で形成してもよく、この場合は、空洞部１１を形成する空洞部形成工程において、半導体基板１の上記一表面とは反対の他表面側から、半導体基板１における空洞部１１の形成予定領域を、例えばＩＣＰ型のドライエッチング装置を用いた異方性エッチング技術を利用して形成すればよい。また、赤外線センサ１００は、熱電変換部である感温部３０を具備する複数の画素部２が半導体基板１の一表面側においてアレイ状に配置されているが、構造は特に限定するものではなく、感温部３０を構成するサーモパイル３０ａの数も複数に限らず、１つでもよい。また、感温部３０は、１ないし複数のサーモパイル３０ａにより構成されるものに限らず、例えば、熱電対でもよいし、抵抗ボロメータでもよいし、焦電素子でもよく、感温部３０の構成に応じて、ＩＣ素子の回路構成を適宜変更すればよい。また、赤外線センサ１００は、感温部３０を１つだけ備えたものでもよい。
【００８９】
ところで、半導体デバイスは、上述の赤外線センサ１００に限らず、例えば、加速度センサ、圧力センサ、強誘電体デバイス（例えば、強誘電体膜の圧電効果を利用する発電デバイス、強誘電体膜の焦電効果を利用する焦電デバイス（焦電型赤外線センサ））などでもよい。
【符号の説明】
【００９０】
１００  赤外線センサ（半導体デバイス）
１２１  半導体ウェハ
１２１ｄ  半導体ウェハの表面の一部
１２２  ウェハ
１２３  薄膜部
１２３ａ  薄膜部のうち半導体ウェハの端部に形成されている部位
１２４  レジスト膜
１２５  ステージ
１２６  遮蔽物
１３１  端部
１３２  端部
【図１】
2012253194.tif 000003
【図２】
2012253194.tif 000004
【図３】
2012253194.tif 000005
【図４】
2012253194.tif 000006
【図５】
2012253194.tif 000007
【図６】
2012253194.tif 000008
【図７】
2012253194.tif 000009
【図８】
2012253194.tif 000010
【図９】
2012253194.tif 000011
【図１０】
2012253194.tif 000012
【図１１】
2012253194.tif 000013
【図１２】
2012253194.tif 000014
【図１３】
2012253194.tif 000015
【図１４】
2012253194.tif 000016
【図１５】
2012253194.tif 000017
【図１６】
2012253194.tif 000018
【図１７】
2012253194.tif 000019
【図１８】
2012253194.tif 000020
【図１９】
2012253194.tif 000021
【図２０】
2012253194.tif 000022
【図２１】
2012253194.tif 000023
【図２２】
2012253194.tif 000024
【図２３】
2012253194.tif 000025
【図２４】
2012253194.tif 000026
【図２５】
2012253194.tif 000027
【図２６】
2012253194.tif 000028
【図２７】
2012253194.tif 000029