(57)【要約】【課題】従来は、出力映像信号の画質が劣化する可能性があった。【解決手段】入力信号を遅延させる第１の遅延素子群と、前記入力信号とその遅延信号から前記入力信号の傾きの連続性を判定する傾き検出回路と、その判定結果に応じて前記第１の遅延素子群がサンプル点から前後に遅延させた信号を選択する第１、第２の選択回路と、設定に応じて前記第１の遅延素子群がサンプル点から前後に遅延させた信号を選択する第３、第４の選択回路と、前記入力信号の高周波成分を抽出し、その抽出成分をサンプル点に加算した値と前記第１、第２の選択回路が選択した信号の値との中間値を選択する中間値選択回路と、を有するエッジ補正回路。【選択図】図１
2012034266.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を順に単位遅延量分遅延させ、前記入力信号の補正対象サンプル点より前の遅延を有する複数の第１の遅延信号と、前記補正対象サンプル点より後の遅延を有する複数の第２の遅延信号と、を生成する第１の遅延素子群と、
前記入力信号と、前記入力信号から単位遅延量分遅延した差分信号を、順に単位遅延量分遅延させた複数の遅延差分信号から前記入力信号の傾きの連続性を判定する傾き検出回路と、
前記傾き判定部の判定結果に応じた遅延量の第１の選択遅延信号を、前記複数の第１の遅延信号から選択する第１の選択回路と、
前記傾き判定部の判定結果に応じた遅延量の第２の選択遅延信号を、前記複数の第２の遅延信号から選択する第２の選択回路と、
設定信号に応じた遅延量の第３の選択遅延信号を、前記複数の第１の遅延信号から選択する第３の選択回路と、
前記設定信号に応じた遅延量の第４の選択遅延信号を、前記複数の第２の遅延信号から選択する第４の選択回路と、
前記入力信号の補正対象サンプル点の信号と、前記第３および第４の択遅延信号とに基づき、前記入力信号の高周波成分を抽出するハイパスフィルタと、
前記ハイパスフィルタの抽出成分を前記入力信号の補正対象サンプル点に加算した加算信号を生成する加算回路と、
前記加算信号、前記第１、第２の選択遅延信号の各値を比較して、中間の値を有する信号を出力信号とする中間値選択回路と、を有する
エッジ補正回路。
【請求項２】
前記傾き検出回路は、
前記入力信号と、前記第１の遅延素子群が生成する前記入力信号に対して前記単位遅延量１つ分遅延した信号と、に応じた差分判定信号を生成する差分信号生成回路と、
前記差分判定信号を順に単位遅延量分遅延させ、複数の遅延差分信号を生成する第２の遅延素子群と、
前記複数の遅延差分信号から前記入力信号の傾きの連続性を判定する連続判定部と、を有する
請求項１に記載のエッジ補正回路。
【請求項３】
前記差分信号生成回路は、
前記入力信号と、前記第１の遅延素子群が生成する前記入力信号に対して前記単位遅延量１つ分遅延した信号とを差分した差分信号を生成する差分回路と、
前記差分信号が、第１の閾値から第２の閾値の値の範囲内である場合第１の値の前記差分判定信号を生成し、前記第１の閾値以上である場合第２の値の前記差分判定信号を生成し、前記第２の閾値以下である場合第３の値の前記差分判定信号を生成する差分判定回路と、を有する
請求項２に記載のエッジ補正回路。
【請求項４】
前記出力信号は、ディスプレイ装置が表示する映像信号に使用され、
前記映像信号がブランク部分のときに入力される前記入力信号に応じて生成される前記差分信号に基づき前記第１、第２の閾値の値を変化させる閾値信号を生成するノイズ判定回路を更に有する
請求項３に記載のエッジ補正回路。
【請求項５】
前記ノイズ判定回路は、
前記映像信号がブランク部分のときに入力される前記入力信号に応じて生成される前記差分信号が所定の値以上のとき、前記所定の値に抑制した信号を出力するリミッタ回路と、
前記リミッタ回路の出力した信号の値を所定の回数、平均化した値を前記閾値信号として出力する閾値生成回路と、を有する
請求項４に記載のエッジ補正回路。
【請求項６】
前記ハイパスフィルタと前記加算器の間に接続され、前記映像信号がブランク部分ではないときに、前記ハイパスフィルタの抽出成分から前記閾値信号に応じた値を除去する除去回路を更に有する
請求項５に記載のエッジ補正回路。
【請求項７】
前記除去回路と前記加算器の間に接続される乗算器を更に有し、
前記乗算器は、
前記映像信号がブランク部分のとき、前記除去回路の出力信号をスルーして前記加算器に出力し、
前記映像信号がブランク部分ではないとき、前記除去回路の出力信号に所定の乗算係数をかけて前記加算器に出力する
請求項６に記載のエッジ補正回路。
【請求項８】
前記設定信号は、設定レジスタの保持する値に応じて決定される
請求項１〜請求項３のいずれか１項に記載のエッジ補正回路。
【請求項９】
前記設定レジスタの値は、前記傾き検出回路の判定結果に応じて変化する
請求項８に記載のエッジ補正回路。
【請求項１０】
入力信号を順に単位遅延量分遅延させ、前記入力信号の補正対象サンプル点より前の遅延を有する複数の第１の遅延信号と、前記補正対象サンプル点より後の遅延を有する複数の第２の遅延信号と、を生成し、
前記入力信号と、前記入力信号から単位遅延量分遅延した差分信号を、順に単位遅延量分遅延させた複数の遅延差分信号から前記入力信号の傾きの連続性の判定結果を生成し、
前記判定結果に応じた遅延量の第１の選択遅延信号を、前記複数の第１の遅延信号から選択し、
前記判定結果に応じた遅延量の第２の選択遅延信号を、前記複数の第２の遅延信号から選択し、
設定に応じた遅延量の第３の選択遅延信号を、前記複数の第１の遅延信号から選択し、
前記設定に応じた遅延量の第４の選択遅延信号を、前記複数の第２の遅延信号から選択し、
前記入力信号の補正対象サンプル点の信号と、前記第３および第４の択遅延信号とに基づき、前記入力信号の高周波成分を抽出し、
抽出した前記高周波成分を前記入力信号の補正対象サンプル点に加算した加算信号を生成し、
前記加算信号、前記第１、第２の選択遅延信号の各値を比較して、中間の値を有する信号を出力信号とする
エッジ補正プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エッジ補正回路及びエッジ補正方法に関する。
【背景技術】
【０００２】
近年、液晶ディスプレイや、プラズマディスプレイ等の画像表示装置において、映像信号の高画質化に伴い、画像のエッジ部分を強調して映像の鮮鋭度を上げる方法が採用されている。従来のエッジ補正回路として、特許文献１、２のような技術がある。
【０００３】
特許文献１では、入力映像信号の傾き量を検出し、その検出結果に応じた遅延量の入力映像信号のタップを選択する。そして、処理対象とするサンプリング点の前後で遅延させた、上記選択した遅延量のタップの信号に所定のゲインをかけ、処理対象のサンプリング点に加算することで、輪郭補正された映像信号を出力する。
【０００４】
このような特許文献１の技術で、入力映像信号の傾き量に応じて、サンプリング点から離れた画素の信号の値を利用して、画像のエッジ近傍に発生するシュート成分による輪郭の強調を行う。その結果、映像の輪郭が強調され、よりシャープな解像感を得ることができる。
【０００５】
特許文献２では、サンプル点の入力映像信号と、その前後で遅延させた入力映像信号（つまりサンプル点の隣接画素信号）の高周波成分を抽出して整形し、サンプル点に加算する。その加算後の信号の値と、更に前後に遅延させた入力映像信号の値とのうち、入力映像信号の傾きが急峻な場合、中間の値を選択し、出力映像信号とする。
【０００６】
このような特許文献２の技術は、ＦＩＲ（Finite Impulse Response）フィルタであるハイパスフィルタを通過した映像信号のリンギングを除去するＬＴＩ（ルミナンス・トランジェント・インプルーブメント）である。この技術により、リンギングの発生を抑制し、画質劣化を抑えつつ、輪郭の鮮鋭度が良好な映像信号を生成可能となる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−２３６８０５号公報
【特許文献２】国際公開第２００５／０８４０３９号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１の技術では、映像信号の傾きからできるだけサンプル点から離れたタップの信号を利用することで、エッジ近傍に発生するシュート成分（リンギング）を生成し、そのリンギングを利用することにより、解像感を上げることができる。しかし、この特許文献１の技術では、入力映像信号によっては、そのリンギングの影響により、エッジ近傍にシュートが発生し、白飛び、黒沈み、擬似輪郭等の副作用が発生する可能性がある。
【０００９】
ここで、図８に特許文献１にかかるエッジ補正回路の入力映像信号に対する出力映像信号の波形の一例を示す。図８中のＡ部分に示すように、特許文献１の技術では、大きなシュート成分が発生しており、この部分が上述した白飛び、黒沈み、擬似輪郭等となる。なお、上記特許文献１の技術は、画像のエッジ近傍にリンギング（シュート成分）をあえて発生させているため、ＬＴＩではないことを指摘しておく。
【００１０】
ここで、リンギングを抑える方法として、特許文献２のような技術が有効である。特許文献２の技術では、中間値選択回路で、隣接画素信号の値の中間値を選択するため、リンギングの除去が可能である。しかし、特許文献２の技術では、エッジ補正処理にサンプル点の近傍の画素での比較を行っているため、急峻な傾きの出力映像信号を生成することが難しい。このため、エッジの傾きの改善が十分でないという問題が発生する。
【００１１】
また、ここで、図９に特許文献２にかかるエッジ補正回路の入力映像信号に対する出力映像信号の波形の一例を示す。図９中のＢ、Ｃ部分に示すように、入力映像信号の急激な変化点に出力映像信号の波形の乱れが発生している。この波形の乱れにより、入力映像に対して出力映像の絵柄が変わってしまうという問題を引き起こす場合がある。特にＣ部分では、出力映像信号の波形の乱れに加えて、トランジェントも劣化してしまっている。
【００１２】
このように、従来の特許文献１、２では、図８、図９に示すような出力映像信号が劣化する可能性がある。そこで、このような劣化を抑えるために従来技術である特許文献１に対して特許文献２を適用することが考えられる。しかし、そもそも特許文献１は、リンギング（シュート成分）をあえて発生させる技術であり、シュート成分を抑える特許文献２の適用には、背反した問題を発生させる。よって、このような背反問題を起こさず、出力映像信号の劣化を防止するエッジ補正技術が求められている。
【課題を解決するための手段】
【００１３】
本発明の一態様は、入力信号を順に単位遅延量分遅延させ、前記入力信号の補正対象サンプル点より前の遅延を有する複数の第１の遅延信号と、前記補正対象サンプル点より後の遅延を有する複数の第２の遅延信号と、を生成する第１の遅延素子群と、前記入力信号と、前記入力信号から単位遅延量分遅延した差分信号を、順に単位遅延量分遅延させた複数の遅延差分信号から前記入力信号の傾きの連続性を判定する傾き検出回路と、前記傾き判定部の判定結果に応じた遅延量の第１の選択遅延信号を、前記複数の第１の遅延信号から選択する第１の選択回路と、前記傾き判定部の判定結果に応じた遅延量の第２の選択遅延信号を、前記複数の第２の遅延信号から選択する第２の選択回路と、設定信号に応じた遅延量の第３の選択遅延信号を、前記複数の第１の遅延信号から選択する第３の選択回路と、前記設定信号に応じた遅延量の第４の選択遅延信号を、前記複数の第２の遅延信号から選択する第４の選択回路と、前記入力信号の補正対象サンプル点の信号と、前記第３および第４の択遅延信号とに基づき、前記入力信号の高周波成分を抽出するハイパスフィルタと、前記ハイパスフィルタの抽出成分を前記入力信号の補正対象サンプル点に加算した加算信号を生成する加算回路と、前記加算信号、前記第１、第２の選択遅延信号の各値を比較して、中間の値を有する信号を出力信号とする中間値選択回路と、を有するエッジ補正回路である。
【００１４】
本発明の他の態様は、入力信号を順に単位遅延量分遅延させ、前記入力信号の補正対象サンプル点より前の遅延を有する複数の第１の遅延信号と、前記補正対象サンプル点より後の遅延を有する複数の第２の遅延信号と、を生成し、前記入力信号と、前記入力信号から単位遅延量分遅延した差分信号を、順に単位遅延量分遅延させた複数の遅延差分信号から前記入力信号の傾きの連続性の判定結果を生成し、前記判定結果に応じた遅延量の第１の選択遅延信号を、前記複数の第１の遅延信号から選択し、前記判定結果に応じた遅延量の第２の選択遅延信号を、前記複数の第２の遅延信号から選択し、設定に応じた遅延量の第３の選択遅延信号を、前記複数の第１の遅延信号から選択し、前記設定に応じた遅延量の第４の選択遅延信号を、前記複数の第２の遅延信号から選択し、前記入力信号の補正対象サンプル点の信号と、前記第３および第４の択遅延信号とに基づき、前記入力信号の高周波成分を抽出し、抽出した前記高周波成分を前記入力信号の補正対象サンプル点に加算した加算信号を生成し、前記加算信号、前記第１、第２の選択遅延信号の各値を比較して、中間の値を有する信号を出力信号とするエッジ補正プログラムである。
【００１５】
本発明は、入力信号の傾きの連続性を判定する傾き検出回路の判定結果に応じて、第１、第２の選択回路が選択するタップ（第１の遅延素子群が生成する遅延信号）の幅を調整することができる。また、中間値選択回路により、ハイパスフィルタの抽出成分から生成されるシュート成分を除去することができる。このことにより、入力信号に対して出力信号の劣化を防止しつつ、トランジェントを改善することができる。
【発明の効果】
【００１６】
本発明は、入力画像信号に対して、白浮き、黒沈み等の画像劣化の発生を抑えつつ、トランジェントが改善した出力画像信号を得ることができる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態１にかかるテレビ受像機のブロック構成である。
【図２】実施の形態１にかかるエッジ補正回路の構成である。
【図３】実施の形態１にかかるハイパスフィルタの構成の一例である。
【図４】実施の形態１にかかるエッジ補正回路の動作波形の一例である。
【図５】実施の形態２にかかるエッジ補正回路の構成である。
【図６】ＤＥ信号を説明する模式図である。
【図７】その他の実施の形態にかかるエッジ補正回路の構成である。
【図８】従来技術の問題点を説明するための動作波形の一例である。
【図９】従来技術の問題点を説明するための動作波形の一例である。
【発明を実施するための形態】
【００１８】
発明の実施の形態１
【００１９】
以下、本発明を適用した具体的な実施の形態１について、図面を参照しながら詳細に説明する。この実施の形態１は、本発明をテレビ受像機のエッジ補正回路に適用したものである。図１に本実施の形態にかかるテレビ受像機ＴＶ１０１のブロック構成の一例を示す。図１に示すように、テレビ受像機ＴＶ１０１は、アンテナ部１０２と、チューナー部１０３と、デコーダ部１０４と、エッジ補正回路１００と、エンコーダ部１０５と、ディスプレイ部１０６とを有する。
【００２０】
チューナー部１０３は、アンテナ部１０２からのデジタル放送信号を受信する。デコーダ部１０４は、チューナー部１０３が受信したデジタル放送信号をデコードし、映像信号として出力する。
【００２１】
エッジ補正回路１００は、デコーダ部１０４が出力した映像信号を入力し、エッジ補正処理を施し、出力する。
【００２２】
エンコーダ部１０５は、エッジ補正回路１００が出力した映像信号をディスプレイ部１０６が処理可能な信号にエンコードする。ディスプレイ部１０６は、エンコーダ部１０５が出力した信号に応じて、画像を表示する。
【００２３】
なお、デコーダ部１０４、エッジ補正回路１００、エンコーダ部１０５を１つのＬＳＩで構成してしてもかまわない。
【００２４】
図２に、本発明の特徴部分であるエッジ補正回路１００の構成を示す。図２に示すように、エッジ補正回路１００は、遅延素子１１１〜１１８と、選択回路１２１〜１２４と、ハイパスフィルタ１２５と、加算器１２６と、中間値選択回路１２７と、傾き検出回路１３０と、ＴＡＰレジスタ１５０と、乗算器１６０と、ゲイン調整回路１６１と、ゲインレジスタ１６２と、入力端子ＩＮと、出力端子ＯＵＴとを有する。
【００２５】
入力端子ＩＮは、図１のデコーダ部１０４が出力した映像信号（以下、入力映像信号と称す）を入力する。
【００２６】
出力端子ＯＵＴは、図１のエンコーダ部１０５へ、当該エッジ補正回路１００がエッジ補正した出力映像信号を出力する。
【００２７】
遅延素子１１１〜１１８は、入力端子ＩＮと、ノードＮ１１８との間に直列接続される。遅延素子１１１〜１１８は、入力端子ＩＮから入力した映像信号を遅延させる。本例では、遅延素子１１１〜１１８は、入力映像信号をサンプリング単位時間Ｔ１で遅延させるフリップフロップとする。遅延素子１１１〜１１８が遅延させた遅延映像信号は、それぞれノードＮ１１１〜Ｎ１１８に出力される。なお、ノードＮ１１１〜Ｎ１１８に印加される遅延映像信号をそれぞれＳ１１１〜Ｓ１１８とする。また、必要に応じて、これらの各ノードをタップと称する。
【００２８】
傾き検出回路１３０は、入力映像信号の傾きの連続性を検出する。そして、その検出結果に応じた選択制御信号ＳＥＬ１を出力する。選択制御信号ＳＥＬ１は、選択回路１２１、１２２の選択する信号を決定する制御信号である。傾き検出回路１３０は、差分回路１４０と、差分判定回路１３１と、遅延素子１３２〜１３８と、連続性判定回路１３９と、を有する。
【００２９】
差分回路１４０は、入力端子ＩＮに印加される信号（入力映像信号）と、遅延映像信号Ｓ１１１（入力映像信号がサンプリング単位時間Ｔ１だけ遅延した信号）との差分値を、差分信号Ｓ１４０として差分判定回路１３１へ出力する。なお、サンプリング単位時間Ｔ１遅延した信号は、水平走査線上の隣接画素の映像信号（例えば、輝度信号）とみなすことができる。このことから、差分判定回路１３１は、隣接画素間の映像信号の傾きを検出することができる。このため、差分信号Ｓ１４０の値が「０」の場合は、隣接画素間の映像信号が同じ値となり、傾きが存在しない。差分信号Ｓ１４０の値が正もしくは負の値を有する場合、隣接画素間で傾きを有していることになる。
【００３０】
差分判定回路１３１は、差分回路１４０が出力した差分信号Ｓ１４０を入力する。そして、差分信号Ｓ１４０の値が所定の閾値（ｔｈｒ）より大きい場合、値が「１」の差分判定信号をノードＮ１３１に出力する。または、差分信号Ｓ１４０の値が所定の閾値（−ｔｈｒ）より小さい場合、値が「−１」の差分判定信号をノードＮ１３１に出力する。または、差分信号Ｓ１４０の値が所定の閾値以内（−ｔｈｒ〜ｔｈｒ）である場合、値が「０」の差分判定信号をノードＮ１３１に出力する。なお、以後、この差分判定信号をＳ１３１とする。
【００３１】
入力映像信号にノイズが乗っている場合、差分値が「０」（つまり、隣接画素間の映像信号の傾きがない）であっても、そのノイズによって差分信号Ｓ１４０も「０」以外の値を持ち、変動する。ここで、上記閾値（−ｔｈｒ〜ｔｈｒ）を設定することにより、差分信号Ｓ１４０がこの閾値（−ｔｈｒ〜ｔｈｒ）以内であるならば、ノイズであるとみなし無視することができる。なお、差分回路１４０と差分判定回路１３１を１つの回路構成とした、差分信号生成回路としてもよい。
【００３２】
遅延素子１３２〜１３８は、ノードＮ１３２とＮ１３８との間に直列接続される。遅延素子１３２〜１３８は、ノードＮ１３１の差分判定信号Ｓ１３１を遅延させる。本例では、遅延素子１３２〜１３８は、遅延素子１１１〜１１８と同様、入力した信号をサンプリング単位時間Ｔ１で遅延させるフリップフロップとする。遅延素子１３２〜１３８が遅延させた差分判定信号は、それぞれノードＮ１３２〜Ｎ１３８に出力される。なお、これらノードＮ１３２〜Ｎ１３８に出力される信号をそれぞれ差分判定信号Ｓ１３２〜Ｓ１３８とする。
【００３３】
連続性判定回路１３９は、差分判定信号Ｓ１３１〜Ｓ１３８を入力し、隣接画素間の映像信号の傾きがどの程度連続しているのか判定する。そして、その判定結果を選択制御信号ＳＥＬ１として出力する。
【００３４】
例えば、差分判定信号Ｓ１３１〜Ｓ１３８が同じ値（例えば、全て「１」）であると判定した場合、選択制御信号ＳＥＬ１の値を「４」として出力する。または、差分判定信号Ｓ１３２〜Ｓ１３６が同じ値であると判定した場合、選択制御信号ＳＥＬ１の値を「３」として出力する。または、差分判定信号Ｓ１３３〜Ｓ１３６が同じ値であると判定した場合、選択制御信号ＳＥＬ１の値を「２」として出力する。または、差分判定信号Ｓ１３４とＳ１３５が同じ値であると判定した場合、選択制御信号ＳＥＬ１の値を「１」として出力する。または、差分判定信号Ｓ１３４とＳ１３５が同じ値でないと判定した場合、選択制御信号ＳＥＬ１の値を「０」として出力する。
【００３５】
なお、上記のように、差分判定信号Ｓ１３１〜Ｓ１３８は、それぞれ隣接タップ間の遅延映像信号の差を示している。このため、例えば、差分判定信号Ｓ１３４とＳ１３５の値が共に「１」である場合、遅延映像信号Ｓ１１３〜Ｓ１１５まで単調増加していることになる。更に例えば、差分判定信号Ｓ１３３〜Ｓ１３６の値が全て「１」である場合、遅延映像信号Ｓ１１２〜Ｓ１１６まで単調増加していることになる。更に例えば、差分判定信号Ｓ１３２〜Ｓ１３７の値が全て「１」である場合、遅延映像信号Ｓ１１１〜Ｓ１１７まで単調増加していることになる。更に例えば、差分判定信号Ｓ１３１〜Ｓ１３８の値が全て「１」である場合、入力映像信号から遅延映像信号Ｓ１１８まで単調増加していることになる。
【００３６】
選択回路１２３は、入力映像信号、及び、遅延映像信号Ｓ１１１〜Ｓ１１３を入力する。そして、選択制御信号ＳＥＬ１に応じて、入力映像信号、遅延映像信号Ｓ１１１〜Ｓ１１３のうち１つを選択し、選択映像信号Ｓ１２３として出力する。
【００３７】
例えば、選択制御信号ＳＥＬ１の値が「１」である場合、遅延映像信号Ｓ１１３を選択し、出力する。または、選択制御信号ＳＥＬ１の値が「２」である場合、遅延映像信号Ｓ１１２を選択し、出力する。または、選択制御信号ＳＥＬ１の値が「３」である場合、遅延映像信号Ｓ１１１を選択し、出力する。または、選択制御信号ＳＥＬ１の値が「４」である場合、入力映像信号を選択し、出力する。
【００３８】
選択回路１２４は、遅延映像信号Ｓ１１５〜Ｓ１１８を入力する。そして、選択制御信号ＳＥＬ１に応じて、遅延映像信号Ｓ１１５〜Ｓ１１８のうち１つを選択し、選択映像信号Ｓ１２４として出力する。
【００３９】
例えば、選択制御信号ＳＥＬ１の値が「１」である場合、遅延映像信号Ｓ１１５を選択し、出力する。または、選択制御信号ＳＥＬ１の値が「２」である場合、遅延映像信号Ｓ１１６を選択し、出力する。または、選択制御信号ＳＥＬ１の値が「３」である場合、遅延映像信号Ｓ１１７を選択し、出力する。または、選択制御信号ＳＥＬ１の値が「４」である場合、遅延映像信号Ｓ１１８を選択し、出力する。
【００４０】
入力映像信号、及び、遅延映像信号Ｓ１１１〜Ｓ１１８は、上述したように対応する各タップから出力されるとみなすことができ、選択回路１２３、１２４は、傾き検出回路１３０からの選択制御信号ＳＥＬ１の値が大きくなるに従って、選択するタップの間隔を広げていくことになる。
【００４１】
選択回路１２１は、入力映像信号、及び、遅延映像信号Ｓ１１１〜Ｓ１１３を入力する。そして、ＴＡＰレジスタ１５０の保持する値に応じて、入力映像信号、遅延映像信号Ｓ１１１〜Ｓ１１３のうち１つを選択し、選択映像信号Ｓ１２１として出力する。
【００４２】
例えば、ＴＡＰレジスタ１５０の保持する値が「１」である場合、遅延映像信号Ｓ１１３を選択し、出力する。または、ＴＡＰレジスタ１５０の保持する値が「２」である場合、遅延映像信号Ｓ１１２を選択し、出力する。または、ＴＡＰレジスタ１５０の保持する値が「３」である場合、遅延映像信号Ｓ１１１を選択し、出力する。または、ＴＡＰレジスタ１５０の保持する値が「４」である場合、入力映像信号を選択し、出力する。
【００４３】
選択回路１２２は、遅延映像信号Ｓ１１５〜Ｓ１１８を入力する。そして、ＴＡＰレジスタ１５０の保持する値に応じて、遅延映像信号Ｓ１１５〜Ｓ１１８のうち１つを選択し、選択映像信号Ｓ１２２として出力する。
【００４４】
例えば、ＴＡＰレジスタ１５０の保持する値が「１」である場合、遅延映像信号Ｓ１１５を選択し、出力する。または、ＴＡＰレジスタ１５０の保持する値が「２」である場合、遅延映像信号Ｓ１１６を選択し、出力する。または、ＴＡＰレジスタ１５０の保持する値が「３」である場合、遅延映像信号Ｓ１１７を選択し、出力する。または、ＴＡＰレジスタ１５０の保持する値が「４」である場合、遅延映像信号Ｓ１１８を選択し、出力する。
【００４５】
ＴＡＰレジスタ１５０は、保持する値に応じて上述したように選択回路１２１、１２２を制御する。ＴＡＰレジスタ１５０の値は、固定値であってもよいし、ＬＳＩのコントローラの制御信号に応じて変化させてもよい。固定値の場合は、本エッジ補正回路１００を備えるＬＳＩ（図１参照）の起動時に、ＬＳＩのコントローラの制御信号により設定される。
【００４６】
または、ＴＡＰレジスタ１５０の値として、選択制御信号ＳＥＬ１の値を利用してもよい。例えば、ＴＡＰレジスタ１５０の値を（ＳＥＬ１＋１）とすることで、入力映像信号の傾きに応じて、選択回路１２１、１２２が出力する選択映像信号を変えることができる。但し、ＳＥＬ１＝４の場合、ＴＡＰレジスタ１５０の値は「５」とならず「４」で制限される。
【００４７】
ハイパスフィルタ１２５は、選択映像信号Ｓ１２１、Ｓ１２２、及び、遅延映像信号Ｓ１１４を入力し、その高周波成分を抽出する。ハイパスフィルタ１２５の具体的な構成の一例として、図３に示すＦＩＲフィルタ等がある。なお、これは一例でありハイパスフィルタ１２５は、図３以外の回路構成であってもよい。
【００４８】
図３に示すように、ハイパスフィルタ１２５は、乗算器１４１〜１４３と、加算器１４４、１４５とを有する。乗算器１４１〜１４３の乗算係数は、例えば、それぞれ−１、＋２、−１とする。乗算器１４１は、選択映像信号Ｓ１２１を入力し、所定の乗算係数で増幅する。乗算器１４２は、遅延映像信号Ｓ１１４を入力し、所定の乗算係数で増幅する。乗算器１４３は、選択映像信号Ｓ１２２を入力し、所定の乗算係数で増幅する。そして、加算器１４４、１４５により乗算器１４１〜１４３の出力が加算され、ハイパスフィルタ１２５の出力信号Ｓ１２５が出力される。なお、図３に示すＦＩＲフィルタであるハイパスフィルタ１２５の動作は、公知であるため、動作の説明等は省略する。
【００４９】
乗算器１６０は、ハイパスフィルタ１２５が出力したハイパスフィルタ出力信号Ｓ１２５を、ゲイン値生成回路１６１で設定されるゲイン値（例えば、１／２や１／４等）で増幅し、加算器１２６へ出力する。ゲイン値生成回路１６１が設定する上記ゲイン値は、ゲインレジスタ１６２が保持する値に応じて変更可能である。
【００５０】
加算器１２６は、乗算器１６０により増幅されたハイパスフィルタ出力信号Ｓ１２５を、遅延映像信号Ｓ１１４に加算し、加算映像信号Ｓ１２６として出力する。つまり、本エッジ補正回路１００は、遅延映像信号Ｓ１１４を補正対象サンプル点としている。これ以降、遅延映像信号Ｓ１１４を必要に応じて補正対象サンプル点信号と称する。
【００５１】
中間値選択回路１２７は、加算映像信号Ｓ１２６、選択映像信号Ｓ１２３、Ｓ１２４のうち中間の値を有する信号を選択する。そして、その選択した信号を出力映像信号として、出力端子ＯＵＴに出力する。例えば、選択映像信号Ｓ１２１が「１」、加算映像信号Ｓ１２６が「７」、選択映像信号Ｓ１２２が「５」である場合、中間の値である「５」つまり、選択映像信号Ｓ１２２を選択し、出力映像信号として出力端子ＯＵＴに出力する。
【００５２】
以上のようなエッジ補正回路１００の動作波形の一例を図４に示す。図４は、図８、図９と同様の入力映像信号に対して、エッジ補正回路１００が出力する出力映像信号の波形である。なお、従来技術との比較のため、図９で示した特許文献２にかかるエッジ補正回路の入力映像信号に対する出力映像信号の波形も同時に示す。図４に示すように、入力映像信号波形の単調増加部分及び単純減少部分では、従来技術に対して傾きを急峻した出力映像信号波形となっており、トランジェントの改善が行われている。更に、従来技術で問題となっていた図８でのシュート成分や、図９で発生していた信号の急な変動点での波形の乱れの発生が抑制されている。
【００５３】
このように、本実施の形態１のエッジ補正回路１００は、入力映像信号の傾きの連続性を傾き検出回路１３０で検出し、その検出結果に応じて選択回路１２３、１２４の選択するタップの間隔を広げる。このことにより、シュート成分の除去や入力映像信号の急な変動点での波形の乱れの抑制が可能となり、且つ、トランジェントの改善が可能となる。
【００５４】
発明の実施の形態２
【００５５】
以下、本発明を適用した具体的な実施の形態２について、図面を参照しながら詳細に説明する。この実施の形態２は、実施の形態１と同様、本発明をテレビ受像機のエッジ補正回路に適用したものである。
【００５６】
図５に本実施の形態２にかかるエッジ補正回路２００の構成を示す。図５に示すように、エッジ補正回路２００は、遅延素子１１１〜１１８と、選択回路１２１〜１２４と、ハイパスフィルタ１２５と、加算器１２６と、中間値選択回路１２７と、傾き検出回路１３０と、ＴＡＰレジスタ１５０と、乗算器１６０と、ゲイン調整回路１６１と、ゲインレジスタ１６２と、ノイズ判定回路２６０と、除去回路２６６と、乗算器２６７と、入力端子ＩＮと、出力端子ＯＵＴと、ＤＥ入力端子ＤＥ＿ＩＮを有する。
【００５７】
なお、図５に示された符号のうち、図２と同じ符号を付した構成は、図２と同じか又は類似の構成を示している。本実施の形態２が、実施の形態１と異なるのはノイズ判定回路２６０等が新たに付加されている点である。本実施の形態２では、その相違部分を重点的に説明し、その他の実施の形態１と同様の部分の説明は省略する。
【００５８】
ＤＥ入力端子ＤＥ＿ＩＮは、映像入力信号がブランキング部分の信号か否かを示すＤＥ信号を入力する。ＤＥ信号は、図６の模式図に示すようにディスプレイの表示部分の外側であるブランキング（黒表示）部分でＤＥ＝０となる信号である。なお、映像表示部分ではＤＥ＝１となる。ＤＥ信号は、例えば水平同期信号を利用することで生成することができる。
【００５９】
ノイズ判定回路２６０は、絶対値生成回路２６１と、リミッタ回路２６２と、閾値生成回路２６３と、コアリング値生成回路２６４と、タイミング調整回路２６５とを有する。
【００６０】
ノイズ判定回路２６０は、ＤＥ＝０の区間の入力映像信号、つまり映像信号がないブランキング部分の信号に乗ったノイズ成分を検出する。そして、その検出したノイズ成分に応じて差分判定回路１３１のＤＥ＝１の区間における閾値を変更する。また、ＤＥ＝１の区間において、ハイパスフィルタ１２５の出力信号から、検出したノイズ成分に応じた値を取り除く機能を有している。
【００６１】
絶対値生成回路２６１は、差分回路１４０が出力した差分信号Ｓ１４０の絶対値を生成し、リミッタ回路２６２へ絶対値信号Ｓ２６１として出力する。
【００６２】
リミッタ回路２６２は、絶対値信号Ｓ２６１が所定の値（ｂｔｈｒ）以上となった場合、絶対値信号Ｓ２６１を所定の値（ｂｔｈｒ）に抑制して閾値生成回路２６３に出力する。
【００６３】
例えば、入力映像信号に恒常的なノイズではなく、突発的に大きなノイズが乗ってしまった場合、差分信号Ｓ１４０も大きな値となってしまう。このため、絶対値生成回路２６１が出力する絶対値信号Ｓ２６１も大きな値となる。このため、リミッタ回路２６２は、上記所定の値（ｂｔｈｒ）以上である場合は、上述した突発的ノイズ成分であるとして、その値を除去する機能を有する。
【００６４】
閾値生成回路２６３は、リミッタ回路２６２を経て入力される絶対値信号Ｓ２６１の平均値を閾値信号ＳＴＨとして出力する。この閾値信号ＳＴＨは、差分判定回路１３１に入力される。閾値生成回路２６３は、例えば、ＩＩＲ（Infinite Impulse Response）フィルタで構成される。このＩＩＲにより、入力の急激な値の変化に対して敏感に反応しないように抑止された、上記閾値信号ＳＴＨを出力することができる。
【００６５】
実施の形態１では、差分判定回路１３１に固定した値の閾値（−ｔｈｒ〜ｔｈｒ）があらかじめ設定されていた。しかし、本実施の形態２では、差分判定回路１３１の閾値（−ｔｈｒ〜ｔｈｒ）が上記閾値信号ＳＴＨに応じて可変する。よって、入力映像信号に大きなノイズが乗っている場合には、差分判定回路１３１の閾値（−ｔｈｒ〜ｔｈｒ）を大きくし、入力映像信号に小さなノイズしか乗っていない場合には、差分判定回路１３１の閾値（−ｔｈｒ〜ｔｈｒ）を小さくすることができる。
【００６６】
ノイズ判定回路２６０は、上述したようにＤＥ＝０の区間のブランキング部分の信号に乗ったノイズ成分を検出し、その検出結果に応じて差分判定回路１３１のＤＥ＝１の区間における閾値を変更する。このため閾値生成回路２６３が閾値信号ＳＴＨを生成する動作は、ＤＥ＝０の区間に行われる。一方、ＤＥ＝１の区間では、ＤＥ＝０の区間で生成された閾値信号ＳＴＨの値が保持され、その保持された値の閾値信号ＳＴＨに応じて差分判定回路１３１が動作を行う。
【００６７】
また、後述する除去回路２６６で行うハイパスフィルタ１２５の出力信号から、検出したノイズ成分に応じた値を取り除く動作もＤＥ＝０の区間で生成された閾値信号ＳＴＨを基に行われる。
【００６８】
コアリング値生成回路２６４は、閾値生成回路２６３が出力した閾値信号ＳＴＨに応じたコアリング値信号ＳＣＯＲを出力する。例えば、コアリング値信号ＳＣＯＲの値を、閾値信号ＳＴＨの値を用いて式（１）のように計算する。
ＳＣＯＲ＝ＣＯＲ＿ＢＡＳＥ＋ＳＴＨ×ＣＯＲ＿ＶＡＬ  ・・・（１）
【００６９】
但し、式（１）にあるＣＯＲ＿ＢＡＳＥ及びＣＯＲ＿ＶＡＬの値はレジスタ等で任意に調整可能なパラメータである。
【００７０】
除去回路２６６は、コアリング値生成回路２６４が出力したコアリング値信号ＳＣＯＲを、タイミング調整回路２６５を経由して入力する。そして、乗算器１６０により増幅されたハイパスフィルタ出力信号Ｓ１２５の値からコアリング値信号ＳＣＯＲの値を除算する。そして、この除算後の信号をＳ２６６として出力する。
【００７１】
乗算器２６７は、タイミング調整回路２６５を経由して入力されるＤＥ信号と、除去回路２６６の出力信号Ｓ２６６を乗算し、出力する。
【００７２】
上述したように、ＤＥ信号はブランキング区間の値が「０」であるため、乗算器２６７の出力する値も「０」固定となる。よって、加算器１２６が出力する加算映像信号Ｓ１２６は、ブランキング区間の補正対象サンプル点信号（遅延映像信号Ｓ１１４）がそのまま出力される。
【００７３】
一方、映像表示部分ではＤＥ信号の値が「１」であるため、乗算器２６７はスルー回路となり、除去回路２６６の出力信号Ｓ２６６を後段の加算器１２６へ伝達する。このため、加算器１２６は、除去回路２６６の出力信号Ｓ２６６と補正対象サンプル点信号（遅延映像信号Ｓ１１４）の値を加算し、加算映像信号Ｓ１２６として出力する。
【００７４】
タイミング調整回路２６５は、遅延回路等からなり、コアリング値信号ＳＣＯＲやＤＥ信号の出力タイミングを調整する。より具体的には、ノイズ判定回路２６０が入力した差分信号Ｓ１３１に対応する補正対象サンプル点信号（遅延映像信号Ｓ１１４）に合わせてコアリング値信号ＳＣＯＲやＤＥ信号の出力タイミングが調整される。
【００７５】
以上のような構成のノイズ判定回路２６０を備えることで、本実施の形態２のエッジ補正回路２００は、入力映像信号にノイズ成分が乗っている場合に、そのノイズ成分に応じた値を除去して出力映像信号を生成する。また、差分判定回路１３１の閾値を上記ノイズ成分に応じて変化させることで、傾き検出回路１３０による入力映像信号の傾きの連続性の検出精度を上げることができる。このため、実施の形態１と比較して、入力映像信号に対するノイズ耐性を上げることができ、出力映像信号の映像品質をより向上させることが可能となる。
【００７６】
なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【００７７】
例えば、図７に示すエッジ補正回路３００のように、乗算器２６７の前段にゲイン値生成回路３７０を追加してもよい。ゲイン値生成回路３７０は、ＤＥ信号の値が「１」のときの乗算器２６７のゲインを調整する。
【００７８】
例えば、ゲイン値生成回路３７０により乗算器２６７のゲインが０．５に調整された場合、信号強度が５０％となった出力信号Ｓ２６６が加算器１２６で補正対象サンプル点信号に加算される。このゲイン値生成回路３７０による乗算器２６７のゲインの調整は、ゲインレジスタ３７１が保持する値により可変とすることができる。なお、ゲインレジスタ３７１は、ゲイン値生成回路３７０が内部に有していてもよい。ゲインレジスタ３７１の値は、コントローラ等からの制御信号により書き換えられる。このように、エッジ補正回路３００では、補正対象サンプル点信号に行うエッジ補正の強弱を調整することが可能となる。
【００７９】
また、上述したエッジ補正回路１００〜３００と同様の機能を、ＰＣ等のコンピュータプログラムで実現してもよい。つまり、入力映像信号のデータを、エッジ補正回路１００〜３００と同様の動作でソフトウエア的に処理し、その処理結果を出力映像信号のデータとして得るようにしてもよい。
【符号の説明】
【００８０】
１００、２００、３００  エッジ補正回路
１０１  テレビ受像機
１０２  アンテナ部
１０３  チューナー部
１０４  デコーダ部
１０５  エンコーダ部
１０６  ディスプレイ部
１１１〜１１８  遅延素子
１２１〜１２４  選択回路
１２５  ハイパスフィルタ
１２６  加算器
１２７  中間値選択回路
１３０  傾き検出回路
１５０  ＴＡＰレジスタ
ＩＮ  入力端子
ＯＵＴ  出力端子
１３１  差分判定回路
１３２〜１３８  遅延素子
１３９  連続性判定回路
１４０  差分回路
２６０  ノイズ判定回路
２６６  除去回路
２６７  乗算器
ＤＥ＿ＩＮ  ＤＥ入力端子
２６１  絶対値生成回路
２６２  リミッタ回路
２６３  閾値生成回路
２６４  コアリング値生成回路
２６５  タイミング調整回路
【図１】
2012034266.tif 000003
【図２】
2012034266.tif 000004
【図３】
2012034266.tif 000005
【図４】
2012034266.tif 000006
【図５】
2012034266.tif 000007
【図６】
2012034266.tif 000008
【図７】
2012034266.tif 000009
【図８】
2012034266.tif 000010
【図９】
2012034266.tif 000011