(57)【要約】【課題】集積回路と、これを安定して動作させるためのデカップリングコンデンサが多層回路基板に搭載された電子回路において、インピーダンス特性を動作周波数帯域の全体にわたって所望の数値内に収めることができる電子回路を得る。【解決手段】集積回路１と、デカップリングコンデンサ２、３、４と、前記集積回路１および前記デカップリングコンデンサ２、３、４が搭載される多層回路基板３０とを備え、前記多層回路基板３０の電源層３１およびグランド層３３の少なくともいずれか一方に形成された、前記集積回路１と前記デカップリングコンデンサ２、３、４の対応する端子間を接続するビアホールが、複数個密集配置された面状のランドを形成していて、前記電源層３１もしくは前記グランド層３３に形成された前記ランドが、所定の間隔で所定幅の間隙を有して断続的に配置されている。【選択図】図３
2012084799.tif 000002
【特許請求の範囲】
【請求項１】
集積回路と、
デカップリングコンデンサと、
前記集積回路および前記デカップリングコンデンサが搭載される多層回路基板とを備え、
前記多層回路基板の電源層およびグランド層の少なくともいずれか一方に形成された、前記集積回路と前記デカップリングコンデンサの対応する端子間を接続するビアホールが、複数個密集配置された面状のランドを形成していて、
前記電源層もしくは前記グランド層に形成された前記ランドが、所定の間隔で所定幅の間隙を有して断続的に配置されていることを特徴とする電子回路。
【請求項２】
前記ランドが、対応する前記デカップリングコンデンサの端子ごとに所定の間隙を有して断続的に配置されている請求項１に記載の電子回路。
【請求項３】
前記デカップリングコンデンサが、前記多層回路基板の、前記集積回路が搭載されている主面とは異なる反対側の主面上に配置されている請求項１または２に記載の電子回路。
【請求項４】
前記デカップリングコンデンサが、前記多層回路基板の、前記集積回路が搭載されている主面上に配置されている請求項１または２に記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路と集積回路を安定して動作させるためのデカップリングコンデンサとが多層回路基板に搭載された電子回路に関し、特に、幅広い周波数帯域におけるデカップリングコンデンサのインピーダンス値が低減された電子回路に関する。
【背景技術】
【０００２】
各種の電子・情報機器の基幹部品として、マイコン、ロジック回路などの機能を備えたさまざまな集積回路（ＩＣ、ＬＳＩなど）が使用されている。集積回路は、動作周波数帯域で電流を瞬時に供給しなければ誤動作してしまうため、集積回路の周囲には、その動作電源電位とグランドとの間に接続されたデカップリングコンデンサが配置される。
【０００３】
近年、集積回路の動作周波数が広帯域化しているが、容量値が固定されているデカップリングコンデンサ一つが補償できる周波数帯域には限界があるため、一つの集積回路の広帯域な動作周波数において、その動作を補償するためには、多種のデカップリングコンデンサが必要となる。また、近年、集積回路が必要とする供給電流も増大の一途をたどっており、高負荷の集積回路になるほど、必要とされるデカップリングコンデンサの個数が多くなる。
【０００４】
これら、一つの集積回路に必要なデカップリングコンデンサの個数の増大に対応して、多数個のデカップリングコンデンサを配置するため、また、集積回路自体の多機能化による多ピン化に対応するために、集積回路を搭載する実装回路基板として、一つの基板に複数層が積層して形成された多層回路基板が用いられている。
【０００５】
多層回路基板は、片方または両方の面に導体の配線パターンが形成された絶縁性硬質基板が多数枚積層されて加熱プレスされることで一体化したものであり、絶縁性硬質基板を貫通して形成されたビアホール内を導電性物質で埋めることで、各層間の所定の端子同士の電気的接続を得ることができ、このビアホールによる層間接続と、基板表面に配置された配線パターンによる接続とを組み合わせることで、狭い面積で数多くの電気配線を配置することができる（特許文献１および特許文献２参照）。
【０００６】
そして、多層回路基板を用いた集積回路が搭載された電子回路では、多層回路基板の一方の主面上に形成された集積回路と、同一もしくは反対側の主面上に配置されたデカップリングコンデンサとが、各層に形成された配線パターンと各層間を接続するビアホールによって接続される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−２１７５５０号公報
【特許文献２】特開２００７−３０５６４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
多層回路基板上に集積回路とともにデカップリングコンデンサを搭載する場合には、デカップリングコンデンサの実効的な容量値を所望のものとするために、デカップリングコンデンサと集積回路との端子間に介在する、多層回路基板の配線パターンやビアホールの抵抗成分をなるべく小さいものとすることが求められる。このため、デカップリングコンデンサを集積回路に対して物理的に近い位置に配置して電流経路を短くすることが行われている。また、多層回路基板の各層における配線パターンを太くしたり、同じ電位の部分をつないで形成される島状のランドと呼ばれるパターンの面積を大きくしたり、一対の端子間になるべく多くのビアホールを用いて基板間の電気的接続を行ったりして、接続配線部分における電気抵抗値を小さくすることが行われている。
【０００９】
しかし、近年の集積回路の高性能化に伴う大電流駆動に対応するためには、上記電流経路の短縮化と低抵抗化では十分と言えるレベルには到達していないのが現状である。
【００１０】
本発明はこのような従来技術の課題を解決するものであり、動作周波数が広帯域でかつ大電流で駆動される集積回路と、これを安定して動作させるためのデカップリングコンデンサが多層回路基板に搭載された電子回路において、インピーダンス特性を動作周波数帯域の全体にわたって所望の数値内に収めることができる電子回路を得ることを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため本発明の電子回路は、集積回路と、デカップリングコンデンサと、前記集積回路および前記デカップリングコンデンサが搭載される多層回路基板とを備え、前記多層回路基板の電源層およびグランド層の少なくともいずれか一方に形成された、前記集積回路と前記デカップリングコンデンサの対応する端子間を接続するビアホールが、複数個密集配置された面状のランドを形成していて、前記電源層もしくは前記グランド層に形成された前記ランドが、所定の間隔で所定幅の間隙を有して断続的に配置されていることを特徴とする。
【発明の効果】
【００１２】
本発明の電子回路は、多層回路基板の層間を接続するためのビアホールが形成するランドが断続的に配置されるため、このランドの間隙部分がリターン電流の流路となる。このため、デカップリングコンデンサの周波数特性（ＥＳＬおよびＥＳＲ）を素子本来の持つ特性値に近づけることができ、集積回路の動作周波数帯域全体にわたって、インピーダンス特性を所望の値のものとすることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態にかかる電子回路の、集積回路とデカップリングコンデンサの接続状況を示す概略回路構成図である。
【図２】本発明の実施形態にかかる電子回路の多層回路基板の配線接続の状況を示す断面回路配置図である。
【図３】本発明の実施形態にかかる電子回路における、グランド層のランドパターンを示す要部拡大平面図である。
【図４】比較例の電子回路における、グランド層のランドパターンを示す要部拡大平面図である。
【図５】本発明の実施形態にかかる電子回路と比較例の電子回路における、インピーダンス特性を示す図である。
【図６】本発明の実施形態にかかる変形例の電子回路の多層回路基板の配線状況を示す断面回路配置図である。
【発明を実施するための形態】
【００１４】
本発明の電子回路は、集積回路と、デカップリングコンデンサと、前記集積回路および前記デカップリングコンデンサが搭載される多層回路基板とを備え、前記多層回路基板の電源層およびグランド層の少なくともいずれか一方に形成された、前記集積回路と前記デカップリングコンデンサの対応する端子間を接続するビアホールが、複数個密集配置された面状のランドを形成していて、前記電源層もしくは前記グランド層に形成された前記ランドが、所定の間隔で所定幅の間隙を有して断続的に配置されている。
【００１５】
このように、多層回路基板の層間を接続するためのビアホールが形成するランドが、電源層およびグランド層の少なくともいずれか一方において、所定の間隔で所定の間隙を空けて断続的に配置されていることで、このランドの間隙部分が、電源層またはグランド層でのリターン電流の流路となる。このため、集積回路とデカップリングコンデンサとの端子間の抵抗値が大きくなることを防止でき、デカップリングコンデンサの周波数特性（ＥＳＬおよびＥＳＲ）を素子本来の持つ特性値に近づけることができる。この結果、集積回路の動作周波数帯域全体にわたって、インピーダンス特性を所望の値のものとすることができる。
【００１６】
上記本発明にかかる電子回路では、前記ランドが、対応する前記デカップリングコンデンサの端子ごとに所定の間隙を有して断続的に配置されていることが好ましい。このようにすることで、それぞれのデカップリングコンデンサにおけるリターン電流の流路を、ビアホールにより形成されたランドのすぐ近くに確保することができる。
【００１７】
また、前記デカップリングコンデンサが、前記多層回路基板の、前記集積回路が搭載されている主面とは異なる反対側の主面上に配置されているようにすることができる。
【００１８】
さらに、前記デカップリングコンデンサが、前記多層回路基板の、前記集積回路が搭載されている主面上に配置されているようにすることができる。
【００１９】
以下、本発明の電子回路の具体的な実施形態について、図面を参照して説明する。
【００２０】
なお、以下で参照する各図は、説明の便宜上、本発明の電子回路の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明にかかる電子装置は、参照する各図に示されていない任意の構成部材を備えることができる。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を必ずしも忠実に表したものではない。
【００２１】
図１は、本発明の実施形態に係る電子回路である、集積回路とデカップリングコンデンサが多層回路基板に搭載された電子回路の、接続状況を示す概略の回路構成図である。
【００２２】
図１に示すように、本実施形態の電子回路１００は、集積回路１としてのＬＳＩと、集積回路１の動作電源電位（ＶＣＣ）ライン１９とグランド（ＧＮＤ）ライン２０の間に並列に接続された、第１のデカップリングコンデンサ（Ｃ１）２、第２のデカップリングコンデンサ（Ｃ２）３、第３のデカップリングコンデンサ（Ｃ３）４を有している。
【００２３】
なお、図１に示した回路図上は、集積回路１の電源側接続端子１１と第１のデカップリングコンデンサ２、第２のデカップリングコンデンサ３、第３のデカップリングコンデンサ４それぞれの電源側接続端子１３、１５、１７が共通の動作電源ライン１９に、また、集積回路１のグランド側接続端子１２と第１のデカップリングコンデンサ２、第２のデカップリングコンデンサ３、第３のデカップリングコンデンサ４それぞれのグランド側接続端子１４、１６、１８が共通のグランドライン２０に接続されているように表示されている。しかし実際には、特に容量およびサイズがともに小さなデカップリングコンデンサ２の端子は、それぞれのデカップリングコンデンサと接続されるために集積回路１に設けられた、電源電位端子とグランド端子との間に接続されることもある。このため、特に容量およびサイズがともに小さなデカップリングコンデンサ２は、配置場所としてＬＳＩ端子の近傍の位置を割り当てられることが多い。
【００２４】
第１のデカップリングコンデンサ（Ｃ１）２は、高い動作周波数に対応するものであり、容量の小さな例えばセラミックコンデンサである。第２のデカップリングコンデンサ（Ｃ２）３は、中間の動作周波数に対応するものであり、容量も第１のデカップリングコンデンサ（Ｃ１）２より大きい、例えばセラミックコンデンサである。第３のデカップリングコンデンサ（Ｃ３）４は、低い動作周波数に対応するものであり、第２のデカップリングコンデンサ（Ｃ２）３よりもさらに大きな容量を備えた、例えばバルクコンデンサである。これらのデカップリングコンデンサ２、３、４の具体的な大きさと容量値を例示すると、第１のデカップリングコンデンサ（Ｃ１）２は、サイズが１．０ｍｍ×０．５ｍｍ、容量が１．０μＦ、第２のデカップリングコンデンサ（Ｃ２）３は、サイズが２．０ｍｍ×１．２ｍｍ、容量が２２μＦ、第３のデカップリングコンデンサ（Ｃ３）４は、サイズが７ｍｍ×４ｍｍ、容量が４７０μＦである。
【００２５】
このように、本実施形態の電子回路では、ＬＳＩの動作周波数に対応させた複数種類の容量値を有するデカップリングコンデンサを配置することで、低い動作周波数から高い動作周波数までの広い領域において、入力電位のノイズ成分を除去し、ＬＳＩの安定動作を実現することができる。なお、図１にも模式的に示すように、より容量とサイズが小さなデカップリングコンデンサを、ＬＳＩのより近傍に配置すべきである。また、図１では、上記のように３種類の容量値を有するデカップリングコンデンサを用いた例を示したが、このことは本実施形態の電子回路において必須の要件ではなく、デカップリングコンデンサとして、２つ、または、４つ以上の異なる容量値を持ったものを用いることができる。
【００２６】
また、図１では、それぞれの動作周波数帯域に対応したデカップリングコンデンサ２、３、４をそれぞれ一つずつ示したが、実際には、それぞれの容量のデカップリングコンデンサが複数個ずつ接続されることになる。
【００２７】
図２は、本実施形態にかかる電子回路の、多層回路基板における配線接続状況を示す模式図である。
【００２８】
図２に示すように、本実施形態の電子回路１００を構成する多層回路基板３０は、Ｌａｙｅｒ１からＬａｙｅｒ１０までの１０層の構造になっている。そして、回路基板の両方の主面に近い側からの２層、すなわち、図２における上側の主面に近いＬａｙｅｒ−１（３１）とｌａｙｅｒ−２（３２）、図２における下側の主面に近いＬａｙｅｒ−９（３５１）とｌａｙｅｒ−１０（３６）とが、層内の配線を用いて動作電源電位（ＶＣＣ）が引き回される電源層である。また、電源層３１、３２、３５、３６の一つ内側の層、すなわち、図２における上側の主面３０ｂから３番目の層であるＬａｙｅｒ−３（３３）と、図２における下側の主面３０ａから３番目の層であるＬａｙｅｒ−８（３４）とが、層全体が基本的にグランド電位（０Ｖ）となるグランド層である。なお、図２での図示は省略するが、例えば、上記の両表面側からの３層ずつを除く中間部分の４層、すなわち、Ｌａｙｅｒ−４、５、６、７は、Ｌａｙｅｒ−４とＬａｙｅｒ−７とが、信号配線などを水平方向に引き回す信号配線層となり、Ｌａｙｅｒ−５とＬａｙｅｒ−６とが、各デバイスに電源を供給するための層となっている。
【００２９】
図２に示すように、本実施形態の電子回路１００では、多層回路基板３０の一方の主面、すなわち、図２における下側のＬａｙｅｒ−１０側の主面３０ａ上に、集積回路１がフリップチップ接続されている。また、集積回路１が搭載されている主面とは異なる反対側の主面、すなわち、図２における上側のＬａｙｅｒ−１側の主面３０ｂ上に、デカップリングコンデンサ２、３、４が搭載されている。このため、多層回路基板３０を貫通して、集積回路１の電源側接続端子１１と、各デカップリングコンデンサ２、３、４の電源側接続端子１３、１５、１７とを接続し、集積回路１のグランド側接続端子１２と、各デカップリングコンデンサ２、３、４のグランド側接続端子１４、１６、１８とを接続する電流経路が形成されている。
【００３０】
具体的には、まず、高い動作周波数に対応する容量、サイズともに小さな第１のデカップリングコンデンサ２は、集積回路１との間の配線経路の物理的距離を短くするために、Ｌａｙｅｒ−１側の主面３０ｂ上の、集積回路１が配置されている部分の裏面に配置されている。そして、第１のデカップリングコンデンサ２それぞれの電源側接続端子１３と集積回路１の電源側接続端子１１とは、多層回路基板３０をその厚さ方向に真っ直ぐ貫通するビア４１で接続されている。また、第１のデカップリングコンデンサ２それぞれのグランド側接続端子１４と集積回路１のグランド側接続端子１２とは、多層回路基板３０を真っ直ぐ貫通するビア５１で接続されている。
【００３１】
中間の動作周波数に対応する第２のデカップリングコンデンサ３は、Ｌａｙｅｒ−１側の主面３０ｂ上の集積回路１の裏側部分より少し離れた位置に配置されている。第２のデカップリングコンデンサ３のそれぞれの電源側接続端子１５と集積回路１の電源側接続端子１１とは、多層回路基板３０に設けられたビア４２で接続されている。また、第２のデカップリングコンデンサ３のそれぞれのグランド側接続端子１６と集積回路１のグランド側接続端子１２とは、ビア５２ａ、５２ｂ、５２ｃを介して接続されている。
【００３２】
低い動作周波数に対応する第３のデカップリングコンデンサ４は、Ｌａｙｅｒ−１側の主面３０ｂ上の集積回路１の裏側部分よりもさらに離れた位置に配置されている。第３のデカップリングコンデンサ４の電源側接続端子１７と集積回路１の電源側接続端子１１とは、多層回路基板３０に設けられたビア４３で接続されている。この電流経路を動作電源ライン１９として、図２中に実線で示す。また、第３のデカップリングコンデンサ４のグランド側接続端子１８と集積回路１のグランド側接続端子１２とは、ビア５３ａ、５３ｂ、５３ｃを介して接続されている。このリターン側の電流経路をグランドライン２０として、図２中に点線で示す。
【００３３】
このように、本実施形態の電子回路を構成する多層回路基板３０では、２つの主面３０ａと３０ｂとに近い表面側に電源層３１、３２、３５、３６が配置され、その内側にグランド層３３、３４が配置されているため、集積回路１と水平方向に隔たった位置に配置されるデカップリングコンデンサ３、４とのグランド端子同士を接続する電流経路が、グランド層３３、３４で水平方向に移動されることとなる。
【００３４】
図３は、グランド層であるＬａｙｅｒ−３（３３）のランドパターンを示す要部拡大平面図である。
【００３５】
図３に示すように、グランド層であるＬａｙｅｒ−３（３３）には、図中小さな円で示す多くのビアが形成されていて、これらのビアは、接続されるデカップリングコンデンサの端子ごとにひとかたまりのランドを形成している。
【００３６】
Ｌａｙｅｒ−３（３３）において、Ｌａｙｅｒ−１０上に配置される集積回路１の配置位置に重なる部分には、Ｌａｙｅｒ−１上に配置される、容量およびサイズの小さな第１のデカップリングコンデンサ２の電源側接続端子に接続される動作電源ラインの複数のビア４１と、グランド側接続端子に接続されるグランドラインの複数のビア５１とが形成されている。一つのデカップリングコンデンサ２の電源側接続端子に共通して接続される複数の動作電源ラインのビア４１は、ひとかたまりとなってランド６１を形成し、配線抵抗成分が生じないようになっている。
【００３７】
Ｌａｙｅｒ−１０上に配置される集積回路１から水平方向に少し離れた部分には、Ｌａｙｅｒ−１上に配置される中間の容量の第２のデカップリングコンデンサ３の電源側接続端子に接続される動作電源ラインの複数のビア４２と、グランド側接続端子に接続されるグランドラインの複数のビア５２とが形成されている。一つのデカップリングコンデンサ３の電源側接続端子に共通して接続される複数の動作電源ラインのビア４２も、ひとかたまりとなってランド６２を形成し、配線抵抗成分が極力小さくなるように配慮されている。
【００３８】
Ｌａｙｅｒ−１０上に配置される集積回路１の配置位置よりも水平方向にさらに離れた位置には、Ｌａｙｅｒ−１上に配置される容量の大きな第３のデカップリングコンデンサ４の電源側接続端子に接続される動作電源ラインの複数のビア４３と、グランド側接続端子に接続されるグランドラインの複数のビア５３ｂとが形成されている。一つのデカップリングコンデンサ４の電源側接続端子に共通して接続される複数の電源ラインのビア４３も、ひとかたまりとなってランド６３を形成して、配線抵抗成分が極力小さくなるように配慮されている。
【００３９】
なお、図３に示すＬａｙｅｒ−３（３３）はグランド層であるため、デカップリングコンデンサ２、３、４それぞれの電源側接続端子に接続されるビア４１、４２、４３が形成するランド６１、６２、６３周囲の部分は、面状のパターンとして一体化されていて、この面状のパターン部分はグランド電位となる。
【００４０】
図３に示すように、本実施形態の電子回路では、グランド層であるＬａｙｅｒ−３（３３）に形成される、動作電源ラインの一部となるランド６１、６２、６３は、それぞれ対応するデカップリングコンデンサ２、３、４の電源側接続端子に相当する形状となっている。すなわち、動作電源ラインのランド６１、６２、６３は、対応するデカップリングコンデンサの電源側接続端子の大きさに相当する所定の間隔で、デカップリングコンデンサ２、３、４の配置間隔に相当する所定幅の間隙を有して断続的に形成されている。
【００４１】
このようにすることで、特に、集積回路１の配置位置から水平方向に離れた位置に配置される第３のデカップリングコンデンサ４のグランドラインの、Ｌａｙｅｒ−１からＬａｙｅｒ−３との間のビア５３ａと、集積回路１が配置されている部分近くに形成されている、Ｌａｙｅｒ−３とＬａｙｅｒ−８との間をつなぐビア５３ｂとをつなぐ電流経路６５が、動作電源ラインを形成するランド６３の間隙部６４を通ることができ、その長さが必要以上に大きくなることはない。このため、第３のデカップリングコンデンサ４のグランド側接続端子と集積回路１のグランド側接続端子との間をつなぐグランドライン２０において、グランド層３３におけるパターンの抵抗成分によって受ける影響を小さくすることができる。
【００４２】
図４に、比較例としての電子回路における、グランド層３３’のランド配置を示す。図４は、本実施形態の多層回路基板３０のグランド層３３のランド配置を示す図３に対応する図面である。
【００４３】
図４に示す、比較例の多層回路基板３０’のグランド層３３’では、従来の技術思想に基づいて、動作電源ラインを形成するビア４１’、４２’、４３’が形成するランド６１’、６２’、６３’が、それぞれ異なるデカップリングコンデンサ２’、３’、４’端子間に跨って、連続的に形成されている。図４にグランド層３３’を示した比較例の多層回路基板３０’では、この動作電源ラインにおけるビアを接続するランドが連続して形成されている点以外の、搭載される集積回路、デカップリングコンデンサの数と容量値、多層回路基板の各層における配線パターンやビアの位置と大きさなどは、本実施形態の多層回路基板３０と同じとしている。
【００４４】
発明者らが確認したところ、従来の技術思想に基づいて、動作電源ラインの電流経路の抵抗成分を小さくするために、なるべく多くのビアを形成し、多層回路基板を構成する電源層以外の各層では、形成された複数のビアをひとかたまりにした大きなランドを形成する方法では、ビアの数がある一定以上になるとデカップリングコンデンサとしてのインピーダンスが下げられないことが分かった。これは、図４に示す比較例のように、同じサイズのデカップリングコンデンサに電源電位を供給するためのビアを全て一体化したランドを形成したために、動作電源ラインとしての抵抗成分は小さくなるものの、リターン電流流路であるビア５３ａ’と５３ｂ’とを接続するグランドライン６５’がグランド層で電源ラインのビア４３’を迂回することが必要となり、この経路部分の抵抗値がグランドラインに付加されたためと考えられる。
【００４５】
図５に、図３に示した本実施形態の多層回路基板３０における、デカップリングコンデンサによるインピーダンス特性と、図４に示した比較例の多層回路基板３０’における、デカップリングコンデンサによるインピーダンス特性との比較を示す。図５において、横軸が集積回路１であるＬＳＩの動作周波数ｆを示し、縦軸が、それぞれの動作周波数の信号に対するデカップリングコンデンサのインピーダンスＺｏである。
【００４６】
図５に示したように、本実施形態の多層回路基板３０を用いた電子回路でのインピーダンス特性７１は、集積回路の動作周波数の全域にわたって低く、図５中に点線７３として示した、デカップリングコンデンサに対して要求されるスペック値を満たしている。一方、グランド層におけるランドが連続して形成された比較例の多層回路基板３０’に形成された電子回路でのインピーダンス特性７２は、いずれの動作周波数においても、要求されるスペック値７３を上回ってしまっていて、インピーダンスが十分に低下していないことが分かる。
【００４７】
なお、容量の大きな第３のデカップリングコンデンサ４が影響する動作周波数範囲は図５に７４として示した周波数帯域であり、中間の容量の第２のデカップリングコンデンサ３が影響する動作周波数範囲が図中７５の領域、そして、小さな容量の第１のデカップリングコンデンサ４が影響する範囲が、図中７６として示された領域である。図５に示すように、グランド層における動作電源ラインのビアを接続するランドを断続的なものとすることで、いずれのタイプのデカップリングコンデンサも、所望の性能を発揮していることが分かる。
【００４８】
なお、上記説明において図３および図４では、グランド層３３、３３’におけるリターン電流路であるグランドライン６５、６５’を明確にするために、Ｌａｙｅｒ−３とＬａｙｅｒ−８との間をつなぐビア５３ｂが、ＬＳＩ配置領域の近くに形成された構成を示した。この構成は、図２における断面構成に対応するものであるが、グランド層であるＬａｙｅｒ−３とＬａｙｅｒ−８とを接続するグランドラインのビアとしては、例えば、中間の容量を有する第２のデカップリングコンデンサ３のグランドラインを用いる場合もある。この場合には、図３および図４に示したように、Ｌａｙｅｒ−３とＬａｙｅｒ−８との間をつなぐビア５３ｂを別途形成するのではなく、第２のデカップリングコンデンサ３のグランド側接続端子の位置に形成されたビアまでが、グランド層３３、３３’におけるリターン電流路となる。また、容量およびサイズの小さなデカップリングコンデンサ２のグランド側端子に接続されるビアとして、第２のデカップリングコンデンサ３のグランド側接続端子の位置に形成されたビアを用いる場合もある。
【００４９】
次に、本実施形態の変形例の電子回路として、集積回路とデカップリングコンデンサとが、多層回路基板の同じ主面に配置された場合の例を説明する。
【００５０】
図６は、本実施形態の変形例の電子回路を構成する、多層回路基板における配線接続状況を示す模式図である。図６は、本実施形態の電子回路の多層回路基板における配線例を示した図２に対応する図である。
【００５１】
図６に示すように、本実施形態の変形例の電子回路２００を構成する多層回路基板２３０も、Ｌａｙｅｒ−１からＬａｙｅｒ−１０までの１０層の構造になっている。また、回路基板の両方の主面に近い側からの２層、すなわち、図６における上側の主面に近いＬａｙｅｒ−１（２３１）とＬａｙｅｒ−２（２３２）、図６における下側の主面に近いＬａｙｅｒ−９（２３５）とＬａｙｅｒ−１０（２３６）とが、層全体が基本的に動作電源電位（ＶＣＣ）となる電源層である。また、電源層２３１、２３２、２３５、２３６の一つ内側の層、すなわち、図６における上側の主面から３番目の層であるＬａｙｅｒ−３（２３３）と、図６における下側の主面から３番目の層であるＬａｙｅｒ−８（２３４）とが、層全体が基本的にグランド電位（０Ｖ）となるグランド層である。なお、図６での図示は省略するが、上記の両表面側からの３層ずつを除く中間部分の４層（Ｌａｙｅｒ−４、５、６、７）は、信号配線などを水平方向に引き回す信号配線層や電源層となる。
【００５２】
このように、本実施形態の変形例の電子回路２００において、１０層構造の多層回路基板２３０を用いるという構成は、図２に示した本実施形態の電子回路１００と同じであるが、多層回路基板２３０の一方の主面、すなわち、図６における上側のＬａｙｅｒ−１側の主面２３０ａ上に、集積回路２０１とデカップリングコンデンサ２０２、２０３、２０４とが配置接続されている点が異なっている。
【００５３】
このように、変形例の多層回路基板２３０では、集積回路２０１と各デカップリングコンデンサ２０２、２０３、２０４とが、いずれも電源層であるＬａｙｅｒ−１（２３１）上に配置されているため、集積回路２０１の電源側接続端子２１１と、各デカップリングコンデンサ２０２、２０３、２０４の電源側接続端子２１３、２１５、２１７との接続は、電源層２３１で行うことができる。
【００５４】
一方、集積回路２０１のグランド側端子２１２と、水平方向にずれた位置に配置された各デカップリングコンデンサ２０２、２０３、２０４のグランド側接続端子２１４、２１６、２１８とを接続するには、グランド層であるＬａｙｅｒ−３（２３３）までビア２５０によって移動した後、グランド層２３３上で水平方向に移動し、それぞれのデカップリングコンデンサ２０２、２０３、２０４のグランド側端子の下側部分で、ビア２５１、２５２、２５３によって、電源層２３１、２３２を通過して、デカップリングコンデンサ２０２、２０３、２０４のそれぞれのグランド側端子２１４、２１６、２１８に接続されている。
【００５５】
このように、変形例の電子回路２００では、電源層２３１にグランド層２３３と接続されるビアが形成され、動作電源ラインが、これらのビアを迂回して電源層の面上で接続されることとなる。このとき、グランド層２３３との接続のためのビア２５１、２５２、２５３を、電気抵抗を低減するために大きなランドを形成して接続すると、電源層２３１で水平方向に移動しなくてはならない動作電源ラインが、必要以上に長くなってしまうこととなる。このため、変形例の電子回路２００では、電源層２３１に形成されたグランドラインを構成する複数のビアをまとめたランドが、所定の間隔で所定幅の間隙を有して断続的に形成されている。このようにグランドラインのランドを断続的に形成することで、ランド間の間隙が動作電源ラインの電流流路となり、デカップリングコンデンサの周期数特性が低下することを防止することができる。
【００５６】
以上説明したように、本実施形態の電子回路では、電源層に形成されたグランドラインを構成する複数のビアが形成した面状のランド、または、グランド層に形成された動作電源ラインを構成する複数のビアが形成した面状のランドを、所定の間隔で所定幅の間隙を有した断続的なものとして形成することで、このランドの間隙部分が電流流路となり、デカップリングコンデンサのインピーダンスを効果的に低減することができる。
【００５７】
このため、本実施形態の電子回路では、集積回路の動作周波数領域の全域にわたって、デカップリングコンデンサのインピーダンスを所望のものとすることができ、動作周波数領域の電源電圧に印加されるノイズや、動作電源電圧の揺らぎを確実に除去することができる。この結果、高速、かつ、大電流での動作を行う集積回路を備えた、動作信頼性の高い電子回路を実現することができる。
【００５８】
なお上記本実施形態では、多層回路基板として、表面側２層に電源層が配置され、その内側に１層ずつのグランド層を備えた全部で１０層構造の構成を示したが、これはあくまで例示であって、本実施形態の多層回路基板の構成は、これに限られるものではない。電源層、グランド層の配置と層数、また、信号配線層を含めた全体の層数は、電子回路として必要な範囲で適宜設計することができる。
【００５９】
また、上記本実施形態では、集積回路とデカップリングコンデンサとの端子間を接続するグランドラインが、Ｌａｙｅｒ−３のグランド層上で水平方向に移動する場合について説明した。しかし、本実施形態の電子回路の多層回路基板における配線構造はこれに限らず、一つもしくは複数の電源層上で電源電圧ラインが水平方向に移動し、一つもしくは２つ以上のグランド層で、グランドラインが水平方向に移動する構成を採用することができる。いずれの場合においても、集積回路とデカップリングコンデンサとを接続する電流流路が、複数のビアをとりまとめて形成されたランドで遮られないようにランドを断続的に配置することで、所望の効果を奏することができる。
【産業上の利用可能性】
【００６０】
本発明の電子回路は、広い動作周波数領域を有し、高電流が供給される集積回路を備えながら、デカップリングコンデンサにより動作電源電圧のノイズや揺らぎの影響を受けず、安定した動作が可能な電子回路として、各種の電子・情報機器の基幹部品として有用に利用することができる。
【符号の説明】
【００６１】
１      集積回路（ＬＳＩ）
２      第１のデカップリングコンデンサ（Ｃ１）
３      第２のデカップリングコンデンサ（Ｃ２）
４      第３のデカップリングコンデンサ（Ｃ３）
３０    多層回路基板
３１、３２、３５、３６  電源層
３３、３６              グランド層
４１、４２、４３        ビア
５１、５２、５３ａ、５３ｂ、５３ｃ  ビア
６１、６２、６３        ランド
６４                    間隙
１００  電子回路
【図１】
2012084799.tif 000003
【図２】
2012084799.tif 000004
【図３】
2012084799.tif 000005
【図４】
2012084799.tif 000006
【図５】
2012084799.tif 000007
【図６】
2012084799.tif 000008