(57)【要約】【課題】半導体実装基板それ自身単独の状態、及び実装工程における基板自身の反りが低減された半導体実装基板を提供する。【解決手段】半導体実装基板１は、基板本体１１の少なくとも一方の面に、少なくとも１つのランド１４と、ソルダーレジスト膜１５とが形成されたものである。基板本体１１はキャビティ部１３を備え、キャビティ部１３の底面１３Ａにソルダーレジスト膜１５とは異なる種類の樹脂膜１２が塗布及び硬化されている。本発明は、キャビティ構造を有しない半導体実装基板にも適用できる。本発明によれば、基板本体の一部に、ソルダーレジスト膜とは異なる種類の樹脂膜が塗布及び硬化されており、かつ樹脂膜の硬化前に比して、少なくともある温度における基板本体の反り量が低減された半導体実装基板を提供できる。【選択図】図１Ｂ
2012084603.tif 000002
【特許請求の範囲】
【請求項１】
基板本体の少なくとも一方の面に、少なくとも１つの外部接続用のランドと、当該少なくとも１つのランドを保護するソルダーレジスト膜とが形成された半導体実装基板であって、
前記基板本体がキャビティ部を備え、当該キャビティ部の底面に前記ソルダーレジスト膜とは異なる種類の樹脂膜が塗布及び硬化された半導体実装基板。
【請求項２】
前記樹脂膜の硬化前に比して、少なくともある温度における前記基板本体の反り量が低減されたものである請求項１に記載の半導体実装基板。
【請求項３】
基板本体の少なくとも一方の面に、少なくとも１つの外部接続用のランドと、当該少なくとも１つのランドを保護するソルダーレジスト膜とが形成された半導体実装基板であって、
前記基板本体の一部に、前記ソルダーレジスト膜とは異なる種類の樹脂膜が塗布及び硬化されており、かつ当該樹脂膜の硬化前に比して、少なくともある温度における前記基板本体の反り量が低減されたものである半導体実装基板。
【請求項４】
前記樹脂膜の硬化前に比して、少なくとも２０〜３００℃の範囲内のある温度における前記基板本体の反り量が低減されたものである請求項２又は３に記載の半導体実装基板。
【請求項５】
前記樹脂膜の厚みが１００μｍ以下である請求項１〜４のいずれかに記載の半導体実装基板。
【請求項６】
前記樹脂膜の構成樹脂は、１５０℃以下で硬化可能な樹脂である請求項１〜５のいずれかに記載の半導体実装基板。
【請求項７】
前記樹脂膜の構成樹脂は、アクリル樹脂、メラミン樹脂、エポキシ樹脂、オレフィン樹脂、ウレタン樹脂、カーボネート樹脂、スチレン樹脂、エーテル樹脂、アミド樹脂、イミド樹脂、フッ素樹脂、エステル樹脂、フェノール樹脂、フルオレン樹脂、ベンゾシクロブテン樹脂、及びシリコーン樹脂から選ばれた少なくとも１種である請求項１〜６のいずれかに記載の半導体実装基板。
【請求項８】
前記基板本体は、ガラエポ基板、リジット基板、フレキシブル基板、リジットフレックス基板、セラミック基板、又はガラス基板である請求項１〜７のいずれかに記載の半導体実装基板。
【請求項９】
請求項１〜８のいずれかに記載の半導体実装基板を用いた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体実装基板、及びこれを用いた半導体装置に関するものである。
【背景技術】
【０００２】
近年、携帯電話やノート型パソコンなどの電子機器には、より一層の高機能化・小型化・薄型化が求められている。そして、上記電子機器には、搭載される半導体実装基板や半導体部品の小型化・薄型化、及び高密度実装・低背実装が求められている。
かかる背景下、半導体実装基板としてキャビティ構造を有する基板が適用されるケースが増えてきている。しかしながら、キャビティ構造を有する半導体実装基板は、厚み方向に非対称構造となるため、厚み方向に対称構造な半導体実装基板に比して、基板の反りが生じやすい。キャビティ構造を有する半導体実装基板の厚みが薄くなる程、基板の反りは大きくなる傾向にある。
【０００３】
キャビティ構造を有する半導体実装基板に反りが生じると、半導体実装基板に半導体部品等を実装する際、あるいは半導体部品等を実装した半導体実装基板をマザーボード等に実装する際に、半田の接合不良が生じやすくなる。
【０００４】
例えば、図５Ａに示すように、キャビティ部１１３を有する半導体実装基板１０１のランド１１４に半田１１９を用いて半導体部品１１７を実装する際に、半導体実装基板１０１の反りによって半導体実装基板１０１と半導体部品１１７とが部分的に離れて、半導体実装基板１０１と半導体部品１１７との間に半田１１９が良好に介在せず、半導体実装基板１０１と半導体部品１１７とが良好に接合されない半田接着不良が発生する場合がある。
【０００５】
図５Ａの上図は、図３Ａに示す後記の本発明に係る実施形態の半導体実装基板１及びこれを用いた半導体装置２に対応した図であり、樹脂膜１２が設けられていない半導体実装基板１０１及びこれを用いた半導体装置１０２を示している。
図５Ａの下図は図５Ａの上図の部分拡大図である。図中、符号Ｆ１１で示す矢印は基板の反り状態を示している。
図５Ａの上図は半田接着不良のない正常状態、下図は半田接着不良が生じた不良状態を示している。
【０００６】
その他、図５Ｂに示すように、図５Ａに示した半導体装置１０２をマザーボード１２０に実装する際に、半導体実装基板１０１とマザーボード１２０との間の間隔が部分的に狭くなり、この部分の半田バンプ１１８がリフロー時に横方向に広がって隣の半田バンプ１１８と繋がる半田ブリッジが生じる場合がある。
【０００７】
図５Ｂの右図は、図３Ｂに示す後記の本発明に係る実施形態の半導体実装基板１を用いた半導体装置２をマザーボード２０に実装した半導体装置３に対応した図であり、樹脂膜１２が設けられていない半導体実装基板１０１、これを用いた半導体装置１０２、及びこれをマザーボード１２０に実装した半導体装置１０３を示している。図中、符号１２１はマザーボードの電気接続パッドを示している。符号Ｆ１２で示す矢印は基板の反り状態を示している。
図５Ｂの左図は図５Ｂの右図の部分拡大図である。
図５Ｂの右図は半田ブリッジ不良のない正常状態、左図は半田ブリッジ不良が生じた不良状態を示している。
【０００８】
上記のような実装時における半田接合不良以外にも、半導体実装基板の反りがあると、半導体装置の製造後の各種信頼性が低下してしまう。
【０００９】
特許文献１には、半導体素子（１５Ａ、１５Ｂ）を実装した回路基板（１１）を熱硬化性樹脂を用いて全体的に封止したモジュールにおいて、用いる封止樹脂（１４）の熱膨張係数を回路基板（１１）の熱膨張係数よりも小さく設定し、その硬化収縮によって回路基板（１１）の反りを低減することが提案されている（請求項１、及び図１（Ｂ）等）。
【００１０】
特許文献２には、配線基板（４）と半導体チップ（１）とを無機フィラーを５０vol％ 以上含む半硬化樹脂シート（８）を介して接合し、その硬化収縮によって配線基板（４）の反りを低減することが提案されている（請求項１、請求項５、及び図１等）。
【００１１】
特許文献３には、モジュール基板（２）の電子部品（４）が実装された第１の面と反対側の第２の面に、第１の面側の収縮率と第２の面側の収縮率の差により生じる反りを打ち消す凝固収縮率を有する反り防止樹脂（６）を塗布することが提案されている（請求項１、及び図１（ｂ）等）。
【００１２】
半導体実装基板の反りを防止することを目的としたものではないが、本発明の関連技術として特許文献４がある。
特許文献４には、射出成形プリント基板（１）上に形成したＬＥＤ実装用凹部（２）にＬＥＤチップ（５）を実装し透明封止樹脂（７）にて封止する射出成形プリント基板（１）において、ＬＥＤ実装用凹部（２）の周囲の基板表面に透明樹脂流出防止用樹脂層（１７）を形成した射出成形プリント基板（１）が提案されている（請求項１、図１（ａ）、及び図１（ｂ）等）。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開2006-100752号公報
【特許文献２】特開2002-151551号公報
【特許文献３】特開2010-109244号公報
【特許文献４】特開平07-022652号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
特許文献１に記載の技術では、すべての半導体部品を樹脂封止するためにモジュールの小型化が困難である。
また、特許文献１、２の技術はいずれも半導体部品の実装後に樹脂によって半導体実装基板の反りを抑制するものであるため、半導体部品を実装する前に半導体実装基板に反りがある場合には、その反りが低減されることなくそのままの状態で半導体部品が実装される。したがって、半導体実装基板の反りに起因する半導体部品の実装不良を低減することはできない。
【００１５】
特許文献３の図１（ｂ）では、反り防止樹脂（６）は外部端子（３）の周囲に塗布されている。このことは、モジュール基板（２）に外部端子（３）を実装した後に反り防止樹脂（６）を塗布することを意味している。もし仮に外部端子（３）を実装する前に反り防止樹脂（６）を塗布すると、外部端子（３）を実装する端子パッドに樹脂が塗布されてしまうため、外部端子（３）の端子パッドへの実装が難しくなり、実用的ではない。
特許文献１、２と同様、特許文献３の技術では、外部端子を実装する前に半導体実装基板に反りがある場合には、その反りが低減されることなくそのままの状態で外部端子が実装される。したがって、半導体実装基板の反りに起因する外部端子の実装不良を低減することはできない。
【００１６】
特許文献４の凹部（２）内及びその周りに形成された樹脂（７、１７）は、基板の反りを低減するためのものではない。
また、仮に基板の反りを調整できるものであったとしても、上記樹脂（７、１７）はＬＥＤチップ（５）の実装後に塗布されるものであり、特許文献１〜３と同様、ＬＥＤチップ（５）の実装前に基板の反りを低減することはできない。
【００１７】
本発明は上記事情に鑑みてなされたものであり、半導体実装基板それ自身単独の状態、及び半導体実装基板への半導体部品等の実装工程、あるいは半導体部品等を実装した半導体実装基板のマザーボード等への実装工程における基板自身の反りが低減された半導体実装基板を提供することを目的とするものである。
【課題を解決するための手段】
【００１８】
本発明の第１の半導体実装基板は、
基板本体の少なくとも一方の面に、少なくとも１つの外部接続用のランドと、当該少なくとも１つのランドを保護するソルダーレジスト（ＳＲ：solder resist）膜とが形成された半導体実装基板であって、
前記基板本体がキャビティ部を備え、当該キャビティ部の底面に前記ソルダーレジスト膜とは異なる種類の樹脂膜が塗布及び硬化されたものである。
【００１９】
上記の本発明の第１の半導体実装基板によれば、前記樹脂膜の硬化前に比して、少なくともある温度における前記基板本体の反り量が低減された半導体実装基板を提供することが可能である。
【００２０】
本発明の第２の半導体実装基板は、
基板本体の少なくとも一方の面に、少なくとも１つの外部接続用のランドと、当該少なくとも１つのランドを保護するソルダーレジスト膜とが形成された半導体実装基板であって、
前記基板本体の一部に、前記ソルダーレジスト膜とは異なる種類の樹脂膜が塗布及び硬化されており、かつ当該樹脂膜の硬化前に比して、少なくともある温度における前記基板本体の反り量が低減されたものである。
【００２１】
本発明の第１、第２の半導体実装基板は、前記樹脂膜の硬化前に比して、少なくとも２０〜３００℃の範囲内のある温度における前記基板本体の反り量が低減されたものであることが好ましい。
【発明の効果】
【００２２】
本発明によれば、半導体実装基板それ自身単独の状態、及び半導体実装基板への半導体部品等の実装工程、あるいは半導体部品等を実装した半導体実装基板のマザーボード等への実装工程における基板自身の反りが低減された半導体実装基板を提供することができる。
【図面の簡単な説明】
【００２３】
【図１Ａ】本発明に係る一実施形態の半導体実装基板の概略上面図である。
【図１Ｂ】図１ＡのＩＢ−ＩＢ断面図である。
【図２Ａ】半導体実装基板の製造工程図である。
【図２Ｂ】半導体実装基板の製造工程図である。
【図２Ｃ】半導体実装基板の製造工程図である。
【図３Ａ】半導体装置の製造工程図である。
【図３Ｂ】半導体装置の製造工程図である。
【図４Ａ】反り低減のメカニズムの説明図である。
【図４Ｂ】反り低減のメカニズムの説明図である。
【図５Ａ】従来の課題の説明図である。
【図５Ｂ】従来の課題の説明図である。
【発明を実施するための形態】
【００２４】
図面を参照して、本発明に係る一実施形態の半導体実装基板の構成とその製造方法、及びこの半導体実装基板を用いた半導体装置の製造方法について説明する。
図１Ａは本実施形態の半導体実装基板の概略上面図であり、図１Ｂは図１ＡのＩＢ−ＩＢ断面図である。図２Ａ〜図２Ｃは半導体実装基板の製造工程図であり、図３Ａ〜図３Ｂは半導体装置の製造工程図である。図４Ａ〜図４Ｂは反り低減のメカニズムの説明図である。図２Ａ〜図２Ｃ、図３Ａ〜図３Ｂ、及び図４Ａ〜図４Ｂの各図は、図１Ｂに対応した断面図である。視認しやすくするため、図面上は各構成要素の図示を実際のものとは適宜異ならせて、簡略化してある。
【００２５】
図１Ａ及び図１Ｂに示す半導体実装基板１は、基板本体１１の少なくとも一方の面に、少なくとも１つの外部接続用のランド１４と、少なくとも１つのランド１４を保護するソルダーレジスト膜１５とが形成された半導体実装基板である。
図示する例では、基板本体１１の図示上面１１Ａと図示下面１１Ｂの双方にそれぞれ複数のランド１４と、これを保護するソルダーレジスト膜１５が形成されている。
半導体実装基板１においては、必要に応じて基板本体１１の少なくとも一方の面に配線が形成される。この場合、ソルダーレジスト膜１５は基板本体１１上の配線を保護する役割も有する。
【００２６】
半導体実装基板１は図示上面１１Ａが開口したキャビティ部（凹部）１３を備えており、キャビティ部１３の底面１３Ａにソルダーレジスト膜１５とは異なる種類の樹脂膜１２が塗布及び硬化されている。
【００２７】
半導体実装基板１においては、ソルダーレジスト膜１５とは異なる種類の樹脂膜１２を部分的に設けることで、半導体実装基板１の熱膨張係数を部分的に変えている。樹脂膜１２が設けられた部分は、熱収縮あるいは熱膨張の挙動が他の部分と異なる。このため、半導体実装基板１は、樹脂膜１２の収縮あるいは膨張に伴う応力により、樹脂膜１２の硬化前に比して、少なくともある温度における基板本体１１の反り量が低減されたものとなっている。
半導体実装基板１は、樹脂膜１２の硬化前に比して、少なくとも２０〜３００℃の範囲内のある温度における基板本体１１の反り量が低減されたものであることが好ましい。ここで規定する温度範囲は、常温から半田リフロー工程の温度を想定している。
【００２８】
基板本体１１は特に制限されず、半導体実装基板に用いられる公知の基板が使用できる。基板本体１１としては、ガラエポ基板、リジット基板、フレキシブル基板、リジットフレックス基板、セラミック基板、又はガラス基板等が挙げられる。
【００２９】
樹脂膜１２の構成樹脂は特に制限されず、熱硬化性でも光硬化性でも構わない。
樹脂膜１２の構成樹脂は、半田溶融温度より低温で硬化するものが好ましく、１５０℃以下で硬化可能な樹脂であることが好ましい。
樹脂膜１２の構成樹脂は、熱可塑性樹脂を含んでいてもよい。
樹脂膜１２の構成樹脂は、アクリル樹脂、メラミン樹脂、エポキシ樹脂、オレフィン樹脂、ウレタン樹脂、カーボネート樹脂、スチレン樹脂、エーテル樹脂、アミド樹脂、イミド樹脂、フッ素樹脂、エステル樹脂、フェノール樹脂、フルオレン樹脂、ベンゾシクロブテン樹脂、及びシリコーン樹脂から選ばれた少なくとも１種が挙げられる。
【００３０】
樹脂膜１２の厚みは特に制限されず、キャビティ部１３を超えない厚さとする。後記するように、キャビティ部１３内には半導体部品２７の少なくとも一部が収容されるので（図３Ｂを参照）、樹脂膜１２はキャビティ部１３内に収容される半導体部品２７に対して影響のない範囲の厚さとする。
半導体実装基板１の反り低減の効果は、樹脂膜１２の厚みが１００μｍ以下でも充分得られる。
【００３１】
図２Ａ〜図２Ｃを参照して、半導体実装基板１の製造方法について説明する。
【００３２】
図２Ａに示すように、樹脂膜１２を形成する前の半導体実装基板１Ｘを用意する。
半導体実装基板１Ｘは、基板本体１１の面１１Ａ、１１Ｂにランド１４、必要に応じて配線、及びソルダーレジスト膜１５が形成され、キャビティ部１３が形成されたものである。
基板本体１１としては例えば、多層配線基板が使用される。多層配線基板は例えば、銅箔等の金属箔をエッチングして形成された各種配線パターン及び／又はランド１４を有する複数の層を、プリプレグを用いて加熱圧着し、必要に応じてビアホールを開孔することで、製造できる。
【００３３】
次に図２Ｂに示すように、半導体実装基板１Ｘのキャビティ部１３の底面１３Ａに、ディスペンサ１６を用いて、樹脂膜１２となる硬化性樹脂と溶媒を含む塗布剤を塗布し、溶媒を乾燥除去する。これらの工程により、キャビティ部１３に未硬化の樹脂膜１２Ｐが形成される。この工程後の半導体実装基板に符号１Ｙを付してある。
樹脂膜１２となる硬化性樹脂と溶媒を含む塗布剤法としては特に制限されず、上記のディスペンス法の他、各種印刷法等でも構わない。
【００３４】
次に図２Ｃに示すように、未硬化の樹脂膜１２Ｐを硬化して硬化された樹脂膜１２として、半導体実装基板１が製造される。
硬化方法は特に制限されず、熱硬化性であれば硬化温度に加熱し、光硬化性であれば紫外線等の光を照射すればよい。硬化工程は、加熱温度あるいは光照射強度を変えて複数段階で実施しても構わない。
【００３５】
図３Ａ及び図３Ｂを参照して、半導体実装基板１への半導体部品等の実装、及び半導体部品等を実装した半導体実装基板１のマザーボードへの実装の一例について説明する。
【００３６】
図３Ａに示すように、半導体実装基板１の図示上面１１Ａの複数のランド１４にそれぞれ半田ボールを載置し、その後半田リフローを実施して、複数の半田バンプ（外部接続端子）１８を実装する。
半導体実装基板１の図示下面１１Ｂの複数のランド１４に半田ペーストを印刷し、その上に複数の半導体部品１７を載置し、その後半田リフローを実施することで、半田１９を介して複数の半導体部品１７を実装する。
以上のようにして、半導体実装基板１に複数の半導体部品１７及び複数の半田バンプ１８が実装された半導体装置２が得られる。
【００３７】
次に図３Ｂに示すように、半導体装置２をマザーボード２０に実装する。
マザーボード２０にはあらかじめ、図示上面に複数の電気接続パッド２１が形成されている。複数の電気接続パッド２１の上には、複数の半田バンプ１８を介して半導体部品２７が実装されている。また、比較的大きい電気接続パッド２１の上に半田２９を介して半導体部品２８が実装されている。
上記マザーボード２０の複数の電気接続パッド２１と半導体装置２の複数の半田バンプ１８とを合わせ、その後半田リフローを実施することで、これらが互いに接合されて、半導体装置２がマザーボード２０に実装される。
以上のようにして、半導体装置２がマザーボード２０に実装された半導体装置３が得られる。
【００３８】
図示した半導体装置２、３は一例に過ぎず、複数の半導体部品等の実装態様は適宜設計できる。
【００３９】
図４Ａ及び図４Ｂを参照して、本実施形態における反り低減のメカニズムについて説明する。
図４Ａに示すキャビティ部１３を有する樹脂膜１２が形成されていない半導体実装基板１Ｘは、厚み方向に非対称構造であるため、厚み方向に対称構造な半導体実装基板に比して、基板の反りが生じやすい。キャビティ部１３を有する半導体実装基板１Ｘの厚みが薄くなる程、基板の反りは大きくなる傾向にある。
ここで言う「非対称構造」あるいは「対称構造」は、基板本体の外観形状の対称性について言及しており、その内部構造やその上に形成されたランド、配線パターン、及びソルダーレジスト膜の設計については考慮していていない。
【００４０】
図４Ａに示す樹脂膜１２が形成されていない半導体実装基板１Ｘは、それ単独の状態では、半導体実装基板１Ｘの製造時における半導体実装基板１Ｘ自身の熱膨張及び熱収縮により、キャビティ部１３を上にして凸反り状態Ｆ１となりやすい。
図４Ｂに示すように、半導体実装基板１Ｘのキャビティ部１３内に未硬化の樹脂膜１２Ｐを形成し、これを硬化すると、樹脂膜１２Ｐの硬化収縮が起こる。その結果、樹脂膜１２Ｐ、１２には収縮力Ｆ３が働き、キャビティ部１３を上にして凸反りしている基板の反りが低減される。したがって、それ単独状態で反りが低減された半導体実装基板１が得られる。
【００４１】
一方、図４Ａに示す樹脂膜１２が形成されていない半導体実装基板１Ｘに対して半導体部品等を実装する際、あるいは半導体部品等を実装した半導体実装基板１Ｘをマザーボード等に実装する際には、半田リフロー工程において、半導体実装基板１Ｘに熱がかかる。この際には、半導体実装基板１Ｘ自身の熱膨張及び熱収縮により、キャビティ部１３側を上にして凹反り状態Ｆ２となりやすい。
図４Ｂに示すように、樹脂膜１２を形成した半導体実装基板１では、半田リフロー工程で熱がかかった際に、樹脂膜１２に膨張力Ｆ４が働き、キャビティ部１３を上にして凹反りしようとする基板の反りが低減される。
【００４２】
以上のように、本実施形態では、キャビティ部１３内に樹脂膜１２を形成することで、反り低減効果を実現している。
キャビティ部１３を有する構造では、キャビティ部１３内の樹脂膜１２の形成面とソルダーレジスト膜１５の形成面との高さがずれるので、同じ種類の樹脂を用いても、形状の非対称性による反りが良好に解消されない。キャビティ部１３内にソルダーレジスト膜１５と異なる種類の樹脂膜１２を形成することで、形状の非対称性による反りが効果的に低減される。
キャビティ部１３内に形成する樹脂膜１２の組成、厚み、及び面積は、形状の非対称性による反りが効果的に低減されるよう設計される。
【００４３】
キャビティ部１３内に樹脂膜１２を形成することにより、樹脂膜１２が緩衝材の役割も果たす。このため、キャビティ部１３内に収容される半導体部品２７の耐衝撃性等の信頼性が向上する効果も得られる。
【００４４】
以上説明したように、本実施形態によれば、半導体実装基板それ自身単独の状態、及び半導体実装基板への半導体部品等の実装工程、あるいは半導体部品等を実装した半導体実装基板のマザーボード等への実装工程における基板自身の反りが低減された半導体実装基板１を提供することができる。
本実施形態の半導体実装基板１を用いることで、図５Ａ及び図５Ｂを参照して説明した実装不良が低減され、信頼性に優れた半導体装置２、３を提供することができる。
半導体実装基板１、あるいは半導体装置２、３を用いることで、信頼性に優れた携帯電話等の電子機器を提供することができる。
【００４５】
本発明は、キャビティ部を有しない厚み方向に対称構造の半導体実装基板にも適用可能である。
例えば、基板本体の形状が対称構造の半導体実装基板においても、ランドや配線パターン、あるいは開口面積等の各種設計の非対称性によって、半導体実装基板に反りが発生しやすくなる場合がある。このような場合も、部分的にソルダーレジスト膜とは異なる種類の樹脂膜を形成して熱膨張係数を部分的に変えることで、基板の反りを低減することができる。この場合も、形成する樹脂膜の組成、厚み、及び面積は、各種設計の非対称性による反りが効果的に低減されるよう設計すればよい。
【００４６】
本発明によれば、基板本体の少なくとも一方の面に、少なくとも１つの外部接続用のランドと、少なくとも１つのランドを保護するソルダーレジスト膜とが形成された半導体実装基板であって、基板本体の一部に、ソルダーレジスト膜とは異なる種類の樹脂膜が塗布及び硬化されており、かつ樹脂膜の硬化前に比して、少なくともある温度における基板本体の反り量が低減された半導体実装基板を提供できる。
【００４７】
（設計変更）
本発明は上記実施形態に限らず、本発明の趣旨を逸脱しない範囲内において適宜設計変更が可能である。
【符号の説明】
【００４８】
１  半導体実装基板
２、３  半導体装置
１１  基板本体
１１Ａ、１１Ｂ  基板本体の面
１２  樹脂膜
１２Ｐ  未硬化の樹脂膜
１３  キャビティ部
１３Ａ  キャビティ部の底面
１４  ランド
１５  ソルダーレジスト膜
１７  半導体部品
１８  半田バンプ
１９  半田
２０  マザーボード
２１  電気接続パッド
２７、２８  半導体部品
２９  半田
【図１Ａ】
2012084603.tif 000003
【図１Ｂ】
2012084603.tif 000004
【図２Ａ】
2012084603.tif 000005
【図２Ｂ】
2012084603.tif 000006
【図２Ｃ】
2012084603.tif 000007
【図３Ａ】
2012084603.tif 000008
【図３Ｂ】
2012084603.tif 000009
【図４Ａ】
2012084603.tif 000010
【図４Ｂ】
2012084603.tif 000011
【図５Ａ】
2012084603.tif 000012
【図５Ｂ】
2012084603.tif 000013