(57)【要約】【課題】主材料のみからなる薄膜と該主材料に１％以下（ｐｐｍオーダー）の副材料を添加した薄膜、およびそれらの多層や積層膜を制御性よく高品質かつ安全・安価に提供することを目的としたスパッタリング装置、スパッタリング方法および該薄膜を用いて作成された電子デバイスを提供すること。【解決手段】形成する薄膜の主材料ターゲット１ｉを有する複数のマグネトロンスパッタリングカソード３ｍの間に、添加材料となる成分を含む副材料からなる副材料ターゲット１ｐ，１ｎを有するコンベンショナルスパッタリングカソード３ｃを配置し、マグネトロンスパッタリングカソード３ｍおよびコンベンショナルスパッタリングカソード３ｃに投入するスパッタリング電力を独立に制御することを特徴とする。【選択図】図１
2012219338.tif 000002
【特許請求の範囲】
【請求項１】
真空チャンバと、前記真空チャンバ内に設置され、かつターゲットを有するスパッタリングカソードと、基板を載置する基板ホルダと、前記スパッタリングカソードに接続されたスパッタリング用電源と、を備えるスパッタリング装置において、
前記スパッタリングカソードは、複数のマグネトロンスパッタリングカソードと、コンベンショナルスパッタリングカソードとから構成され、
前記コンベンショナルスパッタリングカソードは、第１のマグネトロンスパッタリングカソードと第２のマグネトロンスパッタリングカソードとの間に配置されてなること、
を特徴とする、スパッタリング装置。
【請求項２】
前記マグネトロンスパッタリングカソードは、形成する薄膜の主材料からなり、前記コンベンショナルスパッタリングカソードは、添加材料となる成分を含む副材料からなる、請求項１記載のスパッタリング装置。
【請求項３】
前記マグネトロンスパッタリングカソードと前記コンベンショナルスパッタリングカソードとに接続されるスパッタリング電源は、それぞれスパッタリング電力を独立に制御する、請求項１又は２に記載のスパッタリング装置。
【請求項４】
前記基板ホルダはスパッタリングカソードと対向して配置されると共に、全てのスパッタリングカソードに跨って設けられ、かつ、
前記基板ホルダの中心軸を中心に自転する、請求項１〜３の何れか一項に記載のスパッタリング装置。
【請求項５】
前記スパッタリングカソードは、一方向に複数個配置されてなり、前記基板ホルダを前記スパッタリングカソードが配置される方向に平行移動させる基板移載機構を備える、請求項１〜３の何れか一項に記載のスパッタリング装置。
【請求項６】
複数個配置されたスパッタリングカソードのうち、コンベンショナルスパッタリングカソードが最外に配置されてなる、請求項５に記載のスパッタリング装置。
【請求項７】
前記コンベンショナルスパッタリングカソードは、前記基板ホルダが平行移動される最上流部に配置されてなる、請求項６記載のスパッタリング装置。
【請求項８】
前記マグネトロンスパッタリングカソードの総ターゲット面積は、前記コンベンショナルスパッタリングカソードの総ターゲット面積より大きい、請求項１〜７の何れか一項に記載のスパッタリング装置。
【請求項９】
前記マグネトロンスパッタリングカソードの総ターゲット面積は、前記コンベンショナルスパッタリングカソードの総ターゲット面積の５倍以上１０倍以下である、請求項８記載のスパッタリング装置。
【請求項１０】
前記マグネトロンスパッタリングカソードのアースシールドが、前記コンベンショナルスパッタリングカソードのアースシールドを兼ねている、請求項１〜９の何れか一項に記載のスパッタリング装置。
【請求項１１】
複数のマグネトロンスパッタリングカソードのうち、第１のマグネトロンスパッタリングカソードのアースシールドの少なくとも一辺と、第２のマグネトロンスパッタカソードのアースシールドの一辺との間に該アースシールドと同電位となる板状カバーを設置し、
前記板状カバーによって、前記第１及び第２のマグネトロンスパッタリングカソードとの間に配置されるコンベンショナルスパッタリングカソードを覆う、請求項１〜１０の何れか一項に記載のスパッタリング装置。
【請求項１２】
真空チャンバにガスを供給しながら排気し、前記真空チャンバ内に設置され、かつターゲットを有するスパッタリングカソードにスパッタリング電力を印加することで、基板の表面に前記ターゲットの材料を形成するスパッタリング方法において、
前記スパッタリングカソードは、複数のマグネトロンスパッタリングカソードと、コンベンショナルスパッタリングカソードとから構成され、前記コンベンショナルスパッタリングカソードは、第１のマグネトロンスパッタリングカソードと第２のマグネトロンスパッタリングカソードとの間に配置され、
かつ、前記マグネトロンスパッタリングカソードと前記コンベンショナルスパッタリングカソードとは、それぞれスパッタリング電力を独立に制御しながら前記基板に薄膜を形成すること、
を特徴とするスパッタリング方法。
【請求項１３】
請求項１２に記載のスパッタリング方法により作製した薄膜を用いることを特徴とする電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主材料のみからなる薄膜と該主材料に１％以下（ｐｐｍオーダー）の副材料を添加した薄膜、およびそれらの多層膜や積層膜、例えば、より具体的には、真性（ｉｎｔｒｉｎｓｉｃ）シリコン薄膜およびｐ型（Ｂ：ボロン等をドープ）シリコン薄膜やｎ型（Ｐ：リン等をドープ）シリコン薄膜を制御性よく、高品質かつ安全・安価に提供することを目的としたスパッタリング装置、スパッタリング方法および該薄膜を用いて作成された太陽電池や液晶表示装置（ＬＣＤ）等の電子デバイスに関するものである。
【背景技術】
【０００２】
一般的にシリコン系薄膜の形成方法としては、モノシラン（ＳｉＨ4）等の原料ガスとなる気体を化学的に反応させて薄膜を形成するプラズマＣＶＤ法等のＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法と、固体原料のシリコン（Ｓｉ）を電子ビーム等で加熱して蒸発させる真空蒸着法、プラズマにより発生したＡｒイオン等を該シリコン（ターゲット）に衝突させて飛び出したシリコン粒子により薄膜を形成するスパッタリング法等のＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法に大別される。
【０００３】
このうちプラズマＣＶＤ法は、現在、ＬＣＤや薄膜太陽電池の分野で広く一般的に使用されているシリコン薄膜の形成技術であるが、成膜速度が遅い（〜１０ｎｍ／ｍｉｎ程度）ことに加え、毒性や爆発性等の危険ガスを使用することによる安全対策用付帯設備コスト、メンテナンスとしてのチャンバ内クリーニング用ガス（ＮＦ3等）のランニングコスト等の高額化が問題となっている。
【０００４】
また、真空蒸着法は、高真空化で薄膜形成を行なうため、高純度の薄膜が高速（〜１μｍ／ｍｉｎ）で形成できるという反面、加熱蒸発によるエネルギーによる薄膜形成のため、膜付着強度が弱いことに加え、緻密な薄膜の形成が困難である。更に、近年の基板の大型化に対し、膜厚の制御性や再現性を考慮すると量産設備化に課題を有する。
【０００５】
一方、スパッタリング法は真空蒸着法に比べ、形成される膜厚の制御性が良く、また、化合物の薄膜も比較的容易に形成できる薄膜形成技術ということで、広く半導体やディスプレイ、電子部品等の工業分野にて普及している。特に永久磁石や電磁石等を磁気回路として用いるマグネトロンスパッタリング法は薄膜の形成速度が真空蒸着法に比べ約１〜２桁遅いというスパッタリング法の欠点を解決し、スパッタリング法による量産化を可能にしている。
【０００６】
以下、従来の一般的なマグネトロンスパッタリングカソードとそのカソードを搭載したスパッタリング装置およびスパッタリング方法について、図７から図１８を参照しながら説明する。
【０００７】
図７は従来の平板ターゲットを有するマグネトロンスパッタリングカソードの平面概略図、図８は図７のＡ−Ａ断面概略図、及び、図９はマグネトロンスパッタリングカソードの斜視図である。
【０００８】
図７において、１は平板ターゲット（スパッタリングターゲット）であり、インジウム等のハンダ剤によりバッキングプレート２に接着され、スパッタリングカソード３に設置される。スパッタリングターゲット１の裏側にはマグネトロン放電用の磁気回路４が、閉じた磁力線５を形成し、かつ、少なくともその磁力線５の一部がターゲット表面で平行になるように配置される。このため、ターゲット表面には、図９に示すようにトロイダル型の閉じたトンネル状の磁場６（網掛部）が形成される。
【０００９】
以上のように構成されたマグネトロンスパッタリングカソードと該カソードを搭載したマグネトロンスパッタリング装置について、その動作原理を説明する。
【００１０】
図１０は、前述したスパッタリングカソードを設置したスパッタリング装置の概略図である。スパッタリングカソード１０３は、通常、真空チャンバ１０７に絶縁材１０８を介して設置される。マグネトロンスパッタリング法による薄膜形成を行なうには、真空チャンバ１０７を真空ポンプ１０９等の真空排気系にて高真空（１０-4〜１０-5Ｐａ程度）まで排気し、Ａｒ等の放電ガスを、ガス流量調整器１１０を通して真空チャンバ１０７に導入し、圧力調整バルブ１１１を調整して真空チャンバ内を１０-1〜１０-2Ｐａ程度の圧力に保つ。
【００１１】
ここで、スパッタリングターゲット１を取付けたスパッタリングカソード１０３に接続した直流若しくは交流のスパッタリング電源１２０により負の電圧を印加することで、電場と磁気回路によるトロイダル型トンネル状磁場との周辺で、マグネトロン放電が起こり、スパッタリングターゲット１がスパッタされる。その結果、スパッタ粒子が基板ホルダ７に設置した基板８に堆積され薄膜が形成される。
【００１２】
しかしながら、マグネトロンスパッタリング法にて比較的容易に副材料を添加した化合物薄膜を形成するためには、所望の化合物薄膜と同組成を有するスパッタリングターゲットを使用する必要がある。このため、一般的には多層膜や積層膜を形成するには、必要とされる層数と同種類のターゲットを準備することが必須となり、成膜材料費の高騰はもちろん、スパッタリング装置の大型化や薄膜形成用真空チャンバの複数化が避けられない。
【００１３】
また、形成される化合物薄膜の組成比と使用するターゲットの組成比は必ずしも一致しない（各元素のスパッタリング率の違いによる）ため、所望の化合物薄膜を得るためには、事前に予備実験を行ない、ターゲットの材料組成比を決定する必要がある。更には、マグネトロンスパッタリングの特徴である環状エロージョン形状の影響により、使用するターゲット材料の消耗に伴なう経時的な薄膜組成のバラツキが避けられないため、歩留等の品質面においても課題を有している。
【００１４】
以上のような理由により、成膜コスト削減はもちろん、形成される化合物薄膜の組成の高精度化や経時的安定性といった高品質化が求められている。
【００１５】
これらの解決方法として、まず従来から取り組まれている方法について図１１から図１４を参照しながら説明する。なお、図１１から図１４において、図７から図１０と同じ構成要素については同じ符号を用い、説明を省略する。また、その動作方法も前述の従来の一般的なスパッタリング装置と大略同一であるので、その説明は省略する。
【００１６】
図１１は、異なる２種類のターゲット材料を有するマグネトロンスパッタリング装置のスパッタリングカソードと基板との位置関係を示す平面概略図、図１２は図１１のＡ−Ａ断面概略図である。
【００１７】
この方式におけるスパッタリング装置によるスパッタリング成膜の特徴は、それぞれ異なる材料からなるスパッタリングターゲット１ａおよび１ｂを有する２基のマグネトロンスパッタリングカソード３ａおよび３ｂに印加するスパッタリング電力を独立に制御することである。その結果、一方のスパッタリングターゲット１ａから成る材料と他方のスパッタリングターゲット１ｂから成る材料との化合物を所望の組成比に制御できる。
【００１８】
しかし、この方式のスパッタリング装置で制御できる範囲は、一方のスパッタリングターゲット１ａの材料と他方のスパッタリングターゲット１ｂの材料の組成比（割合）がそれぞれ数十％程度を制御するものであり、主材料に対して添加（副）材料を１％以下（ｐｐｍオーダー）で制御することは不可能である。
【００１９】
図１３は、化合物作成を目的に、主成分材料となるスパッタリングターゲット１ａの表面に副材料となる小片のスパッタリングターゲット１ｃを設置した構成のマグネトロンスパッタリングカソードを有するマグネトロンスパッタリング装置のスパッタリングカソードと基板との位置関係を示す平面概略図、図１４は図１３のＡ−Ａ断面概略図である。
【００２０】
この方式におけるスパッタリング装置によるスパッタリング成膜の特徴は、主成分材料となるスパッタリングターゲット１ａの表面に配置する副材料となる小片のスパッタリングターゲット１ｃの大きさと個数を調整することで、スパッタリングターゲット１ｃ材料を数％程度（所望の量）含むスパッタリングターゲット１ａ材料を主成分とする化合物薄膜を比較的容易に形成できることである。
【００２１】
しかし、この方式のスパッタリング装置では、所望の組成比を有する化合物薄膜を得るためには都度、副材料となるスパッタリングターゲット１ｃの個数と大きさを変更する必要があることやターゲット材料の経時変化、さらには放電の安定性等を考慮した場合、生産レベルでの使用には問題を有している。
【００２２】
そこで、これらの問題を解決するため、新たなスパッタリング方式による化合物薄膜の組成制御に関する取り組みが行なわれている。
【００２３】
以下、これらの取り組みについて、図１５から図１８を参照しながら説明する。なお、図１５から図１８においても、図７から図１０と同じ構成要素については同じ符号を用い、説明を省略する。また、その動作方法も前述の従来の一般的なスパッタリング装置と大略同一であるので、その説明は省略する。
【００２４】
図１５は、組成制御材料をスパッタリングターゲットのスパッタリング面から所定距離を隔てて配置したスパッタリング装置のターゲットと基板との位置関係を示す平面概略図、図１６は図１５のＡ−Ａ断面概略図である。
【００２５】
この方式におけるスパッタリング装置によるスパッタリング成膜の特徴は、形成する化合物薄膜の組成を制御するための組成制御材料１ｄをスパッタリングターゲット１ａのスパッタリング面から所定距離（例えば、１〜２０ｍｍ）隔てて配置した状態でスパッタリングを行なうことである。
【００２６】
より具体的には、スパッタリングターゲット１ａの材料として、Ｐｔ（白金）４５‐Ｍｎ（マンガン）５５合金を用いると共に、組成制御材料１ｄとして棒状のＰｔを用いることにより、化合物薄膜としてＰｔ５０−Ｍｎ５０を歩留りよく形成でき、スパッタリングターゲット１ａの消費量の増大に伴なって組成制御材料１ｄの本数を増大させると、Ｐｔ濃度の低下を防止し、かつ基板面内のＰｔ濃度のバラツキを低減することが可能である（例えば、特許文献１参照）。
【００２７】
また、図１７は、主ターゲット上に、添加材料と該添加材料を主ターゲットから離間させるための離間手段とを備えた補助ターゲットを載置したスパッタリングターゲットの平面概略図、図１８は図１７のＡ−Ａ断面概略図である。
【００２８】
この方式におけるスパッタリング装置によるスパッタリング成膜の特徴は、主材料となるスパッタリングターゲット１ａ上に、添加材料となる副材料１ｅを、スパッタリングターゲット１ａから離間させるための離間手段１１を介して載置すること、および該載置を前記ターゲット材料が設置された薄膜形成のための真空チャンバ内の真空を維持したまま行なうための移載機構（図示せず）を有していることにある。
【００２９】
その結果、同一の薄膜形成用真空チャンバ内において、複数の異なる組成を有する化合物薄膜や多層膜および積層膜を組成制御性良く形成出来るとともに、添加材料の交換時においてもターゲットを汚染することなく実施可能である（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【００３０】
【特許文献１】特開２００３−０１３２１３号公報
【特許文献２】特開２００８−０４５１９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００３１】
しかしながら、図１５および図１６に示す従来の構成では、１％以下（ｐｐｍオーダー）の副材料を添加した化合物の組成制御が可能としても、主材料であるターゲットと薄膜を形成するための基板との間に添加材料を配置するため、スパッタリング中の放電空間（プラズマ中）に該添加材料が曝されてしまい、主材料のみの高純度な薄膜形成が困難である。
【００３２】
また、長期的な使用を考慮すると、添加材料表面に主材料ターゲットからのスパッタ粒子が付着することによるダストの発生（薄膜中への混入）や放電の不安定化等、生産性に関する課題を有している。
【００３３】
また、図１７および図１８に示す従来の構成では、所望の組成を有する化合物薄膜を形成する毎に、添加材料となる副材料を主ターゲット上に搬送、載置する必要があるため、薄膜を形成するまでの準備に時間がかかるとともに、主ターゲット上に立体形状の構造体を配置することから、ダスト発生に対する懸念や放電の不安定化等、やはり生産性に関する課題を有している。
【００３４】
本発明は、上記従来の課題を解決するもので、主材料のみからなる薄膜と該主材料に１％以下（ｐｐｍオーダー）の副材料を添加した薄膜、及び、それらの多層膜や積層膜、例えば、より具体的には、真性（ｉｎｔｒｉｎｓｉｃ）シリコン薄膜およびｐ型（Ｂ：ボロン等をドープ）シリコン薄膜やｎ型（Ｐ：リン等をドープ）シリコン薄膜を制御性よく高品質かつ安全・安価に提供することを目的としている。
【課題を解決するための手段】
【００３５】
上記目的を達成するために、本発明のスパッタリング装置は、真空チャンバと、前記真空チャンバ内に設置され、かつターゲットを有するスパッタリングカソードと、基板を載置する基板ホルダと、前記スパッタリングカソードに接続されたスパッタリング用電源と、を備えるスパッタリング装置において、前記スパッタリングカソードは、複数のマグネトロンスパッタリングカソードと、コンベンショナルスパッタリングカソードとから構成され、前記コンベンショナルスパッタリングカソードは、第１のマグネトロンスパッタリングカソードと第２のマグネトロンスパッタリングカソードとの間に配置されてなることを特徴としている。
【００３６】
本構成によれば、マグネトロンスパッタリングカソード（高成膜速度用）と、コンベンショナルスパッタリングカソード（低成膜速度用）のと差、及び、両者のターゲット総面積の差（主材料＞副材料）により、主材料に１％以下（ｐｐｍオーダー）の副材料を添加した化合物薄膜、およびそれらの多層膜や積層膜の形成が可能となる。
【００３７】
更に、主材料となるターゲットを有する複数のマグネトロンスパッタリングカソード、および、添加材料となる成分を含む副材料からなるターゲットを有するコンベンショナルスパッタリングカソードに投入するスパッタリング電力を、それぞれ独立に制御することで、より高精度に、主材料に１％以下（ｐｐｍオーダー）の副材料を添加した化合物薄膜、およびそれらの多層膜や積層膜の形成が可能となる。
【発明の効果】
【００３８】
以上のように、本発明のスパッタリング装置およびスパッタリング方法によれば、主材料のみからなる薄膜と該主材料に１％以下（ｐｐｍオーダー）の副材料を添加した化合物薄膜、及び、それらの多層膜や積層膜、例えば、より具体的には、真性（ｉｎｔｒｉｎｓｉｃ）シリコン薄膜およびｐ型（Ｂ：ボロン等をドープ）シリコン薄膜やｎ型（Ｐ：リン等をドープ）シリコン薄膜を制御性よく高品質かつ安全・安価に提供することが可能となる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態１におけるスパッタリング装置のターゲットと基板との位置関係を示す平面概略図
【図２】同じく図１のＡ−Ａ断面概略図
【図３】同じくスパッタリング装置のターゲットと基板との位置関係を示す斜視概略図
【図４】本発明の実施の形態２におけるスパッタリング装置のターゲットを示す平面概略図
【図５】同じく図４のＡ−Ａ断面概略図
【図６】本発明の実施の形態２におけるスパッタリング装置のアースシールド部分を示す断面詳細図
【図７】従来のマグネトロンスパッタリングカソードの平面概略図
【図８】同じく図７のＡ−Ａ断面概略図
【図９】同じくマグネトロンスパッタリングカソードの斜視概略図
【図１０】同じくマグネトロンスパッタリングカソードを搭載した一般的スパッタリング装置の概略図
【図１１】異なる２種類のターゲット材料を有するマグネトロンスパッタリング装置のスパッタリングカソードと基板との位置関係を示す平面概略図
【図１２】同じく図１１のＡ−Ａ断面概略図
【図１３】主成分材料となるターゲット表面に副材料となる小片ターゲットを設置した構成のマグネトロンスパッタリングカソードを有するマグネトロンスパッタリング装置のスパッタリングカソードと基板との位置関係を示す平面概略図
【図１４】同じく図１３のＡ−Ａ断面概略図
【図１５】組成制御材料をスパッタリングターゲットのスパッタリング面から所定距離を隔てて配置したスパッタリング装置のターゲットと基板との位置関係を示す平面概略図
【図１６】同じく図１５のＡ−Ａ断面概略図
【図１７】主ターゲット上に、添加材料と該添加材料を主ターゲットから離間させるための離間手段とを備えた補助ターゲットを載置したスパッタリングターゲットの平面概略図
【図１８】同じく図１７のＡ−Ａ断面概略図
【発明を実施するための形態】
【００４０】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００４１】
（実施の形態１）
図１は、本発明の実施の形態１におけるスパッタリング装置のターゲットと基板との位置関係を示す平面概略図、図２は図１のＡ−Ａ断面概略図、及び、図３は同じくスパッタリング装置のターゲットと基板との位置関係を示す斜視概略図である。
【００４２】
図１〜図３において、図７〜図１４と同じ構成要素については同じ符号を用い、説明を省略する。また、その動作方法も従来のスパッタリング装置と大略同一であるので、その説明は省略する。
【００４３】
本実施の形態に係るスパッタリング装置およびスパッタリング方法の特徴は、図１、図２および図３において、形成する薄膜の主材料となる主材料ターゲット１ｉを有する複数のマグネトロンスパッタリングカソード３ｍの間に、添加材料となる成分を含む副材料からなる副材料ターゲット１ｐ，１ｎを有するコンベンショナルスパッタリングカソード３ｃを配置し、それぞれのスパッタリングカソードに印加するスパッタリング電力を独立に制御することにある。
【００４４】
すなわち、この構成により、ひとつの真空プロセスチャンバにおいて、主材料のみからなる薄膜と該主材料に１％以下（ｐｐｍオーダー）の副材料を添加した化合物薄膜、およびそれらの多層膜や積層膜を形成することが可能となる。より具体的には、例えば、主材料薄膜を形成するための４基のマグネトロンスパッタリングカソード３ｍに設置する主材料ターゲット１ｉには、真性（ｉｎｔｒｉｎｓｉｃ）シリコン（「ｐ型」或いは「ｎ型」の不純物濃度が１０-15以下）を設置し、一方、副（添加）材料となる４基のコンベンショナルスパッタリングカソード３ｃに設置するスパッタリングターゲットには、２基に副材料ターゲット１ｐ（ｐ型半導体材料）（例えば、Ｂ：ボロンあるいはボロンとシリコンの合金）を、他の２基には副材料ターゲット１ｎ（ｎ型半導体材料）（例えば、Ｐ：リンあるいはリンとシリコンの合金）を設置する。
【００４５】
ここで、主材料ターゲット（真性シリコンターゲット）１ｉを設置した４基のマグネトロンスパッタリングカソード３ｍ（同電位）に整合器１１３と電力制御装置１１４を介してＲＦ電源１１２を接続する。
【００４６】
一方、添加材料となる副材料ターゲット１ｐ（ｐ型半導体材料）を設置した２基のコンベンショナルスパッタリングカソード３ｃ（同電位）と、副材料ターゲット１ｎ（ｎ型半導体材料）を設置した２基のコンベンショナルスパッタリングカソード３ｃ（同電位）とには、それぞれ電力切替器１１５、整合器１１３および電力制御装置１１４を介してＲＦ電源１１２を接続する。
【００４７】
本実施の形態においてスパッタリング成膜を行なう場合、まず、真性（ｉｎｔｒｉｎｓｉｃ）シリコン薄膜を形成するためには、薄膜を形成するための基板８を設置した基板ホルダ７ｒを自転させ、４基のマグネトロンスパッタリングカソード３ｍにのみＲＦ電力を印加することで真性シリコン（ｉ−Ｓｉ）薄膜が形成される。
【００４８】
次に、ｐ型シリコン薄膜を形成するためには、真性シリコン薄膜形成時と同様に基板ホルダ７ｒを自転させ、電力切替器１１５を、副材料ターゲット１ｐ（ｐ型半導体材料）を設置したコンベンショナルスパッタリングカソード３ｃ側に接続する。ここで、主材料ターゲット（真性シリコンターゲット）１ｉを設置した４基のマグネトロンスパッタリングカソード３ｍと、副材料ターゲット１ｐ（ｐ型半導体材料）を設置したコンベンショナルスパッタリングカソード３ｃにＲＦ電源１１２によりスパッタリング電力を投入し、電力制御装置１１４によりそれぞれのスパッタリングカソード（３ｍおよび３ｃ）への投入電力比を最適化することで、所望の添加量を有するｐ型シリコン薄膜（ｐ−Ｓｉ）を精度良く形成することが可能となる。
【００４９】
また、ｎ型シリコン薄膜（ｎ−Ｓｉ）を形成するためには、電力切替器１１５を、副材料ターゲット１ｐ（ｐ型半導体材料）を設置した２基のコンベンショナルスパッタリングカソード３ｃから、副材料ターゲット（ｎ型半導体用材料）１ｎを設置した２基のコンベンショナルスパッタリングカソード３ｃに切替えることで可能となる。
【００５０】
具体的な一例として、薄膜シリコン太陽電池に使用される代表的なｐ−ｉ−ｎ構造を有するシリコン薄膜の形成に関しても、本実施の形態によれば、ひとつの薄膜形成用真空チャンバにおいて、主材料ターゲット１ｉ、副材料ターゲット１ｐ，１ｎを設置したスパッタリングカソード３ｍ，３ｃへの投入電力の制御のみで形成可能となる。
【００５１】
なお、本実施の形態において、主材料ターゲット１ｉの総面積を、添加材料となる成分を含む副材料からなる副材料ターゲット１ｐ，１ｎの総面積の５倍以上１０倍以下にするとより好適で、ｐｐｍオーダーでの添加材料の制御性がより向上する。これは、５倍以下では小さすぎて主材料への充分な添加効果が得られず、１０倍以上では、１％以下（ｐｐｍオーダー）での高精度な制御が困難となるためである。
【００５２】
さらに、本実施の形態において、主材料ターゲット１ｉを有する複数のマグネトロンスパッタリングカソード３ｍのアースシールド９が、マグネトロンスパッタリングカソード３ｍの間に配置される、添加材料となる成分を含む副材料からなる副材料ターゲット１ｐ，１ｎを有するコンベンショナルスパッタリングカソード３ｃのアースシールドを兼ねた構成をとることで、主材料ターゲット１ｉと添加用の副材料ターゲット１ｐ，１ｎとの距離の短縮化が達成できる。その結果、形成される化合物の基板面内および深さ方向の組成分布がより向上するとともに、スパッタリング装置自体の小型化をも達成できる。
【００５３】
なお、実施の形態１においては、主材料薄膜を形成するためのマグネトロンスパッタリングカソード３ｍ、及び添加用副材料のためのコンベンショナルスパッタリングカソード３ｃをそれぞれ４基ずつとしたが、装置の大きさおよび構成上可能であれば何基であっても構わない。また、主材料ターゲット１ｉの種類を１種類（真性シリコン）、添加用の副材料ターゲット１ｐ，１ｎの種類を２種類（ｐ型およびｎ型半導体材料）としたが、装置の大きさおよび構成上可能であれば何種類であっても構わない。
【００５４】
更に、主材料薄膜を形成するためのマグネトロンスパッタリングカソード３ｍ、および添加用副材料のためのコンベンショナルスパッタリングカソード３ｃへの投入電力比の制御を電力制御装置１１４にて実施したが、それぞれに独立のＲＦ電源１１２を接続しても構わない。
【００５５】
（実施の形態２）
図４は、本発明の実施の形態２におけるスパッタリング装置のターゲットと基板との位置関係を示す平面概略図、図５は図４のＡ−Ａ断面概略図、および図６は本発明におけるスパッタリング装置のアースシールド部分を示す断面詳細図ある。
【００５６】
なお、図４から図６において、図７〜図１４と同じ構成要素については同じ符号を用い、説明を省略する。また、その動作方法も従来のスパッタリング装置と大略同一であるので、その説明は省略する。
【００５７】
本実施の形態に係るスパッタリング装置およびスパッタリング方法の特徴は、以下の３つの特徴を有する。
【００５８】
第１の特徴：図４および図５において、形成する薄膜の主材料となる主材料ターゲット１ｉを有する複数のマグネトロンスパッタリングカソード３ｍを一列に配置し、両端に配置された該マグネトロンスパッタリングカソード３ｍと、隣接する該マグネトロンスパッタリングカソード３ｍとの間に、添加材料となる成分を含む副材料からなる副材料ターゲット１ｐ，１ｎを有するコンベンショナルスパッタリングカソード３ｃを少なくとも１基配置する点。
【００５９】
第２の特徴：それぞれのスパッタリングカソード３ｍ，３ｃに印加するスパッタリング電力を独立に制御する点。
【００６０】
第３の特徴：一列に設置したスパッタリングカソード３ｍ，３ｃの列に沿って、薄膜を形成するための基板８を設置した基板移載機構７ｓを平行に移動させながら化合物薄膜を形成する点。
【００６１】
本実施の形態に係るスパッタリング装置は大版基板への多層膜の連続形成を考慮した構成である。より具体的な例として、実施の形態１と同様、ｐ−ｉ−ｎ構造を有するシリコン薄膜の形成方法について説明する。
【００６２】
実施の形態２において、図４および図５に示すように一列に配置した各スパッタリングカソード（３ｍおよび３ｃ）を、Ｐ群、Ｉ群、Ｎ群（同図に記載）に分割する。
【００６３】
ここで、まず、Ｐ群を構成するスパッタリングカソード（３ｍおよび３ｃ）のうち、マグネトロンスパッタリングカソード３ｍの主材料ターゲット１ｉに真性（ｉｎｔｒｉｎｓｉｃ）シリコン（ｐ型あるいはｎ型の不純物濃度が１０-15以下）を設置し、左右に隣接するコンベンショナルスパッタリングカソード３ｃにはｐ型半導体材料（例えば、Ｂ：ボロンあるいはボロンとシリコンの合金）からなる副材料ターゲット１ｐを設置し、それぞれ独立にスパッタ電力が制御できるよう電力制御装置１１４、整合器１１３およびＲＦ電源１１２を接続する。
【００６４】
次に、Ｉ群を構成する４基のマグネトロンスパッタリングカソード３ｍ（同電位）にも主材料ターゲット（真性シリコンターゲット）１ｉを設置し、整合器１１３を介してＲＦ電源１１２を接続する。
【００６５】
最後に、Ｎ群としてＰ群と同様に、マグネトロンスパッタリングカソード３ｍの主材料ターゲット１ｉに真性シリコンを設置し、左右に隣接するコンベンショナルスパッタリングカソード３ｃにはｎ型半導体材料（例えば、Ｐ：リンあるいはリンとシリコンの合金）からなる副材料ターゲット１ｎを設置し、それぞれ独立にスパッタ電力が制御できるよう電力制御装置１１４、整合器１１３およびＲＦ電源１１２を接続する。
【００６６】
本実施の形態においてスパッタリング成膜を行なう場合、まず、基板８を設置した基板移載機構７ｓの移動速度を調整するとともに、Ｐ群、Ｉ群およびＮ群の各スパッタリングカソード（３ｍおよび３ｃ）に投入する電力を、それぞれ独立に制御することで、所望の組成を有するｐ−ｉ−ｎ構造のシリコン薄膜の形成が可能となる。
【００６７】
なお、実施の形態２においても、主材料ターゲット１ｉを有する複数のマグネトロンスパッタリングカソード３ｍのアースシールド９が、該マグネトロンスパッタリングカソード３ｍの間に配置される、添加材料となる成分を含む副材料からなる副材料ターゲット１ｐ，１ｎを有するコンベンショナルスパッタリングカソード３ｃのアースシールドを兼ねた構成をとることで、主材料ターゲット１ｉと添加用の副材料ターゲット１ｐ，１ｎとの距離の短縮化が達成でき、結果、形成される化合物の基板面内および深さ方向の組成分布がより向上するとともに、スパッタリング装置自体の小型化をも達成できる。
【００６８】
更に、図６に示すように、主材料ターゲット１ｉを有する複数のマグネトロンスパッタリングカソード３ｍの間に配置された添加材料となる成分を含む副材料ターゲット１ｐ，１ｎを有するコンベンショナルスパッタリングカソード３ｃを使用しない場合は、マグネトロンスパッタリングカソード３ｍのアースシールドの少なくとも一辺と、他のマグネトロンスパッタリングカソード３ｍのアースシールド９の一辺との間に、該アースシールドと同電位となる板状カバー１０を設置することで、両者の間に配置されるコンベンショナルスパッタリングカソード３ｃあるいはコンベンショナルスパッタリングカソード３ｃに設置される副材料ターゲット１ｐ，１ｎからの形成膜中への不純物混入防止や、逆にコンベンショナルスパッタリングカソード３ｃや副材料ターゲット１ｐ，１ｎの汚染防止に繋がり、より高品質な薄膜の形成が可能となる。
【００６９】
なお、本実施の形態においては、主材料薄膜を形成するためのマグネトロンスパッタリングカソード３ｍ、および添加用副材料のためのコンベンショナルスパッタリングカソード３ｃをそれぞれ６基および４基としたが、装置の大きさおよび構成上可能であれば何基であっても構わない。また、主材料ターゲット１ｉの種類を１種類（真性シリコン）、添加用の副材料ターゲット１ｐ，１ｎの種類を２種類（ｐ型およびｎ型半導体材料）としたが、装置の大きさおよび構成上可能であれば何種類であっても構わない。
【００７０】
更に、主材料薄膜を形成するためのマグネトロンスパッタリングカソード３ｍ、および添加用副材料のためのコンベンショナルスパッタリングカソード３ｃへの投入電力比の制御を電力制御装置１１４にて実施したが、それぞれに独立のＲＦ電源１１２を接続しても構わない。
【産業上の利用可能性】
【００７１】
本発明のスパッタリング装置およびスパッタリング方法は、主材料のみからなる薄膜と該主材料に１％以下（ｐｐｍオーダー）の副材料を添加した化合物薄膜、およびそれらの多層膜や積層膜、例えば、より具体的には、真性（ｉｎｔｒｉｎｓｉｃ）シリコン薄膜およびｐ型（Ｂ：ボロン等をドープ）シリコン薄膜やｎ型（Ｐ：リン等をドープ）シリコン薄膜を制御性よく高品質かつ安全・安価に形成することが可能である。そのため、太陽電池や液晶表示装置（ＬＣＤ）等の電子デバイスに使用される低コストで高品質に生産することができる。
【符号の説明】
【００７２】
１  スパッタリングターゲット
１ａ，１ｂ，１ｃ  スパッタリングターゲット
１ｅ  副材料
１ｉ  主材料ターゲット
１ｐ  副材料ターゲット
１ｎ  副材料ターゲット
３，１０３  スパッタリングカソード
３ａ，３ｂ，３ｍ  マグネトロンスパッタリングカソード
３ｃ  コンベンショナルスパッタリングカソード
７，７ｒ  基板ホルダ
８  基板
９  アースシールド
【図１】
2012219338.tif 000003
【図２】
2012219338.tif 000004
【図３】
2012219338.tif 000005
【図４】
2012219338.tif 000006
【図５】
2012219338.tif 000007
【図６】
2012219338.tif 000008
【図７】
2012219338.tif 000009
【図８】
2012219338.tif 000010
【図９】
2012219338.tif 000011
【図１０】
2012219338.tif 000012
【図１１】
2012219338.tif 000013
【図１２】
2012219338.tif 000014
【図１３】
2012219338.tif 000015
【図１４】
2012219338.tif 000016
【図１５】
2012219338.tif 000017
【図１６】
2012219338.tif 000018
【図１７】
2012219338.tif 000019
【図１８】
2012219338.tif 000020