(57)【要約】【課題】従来方式において突入電流抑制のための用途で実装している半導体スイッチ及び電流制限抵抗をコンデンサバンクと直列に接続することで、突入電流の抑制と出力過電圧の抑制を一つの回路方式で負荷を切り離すことなく実現する。【解決手段】直流電源１に対し入力インダクタ２を介して負荷３を接続すると共に、負荷３と並列にコンデンサバンク４を接続した電源回路において、コンデンサバンク４を半導体スイッチ６と電流制限抵抗７とで構成された並列接続体を介して負荷３と並列接続すると共に、電源起動時及び入力電圧急変時に、半導体スイッチ６をＯＦＦし電流制限抵抗７をコンデンサバンク４に対し直列に付加する。【選択図】図１
2012191791.tif 000002
【特許請求の範囲】
【請求項１】
直流電源に対し入力インダクタを介して負荷を接続すると共に、前記負荷と並列にコンデンサバンクを接続した電源回路において、
前記コンデンサバンクを半導体スイッチと電流制限抵抗とで構成された並列接続体を介して前記負荷と並列接続すると共に、
電源起動時及び入力電圧急変時に、前記半導体スイッチをＯＦＦし前記電流制限抵抗を前記コンデンサバンクに対し直列に付加するようにしたことを特徴とする電源回路。
【請求項２】
前記直流電源からの入力電圧を監視し、前記電源起動時及び入力電圧急変時に前記半導体スイッチをＯＦＦする半導体スイッチ制御部を備えたことを特徴とする請求項１記載の電源回路。
【請求項３】
前記半導体スイッチ制御部は、前記コンデンサバンクの充電完了後、前記半導体スイッチをＯＮすることを特徴とする請求項２記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路、特にコンデンサバンクを有する電源回路に関するものである。
【背景技術】
【０００２】
電源回路において入力電源の瞬断がおきた場合でも負荷の動作を維持するために負荷の入力部へコンデンサバンクを実装するのが一般的である。しかし、このコンデンサバンクを実装していることで、入力電源を投入した際に突入電流が流れる。この対策として特許文献１においては、半導体スイッチ(ここではＦＥＴ)のＯＮ抵抗を高抵抗から低抵抗へ緩やかに制御し突入電流を制限するという方法が提案されている。
【０００３】
また突入電流の他にも、コンデンサバンクを有する電源回路では、入力電圧が急変した際に入力インダクタとコンデンサバンクの共振により過電圧が発生し、負荷を損傷させる可能性がある。この対策としては、入力電圧が急変した際に負荷を切り離す、もしくは共振による過電圧に耐えられる高耐圧の部品を選定するなどが一般的である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５-８３９３０
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のように従来のコンデンサバンクを有する電源回路方式（以下、従来方式）では、入力電圧急変時に出力過電圧、入力電源起動時に突入電流が発生する可能性がある。
従来方式では入力電圧が急変した場合、突入電流抑制のために実装している半導体スイッチ及び電流制限抵抗側のスイッチをＯＦＦして負荷を切り離す、もしくは共振による出力過電圧に耐えられる高耐圧の部品を使用するなどの対策が必要である。また出力過電圧からの保護とは別に入力電源の起動時にも、突入電流の対策が必要である。
【０００６】
本発明は、従来方式において突入電流抑制のための用途で実装している半導体スイッチ及び電流制限抵抗をコンデンサバンクと直列に接続することで、突入電流の抑制と出力過電圧の抑制を一つの回路方式で負荷を切り離すことなく実現することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、直流電源に対し入力インダクタを介して負荷を接続すると共に、前記負荷と並列にコンデンサバンクを接続した電源回路において、前記コンデンサバンクの一端と、前記負荷及び直流電源の接続点との間に、半導体スイッチと電流制限抵抗とで構成された並列接続体を接続し、電源起動時及び入力電圧急変時に、前記半導体スイッチをＯＦＦし前記電流制限抵抗を前記コンデンサバンクに対し直列に付加するようにしたものである。
【発明の効果】
【０００８】
本発明によれば、電源起動時や入力電圧が急変した際に、コンデンサバンクと直列に接続された半導体スイッチを制御し、電流制限抵抗を付加することで、共振による出力過電圧及び突入電流の抑制が可能であり、これにより従来方式のように負荷を切り離す、もしくは共振による過電圧に耐えられる高耐圧の部品を使用するなどの対策が不要となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１を示す回路図である。
【図２】本発明の実施の形態１の動作を説明するためのフローチャートである。
【図３】従来方式の等価回路示す回路図である。
【図４】従来方式に係るシミュレーションデータを示す図である。
【図５】本発明による電源回路の等価回路示す回路図である。
【図６】本発明に係るシミュレーションデータを示す図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１において、直流電源１に対し入力インダクタ２を介して負荷３が接続され、負荷３と並列にコンデンサバンク４が接続されている。
更に、コンデンサバンク４の一端と、負荷３及び直流電源３の接続点５との間に、半導体スイッチ６と電流制限抵抗７とで構成された並列接続体が接続され、コンデンサバンク４が半導体スイッチ６と電流制限抵抗７とで構成された並列接続体を介して負荷３と並列接続されるように構成されている。
そして、半導体スイッチ６は、半導体スイッチ制御部８によりＯＮ／ＯＦＦ制御される。半導体スイッチ制御部８は、直流電源１からの入力電圧を監視し、電源起動時及び入力電圧急変時に半導体スイッチ６をＯＦＦする。
また、還流ダイオード９が接続点５と入力インダクタ２の電源側端子との間に接続されている。
【００１１】
このような回路において、半導体スイッチ制御部８により、電源起動時及び入力電圧急変時に、半導体スイッチ６をＯＦＦし電流制限抵抗７をコンデンサバンク４に対し直列に付加し、入力電圧急変時の出力過電圧の抑制、及び電源起動時の突入電流の抑制を行う。
【００１２】
図２のフローチャートを用いて、本発明の実施の形態１における入力電圧急変時の出力過電圧抑制、及び電源起動時の突入電流抑制の動作を説明する。
まず、入力電圧急変時の出力過電圧抑制動作について説明する。
正常動作時には、半導体スイッチ６はＯＮ状態にある（ステップＳ１）。半導体スイッチ制御部８が直流電源１からの入力電圧の急変を検出すると、半導体スイッチ６をドライブしＯＦＦさせる（ステップＳ２，Ｓ３）。これによりコンデンサバンク４に対し電流制限抵抗７が直列に付加される（ステップＳ４）。その結果、入力インダクタ２とコンデンサバンク４で構成されたＬＣ回路に電流制限抵抗７が付加されることでＬＣ回路のＱ値が低減され、共振による負荷側への過電圧が抑制される（ステップＳ５）。
【００１３】
次に、電源起動時の突入電流抑制動作について説明する。
電源起動前は、半導体スイッチ６はＯＦＦ状態にあり、コンデンサバンク４に対し電流制限抵抗７が直列に付加されている（ステップＳ１１）。電源起動時には、コンデンサバンク４と直列に付加された電流制限抵抗７によってコンデンサバンク４への突入電流を抑制しコンデンサバンク４を充電する（ステップＳ１２，Ｓ１３）。コンデンサバンク４のコンデンサバンク４の充電完了後、半導体スイッチ制御部８により半導体スイッチ６をＯＮとし電流制限抵抗７をバイパスする（ステップＳ１４，Ｓ１５）。
【００１４】
以上のように本発明によれば、直流電源１に対し入力インダクタ２を介して負荷３を接続すると共に、前記負荷３と並列にコンデンサバンク４を接続した電源回路において、前記コンデンサバンク４を半導体スイッチ６と電流制限抵抗７とで構成された並列接続体を介して前記負荷３と並列接続すると共に、電源起動時及び入力電圧急変時に、前記半導体スイッチ６をＯＦＦし前記電流制限抵抗７を前記コンデンサバンク４に対し直列に付加することにより、電源起動時や入力電圧が急変した際に、共振による出力過電圧及び突入電流の抑制が可能であり、これにより従来方式のように負荷を切り離す、もしくは共振による過電圧に耐えられる高耐圧の部品を使用するなどの対策が不要となる効果がある。
【００１５】
以下に本発明による出力過電圧の抑制効果をシミュレーションデータに基づいて具体的に説明する。
図３が従来方式の等価回路、図５が本発明による電源回路の等価回路を示している。図３,５に記載されている諸元はそれぞれ以下に対応する。
Ｖ１：直流電源１、Ｌ１：入力インダクタ２、Ｃ１：コンデンサバンク４、
Ｒ１：電流制限抵抗７、Ｒ２：負荷３
図３では電流制限抵抗Ｒ１は付加されていないものとする。この回路においてVinを図４のとおり360V → 450Vと急変させると、Voutに過電圧が発生する。
図５はコンデンサＣ１と直列に１ｋΩの電流制限抵抗Ｒ１を付加した回路である。この回路において図３と同様にVinを360V → 450Vと急変させてもVoutに過電圧は発生しない。
【００１６】
この理由を以下に示す。
２次系伝達関数の標準的な形は式(1)である。
【数１】
2012191791.tif 000003
この減衰係数ζの範囲によって、回路の応答が振動的か非振動的かを判断できる。
ここで、図３，５の両等価回路の入出力間伝達関数G(s)は、式(2)で表される。
【数２】
2012191791.tif 000004
【００１７】
従来方式では図３にある通りＲ１＝0であるので、式(2)は下記のような式に整理できる。
【数３】
2012191791.tif 000005
と表すことができる。
この式にそれぞれ等価回路の値を代入すると
【数４】
2012191791.tif 000006
よって減衰係数は0＜ζ＜1より
従来方式では応答が振動的であり、図４のシミュレーションデータにあるように入力電圧Vinの急変時には出力電圧Voutに過電圧が発生する。
【００１８】
これに対し、本発明による電源回路においては、
【数５】
2012191791.tif 000007
と表すことができる。
この式にそれぞれ等価回路の値を代入すると
【数６】
2012191791.tif 000008
よって減衰係数はζ＞1より
応答が非振動的であるので、図６のシミュレーションデータにあるように入力電圧Vinの急変時でも出力電圧Vinの過電圧を抑制することができる。
このように従来方式において、Ｌ１、Ｃ１、Ｒ２の値が決定していても、Ｃ１に直列に電流制限抵抗Ｒ１を付加することで出力過電圧を抑制することが可能である。
【符号の説明】
【００１９】
１  直流電源、２  入力インダクタ、３  負荷、４  コンデンサバンク、５  接続点、６半導体スイッチ、７  電流制限抵抗、８  半導体スイッチ制御部、９  還流ダイオード
【図１】
2012191791.tif 000009
【図２】
2012191791.tif 000010
【図３】
2012191791.tif 000011
【図４】
2012191791.tif 000012
【図５】
2012191791.tif 000013
【図６】
2012191791.tif 000014