(57)【要約】【課題】イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制可能な半導体装置の製造方法を提供する。【解決手段】半導体基板上に酸化膜を形成する工程（ａ）と、工程（ａ）の後、半導体基板の第１の領域に、第１の元素を含む第１の不純物を注入し、その後、半導体基板及び酸化膜を洗浄する工程（ｂ）と、工程（ｂ）の後、半導体基板の第２の領域に、第１の元素より質量が大きい第２の元素を含む第２の不純物を注入し、その後、半導体基板及び酸化膜を洗浄する工程（ｃ）と、を具備する。【選択図】図４
2012191106.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に酸化膜を形成する工程（ａ）と、
前記工程（ａ）の後、前記半導体基板の第１の領域に、第１の元素を含む第１の不純物を注入し、その後、前記半導体基板及び前記酸化膜を洗浄する工程（ｂ）と、
前記工程（ｂ）の後、前記半導体基板の第２の領域に、前記第１の元素より質量が大きい第２の元素を含む第２の不純物を注入し、その後、前記半導体基板及び前記酸化膜を洗浄する工程（ｃ）と、
を具備する半導体装置の製造方法。
【請求項２】
請求項１において、
前記工程（ｂ）と前記工程（ｃ）との間に、前記半導体基板の第３の領域に、前記第１の不純物を注入し、その後、前記半導体基板及び前記酸化膜を洗浄する工程（ｂ２）
をさらに具備する半導体装置の製造方法。
【請求項３】
請求項２において、
前記工程（ｃ）の後に、前記半導体基板の第４の領域に、前記第２の不純物を注入し、その後、前記半導体基板及び前記酸化膜を洗浄する工程（ｃ２）
をさらに具備する半導体装置の製造方法。
【請求項４】
請求項２において、
前記工程（ｂ２）における前記第１の不純物の注入量が、前記工程（ｂ）における前記第１の不純物の注入量より大きい半導体装置の製造方法。
【請求項５】
請求項３において、
前記工程（ｃ２）における前記第２の不純物の注入量が、前記工程（ｃ）における前記第２の不純物の注入量より大きい半導体装置の製造方法。
【請求項６】
請求項２において、
前記工程（ｂ２）における前記第１の不純物の注入エネルギーが、前記工程（ｂ）における前記第１の不純物の注入エネルギーより大きい半導体装置の製造方法。
【請求項７】
請求項３において、
前記工程（ｃ２）における前記第２の不純物の注入エネルギーが、前記工程（ｃ）における前記第２の不純物の注入エネルギーより大きい半導体装置の製造方法。
【請求項８】
請求項１において、
前記第１の元素は、リンより質量が小さい元素であり、前記第２の元素は、リン又はリンより質量が大きい元素である半導体装置の製造方法。
【請求項９】
請求項４において、
前記工程（ｂ２）における前記第１の不純物の注入量が１０１３ａｔｏｍｓ／ｃｍ２以上であり、前記工程（ｂ）における前記第１の不純物の注入量が１０１３ａｔｏｍｓ／ｃｍ２未満である半導体装置の製造方法。
【請求項１０】
請求項５において、
前記工程（ｃ２）における前記第２の不純物の注入量が１０１３ａｔｏｍｓ／ｃｍ２以上であり、前記工程（ｃ）における前記第２の不純物の注入量が１０１３ａｔｏｍｓ／ｃｍ２未満である半導体装置の製造方法。
【請求項１１】
請求項６において、
前記工程（ｂ２）における前記第１の不純物の注入エネルギーが１００ＫｅＶ以上であり、前記工程（ｂ）における前記第１の不純物の注入エネルギーが１００ＫｅＶ未満である半導体装置の製造方法。
【請求項１２】
請求項７において、
前記工程（ｃ２）における前記第２の不純物の注入エネルギーが１００ＫｅＶ以上であり、前記工程（ｃ）における前記第２の不純物の注入エネルギーが１００ＫｅＶ未満である半導体装置の製造方法。
【請求項１３】
請求項３において、
前記工程（ａ）は、前記半導体基板上に犠牲酸化膜を形成する工程であり、
前記工程（ｂ）は、第１の導電型の第１のトランジスターを構成するチャネル領域となる前記第１の領域に第２の導電型の前記第１の不純物をチャネルドープする工程であり、
前記工程（ｂ２）は、前記第１のトランジスターが形成される第２の導電型のウェルを、前記第３の領域に形成する工程であり、
前記工程（ｃ）は、第２の導電型の第２のトランジスターを構成するチャネル領域となる前記第２の領域に第１の導電型の前記第２の不純物をチャネルドープする工程であり、
前記工程（ｃ２）は、前記第２のトランジスターが形成される第１の導電型のウェルを、前記第４の領域に形成する工程である
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
複数の半導体素子を有する半導体装置を製造する工程において、半導体基板の領域ごとに導電型及びその他の電気的特性を調整するために、イオン注入（ion implantation）が行われる。イオン注入は、半導体基板上に形成されたフォトレジストの開孔を介して、ボロン（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）等の不純物を半導体基板の特定の領域に注入することによって行われる。イオン注入後、フォトレジストを剥離して洗浄する。
【０００３】
下記の特許文献１には、不純物領域をチャネル表面から半導体基板内部にわたって最適な不純物プロファイルで形成するために、半導体基板の深い位置へのイオン注入から浅い位置へのイオン注入まで、４段階のイオン注入を行うことが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−７４８４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の技術においては、イオン注入後の洗浄工程において、半導体基板上に形成された酸化膜までもがエッチングされ、酸化膜の膜厚が減ってしまうという問題があった。
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様は、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制可能な半導体装置の製造方法を提供することに関連している。
【課題を解決するための手段】
【０００６】
本発明の幾つかの態様において、半導体装置の製造方法は、半導体基板上に酸化膜を形成する工程（ａ）と、工程（ａ）の後、半導体基板の第１の領域に、第１の元素を含む第１の不純物を注入し、その後、半導体基板及び酸化膜を洗浄する工程（ｂ）と、工程（ｂ）の後、半導体基板の第２の領域に、第１の元素より質量が大きい第２の元素を含む第２の不純物を注入し、その後、半導体基板及び酸化膜を洗浄する工程（ｃ）と、を具備する。
この態様によれば、半導体基板の第１の領域に、第１の元素を含む第１の不純物を注入し、その後、半導体基板の第２の領域に、第１の元素より質量が大きい第２の元素を含む第２の不純物を注入する。このように、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。
【０００７】
上述の態様において、工程（ｂ）と工程（ｃ）との間に、半導体基板の第３の領域に、第１の不純物を注入し、その後、半導体基板及び酸化膜を洗浄する工程（ｂ２）をさらに具備することが望ましい。
これによれば、半導体基板の第１の領域に、第１の元素を含む第１の不純物を注入し、その後、半導体基板の第３の領域に、第１の不純物を注入し、その後、半導体基板の第２の領域に、第１の元素より質量が大きい第２の元素を含む第２の不純物を注入する。このように、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。
【０００８】
上述の態様において、工程（ｃ）の後に、半導体基板の第４の領域に、第２の不純物を注入し、その後、半導体基板及び酸化膜を洗浄する工程（ｃ２）をさらに具備することが望ましい。
これによれば、半導体基板の第１の領域に、第１の元素を含む第１の不純物を注入し、その後、半導体基板の第３の領域に、第１の不純物を注入し、その後、半導体基板の第２の領域に、第１の元素より質量が大きい第２の元素を含む第２の不純物を注入し、その後、半導体基板の第４の領域に、第２の不純物を注入する。このように、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。
【０００９】
上述の態様において、工程（ｂ２）における第１の不純物の注入量が、工程（ｂ）における第１の不純物の注入量より大きいことが望ましい。
これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。
【００１０】
上述の態様において、工程（ｃ２）における第２の不純物の注入量が、工程（ｃ）における第２の不純物の注入量より大きいことが望ましい。
これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。
【００１１】
上述の態様において、工程（ｂ２）における第１の不純物の注入エネルギーが、工程（ｂ）における第１の不純物の注入エネルギーより大きいことが望ましい。
これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。
【００１２】
上述の態様において、工程（ｃ２）における第２の不純物の注入エネルギーが、工程（ｃ）における第２の不純物の注入エネルギーより大きいことが望ましい。
これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。
【００１３】
上述の態様において、第１の元素は、リンより質量が小さい元素であり、第２の元素は、リン又はリンより質量が大きい元素であることが望ましい。
これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。
【００１４】
上述の態様において、工程（ｂ２）における第１の不純物の注入量が１０１３ａｔｏｍｓ／ｃｍ２以上であり、工程（ｂ）における第１の不純物の注入量が１０１３ａｔｏｍｓ／ｃｍ２未満であることが望ましい。
これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。
【００１５】
上述の態様において、工程（ｃ２）における第２の不純物の注入量が１０１３ａｔｏｍｓ／ｃｍ２以上であり、工程（ｃ）における第２の不純物の注入量が１０１３ａｔｏｍｓ／ｃｍ２未満であることが望ましい。
これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。
【００１６】
上述の態様において、工程（ｂ２）における第１の不純物の注入エネルギーが１００ＫｅＶ以上であり、工程（ｂ）における第１の不純物の注入エネルギーが１００ＫｅＶ未満であることが望ましい。
これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。
【００１７】
上述の態様において、工程（ｃ２）における第２の不純物の注入エネルギーが１００ＫｅＶ以上であり、工程（ｃ）における第２の不純物の注入エネルギーが１００ＫｅＶ未満であることが望ましい。
これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。
【００１８】
上述の態様において、工程（ａ）は、半導体基板上に犠牲酸化膜を形成する工程であり、工程（ｂ）は、第１の導電型の第１のトランジスターを構成するチャネル領域となる第１の領域に第２の導電型の第１の不純物をチャネルドープする工程であり、工程（ｂ２）は、第１のトランジスターが形成される第２の導電型のウェルを、第３の領域に形成する工程であり、工程（ｃ）は、第２の導電型の第２のトランジスターを構成するチャネル領域となる第２の領域に第１の導電型の第２の不純物をチャネルドープする工程であり、工程（ｃ２）は、第２のトランジスターが形成される第１の導電型のウェルを、第４の領域に形成する工程であることが望ましい。
これによれば、チャネルドープの後にウェルを形成する。このように、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】第１の比較例に係る半導体装置の製造工程の一部を示す表。
【図２】第２の比較例に係る半導体装置の製造工程の一部を示す表。
【図３】イオン注入後の洗浄工程における犠牲酸化膜の膜厚の変化を示したグラフ。
【図４】酸化膜の膜厚の減少を抑制する原理について説明する断面図。
【図５】本発明の第１の具体例に係る半導体装置の製造工程の一部を示す表。
【図６】本発明の第２の具体例に係る半導体装置の製造工程の一部を示す表。
【発明を実施するための形態】
【００２０】
＜１．比較例＞
本発明の実施形態を説明するにあたって、まず、比較例について説明する。
図１は、第１の比較例に係る半導体装置の製造工程の一部を示す表である。図１においては、３種類のｎＭＯＳトランジスターと、３種類のｐＭＯＳトランジスターと、各々のｎＭＯＳトランジスターを他の素子から分離するためのｐウェルと、各々のｐＭＯＳトランジスターを他の素子から分離するためのｎウェルと、ｐウェルをｐ型の半導体基板から分離するためのディープｎウェルと、を形成する工程を示している。
【００２１】
まず、図１の工程１において、半導体基板の表面を熱酸化することによって犠牲酸化膜を形成する。
次に、図１の工程２〜５において、半導体基板の所定領域にリン（Ｐ）イオンを注入することにより、ディープｎウェルを形成する。
次に、図１の工程６〜９において、半導体基板の所定領域にリン（Ｐ）イオンを注入することにより、ｎウェルを形成し、さらに、図１の工程１０〜１３において、ディープｎウェルの所定領域にボロン（Ｂ）イオンを注入することにより、ｐウェルを形成する。
【００２２】
次に、図１の工程１４〜４１において、ｐウェルにボロン（Ｂ）イオンを注入することにより、ｎＭＯＳトランジスターの閾値電圧を調整するためのチャネルドープを行ったり（工程１４〜１７、２２〜２５、２６〜２９）、ｎウェルにリン（Ｐ）イオンを注入することにより、ｐＭＯＳトランジスターの閾値電圧を調整するためのチャネルドープを行ったりする（工程１８〜２１、３０〜３３、３８〜４１）。
次に、図１の工程５０、５１において、犠牲酸化膜を除去し、ゲート酸化膜を形成する。
【００２３】
図１には、ここまでの工程において、ｎＭＯＳトランジスターのチャネルとなる領域上の犠牲酸化膜の膜厚と、ｐＭＯＳトランジスターのチャネルとなる領域上の犠牲酸化膜の膜厚のシミュレーション結果が示されている。図示するように、犠牲酸化膜を形成する工程（工程１）において１００Åの犠牲酸化膜が形成されたのに対し、イオン注入の最終工程（工程４１）において、ｎＭＯＳトランジスターのチャネルとなる領域上においては６４Åの犠牲酸化膜が残るが、ｐＭＯＳトランジスターのチャネルとなる領域上においては２６Åの犠牲酸化膜しか残らない。このように犠牲酸化膜が薄くなってしまうと、半導体基板の表面の保護が不十分となり、欠陥が発生してしまう可能性がある。
【００２４】
図２は、第２の比較例に係る半導体装置の製造工程の一部を示す表である。図２においては、ｎＭＯＳトランジスターを５種類とし、ｐＭＯＳトランジスターを４種類とした。図２においても、犠牲酸化膜を形成する工程（工程１）において１００Åの犠牲酸化膜が形成されたのに対し、イオン注入の最終工程（工程４９）において、ｎＭＯＳトランジスターのチャネルとなる領域上においては５０Åの犠牲酸化膜が残るが、ｐＭＯＳトランジスターのチャネルとなる領域上においては２Åの犠牲酸化膜しか残らない。このように犠牲酸化膜が薄くなってしまうと、半導体基板の表面の保護が不十分となり、欠陥が発生してしまう可能性がある。
【００２５】
犠牲酸化膜が薄くなる問題を解消する方法として、犠牲酸化膜を予め厚く形成することも考えられる。しかし、犠牲酸化膜を厚く形成すると、半導体基板に内部応力が発生し、半導体基板に欠陥が入ってしまう可能性がある。犠牲酸化膜の膜厚（Å）を累積洗浄時間（分）で除算した値が１０以下であるような薄い酸化膜の場合には、膜厚の減少を抑制するための措置を講じることが望ましい。
【００２６】
＜２．課題の究明＞
図３は、イオン注入条件ごとに、イオン注入後の洗浄工程における犠牲酸化膜の膜厚の変化を示したグラフである。犠牲酸化膜の膜厚は、累積洗浄時間が経過すればするほど減っていく傾向にあるが、イオン注入条件によって、膜厚の減少スピードが異なっている。
【００２７】
図３（Ａ）において、「条件１−１」は、イオン注入をしない場合である。
「条件１−２」は、ｐＭＯＳトランジスターのチャネルドープのみを行った場合であり、注入するイオンがリン（Ｐ）イオン、注入量が３．１×１０１２ａｔｏｍｓ／ｃｍ２、注入エネルギーが６０ＫｅＶの場合である。
「条件１−３」は、ｎＭＯＳトランジスターのチャネルドープのみを行った場合であり、注入するイオンがボロン（Ｂ）イオン、注入量が２．６×１０１２ａｔｏｍｓ／ｃｍ２、注入エネルギーが２０ＫｅＶの場合である。
「条件１−４」は、ｎウェルのみを形成した場合であり、注入するイオンがリン（Ｐ）イオン、注入量が１．０×１０１３ａｔｏｍｓ／ｃｍ２であり、注入エネルギーが５５０ＫｅＶの箇所と３５０ＫｅＶの箇所との２箇所にｎウェルを形成した場合である。
「条件１−５」は、「条件１−４」と同様にｎウェルを形成し、さらに、「条件１−２」と同様にｐＭＯＳトランジスターのチャネルドープを行った場合である。
「条件１−６」は、ｐウェルを形成し、さらに、「条件１−３」と同様にｎＭＯＳトランジスターのチャネルドープを行った場合である。ｐウェルの形成において、注入するイオンはボロン（Ｂ）イオンである。ｐウェルは、注入量が１．０×１０１３ａｔｏｍｓ／ｃｍ２であり、注入エネルギーが３５０ＫｅＶの箇所と、注入量が１．４×１０１３ａｔｏｍｓ／ｃｍ２であり、注入エネルギーが１４０ＫｅＶの箇所との２箇所に形成する。
【００２８】
図３（Ｂ）において、「条件２−１」は、イオン注入をしない場合である。
「条件２−２」は、ディープｎウェルを形成し、さらに、「条件１−５」と同様に、ｎウェルの形成と、ｐＭＯＳトランジスターのチャネルドープを行った場合である。ディープｎウェルの形成においては、注入するイオンがリン（Ｐ）イオン、注入量が１．０×１０１３ａｔｏｍｓ／ｃｍ２、注入エネルギーが１．８ＭｅＶである。
「条件２−３」は、「条件２−２」と同様にディープｎウェルを形成し、さらに、「条件１−６」と同様に、ｐウェルの形成と、ｎＭＯＳトランジスターのチャネルドープを行った場合である。
「条件２−４」は、「条件２−２」と同様にディープｎウェルを形成し、さらに、「条件１−４」と同様に、ｎウェルを形成した場合である。
「条件２−５」は、「条件１−５」と同様に、ｎウェルの形成と、ｐＭＯＳトランジスターのチャネルドープを行った場合である。
「条件２−６」は、「条件２−２」と同様にディープｎウェルを形成し、さらに、「条件１−４」と同様にｎウェルを形成し、さらに、ｐＭＯＳトランジスターのチャネルドープを行った場合である。チャネルドープにおいては、注入するイオンがリン（Ｐ）イオン、注入量が３．０×１０１３ａｔｏｍｓ／ｃｍ２、注入エネルギーは６０ＫｅＶの場合である。
【００２９】
図３に示すように、リン（Ｐ）イオンを注入した場合（条件１−４、１−５、２−２、２−３、２−４、２−５、２−６等）には、ボロン（Ｂ）イオンのみを注入した場合（条件１−３、１−６）よりも、犠牲酸化膜の膜厚の減少スピードが速い。
【００３０】
また、リン（Ｐ）イオンを注入した点は同じでも、ウェルを形成するためにイオンの注入量を大きくした場合（条件１−４、１−５等）には、ウェルを形成しない場合（条件１−２）よりも、犠牲酸化膜の膜厚の減少スピードが速い。
【００３１】
また、リン（Ｐ）イオンを注入し、且つウェルを形成した点は同じでも、ディープｎウェルを形成するためにイオンの注入エネルギーを大きくした場合（条件２−２、２−４、２−６）には、ディープｎウェルを形成しない場合（条件２−５）よりも、犠牲酸化膜の膜厚の減少スピードが速い。
【００３２】
＜３．実施形態＞
以下、本発明の実施形態について詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。また同一の構成要素には同一の参照符号を付して説明を省略する。
【００３３】
＜３−１．概要＞
図３に示したように、酸化膜の膜厚減少への影響は、ボロン（Ｂ）イオンの注入による影響よりも、リン（Ｐ）イオンの注入による影響の方が大きい。また、一定範囲の注入エネルギー（ボロンイオンの場合には１５ＫｅＶ〜６００ＫｅＶ、リンイオンの場合には５０ＫｅＶ〜２ＭｅＶ）においては、酸化膜の膜厚減少への影響は、注入エネルギーよりも注入量の影響が大きい。但し、上記一定範囲の注入エネルギーにおいて、注入量が同一であれば、注入エネルギーが高いほうが膜厚が減少しやすい。そこで、実施形態においては、以下の条件でイオン注入工程の順番を設定する。
【００３４】
（１）質量の大きいイオン（リン等）の注入工程は、質量の小さいイオン（ボロン等）の注入工程よりも後に行う。
（２）イオン種が同一であれば、注入量が大きくなる工程（例えば１０１３ａｔｏｍｓ／ｃｍ２以上の工程）を後に行う。
（３）イオン種も注入量も同一であれば、注入エネルギーが大きい工程（例えば１００ＫｅＶ以上の工程）を後に行う。
【００３５】
＜３−２．原理＞
図４は、酸化膜の膜厚の減少を抑制する原理について説明する断面図である。図４（Ａ）〜（Ｅ）は、第３の比較例において半導体基板にウェルを形成する工程を示している。図４（Ｆ）〜（Ｊ）は、実施形態において半導体基板にウェルを形成する工程を示している。図４の各図において、犠牲酸化膜２は、膜厚の減少量を示すために、模式的に段差を付して示されている。
【００３６】
まず、第３の比較例において、図４（Ａ）に示すように、半導体基板１上に犠牲酸化膜２を形成する。次に、図４（Ｂ）に示すように、第１の領域上の犠牲酸化膜２を覆うレジスト層Ｒを形成し、レジスト層Ｒの開口を介して半導体基板１にイオン注入を行う。ここで、注入されるイオンはリン（Ｐ）イオン又はその他の質量の大きいイオンとする。これにより、半導体基板１の第２の領域にウェル４が形成されるが、同時に、第２の領域上の犠牲酸化膜２もイオンによって大きなダメージを受ける。
【００３７】
次に、図４（Ｃ）に示すように、レジスト層Ｒを除去し、酸化膜をエッチングする洗浄液、例えばNH4OHとH2O2とH2Oを含む洗浄液によって、半導体基板１及び犠牲酸化膜２を洗浄する。このとき、イオン注入を受けていない第１の領域上の犠牲酸化膜２の膜厚はほとんど減少しないが、イオンによって大きなダメージを受けた第２の領域上の犠牲酸化膜２の膜厚はかなり減少する。図４（Ｃ）においては、第２の領域上の犠牲酸化膜２の膜厚が２段階減少したものとして図示している。
【００３８】
次に、図４（Ｄ）に示すように、第２の領域上の犠牲酸化膜２を覆うレジスト層Ｒを形成し、レジスト層Ｒの開口を介して半導体基板１にイオン注入を行う。ここで、注入されるイオンはボロン（Ｂ）イオン又はその他の質量の小さいイオンとする。これにより、半導体基板１の第１の領域にウェル３が形成されるが、同時に、第１の領域上の犠牲酸化膜２もイオンによって若干のダメージを受ける。このダメージは、注入されたイオンの質量が小さいため、第２の領域上の犠牲酸化膜２が受けたダメージよりも小さい。
【００３９】
次に、図４（Ｅ）に示すように、レジスト層Ｒを除去し、酸化膜をエッチングする洗浄液、例えばNH4OHとH2O2とH2Oを含む洗浄液によって、半導体基板１及び犠牲酸化膜２を洗浄する。このとき、第１の領域上の犠牲酸化膜２の膜厚は僅かに減少する。図４（Ｅ）においては、第１の領域上の犠牲酸化膜２の膜厚が１段階減少したものとして図示している。一方、図４（Ｂ）の工程において大きなダメージを受けていた第２の領域上の犠牲酸化膜２の膜厚は、さらに減少する。図４（Ｅ）においては、第２の領域上の犠牲酸化膜２の膜厚が、さらに２段階減少したものとして図示している。
以上のような工程においては、第２の領域（ウェル４）上の犠牲酸化膜２の膜厚がかなり減少してしまい、半導体基板の表面の保護が不十分となる可能性がある。
【００４０】
本発明の実施形態においては、以下の工程がとられる。まず、図４（Ｆ）に示すように、半導体基板１上に犠牲酸化膜２を形成する。次に、図４（Ｇ）に示すように、第２の領域上の犠牲酸化膜２を覆うレジスト層Ｒを形成し、レジスト層Ｒの開口を介して半導体基板１にイオン注入を行う。ここで、注入されるイオンはボロン（Ｂ）イオン又はその他の質量の小さいイオンとする。これにより、半導体基板１の第１の領域にウェル３が形成されるが、同時に、第１の領域上の犠牲酸化膜２もイオンによって若干のダメージを受ける。
【００４１】
次に、図４（Ｈ）に示すように、レジスト層Ｒを除去し、酸化膜をエッチングする洗浄液、例えばNH4OHとH2O2とH2Oを含む洗浄液によって、半導体基板１及び犠牲酸化膜２を洗浄する。このとき、イオン注入を受けていない第２の領域上の犠牲酸化膜２の膜厚はほとんど減少しないが、イオンによって若干のダメージを受けた第１の領域上の犠牲酸化膜２の膜厚は僅かに減少する。図４（Ｈ）においては、第１の領域上の犠牲酸化膜２の膜厚が１段階減少したものとして図示している。
【００４２】
次に、図４（Ｉ）に示すように、第１の領域上の犠牲酸化膜２を覆うレジスト層Ｒを形成し、レジスト層Ｒの開口を介して半導体基板１にイオン注入を行う。ここで、注入されるイオンはリン（Ｐ）イオン又はその他の質量の大きいイオンとする。これにより、半導体基板１の第２の領域にウェル４が形成されるが、同時に、第２の領域上の犠牲酸化膜２もイオンによって大きなダメージを受ける。このダメージは、注入されたイオンの質量が大きいため、第１の領域上の犠牲酸化膜２が受けたダメージよりも大きい。
【００４３】
次に、図４（Ｊ）に示すように、レジスト層Ｒを除去し、酸化膜をエッチングする洗浄液、例えばNH4OHとH2O2とH2Oを含む洗浄液によって、半導体基板１及び犠牲酸化膜２を洗浄する。このとき、第２の領域上の犠牲酸化膜２の膜厚はかなり減少する。図４（Ｊ）においては、第２の領域上の犠牲酸化膜２の膜厚が２段階減少したものとして図示している。一方、図４（Ｇ）の工程において若干のダメージを受けていた第１の領域上の犠牲酸化膜２の膜厚は、さらに減少する。図４（Ｊ）においては、第１の領域上の犠牲酸化膜２の膜厚が、さらに１段階減少したものとして図示している。
以上の工程によれば、第１の領域（ウェル３）上の犠牲酸化膜２の膜厚も、第２の領域（ウェル４）上の犠牲酸化膜２の膜厚も、減少はしたものの、半導体基板の表面の保護が不十分となるほどではない。これは、質量の大きいイオンの注入工程を、質量の小さいイオンの注入工程より後にしたため、犠牲酸化膜２が大きなダメージを受けても、その後の洗浄回数が少なくなるため、膜厚の減少が抑制されたものと考えられる。
【００４４】
＜３−３．第１の具体例＞
図５は、本発明の実施形態の第１の具体例に係る半導体装置の製造工程の一部を示す表である。図５においては、図１と同様に、３種類のｎＭＯＳトランジスターと、３種類のｐＭＯＳトランジスターと、各々のｎＭＯＳトランジスターを他の素子から分離するためのｐウェルと、各々のｐＭＯＳトランジスターを他の素子から分離するためのｎウェルと、ｐウェルをｐ型の半導体基板から分離するためのディープｎウェルと、を形成する工程を示している。
【００４５】
まず、図５の工程１において、ｐ型の半導体基板の表面を熱酸化することによって犠牲酸化膜を形成する。
次に、図５の工程２〜５において、半導体基板の第１の領域にボロン（Ｂ）イオンを注入することにより、第１のｎＭＯＳトランジスターの閾値電圧を調整するためのチャネルドープを行う。次に、図５の工程６〜９において、半導体基板の第２の領域にボロン（Ｂ）イオンを注入することにより、第２のｎＭＯＳトランジスターの閾値電圧を調整するためのチャネルドープを行う。
ここで、図５の工程２〜５においては、イオン注入量を１×１０１２ａｔｏｍｓ／ｃｍ２とし、図５の工程６〜９においては、イオン注入量を２×１０１２ａｔｏｍｓ／ｃｍ２とした。イオン注入量を変えているのは、閾値電圧の異なる複数種類のｎＭＯＳトランジスターを製造するためである。イオン種が同一でもイオン注入量が大きいほど犠牲酸化膜へのダメージが大きいため、イオン注入量が小さい工程２〜５よりイオン注入量が大きい工程６〜９を後にしている。
【００４６】
同様に、図５の工程１０〜１３において、半導体基板の第３の領域にボロン（Ｂ）イオンを注入することにより、第３のｎＭＯＳトランジスターの閾値電圧を調整するためのチャネルドープを行う。イオン注入量は、さらに大きい３×１０１２ａｔｏｍｓ／ｃｍ２である。
【００４７】
次に、図５の工程２２〜２５において、チャネルドープを行った半導体基板の第１、第２、第３の領域各々の下方に接する半導体基板の第４、第５、第６の領域にボロン（Ｂ）イオンを注入することにより、ｐウェルを形成する。
イオン注入量は、さらに大きい１×１０１３ａｔｏｍｓ／ｃｍ２である。
【００４８】
次に、図５の工程２６〜２９において、半導体基板の第７の領域にリン（Ｐ）イオンを注入することにより、第１のｐＭＯＳトランジスターの閾値電圧を調整するためのチャネルドープを行う。次に、図５の工程３０〜３３において、半導体基板の第８の領域にリン（Ｐ）イオンを注入することにより、第２のｐＭＯＳトランジスターの閾値電圧を調整するためのチャネルドープを行う。
ここで、図５の工程２６〜２９においては、イオン注入量を１×１０１２ａｔｏｍｓ／ｃｍ２とし、図５の工程３０〜３３においては、イオン注入量を５×１０１２ａｔｏｍｓ／ｃｍ２とした。イオン注入量を変えているのは、閾値電圧の異なる複数種類のｐＭＯＳトランジスターを製造するためである。イオン種が同一でもイオン注入量が大きいほど犠牲酸化膜へのダメージが大きいため、イオン注入量が小さい工程２６〜２９よりイオン注入量が大きい工程３０〜３３を後にしている。
【００４９】
同様に、図５の工程３８〜４１において、半導体基板の第９の領域にリン（Ｐ）イオンを注入することにより、第３のｐＭＯＳトランジスターの閾値電圧を調整するためのチャネルドープを行う。イオン注入量は、さらに大きい１×１０１３ａｔｏｍｓ／ｃｍ２である。
【００５０】
次に、図５の工程４２〜４５において、チャネルドープを行った半導体基板の第７、第８、第９の領域各々の下方に接する半導体基板の第１０、第１１、第１２の領域にリン（Ｐ）イオンを注入することにより、ｎウェルを形成する。イオン注入量は、図５の工程３８〜４１と同じ１×１０１３ａｔｏｍｓ／ｃｍ２である。但し、図５の工程３８〜４１においては注入エネルギーが５０ＫｅＶであったのに対し、図５の工程４２〜４５においては注入エネルギーが１ＭｅＶとなっている。イオン注入量が同一でも注入エネルギーが大きいほど犠牲酸化膜へのダメージが大きいため、注入エネルギーが小さい工程３８〜４１より注入エネルギーが大きい工程４２〜４５を後にしている。
【００５１】
次に、図５の工程４６〜４９において、任意のpウェル、ｎウェルの下方に接する半導体基板の第１３の領域１５１にリン（Ｐ）イオンを注入することにより、ディープｎウェルを形成する。イオン注入量は、図５の工程４２〜４５と同じ１×１０１３ａｔｏｍｓ／ｃｍ２である。但し、図５の工程４２〜４５においては注入エネルギーが１ＭｅＶであったのに対し、図５の工程４６〜４９においては注入エネルギーが２ＭｅＶとなっている。イオン注入量が同一でも注入エネルギーが大きいほど犠牲酸化膜へのダメージが大きいため、注入エネルギーが小さい工程４２〜４５より注入エネルギーが大きい工程４６〜４９を後にしている。
【００５２】
図５には、ここまでの工程において、ｎＭＯＳトランジスターのチャネルとなる領域上の犠牲酸化膜の膜厚と、ｐＭＯＳトランジスターのチャネルとなる領域上の犠牲酸化膜の膜厚のシミュレーション結果が示されている。図示するように、犠牲酸化膜を形成する工程（工程１）において１００Åの犠牲酸化膜が形成されたのに対し、イオン注入の最終工程（工程４９）において、ｎＭＯＳトランジスターのチャネルとなる領域上においては６４Åの犠牲酸化膜が残り、ｐＭＯＳトランジスターのチャネルとなる領域上においては５８Åの犠牲酸化膜が残る。このように、本発明の実施形態によれば、犠牲酸化膜の膜厚の低減を抑制することができる。
【００５３】
次に、図５の工程５０、５１において、犠牲酸化膜を除去し、半導体基板の表面を熱酸化することによってゲート酸化膜を形成する。
【００５４】
次に、ｎウェルを形成した半導体基板の第１０、第１１、第１２の領域各々の一部にボロン（Ｂ）イオンを注入することにより、第１０、第１１、第１２の領域各々にソース領域及びドレイン領域を形成する。
次に、ｐウェルを形成した半導体基板の第４、第５、第６の領域各々の一部にリン（Ｐ）イオンを注入することにより、第４、第５、第６の領域各々にソース領域及びドレイン領域を形成する。
【００５５】
このように、ゲート絶縁膜を形成した後のイオン注入工程において、質量の大きいイオンの注入工程を、質量の小さいイオンの注入工程より後にすることが望ましい。また、イオン注入量が大きい工程を、注入量が小さい工程より後にすることが望ましい。また、注入エネルギーが大きい工程を、注入エネルギーが小さい工程より後にすることが望ましい。
また、ＬＯＣＯＳ膜等の素子分離膜を形成した後にイオン注入工程を行う場合も、同様とすることができる。
【００５６】
次に、チャネルドープを行った半導体基板の第１、第２、第３、第７、第８、第９の領域各々の上方に位置するゲート酸化膜上に多結晶シリコン等のゲート電極を形成する。
以上の工程により、それぞれソース領域及びドレイン領域及びゲート電極を含む第１〜第３のｎＭＯＳトランジスター及び第１〜第３のｐＭＯＳトランジスターを含む半導体装置が製造される。
【００５７】
＜３−４．第２の具体例＞
図６は、本発明の実施形態の第２の具体例に係る半導体装置の製造工程の一部を示す表である。図６においては、図２と同様に、５種類のｎＭＯＳトランジスターと、４種類のｐＭＯＳトランジスターと、各々のｎＭＯＳトランジスターを他の素子から分離するためのｐウェルと、各々のｐＭＯＳトランジスターを他の素子から分離するためのｎウェルと、ｐウェルをｐ型の半導体基板から分離するためのディープｎウェルと、を形成する工程を示している。
【００５８】
図６においては、図５に示す工程に比べて、工程１４〜１７と、工程１８〜２１とが加わっている。何れも、半導体基板の別の第１の領域にボロン（Ｂ）イオンを注入することにより、ｎＭＯＳトランジスターの閾値電圧を調整するためのチャネルドープを行うものである。イオン注入量は、工程１０〜１３において３×１０１２ａｔｏｍｓ／ｃｍ２であったのに対し、工程１４〜１７においては１×１０１３ａｔｏｍｓ／ｃｍ２に、工程１８〜２１においては２×１０１３ａｔｏｍｓ／ｃｍ２に、それぞれ増加している。
【００５９】
図６の工程２２〜２５においては、図５の工程２２〜２５と同様に、半導体基板の第３の領域にボロン（Ｂ）イオンを注入することにより、ｐウェルを形成する。このときのイオン注入量は１×１０１３ａｔｏｍｓ／ｃｍ２であり、工程１８〜２１におけるイオン注入量より小さい。しかしながら、注入エネルギーを併せて考慮すると、工程２２〜２５が工程１８〜２１よりも後でも良いことがわかる。すなわち、工程２２〜２５における注入エネルギーは５００ＫｅＶであり、工程１８〜２１における注入エネルギー１５ＫｅＶの３０倍以上である。そうすると、イオン注入量と注入エネルギーの積でみると工程２２〜２５の方が大きく、酸化膜へのダメージが大きいと考えられる。
【００６０】
図６においては、図５に示す工程に比べて、さらに工程３４〜３７が加わっている。これは、半導体基板の別の第２の領域にリン（Ｐ）イオンを注入することにより、ｐＭＯＳトランジスターの閾値電圧を調整するためのチャネルドープを行うものである。イオン注入量は、工程３０〜３３において５×１０１２ａｔｏｍｓ／ｃｍ２であったのに対し、工程３４〜３７においては８×１０１２ａｔｏｍｓ／ｃｍ２に増加している。さらに、工程３８〜４１においては１×１０１３ａｔｏｍｓ／ｃｍ２に増加している。
【００６１】
図６においても、犠牲酸化膜を形成する工程（工程１）において１００Åの犠牲酸化膜が形成されたのに対し、イオン注入の最終工程（工程４９）において、ｎＭＯＳトランジスターのチャネルとなる領域上においては５０Åの犠牲酸化膜が残り、ｐＭＯＳトランジスターのチャネルとなる領域上においては４４Åの犠牲酸化膜が残る。このように本発明の実施形態によれば、犠牲酸化膜の膜厚の低減を抑制することができる。
【符号の説明】
【００６２】
１…半導体基板、２…犠牲酸化膜、３、４…ウェル、Ｒ…レジスト。
【図１】
2012191106.tif 000003
【図２】
2012191106.tif 000004
【図３】
2012191106.tif 000005
【図４】
2012191106.tif 000006
【図５】
2012191106.tif 000007
【図６】
2012191106.tif 000008