(57)【要約】 【課題】      一様な光出力レベルの高速光パルス列を生成し得るレーザダイオード駆動回路、並びに、レーザダイオードの温度依存性による光出力レベルのバラツキを抑制して高精度測定を可能とした光時間領域反射測定器を提供する。【解決手段】  レーザダイオード１８の駆動電流をオンオフ制御するスイッチング素子（ＦＥＴ１７）と、増幅器１２で増幅されたパルス信号を積分してスイッチング素子の制御電極（ＦＥＴ１７のゲート電極）に供給する積分回路１０と、を備え、レーザダイオード１８の温度依存性による光出力レベルの低下分を積分回路１０の積分動作によって相殺する。【選択図】  図１
2012156458.tif 000002
【特許請求の範囲】
【請求項１】
レーザダイオードの駆動電流をオンオフ制御するスイッチング素子と、
パルス信号を積分して前記スイッチング素子の制御電極に供給する積分回路と、
を備えたことを特徴とするレーザダイオード駆動回路。
【請求項２】
前記パルス信号を出力するパルス発生器と、前記パルス信号を増幅する増幅器と、を備え、
前記積分回路は、前記増幅器で増幅されたパルス信号を積分して前記スイッチング素子の制御電極に供給することを特徴とする請求項１に記載のレーザダイオード駆動回路。
【請求項３】
前記パルス信号を出力するパルス発生器と、入力信号を増幅して前記スイッチング素子の制御電極に供給する増幅器と、を備え、
前記積分回路は、前記パルス信号を積分して前記増幅器に供給することを特徴とする請求項１に記載のレーザダイオード駆動回路。
【請求項４】
前記パルス信号を出力するパルス発生器と、入力信号を増幅する増幅器と、を備え、
前記積分回路は、
前記パルス信号を積分して前記増幅器に供給する第１積分回路と、
前記増幅器で増幅されたパルス信号を積分して前記スイッチング素子の制御電極に供給する第２積分回路と、
を備えることを特徴とする請求項１に記載のレーザダイオード駆動回路。
【請求項５】
前記積分回路または第１積分回路および第２積分回路、並びに前記スイッチング素子を持つ組を複数組並列接続したことを特徴とする請求項２〜請求項４の何れか１項に記載のレーザダイオード駆動回路。
【請求項６】
前記積分回路、第１積分回路または第２積分回路は、
一端に積分すべき信号が入力される第１抵抗と、
一端が前記第１抵抗の他端と接続される第２抵抗と、
一端が前記第２抵抗の他端と接続され、他端が電源電位と接続されるキャパシタと、
を備え、前記第１抵抗の他端から積分信号を出力することを特徴とする請求項１〜請求項５の何れか１項に記載のレーザダイオード駆動回路。
【請求項７】
測定対象に入射させるべきパルス光を出力するパルス光源と、前記パルス光源から出力されるパルス光を前記測定対象に入射させて得られる反射光または散乱光を受光する受光手段と、を備え、前記受光手段から出力される受光信号に基づき前記測定対象の長さ方向における所定物理量を測定する光時間領域反射測定器であって、
請求項１〜請求項６の何れか１項に記載のレーザダイオード駆動回路により駆動されるレーザダイオードを前記パルス光源として備えることを特徴とする光時間領域反射測定器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一様な光出力レベルの高速光パルス列を生成し得るレーザダイオード駆動回路、並びに、レーザダイオードの温度依存性による光出力レベルのバラツキを抑制して高精度測定を可能とした光時間領域反射測定器に関する。
【背景技術】
【０００２】
光信号によってデータ通信等を行なう光通信システムでは、光信号を伝送する光ファイバを監視することが重要になっており、光ファイバの敷設、保守等において、光時間領域反射測定器（ＯＴＤＲ：Optical Time-Domain Reflect-meter）が用いられている。この光時間領域反射測定器は、測定コネクタを介して測定対象の光ファイバに対してパルス光を入力し、光ファイバからの反射光および後方散乱光のレベルおよび受光時間を測定することで、光ファイバの断線、損失等の状態を測定するものである。
【０００３】
また、近年においては、符号変調した光パルス列を光ファイバに入射させ、光ファイバからの反射光または散乱光を受光して得られる受光信号に対して復調（逆拡散処理）を行うことで、ＳＮ比（信号対雑音比）を改善すると共に、ダイナミックレンジを向上させる光時間領域反射測定器も実現されている。
【０００４】
このような光時間領域反射測定器において、光ファイバに入射させるべきパルス光を出力するパルス光源として、例えば図８に示すようなものがある。図８は所謂レーザダイオード駆動回路の構成であり、パルス信号ＶＩを生成するパルス発生器１１と、パルス信号ＶＩを増幅する増幅器９２と、レーザダイオード９８と、レーザダイオード９８の駆動電流を調整する抵抗９６と、レーザダイオード９８の駆動電流をオンオフ制御するＦＥＴ（電界効果トランジスタ）９７と、を備えた構成である。
【０００５】
この従来のレーザダイオード駆動回路では、図９に示すように、パルス発生器１１でパルス列（図９（ａ）参照）が生成され、増幅器９２で増幅された信号がＦＥＴ９７のゲート電極に印加される（図９（ｂ）参照）。これによりＦＥＴ９７がオンオフ制御され、ＦＥＴ９７がオン時にレーザダイオード９８に駆動電流が流れ（図９（ｃ）参照）、レーザダイオード９８が発光して、図９（ｄ）に示すような光パルスが得られる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−２３６８４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、レーザダイオードには温度依存性があることが知られている。つまり、レーザダイオードに流れる電流によりレーザダイオード素子自体が自己発熱し、例えば図９（ｄ）に示すように、先行の光パルスの出力レベルに比べて後続の光パルスの出力レベルが下がってしまうこととなる。特に、光時間領域反射測定器において符号変調した光パルス列を用いる場合には、各光パルスの出力レベルが異なってしまうと、復調（逆拡散処理）において誤差が生じ、結果として測定精度が低下するという事情があった。
【０００８】
このようなレーザダイオードの温度依存性に対処する従来手法として、例えば、ペルチェ素子を用いてレーザダイオードの温度自体を一定に保つよう温度補償を行うことが一般的に知られている。しかしながら、光時間領域反射測定器では高速光パルス列（符号変調光パルス列の周期は概ね数十［ナノ秒］）を使用するので、このペルチェ素子による温度補償だけでは応答が追いつかない。
【０００９】
また、特開平８−２３６８４９号公報にも開示されているように、レーザダイオード駆動回路において、光出力を一定にするためのＡＰＣ回路を用いる構成もあるが、ＡＰＣ回路は光出力のモニタ信号に基づくフィードバック制御であることから応答が遅く、その結果、高速光パルス列の出力レベルがばらついてしまうという事情があった。
【００１０】
本発明は、上記従来の事情に鑑みてなされたものであって、一様な光出力レベルの高速光パルス列を生成し得るレーザダイオード駆動回路を提供することを目的としている。
【００１１】
また、本発明の他の目的は、レーザダイオードの温度依存性による光出力レベルのバラツキを抑制して高精度測定を可能とした光時間領域反射測定器を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明に係るレーザダイオード駆動回路は、レーザダイオードの駆動電流をオンオフ制御するスイッチング素子と、パルス信号を積分して前記スイッチング素子の制御電極に供給する積分回路と、を備えたことを特徴とする。
【００１３】
また、上記発明において、前記パルス信号を出力するパルス発生器と、前記パルス信号を増幅する増幅器と、を備え、前記積分回路は、前記増幅器で増幅されたパルス信号を積分して前記スイッチング素子の制御電極に供給することを特徴とする。
【００１４】
また、上記発明において、前記パルス信号を出力するパルス発生器と、入力信号を増幅して前記スイッチング素子の制御電極に供給する増幅器と、を備え、前記積分回路は、前記パルス信号を積分して前記増幅器に供給することを特徴とする。
【００１５】
また、上記発明において、前記パルス信号を出力するパルス発生器と、入力信号を増幅する増幅器と、を備え、前記積分回路は、前記パルス信号を積分して前記増幅器に供給する第１積分回路と、前記増幅器で増幅されたパルス信号を積分して前記スイッチング素子の制御電極に供給する第２積分回路と、を備えたことを特徴とする。
【００１６】
また、上記発明において、前記積分回路または第１積分回路および第２積分回路、並びに前記スイッチング素子を持つ組を複数組並列接続したことを特徴とする。
【００１７】
また、上記発明において、前記積分回路、第１積分回路または第２積分回路は、一端に積分すべき信号が入力される第１抵抗と、一端が前記第１抵抗の他端と接続される第２抵抗と、一端が前記第２抵抗の他端と接続され、他端が電源電位と接続されるキャパシタと、を備え、前記第１抵抗の他端から積分信号を出力することを特徴とする。
【００１８】
さらに、測定対象に入射させるべきパルス光を出力するパルス光源と、前記パルス光源から出力されるパルス光を前記測定対象に入射させて得られる後方散乱光を受光する受光手段と、を備え、前記受光手段から出力される受光信号に基づき前記測定対象の長さ方向における所定物理量を測定する光時間領域反射測定器であって、請求項１〜請求項６の何れか１項に記載のレーザダイオード駆動回路により駆動されるレーザダイオードを前記パルス光源として備えたことを特徴とする。
【発明の効果】
【００１９】
本発明に係るレーザダイオード駆動回路によれば、一様な光出力レベルの高速光パルス列を生成し得るレーザダイオード駆動回路を提供することができる。また、本発明に係る光時間領域反射測定器によれば、レーザダイオードの温度依存性による光出力レベルのバラツキを抑制して高精度測定を可能とした光時間領域反射測定器を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例に係るレーザダイオード駆動回路の構成図である。
【図２】実施例のレーザダイオード駆動回路における各種信号波形を例示する説明図である。
【図３】本発明の実施例に係る光時間領域反射測定器の構成図である。
【図４】変形例１に係るレーザダイオード駆動回路の構成図である。
【図５】変形例２に係るレーザダイオード駆動回路の構成図である。
【図６】変形例３に係るレーザダイオード駆動回路の構成図である。
【図７】変形例４に係るレーザダイオード駆動回路の構成図である。
【図８】従来のレーザダイオード駆動回路の構成図である。
【図９】従来のレーザダイオード駆動回路における各種信号波形を例示する説明図である。
【発明を実施するための形態】
【００２１】
以下、本発明に係る好適な実施の形態について、図面を参照しながら詳細に説明する。
【実施例】
【００２２】
図１は本発明の一実施例に係るレーザダイオード駆動回路の構成図であり、図２は本実施例のレーザダイオード駆動回路における各種信号波形を例示する説明図である。なお、図１において図８（従来例）と重複する部分には同一の符号を附する。
【００２３】
図１において、本実施例のレーザダイオード駆動回路は、パルス信号ＶＩを生成するパルス発生器１１と、パルス信号ＶＩを増幅する増幅器１２と、レーザダイオード１８と、レーザダイオード１８の駆動電流を調整する抵抗１６と、レーザダイオード１８の駆動電流をオンオフ制御するＦＥＴ（電界効果トランジスタ）１７と、増幅器１２で増幅されたパルス信号を積分してＦＥＴ１７のゲート電極に供給する積分回路１０と、を備えて構成されている。
【００２４】
なお本実施例では、特許請求範囲にいうスイッチング素子としてｎ型ＭＯＳ−ＦＥＴ（電界効果トランジスタ）を使用しており、制御電極はゲート電極となる。したがって、レーザダイオード１８のアノードは接地電位に、カソードはＦＥＴ１７のドレイン電極にそれぞれ接続される。また、積分回路１０は、一端に積分すべき信号（増幅器１２で増幅されたパルス信号）が入力される第１抵抗１３と、一端が第１抵抗１３の他端と接続される第２抵抗１４と、一端が第２抵抗１４の他端と接続され、他端が電源電位（接地電位）と接続されるキャパシタ１５と、を備えた構成である。
【００２５】
本実施例のレーザダイオード駆動回路では、図２に示すように、パルス発生器１１でパルス列（図２（ａ）参照）が生成され、増幅器１２で増幅された信号が積分回路１０に供給される（図９（ｂ）の破線参照）。積分回路１０では、第１抵抗１３のインピーダンスと第２抵抗１４およびキャパシタ１５の直列インピーダンスとで分配された電圧が出力される。すなわち、パルスの立ち上がり時には、第１抵抗１３と第２抵抗１４とで分配された電圧が出力され、その後積分回路１０の時定数に従って徐々に増加していき、積分回路１０の出力、即ちＦＥＴ１７のゲート電圧ＶＧは図２（ｂ）に示す如くなる。
【００２６】
また、ＦＥＴ１７のゲート電圧ＶＧがＦＥＴ９７のスレッショルド電圧Ｖｔｈを超えた時点でＦＥＴ９７がオンし、ゲート電圧ＶＧがスレッショルド電圧Ｖｔｈを下回った時点でＦＥＴ９７がオフとなり、レーザダイオード１８の駆動電流は図２（ｃ）に示す如くなる。さらに、レーザダイオード１８からは、図２（ｄ）に示すように、駆動電流に応じた光出力レベルの光パルスが発せられることとなる。
【００２７】
なお、積分回路１０を構成する各素子のパラメータはレーザダイオード１８の種別に応じて定まり、予め行われる（シミュレーション）実験によって、光パルス列の光出力レベルが一様となるように第１抵抗１３、第２抵抗１４およびキャパシタ１５の値が設定されているものとする。つまり、レーザダイオード１８の温度依存性（レーザダイオード１８に流れる駆動電流による自己発熱）による光出力レベルの低下分が積分回路１０の積分動作によって相殺されるように各素子のパラメータが設定される。具体的数値を例示すれば、例えば光パルス列の周期が約２０［ナノ秒］の場合、第１抵抗１３および第２抵抗１４はそれぞれ１０〜数百［Ω］程度の値に、キャパシタ１５の容量値は１００［ｐＦ］程度の値にそれぞれ設定される。
【００２８】
以上説明したように、本実施例のレーザダイオード駆動回路では、レーザダイオード１８の駆動電流をオンオフ制御するスイッチング素子（ＦＥＴ１７）と、増幅器１２で増幅されたパルス信号を積分してスイッチング素子の制御電極（ＦＥＴ１７のゲート電極）に供給する積分回路１０と、を備え、レーザダイオード１８の温度依存性による光出力レベルの低下分を積分回路１０の積分動作によって相殺するようにしたので、一様な光出力レベルの高速光パルス列を生成し得るレーザダイオード駆動回路を実現することができる。
【００２９】
なお、レーザダイオード１８の温度依存性による光出力レベルの低下をキャンセルする他の手法として、例えば、パルス発生器１１の出力側にＤＡ変換器を付加して、パルス信号ＶＩの１つ１つのパルスの振幅を調整して光出力レベルの低下分を補う構成も考えられる。しかしながら、この構成では高速動作のＤＡ変換器を必要とし、また付随回路も必要となるため、回路部品が増えると共に装置コストも上昇してしまう。これに対して、本実施例のレーザダイオード駆動回路では、積分回路１０の追加のみで済むことから、より簡単な構成で装置コストを抑制しつつ、一様な光出力レベルの高速光パルス列を生成し得るレーザダイオード駆動回路を実現することができる。
【００３０】
次に、以上説明した実施例のレーザダイオード駆動回路を備えた光時間領域反射測定器について説明する。本発明に係る光時間領域反射測定器は、上記レーザダイオード駆動回路により駆動されるレーザダイオード１８をパルス光源として備え、該パルス光源から出力される高速光パルス列を測定対象である光ファイバ１１２に入射させ、得られる反射光または散乱光を受光して、該受光信号に基づき光ファイバ１１２の長さ方向における所定物理量（損失量等）を測定するものである。
【００３１】
図３は本発明の実施例に係る光時間領域反射測定器の構成図である。同図において、パルス発生器１１、レーザダイオード駆動回路１０１、光方向性結合器１０２、光電変換器１０３、増幅器１０４、ＡＤ変換器１０５、信号処理部１０６および表示部１０７を備えた構成である。
【００３２】
ここで、パルス発生器１１は、例えばゴーレイ符号（Golay code）やバーカー符号（Barker code）等で符号変調したパルス信号を出力する。そして、上述したレーザダイオード駆動回路１０１の構成により、レーザダイオード１８からは、符号変調した一様な光出力レベルの高速光パルス列が発せられる。
【００３３】
また、光方向性結合器１０２は、測定コネクタ１１１を介して光パルス列を光ファイバ１１２に向けて透過させるとともに、光ファイバ１１２からの戻り光を光電変換器１０３に向けて射出する。なお、光ファイバ１１２からの戻り光には、後方レイリー散乱光、フレネル反射光等が含まれる。
【００３４】
また、光電変換器１０３は、光方向性結合器１０２を介した光ファイバ１１２からの戻り光を電気信号に変換して増幅器１０４に出力する。ここで、光ファイバ１１２からの戻り光、特に後方レイリー散乱光は極めて微弱なため、光電変換器１０３には高感度のＡＰＤ（アバランシェ・フォトダイオード）を用いることが多い。ＡＰＤに対する印加電圧（逆バイアス）を増加させることで増倍度を高くすることができ、これにより受光手段を高感度にすることができる。
【００３５】
また、増幅器１０４は、光電変換器１０３から出力される電気信号（受光信号）を所定の増幅率で増幅してＡＤ変換器１０５に出力する。ＡＤ変換器１０５は、増幅器１０４から出力される受光信号（アナログ信号）をサンプリングしてディジタル信号（受光データ）に変換して信号処理部１０６に出力する。なお、ＡＤ変換器１０５から出力される受光データは、光ファイバ１１２からの戻り光の強度変化を示す時系列データとなる。
【００３６】
また、信号処理部１０６は、ＡＤ変換器１０５から出力される受光データに対して復調（逆拡散）処理、平均化処理、レベル補正処理、並びにその他の演算処理を施すことにより光ファイバ１１２の長さ方向における所定物理量（損失量等）およびその分布を求める。また、表示部１０７は、ＣＲＴまたは液晶表示装置等で具現され、信号処理部１０６で求められた光ファイバ１１２の長さ方向における所定物理量の分布等を表示する。
【００３７】
上記構成において、パルス光源（レーザダイオード１８）から出力された高速光パルス列は、光方向性結合器１０２を介して光ファイバ１１２に入射され光ファイバ１１２中を伝播する。光パルスが光ファイバ１１２中を伝播することによって後方レイリー散乱光が発生し、光パルスが光ファイバ１１２の他端に至るとフレネル反射光が発生する。これら後方レイリー散乱光およびフレネル反射光を含む戻り光は、光方向性結合器１０２を介して光電変換器１０３に入射して受光信号に変換される。
【００３８】
光電変換器１０３から出力された受光信号は増幅器１０４で増幅された後に、ＡＤ変換器１０５に入力され、所定タイミング信号に同期したサンプリングによりディジタル信号の受光データに変換される。ＡＤ変換器１０５で変換された受光データは、信号処理部１０６に入力され、復調（逆拡散）処理、平均化処理、レベル補正処理、並びにその他の演算処理が施され、これにより、光ファイバ１１２の長さ方向における所定物理量（損失量等）およびその分布が求められて表示部１０７に表示されることとなる。
【００３９】
以上説明したように、本実施例の光時間領域反射測定器においては、パルス光源（レーザダイオード１８）から一様な光出力レベルの高速光パルス列が発せられるので、復調（逆拡散）処理における誤差や歪みを抑制することができ、結果として高精度に損失量等の測定が可能な光時間領域反射測定器を実現することができる。
【００４０】
なお、本実施例では光時間領域反射測定器（ＯＴＤＲ）の基本的な構成について例示したが、これに限定されることなく種々の変形、変更が可能である。例えば、光ファイバのブリルアン散乱光の周波数シフト量が歪みに比例して変化することを利用して、光ファイバの歪み分布を測定するＢ−ＯＴＤＲ（Brillouin Optical Time-Domain Reflect-meter）に適用した場合には、光ファイバ内に発生する歪みとその位置を光ファイバ片端から連続的に測定して、光ファイバの歪み量を高精度に測定することができる。
【００４１】
また、ラマン散乱光を構成する２成分、つまり入射光よりも低い周波数側へシフトしたストークス成分と入射光よりも高い周波数側へシフトした反ストークス成分との各強度の相対関係（例えば、強度比等）が光ファイバの温度に依存することを利用して、光ファイバの温度分布を測定するＲ−ＯＴＤＲ（Raman Optical-Time Domain Reflect-meter）に適用した場合には、戻り光の戻り時間から光ファイバの長手方向における位置を検出して、光ファイバの長手方向における温度分布を検出することで、光ファイバの温度を高精度に測定することができる。
（変形例１）
【００４２】
次に、本発明に係るレーザダイオード駆動回路の種々の変形について説明する。図４は本発明の変形例１に係るレーザダイオード駆動回路の構成図である。なお、図４において図１（実施例）と重複する部分には同一の符号を附する。図４において、本変形例のレーザダイオード駆動回路は、パルス信号ＶＩを生成するパルス発生器１１と、パルス信号ＶＩを積分して出力する積分回路２０と、積分回路２０の出力を増幅する増幅器２２と、レーザダイオード１８と、抵抗１６と、ＦＥＴ１７と、を備えて構成されている。また、積分回路２０は、一端にパルス信号ＶＩが入力される第１抵抗２３と、一端が第１抵抗２３の他端と接続される第２抵抗２４と、一端が第２抵抗２４の他端と接続され、他端が電源電位（接地電位）と接続されるキャパシタ２５と、を備えた構成である。
【００４３】
実施例では積分回路１０を増幅器１２とＦＥＴ１７との間に挿入した構成（図１）としたのに対し、本変形例では積分回路１０をパルス発生器１１とＦＥＴ１７との間に挿入した構成としている。本変形例の構成によっても、実施例と同様に、レーザダイオード１８の温度依存性による光出力レベルの低下分が積分回路２０の積分動作によって相殺されるように積分回路２０の各素子のパラメータを設定することで、レーザダイオード１８から一様な光出力レベルの高速光パルス列が発せられるようにすることができる。
（変形例２）
【００４４】
次に、図５は本発明の変形例２に係るレーザダイオード駆動回路の構成図である。なお、図５において図１（実施例）と重複する部分には同一の符号を附する。図５において、本変形例のレーザダイオード駆動回路は、パルス信号ＶＩを生成するパルス発生器１１と、パルス信号ＶＩを積分して出力する第１積分回路３０と、積分回路２０の出力を増幅する増幅器３２と、増幅器３２の出力を積分してＦＥＴ１７のゲート電極に供給する第２積分回路３１と、レーザダイオード１８と、抵抗１６と、ＦＥＴ１７と、を備えて構成されている。
【００４５】
また、第１積分回路３０は、一端にパルス信号ＶＩが入力される第１抵抗３３と、一端が第１抵抗３３の他端と接続される第２抵抗３４と、一端が第２抵抗３４の他端と接続され、他端が電源電位（接地電位）と接続されるキャパシタ３５と、を備えた構成であり、第２積分回路３１は、一端に増幅器３２の出力が入力される第１抵抗３６と、一端が第１抵抗３６の他端と接続される第２抵抗３７と、一端が第２抵抗３７の他端と接続され、他端が電源電位（接地電位）と接続されるキャパシタ３８と、を備えた構成である。
【００４６】
本変形例では、第１積分回路３０をパルス発生器１１と増幅器３２との間に挿入し、第２積分回路３１を増幅器３２とＦＥＴ１７との間に挿入した構成としている。本変形例の構成によっても、レーザダイオード１８の温度依存性による光出力レベルの低下分が第１積分回路３０および第２積分回路３１の積分動作によって相殺されるように第１積分回路３０および第２積分回路３１の各素子のパラメータを設定することで、レーザダイオード１８から一様な光出力レベルの高速光パルス列が発せられるようにすることができる。なお、実施例および変形例１と比較して調整可能な回路パラメータが倍に増えることにより、きめ細かく調整することができ、レーザダイオード１８から発せられる光出力レベルのバラツキをより低減することができる。
（変形例３）
【００４７】
次に、図６は本発明の変形例３に係るレーザダイオード駆動回路の構成図である。なお、図６において図１（実施例）と重複する部分には同一の符号を附する。図６において、本変形例のレーザダイオード駆動回路は、パルス信号ＶＩを生成するパルス発生器１１と、パルス信号ＶＩを増幅する増幅器４２と、増幅器４２の出力を積分して出力する第１積分回路４１および第２積分回路５１と、レーザダイオード１８と、第１電流調整用抵抗４６および第２電流調整用抵抗５６と、第１ＦＥＴ４７および第２ＦＥＴ５７と、を備えて構成されている。
【００４８】
また、第１積分回路４１は、一端にパルス信号ＶＩが入力される第１抵抗４３と、一端が第１抵抗４３の他端と接続される第２抵抗４４と、一端が第２抵抗４４の他端と接続され、他端が電源電位（接地電位）と接続されるキャパシタ４５と、を備えた構成であり、第２積分回路５１は、一端にパルス信号ＶＩが入力される第１抵抗５３と、一端が第１抵抗５３の他端と接続される第２抵抗５４と、一端が第２抵抗５４の他端と接続され、他端が電源電位（接地電位）と接続されるキャパシタ５５と、を備えた構成である。
【００４９】
本変形例では、積分回路、ＦＥＴおよび電流調整用抵抗を２組並列接続した構成としている。本変形例の構成によっても、レーザダイオード１８の温度依存性による光出力レベルの低下分が第１積分回路４１および第２積分回路５１の積分動作によって相殺されるように第１積分回路４１および第２積分回路５１の各素子のパラメータを設定することで、レーザダイオード１８から一様な光出力レベルの高速光パルス列が発せられるようにすることができる。なお、実施例および変形例１と比較して調整可能な回路パラメータが倍に増えることにより、きめ細かく調整することができ、レーザダイオード１８から発せられる光出力レベルのバラツキをより低減することができる。
（変形例４）
【００５０】
次に、図７は本発明の変形例４に係るレーザダイオード駆動回路の構成図である。なお、図７において図１（実施例）と重複する部分には同一の符号を附する。図７において、本変形例のレーザダイオード駆動回路は、パルス信号ＶＩを生成するパルス発生器１１と、パルス信号ＶＩを増幅する増幅器６２と、増幅器６２の出力を積分して出力する積分回路６０と、レーザダイオード１８と、抵抗６６と、バイポーラトランジスタ６７と、を備えて構成されている。
【００５１】
本変形例では、特許請求範囲にいうスイッチング素子としてバイポーラトランジスタを使用しており、制御電極はベース電極となる。また、積分回路６０は、一端に増幅器６２で増幅されたパルス信号が入力される第１抵抗６３と、一端が第１抵抗６３の他端と接続される第２抵抗６４と、一端が第２抵抗６４の他端と接続され、他端が電源電位（接地電位）と接続されるキャパシタ６５と、を備えた構成である。
【００５２】
本変形例の構成によっても、レーザダイオード１８の温度依存性による光出力レベルの低下分が積分回路６０の積分動作によって相殺されるように積分回路６０の各素子のパラメータを設定することで、レーザダイオード１８から一様な光出力レベルの高速光パルス列が発せられるようにすることができる。
【００５３】
また、上述した変形例１〜変形例４のレーザダイオード駆動回路により駆動されるレーザダイオード１８をパルス光源として、光時間領域反射測定器を構成した場合には、実施例と同様に、レーザダイオード１８から一様な光出力レベルの高速光パルス列が発せられるので、復調（逆拡散）処理における誤差や歪みを抑制することができ、結果として高精度に物理量（損失、歪みまたは温度等）の測定が可能な光時間領域反射測定器を実現することができる。
（その他の変形）
【００５４】
以上、本発明の好ましい実施例および変形例について詳述したが、本発明に係るレーザダイオード駆動回路および光時間領域反射測定器は、上述した実施例および変形例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
【００５５】
例えば、実施例および変形例１〜変形例３では、スイッチング素子としてｎ型ＭＯＳ−ＦＥＴを使用したが、ｐ型ＭＯＳ−ＦＥＴで代替しても良い。この場合、パルス信号ＶＩの極性は逆となり、レーザダイオード１８のアノードはＦＥＴ１７のドレイン電極に、カソードは接地電位にそれぞれ接続される。また、変形例４ではｎｐｎトランジスタを使用したが、ｐｎｐトランジスタで代替しても良い。この場合、パルス信号ＶＩの極性は逆となり、レーザダイオード１８のアノードはｐｎｐトランジスタのコレクタ電極に、カソードは接地電位にそれぞれ接続される。さらに、スイッチング素子としては、ＭＯＳ−ＦＥＴやバイポーラトランジスタに限定されることなく、他のスイッチング素子を使用することも可能である。
【符号の説明】
【００５６】
１０，２０，３０，３１，４１，５１，６０    積分回路
１１    パルス発生器
１２，２２，３２，４２，６２    増幅器
１３，２３，３３，３６，４３，５３，６３    第１抵抗
１４，２４，３４，３７，４４，５４，６４    第２抵抗
１５，２５，３５，３８，４５，５５，６５    キャパシタ
１６，４６，５６，６６    （電流調整用）抵抗
１７，４７，５７    ＦＥＴ（電界効果トランジスタ）
６７    バイポーラトランジスタ
１０１  レーザダイオード駆動回路
１０２  光方向性結合器
１０３  光電変換器
１０４  増幅器
１０５  ＡＤ変換器
１０６  信号処理部
１０７  表示部
１１２  光ファイバ
【図１】
2012156458.tif 000003
【図２】
2012156458.tif 000004
【図３】
2012156458.tif 000005
【図４】
2012156458.tif 000006
【図５】
2012156458.tif 000007
【図６】
2012156458.tif 000008
【図７】
2012156458.tif 000009
【図８】
2012156458.tif 000010
【図９】
2012156458.tif 000011