(57)【要約】【課題】複数の電源回路で構成される電源装置において、装置全体の大型化を抑えつつ、次数間高調波も含めた高調波を装置全体で抑制し得る電源装置及び画像形成装置を提供することを目的とする。【解決手段】交流電源ＰＷからの電圧を整流する整流回路１１ａ、及び整流回路１１ａの出力側に設けられたＰＦＣ回路１１ｂを含む第１の電源回路１１、並びに整流回路１１ａの出力側に設けられたＰＦＣ回路１２ｂを含む第２の電源回路１２、を備える電源装置１０であって、ＰＦＣ回路１１ｂ，１２ｂのそれぞれは、自己の回路内を流れる電流値を検出する電流検出回路Ｒ１，Ｒ４と検出された電流値に基づいて自己の動作を制御するＰＦＣ制御回路１１ｂ１，１２ｂ１とを備え、ＰＦＣ回路１１ｂ，１２ｂの入力端は並列に接続されており、ＰＦＣ回路１２ｂの出力端子ｔは、第１の電源回路１１が備える電流検出回路Ｒ１の入力端と接続されていることを特徴とする。【選択図】  図２
2012034547.tif 000002
【特許請求の範囲】
【請求項１】
交流電源からの電圧を整流する整流回路、及び前記整流回路の出力側に設けられ、力率を改善する第１の力率改善回路を含む第１の電源回路、並びに前記整流回路の出力側に設けられ、力率を改善する第２の力率改善回路を含む第２の電源回路、を備える電源装置であって、
前記第１及び第２の力率改善回路のそれぞれは、自己の回路内を流れる電流値を検出する電流検出回路と前記電流検出回路によって検出された電流値に基づいて自己の動作を制御する制御回路とを備え、
前記第１及び第２の力率改善回路の入力端は並列に接続されており、
前記第２の力率改善回路の出力端は、前記第１の電源回路が備える電流検出回路の入力端と接続されていることを特徴とする電源装置。
【請求項２】
ｎ個（但しｎは２以上の自然数）の前記第２の電源回路を有し、
前記第２の力率改善回路の出力端のすべてが、前記第１の電源回路が備える電流検出回路の入力端と接続されていることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第１の力率改善回路は、電流連続モードにより力率を改善することを特徴とする請求項１又は２に記載の電源装置。
【請求項４】
前記第１及び第２の力率改善回路から出力された電圧を予め定められた電圧値の電圧に変換する変換手段をそれぞれに含む請求項１から３のいずれか１項に記載の電源装置。
【請求項５】
請求項１から４のいずれか１項に記載の電源装置と、
前記電源装置から供給された電力が入力される負荷と、
を有する画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、電源装置を用いた画像形成装置に関する。
【背景技術】
【０００２】
力率改善回路を含む電源装置が知られている（例えば、特許文献１、特許文献２参照）。力率改善回路は、自身に入力される入力電流の高調波を抑制して力率を改善する。
【０００３】
上述した力率改善回路で抑制される高調波は、従来、周波数に基づく次数に対する高調波に限られていた。しかし、近年、中間高調波とも呼ばれる次数間高調波を含めた高調波を抑制する技術も要請されている。次数間高調波の測定方法は、ＩＥＣ（International Electrotechnical Commission：国際電気標準会議）６１０００−４−７第２版で規格化されている。
【０００４】
図７は、入力電流の周波数が５０Ｈｚの場合における次数間高調波を説明するための図である。
図７において、入力電流の電流波形は、力率改善回路を流れる入力電流の電流波形を示している。ここで、入力電流の電流波形を異なる複数の周波数における電流波形の合成波形と捉えた場合に、ＤＦＴ（Discrete Fourier Transform：離散フーリエ変換）によって、入力電流の電流波形は、例えば、基本波である５０Ｈｚの電流波形と歪み波である１００Ｈｚの電流波形、１５０Ｈｚの電流波形、・・・、２０００Ｈｚの電流波形との合成波形となる。そして、歪み波が高調波となる。
【０００５】
ここで、従来であれば、５０Ｈｚの周波数が１次と規定され、５０Ｈｚの整数倍である１００Ｈｚ、１５０Ｈｚ、・・・、２０００Ｈｚが順に、２次、３次、・・・、４０次と規定されていた。しかし、近年では、図７に示すように、１００Ｈｚ前後の周波数帯が２次と、同様に、１５０Ｈｚ前後の周波数帯が３次などと規定されることとなった。このように次数間の周波数も考慮されるようになったため、抑制すべき高調波は、次数間の周波数を考慮する前と比べて増加した。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−４５８５号公報
【特許文献２】特開２００８−７９３７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、複数の電源回路で構成される電源装置において、装置全体の大型化を抑えつつ、次数間高調波も含めた高調波を装置全体で抑制し得る電源装置及び画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明は、交流電源からの電圧を整流する整流回路、及び整流回路の出力側に設けられ、力率を改善する第１の力率改善回路を含む第１の電源回路、並びに整流回路の出力側に設けられ、力率を改善する第２の力率改善回路を含む第２の電源回路、を備える電源装置であって、第１及び第２の力率改善回路のそれぞれは、自己の回路内を流れる電流値を検出する電流検出回路と電流検出回路によって検出された電流値に基づいて自己の動作を制御する制御回路とを備え、第１及び第２の力率改善回路の入力端は並列に接続されており、第２の力率改善回路の出力端は、第１の電源回路が備える電流検出回路の入力端と接続されていることを特徴とする電源装置である。
【０００９】
請求項２に記載の発明は、請求項１に記載の発明において、ｎ個（但しｎは２以上の自然数）の第２の電源回路を有し、第２の力率改善回路の出力端のすべてが、第１の電源回路が備える電流検出回路の入力端と接続されていることを特徴としている。
【００１０】
請求項３に記載の発明は、請求項１又は２に記載の発明において、第１の力率改善回路は、電流連続モードより力率を改善することを特徴としている。
【００１１】
請求項４に記載の発明は、請求項１から３のいずれか１項に記載の発明において、第１及び第２の力率改善回路から出力された電圧を予め定められた電圧値の電圧に変換する変換手段をそれぞれに含むことを特徴としている。
【００１２】
請求項５に記載の発明は、請求項１から４のいずれか１項に記載の電源装置と、電源装置から供給された電力が入力される負荷と、を有する画像形成装置である。
【発明の効果】
【００１３】
請求項１に記載の発明によれば、複数の電源回路で構成される電源装置において、装置全体の大型化を抑えつつ、次数間高調波も含めた高調波を装置全体で抑制することができる。
【００１４】
請求項２に記載の発明によれば、第２の電源回路が２個以上であっても、装置全体の大型化を抑えつつ、装置全体の次数間高調波を抑制することができる。
【００１５】
請求項３に記載の発明によれば、入力電流のリップルを小さくしつつ、装置全体の次数間高調波を抑制することができる。
【００１６】
請求項４に記載の発明によれば、電源装置から所望の電圧値を有する電圧を取り出すことができる。
【００１７】
請求項５に記載の発明によれば、複数の電源回路で構成される電源装置において、装置全体の大型化を抑えつつ、次数間高調波も含めた高調波を装置全体で抑制することができる。
【図面の簡単な説明】
【００１８】
【図１】画像形成装置の構成図の一例である。
【図２】電源装置の回路図の一例である。
【図３】電流連続モードを説明するための図である。
【図４】入力電流の電流波形の一例である。
【図５】電源装置の他の構成例である。
【図６】入力電流の電流波形の他の一例である。
【図７】入力電流の周波数が５０Ｈｚの場合における次数間高調波を説明するための図である。
【発明を実施するための形態】
【００１９】
以下、本発明を実施するための形態について図面を参照して説明する。
【００２０】
図１は、画像形成装置１００の構成図の一例である。
画像形成装置１００は、図１に示すように、電源装置１０と、画像読取ユニット２０と、画像形成ユニット３０とを含む。画像形成装置１００は、例えば、複写機能、ファクシミリ機能、印刷機能、スキャナ機能の少なくとも１つの機能を有する装置である。
【００２１】
電源装置１０は、画像読取ユニット２０、画像形成ユニット３０に電力を供給する。電源装置１０は、駆動系負荷に対して、例えば１２Ｖ（ボルト）や２４Ｖの電力を供給する。電源装置１０は、制御系負荷に対して、例えば５Ｖの電力を供給する。
【００２２】
駆動系負荷は、ドライブモータ、スキャナモータなどを含む。駆動系負荷における負荷電力は、例えば、画像形成装置１００が画像を読み取っている場合に、画像を読み取っていない場合と比べて、大きくなる。また、駆動系負荷における負荷電力は、例えば、画像形成装置１００が画像を出力している場合に、画像を出力していない場合と比べて、大きくなる。
【００２３】
尚、画像を読み取っている場合や出力している場合とは、例えば、電源装置１０が１２Ｖや２４Ｖの電力を駆動系負荷に供給し、５Ｖの電力を制御系負荷に供給している場合をいう。この場合を、例えば、電源モードがジョブモードである場合という。画像を読み取っていない場合や出力していない場合とは、例えば、電源装置１０が１２Ｖの電力を駆動系負荷の一部に供給し、５Ｖの電力を制御系負荷に供給している場合、又は、電源装置１０が５Ｖの電力を制御系負荷のみに供給している場合をいう。前者の場合を、例えば、電源モードがスタンバイモードである場合という。後者の場合を、例えば、電源モードがスリープモードである場合という。
【００２４】
制御系負荷は、制御装置、画像処理装置などを含む。これらの各装置は、例えば、ＣＰＵ（Central Processing Unit）やＤＲＰ（Dynamic Reconfigurable Processor）などで構成される。制御系負荷における負荷電力は、電源モードがスタンバイモードとジョブモードとの間では大きな差はないが、電源モードがスリープモードに移行すると、小さくなる。
【００２５】
図２は、電源装置１０の回路図の一例である。
電源装置１０は、第１の電源回路１１と第２の電源回路１２とを含む。
【００２６】
まず、第１の電源回路１１の構成について説明する。
第１の電源回路１１は、整流回路１１ａと、力率改善回路（以下、ＰＦＣ（Power Factor Correction）回路という。）１１ｂと、コンバータ回路１１ｃとを含む。
【００２７】
整流回路１１ａは、複数のダイオードで構成された全波整流回路である。整流回路１１ａの一端は、交流電源ＰＷと接続される。整流回路１１ａの他端は、ＰＦＣ回路１１ｂ，１２ｂの入力端と接続される。すなわち、ＰＦＣ回路１１ｂの入力端とＰＦＣ回路１２ｂの入力端とは並列に接続されている。整流回路１１ａは、交流電源ＰＷから出力された電圧を整流する。この結果、交流の電流は直流の電流となる。
【００２８】
ＰＦＣ回路１１ｂは、昇圧用チョークコイルＬ１と、ダイオード素子Ｄ１と、トランジスタＱ１と、コンデンサＣ１と、抵抗素子Ｒ１，Ｒ２，Ｒ３と、ＰＦＣ制御回路１１ｂ１とを含む。ＰＦＣ回路１１ｂは、出力電圧を入力電圧より高い電圧に昇圧するとともに、後述する電流連続モードで自身に入力された入力電流を自身に入力された入力電圧と相似の正弦波に波形整形し、力率を改善する。
【００２９】
昇圧用チョークコイルＬ１の一端は、整流回路１１ａの出力側の端子Ｚに接続されている。昇圧用チョークコイルＬ１の他端は、ダイオード素子Ｄ１のアノードと接続されている。
【００３０】
トランジスタＱ１は、ＦＥＴ（Field effect Transistor：電界効果型トランジスタ）で構成される。トランジスタＱ１のドレインは、昇圧用チョークコイルＬ１の他端と接続されている。トランジスタＱ１のソースは、出力端子ｓと接続されている。トランジスタＱ１のゲートは、ＰＦＣ制御回路１１ｂ１と接続されている。
【００３１】
ダイオード素子Ｄ１のカソードは、ＰＦＣ回路１１ｂの出力端子Ｘと接続されている。
コンデンサＣ１の一端は、ＰＦＣ回路１１ｂの出力端子Ｘと接続されている。コンデンサＣ１の他端は、出力端子ｓと接続されている。
抵抗素子Ｒ１は、電流検出回路として機能する。抵抗素子Ｒ１の一端は、トランジスタＱ１のソースと接続されている。抵抗素子Ｒ１の他端は、ＰＦＣ制御回路１１ｂ１と接続されている。
【００３２】
抵抗素子Ｒ２,Ｒ３は、直列に接続されている。抵抗素子Ｒ２の一端は、整流回路の出力側の端子Ｚに接続されている。抵抗素子Ｒ２の他端は、抵抗素子Ｒ３の一端と接続されている。抵抗素子Ｒ３の他端は、出力端子ｓと接続されている。抵抗素子Ｒ２,Ｒ３は、電圧検出回路として機能し、抵抗素子Ｒ２と抵抗素子Ｒ３とで分圧された電圧を入力電圧として出力する端子ＮがＰＦＣ制御回路１１ｂ１に接続されている。
【００３３】
ＰＦＣ制御回路１１ｂ１は、抵抗素子Ｒ１によって検出された電流値と端子Ｎの電圧値と内部で生成した三角波とを比較して、トランジスタＱ１のゲート電圧を制御する。
【００３４】
コンバータ回路１１ｃは、ＰＦＣ回路１１ｂの出力端子Ｘ及び出力端子ｓと接続される。コンバータ回路１１ｃは、フライバックコンバータ、フィードフォワードコンバータ、プッシュプルコンバータ、ハーフブリッジコンバータのいずれでもよい。コンバータ回路１１ｃは、ＰＦＣ回路１１ｂから出力された電圧を、予め定められた電圧まで絶縁して降圧変換し、画像読取ユニット２０や画像形成ユニット３０の制御系負荷に電力として出力する。
【００３５】
次に、第２の電源回路１２の構成について説明する。
第２の電源回路１２は、ＰＦＣ回路１２ｂと、コンバータ回路１２ｃとを含む。
【００３６】
ＰＦＣ回路１２ｂは、昇圧用チョークコイルＬ２と、ダイオード素子Ｄ２と、トランジスタＱ２と、コンデンサＣ２と、抵抗素子Ｒ４，Ｒ５，Ｒ６と、ＰＦＣ制御回路１２ｂ１とを含む。ＰＦＣ回路１２ｂは、出力電圧を入力電圧より高い電圧に昇圧するとともに、後述する電流連続モード又は電流臨界モードで自身に入力された入力電流を自身に入力された入力電圧と相似の正弦波に波形整形し、力率を改善する。
【００３７】
昇圧用チョークコイルＬ２の一端は、整流回路１１ａの出力側の端子Ｚに接続されている。昇圧用チョークコイルＬ２の他端は、ダイオード素子Ｄ２のアノードと接続されている。
【００３８】
トランジスタＱ２は、ＦＥＴで構成される。トランジスタＱ２のドレインは、昇圧用チョークコイルＬ２の他端と接続されている。トランジスタＱ２のソースは、出力端子ｔと接続されている。トランジスタＱ２のゲートは、ＰＦＣ制御回路１２ｂ１と接続されている。
【００３９】
ダイオード素子Ｄ２のカソードは、ＰＦＣ回路１２ｂの出力端子Ｙと接続されている。
コンデンサＣ２の一端は、ＰＦＣ回路１２ｂの出力端子Ｙと接続されている。コンデンサＣ２の他端は、出力端子ｔと接続されている。
抵抗素子Ｒ４は、電流検出回路として機能する。抵抗素子Ｒ４の一端は、トランジスタＱ２のソースと接続されている。抵抗素子Ｒ４の他端は、ＰＦＣ制御回路１２ｂ１と接続されている。抵抗素子Ｒ４の他端は、抵抗素子Ｒ１の入力側の一端とも接続されている。
【００４０】
抵抗素子Ｒ５,Ｒ６は、直列に接続されている。抵抗素子Ｒ５の一端は、整流回路の出力側の端子Ｚに接続されている。抵抗素子Ｒ５の他端は、抵抗素子Ｒ６の一端と接続されている。抵抗素子Ｒ６の他端は、出力端子ｔと接続されている。抵抗素子Ｒ５,Ｒ６は、電圧検出回路として機能し、抵抗素子Ｒ５と抵抗素子Ｒ６とで分圧された電圧を出力する端子ＭがＰＦＣ制御回路１２ｂ１に接続されている。
【００４１】
ＰＦＣ制御回路１２ｂ１は、抵抗素子Ｒ４によって検出された電流値と端子Ｍの電圧値と内部で生成した三角波とを比較して、トランジスタＱ２のゲート電圧を制御する。
【００４２】
コンバータ回路１２ｃは、ＰＦＣ回路１２ｂの出力端子Ｙ及び出力端子ｔと接続される。コンバータ回路１２ｃも、上述したように、フライバックコンバータ、フィードフォワードコンバータ、プッシュプルコンバータ、ハーフブリッジコンバータのいずれでもよい。コンバータ回路１２ｃは、ＰＦＣ回路１２ｂから出力された電圧を、予め定められた電圧まで絶縁して降圧変換し、画像読取ユニット２０や画像形成ユニット３０の駆動系負荷に電力として出力する。
【００４３】
続いて、本実施形態に係る電源装置１０の動作について図３及び図４をさらに参照して説明する。
【００４４】
図３は、電流連続モードを説明するための図、図４は、入力電流Ｉ１，Ｉ２，Ｉ３の電流波形の一例である。
本実施形態に係るＰＦＣ回路１１ｂは、電流連続モード（Continuous Conduction Mode）で動作する。電流連続モードは、昇圧用チョークコイルＬ１に流れる入力電流Ｉ１が連続的になるように、かつ、電流値がゼロになる期間がないようにスイッチング制御する形態をいう。電流連続モードのピーク電流や入力電流リップルは、いわゆる電流臨界モード（Critical Conduction Mode）のピーク電流や入力電流リップルより小さくなる。
【００４５】
図３の波形Ａに示すように、昇圧用チョークコイルＬ１に流れる入力電流Ｉ１は、トランジスタＱ１のスイッチングにより、のこぎり波となる。スイッチオン時間Ｔｏｎでは入力電流が増加し、スイッチオフ時間Ｔｏｆｆでは入力電流が減少する。図３の波形Ａに示すのこぎり波の電流波形が平均化された場合に、図３の波形Ｂに示すような正弦波となるように、トランジスタＱ１のスイッチングが行われる。
【００４６】
トランジスタＱ１のスイッチングは、ＰＦＣ回路１１ｂを流れる入力電流Ｉ３の電流値を端子Ｎの電圧値等に基づいてＰＦＣ制御回路１１ｂ１により行われる。このように電流波形が正弦波になるように整形されることで、高調波が抑制される。
尚、本実施形態に係るＰＦＣ回路１２ｂは、上述した電流連続モードで動作させてもよいし、電流臨界モードで動作させてもよい。電流臨界モードであれば、スイッチングノイズが電流連続モードに比べて小さくなる。
【００４７】
図２に示すように、交流電源ＰＷから出力された電圧は、整流回路１１ａによって整流される。入力電流は端子Ｚで入力電流Ｉ１と入力電流Ｉ２とに分離する。入力電流Ｉ１は、ＰＦＣ回路１１ｂに入力される。入力電流Ｉ２は、ＰＦＣ回路１２ｂに入力される。
【００４８】
入力電流Ｉ１，Ｉ２の大きさは、駆動系負荷や制御系負荷における負荷電力に応じて定められる。特に、入力電流Ｉ１と入力電流Ｉ２とが合成された入力電流Ｉ３が流れるＰＦＣ回路１１ｂは、駆動系負荷に比べて時間的に変動が少ない制御系負荷に用いられることが望ましい。また、制御系負荷では、駆動系負荷に比べて、必要となる電流が小さい。このため、図４（ａ）及び（ｂ）に示すように、入力電流Ｉ１の大きさは、入力電流Ｉ２の大きさより小さくなる。
【００４９】
入力電流Ｉ２は、ＰＦＣ制御回路１２ｂ１によるスイッチング制御により、電流波形の整形がなされる。この結果、入力電流Ｉ２は、平均化された際には、正弦波に近い形状となる。
【００５０】
入力電流Ｉ２は、ＰＦＣ回路１２ｂから出力されるとＰＦＣ回路１１ｂに入力される。入力電流Ｉ２は、入力電流Ｉ１と合成され、図４（ｃ）に示すように、入力電流Ｉ３となる。この入力電流Ｉ３は、電流検出回路としての抵抗素子Ｒ１に流れる。ＰＦＣ制御回路１１ｂ１は、抵抗素子Ｒ１に流れる入力電流Ｉ３の電流値を端子Ｎの電圧値等に基づいて、トランジスタＱ１をスイッチングする。この結果、入力電流Ｉ３の高調波は抑制される。ここで、入力電流Ｉ２に高調波が含まれている場合、ＰＦＣ回路１１ｂでは、入力電流Ｉ１と入力電流Ｉ２とが合成された入力電流Ｉ３を正弦波化するので、入力電流Ｉ１は入力電流Ｉ２の高調波を打ち消す電流となる。この結果、交流電源ＰＷから流れる電流は高調波が抑制される。概念的に説明すると、例えば、入力電流Ｉ２の電流波形の一部が一方に突き出でいる場合、突き出た部分を相殺するように、入力電流Ｉ１の電流波形の一部が一方とは逆方向となる他方に突き出る。この結果、入力電流Ｉ１と入力電流Ｉ２とが合成された入力電流Ｉ３の高調波は抑制される。
【００５１】
このように、本実施形態では、ＰＦＣ回路１２ｂの出力端子ｔが抵抗素子Ｒ１の入力側の一端と接続されておらず出力端子ｓと接続されていることで、各コンバータ回路１１ｃ，１２ｃごとにＰＦＣ回路１１ｂ，１２ｂを搭載するという回路構成をしていない。このため、出力端子ｓで入力電流Ｉ１における高次の高調波と入力電流Ｉ２における高次の高調波が重畳され、次数間高調波も考慮にいれると、さらに高調波成分が悪化するおそれが低減する。本実施形態では、ＰＦＣ回路１２ｂの出力端子ｔが抵抗素子Ｒ１の入力側の一端と接続されている。このため、入力電流Ｉ１と入力電流Ｉ２とを合成した入力電流Ｉ３に基づいて入力電流Ｉ１が正弦波化される。この結果、高次の高調波も最小限の発生に抑えられる。尚、高次とは、次数が１次以外の次数をいい、例えば、２次〜４０次をいう。
【００５２】
また、本実施形態では、２つのコンバータ回路１１ｃ，１２ｃに対して１つのＰＦＣ回路１１ｂを割り当てる構成としていない。このため、各コンバータ回路１１ｃ，１２ｃの最大電力容量の合計より大きな電力が出力されるようにＰＦＣ回路１１ｂを設計する必要はなく、電源装置１０の大型化が回避される。さらに、入力電流Ｉ３は、整流回路１１ａと抵抗素子Ｒ１だけであるため、第１の電源回路１１に対する設計は、後段のコンバータ回路１１ｃの電力容量に合わせればよく、やはり電源装置１０の大型化が回避される。
【００５３】
続いて、電源装置１０の他の構成について説明する。
【００５４】
図５は、電源装置１０の他の構成例、図６は、入力電流の電流波形の他の一例である。
電源装置１０は、第１の電源回路１１とｎ個（但しｎは２以上の自然数）の第２の電源回路１２ｘ，１２ｙ，・・・，１２ｚとを含む。このように、電源装置１０は、省エネの観点及び大容量に対応するため、複数の電源回路で構成される。
第２の電源回路１２ｘ，１２ｙ，・・・，１２ｚの入力端のすべては、第１の電源回路１１の端子Ｚに接続される。第２の電源回路１２ｘ，１２ｙ，・・・，１２ｚが有するＰＦＣ回路の出力端のすべては、第１の電源回路１１の抵抗素子Ｒ１の入力端に接続される。
【００５５】
図５に示すように、第１の電源回路１１の端子Ｚで分離した電流Ｉ２は、第２の電源回路１２ｘ，１２ｙ，・・・，１２ｚの後段に接続された各種負荷の負荷電力に応じて、入力電流Ｉ４，Ｉ５，・・・，Ｉ６となる。そして、第２の電源回路１２ｘ，１２ｙ，・・・，１２ｚでそれぞれ高調波が抑制されて第１の電源回路１１のＰＦＣ回路１１ｂに入力される。
【００５６】
第１の電源回路１１のＰＦＣ回路１１ｂでは、図６（ａ）〜（ｅ）に示すように、入力電流Ｉ１と入力電流Ｉ４，Ｉ５，・・・，Ｉ６とが合成されて入力電流Ｉ３となる。この入力電流Ｉ３を端子Ｎの電圧値等に基づいてＰＦＣ制御回路１１ｂがトランジスタＱ１のスイッチングを制御する。このようにしても、電源装置１０全体の高調波が抑制される。
【００５７】
以上、本発明の好ましい実施形態について詳述したが、本発明に係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。例えば、本実施形態では、周波数を５０Ｈｚとして説明したが、６０Ｈｚでも実施可能である。
【符号の説明】
【００５８】
１０  電源装置
１１  第１の電源回路
１１ａ  整流回路
１１ｂ  ＰＦＣ回路
１１ｂ１  ＰＦＣ制御回路
１１ｃ  コンバータ回路
１２  第２の電源回路
１２ｂ  ＰＦＣ回路
１２ｃ  コンバータ回路
２０  画像読取ユニット
３０  画像形成ユニット
１００  画像形成装置
ＰＷ  交流電源
【図１】
2012034547.tif 000003
【図２】
2012034547.tif 000004
【図３】
2012034547.tif 000005
【図４】
2012034547.tif 000006
【図５】
2012034547.tif 000007
【図６】
2012034547.tif 000008
【図７】
2012034547.tif 000009