(57)【要約】【課題】簡略化された構成を有するトランジスタアレイを、簡易的に製造することが可能なトランジスタアレイの製造方法を提供することを主目的とする。【解決手段】金属基板を用い、上記金属基板上に、絶縁性材料からなり、貫通孔を有する絶縁層を形成する絶縁層形成工程と、上記絶縁層上に、ドレイン電極が上記絶縁層に形成された貫通孔を介して上記金属基板に接続されるように薄膜トランジスタを形成する、薄膜トランジスタ形成工程と、上記金属基板をパターニングすることにより、上記金属基板を画素電極とする画素電極形成工程と、を有することを特徴とする、トランジスタアレイの製造方法を提供することにより、上記課題を解決する。【選択図】図１
2012191058.tif 000002
【特許請求の範囲】
【請求項１】
金属基板を用い、前記金属基板上に、絶縁性材料からなり、貫通孔を有する絶縁層を形成する絶縁層形成工程と、
前記絶縁層上に、ドレイン電極が前記絶縁層に形成された貫通孔を介して前記金属基板に接続されるように薄膜トランジスタを形成する、薄膜トランジスタ形成工程と、
前記金属基板をパターニングすることにより、前記金属基板を画素電極とする画素電極形成工程と、
を有することを特徴とする、トランジスタアレイの製造方法。
【請求項２】
前記金属基板がＳＵＳ基板であることを特徴とする、請求項１に記載のトランジスタアレイの製造方法。
【請求項３】
絶縁性材料からなり、貫通孔が形成された絶縁層と、
前記絶縁層上に形成された薄膜トランジスタと、
前記絶縁層の前記薄膜トランジスタが形成された側とは反対側に形成され、前記絶縁層の貫通孔を通して前記薄膜トランジスタのドレイン電極に接続された画素電極と、
を有するトランジスタアレイであって、
前記画素電極が自己支持性を有するものであることを特徴とする、トランジスタアレイ。
【請求項４】
絶縁性材料からなり、貫通孔が形成された絶縁層と、
前記絶縁層上に形成された薄膜トランジスタと、
前記絶縁層の前記薄膜トランジスタが形成された側とは反対側に形成され、前記絶縁層の貫通孔を通して前記薄膜トランジスタのドレイン電極に接続された画素電極と、
を有するトランジスタアレイであって、
前記画素電極がＳＵＳ基板からなることを特徴とする、トランジスタアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ等に用いられるトランジスタアレイ、およびその製造方法に関するものである。
【背景技術】
【０００２】
ＴＦＴに代表される半導体トランジスタは、近年、ディスプレイ装置の発展に伴ってその用途を拡大する傾向にある。このような半導体トランジスタは、半導体材料を介して電極が接続されていることにより、スイッチング素子としての機能を果たすものである。
【０００３】
従来、上記半導体トランジスタに用いられる半導体材料としては、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、および、インジウムガリウム砒素（ＩｎＧａＡｓ）などの無機半導体材料が用いられてきた。このような無機半導体材料が用いられた半導体トランジスタは、近年、普及が拡大している液晶表示装置のディスプレイ用ＴＦＴアレイ基板等にも用いられている。一方、上記半導体材料としては、有機化合物からなる有機半導体材料も知られている。有機半導体材料は、上記無機半導体材料に比べて安価に大面積化が可能であり、フレキシブルなプラスチック基板上に形成できるという利点を有する。さらに機械的衝撃に対して安定であるという利点も有している。このため、有機半導体材料が用いられた有機トランジスタは、電子ペーパーに代表されるフレキシブルディスプレイ等の、次世代ディスプレイ装置への応用などを想定した研究が活発に行われている。
【０００４】
ところで、従来ディスプレイ用途に用いられてきたトランジスタアレイは、一般的に図１３に示すような構造を有するものが一般的であった（特許文献１）。すなわち、図１３に例示するように、一般的なトランジスタアレイ１００は、金属基板１１０上に絶縁層１２０が形成されており、上記絶縁層１２０上に薄膜トランジスタ１３０が形成され、さらに当該薄膜トランジスタ１３０上に層間絶縁層１４０を介して画素電極１５０が形成された構成を有するものであった。ここで、図中の薄膜トランジスタ１３０は、ボトムゲート型構造を有するものであり、１３１はゲート電極、１３２はゲート絶縁層、１３３は半導体層、１３４はソース電極、１３５はドレイン電極を表すものである。
【０００５】
しかしながら、このような構成を有するトランジスタアレイは、まず上記薄膜トランジスタと、上記画素電極とが上記絶縁層の同一面上に形成されていることから、薄膜トランジスタと画素電極とを絶縁するために、層間絶縁層を形成することが必須となっており、トランジスタアレイの構成が複雑化してしまうという問題点があった。また、トランジスタアレイの製造工程においても、層間絶縁層を形成する工程を別途採用しなければならなかったことから、工程が複雑化してしまうという問題点もあった。
さらに、上記画素電極は、通常、真空蒸着法を用いて形成することが必要とされていたため、製造設備も複雑化してしまうという問題点が指摘されていた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−４５９３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記問題点に鑑みてなされたものであり、簡略化された構成を有するトランジスタアレイを、簡易的に製造することが可能なトランジスタアレイの製造方法を提供することを主目的とするものである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明は、金属基板を用い、上記金属基板上に、絶縁性材料からなり、貫通孔を有する絶縁層を形成する絶縁層形成工程と、上記絶縁層上に、ドレイン電極が上記絶縁層に形成された貫通孔を介して上記金属基板に接続するように薄膜トランジスタを形成する、薄膜トランジスタ形成工程と、上記金属基板をパターニングすることにより、上記金属基板を画素電極とする画素電極形成工程とを有することを特徴とする、トランジスタアレイの製造方法を提供する。
【０００９】
本発明によれば、上記画素電極形成工程が上記金属基板をパターニングすることによって画素電極を形成するものであることにより、新たに金属膜を積層して画素電極を形成する工程が不要となるため、簡易な工程でトランジスタアレイを製造することができる。
また、上記画素電極形成工程が、金属基板をパターニングすることよって画素電極へ転用するものであることにより、本発明においては層間絶縁層等を形成する必要がなくなる。このため、本発明によれば構成が簡略化されたトランジスタアレイを製造することができる。
さらに、上記画素電極形成工程において金属基板がパターニングされることにより、本発明によって製造されるトランジスタアレイを軽量化できるという利点もある。
このようなことから、本発明によれば簡略化された構成を有するトランジスタアレイを、簡易的に製造することが可能なトランジスタアレイの製造方法を提供することができる。
【００１０】
本発明においては、上記金属基板がＳＵＳ基板であってもよい。本発明においては上記画素電極形成工程が、上記金属基板をパターニングして画素電極に転用することによって画素電極を形成するものであることにより、ＳＵＳ基板のような従来では画素電極に用いることができなかったものであっても、画素電極に採用することができるからである。
【００１１】
また本発明は、絶縁性材料からなり、貫通孔が形成された絶縁層と、上記絶縁層上に形成された薄膜トランジスタと、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成され、上記絶縁層の貫通孔を通して上記薄膜トランジスタのドレイン電極に接続された画素電極とを有するトランジスタアレイであって、上記画素電極が自己支持性を有するものであることを特徴とするトランジスタアレイを提供する。
【００１２】
本発明によれば、上記画素電極が自己支持性を有するものであることにより、例えば、金属基板をパターニングすることにより、上記画素電極を形成することができる。このため、本発明によれば簡易な工程で製造可能なトランジスタアレイを得ることができる。また、本発明によれば、上記画素電極が、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成されていることにより、層間絶縁層を形成することが不要になり、構成が簡略化されたトランジスタアレイを得ることができる。
【００１３】
また本発明は、絶縁性材料からなり、貫通孔が形成された絶縁層と、上記絶縁層上に形成された薄膜トランジスタと、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成され、上記絶縁層の貫通孔を通して上記薄膜トランジスタのドレイン電極に接続された画素電極とを有するトランジスタアレイであって、上記画素電極がＳＵＳ基板からなることを特徴とする、トランジスタアレイを提供する。
【００１４】
本発明によれば、上記画素電極がＳＵＳ基板からなるものであることにより、例えば、ＳＵＳ基板をパターニングすることにより、上記画素電極を形成することができる。このため、本発明によれば簡易な工程で製造可能なトランジスタアレイを得ることができる。また、本発明によれば、上記画素電極が、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成されていることにより、層間絶縁層を形成することが不要になり、構成が簡略化されたトランジスタアレイを得ることができる。
【発明の効果】
【００１５】
本発明のトランジスタアレイの製造方法は、簡略化された構成を有するトランジスタアレイを、簡易的に製造することができるという効果を奏する。
【図面の簡単な説明】
【００１６】
【図１】本発明のトランジスタアレイの製造方法の一例を示す概略図である。
【図２】本発明のトランジスタアレイの製造方法において製造される薄膜トランジスタの態様について説明する概略断面図である。
【図３】本発明の第１態様のトランジスタアレイの一例を示す概略断面図である。
【図４】本発明の第１態様のトランジスタアレイの他の例を示す概略断面図である。
【図５】本発明の第１態様のトランジスタアレイの他の例を示す概略断面図である。
【図６】本発明の第１態様のトランジスタアレイの他の例を示す概略断面図である。
【図７】本発明の第１態様のトランジスタアレイの他の例を示す概略断面図である。
【図８】本発明の第２態様のトランジスタアレイの一例を示す概略断面図である。
【図９】本発明の第２態様のトランジスタアレイの他の例を示す概略断面図である。
【図１０】本発明の第２態様のトランジスタアレイの他の例を示す概略断面図である。
【図１１】本発明の第２態様のトランジスタアレイの他の例を示す概略断面図である。
【図１２】本発明の第２態様のトランジスタアレイの他の例を示す概略断面図である。
【図１３】従来のトランジスタアレイの構成を説明する概略断面図である。
【発明を実施するための形態】
【００１７】
本発明は、トランジスタアレイの製造方法、およびトランジスタアレイに関するものである。
以下、各発明について順に説明する。
【００１８】
Ａ．トランジスタアレイの製造方法
まず、本発明のトランジスタアレイの製造方法について説明する。上述したように本発明のトランジスタアレイの製造方法は、金属基板を用い、上記金属基板上に、絶縁性材料からなり、貫通孔を有する絶縁層を形成する絶縁層形成工程と、上記絶縁層上に、ドレイン電極が上記絶縁層に形成された貫通孔を介して上記金属基板に接続するように薄膜トランジスタを形成する、薄膜トランジスタ形成工程と、上記金属基板をパターニングすることにより、上記金属基板を画素電極とする画素電極形成工程と、を有することを特徴とするものである。
【００１９】
このような本発明のトランジスタアレイの製造方法について、図を参照しながら説明する。図１は本発明のトランジスタアレイの製造方法について、その一例を示す概略図である。図１に例示するように、本発明のトランジスタアレイの製造方法は、金属基板１１を用い（図１（ａ））、上記金属基板１１上に、絶縁性材料からなり、貫通孔を有する絶縁層１２を形成する絶縁層形成工程と（図１（ｂ））、上記絶縁層１２上に、薄膜トランジスタ１３を形成する薄膜トランジスタ形成工程と（図１（ｃ））、上記金属基板１１をパターニングすることにより、上記金属基板１１を画素電極１４とする画素電極形成工程と（図１（ｄ））、を有するものである。ここで、上記薄膜トランジスタ形成工程においては、ゲート電極１３ａ、ゲート絶縁層１３ｂ、半導体層１３ｃ、ソース電極１３ｄ、およびドレイン電極１３ｅを有するボトムゲート型の薄膜トランジスタ１３が絶縁層１２上に形成され、ドレイン電極１３ｅが上記絶縁層１２およびゲート絶縁層１３ｂに形成された貫通孔を介して上記金属基板１１に接続するように薄膜トランジスタ１３が形成される。
【００２０】
本発明によれば、上記画素電極形成工程が上記金属基板をパターニングすることによって画素電極を形成するものであることにより、新たに金属膜を積層して画素電極を形成する工程が不要となるため、簡易な工程でトランジスタアレイを製造することができる。
また、上記画素電極形成工程が、金属基板をパターニングすることよって画素電極へ転用するものであることにより、本発明においては層間絶縁層等を形成する必要がなくなる。このため、本発明によれば構成が簡略化されたトランジスタアレイを製造することができる。
さらに、上記画素電極形成工程において金属基板がパターニングされることにより、本発明によって製造されるトランジスタアレイを軽量化できるという利点もある。
このようなことから、本発明によれば簡略化された構成を有するトランジスタアレイを、簡易的に製造することが可能なトランジスタアレイの製造方法を提供することができる。
【００２１】
なお、上記図１においては、薄膜トランジスタ形成工程においてボトムゲート型構造を有する薄膜トランジスタが形成される例を示したが、本発明のトランジスタアレイの製造方法はこのような例に限定されるものではない。したがって、本発明においては、上記薄膜トランジスタ形成工程が、トップゲート型構造を有する薄膜トランジスタを形成するものであってもよい。この場合、ゲート絶縁層には貫通孔が形成されていなくてもよいことになる。
【００２２】
本発明のトランジスタアレイの製造方法は、少なくとも、上記絶縁層形成工程と、薄膜トランジスタ形成工程と、画素電極形成工程と、を有するものであり、必要に応じて他の構成を有してもよいものである。
以下、本発明に用いられる各工程について順に説明する。
【００２３】
１．絶縁層形成工程
まず、本発明に用いられる絶縁層形成工程について説明する。本工程は、金属基板を用い、上記金属基板上に、絶縁性材料からなり、貫通孔を有する絶縁層を形成する工程である。
【００２４】
（１）金属基板
本工程に用いられる金属基板について説明する。本工程に用いられる金属基板は、本工程、および後述する薄膜トランジスタ形成工程においては、絶縁層および薄膜トランジスタを支持する機能を有するものであるが、後述する画素電極形成工程においてパターニングされることにより画素電極へ転用されるものである。したがって、本工程に用いられる金属基板は、上記絶縁層および薄膜トランジスタを支持できる程度の自己支持性を有し、かつ画素電極として使用可能なものであるという特徴を有するものである。
【００２５】
本工程に用いられる金属基板としては、上記自己支持性を有し、かつ画素電極として使用可能なものであれば特に限定されるものではない。ここで、自己支持性を有するとは、何らかの支持体がなくても、それ自体で形態を保持することができることを意味する。
【００２６】
また、本工程に用いられる金属基板は電極として使用可能なものであることを要するため、通常は、金属材料からなるものが用いられる。金属基板に用いられる金属材料としては、後述する画素電極形成工程においてパターニングすることが可能な金属基板を得ることができるものであれば特に限定されるものではない。このような金属材料としては、例えば、アルミニウム、銅、銅合金、リン青銅、ステンレス鋼（ＳＵＳ）、金、金合金、ニッケル、ニッケル合金、銀、銀合金、スズ、スズ合金、チタン、鉄、鉄合金、亜鉛、モリブデン等が挙げられる。なお、上記のように、本工程に用いられる金属基板は、ＳＵＳ基板であってもよい。本発明においては後述する上記画素電極形成工程が、上記金属基板をパターニングして画素電極に転用するものであることにより、ＳＵＳ基板のような従来では画素電極に用いることができなかったものであっても、画素電極に採用することができるからである。本工程においてはこれらの金属材料のいずれであっても好適に用いることができるが、なかでもＳＵＳが用いられることが好ましい。ＳＵＳは耐酸化性に優れ、また耐熱性にも優れている上、銅などに比べ線熱膨張係数が小さく寸法安定性に優れるからである。
【００２７】
本工程に用いられる金属基板の厚みとしては、上述した自己支持性を有し、かつ後述する画素電極形成工程においてパターニングすることができる範囲内であれば特に限定されるものではない。具体的な厚みの範囲は、上記金属材料の種類等に応じて適宜決定されるものではあるが、通常、１μｍ〜１０００μｍの範囲内であることが好ましく、１μｍ〜６０μｍの範囲内であることがより好ましく、１μｍ〜４０μｍの範囲内であることがさらに好ましい。厚みが上記範囲よりも薄いと、上記金属材料の種類によっては自己支持性が不十分になってしまう場合があるからである。一方、厚みが上記範囲よりも厚いと、後述する画素電極形成工程において、金属基板をパターニングして画素電極に転用することが困難になる場合があるからである。
【００２８】
（２）絶縁層の形成
次に、本工程において金属基板上に絶縁層を形成する方法について説明する。本工程は、上記金属基板上に、絶縁性材料からなり、貫通孔を有する絶縁層を形成する工程であるが、本工程において絶縁層を形成するために用いられる絶縁性材料としては、所望の絶縁性を有する絶縁性材料であれば特に限定されるものではない。なかでも本発明に用いられる絶縁性材料は、本発明によって製造されるトランジスタアレイにおいて薄膜トランジスタと画素電極とを十分に絶縁するという観点からは、体積抵抗率が１．０×１０９Ω・ｍ以上であることが好ましく、１．０×１０１０Ω・ｍ以上であることがより好ましく、１．０×１０１１Ω・ｍ以上であることがさらに好ましい。
なお、上記絶縁性材料の体積抵抗率は、例えば、ＪＩＳ  Ｋ６９１１、ＪＩＳ  Ｃ２３１８、ＡＳＴＭ  Ｄ２５７などの規格に準拠する手法で測定することができる。
【００２９】
本発明に用いられる絶縁性材料としては、例えば、ポリイミド、フェノール樹脂、ＰＰＳ（ポリフェニレンスルフィド）、ＰＰＥ（ポリフェニレンエーテル）、ＰＥＫ（ポリエーテルケトン）、ＰＥＥＫ（ポリエーテルエーテルケトン）、ポリフタルアミド、ＰＴＦＥ（ポリエチレンテレフタラート）、アクリル樹脂、ポリカーボネート、ポリスチレン、ポリプロピレン、ポリシクロオキサイド、エポキシ樹脂、カルド系樹脂、ポリビニルアルコール、シリコーン樹脂、フッ素系樹脂、ポリエーテルイミド等を挙げることができる。ここで、本発明に用いられる絶縁性材料は、１種類のみであってもよく、あるいは２種類以上であってもよい。
【００３０】
本工程において上記金属基板上に絶縁層を形成する方法としては、上記絶縁層を形成するために用いられる絶縁性材料の種類等に応じて、所定の位置に貫通孔を有する絶縁層を形成することができる方法であれば特に限定されるものではない。ここで、本工程において絶縁層に形成される「貫通孔」とは、絶縁層を貫通するように形成されるものである。また、本発明によって製造されるトランジスタアレイにおいては、絶縁層の互いに反対側に形成された薄膜トランジスタと、画素電極とが、当該貫通孔を介して接続されることになるものである。本工程において金属基板上に上記絶縁層を形成する方法としては、例えば、予め貫通孔が形成された絶縁層を上記金属基板上に積層する方法、上記金属基板上に貫通孔が形成されていない絶縁層を形成した後、所定の位置に貫通孔を形成する方法、または絶縁層を形成する過程において貫通孔を形成する方法等を挙げることができる。本発明においては、これらの何れの方法であっても好適に用いることができるが、なかでも絶縁層を形成する過程において貫通孔を形成することにより、金属基板上に貫通孔が形成された絶縁層を形成する方法を用いることが好ましい。このような方法によれば、より簡易的に貫通孔を有する絶縁層を形成することができるからである。
【００３１】
ここで、絶縁層を形成する過程において貫通孔を形成する方法としては、例えば、上記絶縁層を形成するために用いられる絶縁性材料として感光性材料を用い、リソグラフィー法によって、所定の位置に貫通孔を形成しつつ、絶縁層を形成する方法を挙げることができるが、この限りではない。なお、感光性を有する絶縁性材料としては、例えば、感光性を付与させたポリイミド、フェノール樹脂、エポキシ樹脂、カルド系樹脂、ポリビニルアルコール、シリコーン樹脂、フッ素系樹脂、ポリエーテルイミドなどの各絶縁膜等を挙げることができる。
【００３２】
本工程において形成される絶縁層の厚みとしては、本発明によって製造されるトランジスタアレイにおいて、薄膜トランジスタと画素電極とを絶縁できる範囲内であれば特に限定されるものではない。具体的な厚みは、絶縁層に用いられる絶縁性材料の種類等に応じて適宜決定されるものであり、特に限定されるものではないが、通常、１００ｎｍ〜１００μｍの範囲内であることが好ましく、１００ｎｍ〜１０μｍの範囲内であることがより好ましく、１００ｎｍ〜５μｍの範囲内であることがさらに好ましい。
【００３３】
また、本工程において絶縁層に形成される貫通孔の大きさは、本発明によって製造されるトランジスタアレイにおいて、当該貫通孔を介して薄膜トランジスタと、画素電極とを導通できる範囲内であれば特に限定されるものではない。したがって、貫通孔の大きさは特に限定されるものではないが、通常は、開口最小幅が１０μｍ以上とされ、開口最大幅が１ｍｍ以下とされる。
ここで、上記開口最小幅とは、貫通孔の形状に関係なく、開口部の最も幅の狭い箇所の直線距離を意味し、上記開口最大幅とは、貫通孔の形状に関係なく、開口部の最も幅の広い箇所の直線距離を意味する。
【００３４】
２．薄膜トランジスタ形成工程
次に、本発明における薄膜トランジスタ形成工程について説明する。本工程は、上記絶縁層上に、ドレイン電極が上記絶縁層に形成された貫通孔を介して上記金属基板に接続するように薄膜トランジスタを形成する工程である。
【００３５】
本工程において上記絶縁層上に薄膜トランジスタを形成する方法としては、ドレイン電極が、上記絶縁層に形成された貫通孔を介して上記金属基板に接続するように、薄膜トランジスタを形成することができる方法であれば特に限定されるものではない。本工程において絶縁層上に形成される薄膜トランジスタとしては、ボトムゲート型構造を有するものであってもよく、またはトップゲート型構造を有するものであってもよい。図２は、本工程において形成される薄膜トランジスタの一例を示す概略断面図である。図２に例示するように、本工程において形成される薄膜トランジスタ１３は、ボトムゲート型構造を有するものであってもよく（図２（ａ））、あるいはトップゲート型構造を有するものであってもよい（図２（ｂ））。ここで、図２（ａ）に例示するように、本工程において形成される薄膜トランジスタ１３がボトムゲート型構造を有するものである場合、当該薄膜トランジスタ１３は、絶縁層１２上に形成されたゲート電極１３ａと、ゲート電極１３ａを覆うように形成されたゲート絶縁層１３ｂと、ゲート絶縁層１３ｂ上に形成された半導体層１３ｃと、半導体層１３ｃに接し、かつ互いに対向するように形成されたソース電極１３ｄ、およびドレイン電極１３ｅとを有するものとなり、ドレイン電極１３ｅが絶縁層１２に形成された貫通孔を介して、金属基板１１に接続されることになる。なお、この場合、図２（ａ）に例示するように、ドレイン電極１３ｅを金属基板１１へ接続するため、ゲート絶縁層１３ｂにも貫通孔が形成される場合がある。
一方、図２（ｂ）に例示するように、本工程において形成される薄膜トランジスタ１３がトップゲート型構造を有するものである場合、当該薄膜トランジスタ１３は、絶縁層１２上に形成された半導体層１３ｃと、半導体層１３ｃに接し、かつ互いに対向するように形成されたソース電極１３ｄおよびドレイン電極１３ｅと、半導体層１３ｃ、ソース電極１３ｄおよびドレイン電極１３ｅ上に形成されたゲート絶縁層１３ｂと、ゲート絶縁層１３ｂ上に形成されたゲート電極１３ａとを有するものとなり、ドレイン電極１３ｅが絶縁層１２に形成された貫通孔を介して、金属基板１１に接続されることになる。
【００３６】
以下、本工程において形成される薄膜トランジスタが上記構造を有するものである場合において、薄膜トランジスタを形成するために用いられる各構成について説明する。
【００３７】
まず、上記ゲート電極について説明する。本工程において形成されるゲート電極としては、電極としての機能を有するものであれば特に限定されるものではない。このようなゲート電極としては、例えば、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、Ａｕ、Ａｇ、Ｐｔ、Ｍｏ−Ｔａ合金、Ｗ−Ｍｏ合金、ＩＴＯ、ＩＺＯ等の無機材料、および、ＰＥＤＯＴ／ＰＳＳ等の導電性を有する有機材料からなるもの等を挙げることができる。また本工程において形成されるゲート電極の厚みは、通常、５０ｎｍ〜３００ｎｍの範囲内であることが好ましい。
【００３８】
次に、上記ゲート絶縁層について説明する。本工程において形成されるゲート絶縁層は、ゲート電極と薄膜トランジスタに用いられる他の構成要素とを絶縁する機能を有するものである。したがって、本工程において形成されるゲート絶縁層としては、所望の絶縁性を有するものであれば特に限定されるものではない。このようなゲート絶縁層としては、例えば、酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮｘ）、窒化酸化珪素（ＳｉＯｘＮｙ）などのシリコン酸化物、若しくはシリコン窒化物、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、チタン酸バリウムストロンチウム（ＢＳＴ）、チタン酸ジルコン酸鉛（ＰＺＴ）等の絶縁性無機材料、および、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等の絶縁性有機材料からなるもの等を挙げることができる。また、本工程において形成されるゲート絶縁層の厚みは、通常、５０ｎｍ〜１μｍの範囲内であることが好ましい。
【００３９】
次に、上記半導体層について説明する。本工程において形成される半導体層は、半導体特性を示すものであり、薄膜トランジスタにスイッチング機能を付与するものである。本工程において形成される半導体層としては、半導体としての機能を有する材料からなるものであれば特に限定されるものではなく、透明性を有するものであっても、不透明なものであってもよい。透明性を有する材料としては、例えば、ＩｎＭＺｎＯ（Ｍはガリウム（Ｇａ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、錫（Ｓｎ）のうち少なくとも１種）を主成分とするアモルファス酸化物等を挙げることができる。この場合、特に、ＭがＧａであるＩｎＧａＺｎＯ系のアモルファス酸化物が好ましい。また、このＩｎＧａＺｎＯ系のアモルファス酸化物を用いる場合には、必要に応じて、Ａｌ、Ｆｅ、Ｓｎ等を構成元素として加えたものであってもよい。また、上記透明性を有する材料としては、酸化物亜鉛（ＺｎＯ）を主成分とする酸化物半導体を用いることもできる。このＺｎＯを主成分とする材料には、真性の酸化物亜鉛の他に、必要に応じて、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、窒素（Ｎ）及び炭素（Ｃ）等のｐ型ドーパント及びホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のｎ型ドーパントがドーピングされた酸化亜鉛及びマグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）などがドーピングされた酸化亜鉛を加えたものであってもよい。さらに、上記透明性を有する材料としては、錫を添加した酸化インジウム（インジウム錫オキサイド：ＩＴＯ）、インジウム亜鉛オキサイド（ＩＺＯ）または酸化マグネシウム（ＭｇＯ）などの材料を用いることもできる。
一方、上記透明性を有さない材料の例としては、例えば、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）、ポリシリコン（Ｐｏｌｙ−Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）などの無機半導体およびペンタセン等の一般的な有機半導体等を挙げることができる。
【００４０】
本工程において形成される半導体層の厚みは、構成材料の種類等に応じて所望の半導体特性を実現できる範囲内であれば特に限定されるものではないが、通常、１０ｎｍ〜２００ｎｍの範囲内とされる。
【００４１】
次に、上記ソース電極およびドレイン電極について説明する。本工程において形成されるソース電極、およびドレイン電極は、上記半導体層と接し、かつ互いに対向するように形成されたものである。本工程において形成されるソース電極、およびドレイン電極は、透明性を有するものであってもよく、または透明性を有さないものであってもよい。透明性を有するソース電極およびドレイン電極としては、例えば、インジウム錫オキサイド（ＩＴＯ）、インジウム亜鉛オキサイド（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）等からなるものを挙げることができる。また透明性を有さないソース電極およびドレイン電極としては、例えば、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、Ａｕ、Ａｇ、Ｐｔ、Ｍｏ−Ｔａ合金、Ｗ−Ｍｏ合金等からなるものを挙げることができる。本工程において形成されるソース電極およびドレイン電極の厚みは特に限定されるものではないが、通常、２０ｎｍ〜２００ｎｍの範囲内が好ましい。
【００４２】
また、本工程において形成されるドレイン電極は、上述した絶縁層に形成された貫通孔を通して、金属基板に接続されるように形成されるものであるが、ドレイン電極が金属基板に接続される態様としては、ドレイン電極が直接的に金属基板に接続される態様であってもよく、あるいはドレイン電極と金属基板との間に、任意の導電性部材を介して接続される態様であってもよい。
【００４３】
なお、本工程において上記薄膜トランジスタを形成する具体的な方法は、薄膜トランジスタを形成する方法として一般的に公知の方法を用いることができるため、ここでの説明は省略する。
【００４４】
３．画素電極形成工程
次に、本発明における画素電極形成工程について説明する。本工程は、上記金属基板をパターニングすることにより、上記金属基板を画素電極とする工程である。すなわち、本工程は、上記薄膜トランジスタ形成工程までは、支持基材として使用されてきた上記金属基板を、所定の形状にパターニングすることにより、画素電極へ転用できるようにする工程である。本発明のトランジスタアレイの製造方法は、本工程が金属基板をパターニングして画素電極へ転用するものであることにより、層間絶縁層等を形成する必要がなく、簡略化されたトランジスタアレイを製造することができるのである。
【００４５】
本工程において、上記金属基板をパターニングする方法としては、上記薄膜トランジスタ形成工程において形成された各薄膜トランジスタに対応するように、金属基板をパターニングできる方法であれば特に限定されるものではない。このようなパターニング方法としては、例えば、フォトリソグラフィー法、リフトオフ法、マスク蒸着、およびインクジェット、グラビアオフセットなどを用いた各種印刷法等を挙げることができる。
【００４６】
４．トランジスタアレイ
本発明によって製造されるトランジスタアレイは、絶縁性材料からなり、貫通孔が形成された絶縁層と、上記絶縁層上に形成された薄膜トランジスタと、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成され、上記薄膜トランジスタのドレイン電極に接続された画素電極とを有するものとなる。このようなトランジスタアレイの詳細については、後述する「Ｂ．トランジスタアレイ」の項において説明するため、ここでの説明は省略する。
【００４７】
Ｂ．トランジスタアレイ
次に、本発明のトランジスタアレイについて説明する。本発明のトランジスタアレイは、画素電極の態様によって２態様に分類することができる。したがって、以下、各態様に分けて本発明のトランジスタアレイについて詳細に説明する。
【００４８】
Ｂ−１：第１態様のトランジスタアレイ
まず、本発明の第１態様のトランジスタアレイについて説明する。本態様のトランジスタアレイは、画素電極が自己支持性を有するものであることを特徴とするものである。すなわち、本態様のトランジスタアレイは、絶縁性材料からなり、貫通孔が形成された絶縁層と、上記絶縁層上に形成された薄膜トランジスタと、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成され、上記絶縁層の貫通孔を通して上記薄膜トランジスタのドレイン電極に接続された画素電極とを有するものであって、上記画素電極が自己支持性を有するものであることを特徴とするものである。
【００４９】
このような本態様のトランジスタアレイについて、図を参照しながら説明する。図３は本態様のトランジスタアレイの一例を示す概略断面図である。図３に例示するように、本態様のトランジスタアレイ１０は、絶縁性材料からなり、貫通孔が形成された絶縁層１２と、上記絶縁層１２上に形成された薄膜トランジスタ１３と、上記絶縁層１２の上記薄膜トランジスタ１３が形成された側とは反対側に形成された画素電極１４と、を有するものである。このような例において、本態様のトランジスタアレイ１０は、上記画素電極１４が自己支持性を有するものであることを特徴とするものである。また、上記薄膜トランジスタ１３は、ゲート電極１３ａ、ゲート絶縁層１３ｂ、半導体層１３ｃ、ソース電極１３ｄ、およびドレイン電極１３ｅを有するボトムゲート型構造のものであり、ドレイン電極１３ｅが上記絶縁層１２およびゲート絶縁層１３ｂに形成された貫通孔を介して上記画素電極１４に接続するように形成されている。
【００５０】
本態様によれば、上記画素電極が自己支持性を有するものであることにより、例えば、金属基板をパターニングすることにより、上記画素電極を形成することができる。このため、本態様によれば簡易な工程で製造可能なトランジスタアレイを得ることができる。また、本態様によれば、上記画素電極が、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成されていることにより、層間絶縁層を形成することが不要になり、構成が簡略化されたトランジスタアレイを得ることができる。
【００５１】
なお、上記図３においては、薄膜トランジスタとしてボトムゲート型構造を有するものが用いられる例を示したが、本態様のトランジスタアレイはこのような例に限定されるものではない。したがって、本態様のトランジスタアレイにおいては、図４に例示するように、トップゲート型構造を有する薄膜トランジスタが用いられてもよい。
【００５２】
本態様のトランジスタアレイは、少なくとも、絶縁層、画素電極、および薄膜トランジスタを有するものであり、必要に応じて他の構成を有してもよいものである。
以下、本態様に用いられる各構成について順に説明する。
【００５３】
１．画素電極
まず、本態様に用いられる画素電極について説明する。本態様に用いられる画素電極は、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成され、上記薄膜トランジスタのドレイン電極に接続されたものであり、自己支持性を有することを特徴とするものである。本態様に用いられる画素電極は、このように自己支持性を有することを特徴とすることにより、例えば、本態様に用いられる画素電極を形成する方法として、まず金属基板を用い、当該金属基板上に絶縁層、および薄膜トランジスタを形成し、その後、上記金属基板をパターニングすることによって画素電極を形成することも可能になる。このため、本態様のトランジスタアレイは、画素電極が自己支持性を有するものであることにより、製造工程を簡略化できるという効果も奏するのである。ここで、本態様における画素電極が自己支持性を有するとは、支持部材を備えていなくても、画素電極がその形態を保持することが可能であることを意味する。
【００５４】
また、本態様に用いられる画素電極は、電極として機能するものであるため、通常は、導電性材料からなるものが用いられる。本態様に用いられる導電性材料としては、導電性高分子等の導電性有機材料等も用いることができるが、導電性に優れた画素電極を得ることができるという観点から金属材料を用いることが好ましい。本態様に用いられる金属材料は、自己支持性を有する画素電極を形成することができるものであれば特に限定されるものではない。このような金属材料としては、例えば、ＳＵＳ、アルミニウム、アルミニウム合金、銅、銅合金、クロム、金、金合金、ニッケル、ニッケル合金、銀、銀合金、スズ、スズ合金、チタン、鉄、鉄合金、亜鉛、モリブデン、カーボン、インジウム錫オキサイド（ＩＴＯ）、インジウム亜鉛オキサイド（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）等が挙げられる。本態様においてはこれらの金属材料のいずれであっても好適に用いることができるが、なかでもアルミニウム、アルミニウム合金、クロムなどは導電性が良く、また加工性が容易であり、材料コストが他の金属に比べて安い点で好ましい。またインジウム錫オキサイド（ＩＴＯ）、インジウム亜鉛オキサイド（ＩＺＯ）、酸化亜鉛（ＺｎＯ）などの透明酸化物導電体は透明性を有する為、透過型のディスプレイに用いる場合好ましい。
【００５５】
本態様に用いられる画素電極の厚みとしては、自己支持性が得られる範囲内であれば特に限定されるものではない。具体的な厚みの範囲は、上記金属材料の種類等に応じて適宜決定されるものではあるが、通常、１０ｎｍ〜２μｍの範囲内であることが好ましく、５０ｎｍ〜１μｍの範囲内であることがより好ましく、１００ｎｍ〜２００ｎｍの範囲内であることがさらに好ましい。
【００５６】
２．絶縁層
次に本態様に用いられる絶縁層について説明する。本態様に用いられる絶縁層は、絶縁性材料からなり、貫通孔が形成されたものである。本態様に用いられる絶縁性材料としては、所望の絶縁性を有する絶縁性材料であれば特に限定されるものではない。ここで、本態様に用いられる絶縁性材料については、上記「Ａ．トランジスタアレイの製造方法」の項において説明したものと同様であるため、ここでの説明は省略する。
【００５７】
本態様に用いられる絶縁層の厚みとしては、本態様のトランジスタアレイにおいて、薄膜トランジスタと画素電極とを絶縁できる範囲内であれば特に限定されるものではない。具体的な厚みは、絶縁層に用いられる絶縁性材料の種類等に応じて適宜決定されるものであり、特に限定されるものではないが、通常、１００ｎｍ〜１００μｍの範囲内であることが好ましく、１００ｎｍ〜１０μｍの範囲内であることがより好ましく、１００ｎｍ〜５μｍの範囲内であることがさらに好ましい。
【００５８】
また、絶縁層に形成された貫通孔の大きさは、本態様のトランジスタアレイにおいて、当該貫通孔を介して薄膜トランジスタと、画素電極とを導通できる範囲内であれば特に限定されるものではない。したがって、貫通孔の大きさは特に限定されるものではないが、通常は、開口最小幅が１０μｍ以上とされ、開口最大幅が１ｍｍ以下とされる。
ここで、上記開口最小幅とは、貫通孔の形状に関係なく、開口部の最も幅の狭い箇所の直線距離を意味し、上記開口最大幅とは、貫通孔の形状に関係なく、開口部の最も幅の広い箇所の直線距離を意味する。
【００５９】
３．薄膜トランジスタ
次に、本態様に用いられる薄膜トランジスタについて説明する。本態様に用いられる薄膜トランジスタは、上記絶縁層上に形成され、絶縁層に設けられた貫通孔を介して、ドレイン電極が画素電極に接続されたものである。
【００６０】
本態様に用いられる薄膜トランジスタは、一般的に公知の薄膜トランジスタを用いることができる。したがって、本態様に用いられる薄膜トランジスタは、ボトムゲート型構造を有するものであってもよく（図３参照）、またはトップゲート型構造を有するものであってもよい（図４参照）。
【００６１】
本態様に用いられる薄膜トランジスタが、ボトムゲート型構造を有するものである場合、当該薄膜トランジスタは、上記絶縁層上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成された半導体層と、上記半導体層に接し、かつ互いに対向するように形成されたソース電極、およびドレイン電極とを有するものとなり、上記ドレイン電極が上記絶縁層に形成された貫通孔を通して、画素電極に接続されることになる。この場合、上記ドレイン電極を上記画素電極へ接続するため、上記ゲート絶縁層にも貫通孔が形成される場合がある（図３参照）。
一方、本態様に用いられる薄膜トランジスタがトップゲート型構造を有するものである場合、当該薄膜トランジスタは、上記絶縁層上に形成された半導体層と、上記半導体層に接し、かつ互いに対向するように形成されたソース電極およびドレイン電極と、上記半導体層、ソース電極およびドレイン電極上に形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極とを有するものとなり、上記ドレイン電極が上記絶縁層に形成された貫通孔を通して、画素電極に接続されることになる（図４参照）。
【００６２】
なお、本態様に用いられる薄膜トランジスタを構成する、ゲート電極、ゲート絶縁層、半導体層、ソース電極、およびドレイン電極については、上記「Ａ．トランジスタアレイの製造方法」の項において説明したものと同様であるため、ここでの説明は省略する。
【００６３】
また、本態様に用いられる薄膜トランジスタは、上記トップゲート型構造および上記ボトムゲート型構造のいずれにおいても、最表層にパッシベーション層が形成されたものであってもよい。図５は、本態様に用いられる薄膜トランジスタにパッシベーション層が形成されている場合の一例を示す概略断面図である。図５（ａ）、（ｂ）に例示するように、本態様に用いられる薄膜トランジスタ１３には、パッシベーション層１３ｆが形成されていてもよい。
【００６４】
本態様に用いられるパッシベーション層としては、例えば、酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮｘ）、窒化酸化珪素（ＳｉＯｘＮｙ）などのシリコン酸化物、若しくはシリコン窒化物、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、チタン酸バリウムストロンチウム（ＢＳＴ）、チタン酸ジルコン酸鉛（ＰＺＴ）等の絶縁性無機材料、および、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等の絶縁性有機材料からなるもの等を挙げることができる。また、本態様に用いられるパッシベーション層の厚みは特に限定されるものではないが、通常、１０ｎｍ〜５μｍの範囲内とされる。
【００６５】
４．密着層
本態様においては、図６（ａ）、（ｂ）に例示するように、絶縁層１２と薄膜トランジスタ１３との間に、無機化合物を含む密着層１５が形成されていることが好ましい。密着層が形成されていることにより、薄膜トランジスタの密着性を高めることができ、薄膜トランジスタの製造プロセスにおいて熱や水分が加わった際に、薄膜トランジスタを構成する電極や半導体層に剥離やクラックが生じるのを防ぐことができる。
なお、本態様のトランジスタアレイが密着層を有する場合、図６（ａ）、（ｂ）に例示するように、ドレイン電極１３ｅを画素電極１４へ接続するため、密着層１５にも貫通孔が形成される場合がある。
【００６６】
密着層は平滑性を有することが好ましい。密着層の表面粗さＲａは、絶縁層の表面粗さＲａよりも小さければよく、具体的に、２５ｎｍ以下であることが好ましく、より好ましくは１０ｎｍ以下である。密着層の表面粗さＲａが大きすぎると、薄膜トランジスタの電気的性能が劣化するおそれがあるからである。なお、表面粗さＲａの測定方法については、原子間力顕微鏡（ＡＦＭ）もしくは走査型白色干渉計を用いて測定した値である。例えば、ＡＦＭを用いて測定する場合は、Ｎａｎｏｓｃｏｐｅ  Ｖ  ｍｕｌｔｉｍｏｄｅ（Ｖｅｅｃｏ社製）を用いて、タッピングモードで、カンチレバー：ＭＰＰ１１１００、走査範囲：５０μｍ×５０μｍ、走査速度：０．５Ｈｚにて、表面形状を撮像し、得られた像から算出した粗さ曲線の中心線からの平均のずれを算出することよりＲａを求めることができる。また、走査型白色干渉計を用いて測定する場合は、Ｎｅｗ  Ｖｉｅｗ  ５０００（Ｚｙｇｏ社製）を用いて、対物レンズ：１００倍、ズームレンズ：２倍、Ｓｃａｎ  Ｌｅｎｇｔｈ：１５μｍにて、５０μｍ×５０μｍの範囲の表面形状を撮像し、得られた像から算出した粗さ曲線の中心線からの平均のずれを算出することよりＲａを求めることができる。
【００６７】
また、密着層は耐熱性を有することが好ましい。薄膜トランジスタの形成時には通常、高温処理が施されるからである。密着層の耐熱性としては、密着層の５％重量減少温度が３００℃以上であることが好ましい。
なお、５％重量減少温度の測定については、熱分析装置（ＤＴＧ−６０（（株）島津製作所製））を用いて、雰囲気：窒素雰囲気、温度範囲：３０℃〜６００℃、昇温速度：１０℃／ｍｉｎにて、熱重量・示差熱（ＴＧ−ＤＴＡ）測定を行い、試料の重量が５％減る温度を５％重量減少温度（℃）とした。
【００６８】
密着層は、通常、絶縁性を有している。
【００６９】
また、密着層は、絶縁層に含まれる不純物イオンなどが薄膜トランジスタの半導体層に拡散するのを防ぐものであることが好ましい。具体的に、密着層のイオン透過性としては、鉄（Ｆｅ）イオン濃度が０．１ｐｐｍ以下であることが好ましく、あるいはナトリウム（Ｎａ）イオン濃度が５０ｐｐｂ以下であることが好ましい。なお、Ｆｅイオン、Ｎａイオンの濃度の測定方法としては、密着層上に形成された層をサンプリングして抽出した後、イオンクロマトグラフィー法により分析する方法が用いられる。
【００７０】
密着層を構成する無機化合物としては、上述の特性を満たすものであれば特に限定されるものではなく、例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化クロム、酸化チタンを挙げることができる。これらは１種であってもよく２種以上であってもよい。
【００７１】
密着層は、単層であってもよく多層であってもよい。
密着層が多層膜である場合、上述の無機化合物からなる層が複数層積層されていてもよく、上述の無機化合物からなる層と金属からなる層とが積層されていてもよい。この場合に用いられる金属としては、上述の特性を満たす密着層を得ることができれば特に限定されるものではなく、例えば、クロム、チタン、アルミニウム、ケイ素を挙げることができる。
また、密着層が多層膜である場合、密着層の最表層は酸化ケイ素膜であることが好ましい。すなわち、酸化ケイ素膜上に薄膜トランジスタが形成されることが好ましい。酸化ケイ素膜は上述の特性を十分に満たすからである。この場合の酸化ケイ素はＳｉＯｘ（Ｘは１．５〜２．０の範囲内）であることが好ましい。
【００７２】
なかでも、図７（ａ）、（ｂ）に例示するように、密着層１５は、絶縁層１２上に形成され、クロム、チタン、アルミニウム、ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化クロムおよび酸化チタンからなる群から選択される少なくとも１種からなる第１密着層１５ａと、第１密着層１５ａ上に形成され、酸化ケイ素からなる第２密着層１５ｂとを有することが好ましい。第１密着層により絶縁層と第２密着層との密着性を高めることができ、第２密着層により絶縁層と薄膜トランジスタとの密着性を高めることができるからである。また、酸化ケイ素からなる第２密着層は上述の特性を十分に満たすからである。
【００７３】
密着層の厚みは、上述の特性を満たすことができる厚みであれば特に限定されないが、具体的には、１ｎｍ〜５００ｎｍの範囲内であることが好ましい。なかでも、密着層が上述したように第１密着層および第２密着層を有する場合、第２密着層の厚みは第１密着層よりも厚く、第１密着層は比較的薄く、第２密着層は比較的厚いことが好ましい。この場合、第１密着層の厚みは、０．１ｎｍ〜５０ｎｍの範囲内であることが好ましく、より好ましくは０．５ｎｍ〜２０ｎｍの範囲内、さらに好ましくは１ｎｍ〜１０ｎｍの範囲内である。また、第２密着層の厚みは、１０ｎｍ〜５００ｎｍの範囲内であることが好ましく、より好ましくは５０ｎｍ〜３００ｎｍの範囲内、さらに好ましくは８０ｎｍ〜１２０ｎｍの範囲内である。厚みが薄すぎると、十分な密着性が得られないおそれがあり、厚みが厚すぎると、密着層にクラックが生じるおそれがあるからである。
【００７４】
密着層の形成方法としては、上述の無機化合物からなる層や上述の金属からなる層を形成することができる方法であれば特に限定されるものではなく、例えば、ＤＣ（直流）スパッタリング法、ＲＦ（高周波）マグネトロンスパッタリング法、プラズマＣＶＤ（化学気相蒸着）法等を挙げることができる。なかでも、上述の無機化合物からなる層を形成する場合であって、アルミニウムやケイ素を含む層を形成する場合には、反応性スパッタリング法を用いることが好ましい。絶縁層との密着性に優れる膜が得られるからである。
【００７５】
５．トランジスタアレイ
本態様のトランジスタアレイは、通常、上記絶縁層上に複数の薄膜トランジスタが形成された構成を有するものである。このような本態様のトランジスタアレイは、例えば、ディスプレイ、ＩＣタグなどの回路、センサ、メモリ等に用いることができる。
【００７６】
６．トランジスタアレイの製造方法
本態様のトランジスタアレイは、一般的にトランジスタアレイを製造する方法として公知の方法により製造することができる。もっとも、本態様のトランジスタアレイは、画素電極が自己支持性を有するという特徴を有することから、上記「Ａ．トランジスタアレイの製造方法」の項において説明した方法によって好適に製造することができる。
【００７７】
Ｂ−２：第２態様のトランジスタアレイ
次に、本態様の第２態様のトランジスタアレイについて説明する。本態様のトランジスタアレイの製造方法は、画素電極がＳＵＳ基板からなることを特徴とするものである。すなわち、本態様のトランジスタアレイは、絶縁性材料からなり、貫通孔が形成された絶縁層と、上記絶縁層上に形成された薄膜トランジスタと、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成され、上記絶縁層の貫通孔を通して上記薄膜トランジスタのドレイン電極に接続された画素電極と、を有するものであって、上記画素電極がＳＵＳ基板からなることを特徴とするものである。
【００７８】
このような本態様のトランジスタアレイについて、図を参照しながら説明する。図８は本態様のトランジスタアレイの一例を示す概略断面図である。図８に例示するように、本態様のトランジスタアレイ１０は、絶縁性材料からなり、貫通孔が形成された絶縁層１２と、上記絶縁層１２上に形成された薄膜トランジスタ１３と、上記絶縁層１２の上記薄膜トランジスタ１３が形成された側とは反対側に形成された画素電極１４とを有するものである。このような例において、本態様のトランジスタアレイ１０は、上記画素電極１４がＳＵＳ基板からなることを特徴とするものである。また、上記薄膜トランジスタ１３は、ゲート電極１３ａ、ゲート絶縁層１３ｂ、半導体層１３ｃ、ソース電極１３ｄ、およびドレイン電極１３ｅを有するボトムゲート型構造のものであり、ドレイン電極１３ｅが上記絶縁層１２およびゲート絶縁層１３ｂに形成された貫通孔を介して上記画素電極１４に接続するように形成されている。
【００７９】
本態様によれば、上記画素電極がＳＵＳ基板からなるものであることにより、例えば、ＳＵＳ基板をパターニングすることにより、上記画素電極を形成することができる。このため、本態様によれば簡易な工程で製造可能なトランジスタアレイを得ることができる。また、本態様によれば、上記画素電極が、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成されていることにより、層間絶縁層を形成することが不要になり、構成が簡略化されたトランジスタアレイを得ることができる。
【００８０】
なお、上記図８においては、薄膜トランジスタとしてボトムゲート型構造を有するものが用いられる例を示したが、本態様のトランジスタアレイはこのような例に限定されるものではない。したがって、本態様のトランジスタアレイにおいては、図９に例示するように、トップゲート型構造を有する薄膜トランジスタが用いられてもよい。
【００８１】
本態様のトランジスタアレイは、少なくとも、絶縁層、画素電極、および薄膜トランジスタを有するものであり、必要に応じて他の構成を有してもよいものである。以下、本態様に用いられる各構成について順に説明する。
【００８２】
１．画素電極
まず、本態様に用いられる画素電極について説明する。本態様に用いられる画素電極は、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成され、上記薄膜トランジスタのドレイン電極に接続されたものであり、ＳＵＳ基板からなることを特徴とするものである。本態様に用いられる画素電極は、このようにＳＵＳ基板からなることを特徴とすることにより、例えば、本態様に用いられる画素電極を形成する方法として、まずＳＵＳ基板を用い、当該ＳＵＳ基板上に絶縁層、および薄膜トランジスタを形成し、その後、上記ＳＵＳ基板をパターニングすることによって画素電極を形成することも可能になる。このため、本態様のトランジスタアレイは、画素電極がＳＵＳ基板からなることにより、製造工程を簡略化できるという効果も奏するのである。
【００８３】
また、本態様における画素電極として用いられるＳＵＳ基板は、ステンレス材料からなるものであれば特に限定されるものではない。このようなステンレス材料としては、例えば、Ｃｒ系ステンレス鋼であるオーステナイト系ＳＵＳ３０４、Ｃｒ―Ｎｉ系ステンレス鋼であるフェライト系ＳＵＳ４３０、マルテンサイト系ＳＵＳ４１０等を挙げることができるが、なかでも本態様においては、線膨張係数がＳＵＳ３０４に比べて低いことからＴＦＴ各層のアライメントが合わせ易くなるＳＵＳ４３０が用いられることが好ましい。
【００８４】
本態様に用いられる画素電極の厚みとしては、特に限定されるものではないが、ＳＵＳ基板からなるという特徴を有することから、自己支持性を有することが望ましい。具体的な厚みの範囲は、上記ステンレス材料の種類等に応じて適宜決定されるものではあるが、通常、１μｍ〜１０００μｍの範囲内であることが好ましく、１μｍ〜６０μｍの範囲内であることがより好ましく、１μｍ〜４０μｍの範囲内であることがさらに好ましい。
【００８５】
２．絶縁層
次に本態様に用いられる絶縁層について説明する。本態様に用いられる絶縁層は、絶縁性材料からなり、貫通孔が形成されたものである。本態様に用いられる絶縁層については、上記第１態様のトランジスタアレイに用いられる絶縁層と同様であるため、ここでの説明は省略する。
【００８６】
３．薄膜トランジスタ
次に、本態様に用いられる薄膜トランジスタについて説明する。本態様に用いられる薄膜トランジスタは、上記絶縁層上に形成され、絶縁層に設けられた貫通孔を介して、ドレイン電極が画素電極に接続されたものである。本態様に用いられる薄膜トランジスタは、一般的に公知の薄膜トランジスタを用いることができる。したがって、本態様に用いられる薄膜トランジスタは、ボトムゲート型構造を有するものであってもよく（図８参照）、またはトップゲート型構造を有するものであってもよい（図９参照）。
【００８７】
ここで、本態様に用いられる薄膜トランジスタの各構成については、上記第１態様のトランジスタアレイに用いられるものと同様であるため、ここでの説明は省略する。
【００８８】
また、本態様に用いられる薄膜トランジスタは、上記トップゲート型構造および上記ボトムゲート型構造のいずれにおいても、最表層にパッシベーション層が形成されたものであってもよい。図１０は、本態様に用いられる薄膜トランジスタにパッシベーション層が形成されている場合の一例を示す概略断面図である。図１０（ａ）、（ｂ）に例示するように、本態様に用いられる薄膜トランジスタ１３には、パッシベーション層１３ｆが形成されていてもよい。なお、本態様に用いられるパッシベーション層については、上記第１態様のトランジスタアレイにおいて用いられるものと同様であるため、ここでの説明は省略する。
【００８９】
４．密着層
本態様においては、上記第１態様のトランジスタアレイと同様、図１１（ａ）、（ｂ）に例示するように、絶縁層１２と薄膜トランジスタ１３との間に、無機化合物を含む密着層１５が形成されていることが好ましく、なかでも、図１２（ａ）、（ｂ）に例示するように、密着層１５は、絶縁層１２上に形成され、クロム、チタン、アルミニウム、ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化クロムおよび酸化チタンからなる群から選択される少なくとも１種からなる第１密着層１５ａと、第１密着層１５ａ上に形成され、酸化ケイ素からなる第２密着層１５ｂとを有することが好ましい。
【００９０】
なお、密着層については、上記「Ｂ−１：第１態様のトランジスタアレイ」の項において説明したものと同様であるため、ここでの説明は省略する。
【００９１】
５．トランジスタアレイ
本態様のトランジスタアレイは、通常、上記絶縁層上に複数の薄膜トランジスタが形成された構成を有するものである。このような本態様のトランジスタアレイは、例えば、ディスプレイ、ＩＣタグなどの回路、センサ、メモリ等に用いることができる。
【００９２】
６．トランジスタアレイの製造方法
本態様のトランジスタアレイは、一般的にトランジスタアレイを製造する方法として公知の方法により製造することができる。もっとも、本態様のトランジスタアレイは、画素電極がＳＵＳ基板からなるという特徴を有することから、上記「Ａ．トランジスタアレイの製造方法」の項において説明した方法によって好適に製造することができる。
【００９３】
本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【実施例】
【００９４】
以下、本発明について実施例を用いて具体的に説明する。
【００９５】
［実施例］
（絶縁層の形成）
厚さ２０μｍのＳＵＳ４３０基材上に、全体を覆うように、脱気後の感光性ポリイミド樹脂組成物を最終膜厚２μｍになるようにスピンコートし、１００℃で１５分間乾燥させた後、フォトマスクを介して手動露光機を用いて高圧水銀灯により、パターン状に８０ｍＪ／ｃｍ２露光を行った。その後、１７０℃で１０分間加熱した後、テトラメチルアンモニウムハイドロオキサイド２．３８重量％水溶液とイソプロパノールとを８：２で混合した溶液で現像し、さらに、それを窒素雰囲気下で３５０℃で１時間加熱してイミド化を行い、絶縁層を形成した。
【００９６】
（密着層の形成）
次に、絶縁層上に、第１密着層としてのアルミニウム膜をＤＣスパッタリング法（成膜圧力０．２Ｐａ（アルゴン）、投入電力１ｋＷ、成膜時間１０秒）により厚さ５ｎｍで形成した。次いで、第２密着層としての酸化シリコン膜をＲＦマグネトロンスパッタリング法（成膜圧力０．３Ｐａ（アルゴン：酸素＝３：１）、投入電力２ｋＷ、成膜時間３０分）により厚さ１００ｎｍで形成した。これにより、薄膜素子用基板を得た。
【００９７】
（薄膜トランジスタの形成）
ボトムゲート・ボトムコンタクト構造の薄膜トランジスタを上記薄膜素子用基板上に形成した。まず、厚さ１００ｎｍのアルミニウム膜をゲート電極膜として成膜した後、レジストパターンをフォトリソグラフィー法で形成した後に燐酸溶液でウェットエッチングし、アルミニウム膜を所定パターンにパターニングしてゲート電極を形成した。次に、そのゲート電極を覆うように厚さ３００ｎｍの酸化ケイ素をゲート絶縁層として全面に形成した。このゲート絶縁層は、ＲＦマグネトロンスパッタリング装置を用い、６インチのＳｉＯ２ターゲットに投入電力：１．０ｋＷ（＝３Ｗ／ｃｍ２）、圧力：１．０Ｐａ、ガス：アルゴン＋Ｏ２（５０％）の成膜条件で形成した。この後、レジストパターンをフォトリソグラフィー法で形成した後にドライエッチングを施し、コンタクトホール（貫通孔）を形成した。
次に、半導体層を形成するためにＩｎ：Ｇａ：Ｚｎが１：１：１のＩｎＧａＺｎＯ系アモルファス酸化物薄膜（ＩｎＧａＺｎＯ４）を厚さ２５ｎｍとなるように形成した。アモルファス酸化物薄膜は、ＲＦマグネトロンスパッタリング装置を用い、室温（２５℃）、Ａｒ：Ｏ２を３０：５０とした条件下で、４インチのＩｎＧａＺｎＯ（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）ターゲットを用いて形成した。その後、アモルファス酸化物薄膜上にレジストパターンをフォトリソグラフィーで形成した後、シュウ酸溶液でウェットエッチングし、そのアモルファス酸化物薄膜をパターニングし、所定パターンからなるアモルファス酸化物薄膜を半導体層として形成した。
次に、厚さ１００ｎｍのチタン膜、アルミニウム膜をソース電極及びドレイン電極とするためにスパッタ法にて成膜した後、レジストパターンをフォトリソグラフィー法で形成した後に過酸化水素水溶液、燐酸溶液で連続的にウェットエッチングし、チタン膜、アルミニウム膜を所定パターンにパターニングしてソース電極及びドレイン電極を形成した。
続いて、全体を覆うように、厚さ１００ｎｍの酸化ケイ素をパッシベーション層としてＲＦマグネトロンスパッタリング法で形成した後、レジストパターンをフォトリソグラフィー法で形成した後にドライエッチングを施した。その後、大気中３００℃１時間のアニールを施し、薄膜トランジスタを形成した。
【００９８】
（ＳＵＳ基板のパターニング）
薄膜トランジスタを形成後、裏面のＳＵＳ基板上にレジストを形成し、画素部分をエッチングできるようにパターニングを行った。塩化第２鉄液および硝酸を混合したものを用いてＳＵＳ基板をエッチングした後、レジストを剥離し、画素電極を形成した。以上により、トランジスタアレイ（バックプレーン）を作製した。
【符号の説明】
【００９９】
１０  …  トランジスタアレイ
１１  …  金属基板
１２  …  絶縁層
１３  …  薄膜トランジスタ
１３ａ  …  ゲート電極
１３ｂ  …  ゲート絶縁層
１３ｃ  …  半導体層
１３ｄ  …  ソース電極
１３ｅ  …  ドレイン電極
１３ｆ  …  パッシベーション層
１４  …  画素電極
１５  …  密着層
１５ａ  …  第１密着層
１５ｂ  …  第２密着層
【図１】
2012191058.tif 000003
【図２】
2012191058.tif 000004
【図３】
2012191058.tif 000005
【図４】
2012191058.tif 000006
【図５】
2012191058.tif 000007
【図６】
2012191058.tif 000008
【図７】
2012191058.tif 000009
【図８】
2012191058.tif 000010
【図９】
2012191058.tif 000011
【図１０】
2012191058.tif 000012
【図１１】
2012191058.tif 000013
【図１２】
2012191058.tif 000014
【図１３】
2012191058.tif 000015