(57)【要約】【課題】固体撮像素子において、水平転送レジスタにおいて取り扱い電荷量の確保を容易とするとともに、転送効率を向上させ、コストの削減および消費電力の低減を容易に実現する。【解決手段】固体撮像素子１は、半導体基板上の撮像領域２にて行列状に配列される受光素子３と、受光素子３により生成された信号電荷を垂直方向に転送する垂直転送レジスタ４と、垂直転送レジスタ４により転送された信号電荷を水平方向に転送する水平転送レジスタ５と、半導体基板１０上にて各転送レジスタ４，５を構成する転送電極１１，１２下に設けられるゲート絶縁膜１３とを備え、ゲート絶縁膜１３は、垂直転送レジスタ４を構成する垂直転送電極１１下に位置し、第１の膜厚（ｄ１）を有する垂直転送電極下膜部１３Ａと、水平転送レジスタ５を構成する水平転送電極１２下に位置し、第１の膜厚（ｄ１）よりも薄い第２の膜厚（ｄ２）を有する水平転送電極下膜部１３Ｂとを含む。【選択図】図６
2012178399.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の撮像領域にて行列状に配列され、光電変換により信号電荷を生成する複数の受光素子と、
前記複数の受光素子の配列における各列方向の並びに沿って設けられ、前記受光素子により生成された信号電荷を垂直方向に転送する複数の垂直転送レジスタと、
前記垂直転送レジスタにより転送された信号電荷を水平方向に転送する水平転送レジスタと、
前記半導体基板上にて前記垂直転送レジスタおよび前記水平転送レジスタを構成する転送電極下に設けられるゲート絶縁膜と、を備え、
前記ゲート絶縁膜は、
前記垂直転送レジスタを構成する転送電極下に位置し、第１の膜厚を有する第１の部分と、
前記水平転送レジスタを構成する転送電極下に位置し、前記第１の膜厚よりも薄い第２の膜厚を有する第２の部分と、を含む、
固体撮像素子。
【請求項２】
前記第１の膜厚は、前記垂直転送レジスタを構成する転送電極に印加される、前記受光素子により生成された信号電荷を読み出すための読み出し電圧に対して、前記垂直転送レジスタを構成する転送電極と前記半導体基板との間での耐圧を確保する上で必要な膜厚であり、
前記第２の膜厚は、前記水平転送レジスタを構成する転送電極に印加される、信号電荷を転送するための駆動電圧に対して、前記水平転送レジスタを構成する転送電極と前記半導体基板との間での耐圧を確保する上で必要な膜厚である、
請求項１に記載の固体撮像素子。
【請求項３】
請求項１または請求項２に記載の固体撮像素子の製造方法であって、
前記半導体基板上に、前記ゲート絶縁膜となる絶縁膜を、前記第１の膜厚となるように形成する工程と、
前記第１の膜厚となるように形成した前記絶縁膜のうち、前記水平転送レジスタを構成する転送電極下の位置に対応する部分を、前記第２の膜厚となるように薄膜化することにより、前記第１の部分および前記第２の部分を形成する工程と、
前記第１の部分および前記第２の部分を形成した前記絶縁膜上に、前記垂直転送レジスタを構成する転送電極および前記水平転送レジスタを構成する転送電極を形成する工程と、を含む、
固体撮像素子の製造方法。
【請求項４】
請求項１または請求項２に記載の固体撮像素子の製造方法であって、
前記半導体基板上に、前記ゲート絶縁膜となる絶縁膜を、前記第２の膜厚となるように形成する工程と、
前記第２の膜厚となるように形成した前記絶縁膜のうち、前記垂直転送レジスタを構成する転送電極下の位置に対応する部分を、前記第１の膜厚となるように成膜することにより、前記第１の部分および前記第２の部分を形成する工程と、
前記第１の部分および前記第２の部分を形成した前記絶縁膜上に、前記垂直転送レジスタを構成する転送電極および前記水平転送レジスタを構成する転送電極を形成する工程と、を含む、
固体撮像素子の製造方法。
【請求項５】
請求項１または請求項２に記載の固体撮像素子と、
前記固体撮像素子を駆動するための駆動信号を生成する駆動手段と、を備える、
固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子およびその製造方法に関する。詳しくは、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）型の固体撮像素子およびその製造方法並びに固体撮像装置に関する。
【背景技術】
【０００２】
ＣＣＤ型の固体撮像素子は、半導体基板上の撮像領域にて２次元行列状に配置されて画素を構成する複数の受光素子と、各受光素子において光電変換により生成された信号電荷を転送する転送レジスタとを備える。転送レジスタとしては、一般に、行列状に配置される受光素子の各垂直列に沿って設けられ、信号電荷を垂直方向に転送する垂直転送レジスタと、水平方向に配された状態で垂直転送レジスタの端部に接続され、信号電荷を水平方向に転送する水平転送レジスタとが備えられる。垂直転送レジスタおよび水平転送レジスタは、それぞれ、信号電荷の転送方向に並ぶ複数の転送電極により構成される。
【０００３】
垂直転送レジスタおよび水平転送レジスタにより転送された信号電荷は、水平転送レジスタの終端側に設けられる出力部から出力される。出力部は、転送された信号電荷を、ＦＤ（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ）アンプ等の出力アンプによって電気信号に変換して出力する。
【０００４】
このようなＣＣＤ固体撮像素子においては、垂直転送レジスタおよび水平転送レジスタを構成する転送電極下、つまり各転送レジスタを構成する転送電極と半導体基板との間に、ＳｉＯ２等により形成されるゲート絶縁膜が存在する。そして、従来のＣＣＤ固体撮像素子においては、垂直転送レジスタの転送電極下のゲート絶縁膜の膜厚と、水平転送レジスタの転送電極下のゲート絶縁膜の膜厚とが、同じになっている（例えば、特許文献１参照。）。つまり、従来のＣＣＤ固体撮像素子においては、垂直転送レジスタの転送電極下のゲート絶縁膜と水平転送レジスタの転送電極下のゲート絶縁膜とは、同じ工程により形成され、特に区別されていない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１４０９２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
垂直転送レジスタおよび水平転送レジスタは、それぞれ、駆動電圧の印加を受けることによって駆動し、信号電荷の転送を行う。具体的には、垂直転送レジスタおよび水平転送レジスタの各転送レジスタを構成する各転送電極には、駆動電圧としてのクロック・パルスが独立して与えられる。この各転送電極に与えられるクロック・パルスの大きさとタイミングが適切に制御されることにより、信号電荷が蓄積される電位の井戸が移動し、転送電極の並びに沿って信号電荷が転送される。
【０００７】
上述したように転送電極と半導体基板との間に存在するゲート絶縁膜の膜厚の決定に際しては、転送電極と半導体基板との間の耐圧（絶縁耐圧）が考慮される。つまり、転送電極と半導体基板との間で必要な耐圧が確保できるように、ゲート絶縁膜の膜厚が決められる。ゲート絶縁膜の膜厚が厚いほど、得られる耐圧が大きくなる。
【０００８】
この点、垂直転送レジスタの転送電極に印加される電圧は、水平転送レジスタの転送電極に印加される電圧よりも高い。具体的には、水平転送レジスタの転送電極には、例えば０〜３Ｖ程度の駆動電圧が印加されるのに対し、垂直転送レジスタの転送電極には、例えば−７．５〜０Ｖ程度の駆動電圧が印加されるほか、駆動電圧に対して比較的高い（例えば１０〜１５Ｖ程度の）読み出し電圧が印加される。
【０００９】
このように、垂直転送レジスタの方が水平転送レジスタよりも、転送電極に印加される電圧が高いことから、転送電極と半導体基板との間で必要な耐圧は、垂直転送レジスタの方が水平転送レジスタよりも高い。このため、上述したように転送電極下のゲート絶縁膜の膜厚が垂直転送レジスタと水平転送レジスタとで同じである構造においては、ゲート絶縁膜の膜厚は、印加される電圧が高い方の転送レジスタである垂直転送レジスタの転送電極と半導体基板との間で必要な耐圧が確保できる厚さに設定される。
【００１０】
したがって、従来のＣＣＤ固体撮像素子においては、水平転送レジスタの転送電極下のゲート絶縁膜の膜厚は、水平転送レジスタの転送電極と半導体基板との間の耐圧を確保する観点から必要となる膜厚に対して厚く、水平転送レジスタの転送電極と半導体基板との間の耐圧が必要以上に確保されている。つまり、従来の構造においては、水平転送レジスタの転送電極下のゲート絶縁膜の膜厚は、必要以上に厚いということができる。
【００１１】
上述したように転送電極に駆動電圧が印加されることで信号電荷の転送が行われる転送レジスタにおいては、転送電極下に存在するゲート絶縁膜の膜厚が厚くなると、転送電極において駆動電圧が印加されることで変化する電位の、電圧の変化に対する追従性が低下する。転送電極における電圧の変化に対する電位の追従性が低下すると、電位の井戸を形成する各転送電極の電位の山と谷の高低差、つまり電位の井戸の深さについて十分な大きさを得ることができず、転送レジスタの取り扱い電荷量（転送できる最大の信号電荷量）が減少し、転送効率も劣化する。ここで、転送効率とは、信号電荷を転送した後の減少した信号と元の信号との割合である。
【００１２】
また、取り扱い電荷量を確保するためには、転送レジスタの幅を広げることが考えられる。しかし、転送レジスタの幅が広くなると、固体撮像素子としてのチップサイズが大きくなり、１枚のウエハから作られるチップの個数が減少するため、コストアップが生じる。
【００１３】
また、取り扱い電荷量を確保するとともに、転送効率の劣化を防止するための方策として、転送電極に印加する駆動電圧の振幅を大きくすることが考えられる。しかし、駆動電圧の振幅を大きくすることは、消費電力が大きくなるというデメリットをともなう。
【００１４】
そこで、本技術の目的は、水平転送レジスタにおいて取り扱い電荷量の確保が容易となるとともに、転送効率を向上させることができ、コストの削減および消費電力の低減を容易に実現することができる固体撮像素子およびその製造方法並びに固体撮像装置を提供することである。
【課題を解決するための手段】
【００１５】
本技術に係る固体撮像素子は、半導体基板上の撮像領域にて行列状に配列され、光電変換により信号電荷を生成する複数の受光素子と、前記複数の受光素子の配列における各列方向の並びに沿って設けられ、前記受光素子により生成された信号電荷を垂直方向に転送する複数の垂直転送レジスタと、前記垂直転送レジスタにより転送された信号電荷を水平方向に転送する水平転送レジスタと、前記半導体基板上にて前記垂直転送レジスタおよび前記水平転送レジスタを構成する転送電極下に設けられるゲート絶縁膜と、を備え、前記ゲート絶縁膜は、前記垂直転送レジスタを構成する転送電極下に位置し、第１の膜厚を有する第１の部分と、前記水平転送レジスタを構成する転送電極下に位置し、前記第１の膜厚よりも薄い第２の膜厚を有する第２の部分と、を含むものである。
【００１６】
また、本技術に係る固体撮像素子においては、好ましくは、前記第１の膜厚は、前記垂直転送レジスタを構成する転送電極に印加される、前記受光素子により生成された信号電荷を読み出すための読み出し電圧に対して、前記垂直転送レジスタを構成する転送電極と前記半導体基板との間での耐圧を確保する上で必要な膜厚であり、前記第２の膜厚は、前記水平転送レジスタを構成する転送電極に印加される、信号電荷を転送するための駆動電圧に対して、前記水平転送レジスタを構成する転送電極と前記半導体基板との間での耐圧を確保する上で必要な膜厚である。
【００１７】
本技術に係る固体撮像素子の製造方法は、前記固体撮像素子の製造方法であって、前記半導体基板上に、前記ゲート絶縁膜となる絶縁膜を、前記第１の膜厚となるように形成する工程と、前記第１の膜厚となるように形成した前記絶縁膜のうち、前記水平転送レジスタを構成する転送電極下の位置に対応する部分を、前記第２の膜厚となるように薄膜化することにより、前記第１の部分および前記第２の部分を形成する工程と、前記第１の部分および前記第２の部分を形成した前記絶縁膜上に、前記垂直転送レジスタを構成する転送電極および前記水平転送レジスタを構成する転送電極を形成する工程と、を含むものである。
【００１８】
本技術に係る固体撮像素子の製造方法は、前記半導体基板上に、前記ゲート絶縁膜となる絶縁膜を、前記第２の膜厚となるように形成する工程と、前記第２の膜厚となるように形成した前記絶縁膜のうち、前記垂直転送レジスタを構成する転送電極下の位置に対応する部分を、前記第１の膜厚となるように成膜することにより、前記第１の部分および前記第２の部分を形成する工程と、前記第１の部分および前記第２の部分を形成した前記絶縁膜上に、前記垂直転送レジスタを構成する転送電極および前記水平転送レジスタを構成する転送電極を形成する工程と、を含むものである。
【００１９】
本技術に係る固体撮像装置は、前記固体撮像素子と、前記固体撮像素子を駆動するための駆動信号を生成する駆動手段と、を備えるものである。
【発明の効果】
【００２０】
本技術によれば、水平転送レジスタにおいて取り扱い電荷量の確保が容易となるとともに、転送効率を向上させることができ、コストの削減および消費電力の低減を容易に実現することができる。
【図面の簡単な説明】
【００２１】
【図１】本技術の一実施形態に係る固体撮像素子の構成を示す図。
【図２】本技術の一実施形態に係る固体撮像素子の垂直転送レジスタの部分の構造を示す断面図。
【図３】本技術の一実施形態に係る固体撮像素子の水平転送レジスタの部分の構造を示す断面図。
【図４】本技術の一実施形態に係る固体撮像素子の製造方法の説明図。
【図５】本技術の一実施形態に係る固体撮像素子の製造方法の説明図。
【図６】本技術の一実施形態に係る固体撮像素子の製造方法の説明図。
【図７】本技術の一実施形態に係る固体撮像素子の製造方法の説明図。
【図８】本技術の一実施形態に係る固体撮像素子の水平転送レジスタの他の構成を示す断面図。
【図９】本技術の一実施形態に係る固体撮像素子の水平転送レジスタの他の構成を示す断面図。
【図１０】本技術の一実施形態に係る固体撮像装置の構成を示す図。
【発明を実施するための形態】
【００２２】
本技術は、垂直転送レジスタおよび水平転送レジスタの各転送電極下に存在するゲート絶縁膜の膜厚に関し、水平転送レジスタの転送電極下のゲート絶縁膜の膜厚を、垂直転送レジスタの転送電極下のゲート絶縁膜の膜厚よりも薄くすることにより、水平転送レジスタについての取り扱い電荷量の増加、および転送効率の向上、ならびにコストの削減および消費電力の低減を実現しようとするものである。
【００２３】
［固体撮像素子の概略構成］
図１を用いて、本実施形態に係る固体撮像素子１の概略構成について説明する。本実施形態の固体撮像素子１は、奇数と偶数のラインを別々のフィールドで走査し、その２つのフィールドを合わせて１つのフレームとする走査方式を採用するいわゆるインターレース方式のＣＣＤ固体撮像素子である。ただし、走査方式は、特に限定されず、例えば、１つのフレームのすべてのラインを順番に１回で走査するノンインターレース方式等であってもよい。
【００２４】
図１に示すように、固体撮像素子１は、半導体基板上に構成される矩形状の撮像領域２を有する。固体撮像素子１は、撮像領域２に、複数の受光素子３を備える。複数の受光素子３は、半導体基板上の撮像領域２にて行列状に配列される。つまり、複数の受光素子３は、矩形状の撮像領域２に沿って、縦方向・横方向に２次元行列状に配置される。本実施形態の固体撮像素子１では、図１において、縦方向を垂直方向とし、横方向を水平方向とする。
【００２５】
受光素子３は、フォト・ダイオードにより構成され、撮像領域２における画素を構成する。受光素子３は、光電変換により信号電荷を生成し、蓄積する。つまり、受光素子３は、受光面を有し、その受光面に入射した光量（強度）に応じた信号電荷を生成し、生成した信号電荷を蓄積する。
【００２６】
固体撮像素子１は、受光素子３で生成された信号電荷を転送する電荷転送部（転送レジスタ）として、信号電荷を垂直方向に転送する複数の垂直転送レジスタ４を備える。垂直転送レジスタ４は、複数の受光素子３の行列状の２次元配列における各列方向（垂直方向）の並びに沿って設けられる。つまり、図１に示すように、複数の垂直転送レジスタ４は、行列状に配置される複数の受光素子３の垂直方向に並ぶ列毎に、各列の一側（図１では左側）に隣接するように、受光素子３の垂直方向の並びに沿って互いに平行に配された状態で設けられる。受光素子３により生成された信号電荷は、垂直転送レジスタ４に読み出され、垂直転送レジスタ４によって垂直方向に転送される。
【００２７】
固体撮像素子１は、受光素子３で生成された信号電荷を転送する電荷転送部（転送レジスタ）として、垂直転送レジスタ４により転送された信号電荷を水平方向に転送する水平転送レジスタ５を備える。水平転送レジスタ５は、矩形状の撮像領域２に対して垂直方向の一側（図１では下側）の水平方向の辺に沿って配置される。したがって、垂直転送レジスタ４は、受光素子３から読み出された信号電荷を、水平転送レジスタ５側（図１では下側）に向けて垂直方向に転送する。
【００２８】
垂直転送レジスタ４および水平転送レジスタ５により転送された信号電荷は、水平転送レジスタ５の終端側に設けられる出力部６から出力される。出力部６は、転送された信号電荷を、ＦＤ（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ）アンプ等の出力アンプによって電気信号に変換して出力する。
【００２９】
本実施形態の固体撮像素子１においては、垂直転送レジスタ４は、４相駆動パルスにより駆動される。このため、垂直転送レジスタ４は、４相駆動に対応する４種類の転送電極を有する。垂直転送レジスタ４において、４種類の転送電極は、２画素ごとに垂直方向に所定の順序で繰り返し設けられる。そして、垂直転送レジスタ４を構成する４種類の転送電極には、駆動電圧としての４相のクロック・パルスＶφ１，Ｖφ２，Ｖφ３，Ｖφ４が、各電極に独立して与えられる。この４相のクロック・パルスＶφ１，Ｖφ２，Ｖφ３，Ｖφ４の大きさとタイミングが適切に制御されることにより、各受光素子３から垂直転送レジスタ４に読み出された信号電荷が、垂直転送レジスタ４の電極の並びに従って転送される。
【００３０】
本実施形態の固体撮像素子１においては、水平転送レジスタ５は、３相駆動パルスにより駆動される。このため、水平転送レジスタ５を構成する転送電極には、駆動電圧としての３相のクロック・パルスＨφ１，Ｈφ２，Ｈφ３が、各電極に独立して与えられる。この３相のクロック・パルスＨφ１，Ｈφ２，Ｈφ３の大きさとタイミングが適切に制御されることにより、垂直転送レジスタ４から水平転送レジスタ５に転送された信号電荷が、水平方向に転送される。
【００３１】
［固体撮像素子の詳細構成］
本実施形態の固体撮像素子１の詳細構成について、図１から図３を用いて説明する。なお、図２は、図１におけるＡ−Ａ’位置の部分断面図に相当し、図３は、図１におけるＢ−Ｂ’位置の部分断面図に相当する。
【００３２】
図２に示すように、垂直転送レジスタ４は、半導体基板１０上において、信号電荷の転送方向（矢印Ａ１参照）である垂直方向に並ぶ複数の転送電極（以下「垂直転送電極」という。）１１により構成される。隣り合う垂直転送電極１１間には、電極間のギャップ幅を規定する仕切り部が設けられる。
【００３３】
本実施形態では、半導体基板１０は、シリコン（Ｓｉ）を材料とするシリコン基板である。また、垂直転送レジスタ４を構成する垂直転送電極１１は、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）により形成される。また、本実施形態では、垂直転送レジスタ４を構成する垂直転送電極１１は、隣り合う電極同士がオーバーラップしない単層電極を構成する。なお、半導体基板１０および垂直転送電極１１それぞれを形成する材料は、特に限定されるものではない。
【００３４】
図２に示すように、固体撮像素子１が備える各垂直転送レジスタ４は、４相駆動に対応する４種類の垂直転送電極１１として、２種類の読み出し電極Ｖ１，Ｖ３と、２種類の非読み出し電極Ｖ２，Ｖ４を有する。これらの電極Ｖ１，Ｖ２，Ｖ３，Ｖ４は、２画素ごとに垂直方向に所定の順番で設けられる。本実施形態では、４種類の垂直転送電極１１は、垂直転送レジスタ４による電荷の転送方向にならって、読み出し電極Ｖ１、非読み出し電極Ｖ２、読み出し電極Ｖ３、非読み出し電極Ｖ４の順番に配置されている。
【００３５】
垂直転送レジスタ４を構成する各電極Ｖ１，Ｖ２，Ｖ３，Ｖ４は、配線によって種類毎に互いに電気的に接続され、種類毎に同じタイミングで４相のクロック・パルスＶφ１，Ｖφ２，Ｖφ３，Ｖφ４の印加を受ける。この各電極Ｖ１，Ｖ２，Ｖ３，Ｖ４に与えられるクロック・パルスＶφ１，Ｖφ２，Ｖφ３，Ｖφ４の大きさとタイミングが適切に制御されることにより、信号電荷が蓄積される電位の井戸が移動し、電極Ｖ１，Ｖ２，Ｖ３，Ｖ４の並びに沿って信号電荷が転送される。
【００３６】
垂直転送レジスタ４は、垂直転送電極１１において、クロック・パルスとして、垂直転送電圧および読み出し電圧の印加を受ける。垂直転送電圧は、信号電荷を垂直方向に転送するための駆動電圧である。読み出し電圧は、受光素子３により生成された信号電荷の読み出しを行うための電圧である。信号電荷の読み出しとは、受光素子３に蓄積された信号電荷を垂直転送レジスタ４に転送する動作である。垂直転送レジスタ４は、読み出し電極Ｖ１，Ｖ３において、クロック・パルスＶφ１，Ｖφ３として、互いに異なる所定のタイミングで、読み出し電圧の印加を受ける。
【００３７】
信号電荷の読み出しは、次のようにして行われる。信号電荷の読み出しに際しては、読み出し電極Ｖ１，Ｖ３に読み出し電圧が印加される。これにより、垂直転送電極１１の電位が、受光素子３に対する露光時から信号電荷の読み出し時の所定の電位まで高くなり、各受光素子３と垂直転送レジスタ４との間に存在する読み出しゲートの電位が受光素子３の電位より高くなる。
【００３８】
このような電位の変動により、受光素子３の電位と垂直転送電極１１の電位との電位差によって垂直転送レジスタ４において電位の井戸が形成されるとともに、各受光素子３で信号電荷の蓄積に際して読み出しゲートの電位により形成されていた電位による障壁が除かれる。そして、各受光素子３に蓄積されていた信号電荷が、読み出しゲートを介して垂直転送レジスタ４に読み出し転送される。
【００３９】
このようにして信号電荷の読み出しが行われることから、垂直転送レジスタ４を構成する垂直転送電極１１に印加されるクロック・パルスに関し、読み出し電圧は、垂直転送電圧に対して比較的高い。具体的には、垂直転送電極１１に印加される垂直転送電圧が、例えば−７．５〜０Ｖ程度であるのに対し、読み出し電圧は、例えば１０〜１５Ｖ程度である。
【００４０】
図３に示すように、水平転送レジスタ５は、半導体基板１０上において、信号電荷の転送方向（矢印Ａ２参照）である水平方向に並ぶ複数の転送電極（以下「水平転送電極」という。）１２により構成される。隣り合う水平転送電極１２間には、電極間のギャップ幅を規定する仕切り部が設けられる。
【００４１】
本実施形態では、水平転送レジスタ５を構成する水平転送電極１２は、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）により形成される。また、本実施形態では、水平転送レジスタ５を構成する水平転送電極１２は、隣り合う電極同士がオーバーラップしない単層電極を構成する。なお、水平転送電極１２を形成する材料は、特に限定されるものではない。
【００４２】
図２に示すように、固体撮像素子１が備える水平転送レジスタ５は、３相駆動に対応する３種類の水平転送電極１２として、電極Ｈ１，Ｈ２，Ｈ３を有する。これらの電極Ｈ１，Ｈ２，Ｈ３は、水平方向に所定の順番で設けられる。本実施形態では、３種類の水平転送電極１２は、水平転送レジスタ５による電荷の転送方向にならって、電極Ｈ１、電極Ｈ２、電極Ｈ３の順番に配置されている。
【００４３】
水平転送レジスタ５を構成する各電極Ｈ１，Ｈ２，Ｈ３は、配線によって種類毎に互いに電気的に接続され、種類毎に同じタイミングで３相のクロック・パルスＨφ１，Ｈφ２，Ｈφ３の印加を受ける。この各電極Ｈ１，Ｈ２，Ｈ３に与えられるクロック・パルスＨφ１，Ｈφ２，Ｈφ３の大きさとタイミングが適切に制御されることにより、信号電荷が蓄積される電位の井戸が移動し、電極Ｈ１，Ｈ２，Ｈ３の並びに沿って信号電荷が転送される。
【００４４】
水平転送レジスタ５は、水平転送電極１２において、クロック・パルスとして、水平転送電圧の印加を受ける。水平転送電圧は、信号電荷を水平方向に転送するための駆動電圧である。水平転送レジスタ５において水平転送電極１２に印加される水平転送電圧は、垂直転送レジスタ４において垂直転送電極１１に印加される垂直転送電圧よりも高い。一方、水平転送レジスタ５において水平転送電極１２に印加される水平転送電圧は、垂直転送レジスタ４において垂直転送電極１１に印加される読み出し電圧よりも低い。具体的には、上記のとおり垂直転送電極１１に印加される垂直転送電圧が例えば−７．５〜０Ｖ程度、読み出し電圧が例えば１０〜１５Ｖ程度であるのに対し、水平転送電極１２に印加される水平転送電圧は、例えば０〜３Ｖ程度である。
【００４５】
そして、図２および図３に示すように、固体撮像素子１においては、垂直転送レジスタ４を構成する垂直転送電極１１、および水平転送レジスタ５を構成する水平転送電極１２の各電極下、つまり各転送レジスタ４，５を構成する転送電極１１，１２と半導体基板１０との間に、ゲート絶縁膜１３が存在する。つまり、固体撮像素子１は、半導体基板１０上にて垂直転送レジスタ４および水平転送レジスタ５を構成する転送電極１１，１２下に設けられるゲート絶縁膜１３を備える。
【００４６】
ゲート絶縁膜１３は、絶縁材料として、均一な半導体基板１０と、垂直転送レジスタ４を構成する垂直転送電極１１、および水平転送レジスタ５を構成する水平転送電極１２との間に介在する。つまり、半導体基板１０上において、垂直転送レジスタ４および水平転送レジスタ５を構成する転送電極１１，１２が、ゲート絶縁膜１３を介して、所定の方向に並べられて形成される。
【００４７】
ゲート絶縁膜１３の材料としては、例えば、２酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、リンシリケートガラス（ＰＳＧ）、ボロンリンシリケートガラス（ＢＰＳＧ）、酸化タンタル（Ｔａ２Ｏ５）等が用いられる。
【００４８】
ゲート絶縁膜１３は、例えば２酸化シリコンを材料として形成されるシリコン酸化膜等として１種類の膜種からなる単層構造であってもよく、例えば上記の材料のうちの複数種類の材料により形成される複数の膜種が積層されて形成される積層構造であってもよい。
【００４９】
以上のような構成を備える本実施形態の固体撮像素子１においては、半導体基板１０と転送電極１１，１２との間に形成されるゲート絶縁膜１３に関し、垂直転送レジスタ４の垂直転送電極１１下に存在するゲート絶縁膜１３と、水平転送レジスタ５の水平転送電極１２下に存在するゲート絶縁膜１３とで、異なる膜厚が採用されている。両者を比較した場合、水平転送電極１２下のゲート絶縁膜１３の膜厚の方が、垂直転送電極１１下のゲート絶縁膜１３の膜厚よりも薄い。
【００５０】
したがって、図２および図３に示すように、垂直転送レジスタ４の垂直転送電極１１下のゲート絶縁膜１３の膜厚をｄ１とし、水平転送レジスタ５の水平転送電極１２下のゲート絶縁膜１３の膜厚をｄ２とすると、ゲート絶縁膜１３は、ｄ１＞ｄ２となるように形成される。
【００５１】
このように、本実施形態の固体撮像素子１においては、ゲート絶縁膜１３は、垂直転送レジスタ４の垂直転送電極１１と半導体基板１０との間に挟まれる垂直転送電極下膜部１３Ａと、水平転送レジスタ５の水平転送電極１２と半導体基板１０との間に挟まれる水平転送電極下膜部１３Ｂとを含む。そして、ゲート絶縁膜１３は、水平転送電極下膜部１３Ｂの膜厚ｄ２が垂直転送電極下膜部１３Ａの膜厚ｄ１よりも薄くなるように形成される。
【００５２】
したがって、本実施形態の固体撮像素子１では、垂直転送電極下膜部１３Ａが、垂直転送レジスタ４を構成する転送電極である垂直転送電極１１下に位置し、第１の膜厚（膜厚ｄ１）を有する第１の部分に相当する。また、水平転送電極下膜部１３Ｂが、水平転送レジスタ５を構成する転送電極である水平転送電極１２下に位置し、第１の膜厚（膜厚ｄ１）よりも薄い第２の膜厚（膜厚ｄ２）を有する第２の部分に相当する。
【００５３】
垂直転送電極下膜部１３Ａおよび水平転送電極下膜部１３Ｂの具体的な膜厚は、例えば次のとおりである。ゲート絶縁膜１３の種類や構造や製造方法等により、絶縁強度が異なるため、多少の誤差はあるものの、垂直転送電極下膜部１３Ａにおいて必要な膜厚（最小膜厚）は、３０ｎｍ（ナノメートル）程度である。そして、垂直転送電極下膜部１３Ａの最小膜厚としての３０ｎｍ程度の値に対して、製造ばらつき等が考慮され、垂直転送電極下膜部１３Ａの膜厚は、３０−６０ｎｍ程度の範囲で設定される。
【００５４】
垂直転送電極下膜部１３Ａの膜厚について、上記の３０−６０ｎｍ程度という数値範囲における上限の値６０ｎｍは、ゲート絶縁膜１３の膜厚が大きくなることによる取り扱い電荷量の減少や転送効率の劣化を防止する観点から規定された値である。つまり、ゲート絶縁膜１３の膜厚が、６０ｎｍよりも極端に厚くなると、取り扱い電荷量の減少や転送効率の劣化が生じやすくなるため、垂直転送電極下膜部１３Ａの膜厚の上限（最大膜厚）は、６０ｎｍ程度に設定される。
【００５５】
このように３０−６０ｎｍ程度の範囲で設定される垂直転送電極下膜部１３Ａの膜厚に対し、水平転送電極下膜部１３Ｂの膜厚は、垂直転送電極下膜部１３Ａの膜厚よりも数ｎｍから数十ｎｍ薄い膜厚に設定される。ゲート絶縁膜１３の膜厚設定の一例としては、垂直転送電極下膜部１３Ａの膜厚が４０ｎｍである場合、水平転送電極下膜部１３Ｂの膜厚は１５ｎｍに設定される。
【００５６】
ただし、垂直転送電極下膜部１３Ａの膜厚と水平転送電極下膜部１３Ｂの膜厚との差や比率等は、特に限定されるものではない。垂直転送電極下膜部１３Ａの膜厚が、ゲート絶縁膜の種類や構造や製造方法等により、固体撮像素子において従来からゲート絶縁膜の膜厚として適した膜厚であるのに対し、水平転送電極下膜部１３Ｂの膜厚は、垂直転送電極下膜部１３Ａの膜厚に対して数ｎｍから２０ｎｍ程度薄い値であればよい。
【００５７】
ゲート絶縁膜１３の膜厚の設定に際しては、垂直転送レジスタ４および水平転送レジスタ５を構成する転送電極１１，１２と半導体基板１０との間の耐圧（絶縁耐圧）が考慮される。つまり、ゲート絶縁膜１３の膜厚を決定するための指標として、転送電極１１，１２と半導体基板１０との間で必要な耐圧が確保できることがある。
【００５８】
そこで、上述したようにゲート絶縁膜１３における垂直転送電極下膜部１３Ａと水平転送電極下膜部１３Ｂとで互いに異なる膜厚を有する構成において、垂直転送電極下膜部１３Ａの膜厚は、垂直転送レジスタ４を構成する垂直転送電極１１と半導体基板１０との間でのみ必要な耐圧が確保される膜厚に設定され、水平転送電極下膜部１３Ｂの膜厚は、水平転送レジスタ５を構成する水平転送電極１２と半導体基板１０との間でのみ必要な耐圧が確保されるように設定される。つまり、垂直転送電極１１下と水平転送電極１２下とで、半導体基板１０との間で必要とされる耐圧が異なることから、垂直転送電極下膜部１３Ａおよび水平転送電極下膜部１３Ｂそれぞれにおいて、最小限必要な耐圧が確保できるように、膜厚が設定される。
【００５９】
垂直転送電極１１下と水平転送電極１２下とで、半導体基板１０との間で必要とされる耐圧が異なることは、各転送電極１１，１２に印加される電圧の大きさが異なることに基づく。上述したように、水平転送電極１２には、例えば０〜３Ｖ程度の駆動電圧が印加されるのに対し、垂直転送電極１１には、例えば−７．５〜０Ｖ程度の駆動電圧のほか、例えば１０〜１５Ｖ程度の読み出し電圧が印加される。したがって、ゲート絶縁膜１３の膜厚が厚いほど、得られる耐圧が大きくなることから、各転送電極１１，１２で印加される電圧に対して最小限必要な耐圧が確保できるように膜厚の設定を行うことにより、水平転送電極下膜部１３Ｂの膜厚の方が、垂直転送電極下膜部１３Ａの膜厚よりも薄くなる。
【００６０】
具体的には、水平転送電極１２下において半導体基板１０との間で必要な耐圧は、垂直転送電極１１下において半導体基板１０との間で必要な耐圧と比べて７．５−１０Ｖ程度低い値となる。したがって、ゲート絶縁膜１３における耐圧と膜厚との関係に基づくと、ゲート絶縁膜１３の種類や構造や製造方法等にもよるが、必要な耐圧を確保する観点からは、水平転送電極下膜部１３Ｂの膜厚は、垂直転送電極下膜部１３Ａの膜厚に対して少なくとも１０ｎｍ以上は薄くできる。
【００６１】
以上のように、本実施形態の固体撮像素子１においては、垂直転送電極下膜部１３Ａの膜厚である第１の膜厚（ｄ１）は、垂直転送レジスタ４を構成する垂直転送電極１１に印加される、受光素子３により生成された信号電荷を読み出すための読み出し電圧に対して、垂直転送電極１１と半導体基板１０との間での耐圧を確保する上で必要な膜厚である。また、水平転送電極下膜部１３Ｂの膜厚である第２の膜厚（ｄ２）は、水平転送レジスタ５を構成する水平転送電極１２に印加される、信号電荷を転送するための駆動電圧に対して、水平転送電極１２と半導体基板１０との間での耐圧を確保する上で必要な膜厚である。
【００６２】
本実施形態の固体撮像素子１によれば、次のような効果が得られる。本実施形態の固体撮像素子１によれば、水平転送電極１２と半導体基板１０との間に存在するゲート絶縁膜１３の膜厚を、他の部分に対して部分的に薄くすることができる。これにより、水平転送レジスタ５の部分において、取り扱い電荷量を増加することができ、転送効率を向上させることができる。
【００６３】
すなわち、ゲート絶縁膜１３の膜厚が薄くなると、水平転送電極１２において転送電圧が印加されることで変化する電位の、電圧の変化に対する追従性が向上する。水平転送電極１２における電圧の変化に対する電位の追従性が向上すると、電位の井戸を形成する各水平転送電極１２の電位の山と谷の高低差、つまり電位の井戸の深さについて十分な大きさを得ることができるため、取り扱い電荷量が増加し、転送効率が向上する。
【００６４】
また、水平転送レジスタ５において電位の井戸の深さを深くすることができることから、取り扱い電荷量の確保が容易となる。このため、従来と同様の取り扱い電荷量を確保するためには、水平転送レジスタ５の幅の寸法を短くすることができる。これにより、固体撮像素子としてのチップサイズを小さくすることができ、１枚のウエハから得られるチップの個数を増やすことが可能となり、コストを削減することができる。チップサイズの縮小下に関し、具体的には、ゲート絶縁膜１３において水平転送電極１２下の水平転送電極下膜部１３Ｂを、他の部分に対して部分的に１０ｎｍ薄くした場合、水平転送レジスタ５の面積を約１割縮小できることが見込まれる。
【００６５】
また、取り扱い電荷量の確保が容易となり、転送効率が向上することから、所望される取り扱い電荷量および転送効率を得るための電位の井戸を形成するために必要な水平転送電圧を低く（電圧の振幅を小さく）抑えることができる。これにより、消費電力を低減させることができる。消費電力の低減に関し、具体的には、ゲート絶縁膜１３において水平転送電極１２下の水平転送電極下膜部１３Ｂを、他の部分に対して部分的に１０ｎｍ薄くした場合、水平転送レジスタ５で消費される電力を約１割削減できることが見込まれる。
【００６６】
以上のように、本実施形態の固体撮像素子１によれば、水平転送レジスタ５において取り扱い電荷量の確保が容易となるとともに、転送効率を向上させることができ、コストの削減および消費電力の低減を容易に実現することができる。
【００６７】
［固体撮像素子の製造方法］
続いて、本実施形態の固体撮像素子１の製造方法の一例について、図４から図６を用いて説明する。なお、図４から図６においては、直線Ｏ１よりも左側の部分が、垂直転送レジスタ４が設けられる部分の断面を示し、直線Ｏ１よりも右側の部分が、水平転送レジスタ５が設けられる部分の断面を示す。また、以下に説明する固体撮像素子１の製造方法においては、ゲート絶縁膜１３が、２酸化シリコン（ＳｉＯ２）からなる単層構造のシリコン酸化膜として形成される場合を例に説明する。
【００６８】
本実施形態の固体撮像素子１の製造方法では、図４に示すように、まず、半導体基板１０上に、ゲート絶縁膜１３となる絶縁膜１３ａを、第１の膜厚（ｄ１）となるように形成する工程が行われる。すなわち、シリコン基板である半導体基板１０の上面に、例えば、半導体基板１０に酸化シリコンを付着させる方法の一つであるＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法（化学気相成長法）により、ＳｉＯ２が堆積させられ、膜厚ｄ１のシリコン酸化膜である絶縁膜１３ａが形成される。
【００６９】
このように、本工程では、垂直転送電極下膜部１３Ａおよび水平転送電極下膜部１３Ｂの膜厚のうち、最終的に垂直転送電極下膜部１３Ａの膜厚となる厚い方の膜厚（第１の膜厚）で、シリコン酸化膜である絶縁膜１３ａが形成される。なお、本例は、絶縁膜１３ａが１種類の膜種からなる場合であるが、絶縁膜１３ａは、ＳｉＯ２を一度に堆積することによって形成してもよく、ＳｉＯ２を複数回に分けて堆積することで形成してもよい。また、絶縁膜１３ａを形成する方法としては、ＣＶＤ法の他、例えば、半導体基板１０のシリコン結晶自体を酸化する熱酸化法など、適宜周知の方法が採用される。
【００７０】
次に、図５に示すように、第１の膜厚（ｄ１）となるように形成した絶縁膜１３ａのうち、水平転送電極１２下の位置に対応する部分を、第２の膜厚（ｄ２）となるように薄膜化することにより、垂直転送電極下膜部１３Ａおよび水平転送電極下膜部１３Ｂを形成する工程が行われる。すなわち、フォトリソグラフィ法によるフォトエッチングにより、絶縁膜１３ａのうち、最終的に水平転送レジスタ５を構成する水平転送電極１２の下に位置するゲート絶縁膜１３の部分に対応する部分について、第１の膜厚（ｄ１）と第２の膜厚（ｄ２）の差分を除去する工程が行われる。
【００７１】
具体的には、半導体基板１０上に形成された膜厚ｄ１の絶縁膜１３ａに対して、最終的に水平転送電極１２下となる部分以外の部分が、フォトレジストが塗布されることにより被膜される。そして、ウエットエッチング等のエッチング法により、絶縁膜１３ａにおける水平転送電極１２下となる部分が、膜厚ｄ２となるように薄膜化される。その後、絶縁膜１３ａの上に塗布されたフォトレジストは、有機溶剤等によって除去される。
【００７２】
このように、本工程では、垂直転送電極下膜部１３Ａの膜厚となる厚い方の膜厚（第１の膜厚）の絶縁膜１３ａが部分的に薄膜化されることにより、垂直転送電極下膜部１３Ａおよび水平転送電極下膜部１３Ｂの膜厚のうち、最終的に水平転送電極下膜部１３Ｂの膜厚となる薄い方の膜厚（第２の膜厚）の部分が形成される。これにより、ゲート絶縁膜１３が有する垂直転送電極下膜部１３Ａおよび水平転送電極下膜部１３Ｂが形成される。なお、半導体基板１０上に形成された絶縁膜１３ａを部分的に薄膜化する方法としては、特に限定されることなく適宜周知の方法が採用される。
【００７３】
そして、図６に示すように、垂直転送電極下膜部１３Ａおよび水平転送電極下膜部１３Ｂを形成した絶縁膜１３ａ上に、垂直転送レジスタ４を構成する垂直転送電極１１および水平転送レジスタ５を構成する水平転送電極１２を形成する工程が行われる。すなわち、垂直転送レジスタ４については、垂直転送電極下膜部１３Ａ上に、垂直方向に並ぶ複数の垂直転送電極１１が形成され、水平転送レジスタ５については、水平転送電極下膜部１３Ｂ上に、水平方向に並ぶ複数の水平転送電極１２が形成される。
【００７４】
垂直転送電極１１および水平転送電極１２は、ＣＶＤ法、フォトリソグラフィ法、ドライエッチング法等の周知の方法が適宜用いられ、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）からなる単層電極として所定のパターンに形成される。
【００７５】
以上のような工程が行われることにより、半導体基板１０と転送電極１１，１２との間に、垂直転送レジスタ４の部分と水平転送レジスタ５の部分とで異なる膜厚のゲート絶縁膜１３、つまり垂直転送電極下膜部１３Ａおよび水平転送電極下膜部１３Ｂが形成される。
【００７６】
本実施形態の固体撮像素子１の製造方法としては、次のような方法が用いられてもよい。本実施形態の固体撮像素子１の製造方法の他の例について、図５から図７を用いて説明する。本例では、先に、薄い方の膜厚である第２の膜厚（ｄ２）で、ゲート絶縁膜１３となる絶縁膜を形成し、その絶縁膜を部分的に厚膜化する。
【００７７】
図７に示すように、まず、半導体基板１０上に、ゲート絶縁膜１３となる絶縁膜１３ｂを、第２の膜厚（ｄ２）となるように形成する工程が行われる。すなわち、シリコン基板である半導体基板１０の上面に、例えばＣＶＤ法により、膜厚ｄ２のシリコン酸化膜である絶縁膜１３ｂが形成される。本工程では、垂直転送電極下膜部１３Ａおよび水平転送電極下膜部１３Ｂの膜厚のうち、最終的に水平転送電極下膜部１３Ｂの膜厚となる薄い方の膜厚（第２の膜厚）で、シリコン酸化膜である絶縁膜１３ｂが形成される。
【００７８】
次に、第２の膜厚（ｄ２）となるように形成した絶縁膜１３ｂのうち、垂直転送電極１１下の位置に対応する部分を、第１の膜厚（ｄ１）となるように成膜することにより、垂直転送電極下膜部１３Ａおよび水平転送電極下膜部１３Ｂを形成する工程が行われる（図５参照）。すなわち、フォトリソグラフィ法によるフォトエッチングにより、絶縁膜１３ｂのうち、最終的に垂直転送レジスタ４を構成する垂直転送電極１１の下に位置するゲート絶縁膜１３の部分に対応する部分について、第１の膜厚（ｄ１）と第２の膜厚（ｄ２）の差分を積層する工程が行われる。
【００７９】
具体的には、半導体基板１０上に形成された膜厚ｄ２の絶縁膜１３ｂに対して、最終的に垂直転送電極１１下となる部分以外の部分が、フォトレジストが塗布されることにより被膜される。そして、ＣＶＤ法等により、ＳｉＯ２が堆積させられ、絶縁膜１３ｂにおける垂直転送電極１１下となる部分が、膜厚ｄ１となるように厚膜化される。その後、絶縁膜１３ｂの上に塗布されたフォトレジストは、有機溶剤等によって除去される。
【００８０】
このように、本工程では、水平転送電極下膜部１３Ｂの膜厚となる薄い方の膜厚（第２の膜厚）の絶縁膜１３ｂが部分的に厚膜化されることにより、垂直転送電極下膜部１３Ａおよび水平転送電極下膜部１３Ｂの膜厚のうち、最終的に垂直転送電極下膜部１３Ａの膜厚となる厚い方の膜厚（第１の膜厚）の部分が形成される。これにより、ゲート絶縁膜１３が有する垂直転送電極下膜部１３Ａおよび水平転送電極下膜部１３Ｂが形成される。なお、半導体基板１０上に形成された絶縁膜１３ｂを部分的に厚膜化する方法としては、特に限定されることなく適宜周知の方法が採用される。
【００８１】
そして、上述した製造方法の場合と同様に、垂直転送電極下膜部１３Ａおよび水平転送電極下膜部１３Ｂを形成した絶縁膜１３ｂ上に、垂直転送レジスタ４を構成する垂直転送電極１１および水平転送レジスタ５を構成する水平転送電極１２を形成する工程が行われる（図６参照）。以上のような工程によっても、半導体基板１０と転送電極１１，１２との間に、垂直転送電極下膜部１３Ａおよび水平転送電極下膜部１３Ｂが形成される。
【００８２】
以上説明した本実施形態の固体撮像素子１は、水平転送レジスタ５の駆動方式として、３相駆動方式を採用するが、水平転送レジスタ５の駆動方式として、２相駆動方式を採用してもよい。この場合、例えば図８に示すように、水平転送レジスタ５は、２相駆動に対応する２種類の水平転送電極１２として、電極Ｈ１，Ｈ２を有し、これらの電極Ｈ１，Ｈ２は、水平方向に交互に設けられる。
【００８３】
そして、水平転送レジスタ５を構成する各電極Ｈ１，Ｈ２は、配線によって種類毎に互いに電気的に接続され、種類毎に同じタイミングで２相のクロック・パルスＨφ１，Ｈφ２の印加を受ける。この各電極Ｈ１，Ｈ２に与えられるクロック・パルスＨφ１，Ｈφ２の大きさとタイミングが適切に制御されることにより、信号電荷が蓄積される電位の井戸が移動し、電極Ｈ１，Ｈ２の並びに沿って信号電荷が転送される。
【００８４】
なお、水平転送レジスタ５の駆動方式としては、４相駆動方式が採用されてもよい。この場合、図示は省略するが、水平転送レジスタ５は、４相駆動に対応する４種類の水平転送電極１２として、電極Ｈ１，Ｈ２，Ｈ３，Ｈ４を有し、これらの電極Ｈ１，Ｈ２，Ｈ３，Ｈ４は、水平方向に順番に設けられる。そして、水平転送レジスタ５を構成する各電極Ｈ１，Ｈ２，Ｈ３，Ｈ４は、配線によって種類毎に互いに電気的に接続され、種類毎に同じタイミングで４相のクロック・パルスＨφ１，Ｈφ２，Ｈφ３，Ｈφ４の印加を受ける。
【００８５】
また、本実施形態の固体撮像素子１は、水平転送レジスタ５を構成する水平転送電極１２の構造として、多結晶シリコンからなる単層構造を採用するが、水平転送電極１２の構造としては、多結晶シリコンからなる２層構造を採用してもよい。この場合、例えば図９に示すように、水平転送レジスタ５を構成する水平転送電極１２は、隣り合う電極同士がオーバーラップする２層電極を構成する。
【００８６】
２層構造を有する水平転送電極１２は、１層目の電極１２ａと、２層目の電極１２ｂとを有し、これらの電極の間には、電極間を絶縁する層間絶縁膜（図示略）が形成される。１層目の電極１２ａと２層目の電極１２ｂとの間に形成される絶縁膜としては、ＳｉＯ２からなるシリコン酸化膜等が用いられる。
【００８７】
そして、図９に示すように水平転送電極１２が２層構造を有する構成において、水平転送レジスタ５の駆動方式として、２相駆動方式が採用される場合、水平方向に隣り合う１組の１層目の電極１２ａおよび２層目の電極１２ｂ毎に、交互に２相のクロック・パルスＨφ１，Ｈφ２が印加される。つまり、クロック・パルスＨφ１の印加を受ける電極１２ａ，１２ｂの組と、クロック・パルスＨφ２の印加を受ける電極１２ａ，１２ｂの組とが、水平方向に交互に配置される。
【００８８】
このように水平転送電極１２が２層構造を有する場合、上述したような固体撮像素子１の製造方法における水平転送電極１２を形成する工程において、次のような工程が行われる。垂直転送電極下膜部１３Ａおよび水平転送電極下膜部１３Ｂを形成する工程が行われ、フォトレジストが除去された後、水平転送電極下膜部１３Ｂ上に、第１層電極となる電極１２ａが多結晶シリコンにより形成・加工される。１層目の電極１２ａは、隣り合う電極１２ａ同士の間に、所定の間隔を隔てるように形成される。
【００８９】
次に、水平転送電極下膜部１３Ｂ上に形成された１層目の電極１２ａの表面に、１層目の電極１２ａと２層目の電極１２ｂとの間の層間絶縁膜となる絶縁膜が、ＳｉＯ２等により形成される（図示略）。その後、所定の間隔を隔てて形成された１層目の電極１２ａの電極間を埋めるように、第２層電極となる電極１２ｂが、多結晶シリコンにより形成・加工される。以上のようにして、水平転送電極下膜部１３Ｂ上において、２層構造の水平転送電極１２が形成される。
【００９０】
水平転送電極１２が２層構造を有することにより、隣り合う水平転送電極１２同士の間隔を狭くすることが容易となり、信号電荷の転送効率を高くすることができる。また、水平転送電極１２が２層構造を有する構成においては、上述したように１層目の電極１２ａと２層目の電極１２ｂとの間に層間絶縁膜が形成される。このような電極間の層間絶縁膜は、垂直転送電極１１においても、垂直転送電極１１が２層構造を有する場合に形成される。
【００９１】
本実施形態の固体撮像素子１において、２層構造の転送電極１１，１２のそれぞれで電極間に形成される層間絶縁膜の膜厚については、垂直転送電極１１と水平転送電極１２とで特に区別されない。一方、転送電極１１，１２における層間絶縁膜の膜厚が薄くなると、異なるクロック・パルスＨφ１，Ｈφ２が印加される異相間（異電位間）の電極間容量が増加する。異相間の電極間容量が増加することは、転送レジスタの低電圧駆動や高速駆動の妨げとなる。このため、仮に、水平転送電極１２の電極間に形成される層間絶縁膜の膜厚が、垂直転送電極１１の電極間に形成される層間絶縁膜の膜厚よりも薄くされた場合、水平転送レジスタ５において低電圧駆動や高速駆動を達成することが困難となる。
【００９２】
この点、本実施形態の固体撮像素子１は、水平転送電極１２下のゲート絶縁膜１３を垂直転送電極１１下のゲート絶縁膜１３に対して部分的に薄膜化するものであるため、水平転送電極１２において２層構造が採用された場合であっても、異相間の電極間容量を増加させることがない。したがって、本実施形態の固体撮像素子１によれば、低電圧駆動による低消費電力化を達成することが可能となり、高速駆動時にも転送効率を劣化させることなく信号電荷を転送することが可能となる。なお、水平転送電極１２の層構造は、単層構造、２層構造のほか、３層構造等であってもよい。
【００９３】
また、本実施形態に係る固体撮像素子１は、水平転送レジスタ５として、撮像領域２の一側に配置される１本の水平転送レジスタ５を備えるが、複数の水平転送レジスタを備える構成であってもよい。例えば、固体撮像素子１が２本の水平転送レジスタ５を備える場合、２本の水平転送レジスタ５は、撮像領域２の両側にそれぞれ１本ずつ配置されたり、撮像領域２の一側に２本配置されたりする。
【００９４】
［固体撮像装置の構成］
以下では、本実施形態の固体撮像素子１を備える固体撮像装置５０について、図１０を用いて説明する。本実施形態に係る固体撮像装置５０は、例えば、いわゆるデジタルカメラと称されるデジタルスチルカメラ、デジタルビデオカメラ、携帯電話器等に内蔵されるカメラユニット等において、撮像装置モジュールを構成する。
【００９５】
固体撮像装置５０は、本実施形態に係る固体撮像素子１と、固体撮像素子１を所定のタイミングで駆動するための駆動信号を生成するタイミングジェネレータ５１とを備える。タイミングジェネレータ５１は、固体撮像素子１を駆動するための各種のパルス信号を生成する機能と、生成したパルス信号を、固体撮像素子１を駆動するためのドライブパルスに変換するドライバとしての機能とを有する。また、固体撮像装置５０は、タイミングジェネレータ５１等に電源を供給するバッテリ等の電源部、撮像により生成した画像データ等を記憶する記憶部、装置全体を制御する制御部等を有する。
【００９６】
本実施形態では、固体撮像素子１が有する電源部、記憶部、および制御部を構成する回路は、固体撮像素子１とは別回路（別チップ）として設けられる。ただし、これらの各部を構成する回路は、固体撮像素子１と同一のチップに設けたり、複数のチップに機能を分割して設けたりしてもよい。
【００９７】
タイミングジェネレータ５１は、固体撮像素子１が備える垂直転送レジスタ４を駆動する４相駆動パルスを固体撮像素子１に入力する。つまり、タイミングジェネレータ５１は、垂直転送レジスタ４を構成する４種類の垂直転送電極１１（Ｖ１，Ｖ２，Ｖ３，Ｖ４）に、駆動電圧としての４相のクロック・パルスＶφ１，Ｖφ２，Ｖφ３，Ｖφ４を、各電極に独立して供給・印加する。
【００９８】
固体撮像素子１は、タイミングジェネレータ５１からのクロック・パルスＶφ１，Ｖφ２，Ｖφ３，Ｖφ４の入力を独立して受けるための入力部を有する。すなわち、固体撮像素子１は、クロック・パルスＶφ１が入力される信号入力端子である第１駆動信号入力部５２ａと、クロック・パルスＶφ２が入力される信号入力端子である第２駆動信号入力部５２ｂと、クロック・パルスＶφ３が入力される信号入力端子である第３駆動信号入力部５２ｃと、クロック・パルスＶφ４が入力される信号入力端子である第４駆動信号入力部５２ｄとを有する。
【００９９】
各駆動信号入力部５２ａ，５２ｂ，５２ｃ，５２ｄに入力されるクロック・パルスＶφ１，Ｖφ２，Ｖφ３，Ｖφ４は、バスラインや所定の配線等を介して、各垂直転送レジスタ４を構成する各垂直転送電極１１に印加される。この４相のクロック・パルスＶφ１，Ｖφ２，Ｖφ３，Ｖφ４の大きさとタイミングが、固体撮像素子１が有する制御部によって適切に制御されることにより、各受光素子３から垂直転送レジスタ４に読み出された信号電荷が、垂直転送レジスタ４の電極の並びに従って転送される。
【０１００】
タイミングジェネレータ５１は、固体撮像素子１が備える水平転送レジスタ５を駆動する３相駆動パルスを固体撮像素子１に入力する。つまり、タイミングジェネレータ５１は、水平転送レジスタ５を構成する３種類の水平転送電極１２（Ｈ１，Ｈ２，Ｈ３）に、駆動電圧としての３相のクロック・パルスＨφ１，Ｈφ２，Ｈφ３を供給・印加する。
【０１０１】
固体撮像素子１は、タイミングジェネレータ５１からのクロック・パルスＨφ１，Ｈφ２，Ｈφ３の入力を独立して受けるための入力部を有する。すなわち、固体撮像素子１は、クロック・パルスＨφ１が入力される信号入力端子である第１駆動信号入力部５３ａと、クロック・パルスＨφ２が入力される信号入力端子である第２駆動信号入力部５３ｂと、クロック・パルスＨφ３が入力される信号入力端子である第３駆動信号入力部５３ｃとを有する。
【０１０２】
各駆動信号入力部５３ａ，５３ｂ，５３ｃに入力されるクロック・パルスＨφ１，Ｈφ２，Ｈφ３は、バスラインや所定の配線等を介して、水平転送レジスタ５を構成する各水平転送電極１２に印加される。この３相のクロック・パルスＨφ１，Ｈφ２，Ｈφ３の大きさとタイミングが、固体撮像素子１が有する制御部によって適切に制御されることにより、垂直転送レジスタ４から水平転送レジスタ５に転送された信号電荷が、水平方向に転送される。
【０１０３】
以上のような構成を備える本実施形態の固体撮像装置５０においては、タイミングジェネレータ５１が、固体撮像素子１を駆動するための駆動信号を生成する駆動手段として機能する。そして、本実施形態の固体撮像素子１を備える固体撮像装置５０によれば、上述したように固体撮像素子１が備える水平転送レジスタ５において取り扱い電荷量の確保が容易となるとともに、転送効率を向上させることができ、コストの削減および消費電力の低減を容易に実現することができる。
【０１０４】
以上説明した本実施形態の固体撮像素子１において、固体撮像素子１が備える転送レジスタの信号電荷の転送方向等に関して用いる「垂直」、「水平」の語は、慣用的に用いられる語であり、固体撮像素子１が備える転送レジスタによる信号電荷の転送方向の方向性を限定するものではない。すなわち、例えば垂直転送レジスタ４による信号電荷の転送方向を「第１の方向」とした場合、水平転送レジスタ５による信号電荷の転送方向は、第１の方向に直交する「第２の方向」ということができる。
【符号の説明】
【０１０５】
１      固体撮像素子
２      撮像領域
３      受光素子
４      垂直転送レジスタ
５      水平転送レジスタ
１０    半導体基板
１３    ゲート絶縁膜
１３Ａ  垂直転送電極下膜部（第１の部分）
１３Ｂ  水平転送電極下膜部（第２の部分）
５０    固体撮像装置
５１    タイミングジェネレータ（駆動手段）
【図１】
2012178399.tif 000003
【図２】
2012178399.tif 000004
【図３】
2012178399.tif 000005
【図４】
2012178399.tif 000006
【図５】
2012178399.tif 000007
【図６】
2012178399.tif 000008
【図７】
2012178399.tif 000009
【図８】
2012178399.tif 000010
【図９】
2012178399.tif 000011
【図１０】
2012178399.tif 000012