(57)【要約】【課題】本発明は、配線基板の外周端近傍に接続パッドを有し、かつ小型化された半導体装置において、隣接する接続部間におけるショートの発生を抑制可能な半導体装置の製造方法を提供することを課題とする。【解決手段】第１のソルダーレジストに形成された第１の開口部に露出された給電用配線のうち、ダイシング領域に対応する部分を覆うように、絶縁性を有したメッキ防止層を形成し、その後、接続パッドの表面にメッキ層を形成し、次いで、メッキ層を介して、複数の配線基板のそれぞれに対して半導体チップを実装した後、メッキ防止層を介して、ダイシング領域に沿って配線母基板を切断する。【選択図】なし【特許請求の範囲】
【請求項１】
配線基板が形成される複数の配線基板形成領域、及び前記配線基板形成領域を区画するダイシング領域を有する基板本体と、前記基板本体の表面のうち、前記ダイシング領域の近傍に位置する複数の前記配線基板形成領域のそれぞれに、列状に配置された複数の接続パッドと、前記基板本体の表面のうち、前記ダイシング領域、及び該ダイシング領域と前記接続パッドとの間に位置する前記配線基板形成領域に配置され、かつ前記接続パッドのそれぞれと接続される複数の接続部を備えた給電用配線と、前記基板本体の表面に設けられ、前記ダイシング領域の両側に位置する前記複数の接続パッド、及び該複数の接続パッド間に位置する前記給電用配線を露出する第１の開口部を有する第１のソルダーレジストと、前記基板本体の裏面のうち、複数の前記配線基板形成領域に配置され、前記接続パッドと電気的に接続された外部接続用パッドと、前記基板本体の裏面に設けられ、前記外部接続用パッドを露出する第２の開口部を有する第２のソルダーレジストと、を備え、複数の前記配線基板が連結された配線母基板を準備する工程と、
前記給電用配線のうち、前記第１の開口部に露出され、かつ前記ダイシング領域に対応する部分を覆うように、絶縁性を有したメッキ防止層を形成する工程と、
前記メッキ防止層を形成後、前記接続パッドの表面にメッキ層を形成する工程と、
前記メッキ層を介して、半導体チップに設けられた電極パッドと前記接続パッドとを電気的に接続することで、複数の前記配線基板のそれぞれに前記半導体チップを実装する工程と、
前記半導体チップを実装後、前記メッキ防止層を介して、前記ダイシング領域に沿って前記配線母基板を切断する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記メッキ防止層として、絶縁樹脂層を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記メッキ防止層は、該メッキ防止層の幅が、前記ダイシング領域の幅よりも広くなるように形成することを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記接続パッド及び前記外部接続用パッドの材料として、Ｃｕを用いることを特徴とする請求項１ないし３のうち、いずれか１項記載の半導体装置の製造方法。
【請求項５】
前記メッキ層は、Ｎｉメッキ層と、Ａｕメッキ層と、を順次積層させることで形成することを特徴とする請求項１ないし４のうち、いずれか１項記載の半導体装置の製造方法。
【請求項６】
前記半導体チップを実装する工程では、前記電極パッドと前記接続パッドとをワイヤボンディング接続することを特徴とする請求項１ないし５のうち、いずれか１項記載の半導体装置の製造方法。
【請求項７】
前記半導体チップを実装する工程では、前記配線基板と前記半導体チップとをフリップチップ接続することを特徴とする請求項１ないし５のうち、いずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、携帯機器等の小型・薄型化により、配線基板、及び該配線基板上に実装された半導体チップよりなる半導体装置の小型化の要求が望まれている。
これに伴い、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置では、配線基板端部と、配線基板に実装される半導体チップの端部との距離を短くすることで、半導体装置の小型化を図ることが検討されている。
【０００３】
特許文献１には、ＢＧＡ型の半導体装置を製造する際、配線基板のダイシング領域に跨って給電用配線を配置し、給電用配線をメッキ後に、ダイシングにより給電用配線を切断することが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１００６５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、配線基板の外周端と半導体チップの外周端との距離を短くしてＢＧＡ型の半導体装置を製造する場合において、半導体チップの電極パッドと配線基板の接続パッドとを電気的に接続する金属ワイヤを所定のループで張設するためには、半導体チップの外周端から接続パッドまでの距離をできるだけ多くとる必要がある。このため、接続パッドは、配線基板の外周端の近傍に配置される。
【０００６】
また、配線基板は、複数の配線基板形成領域、及び該配線基板形成領域を区画するダイシング領域を有した基板本体の各配線基板形成領域に形成され、その後、各配線基板形成領域に半導体チップを実装した後、ダイサーによりダイシング領域を切断することで製造される。
【０００７】
したがって、ある配線基板形成領域に形成された接続パッドと、該配線基板形成領域と隣り合う位置に配置された配線基板形成領域に形成された接続パッドと、の距離が狭くなる（具体的には、例えば、２００μｍ以下になると）と、隣り合う２つの配線基板形成領域に形成された接続パッド間にソルダーレジストを形成することが困難となる。
【０００８】
この場合、隣り合う２つの配線基板形成領域に形成された接続パッドを露出する開口部をソルダーレジストに形成する。言い換えれば、隣り合う２つの配線基板形成領域に共通の開口部が、ソルダーレジストに形成される。該開口部は、ダイシング領域上の給電用配線も露出する。
このため、ソルダーレジストに開口部を形成後、接続パッド上にメッキ層を形成すると、
該開口部に露出されたダイシング領域上の給電用配線にもメッキ層が形成されてしまう。
【０００９】
また、配線基板に実装される半導体チップの電極パッドの数が多く、接続パッドの配置が狭ピッチ化された配線基板においては、ダイシング領域上の給電用配線にメッキ層が形成されると、ダイシング時にメッキ層を切断する際、給電用配線上のメッキ層にダレが生じてしまい、隣接する接続パッド間でショートする虞があった。
【００１０】
具体的には、例えば、Ｃｕ配線よりなる給電用配線上に、Ｎｉメッキ層と、Ａｕメッキ層と、を順次積層して、Ｎｉ／Ａｕメッキ層を形成した場合、Ｎｉメッキ層が柔らかいため、Ｎｉメッキ層のダレが生じ易い。
【課題を解決するための手段】
【００１１】
本発明の一観点によれば、配線基板が形成される複数の配線基板形成領域、及び前記配線基板形成領域を区画するダイシング領域を有する基板本体と、前記基板本体の表面のうち、前記ダイシング領域の近傍に位置する複数の前記配線基板形成領域のそれぞれに、列状に配置された複数の接続パッドと、前記基板本体の表面のうち、前記ダイシング領域、及び該ダイシング領域と前記接続パッドとの間に位置する前記配線基板形成領域に配置され、かつ前記接続パッドのそれぞれと接続される複数の接続部を備えた給電用配線と、前記基板本体の表面に設けられ、前記ダイシング領域の両側に位置する前記複数の接続パッド、及び該複数の接続パッド間に位置する前記給電用配線を露出する第１の開口部を有する第１のソルダーレジストと、前記基板本体の裏面のうち、複数の前記配線基板形成領域に配置され、前記接続パッドと電気的に接続された外部接続用パッドと、前記基板本体の裏面に設けられ、前記外部接続用パッドを露出する第２の開口部を有する第２のソルダーレジストと、を備え、複数の前記配線基板が連結された配線母基板を準備する工程と、前記給電用配線のうち、前記第１の開口部に露出され、かつ前記ダイシング領域に対応する部分を覆うように、絶縁性を有したメッキ防止層を形成する工程と、前記メッキ防止層を形成後、前記接続パッドの表面にメッキ層を形成する工程と、前記メッキ層を介して、半導体チップに設けられた電極パッドと前記接続パッドとを電気的に接続することで、複数の前記配線基板のそれぞれに前記半導体チップを実装する工程と、前記半導体チップを実装後、前記メッキ防止層を介して、前記ダイシング領域に沿って前記配線母基板を切断する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１２】
本発明の半導体装置の製造方法によれば、第１のソルダーレジストに形成された第１の開口部に露出された給電用配線のうち、ダイシング領域に対応する部分を覆うように、絶縁性を有したメッキ防止層を形成し、その後、接続パッドの表面にメッキ層を形成することで、ダイシング領域に対応する給電用配線にメッキ層が形成されることがなくなる。
【００１３】
その後、メッキ層を介して、複数の配線基板のそれぞれに対して半導体チップを実装した後、メッキ防止層を介して、ダイシング領域に沿って配線母基板を切断することにより、メッキ層を切断する際に発生するメッキ層のダレにより、ダイシング領域の近傍に位置する配線基板形成領域に形成され、隣接する接続部間が電気的に接続されることがなくなる。
【００１４】
これにより、配線基板の外周端近傍に接続パッドを有し、かつ小型化された半導体装置において、隣接する接続部間におけるショートの発生を抑制できる（言い換えれば、隣接する接続パッド間のショートの発生を抑制できる。）。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態に係る半導体装置の概略構成を示す断面図である。
【図２】図１に示す本実施の形態の半導体装置のＡ−Ａ線方向の断面図である。
【図３Ａ】本発明の実施の形態に係る半導体装置の製造工程を示す図（その１）であり、製造途中の半導体装置の断面図である。
【図３Ｂ】本発明の実施の形態に係る半導体装置の製造工程を示す図（その１）であり、図３Ａに示す構造体の領域Ｄの平面図である。
【図４Ａ】本発明の実施の形態に係る半導体装置の製造工程を示す図（その２）であり、製造途中の半導体装置の断面図である。
【図４Ｂ】本発明の実施の形態に係る半導体装置の製造工程を示す図（その２）であり、図４Ａに示す構造体の領域Ｄの平面図である。
【図５Ａ】本発明の実施の形態に係る半導体装置の製造工程を示す図（その３）であり、製造途中の半導体装置の断面図である。
【図５Ｂ】本発明の実施の形態に係る半導体装置の製造工程を示す図（その３）であり、図５Ａに示す構造体の領域Ｄの平面図である。
【図６Ａ】本発明の実施の形態に係る半導体装置の製造工程を示す図（その４）であり、製造途中の半導体装置の断面図である。
【図６Ｂ】本発明の実施の形態に係る半導体装置の製造工程を示す図（その４）であり、図６Ａに示す構造体の領域Ｄの平面図である。
【図７】本発明の実施の形態に係る半導体装置の製造工程を示す図（その５）である。
【図８】本発明の実施の形態に係る半導体装置の製造工程を示す図（その６）である。
【図９Ａ】本発明の実施の形態に係る半導体装置の製造工程を示す図（その７）であり、製造途中の半導体装置の断面図である。
【図９Ｂ】本発明の実施の形態に係る半導体装置の製造工程を示す図（その７）であり、図９Ａに示す構造体の領域Ｇの平面図である。
【図１０】本発明の実施の形態に係る半導体装置の製造工程を示す図（その８）である。
【図１１】本発明を適用可能な他の半導体装置の概略構成を示す断面図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施の形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体チップ、半導体装置、及び配線母基板の寸法関係とは異なる場合がある。
【００１７】
（実施の形態）
図１は、本発明の実施の形態に係る半導体装置の概略構成を示す断面図であり、図２は、図１に示す本実施の形態の半導体装置のＡ−Ａ線方向の断面図である。
図１では、説明の便宜上、本実施の形態の半導体装置１０の構成要素である図２に示すメッキ層１４及び封止樹脂２１の図示を省略する。また、図１では、本実施の形態の半導体装置１０の一例として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置を図示する。また、図２において、図１と同一構成部分には、同一符号を付す。
【００１８】
図２を参照するに、本実施の形態の半導体装置１０は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置であり、配線基板１１と、メッキ防止層１３と、メッキ層１４と、接着部材１６と、半導体チップ１７と、金属ワイヤ１９と、封止樹脂２１と、外部接続端子２２と、を有する。
半導体装置１０は、配線基板１１の外周端近傍に接続パッド３１を有し、かつ小型化された半導体装置である。配線基板１１の外周端と半導体チップ１７の外周端との距離Ｓは、０．４ｍｍ以下とされている。
【００１９】
図２を参照するに、配線基板１１は、基板本体２５と、給電用配線２７を構成する接続部２８と、接続パッド３１と、第１の配線３２と、外部接続用パッド３４と、第２の配線３５と、貫通電極３７と、第１のソルダーレジスト３８と、第２のソルダーレジスト３９と、を有する。
【００２０】
図２を参照するに、基板本体２５は、板状とされた矩形の絶縁基板であり、平坦な表面２５ａ及び裏面２５ｂを有する。基板本体２５としては、例えば、ガラスエポキシ樹脂基板を用いることができる。
【００２１】
図１及び図２を参照するに、接続部２８は、基板本体２５の表面２５ａの対向する２辺にそれぞれ複数設けられている。接続部２８は、基板本体２５の最外周に列状に配置されている。接続部２８は、各接続パッド３１に対して１つずつ接続されている。接続パッド３１の幅が狭くなると、隣接する接続部２８の間隔は狭くなる。
【００２２】
接続部２８は、後述する図３Ａに示す給電用配線２７の構成要素の１つである。給電用配線２７は、電解めっき法により、接続パッド３１の表面３１ａ及び外部接続用パッド３４の表面３４ａにメッキ層１４を形成する際の給電用の配線である。上記給電用配線２７の材料としては、例えば、Ｃｕを用いることができる。
【００２３】
図１及び図２を参照するに、接続パッド３１は、接続部２８の形成領域よりも内側に位置する基板本体２５の表面２５ａに複数設けられており、各々１つの接続部２８と接続されている。接続パッド３１は、基板本体２５の対向する２辺の近傍に、それぞれ列状に配置されている。つまり、配線基板１１は、対向配置され、複数の接続パッド３１よりなる２つの接続パッド群を有する。
【００２４】
本実施の形態の半導体装置１０を構成する配線基板１１では、図１に示すように、図１の左側に配列された接続パッド３１よりも図１の右側に配列された接続パッド３１のサイズを小さくすることで、図１の左側に配列された接続パッド３１の数よりも、図１の右側に配列された接続パッド３１の数が多くなるように構成されている。これにより、図１の右側に示す接続パッド３１は、図１の左側に示す接続パッド３１と比較して狭ピッチで配置されている。
【００２５】
また、接続パッド３１は、ワイヤボンディング接続の信頼性を向上させるために、金属ワイヤ１９の張設する向きに合わせて傾けて配置されている。上記構成とされた接続パッド３１の材料としては、例えば、Ｃｕを用いることができる。
【００２６】
図１及び図２を参照するに、第１の配線３２は、接続パッド３１の形成領域よりも内側に位置する基板本体２５の表面２５ａに複数設けられている。第１の配線３２は、接続パッド３１と接続されている。これにより、第１の配線３２は、接続パッド３１を介して、接続部２８と電気的に接続されている。上記構成とされた第１の配線３２の材料としては、例えば、Ｃｕを用いることができる。
【００２７】
図２を参照するに、外部接続用パッド３４は、基板本体２５の裏面２５ｂに複数設けられている。外部接続用パッド３４の材料としては、例えば、Ｃｕを用いることができる。
第２の配線３５は、基板本体２５の裏面２５ｂに設けられており、外部接続用パッド３４と接続されている。第２の配線３５の材料としては、例えば、Ｃｕを用いることができる。
【００２８】
貫通電極３７は、第１の配線３２と第２の配線３５との間に位置する基板本体２５を貫通するように設けられている。貫通電極３７の上端は、第１の配線３２と接続されており、貫通電極３７の下端は、第２の配線３５と接続されている。これにより、貫通電極３７は、第１及び第２の配線３２，３５を介して、接続パッド３１と外部接続用パッド３４とを電気的に接続している。
【００２９】
図１及び図２を参照するに、第１のソルダーレジスト３８は、基板本体２５の表面２５ａに設けられている。第１のソルダーレジスト３８は、２つの開口部４１を有する。一方の開口部４１は、基板本体２５の対向する２辺のうち、一方の辺に形成された複数の接続部２８及び複数の接続パッド３１を露出するように形成されている。
【００３０】
また、他方の開口部４１は、基板本体２５の対向する２辺のうち、他方の辺に形成された複数の接続部２８及び複数の接続パッド３１を露出するように形成されている。上記２つの開口部４１は、第１の配線３２のうち、接続パッド３１の近傍に位置する部分を露出している。
また、第１のソルダーレジスト３８の表面３８ａは、半導体チップ１７が接着されるチップ接着領域Ｅを有する。
【００３１】
図２を参照するに、第２のソルダーレジスト３９は、第２の配線３５を覆うように、基板本体２５の裏面２５ｂに設けられている。第２のソルダーレジスト３９は、外部接続用パッド３４の表面３４ａを露出する第２の開口部４２を有する。
上記第１及び第２のソルダーレジスト３８，３９の材料としては、例えば、熱硬化性のエポキシ樹脂を用いることができる。
【００３２】
図１及び図２を参照するに、メッキ防止層１３は、接続部２８が形成された基板本体２５の対向する２辺の最外周に位置する基板本体２５の表面２５ａに、複数の接続部２８の一部（基板本体２５の対向する２辺の最外周側に位置する部分）を覆うように設けられている。
【００３３】
メッキ防止層１３は、後述する図３Ａに示すダイシング領域Ｃに形成された給電用配線本体６２（給電用配線２７の構成要素の一部）にメッキ層１４が形成されることを防止する絶縁樹脂層である。
メッキ防止層１３の材料としては、給電用配線２７を構成するＣｕ、及び封止樹脂２１との密着性のよいものを用いる。具体的には、メッキ防止層１３の材料としては、例えば、エポキシ系樹脂を用いることができる。
【００３４】
図２を参照するに、メッキ層１４は、複数の接続パッド３１の表面３１ａ及び側面、開口部４１に露出された接続部２８、開口部４１に露出された第１の配線３２、外部接続用パッド３４の表面３４ａを覆うように設けられている。
【００３５】
メッキ層１４は、複数の接続パッド３１、開口部４１に露出された接続部２８、開口部４１に露出された第１の配線３２、及び外部接続用パッド３４がＣｕよりなる場合、複数の接続パッド３１、開口部４１に露出された接続部２８及び第１の配線３２、及び外部接続用パッド３４に含まれるＣｕの酸化や該Ｃｕの拡散を防止する機能を有する。
この場合、メッキ層１４としては、Ｎｉメッキ層５１と、金属ワイヤ１９と接続されるＡｕメッキ層５２と、を順次積層したＮｉ／Ａｕメッキ層を用いることができる。Ｎｉメッキ層５１は、ダイシングブレードで切断した際、ダレが発生しやすいメッキ層である。
【００３６】
図２を参照するに、半導体チップ１７は、半導体基板４５と、回路素子層４６と、電極パッド４７と、を有しており、半導体基板４５の裏面４５ｂに配置された接着部材１６により、第１のソルダーレジスト３８のチップ接着領域Ｅに接着されている。接着部材１６としては、例えば、接着剤や接着フィルム（具体的には、例えば、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈｅｄ Ｆｉｌｍ））等を用いることができる。
【００３７】
半導体基板４５は、矩形とされている。半導体基板４５としては、例えば、単結晶シリコン基板を用いることができる。
回路素子層４６は、半導体基板４５の表面４５ａに設けられている。回路素子層４６は、図示していないトランジスタ、及び複数の層間絶縁層及び配線パターンを有した多層配線構造とされている。
【００３８】
図１を参照するに、電極パッド４７は、配線基板１１に設けられた複数の接続パッド３１と対向するように、回路素子層４６の表面に設けられている。電極パッド４７は、回路素子層４６の対向する２辺の近傍に、列状に配置されている。つまり、半導体チップ１７は、列状に配置された２つの電極パッド群を有する。
電極パッド４７は、回路素子層４６に設けられた配線パターン（図示せず）を介して、トランジスタ（図示せず）と電気的に接続されている。
【００３９】
図１及び図２を参照するに、金属ワイヤ１９は、一方の端がメッキ層１４を介して、接続パッド３１と接続されており、他方の端が半導体チップ１７の電極パッド４７と接続されている。つまり、半導体チップ１７は、配線基板１１に対してワイヤボンディング接続されている。これにより、半導体チップ１７は、配線基板１１と電気的に接続されている。金属ワイヤ１９としては、例えば、Ａｕワイヤを用いることができる。
【００４０】
図２を参照するに、封止樹脂２１は、半導体チップ１７及び金属ワイヤ１９を覆うように、配線基板１１の表面側に設けられている。これにより、封止樹脂２１は、半導体チップ１７及び金属ワイヤ１９を封止すると共に、メッキ防止層１３と接触している。
封止樹脂２１の上面２１ａは、平坦な面とされている。封止樹脂２１は、例えば、トランスファーモールド法により形成することができる。封止樹脂２１の材料としては、例えば、フィラー（例えば、ガラス繊維等）含有した熱硬化性樹脂（例えば、エポキシ系樹脂）を用いることができる。
【００４１】
外部接続端子２２は、メッキ層１４を介して、外部接続用パッド３４に設けられている。これにより、外部接続端子２２は、外部接続用パッド３４を介して、半導体チップ１７と電気的に接続されている。外部接続端子２２は、半導体チップ１７をマザーボード等の実装基板（図示せず）に実装する際、該実装基板に設けられたパッド（図示せず）と接続される端子である。
【００４２】
図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図６Ａ、図６Ｂ、図７、図８、図９Ａ、図９Ｂ、及び図１０は、本発明の実施の形態に係る半導体装置の製造工程を示す図である。
図３Ａは、断面図であり、図３Ｂは、図３Ａに示す構造体の領域Ｄの平面図である。図４Ａは、断面図であり、図４Ｂは、図４Ａに示す構造体の領域Ｄの平面図である。図５Ａは、断面図であり、図５Ｂは、図５Ａに示す構造体の領域Ｄの平面図である。図６Ａは、断面図であり、図６Ｂは、図６Ａに示す構造体の領域Ｄの平面図である。図７及び図８は、断面図である。図９Ａは、断面図であり、図９Ｂは、図９Ａに示す構造体の領域Ｇの平面図である。図１０は、断面図である。
図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図６Ａ、図６Ｂ、図７、図８、図９Ａ、図９Ｂ、及び図１０において、図１及び図２に示す本実施の形態の半導体装置１０と同一構成部分には、同一符号を付す。
【００４３】
図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図６Ａ、図６Ｂ、図７、図８、図９Ａ、図９Ｂ、及び図１０を参照して、本実施の形態の半導体装置１０の製造方法について説明する。
【００４４】
始めに、図３Ａ及び図３Ｂに示す工程では、配線基板１１が形成される複数の配線基板形成領域Ｂ、及び配線基板形成領域Ｂを区画するダイシング領域Ｃを有する基板本体２５と、基板本体２５の表面２５ａのうち、ダイシング領域Ｃの近傍に位置する複数の配線基板形成領域Ｃのそれぞれに、列状に配置された複数の接続パッド３１と、基板本体２５の表面２５ａのうち、ダイシング領域Ｃに配置された給電用配線本体６２、及びダイシング領域Ｃと接続パッド３１との間に位置する配線基板形成領域Ｂに配置され、かつ給電用配線本体６２、及び接続パッド３１のそれぞれと接続される複数の接続部２８を備えた給電用配線２７と、基板本体２５の表面２５ａに設けられ、ダイシング領域Ｃの両側に位置する複数の接続パッド３１、及び複数の接続パッド３１間に位置する給電用配線２７を露出する第１の開口部６４を有する第１のソルダーレジスト３８と、基板本体２５の裏面２５ｂのうち、複数の配線基板形成領域Ｂに配置され、接続パッド３１と電気的に接続された外部接続用パッド３４と、基板本体２５の裏面２５ｂに設けられ、外部接続用パッド３４を露出する第２の開口部４２を有した第２のソルダーレジスト３９と、を有し、複数の配線基板１１が連結された配線母基板６０を準備する。
【００４５】
第１のソルダーレジスト３８の表面３８ａは、後述する図６Ａに示す半導体チップ１７が接着されるチップ接着領域Ｅを有する。
ダイシング領域Ｃの幅は、例えば、２００μｍとすることができる。図３Ａ及び図３Ｂに示す基板本体２５は、個片化される前の基板本体であり、個片することで、図２に示す基板本体２５となる。つまり、図３Ａ及び図３Ｂに示す基板本体２５は、図２に示す基板本体２５が複数連結されたものである。
【００４６】
第１の開口部６４は、ダイシング領域Ｃにおいて配線母基板６０を切断することで、２つの開口部４１（図１及び図２参照）となる。つまり、第１の開口部６４は、一体とされた２つの開口部４１により構成されている。
【００４７】
次いで、図４Ａ及び図４Ｂに示す工程では、給電用配線２７のうち、第１の開口部６４に露出され、かつダイシング領域Ｃに対応する部分（具体的には、給電用配線本体６２、及び給電用配線本体６２の近傍に位置する複数の接続部２８の一部）を覆うように、絶縁性を有したメッキ防止層１３を形成する。
【００４８】
具体的には、メッキ防止層１３は、ディスペンサーやジェット塗布により形成する。また、メッキ防止層１３としては、給電用配線２７の材料であるＣｕ、及び後述する図７に示す封止樹脂２１との密着性のよいものを用いるとよい。具体的には、メッキ防止層１３として、エポキシ系樹脂等の絶縁樹脂層を形成する。
【００４９】
メッキ防止層１３は、その幅Ｆがダイシング領域Ｃの幅よりも広くなるように形成するとよい。具体的には、ダイシング領域Ｃの幅が２００μｍの場合、例えば、メッキ防止層１３の幅Ｆは、２５０μｍとすることができる。
【００５０】
次いで、図５Ａ及び図５Ｂに示す工程では、給電用配線２７を給電層とする電解メッキ法により、接続パッド３１の表面３１ａ、及び外部接続用パッド３４の表面３４ａを覆うメッキ層１４を形成する。
具体的には、接続パッド３１の表面３１ａ、及び外部接続用パッド３４の表面３４ａに、Ｎｉメッキ層５１と、Ａｕメッキ層５２と、を順次積層させることで、メッキ層１４としてＮｉ／Ａｕメッキ層を形成する。
【００５１】
このとき、メッキ層１４は、接続パッド３１の側面、外部接続用パッド３４の側面、第１の開口部６４により露出された第１の配線３２、及び第１の開口部６４により露出された接続部２８にも形成されるが、給電用配線２７のうち、ダイシング領域Ｃに対応する部分（具体的には、給電用配線本体６２、及び給電用配線本体６２の近傍に位置する複数の接続部２８の一部）は、絶縁性を有したメッキ防止層１３で覆われているため、メッキ層１４が形成されることはない。
【００５２】
次いで、図６Ａ及び図６Ｂに示す工程では、接着部材１６により、半導体チップ１７をフェイスアップした状態で第１のソルダーレジスト３８のチップ接着領域Ｅに接着する。
次いで、メッキ層１４を介して、半導体チップ１７に設けられた電極パッド４７と配線基板１１に設けられた接続パッド３１とを電気的に接続することで、複数の配線基板１１のそれぞれに半導体チップ１７を実装する。
【００５３】
具体的には、金属ワイヤ１９（例えば、Ａｕワイヤ）により、電極パッド３１とメッキ層１４が形成された接続パッドとをワイヤボンディング接続することで、配線基板１１に半導体チップ１７を実装する。
【００５４】
次いで、図７に示す工程では、配線母基板６０の表面側に、複数の配線基板１１に実装された半導体チップ１７を覆う封止樹脂２１を形成する。
具体的には、例えば、トランスファーモールド法により、封止樹脂２１を形成する。これにより、上面２１ａが平坦な面とされた封止樹脂２１を形成することができる。また、封止樹脂２１の母材としては、ガラス繊維等よりなるフィラーを含有した熱硬化性樹脂（例えば、エポキシ系樹脂）を用いることができる。
【００５５】
次いで、図８に示す工程では、図７に示す構造体を上下反転させ、その後、メッキ層１４を介して、外部接続用パッド３４に外部接続端子２２を配置する。
具体的には、図示していない吸着機構により、外部接続端子２２であるはんだボールを吸着し、配線基板１１毎に、メッキ層１４を介して、外部接続用パッド３４にはんだボールを配置する。
【００５６】
これにより、外部接続端子２２は、メッキ層１４及び外部接続用パッド３４を介して、半導体チップ１７と電気的に接続されると共に、各配線基板形成領域Ｂに半導体装置１０が形成される。この段階では、複数の半導体装置１０は、連結されており、個片化されていない。
【００５７】
次いで、図９Ａ及び図９Ｂに示す工程では、図８に示す構造体に設けられた封止樹脂２１の上面２１ａに、ダイシングテープ６６を貼り付ける。
次いで、図８に示すメッキ防止層１３を介して、ダイシング領域Ｃに沿って、図８に示す封止樹脂２１、及び図８に示す配線母基板６０（具体的には、メッキ防止層１３に覆われた給電用配線２７、基板本体２５、及び第２のソルダーレジスト３９）を切断することで、複数の半導体装置１０を個片化する。
【００５８】
このとき、ダイシング領域Ｃには、Ｎｉメッキ層５１を含んだメッキ層１４が形成されていないため、ダイシング領域ＣにおいてＮｉメッキ層５１のダレが発生することがない。これにより、ダイシング領域Ｃの近傍に位置する配線基板形成領域Ｂに配置され、かつ隣接する接続部２８間が、上記Ｎｉメッキ層５１のダレにより電気的に接続されることがなくなる。
【００５９】
したがって、配線基板１１の外周端付近に接続パッド３１を有し、かつ小型化された半導体装置１０においても、隣接する接続部２８間におけるショートの発生を抑制できる（言い換えれば、隣接する接続パッド３１間のショートの発生を抑制できる。）。
また、隣接する接続部２８間におけるショートの発生を抑制できることにより、接続部２８と接続される接続パッド３１の狭ピッチ化が可能となるので、半導体装置１０のさらなる小型化を図ることができる。
【００６０】
また、図８に示す配線母基板６０を切断することで、第１の開口部６４（図８参照）が２つに分割され、２つの開口部４１となる。
【００６１】
次いで、図１０に示す工程では、図９Ａに示す個片化された複数の半導体装置１０をダイシングテープ６６からピックアップして、図９Ａに示す状態から複数の半導体装置１０の上下を反転させる。これにより、図１０に示すように、複数の半導体装置１０が製造される。
【００６２】
本実施の形態の半導体装置の製造方法によれば、第１のソルダーレジスト３８に形成された第１の開口部６４に露出された給電用配線２７のうち、ダイシング領域Ｃに対応する部分を覆うように、絶縁性を有したメッキ防止層１３を形成し、その後、接続パッド３１の表面３１ａに、Ｎｉメッキ層５１及びＡｕメッキ層５２よりなるメッキ層１４を形成することで、ダイシング領域Ｃに対応する給電用配線２７にメッキ層１４が形成されることがなくなる。
【００６３】
その後、メッキ層１４を介して、複数の配線基板１１のそれぞれに対して半導体チップ１７を実装した後、メッキ防止層１３を介して、ダイシング領域Ｃに沿って配線母基板６０を切断することにより、ダイシング領域Ｃにはダレが発生しやすいＮｉメッキ層５１を含むメッキ層１４が形成されていないため、Ｎｉメッキ層５１を切断する際に発生するＮｉメッキ層５１のダレにより、ダイシング領域Ｃの近傍に位置する配線基板形成領域Ｂに形成された接続部２８（給電用配線２７の構成要素の１つ）間が電気的に接続されることがなくなる。
【００６４】
これにより、配線基板１１の外周端近傍に接続パッド３１を有し、かつ小型化された半導体装置１０においても、隣接する接続部２８間におけるショートの発生を抑制できる（言い換えれば、隣接する接続パッド３１間のショートの発生を抑制できる。）。
【００６５】
また、図１０に示すように、配線基板１１の外周端と半導体チップ１７の外周端との距離Ｓが０．４ｍｍ以下となるように、半導体装置１０を製造することで、複数の配線基板形成領域Ｂ及びダイシング領域Ｃを有した図３に示す基板本体２５から、より多くの数の半導体装置１０を取得することが可能となる。
【００６６】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００６７】
図１１は、本発明を適用可能な他の半導体装置の概略構成を示す断面図である。図１１において、図１に示す本実施の形態の半導体装置１０と同一構成部分には、同一符号を付す。
【００６８】
なお、本実施の形態の半導体装置１０の製造方法では、一例として、メッキ層１４を介して、配線基板１１の接続パッド３１と、半導体チップ１７の電極パッド４７とをワイヤボンディング接続する場合を例に挙げて説明したが、本実施の半導体装置の製造方法は、図１１に示すように、メッキ層１４を介して、配線基板１１の接続パッド３１と、半導体チップ１７の電極パッド４７とをフリップチップ接続した半導体装置７０（配線基板１１との外周端と半導体チップ１７の外周端との距離Ｓが０．４ｍｍ以下の半導体装置）にも適用可能である。
【００６９】
また、本実施の形態の半導体装置１０の製造方法では、配線基板１１上に１つの半導体チップ１７を実装する場合を例に挙げて説明したが、本発明は、半導体チップ１７の外周端と配線基板１１の外周端との距離Ｓが短い半導体装置であれば、配線基板１１上に２つ以上の半導体チップ１７を積み重ねた構成とされた半導体装置の製造方法に適用してもよい。
【００７０】
また、本実施の形態では、矩形とされた基板本体２５の対向する２辺に列状の接続パッド３１が配置された配線基板１１を用いた場合を例に挙げて説明したが、基板本体の４辺に、列状の接続パッド３１が配置された配線基板を用いて、半導体装置を製造してもよい。
【産業上の利用可能性】
【００７１】
本発明は、半導体装置の製造方法に適用可能である。
【符号の説明】
【００７２】
１０，７０…半導体装置、１１…配線基板、１３…メッキ防止層、１４…メッキ層、１６…接着部材、１７…半導体チップ、１９…金属ワイヤ、２１…封止樹脂、２１ａ…上面、２２…外部接続端子、２５…基板本体、２７…給電用配線、２８…接続部、３１…接続パッド、２５ａ，３１ａ,３４ａ，３８ａ，４５ａ…表面、２５ｂ，４５ｂ…裏面、３２…第１の配線、３４…外部接続用パッド、３５…第２の配線、３７…貫通電極、３８…第１のソルダーレジスト、３９…第２のソルダーレジスト、４１…開口部、４２…第２の開口部、４５…半導体基板、４６…回路素子層、４７…電極パッド、５１…Ｎｉメッキ層、５２…Ａｕメッキ層、６０…配線母基板、６２…給電用配線本体、６４…第１の開口部、６６…ダイシングテープ、Ｂ…配線基板形成領域、Ｃ…ダイシング領域、Ｄ，Ｇ…領域、Ｆ…幅、Ｓ…距離
【図１】
2012253280.tif 000002
【図２】
2012253280.tif 000003
【図３Ａ】
2012253280.tif 000004
【図３Ｂ】
2012253280.tif 000005
【図４Ａ】
2012253280.tif 000006
【図４Ｂ】
2012253280.tif 000007
【図５Ａ】
2012253280.tif 000008
【図５Ｂ】
2012253280.tif 000009
【図６Ａ】
2012253280.tif 000010
【図６Ｂ】
2012253280.tif 000011
【図７】
2012253280.tif 000012
【図８】
2012253280.tif 000013
【図９Ａ】
2012253280.tif 000014
【図９Ｂ】
2012253280.tif 000015
【図１０】
2012253280.tif 000016
【図１１】
2012253280.tif 000017