(57)【要約】【課題】撮像画像の高画質化を図る。【解決手段】CMOSイメージセンサの画素アレイ部には、フォトダイオード６１と、フォトダイオード６１に蓄積された電荷を浮遊拡散領域６３に転送する転送ゲート６２と、浮遊拡散領域６３の電荷をリセットするリセットトランジスタ６４とを少なくとも備える複数の単位画素５０が２次元に配列されている。そして、CMOSイメージセンサにおいては、転送ゲート６２による電荷転送前に、画素アレイ部において互いに隣接しない複数の行毎に、リセットトランジスタ６４による浮遊拡散領域６３の電荷をリセットするように単位画素の駆動が制御される。本発明は、例えば、CMOSイメージセンサに適用することができる。【選択図】図４
2012129799.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と、前記光電変換部に蓄積された電荷を電荷保持部に転送する転送手段と、前記電荷保持部の電荷をリセットするリセット手段とを少なくとも備える複数の単位画素が２次元に配列された画素アレイ部と、
前記単位画素の駆動を制御する駆動制御手段と
を備え、
前記駆動制御手段は、前記転送手段による電荷転送前に、画素アレイ部において互いに隣接しない複数の行毎に、前記リセット手段による前記電荷保持部の電荷をリセットするように前記単位画素の駆動を制御する
固体撮像素子。
【請求項２】
前記駆動制御手段は、前記転送手段による電荷転送を、前記画素アレイ部における全ての前記単位画素一括で行うように前記単位画素の駆動を制御する
請求項１に記載の固体撮像素子。
【請求項３】
前記駆動制御手段は、前記光電変換部の電荷排出を、前記画素アレイ部における全ての前記単位画素一括で行うように前記単位画素の駆動を制御する
請求項１に記載の固体撮像素子。
【請求項４】
前記駆動制御手段は、前記光電変換部の電荷排出、および、前記転送手段による電荷転送を、画素アレイ部において互いに隣接する複数の行毎に行うように前記単位画素の駆動を制御する
請求項１に記載の固体撮像素子。
【請求項５】
前記リセット手段は、前記光電変換部に蓄積された電荷を排出し、
前記駆動制御手段は、前記リセット手段による前記光電変換部の電荷排出後で、かつ、前記転送手段による電荷転送前に、前記画素アレイ部において互いに隣接しない複数の行毎に、前記リセット手段による前記電荷保持部の電荷をリセットするように前記単位画素の駆動を制御する
請求項１に記載の固体撮像素子。
【請求項６】
前記光電変換部に蓄積された電荷を排出する電荷排出手段をさらに備える
請求項１に記載の固体撮像素子。
【請求項７】
前記駆動制御手段は、前記電荷排出手段による前記光電変換部の電荷排出前に、前記画素アレイ部において互いに隣接しない複数の行毎に、前記リセット手段による前記電荷保持部の電荷をリセットするように前記単位画素の駆動を制御する
請求項６に記載の固体撮像素子。
【請求項８】
前記駆動制御手段は、前記画素アレイ部におけるｍ行置きのｎ行を１組として、前記リセット手段による前記電荷保持部の電荷をリセットするように前記単位画素の駆動を制御する
請求項１に記載の固体撮像素子。
【請求項９】
ｍ＝１である
請求項１に記載の固体撮像素子。
【請求項１０】
前記電荷保持部は、フローティングディフュージョンである
請求項１に記載の固体撮像素子。
【請求項１１】
前記電荷保持部は、フローティングディフュージョンとは別に設けられた容量素子である
請求項１に記載の固体撮像素子。
【請求項１２】
前記電荷保持部の電荷に対応する電圧を読み出す読み出し手段をさらに備え、
前記駆動制御手段は、
前記読み出し手段による、電荷転送後に蓄積された前記電荷保持部の電荷に対応する信号レベルとしての電圧の読み出しと、
前記リセット手段による、電荷転送後に蓄積された前記電荷保持部の電荷のリセットと、
前記読み出し手段による、電荷リセット後の前記電荷保持部の電荷に対応するリセットレベルとしての電圧の読み出しと
を行毎に順次行うように前記単位画素の駆動を制御する
請求項１に記載の固体撮像素子。
【請求項１３】
前記読み出し手段により読み出された、前記信号レベルと前記リセットレベルとの差分を算出する算出手段をさらに備える
請求項１２に記載の固体撮像素子。
【請求項１４】
光電変換部と、前記光電変換部に蓄積された電荷を電荷保持部に転送する転送手段と、前記電荷保持部の電荷をリセットするリセット手段とを少なくとも備える複数の単位画素が２次元に配列された画素アレイ部と、
前記単位画素の駆動を制御する駆動制御手段と
を備える固体撮像素子の駆動方法であって、
前記転送手段による電荷転送前に、画素アレイ部において互いに隣接しない複数の行毎に、前記リセット手段による前記電荷保持部の電荷をリセットするように前記単位画素の駆動を制御する制御ステップを
含む駆動方法。
【請求項１５】
光電変換部と、前記光電変換部に蓄積された電荷を電荷保持部に転送する転送手段と、前記電荷保持部の電荷をリセットするリセット手段とを少なくとも備える複数の単位画素が２次元に配列された画素アレイ部と、
前記単位画素の駆動を制御する駆動制御手段と
を備え、
前記駆動制御手段は、前記転送手段による電荷転送前に、画素アレイ部において互いに隣接しない複数の行毎に、前記リセット手段による前記電荷保持部の電荷をリセットするように前記単位画素の駆動を制御する固体撮像素子
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子および駆動方法、並びに電子機器に関し、特に、撮像画像の高画質化を図ることができるようにする固体撮像素子および駆動方法、並びに電子機器に関する。
【背景技術】
【０００２】
従来、イメージセンサ（固体撮像素子）においては、受光部で蓄積された電荷を、電荷電圧変換部（いわゆるフローティングディフュージョン。以下、FDともいう）や、画素内にFDとは別に設けられた容量素子等の電荷保持部に一時的に保持することで、信号読み出しの順次動作による、露光・蓄積期間の画素毎のずれを軽減することが行われている（例えば、特許文献１，２）。
【０００３】
また、上述したイメージセンサにおいては、信号読み出し時に、まず、電荷保持部に蓄積された電荷に対応する電圧（信号レベル）を読み出し、次に、電荷保持部の電荷をリセットしたときの電圧（リセットレベル）を読み出し、それらの差分に基づいてノイズの除去をすることが行われている。
【０００４】
この場合、受光部で蓄積された電荷が電荷保持部に転送される前（電荷転送前）に電荷保持部の電荷をリセット（初期化）したときの電圧（以下、転送前リセット電圧という）と、上述した信号読み出し時のリセットレベル（以下、読み出し後リセット電圧という）とが一致することが望ましい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２６８０８３号公報
【特許文献２】特開２００５−３２８４９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、イメージセンサにおいて、信号電荷の蓄積期間の同時性を保つグローバルシャッタ動作が行われる場合、図１に示されるように、露光開始前の電荷排出（三角形）および露光終了時の電荷転送（四角形）は全画素一括で行われ、信号レベルおよびリセットレベルの読み出しは行単位で行われる。
【０００７】
ここで、電荷転送前の電荷保持部の初期化（丸印）を、全画素一括で行われるようにした場合、電荷保持部を初期化（リセット）するリセットトランジスタの電源の電圧降下や、隣接する各行の画素にリセット信号を供給するリセット信号線と電荷保持部とのクロストークにより、転送前リセット電圧と読み出し後リセット電圧とが大きく異なってしまう。また、全画素同時駆動の負荷によって、リセット動作の遷移タイミングが、信号読み出し時のリセット動作と異なってしまい、転送前リセット電圧と読み出し後リセット電圧とが大きく異なってしまう。このように、転送前リセット電圧と読み出し後リセット電圧とが大きく異なることで、出力にオフセットが発生することによるノイズ（以下、オフセットノイズという）が発生し、撮像画像の画質が損なわれてしまう。
【０００８】
そこで、図２に示されるように、電荷転送前の電荷保持部の初期化（丸印）を、行単位で順次行われるようにした場合、オフセットノイズを低減させることは可能となるが、全ての行についての電荷保持部の初期化には長い時間を要するため、フレームレートの低下を引き起こし、撮像画像（特に動画像）の画質が損なわれてしまう。
【０００９】
本発明は、このような状況に鑑みてなされたものであり、撮像画像の高画質化を図ることができるようにするものである。
【課題を解決するための手段】
【００１０】
本発明の一側面の固体撮像素子は、光電変換部と、前記光電変換部に蓄積された電荷を電荷保持部に転送する転送手段と、前記電荷保持部の電荷をリセットするリセット手段とを少なくとも備える複数の単位画素が２次元に配列された画素アレイ部と、前記単位画素の駆動を制御する駆動制御手段とを備え、前記駆動制御手段は、前記転送手段による電荷転送前に、画素アレイ部において互いに隣接しない複数の行毎に、前記リセット手段による前記電荷保持部の電荷をリセットするように前記単位画素の駆動を制御する。
【００１１】
前記駆動制御手段には、前記転送手段による電荷転送を、前記画素アレイ部における全ての前記単位画素一括で行うように前記単位画素の駆動を制御させることができる。
【００１２】
前記駆動制御手段には、前記光電変換部の電荷排出を、前記画素アレイ部における全ての前記単位画素一括で行うように前記単位画素の駆動を制御させることができる。
【００１３】
前記駆動制御手段には、前記光電変換部の電荷排出、および、前記転送手段による電荷転送を、画素アレイ部において互いに隣接する複数の行毎に行うように前記単位画素の駆動を制御させることができる。
【００１４】
前記リセット手段には、前記光電変換部に蓄積された電荷を排出させ、前記駆動制御手段には、前記リセット手段による前記光電変換部の電荷排出後で、かつ、前記転送手段による電荷転送前に、前記画素アレイ部において互いに隣接しない複数の行毎に、前記リセット手段による前記電荷保持部の電荷をリセットするように前記単位画素の駆動を制御させることができる。
【００１５】
前記固体撮像素子には、前記光電変換部に蓄積された電荷を排出する電荷排出手段をさらに設けることができる。
【００１６】
前記駆動制御手段には、前記電荷排出手段による前記光電変換部の電荷排出前に、前記画素アレイ部において互いに隣接しない複数の行毎に、前記リセット手段による前記電荷保持部の電荷をリセットするように前記単位画素の駆動を制御させることができる。
【００１７】
前記駆動制御手段には、前記画素アレイ部におけるｍ行置きのｎ行を１組として、前記リセット手段による前記電荷保持部の電荷をリセットするように前記単位画素の駆動を制御させることができる。
【００１８】
ｍ＝１とすることができる。
【００１９】
前記電荷保持部は、フローティングディフュージョンとすることができる。
【００２０】
前記電荷保持部は、フローティングディフュージョンとは別に設けられた容量素子とすることができる。
【００２１】
前記電荷保持部の電荷に対応する電圧を読み出す読み出し手段をさらに設け、前記駆動制御手段には、前記読み出し手段による、電荷転送後に蓄積された前記電荷保持部の電荷に対応する信号レベルとしての電圧の読み出しと、前記リセット手段による、電荷転送後に蓄積された前記電荷保持部の電荷のリセットと、前記読み出し手段による、電荷リセット後の前記電荷保持部の電荷に対応するリセットレベルとしての電圧の読み出しとを行毎に順次行うように前記単位画素の駆動を制御させることができる。
【００２２】
前記固体撮像素子には、前記読み出し手段により読み出された、前記信号レベルと前記リセットレベルとの差分を算出する算出手段をさらに設けることができる。
【００２３】
本発明の一側面の駆動方法は、光電変換部と、前記光電変換部に蓄積された電荷を電荷保持部に転送する転送手段と、前記電荷保持部の電荷をリセットするリセット手段とを少なくとも備える複数の単位画素が２次元に配列された画素アレイ部と、前記単位画素の駆動を制御する駆動制御手段とを備える固体撮像素子の駆動方法であって、前記転送手段による電荷転送前に、画素アレイ部において互いに隣接しない複数の行毎に、前記リセット手段による前記電荷保持部の電荷をリセットするように前記単位画素の駆動を制御する制御ステップを含む。
【００２４】
本発明の一側面の電子機器は、光電変換部と、前記光電変換部に蓄積された電荷を電荷保持部に転送する転送手段と、前記電荷保持部の電荷をリセットするリセット手段とを少なくとも備える複数の単位画素が２次元に配列された画素アレイ部と、前記単位画素の駆動を制御する駆動制御手段とを備え、前記駆動制御手段は、前記転送手段による電荷転送前に、画素アレイ部において互いに隣接しない複数の行毎に、前記リセット手段による前記電荷保持部の電荷をリセットするように前記単位画素の駆動を制御する固体撮像素子を備える。
【００２５】
本発明の一側面においては、転送手段による電荷転送前に、画素アレイ部において互いに隣接しない複数の行毎に、リセット手段による電荷保持部の電荷をリセットするように単位画素の駆動が制御される。
【発明の効果】
【００２６】
本発明の一側面によれば、撮像画像の高画質化を図ることが可能となる。
【図面の簡単な説明】
【００２７】
【図１】従来の固体撮像素子の動作について説明する図である。
【図２】従来の固体撮像素子の動作について説明する図である。
【図３】本発明を適用した固体撮像素子の一実施の形態の構成例を示す図である。
【図４】単位画素の構成例を示す図である。
【図５】単位画素の駆動例を説明する図である。
【図６】固体撮像素子の駆動例を説明する図である。
【図７】固体撮像素子の駆動例を説明する図である。
【図８】単位画素の他の構成例を示す図である。
【図９】単位画素のさらに他の構成例を示す図である。
【図１０】単位画素のさらに他の構成例を示す図である。
【図１１】単位画素のさらに他の構成例を示す図である。
【図１２】単位画素の駆動例を説明する図である。
【図１３】固体撮像素子の駆動例を説明する図である。
【図１４】固体撮像素子の駆動例を説明する図である。
【図１５】固体撮像素子の駆動例を説明する図である。
【図１６】単位画素のさらに他の構成例を示す図である。
【図１７】単位画素のさらに他の構成例を示す図である。
【図１８】単位画素のさらに他の構成例を示す図である。
【図１９】本発明を適用した電子機器の一実施の形態の構成例を示す図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態について図を参照して説明する。
【００２９】
［固体撮像素子の構成］
図３は、本発明が適用される固体撮像素子としてのCMOS（Complementary Metal Oxide Semiconductor）イメージセンサの構成例を示すブロック図である。
【００３０】
CMOSイメージセンサ３０は、画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５を含んで構成される。画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５は、図示せぬ半導体基板（チップ）上に形成されている。
【００３１】
画素アレイ部４１には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する単位画素（図４の単位画素５０）が行列状に２次元配置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に「電荷」と記述し、単位画素を、単に「画素」と記述する場合もある。
【００３２】
画素アレイ部４１にはさらに、行列状の画素配列に対して行ごとに画素駆動線４６が図の左右方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線４７が図の上下方向（画素列の画素の配列方向）に沿って形成されている。画素駆動線４６の一端は、垂直駆動部４２の各行に対応した出力端に接続されている。
【００３３】
CMOSイメージセンサ３０はさらに、信号処理部４８およびデータ格納部４９を備えている。信号処理部４８およびデータ格納部４９については、CMOSイメージセンサ３０とは別の基板に設けられる外部信号処理部、例えばDSP(Digital Signal Processor)やソフトウェアによる処理でも構わないし、CMOSイメージセンサ３０と同じ基板上に搭載しても構わない。
【００３４】
垂直駆動部４２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部４１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部４２は、その具体的な構成については図示を省略するが、読み出し走査系と、掃き出し走査系あるいは、一括掃き出し、一括転送を有する構成となっている。
【００３５】
読み出し走査系は、単位画素から信号を読み出すために、画素アレイ部４１の単位画素を行単位で順に選択走査する。行駆動（ローリングシャッタ動作）の場合、掃き出しについては、読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査が行なわれる。また、グローバル露光（グローバルシャッタ動作）の場合は、一括転送よりもシャッタスピードの時間分先行して一括掃き出しが行なわれる。
【００３６】
この掃き出しにより、読み出し行の単位画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。そして、不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００３７】
読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応するものである。行駆動の場合は、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素における光電荷の蓄積時間（露光時間）となる。グローバル露光の場合は、一括掃き出しから一括転送までの時間が蓄積時間（露光時間）となる。
【００３８】
垂直駆動部４２によって選択走査された画素行の各単位画素から出力される画素信号は、垂直信号線４７の各々を通してカラム処理部４３に供給される。カラム処理部４３は、画素アレイ部４１の画素列ごとに、選択行の各単位画素から垂直信号線４７を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【００３９】
具体的には、カラム処理部４３は、信号処理として少なくとも、ノイズ除去処理、例えばCDS(Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部４３による相関二重サンプリングにより、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、カラム処理部４３にノイズ除去処理以外に、例えば、AD（アナログ−デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。
【００４０】
水平駆動部４４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部４３の画素列に対応する単位回路を順番に選択する。この水平駆動部４４による選択走査により、カラム処理部４３で信号処理された画素信号が順番に信号処理部４８に出力される。
【００４１】
システム制御部４５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部４２、カラム処理部４３、および水平駆動部４４などの駆動制御を行う。
【００４２】
信号処理部４８は、少なくとも加算処理機能を有し、カラム処理部４３から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部４９は、信号処理部４８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
【００４３】
［単位画素の回路構成例］
次に、図３の画素アレイ部４１に行列状に配置されている単位画素５０の回路構成例について説明する。
【００４４】
図４の単位画素５０は、フォトダイオード（PD）６１、転送ゲート６２、浮遊拡散領域（FD（フローティングディフュージョン））６３、リセットトランジスタ６４、増幅トランジスタ６５、選択トランジスタ６６、および垂直信号線６７から構成される。
【００４５】
フォトダイオード６１のアノードは接地されており、フォトダイオード６１のカソードは、転送ゲート６２のソースに接続されている。転送ゲート６２のドレインは、それぞれリセットトランジスタ６４のドレインおよび増幅トランジスタ６５のゲートに接続されており、この接続点が、浮遊拡散領域６３を構成する。
【００４６】
リセットトランジスタ６４のソースは、所定の電源Vrstに接続されており、増幅トランジスタ６５のソースは、所定の電源Vddに接続されている。増幅トランジスタ６５のドレインは、選択トランジスタ６６のソースに接続されており、選択トランジスタ６６のドレインは、垂直信号線（VSL）６７に接続されている。また、垂直信号線６７は、ソースフォロア回路の一定電流源に接続されている。
【００４７】
転送ゲート６２のゲート、リセットトランジスタ６４のゲート、および、選択トランジスタ６６のゲートは、図示せぬ制御線を介して、図３の垂直駆動部４２にそれぞれ接続されており、駆動信号としてのパルスがそれぞれ供給される。
【００４８】
フォトダイオード６１は、入射光を光電変換し、その光量に応じた電荷を生成し、蓄積する。
【００４９】
転送ゲート６２は、垂直駆動部４２から供給される駆動信号TRGに従って、フォトダイオード６１から浮遊拡散領域６３への電荷の転送をオン／オフする。例えば、転送ゲート６２は、Ｈ（High）レベルの駆動信号TRGが供給されると、フォトダイオード６１に蓄積されている電荷を、浮遊拡散領域６３に転送し、Ｌ（Low）レベルの駆動信号TRGが供給されると、電荷の転送を停止する。なお、転送ゲート６２が、浮遊拡散領域６３への電荷の転送を停止している間、フォトダイオード６１が光電変換した電荷は、フォトダイオード６１に蓄積される。
【００５０】
浮遊拡散領域６３は、フォトダイオード６１から転送ゲート６２を介して転送されてくる電荷を蓄積し、電圧に変換する。なお、浮遊拡散領域６３は、CMOSイメージセンサ３０がグローバルシャッタ動作を行う場合、露光期間中にフォトダイオード６１に蓄積された電荷を保持する電荷保持部として機能する。
【００５１】
リセットトランジスタ６４は、垂直駆動部４２から供給される駆動信号RSTに従って、浮遊拡散領域６３に蓄積されている電荷の排出をオン／オフする。例えば、リセットトランジスタ６４は、Ｈレベルの駆動信号RSTが供給されると、浮遊拡散領域６３を電源電圧Vrstにクランプし、浮遊拡散領域６３に蓄積されている電荷を排出（リセット）する。また、リセットトランジスタ６４は、Ｌレベルの駆動信号RSTが供給されると、浮遊拡散領域６３を電気的に浮遊状態にする。
【００５２】
増幅トランジスタ６５は、浮遊拡散領域６３に蓄積されている電荷に応じた電圧を増幅する。増幅トランジスタ６５により増幅された電圧（電圧信号）は、選択トランジスタ６６を介して垂直信号線６７に出力される。
【００５３】
選択トランジスタ６６は、垂直駆動部４２から供給される駆動信号SELに従って、増幅トランジスタ６５からの電圧信号の垂直信号線６７への出力をオン／オフする。例えば、選択トランジスタ６６は、Ｈレベルの駆動信号SELが供給されると、電圧信号を垂直信号線６７に出力し、Ｌレベルの駆動信号SELが供給されると、電圧信号の出力を停止する。
【００５４】
このように、単位画素５０は、垂直駆動部４２から供給される駆動信号TRG、駆動信号RST、および駆動信号SELに従って駆動する。
【００５５】
［単位画素の駆動例］
次に、図５のタイミングチャートを参照して、単位画素５０の駆動例について説明する。
【００５６】
まず、時刻t1乃至t2の期間において、駆動信号RST，TRGがパルス状に印加されると、フォトダイオード６１および浮遊拡散領域６３に蓄積されている電荷が排出される。
【００５７】
これにより、これまでフォトダイオード６１に蓄積されていた電荷が掃き出され、時刻t2乃至t5の期間においては、新たに被写体からの光から得られた電荷がフォトダイオード６１に蓄積されることになる。なお、時刻t3乃至t4の期間において、駆動信号RSTがパルス状に印加されることで、電荷保持部としての浮遊拡散領域６３に蓄積されている電荷が初期化（リセット）される。
【００５８】
時刻t5乃至t6の期間において、駆動信号TRGがパルス状に印加されると、フォトダイオード６１に蓄積された電荷が転送ゲート６２によって浮遊拡散領域６３に転送される。その後、時刻t6乃至t7の期間は、電荷保持期間とされる。
【００５９】
時刻t7乃至t8の期間において、駆動信号SELがＬレベルからＨレベルとされると、時刻t9において駆動信号RSTがＨレベルとされるまで、浮遊拡散領域６３に蓄積されている電荷に応じた電圧が信号レベルとして読み出される。
【００６０】
時刻t9乃至t10の期間において駆動信号RSTがＨレベルとされると、浮遊拡散領域６３に蓄積されている電荷がリセットトランジスタ６４によってリセット（排出）される。このリセット状態は、時刻t11において駆動信号SELがＬレベルになるまで続き、その間、リセットレベルとしての電圧が読み出される。このようにして、読み出されたリセットレベルと信号レベルとの差分をとることでノイズを除去するCDS処理を行うことで、ノイズが除去された画素信号が読み出される。
【００６１】
［固体撮像素子の駆動例］
次に、図６を参照して、CMOSイメージセンサ３０における単位画素５０の行単位の駆動例について説明する。
【００６２】
図６において、横軸は、時間を示しており、縦軸は、CMOSイメージセンサ３０に２次元配列された単位画素５０の行を示している。また、図５で説明した、単位画素５０の電荷排出、電荷保持部初期化、電荷転送、および信号レベル読み出しの駆動は行単位で行われ、図６においては、それぞれ、三角形、丸印、四角形、および横長の六角形で示されている。
【００６３】
図６に示されるように、各行の電荷排出および電荷転送は同時に行われており、信号レベル読み出しは、行単位で行われている。すなわち、図６は、電荷排出および電荷転送を全画素一括で行うグローバルシャッタ動作を行うCMOSイメージセンサ３０の駆動例を示している。
【００６４】
ここで、図５を参照して説明したように、電荷転送前の浮遊拡散領域６３の初期化動作は、電荷排出後で、かつ、電荷転送前に行われるが、図６に示されるように、互いに隣接しない複数の行毎に、より具体的には、２行置きの３行を１組として順次行われるようになされる。
【００６５】
以上の動作によれば、グローバルシャッタ動作を行うCMOSイメージセンサにおいても、電荷保持部としての浮遊拡散領域６３の初期化動作を全画素一括で行わず、互いに隣接しない複数の行毎に行うようにしたので、全画素一括での電荷保持部の初期化によるリセットトランジスタの電源の電圧降下や、隣接するリセット信号線と電荷保持部とのクロストークを抑制することができる。また、リセット動作における全画素同時駆動の負荷を低減できるようになるので、リセット動作の遷移タイミングを、信号読み出し時のリセット動作と同様にすることができるようになる。これにより、転送前リセット電圧と読み出し後リセット電圧との差を小さくすることができるので、オフセットノイズの発生を抑制することができ、撮像画像の高画質化を図ることが可能となる。
【００６６】
また、浮遊拡散領域６３の初期化動作を、互いに隣接しない複数の行毎に行われるようにすることで、行単位で順次行われるようにした場合と比較して、全ての行についての電荷保持部の初期化に要する時間を短縮することができるので、フレームレートの低下を抑制することができ、撮像画像の高画質化を図ることが可能となる。
【００６７】
ところで、上述したグローバルシャッタ動作においては、各行の電荷排出および電荷転送が同時に行われているので、ローリングシャッタ動作と比べて、転送ゲート６２およびリセットトランジスタ６４に駆動信号TRG，RSTを供給する駆動回路の負荷は大きくなる。これにより、転送ゲート６２およびリセットトランジスタ６４に駆動信号TRG，RSTを供給する電源の電圧降下を招き、電荷排出および電荷転送の動作の遷移タイミングの遅れが大きくなってしまっていた。したがって、各駆動信号のパルス幅を長くする必要があり、電荷排出から電荷転送までの期間、すなわち露光・蓄積期間の短縮が妨げられていた。
【００６８】
そこで、以下においては、露光・蓄積期間を短縮するようにしたCMOSイメージセンサの駆動例について説明する。
【００６９】
［固体撮像素子の他の駆動例］
図７は、CMOSイメージセンサ３０における単位画素５０の行単位の他の駆動例について説明する図である。
【００７０】
図７に示される駆動例は、電荷排出および電荷転送の動作が、互いに隣接する複数の行毎に、より具体的には、隣接する３行を１組として順次行われる点で、図６に示される駆動例と異なる。
【００７１】
また、図７において、電荷転送前の浮遊拡散領域６３の初期化動作は、図６に示される駆動例と同様にして、電荷排出後で、かつ、電荷転送前に、互いに隣接しない複数の行毎に、より具体的には、２行置きの３行を１組として順次行われるようになされる。
【００７２】
以上の動作によれば、電荷保持部としての浮遊拡散領域６３の初期化動作を全画素一括で行わず、互いに隣接しない複数の行毎に行うようにしたので、上述したように、オフセットノイズの発生を抑制することができ、撮像画像の高画質化を図ることが可能となる。
【００７３】
さらに、電荷排出および電荷転送の動作を全画素一括で行わず、互いに隣接する複数の行毎に行うようにしたので、グローバルシャッタ動作を行う場合と比較して、転送ゲート６２およびリセットトランジスタ６４に駆動信号TRG，RSTを供給する駆動回路の負荷を小さくすることができ、駆動信号TRG，RSTを供給する電源の電圧降下を抑制し、電荷排出および電荷転送の動作の遷移タイミングの遅れを小さくすることが可能となる。結果として、各駆動信号のパルス幅を短くすることができ、露光・蓄積期間を短縮することが可能となる。
【００７４】
また、電荷排出および電荷転送の動作を、互いに隣接する複数の行毎に順次行うようにしたので、ローリングシャッタ動作における電荷排出および電荷転送の動作と比較して、行毎の電荷の露光・蓄積期間のずれを小さくすることができるので、撮像画像における歪みを抑制することができる。
【００７５】
なお、電荷排出および電荷転送の動作を、電荷保持部の初期化動作と同様に、互いに隣接しない複数の行毎に行うようにした場合、露光・蓄積期間のずれが数行置きに前後して発生してしまい、動きのある被写体の撮像画像における歪みが高周波数域で目立ってしまう。したがって、電荷排出および電荷転送の動作は、互いに隣接する複数の行毎に順次行われるようにされる。
【００７６】
また、図６および図７においては、電荷保持部の初期化動作が同時に行われる行数と、電荷排出および電荷転送が同時に行われる行数とをともに３行としたが、他の行数であってもよいし、それぞれ異なる行数であってもよい。
【００７７】
ところで、上述した動作を行うイメージセンサを構成する単位画素の構造は、図４に示される単位画素以外の構造にも採用することができる。以下、本発明が適用可能なその他の単位画素の構造について説明する。また、以下の図において、図４と対応する部分には同一符号を付してあり、その説明は適宜省略する。
【００７８】
［単位画素の他の回路構成例］
図８は、単位画素５０の他の回路構成例を示す図である。
【００７９】
図８の単位画素５０Ｂでは、図４の構成に加えて、フォトダイオード６１と転送ゲート６２との間に、転送ゲート８１とメモリ部（MEM）８２が設けられている。
【００８０】
転送ゲート８１は、フォトダイオード６１で光電変換され、フォトダイオード６１の内部に蓄積された電荷を、転送ゲート８１のゲート電極に駆動信号TRXが印加されることによって転送する。メモリ部８２は、転送ゲート８１によってフォトダイオード６１から転送された電荷を蓄積する。
【００８１】
また、転送ゲート６２は、転送ゲート６２のゲート電極に駆動信号TRGが印加されると、メモリ部８２に蓄積された電荷を、浮遊拡散領域６３に転送する。
【００８２】
すなわち、図８の単位画素５０Ｂにおいては、浮遊拡散領域６３およびメモリ部８２が電荷保持部として機能し、その電荷保持部の初期化動作は、駆動信号RSTおよび駆動信号TRGがパルス状に印加されることで行われるようになる。
【００８３】
［単位画素のさらに他の回路構成例］
図９は、単位画素５０のさらに他の回路構成例を示す図である。
【００８４】
図９の単位画素５０Ｃでは、図４の構成に加えて、転送ゲート６２と浮遊拡散領域６３との間に、転送ゲート９１と容量素子（CAP）９２が設けられている。
【００８５】
転送ゲート９１は、そのゲート電極に駆動信号CRGが印加されると、フォトダイオード６１から転送ゲート６２を介して転送されてくる電荷を、容量素子９２に転送する。容量素子９２は、転送ゲート９１によってフォトダイオード６１から転送ゲート６２を介して転送された電荷を蓄積する。
【００８６】
なお、転送ゲート６２は、転送ゲート６２のゲート電極に駆動信号TRGが印加されると、フォトダイオード６１に蓄積された電荷を、浮遊拡散領域６３に転送するとともに、転送ゲート９１を介して容量素子９２に転送する。
【００８７】
すなわち、図９の単位画素５０Ｃにおいては、浮遊拡散領域６３および容量素子９２のいずれか一方または両方が電荷保持部として機能する。その電荷保持部の初期化動作は、浮遊拡散領域６３のみが電荷保持部として機能する場合、駆動信号RSTがパルス状に印加されることで行われるようになる。また、容量素子９２のみが電荷保持部として機能する場合、並びに、浮遊拡散領域６３および容量素子９２の両方が電荷保持部として機能する場合、その電荷保持部の初期化動作は、駆動信号RSTおよび駆動信号CRGの両方がパルス状に印加されることで行われるようになる。
【００８８】
［単位画素のさらに他の回路構成例］
図１０は、単位画素５０のさらに他の回路構成例を示す図である。
【００８９】
図１０の単位画素５０Ｄでは、図４の構成に加えて、フォトダイオード６１と転送ゲート６２との間に、転送ゲート８１とメモリ部（MEM）８２が設けられ、転送ゲート６２と浮遊拡散領域６３との間に、転送ゲート９１と容量素子（CAP）９２が設けられている。
【００９０】
なお、図１０において、転送ゲート８１およびメモリ部８２は、図８における転送ゲート８１およびメモリ部８２のそれぞれと、転送ゲート９１および容量素子９２は、図９における転送ゲート９１および容量素子９２のそれぞれと同一であるので、その説明は省略する。
【００９１】
ただし、転送ゲート９１は、そのゲート電極に駆動信号CRGが印加されると、フォトダイオード６１から転送ゲート８１を介して転送されてくる電荷を、容量素子９２に転送する。容量素子９２は、転送ゲート９１によってフォトダイオード６１から転送ゲート８１を介して転送された電荷を蓄積する。
【００９２】
すなわち、図１０の単位画素５０Ｄにおいては、浮遊拡散領域６３と、メモリ部８２および容量素子９２のいずれか一方または両方とが電荷保持部として機能する。その電荷保持部の初期化動作は、浮遊拡散領域６３およびメモリ部８２が電荷保持部として機能する場合、駆動信号RSTおよび駆動信号TRGがパルス状に印加されることで行われるようになる。また、浮遊拡散領域６３および容量素子９２が電荷保持部として機能する場合、並びに、浮遊拡散領域６３、メモリ部８２、および容量素子９２が電荷保持部として機能する場合、駆動信号RST、駆動信号TRG、および駆動信号CRGがパルス状に印加されることで行われるようになる。
【００９３】
ところで、上述した単位画素においては、電荷保持部の初期化動作は、電荷排出後で、かつ、電荷転送前に行われるものとしたが、フォトダイオード６１に蓄積された電荷を排出する電荷排出手段を新たに設けることで、電荷排出前に行われるようにすることもできる。
【００９４】
［単位画素のさらに他の回路構成例］
図１１は、電荷保持部の初期化動作が電荷排出前に行われるようにした単位画素の回路構成例を示す図である。
【００９５】
なお、図１１において、図４における場合と対応する部分には、同一の符号を付してあり、その説明は適宜省略する。
【００９６】
図１１に示す単位画素１００には、図４に示した単位画素５０に加えて、さらにトランジスタなどからなるオーバーフローゲート１２１が設けられている。図１１では、オーバーフローゲート１２１は、電源Vddとフォトダイオード６１との間に接続されている。オーバーフローゲート１２１は、垂直駆動部４２から画素駆動線４６を介して、駆動信号OFGが供給されると、フォトダイオード６１をリセットする。すなわち、オーバーフローゲート１２１は、フォトダイオード６１に蓄積されている電荷を排出する。
【００９７】
このように、単位画素１００は、垂直駆動部４２から供給される駆動信号TRG、駆動信号RST、駆動信号SEL、駆動信号OFGに従って駆動する。
【００９８】
［単位画素の駆動例］
次に、図１２のタイミングチャートを参照して、単位画素１００の駆動例について説明する。
【００９９】
まず、時刻t21乃至t22の期間において、駆動信号RSTがパルス状に印加されることで、浮遊拡散領域６３に蓄積されている電荷が初期化（リセット）される。
【０１００】
次に、時刻t23乃至t24の期間において、駆動信号OFGがパルス状に印加されると、フォトダイオード６１に蓄積されている電荷が排出される。
【０１０１】
これにより、これまでフォトダイオード６１に蓄積されていた電荷が掃き出され、時刻t24乃至t25の期間においては、新たに被写体からの光から得られた電荷がフォトダイオード６１に蓄積されることになる。
【０１０２】
なお、時刻t25乃至t31の期間に行われる動作は、図５における時刻t5乃至t11の期間に行われる動作と同様であるので、その説明は省略する。
【０１０３】
このように、単位画素１００において、フォトダイオード６１の電荷を排出するオーバーフローゲート１２１を設けることで、電荷保持部の初期化動作が電荷排出前に行われるようになる。
【０１０４】
［固体撮像素子の駆動例］
次に、図１３を参照して、CMOSイメージセンサ３０における単位画素１００の行単位の駆動例について説明する。
【０１０５】
図１３においても、図６，７と同様に、横軸は、時間を示しており、縦軸は、CMOSイメージセンサ３０に２次元配列された単位画素１００の行を示している。また、図１２で説明した、単位画素１００の電荷保持部初期化、電荷排出、電荷転送、および信号レベル読み出しの駆動は行単位で行われ、図１３においては、それぞれ、丸印、三角形、四角形、および横長の六角形で示されている。
【０１０６】
図１３に示されるように、各行の電荷排出および電荷転送は同時に行われており、信号レベル読み出しは、行単位で行われている。すなわち、図１３は、電荷排出および電荷転送を全画素一括で行うグローバルシャッタ動作を行うCMOSイメージセンサ３０の駆動例を示している。
【０１０７】
ここで、図１２を参照して説明したように、電荷転送前の浮遊拡散領域６３の初期化動作は、電荷排出前に行われるが、図１３に示されるように、互いに隣接しない複数の行毎に、より具体的には、２行置きの３行を１組として順次行われるようになされる。
【０１０８】
以上の動作によれば、グローバルシャッタ動作を行うCMOSイメージセンサにおいても、電荷保持部としての浮遊拡散領域６３の初期化動作を全画素一括で行わず、互いに隣接しない複数の行毎に行うようにしたので、全画素一括での電荷保持部の初期化によるリセットトランジスタの電源の電圧降下や、隣接するリセット信号線と電荷保持部とのクロストークを抑制することができる。また、リセット動作における全画素同時駆動の負荷を低減できるようになるので、リセット動作の遷移タイミングを、信号読み出し時のリセット動作と同様にすることができるようになる。これにより、転送前リセット電圧と読み出し後リセット電圧との差を小さくすることができるので、オフセットノイズの発生を抑制することができ、撮像画像の高画質化を図ることが可能となる。
【０１０９】
また、浮遊拡散領域６３の初期化動作を、互いに隣接しない複数の行毎に行われるようにすることで、行単位で順次行われるようにした場合と比較して、全ての行についての電荷保持部の初期化に要する時間を短縮することができるので、フレームレートの低下を抑制することができ、撮像画像の高画質化を図ることが可能となる。
【０１１０】
ところで、上述したグローバルシャッタ動作においても、図６の例と同様に、各行の電荷排出および電荷転送が同時に行われているので、ローリングシャッタ動作と比べて、転送ゲート６２およびリセットトランジスタ６４に駆動信号TRG，RSTを供給する駆動回路の負荷は大きくなる。これにより、転送ゲート６２およびリセットトランジスタ６４に駆動信号TRG，RSTを供給する電源の電圧降下を招き、電荷排出および電荷転送の動作の遷移タイミングの遅れが大きくなってしまっていた。したがって、各駆動信号のパルス幅を長くする必要があり、電荷排出から電荷転送までの期間、すなわち露光・蓄積期間の短縮が妨げられていた。
【０１１１】
そこで、以下においては、露光・蓄積期間を短縮するようにしたCMOSイメージセンサの駆動例について説明する。
【０１１２】
［固体撮像素子の他の駆動例］
図１４は、CMOSイメージセンサ３０における単位画素１００の行単位の他の駆動例について説明する図である。
【０１１３】
図１４に示される駆動例は、電荷排出および電荷転送の動作が、互いに隣接する複数の行毎に、より具体的には、隣接する３行を１組として順次行われる点で、図１３に示される駆動例と異なる。
【０１１４】
また、図１４において、電荷転送前の浮遊拡散領域６３の初期化動作は、図１３に示される駆動例と同様にして、電荷排出前に、互いに隣接しない複数の行毎に、より具体的には、２行置きの３行を１組として順次行われるようになされる。
【０１１５】
以上の動作によれば、電荷保持部としての浮遊拡散領域６３の初期化動作を全画素一括で行わず、互いに隣接しない複数の行毎に行うようにしたので、上述したように、オフセットノイズの発生を抑制することができ、撮像画像の高画質化を図ることが可能となる。
【０１１６】
さらに、電荷排出および電荷転送の動作を全画素一括で行わず、互いに隣接する複数の行毎に行うようにしたので、グローバルシャッタ動作を行う場合と比較して、転送ゲート６２およびリセットトランジスタ６４に駆動信号TRG，RSTを供給する駆動回路の負荷を小さくすることができ、駆動信号TRG，RSTを供給する電源の電圧降下を抑制し、電荷排出および電荷転送の動作の遷移タイミングの遅れを小さくすることが可能となる。結果として、各駆動信号のパルス幅を短くすることができ、露光・蓄積期間を短縮することが可能となる。
【０１１７】
また、電荷排出および電荷転送の動作を、互いに隣接する複数の行毎に順次行うようにしたので、ローリングシャッタ動作における電荷排出および電荷転送の動作と比較して、行毎の電荷の露光・蓄積期間のずれを小さくすることができるので、撮像画像における歪みを抑制することができる。
【０１１８】
なお、図１３，１４で説明した駆動例においては、電荷保持部（浮遊拡散領域６３）の初期化動作を、２行置きの３行を１組として順次行われるようにしたが、駆動される行数、および、駆動される行間の行数は、任意に設定されるようにすることができる。
【０１１９】
例えば、図１５に示されるように、電荷保持部の初期化動作を、１行置きの３行を１組として順次行われるようにしてもよい。このように、駆動される行間の行数を少なくすることで、電荷排出および電荷転送の動作が互いに隣接する複数行毎に順次行われる場合に、電荷保持部の初期化から電荷排出（または電荷転送）までの期間を短縮することができるようになるので、電荷保持部における暗電流の蓄積を低減することが可能となる。
【０１２０】
しかしながら、電荷保持部の初期化動作において、駆動される行間の行数を少なくすると、駆動される行同士のリセット信号線と電荷保持部とのクロストークにより、オフセットノイズが発生する恐れがある。したがって、駆動される行間の行数は、電荷保持部の初期化から電荷排出（または電荷転送）までの期間と、駆動される行同士のリセット信号線と電荷保持部とのクロストークとのトレードオフにより、最適な数に設定されるようにできる。
【０１２１】
なお、図１５においては、電荷排出前に行われる電荷保持部の初期化動作において、駆動される行間の行数を少なくした駆動例について説明したが、例えば、図６や図７を参照して説明した、電荷排出後で、かつ、電荷転送前に行われる電荷保持部の初期化動作において、駆動される行間の行数を少なくするようにしてももちろんよい。
【０１２２】
ところで、上述した動作を行うイメージセンサを構成する単位画素の構造は、図１１に示される単位画素以外の構造にも採用することができる。以下、本発明が適用可能なその他の単位画素の構造について説明する。また、以下の図において、図１１と対応する部分には同一符号を付してあり、その説明は適宜省略する。
【０１２３】
［単位画素の他の回路構成例］
図１６は、単位画素１００の他の回路構成例を示す図である。
【０１２４】
図１６の単位画素１００Ｂでは、図１１の構成に加えて、フォトダイオード６１と転送ゲート６２との間に、転送ゲート８１とメモリ部（MEM）８２が設けられている。なお、図１６において、転送ゲート８１およびメモリ部８２は、図８における転送ゲート８１およびメモリ部８２と同一であるので、その説明は省略する。
【０１２５】
すなわち、図１６の単位画素１００Ｂにおいては、浮遊拡散領域６３およびメモリ部８２が電荷保持部として機能し、その電荷保持部の初期化動作は、駆動信号RSTおよび駆動信号TRGがパルス状に印加されることで行われるようになる。
【０１２６】
［単位画素のさらに他の回路構成例］
図１７は、単位画素１００のさらに他の回路構成例を示す図である。
【０１２７】
図１７の単位画素１００Ｃでは、図１１の構成に加えて、転送ゲート６２と浮遊拡散領域６３との間に、転送ゲート９１と容量素子（CAP）９２が設けられている。なお、図１７において、転送ゲート９１と容量素子９２は、図９における転送ゲート９１と容量素子９２と同一であるので、その説明は省略する。
【０１２８】
すなわち、図１６の単位画素１００Ｃにおいては、浮遊拡散領域６３および容量素子９２のいずれか一方または両方が電荷保持部として機能する。その電荷保持部の初期化動作は、浮遊拡散領域６３のみが電荷保持部として機能する場合、駆動信号RSTがパルス状に印加されることで行われるようになる。また、容量素子９２のみが電荷保持部として機能する場合、並びに、浮遊拡散領域６３および容量素子９２の両方が電荷保持部として機能する場合、その電荷保持部の初期化動作は、駆動信号RSTおよび駆動信号CRGの両方がパルス状に印加されることで行われるようになる。
【０１２９】
［単位画素のさらに他の回路構成例］
図１８は、単位画素１００のさらに他の回路構成例を示す図である。
【０１３０】
図１８の単位画素１００Ｄでは、図１１の構成に加えて、フォトダイオード６１と転送ゲート６２との間に、転送ゲート８１とメモリ部８２が設けられ、転送ゲート６２と浮遊拡散領域６３との間に、転送ゲート９１と容量素子９２が設けられている。なお、図１８において、転送ゲート８１とメモリ部８２、および、転送ゲート９１と容量素子９２は、図１０における転送ゲート８１とメモリ部８２、および、転送ゲート９１と容量素子９２と同一の機能を有するので、その説明は省略する。
【０１３１】
すなわち、図１８の単位画素１００Ｄにおいては、浮遊拡散領域６３と、メモリ部８２および容量素子９２のいずれか一方または両方とが電荷保持部として機能する。その電荷保持部の初期化動作は、浮遊拡散領域６３およびメモリ部８２が電荷保持部として機能する場合、駆動信号RSTおよび駆動信号TRGがパルス状に印加されることで行われるようになる。また、浮遊拡散領域６３および容量素子９２が電荷保持部として機能する場合、並びに、浮遊拡散領域６３、メモリ部８２、および容量素子９２が電荷保持部として機能する場合、駆動信号RST、駆動信号TRG、および駆動信号CRGがパルス状に印加されることで行われるようになる。
【０１３２】
以上においては、オーバーフローゲート１２１を設けるようにした単位画素は、図１２乃至図１４で説明したように、電荷排出前に電荷保持部の初期化動作を行うようにしたが、オーバーフローゲート１２１を駆動させないようにして、図５乃至図７で説明したように、電荷排出後で、かつ、電荷転送前に電荷保持部の初期化動作を行うようにしてもよい。
【０１３３】
［本発明を適用した電子機器の構成例］
なお、本発明は、固体撮像素子への適用に限られるものではない。即ち、本発明は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機など、画像取込部（光電変換部）に固体撮像素子を用いる電子機器全般に対して適用可能である。固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０１３４】
図１９は、本発明を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
【０１３５】
図１９の撮像装置６００は、レンズ群などからなる光学部６０１、上述した単位画素５０の各構成が採用される固体撮像素子（撮像デバイス）６０２、およびカメラ信号処理回路であるDSP回路６０３を備える。また、撮像装置６００は、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７、および電源部６０８も備える。DSP回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７および電源部６０８は、バスライン６０９を介して相互に接続されている。
【０１３６】
光学部６０１は、被写体からの入射光（像光）を取り込んで固体撮像素子６０２の撮像面上に結像する。固体撮像素子６０２は、光学部６０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子６０２として、上述した実施の形態に係るCMOSイメージセンサ３０等の固体撮像素子、即ちグローバル露光によって歪みのない撮像を実現できる固体撮像素子を用いることができる。
【０１３７】
表示部６０５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像素子６０２で撮像された動画または静止画を表示する。記録部６０６は、固体撮像素子６０２で撮像された動画または静止画を、ビデオテープやDVD(Digital Versatile Disk)等の記録媒体に記録する。
【０１３８】
操作部６０７は、ユーザによる操作の下に、撮像装置６００が持つ様々な機能について操作指令を発する。電源部６０８は、DSP回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６および操作部６０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１３９】
上述したように、固体撮像素子６０２として、上述した実施の形態に係るCMOSイメージセンサ３０を用いることで、電荷保持部の初期化動作を互いに隣接しない複数の行毎に行うようにすることができる。従って、転送前リセット電圧と読み出し後リセット電圧との差を小さくすることができ、オフセットノイズの発生を抑制することができるようになるので、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置６００において、撮像画像の高画質化を図ることができる。
【０１４０】
また、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本発明はCMOSイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム処理部を配置してなるカラム方式の固体撮像素子全般に対して適用可能である。
【０１４１】
また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
【０１４２】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明
の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１４３】
３０  CMOSイメージセンサ，  ４１  画素アレイ部，  ４２  垂直駆動部，  ４３  カラム処理部，  ５０  単位画素，  ６１  フォトダイオード，  ６２  転送ゲート，  ６３  浮遊拡散領域，  ６４  リセットトランジスタ，  ８２  メモリ部，  ９２  容量素子，  １２１  オーバーフローゲート
【図１】
2012129799.tif 000003
【図２】
2012129799.tif 000004
【図３】
2012129799.tif 000005
【図４】
2012129799.tif 000006
【図５】
2012129799.tif 000007
【図６】
2012129799.tif 000008
【図７】
2012129799.tif 000009
【図８】
2012129799.tif 000010
【図９】
2012129799.tif 000011
【図１０】
2012129799.tif 000012
【図１１】
2012129799.tif 000013
【図１２】
2012129799.tif 000014
【図１３】
2012129799.tif 000015
【図１４】
2012129799.tif 000016
【図１５】
2012129799.tif 000017
【図１６】
2012129799.tif 000018
【図１７】
2012129799.tif 000019
【図１８】
2012129799.tif 000020
【図１９】
2012129799.tif 000021