(57)【要約】【課題】軽負荷時や無負荷時に過大な電圧を出力することなく安定動作し、スイッチング素子のボディダイオードを逆回復させることがなく、また、誘導ノイズによってスイッチング素子が誤動作することがない直流−直流変換装置を提供する。【解決手段】フルブリッジ構成されて対向する各スイッチング素子を導通比５０％未満の同一の駆動信号とする一方、各スイッチング素子の導通比が所定値を下回る場合には、対向する各スイッチング素子の導通比を所定値、かつ、各スイッチング素子の駆動信号の位相をずらして与えることにより、前記トランスの一次巻線に設定値以下のパルス幅を与える。【選択図】図１
2012191759.tif 000002
【特許請求の範囲】
【請求項１】
第一のスイッチング素子と第二のスイッチング素子を直列に接続した第一直列回路と、
第三のスイッチング素子と第四のスイッチング素子を直列に接続した第二の直列回路と、
これら第一および第二直列回路を直流電源に対して並列に接続してフルブリッジを構成するとともに、
前記第一のスイッチング素子と第二のスイッチング素子の接続点をトランスの一次巻線の一端に接続し、前記第三のスイッチング素子と第四のスイッチング素子の接続点をトランスの一次巻線の他端に接続し、前記トランスの二次巻線に接続された整流素子と、
前記第一〜第四のスイッチング素子を駆動する駆動信号を生成する駆動回路と
を具備し、
前記駆動回路は、前記第一のスイッチング素子と対向する前記第四のスイッチング素子を導通比５０％未満の同一の駆動信号で駆動し、また前記第二のスイッチング素子と対向する前記第三のスイッチング素子を導通比５０％未満の同一の駆動信号で駆動する一方、
前記各スイッチング素子の導通比が所定値を下回るとき前記第一のスイッチング素子と前記第四のスイッチング素子の導通比を前記所定値とし、かつ、前記第一および前記第四のスイッチング素子の各駆動信号の位相をずらして与えるとともに、前記第二のスイッチング素子と前記第三のスイッチング素子の導通比を前記所定値とし、かつ、前記第二および前記第三のスイッチング素子の各駆動信号の位相をずらして与える
ことを特徴とする直流−直流変換装置。
【請求項２】
前記駆動回路は、直流出力電力値が所定電力値を超えたとき、前記各スイッチング素子を位相シフトで駆動するものである請求項１に記載の直流−直流変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は直流−直流変換装置に係り、特にトランスを介して入力側と出力側とが絶縁された絶縁型直流−直流変換装置におけるトランスの一次側にフルブリッジ構成されたスイッチング素子を備えた直流−直流変換回路に関する。
【背景技術】
【０００２】
図３は、直流−直流変換回路の一例である（例えば、特許文献１を参照）。この変換回路は、直列に接続された二つのＭＯＳＦＥＴ１，２およびＭＯＳＦＥＴ３，４を備え、これら二つの直列回路が並列に接続されてブリッジ回路を構成している。このブリッジ回路には、さらに直流電源１１が並列に接続されている。また、二つのＭＯＳＦＥＴ１，２の接続点とＭＯＳＦＥＴ３，４の接続点には、トランス９の一次巻線の端子がそれぞれ接続されている。なお、この図においてトランス９の一次巻線と直列に接続されたインダクタンスは、配線のインダクタンスやトランス９の漏洩インダクタンスを示す。
【０００３】
一方、中性点を有するトランス９の二次巻線の両端には、整流素子７，８の一端（カソード）が接続されている。この整流素子７，８の他端（アノード）はそれぞれ接続されて、出力コンデンサ１２および直流リアクトル１０の直列回路を介してトランス９の中性点に接続される。出力コンデンサ１２の両端には、出力端子１９ａ、１９ｂが設けられている。
【０００４】
また、この図において１３〜１６は、それぞれＭＯＳＦＥＴ１〜４の寄生キャパシタンスである。また、１７，１８は整流素子７，８の寄生キャパシタンスである。なお、この図においてＭＯＳＦＥＴ１〜４のオン／オフを切り替える駆動信号（ゲート駆動信号）を生成するゲート駆動回路は省略している。
【０００５】
このゲート駆動回路は、例えば特許文献２に記載されているような回路構成をとる。この文献に示されるゲート駆動回路は、駆動回路内のトランスへの入力電圧のデューティ比が略５０％でなくても順バイアス電圧、逆バイアス電圧を安定化することができるという特徴を備えている。
【０００６】
ここで、図３に示す直流−直流変換回路においてＭＯＳＦＥＴ１，４が同時にオンとなっている期間について検討する。このときトランス９の一次側では、直流電源１１→スイッチング素子１→コイル５→トランス９→スイッチング素子４→直流電源１１の経路で電流が流れる。するとトランスの一次巻線には、直流電源１１の電圧値に略等しい電圧値（絶対値）の正極性電圧Ｖｔ１が印加される。
【０００７】
次にＭＯＳＦＥＴ２，３が同時にオンとなっている期間について検討する。このとき直流電源１１→スイッチング素子３→トランス９→コイル５→スイッチング素子２→直流電源１１の経路で電流が流れる。するとトランス９の一次巻線には直流電源１１の電圧値に略等しい電圧値（絶対値）の負極性電圧Ｖｔ１が印加される。
【０００８】
以降、ＭＯＳＦＥＴ１〜４のスイッチングを繰り返すことによってトランス９の一次巻線には正極性電圧または負極性電圧が交互に印加される。その結果、トランス９の二次巻線には、トランス９の巻数比に相当する電圧が発生する。この電圧は、次段の整流素子７，８でそれぞれ整流され、直流リアクトル１０および出力コンデンサ１２で平滑される。そして出力端子１９ａ，１９ｂ間には、直流の出力電圧Ｖｏが生ずる。
【０００９】
図４は、図３に示した直流−直流変換回路におけるＭＯＳＦＥＴ１〜４を位相シフト方式で駆動したときのゲート駆動信号およびトランス９の一次巻線における電圧値Ｖｔ１の時間的変化を示したものである。
【００１０】
直流−直流変換回路を図４に示す位相シフト方式で動作させる場合、ＭＯＳＦＥＴ１〜４には導通比５０％のゲート駆動信号が与えられる。つまりＭＯＳＦＥＴ１，２とＭＯＳＦＥＴ３，４はそれぞれ交互にオン／オフが切り替わる。また、ＭＯＳＦＥＴ１，２のゲート駆動信号に対してＭＯＳＦＥＴ３，４のゲート駆動信号は、互いに位相がずらされている。ただし、ＭＯＳＦＥＴ１，２のゲート駆動信号とＭＯＳＦＥＴ３，４のゲート駆動信号にはそれぞれデッドタイムが設けられ、それぞれのスイッチング素子が同時にオンしないようにしている。
【００１１】
ここで、ＭＯＳＦＥＴ１とＭＯＳＦＥＴ４が同時にオンとなる期間ではトランス９の一次巻線に正極性電圧Ｖｔ１が、ＭＯＳＦＥＴ２とＭＯＳＦＥＴ３が同時にオンとなる期間ではトランス９の一次巻線に負極性電圧Ｖｔ１が印加される。このためＭＯＳＦＥＴ１，２のゲート駆動信号に対してＭＯＳＦＥＴ３，４のゲート駆動信号の位相を調整することで、電圧値Ｖｔ１のパルス幅が変化する。つまりトランス９の二次巻線の電圧値を調整することが可能となる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２０１０−１７８５０１号公報
【特許文献２】特願２０１１−２４３２３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら特許文献１に記載されているように、無負荷時や軽負荷時に上述した位相シフト動作を行わせると、一次側のフルブリッジを構成する対向アームのＭＯＳＦＥＴがオフした直後にオンになる。このため対向アームのＭＯＳＦＥＴがゼロ電圧付近でオンすることになる。したがって、対向アームのスイッチング素子が逆回復する可能性がある。
【００１４】
例えば、ＭＯＳＦＥＴ１がオフした直後にＭＯＳＦＥＴ２がオンしたとすると、ＭＯＳＦＥＴ１のソース―ドレイン間電圧値は０［Ｖ］の状態でＭＯＳＦＥＴ２がオンする可能性がある。つまり、ＭＯＳＦＥＴ１のソース―ドレイン間電圧値は０［Ｖ］であるから、ＭＯＳＦＥＴ１のボディダイオード（図３には図示せず）には電流が流れやすい。そして、この状態でＭＯＳＦＥＴ２がオンするためＭＯＳＦＥＴ１のボディダイオードが逆回復してしまう。
【００１５】
通常、ボディダイオードが逆回復するときの電圧／時間変化率（ｄｖ／ｄｔ）が最大定格値を超えると、ＭＯＳＦＥＴが破損する懸念がある。さらに逆回復が発生することにより、損失が増加するだけでなく、装置の信頼性を著しく低下させる要因にもなる。
【００１６】
そこで特許文献１には、軽負荷時や無負荷時はハードスイッチング方式で動作させることが提唱されている。図５は、図３に示す直流−直流変換回路のＭＯＳＦＥＴ１〜４を駆動するゲート駆動信号及びトランス９の一次巻線における電圧値Ｖｔ１の時間的変化を示すものである。
【００１７】
この図に示すようにハードスイッチング方式では各ゲート駆動信号の導通率が５０％未満となり、上下アームの両ＭＯＳＦＥＴが同時にオフとなる期間が十分確保される。そのため、ＭＯＳＦＥＴがオフした後に電圧が上昇するための十分な時間が確保され、ボディダイオードには電流が流れることがなく、それゆえ逆回復は発生しない。
【００１８】
しかしながら、特許文献２に記載されている逆バイアス電圧をＭＯＳＦＥＴのゲート―ソース間に印加可能なゲート駆動回路を用いた場合、ゲート駆動信号として十分なパルス幅がないと逆バイアス電圧を得ることができない。
【００１９】
例えば無負荷時には幅の狭いパルス状のゲート駆動信号でＭＯＳＦＥＴ１，４およびＭＯＳＦＥＴ２，３をそれぞれ駆動する必要がある。しかし、このときゲート駆動回路内ではトランスの二次側に設けられる出力コンデンサ１２に蓄えられる電荷は、スイッチング素子がオンとなっている期間しか充電されない。このため出力コンデンサ１２には、十分な逆バイアス電圧を与えることができない。よって、外部などからの誘導ノイズによって誤ってＭＯＳＦＥＴ１〜４がオンとなってしまう懸念があり、直流−直流電源装置の信頼性は低くなる。
【００２０】
このような問題を回避するため、予めパルス幅を一定以上になるように制限したゲート駆動信号（以下、これを最小パルスと称する）で動作させると、出力端子１９ａ，１９ｂに接続されている負荷装置の耐圧電圧を超過し、負荷装置を破損してしまうという新たな問題が生ずる。例えば、ＭＯＳＦＥＴ１，４が同時にオンとなると、トランス９の一次巻線には、正極性電圧Ｖｔ１が印加される。このとき寄生キャパシタンス１７，１８の電圧値は０［Ｖ］であるため、トランス９の各巻線の電圧値も０［Ｖ］である。また、コイル５には直流電源１１の入力電圧が印加され、コイル５を流れる電流が急激に上昇する。次にコイル５に蓄えられたエネルギーはコイル５と寄生キャパシタンス１８の共振動作により寄生キャパシタンス１８に移り、寄生キャパシタンス１８の電圧値は、トランス９の二次巻線に生ずる電圧の２倍まで上昇する。そうして寄生キャパシタンス１８に蓄えられたエネルギーは、トランス９の二次巻線および直流リアクトル１０を介して出力コンデンサ１２に移り、出力電圧が大きく上昇する。
【００２１】
特に無負荷の場合、出力コンデンサ１２に蓄えられたエネルギーを放電させることはできない。よって最小パルス状態でＭＯＳＦＥＴ１〜４のスイッチング動作を繰り返すと出力電圧Ｖｏが目標電圧を超えて際限なく上昇してゆき、直流−直流変換回路におけるトランスの二次側に接続されている部品や負荷装置を破壊してしまう。
【００２２】
このような問題を解決するためには、例えば図６に示すように、出力電圧が一定値を超えたらパルス出力を停止し、出力電圧が目標値に復帰した時点でパルス出力を再開して、これを繰り返す方法（いわゆるバースト制御）を用いればよいことが知られている。しかし、この場合には出力電圧の変動量が大きくなり電圧制御精度が低下するという新たな問題が発生する。
【００２３】
本発明は、このような問題を解決するべくなされたもので、軽負荷時や無負荷時に過大な電圧を出力することなく安定動作するとともに、ブリッジ回路を構成する各スイッチング素子のボディダイオードを逆回復させることがない、直流−直流変換装置を提供することを目的とする。
【００２４】
さらに本発明は、誘導ノイズによって各スイッチング素子が誤動作することがない直流−直流変換装置を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上述した目的を達成するため、本発明の直流―直流変換装置は、第一のスイッチング素子と第二のスイッチング素子を直列に接続した第一直列回路と、第三のスイッチング素子と第四のスイッチング素子を直列に接続した第二の直列回路と、これら第一および第二直列回路を直流電源に対して並列に接続してフルブリッジを構成するとともに、前記第一のスイッチング素子と第二のスイッチング素子の接続点をトランスの一次巻線の一端に接続し、前記第三のスイッチング素子と第四のスイッチング素子の接続点をトランスの一次巻線の他端に接続し、前記トランスの二次巻線に接続された整流素子と、前記第一〜第四のスイッチング素子を駆動する駆動信号を生成する駆動回路とを具備し、
前記駆動回路は、前記第一のスイッチング素子と対向する前記第四のスイッチング素子を導通比５０％未満の同一の駆動信号で駆動し、また前記第二のスイッチング素子と対向する前記第三のスイッチング素子を導通比５０％未満の同一の駆動信号で駆動する一方、前記各スイッチング素子の導通比が所定値を下回るとき前記第一のスイッチング素子と前記第四のスイッチング素子の導通比を前記所定値とし、かつ、前記第一および前記第四のスイッチング素子の各駆動信号の位相をずらして与えるとともに、前記第二のスイッチング素子と前記第三のスイッチング素子の導通比を前記所定値とし、かつ、前記第二および前記第三のスイッチング素子の各駆動信号の位相をずらして与えることを特徴としている。
【００２６】
また、前記駆動回路は、直流出力電力値が所定電力値を超えたとき、前記各スイッチング素子を位相シフトで駆動するものとして構成される。
【発明の効果】
【００２７】
このように本発明は、導通比（パルス幅指令）に応じて各スイッチング素子へ与える駆動信号に位相差を設けることで最小パルスよりも細いパルスを連続的に出力できる。このため本発明の直流‐直流変換装置は、出力電圧が変動せずに安定動作することができる。
【００２８】
また、本発明の直流−直流変換装置は、重負荷時に位相シフト方式としてソフトスイッチングで動作し、また軽負荷時にハードスイッチングで動作する。このため無負荷や軽負荷時のスイッチング素子がオフしているときの駆動電圧を逆バイアスでクランプさせることができる。このため本発明の直流−直流変換装置は、装置内部や他の機器などからもたらされる誘導ノイズによってスイッチング素子が誤動作することを回避でき、信頼性を向上させることができる。
【図面の簡単な説明】
【００２９】
【図１】直流−直流変換装置を構成するブリッジ接続された各スイッチング素子のゲート駆動信号の一例を示す図である。
【図２】本発明の一実施形態における動作例を示す図である。
【図３】従来の直流−直流変換回路の構成例を示す図である。
【図４】図３の回路において、位相シフトで動作する場合のスイッチング素子のゲート駆動信号及びトランス一次巻線における電圧値Ｖｔ１の変化を示す図である。
【図５】図３の回路において、ハードスイッチングで動作する場合のスイッチング素子のゲート駆動信号及びトランスの一次巻線における電圧値Ｖｔ１の時間的変化を示す図である。
【図６】従来の制御方式における無負荷時の出力電圧Ｖｏの時間的変化を示す図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施の形態について添付図面を参照しながら説明する。この実施の形態は、図３に示す直流―直流変換回路に適用したものについて説明する。なお、本発明は、図３に示す直流―直流変換回路の構成に限定されるものではなく、例えばトランスの一次巻線にスイッチング素子で構成されたフルブリッジ回路を備え、トランスの二次側に出力された交流電圧を整流回路で整流して直流電圧を出力する直流―直流変換回路であればかまわない。
【００３１】
図１は本発明の一実施形態における動作例を示す図であって、無負荷時のように細いパルスを出力するとき、トランスの一次巻線に接続されたフルブリッジを構成するスイッチング素子に与えるゲート駆動信号およびトランスの一次巻線における電圧値Ｖｔ１の時間的変化を示すものである。
【００３２】
スイッチング素子１〜４（図３において、それぞれＭＯＳＦＥＴ１〜４が相当する）の各ゲート駆動信号は、スイッチング素子１〜４の各ゲートにそれぞれ与えられ、各スイッチング素子１〜４のオン／オフを切り替えるものである。各スイッチング素子１〜４は、それぞれゲート駆動信号がＨになるとオンとなり、Ｌになるとオフとなる。
【００３３】
このとき各スイッチング素子１〜４の各ゲート駆動信号は、それぞれ導通比が５０％未満である。このため、上下各アームの両スイッチング素子が同時にオフする期間が十分に長く、かつ、ターンオフ後にスイッチング素子の電圧が上昇するための十分な時間が確保されている。したがって、各スイッチング素子のボディダイオード（図３に図示せず）に電流が流れることはなく、逆回復せずに動作させることができる。
【００３４】
また、各スイッチング素子１〜４にそれぞれ与えるゲート駆動信号のパルス幅が一定値以上（前記最小パルス）になるように制限し、本来トランス一次巻線に出力するパルス幅になるように、スイッチング素子１とスイッチング素子４またはスイッチング素子２とスイッチング素子３のゲート駆動信号に位相差が生じるように制御する。
【００３５】
このように各ゲート駆動信号のパルス幅を一定値以上にすることにより、例えば特許文献２に示されているゲート駆動回路のトランスの二次側に設けたコンデンサに十分な逆バイアス電圧を充電させることができる。よって各スイッチング素子がオフとなっている期間のゲート−ソース間は、この逆バイアス電圧でクランプされるので、装置内部や他の機器などからの誘導ノイズによってスイッチング素子の誤動作を防止することができる。
【００３６】
図２は各スイッチング素子のパルス幅とスイッチング素子間の位相差の関係を示した一例である。この位相差は、本来トランスの一次巻線に与えるパルス幅指令から最小パルス幅を引いた量となる。例えばパルス幅指令がゼロの場合には、スイッチング素子１〜４の各ゲート駆動信号は最小パルスとなり、スイッチング素子１，４またはスイッチング素子２，３の各ゲート駆動信号における位相差は最小パルスの時間幅となる。
【００３７】
このように本発明は、パルス幅指令に応じて位相差を設けることで最小パルスよりも細いパルスが連続的に出力でき、従来のバースト制御のように出力電圧が変動せずに安定に動作させることができる。なお位相差を設ける方法として、一般的なデジタル制御やシフトレジスタを用いることで容易に実現可能である。
【００３８】
また、本発明の直流−直流変換装置は、重負荷時に位相シフトとしてソフトスイッチングで動作させ、軽負荷時にハードスイッチングで動作させることで電圧／時間変化率（ｄｖ／ｄｔ）の限度値を超えることなく安全に動作させることができ、かつ、回路の損失を低減させることができる。さらに、ハードスイッチング時に本発明を適用することで、無負荷時も安定に動作させることが可能になる等の実用上多大なる効果を奏する。
【符号の説明】
【００３９】
１〜４        スイッチング素子
５            コイル
７、８        整流回路
９            トランス
１０            直流リアクトル
１１            直流電源
１２            出力コンデンサ
１３〜１８      寄生コンデンサ
１９ａ，１９ｂ  出力端子
【図１】
2012191759.tif 000003
【図２】
2012191759.tif 000004
【図３】
2012191759.tif 000005
【図４】
2012191759.tif 000006
【図５】
2012191759.tif 000007
【図６】
2012191759.tif 000008