(57)【要約】【課題】ホールの多数発生を抑制し、かつリーク電流の増大を抑制することができる薄膜トランジスタを提供する。【解決手段】本発明に係る薄膜トランジスタでは、半導体層１２は、平面視において、ゲート電極２の端辺部２Ａ，２Ｂからソース電極７およびドレイン電極８が引き出された部分において、ゲート電極２から外側に延在する延在部Ｐ１，Ｐ２，Ｐ３を有している。また、平面視において、ソース電極７とゲート電極２の端辺部２Ａ，２Ｂとが交差する部分Ｌ１，Ｌ２は、チャネル形成領域１３に接するソース電極７の部分ＬＳと、チャネル長方向Ｙにおいて重ならない。さらに、平面視において、ドレイン電極８とゲート電極２の端辺部２Ｂとが交差する部分Ｌ３は、チャネル形成領域１３に接するドレイン電極８の部分ＬＤと、チャネル長方向Ｙにおいて重ならない。【選択図】図１
2012084711.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板と、
前記絶縁性基板上に形成されたゲート電極と、
前記ゲート電極を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された、微結晶シリコン層とアモルファスシリコン層とから成る積層構造を含む半導体層と、
前記半導体層上に形成された、ソース電極と、
前記半導体層上に形成され、前記ゲート電極の上方における前記半導体層内において前記ソース電極とによりチャネル形成領域を形成する、ドレイン電極とを、備えており、
前記半導体層は、
平面視において、前記ゲート電極の端辺部から前記ソース電極および前記ドレイン電極が引き出された部分において、前記ゲート電極から外側に延在する延在部を有しており、
平面視において、前記ソース電極と前記ゲート電極の端辺部とが交差する部分は、
前記チャネル形成領域に接する前記ソース電極の部分と、チャネル長方向において重ならず、
平面視において、前記ドレイン電極と前記ゲート電極の端辺部とが交差する部分は、
前記チャネル形成領域に接する前記ドレイン電極の部分と、チャネル長方向において重ならない、
ことを特徴とする薄膜トランジスタ。
【請求項２】
前記ソース電極は、
チャネル幅方向と平行に延設された第一の電極部と、
前記ゲート電極の端辺部から引き出された部分を有し、前記第一の電極部と接続され、前記チャネル長方向と平行に延設された第二の電極部とを、有し、
前記ドレイン電極は、
前記チャネル形成領域を介して、前記第一の電極部と対面し、前記チャネル幅方向と平行に延設された第三の電極部と、
前記ゲート電極の端辺部から引き出された部分を有し、前記第三の電極部と接続され、前記チャネル長方向と平行に延設された第四の電極部とを、有する、
ことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記第二の電極部の端辺部と、前記チャネル形成領域の端部との最短距離は、
１μｍ以上である、
ことを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項４】
前記第四の電極部の端辺部と、前記チャネル形成領域の端部との最短距離は、
１μｍ以上である、
ことを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項５】
前記ゲート電極から引き出された前記第二の電極部の部分である、ソース電極引出部の下には、
当該ソース電極引出部に沿って、前記延在部が形成されており、
前記ゲート電極から引き出された前記第四の電極部の部分である、ドレイン電極引出部の下には、
当該ドレイン電極引出部に沿って、前記延在部が形成されている、
ことを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項６】
請求項１乃至請求項５の何れかに記載の薄膜トランジスタから構成される表示部を、備えることを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体層として絶縁性基板上に形成された、微結晶シリコン膜とアモルファスシリコン膜との積層構造を有する薄膜トランジスタに関するものであり、当該薄膜トランジスタは、たとえば画像表示装置等に使用される。
【背景技術】
【０００２】
従来より、一般的な薄型パネルのひとつである液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）は、低消費電力や小型軽量といったメリットの観点から、パーソナルコンピュータのモニタや携帯情報端末機器のモニタなどに広く用いられている。
【０００３】
また近年では、液晶表示装置は、テレビ用途としても広く用いられ、従来のブラウン管にとってかわろうとしている。さらに、視野角およびコントラストの制限や動画対応の高速応答への追従が困難といった問題点を解決した電界発光型ＥＬ表示装置が、次世代の薄型パネル用デバイスとして用いられるようになってきている。電界発光型ＥＬ表示装置は、ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を発光体として画素表示部に用いた表示装置であり、自発光型で広視野角、高コントラスト、高速応答等、液晶表示装置にはない特徴を有する。
【０００４】
これらの表示装置に用いられる薄膜トランジスタ（ＴＦＴ：T h i n  F i l m  T r a n s i s t o r）としては、半導体膜を用いたＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造が多用される。薄膜トランジスタには、逆スタガ型（ボトムゲート型）やトップゲート型といった種類があり、半導体膜にも非晶質（アモルファス）シリコン膜（例えば特許文献１）や多結晶シリコン膜がある。
【０００５】
表示領域の開口率を上げる、解像度を上げる、ゲートドライバなどの周辺駆動回路も薄膜トランジスタで作成する必要があるという観点から、小型の表示パネルにおいては、多結晶シリコン膜を使用することが多い。また最近では、小型の表示パネルにおいて、微結晶シリコン膜も使用されるようになってきた。
【０００６】
多結晶シリコン膜の作成方法としては、次のような方法が知られている（例えば特許文献２参照）。まず、下地膜として形成された酸化珪素膜等の上層に、非晶質シリコン膜を形成する。その後、非晶質シリコン膜にレーザ光を照射する。当該レーザ光照射により、半導体膜が多結晶化される。また、微結晶半導体層の形成方法としては、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いる方法が知られている（例えば特許文献３参照）。
【０００７】
特に、微結晶シリコン層を用いる場合においては、ボトムゲート型薄膜トランジスタを製造する方法も知られている（例えば特許文献４参照）。当該特許文献４では、以下の方法が開示されている。まず、基板上にゲート電極を形成後、窒化シリコン膜等のゲート絶縁膜を形成する。そして、当該ゲート絶縁膜の上に微結晶シリコン層、ｎ型非晶質半導体層、ソース・ドレイン電極等を順次堆積する。その後、所定の形状に、ｎ型非晶質半導体層およびソース・ドレイン電極をパターニングすることで、ボトムゲート型薄膜トランジスタが形成される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−２５９３７１号公報
【特許文献２】特開２００３−１７５０５号公報
【特許文献３】特開平８−９７４３６号公報
【特許文献４】特開２００１−２１７４２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
アモルファスシリコン膜を用いた薄膜トランジスタでは、半導体膜のパターンよりもゲート電極のパターンを広くとった遮光構造が用いられる場合がある。半導体層に微結晶シリコン膜を含む薄膜トランジスタを、半導体膜のパターンよりもゲート電極のパターンを広くとった遮光構造に適用する。すると、ゲート電極上にゲート絶縁膜を挟んで、微結晶シリコンの側面とソース・ドレイン電極とが接合する部分ができる。
【００１０】
当該接合する部分はショットキー接合を形成するが、微結晶シリコンのバンドギャップがアモルファスシリコンよりも小さいので、ショットキー障壁がより小さくなる。このため、ゲート電極に負電圧が印加されショットキー接合部に強電界がかかると、ショットキー障壁を越えて発生するホールが、半導体層にアモルファスシリコンを使用した場合よりも多数発生する。
【００１１】
さらに、チャネル領域は微結晶シリコンに形成されるので、半導体層にアモルファスシリコンを用いた場合に比べて、当該チャネル領域でのホール移動度が大きくなる。このため、発生したホールがオフ状態のチャネル領域を伝導しやすく、リーク電流がより増大する問題があった。当該リーク電流の増大は、液晶ディスプレイ等を使用する場合には、クロストークやコントラストの低下等の表示特性の劣化を引き起こす。
【００１２】
そこで、本発明は、上記のような問題点を解決するためになされたものであり、微結晶シリコン膜を含む薄膜トランジスタにおいて、ホールの多数発生を抑制し、かつリーク電流の増大を抑制することができる薄膜トランジスタを、提供することを目的とする。また、本発明では、当該薄膜トランジスタを用いた画像表示装置を提供する。
【課題を解決するための手段】
【００１３】
上記の目的を達成するために、本発明に係る薄膜トランジスタは、絶縁性基板と、前記絶縁性基板上に形成されたゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された、微結晶シリコン膜とアモルファスシリコン膜とから成る積層構造を含む半導体層と、前記半導体層上に形成された、ソース電極と、前記半導体層上に形成され、前記ゲート電極の上方における前記半導体層内において前記ソース電極とによりチャネル形成領域を形成する、ドレイン電極とを、備えており、前記半導体層は、平面視において、前記ゲート電極の端辺部から前記ソース電極および前記ドレイン電極が引き出された部分において、前記ゲート電極から外側に延在する延在部を有しており、平面視において、前記ソース電極と前記ゲート電極の端辺部とが交差する部分は、前記チャネル形成領域に接する前記ソース電極の部分と、チャネル長方向において重ならず、平面視において、前記ドレイン電極と前記ゲート電極の端辺部とが交差する部分は、前記チャネル形成領域に接する前記ドレイン電極の部分と、チャネル長方向において重ならない。
【発明の効果】
【００１４】
本発明に係る薄膜トランジスタは、絶縁性基板と、前記絶縁性基板上に形成されたゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された、微結晶シリコン膜とアモルファスシリコン膜とから成る積層構造を含む半導体層と、前記半導体層上に形成された、ソース電極と、前記半導体層上に形成され、前記ゲート電極の上方における前記半導体層内において前記ソース電極とによりチャネル形成領域を形成する、ドレイン電極とを、備えており、前記半導体層は、平面視において、前記ゲート電極の端辺部から前記ソース電極および前記ドレイン電極が引き出された部分において、前記ゲート電極から外側に延在する延在部を有しており、平面視において、前記ソース電極と前記ゲート電極の端辺部とが交差する部分は、前記チャネル形成領域に接する前記ソース電極の部分と、チャネル長方向において重ならず、平面視において、前記ドレイン電極と前記ゲート電極の端辺部とが交差する部分は、前記チャネル形成領域に接する前記ドレイン電極の部分と、チャネル長方向において重ならない。
【００１５】
したがって、ゲート電極上方における、ソース電極と微結晶シリコン層とのショットキー接合およびドレイン電極と微結晶シリコン層とのショットキー接合がなくなる。したがって、当該構成を有する本発明に係る薄膜トランジスタは、ショットキー接合部でのホール注入の発生を回避できる（ホールの多数発生を抑制）。また、電界集中領域にバックライト光を到達させないことができる。これにより、光リークの増大を抑制できる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る薄膜トランジスタ（ＴＦＴ基板）の要部構成を示す平面図である。
【図２】本発明に係る薄膜トランジスタ（ＴＦＴ基板）の要部構成を示す断面図である。
【図３】最短距離Ｓを説明するための平面図である。
【図４】最短距離Ｓと電圧保持率との関係を示す図である。
【図５】本発明に係る薄膜トランジスタ（ＴＦＴ基板）の製造方法を説明する工程断面図である。
【図６】本発明に係る薄膜トランジスタ（ＴＦＴ基板）の製造方法を説明する工程断面図である。
【図７】本発明に係る薄膜トランジスタ（ＴＦＴ基板）の製造方法を説明する工程断面図である。
【図８】本発明に係る薄膜トランジスタ（ＴＦＴ基板）の製造方法を説明する工程断面図である。
【図９】本発明に係る薄膜トランジスタ（ＴＦＴ基板）の製造方法を説明する工程断面図である。
【図１０】本発明に係る薄膜トランジスタ（ＴＦＴ基板）の他の構成を示す平面図である。
【図１１】本発明に係る薄膜トランジスタ（ＴＦＴ基板）の他の構成を示す断面図である。
【発明を実施するための形態】
【００１７】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００１８】
＜実施の形態＞
本実施の形態として、表示素子に液晶を用いる液晶表示装置用アクティブマトリックス型薄膜トランジスタ基板（以下、単にＴＦＴ基板と称する）を例にとって詳しく記載する。ここで、本発明に係る薄膜トランジスタ（ＴＦＴ基板）が利用されるものは、液晶表示装置に限らず、他の画像表示装置（たとえば、電界発光型ＥＬ表示装置）であっても良い。
【００１９】
図１は、ＴＦＴ基板における、画素部の平面構造の一例を示す平面図であり、図２は、図１のＡ−Ａ断面の構造を示す縦断面図である。ここで、図面簡略化の観点から、図２において、部材１，３，６，９の図示を省略している。
【００２０】
図１及び図２に於いて、透明絶縁性基板１は、ガラス又はプラスチック等から成る基板である。透明絶縁性基板１上には、メタル膜から成る所定のパターンであるゲート電極２に形成されている。さらに、当該ゲート電極２を覆うように、透明絶縁性基板１上にはゲート絶縁膜３が形成されている。
【００２１】
また、ゲート絶縁膜上には、所定のパターンのＳｉ（シリコン）半導体層１２が形成されている。当該Ｓｉ半導体層１２は、微結晶Ｓｉ層４と非晶質（アモルファス）Ｓｉ層５とが当該順に積層された積層構造であり、薄膜トランジスタの構成要素となる。また、Ｓｉ半導体層１２上には、Ｓｉに不純物を添加して構成された半導体膜である、リンドープ非晶質Ｓｉ層６が形成されている。
【００２２】
また、リンドープ非晶質Ｓｉ層６およびゲート絶縁膜３上には、所定のパターンであり、メタル膜から成るソース電極７及びドレイン電極８が形成されている。ソース電極７及びドレイン電極８はそれぞれ、リンドープ非晶質Ｓｉ層６を介して、Ｓｉ半導体層１２上に形成されている（換言すると、ソース電極７及びドレイン電極８はそれぞれ、リンドープ非晶質Ｓｉ層６に直接接している）。
【００２３】
ここで、ゲート電極２の上方において、ドレイン電極７の一部とソース電極８の一部とが対面して分離している。当該分離された領域において、リンドープ非晶質Ｓｉ層６が部分的に除去されており、当該除去された領域に対応するＳｉ半導体層１２内において、ソース電極７とドレイン電極８とにより形成されるチャネル形成領域１３が存する。
【００２４】
また、チャネル形成領域１３を含む上記までの構成を全て覆うように、保護膜９が形成されている。また、ドレイン電極８の一部は、画素電極１１の下に潜り込んでおり、当該ドレイン電極８の一部と画素電極１１とは、コンタクトホール１０を介して電気的に接続されている。
【００２５】
図１に示すように、平面視において、ソース電極７はＴ字状である。当該ソース電極７は、チャネル幅方向Ｘと平行に延設された第一の電極部７ａと、チャネル長方向Ｙと平行に延設された第二の電極部７ｂとから構成されている。ゲート電極２上方において、第一の電極部７ａと第二の電極部７ｂとは接続されている。また、平面視において、第二の電極部７ｂの一部は、ゲート電極２の端辺部２Ａおよびゲート電極２の端辺部２Ｂから外側へと引き出されている。
【００２６】
また、図１に示すように、平面視において、ドレイン電極８はＬ字状である。当該ドレイン電極８は、チャネル幅方向Ｘと平行に延設された第三の電極部８ａと、チャネル長方向Ｙと平行に延設された第四の電極部８ｂとから構成されている。ゲート電極２上方において、第三の電極部８ａと第四の電極部８ｂとは接続されている。また、平面視において、第四の電極部８ｂの一部は、ゲート電極２の端辺部２Ｂから外側へと引き出されている。なお、第一の電極部７ａの一部と第三の電極部８ａの一部とは、チャネル形成領域１３を介して対面している（換言すると、チャネル長方向Ｙにおいて、第一の電極部７ａの一部と第三の電極部８ａの一部とは対面している）。
【００２７】
また、図１に示すように、Ｓｉ半導体層１２は、ゲート電極２上方に存する内在部Ｉｎと、ゲート電極２の端辺部２Ａ，２Ｂから部分的にゲート電極２の外側に延在した延在部Ｐ１，Ｐ２，Ｐ３とから、構成されている。
【００２８】
平面視において、内在部Ｉｎは、ゲート電極２の上方におけるソース電極７の下方と、ゲート電極２の上方におけるドレイン電極８の下方と、第一の電極部７ａと第二の電極部８ａとが対面している間の領域（チャネル形成領域１３に対応する領域）とに、形成されている。
【００２９】
また、平面視において、延在部Ｐ１は、ゲート電極２の一方の端辺部２Ａからソース電極７（具体的に、第二の電極部７ｂ）が引き出された部分において、当該ゲート電極２の外側に延在している。延在部Ｐ２は、ゲート電極２の他方の端辺部２Ｂからソース電極７（具体的に、第二の電極部７ｂ）が引き出された部分において、当該ゲート電極２の外側に延在している。また、延在部Ｐ３は、ゲート電極２の他方の端辺部２Ｂからドレイン電極８（具体的に、第四の電極部８ｂ）が引き出された部分において、当該ゲート電極２の外側に延在している。
【００３０】
上記のように、平面視において、Ｓｉ半導体膜１２の一部Ｐ１〜Ｐ３は、ソース電極７およびドレイン電極８の引き出し部で、ゲート電極２からはみ出すように形成されている。当該構成により、ゲート電極２上方における、ソース電極７と微結晶Ｓｉ層４とのショットキー接合およびドレイン電極８と微結晶Ｓｉ層４とのショットキー接合がなくなる。したがって、当該構成を有する本発明に係る薄膜トランジスタは、ショットキー接合部でのホール注入の発生を回避できる（ホールの多数発生を抑制）。
【００３１】
また、図１に示すように、平面視において、ソース電極７とゲート電極２の端辺部２Ａ，２Ｂとの交差部Ｌ１，Ｌ２の任意の点から、チャネル長方向Ｙへ延びる直線ＢおよびＢ’が、チャネル形成領域１３と交わらない。また、平面視において、ドレイン電極８とゲート電極２の端辺部２Ｂとの交差部Ｌ３の任意の点から、チャネル長方向Ｙへ延びる直線Ｂ’’が、チャネル形成領域１３と交わらない。より具体的には、以下の構成のことである。
【００３２】
平面視において、第二の電極部７ｂとゲート電極２の一方の端辺部２Ａとが交差する線分Ｌ１が存在し、第二の電極部７ｂとゲート電極２の他方の端辺部２Ｂとが交差する線分Ｌ２が存在し、第四の電極部８ｂとゲート電極２の他方の端辺部２Ｂとが交差する線分Ｌ３が存在する。これに対して、平面視において、第一の電極部７ａとチャネル形成領域１３とが接する線分ＬＳが存在し、第三の電極部８ａとチャネル形成領域１３とが接する線分ＬＤが存在する。
【００３３】
上記に記すチャネル長方向Ｙへ延びる直線ＢおよびＢ’がチャネル形成領域１３と交わらないとは、平面視において、線分Ｌ１，Ｌ２が、線分ＬＳとチャネル長方向Ｙにおいて重ならないことである。また、上記に記すチャネル長方向Ｙへ延びる直線Ｂ’’が、チャネル形成領域１３と交わらないとは、平面視において、線分Ｌ３が、線分ＬＤとチャネル長方向Ｙにおいて重ならないことである。
【００３４】
このように、直線ＢおよびＢ’がチャネル形成領域１３と交わらず、直線Ｂ’’がチャネル形成領域１３と交わらない、という構成を採用することにより、本発明に係る薄膜トランジスタは、以下に示す効果が奏される。
【００３５】
画像表示装置を構成するバックライト光に対してゲート電極２は遮光部となるが、Ｓｉ半導体層１２は光の通路となる。各電極７，８とゲート電極２との交差部（図１中の線分Ｌ１〜Ｌ３）におけるＳｉ半導体層から、バックライト光が進入したとする。この場合には、光は光の直進性により、直線Ｂ，Ｂ’，Ｂ’’に沿って進むこととなる。本発明の構成では、直線Ｂ，Ｂ’，Ｂ’’の延長先には、チャネル形成領域１３と接する各電極７，８が存在しない。つまり、直線Ｂ，Ｂ’，Ｂ’’の延長先には、電界が集中する領域（図２の砂地領域）が存在せず、当該領域には前記進入した光は到達しない。
【００３６】
したがって、上記構成を採用することにより、ソース電極７とゲート電極２の交差部Ｌ１，Ｌ２、またはドレイン電極８とゲート電極２の交差部Ｌ３から入射するバックライト光が、チャネル形成領域１３と接するソース電極７の部分ＬＳ、またはチャネル形成領域１３と接するドレイン電極８の部分ＬＤに到達しなくなる。ソース−ゲート間電界およびドレイン−ゲート間電界はそれぞれ、チャネル形成領域１３と接する電極７，８端部に集中しており、本発明の構成により、この電界集中領域にバックライト光を到達させないことができる。これにより、本発明に係る薄膜トランジスタは、光リークの増大を抑制できる。
【００３７】
また、図３に示すように、線分Ｌ１，Ｌ２におけるチャネル形成領域１３側の端部と、ソース電極７側のチャネル形成領域１３の端部との最短距離（線分Ｌ１，Ｌ２の端部から線分ＬＳの端部までの最短距離）を、Ｓ（μｍ）とする。換言すれば、第二の電極部７ｂの端辺部からチャネル形成領域１３と第一の電極部７ａとが接している部分の端部までの最短距離を、Ｓ（μｍ）とする。
【００３８】
同様に、線分Ｌ３におけるチャネル形成領域１３側の端部と、ドレイン電極８側のチャネル形成領域１３の端部との最短距離（線分Ｌ３の端部から線分ＬＤの端部までの最短距離）を、Ｓ（μｍ）とする。換言すれば、第四の電極部８ｂの端辺部からチャネル形成領域１３と第三の電極部８ａとが接している分の端部までの最短距離を、Ｓ（μｍ）とする。
【００３９】
上記のように最短距離Ｓを定義としたとき、最短距離Ｓの変化に対する電圧保持率の変化を図４に示す。当該図４における電圧保持率は、０．５ｐＦの容量を付加した薄膜トランジスタにおいて、バックライト光を点灯させた状態で、容量が２Ｖになるまで充電し、フィールドスルー直後の電圧に対して、１フレーム（１６．７ｍｓ）後の電圧の百分率を表したものである。
【００４０】
図４に示すように、最短距離Ｓが０μｍよりも大きくなると、電圧保持率が改善する。上述したように、各線分Ｌ１〜Ｌ３にあるＳｉ半導体層１２から進入するバックライト光は、直進するが、当該直進する光がチャネル形成領域１３の端部からなるべく離れていた方が（最短距離Ｓが大きい方が）、電界集中領域（図２の点線領域）にバックライト光が到達しにくくなる。図４の結果からも、本発明に係る薄膜トランジスタでは、最短距離Ｓが大きいほど光リークが減少することが明白である。
【００４１】
さらに、図４に示すように、最短距離Ｓが１μｍ以上になると、電圧保持率は飽和傾向を示した。したがって、本発明に係る薄膜トランジスタの構成において、最短距離Ｓを１μｍ以上にすることがより、好ましい。
【００４２】
次に、本実施の形態に係るＴＦＴ基板の製造方法を、図５〜９の断面図を用いて説明する。
【００４３】
まず、ガラス基板や石英基板などの光透過性を有する透明絶縁性基板上１に対して、スパッタ法を施す。これにより、透明絶縁性基板１上に金属膜を形成する。ここで、当該形成される金属膜としては、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、Ｃｒ（クロム）、Ａｌ（アルミニウム）または当該Ａｌを含む合金などの金属が用いられる。本実施の形態では、透明絶縁性基板１はガラス基板であり、金属膜は膜厚２００ｎｍのＡｌ合金とする。
【００４４】
次に、当該金属膜に対して、写真製版技術およびウエットエッチング技術を施す。これにより、図５に示すように、金属膜は所定の形状にパターニングされ、ゲート電極２が形成される。
【００４５】
次に、図５に示す構造体に対して、たとえばプラズマＣＶＤ法を施す。これにより、図６に示すように、当該ゲート電極２を覆うように、透明絶縁性基板１上に、窒化シリコン膜（ＳｉＮ膜）あるいは酸化シリコン膜（ＳｉＯ2膜）などから成るゲート絶縁膜３を形成する。本実施の形態では、プラズマＣＶＤ法により、膜厚４００ｎｍであるＳｉＮ膜から成るゲート絶縁膜３を形成するものとする。
【００４６】
なお、ゲート絶縁膜３は、単層であっても良いが、たとえばＳｉＮ膜とＳｉＯ2膜との多層構造であっても良い。また、ゲート絶縁膜３の膜厚は、上記の膜厚に限るものではない。
【００４７】
次に、ゲート絶縁膜３に対してたとえばプラズマＣＶＤ法を施し、これにより、ゲート絶縁膜３上に、微結晶Ｓｉ層４、ノンドープの非晶質Ｓｉ層５およびリンドープの非晶質Ｓｉ層６を、当該順に連続的に成膜する。
【００４８】
ここで、微結晶Ｓｉ層４は２０ｎｍ〜５０ｎｍ程度、ノンドープ非晶質Ｓｉ層５は１００ｎｍ以下、およびリンドープ非晶質Ｓｉ層６は３０ｎｍ以下であることが望ましい。なお、マルチチャンバを持つプラズマＣＶＤ装置であり、ゲート絶縁膜３を形成した装置と同一の装置内で、微結晶Ｓｉ層４および非晶質Ｓｉ層５，６は、ゲート絶縁膜３形成後に基板１を大気に曝すことなく形成することが望ましい。
【００４９】
これらの層４，５，６を形成した後、当該層４，５，６に対して写真製版技術およびウエットエッチング技術を施す。これにより、当該層４，５，６を、所定の形状にパターニングする（図６参照）。ここで、上記で説明したように、微結晶Ｓｉ層４およびノンドープの非晶質Ｓｉ層５により、Ｓｉ半導体層１２となる。したがって、前記所定の形状とは、図１に示すＳｉ半導体層１２の形状のことである。
【００５０】
続いて、スパッタ法などにより、リンドープ非晶質Ｓｉ層６を覆うように、ゲート絶縁膜３上に、金属膜を成膜する。その後、当該金属膜に対して写真製版技術およびウエットエッチング技術を施す。これにより、図１，７に示すように、所定のパターンである、ソース電極７およびドレイン電極８を形成する。次に、図１のチャネル形成領域１３に対応する位置のリンドープ非晶質Ｓｉ層６を除去する（図７参照）。ここで、当該リンドープ非晶質Ｓｉ層６の除去の際に、図７に示すように、チャネル形成領域１３に対応する位置においてノンドープの非晶質Ｓｉ層５も部分的に除去される。
【００５１】
さらに、図８に示すように、上記リンドープ非晶質Ｓｉ層６の除去した部分も含めて、ソース電極７およびドレイン電極８ｗ覆うように、窒化シリコン膜等の保護膜９を形成する。その後、画素電極１１とドレイン電極８とを接続するためのコンタクトホール１０を、当該保護膜９において形成する。
【００５２】
最後に、図９に示すように、液晶ディスプレイの画素電極１１となるＩＴＯ等からなる透明電極を形成して、液晶ディスプレイ用薄膜トランジスタが完成する。ここで、図９に示すように、画素電極１１は、コンタクトホール１０においてドレイン電極８と電気的に接続されている。
【００５３】
以上のように、本実施の形態に係る薄膜トランジスタによれば、平面視においてＳｉ半導体層１２が、ソース電極７およびドレイン電極８の引出し部において、ゲート電極２の外側に延在するように形成されている（図１の符号Ｐ１〜Ｐ３）。
【００５４】
当該薄膜トランジスタを用いた画像表示装置を採用することにより、高輝度の条件下での使用が可能な画像表示装置の提供が可能となる。
【００５５】
これにより、上記したように、チャネル形成領域１３と接するソース電極７の部分（線分ＬＳ）およびチャネル形成領域１３と接するドレイン電極８の部分（線分ＬＤ）に、バックライト光が到達することを防止できる。したがって、ソース電極７或いはドレイン電極８と微結晶Ｓｉ層４とのショットキー接合部で発生するホール注入を回避でき、且つ、バックライト光による光リーク電流を低減することができる。
【００５６】
なお、上記製造方法の説明では、図６，７を用いて説明したように、Ｓｉ半導体層１２（具体的には、層４，５，６）のパターニングおよびソース・ドレイン電極７，８のパターニングのために、合わせて２回の写真製版・エッチング処理を行った。しかしながら、２回の写真製版・エッチング処理により、Ｓｉ半導体層１２（具体的には、層４，５，６）のパターニングとソース・ドレイン電極７，８のパターニングとを、同時に行っても良い。
【００５７】
当該１回の写真製版・エッチング処理を採用した場合には、図１，２と異なり、図１０，１１に示すように、平面視において、ゲート電極２から引き出されたソース電極７（具体的に、第二の電極部７ｂ）の部分であるソース電極引出部７ｍ，７ｎの真下方向には、常に、当該第二の電極部７ｂ（ソース電極引出部７ｍ，７ｎ）沿って、Ｓｉ半導体層１２の延在部Ｐ１，Ｐ２が形成されている。
【００５８】
同様に、当該１回の写真製版・エッチング処理を採用した場合には、図１，２と異なり、図１０，１１に示すように、平面視において、ゲート電極２から引き出されたドレイン電極８（具体的に、第四の電極部８ｂ）の部分であるドレイン電極引出部８ｍの真下方向には、常に、当該第四の電極部８ｂ（ドレイン電極引出部８ｍ）沿って、Ｓｉ半導体層１２の延在部Ｐ３が形成されている。
【００５９】
換言すれば、当該１回の写真製版・エッチング処理を採用した場合には、ソース・ドレイン電極７，８の平面視パターン形状と、Ｓｉ半導体層１２の平面視パターン形状とは同じであり、当該ソース・ドレイン電極７，８の真下方向には、常に、Ｓｉ半導体層１２が存在する。
【００６０】
ここで、図１０のＨ−Ｈ断面構造が、図１１である。
【００６１】
図１０，１１に示す構造を採用することにより、写真製版・エッチング処理の回数を削減できるので、上記効果を有する薄膜トランジスタを低コストで作成することが可能となる。
【符号の説明】
【００６２】
１  透明絶縁性基板、２  ゲート電極、２Ａ，２Ｂ  （ゲート電極の）端辺部、３  ゲート絶縁膜、４  微結晶Ｓｉ層、５  非晶質（アモルファス）Ｓｉ層、６  リンドープ非晶質Ｓｉ層、７  ソース電極、７ａ  第一の電極部、７ｂ  第二の電極部、７ｍ，７ｎ  ソース電極引出部、８  ドレイン電極、８ａ  第三の電極部、８ｂ  第四の電極部、８ｍ  ドレイン電極引出部、９  保護膜、１０  コンタクトホール、１１  画素電極、１２  Ｓｉ半導体層、１３  チャネル形成領域、Ｌ１，Ｌ２  ゲート電極の端辺部とソース電極とが交差する部分、Ｌ３  ゲート電極の端辺部とドレイン電極とが交差する部分、ＬＳ  チャネル形成領域とソース電極とが接する部分、ＬＤ  チャネル形成領域とドレイン電極とが接する部分、Ｐ１，Ｐ２，Ｐ３  （Ｓｉ半導体層の）延在部、Ｓ  最短距離、Ｘ  チャネル幅方向、Ｙ  チャネル長方向。
【図１】
2012084711.tif 000003
【図２】
2012084711.tif 000004
【図３】
2012084711.tif 000005
【図４】
2012084711.tif 000006
【図５】
2012084711.tif 000007
【図６】
2012084711.tif 000008
【図７】
2012084711.tif 000009
【図８】
2012084711.tif 000010
【図９】
2012084711.tif 000011
【図１０】
2012084711.tif 000012
【図１１】
2012084711.tif 000013