(57)【要約】【課題】位相補償回路を内蔵する誤差増幅回路と比較して、回路規模及び回路の消費電流を大きくすることなく、位相補償容量を外付けにすることができる誤差増幅回路及び当該誤差増幅回路を用いたスイッチングレギュレータを提供する。【解決手段】所定の基準電圧Ｖｒｅｆ１と入力電圧Ｖｆｂ１との誤差を増幅して出力する誤差増幅器１２と、誤差増幅器１２にバイアス電流Ｉｂｉａｓ１を供給する電流生成回路１１とを含む集積回路１０を備えた誤差増幅回路１０ａにおいて、集積回路１０は、電流生成回路１１に接続されたバイアス電流制御端子Ｔ１と、位相補償抵抗１４を介して誤差増幅器１２の出力端子Ｔ１１に接続された位相補償端子Ｔ２とを備え、誤差増幅回路１０ａは、位相補償端子Ｔ２に接続された位相補償容量３０を集積回路１０の外部に備える。【選択図】図１
2012156700.tif 000002
【特許請求の範囲】
【請求項１】
所定の基準電圧と入力される帰還電圧との誤差を増幅して出力する誤差増幅器と、上記誤差増幅器にバイアス電流を供給する電流生成回路とを含む集積回路を備えた誤差増幅回路において、
上記集積回路は、
上記電流生成回路に接続されたバイアス電流制御端子と、
位相補償抵抗を介して上記誤差増幅器の出力端子に接続された位相補償端子とを備え、
上記誤差増幅回路は、
上記位相補償端子に接続された位相補償容量を上記集積回路の外部に備えたことを特徴とする誤差増幅回路。
【請求項２】
上記電流生成回路は、
上記バイアス電流制御端子が開放されているときに、ゼロでない第１のバイアス電流を発生し、
上記バイアス電流制御端子にバイアス電流制御抵抗が接続されているときに、上記第１のバイアス電流と異なる第２のバイアス電流を発生することを特徴とする請求項１記載の誤差増幅回路。
【請求項３】
上記電流生成回路は、
上記バイアス電流制御端子が開放されているときに、ゼロでない第１のバイアス電流を発生し、
上記バイアス電流制御端子にバイアス電流制御電圧が印加されているときに、上記第１のバイアス電流と異なる第２のバイアス電流を発生することを特徴とする請求項１記載の誤差増幅回路。
【請求項４】
請求項１乃至３のうちの１つの請求項記載の誤差増幅回路を備えたことを特徴とするスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相補償回路を有する誤差増幅回路及び当該誤差増幅回路を備えたスイッチングレギュレータに関する。
【背景技術】
【０００２】
スイッチングレギュレータ及びシリーズレギュレータなどの電源装置に用いられる誤差増幅器に対する外付けの位相補償方式では、一般に誤差増幅器の位相補償端子と接地との間に、位相補償抵抗及び位相補償容量を直列に接続した位相補償回路が接続される。しかし、位相補償端子は寄生容量を有し、かつ誤差増幅器の誤差電圧出力端子が位相補償端子に接続されるので、誤差増幅器の誤差電圧出力端子には、位相補償端子の寄生容量と外付けの位相補償回路とが並列に接続される。位相補償端子の寄生容量と比較して、外付けの位相補償回路のインピーダンスを小さく設定し、外付けの位相補償回路に適するように誤差増幅器の出力抵抗を十分に小さく設計する技術が既に知られている。
【０００３】
図８は、従来技術に係るスイッチングレギュレータ１００の構成を示す回路図である。スイッチングレギュレータ１００は、誤差増幅回路１１０ａを備えて構成される。誤差増幅回路１１０ａは、集積回路１１０と位相補償回路ＣＯＭＰ１０１とを備えて構成される。また、集積回路１１０は、誤差増幅器ＥＡ１０１と、電流源Ｉｒ１０１と、基準電圧源Ｖ１０１と、位相補償端子Ｔ１０２とを備えて構成され、位相補償端子Ｔ１０２には、寄生容量Ｃｐ１０１が発生する。位相補償回路ＣＯＭＰ１０１は、位相補償抵抗Ｒｃ１０１及び位相補償容量Ｃｃ１０１を備えて構成される。
【０００４】
図８を参照すると、位相補償抵抗Ｒｃ１０１及び位相補償容量Ｃｃ１０１は、位相補償端子Ｔ１０２と接地との間に直列に接続される。また、誤差増幅器ＥＡ１０１の非反転入力端子には、基準電圧源Ｖ１０１によって発生される基準電圧Ｖｒｅｆ１０１が印加され、誤差増幅器ＥＡ１０１の反転入力端子には所定の入力電圧Ｖｆｂ１０１が印加される。誤差増幅器ＥＡ１０１の誤差電圧出力端子Ｔ１１１は位相補償端子Ｔ１０２に接続される。
【０００５】
図８のスイッチングレギュレータ１００では、電流源Ｉｒ１０１が所定のバイアス電流Ｉｂｉａｓ１０１を発生して、誤差増幅器ＥＡ１０１に供給する。誤差増幅器ＥＡ１０１は、基準電圧Ｖｒｅｆ１０１と入力電圧Ｖｆｂ１０１との誤差を増幅して誤差電圧Ｖｅ１０１として出力端子Ｔ１１１を介して次段の回路に出力する。また、位相補償回路ＣＯＭＰ１０１が、誤差増幅器ＥＡ１０１の位相補償を実行する。
【０００６】
図８のスイッチングレギュレータ１００は、位相補償抵抗Ｒｃ１０１を集積回路１１０の外部に備えるので、位相補償抵抗Ｒｃ１０１の抵抗値を変更することによって、誤差増幅器ＥＡ１０１によって出力される誤差電圧Ｖｅ１０１の高周波数帯域における利得を外部制御することができる。したがって、誤差電圧Ｖｅ１０１の高周波数帯域における利得を制御するために、バイアス電流Ｉｂｉａｓ１０１を制御する必要はない。一方、寄生容量Ｃｐ１０１は誤差増幅器ＥＡ１０１の出力端子Ｔ１１１に接続されており、誤差増幅器ＥＡ１０１は寄生容量Ｃｐ１０１の影響を直接的に受けるので、誤差増幅回路１１０ａの構成に応じて誤差増幅器ＥＡ１０１を設計する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述したように、従来技術に係る外付けの位相補償方式に適するように、位相補償端子Ｔ１０２の寄生容量と比較して外付けの位相補償回路ＣＯＭＰ１０１のインピーダンスを小さく設定し、外付けの位相補償回路ＣＯＭＰ１０１に適するように誤差増幅器ＥＡ１０１の出力抵抗を十分に小さく設計すると、位相補償回路を内蔵する誤差増幅回路と比較して回路規模が極端に大きくなる、又は回路の消費電流が極端に大きくなるという問題がある。
【０００８】
本発明の目的は以上の問題を解決し、位相補償回路を内蔵する誤差増幅回路と比較して、回路規模及び回路の消費電流を極端に大きくすることなく、位相補償容量を外付けにすることができる誤差増幅回路及び当該誤差増幅回路を用いたスイッチングレギュレータを提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る誤差増幅回路は、所定の基準電圧と入力される帰還電圧との誤差を増幅して出力する誤差増幅器と、上記誤差増幅器にバイアス電流を供給する電流生成回路とを含む集積回路を備えた誤差増幅回路において、
上記集積回路は、
上記電流生成回路に接続されたバイアス電流制御端子と、
位相補償抵抗を介して上記誤差増幅器の出力端子に接続された位相補償端子とを備え、
上記誤差増幅回路は、
上記位相補償端子に接続された位相補償容量を上記集積回路の外部に備えたことを特徴とする。
【００１０】
また、上記誤差増幅回路において、上記電流生成回路は、
上記バイアス電流制御端子が開放されているときに、ゼロでない第１のバイアス電流を発生し、
上記バイアス電流制御端子にバイアス電流制御抵抗が接続されているときに、上記第１のバイアス電流と異なる第２のバイアス電流を発生することを特徴とする。
【００１１】
さらに、上記誤差増幅回路において、上記電流生成回路は、
上記バイアス電流制御端子が開放されているときに、ゼロでない第１のバイアス電流を発生し、
上記バイアス電流制御端子にバイアス電流制御電圧が印加されているときに、上記第１のバイアス電流と異なる第２のバイアス電流を発生することを特徴とする。
【００１２】
またさらに、本発明に係るスイッチングレギュレータは、上記誤差増幅回路を備えたことを特徴とする。
【発明の効果】
【００１３】
本発明に係る誤差増幅回路によれば、誤差増幅器に供給されるバイアス電流を集積回路の外部から制御することによって、誤差増幅器によって出力される誤差電圧の高周波帯域における利得を制御することができ、誤差増幅器によって出力される誤差電圧の高周波帯域における利得を制御するための位相補償抵抗を集積回路に内蔵し、位相補償端子に位相補償容量を接続するので、位相補償端子の寄生容量が位相補償容量と並列に接続される構成となり、位相補償回路を内蔵する誤差増幅回路と比較して回路規模及び回路の消費電流を極端に大きくすることなく、位相補償容量を外付けにすることができる。
【００１４】
また、本発明に係る誤差増幅回路によれば、バイアス電流制御端子が開放されているときに、所定のバイアス電流が誤差増幅器に供給されるので、所定のバイアス電流を用いて誤差増幅回路を動作させるときに集積回路の外部の部品点数を削減することができる。
【００１５】
さらに、本発明に係るスイッチングレギュレータによれば、位相補償回路を内蔵する誤差増幅回路を用いたスイッチングレギュレータと比較して回路規模及び回路の消費電流を極端に大きくすることなく、位相補償容量を外付けにすることができ、スイッチング周波数が高くかつ低消費電流であるスイッチングレギュレータを提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係るスイッチングレギュレータ１の構成を示すブロック図である。
【図２】図１の誤差増幅回路１０ａの構成を示す回路図である。
【図３】図８の誤差増幅回路１１０ａの等価回路を示す回路図である。
【図４】図２の誤差増幅回路１０ａの等価回路を示す回路図である。
【図５】図３の等価回路及び図４の等価回路の周波数特性を示したグラフである。
【図６】図４の等価回路の周波数特性を示したグラフである。
【図７】図４の等価回路の周波数特性を示したグラフである。
【図８】従来技術に係るスイッチングレギュレータ１００の構成を示す回路図である。
【発明を実施するための形態】
【００１７】
本発明に係る実施形態は、スイッチングレギュレータなどに用いられる集積回路を備えた誤差増幅回路において、誤差増幅器に供給されるバイアス電流を集積回路の外部から制御する機能を集積回路に追加することによって誤差増幅器の高周波帯域における利得を制御することができることと、誤差増幅器の高周波帯域における利得を制御するための位相補償抵抗を集積回路に内蔵することとを特徴とする。以下、図面を参照して本発明に係る実施形態を説明する。なお、各図面において、同様の構成要素については同一の符号を付している。
【００１８】
図１は、本発明の実施形態に係るスイッチングレギュレータ１の構成を示すブロック図である。図１のスイッチングレギュレータ１は、誤差増幅回路１０ａを備えて構成される。誤差増幅回路１０ａは、集積回路１０と、バイアス電流制御回路２０と、位相補償容量３０とを備えて構成される。また、集積回路１０は、電流生成回路１１と、誤差増幅器１２と、基準電圧発生回路１３と、位相補償抵抗１４と、バイアス電流制御端子Ｔ１と、位相補償端子Ｔ２とを備えて構成され、位相補償端子Ｔ２には、寄生容量１５が発生する。また、位相補償抵抗１４と位相補償端子Ｔ２と位相補償容量３０とは、位相補償回路ＣＯＭＰ１を構成する。
【００１９】
本実施形態に係る誤差増幅回路１０ａは、所定の基準電圧Ｖｒｅｆ１と入力電圧Ｖｆｂ１との誤差を増幅して出力する誤差増幅器１２と、誤差増幅器１２にバイアス電流Ｉｂｉａｓ１を供給する電流生成回路１１とを含む集積回路１０を備えた誤差増幅回路１０ａにおいて、集積回路１０は、電流生成回路１１に接続されたバイアス電流制御端子Ｔ１と、位相補償抵抗１４を介して誤差増幅器１２の出力端子Ｔ１１に接続された位相補償端子Ｔ２とを備え、誤差増幅回路１０ａは、位相補償端子Ｔ２に接続された位相補償容量３０を集積回路１０の外部に備えたことを特徴とする。
【００２０】
図１において、バイアス電流制御回路２０は、バイアス電流制御端子Ｔ１を介して電流生成回路１１に接続され、電流生成回路１１は、バイアス電流制御回路２０の抵抗値又はバイアス電流制御回路２０から印加される電圧に基づいてバイアス電流Ｉｂｉａｓ１を発生し、バイアス電流Ｉｂｉａｓ１を誤差増幅器１２に供給する。誤差増幅器１２には、基準電圧生成回路１３からの基準電圧Ｖｒｅｆ１及び所定の入力電圧Ｖｆｂ１が入力される。また、誤差増幅器１２は、基準電圧Ｖｒｅｆ１と入力電圧Ｖｆｂ１との誤差を増幅して、誤差電圧Ｖｅ１として出力端子Ｔ１１を介して次段の回路に出力する。位相補償抵抗１４は、誤差増幅器１２の出力端子Ｔ１１と位相補償端子Ｔ２との間に接続され、位相補償端子Ｔ２には位相補償容量３０が接続される。位相補償抵抗１４及び位相補償容量３０は、誤差増幅器１２の位相補償を実行する。
【００２１】
図１のスイッチングレギュレータ１は、集積回路１０の外部にバイアス電流制御回路２０を備えるので、電流生成回路１１によって誤差増幅器１２に供給されるバイアス電流Ｉｂｉａｓ１を集積回路１０の外部から制御することができる。したがって、図１のスイッチングレギュレータ１は、位相補償抵抗１４を集積回路１０の内部に備えているが、誤差増幅器１２によって出力される誤差電圧Ｖｅ１の高周波数帯域における利得を集積回路１０の外部から制御することができる。
【００２２】
また、図１のスイッチングレギュレータ１では、寄生容量１５は位相補償容量３０と並列に接続されるので、位相補償容量３０の設計値から寄生容量１５の容量値を減算した値に位相補償容量３０の容量値を設定すると、スイッチングレギュレータ１は所望の動作を実行する。また、位相補償容量３０は、誤差増幅器１２の性能に直接的に依存しないので、誤差増幅回路１０ａの構成に応じて誤差増幅器１２を設計する必要がない。
【００２３】
図２は、図１の誤差増幅回路１０ａの構成を示す回路図である。なお、図２では、図１と同一の構成要素及び同様の構成要素には同一の符号を付している。
【００２４】
図２を参照すると、電流生成回路１１は可変電流源Ｉｒ１と電流源Ｉｒ２とを備えて構成され、誤差増幅器１２は例えばオペアンプである誤差増幅器ＥＡ１を備えて構成される。また、基準電圧発生回路１３は基準電圧Ｖｒｅｆ１を発生する電圧源Ｖ１を備えて構成され、位相補償抵抗１４は抵抗値ｒｃ１を有する位相補償抵抗Ｒｃ１を備えて構成される。図２において寄生容量１５は、容量値ｃｐ１を有する容量Ｃｐ１で表されている。
【００２５】
可変電流源Ｉｒ１の電流制御端子は、バイアス電流制御端子Ｔ１に接続される。また、可変電流源Ｉｒ１及び電流源Ｉｒ２は、誤差増幅器ＥＡ１と接地との間に並列に接続される。誤差増幅器ＥＡ１の非反転入力端子には電圧源Ｖ１が接続され、誤差増幅器ＥＡ１の反転入力端子には所定の電圧Ｖｆｂ１が印加される。誤差増幅器ＥＡ１の出力端子Ｔ１１は位相補償抵抗Ｒｃ１の一端に接続される。位相補償抵抗Ｒｃ１の他端は位相補償端子Ｔ２に接続される。
【００２６】
また、図２を参照すると、バイアス電流制御回路２０は抵抗値ｒｉ１を有するバイアス電流制御抵抗Ｒｉ１を備えて構成され、バイアス電流制御抵抗Ｒｉ１はバイアス電流制御端子Ｔ１と接地との間に接続される。さらに、位相補償容量３０は容量値ｃｃ１を有する位相補償容量Ｃｃ１を備えて構成され、位相補償容量Ｃｃ１は位相補償端子Ｔ２と接地との間に接続される。
【００２７】
図２の可変電流源Ｉｒ１は、バイアス電流制御端子Ｔ１に接続されているバイアス電流制御抵抗Ｒｉ１の抵抗値ｒｉ１に応じて、電流ｉｒ１を発生する。例えば、抵抗値ｒｉ１が大きいほど、可変電流源Ｉｒ１によって発生される電流ｉｒ１が減少し、バイアス電流制御端子Ｔ１を開放すると、電流源Ｉｒ１は電流を発生しない。一方、電流源Ｉｒ２は電流ｉｒ２を発生する。
【００２８】
したがって、電流生成回路１１は、可変電流源Ｉｒ１によって発生される電流ｉｒ１と、電流源Ｉｒ２によって発生される電流ｉｒ２との和をバイアス電流Ｉｂｉａｓ１として誤差増幅器ＥＡ１に供給する。バイアス電流Ｉｂｉａｓ１は、バイアス電流制御抵抗Ｒｉ１によって、電流ｉｒ２以上に制御される。ここで、バイアス電流Ｉｂｉａｓ１が電流ｉｒ２であるように制御するときは、バイアス電流制御端子Ｔ１を開放すればよいので、誤差増幅回路１０ａの部品点数を削減することができる。
【００２９】
なお、電流生成回路１１では、バイアス電流制御端子Ｔ１に接続されるバイアス電流制御抵抗Ｒｉ１に応じてバイアス電流Ｉｂｉａｓ１が制御されるが、本発明はこれに限らず、バイアス電流制御端子Ｔ１に印加されるバイアス電流制御電圧によって、バイアス電流Ｉｂｉａｓ１が制御されてもよい。また、電流生成回路１１では、バイアス電流Ｉｂｉａｓ１が電流ｉｒ２以上となるように制御されるが、バイアス電流制御端子Ｔ１に接続されるバイアス電流制御抵抗Ｒｉ１又は印加されるバイアス電流制御電圧によって、バイアス電流Ｉｂｉａｓ１が電流ｉｒ２未満となるように制御されるように電流生成回路を構成してもよい。
【００３０】
図３は、図８の誤差増幅回路１１０ａの等価回路を示す回路図である。図３の等価回路において、誤差増幅器ＥＡ１０１は図８の誤差増幅器ＥＡ１０１と等価な誤差増幅器であり、誤差増幅器電圧電流変換率ｇｍ１０１を有する電流源Ｉｅ１０１と、抵抗値ｒｅ１０１を有する誤差増幅器出力抵抗Ｒｅ１０１と、容量値ｃｅ１０１を有する誤差増幅器出力容量Ｃｅ１０１とを備えて構成される。電流源Ｉｅ１０１と誤差増幅器出力抵抗Ｒｅ１０１と誤差増幅器出力容量Ｃｅ１０１とは並列に接続される。位相補償端子Ｔ１０２には、集積回路１１０の外部で位相補償抵抗Ｒｃ１０１及び位相補償容量Ｃｃ１０１が接続される。ここで、位相補償抵抗Ｒｃ１０１及び位相補償容量Ｃｃ１０１は、様々な抵抗値及び容量値を有する抵抗及び容量にそれぞれ交換することができるので、図３では、位相補償抵抗Ｒｃ１０１は可変抵抗として表され、位相補償容量Ｃｃ１０１は可変容量として表されている。また、位相補償端子Ｔ１０２に発生する寄生容量Ｃｐ１０１は、誤差増幅器出力容量Ｃｅ１０１に並列に接続される。
【００３１】
誤差増幅器出力抵抗Ｒｅ１０１と誤差増幅器出力容量Ｃｅ１０１と寄生容量Ｃｐ１０１との合成インピーダンスＺｅ１０１は、以下の式（１）で表される。ここで、ｒｅ１０１は誤差増幅器出力抵抗Ｒｅ１０１の抵抗値、ｃｅ１０１は誤差増幅器出力容量Ｃｅ１０１の容量値、ｃｐ１０１は寄生容量Ｃｐ１０１の容量値、ｊは虚数単位、ωは角周波数である。
【００３２】
【数１】
2012156700.tif 000003
【００３３】
また、位相補償抵抗Ｒｃ１０１と位相補償容量Ｃｃ１０１との合成インピーダンスＺｃ１０１は、以下の式（２）で表される。ここで、ｒｃ１０１は位相補償抵抗Ｒｃ１０１の抵抗値、ｃｃ１０１は位相補償容量Ｃｃ１０１の容量値、ｊは虚数単位、ωは角周波数である。
【００３４】
【数２】
2012156700.tif 000004
【００３５】
したがって、誤差増幅器ＥＡ１０１に接続されるインピーダンスＺｅｏ１０１は、式（１）及び式（２）から以下の式（３）で表される。
【００３６】
【数３】
2012156700.tif 000005
【００３７】
図４は、図２の誤差増幅回路１０ａの等価回路を示す回路図である。図４の等価回路において、誤差増幅器ＥＡ１は図２の誤差増幅器ＥＡ１と等価な誤差増幅器であり、誤差増幅器電圧電流変換率ｇｍ１を有する電流源Ｉｅ１と、抵抗値ｒｅ１を有する誤差増幅器出力抵抗Ｒｅ１と、容量値ｃｅ１を有する誤差増幅器出力容量Ｃｅ１とを備えて構成される。電流源Ｉｅ１と誤差増幅器出力抵抗Ｒｅ１と誤差増幅器出力容量Ｃｅ１とは並列に接続される。位相補償端子Ｔ２には集積回路１０の内部で位相補償抵抗Ｒｃ１が接続され、かつ集積回路１０の外部で位相補償容量Ｃｃ１が接続される。また、位相補償端子Ｔ２に発生する寄生容量Ｃｐ１は位相補償容量Ｃｃ１と並列に接続される。
【００３８】
ここで、位相補償容量Ｃｃ１は、様々な容量値を有する容量に交換することができるので、図４では、位相補償容量Ｃｃ１０１は可変容量として表されている。また、上述したように、集積回路１０は、バイアス電流Ｉｂｉａｓ１を外部から制御することができる。一般に、誤差増幅器電圧電流変換率ｇｍ１はバイアス電流Ｉｂｉａｓ１の平方根に比例し、誤差増幅器出力抵抗Ｒｅ１の抵抗値ｒｅ１はバイアス電流Ｉｂｉａｓ１に反比例することが知られている。したがって、集積回路１０では、誤差増幅器電圧電流変換率ｇｍ４及び抵抗値ｒｅ１を外部から制御することができるので、図４では、電流源Ｉｅ１は可変電流源として表され、誤差増幅器出力抵抗Ｒｅ１は可変抵抗として表されている。
【００３９】
誤差増幅器出力抵抗Ｒｅ１と誤差増幅器出力容量Ｃｅ１との合成インピーダンスＺｅ１は、以下の式（４）で表される。ここで、ｒｅ１は誤差増幅器出力抵抗Ｒｅ１の抵抗値、ｃｅ１は誤差増幅器出力容量Ｃｅ１の容量値、ｊは虚数単位、ωは角周波数である。
【００４０】
【数４】
2012156700.tif 000006
【００４１】
また、位相補償抵抗Ｒｃ１と位相補償容量Ｃｃ１と寄生容量Ｃｐ１との合成インピーダンスＺｃ１は、以下の式（５）で表される。ここで、ｒｃ１は位相補償抵抗Ｒｃ１の抵抗値、ｃｃ１は位相補償容量Ｃｃ１の容量値、ｃｐ１は寄生容量Ｃｐ１の容量値、ｊは虚数単位、ωは角周波数である。
【００４２】
【数５】
2012156700.tif 000007
【００４３】
したがって、誤差増幅器ＥＡ１に接続されるインピーダンスＺｅｏ１は、式（４）及び式（５）から以下の式（６）で表される。
【００４４】
【数６】
2012156700.tif 000008
【００４５】
誤差増幅器ＥＡ１０１の周波数特性は、誤差増幅器ＥＡ１０１に接続されるインピーダンスＺｅｏ１０１及び電流源Ｉｅ１０１の誤差増幅器電圧電流変換率ｇｍ１０１によって決定される。一方、誤差増幅器ＥＡ１の周波数特性は、誤差増幅器ＥＡ１に接続されるインピーダンスＺｅｏ１及び電流源Ｉｅ１の誤差増幅器電圧電流変換率ｇｍ１によって決定される。
【００４６】
図５は、図３の等価回路及び図４の等価回路の周波数特性を示したグラフである。図５のグラフには、誤差増幅器ＥＡ１０１によって出力される誤差電圧Ｖｅ１０１の利得及び位相の周波数特性と、誤差増幅器ＥＡ１によって出力される誤差電圧Ｖｅ１の利得及び位相の周波数特性とが示されている。ここでは、図３の等価回路及び図４の等価回路において、ｇｍ１０１＝ｇｍ１＝１ｍＳ、ｒｅ１０１＝ｒｅ１＝１ＭΩ、ｃｅ１０１＝ｃｅ１＝０．５ｐＦ、ｃｐ１０１＝ｃｐ１＝２ｐＦ、ｒｃ１０１＝ｒｃ１＝１００ｋΩ、ｃｃ１０１＝ｃｃ１＝１００ｐＦである。同一の構成要素を用いて誤差増幅器ＥＡ１０１及び誤差増幅器ＥＡ１を構成しても、誤差増幅器ＥＡ１の高周波数帯域における利得は、誤差増幅器ＥＡ１０１の高周波数帯域における利得よりも高い。
【００４７】
図６は、図４の等価回路の周波数特性を示したグラフである。図６のグラフには、位相補償容量Ｃｃ１の容量値ｃｃ１を変化させたときに誤差増幅器ＥＡ１によって出力される誤差電圧Ｖｅ１の利得及び位相の周波数特性が示されている。ここでは、図４の等価回路において、ｇｍ１＝１ｍＳ、ｒｅ１＝１ＭΩ、ｃｅ１＝０．５ｐＦ、ｃｐ１＝２ｐＦ、ｒｃ１＝１００ｋΩとし、ｃｃ１＝１００ｐＦであるときとｃｃ１＝１０００ｐＦであるときとを比較した。図６に示すように、位相補償容量Ｃｃ１の容量値ｃｃ１を変化させても、誤差増幅器ＥＡ１の高周波数帯域における利得は変化しない。また、集積回路１０は、位相補償抵抗Ｒｃ１を内部に備えるので、位相補償抵抗Ｒｃ１を交換することができない。
【００４８】
図７は、図４の等価回路の周波数特性を示したグラフである。図６のグラフには、バイアス電流Ｉｂｉａｓ１を変化させたときに誤差増幅器ＥＡ１によって出力される誤差電圧Ｖｅ１の利得及び位相の周波数特性が示されている。ここでは、図４の等価回路において、ｇｍ１＝１ｍＳ、ｒｅ１＝１ＭΩ、ｃｅ１＝０．５ｐＦ、ｃｐ１＝２ｐＦ、ｒｃ１＝１００ｋΩ、ｃｃ１＝１００ｐＦであるときと、バイアス電流Ｉｂｉａｓ１を上述した条件の０．２５倍に外部制御したことを想定して、ｇｍ１＝０．５ｍＳ、ｒｅ１＝４ＭΩ、ｃｅ１＝０．５ｐＦ、ｃｐ１＝２ｐＦ、ｒｃ１＝１００ｋΩ、ｃｃ１＝１００ｐＦであるときとを比較した。上述したように集積回路１０は、位相補償抵抗Ｒｃ１を内部に備えるので、位相補償抵抗Ｒｃ１を交換することができないが、図７に示すように、バイアス電流Ｉｂｉａｓ１を外部制御することによって、誤差増幅器ＥＡ１の高周波数帯域における利得を制御することができる。
【００４９】
以上説明したように、本実施形態によれば、誤差増幅器ＥＡ１のバイアス電流Ｉｂｉａｓ１を集積回路１０の外部から制御することによって、誤差増幅器ＥＡ１によって出力される誤差電圧Ｖｅ１の高周波帯域における利得を制御することができ、誤差増幅器ＥＡ１によって出力される誤差電圧Ｖｅ１の高周波帯域における利得を制御するための位相補償抵抗Ｒｃ１を集積回路１０に内蔵し、位相補償端子Ｔ２に位相補償容量Ｃｃ１を接続するので、位相補償端子Ｔ２の寄生容量Ｃｐ１が位相補償容量Ｃｃ１と並列に接続される構成となり、位相補償回路を内蔵する誤差増幅回路と比較して回路規模及び回路の消費電流を極端に大きくすることなく、位相補償容量Ｃｃ１を外付けにすることができる。
【００５０】
また、本実施形態によれば、バイアス電流制御端子Ｔ１が開放されているときに、電流値ｉｒ２のバイアス電流Ｉｂｉａｓ１が誤差増幅器ＥＡ１に供給されるので、電流値ｉｒ２のバイアス電流Ｉｂｉａｓ１を用いて誤差増幅回路１０ａを動作させるときに集積回路１０の外部の部品点数を削減することができる。
【００５１】
さらに、本実施形態によれば、位相補償回路を内蔵する誤差増幅回路を用いたスイッチングレギュレータと比較して回路規模及び回路の消費電流を極端に大きくすることなく、位相補償容量Ｃｃ１を外付けにすることができ、スイッチング周波数が高くかつ低消費電流であるスイッチングレギュレータ１を提供することができる。
【産業上の利用可能性】
【００５２】
本発明に係る誤差増幅回路によれば、誤差増幅器に供給されるバイアス電流を集積回路の外部から制御することによって、誤差増幅器によって出力される誤差電圧の高周波帯域における利得を制御することができ、誤差増幅器によって出力される誤差電圧の高周波帯域における利得を制御するための位相補償抵抗を集積回路に内蔵し、位相補償端子に位相補償容量を接続するので、位相補償端子の寄生容量が位相補償容量と並列に接続される構成となり、位相補償回路を内蔵する誤差増幅回路と比較して回路規模及び回路の消費電流を極端に大きくすることなく、位相補償容量を外付けにすることができる。
【００５３】
また、本発明に係る誤差増幅回路によれば、バイアス電流制御端子が開放されているときに、所定のバイアス電流が誤差増幅器に供給されるので、所定のバイアス電流を用いて誤差増幅回路を動作させるときに集積回路の外部の部品点数を削減することができる。
【００５４】
さらに、本発明に係るスイッチングレギュレータによれば、位相補償回路を内蔵する誤差増幅回路を用いたスイッチングレギュレータと比較して回路規模及び回路の消費電流を極端に大きくすることなく、位相補償容量を外付けにすることができ、スイッチング周波数が高くかつ低消費電流であるスイッチングレギュレータを提供することができる。
【符号の説明】
【００５５】
１，１００…スイッチングレギュレータ、
１０，１１０…集積回路、
１０ａ，１１０ａ…誤差増幅回路、
１１…電流生成回路、
１２，ＥＡ１，ＥＡ１０１…誤差増幅器、
１３…基準電圧生成回路、
１４，Ｒｃ１，Ｒｃ１０１…位相補償抵抗、
１５，Ｃｐ１，Ｃｐ１０１…寄生容量、
２０…バイアス電流制御回路、
３０，Ｃｃ１，Ｃｃ１０１…位相補償容量、
Ｃｅ１，Ｃｅ１０１…誤差増幅器出力容量、
ＣＯＭＰ１，ＣＯＭＰ１０１…位相補償回路、
Ｉｅ１，Ｉｅ１０１，Ｉｒ１０１，Ｉｒ２…電流源、
Ｉｒ１…可変電流源、
Ｒｅ１，Ｒｅ１０１…誤差増幅器出力抵抗、
Ｒｉ１…バイアス電流制御抵抗、
Ｔ１…バイアス電流制御端子、
Ｔ２，Ｔ１０２…位相補償端子、
Ｔ１１，Ｔ１１１…出力端子、
Ｖ１，Ｖ１０１…基準電圧源。
【先行技術文献】
【特許文献】
【００５６】
【特許文献１】特開昭５９−９１５１７号公報。
【図１】
2012156700.tif 000009
【図２】
2012156700.tif 000010
【図３】
2012156700.tif 000011
【図４】
2012156700.tif 000012
【図５】
2012156700.tif 000013
【図６】
2012156700.tif 000014
【図７】
2012156700.tif 000015
【図８】
2012156700.tif 000016