(57)【要約】【課題】ロードボード及びその製造方法を提供する。【解決手段】第１の表面、第２の表面、及び第１の表面と第２の表面とを連通する少なくとも１つの貫通孔を有する半導体基板を用意する工程と、第１の表面、第２の表面及び貫通孔の内壁に電気めっき高分子層を電気めっきする工程と、電気めっき高分子層に、第１の表面から貫通孔の内壁を経由して第２の表面まで延在した回路層を形成する工程とを備える。さらに、ロードボードの絶縁層、即ち電気めっき高分子層を電気めっきにより形成するため、製造コストを効果的に低減することができる。【選択図】図１Ｊ
2012253328.tif 000002
【特許請求の範囲】
【請求項１】
第１の表面、第２の表面、及び前記第１の表面と前記第２の表面とを連通する少なくとも１つの貫通孔を有する半導体基板を用意する工程と、
前記第１の表面、前記第２の表面及び前記貫通孔の内壁に電気めっき高分子層を電気めっきする工程と、
前記電気めっき高分子層に、前記第１の表面から前記貫通孔の内壁を経由して前記第２の表面まで延在した回路層を形成する工程と、
を備えることを特徴とするロードボードの製造方法。
【請求項２】
前記回路層を形成する工程は、
前記電気めっき高分子層から前記第１の表面の一部及び前記第２の表面の一部が露出されるように前記電気めっき高分子層をパターニングする工程と、
前記電気めっき高分子層に無電解めっき金属シード層が形成されるように無電解めっきプロセスを行う工程と、
前記無電解めっき金属シード層に少なくとも１つの導電層を電気めっきする工程と、
を備えることを特徴とする請求項１に記載のロードボードの製造方法。
【請求項３】
前記無電解めっきプロセスを行ってから前記導電層を電気めっきするまでの間には、前記無電解めっき金属シード層から前記電気めっき高分子層の一部が露出されるように前記無電解めっき金属シード層をパターニングする工程をさらに備えることを特徴とする請求項２に記載のロードボードの製造方法。
【請求項４】
前記電気めっき高分子層の材質は、感光高分子材料であり、前記電気めっき高分子層をパターニングする方法は、露光現像を含むことを特徴とする請求項２に記載のロードボードの製造方法。
【請求項５】
前記回路層を形成する前に、前記電気めっき高分子層に対して表面粗化処理を行う工程をさらに備えることを特徴とする請求項１に記載のロードボードの製造方法。
【請求項６】
前記回路層を形成した後、前記半導体基板に対して切断プロセスを行う工程をさらに備えることを特徴とする請求項１に記載のロードボードの製造方法。
【請求項７】
前記半導体基板を用意する工程は、
上面及び底面を有する基材を用意する工程と、
前記上面に少なくとも１つの凹溝を形成する工程と、
前記底面を研磨し、前記凹溝の底部を除去することにより貫通孔を形成する工程と、
を備えることを特徴とする請求項１に記載のロードボードの製造方法。
【請求項８】
第１の表面、第２の表面、及び前記第１の表面と前記第２の表面とを連通する少なくとも１つの貫通孔を有する半導体基板と、
前記第１の表面、前記第２の表面及び前記貫通孔の内壁に配置された電気めっき高分子層と、
前記電気めっき高分子層に配置され、前記第１の表面から前記貫通孔の内壁を経由して前記第２の表面まで延在した回路層と、
を備えることを特徴とするロードボード。
【請求項９】
前記電気めっき高分子層からは、前記第１の表面の一部及び前記第２の表面の一部が露出されることを特徴とする請求項８に記載のロードボード。
【請求項１０】
前記回路層は、
前記電気めっき高分子層に配置された無電解めっき金属シード層と、
前記無電解めっき金属シード層に配置された少なくとも１つの導電層と、
を備えることを特徴とする請求項８に記載のロードボード。
【請求項１１】
前記無電解めっき金属シード層からは、前記電気めっき高分子層の一部が露出されることを特徴とする請求項１０に記載のロードボード。
【請求項１２】
前記無電解めっき金属シード層の材質は、純銅であることを特徴とする請求項１０に記載のロードボード。
【請求項１３】
前記導電層は、前記無電解めっき金属シード層の側壁を被覆するとともに前記電気めっき高分子層に接触することを特徴とする請求項１０に記載のロードボード。
【請求項１４】
前記電気めっき高分子層の材質は、感光高分子材料であることを特徴とする請求項８に記載のロードボード。
【請求項１５】
前記ロードボードには前記回路層に電気的に接続されたチップが搭載されることを特徴とする請求項８に記載のロードボード。
【請求項１６】
前記チップは、発光ダイオードチップであることを特徴とする請求項１５に記載のロードボード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板に関し、特にロードボード及びその製造方法に関するものである。
【背景技術】
【０００２】
ロードボードは、その反対側の表面上に電子部材、例えば印刷回路基板、チップ等の電子部材を設けることができる。また、ロードボードは、電子部材間の信号伝送の導電通路として利用可能である。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従来、ロードボードプロセスとしては、ロードボードの基材に対して熱酸化プロセスを行うことにより絶縁層（二酸化シリコン）を形成することが一般的であるが、熱酸化法の製造コストが高いため、ロードボードの製造コストが高くなることがあった。また、従来、ロードボードの基材表面は、材料表面の材質が原因で（二酸化シリコンは無電解めっきが容易ではない）、スパッタリングでしかシード層を形成することができなかったが、スパッタリングプロセスにも製造コストが高いことがあった。
【０００４】
そこで、以上のとおりの事情に鑑み、本発明は、低製造コストのロードボードプロセスを提供することを課題とする。
【課題を解決するための手段】
【０００５】
本発明は、第１の表面、第２の表面、及び第１の表面と第２の表面とを連通する少なくとも１つの貫通孔を有する半導体基板を用意する工程と、第１の表面、第２の表面及び貫通孔の内壁に電気めっき高分子層を電気めっきする工程と、電気めっき高分子層に、第１の表面から貫通孔の内壁を経由して第２の表面まで延在した回路層を形成する工程と、を備えることを特徴とするロードボードの製造方法を提供する。
【０００６】
また、本発明に係るロードボードの製造方法において、前記回路層を形成する工程は、前記電気めっき高分子層から前記第１の表面の一部及び前記第２の表面の一部が露出されるように前記電気めっき高分子層をパターニングする工程と、前記電気めっき高分子層に無電解めっき金属シード層が形成されるように無電解めっきプロセスを行う工程と、前記無電解めっき金属シード層に少なくとも１つの導電層を電気めっきする工程と、を備えるようにしてもよい。
【０００７】
また、本発明に係るロードボードの製造方法において、前記無電解めっきプロセスを行ってから前記導電層を電気めっきするまでの間には、前記無電解めっき金属シード層から前記電気めっき高分子層の一部が露出されるように前記無電解めっき金属シード層をパターニングする工程をさらに備えるようにしてもよい。
【０００８】
また、本発明に係るロードボードの製造方法において、前記電気めっき高分子層の材質は、感光高分子材料であり、前記電気めっき高分子層をパターニングする方法は、露光現像を含むようにしてもよい。
【０００９】
また、本発明に係るロードボードの製造方法において、前記回路層を形成する前に、前記電気めっき高分子層に対して表面粗化処理を行う工程をさらに備えるようにしてもよい。
【００１０】
また、本発明に係るロードボードの製造方法において、前記回路層を形成した後、前記半導体基板に対して切断プロセスを行う工程をさらに備えるようにしてもよい。
【００１１】
また、本発明に係るロードボードの製造方法において、前記半導体基板を用意する工程は、上面及び底面を有する基材を用意する工程と、前記上面に少なくとも１つの凹溝を形成する工程と、前記底面を研磨し、前記凹溝の底部を除去することにより貫通孔を形成する工程と、を備えるようにしてもよい。
【００１２】
また、本発明は、第１の表面、第２の表面、及び第１の表面と第２の表面とを連通する少なくとも１つの貫通孔を有する半導体基板と、第１の表面、第２の表面及び貫通孔の内壁に配置された電気めっき高分子層と、電気めっき高分子層に配置され、第１の表面から貫通孔の内壁を経由して第２の表面まで延在した回路層と、を備えることを特徴とするロードボードをさらに提供する。
【００１３】
また、本発明に係るロードボードにおいて、前記電気めっき高分子層からは、前記第１の表面の一部及び前記第２の表面の一部が露出されるようにしてもよい。
【００１４】
また、本発明に係るロードボードにおいて、前記回路層は、前記電気めっき高分子層に配置された無電解めっき金属シード層と、前記無電解めっき金属シード層に配置された少なくとも１つの導電層と、を備えるようにしてもよい。
【００１５】
また、本発明に係るロードボードにおいて、前記無電解めっき金属シード層からは、前記電気めっき高分子層の一部が露出されるようにしてもよい。
【００１６】
また、本発明に係るロードボードにおいて、前記無電解めっき金属シード層の材質は、純銅であるようにしてもよい。
【００１７】
また、本発明に係るロードボードにおいて、前記導電層は、前記無電解めっき金属シード層の側壁を被覆するとともに前記電気めっき高分子層に接触するようにしてもよい。
【００１８】
また、本発明に係るロードボードにおいて、前記電気めっき高分子層の材質は、感光高分子材料であるようにしてもよい。
【００１９】
また、本発明に係るロードボードにおいて、前記ロードボードには前記回路層に電気的に接続されたチップが搭載されるようにしてもよい。
【００２０】
また、本発明に係るロードボードにおいて、前記チップは、発光ダイオードチップであるようにしてもよい。
【発明の効果】
【００２１】
本発明に係るロードボードの製造方法によれば、ロードボードの絶縁層、即ち電気めっき高分子層が、電気めっきにより形成されるため、製造コストを効果的に低減することができる。
【図面の簡単な説明】
【００２２】
【図１Ａ】本発明の一実施例に係るロードボードの製造工程断面図を示す。
【図１Ｂ】本発明の一実施例に係るロードボードの製造工程断面図を示す。
【図１Ｃ】本発明の一実施例に係るロードボードの製造工程断面図を示す。
【図１Ｄ】本発明の一実施例に係るロードボードの製造工程断面図を示す。
【図１Ｅ】本発明の一実施例に係るロードボードの製造工程断面図を示す。
【図１Ｆ】本発明の一実施例に係るロードボードの製造工程断面図を示す。
【図１Ｇ】本発明の一実施例に係るロードボードの製造工程断面図を示す。
【図１Ｈ】本発明の一実施例に係るロードボードの製造工程断面図を示す。
【図１Ｉ】本発明の一実施例に係るロードボードの製造工程断面図を示す。
【図１Ｊ】本発明の一実施例に係るロードボードの製造工程断面図を示す。
【図２】本発明の一実施例に係るチップパッケージの製造工程の断面図を示す。
【発明を実施するための形態】
【００２３】
以下、本発明の実施例に係る製造及び使用方法を詳細に説明する。ただし、本発明が提供する応用可能な発明概念は、複数の特定の態様により実施されることが可能である。以下に示す特定の実施例は、本発明を製造又は使用するための特定の態様であり、本発明を限定するものではない。また、異なる実施例において、重複した符号又は標示を使用することがある。これらの重複は、本発明を簡単明瞭に説明するためのものであり、異なる実施例及び／又は構造の間に何らかの関連性があることを示すものではない。さらに、下記の内容において、第１の材料層が第２の材料層に位置するとは、第１の材料層が第２の材料層に対して、直接接触して配置されるか、或いは、その他の材料層を間に介して配置されることを指す。
【００２４】
本発明の一実施例に係るロードボードは、例えば、電子チップが搭載されるものであり、例えば、能動素子又は受動素子（active or passive elements）、デジタル回路又はアナログ回路（digital or analog circuits）等の集積回路の電子部品（electronic components）、例えば光電デバイス（opto electronic devices）、微小電気機械システム（Micro Electro Mechanical System、ＭＥＭＳ）、マイクロ流体システム（micro fluidic systems）、又は熱、光線や圧力といった物理量の変化をもとに測定を行う物理センサ（Physical Sensor）に適用することが可能である。特に、ウェハスケールパッケージ（wafer scale package、ＷＳＰ）製造工程を選択的に使用することにより、画像感知素子、発光ダイオード（light-emitting diodes、ＬＥＤｓ）、ソーラーセル（solar cells）、ＲＦ回路素子（RF circuits）、加速器（accelerators）、ジャイロスコープ（gyroscopes）、マイクロアクチュエータ（micro actuators）、弾性表面波デバイス（surface acoustic wave devices）、圧力センサ（process sensors）、インクプリントヘッド（ink printer heads）及び／又はパワーモジュール（power modules）等の半導体チップに対してパッケージングを行うことが可能である。
【００２５】
上記ウェハスケールパッケージ製造工程とは、主に、ウェハ段階においてパッケージ工程が完了した後、独立したパッケージに切断することを指すが、特定の実施例において、例えば、分離された半導体チップを改めて搭載ウェハに分布させてパッケージ製造工程を行うことを指すこともある。また、上記ウェハスケールパッケージ製造工程は、集積回路を有する複数のウェハを積層（stack）することにより多層集積回路（multi-layer integrated circuit devices）のチップパッケージを形成することに適用することも可能である。上記搭載ウェハは、例えば本発明の実施例に係るロードボードであってもよい。
【００２６】
図１Ａないし図１Ｊは、本発明の実施例に係るロードボードの製造工程の断面図を示す。
【００２７】
まず、図１Ａを参照して、半導体基板１１０は、その材質が例えばシリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム又はその等価物である。半導体基板１１０は、対向する表面１１２及び表面１１４を有する。次に、表面１１２には、その一部が露出されるように、複数の開口１２２を有するパターニングマスク層１２０（例えばレジスト層）を形成する。
【００２８】
図１Ｂを参照して、パターニングマスク層１２０をマスクとして半導体基板１１０をエッチングすることにより、半導体基板１１０に、開口１２２の下方に位置するとともに底部１１６ａを有する複数の凹溝１１６を形成する。半導体基板１１０のエッチング方法は、例えば乾式エッチング又は湿式エッチングである。
【００２９】
図１Ｃを参照して、パターニングマスク層１２０を除去し、表面１１４から半導体基板１１０を研磨し、凹溝１１６の底部１１６ａを除去することにより、表面１１２、１１４を連通する貫通孔Ｔを形成する。この実施例においては、まず凹溝１１６を形成して次いで凹溝１１６の底部１１６ａを除去することにより貫通孔Ｔを形成するが、貫通孔Ｔの形成方法はこれに限定されず、その他の実施例において、底部までエッチングすることにより貫通孔を形成してもよい。この後、必要に応じて、例えば湿式エッチングにより表面１１４に対して平坦化工程を行ってもよい。
【００３０】
一実施例において、半導体基板１１０を薄くすることにより凹溝１１６の底部１１６ａを除去する方法は、エッチング又はミリング（milling）であってもよい。一実施例において、貫通孔Ｔの形成方法は、機械又はレーザドリル、超音波ミリング、サンドブラスト、ウォータジェット又はその他の機械／レーザドリル装置若しくはそれらの組み合わせであってもよい。
【００３１】
次いで、図１Ｄを参照して、表面１１２、表面１１４及び貫通孔Ｔの内壁Ｓに電気めっき高分子層（E-coat polymer layer）１３０を電気めっきするために、電気めっき製造工程を行う。一実施例において、電気めっき高分子層１３０は、表面１１２、表面１１４及び貫通孔Ｔの内壁Ｓを全面的に被覆する。
【００３２】
より詳しくは、この実施例において、上記電気めっき高分子層１３０の製造方法は、高分子材料（図示せず）を電解液に溶解し、半導体基板１１０を電解液における２つの電極の何れか１つに設け、２つの電極に対して電圧を印加することにより、２つの電極の間に電圧差を生成させる。この場合、高分子材料は、半導体基板１１０に沈積し、電気めっき高分子層１３０が形成される。電気めっき高分子層１３０の形成の詳細については、アメリカ特許第４４８７６７４号、第４９４３４４７号、第７４７９２４６号、台湾特許第５２４８１２号を参照することができる。電気めっき高分子層１３０の材質は、エポキシ樹脂（epoxy resin）、ポリエステル（polyesters）、アクリル（acrylics）、ビニルポリマー（vinyl polymers）、ポリアミド（polyamides）、ポリウレタン（polyurethanes）、アルキド樹脂（alkyds）、ポリカルボン酸（polycarboxylics）又はそれらの組み合わせ、若しくは電気めっき沈積に適用されるその他の樹脂であってもよい。
【００３３】
ここで注意すべき点は、従来は、ロードボードの絶縁層を熱酸化プロセスにより形成していたが、この実施例においては、電気めっき高分子層１３０を電気めっきにより形成する点である。従って、この実施例においては、製造コストが効果的に削減される。
【００３４】
図１Ｅを参照して、電気めっき高分子層１３０に、表面１１２の一部及び表面１１４の一部が露出される複数の開口１３２、１３４を形成するために電気めっき高分子層１３０をパターニングする。パターニングされた電気めっき高分子層１３０のパターンは、この後に形成しようとする回路層にほぼ対応する。この実施例において、電気めっき高分子層１３０の材質は、感光高分子材料であり、電気めっき高分子層１３０のパターニング方法は、露光現像であってもよい。
【００３５】
また、一実施例において、後工程において回路層が電気めっき高分子層１３０に速く形成されるように、電気めっき高分子層１３０に対して表面粗化（roughening）処理を行うことができる。表面粗化処理は、酸性エッチング液又はアルカリ性エッチング液を使用してもよい。酸性エッチング液は、例えば塩酸溶液、硝酸溶液、硫酸溶液又は硫酸とクロム酸との混合液であってもよく、アルカリ性エッチング液は、例えば水酸化カリウム溶液又は水酸化ナトリウム溶液であってもよい。
【００３６】
図１Ｆを参照して、電気めっき高分子層１３０に無電解めっき金属シード層１４０を形成するために無電解めっきプロセスを行う。一実施例において、無電解めっき金属シード層１４０の材質は、例えば純銅又はその他の好ましいシード材料であってもよい。
【００３７】
ここで注意すべき点は、電気めっき高分子層１３０の表面性質は、無電解めっき金属シード層１４０の形成に適するが、半導体基板１１０の表面性質は、無電解めっき金属シード層１４０の形成に適しないため、無電解めっき金属シード層１４０を電気めっき高分子層１３０に選択的に形成する点である。一実施例において、無電解めっき金属シード層１４０の膜層パターンは、電気めっき高分子層１３０の膜層パターンとほぼ同一であるため、無電解めっき金属シード層１４０からも表面１１２の一部及び表面１１４の一部が露出される。
【００３８】
ここで注意すべき点は、従来のロードボードではスパッタリングでしか絶縁層（二酸化シリコン層）にシード層を形成することができなかったのに対し、この実施例に係る電気めっき高分子層１３０の表面性質は、無電解めっきプロセスに適するため、製造工程の費用が低い無電解めっきプロセスによりシード層を形成することができ、製造コストを効果的に低減することができる点である。
【００３９】
図１Ｇを参照して、無電解めっき金属シード層１４０をパターニングして、そのパターンを開口１３２、１３４から離れる方向へ退避させることにより、この後の工程において開口１３２、１３４における電子素子と無電解めっき金属シード層１４０とのショートを回避することができる。この場合、無電解めっき金属シード層１４０からは、電気めっき高分子層１３０の一部が露出される。一実施例において、無電解めっき金属シード層１４０のパターニング方法は、無電解めっき金属シード層１４０にパターニングマスク層（図示せず）を形成し、パターニングマスク層からは、表面１１２、１１４にある無電解めっき金属シード層１４０の一部が露出される。この後、パターニングマスク層をマスクとして露出された無電解めっき金属シード層１４０を除去して、次いでパターニングマスク層を除去する。一実施例において、パターニングマスク層から露出された無電解めっき金属シード層１４０は、電気めっき高分子層１３０の開口１３２、１３４に隣接する。
【００４０】
図１Ｈを参照して、無電解めっき金属シード層１４０に導電層１５０を電気めっきするとともに導電層１５０により貫通孔Ｔを充填する。導電層１５０の材質は、例えば銅、アルミニウム、タングステン、ニッケル又はそれらの合金であってもよい。一実施例において、導電層１５０の材質は、無電解めっき金属シード層１４０の材質と同一であってもよい。他の実施例において、導電層１５０の材質は、無電解めっき金属シード層１４０の材質と異なってもよい。
【００４１】
図１Ｉを参照して、導電層１５０に導電層１６０をさらに電気めっきしてもよい。導電層１６０の材質は、例えばニッケル／金、又はニッケル／銀であってもよい。一実施例において、無電解めっき金属シード層１４０、導電層１５０、１６０は、表面１１２から貫通孔Ｔの内壁Ｓを経由して表面１１４まで延在した回路層Ｌとして構成されてもよい。他の実施例において、無電解めっき金属シード層１４０及び導電層１５０だけで回路層として構成可能である。
【００４２】
図１Ｉ及び図１Ｊを参照して、この実施例において、少なくとも１つのロードボード１００を製造するために、半導体基板１１０に対して切断プロセスを選択的に行うことができる。詳しくは、切断プロセスは、例えば切断線Ａに沿って半導体基板１１０を切断する。図１Ｊは、１つのロードボード１００のみを示すが、ロードボード１００の数量はこれによって限定されるものではなく、切断プロセスの後に複数のロードボード１００を形成してもよい。
【００４３】
図２は、本発明の一実施例に係るチップパッケージの製造工程断面図を示す。図２を参照して、上記半導体基板１１０の切断プロセスの前に、少なくとも１つのチップ２１０を用意し、チップ接合（die bond）プロセスを行うことにより、チップ２１０を図１Ｉの半導体基板１１０に接合させる。ここで、チップ２１０は、例えば発光ダイオードチップ又はその他の好ましいチップであってもよい。
【００４４】
詳しくは、チップ２１０を電気めっき高分子層１３０の開口１３２に露出された表面１１２に配置するとともに、電気めっき高分子層１３０と互いに分離するように形成してもよい。一実施例において、チップ２１０は、接着層（図示せず）を介して半導体基板１１０に接着されてもよい。
【００４５】
この後、ボンディングワイヤプロセスを行うことにより、チップ２１０と回路層Ｌとの間に接続される複数のリード線２２０を形成してもよい。リード線２２０の材質は、金又は導電性のよいその他の材質であってもよい。
【００４６】
次いで、半導体基板１１０に封止樹脂２３０を形成し、封止樹脂２３０によりチップ２１０及びリード線２２０を被覆することで、外部環境における湿気や汚染物を遮断し、それらがチップ２１０及びリード線２２０の電気的品質に影響を及ぼすことを回避することができる。
【００４７】
さらに、切断線Ａ１に沿って半導体基板１１０を切断し、少なくとも１つのチップパッケージ２００を形成してもよい。図２は、１つのチップパッケージ２００のみを示すが、チップパッケージ２００の数量はこれによって限定されるものではなく、切断プロセスの後に複数のチップパッケージ２００を形成してもよい。一実施例において、チップパッケージ２００は、発光ダイオードパッケージ構造であってもよい。
【００４８】
上記実施例では、切断プロセスの前にチップ接合等の製造工程を行うが、その他の実施例においては、切断プロセスの後にチップ接合等の製造工程を行ってもよい。
【００４９】
再び図１Ｊを参照して、この実施例のロードボード１００は、対向する表面１１２、１１４及び表面１１２、１１４を連通する貫通孔Ｔを有する半導体基板１１０ａと、電気めっき高分子層１３０ａと、回路層Ｌ１とを備える。
【００５０】
電気めっき高分子層１３０ａは、表面１１２、１１４及び貫通孔Ｔの内壁Ｓに配置される。この実施例において、電気めっき高分子層１３０ａは、表面１１２の一部及び表面１１４の一部を露出する複数の開口１３２、１３４を有する。
【００５１】
回路層Ｌ１は、電気めっき高分子層１３０ａに配置されるとともに、表面１１２から貫通孔Ｔの内壁Ｓを経由して表面１１４まで延在する。一実施例において、回路層Ｌ１は、電気めっき高分子層１３０ａに配置された無電解めっき金属シード層１４０ａと、無電解めっき金属シード層１４０ａに順次に配置された導電層１５０ａ、１６０ａとを備える。
【００５２】
一実施例において、この後の工程において開口１３２に配置される電子素子（例えばチップ）と回路層Ｌ１とのピッチ（例えば図２に示すチップ２１０と回路層ＬとのピッチＤ）を増加させることで両者の間の電気的ショートを回避するために、回路層Ｌ１からは開口１３２に隣接した電気めっき高分子層１３０ａが露出されるようにする。一実施例において、導電層１５０ａ、１６０ａは、無電解めっき金属シード層１４０ａの側壁１４２を被覆するとともに電気めっき高分子層１３０ａに接触する。
【００５３】
図２を参照して、一実施例において、ロードボード１００には、回路層Ｌに電気的に接続されるチップ２１０（例えば発光ダイオードチップ）を搭載することができる。
【００５４】
上述のように、本発明は、ロードボードの絶縁層（電気めっき高分子層）を電気めっきにより形成することにより、製造コストを効果的に低減することができる。また、本発明に係る電気めっき高分子層の表面性質は、無電解めっきプロセスに適しているため、製造工程の費用が低い無電解めっきプロセスによりシード層を形成することができ、製造コストを効果的に低減することができる。
【００５５】
以上本発明の好ましい実施形態を説明したが、上記実施形態は本発明を限定するものではなく、本発明の技術に精通した者は、本発明の精神を逸脱しない範囲内で種々の修正や変更を行うことが可能であり、そうした修正や変更は、本発明の特許請求の範囲に入るものである。
【符号の説明】
【００５６】
１００  ロードボード、  １１０、１１０ａ  半導体基板、  １１２、１１４  表面、  １１６  凹溝、  １１６ａ  底部、  １２０  パターニングマスク層、  １２２、１３２、１３４  開口、  １３０、１３０ａ  電気めっき高分子層、  １４０、１４０ａ  無電解めっき金属シード層、  １４２  側壁、  １５０、１５０ａ、１６０、１６０ａ  導電層、  ２００  チップパッケージ、  ２１０  チップ、  ２２０  リード線、  ２３０  封止樹脂、  Ａ、Ａ１  切断線、  Ｄ  ピッチ、  Ｌ、Ｌ１  回路層、  Ｓ  内壁、  Ｔ  貫通孔。
【図１Ａ】
2012253328.tif 000003
【図１Ｂ】
2012253328.tif 000004
【図１Ｃ】
2012253328.tif 000005
【図１Ｄ】
2012253328.tif 000006
【図１Ｅ】
2012253328.tif 000007
【図１Ｆ】
2012253328.tif 000008
【図１Ｇ】
2012253328.tif 000009
【図１Ｈ】
2012253328.tif 000010
【図１Ｉ】
2012253328.tif 000011
【図１Ｊ】
2012253328.tif 000012
【図２】
2012253328.tif 000013