(57)【要約】【課題】チャージポンプ回路の消費電流を所定の昇圧電圧を得るために必要最小限に抑える電源回路システムを提供する。【解決手段】電源回路システム１００は、可変抵抗回路１０を備えたリング発振器２０と、リング発振器２０の発振出力信号OSC_OUTに応じて昇圧電圧HVを出力するチャージポンプ回路３０、チャージポンプ回路３０の昇圧電圧HVを調整する電圧レギュレータ回路４０、電圧レギュレータ回路４０に流れる第１の電流I0と、第１の基準電流とを比較する第１の電流比較回路５０、前記第１の電流I0と、第２の基準電流を比較する第２の電流比較回路６０、第１及び第２の電流比較回路５０，６０の第１及び第２の比較信号SIG_UP9U，SIG_UP18Uに応じて、可変抵抗回路１０の抵抗値を制御するための制御信号（SEL2,SEL1,SEL0）を出力する制御回路７０と、を含んで構成される。【選択図】図１
2012191745.tif 000002
【特許請求の範囲】
【請求項１】
発振周波数を制御可能に構成され、発振出力信号を出力する発振回路と、
前記発振出力信号に応じて、入力電圧を昇圧した昇圧電圧を出力するチャージポンプ回路と、
前記チャージポンプ回路の前記昇圧電圧を所定電圧に調整する電圧レギュレータ回路と、
前記電圧レギュレータ回路に流れる第１の電流が第１の基準電流より小さい時に前記発振回路の発振周波数を高くし、前記第１の電流が前記第２の基準電流より大きい時に前記発振回路の発振周波数を低くし、前記第１の電流が第１の基準電流と前記第２の基準電流の間にある時は、前記発振回路の発振周波数を維持するように前記発振回路を制御する制御信号を出力する制御回路と、を備えることを特徴とする電源回路システム。
【請求項２】
前記チャージポンプ回路は、入力電圧が印加された電荷転送素子と、一端が前記電荷転送素子に結合され、他端に前記発振出力信号が印加されたキャパシタとを含み、前記発振出力信号に応じて電荷を転送することにより、前記入力電圧を昇圧した昇圧電圧を出力することを特徴とする請求項１に記載の電源回路システム。
【請求項３】
前記電圧レギュレータ回路は、第１の入力端子に基準電圧が印加され、第２の入力端子に前記昇圧電圧に応じて電圧が印加されたオペアンプと、このオペアンプと、このオペアンプの出力電圧によって制御され、前記第１の電流を流す第１のトランジスタと、を備えることを特徴とする請求項１又は２に記載の電源回路システム。
【請求項４】
発振周波数を制御可能に構成され、発振出力信号を出力する発振回路と、
前記発振出力信号に応じて、入力電圧を昇圧した昇圧電圧を出力するチャージポンプ回路と、
第１の入力端子に基準電圧が印加され、第２の入力端子に前記昇圧電圧に応じた電圧が印加されたオペアンプと、このオペアンプの出力電圧によって制御され、前記第１の電流を流す第１のトランジスタと、を備え、前記チャージポンプ回路の前記昇圧電圧を所定電圧に調整する電圧レギュレータ回路と、
前記第１のトランジスタと前記チャージポンプ回路の出力端子の間に接続された第２のトランジスタと、
前記第２のトランジスタとカレントミラーを形成し、前記第１の電流に比例し、前記第１の電流より小さい第２の電流を出力する第３のトランジスタと、
前記第２のトランジスタとカレントミラーを形成し、前記第１の電流に比例し、前記第２の電流より小さい第３の電流を出力する第４のトランジスタと、
前記第２の電流と定電流とを比較する第１の電流比較回路と、
前記第３の電流と前記定電流とを比較する第２の電流比較回路と、
前記第２の電流が前記定電流より小さい時に、前記発振回路の発振周波数を高くし、前記第３の電流が前記定電流より大きい時に、前記発振回路の発振周波数を低くし、前記第２の電流が前記定電流より大きく、前記第３の電流が前記定電流より小さい時に、前記発振回路の発振周波数を維持するように前記発振回路を制御する制御信号を出力する制御回路と、を備えることを特徴とする電源回路システム。
【請求項５】
前記チャージポンプ回路は、入力電圧が印加された電荷転送素子と、一端が前記電荷転送素子に結合され、他端に前記発振出力信号が印加されたキャパシタとを含み、前記発振出力信号に応じて電荷を転送することにより、前記入力電圧を昇圧した昇圧電圧を出力する請求項４に記載の電源回路システム。
【請求項６】
前記第１の電流比較回路は、前記第３のトランジスタに直列に接続され、前記定電流を流す第１の電流源と、前記第３のトランジスタと前記第１の電流源との接続ノードの電圧が印加される第１のインバータと、を備え、
前記第２の電流比較回路は、前記第４のトランジスタに直列に接続され、前記定電流を流す第２の電流源と、前記第４のトランジスタと前記第２の電流源との接続ノードの電圧が印加される第２のインバータと、を備えることを特徴とする請求項４又は５に記載の電源回路システム。
【請求項７】
前記発振回路は、前記制御回路の前記制御信号に応じて抵抗値が変化する可変抵抗回路を備え、前記可変抵抗回路に流れる電流に応じて動作するリング発振器であることを請求項１乃至６のいずれかに記載の電源回路システム。
【請求項８】
前記可変抵抗回路は、複数の抵抗と、前記制御信号に応じて前記複数の抵抗の中、いずれか１つの抵抗を選択する選択回路と、を備えることを特徴とする請求項７に記載の電源回路システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、消費電流の自己調整機能を備えた電源回路システムに関する。
【背景技術】
【０００２】
従来の電源回路システムにおいては、チャージポンプ回路で生成した生成した昇圧電圧を電圧レギュレータ回路で所定電圧に調整し、この所定電圧を負荷回路に供給していた。この場合、チャージポンプ回路の昇圧電圧が所定電圧に到達すると、チャージポンプ回路の余剰電流は電圧レギュレータ回路を通して接地に流れることにより消費される。このため、チャージポンプ回路の消費電流を抑制することは、電源回路システムが搭載されたＬＳＩ全体の消費電流を抑制する上で大きく寄与する。
【０００３】
従来、電圧レギュレータ回路により調整されたチャージポンプ回路の昇圧電圧を検知し、その昇圧電圧が所定電圧に到達した時に、チャージポンプ回路の動作周波数等を調整するシステムが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−９９３７０号公報
【特許文献２】特開２００８−１２５２６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、電圧レギュレータ回路により調整されたチャージポンプ回路の昇圧電圧を検知し、その昇圧電圧が所定電圧に到達した時に、チャージポンプ回路の動作周波数等を調整する電源回路システムにおいては、出力電圧（昇圧電圧）のリップルが大きいという問題があった。また、従来の電源回路システムでは、負荷回路の負荷量が急激に変動した場合に安定な出力電圧を確保することができなかった。
【課題を解決するための手段】
【０００６】
本発明の電源回路システムは、発振周波数を制御可能に構成され、発振出力信号を出力する発振回路と、前記発振出力信号に応じて、入力電圧を昇圧した昇圧電圧を出力するチャージポンプ回路と、前記チャージポンプ回路の前記昇圧電圧を所定電圧に調整する電圧レギュレータ回路と、前記電圧レギュレータ回路に流れる第１の電流が第１の基準電流より小さい時に前記発振回路の発振周波数を高くし、前記第１の電流が前記第２の基準電流より大きい時に前記発振回路の発振周波数を低くし、前記第１の電流が第１の基準電流と前記第２の基準電流の間にある時は、前記発振回路の発振周波数を維持するように前記発振回路を制御する制御信号を出力する制御回路と、を備えることを特徴とするものである。
【発明の効果】
【０００７】
本発明の電源回路システムによれば、チャージポンプ回路の消費電流を所定の昇圧電圧を得るために必要最小限に抑えることができる。また、出力電圧のリップルを抑制すると共に、負荷回路の負荷量が急激に変動した場合であっても安定な出力電圧を確保することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態による電源回路システムの全体構成を示すブロック図である。
【図２】チャージポンプ回路３０の回路図である。
【図３】電圧レギュレータ回路４０の回路図である。
【図４】第１の電流比較回路の回路図である。
【図５】リング発振器２０の回路図である。
【図６】可変抵抗回路１０の回路図である。
【発明を実施するための形態】
【０００９】
図１は、本発明の実施形態による電源回路システム１００の全体構成を示すブロック図である。
【００１０】
この電源回路システム１００は、可変抵抗回路１０を備えたリング発振器２０（「発振回路」の一例）と、リング発振器２０の発振出力信号OSC_OUTに応じて、入力電圧VDDを昇圧した昇圧電圧HVを出力するチャージポンプ回路３０、チャージポンプ回路３０の昇圧電圧HVを所定電圧に調整する電圧レギュレータ回路４０、電圧レギュレータ回路４０に流れる第１の電流I0と、予め設定された第１の基準電流とを比較する第１の電流比較回路５０、電圧レギュレータ回路４０に流れる第１の電流I0と、予め設定された第２の基準電流を比較する第２の電流比較回路６０、第１及び第２の電流比較回路５０，６０の第１及び第２の比較信号SIG_UP9U，SIG_UP18Uに応じて、可変抵抗回路１０の抵抗値を制御するための３ビットの制御信号（SEL2,SEL1,SEL0）を出力する制御回路７０と、を含んで構成される。電圧レギュレータ回路４０によって調整された昇圧電圧HVは、負荷回路８０に印加される。
【００１１】
すなわち、電源回路システム１００は、電圧レギュレータ回路４０で消費している第１の電流I0を第１及び第２の電流比較回路５０，６０で検出する。そして、制御回路７０は、電圧レギュレータ回路４０に流れる第１の電流I0が、第１の基準電流より小さい時に、リング発振器２０の発振周波数を高くし、第１の電流I0が第２の基準電流より大きい時に、リング発振器２０の発振周波数を低くし、第１の電流I0が第１の基準電流と第２の基準電流の間にある時は、リング発振器２０の発振周波数を維持するようにリング発振器２０を制御する。
【００１２】
以下、電源回路システム１００を構成している各回路の構成を説明する。
【００１３】
＜＜チャージポンプ回路３０の構成＞＞
図２は、チャージポンプ回路３０の回路図である。チャージポンプ回路３０は、入力電圧VDDを昇圧した昇圧電圧HVを出力する回路であり、７個のダイオード３１ａ〜３１ｇ（「電荷転送素子」の一例」）が同じ向きに直列に接続され、各接続ノードに６個のキャパシタ３２ａ〜３２ｆの第１の端子が接続されている。第１段のダイオード３１ａのアノードに電源電圧VDDが印加されている。
【００１４】
キャパシタ３２ａ，３２ｃ，３２ｅの第２の端子には、発振出力信号OSC_OUTがインバータ３３を介して印加される。キャパシタ３２ｂ，３２ｄ，３２ｆの第２の端子には、発振出力信号OSC_OUTが２段のインバータ３３，３４を介して印加される。つまり、キャパシタ３２ａ，３２ｃ，３２ｅには、発振出力信号OSC_OUTと逆相のクロック信号が印加され、キャパシタ３２ｂ，３２ｄ，３２ｆには、発振出力信号OSC_OUTと同相のクロック信号が印加される。
【００１５】
発振出力信号OSC_OUTは、ＨレベルとＬレベルを繰り返すクロック信号であり、Ｈレベルは電源電圧VDD、Ｌレベルは接地電圧（0V）になっている。チャージポンプ回路３０の第１段に着目すると、発振出力信号OSC_OUTがＨレベルの時は、第１段のキャパシタ３２ａの第２の端子はＬレベルである。第１段のキャパシタ３２ａの第１の端子は、第１段のダイオード３１ａを介して電荷が転送されることでVDD−Vtに充電される。Vtはダイオード３１ａ〜３１ｇの順方向の閾値電圧である。
【００１６】
発振出力信号OSC_OUTがＨレベルからＬレベルに変化すると、第１段のキャパシタ３２ａの第２の端子はＬレベルからＨレベルに変化する。これにより、第１段のキャパシタ３２ａの第１の端子は、VDD-VtからVDD-Vt+VDD、つまり2・VDD-Vtに変化する。また、第２段のキャパシタ３２ｂの第２の端子はＬレベルになる。すると、第２段のダイオード３１ｂを介して第２段のキャパシタ３２ｂに電荷が転送され、第２段のキャパシタ３２ｂの第１の端子は2・VDD-Vt-Vt、つまり2・（VDD-Vt）に充電される。この時、第１段のダイオード３１ａは逆バイアスによりオフし、電荷の逆流が防止されている。
【００１７】
このようにして、発振出力信号OSC_OUTに応じて、チャージポンプ回路３０の第１段から後段に向けて電荷が転送され、各段において昇圧が行われる。そして、最終段のダイオード３１ｇのカソードである出力端子３５から7・（VDD-Vt）という昇圧電圧HVが出力される。この昇圧電圧HVは電圧レギュレータ回路４０により所定電圧に調整される。なお、チャージポンプ回路３０の段数は負荷回路８０で必要とされる電圧に応じて変更することができる。また、ダイオード３１ａ〜３１ｇは、ＭＯＳトランジスタ等のスイッチング素子で形成することができる。
【００１８】
この場合、リング発振器２０の発振周波数、つまり発振出力信号OSC_OUTの周波数が高いほど、チャージポンプ回路３０の電荷転送レートが高くなるので、その消費電流は大きくなる。逆に、発振出力信号OSC_OUTの周波数が低いほど、チャージポンプ回路３０の電荷転送レートが低くなるので、その消費電流は小さくなる。したがって、リング発振器２０の発振周波数を制御することにより、チャージポンプ回路３０の消費電流を制御することができる。
【００１９】
＜＜電圧レギュレータ回路４０の構成＞＞
図３は、電圧レギュレータ回路４０の回路図である。電圧レギュレータ回路４０は、チャージポンプ回路３０の昇圧電圧HVを任意の電圧レベルに調整するための回路である。オペアンプ４１の第１の入力端子（＋）に基準電圧源４２を介して基準電圧VREF（例えば、1.2V）が印加される。チャージポンプ回路３０の出力端子３５と接地の間に抵抗４３と抵抗４４が直列に接続されている。抵抗４３と抵抗４４との接続ノードの電圧は、オペアンプ４１の第２の入力端子（−）に印加される。
【００２０】
オペアンプ４１の出力電圧は、Ｎチャネル型トランジスタ４５のゲートに印加される。Ｎチャネル型トランジスタ４５とＰチャネル型ＭＯＳトランジスタ４６はチャージポンプ回路３０の出力端子３５と接地の間に直列に接続されている。Ｐチャネル型ＭＯＳトランジスタ４６のソースはチャージポンプ回路３０の出力端子３５に接続され、ゲート及びドレインは共通接続されている。Ｎチャネル型トランジスタ４５のドレインはＰチャネル型ＭＯＳトランジスタ４６のドレインに接続され、そのソースは接地されている。
【００２１】
Ｎチャネル型トランジスタ４５及びＰチャネル型ＭＯＳトランジスタ４６には第１の電流I0が流れる。これにより、オペアンプ４１に負帰還がかかるので、オペアンプ４１の第２の入力端子（−）の電圧は、第１の入力端子（＋）に印加される基準電圧VREFに等しくなる。
【００２２】
抵抗４３の抵抗値はR_H0、抵抗４４の抵抗値はR_H1とすると、チャージポンプ回路３０の昇圧電圧HVは、次の式（１）で表わされるので、２つの抵抗値R_H0，R_H1を調整することで、チャージポンプ回路３０の昇圧電圧HVのレベルを任意に調整することができる。
HV＝VREF×（R_H0＋R_H1）／R_H1    ・・・・（１）
【００２３】
例えば、R_H0＝75KΩ、R_H1＝10KΩ、VREF＝1.2Vに設定した場合、
HV＝1.2V×（75K＋10K）／10K＝10.2Vとなる。
【００２４】
この電圧レギュレータ回路４０に流れる第１の電流I0を検出するために、Ｐチャネル型ＭＯＳトランジスタ４６，４７，４８が設けられている。Ｐチャネル型ＭＯＳトランジスタ４６とＰチャネル型ＭＯＳトランジスタ４７はカレントミラーを形成する。
【００２５】
すなわち、Ｐチャネル型ＭＯＳトランジスタ４７のソースはチャージポンプ回路３０の出力端子３５に接続され、そのゲートはＰチャネル型ＭＯＳトランジスタ４６のゲートと共通接続されている。Ｐチャネル型ＭＯＳトランジスタ４６とＰチャネル型ＭＯＳトランジスタ４８はカレントミラーを形成する。すなわち、Ｐチャネル型ＭＯＳトランジスタ４８のソースはチャージポンプ回路３０の出力端子３５に接続され、そのゲートはＰチャネル型ＭＯＳトランジスタ４６のゲートと共通接続されている。
【００２６】
この場合、Ｐチャネル型ＭＯＳトランジスタ４６，４７，４８の各ゲート幅をＧＷ０，ＧＷ１，ＧＷ２とすると、ＧＷ０＞ＧＷ１＞ＧＷ２という関係に設定されている。Ｐチャネル型ＭＯＳトランジスタ４６，４７，４８の各ゲート長（ＧＬ）は等しくなっている。
【００２７】
例えば、ＧＷ０＝１０μｍ、ＧＷ１＝２μｍ、ＧＷ２＝１μｍとし、Ｐチャネル型ＭＯＳトランジスタ４７のドレインに接続された出力端子４９−１から出力される第２の電流をIm_1、Ｐチャネル型ＭＯＳトランジスタ４８のドレインに接続された出力端子４９−２から出力される第３の電流をIm_2とすると、第２電流Im_1、第３の電流Im_2は、それぞれ第１の電流I0を用いて、Im_1＝I0×2/10、Im_2＝I0×1/10で表わすことができる。つまり、第２電流Im_1、第３の電流Im_2を第１の電流I0より小さく設定することで消費電流を抑えている。
【００２８】
＜＜第１及び第２の電流比較回路５０，６０の構成＞＞
図４は、第１の電流比較回路５０の回路図である。第１の電流比較回路５０は、Ｐチャネル型ＭＯＳトランジスタ４７から出力される第２の電流Im_1と、定電流Ibaisとを比較する回路である。第２の電流Im_1を出力するＰチャネル型ＭＯＳトランジスタ４７、Ｎチャネル型ＭＯＳトランジスタ５１，５２、定電流であるバイアス電流Ibaisを生成するＮチャネル型ＭＯＳトランジスタ５３がこの順に直列に接続されている。Ｎチャネル型ＭＯＳトランジスタ５３のゲートにはバイアス電圧Vbiasが印加され、そのソースは接地されている。
【００２９】
Ｎチャネル型ＭＯＳトランジスタ５１，５２の接続ノードＪには、電源電圧VDDの供給を受けて動作するインバータ５４の入力端子が接続されている。インバータ５４の出力信号は電源電圧VDDの供給を受けて動作するインバータ５５を介して、出力端子５６から出力される。この出力端子５６から第１の比較信号SIG_UP9Uが得られる。
【００３０】
Ｐチャネル型ＭＯＳトランジスタ４７から出力される第２の電流Im_1は、Ｎチャネル型ＭＯＳトランジスタ５１を介して接続ノードＪに流れ込む。したがって、Im_1＞Ibaisの時は、ノードＪの電位は上昇する。Im_1＜Ibaisの時は、ノードＪの電位は下降する。これにより、Im_1＞Ibaisの時は、第１の比較信号SIG_UP9Uの論理値は「１」（VDDレベル）、Im_1＜Ibaisの時は、第１の比較信号SIG_UP9Uの論理は「０」になる。
【００３１】
第２の電流比較回路６０は、Ｐチャネル型ＭＯＳトランジスタ４８から出力される第３の電流Im_2と、定電流Ibaisとを比較する回路であり、第１の電流比較回路５０と同様に構成される。この場合、その出力端子から第２の比較信号SIG_UP18Uが得られる。すなわち、Im_2＞Ibaisの時は、第２の比較信号SIG_UP18Uの論理値は「１」（VDDレベル）、Im_2＜Ibaisの時は、第２の比較信号SIG_UP18Uの論理値は「０」になる。
【００３２】
例えば、Ibais＝1.8μAに設定し、Ｐチャネル型ＭＯＳトランジスタ４６，４７，４８の各ゲート幅を、ＧＷ０＝１０μｍ、ＧＷ１＝２μｍ、ＧＷ２＝１μｍに設定した場合、Im_1＝I0×2/10、Im_2＝I0×1/10である。
【００３３】
すると、Im_1＞Ibaisとなるのは、I0＞9.0μAである。また、Im_2＞Ibaisとなるのは、I0＞18.0μAの時である。表１に示すように、I0＞9.0μAの時は、第１の比較信号SIG_UP9Uは「１」、I0＞18.0μAの時は、第２の比較信号SIG_UP18Uは「１」である。したがって、第１の比較信号SIG_UP9U及び第２の比較信号SIG_UP18Uに基づき、電圧レギュレータ回路４０に流れる第１の電流I0がどの電流範囲にあるかを検出することができる。
【００３４】
【表１】
2012191745.tif 000003
電圧レギュレータ回路４０に流れる第１の電流I0を直接、２つの基準電流（例えば、9.0μA、18.0μA）と比較することにより、第１の電流I0を検出する回路構成も可能であるが、消費電流が大きくなるという問題がある。
【００３５】
＜＜制御回路７０の構成＞＞
制御回路７０は、図１に示すように、第１及び第２の電流比較回路５０，６０から得られる第１及び第２の比較信号SIG_UP9U，SIG_UP18Uに応じて、可変抵抗回路１０の抵抗値を制御するための３ビットの制御信号（SEL2,SEL1,SEL0）を出力する回路である。これにより、制御回路７０は、電圧レギュレータ回路４０で消費されている第１の電流I0が予め設定された許容電流量の範囲に（9.0μA〜18.0μA）に収束するように、チャージポンプ回路３０の動作周波数、つまり、チャージポンプ回路３０に供給される発振出力信号OSC_OUTの周波数を制御する。
【００３６】
具体的には、３ビットの制御信号（SEL2,SEL1,SEL0）に応じて、リング発振器２０の発振周波数を決定する可変抵抗回路１０の抵抗値を調整する。制御信号（SEL2,SEL1,SEL0）のデジタル値が大きいほど、可変抵抗回路１０の抵抗値は大きくなるように構成される。また、リング発振器２０は、可変抵抗回路１０の抵抗値が大きいほど発振周波数が小さくなるように構成される。制御信号のビット数は適宜増減することができる。
【００３７】
したがって、制御回路７０は、表２に示すように、電圧レギュレータ回路４０で消費されている第１の電流I0が9.0μAより小さい時は、可変抵抗回路１０の抵抗値を小さくすることによりリング発振器２０の発振周波数を高くするようにリング発振器２０を制御する。また、制御回路７０は、第１の電流I0が18.0μAより大きい時は、可変抵抗回路１０の抵抗値を大きくすることによりリング発振器２０の発振周波数を低くするようにリング発振器２０を制御する。制御回路７０は、第１の電流I0が9.0μAより大きく、18.0μAより小さい時は、その時のリング発振器２０の発振周波数を維持するようにリング発振器２０を制御する。
【００３８】
【表２】
2012191745.tif 000004
例えば、制御信号（SEL2,SEL1,SEL0）＝（1,0,0）の状態で、第１の電流I0が許容電流量（例えば、18.0μAより大）より大きい場合、制御信号（SEL2,SEL1,SEL0）＝（1,0,1）に移行し、チャージポンプ回路３０の動作周波数を１段階落とす。第１の電流I0の検出は定期的に繰り返し行われる。そして、第１の電流I0が、なお許容電流量より大きい場合、制御信号（SEL2,SEL1,SEL0）＝（1,1,0）に移行し、チャージポンプ回路３０の動作周波数を更に１段階落とす。
【００３９】
そして、制御信号（SEL2,SEL1,SEL0）＝（1,1,0）の状態で、第１の電流I0が、なお許容電流量（例えば、9.0μA）より小さい場合は、制御信号（SEL2,SEL1,SEL0）＝（1,0,1）に戻し、チャージポンプ回路３０の動作周波数を１段階上げる。こうした制御を定期的に繰り返すことにより、電圧レギュレータ回路４０で消費されている第１の電流I0の平均値は、自動的に許容電流量の範囲に（9.0μA〜18.0μA）に収束される。
【００４０】
＜＜リング発振器２０の構成＞＞
図５は、リング発振器２０の回路図である。電源電圧VDDが供給されて動作する３段のＣＭＯＳインバータ２１，２２，２３は、直列に接続され、第３段のＣＭＯＳインバータ２３の出力が第１段のＣＭＯＳインバータ２１に帰還入力されている。第３段のＣＭＯＳインバータ２３の出力は、バッファを構成するＣＭＯＳインバータ２４に入力されている。ＣＭＯＳインバータ２４の出力端子２５から発振出力信号OSC_OUTが得られる。発振出力信号OSC_OUTは、ＨレベルとＬレベルを繰り返すクロック信号であり、Ｈレベルは電源電圧VDD、Ｌレベルは接地電圧（0V）になっている。
【００４１】
リング発振器２０は、制御回路７０から出力される制御信号（SEL2,SEL1,SEL0）に応じて、発振周波数を可変にするために以下の構成を備えている。すなわち、ＣＭＯＳインバータ２１，２２，２３の電源側には、それぞれ、電流源であるＰチャネル型ＭＯＳトランジスタ２１ａ，２２ａ，２３ａが接続されている。また、ＣＭＯＳインバータ２１，２２，２３の接地側には、それぞれ、電流源であるＮチャネル型ＭＯＳトランジスタ２１ｂ，２２ｂ，２３ｂが接続されている。
【００４２】
また、電源電圧VDDと接地の間に、可変抵抗回路１０と電流源であるＮチャネル型ＭＯＳトランジスタ２６が直列に接続されている。これにより、可変抵抗回路１０の抵抗値が変化すると、それに応じてＮチャネル型ＭＯＳトランジスタ２６の電流値が変化することになる。Ｎチャネル型ＭＯＳトランジスタ２６のゲートとドレインは共通接続され、ソースは接地されている。
【００４３】
Ｎチャネル型ＭＯＳトランジスタ２６とＣＭＯＳインバータ２１，２２，２３のＮチャネル型ＭＯＳトランジスタ２１ｂ，２２ｂ，２３ｂは、それぞれカレントミラーを形成している。また、Ｎチャネル型ＭＯＳトランジスタ２６とＮチャネル型ＭＯＳトランジスタ２７はカレントミラーを形成している。Ｎチャネル型ＭＯＳトランジスタ２７はＰチャネル型ＭＯＳトランジスタ２８と直列に接続されている。Ｐチャネル型ＭＯＳトランジスタ２８は、Ｐチャネル型ＭＯＳトランジスタ２１ａ，２２ａ，２３ａとそれぞれカレントミラーを形成している。
【００４４】
これにより、可変抵抗回路１０の抵抗値が変化すると、それに応じてＣＭＯＳインバータ２１，２２，２３に流れる電流が変化し、発振周波数が変化することになる。すなわち、可変抵抗回路１０の抵抗値が大きくなると、ＣＭＯＳインバータ２１，２２，２３に流れる電流は減少するので発振周波数は低下し、逆に、可変抵抗回路１０の抵抗値が小さくなると、ＣＭＯＳインバータ２１，２２，２３に流れる電流は減少するので発振周波数は高くなる。
【００４５】
図６は、可変抵抗回路１０の回路図である。可変抵抗回路１０は、制御回路７０から出力される制御信号（SEL2,SEL1,SEL0）に応じて、抵抗値を制御可能に構成された回路である。電源電圧VDDとＮチャネル型ＭＯＳトランジスタ２６との間に、８個の抵抗Ｒ０〜Ｒ７が並列に接続され、各抵抗Ｒ０〜Ｒ７にＰチャネル型の選択トランジスタ１２−０〜１２−７を直列に接続されている。抵抗Ｒ０〜Ｒ７は、例えば、表３に示すような異なる抵抗値を有している。
【００４６】
【表３】
2012191745.tif 000005
そして、制御信号（SEL2,SEL1,SEL0）に応じて選択トランジスタ１２−０〜１２−７の中の１つをオンする選択回路１１が設けられている。選択回路１１は、３入力のＮＡＮＤ回路１１−０〜１１−７を含んで構成され、ＮＡＮＤ回路１１−０〜１１−７の出力信号は対応する選択トランジスタ１２−０〜１２−７のゲートに印加される。
【００４７】
表３に示すように、（SEL2,SEL1,SEL0）＝（0,0,0）の時は、抵抗Ｒ０（抵抗値100KΩ）が選択され、（SEL2,SEL1,SEL0）＝（0,0,1）の時は、抵抗Ｒ２（抵抗値110KΩ）が選択される。これにより、可変抵抗回路１０の抵抗値は、８段階に変更することができ、それに応じて、リング発振器２０の発振周波数も８段階に変更することができる。
【００４８】
なお、制御信号のビット数に応じて、抵抗数等を増やすことでリング発振器２０の発振周波数をさらに多段階に変更することも可能である。また、リング発振器２０の代わりに他のタイプの発振器、例えば、ＲＣ発振器を利用することもできる。
【００４９】
以上説明したように、電源回路システム１００によれば、電圧レギュレータ回路４０に流れる第１の電流I0を検出し、それに基づいて、チャージポンプ回路３０の動作周波数を制御することにより、チャージポンプ回路３０で消費している電流を、負荷回路８０を駆動するための昇圧電圧HVを得るために必要な最小限の電流量に抑えることができる。
【００５０】
また、電圧レギュレータ回路４０の第１の電流I0を検出して帰還制御する方式を採用したので、電圧レギュレータ回路４０により調整されるチャージポンプ回路３０の昇圧電圧HVのリップルを抑制すると共に、負荷回路８０の負荷量が急激に変動した場合であっても安定な昇圧電圧HV（出力電圧）を確保することができる。
【００５１】
本実施形態の電源回路システム１００は、各種のＬＳＩの中に内蔵することができるが、特に、ＥＥＰＲＯＭの電源回路システムとして好適である。ＥＥＰＲＯＭにおいては、メモリセルのデータ消去、プログラム、データ読み出し、という動作モードに対応して、ビット線、ワード線、ソース線に所定の電圧を供給する必要がある。この場合、チャージポンプ回路３０の消費電流はＥＥＰＲＯＭ全体の大部分（約８０％）を占めることになる。
【００５２】
本実施形態の電源回路システム１００によれば、電圧レギュレータ回路４０により調整した昇圧電圧HVを動作モード毎に切り換えて、ビット線等に供給することができる。その際に、チャージポンプ回路３０の消費電流を各動作モードにおいて必要最小限に抑えることが可能である。
【符号の説明】
【００５３】
１０  可変抵抗回路
２０  リング発振器
３０  チャージポンプ回路
４０  電圧レギュレータ回路
５０  第１の電流比較回路
６０  第２の電流比較回路
７０  制御回路
８０  負荷回路
【図１】
2012191745.tif 000006
【図２】
2012191745.tif 000007
【図３】
2012191745.tif 000008
【図４】
2012191745.tif 000009
【図５】
2012191745.tif 000010
【図６】
2012191745.tif 000011