(57)【要約】【課題】アナログ信号に含まれているサンプルホールド動作周期と同じ周期の周期性ノイズや、サンプルホールド動作周期の逓倍の周期の周期性ノイズ等に起因する影響を抑えて信号処理することのできるサンプルホールド回路及びＡＤ変換器を提供する。【解決手段】入力されたアナログ信号をサンプルホールドするための第１のサンプルホールド回路部２３と、第２のサンプルホールド回路部２４との２つのサンプルホールド回路部を備えている。第１のパルス信号生成回路部２１は、各サンプルホールド動作周期ＴSHにおいて、任意のタイミングで第１のサンプルホールド回路部２３によりアナログ信号ＡINがサンプルホールドされると共に、その任意のタイミングを変化させて、第１のパルス信号Ｓ1を生成する。これにより、サンプルホールド回路２０から出力されたアナログ信号ＡSHに、なるべく周期性ノイズの同じオフセット成分を付加されないようにする。【選択図】図２
2012156855.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号をサンプルホールドする第１のサンプルホールド回路部と、
基準クロック信号を入力して、前記第１のサンプルホールド回路部によるサンプルホールド動作を制御するための信号である第１のパルス信号を生成する第１のパルス信号生成回路部と、
前記第１のサンプルホールド回路部によりサンプルホールドされたアナログ信号をサンプルホールドする第２のサンプルホールド回路部と、
前記基準クロック信号を入力して、前記第２のサンプルホールド回路部によるサンプルホールド動作を制御するための信号である第２のパルス信号を生成する第２のパルス信号生成回路部と、
を備え、
前記第１のパルス信号生成回路部は、前記第２のサンプルホールド回路部によるサンプルホールド動作の終了以降、かつその直後のサンプルホールド動作の終了以前の間における任意のタイミングで、前記第１のサンプルホールド回路部によるサンプルホールド動作が行われると共に、前記任意のタイミングが変化するように、前記第１のパルス信号を生成することを特徴とするサンプルホールド回路。
【請求項２】
前記第１のサンプルホールド回路部は、
アナログ信号を入力する端子と、自回路部によりサンプルホールドされたアナログ信号を出力する端子との間に接続された第１のスイッチング素子と、
一方の端子が前記第１のスイッチング素子の出力端子と、自回路部によりサンプルホールドされたアナログ信号を出力する端子との間に接続され、他方の端子がグランドに接続された第１のキャパシタと、
を備え、
前記第２のサンプルホールド回路部は、
非反転入力端子が前記第１のパルス信号生成回路部によりサンプルホールドされたアナログ信号を入力する端子に接続され、反転入力端子と出力端子とが互いに接続された演算増幅器と、
前記演算増幅器の出力端子と、自回路部によりサンプルホールドされたアナログ信号を出力する端子との間に接続された第２のスイッチング素子と、
一方の端子が前記第２のスイッチング素子の出力端子と、自回路部によりサンプルホールドされたアナログ信号を出力する端子との間に接続され、他方の端子がグランドに接続された第２のキャパシタと、
を備えたことを特徴とする請求項１に記載のサンプルホールド回路。
【請求項３】
アナログ信号をサンプルホールドする請求項１又は２に記載のサンプルホールド回路と、
前記サンプルホールド回路の後段に接続されて、前記サンプルホールド回路によりサンプルホールドされたアナログ信号をデジタル信号にＡＤ変換するＡＤ変換回路と、
前記サンプルホールド回路におけるアナログ信号をサンプルホールドする動作と、前記ＡＤ変換回路におけるアナログ信号をデジタル信号に変換する動作との動作タイミングを制御するための基準クロック信号を生成する制御回路と、
を備えたことを特徴とするＡＤ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプルホールド回路及びＡＤ変換器に関し、特にアナログ信号をサンプルホールドしてデジタル信号に変換するために用いるサンプルホールド回路及びＡＤ変換器に関する。
【背景技術】
【０００２】
近年、電子機器の高速化や集積化が進むにつれて、電子機器に要求される様々な精度も高くなりつつある。アナログ信号を扱う電子機器においては、そのアナログ信号自体に、商用交流電源等の様々な周波数成分の周期性ノイズが含まれていることから、周期性ノイズに対しての耐性も高く求められるようになってきている。このため、電子機器において信号処理を行う際に、アナログ信号に含まれている周期性ノイズを除去する必要がある。その方法の一つとして、抵抗とコンデンサとから構成されたローパスフィルタを用いることにより、周期性ノイズを除去する方法が良く知られている。また、デジタル信号に含まれている周期性ノイズを除去する場合では、デジタルフィルタ回路を用いることにより、周期性ノイズを除去する方法がある。
【０００３】
例えば、図４に示すＡＤ変換器１００は、特許文献１のシグマデルタ形ＡＤ変換装置と同様の構成の一般的なＡＤ変換器である。まず、図４を参照して、ＡＤ変換器１００の構成を説明する。このＡＤ変換器１００は、制御回路１０１と、サンプルホールド回路１０２と、ＡＤ変換回路１０３と、平均化回路１０４とを備えて構成される。
制御回路１０１は、サンプルホールド回路１０２におけるサンプルホールド動作と、ＡＤ変換回路１０３におけるＡＤ変換処理との動作タイミングを制御する際にクロック信号である基準クロック信号Ｓ0を生成して出力する。
【０００４】
サンプルホールド回路１０２は、アナログ信号ＡINを入力して、制御回路１０１から出力された基準クロック信号Ｓ0に合わせてアナログ信号ＡINをサンプルホールドし、サンプルホールドされたアナログ信号ＡSHを出力する。
ＡＤ変換回路１０３は、サンプルホールド回路１０２の後段に接続されて、サンプルホールド回路１０２でサンプルホールドされたアナログ信号ＡSHを入力して、制御回路１０１から出力された基準クロック信号Ｓ0に合わせてアナログ信号ＡSHをデジタル信号ＤADにＡＤ変換して出力する。
【０００５】
平均化回路１０４は、ＡＤ変換回路１０３の後段に接続されて、まずデジタルフィルタを用いてＡＤ変換回路１０３から出力されたＡＤ変換直後のデジタル信号ＤADに含まれている５０Ｈｚの商用交流電源の周期性ノイズを除去する。そして、平均化回路１０４は、周期性ノイズを除去した信号を最終出力であるデジタル信号ＤOUTとして出力する。
このＡＤ変換器１００においては、ＡＤ変換回路１０３で周期性ノイズを含まれているままのアナログ信号ＡSHをデジタル信号ＤADにＡＤ変換する。そして、ＡＤ変換器１００は、ＡＤ変換の後、平均化回路１０４でデジタルフィルタを用いてアナログ信号ＡSHに含まれている周期性ノイズを除去した上で、最終出力であるデジタル信号ＤOUTを出力している。
【０００６】
そして、ＡＤ変換回路１０３の前段にあるサンプルホールド回路１０２は、ＡＤ変換周期ＴADと同じ周期であるサンプルホールド動作周期ＴSH毎に、アナログ信号ＡINをサンプルホールドしている。このサンプルホールド回路１０２は、アナログ信号ＡINをサンプルホールドするタイミングが、サンプルホールド動作周期ＴSHにおいて常にパルス信号Ｓ10の同じ位相の時である。
【０００７】
ここで、図５を参照して、ＡＤ変換器１００のサンプルホールド動作を詳細に説明する。図５に示すタイミングチャートの横軸は時間を示し、縦軸は上から基準クロック信号Ｓ0、アナログ信号ＡINに含まれている周期性ノイズ、パルス信号Ｓ10及びアナログ信号ＡSHの各信号レベルを示す。図５に示すように、最初にアナログ信号ＡINをサンプルホールドするためのパルス信号Ｓ10がＬ（低電位）レベルからＨ（高電位）レベルになる位相の時に、アナログ信号ＡINのサンプルを始める。また、パルス信号Ｓ10がＨレベルからＬレベルになる位相の時に、サンプルされたアナログ信号ＡSH（＝Ｖ101）をホールドする。そして、サンプルホールド回路１０２から、サンプルホールド回路１０２でサンプルホールドされたアナログ信号ＡSH（＝Ｖ101）が出力される。以降も同様にして、サンプルホールド動作を繰り返すことで、サンプルホールド回路１０２からアナログ信号ＡSH（＝Ｖ102〜Ｖ104）が出力される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−１５２０４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、ＡＤ変換回路１０３の後段にデジタルフィルタ等を用いた平均化回路１０４が接続されたＡＤ変換器１００のようなＡＤ変換器にあっては、ＡＤ変換周期ＴADと同じ周期の周期性ノイズや、ＡＤ変換周期ＴADの逓倍の周期の周期性ノイズ等の影響を受けると、アナログ信号を正確にＡＤ変換し、正しい情報をデジタルフィルタ等に出力することができない場合があった。
【００１０】
例えば、図５に示すような周期性ノイズがアナログ信号ＡINに含まれていると、サンプルホールド回路１０２でサンプルホールドされたアナログ信号ＡSHに周期性ノイズのオフセット成分が付加される。特に、その周期性ノイズのオフセット成分が大きいと、ＡＤ変換回路１０３は、正しいアナログ情報をデジタルフィルタ等に出力することができない場合があった。
【００１１】
また、抵抗とコンデンサとから構成されたローパスフィルタを、サンプルホールド回路１０２の前段に挿入する方法もあるが、集積化されたＡＤ変換器にあっては、チップ面積が増大し、コストアップにつながるという問題点がある。
そこで、本発明は、上記の課題に鑑み、アナログ信号に含まれているサンプルホールド動作周期と同じ周期の周期性ノイズや、サンプルホールド動作周期の逓倍の周期の周期性ノイズ等に起因する影響を抑えて信号処理することのできるサンプルホールド回路及びＡＤ変換器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明によるサンプルホールド回路及びＡＤ変換器は、上記の目的を達成するために、次のように構成される。
本発明による第１のサンプルホールド回路は、アナログ信号をサンプルホールドする第１のサンプルホールド回路部と、基準クロック信号を入力して、前記第１のサンプルホールド回路部によるサンプルホールド動作を制御するための信号である第１のパルス信号を生成する第１のパルス信号生成回路部と、前記第１のサンプルホールド回路部によりサンプルホールドされたアナログ信号をサンプルホールドする第２のサンプルホールド回路部と、前記基準クロック信号を入力して、前記第２のサンプルホールド回路部によるサンプルホールド動作を制御するための信号である第２のパルス信号を生成する第２のパルス信号生成回路部と、を備え、前記第１のパルス信号生成回路部は、前記第２のサンプルホールド回路部によるサンプルホールド動作の終了以降、かつその直後のサンプルホールド動作の終了以前の間における任意のタイミングで、前記第１のサンプルホールド回路部によるサンプルホールド動作が行われると共に、前記任意のタイミングが変化するように、前記第１のパルス信号を生成することを特徴とする。
【００１３】
上記の第１のサンプルホールド回路によれば、第１のパルス信号生成回路部は、各サンプルホールド動作周期において任意のタイミングで、第１のサンプルホールド回路部によりアナログ信号がサンプルホールドされるように、第１のパルス信号を生成する。また、第１のパルス信号生成回路部は、その任意のタイミングを変化させる。一方、第２のパルス信号生成回路部は、各サンプルホールド動作周期において、同じタイミングで第２のサンプルホールド回路部によりアナログ信号がサンプルホールドされるように、第２のパルス信号を生成する。つまり、第１のサンプルホールド回路部が、各サンプルホールド動作周期において、第１のパルス信号の同じ位相の時にアナログ信号をサンプルホールドしないようにする。これにより、アナログ信号にサンプルホールド動作周期と同じ周期の周期性ノイズや、サンプルホールド動作周期の逓倍の周期の周期性ノイズ等が含まれていても、第１のサンプルホールド回路部は、その後段に接続された第２のサンプルホールド回路部へ出力する出力信号に、サンプルホールド動作周期毎に周期性ノイズの同じオフセット成分がなるべく付加されないようにすることができる。つまり、第２のサンプルホールド回路は、周期性ノイズの影響をなるべく抑えて、サンプルホールド動作周期に合わせてアナログ信号を出力することが可能となる。
【００１４】
本発明による第２のサンプルホールド回路は、上記の第１のサンプルホールド回路において、前記第１のサンプルホールド回路部は、アナログ信号を入力する端子と、自回路部によりサンプルホールドされたアナログ信号を出力する端子との間に接続された第１のスイッチング素子と、一方の端子が前記第１のスイッチング素子の出力端子と、自回路部によりサンプルホールドされたアナログ信号を出力する端子との間に接続され、他方の端子がグランドに接続された第１のキャパシタと、を備え、前記第２のサンプルホールド回路部は、非反転入力端子が前記第１のパルス信号生成回路部によりサンプルホールドされたアナログ信号を入力する端子に接続され、反転入力端子と出力端子とが互いに接続された演算増幅器と、前記演算増幅器の出力端子と、自回路部によりサンプルホールドされたアナログ信号を出力する端子との間に接続された第２のスイッチング素子と、一方の端子が前記第２のスイッチング素子の出力端子と、自回路部によりサンプルホールドされたアナログ信号を出力する端子との間に接続され、他方の端子がグランドに接続された第２のキャパシタと、を備えたことを特徴とする。
【００１５】
上記の第２のサンプルホールド回路によれば、構成上は第１のサンプルホールド回路部と第２のサンプルホールド回路部との２つのサンプルホールド回路部を備えているものである。このため、２つのサンプルホールド回路部の構成は、一般的なサンプルホールド回路部とほぼ同じである。しかしながら、その動作は、第１のサンプルホールド回路部が、各サンプルホールド動作周期において任意のタイミングで、かつその任意のタイミングを変化させた上で、アナログ信号をサンプルホールドする。また、第２のサンプルホールド回路部が、各サンプルホールド動作周期において、常に第２のパルス信号の同じ位相の時に、第１のサンプルホールド回路部によりサンプルホールドされたアナログ信号をサンプルホールドする。このため、第２のサンプルホールド回路は、サンプルホールドが実行されるタイミングが、各サンプルホールド動作周期において、常に第１のパルス信号の同じ位相の時にならないようにすることが可能となる。
【００１６】
本発明によるＡＤ変換器は、アナログ信号をサンプルホールドする上記の第１又は第２のサンプルホールド回路と、前記サンプルホールド回路の後段に接続されて、前記サンプルホールド回路によりサンプルホールドされたアナログ信号をデジタル信号にＡＤ変換するＡＤ変換回路と、前記サンプルホールド回路におけるアナログ信号をサンプルホールドする動作と、前記ＡＤ変換回路におけるアナログ信号をデジタル信号に変換する動作との動作タイミングを制御するための基準クロック信号を生成する制御回路と、を備えたことを特徴とする。
【００１７】
上記のＡＤ変換器によれば、上記のサンプルホールド回路を備えて構成されたものであるため、ＡＤ変換回路の前段のサンプルホールド回路で周期性ノイズを除去することができる。このため、ＡＤ変換回路の後段にデジタルフィルタ等を必ずしも接続する必要が無くすことが可能となる。また、上記のＡＤ変換器では、ＡＤ変換回路の後段にデジタルフィルタ等が接続され、アナログ信号に周期性ノイズが含まれている場合であっても、アナログ信号を正確にＡＤ変換し、正しい情報をデジタルフィルタ等に出力することが可能となる。
【発明の効果】
【００１８】
本発明によるサンプルホールド回路は、２つのサンプルホールド回路部を備えている。そして、ＡＤ変換回路の前段にあるサンプルホールド回路で、サンプルホールドが実行されるタイミングが、サンプルホールド動作周期において、常に第１のパルス信号の同じ位相の時にならないようにしている。これにより、アナログ信号にサンプルホールド動作周期と同じ周期の周期性ノイズや、サンプルホールド動作周期の逓倍の周期の周期性ノイズ等が含まれていても、サンプルホールド回路の出力信号になるべく周期性ノイズの同じオフセット成分を付加させないようにすることができる。よって、サンプルホールド回路は、アナログ信号を正確に出力することができる。
【００１９】
また、本発明によるＡＤ変換器は、上記のサンプルホールド回路を備えて構成されたものであるため、ＡＤ変換回路の後段にデジタルフィルタ等を必ずしも接続する必要が無くなる。また、ＡＤ変換器のＡＤ変換回路の後段にデジタルフィルタ等が接続され、アナログ信号に上記のような周期性ノイズが含まれていた場合であっても、ＡＤ変換回路は、アナログ信号を正確にＡＤ変換し、正しい情報をデジタルフィルタ等に出力することができる。
【図面の簡単な説明】
【００２０】
【図１】実施形態に係るＡＤ変換器１０の構成を示すブロック図である。
【図２】実施形態に係るサンプルホールド回路２０の構成を示すブロック図である。
【図３】実施形態に係るサンプルホールド回路２０の各入出力信号の波形を示すタイミングチャートである。
【図４】従来の一般的な構成のＡＤ変換器であるＡＤ変換器１００の構成を示すブロック図である。
【図５】ＡＤ変換器１００のサンプルホールド回路１０２の各入出力信号の波形を示すタイミングチャートである。
【発明を実施するための最良の形態】
【００２１】
以下、添付図面を参照しながら、本発明によるサンプルホールド回路及びＡＤ変換器の実施形態を詳細に説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明を省略する。
（実施形態）
（ＡＤ変換器１０の構成）
まず、図１を参照して、実施形態に係るＡＤ変換器１０の構成を説明する。
この図１に示すＡＤ変換器１０は、既に図４に示したＡＤ変換器１００が備えていた制御回路１０１と、ＡＤ変換回路１０３とを備える他に、サンプルホールド回路２０を備えて構成される。
【００２２】
サンプルホールド回路２０は、ＡＤ変換器１００が備えるサンプルホールド回路１０２と構成が異なるが、サンプルホールド回路１０２と同様に、アナログ信号ＡINを入力して、制御回路１０１から出力された基準クロック信号Ｓ0に合わせてアナログ信号ＡINをサンプルホールドし、サンプルホールドされたアナログ信号ＡSHを出力する。このＡＤ変換器１０は、ＡＤ変換器１００が備えていたアナログ信号ＡSHに含まれている周期性ノイズを除去するための平均化回路１０４を備えていない。
【００２３】
（サンプルホールド回路２０の構成）
続いて、図２を参照して、実施形態に係るサンプルホールド回路２０の構成を説明する。
図２に示すサンプルホールド回路２０は、第１のパルス信号生成回路部２１と、第２のパルス信号生成回路部２２と、第１のサンプルホールド回路部２３と、第２のサンプルホールド回路部２４とを備えて構成される。
第１のパルス信号生成回路部２１は、第１のサンプルホールド回路部２３が、基準クロック信号Ｓ0のクロック数に合わせて、アナログ信号ＡINをサンプルホールドするための第１のパルス信号Ｓ1を生成する。
【００２４】
第２のパルス信号生成回路部２２は、第１のパルス信号生成回路部２１と同様に、サンプルホールド回路２４が、基準クロック信号Ｓ0のクロック数に合わせて、第１のサンプルホールド回路部２３から出力されたアナログ信号ＡSHFをサンプルホールドするための第２のパルス信号Ｓ2を生成する。
なお、第２のパルス信号生成回路部２２は、サンプルホールド動作周期ＴSHにおいて、常に第２のパルス信号Ｓ2の同じ位相で、第２のサンプルホールド回路部２４によりサンプルホールド動作が行われるように、第２のパルス信号Ｓ2を生成する。一方で、第１のパルス信号生成回路部２１は、サンプルホールド動作周期ＴSHのうちの、第２のサンプルホールド回路部２４によりサンプルホールド動作の終了以降、かつその直後のサンプルホールド動作の終了以前の間における任意のタイミングで、第１のサンプルホールド回路部２３によりサンプルホールド動作が行われる共に、その任意のタイミングを変化させて、第１のパルス信号Ｓ1を生成する。
【００２５】
第１のサンプルホールド回路部２３は、例えば第１のスイッチング素子２３ａと、第１のキャパシタ（充放電素子）２３ｂとを備えて構成される。
第１のスイッチング素子２３ａは、アナログ信号ＡINを入力する端子と、第１のサンプルホールド回路部２３によりサンプルホールドされたアナログ信号ＡSHFを出力する端子との間に接続される。
【００２６】
第１のキャパシタ２３ｂは、その一方の端子が第１のスイッチング素子２３ａの出力端子と、第１のサンプルホールド回路部２３によりサンプルホールドされたアナログ信号ＡSHFを出力する端子との間に接続され、また他方の端子がグランドに接続される。
そして、第１のサンプルホールド回路部２３は、アナログ信号ＡINをサンプルホールドし、サンプルホールドされたアナログ信号ＡSHFを出力する。
【００２７】
第２のサンプルホールド回路部２４は、第１のサンプルホールド回路部２３より出力されたアナログ信号ＡSHFをサンプルホールドし、サンプルホールドされたアナログ信号ＡSHを出力する。
第２のサンプルホールド回路部２４は、第１のサンプルホールド回路部２３と同様に、例えば第２のスイッチング素子２４ａと、第２のキャパシタ（充放電素子）２４ｂとを備えている他に、演算増幅器（アンプ）２４ｃを備えて構成される。
【００２８】
第２のスイッチング素子２４ａは、演算増幅器２４ｃの出力端子と、第２のサンプルホールド回路部２４によりサンプルホールドされたアナログ信号ＡSHを出力する端子との間に接続される。
第２のキャパシタ２４ｂは、その一方の端子が第２のスイッチング素子２４ａの出力端子と、第２のサンプルホールド回路部２４によりサンプルホールドされたアナログ信号ＡSHを出力する端子との間に接続され、また他方の端子がグランドに接続される。
【００２９】
演算増幅器２４ｃは、その非反転入力端子が第１のサンプルホールド回路部２３によりサンプルホールドされたアナログ信号ＡSHFを入力する端子に接続され、また反転入力端子と出力端子とが互いに接続される。演算増幅器２４ｃは、その出力端子と反転（−）入力端子とが互いに接続されることで、ボルテージフォロアの回路構成になっている。なお、このボルテージフォロアの回路部を、第２のサンプルホールド回路部２４のサンプルホールド部の前段に設ける代わりに、第１のサンプルホールド回路部２３のサンプルホールド部の後段に設ける構成としても良い。
【００３０】
（サンプルホールド回路２０の動作）
続いて、図３を参照して、実施形態に係るサンプルホールド回路２０の動作を説明する。
図３に示すタイミングチャートの横軸は時間を示し、縦軸は上から基準クロック信号Ｓ0、アナログ信号ＡINに含まれている周期性ノイズ、第１のパルス信号Ｓ1、アナログ信号ＡSHF、第２のパルス信号Ｓ2及びアナログ信号ＡSHの各信号レベルを示す。図３に示すように、アナログ信号ＡINには、図５のタイムチャートで示したようなサンプルホールド動作周期ＴSHと同じ周期の周期性ノイズが含まれているものとする。そして、制御回路１０１から出力された基準クロック信号Ｓ0のクロック数に合わせて、サンプルホールド回路２０はアナログ信号ＡINのサンプルホールド動作を行い、ＡＤ変換回路１０３はサンプルホールドされたアナログ信号ＡSHのＡＤ変換処理を行う。
【００３１】
第１のサンプルホールド回路部２３は、第１のパルス信号Ｓ1がＨレベルの時に入力されたアナログ信号ＡINをサンプルし始め、第１のパルス信号Ｓ1がＬレベルになる時にホールドされたアナログ信号ＡSHF（＝Ｖ11）を出力する。次に、第２のサンプルホールド回路部２４は、第２のパルス信号Ｓ2がＨレベルの時に第１のサンプルホールド回路部２３から出力されたアナログ信号ＡSHF（＝Ｖ11）をサンプルし始め、第２のパルス信号Ｓ2がＬレベルになる時にホールドされたアナログ信号ＡSH（＝Ｖ21）を出力する。
【００３２】
これ以降の各サンプルホールド動作周期ＴSHにおいても同様に、サンプルホールド回路２０の第１のサンプルホールド回路部２３はアナログ信号ＡINのサンプルホールドを繰り返し、また第２のサンプルホールド回路部２４は第１のサンプルホールド回路部２３から出力されたアナログ信号ＡSHFのサンプルホールドを繰り返すことで、ＡＤ変換回路１０３にアナログ信号ＡSHを出力し続ける。第１のサンプルホールド回路部２３から出力されたアナログ信号ＡSHF（＝Ｖ12）をサンプルホールドしたものが、アナログ信号ＡSH（＝Ｖ22）である。また、第１のサンプルホールド回路部２３から出力されたアナログ信号ＡSHF（＝Ｖ13）をサンプルホールドしたものが、アナログ信号ＡSH（＝Ｖ23）である。また、第１のサンプルホールド回路部２３から出力されたアナログ信号ＡSHF（＝Ｖ14）をサンプルホールドしたものが、図面では省略している、アナログ信号ＡSH（＝Ｖ23）の後に出力されるアナログ信号ＡSH（＝Ｖ24）である。
【００３３】
第１のパルス信号生成回路部２１から出力された第１のパルス信号Ｓ1は、各サンプルホールド動作周期ＴSHにおける任意のタイミングで、かつその任意のタイミングが変化しながら、ＬレベルからＨレベルに切り替わる。なお、第２のパルス信号生成回路部２２から出力された第２のパルス信号Ｓ2は、各サンプルホールド動作周期ＴSHにおける、常に同じタイミングで、ＬレベルからＨレベルに切り替わる。つまり、アナログ信号ＡINは、ＡＤ変換回路１０３の前段にあるサンプルホールド回路２０で、各サンプルホールド動作周期ＴSHにおける同じタイミングでサンプルホールドされない。これにより、サンプルホールド回路２０は、周期性ノイズが含まれているアナログ信号を入力した場合であっても、サンプルホールド動作の度に、その出力信号になるべく周期性ノイズの同じオフセット成分を付加させないようにすることができる。よって、サンプルホールド回路２０は、アナログ信号ＡSHを正確に出力させることができる。また、ＡＤ変換回路１０３の前段のサンプルホールド回路２０で周期性ノイズを除去することができるので、ＡＤ変換回路１０３の後段に周期性ノイズを除去するためのデジタルフィルタ等を必ずしも接続する必要が無くなる。
【００３４】
（変形例）
上記で説明したように、第１のパルス信号生成回路部２１は、各サンプルホールド動作周期ＴSHにおける任意のタイミングで、かつその任意のタイミングを変化ざせて、第１のパルス信号Ｓ1をＬレベルからＨレベルに切り替えて出力すれば良い。
このため、予め各サンプルホールド動作周期ＴSHで第１のパルス信号Ｓ1をＬレベルからＨレベルに切り替える時の位相を幾つか決めておき、それらの第１のパルス信号Ｓ1の位相が各サンプルホールド動作周期ＴSHにおいて任意の順番で入れ替わるように、第１のパルス信号Ｓ1を生成しても良い。また、第１のパルス信号生成回路部２１は、各サンプルホールド動作周期ＴSHで第１のパルス信号Ｓ1をＬレベルからＨレベルに切り替える位相が任意の時間だけ遅延された位相になるように、第１のパルス信号Ｓ1を生成しても良い。さらには、サンプルホールド動作周期ＴSHの所定周期毎、例えば２周期毎に、第１のパルス信号Ｓ1をＬレベルからＨレベルに切り替えるタイミングが変更されるように、第１のパルス信号Ｓ1を生成しても良い。
【００３５】
なお、第１のパルス信号Ｓ1及び第２のパルス信号Ｓ2を、基準クロック信号Ｓ0の立ち上がりに合わせて立ち上げているが、基準クロック信号Ｓ0の立ち下がりに合わせて立ち上げても良い。また、第１のパルス信号生成回路部２１は、第１のサンプルホールド回路部２３が各サンプルホールド動作周期ＴSHにおいて、任意のタイミングで１回だけアナログ信号ＡINをサンプルホールドすれば良いが、複数回に分けてアナログ信号ＡINをサンプルホールドしても良い。
【００３６】
（まとめ）
上記の本実施形態に係るサンプルホールド回路２０を用いて構成されたＡＤ変換器１０は、サンプルホールド回路２０が第１のサンプルホールド回路部２３と第２のサンプルホールド回路部２４との２つのサンプルホールド回路部を備えている。そして、第１のパルス信号生成回路部２１については、各サンプルホールド動作周期ＴSHにおいて、任意のタイミングで第１のサンプルホールド回路部２３によりアナログ信号ＡINがサンプルホールドされると共に、その任意のタイミングを変化させて、第１のパルス信号Ｓ1を生成する。つまり、ＡＤ変換回路１０３の前段にあるサンプルホールド回路２０は、入力するアナログ信号ＡINをサンプルホールドする時の第１のパルス信号Ｓ1の位相が任意のタイミングであり、かつその任意のタイミングを変えている。
【００３７】
これにより、アナログ信号ＡINにサンプルホールド動作周期ＴSHと同じ周期の周期性ノイズや、サンプルホールド動作周期ＴSHの逓倍の周期の周期性ノイズ等が含まれていても、サンプルホールド回路２０は、アナログ信号ＡSHになるべく周期性ノイズの同じオフセット成分を付加させないようにしながら、アナログ信号ＡSHを出力することができる。よって、サンプルホールド回路２０は、自回路からアナログ信号ＡSHを正確に出力することができる。
【００３８】
また、ＡＤ変換回路１０３の前段のサンプルホールド回路２０で周期性ノイズを除去することができるので、ＡＤ変換回路１０３の後段にデジタルフィルタ等を必ずしも接続する必要が無くなる。このため、ＡＤ変換器１０で、ＡＤ変換回路１０３の後段にデジタルフィルタ等を接続し、アナログ信号ＡINに周期性ノイズが含まれていた場合であっても、デジタルフィルタ等にデジタル信号を正確に出力することができる。
【産業上の利用可能性】
【００３９】
本発明によるサンプルホールド回路は、ＡＤ変換器のＡＤ変換回路の前段に接続されて利用される。また、そのＡＤ変換器は、周期性ノイズに対しての耐性が優れているため、アナログ信号を取り扱う各種の電子機器で、アナログ信号をデジタル信号にＡＤ変換することのできるＡＤ変換器として利用することが可能である。
【符号の説明】
【００４０】
１０……ＡＤ変換器
２０……サンプルホールド回路
２１……第１のパルス信号生成回路部
２２……第２のパルス信号生成回路部
２３……第１のサンプルホールド回路部
２３ａ……第１のスイッチング素子
２３ｂ……第１のキャパシタ（充放電素子）
２４……第２のサンプルホールド回路部
２４ａ……第２のスイッチング素子
２４ｂ……第２のキャパシタ（充放電素子）
２４ｃ……演算増幅器（アンプ）
１０１……制御回路
１０３……ＡＤ変換回路
【図１】
2012156855.tif 000003
【図２】
2012156855.tif 000004
【図３】
2012156855.tif 000005
【図４】
2012156855.tif 000006
【図５】
2012156855.tif 000007