(57)【要約】【課題】  スリープ状態から復帰する際に、制御手段に負担をかけずに、記憶手段に保持されるパラメータを読み出してレジスタに設定する処理を効率化する。【解決手段】  ＣＰＵと、画像データを処理するデータ処理手段が参照するレジスタにパラメータを設定するＤＭＡＣとを有するデータ処理装置において、ＤＭＡＣは、ＣＰＵへの電力供給が遮断されたスリープ状態からＣＰＵへの電力供給を開始する状態へ復帰する復帰要因があったかを判断する（Ｓ８０３）。ここで、前記復帰要因があると判断した場合、ＤＭＡＣは、メモリに保持される前記パラメータを読み出してレジスタに設定する処理をＣＰＵの初期化処理と並行して実行する（Ｓ８０４）。【選択図】  図８
2012178697.tif 000002
【特許請求の範囲】
【請求項１】
データ処理装置であって、
レジスタに設定されるパラメータに従ってデータ処理を実行するデータ処理手段と、
前記パラメータを記憶する記憶手段と、
前記記憶手段に前記パラメータを格納する制御手段と、
前記記憶手段に保持される前記パラメータを読み出す読出し手段と、
前記制御手段への電力の供給が制限されていて前記記憶手段へ電力が供給されている状態から前記制御手段及び前記記憶手段へ電力が供給される状態へ移行する場合に、前記制御手段とは別に、前記読出し手段が前記記憶手段から読み出した前記パラメータを前記レジスタに設定する設定手段と、を有することを特徴とするデータ処理装置。
【請求項２】
前記制御手段及び前記記憶手段への電力の供給が制限されている状態から前記制御手段及び前記記憶手段へ電力が供給される状態へ移行する場合、前記設定手段は、前記要求によって前記記憶手段から読み出した前記パラメータを前記レジスタに設定することなく破棄することを特徴とする請求項１記載のデータ処理装置。
【請求項３】
前記要求に対する応答時間を計測する計測手段と、を備え、
前記判断手段は、前記計測手段が計測する応答時間と所定時間とを比較して、前記第１の復帰要因があったか、前記第２の復帰要因があったかを判断することを特徴とする請求項２記載のデータ処理装置。
【請求項４】
前記要求によって前記記憶手段から読み出したパラメータにエラーがあるかどうかを判別する判別手段と、
前記判別手段がエラーがあると判別した場合、エラーを示す情報を保持する状態レジスタと、を備えることを特徴とする請求項１記載のデータ処理装置。
【請求項５】
前記実行手段が前記記憶手段から前記パラメータを読み出す場合、前記記憶手段に対するアクセスレートを変更する変更手段を備えることを特徴とする請求項１記載のデータ処理装置。
【請求項６】
前記制御手段及び前記記憶手段への電力の供給が制限されている状態から前記制御手段及び前記記憶手段へ電力が供給される状態へ移行する場合、前記制御手段とは別に、前記実行手段が前記記憶手段に記憶されたパラメータの一部を読み出す処理を繰り返すことを特徴とする請求項１記載のデータ処理装置。
【請求項７】
レジスタに設定されるパラメータに従ってデータ処理を実行するデータ処理手段と、前記パラメータを記憶する記憶手段と、前記記憶手段に前記パラメータを格納する制御手段とを有するデータ処理装置における制御方法であって、
前記記憶手段に保持される前記パラメータを読み出す読出し工程と、
前記制御手段への電力の供給が制限されていて前記記憶手段へ電力が供給されている状態から前記制御手段及び前記記憶手段へ電力が供給される状態へ移行する場合に、前記制御手段とは別に、前記読出し工程で前記記憶手段から読み出した前記パラメータを前記レジスタに設定する設定工程と、を有することを特徴とする制御方法。
【請求項８】
請求項７に記載の制御方法をコンピュータに実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ処理を行うデータ処理装置、データ処理装置での制御方法及びプログラムに関するものである。
【背景技術】
【０００２】
近年、電子写真方式のカラー画像処理装置（以下、ＭＦＰ）における画像形成の高速化と、画質向上のため、ＭＦＰコントローラ内部における画像処理などを行うハードウエアは相当数のレジスタから構成されている。前述したレジスタ情報をＣＰＵから書き換えることで、多種多様な動作パターンを設定することが可能となっており、高機能化を促進している。現在は、ＣＰＵが前述したような多数の画像処理ハードウエア用レジスタ設定値をＤＲＡＭなどのメインメモリに展開し、前記設定値をＤＭＡＣなどのデータ転送装置やＣＰＵを用いて画像処理ハードウエアに転送し、レジスタ設定を行っている。
また、特許文献１にあるように、画像処理ハードウエアへのレジスタ値のデータ転送とレジスタ設定を行う機能を持つＤＭＡＣによりＣＰＵ負荷を下げる技術が実現されている。
【０００３】
一方、環境負荷を低減する目的から、特許文献２にあるようにＭＦＰにおいては一定時間動作を行わない場合に、ＭＦＰを構成する大部分の電源を遮断する低消費電力スリープが実行されている。具体的には、ネットワーク上のＰＣなどからデータを受信するネットワーク制御部と小規模ＣＰＵのみに通電して、低消費電力スリープを実現している。このような環境対応型の画像処理装置では、スリープ状態に遷移する時間の設定によって、頻繁に電源が遮断されることがある。
このため、スリープ状態において通電の必要のない画像処理ハードウエアのレジスタ情報はすべて初期値に戻る構成となっている。
【０００４】
一方、ＤＲＡＭを代表とするメモリは、スリープ時においても、メモリデバイスの内部データを保持する構成が実現されている。ＣＰＵ自身がスリープから復帰するためのデータがＤＲＡＭ上に残されているため、ＣＰＵがスリープ前状態の復帰に要する時間を短縮できている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１２３０９１号公報
【特許文献２】特開２００８−２７１２２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一方、特許文献２にあるように、ユーザ設定により頻繁に低消費電力スリープ状態に移行すると、復帰処理を行う回数が増加するため、スリープからの復帰時間がユーザにとっての実行待ち時間に含まれてしまい、ユーザビリティが低下すると言う問題がある。
さらに、特許文献２に示すシステムでは、スリープ状態からの復帰処理において、ＣＰＵがＤＲＡＭのデータ保持機構を用いて、ＣＰＵの復帰時間を短縮することが記載されている。
【０００７】
一方、スリープ状態に遷移した後、通電されない画像処理ハードウエアに対するレジスタ設定のための初期化処理は、ＣＰＵがスリープ復帰時に必ず実行しなければならないため、スリープ状態からの復帰時間を効率よく短縮できない場合ある等の課題があった。
【０００８】
本発明は、上記の課題を解決するためになされたもので、本発明の目的は、スリープ状態から復帰する際に、制御手段に負担をかけずに、記憶手段に保持されるパラメータを読み出してレジスタに設定する処理を効率化できる仕組みを提供することである。
【課題を解決するための手段】
【０００９】
上記目的を達成する本発明の画像処理装置は以下に示す構成を備える。
【００１０】
データ処理装置であって、レジスタに設定されるパラメータに従ってデータ処理を実行するデータ処理手段と、前記パラメータを記憶する記憶手段と、前記記憶手段に前記パラメータを格納する制御手段と、前記記憶手段に保持される前記パラメータを読み出す読出し手段と、前記制御手段への電力の供給が制限されていて前記記憶手段へ電力が供給されている状態から前記制御手段及び前記記憶手段へ電力が供給される状態へ移行する場合に、前記制御手段とは別に、前記読出し手段が前記記憶手段から読み出した前記パラメータを前記レジスタに設定する設定手段と、を備える。
【発明の効果】
【００１１】
本発明によれば、スリープ状態から復帰する際に、制御手段に負担をかけずに、記憶手段に保持されるパラメータを読み出してレジスタに設定する処理を効率化できる。
【図面の簡単な説明】
【００１２】
【図１】画像処理装置のハードウエア構成を説明するブロック図である。
【図２】図１に示したコントローラの詳細構成を説明するブロック図である。
【図３】図２に示したプリンタ画像処理部内の構成を説明するブロック図である。
【図４】画像処理装置の制御方法を説明するフローチャートである。
【図５】画像処理装置の制御方法を説明するフローチャートである。
【図６】図２に示したＲＡＭのデータ格納状態を示す図である。
【図７】画像処理パラメータのデータフォーマットを示す図である。
【図８】画像処理装置の制御方法を示すフローチャートである。
【図９】画像処理装置の制御方法を示すフローチャートである。
【図１０】ステータスレジスタの構成を説明する図である。
【図１１】本実施形態を示す動作を説明するタイミングチャートである。
【図１２】画像処理装置の制御方法を説明するフローチャートである。
【図１３】画像処理装置の制御方法を説明するフローチャートである。
【発明を実施するための形態】
【００１３】
次に本発明を実施するための最良の形態について図面を参照して説明する。
＜システム構成の説明＞
〔第１実施形態〕
【００１４】
図１は、本実施形態を示すデータ処理装置のハードウエア構成を説明するブロック図である。本例は、データ処理装置の一例として、制御手段（後述するＣＰＵ１０５）と、画像データを処理する画像処理手段が参照するレジスタにパラメータを設定するメモリアクセス制御手段（後述するＤＭＡＣ２０７等）とを有する画像処理装置の構成例を示す。なお、画像処理装置の一例であるデジタル複合機システム（以降ＭＦＰと称する）ＭＦＰは、スキャン・プリント・コピーを行う機能処理を実行可能に構成されている。
【００１５】
図１において、コントローラ１００は、画像入力デバイスであるスキャナ１０１や画像出力デバイスであるプリンタ１０２と所定のインタフェースを介して接続されている。一方、コントローラ１００は、ＬＡＮや公衆回線（ＷＡＮ）等ネットワーク１０３と接続することで、図示しないホストコンピュータ等の外部の装置から受信する画像情報やデバイス情報の送受信、ＰＤＬデータのイメージ展開を行う。
【００１６】
また、操作部（以降ＵＩと称する）１０４は、ＵＩ制御部１１８を介して、ＵＩ情報の送受信を行い、タッチパネル上のユーザインタフェース画面（ＵＩ画面）を表示する。ＣＰＵ１０５は、ＵＩ１０４が備えるタッチパネルとボタンからユーザからの操作指示を受信した処理結果について、タッチパネル・ランプ・スピーカを介して、ユーザへ所定のＵＩ画面を用いて通知する。
【００１７】
ＣＰＵ１０５はシステム全体を制御するプロセッサであり、共通の内部バス１５０を介して、各デバイスや記憶装置（後述）などへアクセスする。ＲＡＭ１０６はＣＰＵ１０５が動作するためのシステムワークメモリであり、画像データを一時記憶するための画像メモリでもある。
【００１８】
ＲＡＭ  Ｉ／Ｆ１０７はＲＡＭ１０６にアクセスするプロトコルを制御しており、ＣＰＵ１０５ならびにＤＭＡＣ（後述）がＲＡＭ１０６にアクセスするため用いられる。ＲＯＭ１０８は、ＣＰＵ１０５がブートするためのプログラムが格納されている。ＲＯＭ Ｉ／Ｆ１０９は、ＲＯＭ１０８にアクセスするためのプロトコル制御を行う。ＮＶＲＡＭ１１０は、不揮発性のメモリであり、例えば、コントローラ１００がスリープ状態の間に、アプリケーション・プロトコル・ポート番号・タッチパネルの状態などを保持する。
【００１９】
１１２はハードディスクドライブ（ＨＤＤ）で、デバイス制御ソフトウエア、画像データを格納する。ＨＤＤＩ／Ｆ１１３はＨＤＤ１１２へアクセスするためのプロトコル制御を担っている。コントローラ１００のネットワーク制御部１１４を介して、外部の装置からＰＤＬデータなどを受信する。
【００２０】
ネットワーク制御部１１４は外部からのジョブ監視を行うため、コントローラ１００がスリープ状態であっても、電源遮断は行わない。そのため、ネットワーク制御部１１４は、状態通知信号１１５を介して、各デバイスに電源状態を通知することが可能な構成となっている。
【００２１】
電源制御ユニット１１６は、ネットワーク制御部１１４がプリントジョブを外部の装置から受信することで出力される状態通知信号１１５に基づいて起動することが可能に構成されている。電源制御ユニット１１６は、スリープ状態において、外部の装置からジョブ受信すると、電力供給を制御してスリープ状態のデバイスを起動する機能を有している。
【００２２】
図１において、電源制御ユニット１１６をＳｕｂＣＰＵと括弧書きしているが、必ずしもプログラムによって動作するＣＰＵである必要はなく、簡易なハードワイヤドロジックで構成されていても構わない。
【００２３】
また、図１において、点線で区切られる上部側のハードウエアは、ＭＦＰシステム全体がスリープ状態となる場合において、コントローラ１００内で電力供給が遮断される領域を示している。そして、図１に示す点線で区切られる下部側のハードウエアはＭＦＰシステム全体がスリープ状態においても、電力供給が遮断されない領域を示している。ここで、本発明におけるＭＦＰシステム全体のスリープ状態としては待機中の電力を最小とするディープスリープ状態を意味するものとする。つまり、必要最低限のコアのみに電力供給（通電）を行う状態である。
【００２４】
スキャナ１０１が読み取るスキャンデータ（画像データ）は、スキャナ制御部１１７を介して、コントローラ１００に入力され、スキャナ画像処理部１１８を通じて、ＲＡＭ１０６へ格納される。スキャナ１０１でスキャンされてＲＡＭ１０６へ格納された画像データは、編集画像処理部１１９において、色変換などの画像処理が行われる。
【００２５】
プリンタ１０２に出力されるプリントデータは、スキャン画像処理や色変換処理が終了したものを、ＲＡＭ１０６からプリンタ画像処理部１２０へ転送される。プリンタ画像処理部１２０へ転送された画像データは、プリンタ１０２から受け取る同期信号に合わせてプリンタ制御部１２１を介してプリンタ１０２へ出力される。
【００２６】
図２は、図１に示したコントローラ１００の詳細構成を説明するブロック図である。以下、図２に示すコントローラ１００を用いてコピー動作時におけるデータフローについて説明する。初めに、図２のバス構成について述べる。
【００２７】
内部バス１５０は、大別してＣＰＵバス２５３、２５４と、レジスタバス２５２、画像メモリバス２５１から構成されている。ここで、画像メモリバス２５１とＣＰＵバス２５３は、ＲＡＭ  Ｉ／Ｆ１０７を介してＲＡＭ１０６と接続されており、それぞれ、ＤＭＡＣ２０７などやＣＰＵ１０５などからリードアクセスおよびライトアクセスが可能に構成されている。
【００２８】
電源制御ユニット１１６やネットワーク制御部１１４はＣＰＵバス２５３に接続され、ＲＡＭ  Ｉ／Ｆ１０７を介して、ＲＡＭ１０６へアクセスすることも可能である。一方、レジスタバス２５２は、ＣＰＵバス２５４を介してＣＰＵ１０５がアクセスする構成になっている。レジスタバス２５２は、ＤＭＡＣ２０７、展開部２０８、圧縮部２０５、各画像処理部のレジスタＩ／Ｆ部へアクセスするためのバスとして機能する。
【００２９】
ＣＰＵ１０５は、レジスタバス２５２に割り当てられたメモリ空間へのアクセスをスキャナ画像処理部１１８、プリンタ画像処理部１２０、編集画像処理部１１９に発行する。具体的には、これらの画像処理部が備えるＤＭＡＣ２０７、２０２、２０３、２０６は動作設定コマンドを解釈して、パラメータなどの動作設定を各レジスタＩ／Ｆ２０７ａ、２０２a、２０３ａ、２０６ａを介して行う。
以下、スキャナ１０１が原稿を読み込む動作におけるデータフローについて説明する。
【００３０】
コントローラ１００は、スキャナ１０１からＲＧＢ（ＲＥＤ、ＧＲＥＥＮ、ＢＬＵＥ）３色の読み取り画像データを受け取る。次に、スキャナ画像処理部１１８にてシェーディング処理やフィルタ処理等の画像処理を行い、圧縮部２０１にて画像圧縮処理を行う。前述した圧縮データをＤＩＲＥＣＴ  ＭＥＭＯＲＹ  ＡＣＣＥＳＳ  ＣＯＮＴＲＯＬＬＥＲ（以下ＤＭＡＣと称する）２０２が、画像メモリバス２５１、ＲＡＭ  Ｉ／Ｆ１０７を介してＲＡＭ１０６へ格納する。
【００３１】
このようにしてスキャナ１０１によりスキャンされて記憶装置としてのＲＡＭ１０６に格納された画像データを編集する場合は、ＤＭＡＣ２０３がＲＡＭ１０６に格納されたデータ圧縮画像データを画像メモリバス２５１を介して読み出す。そして、展開部２０４は圧縮画像データを画像展開処理して編集画像処理部１１９へ転送する。
【００３２】
編集画像処理部１１９に転送された展開画像データは、回転・色変換・変倍などの画像処理が行われ、出力メディアに適合するように処理される。編集画像処理部１１９による処理後の画像データは、再度圧縮部２０５に転送され、画像圧縮される。さらに、画像圧縮された画像データはＤＭＡＣ２０６によって画像メモリバス２５１を介してＲＡＭ１０６に転送されて格納される。
【００３３】
スキャナ１０１がスキャンした画像データをプリントする場合は、ＲＡＭ１０６に格納されている圧縮された画像データが、画像メモリバス２５１を介してＤＭＡＣ２０７によって展開部２０８へ転送され、画像展開処理が行われる。そして、展開部２０８で展開された画像データは、プリント画像処理部１２０に転送される。展開された画像データは、プリント画像処理部１２０において、色処理が行われ、ＣＭＹＫ（ＣＹＡＮ、ＭＡＧＥＮＴＡ、ＹＥＬＬＯＷ、ＢＬＡＣＫ）色空間へ変換される。その後、それらＣＭＹＫの値に対して濃度調整、プリンタガンマ補正等の調整の色処理を行った後、ラスタのＣＭＹＫ画像データをディザ法や誤差拡散法による面積階調処理を行い、プリンタ制御部１２１を介してプリンタ１０２へ出力する。
【００３４】
上述したようなコピー動作を行う場合、ＣＰＵ１０５は、デバイス制御プログラムに従い、ＣＰＵバス２５４、レジスタバス２５２を介して、ＤＭＡＣや展開・圧縮部・各画像処理部に設定を行う。
本実施形態に示す画像処理装置は、１ページごとの入力データに対して、ＣＰＵ１０５は各コアに対して設定を行い、各コアは設定された情報に応じて動作を行うシステムとなっている。
【００３５】
通常、コントローラ１００が一定量のデータの処理を終えた後、予め設定された一定時間にユーザからのデータ入力が行われないことが多い。この時、ＣＰＵ１０５はプリンタ１０２、スキャナ１０１をはじめ、コントローラ１００の大部分の電力供給を遮断して、低電力スタンバイ（スリープ状態）状態に遷移する。
【００３６】
このようなスリープ状態においては、前述したように、ネットワーク制御部１１４と電源制御ユニット１１６のみに電源が通電され、その他のＭＦＰデバイスはすべて電力供給が遮断された状態となっている。
【００３７】
特に、図２に示す点線部の左側は、コントローラ１００がスリープ状態でも、電力供給が遮断されない領域であり、点線部右側は、スリープ状態において電力供給が遮断される領域を示している。その境界となる部分には、電源制御ユニット１１６から電源制御信号２５５が出力されている。
コントローラ１００がスリープ状態から復帰する場合は、電源制御信号２５５がスリープ状態において電力供給が遮断されるコアに対して、電源を通電するための起動信号として機能する。
【００３８】
ネットワーク制御部１１４は、ユーザからのジョブをネットワーク１０３を介して受信すると、ＮＶＲＡＭ１１０へＮＶＲＡＭＩ／Ｆ１１１を介してアクセスし、スリープ前状態のステータス情報を読み出すことで、スリープ状態からの復帰処理を実行する。
【００３９】
具体的には、ネットワーク制御部１１４は電源制御ユニット１１６を起動し、電源制御ユニット１１６は電力供給が遮断されていたコアへ電力供給を開始するための制御を行う。ネットワーク制御部１１４により電力供給が開始されると、ＣＰＵ１０５は一連のスリープ復帰処理を実行する。
次に図３を用いて、本実施形態を示す画像処理装置におけるＤＭＡＣの構成および高速スリープ復帰処理について説明する。
図３は、図２に示したプリンタ画像処理部１２０内の詳細構成を説明するブロック図である。本図は、プリンタ画像処理部１２０内のＤＭＡＣ２０７の周辺デバイスを含む構成を示している。
【００４０】
図３において、バスアクセス部３０１は、画像メモリバス２５１に対して、メモリアクセストランザクションを発行し、画像メモリバス２５１とのプロトコル制御を行う。復帰状態判定部３０２は、リセット信号３０７、解除時の状態通知信号１１５から、バスアクセス部３０１から転送されるデータ種別を判定して、画像データＩ／Ｆ部３０３かレジスタデータＩ／Ｆ部３０４へデータを転送する。
【００４１】
実際には、復帰状態判定部３０２はリセット解除後の１回目のメモリアクセストランザクションのリードデータに対して判定処理を行う。リセット解除以降の通常の画像データをリードするＤＭＡ動作においては、画像データＩ／Ｆ部３０３への転送を行う。
【００４２】
画像データＩ／Ｆ部３０３は、後続する画像処理部（図３に示す例では展開部２０８）へ画像データを転送する。レジスタデータＩ／Ｆ部３０４は、復帰状態判定部３０２がレジスタデータと判定したデータを受信する。レジスタデータＩ／Ｆ部３０４は受信したデータを後続の画像処理部（図３に示す例では展開部２０８やプリント画像処理部１２０）のレジスタＩ／Ｆ部２０８ａに対してレジスタアクセスを発行する。
レジスタＩ／Ｆ部２０７ａは、レジスタバス２５２を介してＣＰＵ１０５からの設定情報を受信し、ＤＭＡＣ２０７内部の動作設定を行うＩ／Ｆである。
次に前述したシステム構成においてブートやスリープ状態からの復帰処理フロー（図４）を説明する。
【００４３】
図４は、本実施形態を示す画像処理装置の制御方法を説明するフローチャートである。本例は、ＣＰＵ１０５のブート処理の手順を示している。なお、各ステップは、ＣＰＵ１０５が内部に記憶されたプログラムを実行することで実現される。
【００４４】
電源がＯＮされると、ＣＰＵ１０５は、状態通知信号１１５などの情報に基づいて、ＣＰＵ１０５に対するリセット解除要求が、ＭＦＰ全体の電源ＯＮを要因とするものか、スリープ復帰を要因とするものかを判定する（Ｓ４０１）。
【００４５】
ここで、ＣＰＵ１０５が、リセット解除要求がＭＦＰ全体の電源ＯＮを要因とよるものであると判断した場合、ＣＰＵ１０５は、ＲＯＭ１０８からブートプログラムを読み出す（Ｓ４０２）。続いて、ＣＰＵ１０５は読み出したブートプログラムを実行して、ＲＡＭ  Ｉ／Ｆ１０７、ＮＶＲＡＭＩ／Ｆ１１１の設定を行う（Ｓ４０３）。
【００４６】
そして、ＲＡＭ１０６の初期化処理が終了すると、ＣＰＵ１０５はデバイス制御プログラムをＲＡＭ１０６に展開する（Ｓ４０４）。次に、ＣＰＵ１０５はＲＡＭ１０６に展開したデータを読み出し（Ｓ４０５）、さらに、ＣＰＵ１０５はＲＡＭ１０６から展開したデータから各画像処理部の初期値パラメータ情報を読み出し、ＲＡＭ１０６上に展開する（Ｓ４０６）。これにより、各画像処理部に対する初期値パラメータが設定される。
【００４７】
そして、ＣＰＵ１０５は、ＤＭＡＣ（例えば、ＤＭＡＣ２０７）に初期値パラメータ情報を読み出して、レジスタ設定を実行するようにＤＭＡＣ２０７を制御する。これらの準備が終了すると、ＣＰＵ１０５はデバイス制御プログラムを実行し（Ｓ４０７）、起動処理が完了する。このようにして、ＣＰＵ１０５が起動処理を完了すると、ＣＰＵ１０５は、コントローラ全体がコピー処理要求・プリント処理要求等に関わる制御を行う。
【００４８】
一方、Ｓ４０１で、ＣＰＵ１０５が、リセット解除要求はスリープ復帰を要因とするものであると判断した場合、ＲＡＭ  Ｉ／Ｆ１０７をスリープ状態から復帰させる設定を行う（Ｓ４０８）。続いて、ＣＰＵ１０５は、ＮＶＲＡＭ１１０とＲＡＭ１０６からスリープ前のＣＰＵ１０５の動作状態情報を読み出し、ＣＰＵ１０５自身の復帰処理を完了させる（Ｓ４０９）。なお、詳細なフローは後述するが、ＤＭＡＣ２０７はスリープ復帰状態の時は、ＣＰＵ１０５の復帰処理と並列して、ＲＡＭ１０６に保持されたプリンタ画像処理部１２０の機能処理に必要なパラメータを読み出して、対応するレジスタに設定する処理を実行する。つまり、ＤＭＡＣ２０７は、記憶手段からパラメータを読み出す読出し手段とそのパラメータをレジスタに設定する設定手段として機能する。具体的には、ＣＰＵ１０５によるＳ４０８，Ｓ４０９に並行して、ＤＭＡＣ２０７が図８に示すパラメータ復帰処理を実行している。これにより、ＣＰＵ１０５によるパラメータ復帰処理負担を軽減し、ＤＭＡＣ２０７がパラメータ復帰処理を担うことで、ＭＦＰシステム全体としてのスリープ復帰処理を高速化している。
【００４９】
図５は、本実施形態を示す画像処理装置の制御方法を説明するフローチャートである。本例は、図４に示したＳ４０３で実行されるＣＰＵ１０５が行う初期化処理のうち、ＲＡＭＩ／Ｆ部１０７の初期化処理手順に対応する。
【００５０】
まず、ＲＡＭＩ／Ｆ部１０７のリセットが解除されると（Ｓ５０１）、ＲＡＭＩ／Ｆ部１０７は、ＲＡＭ１０６に付属するデバイス情報格納装置から、接続されるデバイスの種別を読み出して確認を行う（Ｓ５０２）。続いて、ＲＡＭ  Ｉ／Ｆ１０７は、ＣＰＵ１０５からのＲＡＭの動作モード設定を受信する（Ｓ５０３）。
【００５１】
次に、ＲＡＭ  Ｉ／Ｆ１０７は、上記動作モードの設定に基づき、ＲＡＭ１０６に対してデバイスの初期化処理を行い、その完了を示すステータス情報（デバイス初期化終了を示す情報）を待つ（Ｓ５０４）。初期化が完了すると、ＲＡＭ  Ｉ／Ｆ１０７は、ＣＰＵ１０５からデバイス制御設定を受信する（Ｓ５０５）。さらに、ＲＡＭ  Ｉ／Ｆ１０７は、ＣＰＵ１０５からリフレッシュ制御設定を受信する（Ｓ５０６）。さらに、ＲＡＭ  Ｉ／Ｆ１０７は、ＣＰＵ１０５からシステムのアドレス空間設定を受信し（Ｓ５０７）、ＲＡＭ  Ｉ／Ｆ１０７は、アイドル状態へ遷移する（Ｓ５０８）。
【００５２】
このようにして、ＲＡＭ  Ｉ／Ｆ１０７がアイドル状態になると、ＣＰＵ１０５やＤＭＡＣ２０７などからの何らかの要求を受信するのを待つ（Ｓ５０９）。ここで、ＲＡＭ  Ｉ／Ｆ部１０７がＣＰＵ１０５やＤＭＡＣ２０７などからＲＡＭ１０６に対するメモリアクセスを行うメモリトランザクションを受信した場合、Ｓ５１０へ進む。そして、Ｓ５１０で、ＲＡＭ１０６に対してトランザクション処理を実行して、アイドル状態へ遷移する（Ｓ５０８）。
【００５３】
また、Ｓ５０９で、ＲＡＭ  Ｉ／Ｆ部１０７がＣＰＵ１０５から、スリープ状態への遷移命令を受信した場合、スリープ処理を実行する（Ｓ５１１）。さらに、Ｓ５０９で、ＲＡＭ  Ｉ／Ｆ１０７がスリープ復帰命令を受信した場合、ＲＡＭ  Ｉ／Ｆ１０７は、スリープ復帰処理を実行して（Ｓ５１１）、アイドル状態へ戻る（Ｓ５０８）。
一方、Ｓ５０９で、ＣＰＵ１０５やＤＭＡＣ２０７などから受信した要求が電源オン要求である場合は、Ｓ５０１へ戻り、リセット解除を行う。
【００５４】
図６は、図２に示したＲＡＭ１０６のデータ格納状態（メモリマップ）を示す図である。
図６において、データ格納領域は、主にプログラム領域６０１、画像領域６０２、パラメータ領域６０３に分かれる。また、パラメータ領域６０３は初期値設定情報を示すパラメータ群であり、各画像処理部の内部の画像処理コアに合わせて、各コア（ＩＰ１／ＩＰ２…）に対する画像処理パラメータが格納されている状態を示している。これらのＲＡＭ１０６上のデータはコントローラ１００がスリープ状態へ遷移した場合においても、消失されることなく保持されるものである。
図７は、図６に示したＲＡＭ１０６のパラメータ領域６０３に格納されている画像処理パラメータのデータフォーマットを示す図である。
【００５５】
図７の（Ａ）において、データフォーマット７００は各コアに対応するレジスタバス２５２上に割り当てられたアドレス空間のアドレスと動作設定データとの組み合わせで構成されている。前述したデータフォーマット７００は、画像処理コアごとにまとめてられ、ＲＡＭ１０６上に配置される。
【００５６】
ＤＭＡＣ２０７は、各コアの動作設定を行うための画像処理パラメータをＲＡＭ１０６から読み出すときに、画像処理パラメータを図７の（Ｂ）に示すパケット情報７０１に変換して転送を行う。ここで、パケット情報７０１とは、パラメータの先頭に転送データ量などを定義された情報を付加したものである。ＤＭＡＣ２０７はパケット情報７０１に基づいて、バスアクセスの制御を行う。
【００５７】
以下、電力供給が遮断された状態のＣＰＵ１０５とＤＭＡＣ２０７等を電力供給状態に復帰させるための復帰要求を受け付けて実行する画像処理装置の制御方法について図８を用いて説明する。本処理は、ＤＭＡＣ２０７等が受付けた復帰要求がデバイス全体に電力供給を開始する第１の復帰要因によるものか、電力供給が制限されたスリープ状態のデバイスへ電力供給を開始する第２の復帰要因によるものかを判断する。そして、ＤＭＡＣ２０７等が第２の復帰要因によるものであると判断した場合、ＲＡＭ１０６に保持されるパラメータを読み出す要求を実行する。なお、ＤＭＡＣ２０７等は、ＣＰＵ１０５が実行する初期化処理中（Ｓ４０８、Ｓ４０９）に、ＲＡＭ１０６から読み出したパラメータをＤＭＡＣ２０７等が備えるレジスタに設定する。また、以下の説明では、複数の画像処理手段がそれぞれＤＭＡＣを備えているが、プリンタ画像処理部１２０に対応するＤＭＡＣ２０７を例とする。
【００５８】
また、本実施形態において、第１の復帰要因とは、システムの電源がＯＮに遷移することでシステムを構成するデバイス全体に電源が供給されることを要因とするものである。第２の復帰要因とは、システムがスリープ状態から電力供給状態に遷移することでシステムを構成するデバイスの一部のデバイスへの電力供給を再開することを要因とするものである。ここで、デバイスの一部とは、図１によれば、点線より上部のデバイス群に対応し、図２によれは、点線より右側のデバイス群に対応する。
【００５９】
図８は、本実施形態を示す画像処理装置の制御方法を示すフローチャートである。本例は、ＤＭＡＣ２０７の起動フローに対応する。なお、各ステップは、ＤＭＡＣ２０７が内部メモリに記憶される制御プログラムを実行することで実現される。
【００６０】
ＤＭＡＣ２０７は、システムリセットが解除されると（Ｓ８０１）、あらかじめハード的に固定されているアドレス空間に対してリードトランザクションを発行する（Ｓ８０２）。このアドレス空間はデフォルト値を持つレジスタとして設定され、電源ＯＮ後にＣＰＵ１０５により変更可能な構成であってもよい。
【００６１】
続いて、ＤＭＡＣ２０７は、（ＭＦＰとしての全体の）電源ＯＮがなされたのか、スリープ状態からの復帰要求がなされたのかを判定する（Ｓ８０３）。ここで、ＤＭＡＣ２０７がスリープからの復帰要求がなされたと判定した場合、ＤＭＡＣ２０７は、レジスタ設定モードで動作して（Ｓ８０４）、Ｓ８０６へ進む。なお、レジスタ設定モードとは、ＤＭＡＣ２０７があらかじめ設定されたアドレスへリードトランザクションを発行して、ＲＡＭ１０６上のパラメータ領域６０３から画像処理パラメータを読み出し、各画像処理モジュールに対してレジスタ設定を実行するモードである。また、レジスタ設定モードにおいて、ＤＭＡＣ２０７は画像メモリバス２５１を介して、ＲＡＭ１０６上のパラメータ領域６０３から画像処理パラメータを読み出す。
【００６２】
続いて、ＤＭＡＣ２０７の復帰状態判定部３０２が、読み出した画像処理パラメータ（ＩＰ１／ＩＰ２など）を検知して、レジスタデータＩ／Ｆ部３０４へ転送する。そして、レジスタデータＩ／Ｆ部３０４が展開部２０８やプリント画像処理部１２０のレジスタＩ／Ｆバスへレジスタアクセスコマンドを発行する。このレジスタアクセスコマンドを受信した各コアのレジスタＩ／Ｆ部は動作設定情報として、データを受信し、初期化設定を行う。この時、ＣＰＵ１０５は並列して初期化処理（Ｓ４０８・Ｓ４０９）を実行しているため、システム全体のスリープ復帰時間を短縮できる。
【００６３】
一方、Ｓ８０３において、電源ＯＮがなされたとＤＭＡＣ２０７が判断した場合について説明する。具体的には、ＤＭＡＣ２０７が電源ＯＮがなされたと判断した場合（Ｓ８０３で電源ＯＮと判定された場合）、ＤＭＡＣ２０７は、ＲＡＭ１０６から読み出した画像処理パラメータを前記レジスタに設定することなく破棄する処理を以下のように実行する。
【００６４】
ＤＭＡＣ２０７は、Ｓ８０２において発行したリードトランザクションが返ってくると、ＲＡＭ１０６から読み出したデータ（画像処理パラメータを含む）を破棄して（Ｓ８０５）、アイドル状態へ遷移する（Ｓ８０６）。以下、Ｓ８０５において、データを破棄する理由について以下に述べる。
【００６５】
ＤＭＡＣ２０７は、リセット解除後すぐにリードトランザクションを発行するが、図４において説明したように、ＣＰＵ１０５はブート処理を実行している。その後、ＣＰＵ１０５がＲＡＭ  Ｉ／Ｆ部１０７に対する設定を完了した後に（Ｓ４０３）、ＤＭＡＣ２０７からのリードトランザクションがＲＡＭ１０６に到達する。
【００６６】
しかし、ＣＰＵ１０５はＲＡＭ１０６のパラメータ領域６０３に初期画像処理パラメータを設定していない状態であるため、ＤＭＡＣ２０７は正しいデータを読み出せず、正しくないデータを破棄する。
【００６７】
そして、ＤＭＡＣ２０７がアイドル状態に遷移すると、ＣＰＵ１０５からの動作指示を待つ（Ｓ８０７）。そして、図４に示した処理に基づいて、ＣＰＵ１０５が初期画像処理パラメータの設定を完了すると（Ｓ４０６）、ＣＰＵ１０５はＤＭＡＣ２０７にレジスタ設定モードでの動作指示を行う。すると、ＤＭＡＣ２０７はレジスタ設定モードでの動作指示をＣＰＵ１０５から受信し（Ｓ８０７）、ＤＭＡＣ２０７はレジスタ設定モード（ｒｅｇ＿ｍｏｄｅ）で動作する（Ｓ８０４）。
【００６８】
一方、Ｓ８０７で、ＤＭＡＣ２０７が画像リードモード（ｉｍｇ＿ｍｏｄｅ）での動作指示を受信したと判断した場合は、Ｓ８０８へ進む。そして、Ｓ８０８で、ＤＭＡＣ２０７は、ＲＡＭ１０６上の画像データを読み出し、復帰状態判定部３０２は画像データＩ／Ｆ部３０３へ当該読み出した画像データを転送して後続の画像処理部１２０などへ画像データを転送して、Ｓ８０６のアイドル状態へ遷移する。
これにより、画像処理装置における各コアがスリープ状態に移行した後、ＣＰＵに負担をかけずに、スリープ状態から復帰する際のシステム全体のスリープ復帰時間を短縮できる。
【００６９】
〔第２実施形態〕
第１実施形態では、図８のＳ８０３において、ＤＭＡＣ２０７がＭＦＰの全体の電源ＯＮがなされたか、スリープ状態からの復帰要求がなされたかの判断は、状態通知信号１１５の状態に基づいて判定を行う場合について説明した。ここで、状態通知信号１１５は電源制御ユニット１１６が状態に応じて出力することを前提としている。第２実施形態では、ＤＭＡＣ２０７の復帰状態判定部３０２にタイマ（図示しない）を具備して、状態通知信号１１５を用いずにＤＭＡＣ２０７自身がリセット解除の判断を行う。具体的には、ＤＭＡＣ２０７自身がパラメータを読み出すトランザクションを発行する。そして、発行されたトランザクションがＤＭＡＣ２０７に戻る時間（応答時間）を計測する。そして、ＤＭＡＣ２０７が計測した応答時間と所定時間とを比較して、復帰要求が第１の復帰要因によるものか、第２の復帰要因によるものかを判断する。この場合、第１実施形態で前述したように、図８において、スリープ復帰処理において、リードトランザクションを発行した後（Ｓ８０２）、リードトランザクションがＤＭＡＣ２０７へ戻る時間をタイマに設定する。そして、タイマに設定された設定時間を超えたとＤＭＡＣ２０７が判断した場合に、電源ＯＮになったものと判断する（Ｓ８０３）。
【００７０】
本実施形態は、電源ＯＮ時においては、ＲＡＭ  Ｉ／Ｆ部１０７の初期化フローに時間がかかる一方で、スリープ復帰時には、初期化時間の必要がないために、ＤＭＡＣ２０７のリードトランザクションが戻る時間に差があることを利用した構成である。なお、ＤＭＡＣ２０７の動作フローとしては、第１実施形態と同様である。ここで、初期化フローとは、Ｓ４０３・Ｓ５０１以降の処理に対応する。
これにより、画像処理装置における各コアがスリープ状態に移行した後、ＣＰＵに負担をかけずに、スリープ状態から復帰する際のシステム全体のスリープ復帰時間を短縮できる。
【００７１】
〔第３実施形態〕
図９は、本実施形態を示す画像処理装置の制御方法を説明するフローチャートである。第３実施形態では、スリープ時において、ＲＡＭ１０６のデータが保持されずにデータが変更されたなどのエラーなどが発生しても、ＤＭＡＣ２０７のレジスタ設定モードが動作する構成としたフローを追加した。なお、各ステップは、ＤＭＡＣ２０７が内部メモリに記憶される制御プログラムを実行することで実現される。
図９のＳ８０１〜Ｓ８０８は、第１、第２実施形態と同様である。
【００７２】
Ｓ８０４でのレジスタ設定モードにおいて、アドレス／データのいずれかにエラーが存在する場合がある。そこで、Ｓ９０１において、ＤＭＡＣ２０７はアドレス／データのいずれかにエラーが存在するかどうかを判断する。ここで、エラーがあるとＤＭＡＣ２０７が判断した場合は、内部状態をリセットし（Ｓ９０２）、アイドル状態へ遷移し（Ｓ８０６）、レジスタＩ／Ｆ部２０７ａにエラー発生ステータスを残すことができるように構成している。なお、Ｓ９０１で、エラーがないとＤＭＡＣ２０７が判断した場合は、Ｓ８０６へ戻る。
【００７３】
図１０は、ＤＭＡＣ２０７の動作状態を示すステータスレジスタの構成を説明する図である。本例は、ＬＳＢ側から１ビットずつ状態を示す構成とした。ここで、ステータスレジスタは、レジスタＩ／Ｆ部２０７ａに設けられる例を示す。ステータスレジスタは、ＤＭＡＣ２０７の状態を判別するための情報を保持する状態レジスタである。
【００７４】
ＤＭＡＣ２０７が以下の状態になると、所定の値をステータスレジスタに書き込む。
第１ビット目は、画像リードモードが正常終了した場合のステータスビット（ｎｏｍａｌｅｎｄ）である。第２ビット目は、リセット解除後の最初のリードトランザクションを実行中であることを示すステータスビット（ｉｎｉｔｉａｌ−ｒｅａｄ  ｄｕｒｉｎｇ）である。これにより、図４に示すＳ４０１以降において、ＤＭＡＣ２０７がＣＰＵ１０５の起動処理中に第２ビット目を読み取ることで、ＤＭＡＣ２０７は初期化処理状態を確認することが可能となる。
【００７５】
第３ビット目は、リセット解除後の最初のリードトランザクションを受信したことを示すステータスビット（ｉｎｉｔｉａｌ−ｒｅａｄ  ｅｎｄ）である。第４ビット目は、レジスタ設定モードで動作していることを示すステータスビット（ｒｅｇｍｏｄｅ  ｄｕｒｉｎｇ）である。第５ビット目は、レジスタ設定モードが完了（ｒｅｇｍｏｄｅ  ｅｎｄ）したことを示すステータスビットである。残りのビットは未使用（ｒｅｓｅｒｖｅｄ）とする。ＣＰＵ１０５はＤＭＡＣ２０７の状態をレジスタバス２５２経由で検出することが可能である。
【００７６】
これにより、画像処理装置における各コアがスリープ状態に移行した後、スリープ状態から復帰する際に、ＲＡＭ１０６のデータが保持されずにデータが変更された等のエラーが発生したことをレジスタＩ／Ｆ部２０７ａのステータスから判断することができる。
〔第４実施形態〕
以下、ＤＭＡＣ２０７がＲＡＭ１０６からパラメータを読み出す場合、ＲＡＭ１０６に対するアクセスレートを変更する処理を含む制御方法について説明する。
第１〜第３実施形態において、ＣＰＵ１０５とＤＭＡＣ２０７が並列に初期化処理を実行することを示したが、図１１のような状態が発生する。
【００７７】
図１１は、本実施形態を示すＣＰＵ１０５とＤＭＡＣ２０７の動作を説明するタイミングチャートである。本例は、第１〜第３実施形態におけるＣＰＵ１０５とＤＭＡＣ２０７のタイミングチャートを示した例である。
図１１において、矢印Ｓ１１０１はＲＡＭアクセス時間を示し、矢印Ｓ１１０２は内部処理時間を示し、矢印Ｓ１１０３はストール時間を示している。
また、図１１の（Ａ）に示すタイミングチャート１１００は、ＣＰＵ１０５のストール時間（矢印Ｓ１１０３）が長いことを示している。
一方、図１１の（Ｂ）に示すタイミングチャート１１１０は、ＣＰＵ１０５のストール時間（矢印Ｓ１１０３）が短くなったことを示している。
これは、ＤＭＡＣ２０７のリードトランザクションの量を減らすことによって、ＣＰＵ１０５の並列動作の効率を高めたことを示している。
【００７８】
図１２は、本実施形態を示す画像処理装置の制御方法を説明するフローチャートである。第４実施形態では、ＤＭＡＣ２０７のＲＡＭアクセス量を変更する処理を含む。なお、各ステップは、ＤＭＡＣ２０７が内部メモリに記憶される制御プログラムを実行することで実現される。
【００７９】
なお、図１２のＳ８０４〜Ｓ８０８は第１実施形態〜第３実施形態と同様である。以下、本実施形態において、追加された特徴的処理について説明する。
【００８０】
ＤＭＡＣ２０７はレジスタ設定モードで動作する前に、画像メモリバス２５１を介したＲＡＭへの単位時間当たりのアクセスデータレートを変更する（Ｓ１２０１）。そして、ＤＭＡＣ２０７は、メモリアクセスレートを変更してからレジスタ設定モードへ遷移する（Ｓ８０４）。また、ＤＭＡＣ２０７は、レジスタ設定モードが終了すると、ＤＭＡＣ２０７は、自律的にメモリアクセスレートを戻すようにメモリアクセス量を変更して（Ｓ１２０２）、アイドル状態へ遷移する（Ｓ８０６）。
これによって、画像リードモードを指定された場合のＲＡＭアクセス効率を低下させないようにしている。
【００８１】
ここでは、ＤＭＡＣ３００自身がメモリアクセスレートを変更する例として説明したが、その他、画像メモリバス２５１がパラメータ領域６０３へのメモリアクセスを検知して、メモリアクセスレートを変更する構成であっても構わない。さらに、ＲＡＭ  Ｉ／Ｆ１０７が同様の機能を有しても構わない。
これにより、画像処理装置における各コアがスリープ状態に移行した後、ＣＰＵに負担をかけずに、スリープ状態から復帰する際のシステム全体のスリープ復帰時間を短縮できる。
【００８２】
〔第５実施形態〕
これまでに説明した第１〜第４実施形態は、スリープ復帰時間を短縮させるものであり、電源ＯＮ時の起動時間は減っていない。そこで、本発明のＤＭＡＣ２０７の特徴を用いて、電源ＯＮ時の起動時間も減らす制御について、図１３を用いて説明する。具体的には、ＤＭＡＣ２０７が第１の復帰要因があると判断した場合、ＣＰＵ０５による初期化処理中に、ＤＭＡＣ２０７がＲＡＭ１０６に設定されたパラメータの一部を読み出す処理を繰り返す処理について説明する。
【００８３】
図１３は、本実施形態を示す画像処理装置の制御方法を説明するフローチャートである。なお、図１３の（ａ）に示す処理はＲＡＭＩ／Ｆ部１０７の処理に対応し、図１３の（ｂ）に示す処理はＤＭＡＣ２０７の処理に対応する。
以下、ＲＡＭ  Ｉ／Ｆ部１０７とＤＭＡＣ２０７が連携する処理の一例を説明する。
【００８４】
ＲＡＭ  Ｉ／Ｆ部１０７のフローに、アイドル状態（Ｓ５０８）からモード選択状態（Ｓ５０９）になった場合に、ＭＦＰ全体電源ＯＮと判断されている場合のフローを追加している。一方、スリープやメモリアクセスの場合は図５に示すフローと同様である。
【００８５】
ＲＡＭ  Ｉ／Ｆ１０７は、各コアの初期パラメータをＲＡＭ１０６へ展開するためのバストランザクションを検知する（Ｓ１３０１）。ＲＡＭ  Ｉ／Ｆ（１０７）は、当該バストランザクションを検知すると、ＤＭＡＣ２０７にＲＡＭ１０６にアクセスが発行したことを通知する（Ｓ１３０２）。ＣＰＵ１０５がＲＡＭ  Ｉ／Ｆ１０７にパラメータ設定を終了すると（Ｓ１３０３）、ＲＡＭ  Ｉ／Ｆ１０７がアクセス終了通知をＤＭＡＣ２０７に行う（Ｓ１３０４）。
【００８６】
ＤＭＡＣ２０７は、第１〜第４実施形態と同様のリードデータ受信／廃棄後（Ｓ８０５）にＲＡＭ  Ｉ／Ｆ１０７からのＲＡＭアクセス通知を受信する（Ｓ１３５１）。ＤＭＡＣ２０７はＲＡＭ  Ｉ／Ｆ１０７からのＲＡＭアクセス通知を受信すると、予め設定されたデータ量だけリードトランザクションを発行し（Ｓ１３５２）、レジスタ設定を行う（Ｓ１３５３）。ＤＭＡＣ２０７は、Ｓ１３０４に対応して、ＲＡＭ  Ｉ／Ｆ２０７からパラメータ設定終了通知を受ける（Ｓ１３５４）と、アイドル状態へ遷移する（Ｓ８０６）。
【００８７】
第１〜第４実施形態では、ＣＰＵ１０５が初期画像処理パラメータをＲＡＭ１０６に展開し、ＤＭＡＣ２０７を起動し、ＤＭＡＣ２０７がパラメータ領域６０３全体のデータについてレジスタ設定を一括して行う。つまり、ＣＰＵ１０５処理とＤＭＡＣ２０７処理がシリアルに実行されてしまう。
【００８８】
これに対して、本実施形態では、ＣＰＵ１０５がパラメータの一部をＲＡＭ１０６に展開すると、ＲＡＭ  Ｉ／Ｆ１０７がＤＭＡＣ２０７を起動し、ＤＭＡＣ２０７はレジスタ設定を一部実行する。この時、ＣＰＵ１０５は続きの初期パラメータをＲＡＭ１０６のパラメータ領域６０３に展開している。
本実施形態では、ＲＡＭ  Ｉ／Ｆ１０７がパラメータ領域への設定を検知したが、これに限らず、画像メモリバス内のアービタなどが検知する構成であっても構わない。
これにより、ＣＰＵ１０５とＤＭＡＣ２０７の動作が並列化され、ＭＦＰ電源ＯＮの場合においても起動時間全体が短縮する。
【００８９】
本発明の各工程は、ネットワーク又は各種記憶媒体を介して取得したソフトウエア（プログラム）をパソコン（コンピュータ）等の処理装置（ＣＰＵ、プロセッサ）にて実行することでも実現できる。
本発明は上記実施形態に限定されるものではなく、本発明の趣旨に基づき種々の変形（各実施形態の有機的な組合せを含む）が可能であり、それらを本発明の範囲から除外するものではない。
【００９０】
なお、各フローチャートに示したステップの順序は一例であって、課題を解決するために記載したステップの一部の処理順序を変更したり、他の機能処理を組み入れてさらに処理効率を向上させたりする構成とすることも本発明の趣旨に添うものである。
【符号の説明】
【００９１】
１００  ＭＦＰコントローラ
１０５  ＣＰＵ
１０７  ＲＡＭ  Ｉ／Ｆ
１１４  ネットワーク制御部
１１６  電源制御ユニット
【図１】
2012178697.tif 000003
【図２】
2012178697.tif 000004
【図３】
2012178697.tif 000005
【図４】
2012178697.tif 000006
【図５】
2012178697.tif 000007
【図６】
2012178697.tif 000008
【図７】
2012178697.tif 000009
【図８】
2012178697.tif 000010
【図９】
2012178697.tif 000011
【図１０】
2012178697.tif 000012
【図１１】
2012178697.tif 000013
【図１２】
2012178697.tif 000014
【図１３】
2012178697.tif 000015