(57)【要約】【課題】半導体装置の作製工程において、フォトリソグラフィ工程数を削減する。【解決手段】トランジスタの、ゲート電極となる導電膜、ゲート絶縁膜となる絶縁膜、チャネル領域が形成される半導体膜およびチャネル保護膜となる絶縁膜を連続で形成し、多階調マスクであるフォトマスクによって露光し現像したレジストマスクを用いて、（１）レジストマスクのない領域において、チャネル保護膜となる絶縁膜、チャネル領域が形成される半導体膜、ゲート絶縁膜となる絶縁膜およびゲート電極となる導電膜を連続してエッチングし、（２）レジストマスクをアッシングなどによって後退させ、レジストマスクを残膜厚が小さい領域のみを除去することで、チャネル保護膜となる絶縁膜の一部を露出させ、（３）露出したチャネル保護膜となる絶縁膜の一部をエッチングし、一対の開口部を形成する。【選択図】図１
2012178545.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面上のゲート電極と、
前記ゲート電極上のゲート絶縁膜と、
前記ゲート絶縁膜上の半導体膜と、
前記半導体膜上の、前記半導体膜を露出する開口部を有するチャネル保護膜と、
前記チャネル保護膜の開口部を介して、前記半導体膜と一部が接する前記チャネル保護膜上の一対の電極と、
前記ゲート電極、前記ゲート絶縁膜、前記半導体膜、前記チャネル保護膜および前記一対の電極を覆って、前記一対の電極を露出する開口部を有する層間絶縁膜と、
前記層間絶縁膜の開口部を介して、前記電極と一部が接する前記層間絶縁膜上の透明導電膜と、を有し、
前記ゲート電極、前記ゲート絶縁膜および前記半導体膜の外周が概略一致しているトランジスタを含むことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記トランジスタと同一平面上に、前記ゲート電極と同一材料の第１の容量電極、前記ゲート絶縁膜と同一材料の誘電体膜および前記透明導電膜または前記一対の電極と同一材料の第２の容量電極を含む容量部を有することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記トランジスタと同一平面上に、前記ゲート電極と同一材料の共通配線と、前記一対の電極と同一材料のソース配線と、の交差部を有し、
該交差部において、前記共通配線と前記ソース配線と間に、前記ゲート絶縁膜と同一材料の絶縁膜、前記半導体膜と同一材料の半導体膜および前記チャネル保護膜と同一材料の絶縁膜の二種以上を有することを特徴とする半導体装置。
【請求項４】
請求項３において、
前記トランジスタと同一平面上に、前記ゲート電極と同一材料のゲート配線と、前記ソース配線と、の交差部を有し、
該交差部において、前記ゲート配線と前記ソース配線との間に、前記ゲート絶縁膜と同一材料の絶縁膜、前記半導体膜と同一材料の半導体膜および前記チャネル保護膜と同一材料の絶縁膜の二種以上を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記ゲート電極および前記電極の少なくとも一方が、銅を含むことを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記ゲート電極および前記電極の少なくとも一方が、２層以上の積層からなることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記ゲート絶縁膜および前記チャネル保護膜の少なくとも一方が、加熱により酸素を放出する膜であることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記半導体膜が、酸化物半導体膜、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜、炭化シリコン膜または窒化ガリウム膜であることを特徴とする半導体装置。
【請求項９】
請求項８において、
前記酸化物半導体膜が、インジウム、ガリウム、錫および亜鉛の一以上を含むことを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記絶縁表面が、金属酸化物であることを特徴とする半導体装置。
【請求項１１】
請求項１０において、
前記金属酸化物が、酸化ガリウム、酸化亜鉛ガリウム、酸化錫、酸化錫亜鉛、酸化アルミニウム、酸化イットリウム、酸化ジルコニウム、酸化ハフニウムまたは酸化タンタルであること特徴とする半導体装置。
【請求項１２】
請求項１乃至請求項１１のいずれか一において、
前記共通配線および前記ゲート配線の側面が絶縁物で覆われていることを特徴とする半導体装置。
【請求項１３】
絶縁表面上に第１の導電膜、第１の絶縁膜、半導体膜および第２の絶縁膜の順で成膜し、
前記第２の絶縁膜上に第１のレジストを塗布し、該第１のレジストを多階調マスクである第１のフォトマスクによって露光した後、現像して第１の厚さの領域および第２の厚さの領域を有する第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記第２の絶縁膜、前記半導体膜、前記第１の絶縁膜および前記第１の導電膜をエッチングした後、
プラズマ処理によって前記第１のレジストマスクのサイズを縮小化し、かつ厚さを薄くさせて前記第１の厚さの領域が除去された第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて、前記第２の絶縁膜をエッチングし、一部で前記半導体膜を露出させ、前記第２のレジストマスクを除去した後、
前記絶縁表面、前記第１の導電膜、前記第１の絶縁膜、前記半導体膜および前記第２の絶縁膜を覆う第２の導電膜を成膜し、
前記第２の導電膜上に第２のレジストを塗布し、該第２のレジストを第２のフォトマスクによって露光した後、現像して第３のレジストマスクを形成し、該第３のレジストマスクを用いて前記第２の導電膜をエッチングし、前記半導体膜の露出した一部と接する第１の電極を形成し、前記第３のレジストマスクを除去した後、
前記絶縁表面、前記第１の導電膜、前記第１の絶縁膜、前記半導体膜、前記第２の絶縁膜および前記第１の電極を覆う第３の絶縁膜を成膜し、
前記第３の絶縁膜上に第３のレジストを塗布し、該第３のレジストを第３のフォトマスクによって露光した後、現像して第４のレジストマスクを形成し、該第４のレジストマスクを用いて前記第３の絶縁膜をエッチングし、前記第１の電極の一部を露出し、前記第４のレジストマスクを除去した後、
前記第１の電極および前記第３の絶縁膜を覆う第３の導電膜を成膜し、
前記第３の導電膜上に第４のレジストを塗布し、該第４のレジストを第４のフォトマスクによって露光した後、現像して第５のレジストマスクを形成し、該第５のレジストマスクを用いて前記第３の導電膜をエッチングし、前記第１の電極の露出した一部と接する第２の電極を形成し、前記第５のレジストマスクを除去することを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１３において、
前記第１の導電膜が、ゲート電極、ゲート配線、第１の容量電極および共通配線であることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１３または請求項１４において、
前記第２の導電膜が、ソース電極、ドレイン電極およびソース配線であることを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１３乃至請求項１５のいずれか一において、
前記第１の絶縁膜が、前記ゲート配線および前記ソース配線が重なる領域の絶縁性を保つ絶縁膜、ゲート絶縁膜ならびに誘電体膜であることを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１３乃至請求項１６のいずれか一において、
前記半導体膜が、酸化物半導体膜、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜、炭化シリコン膜または窒化ガリウム膜であることを特徴とする半導体装置の作製方法。
【請求項１８】
請求項１７において、
前記酸化物半導体膜が、インジウム、ガリウム、錫および亜鉛の一以上を含むことを特徴とする半導体装置の作製方法。
【請求項１９】
請求項１３乃至請求項１８のいずれか一において、
前記第２の絶縁膜が、前記ゲート配線および前記ソース配線が重なる領域の絶縁性を保つ絶縁膜ならびに前記半導体膜の保護膜であることを特徴とする半導体装置の作製方法。
【請求項２０】
請求項１３乃至請求項１９のいずれか一において、
前記第３の導電膜が、前記第１の容量電極および前記誘電体膜とともに容量部を形成する第２の容量電極、画素電極、ならびに前記ソース配線と前記ソース電極または前記ドレイン電極とを接続する導電膜であることを特徴とする半導体装置の作製方法。
【請求項２１】
請求項１３乃至請求項２０のいずれか一において、
前記第１の導電膜および前記第２の導電膜の少なくとも一方が、銅を含むことを特徴とする半導体装置の作製方法。
【請求項２２】
請求項１３乃至請求項２１のいずれか一において、
前記第１の導電膜および前記第２の導電膜の少なくとも一方が、２層以上の積層からなることを特徴とする半導体装置の作製方法。
【請求項２３】
請求項１３乃至請求項２２のいずれか一において、
前記プラズマ処理は酸化性ガスを含むプラズマ処理であることを特徴とする半導体装置の作製方法。
【請求項２４】
請求項２３において、
前記酸化性ガスを含むプラズマ処理はアッシングであることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置および半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、半導体回路、記憶装置、撮像装置、表示装置、電気光学装置および電子機器などは全て半導体装置である。
【背景技術】
【０００３】
近年、ガラス基板等の絶縁性表面を有する基板上に形成された、厚さ数ｎｍ〜数百ｎｍ程度の半導体薄膜により構成されるトランジスタが注目されている。トランジスタは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）および電気光学装置を始めとした電子デバイスに広く応用されている。また、トランジスタは、特に液晶表示装置等に代表される、表示装置のスイッチング素子として開発が急がれている。アクティブマトリクス型液晶表示装置では、選択されたスイッチング素子に接続された画素電極と、該画素電極に対応する対向電極の間に電圧が印加されることにより、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。ここで、アクティブマトリクス型液晶表示装置とは、マトリクス状に配置された画素電極をスイッチング素子により駆動することによって、画面上に表示パターンが形成される方式を採用した液晶表示装置をいう。
【０００４】
上記のようなアクティブマトリクス型液晶表示装置の用途は拡大しており、画面サイズの大面積化、高精細化および高開口率化の要求が高まっている。また、アクティブマトリクス型液晶表示装置には高い信頼性が求められ、その生産方法には高い生産性および生産コストの削減が求められる。
【０００５】
アクティブマトリクス型液晶表示装置では、スイッチング素子として主にトランジスタが用いられている。トランジスタの作製において、フォトリソグラフィ工程数の削減は、コスト削減のために重要である。例えば第８世代のフォトマスクは１枚当たり数千万円、第１０世代および第１１世代のフォトマスクに至っては１枚当たり数億円にもなる。また、作製工程におけるフォトリソグラフィ工程数が１つ増加するだけで、関連する工程を含め工程数が大幅に増加する。そのため、フォトリソグラフィ工程数を削減するために、数多くの技術開発がなされている。
【０００６】
トランジスタは、チャネル形成領域がゲート電極より下層に設けられるトップゲート型と、チャネル形成領域がゲート電極より上層に設けられるボトムゲート型に大別される。これらのトランジスタは、少なくとも５枚のフォトマスクにより作製されることが一般的である。
【０００７】
フォトリソグラフィ工程数を削減する従来の技術としては、裏面露光、レジストリフローまたはリフトオフ法といった複雑なものが多く、特殊な装置を必要とするものも多い。このような技術を用いることで、技術の複雑さに起因する様々な問題が生じ、歩留まりの低下の一因となっている。また、トランジスタの電気的特性を犠牲にせざるを得ないことも多い。
【０００８】
また、トランジスタの作製工程における、フォトリソグラフィ工程数を削減するための代表的な手段として、多階調マスク（ハーフトーンマスクまたはグレートーンマスクとも呼ばれる。）を用いた技術が広く知られている。多階調マスクを用いて作製工程を低減する公知の技術として、例えば特許文献１が挙げられる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−１７９０６９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
半導体装置のの作製においてフォトリソグラフィ工程数を削減することを課題の一とする。また、表示品位の高い表示装置を作製することを課題の一とする。
【課題を解決するための手段】
【００１１】
トランジスタの、ゲート電極となる導電膜、ゲート絶縁膜となる絶縁膜、チャネル領域が形成される半導体膜およびチャネル保護膜となる絶縁膜を連続で形成し、その上に多階調マスクである第１のフォトマスクによって露光し現像したレジストマスクを形成する。多階調マスクとは、領域によって透過する光量を調整することが可能なフォトマスクのことである。そのため、透過する光量に応じて現像後のそれぞれの領域のレジストの残膜厚を制御することができる。このようにして形成した二つの厚さの異なる領域を有するレジストマスクを用いて、（１）レジストマスクのない領域において、チャネル保護膜となる絶縁膜、チャネル領域が形成される半導体膜、ゲート絶縁膜となる絶縁膜およびゲート電極となる導電膜を連続してエッチングし、（２）レジストマスクをアッシングなどのプラズマ処理によって後退させ、レジストマスクを残膜厚が小さい領域のみを除去することで、チャネル保護膜となる絶縁膜の一部を露出させ、（３）露出したチャネル保護膜となる絶縁膜の一部をエッチングし、開口部を形成する。即ち、一枚のフォトマスクで二種類の形状のレジストマスクを得ることができる。なお、本明細書において、「レジストマスクを後退させる」とは、レジストマスクのサイズを縮小化し、かつ厚さを薄くすることをいう。
【００１２】
次に、導電膜を成膜し、該導電膜上に第２のフォトマスクによって露光し現像したレジストマスクを形成する。導電膜をレジストマスクを用いて加工し、ソース電極およびドレイン電極としての機能を有する電極を形成する。
【００１３】
次に、層間絶縁膜を成膜し、該層間絶縁膜上に第３のフォトマスクによって露光し現像したレジストマスクを形成する。層間絶縁膜をレジストマスクを用いて加工し、電極を露出する開口部を形成する。
【００１４】
次に、透明導電膜を成膜し、該透明導電膜上に第４のフォトマスクによって露光し現像したレジストマスクを形成する。透明導電膜をレジストマスクを用いて加工し、層間絶縁膜に設けられた開口部を介して電極と接する透明導電膜を形成する。以上の工程でトランジスタを作製することができる。
【００１５】
ここで、前記トランジスタを作製する工程と同時に、表示装置の容量部、ゲート配線およびソース配線を形成することができる。
【００１６】
容量部は、ゲート電極と同一層かつ同一材料で形成される共通配線を兼ねる容量配線と、ゲート絶縁膜と同一層かつ同一材料で形成される誘電体膜として機能する絶縁膜と、透明導電膜と同一層かつ同一材料で形成される容量電極と、によって構成される。ここで、誘電体膜は、半導体膜と同一層かつ同一材料で形成される半導体膜およびチャネル保護膜と同一層かつ同一材料で形成される絶縁膜を含む構成としても構わない。ただし、誘電体膜を薄くすることで容量部の占有面積を小さくすることが可能となり、表示装置の開口率を高めることができるため、誘電体膜を構成する層の数は少ない方がよい。
【００１７】
また、ゲート配線およびソース配線は、それぞれゲート電極およびソース電極と同一層かつ同一材料で形成することができる。なお、ゲート電極およびゲート配線は接続している。また、ソース電極およびソース配線は透明導電膜を介して接続している。
【００１８】
透明導電膜は、表示装置の画素電極としての機能も有する。
【００１９】
このように、４枚のフォトマスクを用いて、表示装置のトランジスタを作製することができる。
【００２０】
なお、共通配線およびソース配線の交差部では、共通配線およびソース配線の間に、ゲート絶縁膜と同一層かつ同一材料で形成される絶縁膜、半導体膜と同一層かつ同一材料で形成される半導体膜およびチャネル保護膜と同一層かつ同一材料で形成される絶縁膜を有する構成とすると好ましい。このような構成とすることで、交差部における寄生容量を低減することができる。そのため、フォトリソグラフィ工程数を削減し、かつ表示品位の高い表示装置を提供することができる。
【発明の効果】
【００２１】
フォトマスク４枚を用い、表示品位の高い表示装置のトランジスタを作製することができる。
【００２２】
従来の表示装置と比較し、フォトリソグラフィ工程数を削減することができるため、基板を大型化してもコストの上昇を抑えることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一態様である半導体装置の断面図および上面図。
【図２】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図３】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図４】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図５】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図６】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図７】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図８】本発明の一態様である液晶表示装置の上面図および断面図。
【図９】本発明の一態様を用いた電子機器の例を説明する図。
【図１０】本発明の一態様である半導体装置の断面図および上面図。
【図１１】本発明の一態様である半導体装置の断面図および上面図。
【図１２】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図１３】本発明の一態様である半導体装置の断面図および上面図。
【図１４】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図１５】本発明の一態様である半導体装置の断面図および上面図。
【図１６】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図１７】本発明の一態様である半導体装置の作製方法を説明する断面図。
【発明を実施するための形態】
【００２４】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更しうることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２５】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００２６】
なお、本明細書中において、半導体装置を説明する際にはトランジスタとして画素トランジスタを例示していることがあるが、これに限定されず、本発明の一態様である半導体装置は、画素トランジスタ以外のトランジスタであってもよい。
【００２７】
（実施の形態１）
まず、本発明の一態様である半導体装置（表示装置のトランジスタおよび容量部）について図１乃至図７、図１０および図１７を用いて説明する。図１乃至図７、図１０および図１７では、ソース配線ＳＬおよびトランジスタＴｒと、容量部Ｃｓと、ソース配線ＳＬおよび共通配線ＣＬ（容量配線を兼ねる。）の交差部と、について並行して説明する。
【００２８】
図１（Ａ）および図１（Ｂ）は、それぞれ本実施の形態で作製する半導体装置の断面図および上面図である。図１（Ｂ）の一点鎖線Ａ−Ｂ、一点鎖線Ｃ−Ｄおよび一点鎖線Ｅ−Ｆは、それぞれ図１（Ａ）の断面Ａ−Ｂ、断面Ｃ−Ｄおよび断面Ｅ−Ｆに対応する。なお、図１（Ｂ）は、簡単のため、膜を一部省略した形で示す。
【００２９】
まずは、図１（Ａ）について説明する。
【００３０】
図１（Ａ）の断面Ａ−Ｂは、基板１００と、基板１００上の第１の絶縁膜１０２と、第１の絶縁膜１０２上の外周が概略一致した第１の導電膜１０４、第２の絶縁膜１１２、半導体膜１０６および半導体膜１０６を露出する一対の開口部が設けられた第３の絶縁膜１０８と、該一対の開口部を介して半導体膜１０６と接する第２の導電膜１１６と、第１の絶縁膜１０２、第１の導電膜１０４、第２の絶縁膜１１２、半導体膜１０６、第３の絶縁膜１０８および第２の導電膜１１６を覆い第２の導電膜１１６を露出する開口部が設けられた第４の絶縁膜１２０と、該開口部を介して第２の導電膜１１６と接する第３の導電膜１１８とで構成され、トランジスタＴｒ、および第２の導電膜１１６と同一層かつ同一材料であるソース配線ＳＬが形成された領域である。第２の導電膜１１６と同一層かつ同一材料であるトランジスタＴｒのソース電極またはドレイン電極は、第３の導電膜１１８を介して、ソース配線ＳＬに接続する構造を示すが、これに限定されない。トランジスタＴｒのソース電極またはドレイン電極を延長してソース配線ＳＬとしても構わない。
【００３１】
本明細書において、「膜の外周が概略一致する」とは、一の膜の端部と他の膜の端部が一致する場合、一の膜の端部が他の膜の端部に対し内側にえぐれている場合および各膜の端部のテーパー形状がそれぞれ異なる場合を含めて、上面から見た膜と膜との輪郭が概略一致することを指す。
【００３２】
図１（Ａ）の断面Ｃ−Ｄは、基板１００と、基板１００上の第１の絶縁膜１０２と、第１の絶縁膜１０２上において、外周の上面形状が概略一致する第１の導電膜１０４、第２の絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８と、第１の絶縁膜１０２、第１の導電膜１０４、第２の絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８上の第４の絶縁膜１２０と、半導体膜１０６、第３の絶縁膜１０８および第４の絶縁膜１２０に設けられた開口部を介して第２の絶縁膜１１２と接する第３の導電膜１１８と、を有する容量部Ｃｓである。
【００３３】
容量部Ｃｓにおいて、第１の導電膜１０４は第１の容量電極および容量配線の機能を有し、第２の絶縁膜１１２は誘電体膜の機能を有し、第３の導電膜１１８は第２の容量電極の機能を有する。第３の導電膜１１８である第２の容量電極は、トランジスタＴｒのソース電極またはドレイン電極である第２の導電膜１１６と、第４の絶縁膜１２０に設けられた開口部を介して接続する。
【００３４】
なお、第２の容量電極として、第２の導電膜１１６と同一層かつ同一材料の電極を用いても構わない。第２の導電膜１１６は、第３の導電膜１１８と比べて抵抗を小さくすることができるため、容量部Ｃｓへの電荷の蓄積を速やかに行うことができる。
【００３５】
なお、誘電体膜として、第２の絶縁膜１１２を用いる場合についてのみ示したが、これに限定されるものではない。誘電体膜として、半導体膜１０６と同一層かつ同一材料の半導体膜または第３の絶縁膜１０８と同一層かつ同一材料の絶縁膜を含んでも構わない。ただし、誘電体膜を積層構造にすることで、第２の絶縁膜１１２を単層で用いる場合と比べて単位面積当たりの容量が低減してしまうため、容量配線の面積を大きくしなくてはならない。一方、第２の絶縁膜１１２のみで誘電体膜を構成すれば、単位面積当たりの容量を大きくできるため開口率の高い表示装置を作製することが可能となる。
【００３６】
図１（Ａ）の断面Ｅ−Ｆは、基板１００と、基板１００上の第１の絶縁膜１０２と、第１の絶縁膜１０２上の共通配線ＣＬである第１の導電膜１０４と、第１の導電膜１０４上の第２の絶縁膜１１２と、第２の絶縁膜１１２上の半導体膜１０６と、半導体膜１０６上の第３の絶縁膜１０８と、第３の絶縁膜１０８上のソース配線ＳＬである第２の導電膜１１６と、第２の導電膜１１６上の分離された第３の導電膜１１８と、を有する共通配線ＣＬおよびソース配線ＳＬの交差部である。
【００３７】
共通配線ＣＬおよびソース配線ＳＬの交差部において、配線間に第２の絶縁膜１１２と同一層かつ同一材料の絶縁膜、半導体膜１０６と同一層かつ同一材料の半導体膜および第３の絶縁膜１０８と同一層かつ同一材料の絶縁膜を有することによって、前記交差部における寄生容量を低減することができる。共通配線ＣＬおよびソース配線ＳＬの交差部における寄生容量を低減することによって、表示品位の高い表示装置を得ることができる。
【００３８】
図示しないが、ゲート配線ＧＬおよびソース配線ＳＬの交差部は、共通配線ＣＬおよびソース配線ＳＬの交差部と同様の断面構造を有する。
【００３９】
または、共通配線ＣＬおよびソース配線ＳＬの交差部を図１０に示す構造としても構わない。図１０（Ａ）は、図１０（Ｂ）における一点鎖線Ｇ−Ｈに対応した断面Ｇ−Ｈである。ソース配線ＳＬの一部である第２の導電膜１１６同士が、第３の導電膜１１８を介して接続されている。このとき、第３の導電膜１１８が共通配線ＣＬと少なくとも第４の絶縁膜１２０を介して交差する構造とする。このような構造をとることによって、さらに配線交差部における寄生容量を低減することができて好ましい。なお、共通配線ＣＬとゲート配線ＧＬを近づけて配置することによって、第３の導電膜１１８が、少なくとも第４の絶縁膜１２０を介して共通配線ＣＬおよびゲート配線ＧＬをまとめて乗り越える構造としても構わない。
【００４０】
基板１００に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
【００４１】
また、基板１００として、可撓性基板を用いてもよい。その場合は、可撓性基板上に直接トランジスタを作製することとなる。なお、可撓性基板上にトランジスタを設けるには、基板１００として非可撓性のものを用いて、この上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板に転置する方法もある。その場合には、基板１００とトランジスタとの間に剥離層を設けるとよい。
【００４２】
第１の絶縁膜１０２は、酸化ガリウム、酸化亜鉛ガリウム、酸化錫、酸化錫亜鉛、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化タンタル、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンまたは窒化シリコンを含む膜を単層または積層で用いればよい。特に、酸化ガリウム、酸化亜鉛ガリウム、酸化錫、酸化錫亜鉛、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウムまたは酸化タンタルなどの金属酸化物を含む膜は、ドライエッチングおよびウェットエッチングで冒されにくく、エッチストップ膜として好ましい機能を有する。なお、第１の絶縁膜１０２は、半導体装置の動作に直接寄与するものではないため、第１の絶縁膜１０２を設けない構成としても構わない。
【００４３】
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  ｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。また、構成元素の組成は、その合計が１００原子％を超えない値をとる。
【００４４】
第１の導電膜１０４は、アルミニウム、チタン、バナジウム、クロム、コバルト、ニッケル、銅、ジルコニウム、モリブデン、銀、タンタルまたはタングステンを含む材料を用いればよい。
【００４５】
第１の導電膜１０４に銅を用いると、共通配線ＣＬおよびゲート配線ＧＬの抵抗を低減でき、大型表示装置でも配線遅延等の発生を低減することができる。第１の導電膜１０４に銅を用いる場合、基板１００の材質によっては密着性が悪くなるため、基板１００と密着性のよい膜と銅膜との積層構造にすることが好ましい。基板１００と密着性のよい膜として、チタン、モリブデン、マンガン、銅またはアルミニウムなどを含む膜を用いればよい。例えば、銅−マンガン−アルミニウム合金膜を用いてもよい。なお、第１の導電膜１０４をソース配線ＳＬの一部に用いることもできる。その場合、第１の導電膜１０４および第２の導電膜１１６を第３の導電膜１１８を介して接続する必要がある。第１の導電膜１０４および第２の導電膜１１６を接続する箇所は、半導体装置内であればどこでも構わないが、例えば保護回路を設ける場合、保護回路の周辺で接続すると設計上好ましい。
【００４６】
半導体膜１０６は、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜、炭化シリコン膜もしくは窒化ガリウム膜、または酸化物半導体膜を用いればよい。
【００４７】
例えば、半導体膜１０６に用いる酸化物半導体膜としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いてもよい。また、上記の材料に酸化シリコンを含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
【００４８】
また、酸化物半導体膜として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎまたはＧａおよびＣｏなどを用いてもよい。
【００４９】
また、酸化物半導体膜として、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有した結晶（ＣＡＡＣ：Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌ）を含む酸化物を含んでもよい。なお、ＣＡＡＣを含む酸化物半導体膜は、一部に結晶粒界を有している。
【００５０】
第２の絶縁膜１１２および第３の絶縁膜１０８は、第１の絶縁膜１０２と同様の構成とすればよい。または、半導体膜１０６に酸化物半導体膜を用いる場合、加熱により酸素を放出する膜を用いればよい。または、第１の導電膜１０４の材料が半導体膜１０６に拡散し、トランジスタ特性に悪影響を与えることがある場合、第１の導電膜１０４の材料の拡散係数が小さい絶縁膜を用いればよい。第３の絶縁膜１０８は、半導体膜１０６の保護膜として機能する。
【００５１】
「加熱により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
【００５２】
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下に説明する。
【００５３】
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、測定したスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。
【００５４】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【００５５】
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α      （数式１）
【００５６】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した。
【００５７】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【００５８】
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
【００５９】
上記構成において、加熱により酸素を放出する膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値である。
【００６０】
第２の絶縁膜１１２または第３の絶縁膜１０８から酸化物半導体膜である半導体膜１０６に酸素が供給されることで、第２の絶縁膜１１２または第３の絶縁膜１０８、および酸化物半導体膜である半導体膜１０６の界面準位密度を低減できる。この結果、トランジスタの動作などに起因して生じうる電荷などが、上述の第２の絶縁膜１１２または第３の絶縁膜１０８、および酸化物半導体膜である半導体膜１０６の界面に捕獲されることを抑制することができ、電気特性の劣化の少ないトランジスタＴｒを得ることができる。
【００６１】
さらに、酸化物半導体膜の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。第２の絶縁膜１１２または第３の絶縁膜１０８から酸化物半導体膜である半導体膜１０６に酸素が十分に供給されることにより、しきい値電圧がマイナス方向へシフトする要因である、酸化物半導体膜の酸素欠損密度を低減することができる。
【００６２】
即ち、第２の絶縁膜１１２または第３の絶縁膜１０８に、加熱により酸素を放出する膜を設けることで、半導体膜１０６と第２の絶縁膜１１２との界面の界面準位密度、または半導体膜１０６と第３の絶縁膜１０８との界面の界面準位密度、ならびに酸化物半導体膜である半導体膜１０６の酸素欠損密度を低減し、酸化物半導体膜である半導体膜１０６と第２の絶縁膜１１２または第３の絶縁膜１０８との界面におけるキャリア捕獲の影響を小さくすることができる。
【００６３】
第２の導電膜１１６は、第１の導電膜１０４と同様の構成とすればよい。第２の導電膜１１６に銅を用いると、ソース配線の抵抗を低減でき、大型表示装置でも配線遅延等の発生を低減することができる。第２の導電膜１１６に銅を用いる場合、下地となる膜の材質によっては密着性が悪くなるため、下地となる膜と密着性のよい膜と銅膜との積層構造にすることが好ましい。例えば、下地となる膜と密着性のよい膜としてチタン、モリブデン、マンガン、銅またはアルミニウムなどを含む膜を用いればよい。また、半導体膜１０６中に銅が拡散することを防ぐために、窒化物金属膜との積層としてもよい。窒化物金属膜は、窒化チタン、窒化クロム、窒化モリブデン、窒化タンタルまたは窒化タングステンを用いればよい。
【００６４】
第４の絶縁膜１２０は、第１の絶縁膜１０２と同様の構成とすればよい。
【００６５】
第３の導電膜１１８は、透光性を有する導電膜であればよく、酸化インジウム、酸化亜鉛、酸化錫、酸化アルミニウム、酸化シリコン、酸化チタン、酸化ガリウムおよび酸化タングステン、ならびにこれらの混合物を用いればよい。例えば、酸化インジウムと酸化錫の混合物であるインジウム錫酸化物（ＩＴＯともいう。）を用いればよい。ただし、ＩＴＯは、熱処理などで結晶化しやすく、半導体装置の信頼性を低下させる要因にもなりうる。そのため、ＩＴＯの結晶化を抑制するために酸化シリコンを混合させた材料を用いると好ましい。
【００６６】
作製する表示装置の構成によっては、第３の導電膜１１８は、透光性を有する膜でなくても構わない。例えば、第１の導電膜１０４と同一の材料を用いて形成してもよい。
【００６７】
なお、第３の導電膜１１８は、表示装置の画素電極としての機能を有する。
【００６８】
以下に、図１に示した半導体装置の作製方法を説明する。
【００６９】
まず、基板１００上に第１の絶縁膜１０２、第１の導電膜１０４、第２の絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８を大気に暴露せずに連続して成膜する（図２（Ａ）参照。）。
【００７０】
第１の絶縁膜１０２乃至第３の絶縁膜１０８を大気に暴露せずに連続して成膜することで、膜と膜との界面の汚染を抑制できて好ましい。特に、半導体膜１０６および第３の絶縁膜１０８の界面の汚染がある場合、トランジスタＴｒの電気特性および信頼性の悪化に繋がることがある。
【００７１】
第１の絶縁膜１０２、第１の導電膜１０４、第２の絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などの成膜方法で成膜する。
【００７２】
第３の絶縁膜１０８上にレジスト１２１を塗布し（図２（Ｂ）参照。）、多階調マスクである第１のフォトマスクにて露光し現像してレジストマスク１３１を形成する。なお、レジストマスク１３１は、多階調マスクによって露光し現像されているため、レジストのない領域と、レジストの薄い領域（第１の厚さの領域ともいう。）と、レジストの厚い領域（第２の厚さの領域ともいう。）と、を有する（図２（Ｃ）参照。）。
【００７３】
レジストマスク１３１を用いて、第３の絶縁膜１０８、半導体膜１０６、第２の絶縁膜１１２および第１の導電膜１０４をエッチングする。該エッチング処理によってレジストマスク１３１の形状も変化し、レジストマスク１４１となる（図３（Ａ）参照。）。
【００７４】
アッシングなどのプラズマ処理によってレジストマスク１４１を後退させ、レジストの薄い領域がなくなるまで処理し、レジストマスク１５１を形成する（図３（Ｂ）参照。）。このとき、アッシングなどのプラズマ処理によって、第１の導電膜１０４の露出した側壁は酸化され、絶縁物１１４で覆われていてもよい（図１７（Ａ）参照。）。第１の導電膜１０４の露出した側壁が酸化することによって、後に形成されるソース配線ＳＬが第１の導電膜１０４と同一層かつ同一材料で形成されるゲート配線ＧＬおよび共通配線ＣＬの側壁で電気的に接続されることを抑制できる。なお、第１の導電膜１０４の側壁を酸化するために、酸化性ガスを用いたプラズマ処理を単独で、またはアッシングに加えて行ってもよい。例えば、酸化性ガスとして、酸素、オゾン、酸化窒素などを用いればよい。
【００７５】
レジストマスク１５１を用いて第３の絶縁膜１０８をエッチングし、その後レジストマスク１５１を除去する（図３（Ｃ）参照。）。このとき、第１の絶縁膜１０２があることによって基板１００のエッチングを防ぐことができる。
【００７６】
次に、第２の導電膜１１６をスパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法などの成膜方法で成膜する（図４（Ａ）参照。）。
【００７７】
第２の導電膜１１６上にレジスト１２２を塗布し（図４（Ｂ）参照。）、第２のフォトマスクを用いて露光および現像を行ってレジストマスク１３２を形成する（図４（Ｃ）参照。）。
【００７８】
レジストマスク１３２を用いて第２の導電膜１１６をエッチングし、その後レジストマスク１３２を除去する（図５（Ａ）参照。）。
【００７９】
次に、第４の絶縁膜１２０をスパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法などの成膜方法で成膜する（図５（Ｂ）参照。）。
【００８０】
第４の絶縁膜１２０上にレジスト１２３を塗布し（図５（Ｃ）参照。）、第３のフォトマスクを用いて露光および現像を行ってレジストマスク１３３を形成する（図６（Ａ）参照。）。
【００８１】
レジストマスク１３３を用いて第４の絶縁膜１２０をエッチングする。該エッチング処理によってレジストマスク１３３の形状も変化し、レジストマスク１４３となる（図６（Ｂ）参照。）。
【００８２】
レジストマスク１４３を用いて第３の絶縁膜１０８および半導体膜１０６をエッチングし、その後レジストマスク１４３を除去する（図６（Ｃ）参照。）。このとき、第３の絶縁膜１０８および半導体膜１０６と比較し、第２の導電膜１１６のエッチングレートが低くなる条件を用いて、第３の絶縁膜１０８および半導体膜１０６をエッチングするとよい。
【００８３】
なお、容量部Ｃｓにおいて、必ずしも第４の絶縁膜１２０、第３の絶縁膜１０８および半導体膜１０６の全てをエッチングしなくてはならないわけではない。ただし、容量部Ｃｓの表示装置における専有面積を低減するためには、第４の絶縁膜１２０、第３の絶縁膜１０８および半導体膜１０６をエッチングし、容量部Ｃｓの単位面積当たりの容量を増すことが好ましい。
【００８４】
次に、透光性を有する第３の導電膜１１８をスパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法などの成膜方法で成膜する（図７（Ａ）参照。）。
【００８５】
第３の導電膜１１８上にレジスト１２４を塗布し（図７（Ｂ）参照。）、第４のフォトマスクを用いて露光および現像を行ってレジストマスク１３４を形成する（図７（Ｃ）参照。）。
【００８６】
レジストマスク１３４を用いて第３の導電膜１１８をエッチングし、レジストマスク１３４を除去し、図１に示す半導体装置を作製する。なお、ゲート配線ＧＬおよび共通配線ＣＬの側壁が絶縁物１１４で覆われている場合、図１７（Ｂ）に示す断面構造となる。
【００８７】
以上の工程によって、フォトマスクを４枚用いて、半導体装置のトランジスタＴｒ、容量部Ｃｓ、ならびに共通配線ＣＬおよびソース配線ＳＬとの交差部を作製することができる。
【００８８】
本実施の形態に示す半導体装置を適用することで、開口率が高く、表示品位の高い表示装置を作製することができる。
【００８９】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【００９０】
（実施の形態２）
本実施の形態では、実施の形態１と異なる構成の半導体装置（表示装置のトランジスタおよび容量部）について図１１乃至図１４を用いて説明する。図１１乃至図１４では、ソース配線ＳＬおよびトランジスタＴｒと、共通電極ＣＥおよび共通配線ＣＬの接続部と、容量部Ｃｓと、について並行して説明する。
【００９１】
本実施の形態では、横電界方式の一種であるＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードの液晶表示装置に適用可能な半導体装置について説明する。
【００９２】
図１１（Ａ）および図１１（Ｂ）は、それぞれ本実施の形態で作製する表示装置の断面図および上面図である。図１１（Ｂ）の一点鎖線Ａ−Ｂ、一点鎖線Ｃ−Ｄおよび一点鎖線Ｅ−Ｆは、それぞれ図１１（Ａ）の断面Ａ−Ｂ、断面Ｃ−Ｄおよび断面Ｅ−Ｆに対応する。なお、図１１（Ｂ）は、簡単のため、膜を一部省略した形で示す。
【００９３】
図１１（Ａ）の断面Ａ−Ｂは、図１（Ａ）の断面Ａ−Ｂと同様の構成とすればよい。
【００９４】
図１１（Ａ）の断面Ｃ−Ｄは、基板１００と、基板１００上の第１の絶縁膜１０２と、第１の絶縁膜１０２上の外周が概略一致する第１の導電膜１０４、第２の絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８と、第１の絶縁膜１０２、第１の導電膜１０４、第２の絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８上の第４の絶縁膜１２０と、第２の絶縁膜１１２、半導体膜１０６、第３の絶縁膜１０８および第４の絶縁膜１２０に設けられた開口部を介して第１の導電膜１０４と接する第３の導電膜１１８ｂと、を有する共通電極ＣＥおよび共通配線ＣＬの接続部である。ここで、第３の導電膜１１８ｂは共通電極ＣＥである。
【００９５】
図１１（Ａ）の断面Ｅ−Ｆは、基板１００と、基板１００上の第１の絶縁膜１０２と、第１の絶縁膜１０２上の外周が概略一致する第１の導電膜１０４、第２の絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８と、第１の絶縁膜１０２、第１の導電膜１０４、第２の絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８上の第４の絶縁膜１２０と、第４の絶縁膜１２０を覆う第３の導電膜１１８ａと、を有する容量部Ｃｓである。
【００９６】
容量部Ｃｓにおいて、第１の導電膜１０４は第１の容量電極および共通配線ＣＬの機能を有し、第２の絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８は誘電体膜の機能を有し、第３の導電膜１１８ａは第２の容量電極の機能を有する。第３の導電膜１１８ａである第２の容量電極は、第２の導電膜１１６であるトランジスタＴｒのソース電極またはドレイン電極と、第４の絶縁膜１２０に設けられた開口部を介して接続する画素電極の機能も有する。
【００９７】
図１１に示す半導体装置の作製方法について、図１２を用いて説明する。
【００９８】
図１２（Ａ）は実施の形態１における図５（Ｂ）に対応する。即ち、図１２（Ａ）以前の工程は実施の形態１を参酌する。
【００９９】
まず、レジストを塗布し、フォトマスクにて露光および現像を行ってレジストマスクを形成する。該レジストマスクを用いて、第２の導電膜１１６と十分に選択比が取れる条件で第４の絶縁膜１２０、第３の絶縁膜１０８、半導体膜１０６および第２の絶縁膜１１２をエッチングし、レジストマスクを除去する（図１２（Ｂ）参照。）。
【０１００】
次に、第３の導電膜１１８を成膜する。第３の導電膜１１８上にレジストを塗布し、フォトマスクを用いて露光および現像を行ってレジストマスクを形成する。該レジストマスクを用いて第３の導電膜１１８をエッチングし、その後レジストマスクを除去し、図１１に示す半導体装置を作製する。
【０１０１】
図１１と異なる構成についても、図１３を用いて説明する。
【０１０２】
図１３（Ａ）および図１３（Ｂ）は、それぞれ本実施の形態で作製する表示装置の断面図および上面図である。図１３（Ｂ）の一点鎖線Ａ−Ｂ、一点鎖線Ｃ−Ｄおよび一点鎖線Ｅ−Ｆは、それぞれ図１３（Ａ）の断面Ａ−Ｂ、断面Ｃ−Ｄおよび断面Ｅ−Ｆに対応する。なお、図１３（Ｂ）は、簡単のため、膜を一部省略した形で示す。
【０１０３】
図１１（Ｂ）および図１３（Ｂ）に示したように、第３の導電膜１１８ａおよび第３の導電膜１１８ｂである画素電極および共通電極ＣＥを有することがＩＰＳモードの特徴である。該画素電極および共通電極ＣＥ間に電界を形成し、液晶分子の向きを変えることができる。なお、本実施の形態では、櫛型形状の画素電極および共通電極ＣＥを用いているが、これに限定されず様々な形状をとりうる。
【０１０４】
図１３（Ａ）の断面Ａ−Ｂは、図１（Ａ）の断面Ａ−Ｂと同様の構成とすればよい。
【０１０５】
図１３（Ａ）の断面Ｃ−Ｄは、基板１００と、基板１００上の第１の絶縁膜１０２と、第１の絶縁膜１０２上の第１の導電膜１０４と、第１の導電膜１０４上の第２の絶縁膜１１２と、第１の導電膜１０４と接する第３の導電膜１１８ｂと、を有する共通電極ＣＥおよび共通配線ＣＬの接続部である。
【０１０６】
図１３（Ａ）の断面Ｅ−Ｆは、図１（Ａ）の断面Ｃ−Ｄと同様の構成とすればよい。
【０１０７】
図１３に示す半導体装置の作製方法について、図１４を用いて説明する。
【０１０８】
図１４（Ａ）は実施の形態１における図５（Ｂ）に対応する。即ち、図１４（Ａ）以前の工程は実施の形態１を参酌する。
【０１０９】
まず、レジストを塗布し、フォトマスクにて露光し現像してレジストマスクを形成する。該レジストマスクを用いて、第２の導電膜１１６と十分に選択比が取れる条件で第４の絶縁膜１２０、第３の絶縁膜１０８および半導体膜１０６をエッチングし、レジストマスクを除去する（図１４（Ｂ）参照。）。
【０１１０】
このとき、オーバーエッチング処理を行うことによって第２の絶縁膜１１２を後退させてもよい（図１４（Ｃ）参照。）。これによって共通配線ＣＬと共通電極ＣＥが接続しやすくなる。
【０１１１】
次に、第３の導電膜１１８を成膜する。第３の導電膜１１８上にレジストを塗布し、フォトマスクを用いて露光および現像を行ってレジストマスクを形成する。該レジストマスクを用いて第３の導電膜１１８をエッチングし、その後レジストマスクを除去し、図１３に示す半導体装置を作製する。
【０１１２】
なお、本実施の形態で用いる第３の導電膜１１８ａおよび第３の導電膜１１８ｂは、透光性を有する導電膜を用いることが好ましいが、表示装置の動作速度を高めるために低抵抗である第１の導電膜１０４で示した材料を適用しても構わない。
【０１１３】
以上に示したように、横電界方式の一種であるＩＰＳモードの液晶表示装置に対応した半導体装置を作製することができる。
【０１１４】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１１５】
（実施の形態３）
本実施の形態では、実施の形態１および実施の形態２と異なる構成の半導体装置（表示装置のトランジスタおよび容量部）について図１５および図１６を用いて説明する。図１５および図１６では、ソース配線ＳＬおよびトランジスタＴｒと、共通電極ＣＥおよび共通配線ＣＬの接続部と、共通電極ＣＥおよび画素電極ＴＥが重なる領域と、について並行して説明する。
【０１１６】
本実施の形態では、横電界方式の一種であるＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードの液晶表示装置に適用可能な半導体装置について説明する。
【０１１７】
ＦＦＳモードの液晶表示装置では、共通電極ＣＥおよび画素電極ＴＥの重なる領域が容量部を形成するため、容量配線による容量部の形成は不要となる。
【０１１８】
図１５（Ｂ）では見やすさのため、第４の導電膜１２８を点線で示す。なお、第４の導電膜１２８は、基板１００の全面に設けられており、図１５（Ｂ）に示したＬ字形状の開口部１３８を有する。図１５（Ａ）に示したように、第３の導電膜１１８および第４の導電膜１２８である画素電極ＴＥおよび共通電極ＣＥで第５の絶縁膜１２６を挟む構造がＦＦＳモードの特徴である。該二つの電極間に電界を形成し、液晶分子の向きを変えることができる。なお、本実施の形態では、共通電極ＣＥである第４の導電膜１２８にＬ字形状の開口部１３８を設けているが、これに限定されず様々な形状をとりうる。
【０１１９】
図１５（Ａ）の断面Ａ−Ｂは、図１（Ａ）の断面Ａ−Ｂと同様の構造上に第５の絶縁膜１２６を成膜し、その後第４の導電膜１２８を積層して形成した構成である。
【０１２０】
図１５（Ａ）の断面Ｃ−Ｄは、基板１００と、基板１００上の第１の絶縁膜１０２と、第１の絶縁膜１０２上の外周が概略一致する第１の導電膜１０４、第２の絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８と、第１の絶縁膜１０２、第１の導電膜１０４、第２の絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８上の第４の絶縁膜１２０と、第２の絶縁膜１１２、半導体膜１０６、第３の絶縁膜１０８および第４の絶縁膜１２０に設けられた第１の導電膜１０４を露出する開口部と、該開口部および第４の絶縁膜１２０を覆う第５の絶縁膜１２６と、第５の絶縁膜１２６に設けられた開口部を介して第１の導電膜１０４と接する第４の導電膜１２８と、を有する共通電極ＣＥおよび共通配線ＣＬの接続部である。なお、共通電極ＣＥと共通配線ＣＬは、一箇所の開口部を介して接続しているが、これに限定されるものではない。例えば、複数の開口部を介して共通電極ＣＥと共通配線ＣＬを接続しても構わない。
【０１２１】
図１５（Ａ）の断面Ｅ−Ｆは、基板１００と、基板１００上の第１の絶縁膜１０２と、第１の絶縁膜１０２上の第４の絶縁膜１２０と、第４の絶縁膜１２０上の第３の導電膜１１８と、第３の導電膜１１８上の第５の絶縁膜１２６と、第５の絶縁膜１２６上の開口部を有する第４の導電膜１２８と、を有する共通電極ＣＥおよび画素電極ＴＥが重なる領域である。
【０１２２】
図１５に示す半導体装置の作製方法について、図１６を用いて説明する。
【０１２３】
図１６（Ａ）は実施の形態２における図１２（Ｂ）に対応する。即ち、図１６（Ａ）以前の工程は実施の形態２を参酌する。
【０１２４】
まず、第３の導電膜１１８を成膜し、第３の導電膜１１８上にレジストを塗布し、フォトマスクを用いて露光および現像を行ってレジストマスクを形成する。該レジストマスクを用いて第３の導電膜１１８をエッチングし、レジストマスクを除去する（図１６（Ｂ）参照。）。
【０１２５】
次に、第５の絶縁膜１２６を成膜する（図１６（Ｃ）参照。）。
【０１２６】
次に、第４の導電膜１２８を成膜し、第４の導電膜１２８上にレジストを塗布し、フォトマスクを用いて露光および現像を行ってレジストマスクを形成する。該レジストマスクを用いて第４の導電膜１２８をエッチングし、その後レジストマスクを除去し、図１５に示す半導体装置を作製する。
【０１２７】
第４の導電膜１２８は、第３の導電膜１１８または第１の導電膜１０４と同様の材料を用いて形成すればよい。
【０１２８】
以上に示したように、横電界方式の一種であるＦＦＳモードの液晶表示装置に対応した半導体装置を作製することができる。
【０１２９】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１３０】
（実施の形態４）
本実施の形態では、実施の形態１で説明した半導体装置を用いた液晶表示装置の例を図８を用いて説明する。なお、以下の説明では半導体装置の一として液晶表示装置を例示して説明するが、これに限定されるものではない。以下に説明する作製方法を適用して、例えば、ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置を作製してもよい。
【０１３１】
図８はアクティブマトリクス基板である第１の基板２００上に形成されたトランジスタ２７４および液晶素子２７２を、対向基板である第２の基板２０１との間にシール材２５５によって封止した液晶表示装置の上面図および断面図である。図８（Ｂ）は、図８（Ａ）における一点鎖線Ｇ−Ｈの断面に対応する。
【０１３２】
第１の基板２００上に設けられた画素部２７６を囲むようにして、シール材２５５を有し、シール材２５５によって画素部２７６上に第２の基板２０１が設けられ、液晶２５６が封止される。
【０１３３】
第１の基板２００上のシール材２５５で囲まれている領域より外側に入力端子２７８を有し、ＦＰＣ２５８およびＦＰＣ２５９が接続されている。なお、ＦＰＣはフレキシブルプリント基板（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔｓ）の略称である。
【０１３４】
ＦＰＣ２５８は、異なる基板に作製された信号線駆動回路２５１と電気的に接続され、ＦＰＣ２５９は、異なる基板に作製された走査線駆動回路２５２と電気的に接続されている。画素部２７６に与えられる各種信号および電位は、ＦＰＣ２５８およびＦＰＣ２５９を介して、信号線駆動回路２５１および走査線駆動回路２５２から供給される。
【０１３５】
また、図８では信号線駆動回路２５１および走査線駆動回路２５２をそれぞれＦＰＣ２５８およびＦＰＣ２５９上に設けているが、信号線駆動回路２５１および走査線駆動回路２５２を基板２００上に作製してもよい。
【０１３６】
図８に示す液晶表示装置は、第１の基板２００の画素電極２６６を覆う配向膜２６８および第２の基板２０１に設けられたスペーサ２６４ならびにスペーサ２６４および対向電極２７０を覆う配向膜２６２を有する。また、図示しないが、カラーフィルタや遮光層などを有してもよい。
【０１３７】
電極２１８および配線２１６は、ＦＰＣ２５８が有する端子と異方性導電膜２６０を介して接続される。電極２１８は、画素電極２６６と同一層かつ同一材料で形成され、配線２１６は、トランジスタ２７４のソース電極およびドレイン電極と同一層かつ同一材料で形成される。図示しないが、電極２１８および異方性導電膜２６０を介してトランジスタ２７４のゲート電極と同一層かつ同一材料である配線がＦＰＣ２５８の有する端子と接続する構成としても構わない。その場合、トランジスタ２７４のゲート電極と同一層かつ同一材料である配線および配線２１６を画素電極２６６と同一層かつ同一材料の導電膜を介して接続する必要がある。配線２０４および配線２１６を接続する箇所は、表示装置内であればどこでも構わないが、例えば後に述べる保護回路を設ける場合、保護回路の周辺で接続すると設計上好ましい。
【０１３８】
トランジスタ２７４は、実施の形態１で示したトランジスタＴｒを用いることができる。
【０１３９】
第１の基板２００上にエッチストップ膜２０２を設けても構わない。
【０１４０】
液晶２５６には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いればよい。また、ブルー相を示す液晶を用いてもよい。ブルー相を示す液晶を用いる場合、配向膜２６２、２６８は設けなくてよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
【０１４１】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。チャネル領域が形成される半導体層に、酸化物半導体を用いたトランジスタを用いる場合、リーク電流が小さいため、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
【０１４２】
また、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０１４３】
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うことができる。
【０１４４】
液晶表示装置は光源または表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁層、導電層などの薄膜はすべて可視光の波長領域の光に対して透光性を有する。
【０１４５】
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０１４６】
以上のように、大型の表示装置においても信頼性が高く、表示品位の高い表示装置を提供することができる。
【０１４７】
また、本発明の一態様を用いることによって、フォトリソグラフィ工程数を削減することで、コストを削減できる上、容量部を小面積化できるため、開口率が高く、消費電力の小さい表示装置を提供することができる。
【０１４８】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１４９】
（実施の形態５）
本実施の形態では、実施の形態１乃至実施の形態４を適用した電子機器の例について説明する。
【０１５０】
図９（Ａ）はスマートフォンである。筐体３００と、ボタン３０１と、マイクロフォン３０２と、表示部３０３と、スピーカ３０４と、カメラ３０５と、を具備し、携帯型電話機としての機能を有する。本発明の一態様は、表示部３０３およびカメラ３０５に適用することができる。また、図示しないが、本体内部にある演算装置、無線回路または記憶装置に本発明の一態様を適用することもできる。
【０１５１】
図９（Ｂ）は、ディスプレイである。筐体３１０と、表示部３１１と、を具備する。本発明の一態様は、表示部３１１に適用することができる。本発明の一態様を用いることで、表示部３１１のサイズを大きくしたときにも表示品位の高いディスプレイとすることができる。
【０１５２】
図９（Ｃ）は、デジタルスチルカメラである。筐体３２０と、ボタン３２１と、マイクロフォン３２２と、表示部３２３と、を具備する。本発明の一態様は、表示部３２３に適用することができる。また、図示しないが、記憶装置またはイメージセンサに本発明の一態様を適用することもできる。
【０１５３】
本発明の一態様を用いることで、電子機器のコストを小さくすることができる。また表示品位の高い表示装置を得ることができる。
【０１５４】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【符号の説明】
【０１５５】
１００    基板
１０２    第１の絶縁膜
１０４    第１の導電膜
１０６    半導体膜
１０８    第３の絶縁膜
１１２    第２の絶縁膜
１１４    絶縁物
１１６    第２の導電膜
１１８    第３の導電膜
１１８ａ    第３の導電膜
１１８ｂ    第３の導電膜
１２０    第４の絶縁膜
１２１    レジスト
１２２    レジスト
１２３    レジスト
１２４    レジスト
１２６    第５の絶縁膜
１２８    第４の導電膜
１３１    レジストマスク
１３２    レジストマスク
１３３    レジストマスク
１３４    レジストマスク
１４１    レジストマスク
１４３    レジストマスク
１５１    レジストマスク
２００    基板
２０１    基板
２０２    エッチストップ膜
２０４    配線
２１６    配線
２１８    電極
２５１    信号線駆動回路
２５２    走査線駆動回路
２５５    シール材
２５６    液晶
２５８    ＦＰＣ
２５９    ＦＰＣ
２６０    異方性導電膜
２６２    配向膜
２６４    スペーサ
２６６    画素電極
２６８    配向膜
２７０    対向電極
２７２    液晶素子
２７４    トランジスタ
２７６    画素部
２７８    入力端子
３００    筐体
３０１    ボタン
３０２    マイクロフォン
３０３    表示部
３０４    スピーカ
３０５    カメラ
３１０    筐体
３１１    表示部
３２０    筐体
３２１    ボタン
３２２    マイクロフォン
３２３    表示部
【図１】
2012178545.tif 000003
【図２】
2012178545.tif 000004
【図３】
2012178545.tif 000005
【図４】
2012178545.tif 000006
【図５】
2012178545.tif 000007
【図６】
2012178545.tif 000008
【図７】
2012178545.tif 000009
【図８】
2012178545.tif 000010
【図９】
2012178545.tif 000011
【図１０】
2012178545.tif 000012
【図１１】
2012178545.tif 000013
【図１２】
2012178545.tif 000014
【図１３】
2012178545.tif 000015
【図１４】
2012178545.tif 000016
【図１５】
2012178545.tif 000017
【図１６】
2012178545.tif 000018
【図１７】
2012178545.tif 000019