(57)【要約】【課題】光取り出し効率を向上させることのできる発光素子を提供する。【解決手段】発光素子１は、第１半導体層と、第２半導体層と、第１半導体層と第２半導体層とに挟まれる発光層とを有する半導体積層構造１０と、半導体積層構造１０の一方の面上に設けられ、線状表面電極部を有する表面電極５０と、半導体積層構造１０の表面電極５０が設けられる側の反対の面側に設けられ、光を反射する反射層３２と、半導体積層構造１０と反射層３２との間に設けられる誘電体層と、半導体積層構造１０と反射層３２とを電気的に接続し、線状界面電極部を有する界面電極４０とを備え、線状表面電極部と線状界面電極部とがそれぞれ、平面視にて予め定められた方向に沿って延び、半導体積層構造１０が、半導体積層構造１０の反射層３２の反対側の表面に、予め定められた方向とは異なる方向に沿って設けられる溝８０を有する。【選択図】図１Ｂ
2012084727.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、前記第１導電型とは異なる第２導電型の第２半導体層と、前記第１半導体層と前記第２半導体層とに挟まれる発光層とを有する半導体積層構造と、
前記半導体積層構造の一方の面上に設けられ、線形状の線状表面電極部を有する表面電極と、
前記半導体積層構造の前記表面電極が設けられる側の反対の面側に設けられ、前記発光層が発する光を反射する反射層と、
前記半導体積層構造と前記反射層との間に設けられる誘電体層と、
前記半導体積層構造と前記反射層とを電気的に接続し、線形状の線状界面電極部を有する界面電極と
を備え、
前記線状表面電極部と前記線状界面電極部とがそれぞれ、平面視にて予め定められた方向に沿って延び、
前記半導体積層構造が、前記半導体積層構造の前記反射層の反対側の表面に、前記予め定められた方向とは異なる方向に沿って設けられる溝を有する発光素子。
【請求項２】
前記溝が、前記半導体積層構造の前記反射層の反対側の表面にストライプ形状を有して設けられ、
前記予め定められた方向が、前記溝が延びる方向に略直交する方向である請求項１に記載の発光素子。
【請求項３】
前記半導体積層構造の前記反射層の反対側の表面が、前記第１半導体層の表面であり、
前記溝が、前記第１半導体層の表面から前記第２半導体層まで到達する深さを有する請求項２に記載の発光素子。
【請求項４】
前記第１半導体層が、前記第２半導体層の体積抵抗率より低い体積抵抗率を有する請求項３に記載の発光素子。
【請求項５】
前記第１半導体層が、前記発光層の反対側の表面に凹凸部を有する請求項４に記載の発光素子。
【請求項６】
前記凹凸部が、予め定められた周期のパターンを有し、
前記半導体積層構造が、複数の溝を有し、
前記複数の溝が、前記予め定められた周期のパターンのピッチより大きなピッチの間隔で並ぶ請求項５に記載の発光素子。
【請求項７】
前記複数の溝がそれぞれ、１μｍ以上１０μｍ以下の幅を有する請求項６に記載の発光素子。
【請求項８】
前記溝が、前記溝の延びる方向に略直交する方向のエッチング端面が順メサ方向であり、断面視にて台形状を有する請求項７に記載の発光素子。
【請求項９】
前記溝が、前記第１半導体層の表面の一部の領域であって、前記表面電極が形成される領域を除く領域に設けられる請求項８に記載の発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子に関する。特に、本発明は、光取り出し効率を向上させた発光素子に関する。
【背景技術】
【０００２】
従来、支持構造体と発光構造体とを備える半導体発光素子であって、支持構造体が、支持基板と、支持基板の一の表面の上方に設けられる支持基板側接合層とを有し、発光構造体が、支持基板側接合層と接合する発光構造側接合層と、発光構造側接合層の支持基板の反対側に設けられる反射領域と、反射領域の発光構造側接合層の反対側に設けられ、所定の波長の光を発する発光層と、発光層の反射領域の反対側において光を乱反射させる光取り出し面とを含む半導体積層構造とを有し、反射領域が半導体積層構造の屈折率よりも低い屈折率を有する材料からなる透明層と金属材料からなる反射層とを含み、透明層が透明層に入射した光の多重反射による干渉が抑制される厚さを有する半導体発光素子が知られている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２００１７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の半導体発光素子は、半導体積層構造内において光を乱反射させることができるものの、当該光は半導体積層構造内で様々な要因で半導体に吸収され、損失する。このような光の吸収損失による半導体発光素子の光取り出し効率の低下を抑制することについてはまだ検討の余地がある。
【０００５】
したがって、本発明の目的は、光取り出し効率を向上させることのできる発光素子を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、上記課題を解決することを目的として、第１導電型の第１半導体層と、第１導電型とは異なる第２導電型の第２半導体層と、第１半導体層と第２半導体層とに挟まれる発光層とを有する半導体積層構造と、半導体積層構造の一方の面上に設けられ、線形状の線状表面電極部を有する表面電極と、半導体積層構造の表面電極が設けられる側の反対の面側に設けられ、発光層が発する光を反射する反射層と、半導体積層構造と反射層との間に設けられる誘電体層と、半導体積層構造と反射層とを電気的に接続し、線形状の線状界面電極部を有する界面電極とを備え、線状表面電極部と線状界面電極部とがそれぞれ、平面視にて予め定められた方向に沿って延び、半導体積層構造が、半導体積層構造の反射層の反対側の表面に、予め定められた方向とは異なる方向に沿って設けられる溝を有する発光素子が提供される。
【０００７】
また、上記発光素子において、溝が、半導体積層構造の反射層の反対側の表面にストライプ形状を有して設けられ、予め定められた方向が、溝が延びる方向に略直交する方向であってもよい。
【０００８】
また、上記発光素子において、半導体積層構造の反射層の反対側の表面が、第１半導体層の表面であり、溝が、第１半導体層の表面から第２半導体層まで到達する深さを有することもできる。
【０００９】
また、上記発光素子において、第１半導体層が、第２半導体層の体積抵抗率より低い体積抵抗率を有することもできる。
【００１０】
また、上記発光素子において、第１半導体層が、発光層の反対側の表面に凹凸部を有することもできる。
【００１１】
また、上記発光素子において、凹凸部が、予め定められた周期のパターンを有し、半導体積層構造が、複数の溝を有し、複数の溝が、予め定められた周期のパターンのピッチより大きなピッチの間隔で並んでもよい。
【００１２】
また、上記発光素子において、複数の溝がそれぞれ、１μｍ以上１０μｍ以下の幅を有してもよい。
【００１３】
また、上記発光素子において、溝が、溝の延びる方向に略直交する方向のエッチング端面が順メサ方向であり、断面視にて台形状を有することもできる。
【００１４】
また、上記発光素子において、溝が、第１半導体層の表面の一部の領域であって、表面電極が形成される領域を除く領域に設けられてもよい。
【発明の効果】
【００１５】
本発明に係る発光素子によれば、光取り出し効率を向上させることのできる発光素子を提供できる。
【図面の簡単な説明】
【００１６】
【図１Ａ】本発明の実施の形態に係る発光素子の平面図である。
【図１Ｂ】（ａ）は図１ＡのＡ−Ａ線における断面図であり、（ｂ）は図１ＡのＢ−Ｂ線における断面図である。
【図１Ｃ】本実施の形態に係る発光素子が備える溝の拡大断面図である。
【図２Ａ】本発明の実施の形態に係る発光素子の製造工程の流れを示す図である。
【図２Ｂ】本発明の実施の形態に係る発光素子の製造工程の流れを示す図である。
【図２Ｃ】本発明の実施の形態に係る発光素子の製造工程の流れを示す図である。
【図２Ｄ】本発明の実施の形態に係る発光素子の製造工程の流れを示す図である。
【図２Ｅ】本発明の実施の形態に係る発光素子の製造工程の流れを示す図である。
【図２Ｆ】本発明の実施の形態に係る発光素子の製造工程の流れを示す図である。
【図３】絶縁層に屈折率が１．４５の材料を用いた場合の反射層における平均反射率の計算結果を示す図である。
【図４】絶縁層に屈折率が２．０の材料を用いた場合の反射層における平均反射率の計算結果を示す図である。
【発明を実施するための形態】
【００１７】
［実施の形態］
図１Ａは、本発明の実施の形態に係る発光素子の平面図の一例を示す。また、図１Ｂの（ａ）は、図１ＡのＡ−Ａ線における断面の概要を示し、図１Ｂの（ｂ）は、図１ＡのＢ−Ｂ線における断面の概要を示す。
【００１８】
（発光素子１の構造の概要）
本実施の形態に係る発光素子１は、例えば、赤色光又は赤外光を放射する発光素子としての発光ダイオード（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＬＥＤ）である。発光素子１は、図１Ｂに示すように、発光層としての活性層１３を有すると共に、平面視にて予め定められた一の方向に沿って直線状に延びる溝８０を一方の面に有する半導体積層構造１０と、半導体積層構造１０の一方の面上であって溝８０が設けられている領域を除く領域にオーミック接合する表面電極５０と、半導体積層構造１０の他方の面側に設けられ、活性層１３が発する光を反射する反射層３２と、半導体積層構造１０と反射層３２との間に設けられる誘電体層としての絶縁層３０と、絶縁層３０の一部を貫通し、半導体積層構造１０と反射層３２とを電気的に接続する界面電極４０とを備える。
【００１９】
また、発光素子１は、反射層３２の絶縁層３０に接している側の反対側に導電性を有する支持基板２０を備え、支持基板２０の反射層３２の反対側の面の略全面には、支持基板２０にオーミック接合する裏面電極５５が設けられる。そして、発光素子１は、反射層３２の半導体積層構造１０の側の反対側に設けられる半導体積層構造側接合層３６と、支持基板２０の裏面電極５５の反対側に設けられる支持基板側接合層２４とを備える。半導体積層構造側接合層３６と支持基板側接合層２４とはそれぞれ主として金属材料を用いて形成されており、両層が互いに接合することにより半導体積層構造１０が支持基板２０に支持される。更に、表面電極５０の表面の一部には、ワイヤーボンディング用パッドとしてのパッド電極６０が設けられる。
【００２０】
また、発光素子１は、反射層３２と半導体積層構造側接合層３６との間に設けられ、半導体積層構造側接合層３６と反射層３２とが合金化することを抑制する合金化バリア層としてのバリア層３４と、支持基板２０と支持基板側接合層２４との間に設けられ、支持基板２０にオーミック接合すると共に支持基板２０と支持基板側接合層２４とが合金化することを抑制する機能を併せて有するオーミック電極２２とを備える。更に、発光素子１は、表面電極５０及びパッド電極６０を外部に露出させつつ半導体積層構造１０の主要な領域を覆い、活性層１３が発する光を透過すると共に絶縁性を有する保護層７０を備える。
【００２１】
（表面電極５０及び界面電極４０の詳細）
まず、発光素子１は、平面視にて略矩形状に形成される。そして、図１Ａに示すように、表面電極５０は、発光素子１の平面視にて、発光素子１の一の辺に略平行な方向に沿って延び、当該一の辺に略垂直な他の辺の中点と当該他の辺の対辺の中点とを結ぶ線上の一部の領域を含む領域に設けられる幹電極５０ａと、幹電極５０ａの延びる方向に略垂直な方向に沿って延び、互いに略同一の間隔をおいて設けられる線形状の線状表面電極部としての複数の細線電極５０ｂとを有する。複数の細線電極５０ｂはそれぞれ、幹電極５０ａの縁に接触しており、幹電極５０ａから離れる方向に向かって延びる形状を有する。また、表面電極５０は、発光素子１の平面視にて、発光素子１の中央を含む領域に円形状の領域を有する。幹電極５０ａは、この円形状の領域の略中央を貫いて設けられると共に、細線電極５０ｂの幅より広い幅を有して設けられる。そして、パッド電極６０は、この円形状の領域上に設けられる。
【００２２】
界面電極４０は、単一の櫛形状を有する。具体的に界面電極４０は、発光素子１の平面視にて、発光素子１の４辺から発光素子１の内側に向けて離れた位置において４辺に沿って設けられる囲み電極４０ｂと、囲み電極４０ｂのうち、発光素子１の一の辺に略平行な部分と、一の辺の対辺に略平行な部分とのそれぞれから囲み電極４０ｂの内側に向かって突き出る線形状の線状界面電極部としての複数の界面細線電極４０ａとを含んで構成される。そして、界面電極４０は、表面電極５０が設けられる領域を絶縁層３０に投影した場合に、表面電極５０が設けられている領域とは異なる領域に設けられる。すなわち、発光素子１の平面視にて、界面電極４０は、表面電極５０に重ならない位置に設けられる。そして、平面視における界面細線電極４０ａと細線電極５０ｂとの間の距離は略一定の距離に保たれる。
【００２３】
ここで、細線電極５０ｂと界面細線電極４０ａとはそれぞれ、平面視にて予め定められた方向に沿って直線状に延びて設けられる。具体的に、細線電極５０ｂと界面細線電極４０ａとはそれぞれ、発光素子１の平面視にて、他の辺に略水平な方向、すなわち、幹電極５０ａの延びる方向に略垂直な方向に沿って延びた形状を有する。
【００２４】
（半導体積層構造１０）
半導体積層構造１０は、例えば、ＩＩＩ−Ｖ族化合物半導体であるＡｌＧａＩｎＰ系半導体（すなわち、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ［ただし、０≦ｘ≦１、０≦ｙ≦１］）からなる複数の化合物半導体層を有して形成される。具体的に、半導体積層構造１０は、不純物であるドーパントがドープされていないアンドープのＡｌＧａＩｎＰ系の化合物半導体から形成される活性層１３を、第１導電型としてのｎ型のＡｌＧａＩｎＰを含んで形成されるｎ型クラッド層１４と、第２導電型としてのｐ型のＡｌＧａＩｎＰを含んで形成される第２半導体層としてのｐ型クラッド層１２とで挟んだ構成を有する。
【００２５】
また、半導体積層構造１０は、ｐ型クラッド層１２の活性層１３の反対側に設けられるｐ型コンタクト層１１と、ｎ型クラッド層１４の活性層１３の反対側に設けられる第１半導体層としてのｎ型電流分散層１５と、ｎ型電流分散層１５のｎ型クラッド層１４の反対側に設けられるｎ型コンタクト層１６とを更に有する。ここで、発光素子１に供給された電流が表面電極５０から界面電極４０に流れる場合に、当該電流が表面電極５０の直下の活性層１３に集中して流れることを抑制し、活性層１３の面方向に電流を分散させることにより発光素子１の発光出力を向上させるべく、ｎ型電流分散層１５は、ｐ型クラッド層１２の体積抵抗率より低い体積抵抗率を有する化合物半導体から構成する。なお、体積抵抗率は、Ｖａｎ  ｄｅｒ  ｐａｕｗ法により測定することができる。また、過電流を応用した非接触式抵抗測定方法を用いることもできる。
【００２６】
活性層１３は、外部から電流が供給されると、例えば、赤色光を発する化合物半導体材料で形成される。活性層１３は、一例として、アンドープのＧａ０．５Ｉｎ０．５Ｐ層とアンドープの（Ａｌ０．６Ｇａ０．４）０．５Ｉｎ０．５Ｐ層とをペアとした場合に、複数の当該ペアを含む多重量子井戸構造を有して形成される。また、ｎ型クラッド層１４は、Ｓｉ、Ｓｅ等のｎ型のドーパントを所定の濃度含む。一例として、ｎ型クラッド層１４は、Ｓｉがドープされたｎ型の（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ層から形成される。更に、ｐ型クラッド層１２は、Ｚｎ、Ｍｇ等のｐ型のドーパントを所定の濃度含む。一例として、ｐ型クラッド層１２は、Ｍｇがドープされたｐ型の（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ層から形成される。
【００２７】
また、ｐ型コンタクト層１１は、一例として、Ｍｇが所定の濃度ドープされたｐ型のＧａＰ層から形成される。ｎ型電流分散層１５は、一例として、ｎ型の（Ａｌ０．４Ｇａ０．６）０．５Ｉｎ０．５Ｐ層から形成される。そして、ｎ型コンタクト層１６は、一例として、Ｓｉが所定の濃度ドープされたＧａＡｓ層から形成される。ここで、ｎ型コンタクト層１６は、ｎ型電流分散層１５の上面（すなわち、ｎ型電流分散層１５のｎ型クラッド層１４に接する面の反対側の表面）において、少なくとも表面電極５０が設けられる領域に設けられる。
【００２８】
そして、本実施の形態に係る発光素子１の半導体積層構造１０は、半導体積層構造１０の反射層３２側の面の反対側の面に、細線電極５０ｂ及び界面細線電極４０ａが延びる方向とは異なる方向に沿って設けられる複数の溝８０を有する。具体的に、複数の溝８０はそれぞれ、半導体積層構造１０の反射層３２の反対側の表面にストライプ形状を有して設けられる。そして、細線電極５０ｂ及び界面細線電極４０ａが延びる予め定められた方向は、溝８０が延びる方向に略直交する方向である。すなわち、溝８０が延びる方向と、細線電極５０ｂ及び界面細線電極４０ａが延びる方向とのなす角度は略９０°である。換言すれば、溝８０が延びる方向と、幹電極５０ａが延びる方向とは略一致する。また、複数の溝８０はそれぞれ、ｎ型電流分散層１５の表面の一部の領域であって、表面電極５０が形成される領域を除く領域に設けられる。すなわち、複数の溝８０はそれぞれ、表面電極５０の直下には形成されない。
【００２９】
更に、ｎ型電流分散層１５は、ｎ型クラッド層１４に接している側の反対側の表面であって、ｎ型コンタクト層１６に接している領域を除く領域に、光取り出し効率を向上させる粗面構造の凹凸部１５ａを含む。すなわち、ｎ型電流分散層１５は、活性層１３の反対側の表面であって溝８０が設けられている領域を除く領域に凹凸部１５ａを含む。これにより、活性層１３から発せられ、凹凸部１５ａに到達した光が発光素子１の外部に放射されやすくなる。なお、凹凸部１５ａは、予め定められた周期のパターンを有して形成される。例えば、凹凸部１５ａは、規則的な円又は多角形を基本とする周期的パターンを有して形成される。
【００３０】
ここで、複数の溝８０は、予め定められた周期のパターンを有する凹凸部１５ａのピッチより大きなピッチ間隔で並ぶ。すなわち、複数の溝８０は、粗面形状である凹凸部１５ａの周期的パターンより大きいピッチ間隔で並ぶ凹み部を有し、平面視にてストライプ状に形成される。
【００３１】
（絶縁層３０）
絶縁層３０は、ｐ型コンタクト層１１の表面（すなわち、ｐ型クラッド層１２に接している面の反対側の面）であって、界面電極４０が設けられていない領域に設けられる。絶縁層３０は、活性層１３が発する光を透過する材料で形成される。例えば、絶縁層３０は、活性層１３が発する光に対して透明な材料から形成される。絶縁層３０は、一例として、ＳｉＯ２、ＴｉＯ２、ＳｉＮｘ等の等の透明誘電体を用いて形成される。そして、絶縁層３０の界面電極４０が形成される所定の領域は厚さ方向に沿って貫通されており、貫通された部分に金属材料が充填されて界面電極４０が形成される。これにより、界面電極４０は、ｐ型コンタクト層１１にオーミック接合すると共に、反射層３２に接触する。
【００３２】
（反射層３２）
反射層３２は、半導体積層構造１０の表面電極５０が設けられる側の反対の面側に設けられる。反射層３２は、活性層１３が発する光に対して高い反射率を有する導電性材料から形成される。具体的に、反射層３２は、Ａｕを含む金属材料を用いて形成することができる。一例として、反射層３２は、Ａｕから形成することができる。反射層３２は、活性層１３が発した光のうち、反射層３２に達した光を活性層１３側に向けて反射する。
【００３３】
半導体積層構造側接合層３６は、支持基板側接合層２４に接合する材料を用いて形成される。例えば、半導体積層構造側接合層３６は、Ａｕを用いて形成される。同様に、支持基板側接合層２４は、Ａｕを用いて形成することができる。そして、反射層３２と半導体積層構造側接合層３６との間に設けられるバリア層３４は、例えば、Ｔｉを用いて形成される。バリア層３４は、半導体積層構造側接合層３６を構成する材料が反射層３２に伝搬することを抑制する。
【００３４】
（支持基板２０）
支持基板２０は、導電性材料から形成される。具体的に支持基板２０は、ｐ型又はｎ型の導電性Ｓｉ基板から形成する。例えば、本実施の形態においては、０．０１Ω・ｃｍ以下の抵抗率を有するＳｉ基板、好ましくは０．００５Ω・ｃｍ以下の抵抗率を有するＳｉ基板を用いる。なお、支持基板２０としてＳｉ基板を用いる場合、Ｓｉ基板の面方位は、いずれの面方位であってもよい。
【００３５】
支持基板２０と支持基板側接合層２４との間に設けられるオーミック電極２２は、支持基板２０の裏面電極５５が設けられている面の反対側の面にオーミック接合すると共に、支持基板側接合層２４を構成する材料が支持基板２０に伝搬することを抑制する材料から形成される。例えば、オーミック電極２２は、所定膜厚のＴｉから形成される。
【００３６】
また、裏面電極５５は、支持基板２０にオーミック接合する材料から形成される。例えば、裏面電極５５は、支持基板２０側からＴｉ層とＡｕ層とを有して形成される。そして、発光素子１は、裏面電極５５の側を下に向けて、Ａｇペースト等の導電性の接合材料、又はＡｕＳｎ等の共晶材料を用いてＡｌ、Ｃｕ等の金属材料から形成されるステムの所定の位置に搭載される。
【００３７】
図１Ｃは、本実施の形態に係る発光素子が備える溝の拡大断面の概要を示す。
【００３８】
複数の溝８０はそれぞれ、ｎ型電流分散層１５の表面から活性層１３を超え、少なくともｐ型クラッド層１２まで到達する深さを有する。一例として、溝８０は、ｎ型電流分散層１５の表面からｐ型コンタクト層１１の表面まで到達する深さを有する。そして、複数の溝８０はそれぞれ、ｎ型電流分散層１５の表面からｐ型クラッド層１２に向けて徐々に幅が狭くなる断面形状を有する。すなわち、複数の溝８０はそれぞれ、溝８０の延びる方向に略直交する方向のエッチング端面が化合物半導体の順メサ方向であり、断面視にて台形の形状を有する。
【００３９】
この場合において、複数の溝８０はそれぞれ、１μｍ以上１０μｍ以下の幅を有する。例えば、ｎ型電流分散層１５の表面と溝８０により半導体積層構造１０の端面に生じる順斜面としての斜面８０ａとの法線の結ぶ点を溝８０の端と規定した場合、溝８０は４μｍ程度の幅Ｗ１を有する。更に、溝８０に露出している面であるコンタクト表面１１ａと斜面８０ａとの法線が結ぶ点を溝８０の底部の端と規定した場合、溝８０は１μｍ程度の幅Ｗ２を有する。
【００４０】
（発光素子１の製造方法）
図２Ａ〜図２Ｆは、本発明の実施の形態に係る発光素子の製造工程の流れの一例を示す。なお、図２Ｄの（ｃ）が図１ＡのＡ−Ａ線における断面であることを除き、その他の図は図１ＡのＢ−Ｂ線における断面を示す。
【００４１】
本実施の形態に係る発光素子１は、例えば、以下のようにして製造することができる。まず、半導体基板１００を準備する。半導体基板１００としては、例えば、ＧａＡｓ基板を用いることができる。そして、半導体基板１００上に、例えば、有機金属気相成長法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ：ＭＯＶＰＥ法）によって複数のＩＩＩ−Ｖ族化合物半導体層を含む半導体積層構造１０ａを形成する。すなわち、半導体基板１００の側からエッチングストップ層１７、ｎ型コンタクト層１６、ｎ型電流分散層１５、ｎ型クラッド層１４、活性層１３、ｐ型クラッド層１２、及びｐ型コンタクト層１１をこの順に含む半導体積層構造１０ａを半導体基板１００上にエピタキシャル成長させる。これにより、エピタキシャルウエハ２が製造される（図２Ａの（ａ）参照。）。
【００４２】
ここで、ＭＯＶＰＥ法を用いた半導体積層構造１０ａの形成は、半導体積層構造１０ａが有する複数の化合物半導体層のそれぞれの成長温度、成長圧力、成長速度、及びＶ／ＩＩＩ比をそれぞれ所定の値に設定して実施する。なお、Ｖ／ＩＩＩ比とは、トリメチルガリウム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡｌ）等のＩＩＩ族原料のモル数を基準にした場合における、アルシン（ＡｓＨ３）、ホスフィン（ＰＨ３）等のＶ族原料のモル数の比である。
【００４３】
また、ＭＯＶＰＥ法において用いる原料は、Ｇａ原料として、トリメチルガリウム（ＴＭＧａ）、又はトリエチルガリウム（ＴＥＧａ）を用いることができ、Ａｌ原料としてトリメチルアルミニウム（ＴＭＡｌ）を用いることができ、Ｉｎ原料としてトリメチルインジウム（ＴＭＩｎ）等の有機金属化合物を用いることができる。また、Ａｓ源としてアルシン（ＡｓＨ３）を用いることができ、Ｐ源としてホスフィン（ＰＨ３）等の水素化物ガスを用いることができる。更に、ｎ型のドーパントの原料は、セレン化水素（Ｈ２Ｓｅ）、ジシラン（Ｓｉ２Ｈ６）を用いることができる。そして、ｐ型のドーパントの原料は、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いることができる。
【００４４】
また、ｎ型のドーパントの原料として、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジエチルテルル（ＤＥＴｅ）、又はジメチルテルル（ＤＭＴｅ）を用いることもできる。そして、ｐ型のドーパントの原料として、Ｃｐ２Ｍｇの代わりに、ジメチルジンク（ＤＭＺｎ）又はジエチルジンク（ＤＥＺｎ）を用いることもできる。
【００４５】
次に、エピタキシャルウエハ２をＭＯＶＰＥ装置から取り出した後、ｐ型コンタクト層１１の表面に絶縁層３０を形成する（図２Ａの（ｂ）参照。）。絶縁層３０は、例えば、プラズマＣＶＤ装置を用いてｐ型コンタクト層１１の表面に成膜することができる。続いて、絶縁層３０の表面にフォトリソグラフィー法を用い、界面電極４０を形成すべき領域を除く領域にマスクパターンを形成する。そして、マスクパターンを形成した後、形成したマスクパターンをマスクとして、絶縁層３０にエッチング処理を施す。例えば絶縁層３０をＳｉＯ２から形成する場合、フッ酸系のエッチャント（例えば、フッ酸を純水で希釈したエッチャント）を用いてエッチング処理できる。
【００４６】
これにより、界面電極４０を形成すべき領域の絶縁層３０が除去された開口が形成され、界面電極４０を形成すべき領域に対応するｐ型コンタクト層１１の表面が露出する。開口の平面視における形状は、形成すべき界面電極４０の形状に対応する。界面電極４０の形状の詳細は上記「（表面電極５０及び界面電極４０の詳細）」で説明したのでここでの説明は省略する。そして、真空蒸着法を用い、この開口に界面電極４０を構成する金属材料を蒸着する。例えば、ＡｕＢｅ、ＡｕＺｎ等のｐ型オーミック電極用の材料をこの開口に蒸着する。これにより、絶縁層３０に設けられた開口に界面電極４０が形成される（図２Ａの（ｃ）参照。）。
【００４７】
次に、絶縁層３０の表面、すなわち、絶縁層３０のｐ型コンタクト層１１に接している面の反対側の表面に反射層３２を形成する。反射層３２は、真空蒸着法、スパッタ法等を用いて形成することができる。例えば反射層３２は、Ａｕを用いて形成することができる。更に、真空蒸着法、スパッタ法等を用い、反射層３２の絶縁層３０に接している面の反対側に、バリア層３４と半導体積層構造側接合層３６とをこの順に形成する。バリア層３４は、例えば、Ｔｉを用いて形成することができ、半導体積層構造側接合層３６は、例えば、Ａｕを用いて形成することができる。これにより、エピタキシャルウエハ２上に界面電極４０を含む絶縁層３０を介し、反射層３２、バリア層３４、及び半導体積層構造側接合層３６が形成された半導体積層構造体３が得られる（図２Ｂの（ａ）参照。）。
【００４８】
半導体積層構造体３を形成する一方で、導電性を有する支持基板２０を準備する。そして、支持基板２０の一方の面にオーミック電極２２と支持基板側接合層２４とをこの順に真空蒸着法、スパッタ法等を用いて形成する。これにより、支持構造体４が得られる（図２Ｂの（ｂ）参照。）。支持基板２０は、例えば、Ｓｉ基板を用いることができる。オーミック電極２２は、例えば、Ｔｉを用いて形成することができる。また、支持基板側接合層２４は、例えば、Ａｕを用いて形成することができる。
【００４９】
続いて、支持基板２０の半導体積層構造側接合層３６の表面３６ａと支持構造体４の支持基板側接合層２４の表面２４ａとを対向させ、表面３６ａと表面２４ａとを接触させる。そして、カーボン等を用いて形成される冶具でこの状態を保持する。
【００５０】
次に、この接触した状態を保持している冶具を、ウエハ貼合わせ装置内に導入する。そして、ウエハ貼合わせ装置内を所定の圧力にする。一例として、１．３３３Ｐａ（０．０１Ｔｏｒｒ）の圧力に設定する。そして、互いに重なり合っている半導体積層構造体３と支持構造体４とに冶具を介して圧力を加える。一例として、１５ｋｇｆ／ｃｍ２の圧力を加える。次に、冶具を所定の温度まで所定の昇温速度で加熱する。
【００５１】
例えば、冶具の温度を３５０℃まで加熱する。そして、冶具の温度が３５０℃程度に達した後、冶具を当該温度で約３０分保持する。その後、冶具を徐冷する。冶具の温度を、例えば室温まで十分に低下させる。冶具の温度が低下した後、冶具に加わっている圧力を開放する。そして、ウエハ貼合わせ装置内の圧力を大気圧にして冶具を取り出す。これにより、半導体積層構造体３と支持構造体４とが半導体積層構造側接合層３６と支持基板側接合層２４との間において機械的・電気的に接合した接合構造体５が得られる（図２Ｃの（ａ）参照。）。
【００５２】
次に、接合構造体５を研磨装置の冶具に貼り付け用ワックスで貼り付ける。具体的に、支持基板２０側を当該冶具に貼り付ける。そして、接合構造体５の半導体基板１００を所定の厚さになるまで研磨する。続いて、研磨後の接合構造体５を研磨装置の冶具から取り外して、支持基板２０の表面に付着しているワックスを洗浄除去する。そして、半導体基板１００のエッチング用のエッチャントを用いて、研磨後の接合構造体５から半導体基板１００を選択的に完全に除去してエッチングストップ層１７を露出させる。半導体基板１００がＧａＡｓから形成されている場合、半導体基板１００のエッチング用エッチャントとしては、ＧａＡｓエッチング用のエッチャントであるアンモニア水と過酸化水素水との混合液を用いることができる。なお、半導体基板１００を研磨せずに、全ての半導体基板１００をエッチングにより除去することもできる。
【００５３】
続いて、エッチングストップ層１７を選択的にエッチングするエッチャントを用い、エッチングストップ層１７を除去する。例えばエッチングストップ層１７がＡｌＧａＩｎＰ系の化合物半導体から形成されている場合、エッチングストップ層１７を選択的にエッチングするエッチャントとしては、塩酸を用いることができる。これにより、ｎ型コンタクト層１６が露出する（図２Ｃの（ｂ）参照。）。
【００５４】
続いて、フォトリソグラフィー法及び真空蒸着法を用いて、ｎ型コンタクト層１６の表面に、表面電極５０を形成する。表面電極５０は、例えば、ＡｕＧｅ、Ｎｉ、Ａｕをこの順にｎ型コンタクト層１６上に蒸着することにより形成される。この場合に、表面電極５０は、界面電極４０の直上に位置しない位置に形成する。なお、表面電極５０の形状の詳細は、上記「（表面電極５０及び界面電極４０の詳細）」で説明したのでここでの説明は省略する。
【００５５】
次に、表面電極５０をマスクとして、表面電極５０の直下に対応するｎ型コンタクト層１６を除くｎ型コンタクト層１６をエッチングして除去する。例えば、ｎ型コンタクト層１６がＧａＡｓから形成されている場合、硫酸と過酸化水素水と水との混合液を用いて表面電極５０の直下に対応するｎ型コンタクト層１６を除くｎ型コンタクト層１６をエッチングして除去することができる。これにより、表面電極５０の直下を除く領域に、ｎ型電流分散層１５の表面が露出する（図２Ｄの（ａ）参照。）。
【００５６】
更に、フォトリソグラフィー法及びエッチング法を用い、露出したｎ型電流分散層１５の表面に凹凸部１５ａを形成する。まず、例えば、フォトリソグラフィー法を用い、ｎ型電流分散層１５の表面に予め定められたパターンを有するフォトレジストパターンを形成する。一例として、直径φ１μｍの円形状のドットパターンが２μｍのピッチで正方格子状に配置されているフォトレジストパターンを、ｎ型電流分散層１５の表面に形成する。ただし、表面電極５０が形成されている領域はフォトレジストの層で覆い、フォトレジストパターンを形成しない。
【００５７】
そして、このフォトレジストパターンをマスクとしてｎ型電流分散層１５の表面にウェットエッチング処理を施す。例えば、ｎ型電流分散層１５がＡｌＧａＩｎＰ系の化合物半導体から形成されている場合、純水で希釈した塩酸をエッチャントとして用いることができる。これにより、ｎ型電流分散層１５の表面に凹凸部１５ａが形成される。凹凸部１５ａを形成した後、有機溶剤を用いてフォトレジストパターンを洗浄除去する（図２Ｄの（ｂ）参照。）。
【００５８】
次に、フォトリソグラフィー法を用い、凹凸部１５ａが形成された表面の全域に、ストライプ状のマスクパターンを形成する。例えば、開口幅１μｍ、マスク幅７μｍのラインアンドスペース形状のストライプパターンを有するマスクパターンを形成する。なお、フォトレジストはポジ型レジストを用いることができる。ポジ型レジストを用いることにより、フォトリソグラフィー法に用いるフォトマスクのパターンのとおりのマスク形状が精密に形成される。また、ストライプパターンの方向は、界面細線電極４０ａ及び細線電極５０ｂが延びる方向に対し、略９０°直交する方向である。
【００５９】
そして、形成したマスクパターンをマスクとしてエッチング処理を実施する。エッチング処理は、例えば、リン酸と塩酸との混合比率が１：１の混酸を用いて実施できる。これにより、ｎ型電流分散層１５に複数の溝８０が形成される。そして、溝８０を形成した後、アセトン等の有機溶剤を用いてマスクパターンを洗浄除去する（図２Ｄの（ｃ）参照。）。
【００６０】
次に、フォトリソグラフィー法を用い、素子間分離用のパターンをｎ型電流分散層１５の表面に形成する。そして、ｎ型電流分散層１５の表面からｐ型コンタクト層１１の表面までをエッチング処理により除去することにより素子分離溝９０を形成する。素子間分離用のパターンは、設計上の発光素子１の中心位置と、２８０μｍ角形状のレジストマスクの中心位置とが一致する形状を有する。そして、エッチング処理は、例えば、リン酸と塩酸との混合比率が１：１の混酸を用いて実施できる。これにより、マスクパターンから外部に露出している部分のｎ型電流分散層１５、ｎ型クラッド層１４、活性層１３、ｐ型クラッド層１２が除去される。
【００６１】
なお、ｐ型コンタクト層１１がＧａＰから形成されている場合、当該混酸によるＧａＰのエッチングレートは非常に小さいので、ｐ型コンタクト層１１はエッチングしなくてもよい。エッチング処理終了後、プラズマアッシングによりレジストマスクを除去する。これにより、発光素子１が形成される領域が、各発光素子１間に形成される隙間である素子分離溝９０により互いに分離される（図２Ｅの（ａ）参照。）。
【００６２】
続いて、素子分離溝９０が形成された側の表面にプラズマＣＶＤ装置を用いて保護層７０を形成する（図２Ｅの（ｂ）参照。）。保護層７０は、絶縁性の材料を用いて形成することができ、例えば、ＳｉＯ２から形成することができる。
【００６３】
次に、プラズマＣＶＤ装置からウエハを取り出す。そして、フォトリソグラフィー法を用い、パッド電極６０を形成する位置の保護層７０を除去することを目的としたレジストマスクを形成する。例えば、レジストマスクは、直径１００μｍの円形状の開口を有する形状であり、設計上の発光素子１の中心位置と、当該開口の中心位置とが一致する形状を有する。
【００６４】
レジストマスクを形成した後、例えば、バッファードフッ酸に約５分間浸し、保護層７０にエッチング処理を施す。具体的には、表面電極５０の表面が露出するまで保護層７０にエッチング処理を施す。パッド電極６０を形成すべき領域の表面電極５０の表面が露出した後、ウエハを純水で洗浄する。そして、レジストマスクをプラズマアッシングにより除去する（図２Ｆの（ａ）参照。）。
【００６５】
次に、支持基板２０の裏面の略全面に、真空蒸着法により裏面電極５５を形成する。例えば、裏面電極５５は、支持基板２０の側からＴｉ層とＡｕ層とをこの順に蒸着することにより形成する。そして、裏面電極５５を形成した後、裏面電極５５を備えるウエハに、合金化処理であるアロイ処理を不活性雰囲気下において施す。アロイ処理は、上下に独立のヒーターを備えるアロイ装置で実施する。アロイは、例えば、窒素ガス雰囲気中、４００℃の加熱処理を裏面電極５５に５分間施す。
【００６６】
なお、アロイ装置はグラファイト製のトレーを備えており、当該トレーにウエハを搭載してアロイ処理を実施する。ウエハを搭載したトレーを下部ヒーターが組み込まれた下部プレート上に設置することによりアロイ処理を実施する。
【００６７】
続いて、フォトリソグラフィー法を用い、パッド電極６０を形成する領域を除く領域にフォトレジストマスクを形成する。そして、真空蒸着法を用い、パッド電極６０を形成する（図２Ｆの（ｂ）参照。）。パッド電極６０は、例えば、表面電極５０の側からＴｉ層と、Ａｕ層とをこの順に蒸着することにより形成することができる。なお、パッド電極６０にはアロイ処理を施さない。
【００６８】
そして、ダイシング装置を用いて素子分離溝９０を切断する。これにより、本実施の形態に係る発光素子１が製造される（図１Ａ及び図１Ｂ参照。）。なお、発光素子１の上面視における形状は略矩形であり、上面視における寸法は、一例として、３３０μｍ角である。
【００６９】
（変形例）
発光素子１が備えるｎ型コンタクト層１６、ｎ型電流分散層１５、ｎ型クラッド層１４、ｐ型クラッド層１２、及びｐ型コンタクト層１１の化合物半導体層は、これらの化合物半導体層を構成する化合物半導体の導電型を本実施の形態の反対にすることもできる。また、活性層１３の構成を変え、発光波長が６１０ｎｍの橙色、発光波長が５９５ｎｍの黄色等の光を発する活性層１３を構成することもできる。更に、発光素子１は、ｎ型電流分散層１５を備えずに構成することもできる。
【００７０】
また、表面電極５０の中心部分及びパッド電極６０の平面視における形状は円形状に限られず、例えば、四角、菱形、多角形等の形状にすることもできる。また、界面細線電極４０ａ及び細線電極５０ｂの線幅、本数、長さの関係等も本実施の形態に限られない。
【００７１】
また、反射層３２は、Ａｕのみから形成することに限られず、Ａｕとは異なる金属材料が不可避的不純物として微量含まれていてもよい。ただし、Ａｕは赤色光及び赤外光に対して優れた反射率を有するので、活性層１３が発する光が赤色光又は赤外光である場合には、反射層３２をＡｕから主として形成することが好ましい。そして、発光素子１を製造する工程において用いる酸、アルカリ溶液に対して耐性を有すると共に、発光素子１に電流を通電した時にエレクトロマイグレーションが発生することを抑制し、反射層３２に接触する他の材料と反射層３２との間で合金化反応が起こることを防止すべく、反射層３２はＡｕから主として形成することが好ましい。
【００７２】
また、支持基板２０は、Ｇｅ、ＧａＰ等の材料を用いて形成することもできる。なお、安価な材料であり、容易に入手できる材料の中で優れた熱伝導性を有する材料を用いる場合、支持基板２０はＳｉ基板を用いることが好ましい。支持基板２０の熱伝導性が高いことにより、定格電流が大きな大電流駆動のＬＥＤに発光素子１を応用することができる。
【００７３】
また、絶縁層３０はＳｉＯ２から形成することに限られず、屈折率が２．２前後のＳｉＮ等を用いて形成することもできる。なお、反射層３２と活性層１３との間に位置する絶縁層３０を構成する材料の屈折率の大きさにより、光取り出し面側に反射層３２において反射される光の反射率に影響がある。例えば、図３は、絶縁層３０に屈折率が１．４５の材料を用いた場合の反射層３２における平均反射率の計算結果である。また、図４は、絶縁層３０に屈折率が２．０の材料を用いた場合の反射層３２における平均反射率の計算結果である。なお、図３及び図４には、発光素子１の光取り出し面が粗面化されている場合（つまり、乱反射がある場合）と粗面化されていない平滑面の場合との双方についての計算結果を示す。更に、図３及び図４には、反射層３２がＡｕを除く他の材料から形成される場合についての計算結果も示す。
【００７４】
図３及び図４を参照して分かるように、絶縁層３０を構成する材料の屈折率が高くなると、反射層３２の平均反射率は、屈折率１．４５の材料からなる絶縁層３０を用いた場合に比べて低くなる。反射率は発光素子１の発光出力に密接に関係しているので、絶縁層３０を構成する材料の屈折率はできる限り低いことが好ましい。また、発光素子１の製造工程においても、ＳｉＮ等の材料に比べ、ＳｉＯ２は成膜が容易であり、成膜速度も速い。また、ＳｉＯ２は、エッチング等による加工も容易であり、パターニング精度も良好である。更に、ＳｉＯ２は、可視光及び近赤外光の吸収損失が極めて低いので、高出力の発光素子が得られやすい。したがって、絶縁層３０を構成する材料としては、ＳｉＯ２を用いることが好ましい。
【００７５】
また、凹凸部１５ａのパターンは、実施の形態において説明したパターンに限られない。例えば、凹凸部１５ａのパターンは、直径φ１μｍの円形状のドットパターンを、平面視にて一辺が１μｍの四角形状、又は一辺が所定長の多角形状に配置することもできる。また、直径についてもφ２μｍ、φ３μｍ等にすることもできる。
【００７６】
また、ストライプ状に配置される溝８０を形成するエッチング処理において凹凸部１５ａが除去されることを防止すべく、複数の溝８０は、凹凸部１５ａの周期的パターンのピッチより大きいピッチ間隔で形成される。例えば、凹凸部１５ａとしてφ１μｍの円形状のドットパターンを８μｍのピッチの正方格子状に配列する場合に、複数の溝８０のピッチを８μｍにすると、凹凸部１５ａが溝８０を形成するエッチング処理において除去される場合がある。したがって、活性層１３から発せられる光を光取り出し面において乱反射させることにより光取り出し効率を向上させる凹凸部１５ａを光取り出し面に適切に形成することを目的として、複数の溝８０は、粗面形状である凹凸部１５ａの周期的パターンのピッチより大きいピッチ間隔で形成する。
【００７７】
また、凹凸部１５ａを、半導体積層構造１０のｐ型半導体層（例えば、ｐ型コンタクト層１１）に設けることもできる。例えば、ｐ型コンタクト層１１の絶縁層３０側の表面に設けることもできる。この場合、エピタキシャルウエハ２を製造した後、絶縁層３０を形成する前に、ｐ型コンタクト層１１の表面に凹凸部１５ａを形成する。その後、実施の形態と同様に半導体積層構造体３と支持構造体４とを貼り合わせ、溝８０を形成する。
【００７８】
なお、支持基板２０としてＳｉ基板を用いた場合におけるＳｉ基板の抵抗率が０．０１Ω・ｃｍ以下、若しくは０．００５Ω・ｃｍ以下が好ましい理由は以下のとおりである。すなわち、支持基板２０として低い抵抗を有するＳｉ基板を用いる理由の一つは、Ｓｉ基板に対する電極の良好なオーミック接触を容易に得ると共に、作製される発光素子１の特性に影響を与えないことを目的としている。
【００７９】
例えば、０．０２Ω・ｃｍ以上の比較的、高い抵抗率を有するＳｉ基板に対してオーミック接触する電極を形成するためには、電極としてＡｌ層等をＳｉ基板の表面に形成した後、４００℃以上の温度の熱処理を電極を形成したＳｉ基板に施すことを要する。しかし、４００℃以上の温度に晒しつつ発光素子１の発光特性に影響を与えないようにすることは容易ではない。また、支持基板２０の裏面電極５５を純Ａｌで形成した場合には、ダイシング装置による切断時に発生し得る裏面チッピング等の欠けの抑制が容易ではない。したがって、支持基板２０としてＳｉ基板を用いた場合におけるＳｉ基板の抵抗率は上記の抵抗率を有することが好ましい。
【００８０】
また、支持基板２０として低い抵抗を有するＳｉ基板を用いるもう一つの理由は、発光素子１に大電流を供給する場合における動作電圧を低減することを目的としている。すなわち、本実施の形態に係る発光素子１の定格電流は、平面視における発光素子１の寸法が約３００μｍ角の場合に７０ｍＡ、約８００μｍ角の場合に３５０ｍＡ、約１０００μｍ角の場合に７００ｍＡ等に規定されている。したがって、支持基板２０が有する直列抵抗によって発生する電圧を無視することができず、支持基板２０の直列抵抗によっては動作電圧が数百ｍＶ程度のレンジで変化し得る。したがって、支持基板２０の抵抗率は極力低いことが望まれる。
【００８１】
（実施の形態の効果）
本実施の形態に係る発光素子１は、光取り出し面側にｐ型コンタクト層１１の表面を露出させる深さを有する複数の溝８０を備え、各溝８０は断面において斜面８０ａを有する。これにより、活性層１３が発した光が発光素子１の外部に取り出される過程において、化合物半導体層による光の吸収損失を低減することができると共に、斜面８０ａから光を効率よく外部に放射させることができる。したがって、本実施の形態によれば、光取り出し効率を向上させた光出力の高い発光素子１を提供することができる。
【実施例１】
【００８２】
実施例１に係る発光素子として、実施の形態に係る発光素子１の構成を備え、発光ピーク波長が約６３０ｎｍの発光素子を作製した。
【００８３】
具体的に、実施例１においては、半導体基板１００としてｎ型ＧａＡｓ基板を用い、ｎ型ＧａＡｓ基板上に半導体積層構造１０をＭＯＶＰＥ法でエピタキシャル成長させた。半導体積層構造１０は、ｎ型ＧａＡｓ基板の側から、５×１０１７ｃｍ−３のキャリア濃度を有するｎ型の（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなる１００ｎｍ厚のエッチングストップ層１７と、８×１０１７ｃｍ−３のキャリア濃度を有するｎ型ＧａＡｓからなる１００ｎｍ厚のｎ型コンタクト層１６と、１×１０１８ｃｍ−３のキャリア濃度を有するｎ型の（Ａｌ０．４Ｇａ０．６）０．５Ｉｎ０．５Ｐからなる１０００ｎｍ厚のｎ型電流分散層１５と、５×１０１７ｃｍ−３のキャリア濃度を有するｎ型の（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなるｎ型クラッド層１４と、アンドープの４ｎｍ厚のＧａ０．５Ｉｎ０．５Ｐ層とアンドープの８ｎｍ厚のｎ型の（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ層とからなるペアを３０ペア含む多重量子井戸構造の活性層１３（なお、活性層１３の厚さは３６０ｎｍである）と、８×１０１７ｃｍ−３のキャリア濃度を有するｐ型の（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなる１０００ｎｍ厚のｐ型クラッド層１２と、５×１０１８ｃｍ−３のキャリア濃度を有するｐ型のＧａＰからなる１００ｎｍ厚のｐ型コンタクト層１１とをこの順に有する構造にした。
【００８４】
また、ＭＯＶＰＥ法によるエピタキシャル成長の条件は、エッチングストップ層１７からｐ型コンタクト層１１までの成長温度を６５０℃に制御し、成長圧力を５０Ｔｏｒｒ、各化合物半導体層の成長速度を約０．３〜１．１ｎｍ／ｓｅｃ、Ｖ／ＩＩＩ比を約１５０に制御した。
【００８５】
また、実施例１に係る発光素子おいて、各構成要素の詳細は以下のとおりである。
【００８６】
まず、支持基板２０は、導電性を有するｐ型のＳｉ基板を用いた。そして、オーミック電極２２としては、３００ｎｍ厚のＴｉ層を形成し、支持基板側接合層２４としては、５００ｎｍ厚のＡｕ層を形成した。また、裏面電極５５は、支持基板２０の側から１０ｎｍ厚のＴｉ層と、３００ｎｍ厚のＡｕ層とを形成した。裏面電極５５にアロイ処理を施す前、裏面電極５５の外観は金属光沢を帯びた金色であった。一方、アロイ処理を施した後の裏面電極５５の外観は金属光沢がなくなり、かつ、クリーム色に近似した色に変色していた。すなわち、支持基板２０を構成するＳｉと裏面電極５５を構成するＡｕとの合金化が進行したことが確認された。
【００８７】
また、反射層３２は、４００ｎｍ厚のＡｕ層から形成し、バリア層３４は、１００ｎｍ厚のＴｉ層から形成した。また、半導体積層構造側接合層３６は、５００ｎｍ厚のＡｕ層から形成した。そして、絶縁層３０は、約３４０ｎｍの厚さを有するＳｉＯ２から構成した。そして、界面電極４０はＡｕＢｅ合金（すなわち、Ａｕ：９９ｗｔ％、Ｂｅ：１ｗｔ％）を用い、２μｍの幅、及び３４０ｎｍの厚さを有する界面電極４０を形成した。
【００８８】
また、表面電極５０は、ｎ型コンタクト層１６の側から、５０ｎｍ厚のＡｕＧｅ層と、１０ｎｍ厚のＮｉ層と、５０ｎｍ厚のＡｕ層とを形成した。そして、表面電極５０の円形状の領域の直径を１００μｍにすると共に、幹電極５０ａの幅を１５μｍ、複数の細線電極５０ｂそれぞれの幅を１０μｍにした。更に、パッド電極６０は、表面電極５０の側から３０ｎｍ厚のＴｉ層と、１０００ｎｍ厚のＡｕ層とを形成した。
【００８９】
また、溝８０を形成するエッチング処理は実施の形態で説明したエッチャントを用い、４０秒程度実施した。これにより、溝８０の最深部はｐ型コンタクト層まで到達した。なお、溝８０の幅（ただし、ｎ型電流分散層１５の表面における幅）は４μｍであった。そして、凹凸部１５ａの形成は、純水で希釈した塩酸をエッチャントとして用い、３０秒程度のエッチング処理を実施した。エッチング深さは最も深いところで約１μｍであった。更に、保護層７０は、走査型電子顕微鏡で観察したところ、光取り出し面上において４００ｎｍ程度の厚さを有していた。
【００９０】
以上のような構成を備える発光素子を実施例１に係る発光素子として作製した。そして、作製した実施例１に係る発光素子を、ＴＯ−１８ステムにＡｇエポキシ樹脂を用いて実装した。更に、パッド電極６０とＴＯ−１８ステムのリードとをワイヤーボンディングにより電気的に接続した。これにより、実施例１に係る発光素子を発光可能にした。
【００９１】
次に、実施例１に係る発光素子の発光特性を評価した。その結果、２０ｍＡ駆動時の発光出力が１１．５ｍＷであり、動作電圧が１．９７Ｖであった。
【００９２】
（実施例２〜実施例４）
実施例２〜実施例４に係る発光素子においては、溝８０の幅を実施例１に係る発光素子とは異なる形状に変化させた発光素子を作製した。表１に、溝８０のストライプパターンの形成に用いたフォトマスクのパターン寸法と、ｎ型電流分散層１５に設けた溝幅（ただし、ｎ型電流分散層１５の表面における溝幅）と、２０ｍＡ駆動時の発光素子の発光特性とを示す。
【００９３】
【表１】
2012084727.tif 000003
【００９４】
表１に示すとおり、ｎ型電流分散層１５に形成した溝８０の幅が実施例２の５μｍ、及び実施例３の７μｍの場合には、後述する比較例２に係る発光素子よりも発光出力が増加した。また、実施例３のように溝８０の幅が１０μｍになると、発光出力は１０．３ｍＷであった。
【００９５】
一方、比較例１のように溝８０の幅が１３μｍになると、発光出力は９．５ｍＷであり、後述する比較例２に係る発光素子よりも発光出力が低下した。この理由は以下のとおりである。すなわち、発光素子の動作電圧が溝８０の幅が広がると共に増大していることを鑑みると、電流の経路が狭くなることにより直列抵抗が増大していることが分かる。そして、直列抵抗の増大によりジュール熱も増大するので、発生するジュール熱に起因して発光効率が低下したのである。
【００９６】
したがって、溝８０の幅、すなわち、ｎ型電流分散層１５の表面と溝８０により半導体積層構造１０の端面に生じる順斜面としての斜面８０ａとの法線の結ぶ点を溝８０の端と規定した場合の幅Ｗ１は、１μｍ以上１０μｍ以下が好ましいことが示された。
【００９７】
（比較例２）
比較例２に係る発光素子は、実施例１に係る発光素子と異なり、複数の溝８０を備えていない形態の発光素子を作製した。その他の構成は実施例１に係る発光素子と同一である。
【００９８】
比較例２に係る発光素子の発光特性を評価したところ、２０ｍＡ駆動時における発光出力が１０．０ｍＷであり、動作電圧が１．９５Ｖであった。
【００９９】
なお、実施例１〜４に係る発光素子が備える各化合物半導体層の厚さ及び不純物濃度、並びに界面電極４０、表面電極５０、及び裏面電極５５の膜厚、材質は上記実施例に限られない。
【０１００】
以上、本発明の実施の形態及び実施例を説明したが、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【符号の説明】
【０１０１】
１  発光素子
２  エピタキシャルウエハ
３  半導体積層構造体
４  支持構造体
５  接合構造体
１０  半導体積層構造
１０ａ  半導体積層構造
１１  ｐ型コンタクト層
１１ａ  コンタクト表面
１２  ｐ型クラッド層
１３  活性層
１４  ｎ型クラッド層
１５  ｎ型電流分散層
１５ａ  凹凸部
１６  ｎ型コンタクト層
１７  エッチングストップ層
２０  支持基板
２２  オーミック電極
２４  支持基板側接合層
２４ａ  表面
３０  絶縁層
３２  反射層
３４  バリア層
３６  半導体積層構造側接合層
３６ａ  表面
４０  界面電極
４０ａ  界面細線電極
４０ｂ  囲み電極
５０  表面電極
５０ａ  幹電極
５０ｂ  細線電極
５５  裏面電極
６０  パッド電極
７０  保護層
８０  溝
８０ａ  斜面
９０  素子分離溝
１００  半導体基板
【図１Ａ】
2012084727.tif 000004
【図１Ｂ】
2012084727.tif 000005
【図１Ｃ】
2012084727.tif 000006
【図２Ａ】
2012084727.tif 000007
【図２Ｂ】
2012084727.tif 000008
【図２Ｃ】
2012084727.tif 000009
【図２Ｄ】
2012084727.tif 000010
【図２Ｅ】
2012084727.tif 000011
【図２Ｆ】
2012084727.tif 000012
【図３】
2012084727.tif 000013
【図４】
2012084727.tif 000014