(57)【要約】【課題】複数の通信方式に対応し、アンテナ間で信号のデシメーション位置がずれることのない通信装置および通信方法を提供する。【解決手段】受信信号処理部６−１〜６−Ｎは、複数のアンテナの各々で受信した信号を処理する。受信信号処理部は６−１〜６−Ｎは、入力された受信信号のサンプル数が設定された比率に減少するように間引くデシメーション部を含む。タイミング制御部９は、受信信号処理部６−１〜６−Ｎにおけるデシメーション部での間引く位置がすべて同一になるように制御する。【選択図】図１
2012156668.tif 000002
【特許請求の範囲】
【請求項１】
複数の通信方式に対応した通信装置であって、
複数のアンテナと、
前記複数のアンテナの各々で受信した信号を処理する複数の受信信号処理部とを備え、
前記受信信号処理部は、入力された受信信号のサンプル数が設定された比率に減少するように間引くデシメーション部を含み、
前記通信装置は、
前記複数の受信信号処理部における前記デシメーション部での間引く位置がすべて同一になるように制御する制御部を備えた、通信装置。
【請求項２】
前記制御部は、同期制御用のタイミング信号およびクロックを出力し、
前記デシメーション部は、前記クロックに従って、前記入力された受信信号のサンプリング点で、間引きまたはリサンプリングし、さらに、前記タイミング信号に従って、前記入力された受信信号のリサンプリングする点を決める、請求項１記載の通信装置。
【請求項３】
前記受信信号処理部は、
前記タイミング信号の立上りまたは立下りを検出する検出部と、
前記クロックに従って、カウンタ値を更新し、前記設定された比率の逆数の値を周期として前記カウンタ値を循環させる循環カウンタとを含み、
前記循環カウンタは、前記検出部がタイミング信号の立上りまたは立下りを検出した時点で、前記カウンタ値をリセットし、
前記デシメーション部は、前記循環カウンタのカウンタ値が所定値となるごとに、前記入力された受信信号をリサンプリングする、請求項２記載の通信装置。
【請求項４】
前記デシメーション部は、前記循環カウンタのカウンタ値がリセットされるごとに、前記入力された受信信号をリサンプリングする、請求項３記載の通信装置。
【請求項５】
前記制御部は、さらに、受信信号のフレームの先頭位置を通知するために、前記複数の受信信号処理部にフレームパルス信号を出力し、、
前記タイミング信号は、前記フレームパルス信号である、請求項２記載の通信装置。
【請求項６】
前記受信信号処理部は、さらに、
前記デシメーション部の前段に設けられ、前記クロックに基づいて、入力された受信信号のサンプル数が設定された倍数に増加するように補間する補間部を含む、請求項２記載の通信装置。
【請求項７】
前記受信信号処理部は、さらに、
前記デシメーション部からの出力信号と、前記デシメーション部および前記補間部を経由しないで直接受信信号とを受けて、いずれかの信号を出力する切替部を含む、請求項６記載の通信装置。
【請求項８】
前記通信装置は、さらに、
前記複数の受信信号処理部で処理された信号をアダプティブアレイ受信演算処理するアレイ処理部を備える、請求項１記載の通信装置。
【請求項９】
複数の通信方式に対応した通信装置であって、
複数のアンテナと、
前記複数のアンテナの各々から送信する信号を処理する複数の送信信号処理部とを備え、
前記送信信号処理部は、入力された送信信号のサンプル数が設定された比率に減少するように間引くデシメーション部を含み、
前記通信装置は、
前記複数の送信信号処理部における前記デシメーション部での間引く位置がすべて同一になるように制御する制御部を備えた、通信装置。
【請求項１０】
前記制御部は、同期制御用のタイミング信号およびクロックを出力し、
前記デシメーション部は、前記クロックに従って、前記入力された送信信号のサンプリング点で、間引きまたはリサンプリングし、さらに、前記タイミング信号に従って、前記入力された送信信号のリサンプリングする点を決める、請求項９記載の通信装置。
【請求項１１】
前記送信信号処理部は、
前記タイミング信号の立上りまたは立下りを検出する検出部とを含み、
前記クロックに従って、カウンタ値を更新し、前記設定された比率の逆数の値を周期として前記カウンタ値を循環させる循環カウンタとを含み、
前記循環カウンタは、前記検出部がタイミング信号の立上りまたは立下りを検出した時点で、前記カウンタ値をリセットし、
前記デシメーション部は、前記循環カウンタのカウンタ値が所定値となるごとに、前記入力された送信信号をリサンプリングする、請求項１０記載の通信装置。
【請求項１２】
前記デシメーション部は、前記循環カウンタのカウンタ値がリセットされるごとに、前記入力された送信信号をリサンプリングする、請求項１１記載の通信装置。
【請求項１３】
前記制御部は、、送信信号のフレームの先頭位置を通知するために、各送信信号処理部にフレームパルス信号を出力し、
前記タイミング信号は、前記フレームパルス信号である、請求項１０記載の通信装置。
【請求項１４】
前記送信信号処理部は、さらに、
前記デシメーション部の前段に設けられ、前記クロックに基づいて、入力された送信信号のサンプル数が設定された倍数に増加するように補間する補間部を備える、請求項１０記載の通信装置。
【請求項１５】
前記送信信号処理部は、さらに、
前記デシメーション部からの出力信号と、前記デシメーション部および前記補間部を経由しないで直接送信信号とを受けて、いずれかの信号を出力する切替部とを備える、請求項１４記載の通信装置。
【請求項１６】
前記通信装置は、
送信信号をアダプティブアレイ送信演算処理して、前記複数の送信信号処理部へ出力するアレイ処理部を備える、請求項９記載の通信装置。
【請求項１７】
複数のアンテナと、前記複数のアンテナの各々で受信した信号を処理する複数の受信信号処理部とを備えた通信装置の通信方法であって、
前記受信信号処理部が、入力された受信信号のサンプル数が設定された比率に減少するように間引くステップと、
前記通信装置が、前記複数の受信信号処理部における前記間引く位置がすべて同一になるように制御するステップを備えた、通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信装置および通信方法に関し、特に、複数の通信方式に対応できる通信装置および通信方法に関する。
【背景技術】
【０００２】
従来では、通信方式ごとに別個の通信方式が用いられている。たとえば、次世代PHS（Personal Handy-phone System）方式に対応した基地局と、LTE（Long Term Evolution）方式に対応した基地局は、別個に設置されていた。しかし、１台の装置で複数の通信方式に対応できれば、コストを削減することができる。
【０００３】
一般に、通信方式が異なると、ベースバンドのシステムクロックの周波数も異なり、ＡＤ（Analog-Digital）コンバータおよびＤＡ（Digital-Analogue）コンバータのサンプリングクロックも異なる。
【０００４】
そこで、複数の通信方式に対応するために、インターポレーションとデシメーションを組み合わせて、目的のサンプリング周波数を作り出す手法が用いられている（たとえば、特許文献１（特開２０００−５０３４１号公報）を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−５０３４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、アダプティブアレイ演算処理や合成ダイバーシティ処理などによって、複数のアンテナからの受信信号を処理し、または複数のアンテナへの送信信号を処理する通信装置では、各アンテナの信号処理部で、デシメーション位置がずれると位相もずれ、結果として性能が劣化するという問題がある。
【０００７】
それゆえに、本発明の目的は、複数の通信方式に対応し、アンテナ間で信号のデシメーション位置がずれることのない通信装置および通信方法を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明は、複数の通信方式に対応した通信装置であって、複数のアンテナと、複数のアンテナの各々で受信した信号を処理する複数の受信信号処理部とを備え、受信信号処理部は、入力された受信信号のサンプル数が設定された比率に減少するように間引くデシメーション部を含み、通信装置は、複数の受信信号処理部におけるデシメーション部での間引く位置がすべて同一になるように制御する制御部を備える。
【発明の効果】
【０００９】
本発明によれば、複数の通信方式に対応し、アンテナ間で信号のデシメーション位置がずれることを防止することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態の無線通信装置の構成を表わす図である。
【図２】受信信号処理部の構成を表わす図である。
【図３】受信信号のリサンプルの過程を説明するための図である。
【図４】送信信号処理部の構成を表わす図である。
【図５】送信信号のリサンプルの過程を説明するための図である。
【図６】タイミング制御部の構成を表わす図である。
【図７】図２のデシメーション位置制御部１０の構成を表わす図である。
【図８】第２の通信方式での受信時の信号のタイミング図である。
【図９】第２の通信方式での送信時の信号のタイミング図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について図面を参照して説明する。
（構成）
図１は、本発明の実施形態の無線通信装置の構成を表わす図である。
【００１２】
図１を参照して、この無線通信装置は、複数のアンテナ３−１〜３−Ｎと、無線部２と、複数のＡＤコンバータ４−１〜４−Ｎと、複数のＤＡコンバータ５−１〜５−Ｎと、複数の受信信号処理部６−１〜６−Ｎと、複数の送信信号処理部７−１〜７−Ｎと、アレイ処理部８と、タイミング制御部９とを備える。
【００１３】
無線部２は、アンテナ３−１〜３〜Ｎから出力される受信信号の周波数変換および増幅を行なって、ＡＤコンバータ４−１〜４〜Ｎへ出力する。また、無線部２は、ＤＡコンバータ５−１〜５−Ｎから出力される送信信号の周波数変換および増幅を行なって、アンテナ３−１〜３〜Ｎへ出力する。
【００１４】
ＡＤコンバータ４−１〜４−Ｎは、サンプリングクロックＳＣＫに基づいて、無線部２から出力されるアンテナ３−１〜３−Ｎで受信したアナログ信号をサンプリングして、デジタル信号に変換して、受信信号処理部６−１〜６−Ｎへ出力する。後述する基本クロック（インタポレーションクロック生成部で生成されるクロック）の周期をＴとしたときに、サンプリングクロックＳＣＫの周期をＡ×Ｔとする。
【００１５】
ＤＡコンバータ５−１〜５−Ｎは、サンプリングクロックＳＣＫに基づいて、送信信号処理部７−１〜７−Ｎから出力されるデジタル信号をアナログ信号に変換する。
【００１６】
受信信号処理部６−１〜６−Ｎは、ＡＤコンバータ４−１〜４−Ｎから出力された信号に対して、復調およびリサンプリングする。受信信号処理部６−１〜６−Ｎは、通信方式に応じて、異なるサンプリング周期の受信信号をアレイ処理部８へ出力する。
【００１７】
送信信号処理部７−１〜７−Ｎは、アレイ処理部８から出力された信号に対して、リサンプルおよび変調を行なう。送信信号処理部７−１〜７−Ｎは、通信方式に応じて、異なるサンプリング周期の送信信号をＤＡコンバータ５−１〜５−Ｎへ出力する。
【００１８】
アレイ処理部８は、受信信号処理部６−１〜６−Ｎから出力される信号に対してアダプティブアレイ受信演算処理を行なう。具体的には、アレイ処理部８は、複数のアンテナから受信したトレーニング信号から伝送路を推定して、合成のための重みベクトルを求め、重みベクトルに基づき受信信号の合成を行なう。
【００１９】
アレイ処理部８は、送信信号処理部７−１〜７−Ｎへ出力する信号に対してアダプティブアレイ送信演算処理を行なう。具体的には、アレイ処理部８は、外部から与えられた信号を、アダプティブアレイ受信演算処理で求めた重みベクトルで重み付けして、各アンテナごとの送信信号を生成する。
【００２０】
アレイ処理部８は、第１の通信方式では、サンプリングクロックＳＣＫの周期（周期Ａ×Ｔ）と同一の周期のクロックＡＣＫで動作する。アレイ処理部８は、第２の通信方式では、周期Ｂ×ＴのクロックＡＣＫで動作する。
【００２１】
タイミング制御部９は、Ｎ個の受信信号処理部６−１〜６−Ｎにおけるデシメーション部での間引く位置がすべて同一になるように制御する。また、タイミング制御部９は、Ｎ個の送信信号処理部７−１〜７−Ｎにおけるデシメーション部１５，２４での間引く位置がすべて同一になるように制御する。
【００２２】
（受信信号処理部）
図２は、受信信号処理部の構成を表わす図である。
【００２３】
図２を参照して、受信信号処理部６は、復調部１１と、フィルタ１２と、インタポレーション部１３と、フィルタ１４と、デシメーション部１５と、切替部１６と、デシメーション位置制御部１０とを含む。
【００２４】
復調部１１は、ＡＤコンバータから出力される信号Ｓ０を復調して、信号Ｓ１を出力する。
【００２５】
フィルタ１２と、復調部１１から出力される信号Ｓ１の高周波成分を除去して、信号Ｓ２を出力する。図３（ａ）は、信号Ｓ２の例を表わす図である。
【００２６】
インタポレーション部１３は、フィルタ１２から出力される信号Ｓ２のサンプル数を設定された倍数（補間倍数）に増加するように補間して、信号Ｓ３を出力する。図３（ｂ）は、インタポレーション部１３によって、サンプル数が２倍に増加するように補間された信号Ｓ３の例を表わす図である。
【００２７】
フィルタ１４は、インタポレーション部１３から出力された信号Ｓ３の高周波成分を除去した信号Ｓ４を出力する。図３（ｃ）は、フィルタ１４から出力される信号Ｓ４の例を表わす図である。
【００２８】
デシメーション部１５は、デシメーション位置制御部１０から出力されるデシメーションパルスＤＰのタイミングに基づいて、フィルタ１４から出力される信号Ｓ４のサンプル数を設定された比率（デシメーション比）に減少するように間引いて、信号Ｓ５を出力する。図３（ｄ）は、デシメーション部１５によって、サンプル数が１／５に減少するように間引かれた信号Ｓ５の例を表わす図である。
【００２９】
切替部１６は、デシメーション部１５から出力される信号Ｓ５と、フィルタＳ２から出力される信号Ｓ２を受けて、第１の通信方式では、フィルタＳ２から出力される信号Ｓ２を出力し、第２の通信方式では、デシメーション部１５から出力される信号Ｓ５を出力する。切替部１６による切替タイミングは、無線端末との通信が行われていない基地局の設置時や定期的な診断時などとする。
【００３０】
デシメーション位置制御部１０は、デシメーションパルスＤＰをデシメーション部１５に出力する。
【００３１】
（送信信号処理部）
図４は、送信信号処理部の構成を表わす図である。
【００３２】
図４を参照して、送信信号処理部７は、インタポレーション部２６と、フィルタ２５と、デシメーション部２４と、切替部２３と、フィルタ２２と、変調部２１と、デシメーション位置制御部２０とを含む。
【００３３】
インタポレーション部２６は、アレイ処理部８から出力される信号Ｑ０（図５（ａ）に示す）のサンプル数を設定された倍数（補間倍数）に増加するように補間して、信号Ｑ１を出力する。図５（ｂ）は、インタポレーション部２６によって、サンプル数が５倍に増加するように補間された信号Ｑ１の例を表わす図である。
【００３４】
フィルタ２５は、インタポレーション部２６から出力された信号の高周波成分を除去した信号Ｑ２を出力する。図５（ｃ）は、フィルタ２５から出力される信号Ｑ２の例を表わす図である。
【００３５】
デシメーション部２４は、デシメーション位置制御部２０から出力されるデシメーションパルスＤＰのタイミングに基づいて、フィルタ２５から出力される信号Ｑ２のサンプル数を設定された比（デシメーション比率）に減少するように間引いて、信号Ｑ３を出力する。図５（ｄ）は、デシメーション部２４によって、サンプル数が１／２に減少するように間引かれた信号Ｑ３の例を表わす図である。
【００３６】
切替部２３は、デシメーション部２４から出力される信号Ｑ３と、アレイ処理部８から出力される信号Ｑ０を受けて、第１の通信方式では、アレイ処理部８から出力される信号Ｑ０を出力し、第２の通信方式では、デシメーション部２４から出力される信号Ｑ３を出力する。切替部２３による切替タイミングは、無線端末との通信が行われていない基地局の設置時や定期的な診断時などとする。
【００３７】
フィルタ２２は、切替部２３から出力される信号Ｑ４の高周波成分を除去して、信号Ｑ５を出力する。
【００３８】
変調部２１は、フィルタ２２から出力される信号を変調する。
デシメーション位置制御部２０は、デシメーションパルスＤＰをデシメーション部２４へ出力する。
【００３９】
（タイミング制御部）
図６は、タイミング制御部の構成を表わす図である。
【００４０】
図６を参照して、タイミング制御部９は、インタポレーションクロック生成部３１と、サンプリングクロック生成部３２と、アレイクロック生成部４１と、フレームカウンタ３３と、フレームパルス信号生成部３４とを備える。
【００４１】
インタポレーションクロック生成部３１は、インタポレーションクロックＩＣＫを生成して出力する。
【００４２】
サンプリングクロック生成部３２は、インタポレーションクロックＩＣＫに基づいて、サンプリングクロックＳＣＫを生成して、ＡＤコンバータ４−１〜４−ＮおよびＤＡコンバータ５−１〜５−Ｎへ出力する。サンプリングクロックＳＣＫの周期は、インタポレーションクロックＩＣＫの周期ＴのＡ倍である。
【００４３】
アレイクロック生成部４１は、インタポレーションクロックＩＣＫに基づいて、クロックＡＣＫを生成して、アレイ処理部８へ出力する。第１の通信方式では、クロックＡＣＫの周期は、インタポレーションクロックＩＣＫの周期ＴのＡ倍であり、第２の通信方式では、クロックＡＣＫの周期は、インタポレーションクロックＩＣＫの周期ＴのＢ倍であるとする。
【００４４】
フレームパルス信号生成部３４は、受信信号または送信信号のフレームの先頭位置を通知するフレームパルス信号ＦＰを出力する。
【００４５】
フレームカウンタ３３は、インタポレーションクロックＩＣＫとフレームパルス信号ＦＰに基づいて、カウンタ値を更新する。
【００４６】
（デシメーション位置制御部）
図７は、図２のデシメーション位置制御部１０の構成を表わす図である。図４のデシメーション位置制御部２０も、デシメーション位置制御部１０の構成と同様である。
【００４７】
図７を参照して、デシメーション位置制御部１０は、立下り検出部３７と、デシメーションカウンタ３５と、デシメーションパルス生成部３６とを備える。
【００４８】
立下り検出部３７は、インタポレーションクロックＩＣＫに基づいて、フレームパルス信号ＦＰの立下りを検出して、立下りを表わすパルスＦＥを出力する。
【００４９】
デシメーションカウンタ３５は、循環カウンタである。デシメーションカウンタ３５は、インタポレーションクロックＩＣＫに基づいて、カウンタ値をインクリメントし、デシメーション比率（図３では１／５）の逆数の値（５）を周期としてカウンタ値を循環させる。すなわち、デシメーションカウンタ３５は、図３の場合には、インタポレーションクロックＩＣＫに基づいて、０、１、２、３、４、０、１、２・・・の順にカウンタ値を更新する。また、デシメーションカウンタ３５は、フレームパルス信号ＦＰの立下りを表わすパルスＦＥのタイミングでカウンタ値を０にリセットする。
【００５０】
デシメーションパルス生成部３６は、デシメーションカウンタ３５のカウンタ値が０にリセットされるごとに、デシメーションパルスＤＰを出力する。
【００５１】
（受信時のタイミング）
図８は、第２の通信方式での受信時の信号のタイミング図である。
【００５２】
図８を参照して、タイミング制御部９内のインタポレーションクロック生成部３１は、インタポレーションクロックＩＣＫを生成して出力する。
【００５３】
タイミング制御部９内のサンプリングクロック生成部３２は、インタポレーションクロックＩＣＫを２分周して、サンプリングクロックＳＣＫを生成する。サンプリングクロックＳＣＫに基づいて、ＡＤコンバータ４は、無線部２から出力される信号をサンプリングして、信号Ｓ０を出力する（図８のＳ０のＡ、Ｂ、Ｃ・・・を参照）。一般に、インタポレーションクロックＩＣＫの周期をＴとしたときに、信号Ｓ０のサンプリング間隔は、Ａ×Ｔとなる。図８の例では、Ａ＝２であり、、信号Ｓ０のサンプリング間隔は２Ｔである。
【００５４】
各受信信号処理内のインタポレーション部１３が、インタポレーションクロックＩＣＫに基づいて、フィルタ１２から出力される信号Ｓ２（信号Ｓ０と同じサンプリング数）を補間することによって、サンプリング数が２倍の信号Ｓ３を出力する、さらに、フィルタ１４によって、インタポレーション部１３から出力された信号Ｓ３の高周波成分が除去された信号Ｓ４が出力される（図８のＳ４のＤＴ０、ＤＴ１、ＤＴ２・・・を参照）。一般に、補間倍数をＸとしたときには、信号Ｓ４のサンプリング間隔は、（Ａ／Ｘ）×Ｔとなる。図８の例では、Ｘ＝２であり、信号Ｓ４のサンプリング間隔は、Ｔである。
【００５５】
タイミング制御部９内のフレームパルス信号生成部３４は、フレームパルス信号ＦＰを出力する。フレームパルス信号ＦＰによって、フレームカウンタ３３のカウンタ値がインクリメントされる。図８の例では、インクリメントされた結果、規定の値を超えて、「０」に戻る例を示している。
【００５６】
各受信信号処理部６内のデシメーション位置制御部１０における立下り検出部３７は、インタポレーションクロックＩＣＫに基づいて、フレームパルス信号ＦＰの立下りを検出し、立下りを表わすパルスＦＥを出力する。
【００５７】
デシメーションカウンタ３５は、インタポレーションクロックＩＣＫに基づいて、カウンタ値を０〜４の範囲で循環的に更新する。
【００５８】
デシメーションカウンタ３５は、立下りを表わすパルスＦＥのタイミングで、カウンタ値を０にリセットする。図８の例では、立下りを表わすパルスＦＥのタイミングでカウンタ値が４から０にリセットされたが、カウンタ値が４以外の値のときでも、立下りを表わすパルスＦＥのタイミングでカウンタ値が０にリセットされる。
【００５９】
各受信信号処理部６内のデシメーション位置制御部１０におけるデシメーションパルス生成部３６は、デシメーションカウンタ３５のカウンタ値が０にリセットされるごとに、デシメーションパルスＤＰを出力する。
【００６０】
デシメーション部１５は、デシメーションパルスＤＰのタイミングで、フィルタ１４から出力される信号Ｓ４をリサンプルして、信号Ｓ５を出力する。デシメーションパルスＤＰのタイミング以外では、フィルタ１４から出力される信号Ｓ４は間引かれる（図８のＳ５のＤＴ０、ＤＴ５、ＤＴ１０・・・を参照）。一般に、デシメーション比をＹとしたときには、信号Ｓ５のサンプリング間隔は、（Ａ×Ｙ／Ｘ）×Ｔとなる。図８の例では、Ｙ＝５であり、信号Ｓ５のサンプリング間隔は、５Ｔである。
【００６１】
アレイ処理部８は、サンプリング間隔の（Ａ×Ｙ／Ｘ）×Ｔの信号Ｓ５を受けて、周期Ｂ×Ｔのクロックで動作する。ここで、Ｂ＝Ａ×Ｙ／Ｘという条件を満たすことが必要である。
【００６２】
（送信時のタイミング）
図９は、第２の通信方式での送信時の信号のタイミング図である。
【００６３】
図９を参照して、タイミング制御部９内のインタポレーションクロック生成部３１は、インタポレーションクロックＩＣＫを生成して出力する。
【００６４】
アレイ処理部８が、クロックＡＣＫに基づいて、信号Ｑ０を出力する（図９のＱ０のＡ、Ｂ、Ｃ・・・を参照）。一般に、インタポレーションクロックＩＣＫの周期をＴとしたときに、信号Ｑ０のサンプリング間隔は、Ｂ×Ｔとなる。図９では、Ｂ＝５であり、信号Ｑ０のサンプリング間隔は、５×Ｔである。
【００６５】
各送信信号処理内のインタポレーション部２６が、インタポレーションクロックＩＣＫに基づいて、信号Ｑ０を補間することによって、サンプリング数が５倍の信号Ｑ１を出力する、さらに、フィルタ２５によって、インタポレーション部２６から出力された信号Ｑ１の高周波成分が除去された信号Ｑ２が出力される（図９のＱ２のＤＴ０、ＤＴ１、ＤＴ２・・・を参照）。一般に、補間倍数をＸとしたときには、信号Ｑ１のサンプリング間隔は、（Ｂ／Ｘ）×Ｔとなる。図９では、Ｘ＝５であり、信号Ｑ１のサンプリング間隔は、Ｔである。
【００６６】
タイミング制御部９内のフレームパルス信号生成部３４は、インタポレーションクロックＩＣＫに基づいて、フレームパルス信号ＦＰを出力する。フレームパルス信号ＦＰによって、フレームカウンタ３３のカウンタ値がインクリメントされる。図９の例では、インクリメントされた結果、規定の値を超えて、「０」に戻る例を示している。
【００６７】
各送信信号処理部７内のデシメーション位置制御部２０における立下り検出部３７は、フレームパルス信号ＦＰの立下りを検出し、立下りを表わすパルスＦＥを出力する。
【００６８】
デシメーションカウンタ３５は、インタポレーションクロックＩＣＫに基づいて、カウンタ値を０〜４の範囲で循環的に更新する。
【００６９】
デシメーションカウンタ３５は、立下りを表わすパルスＦＥのタイミングで、カウンタ値を０にリセットする。図９の例では、立下りを表わすパルスＦＥのタイミングでカウンタ値が１から０にリセットされたが、カウンタ値が１以外の値のときでも、立下りを表わすパルスＦＥのタイミングでカウンタ値が０にリセットされる。
【００７０】
各送信信号処理部７内のデシメーション位置制御部２０におけるデシメーションパルス生成部３６は、デシメーションカウンタ３５のカウンタ値が０にリセットされるごとに、デシメーションパルスＤＰを出力する。
【００７１】
デシメーション部２４は、デシメーションパルスＤＰのタイミングで、フィルタ２５から出力される信号Ｑ２をリサンプルして、信号Ｑ３を出力する。デシメーションパルスＤＰのタイミング以外では、フィルタ２５から出力される信号Ｑ２は間引かれる（図９のＱ３のＤＴ０、ＤＴ５、ＤＴ１０・・・を参照）。一般に、デシメーション比をＹとしたときには、信号Ｑ３のサンプリング間隔は、（Ｂ×Ｙ／Ｘ）×Ｔとなる。図９では、Ｙ＝２であり、信号Ｑ３のサンプリング間隔は、２Ｔである。
【００７２】
タイミング制御部９内のサンプリングクロック生成部３２は、インタポレーションクロックＩＣＫを２分周して、サンプリングクロックＳＣＫを生成する。サンプリングクロックＳＣＫに基づいて、ＤＡコンバータ５は、変調部２１から出力される信号Ｑ６をアナログ信号に変換する。一般にサンプリングクロックＳＣＫの周期は、Ａ×Ｔであり、図９の例では、２Ｔである。ここで、Ａ＝（Ｂ×Ｙ／Ｘ）の条件を満たすことが必要である。
【００７３】
以上のように、本発明の実施形態では、デュアル基地局の構成で、フレームパルス信号ＦＰを利用して、各アンテナの送信信号処理部間および各アンテナの受信信号処理部間でデシメーション位置を一致させ、アンテナ間の位相がずれをなくしアダプティブアレイの性能劣化を防ぐことができる。つまり、各アンテナの送信信号処理部および受信信号処理部は、フレームパルス信号ＦＰを、高速なインターポレーションのクロックでサンプリングし、立ち上がりを検出する。各アンテナの送信信号処理部および受信信号処理部は、その立ち上がり位置を基準に、デシメーション位置を設定することで、アンテナ間の位相がずれることがなくなり、アレイの性能劣化を防ぐことができる。
【００７４】
（変形例）
本発明は、上記の実施形態に限定されるものではなく、たとえば以下のような変形例も含む。
【００７５】
（１）  アレイ処理部
本発明の実施形態では、複数のアンテナ間の位相ずれが調整された信号を処理するアダプティブアレイ演算処理について記載したが、複数のアンテナ間の位相ずれが調整された信号が必要となるのは、アダプティブアレイ演算処理に限定されるものではない。たとえば、合成ダイバーシティ処理においても、複数のアンテナ間の位相ずれが調整された信号が必要となるので、アレイ処理部８に代えて、合成ダイバーシティ処理部を備える無線津ものとしてもよい。
【００７６】
（２）  インタポーレーション
本発明の実施形態では、無線通信装置が、信号を補間するインタポレーション部を備える構成を例にして説明したが、これに限定されるものではない。本発明の実施形態で説明した複数アンテナの送信信号処理部および受信信号処理部でデシメーション位置を一致させる方法は、インタポレーション部による補間機能を有しない無線通信装置にも適用できる。
【００７７】
（３）  フレームパルス信号
本発明の実施形態では、フレームパルス信号ＦＰの立下りのタイミングで、デシメーションカウンタをリセットしたが、これに限定するものではない。フレームパルス信号ＦＰの立上がりのタイミングで、デシメーションカウンタをリセットすることとしてもよい。
【００７８】
（４）  デシメーション部でのリサンプルのタイミング
デシメーションパルス生成部は、デシメーションカウンタのカウンタ値が０にリセットされるごとに、デシメーションパルスを出力し、デシメーション部は、デシメーションパルスのタイミングで信号をリサンプルしたが、これに限定するものではない。デシメーションパルス生成部は、デシメーションカウンタのカウンタ値が０以外の所定値（１、２、３または４）になるごとに、デシメーションパルスを出力することとしてもよい。
【００７９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８０】
１  無線通信装置、２  無線部、３−１〜３−Ｎ  アンテナ、４−１〜４−Ｎ  ＡＤコンバータ、５−１〜５−Ｎ  ＤＡコンバータ、６，６−１〜６−Ｎ  受信信号処理部、７，７−１〜７−Ｎ  送信信号処理部、８  アレイ処理部、９  タイミング制御部、１０，２０  デシメーション制御部、１１  復調部、１２，１４，２２，２５  フィルタ、１３，２６  インタポレーション部、１５，２４  デシメーション部、１６，２３  切替部、２１  変調部、３１  インタポレーションクロック生成部、３２  サンプリングクロック生成部、３３  フレームカウンタ、３４  フレームパルス信号生成部、３５  デシメーションカウンタ、３６  デシメーションパルス生成部、３７  立下り検出部、４１  アレイクロック生成部。
【図１】
2012156668.tif 000003
【図２】
2012156668.tif 000004
【図３】
2012156668.tif 000005
【図４】
2012156668.tif 000006
【図５】
2012156668.tif 000007
【図６】
2012156668.tif 000008
【図７】
2012156668.tif 000009
【図８】
2012156668.tif 000010
【図９】
2012156668.tif 000011