(57)【要約】【課題】複数の圧電トランスを近接させて併設した場合であっても、安定した高電圧出力を得る。【解決手段】圧電セラミックスに一次電極および二次電極を形成し、前記一次電極に一次電圧を供給し、前記二次電極から二次電圧を発生する圧電トランスを複数備えた高圧電源装置において、前記それぞれの圧電トランスを駆動する複数のスイッチング素子を有し、前記圧電トランスの前記二次電極から前記二次電圧を発生させる際、前記それぞれのスイッチング素子を駆動して前記複数の圧電トランスのそれぞれの前記一次電極に一次電圧を供給する一次電圧供給手段を備え、前記一次電圧供給手段は、前記それぞれのスイッチング素子を同一の周波数で駆動して前記複数の圧電トランスのそれぞれの前記一次電極に一次電圧を供給する。【選択図】        図１
2012191834.tif 000002
【特許請求の範囲】
【請求項１】
圧電セラミックスに一次電極および二次電極を形成し、前記一次電極に一次電圧を供給し、前記二次電極から二次電圧を発生する圧電トランスを複数備えた高圧電源装置において、
前記それぞれの圧電トランスを駆動する複数のスイッチング素子を有し、
前記圧電トランスの前記二次電極から前記二次電圧を発生させる際、前記それぞれのスイッチング素子を駆動して前記複数の圧電トランスのそれぞれの前記一次電極に一次電圧を供給する一次電圧供給手段を備え、
前記一次電圧供給手段は、前記それぞれのスイッチング素子を同一の周波数で駆動して前記複数の圧電トランスのそれぞれの前記一次電極に一次電圧を供給することを特徴とする高圧電源装置。
【請求項２】
請求項１の高圧電源装置において、
前記二次電圧の出力を検出する電圧検出手段と、
前記電圧検出手段で検出された検出電圧および目標電圧を入力するドロッパ回路とを有し、
前記電圧検出手段で検出された電圧が前記目標電圧に到達したとき、前記ドロッパ回路が動作することを特徴とする高圧電源装置。
【請求項３】
請求項１または請求項２の高圧電源装置において、
前記それぞれのスイッチング素子を駆動する周波数を設定する単一の周波数設定手段を有し、
前記周波数設定手段は、前記それぞれのスイッチング素子に対して同一の周波数を設定することを特徴とする高圧電源装置。
【請求項４】
請求項３の高圧電源装置において、
前記周波数設定手段は、駆動周波数固定閾値を有し、
前記周波数設定手段は、前記一次電圧供給手段の出力と前記駆動周波数固定閾値とを比較して前記周波数を固定するか否かを判定することを特徴とする高圧電源装置。
【請求項５】
請求項４の高圧電源装置において、
前記周波数設定手段は、前記それぞれのスイッチング素子を駆動するパルスの位相をずらす位相制御手段を有することを特徴とする高圧電源装置。
【請求項６】
請求項１から請求項５のいずれか１項の高圧電源装置を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスを用いて低電圧を昇圧することにより高電圧を得る高圧電源装置およびその高圧電源装置を用いた画像形成装置に関する。
【背景技術】
【０００２】
従来の画像形成装置に用いられる高圧電源装置は、デジタル制御方式の圧電トランスをブラック、イエロー、マゼンタ、シアンの各色の転写ローラ毎に設け、高圧のＤＣ電圧を各色の転写ローラに印加するようにしている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１０７６０８号公報（段落「００２０」〜段落「００２３」、図１、図１２）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の技術においては、低電圧を昇圧して高電圧を得る圧電トランスをひとつの基板上で近接させて複数併設した場合、その圧電トランス間で駆動パルス周波数が異なると、二次側の高電圧出力が互いに干渉し合い、高電圧出力にリップルが現れる等の不具合が生じ、高電圧出力が不安定になるという問題がある。
本発明は、このような問題を解決することを課題とし、複数の圧電トランスを近接させて併設した場合であっても、安定した高電圧出力を得ることを目的とする。
【課題を解決するための手段】
【０００５】
そのため、本発明は、圧電セラミックスに一次電極および二次電極を形成し、前記一次電極に一次電圧を供給し、前記二次電極から二次電圧を発生する圧電トランスを複数備えた高圧電源装置において、前記それぞれの圧電トランスを駆動する複数のスイッチング素子を有し、前記圧電トランスの前記二次電極から前記二次電圧を発生させる際、前記それぞれのスイッチング素子を駆動して前記複数の圧電トランスのそれぞれの前記一次電極に一次電圧を供給する一次電圧供給手段を備え、前記一次電圧供給手段は、前記それぞれのスイッチング素子を同一の周波数で駆動して前記複数の圧電トランスのそれぞれの前記一次電極に一次電圧を供給することを特徴とする。
【発明の効果】
【０００６】
このようにした本発明は、複数の圧電トランスを近接させて併設した場合であっても、安定した高電圧出力を得ることができるという効果が得られる。
【図面の簡単な説明】
【０００７】
【図１】第１の実施例における高圧電源装置の構成を示すブロック図
【図２】第１の実施例における画像形成装置の構成を示す概略側面図
【図３】第１の実施例における画像形成装置の制御構成を示すブロック図
【図４】第１の実施例における高圧電源装置の回路構成を示す説明図
【図５】第１の実施例における圧電トランス駆動電圧回路の構成を示す説明図
【図６】第１の実施例における高圧制御部ＡＳＩＣの回路構成を示すブロック図
【図７】第１の実施例における駆動パルスと圧電トランス一次側入力波形を示す説明図
【図８】第１の実施例における圧電トランスの入出力特性を示すグラフ
【図９】第１の実施例における出力フィードバック電圧と圧電トランス入力電圧との関係を示す説明図
【図１０】第１の実施例における出力電圧と反転増幅器の入出力およびＤＡＣ設定値との対応表
【図１１】第１の実施例における圧電トランス一次側入力電圧とＡＤＣ８ビットの対応表
【図１２】第１の実施例における誤差保持レジスタ、加算器（＋１）および分周比セレクタの動作を示すフローチャート
【図１３】第１の実施例における比較器の動作を示すフローチャート
【図１４】第２の実施例における高圧電源装置の構成を示すブロック図
【図１５】第２の実施例における高圧制御部ＡＳＩＣの回路構成を示すブロック図
【図１６】第２の実施例における駆動パルスと圧電トランス一次側入力波形を示す説明図
【図１７】第２の実施例における圧電トランス一次側ＦＥＴのドレイン電流の波形を示す説明図
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明による高圧電源装置および画像形成装置の実施例を説明する。
【実施例１】
【０００９】
図２は第１の実施例における画像形成装置の構成を示す概略側面図である。
図２において、１０１は、高圧電源装置を備え、カラー印刷を行う画像形成装置であり、例えば電子写真方式のカラープリンタ、カラー複写機等であるが、本実施例では電子写真方式のカラープリンタとして説明する。なお、図中のＫはブラック色、Ｙはイエロー色、Ｍはマゼンタ色、Ｃはシアン色を表し、画像形成装置１０１は、この４色のトナーを用いてカラー印刷を行う。
【００１０】
現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃ内の感光体ドラム１０９Ｋ、１０９Ｙ、１０９Ｍ、１０９Ｃは、それぞれの感光体ドラム１０９Ｋ、１０９Ｙ、１０９Ｍ、１０９Ｃに接した帯電ローラ１０５Ｋ、１０５Ｙ、１０５Ｍ、１０５Ｃによって一様に帯電される。
【００１１】
帯電された感光体ドラム１０９Ｋ、１０９Ｙ、１０９Ｍ、１０９Ｃは、ブラックＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）ヘッド１０３Ｋ、イエローＬＥＤヘッド１０３Ｙ、マゼンタＬＥＤヘッド１０３Ｍ、シアンＬＥＤヘッド１０３Ｃの発光によって静電潜像が形成され、現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃ内の供給ローラ１０６Ｋ、１０６Ｙ、１０６Ｍ、１０６Ｃが現像ローラ１０７Ｋ、１０７Ｙ、１０７Ｍ、１０７Ｃにトナーを供給し、現像ブレード１０８Ｋ、１０８Ｙ、１０８Ｍ、１０８Ｃにより現像ローラ１０７Ｋ、１０７Ｙ、１０７Ｍ、１０７Ｃの表面に一様にトナー層が形成され、その現像ローラ１０７Ｋ、１０７Ｙ、１０７Ｍ、１０７Ｃ表面のトナーにより感光体ドラム１０９Ｋ、１０９Ｙ、１０９Ｍ、１０９Ｃ上にトナー像が現像される。
【００１２】
クリーニングブレード１１０Ｋ、１１０Ｙ、１１０Ｍ、１１０Ｃは、用紙にトナー像を転写した後の感光体ドラム１０９Ｋ、１０９Ｙ、１０９Ｍ、１０９Ｃ上の残トナーをクリーニングする機構である。
ブラックトナーカートリッジ１０４Ｋ、イエロートナーカートリッジ１０４Ｙ、マゼンタトナーカートリッジ１０４Ｍ、シアントナーカートリッジ１０４Ｃは、現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃに着脱可能に取り付けられている。
【００１３】
ブラック転写ローラ１１１Ｋ、イエロー転写ローラ１１１Ｙ、マゼンタ転写ローラ１１１Ｍ、シアン転写ローラ１１１Ｃは、転写ベルト１１４を介して感光体ドラム１０９Ｋ、１０９Ｙ、１０９Ｍ、１０９Ｃに接触するように配置され、感光体ドラム１０９Ｋ、１０９Ｙ、１０９Ｍ、１０９Ｃ上のトナー像を用紙に転写する転写部を形成し、図示しない高圧電源装置によりバイアス電圧が印加可能になっている。
【００１４】
転写ベルト駆動ローラ１１２および従動ローラ１１３は、無端状の転写ベルト１１４を張架し、その転写ベルト駆動ローラ１１２の駆動で転写ベルト１１４を回転させ、用紙を搬送することができるようになっている。
転写ベルトクリーニングブレード１１５は、転写ベルト１１４上に残留したトナーを掻き落とせるように転写ベルト１１４の表面に接触して配置され、転写ベルトクリーナー容器１１６には、転写ベルトクリーニングブレード１１５により掻き落とされたトナーが収容される。
【００１５】
用紙カセット１１７は、画像形成装置１０１に着脱可能に取り付けられ、その内部に転写媒体である用紙が積載されて収容される。給紙ローラ１１８は、収容された用紙を用紙カセット１１７から給紙し、用紙ガイド１１９に沿って搬送する。
レジストローラ１２０および１２１は、回転が停止した状態で搬送された用紙が突き当てられ、スキューを補正した後に、所定のタイミングで駆動され、その用紙を転写ベルト１１４に搬送する。このとき、用紙検出センサ１２２は、搬送される用紙に接触または非接触でその用紙を検出する。
【００１６】
定着器１２３は、加熱および加圧部材としての熱定着ローラ１２４および１２５により転写部で用紙上に転写されたトナー像を熱と圧力によって用紙に定着させる。
排出ローラ１２６および１２７は、用紙ガイド１２８に沿ってトナー像が定着された用紙を搬送し、排紙トレー１２９に印刷面を下にして排出する。
【００１７】
図３は第１の実施例における画像形成装置の制御構成を示すブロック図である。
図３において、ホストインタフェース部２０１は、通信回線等で接続された図示しないホストコンピュータ等の上位装置から受信したデータをコマンド／画像処理部２０２へ通知する。
コマンド／画像処理部２０２は、ホストインタフェース部２０１から受信したデータに基づいて画像データを生成し、その画像データをＬＥＤヘッドインタフェース部２０３へ出力する。
【００１８】
ＬＥＤヘッドインタフェース部２０３は、プリンタエンジン制御部２０４によってヘッド駆動パルス等が制御され、ＬＥＤヘッド１０３Ｋ、１０３Ｙ，１０３Ｍ、１０３Ｃを発光させる。
プリンタエンジン制御部２０４は、高圧制御部２０６に帯電バイアス、現像バイアス、転写バイアス等の制御値を出力し、高圧制御部２０６は入力した制御値に基づいて帯電バイアス発生部２０７、現像／供給バイアス発生部２０８、転写バイアス発生部２０９に信号を出力する。
【００１９】
帯電バイアス発生部２０７、現像／供給バイアス発生部２０８は、それぞれブラック現像器１０２Ｋ、イエロー現像器１０２Ｙ、マゼンタ現像器１０２Ｍ、シアン現像器１０２Ｃの帯電ローラ１０５Ｋ、１０５Ｙ、１０５Ｍ、１０５Ｃ、供給ローラ１０６Ｋ、１０６Ｙ、１０６Ｍ、１０６Ｃ、および現像ローラ１０７Ｋ、１０７Ｙ、１０７Ｍ、１０７Ｃにバイアス電圧を印加する。また、転写バイアス発生部２０９は、転写ローラ１１１Ｋ、１１１Ｙ、１１１Ｍ、１１１Ｃにバイアス電圧を印加する。
用紙検出センサ１２２は、転写バイアス発生部２０９が転写ローラ１１１Ｋ、１１１Ｙ、１１１Ｍ、１１１Ｃにバイアス電圧を印加するタイミング、およびプリンタエンジン制御部２０４がＬＥＤヘッド１０３Ｋ、１０３Ｙ，１０３Ｍ、１０３Ｃを発光させるタイミングを調整するために用いられる。
【００２０】
プリンタエンジン制御部２０４は、給紙ローラを回転駆動する給紙モータ２１０、レジストローラ等を回転駆動する搬送モータ２１１、転写ベルト駆動ローラを回転駆動する転写ベルト駆動モータ２１２、定着ローラを回転駆動する定着器駆動モータ２１３、各感光体ドラムを回転駆動する感光体ドラム駆動モータ（Ｋ、Ｙ、Ｍ、Ｃにそれぞれ１個ずつ配置）２１４を所定のタイミングで駆動する。
定着器１２３の定着器ヒータ２１７は、サーミスタ２１６の検出値に応じてプリンタエンジン制御部２０４によって温度制御される。
【００２１】
図１は第１の実施例における高圧電源装置の構成を示すブロック図である。
図１において、高圧電源装置３０１は、図３に示す帯電バイアス発生部２０７に相当する。なお、図中のＫ、Ｙ、Ｍ、Ｃは高圧出力のチャネルを示し、以下特別に記載しない場合、４チャネル同様の構成であるので、１チャネル分の説明とし、Ｋ、Ｙ、Ｍ、Ｃの符号を省略する。
【００２２】
高圧電源装置３０１は、プリンタエンジン制御部２０４に接続され、そのプリンタエンジン制御部２０４から出力された信号に従って圧電トランス制御信号を出力する高圧制御部ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）２０６を備えている。本実施例では、この高圧制御部ＡＳＩＣ２０６を高圧電源装置３０１内に備えたものとして説明するが、高圧制御部ＡＳＩＣ２０６をプリンタエンジン制御部２０４のＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）内に備えた構成としても良い。また、本実施例においてＡＳＩＣという呼称を用いるが、ＡＳＩＣに限られることなく、マイクロプロセッサ等のＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を内蔵したものでも良く、またＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等であっても良い。
【００２３】
３０５はセラミック等の圧電振動子の共振現象を利用して昇圧を行う圧電トランス（Ｐｉｅｚｏｅｌｅｃｔｒｏｎｉｃ  Ｔｒａｎｓｆｏｒｍｅｒ：ＰＺＴ）であり、３０２は各チャネル共通のＤＣ電源、３０３はＤＣ電源３０２から圧電トランス３０５の一次側に入力する電圧を生成する圧電トランス駆動電圧回路、３０４はスイッチング素子を用いた圧電トランス駆動回路、３０６は圧電トランス３０５の二次側から出力される高圧の交流出力を負極性の直流出力に変換する整流回路である。
このように高圧電源装置３０１は、圧電セラミックスに一次電極および二次電極を形成し、その一次電極に一次電圧を供給し、二次電極から二次電圧を発生する圧電トランス３０５を複数備えている。
【００２４】
３０７は帯電手段に相当する出力負荷であり、３０８は圧電トランス３０５の二次側出力である負電圧（高電圧）を０〜３．３Ｖに変換する出力電圧変換手段である。
３１０は圧電トランス３０５の二次側出力の電圧値に相当する８ｂｉｔのデータをプリンタエンジン制御部２０４から高圧制御部ＡＳＩＣ２０６に出力するＤＡＴＡ信号である。
【００２５】
３１１は高圧制御部ＡＳＩＣ２０６を初期化するＲＥＳＥＴ信号、３０９は高圧制御部ＡＳＩＣ２０６にバイアス電圧を出力させるＯＮ信号、３１４は圧電トランス駆動回路３０４Ｃ、Ｍ、Ｙ、Ｋを駆動するＯＵＴ信号、３１２はＤＡＴＡ３１０に対応して０〜３．３Ｖを出力するデジタル−アナログコンバータとしてのＤＡＣ（出力ポート）、３１３は圧電トランス駆動電圧回路３０３Ｃ、Ｍ、Ｙ、Ｋから出力された圧電トランス入力電圧を入力するアナログ−デジタルコンバータとしてのＡＤＣ（入力ポート）である。
【００２６】
図８は第１の実施例における圧電トランスの入出力特性を示すグラフであり、圧電トランス３０５の入力駆動信号周波数〔ｋＨｚ〕と出力〔−Ｖ〕の関係を示している。図８中のｆｒは圧電トランス３０５の共振周波数を示している。なお、図８における出力電圧値は一例であり、圧電トランス駆動回路３０４の回路定数の変更により異なる出力電圧値が得られるものであり、また負荷の大小によっても変化するものである。
【００２７】
図４は第１の実施例における高圧電源装置の回路構成を示す説明図である。なお、Ｋ、Ｙ、Ｍ、Ｃの４チャネルは同様の構成であるので、１チャネル分の説明とし、Ｋ、Ｙ、Ｍ、Ｃの符号を省略する。また、図中において図１に示したものと同じものは図１の符号と同一の符号を付している。
図４において、３０１は高圧電源装置、３０５は圧電トランスであり、図中３０５Ａで示した部位が一次側の入力端子である。この入力端子３０５Ａに圧電トランス駆動信号を印加することにより、昇圧された出力を図中３０５Ｂで示した二次側の出力端子より出力する。
【００２８】
３０６は圧電トランス３０５の二次交流出力を負極性の直流出力に変換する整流回路である。３０２は２４ＶのＤＣ電源であり、図示しない低圧電源装置によって商用電源ＡＣ１００Ｖから変圧整流することによって供給されるものである。３０３は圧電トランス駆動電圧回路であり、詳細は後述する。
３０４は圧電トランス３０５を駆動する一次電圧供給手段としての圧電トランス駆動回路、４０３は高圧制御部ＡＳＩＣ２０６の基準クロック５０ＭＨｚを出力する発振器（ＯＳＣ）、２０４はプリンタエンジン制御部である。３０８は整流回路３０６からの出力を分圧、極性反転する出力電圧変換手段である。
【００２９】
上述したＤＣ電源３０２と、圧電トランス駆動電圧回路３０３と、圧電トランス駆動回路３０４と、圧電トランス３０５と、整流回路３０６と、出力電圧変換手段３０８とを合わせた回路を帯電高圧回路４０１とする。
負荷３０７は帯電手段の出力負荷であり、抵抗４２１を介して帯電負荷である帯電ローラ４２５に接続されている。ＤＡＣ３１２およびＯＵＴ３１４は高圧制御部ＡＳＩＣ２０６の出力ポート、ＡＤＣ３１３は高圧制御部ＡＳＩＣ２０６のアナログ入力ポート、ＯＮ３０９、ＤＡＴＡ３１０、ＲＥＳＥＴ３１１はプリンタエンジン制御部２０４からの入力ポートである。
【００３０】
発振器４０３は、３．３Ｖ電源４０２から電源が供給され、ＶＤＤ４０４および出力イネーブル端子ＯＥ４０５に電圧が印加される。ＧＮＤ４０７端子は接地され、ＣＬＫ＿ＯＵＴ４０６端子は抵抗４０８を介して高圧制御部ＡＳＩＣ２０６のＣＬＫ＿ＩＮ端子４０９に接続され、５０ＭＨｚのクロック信号を供給する。
高圧制御部ＡＳＩＣ２０６は、ＣＬＫ＿ＩＮ端子４０９から入力されたクロック信号に同期して動作する。ＯＵＴ３１４は圧電トランス駆動パルスを圧電トランス駆動回路３０４へ出力する出力ポートである。
【００３１】
高圧制御部ＡＳＩＣ２０６は、プリンタエンジン制御部２０４と３種の信号線、ＲＥＳＥＴ３１１、ＯＮ３０９、ＤＡＴＡ３１０で接続されている。
圧電トランス駆動回路３０４は、抵抗４１０、４１１と、インダクタ４１２と、スイッチング素子としてのＮチャンネルパワーＭＯＳＦＥＴ４１３（以下、「ＦＥＴ４１３」とする。）と、コンデンサ４１４とによって構成される。圧電トランス駆動パルスＯＵＴ３１４は、ＦＥＴ４１３のゲートに入力される。
【００３２】
インダクタ４１２とコンデンサ４１４はＬＣ共振回路を構成し、圧電トランス３０５の一次側（入力側）３０５Ａに正弦半波を印加する。入力される正弦半波のピーク値は圧電トランス駆動電圧回路３０３の出力によるが、目標電圧出力時にはピーク電圧が１００Ｖ程度になるように回路定数を調整する。
圧電トランス３０５の二次側３０５ＢにはＦＥＴ４１３のスイッチング周波数、すなわちＯＵＴ３１４の周波数に応じた昇圧比の出力が得られる。この圧電トランス３０５の二次側３０５Ｂの出力特性は図８に示すようにＯＵＴ３１４の駆動信号周波数によって変動し、ＦＥＴ４１３のスイッチング周波数と負荷の組み合わせにより昇圧比が決定される。
【００３３】
圧電トランス３０５の出力制御は、高い周波数で駆動を開始し、そこから駆動信号周波数を下げていくことにより出力を上昇させていき、目標電圧付近、すなわち駆動信号周波数が共振周波数付近に到達したところで駆動信号周波数を固定し、以降は圧電トランス駆動電圧回路３０３の動作によって定電圧制御される。
整流回路３０６は、ダイオード４１５、４１６と、コンデンサ４１７とにより構成され、圧電トランス３０５から出力される交流高圧出力を負極性の直流高圧出力に変換する。
【００３４】
出力電圧変換手段３０８は、抵抗４２６と抵抗４２７によって高圧出力を分圧し、分圧した負電圧を抵抗４２８、４２９と、図示しない２４ＶのＤＣ電源に接続されたオペアンプ４３０からなる反復増幅器によって０〜３．３Ｖに変換し、圧電トランス駆動電圧回路３０３に入力される。ここでは、一例として抵抗４２６を１００ＭΩ、抵抗４２７を１００ｋΩ、抵抗４２８を１００ｋΩ、抵抗４２９を３３０ｋΩとする。
【００３５】
図５は第１の実施例における圧電トランス駆動電圧回路の構成を示す説明図である。
図５において、圧電トランス駆動電圧回路３０３の入力は、２４ＶのＤＣ電源３０２、高圧制御部ＡＳＩＣ２０６のＤＡＣ３１２の出力、および出力電圧変換手段３０８の出力（二次電圧の出力）であり、また圧電トランス駆動電圧回路３０３の出力は、圧電トランス駆動回路３０４への入力および高圧制御部ＡＳＩＣ２０６のＡＤＣ３１３への入力である。したがって、圧電トランス駆動電圧回路３０３は二次電圧の出力を検出する電圧検出手段を有するものである。
【００３６】
この圧電トランス駆動電圧回路３０３は、ドロッパ回路になっており、ＮＰＮトランジスタ５０１と、抵抗５０２、５０３と、コンデンサ５０４と、図示しない２４ＶのＤＣ電源に接続されたオペアンプ５０５とにより構成されている。
【００３７】
図６は第１の実施例における高圧制御部ＡＳＩＣの回路構成を示すブロック図である。
図６において、単一の周波数設定手段としての高圧制御部ＡＳＩＣ２０６の回路は、論理記述言語等により記述され、ＡＳＩＣ化されている。なお、図中で４色の４チャネル分設ける必要がある部分はブロックを４段重ねにして表示している。
【００３８】
３１１は、図４に示すプリンタエンジン制御部２０４からのＲＥＳＥＴ信号であり、４０９は、図４に示す発振器４０３からのクロック信号ＣＬＫ＿ＩＮである。３０９は、図４に示すプリンタエンジン制御部２０４からの高圧出力ＯＮ信号であり、３０３ａは、圧電トランス駆動電圧回路３０３から出力される圧電トランス一次側入力電圧であり、３１０は、高圧出力の目標電圧値であり、それぞれ８ｂｉｔ値である。３１４は、パルス出力であり、圧電トランス駆動回路３０４に出力する圧電トランス駆動パルス信号である。
【００３９】
ＡＤＣ３１３は、圧電トランス一次側入力電圧３０３ａ（０〜２４Ｖ）を８ｂｉｔのデジタル値に変換するアナログ−デジタルコンバータであり、図１に示すように、圧電トランス駆動電圧回路３０３Ｃ、３０３Ｍ、３０３Ｙ、３０３Ｋからの出力電圧をそれぞれＡＤＣ３１３のＡＤＣ＿Ｃ、ＡＤＣ＿Ｍ、ＡＤＣ＿Ｙ、ＡＤＣ＿Ｋに入力し、該ＡＤＣ＿Ｃ、ＡＤＣ＿Ｍ、ＡＤＣ＿Ｙ、ＡＤＣ＿Ｋに入力された各圧電トランス駆動電圧をデジタル変換した後に各デジタル値の平均を算出して８ｂｉｔのデジタル値として出力する。
また、６０１は８ｂｉｔ出力のインバータであり、入力データの「１」と「０」を反転して出力する。
【００４０】
タイマ６０４は、制御周期値６０５に記憶された値７０００（１Ｂ５８ｈ（１６進数、以下同じ））を参照し、内部の１３ｂｉｔカウンタを制御周期値６０５に記憶された値（１Ｂ５８ｈ）から始めて、１Ｂ５８ｈ、１Ｂ５７ｈ、１Ｂ５６ｈ、・・・０００３ｈ、０００２ｈ、０００１ｈ、００００ｈと減算し、値が００００ｈになると初期値の１Ｂ５８ｈをロードし、上記減算を繰り返して行う。このようにタイマ６０４は、制御周期値６０５に記憶された値を減算してＣＬＫ＿ＩＮ４０９（５０ＭＨｚであるので２０ｎｓ周期のクロック）をカウントし、１４０μｓ周期のパルスを出力する。
【００４１】
出力されたパルスは、演算器６０３および８ｂｉｔＡＤＣ３１３に入力され、演算およびＡＤ変換開始のトリガ信号となる。駆動周波数固定閾値としての周波数固定閾値６０６には、高圧出力が目標値付近に到達したことを示す閾値として予め記憶されており、その閾値は比較器６０２でインバータ６０１の４チャンネル分のそれぞれの出力と比較される。
【００４２】
圧電トランス補正値６０７は、個々の圧電トランスの製造バラツキを補正する値であり、本実施例における画像形成装置の製造出荷時に書き込まれ、保存される値である。演算器６０３は、比較器６０２から入力される２ｂｉｔ値に応じて演算を行い、１９ｂｉｔレジスタ６１１の値を以下のように更新する。
【００４３】
（１）比較器６０２の出力が００ｂ（２進数、以下同じ）の場合、１９ｂｉｔレジスタ６１１の値に「１」を加算する。
（２）比較器６０２の出力が０１ｂの場合、１９ｂｉｔレジスタ６１１の値を更新しない。
（３）比較器６０２の出力が１０ｂの場合、１９ｂｉｔレジスタ６１１の値に「１」を減算する。
【００４４】
比較器６０２の詳細な動作については後述するが、比較器６０２は、８ｂｉｔＡＤＣ３１３の出力値をインバータ６０１で反転させた値と周波数固定閾値６０６とを比較して、００ｂ、０１ｂ、１０ｂのいずれかを出力する。なお、高圧出力ＯＮ信号３０９がＬｏｗレベルの場合には１０ｂを出力する。
【００４５】
ＲＥＳＥＴ信号３１１が入力されたときは、１９ｂｉｔレジスタ６１１の値を、上位９ｂｉｔを分周比カウンタ下限値６０８、下位１０ｂｉｔを０００ｈとして初期化する。
【００４６】
さらに、上述した１９ｂｉｔレジスタ６１１の加減算で１９ｂｉｔレジスタ６１１を更新するときには、分周比カウンタ下限値６０８および分周比上限値６０９との比較を行い、
（１）１９ｂｉｔレジスタ６１１＜｛上位９ｂｉｔが分周比カウンタ下限値６０８の９ｂｉｔ、下位１０ｂｉｔが０００ｈ｝の場合、１９ｂｉｔレジスタ６１１の更新値を｛上位９ｂｉｔが分周比カウンタ下限値６０８の９ｂｉｔ、下位１０ｂｉｔが０００ｈ｝とし、
（２）１９ｂｉｔレジスタ６１１＞｛上位９ｂｉｔが分周比カウンタ上限値６０９の９ｂｉｔ、下位１０ｂｉｔが０００ｈ｝の場合、１９ｂｉｔレジスタ６１１の更新値を｛上位９ｂｉｔが分周比カウンタ上限値６０９の９ｂｉｔ、下位１０ｂｉｔが０００ｈ｝とする。
【００４７】
１９ｂｉｔレジスタ６１１は、演算器６０３により値が更新され、分周比値を保持するレジスタである。上位９ｂｉｔ（ｂｉｔ１８〜１０）が分周比の整数値を示し、下位１０ｂｉｔ（ｂｉｔ９〜０）が「値／１０２４」に相当する小数値を示す。
１９ｂｉｔレジスタ６１１の下位１０ｂｉｔは誤差保持レジスタ６１２に出力され、上位９ｂｉｔは加算器（＋１）６１３および分周比セレクタ６１４に出力される。
【００４８】
誤差保持レジスタ６１２は、１９ｂｉｔレジスタ６１１の下位１０ｂｉｔが入力され、分周器６１５から出力される圧電トランス駆動パルスの対上がり毎に、前記下位１０ｂｉｔ値をレジスタに保持された１０ｂｉｔ値に加算し、レジスタに保持された値を更新する。
誤差保持レジスタ６１２は、この加算時に、レジスタのオーバーフローが発生した場合、分周比セレクタ６１４にＨｉｇｈ信号を出力し、一方オーバーフローが発生しない場合、分周比セレクタ６１４にＬｏｗ信号を出力する。
【００４９】
加算器（＋１）６１３は、１９ｂｉｔレジスタ６１１から入力された９ｂｉｔ値に「１」を加算した９ｂｉｔ値を分周比セレクタ６１４に出力する。分周比セレクタ６１４は、１９ｂｉｔレジスタ６１１の下位９ｂｉｔと加算器（＋１）６１３の９ｂｉｔ値が入力され、誤差保持レジスタ６１２から出力されるＳｅｌｅｃｔ（オーバーフロー）信号がＨｉｇｈの場合には、加算器６１３からの入力を分周器６１５へ出力し、一方前記Ｓｅｌｅｃｔ（オーバーフロー）信号がＬｏｗの場合には、１９ｂｉｔレジスタ６１１からの入力を分周器６１５へ出力する。
【００５０】
分周器６１５は、分周比セレクタ６１４から入力された９ｂｉｔ値をカウントし、９ｂｉｔ×１０ｎｓ周期（ＣＬＫ＿ＩＮ信号４０９の周期）でＯＮデューティー３０％のパルスを出力セレクタ６１６に出力する。なお、ＯＮデューティー３０％の値は、分周比セレクタ６１４から入力された９ｂｉｔ値の（１／４）値、（１／３２）値、（１／６４）値の和、すなわち分周比セレクタ６１４の９ｂｉｔ出力をそれぞれ２ｂｉｔ右シフト、５ｂｉｔ右シフト、６ｂｉｔ右シフトした値の和による。
【００５１】
二値パルス出力生成部６１０は、１９ｂｉｔレジスタ６１１と、誤差保持レジスタ６１２と、加算器（＋１）６１３と、分周比セレクタ６１４と、分周器６１５と、出力セレクタ６１６とから構成され、圧電トランス駆動回路に出力する圧電トランス駆動パルスの周波数を同一の周波数として設定し、その圧電トランス駆動パルスを出力セレクタ６１６から出力する。
【００５２】
上述した構成の作用について説明する。
まず、画像形成装置全体の動作を図２および図３に基づいて説明する。
画像形成装置１０１は、図示しない外部機器からホストインタフェース部２０１を介してＰＤＬ（ＰａｇｅＤｅｓｃｒｉｐｔｉｏｎ  Ｌａｎｇｕａｇｅ：ページ記述言語）等で記述された印刷データが入力される。
【００５３】
入力された印刷データはコマンド／画像処理部２０２によってビットマップデータに変換される。画像形成装置１０１は、定着器１２３の熱定着ローラ１２４および１２５を、サーミスタ２１６の検出値に応じて定着器ヒータ２１７を制御することにより所定温度にした後、印刷動作を開始する。
給紙カセット１１７に収容された用紙を給紙モータ２１０で駆動する給紙ローラ１１８で給紙する。用紙ガイド１１９に沿って用紙を搬送し、停止状態のレジストローラ対１２０、１２１に用紙を突き当て、スキューを補正した後、以下に説明する画像形成動作に同期したタイミングで搬送モータ２１１を駆動開始し、レジストローラ１２０および１２１によって用紙は転写ベルト１１４上に搬送される。
【００５４】
現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃは電子写真プロセスにより現像器内の感光体ドラム１０９Ｋ、１０９Ｙ、１０９Ｍ、１０９Ｃにトナー像を形成する。このとき、コマンド／画像処理部２０２によって生成されたビットマップデータに応じてＬＥＤヘッド１０３Ｋ、１０３Ｙ、１０３Ｍ、１０３Ｃが点灯される。現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃによって現像されたトナー像は、転写ベルト１１４上を搬送される用紙に転写ローラ１１１Ｋ、１１１Ｙ、１１１Ｍ、１１１Ｃに印加された転写バイアス電圧により転写される。
【００５５】
用紙上に４色のトナー像を転写した後、定着器１２３により用紙上のトナー像を熱と圧力で定着し、その用紙を排出ローラ１２６および１２７により用紙ガイド１２８に沿って搬送し、排紙する。なお、トナーカートリッジ１０４Ｋ、１０４Ｙ、１０４Ｍ、１０４Ｃは現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃに着脱可能で、内部のトナーを現像器１０２に供給可能な構造になっている。
【００５６】
次に、高圧電源装置３０１の動作を図１に基づいて図３を参照しながら説明する。
プリンタエンジン制御部２０４は、感光体ドラム駆動モータ２１４により図２に示す感光体ドラム１０９が回転駆動され、所定の回転速度に達したと同時に帯電バイアス電圧の印加を開始する。
帯電バイアス電圧の印加は、画像形成装置１０１による印刷動作が終了して感光体ドラム１０９の回転が停止するまで維持する。帯電バイアス電圧の印加にあたっては、プリンタエンジン制御部２０４は高圧制御部ＡＳＩＣ２０６へＬｏｗレベルのＲＥＳＥＴ信号３１１を出力し、高圧制御部ＡＳＩＣ２０６内の各設定を初期化する。
【００５７】
次に、プリンタエンジン制御部２０４は、高圧出力の目標電圧値に相当する８ｂｉｔ値をＤＡＴＡ３１０の信号ラインから出力する。このＤＡＴＡ３１０の８ｂｉｔ値と出力電圧の関係は図１０に示す「ＤＡＣ設定値８ｂｉｔ」と「出力電圧」で示される値となり、設定範囲であるマイナス８００Ｖ〜マイナス１２００Ｖの出力に対してＤＡＣ設定値８ｂｉｔ値は６５ｈ〜９８ｈとなる。
【００５８】
プリンタエンジン制御部２０４は、目標電圧値のＤＡＴＡ３１０を出力した後、帯電バイアス電圧を印加するタイミングでＯＮ信号３０９をＬｏｗからＨｉｇｈとする。高圧制御部ＡＳＩＣ２０６はＯＮ信号３０９の入力がＨｉｇｈになると、直ちにＯＵＴ３１４の出力ポートから圧電トランス駆動パルスを圧電トランス駆動回路３０４へ出力する。
【００５９】
圧電トランス駆動回路３０４は、圧電トランス駆動電圧回路３０３から供給されるＤＣ電圧をスイッチングして圧電トランス３０５の一次側に正弦半波電圧を印加する。図７は第１の実施例における駆動パルスと圧電トランス一次側入力波形を示す説明図であり、目標電圧出力時の高圧制御部ＡＳＩＣ２０６の出力パルスＯＵＴ３１４と圧電トランス駆動回路３０４の出力（圧電トランス一次側入力）の波形を示している。
圧電トランス３０５は、一次側に圧電トランス駆動回路３０４の出力が入力され、二次側に駆動周波数に応じて昇圧した電圧を出力する。整流回路３０６は、ダイオードとコンデンサにより構成され、負極性のバイアス電圧を出力する。
【００６０】
出力電圧変換手段３０８は、整流回路３０６の出力であるＤＣ高電圧を０〜３．３Ｖの範囲の電圧に変換し、圧電トランス駆動電圧回路３０３に出力する。ＡＤＣ３１３は圧電トランス駆動回路３０４の入力電圧である０〜２４Ｖの電圧を８ｂｉｔのデジタル値に変換するアナログ−デジタルコンバータであり、変換された値は、例えば１６〜２４Ｖの電圧の場合、図１１に示すようになる。
【００６１】
続いて、高圧電源装置３０１の動作を図４に基づいて詳細に説明する。
発振器４０３は、高圧制御部ＡＳＩＣ２０６のＣＬＫ＿ＩＮ４０９に基準クロックである５０ＭＨｚのクロック信号を入力する。高圧制御部ＡＳＩＣ２０６は、プリンタエンジン制御部２０４から入力されるＲＥＳＥＴ信号３１１がＬｏｗになったときに各設定を初期化する。
【００６２】
次に、高圧制御部ＡＳＩＣ２０６は、プリンタエンジン制御部２０４から出力される高圧出力ＯＮ信号３０９がＬｏｗからＨｉｇｈになるとＯＵＴ３１４の出力ポートから初期値の圧電トランス駆動周波数のパルス（ＯＮデューティ３０％）を出力する。この圧電トランス駆動周波数の初期値は１３０ｋＨｚである。
【００６３】
ＯＵＴ３１４から出力されたパルスは、圧電トランス駆動回路３０４のＦＥＴ４１３のゲートに印加される。ＦＥＴ４１３のゲートをＯＮ／ＯＦＦすることにより、圧電トランス駆動電圧回路３０３の出力、インダクタ４１２、コンデンサ４１４、および圧電トランス３０５で構成される共振回路が駆動され、圧電トランス３０５の一次側端子３０５Ａに図７に示すような正弦半波電圧が印加される。
【００６４】
圧電トランス３０５の二次側の端子３０５ＢのＡＣ出力は、整流回路３０６のダイオード４１５、４１６、コンデンサ４１７により負極性バイアス電圧に整流される。出力されたバイアス電圧は、出力負荷３０７の抵抗４２１を介して帯電負荷４２５に出力され、その抵抗４２１は帯電負荷４２５に対して金属接点を介して接続される。
負荷となる図２に示す現像器１０２が画像形成装置１０１に装着されていない状態においては、抵抗４２１の先で負荷解放状態となるが、この状態では印刷動作が行えないので画像形成装置１０１は図示しない操作パネル等にエラー表示する。
【００６５】
出力変換手段３０８は、１００ＭΩの抵抗４２６と１００ｋΩの抵抗４２７、４２８によって高圧出力（図４におけるＣ点の電圧）を２０００分の１に分圧し、これを抵抗４２８と３３０ｋΩの抵抗４２９およびオペアンプ４３０で構成される反転増幅器で３．３倍に増幅して出力する。図４におけるＣ点の電圧とオペアンプ４３０の出力の関係は図１０に示す「出力電圧」と「反転増幅器出力電圧」の関係となる。
【００６６】
プリンタエンジン制御部２０４は、ＤＡＴＡ３１０の信号８ｂｉｔを高圧出力の目標電圧値に対応した値に設定する。このＤＡＴＡ３１０の８ｂｉｔ値は図１０に示す「ＤＡＣ設定値８ｂｉｔ」に示す６５ｈ〜９８ｈであり、目標電圧値の設定範囲はマイナス８００Ｖ〜マイナス１２００Ｖとする。本実施例においては、マイナス１１００Ｖ、すなわちＤＡＣ設定値８ｂｉｔは８Ｃｈとする。
【００６７】
高圧制御部ＡＳＩＣ２０６は、ＯＮ信号３０９の入力がＨｉｇｈとなった時点で、ＯＵＴ３１４の出力ポートから圧電トランス駆動パルスを圧電トランス駆動回路３０４へ出力する。圧電トランス３０５の駆動周波数は、高い周波数から徐々に低い周波数にシフトさせる。高圧制御部ＡＳＩＣ２０６は、出力電圧が目標電圧付近になって、圧電トランス駆動電圧回路３０３からの入力電圧が図６に示す周波数固定閾値６０６以下になったら駆動周波数を固定する。
【００６８】
次に、圧電トランス駆動電圧回路３０３の動作を図５に基づいて説明する。なお、この圧電トランス駆動電圧回路３０３は、ドロッパ回路であり、基本動作は公知であるので簡単な説明を行うこととする。
圧電トランス駆動電圧回路３０３に対する入力は、目標電圧である図４に示すＤＡＴＡ３１０をＤＡＣ３１２でデジタル−アナログ変換した電圧と出力電圧変換手段３０８からの出力電圧である。
【００６９】
図９は第１の実施例における出力フィードバック電圧と圧電トランス入力電圧との関係を示す説明図であり、図９（ｂ）における実線は圧電トランス駆動電圧回路３０３の入力である出力電圧変換手段３０８からの出力電圧（出力フィードバック電圧）、破線はＤＡＣ３１２からの出力（目標値）、図９（ａ）における実線は圧電トランス駆動電圧回路３０３の出力である圧電トランス駆動電圧、破線は圧電トランス駆動周波数固定閾値（図６に示す周波数固定閾値６０６）を示している。なお、図９（ａ）および（ｂ）における横軸は時間（ｔ）を示している。
【００７０】
図９において、電圧出力当初はドロッパ回路が動作しないので、圧電トランス駆動回路３０４に対する出力は２２Ｖ強となるが、目標電圧（例えば、目標電圧の−５％である１０４５）付近に到達、すなわちＤＡＣ３１２の出力と出力変換手段３０８の出力（二次電圧の出力）が近づくとドロッパ回路が動作し、圧電トランス駆動回路３０４に対する出力は２０Ｖ以下となる。後述するが、本実施例においては２０Ｖを圧電トランス３０５の図６に示す周波数固定閾値６０６とし、この値を図１１の対応表によりデジタル値８ｂｉｔの２Ｂｈとする。
【００７１】
図６に示す周波数固定閾値６０６とドロッパ回路の出力、すなわち圧電トランス駆動電圧回路３０３の出力をアナログ−デジタル変換したＡＤＣ３１３の出力８ｂｉｔは、図６に示す比較器６０２で比較される。
次に、高圧制御部ＡＳＩＣ２０６の動作を図６に基づいて説明する。本実施例の画像形成装置はブラック（Ｋ）、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の４色構成になっており、図６において各色につき１つのユニットで構成される部分は４段重ねのブロックで示し、４色共通で使用されるユニットは１段のブロックで示している。
【００７２】
高圧制御部ＡＳＩＣ２０６の内部回路は、５０ＭＨｚのＣＬＫ＿ＩＮ信号４０９に同期して動作する。高圧出力ＯＮ信号３０９がＬｏｗからＨｉｇｈになると、出力セレクタ６１６から圧電トランス駆動パルス（ＯＵＴ）３１４が出力される。
【００７３】
圧電トランス駆動パルス（ＯＵＴ）３１４の周波数は、はじめ分周比カウンタ下限値６０８に予め設定された初期値の駆動周波数として１３０ｋＨｚとする。以降、圧電トランス駆動周波数が固定されるまで、演算器６０３は１９ｂｉｔレジスタ６１１の値を増加させていく（駆動周波数を下げていく）。さらに、二値パルス出力生成部６１０により、１９ｂｉｔレジスタ６１１で保持されている値｛上位９ｂｉｔ＋（下位１０ｂｉｔ値／１０２４）｝の平均分周値となるように分周器６１５からパルスが出力される。なお、演算器６０３で計算される１９ｂｉｔレジスタ６１１値は、その上限を分周比カウンタ上限値６０９から読み込まれる値に制限する。
【００７４】
ここで、演算器６０３は、圧電トランスの製造バラツキ等を補正する値を圧電トランス補正値６０７から読み込み、これを演算結果に反映させる。なお、本実施例では、説明の簡略化のため圧電トランス補正値６０７はゼロとする。
以下に高圧制御部ＡＳＩＣ２０６の動作を詳細に説明する。
【００７５】
図４に示すプリンタエンジン制御部２０４は、ＲＥＳＥＴ信号３１１を高圧制御部ＡＳＩＣ２０６にＬｏｗとして出力する。ＲＥＳＥＴ信号３１１がＬｏｗとして出力されると、演算器６０３は、まず圧電トランス３０５における分周比カウンタ下限値６０８に設定された９ｂｉｔ値を上位９ｂｉｔとし、また下位１０ｂｉｔをすべて０とした１９ｂｉｔ値を１９ｂｉｔレジスタ６１１にセットする。
【００７６】
圧電トランス駆動パルス周波数の初期値を１３０ｋＨｚとする場合、分周比カウンタ下限値６０８は１８０ｈ（ＣＬＫ＿ＩＮ信号４０９の周波数は５０ＭＨｚであるため、（１／（（１／５０ＭＨｚ）×１８０ｈ））≒１３０ｋＨｚ）となり、１９ｂｉｔレジスタ６１１の値は、上位９ｂｉｔを１８０ｈ、下位１０ｂｉｔを００ｈ、すなわち６００００ｈとなる。
【００７７】
誤差保持レジスタ６１２は、１０ｂｉｔすべて０にクリアされる。高圧出力前においては、高圧出力ＯＮ信号３１３はＬｏｗとなっており、出力セレクタ６１６はＬｏｗのＳｅｌｅｃｔ信号が入力されることにより、常にＬｏｗ信号を出力しているので圧電トランスは駆動されない。比較器６０２は、高圧出力ＯＮ信号３０９のＬｏｗ入力により１０ｂを出力する。
【００７８】
演算器６０３は、比較器６０２の出力が１０ｂであるので１９ｂｉｔレジスタ６１１の値から「１」を減算するが、減算結果は初期設定値（下限値）未満となる。演算器６０３は、減算結果の上位９ｂｉｔと分周比カウンタ下限値６０８の９ｂｉｔを比較し、分周比カウンタ下限値６０８未満であれば１９ｂｉｔレジスタ６１１の値を｛分周比カウンタ下限値６０８の９ｂｉｔ、下位１０ｂｉｔを０００ｈ｝とするので、結果的に高圧出力ＯＮ信号３０９がＬｏｗの間は、１９ｂｉｔレジスタ６１１の値は分周比カウンタ下限値６０８のまま保持される。
二値パルス出力生成部６１０で１９ｂｉｔレジスタ６１１の上位９ｂｉｔ、すなわち分周比値の整数値、およびそれを加算器（＋１）６１３で「１」を加算した値を分周比セレクタ６１４に入力する。
【００７９】
このようにして分周比セレクタ６１４には、１９ｂｉｔレジスタ６１１の上位９ｂｉｔの値、例えばこれをＮとすると、ＮとＮ＋１の値が入力される。この二つの値を誤差保持レジスタ６１２から出力される信号で選択し、分周器６１５の出力パルスが１０２４パルス周期でＮ分周をＭ回、Ｎ＋１分周を（１０２４−Ｍ）回、出力することにより、
｛Ｎ×Ｍ＋（Ｎ＋１）×（１０２４−Ｍ）｝／１０２４
＝１９ｂｉｔレジスタ６１１の上位９ｂｉｔの値＋（下位１０ｂｉｔの値／１０２４）
となるように制御する。
【００８０】
１９ｂｉｔレジスタ６１１の値が変化しなければ上述したとおりであるが、変化する場合には、それに追随して１０２４パルス周期未満にて値が変化していく。それでも単位時間当たりの上記式の左辺と右辺の平均値は略等しくなる。
【００８１】
ここで、１９ｂｉｔレジスタ６１１の下位１０ｂｉｔを入力される誤差保持レジスタ６１２、加算器（＋１）６１３、および分周比セレクタ６１４の動作を図１２の第１の実施例における誤差保持レジスタ、加算器（＋１）および分周比セレクタの動作を示すフローチャートの図中Ｓで表すステップにしたがって図６を参照しながら説明する。なお、ここでは説明の簡略化のためにフローチャートを用いて説明するが、実際の回路ではハードウェアで実現される。
【００８２】
高圧制御部ＡＳＩＣ２０６の誤差保持レジスタ６１２、加算器（＋１）６１３、および分周比セレクタ６１４は動作を開始する。
Ｓ１２０１：誤差保持レジスタ６１２が分周器６１５から出力される信号の立ち上がりエッジを検出したか否かを判定し、検出した場合、処理をＳ１２０２へ移行し、検出していない場合は、処理をＳ１２０１のままとし、信号の立ち上がりエッジの検出判定を継続する。
【００８３】
Ｓ１２０２：信号の立ち上がりエッジを検出した誤差保持レジスタ６１２は、１９ｂｉｔレジスタ６１１の下位１０ｂｉｔ値（Ａ００〜０９）と、誤差保持レジスタ６１２の１０ｂｉｔ値（Ｇ００〜０９）とを加算した１１ｂｉｔ値が３ＦＦｈより大きいか否かの判定、すなわちオーバーフローが発生したか否かを判定し、オーバーフローが発生したと判定すると処理をＳ１２０３へ移行し、オーバーフローが発生していないと判定すると処理をＳ１２０４へ移行する。
【００８４】
Ｓ１２０３：オーバーフローが発生したと判定した誤差保持レジスタ６１２は、Ｓｅｌｅｃｔ信号をＨｉｇｈとして出力し、そのＳｅｌｅｃｔ信号が入力された分周比セレクタ６１４は加算器（＋１）６１３から入力される９ｂｉｔ値（「１」を加算した値を選択）を分周器６１５へ出力して処理をＳ１２０５へ移行する。
Ｓ１２０４：オーバーフローが発生していないと判定した誤差保持レジスタ６１２は、Ｓｅｌｅｃｔ信号をＬｏｗとして出力し、そのＳｅｌｅｃｔ信号が入力された分周比セレクタ６１４は１９ｂｉｔレジスタ６１１から入力される９ｂｉｔ値（「１」を加算した値を選択）を分周器６１５へ出力して処理をＳ１２０５へ移行する。
【００８５】
Ｓ１２０５：誤差保持レジスタ６１２は、誤差保持レジスタ６１２の１０ｂｉｔ値（Ｇ００〜０９）に１９ｂｉｔレジスタ６１１の下位１０ｂｉｔ値（Ａ００〜０９）を加算して誤差保持レジスタ６１２の１０ｂｉｔ値（Ｇ００〜０９）を更新し、処理をＳ１２０１へ移行する。
このように誤差保持レジスタ６１２、加算器（＋１）６１３、および分周比セレクタ６１４は動作する。
【００８６】
図６の説明に戻り、分周器６１５は、初期状態では分周比カウンタ下限値６０８の９ｂｉｔ値が入力され、ＯＮデューティー３０％のパルスを出力する。このとき、ＯＮ信号３１３がＬｏｗであるため分周器６１５の出力は誤差保持レジスタ６１２に出力されるのみである。この場合、誤差保持レジスタ６１２は、１０ｂｉｔ値として０００ｈを保持する。
また、図４に示す出力電圧変換手段３０８は、高出力ＯＦＦ状態において、出力は略０Ｖであり、このとき、圧電トランス駆動電圧回路３０３の出力は２２Ｖ強（ドロッパ回路非動作時）となる。
【００８７】
次に、図４に示すプリンタエンジン制御部２０４は、ＤＡＴＡ３１０に、目標電圧に相当する８ｂｉｔ値を出力する。この目標電圧と８ｂｉｔ値の対応は図１０の対応表で示される。本実施例における目標電圧であるマイナス１１００Ｖに対応する８ｂｉｔ値（ＤＡＣ設定値）は８Ｃｈとなる。
続いて、帯電バイアス電圧を印加するタイミングで高圧出力ＯＮ信号３０９がＬｏｗからＨｉｇｈとなる。高圧出力ＯＮ信号３０９がＬｏｗからＨｉｇｈになると、出力セレクタ６１６にＳｅｌｅｃｔ信号がＨｉｇｈとして入力され、直ちに図４に示す圧電トランス３０５の駆動パルス周波数初期値１３０ｋＨｚの圧電トランス駆動パルス３１４が出力される。
【００８８】
また、比較器６０２は、高圧出力ＯＮ信号３０９がＬｏｗからＨｉｇｈになることにより、８ｂｉｔＡＤＣ３１３の検出値を反転したインバータ６０１の出力８ｂｉｔと、圧電トランス駆動パルスの周波数固定閾値６０６の８ｂｉｔとが入力される。前述したように本実施例における周波数固定閾値６０６は２０Ｖであり、図１１に示す対応表により、８ｂｉｔ値は２Ｂｈとなる。
圧電トランス駆動開始直後の出力は、０〜１００Ｖ程度と考えてよく、このときの圧電トランス駆動電圧回路３０３の出力は４チャンネルとも２２Ｖ強となる。したがって、図１１の対応表により、比較器６０２は以下の条件を満たす。
【００８９】
インバータ６０１の出力（１６ｈ）＜周波数固定閾値６０６（２Ｂｈ）
ここで、比較器６０２の動作を図１３の第１の実施例における比較器の動作を示すフローチャートの図中Ｓで表すステップにしたがって図６を参照しながら説明する。なお、ここでは説明の簡略化のためにフローチャートを用いて説明するが、実際の回路ではハードウェアで実現される。また、図１３では、図１に示す画像形成装置１０１における現像器１０２Ｋからフィードバック電圧が入力されるインバータ６０１Ｋ、以下同様に現像器１０２Ｙに対してインバータ６０１Ｙ、現像器１０２Ｍに対してインバータ６０１Ｍ、現像器１０２Ｃに対してインバータ６０１Ｃと示す。
【００９０】
比較器６０２は動作を開始する。
Ｓ１３０１：比較器６０２は、インバータ６０１Ｋの出力が周波数固定閾値６０６未満であるか否かを判定し、周波数固定閾値６０６未満である場合、処理をＳ１３０９へ移行し、周波数固定閾値６０６以上である場合、処理をＳ１３０２へ移行する。
【００９１】
Ｓ１３０２：比較器６０２は、インバータ６０１Ｙの出力が周波数固定閾値６０６未満であるか否かを判定し、周波数固定閾値６０６未満である場合、処理をＳ１３０９へ移行し、周波数固定閾値６０６以上である場合、処理をＳ１３０３へ移行する。
Ｓ１３０３：比較器６０２は、インバータ６０１Ｍの出力が周波数固定閾値６０６未満であるか否かを判定し、周波数固定閾値６０６未満である場合、処理をＳ１３０９へ移行し、周波数固定閾値６０６以上である場合、処理をＳ１３０４へ移行する。
【００９２】
Ｓ１３０４：比較器６０２は、インバータ６０１Ｃの出力が周波数固定閾値６０６未満であるか否かを判定し、周波数固定閾値６０６未満である場合、処理をＳ１３０９へ移行し、周波数固定閾値６０６以上である場合、処理をＳ１３０５へ移行する。
Ｓ１３０５：比較器６０２は、インバータ６０１Ｋの出力が周波数固定閾値６０６より大きいか否かを判定し、周波数固定閾値６０６より大きい場合、処理をＳ１３０６へ移行し、周波数固定閾値６０６と等しい場合、処理をＳ１３１０へ移行する。
【００９３】
Ｓ１３０６：比較器６０２は、インバータ６０１Ｙの出力が周波数固定閾値６０６より大きいか否かを判定し、周波数固定閾値６０６より大きい場合、処理をＳ１３０７へ移行し、周波数固定閾値６０６と等しい場合、処理をＳ１３１０へ移行する。
Ｓ１３０７：比較器６０２は、インバータ６０１Ｍの出力が周波数固定閾値６０６より大きいか否かを判定し、周波数固定閾値６０６より大きい場合、処理をＳ１３０８へ移行し、周波数固定閾値６０６と等しい場合、処理をＳ１３１０へ移行する。
【００９４】
Ｓ１３０８：比較器６０２は、インバータ６０１Ｃの出力が周波数固定閾値６０６より大きいか否かを判定し、周波数固定閾値６０６より大きい場合、処理をＳ１３１１へ移行し、周波数固定閾値６０６と等しい場合、処理をＳ１３１０へ移行する。
Ｓ１３０９：比較器６０２は、２ｂｉｔの出力として００ｂを出力して終了する。
Ｓ１３１０：比較器６０２は、２ｂｉｔの出力として０１ｂを出力して終了する。
Ｓ１３１１：比較器６０２は、２ｂｉｔの出力として１０ｂを出力して終了する。
【００９５】
図６の説明に戻り、上述した比較器６０２の動作により、前述した、インバータ６０１の出力（１６ｈ）＜周波数固定閾値６０６（２Ｂｈ）、の条件においては、比較器６０２は２ｂｉｔ出力として００ｂを演算器６０３へ出力する。これにより、前述したように演算器６０３は、１９ｂｉｔレジスタ６１１の値６００００ｈに「１」を加算して６０００１ｈに更新する。その結果、圧電トランス駆動パルス周波数を下げる方向に制御される。
【００９６】
以降、比較器６０２の２ｂｉｔ出力が０１ｂとなるまで、すなわちインバータ６０１の４チャンネルの出力のうち、少なくとも１チャンネルが周波数固定閾値６０６と等しく、かつ４チャンネルのすべての出力が周波数固定閾値６０６以上となるまで１９ｂｉｔレジスタ６１１の値を加算し、更新する。なお、更新周期は、タイマ６０４の出力パルス周期の１４０μｓである。
【００９７】
前述したように圧電トランス駆動パルス周波数の低下に伴い、高圧出力電圧が上昇していき、目標電圧付近になったところで圧電トランス駆動電圧回路３０３のドロッパ回路が動作を開始し、それによって８ｂｉｔＡＤＣ３１３の検出値が減少し、インバータ６０１の出力が増加する。
なお、１９ｂｉｔレジスタ６１１の加算更新時、演算器６０３は加算結果の１９ｂｉｔ値の上位９ｂｉｔを分周比カウンタ上限値６０９の９ｂｉｔ値と比較し、その値を超えないように制御する。すなわち、１９ｂｉｔレジスタ６１１の１９ｂｉｔ値の上位９ｂｉｔ値が分周比カウンタ上限値６０９の９ｂｉｔ値を超えた場合は、１９ｂｉｔレジスタ６１１の更新値を分周比カウンタ上限値６０９に制限する。
【００９８】
このように、一次電圧供給手段としての圧電トランス駆動回路３０４が複数の圧電トランスの一次電極側に印加（供給）する圧電トランス駆動パルス周波数を同一の周波数にすることにより、近接して配置された圧電トランスの駆動周波数が互いに異なることによって二次側の高電圧出力が干渉することがなくなり、高電圧出力にリップルが現れる等の不具合を防ぐことができる。
【００９９】
なお、本実施例の高圧電源装置３０１では、定電圧制御の出力電圧（カラー画像形成装置における帯電バイアス電圧の目標値）をマイナス１１００Ｖ、圧電トランスの周波数固定閾値６０６を２０Ｖとして説明したが、それは一例であってその値に限られるものではない。また、複数のチャンネルで異なる出力電圧としても良い。
さらに、本実施例で用いた圧電トランスとは別の圧電トランスを用いることによって周波数特性が変化したとしても、それに対応して周辺回路の定数を変更することで本発明を実現することができる。
【０１００】
またさらに、本実施例では、説明の簡略化のため、出力負荷は固定として説明しているが、感光体ドラムの状態による負荷変動、また他の高圧バイアス源に適用した場合の負荷変動にも対応可能である。
また、本実施例では、カラー４色構成の画像形成装置として説明したが、２色もしくは３色、または４色より多い構成の画像形成装置としても良い。
【０１０１】
以上説明したように、第１の実施例では、複数の圧電トランスの一次側に印加する圧電トランス駆動パルス周波数を同一の周波数にすることができ、このことにより、近接して配置された圧電トランスの駆動周波数が互いに異なることによって二次側の高電圧出力が干渉することがなくなり、高電圧出力にリップルが現れる等の不具合を防ぐことができ、安定した高電圧出力を得ることができるという効果が得られる。
【実施例２】
【０１０２】
第２の実施例の構成は、高圧電源装置の高圧制御部ＡＳＩＣの構成が第１の実施例の構成と異なっている。その第２の実施例の構成を図１４および図１５に基づいて以下に説明する。なお、上述した第１の実施例と同様の部分は、同一の符号を付してその説明を省略する。
【０１０３】
図１４は第２の実施例における高圧電源装置の構成を示すブロック図である。
図１４において、高圧電源装置１４０１は、単一の周波数設定手段としての高圧制御部ＡＳＩＣ１４０６を有し、その高圧制御部ＡＳＩＣ１４０６は、圧電トランス駆動パルスを出力するＯＵＴポートが４チャンネル分の４個の出力ポートとして、圧電トランス駆動回路３０４Ｃに圧電トランス駆動パルスを出力するＯＵＴ１４１４Ｃ、圧電トランス駆動回路３０４Ｍに圧電トランス駆動パルスを出力するＯＵＴ１４１４Ｍ、圧電トランス駆動回路３０４Ｙに圧電トランス駆動パルスを出力するＯＵＴ１４１４Ｙ、および圧電トランス駆動回路３０４Ｋに圧電トランス駆動パルスを出力するＯＵＴ１４１４Ｋを備えている。
【０１０４】
このＯＵＴ１４１４Ｃ、ＯＵＴ１４１４Ｍ、ＯＵＴ１４１４Ｙ、およびＯＵＴ１４１４Ｋは、それぞれの圧電トランス駆動回路３０４Ｃ、圧電トランス駆動回路３０４Ｍ、圧電トランス駆動回路３０４Ｙ、および圧電トランス駆動回路３０４Ｋに入力されている。
圧電トランス駆動回路３０４Ｃ、圧電トランス駆動回路３０４Ｍ、圧電トランス駆動回路３０４Ｙ、および圧電トランス駆動回路３０４Ｋの駆動により各チャンネルの圧電トランス３０５において入力の低電圧が高電圧に昇圧されて高圧出力として出力される。高圧出力は整流回路３０６で直流に整流された後、出力負荷３０７に出力および出力電圧変換手段３０８にフィードバックされる。
【０１０５】
図１５は第２の実施例における高圧制御部ＡＳＩＣの回路構成を示すブロック図である。
図１５において、圧電トランス駆動パルスの位相をずらす位相制御手段としての二値パルス出力生成部１５０１は、図６に示す第１の実施例の構成に加え、除算器（１／４）１５０２、遅延回路１５０３、１５０４、１５０５、出力セレクタ１５０６を備えている。
【０１０６】
除算器（１／４）１５０２は、分周比セレクタ６１４から出力された分周比値を４分の１にして、遅延回路１５０３、１５０４、１５０５に入力する。遅延回路１５０３、１５０４、１５０５は、分周比セレクタ６１４から入力された分周比値の（４分の１）分だけ、入力した信号を遅延させて出力する。したがって、遅延回路１５０３は、分周器６１５から入力した信号を分周比値の（４分の１）分だけ遅延させて出力し、遅延回路１５０４は、遅延回路１５０３から入力した信号を分周比値の（４分の１）分だけ遅延させて出力し、遅延回路１５０５は、遅延回路１５０４から入力した信号を分周比値の（４分の１）分だけ遅延させて出力する。
【０１０７】
出力セレクタ１５０６は、高圧出力ＯＮ時に分周器６１５の出力、遅延回路１５０３、１５０４、１５０５の出力をそれぞれＯＵＴ１４１４Ｃ、ＯＵＴ１４１４Ｍ、ＯＵＴ１４１４Ｙ、ＯＵＴ１４１４Ｋに出力する。
上述した構成の作用について説明する。なお、第１の実施例と異なる部分を以下に説明するものとし、第１の実施例と同様の作用については、その説明を省略する。
【０１０８】
まず、高圧制御部ＡＳＩＣ２０６の動作を図１５に基づいて説明する。本実施例の画像形成装置はブラック（Ｋ）、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の４色構成になっており、図１５において各色につき１つのユニットで構成される部分は４段重ねのブロックで示し、４色共通で使用されるユニットは１段のブロックで示している。
分周比セレクタ６１４の出力値は除算器（１／４）１５０２に入力され、除算器（１／４）１５０２は、分周比セレクタ６１４の出力値、すなわち分周比値を４分の１にし、遅延回路１５０３、１５０４、１５０５に出力する。なお、遅延回路そのものの動作は公知であるので、ここではその説明を省略する。
【０１０９】
遅延回路１５０３は分周器６１５の出力に対して、遅延回路１５０４は遅延回路１５０３の出力に対して、遅延回路１５０５は遅延回路１５０４の出力に対して、上述した分周比値を４分の１の値に相当する時間、立ち上がりタイミングを遅延させたパルスを出力セレクタ１５０６に出力する。なお、パルスのＯＮデューティーは分周器６１５の出力も、各遅延回路の出力も同様に３０％とする。
【０１１０】
出力セレクタ１５０６は、高圧出力ＯＮ信号３０９がＨｉｇｈのとき、分周器６１５の出力をＯＵＴ１４１４Ｃ、遅延回路１５０３の出力をＯＵＴ１４１４Ｍ、遅延回路１５０４の出力をＯＵＴ１４１４Ｙ、遅延回路１５０５の出力をＯＵＴ１４１４Ｋに圧電トランス駆動パルスとして出力する。
【０１１１】
図１４において、ＯＵＴ１４１４Ｃの出力パルスは圧電トランス駆動回路３０４Ｃに、ＯＵＴ１４１４Ｍの出力パルスは圧電トランス駆動回路３０４Ｍに、ＯＵＴ１４１４Ｙの出力パルスは圧電トランス駆動回路３０４Ｙに、ＯＵＴ１４１４Ｋの出力パルスは圧電トランス駆動回路３０４Ｋに入力されるが、各圧電トランス駆動回路３０４の動作は第１の実施例において図４を用いて説明した動作と同様なのでその説明を省略する。
【０１１２】
上述したＯＵＴ１４１４Ｃ（分周器６１５）、ＯＵＴ１４１４Ｍ（遅延回路１５０３）、ＯＵＴ１４１４Ｙ（遅延回路１５０４）、ＯＵＴ１４１４Ｋ（遅延回路１５０５）の出力パルスおよび圧電トランス駆動回路３０４Ｃ、３０４Ｍ、３０４Ｙ、３０４Ｋの出力を図１６に示し、また遅延回路を用いた場合と遅延回路を用いない場合の圧電トランス３０５の一次側の図４に示すＦＥＴ４１３のドレイン電流の模式図を図１７に示す。
【０１１３】
図１６に示すように、遅延回路１５０３、１５０４、１５０５により、４分の１分周ずつ位相をずらして圧電トランス駆動パルスを圧電トランス駆動回路３０４Ｃ、３０４Ｍ、３０４Ｙ、３０４Ｋに出力することにより、圧電トランス駆動回路３０４Ｃ、３０４Ｍ、３０４Ｙ、３０４Ｋの出力も４分の１分周ずつ位相がずれて出力される。
【０１１４】
このように、４分の１分周ずつ位相をずらして圧電トランス駆動パルスを圧電トランス駆動回路３０４Ｃ、３０４Ｍ、３０４Ｙ、３０４Ｋに出力することにより、図１７（ｂ）に示すように、図１７（ａ）の位相をずらさないで圧電トランス駆動パルスを出力したときと比較してＦＥＴ４１３のドレイン電流のピークが小さくなる。したがって、圧電トランス駆動回路３０４（一次側）のピーク電流を低減することができる。
【０１１５】
なお、本実施例の高圧電源装置１４０１では、定電圧制御の出力電圧（カラー画像形成装置における帯電バイアス電圧の目標値）をマイナス１１００Ｖ、圧電トランスの周波数固定閾値６０６を２０Ｖとして説明したが、それは一例であってその値に限られるものではない。また、複数のチャンネルで異なる出力電圧としても良い。
さらに、本実施例で用いた圧電トランスとは別の圧電トランスを用いることによって周波数特性が変化したとしても、それに対応して周辺回路の定数を変更することで本発明を実現することができる。
【０１１６】
またさらに、本実施例では、説明の簡略化のため、出力負荷は固定として説明しているが、感光体ドラムの状態による負荷変動、また他の高圧バイアス源に適用した場合の負荷変動にも対応可能である。
また、本実施例では、カラー４色構成の画像形成装置として説明したが、２色もしくは３色、または４色より多い構成の画像形成装置としても良い。
【０１１７】
以上説明したように、第２の実施例では、第１の実施例の効果に加え、複数個の圧電トランス駆動パルスの立ち上がりタイミングをずらして出力するようにしたことにより、圧電トランス駆動回路（一次側）のピーク電流を低減させることができるという効果が得られる。
なお、第１の実施例および第２の実施例では、画像形成装置を電子写真方式のカラープリンタとして説明したが、それに限られることなく、画像形成装置はカラー複写機、ファクシミリ、またはそれらの機能を併せ持つカラー複合機等で有っても良い。
【符号の説明】
【０１１８】
１０１  画像形成装置
２０４  プリンタエンジン制御部
２０６、１４０６  高圧制御部ＡＳＩＣ
３０１、１４０１  高圧電源装置
３０２  ＤＣ電源
３０３  圧電トランス駆動電圧回路
３０４  圧電トランス駆動回路
３０５  圧電トランス
３０６  整流回路
３０７  出力負荷
３０８  出力電圧変換手段
６０２  比較器
６０３  演算器
６０４  タイマ
６０７  圧電トランス補正値
６０８  分周比カウンタ下限値
６０９  分周比カウンタ上限値
６１０、１５０１  二値パルス出力生成部
６１１  １９ｂｉｔレジスタ
６１２  誤差保持レジスタ
６１３  加算器（＋１）
６１４  分周比セレクタ
６１５  分周器
６１６、１５０６  出力セレクタ
１５０２  除算器（１／４）
１５０３、１５０４、１５０５  遅延回路
【図１】
2012191834.tif 000003
【図２】
2012191834.tif 000004
【図３】
2012191834.tif 000005
【図４】
2012191834.tif 000006
【図５】
2012191834.tif 000007
【図６】
2012191834.tif 000008
【図７】
2012191834.tif 000009
【図８】
2012191834.tif 000010
【図９】
2012191834.tif 000011
【図１０】
2012191834.tif 000012
【図１１】
2012191834.tif 000013
【図１２】
2012191834.tif 000014
【図１３】
2012191834.tif 000015
【図１４】
2012191834.tif 000016
【図１５】
2012191834.tif 000017
【図１６】
2012191834.tif 000018
【図１７】
2012191834.tif 000019