(57)【要約】【課題】  表示品位の低下を抑制することができ、製品歩留まりの高い液晶表示パネルを提供する。【解決手段】  液晶表示パネルは、下地部を有したアレイ基板１、対向基板２、液晶層３、複数の正規柱状スペーサ３６ａ及び複数の補助柱状スペーサ３６ｂを備えている。下地部は、基板上に形成され、複数の走査線１９、複数の信号線２７、複数のスイッチング素子、絶縁膜及び透明な複数の導電部を含んでいる。複数の正規柱状スペーサ３６ａは、下地部上に形成され、アレイ基板１及び対向基板２間の隙間を保持している。複数の補助柱状スペーサ３６ｂは、下地部上に形成され、正規柱状スペーサ３６ａより低く形成され、導電部に２５％以上重ねられている。【選択図】図３
2012181441.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成され、複数の走査線と、複数の信号線と、前記複数の走査線及び複数の信号線に接続された複数のスイッチング素子と、前記複数の走査線、複数の信号線及び複数のスイッチング素子上に形成された絶縁膜と、前記絶縁膜上に形成された透明な複数の導電部と、を含む下地部を有したアレイ基板と、
前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持された液晶層と、
前記下地部上に形成され、前記アレイ基板及び対向基板間の隙間を保持した複数の正規柱状スペーサと、
前記下地部上に形成され、前記正規柱状スペーサより低く形成された複数の補助柱状スペーサと、を備え、
前記補助柱状スペーサは、前記導電部に２５％以上重ねられていることを特徴とする液晶表示パネル。
【請求項２】
前記複数の導電部は、前記絶縁膜上に形成され、前記絶縁膜に形成された複数のコンタクトホールを通って前記複数のスイッチング素子に電気的に接続された透明な複数の画素電極であることを特徴とする請求項１に記載の液晶表示パネル。
【請求項３】
前記補助柱状スペーサは、隣合う複数の画素電極に重ねられていることを特徴とする請求項２に記載の液晶表示パネル。
【請求項４】
前記下地部は、基板上に形成された複数の補助容量線をさらに含み、
前記正規柱状スペーサ及び補助柱状スペーサは、前記信号線及び補助容量線の少なくとも一方に重ねられていることを特徴とする請求項１に記載の液晶表示パネル。
【請求項５】
前記正規柱状スペーサ及び補助柱状スペーサは、同一材料で形成されていることを特徴とする請求項１に記載の液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示パネルに関する。
【背景技術】
【０００２】
近年、表示パネルとして、軽量、小型および高精細な液晶表示パネルが開発されている。一般に、液晶表示パネルは、アレイ基板と、このアレイ基板に所定の隙間を置いて対向配置された対向基板と、これら両基板間に挟持された液晶層とを有している。アレイ基板は、ガラス基板と、ガラス基板上に形成されたスイッチング素子と、ガラス基板及びスイッチング素子上に形成された絶縁膜と、絶縁膜上に形成され、この絶縁膜に形成されたコンタクトホールを通ってスイッチング素子に電気的に接続された画素電極とを有している。
【０００３】
２枚の基板間には、基板間の隙間を一定に保持するため、粒径の均一なプラスティックビーズが散在されている。また、カラー表示する場合、アレイ基板及び対向基板の一方の基板には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）からなる着色層を有したカラーフィルタが配置されている。
【０００４】
上記のように構成された液晶表示パネルにおいて、プラスティックビーズは基板上に散布することで散在させるため、このプラスティックビーズの一部が製造ラインを汚染するパーティクルとなり不良発生の原因となる恐れがある。また、画素部に存在するプラスティックビーズは液晶分子の配向を乱し表示品位低下の原因となる。更に散布密度が不均一な場合、ギャップ不良を引き起す。
【０００５】
上記問題に対処する技術として、アレイ基板上に、複数の柱状スペーサを直接形成した構成が提案されている。柱状スペーサは、アレイ基板上に、フォトリソグラフィ法等を用いたパターニングにより形成されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−８４２３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、上記柱状スペーサを形成する際、アレイ基板上に２種類の柱状スペーサを形成する場合がある。例えば、アレイ基板上に正規柱状スペーサと、正規柱状スペーサより低い補助柱状スペーサとを形成する場合がある。正規柱状スペーサは、常時、アレイ基板及び対向基板の隙間を保持するものである。補助柱状スペーサは、液晶材料が収縮したときや、液晶表示パネルが押圧されたときなどに、アレイ基板１及び対向基板２間の隙間を保持するものである。
【０００８】
正規柱状スペーサ及び補助柱状スペーサを形成する際、互いに紫外線透過率の異なる複数のパターンを有したフォトマスクを使用することにより、正規柱状スペーサ及び補助柱状スペーサを、同一材料を使用して同時に形成することができる。
【０００９】
しかしながら、補助柱状スペーサは、正規柱状スペーサよりも、紫外線照射量が少ない分、下地部との密着性が悪くなる問題がある。補助柱状スペーサは、下地部との密着性が悪いと剥がれる恐れがあるものである。  
この発明は以上の点に鑑みなされたもので、その目的は、表示品位の低下を抑制することができ、製品歩留まりの高い液晶表示パネルを提供することにある。
【課題を解決するための手段】
【００１０】
一実施形態に係る液晶表示パネルは、
基板上に形成され、複数の走査線と、複数の信号線と、前記複数の走査線及び複数の信号線に接続された複数のスイッチング素子と、前記複数の走査線、複数の信号線及び複数のスイッチング素子上に形成された絶縁膜と、前記絶縁膜上に形成された透明な複数の導電部と、を含む下地部を有したアレイ基板と、
前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持された液晶層と、
前記下地部上に形成され、前記アレイ基板及び対向基板間の隙間を保持した複数の正規柱状スペーサと、
前記下地部上に形成され、前記正規柱状スペーサより低く形成された複数の補助柱状スペーサと、を備え、
前記補助柱状スペーサは、前記導電部に２５％以上重ねられていることを特徴としている。
【図面の簡単な説明】
【００１１】
【図１】図１は、一実施形態に係る液晶表示パネルを示す斜視図である。
【図２】図２は、図１のアレイ基板を示す平面図である。
【図３】図３は、図１及び図２のアレイ基板の一部を示す拡大平面図である。
【図４】図４は、図２及び図３のアレイ基板の画素を示す等価回路図である。
【図５】図５は、図３の線Ａ−Ａに沿った液晶表示パネルを示す断面図である。
【図６】図６は、図３の線Ｂ−Ｂに沿った液晶表示パネルを示す断面図である。
【図７】図７は、上記実施形態に係る液晶表示パネルの比較例１の補助柱状スペーサ及び画素電極を示す平面図である。
【図８】図８は、上記実施形態に係る液晶表示パネルの比較例２の補助柱状スペーサ及び画素電極を示す平面図である。
【図９】図９は、上記実施形態に係る液晶表示パネルの実施例１の補助柱状スペーサ及び画素電極を示す平面図である。
【図１０】図１０は、上記実施形態に係る液晶表示パネルの実施例２の補助柱状スペーサ及び画素電極を示す平面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しながら一実施形態に係る液晶表示パネルについて詳細に説明する。  
図１、図５及び図６に示すように、液晶表示パネルは、アレイ基板１と、このアレイ基板に所定の隙間を置いて対向配置された対向基板２と、これら両基板間に挟持された液晶層３とを備えている。液晶表示パネルは、アレイ基板１及び対向基板２が重なった表示領域Ｒを有している。アレイ基板１は、表示領域Ｒにマトリクス状に配置された複数の画素１３を有している。なお、画素１３については後述する。
【００１３】
図２に示すように、表示領域Ｒの外側において、ガラス基板１０上には、走査線駆動回路４、信号線駆動回路５及び補助容量線駆動回路６が形成されている。走査線駆動回路４は、表示領域Ｒの外側に延出した複数の走査線１９と接続されている。信号線駆動回路５は、表示領域Ｒの外側に延出した複数の信号線２７と接続されている。補助容量線駆動回路６は、表示領域Ｒの外側に延出した複数の補助容量線２１と接続されている。
【００１４】
図１乃至図６に示すように、アレイ基板１は、透明な絶縁基板として、例えばガラス基板１０を備えている。ガラス基板１０上にはアンダーコーティング層１２が成膜されている。アンダーコーティング層１２は、例えばＳｉＮＸやＳｉＯＸで形成されている。
【００１５】
表示領域Ｒにおいて、ガラス基板１０上には、第１方向ｄ１に沿って延出した複数の走査線１９及び第１方向に直交した第２方向ｄ２に沿って延出した複数の信号線２７が配置されている。ガラス基板１０上には、走査線１９に平行な複数の補助容量線２１が形成されている。この実施形態において、補助容量線２１及び信号線２７は遮光部として機能している。隣合う２本の信号線２７及び隣合う２本の補助容量線２１で囲まれた各領域には画素１３が形成されている。
【００１６】
次に、画素１３を１つ取り出して説明する。  
図２乃至図６に示すように、画素１３は、画素電極３４、この画素電極に接続されたスイッチング素子としてのＴＦＴ（薄膜トランジスタ）１４及び補助容量素子１６を有している。
【００１７】
詳述すると、アンダーコーティング層１２上に、複数の半導体層１５及び複数の補助容量電極１７が形成されている。補助容量電極１７は、第１方向ｄ１に並べられ、第２方向ｄ２に間隔をおいて並べられている。半導体層１５は、ソース領域ＲＳ及び補助容量電極１７に一対一で接続されたドレイン領域ＲＤを有している。
【００１８】
半導体層１５及び補助容量電極１７は、アンダーコーティング層１２上に形成された半導体膜をパターニングすることにより、同一材料で同時に形成されている。この実施形態において、半導体層１５及び補助容量電極１７は、ポリシリコンで形成されている。また、半導体層１５及び補助容量電極１７は、一体に形成されている。
【００１９】
アンダーコーティング層１２、半導体層１５及び補助容量電極１７上に、ゲート絶縁膜１８が成膜されている。ゲート絶縁膜１８は、例えばＳｉＯＸで形成されている。ゲート絶縁膜１８上に、複数のゲート電極２０を含む複数の走査線１９と、複数の補助容量線２１とが形成されている。
【００２０】
走査線１９及び補助容量線２１は、アルミニウムやモリブデン−タングステン等の遮光性を有する低抵抗材料により同時に形成されている。この実施形態において、走査線１９及び補助容量線２１は、モリブデン−タングステンで形成されている。ゲート電極２０は、ゲート絶縁膜１８を介して半導体層１５と交差し、半導体層１５とともに複数のＴＦＴ１４を形成している。
【００２１】
補助容量線２１は、第１方向ｄ１に延在し、第２方向ｄ２に間隔をおいて並べられている。補助容量線２１は、ゲート絶縁膜１８を介して複数の補助容量電極１７に対向配置され、複数の補助容量電極１７とともに複数の補助容量素子１６を形成している。
【００２２】
ゲート絶縁膜１８、走査線１９及び補助容量線２１上に、層間絶縁膜２２が形成されている。層間絶縁膜２２は、例えばＳｉＮＸで形成されている。ゲート絶縁膜１８及び層間絶縁膜２２は、複数の半導体層１５のソース領域ＲＳに対向した複数の第１コンタクトホールＣＨ１と、複数の補助容量電極１７に対向した複数の第２コンタクトホールＣＨ２と、を有している。言うまでも無いが、第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２は、ゲート絶縁膜１８及び層間絶縁膜２２を貫通し形成されている。
【００２３】
層間絶縁膜２２上には、複数の信号線２７及び複数のコンタクト電極３０が形成されている。  
信号線２７は、第２方向ｄ２に延在し、第１方向ｄ１に間隔をおいて並べられている。信号線２７は、層間絶縁膜２２を介して複数のゲート電極２０（複数の走査線１９）及び複数の補助容量線２１と交差している。信号線２７は、複数の第１コンタクトホールＣＨ１を通って複数の半導体層１５のソース領域ＲＳに電気的に接続されている。
【００２４】
コンタクト電極３０は、第２コンタクトホールＣＨ２を通って補助容量電極１７に電気的に接続されている。言うまでも無いが、コンタクト電極３０及び補助容量線２１間の絶縁状態は維持されている。コンタクト電極３０は、補助容量電極１７を介して半導体層１５のドレイン領域ＲＤに電気的に接続されている。
【００２５】
信号線２７及びコンタクト電極３０は、アルミニウムやモリブデン−タングステン等の遮光性を有する低抵抗材料により同時に形成されている。この実施形態において、信号線２７及びコンタクト電極３０は、アルミニウムで形成されている。
【００２６】
層間絶縁膜２２、複数の信号線２７及び複数のコンタクト電極３０上に、絶縁膜として、透明な樹脂により平坦化膜３１が成膜されている。平坦化膜３１は、無機絶縁膜又は有機絶縁膜で形成されている。この実施形態において、平坦化膜３１は有機絶縁膜で形成されている。平坦化膜３１は、補助容量電極１７及びコンタクト電極３０に重なって形成された複数のコンタクトホール３２を有している。
【００２７】
平坦化膜３１上には、ＩＴＯ（インジウム・ティン・オキサイド）やインジウム・ジンク・オキサイド（ＩＺＯ）等の透明な導電材料により複数の画素電極３４が形成されている。画素電極３４は、第１方向ｄ１及び第２方向ｄ２に沿ってマトリクス状に並べられている。画素電極３４は、コンタクトホール３２を通ってコンタクト電極３０に電気的に接続されている。画素電極３４は、第２方向ｄ２に長軸を有している。画素電極３４は、補助容量電極１７に一対一で電気的に接続されている。
【００２８】
この実施形態において、画素電極３４は、アレイ基板１の平面に沿った方向に延出した延出部３５を有している。導電部としての延出部３５は、画素電極３４本来の機能を有するものではないが、後述する柱状スペーサの土台として機能する。
【００２９】
上記画素電極３４を形成する際、例えば、平坦化膜３１を形成した後、ガラス基板１０（又は、ガラス基板１０に分断する前のマザーガラス）上全体に、例えばスパッタリング法によりＩＴＯを堆積し、導電膜を形成する。その後、導電膜をパターニングすることにより複数の延出部３５を有した複数の画素電極３４を形成することができる。
【００３０】
上記のように、ガラス基板１０上には、複数の走査線１９、複数の信号線２７、複数のＴＦＴ１４、平坦化膜３１及び画素電極３４を含む下地部が形成されている。  
下地部上には、複数の正規柱状スペーサ３６ａ及び複数の補助柱状スペーサ３６ｂが形成されている。
【００３１】
平坦化膜３１、複数の画素電極３４、複数の正規柱状スペーサ３６ａ及び複数の補助柱状スペーサ３６ｂ上に、配向膜３７が形成されている。  
複数の画素１３は、ＴＦＴ１４、補助容量素子１６及び画素電極３４をそれぞれ１つずつ有している。
【００３２】
次に、対向基板２について説明する。  
図１、図４、図５及び図６に示すように、対向基板２は、透明な絶縁基板として、例えばガラス基板４０を備えている。ガラス基板４０上には、カラーフィルタ５０が形成されている。
【００３３】
図示しないが、カラーフィルタ５０は、赤色、青色、緑色の複数の着色層を有している。各着色層は、ストライプ状に形成され、信号線２７の延出した方向に平行である。各着色層の周縁は、信号線２７に重なっている。カラーフィルタ５０上には、ＩＴＯ等の透明な導電材料により対向電極４１が形成されている。カラーフィルタ５０及び対向電極４１上に、配向膜４３が形成されている。
【００３４】
アレイ基板１及び対向基板２は、複数の正規柱状スペーサ３６ａにより、所定の隙間を保持して対向配置されている。アレイ基板１及び対向基板２は、表示領域Ｒ外周の両基板間に配置されたシール材６０により互いに接合されている。液晶層３は、アレイ基板１、対向基板２及びシール材６０で囲まれた領域に形成されている。液晶層３は、滴下工法により形成されている。  
上記のように液晶表示パネルが形成されている。
【００３５】
次に、上記正規柱状スペーサ３６ａ及び補助柱状スペーサ３６ｂについて説明する。  
図３及び図６に示すように、正規柱状スペーサ３６ａは、常時、アレイ基板１および対向基板２間の隙間を保持するものである。補助柱状スペーサ３６ｂは、正規柱状スペーサ３６ａより低く形成されている。補助柱状スペーサ３６ｂは、液晶材料が収縮したときや、液晶表示パネルが押圧されたときなどに、アレイ基板１及び対向基板２間の隙間を保持するものである。
【００３６】
正規柱状スペーサ３６ａ及び補助柱状スペーサ３６ｂは、平坦化膜３１及び画素電極３４上に形成されている。正規柱状スペーサ３６ａ及び補助柱状スペーサ３６ｂは、隣合う複数の画素電極３４に重ねられている。正規柱状スペーサ３６ａ及び補助柱状スペーサ３６ｂが、コンタクトホール３２から外れて形成されていることは言うまでもない。
【００３７】
正規柱状スペーサ３６ａ及び補助柱状スペーサ３６ｂは、信号線２７及び補助容量線２１の少なくとも一方に重ねられている。この実施形態において、正規柱状スペーサ３６ａ及び補助柱状スペーサ３６ｂは、信号線２７及び補助容量線２１の両方に重ねられている。
【００３８】
補助柱状スペーサ３６ｂは、画素電極３４（延出部３５）に２５％以上重ねられている。この実施形態において、補助柱状スペーサ３６ｂは、画素電極３４（延出部３５）に３５％重ねられている。
【００３９】
上記の場合、互いに紫外線透過率の異なる複数のパターンを有したフォトマスクを使用することにより、正規柱状スペーサ３６ａ及び補助柱状スペーサ３６ｂを同一材料を使用して同時に形成することができる。
【００４０】
正規柱状スペーサ３６ａ及び補助柱状スペーサ３６ｂを形成する際、まず、平坦化膜３１及び画素電極３４を含む下地部が形成されたガラス基板１０（又は、上記マザーガラス）上に、レジストとして例えば紫外線硬化型のアクリル樹脂を滴下し、ガラス基板１０を回転させて行うスピンコート法によりアクリル樹脂をガラス基板１０上全体に塗布する。
【００４１】
続いて、アクリル樹脂が塗布されたガラス基板１０をプリベークした後、所定のフォトマスクを介して紫外線を照射し、アクリル樹脂を露光する。紫外線の照射条件は、例えば、露光量を１５０ｍＪ／ｃｍ２とした。これにより、残したい個所のアクリル樹脂が硬化する。露光に用いるフォトマスクは、正規柱状スペーサ３６ａを形成するためのパターンと、補助柱状スペーサ３６ｂを形成するためのパターンとを有している。
【００４２】
その後、アクリル樹脂を、現像し、水洗いし、不要なアクリル樹脂を除去する。続いて、アクリル樹脂をポストベークする。上記のように、フォトリソグラフィ法を用い、アクリル樹脂をパターニングすることにより、正規柱状スペーサ３６ａ及び補助柱状スペーサ３６ｂを同一材料で同時に形成することができる。
【００４３】
本願発明者は、正規柱状スペーサ３６ａよりも補助柱状スペーサ３６ｂは、紫外線照射量が少ない分、平坦化膜３１（絶縁膜）との密着性が悪くなることを確認した。そこで、補助柱状スペーサ３６ｂを画素電極３４（延出部３５）上に形成することにより、平坦化膜３１（絶縁膜）上に形成する場合に比べ密着性が改善されることが判明した。したがって、補助柱状スペーサ３６ｂを画素電極３４上に形成することにより、補助柱状スペーサ３６ｂの剥がれを防止するものである。
【００４４】
さらに、本願発明者は、補助柱状スペーサ３６ｂを画素電極３４にどの程度重ねれば上記効果を得ることができるのかについて調査した。  
次に、調査した比較例１の補助柱状スペーサ３６ｂ、比較例２の補助柱状スペーサ３６ｂ、実施例１の補助柱状スペーサ３６ｂ及び実施例２の補助柱状スペーサ３６ｂについて説明する。なお、比較例１、２及び実施例１、２では、画素電極３４は、延出部３５を有していない。
【００４５】
（比較例１）
図７に示すように、補助柱状スペーサ３６ｂのずらしは無いため、補助柱状スペーサ３６ｂの位置は上述した場合（図３の場合）と同じである。比較例１では、補助柱状スペーサ３６ｂは、画素電極３４から外れ、平坦化膜３１上にのみ形成されている。本願発明者が比較例１の補助柱状スペーサ３６ｂの剥がれの有無を確認したところ、補助柱状スペーサ３６ｂの剥がれが確認された。
【００４６】
（比較例２）
図８に示すように、補助柱状スペーサ３６ｂは、比較例１に比べ、５μｍずれた位置に形成されている。比較例２では、補助柱状スペーサ３６ｂは、画素電極３４（延出部３５）に約１３％重ねられている。本願発明者が比較例２の補助柱状スペーサ３６ｂの剥がれの有無を確認したところ、補助柱状スペーサ３６ｂの剥がれが確認された。
【００４７】
（実施例１）
図９に示すように、画素電極３４は矩形状に形成されている。画素電極３４は、上記延出部３５を有していない。補助柱状スペーサ３６ｂは、比較例１に比べ、１０μｍずれた位置に形成されている。実施例１では、補助柱状スペーサ３６ｂは、画素電極３４（延出部３５）に２５％重ねられている。本願発明者が実施例１の補助柱状スペーサ３６ｂの剥がれの有無を確認したところ、補助柱状スペーサ３６ｂの剥がれは無かった。
【００４８】
（実施例２）
図１０に示すように、実施例１と同様、画素電極３４は矩形状に形成されている。補助柱状スペーサ３６ｂは、比較例１に比べ、２０μｍずれた位置に形成されている。実施例２では、補助柱状スペーサ３６ｂは、画素電極３４（延出部３５）に約７０％重ねられている。本願発明者が実施例２の補助柱状スペーサ３６ｂの剥がれの有無を確認したところ、補助柱状スペーサ３６ｂの剥がれは無かった。
【００４９】
以上のように構成された液晶表示パネルによれば、液晶表示パネルは、ガラス基板１０上に形成され、複数の走査線１９と、複数の信号線２７と、複数のＴＦＴ１４と、平坦化膜３１と、複数の画素電極３４と、を含む下地部を有したアレイ基板１と、対向基板２と、液晶層３と、複数の正規柱状スペーサ３６ａと、複数の補助柱状スペーサ３６ｂと、を備えている。
【００５０】
正規柱状スペーサ３６ａは、下地部上に形成され、アレイ基板１及び対向基板２間の隙間を保持している。補助柱状スペーサ３６ｂは、下地部上に形成され、正規柱状スペーサ３６ａより低く形成されている。補助柱状スペーサ３６ｂは、画素電極３４に重ねられている。
【００５１】
画素電極３４は、平坦化膜３１と比べ、柱状スペーサとの密着性に優れている。補助柱状スペーサ３６ｂが剥がれることを抑制することができるため、補助柱状スペーサ３６ｂを良好に形成することができる。上記の効果は、補助柱状スペーサ３６ｂが画素電極３４に２５％以上重ねられている場合に有効である。
【００５２】
また、柱状スペーサは、画素電極３４（光透過領域）から外れているため、表示画像の輝度レベルの低下及びコントラスト比の低下をそれぞれ防止することができる。  
上記したことから、表示品位の低下を抑制することができ、製品歩留まりの高い液晶表示パネルを得ることができる。
【００５３】
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【００５４】
例えば、導電部は、画素電極３４（延出部３５）に限らず、種々変形可能である。例えば、導電部は、平坦化膜３１上に形成され、画素電極３４に間隔を置いて位置した分断部であってもよい。この場合、分断部を、画素電極３４と同一材料を使用して同時に形成することができる。  
本発明は、上述した液晶表示パネルに限定されるものではなく、種々変形可能であり、各種の液晶表示パネルに適用可能である。
【符号の説明】
【００５５】
１…アレイ基板、２…対向基板、３…液晶層、１０…ガラス基板、１３…画素、１４…ＴＦＴ、１５…半導体層、１６…補助容量素子、１７…補助容量電極、１９…走査線、２０…ゲート電極、２１…補助容量線、２７…信号線、３１…平坦化膜、３２…コンタクトホール、３４…画素電極、３５…延出部、３６ａ…正規柱状スペーサ、３６ｂ…補助柱状スペーサ、４０…ガラス基板、４１…対向電極、ｄ１…第１方向、ｄ２…第２方向。
【図１】
2012181441.tif 000003
【図２】
2012181441.tif 000004
【図３】
2012181441.tif 000005
【図４】
2012181441.tif 000006
【図５】
2012181441.tif 000007
【図６】
2012181441.tif 000008
【図７】
2012181441.tif 000009
【図８】
2012181441.tif 000010
【図９】
2012181441.tif 000011
【図１０】
2012181441.tif 000012