(57)【要約】【課題】入力信号を複数の信号に低損失で分配することができる分配回路を提供することを課題とする。【解決手段】分配回路は、信号入力ノードに直列接続される複数のインダクタ（４０１〜４０ｎ＋１）と、入力容量を有する入力端子及び出力端子を有し、前記複数のインダクタのそれぞれの間に前記入力端子が接続され、前記入力端子に入力される信号を増幅して前記出力端子から出力する複数の増幅素子（４２１〜４２ｎ）と、前記複数の増幅素子の出力端子と複数の信号出力ノードとの間にそれぞれ接続される複数の整合回路（４３１〜４３ｎ）とを有する。【選択図】図４
2012191438.tif 000002
【特許請求の範囲】
【請求項１】
信号入力ノードに直列接続される複数のインダクタと、
入力容量を有する入力端子及び出力端子を有し、前記複数のインダクタのそれぞれの間に前記入力端子が接続され、前記入力端子に入力される信号を増幅して前記出力端子から出力する複数の増幅素子と、
前記複数の増幅素子の出力端子と複数の信号出力ノードとの間にそれぞれ接続される複数の整合回路と
を有することを特徴とする分配回路。
【請求項２】
前記複数の整合回路は、同じ周波数帯域で整合して同じ周波数帯域の信号を前記複数の信号出力ノードに出力し、
さらに、前記複数の整合回路のそれぞれに直列に接続され、前記複数の信号出力ノードの信号の位相を揃えるための複数の位相調整回路を有することを特徴とする請求項１記載の分配回路。
【請求項３】
請求項２記載の分配回路と、
前記複数の信号出力ノードのそれぞれに接続される複数のアンテナと
を有することを特徴とする送信用フェーズドアレイアンテナ回路。
【請求項４】
複数の信号入力ノードのそれぞれに接続される複数の整合回路と、
信号出力ノードに直列接続される複数のインダクタと、
入力端子及び出力容量を有する出力端子を有し、前記複数の整合回路を介して前記複数の信号入力ノードにそれぞれ前記入力端子が接続され、前記複数のインダクタのそれぞれの間に前記出力端子が接続され、前記入力端子に入力される信号を増幅して前記出力端子から出力する複数の増幅素子と
を有することを特徴とする合成回路。
【請求項５】
前記複数の整合回路は、同じ周波数帯域で整合して同じ周波数帯域の信号を前記複数の増幅素子の入力端子に出力し、
さらに、前記複数の整合回路のそれぞれに直列に接続され、前記複数の増幅素子の出力信号の前記信号出力ノードにおける位相を揃えるための複数の位相調整回路を有することを特徴とする請求項４記載の合成回路。
【請求項６】
請求項５記載の合成回路と、
前記複数の信号入力ノードのそれぞれに接続される複数のアンテナと
を有することを特徴とする受信用フェーズドアレイアンテナ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分配回路、送信用フェーズドアレイアンテナ回路、合成回路及び受信用フェーズドアレイアンテナ回路に関する。
【背景技術】
【０００２】
近年、高周波数信号の無線通信を用いたアプリケーションが様々なシーンで使われており、その機能も高度化が図られている。例えば、無線ＬＡＮでは、IEEE 802.11a,b,gなどの複数の方式（周波数も異なる）をカバーするモデムが使用されている。このような無線通信装置は、アンテナで受信した信号を各周波数チャンネルへ分配する回路、又は各周波数チャンネルから送信用アンテナへ信号を合成する回路が内部に設けられている。
【０００３】
また、所定の位相シフトで且つ不均等な分配率で増幅装置の入力信号を分配する電力分配手段が知られている（例えば、特許文献１参照）。
【０００４】
また、カスコード接続された複数の第１及び第２のトランジスタと、複数の第１のトランジスタのゲートに接続される第１の伝送線路と、複数の第２のトランジスタのゲートに接続される第２の伝送線路と、複数の第２のトランジスタのドレインに接続される第３の伝送線路とを有するカスコード形分布増幅器が知られている（例えば、特許文献２参照）。
【０００５】
また、増幅手段により増幅された複数の周波数帯域の信号のうち最も高い周波数帯域の信号とそれ以外の周波数帯域を含む信号とを分岐し、分岐された最も高い周波数帯域の信号を出力端子の負荷インピーダンスに変換し、周波数帯域の高さに応じた分岐と負荷インピーダンスへの変換とが、最も高い周波数帯域から最も低い周波数帯域に順に行われる高周波増幅器が知られている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００８−５４１６４８号公報
【特許文献２】特許第２９１６５１３号公報
【特許文献３】国際公開第２００５／０４８４４８号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、入力信号を複数の信号に低損失で分配することができる分配回路を提供することである。本発明の他の目的は、複数の入力信号を低損失で合成することができる合成回路を提供することである。
【課題を解決するための手段】
【０００８】
分配回路は、信号入力ノードに直列接続される複数のインダクタと、入力容量を有する入力端子及び出力端子を有し、前記複数のインダクタのそれぞれの間に前記入力端子が接続され、前記入力端子に入力される信号を増幅して前記出力端子から出力する複数の増幅素子と、前記複数の増幅素子の出力端子と複数の信号出力ノードとの間にそれぞれ接続される複数の整合回路とを有する。
また、合成回路は、複数の信号入力ノードのそれぞれに接続される複数の整合回路と、信号出力ノードに直列接続される複数のインダクタと、入力端子及び出力容量を有する出力端子を有し、前記複数の整合回路を介して前記複数の信号入力ノードにそれぞれ前記入力端子が接続され、前記複数のインダクタのそれぞれの間に前記出力端子が接続され、前記入力端子に入力される信号を増幅して前記出力端子から出力する複数の増幅素子とを有する。
【発明の効果】
【０００９】
複数のインダクタ及び複数の増幅素子の入力容量が広周波数帯域の入力整合回路として機能するので、入力信号を複数の信号に低損失で分配することができる。また、複数のインダクタ及び複数の増幅素子の出力容量が広周波数帯域の出力整合回路として機能するので、複数の入力信号を低損失で合成することができる。
【図面の簡単な説明】
【００１０】
【図１】無線通信システムの構成例を示す図である。
【図２】図２（Ａ）はトランジスタを用いた分配回路の構成例を示す図であり、図２（Ｂ）はトランジスタを用いた合成回路の構成例を示す図である。
【図３】ウィルキンソン型電力合成／分配回路の構成例を示す図である。
【図４】第１の実施形態による分配回路の構成例を示す図である。
【図５】図５（Ａ）は図４の信号入力ノードから見た分配回路の等化回路を示す図であり、図５（Ｂ）は図４の整合回路の構成例を示す回路図である。
【図６】分布型増幅回路の構成例を示す回路図である。
【図７】第２の実施形態による分配回路を有する送信用フェーズドアレイアンテナ回路の構成例を示す図である。
【図８】図８（Ａ）は第３の実施形態による合成回路の構成例を示す図であり、図８（Ｂ）は図８（Ａ）の合成回路のシミュレーション結果を示す図である。
【図９】第４の実施形態による合成回路を有する受信用フェーズドアレイアンテナ回路の構成例を示す図である。
【発明を実施するための形態】
【００１１】
（参考技術）
図１は、無線通信システムの構成例を示す図である。無線通信システムは、送信装置及び受信装置を有する。送信装置は、合成回路１００及びアンテナ１２０を有する。合成回路１００は、ｎ個のバンドパスフィルタ１０１〜１０ｎ及び合成器１１０を有する。ｎ個の周波数チャンネル端子ＢＤ１〜ＢＤｎは、それぞれｎ個の異なる周波数帯域の信号を入力する。合成器１１０は、ｎ個のバンドパスフィルタ１０１〜１０ｎを介してｎ個の周波数チャンネル端子ＢＤ１〜ＢＤｎから入力されるｎ個の周波数帯域の信号を合成し、その合成した広周波数帯域の信号をアンテナ１２０を介して無線送信する。ｎ個のバンドパスフィルタ１０１〜１０ｎは、それぞれｎ個の周波数チャンネル端子ＢＤ１〜ＢＤｎに入力される周波数帯域の信号のみを通過させ、合成器１１０から反射される他の周波数帯域の信号を遮断する。例えば、バンドパスフィルタ１０２は、周波数チャンネル端子ＢＤ１，ＢＤ３〜ＢＤｎに入力された周波数帯域の信号が合成器１１０で反射した信号を遮断する。
【００１２】
受信装置は、アンテナ１３０及び分配回路１４０を有する。分配回路１４０は、ｎ個のバンドパスフィルタ１４１〜１４ｎを有する。アンテナ１３０は、送信装置により送信された広周波数帯域の信号を無線受信する。ｎ個のバンドパスフィルタ１４１〜１４ｎは、アンテナ１３０から入力した信号のうちのそれぞれ異なるｎ個の周波数帯域の信号のみを通過させ、それぞれｎ個の周波数チャンネル端子ＢＤ１〜ＢＤｎに出力する。これにより、分配回路１４０は、アンテナ１３０により受信した広周波数帯域の信号を異なるｎ個の周波数帯域の信号に分配し、ｎ個の周波数チャンネル端子ＢＤ１〜ＢＤｎに出力する。
【００１３】
上記の合成回路１００及び分配回路１４０は、それぞれ各周波数帯域のバンドパスフィルタ１０１〜１０ｎ及びバンドパスフィルタ１４１〜１４ｎが必要になり、半導体チップ面積及びコストの増加が問題となる。また、合成回路１００及び分配回路１４０は、単に信号を合成及び分配すると、インピーダンスの不整合が問題となる。例えば、インピーダンスが５０Ωのバンドパスフィルタが２個接続されると、その２個のバンドパスフィルタを見込んだインピーダンスは２５Ωとなり、信号反射による損失が発生し、所望の特性が得られない。また、合成回路１００及び分配回路１４０は、受動素子で構成されるため、合成及び分配した信号を増幅する機能がない。
【００１４】
図２（Ａ）は、トランジスタを用いた分配回路の構成例を示す図である。第１のＮチャネル電界効果トランジスタ２０１は、ゲート端子が信号入力ノードＩＮに接続され、ドレイン端子が第１の信号出力ノードＯＵＴ１に接続され、ソース端子がグランド電位ノードに接続される。第２のＮチャネル電界効果トランジスタ２０２は、ゲート端子が信号入力ノードＩＮに接続され、ドレイン端子が第２の信号出力ノードＯＵＴ２に接続され、ソース端子がグランド電位ノードに接続される。分配回路は、信号入力ノードＩＮに入力された信号を信号出力ノードＯＵＴ１及びＯＵＴ２に分配することができる。信号出力ノードＯＵＴ１及びＯＵＴ２は、同じ周波数帯域の信号を出力する。この分配回路は、後述の送信用フェーズドアレイアンテナ回路として使用可能である。しかし、分配回路の入力インピーダンスの不整合が発生し、信号入力ノードＩＮに入力された信号が反射し、信号の損失が発生する問題が存在する。
【００１５】
図２（Ｂ）は、トランジスタを用いた合成回路の構成例を示す図である。第１のＮチャネル電界効果トランジスタ２０３は、ゲート端子が第１の信号入力ノードＩＮ１に接続され、ドレイン端子が信号出力ノードＯＵＴに接続され、ソース端子がグランド電位ノードに接続される。第２のＮチャネル電界効果トランジスタ２０４は、ゲート端子が第２の信号入力ノードＩＮ２に接続され、ドレイン端子が信号出力ノードＯＵＴに接続され、ソース端子がグランド電位ノードに接続される。合成回路は、信号入力ノードＩＮ１及びＩＮ２に入力された信号を合成し、信号出力ノードＯＵＴに出力する。この合成回路は、Ｎチャネル電界効果トランジスタ２０３及び２０４を用いることにより、増幅した合成信号を出力することができる。しかし、合成回路の出力インピーダンスの不整合が発生し、信号出力ノードＯＵＴの信号が反射し、信号の損失が発生する問題が存在する。
【００１６】
図３は、ウィルキンソン型電力合成／分配回路の構成例を示す図である。第１の伝送線路３０１は、第１のノードＮＤ１及び第３のノードＮＤ３間に接続される。第２の伝送線路３０２は、第２のノードＮＤ２及び第３のノードＮＤ３間に接続される。抵抗３０３は、第１のノードＮＤ１及び第２のノードＮＤ２間に接続される。例えば、伝送線路３０１及び３０２は、それぞれ、特性インピーダンスが７０．７Ωであり、線路長が動作周波数における波長の１／４の長さである。抵抗３０３は、例えば１００Ωである。
【００１７】
合成回路として使用する場合、第１のノードＮＤ１が第１の信号入力ノードになり、第２のノードＮＤ２が第２の信号入力ノードになり、第３のノードＮＤ３が信号出力ノードになる。合成回路は、第１の信号入力ノードＮＤ１及び第２の信号入力ノードＮＤ２に入力された信号を合成し、その合成した信号を信号出力ノードＮＤ３に出力する。
【００１８】
分配回路として使用する場合、第１のノードＮＤ１が第１の信号出力ノードになり、第２のノードＮＤ２が第２の信号出力ノードになり、第３のノードＮＤ３が信号入力ノードになる。分配回路は、信号入力ノードＮＤ３に入力された信号を分配し、第１の信号出力ノードＮＤ１及び第２の信号出力ノードＮＤ２に出力する。
【００１９】
しかし、合成回路として使用する場合、合成回路は、第１の信号入力ノードＮＤ１及び第２の信号入力ノードＮＤ２に同じ信号（位相及び振幅が同じ信号）が入力された場合には合成可能であるが、異なる信号が入力された場合には合成できない。例えば、位相が少しずれた信号が入力されると、抵抗３０３により信号差が吸収されてしまい、信号出力ノードＮＤ３から信号が出力されない。また、第１の信号入力ノードＮＤ１及び第２の信号入力ノードＮＤ２に入力される信号の周波数が異なると、伝送線路３０１及び３０２の長さが異なり、理想とする１／４波長が実現できない。
【００２０】
（第１の実施形態）
図４は、第１の実施形態による分配回路の構成例を示す図である。信号入力ノードＩＮには、相互に異なる第１の周波数帯域ｆ１、第２の周波数帯域ｆ２、・・・、第ｎの周波数帯域ｆｎを含む広周波数帯域の信号が入力される。ここで、ｎは２以上の整数である。ｎ＋１個のインダクタ４０１〜４０ｎ＋１は、信号入力ノードＩＮに直列に接続される。なお、ｎ＋１個のインダクタ４０１〜４０ｎ＋１は、伝送線路のインダクタンス成分であってもよい。抵抗４１１及び容量４１２は、インダクタ４０ｎ＋１及び基準電位ノード（グランド電位ノード）間に直列に接続される。ｎ個のＮチャネル電界効果トランジスタ４２１〜４２ｎは、インダクタ４０１〜４０ｎ＋１のそれぞれの間にゲート端子が接続され、ゲート端子に入力される信号を増幅してドレイン端子から出力する。ｎ個のＮチャネル電界効果トランジスタ４２１〜４２ｎのソース端子は、基準電位ノード（グランド電位ノード）に接続される。ｎ個の整合回路４３１〜４３ｎは、ｎ個のＮチャネル電界効果トランジスタ４２１〜４２ｎのドレイン端子とｎ個の信号出力ノードＯＵＴ１〜ＯＵＴｎとの間にそれぞれ接続される。例えば、第１のＮチャネル電界効果トランジスタ４２１は、ゲート端子がインダクタ４０１及び４０２の相互接続点に接続され、ドレイン端子が第１の整合回路４３１の入力端子に接続され、ソース端子が基準電位ノードに接続される。
【００２１】
第１の整合回路４３１は、第１の周波数帯域ｆ１で整合して第１の周波数帯域ｆ１の信号を第１の信号出力ノードＯＵＴ１に出力する。第２の整合回路４３２は、第２の周波数帯域ｆ２で整合して第２の周波数帯域ｆ２の信号を第２の信号出力ノードＯＵＴ２に出力する。同様に、第３の整合回路４３３〜第ｎの整合回路４３ｎは、それぞれ、第３の周波数帯域ｆ３〜第ｎの周波数帯域ｆｎで整合して第３の周波数帯域ｆ３〜第ｎの周波数帯域ｆｎの信号を第３の信号出力ノードＯＵＴ３〜第ｎの信号出力ノードＯＵＴｎに出力する。整合回路４３１〜４３ｎは、それぞれ必要とする周波数帯域ｆ１〜ｆｎで整合させるための回路である。分配回路は、信号入力ノードＩＮに入力される周波数帯域ｆ１〜ｆｎを含む信号を分配し、ｎ個の周波数帯域ｆ１〜ｆｎの信号をそれぞれｎ個の信号出力ノードＯＵＴ１〜ＯＵＴｎに出力する。具体的には、ｎ個のＮチャネル電界効果トランジスタ４２１〜４２ｎは、それぞれ、ゲート端子に入力される信号のうち、ｎ個の整合回路４３１〜４３ｎで整合される周波数帯域の信号のみを増幅し、ｎ個の信号出力ノードＯＵＴ１〜ＯＵＴｎに出力する。ｎ個の整合回路４３１〜４３ｎの整合周波数帯域が異なるため、ｎ個の周波数帯域ｆ１〜ｆｎの信号はｎ個の信号出力ノードＯＵＴ１〜ＯＵＴｎに分離されて出力される。
【００２２】
図５（Ａ）は、図４の信号入力ノードＩＮから見た分配回路の等化回路を示す図である。ｎ個の容量５０１〜５０ｎは、それぞれ、図４のｎ個のＮチャネル電界効果トランジスタ４２１〜４２ｎのゲート及びソース間容量（入力容量）であり、インダクタ４０１〜４０ｎ＋１間の各々と基準電位ノードとの間に接続される。図５（Ａ）の回路は、入力整合回路として機能する。インダクタ４０１〜４０ｎ＋１の各々のインダクタンスをＬ、容量５０１〜５０ｎの各々の容量値をＣとしたとき、特性インピーダンスＺがＺ＝√（Ｌ／Ｃ）となるように、インダクタンスＬ及び容量値Ｃを設定する。これにより、図５（Ａ）の回路は、周波数帯域ｆ１〜ｆｎを含む広周波数帯域で整合する入力整合回路として機能し、信号入力ノードＩＮに入力される周波数帯域ｆ１〜ｆｎを含む広周波数帯域の信号の反射を防止し、信号の損失を防止することができる。すなわち、分配回路は、図５（Ａ）の回路を設けることにより、信号入力ノードＩＮに入力される信号を低損失で分配し、複数の信号出力ノードＯＵＴ１〜ＯＵＴｎに出力することができる。
【００２３】
なお、図４において、信号入力ノードＩＮに入力される信号が低周波数成分を含まない場合には、抵抗４１１、容量４１２及びインダクタ４０ｎ＋１を含む終端回路４１０を削除し、回路面積を縮小してもよい。
【００２４】
図５（Ｂ）は、図４の整合回路４３１の構成例を示す回路図である。整合回路４３１は、インダクタ５１１及び容量５１２を有する。ノードＮ１は、図４のＮチャネル電界効果トランジスタ４２１のドレイン端子に接続される。インダクタ５１１は、ノードＮ１及び基準電位ノード間に接続される。容量５１２は、信号出力ノードＯＵＴ１及びノードＮ１間に接続される。以上、整合回路４３１の構成例を説明したが、整合回路４３２〜４３ｎも同様の構成を有する。整合回路４３１〜４３ｎはそれぞれインダクタ５１１及び容量５１２により構成することができるので、図４の分配回路は、図１のバンドパスフィルタ１４１〜１４ｎを有する分配回路１４０に比べ、小型にすることができる。
【００２５】
次に、図４の分配回路と図６の分布型増幅回路との差異を説明する。図６は、分布型増幅回路の構成例を示す回路図である。図６の分布型増幅回路は、図４の分配回路に対して、整合回路４３１〜４３ｎの代わりに、ｎ＋１個のインダクタ６０１〜６０ｎ＋１、抵抗６１１及び容量６１２を設けたものである。ｎ＋１個のインダクタ６０１〜６０ｎ＋１は、信号出力ノードＯＵＴに直列に接続される。抵抗６１１及び容量６１２は、インダクタ６０１及び基準電位ノード間に直列に接続される。ｎ個のＮチャネル電界効果トランジスタ４２１〜４２ｎのドレイン端子は、インダクタ６０１〜６０ｎ＋１のそれぞれの間に接続される。ｎ＋１個のインダクタ６０１〜６０ｎ＋１、抵抗６１１及び容量６１２は、図５（Ａ）の回路と同様に、出力整合回路として機能するので、信号出力ノードＯＵＴの広周波数帯域の信号の反射を防止し、信号の損失を防止することができる。分布型増幅回路は、信号入力ノードＩＮに入力される広周波数帯域の信号を増幅し、その増幅した広周波数帯域の信号を信号出力ノードＯＵＴから出力することができる。なお、信号入力ノードＩＮに入力される信号の直流成分が０Ｖであるときには容量４１２（図４）を削除することができる。
【００２６】
図４の分配回路は、図６の分布型増幅回路に比べて、ｎ＋１個のインダクタ６０１〜６０ｎ＋１、抵抗６１１及び容量６１２がない点、及びｎ個の整合回路４３１〜４３ｎが追加されている点が異なる。もちろん、図４の分配回路と図６の分布型増幅回路とは用途が異なるため、図６の分布型増幅器は１個の信号出力ノードＯＵＴを有し、図４の分配回路は複数の信号出力ノードＯＵＴ１〜ＯＵＴｎを有する点で、両者は異なる。両者は、機能が異なるので、構成が違うのは当然である。ここで、図６の分布型増幅回路を知っている当業者がこれまで図４の分配回路を容易に発明することができなかったのは、図６の分布型増幅回路が持つ広周波数帯域特性と、図４の分布回路が必要とする狭周波数帯域特性とを組み合わせるという発想に大きなギャップがあったためであると考えられる。おそらく、図６の分布型増幅回路を知っている当業者が分配回路を開発する場合には、トランジスタ４２１〜４２ｎで広周波数帯域で増幅後、図１のようにバンドパスフィルタ１４１〜１４ｎで必要とする周波数帯域だけ通過させる構成を考えるであろうと思われる。これに対し、図４の分配回路では、出力整合回路４３１〜４３ｎの狭周波数帯域特性により、トランジスタ４２１〜４２ｎは狭周波数帯域（又は必要とする周波数帯域だけ）で増幅させているという違いがある。したがって、図４の分配回路は、図６の分布型増幅回路に対して、機能及び構成において大きな差異がある。
【００２７】
なお、図４の電界効果トランジスタ４２１〜４２ｎは、増幅素子であればよく、電界効果トランジスタに限定されない。増幅素子４２１〜４２ｎは、電界効果トランジスタの他、バイポーラトランジスタ、又は、電界効果トランジスタ及びバイポーラトランジスタを組み合わせたカスコード増幅素子でもよい。電界効果トランジスタの場合、電界効果トランジスタのゲート端子、ドレイン端子及びソース端子は、それぞれ増幅素子の入力端子、出力端子及び接地端子となる。また、バイポーラトランジスタの場合、バイポーラトランジスタのベース端子、コレクタ端子及びエミッタ端子は、それぞれ増幅素子の入力端子、出力端子及び接地端子となる。
【００２８】
本実施形態によれば、ｎ個の増幅素子４２１〜４２ｎは、入力容量（ゲート及びソース間容量）を有する入力端子（ゲート端子）及び出力端子（ドレイン端子）を有し、インダクタ４０１〜４０ｎ＋１のそれぞれの間に入力端子（ゲート端子）が接続され、入力端子（ゲート端子）に入力される信号を増幅して出力端子（ドレイン端子）から出力する。ｎ個の増幅素子４２１〜４２ｎの接地端子（ソース端子）は、基準電位ノードに接続される。ｎ個の整合回路４３１〜４３ｎは、ｎ個の増幅素子４２１〜４２ｎの出力端子（ドレイン端子）とｎ個の信号出力ノードＯＵＴ１〜ＯＵＴｎとの間にそれぞれ接続される。
【００２９】
インダクタ４０１〜４０ｎ＋１及び複数の増幅素子４２１〜４２ｎの入力容量（ゲート及びソース間容量）５０１〜５０ｎ（図５（Ａ））が広周波数帯域の入力整合回路として機能するので、入力信号を複数の信号に低損失で分配することができる。図４の分配回路は、図１の分配回路１４０と同様に受信装置に用いることができ、また、後述の第２の実施形態のように送信装置に用いることもできる。
【００３０】
（第２の実施形態）
図７は、第２の実施形態による分配回路を有する送信用フェーズドアレイアンテナ回路の構成例を示す図である。送信用フェーズドアレイアンテナ回路は、分配回路及びｎ個のアンテナ７２１〜７２ｎを有する。図７において、アンテナ７２１〜７２ｎ以外の回路が分配回路である。図７の分配回路は、図４の分配回路に対して、ｎ個の整合回路４３１〜４３ｎの代わりに、ｎ個の整合回路７０１〜７０ｎ及びｎ個の位相調整回路７１１〜７１ｎを設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００３１】
第１の整合回路７０１の入力端子は、第１のＮチャネル電界効果トランジスタ４２１のドレイン端子に接続される。第１の位相調整回路７１１は、第１の整合回路７０１の出力端子及び第１の信号出力ノードＯＵＴ１間に接続される。第２の整合回路７０２の入力端子は、第２のＮチャネル電界効果トランジスタ４２２のドレイン端子に接続される。第２の位相調整回路７１２は、第２の整合回路７０２の出力端子及び第２の信号出力ノードＯＵＴ２間に接続される。同様に、整合回路７０３〜７０ｎ及び位相調整回路７１３〜７１ｎの直列接続回路は、それぞれ、Ｎチャネル電界効果トランジスタ４２３〜４２ｎのドレイン端子及び信号出力ノードＯＵＴ３〜ＯＵＴｎ間に接続される。なお、位相調整回路７１１〜７１ｎは、それぞれ、Ｎチャネル電界効果トランジスタ４２１〜４２ｎのドレイン端子及び整合回路７０１〜７０ｎの入力端子間に設けてもよい。
【００３２】
以上のように、ｎ個の整合回路７０１〜７０ｎは、ｎ個の増幅素子４２１〜４２ｎの出力端子（ドレイン端子）とｎ個の信号出力ノードＯＵＴ１〜ＯＵＴｎとの間にそれぞれ接続される。ここで、ｎ個の整合回路７０１〜７０ｎは、図４のｎ個の整合回路４３１〜４３ｎと異なり、同じ周波数帯域ｆ１で整合して同じ周波数帯域ｆ１の信号をｎ個の信号出力ノードＯＵＴ１〜ＯＵＴｎに出力する。分配回路は、信号入力ノードＩＮに入力される周波数帯域ｆ１〜ｆｎを含む信号のうちの周波数帯域ｆ１の信号を分配し、同じ周波数帯域ｆ１の信号をｎ個の信号出力ノードＯＵＴ１〜ＯＵＴｎに出力する。
【００３３】
信号入力ノードＩＮから各Ｎチャネル電界効果トランジスタ４２１〜４２ｎのゲート端子までの長さは異なる。例えば、信号入力ノードＩＮから第２のＮチャネル電界効果トランジスタ４２２のゲート端子までの長さは、信号入力ノードＩＮから第１のＮチャネル電界効果トランジスタ４２１のゲート端子までの長さに対して、インダクタ４０２の長さだけ長い。同様に、信号入力ノードＩＮから第ｎのＮチャネル電界効果トランジスタ４２ｎのゲート端子までの長さは、信号入力ノードＩＮから第１のＮチャネル電界効果トランジスタ４２１のゲート端子までの長さに対して、インダクタ４０２〜４０ｎの長さだけ長い。その結果、ｎ個のＮチャネル電界効果トランジスタ４２１〜４２ｎのゲート端子に入力される信号の遅延量は相互に異なる。ｎ個のＮチャネル電界効果トランジスタ４２１〜４２ｎのうち、第１のＮチャネル電界効果トランジスタ４２１のゲート端子に入力される信号の遅延量が最も小さく、第ｎのＮチャネル電界効果トランジスタ４２ｎのゲート端子に入力される信号の遅延量が最も大きい。すなわち、ｎ個のＮチャネル電界効果トランジスタ４２１〜４２ｎのうち、第１のＮチャネル電界効果トランジスタ４２１のドレイン端子から出力される信号の遅延量が最も小さく、第ｎのＮチャネル電界効果トランジスタ４２ｎのドレイン端子から出力される信号の遅延量が最も大きい。
【００３４】
位相調整回路７１１〜７１ｎは、それぞれ、整合回路７０１〜７０ｎから出力される信号の位相を電気的又は機械的に調整し、ｎ個の信号出力ノードＯＵＴ１〜ＯＵＴｎに同じ位相の信号を出力する。例えば、第１の位相調整回路７１１は、第１のＮチャネル電界効果トランジスタ４２１のゲート端子に入力される信号の遅延量が小さいので、遅延量が大きい遅延を行う。また、第ｎの位相調整回路７１ｎは、第ｎのＮチャネル電界効果トランジスタ４２ｎのゲート端子に入力される信号の遅延量が大きいので、遅延量が０又は小さい遅延を行う。ｎ個の位相調整回路７１１〜７１ｎは、それぞれｎ個の整合回路７０１〜７０ｎに直列に接続され、ｎ個の信号出力ノードＯＵＴ１〜ＯＵＴｎの信号の位相を揃えるため回路である。なお、位相調整回路７１１〜７１ｎは、伝送線路の長さを調節することにより位相を調整してもよい。
【００３５】
ｎ個の信号出力ノードＯＵＴ１〜ＯＵＴｎは、同じ周波数帯域ｆ１及び同じ位相の信号を出力する。ｎ個のアンテナ７２１〜７２ｎは、それぞれ、ｎ個の信号出力ノードＯＵＴ１〜ＯＵＴｎに接続される。これにより、送信用フェーズドアレイアンテナ回路は、ｎ個のアンテナ７２１〜７２ｎから同じ周波数帯域ｆ１及び同じ位相の信号を無線送信することができる。送信用フェーズドアレイアンテナ回路は、利得の低いアンテナを用いて空間的に信号を合成し、高い利得を得ることができる。すなわち、送信用フェーズドアレイアンテナ回路は、ｎ個のアンテナ７２１〜７２ｎから、信号が所望の方向で同相で加わり合うように、同じ周波数帯域ｆ１及び同じ位相の信号を無線送信することにより、信号の所望の方向で同相で合成され、その方向に強い指向性をもたせた送信を行うことができる。本実施形態の分配回路は、第１の実施形態と同様に、信号入力ノードＩＮの入力信号を損失させることなく増幅して複数の信号出力ノードＯＵＴ１〜ＯＵＴｎに分配し、複数のアンテナ７２１〜７２ｎへ給電することができる。
【００３６】
（第３の実施形態）
図８（Ａ）は、第３の実施形態による合成回路の構成例を示す図である。ｎ個の信号入力ノードＩＮ１〜ＩＮｎには、それぞれ、ｎ個の異なる周波数帯域ｆ１〜ｆｎの信号が入力される。例えば、第１の信号入力ノードＩＮ１には第１の周波数帯域ｆ１の信号が入力され、第２の信号入力ノードＩＮ２には第２の周波数帯域ｆ２の信号が入力され、第ｎの信号入力ノードＩＮｎには第ｎの周波数帯域ｆｎの信号が入力される。
【００３７】
ｎ個の整合回路８０１〜８０ｎの入力端子は、それぞれ、ｎ個の信号入力ノードＩＮ１〜ＩＮｎに接続される。第１の整合回路８０１は、第１の周波数帯域ｆ１で整合して第１の周波数帯域ｆ１の信号を第１のＮチャネル電界効果トランジスタ８１１のゲート端子に出力する。第２の整合回路８０２は、第２の周波数帯域ｆ２で整合して第２の周波数帯域ｆ２の信号を第２のＮチャネル電界効果トランジスタ８１２のゲート端子に出力する。同様に、第３の整合回路８０３〜第ｎの整合回路８０ｎは、それぞれ、第３の周波数帯域ｆ３〜第ｎの周波数帯域ｆｎで整合して、第３の周波数帯域ｆ３〜第ｎの周波数帯域ｆｎの信号を第３のＮチャネル電界効果トランジスタ８１３〜第ｎのＮチャネル電界効果トランジスタ８１ｎのゲート端子に出力する。整合回路８０１〜８０ｎは、それぞれ必要とする周波数帯域ｆ１〜ｆｎで整合させるための回路である。整合回路８０１〜８０ｎは、入力整合回路として機能し、それぞれ第１の周波数帯域ｆ１〜第ｎの周波数帯域ｆｎの信号の反射を防止し、信号の損失を防止することができる。
【００３８】
整合回路８０１〜８０ｎは、図５（Ｂ）の整合回路と同様の構成を有する。ただし、整合回路８０１の場合、図５（Ｂ）の第１の信号出力ノードＯＵＴ１は第１の信号入力ノードＩＮ１になり、ノードＮ１は第１のＮチャネル電界効果トランジスタ８１１のゲート端子に接続される。すなわち、整合回路８０１は、インダクタ５１１及び容量５１２を有し、インダクタ５１１は第１のＮチャネル電界効果トランジスタ８１１のゲート端子及び基準電位ノード間に接続され、容量５１２は第１の信号入力ノードＩＮ１及び第１のＮチャネル電界効果トランジスタ８１１のゲート端子間に接続される。整合回路８０２〜８０ｎも整合回路８０１と同様の構成を有する。整合回路８０１〜８０ｎはそれぞれインダクタ５１１及び容量５１２により構成することができるので、図８（Ａ）の合成回路は、図１のバンドパスフィルタ１０１〜１０ｎを有する合成回路１００に比べ、小型にすることができる。
【００３９】
ｎ＋１個のインダクタ８２１〜８２ｎ＋１は、信号出力ノードＯＵＴに直列に接続される。抵抗８３１及び容量８３２の直列接続回路は、インダクタ８２１及び基準電位ノード間に接続される。なお、ｎ＋１個のインダクタ８２１〜８２ｎ＋１は、伝送線路のインダクタンス成分であってもよい。また、信号出力ノードＯＵＴの信号が低周波数成分を含まない場合には、抵抗８３１、容量８３２及びインダクタ８２１を含む終端回路８３０を削除し、回路面積を縮小してもよい。
【００４０】
ｎ個のＮチャネル電界効果トランジスタ８１１〜８１ｎは、ゲート端子がｎ個の整合回路８０１〜８０ｎの出力端子の各々に接続され、ドレイン端子がｎ＋１個のインダクタ８２１〜８２ｎ＋１のそれぞれの間に接続され、ソース端子が基準電位ノードに接続される。例えば、第１のＮチャネル電界効果トランジスタ８１１は、ゲート端子が第１の整合回路８０１の出力端子に接続され、ドレイン端子がインダクタ８２１及び８２２の相互接続点に接続され、ソース端子が基準電位ノードに接続される。ｎ個のＮチャネル電界効果トランジスタ８１１〜８１ｎは、それぞれ、ゲート端子に入力される信号を増幅し、ドレイン端子から第１の周波数帯域ｆ１〜第ｎの周波数帯域ｆｎの狭周波数帯域の増幅信号を出力する。例えば、第１のＮチャネル電界効果トランジスタ８１１のドレイン端子は第１の周波数帯域ｆ１の信号を出力し、第２のＮチャネル電界効果トランジスタ８１２のドレイン端子は第２の周波数帯域ｆ２の信号を出力し、第ｎのＮチャネル電界効果トランジスタ８１ｎのドレイン端子は第ｎの周波数帯域ｆｎの信号を出力する。信号出力ノードＯＵＴは、第１の周波数帯域ｆ１〜第ｎの周波数帯域ｆｎの信号が合成された信号を出力する。
【００４１】
信号出力ノードＯＵＴから見た分配回路の等化回路は、図５（Ａ）の等化回路と同様の等化回路である。ただし、ｎ個の出力容量５０１〜５０ｎは、それぞれ、ｎ個のＮチャネル電界効果トランジスタ８１１〜８１ｎのドレイン及びソース間容量に対応する。図５（Ａ）と同様の等化回路は、出力整合回路として機能する。インダクタ８２１〜８２ｎ＋１の各々のインダクタンスをＬ、ドレイン及びソース間容量５０１〜５０ｎの各々の容量値をＣとしたとき、特性インピーダンスＺがＺ＝√（Ｌ／Ｃ）となるように、インダクタンスＬ及び容量値Ｃを設定する。これにより、図５（Ａ）と同様の等化回路は、周波数帯域ｆ１〜ｆｎを含む広周波数帯域で整合する出力整合回路として機能し、信号出力ノードＯＵＴの周波数帯域ｆ１〜ｆｎを含む広周波数帯域の信号の反射を防止し、信号の損失を防止することができる。すなわち、図８（Ａ）の合成回路は、ｎ個の信号入力ノードＩＮ１〜ＩＮｎに入力されるｎ個の周波数帯域ｆ１〜ｆｎの信号を低損失で合成し、信号出力ノードＯＵＴに出力することができる。
【００４２】
図８（Ｂ）は、図８（Ａ）の合成回路のシミュレーション結果を示す図である。横軸は周波数を示し、縦軸は（出力電力／入力電力）の利得を示す。
【００４３】
まず、特性８６１について説明する。第１の信号入力ノードＩＮ１にのみ高周波数帯域の信号を入力したとき、各周波数において、第１の信号入力ノードＩＮ１の入力信号の電力に対する信号出力ノードＯＵＴの出力信号の電力の利得を特性８６１として示す。第１の整合回路８０１を設けることにより、１０〜２０ＧＨｚの第１の周波数帯域８５１（ｆ１）の信号が約６ｄＢの増幅動作により信号出力ノードＯＵＴに出力されていることが分かる。
【００４４】
次に、特性８６２について説明する。第２の信号入力ノードＩＮ２にのみ高周波数帯域の信号を入力したとき、各周波数において、第２の信号入力ノードＩＮ２の入力信号の電力に対する信号出力ノードＯＵＴの出力信号の電力の利得を特性８６２として示す。第２の整合回路８０２を設けることにより、２５〜３０ＧＨｚの第２の周波数帯域８５２（ｆ２）の信号が増幅動作により信号出力ノードＯＵＴに出力されていることが分かる。
【００４５】
次に、特性８６３について説明する。第３の信号入力ノードＩＮ３にのみ高周波数帯域の信号を入力したとき、各周波数において、第３の信号入力ノードＩＮ３の入力信号の電力に対する信号出力ノードＯＵＴの出力信号の電力の利得を特性８６３として示す。第３の整合回路８０３を設けることにより、３０〜５０ＧＨｚの第３の周波数帯域８５３（ｆ３）の信号が増幅動作により信号出力ノードＯＵＴに出力されていることが分かる。
【００４６】
次に、特性８６４について説明する。第４の信号入力ノードＩＮ４にのみ高周波数帯域の信号を入力したとき、各周波数において、第４の信号入力ノードＩＮ４の入力信号の電力に対する信号出力ノードＯＵＴの出力信号の電力の利得を特性８６４として示す。第４の整合回路８０４を設けることにより、５０〜６０ＧＨｚの第４の周波数帯域８５４（ｆ４）の信号が増幅動作により信号出力ノードＯＵＴに出力されていることが分かる。
【００４７】
これにより、図８（Ａ）の合成回路は、第１の周波数帯域ｆ１〜第ｎの周波数帯域ｆｎの信号を増幅及び合成した信号を低損失で信号出力ノードＯＵＴに出力できることが分かる。
【００４８】
なお、第１の実施形態と同様に、図８（Ａ）の電界効果トランジスタ８１１〜８１ｎは、増幅素子であればよく、電界効果トランジスタに限定されない。増幅素子８１１〜８１ｎは、電界効果トランジスタの他、バイポーラトランジスタ、又は、電界効果トランジスタ及びバイポーラトランジスタを組み合わせたカスコード増幅素子でもよい。電界効果トランジスタの場合、電界効果トランジスタのゲート端子、ドレイン端子及びソース端子は、それぞれ増幅素子の入力端子、出力端子及び接地端子となる。また、バイポーラトランジスタの場合、バイポーラトランジスタのベース端子、コレクタ端子及びエミッタ端子は、それぞれ増幅素子の入力端子、出力端子及び接地端子となる。
【００４９】
本実施形態によれば、ｎ個の増幅素子８１１〜８１ｎは、入力端子（ゲート端子）及び出力容量（ドレイン及びソース間容量）を有する出力端子（ドレイン端子）を有し、ｎ個の整合回路８０１〜８０ｎを介してｎ個の信号入力ノードＩＮ１〜ＩＮｎにそれぞれ入力端子（ゲート端子）が接続され、インダクタ８２１〜８２ｎ＋１のそれぞれの間に出力端子（ドレイン端子）が接続され、入力端子（ゲート端子）に入力される信号を増幅して出力端子（ドレイン端子）から出力する。
【００５０】
インダクタ８２１〜８２ｎ＋１及び複数の増幅素子８１１〜８１ｎの出力容量（ドレイン及びソース間容量）５０１〜５０ｎ（図５（Ａ））が広周波数帯域の出力整合回路として機能するので、複数の入力信号を低損失で合成することができる。図８（Ａ）の合成回路は、図１の合成回路１００と同様に送信装置に用いることができ、また、後述の第４の実施形態のように受信装置に用いることもできる。
【００５１】
（第４の実施形態）
図９は、第４の実施形態による合成回路を有する受信用フェーズドアレイアンテナ回路の構成例を示す図である。受信用フェーズドアレイアンテナ回路は、合成回路及びｎ個のアンテナ９０１〜９０ｎを有する。図９において、アンテナ９０１〜９０ｎ以外の回路が合成回路である。図９の合成回路は、図８（Ａ）の合成回路に対して、ｎ個の整合回路８０１〜８０ｎの代わりに、ｎ個の整合回路９２１〜９２ｎ及びｎ個の位相調整回路９１１〜９１ｎを設けたものである。以下、本実施形態が第３の実施形態と異なる点を説明する。
【００５２】
受信用フェーズドアレイアンテナ回路は、第２の実施形態の送信用フェーズドアレイアンテナ回路に対応し、所望の方向で強い指向性を持った信号を受信することができる。ｎ個のアンテナ９０１〜９０ｎは、それぞれ、ｎ個の信号入力ノードＩＮ１〜ＩＮｎに接続され、略同じ信号を無線受信する。
【００５３】
第１の整合回路９２１の出力端子は、第１のＮチャネル電界効果トランジスタ８１１のゲート端子に接続される。第１の位相調整回路９１１は、第１の整合回路９２１の入力端子及び第１の信号入力ノードＩＮ１間に接続される。第２の整合回路９２２の出力端子は、第２のＮチャネル電界効果トランジスタ８１２のゲート端子に接続される。第２の位相調整回路９１２は、第２の整合回路９２２の入力端子及び第２の信号入力ノードＩＮ２間に接続される。同様に、整合回路９２３〜９２ｎ及び位相調整回路９１３〜９１ｎの直列接続回路は、それぞれ、Ｎチャネル電界効果トランジスタ８１３〜８１ｎのゲート端子及び信号入力ノードＩＮ３〜ＩＮｎ間に接続される。なお、位相調整回路９１１〜９１ｎは、それぞれ、Ｎチャネル電界効果トランジスタ８１１〜８１ｎのゲート端子及び整合回路９２１〜９２ｎの出力端子間に設けてもよい。
【００５４】
ｎ個の整合回路９２１〜９２ｎ及びｎ個の位相調整回路９１１〜９１ｎの直列接続回路は、ｎ個の増幅素子８１１〜８１ｎの入力端子（ゲート端子）とｎ個の信号入力ノードＩＮ１〜ＩＮｎとの間に接続される。ここで、ｎ個の整合回路９２１〜９２ｎは、図８（Ａ）のｎ個の整合回路８０１〜８０ｎと異なり、同じ周波数帯域ｆ１で整合して同じ周波数帯域ｆ１の信号をｎ個のＮチャネル電界効果トランジスタ８１１〜８１ｎのゲート端子に出力する。
【００５５】
各Ｎチャネル電界効果トランジスタ８１１〜８１ｎのドレイン端子から信号出力ノードＯＵＴまでの長さは異なる。その結果、各Ｎチャネル電界効果トランジスタ８１１〜８１ｎのドレイン端子から信号出力ノードＯＵＴに到達するまでの信号の遅延量は相互に異なる。
【００５６】
第２の実施形態と同様に、ｎ個の位相調整回路９１１〜９１ｎは、それぞれ、ｎ個の信号入力ノードＩＮ１〜ＩＮｎから入力される信号の位相を電気的又は機械的に調整し、ｎ個のＮチャネル電界効果トランジスタ８１１〜８１ｎのドレイン端子から出力される信号の位相が信号出力ノードＯＵＴで同一になるようにする。すなわち、ｎ個の複数の位相調整回路９１１〜９１ｎは、それぞれ、ｎ個の整合回路９２１〜９２ｎに直列に接続され、ｎ個のトランジスタ（増幅素子）８１１〜８１ｎの出力信号の信号出力ノードＯＵＴにおける位相を揃えるための回路である。なお、位相調整回路９１１〜９１ｎは、伝送線路の長さを調節することにより位相を調整してもよい。
【００５７】
ｎ個のＮチャネル電界効果トランジスタ８１１〜８１ｎは、ゲート端子に同じ周波数帯域ｆ１の信号を入力し、その信号を増幅した同じ周波数帯域ｆ１の信号をドレイン端子から出力する。位相調整回路９１１〜９１ｎの位相調整により、信号出力ノードＯＵＴでは、各Ｎチャネル電界効果トランジスタ８１１〜８１ｎのドレイン端子から出力された同じ周波数帯域ｆ１の信号が同じ位相で合成される。これにより、受信用フェーズドアレイアンテナ回路は、所望の方向で強い指向性を持った信号を受信することができる。本実施形態の合成回路は、第３の実施形態と同様に、複数の信号入力ノードＩＮ１〜ＩＮｎの入力信号を損失させることなく増幅及び合成して信号出力ノードＯＵＴにすることができる。
【００５８】
第１〜第４の実施形態の分配回路及び合成回路は、通信装置（受信装置及び送信装置）に適用することができる他、レーダ装置等のセンサ装置にも適用することができる。上記の装置を各種システム機器に搭載することにより、機器の高性能化、小型化及び低コスト化に寄与することができる。
【００５９】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００６０】
４０１〜４０ｎ＋１  インダクタ
４１０  終端回路
４１１  抵抗
４１２  容量
４２１〜４２ｎ  Ｎチャネル電界効果トランジスタ（増幅素子）
４３１〜４３ｎ  整合回路
８０１〜８０ｎ  整合回路
８１１〜８１ｎ  Ｎチャネル電界効果トランジスタ
８２１〜８２ｎ＋１  インダクタ
８３０  終端回路
８３１  抵抗
８３２  容量
【図１】
2012191438.tif 000003
【図２】
2012191438.tif 000004
【図３】
2012191438.tif 000005
【図４】
2012191438.tif 000006
【図５】
2012191438.tif 000007
【図６】
2012191438.tif 000008
【図７】
2012191438.tif 000009
【図８】
2012191438.tif 000010
【図９】
2012191438.tif 000011