(57)【要約】【課題】構成を簡素化する。【解決手段】走査線駆動回路３４は、Ｙクロック信号ＣＬＹに同期して排他的にアクティブとなるシフト信号ＳＲを生成するシフトレジスタ３４０と、ｍ個の第１回路Ｕａ１〜Ｕａｍ及び第２回路Ｕｂ１〜Ｕｂｍを備える。第１回路Ｕａｉは、シフト信号ＳＲ[i]と第１イネーブル信号ＥＮ１とが供給され、これらが同時にアクティブなる場合にアクティブとなる走査信号ＧWR[i]を出力する。第２回路Ｕａｉは、シフト信号ＳＲ[i]と第２イネーブル信号ＥＮ２とが供給され、これらが同時にアクティブなる場合に第１電位なる電源電位ＶEL[i]を出力する。【選択図】      図３
2012128054.tif 000002
【特許請求の範囲】
【請求項１】
各々が第１方向に延在する複数の走査線と、
前記複数の走査線と１対１に対応して設けられる複数の給電線と、
前記第１方向とは異なる第２方向に各々が延在する複数のデータ線と、
前記複数の走査線と前記複数のデータ線との各交差に対応して配置される複数の画素回路と、
前記複数の走査線の各々に走査信号を供給する駆動回路と、
前記駆動回路に第１イネーブル信号と単位期間ごとに反転するクロック信号とを供給する制御回路とを具備し、
前記複数の画素回路の各々は、
発光素子と、
前記給電線から給電され、ゲート電位に応じた駆動電流を前記発光素子に供給する駆動トランジスタと、
前記駆動トランジスタのゲートとソースとの間に配置される容量素子と、
前記駆動トランジスタのゲートと、当該画素回路に対応するデータ線との間に配置される選択トランジスタと、を備え、
前記駆動回路は、
前記クロック信号に同期して排他的にアクティブとなる複数のシフト信号を出力するシフトレジスタと、
前記複数のシフト信号と１対１に対応して設けられ、前記シフト信号と前記第１イネーブル信号とが供給され、前記シフト信号と前記第１イネーブル信号とが同時にアクティブなる場合にアクティブとなる前記走査信号を出力する複数の第１回路とを備え、
前記単位期間は、前記給電線に第１電位が供給される初期化期間と、前記給電線に第２電位が供給される補償期間、保持期間、及び前記データ線にデータ信号が供給される書込期間とからなり、
前記制御回路は、任意の単位期間の前記保持期間の終了から、次の単位期間の前記保持期間の開始までの期間においてアクティブとなるように前記第１イネーブル信号を生成する、
ことを特徴とする電気光学装置。
【請求項２】
前記制御回路は、前記初期化期間でアクティブとなり、他の期間で非アクティブとなる第２イネーブル信号を前記駆動回路に供給し、
前記駆動回路は、前記複数のシフト信号にと１対１に対応して設けられ、前記シフト信号と前記第２イネーブル信号とが供給され、前記シフト信号と前記第２イネーブル信号とが同時にアクティブなる場合に前記第１電位を前記給電線に出力し、それ以外の期間に前記第２電位を前記給電線に出力する複数の第２回路とを備える、
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１回路は、
前記シフト信号と前記第１イネーブル信号との論理積を演算する第１論理回路と、
前記第１論理回路の出力信号の信号レベルをシフトして前記走査信号を出力する第１レベルシフタとを備え、
前記第２回路は、
前記シフト信号と前記第２イネーブル信号との論理積の反転を演算する第２論理回路と、
前記第２論理回路の出力信号の信号レベルをシフトして前記第１電位又は前記第２電位となる電源電位を出力する第２レベルシフタとを備える、
ことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記駆動回路は、前記初期化期間において前記複数のデータ線に前記駆動トランジスタがオン状態となる基準電位を供給し、前記書込期間において前記複数のデータ線に表示すべき階調に応じたデータ電位を供給するデータ線駆動回路を備えることを特徴とする請求項１乃至３のうちいずれか１項に記載の電気光学装置。
【請求項５】
請求項１乃至４のうちいずれか１項に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
発光素子に供給される駆動電流を駆動トランジスタが制御する発光装置においては、駆動トランジスタの特性の誤差（目標値からの相違や各画素間のバラツキ）が問題となる。特許文献１には、駆動トランジスタのゲート・ソース間の電圧を当該駆動トランジスタの閾値電圧に設定してから階調に応じた電圧に変化させることで、駆動トランジスタの閾値電圧および移動度の誤差を補償する技術が開示されている。
【０００３】
特許文献１に開示された発光装置では、行方向に形成された複数の走査線及び複数の電源線と、列方向に形成された複数の信号線を備え、走査線と信号線に交差に対応して複数の画素回路が配置されている。複数の画素回路の各々は、ゲートが走査線に接続され信号線のデータ電位を取り込むサンプリング用トランジスタと、取り込んだデータ電位を保持する保持容量と、ドレインが電源線に、ゲートが保持容量に接続されゲート電位に応じた電流を発光素子に供給する駆動トランジスタとを備える。
【０００４】
複数の走査線はスキャナにより走査される。この発光装置では、閾値補正準備期間、閾値補正期間、及びサンプリング期間／移動度補正期間に分けて駆動が行われる。より詳細には、１水平走査期間のうち、閾値補正準備期間の一部とこれに続く閾値補正期間（以下、第１期間と称する）及びサンプリング期間／移動度補正期間（以下、第２期間と称する）において、走査線の電位がハイレベルとなり、サンプリング用トランジスタがオン状態となる。従って、走査線の電位は、第１期間と第２期間といったように１水平走査期間において、２回、アクティブとなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−３２８６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、特許文献１にはスキャナの詳細が開示されておらず。どのようにして、１水平走査期間内で２回アクティブとなる走査線の電位を生成するかについては不明であった。この場合、１水平走査期間ごとに排他的にアクティブとなるシフト信号を生成し、各シフト信号のパルス幅を第１期間でアクティブとなるイネーブル信号と、第２期間でアクティブとなるイネーブル信号とを用いて制限することが考えられる。
しかしながら、２種類のイネーブル信号を発光パネルに供給すると、端子数が増加するといった問題がある。
また、従来の発光装置では、走査線を駆動するスキャナとは別に電源線を駆動する電源スキャナが必要であったため、構成が複雑になっていた。
【課題を解決するための手段】
【０００７】
以上の課題を解決するために、本発明に係る電気光学装置は、各々が第１方向に延在する複数の走査線と、前記複数の走査線と１対１に対応して設けられる複数の給電線と、前記第１方向とは異なる第２方向に各々が延在する複数のデータ線と、前記複数の走査線と前記複数のデータ線との各交差に対応して配置される複数の画素回路と、前記複数の走査線の各々に走査信号を供給する駆動回路と、前記駆動回路に第１イネーブル信号と単位期間ごとに反転するクロック信号とを供給する制御回路とを具備し、前記複数の画素回路の各々は、発光素子と、前記給電線から給電され、ゲート電位に応じた駆動電流を前記発光素子に供給する駆動トランジスタと、前記駆動トランジスタのゲートとソースとの間に配置される容量素子と、前記駆動トランジスタのゲートと、当該画素回路に対応するデータ線との間に配置される選択トランジスタと、を備え、前記駆動回路は、前記クロック信号に同期して排他的にアクティブとなる複数のシフト信号を出力するシフトレジスタと、前記複数のシフト信号と１対１に対応して設けられ、前記シフト信号と前記第１イネーブル信号とが供給され、前記シフト信号と前記第１イネーブル信号とが同時にアクティブなる場合にアクティブとなる前記走査信号を出力する複数の第１回路とを備え、前記単位期間は、前記給電線に第１電位が供給される初期化期間と、前記給電線に第２電位が供給される補償期間、保持期間、及び前記データ線にデータ信号が供給される書込期間とからなり、前記制御回路は、任意の単位期間の前記保持期間の終了から、次の単位期間の前記保持期間の開始までの期間においてアクティブとなるように前記第１イネーブル信号を生成することを特徴とする。
【０００８】
この発明によれば、第１イネーブル信号は、任意の単位期間における保持期間の終了から、次の単位期間の保持期間の開始までの期間においてアクティブとなる。すなわち、第１イネーブル信号のアクティブ期間は、連続する単位期間で続いており、クロック信号の論理レベルが反転するタイミングを跨いでいる。第１イネーブル信号のアクティブ期間の前半では、ある単位期間の書込期間が特定され、後半では次の単位期間の初期化期間及び補償期間が特定される。この結果、走査信号は、初期化期間、補償期間及び書込期間においてアクティブとなり、保持期間において非アクティブとなる。  各種の制御信号は、クロック信号を基準として生成するため、単位期間ごとに処理するのが通常であるが、本発明では、アクティブ期間が２つの単位期間に跨る第１イネーブル信号を用いることにより、簡易な構成で走査信号を生成することが可能となる。
【０００９】
上述した電気光学装置において、前記制御回路は、前記初期化期間でアクティブとなり、他の期間で非アクティブとなる第２イネーブル信号を前記駆動回路に供給し、前記駆動回路は、前記複数のシフト信号にと１対１に対応して設けられ、前記シフト信号と前記第２イネーブル信号とが供給され、前記シフト信号と前記第２イネーブル信号とが同時にアクティブなる場合に前記第１電位を前記給電線に出力し、それ以外の期間に前記第２電位を前記給電線に出力する複数の第２回路とを備えることが好ましい。
この発明によれば、給電線に第１電位又は第２電位を供給する構成と、走査線に走査信号を供給する構成とでシフトレジスタを共用することができる。この結果、個別にシフトレジスタを用いる場合と比較して、構成を簡素化することができ、しかも消費電力を低減することができる。
【００１０】
上述した電気光学装置において、前記第１回路は、前記シフト信号と前記第１イネーブル信号との論理積を演算する第１論理回路と、前記第１論理回路の出力信号の信号レベルをシフトして前記走査信号を出力する第１レベルシフタとを備え、前記第２回路は、前記シフト信号と前記第２イネーブル信号との論理積の反転を演算する第２論理回路と、前記第２論理回路の出力信号の信号レベルをシフトして前記第１電位又は前記第２電位となる電源電位を出力する第２レベルシフタとを備える、ことを特徴とする。
この発明によれば、第１論理回路の後段に第１レベルシフタを設け、第２論理回路の後段の第２レベルシフタを設けたので、最終段でレベルを変換できる。よって、消費電力を低減することが可能となる。
【００１１】
上述した電気光学装置において、前記駆動回路は、前記初期化期間において前記複数のデータ線に前記駆動トランジスタがオン状態となる基準電位を供給し、前記書込期間において前記複数のデータ線に表示すべき階調に応じたデータ電位を供給するデータ線駆動回路を備えることが好ましい。
この発明によれば、初期化期間において前記駆動トランジスタがオン状態となるので、これに続く補償期間において給電線に第２電位が給電されると、駆動トランジスタのソース電位が閾値電圧に漸近するように変化する。従って、駆動ランジスタの閾値電圧を補償することが可能となる。
【００１２】
本発明の電子機器は、上述した電気光学装置を備えたことを特徴とする。そのような電子機器の典型例は、電気光学装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。
【図面の簡単な説明】
【００１３】
【図１】実施形態に係る発光装置のブロック図である。
【図２】画素回路の構成を示す回路図である。
【図３】走査線駆動回路の構成を示すブロック図である。
【図４】発光装置の動作を示すタイミングチャートである。
【図５】初期化期間における画素回路の動作を示す図である。
【図６】補償期間における画素回路の動作を示す図である。
【図７】保持期間における画素回路の動作を示す図である。
【図８】書込期間における画素回路の動作を示す図である。
【図９】発光期間における画素回路の動作を示す図である。
【図１０】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１１】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１２】本発明に係る電子機器の具体的な形態を示す斜視図である。
【発明を実施するための形態】
【００１４】
＜Ａ：実施形態＞
電気光学装置は、電気エネルギーによって光学特性が変化する電気光学素子を含む装置である。以下に述べる実施形態では、駆動電流に応じて輝度が変化する発光素子を電気光学素子の一例として説明すると共に、電気光学装置の一例として発光装置を説明する。
＜Ａ−１：発光装置の構成および動作＞
図１は、本発明の実施形態に係る発光装置１のブロック図である。
発光装置１は、画像を表示する表示装置として電子機器に搭載される。図１に示すように、発光装置１は、発光パネル１００と制御回路２００とを備える。制御回路２００は、Ｙクロック信号ＣＬＹ、第１イネーブル信号ＥＮ１、第２イネーブル信号ＥＮ２、Ｙ転送開始パルスＳＰＹ、Ｘクロック信号ＣＬＸ、Ｘ転送開始パルスＳＰＸ、及びデータ信号Ｄを生成して、電気光学パネルの一種である発光パネル１００に供給する。
発光パネル１００には、制御回路２００からの各種信号を取り込む複数の入力端子が形成されている（図示略）。また、  発光パネル１００は、複数の画素回路Ｕが配列された素子部１０と、各画素回路Ｕを駆動する駆動回路３０とを具備する。駆動回路３０は走査線駆動回路３４とデータ線駆動回路３６とを含んで構成される。この例の駆動回路３０は、画素回路Ｕとともに基板上に形成された薄膜トランジスタで構成される。但し、駆動回路３０の一部又は全部を、複数の集積回路に分散して発光パネル１００に実装してもよいし、あるいは、発光パネル１００の入力端子に電気的に接続するフレキシブル基板上に実装してもよい。
【００１５】
素子部１０には、Ｘ方向に延在するｍ本の走査線１２と、各走査線１２と対をなしてＸ方向に延在するｍ本の給電線２０と、Ｘ方向に交差するＹ方向に延在するｎ本のデータ線１４とが形成される（ｍ，ｎは自然数）。複数の画素回路Ｕは、各走査線１２と各データ線１４との交差に配置されて縦ｍ行×横ｎ列の行列状に配列する。
【００１６】
走査線駆動回路３４は、複数の画素回路Ｕを行単位で順次に選択するための回路である。走査線駆動回路３４は、垂直走査期間内のｍ個の水平走査期間Ｈ（Ｈ[1]〜Ｈ[m]）の各々において走査信号ＧWR[1]〜ＧWR[m]を順番にアクティブレベル（ハイレベル）に設定することで各走査線１２（各行のｎ個の画素回路Ｕの集合）を順次に選択する。また、走査線駆動回路３４は、電源電位ＶEL[1]〜ＶEL[m]を生成して各給電線２０へ出力する。
【００１７】
データ線駆動回路３６は、後述する書込期間ＰWRTで走査線駆動回路３４が選択した１行分（ｎ個）の画素回路Ｕに対応するデータ電位ＶX[1]ないしＶX[ｎ]を生成して各データ線１４へ出力する。第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）が選択される書込期間ＰWRTにおいて第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１４に出力されるデータ電位ＶX[j]は、第ｉ行の第ｊ列目に位置する画素回路Ｕの指定階調に対応する電位に設定される。
【００１８】
図２は、画素回路Ｕの回路図である。図２においては、第ｊ列目のデータ線１４と第ｉ行目の走査線１２の交差に対応して配置される画素回路Ｕが例示されている。画素回路Ｕは、発光素子Ｅと、駆動トランジスタＴDRと、選択トランジスタＴSと、容量素子ＣST（容量値ｃp2）とを含んで構成される。駆動トランジスタＴDRおよび発光素子Ｅは、給電線２０と、低位側電位ＶＣＴが供給される電源線２１とを連結する経路上に直列に配置される。発光素子Ｅは、相対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層を介在させた有機ＥＬ素子である。図２に示すように、発光素子Ｅには容量ＣE（容量値ｃp1）が寄生容量として付随する。
【００１９】
駆動トランジスタＴDRは、そのドレインが給電線２０に接続されるとともにそのソースが発光素子Ｅの陽極に接続されるＮチャネル型のトランジスタ（例えば薄膜トランジスタ）である。容量素子ＣSTは、駆動トランジスタＴDRのソース（すなわち、駆動トランジスタＴDRと発光素子Ｅとの間の経路）と駆動トランジスタＴDRのゲートとの間に介在する。
選択トランジスタＴSは、データ線１４と駆動トランジスタＴDRのゲートとの間に配置されるＮチャネル型のトランジスタである。選択トランジスタＴSのゲートは走査線１２に接続される。
【００２０】
次に、図３を参照しながら、走査線駆動回路３４について説明する。走査線駆動回路３４は、Ｙ転送開始パルスＳＰＹをＹクロック信号ＣＬＹで転送してシフト信号ＳＲ[1]〜ＳＲ[m]を生成するシフトレジスタ３４０と、各シフト信号ＳＲ[1]〜ＳＲ[m]に対応して設けられたｍ個の第１回路Ｕａ１〜Ｕａｍ及びｍ個の第２回路Ｕｂ１〜Ｕｂｍを備える。Ｙクロック信号ＣＬＹは、１水平走査期間ごとに反転する。各シフト信号ＳＲ[1]〜ＳＲ[m]は、１水平走査期間ごとに排他的にアクティブとなる。  
【００２１】
ｉ行目の第１回路Ｕａｉは、アンド回路３４１と第１レベルシフタＬＳ１とを備える。アンド回路３４１は第１イネーブル信号ＥＮ１を用いてシフト信号ＳＲ[i]のパルス幅を制限する。第１レベルシフタＬＳ１は、アンド回路３４１の出力信号のレベルをシフトして走査信号ＧWR[i]を生成する。
【００２２】
図４に示すように、画素回路Ｕは、初期化期間ＰIN、初期化期間の直後の補償期間ＰCP、補償期間ＰCPの直後の保持期間Ｐk、書込期間ＰWRT、及び発光期間ＰELに分けて駆動される。各期間における詳細な動作については、後述する。
第１イネーブル信号ＥＮ１は、任意の水平走査期間１Ｈ（単位期間）における保持期間Ｐkの終了から、次の水平走査期間１Ｈの保持期間Ｐkの開始までの期間（例えば、図４のＴｘ）においてアクティブとなる。すなわち、第１イネーブル信号ＥＮ１のアクティブ期間は、連続する水平走査期間１Ｈで続いており、Ｙクロック信号ＣＬＹの論理レベルが反転するタイミングを跨いでいる。このような、第１イネーブル信号ＥＮ１のアクティブ期間の前半期間Ｔａでは、ある水平走査期間１Ｈの書込期間ＰWRTが特定され、後半期間Ｔｂでは次の水平走査期間１Ｈの初期化期間ＰIN及び補償期間ＰCPが特定される。この結果、走査信号ＧWR[i]は、初期化期間ＰIN、補償期間ＰC、及び書込期間ＰWRTにおいてアクティブとなり、保持期間Ｐkにおいて非アクティブとなる。
各種の制御信号は、Ｙクロック信号ＣＬＹを基準として生成するため、１水平走査期間１Ｈを単位として処理するのが通常であるが、本実施形態では、アクティブ期間が２つの水平走査期間に跨る第１イネーブル信号ＥＮ１を用いることにより、簡易な構成で走査信号ＧWR[i]を生成することができる。
【００２３】
図３に示すｉ行目の第２回路Ｕｂｉは、ナンド回路３４２と第２レベルシフタＬＳ２とを備える。ナンド回路３４２は第２イネーブル信号ＥＮ２を用いてシフト信号ＳＲ[i]のパルス幅を制限する。第２レベルシフタＬＳ１は、ナンド回路３４２の出力信号のレベルをシフトして電源電位ＶEL[i]を生成する。
図４に示すように第２イネーブル信号ＥＮ２は、任意の水平走査期間１Ｈにおける初期化期間ＰINでアクティブとなるから、第２イネーブル信号ＥＮ２とシフト信号ＳＲ[i]の論理積の反転をナンド回路３４２で演算することにより、初期化期間ＰINに低電位となり他の期間において高電位となる電源電位ＶEL[i]を生成することができる。
本実施形態においては、共通のシフトレジスタ３４０を用いて、電源電位ＶEL[1]〜ＶEL[m] と走査信号ＧWR[1]〜ＧWR[m]とを生成した。これにより、構成を簡素化するとともに消費電力を低減し、さらには装置を小型化することが可能となる。
【００２４】
次に、画素回路Ｕの具体的な動作（駆動方法）を説明する。以下では、第ｉ行の第ｊ列目の画素回路Ｕの動作を、初期化期間ＰIN、補償期間ＰCP、保持期間Ｐk、書込期間ＰWRT及び発光期間ＰELとに区分して説明するが、他の画素回路Ｕの動作も同様である。
【００２５】
（ａ）初期化期間ＰIN
図４に示すように、走査線駆動回路３４は、初期化期間ＰINにおいて走査信号ＧWR[i]をハイレベルに設定する。したがって、図５に示すように、選択トランジスタＴSがオン状態になる。このとき、データ線１４を介して基準電位Ｖｏが供給される。これによって、駆動トランジスタＴDRのソース電位ＶSは、基準電位Ｖｏより十分低い電位にリセットされる。具体的には、駆動トランジスタＴDRのゲート・ソース間電圧ＶGSが、その閾値電圧ＶTHよりも大きくなるようにソース電位ＶSが設定される。したがって、駆動トランジスタＴDRはオン状態となり、駆動トランジスタＴDRのソース電位ＶSは第１電位ＶEL_Lに設定される。すなわち、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS（容量素子ＣSTの両端間の電圧）が第１電位ＶEL_Lと基準電位Ｖｏとの差分の電圧（｜ＶEL_L−Ｖｏ｜）に初期化される。
【００２６】
また、第１電位ＶEL_Lは、当該第１電位ＶEL_Lと電源線２１に供給される低位側電位ＶCTとの電位差（すなわち容量ＣEの両端間の電圧）が発光素子Ｅの発光閾値電圧ＶTH_OLEDを充分に下回るような値に設定される。したがって、初期化期間ＰINにおいては、駆動トランジスタＴDRはオン状態となり、発光素子Ｅはオフ状態（非発光状態）となる。
【００２７】
（ｂ）補償期間ＰCP
図４に示すように、補償期間ＰCPが開始すると、走査線駆動回路３４は、第ｉ行目の給電線２０に出力する電源電位ＶEL[i]を第２電位ＶEL_Hに設定する。これにより、図６に示すように第ｉ行目の給電線２０からの電流が駆動トランジスタＴDRを流れ、駆動トランジスタＴDRのソースの電位ＶSが上昇を開始する。このとき、駆動トランジスタＴDRのゲートの電位ＶGは基準電位Ｖｏに維持されているから、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSは徐々に減少していき、閾値電圧ＶTHに漸近していく。すなわち、補償期間ＰCPにおいては、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSを、閾値電圧ＶTHに漸近させる補償動作が実行される。
【００２８】
補償期間ＰCPの終点において、駆動トランジスタＴDRのゲート・ソース間の電圧は駆動トランジスタＴDRの閾値電圧ＶTHにほぼ等しくなるから、駆動トランジスタＴDRのソースの電位ＶSは基準電位Ｖｏ（ゲートの電位ＶG）よりも閾値電圧ＶTHだけ低い電位Ｖｏ−ＶTHに設定される。本実施形態において、この電位Ｖｏ−ＶTHは、容量ＣEの両端間の電圧が発光素子Ｅの発光閾値電圧ＶTH_OLEDを充分に下回るような値に設定される。したがって、補償期間ＰCPにおいては、駆動トランジスタＴDRおよび発光素子Ｅがオフ状態（非発光状態）となる。
【００２９】
（ｃ）保持期間Ｐk
図４に示すように、保持期間Ｐkが開始すると、走査線駆動回路３４は、走査信号ＧWR[i]をハイレベルに設定する。したがって、図７に示すように、選択トランジスタＴSがオフ状態になる。これにより、駆動トランジスタＴDRのゲートは電気的にフローティング状態となる。容量素子ＣSTの両端間の電圧（駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS）は、補償期間ＰCPの終点における電圧を維持する。
【００３０】
（ｄ）書込期間ＰWRT
図４に示すように、書込期間ＰWRTが開始すると、走査線駆動回路３４は走査信号ＧWR[i]をハイレベルに設定する。したがって、図８に示すように、選択トランジスタＴSがオン状態に遷移するから、駆動トランジスタＴDRのゲートはデータ線１４に導通する。これにより、駆動トランジスタＴDRのゲートにはデータ電位ＶX[ｊ]が供給される。また、このとき、走査線駆動回路３４は、当該データ電位ＶX[ｊ]に応じた電流ＩDSが駆動トランジスタＴDRを流れるように、第ｉ行目の給電線２０に出力する電源電位ＶEL[i]を第３電位ＶEL_Hに設定する。当該データ電位ＶX[ｊ]に応じた電流ＩDSが駆動トランジスタＴDRを流れることにより、駆動トランジスタＴDRのソースの電位ＶSは経時的に上昇するから、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSは経時的に減少する。
【００３１】
ここで、駆動トランジスタＴDRの移動度μが大きいほど駆動トランジスタＴDRを流れる電流ＩDSの量は大きくなり、ソースの電位ＶSの上昇量も大きくなる。反対に、移動度μが小さいほど駆動トランジスタＴDRを流れる電流ＩDSの量は小さくなり、ソースの電位ＶSの上昇量は移動度μが大きい場合に比べて小さくなる。すなわち、移動度μが大きいほど駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSの減少量（負帰還量）が大きくなる一方、移動度μが小さいほど電圧ＶGSの減少量（負帰還量）は小さくなる。これにより、画素回路Ｕごとの移動度μのバラツキが補償される。このような移動度補償動作が書込期間ＰWRTの全期間にわたって実行され、書込期間ＰWRTの終点において、容量素子ＣSTの両端間の電圧は、データ電位ＶX[ｊ]と駆動トランジスタＴDRの特性（閾値電圧ＶTHおよび移動度μ）とを反映した値に設定される。
なお、書込期間ＰWRTの終点における駆動トランジスタＴDRのソースの電位ＶSは、容量ＣEの両端間の電圧が発光素子Ｅの発光閾値電圧ＶTH_OLEDを充分に下回るような値に設定される。したがって、書込期間ＰWRTにおいては、駆動トランジスタＴDRはオン状態となり、発光素子Ｅはオフ状態（非発光状態）となる。
【００３２】
（ｅ）発光期間ＰEL
図４に示すように、発光期間ＰELが開始すると、走査線駆動回路３４は、走査信号ＧWR[i]をローレベルに設定する。したがって、図８に示すように、選択トランジスタＴSがオフ状態に遷移し、駆動トランジスタＴDRのゲートは電気的にフローティング状態となる。このとき、容量素子ＣSTの両端間の電圧（駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS）は、書込期間ＰWRTの終点における電圧に維持されるから、当該電圧に応じた電流ＩDSが駆動トランジスタＴDRを流れてソースの電位ＶSは経時的に上昇する。
【００３３】
このとき、駆動トランジスタＴDRのゲートは電気的なフローティング状態であるから、駆動トランジスタＴDRのゲートの電位ＶGはソースの電位ＶSに連動して上昇する。そして、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS（容量素子ＣSTの両端間の電圧）が書込期間ＰWRTの終点にて設定された電圧に維持されたまま、発光素子Ｅに付随する容量ＣEの両端間の電圧（駆動トランジスタＴDRのソースの電位ＶS）が徐々に増加する。容量ＣEの両端間の電圧が発光素子Ｅの発光閾値電圧ＶTH_OLEDに到達すると、電流ＩDSが駆動電流ＩDRとして発光素子Ｅを流れる。発光素子Ｅは、駆動電流ＩDRの電流量に応じた輝度で発光する。
【００３４】
＜Ｂ：変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。
【００３５】
（１）変形例１
画素回路Ｕを構成する各トランジスタ（駆動トランジスタＴDR，選択トランジスタＴS）の導電型は任意である。例えば、駆動トランジスタＴDRをＰチャネル型とした構成も採用される。Ｐチャネル型の駆動トランジスタＴDRを採用した場合、Ｎチャネル型の駆動トランジスタＴDRを採用した場合と比較して電圧の関係（高低）は逆転するが、本質的な動作は図２と同様であるから動作の詳細な説明は省略する。
（２）変形例２
上述の実施形態では、走査線１２と給電線２０とを一つの走査線駆動回路３４で駆動したが、走査線１２と給電線２０とを別々の回路で駆動してもよい。
【００３６】
（３）変形例３
発光素子Ｅは、ＯＬＥＤ素子であってもよいし、無機発光ダイオードやＬＥＤ（Light Emitting Diode）であってもよい。要は、電気エネルギーの供給（電界の印加や電流の供給）に応じて発光する総ての素子を本発明の発光素子として利用できる。
【００３７】
＜Ｃ：応用例＞
次に、本発明に係る発光装置を利用した電子機器について説明する。図１０は、以上に説明した実施形態に係る発光装置１を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての発光装置１と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この発光装置１は発光素子ＥにＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表示できる。
【００３８】
図１１に、以上に説明した実施形態に係る発光装置１を表示装置として採用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに発光装置１を備える。スクロールボタン３００２を操作することによって、発光装置１に表示される画面がスクロールされる。
【００３９】
図１２に、以上に説明した実施形態に係る発光装置１を表示装置として採用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに発光装置１を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が発光装置１に表示される。
【００４０】
なお、本発明に係る発光装置が適用される電子機器としては、図１０から図１２に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【００４１】
１……発光装置、１０……素子部、１２……走査線、１４……データ線、２０……給電線、３０……駆動回路、３４……走査線駆動回路、３６……データ線駆動回路、１００……発光パネル、２００……制御回路、３４０……シフトレジスタ、Ｕａ１〜Ｕａｍ……第１回路、Ｕｂ１〜Ｕｂｍ……第２回路、ＥＮ１……第１イネーブル信号、ＥＮ２……第２イネーブル信号、ＣST……容量素子、ＣE……容量、Ｅ……発光素子、ＧWR……走査信号、ＴDR……駆動トランジスタ、ＴS……選択トランジスタ、ＶEL……電源電位、Ｕ……画素回路。シフト信号ＳＲ[1]〜ＳＲ[m]
【図１】
2012128054.tif 000003
【図２】
2012128054.tif 000004
【図３】
2012128054.tif 000005
【図４】
2012128054.tif 000006
【図５】
2012128054.tif 000007
【図６】
2012128054.tif 000008
【図７】
2012128054.tif 000009
【図８】
2012128054.tif 000010
【図９】
2012128054.tif 000011
【図１０】
2012128054.tif 000012
【図１１】
2012128054.tif 000013
【図１２】
2012128054.tif 000014