(57)【要約】【課題】ドレイン効率の低下を抑制することが可能な増幅器を提供することを目的とする。【解決手段】本発明の増幅器２００は、入力信号を２つの信号に分配する分配器１４と、２つの信号のうち一方が入力する第１ＦＥＴからなるキャリアアンプ１０と、２つの信号のうち他方が入力する第２ＦＥＴからなるピークアンプ１２と、キャリアアンプ１０の出力インピーダンスを変換し、キャリアアンプ１０の出力信号と合成する合成器２０と、を有するドハティ増幅器１００と、入力信号の周波数が変化した場合、入力信号の周波数に応じて第１ＦＥＴ及び第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方を変更する電圧変更部７０と、を備えることを特徴とする。【選択図】図３
2012034134.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を２つの信号に分配する分配器と、前記２つの信号のうち一方が入力する第１ＦＥＴからなるキャリアアンプと、前記２つの信号のうち他方が入力する第２ＦＥＴからなるピークアンプと、前記キャリアアンプの出力インピーダンスを変換し、前記キャリアアンプの出力信号と合成する合成器と、を有するドハティ増幅器と、
前記入力信号の周波数が変化した場合、前記入力信号の周波数に応じて前記第１ＦＥＴ及び前記第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方を変更する電圧変更部と、
を備えることを特徴とする増幅器。
【請求項２】
前記電圧変更部は、前記入力信号の周波数が変化した場合、前記第１ＦＥＴに供給されるゲート電圧及びドレイン電圧を変更せず、前記入力信号の周波数に応じて前記第２ＦＥＴに供給されるゲート電圧及びドレイン電圧のうち少なくとも一方を変更することを特徴とする請求項１に記載の増幅器。
【請求項３】
前記電圧変更部は、前記入力信号の周波数が変化した場合、前記第１ＦＥＴに供給されるドレイン電圧を変更せず、前記入力信号の周波数に応じて前記第２ＦＥＴに供給されるドレイン電圧を増加させることを特徴とする請求項１に記載の増幅器。
【請求項４】
前記入力信号の周波数と、前記電圧変更部が前記入力信号の周波数に応じて変更する前記第１ＦＥＴ及び前記第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方と、を関連付けたテーブルを記憶する記憶部を有し、
前記電圧変更部は、前記入力信号の周波数が変化した場合、前記テーブルに基づいて、前記入力信号の周波数に応じて前記第１ＦＥＴ及び前記第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方を変更することを特徴とする請求項１から３のいずれか一項に記載の増幅器。
【請求項５】
前記記憶部を有し、前記ドハティ増幅器の出力信号の歪みを補償する歪み補償部を備えることを特徴とする請求項１から４のいずれか一項に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器に関する。
【背景技術】
【０００２】
例えば、無線通信用増幅器としてドハティ増幅器が用いられている（特許文献１）。ドハティ増幅器は、キャリアアンプとピークアンプとを備えている。キャリアアンプは、入力信号を主に増幅する増幅器であり、ピークアンプは、入力信号のピークを増幅する増幅器である。例えば、キャリアアンプは、常時入力信号を増幅する。一方、ピークアンプは、入力信号が一定以上の電力の場合入力信号を増幅する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３２２９９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ドハティ増幅器は、例えば、１／４波長位相線路、インダクタ、コンデンサ等を有するインピーダンス変換器を備える。このようなインピーダンス変換器は、高周波信号に対して周波数分散特性をもつ。これにより入力信号の中心周波数と増幅器の中心周波数とに差が生じる場合がある。これにより、増幅器のドレイン効率が低下する場合がある。
【０００５】
本発明は、上記課題に鑑みなされたものであり、ドレイン効率の低下を抑制することが可能な増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、入力信号を２つの信号に分配する分配器と、前記２つの信号のうち一方が入力する第１ＦＥＴからなるキャリアアンプと、前記２つの信号のうち他方が入力する第２ＦＥＴからなるピークアンプと、前記キャリアアンプの出力インピーダンスを変換し、前記キャリアアンプの出力信号と合成する合成器と、を有するドハティ増幅器と、前記入力信号の周波数が変化した場合、前記入力信号の周波数に応じて前記第１ＦＥＴ及び前記第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方を変更する電圧変更部と、を備えることを特徴とする増幅器である。本発明によれば、ドレイン効率の低下を抑制することができる。
【０００７】
上記構成において、前記電圧変更部は、前記入力信号の周波数が変化した場合、前記第１ＦＥＴに供給されるゲート電圧及びドレイン電圧を変更せず、前記入力信号の周波数に応じて前記第２ＦＥＴに供給されるゲート電圧及びドレイン電圧のうち少なくとも一方を変更する構成とすることができる。
【０００８】
上記構成において、前記電圧変更部は、前記入力信号の周波数が変化した場合、前記第１ＦＥＴに供給されるドレイン電圧を変更せず、前記入力信号の周波数に応じて前記第２ＦＥＴに供給されるドレイン電圧を増加させる構成とすることができる。これにより、ドレイン効率へ与える影響を抑えることができる。
【０００９】
上記構成において、前記入力信号の周波数と、前記電圧変更部が前記入力信号の周波数に応じて変更する前記第１ＦＥＴ及び前記第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方と、を関連付けたテーブルを記憶する記憶部を有し、前記電圧変更部は、前記入力信号の周波数が変化した場合、前記テーブルに基づいて、前記入力信号の周波数に応じて前記第１ＦＥＴ及び前記第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方を変更する構成とすることができる。
【００１０】
上記構成において、前記記憶部を有し、前記ドハティ増幅器の出力信号の歪みを補償する歪み補償部を備える構成とすることができる。
【発明の効果】
【００１１】
本発明によれば、増幅器の増幅特性や電力効率特性の低下を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施例１に係るドハティ増幅器の回路図である。
【図２】図２は、ドハティ増幅器の出力電力に対するドレイン効率の変化の一例を示すグラフである。
【図３】図３は、実施例１に係る増幅器の構成の一例を示すブロック図である。
【図４】図４は、実施例１に係る電圧変更部の処理の一例を示すフローチャートである。
【図５】図５は、実施例２に係る増幅器の構成の一例を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の実施例について説明する。
【実施例１】
【００１４】
図１は、実施例１に係る増幅器が備えるドハティ増幅器の回路図である。図１のように、ドハティ増幅器１００は、キャリアアンプ１０、ピークアンプ１２、分配器１４及び合成器２０を備えている。分配器１４は、入力端子１６に入力した入力信号を２つの信号に分配する。分配器１４は、例えば入力信号を均等に２つの信号に分配する。キャリアアンプ１０は、２つの信号のうち一方が入力する第１ＦＥＴからなり、入力信号を主に増幅する。ピークアンプ１２は、２つの信号のうち他方が入力する第２ＦＥＴからなり、入力信号のピークを増幅する。合成器２０は、キャリアアンプ１０とピークアンプ１２との出力を合成するノード、１／４波長位相線路２２を備えている。１／４波長位相線路２２はキャリアアンプ１０の後段に接続されている。１／４波長位相線路２６は、キャリアアンプ１０とピークアンプ１２との出力を合成するノードの後段に接続されている。合成器２０は、キャリアアンプ１０の出力インピーダンスを変換し、キャリアアンプ１０の出力信号と合成する。合成器２０から出力した信号は出力端子１８から出力される。１／４波長位相線路２４は、ピークアンプ１２の前段に接続されている。
【００１５】
１／４波長位相線路２２は、キャリアアンプ１０のみが動作するような電力では、キャリアアンプ１０の出力に付加される負荷が出力端子１８に付加される負荷の２倍となるようにインピーダンス変換する。また、キャリアアンプ１０とピークアンプ１２とが動作するような電力では、キャリアアンプ１０及びピークアンプ１２のそれぞれの出力に付加される負荷が出力端子１８に付加される負荷となるようにインピーダンス変換する。１／４波長位相線路２４は、キャリアアンプ１０側に挿入した１／４波長位相線路２２に起因したキャリアアンプ１０とピークアンプ１２との位相差を補償するための線路である。１／４波長位相線路２６は、キャリア増幅器１０とピーク増幅器１２との出力を合成するノードのインピーダンスと後段の特性を整合させている。
【００１６】
キャリアアンプ１０は、例えばＡ級又はＡＢ級アンプであり、分配器１４が分配した信号を常に増幅する。一方、ピークアンプ１２は、例えばＣ級アンプであり、分配器１４が分配した信号が所定の電力以上の信号を増幅する。
【００１７】
図２は、ドハティ増幅器の出力電力に対するドレイン効率の変化の一例を示すグラフである。図２のように、出力電力が飽和出力の場合、キャリアアンプ１０とピークアンプ１２とが飽和電力となる。よって、ドレイン効率が最大となる。一方、出力電力が飽和出力から６ｄＢバックオフした出力では、キャリアアンプ１０のみが飽和電力となり、ピークアンプ１２は増幅していない。この場合もドレイン効率は最大となる。このように、ドハティ増幅器は、ドレイン効率が最大となる出力電力が２箇所あるため、ドレイン効率が高い出力電力の範囲を大きくできる。例えば、デジタル変調信号用のパワーアンプでは、線形性を保つため飽和出力から５ｄＢ〜８ｄＢバックオフした出力電力で動作させることが多い。ドハティ増幅器は、バックオフして使用する場合に図２のようにドレイン効率を向上させることができる。
【００１８】
図３は、実施例１に係る増幅器の構成の一例を示すブロック図である。図３のように、増幅器２００は、デジタル信号発生器４０、デジタル信号歪補償器（Ｄｉｇｉｔａｌ  Ｐｒｅ−Ｄｉｓｔｏｒｔｉｏｎ；ＤＰＤ）４２、デジタル−アナログ変換器（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ；ＤＡＣ）４４、アップコンバータ４６、信号発生器５０、アンプ４８、ドハティ増幅器１００、ゲート電圧供給回路３０及び３４、ドレイン電圧供給回路３２及び３６、方向性結合器５２、バンドパスフィルタ５８、アンテナ６０、ダウンコンバータ５４、アナログ−デジタル変換器（Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ；ＡＤＣ）５６、並びに、電圧変更部７０を有する。
【００１９】
デジタル信号発生器４０は、デジタル信号であるベースバンド信号を発生させて、ＤＰＤ４２に出力する。ＤＰＤ４２は、ドハティ増幅器１００が信号を増幅する際に生じる歪を補償する。ＤＰＤ４２は、ドハティ増幅器１００の歪特性を補償する演算を行うために、ベースバンド信号に応じた歪を補償するための補償値を、内部に設けられたメモリ等の記憶部４３のテーブル４５に記憶する。ＤＰＤ４２は、テーブル４５に基づいて、ベースバンド信号の歪を補償するデジタル信号を出力する。ＤＡＣ４４は、ＤＰＤ４２が出力したデジタル信号をアナログ信号に変換する。アップコンバータ４６は、ＤＡＣ４４が出力したアナログ信号を、信号発生器５０が出力する信号の周波数に変換し、ＲＦ信号とする。アンプ４８は、アップコンバータ４６が出力するＲＦ信号を増幅して、ドハティ増幅器１００へ出力する。
【００２０】
ドハティ増幅器１００は、アンプ４８の出力をさらに増幅して出力する。図３におけるドハティ増幅器１００の構成は、図１と同様のため、説明を省略する。キャリアアンプ１０が有する第１ＦＥＴのゲート及びドレインには、それぞれバイアス電圧を供給するゲート電圧供給回路３０及びドレイン電圧供給回路３２が接続される。ピークアンプ１２が有する第２ＦＥＴのゲート及びドレインには、それぞれバイアス電圧を供給するゲート電圧供給回路３４及びドレイン電圧供給回路３６が接続される。方向性結合器５２は、ドハティ増幅器１００の出力を２つの信号に分配する。２つの信号のうち一方は、バンドパスフィルタ５８を通過して、所定の周波数の信号成分が抽出され、アンテナ６０に出力される。２つの信号のうち他方は、ダウンコンバータ５４にてベースバンド信号の周波数に変換され、ＡＤＣ５６にてデジタル信号に変換され、ＤＰＤ４２へフィードバックされる。これにより、ドハティ増幅器１００の歪特性が補償される。
【００２１】
電圧変更部７０は、ドハティ増幅器１００への入力信号（以下、入力信号）であるＲＦ信号の周波数が変化した場合、記憶部４３が記憶するテーブル４５に基づいて、入力信号の周波数に応じて第１ＦＥＴ及び第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方を変更する。ここで、テーブル４５には、入力信号であるＲＦ信号の周波数と、電圧変更部７０がＲＦ信号の周波数に応じて変更する第１ＦＥＴ及び第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方と、が関連付けられている。例えば、ＲＦ信号の所定の周波数に対して、ドレイン効率が所定の値以上となる第１ＦＥＴ及び第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方をあらかじめ測定した結果をテーブル４５に記憶しておくとする。この場合、電圧変更部７０が、テーブル４５に基づいて、第１ＦＥＴ及び第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方を変更することにより、ドレイン効率が所定の値以上となるようにすることができる。よって、ドレイン効率の低下を抑制することができる。
【００２２】
図４は、実施例１に係る電圧変更部７０の処理の一例を示すフローチャートである。図４のように、電圧変更部７０は、入力信号であるＲＦ信号の周波数が変化したか否かを判定する（ステップＳ１０）。例えば、電圧変更部７０は、信号発生器５０の周波数を所定の周期で取得して、ＲＦ信号の周波数が変化したか否かを判定する。ＲＦ信号の周波数が変化しなかった場合（ステップＳ１０のＮｏ）、処理を終了する。ＲＦ信号の周波数が変化した場合（ステップＳ１０のＹｅｓ）、電圧変更部７０は、テーブル４５から第１ＦＥＴ及び第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方の電圧値を取得する（ステップＳ１２）。電圧変更部７０は、ステップＳ１２で取得した電圧値を、デート電圧供給回路３０及び３４並びにドレイン電圧供給回路３２及び３６のいずれかに設定して、第１ＦＥＴ及び第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方の電圧値を変更する（ステップＳ１４）。以上で処理を終了する。
【００２３】
実施例１において、電圧変更部７０が、入力信号であるＲＦ信号の周波数が変化した場合、記憶部４３が記憶するテーブル４５に基づいて、入力信号の周波数に応じて第１ＦＥＴ及び第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方を変更する例を説明した。例えば、入力信号であるＲＦ信号の周波数が変化したことにより、ピークアンプ１２のドレイン電流が大きくなった場合、第２ＦＥＴに供給されるゲート電圧を変更して、ピークアンプ１２のドレイン電流を小さくする。逆に、ピークアンプ１２のドレイン電流が小さくなった場合、第２ＦＥＴに供給されるゲート電圧を変更して、ピークアンプ１２のドレイン電流を大きくする。これにより、ドレイン効率の低下を抑制することができる。例えば、入力信号であるＲＦ信号の周波数が変化したことにより、キャリアアンプ１０のドレイン電流が大きくなった場合、第１ＦＥＴのゲート電圧を調整して、キャリアアンプ１０のドレイン電流を小さくする。逆に、キャリアアンプ１０のドレイン電流が小さくなった場合、第１ＦＥＴに供給されるゲート電圧を変更して、キャリアアンプ１０のドレイン電流を大きくする。これにより、ドレイン効率の低下を抑制することができる。例えば、入力信号であるＲＦ信号の周波数が変化したことにより、飽和出力が低下する場合、第１ＦＥＴ及び第２ＦＥＴのドレイン電圧を増加させる。これにより、飽和出力の低下を防ぐことができる。
【００２４】
実施例１において、電圧変更部７０は、入力信号の周波数が変化した場合、第１ＦＥＴに供給されるゲート電圧及びドレイン電圧を変更せず、入力信号の周波数に応じて第２ＦＥＴに供給されるゲート電圧及びドレイン電圧のうち少なくとも一方を変更するようにしてもよい。また、電圧変更部７０は、入力信号の周波数が変化した場合、第１ＦＥＴに供給されるドレイン電圧を変更せず、第２ＦＥＴに供給されるドレイン電圧を増加させるようにしてもよい。この場合、第１ＦＥＴ及び第２ＦＥＴに供給されるゲート電圧を変更しない方が好ましい。ピークアンプ１２に流れるドレイン電流は、キャリアアンプ１０のドレイン電流と比較して小さいため、ピークアンプ１２のドレイン電圧だけを増加させることにより、増幅器全体の消費電力の増加を抑えることができる。よって、ドレイン効率へ与える影響を抑えることができる。
【００２５】
実施例１において、電圧変更部７０が、入力信号の周波数に応じて第１ＦＥＴ及び第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方を変更する条件は、例えば、ドハティ増幅器１００が、中心周波数が２．１４ＧＨｚとなるように設計されているとすると、ＲＦ信号の周波数が、比帯域が３％である帯域幅（＝約６４ＭＨｚ）より大きくなるように変化した場合である。すなわち、ＲＦ信号の周波数が２１０８ＭＨｚより小さい又は２１７２ＭＨｚより大きい場合である。入力信号の周波数は、増幅器の中心周波数に対して比帯域が例えば３％程度の帯域内であると、良好な増幅特性や電力効率特性が得られやすい。入力信号の周波数が、増幅器の中心周波数に対して比帯域が３％である帯域を超える場合に、第１ＦＥＴ及び第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方を変更することにより、ドレイン効率の低下を抑制することができる。
【００２６】
実施例１において、入力信号の周波数と、電圧変更部７０が入力信号の周波数に応じて変更する第１ＦＥＴ及び第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方と、を関連付けたテーブル４５がＤＰＤ４２の記憶部に記憶される例を説明した。ＤＰＤ４２以外の構成がテーブル４５を記憶してもよい。電圧変更部７０が内部にテーブル４５を記憶してもよい。テーブル４５に記憶される内容は、あらかじめ測定した結果でもよい。テーブル４５に記憶される内容は、動的に更新されてもよい。
【００２７】
実施例１において、記憶部４３を有し、ドハティ増幅器１００の出力信号の歪みを補償する歪み補償部であるＤＰＤ４２を備える例を説明した。この場合、ＤＰＤ４２の記憶部４３に、電圧変更部７０が利用するテーブルを記憶することができるため、新たに記憶部を設ける必要がない。よって、コストを低減することができる。
【実施例２】
【００２８】
図５は、実施例２に係る増幅器の構成の一例を示すブロック図である。図５に示す増幅器３００は、図３に示す増幅器２００に対して、バンドパスフィルタ５８及びアンテナ６０の代わりに、スイッチ６２、バンドパスフィルタ６４及び６５並びにアンテナ６６及び６７を備える点が異なる。また、記憶部４３が、テーブル４５の代わりに、テーブル４７及び４９を記憶する点が異なる。以下、それらの差異について説明する。
【００２９】
図５のように、スイッチ６２は、方向性結合器５２から入力される信号の出力先を周波数帯に応じて切り替える。例えば、増幅器３００をＷ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ  Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）の基地局に使用する場合、スイッチ６２は、信号の周波数が１．８〜１．８５ＧＨｚ帯（以下、周波数帯１）の場合、信号をバンドパスフィルタ６４に出力する。スイッチ６２は、信号の周波数が２．１１〜２．１７ＧＨｚ帯（以下、周波数帯２）の場合、信号をバンドパスフィルタ６５に出力する。バンドパスフィルタ６４及び６５は、所定の周波数の信号成分を抽出して、それぞれアンテナ６６及び６７に出力する。
【００３０】
記憶部４３は、テーブル４７及び４９を記憶する。テーブル４７及び４９は、それぞれ周波数帯１及び２の信号の歪補償処理を行うためのテーブルである。ＤＰＤ４２は、ドハティ増幅器１００への入力信号（以下、入力信号）であるＲＦ信号の周波数が周波数帯１及び２のいずれであるかを判定して、判定結果に応じて、歪補償処理を行うためのテーブルを切り替える。
【００３１】
電圧変更部７０は、入力信号であるＲＦ信号の周波数が変化した場合、記憶部４３が記憶するテーブル４７及び４９に基づいて、入力信号の周波数に応じて第１ＦＥＴ及び第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方を変更する。ここで、テーブル４７及び４９には、それぞれ周波数帯１及び２のＲＦ信号の周波数と、電圧変更部７０がＲＦ信号の周波数に応じて変更する第１ＦＥＴ及び第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方と、が関連付けられている。電圧変更部７０は、ＲＦ信号の周波数帯に応じて、参照するテーブルを切り替えて、第１ＦＥＴ及び第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方を変更する。
【００３２】
実施例２において、電圧変更部７０は、ＲＦ信号の周波数帯に応じて、参照するテーブルを切り替えて、第１ＦＥＴ及び第２ＦＥＴの少なくとも一方に供給されるゲート電圧及びドレイン電圧の少なくとも一方を変更する例を説明した。これにより、ドレイン効率の低下を抑制することができる。
【００３３】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３４】
１０              キャリアアンプ
１２              ピークアンプ
１４              分配器
２０              合成器
７０              電圧変更部
１００            ドハティ増幅器
２００、３００    増幅器
【図１】
2012034134.tif 000003
【図２】
2012034134.tif 000004
【図３】
2012034134.tif 000005
【図４】
2012034134.tif 000006
【図５】
2012034134.tif 000007