(57)【要約】【課題】電荷掃き捨て部における飽和信号量を確保しつつ、大光量耐性をさらに向上させることが可能な固体撮像素子、およびその駆動方法、並びにカメラを提供する。【解決手段】行列状に配置された光電変換機能を含む複数のセンサ部１１と、複数のセンサ部の列配列に対応して配列され、センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部１３と、垂直転送部１３から転送された信号電荷を列配列方向に転送する水平転送部１５と、垂直転送部に形成され、垂直転送部から上記水平転送部への信号電荷のうち余剰となる電荷を、供給される印加電圧に応じた電荷量をもって排出可能な電荷排出部１３０と、電荷排出部にて信号電荷を排出する際、上記印加電圧のレベルを可変させる制御を行う制御系１８と、を有する。【選択図】図１
2012084712.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された光電変換機能を含む複数のセンサ部と、
上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、
上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、
上記垂直転送部に形成され、上記垂直転送部から上記水平転送部への信号電荷のうち余剰となる電荷を、供給される印加電圧に応じた電荷量をもって排出可能な電荷排出部と、
上記電荷排出部にて信号電荷を排出する際、上記印加電圧のレベルを可変させる制御を行う制御系と、を有する
固体撮像素子。
【請求項２】
上記制御系は、
上記電荷排出部にて信号電荷を排出する際、上記印加電圧のレベルを動作モードに応じて調整する
請求項１記載の固体撮像素子。
【請求項３】
上記センサ部、垂直転送部、水平転送部、および電荷排出部は半導体基板に形成され、
上記半導体基板には基板バイアス電圧が印加され、
上記制御系は、
上記基板バイアス電圧を動作モードに応じて設定する機能を有し、
上記電荷排出部への印加電圧を、設定した上記基板バイアス電圧に応じて調整する
請求項１または２記載の固体撮像素子。
【請求項４】
上記センサ部、垂直転送部、水平転送部、および電荷排出部は半導体基板に形成されたチップとして形成され、
上記制御系は、
上記チップ内に、動作モードに応じた制御電圧に応じて上記印加電圧を調整する電圧制御回路を含む
請求項１から３のいずれか一に記載の固体撮像素子。
【請求項５】
上記センサ部、垂直転送部、水平転送部、および電荷排出部は半導体基板に形成されたチップとして形成され、
上記制御系は、
上記チップ外で、動作モードに応じた制御電圧に応じて上記印加電圧を調整し、調整した印加電圧を上記チップに供給する
請求項１から３のいずれか一に記載の固体撮像素子。
【請求項６】
上記半導体基板には基板バイアス電圧が印加され、
上記制御系は、
上記基板バイアス電圧を動作モードに応じて設定する機能を有し、
上記電荷排出部への印加電圧を、設定した上記基板バイアス電圧に応じて調整する
請求項５記載の固体撮像素子。
【請求項７】
行列状に配置された光電変換機能を含む複数のセンサ部と、
上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、
上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、
上記垂直転送部に形成され、上記垂直転送部から上記水平転送部への信号電荷のうち余剰となる電荷を、供給される印加電圧に応じた電荷量をもって排出可能な電荷排出部と、を含む、固体撮像素子を駆動する際、
上記電荷排出部にて信号電荷を排出するときに、動作モードに応じて上記印加電圧のレベルを可変させる制御を行う
固体撮像素子の駆動方法。
【請求項８】
固体撮像素子と、
上記固体撮像素子の受光領域に対して入射光を導く光学系と、を含み、
上記固体撮像素子は、
行列状に配置された光電変換機能を含む複数のセンサ部と、
上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、
上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、
上記垂直転送部に形成され、上記垂直転送部から上記水平転送部への信号電荷のうち余剰となる電荷を、供給される印加電圧に応じた電荷量をもって排出可能な電荷排出部と、
上記電荷排出部にて信号電荷を排出する際、上記印加電圧のレベルを可変させる制御を行う制御系と、を含む
カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、およびその駆動方法、並びにカメラに関し、特に余剰電荷の掃き捨て構造を持つＣＣＤ(Charge Coupled Device) 型固体撮像素子およびその駆動方法、並びにカメラに関するものである。
【背景技術】
【０００２】
ＣＣＤの垂直転送部の途中に電荷掃き捨て用ドレインを設ける構造としては従来から多くの技術が知られている(たとえば特許文献１、２参照)。
これらの従来技術は、信号電荷をすべて掃き捨てることで画素の間引き、すなわち解像度変更、フレームレート向上を実現させることを目的としている。
【０００３】
上記に対し、近年の微細化に伴い、大光量(高輝度)での特性確保が厳しくなってきている。
その対策として、大光量時の余剰電荷を掃き捨て(調整)するために垂直転送部中に電荷掃き捨て用のドレインをもうけ、大光量耐性の確保を実施している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２６７５４８号公報
【特許文献２】特開２０１０−１１４８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記ドレインは大光量による余剰分の電荷を掃き捨てるようになっており、本来の信号(飽和信号量)は確保できるように設計されている。
それに対し、大光量耐性自体はドレインの掃き捨て能力、すなわち掃き捨て信号量をあげることでより耐性を確保することができる。
つまり、ドレイン部における飽和信号量の確保と大光量耐性の向上とはトレードオフの関係にあり、飽和信号量確保のため、大光量耐性を十分に上げることができない、という問題がある。
【０００６】
本発明は、電荷掃き捨て部における飽和信号量を確保しつつ、大光量耐性をさらに向上させることが可能な固体撮像素子、およびその駆動方法、並びにカメラを提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１の観点の固体撮像素子は、行列状に配置された光電変換機能を含む複数のセンサ部と、上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、上記垂直転送部に形成され、上記垂直転送部から上記水平転送部への信号電荷のうち余剰となる電荷を、供給される印加電圧に応じた電荷量をもって排出可能な電荷排出部と、上記電荷排出部にて信号電荷を排出する際、上記印加電圧のレベルを可変させる制御を行う制御系と、を有する。
【０００８】
本発明の第２の観点の固体撮像素子の駆動方法は、行列状に配置された光電変換機能を含む複数のセンサ部と、上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、上記垂直転送部に形成され、上記垂直転送部から上記水平転送部への信号電荷のうち余剰となる電荷を、供給される印加電圧に応じた電荷量をもって排出可能な電荷排出部と、を含む、固体撮像素子を駆動する際、上記電荷排出部にて信号電荷を排出するときに、動作モードに応じて上記印加電圧のレベルを可変させる制御を行う。
【０００９】
本発明の第３の観点のカメラは、固体撮像素子と、上記固体撮像素子の受光領域に対して入射光を導く光学系と、を含み、上記固体撮像素子は、行列状に配置された光電変換機能を含む複数のセンサ部と、上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、上記垂直転送部に形成され、上記垂直転送部から上記水平転送部への信号電荷のうち余剰となる電荷を、供給される印加電圧に応じた電荷量をもって排出可能な電荷排出部と、上記電荷排出部にて信号電荷を排出する際、上記印加電圧のレベルを可変させる制御を行う制御系と、を含む。
【発明の効果】
【００１０】
本発明によれば、電荷掃き捨て部における飽和信号量を確保しつつ、大光量耐性をさらに向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係るＣＣＤ固体撮像素子の構成例を示す図である。
【図２】一般的な縦型オーバーフロードレイン構造を持つ固体撮像素子の光電変換を行う受光部のポテンシャル分布を示す図である。
【図３】本実施形態におけるセンサ部の周辺の基板深さ方向の構造を示す断面図である。
【図４】本実施形態に係るドレイン部のドレイン電圧制御機能の概要およびそのポテンシャルの様子を模式的に示す図である。
【図５】本実施形態に係るドレイン電圧制御回路の第１の構成例を示す図である。
【図６】本実施形態に係るドレイン電圧制御回路の第２の構成例としてドレイン電圧制御回路をチップ外部に配置することを説明するための図である。
【図７】本実施形態に係るドレイン電圧制御回路の第２の構成例を示す図である。
【図８】本実施形態による固体撮像素子を撮像デバイスとして用いた本発明の実施形態に係るカメラの概略構成図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態を添付図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．固体撮像素子の構成例
２．ドレイン電圧制御回路の構成例
２−１．ドレイン電圧制御回路の第１の構成例
２−２．ドレイン電圧制御回路の第２の構成例
【００１３】
＜１．固体撮像素子の構成例＞
図１は、本発明の実施形態に係るＣＣＤ固体撮像素子の構成例を示す図である。
【００１４】
図１の固体撮像素子１０は、行（垂直）方向および列（水平）方向にマトリクス状に配列されて、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する複数のセンサ部（光電変換素子）１１を有する。
固体撮像素子１０は、これらセンサ部１１の垂直列ごとに設けられ、各センサ部１１から読み出しゲート部１２を介して読み出された信号電荷を垂直転送する複数本の垂直転送部（垂直転送レジスタ）１３を有する。
固体撮像素子１０は、センサ部１１と垂直転送部１３により撮像エリア１４が形成されている。
【００１５】
この撮像エリア１４において、センサ部１１はたとえばＰＮ接合のフォトダイオードから構成されている。
このセンサ部１１に蓄積された信号電荷は、読み出しパルスＸＳＧが印加されることにより、読み出しゲート部１２を介して垂直転送部１３に読み出される。
垂直転送部１３は、たとえば４相の垂直転送クロックφＶ１〜φＶ４によって転送駆動され、読み出された信号電荷を水平ブランキング期間の一部にて１走査線（１ライン）に相当する部分ずつ順に垂直方向に転送する。
【００１６】
ここで、垂直転送部１３において、１相目および３相目の転送電極は、読み出しゲート部１２のゲート電極を兼ねている。
このことから、４相の垂直転送クロックφＶ１〜φＶ４のうち、１相目の転送クロックφＶ１と３相目の転送クロックφＶ３が低レベル、中間レベルおよび高レベルの３値を採るように設定されている。そして、その３値目の高レベルのパルスが読み出しゲート部１２に与えられる上記した読み出しパルスＸＳＧとなる。
【００１７】
各垂直転送部１３には、それぞれ余剰電荷を掃き捨てるための電荷排出部としてのドレイン部１３０が形成されている。
このドレイン部１３０は、その印加電圧（以下、ドレイン電圧という）ＤＶに応じて電荷の吐き捨て量を調整可能である。
本実施形態の固体撮像素子１０においては、後述するように、ドレイン電圧は動作モード、たとえば静止画モード、動画モードに応じて適切な電圧値に調整可能に構成されている。
【００１８】
撮像エリア１４の図面上の下側には、水平転送部（水平転送レジスタ）１５が配置されている。この水平転送部１５には、複数本の垂直転送部１３から１ラインに相当する信号電荷が順次転送される。
水平転送部１５は、たとえば２相の水平転送クロックφＨ１，φＨ２によって転送駆動され、複数本の垂直転送部１３から移された１ライン分の信号電荷を、水平ブランキング期間後の水平走査期間において順次水平方向に転送する。
【００１９】
水平転送部１５の転送先の端部には、たとえばフローティング・ディフュージョン・アンプ構成の電荷電圧変換部１６が設けられている。
この電荷電圧変換部１６は、水平転送部１５によって水平転送されてきた信号電荷を順次電圧信号に変換して出力する。この電圧信号は、出力回路（図示せず）を経た後、被写体からの光の入射量に応じたＣＣＤ出力ＯＵＴとして、出力端子１７から外部に出力される。
【００２０】
さらに、固体撮像素子１０は、各垂直転送部１３に形成されたドレイン部１３０のドレイン電圧ＤＶを動作モードに応じた制御信号ＶＣＴＬに応じて調整する制御系に含まれるドレイン電圧制御回路１８を有する。
固体撮像素子１０は、制御系として、基板電圧Ｖｓｕｂを制御し、かつ、動作モードに応じてドレイン部１３０のドレイン電圧を調整するように制御信号ＣＴＬをドレイン電圧制御回路１に出力する基板バイアス電圧（Ｖｓｕｂ）制御回路１９を有する。
このドレイン電圧制御回路１８の詳細については後で説明する。
なお、基板バイアス電圧とは、固体撮像素子においてセンサ部に蓄積される信号電荷の最大量（飽和信号量）が品質管理上一定の仕様値以上とするために、基板に印加される電圧である。
【００２１】
上述したセンサ部１１、読み出しゲート部１２、垂直転送部１３、水平転送部１５、電荷電圧変換部、ドレイン電圧制御回路１８、基板バイアス電圧制御回路１９等は半導体基板（以下、単に基板と称す）３０上に形成される。以上により、ＣＣＤチップ２０が形成されている。
このＣＣＤ撮像素子１０を駆動するための４相の垂直転送クロックφＶ１〜φＶ４および２相の水平転送クロックφＨ１，φＨ２は、タイミング発生回路２１から発生される。
【００２２】
４相の垂直転送クロックφＶ１〜φＶ４は、基板３０上に形成された端子（パッド）２２−１〜２２−４を介して垂直転送部１３に供給される。
２相の水平転送クロックφＨ１，φＨ２は、端子２３−１，２３−２を介して水平転送部１５に供給される。
タイミング発生回路２１はさらに、これらの転送クロックの外に、センサ部１１に蓄積された信号電荷を基板３０へ掃き出すためのシャッタパルスφＳＵＢなどの各種のタイミング信号をも適宜発生する。
【００２３】
基板３０には、たとえば外部に配置される基板電圧コントロール信号生成回路２４から、端子２５を介してこの基板３０に印加される電圧（以下基板バイアスと称する）Ｖｓｕｂを制御するための基板電圧コントロール信号ＶｓｕｂＣｏｎｔが供給される。
この基板バイアスについて説明する。
【００２４】
ＣＣＤ固体撮像素子１０において、光の入射によって受光部に蓄積される信号電荷ｅの許容量、いわゆるセンサ部（受光部）１１の取り扱い電荷量について図２（Ａ）および（Ｂ）に関連付けて説明する。
【００２５】
図２（Ａ），（Ｂ）は、一般的な縦型オーバーフロードレイン構造を持つ固体撮像素子の光電変換を行うセンサ部（受光部）のポテンシャル分布を示す図である。図２（Ａ）は基板電圧Ｖｓｕｂ調整前のポテンシャル分布図であり、図２（Ｂ）は基板電圧Ｖｓｕｂ調整後のポテンシャル分布図である。
【００２６】
図２のポテンシャル分布図に示すように、いわゆるセンサ部の取り扱い電荷量はｐ型のウェル領域で構成されるオーバーフローバリアＯＦＢのポテンシャル障壁φａの高さで決定される。
すなわち、センサ部に蓄積される信号電荷ｅが取り扱い電荷量を超えた場合、その超えた分の電荷がオーバーフローバリアのポテンシャル障壁φａを超えてオーバーフロードレインＯＦＤを構成するｎ型基板にあふれ、結果的に捨てられる。なお、図２中の符号ａは受光部上の酸化膜を示している。
【００２７】
この受光部の取り扱い電荷量、つまりオーバーフローバリアＯＦＢのポテンシャル障壁φａの高さは、オーバーフロードレインとなる基板に印加するバイアス電圧、すなわちいわゆる基板電圧Ｖｓｕｂによって制御される。
しかし、この構造は、デバイスの製造ばらつきのために、オーバーフローバリアＯＦＢのポテンシャル障壁φの高さが図２中破線で示すようにチップ毎、また同一チップでも受光部毎にばらつく。
ここで、固体撮像素子はセンサ部に蓄積される信号電荷の最大量（飽和信号量）を品質管理上一定の仕様値以上とする必要がある。
このため、あるチップの基板電圧Ｖｓｕｂの設定はチップ内の受光部全てが前記仕様を満たす飽和信号量となるような基板バイアス電圧Ｖｓｕｂに調整される。
この基板バイアス電圧Ｖｓｕｂの調整は、たとえば後述するように、ドレイン電圧制御回路１８によるドレイン部１３０のドレイン電圧制御と協働（連動）して行われる。
【００２８】
図３は、センサ部１１の周辺の基板深さ方向の構造を示す断面図である。
図３において、たとえばＮ型の基板３０の表面にＰ型のウェル領域３１が形成されている。このウェル領域３１の表面にはＮ＋型の信号電荷蓄積領域３２が形成され、さらにその上にＰ＋ 型の正孔蓄積領域３３が形成されることにより、いわゆるＨＡＤ（正孔蓄積ダイオード）構造のセンサ部１１が構成されている。
【００２９】
このセンサ部１１に蓄積される信号電荷ｅの電荷量は、Ｐ型のウェル領域３１で構成されるオーバーフローバリアＯＦＢのポテンシャルバリアの高さによって決定される。すなわち、このオーバーフローバリアＯＦＢは、センサ部１１に蓄積される飽和信号電荷量Ｑｓを決めるものであり、蓄積電荷量がこの飽和信号電荷量Ｑｓを越えた場合に、その越えた分の電荷がポテンシャルバリアを越えて基板３０側へ掃き出される。
【００３０】
以上により、いわゆる縦型オーバーフロードレイン構造のセンサ部１１が構成されている。縦型オーバーフロードレイン構造においては、基板３０がオーバーフロードレインとなる。
このセンサ部１１において、飽和信号電荷量Ｑｓは、デバイスのＳ／Ｎ特性、垂直転送部１３の取り扱い電荷量などによって決定されるが、製造ばらつきにより、オーバーフローバリアＯＦＢのポテンシャルがばらつくことになる。
このオーバーフローバリアＯＦＢのポテンシャルは、オーバーフロードレインバイアス、すなわち先述した基板バイアスＶｓｕｂによって制御可能である。
【００３１】
センサ部１１の横方向には、読み出しゲート部１２を構成するＰ型領域３４を介してＮ＋型の信号電荷転送領域３５およびＰ＋型のチャネルストッパ領域３６が形成されている。信号電荷転送領域３５の下には、スミア成分の混入を防止するためのＰ＋ 型の不純物拡散領域３７が形成されている。さらに、信号電荷転送領域３５の上方には、ゲート絶縁膜３８を介してたとえば多結晶シリコンからなる転送電極３９が配されることにより、垂直転送部１３が構成されている。転送電極３９は、Ｐ型領域３４の上方に位置する部分が、読み出しゲート部１２のゲート電極を兼ねている。
【００３２】
垂直転送部１３の上方には、転送電極３９を覆うようにして層間膜４０を介してＡｌ（アルミニウム）遮光膜４１が形成されている。このＡｌ遮光膜４１は、センサ部１１において選択的にエッチング除去されており、外部からの光Ｌはこのエッチング除去によって形成された開口４２を通してセンサ部１１内に入射する。
そして、基板３０には、上述したように、センサ部１１に蓄積される信号電荷の電荷量を決定する、すなわちオーバーフローバリアＯＦＢのポテンシャルを決める基板バイアスＶｓｕｂが印加されるようになっている。
【００３３】
＜２．ドレイン電圧制御回路の構成例＞
以下、ドレイン電圧制御回路の構成および機能について説明する。
図４は、本実施形態に係るドレイン部のドレイン電圧制御機能の概要およびそのポテンシャルの様子を模式的に示す図である。
【００３４】
本実施形態の固体撮像素子１０は、すでに述べたように、垂直転送部１３中にドレイン部１３０を形成する。そして、このドレイン部１３０にドレイン電圧制御回路１８より、たとえば動作モードに応じて調整される電圧を与え、余剰電荷を掃き捨てることで大光量耐性を向上させている。
このように、本実施形態においては、ドレイン電圧ＤＶを可変にすることにより、大光量耐性をさらに向上させることを実現している。
特に、大光量耐性が問題となるのは動画モード時であるのに対して、飽和信号量としては、動画より静止画時の方が、飽和信号量が多いことから静止画時が問題となる。
そこで、本実施形態においては、この動画モードおよび静止画モードの両モードでドレイン電圧ＤＶの切り替えを行い、大光量耐性の向上が可能な固体撮像素子１０を実現している。
【００３５】
このように、本実施形態の固体撮像素子１０は、余剰電荷掃き捨て用ドレイン部１３０の電圧を切り替えることのＣＣＤ固体撮像素子として形成される。
ドレイン電圧制御回路１８は、たとえばドレイン電圧ＤＣを各動作モード(静止画・動画)に応じて、適切な電圧に調整する。
本実施形態において、ドレイン電圧制御回路は、ドレイン電圧ＤＶを各動作モード(静止画・動画)に応じて自動的に切り替えることができるように構成される。
また、本実施形態において、図１に示すように、ドレイン電圧制御回路１８は、ドレイン電圧ＤＶを各動作モード(静止画・動画)に応じて素子内部で切り替えることができるように構成することも可能である。
また、本実施形態において、ドレイン電圧制御回路は、ドレイン電圧ＤＶを各動作モード(静止画・動画)に応じて素子外部から調整するように構成することも可能である。
【００３６】
上記の動作モードによる切り替えを実現する回路構成として、図５、図６、および図７に示す例について説明する。
【００３７】
＜２−１．ドレイン電圧制御回路の第１の構成例＞
図５は、本実施形態に係るドレイン電圧制御回路の第１の構成例を示す図である。
図５の例は、ＣＣＤチップ２０内にドレイン電圧制御回路１８が形成される例であり、図１のドレイン電圧制御回路１８の要部の具体的な構成例を示している。
【００３８】
図５のドレイン電圧制御回路１８は、電源電位ＶＤＤと基準電位ＶＳＳ間にダイオード接続されたＭＯＳトランジスタにより形成されるＭＯＳ抵抗ＭＲ１〜ＭＲ７が直列に接続されている。
また、ＭＯＳ抵抗ＭＲ１に並列にスイッチングトランジスタとしてＭＯＳスイッチＭＳ１が接続されている。
ＭＯＳスイッチＭＳ１は、ゲートに供給される制御電圧ＶＣＴＬによりオンオフされる。
【００３９】
ＭＯＳ抵抗ＭＲ１〜ＭＲ７およびＭＯＳスイッチＭＳ１は、ＮＭＯＳトランジスタにより形成されている。
ＭＯＳ抵抗Ｒ１のドレインが電源電位ＶＤＤに接続され、その接続点によりノードＮＤ１が形成されている。ＭＯＳ抵抗ＭＲ１はゲートが自身のドレイン（ノードＮＤ１）に接続されて、いわゆるダイオード接続されて抵抗素子として機能する。
ＭＯＳ抵抗ＭＲ１のソースがＭＯＳ抵抗ＭＲ２のドレインに接続され、その接続点によりノードＮＤ２が形成されている。ＭＯＳ抵抗ＭＲ２はゲートが自身のドレイン（ノードＮＤ２）に接続され、ダイオード接続されて抵抗素子として機能する。
ＭＯＳ抵抗ＭＲ２のソースがＭＯＳ抵抗ＭＲ３のドレインに接続され、その接続点によりノードＮＤ３が形成されている。ＭＯＳ抵抗ＭＲ３はゲートが自身のドレイン（ノードＮＤ３）に接続され、ダイオード接続されて抵抗素子として機能する。
ＭＯＳ抵抗ＭＲ３のソースがＭＯＳ抵抗ＭＲ４のドレインに接続され、その接続点によりノードＮＤ４が形成されている。ＭＯＳ抵抗ＭＲ４はゲートが自身のドレイン（ノードＮＤ４）に接続され、ダイオード接続されて抵抗素子として機能する。
ＭＯＳ抵抗ＭＲ４のソースがＭＯＳ抵抗ＭＲ５のドレインに接続され、その接続点によりノードＮＤ５が形成されている。ＭＯＳ抵抗ＭＲ５はゲートが自身のドレイン（ノードＮＤ５）に接続され、ダイオード接続されて抵抗素子として機能する。
ＭＯＳ抵抗ＭＲ５のソースがＭＯＳ抵抗ＭＲ６のドレインに接続され、その接続点によりノードＮＤ６が形成されている。ＭＯＳ抵抗ＭＲ６はゲートが自身のドレイン（ノードＮＤ６）に接続され、ダイオード接続されて抵抗素子として機能する。
ＭＯＳ抵抗ＭＲ６のソースがＭＯＳ抵抗ＭＲ７のドレインに接続され、その接続点によりノードＮＤ７が形成されている。ＭＯＳ抵抗ＭＲ７はゲートが自身のドレイン（ノードＮＤ７）に接続され、ダイオード接続されて抵抗素子として機能する。
そして、ＭＯＳスイッチＭＳ１のドレインがノードＮＤ１に接続され、ソースがノードＮＤ２に接続されている。
【００４０】
ドレイン電圧制御回路１８は、制御電圧ＶＣＴＬがローレベルでＭＯＳスイッチＭＳ１がオフ状態に制御される場合、７つのＭＯＳ抵抗ＭＲ１〜ＭＲ７を抵抗分割した低い電圧をノードＮＤ３からドレイン電圧ＤＶとして出力する。
ドレイン電圧制御回路１８は、制御電圧ＶＣＴＬがハイレベルでＭＯＳスイッチＭＳ１がオン状態に制御される場合、ＭＯＳ抵抗ＭＲ１がバイパスされ、６つのＭＯＳ抵抗ＭＲ２〜ＭＲ７を抵抗分割した高い電圧をノードＮＤ３からドレイン電圧ＤＶとして出力する。
【００４１】
このように、図５のドレイン電圧制御回路１８は、ＭＯＳ抵抗ＭＲ１の使用および未使用を制御電圧ＶＣＴＬで制御することにより、ドレイン電圧ＤＶを可変にできる回路として構成されている。
また、特にＭＯＳスイッチＭＳ１を制御する制御電圧ＣＶＴＬとして、上述した基板バイアス電圧Ｖｓｕｂを利用することができる。
基板バイアス電圧は、外部の制御部により、モード(静止画・動画)によって電圧を変更し、飽和信号量を調節している。
このため、基板バイアス電圧を用いることで自動的に各モードでのドレイン電圧を切り替えることが可能となる。
当然、制御電圧ＶＣＴＬとして、チップ外部から任意に電圧を印加することも可能である。
【００４２】
具体的な動作例としては、基板バイアス電圧Ｖｓｕｂを制御電圧ＶＣＴＬとしてドレイン電圧制御回路１８に入力することで、次のような動作を実現することができる。
【００４３】
静止画モード時には、基板バイアス電圧Ｖｓｕｂが動画モード時より低い電圧（ＮＭＯＳトランジスタをオフとする低電圧）に設定される。
この基板バイアス電圧Ｖｓｕｂが制御電圧ＶＣＴＬとしてドレイン電圧制御回路１８に入力される。これにより、ＭＯＳスイッチＭＳ１はオフ状態に制御される。
これにより、ドレイン電圧制御回路１８においては、７つのＭＯＳ抵抗ＭＲ１〜ＭＲ７を抵抗分割した低い電圧がノードＮＤ３からドレイン電圧ＤＶとして出力される。
その結果、各垂直転送部１３におけるドレイン部１３０における電荷の掃き捨て量が低く抑えられ、飽和信号量が確保される。
【００４４】
動画モード時には、基板バイアス電圧Ｖｓｕｂが動画モード時より高い電圧（ＮＭＯＳトランジスタをオンとする低電圧）に設定される。
この基板バイアス電圧Ｖｓｕｂが制御電圧ＶＣＴＬとしてドレイン電圧制御回路１８に入力される。これにより、ＭＯＳスイッチＭＳ１はオン状態に制御される。
これにより、ドレイン電圧制御回路１８においては、ＭＯＳ抵抗ＭＲ１がバイパスされて６つのＭＯＳ抵抗ＭＲ１〜ＭＲ６を抵抗分割した高い電圧がノードＮＤ３からドレイン電圧ＤＶとして出力される。
その結果、各垂直転送部１３におけるドレイン部１３０における電荷の掃き捨て量が多くなるように制御され、大光量耐性が確保される。
【００４５】
＜２−２．ドレイン電圧制御回路の第２の構成例＞
図６は、本実施形態に係るドレイン電圧制御回路の第２の構成例としてドレイン電圧制御回路をチップ外部に配置することを説明するための図である。
図７は、本実施形態に係るドレイン電圧制御回路の第２の構成例を示す図である。
【００４６】
図６は、ドレイン電圧ＤＶそのもの、もしくは図５における制御電圧ＶＣＴＬをチップ外部から端子を通して供給することをイメージした概念図になる。
このようにドレイン電圧(あるいは制御電圧)を外部から明示的に印加することで、ドレインバイアスの可変、モードによる切り替えが可能となる。
図６の例は、基板電圧コントロール信号ＶｓｕｂＣｏｎｔが供給される基板電圧コントロール信号端子２５に加えて、ドレイン電圧（制御）端子２６が形成されている。
この場合、基板電圧コントロール信号ＶｓｕｂＣｏｎｔは基板電圧コントロール信号生成回路２４により供給され、ドレイン電圧はＣＣＤチップ外部に配置されるドレイン電圧制御回路１８Ａにより供給される。
【００４７】
基板電圧コントロール信号生成回路２４は、ＮＭＯＳトランジスタＮＴ２４と可変抵抗Ｒ２４を有する。
ＮＭＯＳトランジスタＮＴ２４のソースが基準電位ＶＳＳ（たとえば接地電位ＧＮＤ）に接続され、ドレインが可変抵抗Ｒ２４の一端に接続され、可変抵抗Ｒ２４の他端がＣＣＤチップ２０の基板電圧コントロール信号端子２５に接続されている。
ＮＭＯＳトランジスタＮＴ２４のゲートには基板制御電圧Ｃｏｎｔが供給される。
基板制御電圧Ｃｏｎｔは、たとえば静止画モード時には低い電圧に設定され、動画モード時には静止画モード時より高い電圧に設定される。
これにより、静止画モード時には、基板バイアス電圧Ｖｓｕｂは低目に設定され、動作モード時には、基板バイアス電圧Ｖｓｕｂは高く設定されるように制御されるように、基板電圧コントロール信号ＶｓｕｂＣｏｎｔが生成される。
【００４８】
ドレイン電圧制御回路１８Ａは、ＮＭＯＳトランジスタＮＴ１８、可変抵抗Ｒ１８１，Ｒ１８２、抵抗Ｒ１８３、および出力ノードＮＤ１８を有する。
ＮＭＯＳトランジスタＮＴ１８のソースが抵抗Ｒ１８３の一端および可変抵抗Ｒ１８２の一端に接続され、その接続点により出力ノードＮＤ１８が形成されている。
ＮＭＯＳトランジスタＮＴ１８のドレインが可変抵抗Ｒ１８３の一端に接続されている。
可変抵抗Ｒ１８１，Ｒ１８２の他端が電源電位ＶＤＤに接続され、抵抗Ｒ１８３の他端が基準電位ＶＳＳ（たとえば接地電位ＧＮＤ）に接続されている。
そして、ＮＭＯＳトランジスタＮＴ１８のゲートには、基板制御電圧Ｃｏｎｔが供給される。
ＮＭＯＳトランジスタＮＴ１８はたとえばスイッチとして機能し、静止画モード時の低い電圧の基板制御電圧Ｃｏｎｔを受けるとオフし、動作モード時の高い電圧の基板制御電圧Ｃｏｎｔを受けるとオンする。
【００４９】
このチップ外部に配置されるドレイン電圧制御回路１８Ａにより基板電圧と並行してドレイン電圧が動作モードに応じて同時並列的に制御することが可能となる。
【００５０】
静止画モード時には、基板制御電圧Ｃｏｎｔが動画モード時より低い電圧に設定され、基板電圧コントロール信号生成回路２４およびドレイン電圧制御回路１８Ａに供給される。
これにより、静止画モード時には、基板電圧コントロール信号生成回路２４により基板バイアス電圧Ｖｓｕｂは低目に設定されるように基板電圧コントロール信号ＶｓｕｂＣｏｎｔが生成される。
これと並行して、ドレイン電圧制御回路１８Ａにおいては、ＭＯＳトランジスタＮＴ１８はオフ状態に制御される。
これにより、ドレイン電圧制御回路１８Ａにおいては、可変抵抗Ｒ１８２と抵抗素子Ｒ１８３で抵抗分割した低い電圧が出力ノードＮＤ１８からドレイン電圧端子２６にドレイン電圧ＤＶとして出力される。
その結果、各垂直転送部１３におけるドレイン部１３０における電荷の掃き捨て量が低く抑えられ、飽和信号量が確保される。
【００５１】
動画モード時には、基板制御電圧Ｃｏｎｔが動画モード時より低い電圧に設定され、基板電圧コントロール信号生成回路２４およびドレイン電圧制御回路１８Ａに供給される。
これにより、動画モード時には、基板バイアス制御回路２４により基板バイアス電圧Ｖｓｕｂは高目に設定されるように基板電圧コントロール信号ＶｓｕｂＣｏｎｔが生成される。
これと並行して、ドレイン電圧制御回路１８Ａにおいては、ＭＯＳトランジスタＮＴ１８はオン状態に制御される。
これにより、ドレイン電圧制御回路１８Ａにおいては、並列の可変抵抗Ｒ１８１、Ｒ１８２と抵抗Ｒ１８３で抵抗分割した高い電圧が出力ノードＮＤ１８からドレイン電圧端子２６にドレイン電圧ＤＶとして出力される。
その結果、各垂直転送部１３におけるドレイン部１３０における電荷の掃き捨て量が多くなるように制御され、大光量耐性が確保される。
【００５２】
また、変形例として、ドレイン電圧制御回路１８Ａ内の回路の電源とＧＮＤを逆転させることで、基板制御電圧Ｃｏｎｔに対する動作が上記と逆になる。
これにより、ドレイン制御電圧ではなく、直接ドレインに印加することでも制御が可能である。
【００５３】
以上説明したように、本実施形態によれば、以下の効果を得ることができる。
静止画時の飽和信号量を維持しながら、動画時の大光量耐性をあげることができる。
画素部(垂直転送部/水平転送部)への追加・変更なく大光量耐性を上げることができる。
基板電圧、またはそのモード制御電圧を用いることで、ドレイン電圧のモードごとの切り替えを容易に行うことができる。
【００５４】
図８は、本実施形態による固体撮像素子を撮像デバイスとして用いたカメラの概略構成図である。
【００５５】
このカメラ１００においては、上記したＣＣＤチップ２０、基板バイアス制御回路２４に加えて次の構成要素を含む。
カメラ１００は、ＣＣＤチップ（撮像素子）２０の光入射側にレンズ５１および絞り５２を含む光学系５０、タイミング発生回路２１を含むＣＣＤ駆動回路６０、動作モード設定部７０、および信号処理回路８０を有する。
本実施形態において、駆動系は、タイミング発生回路２１を含むＣＣＤ駆動回路６０、および動作モード設定部７０を含んで構成される。
【００５６】
動作モード設定部７０の設定モードに応じて、たとえば基板バイアス電圧回路１９により基板バイアス電圧Ｖｓｕｂが基板３０に印加されるとともに、基板バイアス電圧Ｖｓｕｂに応じた制御電圧ＶＣＴＬがドレイン電圧制御回路１８に供給される。
【００５７】
静止画モード時には、基板バイアス電圧Ｖｓｕｂが動画モード時より低い電圧に設定される。これにより、ドレイン電圧制御回路１８においては、低い電圧が出力ノードからドレイン電圧ＤＶとして出力される。
その結果、各垂直転送部１３におけるドレイン部１３０における電荷の掃き捨て量が低く抑えられ、飽和信号量が確保される。
【００５８】
動画モード時には、基板バイアス電圧Ｖｓｕｂが動画モード時より高い電圧に設定される。これにより、ドレイン電圧制御回路１８においては、高い電圧が出力ノードＮＤからドレイン電圧ＤＶとして出力される。
その結果、各垂直転送部１３におけるドレイン部１３０における電荷の掃き捨て量が多くなるように制御され、大光量耐性が確保される。
【００５９】
このように、カメラ１００においても、静止画時の飽和信号量を維持しながら、動画時の大光量耐性をあげることができる。
画素部(垂直転送部/水平転送部)への追加・変更なく大光量耐性を上げることができる。
基板電圧、またはそのモード制御電圧を用いることで、ドレイン電圧のモードごとの切り替えを容易に行うことができる。
【符号の説明】
【００６０】
１０・・・固体撮像素子、１１・・・センサ部、１２・・・読み出しゲート部、１３・・・垂直転送部、１４・・・撮像エリア、１５・・・水平転送部、１６・・・電荷電圧変換部、１８・・・ドレイン電圧制御回路、１９・・・基板電圧制御回路、２０・・・ＣＣＤチップ、２１・・・タイミング発生回路、２４・・・基板電圧コントロール信号生成回路、３０・・・半導体基板、１００・・・カメラ、５１・・・光学系、６０・・・ＣＣＤ駆動回路、７０・・・動作モード設定部、８０・・・信号処理回路。
【図１】
2012084712.tif 000003
【図２】
2012084712.tif 000004
【図３】
2012084712.tif 000005
【図４】
2012084712.tif 000006
【図５】
2012084712.tif 000007
【図６】
2012084712.tif 000008
【図７】
2012084712.tif 000009
【図８】
2012084712.tif 000010