(57)【要約】【課題】ディフェクト領域が時間的に長い場合には、データを正しく取得できすデータエラーが発生する。そのため、ディフェクト領域に関わらずＤＣレベルの変動を抑制することでデータエラーの発生を防ぐ光ディスク再生装置が望まれる。【解決手段】図１に示す光ディスク再生装置は、再生ＲＦ信号のオフセット調整が可能なオフセット調整回路と、オフセット調整回路の出力信号に対してＡＧＣ動作又は保持動作切り替えが可能であり、補正後ＲＦ信号を出力するＡＧＣ回路と、光ディスクの特性を示す特性信号を複数出力する特性検出回路と、ディフェクト領域に関わらず一定の値を出力する特性信号と差分基準値との差分を積分し、オフセットを調整する積分回路と、ディフェクト領域で値が変化する特性信号と特性基準値と比較することで、ＡＧＣ回路におけるＡＧＣ動作と保持動作を切り替える制御回路と、を備える。【選択図】図１
2012178206.tif 000002
【特許請求の範囲】
【請求項１】
再生ＲＦ信号のオフセット調整が可能なオフセット調整回路と、
前記オフセット調整回路の出力信号に対してＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）動作を行なうか、又は、前記オフセット調整回路の出力信号の出力レベルを維持する保持動作を行なうか否かの切り替えが可能であり、補正後ＲＦ信号を出力するＡＧＣ回路と、
前記補正後ＲＦ信号から、光ディスクの特性を示す特性信号を複数出力することが可能な特性検出回路と、
前記特性信号のうち、光ディスクのディフェクト領域に関わらず一定の値を出力する特性信号と予め定めた差分基準値との差分を積分し、前記オフセット調整回路のオフセットを調整する積分回路と、
前記特性信号のうち、光ディスクのディフェクト領域で値が変化する特性信号と予め定められた特性基準値と比較することで、前記ＡＧＣ回路における前記ＡＧＣ動作と前記保持動作を切り替える制御回路と、
を備えることを特徴とする光ディスク再生装置。
【請求項２】
前記特性検出回路は、前記ＲＦ信号のピーク値を検出し、保持することでピーク値特性信号を出力するピークホールド回路と、
前記ＲＦ信号のボトム値を検出し、保持することでボトム値特性信号を出力するボトムホールド回路と、
前記ピーク値特性信号と前記ボトム値特性信号の平均値を平均値特性信号として出力する平均化回路と、を含む請求項１の光ディスク再生装置。
【請求項３】
前記制御回路は、前記ピーク値特性信号と予め定めた第１の特性基準値を比較することで、前記ＡＧＣ回路の動作を切り替える請求項２の光ディスク再生装置。
【請求項４】
前記制御回路は、前記ピーク値特性信号のレベルが前記第１の特性基準値以上の場合には、前記ＡＧＣ回路に前記ＡＧＣ動作をさせ、前記ピーク値特性信号のレベルが前記第１の特性基準値より低い場合には、前記ＡＧＣ回路に前記保持動作をさせる請求項３の光ディスク再生装置。
【請求項５】
前記積分回路は、前記ピーク値特性信号のレベルが前記第１の特性基準値以上の場合には、前記平均値特性信号と予め定めた第１の差分基準値との差分を積分し、前記ピーク値特性信号のレベルが前記第１の特性基準値より低い場合には、前記ボトム値特性信号と予め定めた第２の差分基準値との差分を積分する請求項３又は４の光ディスク再生装置。
【請求項６】
前記制御回路は、前記ボトム値特性信号と予め定めた第２の特性基準値を比較することで、前記ＡＧＣ回路の動作を切り替える請求項２の光ディスク再生装置。
【請求項７】
前記制御回路は、前記ボトム値特性信号のレベルが前記第２の特性基準値以下の場合には、前記ＡＧＣ回路に前記ＡＧＣ動作をさせ、前記ボトム値特性信号のレベルが前記第２の特性基準値より高い場合には、前記ＡＧＣ回路に前記保持動作をさせる請求項６の光ディスク再生装置。
【請求項８】
前記積分回路は、前記ボトム値特性信号のレベルが前記第２の特性基準値以下の場合には、前記平均値特性信号と予め定めた第１の差分基準値との差分を積分し、前記ボトム値特性信号のレベルが前記第２の特性基準値より高い場合には、前記ボトム値特性信号と予め定めた第３の差分基準値との差分を積分する請求項６又は７の光ディスク再生装置。
【請求項９】
前記制御回路は、前記ピーク値特性信号と予め定めた第１の特性基準値を比較し、さらに、前記ボトム値特性信号と予め定めた第２の特性基準値を比較することで、前記ＡＧＣ回路の動作を切り替える請求項２の光ディスク再生装置。
【請求項１０】
前記制御回路は、前記ピーク値特性信号のレベルが前記第１の特性基準値以上であり、かつ、前記ボトム値特性信号のレベルが前記第２の特性基準値以下の場合には、前記ＡＧＣ回路に前記ＡＧＣ動作をさせ、
前記ピーク値特性信号のレベルが前記第１の特性基準値より低い場合、又は、前記ボトム値特性信号のレベルが前記第２の特性基準値より高い場合には、前記ＡＧＣ回路に前記保持動作をさせる請求項９の光ディスク再生装置。
【請求項１１】
前記積分回路は、前記ピーク値特性信号のレベルが前記第１の特性基準値以上であり、かつ、前記ボトム値特性信号のレベルが前記第２の特性基準値以下の場合には、前記平均値特性信号と予め定めた第１の差分基準値との差分を積分し、
前記ピーク値特性信号のレベルが前記第１の特性基準値より低く、かつ、前記ボトム値特性信号のレベルが前記第２の特性基準値以下の場合には、前記ボトム値特性信号と予め定めた第２の差分基準値との差分を積分し、
前記ピーク値特性信号のレベルが前記第１の特性基準値以上であり、かつ、前記ボトム値特性信号のレベルが前記第２の特性基準値より高い場合には、前記ピーク値特性信号と予め定めた第３の差分基準値との差分を積分する請求項９又は１０の光ディスク再生装置。
【請求項１２】
前記第１の特性基準値は、光ディスクにディフェクトが無い場合の前記ピーク値特性信号のレベルより低く、
前記第２の特性基準値は、光ディスクにディフェクトが無い場合の前記ボトム値特性信号のレベルより高い請求項９乃至１１いずれか一に記載の光ディスク再生装置。
【請求項１３】
前記第１の差分基準値は、光ディスクにディフェクトが無い場合の前記平均値特性信号のレベルと略等しく、
前記第２の差分基準値は、光ディスクにディフェクトが無い場合の前記ボトム値特性信号のレベルと略等しく、
前記第３の差分基準値は、光ディスクにディフェクトが無い場合の前記ピーク値特性信号のレベルと略等しい請求項１１又は１２の光ディスク再生装置。
【請求項１４】
前記特性検出回路及び前記積分回路は、デジタル領域において演算を行なう請求項１乃至１３いずれか一に記載の光ディスク再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク再生装置に関する。特に、光ディスクに付着した指紋や傷等によるディフェクトが存在する場合の光ディスクの再生に関する。
【背景技術】
【０００２】
光ディスクが音声や映像を記憶するマルチメディア用途としても、データを記憶するストレージ用途としても広く普及している。近年の光ディスク再生装置は、ブルーレイ（登録商標）ディスクを初めとして大量のデータの記憶が可能になっている。また、ブルーレイ（登録商標）ディスクのようなＨＤ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）記憶された光ディスクを再生し、高音質の音声や高画質の映像を再現するため、光ディスク再生装置における単位時間あたりの処理データ量が増加している。
【０００３】
光ディスクはリムーバブルなメディアであるため、取扱時に光ディスクの再生面に指紋や汚れが付着したり、傷がついたりすることが多い。光ディスク再生装置では、このような指紋や傷が存在する光ディスクであっても、指紋や傷がある程度、許容できるものであれば正常に（安定して）再生できなければならない。しかし、光ディスクの表面に付着した指紋や傷が深刻なものである場合には、光ディスクから信号を正常に取得できずトラッキングエラーが発生し、リトライ処理等を繰り返すことになる。その結果、音声や映像が途切れ、再生が停止する状態に陥ってしまう。より具体的には、光ディスクに付着した指紋や傷等によるディフェクトが存在した場合、再生ＲＦ信号のＤＣレベルが変動し、ディフェクト領域直後のデータを正しく取得することができない場合がある。そのような場合には、サーボの設定や読み込み位置の変更等を行なった上で、再度データの取得が必要であり、データ取得に長い時間を要する。そのため、光ディスクの音声や映像再生のために必要なデータの取得が間に合わず、音声や映像が途切れることになる。
【０００４】
ここで、特許文献１において、光ディスクに付着した指紋や傷等によりディフェクトが存在したとしても、再生ＲＦ信号のＤＣレベルの変動を抑制し、データエラーの発生を抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１１４０７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下の分析は、本発明の観点からなされたものである。
【０００７】
特許文献１で開示された技術は、光ディスクにディフェクトが存在する場合であっても、再生ＲＦ信号のＤＣレベルの変動を抑制するものである。しかし、特許文献１で想定している光ディスクは、浅いディフェクト（深刻ではないディフェクト）を持つ光ディスクである。そのため、特許文献１で開示された技術では、光ディスクに付着した指紋や傷等によるディフェクト領域が時間的に長い場合には、ディフェクト領域を通過直後のデータを正しく取得できすデータエラーが発生するという問題がある。
【０００８】
図２は、特許文献１で開示されているディフェクト処理回路の構成を示す図である（特許文献１の図２）。図３は、図２に示すディフェクト処理回路の入出力波形の一例を示す図である。図２に示すディフェクト処理回路では、図３の再生ＲＦ信号のように、光ディスクに付着した指紋や傷等によりディフェクト領域が時間的に長い場合には、ディフェクト領域（時刻ｔ２〜ｔ３）を通過した後の出力信号のＤＣレベルが大きく変動してしまう。一方、図２に示すＨＰＦ（Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ）＆ＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）アンプ６のＨＰＦが持つ時定数により、ディフェクト領域が時間的に短い場合には、ＨＰＦ＆ＡＧＣアンプ６の出力の中点は変動しない。
【０００９】
しかし、ディフェクト領域が時間的に長い場合には、再生ＲＦ信号のレベルが低下し、低下したレベルがＨＰＦ＆ＡＧＣアンプ６の出力の中点となる。さらに、ＨＰＦ＆ＡＧＣアンプ６のＡＧＣアンプでゲイン調整を行なっているため、再生ＲＦ信号のレベル低下に適応してゲインを高く設定しているため、ディフェクト領域通過後（時刻ｔ３）のＥＱ７の出力のＤＣレベルは大きく変動してしまう。ディフェクト処理回路の出力のＤＣレベルが大きく変動するため、データを正しく取得できずデータエラーの増加の原因となる。
【００１０】
例えば、ＨＰＦ＆ＡＧＣアンプ６のＨＰＦのカットオフ周波数（３ｄＢ落ち周波数）を１００Ｈｚとすれば、時定数は１／２πｆの計算式により計算され、およそ１．６ｍｓとなる。従って、ＥＱ７の出力は再生ＲＦ信号のＤＣレベルの変動に対して、約１．６ｍｓ経過時点で６６％のレベルで追従する。光ディスクとしてＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）を例に取れば、再生面に約３ｍｍの長さの傷が存在したとすると、約３ｍｍはＣＤの一倍速再生時の２．５ｍｓの時間に相当するため、ＨＰＦ＆ＡＧＣアンプ６の時定数を越える。そのため、再生ＲＦ信号のＤＣレベルの変動にＨＰＦの出力は追従することになる。その結果、データエラーが増加し、音声・映像の視聴者に対して、ストレスのない安定した光ディスクの再生を提供することができない。
【００１１】
以上のとおり、従来技術には、解決すべき問題点が存在する。
【００１２】
本発明の一側面において、光ディスクのディフェクト領域に関わらずＤＣレベルの変動を抑制することでデータエラーの発生を防ぐ光ディスク再生装置が、望まれる。
【課題を解決するための手段】
【００１３】
本発明の視点によれば、再生ＲＦ信号のオフセット調整が可能なオフセット調整回路と、前記オフセット調整回路の出力信号に対してＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）動作を行なうか、又は、前記オフセット調整回路の出力信号の出力レベルを維持する保持動作を行なうか否かの切り替えが可能であり、補正後ＲＦ信号を出力するＡＧＣ回路と、前記補正後ＲＦ信号から、光ディスクの特性を示す特性信号を複数出力することが可能な特性検出回路と、前記特性信号のうち、光ディスクのディフェクト領域に関わらず一定の値を出力する特性信号と予め定めた差分基準値との差分を積分し、前記オフセット調整回路のオフセットを調整する積分回路と、前記特性信号のうち、光ディスクのディフェクト領域で値が変化する特性信号と予め定められた特性基準値と比較することで、前記ＡＧＣ回路における前記ＡＧＣ動作と前記保持動作を切り替える制御回路と、を備える光ディスク再生装置が提供される。
【発明の効果】
【００１４】
本発明の視点によれば、光ディスクのディフェクト領域に関わらずＤＣレベルの変動を抑制することでデータエラーの発生を防ぐ光ディスク再生装置が、提供される。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態の概要を説明するための図である。
【図２】従来のディフェクト処理回路の構成を示す図である（特許文献１の図２）。
【図３】図２に示すディフェクト処理回路の入出力波形の一例を示す図である。
【図４】本発明の第１の実施形態に係る光ディスク再生装置の全体構成の一例を示す図である。
【図５】図４に示すディフェクト処理回路の内部構成の一例を示す図である。
【図６】図５に示す制御ロジック回路における入出力信号の関係を示す図である。
【図７】ディフェクト処理回路にディフェクト領域の時間が長い再生ＲＦ信号を入力した場合の出力波形の一例と、各回路の動作状態の一例を示す図である。
【図８】第２の実施形態に係るディフェクト処理回路の内部構成の一例を示す図である。
【図９】図８に示すディフェクト処理回路に未記録領域の時間が長い再生ＲＦ信号を入力した場合の出力波形の一例と、各回路の動作状態の一例を示す図である。
【図１０】特許文献１において開示されたディフェクト処理回路において未記録領域から記録領域に遷移する際の出力波形の一例を示す図である。
【図１１】第３の実施形態に係るディフェクト処理回路の内部構成の一例を示す図である。
【図１２】図１１に示す制御ロジック回路における入出力信号の関係を示す図である。
【図１３】図１１に示すディフェクト処理回路にディフェクト領域の時間が長い再生ＲＦ信号を入力した場合の出力波形の一例と、各回路の動作状態の一例を示す図である。
【図１４】図１１に示すディフェクト処理回路に未記録領域の時間が長い再生ＲＦ信号を入力した場合の出力波形の一例と、各回路の動作状態の一例を示す図である。
【図１５】第４の実施形態に係るディフェクト処理回路の内部構成の一例を示す図である。
【発明を実施するための形態】
【００１６】
初めに、図１を用いて実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではない。
【００１７】
上述のように、特許文献１で開示された技術は、光ディスクにディフェクトが存在する場合であっても、再生ＲＦ信号のＤＣレベルの変動を抑制するものである。しかし、特許文献１で開示された技術では、ディフェクト領域が時間的に長い場合には、ディフェクト領域を通過した直後のデータを正しく取得できずデータエラーが発生するという問題がある。そのため、光ディスクのディフェクト領域に関わらずＤＣレベルの変動を抑制することでデータエラーの発生を防ぐ光ディスク再生装置が望まれる。
【００１８】
そこで、図１に示す光ディスク再生装置を提供する。図１に示す光ディスク再生装置は、再生ＲＦ信号のオフセット調整が可能なオフセット調整回路と、オフセット調整回路の出力信号に対してＡＧＣ動作を行なうか、又は、オフセット調整回路の出力信号の出力レベルを維持する保持動作を行なうか否かの切り替えが可能であり、補正後ＲＦ信号を出力するＡＧＣ回路と、補正後ＲＦ信号から、光ディスクの特性を示す特性信号を複数出力することが可能な特性検出回路と、特性信号のうち、光ディスクのディフェクト領域に関わらず一定の値を出力する特性信号と予め定めた差分基準値との差分を積分し、オフセット調整回路のオフセットを調整する積分回路と、特性信号のうち、光ディスクのディフェクト領域で値が変化する特性信号と予め定められた特性基準値と比較することで、ＡＧＣ回路におけるＡＧＣ動作と保持動作を切り替える制御回路と、を備えている。
【００１９】
図１に示す光ディスク再生装置は、再生ＲＦ信号の特性に関する情報を含む特性信号を複数検出する。積分器では、この特性信号のうち光ディスクのディフェクト領域で値がほぼ変化しない特性信号に基づいて、再生ＲＦ信号のオフセット調整値を生成する。そのため、オフセット調整回路から出力される信号のオフセットはディフェクト領域内であっても変動しない。同時に、ディフェクト領域内で値が変化する特性信号と予め定めた基準値を比較することで、ＡＧＣ回路の動作をＡＧＣ動作とゲインを保持する動作を切り替える。即ち、ディフェクト領域においては、ＡＧＣ回路でのＡＧＣ動作を行なわず、ゲインを保持することで、通常領域とディフェクト領域間での急激なゲイン変動を抑制する。その結果、ディフェクト領域から通常領域に遷移した際に、ＤＣレベルの変動を抑制した再生ＲＦ信号の出力が可能になり、光ディスクのデータエラーの発生を防ぐことができる。
【００２０】
［第１の実施形態］
次に、本発明の第１の実施形態について、図面を用いてより詳細に説明する。図４は、本実施形態に係る光ディスク再生装置１０の全体構成の一例を示す図である。光ディスク再生装置１０は、光ディスク１１と、スピンドルモータ１２と、光ピックアップ１３と、送りモータ１４と、システムコントローラ１５と、プリアンプ１６と、信号変復調器＆ＥＣＣ（Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｎｇ  Ｃｏｄｅ）部１７と、サーボ制御部１８と、
インターフェイス１９と、コーデック２０と、ＡＶ（Ａｕｄｉｏ  Ｖｉｓｕａｌ）処理部２１と、レーザ制御部２２と、コンピュータ２３と、ディフェクト処理回路１００から構成されている。
【００２１】
スピンドルモータ１２は、光ディスク１１を回転駆動するモータである。光ピックアップ１３は、データの取得を行なうためのレーザ光源及び受光部である。送りモータ１４は、光ピックアップ１３を光ディスク１１の半径方向に移動するモータである。システムコントローラ１５は、光ディスク再生装置１０全体の制御及び信号処理やサーボ制御などの個別制御を行なう。プリアンプ１６は、光ピックアップ１３から出力される各種の信号に基づいてフォーカスエラー信号、トラッキングエラー信号、再生ＲＦ信号を生成する。信号変復調器＆ＥＣＣ部１７は、ディフェクト処理回路１００の出力する信号の変調・復調及びＥＣＣの付加、ＥＣＣに基づくエラー訂正処理を行なう。サーボ制御部１８は、スピンドルモータ１２及び送りモータ１４の駆動を制御する。インターフェイス１９は、光ディスク再生装置１０と外部のコンピュータ２３を接続する回路である。コーデック２０は、信号のＡ／Ｄ変換とＤ／Ａ変換を実現する。ＡＶ処理部２１は、光ディスクから取得したデータから音声・映像を再現する（デコードする）。レーザ制御部２２は、光ピックアップ１３が備えるレーザ光源の制御を行なう。ディフェクト処理回路１００は、再生ＲＦ信号のＤＣレベル変動を抑制する。
【００２２】
次に、ディフェクト処理回路１００について詳細に説明する。図５は本実施形態に係るディフェクト処理回路１００の内部構成の一例を示す図である。図５に示すディフェクト処理回路１００は、ＡＧＣアンプ１０１及び１０２と、オフセット調整回路１０３と、ＥＱ回路１０４と、Ａ／Ｄ変換器１０５と、ピークホールド回路１０６と、ボトムホールド回路１０７と、平均化回路１０８と、減算器１０９と、積分器１１０と、コンパレータ１１１と、スイッチ１１２及び１１３と、制御ロジック回路１１４から構成される。
【００２３】
ＡＧＣアンプ１０１は、入力された再生ＲＦ信号を正規化する。ＡＧＣアンプ１０１は出力信号をオフセット調整回路１０３に対して出力する。
【００２４】
オフセット調整回路１０３は、積分器１１０の出力信号に応じて、ＡＧＣアンプ１０１が出力する信号のオフセット調整を行なう。具体的には、積分器１１０の出力信号が０の場合はオフセット調整を行なわず、積分器１１０の出力信号がプラスの場合は、オフセットを上昇させ、積分器１１０の出力信号がマイナスの場合は、オフセットを減少させて出力する。オフセット調整回路１０３の出力信号はＡＧＣアンプ１０２に出力される。
【００２５】
ＡＧＣアンプ１０２は、後段のＡ／Ｄ変換器１０５がＡ／Ｄ変換する際のレンジに対応して、オフセット調整回路１０３が出力するＲＦ信号のレベルを最適化する。ＡＧＣアンプ１０２は、オフセット調整回路１０３の出力信号と制御ロジック回路１１４の選択信号Ｃ１を受け付ける。ＡＧＣアンプ１０２の出力信号はＥＱ回路１０４に出力される。
【００２６】
ＡＧＣアンプ１０２では、制御ロジック回路１１４の出力する選択信号Ｃ１がＬレベルの場合には、オフセット調整回路１０３から出力されたＲＦ信号に対してＡＧＣ動作を行なう。選択信号Ｃ１がＨレベルの場合には、ＡＧＣアンプ１０２のゲインを選択信号Ｃ１がＨレベルに設定される直前の値を保持する（ホールドする）。ＡＧＣアンプ１０２の出力信号はＥＱ回路１０４に出力される。
【００２７】
ＥＱ回路１０４は、光ディスク再生装置１０の光学系損失による高域減衰を補償する。ＥＱ回路１０４は、ＡＧＣアンプ１０２の出力信号を受け付け、補償後のＲＦ信号をＡ／Ｄ変換器１０５と、ピークホールド回路１０６と、ボトムホールド回路１０７にそれぞれ出力する
【００２８】
Ａ／Ｄ変換器１０５は、補償後のＲＦ信号をデジタル信号に変換する。
【００２９】
ピークホールド回路１０６は、ＥＱ回路１０４の出力する補償後のＲＦ信号のピーク値を出力する。ピークホールド回路１０６は、時定数を持ち、入力信号に追従する動作をする。ピークホールド回路１０６の出力信号は平均化回路１０８、コンパレータ１１１のマイナス側に出力される。
【００３０】
ボトムホールド回路１０７は、ＥＱ回路１０４の出力する補償後のＲＦ信号のボトム値を出力する。ボトムホールド回路１０７も、時定数を持ち、入力信号に追従する動作をする。ボトムホールド回路１０７の出力信号は平均化回路１０８、スイッチ１１２に出力される。
【００３１】
平均化回路１０８は、ピークホールド回路１０６とボトムホールド回路１０７の出力信号の平均値（中間値）を出力する。平均化回路１０８は、ピークホールド回路１０６の出力信号とボトムホールド回路１０７の出力信号を受け付け、平均化回路１０８の出力信号はスイッチ１１２に出力される。
【００３２】
スイッチ１１２は、ボトムホールド回路１０７の出力信号と平均化回路１０８の出力信号を入力信号として受け付け、制御ロジック回路１１４が出力する選択信号Ｃ２に基づき、いずれかの入力信号を出力する。選択信号Ｃ２がＨレベルであれば、ボトムホールド回路１０７の出力信号を選択し、Ｌレベルであれば平均化回路１０８の出力信号を選択する。スイッチ１１２の出力信号は減算器１０９のマイナス側に出力される。
【００３３】
減算器１０９は、スイッチ１１３の出力信号からスイッチ１１２の出力信号を減算した結果を積分器１１０に対して出力する。積分器１１０は、制御ロジック回路１１４が出力する選択信号Ｃ１に基づいて、積分時の時定数を変更し、積分演算を行なう。積分器１１０は、演算結果をオフセット調整回路１０３に出力する。積分器１１０の時定数は、制御ロジック回路１１４の選択信号Ｃ１がＬレベルの場合は光ディスクの偏心成分を排除する遅い時定数に、選択信号Ｃ１がＨレベルの場合は、ピークホールド回路１０６とボトムホールド回路１０７の変化に追従する早い時定数に切り替える。
【００３４】
スイッチ１１３には、減算器基準値ＳＲｅｆ１及びＳＲｅｆ２を入力し、制御ロジック回路１１４の出力する選択信号Ｃ２に基づいて、いずれかを出力する。選択信号Ｃ２がＨレベルであれば、減算器基準値ＳＲｅｆ２を選択し、Ｌレベルであれば減算器基準値ＳＲｅｆ１を選択する。スイッチ１１３の出力信号は減算器１０９のプラス側に出力される。
【００３５】
減算器基準値ＳＲｅｆ１は、減算器１０９の演算において平均化回路１０８の出力信号を使用する際の基準値である。減算器基準値ＳＲｅｆ２は、減算器１０９の演算においてボトムホールド回路１０７の出力信号を使用する際の基準値である。減算器基準値ＳＲｅｆ１は、ディフェクトのない通常の再生ＲＦ信号がディフェクト処理回路１００に入力された場合に平均化回路１０８から出力される信号のレベルと同程度に設定する。減算器基準値ＳＲｅｆ２は、ディフェクトのない通常の再生ＲＦ信号がディフェクト処理回路１００に入力された場合にボトムホールド回路１０７から出力される信号のレベルと同程度に設定する。
【００３６】
コンパレータ１１１は、ピークホールド回路１０６の出力信号のレベルとコンパレータ基準値ＣＲｅｆ１を比較する。ピークホールド回路１０６の出力信号のレベルがコンパレータ基準値ＣＲｅｆ１よりも低い場合には、Ｈレベルを出力する。ピークホールド回路１０６の出力信号のレベルがコンパレータ基準値ＣＲｅｆ１以上の場合には、Ｌレベルを出力する。コンパレータ基準値ＣＲｅｆ１は、通常の再生ＲＦ信号が入力された場合のピークホールド回路１０６の出力レベルよりも僅かに低い値に設定する。コンパレータ１１１の出力信号は、制御ロジック回路１１４に出力される。
【００３７】
制御ロジック回路１１４は、コンパレータ１１１の出力信号を受け付け、選択信号Ｃ１及びＣ２を出力する。制御ロジック回路１１４は、コンパレータ１１１の出力信号がＨレベルの場合には、選択信号Ｃ１にＨレベルを出力し、Ｌレベルの場合にはＬレベルを出力する。さらに、制御ロジック回路１１４は、コンパレータ１１１の出力信号がＨレベルの場合には、選択信号Ｃ２にＨレベルを出力し、Ｌレベルの場合にはＬレベルを出力する。
【００３８】
従って、コンパレータ１１１の出力信号がＨレベルの場合には、ボトムホールド回路１０７の出力信号と減算器基準値ＳＲｅｆ２を選択し、コンパレータ１１１の出力信号がＬレベルの場合には、平均化回路１０８の出力信号と減算器基準値ＳＲｅｆ１を選択する。制御ロジック回路１１４における、入出力信号の関係をまとめると図６のようになる。
【００３９】
次に、ディフェクト処理回路１００の動作について説明する。図７は、ディフェクト処理回路１００にディフェクト領域の時間が長い再生ＲＦ信号を入力した場合の出力波形の一例と、各回路の動作状態の一例を示す図である。
【００４０】
最初に、再生ＲＦ信号がディフェクト領域にない（通常領域）場合の動作について説明する（時刻ｔ４）。再生ＲＦ信号にオフセットが存在しない場合には、ピークホールド回路１０６の出力信号のレベルはコンパレータ基準値ＣＲｅｆ１よりも高いので、コンパレータ１１１の出力信号はＬレベルとなる。その後、制御ロジック回路１１４が選択信号Ｃ２をＬレベルに設定することにより、スイッチ１１２は、平均化回路１０８の出力信号を選択し、スイッチ１１３は減算器基準値ＳＲｅｆ１を選択し、それぞれ出力する。その結果、減算器１０９の出力は減算器基準値ＳＲｅｆ１−平均化回路１０８の出力信号となる。
【００４１】
ここで、減算器基準値ＳＲｅｆ１は平均化回路１０８の出力信号のレベルと同程度に設定しているので、減算器１０９の出力はほぼ０となる。減算器１０９の出力が０になるため、積分器１１０の出力信号も０となる。積分器１１０の出力信号が０であるため、オフセット調整回路１０３はオフセット調整をせず、再生ＲＦ信号をそのまま出力する。従って、オフセット調整回路１０３が出力するＲＦ信号にオフセットは存在しないことになる。なお、再生ＲＦ信号がプラス側にずれた場合は、減算器１０９の出力信号はマイナスとなるので、オフセット調整回路１０３はマイナス側にオフセット調整を行なう。
【００４２】
再生ＲＦ信号がプラス側若しくはマイナス側にずれていても、減算器１０９の出力信号は最終的には０に近づいて安定し、オフセット調整回路１０３が出力するＲＦ信号にはオフセットが存在しないことになる。従って、オフセット調整回路１０３はＨＰＦのオフセット除去と同等の動作をなしていると言える。また、積分器１０９の時定数の設定を変更することにより、ＨＰＦと同じような周波数特性を持たせることが可能になり、特許文献１で開示されたＨＰＦ＆ＡＧＣアンプ６のＨＰＦと同等の動作が行なえる。
【００４３】
続いて、再生ＲＦ信号が図７の時刻ｔ５に示すディフェクト領域に入った場合の動作について説明する。光ディスクの再生が、ディフェクト領域に遷移すると、ピークホールド回路１０６の出力信号のレベルは徐々に低下する。その後、ピークホールド回路１０６の出力信号のレベルがコンパレータ基準値ＣＲｅｆ１よりも低くなった場合に、コンパレータ１１１の出力信号はＨレベルとなる。そして、制御ロジック回路１１４が選択信号Ｃ２をＨレベルに設定することにより、スイッチ１１２は、ボトムホールド回路１０７の出力信号を選択し、スイッチ１１３は減算器基準値ＳＲｅｆ２を選択し、それぞれ出力する。その結果、減算器１０９の出力は減算器基準値ＳＲｅｆ２−ボトムホールド回路１０７の出力信号となる。
【００４４】
ここで、減算器基準値ＳＲｅｆ２はボトムホールド回路１０７出力信号のレベルと同程度に設定しているので、減算器１０９の出力は０となり、積分器１１０の出力はディフェクト領域に遷移する前のレベルから変動しない。積分器１１０の出力が変動しないので、オフセット調整回路１０３の出力信号は再生ＲＦ信号のディフェクト領域におけるＤＣレベルの変動に対してほぼ変わらない出力となる。
【００４５】
また、コンパレータ１１１の出力信号がＨレベルとなるので、選択信号Ｃ１はＨレベルとなりＡＧＣアンプ１０２のＡＧＣ機能は働かず、直前のゲインを保持（ホールド）する。そのため、オフセット調整回路１０３の出力信号はディフェクト領域の直前のゲインのまま出力されるので、再生ＲＦ信号のＤＣレベルが変動したとしても、振幅は現状のゲインのまま出力される。その結果、ＥＱ回路１０４の出力信号は、再生ＲＦ信号のディフェクト領域によるＤＣレベルの変動に対して、振幅及びＤＣレベルとも変わらない信号となる。
【００４６】
次に、再生ＲＦ信号が、ディフェクト領域から通常領域に遷移した場合（時刻ｔ６）の動作を説明する。再生ＲＦ信号が通常領域に遷移すると、ピークホールド回路１０６の出力信号は徐々に上昇する。その後、ピークホールド回路１０６の出力信号がコンパレータ基準値ＣＲｅｆ１よりも高くなると、ディフェクト領域前の通常領域における動作と等しくなる。ピークホールド回路１０６の出力信号がコンパレータ基準値ＣＲｅｆ１よりも高い状態は、再生ＲＦ信号が通常状態に戻っていると考えられるので、平均化回路１０８の出力信号も通常領域における出力と同程度になる。その結果、減算器１０９の出力信号は０となり、積分器１１０の出力はディフェクト領域直前のレベルを出力し、オフセット調整回路１０３の出力信号はディフェクト領域前のＤＣレベルとほぼ同じレベルとなる。
【００４７】
また、ＡＧＣアンプ１０２の動作は、ホールド状態からＡＧＣ動作に変わるが、ＡＧＣ動作に変わる際のオフセット調整回路１０３の出力信号は、ディフェクト領域前と変わらない信号（振幅）となるので、ＡＧＣ動作を再度開始しても通常領域における振幅で出力される。従って、ＨＰＦの使用時のようなＤＣレベルの変動は発生せず、ＥＱ回路１０４の出力信号におけるＤＣレベルの変動は発生しない。
【００４８】
本実施形態に係る光ディスク再生装置１０は、光ディスクについた指紋や傷等によるディフェクト領域が時間的に長い場合、ディフェクト領域から通常領域への遷移時にデータエラーの発生を防ぐことができる。
【００４９】
即ち、再生ＲＦ信号のボトムホールド値は、ディフェクト領域でも通常領域でも変化しない。ディフェクト領域では、このボトムホールド値と基準値を比較し、オフセット調整回路１０３にフィードバックする。一方、通常領域では再生ＲＦ信号の平均値と基準値を比較して、オフセット調整回路１０３にフィードバックする。このように、フィードバックする信号を切り替えることで積分器１１０の出力を安定させ、再生ＲＦ信号のＤＣレベルを維持する。また、ディフェクト領域ではＡＧＣアンプ１０２のＡＧＣ動作を停止し、直前のゲインをホールドすることにより、ディフェクト領域内でのゲイン変動を抑制し、再生ＲＦ信号のボトムホールド値を維持できるためＤＣレベルの変動がないＲＦ信号を出力することができる。
【００５０】
［第２の実施形態］
続いて、第２の実施形態について図面を参照して詳細に説明する。光ディスクには、データの記録されていない領域が存在する。このような領域もある種のディフェクト領域とみなすことができる。そこで、本実施形態においては光ディスクに未記録領域が存在する場合について説明する。図８は、本実施形態に係るディフェクト処理回路１００ａの内部構成の一例を示す図である。図８において図５と同一構成要素には、同一の符号を表し、その説明を省略する。
【００５１】
図５に示すディフェクト処理回路１００と図８に示すディフェクト処理回路１００ａとの相違点は、コンパレータ１１１を削除し、ボトムホールド値と基準値を比較するコンパレータ１１５を追加した点である。コンパレータ１１５のプラス側にはボトムホールド回路１０７の出力信号を入力し、マイナス側にはコンパレータ基準値ＣＲｅｆ２を入力する。
【００５２】
コンパレータ１１５の出力信号は制御ロジック回路１１４に出力される。コンパレータ１１５は、ボトムホールド回路１０７の出力信号のレベルがコンパレータ基準値ＣＲｅｆ２よりも高い場合にはＨレベルを出力する。ボトムホールド回路１０７の出力信号のレベルがコンパレータ基準値ＣＲｅｆ２以下の場合には、Ｌレベルを出力する。コンパレータ基準値ＣＲｅｆ２の設定は、通常領域における再生ＲＦ信号が入力された場合のボトムホールド回路１０７の出力レベルよりも僅かに高い値とする。
【００５３】
第１の実施形態におけるスイッチ１１２には、ボトムホールド回路１０７の出力信号と平均化回路１０８の出力信号を入力したが、本実施形態では、ピークホールド回路１０６の出力信号と平均化回路１０８の出力信号を入力する。
【００５４】
また、スイッチ１１３の入力も減算器基準値ＳＲｅｆ１及びＳＲｅｆ３に変更する。減算器基準値ＳＲｅｆ１については第１の実施形態において説明した値と同様のため説明を省略する。減算器基準値ＳＲｅｆ３は、ピークホールド回路１０６の出力信号でオフセット調整回路１０３を動作させるときの基準値である。減算器基準値ＳＲｅｆ３は、通常領域におけるＲＦ信号を入力した際のピークホールド回路１０６の出力信号のレベルと同程度にする。
【００５５】
次に、本実施形態に係るディフェクト処理回路１００ａの動作について説明する。本実施形態においては、光ディスクの未記録領域から記録領域へ遷移する場合を想定し、特に未記録領域が時間的に長い場合について説明する。
【００５６】
図９は、ディフェクト処理回路１００ａに未記録領域の時間が長い再生ＲＦ信号を入力した場合の出力波形の一例と、各回路の動作状態の一例を示す図である。
【００５７】
初めに、再生ＲＦ信号が記録領域にある場合の動作について説明する（時刻ｔ７）。再生ＲＦ信号が記録領域にある場合には、ボトムホールド回路１０７の出力信号のレベルはコンパレータ基準値ＣＲｅｆ２よりも低いので、コンパレータ１１５はＬレベルを出力する。
【００５８】
コンパレータ１１５の出力がＬレベルであるため、制御ロジック回路１１４は選択信号Ｃ２をＬレベルに設定する。そのため、スイッチ１１２は、平均化回路１０８の出力信号を選択し、スイッチ１１３は減算器基準値ＳＲｅｆ１を選択し、それぞれ出力する。その結果、減算器１０９の出力は減算器基準値ＳＲｅｆ１−平均化回路１０８の出力信号となる。
【００５９】
ここで、減算器基準値ＳＲｅｆ１は平均化回路１０８の出力信号のレベルと同程度に設定しているので、減算器１０９の出力はほぼ０となる。減算器１０９の出力が０になるため、積分器１１０の出力信号も０となる。積分器１１０の出力信号が０であるため、オフセット調整回路１０３はオフセット調整をせず、再生ＲＦ信号をそのまま出力する。
【００６０】
続いて、再生ＲＦ信号が未記録領域に入った場合（時刻ｔ８）の動作について説明する。未記録領域に入ると、ボトムホールド回路１０７の出力信号は徐々に上昇する。その後、コンパレータ基準値ＣＲｅｆ２よりも高くなった場合に、コンパレータ１１５の出力信号はＨレベルとなる。
【００６１】
コンパレータ１１５の出力信号がＨレベルであるため、制御ロジック回路１１４は選択信号Ｃ２をＨレベルに設定する。そのため、スイッチ１１２は、ピークホールド回路１０６の出力信号を選択し、スイッチ１１３は減算器基準値ＳＲｅｆ３を選択し、それぞれ出力する。その結果、減算器１０９の出力は減算器基準値ＳＲｅｆ３−ボトムホールド回路１０６の出力信号となる。
【００６２】
ここで、減算器基準値ＳＲｅｆ３はピークホールド回路１０６の出力信号のレベルと同程度に設定しているので、減算器１０９の出力は０となり、積分器１１０の出力が未記録領域に遷移する前のレベルから変動しない。積分器１１０の出力が変動しないので、オフセット調整回路１０３の出力信号は、再生ＲＦ信号の未記録領域におけるＤＣレベルの変動に対してほぼ変わらない出力となる。
【００６３】
また、コンパレータ１１５の出力信号がＨレベルであるので、選択信号Ｃ１はＨレベルとなりＡＧＣアンプ１０２のＡＧＣ機能は働かず、直前のゲインを保持（ホールド）する。そのため、オフセット調整回路１０３の出力信号は未記録領域直前のゲインのまま出力される。その結果、ＥＱ回路１０４の出力信号も再生ＲＦ信号の未記録領域によるＤＣレベルの変動に対して、振幅及びＤＣレベルとも変わらない信号となる。
【００６４】
次に、再生ＲＦ信号が再び記録領域に入った場合（時刻ｔ９）の動作を説明する。再生ＲＦ信号が通常領域に遷移すると、ボトムホールド回路１０７の出力信号は徐々に低下する。その後、コンパレータ基準値ＣＲｅｆ２よりも低くなると、未記録領域前の記録領域における動作とほぼ等しくなる。ボトムホールド回路１０７の出力信号がコンパレータ基準値ＣＲｅｆ２よりも低い状態は、再生ＲＦ信号が通常状態に戻っていると考えられるので、平均化回路１０８の出力信号も通常領域における出力とほぼ同等となる。その結果、減算器１０９の出力信号は０となり、積分器１１０の出力は未記録領域直前のレベルを出力し、オフセット調整回路１０３の出力信号は未記録領域前のＤＣレベルとほぼ同じレベルとなる。
【００６５】
また、ＡＧＣアンプ１０２の動作は、ホールド状態からＡＧＣ動作に変わるが、ＡＧＣ動作に変わる際のオフセット調整回路１０３の出力信号は、未記録領域前と変わらない信号（振幅）となるので、ＡＧＣ動作を再度開始しても通常領域における振幅で出力される。従って、ＨＰＦの使用時のようなＤＣレベルの変動は発生せず、ＥＱ回路１０４の出力信号におけるＤＣレベルの変動は発生しない。
【００６６】
本実施形態に係るディフェクト処理回路１００ａでは、光ディスクの未記録領域が時間的に長い場合に、未記録領域から通常領域へ遷移時にデータエラーの発生を防ぐことができる。
【００６７】
即ち、再生ＲＦ信号のピークホールド値は、未記録領域でも通常領域でも変化しない。未記録領域では、このピークホールド値と基準値を比較し、オフセット調整回路１０３にフィードバックする。一方、通常領域では再生ＲＦ信号の平均値と基準値を比較して、オフセット調整回路１０３にフィードバックする。このように、フィードバックする信号を切り替えることで積分器１１０の出力を安定させ、再生ＲＦ信号のＤＣレベルを維持する。また、未記録領域ではＡＧＣアンプ１０２のＡＧＣ動作を停止し、直前のゲインをホールドすることにより、未記録領域内でのゲイン変動を抑制し、再生ＲＦ信号のピークホールド値を維持することでＤＣレベルの変動がないＲＦ信号を出力することができる。
【００６８】
なお、特許文献１において開示された技術では、図１０に示すように未記録領域から記録領域に遷移（時刻ｔ１２）する際の再生ＲＦ信号に対するＥＱ回路７の出力波形のＤＣレベルは大きく変動する。これは、ディフェクト領域から通常領域に遷移するときと同様の理由により、ＨＰＦ&ＡＧＣアンプ６のＨＰＦの時定数の影響を受けるためである。従って、特許文献１で開示された技術では、未記録領域が時間的に長い場合、ＤＣレベルの変動が大きくなり、データエラーの増加を防ぐことができない。
【００６９】
［第３の実施形態］
続いて、第３の実施形態について図面を参照して詳細に説明する。図１１は、本実施形態に係るディフェクト処理回路１００ｂの内部構成の一例を示す図である。図１１において図５と同一構成要素には、同一の符号を表し、その説明を省略する。
【００７０】
図５に示すディフェクト処理回路１００と、図８に示すディフェクト処理回路１００ｂとの相違点は、コンパレータ１１５を追加する点である。コンパレータ１１５は、第２の実施形態において説明したものと同一であるため説明は省略する。なお、スイッチ１１２及び１１３の接続を変更する。スイッチ１１２への入力は、ピークホールド回路１０６の出力信号と、ボトムホールド回路１０７の出力信号と、平均化回路１０８の出力信号に変更する。スイッチ１１２の出力信号は減算器１０９のマイナス側に出力される。スイッチ１１３への入力は、減算器基準値ＳＲｅｆ１〜ＳＲｅｆ３に変更する。
【００７１】
減算器基準値ＳＲｅｆ１は、平均化回路１０８の出力信号でオフセット調整回路１０３を動作させるときの基準値である。減算器基準値ＳＲｅｆ２は、ボトムホールド回路１０７の出力信号でオフセット調整回路１０３を動作させるときの基準値である。減算器基準値ＳＲｅｆ３は、ピークホールド回路１０６の出力信号でオフセット調整回路１０３を動作させるときの基準値である。減算器基準値ＳＲｅｆ１〜ＳＲｅｆ３の設定は、第１及び第２の実施形態で説明した設定と同様とする。
【００７２】
スイッチ１１３の出力信号は、減算器１０９のプラス側に入力される。ボトムホールド回路１０７はＥＱ回路１０４の出力信号を受け付け、ボトムホールド回路１０７の出力信号は平均化回路１０８、スイッチ１１２、コンパレータ１１５のプラス側に出力される。
【００７３】
コンパレータ１１５は、ボトムホールド回路１０７の出力信号のレベルがコンパレータ基準値ＣＲｅｆ２よりも高い場合にはＨレベルを出力する。ボトムホールド回路１０７の出力信号のレベルがコンパレータ基準値ＣＲｅｆ２以下の場合にはＬレベルを出力する。
【００７４】
制御ロジック回路１１４は、コンパレータ１１１の出力信号とコンパレータ１１５の出力信号を受け付け、選択信号Ｃ１及びＣ２を出力する。より具体的には、コンパレータ１１１及び１１５の出力信号が共にＨレベル又はＬレベルであれば、選択信号Ｃ１としてＬレベルを出力し、共にＨレベル又はＬレベル以外であれば、Ｈレベルを出力する。さらに、コンパレータ１１１及び１１５の出力信号が共にＨレベル又はＬレベルであれば、スイッチ１１２は平均化回路１０８の出力信号を、スイッチ１１３は減算器基準値ＳＲｅｆ１を選択し、コンパレータ１１１の出力信号がＨレベルでコンパレータ１１５の出力信号がＬレベルの場合は、スイッチ１１２はボトムホールド回路１０７の出力信号を、スイッチ１１３は減算器基準値ＳＲｅｆ２を選択し、コンパレータ１１１の出力がＬレベルでコンパレータ１１５の出力がＨレベルの場合は、スイッチ１１２はピークホールド回路１０６の出力信号を、スイッチ１１３は減算器基準値ＳＲｅｆ３を選択するような選択信号Ｃ２を出力する。図１２は、以上の入出力関係をまとめた図である。
【００７５】
次に、本実施形態に係るディフェクト処理回路１００ｂの動作について説明する。図１３は、ディフェクト処理回路１００ｂにディフェクト領域の時間が長い再生ＲＦ信号を入力した場合の出力波形の一例と、各回路の動作状態の一例を示す図である。
【００７６】
最初に、再生ＲＦ信号がディフェクト領域にない（通常領域）場合の動作について説明する（時刻ｔ１３）。再生ＲＦ信号にオフセットが存在しない場合には、ピークホールド回路１０６の出力信号のレベルはコンパレータ基準値ＣＲｅｆ１以上であるので、コンパレータ１１１の出力信号はＬレベルとなる。また、ボトムホールド回路１０７の出力信号のレベルはコンパレータ基準値ＣＲｅｆ２以下であるので、コンパレータ１１５の出力信号はＬレベルとなる。
【００７７】
従って、スイッチ１１２では平均化回路１０８の出力信号が選択され、スイッチ１１３では減算器基準値ＳＲｅｆ１が選択される。その結果、減算器１０９の出力は減算器基準値ＳＲｅｆ１−平均化回路１０８の出力信号となり、第１の実施形態において説明した動作と同様となる。
【００７８】
また、ピークホールド回路１０６の出力信号のレベルがコンパレータ基準値ＣＲｅｆ１より低いことで、コンパレータ１１１の出力信号がＨレベルに、ボトムホールド回路１０７の出力信号がコンパレータ基準値ＣＲｅｆ２より高いことで、コンパレータ１１５の出力信号がＨレベルになった場合を考える。この場合には、再生ＲＦ信号がディフェクト領域や未記録領域に遷移せずに、振幅レベルが低下しているが、この場合にもスイッチ１１２は平均化回路１０８の出力信号を選択し、スイッチ１１３は減算器基準値ＳＲｅｆ１を選択するのでＲＦ信号のＤＣレベルの変動は発生しない。
【００７９】
続いて、再生ＲＦ信号がディフェクト領域に入った場合の動作について説明する（時刻ｔ１４）。ディフェクト領域に遷移すると、ピークホールド回路１０６の出力信号は徐々に低下する。その後、ピークホールド回路１０６の出力信号のレベルがコンパレータ基準値ＣＲｅｆ１よりも低くなった場合に、コンパレータ１１１の出力信号はＨレベルとなる。このとき、ボトムホールド回路１０７の出力信号は殆ど変化しないので、コンパレータ１１５出力信号はＬレベルとなる。従って、スイッチ１１２ではボトムホールド回路１０７の出力信号が選択され、スイッチ１１３では減算器基準値ＳＲｅｆ２が選択される。その結果、減算器１０９の出力は減算器基準値ＳＲｅｆ２−ボトムホールド回路１０７の出力信号となり、第１の実施形態において説明した動作と同様となる。
【００８０】
次に再生ＲＦ信号がディフェクト領域から通常領域に遷移した場合の動作を説明する（時刻ｔ１５）。再生ＲＦ信号が通常領域に遷移すると、ピークホールド回路１０６の出力信号は徐々に上昇する。その後、ピークホールド回路１０６の出力信号のレベルがコンパレータ基準値ＣＲｅｆ１よりも高くなり、ボトムホールド回路１０７の出力信号は殆ど変わらないので、ディフェクト領域前の通常領域における動作とほぼ等しくなる。従って、実施形態１の時と同じ動作となり、ＥＱ回路１０４の出力信号は第１の実施形態で説明した波形と同じ波形となる。
【００８１】
次に、光ディスクの未記録領域から記録領域への遷移する場合について説明する。図１４は、ディフェクト処理回路１００ｂに未記録領域の時間が長い再生ＲＦ信号を入力した場合の出力波形の一例と、各回路の動作状態の一例を示す図である。
【００８２】
初めに、再生ＲＦ信号が記録領域にある場合の動作について説明する（時刻ｔ１６）。再生ＲＦ信号が記録領域にある場合には、ピークホールド回路１０６の出力信号のレベルはコンパレータ基準値ＣＲｅｆ１よりも高いので、コンパレータ１１１の出力はＬレベルとなり、ボトムホールド回路１０７の出力信号のレベルはコンパレータ基準値ＣＲｅｆ２よりも低いので、コンパレータ１１５はＬレベルを出力する。そのため、スイッチ１１２は、平均化回路１０８の出力信号を選択し、スイッチ１１３は減算器基準値ＳＲｅｆ１を選択し、それぞれ出力する。その結果、減算器１０９の出力は減算器基準値ＳＲｅｆ１−平均化回路１０８の出力信号となり、第２の実施形態時の動作と同様になる。
【００８３】
続いて、再生ＲＦ信号が未記録領域に入った場合の動作について説明する（時刻ｔ１７）。未記録領域に入ると、ボトムホールド回路１０７の出力信号は徐々に上昇する。その後、コンパレータ基準値ＣＲｅｆ２よりも高くなった場合に、コンパレータ１１５の出力信号はＨレベルとなる。この時のピークホールド回路１０６の出力信号のレベルは殆ど変化しないので、コンパレータ１１１の出力信号はＬレベルとなる。従って、スイッチ１１２ではピークホールド回路１０６の出力信号が選択され、スイッチ１１３では減算器基準値ＳＲｅｆ３が選択される。その結果、減算器１０９の出力は減算器基準値ＳＲｅｆ３−ピークホールド回路１０６の出力信号となり、第２の実施形態時の動作と同様になる。
【００８４】
次に、再生ＲＦ信号が再び記録領域に入った場合の動作を説明する（時刻ｔ１８）。再生ＲＦ信号が通常領域に遷移すると、ボトムホールド回路１０７の出力信号は徐々に低下する。その後、コンパレータ基準値ＣＲｅｆ２よりも低くなると、未記録領域前の記録領域における動作とほぼ等しくなる。以上のことから、ＥＱ回路１０４の出力信号は第２の実施形態で説明した波形と同じ波形となる。このように、本実施形態に係るディフェクト処理回路１００ｂでは、再生ＲＦ信号のディフェクト領域が時間的に長い場合や、光ディスクの未記録領域が時間的に長い場合であってもＤＣレベルの変動を発生させることはない。
【００８５】
［第４の実施形態］
続いて、第４の実施形態について図面を参照して詳細に説明する。図１５は、本実施形態に係るディフェクト処理回路１００ｃの内部構成の一例を示す図である。図１５において図１１と同一構成要素には、同一の符号を表し、その説明を省略する。
【００８６】
本実施形態に係るディフェクト処理回路１００ｃは、ピークホールド回路１０６とボトムホールド回路１０７への入力信号をデジタル信号で供給するものである。そのため、Ａ／Ｄ変換器１０５の出力信号をピークホールド回路１０６ａとボトムホールド回路１０７ａに出力している。さらに、積分器１１０ａの出力信号をＤ／Ａ変換器１１６によりアナログ信号に変換してオフセット調整回路１０３に出力する。他にも、平均化回路１０８ａ、スイッチ１１２ａ、減算器１０９ａ、積分器１１０ａ、コンパレータ１１１ａ、コンパレータ１１５ａ、スイッチ１１３ａをデジタル回路に変更している。その他の構成及び動作は、第３の実施形態に係るディフェクト処理回路１００ｂと同様のため説明を省略する。
【００８７】
本実施形態に係るディフェクト処理回路１００ｃは、必要な演算処理をデジタル領域で行なっている。そのため、Ｄ／Ａ変換器１１６が追加になったとしても、回路全体としては面積の縮小が図れる。大きなゲート面積を必要とするアナログ回路に対してデジタル回路はゲート面積を小さくできるためである。また、アナログ回路は動作時に定常電流を必要とするのに対してデジタル回路は信号変化時の充放電電流を要するに留まるので、消費電力の削減が可能になる。
【００８８】
なお、上記の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００８９】
１０  光ディスク再生装置
１１  光ディスク
１２  スピンドルモータ
１３  光ピックアップ
１４  送りモータ
１５  システムコントローラ
１６  プリアンプ
１７  信号変復調器＆ＥＣＣ部
１８  サーボ制御部
１９  インターフェイス
２０  コーデック
２１  ＡＶ処理部
２２  レーザ制御部
２３  コンピュータ
１００、１００ａ、１００ｂ、１００ｃ  ディフェクト処理回路
１０１、１０２  ＡＧＣアンプ
１０３  オフセット調整回路
１０４  ＥＱ
１０５  Ａ／Ｄ変換器
１０６  １０６ａ  ピークホールド回路
１０７  １０７ａ  ボトムホールド回路
１０８  １０８ａ  平均化回路
１０９  １０９ａ  減算器
１１０  １１０ａ  積分器
１１１、１１１ａ、１１５、１１５ａ  コンパレータ
１１２、１１２ａ、１１３  スイッチ
１１４  制御ロジック回路
１１６  Ｄ／Ａ変換器
【図１】
2012178206.tif 000003
【図３】
2012178206.tif 000004
【図４】
2012178206.tif 000005
【図５】
2012178206.tif 000006
【図６】
2012178206.tif 000007
【図７】
2012178206.tif 000008
【図８】
2012178206.tif 000009
【図９】
2012178206.tif 000010
【図１０】
2012178206.tif 000011
【図１１】
2012178206.tif 000012
【図１２】
2012178206.tif 000013
【図１３】
2012178206.tif 000014
【図１４】
2012178206.tif 000015
【図１５】
2012178206.tif 000016
【図２】
2012178206.tif 000017