(57)【要約】【課題】表面欠陥の発生を低減できて積層欠陥の発生を抑制でき、オン電圧ドリフトを抑制できるＳｉＣバイポーラ半導体素子を提供する。【解決手段】このＳｉＣ ｐｉｎダイオード２０は、六方晶構造の炭化珪素半導体で作製され、メサ状の半導体層３１が六角柱形状で６つの側面(メサ面)３１Ａをすべて{０ｍ−ｍ０}面(ｍ,ｎは整数)とした。これにより、メサ面３１Ａに対する〈１１−２０〉方向のバーガーズベクトルＢＶ１,ＢＶ２の角度θ１,θ２(図４)が、{１１−２０}面の素子表面(メサ面)に対するバーガーズベクトルＢＶ１０１,ＢＶ１０２の角度θ１０１,θ１０２(図１２)に比べて小さくなると共に表面欠陥が発生するのに必要なバーガーズベクトルＢＶ１,ＢＶ２の長さが長くなる。これにより、メサ面３１Ａに表面欠陥ＳＤが入り難くなり、メサ状の半導体層３１の各メサ面３１Ａでの表面欠陥を低減できて、積層欠陥の発生を抑制できる。【選択図】図２
2012178412.tif 000002
【特許請求の範囲】
【請求項１】
六方晶構造の炭化珪素半導体で作製された基板と、
上記基板上に形成され、第１の導電型の六方晶構造の炭化珪素半導体で作製されたドリフト層と、
上記ドリフト層上に形成され、第２の導電型の六方晶構造の炭化珪素半導体で作製されたメサ状の半導体層と
を備え、
上記メサ状の半導体層を六角柱形状もしくは六角錐の底部をなす形状とすると共に、この六角柱形状もしくは六角錐の底部をなす形状のメサ状の半導体層の６つの側面であるメサ面を{０ｍ−ｍｎ}面(ｍ,ｎは整数)としたことを特徴とするバイポーラ半導体素子。
【請求項２】
請求項１に記載のバイポーラ半導体素子において、
上記基板がカソードであり、上記ドリフト層の上に形成された第２導電型のメサ状の半導体層がアノードであるダイオードであることを特徴とするバイポーラ半導体素子。
【請求項３】
請求項１に記載のバイポーラ半導体素子において、
上記基板がコレクタ層であると共に上記ドリフト層上に形成されている第２導電型のメサ状の半導体層がベース層であり、
さらに、上記ベース層上に形成されていると共に炭化けい素半導体で作製された第１導電型のエミッタ層を有するトランジスタであることを特徴とするバイポーラ半導体素子。
【請求項４】
請求項１に記載のバイポーラ半導体素子において、
上記基板がコレクタ層であり、
上記第２導電型のメサ状の半導体層上に形成されていると共に第１導電型の炭化けい素半導体で作製されたエミッタ層を有するＩＧＢＴであることを特徴とするバイポーラ半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、六方晶構造の炭化珪素半導体で作製されたバイポーラ半導体素子に関する。
【背景技術】
【０００２】
従来、例えば、ダイオード素子を作製する工程では、円形のウエハ上に複数の素子構造を形成し、この素子構造の形状に合わせてダイシングにより各素子を分離する。上記素子のコーナー部が鋭角である場合は、コーナー部が直角である場合に比べて、上記コーナー部に電界が集中し易く、破壊の原因となるので、上記素子の形状としては一般的に長方形が用いられる。
【０００３】
ここで、図１０に、上述の素子構造を持つＳｉＣ ｐｎダイオードの半導体積層構造を示す。このＳｉＣ ｐｎダイオードでは、ｎ＋型ＳｉＣ基板１０１上にｎ−型ＳｉＣドリフト層１０２,台形状(四角錐のうち頂部が切り取られた残りの底部のような形状)のｐ型ＳｉＣアノード層１０３が順に積層されている。図１０において、１０５はｐｎ接合である。
【０００４】
このＳｉＣ ｐｎダイオードでは、上記台形状のｐ型ＳｉＣアノード層１０３は、{０１−１０}面１０３Ａおよび{１１−２０}面１０３Ｂをメサ面に持つ。
【０００５】
ところで、ＳｉＣバイポーラ素子には、順方向に電流を流すと順方向電圧Ｖｆが増大する「オン電圧ドリフト」という劣化現象が存在する。このオン電圧ドリフトは、積層欠陥によって引き起こされるが、この積層欠陥の種となる欠陥には、基底面転位と表面欠陥がある。
【０００６】
特許文献１(特開２００９−０１０１２０号公報)では、イオン打ち込みにより素子の最表面に高ドーピング層を形成することで、アノードエミッタ層での表面欠陥に起因する積層欠陥を抑制する炭化珪素バイポーラ型半導体装置が開示されている。また、特許文献２(特開２００７−１６５６０４号公報)では、イオン打ち込みによりメサ壁部またはメサ壁部およびメサ周辺部に通電劣化防止層を形成することで、メサ壁部での表面欠陥に起因する積層欠陥を抑制する炭化珪素バイポーラ型半導体装置が開示されている。
【０００７】
しかし、前者(特許文献１)も後者(特許文献２)も、積層欠陥を引き起こす表面欠陥自体の発生を防止するものではない。この表面欠陥は、素子作製のプロセスにおいて、反応性イオンエッチング(ＲＩＥ)を用いて形成したメサ構造の表面に現れるｐｎ接合の部分に存在する場合がある。上記メサ構造の表面に表面欠陥が存在するだけではオン電圧ドリフトは起こらないが、表面欠陥が存在するｐｎ接合近傍で通電による少数キャリアの再結合が起こると上記表面欠陥が拡大し、電流の流れを妨げる積層欠陥となる。この積層欠陥の存在によって通電領域が狭くなり、オン電圧ドリフトが発生するという問題がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−０１０１２０号公報
【特許文献２】特開２００７−１６５６０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、この発明の課題は、表面欠陥の発生を低減できて積層欠陥の発生を抑制でき、オン電圧ドリフトを抑制できるＳｉＣバイポーラ半導体素子を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、反応性イオンエッチング等によるメサ構造の加工形状が四角形状から六角形状に変わることの他は従来の素子の製作工程とほとんど変わらない工程でもって作製可能であり、表面欠陥に起因した積層欠陥の発生メカニズムに基づいて根本的に上記課題を解決可能となる。
【００１１】
すなわち、この発明のバイポーラ半導体素子は、六方晶構造の炭化珪素半導体で作製された基板と、
上記基板上に形成され、第１の導電型の六方晶構造の炭化珪素半導体で作製されたドリフト層と、
上記ドリフト層上に形成され、第２の導電型の六方晶構造の炭化珪素半導体で作製されたメサ状の半導体層と
を備え、
上記メサ状の半導体層を六角柱形状もしくは六角錐の底部をなす形状とすると共に、この六角柱形状もしくは六角錐の底部をなす形状のメサ状の半導体層の６つの側面であるメサ面を{０ｍ−ｍｎ}面(ｍ,ｎは整数)としたことを特徴としている。
【００１２】
この発明のバイポーラ半導体素子によれば、六方晶構造の炭化珪素半導体で作製され、上記メサ状の半導体層が六角柱形状もしくは六角錐の底部をなす形状で６つの側面(メサ面)をすべて{０１−１０}面が微視的に現れる{０ｍ−ｍｎ}面(ｍ,ｎは整数)とした。これにより、メサ面に{１１−２０}面が現れる素子に比べて、メサ面に対する〈１１−２０〉方向のバーガーズベクトルの角度が浅くなって表面欠陥が発生するのに必要なバーガーズベクトルの長さが長くなる。これにより、メサ面に表面欠陥が入り難くなるので、上記メサ状の半導体層の各メサ面での表面欠陥を低減することができる。したがって、ｐｎ接合近傍で通電による少数キャリアの再結合が起こることで表面欠陥が拡大して発生し、電流の流れを妨げて通電領域を狭める積層欠陥の発生を抑制できるので、オン電圧ドリフトを抑制できる。
【００１３】
以下により詳しく説明する。六方晶構造の炭化珪素半導体で作製されたメサ状の半導体層において、上記表面欠陥は、結晶表面から結晶内部に向かって、〈１１−２０〉方向のバーガーズベクトルを持つ欠陥が入ることによって発生する。{０１−１０}面と{１１−２０}面とは直角の関係にあり、素子のメサ状部が直方体形状である場合は、通常、縦方向の面もしくは横方向の面のいずれかが{１１−２０}面となる(図１１参照)。そして、図１２に示す{１１−２０}面の素子表面(メサ面)に対するバーガーズベクトルＢＶ１０１,ＢＶ１０２は、図４に示す{０１−１０}面のメサ面に対するバーガーズベクトルＢＶ１,ＢＶ２に比べて、メサ面に対する角度θ１０１,θ１０２が大きくなると共に表面欠陥が発生するのに必要なバーガーズベクトルの長さが短くなるので、表面欠陥ＳＤが入り易くなる。
【００１４】
ここで、六方晶構造をとるＳｉＣ結晶では、図５に示す〈０１−１０〉方向と等価な６つの方向[１０−１０],[０１−１０],[−１１００],[−１０１０],[０−１１０],[１−１００]に対応する{０１−１０}面が、図３に示すように６回対称で現れる。
【００１５】
そこで、本発明では、六方晶構造をとるＳｉＣ結晶では、{０１−１０}面が６回対称で現れる性質を利用して、図２に示すように上記メサ状の半導体層を六角柱形状もしくは六角錐の底部をなす形状とし、その６つの側面(メサ面)をすべて{０１−１０}面が現れる{０１−１ｎ}面とした。これにより、図４に示すように、{０１−１０}面が現れる表面(メサ面)に対するバーガーズベクトルＢＶ１,ＢＶ２の角度θ１,θ２が、図１２に示す{１１−２０}面の素子表面(メサ面)に対するバーガーズベクトルＢＶ１０１,ＢＶ１０２の角度θ１０１,θ１０２に比べて小さくなると共に表面欠陥が発生するのに必要なバーガーズベクトルＢＶ１,ＢＶ２の長さが長くなる。したがって、メサ面での表面欠陥を低減でき、積層欠陥の発生を抑制できて、オン電圧ドリフトを抑制できる。
【００１６】
尚、本発明で言う六角柱形状もしくは六角錐の底部をなす形状とは、側面が底面と直交するものの他に六角錐の頂部が切り取られた残りの底部の様な形状のものも含むものとし、その底部において底面と側面とがなす角は、０°を超え９０°未満の範囲とする。
【００１７】
また、一実施形態のバイポーラ半導体素子は、上記基板がカソードであり、上記ドリフト層の上に形成された第２導電型のメサ状の半導体層がアノードであるダイオードである。
【００１８】
この実施形態によれば、オン電圧ドリフトを抑制できるＳｉＣダイオードを実現できる。
【００１９】
また、一実施形態のバイポーラ半導体素子は、上記基板がコレクタ層であると共に上記ドリフト層上に形成されている第２導電型のメサ状の半導体層がベース層であり、
さらに、上記ベース層上に形成されていると共に炭化けい素半導体で作製された第１導電型のエミッタ層を有するトランジスタである。
【００２０】
この実施形態によれば、オン電圧ドリフトを抑制できるＳｉＣトランジスタを実現できる。
【００２１】
また、一実施形態のバイポーラ半導体素子は、上記基板がコレクタ層であり、
上記第２導電型のメサ状の半導体層上に形成されていると共に第１導電型の炭化けい素半導体で作製されたエミッタ層を有するＩＧＢＴである。
【００２２】
この実施形態によれば、オン電圧ドリフトを抑制できるＳｉＣ ＩＧＢＴを実現できる。
【発明の効果】
【００２３】
この発明のバイポーラ半導体素子によれば、六方晶構造の炭化珪素半導体で作製され、メサ状の半導体層が六角柱形状もしくは六角錐の底部をなす形状で６つの側面(メサ面)をすべて{０１−１０}面が微視的に現れる{０ｍ−ｍｎ}面(ｍ,ｎは整数)とした。これにより、メサ面に{１１−２０}面が現れる素子に比べて、メサ面に対する〈１１−２０〉方向のバーガーズベクトルの角度が浅くなって表面欠陥の発生に必要なバーガーズベクトルの長さが長くなる。したがって、上記メサ面に表面欠陥が入り難くなり、上記メサ状の半導体層の各メサ面での表面欠陥を低減することができる。したがって、ｐｎ接合近傍で通電による少数キャリアの再結合が起こることで表面欠陥が拡大して発生すると共に電流の流れを妨げて通電領域を狭める積層欠陥の発生を抑制でき、オン電圧ドリフトを抑制することができる。
【図面の簡単な説明】
【００２４】
【図１】この発明のバイポーラ半導体素子の第１実施形態としてのＳｉＣ ｐｉｎダイオードの断面を示す断面図である。
【図２】上記第１実施形態の半導体積層構造を模式的に示す斜視図である。
【図３】上記第１実施形態のメサ構造部の面方位を示す模式図である。
【図４】この発明のメサ構造部のメサ面でのバーガーズベクトルと積層欠陥に拡張する表面欠陥との関係を示す模式図である。
【図５】六方晶構造をとるＳｉＣ結晶の方向に関するミラー指数を示す模式図である。
【図６】この発明のバイポーラ半導体素子の第２実施形態としてのｎｐｎバイポーラトランジスタの断面を示す断面図である。
【図７】上記第２実施形態の半導体積層構造を模式的に示す斜視図である。
【図８】この発明のバイポーラ半導体素子の第３実施形態としてのＩＧＢＴの断面を示す断面図である。
【図９】上記第３実施形態の半導体積層構造を模式的に示す斜視図である。
【図１０】従来例のバイポーラ半導体素子としてのＳｉＣ ｐｉｎダイオードの半導体積層構造を模式的に示す斜視図である。
【図１１】上記従来例のメサ構造部の面方位を示す模式図である。
【図１２】上記従来例のメサ構造部のメサ面でのバーガーズベクトルと積層欠陥に拡張する表面欠陥との関係を示す模式図である。
【発明を実施するための形態】
【００２５】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２６】
(第１の実施の形態)
図１は、この発明のバイポーラ半導体素子の第１実施形態としてのｐｎ接合ダイオード(ｐｉｎダイオード)２０の断面図である。また、図２は、この第１実施形態の半導体積層構造を模式的に示す斜視図である。この第１実施形態では、第１の導電型としてのｎ型の４Ｈ型ＳｉＣで作製した基板２１の上に、以下に説明する半導体層を形成する。なお、４Ｈ型の「Ｈ」は六方晶を表し、４Ｈ型の「４」は原子積層が４層周期となる結晶構造を表している。
【００２７】
上記ｎ型の４Ｈ型ＳｉＣ基板２１上に、順次、ｎ型４Ｈ−ＳｉＣ、ｐ型(第２の導電型)４Ｈ−ＳｉＣをエピタキシャル成長させて、後述するように、エピタキシャルｐｉｎダイオード２０を作製する。
【００２８】
図１に示すｎ型の４Ｈ型ＳｉＣ基板２１は、改良レーリー法によって成長させたインゴットをオフ角θを８度にしてスライスし、鏡面研磨することによって作製した。ホール効果測定法によって求めたＳｉＣ基板２１のキャリヤ密度は８×１０１８ｃｍ−３、厚さは４００μｍである。
【００２９】
カソードとなる基板２１の(０００１)シリコン面に、ＣＶＤ法によって窒素ドープｎ型ＳｉＣ層(ｎ型成長層)とアルミニウムドープｐ型ＳｉＣ層(ｐ型成長層)を順次エピタキシャル成長で形成する。上記窒素ドープｎ型ＳｉＣ層であるｎ型成長層が、図１に示すｎ型のバッファ層２２とｎ型のドリフト層２３となる。また、バッファ層２２はドナー密度７×１０１７ｃｍ−３、膜厚は１０μｍである。また、ドリフト層２３はドナー密度約５×１０１５ｃｍ−３、膜厚は４０μｍである。
【００３０】
一方、上記アルミニウムドープｐ型ＳｉＣ層であるｐ型成長層が、アノードとなるｐ型接合層２４とｐ＋型コンタクト層２５となる。このｐ型接合層２４はアクセプタ密度５×１０１７ｃｍ−３、膜厚は１．５μｍである。また、ｐ＋型コンタクト層２５はアクセプタ密度約１×１０１８ｃｍ−３、膜厚は０．５μｍである。
【００３１】
この実施形態のｐｉｎダイオード２０は、上記ＳｉＣ基板２１の上に、ｎ型バッファ層２２、ｎ型ドリフト層２３、ｐ型接合層２４およびｐ＋型コンタクト層２５を順次形成したものであるが、作製時の処理条件を以下により詳しく説明する。なお、各層の成膜速度は、５μｍ/時とした。
【００３２】
先ず、この実施形態のｐｉｎダイオード２０は、材料ガスとして、シラン(ＳｉＨ４)およびプロパン(Ｃ３Ｈ８)を用いる。ドーパントガスとして窒素(Ｎ２)およびトリメチルアルミニウム(Ａｌ(ＣＨ３)３) を用いる。また、キャリアガスとして水素(Ｈ２)を用いる。各ガスの流量は、ｓｃｃｍ(standard cc per minute)または、ｓｌｍ(standard liter minute)で表す。圧力は、ｋＰａ(ｋilo pascal)で表す。また、以下の説明において、各ガスの名称の後に付したかっこ内の数値は流量を表す。また、基板２１の温度は１５５０℃に保たれており、処理チャンバー内の圧力は５．６ｋＰａに保たれている。
【００３３】
カソードとなるｎ型４ＨＳｉＣ基板２１のシリコン面にバッファ層２２を形成する工程では、シラン(１０ｓｃｃｍ)、プロパン(４ｓｃｃｍ)、窒素(１０ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は１２０分である。
【００３４】
また、ドリフト層２３の形成工程では、シラン(１０ｓｃｃｍ)、プロパン(４ｓｃｃｍ)、窒素(０．０７ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は４８０分である。また、Ｐ型接合層２４の形成工程では、シラン(１０ｓｃｃｍ)、プロパン(４ｓｃｃｍ)、トリメチルアルミニウム(５ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は１８分である。また、ｐ＋型コンタクト層２５の形成工程では、シラン(１０ｓｃｃｍ)、プロパン(４ｓｃｃｍ)、トリメチルアルミニウム(１０ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は６分である。
【００３５】
上記の各形成工程の処理により、この第１実施形態のｐｉｎダイオード用のＳｉＣエピタキシャルウェーハを作製できる。
【００３６】
次に、この第１実施形態となるＳｉＣエピタキシャルウェーハに、次に説明する加工を施すことによって、図１に示すこの実施形態のｐｉｎダイオード２０を作製できる。
【００３７】
まず、反応性イオンエッチング(ＲＩＥ)により、ＳｉＣエピタキシャルウエーハのアノードとなるｐ型接合層２４とｐ＋型コンタクト層２５およびｎ型ドリフト層２３を、図２に示すようなメサ構造に加工する。このＲＩＥにおけるエッチングガスとしては、ＣＦ４(４弗化炭素)とＯ２を用いて、プラズマ処理装置により、圧力５Ｐａ、高周波電力２６０Ｗの条件で深さ約２．５μｍまでエッチングした。また、このときのマスク材料として、ＣＶＤによって堆積したＳｉＯ２膜(厚さ１０μｍ)を用いた。
【００３８】
図２に示すように、上記メサ構造は六角柱形状(より詳しくは六角錐のうち頂部が切り取られた残りの底部の様な形状)であり、上記六角柱形状のメサ状の半導体層３１の６つのメサ面３１Ａを{０１−１０}面が微視的に現れる{０ｍ−ｍｎ}面(ｍ,ｎは整数)とした。この{０１−１０}面は、等価な対称性を持つ６つの面(１０−１０),(０１−１０),(−１１００),(−１０１０),(０−１１０),(１−１００)を示している。
【００３９】
次に、図１に示すように、エッチングにより形成したメサ底部での電界集中を緩和するために、メサ底部に幅２５０μｍ、深さ０．７μｍのｐ型ＪＴＥ(ジャンクション・ターミネーション・エクステンション)２６を設けた。このｐ型ＪＴＥ２６は、Ａｌイオン注入により形成した。このＡｌイオン注入のエネルギーは３０〜４５０ｋｅＶの間で６段階に変え、トータルドーズ量は１．２×１０１３ｃｍ−２である。また、このｐ型ＪＴＥ２６の形成時には、ＪＴＥ２６の注入層がボックスプロファイルとなるように設計した。イオン注入は全て室温で行い、イオン注入のマスクには、グラファイト(厚さ５μｍ)を用いた。注入イオンの活性化のための熱処理をアルゴンガス雰囲気中で１７００℃、３分の条件で行った。アニールの後、温度１２００℃、３時間のウェット酸化により保護膜としての熱酸化膜２７を形成した。なお、図１において、３０は、絶縁保護膜(もしくは酸化膜)である。
【００４０】
次に、基板２１の下面に、Ｎｉ(厚さ３５０ｎｍ)を形成しカソード電極２８とする。Ｐ＋型コンタクト層２５上に、Ｔｉ(チタン：厚さ３５０ｎｍ)とＡｌ(アルミニウム：厚さ１００ｎｍ)の膜をそれぞれ蒸着し、アノード電極２９とする。アノード電極２９は、Ｔｉ層２９ａとＡｌ層２９ｂから構成されている。最後に、１０００℃で２０分間の熱処理を行って、カソード電極２８およびアノード電極２９をそれぞれオーミック電極にする。なお、この実施形態ではアルミニウムイオン注入によってｐ型ＪＴＥ２６を形成したが、ボロン(Ｂ)のイオン注入を用いた場合でも同様の効果がある。
【００４１】
そして、この実施形態では、図２に示すように、上記ｎ型の４Ｈ型ＳｉＣ基板２１,ｎ型ＳｉＣバッファ層２２およびｎ型ＳｉＣドリフト層２３を、上記六角柱形状のメサ状の半導体層３１の形状に合わせて、ダイシングにより六角柱形状に切り分けた。よって、この切り分けられたｎ型の４Ｈ型ＳｉＣ基板２１,ｎ型ＳｉＣバッファ層２２,ｎ型ＳｉＣドリフト層２３で構成された基部３３は、上記六角柱形状のメサ状の半導体層３１の６つのメサ面３１Ａと同様に{０１−１０}面が現れる６つの側面３３Ａを有する。
【００４２】
この第１実施形態のｐｉｎダイオード２０の耐電圧は３６００Ｖであり、オン電圧は３．７Ｖである。上記のｐｉｎダイオード２０に順方向に電流密度１００Ａ／ｃｍ２で１時間通電し、通電開始直後と１時間通電後の室温での電流電圧特性をカーブトレーサで測定した。この測定の結果は、順方向電流密度１００Ａ／ｃｍ２での通電開始直後の順方向電流電圧特性と、１時間通電後の順方向電流電圧特性との順方向電圧差ΔＶｆは、０．１Ｖ以下であり、ほとんど差がなかった。したがって、この第１実施形態のｐｉｎダイオード２０は、上述の１時間の通電後もほとんど劣化していなかった。
【００４３】
以上のように、この第１実施形態のＳｉＣ ｐｉｎダイオード２０によれば、六方晶構造の炭化珪素半導体で作製され、上記メサ状の半導体層３１が六角柱形状で６つの側面(メサ面)３１Ａをすべて{０１−１０}面が微視的に現れる{０ｍ−ｍｎ}面(ｍ,ｎは整数)とした。これにより、図４に示すように、メサ面３１Ａに対する〈１１−２０〉方向のバーガーズベクトルＢＶ１,ＢＶ２の角度θ１,θ２が、図１２に示す{１１−２０}面の素子表面(メサ面)に対するバーガーズベクトルＢＶ１０１,ＢＶ１０２の角度θ１０１,θ１０２に比べて小さくなると共に表面欠陥が発生するのに必要なバーガーズベクトルＢＶ１,ＢＶ２の長さが長くなる。
【００４４】
これにより、メサ面３１Ａに表面欠陥ＳＤが入り難くなり、上記メサ状の半導体層３１の各メサ面３１Ａでの表面欠陥を低減できる。したがって、積層欠陥の発生を抑制できる。よって、オン電圧ドリフトを抑制することができる。
【００４５】
尚、上記実施形態では、上記ｎ型の４Ｈ型ＳｉＣ基板２１,ｎ型ＳｉＣバッファ層２２およびｎ型ＳｉＣドリフト層２３で構成された基部３３を六角柱形状に切り分けたが上記基部３３は必ずしも六角柱形状に切り分けなくてもよく、四角柱やその他の多角柱形状でもよい。もっとも、上記基部３３は、上記六角柱形状のメサ状の半導体層３１の形状に合わせて、六角柱形状とすることが容積効率や実装効率上望ましい。
【００４６】
(第２の実施の形態) 
次に、図６に、この発明のバイポーラ半導体素子の第２実施形態を示す。図６は、第２実施形態としてのｎｐｎバイポーラトランジスタ５０の断面図である。また、図７は、この第２実施形態の半導体積層構造を模式的に示す斜視図である。この第２実施形態も、ｎ型の４Ｈ型ＳｉＣの基板を採用している。このｎ型の４Ｈ型ＳｉＣの基板上に、ｎ型４Ｈ−ＳｉＣ、ｐ型４Ｈ−ＳｉＣ、ｎ型４Ｈ−ＳｉＣの順番で連続的にエピタキシャル成長させ、ｎｐｎバイポーラトランジスタ５０を作製した。
【００４７】
この第２実施形態のｎｐｎパイポーラトランジスタは、ｎ型の４Ｈ型ＳｉＣを用いた基板の(０００１）シリコン面上に、ｎ型４Ｈ−ＳｉＣ、ｐ型４Ｈ−ＳｉＣ、ｎ型４Ｈ−ＳｉＣの順番で連続的にエピタキシャル成長させ、ｎｐｎバイポーラトランジスタ５０を作製した。
【００４８】
ｎ型の４Ｈ型ＳｉＣの基板５１は、改良レーリー法によって成長したインゴットをオフ角θが８度となるようにスライスし、鏡面研磨することによって作製した。コレクタとなる基板５１はｎ型であり、ホール効果測定法によって測定したキャリヤ密度は８×１０１８ｃｍ−３、厚さは４００μｍである。この基板５１のＳｉ面上に、ＣＶＤ法によって窒素ドープｎ型ＳｉＣ層のバッファ層５２とドリフト層５３を成膜する。
【００４９】
このｎ型ＳｉＣドリフト層５３の上にアルミドープｐ型ＳｉＣのｐ型成長層５４、および窒素ドープｎ型ＳｉＣ層のｎ型成長層５５を順番にエピタキシャル成長法で成膜した。ｎ型の４Ｈ型ＳｉＣの基板５１とｎ型ＳｉＣバッファ層５２とｎ型ＳｉＣドリフト層５３がｎ型コレクタ層になる。
【００５０】
上記バッファ層５２はドナー密度７×１０１７ｃｍ−３、膜厚は１０μｍである。また、ドリフト層５３はドナー密度約５×１０１５ｃｍ−３、膜厚は１５μｍである。また、ｐ型ベース層となるｐ型成長層５４はアクセプタ密度２×１０１７ｃｍ−３、膜厚は１μｍである。ｎ型成長層５５はドナー密度約７×１０１７ｃｍ−３、膜厚は０．７５μｍである。なお、各層の成膜速度は、５μｍ/時とした。
【００５１】
次に、この実施形態のｎｐｎバイポーラトランジスタ５０を作製するときの処理条件を説明する。材料ガスとして、シラン（ＳｉＨ４)およびプロパン(Ｃ３Ｈ８)を用いる。ドーパントガスとして窒素（Ｎ２)およびトリメチルアルミニウム{Ａｌ(ＣＨ３)３}を用いる。また、キャリアガスとして水素(Ｈ２)を用いる。基板の温度は１５５０℃に保たれており、処理チャンバー内の圧力は５．６ｋＰａに保たれている。各ガスの流量は、ｓｃｃｍ(standard cc per minute)または、ｓｌｍ(standard liter minute)で表す。また、圧力は、ｋＰａ(ｋilo pascal)で表す。そして、以下の説明において、各ガスの名称の後に付したかっこ内の数値は流量を表す。
【００５２】
コレクタとなるｎ型４ＨＳｉＣ基板５１のシリコン面上にバッファ層５２を形成する工程では、シラン(１０ｓｃｃｍ)、プロパン(４ｓｃｃｍ)、窒素(１０ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は１２０分である。また、ドリフト層５３を形成する工程では、シラン(１０ｓｃｃｍ)、プロパン(４ｓｃｃｍ)、窒素(０．０７ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は１８０分である。
【００５３】
また、Ｐ型成長層５４の形成工程では、シラン(１０ｓｃｃｍ)、プロパン(４ｓｃｃｍ)、トリメチルアルミニウム(２ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は１２分である。また、ｎ型成長層５５の形成工程では、シラン(１０ｓｃｃｍ)、プロパン(４ｓｃｃｍ)、窒素(１０ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は９分である。上記の各工程の処理により、この第２実施形態のｎｐｎバイポーラトランジスタ用のＳｉＣエピタキシャルウエハができる。
【００５４】
そして、この第２実施形態のＳｉＣエピタキシャルウエハに以下に説明する加工を施すことにより図６に示す第２実施形態のｎｐｎバイポーラトランジスタ５０を作製できる。
【００５５】
まず、反応性イオンエッチング(ＲＩＥ)により、ｎ型成長層５５を、深さ０．７５μｍでエッチングし、エミッタとなるｎ型成長層５５を図７に示すようなメサ形状に残す。このＲＩＥのエッチングガスとしては、ＣＦ４とＯ２を用い、圧力は０．０５Ｔｏｒｒ、高周波電力２６０Ｗの条件でエッチングした。また、このときのマスク材料として、ＣＶＤによって堆積したＳｉＯ２膜(厚さ１０μｍ)を用いた。図７に示すように、上記ｎ型成長層５５のメサ形状は六角柱形状(より詳しくは六角錐のうち頂部が切り取られた残りの底部の様な形状)であり、上記六角柱形状のメサ状のｎ型成長層５５の６つの側面５５Ａを{０１−１０}面が現れるメサ面とした。
【００５６】
次に、ベース領域において素子分離を行うために、上記ｐ型成長層５４を反応性イオンエッチング(ＲＩＥ)によりメサ構造にする。このＲＩＥのエッチングガスにはＣＦ４とＯ２を用い、圧力は０．０５Ｔｏｒｒ、高周波電力２６０Ｗの条件で深さ約１μｍまでエッチングした。このときのマスク材料として、ＣＶＤによって堆積したＳｉＯ２膜(厚さ１０μｍ)を用いた。図７に示すように、上記ｐ型成長層５４のメサ形状は六角柱形状(より詳しくは六角錐のうち頂部が切り取られた残りの底部の様な形状)であり、上記六角柱形状のメサ状のｐ型成長層５４の６つの側面(メサ面)５４Ａを{０１−１０}面が微視的に現れる{０ｍ−ｍｎ}面(ｍ,ｎは整数)とした。
【００５７】
この第２実施形態では、ベース端部での電界集中を緩和するためのガードリング５６と、ベースのコンタクト領域５７を同一プロセスのＡｌ(アルミニウム)イオン注入によって形成した。ベースのコンタクト領域５７は幅３μｍでエミッタとの間隔は５μｍであり、ｐ型ガードリング５６の幅は１５０μｍである。コンタクト領域５７,ｐ型ガードリング５６の深さは共に０．５μｍである。
【００５８】
ｐ型ガードリング５６、ベースのコンタクト領域５７を形成する時のＡｌイオン注入のエネルギーは４０〜５６０ｋｅＶであり、トータルドーズ量は１．０×１０１３ｃｍ−２である。このイオン注入のマスクとしては、ＣＶＤにより形成したＳｉＯ２膜(厚さ５μｍ)を用いた。また、イオン注入はすべて室温で行い、注入イオン活性化のための熱処理はアルゴンガス雰囲気中の温度１６００℃、時間５分の条件で行った。
【００５９】
次に、アニールの後、温度１１５０℃で２時間のウェット酸化によって熱酸化膜を形成し、さらにＣＶＤによってＳｉＯ２膜を堆積させ、合計２μｍの酸化膜５８を形成した。
【００６０】
次に、ＳｉＣ基板５１の下面にコレクタ電極５９Ｃを形成する。また、ベースのコンタクト領域５７にベース電極５９Ｂを形成する。また、エミッタ領域５５にＮｉを蒸着してエミッタ電極６９を形成する。次に、１０００℃、２０分間の熱処理を行ってそれぞれオーミック接合を形成した。
【００６１】
最後に、ベース電極５９Ｂおよびエミッタ電極６９をＴｉ／Ａｕ電極７０で覆って各電極端子を形成した。なお、この第２実施形態では、Ａｌイオン注入によってガードリング５６を形成したが、Ｂ(硼素)イオン注入を用いた場合でも同様の効果がある。
【００６２】
また、この実施形態のｎｐｎバイポーラトランジスタ５０においては、基板５１、バッファ層５２、ドリフト層５３、ｐ型成長層５４及びｎ型成長層５５のそれぞれの接合面（図中水平方向に広がる面）は、すべて（０００１）シリコン面から８度のオフ角をもつ面に平行になっている。
【００６３】
そして、この実施形態では、図７に示すように、上記ｎ型の４Ｈ型ＳｉＣ基板５１,ｎ型ＳｉＣバッファ層５２およびｎ型ＳｉＣドリフト層５３からなる基部６３を、上記六角柱形状のメサ状のｐ型成長層５４の形状に対応して、ダイシングにより六角柱形状に切り分けた。よって、この切り分けられた基部６３は、上記六角柱形状のメサ状のｎ型成長層５５の６つの側面５５Ａおよび六角柱形状のメサ状のｐ型成長層５４の６つの側面５４Ａと同様に{０１−１０}面が現れる６つの側面６３Ａを有する。
【００６４】
こうして作製したｎｐｎバイポーラトランジスタ５０の耐圧は１５００Ｖである。オン抵抗は７．５ｍΩｃｍ２であり、最大電流増幅率は約１３であった。このｎｐｎバイポーラトランジスタ５０にベース電流０．６Ａ、コレクタ電流７Ａ(コレクタ電流密度１００Ａ／ｃｍ２)を１時間通電し、通電前後の室温でのコレクタ特性をカーブトレーサで測定した。この実施形態のｎｐｎバイポーラトランジスタ５０では、通電開始直後と１時間通電後ともオン抵抗は、７．５ｍΩ/ｃｍ２であり、順方向電圧の変化は殆んどなかった。
【００６５】
以上のように、この第２実施形態のＳｉＣ ｎｐｎバイポーラトランジスタ５０によれば、六方晶構造の炭化珪素半導体で作製され、上記メサ形状のｐ型成長層５４が六角柱形状で６つの側面(メサ面)５４Ａをすべて{０１−１０}面が微視的に現れる{０ｍ−ｍｎ}面(ｍ,ｎは整数)とした。これにより、図４に示すように、{０１−１０}面が微視的に現れる表面(メサ面)５４Ａに対するバーガーズベクトルＢＶ１,ＢＶ２の角度θ１,θ２が、図１２に示す{１１−２０}面が現れるメサ面に対するバーガーズベクトルＢＶ１０１,ＢＶ１０２の角度θ１０１,θ１０２に比べて小さくなる。
【００６６】
これにより、表面欠陥の発生に必要なバーガーズベクトルの長さが長くなるので、メサ面５４Ａに表面欠陥ＳＤが入り難くなり、上記メサ状のｐ型成長層５４の各メサ面５４Ａでの表面欠陥を低減することができる。したがって、ｐｎ接合近傍で通電による少数キャリアの再結合が起こることで表面欠陥が拡大して発生すると共に電流の流れを妨げて通電領域を狭める積層欠陥の発生を抑制できて、オン電圧ドリフトを抑制することができる。
【００６７】
尚、上記実施形態では、上記ｎ型の４Ｈ型ＳｉＣ基板５１,ｎ型ＳｉＣバッファ層５２およびｎ型ＳｉＣドリフト層５３で構成された基部６３を六角柱形状に切り分けたが上記基部６３は必ずしも六角柱形状に切り分けなくてもよく、四角柱やその他の多角柱形状でもよい。もっとも、上記基部６３は、上記六角柱形状のメサ状のｐ型成長層５４の形状に合わせて、六角柱形状とすることが容積効率や実装効率上望ましい。
【００６８】
（第３の実施の形態）
次に、図８に、この発明のバイポーラ半導体素子の第３実施形態としてのＩＧＢＴ(インシュレーテッド・ゲート・バイポーラトランジスタ)８０の断面を示す。また、図９は、この第３実施形態の半導体積層構造を模式的に示す斜視図である。
【００６９】
このＩＧＢＴ８０は、ｎ型の６Ｈ型ＳｉＣによる基板７１上に、ｐ型６Ｈ−ＳｉＣ層、ｎ型６Ｈ−ＳｉＣ層、ｐ型６Ｈ−ＳｉＣ層の順番で３つの層をエピタキシャル成長させ、以下に詳しく説明するようにして、ＩＧＢＴ８０を作製した。
【００７０】
次に、このＩＧＢＴ８０の作製方法を説明する。すなわち、面方位が、(０００１)シリコン面から８度のオフ角θの面をもつｎ型の６Ｈ型ＳｉＣを用いた基板上に、５μｍ／ｈの成膜速度で、ｐ型６Ｈ−ＳｉＣ層、ｎ型６Ｈ−ＳｉＣ層、ｐ型６Ｈ−ＳｉＣ層を順次形成する。
【００７１】
上記ＳｉＣ基板７１は、改良レーリー法によって成長したインゴットを(０００１)シリコン面から８度傾いた面でスライスし、鏡面研磨することによって作製した。コレクタとなる基板７１はｎ型で、厚さは４００μｍ、ホール効果測定法によって求めたキャリヤ密度は５×１０１８ｃｍ−３である。
【００７２】
このＳｉＣ基板７１上に、ＣＶＤ法によって、アルミニウムドープｐ型ＳｉＣ層、窒素ドープｎ型ＳｉＣ層、アルミニウムドープｐ型ＳｉＣ層の三層を連続的にエピタキシャル成長した。このｐ型ＳｉＣ層は、図８のバッファ層７２とドリフト層７３となる。上記バッファ層７２はアクセプタ密度が１×１０１７ｃｍ−３、膜厚は３μｍである。また、ドリフト層７３はアクセプタ密度が約５×１０１５ｃｍ−３、膜厚は１５μｍである。また、ドリフト層７３の上に形成されるｎ型成長層７４はドナー密度２×１０１７ｃｍ−３、膜厚は２μｍである。このｎ型成長層７４の上に形成されるｐ型成長層７５はアクセプタ密度が約１×１０１８ｃｍ−３、膜厚は０．７５μｍである。
【００７３】
次に、このＩＧＢＴ８０を作製するときの処理条件を説明する。
【００７４】
まず、材料ガスとして、シラン(ＳｉＨ４)およびプロパン(Ｃ３Ｈ８)を用いる。また、ドーパントガスとして窒素(Ｎ２)およびトリメチルアルミニウム｛Ａｌ(ＣＨ３)３｝を用いる。また、キャリアガスとして水素(Ｈ２)を用いる。ここで、各ガスの流量は、ｓｃｃｍ(standard cc per minute)または、ｓｌｍ(standard liter minute)で表す。また、圧力は、ｋＰａ(ｋilo pascal)で表す。また、以下の説明において、各ガスの名称の後に付したかっこ内の数値は流量を表す。
【００７５】
基板７１の温度は１５５０℃に保たれており、処理チャンバー内の圧力は５．６ｋＰａに保たれている。ｎ型ＳｉＣ基板７１のシリコン面上にｐ型ＳｉＣバッファ層１２２を形成する工程では、シラン(１０ｓｃｃｍ)、プロパン(４ｓｃｃｍ)、トリメチルアルミニウム(１ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は３６分である。ドリフト層７３の形成工程では、シラン（１０ｓｃｃｍ）、プロパン(４ｓｃｃｍ)、トリメチルアルミニウム（０．０５ｓｃｃｍ）及び水素（１０ｓｌｍ）を供給する。処理時間は１８０分である。
【００７６】
ｎ型成長層７４の形成工程では、シラン(１０ｓｃｃｍ）、プロパン(４ｓｃｃｍ）、窒素(３ｓｃｃｍ）及び水素(１０ｓｌｍ)を供給する。処理時間は２４分である。ｐ型成長層７５の形成工程では、シラン(１０ｓｃｃｍ）、プロパン(４ｓｃｃｍ)、トリメチルアルミニウム(１０ｓｃｃｍ）及び水素(１０ｓｌｍ）を供給する。処理時間は９分である。
【００７７】
上記の処理により、本実施形態のＩＧＢＴ用のＳｉＣエピタキシャルウェーハができる。このようにして作製したＳｉＣエピタキシャルウェーハから図８に示す構造のＩＧＢＴ８０を作製する。
【００７８】
まず、フォトリソグラフ法を用いて、ｐ型成長層７５とｎ型成長層７４をＲＩＥ(反応性イオンエッチング)でエッチングして、ゲート領域を形成するための孔７８ａを形成し、図９に示すような六角柱形状のメサ形状のｐ型中央部７５Ａとｎ型中央部７４Ａを形成する。同時に、図９に示すように、六角形状のｐ型外周部７５Ｂとｎ型外周部７４Ｂが形成される。また、図８に示すように、メサ形状のｐ型中央部７５ＡをＲＩＥ(反応性イオンエッチング)でエッチングして、孔７６ａを設け、窒素をイオン注入することにより、エミッタとなるコンタクト領域７６を形成する。なお、図９では、孔７６ａを省略している。
【００７９】
図９に示すように、上記メサ形状のｐ型中央部７５Ａとｎ型中央部７４Ａは六角柱形状(より詳しくは六角錐のうち頂部が切り取られた残りの底部の様な形状)であり、上記六角柱形状のメサ状のｐ型中央部７５Ａの６つの側面(メサ面)７５Ｓを{０１−１０}面が微視的に現れる{０ｍ−ｍｎ}面(ｍ,ｎは整数)とし、六角柱形状のメサ状のｎ型中央部７４Ａの６つの側面(メサ面)７４Ｓを{０１−１０}面が微視的に現れる{０ｍ−ｍｎ}面(ｍ,ｎは整数)とした。また、上記六角形状のｐ型外周部７５Ｂの６つの内側面７５Ｖ、および上記六角形状のｎ型外周部７４Ｂの６つの内側面７４Ｖも{０１−１０}面が微視的に現れる{０ｍ−ｍｎ}面(ｍ,ｎは整数)となる。
【００８０】
次に、孔７８ａの壁面にＭＯＳ構造を形成するために、ＣＶＤによりＳｉＯ２膜を堆積させ絶縁膜７７を形成する。また、基板７１のコレクタ領域にＮｉを蒸着しコレクタ端子７９Ｃとする。また、エミッタとなるコンタクト領域７６にエミッタ電極７９を蒸着する。次に熱処理を行って、それぞれオーミック接合を形成する。さらに、酸化膜７７の上にＭｏ電極を形成し制御電極としてのゲート電極７８とする。
【００８１】
そして、この実施形態では、図９に示すように、上記ｎ型の４Ｈ型ＳｉＣ基板７１,ｐ型ＳｉＣバッファ層７２およびｎ型ＳｉＣドリフト層７３からなる基部８３および上記六角形状のｎ型外周部７４Ｂ,ｐ型外周部７５Ｂを、上記六角柱形状のメサ状のｐ型中央部７５Ａ,ｎ型中央部７４Ａの形状に対応して、ダイシングにより六角柱形状に切り分けた。よって、この切り分けられた基部８３は、上記六角柱形状のメサ状のｐ型中央部７４Ａの６つの側面７４Ｓおよび六角柱形状のメサ状のｎ型中央部７５Ａの６つの側面７５Ｓと同様に{０１−１０}面となる６つの側面８３Ａを有する。尚、図９では、絶縁膜７７，ゲート電極７８，エミッタ電極７９を省略している。
【００８２】
また、上記六角形状のｐ型外周部７５Ｂも{０１−１０}面となる６つの側面７５Ｕを有し、上記六角形状のｎ型外周部７４Ｂも{０１−１０}面となる６つの側面７４Ｕを有する。
【００８３】
こうして作製した本実施形態のＩＧＢＴ８０の耐電圧は、９７０Ｖ、オン抵抗は１０．５ｍΩｃｍ２であり、コレクタエミッタ間電圧は−１３Ｖである。また、このＩＧＢＴ８０に、−４０Ｖのゲート電圧を印加し、コレクタ電流１．４Ａを１時間通電し、通電開始時と１時間通電後の室温でのコレクタ特性をカーブトレーサで測定した。このＩＧＢＴ８０では、通電直後と１時間通電後のコレクタ−エミッタ間電圧はともに−１３Ｖであり、ほとんど変化がなく、従ってほとんど劣化していないことが判った。
【００８４】
以上のように、この第３実施形態のＩＧＢＴ８０によれば、上述の如く、六方晶構造の炭化珪素半導体で作製され、上記メサ形状のｎ型中央部７４Ａが六角柱形状で６つの側面(メサ面)７４Ｓをすべて{０１−１０}面が微視的に現れる{０ｍ−ｍｎ}面(ｍ,ｎは整数)とした。また、上記メサ形状のｎ型中央部７５Ａが六角柱形状で６つの側面(メサ面)７５Ｓをすべて{０１−１０}面が微視的に現れる{０ｍ−ｍｎ}面(ｍ,ｎは整数)とした。これにより、図４に示すように、{０１−１０}面が現れる表面(メサ面)７４Ｓ,７５Ｓに対するバーガーズベクトルＢＶ１,ＢＶ２の角度θ１,θ２が、図１２に示す{１１−２０}面が現れるメサ面に対するバーガーズベクトルＢＶ１０１,ＢＶ１０２の角度θ１０１,θ１０２に比べて小さくなる。
【００８５】
これにより、表面欠陥の発生に必要なバーガーズベクトルの長さが長くなるので、メサ面７４Ｓ,７５Ｓに表面欠陥ＳＤが入り難くなり、上記メサ状のｎ型中央部７４Ａ,７５Ａの各メサ面７４Ｓ,７５Ｓでの表面欠陥を低減することができる。したがって、ｐｎ接合近傍で通電による少数キャリアの再結合が起こることで表面欠陥が拡大して発生すると共に電流の流れを妨げて通電領域を狭める積層欠陥の発生を抑制できて、オン電圧ドリフトを抑制できる。
【００８６】
尚、上記実施形態では、上記ｎ型の４Ｈ型ＳｉＣ基板７１,ｐ型ＳｉＣバッファ層７２およびｎ型ＳｉＣドリフト層７３からなる基部８３および上記ｎ型外周部７４Ｂ,ｐ型外周部７５Ｂを、六角形状に切り分けたが必ずしも六角柱形状に切り分けなくてもよく、四角柱やその他の多角柱形状でもよい。もっとも、上記基部８３および上記ｎ型外周部７４Ｂ,ｐ型外周部７５Ｂは、上記六角柱形状のメサ状のｐ型中央部７５Ａ,ｎ型中央部７４Ａの形状に合わせて、六角柱形状とすることが容積効率や実装効率上望ましい。
【００８７】
また、上記第１〜第３実施形態では、ＳｉＣ基板の(０００１)シリコン面上に各ＳｉＣ層をエピタキシャル成長させたが、ＳｉＣ基板のカーボン面上に各ＳｉＣ層をエピタキシャル成長させてもよい。この場合は、薄膜の１時間当たりの増加量が１０μｍ以上の成長速度にするのが望ましい。また、上記実施形態では、本発明をダイオード,バイポーラトランジスタ,ＩＧＢＴに適用した一例を説明したが、本発明は、バイポーラ素子の他の一例としてのサイリスタ、あるいはＧＴＯ(ゲートターンオフサイリスタ)にも適用可能である。また、本発明は、当然ながら、反対極性の素子(例えばｎｐｎトランジスタに対するｐｎｐトランジスタ)などの各種の４Ｈ−ＳｉＣバイポーラ素子にも変形応用可能であり、６Ｈ−ＳｉＣなどの他の結晶構造を用いたＳｉＣバイポーラ素子にも適用できるものである。
【符号の説明】
【００８８】
２０  ｐｉｎダイオード
２１  ｎ型ＳｉＣ基板
２２  ｎ型ＳｉＣバッファ層
２３  ｎ型ＳｉＣドリフト層
２４  ｐ型接合層
２５  ｐ＋型コンタクト層
２６  ｐ型ＪＴＥ
２７  熱酸化膜
２８  カソード電極
２９  アノード電極
３０  絶縁保護膜
３１  メサ状の半導体層
３１Ａ  側面
３３  基部
３３Ａ  側面
５０  ｎｐｎバイポーラトランジスタ
５１  ｎ型４ＨＳｉＣ基板(コレクタ層)
５２  ｎ型ＳｉＣバッファ層(コレクタ層)
５３  ｎ型ＳｉＣドリフト層(コレクタ層)
５４  ｐ型成長層(ベース層)
５４Ａ  側面
５５  ｎ型成長層(エミッタ層)
５５Ａ  側面
５６  ｐ型ガードリング
５７  コンタクト領域
５８  酸化膜
５９Ｂ  ベース電極
６３  基部
６３Ａ  側面
６９  エミッタ電極
７１  ６Ｈ型ＳｉＣ基板
７２  ｐ型ＳｉＣバッファ層
７３  ｐ型ＳｉＣドリフト層
７４  ｎ型成長層
７４Ａ  ｎ型中央部
７４Ｂ  ｎ型外周部
７４Ｓ  側面
７４Ｕ  側面
７４Ｖ  内側面
７５  ｐ型成長層
７５Ａ  ｐ型中央部
７５Ｂ  ｐ型外周部
７５Ｓ  側面
７５Ｕ  側面
７５Ｖ  内側面
７６  コンタクト領域
７７  絶縁膜
７８  ゲート電極
７９  エミッタ電極
８０  ＩＧＢＴ
【図１】
2012178412.tif 000003
【図２】
2012178412.tif 000004
【図３】
2012178412.tif 000005
【図４】
2012178412.tif 000006
【図５】
2012178412.tif 000007
【図６】
2012178412.tif 000008
【図７】
2012178412.tif 000009
【図８】
2012178412.tif 000010
【図９】
2012178412.tif 000011
【図１０】
2012178412.tif 000012
【図１１】
2012178412.tif 000013
【図１２】
2012178412.tif 000014