(57)【要約】【課題】イメージディスプレイシステムと方法を提供する。【解決手段】  イメージディスプレイシステムと方法を提供する。システムの画素構造は、ラッチ回路とディスプレイ回路を有する。スキャンライン信号に従って、ラッチ回路は、データライン信号を受信し、一時的に保存する。ディスプレイ回路は、リセット信号とセット信号に従って作動する。リセット信号に従って、ディスプレイ回路は、画素の液晶分子の制御端の電圧レベルをリセットする。セット信号に従って、ディスプレイ回路は、ラッチ回路に保存されたデータライン信号を受信し、液晶分子の制御端を調整して、これにより、液晶分子が回転し、画素の期待されるイメージが表示される。リセット信号の有効区間は、最後のスキャンライン信号が無効になった後、且つ、セット信号が有効になる前に配置される。【選択図】図2C
2012181519.tif 000002
【特許請求の範囲】
【請求項１】
イメージディスプレイシステムであって、複数のスキャンライン、複数のデータライン、前記スキャンラインおよび前記データラインにより定義される画素アレイを有する液晶ディスプレイパネルを含み、前記画素アレイの各画素は、
前記画素に対応する前記スキャンラインに従って、前記画素に対応するデータラインにより伝送されるデータライン信号を受信および一時的に保存するラッチ回路と、
リセット信号に従って、前記ディスプレイ回路に接続される液晶分子の制御端の電圧レベルをリセットし、セット信号に従って、前記ラッチ回路に一時的に保存された前記データライン信号を受信し、前記制御端の前記電圧レベルを調整して、前記液晶分子の回転を制御し、これにより、前記画素のイメージを表示するディスプレイ回路と、
を含み、
前記画素アレイの最後の一列の前記スキャンライン信号が無効になった後、且つ、前記セット信号が有効になる前、前記リセット信号は有効であることを特徴とするイメージディスプレイシステム。
【請求項２】
更に、前記液晶ディスプレイパネルの下側に設置され、前記液晶分子の前記回転の定常状態後、光を前記液晶ディスプレイパネルに提供するバックライトモジュールを含むことを特徴とする請求項1に記載のイメージディスプレイシステム。
【請求項３】
前記リセット信号が有効に切り換わる時、前記バックライトモジュールがオフになることを特徴とする請求項2に記載のイメージディスプレイシステム。
【請求項４】
更に、前記左目レンズおよび前記右目レンズを有する3D  眼鏡を含み、前記画素アレイの各ラッチ回路により受信され、一時的に保存される左目イメージが、前記画素アレイの各ディスプレイ回路により受信される時、前記3D眼鏡の右目レンズがオフになり、3D眼鏡の左目レンズがオンになり、
各ラッチ回路により受信され、一時的に保存される右目イメージが各ディスプレイ回路により受信される時、前記右目レンズはオンになり、前記左目レンズはオフになることを特徴とする請求項1に記載のイメージディスプレイシステム。
【請求項５】
各画素の前記ラッチ回路は、
第一端および前記第一端とは反対にある第二端を有する第一キャパシタと、
前記スキャンライン信号により制御され、前記データライン信号を、前記第一キャパシタの前記第一端に結合する第一薄膜トランジスタと、
を含むことを特徴とする請求項1に記載のイメージディスプレイシステム。
【請求項６】
各画素の前記ディスプレイ回路は、
前記リセット信号により制御され、前記液晶分子の前記制御端の前記電圧レベルをリセット電圧レベルにリセットする第二薄膜トランジスタと、
前記セット信号により制御され、前記ラッチ回路の前記第一キャパシタの前記第一端を、前記液晶分子の前記制御端に結合する第三薄膜トランジスタと、
を含むことを特徴とする請求項5に記載のイメージディスプレイシステム。
【請求項７】
前記液晶ディスプレイパネルは、更に、前記画素アレイの各画素の前記第一キャパシタの前記第二端および前記画素アレイの各画素の前記第二薄膜トランジスタに結合され、一定電圧を提供するコモン電極ラインを含むことを特徴とする請求項6に記載のイメージディスプレイシステム。
【請求項８】
各画素の前記ディスプレイ回路は、更に、
前記液晶分子の前記制御端に結合される第一端および前記コモン電極ラインに結合される第二端を有する第二キャパシタを含むことを特徴とする請求項7に記載のイメージディスプレイシステム。
【請求項９】
前記液晶ディスプレイパネルは、更に、
前記画素アレイの各画素の前記第一キャパシタの前記第二端に結合され、一定電圧を提供するコモン電極ラインと、
それぞれ、二個の隣接画素の前記第二薄膜トランジスタに結合され、それぞれ、第一信号および第二信号を前記対応画素に提供し、且つ、前記第一信号および前記第二信号は互いに反対の位相である第一信号ラインおよび第二信号ラインと、
を含むことを特徴とする請求項6に記載のイメージディスプレイシステム。
【請求項１０】
各画素の前記ディスプレイ回路は、更に、前記液晶分子の前記制御端に結合される第一端および前記コモン電極ラインに結合される第二端を有する第二キャパシタを含むことを特徴とする請求項9に記載のイメージディスプレイシステム。
【請求項１１】
前記液晶ディスプレイパネルは、更に、
二個の隣接画素から選択される一画素に結合され、前記第一キャパシタの前記第二端および前記第二薄膜トランジスタに接続され、第一コモン電極電圧を提供する第一コモン電極ラインと、
前記二個の隣接画素の残りの画素に結合され、前記第一キャパシタの前記第二端および前記第二薄膜トランジスタに接続され、第二コモン電極電圧を提供する第二コモン電極ラインと、
を含み、
前記リセット信号の前記有効時、前記第一コモン電極電圧が肯定極性と否定極性のどちらかに切り換えられ、同様に、前記第二コモン電極電圧が肯定極性  と否定極性のどちらかに切り換えられ、前記第一コモン電極電圧および前記第二コモン電極電圧は、互いに反対の位相であることを特徴とする請求項6に記載のイメージディスプレイシステム。
【請求項１２】
各画素の前記ディスプレイ回路は、更に、
第一端および第二端を有し、前記第一端は前記画素の前記液晶分子の前記制御端に結合され、前記第二端は、前記画素の前記第一キャパシタの前記第二端が結合される前記第一および第二コモン電極ラインの一つに結合される第二キャパシタを含むことを特徴とする請求項11に記載のイメージディスプレイシステム。
【請求項１３】
前記液晶ディスプレイパネルは、更に、複数組のコモン電極ラインを含み、前記コモン電極ラインは、それぞれ、前記液晶ディスプレイパネルの一マルチドメインディスプレイ領域中の複数の画素に対応して、複数のコモン電極電圧を提供し、各前記コモン電極ラインは、前記第一キャパシタの前記第二端で、前記対応画素および前記第二TFTに結合し、前記同じスキャンラインおよび前記同じデータラインに結合される前記画素にとって、前記コモン電極電圧は同じ位相であるが、異なる偏向幅を有し、前記同じスキャンラインおよび隣接するデータラインに結合される前記画素にとって、前記コモン電極電圧は反対の位相であることを特徴とする請求項6に記載のイメージディスプレイシステム。
【請求項１４】
各画素の前記ディスプレイ回路は、更に、
第一端および第二端を有し、前記第一端は前記画素の前記液晶分子の前記制御端に結合され、前記第二端は前記画素の前記第一キャパシタの前記第二端が結合する前記コモン電極ラインに結合される第二キャパシタを含むことを特徴とする請求項13に記載のイメージディスプレイシステム。
【請求項１５】
複数のスキャンライン、複数のデータライン、前記スキャンラインおよび前記データラインにより定義される前記画素アレイを有する液晶ディスプレイパネル中、画素アレイの一画素の液晶分子を駆動するイメージディスプレイ方法であって、
スキャンライン信号に従って、データライン信号を受信および一時的に保存し、前記データライン信号および前記スキャンライン信号は、前記画素に対応する前記データラインおよびスキャンラインにより伝送される工程と、
リセット信号に従って、前記画素の前記液晶分子の制御端の電圧レベルをリセットする工程と、
セット信号に従って、データライン信号を受信および一時的に保存し、前記制御端の前記電圧レベルを調整して、前記液晶分子の回転を制御し、これにより、前記画素のイメージを表示する工程と、
を含み、
前記画素アレイの最後の一列の前記スキャンライン信号が無効になった後、且つ、前記セット信号が有効になる前、前記リセット信号は有効であることを特徴とするイメージディスプレイ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージディスプレイシステム（image  display  system）およびイメージディスプレイ方法に関するものであって、特に、イメージディスプレイシステム内の液晶ディスプレイ（LCD）パネルの画素アレイの各画素の画素構造およびその操作方法に関するものである。    
【背景技術】
【０００２】
3D  眼鏡は、一般に、3D  ディスプレイ技術に用いられる。シャッター  3D  技術は、一般に、3D  眼鏡に用いられる。シャッター  3D  技術によると、左目レンズが有効で透過的である時、右目レンズは無効で、非透過的であり、よって、視聴者は左目イメージを観ることができる。反対に、右目レンズが有効で透過的である時、左目レンズは無効で、非透過型であり、よって、視聴者は、右目イメージを観ることができる。
【０００３】
図1  は、3D  イメージがどのようにして、従来のLCD  パネルの画素アレイにより表示されるかを示すタイミング図である。期間  t1  は、一左目イメージの書き込み時間に対応し(従来の画素アレイの一スキャニング期間（scanning  period）に対応する)、期間  t2は、左目イメージのホールドタイムに対応する  (従来の画素アレイの一ブランキング時間（blanking  period）に対応する)。期間  t2で、  3D  眼鏡の左目レンズが有効で、  3D  眼鏡の右目レンズが無効なので、視聴者は左目イメージを観ることができる。期間  t3と  t4  は、それぞれ、一右目イメージの書き込み時間とホールドタイムに対応する。期間  t4で、右目レンズは有効で、左目レンズは無効なので、視聴者は右目イメージを観ることができる。別の左目イメージでは、期間  t5  と  t6  は、それぞれ、書き込み時間とホールドタイムに対応する。期間  t6で、左目レンズは有効で、右目レンズは無効なので、視聴者は、新しい左目イメージを観ることができる。
【０００４】
しかし、前述の  3Dディスプレイは、表示されるイメージの輝度に大きく影響する。表示されるイメージを見ることが出来るのは、ホールドタイム  (非スキャニング期間、つまり、ブランキング時間)だけだからである。
【０００５】
この他、前述の  3Dディスプレイ  は、クロストーク（crosstalk）問題がある。例えば、期間  t3で画素アレイに書き込まれる右目イメージを参照すると、右目イメージの最後の列が、期間  t3の末期で書き込まれるので、右目レンズが有効になる前(後続の期間  t4で有効)に、最終列の液晶分子は、完全に正しい方向に回転するわけではない。それ故に、視聴者が期間t4で見るのは、最終列でエラーである不正確な右目イメージである。
【０００６】
前述の問題を解決するため、本発明は、新規のイメージディスプレイシステムを提供し、新しい画素構造と画素の操作方法を紹介する。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、イメージディスプレイシステムを提供することを目的とする。本発明のイメージディスプレイシステムは、画素アレイを有する液晶ディスプレイ  (LCD)  パネルを含み、新規の画素構造は以下のようである。
【課題を解決するための手段】
【０００８】
本発明の好ましい例による画素は、ラッチ回路（latch  circuit）およびディスプレイ回路（display  circuit）を含む。ラッチ回路は、スキャンライン信号に従って、データライン信号を、受信および一時的に保存する。ディスプレイ回路の操作は、リセット信号およびセット信号に基づく。リセット信号に従って、ディスプレイ回路は、画素に対応する液晶分子を制御する制御端の電圧レベルをリセットする。セット信号に従って、ディスプレイ信号は、ラッチ回路に一時的に保存されるデータを受信し、制御端の電圧レベルを調整する。このように、制御端により制御される液晶分子が回転し、画素は期待されるイメージを表示する。注意すべきことは、画素アレイの最後の一列のスキャンライン信号が無効になった後、且つ、セット信号が有効になる前、リセット信号が有効であることである。
【０００９】
本発明は、さらに、イメージディスプレイ方法を開示し、液晶ディスプレイパネル中の画素アレイの各画素の液晶分子を駆動する。
【００１０】
スキャンライン信号に従って、データライン信号を受信し、一時的に保存する方法は、リセット信号に従って、画素に関連する液晶分子の制御端の電圧レベルをリセットする工程と、セット信号に従って、一時的に保存されたデータライン信号を受信して、制御端の電圧レベルを調整する工程と、を含み、これにより、液晶分子の回転を制御する。画素アレイの最後の一列のスキャンライン信号が無効になった後、且つ、セット信号が有効になる前、リセット信号は有効である。
【００１１】
本発明の上述の目的、特徴および利点は、以下の好ましい例を添付図面と合わせて検討すれば、より理解されるであろう。
【発明の効果】
【００１２】
本発明は、新規のイメージディスプレイシステムを提供し、新しい画素構造と画素の操作方法により、正確なイメージを示すことができる。
【図面の簡単な説明】
【００１３】
本開示は、以下の添付図面と関連させて、次の様々な実施形態の詳細な説明を考慮することによって、より完全に理解され、明らかとなり得る。
【図１】どのようにして  3D  イメージが従来の液晶ディスプレイパネルの画素アレイにより表示されるかを示すタイミング図である。
【図２Ａ】本発明の好ましい例によるイメージディスプレイシステム  200の断面図である。
【図２Ｂ】イメージディスプレイシステム  200の上面図である。
【図２Ｃ】本発明の好ましい例による画素構造を示す図である。
【図３】図2Cの画素構造を有するイメージディスプレイシステムを制御する信号のタイミング図である。
【図４】本発明の好ましい例による画素構造の回路を示す図である。
【図５Ａ】本発明の別の好ましい例による画素構造の回路を示す図である。
【図５Ｂ】本発明の好ましい例による図5Aで示される第一信号ライン  RST1と第二信号ライン  RST2により伝送される信号のタイミング図である。
【図６Ａ】本発明の別の好ましい例による画素構造の回路を示す図である。
【図６Ｂ】本発明の別の好ましい例による図6Aで示される第一コモン電極ライン  TFT_COM1と第二コモン電極ライン  TFT_COM2  により伝送される信号のタイミング図である。
【図７Ａ】本発明の別の好ましい例による画素構造の回路を示す図である。
【図７Ｂ】本発明の好ましい例による図7Aで示される第一から第四コモン電極ラインTFT_COM1〜TFT_COM4  により伝送される信号のタイミング図である。
【発明を実施するための形態】
【００１４】
本明細書で詳細に説明され、添付の図面に示される装置および方法は、非限定的な例示的実施形態であること、並びに、本発明の各種の実施形態の範囲は、特許請求の範囲によってのみ定義されることは、当業者には理解されよう。
本発明のイメージディスプレイシステムの液晶ディスプレイパネル中の画素アレイの各画素の構造は以下で詳述する。
【００１５】
図2Aは、本発明の好ましい例によるイメージディスプレイシステム200の断面図であり、イメージディスプレイシステム200の液晶ディスプレイパネル210が示される。液晶ディスプレイパネル210は、カラーフィルター(CF)基板、液晶分子(LC)、TFT基板を含む。図のように、本発明のイメージディスプレイシステムは、さらに、液晶ディスプレイパネル210の下側に設置され、光線を液晶ディスプレイパネル210に提供するバックライトモジュール240を含む。  
図2Bは、イメージディスプレイシステム200を示す図である。イメージディスプレイシステム200は、複数のスキャンラインGi,Gi+1,Gi+2…、複数のデータラインDj,Dj+1,Dj+2…およびスキャンラインとデータラインにより定義される画素アレイ220を有する液晶ディスプレイパネル210を含む。注意すべきことは、マルチドメインディスプレイ技術において、複数の画素は、同じスキャンラインおよび同じデータラインにより制御されることである。
【００１６】
図2Cは、本発明の好ましい例による画素構造を示す図である。画素230に関連する液晶分子はLCと表示する。液晶分子LCは、制御端CNにより制御され、さらに、コモン電極CF_COMに結合される。画素230は、スキャンラインGiおよびデータラインDjに結合され、ラッチ回路232およびディスプレイ回路  234を有する。ラッチ回路  232  は、スキャンライン  Gi上のスキャンライン信号に従って、データライン  Dj上のデータライン信号を、受信および一時的に保存する。以下では、簡潔にするため、スキャンラインおよびスキャンライン信号、データラインおよびデータライン信号は同じ表示である。ディスプレイ回路  234  は、リセット信号  Resetおよびセット信号  Setに従って機能する。リセット信号  Resetに従って、ディスプレイ回路  234  は、画素  230の液晶分子LC  を制御する制御端  CN  の電圧レベルをリセットする。セット信号  Setに従って、ディスプレイ回路  234は、ラッチ回路  232に一時的に保存されたデータライン信号  Dj  を受信し、制御端  CNの電圧レベルを調整して、これにより、液晶分子LCの回転を制御する。このように、画素  230  は期待されるイメージを表示する。
【００１７】
図3は、本発明のイメージシステムがどのように操作するかを示すタイミング図である。期間  TAはスキャニング期間として定義され、画素アレイのスキャンライン  G1…GN  が順に有効になり、よって、全画素のラッチ回路は、システムにより表示されようとしているイメージのデータを、受信および一時的に保存する。期間  TBは、リセット信号  Resetおよびセット信号  Setに設定された“非スキャニング期間”  である。図のように、最後の一列GNのスキャンライン信号が無効になった後、且つ、セット信号  Set  が有効になる前、リセット信号  Reset  の有効期間が設定される。全画素のディスプレイ回路は、同じリセット信号  Resetおよび同じセット信号  Setを使用する。このように、全画素の液晶分子を制御する制御端は、リセット信号  Resetにより同時にリセットされ、その後、セット信号  Setに従って、同時に設定される。期間  TA  で一時的に保存されるイメージデータは、セット信号  Setが有効になるまで、液晶分子に影響せず、液晶分子の状態は、リセット信号  Resetが次に有効になるまで維持される。注意すべきことは、セット信号  Set  が有効に切り換わった後、且つ、リセット信号  Reset  が有効に切り換わる前の特定期間が、イメージディスプレイに適することである。従来の3D  ディスプレイ技術と比較すると、時間が十分である。従来の  3Dディスプレイの輝度問題が速やかに解決される。
【００１８】
注意すべきことは、セット信号  Setに従って、液晶分子の制御端を設定する時、液晶分子を希望する方向に回転させるのに、大量の時間を費やすことである。確実に、正確なイメージだけを視聴者に見せるため、イメージディスプレイシステム中のバックライトモジュールが特別に設計される。例えば、図3で示されるバックライトモジュール制御タイミング  BLU  を参照すると、バックライトモジュールは、液晶分子が定常状態で回転した後、オンになり、リセット信号  Resetが有効になった時、オフになる。このようにして、従来の3D  イメージディスプレイのクロストーク問題が解決される。
【００１９】
3Dディスプレイの応用において、イメージディスプレイシステムは、さらに、3D眼鏡を含む。3D眼鏡は、シャッター3D技術に従って操作する。右目レンズおよび左目レンズ間の切り換えはセット信号  Setに基づき、一例は、図3の3D  眼鏡制御タイミング  3D_glassとして表示される。期間  TA、一左目イメージが受信され、画素アレイ中のラッチ回路に一時的に保存される。期間  TBで、セット信号Setを有効にすることにより、液晶分子が回転し、左目イメージが表示される。視聴者に表示されている左目イメージを見せるため、3D眼鏡の右目レンズがオフになり、3D眼鏡の左目レンズが続いてオンになる。続いて、期間  TCで、一右目イメージが受信され、画素アレイ中のラッチ回路に一時的に保存される。期間  TDで、セット信号を有効にすることにより、液晶分子が回転し、右目イメージが表示される。視聴者に表示されている右目イメージを見せるため、3D眼鏡の右目レンズがオンになり、3D眼鏡の左目レンズが続いてオフになる。
【００２０】
図4は、本発明の好ましい例による画素構造を示す図である。この図中、一画素は、スキャンライン  Giおよびデータライン  Dj  に結合され、ラッチ回路  432_1  およびディスプレイ回路  434_1  を含む。ラッチ回路  432_1は、第一端  A  と第一端Aとは反対側にある第二端  B  を有する第一キャパシタC1および第一TFT  T1を含む。第一TFT  T1  は、スキャンライン信号  Gi  により制御され、データライン信号  Dj  を第一キャパシタ  C1の第一端  Aに結合する。ディスプレイ回路  434_1は、第二TFT  T2、第三TFT  T3、第二キャパシタ  C2を有する。第二TFT  T2はリセット信号  Resetにより制御され、画素の液晶LCを制御する制御端CNの電圧レベルを、リセット電圧レベルにリセットする。第三TFT  T3  はセット信号  Setにより制御され、第一キャパシタ  C1の第一端  A  を液晶分子LCの制御端  CNに結合する。第二キャパシタ  C2  は、ユーザーに選択される任意選択要素である。第二キャパシタ  C2の第一端  E  は、液晶分子LCの制御端  CN  に結合される。図4の好ましい例では、コモン電極ラインTFT_COMが液晶ディスプレイパネル  210に提供される。コモン電極ライン  TFT_COMは、第一キャパシタ  C1の第二端  B、第二キャパシタ  C2の第二端  F  および第二TFT  T2に結合される。コモン電極  TFT_COMにより提供される一定電圧レベルは、電圧レベルとして用いられる。画素アレイのその他の画素は類似の画素構造により形成される。例えば、スキャンライン  Gi+1およびデータライン  Dj  に結合される画素は、ラッチ回路  432_2およびディスプレイ回路  434_2を含む。
【００２１】
図3のタイミング図を参照して、図4の画素構造の操作を討論する。画素アレイがスキャンされる時(例えば、期間  TA)、スキャンラインGiの有効により、データライン信号Djが、第一TFT  T1により、第一キャパシタ  C1  に保存され、後続のリセット信号  Resetの有効により、第二TFT  T2  がオンになり、液晶分子LCの制御端CN  をコモン電極ライン  TFT_COMで提供される一定電圧レベルにリセットする。その後、リセット信号  Resetを無効にし、セット信号  Setを有効にすることにより、第二TFT  T2がオフになり、第三TFT  T3がオンになり、第一キャパシタ  C1  に保存される電荷が液晶分子LC  および第二キャパシタ  C2にシェアされる(即ち、電荷共有効果)。液晶分子LC  の制御端CNの電圧レベルが調整され、これにより、液晶分子LC  が回転する。注意すべきことは、ラッチ回路  432_1  とディスプレイ回路  434_1間の接続がセット信号  Setの有効状態に制限され、これにより、ラッチ回路  432_1が次のフレームのイメージデータを受信、並びに保存する時、ディスプレイ回路  434_1はラッチ回路  432_1  の動作により影響されず、現在のフレームの表示が維持されることである。
【００２２】
しかし、本発明の技術は電荷共有効果を含んでおり、故に、第一キャパシタ  C1  が大型のキャパシタでないと、液晶分子LCの制御端CNにシェアされる電荷を十分に提供し、液晶分子を希望する方向に回転させることができない。大型の第一キャパシタC1は、口径比を劇的に減少させる可能性がある。よって、図5Aで、別の画素構造の実施方式を開示する。
【００２３】
図5Aを参照すると、一定電圧レベルを提供するコモン電極ライン  TFT_COM  に加え、浮遊電圧を伝送する第一信号ライン  RST1および第二信号ライン  RST2  が提供される。画素アレイ中、各第一キャパシタ  C1  と各第二キャパシタ  C2  は、図4で示されるのと同じ方式で、コモン電極ライン  TFT_COM  で、一定電圧レベルに結合される。しかし、リセット電圧レベルのソース中に特別な設計がある。スキャンライン  Giおよびデータライン  Djに結合される画素を参照すると、画素は、ラッチ回路  532_1  およびディスプレイ回路  534_1を有し、第二TFT  T2  は第一信号ライン  RST1に結合されて、第一信号ライン  RST1により伝送される第一信号を用いて、リセット電圧レベルを得る。スキャンラインGi  およびデータラインDj+1に結合される画素を参照すると、画素は、ラッチ回路  532_2  およびディスプレイ回路  534_2を有し、第二信号ライン  RST2で提供される第二信号を用いて、リセット電圧レベルを得る。スキャンライン  Gi+1  およびデータライン  Djに結合される画素を参照すると、画素は、ラッチ回路  532_3  およびディスプレイ回路  534_3を含み、第二信号ライン  RST2で提供される第二信号を用いて、リセット電圧レベルを得る。スキャンライン  Gi+1  およびデータライン  Dj+1に結合される画素を参照すると、画素は、ラッチ回路  532_4およびディスプレイ回路  534_4を含み、第一信号ライン  RST1で提供される第一信号を用いて、リセット電圧レベルを得る。簡単には、隣接画素は異なる信号ラインに結合されて、リセット電圧レベルを得る。
【００２４】
図5Bは、第一信号ライン  RST1および第二信号ライン  RST2により伝送される信号のタイミング図である。コモン電極ライン  TFT_COMにより提供される一定電圧レベルV_COMを参照すると、第一信号ライン  RST1  上の第一信号は、肯定極性および否定極性間で切り換わる。注意すべきことは、第一信号ライン  RST1上の第一信号および第二信号ライン  RST2上の第二信号は位相が反対である。図のように、リセット電圧はバイアスがかけられて、一定電圧レベル  V_COMから偏位する。このように、液晶分子  LC  の制御端CNは、リセット信号  Resetの有効期間に、一定レベルにプリチャージされる。それ故に、  通常サイズの第一キャパシタ  C1は、液晶分子LCの制御端CN  を駆動し、液晶分子を希望する方向に回転するのに十分である。肯定/否定極性切り換えは、液晶分子の転極（polarity  inversion）に対し設計される。肯定/否定極性切り換えのタイミングは、別のフレームのスキャンに更新する時に発生する。例えば、第一列  G1のスキャンライン信号が有効に切り換わる時、肯定/否定極性切り換えが発生する。
【００２５】
図6Aは、別の好ましい例による画素構造を示す図である。注意すべきことは、一定電圧レベル  (例えば、前述のコモン電極ライン  TFT_COM)を提供するコモン電極ラインがないことである。代わりに、浮遊電圧レベルの第一コモン電極ライン  TFT_COM1および第二コモン電極ライン  TFT_COM2  が提供される。スキャンライン  Giおよびデータライン  Djに結合される画素を参照すると、ラッチ回路  632_1  およびディスプレイ回路  634_1を有する。この画素中、第一キャパシタ  C1の第二端B  および第二キャパシタ  C2の第二端Fは両方とも第一コモン電極ライン  TFT_COM1  に結合され、第二トランジスタT2  は第一コモン電極ライン  TFT_COM1に結合されて、第一コモン電極ライン  TFT_COM1により伝送される第一コモン電極電圧をリセット電圧レベルとする。スキャンライン  Gi  およびデータライン  Dj+1に結合される画素を参照すると、ラッチ回路  632_2  およびディスプレイ回路  634_2を有し、画素構造で示されるキャパシタは全て、第二コモン電極ライン  TFT_COM2に結合され、第二コモン電極ライン  TFT_COM2により伝送される第二コモン電極電圧は、画素のリセット電圧レベルとして用いられる。スキャンライン  Gi+1  およびデータライン  Djに結合される画素を参照すると、ラッチ回路  632_3およびディスプレイ回路  634_3を有し、画素構造で示されるキャパシタは全て、第二コモン電極ライン  TFT_COM2  に結合され、第二コモン電極ライン  TFT_COM2により伝送される第二コモン電極電圧は、画素のリセット電圧レベルとして用いられる。スキャンライン  Gi+1およびデータライン  Dj+1に結合される画素を参照すると、ラッチ回路  632_4  およびディスプレイ回路  634_4を有し、画素構造で示されるキャパシタは、全て、第一コモン電極ライン  TFT_COM1  に結合され、第一コモン電極ライン  TFT_COM1  により伝送される第一コモン電極電圧は、画素のリセット電圧レベルとして用いられる。簡単には、隣接する二個の画素において、一画素が第一コモン電極ライン  TFT_COM1に結合される時、もう一つは、第二コモン電極ライン  TFT_COM2に結合される。隣接する画素は異なるコモン電極ラインに結合される。
【００２６】
図6Bは、第一コモン電極ライン  TFT_COM1および第二コモン電極ライン  TFT_COM2により伝送される信号のタイミング図である。固定コモン電圧レベル  V_COMから外れる第一コモン電極電圧  (第一コモン電極ラインと同様に、TFT_COM1と表記される)  は、肯定極性および否定極性のどちらかである。注意すべきことは、第一コモン電極電圧  TFT_COM1での相隣する二回の偏向が、反対極性であることである。固定コモン電圧レベル  V_COMから外れる第二コモン電極電圧  (第二コモン電極ラインと同様にTFT_COM2で表記される)  は、肯定極性  および否定極性のどちらかである。注意すべきことは、第一および第二コモン電極電圧TFT_COM1  および  TFT_COM2が、反対の極性であることである。このように、液晶分子LCの制御端CN  は、リセット信号  Resetの有効期間に、一定レベルにプレチャージされる。それ故に、通常サイズの第一キャパシタ  C1は、液晶分子LCの制御端CN  を駆動して、液晶分子を希望する方向に回転するのに十分である。肯定/否定極性切り換えは液晶分子の転極の対し設計される。残りの期間、第一および第二コモン電極電圧TFT_COM1  および  TFT_COM2は、固定コモン電圧レベル  V_COM  で維持されるので、画素内のキャパシタは、コモン電圧源として機能する。
【００２７】
図7A  は、別の好ましい例による画素構造を示す図で、マルチドメインディスプレイ技術を紹介する。注意すべきことは、一定電圧レベル  (例えば、前述のコモン電極ライン  TFT_COM)を提供するコモン電極ラインがないことである。代わりに、浮遊電圧レベルの複数のコモン電極ラインが提供される。図のように、第一コモン電極ライン  TFT_COM1、第二コモン電極ライン  TFT_COM2、第三電極ライン  TFT_COM3、第四電極ライン  TFT_COM4がある。
【００２８】
図7Aの好ましい例では、  二個の画素は、スキャンライン  Giおよびデータライン  Dj  に結合されて、一マルチドメインディスプレイ領域を生成し、一個の画素はラッチ回路  732_1およびディスプレイ回路  734_1  を有し、もう一個の画素は、ラッチ回路  732_3  およびディスプレイ回路  734_3を有する。マルチドメインディスプレイ領域の構造は、以下で詳述される。図のように、二個の画素中、第一TFTは共に、同じスキャンライン  Gi  により制御され、どちらも、同じデータライン  Djに結合される。注意すべきことは、異なるコモン電極ラインは二個の画素に結合され、二個の画素に、異なるリセット電圧レベルを提供することである。上部画素は、第一コモン電極ライン  TFT_COM1で提供される第一コモン電極電圧を、リセット電圧レベルとする。下部画素は、第四コモン電極ライン  TFT_COM4で提供される第四コモン電極電圧を、リセット電圧レベルとする。上部画素中、第一コモン電極ライン  TFT_COM1だけをリセット電圧レベルのソースとするのではなく、画素構造中のキャパシタの第二端と第二TFTが第一コモン電極ライン  TFT_COM1に結合される。下部画素中、第四コモン電極ライン  TFT_COM4だけをリセット電圧レベルのソースとするのではなく、画素構造中のキャパシタの第二端と第二TFTが第四コモン電極ライン  TFT_COM4に結合される。
【００２９】
図7A  は、別のマルチドメインディスプレイ領域を示し、同じスキャンライン  Giおよび同じデータライン  Dj+1に接続される二個の画素を含む。上部画素は、ラッチ回路  732_2  およびディスプレイ回路  734_2  を有し、下部画素は、ラッチ回路  732_4  およびディスプレイ回路  734_4を有する。二個の画素中、第一TFTは共に、同じスキャンライン  Giにより制御され、どちらも同じデータライン  Dj+1に結合される。注意すべきことは、異なるコモン電極ラインが二個の画素に結合されて、異なる二個の画素に、異なるリセット電圧レベルを提供することである。上部画素は、第二コモン電極ライン  TFT_COM2で提供される第二コモン電極電圧をリセット電圧レベルとする。  下部画素は、第三コモン電極ライン  TFT_COM3で提供される第三コモン電極電圧をリセット電圧レベルとする。上部画素中、第二コモン電極ライン  TFT_COM2だけをリセット電圧レベルのソースとするのではなく、画素構造中のキャパシタの第二端と第二TFTが第二コモン電極ライン  TFT_COM2に結合される。下部画素中、第三コモン電極ライン  TFT_COM3だけをリセット電圧レベルのソースとするのではなく、  画素構造中のキャパシタの第二端と第二TFTが第三コモン電極ライン  TFT_COM3に結合される。
【００３０】
図7Bは、第一から第四コモン電極ライン  TFT_COM1  -  TFT_COM4により伝送される信号のタイミング図である。信号は、以下で詳述される。  
スキャンライン  Giおよびデータライン  Djに結合されるマルチドメインディスプレイ領域を参照すると、この領域で画素に結合される第一および第四コモン電極ラインTFT_COM1  および  TFT_COM4は、同相信号を伝送する。リセット信号  Resetが有効状態の時、固定コモン電圧レベル  V_COMから外れる第一および第四コモン電極ラインTFT_COM1  および  TFT_COM4上の同相信号は、肯定極性および否定極性のどちらかである。注意すべきことは、  相隣する二回の偏向は反対極性で、且つ、第一コモン電極ライン  TFT_COM1および第四コモン電極ライン  TFT_COM4の偏向幅が異なることである。リセット電圧レベルを固定コモン電圧レベルからシフトすることにより、液晶分子LCの制御端CN  は、リセット信号  Resetの有効期間で、一定レベルにプレチャージされる。それ故に、通常サイズの第一キャパシタ  C1は、液晶分子LCの制御端CN  を駆動し、液晶分子を希望する方向に回転するのに十分である。第一コモン電極ラインと第四コモン電極ラインの偏向幅が異なるので、マルチドメインディスプレイ領域中の二個の画素は、同じデータライン信号に違った反応を示す。よって、二個の画素の液晶分子は、二個の異なる角度に回転して、マルチドメインディスプレイ技術を実現する。肯定/否定極性切り換えは、液晶分子の転極に対して設計される。残りの期間、第一および第四コモン電極電圧TFT_COM1およびTFT_COM4  は固定コモン電圧レベル  V_COM  で維持されるので、実行可能になって、第一および第四コモン電極ライン  TFT_COM1およびTFT_COM4を、図で示されるキャパシタのコモン電圧源とする。
【００３１】
スキャンライン  Giおよびデータライン  Dj+1に結合されるマルチドメインディスプレイ領域を参照すると、第二および第三コモン電極ライン  TFT_COM2  およびTFT_COM3は、第一および第四コモン電極ライン  TFT_COM1〜TFT_COM4と同様に操作する。注意すべきことは、液晶分子の転極のために、第二および第三コモン電極ライン  TFT_COM2およびTFT_COM3  により伝送される信号は、第一および第四コモン電極ライン  TFT_COM1およびTFT_COM4により伝送される信号と反対の位相であることである。簡単には、画素は同じスキャンラインに結合され、同じデータラインは、異なる偏向幅を有する同相のコモン電極電圧に結合される。同じスキャンラインおよび二個の隣接するデータラインに結合される二個の画素は、互いの反対の位相で、二個のコモン電極電圧に結合される。
前述の画素構造に加え、この段落で、前述の画素構造のイメージディスプレイ方法が開示される。イメージディスプレイ方法により、液晶ディスプレイパネル内の画素アレイの一画素に関連する液晶分子が駆動される。本方法は以下の工程を含む。スキャンライン信号に従って、データライン信号を受信し、一時的に保存する工程と、リセット信号に従って、液晶分子の制御端の電圧レベルをリセットする工程と、セット信号に従って、一時的に保存されたデータライン信号を受信し、これにより、制御端の電圧レベルを調整し、液晶分子の回転を制御して、画素のイメージを表示する工程と、を含む。注意すべきことは、最後の列のスキャンライン信号が無効になった後、且つ、セット信号が有効になる前、リセット信号が有効になることである。
【００３２】
注意すべきことは、前述の  3D  イメージディスプレイは、これらは決して本発明に限定するものではないことである。開示される画素構造および操作技術は、同様に、2D  イメージディスプレイにも応用できる。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【符号の説明】
【００３３】
200              イメージディスプレイシステム；
210              ディスプレイパネル；            
220              画素アレイ；        
230              画素；                   
232              ラッチ回路；        
234              ディスプレイ回路；              
240                バックライトモジュール；
432_1と432_2      ラッチ回路；
434_1と434_2      ディスプレイ回路；
532_1と532_4      ラッチ回路；
534_1と534_4      ディスプレイ回路；
632_1と632_4      ラッチ回路；
634_1と634_4      ディスプレイ回路；
732_1と732_4      ラッチ回路；
734_1と734_4      ディスプレイ回路；
BLU                バックライトモジュール制御タイミング；
C1、C2              第一、第二キャパシタ；
CF_COM              コモン電極；
CN                  液晶分子LCの制御端；
Dj、Dj+1、Dj+2      データライン；
G1…GN              スキャンライン；
LC                  液晶分子；
T1、T2、T3          第一、第二、第三薄膜トランジスタ；
t1…t6、TA…TB      期間；
RST1、RST2          第一、第二信号ライン；
TFT_COM              コモン電極ライン；
TFT_COM1…TFT_COM4  第一…第四コモン電極線；
V_COM                一定電圧レベル；
A                    第一電容C1の第一端；
B                    第一キャパシタC1の第二端；
E                    第二キャパシタC2の第一端；
F                    第二キャパシタC2の第二端。
【図１】
2012181519.tif 000003
【図２Ａ】
2012181519.tif 000004
【図２Ｂ】
2012181519.tif 000005
【図２Ｃ】
2012181519.tif 000006
【図３】
2012181519.tif 000007
【図４】
2012181519.tif 000008
【図５Ａ】
2012181519.tif 000009
【図５Ｂ】
2012181519.tif 000010
【図６Ａ】
2012181519.tif 000011
【図６Ｂ】
2012181519.tif 000012
【図７Ａ】
2012181519.tif 000013
【図７Ｂ】
2012181519.tif 000014