(57)【要約】【課題】配線の低抵抗化を図る。【解決手段】本実施形態の半導体装置は、半導体基板１０を覆う第１の層間絶縁膜上に設けられる配線６０と、配線６０の上面上に設けられるキャップ層６８と、配線６０と第２の層間絶縁膜との間に設けられるバリア膜６２と、を含む。配線６０は高融点導電層を含み、配線６０の配線幅Ｗ１は、キャップ層６８の幅Ｗ２よりも小さい。バリア膜６２は、高融点導電層６０が含む元素の化合物からなり、配線６０を覆う層間絶縁膜６９，７０に起因する不純物が配線６０内に拡散するのを抑制する。【選択図】図１
2012253148.tif 000002
【特許請求の範囲】
【請求項１】
素子が形成された半導体基板を覆う第１の層間絶縁膜上に設けられた配線と、
前記配線の上面上に設けられるキャップ層と、
前記配線と前記配線を覆う第２の層間絶縁膜との間に設けられるバリア膜と、
を具備し、
前記配線は、高融点導電層を含み、前記配線の配線幅は、前記キャップ層の幅よりも小さく、
前記バリア膜は、前記高融点導電層が含む元素の化合物から構成され、前記第２の層間絶縁膜に起因する不純物が前記配線内に拡散するのを抑制する、
ことを特徴とする半導体装置。
【請求項２】
前記高融点導電層の再結晶化温度は、１０００℃以下である、ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記高融点導電層は、Ｍｏ、Ｗ、Ｒｕ、Ｔａ、Ｃｏ及びＮｉを含むグループから選択される少なくとも１つの材料を含む、ことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記高融点導電層がＭｏ層を含む場合、前記バリア膜はＭｏＯ２膜を含む、ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記高融点導電層は、前記高融点導電層を構成する高融点金属より化合物生成エネルギーが小さい添加元素をさらに含み、前記バリア膜は、前記添加元素の化合物を含む、ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項６】
前記高融点導電層内のバリア膜側における前記添加元素の濃度は、前記高融点導電層内の中央部における前記添加元素の濃度より高い、ことを特徴とする請求項５に記載の半導体装置。
【請求項７】
半導体基板上に、第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に、配線としての高融点導電層を形成する工程と、
所定の配線パターンに加工された前記高融点導電層に対して、還元雰囲気中の第１の熱処理を施す工程と、
前記高融点導電層に対して反応ガス雰囲気中の第２の熱処理を施して、前記高融点導電層が含む金属の化合物から構成されるバリア膜を、前記高融点導電層の露出面上に形成する工程と、
前記高融点導電層を覆う第２の層間絶縁膜を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項８】
前記高融点導電層は、Ｍｏ、Ｗ、Ｒｕ、Ｔａ、Ｃｏ及びＮｉを含むグループから選択される少なくとも１つの材料を含む、ことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
高融点金属と前記高融点金属より化合物生成エネルギーが小さい添加元素を含む前記高融点導電層に対して、前記第２の熱処理が施され、
前記添加元素のセルフパッシベーションによって、前記添加元素の化合物を含む前記バリア膜が形成される、ことを特徴とする請求項７又は８に記載の半導体装置の製造方法。
【請求項１０】
前記第１及び第２の熱処理の一方において、前記高融点導電層を結晶化させる、ことを特徴とする請求項７乃至９のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の配線において、銅（Ｃｕ）が、配線及びビアを形成するための低抵抗配線材料として、主に用いられている。
【０００３】
最先端の半導体装置に用いられる配線構造において、配線及びビアの微細化が進んでいる。微細化の結果として、電子の界面非弾性散乱による抵抗率の上昇や、電流密度の増加、ストレスマイグレーション又はエレクトロマイグレーションによる信頼性の劣化が、配線構造の問題として、顕在化している。
【０００４】
さらに、微細化が進むにつれて、上記の問題に加え、Ｃｕのように長い平均自由工程を有する低抵抗配線材料は、電気抵抗のサイズ依存性が微細化によって顕著になる。
【０００５】
また、Ｃｕを用いた配線は、ダマシン構造を有するため、配線材としてのＣｕに加えて、バリアメタル膜が、配線材が埋め込まれる配線溝（ダマシン溝）内に形成される。そのため、形成された配線溝の寸法に対して、配線の電気伝導に寄与する実効的な配線の断面寸法（断面積）は、減少する。
【０００６】
また、ＤＲＡＭ、フラッシュメモリ、或いは、クロスポイント構造のメモリにおいて、それらの製造プロセスの観点から、トランジスタのゲート電極及び配線は、高融点かつ低抵抗の材料が用いられることが好ましい場合がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−２３６３３０号公報
【特許文献２】特開２００９−２６７２９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
配線の低抵抗化を図る技術を提案する。
【課題を解決するための手段】
【０００９】
本実施形態の半導体装置は、素子が形成された半導体基板を覆う第１の層間絶縁膜上に設けられた配線と、前記配線の上面上に設けられるキャップ層と、前記配線と前記配線を覆う第２の層間絶縁膜との間に設けられるバリア膜と、を具備し、前記配線は、高融点導電層を含み、前記配線の配線幅は、前記キャップ層の幅よりも小さく、前記バリア膜は、前記高融点導電層が含む元素の化合物から構成され、前記第２の層間絶縁膜に起因する不純物が前記配線内に拡散するのを抑制する。
【図面の簡単な説明】
【００１０】
【図１】本実施形態の半導体装置の構成を説明するための図。
【図２】本実施形態の半導体装置の形成条件を説明するための図。
【図３】本実施形態の半導体装置の形成条件を説明するための図。
【図４】本実施形態の半導体装置の形成条件を説明するための図。
【図５】本実施形態の半導体装置の形成条件を説明するための図。
【図６】本実施形態の半導体装置の形成条件を説明するための図。
【図７】本実施形態の半導体装置の形成条件を説明するための図。
【図８】本実施形態の半導体装置の形成条件を説明するための図。
【図９】本実施形態の半導体装置の形成条件を説明するための図。
【図１０】本実施形態の半導体装置の形成条件を説明するための図。
【図１１】本実施形態の半導体装置の形成条件を説明するための図。
【図１２】本実施形態の半導体装置の形成条件を説明するための図。
【図１３】本実施形態の半導体装置の形成条件を説明するための図。
【図１４】本実施形態の半導体装置の変形例を示す図。
【図１５】本実施形態の半導体装置の変形例を示す図。
【図１６】本実施形態の半導体装置の変形例を示す図。
【図１７】本実施形態の半導体装置の応用例を示す図。
【図１８】本実施形態の半導体装置の応用例を示す図。
【図１９】本実施形態の半導体装置の応用例を示す図。
【図２０】本実施形態の半導体装置の応用例を示す図。
【図２１】本実施形態の半導体装置の製造方法１の一工程を示す断面工程図。
【図２２】本実施形態の半導体装置の製造方法１の一工程を示す断面工程図。
【図２３】本実施形態の半導体装置の製造方法１の一工程を示す断面工程図。
【図２４】本実施形態の半導体装置の製造方法１の一工程を示す断面工程図。
【図２５】本実施形態の半導体装置の製造方法１の一工程を示す断面工程図。
【図２６】本実施形態の半導体装置の製造方法２の一工程を示す断面工程図。
【図２７】本実施形態の半導体装置の製造方法２の一工程を示す断面工程図。
【図２８】本実施形態の半導体装置の製造方法２の一工程を示す断面工程図。
【図２９】本実施形態の半導体装置の製造方法２の一工程を示す断面工程図。
【図３０】本実施形態の半導体装置の製造方法２の一工程を示す断面工程図。
【発明を実施するための形態】
【００１１】
［実施形態］  
以下、図１乃至図３０を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
【００１２】
（１）  構成  
図１を参照して、本実施形態の半導体装置の構成について、説明する。図１は、本実施形態の半導装置の構成を模式的に示す断面図である。
【００１３】
半導体装置及び半導体装置が含む回路を形成する素子Ｔｒが、半導体基板１０上に、設けられている。
【００１４】
図１において、電界効果トランジスタＴｒが、半導体装置を形成する素子Ｔｒとして、図示されている。電界効果トランジスタは、例えば、ＭＯＳトランジスタである。
【００１５】
トランジスタＴｒは、半導体基板１０内の素子形成領域（アクティブ領域）２９内に、設けられている。素子形成領域は、素子分離領域によって、定義されている。素子形成領域２９内には、ｐ型又はｎ型のウェル領域が設けられている。素子分離領域内に形成されたトレンチ内には、ＳＴＩ（Shallow Trench Isolation）構造の絶縁膜１９が、埋め込まれている。
【００１６】
トランジスタＴｒのゲート電極２１は、ゲート絶縁膜２２を介して、素子形成領域２９の表面上に設けられている。素子形成領域２９内には、トランジスタＴｒのソース／ドレインとしての２つの拡散層２３が設けられている。素子形成領域２９内における２つの拡散層２３間の領域が、トランジスタＴｒのチャネル領域となる。ゲート電極２１に所定の電圧が印加されることによって、チャネル領域の表層部（ゲート絶縁膜２２の下方）に、チャネル（反転層）が形成される。
【００１７】
尚、半導体装置が、抵抗素子、容量素子又はメモリ素子など、電界効果トランジスタ以外の素子を含んでいるのは、もちろんである。
【００１８】
第１の層間絶縁膜７０が、トランジスタＴｒを覆うように、半導体基板１０上に設けられている。コンタクトプラグ５１が、拡散層２３に接続されるように、層間絶縁膜７０内に形成されたコンタクトホール内に埋め込まれている。尚、ゲート電極２１に接続されるコンタクトプラグも、層間絶縁膜７０内に形成されている。
【００１９】
第１の配線５０が、コンタクトプラグ５１に接続されるように、層間絶縁膜７０上に設けられている。第１の配線５０は、半導体基板１０の表面からの高さ（半導体基板１０の表面に対して垂直方向の位置）を基準として、第１の配線レベル内に設けられている。
【００２０】
第２の層間絶縁膜７１が、配線５０上及び第１の層間絶縁膜７０上に設けられている。ビアプラグ５２が、第２の層間絶縁膜７１内に形成されたコンタクトホール（ビアホール）内に、設けられている。
【００２１】
第２の配線６０が、ビアプラグ５２に接続されるように、第２の層間絶縁膜７１上に設けられている。第２の配線６０は、第２の配線レベルに設けられている。  
第３の層間絶縁膜７２が、配線６０及び層間絶縁膜７１上に、設けられている。
【００２２】
ここで、第２の配線６０を用いて、本実施形態の半導体装置に用いられる配線の構造について、より具体的に説明する。
【００２３】
本実施形態の半導体装置において、配線６０は、高融点導電体を含む導電層を用いて、形成される。本実施形態における高融点導電体とは、融解温度（融点）ＴＭが、１０００℃以上、より好ましくは、１１００℃より高い金属又は金属化合物のことである。高融点導電体は、ＡｌやＣｕに比較して、配線の微細化の影響を受けにくい。
【００２４】
密着層６７は、配線６０と層間絶縁膜７１との間、及び、配線６０とビアプラグ５２との間に、設けられている。密着層６７は、配線６０と他の部材との密着性を確保するために設けられ、密着層６７は、配線６０が層間絶縁膜７１及びプラグ５２から剥離するのを防止する。また、密着層６７は、例えば、バリアメタルとしての機能を有し、配線６０と層間絶縁膜７１との間に生じる不純物の拡散、及び、配線６０とプラグ５２との間に生じる不純物の拡散を、防止する。  
例えば、密着層６７には、窒化チタン（ＴｉＮ）が用いられる。但し、密着層６７の材料は、配線６０の材料に応じて、適宜変更されてもよい。例えば、配線がＭｏによって形成される場合には、窒化モリブデン（ＭｏＮ）が、密着層６７として用いられる。
【００２５】
例えば、配線６０の上部（上面）上には、絶縁膜６８が設けられている。絶縁膜６８は、配線６０を加工するためのマスクの一部として用いられる。以下では、絶縁膜６８のことを、キャップ層とよぶ。配線６０と上層の配線レベルの配線とを接続されるビアプラグの形成位置において、キャップ層６８は、配線６０の上面から除去されている。尚、キャップ層６８は、配線６０上に残存させなくともよく、キャップ層６８は、配線６０が加工された後に、除去されてもよい。
【００２６】
パッシベーション膜（スペーサ膜ともよばれる）としての絶縁膜６９は、メタル層６１を覆っている。以下では、キャップ層６８及びパッシベーション膜６９のことを、層間絶縁膜として説明する場合がある。
【００２７】
拡散防止膜６２は、導電層６０の外周に沿って、形成されている。図１に示される配線の構造において、拡散防止膜６２は、導電層６０の側部（側面）上に設けられている。図１において、拡散防止膜６２は、導電層６０とパッシベーション膜６９との間に介在している。拡散防止膜６２は、パッシベーション膜６９や層間絶縁膜７２を形成する際の酸化種又は窒化種が導電層６０内に拡散するのを、抑制する。以下では、導電層６０に対する不純物の拡散を抑制する膜６２のことを、バリア膜６２とよぶ。  
バリア膜６２は、導電層６０を形成する材料（配線材）の酸化物又は窒化物である。例えば、配線６０がＭｏを用いて形成された場合、バリア膜６２は、二酸化モリブデン（ＭｏＯ２）を含む。尚、バリア膜６２は、酸窒化膜又は炭化膜でもよい。
【００２８】
例えば、バリア膜６２が、導電層６０に対する酸化処理または窒化処理によって導電層６０の側面上に形成された場合、導電層６０の幅Ｗ１は、キャップ層６８の幅Ｗ２よりも小さくなっている。
【００２９】
例えば、配線としての高融点導電層６０の配線幅Ｗ１は、半導体装置の配線パターン及び配線レベルに応じて、３０ｎｍ以上、５００ｎｍ以下の範囲で設定される。尚、配線６０の配線幅Ｗ１は、５００ｎｍより大きい値に設定される場合もある。また、配線６０の配線幅Ｗ１は、側壁転写技術などの微細加工技術を用いて、露光による解像度の限界より小さい寸法（例えば、２０ｎｍ以下）に設定される場合もある。
【００３０】
本実施形態の半導体装置において、配線６０は、高融点導電体を含む導電層から構成される。本実施形態において、配線６０を形成するための高融点導電体の具体例については、後述する。
【００３１】
そして、後述の条件で、高融点導電体を含む配線（高融点導電層）６０が形成されることによって、配線６０が含む高融点導電体の結晶粒のサイズが大きくなる。この結果として、所定の面積（或いは単位体積）内における結晶粒界が減少し、高融点導電層６０内における結晶粒界に起因する電子の散乱が減少する。それゆえ、高融点導電体を含む配線６０の抵抗値は、減少する。
【００３２】
高融点導電体が配線６０に用いられる場合、高融点導電層が、エッチングによって所定のパターンに加工される。配線６０の加工後に、配線６０としての高融点導電層の側面が露出し、高融点導電層の露出した面が、層間絶縁膜（又はパッシベーション膜）の形成するための酸化雰囲気又は窒化雰囲気にさらされる。それゆえ、層間絶縁膜が、高融点導電層上に、直接形成された場合、層間絶縁膜の形成に起因した導電体層の過剰な酸化又は窒化に起因して、配線の電気抵抗が上昇することが懸念される。  
これに対して、本実施形態の半導体装置の配線構造のように、配線６０と層間絶縁膜との間に、バリア膜（拡散防止膜）６２が設けられることによって、配線６０を形成するための高融点導電層の酸化又は窒化が防止され、層間絶縁膜の形成に起因した配線６０の抵抗の上昇が抑制される。
【００３３】
また、バリア膜６２が高融点導電層６０に対する酸化処理又は窒化処理によって形成されることによって、高融点導電層６０とバリア膜６２とを含む配線構造の配線幅は、ほとんど増大しないため、微細化な配線構造を形成できる。
【００３４】
したがって、本実施形態の半導体装置によれば、配線の低抵抗化を図ることができる。
【００３５】
（２）  配線の材料及び配線構造の形成条件  
図２乃至図１３を参照して、本実施形態の半導体装置が含む配線６０の材料及び配線構造の形成条件について、説明する。
【００３６】
（ａ）  材料  
図１を用いて説明したように、本実施形態の半導体装置において、高融点導電体（高融点導電層）が、配線６０を形成するための材料（配線材）として、用いられている。
【００３７】
本実施形態において、配線材としての高融点導電体は、モリブデン（Ｍｏ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、コバルト（Ｃｏ）及びニッケル（Ｎｉ）を含むグループから選択される少なくとも１つの材料（元素）が、用いられる。これらの金属は、１０００℃以上の融解温度ＴＭを有する。これらの金属のことを、以下では、高融点金属とよぶ。尚、配線材としての高融点金属は、１０００℃以上、より好ましくは１１００℃より高い融解温度を有していれば、上記の金属に限定されない。また、１０００℃以上の融解温度であれば、上記の高融点金属を含む合金でもよい。
【００３８】
配線６０を構成する高融点導電体は、１０００℃以上の融解温度であれば、例えば、金属化合物でもよい。例えば、高融点導電体としての金属化合物（以下では、高融点金属化合物ともよぶ）には、上記の高融点金属の化合物、より具体的な例としては、モリブデンシリサイド（ＭｏＳｉ）、タングステンシリサイド（ＷＳｉ）、ニッケルシリサイド（ＮｉＳｉ）、コバルトシリサイド（ＣｏＳｉ）などのシリサイドが、用いられてもよい。
【００３９】
さらに、配線６０としての高融点導電体は、上記の高融点金属及び高融点金属化合物のうち、再結晶化温度ＴＲが１０００℃以下の材料が用いられることが好ましい。Ｗの再結晶化温度は、１２００℃以下である。Ｔａの再結晶化温度は１０００℃以下であり、Ｍｏの再結晶化温度は、９００℃以下であり、Ｒｕの再結晶化温度は９００℃以下である。それゆえ、本実施形態において、上述の高融点金属のうち、Ｍｏ、Ｒｕ又はＴａが、配線に用いられることがさらに好ましい。
【００４０】
再結晶化温度が１０００℃以下の高融点金属が、配線６０に用いられることよって、比較的低い加熱温度で、高融点導電層から構成される配線６０の結晶性の改善（結晶の大粒径化）を図ることができる。
【００４１】
また、配線６０だけでなく、図１のビアプラグ５２に、上記に高融点導電体が用いられてもよい。
【００４２】
半導体装置の製造プロセスは、温度条件が１０００℃から１１００℃程度又はこの温度以下のプロセスを含む。本実施形態のように、融解温度ＴＭが１０００℃以上の高融点導電体が、半導体基板１０上の素子間を接続する配線６０に用いられることによって、ＣｕやＡｌなどの融解温度ＴＭが比較的低い金属材料に比較して、過大な熱に起因した配線の劣化を抑制できる。
【００４３】
また、再結晶化温度ＴＲが１０００℃以下の高融点導電体が、配線６０に用いられた場合、上記の温度条件における製造プロセスにおいて、配線の結晶性の改善（結晶の大粒径化）を図ることができ、配線を低抵抗化できる。
【００４４】
尚、配線を形成するための高融点導電体は、上述の金属及び金属化合物に限定されず、例えば、Ｔｉのように、上述の融解温度及び再結晶化温度の条件を満たす金属又は金属化合物が、本実施形態の半導体装置の配線に用いられてもよい。
【００４５】
（ｂ）  形成条件  
図２乃至図５を用いて、本実施形態の半導体装置が含む配線の形成条件について、説明する。  
図２は、配線としての高融点導電層の堆積時における基板の加熱温度（以下、成膜温度とよぶ）と高融点導電層の電気的特性との関係を示すグラフである。
【００４６】
図２において、グラフの横軸は、成膜温度を示している。図２において、グラフの縦軸は、成膜温度に対する配線の抵抗率の減少率（単位：［％］）を示している。図２において、Ｍｏ又はＷから構成される高融点導電層の電気的特性の変化が示されている。Ｍｏ層及びＷ層は、ＰＶＤ（Physical Vapor Deposition）法によって、それぞれ形成される。
【００４７】
図２において、配線の抵抗率の減少率は、基板の加熱無しに、室温（２５℃〜３０℃）で形成されたＭｏ層又はＷ層の抵抗率を基準（参照値）として求められている。図２に示される例において、Ｍｏ層の成膜時に１５０℃、３００℃、４００℃及び５００℃の基板加熱処理がそれぞれ施された場合における、Ｍｏ層の抵抗率の減少率が示されている。また、図２に示される例において、Ｗ層の成膜時に４００℃の基板加熱処理が施された場合における、Ｗ層の抵抗率の減少率が示されている。
【００４８】
図２に示されるように、配線を構成する導電層（ここでは、Ｍｏ層又はＷ層）が加熱された基板上に堆積されることによって、Ｍｏ層及びＷ層の抵抗率は、減少する。  
図２に示される例において、Ｗ層の抵抗率は、４００℃の成膜温度において、室温で形成されたＷ層に対して、３０％程度、減少する。  
また、図２に示される例において、１５０℃の成膜温度で形成されたＭｏ層の抵抗率は、室温で形成されたＭｏ層の抵抗率に比較して、２０％程度低下し、成膜温度が高くなるにつれて、Ｍｏ層の抵抗率の減少率は大きくなる。５００℃の成膜温度で形成されたＭｏ層の抵抗率は、室温で形成されたＭｏ層の抵抗率に比較して、６０％から７０％程度、減少する。
【００４９】
室温の成膜温度で形成されたＭｏ層及びＷ層の抵抗率は、所定の寸法（配線幅）において、例えば、１５μΩ・ｃｍから１６μΩ・ｃｍ程度の大きさを有する。成膜時における４００℃程度の基板加熱処理によって、Ｗ層の抵抗率は、１１μΩ・ｃｍ程度の大きさを示す。
【００５０】
成膜時に１５０℃程度の基板加熱処理が施されることよって、Ｍｏ層の抵抗率は、１６μΩ・ｃｍ程度の大きさを示し、成膜時に５００℃程度の基板加熱処理が施されることよって、Ｍｏ層の抵抗率は、８μΩ・ｃｍ程度の大きさを示す。
【００５１】
このように、Ｍｏ層及びＷ層の抵抗率は、Ｍｏ層及びＷ層の成膜温度の上昇とともに、減少する。さらに、成膜時の加熱処理において、Ｍｏの再結晶化温度がＷの再結晶化温度より低いため、Ｍｏ層の抵抗率の減少率は、Ｗ層の抵抗率の減少率より大きい。
【００５２】
図３は、堆積後の配線に対して加熱処理（以下、ポストアニール処理とよぶ）が施された場合における加熱処理温度と配線（ここでは、Ｍｏ層及びＷ層）の電気的特性との関係を示すグラフである。  
図３において、グラフの横軸は、ポストアニール処理の加熱温度を示している。加熱温度は、４００℃から８００℃程度に設定されている。図３において、グラフの縦軸は、ポストアニール処理を施した導電層の抵抗率の減少率（単位：［％］）を示している。ここでは、室温（２５℃〜３０℃）の成膜温度で導電層が形成され、かつ、ポストアニール処理が施されていない導電層の抵抗率が、基準（参照値）とされている。
【００５３】
図３に示される例において、４００℃、６００℃及び７５０℃のポストアニール処理が、室温で堆積されたＭｏ層にそれぞれ施された場合における、Ｍｏ層の抵抗率の減少率が示されている。また、４００℃及び７５０℃のポストアニール処理が室温で堆積されたＷ層に対してそれぞれ施された場合における、Ｗ層の抵抗率の減少率が示されている。尚、図２に示される例と同様に、Ｍｏ層及びＷ層は、ＰＶＤ法によって、基板上に堆積されている。
【００５４】
図３に示されるように、堆積された層に対してポストアニール処理が施されることによって、Ｍｏ層及びＷ層の抵抗率は、減少する。  
Ｗ層の抵抗率は、４００℃から７５０℃の範囲内のポストアニール処理によって、ポストアニール処理なしのＷ層に比較して、４％から１０％程度の範囲内で、減少する。例えば、４００℃から７５０℃の範囲においてポストアニール処理されたＷ層の抵抗率は、１１μΩ・ｃｍから１２μΩ・ｃｍ程度の大きさを示す。
【００５５】
Ｍｏ層の抵抗率は、４００℃のポストアニール処理によって、１０％程度減少し、６００℃のポストアニール処理によって、１５％程度減少する。また、７５０℃のポストアニール処理が施された場合、Ｍｏ層の抵抗率は、ポストアニール処理なしのＭｏ層に比較して、２７％程度減少する。例えば、４００℃から７５０℃の範囲においてポストアニール処理されたＭｏ層の抵抗率は、８μΩ・ｃｍから１０μΩ・ｃｍ程度の大きさを示す。上述のように、Ｍｏの再結晶化温度が比較的低いため、Ｍｏ層が含む結晶の大粒経化が促進され、Ｍｏ層の抵抗率の減少率が、Ｗ層の抵抗率の減少率よりも大きくなる。
【００５６】
このように、成膜後のポストアニール処理によっても、成膜時の基板加熱と同様に、高融点導電層の抵抗率を低減できる。
【００５７】
図４及び図５を用いて、ＰＶＤ法を用いた場合における高融点導電層から構成される配線の成膜条件について説明する。図４及び図５において、スパッタ法が高融点導電層の成膜に用いられた場合の条件が示されている。  
図４は、高融点導電層の堆積時における封入ガスのガス圧と高融点導電層の抵抗率との関係を示すグラフである。図４において、グラフの横軸は、スパッタガスのガス圧が示されている。図４において、グラフの縦軸は、各ガス圧で形成された導電層（ここでは、Ｗ層）の抵抗率が示されている。図４では、アルゴン（Ａｒ）が、スパッタガスに用いられている。図４に示されるＡｒガスのガス圧は、０．０８Ｐａから０．８Ｐａ程度の範囲内にそれぞれに設定されている。また、図４では、放電電圧を変化させて、ガス圧に対する配線の抵抗率の変化が、測定されている。尚、図４において、３つの放電電圧Ａ，Ｂ，Ｃのうち、放電電圧Ｃが最も大きく、放電電圧Ａが最も小さく、放電電圧Ｂが、放電電圧Ａと放電電圧Ｃとの間の大きさに設定されている。
【００５８】
図５は、高融点導電層の堆積時における放電電圧と高融点導電層の抵抗率との関係を示すグラフである。図５において、グラフの横軸は、高融点導電層（ここでは、Ｗ層）の成膜のための放電電圧を示している。図５において、グラフの縦軸は、高融点導電層の抵抗率を示している。図５において、放電電圧は、２５０Ｗから６００Ｗの範囲内にそれぞれ設定されて、導電層が堆積されている。図５において、スパッタガスとしてのＡｒガスのガス圧が、０．０８Ｐａ、０．２Ｐａ、０．６Ｐａ及び０．８Ｐａにそれぞれ設定された場合における放電電圧に対する高融点導電層の抵抗率の変化が示されている。
【００５９】
図４に示されるように、各放電電圧で形成された高融点導電層において、スパッタ時におけるＡｒのガス圧が低くなると、その導電層の抵抗率は低減する。このように、成膜時のスパッタガス圧が低くなると導電層の抵抗率が減少するのは、導電層内に取り込まれるガス成分が減少するためである。また、ガス圧が低減されることによって、スパッタリングのための放電電圧を高くできる。それゆえ、配線としての高融点導電層がスパッタ法によって堆積される場合、成膜時のチャンバ内のガス圧が小さくされることが、配線の抵抗率の低減に有効である。
【００６０】
図５に示されるように、スパッタリングのための放電電圧が３００Ｖより小さい場合、高融点導電層の抵抗率に対する放電電圧の依存性が大きくなる。これに対して、放電電圧が３００Ｖ以上である場合、導電層の抵抗率の変化は、飽和した傾向を示す。また、導電層が３００Ｖ以上の放電電圧を用いて堆積されることによって、３００Ｖより小さい放電電圧で形成された導電層に比較して、配線の抵抗率を低減できる。  
それゆえ、配線としての高融点導電層がスパッタ法によって堆積される場合、放電電圧が３００Ｖ以上に設定されることが、その配線の抵抗率の低減に有効である。
【００６１】
尚、図４及び図５において、Ｗ層が配線を形成するための導電層として例示されているが、Ｍｏや他の高融点金属がスパッタ法によって堆積される場合においても、実質的に同じ傾向を示す。
【００６２】
図４及び図５に示されるように、スパッタ法によって配線を形成するための高融点導電層が堆積される場合、スパッタガスの圧力及びスパッタリングのための放電電圧を考慮することが、配線の低抵抗化のために好ましい。
【００６３】
また、上記の形成条件及び形成工程に加えて、加工後の高融点導電層に対して、自然酸化膜を除去するための還元処理が施されることが好ましい。これによって、配線幅の減少を防止でき、配線の低抵抗化を図ることができる。還元処理は、高融点導電層に対するポストアニール処理と共通化できる。
【００６４】
以上のように、本実施形態の半導体装置は、高融点導電体から構成される配線６０を有している。
【００６５】
図２及び図３に示されるように、高融点導電体を用いて形成される配線（ここでは、Ｍｏ層及びＷ層）６０は、成膜時の基板加熱処理又は成膜後のポストアニール処理のように、高融点導電層６０に熱を与えることによって、高融点導電層６０の抵抗率が低減する。
【００６６】
導電層に対する加熱処理によって、高融点導電層の結晶粒は、与えられた熱によって結晶成長し、結晶粒のサイズ（粒経）が大きくなり、高融点導電層内の粒界が減少する。その結果として、微細な配線内において、配線の表面や結晶粒界で生じる電子の散乱が減少し、高融点導電層の抵抗率（抵抗値）が低減する。
【００６７】
また、加熱によるＭｏ層の抵抗率の減少率は、Ｗ層の抵抗率の減少率よりも、大きい。これは、Ｍｏの再結晶化温度（１０００℃程度）が、Ｗの再結晶化温度（１２００℃程度）より低いため、Ｍｏの結晶核の生成及び結晶成長がＷよりも促進されやすく、ＭｏがＷよりも大粒径化しやすいためである。それゆえ、配線に用いられる高融点導電体は、再結晶化温度が、１０００℃以下であることが好ましい。
【００６８】
このように、高融点導電層の成膜時又は成膜後に熱を与えることによって、高融点導電体から構成される配線が含む結晶粒を大きくでき、配線を低抵抗化できる。
【００６９】
また、上述のように、高融点導電体から構成される配線が、スパッタ法を用いて形成される場合、ガス圧や放電電圧などの条件を適正な値に設定することで、配線の電気抵抗を低減できる。
【００７０】
尚、図２乃至図５において、Ｍｏ又はＷが配線を形成するための高融点導電体として用いられた場合について述べたが、ＲｕやＴａの高融点金属またはシリサイドが用いられた場合においても、上述の製造プロセス及び形成条件が適用可能な範囲において、実質的に同じ効果が得られる。
【００７１】
以上のように、本実施形態の半導体装置によれば、配線を低抵抗化できる。
【００７２】
（ｃ）  層間絶縁膜の形成条件  
図６及び図７を用いて、本実施形態の半導体装置における層間絶縁膜の形成条件について、説明する。
【００７３】
層間絶縁膜が形成されるとき、加工された配線の露出面は、層間絶縁膜を形成するための原料ガス、ガス雰囲気及び温度条件にさらされる。そのため、層間絶縁膜の形成条件下において、配線の露出面の酸化又は窒化などの化学反応が生じ、配線の表面に絶縁膜が形成される場合がある。配線が過剰に酸化又は窒化されると、導電性に寄与する配線の配線幅は縮小し、配線の抵抗値の上昇が顕著になる。層間絶縁膜の形成に起因する配線抵抗の上昇を抑制するために、配線が酸化又は窒化しにくい条件下で、層間絶縁膜が形成されることが好ましい。
【００７４】
図６は、高融点導電体の酸化速度を説明するための２次元マップである。図６の（ａ）は、Ｍｏの酸化速度（酸化レート）を示している。図６の（ｂ）は、Ｗの酸化速度を示している。図６の（ａ）及び（ｂ）において、グラフの横軸は酸素（Ｏ２）ガス圧（単位：［Ｐａ］）を示し、グラフの縦軸は加熱温度（単位：［℃］）を示している。Ｍｏ及びＷの酸化速度は、Ｍｏ酸化膜又はＷ酸化膜の形成速度に実質的に相当する。
【００７５】
図７は、高融点導電体の酸化速度と加熱温度（アニール温度）との関係を示すグラフである。図７の（ａ）は、Ｏ２ガス圧が６０Ｐａに設定された場合におけるＭｏ及びＷの酸化速度と加熱温度との関係を示している。図７の（ｂ）は、Ｏ２ガス圧が３００Ｐａに設定された場合におけるＭｏ及びＷの酸化速度と加熱温度との関係を示している。図７の（ａ）及び（ｂ）において、グラフの横軸は加熱温度を示し、グラフの縦軸は酸化速度を示している。
【００７６】
図６及び図７に示されるように、Ｍｏ層及びＷ層に関して、酸化雰囲気下における加熱温度が高くなると、酸化速度の増大が顕著になる。また、図６及び図７に示されるように、Ｍｏ層及びＷ層に関して、酸化処理に用いるＯ２ガス圧が高くなると、Ｍｏ層及びＷ層の酸化が促進される傾向を示している。そして、図６及び図７に示されるように、Ｗは、Ｍｏに比較して、酸化されやすい。
【００７７】
図６の（ａ）及び図７の（ａ）に示されるように、６０ＰａのＯ２ガス圧中において６００℃の加熱処理が、Ｍｏ層に対して施された場合、０．１５ｎｍ／ｓｅｃ以上の酸化速度を示す。その酸化速度に応じてＭｏ層の表面（露出面）に、Ｍｏ酸化膜が形成される。また、図６の（ａ）及び図７の（ｂ）に示されるように、３００ＰａのＯ２ガス圧中において６００℃の加熱処理が、Ｍｏ層に対して施された場合において、０．１５ｎｍ／ｓｅｃ以上の酸化速度を示し、その速度に応じてＭｏ酸化膜が形成される。
【００７８】
この一方、図６の（ａ）及び図７の（ａ）及び（ｂ）に示されるように、Ｍｏ層に対して４５０℃程度の加熱処理が施された場合、Ｏ２ガス圧が６０Ｐａから３００Ｐａの範囲内において、０．０１〜０．０３ｎｍ／ｓｅｃ程度の酸化速度を示す。  
さらに、Ｍｏ層に対して４００℃程度の加熱処理が施された場合、Ｏ２のガス圧にほとんど依存せずに、Ｍｏの酸化速度はほぼ０ｎｍ／ｓｅｃ程度となり、Ｍｏ層の表面上に、Ｍｏ酸化膜はほとんど形成されなくなる。
【００７９】
図６の（ｂ）及び図７の（ａ）に示されるように、６０ＰａのＯ２ガス圧中において４５０℃以上の加熱処理が、Ｗ層に対して施された場合、０．１０ｎｍ／ｓｅｃ以上の酸化速度を示し、その酸化速度に応じて、Ｗ層の表面（露出面）に、Ｗ酸化膜が形成される。これと同様に、図６の（ａ）及び図７の（ｂ）に示されるように、Ｗ層が形成された基板に対して３００ＰａのＯ２ガス圧中においても４５０℃以上の加熱処理が施された場合において、０．１０ｎｍ／ｓｅｃ以上の酸化速度で、Ｗ酸化膜が形成される。そして、４００℃程度の加熱処理が、Ｗ層が形成された基板に対して施された場合において、０．０５ｎｍ／ｓｅｃ以下になる。加熱処理の温度が３２０℃以下で、Ｗの酸化速度は、実質的に０ｎｍ／ｓｅｃ程度になる。このように、図６及び図７に示される条件において、Ｗは、Ｍｏに比較して、酸化され易い傾向を示す。
【００８０】
配線の線幅が酸化によって縮小すると、配線の抵抗値は増大する。そのため、層間絶縁膜の形成時における酸化雰囲気によって、配線が酸化されないことが好ましい。それゆえ、例えば、配線としての高融点導電層が、Ｍｏ層である場合、層間絶縁膜を形成するための温度は、４００℃以下であることが好ましい。Ｍｏ層を覆う層間絶縁膜を形成するためのＯ２ガス圧（全圧又は分圧）は、６０Ｐａ以下であることが好ましい。また、配線としての高融点導電層が、Ｗ層である場合、層間絶縁膜を形成するための温度は、３３０℃以下であることが好ましい。Ｗ層を覆う層間絶縁膜を形成するためのＯ２ガス圧（全圧又は分圧）は、６０Ｐａ以下であることが好ましい。
【００８１】
尚、ここでは、層間絶縁膜が酸化雰囲気中で形成される場合について述べたが、例えば、層間絶縁膜（キャップ層又はパッシベーション膜）が窒化雰囲気中で形成される場合においても、高融点導電体の窒化速度を考慮して、層間絶縁膜の形成温度（基板の加熱温度）及びＮ２ガス圧が適宜設定されることが好ましい。
【００８２】
但し、層間絶縁膜の形成温度は、少なくとも層間絶縁膜の形成の初期段階において、例えば、層間絶縁膜の形成が開始されてから層間絶縁膜が高融点導電層（例えば、Ｍｏ層）から構成される配線を覆うまでの期間において、４００℃以下であればよい。それゆえ、層間絶縁膜の形成工程を２段階に分け、４００℃以下の温度条件下において薄い層間絶縁膜が配線上に形成された後、４００℃より高い温度条件下において厚い層間絶縁膜が配線上に形成されてもよい。これによって、製造期間の長期化を回避して、配線の低抵抗化ができる。
【００８３】
ここでは、Ｍｏ及びＷが配線としての高融点導電層に用いられる場合について述べた。但し、高融点導電層が、Ｒｕ、Ｔａ、又は、シリサイドなどから形成される場合においても、それらの導電層の酸化及び窒化反応、より具体的には、それらの導電層の酸化速度又は窒化速度を考慮して、層間絶縁膜の形成温度やガス圧が、それらの酸化又は窒化を抑制する条件に適宜設定すればよい。これによって、Ｍｏ及びＷ以外の高融点導電体を用いて配線が形成される場合であっても、層間絶縁膜の形成に起因した配線の抵抗値の上昇を抑制できる。
【００８４】
尚、層間絶縁膜は、ＳｉＮ、ＳｉＯ２、ＳｉＯＣ又はＳｉＣＮなどが、配線間に生じる容量の設計に応じて、適宜選択される。層間絶縁膜が窒素又は炭素を含む場合、高融点導電層層の窒化速度又は炭化速度を考慮して、高融点導電層の窒化又は炭化が抑制される条件の層間絶縁膜の形成温度やガス圧が適宜設定すればよい。
【００８５】
以上のように、層間絶縁膜を形成するためのガスと高融点導電層との反応速度を考慮して、層間絶縁膜の形成条件を設定することによって、配線としての高融点導電層の抵抗値の増加を抑制でき、配線の低抵抗化に貢献できる。
【００８６】
（ｄ）  バリア膜及びその形成条件  
図８乃至図１３を参照して、配線としての高融点導電層上に設けられるバリア膜及びその形成条件について、説明する。
【００８７】
図１に示されるように、半導体装置において、配線（高融点導電層）６０が形成された後、窒化膜や酸化膜を含む層間絶縁膜６８，６９，７１が、配線６０を覆うように形成される。上述のように、層間絶縁膜６８，６９，７１の形成時における酸化雰囲気中や窒化雰囲気中に、加工された配線６０の露出面がさらされ、配線６０の露出部分が酸化又は窒化される場合がある。図１に示されるように、配線としての高融点導電体層６０の側面上に、バリア膜（拡散防止膜）６２が設けられることによって、層間絶縁膜の形成時における配線に対する酸化種及び窒化種の拡散を抑制できる。バリア膜６２は、例えば、酸化膜、窒化膜又は酸窒化膜から構成される。
【００８８】
図８は、バリア膜を形成するための処理時間と高融点導電層の抵抗値の変化との関係を示すグラフである。図８のグラフの横軸は、バリア膜の形成時間（単位：［ｓｅｃ］）を示している。図８のグラフの縦軸は、メタル層のシート抵抗（単位：［Ω／□］）を示している。バリア膜は、高融点導電層の露出面に対する化学処理（ここでは、酸化処理）によって形成される。酸化処理によってバリア膜が形成される場合、バリア膜の形成時間と形成されるバリア膜の膜厚との間に相関関係が生じる。バリア膜の形成時間が長くなると、バリア膜の膜厚が厚くなる。
【００８９】
尚、図８に示される例では、１０ｓｅｃ、６０ｓｅｃ、１２０ｓｅｃの処理時間でバリア膜が高融点導電層に形成される場合、及び、高融点導電層にバリア膜が形成されない場合（すなわち、バリア膜の形成時間がゼロ）における、高融点導電層のシート抵抗の変化が、それぞれ示されている。  
図８の各サンプルにおいて、各形成時間によってバリア膜が形成された後に、高融点導電層上に、５ｎｍ程度の膜厚を有するシリコン窒化膜が形成される。図８において、高融点導電層には、５０ｎｍ程度の膜厚を有するＭｏ層が用いられている。
【００９０】
図８に示されるように、バリア膜が形成された高融点導電層（Ｍｏ層）のシート抵抗は、バリア膜が形成されない高融点導電層のシート抵抗に比較して、低減する。これは、バリア膜が、シリコン窒化膜が形成される際の窒化種が高融点導電層に拡散するのを抑制するためである。それゆえ、高融点導電層と層間絶縁膜との間にバリア膜が設けられることによって、高融点導電層内に対する窒素（Ｎ）の拡散に起因した高融点導電層の抵抗値の上昇が、抑制される。
【００９１】
このように、バリア膜６２が、配線としての高融点導電層６０の外周（例えば、側面）を覆うように、高融点導電層６０と層間絶縁膜との間に形成されることによって、層間絶縁膜に起因する不純物が高融点導電層６０内に拡散するのを防止でき、高融点導電層６０の電気的特性の劣化を防止できる。
【００９２】
例えば、Ｍｏのように、窒素の拡散により劣化しやすい高融点導電体が配線に用いられる場合、本実施形態のように、酸化膜からなるバリア膜が高融点導電層（配線）上に形成されることによって、キャップ層（ハードマスク）やパッシベーション膜に起因する窒素がＭｏ層内に拡散するのを抑制することは、有効である。尚、酸素により劣化しやすい高融点導電体が配線に用いられる場合、窒化膜からなるバリア膜が、導電層と酸化膜からなる層間絶縁膜との間に設けられることが好ましい。
【００９３】
バリア膜６２が、高融点導電層６０に対する酸化処理によって形成される酸化膜である場合、高融点導電層６０とバリア膜（酸化膜）６２との界面に、酸素が存在する。そして、高融点導電層６０及びバリア膜６２を含む配線構造において、その配線構造内の酸素濃度は、高融点導電層６０とバリア膜６２との界面（バリア膜側）から高融点導電層６０の中央部に向かって、低くなる。これと同様に、バリア膜６２が高融点導電層６０に対する窒化処理によって形成される窒化膜である場合、高融点導電層６０とバリア膜（窒化膜）６２との界面に、窒素が存在する。高融点導電層６０及びバリア膜６２を含む配線構造内における窒素濃度は、高融点導電層６０とバリア膜６２との界面から高融点導電層６０の中央部に向かって、低くなる。
【００９４】
このように、バリア膜側から高融点導電層の中央部側に向かって、酸素又は窒素が濃度勾配を有することによって、酸素濃度又は窒素濃度の高いバリア膜側では、バリア膜としての機能を向上でき、酸素濃度又は窒素濃度の低い高融点導電層（配線）の中央部では、電気伝導率が向上する。
【００９５】
例えば、高融点導電層６０とバリア膜６２との界面に、酸素又は窒素が存在する場合、高融点導電層（例えば、Ｍｏ層）の界面（表面）が、酸素又は窒素によって終端されている。
【００９６】
バリア膜６２を形成するための酸化処理（又は窒化処理）の時間が長くなると、高融点導電層６０が過剰に酸化され、導電層６０の配線幅（断面積）が縮小されるため、導電層６０の抵抗値が増加する可能性がある。それゆえ、高融点導電層６０に対する不純物の拡散の抑制と配線幅の縮小との関係を考慮して、バリア膜を形成するための酸化処理（又は窒化処理）の時間及びバリア膜の膜厚が、配線材の種類や配線の寸法に応じて、適宜設定されることが好ましい。
【００９７】
図８に示される例において、Ｍｏが配線材に用いられた場合、Ｍｏ層の配線幅及び膜厚の縮小に起因する抵抗値の上昇を抑制するために、３０ｓｅｃから１３０ｓｅｃの範囲内の酸化処理が実行されることが好ましい。但し、Ｍｏを用いて形成された配線の寸法に応じて、酸化処理の時間を調整してもよいのは、もちろんである。
【００９８】
図６、図７及び図９を用いて、バリア膜の形成条件について、より具体的に説明する。ここでは、Ｍｏ及びＷからなる高融点導電層を例示して、それらの導電層（Ｍｏ層及びＷ層）上に設けられるバリア膜について、説明する。ここでは、バリア膜がＭｏ層及びＷ層に対する酸化処理によって形成される場合について述べる。
【００９９】
上述のように、図６及び図７は、Ｍｏ及びＷの酸化速度を示す図である。  
図９は、高融点導電体の気化速度を説明するためのグラフである。図９の（ａ）は、酸素雰囲気中におけるＭｏの気化速度（気化レート）の２次元マップが示されている。図９の（ａ）において、グラフの横軸はＯ２ガス圧（単位：［Ｐａ］）を示し、グラフの縦軸は加熱温度を示している。図９の（ｂ）は、Ｏ２ガス圧が６０Ｐａに設定された場合における、Ｍｏ及びＷの気化速度と加熱温度との関係を一例として示している。図９の（ｂ）において、グラフの横軸は加熱温度を示し、グラフの縦軸は気化速度を示している。
【０１００】
バリア膜がＭｏ層又はＷ層からなる配線の表面上に形成される場合、バリア膜の形成に起因して配線の抵抗値が上昇するのを抑制するために、導電体の過剰酸化、及び、導電体及び導電体の酸化物の気化（昇華）を考慮して、バリア膜の形成条件が設定されることが好ましい。
【０１０１】
図９の（ａ）及び（ｂ）に示されるように、例えば、Ｏ２のガス圧が６０Ｐａに設定された場合、Ｍｏの気化速度は、４５０℃以下のＭｏ層に対する加熱温度において、ほぼ０ｎｍ／ｓｅｃ程度になる。図６及び図７を用いて説明したように、Ｏ２ガス圧が６０Ｐａに設定された酸化雰囲気中において、Ｍｏの酸化速度は、加熱温度が４００℃から４５０℃程度の範囲に設定された場合、０．０２ｎｍ／ｓｅｃから０．０３ｎｍ／ｓｅｃ程度になる。また、Ｍｏ層に対する加熱温度が５００℃以上に設定された場合、Ｍｏの気化速度は０．０４ｎｍ／ｓｅｃ以上になり、Ｍｏの酸化速度は０．０５ｎｍ／ｓｅｃ以上になる。
【０１０２】
図９の（ｂ）に示されるように、Ｗの気化速度は、Ｏ２のガス圧が６０Ｐａに設定された場合において、３００℃から７００℃の加熱温度の範囲内では、ほぼ０ｎｍ／ｓｅｃを示している。そして、図９の（ｂ）に示される例に限らず、６０Ｐａから３００ＰａのＯ２ガス圧の範囲、及び、３００℃から７００℃の範囲内において、Ｗは、ほぼ０ｎｍ／ｓｅｃの気化速度を示し、ほとんど気化（昇華）しない。このように、Ｗの気化レートは、Ｍｏの気化レートに比較して十分小さい。
【０１０３】
図６、図７及び図９に示されるように、Ｍｏ層がＯ２のガス圧が６０Ｐａの酸化雰囲気中において加熱処理された場合、酸化雰囲気中における５００℃以上の加熱温度の条件下では、Ｍｏは気化する。そして、その条件下において、Ｍｏ（Ｍｏ酸化物）の気化速度及びＭｏの酸化速度は大きくなる。それゆえ、５００℃以上の加熱温度において、バリア膜の形成時におけるＭｏ層の過剰酸化やＭｏ（又はＭｏ酸化物）の気化に起因して、配線の導電性に寄与するＭｏ層の寸法（断面積）が減少し、配線の抵抗値が大きくなる可能性がある。
【０１０４】
したがって、酸化処理によってＭｏ層の側面（露出面）上にバリア膜が形成される場合、Ｍｏの気化を防ぐために、Ｍｏ層の側面が徐々に（ゆっくりと）酸化され、且つ、Ｍｏ（及びＭｏ酸化物）がほとんど気化しない加熱温度及びＯ２ガス圧が設定されることが好ましい。例えば、Ｍｏ層上に酸化膜からなるバリア膜が形成される場合、バリア膜を形成するための酸化雰囲気中におけるＭｏ層に対する加熱温度は、５００℃より低い加熱温度、より好ましくは、４００℃から４５０℃の温度範囲に設定される。また、導電体の過剰酸化を抑制するために、導電体の酸化速度は遅いほうが好ましい。それゆえ、Ｍｏ層に対する加熱温度が４００℃から４５０℃に設定される場合、バリア膜を形成するためのＯ２のガス圧は、６０Ｐａ程度に設定されることが好ましい。
【０１０５】
また、Ｗが配線に用いられた場合、Ｗはほとんど気化しないので、Ｗが過剰酸化されないように、Ｗの酸化速度を考慮して、バリア膜を形成するためのＯ２のガス圧及び加熱温度が適宜設定される。
【０１０６】
以上のように、高融点導電体の気化速度が、高融点導電体の酸化速度より小さくなる条件で、バリア膜が高融点金属の配線上に形成されることが好ましい。このようなバリア膜の形成条件が設定されることによって、配線を構成する高融点導電体の気化や過剰酸化による配線の線幅及び膜厚の縮小や、バリア膜の昇華を防止できる。  
これによって、バリア膜の形成が原因で配線の抵抗値が上昇するのを、防止できる。
【０１０７】
Ｍｏが配線に用いられた場合におけるバリア膜の形成条件例として、例えば、Ｏ２ガス圧が６０Ｐａに設定され、４００℃から４５０℃の範囲に加熱温度が設定されることによって、Ｍｏの気化速度が、Ｍｏの酸化速度より小さくなる。
【０１０８】
上述のバリア膜の形成条件において、配線としてのＭｏ層に対する酸化処理によって、バリア膜が形成される場合、Ｍｏ酸化物が、Ｍｏ層上に形成される。図１０は、酸化処理によって形成されたＭｏ酸化物の組成の一例のＸＲＤプロファイルを示している。図１０におけるＸＲＤプロファイルは、２θ−θ法（粉末法）による測定結果が示されており、グラフの横軸は２θ（単位：［°］）を示し、グラフの縦軸は回折強度（単位：［ａ．ｕ］）を示している。
【０１０９】
図１０に示されるように、２θ＝２６°においてＭｏＯ２（１１−１）の回折ピーク、２θ＝３７°においてＭｏＯ２（１１１）の回折ピーク、また、２θ＝５３．４°においてＭｏＯ２（２１１）の回折ピークが検出されている。  
このＸＲＤによる解析結果は、二酸化モリブデン（ＭｏＯ２）の回折ピークを示している。
【０１１０】
このように、上記の条件によってＭｏ層上に形成されるバリア膜（Ｍｏ酸化物）は、主に、ＭｏＯ２を含んでいる。尚、Ｍｏ層上に形成されるＭｏの自然酸化膜は、例えば、三酸化モリブデン（ＭｏＯ３）である。
【０１１１】
例えば、配線の膜厚が５０ｎｍ程度である場合、バリア膜としてのＭｏＯ２膜の膜厚は、１ｎｍから３ｎｍ程度の厚さであることが好ましい。ＭｏＯ２膜の膜厚が、１ｎｍから３ｎｍ程度であれば、配線（高融点導電層）に対する反応種（Ｎ）の拡散を抑制でき、かつ、バリア膜の形成による配線幅の縮小に起因した配線の抵抗値の上昇を抑制できる。但し、バリア膜の膜厚は、配線の寸法（膜厚又は幅）に応じて、適宜調整されるのはもちろんである。
【０１１２】
尚、Ｍｏ層上のバリア膜（Ｍｏ酸化膜）は、ＭｏＯ２とＭｏＯ３とを両方含む膜でもよい。また、バリア膜は、高融点導電体が含む元素以外に、層間絶縁膜を形成するための元素を含んでいてもよい。例えば、バリア膜（例えば、ＭｏＯ２を含むＭｏ酸化膜）内に、Ｓｉ、Ｈ、Ｎ又はＣが、含まれる場合もある。配線としての高融点導電層６０がＭｏ層である場合、そのＭｏ層上に形成されるバリア膜は、Ｍｏ窒化膜（ＭｏＮ膜）でもよいのは、もちろんである。
【０１１３】
ここでは、配線材としてＭｏ及びＷが用いられた例について説明したが、導電体の酸化速度及び気化速度を考慮することによって、上述のＴａ、Ｒｕ又はシリサイドなど他の高融点導電体に、バリア膜を形成することができるのはもちろんである。
【０１１４】
尚、バリア膜としての酸化膜又は窒化膜が、酸化処理又は窒化処理によって形成される場合、酸化種又は窒化種が高融点金属層６０の内部に拡散するとともに、酸化膜又は窒化膜の形成による体積の膨張が生じる場合がある。そのため、バリア膜が厚い場合、基板表面に対して水平方向において、バリア膜６２の側面が、キャップ層６８の側面よりも突出する可能性がある。この場合、配線の幅方向における高融点金属層６０とバリア膜６２とを含む寸法は、キャップ層６９の幅Ｗ２よりも大きくなり、キャップ層６８とバリア膜６２との間に、段差が形成される。それゆえ、バリア膜の膜厚は、１〜３ｎｍ程度であることが好ましい。
【０１１５】
＜セルフパッシベーションによるバリア膜の形成＞  
高融点導電層６０上のバリア膜６２は、金属のセルフパッシベーション（自己不動態化）によって、形成されてもよい。この場合、配線材として高融点導電体に、配線材として選択された高融点金属以外の元素（例えば、金属元素）が添加される。以下では、高融点導電層に添加される元素（金属元素）のことを、添加元素又は添加金属とよぶ。
【０１１６】
添加金属は、高融点導電体と添加金属との化合物によって、配線の抵抗値を上昇させない材料から選択されて、高融点導電層６０内に添加される（ドーピングされる）ことが好ましい。高融点導電層６０内における拡散速度が比較的速い金属が、高融点導電層６０内に添加されることが好ましい。さらに、配線材に添加される材料（元素）の融点は、配線材（高融点導電体）の融点より低いことが好ましい。
【０１１７】
添加金属を含む高融点導電層６０に対して酸化雰囲気中又は窒化雰囲気中における加熱処理が施されることによって、高融点導電層６０内の添加金属が、高融点導電層の側面（露出面）に析出し、その析出した金属の酸化膜又は窒化膜が、高融点導電層の側面に沿って形成される。
【０１１８】
本実施形態において、金属のセルフパッシベーションによって形成されたバリア膜のことを、セルフパッシベーション膜とよぶ。
【０１１９】
図１１は、金属の酸化物標準生成エネルギー（酸化物生成エネルギーともよばれる）を示す図である。図１１の縦軸は各金属の酸化物の生成エネルギーを示し、図１１の横軸は生成される酸化物を示している。
【０１２０】
例えば、配線としての高融点導電層にＭｏ層又はＷ層が用いられている場合、Ｍｏ又はＷの酸化物の酸化物標準生成エネルギー以下の金属元素（材料）が、配線材としてのＭｏ層又はＷ層に添加されていることが、セルフパッシベーション膜を形成するために、好ましい。Ｍｏ酸化物（ここでは、ＭｏＯ３）及びＷ酸化物（ここでは、ＷＯ２）の生成エネルギーは、４５０ｋＪ／ｍｏｌ程度である。それゆえ、Ｍｏ層又はＷ層に対する酸化処理によって添加金属のセルフパッシベーション膜がバリア膜として形成される場合において、Ｍｏ層又はＷ層内に添加される金属の酸化物標準生成エネルギーは、４５０ｋＪ／ｍｏｌ以下であることが好ましい。  
また、添加された金属の酸化物が、Ｍｏ酸化物又はＷ酸化物に比較して、化学的に安定な材料であることが好ましい。
【０１２１】
これを鑑みて、Ｍｏ又はＷを用いた配線６０に対して酸化物からなるセルフパッシベーション膜が形成される場合、アルミニウム（Ａｌ）やジルコニウム（Ｚｒ）が、Ｍｏ層やＷ層に添加されることが好ましい。Ａｌが、Ｍｏ又はＷ層内に形成された場合、酸化アルミニウム（ＡｌｘＯｙ）膜が、Ｍｏ層又はＷ層の側面（露出面）上に形成される。また、ＺｒがＭｏ又はＷ層内に形成された場合、酸化ジルコニウム（ＺｒＯｙ）膜が、Ｍｏ層又はＷ層の側面上に形成される。バナジウム（Ｖ）やチタン（Ｔｉ）が、Ｍｏ層又はＷ層に添加されてもよい。尚、組成式中のｘ及びｙの値（元素の組成比）は、化学量論的組成（ストキオメトリ）を満たすことが好ましいが、形成条件に応じて、組成のずれを含む場合がある。
【０１２２】
図１２は、金属の窒化物標準生成エネルギー（窒化物生成エネルギーともよばれる）を示す図である。図１２の縦軸は各金属の窒化物の生成エネルギーを示し、図１２の横軸は生成される金属窒化物を示している。
【０１２３】
添加された金属元素の窒化物によって、セルフパッシベーション膜が形成される場合においても、添加される金属元素の窒化物生成エネルギーが、配線材としての高融点導電体の窒化物生成エネルギー以下であり、形成された窒化物が高融点導電体の窒化物よりも化学的に安定な材料であることが好ましい。Ｍｏ窒化物（ここでは、Ｍｏ２Ｎ）の生成エネルギーは、例えば、１００ｋＪ／ｍｏｌ程度である。例えば、Ｍｏ層に対する窒化処理によって添加金属のセルフパッシベーション膜が形成される場合、Ｍｏ層に添加される金属の窒化物生成エネルギーは１００ｋＪ／ｍｏｌ以下であることが好ましい。
【０１２４】
例えば、Ｍｏを用いて配線６０が形成される場合、ＡｌやＺｒが添加金属として用いられることが好ましい。ＡｌがＭｏ層内に添加された場合、ＡｌｘＮｙ膜がＭｏ層の外周（露出面）に沿って形成され、ＺｒがＭｏ層内に添加された場合、ＺｒｘＮｙ膜がＭｏ層の外周（露出面）に沿って形成される。
【０１２５】
ここで、図１３を用いて、セルフパッシベーション膜の形成方法について、説明する。図１３の（ａ）乃至（ｃ）は、セルフパッシベーション膜の形成方法を説明するための模式図である。
【０１２６】
例えば、図１３の（ａ）に示されるように、所定の濃度の添加金属８１を含む高融点導電層６０Ｘが、基板８９上に堆積される。高融点導電層６０Ｘの堆積時において、添加金属８１は、高融点導電層６０Ｘ内において、実質的に均一に分散している。
【０１２７】
尚、基板（例えば、ＳｉＯ２層）上に、例えば、窒化モリブデンや窒化チタンなどの密着層（図示せず）が、形成され、その密着層上に、高融点導電層６０Ｘが堆積されてもよい。
【０１２８】
添加金属８１を含む高融点導電層（高融点金属層）６０Ｘは、所定の組成比に設定された添加金属８１と高融点金属とを含む合金ターゲットを用いたスパッタ法によって形成されてもよいし、添加金属８１の金属ターゲットと高融点導電体のターゲットとを用いたスパッタ法によって形成されてもよい。また、高融点導電層が基板６８上に堆積された後に、所定の金属元素がイオン注入によって高融点導電層に添加されてもよい。尚、高融点導電層に対する金属元素の添加は、ここで例示した方法に限定されない。
【０１２９】
そして、高融点導電層６０Ｘ上に、マスク層（キャップ層）６８が堆積される。
【０１３０】
図１３の（ｂ）に示されるように、パターニングされたマスク層６８をマスクにして、添加金属８１を含む高融点導電層６０が、所定の配線パターンを有するように、加工される。加工された高融点導電６０に対して、バリア膜を形成するために、例えば、酸素雰囲気中におけるアニール処理が、実行される。この際、高融点導電層６０の露出面（ここでは、側面）から酸素が注入されるとともに、添加金属８１が高融点導電層６０の露出面側に向かって拡散し、添加金属８１が高融点導電層６０の露出面側において析出する。このように、添加金属８１が高融点導電層６０の露出面側へ析出させるために、添加金属８１の拡散速度が、高融点導電体の拡散速度より速いことが好ましい。
【０１３１】
これによって、図１３の（ｃ）に示されるように、高融点導電層６０の露出面上に、バリア膜としてのセルフパッシベーション膜６２Ａが、形成される。上述のように、添加金属８１の酸化物生成エネルギーが、高融点導電体の酸化物生成エネルギーよりも小さい場合、主に、添加金属８１が酸素と反応し、添加金属８１の金属酸化膜が、高融点導電層６０の露出面（側面）上に、形成される。但し、セルフパッシベーション膜６２Ａは、添加金属からなる金属酸化物と高融点導電体（高融点金属）からなる酸化物とを含んでいてもよい。
【０１３２】
添加金属８１が高融点導電層６０の露出面側に析出し、セルフパッシベーション膜６２Ａが高融点導電層６０の露出面上に形成される結果として、高融点導電層６０の中央部（内部）における添加金属８１の元素濃度は、高融点導電層６０の側面側（外周部）における添加金属８１の元素濃度より低くなる。但し、高融点導電層６０の中央部における添加金属８１の元素濃度が、高融点導電層６０の側面側における添加金属８１の元素濃度と同程度となる場合もある。
【０１３３】
セルフパッシベーション膜６２Ａが形成された後、層間絶縁膜（図示せず）が、高融点導電層６０及びセルフパッシベーション膜６２Ａを覆うように、基板８９上に、堆積される。
【０１３４】
図１３の（ａ）乃至（ｃ）に示されるように、高融点導電層６０，６０Ｘ内に添加された金属８１のセルフパッシベーションによって、配線としての導電層６０，６０Ｘの側面上に、バリア膜としてのセルフパッシベーション膜８２Ａが形成される。
【０１３５】
尚、バリア膜６２が添加金属のセルフパッシベーションによって形成される場合においても、セルフパッシベーション膜が酸化膜か窒化膜かに応じて、高融点導電層６０とセルフパッシベーション膜６２との界面に、酸素又は窒素が存在する。高融点導電層６０とセルフパッシベーション膜６２とを含む配線構造内における酸素濃度又は窒素濃度は、高融点導電層６０とセルフパッシベーション膜６２との界面から高融点導電層６０の中央部に向かって、低くなる。
【０１３６】
以上のように、配線の側面にセルフパッシベーション膜６２Ａが形成されることによって、層間絶縁膜の形成時に生じる酸化種又は窒化種が高融点金属層６０内に拡散するのを低減でき、配線の電気的特性の劣化（例えば、抵抗値の上昇）を抑制できる。
【０１３７】
但し、酸化種／窒化種の拡散を防止できる膜厚のバリア膜が配線の微細化によって形成できない場合や、プロセスの整合性の観点からバリア膜（又はセルフパッシベーション膜）が形成できない場合がある。所定の膜厚のバリア膜が形成された後に、層間絶縁膜が形成されることによって、バリア膜の膜厚が増大し、配線の線幅が縮小する場合がある。或いは、バリア膜内への酸素又は窒素の拡散によって、バリア膜の特性が劣化する場合がある。そのため、バリア膜が形成された場合においても、バリア膜及び配線が劣化しないように、上述のように層間絶縁膜の形成条件を考慮することが好ましい。
【０１３８】
尚、高融点導電層６０の露出面に対する化学反応処理によって形成されるバリア膜６９及びセルフパッシベーション膜６９は、高融点導電層６０上において、不完全な酸化膜又は窒化膜でもよい。不完全な酸化膜又は窒化膜がバリア膜６２として高融点導電層６０上に設けられた場合においても、そのバリア膜６２と高融点導電層６０との界面に、酸素又は窒素が存在すればよい。バリア膜６２と高融点導電層６０との界面に、酸素又は窒素が存在する場合、不完全な酸化膜又は窒化膜は、高融点導電層６０とバリア膜との界面において、高融点導電層（例えば、Ｍｏ層）の界面（表面）が酸素によって終端されている状態又は窒素によって終端されている状態を、有している。例えば、酸化膜から構成されるバリア膜６２は、化学量論的組成に対して酸素欠損を含む膜でよいし、窒化膜から構成されるバリア膜６２は、化学量論的組成に対して窒素欠損を含む膜でよい。
【０１３９】
（ｅ）  まとめ  
本実施形態の半導体装置は、高融点導電体から構成される配線６０を含む。
【０１４０】
配線６０を形成するための高融点導電体は、１０００℃以上の融解温度を有している。これによって、半導体装置の製造プロセスの温度条件（１１００℃以下）において、融解温度の比較的低い材料（Ｃｕ又はＡｌ）に比較して、高温に起因する配線の劣化を抑制できる。
【０１４１】
例えば、高融点導電体としての金属（高融点金属）には、Ｍｏ、Ｗ、Ｒｕ、Ｔａ、Ｎｉ、Ｃｏなどが用いられる。高融点導電体としての金属化合物（高融点金属化合物）には、ＭｏＳｉ、ＷＳｉ、ＮｉＳｉ、ＣｏＳｉなどのシリサイドなどが用いられる。本実施形態の半導体装置において、これらの高融点金属及び高融点金属化合物のグループから選択される１つの導電体を用いて、配線６０が形成される。
【０１４２】
これらの高融点導電体を用いて配線６０が形成されることによって、配線６０が含む高融点導電体の結晶粒を大きくでき、配線の抵抗率（抵抗値）を低減できる。
【０１４３】
配線６０を構成する高融点導電体の結晶粒を大きくするために、例えば、高融点導電層６０の堆積時における基板加熱処理や高融点導電層の堆積後のポストアニール処理が、高融点導電層６０に対して施される。このような高融点導電層６０に対する加熱処理によって、高融点導電層６０の結晶性が改善され、配線としての高融点導電層６０が含む結晶粒が大きくなる。
【０１４４】
尚、加熱処理による高融点導電層の結晶粒の大粒径化のため、１０００℃以下の再結晶化温度を有する高融点導電体が用いられることが好ましい。高融点導電体の再結晶化温度を考慮した場合、配線を構成する高融点導電体には、例えば、Ｍｏ、Ｒｕ又はＴａが用いられる。これによって、半導体装置の製造プロセスが含む温度条件において、配線としての高融点導電層の結晶性の改善（結晶の大粒径化）を、図ることができる。
【０１４５】
また、加工後の高融点導電層に対して、窒化雰囲気中における還元処理を施すことが好ましい。これによって、配線としての高融点導電層の露出面が還元され、配線の寸法の縮小を抑制でき、配線の抵抗値の上昇を抑制できる。
【０１４６】
例えば、配線６０を覆う層間絶縁膜の形成時において、層間絶縁膜を形成するための条件に起因して、高融点導電体からなる配線の電気的特性が劣化しないように、層間絶縁膜の形成条件が設定される。
【０１４７】
例えば、層間絶縁膜の形成時、少なくとも層間絶縁膜の成膜時の初期段階において、４００℃以下の温度条件下で、酸化物からなる層間絶縁膜が形成されることが好ましい。また、例えば、酸化物から構成される層間絶縁膜を形成するためのＯ２のガス圧は、６０Ｐａ以下であることが好ましい。
【０１４８】
このように、層間絶縁膜の形成条件を考慮することによって、高融点導電体（例えば、Ｍｏ）の過剰な酸化又は窒化が抑制され、導電層の酸化又は窒化に起因した配線幅及び膜厚の縮小が低減される。その結果として、高融点導電体から構成される配線の抵抗値の上昇を、防止できる。
【０１４９】
例えば、高融点導電体から構成される配線６０の側面上に、バリア膜６２が設けられる。バリア膜６２が、高融点導電層６０と層間絶縁膜との間に設けられることによって、層間絶縁膜に起因する不純物が、高融点導電層６０内に拡散するのを抑制でき、配線の抵抗の上昇を抑制できる。
【０１５０】
バリア膜６２は、例えば、酸化膜、窒化膜又は酸窒化膜から構成される。例えば、バリア膜６２が、配線としての高融点導電層６０に対する酸化処理又は窒化処理によって、高融点導電層６０の側面上に形成される場合、図１又は図１３に示されるように、高融点導電層６０の配線幅Ｗ１は、高融点導電層６０を加工するためのキャップ層（ハードマスク）の幅Ｗ２よりも小さくなる。この場合、バリア膜６２の側面は、キャップ層６８の側面よりも基板表面に対して水平方向にほとんど突出しないので、バリア膜６２が交通店導電層６０の側面上に形成されたとしても、高融点導電層６０とバリア膜６２とを含む配線構造の配線幅は拡大しない。また、互いに隣接する配線間の間隔が、バリア膜６２の形成によって縮小することもほとんど無い。それゆえ、本実施形態における配線構造は、微細な配線パターンを、比較的容易に形成できる。
【０１５１】
また、バリア膜６２が高融点導電層６０に対する酸化処理又は窒化処理によって形成されている場合、キャップ層６８の側面とバリア膜６２との側面に段差が生じにくい。そのため、バリア膜６２を含む配線構造を覆う層間絶縁膜（ＳｉＮ膜）６９の密着性及び被覆性が、改善される。
【０１５２】
配線の配線幅及び膜厚の縮小を抑制するために、バリア膜６２は、高融点導電体の酸化物又は窒化物が形成される条件下において、高融点導電体が徐々に酸化又は窒化され、高融点導電体がほとんど気化しない条件で、形成される好ましい。例えば、Ｍｏを用いて形成された配線の側面上に、Ｍｏ酸化物を含むバリア膜が形成される場合、Ｏ２ガス圧が６０Ｐａに設定され、加熱温度が４００℃から４５０℃の範囲に設定された形成条件で、バリア膜（この場合、ＭｏＯ２を含む膜）が形成されることが好ましい。例えば、バリア膜としてのＭｏＯ２膜の膜厚は、１ｎｍから３ｎｍ程度であることが好ましい。
【０１５３】
また、高融点金属６０に添加された添加金属のセルフパッシベーションによって、バリア膜６２が形成されてもよい。バリア膜６２としてのセルフパッシベーション膜が酸化膜である場合、高融点金属に添加される金属には、添加金属の酸化物標準生成エネルギーが高融点金属の酸化物標準生成エネルギー以下の材料が用いられる。セルフパッシベーション膜が窒化膜である場合、添加金属の窒化物標準生成エネルギーが高融点金属の窒化物標準生成エネルギー以下の材料が、添加金属として用いられる。
【０１５４】
添加金属と高融点導電体との間に高抵抗な化合物を形成しない材料が、添加金属に用いられることが好ましい。拡散速度が高融点金属の拡散速度よりも速い材料が、添加金属に用いられることが好ましい。さらには、化学的に安定な酸化物又は窒化物が形成される材料が、添加金属に用いられることが好ましい。例えば、高融点金属にＭｏ又はＷが用いられる場合、例えば、Ａｌ又はＺｒが添加金属として、Ｍｏ層又はＷ層内に添加される。
【０１５５】
尚、バリア膜としてのセルフパッシベーション膜が形成された場合、配線内における添加金属の濃度プロファイルは、配線の側面側（バリア膜側）における濃度が、配線の中央部における濃度よりも高くなる。
【０１５６】
このような、高融点導電体に対する酸化／窒化処理又は添加金属のセルフパッシベーションによって形成されたバリア膜が、配線としての高融点導電層の側面上に設けられることによって、高融点導電層の寸法縮小や不純物拡散に起因した配線の抵抗の上昇を、抑制できる。
【０１５７】
以上のように、本実施形態の半導体装置によれば、半導体装置が含む配線の低抵抗化を図ることができる。
【０１５８】
（３）  変形例  
以下、図１４乃至図１６を用いて、本実施形態の半導体装置の変形例について説明する。
【０１５９】
図１４に示されるように、配線６０Ａの構造は、２つの導電体の積層構造でもよい。例えば、ポリメタル構造の配線６０Ａは、高融点導電層（例えば、Ｍｏ層）６１が、ポリシリコン層６３上に積層されている。ポリシリコン層６３は、バリアメタル膜上に設けられてもよいし、層間絶縁膜７５上に直接設けられてもよい。
【０１６０】
配線６０Ａを覆うバリア膜が、酸化処理によって形成される場合、高融点導電層６１の側面上に、高融点導電体の酸化膜が設けられるとともに、ポリシリコン層６３の側面上に、酸化シリコン膜が設けられている。また、バリア膜６２，６４が窒化処理によって形成されてもよい。この場合、高融点導電体の窒化膜が高融点導電層６１の側面上に形成されるとともに、窒化シリコン膜６４が、ポリシリコン層６３の側面上に設けられる。
【０１６１】
尚、高融点導電体がシリサイドから構成される場合、配線６０Ａは、ポリシリコンとシリサイドとの積層構造（ポリサイド構造）を有する。
【０１６２】
図１５に示されるように、配線としての高融点導電層６０の上面上に、キャップ層は、設けられていなくてもよい。この場合、例えば、高融点導電層６０の上面上に、バリア膜（又はセルフパッシベーション膜）６２が設けられる。高融点導電層６０の上面及び側面を覆うバリア膜６２は、キャップ層が除去された後に、形成される。
【０１６３】
図１６に示されるように、隣接する配線（高融点導電層）間の領域は、層間絶縁膜によって埋め込まれなくともよい。この場合、隣接する配線６０間に、エアギャップＡＧが設けられている。エアギャップＡＧは、空気又は真空の空間である。
【０１６４】
エアギャップＡＧは、配線６０間の間隔を小さくしたり、埋め込み性の悪い層間絶縁膜７５Ｂを意図的に用いたりすることによって、形成できる。
【０１６５】
尚、層間絶縁膜が配線６０間に埋め込まれていない場合であっても、配線６０の上面を覆う層間絶縁膜７５Ｂが形成されている期間において、配線としての高融点導電層６０の側面が、酸化雰囲気中に又は窒化雰囲気中にさらされる。それゆえ、エアギャップＡＧが配線６０に隣接する場合であっても、酸化雰囲気中における層間絶縁膜の形成温度が４００℃以下に設定される、又は、バリア膜（又はセルフパッシベーション膜）６２が高融点導電層６０の側面上に設けられることが好ましい。
【０１６６】
図１４乃至図１６に示される本実施形態の半導体装置の変形例においても、上述の例と同様に、配線としての高融点導電層が含む結晶の大粒径化及び配線に対する不純物の拡散の抑制によって、配線を低抵抗化できる。
【０１６７】
（４）  応用例  
以下、図１７乃至図２０を用いて、本実施形態の半導体装置の応用例について、説明する。
【０１６８】
＜例１：電界効果トランジスタ＞  
本実施形態で述べた高融点導電体から構成される配線は、例えば、電界効果トランジスタ（ＦＥＴ:Field Effect Transistor）に用いることができる。
【０１６９】
図１７は、電界効果トランジスタＴｒの断面構造の一例を示している。図２２は、電界効果トランジスタのチャネル長方向の断面構造を示している。
【０１７０】
例えば、多層配線構造に用いられる配線６０に高融点導電体が用いられるだけでなく、電界効果トランジスタＴｒのゲート電極２１に、上述の高融点導電体が用いられてもよい。
【０１７１】
電界効果トランジスタＴｒは、半導体基板１０内の素子形成領域（アクティブ領域）内に設けられている。素子形成領域は、素子分離領域内の素子分離絶縁膜１９によって、区画されている。素子形成領域内には、Ｐ型又はＮ型のウェル領域（図示せず）が設けられる。
【０１７２】
ウェル領域内には、２つの拡散層２３Ａが設けられている。拡散層２３は、トランジスタＴｒのソース／ドレインとして用いられる。例えば、拡散層２３Ａの表面には、ソース／ドレイン電極２３Ｂが設けられている。
【０１７３】
２つの拡散層２３Ａ間のウェル領域表面には、ゲート絶縁膜２２が設けられる。ゲート絶縁膜２２は、酸化シリコン膜、酸窒化シリコン膜、高誘電率膜（ｈｉｇｈ−ｋ膜）またはこれらの積層膜うち、いずれか１つから形成される。
【０１７４】
トランジスタＴｒのゲート電極２１は、ゲート絶縁膜２２上に設けられる。ゲート電極２１の側面上には、側壁絶縁膜１８が設けられている。
【０１７５】
ゲート電極２１上及びソース／ドレイン電極２５上には、コンタクトＣＰがそれぞれ設けられている。各電極２１，２５は、コンタクトＣＰを経由して、配線６０に接続される。
【０１７６】
コンタクトＣＰ及び配線６０は、層間絶縁膜７０，７１内に設けられている。
【０１７７】
配線６０は、上述の高融点導電体（例えば、Ｍｏ）からなる。
【０１７８】
トランジスタＴｒのゲート電極２１は、配線６０と同様の高融点導電層６１を含むゲート構造６０Ｂを有していてもよい。トランジスタＴｒのゲート電極２１が、高融点金属の単層構造である場合、メタルゲート構造の電界効果トランジスタが形成される。尚、トランジスタＴｒのゲート電極２１は、高融点導電体としてのシリサイドの単層構造によって形成されてもよい。ゲート電極２１としての高融点導電体は、高融点導電体の仕事関数を考慮して、トランジスタＴｒの特性及びゲート絶縁膜２２の材料に応じて上述の複数の金属及び金属化合物の中から適宜選択される。
【０１７９】
図１７に示されるように、トランジスタＴｒのゲート電極２１は、高融点導電層とポリシリコンとの積層構造（ポリメタル構造又はポリサイド構造）でもよい。但し、高融点金属層とポリシリコン層との間に、高融点金属層とポリシリコン層との化合物層（シリサイド層）が形成される場合がある。
【０１８０】
また、ソース／ドレイン電極２３Ｂに、高融点導電体（金属層又はシリサイド層）が用いられてもよい。
【０１８１】
ゲート電極２１が含む高融点導電層６１と側壁絶縁膜１８との間に、バリア膜６２が設けられてもよい。また、高融点導電層６１は、高融点導電体以外の金属元素が添加されていてもよく、添加された金属元素の化合物膜（例えば、酸化膜又は窒化膜）からなるセルフパッシベーション膜が、バリア膜６２として、ゲート電極２１の側面上に形成されてもよい。バリア膜６２が高融点金属層６１の側面上に設けられている場合、側壁絶縁膜１８は、設けられなくともよい。なお、ゲート電極２１が、ポリメタル構造又はポリサイド構造を有する場合、ポリシリコン層６３の側面上のバリア膜６２は、酸化シリコン膜又は窒化シリコン膜から構成される。
【０１８２】
このように、図１乃至図１６を用いて説明された配線としての高融点導電体を、電界効果トランジスタＴｒに適用することができる。
【０１８３】
＜例２：フラッシュメモリ＞  
図１８を用いて、本実施形態の半導体装置の応用例２について、説明する。
【０１８４】
本実施形態で述べた高融点導電体から構成される配線は、例えば、フラッシュメモリに用いることができる。
【０１８５】
図１８は、ＮＡＮＤ型フラッシュメモリが含む１つのメモリセルユニットの断面構造を示している。図１８は、カラム方向（ビット線の延在方向）に沿うメモリセルユニットの断面構造を示している。
【０１８６】
１つのメモリセルユニットは、ＮＡＮＤストリングとＮＡＮＤストリングの一端及び他端に接続されたセレクトトランジスタＳＴとから構成される。ＮＡＮＤストリングは、複数のメモリセルＭＣ（例えば、ｎ個）の電流経路（チャネル領域）が直列接続されることによって、形成されている。
【０１８７】
図１８に示されるように、メモリセルユニットは、半導体基板１０内の素子形成領域に配置される。ロウ方向（ワード線の延在方向）に互いに隣接する素子形成領域は、素子分離絶縁膜（図示せず）によって互いに電気的に分離されている。
【０１８８】
メモリセルＭＣは、例えば、電荷蓄積層２４上にコントロールゲート電極２５が積層されたゲート構造を有する電界効果トランジスタである。メモリセルＭＣのゲート構造は、電荷蓄積層２４にフローティングゲート電極を用いたスタックゲート構造でもよいし、電荷蓄積層２４にトラップ準位を含む絶縁膜（例えば、窒化シリコン膜）を用いたＭＯＮＯＳ構造でもよい。図１８には、フローティングゲート電極が電荷蓄積層２４に用いられた例が示されている。
【０１８９】
電荷蓄積層２４としてのフローティングゲート電極（ポリシリコン層）は、半導体基板１表面に形成されたゲート絶縁膜（トンネル絶縁膜）２２Ａ上に設けられる。
【０１９０】
コントロールゲート電極２６は、フローティングゲート電極２４上のゲート間絶縁膜２５を介して、フローティングゲート電極２４上に積層されている。
【０１９１】
コントロールゲート電極２６は、ロウ方向に延在し、ロウ方向に隣接する複数のメモリセルＭＣで共有される。コントロールゲート線２６は、ワード線ＷＬとして用いられる。
【０１９２】
コントロールゲート電極２６は、高融点導電層（例えば、Ｍｏ層）６０を含む。コントロールゲート電極２６は、高融点金属層（例えば、Ｍｏ層）６０の単層構造でもよいし、高融点金属層６０を含むポリメタル構造でもよい。また、コントロールゲート電極２６は、高融点導電体としてのシリサイドの単層構造でもよいし、高融点金属層とシリサイド層とのポリサイド構造でもよい。
【０１９３】
カラム方向に隣接する複数のメモリセルＭＣは、ソース／ドレインを共有する。これによって、複数のメモリセルＭＣの電流経路が直列接続される。例えば、メモリセルＭＣのソース／ドレインとして、拡散層２３Ａが半導体基板１０内に設けられている。但し、拡散層２３Ａは、形成されなくともよい。
【０１９４】
ＮＡＮＤストリングの一端（ドレイン側）及び他端（ソース側）には、セレクトトランジスタＳＴがそれぞれ設けられる。セレクトトランジスタＳＴの電流経路の一端は、拡散層２３Ａを介して、隣接するメモリセルＭＣにそれぞれ接続されている。
【０１９５】
セレクトトランジスタＳＴは、メモリセルＭＣとほぼ同時の工程で形成される。セレクトトランジスタＳＴのゲート電極２９の下部電極層は、フローティングゲート電極２４と同時に形成される。セレクトトランジスタＳＴのゲート電極２９の上部電極層は、コントロールゲート電極と同時に形成される。セレクトトランジスタＳＴにおいて、上部電極層は、上部電極層と下部電極層との間の絶縁膜（ゲート間絶縁膜）に形成された開口部を介して、下部電極層に電気的に接続している。
【０１９６】
セレクトトランジスタの上部電極層は、コントロールゲート電極２６と同様に、高融点導電体を含んでいる。セレクトトランジスタＳＴの上部電極層は、ロウ方向に隣接する複数のセレクトトランジスタで共有される。セレクトトランジスタＳＴのゲート電極２９は、セレクトゲート線として用いられる。
【０１９７】
メモリセルユニットのドレイン側のセレクトトランジスタＳＴの電流経路の他端（ドレイン）２３は、ビット線コンタクトＢＣ、中間配線Ｍ０及びビアプラグＶ１を経由して、ビット線ＢＬに接続される。メモリセルユニットのソース側のセレクトトランジスタＳＴの電流経路の他端（ソース）２３は、ソース線コンタクトＳＣを経由して、ソース線ＳＬに接続される。
【０１９８】
各コンタクトＢＣ，ＳＣ，Ｖ１及び配線Ｍ０，ＢＬ，ＳＬは、層間絶縁膜７０，７１内に形成されている。
【０１９９】
例えば、ビット線ＢＬ、ソース線ＳＬ及び中間配線Ｍ０は、上述の高融点導電体（例えば、Ｍｏ）を含んでいる。ビアプラグＶ１が、高融点導電体から形成されてもよい。
【０２００】
このように、図１乃至図１６を用いて説明された配線としての高融点導電体を、フラッシュメモリに適用することができる。
【０２０１】
＜例３：抵抗変化型メモリ＞  
図１９及び図２０を用いて、本実施形態の半導体装置の応用例３について、説明する。  
本実施形態で述べた高融点導電体から構成される配線は、例えば、抵抗変化型メモリに用いることができる。
【０２０２】
図１９は、抵抗変化型メモリの断面構造を示している。  
図１９に示されるように、抵抗変化型メモリは、クロスポイント型メモリセルアレイ１を有している。クロスポイント型メモリセルアレイ１は、例えば、半導体基板１０上に積層された層間絶縁膜７０，７１，７２上に設けられている。この場合、半導体基板１０上の層間絶縁膜が、クロスポイント型メモリセルアレイ１を形成するための基板として、用いられる。
【０２０３】
クロスポイント型メモリセルアレイ１は、複数のセルユニットＣＵを含んでいる。セルユニットＣＵは、ロウ方向に延在するワード線（第１制御線）ＷＬとカラム方向に延在するビット線（第２の制御線）ＢＬとの間に、設けられている。
【０２０４】
図２０は、セルユニットＣＵの構造を模式的に示す鳥瞰図である。
【０２０５】
抵抗変化型メモリにおいて、メモリ素子３０は、例えば、可変抵抗素子又は相変化素子である。
【０２０６】
メモリ素子３０としての可変抵抗素子は、金属酸化物からなる膜３１を含んでいる。これらの金属酸化物の薄膜３１に所定の電圧（又は電流）が印加された場合、その膜３１の抵抗値が印加された電圧に応じて可逆的に変化する。可変抵抗素子３の抵抗値が変化した状態は、所定の電圧が印加されるまで、ほぼ不揮発に維持される。このような金属酸化膜３１の特性を利用して、可変抵抗素子を用いたメモリ素子３が、形成される。可変抵抗素子３が含む抵抗状態が変化する膜３１のことを、抵抗変化膜３１とよぶ。抵抗変化膜３１は、酸化チタン（ＴｉＯｘ）又は酸化ハフニウム（ＨｆＯｘ）などの遷移金属の酸化物から形成される。
【０２０７】
金属酸化膜からなる抵抗変化膜３１における抵抗状態の変化のメカニズムの一例として、抵抗変化膜３１内における微細な電気経路（以下、フィラメントとよぶ）の形成及び消失に起因する抵抗変化が、挙げられる。フィラメントは、局所的な絶縁破壊や金属原子の偏析によって形成される。また、抵抗変化膜３１内における金属イオン又は酸素イオンの移動によって、抵抗変化膜３１の抵抗状態が変化する場合もある。
【０２０８】
メモリ素子としての相変化素子は、例えば、与えられた熱によって膜の結晶状態（相）が変化する膜（以下、相変化膜とよぶ）３１を含んでいる。相変化膜３１は、例えば、ＧｅＳｂＴｅ（ＧＳＴ）やＩｎＳｂＴｅ（ＩＳＴ）などの化合物から形成される。
【０２０９】
例えば、メモリ素子３としての相変化素子３に印加された電圧又は電流によって生じた熱によって、相変化膜３１の結晶の配向状態が変化する。この結果として、相変化素子の抵抗値が変化する。
【０２１０】
抵抗変化膜（又は相変化膜）３１は、２つの電極層３２Ａ，３２Ｂに挟まれている。例えば、電極層３２Ａ，３２Ｂの材料は、抵抗変化膜３１の材料に応じて、適宜選択されることが好ましい。尚、メモリ素子３０が相変化素子である場合、相変化膜３１と一方の電極層との間に、ヒータ層が設けられてもよい。
【０２１１】
尚、ＭＴＪ（Magnetic Tunnel Junction）素子がメモリ素子３０に用いられてもよい。
【０２１２】
セルユニットＣＵは、動作の対象となったメモリ素子と動作の対象となっていないメモリ素子との相互干渉を抑制するために、選択素子として含んでいる。選択素子として、例えば、ダイオードがセルユニットＣＵ内に設けられている。クロスポイント型メモリセルアレイにおいて、セルユニットＣＵは、メモリ素子３とダイオード３５との積層構造を有する。図２０に示される例では、メモリ素子３が、ダイオード３５上に積層されている。但し、ダイオード３５が、メモリ素子３上に積層されてもよい。セルユニットＣＵ内において、ダイオード３５は、メモリ素子３に直列に接続されている。尚、ダイオード３５の代わりに、キャパシタが、セルユニットＣＵ内に設けられてもよい。
【０２１３】
ビット線ＢＬ及びワード線ＷＬは、上述の高融点導電層（例えば、Ｍｏ）を用いて、形成されている。例えば、ビット線ＢＬ又はワード線ＷＬとしての高融点導電層６０の側面上に、バリア膜（又はセルフパッシベーション膜）６２が、設けられている。
【０２１４】
本実施形態において、クロスポイント型メモリセルアレイ１より下層の半導体基板１０上において、メモリセルアレイの動作を制御するための回路（以下、周辺回路とよぶ）が設けられている。周辺回路が設けられる領域を、周辺領域９とよぶ。周辺回路は、その構成素子として、電界効果トランジスタＴｒ、抵抗素子、キャパシタなどを含んでいる。抵抗変化型メモリの周辺回路を形成する電界効果トランジスタＴｒは、図１７に示されるように、高融点導電体からなるゲート電極又はソース／ドレイン電極を含んでもよい。
【０２１５】
半導体基板１０表面に対して水平方向において、クロスポイント型メモリセルアレイ１に隣接するように、フックアップ領域（引き出し領域ともよばれる）７が、層間絶縁膜７２上に設けられる。
【０２１６】
ビット線ＢＬ及びワード線ＷＬは、クロスポイント型メモリセルアレイ１内からフックアップ領域７内に引き出される。フックアップ領域７内において、ビット線ＢＬ及びワード線ＷＬの配線幅、隣接する配線間の配線ピッチ、及び、配線レイアウトが変換される。フックアップ領域７において、ビット線ＢＬ及びワード線ＷＬは、コンタクトプラグＺＣを介して、下層又は上層の配線（高融点導電層）６０に接続されている。メモリセルアレイ１を覆う層間絶縁膜７３，７４内において、コンタクトプラグＺＣは、例えば、複数の配線レベルにまたがって設けられる。
【０２１７】
半導体基板１０上に形成された素子Ｔｒは、フックアップ領域７内の配線６０及びコンタクトプラグＺＣを経由して、メモリセルアレイ１に、接続される。
【０２１８】
図１９において、クロスポイント型メモリセルアレイ１に対してロウ方向に隣接するフックアップ領域のみが図示されているが、クロスポイント型メモリセルアレイ１に対してカラム方向に隣接するフックアップ領域が、層間絶縁膜（基板）７２上に設けられているのはもちろんである。
【０２１９】
尚、抵抗変化型メモリの配線レイアウトに応じて、ビット線と同じ配線レベルの配線が、メモリセルアレイ１のロウ方向に隣接するフックアップ領域７内に、引き出されてもよいのはもちろんである。
【０２２０】
図１９に示されるように、クロスポイント型メモリセルアレイ１の動作を制御する周辺回路は、層間絶縁膜７０，７１，７２を介して、クロスポイント型メモリセルアレイ１下方の半導体基板１０上に形成される。周辺回路とフックアップ領域７内の配線（高融点導電層）６０とを接続する中間配線Ｍ０，Ｍ１やビアプラグＶＰに、配線６０を形成するための高融点導電体と同じ材料（例えば、Ｍｏ）が用いられてもよい。
【０２２１】
周辺領域９上に、クロスポイント型メモリセルアレイ１が積層されることによって、抵抗変化型メモリのチップサイズが縮小される。
【０２２２】
例えば、セルユニットＣＵ内のダイオード３５がシリコンから形成される場合、抵抗変化型メモリの製造工程において、シリコンの結晶化のために、７００℃以上の加熱処理を含む場合がある。それゆえ、本実施形態のように、高融点金属が配線に用いられることは、抵抗変化型メモリの製造工程に有効である。
【０２２３】
尚、上述の応用例１乃至３で述べた半導体装置に限定されず、ＤＲＡＭ又はＳＲＡＭなどの半導体メモリ、或いは、イメージセンサ（固体撮像装置）に、本実施形態で述べた高融点導電体を含む配線６０が用いられてもよい。また、高融点導電体を含む配線６０は、多層配線構造の半導体装置において、半導体基板直上の配線レベル（最下層の配線レベル）の配線に用いられてもよいし、半導体パッケージに設けられたパッド直下の配線レベル（最上層の配線レベル）の配線に用いられもよい。また、上層の配線レベルになるに従って配線幅を大きくできるので、上層の配線は、Ａｌ又はＣｕを用いて構成し、下層の配線は、本実施形態の高融点導電体（例えば、Ｍｏ）を用いて構成してもよい。
【０２２４】
（５）  製造方法  
図２１乃至図３０を参照して、本実施形態の半導体装置の製造方法について、説明する。
【０２２５】
＜製造方法１＞  
図２１乃至図２４を用いて、本実施形態の半導体装置の製造方法１について、説明する。図２１乃至図２４は、本実施形態の半導体装置の製造方法１における各工程の断面工程図を模式的に示している。
【０２２６】
図２１示されるように、例えば、トランジスタ、キャパシタ、メモリ素子等の半導体装置の構成素子（図示せず）が、半導体基板１０の表面上に形成される。素子が形成された半導体基板１０上に、層間絶縁膜７８が、例えば、ＣＶＤ法（Chemical Vapor Deposition）又は塗布法を用いて、形成される。形成された層間絶縁膜７８の上面は、例えば、ＣＭＰ（Chemical Mechanical Polishing）などによって、平坦化される。
【０２２７】
開口部（図示せず）が、層間絶縁膜７８内の所定の位置に形成される。その開口部内及び層間絶縁膜７８上に、導電体が、例えば、ＰＶＤ法（Physical Vapor Deposition）によって、形成される。そして、導電体が開口部内に残存するように、ＣＭＰ又はエッチバックが導電体に対して施される。これによって、導電体が開口部内に埋め込まれ、コンタクトプラグ（図示せず）又はビアプラグ（図示せず）が、層間絶縁膜７８内に形成される。プラグを形成するための導電体は、上述の高融点導電体（例えば、Ｗ又はＭｏ）でもよい。
【０２２８】
プラグ上及び層間絶縁膜７８上に、密着層（バリアメタル膜）６７及び配線材６０Ｚが、それぞれ所定の膜厚を有するように、順次堆積される。密着層６７は、配線材６０Ｚと層間絶縁膜７８との密着性を確保するために設けられている。例えば、密着層６７には、配線材６０Ｚに応じて、窒化タングステン（ＷＮ）、ＭｏＮ、Ｔｉ、ＴｉＮ、Ｔａ、窒化タンタル（ＴａＮ）、Ｒｕ、窒化ルテニウム（ＲｕＮ）を含むグループの中から選択される。
【０２２９】
例えば、配線材６０Ｚ及び密着層６７は、ＰＶＤ法によって、それぞれ堆積される。例えば、ＤＣスパッタ法によって配線材６０Ｚが堆積される場合、スパッタガスとしてのＡｒガスのガス圧は、１Ｐａ以下に設定され、放電電圧は３００Ｖ以上に設定されることが好ましい。
【０２３０】
例えば、配線材６０Ｚは、Ｍｏ、Ｗ、Ｒｕ、Ｔａ、Ｃｏ及びＮｉを含むグループから選択される。また、配線材６０Ｚは、高融点金属に限定されず、ＭｏＳｉ、ＷＳｉ、ＮｉＳｉ、ＣｏＳｉなどのシリサイドでもよい。配線材６０ＺがＭｏである場合には、上述の密着層６７の材料のうち、ＭｏＮ又はＴｉＮが、選択される。但し、密着層６７は、形成されなくともよく、配線材６０Ｚが、層間絶縁膜７８上に直接形成されてもよい。
【０２３１】
上述の高融点金属及びシリサイドを含む高融点導電体のうち、１０００℃以下の再結晶化温度を有する導電体（例えば、Ｍｏ、Ｒｕ又はＴａ）が、配線材６０Ｚに用いられることが、さらに好ましい。配線材６０Ｚは、シリコン層と高融点金属層との積層構造でもよいし、シリサイド層とシリコン層との積層構造でもよいし、シリサイド層の単層構造でもよい。
【０２３２】
金属元素のセルフパッシベーションを利用してバリア膜が形成される場合、配線材としての高融点金属に、高融点金属以外の金属（金属元素）が添加されてもよい。添加される金属は、配線材６０Ｚとしての高融点金属（例えば、Ｍｏ又はＷ）よりも速い拡散速度を有する金属の中から選択されることが好ましい。また、添加金属と高融点金属とから形成される化合物が高い抵抗を有さない材料（添加金属）が、高融点導電体に添加されることが好ましい。また、化学的に安定な酸化物及び窒化物を形成する材料（添加金属）が、高融点金属内に添加されることが好ましい。
【０２３３】
添加された金属の酸化物生成エネルギーが高融点金属の酸化物生成エネルギーより小さい材料の中から、添加される金属が選択されることが好ましい。高融点金属層６０Ｚが、Ｍｏ又はＷから形成される場合、酸化物生成エネルギーが４５０ｋＪ／ｍｏｌ以下の材料がＭｏ層又はＷ層に添加されることが好ましく、例えば、Ａｌ、Ｚｒ、Ｔｉ及びＶなどから選択される少なくとも１つの材料が、添加金属として用いられる。
【０２３４】
金属の窒化物生成エネルギーが高融点金属の窒化物生成エネルギーより小さい材料が、高融点金属層内に添加されてもよい。高融点金属層６０Ｚが、Ｍｏである場合、窒化物生成エネルギーが１００ｋＪ／ｍｏｌ以下の材料がＭｏ層内に添加されることが好ましく、例えば、Ａｌ、Ｚｒ、Ｔｉ及びＶなどから選択される少なくとも１つの材料が、添加金属として用いられる。
【０２３５】
添加金属は、スパッタリングされるターゲットに含まれてもよいし、イオン注入によって、堆積された配線材に添加されてもよい。
【０２３６】
上述したように、配線材６０Ｚが堆積されている期間内において、基板１０に対して、例えば、４００℃から５００℃の温度範囲の加熱処理が施されてもよい。基板加熱処理が施された高温条件下において、配線材６０Ｚが層間絶縁膜７８上に堆積されることによって、配線材としての高融点導電層６０Ｚの結晶成長が促進され、高融点導電層６０Ｚを構成する結晶粒が大きくなる。これによって、結晶粒界が減少し、配線の低抵抗化を図ることができる。尚、基板加熱処理の温度は、配線を構成する高融点導電体に応じて、５００℃以上の温度に設定されてもよいし、４００℃以下の温度に設定されてもよい。尚、基板加熱処理によって配線材が堆積される場合、酸素や窒素などのように、配線材６０Ｚと反応し易いガスは、成膜条件下に含まれていないことが好ましい。
【０２３７】
尚、配線材６０Ｚがポリメタル構造を有している場合、高融点金属層の結晶化のための加熱処理によって、高融点金属層とポリシリコン層との間にシリサイド層が形成される場合がある。
【０２３８】
窒化シリコン（ＳｉＮ）層６８が、キャップ層（又は、マスク層）として、例えば、４００℃以下の成膜温度のプラズマＣＶＤ法を用いて、配線材６０Ｚ上に堆積される。さらに、キャップ層６８上に、酸化シリコン層（例えば、ＴＥＯＳ層）９０が、堆積される。配線材６０Ｚに直接接触する絶縁膜（ここでは、ＳｉＮ層）が、配線材６０Ｚ上に形成される際、配線材６０Ｚが窒化（又は酸化）されないように、Ｎ２（又Ｏ２）のガス圧や成膜時の温度が適宜設定されることが好ましい。
【０２３９】
図２２に示されるように、酸化シリコン層９０上に、フォトリソグラフィ工程によって、所定のパターンを有するレジストマスク（図示せず）が形成される。そして、レジストマスクをマスクに用いて、酸化シリコン層９０が、ＲＩＥ法によって加工される。これによって、所定の配線パターンを有するマスク層９０が、ＳｉＮ層６８上に、形成される。マスク層９０が形成された後、レジストマスクは、除去される。
【０２４０】
加工されたマスク層９０をマスクに用いて、キャップ層６８、配線材６０Ｚ及び密着層６７が、ＲＩＥ（Reactive Ion Etching）法によって、加工される。尚、ＲＩＥに用いられるエッチングガスは、マスク層や配線材等の種類及びそれらの組み合わせに応じて、塩素（Ｃｌ）系ガスが用いられてもよいし、フッ素（Ｆ）系のガスが用いられてもよい。
【０２４１】
このキャップ層及び配線材に対するエッチングによって、図２３に示されるように、所定のパターン（レイアウト、配線幅及び配線ピッチ）を有する高融点導電層（配線）６０が、層間絶縁膜７８上及びプラグ（図示せず）上に、形成される。
【０２４２】
尚、配線のパターニング及び加工は、側壁転写技術によって形成された側壁膜をマスクに用いて、実行されてもよい。
【０２４３】
キャップ層６８上のマスク層及び加工で生じた残渣が除去された後、高融点導電層６０が、還元雰囲気中で熱処理される。還元雰囲気は、水素（Ｈ２）ガス又はアンモニア（ＮＨ３）ガス等を用いて、形成される。この還元雰囲気中の熱処理によって、高融点導電層６０に対する還元処理が施される。すなわち、加工によって生じた高融点導電層６０上の表面酸化膜（自然酸化膜）が還元され、その酸化膜が、高融点導電層６０の表面から除去される。これによって、高融点導電層上の自然酸化膜に起因する配線の寸法の縮小が、抑制される。
【０２４４】
そして、高融点導電層６０の大粒径化（再結晶化）のためのポストアニール処理が、実行される。このポストアニール処理は、還元雰囲気中の熱処理と共通化されてもよいし、別途の工程で実行されてもよい。
【０２４５】
図２４に示されるように、配線としての高融点導電層６０の側面（及び上面）上に、バリア膜６２が形成される。
【０２４６】
例えば、高融点導電体（高融点金属）の酸化物がバリア膜として形成される場合、高融点導電体の酸化速度が、高融点導電体（及びその酸化物）の気化速度より大きくなるように、バリア膜６２を形成するための酸化雰囲気のガス圧及び加熱温度（アニール温度）が設定される。このような条件が設定されることによって、高融点導電体（又は高融点導電体の酸化物）が気化（昇華）せずに、バリア膜６２としての酸化膜が、高融点金属層６０の側面上に残留する。
【０２４７】
例えば、高融点導電層６０としてのＭｏ層の側面上に、Ｍｏ酸化膜が形成される場合、加熱温度が４００℃から４５０℃の温度範囲に設定され、酸化雰囲気中におけるＯ２ガス圧が６０Ｐａ以下に設定されることが好ましい。これによって、高融点導電体の気化や高融点導電体の過剰酸化に起因する配線の寸法（配線幅または膜厚）の縮小が低減され、バリア膜の形成に起因した配線の抵抗値の上昇が抑制される。尚、高融点導電体がほとんど気化しない条件下で、高融点導電層６０上に、バリア膜としての酸化物が形成されることがさらに好ましい。
【０２４８】
例えば、バリア膜６２としてのＭｏ酸化膜は、少なくともＭｏＯ２を含む膜である。上記の加熱温度及びガス圧の条件において、バリア膜としてのＭｏＯ２膜の膜厚が、１ｎｍから３ｎｍ程度の範囲になるように、アニール処理の時間が設定されることが好ましい。
【０２４９】
尚、高融点導電体の大粒径化のためのポストアニール処理が、バリア膜を形成するための加熱処理と共通化されてもよい。
【０２５０】
高融点導電体（高融点金属）の窒化物がバリア膜として形成される場合においても、高融点導電体の窒化速度が、高融点導電体（又はその窒化物）の気化速度より大きくなるように、窒化雰囲気のガス圧及び加熱温度が設定される。尚、上述の表面酸化膜の除去のための還元雰囲気中の熱処理時において、還元雰囲気を形成するためのガスに、所定のガス圧のＮＨ３ガスを用いたり、還元熱処理中又は還元熱処理後に、Ｎ２ガス又はＮＨ３ガスを混合したりすることによって、高融点導電層６０の露出面（例えば、側面）上に、バリア膜６２としての窒化膜が、表面酸化膜の除去とほぼ同時に形成されてもよい。
【０２５１】
上述のように、高融点導電層６０に、高融点金属以外の金属（金属元素）が添加されている場合、図１３を用いて説明したように、その添加された金属元素が、酸化雰囲気中又は窒化雰囲気中の加熱処理によって、高融点配線層の露出面側（ここでは、側面側）に析出し、添加金属のセルフパッシベーション膜が、バリア膜として、高融点配線層６０の側面上に、形成される。
【０２５２】
但し、セルフパッシベーションを促進するために、添加金属の酸化物生成エネルギー又は窒化物生成エネルギーが、高融点金属の酸化物生成エネルギー又は窒化物生成エネルギーより小さい材料の中から、添加される金属が選択されている。高融点導電層６０がＭｏ層である場合、上述のように、ＡｌやＺｒなどが添加され、Ａｌの酸化物、Ａｌの窒化物、Ｚｒの酸化物或いはＺｒの窒化物が、パッシベーション膜として形成される。尚、添加金属のセルフパッシベーション膜がバリア膜６２として形成される場合、高融点導電層６０内における添加金属の濃度プロファイルにおいて、高融点導電層６０の露出面側（バリア膜側）における添加金属の濃度が、高融点導電層６０の中央部における添加金属の濃度より高くなっている。
【０２５３】
バリア膜（又はセルフパッシベーション膜）６２は、高融点金属と添加金属とを含む酸化物、又は、高融点金属と添加金属とを含む窒化物から構成されてもよい。
【０２５４】
バリア膜（又はセルフパッシベーション膜）が形成される前に、キャップ層６８が高融点導電層６０上から除去されてもよい。この場合、高融点導電層６０の側面上に加えて、高融点導電層６０の上面上に、バリア膜６２が、形成される。高融点金属層の大粒径化のための加熱処理が、添加金属のセルフパッシベーション膜を形成するための加熱処理と共通化されてもよい。
【０２５５】
バリア膜（又はセルフパッシベーション膜）６２が高融点導電層６０に対する酸化処理によって形成された場合、高融点導電層６０とバリア膜６２との界面に、酸素が存在する場合がある。この場合、高融点導電層６０とバリア膜６２とを含む配線構造において、高融点導電層６０とバリア膜６２との界面における酸素濃度は、高融点導電層６０の中央部における酸素濃度より高くなる。これと同様に、バリア膜（又はセルフパッシベーション膜）６２が高融点導電層６０に対する窒化処理によって形成された場合、高融点導電層６０とバリア膜６２との界面に、窒素が存在する。この場合、高融点導電層６０とバリア膜６２とを含む配線構造において、高融点導電層６０とバリア膜６２との界面における窒素濃度が、高融点導電層６０の中央部における窒素濃度より高くなる。
【０２５６】
このように、バリア膜６２としての機能を向上させるために、高融点導電層６０とバリア膜６２との界面において、酸素濃度又は窒素濃度が高くなるように、バリア膜の形成条件が設定されることが好ましい。また、配線（高融点導電層）６０の電気伝導率を高くする（配線を低抵抗化する）ために、高融点導電層６０の中央部の酸素濃度又は窒素濃度が低くなるように、バリア膜６２の形成条件が設定されることが好ましい。
【０２５７】
バリア膜６２が高融点導電層に対する酸化反応又は窒化反応によって形成された場合、導電層６０の配線幅は、キャップ層６８の配線幅より小さくなる。また、この場合、バリア膜６２の側面とキャップ層６８との側面との間に、段差はほとんど生じない。このように、バリア膜６２が形成されることによって、高融点導電層６０とバリア膜６２とを含む配線構造の配線幅が広くならずに、微細なパターンを形成できる。
【０２５８】
そして、高融点導電層６０を覆うように、層間絶縁膜が形成される。層間絶縁膜には、ＳｉＮ、ＳｉＯ２、ＳｉＯＣ又はＳｉＣＮなどのシリコン化合物が、配線間の容量の設計にあわせて、適宜選択される。
【０２５９】
例えば、図２５に示されるように、層間絶縁膜（パッシベーション膜）としてのＳｉＮ膜６９が、例えば、５００℃の温度条件下におけるＡＬＤ法（Atomic Layer Deposition）によって、堆積される。さらに、層間絶縁膜としてのＳｉＯ２層（図示せず）が、例えば、ＣＶＤ法又は塗布法によってＳｉＮ膜６９上に堆積される。
【０２６０】
上述のように、バリア膜６２が、高融点導電層６０の側面上に設けられていることによって、層間絶縁膜としてのＳｉＮ膜６９が形成される際の窒化種（Ｎ）が、高融点導電層６０内に拡散するのを抑制できる。それゆえ、窒素の拡散に起因した高融点金属層６０の抵抗値の上昇が抑制される。
【０２６１】
例えば、窒素に起因する悪影響を受け易い高融点導電体が、配線を形成するための導電層６０に用いられた場合、酸化膜からなるバリア膜が、Ｍｏ層の端部に設けられることは、有効である。
【０２６２】
また、バリア膜が高融点導電層に対する酸化処理又は窒化処理によって形成されている場合、キャップ層の側面とバリア膜６２との側面に段差が生じにくい。そのため、バリア膜を含む配線構造に対する層間絶縁膜（ＳｉＮ膜）６９の密着性が向上し、後の工程で形成される層間絶縁膜の被覆性が改善される。
【０２６３】
酸化物からなる層間絶縁膜が、高融点導電層上に形成される場合、層間絶縁膜としてのシリコン酸化物の形成温度は、その層間絶縁膜の形成の初期段階において、４００℃から４５０℃の温度範囲、より好ましくは、４００℃以下に、設定されることが好ましい。また、酸化物からなる層間絶縁膜の形成時において、酸素のガス圧が、６０Ｐａ以下の条件になるように、設定される。このように、温度条件やガス圧条件が設定されることによって、配線としての高融点導電体の異常酸化や、バリア膜の劣化、高融点導電体及びバリア膜の気化が抑制される。この結果として、配線の寸法の縮小に起因した配線の抵抗値の上昇及び配線内に対する不純物の拡散に起因した配線の抵抗値の上昇が、抑制される。
【０２６４】
尚、酸化物からなる層間絶縁膜の堆積の初期段階において、４００℃以下の成膜温度で、高融点導電体を含む配線を覆うように、薄い層間絶縁膜を堆積した後、４００℃より高い成膜温度で、厚い層間絶縁膜を堆積してもよい。このように、ある配線レベルの層間絶縁膜が複数の段階（成膜温度の条件）に分けて形成される場合、高融点導電層に対するポストアニール処理が、層間絶縁膜の形成と共通化されてもよい。また、図１６を用いて説明したように、隣接する配線（高融点導電層）６０間を層間絶縁膜によって完全に埋め込まずに、エアギャップを形成してもよい。
【０２６５】
配線６０の上面に接続されるプラグの形成位置において、層間絶縁膜及びキャップ層６８が、フォトリソグラフィ工程及びエッチングによって、配線６０上方から除去され、配線６０の上面が露出される。そして、所定の配線レベルに達するまで、上述の配線の形成工程が繰り返され、本実施形態の半導体装置が形成される。
【０２６６】
上述の半導体装置の製造方法において、ＰＶＤ法で堆積された高融点導電層について述べたが、ＰＶＤ法に限定されたパラメータ以外については、ＣＶＤ法に対しても共通のパラメータを適用できる。
【０２６７】
以上のように、本実施形態の半導体装置の製造方法において、高融点導電体を用いて配線６０が形成される。配線としての高融点導電層６０は、融解温度が１０００℃以上の材料から形成され、例えば、Ｍｏ、Ｗ、Ｒｕ、Ｔａ、Ｃｏ及びＮｉを含むグループから選択される１つの材料から形成される。また、高融点導電層６０はシリサイドを用いて形成されてもよい。配線としての高融点導電層６０は、例えば、Ｍｏ、Ｒｕ及びＴａのように、再結晶化温度が１０００℃以下の材料から形成されることが好ましい。
【０２６８】
これによって、本実施形態の半導体装置の製造方法は、耐熱性を有する高融点導電体を用いて配線が形成されることによって、低融点の配線材に比較して、熱に起因した配線の劣化を抑制できる。また、再結晶化温度が１０００℃以下の配線材が用いられることによって、製造工程の増加無しに、高融点導電体から構成される配線の結晶性の改善（再結晶化）を実行できる。
【０２６９】
本実施形態の半導体装置の製造工程中において、配線としての高融点導電層６０の堆積中又は堆積後に、高融点導電層６０に対して熱が印加される。これによって、高融点導電層６０の結晶化が促進され、高融点導電層６０が含む結晶粒が、大粒径化する。この結果として、本実施形態の半導体装置において、電子の粒界散乱が低減し、高融点導電層６０から形成される配線の抵抗値（抵抗率）は、低下する。
【０２７０】
例えば、Ｍｏのように、再結晶化温度が１０００℃以下の高融点導電体は、再結晶化温度が１０００℃より大きい高融点導電体に比較して、加熱による高融点導電層が含む結晶の大粒径化の効果が大きく、配線の低抵抗化をさらに図ることができる。
【０２７１】
本実施形態の半導体装置の製造方法において、配線としての高融点導電層６０の側面（露出面）上に、バリア膜６２又はセルフパッシベーション膜６２が形成される。バリア膜６２やセルフパッシベーション膜６２が、高融点導電層６０と層間絶縁膜との間に形成されることによって、層間絶縁膜の形成時における高融点導電層に対する酸化種や窒化種の拡散を抑制でき、酸化種／窒化種と高融点導電体との化学反応に起因する高融点導電層６０の線幅／膜厚の減少を防止できる。また、配線としての高融点金属層の酸化速度及び気化速度を考慮して、高融点金属層に対する加熱処理の条件及び層間絶縁膜の形成条件を、設定することによって、配線の酸化や昇華に起因する配線の寸法の縮小を、抑制できる。この結果として、配線としての高融点導電層６０の抵抗値の上昇を抑制できる。
【０２７２】
高融点導電層６０に対する還元処理、バリア膜６２及びセルフパッシベーション膜６２の形成工程は、高融点導電層６０が含む結晶の大粒径化のためのアニール処理と共通に実行できる。それゆえ、半導体装置の製造工程を増加させずに、高融点金属層６０を含む配線の抵抗値の上昇を防止でき、配線を低抵抗化できる。
【０２７３】
以上のように、本実施形態の半導体装置の製造方法によれば、低抵抗化された配線を含む半導体装置を提供できる。
【０２７４】
＜製造方法２＞  
図２６乃至図３０を用いて、本実施形態の半導体装置の製造方法２について、説明する。本製造方法２において、上述の製造方法１と共通の構成要素、工程及び効果に関する説明は、必要に応じて行う。図２６乃至図３０は、本実施形態の半導体装置の製造方法２における各工程の断面工程図を模式的に示している。
【０２７５】
本実施形態の半導体装置の製造方法２は、例えば、クロスポイント型メモリの製造方法に適用できる。本実施形態の半導体装置の製造方法において、高融点導電体からなる配線は、基板（例えば、層間絶縁膜）内に形成された溝の段差（ステップ）を利用して微細な配線パターンが形成される側壁配線形成技術を用いて、形成される。
【０２７６】
図２６に示されるように、絶縁膜（層間絶縁膜）７９Ａが、例えば、ＣＶＤ法によって、素子が形成された半導体基板１０上に堆積される。そして、堆積された絶縁膜２９Ａの上面が、ＣＭＰ法によって平坦化される。絶縁膜７９Ａは、フォトリソグラフィ技術及びＲＩＥ法によって加工され、配線（例えば、ワード線）を形成するための溝（凹部）９２が、絶縁膜７９Ａ内に形成される。溝９２は、例えば、メモリセルアレイのロウ方向に潜在する。
【０２７７】
図２７に示されるように、配線材６０Ｚが、ＰＶＤ法又はＣＶＤ法を用いて、溝内に埋め込まれる。配線材６０Ｚは、上述のように、高融点導電体であって、例えば、Ｍｏが配線材６０Ｚとして堆積される。シリサイドが、配線材６０Ｚとして堆積されてもよい。さらに、配線材６０Ｚ内に、セルフパッシベーション膜を形成するための金属（例えば、Ａｌ、Ｚｒ）が添加されてもよい。配線材６０Ｚは、高融点導電体の単層構造でもよいし、ポリメタル構造でもよいし、ポリサイド構造でもよい。
【０２７８】
また、配線材６０Ｚと絶縁膜７９Ａとの間に、密着層（バリアメタル膜）６７が、堆積されてもよい。例えば、配線材６０ＺがＭｏから構成される場合、ＭｏＮ又はＴｉＮが、密着層６７として、堆積される。
【０２７９】
図２８に示されるように、配線材が絶縁膜７９Ａに形成された溝の側面上にのみ残存するように、配線材が、例えば、ＲＩＥ法やＩＢＥ（Ion Beam Etching）法によってエッチバックされる。これによって、溝の側面上に、高融点導電体からなる配線（例えば、ワード線）６０Ｂが形成される。このように段差を利用して形成された配線６０Ｂは、例えば、リソグラフィの解像度限界より小さい寸法（配線幅）を有する。
【０２８０】
高融点導電体を含む配線材の堆積時に、基板加熱処理を実行してもよいし、高融点導電体の堆積後において、高融点導電体に対して還元雰囲気中のアニール処理を実行してもよい。これによって、高融点導電体が含む結晶粒は大粒径化し、高融点導電体からなる配線を低抵抗化できる。
【０２８１】
高融点導電体が所定の配線パターンに加工された後、高融点導電層６０Ｂに対して酸化雰囲気又は窒化雰囲気における加熱処理を施して、高融点導電体６０Ｂの酸化物又は窒化物からなるバリア膜を形成してもよい。また、高融点導電層６０Ｂに添加された金属のセルフパッシベーション膜を形成してもよい。これによって、後の工程における層間絶縁膜の形成時において、酸化種や窒化種に起因する高融点導電層６０Ｂの抵抗値の増大を、防止できる。
【０２８２】
図２９に示されるように、層間絶縁膜７９Ａ内の溝が絶縁体で満たされ、形成された配線６０Ｂ間に層間絶縁膜７９Ｂが埋め込まれる。配線６０Ｂを覆う層間絶縁膜７９Ｂは、少なくともその形成工程の初期段階において、配線としての高融点導電層がほとんど酸化（又は窒化）しない条件、例えば、４００℃以下の成膜温度で、形成されることが好ましい。
【０２８３】
この後、高融点導電体からなる配線６０Ｂの上面が露出され、メモリ素子（可変抵抗素子又は相変化素子）を含むセルユニットＣＵが、配線６０Ｂ上に形成される。セルユニットＣＵは、例えば、側壁転写技術によって、加工される。
【０２８４】
そして、セルユニットＣＵを覆うように絶縁膜７９Ｃが形成される。そして、図２６乃至図２９に示される各工程と実質的に同様に、その絶縁膜内に、カラム方向に延在する溝が形成され、セルユニットＣＵ上の配線（例えば、ビット線）が、その溝の側面上に、側壁配線形成技術によって、形成される。
【０２８５】
尚、高融点導電体を堆積する工程において、選択ＣＶＤ法やバイアスＰＶＤ法を用いて、配線としての高融点導電体を、絶縁膜７９Ａ内の溝の側面上にのみ、選択的に形成してもよい。
【０２８６】
例えば、図３０に示されるように、配線材としての高融点導電体が選択ＣＶＤ法によって堆積される場合、高融点導電体の形成の選択性が発現する下地層９５が、溝９２の側面上に沿って、絶縁膜７９Ａ上にあらかじめ形成される。ここで、配線が形成されない部分から、下地層９５は除去され、層間絶縁膜７９Ａが露出する。これによって、配線としての高融点導電体が、溝の側面上の下地層９５上に、選択的に形成される。
【０２８７】
尚、絶縁膜７９Ａ内に形成された溝９２側面に沿って、高融点導電層が成長しやすい下地層９５が形成され、露出した絶縁膜７９Ａの上面及び溝の底面には、高融点導電層が成長しにくい層が形成されてもよい。また、高融点導電体の成長に関して大きい選択性が確保されるように、下地層９５の材料及び絶縁膜７９Ａの材料が選択されることが好ましい。
【０２８８】
下地（下地層及び層間絶縁膜）と高融点導電層との間に十分な選択性が確保されていれば、高融点導電体を加工するための工程は必要なく、半導体装置を形成するための製造工程を削減できる。但し、下地層９５が形成されていても、高融点導電体の成長の選択性が崩れる場合もあるため、半導体装置の信頼性及び歩留まりの低下を防止するために、製造工程中に導電体を加工する工程が設けられてもよい。
【０２８９】
配線材としての高融点導電体がバイアスＰＶＤ法によって形成される場合、溝９２の底部と絶縁膜７９Ａの上部に、導電体の残渣が生じる場合がある。そのため、バイアスＰＶＤ法によって、高融点導電体が堆積される場合、導電体の残渣を除去するための工程が設けられる。但し、高融点導電層が絶縁膜７９Ａ上の全体にコンフォーマルに形成されるプロセスでは、導電層に対する加工を十分に行う必要がある。それに対して、バイアスＰＶＤを用いて高融点導電層を形成することによって、製造プロセス中における高融点導電層（配線材）に対する加工の負担を削減できる。
【０２９０】
以上のように、本実施形態の半導体装置の製造方法２において、絶縁膜（層間絶縁膜）内に形成された溝の側面上に、高融点導電体を含む配線が形成される。本製造方法２にように、部材（層間絶縁膜又は基板）に形成された段差（溝、ステップ）を利用して、高融点導電層６１を溝の側面上に選択的（自己整合的）に残存させて、配線６１を形成することによって、露光による解像度の限界以下の微細な配線を形成できる。また、配線をパターニングする工程を、削減できる。
【０２９１】
上述の製造方法１と同様に、本実施形態の製造方法２においても、配線に高融点導電体を用いることができ、高融点導電体の大粒径化及び高融点導電体に対する反応種の拡散を抑制することによって、配線の低抵抗化を図ることができる。
【０２９２】
したがって、本実施形態の半導体装置の製造方法２によれば、低抵抗化された配線を含む半導体装置を提供できるとともに、半導体装置の製造工程を簡略化できる。
【０２９３】
尚、本実施形態の半導体装置の製造方法２に関して、クロスポイント型メモリセルアレイを有する抵抗変化型メモリの製造方法について例示したが、他の半導体メモリや半導体集積回路の製造方法に、本製造方法２で述べた段差を利用した微細な配線パターンの形成方法が適用できる。
【０２９４】
［その他］  
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０２９５】
６０，６０Ａ，６０Ｂ：配線（高融点導電層）、６２：バリア膜（パッシベーション膜）、６７：バリアメタル膜（密着層）、６８：キャップ層、６９，７０，７１，７２，７８，７９Ａ，７９Ｂ，７９Ｃ：層間絶縁膜
【図１】
2012253148.tif 000003
【図２】
2012253148.tif 000004
【図３】
2012253148.tif 000005
【図４】
2012253148.tif 000006
【図５】
2012253148.tif 000007
【図６】
2012253148.tif 000008
【図７】
2012253148.tif 000009
【図８】
2012253148.tif 000010
【図９】
2012253148.tif 000011
【図１０】
2012253148.tif 000012
【図１１】
2012253148.tif 000013
【図１２】
2012253148.tif 000014
【図１３】
2012253148.tif 000015
【図１４】
2012253148.tif 000016
【図１５】
2012253148.tif 000017
【図１６】
2012253148.tif 000018
【図１７】
2012253148.tif 000019
【図１８】
2012253148.tif 000020
【図１９】
2012253148.tif 000021
【図２０】
2012253148.tif 000022
【図２１】
2012253148.tif 000023
【図２２】
2012253148.tif 000024
【図２３】
2012253148.tif 000025
【図２４】
2012253148.tif 000026
【図２５】
2012253148.tif 000027
【図２６】
2012253148.tif 000028
【図２７】
2012253148.tif 000029
【図２８】
2012253148.tif 000030
【図２９】
2012253148.tif 000031
【図３０】
2012253148.tif 000032