(57)【要約】【課題】電磁波の不要輻射および伝送欠陥を低コストで低減することができる、半導体集積装置およびそれを備える表示装置を提供することを目的とする。【解決手段】タイミングコントローラＩＣ４００が含む出力インターフェース回路４２０＿１は、出力バッファ４２２と、出力バッファ４２２の後段に設けられた減衰部４２４とを有している。出力バッファ４２２は、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）からなる差動信号を出力する。減衰部４２４は、１対のローパスフィルタ４２５Ａおよび４２５Ｂを有している。ローパスフィルタ４２５Ａおよび４２５Ｂにより高周波成分がそれぞれ減衰された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は、それぞれ伝送線路６１０Ａおよび６１０Ｂに与えられる。【選択図】図４
2012156847.tif 000002
【特許請求の範囲】
【請求項１】
シリアル伝送用の複数の出力インターフェース回路を備える半導体集積装置であって、
各出力インターフェース回路は、
外部の伝送線路に伝送信号を送信するための送信回路と、
前記送信回路の後段に設けられた、前記伝送信号の高周波成分を減衰させる減衰部とを含み、
前記減衰部は、誘導素子および容量素子により構成され、所定の周波数帯域以外の信号を減衰させるフィルタを有することを特徴とする、半導体集積装置。
【請求項２】
前記フィルタは、ローパスフィルタであることを特徴とする、請求項１に記載の半導体集積装置。
【請求項３】
前記伝送信号は差動信号であり、
前記ローパスフィルタは、前記差動信号の高周波成分を減衰させることを特徴とする、請求項２に記載の半導体集積装置。
【請求項４】
前記外部の伝送線路から見た前記減衰部のインピーダンスと、前記外部の伝送線路の特性インピーダンスとが等しいことを特徴とする、請求項３に記載の半導体集積装置。
【請求項５】
前記減衰部は、その周波数特性を変更可能に構成されていることを特徴とする、請求項４に記載の半導体集積装置。
【請求項６】
前記ローパスフィルタは、２次のローパスフィルタであることを特徴とする、請求項２に記載の半導体集積装置。
【請求項７】
前記ローパスフィルタは、４次のローパスフィルタであることを特徴とする、請求項２に記載の半導体集積装置。
【請求項８】
前記ローパスフィルタは、６次のローパスフィルタであることを特徴とする、請求項２に記載の半導体集積装置。
【請求項９】
前記フィルタは、バンドパスフィルタであることを特徴とする、請求項１に記載の半導体集積装置。
【請求項１０】
前記伝送信号は差動信号であり、
前記バンドパスフィルタは、前記差動信号の高周波成分を減衰させることを特徴とする、請求項９に記載の半導体集積装置。
【請求項１１】
前記外部の伝送線路から見た前記減衰部のインピーダンスと、前記外部の伝送線路の特性インピーダンスとが等しいことを特徴とする、請求項１０に記載の半導体集積装置。
【請求項１２】
前記伝送信号を受け取る入力インターフェース回路をそれぞれ含む複数の駆動用半導体集積装置と、画像を表示する表示部とを備える表示装置であって、
請求項１から１１までのいずれか１項に記載の半導体集積装置を制御用半導体集積装置として備え、
前記制御用半導体集積装置は、前記表示部における画像の表示を制御し、
前記伝送信号は、前記表示部に画像を表示させるための信号であることを特徴とする、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積装置およびその半導体集積装置を備える表示装置に関し、特に、表示装置のタイミングコントローラとして好適な、シリアル伝送用の複数の出力インターフェース回路を備える半導体集積装置およびその半導体集積装置を備える表示装置に関する。
【背景技術】
【０００２】
一般に、表示装置は、画像を表示するための表示部と、表示部を駆動するためのデータ信号線駆動回路および走査信号線駆動回路と、データ信号線駆動回路および走査信号線駆動回路を制御するためのタイミングコントローラＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）とにより構成されている。データ信号線駆動回路は、一般に、複数（ｑ個）のデータドライバＩＣからなる。
【０００３】
タイミングコントローラＩＣと上記複数のデータドライバＩＣとの間の信号伝送方式には、大きく分けて、バス伝送方式およびシリアル伝送方式の２種類がある。バス伝送方式が表示装置に採用される場合には、バス配線と呼ばれる共通の伝送線路に、タイミングコントローラＩＣと上記複数のデータドライバＩＣとが接続され、バス配線を介して信号伝送が行われる。一方、シリアル伝送方式が表示装置に採用される場合には、タイミングコントローラＩＣと上記複数のデータドライバＩＣのそれぞれとが個別の伝送線路を用いて接続され、当該個別の伝送線路を介して信号伝送が行われる。
【０００４】
近年、表示部の高精細化に伴い、タイミングコントローラＩＣからデータ信号線駆動回路に伝送される信号の伝送速度が高速化している。しかし、上記バス伝送方式では、バス配線上から各データドライバＩＣに分岐する配線部分で伝送欠陥が生じやすい。この伝送欠陥は、信号の伝送速度が高速化すると生じやすくなるため、上記バス伝送方式における伝送速度には上限が存在する。一方、シリアル伝送方式ではバス配線部分での分岐がないことから、伝送速度の上限はバス方式に比べて大きくなる（早くなる）。このような理由から、近年、バス伝送方式からシリアル伝送方式への移行が進んでいる。
【０００５】
シリアル伝送方式としては、例えば、ＴＩＡ／ＥＩＡ−６４４規格で規定されているＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）がある。このＴＩＡ／ＥＩＡ−６４４規格は、振幅が約４５０ｍＶの差動信号を伝送する方式について規定している。図２２は、ＴＩＡ／ＥＩＡ−６４４規格による信号伝送回路の構成を示す。この信号伝送回路は、出力バッファ４９２と、入力バッファ２９２と、出力バッファ４９２および入力バッファ２９２を接続する１対の伝送線路６１０Ａおよび６１０Ｂ（以下、これらを区別しない場合に「伝送線路６１０」という）と、伝送線路６１０を終端する終端部（例えば抵抗素子）とにより構成されている。ＴＩＡ／ＥＩＡ−６４４規格では、終端部のインピーダンス（受信インピーダンスＺｒｘ）が１００Ωに設定される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２７８００５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述のように、タイミングコントローラＩＣからデータ信号線駆動回路に伝送される信号の伝送速度が高速化すると、受信側でこの信号を正しく受け取れないという伝送欠陥に加えて、電磁波の不要輻射という問題が生じる。これら電磁波の不要輻射および伝送欠陥を考える場合、出力バッファ４９２の出力インピーダンス（送信インピーダンスＺｔｘ）、上記受信インピーダンスＺｒｘ、および送信側と受信側との間の伝送線路６１０の差動特性インピーダンスＺｔｒａｎｓの関係が重要になる。なお、ここで、差動特性インピーダンスＺｔｒａｎｓは、伝送線路６１０Ａおよび６１０Ｂのそれぞれに互いに異なる電圧の信号が印加されたときの特性インピーダンスの和である。すなわち、伝送線路６１０の差動特性インピーダンスＺｔｒａｎｓが１００Ωであるとき、伝送線路６１０Ａおよび６１０Ｂの特性インピーダンスは５０Ωである。インピーダンスの整合がとれている場合、すなわち、Ｚｔｘ＝Ｚｔｒａｎｓ＝Ｚｒｘの場合、伝送線路で信号の反射が生じることなく信号を伝送することができる。一方、インピーダンスの整合がとれていない場合、すなわち、Ｚｔｘ、Ｚｔｒａｎｓ、およびＺｒｘのいずれかの値がずれている場合、伝送線路で反射が生じるので、受信波形に歪みが生じる。そのため、伝送欠陥が生じてしまう。また、進行波および反射波から定在波が形成される。この定在波の影響により、電磁波の不要輻射が生じてしまう。したがって、ＴＩＡ／ＥＩＡ−６４４規格で規定されたシリアル伝送方式においては、Ｚｔｘ＝Ｚｔｒａｎｓ＝Ｚｒｘ＝１００Ωとすることが望ましい。しかし、伝送線路を構成する部材の中で、プリント基板同士を接続するケーブル（表示用パネルではフラットケーブルを用いることが多い）やコネクタの特性インピーダンスを正確に整合させることは非常に困難であることから、伝送速度の高速化に伴う電磁波の不要輻射を十分に低減することは困難である。
【０００８】
図２３は、表示装置におけるＴＩＡ／ＥＩＡ−６４４規格による信号伝送回路の構成を示す回路図である。図２３に示すように、この信号伝送回路は、タイミングコントローラＩＣに含まれる出力インターフェース回路４９１、データドライバＩＣが有する入力インターフェース回路２９１、および出力インターフェース回路４９１と入力インターフェース回路２９１とを接続する１対の伝送線路６１０により構成されている。出力インターフェース回路４９１は出力バッファ４９２と、送信側出力端子ＴＯＡおよびＴＯＢとを有している。出力端子ＴＯＡおよびＴＯＢを介して、出力バッファ４９２と伝送線路６１０とが接続されている。入力インターフェース回路２９１は、入力バッファ２９２と、伝送線路６１０を終端する終端回路２９３と、受信側入力端子ＲＩＡおよびＲＩＢとを有している。受信側入力端子ＲＩＡおよびＲＩＢを介して、入力バッファ２９２と伝送線路６１０とが接続されている。終端回路２９３は、例えば抵抗素子等からなる。なお、データドライバＩＣは上述のように複数個（ｑ個）あるため、タイミングコントローラＩＣはデータドライバＩＣの個数と同数（ｑ個）の出力インターフェース回路を含んでいる。そのため、図２３に示す信号伝送回路以外に、ｑ−１個の信号伝送回路が構成されるが、その図面記載および説明を便宜上省略する。
【０００９】
従来、上述の電磁波の不要輻射を低減するために、多層構造の同軸ケーブルまたは多芯構造の同軸ケーブルを伝送線路６１０として用いて、この同軸ケーブルの外周導体層をシールドするという手法が知られている。しかし、タイミングコントローラＩＣ４９０と上記複数のデータドライバＩＣとを接続する配線数は、一般に数十本〜数百本であるため、サイズの制約およびコストの観点から、このような同軸ケーブルを用いる手法は一般に採用されていない。
【００１０】
また、上述の電磁波の不要輻射を低減する他の手法として、特許文献１には、シリアルクロック信号を伝送する伝送線路に、抵抗およびコンデンサからなるローパスフィルタが設けられたシリアル通信制御方法が開示されている。当該ローパスフィルタは、一般にＩＣとして実現されるシリアル信号伝送装置の後段に設けられている。このような構成により、クロック信号（矩形波）の振幅および高調波成分が減衰するので、電磁波の不要輻射を低減することができる。特許文献１に開示されているように、ローパスフィルタを通過したクロック信号の振幅は約１／２に減衰し、波形は高調波成分の少ない三角波となる。
【００１１】
しかし、上記特許文献１に開示されているシリアル通信制御方法を表示装置に採用する場合、上記シリアル信号伝送装置に対応するタイミングコントローラＩＣの外部にローパスフィルタを設けるために、タイミングコントローラＩＣやデータドライバＩＣ等を実装する基板の面積が大きくする必要がある。そのため、表示装置全体のコストが増大してしまう。
【００１２】
そこで、本発明は、電磁波の不要輻射および伝送欠陥を低コストで低減することができる、半導体集積装置およびそれを備える表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
第１の発明は、シリアル伝送用の複数の出力インターフェース回路を備える半導体集積装置であって、
各出力インターフェース回路は、
外部の伝送線路に伝送信号を送信するための送信回路と、
前記送信回路の後段に設けられた、前記伝送信号の高周波成分を減衰させる減衰部とを含み、
前記減衰部は、誘導素子および容量素子により構成され、所定の周波数帯域以外の信号を減衰させるフィルタを有することを特徴とする。
【００１４】
第２の発明は、第１の発明において、
前記フィルタは、ローパスフィルタであることを特徴とする。
【００１５】
第３の発明は、第２の発明において、
前記伝送信号は差動信号であり、
前記ローパスフィルタは、前記差動信号の高周波成分を減衰させることを特徴とする。
【００１６】
第４の発明は、第３の発明において、
前記外部の伝送線路から見た前記減衰部のインピーダンスと、前記外部の伝送線路の特性インピーダンスとが等しいことを特徴とする。
【００１７】
第５の発明は、第４の発明において、
前記減衰部は、その周波数特性を変更可能に構成されていることを特徴とする。
【００１８】
第６の発明は、第２の発明において、
前記ローパスフィルタは、２次のローパスフィルタであることを特徴とする。
【００１９】
第７の発明は、第２の発明において、
前記ローパスフィルタは、４次のローパスフィルタであることを特徴とする。
【００２０】
第８の発明は、第２の発明において、
前記ローパスフィルタは、６次のローパスフィルタであることを特徴とする。
【００２１】
第９の発明は、第１の発明において、
前記フィルタは、バンドパスフィルタであることを特徴とする。
【００２２】
第１０の発明は、第９の発明において、
前記伝送信号は差動信号であり、
前記バンドパスフィルタは、前記差動信号の高周波成分を減衰させることを特徴とする。
【００２３】
第１１の発明は、第１０の発明において、
前記外部の伝送線路から見た前記減衰部のインピーダンスと、前記外部の伝送線路の特性インピーダンスとが等しいことを特徴とする。
【００２４】
第１２の発明は、前記伝送信号を受け取る入力インターフェース回路をそれぞれ含む複数の駆動用半導体集積装置と、画像を表示する表示部とを備える表示装置であって、
第１の発明から第１１の発明までのいずれかに係る半導体集積装置を制御用半導体集積装置として備え、
前記制御用半導体集積装置は、前記表示部における画像の表示を制御し、
前記伝送信号は、前記表示部に画像を表示させるための信号であることを特徴とする。
【発明の効果】
【００２５】
第１の発明によれば、誘導素子および容量素子により構成されるフィルタが半導体集積装置内に設けられる。これにより、当該半導体集積装置が実装される基板の面積を拡大することなく、かつ、当該半導体集積装置内の他の回路等の製造工程の一部と共通に、誘導素子および容量素子により構成されるフィルタを形成することができる。したがって、シリアル伝送における送信側に当該半導体集積装置を用いることにより、電磁波の不要輻射および伝送欠陥を低コストで低減することができる。
【００２６】
第２の発明によれば、ローパスフィルタを用いて、上記第１の発明と同様の効果を奏することができる。
【００２７】
第３の発明によれば、差動伝送方式により信号伝送を行う場合に、上記第２の発明と同様の効果を奏することができる。
【００２８】
第４の発明によれば、電磁波の不要輻射および伝送欠陥をさらに低減することができる。
【００２９】
第５の発明によれば、減衰部において所望の周波数特性を選択することができるので、半導体集積装置の使用範囲を拡大することができる。
【００３０】
第６の発明によれば、２次のローパスフィルタを用いて、上記第２の発明と同様の効果を奏することができる。
【００３１】
第７の発明によれば、伝送信号の高調波成分をさらに低減することができる。これにより、電磁波の不要輻射をさらに低減することができる。
【００３２】
第８の発明によれば、伝送信号の高調波成分をさらに低減することができる。これにより、電磁波の不要輻射をさらに低減することができる。
【００３３】
第９の発明によれば、バンドパスフィルタを用いて、上記第１の発明と同様の効果を奏することができる。
【００３４】
第１０の発明によれば、差動伝送方式により信号伝送を行う場合に、上記第９の発明と同様の効果を奏することができる。
【００３５】
第１１の発明によれば、電磁波の不要輻射および伝送欠陥をさらに低減することができる。
【００３６】
第１２の発明によれば、誘導素子および容量素子により構成されるフィルタが制御用半導体集積装置内に設けられる。これにより、当該制御用半導体集積装置が実装される基板の面積を拡大することなく、かつ、当該制御用半導体集積装置内の他の回路等の製造工程の一部と共通に、誘導素子および容量素子により構成されるフィルタを形成することができる。したがって、シリアル伝送方式により、制御用半導体集積装置から各駆動用半導体集積装置に信号伝送を行う表示装置において、電磁波の不要輻射および伝送欠陥を低コストで低減することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施形態に係るタイミングコントローラＩＣを備える液晶表示装置の構成を示すブロック図である。
【図２】上記第１の実施形態に係るタイミングコントローラＩＣの構成を示すブロック図である。
【図３】上記第１の実施形態における信号伝送回路の対応関係を示すブロック図である。
【図４】上記第１の実施形態における信号伝送回路の構成を示す回路図である。
【図５】上記第１の実施形態におけるローパスフィルタの構成を示す回路図である。
【図６】ローパスフィルタを用いない場合の受信波形のシミュレーション結果を示す図である。
【図７】１次のＲＣローパスフィルタを用いた場合の受信波形のシミュレーション結果を示す図である。
【図８】上記第１の実施形態においてベッセル型のローパスフィルタを用いた場合の受信波形のシミュレーション結果を示す図である。
【図９】上記第１の実施形態においてバターワース型のローパスフィルタを用いた場合の受信波形のシミュレーション結果を示す図である。
【図１０】１次のＲＣローパスフィルタを用いた場合の受信波形のアイパターンを示す図である。
【図１１】上記第１の実施形態においてベッセル型のローパスフィルタを用いた場合の受信波形のアイパターンを示す図である。
【図１２】上記第１の実施形態においてバターワース型のローパスフィルタを用いた場合の受信波形のアイパターンを示す図である。
【図１３】上記第１の実施形態の第１の変形例におけるバンドパスフィルタの構成を示す回路図である。
【図１４】上記第１の変形例において、ベッセル型のバンドパスフィルタを用いた場合の受信波形のシミュレーション結果を示す図である。
【図１５】上記第１の変形例において、バターワース型のバンドパスフィルタを用いた場合の受信波形のシミュレーション結果を示す図である。
【図１６】上記第１の変形例において、ベッセル型のバンドパスフィルタを用いた場合の受信波形のアイパターンを示す図である。
【図１７】上記第１の変形例において、バターワース型のバンドパスフィルタを用いた場合の受信波形のアイパターンを示す図である。
【図１８】上記第１の実施形態の第２の変形例におけるローパスフィルタの構成を示す回路図である。
【図１９】上記第１の実施形態の第３の変形例におけるローパスフィルタの構成を示す回路図である。
【図２０】本発明の第２の実施形態における出力インターフェース回路の構成を示す回路図である。
【図２１】本発明の第３の実施形態における信号伝送回路の構成を示す回路図である。
【図２２】ＴＩＡ／ＥＩＡ−６４４規格による信号伝送回路の構成を示す回路図である。
【図２３】表示装置における、ＴＩＡ／ＥＩＡ−６４４規格による信号伝送回路の構成を示す回路図である。
【発明を実施するための形態】
【００３８】
以下、添付図面を参照しながら、本発明の実施形態について説明する。
＜１．第１の実施形態＞
＜１．１  液晶表示装置の全体構成＞
図１は、本発明の第１の実施形態に係るタイミングコントローラＩＣ４００を備える液晶表示装置５００の構成を示すブロック図である。図１に示すように、表示部１００、データ信号線駆動回路２００、走査信号線駆動回路３００、および制御用半導体集積回路としてのタイミングコントローラＩＣ４００を備えている。本実施形態におけるタイミングコントローラＩＣ４００とデータ信号線駆動回路２００との間の信号伝送には、上述のＴＩＡ／ＥＩＡ−６４４規格に基づく差動伝送方式（シリアル伝送方式）が採用されている。
【００３９】
表示部１００は、液晶層を挟持する１対の電極基板からなり、各電極基板の外表面には偏光板が貼り付けられている。上記１対の電極基板の一方はＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）基板と呼ばれるアクティブマトリクス型の基板であり、典型的にはガラス基板である。ＴＦＴ基板には、複数のデータ信号線ＤＬ１〜ＤＬｎと複数の走査信号線ＧＬ１〜ＧＬｍとが互いに交差するように格子状に形成されている。また、複数のデータ信号線ＤＬ１〜ＤＬｎと複数の走査信号線ＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して複数の画素回路がマトリクス状に形成されている。各画素回路は、表示すべき画像を構成する画素に対応する画素電極と、画素電極と後述の対向電極等とによって形成される画素容量と、ＴＦＴとを含んでいる。上記１対の電極基板の他方は対向基板と呼ばれる基板であり、典型的にはガラス基板である。対向基板には、全面にわたって対向電極、配向膜が順次積層されている。複数のデータ信号線ＤＬ１〜ＤＬｎおよび複数の走査信号線ＧＬ１〜ＧＬｍは、それぞれデータ信号線駆動回路２００および走査信号線駆動回路３００により駆動される。なお、表示部１００と走査信号線駆動回路３００とは、一体的に形成されていてもよい。すなわち、表示部１００の画素回路と走査信号線駆動回路３００とは、ＴＦＴを用いてＴＦＴ基板上に一体的に（同一プロセスで同時に）形成されていてもよい。
【００４０】
タイミングコントローラＩＣ４００は、外部から表示データＤＡＴおよびタイミング制御信号ＴＳを受け取り、画像信号ＤＶ（画像信号ＤＶ１〜ＤＶｑ）、データスタートパルスＳＳＰ、データクロック信号ＳＣＫ（データクロック信号ＳＣＫ１〜ＳＣＫｑ）、ラッチストローブ信号ＬＳ、ゲートスタートパルスＧＳＰ、およびゲートクロック信号ＧＣＫを生成する。画像信号ＤＶは表示部１００に表示すべき画像を表す。データスタートパルスＳＳＰ、データクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルスＧＳＰ、およびゲートクロック信号ＧＣＫは、表示部１００に画像を表示するタイミングを制御するためのタイミング信号である。画像信号ＤＶ、データスタートパルスＳＳＰ、およびデータクロック信号ＳＣＫはデータ信号線駆動回路２００に与えられ、ゲートスタートパルスＧＳＰおよびゲートクロック信号ＧＣＫは走査信号線駆動回路３００に与えられる。なお、タイミングコントローラＩＣ４００の構成については、後で述べる。
【００４１】
データ信号線駆動回路２００は、複数（ｑ個）の駆動用半導体集積装置としてのデータドライバＩＣ２００＿１〜２００＿ｑにより構成されている。画像信号ＤＶ１〜ＤＶｑおよびデータクロック信号ＳＣＫ１〜ＳＣＫｑは、上述のようにシリアル伝送方式で伝送されるので、各データドライバＩＣは個別の伝送線路を用いてタイミングコントローラＩＣ４００と１：１に接続されている。より詳細には、タイミングコントローラＩＣ４００とデータドライバＩＣ２００＿ｉ（ｉ＝１〜ｑ）との間に設けられた、後述の信号伝送回路７００＿ｉにより、タイミングコントローラＩＣ４００とデータドライバＩＣ２００＿ｉとが接続されている。なお、図１において、画像信号ＤＶ（画像信号ＤＶ１〜ＤＶｑ）およびデータクロック信号ＳＣＫ（ＳＣＫ１〜ＳＣＫｑ）が共に、タイミングコントローラＩＣ４００と各データドライバＩＣとの間でシリアル伝送方式により伝送されているが、これに限られない。例えば、画像信号ＤＶ（画像信号ＤＶ１〜ＤＶｑ）およびデータクロック信号ＳＣＫ（ＳＣＫ１〜ＳＣＫｑ）のいずれか一方がタイミングコントローラＩＣ４００と各データドライバＩＣとの間でシリアル伝送方式により伝送され、他方がバス伝送方式により伝送されてもよい。
【００４２】
データ信号線駆動回路２００は、受け取った画像信号ＤＶ１〜ＤＶｑおよびデータクロック信号ＳＣＫ１〜ＳＣＫｑ等に基づき、表示部１００に表示すべき画像の各水平走査線における画素値に相当するアナログ電圧としての複数のデータ信号を生成し、これらの複数のデータ信号を複数のデータ信号線ＤＬ１〜ＤＬｎにそれぞれ印加する。より詳細には、データ信号線駆動回路２００における各データドライバＩＣ（例えば、データドライバＩＣ２００＿１）は、受け取った画像信号ＤＶ１およびデータクロック信号ＳＣＫ１等に基づき、表示部１００に表示すべき画像の各水平走査線の一部における画素値に相当するアナログ電圧としての複数のデータ信号を生成し、これらの複数のデータ信号を複数のデータ信号線ＤＬ１〜ＤＬｋにそれぞれ印加する。ここで、ｋ＝ｎ／ｑである。他のデータドライバＩＣ２００＿２〜２００＿ｑについても、データドライバＩＣ２００＿１と同様である。データドライバＩＣ２００＿２〜２００＿ｑはそれぞれ、タイミングコントローラＩＣ４００から伝送される信号を受け取るための入力インターフェース回路２１０＿１〜２１０＿ｑを有している。
【００４３】
走査信号線駆動回路３００は、タイミングコントローラＩＣ４００からゲートスタートパルスＧＳＰおよびゲートクロック信号ＧＣＫを受け取り、表示部１００に表示画像を表示するための各フレーム期間（各垂直走査期間）において、複数の走査信号線ＧＬ１〜ＧＬｍを１水平走査期間ずつ順次選択し、選択した走査信号線にアクティブな走査信号（画素回路に含まれるＴＦＴをオンさせる電圧）を印加する。
【００４４】
対向電極には、表示部１００の液晶層に印加すべき電圧の基準となる電位が図示しない対向電極駆動回路により与えられる。
【００４５】
上述のように、複数のデータ信号線ＤＬ１〜ＤＬｎには複数のデータ信号がそれぞれ印加され、複数の走査信号線ＧＬ１〜ＧＬｍには複数の走査信号がそれぞれ印加されることにより、表示部１００における各画素回路における画素電極には、対向電極の電位を基準として、表示すべき画素の画素値に応じた電圧がＴＦＴを介して与えられ、各画素回路内の画素容量に保持される。これにより、液晶層には、各画素電極と対向電極との電位差に相当する電圧が印加される。表示部１００は、この印加電圧によって液晶層の光透過率を制御することにより、画像信号ＤＶ１〜ＤＶｑの表す画像を表示する。
【００４６】
＜１．２  タイミングコントローラＩＣの構成＞
図２は、本実施形態に係るタイミングコントローラＩＣ４００の構成を示すブロック図である。図２に示すように、タイミングコントローラＩＣ４００は、信号生成部４１０、分配器４１２、および出力インターフェース回路群４２０を含んでいる。
【００４７】
信号生成部４１０は、外部から与えられる表示データＤＡＴおよびタイミング制御信号ＴＳを受け取り、データスタートパルスＳＳＰおよびラッチストローブ信号ＬＳをデータ信号線駆動回路２００に、ゲートスタートパルスＧＳＰおよびゲートクロック信号ＧＣＫを走査信号線駆動回路３００に与えると共に、画像信号ＤＶ（ＤＶ１〜ＤＶｑ）およびデータクロック信号ＳＣＫ（ＳＣＫ１〜ＳＣＫｑ）を分配器４１２に与える。
【００４８】
分配器４１２は、受け取った画像信号ＤＶ（ＤＶ１〜ＤＶｑ）およびデータクロック信号ＳＣＫ（ＳＣＫ１〜ＳＣＫｑ）を１／ｑ水平期間単位でｑ個のセグメントに分配し、分配された画像信号ＤＶ１〜ＤＶｑ、データクロック信号ＳＣＫ１〜ＳＣＫｑをそれぞれ後述の出力インターフェース回路４２０＿１〜４２０＿ｑに与える。
【００４９】
出力インターフェース回路群４２０は、複数（ｑ個）の、外部の伝送線路に伝送信号を送信するための送信回路としての出力インターフェース回路４２０＿１〜４２０＿ｑを有している。出力インターフェース回路４２０＿ｉは、受け取った画像信号ＤＶｉおよびデータクロック信号ＳＣＫｉをデータドライバＩＣ２００＿ｉに伝送する。
【００５０】
＜１．３  信号伝送回路の構成＞
図３は、本実施形態における信号伝送回路７００＿１〜７００＿ｑの対応関係を示すブロック図である。図３に示すように、タイミングコントローラＩＣ４００とデータドライバＩＣ２００＿１〜２００＿ｑとの間に、信号伝送回路７００＿１〜７００＿ｑが設けられている。より詳細には、タイミングコントローラＩＣ４００内の出力インターフェース回路４２０＿ｉを送信側とすると共に、データドライバＩＣ２００＿ｉの内部に設けられ入力インターフェース回路２１０＿ｉをそれぞれ受信側とする、信号伝送回路７００＿ｉが設けられている。
【００５１】
図４は、出力インターフェース回路４２０＿１を送信側とし、入力インターフェース回路２１０＿１を受信側とする信号伝送回路７００＿１の構成を示す回路図である。その他の信号伝送回路７００＿２〜７００＿ｑは、図４に示す信号伝送回路７００＿１と同様の構成であるため、説明を省略する。また、以下では、信号伝送回路７００＿１によりシリアル伝送される信号のうち、画像信号ＤＶ１に注目して説明するが、データクロック信号ＳＣＫ１も同様の伝送がなされる。
【００５２】
図４に示すように、本実施形態における信号伝送回路７００＿１は、本実施形態に係るタイミングコントローラＩＣ４００が有する出力インターフェース回路４２０＿１と、出力インターフェース回路４２０＿１後段に接続された１対の伝送線路６１０Ａおよび６１０Ｂと、１対の伝送線路６１０Ａおよび６１０Ｂの後段に接続されたデータドライバＩＣ２００＿１が有する入力インターフェース回路２１０＿１とにより構成されている。この信号伝送回路７００＿１により画像信号ＤＶ１が差動信号として伝送される。ここで、１対の伝送線路６１０Ａおよび６１０Ｂの差動特性インピーダンスは１００Ωである。
【００５３】
出力インターフェース回路４２０＿１は、送信側入力端子ＴＩと、送信側入力端子ＴＩの後段に設けられた出力バッファ４２２と、出力バッファ４２２の後段に設けられた減衰部４２４と、減衰部４２４の後段に設けられた送信側出力端子ＴＯＡおよびＴＯＢとを有している。
【００５４】
出力バッファ４２２には、送信側入力端子ＴＩを介して画像信号ＤＶ１が与えられる。出力バッファ４２２は、受け取った画像信号ＤＶ１を、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）からなる差動信号（伝送信号）として出力する。ここで、出力バッファ４２２の出力インピーダンスは１００Ωである。
【００５５】
減衰部４２４は、１対のローパスフィルタ４２５Ａおよび４２５Ｂ（以下、これらを区別しない場合「ローパスフィルタ４２５」という）を有している。減衰部４２４では、出力バッファ４２２から与えられた正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の高周波成分が、それぞれローパスフィルタ４２５Ａおよび４２５Ｂにより減衰される。ローパスフィルタ４２５Ａおよび４２５Ｂにより高周波成分がそれぞれ減衰された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は、送信側出力端子ＴＯＡおよびＴＯＢを介して、それぞれ伝送線路６１０Ａおよび６１０Ｂに与えられる。
【００５６】
各ローパスフィルタ４２５は、誘導素子としてのインダクタおよび容量素子としてのコンデンサにより構成されている。また、各ローパスフィルタ４２５は、所定の周波数（例えば５００ＭＨｚ）の信号が通過した場合に、伝送線路６１０から見た合成インピーダンスが、伝送線路６１０の差動特性インピーダンス（１００Ω）の１／２である５０Ωとなるように構成されている。すなわち、減衰部４２４（１対のローパスフィルタ４２５Ａおよび４２５Ｂ）の差動インピーダンスは１００Ωである。なお、各ローパスフィルタ４２５の構成については、後でさらに説明する。
【００５７】
伝送線路６１０は、ローパスフィルタ４２５Ａおよび４２５Ｂによりそれぞれ高周波成分が減衰された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）を、入力インターフェース回路２１０＿１に伝送する。
【００５８】
入力インターフェース回路２１０＿１は、受信側入力端子ＲＩＡおよびＲＩＢと、受信側入力端子ＲＩＡおよびＲＩＢの後段に設けられた終端回路２２２と、終端回路２２２の後段に設けられた入力バッファ２２４を有している。終端回路２２２は、伝送線路６１０Ａおよび６１０Ｂを終端する。終端回路２２２は、例えば抵抗素子等からなり、そのインピーダンスは１００Ωである。受信側入力端子ＲＩＡおよびＲＩＢをそれぞれ介して入力インターフェース回路２１０＿１に入力された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は、入力バッファ２２４に与えられる。入力バッファ２２４は、受け取った正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）を画像信号ＤＶ１に変換し出力する。その後、画像信号ＤＶ１が、受信側出力端子ＲＯを介してデータドライバＩＣ２００＿１内の他の回路（シフトレジスタ等）に与えられることにより、上述のようにデータ信号が生成される。
【００５９】
なお、上述のように、出力バッファ４２２の出力インピーダンスが１００Ω、１対のローパスフィルタ４２５Ａおよび４２５Ｂの差動インピーダンスが１００Ω（各ローパスフィルタのインピーダンスが５０Ω）、１対の伝送線路６１０Ａおよび６１０Ｂの差動特性インピーダンスが１００Ω（各伝送線路６１０のインピーダンスが５０Ω）、終端回路２２２のインピーダンスが１００Ωであるので、インピーダンス不整合に起因する電磁波の不要輻射および伝送欠陥は生じない。
【００６０】
＜１．４  ローパスフィルタの構成＞
図５は、本実施形態におけるローパスフィルタ４２５Ａの構成を示す回路図である。なお、ローパスフィルタ４２５Ｂも同様の構成であるため、図示および説明を省略する。本実施形態におけるローパスフィルタ４２５Ａは、インダクタＬ１（以下では、「Ｌ１」によりインダクタンスをも表すことがある）およびコンデンサＣ１（以下では、「Ｃ１」によりキャパシタンスをも表すことがある）により構成される２次のローパスフィルタである。ローパスフィルタ４２５Ａは、０Ｈｚからカットオフ周波数までの周波数帯域以外の信号を減衰させる。ローパスフィルタ４２５Ａのインピーダンスが５０Ω、カットオフ周波数が５００ＭＨｚであり、減衰特性がベッセル型である場合、図５に示すように、Ｌ１は９．１６ｎＨ、Ｃ１は１３．７ｐＦとなる。なお、本実施形態におけるローパスフィルタ４２５Ａはベッセル型に限定されるものではなく、例えばバターワース型やチェビシェフ型等でもよい。バターワース型の場合、Ｌ１を２２．５ｎＨ、Ｃ１を９．０ｐＦとすればよい。また、チェビシェフ型の場合、Ｌ１を１０．４ｎＨ、Ｃ１を１７．６ｐＦとすればよい。
【００６１】
本実施形態におけるローパスフィルタ４２５は、タイミングコントローラＩＣ４００内に形成されている。そのため、タイミングコントローラＩＣ４００およびデータドライバＩＣ２００＿１〜２００＿ｑ等が実装される基板上に別部品としてローパスフィルタ４２５を設ける必要がなく、実装基板面積を拡大する必要がない。また、ローパスフィルタ４２５をタイミングコントローラＩＣ４００内に設けることにより、タイミングコントローラＩＣ４００内のトランジスタ等の製造工程とローパスフィルタ４２５の製造工程との一部を共通に行うことができる。
【００６２】
＜１．５  動作＞
本実施形態における信号伝送回路７００＿１の特性について、終端回路２２２における受信波形のシミュレーション結果に基づいて説明する。本シミュレーションでは、伝送線路６１０を無損失の理想的な伝送線路とし、上述のように、伝送線路６１０の差動特性インピーダンスを１００Ω、終端回路２２２のインピーダンスを１００Ωとしている。また、シリアル伝送方式により伝送する正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）として、周波数が５００ＭＨｚ、立ち上がり時間および立ち下がり時間が１００ｐｓｅｃである、７段の擬似ランダム（Ｐｓｅｕｄｏ  Ｒａｎｄｏｍ  Ｂｉｔ  Ｓｅｑｕｅｎｃｅ  ７）信号を用いた。この擬似ランダム信号は矩形波である。
【００６３】
図６は、ローパスフィルタを用いない場合（従来の場合）の、終端回路２２２部分に生じる波形（以下、「受信波形」という）のシミュレーション結果を示す図である。ローパスフィルタを用いない場合、受信波形は矩形波のままであり、第９次高調波成分までの実効値和と基本波成分の実効値との比である全高調波歪み（Ｔｏｔａｌ  Ｈａｒｍｏｎｉｃ  Ｄｉｓｔｏｒｔｉｏｎ：ＴＨＤ）は１５０．４％である。すなわち、ローパスフィルタ４２５を挿入しない場合、基本波成分よりも高調波成分が多くなる。また、受信波形の電圧は約０．６Ｖｐ−ｐである。
【００６４】
図７は、抵抗素子Ｒ１（以下では、「Ｒ１」により抵抗値をも表すことがある）およびコンデンサＣ１’（以下では、「Ｃ１’」によりキャパシタンスをも表すことがある）からなる１次のローパスフィルタ（以下、「１次のＲＣローパスフィルタ」という）を、本実施形態におけるローパスフィルタ４２５に代えて用いた場合の受信波形のシミュレーション結果を示す図である。ここで、カットオフ周波数は５００ＭＨｚ、Ｒ１は５０Ω、Ｃ１’は６．４ｐＦである。１次のＲＣローパスフィルタを用いた場合、図６に示すローパスフィルタを挿入しない場合に比べて、受信波形が鈍ってる。この場合のＴＨＤは７６．２％である。すなわち、１次のＲＣローパスフィルタを用いた場合、基本波成分よりも高調波成分少なくなっている（ローパスフィルタを用いない場合の約１／２）。
【００６５】
図８は、本実施形態においてベッセル型のローパスフィルタ４２５を用いた場合の受信波形のシミュレーション結果を示す図である。ここで、カットオフ周波数は５００ＭＨｚ、Ｌ１は９．１６ｎＨ、Ｃ１は１３．７ｐＦである。ベッセル型のローパスフィルタ４２５を用いた場合、図７に示す１次のＲＣローパスフィルタを用いた場合に比べて、受信波形がさらに鈍っている。この場合のＴＨＤは５０．９％である。すなわち、ベッセル型のローパスフィルタ４２５を用いた場合、基本波成分よりも高周波成分がさらに少なくなっている（１次のＲＣローパスフィルタを用いた場合の約２／３）。
【００６６】
図９は、本実施形態においてバターワース型のローパスフィルタ４２５を用いた場合の受信波形のシミュレーション結果を示す図である。ここで、カットオフ周波数は５００ＭＨｚ、Ｌ１は２２．５ｎＨ、Ｃ１は９．０ｐＦである。バターワース型のローパスフィルタ４２５を用いた場合、ベッセル型のローパスフィルタ４２５を用いた場合と同様に、図７に示す１次のＲＣローパスフィルタを用いた場合に比べて、受信波形がさらに鈍っている。この場合のＴＨＤは４９．５％である。すなわち、バターワース型のローパスフィルタ４２５を用いた場合、基本波成分よりも高周波成分がさらに少なくなっている（１次のＲＣローパスフィルタを用いた場合の約２／３）。
【００６７】
このように、本実施形態では、シリアル伝送方式により伝送される正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）と、正側データクロック信号ＳＣＫ１（＋）および負側データクロック信号ＳＣＫ１（−）とに含まれる高調波成分を、従来よりさらに減衰することができる。
【００６８】
図１０は、１次のＲＣローパスフィルタを用いた場合の受信波形のアイパターンを示す図である。このアイパターンは、データドライバＩＣ２００＿１の動作範囲を表す。ここで、データドライバＩＣ２００＿１の動作範囲は、一般に［ＵＩ］という単位を用いて表される。この単位は、対象となる時間と信号周期時間との比を示したものである。例えば、対象となる時間が信号周期の１／２である場合は、０．５ＵＩと表す。この［ＵＩ］単位を用いて動作範囲を表す場合は、信号周波数［Ｈｚ］×動作可能な信号電圧を超える期間［ｓｅｃ］で動作範囲を計算できる。以下では、データドライバＩＣ２００＿１が動作可能な信号電圧を０．４５Ｖｐ−ｐに設定する。１次のＲＣローパスフィルタを用いた場合、図１０に示すアイパターンから、動作範囲が０．４ＵＩ（＝５００ＭＨｚ×０．８ｎｓｅｃ）であることがわかる。なお、図１０と、後述の図１１、図１２、図１６、および図１７とでは、動作範囲に相当する部分を網掛け部分として示している。
【００６９】
図１１は、本実施形態においてベッセル型のローパスフィルタ４２５を用いた場合の受信波形のアイパターンを示す図である。この場合、図１１に示すアイパターンから、動作範囲が約０．６５ＵＩ（＝５００ＭＨｚ×約１．３ｎｓｅｃ）であることがわかる。そのため、１次のＲＣローパスフィルタを用いた場合に比べて、ベッセル型のローパスフィルタ４２５を用いた場合には、データドライバＩＣ２００＿１の動作範囲が十分に確保される。したがって、本実施形態においてベッセル型のローパスフィルタ４２５を用いた場合には、データドライバＩＣ２００＿１における伝送欠陥が十分に抑制される。
【００７０】
図１２は、本実施形態においてバターワース型のローパスフィルタ４２５を用いた場合の受信波形のアイパターンを示す図である。この場合、図１２に示すアイパターンから、動作範囲が約０．６５（＝５００ＭＨｚ×約１．３ｎｓｅｃ）であることがわかる。そのため、１次のＲＣローパスフィルタを用いた場合に比べて、バターワース型のローパスフィルタ４２５を用いた場合にも、データドライバＩＣ２００＿１の動作範囲が十分に確保される。したがって、本実施形態においてバターワース型のローパスフィルタ４２５を用いた場合にも、データドライバＩＣ２００＿１における伝送欠陥が十分に抑制される。
【００７１】
＜１．６  効果＞
本実施形態によれば、インダクタおよびコンデンサにより構成されるローパスフィルタ４２５がタイミングコントローラＩＣ４００内に設けられる。これにより、実装基板面積を拡大することなく、かつ、タイミングコントローラＩＣ４００内のトランジスタ等の製造工程の一部と共通に、インダクタおよびコンデンサにより構成されるローパスフィルタ４２５を形成することができる。したがって、電磁波の不要輻射および伝送欠陥を低コストで低減することができる。
【００７２】
＜１．７  第１の変形例＞
第１の実施形態の第１の変形例では、減衰部４２４は、２次のローパスフィルタ４２５Ａおよび４２５Ｂに代えて、バンドパスフィルタ４２６Ａおよび４２６Ｂ（以下、これらを区別しない場合に「バンドパスフィルタ４２６」という）をタイミングコントローラＩＣ４００内に有している。図１３は、本変形例におけるバンドパスフィルタ４２６Ａの構成を示す回路図である。本変形例におけるバンドパスフィルタ４２６Ａは、インダクタＬ１およびコンデンサＣ１により構成される２次のローパスフィルタ４２６Ａ＿Ｌの後段に、コンデンサＣ２（以下では、「Ｃ２」によりキャパシタンスをも表すことがある）およびインダクタＬ２（以下では、「Ｌ２」によりインダクタンスをも表すことがある）により構成される２次のハイパスフィルタ４２６Ａ＿Ｈを接続することにより実現されている。本変形例におけるローパスフィルタ４２６Ａ＿Ｌは、第１の実施形態におけるローパスフィルタ４２５Ａと同様の構成である。バンドパスフィルタ４２６Ａは、低域カットオフ周波数から高域カットオフ周波数までの周波数帯域以外の信号を減衰させる。なお、バンドパスフィルタ４２６Ｂも同様に、２次のローパスフィルタ４２６Ｂ＿Ｌの後段に２次のハイパスフィルタ４２６Ｂ＿Ｈを接続することにより実現されているが、便宜上図示および説明を省略する。また、ローパスフィルタ４２６Ａ＿Ｌおよびハイパスフィルタ４２６Ａ＿Ｈの接続順は逆でもよい。
【００７３】
ハイパスフィルタ４２６Ａ＿Ｈおよび４２６Ｂ＿Ｈのそれぞれは、所定の周波数（例えば５００ＭＨｚ）の信号が通過した場合に、伝送線路６１０から見た合成インピーダンスがそれぞれ、伝送線路６１０の差動特性インピーダンス（１００Ω）の１／２である５０Ωとなるように構成されている。また、ローパスフィルタ４２６Ａ＿Ｌおよび４２６Ｂ＿Ｌは、所定の周波数（例えば５００ＭＨｚ）の信号が通過した場合に、それぞれハイパスフィルタ４２６Ａ＿Ｈおよび４２６Ｂ＿Ｈから見た合成インピーダンスが、５０Ωとなるように構成されている。
【００７４】
ローパスフィルタ４２６Ａ＿Ｌおよびハイパスフィルタ４２６Ａ＿Ｈのインピーダンスが５０Ω、低域カットオフ周波数が１ＭＨｚ、高域カットオフ周波数が５００ＭＨｚ、減衰特性がベッセル型である場合、図１３に示すように、Ｌ１は９．１６ｎＨ、Ｌ２は３．７１μＨ、Ｃ１は１３．７ｐＦ、Ｃ２は５．５４ｎＦとなる。なお、本変形例におけるバンドパスフィルタ４２６Ａ（ローパスフィルタ４２６Ａ＿Ｌおよびハイパスフィルタ４２６Ａ＿Ｈ）はベッセル型に限定されるものではなく、例えばバターワース型やチェビシェフ型等でもよい。バターワース型の場合、Ｌ１を２２．５ｎＨ、Ｌ２を５．６３μＨ、Ｃ１を９．０ｐＦ、Ｃ２を２．２５ｎＦとすればよい。
【００７５】
本変形例における信号伝送回路７００＿１の特性について、終端回路２２２における受信波形のシミュレーション結果に基づいて説明する。本シミュレーションでは、伝送線路６１０を無損失の理想的な伝送線路とし、上述のように、伝送線路６１０の差動特性インピーダンスを１００Ω、終端回路２２２のインピーダンスを１００Ωとしている。また、シリアル伝送方式により伝送する正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）として、周波数が５００ＭＨｚ、立ち上がり時間および立ち下がり時間が１００ｐｓｅｃである、７段の擬似ランダム（Ｐｓｅｕｄｏ  Ｒａｎｄｏｍ  Ｂｉｔ  Ｓｅｑｕｅｎｃｅ  ７）信号を用いた。この擬似ランダム信号は矩形波である。
【００７６】
図１４は、本変形例においてベッセル型のバンドパスフィルタ４２６を用いた場合の受信波形のシミュレーション結果を示す図である。ここで、低域カットオフ周波数は１ＭＨｚ、高域カットオフ周波数は５００ＭＨｚ、Ｌ１は９．１６ｎＨ、Ｌ２は３．７１μＨ、Ｃ１は１３．７ｐＦ、Ｃ２は５．５４ｎＦである。ベッセル型のバンドパスフィルタ４２６を用いた場合、図７に示す１次のＲＣローパスフィルタを用いた場合に比べて、受信波形がさらに鈍っている。この場合のＴＨＤは５１．２％である。すなわち、ベッセル型のバンドパスフィルタ４２６を用いた場合には、基本波成分よりも高周波成分がさらに少なくなっている（１次のＲＣローパスフィルタを用いた場合の約２／３）。
【００７７】
図１５は、本変形例においてバターワース型のバンドパスフィルタ４２６を用いた場合の受信波形のシミュレーション結果を示す図である。ここで、低域カットオフ周波数は１ＭＨｚ、高域カットオフ周波数は５００ＭＨｚ、Ｌ１は２２．５ｎＨ、Ｌ２は５．６３μＨ、Ｃ１は９．０ｐＦ、Ｃ２は２．２５ｎＦである。バターワース型のバンドパスフィルタ４２６を用いた場合、ベッセル型のバンドパスフィルタ４２６を用いた場合と同様に、図７に示す１次のＲＣローパスフィルタを用いた場合に比べて、受信波形がさらに鈍っている。この場合のＴＨＤは４８．７％である。すなわち、バターワース型のバンドパスフィルタ４２６を用いた場合にも、基本波成分よりも高周波成分がさらに少なくなっている（１次のＲＣローパスフィルタを用いた場合の約２／３）。
【００７８】
このように、本変形例によっても、シリアル伝送方式により伝送される正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）と、正側データクロック信号ＳＣＫ１（＋）および負側データクロック信号ＳＣＫ１（−）とに含まれる高調波成分を、従来よりさらに減衰することができる。
【００７９】
図１６は、本変形例においてベッセル型のバンドパスフィルタ４２６を用いた場合の受信波形のアイパターンを示す図である。この場合、図１６に示すアイパターンから、動作範囲が約０．５ＵＩ（＝５００ＭＨｚ×約１ｎｓｅｃ）であることがわかる。そのため、１次のＲＣローパスフィルタを用いた場合に比べて、ベッセル型のバンドパスフィルタ４２６を用いた場合には、データドライバＩＣ２００＿１の動作範囲が十分に確保される。したがって、本実施形態においてベッセル型のローパスフィルタ４２５を用いた場合には、データドライバＩＣ２００＿１における伝送欠陥が十分に抑制される。
【００８０】
図１７は、本変形例においてバターワース型のバンドパスフィルタ４２６を用いた場合の受信波形のアイパターンを示す図である。この場合、図１７に示すアイパターンから、動作範囲が約０．６ＵＩ（＝５００ＭＨｚ×約１．２ｎｓｅｃ）であることがわかる。そのため、１次のＲＣローパスフィルタを用いた場合に比べて、バターワース型のバンドパスフィルタ４２６を用いた場合にも、データドライバＩＣ２００＿１の動作範囲が十分に確保される。したがって、本実施形態においてバターワース型のローパスフィルタ４２５を用いた場合にも、データドライバＩＣ２００＿１における伝送欠陥が十分に抑制される。
【００８１】
本変形例によれば、インダクタおよびコンデンサにより構成されるバンドパスフィルタ４２６をタイミングコントローラＩＣ４００内に設けることにより、電磁波の不要輻射および伝送欠陥を低コストで低減することができる。
【００８２】
＜１．８  第２の変形例＞
第１の実施形態の第２の変形例では、減衰部４２４は、２次のローパスフィルタ４２５Ａおよび４２５Ｂに代えて、４次のローパスフィルタ４２７Ａおよび４２７ＢをタイミングコントローラＩＣ４００内に有している。図１８は、本変形例における４次のローパスフィルタ４２７Ａの構成を示す回路図である。なお、ローパスフィルタ４２７Ｂも同様の構成であるため、図示および説明を省略する。本変形例におけるローパスフィルタ４２７Ａは、インダクタＬ１およびＬ２と、コンデンサＣ１およびＣ２により構成される４次のローパスフィルタである。ローパスフィルタ４２７Ａおよび４２７Ｂのそれぞれは、所定の周波数（例えば５００ＭＨｚ）の信号が通過した場合に、伝送線路６１０から見た合成インピーダンスが、伝送線路６１０の差動特性インピーダンス（１００Ω）の１／２である５０Ωとなるように構成されている。ローパスフィルタ４２７Ａのインピーダンスが５０Ω、カットオフ周波数が５００ＭＨｚであり、減衰特性がベッセル型である場合、図１８に示すように、Ｌ１は３．７２ｎＨ、Ｌ２は１７．２ｎＨ、Ｃ１は４．２８ｐＦ、Ｃ２は１４．３ｐＦとなる。なお、本変形例におけるローパスフィルタ４２７Ａはベッセル型に限定されるものではなく、例えばバターワース型やチェビシェフ型等でもよい。
【００８３】
本変形例によれば、伝送信号の高調波成分をさらに低減することができる。これにより、電磁波の不要輻射をさらに低減することができる。
【００８４】
＜１．９  第３の変形例＞
第１の実施形態の第３の変形例では、減衰部４２４は、２次のローパスフィルタ４２５Ａおよび４２５Ｂに代えて、６次のローパスフィルタ４２８Ａおよび４２８ＢをタイミングコントローラＩＣ４００内に有している。図１９は、本変形例における６次のローパスフィルタ４２８Ａの構成を示す回路図である。なお、ローパスフィルタ４２８Ｂも同様の構成であるため、図示および説明を省略する。本変形例におけるローパスフィルタ４２８Ａは、インダクタＬ１、Ｌ２、およびＬ３（以下では、「Ｌ３」によりインダクタンスをも表すことがある）と、コンデンサＣ１、Ｃ２、およびＣ３（以下では、「Ｃ３」によりキャパシタンスをも表すことがある）により構成される６次のローパスフィルタである。ローパスフィルタ４２８Ａおよび４２８Ｂのそれぞれは、所定の周波数（例えば５００ＭＨｚ）の信号が通過した場合に、伝送線路６１０から見た合成インピーダンスが、伝送線路６１０の差動特性インピーダンス（１００Ω）の１／２である５０Ωとなるように構成されている。ローパスフィルタ４２８Ａのインピーダンスが５０Ω、カットオフ周波数が５００ＭＨｚであり、減衰特性がベッセル型である場合、図１９に示すように、Ｌ１は２．１７ｎＨ、Ｌ２は１０．２ｎＨ、Ｌ３は１７．７ｎＨ、Ｃ１は２．５５ｐＦ、Ｃ２は５．４４ｐＦ、Ｃ３は１４．４ｐＦとなる。なお、本変形例におけるローパスフィルタ４２８Ａはベッセル型に限定されるものではなく、例えばバターワース型やチェビシェフ型等でもよい。
【００８５】
本変形例によれば、伝送信号の高調波成分をさらに低減することができる。これにより、電磁波の不要輻射をさらに低減することができる。
【００８６】
＜２．第２の実施形態＞
本発明の第２の実施形態に係るタイミングコントローラＩＣ４００は、出力インターフェース回路４２０＿１〜４２０＿ｑを除いて第１の実施形態に係るタイミングコントローラＩＣ４００と同様の構成である。なお、本実施形態の構成要素のうち第１の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。
【００８７】
＜２．１  出力インターフェース回路の構成＞
図２０は、本実施形態における出力インターフェース回路４２０＿１の構成を示す回路図である。なお、出力インターフェース回路４２０＿２〜４２０＿ｑも同様の構成であるため、図示および説明を省略する。本実施形態における出力インターフェース回路４２０＿１は、第１の実施形態における出力インターフェース回路４２０＿１と減衰部４２４の構成が異なり、さらに、制御回路４３０および制御信号入力端子ＣＩを有している。
【００８８】
減衰部４２４は、インダクタおよびコンデンサにより構成される１対のローパスフィルタ４２９＿１Ａおよび４２９＿１Ｂ（以下、これらを区別しない場合に「ローパスフィルタ４２９＿１」という）と、４２９＿２Ａおよび４２９＿２Ｂ（以下、これらを区別しない場合に「ローパスフィルタ４２９＿２」という）と、４２９＿３Ａおよび４２９＿３Ｂ（以下、これらを区別しない場合に「ローパスフィルタ４２９＿３という」）と、ローパスフィルタを介さず出力バッファ４２２と伝送線路６１０とを直接接続するための１対の配線４２９＿０Ａおよび４２９＿０Ｂ（以下、これらを区別しない場合に「配線４２９＿０」という）とを有している。ローパスフィルタ４２９＿１〜４２９＿３のそれぞれは、所定の周波数（例えば５００ＭＨｚ）の信号が通過した場合に、伝送線路６１０から見た合成インピーダンスが、伝送線路６１０の差動特性インピーダンス（１００Ω）の１／２である５０Ωとなるように構成されている。ローパスフィルタ４２９＿１〜４２９＿３は、互いにその周波数特性（型式、次数、カットオフ周波数等）が異なっている。例えば、ローパスフィルタ４２９＿１〜４２９＿３の型式をそれぞれ、ベッセル型、バターワース型、およびチェビシェフ型にしてもよい。また、例えば、ローパスフィルタ４２９＿１〜４２９＿３の次数をそれぞれ、２次、４次、および６次としてもよい。さらに、例えば、ローパスフィルタ４２９＿１〜４２９＿３のカットオフ周波数をそれぞれ、５００ＭＨｚ、６００ＭＨｚ、および７００ＭＨｚとしてもよい。またさらに、ローパスフィルタ４２９＿１〜４２９＿３に代えて、バンドパスフィルタを用いてもよい。
【００８９】
減衰部４２４はさらに、ローパスフィルタ４２９＿１Ａ〜４２９＿３Ａおよび配線４２９＿０Ａの前段に設けられた切替スイッチＳＷ１、ローパスフィルタ４２９＿１Ｂ〜４２９＿３Ｂおよび配線４２９＿０Ｂの前段に設けられたＳＷ２、ローパスフィルタ４２９＿１Ａ〜４２９＿３Ａおよび配線４２９＿０Ａの後段に設けられた切替スイッチＳＷ３、およびローパスフィルタ４２９＿１Ｂ〜４２９＿３Ｂおよび配線４２９＿０Ｂの後段に設けられた切替スイッチＳＷ４を有している。切替スイッチＳＷ１〜ＳＷ４は、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の高周波成分に対する減衰部４２４の特性を変化させるように連動して切替動作を行うように制御される。すなわち、本実施形態における減衰部４２４は、その周波数特性を変更可能に構成されている。
【００９０】
制御回路４３０は、制御信号入力端子を介して外部から与えられる制御信号ＣＳに基づき切替スイッチＳＷ１〜ＳＷ４の切替動作を制御する信号を生成する。すなわち、切替スイッチＳＷ１〜ＳＷ４は、制御回路４３０からの信号に応じて、ローパスフィルタ４２９＿１〜４２９＿３、または配線４２９＿０のいずれかを選択するように制御される。なお、配線４２９＿０が選択される場合は、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の高周波成分を減衰する必要がない場合である。
【００９１】
＜２．２  効果＞
本実施形態によれば、伝送信号の特性や当該伝送信号の伝送状態に応じて、減衰部４２４の減衰特性やカットオフ周波数を選択することができるので、タイミングコントローラＩＣ４００の使用範囲を拡大することができる。
【００９２】
＜３．第３の実施形態＞
本実施形態では、第１の実施形態と異なり、差動伝送方式に代えてシングルエンド伝送方式（シリアル伝送方式）が採用されている。なお、本実施形態の構成要素のうち第１の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。
【００９３】
＜３．１  信号伝送回路の構成＞
図２１は、出力インターフェース回路４２０＿１を送信側とし、入力インターフェース回路２１０＿１を受信側とする、本実施形態における信号伝送回路７００＿１の構成を示す回路図である。その他の信号伝送回路７００＿２〜７００＿ｑは、図２１に示す信号伝送回路７００＿１と同様の構成であるため、説明を省略する。また、以下では、信号伝送回路７００＿１によりシリアル伝送される信号のうち、画像信号ＤＶ１に注目して説明するが、データクロック信号ＳＣＫ１も同様の伝送がなされる。
【００９４】
図２１に示すように、信号伝送回路７００＿１は、本実施形態に係るタイミングコントローラＩＣ４００が有する出力インターフェース回路４２０＿１と、出力インターフェース回路４２０＿１の後段に接続された伝送線路６１０Ａと、伝送線路の後段に接続されたデータドライバＩＣ２００＿１が有する入力インターフェース回路２１０＿１とにより構成されている。この信号伝送回路７００＿１により画像信号ＤＶ１がシングルエンド信号として伝送される。ここで、本実施形態における伝送線路６１０Ａの特性インピーダンスは、第１の実施形態におけるものと同様に５０Ωである。
【００９５】
出力インターフェース回路４２０＿１は、送信側入力端子ＴＩと、送信側入力端子ＴＩの後段に設けられた出力バッファ４２２と、出力バッファ４２２の後段に設けられた減衰部４２４と、減衰部４２４の後段に設けられた送信側出力端子ＴＯＡとを有している。出力バッファ４２２は、受け取った画像信号ＤＶ１を、シングル伝送用画像信号ＤＶ１’として出力する。ここで、本実施形態における出力バッファ４２２の出力インピーダンスは、第１の実施形態におけるものと異なり５０Ωである。
【００９６】
減衰部４２４は、インダクタＬ１およびコンデンサＣ１により構成される上記ローパスフィルタ４２５Ａを有している。減衰部４２４では、出力バッファ４２から与えられたシングル伝送用画像信号ＤＶ１’の高周波成分が、ローパスフィルタ４２５Ａにより減衰される。ローパスフィルタ４２５Ａにより高周波成分が減衰されたシングル伝送用画像信号ＤＶ１’は、送信側出力端子ＴＯＡを介して、伝送線路６１０Ａに与えられる。なお、本実施形態におけるローパスフィルタ４２５Ａの構成およびインピーダンスは、第１の実施形態におけるものと同様である。
【００９７】
伝送線路６１０Ａは、ローパスフィルタ４２５Ａにより高周波成分が減衰されたシングル伝送用画像信号ＤＶ１’を、入力インターフェース回路２１０＿１に伝送する。
【００９８】
入力インターフェース回路２１０＿１は、受信側入力端子ＲＩＡと、受信側入力端子ＲＩＡの後段に設けられた終端回路２２２と、終端回路２２２の後段に設けられた入力バッファ２２４を有している。終端回路２２２は、伝送線路６１０Ａを終端する。本実施形態における終端回路のインピーダンスは、第１の実施形態におけるものと異なり、５０Ωである。受信側入力端子ＲＩＡを介して入力インターフェース回路２１０＿１に入力されたシングル伝送用画像信号ＤＶ１’は、入力バッファ２２４に与えられる。入力バッファ２２４は、受け取ったシングル伝送用画像信号ＤＶ１’を画像信号ＤＶ１に変換し出力する。その後、画像信号ＤＶ１が、受信側出力端子ＲＯを介してデータドライバＩＣ２００＿１内の他の回路（例えばシフトレジスタ等）に与えられることにより、上述のようにデータ信号が生成される。
【００９９】
なお、上述のように、出力バッファ４２２の出力インピーダンスが５０Ω、ローパスフィルタ４２５Ａのインピーダンスが５０Ω、伝送線路６１０Ａの特性インピーダンスが５０Ω、終端回路２２２のインピーダンスが５０Ωであるので、インピーダンス不整合に起因する電磁波の不要輻射および伝送欠陥は生じない。
【０１００】
＜３．２  効果＞
本実施形態によれば、シングルエンド信号を伝送する場合において、第１の実施形態と同様の効果を奏することができる。
【０１０１】
＜４．その他＞
上記各実施形態および変形例において、データ信号線駆動回路、走査信号線駆動回路、およびタイミングコントローラＩＣのいずれかまたは全部は、ＴＦＴ基板上に設けられていてもよい。
【０１０２】
第３の実施形態のようにシングルエンド伝送方式により信号を伝送する場合であっても、ローパスフィルタに代えてバンドパスフィルタを用いる態様を採用することができ、また、第２の実施形態のような複数のローパスフィルタ等を用いる態様を採用することができる。
【０１０３】
本発明は、液晶表示装置に限らず、有機ＥＬ表示装置などにも適用できる。また、上記各実施形態および変形例以外にも、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
【０１０４】
以上により、本発明によれば、電磁波の不要輻射および伝送欠陥を低コストで低減することができる、半導体集積装置およびそれを備える表示装置を提供することができる。
【符号の説明】
【０１０５】
１００…表示部
２００＿１〜２００＿ｑ…データドライバＩＣ（駆動用半導体集積装置）
２１０＿１〜２１０＿ｑ…入力インターフェース回路
２２２…終端回路
４００…タイミングコントローラＩＣ（半導体集積装置、制御用半導体集積装置）
４２０＿１〜４２０＿ｑ…出力インターフェース回路
４２２…出力バッファ（送信回路）
４２４…減衰部
４２５Ａ、４２５Ｂ、４２７Ａ、４２７Ｂ、４２８Ａ、４２８Ｂ、４２９＿１Ａ〜４２９＿３Ａ、４２９＿１Ｂ〜４２９＿３Ｂ…ローパスフィルタ
４２６Ａ、４２６Ｂ…バンドパスフィルタ
４２９＿０Ａ、４２９＿０Ｂ…配線
４３０…制御回路
５００…液晶表示装置
６１０Ａ、６１０Ｂ…伝送線路
Ｃ１〜Ｃ３…コンデンサ（容量素子）
Ｌ１〜Ｌ３…インダクタ（誘導素子）
ＳＷ１〜ＳＷ４…切替スイッチ
【図１】
2012156847.tif 000003
【図２】
2012156847.tif 000004
【図３】
2012156847.tif 000005
【図４】
2012156847.tif 000006
【図５】
2012156847.tif 000007
【図６】
2012156847.tif 000008
【図７】
2012156847.tif 000009
【図８】
2012156847.tif 000010
【図９】
2012156847.tif 000011
【図１０】
2012156847.tif 000012
【図１１】
2012156847.tif 000013
【図１２】
2012156847.tif 000014
【図１３】
2012156847.tif 000015
【図１４】
2012156847.tif 000016
【図１５】
2012156847.tif 000017
【図１６】
2012156847.tif 000018
【図１７】
2012156847.tif 000019
【図１８】
2012156847.tif 000020
【図１９】
2012156847.tif 000021
【図２０】
2012156847.tif 000022
【図２１】
2012156847.tif 000023
【図２２】
2012156847.tif 000024
【図２３】
2012156847.tif 000025