(57)【要約】【課題】膜厚の均一な半導体層を有するＳＯＩ基板を得る。【解決手段】半導体基板の第１の面を研磨して、当該第１の面を平坦化し、当該半導体基板の当該第１の面と反対側の面である第２の面にイオンを照射することにより、当該半導体基板中に脆化領域を形成し、当該半導体基板の第２の面及びベース基板の表面を対向させ、接触させることにより、当該半導体基板及び当該ベース基板を貼り合わせ、貼り合わせた当該半導体基板及び当該ベース基板を加熱し、当該脆化領域において分離させることにより、当該ベース基板上に半導体層を形成するＳＯＩ基板の作製に関する。当該ＳＯＩ基板の作製においては、当該半導体層の膜厚の標準偏差をσとし、３σが１．５ｎｍ以下である。【選択図】図１
2012156495.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１の面を研磨して、前記第１の面を平坦化し、
前記半導体基板の前記第１の面と反対側の面である第２の面にイオンを照射することにより、前記半導体基板中に脆化領域を形成し、
前記半導体基板の第２の面及びベース基板の表面を対向させ、接触させることにより、前記半導体基板及び前記ベース基板を貼り合わせ、
貼り合わせた前記半導体基板及び前記ベース基板を加熱し、前記脆化領域において分離させることにより、前記ベース基板上に半導体層を形成するＳＯＩ基板の作製方法であり、
前記半導体層の膜厚の標準偏差をσとし、３σが１．５ｎｍ以下であることを特徴とするＳＯＩ基板の作製方法。
【請求項２】
半導体基板の第１の面を研磨して、前記第１の面を平坦化し、
前記第１の面を研磨した半導体基板に第１の絶縁層を形成し、
前記半導体基板の前記第１の面と反対側の面である第２の面にイオンを照射することにより、前記半導体基板中に脆化領域を形成し、
ベース基板上に第２の絶縁層を形成し、
前記半導体基板の第１の絶縁層及び前記ベース基板の第２の絶縁層を対向させ、接触させることにより、前記半導体基板及び前記ベース基板を貼り合わせ、
貼り合わせた前記半導体基板及び前記ベース基板を加熱し、前記脆化領域において分離させることにより、前記ベース基板上に半導体層を形成するＳＯＩ基板の作製方法であり、
前記半導体層の膜厚の標準偏差をσとし、３σが１．５ｎｍ以下であることを特徴とするＳＯＩ基板の作製方法。
【請求項３】
請求項１又は請求項２において、
前記半導体基板の第１の面は、機械的研磨又は化学機械的研磨により研磨されることを特徴とするＳＯＩ基板の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記イオンのソースガスは、水素を含むガスであることを特徴とするＳＯＩ基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される発明の一態様は、ＳＯＩ基板の作製方法に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が存在するＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。ＳＯＩ基板を使うことで、トランジスタのドレインと基板間における寄生容量が低減されるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして注目されている。
【０００３】
ＳＯＩ基板を製造する方法の１つに、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入することによって表面から所定の深さに微小気泡層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。その後、熱処理を行うことにより、微小気泡層が劈開面となり、水素イオンが注入されたシリコンウエハの一部が微小気泡層を境に薄膜状に分離し、接合させた別のシリコンウエハ上に単結晶シリコン膜を形成することができる。
【０００４】
また、このような水素イオン注入剥離法を用いて単結晶シリコン層をガラスからなるベース基板上に形成する方法が提案されている（例えば、特許文献２参照）。ガラス基板はシリコンウエハよりも大面積化が可能であり且つ安価な基板であるため、ガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となる。
【０００５】
また、特許文献２では、ベース基板に含有される不純物等が単結晶シリコン層に拡散することを防止するために、ベース基板と単結晶シリコン層との間に窒化シリコン膜を設けることが提案されている。
【０００６】
単結晶半導体基板に加速した水素イオンを照射して、特定の深さに水素イオンを注入、またはドーピングして脆化領域を形成する。次いで加熱処理して当該脆化領域が含む水素を気体化し、さらに水素を膨張せしめて、劈開面を当該脆化領域に形成する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−１２４０９２号公報
【特許文献２】特開２００２−１７０９４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところが上記の水素イオン注入剥離法により得られた単結晶半導体層において、同一条件で水素イオン注入及び剥離したにもかかわらず、その膜厚が不均一になる場合がある。
【０００９】
剥離後の単結晶半導体層の膜厚が不均一になると、その後の作製工程や、当該単結晶半導体層を用いて作製される半導体素子の信頼性に悪影響を及ぼす恐れが生じる。
【００１０】
以上を鑑みて、開示される発明の一態様では、膜厚の均一な半導体層を有するＳＯＩ基板を得ることを課題の一とする。
【課題を解決するための手段】
【００１１】
半導体基板にイオンを照射する前に、半導体基板のイオンが照射される面の裏面を研磨し、当該裏面を平坦化する。
【００１２】
半導体基板にイオンを照射すると、熱が発生し半導体基板の温度が上昇する。しかし発生した熱の一部は、イオンが照射される面の裏面から逃げてしまう。そのため当該裏面が不均一である場合、当該裏面の不均一さに応じて、熱の逃げ方も不均一になってしまう。これにより、半導体基板全体の温度分布も不均一となる。
【００１３】
また、半導体基板にイオンを照射すると、半導体基板中の所定の深さにイオンが留まり脆化領域を形成する。半導体基板中に照射されたイオンは、半導体基板の温度分布に応じて拡散する。半導体基板全体の温度分布が不均一である場合、照射されたイオンの拡散も不均一になってしまう。
【００１４】
照射されたイオンの拡散が不均一である半導体基板から半導体層を分離すると、分離後の半導体層の膜厚が不均一となる恐れが生じる。
【００１５】
なお本明細書において、面が不均一であるということは、面が平坦でなく、面に微小な段差や凹凸等が存在するということである。
【００１６】
しかしながら、開示される発明の一態様では、半導体基板のイオンが照射される面の裏面を研磨し、当該裏面を平坦化している。当該裏面を平坦化した半導体基板にイオンを照射すると、上述のように発生した熱が当該裏面から逃げた場合においても、当該裏面が平坦化されているため、熱の逃げ方も均一である。そのため、照射されたイオンの拡散も均一となる。
【００１７】
以上開示される発明の一態様により、イオンが照射される面の裏面を研磨した半導体基板から半導体層を分離すると、均一な膜厚を有する半導体層を得ることができる。
【００１８】
開示される発明の一態様は、半導体基板の第１の面を研磨して、当該第１の面を平坦化し、当該半導体基板の当該第１の面と反対側の面である第２の面にイオンを照射することにより、当該半導体基板中に脆化領域を形成し、当該半導体基板の第２の面及びベース基板の表面を対向させ、接触させることにより、当該半導体基板及び当該ベース基板を貼り合わせ、貼り合わせた当該半導体基板及び当該ベース基板を加熱し、当該脆化領域において分離させることにより、当該ベース基板上に半導体層を形成するＳＯＩ基板の作製方法であり、当該半導体層の膜厚の標準偏差をσとし、３σが１．５ｎｍ以下であることを特徴とするＳＯＩ基板の作製方法に関する。
【００１９】
開示される発明の一態様は、半導体基板の第１の面を研磨して、当該第１の面を平坦化し、当該第１の面を研磨した半導体基板に第１の絶縁層を形成し、当該半導体基板の当該第１の面と反対側の面である第２の面にイオンを照射することにより、当該半導体基板中に脆化領域を形成し、ベース基板上に第２の絶縁層を形成し、当該半導体基板の第１の絶縁層及び当該ベース基板の第２の絶縁層を対向させ、接触させることにより、当該半導体基板及び当該ベース基板を貼り合わせ、貼り合わせた当該半導体基板及び当該ベース基板を加熱し、当該脆化領域において分離させることにより、当該ベース基板上に半導体層を形成するＳＯＩ基板の作製方法であり、当該半導体層の膜厚の標準偏差をσとし、３σが１．５ｎｍ以下であることを特徴とするＳＯＩ基板の作製方法に関する。
【００２０】
開示される発明の一態様において、当該半導体基板の第１の面は、機械的研磨又は化学機械的研磨により研磨されることを特徴とする。
【００２１】
開示される発明の一態様において、当該イオンのソースガスは、水素を含むガスであることを特徴とする。
【００２２】
一般に、「ＳＯＩ基板」は絶縁表面上にシリコン層が設けられた構成の半導体基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の半導体基板をも含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン層に限定されない。また、本明細書等において、半導体基板は、半導体材料のみからなる基板を指すに留まらず、半導体材料を含む基板全般を示すものとする。つまり、本明細書等においては「ＳＯＩ基板」も広く半導体基板に含まれる。
【００２３】
なお、本明細書等において単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同様の方向を向いているものをいう。つまり、結晶欠陥やダングリグボンドなどを含んでいても、上記のように結晶軸の方向が揃っているものは単結晶として扱う。
【００２４】
また、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、表示装置や、集積回路は半導体装置に含まれる。また、本明細書等において表示装置とは、発光表示装置や液晶表示装置、電気泳動素子を用いた表示装置を含む。発光表示装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等がある。
【００２５】
なお、第１、第２、又は第３として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【発明の効果】
【００２６】
開示される発明の一態様により、膜厚の均一な半導体層を有するＳＯＩ基板を得ることができる。
【図面の簡単な説明】
【００２７】
【図１】ＳＯＩ基板の作製方法を示す断面図。
【図２】ＳＯＩ基板の作製方法を示す断面図。
【図３】研磨後の半導体基板の表面粗さを示す図。
【図４】研磨前の半導体基板の表面粗さを示す図。
【図５】分離後の半導体層の膜厚のバラツキを示す図。
【図６】半導体装置の作製方法を示す断面図。
【図７】半導体装置の作製方法を示す断面図。
【図８】半導体装置の作製方法を示す断面図。
【発明を実施するための形態】
【００２８】
以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２９】
なお本明細書等に開示された発明において、半導体装置とは、半導体を利用することで機能する素子及び装置全般を指し、電子回路、表示装置、発光装置等を含む電気装置及びその電気装置を搭載した電子機器をその範疇とする。
【００３０】
［実施の形態１］
まずボンド基板として半導体基板１１０を用意する。半導体基板１１０としては、多結晶半導体基板または単結晶半導体基板を用いることができる。半導体基板１１０としては、例えば、多結晶または単結晶のシリコン基板やゲルマニウム基板、シリコンゲルマニウム基板、炭化シリコン基板などの第１４族元素でなる半導体基板、またガリウムヒ素やインジウムリン等の化合物半導体基板が挙げられる。シリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。以下の説明では、半導体基板１１０として、矩形状に加工された単結晶シリコン基板（シリコンウェハ）を用いる場合について示す。
【００３１】
また一方で、ベース基板１００を用意する。ベース基板１００には、液晶表示装置などに使用されている透光性を有するガラス基板を用いることができる。ガラス基板としては、歪み点が６００℃以上であるものを用いることが好ましい。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。ベース基板１００として大面積化が可能で安価なガラス基板を用いることにより、シリコン基板を用いる場合と比較して低コスト化を図ることができる。
【００３２】
また、ベース基板１００として、セラミック基板、石英基板やサファイア基板などの絶縁体でなる基板、シリコンなどの半導体基板、金属やステンレスなどの導電体でなる基板などを用いることもできる。他にも、ベース基板１００として、作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。以下の説明では、ベース基板１００として、矩形状に加工されたガラス基板を用いる場合について示す。なお、特段の断りが無い限り、矩形には正方形が含まれることとする。
【００３３】
なおベース基板１００上には、絶縁層１０１を形成する。絶縁層１０１の形成方法は特に限定されないが、例えば、スパッタリング法、プラズマＣＶＤ法などを用いることができる。絶縁層１０１は、貼り合わせに係る表面を有する層であるから、その表面が、高い平坦性を有するように形成されることが好ましい。絶縁層１０１は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウムなどから選ばれた一または複数の材料を用いて形成することができる。例えば、酸化シリコンを用いて絶縁層１０１を形成する場合には、有機シランガスを用いて化学気相成長法により形成することで極めて平坦性に優れた絶縁層１０１を得ることができる。なお、本実施の形態においては絶縁層１０１を単層構造としているが、積層構造としても良い。また貼り合わせに際して特に問題がない場合など、絶縁層１０１を設ける必要がない場合には、絶縁層１０１を設けない構成としてもよい。
【００３４】
次いで、半導体基板１１０の面のうち、後の工程で水素イオンが照射される面の裏面に対して研磨を行う（図１（Ａ）参照）。研磨の方法としては、例えば機械的研磨、化学機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）（化学機械的研磨、化学的機械研磨、化学的機械的研磨ともいう）、またはこれらの併用等を用いることができる。本実施の形態では、化学機械研磨（ＣＭＰ）を用いて研磨を行う。
【００３５】
本実施の形態の化学機械研磨の工程を以下に示す。半導体基板１１０の当該裏面に対して、まず一次研磨を行う。当該一次研磨では、研磨液（スラリー）としてニッタハース製ＩＬＤ３０１３、研磨パッドとして東レ製Ｔ１５を用いた。また研磨圧は０．０２ＭＰａ、研磨時間は９００秒として一次研磨を行った。
【００３６】
次いで仕上げ研磨（二次研磨）を行った。当該仕上げ研磨では、研磨液（スラリー）としてニッタハース製ＮＰ８０２０、研磨パッドとしてニッタハース製ｓｕｐｒｅｍｅを用いた。また研磨圧は０．０２ＭＰａ、研磨時間は６００秒として仕上げ研磨を行った。当該一次研磨及び仕上げ研磨により、半導体基板１１０の当該裏面は５μｍ程度研磨される。
【００３７】
なお研磨後は、ブラシを用いて、物理的に研磨粒子を除去する第１の洗浄、オゾン水とフッ酸で数回洗浄する第２の洗浄、純水及び窒素によるジェット洗浄及び当該ジェット洗浄後に純水超音波洗浄を含む第３の洗浄を行った。第３の洗浄を行った後には、窒素雰囲気中で乾燥させる。
【００３８】
図３（Ａ）に、半導体基板１１０の当該裏面を５μｍ研磨（当該裏面の表面から厚さ５μｍを研磨）した場合の表面粗さを示す。また図３（Ｂ）に、半導体基板１１０の当該裏面を１０μｍ研磨（当該裏面の表面から厚さ１０μｍを研磨）した場合の表面粗さを示す。また図３（Ａ）及び図３（Ｂ）に示される半導体基板１１０を、それぞれサンプルＡ及びサンプルＢとする。
【００３９】
比較として、図４に研磨を行わない半導体基板の当該裏面の表面粗さを示す。図４は、研磨していないシリコンウェハ（面方位（１００）、シート抵抗１５Ωｃｍ以上２５以下Ωｃｍのｐ型シリコンウェハ）の表面粗さを示している。なお、図４に示す研磨していないシリコンウェハをサンプルＣとする。
【００４０】
図３（Ａ）、図３（Ｂ）、及び図４に示す表面粗さの測定は、段差測定装置である微細形状測定機（小坂研究所製  Ｍｏｄｅｌ  ＥＴ４１００）を用いて行った。当該微細形状測定機は、サンプルの表面に針を接触させ、当該針を動かすことによってサンプルの段差を測定する。
【００４１】
なお図３（Ａ）、図３（Ｂ）、及び図４において、横軸（Ｘ軸）の距離とは、半導体基板（シリコンウェハ）の基板表面と平行な方向に対して、任意の一点からの距離を示している。また図３（Ａ）、図３（Ｂ）、及び図４において、縦軸（Ｙ軸）の高さとは、半導体基板（シリコンウェハ）の基板表面と垂直な方向に対して、任意の一点からの高さ（あるいは低さ）を示している。
【００４２】
図４に示されるように、研磨していないシリコンウェハの裏面には、３．５μｍ程度の高さのバラツキが存在している。
【００４３】
一方、図３（Ａ）及び図３（Ｂ）に示されるように、研磨を行った後の半導体基板１１０の表面には、高さのバラツキはほとんど存在しない。また図３（Ａ）及び図３（Ｂ）を比較すると、高さのバラツキが同程度存在しないことから、半導体基板１１０を５μｍ研磨することで、十分に平坦な表面を得られることが示される。
【００４４】
なお、イオンが照射される面に付着した付着物を除去するために、当該イオンが照射される面を研磨してもよい。当該イオンが照射される面の研磨は、上述した当該裏面と同様にして研磨すればよい。
【００４５】
次に、半導体基板１１０に絶縁層１１４を形成する（図１（Ｂ）参照）。
【００４６】
絶縁層１１４は、例えば、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、窒化酸化シリコン層等の単層、又はこれらを積層させた層を用いることができる。これらの層は、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。また、ＣＶＤ法を用いて絶縁層１１４を形成する場合には、テトラエチルオルソシリケート（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて作製される酸化シリコン層を絶縁層１１４に用いることが生産性の点から好ましい。
【００４７】
なお、酸化窒化シリコン層とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）、及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン層とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５０原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
【００４８】
また、絶縁層１１４は、半導体基板１１０に熱酸化処理を行うことにより形成してもよい。この場合、熱酸化処理は、ハロゲンを添加した酸化性雰囲気中で熱処理を行うことが好ましい。このような熱酸化処理の一例としては、酸素に対し塩化水素（ＨＣｌ）を０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、９００℃〜１１５０℃の温度（たとえば９５０℃）で熱酸化処理を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。形成される酸化層の厚さとしては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
【００４９】
本実施の形態では、半導体基板１１０に塩化水素（ＨＣｌ）を含む雰囲気中で熱酸化処理を行うことにより、絶縁層１１４（ここでは、酸化シリコン層）を形成する。従って、絶縁層１１４は、塩素原子を含有した層となる。
【００５０】
なお本実施の形態では、半導体基板１１０の全面に絶縁層１１４を形成しているが、ベース基板１００と貼り合わせる面（すなわち後述の工程で、イオン１０３が照射される面）のみに絶縁層１１４を形成してもよい。さらに貼り合わせに際して特に問題がない場合など、絶縁層１１４を設ける必要がない場合には、絶縁層１１４を設けない構成としてもよい。
【００５１】
次に、絶縁層１１４が形成された半導体基板１１０にイオン１０３を照射する。イオン１０３を照射される面は、上述の研磨された面とは反対側の面である。これにより、半導体基板１１０中に脆化領域１１２を形成する（図１（Ｃ）参照）。例えば、加速されたイオン１０３でなるイオンビームを照射して、半導体基板１１０の表面から所定の深さの領域に脆化領域１１２を形成する。脆化領域１１２が形成される深さは、イオンビームの加速エネルギーやイオンビームの入射角によって制御される。つまり、脆化領域１１２は、イオン１０３の平均侵入深さと同程度の深さの領域に形成されることになる。ここで、脆化領域１１２が形成される深さは、半導体基板１１０の全面において均一であることが望ましい。
【００５２】
上述の脆化領域１１２が形成される深さにより、半導体基板１１０から分離される半導体層の厚さが決定される。脆化領域１１２が形成される深さは、半導体基板１１０の表面から５０ｎｍ以上１μｍ以下であり、好ましくは５０ｎｍ以上３００ｎｍ以下である。
【００５３】
イオン１０３を半導体基板１１０に添加する際には、イオン注入装置またはイオンドーピング装置を用いることができる。イオン注入装置は、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に照射する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオン１０３の照射を行うこともできる。
【００５４】
イオンドーピング装置を用いる場合の脆化領域１１２の形成工程は、例えば、以下の条件で行うことができる。
【００５５】
加速電圧が、１０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）である。
【００５６】
ドーズ量が、１×１０１６ａｔｏｍｓ／ｃｍ２以上４×１０１６ａｔｏｍｓ／ｃｍ２以下である。
【００５７】
ビーム電流密度が、２μＡ／ｃｍ２以上（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）である。
【００５８】
イオンドーピング装置を用いる場合、ソースガスとして水素を含むガスを用いる。該水素を含むガスを用いることによりイオン種としてＨ＋、Ｈ２＋、Ｈ３＋を生成することができる。水素を含むガスをソースガスとして用いる場合には、Ｈ３＋を多く照射することが好ましい。具体的には、イオンビームに、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋が７０％以上含まれるようにすることが好ましい。また、Ｈ３＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ３＋の割合を高めておくことで、脆化領域１１２に１×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で水素を含ませることが可能である。これにより、脆化領域１１２における分離が容易になる。また、Ｈ３＋を多く照射することで、Ｈ＋、Ｈ２＋を照射する場合より短時間で脆化領域１１２を形成することができる。また、Ｈ３＋を用いることで、イオン１０３の平均侵入深さを浅くすることができるため、脆化領域１１２を浅い領域に形成することが可能になる。
【００５９】
イオン注入装置を用いる場合には、質量分離により、Ｈ３＋が照射されるようにすることが好ましい。もちろん、Ｈ＋やＨ２＋を照射してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して照射するため、イオンドーピング装置を用いる場合と比較して、イオン照射の効率が低下する場合がある。
【００６０】
イオン照射工程のソースガスには水素を含むガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋の割合が高いイオンビームを作り出すことができる。このようなイオンビームを用いることで、脆化領域１１２を効率よく形成することができる。
【００６１】
また、イオン１０３の照射を複数回に分けて行うことで、脆化領域１１２を形成することもできる。この場合、ソースガスを異ならせてイオン照射を行っても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガスを用いてイオン照射を行った後、水素を含むガスをソースガスとして用いてイオン照射を行うことができる。また、始めにハロゲンガスまたはハロゲン化合物ガスを用いてイオン照射を行い、次に、水素を含むガスを用いてイオン照射を行うこともできる。
【００６２】
半導体基板１１０にイオン１０３を照射すると、熱が発生して半導体基板１１０の温度が上昇する。
【００６３】
本実施の形態では、半導体基板１１０の面の内、イオン１０３が照射される面の裏面を研磨し、当該裏面を平坦化している。そのため半導体基板１１０の一面にイオン１０３を照射したことにより発生した熱は、当該裏面から均一に逃げる。そのため、半導体基板１１０全体の温度分布も均一となり、半導体基板１１０の照射されたイオン１０３が拡散しても、イオン１０３は均一に拡散する。
【００６４】
よって後述の作製工程に示すように、半導体基板１１０から半導体層を分離すると、均一な膜厚を有する半導体層を得ることができる。
【００６５】
次に、半導体基板１１０上に形成された絶縁層１１４及びベース基板１００上の少なくとも一方に表面処理を行うことが好ましい。表面処理を行うことで、半導体基板１１０とベース基板１００の接合界面での接合強度を向上させることができる。さらに、表面処理を行うことで、基板上に存在するパーティクル（ゴミ、とも記す）を低減することができるため、パーティクル等に起因する貼り合わせ不良を低減することができる。また、当該表面処理は、必要であれば、ベース基板１００上の絶縁層１０１に対して行うことも可能である。
【００６６】
表面処理としては、ウェット処理、ドライ処理、またはウェット処理及びドライ処理の組み合わせが挙げられる。また、異なるウェット処理を組み合わせる、または異なるドライ処理を組み合わせて行うことができる。
【００６７】
ウェット処理としては、オゾン水を用いたオゾン処理（オゾン水洗浄）、メガソニック洗浄、または２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに噴きつける方法）などが挙げられる。ドライ処理としては、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理、またはラジカル処理などが挙げられる。被処理体（半導体基板１１０、半導体基板１１０上に形成された絶縁層１１４、またはベース基板１００）に対し、上記のような表面処理を行うことで、被処理体表面の親水性及び清浄性を高める効果を奏する。その結果、基板同士の接合強度を向上させることができる。さらに、表面処理を行うことで、基板上に存在するパーティクル等を低減することができるため、パーティクルに起因する貼り合わせ不良を低減することができる。
【００６８】
ウェット処理は、被処理体表面に付着するマクロなゴミなどの除去に効果的である。ドライ処理は、被処理体表面に付着する有機物などミクロなゴミの除去または分解に効果的である。そのため、被処理体に対し、紫外線処理などのドライ処理を行った後、洗浄などのウェット処理を行うと、被処理体表面を清浄化及び親水化し、さらに被処理体表面のウォーターマークの発生を抑制できるため好ましい。
【００６９】
ウェット処理の後には、被処理体を乾燥させることが好ましい。乾燥方法として、気体を噴きつけるエアナイフを用いる方法、ＩＰＡによる乾燥（水をイソプロピルアルコールの蒸気で置換する方法）、スピンによる乾燥などを用いることができる。
【００７０】
ドライ処理の一の例として、プラズマ処理について説明する。プラズマ処理は、真空状態のチャンバに不活性ガス（例えば、Ａｒガス）を導入し、被処理物の表面（例えば、ベース基板１００）にバイアスを印加してプラズマ状態として行う。プラズマ中には電子とＡｒの陽イオンが存在し、陰極方向（ベース基板１００側）にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンがベース基板１００表面に衝突することによって、ベース基板１００表面がスパッタエッチングされる。このとき、ベース基板１００表面の凸部から優先的にスパッタエッチングされ、当該ベース基板１００表面の平坦性を向上することができる。また、加速されたＡｒの陽イオンによって、ベース基板１００の有機物等の不純物を除去し、ベース基板を活性化することができる。また、真空状態のチャンバに不活性ガスに加えて、反応性ガス（例えば、Ｏ２ガス、Ｎ２ガス）を導入し、被処理面にバイアス電圧を印加してプラズマ状態として行うこともできる。反応性ガスを導入する場合、ベース基板１００表面がスパッタエッチングされることにより生じる欠損を、補修することができる。プラズマ処理により、被処理物の表面に未結合手を生成するため、表面が活性状態になり接合に適した状態になる。また、プラズマ処理により加速されたイオンが被処理物の表層に注入されることで、表層に歪みなどの欠陥を形成する。これにより、貼り合わせ界面の水分の拡散が容易となるため、水分の吸収を高めることが可能になる。
【００７１】
ドライ処理の他の一の例として、活性状態にある酸素を用いた表面処理と、それに紫外線を組み合わせた表面処理について説明する。
【００７２】
オゾンまたは一重項酸素などの活性状態にある酸素により、被処理体表面に付着する有機物を効果的に除去または分解することができる。また、オゾンまたは一重項酸素などの活性状態にある酸素に、紫外線のうち２００ｎｍ未満の波長を含む光による処理を組み合わせることで、被処理体表面に付着する有機物をさらに効果的に除去することができる。
【００７３】
例えば、酸素を含む雰囲気下で紫外線を照射することにより、被処理体の表面処理を行う。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに一重項酸素を生成させることができる。また、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに一重項酸素を生成させることもできる。
【００７４】
酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む光及び２００ｎｍ以上の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ１ｎｍ）→Ｏ（３Ｐ）＋Ｏ（３Ｐ）            （１）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３                                    （２）
Ｏ３＋ｈν（λ２ｎｍ）→Ｏ（１Ｄ）＋Ｏ２                  （３）
【００７５】
上記反応式（１）において、酸素（Ｏ２）を含む雰囲気下で２００ｎｍ未満の波長（λ１ｎｍ）を含む光（ｈν）を照射することにより基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（２）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。そして、反応式（３）において、生成されたオゾン（Ｏ３）を含む雰囲気下で２００ｎｍ以上の波長（λ２ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素Ｏ（１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のような表面処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ１＝１８５ｎｍ、λ２＝２５４ｎｍ）により行うことができる。
【００７６】
また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む光を照射して起きる反応例を示す。
Ｏ２＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ（３Ｐ）            （４）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３                                    （５）
Ｏ３＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ２                  （６）
【００７７】
上記反応式（４）において、酸素（Ｏ２）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光を照射することにより、励起状態の一重項酸素Ｏ（１Ｄ）と基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。反応式（６）において、生成されたオゾン（Ｏ３）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のような表面処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射により行うことができる。
【００７８】
上述のように、２００ｎｍ未満の波長を含む光により、被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたは一重項酸素により被処理体表面に付着する有機物や化学結合を切断した有機物などを酸化分解して除去することができる。そのため上記のような表面処理を行うことで、被処理体表面の親水性及び清浄性をより高めることができ、半導体基板１１０と、ベース基板１００とを貼り合わせる際に、貼り合わせ不良を低減することができる。
【００７９】
本実施の形態では、ベース基板１００及び半導体基板１１０のイオン１０３が照射された面に、表面処理としてドライ処理とウェット処理を組み合わせて行う。まずドライ処理として、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射を行う。次に、ウェット処理として、アルカリ系洗浄剤を用いた洗浄、ブラシ洗浄、又は、２流体洗浄（純水を空気とともに噴きつける方法）を行う。その後、気体を噴きつけるエアナイフを用いる方法、またはＩＰＡによる乾燥を用いてベース基板１００及び半導体基板１１０を乾燥させる。
【００８０】
次に、ベース基板１００と半導体基板１１０とを貼り合わせる（図２（Ａ）参照）。具体的には、ベース基板１００と半導体基板１１０とを対向させて、ベース基板１００に形成された絶縁層１０１と、半導体基板１１０に形成された絶縁層１１４とを貼り合わせる。
【００８１】
ベース基板１００と半導体基板１１０を貼り合わせる場合は、ベース基板１００又は半導体基板１１０、あるいはその両方を加熱すると、ベース基板１００と半導体基板１１０の貼り合わせの界面に起因する不良を抑制することができる。ベース基板１００を加熱する場合は、ベース基板１００の加熱温度は、５０℃以上１００℃以下、好ましくは５５℃以上９５℃以下とする。加熱時間については特に限定されず、ベース基板１００が所望の温度になるよう適切な条件を設定すればよい。例えば、１８０秒間加熱することができる。
【００８２】
次に、所望の温度に加熱されたベース基板１００を押圧することで、ベース基板１００の端部と、半導体基板１１０の端部とを接触させる。また、ピンなどを用いてベース基板１００または半導体基板１１０の一点、たとえばベース基板１００の中央を押圧することで、ベース基板１００と半導体基板１１０とを接触させてもよい。接触させた部分からベース基板１００と半導体基板１１０との貼り合わせが開始され、貼り合わせは、その開始地点から同心円を描くように進行する。例えば、ベース基板１００と半導体基板１１０の角部の一から貼り合わせを開始させる場合、貼り合わせは、該角部の対角に位置する角部に向かって同心円状に進行し、全面に及ぶ。
【００８３】
ベース基板１００と半導体基板１１０の貼り合わせには、水素結合やファン・デル・ワールス力が作用している。水素結合やファン・デル・ワールス力を作用させるためには、ヒドロキシル基及び水が必要である。そのため、ベース基板１００及び半導体基板１１０上のヒドロキシル基及び水が不足すると、ベース基板１００と半導体基板１１０は自発的に接合せず、貼り合わせができない。
【００８４】
しかし、ベース基板１００及び半導体基板１１０上の水分が過多であると、貼り合わせが急速に進むため、貼り合わせ界面において、気体やパーティクルが閉じ込められてしまう。また、半導体基板１１０の外周部や貼り合わせの終了地点付近では、貼り合わせの速度がばらつきやすく、気体やパーティクルの閉じこめがより起こりやすい傾向にある。本明細書等では、これらの気体やパーティクルが閉じこめられたことに起因する、ベース基板１００と半導体基板１１０の間に存在する微細な空隙を「ボイド」という。なお、半導体基板１１０の外周部とは、半導体基板１１０の縁から５ｍｍ程度までの領域を言う。
【００８５】
また、ベース基板１００及び半導体基板１１０上の水分が過多であると、両基板上に貼り合わせに不必要な水分（以下、余剰水分という）がベース基板１００と半導体基板１１０との貼り合わせ界面に残留する。貼り合わせ界面に余剰水分が残留すると、後の熱処理工程やレーザ光照射工程等で余剰水分が加熱されて気化する。これにより余剰水分が存在した部分に空洞が形成され、またはその空洞が破裂して、貼り合わせ不良として顕在化する。このような余剰水分に起因する貼り合わせ不良は、基板全体に分布し、貼り合わせ不良の大きな要因の一である。
【００８６】
以上のことから、ベース基板１００と半導体基板１１０の少なくとも一方を加熱することにより、ベース基板１００と半導体基板１１０上の貼り合わせに必要な水分量を残存させた上で、余剰水分を低減できる。これにより、貼り合わせ界面に気体やパーティクルが閉じこめられることを抑制できる。そのため、貼り合わせ界面（特に、基板の縁から５ｍｍ程度）に生じるボイドを低減できる。
【００８７】
また、ベース基板１００と半導体基板１１０の少なくとも一方を加熱することにより、ベース基板１００と半導体基板１１０上の貼り合わせに必要な水分量を残存させた上で、余剰水分を低減できる。そのため、貼り合わせ界面に余剰水分が残留することを抑制できる。これにより、後の工程において起こる、余剰水分に起因する不良を低減できる。
【００８８】
また、表面処理としてプラズマ処理を行う場合、加速されたイオンがベース基板１００及び半導体基板１１０の表層に注入されることで、表層に歪みなどの欠陥を形成する。これにより、貼り合わせ界面の余剰水分の拡散が容易となるため、表層の歪みなどの欠陥に余剰水分を吸収させることが可能になる。そのため、貼り合わせ界面に余剰水分が残留することを抑制できる。これにより、後の工程において、余剰水分に起因する不良を低減できる。なお、ベース基板１００及び半導体基板１１０の表層とは、半導体基板１１０上に形成された絶縁層１１４及びベース基板１００の表面、又は、ベース基板１００上に絶縁層１０１が形成される場合は、半導体基板１１０上に形成された絶縁層１１４及びベース基板１００上の絶縁層１０１である。
【００８９】
また、加熱されたベース基板１００を所望の温度まで冷却してから、半導体基板１１０と接触させてもよい。ベース基板１００と半導体基板１１０の少なくとも一方を加熱した後、所望の温度まで冷却した場合であっても、ベース基板１００と半導体基板１１０の水分量を抑制できるため、貼り合わせ界面に余剰水分が残留することを抑制できる。これにより、後の工程において、余剰水分に起因する不良を低減できる。
【００９０】
次に、半導体基板１１０とベース基板１００とを貼り合わせた後に、貼り合わされたベース基板１００及び半導体基板１１０に対して熱処理を施して、貼り合わせを強固なものとすることが好ましい。この際の加熱温度は、脆化領域１１２における分離が進行しない温度とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とする。熱処理時間については特に限定されず、処理時間と貼り合わせ強度との関係から適切な条件を設定すればよい。熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置などを用いることができる。また、マイクロ波などを照射して、該領域のみを局所的に加熱することもできる。貼り合わせ強度に問題がない場合には、上記熱処理は省略すれば良い。本実施の形態においては２００℃、２時間の熱処理を施す。
【００９１】
次に、熱処理を行うことにより、半導体基板１１０を、脆化領域１１２において、半導体層１１６と半導体基板１２０とに分離する（図２（Ｂ）参照）。これにより、ベース基板１００上に絶縁層１０１及び絶縁層１１４を介して半導体層１１６が設けられたＳＯＩ基板１８０が得られる。なおベース基板１００上に絶縁層１０１が形成されない場合は、ベース基板１００上に絶縁層１１４を介して半導体層１１６が設けられたＳＯＩ基板１８０が得られる。
【００９２】
熱処理を行うことで、温度上昇によって脆化領域１１２に形成されている微小な孔には、イオンドーピングで添加した原子が析出し、微小な孔の内部の圧力が上昇する。圧力の上昇により、脆化領域１１２の微小な孔に体積変化が起こり、脆化領域１１２において半導体基板１１０が分離する。絶縁層１１４はベース基板１００に接合しているので、ベース基板１００上には絶縁層１１４を介して半導体基板１１０から分離された半導体層１１６が形成される。また、ここでの熱処理の温度は、ベース基板１００の歪み点を越えない温度とする。例えば、ベース基板１００としてガラス基板を用いる場合には、熱処理の温度は４００℃以上７５０℃以下とすることが好ましい。ただし、ガラス基板の耐熱性が許すのであればこの限りではない。この熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。本実施の形態においては６００℃、２時間の熱処理を施す。
【００９３】
なお、上述したベース基板１００と半導体基板１１０との接合強度を増加させるための熱処理を行わず、ベース基板１００と絶縁層１１４との接合強度の増加の熱処理工程と、脆化領域１１２における分離の熱処理工程を同時に行ってもよい。
【００９４】
ベース基板１００と半導体基板１１０との貼り合わせ界面に余剰水分が残留していた場合、上述の熱処理工程において余剰水分が加熱され気化する。これにより、余剰水分が存在していた部分に空洞が形成される。または、形成された空洞が破裂することで半導体層１１６や絶縁層１１４が欠落する。このように、熱処理工程において貼り合わせ不良が顕在化する。しかし、ベース基板１００と半導体基板１１０との貼り合わせ前に、ベース基板１００と半導体基板１１０との少なくとも一方を加熱することで、両基板の水分量を制御できるため、貼り合わせ界面に余剰水分が残留することを抑制できる。これにより、貼り合わせ界面に空洞が形成され、またはその空洞が破裂することを防止できるため、熱処理工程において顕在化する、余剰水分に起因する不良を低減することができる。同様に、ベース基板１００と、半導体基板１１０との少なくとも一方を加熱した後、冷却した場合であっても、上述の効果が得られる。
【００９５】
図５に、イオン１０３が照射される面の裏面を５μｍ研磨した半導体基板１１０（サンプルＡ）、当該裏面を１０μｍ研磨した半導体基板１１０（サンプルＢ）、研磨していないシリコンウェハである半導体基板１１０（サンプルＣ）それぞれから分離した半導体層１１６の膜厚のバラツキを示す。
【００９６】
まずサンプルＡ乃至サンプルＣそれぞれから分離した半導体層１１６の膜厚のバラツキを、光干渉式膜厚測定装置であるＮａｎｏＳｐｅｃ６１００（ＮＡＮＯＭＥＴＲＩＣＳ社製）で測定した。より具体的には、半導体層１１６の面内で２５点を選び、選ばれた２５点それぞれにおいて膜厚を測定した。測定された膜厚の値を基に標準偏差σを計算し、標準偏差σを３倍にした値である３σを図５に示す。なお標準偏差σを３倍にした値である３σを用いる理由は、平均値と標準偏差σの正規分布に従う確率変数の観測値が、標準値−３σ以上標準値＋３σ以下に入る確率が９９．７％だからである。
【００９７】
図５に示されるように、サンプルＡ（研磨５μｍ）及びサンプルＢ（研磨１０μｍ）では、３σがそれぞれ１．５ｎｍ及び１．３ｎｍであった。
【００９８】
一方、サンプルＣ（研磨していないシリコンウェハ）の３σは、２．２ｎｍである。３σが小さいほどバラツキが小さいので、サンプルＡ（研磨５μｍ）及びサンプルＢ（研磨１０μｍ）の膜厚のバラツキは、サンプルＣ（研磨していないシリコンウェハ）の膜厚のバラツキよりも小さいと言える。
【００９９】
以上から、半導体基板１１０の裏面（イオン１０３が照射される面の裏面）を研磨することにより、半導体基板１１０から分離することにより得られる半導体層１１６の膜厚のバラツキが小さいことが確認できた。より具体的には、本実施例により得られた半導体層１１６の膜厚の標準偏差をσとすると、３σは１．５ｎｍ以下であると言える。
【０１００】
次に、ＳＯＩ基板１８０の半導体層１１６に平坦化処理を行うことが好ましい。半導体層１１６の表面に分離工程やイオン照射工程などに起因する凹凸や欠陥が生じた場合であっても、半導体層１１６を含むＳＯＩ基板１８０に対して平坦化処理を行うことにより、半導体層１１６の表面を平坦化することができる。
【０１０１】
平坦化処理は、化学機械研磨（ＣＭＰ）、エッチング処理、レーザ光の照射等により行うことができる。ここでは、半導体層１１６にレーザ光を照射することで、半導体層１１６の再結晶化と表面の平坦化を行う。
【０１０２】
レーザ光を半導体層１１６の上面側から照射することで、半導体層１１６の上面を溶融させる。溶融した後、半導体層１１６が冷却、固化することで、その上面の平坦性が向上した半導体層１１８が得られる。レーザ光を用いることにより、ベース基板１００が直接加熱されないため、当該ベース基板１００の温度上昇を抑えることができる。このため、ガラス基板のような耐熱性の低い基板をベース基板１００に用いることが可能である。
【０１０３】
なお、レーザ光の照射による半導体層１１６の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高いためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体層１１６の欠陥を減少させることができる。ここで、完全溶融とは、半導体層１１６が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、半導体層１１６の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
【０１０４】
上記レーザ光の照射には、パルス発振レーザを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザ光を発振することができ、溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。
【０１０５】
ベース基板１００と半導体基板１１０との貼り合わせ界面に余剰水分が残留していた場合、レーザ光の照射工程において余剰水分が加熱され気化する。これにより、余剰水分が存在していた部分に空洞が形成される。または形成された空洞が破裂することで半導体層１１８や絶縁層１１４が欠落する。このように、レーザ光の照射工程において貼り合わせ不良が顕在化する。また、上述の熱処理工程またはレーザ光の照射工程において、貼り合わせ界面に空洞が形成された場合、レーザ光のエネルギー分布が不均一となる。このために半導体層１１８に隆起や、半導体層１１８や絶縁層１１４に欠落が生じるおそれがある。しかし、ベース基板１００と半導体基板１１０との貼り合わせ前に、ベース基板１００と半導体基板１１０との少なくとも一方を加熱することで、両基板の水分量を制御できるため、貼り合わせ界面に余剰水分が残留することを抑制できる。これにより、貼り合わせ界面に空洞が形成され、またはその空洞が破裂することを防止できるため、レーザ光照射工程において顕在化する、余剰水分に起因する不良を低減することができる。また、レーザ光による平坦化処理工程を好適に行うことができる。同様に、ベース基板１００と、半導体基板１１０との少なくとも一方を加熱した後、冷却した場合であっても、上述の効果が得られる。
【０１０６】
上述のようにレーザ光を照射した後には、半導体層１１８の厚さを小さくする薄膜化工程を行っても良い。半導体層１１８の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。例えば、半導体層１１８がシリコン材料からなる層である場合、ドライエッチングとしてＳＦ６とＯ２をプロセスガスに用いて、半導体層１１８を薄くすることができる。
【０１０７】
なお、平坦化処理はＳＯＩ基板１８０に限らず分離後の半導体基板１２０に対して行ってもよい。分離後の半導体基板１２０の表面を平坦にすることによって、当該半導体基板１２０をＳＯＩ基板の作製工程において再度利用することが可能となる。
【０１０８】
以上の工程により、ベース基板１００上に、絶縁層１０１及び絶縁層１１４を介して半導体層１１８が設けられたＳＯＩ基板１９０を作製することができる（図２（Ｃ）参照）。なお、ベース基板１００上に絶縁層１０１を形成しない場合は、ベース基板１００上に、絶縁層１１４を介して半導体層１１８が設けられたＳＯＩ基板１９０を作製することができる。
【０１０９】
なお、本実施の形態では、半導体層１１６にレーザ光を照射した後に、エッチング処理を行う場合について説明したが、開示される発明の一態様はこれに限定されず、レーザ光を照射する前にエッチング処理を行ってもよいし、レーザ光の照射前後にエッチング処理を行ってもよい。
【０１１０】
なお、本実施の形態においては、レーザ光を用いて欠陥の低減、及び、平坦性の向上を実現しているが、本発明の一態様はこれに限定されない。熱処理など、他の方法を用いて欠陥の低減、平坦性の向上を実現しても良い。熱処理により、欠陥の低減、平坦性を向上させる場合であっても、貼り合わせ前にベース基板１００と半導体基板１１０との少なくとも一方に加熱処理を行うことにより、余剰水分に起因する貼り合わせ不良を低減することは有効である。また、欠陥低減処理が不要であれば、エッチング処理などの平坦性向上処理のみを適用しても良い。
【０１１１】
以上のようにして、本実施の形態により、膜厚の均一な半導体層を有するＳＯＩ基板を得ることができる。
【０１１２】
［実施の形態２］
図６（Ａ）は、実施の形態１に示す方法で作製したＳＯＩ基板（図２（Ｃ）参照）の一部を示す断面図である。
【０１１３】
半導体層１１８には、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）のしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物や、リン、砒素などのｎ型不純物を添加しても良い。不純物を添加する領域、及び添加する不純物の種類は、適宜変更することができる。例えば、ｎチャネル型ＴＦＴの形成領域にｐ型不純物を添加し、ｐチャネル型ＴＦＴの形成領域にｎ型不純物を添加する。上述の不純物を添加する際には、ドーズ量が１×１０１５ａｔｏｍｓ／ｃｍ２以上１×１０１７ａｔｏｍｓ／ｃｍ２以下程度となるように行えばよい。
【０１１４】
その後、半導体層１１８を島状に分離して、半導体層１２２及び半導体層１２４を形成する（図６（Ｂ）参照）。
【０１１５】
次に、半導体層１２２と半導体層１２４を覆うように、絶縁膜１２６を形成する（図６（Ｃ）参照）。ここでは、プラズマＣＶＤ法を用いて、酸化シリコン膜を単層で形成することとする。酸化シリコン以外にも、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造または積層構造で形成することにより絶縁膜１２６としても良い。
【０１１６】
プラズマＣＶＤ法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などガスの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、望ましくは２ｎｍ以上１０ｎｍ以下の絶縁膜を半導体層に接するように形成する。
【０１１７】
上述した高密度プラズマ処理による半導体層１２２及び半導体層１２４の酸化または窒化は固相反応であるため、絶縁膜１２６と半導体層１２２との界面準位密度、及び絶縁膜１２６と半導体層１２４との界面準位密度をきわめて低くすることができる。また、高密度プラズマ処理により半導体層１２２及び半導体層１２４を直接酸化または窒化することで、形成される絶縁膜１２６の厚さのバラツキを抑えることが出来る。また、半導体層１２２及び半導体層１２４が単結晶であるため、高密度プラズマ処理を用いて半導体層１２２及び半導体層１２４の表面を固相反応で酸化させる場合であっても、均一性が良く、界面準位密度の低い絶縁膜１２６を形成することができる。このように、高密度プラズマ処理により形成された絶縁膜１２６をトランジスタのゲート絶縁膜の一部または全部に用いることで、特性のバラツキを抑制することができる。
【０１１８】
または、半導体層１２２と半導体層１２４を熱酸化させることで、ゲート絶縁膜を形成するようにしても良い。このように、熱酸化を用いる場合には、ある程度の耐熱性を有するガラス基板を用いることが必要である。
【０１１９】
なお、水素を含む絶縁膜１２６を形成し、その後、３５０℃以上４５０℃以下の温度による加熱処理を行うことで、絶縁膜１２６中に含まれる水素を半導体層１２２及び半導体層１２４中に拡散させるようにしても良い。この場合、絶縁膜１２６として、プラズマＣＶＤ法を用いた窒化シリコンまたは窒化酸化シリコンを用いることができる。なお、プロセス温度は３５０℃以下とすると良い。このように、半導体層１２２及び半導体層１２４に水素を供給することで、半導体層１２２中、半導体層１２４中、ゲート絶縁膜となる絶縁膜１２６と半導体層１２２の界面、及びゲート絶縁膜となる絶縁膜１２６と半導体層１２４の界面における欠陥を効果的に低減することができる。
【０１２０】
次に、絶縁膜１２６上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、半導体層１２２の上方にゲート電極１２８を、半導体層１２４の上方にゲート電極１３０を形成する（図６（Ｄ）参照）。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体に導電性を付与する不純物元素をドーピングした多結晶シリコンなど、半導体材料を用いて形成しても良い。
【０１２１】
本実施の形態ではゲート電極１２８及びゲート電極１３０を単層の導電膜で形成しているが、開示する発明の一態様に係る半導体装置は該構成に限定されない。ゲート電極１２８及びゲート電極１３０は積層された複数の導電膜で形成されていても良い。２層構造とする場合には、例えば、モリブデン膜、チタン膜、窒化チタン膜等を下層に用い、上層にはアルミニウム膜などを用いればよい。３層構造の場合には、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造や、チタン膜とアルミニウム膜とチタン膜の積層構造などを採用するとよい。
【０１２２】
なお、ゲート電極１２８及びゲート電極１３０を形成する際に用いるマスクは、酸化シリコンや窒化酸化シリコン等の材料を用いて形成してもよい。この場合、酸化シリコン膜や窒化酸化シリコン膜等を所定の形状に加工してマスクを形成する工程が加わるが、これらの材料を用いたマスクでは、レジスト材料を用いたマスクと比較してエッチング時における膜減りが少ないため、より正確な形状のゲート電極１２８及びゲート電極１３０を形成することができる。また、マスクを用いずに、液滴吐出法を用いて選択的にゲート電極１２８及びゲート電極１３０を形成しても良い。ここで、液滴吐出法とは、所定の組成物を含む液滴を吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１２３】
また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節し、所望のテーパ形状を有するようにゲート電極１２８及びゲート電極１３０を形成することもできる。また、テーパ形状は、マスクの形状によって制御することもできる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素、四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄、弗化窒素などのフッ素系ガス、または酸素などを適宜用いることができる。
【０１２４】
次に、ゲート電極１２８及びゲート電極１３０をマスクとして、一導電型を付与する不純物元素を半導体層１２２及び半導体層１２４それぞれに添加する（図７（Ａ）参照）。本実施の形態では、半導体層１２２にｎ型を付与する不純物元素（例えばリンまたはヒ素）を、半導体層１２４にｐ型を付与する不純物元素（例えばホウ素）を添加する。なお、ｎ型を付与する不純物元素を半導体層１２２に添加する際には、ｐ型の不純物が添加される半導体層１２４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体層１２４に添加する際には、ｎ型の不純物が添加される半導体層１２２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。または、半導体層１２２及び半導体層１２４に、ｐ型を付与する不純物元素またはｎ型を付与する不純物元素の一方を添加した後、一方の半導体層のみに、より高い濃度でｐ型を付与する不純物元素またはｎ型を付与する不純物元素の他方を添加するようにしても良い。上記不純物の添加により、半導体層１２２に不純物領域１３２ａ及び不純物領域１３２ｂ、並びに半導体層１２４に不純物領域１３４ａ及び不純物領域１３４ｂが形成される。また不純物領域１３２ａ及び不純物領域１３２ｂとの間にチャネル形成領域１３１、並びに不純物領域１３４ａ及び不純物領域１３４ｂとの間にチャネル形成領域１３３が形成される。
【０１２５】
次に、ゲート電極１２８の側面にサイドウォール１３６ａ及びサイドウォール１３６ｂを、ゲート電極１３０の側面にサイドウォール１３８ａ及びサイドウォール１３８ｂを形成する（図７（Ｂ）参照）。サイドウォール１３６ａ及びサイドウォール１３６ｂ、並びにサイドウォール１３８ａ及びサイドウォール１３８ｂは、例えば、絶縁膜１２６、ゲート電極１２８、及びゲート電極１３０を覆うように新たに絶縁膜を形成し、異方性エッチングにより該絶縁膜を部分的にエッチングすることで形成することができる。なお、ゲート電極１２８、サイドウォール１３６ａ、及びサイドウォール１３６ｂをマスクとし、上記の異方性エッチングにより、絶縁膜１２６を部分的にエッチングし、ゲート絶縁膜１２７を形成する。同様にゲート電極１３０、サイドウォール１３８ａ、及びサイドウォール１３８ｂをマスクとし、上記の異方性エッチングにより、絶縁膜１２６を部分的にエッチングし、ゲート絶縁膜１２９を形成する。
【０１２６】
サイドウォール１３６ａ及びサイドウォール１３６ｂ、並びにサイドウォール１３８ａ及びサイドウォール１３８ｂを形成するための絶縁膜としては、プラズマＣＶＤ法やスパッタリング法等を用いて、シリコン、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、有機材料などを含む膜を、単層構造または積層構造で形成すれば良い。本実施の形態では、膜厚１００ｎｍの酸化シリコン膜をプラズマＣＶＤ法によって形成する。また、エッチングガスとしては、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール１３６ａ及びサイドウォール１３６ｂ、並びにサイドウォール１３８ａ及びサイドウォール１３８ｂを形成する工程は、これらに限定されるものではない。
【０１２７】
次に、ゲート絶縁膜１２７、ゲート電極１２８、サイドウォール１３６ａ、及びサイドウォール１３６ｂをマスクとして、半導体層１２２に一導電型を付与する不純物元素を添加する。同様に、ゲート絶縁膜１２９、ゲート電極１３０、サイドウォール１３８ａ、及びサイドウォール１３８ｂをマスクとして、半導体層１２４に一導電型を付与する不純物元素を添加する。
【０１２８】
なお、半導体層１２２及び半導体層１２４のそれぞれには、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。ここで、ｎ型を付与する不純物元素を半導体層１２２に添加する際には、ｐ型の不純物が添加される半導体層１２４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体層１２４に添加する際には、ｎ型の不純物が添加される半導体層１２２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。
【０１２９】
上記不純物元素の添加により、半導体層１２２に、一対の高濃度不純物領域１４０ａ及び高濃度不純物領域１４０ｂと、一対の低濃度不純物領域１４１ａ及び低濃度不純物領域１４１ｂとが形成される。また、上記不純物元素の添加により、半導体層１２４に、一対の高濃度不純物領域１４２ａ及び高濃度不純物領域１４２ｂと、一対の低濃度不純物領域１４３ａ及び低濃度不純物領域１４３ｂとが形成される。一対の高濃度不純物領域１４０ａ及び高濃度不純物領域１４０ｂ、並びに一対の高濃度不純物領域１４２ａ及び高濃度不純物領域１４２ｂは、それぞれソース領域またはドレイン領域として機能し、低濃度不純物領域１４１ａ及び低濃度不純物領域１４１ｂ、並びに低濃度不純物領域１４３ａ及び低濃度不純物領域１４３ｂは、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能する。
【０１３０】
なお、半導体層１２２上に形成されたサイドウォール１３６ａ及びサイドウォール１３６ｂと、半導体層１２４上に形成されたサイドウォール１３８ａ及びサイドウォール１３８ｂは、キャリアが移動する方向（いわゆるチャネル長に平行な方向）の長さが同じになるように形成しても良いが、異なるように形成しても良い。例えば、ｐチャネル型トランジスタ１５２となる半導体層１２４上のサイドウォール１３８ａ及びサイドウォール１３８ｂは、ｎチャネル型トランジスタ１５１となる半導体層１２２上のサイドウォール１３６ａ及びサイドウォール１３６ｂよりも、キャリアが移動する方向の長さが長くなるように形成すると良い。ｐチャネル型トランジスタ１５２において、サイドウォール１３８ａ及びサイドウォール１３８ｂの長さをより長くすることで、ホウ素の拡散による短チャネル効果を抑制することができるため、ソース領域及びドレイン領域に高濃度のホウ素を添加することが可能となる。これにより、ソース領域及びドレイン領域を十分に低抵抗化することができる。
【０１３１】
ソース領域及びドレイン領域をさらに低抵抗化するために、半導体層１２２及び半導体層１２４の一部をシリサイド化したシリサイド領域を形成しても良い。シリサイド化は、半導体層に金属を接触させ、加熱処理（例えば、ＧＲＴＡ法、ＬＲＴＡ法等）により、半導体層中の珪素と金属とを反応させて行う。シリサイド領域としては、コバルトシリサイドまたはニッケルシリサイドを形成すれば良い。半導体層１２２や半導体層１２４が薄い場合には、半導体層１２２及び半導体層１２４それぞれの底部までシリサイド反応を進めても良い。シリサイド化に用いることができる金属材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等が挙げられる。また、レーザ光の照射などによってもシリサイド領域を形成することができる。
【０１３２】
上述の工程により、ｎチャネル型トランジスタ１５１及びｐチャネル型トランジスタ１５２が形成される。なお、図７（Ｃ）に示す段階では、ソース電極またはドレイン電極として機能する導電膜は形成されていないが、これらのソース電極またはドレイン電極として機能する導電膜を含めてトランジスタと呼ぶこともある。
【０１３３】
次に、ｎチャネル型トランジスタ１５１及びｐチャネル型トランジスタ１５２を覆うように絶縁膜１４５を形成する。絶縁膜１４５は必ずしも設ける必要はないが、絶縁膜１４５を形成することで、アルカリ金属やアルカリ土類金属などの不純物がｎチャネル型トランジスタ１５１及びｐチャネル型トランジスタ１５２に侵入することを防止できる。具体的には、絶縁膜１４５を、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成するのが望ましい。本実施の形態では、膜厚６００ｎｍ程度の窒化酸化シリコン膜を、絶縁膜１４５として用いる。この場合、上述の水素化の工程は、該窒化酸化シリコン膜形成後に行っても良い。なお、本実施の形態においては、絶縁膜１４５を単層構造としているが、積層構造としても良いことはいうまでもない。例えば、２層構造とする場合には、酸化窒化シリコン膜と窒化酸化シリコン膜との積層構造とすることができる。
【０１３４】
次に、ｎチャネル型トランジスタ１５１及びｐチャネル型トランジスタ１５２を覆うように、絶縁膜１４５上に絶縁膜１４６を形成する（図７（Ｄ）参照）。絶縁膜１４６は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いて形成するとよい。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることもできる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、芳香族炭化水素から選ばれる一を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜１４６を形成しても良い。
【０１３５】
絶縁膜１４６の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコータ、カーテンコータ、ナイフコータ等を用いることができる。
【０１３６】
次に、半導体層１２２の一部と半導体層１２４の一部が露出するように絶縁膜１４５及び絶縁膜１４６にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体層１２２に接する導電膜１４７ａ及び導電膜１４７ｂと、半導体層１２４に接する導電膜１４８ａ及び導電膜１４８ｂを形成する（図８参照）。導電膜１４７ａ、導電膜１４７ｂ、導電膜１４８ａ、及び導電膜１４８ｂは、トランジスタのソース電極又はドレイン電極として機能する。なお、本実施の形態においては、コンタクトホール開口時のエッチングに用いるガスとしてＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。
【０１３７】
導電膜１４７ａ、導電膜１４７ｂ、導電膜１４８ａ、及び導電膜１４８ｂは、ＣＶＤ法やスパッタリング法等により形成することができる。材料としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、導電膜１４７ａ、導電膜１４７ｂ、導電膜１４８ａ、及び導電膜１４８ｂは、単層構造としても良いし、積層構造としても良い。
【０１３８】
アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものを挙げることができる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、導電膜１４７ａ、導電膜１４７ｂ、導電膜１４８ａ、及び導電膜１４８ｂを形成する材料として適している。特に、アルミニウムシリコンは、所定の形状に加工する際のレジストベークによるヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに０．５％程度の銅（Ｃｕ）を混入させた材料を用いても良い。
【０１３９】
導電膜１４７ａ、導電膜１４７ｂ、導電膜１４８ａ、及び導電膜１４８ｂを積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、モリブデンの窒化物、タンタル、タンタルの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むように導電膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより一層防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体層１２２と半導体層１２４上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、導電膜１４７ａ及び導電膜１４７ｂと半導体層１２２とのコンタクト、導電膜１４８ａ及び導電膜１４８ｂと半導体層１２４とのコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜１４７ａ、導電膜１４７ｂ、導電膜１４８ａ、及び導電膜１４８ｂを、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、５層構造またはそれ以上の積層構造とすることもできる。
【０１４０】
また、導電膜１４７ａ、導電膜１４７ｂ、導電膜１４８ａ、及び導電膜１４８ｂとして、ＷＦ６ガスとＳｉＨ４ガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、ＷＦ６を水素還元して形成したタングステンを、導電膜１４７ａ、導電膜１４７ｂ、導電膜１４８ａ、及び導電膜１４８ｂとして用いても良い。
【０１４１】
なお、導電膜１４７ａ及び導電膜１４７ｂはそれぞれ、ｎチャネル型トランジスタ１５１の高濃度不純物領域１４０ａ及び高濃度不純物領域１４０ｂに接続されている。導電膜１４８ａ及び導電膜１４８ｂはそれぞれ、ｐチャネル型トランジスタ１５２の高濃度不純物領域１４２ａ及び高濃度不純物領域１４２ｂに接続されている。
【０１４２】
なお、本実施の形態においては、ｎチャネル型トランジスタ１５１は、ゲート電極１２８を１つ有しており、ｐチャネル型トランジスタ１５２は、ゲート電極１３０を１つ有してるが、開示する発明の一態様は該構成に限定されない。トランジスタは、ゲート電極として機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。
【０１４３】
なお、本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【０１４４】
以上から、本実施の形態により、膜厚の均一な半導体層を有する半導体装置を得ることができる。
【０１４５】
また本実施の形態により得られた膜厚の均一な半導体層を用いると、半導体素子（例えばトランジスタ）の信頼性が向上するため好適である。
【符号の説明】
【０１４６】
１００    ベース基板
１０１    絶縁層
１０３    イオン
１１０    半導体基板
１１２    脆化領域
１１４    絶縁層
１１６    半導体層
１１８    半導体層
１２０    半導体基板
１２２    半導体層
１２４    半導体層
１２６    絶縁膜
１２７    ゲート絶縁膜
１２８    ゲート電極
１２９    ゲート絶縁膜
１３０    ゲート電極
１３１    チャネル形成領域
１３２ａ    不純物領域
１３２ｂ    不純物領域
１３３    チャネル形成領域
１３４ａ    不純物領域
１３４ｂ    不純物領域
１３６ａ    サイドウォール
１３６ｂ    サイドウォール
１３８ａ    サイドウォール
１３８ｂ    サイドウォール
１４０ａ    高濃度不純物領域
１４０ｂ    高濃度不純物領域
１４１ａ    低濃度不純物領域
１４１ｂ    低濃度不純物領域
１４２ａ    高濃度不純物領域
１４２ｂ    高濃度不純物領域
１４３ａ    低濃度不純物領域
１４３ｂ    低濃度不純物領域
１４５    絶縁膜
１４６    絶縁膜
１４７ａ    導電膜
１４７ｂ    導電膜
１４８ａ    導電膜
１４８ｂ    導電膜
１５１    ｎチャネル型トランジスタ
１５２    ｐチャネル型トランジスタ
１８０    ＳＯＩ基板
１９０    ＳＯＩ基板
【図１】
2012156495.tif 000003
【図２】
2012156495.tif 000004
【図３】
2012156495.tif 000005
【図４】
2012156495.tif 000006
【図５】
2012156495.tif 000007
【図６】
2012156495.tif 000008
【図７】
2012156495.tif 000009
【図８】
2012156495.tif 000010