(57)【要約】【課題】低出力時の回路損失を低減し、低出力時の効率を高める可変出力増幅器を得る。【解決手段】トランジスタ５と共に並列接続されたトランジスタ１１と、信号出力される平均電力レベルを所定の値よりも小さくするときには、トランジスタ５のみ動作するようにバイアス電圧を印加し、信号出力される平均電力レベルを所定の値よりも大きくするときには、トランジスタ５，１１の両方が動作するようにバイアス電圧を印加するバイアス制御回路１２とを備えた。  このように構成したことにより、低出力時および高出力時に関わらずバイパス経路を用いずに、トランジスタ５，１１の信号出力をそのまま出力するため、低出力時の回路損失を低減し、低出力時の効率を高めることができる。【選択図】図１
2012253675.tif 000002
【特許請求の範囲】
【請求項１】
第１のノードと第２のノードとの間に接続され、該第１のノードからの信号入力を増幅し、該第２のノードから信号出力する第１のトランジスタと、
前記第１のノードと前記第２のノードとの間に接続されると共に前記第１のトランジスタに並列接続され、該第１のノードからの信号入力を増幅し、該第２のノードから信号出力する第２のトランジスタと、
前記第２のノードから信号出力される平均電力レベルを所定の値よりも小さくするときには、前記第１のトランジスタのみ動作するようにバイアス電圧を印加し、
前記第２のノードから信号出力される平均電力レベルを所定の値よりも大きくするときには、前記第１のトランジスタと前記第２のトランジスタとの両方が動作するようにバイアス電圧を印加するバイアス制御回路とを備えた可変出力増幅器。
【請求項２】
前記第１のトランジスタと前記第２のノードとの間に接続され、信号周波数において所定の電気長を有し、且つ特性インピーダンスを該第２のノードから出力側を見た負荷インピーダンスよりも大きい値に設定した第１のマイクロストリップ線路と、
前記第１のノードと前記第２のトランジスタとの間に接続され、信号周波数において前記第１のマイクロストリップ線路と同一の電気長を有する第２のマイクロストリップ線路とを備えたことを特徴とする請求項１記載の可変出力増幅器。
【請求項３】
前記第１のトランジスタと前記第２のノードとの間に接続され、直列接続される第１のインダクタ、並列接続される第１のキャパシタおよび第２のキャパシタからなり、信号周波数において所定の電気長を有し、且つ特性インピーダンスを該第２のノードから出力側を見た負荷インピーダンスよりも大きい値に設定した第１の整合回路と、
前記第１のノードと前記第２のトランジスタとの間に接続され、直列接続される第２のインダクタ、並列接続される第３のキャパシタおよび第４のキャパシタからなり、信号周波数において前記第１の整合回路と同一の電気長を有する第２の整合回路とを備えたことを特徴とする請求項１記載の可変出力増幅器。
【請求項４】
前記第１のトランジスタと前記第２のノードとの間に接続され、インダクタ、キャパシタ、および当該第１の整合回路を活かすかまたはバイパスするか切替え可能な第１のスイッチからなり、信号周波数において所定の電気長を有し、且つ特性インピーダンスを該第２のノードから出力側を見た負荷インピーダンスよりも大きい値に設定した整合回路と、
前記第１のノードと前記第２のトランジスタとの間に接続され、導通するかまたは遮断するか切替え可能な第２のスイッチとを備え、
前記バイアス制御回路は、
前記第２のノードから信号出力される平均電力レベルを所定の値よりも小さくするときには、前記第１のスイッチにより前記整合回路を活かし、前記第２のスイッチにより遮断し、
前記第２のノードから信号出力される平均電力レベルを所定の値よりも大きくするときには、前記第１のスイッチにより前記整合回路をバイパスし、前記第２のスイッチにより導通するように制御信号を出力することを特徴とする請求項１記載の可変出力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話等に適用される可変出力増幅器に関する。
【背景技術】
【０００２】
携帯電話端末は、小型化と通話時間の伸張が強く求められるので、携帯電話端末に用いられる電力増幅器は、低消費電力化が望まれる。一般に、増幅器では、飽和に近付くほど効率が高くなり、飽和から離れた低出力の状態では効率が低くなる。このため、増幅器は、バッテリの小型化や通話時間の面から、できるだけ効率の高い飽和に近い状態で使用することが望まれる。
【０００３】
携帯電話では、端末から基地局までの距離が遠いときは、アンテナから大きな電力を空間に放射し、端末から基地局までの距離が近いときは、アンテナから小さな電力を空間に放射する。このため、通常、増幅器は、アンテナからの放射電力が最大になるときに備えてそのサイズが決定される。よって、基地局の近くで端末を使用したときには、増幅器は、飽和から離れた低出力の状態で動作することになり、効率が低下する。
【０００４】
これに対して、ＲＦ入力信号を増幅する第１の増幅器と、第１の増幅器の後段に接続された第１のスイッチと、第１のスイッチの後段に接続され、第１の増幅器によって増幅されたＲＦ入力信号を増幅する第２の増幅器と、第２の増幅器の後段に接続された第２のスイッチと、第１のスイッチと第２のスイッチとの間に接続されたバイパス経路に設けられた整合回路と、低出力時には、第１および第２のスイッチによりバイパス経路側を選択させ、ＲＦ入力信号を第１の増幅器のみによって増幅させ、高出力時には、第１および第２のスイッチにより第２の増幅器側を選択させ、ＲＦ入力信号を第１および第２の増幅器によって増幅させるバイアス制御回路とを備えた可変出力増幅器が提案されている（下記非特許文献１）。
【０００５】
この可変出力増幅器では、低出力時に、第１および第２のスイッチによりバイパス経路側を選択させ、ＲＦ入力信号を第１の増幅器のみによって増幅させる。また、高出力時に、第１および第２のスイッチにより第２の増幅器側を選択させ、ＲＦ入力信号を第１および第２の増幅器によって増幅させる。このように、効率が低下する低出力時に、第２の増幅器のバイパス経路側を選択させることで、低出力時の消費電力を削減することができる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】K.Kawakami，S.Kusunoki，T.Kobayashi，M.Hashizume，M.Shimada，T.Hatsugai，T.Koimori，and O.Kozakai“A Switch-Type Power Amplifier and Its Application to a CDMA Cellphone，”Proc. of EuMC，pp. 348-351，Sept. 2006
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の可変出力増幅器は以上のように構成されているので、低出力時に、バイパス経路を経由して信号を出力するため、バイパス経路の回路損失によって、低出力時の効率が低下する課題があった。
【０００８】
本発明は、前記課題を解消するために設けられたものであり、低出力時の回路損失を低減し、低出力時の効率を高める可変出力増幅器を得ることを目的とする。
【課題を解決するための手段】
【０００９】
本発明の可変出力増幅器は、第１のトランジスタと共に並列接続された第２のトランジスタと、信号出力される平均電力レベルを所定の値よりも小さくするときには、第１のトランジスタのみ動作するようにバイアス電圧を印加し、信号出力される平均電力レベルを所定の値よりも大きくするときには、第１のトランジスタと第２のトランジスタとの両方が動作するようにバイアス電圧を印加するバイアス制御回路とを備えたものである。
【発明の効果】
【００１０】
本発明によれば、低出力時および高出力時に関わらずバイパス経路を用いずに、トランジスタの信号出力をそのまま出力するため、低出力時の回路損失を低減し、低出力時の効率を高めることができる効果がある。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１による可変出力増幅器を示す回路図である。
【図２】この発明の実施の形態２による可変出力増幅器を示す回路図である。
【図３】この発明の実施の形態３による可変出力増幅器を示す回路図である。
【図４】スイッチ付き整合回路の詳細を示す回路図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１はこの発明の実施の形態１による可変出力増幅器を示す回路図である。
図１において、可変出力増幅器は、ＲＦ入力端子１、整合回路２、トランジスタ３、整合回路４、トランジスタ５、マイクロストリップ線路６、整合回路７、ＲＦ出力端子８の順で接続される。また、ノードＡとノードＣとの間に、マイクロストリップ線路９、整合回路１０、トランジスタ１１の順で並列に接続される。
【００１３】
バイアス制御回路１２は、信号出力される平均電力レベルを所定の値よりも小さくするときには、トランジスタ５のみが動作し、トランジスタ１１がオフ状態となるようなバイアス電圧をトランジスタ５，１１に印加する。また、信号出力される平均電力レベルを所定の値よりも大きくするときには、トランジスタ５，１１の両方が動作するようなバイアス電圧をトランジスタ５，１１に印加する。
【００１４】
また、マイクロストリップ線路６，９は、共に信号周波数において９０ｄｅｇ．の電気長を有し、且つ、マイクロストリップ線路６は、信号周波数において特性インピーダンスをノードＣから出力側を見た負荷インピーダンスよりも大きい値に設定する。なお、マイクロストリップ線路９の特性インピーダンスは、回路条件に応じて任意に設定する。
【００１５】
次に動作について説明する。
携帯電話端末のベースバンド集積回路（図示せず）からバイアス制御回路１２に対して、ＲＦ信号出力の増幅度（ｄＢ）あるいはＲＦ信号出力する平均電力レベル（ｄＢｍ）が制御信号として与えられる。
【００１６】
バイアス制御回路１２は、ＲＦ信号出力する平均電力レベルが所定の値よりも小さいときには、トランジスタ５のみが動作し、トランジスタ１１がオフ状態となるようなバイアス電圧をトランジスタ５，１１に印加する。ここで、所定の値は、トランジスタ５，１１の飽和電力等に基づいて、ユーザが実際に携帯電話端末を利用しているときの消費電力が最小になるような値が予め設定されている。
【００１７】
このとき、ＲＦ入力端子１からの信号入力は、トランジスタ３により一旦増幅され、トランジスタ５により更に増幅され、ＲＦ出力端子８より信号出力される。整合回路２，４，７は、各箇所においてインピーダンス整合を行う。また、トランジスタ１１は、オフ状態であるから、ノードＡ、トランジスタ１１、ノードＣの経路は、信号が伝送されない。
【００１８】
バイアス制御回路１２は、ＲＦ信号出力する平均電力レベルが所定の値よりも大きいときには、トランジスタ５，１１の両方が動作するようなバイアス電圧をトランジスタ５，１１に印加する。
【００１９】
このとき、ＲＦ入力端子１からの信号入力は、トランジスタ３により一旦増幅される。一旦増幅された信号入力は、ノードＡにより分岐され、トランジスタ５，１１の両方により更に増幅される。さらに、ノードＣにより合成され、ＲＦ出力端子８より信号出力される。整合回路２，４，７，１０は、各箇所においてインピーダンス整合を行う。
【００２０】
以上のように、実施の形態１によれば、低出力時および高出力時に関わらずバイパス経路を用いずに、トランジスタ５，１１でそれぞれ増幅された信号出力をそのまま出力するため、低出力時の回路損失を低減し、低出力時の効率を高めることができる。
【００２１】
また、実施の形態１によれば、信号周波数において特性インピーダンスをノードＣから出力側を見た負荷インピーダンス（ＺＬ１）よりも大きい値に設定したマイクロストリップ線路６を備えた。よって、低出力時にマイクロストリップ線路６によりインピーダンス変換作用が得られ、トランジスタ５の出力端（ノードＢ）から出力側を見たインピーダンス（ＺＬ ｍａｉｎ）をより高くし、これにより、低出力時の高効率動作が可能になり、低出力時の消費電力を削減することができる。
【００２２】
さらに、実施の形態１によれば、信号周波数においてマイクロストリップ線路６と同一の９０ｄｅｇ．の電気長を有するマイクロストリップ線路９を備えた。よって、ノードＣで合成される各信号出力の位相を一致させることができる。
【００２３】
実施の形態２．
図２はこの発明の実施の形態２による可変出力増幅器を示す回路図である。
図２において、整合回路２１は、マイクロストリップ線路６に代えて設けられ、整合回路３１は、マイクロストリップ線路９に代えて設けられる。
【００２４】
整合回路２１において、インダクタ２２は、ノードＢとノードＣとの間に直列接続され、キャパシタ２３，２４は、インダクタ２２のノードＢ側およびノードＣ側とグランドとの間に接続される。
【００２５】
整合回路３１において、インダクタ３２は、ノードＡと整合回路１０との間に直列接続され、キャパシタ３３，３４は、インダクタ３２のノードＡ側および整合回路１０側とグランドとの間に接続される。
【００２６】
整合回路２１，３１は、共に信号周波数において所定の電気長を有し、且つ、整合回路２１は、信号周波数において特性インピーダンスをノードＣから出力側を見た負荷インピーダンスよりも大きい値に設定する。なお、整合回路３１の特性インピーダンスは、回路条件に応じて任意に設定する。その他の構成については図１と同一である。
また、動作については、前記実施の形態１と同一である。
【００２７】
以上のように、実施の形態２によれば、信号周波数において特性インピーダンスをノードＣから出力側を見た負荷インピーダンス（ＺＬ１）よりも大きい値に設定した整合回路２１を備えた。よって、低出力時に整合回路２１によりインピーダンス変換作用が得られ、トランジスタ５の出力端（ノードＢ）から出力側を見たインピーダンス（ＺＬ ｍａｉｎ）をより高くし、これにより、低出力時の高効率動作が可能になり、低出力時の消費電力を削減することができる。
【００２８】
さらに、実施の形態２によれば、信号周波数において整合回路２１と同一の電気長を有する整合回路３１を備えた。よって、ノードＣで合成される各信号出力の位相を一致させることができる。
【００２９】
実施の形態３．
図３はこの発明の実施の形態３による可変出力増幅器を示す回路図である。
図３において、スイッチ付き整合回路４１は、整合回路２１に代えて設けられ、スイッチ５１は、整合回路３１に代えて設けられる。
【００３０】
図４はスイッチ付き整合回路の詳細を示す回路図である。
図４において、スイッチ４２は、インダクタ２２に並列に接続され、スイッチ４３，４４は、キャパシタ２３，２４のインダクタ２２側にそれぞれ直列に接続される。
【００３１】
また、バイアス制御回路５２は、信号出力される平均電力レベルを所定の値よりも小さくするときには、スイッチ４２，５１をオフ状態、スイッチ４３，４４をオン状態にする制御信号をスイッチ４２〜４４，５１に出力する。また、信号出力される平均電力レベルを所定の値よりも大きくするときには、スイッチ４２，５１をオン状態、スイッチ４３，４４をオフ状態にする制御信号をスイッチ４２〜４４，５１に出力する。その他の構成については図２と同一である。
【００３２】
次に動作について説明する。
バイアス制御回路５２は、ＲＦ信号出力する平均電力レベルが所定の値よりも小さいときには、トランジスタ５のみが動作し、トランジスタ１１がオフ状態となるようなバイアス電圧をトランジスタ５，１１に印加する。また、同時にスイッチ４２，５１をオフ状態、スイッチ４３，４４をオン状態にする制御信号をスイッチ４２〜４４，５１に出力する。
【００３３】
このとき、図４におけるスイッチ付き整合回路４１は、ノードＢとノードＣとの間において、インダクタ２２およびキャパシタ２３，２４が活かされた状態となる。よって、前記実施の形態２と同様に、低出力時にスイッチ付き整合回路４１によりインピーダンス変換作用が得られ、トランジスタ５の出力端（ノードＢ）から出力側を見たインピーダンス（ＺＬ ｍａｉｎ）をより高くし、これにより、低出力時の高効率動作が可能になり、低出力時の消費電力を削減することができる。
【００３４】
また、スイッチ５１は、オフ状態であるから、ノードＡ、スイッチ５１、整合回路１０、トランジスタ１１、ノードＣの経路は、信号が伝送されない。
【００３５】
バイアス制御回路５２は、ＲＦ信号出力する平均電力レベルが所定の値よりも大きいときには、トランジスタ５，１１の両方が動作するようなバイアス電圧をトランジスタ５，１１に印加する。また、同時にスイッチ４２，５１をオン状態、スイッチ４３，４４をオフ状態にする制御信号をスイッチ４２〜４４，５１に出力する。
【００３６】
このとき、図４におけるスイッチ付き整合回路４１は、ノードＢとノードＣとの間において、インダクタ２２がバイパスされ、キャパシタ２３，２４が遮断された状態となる。よって、スイッチ付き整合回路がバイパスされた状態となる。
【００３７】
また、スイッチ５１は、オン状態であるから、ノードＡ、スイッチ５１、整合回路１０、トランジスタ１１、ノードＣの経路は、信号が伝送される。ここで、スイッチ付き整合回路がバイパスされた状態なので、図２に示した整合回路３１を設けることなく、ノードＣで合成される各信号出力の位相を一致させ、回路構成を小型化することができる。
【００３８】
以上のように、実施の形態３によれば、前記実施の形態２における整合回路２１に代えて、整合回路を活かすかまたはバイパスするか切替え可能なスイッチ４２〜４４を有するスイッチ付き整合回路４１を備えると共に、整合回路３１に代えて、導通するかまたは遮断するか切替え可能なスイッチ５１を備えた。よって、高出力時に整合回路をバイパスすることから、トランジスタ５の出力端（ノードＢ）から出力側を見たインピーダンス（ＺＬ ｍａｉｎ）を低く維持することができると共に、整合回路３１を設けることなく、ノードＣで合成される各信号出力の位相を一致させ、回路構成を小型化することができる。
【００３９】
また、実施の形態３によれば、高出力時に整合回路をバイパスするので、低出力時の整合回路に設定される特性インピーダンスを高出力時に関わりなく設定することができる。
よって、トランジスタ５の出力端（ノードＢ）から出力側を見たインピーダンス（ＺＬ ｍａｉｎ）を、前記実施の形態２よりも更に高くさせることができ、低出力時の高効率動作が更に可能になり、低出力時の消費電力を更に削減することができる。
【００４０】
なお、本願発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。
【符号の説明】
【００４１】
１  ＲＦ入力端子、２，４，７，１０，２１，３１  整合回路、３，５，１１  トランジスタ、６，９  マイクロストリップ線路、８  ＲＦ出力端子、１２，５２  バイアス制御回路、２２，３２  インダクタ、２３，２４，３３，３４  キャパシタ、４１  スイッチ付き整合回路、４２〜４４，５１  スイッチ。
【図１】
2012253675.tif 000003
【図２】
2012253675.tif 000004
【図３】
2012253675.tif 000005
【図４】
2012253675.tif 000006