(57)【要約】【課題】キャビティの上面側に設けられた半導体構成体用凹部内に半導体構成体を配置した半導体装置において、薄型化する。【解決手段】キャビティ１の上面側に設けられた半導体構成体用凹部４内には半導体構成体１１がフェースダウン方式で配置されている。半導体構成体用凹部４内には絶縁層３５が半導体構成体１１を覆うように設けられている。絶縁層３５の上面は、キャビティ１の上面に設けられた上層オーバーコート膜３３の上面と面一となっている。絶縁層３５および上層オーバーコート膜３３の上面には上層配線３７が設けられている。この場合、キャビティ１および半導体構成体１１上には上層絶縁膜を設けておらず、したがってその分薄型化することができる。【選択図】図１
2012178405.tif 000002
【特許請求の範囲】
【請求項１】
一方の面に、半導体構成体用凹部と、前記半導体構成体用凹部に連通された樹脂逃げ用凹部と、が形成された多層基板と、
前記半導体構成体用凹部内に収容され、半導体基板および配線を有する半導体構成体と、
を備えていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の発明において、前記多層基板は、絶縁基板と配線とが積層され、前記半導体構成体用凹部を有するキャビティと、前記キャビティの前記一方の面の少なくとも前記半導体構成体用凹部以外に設けられた上層オーバーコート膜と、前記キャビティの他方の面に設けられた下層オーバーコート膜と、を含み、
前記半導体構成体の前記配線は前記半導体基板下に設けられ、
前記半導体構成体用凹部と前記樹脂逃げ用凹部との間に設けられた樹脂逃げ用通路と、
前記半導体構成体用凹部内の前記半導体構成体を覆い、且つ上面が前記上層オーバーコート膜の上面と面一となるように設けられた絶縁層と、
前記上層オーバーコート膜および前記絶縁層の上面に設けられた上層配線と、
を備え、
前記樹脂逃げ用通路と前記樹脂逃げ用凹部は前記上層オーバーコート膜に設けられ、
前記多層基板の前記半導体構成体用凹部に対応する位置に設けられた配線と、前記半導体構成体の前記配線とが、半田バンプを介して接続されていることを特徴とする半導体装置。
【請求項３】
請求項２に記載の発明において、前記上層配線は、前記上層オーバーコート膜および前記絶縁層の上面において前記樹脂逃げ用通路および前記樹脂逃げ用凹部を避けた領域に設けられていることを特徴とする半導体装置。
【請求項４】
請求項２または３に記載の発明において、前記上層配線は、前記上層オーバーコート膜に設けられた開口部内の導電部を介して前記多層基板の最上層の配線に接続されていることを特徴とする半導体装置。
【請求項５】
請求項２乃至４の何れか一項に記載の発明において、前記上層配線は、前記絶縁層に設けられた開口部内の導電部を介して前記多層基板の前記半導体構成体用凹部に対応する位置に設けられた配線に接続されていることを特徴とする半導体装置。
【請求項６】
請求項２乃至５の何れか一項に記載の発明において、前記上層配線上に電子部品が搭載されていることを特徴とする半導体装置。
【請求項７】
請求項２乃至７の何れか一項に記載の発明において、前記上層配線の一部は前記絶縁層の上面全体にベタ状に形成され、このベタ状に形成されたものはノイズ対策用のシールド層であることを特徴とする半導体装置。
【請求項８】
請求項１乃至７の何れか一項に記載の発明において、前記多層基板の下面に下層オーバーコート膜が設けられ、前記多層基板の最下層の配線のランドは前記下層オーバーコート膜に設けられた開口部を介して露出されていることを特徴とする半導体装置。
【請求項９】
一方の面に半導体構成体用凹部が形成された多層基板と、前記半導体構成体用凹部内に収容され、半導体基板および配線を有する半導体構成体と、を備えたものを準備し、
前記多層基板の前記一方の面に、前記半導体構成体用凹部に連通する樹脂逃げ用凹部を形成することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９に記載の発明において、前記半導体構成体用凹部と前記樹脂逃げ用凹部との間に樹脂逃げ用通路を形成し、
前記半導体構成体用凹部以外の前記一方の面に上層オーバーコート膜を形成し、
前記半導体構成体用凹部内の前記半導体構成体を覆い、前記半導体構成体用凹部上に盛り上がるように、熱硬化性樹脂を含む絶縁層形成用材料を供給して熱硬化することにより、前記絶縁層形成用材料の一部を前記樹脂逃げ用通路を介して前記樹脂逃げ用凹部内に流入させ、前記半導体構成体用凹部の上面が前記上層オーバーコート膜の上面と面一となるように絶縁層を形成し、
前記上層オーバーコート膜および前記絶縁層の上面において前記樹脂逃げ用通路および前記樹脂逃げ用凹部を避けた領域に上層配線を形成することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０に記載の発明において、前記半導体構成体の前記配線は前記半導体基板下に設けられ、前記上層配線は、インクジェットヘッドを用いて導電性インクを塗布することにより形成することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１に記載の発明において、前記多層基板の最上層の配線のランドに対応する部分における前記上層オーバーコート膜に開口部を形成し、前記開口部内に金属ペーストからなる導電部を形成し、前記上層配線を前記導電部を介して前記多層基板の最上層の配線のランドに接続されるように形成することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１１または１２に記載の発明において、前記多層基板の前記半導体構成体用凹部に対応する位置に設けられた配線のランドに対応する部分における前記絶縁層に開口部を形成し、前記開口部内に金属ペーストからなる導電部を形成し、前記上層配線を前記導電部を介して前記多層基板の前記半導体構成体用凹部に対応する位置に設けられた配線のランドに接続されるように形成することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１０乃至１３の何れか一項に記載の発明において、前記上層配線上に電子部品を搭載することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１０乃至１３の何れか一項に記載の発明において、前記上層配線の一部は前記絶縁層の上面全体にベタ状に形成し、このベタ状に形成されたものはノイズ対策用のシールド層であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置には、キャビティの上面側中央部に設けられた凹部内にＩＣチップがフェースアップ方式で配置されたものがある（例えば、特許文献１参照）。この場合、キャビティおよびＩＣチップの上面には上層絶縁膜が設けられている。上層絶縁膜の上面には上層配線が設けられている。上層配線は、上層絶縁膜に設けられた開口部を介して、ＩＣチップの上面に設けられた接続パッドに接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１６８５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の半導体装置では、キャビティおよび前記キャビティの凹部内にフェースアップ方式で配置されたＩＣチップの上面に上層絶縁膜を設け、上層絶縁膜の上面に配線をＩＣチップの上面に設けられた接続パッドに接続させて設けているので、キャビティおよびＩＣチップの上面に層間のショートを防止するための上層絶縁膜を必ず設けなければならず、したがって上層絶縁膜の分だけ厚くなってしまうという問題がある。
【０００５】
そこで、この発明は、薄型化することができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明に係る半導体装置は、一方の面に、半導体構成体用凹部と、前記半導体構成体用凹部に連通された樹脂逃げ用凹部と、が形成された多層基板と、前記半導体構成体用凹部内に収容され、半導体基板および配線を有する半導体構成体と、を備えていることを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、一方の面に半導体構成体用凹部が形成された多層基板と、前記半導体構成体用凹部内に収容され、半導体基板および配線を有する半導体構成体と、を備えたものを準備し、前記多層基板の前記一方の面に、前記半導体構成体用凹部に連通する樹脂逃げ用凹部を形成することを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、多層基板の一方の面に、半導体構成体用凹部に連通する樹脂逃げ用凹部を形成することにより、薄型化することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】この発明の一実施形態としての半導体装置の平面図。
【図２】（Ａ）は図１のIIＡ−IIＡ線にほぼ沿う部分の断面図、（Ｂ）は図１のIIＢ−IIＢ線にほぼ沿う部分の断面図。
【図３】図１および図２に示す半導体装置の製造方法の一例において、当初準備したものの図２同様の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【発明を実施するための形態】
【０００９】
図１はこの発明の一実施形態としての半導体装置の平面図を示し、図２（Ａ）は図１のIIＡ−IIＡ線にほぼ沿う部分の断面図を示し、図２（Ｂ）は図１のIIＢ−IIＢ線にほぼ沿う部分の断面図を示す。まず、図２（Ａ）を参照して説明する。この半導体装置は平面方形状のキャビティ１を備えている。キャビティ１は複数例えば７枚の絶縁基板２とそれよりも１つ多い数の配線３とが交互に積層された構造となっている。この場合、絶縁基板２は、プリント配線板用として用いられている材料からなり、一例を挙げれば、ガラス布、ガラス繊維、アラミド繊維等からなる基材にエポキシ系樹脂、ポリイミド系樹脂等からなる熱硬化性樹脂を含浸させたものからなっている。配線３は銅等によって形成されている。
【００１０】
キャビティ１の上面側中央部には平面方形状の半導体構成体用凹部４が設けられている。この場合、半導体構成体用凹部４は上側の４層の絶縁基板２に設けられているので、上から５層目の絶縁基板２の上面中央部および前記上面中央部に設けられた配線３は半導体構成体用凹部４を介して露出されている。この露出された配線３を含む上から５層目の絶縁基板２の上面にはソルダーレジスト等からなるオーバーコート膜５が設けられている。前記露出された配線３のランドに対応する部分におけるオーバーコート膜５には第１、第２の開口部６、７が設けられている。
【００１１】
キャビティ１の半導体構成体用凹部４内には半導体構成体１１およびチップ部品２１が配置されている。まず、半導体構成体１１について説明する。半導体構成体１１は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、平面方形状のシリコンからなる半導体基板１２を備えている。
【００１２】
半導体基板１２の下面には、図示していないが、所定の機能の集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子が形成されている。半導体基板１２の下面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる複数の接続パッド１３が設けられている。
【００１３】
接続パッド１３の中央部を除く半導体基板１２の下面には、詳細には図示していないが、パッシベーション膜および樹脂保護膜の２層からなる絶縁膜１４が設けられている。絶縁膜１４の下面には銅等からなる複数の配線１５が設けられている。配線１５の一端部は、絶縁膜１４に設けられた開口部を介して接続パッド１３に接続されており、他端部はランドとなっている。
【００１４】
配線１５のランド下面には銅からなる柱状の外部接続用電極１６が設けられている。配線１５を含む絶縁膜１４の下面において外部接続用電極１６の周囲にはシリカフィラーを含むエポキシ系樹脂等からなる封止膜１７が設けられている。外部接続用電極１６の下面には半田ボール（半田バンプ）１８が設けられている。
【００１５】
そして、半導体構成体１１は、その半田ボール１８がオーバーコート膜５の第１の開口部６を介して前記オーバーコート膜５下の配線３のランドに接続されていることにより、キャビティ１の半導体構成体用凹部４内においてオーバーコート膜５上にフェースダウン方式で搭載されている。
【００１６】
次に、チップ部品２１について説明する。チップ部品２１はコンデンサや抵抗等からなっている。そして、チップ部品２１は、その両電極２２、２３がオーバーコート膜５の第２の開口部７内に設けられた半田層２４を介して前記オーバーコート膜５下の配線３のランドに接続されていることにより、キャビティ１の半導体構成体用凹部４内においてオーバーコート膜５上に搭載されている。
【００１７】
キャビティ１において、最下層の配線３を含む最下層の絶縁基板２の下面にはソルダーレジスト等からなる下層オーバーコート膜３１が設けられている。最下層の配線３のランドに対応する部分における下層オーバーコート膜３１には開口部３２が設けられている。キャビティ１の半導体構成体用凹部４以外の部分において、最上層の配線３を含む最上層の絶縁基板２の上面にはソルダーレジスト等からなる上層オーバーコート膜３３が設けられている。最上層の配線３のランドに対応する部分における上層オーバーコート膜３３には開口部３４が設けられている。
【００１８】
ここで、半導体構成体用凹部４に対応する部分における上層オーバーコート膜３３には、半導体構成体用凹部４の上部を実質的に構成する開口部が設けられている。すなわち、半導体構成体用凹部４は、実質的には、上側の４層の絶縁基板２および上層オーバーコート膜３３に設けられている。また、半導体構成体１１の上面およびチップ部品２１の上面は上層オーバーコート膜３３の上面よりも下側に位置している。そして、半導体構成体用凹部４内にはエポキシ系樹脂等の熱硬化性樹脂からなる絶縁層３５が半導体構成体１１およびチップ部品２１を覆うように設けられている。この場合、絶縁層３５の上面は上層オーバーコート膜３３の上面と面一となっている。
【００１９】
キャビティ１のうち半導体構成体用凹部４の底面に配置された所定の１本（または複数本）の配線３のランドに対応する部分における絶縁層３５およびオーバーコート膜５には開口部３６が設けられている。図２では、一例として、チップ部品２１の一方の電極２３に接続された配線３の他端部からなるランドに対応する部分における絶縁層３５およびオーバーコート膜５に開口部３６が設けられている。複数の絶縁基板２と複数の配線３を含むキャビティ１、オーバーコート膜５、下層オーバーコート膜３１、上層オーバーコート膜３３を総称して多層基板４７と定義する。
【００２０】
上層オーバーコート膜３３および絶縁層３５の上面には後述する材料からなる上層配線３７が設けられている。上層配線３７の一端部は、上層オーバーコート膜３３の開口部３４内に設けられた金属ペーストからなる導電部３８を介してキャビティ１の最上層の配線３のランドに接続されている。所定の１本の上層配線３７の他端部は絶縁層３５およびオーバーコート膜５の開口部３６内に設けられた金属ペーストからなる上下導通部（導電部）３９を介して半導体構成体用凹部４の底面に配置された所定の１本の配線３のランドに接続されている。
【００２１】
絶縁層３５の上面に設けられた２本の上層配線３７のうち、１本の上層配線３７のランド上にはチップ部品４１が、その両電極４２、４３が半田４４を介して前記ランドに接続されていることにより、搭載されている。換言すれば、半導体構成体用凹部４内に配置された半導体構成体１１上における絶縁層３５上にはチップ部品４１が搭載されている。なお、この場合も、チップ部品４１はコンデンサや抵抗等からなっている。
【００２２】
次に、図１および図２（Ａ）、（Ｂ）を参照して説明する。半導体構成体用凹部４の周囲における上層オーバーコート膜３３の所定の複数箇所には半導体構成体用凹部４に連通された樹脂逃げ用通路４５および前記樹脂逃げ用通路４５に連通された樹脂逃げ用凹部４６が設けられている。この場合、樹脂逃げ用通路４５および樹脂逃げ用凹部４６は上層配線３７形成領域を避けた領域に設けられている。その理由については後で説明する。また、樹脂逃げ用通路４５および樹脂逃げ用凹部４６の役目についても後で説明する。なお、樹脂逃げ用凹部４６は１箇所であってもよい。また、樹脂逃げ用通路４５は１つの樹脂逃げ用凹部４６に対して複数であってもよい。例えば、樹脂逃げ用凹部４６が、絶縁層３５の周囲全体を囲むように設けられていてもよい。
【００２３】
以上のように、この半導体装置では、キャビティ１の半導体構成体用凹部４内に半導体構成体１１をフェースダウン方式で配置し、上層オーバーコート膜３３および前記上層オーバーコート膜３３と面一とされた絶縁層３５の上面に上層配線３７を設けているので、キャビティ１および半導体構成体１１上に上層絶縁膜を設けておらず、したがってその分薄型化することができる。
【００２４】
次に、この半導体装置の製造方法の一例について説明する。ます、図３（Ａ）、（Ｂ）に示すものを準備する。この準備したものでは、キャビティ１の上面側中央部に半導体構成体用凹部４が設けられている。キャビティ１の下面には開口部３２を有する下層オーバーコート膜３１が設けられている。半導体構成体用凹部４の周囲におけるキャビティ１の上面には開口部３４を有する上層オーバーコート膜３３が設けられている。この場合も、半導体構成体用凹部４は、実質的には、上側の４層の絶縁基板２および上層オーバーコート膜３３に設けられている。
【００２５】
半導体構成体用凹部４の底面には第１、第２の開口部６、７を有するオーバーコート膜５が設けられている。オーバーコート膜５上の所定の箇所には半導体構成体１１が、その半田ボール１８がオーバーコート膜５の第１の開口部６を介して前記オーバーコート膜５下の配線３のランドに接続されていることにより、フェースダウン方式で搭載されている。また、オーバーコート膜５上の他の所定の箇所にはチップ部品２１が、その両電極２２、２３がオーバーコート膜５の第２の開口部７内に設けられた半田層２４を介して前記オーバーコート膜５下の配線３のランドに接続されていることにより、搭載されている。
【００２６】
この場合、図３（Ｂ）に示すように、半導体構成体用凹部４の周囲における上層オーバーコート膜３３の上層配線３７形成領域を避けた所定の箇所には、半導体構成体用凹部４に連通する樹脂逃げ用通路４５および前記樹脂逃げ用通路４５に連通する樹脂逃げ用凹部４６のいずれもまだ形成されていない。
【００２７】
さて、図３（Ａ）、（Ｂ）に示すものを準備したら、次に、図４（Ａ）、（Ｂ）に示すように、半導体構成体用凹部４の周囲における上層オーバーコート膜３３の上層配線３７形成領域を避けた所定の複数箇所に、メカニカルドリルを用いてあるいはレーザビームを照射するレーザ加工を行うことにより、半導体構成体用凹部４に連通する樹脂逃げ用通路４５および前記樹脂逃げ用通路４５に連通する樹脂逃げ用凹部４６を形成する。なお、半導体構成体用凹部４に連通する樹脂逃げ用通路４５を形成せずに、半導体構成体用凹部４と樹脂逃げ用凹部４６が直接連通するように形成してもよい。
【００２８】
次に、図５（Ａ）、（Ｂ）に示すように、ディスペンサを用いて、半導体構成体用凹部４内にエポキシ系樹脂等の熱硬化性樹脂からなる絶縁層材料５１を供給する。この場合、絶縁層形成用材料５１は、熱硬化により収縮し、且つ、熱硬化した後に上面が上層オーバーコート膜３３の上面とぴったりと面一となる量を供給するのは困難であるため、それよりもある程度多めに供給する。
【００２９】
したがって、この状態では、絶縁層形成用材料５１は半導体構成体用凹部４上にある程度盛り上がっている。また、半導体構成体１１およびチップ部品２１は絶縁層形成用材料５１によって覆われている。エポキシ系樹脂等の熱硬化性樹脂からなる絶縁層材料５１は、硬化前は透明な液体であり、硬化後も透明性を保つが、やや暖色系の色合いを持つことが多い。また、図５（Ｂ）に示すように、エポキシ系樹脂等の熱硬化性樹脂からなる絶縁層材料５１は粘性が高いため、樹脂逃げ用通路４５および樹脂逃げ用凹部４６のいずれにも流れ込むことはない。
【００３０】
次に、一対の加熱加圧板（図示せず）を用いて上下から絶縁層形成用材料５１を加熱加圧する。すると、絶縁層形成用材料５１は上側から加圧されながら熱硬化し、図６（Ａ）に示すように、半導体構成体用凹部４内に絶縁層３５が半導体構成体１１およびチップ部品２１を覆うように形成される。この場合、図６（Ｂ）に示すように、余分の絶縁層形成用材料５１は樹脂逃げ用通路４５を介して樹脂逃げ用凹部４６内に流入され、上層オーバーコート膜３３の上面に流出することはない。
【００３１】
この結果、絶縁層３５および上層オーバーコート膜３３の上面が上側の加熱加圧板の下面（実際には、上側の加熱加圧板の下に設けられたセパレータシートの下面）によって押さえ付けられることと相俟って、絶縁層３５の上面は上層オーバーコート膜３３の上面と面一となる。この状態では、樹脂逃げ用通路４５内および樹脂逃げ用凹部４６内に流入して熱硬化した絶縁層形成用材料５１の上面は上層オーバーコート膜３３の上面よりも高くなることはなく、また凸凹していても別に問題はない。
【００３２】
なお、図５（Ａ）に示すものを複数枚同時に加熱加圧処理するようにしてもよい。すなわち、例えば、図５（Ａ）に示すものを３枚同時に加熱加圧処理する場合には、下側の加熱加圧板の上に図５（Ａ）に示すものを配置し、その上にセパレータシートを配置し、その上に図５に示す別のものを配置し、その上にセパレータシートを配置し、その上に図５に示すさらに別のものを配置し、その上にセパレータシートを配置し、その上に上側の加熱加圧板を配置し、この状態で加熱加圧処理するようにしてもよい。
【００３３】
次に、図７（Ａ）に示すように、チップ部品２１の一方の電極２３に接続された配線３の他端部からなるランドに対応する部分における絶縁層３５およびオーバーコート膜５に、メカニカルドリルを用いてあるいはレーザビームを照射するレーザ加工を行うことにより、開口部３６を形成する。ここで、上層オーバーコート膜３３の開口部３４および下層オーバーコート膜３１の開口部３２はこの時点で形成するようにしてもよい。
【００３４】
次に、図８（Ａ）に示すように、ディスペンサを用いて、上層オーバーコート膜３３の開口部３４内に金属ペーストからなる導電部３８を形成し、且つ、絶縁層３５およびオーバーコート膜５の開口部３６内に金属ペーストからなる上下導通部３９を形成する。次に、図９（Ａ）に示すように、上層オーバーコート膜３３および絶縁層３５の上面において樹脂逃げ用通路４５および樹脂逃げ用凹部４６を避けた領域に、インクジェットヘッドを用いて導電性インクを塗布することにより、上層配線３７を形成する。
【００３５】
この場合、上述の如く、絶縁層３５の上面は上層オーバーコート膜３３の上面と面一となっており、且つ、樹脂逃げ用通路４５および樹脂逃げ用凹部４６を上層配線３７形成領域を避けた領域に設けているので、インクジェットヘッドを用いて導電性インクを上層オーバーコート膜３３および絶縁層３５の平坦な上面のみに塗布することができ、ひいては上層配線３７を良好に形成することができる。
【００３６】
そして、この状態では、上層配線３７の一端部は、上層オーバーコート膜３３の開口部３４内に設けられた導電部３８を介してキャビティ１の最上層の配線３のランドに接続されている。所定の１本の上層配線３７の他端部は絶縁層３５およびオーバーコート膜５の開口部３６内に設けられた上下導通部３９を介して半導体構成体用凹部４の底面に配置された所定の１本の配線３のランドに接続されている。
【００３７】
次に、図１および図２（Ａ）に示すように、絶縁層３５の上面に設けられた２本の上層配線３７のランド上に、チップ部品４１の両電極４２、４３を半田４４を介して前記ランドに接続することにより、チップ部品４１を搭載する。かくして、図１および図２（Ａ）、（Ｂ）に示す半導体装置が得られる。
【００３８】
なお、絶縁層３５上に、チップ部品（電子部品）４１のほかに、ＩＣチップやＣＳＰ等からなる半導体構成体（電子部品）を搭載するようにしてもよい。また、上層配線３７の一部を絶縁層３５の上面全体にベタ状に形成し、このベタ状のものをグランド電位としてノイズ対策用のシールド層とするようにしてもよい。さらに、キャビティ１の最下層の配線３のランド下面に半田ボールを設けるようにしてもよい。
【００３９】
以上、この発明の実施形態について説明したが、この発明は、これに限定されるものではなく、特許請求の範囲に記載された発明とその均等の範囲を含むものである。以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
【００４０】
（付記）
請求項１に記載の発明は、一方の面に、半導体構成体用凹部と、前記半導体構成体用凹部に連通された樹脂逃げ用凹部と、が形成された多層基板と、
前記半導体構成体用凹部内に収容され、半導体基板および配線を有する半導体構成体と、
を備えていることを特徴とする半導体装置である。
【００４１】
請求項２に記載の発明は、請求項１に記載の発明において、前記多層基板は、絶縁基板と配線とが積層され、前記半導体構成体用凹部を有するキャビティと、前記キャビティの前記一方の面の少なくとも前記半導体構成体用凹部以外に設けられた上層オーバーコート膜と、前記キャビティの他方の面に設けられた下層オーバーコート膜と、を含み、
前記半導体構成体の前記配線は前記半導体基板下に設けられ、
前記半導体構成体用凹部と前記樹脂逃げ用凹部との間に設けられた樹脂逃げ用通路と、
前記半導体構成体用凹部内の前記半導体構成体を覆い、且つ上面が前記上層オーバーコート膜の上面と面一となるように設けられた絶縁層と、
前記上層オーバーコート膜および前記絶縁層の上面に設けられた上層配線と、
を備え、
前記樹脂逃げ用通路と前記樹脂逃げ用凹部は前記上層オーバーコート膜に設けられ、
前記多層基板の前記半導体構成体用凹部に対応する位置に設けられた配線と、前記半導体構成体の前記配線とが、半田バンプを介して接続されていることを特徴とする半導体装置である。
【００４２】
請求項３に記載の発明は、請求項２に記載の発明において、前記上層配線は、前記上層オーバーコート膜および前記絶縁層の上面において前記樹脂逃げ用通路および前記樹脂逃げ用凹部を避けた領域に設けられていることを特徴とする半導体装置である。
【００４３】
請求項４に記載の発明は、請求項２または３に記載の発明において、前記上層配線は、前記上層オーバーコート膜に設けられた開口部内の導電部を介して前記多層基板の最上層の配線に接続されていることを特徴とする半導体装置である。
【００４４】
請求項５に記載の発明は、請求項２乃至４の何れか一項に記載の発明において、前記上層配線は、前記絶縁層に設けられた開口部内の導電部を介して前記多層基板の前記半導体構成体用凹部に対応する位置に設けられた配線に接続されていることを特徴とする半導体装置である。
【００４５】
請求項６に記載の発明は、請求項２乃至５の何れか一項に記載の発明において、前記上層配線上に電子部品が搭載されていることを特徴とする半導体装置である。
【００４６】
請求項７に記載の発明は、請求項２乃至７の何れか一項に記載の発明において、前記上層配線の一部は前記絶縁層の上面全体にベタ状に形成され、このベタ状に形成されたものはノイズ対策用のシールド層であることを特徴とする半導体装置である。
【００４７】
請求項８に記載の発明は、請求項１乃至７の何れか一項に記載の発明において、前記多層基板の下面に下層オーバーコート膜が設けられ、前記多層基板の最下層の配線のランドは前記下層オーバーコート膜に設けられた開口部を介して露出されていることを特徴とする半導体装置である。
【００４８】
請求項９に記載の発明は、一方の面に半導体構成体用凹部が形成された多層基板と、前記半導体構成体用凹部内に収容され、半導体基板および配線を有する半導体構成体と、を備えたものを準備し、
前記多層基板の前記一方の面に、前記半導体構成体用凹部に連通する樹脂逃げ用凹部を形成することを特徴とする半導体装置の製造方法である。
【００４９】
請求項１０に記載の発明は、請求項９に記載の発明において、前記半導体構成体用凹部と前記樹脂逃げ用凹部との間に樹脂逃げ用通路を形成し、
前記半導体構成体用凹部以外の前記一方の面に上層オーバーコート膜を形成し、
前記半導体構成体用凹部内の前記半導体構成体を覆い、前記半導体構成体用凹部上に盛り上がるように、熱硬化性樹脂を含む絶縁層形成用材料を供給して熱硬化することにより、前記絶縁層形成用材料の一部を前記樹脂逃げ用通路を介して前記樹脂逃げ用凹部内に流入させ、前記半導体構成体用凹部の上面が前記上層オーバーコート膜の上面と面一となるように絶縁層を形成し、
前記上層オーバーコート膜および前記絶縁層の上面において前記樹脂逃げ用通路および前記樹脂逃げ用凹部を避けた領域に上層配線を形成することを特徴とする半導体装置の製造方法である。
【００５０】
請求項１１に記載の発明は、請求項１０に記載の発明において、前記半導体構成体の前記配線は前記半導体基板下に設けられ、前記上層配線は、インクジェットヘッドを用いて導電性インクを塗布することにより形成することを特徴とする半導体装置の製造方法である。
【００５１】
請求項１２に記載の発明は、請求項１１に記載の発明において、前記多層基板の最上層の配線のランドに対応する部分における前記上層オーバーコート膜に開口部を形成し、前記開口部内に金属ペーストからなる導電部を形成し、前記上層配線を前記導電部を介して前記多層基板の最上層の配線のランドに接続されるように形成することを特徴とする半導体装置の製造方法である。
【００５２】
請求項１３に記載の発明は、請求項１１または１２に記載の発明において、前記多層基板の前記半導体構成体用凹部に対応する位置に設けられた配線のランドに対応する部分における前記絶縁層に開口部を形成し、前記開口部内に金属ペーストからなる導電部を形成し、前記上層配線を前記導電部を介して前記多層基板の前記半導体構成体用凹部に対応する位置に設けられた配線のランドに接続されるように形成することを特徴とする半導体装置の製造方法である。
【００５３】
請求項１４に記載の発明は、請求項１０乃至１３の何れか一項に記載の発明において、前記上層配線上に電子部品を搭載することを特徴とする半導体装置の製造方法である。
【００５４】
請求項１５に記載の発明は、請求項１０乃至１３の何れか一項に記載の発明において、前記上層配線の一部は前記絶縁層の上面全体にベタ状に形成し、このベタ状に形成されたものはノイズ対策用のシールド層であることを特徴とする半導体装置の製造方法である。
【符号の説明】
【００５５】
１  キャビティ（多層基板）
２  絶縁基板
３  配線
４  凹部
５  オーバーコート膜
１１  半導体構成体
１８  半田ボール（半田バンプ）
２１  チップ部品
２４  半田層
３１  下層オーバーコート膜
３３  上層オーバーコート膜
３５  絶縁層
３７  上層配線
３８  導電部
３９  上下導通部（導電部）
４１  チップ部品
４４  半田
４５  樹脂逃げ用通路
４６  樹脂逃げ用凹部
４７  多層基板
【図１】
2012178405.tif 000003
【図２】
2012178405.tif 000004
【図３】
2012178405.tif 000005
【図４】
2012178405.tif 000006
【図５】
2012178405.tif 000007
【図６】
2012178405.tif 000008
【図７】
2012178405.tif 000009
【図８】
2012178405.tif 000010
【図９】
2012178405.tif 000011