(57)【要約】【課題】被試験信号が実時間スペクトラム・アナライザのサンプリング・クロックに非常に近いか又は一様に同期している際に、滑らかで、アーティファクトのない表示を行えるようにする。【解決手段】被表示デジタル・データのサンプル数を補間器505で増やす。多位相再サンプリング・フィルタ510,515が疑似ランダム値発生器540からの疑似ランダム・クロックにより補間器の出力データを再サンプリングする。デシメータ530で、再サンプリング・データのサンプル数を元に戻し、表示器で表示する。【選択図】図５
2012047730.tif 000002
【特許請求の範囲】
【請求項１】
疑似ランダム・サンプリング位相によりデジタル・データを再サンプリングして処理済みデジタル・データを発生するプロセッサと、
上記処理済みデジタル・データを表示する表示器と
を具えた試験測定機器。
【請求項２】
上記プロセッサは、上記デジタル・データを複数の記録にセグメント化し、異なる疑似ランダム位相値に基づいて各記録内の全てのサンプルを再サンプリングすることにより上記デジタル・データを再サンプリングする請求項１の試験測定機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験測定機器、特に、取り込んだデータを表示する試験測定機器に関する。
【背景技術】
【０００２】
本願出願人のテクトロニクスが販売するＲＳＡ６１００型及びＲＳＡ３４００型の如き実時間スペクトラム・アナライザは、ＲＦ信号を実時間でトリガし、捕捉し、分析する。これらスペクトラム・アナライザなどの試験測定機器は、ＲＦ信号をシームレスに（途切れなく）捕捉するので、従来の掃引型スペクトラム・アナライザやベクトル信号アナライザと異なり、特定の帯域幅内のデータを取り損なうことがない。
【０００３】
いくつかの場合には、実時間スペクトラム・アナライザを用いて、この実時間スペクトラム・アナライザ自体のサンプリング・クロック（又はその高調波）に非常に近い、又は同期したクロック信号に基づいて発生された被試験信号を測定している。かかる場合、「コヒーレント・サンプリング」が行われ、その結果、表示された波形に種々の好ましくないアーティファクトが含まれる。例えば、図１は、従来の試験測定機器によるパルス状ＲＦ信号１０５の時間領域の表示を示す。ここでは、この効果により、波形の立ち上がりエッジ及び立ち下がりエッジ上にある数個の位置１１０のみにサンプルが現れる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２０２７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、被試験信号が実時間スペクトラム・アナライザのサンプリング・クロックに非常に近いか又は一様に同期している際に、滑らかで、アーティファクトのない表示を提供することが望まれている。
【課題を解決するための手段】
【０００６】
本発明の態様は、次の通りである。
（１）疑似ランダム・サンプリング位相によりデジタル・データを再サンプリングして処理済みデジタル・データを発生するプロセッサと；上記処理済みデジタル・データを表示する表示器とを具えた試験測定機器。
（２）上記プロセッサは、上記デジタル・データを再サンプリングする前に、上記デジタル・データを処理する態様１の試験測定機器。
（３）上記プロセッサは、上記デジタル・データを複数の記録にセグメント化し、異なる疑似ランダム位相値に基づいて各記録内の全てのサンプルを再サンプリングして、上記デジタル・データを再サンプリングする態様１の試験測定機器。
（４）上記プロセッサは、サンプル毎に上記デジタル・データを再サンプリングする態様１の試験測定機器。
（５）上記プロセッサは、多位相再サンプリング・フィルタを有する態様１の試験測定機器。
（６）上記デジタル・データを上記多位相再サンプリング・フィルタに供給する前に、上記デジタル・データを補間する補間器を更に具えた態様５の試験測定機器。
【発明の効果】
【０００７】
よって、本発明によれば、試験測定機器は、取込みデータを表示する前に、その取込みデータを疑似ランダム・サンプリング位相により再サンプリングして、取込みデータを処理する。このデータ処理ステップは、試験測定機器のサンプリング・クロック及び被試験信号の間の位相をランダムに可変するので、これらサンプリング・クロック及び被試験信号の間の同期による影響をキャンセルすることができる。この方法において、試験測定機器は、この試験測定機器自体の標準クロック（又はその高調波）に非常に近い又は一様に同期しているクロック信号に基づいてデータを取り込むので、滑らかでアーティファクトのない表示を行うことができる。
【０００８】
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の詳細な説明から明らかになろう。
【図面の簡単な説明】
【０００９】
【図１】従来の試験測定機器によるパルス状ＲＦ信号の時間領域表示を示す図である。
【図２】従来の実時間スペクトラム・アナライザのブロック図である。
【図３】本発明の実施例によりどのようにデジタル・データを処理するかを示す図である。
【図４】本発明の試験測定機器により処理した後の図１の波形の表示を示す図である。
【図５】本発明の実施例による再サンプラのブロック図である。
【発明を実施するための形態】
【００１０】
図２は、従来の実時間スペクトラム・アナライザ２００のブロック図である。この実時間スペクトラム・アナライザ２００は、無線周波数（ＲＦ）入力信号を受け、オプションとして、ミキサ２０５、局部発振器（ＬＯ）２１０及びフィルタ２１５を用いてＲＦ入力信号をダウン・コンバージョンし（その周波数を下げ）、中間周波数（ＩＦ）信号を発生する。アナログ・デジタル変換器(ＡＤＣ)２２０は、サンプリング・クロック（図示せず）に応答してＩＦ信号をデジタル化し、ＩＦ信号を表すデジタル・データの連続的なストリームを発生する。次に、デジタル・データを２つの経路で処理する。第１経路において、デジタル・データがプロセッサ２２５に入力し、このプロセッサ２２５がデジタル・データを実時間で分析する。第２経路において、デジタル・データをメモリ２３５に入力すると共に、トリガ検出器２４０にも入力する。メモリ２３５は、いくつかの実施例において、循環バッファから構成される。トリガ検出器２４０は、デジタル・データを実時間で処理し、処理したデータを、ユーザが特定したトリガ条件と比較する。処理済みデジタル・データがトリガ条件を満足すると、トリガ検出器２４０は、トリガ信号を発生する。このトリガ信号により、メモリ２３５は、デジタル・データのブロックを蓄積する。次に、プロセッサ２２５は、蓄積したデジタル・データを分析する。処理済みデジタル・データを表示器２３０上に表示するか、又は、蓄積装置（図示せず）に蓄積する。
【００１１】
本発明の実施例では、図２の実時間スペクトラム・アナライザにおけるプロセッサ２２５の機能が異なるが、ブロック図としては類似である。本発明の実施例においては、プロセッサ２２５は、デジタル・データを表示する前に、疑似ランダム・サンプリング位相によりデジタル・データを再サンプリングして、デジタル・データを処理する。このデータ処理ステップは、被試験信号及びサンプリング・クロックの間の位相をランダムに変化させるので、これら被試験信号及びサンプリング・クロックの間の同期による影響をキャンセルできる。この方法において、実時間スペクトラム・アナライザ２００は、サンプリング・クロック（又はその高調波）に非常に近いか又は一様に同期したクロック信号に基づいてデータを取込むので、滑らかでアーティファクトのない表示を提供できる。このデータ処理ステップを図３にて図的に示す。ここでは、再サンプラ３０５は、デジタル・データが表示される前に、このデジタル・データを再サンプリングする。
【００１２】
種々の異なる方法により再サンプリングを達成できる。例えば、一実施例において、「記録」と呼ぶサンプルのグループにデジタル・データをセグメント化し、異なる疑似ランダム位相値に基づいて、各記録の全てのサンプルを再サンプリングする。すなわち、第１疑似ランダム位相値φ１に基づいて第１記録内の全てのサンプルを再サンプリングし、第２疑似ランダム位相値φ２に基づいて第２記録内の全てのサンプルを再サンプリングし、以下同様である。他の実施例においては、サンプル毎にデジタル・データを再サンプリングする。すなわち、第１疑似ランダム位相値φ１に基づいて第１サンプルを再サンプリングし、第２疑似ランダム位相値φ２に基づいて第２サンプルを再サンプリングし、以下同様である。いずれの場合にも、再サンプリングされたサンプルを累積して表示すると、その効果は、滑らかでアーティファクトのない表示となる。この表示では、入力信号がサンプリング・クロックに周波数的に関連していることを示すことがない。
【００１３】
図４は、上述のように処理した後に、図１の波形がどうなるかを示す。波形の立ち上がりエッジ及び立ち下がりエッジでのいくつかの位置１１０にてサンプルのみが現れる図１の場合と異なり、図４では、波形が滑らかでアーティファクトがない点に留意されたい。
【００１４】
従来から既知である種々の技術の１つを用いて、再サンプリングを実行できる。しかし、（上述の「第１経路」が必要とするように）実時間処理を提供するためには、再サンプリングも実時間で実行しなければならないことが理解できよう。図５は、実時間で動作可能なある特定の再サンプラ３０５のブロック図を示す。デジタル・データは、先ず、２倍（２×）の補間器５０５を通過した後、２個の多位相再サンプリング・フィルタ５１０及び５１５を通過し、２倍（２×）のデシメータ５３０（デジタル・データのサンプル数を半分にする回路）を通過する。疑似ランダム値発生器５４０は、疑似ランダム・サンプリング位相に対応する疑似ランダム値を多位相再サンプリング・フィルタ５１０及び５１５に供給する。２×補間器５０５の目的は、空きスペクトラムを提供して、多位相再サンプリング・フィルタ５１０及び５１５のフィルタ・ロールオフ条件を緩和し、これらフィルタの設計を簡略化する。補間の結果、多位相再サンプリング・フィルタの各々は、位相シフトのクロック・サイクルの２分の１のみを提供するので、位相シフトの完全なクロックを得るのに、２個の多位相フィルタ再サンプリング・フィルタが必要となる。２×デシメータ５３０の目的は、デジタル・データをその元のサンプル・レートに再生することである。多位相再サンプリング・フィルタ５１０及び５１５の各々は、２×の補間サンプリング・クロックの０〜１サイクルの遅延、即ち、サンプリング・クロックの０〜０．５サイクルの遅延を導入して、総合遅延をサンプリング・クロックの０〜１サイクルにする。他の実施例においては、異なる補間比（即ち、２×（２倍）以外の補間比）及び異なる数（即ち、２以外の数）の多位相再サンプリング・フィルタを用いてもよい。
【００１５】
実時間スペクトラム・アナライザの観点から本発明を説明したが、被試験信号をデジタル化するオシロスコープなどの他の試験測定機器にも本発明を用いてもよいことが明らかであろう。
【００１６】
デジタル・データを操作する本発明の任意の要素は、ハードウェア、ソフトウェア、又はこれら両方の組合せにて実現でき、汎用マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、用途限定集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などで構成してもよいし、これら要素でも実行できる。
【００１７】
本発明が試験測定機器の分野で顕著な効果を奏することが上述の説明から明らかであろう。本発明の説明のために、特定実施例について図示し上述したが、本発明の要旨を逸脱することなく種々の変形変更が可能なことが理解できよう。
【符号の説明】
【００１８】
２００  実時間スペクトラム・アナライザ
２０５  ミキサ
２１０  局部発振器
２１５  フィルタ
２２０  アナログ・デジタル変換器
２２５  プロセッサ
２３０  表示器
２３５  メモリ
２４０  トリガ検出器
３０５  再サンプラ
５０５  ２×補間器
５１０、５１５  多位相再サンプリング・フィルタ
５３０  ２×デシメータ
５４０  疑似ランダム値発生器
【図１】
2012047730.tif 000003
【図２】
2012047730.tif 000004
【図３】
2012047730.tif 000005
【図４】
2012047730.tif 000006
【図５】
2012047730.tif 000007