(57)【要約】【課題】基板とＭＥＭＳ素子との間の寄生容量、および基板の反りを抑えたＭＥＭＳ装置を提供する。【解決手段】  実施の形態のＭＥＭＳ装置は、表面に開口する凹部と凹部内に、絶縁物、エアギャップ、または絶縁物およびエアギャップが形成された基板と、基板上の絶縁層と、絶縁層上に形成された信号線を有するＭＥＭＳ素子とを有し、上記基板の表面に平行な方向の信号線の位置と上記平行な方向の凹部の位置に重なりがある。【選択図】図１
2012024861.tif 000002
【特許請求の範囲】
【請求項１】
表面に開口する凹部と前記凹部内に、絶縁物、エアギャップ、または絶縁物およびエアギャップが形成された基板と、
前記基板上の絶縁層と、
前記絶縁層上に形成された信号線を有するＭＥＭＳ素子と、
を有し、
前記基板の表面に平行な方向の前記信号線の位置と前記方向の前記凹部の位置に重なりがある
ＭＥＭＳ装置。
【請求項２】
前記基板は、前記領域内に素子分離溝を有し、
前記凹部は前記素子分離溝よりも深い、
請求項１に記載されたＭＥＭＳ装置。
【請求項３】
前記凹部の開口パターンは、格子パターンまたは分割パターンである、
請求項１または２に記載されたＭＥＭＳ装置。
【請求項４】
前記基板の前記凹部を含まない領域上に形成された、前記ＭＥＭＳ素子を駆動するための論理回路をさらに有する、
請求項１〜３のいずれか１項に記載されたＭＥＭＳ装置。
【請求項５】
前記凹部は，前記基板の表面に平行な方向の前記信号線の位置と前記ＭＥＭＳ素子の上部電極とが重なる部分に設けられている請求項１乃至４のいずれか１項に記載されたＭＥＭＳ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施の形態は、ＭＥＭＳ装置に関する。
【背景技術】
【０００２】
従来のキャパシタやスイッチ等として機能する微小電気機械部品として、基板上の溝構造部を有する絶縁層と、絶縁層の溝構造部上に形成された機能素子および信号用配線を有するものが知られている。この微小機械部品によれば、機能素子および信号用配線の下に溝が存在するため、機能素子と基板の間および信号用配線と基板の間の寄生容量を低減し、高周波特性を向上させることができる。
【０００３】
しかし、この微小機械部品によれば、機能素子および信号用配線が溝構造部の直上に形成されているため、たわみが生じ、動作に支障をきたすおそれがある。また、溝構造部の表面には凹凸が生じやすく、その直上に形成される信号用配線等の平坦性、均質性を確保することが困難になる。
【０００４】
さらに、寄生容量を効果的に低減するためには、溝構造部の溝を深くすることが求められるが、そのためには絶縁層の厚さを増す必要がある。絶縁層の厚さが増すと、絶縁層と基板との応力差により基板に反りが生じるおそれがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２９６３３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、基板とＭＥＭＳ素子との間の寄生容量、および基板の反りを抑えたＭＥＭＳ装置を提供することにある。
【課題を解決するための手段】
【０００７】
実施の形態のＭＥＭＳ装置は、表面に開口する凹部と凹部内に、絶縁物、エアギャップ、または絶縁物およびエアギャップが形成された基板と、基板上の絶縁層と、絶縁層上に形成された信号線を有するＭＥＭＳ素子とを有する。上記基板の表面に平行な方向の信号線の位置と上記平行な方向の凹部の位置に重なりがある。
【図面の簡単な説明】
【０００８】
【図１】第１の実施の形態に係るＭＥＭＳ装置の垂直断面図。
【図２】第１の実施の形態に係るＭＥＭＳ装置の論理回路領域の上面図。
【図３】ＭＥＭＳキャパシタの下部電極および補助電極と、基板の凹領域との水平方向の位置関係を模式的に表す平面図。
【図４】（ａ）〜（ｃ）は、凹領域における凹部の開口パターンのバリエーションを表す平面図。
【図５Ａ】（ａ）〜（ｄ）は、第１の実施の形態に係るＭＥＭＳ装置の製造工程を示す垂直断面図。
【図５Ｂ】（ｅ）〜（ｇ）は、第１の実施の形態に係るＭＥＭＳ装置の製造工程を示す垂直断面図。
【図６】（ａ）、（ｂ）は、第２の実施の形態に係るＭＥＭＳ装置のＭＥＭＳ領域の垂直断面図。
【発明を実施するための形態】
【０００９】
〔第１の実施の形態〕
（ＭＥＭＳ装置の構成）
図１は、第１の実施の形態に係るＭＥＭＳ装置１００の垂直断面図である。
【００１０】
ＭＥＭＳ装置１００は、ＭＥＭＳキャパシタ３０を含むＭＥＭＳ領域１、およびＭＥＭＳキャパシタ３０を駆動するための論理回路７０が設けられた論理回路領域２を有する。
【００１１】
基板１０、絶縁層２２、および絶縁層２３は、ＭＥＭＳ領域１および論理回路領域２において共通して用いられる。
【００１２】
基板１０は、ＭＥＭＳ領域１において表面に開口する凹部１２、および論理回路領域２において表面に開口する素子分離溝１３を有する。ここで、基板１０の凹部１２が形成される領域を凹領域１１とする。凹部１２および素子分離溝１３の深さは限定されないが、凹部１２は素子分離溝１３よりも深いことが好ましい。なお、後述するトランジスタ５０の分離にＬＯＣＯＳ（local oxidation of silicon）素子分離等を用いる場合、素子分離溝１３は無くてもよい。基板１０は、例えば、Ｓｉ結晶等のシリコン基板からなる。
【００１３】
ＭＥＭＳ領域１には、基板１０と、凹部１２内に形成された埋込絶縁膜２０と、基板１０上に形成された絶縁層２２と、絶縁層２２上に形成された絶縁層２３と、絶縁層２３上に形成されたＭＥＭＳキャパシタ３０が含まれる。
【００１４】
論理回路領域２には、基板１０と、素子分離溝１３内に形成された素子分離絶縁膜２１と、基板１０の素子分離溝１３に囲まれた素子領域上に形成されたトランジスタ５０と、トランジスタ５０を含む基板１０上の絶縁層２２と、トランジスタ５０に接続されたトランジスタ５０の上方の配線層６０と、配線層６０を含む絶縁層２２上の絶縁層２３が含まれる。トランジスタ５０および配線層６０は、論理回路７０を構成する。ＭＥＭＳキャパシタ３０は、配線層６０の最上層の配線または電極（図示しない）等に接続される。
【００１５】
埋込絶縁膜２０、および絶縁層２２、２３は、ＭＥＭＳキャパシタ３０と基板１０との間に発生する寄生容量を低減する機能を有する。絶縁層２２、２３の厚さは大きいほど寄生容量は小さくなるが、基板１０に反りが生じやすくなる。
【００１６】
埋込絶縁膜２０、素子分離絶縁膜２１、絶縁層２２、および絶縁層２３は、ＳｉＯ２等の絶縁材料からなる。埋込絶縁膜２０と絶縁層２２とは、同じ材料から一体に形成されてもよい。
【００１７】
トランジスタ５０は、基板１０上のゲート絶縁膜、ゲート絶縁膜上のゲート電極、ゲート電極の側面上のゲート側壁、ゲート電極の両側のソース・ドレイン領域を含む。
【００１８】
図２は、ＭＥＭＳ装置１００のＭＥＭＳ領域の上面図である。なお、図２の線分I−Iに沿ったＭＥＭＳ装置１００の断面が図１の断面に相当する。
【００１９】
ＭＥＭＳキャパシタ３０は、下部電極３１ａ、３１ｂ、補助電極３２ａ、３２ｂ、配線３３、上部電極３４、導電梁３５、アンカー３６、絶縁梁３７ａ、３７ｂ、３７ｃ、３７ｄ、およびアンカー３８ａ、３８ｂ、３８ｃ、３８ｄを有する。
【００２０】
下部電極３１ａ、３１ｂは、ＭＥＭＳキャパシタ３０の下部電極として機能する。下部電極３１ａ、３１ｂには、それぞれ信号線４１ａ、４１ｂが接続される。下部電極３１ａと下部電極３１ｂの少なくともいずれか一方には例えば０．１〜１００ＧＨｚの信号が流れる。例えば、下部電極３１ａに高周波信号が流れ、下部電極３１ｂはＧＮＤ電位に設定される。なお、下部電極の数は２つに限られず、１つでもよいし、３つ以上でもよい。
【００２１】
補助電極３２ａ、３２ｂは、上部電極３４の高さを変化させるための電極である。なお、補助電極の数は２つに限られず、１つでもよいし、３つ以上でもよい。補助電極３２ａ、３２ｂには、それぞれ駆動線４２ａ、４２ｂが接続される。
【００２２】
なお、特定の周波数の信号をカットするカットオフフィルターを用いることにより、下部電極３１ａ、３１ｂを下部電極と補助電極を兼ねる電極として用いることができる。その場合、補助電極３２ａ、３２ｂは形成されなくてもよい。
【００２３】
配線３３は、導電梁３５およびアンカー３６を介して上部電極３４に接続される配線である。
【００２４】
下部電極３１ａ、３１ｂ、補助電極３２ａ、３２ｂ、および配線３３は、Ａｌ等の導電材料からなり、絶縁層２２上に形成される。
【００２５】
また、下部電極３１ａ、３１ｂ、補助電極３２ａ、３２ｂ、および配線３３の表面を覆うように、絶縁膜４０が形成される。絶縁膜４０は、下部電極３１ａ、３１ｂ、補助電極３２ａ、３２ｂ、および配線３３と上部電極３４との短絡を防ぐことができる。なお、図２においては、絶縁膜４０の図示は省略する。
【００２６】
上部電極３４は、絶縁梁３７ａ、３７ｂ、３７ｃ、３７ｄ、およびアンカー３８ａ、３８ｂ、３８ｃ、３８ｄにより、下部電極３１ａ、３１ｂおよび補助電極３２ａ、３２ｂの上方に支持され、ＭＥＭＳキャパシタ３０の上部電極として機能する。なお、求められる静電容量の大きさにより、上部電極３４および下部電極３１ａ、３１ｂの大きさは自由に設計されることができる。
【００２７】
上部電極３４は、Ａｌ等の導電材料からなる。導電梁３５は、Ａｌ、等の導電材料からなる。アンカー３６は、Ａｌ等の導電材料からなり、導電梁３５を支持する。
【００２８】
絶縁梁３７ａ、３７ｂ、３７ｃ、３７ｄは、ＳｉＮ等の絶縁材料からなる。
アンカー３８ａ、３８ｂ、３８ｃ、３８ｄは、Ａｌ等からなる。
【００２９】
補助電極３２ａ、３２ｂと上部電極３４との間に電圧を印加することにより、下部電極３１ａ、３１ｂおよび補助電極３２ａ、３２ｂと上部電極３４との間隔を狭め、上部電極３４と下部電極３１ａ、３１ｂとの間の静電容量を変化させることができる。また、一定の電圧を印加し続けることにより、下部電極３１ａ、３１ｂおよび補助電極３２ａ、３２ｂと上部電極３４のとの間隔を一定に保つことができる。なお、電圧の印加を止めると、絶縁梁３７ａ、３７ｂ、３７ｃ、３７ｄの弾性力により、上部電極３４は元の位置に戻る。
【００３０】
なお、ＭＥＭＳキャパシタ３０をＭＥＭＳスイッチとして用いることができる。例えば、下部電極３１ａ、３１ｂ上の絶縁膜４０の一部を除去して、下部電極３１ａ、３１ｂに上部電極３４と接触可能な露出した領域を設ける。これにより、補助電極３２ａ、３２ｂと上部電極３４との間に電圧を印加して上部電極３４を駆動させて上部電極３４と下部電極３１ａ、３１ｂとを接触、導通させるスイッチが得られる。
【００３１】
また、ＭＥＭＳキャパシタ３０の構造は、上述したものに限られない。例えば、上部電極と下部電極の両方が可動電極である構造、固定された上部電極と下部電極との間に可動電極が設けられた構造であってもよい。
【００３２】
また、ＭＥＭＳキャパシタ３０と同時に形成、または接続される配線を用いて、論理回路領域２の論理回路７０の配線またはその一部、もしくは受動素子を形成してもよい。
【００３３】
図３は、ＭＥＭＳキャパシタ３０の下部電極３１ａ、３１ｂおよび補助電極３２ａ、３２ｂと、基板１０の凹領域１１との水平方向（基板１０の表面に平行な方向）の位置関係を模式的に表す平面図である。
【００３４】
凹部１２内には埋込絶縁膜２０が形成されるため、絶縁層２２、２３および埋込絶縁膜２０からなる凹領域１１上の絶縁膜の平均厚さは、絶縁層２２、２３のみからなる他の領域上の絶縁膜の平均厚さよりも大きい。そのため、凹領域１１の上方にＭＥＭＳキャパシタ３０を形成することにより、ＭＥＭＳキャパシタ３０と基板１０との間に生じる寄生容量を低減することができる。
【００３５】
寄生容量を効果的に低減するためには、絶縁層２３上の信号が流れる電極の位置と凹部１２が上下に重なっていることが好ましい。図３は、下部電極３１ａ、３１ｂおよび補助電極３２ａ、３２ｂと凹部１２に重なりがあることを表している。
【００３６】
また、電極に流れる信号の周波数が高いほど寄生容量の影響が大きくなるため、少なくとも、絶縁層２３上の信号が流れる電極のうち高い周波数の信号が流れる電極の水平方向の位置と凹部１２の位置に重なりがあることが求められる。
【００３７】
例えば、ＭＥＭＳキャパシタ３０が、下部電極３１ａに数百ＭＨｚ以上の高周波数の信号が流れるＲＦ−ＭＥＭＳ素子である場合、少なくとも下部電極３１ａ水平方向の位置と凹部１２の位置に重なりがあることが求められる。
【００３８】
なお、信号線４１ａ、４１ｂ等のＭＥＭＳキャパシタ３０に接続される信号線の下にも凹領域１１が存在してもよい。
【００３９】
図４（ａ）〜（ｃ）は、凹領域１１における凹部１２の開口パターンのバリエーションを表す平面図である。
【００４０】
図４（ａ）は、図３に表される凹部１２の開口パターンのネガとポジを反転させたパターンを表す。凹部１２の開口パターンは複数の孤立した領域からなる分割パターンであり、それにより凹領域１１内の基板１０に格子パターンが形成される。このような場合、基板１０に凹部１２に囲まれたアイランド状の領域が形成されないため、凹部１２は基板１０の裏面に達する貫通孔であってもよい。
【００４１】
図４（ｂ）は、列毎にずれた格子状の凹部１２の開口パターンを表す。また、図４（ｃ）は、基板１０の円形パターンを形成する凹部１２の格子状の開口パターンを表す。図４（ａ）〜（ｃ）に示すように、凹部１２の開口パターンは限定されない。
【００４２】
以下に、第１の実施の形態に係るＭＥＭＳ装置１００の製造方法の一例を示す。
【００４３】
（ＭＥＭＳ装置の製造）
図５Ａ（ａ）〜（ｄ）、図５Ｂ（ｅ）〜（ｇ）は、第１の実施の形態に係るＭＥＭＳ装置１００の製造工程を示す垂直断面図である。
【００４４】
まず、図５Ａ（ａ）に示すように、基板１０上の論理回路領域２に素子分離溝１３を形成する。
【００４５】
素子分離溝１３の形成方法の一例を次に示す。まず、基板１０上にシリコン窒化膜、シリコン酸化膜等のマスク材（図示しない）を介して素子分離溝１３のパターンを有するフォトレジスト（図示しない）を形成した後、ＲＩＥ（Reactive Ion Etching）等の異方性エッチングによりマスク材をパターニングする。次に、フォトレジストを除去した後にマスク材をマスクとして基板１０を３００ｎｍ程度エッチングして素子分離溝１３を得る。なお、トランジスタ５０の分離にＬＯＣＯＳ素子分離を用いる場合は、素子分離溝１３は形成されない。
【００４６】
次に、図５Ａ（ｂ）に示すように、基板１０上のＭＥＭＳ領域１に凹部１２を形成する。
【００４７】
凹部１２の形成方法の一例を次に示す。まず、基板１０上にマスク材（図示しない）を介して凹部１２のパターンを有するフォトレジスト（図示しない）を形成した後、ＲＩＥ等の異方性エッチングによりマスク材を加工する。次に、フォトレジストを除去した後にマスク材をマスクとして基板１０を１０００〜１００００ｎｍ程度エッチングして凹部１２を得る。このときのマスク材は溝１３を形成した時のマスク材をそのまま用いることができる。
【００４８】
なお、凹部１２の前に素子分離溝１３を形成してもよい。凹部１２および素子分離溝１３を形成した後、必要に応じてウェット処理、熱アニール等の後処理を行う。
【００４９】
次に、図５Ａ（ｃ）に示すように、凹部１２および素子分離溝１３内に埋込絶縁膜２０および素子分離絶縁膜２１をそれぞれ形成する。
【００５０】
埋込絶縁膜２０および素子分離絶縁膜２１の形成方法の一例を次に示す。まず、シリコン酸化膜等の絶縁膜を凹部１２および素子分離溝１３内に埋まるように基板１０上の全面に形成する。絶縁膜の厚さは成膜条件により異なるが、例えば、５００ｎｍ以上である。また、絶縁膜の成膜中に成膜条件を変えてもよい。
【００５１】
このとき、絶縁膜は素子分離溝１３内に十分に埋まるように形成されるが、凹部１２内には十分に埋まらなくてもよい。凹部１２内の絶縁膜が埋められない領域は誘電率の高いエアギャップとなるため、ＭＥＭＳキャパシタ３０と基板１０との間に生じる寄生容量を効果的に低減することができる。
【００５２】
次に、絶縁膜にＣＭＰ（Chemical Mechanical Polishing）等の平坦化処理を施し、凹部１２および素子分離溝１３の外側の部分を除去して、埋込絶縁膜２０および素子分離絶縁膜２１を得る。このとき、溝１３、凹部１２の形成に用いたマスク材をストッパ膜として用いることができる。その後、マスク材を熱リン酸処理等のウェットエッチングにより除去する。
【００５３】
なお、凹部１２への絶縁膜の埋め込みと素子分離溝１３への絶縁膜の埋め込みは別工程で行ってもよい。また、埋込絶縁膜２０の形成後に素子分離溝１３を形成してもよく、素子分離絶縁膜２１の形成後に凹部１２を形成してもよい。
【００５４】
次に、図５Ａ（ｄ）に示すように、通常のトランジスタプロセスを用いて基板１０の素子分離溝１３に囲まれた素子領域上にトランジスタ５０を形成する。
【００５５】
次に、図５Ｂ（ｅ）に示すように、基板１０上の全面に絶縁層２２を形成する。なお、絶縁層２２と埋込絶縁膜２０とを一体に形成してもよい。この場合、例えば、素子分離絶縁膜２１を形成する際に凹部１２の開口部をマスクして素子分離絶縁膜２１を選択的に形成し、絶縁層２２を形成する際に絶縁膜を凹部１２中および基板１０上に形成する。
【００５６】
次に、図５Ｂ（ｆ）に示すように、既知の方法により絶縁層２２上に配線層６０を含む絶縁層２３を形成する。絶縁層２３は、複数種の絶縁膜より構成されてもよい。配線層６０の最上層の配線の上には、例えば、厚さ１〜２０μｍ程度のシリコン酸化膜が存在する。
【００５７】
配線層６０の配線は凹領域１１の上方に配置されてもよいが、ＭＥＭＳキャパシタ３０と基板１０との間の寄生容量が増加するおそれがあるため、配置されないことが好ましい。
【００５８】
次に、図５Ｂ（ｇ）に示すように、絶縁層２３上に下部電極３１ａ、３１ｂ、補助電極３２ａ、３２ｂ、および配線３３を形成する。下部電極３１ａ、３１ｂ、補助電極３２ａ、３２ｂ、および配線３３は、例えば、絶縁層２３上の全面に金属膜を形成した後、これをパターニングすることにより得られる。
【００５９】
次に、図５Ｂ（ｈ）に示すように、下部電極３１ａ、３１ｂ、補助電極３２ａ、３２ｂ、および配線３３を覆う絶縁膜４０を形成した後、上部電極３４、導電梁３５、およびアンカー３６を形成し、ＭＥＭＳキャパシタ３０を得る。
【００６０】
絶縁膜４０、上部電極３４、導電梁３５、およびアンカー３６の形成方法の一例を次に示す。まず、下部電極３１ａ、３１ｂ、補助電極３２ａ、３２ｂ、および配線３３を覆うように絶縁膜を形成し、これをパターニングして絶縁膜４０を形成する。次に、絶縁膜４０上に犠牲層（図示しない）を介して金属膜を形成し、これをパターニングすることにより上部電極３４および導電梁３５、アンカー３６、３８ａ〜３８ｄを形成する。次に絶縁膜を全面に形成し、パターニングとエッチングによって、絶縁梁３７ａ〜３７ｄを形成する。その後、犠牲層を除去することにより、上部電極３４が中空にあり、下部電極３１ａ、３１ｂが固定されたＭＥＭＳキャパシタ３０が得られる。
【００６１】
その後、ＭＥＭＳキャパシタ３０を保護するために、薄膜ドーム等によりＭＥＭＳキャパシタ３０を封止する封止構造を形成してもよい。ＭＥＭＳキャパシタ３０と論理回路領域２の論理回路７０との接続には、ＭＥＭＳキャパシタ３０を形成した後にコンタクトプロセスを行う方法、またはＭＥＭＳキャパシタ３０を形成する前に形成したコンタクトに下部電極３１ａ、３１ｂ、補助電極３２ａ、３２ｂ、および配線３３に接続する方法を用いることができる。
【００６２】
〔第２の実施の形態〕
第２の実施の形態は、凹部１２内にエアギャップを形成する点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略または簡略化する。
【００６３】
図６（ａ）、（ｂ）は、第２の実施の形態に係るＭＥＭＳ装置１００のＭＥＭＳ領域１の垂直断面図である。
【００６４】
図６（ａ）は、凹部１２の上部のみに埋込絶縁膜２０が形成された構造を表す。例えば、第１の実施の形態の図５Ａ（ｃ）に示される埋込絶縁膜２０および素子分離絶縁膜２１の材料となる絶縁膜を形成する工程において、絶縁膜が素子分離溝１３内に十分に埋まった時点で成膜を止めることにより、図６（ａ）に示されるような構造を得ることができる。
【００６５】
凹部１２の下部の埋込絶縁膜２０が形成されない領域はエアギャップ２４となる。エアギャップは高い誘電率を有するため、エアギャップ２４を形成することによりＭＥＭＳキャパシタ３０と基板１０との間に生じる寄生容量を効果的に低減することができる。
【００６６】
図６（ｂ）は、凹部１２内に埋込絶縁膜２０が形成されず、エアギャップ２４に占められる構造を表す。例えば、素子分離絶縁膜２１を形成する際に凹部１２の開口部をマスクして素子分離絶縁膜２１を選択的に形成し、その後、被覆性の悪い条件で絶縁層２２を形成することにより、凹部１２内に絶縁膜が含まれない構造を得ることができる。
【００６７】
この構造では、凹部１２が高い誘電率を有するエアギャップ２４により占められるため、ＭＥＭＳキャパシタ３０と基板１０との間に生じる寄生容量をより効果的に低減することができる。
【００６８】
（実施の形態の効果）
第１、２の実施の形態によれば、絶縁層２３上の信号が流れる電極の位置と凹部１２に重なりがあるため、ＭＥＭＳキャパシタ３０と基板１０との間に生じる寄生容量を低減することができる。ＭＥＭＳキャパシタ３０の代わりに他のＭＥＭＳ素子を用いた場合も同様である。また、ＭＥＭＳ素子としてＭＥＭＳキャパシタ３０を用いる場合、キャパシタ特性を改善することができる。
【００６９】
また、ＭＥＭＳキャパシタ３０等のＭＥＭＳ素子と基板１０との間に厚い絶縁層を設けることなくＭＥＭＳ素子と基板１０との間に生じる寄生容量を低減することができるため、厚い絶縁層と基板との応力差により基板に反りが発生するという問題を回避することができる。
【００７０】
また、ＭＥＭＳ素子と基板１０との間に厚い絶縁層を設けないため、ＭＥＭＳ素子とトランジスタ５０との接続に用いるコンタクトプラグの深さが小さく、容易に形成することができる。
【００７１】
〔他の実施の形態〕
本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。また、ＭＥＭＳ装置の製造工程の順序は、上記実施の形態に示されるものに限定されない。また、材料も一例をあげたに過ぎない。
【符号の説明】
【００７２】
１００  ＭＥＭＳ装置、  １０  基板、  １２  凹部、  １３  素子分離溝、  ２０  埋込絶縁膜、  ２１  素子分離絶縁膜、  ２２、２３  絶縁層、  ２４  エアギャップ、  ３０  ＭＥＭＳキャパシタ、  ３１ａ、３１ｂ  下部電極、  ７０  論理回路
【図１】
2012024861.tif 000003
【図２】
2012024861.tif 000004
【図３】
2012024861.tif 000005
【図４】
2012024861.tif 000006
【図５Ａ】
2012024861.tif 000007
【図５Ｂ】
2012024861.tif 000008
【図６】
2012024861.tif 000009