(57)【要約】【課題】絶縁ゲートバイポーラトランジスタにおいて、Ｐ＋型コレクタ層からＮ−型ベース層に注入される正孔が、Ｐ型ベース層に流出するのを防止して伝導度変調効果を高めることが課題となる。【解決手段】シリコンからなるＰ型ベース層５とＮ−型ベース層３の間にシリコンよりバンドギャップの狭いゲルマニュームとシリコンの組成物からなるＰ型キャリア阻止層を形成する。これによりＰ型ベース層５とＮ−型ベース層３の間のＰ型キャリア阻止層４に正孔に対して電位の低い窪み部を形成する。窪み部に流入した正孔は、正孔に対して窪み部より電位の高いＰ型ベース層５への流出するのを阻害される。【選択図】  図１
2012129375.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された第１導電型のコレクタ層と、
前記コレクタ層上に形成された第２導電型の第１のベース層と、
前記第１のベース層上に形成された第１導電型のキャリア阻止層と、
前記キャリア阻止層上に形成された第１導電型の第２のベース層と、
前記第２のベース層の表面から前記第１のベース層内まで延在する第１及び第２のトレンチと、
前記第１及び第２のトレンチの内壁を被覆するゲート絶縁膜上に堆積され該第１及び第２のトレンチ内を埋設するゲート電極と、
前記第１のトレンチと第２のトレンチ間の前記第２のベース層の表面に前記ゲート絶縁膜に接して形成された第２導電型のエミッタ層と、を具備し、前記キャリア阻止層の禁止帯の幅を前記第１のベース層及び前記第２のベース層の禁止帯の幅より狭くしたことを特徴とする絶縁ゲートバイポーラトランジスタ。
【請求項２】
前記第１のベース層及び第２のベース層がシリコンで、前記キャリア阻止層がシリコンとゲルマニュームとの組成物であることを特徴とする請求項１に記載の絶縁ゲートバイポーラトランジスタ。
【請求項３】
前記キャリア阻止層が前記第２のベース層の底面と接し、且つその両側の前記第１及び第２のトレンチの側壁に形成されたゲート絶縁膜と接していることを特徴とする請求項１または請求項２に記載の絶縁ゲートバイポーラトランジスタ。
【請求項４】
前記キャリア阻止層が前記第２のベース層の底面と連続し、且つその両側の前記トレンチ側壁に形成されたゲート絶縁膜のそれぞれから離間していることを特徴とする請求項１または請求項２に記載の絶縁ゲートバイポーラトランジスタ。
【請求項５】
前記キャリア阻止層が前記第２のベース層の底面から離間し、且つ前記第２のベース層側の前記第１のベース層と前記コレクタ層側の前記第１のベース層とで挟まれ挟まれていることを特徴とする請求項１または請求項２に記載の絶縁ゲートバイポーラトランジスタ。
【請求項６】
半導体基板に第１導電型のコレクタ層を形成する工程と、
前記コレクタ層上に第２導電型の第１のベース層を形成する工程と、
前記第１のベース層上に第１導電型のキャリア阻止層を形成する工程と、
前記キャリア阻止層上に第１導電型の第２のベース層を形成する工程と、
前記第２のベース層の表面から前記第１のベース層内まで延在する第１及び第２のトレンチを形成する工程と、
前記第１及び第２のトレンチの内壁を被覆するゲート絶縁膜上に堆積され該トレンチ内を埋設するゲート電極を形成する工程と、
前記第１トレンチと第２トレンチ間の前記第２のベース層の表面に前記ゲート絶縁膜に接して第２導電型のエミッタ層を形成する工程と、を具備し、前記キャリア阻止層の禁止帯の幅を前記第１のベース層及び前記第２のベース層の禁止帯の幅より狭くすることを特徴とする絶縁ゲートバイポーラトランジスタの製造方法。
【請求項７】
前記第１のベース層及び第２のベース層がシリコンで、前記キャリア阻止層がシリコンとゲルマニュームとの組成物であることを特徴とする請求項６に記載の絶縁ゲートバイポーラトランジスタの製造方法。
【請求項８】
前記キャリア阻止層がエピタキシャル法で形成されたシリコンとゲルマニュームからなる組成物であることを特徴とする請求項６または請求項７に記載の絶縁ゲートバイポーラトランジスタの製造方法。
【請求項９】
前記キャリア阻止層がシリコン中にゲルマニュームをイオン注入することにより得られたシリコンとゲルマニュームの組成物であることを特徴とする請求項６または請求項７に記載の絶縁ゲートバイポーラトランジスタの製造方法。
【請求項１０】
前記キャリア阻止層が前記第２のベース層の底面から離間し、且つ前記第２のベース層側の前記第１のベース層と前記コレクタ層側の前記第１のベース層とで挟まれた構成であることを特徴とする請求項６乃至請求項９のいずれかに記載の絶縁ゲートバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲートバイポーラトランジスタ及びその製造方法に関し、特に伝導度変調効果を向上させることによりオン抵抗の低減を図った絶縁ゲートバイポーラトランジスタ及びその製造方法に係るものである。
【背景技術】
【０００２】
絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴ）はパワーＭＯＳトランジスタと共に、バイポーラ型のパワートランジスタに比べてスイッチング特性が優れ特性も安定し、使いやすいことからＤＣ−ＤＣコンバータなどのスイッチング電源や照明機器のインバータ回路、モーターのインバータ回路等に広く使用されている。なお、ＩＧＢＴとは、Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒの略称である。
【０００３】
ＩＧＢＴはパワーＭＯＳトランジスタのＮ型半導体層であるドレイン相当部にコレクタ層となるＰ＋型半導体層が追加形成されているだけで、他の構成はパワーＭＯＳトランジスタと略同一である。図６（Ａ）は従来のＩＧＢＴの構成の一例を示す断面図である。Ｐ＋型コレクタ層５０上にＮ型バッファ層５１が形成され、その上に高比抵抗のＮ−型ベース層５２が形成される。
【０００４】
Ｎ−型ベース層５２の表面にはＰ型ベース層５３が形成され、Ｐ型ベース層５３の表面からＮ−型ベース層５２内まで延在する複数のトレンチ５４が形成される。ゲート絶縁膜５５でその内壁を被覆されたトレンチ５４内にはポリシリコン等からなるゲート電極５６が埋設される。
【０００５】
Ｐ型ベース層５３の表面に、ゲート絶縁膜５５を介して各トレンチ５４に接するＮ＋型エミッタ層５７が形成される。ゲート電極５６上は層間絶縁膜５８で被覆され、その上にＮ＋型エミッタ層５７と接続するエミッタ電極５９が形成される。また、Ｐ＋型コレクタ層５０に接続するドレイン電極６０が形成される。
【０００６】
ゲート電極５６に所定の正電圧が印加されるとＰ型ベース層５３とゲート絶縁膜５６の界面のＰ型ベース層５３にはＮ型のチャネル層が形成されＩＧＢＴはオン状態になる。この場合、Ｎ＋型エミッタ層５７から前記チャネル層を経由して高比抵抗のＮ−型ベース層５２に電子電流が流れ込む。
【０００７】
この電子電流に応じて、Ｐ＋型コレクタ層５０とＮ型バッファ層５１等からなる順方向バイアスされたＰＮ接合から少数キャリアである正孔が高比抵抗のＮ−型ベース層５２に注入される。従って、Ｎ−型ベース層５２は、Ｎ＋型エミッタ層５７側から流れ込んだ電子と該Ｐ＋型コレクタ層５０側から注入された正孔が高密度で共存する状態になり、非常に抵抗の低い状態、即ち、大きな伝導度変調効果を持つ領域となる。
【０００８】
その結果、高耐圧化のために不純物濃度の低い、膜厚の厚いＮ−型ベース層５２を採用したにも拘らず、前述の伝導度変調効果によりＩＧＢＴのオン抵抗を低下させることができる。この伝導度変調効果があることが、パワーＭＯＳトランジスタでは得られないＩＧＢＴのすぐれた特徴である。
【０００９】
時間の経過とともに、Ｎ−型ベース層５２に注入された正孔は、より電位の低いＮ＋型エミッタ層５７側に向かってＰ型ベース層５３を経由して流れ出るのでＮ−型ベース層５２内の正孔密度は低下する。従って、伝導度変調効果も低下し問題となる。
【００１０】
Ｎ−型ベース層５２に注入された正孔が、Ｎ＋型エミッタ層５７側に流れ出るのを防止する方法が以下の特許文献１、２に開示されている。特許文献１ではトレンチ５４、５４間の正孔の通路となるＰ型ベース層５３のチャネル形成領域以外の領域に埋め込み酸化膜を形成し、正孔の流路を狭くして正孔がＮ＋型エミッタ層５７側に流れにくくして対処する内容が開示されている。
【００１１】
また、特許文献２では、トレンチ５４の幅ｗとトレンチ５４、５４間の幅Ｗの比ｗ／Ｗを１〜２の範囲にすることにより電子電流密度と伝導度変調効果を最適にし、耐圧を維持しつつ、特性のばらつきを抑え、且つオン抵抗を大きく低減させる内容が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平１０−２９４４６１号公報
【特許文献２】特開２００８−３１１３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
Ｐ＋型コレクタ層５０からＮ−型ベース層５２に注入された少数キャリアである正孔が有効に伝導度変調効果を高めるためには、出来るだけＰ型ベース層５３を経由してＮ＋型エミッタ層５７に流出する正孔数を少なくすることが必要になる。特許文献１、２に開示された方法での正孔流出阻止では不十分であり、新たな対策が課題となる。  
【課題を解決するための手段】
【００１４】
本発明の絶縁ゲートバイポーラトランジスタは、半導体基板に形成された第１導電型のコレクタ層と、前記コレクタ層上に形成された第２導電型の第１のベース層と、前記第１のベース層上に形成された第１導電型のキャリア阻止層と、前記キャリア阻止層上に形成された第１導電型の第２のベース層と、前記第２のベース層の表面から前記第１のベース層内まで延在する第１及び第２のトレンチと、前記第１及び第２のトレンチの内壁を被覆するゲート絶縁膜上に堆積され該第１及び第２のトレンチ内を埋設するゲート電極と、前記第１のトレンチと第２のトレンチ間の前記第２のベース層の表面に前記ゲート絶縁膜に接して形成された第２導電型のエミッタ層と、を具備し、前記キャリア阻止層の禁止帯の幅を前記第１のベース層及び前記第２のベース層の禁止帯の幅より狭くすることを特徴とする。
【００１５】
また、本発明の絶縁ゲートバイポーラトランジスタは、前記第１のベース層及び第２のベース層がシリコンで、前記キャリア阻止層がシリコンとゲルマニュームとの組成物であることを特徴とする。
【００１６】
また、本発明の絶縁ゲートバイポーラトランジスタの製造方法は、半導体基板に第１導電型のコレクタ層を形成する工程と、前記コレクタ層上に第２導電型の第１のベース層を形成する工程と、前記第１のベース層上に第１導電型のキャリア阻止層を形成する工程と、前記キャリア阻止層上に第１導電型の第２のベース層を形成する工程と、前記第２のベース層の表面から前記第１のベース層内まで延在する第１及び第２のトレンチを形成する工程と、前記第１及び第２のトレンチの内壁を被覆するゲート絶縁膜上に堆積され該第１及び第２のトレンチ内を埋設するゲート電極を形成する工程と、前記第１のトレンチと第２のトレンチ間の前記第２のベース層の表面に前記ゲート絶縁膜に接して第２導電型のエミッタ層を形成する工程と、を具備し、前記キャリア阻止層の禁止帯の幅を前記第１のベース層及び前記第２のベース層の禁止帯の幅より狭くすることを特徴とする。
【００１７】
また、本発明の絶縁ゲートバイポーラトランジスタの製造方法は、前記キャリア阻止層がエピタキシャル法で形成されたシリコンとゲルマニュームからなる組成物であることを特徴とする。
【００１８】
また、本発明の絶縁ゲートバイポーラトランジスタの製造方法は、前記キャリア阻止層がシリコン中にゲルマニュームをイオン注入することにより得られたシリコンとゲルマニュームの組成物であることを特徴とする。
【発明の効果】
【００１９】
本発明のＩＧＢＴ及びその製造方法によれば、Ｎ−型ベース層に注入された正孔がエミッタ層に流出するのを妨げることができる。従って、伝導度変調効果を高めることができ、ＩＧＢＴのオン抵抗の低減が図れる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施形態におけるＩＧＢＴ及びその製造方法を示す断面図、並びにＰ型キャリア阻止層（ＳｉＧｅ）を中心に表示したエネルギー帯図である。
【図２】本発明の第１の実施形態におけるＩＧＢＴ及びその製造方法を示す断面図である。
【図３】ＳｉＧｅのバンドギャップとＳｉに対するＧｅの組成比との関係を示すグラフである。
【図４】本発明の第２の実施形態におけるＩＧＢＴ及びその製造方法を示す断面図、並びにＰ型キャリア阻止層（ＳｉＧｅ）を中心に表示したエネルギー帯図である。
【図５】本発明の第３の実施形態におけるＩＧＢＴ及びその製造方法を示す断面図、並びにＰ型キャリア阻止層（ＳｉＧｅ）を中心に表示したエネルギー帯図である。
【図６】従来のＩＧＢＴの断面図及びＰ型ベース層を中心に表示したエネルギー帯図である。
【発明を実施するための形態】
【００２１】
〔第１の実施形態〕
本実施形態のＩＧＢＴ及びその製造方法について図１〜図３に基づいて以下に説明する。図１（Ａ）は本実施形態のＩＧＢＴの一部を示す断面図である。実際は同図の左右に必要な数だけトレンチ６やＮ＋型エミッタ層９等が繰り返し配置される。図１（Ｂ）はシリコンとゲルマニュームの組成物であるシリコン・ゲルマニューム（ＳｉＧｅ）からなるＰ型キャリア阻止層４を中心に、左側にＰ型ベース層５、右側にＮ−型ベース層３を配置した状態で、それらのエネルギー帯図を表示している。
【００２２】
ＩＧＢＴには、Ｎ型半導体基板であるＦＺウエハを使用したノンパンチスルー型のものとＰ＋型半導体基板であるＣＺウエハ上にエピタキシャル層を形成して使用するパンチスルー型のものがある。パンチスルー型の場合は、通常、Ｐ＋型半導体基板上にＮ型バッファ層を形成する。本発明はいずれのＩＧＢＴの場合にも適用できるので、以降においてはパンチスルー型のＩＧＢＴを例にして説明を進める。
【００２３】
即ち、本実施形態に係るＩＧＢＴでは、Ｐ＋型コレクタ層１となるＰ＋型半導体基板上にＮ型バッファ層２を介してＮ−型ベース層３が形成される。Ｐ＋型半導体基板としてシリコン基板を使用した。Ｎ−型ベース層３上にはＳｉＧｅ層からなるＰ型キャリア阻止層４を介してＰ型ベース層５が形成される。Ｎ型バッファ層２はＰ型ベース層５等とＰ＋型コレクタ層１がパンチスルーするのを防止する役割を果たす。
【００２４】
Ｐ型ベース層５の表面からＰ型キャリア阻止層４を介してＮ型ベース層３の内部まで延在する複数のトレンチ６が形成される。トレンチ６の内壁にはゲート絶縁膜７が形成され、トレンチ６は該ゲート絶縁膜７を介してポリシリコン層からなるゲート電極８で埋設される。Ｐ型ベース層５の表面には、ゲート絶縁膜７に接してＮ＋型エミッタ層９が形成される。
【００２５】
トレンチ６を埋設するゲート電極８の表面は層間絶縁膜１０で被覆される。層間絶縁膜１０の上はＮ＋型エミッタ層９と接続するエミッタ電極１１で被覆される。従って、エミッタ電極１１は層間絶縁膜１０を介してゲート電極８と絶縁される。Ｐ＋型コレクタ層１の裏面にはドレイン電極１２が形成される。
【００２６】
本実施形態の特徴は、Ｓｉに比べバンドギャップ（禁止帯の幅）の狭いＳｉＧｅ層からなるＰ型キャリア阻止層４を採用したことである。その特徴を、従来例におけるＰ型ベース層５３を中心とするエネルギー帯図を示す図６（Ｂ）と対比して、図１（Ｂ）のエネルギー帯図で説明する。図６（Ｂ）は、Ｐ型ベース層５３とＮ−型ベース層５２で形成されるＰＮ接合近傍のエネルギー帯図を示す。なお、他の狭バンドギャップ材料としては、ＨｇＣｄＴｅ、ＩｎＡｓ、Ｃｄ３Ａｓ２等があげられる。
【００２７】
ドレイン電極６０に正電圧が印加され、エミッタ電極５９にそれより低い電圧、通常接地電圧が印加された状態で、ゲート電極５６に正電圧が印加されるとＰ型ベース層５３のゲート絶縁膜５５と接触する界面部分にＮ型の反転層であるチャネル層が形成される。チャネル層が形成されるとエミッタ電極５９から電子ｅ―がＮ＋型エミッタ層５７に流れ込み、チャネル層を通りＮ−型ベース層５２に流れ込む。
【００２８】
Ｎ−型ベース層５２に電子ｅ―が流れ込むとそれに対応してＰ＋型コレクタ層５０からＮ−型ベース層５２に少数キャリアである正孔ｅ＋が注入される。正孔ｅ＋の注入により伝導度変調が起こるが図６（Ｂ）に示すように、Ｎ−型ベース層５２に注入された正孔ｅ＋は、Ｎ−型ベース層５２とＰ型ベース層５３で形成するＰＮ接合を、正孔ｅ＋に対して、より電位が低く、バリアとならないＰ型ベース層５３側に向かって通り抜ける。
【００２９】
その結果、Ｐ＋型コレクタ層５０からＮ−型ベース層５２に注入された正孔ｅ＋は、Ｐ型ベース層５３近傍に到達するまでは伝導度変調効果の向上に寄与するが、その後はＰ型ベース層５３に吸収され伝導度変調効果を奏さない。即ち、伝導度変調効果を高めようとしても限度がある。
【００３０】
また、Ｐ型ベース層５３に注入された正孔ｅ＋によりＰ型ベース層５３の電位が上がるため、Ｎ＋型エミッタ層５７をエミッタ、Ｐ型ベース層５３をベース、Ｎ−型ベース層５２をコレクタとする寄生ＮＰＮバイポーラトランジスタがオンする。この場合、Ｐ型ベース層５３をコレクタ、Ｎ−型ベース層５２をベース、Ｐ＋型コレクタ層５０をエミッタとする寄生ＰＮＰバイポーラトランジスタと共にサイリスタを構成し、エミッタ電極５９とコレクタ電極６０との間にリーク電流が流れる恐れがある。
【００３１】
一般に、サイリスタ動作を防止するため、Ｎ＋型エミッタ層５７の表面から該Ｎ＋型エミッタ層５７を貫通しＰ型ベース層５３内まで延在し、且つエミッタ電極１１と接続する不図示のＰ＋型コンタクト層が形成される。この結果、Ｐ型ベース層５３の電位とＮ＋型エミッタ層５７の電位が同電位になるので寄生ＮＰＮバイポーラトランジスタがオンすることを防止できる。
【００３２】
しかし、この場合でもＮ−型ベース層５２に注入された正孔ｅ＋は、不図示のＰ＋型コンタクト層を経由してエミッタ電極１１に流出するのでＮ−型ベース層５２内に注入された正孔ｅ＋数は減少せざるを得ず伝導度変調効果向上の障害となる。
【００３３】
それに対して、本実施形態では、ＳｉからなるＰ型ベース層５とＮ−型ベース層３との間に、Ｓｉよりバンドギャップの狭いＳｉＧｅからなるＰ型キャリア阻止層４を形成しているため、図１（Ｂ）に示すようなエネルギー帯図を構成する。即ち、Ｐ型ベース層５とＮ型ベース層３の間に正孔ｅ＋に対して電位の低い窪み部が生じる。
【００３４】
なお、Ｐ型ベース層５とＮ−型ベース層３の間の正孔ｅ＋に対する電位の低い窪み部の深さは、Ｐ型キャリア阻止層４を構成するＳｉＧｅのバンドギャップが小さければ小さいほど深くなる。そして、図３に示すように、ＳｉＧｅのバンドギャップはＳｉＧｅ中のＧｅの比率が高いほど小さくなる。但し、その比率が高すぎるとミスフィット転移が発生するので本実施形態ではＧｅの比率をＳｉに対して２０％以下とした。
【００３５】
オン状態のＩＧＢＴには、前述したようにＰ＋型コレクタ層１からＮ−型ベース層３に多数の正孔ｅ＋が注入される。Ｎ−型ベース層３に注入された正孔ｅ＋は、図１（Ｂ）に示すように、正孔ｅ＋に対して、より電位の低いＰ型ベース層５側に向かって流れ、Ｐ型キャリア阻止層４に形成された電位の低い窪み部に流れ込み正孔ｅ＋溜まりを形成する。
【００３６】
正孔ｅ＋溜まりの正孔ｅ＋はＰ型ベース層５の価電子帯の電位が窪み部より高いため容易にＰ型ベース層５に流れ出ることができない。Ｐ型ベース層５の価電子帯の電位より高いエネルギーを持つ電子のみがＰ型ベース層５を経由してエミッタ電極１１に流れ出る。
【００３７】
従って、Ｎ−型ベース層３に注入された正孔ｅ＋がエミッタ電極１１に流出する比率を減少させることができるので、従来に比し伝導度変調効果を高くすることができる。即ち、図１（Ｂ）に示すようなエネルギー帯図を構成することにより、Ｎ−型ベース層３からＰ型ベース層５へ流出する正孔ｅ＋数を減らし、高い伝導度変調効果を確保したのが本実施形態の特徴である。
【００３８】
ＩＧＢＴオフ時には、Ｐ型キャリア阻止層の正孔ｅ＋溜まりの正孔ｅ＋はＰ型ベース層５に流れ出て前述の不図示のＰ＋型コンタクト層からエミッタ電極１１に流れ出る。伝導度変調効果とバランスをとりながら所望のオフ特性を得るために、ＳｉＧｅ層のＧｅの比率を調整しＰ型ベース層５のエネルギーＥＶで表示する価電子帯とＰ型キャリア阻止層４の価電子帯のエネルギー差に相当する正孔ｅ＋溜まりの深さを決定する。
【００３９】
次に、本実施形態のＩＧＢＴの製造方法について図１、図２に基づいて簡単に説明する。先ず、図２に示すように、Ｐ＋型半導体基板からなるＰ型コレクタ層１上に所定のエピタキシャル法でＮ型バッファ層２を形成する。Ｎ型バッファ層２はＰ＋型半導体基板の表面に砒素（Ａｓ）等をイオン注入して形成してもよい。なお、Ｐ＋型コレクタ層の不純物濃度を高めるため、Ｐ＋型半導体基板にボロン（Ｂ）をイオン注入してもよい。
【００４０】
次に、所定のエピタキシャル法によりＮ型バッファ層２上にＮ−型ベース層３を形成する。Ｎ−型ベース層３の不純物濃度や膜厚は、後述のＰ型ベース層５等とＮ−型ベース層３間の耐圧が所望の耐圧となるように決定される。次に、Ｎ−型ベース層３の表面にＰ型キャリア阻止層４をＳｉＧｅ層で形成する。本実施形態ではＳｉＧｅ層の膜厚は１００ｎｍ程度とした。
【００４１】
Ｐ型のＳｉＧｅ層はエピタキシャル法またはイオン注入法で形成される。エピタキシャル法の場合、ＳｉＧｅ層は１００ｎｍ程度と薄いのでキャリアガスで希釈された低濃度のＳｉＨ４、ＧｅＨ４、Ｂ２Ｈ４等からなる混合ガス雰囲気中で形成する。場合によっては通常のエピタキシャル法より低温で形成する。
【００４２】
また、Ｐ型のＳｉＧｅ層をイオン注入法で形成する場合、ゲルマニューム（Ｇｅ）はＧｅＨ４ガス等を使用し５×１０１６／ｃｍ２前後の高ドーズ量でイオン注入し、ＳｉＧｅ層をＰ型層にするためのボロン（Ｂ）は１×１０１３〜５×１０１３／ｃｍ２程度のドーズ量でイオン注入する。
【００４３】
なお、ＳｉＧｅ層をエピタキシャル法で形成する場合はＮ−型ベース層３、Ｐ型キャリア阻止層４、Ｐ型ベース層５を連続して生成ガス種を代えて順次形成してもよい。この場合、Ｐ型ベース層５をＰ型エピタキシャル層で形成すれば、Ｐ型ベース層５の形成のためのボロン（Ｂ）のイオン注入は不要となる。
【００４４】
次に、図１に示すように、Ｐ型キャリア阻止層４上にＮ−型エピタキシャル層を形成してから、該Ｎ−型エピタキシャル層の表面からボロン（Ｂ）を所定のイオン注入法により注入する。その後、所定の温度で熱処理することにより、Ｐ型キャリア阻止層４から這い上がり拡散するボロン（Ｂ）層と一体となるＰ型ベース層５を形成する。
【００４５】
次に、Ｐ型ベース層５の表面からＰ型キャリア阻止層４を経由してＮ−型ベース層３の内部まで延在するトレンチ６を所定の異方性ドライエッチング等で形成する。次に、トレンチ６の側壁及び底面からＰ型ベース層５の表面まで延在するゲート絶縁膜７を形成する。
ゲート絶縁膜７はシリコン熱酸化膜、ＣＶＤ法による絶縁膜、またはこれらの多層膜でも構わない。
【００４６】
次に、トレンチ内を含む半導体基板１の表面全面に所定のＣＶＤ法によりポリシリコン膜を堆積し、その後所定のエッチバックにより不要なポリシリコン膜を除去し、トレンチ６の内部を埋設するゲート電極８を形成する。次に、Ｐ型ベース層５の表面に所定のイオン注入法により砒素（Ａｓ）等を注入してＮ＋型エミッタ層９を形成する。
【００４７】
次に、Ｎ＋型エミッタ層９が形成されたＰ＋型半導体基板１の表面全面に所定のＣＶＤ法により層間絶縁膜を堆積し、所定のフォトエッチング工程を経てゲート電極８上からＮ＋型エミッタ層９上の一部を被覆する層間絶縁膜１０を形成する。ゲート電極８とエミッタ電極１１とを絶縁するためである。
【００４８】
次に、層間絶縁膜１０が形成されたＰ＋型半導体基板上の全面に所定のスパッタ法によりアルミニューム（Ａｌ）を主体とする金属膜を堆積し、その後所定のフォトエッチング工程を経ることによりエミッタ電極１１を形成する。その後必要に応じた層配線を行い、最上層にパッシベーション膜を形成する。
【００４９】
最後に、Ｐ＋型半導体基板１の裏面を研削等してから銅層等からなるコレクタ電極１２を所定のスパッタ法、電気めっき法等の組み合わせで形成する事により本実施形態のＩＧＢＴが完成する。
〔第２の実施形態〕
本実施形態について第１の実施形態と比較しながら、図４に基づき以下に説明する。図４（Ａ）は本実施形態のＩＧＢＴ及びその製造方法を示す断面図である。第１の実施形態との相違点は、Ｐ型キャリア阻止層４ａがその両側のゲート絶縁膜７から離間して形成されている点である。図４（Ｂ）はＰ型キャリア阻止層４ａを中心としたエネルギー帯図であり、原則第１の実施形態のエネルギー帯図と同一である。
【００５０】
第１の実施形態ではＰ型キャリア阻止層４はＰ型ベース層５と同一の役割も有し、ゲート電極８に正電圧が印加されたとき、Ｐ型キャリア阻止層４のゲート絶縁膜７との界面にチャネル層が形成される。該チャネル層はＰ型ベース層５に形成されたチャネル層と連続し、エミッタ電極１１からコレクタ電極１２に流れる電子電流の通路を形成する。
【００５１】
Ｐ型キャリア阻止層４には前述したように、ＩＧＢＴがオンしたときＰ＋型コレクタ層１からＮ−型ベース層３に注入された正孔ｅ＋が流れ込み正孔ｅ＋溜まりが形成される。正孔ｅ＋だまりが形成されるとＰ型キャリア阻止層４の電位があがり、当該部分に形成されたチャネルが消滅する恐れがある。
【００５２】
従って、正孔ｅ＋溜まりが形成されない場合に比して、ゲート電極８に高い電圧を印加してチャネルを形成しなければならない。また、Ｎ−型ベース層３と連結するチャネル層の出口部分が正孔ｅ＋溜まりの深さより深い位置にあるので、チャネルから流れ出る電子電流が低抵抗の正孔ｅ＋溜まりを完全に利用しきれない。
【００５３】
それに対して、本実施形態ではＰ型キャリア阻止層４が両側のゲート絶縁膜８から離間して形成されるため、チャネル層はＰ型ベース層５のみに形成すればよい。従って、Ｐ型キャリア阻止層４に形成される正孔ｅ＋溜まりを考慮することなく、チャネル形成のためゲート電極８に印加すべき電圧を決定することができる。
【００５４】
また、正孔ｅ＋溜まりがチャネルの出口の下方のＮ−型ベース層３に挟まれた領域に形成されるので、チャネルから流れ出た電子電流は低抵抗の正孔ｅ＋溜まりを有効に利用することができる。従って、より伝導度変調効果を高めることができる。
【００５５】
本実施形態のＩＧＢＴの製造方法は、原則第１の実施形態と同様である。第１の実施形態ではＳｉＧｅ層の形成はＮ−型ベース層３上の全面に形成されたが、本実施形態では局所的に分離された状態で複数形成される点だけが異なる。イオン注入法で形成する場合は所定のフォトレジスタマスク等を使用して所定の領域にイオン注入するが、エピタキシャル法で形成する場合は、不要部分をエッチング除去する。
〔第３の実施形態〕
本実施形態について図５に基づいて以下に説明する。図５（Ａ）は本実施形態のＩＧＢＴ及びその製造方法を示す断面図である。第１の実施形態との相違点は、Ｐ型キャリア素子層４ｂがＰ型ベース層５から完全に離間しＮ−型ベース層３の中に形成されている点である。
【００５６】
図５（Ｂ）はＰ型キャリア阻止層４ｂを中心としたエネルギー帯図である。深さ方向で見た場合、Ｐ型ベース層５、Ｎ−型ベース層３、Ｐ型キャリア素子層４ｂ、Ｎ−型ベース層３の順序で構成される。バンドギャップの狭いＰ型キャリア阻止層４ｂがバンドギャップの広いＮ−型ベース層３に両側から挟まれた構成になる。
【００５７】
従って、Ｐ型キャリア素子層４ｂには、両Ｎ−型ベース層３に挟まれた正孔ｅ＋に対して電位の低い窪み部が形成される。該窪み部は第１、第２の実施形態におけるＰ型ベース層５とＮ−型ベース層３に挟まれたＰ型キャリア素子層４、４ａに比べて深い物にすることができる。
【００５８】
そのため、Ｐ＋型コレクタ層１から注入されＰ型ベース層５方向に進む正孔ｅ＋がこの窪み部に落ち込むと容易にこの窪み部から脱出できない。窪み部に落ち込んだ正孔ｅ＋は多数の正孔からなる正孔ｅ＋溜まりを形成するので、ＩＧＢＴの伝導度変調効果をより向上させることができる。
【００５９】
ＩＧＢＴオフ時には、図５（Ｂ）に示すＰ型ベース層５のエネルギーＥＣで表示する伝電帯とＰ型キャリア阻止層４ｂの伝電帯の間に挟まれた、窪み部となるＮ−型ベース層３の伝電帯上に溜まっている不図示の多数の電子ｅ−が正孔ｅ＋溜まりの正孔ｅ＋と再結合する。この場合も、伝導度変調効果とのバランスをとりつつオフ特性を満たすようにＳｉＧｅ層のＧｅ比率を調整することができる。
【００６０】
なお、本実施形態ではＰ型キャリア阻止層４ｂは分断された状態になっているが全体が連続していても良い。その場合、Ｐ型キャリア阻止層４ｂの上部のＮ−型ベース層３をエミッタ、Ｐ型キャリア阻止層４ｂをベース、Ｐ型キャリア阻止層４ｂの下部のＮ−型ベース層３をコレクタとする寄生ＮＰＮバイポーラトランジスタがオンする。
【００６１】
またＮ−型ベース層３をベース、Ｐ＋型コレクタ層１をエミッタ、Ｐ型キャリア阻止層４ｂをコレクタとする寄生ＰＮＰトランジスタもオンする。従って、両寄生トランジスタからなるサイリスタがオンしＮ＋型エミッタ層９からチャネルを経由してＮ−型ベース層３に流入する電子電流がＰ＋型コレクタ層１に至る流路が確保されるからである。
【００６２】
本実施形態のＩＧＢＴの製造方法も、原則として第１の実施形態等と同様である。Ｐ型キャリア阻止層４ｂの形成がＰ型ベース層５から離間したＮ−型ベース層３内にある点だけが相違する。Ｐ型キャリア阻止層４ｂ形成のためのＳｉＧｅ層の形成方法は第２の実施形態と同様である。
【００６３】
なお、第１から第３の全ての実施形態において、エピタキシャル層を使用するパンチスルー型のＩＧＢＴについて説明したが、前述したように、ＦＺウエハを使用するノンパンチスルー型のＩＧＢＴに於いても本発明が適用できることは言うまでもない。
【００６４】
この場合、ＦＺウエハの裏面にボロン（Ｂ）を高ドーズ量でイオン注入等してＰ＋型コレクタ層１を形成する。ＦＺウエハのＮ型層が前述のＮ−型ベース層３になるだけで、その後は同一処理を行うことにより、同様に伝導度変調効果の高いＩＧＢＴが形成できる。
【符号の説明】
【００６５】
１  Ｐ＋型コレクタ層    ２  Ｎ型バッファ層    ３  Ｎ−型ベース層    
４，４ａ，４ｂ  Ｐ型キャリア阻止層    ５  Ｐ型ベース層    ６  トレンチ
７  ゲート絶縁膜      ８  ゲート電極    ９  Ｎ＋型エミッタ層    １０  層間絶縁膜
１１  エミッタ電極    １２  コレクタ電極  ５０  Ｐ＋型コレクタ層    
５１  Ｎ型バッファ層    ５２  Ｎ−型ベース層  ５３  Ｐ型ベース層    
５４  トレンチ    ５５  ゲート絶縁膜    ５６  ゲート電極  
５７  Ｎ＋型エミッタ層    ５８  層間絶縁膜    ５９  エミッタ電極    
６０  コレクタ電極    
【図１】
2012129375.tif 000003
【図２】
2012129375.tif 000004
【図３】
2012129375.tif 000005
【図４】
2012129375.tif 000006
【図５】
2012129375.tif 000007
【図６】
2012129375.tif 000008