(57)【要約】【課題】  トレンチに埋め込まれたゲート電極を有する縦型半導体装置において、トレンチ間隔を縮小しても閾値電圧の変動やばらつきが発生せず、また寄生素子動作によるアバランシェ破壊耐量が向上できるようにする。【解決手段】  第１導電型（Ｎ型）半導体層１０２の上部に形成された第２導電型（Ｐ型）の不純物領域１０４、不純物領域１０４の上部に形成された第１導電型の不純物領域１１０、不純物領域１１０および不純物領域１０４を貫通し、半導体層１０２に到達するトレンチ、トレンチ内に形成されたゲート絶縁膜１０７およびゲート電極１０８を備えている。さらに隣接するトレンチ間における不純物領域１０４中に、第２導電型高濃度不純物領域１１１と、高濃度不純物領域１１１を包含すると共に第２導電型不純物の拡散を抑制する拡散抑制元素（例えば炭素）ドープ領域１０６とが形成されている。【選択図】  図３
2012191053.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型を有する半導体層の上部に形成され、第１導電型とは反対導電型の第２導電型を有する第１不純物領域と、
前記第１不純物領域を貫通し、前記第１導電型を有する半導体層に達するトレンチと、
前記トレンチの内面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記トレンチの内部に埋め込まれたゲート電極と、
互いに隣接する前記トレンチの間の前記第１不純物領域に重なるように形成され、第２導電型の不純物の拡散を抑制する元素を含む拡散抑制元素ドープ領域と、
前記第１不純物領域内に設けられ、前記拡散抑制元素ドープ領域に包含されると共に、前記第１不純物領域の、前記トレンチ近傍における第２導電型不純物濃度より高い第２導電型不純物濃度を有する第２不純物領域と
前記第１不純物領域の表面部に形成され、第１導電型を有する第３不純物領域と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記拡散抑制元素ドープ領域は、前記トレンチの側壁から離間して形成され、その幅は前記互いに隣接するトレンチの間隔より小さいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記トレンチの側壁と前記拡散抑制元素ドープ領域との距離は６０ｎｍ以上であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記互いに隣接するトレンチの間の前記第３不純物領域に形成されると共に前記第１不純物領域に接続し、前記第２不純物領域の第２導電型不純物濃度より高い第２導電型不純物濃度を有し、前記拡散抑制元素ドープ領域に包含されるように形成された第４不純物領域をさらに備えていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記第４不純物領域の幅が前記拡散抑制元素ドープ領域の幅と実質的に同一であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記拡散抑制元素ドープ領域は、前記互いに隣接するトレンチの側壁の両方に接するとともに、前記トレンチの側壁の一方から他方に至る間に連続的に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記互いに隣接するトレンチの間の前記第３不純物領域に形成されると共に前記第１不純物領域に接続し、前記第２不純物領域の第２導電型不純物濃度より高い第２導電型不純物濃度を有し、前記拡散抑制元素ドープ領域に包含されるように形成された第４不純物領域をさらに備えていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第２導電型の不純物の拡散を抑制する元素は、炭素、フッ素、窒素のうちの少なくとも一つであることを特徴とする請求項１〜７のいずれかに記載の半導体装置。
【請求項９】
前記第２導電型の不純物の拡散を抑制する元素が炭素であり、前記拡散抑制元素ドープ領域中の炭素の平均濃度は、１．５×１０20／ｃｍ3〜４．５×１０20／ｃｍ3であることを特徴とする請求項２〜５のいずれかに記載の半導体装置。
【請求項１０】
前記拡散抑制元素ドープ領域は、前記第１不純物領域より深い部分を有することを特徴とする請求項１〜９のいずれかに記載の半導体装置。
【請求項１１】
第１導電型を有する半導体層の上部に、第１導電型とは反対導電型の第２導電型を有する第１不純物領域を形成する工程（ａ）と、
前記半導体層の、前記第１不純物領域が形成される領域に、前記第１不純物領域より深いトレンチを形成する工程（ｂ）と、
前記トレンチの内面にゲート絶縁膜を形成する工程（ｃ）と、
前記ゲート絶縁膜を介して前記トレンチの内部にゲート電極を埋め込む工程（ｄ）と、
互いに隣接する前記トレンチの間となる領域の、前記第１不純物領域が形成される領域に重なるように、第２導電型の不純物の拡散を抑制する元素を含む拡散抑制元素ドープ領域を形成する工程（ｅ）と、
前記拡散抑制元素ドープ領域が形成される領域に包含されるように、前記第１不純物領域の、前記トレンチ近傍における第２導電型不純物濃度より高い第２導電型不純物濃度を有する第２不純物領域を、前記第１不純物領域が形成される領域内に形成する工程（ｆ）と、
前記第１不純物領域の表面部に、第１導電型を有する第３不純物領域を形成する工程（ｇ）と
を含むことを特徴とする半導体装置の製造方法。
【請求項１２】
前記工程（ｅ）を行った後、前記工程（ｃ）を行うことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記工程（ｅ）および前記工程（ｆ）を行った後、前記工程（ｃ）を行うことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１４】
前記拡散抑制元素ドープ領域は、前記トレンチの側壁から離間して選択的に形成されることを特徴とする請求項１１〜１３のいずれかに記載の半導体装置の製造方法。
【請求項１５】
前記工程（ｅ）は、前記拡散抑制元素ドープ領域が、前記トレンチの側壁から離間して選択的に形成される工程であり、前記工程（ａ）および前記工程（ｅ）を行った後、前記工程（ｃ）を行うことによって前記工程（ｆ）が実施されることを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１６】
前記拡散抑制元素ドープ領域は、前記互いに隣接する前記トレンチ間となる領域の全面に亘って形成されることを特徴とする請求項１１〜１３のいずれかに記載の半導体装置の製造方法。
【請求項１７】
前記工程（ｃ）を行った後、前記工程（ｅ）および前記工程（ｆ）を行うことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１８】
前記工程（ｅ）は、前記第１不純物領域が形成される領域上に形成したマスク層を用いて前記第２導電型の不純物の拡散を抑制する元素を導入し、前記拡散抑制元素ドープ領域を形成する工程と、前記マスク層をマスクとして第２導電型の不純物を導入し、前記第２不純物領域より第２導電型不純物の濃度が高い第４不純物領域を形成する工程とを含むことを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１９】
前記第２導電型の不純物の拡散を抑制する元素は、炭素、フッ素、窒素のうちの少なくとも一つであることを特徴とする請求項１１〜１８のいずれかに記載の半導体装置の製造方法。
【請求項２０】
前記第２導電型の不純物の拡散を抑制する元素が炭素であり、前記拡散抑制元素ドープ領域中の炭素の平均濃度は、１．５×１０20／ｃｍ3〜４．５×１０20／ｃｍ3であることを特徴とする請求項１４、１５または１８に記載の半導体装置の製造方法。
【請求項２１】
前記拡散抑制元素ドープ領域の深さを前記第１不純物領域より深く形成することを特徴とする請求項１１〜２０のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板等に形成されたトレンチの内部にゲート絶縁膜を介して埋め込み形成されたゲート電極を有し、そのゲート電極によって電気信号を制御する半導体装置、およびその製造方法に関するものである。
【背景技術】
【０００２】
絶縁ゲート型半導体装置の代表として、縦型でかつＭＯＳ型のトランジスタ、および縦型ＩＧＢＴ（Insulated Gate Bipolar Transistor）を挙げることができる。これらの縦型半導体装置の中には、半導体層、すなわち半導体基板自体やその上に形成されたエピタキシャル層にトレンチが形成され、トレンチ内にゲート絶縁膜を介してゲート電極が埋め込まれた構造を有するデバイスがある。
【０００３】
このような縦型の絶縁ゲート型半導体装置は高電圧、大電流領域で駆動するパワーデバイスとして主に用いられ、また高周波スイッチングパワー素子としても用いられる。このため、一般にこれらデバイスには低オン抵抗且つ高破壊耐量であることが要求されている。特許文献１には、オン電圧を低くすると共に寄生サイリスタなどの作動を抑制し、高破壊耐量を確保することが可能な絶縁ゲート型半導体装置（ＩＧＢＴ）が開示されている。
【０００４】
図１０は特許文献１に記載されたトレンチＩＧＢＴの概略構成を示す断面図である。図１０（ａ）に示すＩＧＢＴは、ｐ型半導体からなる基板２２、ｎ型のバッファ層２４、ｎ型のエピタキシャル層２６、ｐ型のボディ領域３０、ボディ領域３０を貫通してエピタキシャル層に至るように形成されたトレンチゲート２８、ｎ型のエミッタ領域３２を備える。そしてボディ領域３０とエミッタ領域３２との接合部分のボディ領域３０内に、トレンチゲート２８とは接触しないようにｐ型半導体により高濃度領域３４が設けられている。
【０００５】
特許文献１によれば以下の事が記載されている。すなわち、図１０（ａ）に示すＩＧＢＴにおいては、ボディ領域３０が低不純物濃度のｐ型半導体により形成されていることから、トレンチゲート２８に印加される電圧が低くてもチャネルを形成することができ、オン電圧を低くすることができる。それに加えてボディ領域３０内に形成された高濃度領域３４は、ターンオフ時には素子内に溜まるキャリアをエミッタ領域３２に流すから寄生サイリスタがオン動作するのを防止し、高破壊耐量を確保する。
【０００６】
特許文献１はまた、図１０（ａ）に示すＩＧＢＴの変形例として図１０（ｂ）に示す絶縁ゲート型半導体装置も開示している。この半導体装置では素子表面から深さ方向に複数の高濃度領域３４、３５、３５Ｂを形成し、一番上の高濃度領域３４は、図１０（ａ）のようにボディ領域３０とエミッタ領域３２の接合部分に形成する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−３０８３２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
半導体層に形成されたトレンチの内部にゲート電極が埋め込まれ、当該ゲート電極によって電気信号を制御する半導体装置（以下トレンチゲート半導体装置という）の重要な基本特性は、上に述べたように低オン抵抗と高破壊耐量である。そのうちの低オン抵抗を実現するために広く用いられている手段の一つは、半導体層の単位表面積当たりに形成すべきトレンチの数あるいは周縁長を大きくして、チャネル幅を実効的に増大させることである。これはトレンチの間隔を縮小することを意味する。またトレンチゲート半導体装置のチップサイズを小さくする（小型化する）時も同様にトレンチ間隔を縮小する。
【０００９】
特許文献１に示されるような従来のトレンチゲート半導体装置では（図１０参照）、トレンチ間隔を小さくすると破壊耐量を確保するために必要な高濃度領域３４（高濃度領域３５、３５Ｂも同様）などの高不純物濃度Ｐ型領域がトレンチゲート２８近傍のボディ領域３０（具体的にはチャネル領域）に接近し、半導体装置の閾値電圧への影響が大きくなる（具体的には閾値電圧が高くなったり、バラツキが大きくなったりする）。従って高濃度領域３４を、トレンチゲート２８から一定距離だけ離すと共に、縮小されたトレンチ間のボディ領域３０に小さい寸法で形成する必要がある。
【００１０】
しかしながら従来から知られている製造方法を用いて、トレンチゲート半導体装置の閾値電圧に悪影響を及ぼすことなく高濃度領域３４を精度よく形成することは以下の理由で困難であった。すなわち（１）高濃度領域３４をボディ領域３０中に形成するための、例えば不純物導入用レジストマスクパターンの寸法精度、位置合わせ精度に限界がある、（２）不純物導入にイオン注入を用いた場合の、注入イオンの水平方向散乱、（３）導入した不純物の熱処理による横方向への拡散（横方向広がり）、等が重なって生じる。
【００１１】
本発明は上記の課題に鑑みてなされたものであって、低オン抵抗の確保やチップサイズの小型化等のためにトレンチ間隔を縮小しても、高い破壊耐量を維持し、加えて設計通りの所定の動作特性を示す半導体装置、およびその半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するための本発明に係る半導体装置は、第１導電型を有する半導体層の上部に形成され、第１導電型とは反対導電型の第２導電型を有する第１不純物領域と、  前記第１不純物領域を貫通し、前記第１導電型を有する半導体層に達するトレンチと、前記トレンチの内面に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記トレンチの内部に埋め込まれたゲート電極と、互いに隣接する前記トレンチの間の前記第１不純物領域に重なるように形成され、第２導電型の不純物の拡散を抑制する元素を含む拡散抑制元素ドープ領域と、前記第１不純物領域内に設けられ、前記拡散抑制元素ドープ領域に包含されると共に、前記第１不純物領域の、前記トレンチ近傍における第２導電型不純物濃度より高い第２導電型不純物濃度を有する第２不純物領域と前記第１不純物領域の表面部に形成され、第１導電型を有する第３不純物領域とを備える。
【００１３】
本発明に係るこの半導体装置の構成要素は様々な構造に具体化することができる。その一形態では、前記拡散抑制元素ドープ領域は、前記トレンチの側壁から離間して形成され、その幅は前記互いに隣接するトレンチの間隔より小さい。その場合、望ましくは前記トレンチの側壁と前記拡散抑制元素ドープ領域との距離を６０ｎｍ以上とする。
【００１４】
あるいはまた、前記拡散抑制元素ドープ領域は、前記互いに隣接するトレンチの側壁の両方に接するとともに、前記トレンチの側壁の一方から他方に至る間に連続的に形成される。
【００１５】
他の一形態では、前記互いに隣接するトレンチ間の前記第３不純物領域に形成されると共に前記第１不純物領域に接続し、前記第２不純物領域の第２導電型不純物濃度より高い第２導電型不純物濃度を有し、前記拡散抑制元素ドープ領域に包含されるように形成された第４不純物領域をさらに備えている。この場合、第４不純物領域の幅を前記拡散抑制元素ドープ領域の幅と実質的に同一としてもよい。
【００１６】
前記第２導電型の不純物の拡散を抑制する元素は具体的に、炭素、フッ素、窒素のうちの少なくとも一つである。
【００１７】
前記第２導電型の不純物の拡散を抑制する元素が炭素である時、前記拡散抑制元素ドープ領域中の炭素の代表的平均濃度は、１．５×１０20／ｃｍ3〜４．５×１０20／ｃｍ3である。これは拡散抑制元素ドープ領域がトレンチの側壁から離間して形成され、その幅が互いに隣接するトレンチ間の間隔より小さい場合に好適である。また前記拡散抑制元素ドープ領域は、前記第１不純物領域より深い部分を有することが望ましい。
【００１８】
次に、上記課題を解決するための本発明に係る半導体装置の製造方法は、第１導電型を有する半導体層の上部に、第１導電型とは反対導電型の第２導電型を有する第１不純物領域を形成する工程（ａ）と、前記半導体層の、前記第１不純物領域が形成される領域に、前記第１不純物領域より深いトレンチを形成する工程（ｂ）と、前記トレンチの内面にゲート絶縁膜を形成する工程（ｃ）と、前記ゲート絶縁膜を介して前記トレンチの内部にゲート電極を埋め込む工程（ｄ）と、互いに隣接する前記トレンチの間となる領域の、前記第１不純物領域が形成される領域に重なるように、第２導電型の不純物の拡散を抑制する元素を含む拡散抑制元素ドープ領域を形成する工程（ｅ）と、前記拡散抑制元素ドープ領域が形成される領域に包含されるように、前記第１不純物領域の、前記トレンチ近傍における第２導電型不純物濃度より高い第２導電型不純物濃度を有する第２不純物領域を、前記第１不純物領域が形成される領域内に形成する工程（ｆ）と、前記第１不純物領域の表面部に、第１導電型を有する第３不純物領域を形成する工程（ｇ）とを含む。
【００１９】
本発明に係る半導体装置の製造方法に含まれる主要工程は、次のように様々な順番で実施される。
（１）前記工程（ｅ）を行った後、前記工程（ｃ）を行う。
（２）前記工程（ｅ）および前記工程（ｆ）を行った後、前記工程（ｃ）を行う。
（３）前記工程（ｅ）が、前記拡散抑制元素ドープ領域が前記トレンチの側壁から離間して選択的に形成される工程であり、前記工程（ａ）および前記工程（ｅ）を行った後、前記工程（ｃ）を行うことによって前記工程（ｆ）が実施される。
（４）前記工程（ｃ）を行った後、前記工程（ｅ）および前記工程（ｆ）を行う。
【００２０】
本発明に係る半導体装置の製造方法の上記（３）以外の一形態でも、前記拡散抑制元素ドープ領域が、前記トレンチの側壁から離間して選択的に形成される。あるいはこれに代えて他の形態では、前記拡散抑制元素ドープ領域が、前記互いに隣接する前記トレンチの間となる領域の全面に亘って形成される。
【００２１】
本発明に係る製造方法のさらに他の形態では、前記工程（ｅ）は、前記第１不純物領域が形成される領域上に形成したマスク層を用いて前記第２導電型の不純物の拡散を抑制する元素を導入し、前記拡散抑制元素ドープ領域を形成する工程と、同一の前記マスク層をマスクとして第２導電型の不純物を導入し、前記第２不純物領域より第２導電型不純物の濃度が高い第４不純物領域を形成する工程とを含む。
【００２２】
本発明に係る製造方法においても、前記第２導電型の不純物の拡散を抑制する元素は、炭素、フッ素、窒素のうちの少なくとも一つである。そして前記第２導電型の不純物の拡散を抑制する元素が炭素である時、前記拡散抑制元素ドープ領域中の炭素の代表的な平均濃度は、１．５×１０20／ｃｍ3〜４．５×１０20／ｃｍ3である。前記拡散抑制元素ドープ領域は前記第１不純物領域より深く形成されることが望ましい。
【発明の効果】
【００２３】
以上のように本発明によれば、互いに隣接するトレンチの間となる領域にあって、第２導電型を有する第１不純物領域が形成される領域に重なるように、第２導電型の不純物の拡散を抑制する元素を含む拡散抑制元素ドープ領域を形成する。これにより、ゲート絶縁膜形成工程等のような高温熱処理を伴う工程が行われても、第１不純物領域中の不純物が拡散抑制元素ドープ領域から外側へほとんど拡散しない。従って例えばトレンチ側壁から離間して第１不純物領域に拡散抑制元素ドープ領域を形成した場合は、その領域内に第２導電型不純物濃度が相対的に高く、寸法の小さい第２不純物領域を自動的に形成することができる。
【００２４】
また本発明によれば、トレンチ近傍における第２導電型不純物濃度より高い第２導電型不純物濃度を有する第２不純物領域を拡散抑制元素ドープ領域が形成される領域に包含されるように、故意に形成する。この時もゲート絶縁膜形成工程等のような高温熱処理を伴う工程が行われても、拡散抑制元素ドープ領域により第２導電型不純物がほとんど拡散せず、第２不純物領域が拡大しない。
【００２５】
このようにしてトレンチ間隔を縮小しても、第２不純物領域の第２導電型不純物が半導体装置の閾値電圧を決定するトレンチ側壁近傍のチャネル領域などに悪影響を及ぼすことなく、当該第２不純物領域により破壊耐量を向上させることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法の変形例における工程を示す工程断面図。
【図５】本発明の第２の実施形態に係る半導体装置の製造方法を示す工程断面図。
【図６】本発明の第２の実施形態に係る半導体装置の製造方法を示す工程断面図。
【図７】本発明の第２の実施形態に係る半導体装置の製造方法を示す工程断面図。
【図８】数値シミュレーションによる、不純物濃度分布に対する炭素ドープ層形成効果の一例を示す図。
【図９】数値シミュレーションによる、半導体装置のアバランシェ破壊特性の一例を示す図。
【図１０】従来の絶縁ゲート型半導体装置を示す断面図。
【発明を実施するための形態】
【００２７】
以下、本発明の実施形態について図面を参照しながら詳細に説明する。
【００２８】
（実施形態１）
図１〜図３は、本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。本実施形態において例示する半導体装置はトレンチゲート半導体装置であって、少なくとも縦型のＮチャネルＭＯＳ型トランジスタを含む。各図は当該ＭＯＳ型トランジスタの部分を示し、以下その製造方法を説明する。
【００２９】
まず図１（ａ）に示すように、高不純物濃度６×１０19／ｃｍ3のＮ型単結晶シリコン基板（半導体基板）１０１上に低不純物濃度２×１０16／ｃｍ3のＮ型シリコンエピタキシャル層１０２を例えば厚さ３μｍに成長させる。ただしエピタキシャル層１０２に代えて、この層をＮ型低不純物濃度の半導体基板自体とし、同じ機能を担わせるようにすることも可能である。これに基づき、上記エピタキシャル層１０２とそれに代わる低不純物濃度の半導体基板を以下必要に応じて半導体層と呼ぶ。これは第２の実施形態においても同じである。また高不純物濃度の半導体基板１０１および低不純物濃度のエピタキシャル層１０２はこのトランジスタのドレイン領域となるべき領域である。
【００３０】
次に図１（ｂ）に示すように、エピタキシャル層１０２上に薄い保護用のシリコン酸化膜１０３を成長させ、シリコン酸化膜１０３を通してエピタキシャル層１０２にＰ型不純物、例えばボロンをイオン注入する。イオン注入条件は例えば、エネルギー１９０ｋｅＶ、ドーズ量１．５×１０13／ｃｍ2である。これにより不純物濃度プロファイルのピーク位置がエピタキシャル層１０２の表面から０．３２μｍ、ピーク濃度が７×１０17／ｃｍ3を有する、ＭＯＳ型トランジスタのＰ型ボディ領域１０４が形成される。
【００３１】
次に図１（ｃ）に示すように、シリコン酸化膜１０３上に、所定の領域に開口パターンを有するフォトレジスト膜１０５を形成する。開口パターンは、後の工程においてエピタキシャル層１０２に形成される互いに隣接するトレンチの間の領域に設けられている。この後フォトレジスト膜１０５をマスク層とし、シリコン酸化膜１０３を通じてエピタキシャル層１０２に形成したボディ領域１０４に炭素イオン注入を行い炭素ドープ領域１０６を選択的に形成する。そしてフォトレジスト膜１０５を除去する。
【００３２】
炭素イオン注入条件は、例えばエネルギー２３０ｋｅＶ、ドーズ量１．５×１０16／ｃｍ2であり、この場合深さ０．３３μｍにおける炭素ドープ領域１０６の炭素濃度は約５×１０20／ｃｍ3である。本実施形態においては炭素ドープ領域１０６の存在範囲を、後に説明するこの領域が有すべき効果に基づき５×１０19／ｃｍ3以上の炭素濃度を有する領域とする（図１（ｃ）の点線の領域を参照）。この定義により、図１（ｃ）に示す炭素ドープ領域１０６の場合深さは０．４５μｍ程度である。
【００３３】
炭素ドープ領域１０６は、ボディ領域１０４より若干深くなるように形成され、また炭素濃度のピーク位置がボディ領域１０４中のボロン濃度のピーク位置より深く設定されることが好ましい。炭素イオンのドーズ量を標準１．５×１０16／ｃｍ2としているが、８×１０15／ｃｍ2〜２．０×１０16／ｃｍ2、炭素ドープ領域１０６の平均炭素濃度として１．５×１０20／ｃｍ3〜４．５×１０20／ｃｍ3とすることが好ましい。
【００３４】
次に図２（ａ）を参照して、例えばシリコン酸化膜１０３（図１（ｃ）に表示）上にフォトレジストパターン（図示せず）を形成し、このフォトレジストパターンをマスクとしてシリコン酸化膜を選択的にエッチングする。次いでこのフォトレジストパターンとシリコン酸化膜１０３をマスク層として選択的なエッチングにより、ボディ領域１０４を貫通してエピタキシャル層１０２のＮ型部に達するトレンチを形成する。その後上記フォトレジストパターンとシリコン酸化膜１０３を除去する。トレンチの深さは例えば約１μｍである。
【００３５】
次に図２（ｂ）に示すように、例えば９６０℃、３０分間の熱酸化を行い、トレンチ内面に厚さ５０ｎｍのゲート絶縁膜１０７を成長させる。さらに高温、例えば１１００℃を用いる場合は酸化処理時間を２分とする。この工程は熱処理と見なされるので、注入不純物であるボロンはボディ領域１０４全体にわたって電気的に活性化される。このように本実施形態による製造方法では、ゲート絶縁膜１０７の形成工程とボロンなどの不純物活性化熱処理とを兼ねている。それと同時に炭素ドープ領域１０６の外部にあるボロンはＮ型のエピタキシャル層１０２中を下方に向かって拡散し、これによってトレンチ側壁に形成されたゲート絶縁膜１０７と接するボディ領域１０４の部位においてボロン濃度は低下し、また同時にボディ領域１０４の深さは約０．５μｍに増加する。
【００３６】
一方、炭素領域１０６内では上記熱酸化の高温下でも炭素はほとんど拡散しないので炭素ドープ領域１０６の大きさもほとんど変化しない。これに加えて、炭素の存在によりボロン拡散が抑制される。特に熱酸化工程中シリコン単結晶内の置換位置に入った一部の炭素のボロンの拡散阻止能は大きく、拡散の抑制に寄与している。こうして炭素ドープ領域１０６からその外部へのボロン拡散量が大幅に減少するので、炭素ドープ領域１０６内のボロン濃度はその外部に比べて高く維持される。換言すればボディ領域１０４中に、トレンチ側壁近傍におけるボディ領域１０４のボロン不純物濃度と比較して高い不純物濃度の領域が形成される。
【００３７】
また炭素ドープ領域１０６と重なるボディ領域１０４の部分の深さは、それ以外の領域より浅いままとなる。その結果ボディ領域１０４の底面（すなわちＮ型エピタキシャル層１０２とのＰＮ接合）は炭素ドープ領域１０６へ向かって上方に凸形状となる。
【００３８】
本実施形態のように炭素の平均濃度が３×１０20／ｃｍ3前後の高濃度である場合、ボロン拡散はほとんど起こらず、炭素ドープ領域１０６内のボロン濃度はほぼゲート酸化膜１０７形成前の値を維持する。また炭素ドープ領域１０６と重なる部分では、ボディ領域１０４の深さも炭素ドープ領域１０６より浅い状態を維持する。
【００３９】
次に図２（ｃ）に示すように、公知の方法を用いてトレンチ内部にＮ型多結晶シリコンを埋め込みゲート電極１０８を形成する。ゲート電極１０８の上面をボディ領域１０４の上面より低く形成することによって生じたトレンチの凹部にはシリコン酸化膜などの絶縁膜１０９をさらに埋め込み形成する。ここでゲート電極１０８の材料となる多結晶シリコンの膜は減圧ＣＶＤ法により６００℃〜６５０℃程度の温度で、また絶縁膜１０９は３００℃〜７５０℃程度の温度で堆積する。しかしこれらの堆積工程はゲート絶縁膜１０７の形成工程と比較してかなり低温であるので、ボディ領域１０４を構成するボロンの拡散にはほとんど影響を及ぼさない。
【００４０】
次に図３（ａ）に示すように、ボディ領域１０４の表面部に例えばリンをエネルギー７０ｋｅＶ、ドーズ量４×１０15／ｃｍ2でイオン注入しＮ型のソース領域１１０を形成する。ソース領域１１０の不純物濃度プロファイルのピーク位置は、ソース領域１１０の表面から９０ｎｍ、ピーク濃度は４×１０20／ｃｍ3である。
【００４１】
さらに図示していないがフォトレジスト膜をマスク層として、炭素ドープ領域１０６の内側に、例えばボロンをエネルギー５ｋｅＶ、ドーズ量４×１０15／ｃｍ2でイオン注入し、Ｐ型の高不純物濃度領域（以下Ｐ型ウェル領域という）１１１を形成する。このＰ型ウェル領域１１１の不純物濃度プロファイルにおけるピーク位置は、Ｐ型ウェル領域１１１の表面から２０ｎｍ、ピーク濃度は１×１０21／ｃｍ3となる。このようなイオン注入条件によれば、Ｐ型ウェル領域１１１を構成するボロンがソース領域１１０のＮ型不純物濃度を相殺すると共にＰ型ウェル領域１１１がソース領域１１０より深くなり、ボディ領域１０４と接続する。
【００４２】
この後ソース領域１１０およびＰ型ウェル領域１１１を活性化するために、例えば１０７５℃、６秒の短時間熱処理を行う。Ｐ型ウェル領域１１１を構成するボロンは、高濃度であるにもかかわらず熱処理が短時間であることと、炭素ドープ領域１０６内に形成されていることにより垂直方向にも水平方向にも拡散が阻止される。従ってＰ型ウェル領域１１１が著しく拡大し、トレンチ側壁に沿ったこのＭＯＳ型トランジスタのチャネル領域近傍において、ボディ領域１０４の不純物濃度を変動させることはない。
【００４３】
最後に図３（ｂ）に示すように、ＭＯＳ型トランジスタが形成されている領域全面に、例えばＴｉ／ＴｉＮバリアメタルとアルミニウム合金膜からなる電極１１２を形成する。Ｐ型ウェル領域１１１は電極１１２とのコンタクト領域として作用し、これによってボディ領域１０４がトランジスタの動作中、一定の電位に保たれる。またソース領域１１０とボディ領域１０４とはＰ型ウェル領域１１１を介して短絡し、ソース領域１１０とゲート電極１０８とはゲート絶縁膜１０７と絶縁膜１０９とによって電気的に絶縁される。以上のようにして本実施形態によるＭＯＳ型トランジスタを含むトレンチゲート半導体装置を製造することができる。
【００４４】
本実施形態によるトレンチゲート半導体装置の製造方法は、ボディ領域１０４の一部に炭素ドープ領域１０６を重ねて形成すると共に（図１（ｃ）の工程）、炭素ドープ領域１０６をトレンチから離間するように設ける（図２（ａ）の工程を参照）工程を備えている。上に述べたように炭素ドープ領域１０６と重なるボディ領域１０４内の不純物（Ｐ型不純物：ボロン）は、ゲート絶縁膜１０７の成長工程における高温熱処理を受けても炭素により拡散が抑制される。その結果炭素ドープ領域１０６内に周囲より不純物濃度の高い領域がトレンチ側壁に沿ったチャネル領域から離間して自動的に形成できる。
【００４５】
ボディ領域中に形成される上記高不純物濃度領域は、後に詳細に説明するように縦型のトレンチゲート半導体装置（ＭＯＳ型トランジスタ）のアバランシェ破壊耐量を向上させる役目を果たす領域であり、その不純物濃度が高いほど、また抵抗が低いほどその効果が大きい。
【００４６】
図８は、ＭＯＳ型トランジスタのＰ型ボディ領域を構成するボロンの、トレンチ間における濃度分布を数値シミュレーションした結果を示す一例の図であり、図８（ａ）は炭素ドープ領域を形成しない場合、図８（ｂ）は炭素ドープ領域を形成した場合である。このシミュレーションの対象となったＭＯＳ型トランジスタの寸法はトレンチ間隔を含め両者同一である。またシミュレーションにおける製造工程条件は、炭素ドープ領域形成工程の有無を除き、基本的に本実施形態の図１（ａ）〜図２（ｃ）におけるゲート電極形成までの製造フローに従うものであり、図８（ａ）、（ｂ）に対して同一である。ただしシミュレーションに対するイオン注入条件等具体的条件は本実施形態に説明した条件とは異なる。
【００４７】
図８（ａ）、（ｂ）には矢印でボロン濃度約２×１０17／ｃｍ3の等濃度線を示しているが、これを基準として図を見ると、図８（ｂ）の方がトレンチ間のボディ領域中央部に、より高い不純物濃度領域が形成されていることがわかる。炭素ドープ領域を形成しない図８（ａ）においてもトレンチ間の中央からトレンチに近づくにつれてボロン濃度が減少する分布が見られる。しかしながらこれはトレンチ側壁にゲート絶縁膜を熱酸化で形成する際に、ボディ領域のボロンの一部がゲート絶縁膜中に取り込まれる偏析に起因するものであり、炭素に関係するものではない。
【００４８】
本実施形態に係る製造方法によれば、炭素ドープ領域がボディ領域中の不純物の水平拡散を強く抑制する。このためボディ領域中に従来より高不純物濃度の領域を容易に形成できるだけでなく、高不純物濃度領域を、近傍にチャネル領域が存在するトレンチ側壁から十分離間して形成することができる。従ってトレンチ間隔を縮小しても、閾値電圧等の電気的特性における設計値からのズレやバラツキ等を生じることなくトレンチゲート半導体装置を製造することができる。このようにして破壊耐量を高く維持しつつトレンチゲート半導体装置の低オン抵抗化や小型化が容易に実現できる。
【００４９】
従来、例えば耐圧が数十Ｖのトレンチゲートを有する縦型ＭＯＳトランジスタにおいてはトレンチのピッチが約１μｍ前後、トレンチ幅が３００ｎｍに設定されるので、トレンチ間のボディ領域を形成すべき領域幅は約７００ｎｍである。例えばボディ領域の中央部に特許文献１に記載され、高破壊耐量を確保するための高濃度領域３４（図１０を参照）を従来の方法で形成する場合、トランジスタの製造工程中に実施される種々の熱処理によって生じる不純物拡散とそれによる高濃度領域３４のサイズの拡大を考慮すること、および高濃度領域３４から拡散した不純物がトランジスタの設定閾値電圧を変化させないように、トレンチ側壁に沿うチャネル領域から高濃度領域３４を十分離すことが特に必要となる。
【００５０】
具体的に、例えばトレンチ側壁から２５０ｎｍ程度の十分大きな距離だけ離して高濃度領域３４用イオン注入層を形成すると仮定した時、高濃度領域３４の幅を２００ｎｍにしなければならない。しかしボディ領域の幅約７００ｎｍと比較して２００ｎｍという幅は相対的に狭いこと、また高濃度領域３４から外方への不純物拡散によりこの領域中の不純物濃度が低下すること、等のため、この領域の抵抗を十分なアバランシェ破壊耐量を得ることができるほど低くできない。さらに従来の製造方法においては、高濃度領域３４を形成するためのイオン注入マスク寸法の変動やマスクの位置合わせ誤差に起因して生ずる高濃度領域３４とトレンチ側壁との距離変動に対して、トランジスタの閾値電圧の変動やバラツキが敏感である。高濃度領域３４の幅はイオン注入直後で狭くても熱処理後拡大するからである。
【００５１】
これに対して耐圧が数十Ｖの本実施形態によるＭＯＳ型トランジスタにおいては、例えばトレンチのピッチを０．９μｍ、トレンチ幅を３００ｎｍ、ボディ領域幅を６００ｎｍ、炭素ドープ領域幅を２００ｎｍと設定する。これにより炭素ドープ領域（すなわち炭素ドープ領域の端部）とトレンチ側壁間の距離は２００ｎｍとなる。この２００ｎｍという距離は、炭素が高温熱処理雰囲気下でもほとんど拡散しないという理由で、トレンチ側壁に沿うＭＯＳ型トランジスタのチャネル領域や、チャネル領域とゲート絶縁膜との界面に炭素が電気的悪影響を及ぼさない距離である。
【００５２】
そしてボディ領域中に形成される前述の高不純物濃度領域もまた、高温熱処理を経てもほぼ炭素ドープ領域内から外方へ拡大しないのでトレンチ側壁と十分離間した状態を維持し、トレンチ側壁近傍のチャネル領域等に電気的悪影響を及ぼすことはない。このため、本実施形態では炭素ドープ領域を形成するためのイオン注入マスク（図１（ｃ）のフォトレジスト膜１０５）に多少の寸法変動や位置合わせ誤差があってもほとんどトランジスタ特性を劣化させるに至らない。
【００５３】
もし炭素ドープ領域中の平均炭素濃度が２×１０20／ｃｍ3程度以上であれば炭素ドープ領域の幅をさらに大きくし、トレンチ側壁との距離を６０ｎｍ程度まで縮めることができる。このようにした場合はボディ領域中の高不純物濃度領域をトレンチ側壁に同じ距離だけ近づけることができ、従って幅を大きくできる。このようにして高不純物濃度領域がより低抵抗となるので破壊耐量の向上には有利である。
【００５４】
次にアバランシェ破壊耐量について説明する。図９はトレンチゲートを有するＭＯＳ型トランジスタのアバランシェ破壊特性について、数値シミュレーションした結果を示すグラフである。図中の「本発明」は図３（ｂ）に示した断面構造を有するＭＯＳ型トランジスタに相当し、炭素ドープ領域を有する。「従来」は「本発明」のＭＯＳ型トランジスタから炭素ドープ領域が除去されていることを除いて、「本発明」の基本断面構造を有するトランジスタに相当し、各部の寸法は「本発明」と同一である。シミュレーションにおけるＭＯＳ型トランジスタのバイアス条件は、ソース領域上に形成された電極およびゲート電極が０Ｖ、ドレイン領域に接続する電極の電圧（ドレイン電圧：ＶＤ）が可変である。図の横軸はドレイン電圧ＶＤ、縦軸はドレイン電流ＩＤである。
【００５５】
図９に示すシミュレーション結果は図３（ｂ）に示すＭＯＳ型トランジスタを基本とした結果であるから、便宜的に図３（ｂ）を参照して図９の電流−電圧特性を簡単に説明する。最初にＶＤを０Ｖから上昇させていくと高不純物濃度のＮ型半導体基板１０１に正電圧が印加される。そしてエピタキシャル層１０２のＮ型領域とボディ領域１０４とのＰＮ接合は逆方向にバイアスされてこの両者に空乏層が広がるがこの状態ではＩＤはほとんど０である。
【００５６】
図３（ｂ）に示すような縦型のトランジスタでは、上記ＰＮ接合の耐圧は基本的にエピタキシャル層１０２のＮ型領域の厚さと不純物濃度で決まる。ＶＤをこの耐圧を超えてさらに上昇させると空乏層はトレンチの底部を取り囲むように広がり、電界強度が最大となるトレンチ底部のコーナー部でキャリアのインパクトイオン化が生じてＩＤが流れ始める。インパクトイオン化によるキャリアの増倍現象が大きくなるとＩＤが増加していき、ボディ領域１０４内では熱平衡状態での濃度を超える過剰キャリアが蓄積する。さらにボディ領域１０４を流れるＩＤとＩＤの経路に沿うボディ領域１０４の抵抗によってボディ領域１０４の電位が上昇し、ソース領域１１０の電位障壁を超えるようになると急激にＩＤが増加し負性抵抗状態に入る。
【００５７】
このようにしてドレイン領域（半導体基板１０１およびＮ型エピタキシャル層１０２）をコレクタ、ボディ領域１０４をベース、ソース領域１１０をエミッタとする寄生ＮＰＮバイポーラトランジスタが動作し、場合によってはＭＯＳ型トランジスタ本体がジュール熱によって破壊されるに至る。
【００５８】
そこでアバランシェ破壊耐量を図９の電流−電圧特性が負性抵抗状態に移行するポイントにおけるＩＤおよびＶＤで代表させると、このＩＤ、ＶＤが高いほどアバランシェ破壊耐量が大きいといえる。図９に「本発明」および「従来」に対するアバランシェ破壊耐量代表点をそれぞれ矢印ａおよびｂで示してある。「本発明」のＭＯＳ型トランジスタのアバランシェ破壊耐量をＩＤだけで見て、「従来」より約１０％向上できたことが分かる。本実施形態による製造方法によれば、例えば図８を用いて説明したように、ボディ領域に炭素ドープ領域を重ねて形成することによって炭素ドープ領域内の不純物濃度を特に高くすることができる。その結果ボディ領域のこの部分が低抵抗となった、すなわち寄生ＮＰＮバイポーラトランジスタのベース抵抗が低減されたために寄生動作し難くなったものと考えられる。
【００５９】
アバランシェ破壊耐量の向上効果は、前述の従来のＭＯＳ型トランジスタの具体例（トレンチピッチ：約１μｍ、トレンチ幅：３００ｎｍ、ボディ領域幅：約７００ｎｍ）と本実施形態によるＭＯＳ型トランジスタの具体例（トレンチピッチ：０．９μｍ、トレンチ幅：３００ｎｍ、ボディ領域幅：６００ｎｍ）との比較においても同様であり、前者を約１０％上回るアバランシェ破壊耐量が後者に対して得られた。
【００６０】
本実施形態による製造方法の好ましい工程フローは図１〜図３に示した通りであるが、この工程フローの一部は変更することができる。図４は本実施形態の製造方法における変形工程を示す工程断面図である。この工程は図１（ｃ）に示した工程に代えて実施する。図１（ｂ）に示す工程と同条件でＰ型ボディ領域１０４を形成した後、図４に示すように、シリコン酸化膜１０３上に、所定の領域に開口パターンを有するフォトレジスト膜１０５を形成する。開口パターンは、後の工程においてエピタキシャル層１０２に形成されるトレンチの間の領域に設けられている。
【００６１】
この後フォトレジスト膜１０５をマスク層とし、シリコン酸化膜１０３を通じてエピタキシャル層１０２に形成したボディ領域１０４に、図１（ｃ）の工程と同条件で炭素イオン注入を行い炭素ドープ領域１０６を選択的に形成する。これに連続してフォトレジスト膜１０５をマスク層とし、ボディ領域１０４にボロンをイオン注入し、Ｐ型の高不純物濃度領域（以下Ｐ型ウェル領域という）１１３を形成する。このＰ型ウェル領域１１３は図３（ａ）の工程で形成したＰ型ウェル領域１１１に相当する領域であり、従ってこれと同一イオン注入条件で形成する。その後フォトレジスト膜１０５を除去する。
【００６２】
次に図２（ａ）〜（ｃ）に示した工程を行う。特にゲート絶縁膜１０７の形成工程（図２（ｂ）参照）では最初の実施形態と同様に、炭素の存在によりＰ型ウェル領域１１３が炭素ドープ領域１０６から外部へほとんど拡大しない。またＰ型ウェル領域１１３の直下に位置するボディ領域１０４の部分はＰ型不純物（ボロン）濃度が高い領域に変化する。この工程変形例では、図３(ａ)に対応する工程では基本的にＰ型ウェル領域１１１を形成する必要はないが、特に必要ならば形成しても良い。図４の工程の前に行う工程は図１（ａ）、（ｃ）の工程と同一であり、図３（ａ）の後に行う工程は図３（ｂ）の工程と同一である。
【００６３】
なお、図４の工程で炭素ドープ領域１０６とＰ型ウェル領域１１３の形成順を逆にすることも可能である。また本変形工程を採用した場合は、Ｐ型ウェル領域１１３が図２(ｂ)の工程でゲート絶縁膜形成に伴う高温熱処理を受けることもあり、Ｐ型ウェル領域１１３のボロンの拡散を抑制するために、ボロン濃度ピーク位置を炭素ドープ領域１０６の炭素濃度ピーク位置より予め浅くしておくことが好ましい。
【００６４】
Ｐウェル領域１１３や１１１は本来ボディ領域１０４と電極１１２（図３（ｂ）参照）との良好な電気的接触を得るためのものであるが、アバランシェ破壊耐量の向上にも部分的に寄与している。従って本変形工程を採用すればＰ型ウェル領域１１３を炭素ドープ領域１０６と実質的にほぼ同一幅に形成でき、Ｐウェル領域１１１よりは幅広でより一層低抵抗となる。これによってアバランシェ破壊耐量を改善できる。
【００６５】
その他本実施形態による半導体装置の製造方法では、炭素ドープ領域を形成する炭素イオン注入、およびＰ型ウェル領域を形成するＰ型不純物イオン注入を、それぞれ異なる注入エネルギーを用いて複数回ボディ領域の同一場所に実施しても良い。この方法を用いて炭素ドープ領域およびＰ型ウェル領域を深く形成し、それらの表面から深部に至るまでの不純物濃度を高くすることができる。特にＰ型ウェル領域は炭素ドープ領域より深くならない範囲でボディ領域の底面まで達する深さに形成しても良い。このようにするとＰ型ウェル領域だけでもアバランシェ破壊耐量を向上させることができる。
【００６６】
（実施形態２）
図５〜図７は、本発明の第２の実施形態に係る半導体装置の製造方法を示す工程断面図である。本実施形態において例示する半導体装置も第１の実施形態と同様にトレンチゲート半導体装置であり、少なくとも縦型のＮチャネルＭＯＳ型トランジスタを含む。そして各図は当該ＭＯＳ型トランジスタの主要部を示している。
【００６７】
まず図５（ａ）に示すように、高不純物濃度６×１０19／ｃｍ3のＮ型単結晶シリコン基板（半導体基板）１２１上に低不純物濃度２×１０16／ｃｍ3のＮ型シリコンエピタキシャル層１２２を例えば厚さ３μｍに成長させる。次に図５（ｂ）に示すように、エピタキシャル層１２２上に薄い保護用のシリコン酸化膜１２３を成長させ、シリコン酸化膜１２３を通してエピタキシャル層１２２にＰ型不純物、例えばボロンをイオン注入する。この後必要に応じて高温熱処理を施し、深さ約０．５μｍとしてＭＯＳ型トランジスタのＰ型ボディ領域１２４を形成する。
【００６８】
さらにシリコン酸化膜１２３を通じてＭＯＳ型トランジスタとなるべき領域のエピタキシャル層１２２全面に炭素イオン注入を行い炭素ドープ領域１２５を形成する。炭素ドープ領域１２５はボディ領域１２４より少し深く形成する。本実施形態における炭素ドープ領域１２５の範囲は炭素濃度５×１０18／ｃｍ3以上の領域とする。図５(ｂ)に示すように炭素ドープ領域１２５はボディ領域１２４全体をその内部に包含している。
【００６９】
次に図５（ｃ）に示すように、シリコン酸化膜１２３上に、所定の領域に開口パターンを有するフォトレジスト膜１２６を形成する。開口パターンは、第１の実施形態と同じく後の工程においてエピタキシャル層１２２に形成されるトレンチの間の領域に設けられている。この後フォトレジスト膜１２６をマスク層としてボロンをエピタキシャル層１２２にイオン注入し、Ｐ型の不純物領域１２７を選択的に形成する。Ｐ型不純物領域１２７の不純物濃度はボディ領域１２４よりも高いが１×１０20／ｃｍ3未満である。またＰ型不純物領域１２７の深さはボディ領域１２４と同程度あるいはそれより少し深いが炭素ドープ領域１２５より浅い。Ｐ型不純物領域１２７のボロンイオン注入条件はこのような条件を満足するように適宜設定される。Ｐ型不純物領域１２７の形成後フォトレジスト膜１０５を除去する。
【００７０】
次に図６（ａ）に示すように、第１の実施形態と同様な方法を用い、選択的なエッチングにより、ボディ領域１２４を貫通してエピタキシャル層１２２のＮ型部に達するトレンチを形成する。トレンチの深さは例えば約１μｍである。次に図６（ｂ）に示すように、例えば９６０℃、３０分間の熱酸化を行い、トレンチ内面に厚さ５０ｎｍのゲート絶縁膜１２８を成長させる。この工程による高温熱処理を受けて、Ｐ型注入不純物であるボロンはボディ領域１２４およびＰ型不純物領域１２７全体にわたって電気的に活性化される。
【００７１】
炭素ドープ領域１２５は本ＭＯＳ型トランジスタの形成領域全面に形成されたので、トレンチ側壁のゲート絶縁膜１２８に沿うチャネル領域（ボディ領域１２４とゲート絶縁膜１２８との界面とゲート絶縁膜１２８の近傍）にも炭素ドープ領域１２５が重なって形成されている。このため炭素ドープ領域１２５はチャネル領域の電気特性を劣化させない程度の低炭素濃度に設定する。その結果ゲート絶縁膜１２８の成長中、ボディ領域１２４を構成するＰ型不純物ボロンの拡散は抑制されるが完全には抑制されないので、ある程度のボロン拡散が生じボディ領域１２４の深さはゲート絶縁膜１２８との界面において約０．６μｍに増加する。
【００７２】
これに対して炭素はほとんど拡散しないのでボディ領域１２４の深さはこの工程以後図６（ｂ）に示すように炭素ドープ領域１２５より僅かに深くなる。またＰ型不純物領域１２７のボロン濃度がボディ領域１２４より高いので、Ｐ型不純物領域１２７の直下においてより多くのＰ型不純物が下方へ拡散し、この領域でボディ領域１２４は下方へ僅かに凸となった形状を示す。しかしながら実質的にＰ型不純物は炭素によって拡散が抑制されるのでＰ型不純物領域１２７を形成するためにイオン注入されたボロンは、本ＭＯＳ型トランジスタの閾値電圧などの特性を変化させるほど水平方向に拡散することがない。なお、Ｐ型不純物領域１２７の深さは炭素ドープ領域１２５と同等以下の状態で留まっており、このようにすることが望ましい。
【００７３】
次に図６（ｃ）に示すように、第１の実施形態と同様にしてトレンチ内部にＮ型多結晶シリコンを埋め込みゲート電極１２９を形成する。さらにゲート電極１２９の上部に生じたトレンチの凹部にシリコン酸化膜などの絶縁膜１３０をさらに埋め込み形成する。この工程においてもゲート電極１２９の材料となる多結晶シリコン膜や絶縁膜１３０の堆積工程における温度は、ボディ領域１２４およびＰ型不純物領域１２７中のボロン拡散にほとんど影響を及ぼさない。
【００７４】
次に図７に示すように、第１の実施形態と同様にしてボディ領域１２４の表面部に例えばリンをエネルギー７０ｋｅＶ、ドーズ量４×１０15／ｃｍ2でイオン注入しＮ型のソース領域１３１を形成する。さらに図示していないがフォトレジスト膜をマスク層として、Ｐ型不純物領域１２７の内側に、例えばボロンをエネルギー５ｋｅＶ、ドーズ量４×１０15／ｃｍ2でイオン注入し、Ｐ型の高不純物濃度領域（Ｐ型ウェル領域）１３２を形成する。このＰ型ウェル領域１３２の不純物濃度はＰ型不純物領域１２７よりも高い。
【００７５】
この後ソース領域１３１およびＰ型ウェル領域１３２を活性化するために、例えば１０７５℃、６秒の短時間熱処理を行う。しかしながらこのような短時間熱処理を行っても、ボディ領域１２４には炭素がドープされているのでＰ型ウェル領域１３２が著しく拡大してトレンチ側壁に沿うチャネル領域近傍のボディ領域１２４の不純物濃度を変動させることはない。最後に第１の実施形態と同様に全面に、例えばＴｉ／ＴｉＮバリアメタルとアルミニウム合金膜からなる電極１３３を形成する。
【００７６】
以上に説明したように、本実施形態に係る半導体装置の製造方法は、特にトレンチ間のボディ領域１２４に重ねて炭素ドープ領域を形成する工程、およびボディ領域１２４よりＰ型不純物濃度が高いＰ型不純物領域１２７を炭素ドープ領域１２５内に形成する工程を備えている。Ｐ型不純物領域１２７はその高い不純物濃度によって寄生ＮＰＮバイポーラトランジスタの動作を防止し、アバランシェ破壊耐量を向上させる能力を有する。そしてＰ型不純物領域１２７は炭素ドープ領域１２５中に設けられるので、ゲート絶縁膜形成時のような高温熱処理などを施してもＰ型不純物領域１２７中のＰ型不純物の拡散が効率的に抑制される。従ってこのＰ型不純物がトレンチ側壁近傍のチャネル領域等に到達して特性を劣化させることがない。
【００７７】
本実施の形態によれば、トレンチ間隔を縮小しても電気的特性を劣化させることなく不純物濃度の高いＰ型不純物領域によりボディ領域の抵抗を低減して所定の破壊耐量を維持でき、半導体装置の低オン抵抗化やチップサイズの縮小が実現できる。
【００７８】
上記第１および第２の実施形態において示した熱酸化工程を伴うゲート絶縁膜形成、ボディ領域形成、炭素ドープ領域形成、高不純物濃度のＰ型不純物領域形成等を行う工程順は一例である。トレンチゲート半導体装置の製造工程においては、ゲート絶縁膜形成工程を高温且つ比較的長時間で行わざるを得ず、そのために不純物拡散の程度はこの工程によって決定されるといえる。従ってゲート絶縁膜形成工程と他の工程との工程順は制限を受ける。しかしながらゲート絶縁膜形成工程と、ボディ領域形成、炭素ドープ領域形成、Ｐ型不純物領域形成等の各工程は第１および第２の実施形態にかかわらず、製造工程フロー中の種々の工程位置に入れて工程順を変更することが可能である。
【００７９】
第１の実施形態による製造方法を変更してゲート絶縁膜形成工程を炭素ドープ領域形成前に行う場合は、ボディ領域形成をゲート絶縁膜形成後に行う。ゲート絶縁膜形成工程を炭素ドープ領域形成後に行う場合は基本的にボディ領域形成をどの時点で行ってもよい。例えばボディ領域形成をゲート絶縁膜形成後に行う場合は、新たな熱処理を追加すればボディ領域中に不純物濃度の高い領域を形成することができる。
【００８０】
また第１の実施形態の上記変形例のような高不純物濃度領域（図４の１１３参照、あるいは第２の実施形態におけるＰ型不純物領域（図５（ｃ）の１２７参照）に相当する不純物領域でもよい）を追加した上で製造方法を変更し、ゲート絶縁膜形成工程を炭素ドープ領域形成前に行う場合は、少なくとも前記高不純物濃度領域形成をゲート絶縁膜形成後に行う。ゲート絶縁膜形成工程を炭素ドープ領域形成後に行う場合は基本的に高不純物濃度領域形成をどの時点で行ってもよい。
【００８１】
第２の実施形態による製造方法の変更についても同様である。ゲート絶縁膜形成工程を炭素ドープ領域形成前に行う場合は、少なくとも高不純物濃度領域（図５（ｃ）の１２７参照）形成をゲート絶縁膜形成後に行う。ゲート絶縁膜形成工程を炭素ドープ領域形成後に行う場合は基本的に高不純物濃度領域形成をどの時点で行ってもよい。
【００８２】
本発明の実施形態では、ボロン等の導電型決定不純物の、半導体層中における拡散速度を抑制する拡散抑制元素として炭素を示したが、これ以外にフッ素、窒素等も使用可能である。またトレンチゲート半導体装置としてＮチャネルＭＯＳ型トランジスタを含むものを示したが、ドレイン領域、ボディ領域、ソース領域、Ｐ型不純物領域、Ｐ型ウェル領域の導電型を反転させたＰチャネルＭＯＳ型トランジスタを含むデバイスであってよい。さらにＭＯＳ型トランジスタの他、ＩＧＢＴにも本発明を適用することができる。
【産業上の利用可能性】
【００８３】
本発明は縦型のトレンチゲート半導体装置におけるボディ領域に炭素のような不純物拡散を抑制する元素を含む領域を重ねて形成し、ボディ領域中の不要な不純物拡散を抑制する技術であるが、他の微細寸法を有するデバイスにおいて、その基板中の特定の不純物領域を小さく形成したい場合にも有益である。
【符号の説明】
【００８４】
１０１、１２１  半導体基板
１０２、１２２  エピタキシャル層
１０３、１２３  シリコン酸化膜
１０４、１２４  ボディ領域
１０５、１２６  フォトレジスト膜
１０６、１２５  炭素ドープ領域
１０７、１２８  ゲート絶縁膜
１０８、１２９  ゲート電極
１０９、１３０  絶縁膜
１１０、１３１  ソース領域
１１１、１１３、１３２  Ｐ型ウェル領域
１１２、１３３  電極
１２７  Ｐ型不純物領域
【図１】
2012191053.tif 000003
【図２】
2012191053.tif 000004
【図３】
2012191053.tif 000005
【図４】
2012191053.tif 000006
【図５】
2012191053.tif 000007
【図６】
2012191053.tif 000008
【図７】
2012191053.tif 000009
【図９】
2012191053.tif 000010
【図１０】
2012191053.tif 000011
【図８】
2012191053.tif 000012