(57)【要約】【課題】小型サイズの電子部品の内部電極の露出端に電解めっきによりめっき膜を析出させようとするとき、導電性メディアと内部電極の露出端とが接触する確率が低く、十分なめっき成長が期待できない。【解決手段】セラミック層１５の積層方向に沿って、内部電極３および４が存在しない領域を非有効領域と定義したとき、非有効領域において、セラミック素体２の外表面の少なくとも２箇所に引出されるようにして、かつ、外部電極７に電気的に接続されるようにして、ダミースルー導体５を形成しておく。導電性メディアがダミースルー導体５の露出部のうち１箇所に接触すれば、残りの露出部にも通電する。これにより、外部電極７の下地となるめっき膜３３の形成のためのめっき時間が短縮される。【選択図】図３
2012156315.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層が積層されてなるもので、外表面として、互いに対向する第１および第２の主面、互いに対向する第１および第２の側面ならびに互いに対向する第１および第２の端面を有する、セラミック素体と、
前記セラミック素体の内部に配置され、第１の対向部および前記第１の対向部から前記セラミック素体の前記外表面に引出された第１の引出し部を有する、第１の内部電極と、
前記セラミック素体の内部に配置され、前記セラミック層を介して前記第１の対向部と対向する第２の対向部および前記第２の対向部から前記セラミック素体の前記外表面に引出された少なくとも２つの第２の引出し部を有する、第２の内部電極と、
前記セラミック素体の前記外表面上に配置され、前記第１の引出し部の露出端を覆う、第１の外部電極と、
前記セラミック素体の前記外表面上に配置され、前記第２の引出し部の露出端を直接覆うめっき膜を有し、前記第１の外部電極とは異なる電位に接続される、第２の外部電極と、
を備え、
前記セラミック層の積層方向に沿って、前記第１の内部電極および前記第２の内部電極がいずれも存在しない領域を非有効領域と定義したとき、
前記非有効領域において、前記セラミック素体の前記外表面の少なくとも２箇所に引出されるようにして、かつ、前記第２の外部電極に電気的に接続されるようにして、ダミースルー導体が形成されている、
積層セラミック電子部品。
【請求項２】
前記第２の内部電極は、前記第１の側面から前記第２の側面に至るようにして配置され、
前記第２の外部電極は、前記第１および第２の側面上にそれぞれ配置され、
前記ダミースルー導体は、前記第１の側面から前記第２の側面に至るようにして配置される、
請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第２の外部電極は、前記第１および第２の側面上にそれぞれ少なくとも１つずつ配置される、請求項２に記載の積層セラミック電子部品。
【請求項４】
前記第２の外部電極の前記めっき膜は、前記第１および第２の側面ならびに前記第１および第２の主面を周回するように配置される、請求項２に記載の積層セラミック電子部品。
【請求項５】
前記ダミースルー導体の少なくとも一部が、前記第１および第２の主面の各々上に露出する、請求項３または４に記載の積層セラミック電子部品。
【請求項６】
前記ダミースルー導体の少なくとも一部が、前記第１および第２の主面の各々上に、かつ、前記第１の側面から前記第２の側面にかけて露出する、請求項４に記載の積層セラミック電子部品。
【請求項７】
前記第１の内部電極は、前記第１の端面から前記第２の端面に至るようにして配置され、
前記第１の外部電極は、前記第１および第２の端面上にそれぞれ少なくとも１つずつ配置される、
請求項２ないし６のいずれかに記載の積層セラミック電子部品。
【請求項８】
前記ダミースルー導体は長方形状に形成される、請求項１ないし７のいずれかに記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミック電子部品に関するものであり、特に、セラミック素体の外表面上に形成されためっき膜を有する外部電極を備える積層セラミック電子部品に関するものである。
【背景技術】
【０００２】
近年、携帯電話、ノートパソコン、デジタルカメラ、デジタルオーディオ機器等の電子機器は小型化が進んでおり、これら電子機器には、小型化かつ高性能化が可能な積層セラミック電子部品が多数用いられている。
【０００３】
通常、積層セラミック電子部品は、複数の積層されたセラミック層を有するセラミック素体と、セラミック素体の内部に形成された内部電極と、セラミック素体の外表面上に形成された外部電極とを備える。そして、積層セラミック電子部品は、実装基板の導電ランド上に配置され、はんだなどの導電性接合材を介して基板上に実装される。
【０００４】
現在、積層セラミック電子部品には、さらなる小型化の要求がある。
【０００５】
しかしながら、積層セラミック電子部品を小型化すると、内部電極同士が対向する有効面積が小さくなるため、一般的に特性は低下する傾向にある。
【０００６】
また、多端子型の積層セラミック電子部品においては、複数のストライプ状の外部電極を狭ピッチで形成する必要があるが、従来の厚膜ペーストの焼付けによる方法ではペースト塗布精度に限界があり、高精度に外部電極を形成することは困難である。
【０００７】
これを受けて、外部電極を直接めっきにより形成する方法が提案されている。この方法によれば、薄くフラットな外部電極を形成することができるため、その分、内部電極の有効面積を広げることができる。また、内部電極の露出端にめっきが析出するため、狭ピッチであっても高精度に外部電極を形成することができる。
【０００８】
このように外部電極を直接めっきにより形成する場合において、より確実なめっき成長を実現するため、電気的特性の発現に実質的に寄与しないダミー導体（アンカータブ）を用いることが、たとえば特許文献１において提案されている。特許文献１に記載の技術によれば、内部電極の露出部だけでなくダミー導体の露出部にもめっき金属を析出させることが可能となり、より確実にめっきを成長させることができるとされている。
【０００９】
しかし、特許文献１に記載の方法によっても、たとえば、１６０８（１．６ｍｍ×０．８ｍｍ×０．８ｍｍ）以下といった小型サイズの電子部品に対して、電解めっきによりめっき膜を形成しようとする場合、めっき成長が十分に促進されないという問題に遭遇することがある。すなわち、電解めっきでは、スチールボールなどの導電性メディアと、内部電極やダミー導体の露出部と、が接触することにより通電し、その部分にめっき金属が析出する。ところが、上記のように小型化が進んでくると、露出部の面積が小さくなり、メディアと露出部との接触確率が低下するのである。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−３２７９８３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
そこで、この発明の目的は、上記のような問題を解決し得る構造を有する、積層セラミック電子部品を提供しようとすることである。
【課題を解決するための手段】
【００１２】
この発明は、次のような構成を備える積層セラミック電子部品に向けられる。
【００１３】
（１）複数のセラミック層が積層されてなるもので、外表面として、互いに対向する第１および第２の主面、互いに対向する第１および第２の側面ならびに互いに対向する第１および第２の端面を有する、セラミック素体、
（２）セラミック素体の内部に配置され、第１の対向部および第１の対向部からセラミック素体の外表面に引出された第１の引出し部を有する、第１の内部電極、
（３）セラミック素体の内部に配置され、セラミック層を介して第１の対向部と対向する第２の対向部および第２の対向部からセラミック素体の外表面に引出された少なくとも２つの第２の引出し部を有する、第２の内部電極、
（４）セラミック素体の外表面上に配置され、第１の引出し部の露出端を覆う、第１の外部電極、ならびに、
（５）セラミック素体の外表面上に配置され、第２の引出し部の露出端を直接覆うめっき膜を有し、第１の外部電極とは異なる電位に接続される、第２の外部電極。
【００１４】
そして、この発明に係る積層セラミック電子部品は、前述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００１５】
すなわち、セラミック層の積層方向に沿って、第１の内部電極および第２の内部電極がいずれも存在しない領域を非有効領域と定義したとき、非有効領域において、セラミック素体の外表面の少なくとも２箇所に引出されるようにして、かつ、第２の外部電極に電気的に接続されるようにして、ダミースルー導体が形成されていることを特徴としている。
【００１６】
好ましい実施態様では、第２の内部電極は、第１の側面から第２の側面に至るようにして配置され、第２の外部電極は、第１および第２の側面上にそれぞれ配置され、ダミースルー導体は、第１の側面から第２の側面に至るようにして配置される。
【００１７】
上記好ましい実施態様において、第２の外部電極が、第１および第２の側面上にそれぞれ少なくとも１つずつ配置されても、第２の外部電極のめっき膜が、第１および第２の側面ならびに第１および第２の主面を周回するように配置されてもよい。
【００１８】
上述の場合、ダミースルー導体の少なくとも一部は、第１および第２の主面の各々上に露出してもよい。
【００１９】
また、上述のように、第２の外部電極のめっき膜が第１および第２の側面ならびに第１および第２の主面を周回するように配置されている場合、ダミースルー導体の少なくとも一部が、第１および第２の主面の各々上に、かつ、第１の側面から第２の側面にかけて露出することが好ましい。
【００２０】
また、前述の好ましい実施態様において、第１の内部電極は、第１の端面から第２の端面に至るようにして配置され、第１の外部電極は、第１および第２の端面上にそれぞれ少なくとも１つずつ配置されることがより好ましい。
【００２１】
また、この発明において、ダミースルー導体は長方形状に形成されることが好ましい。
【発明の効果】
【００２２】
この発明によれば、非有効領域において、セラミック素体の外表面の少なくとも２箇所に引出されるようにして、すなわちセラミック素体を貫通するようにして、かつ、第２の外部電極に電気的に接続されるようにして、ダミースルー導体が形成されている。ここで、ダミースルー導体はセラミック素体の外表面における２箇所以上に露出するため、スチールボールなどのメディアがダミースルー導体の露出部のうち１箇所に接触すれば、残りの露出部にも通電する。つまり、メディアと接触する確率が高くなり、通電効率が高まる。これにより、第２の外部電極の下地となるめっき膜の形成のためのめっき時間が短縮される。
【００２３】
このようなことから、積層セラミック電子部品の小型化が進んでも、第２の外部電極のめっき膜を能率的に形成することができる。
【図面の簡単な説明】
【００２４】
【図１】この発明の第１の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１の外観を示す斜視図である。
【図２】図１に示した積層セラミックコンデンサ１の、セラミック素体２の側面１１および１２に平行な面に沿う切断部端面図である。
【図３】図１に示した積層セラミックコンデンサ１の、セラミック素体２の端面１３および１４に平行な面に沿う切断部端面図である。
【図４】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面９および１０に平行な面に沿う切断部端面図であり、第１の内部電極３が延びる面を示す。
【図５】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面９および１０に平行な面に沿う切断部端面図であり、第２の内部電極４が延びる面を示す。
【図６】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面９および１０に平行な面に沿う切断部端面図であり、ダミースルー導体５が延びる面を示す。
【図７】この発明の第２の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ａの外観を示す斜視図である。
【図８】図７に示した積層セラミックコンデンサ１ａの、セラミック素体２の端面１３および１４に平行な面に沿う切断部端面図である。
【図９】図８の一部を拡大して示す図である。
【図１０】この発明の第３の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ｂの、セラミック素体２の側面１１および１２に平行な面に沿う切断部端面図である。
【図１１】図１０に示した積層セラミックコンデンサ１ｂの、セラミック素体２の端面１３および１４に平行な面に沿う切断部端面図である。
【図１２】図１０に示した積層セラミックコンデンサ１ｂの、セラミック素体２の主面９および１０に平行な面に沿う切断部端面図であり、第１の内部電極３が延びる面を示す。
【図１３】図１０に示した積層セラミックコンデンサ１ｂの、セラミック素体２の主面９および１０に平行な面に沿う切断部端面図であり、第２の内部電極４が延びる面を示す。
【図１４】図１０に示した積層セラミックコンデンサ１ｂの、セラミック素体２の主面９および１０に平行な面に沿う切断部端面図であり、ダミースルー導体５が延びる面を示す。
【図１５】この発明の第４の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ｃの、セラミック素体２の側面１１および１２に平行な面に沿う切断部端面図である。
【図１６】図１５に示した積層セラミックコンデンサ１ｃの、セラミック素体２の端面１３および１４に平行な面に沿う切断部端面図である。
【発明を実施するための形態】
【００２５】
この発明は、１６０８（１．６ｍｍ×０．８ｍｍ×０．８ｍｍ）以下のサイズの積層セラミック電子部品に特に有用であり、中でも、１００５（１．０ｍｍ×０．５ｍｍ×０．５ｍｍ）、０６０３（０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）、０４０２（０．４ｍｍ×０．２ｍｍ×０．２ｍｍ）といったより小型サイズのものに有用である。
【００２６】
以下に、この発明を実施するための形態を説明するにあたり、積層セラミック電子部品として、積層セラミックコンデンサを例示する。
【００２７】
［第１の実施形態］
図１ないし図６は、この発明の第１の実施形態を説明するためのものである。第１の実施形態による積層セラミックコンデンサ１は、３端子タイプのものである。積層セラミックコンデンサ１は、セラミック素体２と、セラミック素体２の内部に配置された第１および第２の内部電極３および４ならびにダミースルー導体５と、セラミック素体２の外表面上に配置された第１および第２の外部電極６および７と、を備えている。以下、積層セラミックコンデンサ１の構造の詳細を、（１）セラミック素体、（２）内部電極、（３）ダミースルー導体、（４）外部電極に分けて説明し、その後、（５）製造方法について説明する。
【００２８】
（１）セラミック素体
セラミック素体２は、その外表面として、互いに対向する第１および第２の主面９および１０と、互いに対向する１対の側面１１および１２と、互いに対向する１対の端面１３および１４とを有する、ほぼ直方体状をなしている。セラミック素体２は、コーナー部および稜部に丸みがつけられていることが好ましい。
【００２９】
セラミック素体２は、図２に示すように、主面９および１０の方向に延びかつ１対の主面９および１０を結ぶ方向に積層された複数のセラミック層１５からなる積層構造を有する。セラミック層１５の各厚みは０．５〜１０μｍであることが好ましい。セラミック層１５を構成するセラミック材料としては、たとえば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などを主成分とする誘電体セラミックを用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類元素化合物などの副成分を添加したものを用いてもよい。
【００３０】
（２）内部電極
内部電極は、図４に示した複数の第１の内部電極３および図５に示した複数の第２の内部電極４を備える。複数の第１の内部電極３および複数の第２の内部電極４は、セラミック素体２の積層方向に交互に配列される。
【００３１】
（２）−１．第１の内部電極
第１の内部電極３は、図４に示すように、これと隣り合う第２の内部電極４に対向する第１の対向部１７と、第１の対向部１７からセラミック素体２の外表面に引出された第１の引出し部１８とを有する。図４において、第１の内部電極３における第１の対向部１７と第１の引出し部１８との境界が破線で示されている。この実施形態においては、第１の内部電極３は長方形状に形成される。また、第１の内部電極３は、２つの第１の引出し部１８を備え、２つの第１の引出し部１８の一方および他方は、それぞれ、第１および第２の端面１３および１４に露出する露出端１９を与えている。言い換えると、第１の内部電極３は、第１の端面１３から第２の端面１４に至るようにして配置される。
【００３２】
（２）−２．第２の内部電極
第２の内部電極４は、図５に示すように、これと隣り合う第１の内部電極３に対向する第２の対向部２１と、第２の対向部２１からセラミック素体２の外表面に引出された少なくとも２つの第２の引出し部２２とを有する。この実施形態においては、第２の内部電極４は十字形状に形成され、第２の引出し部２２の数は２つである。２つの第２の引出し部２２の一方および他方は、それぞれ、第１および第２の側面１１および１２に露出する露出端２３を与えている。言い換えると、第２の内部電極４は、第１の側面１１から第２の側面１２に至るようにして配置される。
【００３３】
（２）−３．その他
内部電極３および４を構成する導電材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
【００３４】
また、内部電極３および４の各厚みは、０．３〜２．０μｍであることが好ましい。
【００３５】
第１の内部電極３の第１の対向部１７と第２の内部電極４の第２の対向部２１とがセラミック層１５を挟んで対向する領域において静電容量が生じる。図２に示すように、セラミック素体２において、この領域を有効領域２５と定義する。他方、セラミック層１５の積層方向に沿って、第１の内部電極３および第２の内部電極４がいずれも存在しない領域を非有効領域２６と定義する。非有効領域２６は外層と呼ばれることもある。この実施形態において、非有効領域２６は、セラミック素体２の第１の主面９側および第２の主面１０側にそれぞれ存在する。
【００３６】
（３）ダミースルー導体
図２および図３に示すように、ダミースルー導体５は非有効領域２６に配置される。
【００３７】
ダミースルー導体５は、セラミック素体２の外表面の少なくとも２箇所に引出される。この実施形態において、ダミースルー導体５は、長方形状に形成され、セラミック素体２の外表面の２箇所、すなわち、第１の側面１１および第２の側面１２にそれぞれ引出される。言い換えると、ダミースルー導体５は、第１の側面１１から第２の側面１２に至るようにして配置される。このようにして、ダミースルー導体５は、第１および第２の側面１１および１２にそれぞれ露出する露出端２７を有する。
【００３８】
ダミースルー導体５は、上述のように、２箇所以上に露出端２７を有するため、スチールボールなどのメディアがある特定の露出端２７に接触すれば、残りの露出端２７にも通電する。つまり、ダミースルー導体５が２箇所以上の露出端２７を有すると、メディアと接触する確率が高くなり、通電効率が高まる。これにより、後述する第２の外部電極７の下地層となるめっき膜を形成するために必要なめっき時間が短縮される。
【００３９】
ダミースルー導体５は、静電容量の形成に実質的に寄与しない。なお、ダミースルー導体５のうち有効領域２５に最も近いものは、有効領域２５の最上層または最下層に配置された第１の内部電極３との間に静電容量を形成することがあり得るが、この場合でも、両者の間で発生する静電容量が極力小さくなるように設計され得る。たとえば、両者の間の距離が第１の内部電極３および第２の内部電極４の対向距離に比べて長く設計されたり、両者の重なり面積が第１の内部電極３および第２の内部電極４の対向面積に比べて小さくされたりする。あるいは、有効領域２５において、第２の内部電極４が最上層および最下層に配置されるようにしてもよい。
【００４０】
ダミースルー導体５は、図２および図３に示すように、セラミック層１５の積層方向に沿って連続して複数枚積層されている。また、ダミースルー導体５は、非有効領域２６においてそれぞれ１０〜６０枚程度配置されていることが好ましく、この場合、第１および第２の側面１１および１２（非有効領域２６の高さ位置）において、第２の外部電極７の下地層となるめっき膜を成長させやすくなる。
【００４１】
ダミースルー導体５は、内部電極３および４と同じ材料からなることが好ましく、ダミースルー導体５を構成する導電材料としては、前述したように、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
【００４２】
ダミースルー導体５の厚みは０.３〜２.０μｍであることが好ましい。
【００４３】
（４）外部電極
（４）−１．第１の外部電極
第１の外部電極６は、セラミック素体２の第１および第２の端面１３および１４上にそれぞれ配置されている。この実施形態では、第１の外部電極６は、第１および第２の主面９および１０ならびに第１および第２の側面１１および１２にまで回り込んでいる。
【００４４】
第１の外部電極６は、第１の内部電極３と電気的に接続されるようにして、第１の引出し部１８の露出端１９を覆う。第１の外部電極６は、図２および図４ないし図６に示すように、第１の内部電極３の第１の引出し部１８の露出端１９と接触する下地層２９およびその上に必要に応じて形成される上層３０を含む。
【００４５】
下地層２９は、焼結金属膜、導電性樹脂膜などにより構成され得る。下地層２９が焼結金属膜から構成される場合、焼結金属膜は、セラミック素体２および内部電極３および４と同時焼成したコファイアによって得られたものでも、焼成後のセラミック素体２に導電性ペーストを塗布して焼き付けたポストファイアによって得られたものでもよい。下地層２９が導電性樹脂膜から構成される場合、導電性樹脂膜としては、熱硬化性樹脂および金属フィラーを混合したものを用いることができる。
【００４６】
下地層２９を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
【００４７】
下地層２９が焼結金属膜または導電性樹脂膜から構成される場合、下地層２９の厚みは、最も厚い部分において、１０〜５０μｍであることが好ましい。
【００４８】
上層３０は、めっき膜により構成される。めっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。上層３０となるめっき膜は、複数層から構成されてもよい。図示した上層３０は、第１めっき層３１とその上に形成される第２めっき層３２とから構成される。この場合、好ましくは、第１めっき層３１はＮｉめっき膜から構成され、第２めっき層３２はＳｎめっき膜から構成される。
【００４９】
上層３０となるめっき膜の厚みは、１層あたり、１〜１０μｍであることが好ましい。
【００５０】
（４）−２．第２の外部電極
第２の外部電極７は、第１の外部電極６とは異なる電位に接続されるもので、セラミック素体２の第１および第２の側面１１および１２上にそれぞれ配置されている。この実施形態では、第２の外部電極７は帯状であり、第１および第２の主面９および１０にまで回り込んでいる。ただし、第２の外部電極７は、第１および第２の主面９および１０には必ずしも回り込んでいる必要はなく、第１および第２の側面１１および１２上にのみ配置され得る。
【００５１】
第２の外部電極７は、第２の内部電極４およびダミースルー導体５と電気的に接続されるようにして、第２の引出し部２２の露出端２３およびダミースルー導体５の露出端２７を直接覆う。第１の外部電極６は、図３ないし図６に示すように、第２の内部電極４の第２の引出し部２２の露出端２３と接触する下地層３３およびその上に必要に応じて形成される上層３４を含む。
【００５２】
下地層３３は、めっき膜により構成される。めっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。めっき膜の厚みは、最も厚い部分において、１〜１５μｍであることが好ましい。
【００５３】
第２の外部電極７において上層３４が形成される場合、好ましくは、上述の下地層３３がＮｉめっき膜から構成され、上層３４がＳｎめっき膜から構成される。
【００５４】
（５）製造方法
積層セラミックコンデンサ１は、たとえば、次のようにして製造される。
【００５５】
（５）−１．
セラミック層１５となるべきセラミックグリーンシート、内部電極用導電性ペースト、および外部電極用導電性ペーストを準備する。内部電極用導電性ペーストは、ダミースルー導体用導電性ペーストを兼ねる。セラミックグリーンシートならびに内部電極用および外部電極用の各導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
【００５６】
（５）−２．
セラミックグリーンシート上に、たとえばスクリーン印刷などにより所定のパターンで導電性ペーストを印刷し、内部電極パターンおよびダミースルー導体パターンを形成する。
【００５７】
（５）−３．
内部電極パターンが印刷されていない外層用セラミックグリーンシート、ダミースルー導体パターンが印刷されたセラミックグリーンシート、内部電極パターンが印刷されたセラミックグリーンシートを、それぞれ所定枚数かつ所定順序で積層し、マザー積層体を作製する。
【００５８】
（５）−４．
マザー積層体を静水圧プレスなどの手段により積層方向にプレスする。
【００５９】
（５）−５．
マザー積層体を所定のサイズにカットし、生のセラミック素体を切り出す。
【００６０】
（５）−６．
生のセラミック素体を焼成する。これによって、図示したセラミック素体２が得られる。焼成温度は、セラミックや内部電極の材料にもよるが、９００〜１３００℃であることが好ましい。
【００６１】
この後、必要に応じて、バレル研磨を行なう。これにより、セラミック素体のコーナー部や稜部に丸みが付けられる。
【００６２】
（５）−７．
焼成後のセラミック素体２の両端面１３および１４に導電性ペーストを塗布し、焼き付けることによって、第１の外部電極６の下地層２９を形成する。焼き付け温度は、７００〜９００℃であることが好ましい。
【００６３】
（５）−８．
第１の外部電極６の下地層２９上に、上層３０における第１めっき層３１を形成するとともに、第２の外部電極７の下地層３３を形成するため、めっき処理を行なう。めっき処理では、回転バレル法による電解めっきを適用することが好ましい。めっき処理には、スチールボール、スチールショット、はんだボールなどの導電性メディアが用いられる。
【００６４】
ダミースルー導体５は、各々２つの露出端２７を有しているため、めっき工程において、導電性メディアが露出端２７のうちのいずれか１つに接触すれば、残りの露出端２７にも通電する。つまり、メディアと接触する確率が高くなり、通電効率が高まる。これにより、第２の外部電極７の下地層３３の形成のためのめっき時間が短縮される。
【００６５】
めっき処理後、６００〜９００℃の温度で熱処理を行なうことが好ましい。これにより、セラミック素体に対するめっき膜の固着力が向上する。
【００６６】
（５）−９．
必要に応じて、第１の外部電極６の上層３０における第２めっき層３２を形成するとともに、第２の外部電極７の上層３４を形成するため、めっき処理を行なう。
【００６７】
以上のようにして、積層セラミックコンデンサ１が完成される。
【００６８】
［第２の実施形態］
この発明の第２の実施形態が図７ないし図９に示されている。図７ないし図９において、図１ないし図６に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００６９】
第２の実施形態による積層セラミックコンデンサ１ａでは、第２の外部電極７ａが、下地層３３および上層３４を含めて、セラミック素体２の第１および第２の側面１１および１２ならびに第１および第２の主面９および１０を周回するように配置されていることを特徴としている。
【００７０】
第２の外部電極７ａの下地層３３を形成するためのめっき工程において生じるめっき成長の過程で、めっき膜がセラミック素体２を周回するようにつながることにより、めっきの析出ポイントとなり得る電極面積が大きくなるので、その時点から通電効率が向上し、単位時間で生成できる膜厚が厚くなる。つまり、この実施形態によれば、第２の外部電極７ａの下地層３３において、所定の膜厚を形成する時間が短くなり、コスト削減となる。
【００７１】
前述した第１の実施形態では、セラミック素体２の主面９および１０に第２の外部電極７の先端部分が存在する。当該積層セラミックコンデンサ１を実装する基板のたわみなどにより、第２の外部電極７の先端部分に応力が加わると、ここを起点に下地層３３が剥がれる可能性が高い。しかし、この実施形態では、第２の外部電極７ａがエンドレスであり、先端部分がなくなるため、剥がれの問題が起こりにくくなる。
【００７２】
また、第１の実施形態では、主面９および１０上に位置する第２の外部電極７の下地層３３の先端部分が、上層３４をめっきにより形成する際に用いられるめっき液の浸入の入り口となって、信頼性が低下する可能性がある。しかし、この実施形態では、第２の外部電極７ａの下地層３３には、先端部分が存在しないため、信頼性低下の問題も起こりにくくなる。
【００７３】
また、第２の外部電極７ａはセラミック素体２を周回するめっき膜から構成されるので、この第２の外部電極７ａを、セラミック素体２の外表面に沿う平滑なものとすることができる。このため、積層セラミックコンデンサ１ａは、その実装時に転がりにくく、姿勢を安定なものとすることができる。
【００７４】
この実施形態において、ダミースルー導体５の少なくとも一部は、図９に第１の主面９側がよく示されているように、第１および第２の主面９および１０上に、かつ、第１の側面１１から第２の側面１２にかけて露出することが好ましい。これにより、主面９および１０上にもめっきの析出ポイントが追加されるため、第２の外部電極７ａの下地層３３となる、周回するめっき膜の形成が促進される。
【００７５】
なお、ダミースルー導体５は、主面９および１０上に、その全面が露出している必要はなく、不連続状に（たとえば、まだら状に）分布して露出していてもよい。ただし、ダミースルー導体５の主面９および１０における露出部分は、第１の側面１１から第２の側面１２にかけて一様に分布していることが好ましく、また、第１の側面１１から第２の側面１２にかけて途切れることなく露出していることが望ましい。このように、第１の側面１１から第２の側面１２にかけてわずかでもダミースルー導体５が連続的に露出している部分がある場合、通電面積が主面９および１０における第１の側面１１側から第２の側面１２側にまで及ぶことになるため、最も通電効率が高くなる。
【００７６】
第１および第２の主面９および１０にダミースルー導体５を露出させるためには、たとえば、焼成後のバレル研磨の工程において、第１および第２の主面９および１０の近くに位置するセラミック層１５を削り取るようにすればよい。なお、ダミースルー導体５を露出させるため、サンドブラストを用いてもよい。
【００７７】
［第３の実施形態］
この発明の第３の実施形態が図１０ないし図１４に示されている。図１０ないし図１４において、図１ないし図６に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００７８】
第３の実施形態による積層セラミックコンデンサ１ｂでは、第１の外部電極６ｂにおいて、第１の内部電極３の第１の引出し部１８の露出端１９と接触する下地層２９ｂが、めっき膜により構成されることを特徴としている。
【００７９】
上記下地層２９ｂとなるめっき膜の形成条件は、第２の外部電極７の下地層３３を構成するめっき膜の場合と同様とすることが好ましい。これにより、第１の外部電極６ｂの下地層２９ｂと、第２の外部電極７の下地層３３とを、同時のめっきにより形成することができる。
【００８０】
第１の外部電極６ｂにおいて、下地層２９ｂがめっき膜から構成されることから、その上に形成される上層３０ｂは単層のめっき膜とされ得る。この場合、下地層２９ｂがＮｉめっき膜から構成され、上層３０ｂがＳｎめっき膜から構成されることが好ましい。
【００８１】
この実施形態では、図１２ないし図１４からわかるように、第１の外部電極６ｂは帯状であり、第１および第２の側面１１および１２には回り込んでいない。なお、図１０では、第１の外部電極６ｂは、第１および第２の主面９および１０に回り込んでいるように図示されているが、第１および第２の主面９および１０にも回り込んでいる必要はなく、第１および第２の端面１３および１４上にのみ配置され得る。
【００８２】
この実施形態では、第１の外部電極６ｂの下地層２９ｂおよび第２の外部電極７の下地層３３を構成するめっき膜の成長を容易にするため、図１０および図１３に示すように、第２の内部電極４と同一面上に第１のダミー電極４１が配置され、図１１および図１２に示すように、第１の内部電極３と同一面上に第２のダミー電極４２が配置され、図１０および図１４に示すように、ダミースルー導体５と同一面上に第３のダミー電極４３が配置されている。第１のダミー電極４１および第３のダミー電極４３は、第１の外部電極６ｂに接続される。第２のダミー電極４２は、第２の外部電極７に接続される。
【００８３】
これら第１ないし第３のダミー電極４１〜４３は、第１および第２の外部電極６ｂおよび７の下地層２９ｂおよび３３の各々を構成するめっき膜の析出ポイントとして機能し、通電効率を向上させる。また、セラミック素体２の強度向上にも寄与する。
【００８４】
第１ないし第３のダミー電極４１〜４３は、内部電極３および４ならびにダミースルー導体５と同じ金属により構成されることが好ましい。
【００８５】
［第４の実施形態］
この発明の第４の実施形態が図１５および図１６に示されている。図１５および図１６において、図１ないし図６に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００８６】
第４の実施形態による積層セラミックコンデンサ１ｃでは、セラミック層１５の積層方向に沿って上下に有効領域２５が分割されており、その間に位置する中間層が非有効領域２６とされ、この非有効領域２６に、ダミースルー導体５が配置されている。
【００８７】
この実施形態によれば、非有効領域２６となる中間層は、セラミック層１５を構成するセラミックと内部電極３および４を構成する金属との収縮率の差に起因する内部応力を減少させるように機能させることができる。
【００８８】
［他の実施形態］
この発明は、以上説明した積層セラミックコンデンサに限らず、他の積層セラミック電子部品にも適用することができる。たとえば、セラミック素体を圧電体セラミックで構成した場合は、圧電部品として機能する積層セラミック電子部品とすることができ、セラミック素体をスピネル状セラミックなどの半導体セラミックで構成した場合は、サーミスタとして機能する積層セラミック電子部品とすることができる。
【符号の説明】
【００８９】
１，１ａ，１ｂ，１ｃ  積層セラミックコンデンサ
２  セラミック素体
３  第１の内部電極
４  第２の内部電極
５  ダミースルー導体
６，６ｂ  第１の外部電極
７，７ａ  第２の外部電極
９，１０  主面
１１，１２  側面
１３，１４  端面
１５  セラミック層
１７，２１  対向部
１８，２２  引出し部
１９，２３，２７  露出端
２５  有効領域
２６  非有効領域
２９，２９ｂ  第１の外部電極の下地層
３０，３０ｂ  第１の外部電極の上層
３３  第２の外部電極の下地層
３４  第２の外部電極の上層
【図１】
2012156315.tif 000003
【図２】
2012156315.tif 000004
【図３】
2012156315.tif 000005
【図４】
2012156315.tif 000006
【図５】
2012156315.tif 000007
【図６】
2012156315.tif 000008
【図７】
2012156315.tif 000009
【図８】
2012156315.tif 000010
【図９】
2012156315.tif 000011
【図１０】
2012156315.tif 000012
【図１１】
2012156315.tif 000013
【図１２】
2012156315.tif 000014
【図１３】
2012156315.tif 000015
【図１４】
2012156315.tif 000016
【図１５】
2012156315.tif 000017
【図１６】
2012156315.tif 000018