(57)【要約】【課題】ｐ型のIII族窒化物半導体層を含む積層構造を利用して複数個の半導体装置を製造し、エッチング等して個々の半導体装置に分割すると、個々の半導体装置の側面に露出するｐ型のIII族窒化物半導体層の表面に沿ってリ−ク電流が流れてしまう。【解決手段】ｐ型のIII族窒化物半導体層８を含む積層構造の表面または裏面からｐ型のIII族窒化物半導体層８に達しない深さまでエッチングまたはダイシングし、残った厚みをへき開して個々の半導体装置に分割する。半導体装置の側面に露出するｐ型のIII族窒化物半導体層８の表面はへき開面となり、結晶欠陥が少なく、側面に沿ってリ−ク電流が流れることを防止する。【選択図】  図４
2012156250.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型のIII族窒化物半導体層を含む積層構造が側面に露出している半導体装置であり、
ｐ型のIII族窒化物半導体層の露出側面はへき開面であり、
ｐ型のIII族窒化物半導体層よりも表面または裏面に近い側の露出側面が、エッチング面またはダイシング面である半導体装置。
【請求項２】
ｐ型のIII族窒化物半導体層を含む積層構造を形成する工程と、
その積層構造の表面または裏面からｐ型のIII族窒化物半導体層に達しない深さまでエッチングまたはダイシングする工程と、
ｐ型のIII族窒化物半導体層を含む残った厚みをへき開する工程
とを備えている半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｐ型のIII族窒化物半導体層を含む積層構造を利用して製造する半導体装置とその製造方法に関する。
【背景技術】
【０００２】
ＧａＮ等のIII族窒化物半導体は、高耐圧で低損失なパワ−半導体装置を実現する有望な材料であると期待されている。特許文献１に示すように、ｐ型のIII族窒化物半導体層を含む積層構造を利用して、ダイオ−ド，トランジスタ，サイリスタ等の半導体装置を製造する技術が研究されている。通常は、一枚の積層構造内に複数個の半導体装置を作りこみ、その後に個々の半導体装置に分割する。個々の半導体装置に分割するために、積層構造の表面または裏面からエッチングまたはダイシングする。
【０００３】
ｐ型のIII族窒化物半導体層をエッチングして個々の半導体装置に分割した場合、個々の半導体装置の側面にｐ型のIII族窒化物半導体層のエッチング面が露出する。III族窒化物半導体層をエッチングすると、そのエッチング面に多数の結晶欠陥が形成されてしまう。例えばIII族窒化物半導体層をドライエッチングすると、ドライエッチング面から窒素が抜けてしまいやすい。窒素が抜けてしまった結晶欠陥はドナ−として機能する。エッチングして分割した個々の半導体装置の側面に露出するｐ型のIII族窒化物半導体層は、露出面においてｎ型化しやすい。
【０００４】
ｐ型のIII族窒化物半導体層は、多くの場合に、電子が流れることを制限する領域として作動することが予定されている。そのためにｐ型であることが求められている。それにもかかわらずに、半導体装置の側面に露出する部分でｎ型化してしまうと、ｎ型化した表面に沿って電子が流れるようになってしまう。
例えば半導体装置の内側ではｐｎ接合を利用して電流が流れないようにしているのに、半導体装置の側面ではｎ型化した面が連続してしまってリ−ク電流が流れてしまうことがある。あるいはｐ型の半導体層を利用して導体層に電流が流れないようにしているのに、ｐ型の半導体層の側面に沿って流れるリ−ク電流が導体層に流れてしまうことがある。絶縁層の上にｐ型のIII族窒化物半導体層が形成されている場合には、絶縁層が隣接していることからｐ型のIII族窒化物半導体層の表面に沿ってリ−ク電流が流れることがないように思われやすいが、実際には、ｐ型のIII族窒化物半導体層の側面に沿ってリ−ク電流が横方向（積層構造の厚み方向に直交する方向であり、ｐ型のIII族窒化物半導体層が広がっている方向）に流れ、これが装置の特性を低下させることもある。
【０００５】
ｐ型のIII族窒化物半導体層をダイシングして個々の半導体装置に分割する場合も同様であり、ダイシングすることで露出したｐ型のIII族窒化物半導体層の側面には多数の結晶欠陥が形成され、露出側面に沿ってリ−ク電流が流れてしまう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２６０１４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明では、ｐ型のIII族窒化物半導体層を含む積層構造を利用して複数の半導体装置を製造し、その後にｐ型のIII族窒化物半導体層を含む積層構造を切断して個々の半導体装置に分割するのに際して、ｐ型のIII族窒化物半導体層の切断面がｎ型化することを防止し、ｐ型のIII族窒化物半導体層の切断面に沿ってリ−ク電流が流れるのを防止する。
【課題を解決するための手段】
【０００８】
本発明で創作された半導体装置では、ｐ型のIII族窒化物半導体層を含む積層構造が半導体装置の側面に露出している。本発明で創作された半導体装置では、ｐ型のIII族窒化物半導体層の露出側面はへき開面で形成されており、ｐ型のIII族窒化物半導体層より表面または裏面に近い側の露出側面はエッチング面またはダイシング面で形成されている。
【０００９】
前記したように、ｐ型のIII族窒化物半導体層をエッチングまたはダイシングして切断すると、切断することで露出した側面に多数の結晶欠陥が発生し、ｎ型化し、リ−ク電流が流れてしまう。本発明で創作された半導体装置では、ｐ型のIII族窒化物半導体層をへき開して分割することから、多数の結晶欠陥が発生することがない。へき開面はｎ型化しづらく、リ−ク電流も流れにくい。
一方、ｐ型のIII族窒化物半導体層よりも表面または裏面に近い深さでは、エッチングまたはダイシングすることによって、各々の素子に分割する位置が決められている。へき開して分割する際のへき開位置が管理され、所定サイズの半導体装置を量産することができる。
【００１０】
本発明では、半導体装置の新たな製造方法をも提案する。この製造方法は、ｐ型のIII族窒化物半導体層を含む積層構造を形成する工程と、その積層構造の表面または裏面からｐ型のIII族窒化物半導体層に達しない深さまでエッチングまたはダイシングする工程と、ｐ型のIII族窒化物半導体層を含む残った厚みをへき開する工程とを備えている。
上記の方法によって、所望の位置においてｐ型のIII族窒化物半導体層をへき開して個々の半導体装置に分割することが可能となる。III族窒化物半導体の積層構造を利用して半導体装置を量産することが可能となる。
【発明の効果】
【００１１】
本明細書に開示されている技術によると、ｐ型のIII族窒化物半導体層が側面に露出している半導体装置において、その露出側面に沿ってリ−ク電流が流れることを防止できる。ＧａＮ等のIII族窒化物半導体を利用すると、高耐圧で低損失なパワ−半導体装置を実現できるのにもにかかわらず、実用化にはいくつかの課題が残されている。その一つの課題が
ｐ型のIII族窒化物半導体層を切断して個々の半導体装置に分割すると、露出した側面に沿ってリ−ク電流が流れてしまう問題である。本発明によって、その問題に対処することが可能となり、III族窒化物半導体で半導体装置を実用化する際の問題の一つが解決される。
【図面の簡単な説明】
【００１２】
【図１】III族窒化物半導体層を含む積層構造を利用して複数個の半導体装置を作った状態の断面図。
【図２】表面側からエッチングして分割用の溝を形成した状態の断面図。
【図３】裏面側からダイシングして分割用の溝を形成した状態の断面図。
【図４】表面側からの溝と裏面側からの溝の間に残った厚みをブレ−キングした状態の断面図。
【図５】分割された一つの半導体装置の断面図
【図６】従来の分割技術によるときの一つの問題を示す図。
【図７】第２実施例の半導体装置をブレ−キングする際の断面図。
【図８】第３実施例の半導体装置をブレ−キングする際の断面図。
【図９】ｐ型のIII族窒化物半導体層の露出側面に沿ってリ−ク電流が流れる場合の問題を説明する図。
【発明を実施するための最良の形態】
【００１３】
下記で説明する実施例の主要な特長を以下に例示する。
（特長１）  表面からエッチングし、裏面からダイシングする。
（特長２）  ｐ型のIII族窒化物半導体層よりも表面側または裏面側であって厚みが薄い方をエッチングし、厚みが厚い方をダイシングする。
（特長３）  エッチングして形成する溝の幅とダイシングして形成する溝の幅は等しい。
（特長３）  一方の主電極が半導体装置の表面に形成されており、他方の主電極が半導体装置の裏面に形成されており、電流が半導体装置の表面と裏面の間を流れる。
（特長４）  特長３の縦型の半導体装置であり、中間深さにｐ型のIII族窒化物半導体層が埋め込まれている。ｐ型のIII族窒化物半導体層は縦型の半導体装置の側面にまで伸びている。ｐ型のIII族窒化物半導体層には開口が形成されており、縦型の半導体装置の表面と裏面の間を流れる電流は開口部を通過する。
下記の実施例では、表面からドライエッチングして裏面からダイシングするが、下記の変形例も技術的に有用である
（特長５）ｐ型のIII族窒化物半導体層よりも表面側または裏面側であって厚みが厚い方にのみ、個々の半導体装置に分割する位置に沿ってエッチングまたはダイシングしてｐ型のIII族窒化物半導体層に届かない溝を形成する。ついでブレーキングする。
【実施例】
【００１４】
図1は、ｎ＋−ＧａＮ層４、ｎ−−ＧａＮ層６、ｐ−ＧａＮ層８、ＡｌＧａＮ層１０の積層構造１を利用して、複数個の半導体装置を作った状態の断面図を示している。ｐ−ＧａＮ層８はｎ−−ＧａＮ層６の中間の深さに埋めこめられており、複数の箇所に開口８ａが形成されている。図1は、３個のトランジスタ３０，３２，３４が形成された部分の断面を示している。トランジスタ３０，３２，３４は同一構造を備えており、その後に分割することで、一枚の積層構造１から複数個の同一仕様の半導体装置３０，３２，３４が量産される。
【００１５】
トランジスタ３０，３２，３４の各々は、ソ−ス電極１４ａ，１４ｂと、ゲ−ト電極１６と、ドレイン電極２を備えている。ソ−ス電極１４ａ，１４ｂは、ＡｌＧａＮ層１０の表面に形成されている。ソ−ス電極１４ａ，１４ｂが形成されている範囲外のＡｌＧａＮ層１０の表面はＳｉＯ２膜１２で覆われており、ＳｉＯ２膜１２の表面上にゲ−ト電極１６が形成されている。ゲ−ト電極１６は、ソ−ス１４ａと開口８ａの間の範囲に対向しており、ソ−ス１４ｂと開口８ａの間の範囲に対向している。ドレイン電極２は、開口８ａの下方に位置している。
【００１６】
図２から図４は、個々のトランジスタ３０，３２，３４に分割するプロセスを示している。ｐ−ＧａＮ層８はトランジスタ３０の形成範囲からトランジスタ３２の形成範囲まで連続して伸びており、トランジスタ３０とトランジスタ３２に分割するためには、ｐ−ＧａＮ層８を左右に分割する必要がある。同様に、ｐ−ＧａＮ層８はトランジスタ３２の形成範囲からトランジスタ３４の形成範囲まで連続して伸びており、トランジスタ３２とトランジスタ３４に分割するためには、ｐ−ＧａＮ層８を左右に分割する必要がある。
【００１７】
図２は、積層構造１の表面側からドライエッチングして分割用のトレンチ１８を形成した様子を示している。本実施例では、反応性イオンエッチングを採用した。さらに詳しく説明すると、誘導結合型の反応性イオンエッチングを採用した。分割用トレンチ１８は、トランジスタ３０とトランジスタ３２に分割する位置、並びにトランジスタ３２とトランジスタ３４に分割する位置に形成される。分割用トレンチ１８は、ＳｉＯ２膜１２とＡｌＧａＮ層１０を貫通してｎ−−ＧａＮ層６に進入し、ｐ−ＧａＮ層８の直上にまで達している。ただしｐ−ＧａＮ層８には達していない。
【００１８】
図３は、積層構造１の裏面側からダイシングして分割用のトレンチ２０を形成した様子を示している。分割用トレンチ２０は、分割用トレンチ１８と同一位置に形成される。分割用トレンチ２０は、ｎ＋−ＧａＮ層４を貫通してｎ−−ＧａＮ層６に進入し、ｐ−ＧａＮ層８の直下にまで達している。ｐ−ＧａＮ層８には達していない。
分割用トレンチ１８と分割用トレンチ２０の間に未加工の厚みが残される。その未加工の厚みのなかに、ｐ−ＧａＮ層８が含まれる。図３の状態では、ｐ−ＧａＮ層８が未加工の状態で残されている。
【００１９】
図４は、図３の状態でブレ−キングした後の断面を示している。積層構造１の全体を湾曲させると、分割用トレンチ１８と分割用トレンチ２０の間の未加工の厚みが局所的に大きく湾曲してへき開する。参照番号２２は、へき開することで形成された間隙を示している。これによって、トランジスタ３０とトランジスタ３２とトランジスタ３４に分割される。
【００２０】
図３の状態でブレ−キングすると、分割用トレンチ１８と分割用トレンチ２０の間の未加工の厚みがへき開する。分割用トレンチ１８と分割用トレンチ２０を形成しておいてブレーキングするために、半導体装置と半導体装置の境界に沿ってへき開する。半導体装置を破壊する位置でへき開することがない。
【００２１】
図４の状態で、トランジスタ３０，３２，３４の側面にｐ−ＧａＮ層８のへき開面が露出する。個々の半導体装置３０，３２，３４の側面に露出するｐ−ＧａＮ層８はへき開面である。
【００２２】
実験によって、へき開面に形成される結晶欠陥密度は、ドライエッチング面に形成される結晶欠陥密度あるいはダイシング面に形成される結晶欠陥密度よりも、大幅に低いことが確認されている。
すなわち、ｐ−ＧａＮ層８をドライエッチングして側面に露出させると、その露出面が多くの結晶欠陥を含むドライエッチング面となることから、リ−ク電流が流れやすい。同様に、ｐ−ＧａＮ層８をダイシングして側面に露出させると、その露出面が多くの結晶欠陥を含むダイシング面となることから、リ−ク電流が流れやすい。これに対してｐ−ＧａＮ層８をへき開して側面に露出させると、その露出面はへき開面となり、結晶欠陥が少ないことから、リ−ク電流が流れにくい。
【００２３】
図５は、個々の半導体装置に分割されて形成されたトランジスタ３２を例示している。トランジスタ３２の場合、ｎ−−ＧａＮ層６の上部に、それよりもエネルギバンド幅が広いＡｌＧａＮ層１０が形成されていることから、両者の界面に２次元電子ガスが現れる。トランジスタ３２はノ−マリオン型であり、ゲ−ト電極１６に電圧をかけなければ、ｎ−−ＧａＮ層６とＡｌＧａＮ層１０の界面に存在している電子が、ｐ−ＧａＮ層８の開口８ａを介してｎ＋−ＧａＮ層４に流れ、ドレイン電極２に流れる。ゲ−ト電極１６に電圧をかけなければ、ソ−ス電極１４ａ，１４ｂ（一方の主電極）からドレイン電極２（他方の主電極）に電子が流れる。
ゲ−ト電極１６はソ−ス１４ａと開口８ａの間の範囲に対向していることから、ゲ−ト電極１６に負の電圧をかければ、その範囲における電子が消失する。ソ−ス電極１４ａから開口８ａに向けて電子が流れなくなる。同様に、ゲ−ト電極１６はソ−ス１４ｂと開口８ａの間の範囲に対向していることから、ゲ−ト電極１６に負の電圧をかければ、その範囲における電子が消失する。ソ−ス電極１４ｂから開口８ａに向けて電子が流れなくなる。ゲ−ト電極１６に負の電圧をかければ、一方の主電極から他方の主電極に向けて電子が流れなくなる。
【００２４】
ゲ−ト電極１６に負の電圧をかけたオフ状態でも、ソ−ス電極１４ａ，１４ｂの直下に位置する界面（ｎ−−ＧａＮ層６とＡｌＧａＮ層１０の界面）には、電子が存在している。ｐ−ＧａＮ層８の側面（トランジスタ３０，３４と分割する際に露出した面）に沿ってリ−ク電流が流れれば、オフ状態でのトランジスタ３２の特性が低下する。ｐ−ＧａＮ層８の露出側面に沿ってリ−ク電流が流れれば、ゲ−ト電極１６の直下を流れる電子がゼロであっても、ソ−ス電極１４ａ，１４ｂとドレイン電極２の間に電流が流れてしまう。
【００２５】
実際には、図５のトランジスタ３２の側面には保護膜が形成され、ｐ−ＧａＮ層８の側面は保護膜によっておおわれる。しかしながら、ｐ−ＧａＮ層８の側面に沿ってリ−ク電流が流れるのであれば、その側面を保護膜で覆ってもリ−ク電流が流れるのを阻止できない。本発明で露出するというのは、保護膜で覆う前の状態で露出していることをいい、事後的に保護膜で被覆しても露出面に相当する。
ｐ−ＧａＮ層８をドライエッチングないしダイシングして個々の半導体装置に分割すると、分割する際に露出したｐ−ＧａＮ層８の側面に沿って多くの結晶欠陥が形成され、リ−ク電流が流れてしまう。本実施例では、ｐ−ＧａＮ層８をへき開して個々の半導体装置に分割するために、露出側面に沿って形成される結晶欠陥が少なく、リ−ク電流が流れることを防止することができる。
【００２６】
図６は、表面側からドライエッチングして分割用のエッチング溝１８ａを形成し、裏面側からダイシングして分割用のトレンチ２０ａを形成することで、個々の半導体装置に分割したときの断面を示している。
この方式の場合、ダイシングして形成するトレンチ２０ａの幅Ｂよりも幅の広いエッチング溝１８ａを形成しておく必要がある。それに対して図４の実施例によると、エッチング溝１８とダイシング溝２０の幅をともにＢとすることができる。図６の場合、図４による場合よりも、Ａ−Ｂの幅分だけ無駄が生じる。
【００２７】
図７は、ｐ−ＧａＮ層をへき開して個々の半導体装置に分割する方法が有用な第２実施例の半導体装置を例示している。
参照符号４２はＡｌ２Ｏ３層であり、４４は応力緩和層であり、４６はｉ−ＧａＮ層であり、４８はｐ−ＧａＮ層であり、５０はＡｌＧａＮ層であり、５２はＳｉＯ２層であり、５４はドレイン電極であり、５６はゲート電極であり、５８はソース電極である。
図７の場合、Ａｌ２Ｏ３層４２は絶縁体であり、ｐ−ＧａＮ層４８の露出側面に沿ってリーク電流が流れることが問題とならないように思われるかも知れない。図９は、ｐ−ＧａＮ層４８の露出側面を横方向（厚み方向に直交する方向であり、ｐ−ＧａＮ層４８が広がっている方向）に流れるリーク電流８０を例示している。図９に例示する場合からも明らかに、ｐ−ＧａＮ層４８が絶縁層に隣接している場合でも、ｐ−ＧａＮ層４８の露出側面に沿って流れるリーク電流を防止する技術が必要とされることがある。
表面側から分割用トレンチ１８を形成し、裏面側から分割用トレンチ２０を形成し、両者の間にｐ−ＧａＮ層４８を含む未加工の厚みを残し、その未加工の厚みをへき開して個々の半導体装置に分割すれば、分割した際に露出したｐ−ＧａＮ層４８の側面に沿って流れるリーク電流を低減することができる。
【００２８】
図８は、ｐ−ＧａＮ層をへき開して個々の半導体装置に分割する方法が有用な第３実施例の半導体装置を例示している。
参照符号６２はＳｉ層であり、６４は応力緩和層であり、６６はｉ−ＧａＮ層であり、６８はｐ−ＧａＮ層であり、７０はＡｌＧａＮ層であり、７２はＳｉＯ２層であり、７４はドレイン電極であり、７６はゲート電極であり、７８はソース電極である。
図８の場合、Ｓｉ層６２は不純物を含んでおり、導体である。この場合も、ｐ−ＧａＮ層６８の露出側面に沿って流れるリーク電流を防止する技術が必要とされる。
表面側から分割用トレンチ１８を形成し、裏面側から分割用トレンチ２０を形成し、両者の間にｐ−ＧａＮ層６８を含む未加工の厚みを残し、その未加工の厚みをへき開して個々の半導体装置に分割すれば、分割した際に露出したｐ−ＧａＮ層６８の側面に沿って流れるリーク電流を低減することができる。
【００２９】
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また下記に記載する特許請求の範囲の技術的範囲は、実施例に限定されない。実施例はあくまで実施例を例示するものである。
【００３０】
例えば、上記の実施例では、ｐ−ＧａＮ層を切断する場合を説明した。切断して側面を露出させると結晶欠陥が多く発生してリーク電流が流れやすくなるのは、ｐ−ＧａＮ層に限られない。ｐ−III族窒化物半導体層に一般的に認められる性質である。本発明は、ｐ−III族窒化物半導体層に有用である。
また上記の実施例では、ｐ−ＧａＮ層８に隣接して半導体層６が配置され、ｐ−ＧａＮ層４８に隣接して絶縁層４２が配置され、ｐ−ＧａＮ層６８に隣接して導体層６２が配置されている。ヘき開するに先立って形成しておくエッチング溝とダイシング溝は、半導体層に形成される場合もあれば、絶縁層に形成される場合もあれば、導体層に形成される場合もある。また、上記の実施例では、表面からエッチングして裏面からダイシングしているが、表面からダイシングして裏面からエッチングしてもよいし、表面と裏面の双方からエッチングしてもよいし、表面と裏面の双方からダイシングしてもよい。また、ｐ−ＧａＮ層よりも表面側と裏面側の厚みが相違する場合、厚みが厚い方にだけエッチング溝またはダイシング溝を形成すればよく、厚みが薄い方には溝を形成しないでも、ｐ−ＧａＮ層を所望の位置で正確にへき開することができる場合がある。また厚みが厚い方をエッチングし、厚みが薄い方をダイシングすることが有効な場合もある。技術範囲は、これらの方式にも及ぶ。
【符号の説明】
【００３１】
１：積層構造
２，５４，７４：ドレイン電極
４：ｎ＋−ＧａＮ層
６：ｎ−−ＧａＮ層
８，４８，６８：ｐ−ＧａＮ層
８ａ：開口
１０，５０，７０：ＡｌＧａＮ層
１２，５２，７２：ＳｉＯ２層
１４ａ，１４ｂ，５８，７８：ソース電極
１６，５６，７６：ゲート電極
１８：エッチングトレンチ
２０：ダイシングトレンチ
２２：へき開で形成された間隙
３０，３２，３４：トランジスタ
４２：Ａｌ２Ｏ３層
４４，６４：応力緩和層
４６，６６：ｉ−ＧａＮ層
６２：Ｓｉ層
【図１】
2012156250.tif 000003
【図２】
2012156250.tif 000004
【図３】
2012156250.tif 000005
【図４】
2012156250.tif 000006
【図５】
2012156250.tif 000007
【図６】
2012156250.tif 000008
【図７】
2012156250.tif 000009
【図８】
2012156250.tif 000010
【図９】
2012156250.tif 000011