(57)【要約】【課題】デルタシグマ変調回路を含むデジタル電源装置においてソフトスタートを実現する。【解決手段】デジタル電源装置は、スイッチング素子を備えるスイッチングレギュレータ部と、スイッチングレギュレータ部の出力電圧に基づいて被変調信号を生成する信号処理回路と、被変調信号を変調し、スイッチング素子を制御するスイッチング制御信号として出力するデルタシグマ変調回路とを含む。デルタシグマ変調回路は、スイッチング制御信号をフィードバックするフィードバック経路と、フィードバック信号の帰還率を決定するフィードバック係数を格納する記憶素子とを備え、フィードバック経路からのフィードバック信号と記憶素子に格納されたフィードバック係数とを用いて被変調信号を変調する。信号処理回路は、起動時から所定時間が経過するまでの間、記憶素子に格納されるフィードバック係数の値を許容最大値から設定値まで段階的に変更するフィードバック係数変更回路を備える。【選択図】図１
2012253878.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子を備えるスイッチングレギュレータ部と、
前記スイッチングレギュレータ部の出力電圧に基づいて被変調信号を生成する信号処理回路と、
前記被変調信号を変調し、前記スイッチング素子を制御するスイッチング制御信号として出力するデルタシグマ変調回路と、を含み、
前記デルタシグマ変調回路は、前記スイッチング制御信号をフィードバックするフィードバック経路と、フィードバック信号の帰還率を決定するフィードバック係数を格納する記憶素子とを備え、前記フィードバック経路からのフィードバック信号と前記記憶素子に格納された前記フィードバック係数とを用いて前記被変調信号を変調し、
前記信号処理回路は、起動時から所定時間が経過するまでの間、前記記憶素子に格納される前記フィードバック係数の値を許容最大値から設定値まで段階的に変更するフィードバック係数変更回路を備えている、
ことを特徴とするデジタル電源装置。
【請求項２】
前記フィードバック係数の変更を等時間間隔で行うことを特徴とする請求項１に記載のデジタル電源装置。
【請求項３】
前記フィードバック係数の値の変更を等段階に行うことを特徴とする請求項１又は２に記載のデジタル電源装置。
【請求項４】
起動時から所定時間が経過するまでの間に、デルタシグマ変調回路が入力信号を変調する際に利用するフィードバック係数の値を許容最大値から設定値まで段階的に変更し、
前記デルタシグマ変調回路の出力信号を用いて、スイッチングレギュレータ部のスイッチング制御を行う、
ことを特徴とするデジタル電源装置の起動制御方法。
【請求項５】
前記フィードバック係数の変更を等しい時間間隔で行うことを特徴とする請求項４に記載のデジタル電源装置の起動制御方法。
【請求項６】
前記フィードバック係数の値の変更を等段階に行うことを特徴とする請求項４又は５に記載のデジタル電源装置の起動制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル電源装置に関し、特に、デルタシグマ変調回路を含むデジタル電源装置に関する。
【背景技術】
【０００２】
小型で高効率かつ集積化が可能であるという理由で、スイッチングレギュレータが電子機器の電源装置として広く採用されている（例えば、非特許文献１参照）。
【０００３】
スイッチング方式としては、ＰＷＭ（Pulse Width Modulation）が一般的であるが、信号帯域の量子化ノイズを高帯域側へ押し上げるノイズシェービングと呼ばれる特性を有し、ＬＳＩ化に適していることからデルタシグマ（ΔΣ）変調方式を採用するものも存在している（例えば、特許文献１参照）。
【０００４】
また、デルタシグマ変調回路を備えたデジタルコントローラも知られている（例えば、特許文献２参照）。
【０００５】
ところで、電子機器の電源装置の多くは、ソフトスタート回路と呼ばれる回路を備えている。ソフトスタート回路は、電源装置から電子機器への電力供給を開始したときに、突入電流と呼ばれる大電流が電子機器へ流れ込むのを防止するため、出力電圧の立ち上がりを緩やかにする回路である。
【０００６】
関連するソフトスタート回路として、ＰＷＭ変調方式を採用するスイッチングレギュレータに用いられるものがある（例えば、特許文献３参照）。このソフトスタート回路は、キャパシタが有する時定数を利用してスイッチを制御する等して、電源装置の出力電圧を徐々に上昇させるように構成されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−９９３６２号公報
【特許文献２】特表２００８−５２２５６４号公報
【特許文献３】特開２００９−２６８２０８号公報
【非特許文献】
【０００８】
【非特許文献１】馬場清太郎著、「電源回路設計  成功のかぎ」、ＣＱ出版株式会社、２００９年５月１５日
【発明の概要】
【発明が解決しようとする課題】
【０００９】
デルタシグマ変調回路を含むデジタル電源装置においてもソフトスタート回路を備えることが望ましい。しかしながら、この種の電源装置に適したソフトスタート回路は未だ提案されていない。
【課題を解決するための手段】
【００１０】
本発明の一実施の形態に係る電源装置は、スイッチング素子を備えるスイッチングレギュレータ部と、前記スイッチングレギュレータ部の出力電圧に基づいて被変調信号を生成する信号処理回路と、前記被変調信号を変調し、前記スイッチング素子を制御するスイッチング制御信号として出力するデルタシグマ変調回路と、を含み、前記デルタシグマ変調回路は、前記スイッチング制御信号をフィードバックするフィードバック経路と、フィードバック信号の帰還率を決定するフィードバック係数を格納する記憶素子とを備え、前記フィードバック経路からのフィードバック信号と前記記憶素子に格納された前記フィードバック係数とを用いて前記被変調信号を変調し、前記信号処理回路は、起動時から所定時間が経過するまでの間、前記記憶素子に格納される前記フィードバック係数の値を許容最大値から設定値まで段階的に変更するフィードバック係数変更回路を備えている。
【発明の効果】
【００１１】
本発明によれば、デルタシグマ変調回路が備える記憶素子に格納されているフィードバック係数の値を、起動時から所定時間が経過するまでの間、許容最大値から設定値まで段階的に変更するフィードバック係数変更回路を備えたことで、簡易な構成でソフトスタート回路を実現することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施の形態に係るデジタル電源装置に概略構成を示す図である。
【図２】図１のデジタル電源装置が備えるデルタシグマ変調回路の内部構成を示す概略図である。
【図３】図２のデルタシグマ変調回路のフィードバック係数をＫとしたときの等価回路を示す概略図である。
【図４】図３のデルタシグマ変調回路の動作を説明するための図である。
【図５】図１のデジタル電源装置が備えるデジタルシグナルプロセッサの内部構成を示すブロック図である。
【図６】図５のデジタルシグナルプロセッサに含まれるフィードバック係数変更回路の動作を説明するためのフローチャートである。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００１４】
図１は、本発明の第１の実施の形態に係るデジタル電源装置の概略構成を示す回路図である。このデジタル電源装置は、入力電圧を降圧して出力電圧を生成する降圧型スイッチングレギュレータとして構成されている。
【００１５】
図示のように、デジタル電源装置１０は、スイッチング素子１１、コイル１２、コンデンサ１３、フライホイールダイオード１４、Ａ／Ｄ（アナログ／デジタル）コンバータ１５、ＤＳＰ（Digital Signal Processor）１６、及びデルタシグマ変調回路１７を備えている。
【００１６】
スイッチング素子１１は、例えば、ＭＯＳＦＥＴ等の三端子能動素子で構成することができる。スイッチング素子１１は、デルタシグマ変調回路１７からのスイッチ制御信号Ｓcntに応じてオン又はオフし、電源１８からの入力電圧Ｖinをパルス電圧Ｖpulseに変換して出力側へ供給する。
【００１７】
コイル１２、コンデンサ１３及びフライホイールダイオード１４は、平滑回路を構成し、スイッチング素子１１から供給されるパルス電圧Ｖpulseを平滑化（安定化）して出力電圧Ｖoutとして負荷１９に供給する。
【００１８】
なお、本実施の形態では、スイッチング素子１１と平滑回路とを合わせてスイッチングレギュレータ部と呼ぶことがある。
【００１９】
Ａ／Ｄコンバータ１５は、出力電圧Ｖoutに応じたデジタル信号（出力電圧検出信号）Ｓdを出力する。
【００２０】
ＤＳＰ１６は、Ａ／Ｄコンバータ１５からのデジタル信号Ｓdを演算処理して変調回路入力信号（被変調信号）Ｓinを生成し、デルタシグマ変調回路１７に供給する。具体的には、デジタル信号Ｓdと基準電圧を表す基準信号とに基づいて、出力電圧と基準電圧との差を求め、その差に応じた振幅を持つ変調回路入力信号（被変調信号）Ｓinとして出力する。
【００２１】
また、デジタルシグナルプロセッサ１６は、後述するように、フィードバック係数Ｋの書き換えを指示する係数書き換え信号Ｓrwを生成し、デルタシグマ変調回路１７に供給する。
【００２２】
なお、本実施の形態では、Ａ／Ｄコンバータ１５とＤＳＰ１６とを合わせて信号処理回路と呼ぶことがある。
【００２３】
デルタシグマ変調回路１７は、後述するようにフィードバック係数Ｋを格納する記憶素子を備えており、デジタルシグナルプロセッサ１６からの係数書き換え信号Ｓrwに応じてフィードバック係数Ｋを書き換える。そして、デルタシグマ変調回路１７は、保持したフィードバック係数Ｋを用いて、デジタルシグナルプロセッサ１６からの変調回路入力信号Sinをデルタシグマ変調し、スイッチング制御信号Ｓswとしてスイッチング素子１１へ出力する。
【００２４】
以下、図２乃至図６をも参照して、図１のデジタル電源装置の動作について説明する。
【００２５】
電源１８に接続されているスイッチング素子１１がオン、オフを繰り返すと、その出力側にパルス電圧Ｖpulseが出現する。このパルス電圧Ｖpulseは、平滑回路（１２，１３及び１４）によって平滑化され出力電圧Ｖoutとして負荷１９に供給される。出力電圧Ｖoutは、また、Ａ／Ｄコンバータ１５により検出され検出信号ＳdとしてＤＳＰ１６に供給される。ＤＳＰ１６は、検出信号Ｓdに基づいて、出力電圧Ｖoutが所定の電圧と等しくなるように変調回路入力信号Ｓinの振幅を調節する。デルタシグマ変調回路１７は、変調回路入力信号Ｓinの振幅に応じたビットストリームを生成し、スイッチ制御信号Ｓcntとして出力する。スイッチング制御信号Ｓcntによりスイッチング素子１１がオンしている時間の割合を制御することで、出力電圧Ｖoutを制御する。こうして、出力電圧Ｖoutが所定の電圧と等しくなるように制御される。
【００２６】
上述のように、デルタシグマ変調回路１７は、変調回路入力信号Ｓinの振幅に応じたビットストリームを生成する。これを実現するため、デルタシグマ変調回路１７は、例えば、図２に示すように加算器２１、積分器２２、量子化器２３、乗算器２４及び記憶素子２５を備えている。記憶素子２５には、フィードバック経路を通じてフィードバックされるフィードバック信号の帰還率を決定するフィードバック係数Ｋが格納される。フィードバック係数Ｋの値は、ＤＳＰ１６からの係数書き換え信号Ｓrwにより変更することができる。
【００２７】
フィードバック係数Ｋが固定値の場合、デルタシグマ変調回路１７は、図３のように表すことができる。この回路では、図４に示すように、入力振幅がフィードバック係数Ｋにより定まる最大振幅のＮ％のときに、その局所平均値がＮ％になるようなビットストリーム（＋１及び−１）が出力される。ここで、フィードバック係数Ｋが大きな値のとき（最大振幅が大きいとき）、入力振幅は相対的に小さく見え、フィードバック係数Ｋが小さな値のとき（最大振幅が小さいとき）、入力振幅は相対的に大きく見える。したがって、フィードバック係数Ｋを大きくすると、出力電圧Ｖoutの変化割合を小さくすることができ、逆に、フィードバック係数を小さくすると、出力電圧Ｖoutの変化割合を大きくすることができる。本実施の形態では、デルタシグマ変調回路１７の記憶素子２５にフィードバック係数Ｋの値を格納するように構成したので、容易にフィードバック係数Ｋを変更することができる。なお、記憶素子２５としては、ＤＳＰ１６からの係数書き換え信号Ｓrwにより書き換えが可能であれば、その構成は特に制限されず、公知の記憶素子が使用できる。
【００２８】
ＤＳＰ１６は、図５に示すように、フィードバック制御回路５１とフィードバック係数変更回路５２とを備える。フィードバック制御回路５１は、上述したように、Ａ／Ｄコンバータ１５からのデジタル信号Ｓdから変調回路入力信号Ｓinを生成する回路である。また、フィードバック係数変更回路５２は、電源１８の起動（Power On）を検出して、係数書き換え信号Ｓrwを生成する回路である。
【００２９】
フィードバック係数変更回路５２は、例えば図６に示すように動作する。
【００３０】
即ち、電源１８の起動を受け、フィードバック係数変更回路５２は、フィードバック係数Ｋをこの装置に許容される最大値Ｋmaxに設定するための係数書き換え信号Ｓrwをデルタシグマ変調回路１７へ出力する（Ｓｔｅｐ１）。
【００３１】
そして、予め定められた時間Ｔ（Ｔ：任意時間）をＮ分割（Ｎ：任意の２以上の整数）した時間Ｔ／Ｎが経過する毎に（Ｓｔｅｐ２）、フィードバック係数Ｋの値を段階的に減少させる（Ｓｔｅｐ３）。フィードバック係数Ｋの減少量は、最大値Ｋmaxとフィードバック係数として本来設定されるべき値Ｋsetと差をＮ等分した値とすることができる。
【００３２】
フィードバック係数Ｋの値を減少させる毎に、その値が本来の設定値Ｋsetに等しいか否か判定し（Ｓｔｅｐ４）、フィードバック係数Ｋの値が本来の設定値Ｋsetになるで、上記動作を繰り返す。
【００３３】
フィードバック係数Ｋの値が本来の設定値Ｋsetになると、フィードバック係数変更回路５２は、動作を停止する。その後、フィードバック係数Ｋは、本来の設定値Ｋsetに維持される。
【００３４】
以上のように、本実施の形態では、電源１８の起動時にフィードバック係数Ｋを許容最大値Ｋmaxに設定するようにしたことで、フィードバック制御回路５１からデルタシグマ変調回路１７への変調回路入力信号Ｓinの振幅を入力電圧に対して極小にすることができる。これにより電源起動時の出力電圧Ｖoutの急激な上昇を抑え、予め設定された時間Ｔの間に出力電圧Ｖoutを所定の電圧にまで徐々に上昇させることができる。このように、フィードバック係数変更回路５２は、ソフトスタート回路として動作する。
【００３５】
以上、本発明について代表的な実施の形態に即して説明したが、本発明は上記実施の形態に限られることなく種々の変形、変更が可能である。例えば、上記実施の形態では、フィードバック係数を許容最大値Ｋmaxから設定値Ｋsetにまで等しい変化量で、かつ等しい時間間隔で変化させているが、これらの値は任意に設定することできる。即ち、段階的に変化量を増加（又は減少）させたり、段階的に時間間隔を短く（又は長く）したりしてもよい。
【００３６】
また、デルタシグマ変調回路は、上述した一次デルタシグマ変調に限られるものではなく、種々のアーキテクチャを採用するものであってよい。
【００３７】
また、上記実施の形態では降圧レギュレータの場合について説明したが、昇圧レギュレータにも本発明は適用できる。
【００３８】
本発明のデジタル電源装置は、種々の電子機器に搭載される電源システムに採用することができる。
【符号の説明】
【００３９】
１０    デジタル電源装置
１１    スイッチング素子
１２    コイル
１３    コンデンサ
１４    フライホイールダイオード
１５    Ａ／Ｄコンバータ
１６    デジタルシグナルプロセッサ
１７    デルタシグマ変調回路
１８    電源
１９    負荷
２１    加算器
２２    積分器
２３    量子化器
２４    乗算器
２５    記憶素子
５１    フィードバック制御回路
５２    フィードバック係数変更回路
【図１】
2012253878.tif 000003
【図２】
2012253878.tif 000004
【図３】
2012253878.tif 000005
【図４】
2012253878.tif 000006
【図５】
2012253878.tif 000007
【図６】
2012253878.tif 000008