(57)【要約】【課題】配線板の配線パターンの設計の自由度を向上させるとともに、配線板を薄型化する。【解決手段】半導体チップ組込体１が、外側配線パターン７０を有する配線板２と、配線板２に埋設された半導体チップ１０と、配線板２に組み込まれ、第一の端子９１ａを有する電子部品９１と、配線板２に組み込まれ、第二の端子９２ａを有する電子部品９２と、を備える。半導体チップ１０が、半導体基板１１と、その半導体基板１１の上に形成された内部配線パターン２０と、を有する。電子部品９１の第一の端子９１ａと電子部品９２の第二の端子９２ａが、外側配線パターン７０及び内部配線パターン２０を経由して導通している。【選択図】図１
2012084571.tif 000002
【特許請求の範囲】
【請求項１】
一方の配線パターンと他方の配線パターンとを有する配線板と、
前記配線板に埋め込まれ、半導体基板と、前記半導体基板上に形成された内部配線パターンと、を有する半導体チップと、
端子を有する一方の電子部品と、
端子を有する他方の電子部品と、
を備え、
前記一方の配線パターンに接続される前記一方の電子部品の端子と前記他方の配線パターンに接続される前記他方の電子部品の端子とが、前記内部配線パターンを経由して導通していることを特徴とする半導体チップ組込体。
【請求項２】
前記一方の電子部品及び前記他方の電子部品は、前記配線板上に表面実装されていることを特徴とする請求項１に記載の半導体チップ組込体。
【請求項３】
前記一方の電子部品及び前記他方の電子部品は、前記配線板に埋め込まれた埋込部品であることを特徴とする請求項１又は２に記載の半導体チップ組込体。
【請求項４】
前記一方の電子部品は、前記配線板上に表面実装され、前記他方の電子部品は、前記配線板に埋め込まれた埋込部品であることを特徴とする請求項１に記載の半導体チップ組込体。
【請求項５】
前記配線板は、
前記半導体チップが搭載されたベース板と、
前記半導体チップを覆うようにして前記ベース板上に形成された外部封止層と、
を更に有し、
前記一方の配線パターンと他方の配線パターンは、前記外部封止層上に形成されていることを特徴とする請求項１から４の何れか一項に記載の半導体チップ組込体。
【請求項６】
前記内部配線パターンは、
前記半導体基板上に形成された内部引出し配線と、
前記半導体基板上に形成され、前記内部引出し配線に対して絶縁された第一引回し配線と、
を有し、
前記半導体チップは、
前記半導体基板に設けられた集積回路の端子であり、前記半導体基板上に形成され、前記内部引出し配線に接続されたインナー端子と、
前記内部引出し配線の一部の上に形成され、前記内部引出し配線に接続された突起状のアウター端子と、
前記第一引回し配線の一部の上に形成され、前記第一引回し配線に接続された突起状の引回し用端子と、
前記内部引出し配線及び前記第一引回し配線を被覆するようにして前記半導体基板上に形成され、前記引回し用端子及び前記アウター端子の周囲を覆った封止層と、
を更に有し、
前記第一の配線パターンと第二の配線パターンが、
前記アウター端子に一部重なるようにして前記外部封止層上に形成され、前記アウター端子に導通した外部引出し配線と、
前記引回し用端子に一部重なるようにして前記外部封止層上に形成され、前記引回し用端子に導通した第二引回し配線と、
を有し、
前記一方の電子部品の端子が前記第二引回し配線に接続され、前記他方の電子部品の端子が前記第二引回し配線に接続されていることを特徴とする請求項５に記載の半導体チップ組込体。
【請求項７】
半導体基板と、前記半導体基板上に形成された内部配線パターンと、を有する半導体チップをベース板に搭載し、
前記半導体チップを覆うようにして前記ベース板上に外部封止層を形成し、
前記外部封止層上に、一方の配線パターンと他方の配線パターンとを形成すると共に、端子を有する一方の電子部品と端子を有する他方の電子部品とを形成し、
前記一方の配線パターンに接続される一方の電子部品の端子と、前記他方の配線パターンに接続される他方の電子部品の端子とを、前記内部配線パターンを経由して導通させることを特徴とする半導体チップ組込体の製造方法。
【請求項８】
前記一方の電子部品及び前記他方の電子部品は、前記配線板上に表面実装されていることを特徴とする請求項７に記載の半導体チップ組込体の製造方法。
【請求項９】
前記一方の電子部品及び前記他方の電子部品は、前記配線板に埋め込まれた埋込部品であることを特徴とする請求項７又は８に記載の半導体チップ組込体の製造方法。
【請求項１０】
前記一方の電子部品は、前記配線板上に表面実装され、前記他方の電子部品は、前記配線板に埋め込まれた埋込部品であることを特徴とする請求項７に記載の半導体チップ組込体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ組込体及びその製造方法に関する。
【背景技術】
【０００２】
従来、多数の電子部品がプリント配線板の表面に実装され、これら電子部品間がプリント配線板の配線パターンによって接続されている。
また、電子部品の実装密度が高まるのに対応するべく、多層配線板が用いられる。多層配線板は、配線パターンと絶縁層を交互に積層したものである。
また、半導体チップが埋設された多層配線板もある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−６２３３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、半導体チップが埋設された多層配線板の配線パターンは複雑となり、配線設計の自由度が低下するという問題がある。
また、多層配線板は配線パターンと絶縁層を交互に積層したものであるから、多層配線板の厚さが増してしまうという問題がある。
そこで、本発明が解決しようとする課題は、配線板の配線パターンの設計の自由度を向上させるとともに、配線板を薄型化することである。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、半導体チップ組込体が、
一方の配線パターンと他方の配線パターンとを有する配線板と、
前記配線板に埋め込まれ、半導体基板と、前記半導体基板上に形成された内部配線パターンと、を有する半導体チップと、
端子を有する一方の電子部品と、
端子を有する他方の電子部品と、
を備え、
前記一方の配線パターンに接続される前記一方の電子部品の端子と前記他方の配線パターンに接続される前記他方の電子部品の端子とが、前記内部配線パターンを経由して導通している。
【０００６】
好ましくは、前記一方の電子部品及び前記他方の電子部品は、前記配線板上に表面実装されている。
好ましくは、前記一方の電子部品及び前記他方の電子部品は、前記配線板に埋め込まれた埋込部品である。
好ましくは、前記一方の電子部品は、前記配線板上に表面実装され、前記他方の電子部品は、前記配線板に埋め込まれた埋込部品である。
好ましくは、前記配線板は、前記半導体チップが搭載されたベース板と、前記半導体チップを覆うようにして前記ベース板上に形成された外部封止層と、を更に有し、前記一方の配線パターンと他方の配線パターンは、前記外部封止層上に形成されている。
好ましくは、前記内部配線パターンは、前記半導体基板上に形成された内部引出し配線と、前記半導体基板上に形成され、前記内部引出し配線に対して絶縁された第一引回し配線と、を有し、前記半導体チップは、前記半導体基板に設けられた集積回路の端子であり、前記半導体基板上に形成され、前記内部引出し配線に接続されたインナー端子と、前記内部引出し配線の一部の上に形成され、前記内部引出し配線に接続された突起状のアウター端子と、前記第一引回し配線の一部の上に形成され、前記第一引回し配線に接続された突起状の引回し用端子と、前記内部引出し配線及び前記第一引回し配線を被覆するようにして前記半導体基板上に形成され、前記引回し用端子及び前記アウター端子の周囲を覆った封止層と、を更に有し、前記第一の配線パターンと第二の配線パターンが、前記アウター端子に一部重なるようにして前記外部封止層上に形成され、前記アウター端子に導通した外部引出し配線と、前記引回し用端子に一部重なるようにして前記外部封止層上に形成され、前記引回し用端子に導通した第二引回し配線と、を有し、前記一方の電子部品の端子が前記第二引回し配線に接続され、前記他方の電子部品の端子が前記第二引回し配線に接続されている。
【０００７】
本発明に係る半導体チップ組立体の製造方法は、
半導体基板と、前記半導体基板上に形成された内部配線パターンと、を有する半導体チップをベース板に搭載し、
前記半導体チップを覆うようにして前記ベース板上に外部封止層を形成し、
前記外部封止層上に、一方の配線パターンと他方の配線パターンとを形成すると共に、端子を有する一方の電子部品と端子を有する他方の電子部品とを形成し、
前記一方の配線パターンに接続される一方の電子部品の端子と、前記他方の配線パターンに接続される他方の電子部品の端子とを、前記内部配線パターンを経由して導通させる方法である。
【０００８】
好ましくは、前記一方の電子部品及び前記他方の電子部品は、前記配線板上に表面実装されている。
好ましくは、前記一方の電子部品及び前記他方の電子部品は、前記配線板に埋め込まれた埋込部品である。
好ましくは、前記一方の電子部品は、前記配線板上に表面実装され、前記他方の電子部品は、前記配線板に埋め込まれた埋込部品である。
【発明の効果】
【０００９】
本発明によれば、配線板の配線密度を低くすることができ、配線板の配線パターンの設計の自由度が向上する。また、配線板の配線パターンの層数を少なくすることができ、配線板を薄型化することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態に係る半導体チップ組込体の斜視図。
【図２】同実施形態に係る半導体チップ組込体の断面図。
【図３】同実施形態に係る半導体チップ組込体の断面図。
【図４】同実施形態に係る半導体チップを一部破断した状態で示した斜視図。
【図５】同実施形態に係る半導体チップ組込体を製造する方法の一工程における断面図。
【図６】図５の工程の後の工程における断面図。
【図７】図６の工程の後の工程における断面図。
【図８】図７の工程の後の工程における断面図。
【図９】図８の工程の後の工程における断面図。
【図１０】図９の工程の後の工程における断面図。
【図１１】図１０の工程の後の工程における断面図。
【図１２】図１１の工程の後の工程における断面図。
【図１３】図１２の工程の後の工程における断面図。
【図１４】図１３の工程の後の工程における断面図。
【図１５】図１４の工程の後の工程における断面図。
【図１６】図１５の工程の後の工程における断面図。
【図１７】図１６の工程の後の工程における断面図。
【図１８】図１７の工程の後の工程における断面図。
【図１９】図１８の工程の後の工程における断面図。
【図２０】本発明の第２実施形態に係る半導体チップ組込体の断面図。
【図２１】同実施形態に係る半導体チップ組込体の断面図。
【図２２】本発明の第３実施形態に係る半導体チップ組込体の断面図。
【発明を実施するための形態】
【００１１】
以下に、本発明を実施するための形態について、図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１２】
〔第１の実施の形態〕
図１は、半導体チップ組込体１の斜視図である。図２は、図１に示されたII−IIに沿った断面図である。図３は、図１に示されたIII−IIIに沿った断面図である。図２の断面と図３の断面は平行である。
【００１３】
図１〜図３に示すように、半導体チップ組込体１は、配線板２、半導体チップ１０及び電子部品９１，９２を備えるものであって、いわゆるチップ埋込型の回路ボードである。すなわち、半導体チップ１０が配線板２の内部に埋め込まれ、電子部品９１，９２が配線板２上に表面実装されている。なお、配線板２上に表面実装する電子部品の数は、３以上でもよい。配線板２の内部に埋設される半導体チップ１０の数は、１でもよいし、複数でもよい。
【００１４】
まず、図４を参照して、半導体チップ１０について詳細に説明する。図４は、半導体チップ１０の一部を破断した状態で示した斜視図である。
【００１５】
半導体チップ１０は、チップサイズにパッケージしたものであって、いわゆるＣＳＰ（Chip Size Package）である。特に、この半導体チップ１０は、個片化する前の半導体ウエハの表面を樹脂によって封止した後に、それをチップサイズに個片化したものである。つまり、半導体チップ１０は、ＣＳＰの中でも特にＷＬＰ（Wafer Level Package）である。
【００１６】
図２〜図４に示すように、半導体チップ１０は、半導体基板１１、パッシベーション膜１３、絶縁膜１４、封止層１６、内部配線パターン２０、アウター端子３１及び引回し用端子３２等を備える。
【００１７】
半導体基板１１は、シリコンといった半導体材料等からなる。半導体基板１１は、表側の表層に集積回路が形成されている。半導体基板１１の表側の面の上には、複数のインナー端子１２が形成されている。インナー端子１２は、半導体基板１１の表層に形成された集積回路の配線の一部であったり、各種電気素子（例えば、ダイオード、トランジスタ、抵抗、コンデンサ等）の電極であったりする。
【００１８】
半導体基板１１の表側の面が、パッシベーション膜１３によって被覆されている。パッシベーション膜１３は、酸化シリコン又は窒化シリコンを含有する。パッシベーション膜１３が、絶縁膜１４によって被覆されている。絶縁膜１４は、エポキシ系樹脂、ポリイミド系樹脂その他の樹脂を含有する。例えば、絶縁膜１４には、ポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）、エポキシ系、フェノール系、シリコン系等のプラスチック材料又はこれらの複合材料等を用いることができる。
【００１９】
パッシベーション膜１３及び絶縁膜１４のうちインナー端子１２に重なる位置には、開口１５が形成されている。インナー端子１２の一部又は全体が開口１５内に位置しており、インナー端子１２の一部又は全体がパッシベーション膜１３及び絶縁膜１４によって覆われていない。なお、絶縁膜１４が形成されていなくてもよい。
【００２０】
内部配線パターン２０が、絶縁膜１４上（絶縁膜１４がない場合には、パッシベーション膜１３上）に形成されている。内部配線パターン２０は、各種の配線群であり、少なくとも内部引出し配線２１及び第一引回し配線２２を有する。内部引出し配線２１の数は、単数又は複数である。第一引回し配線２２の数は、複数である。
【００２１】
内部引出し配線２１は下地２１ａと導体層２１ｂの積層体であり、下地２１ａは絶縁膜１４上に形成され、導体層２１ｂは下地２１ａ上に形成されている。第一引回し配線２２も下地２２ａと導体層２２ｂの積層体であり、下地２２ａは絶縁膜１４上に形成され、導体層２２ｂは下地２２ａ上に形成されている。下地２１ａ，２２ａは、シード層を所定の形状にパターニングしたものである。下地２１ａ，２２ａは、導体からなる。例えば、下地２１ａ，２２ａは、銅（Ｃｕ）の薄膜、チタン（Ｔｉ）の薄膜、チタンに銅を積層した薄膜その他の金属薄膜である。導体層２１ｂ，２２ｂは、シード層上に成長したメッキをパターニングしたものである。導体層２１ｂ，２２ｂは、銅その他の金属からなる。導体層２１ｂの平面形状と下地２１ａの平面形状がほぼ同じであり、導体層２２ｂの平面形状と下地２２ａの平面形状はほぼ同じである。導体層２１ｂ，２２ｂは、下地２１ａ，２２ａよりも厚い。なお、内部配線パターン２０が導体の積層体でなくてもよい。例えば、内部配線パターン２０は導体の単層であってもよいし、更に多くの導体層を積層したものでもよい。
【００２２】
内部引出し配線２１と第一引回し配線２２は、互いに絶縁されている。内部引出し配線２１は、インナー端子１２に接続しているが、第一引回し配線２２は、インナー端子１２に接続されていない。具体的には、内部引出し配線２１が開口１５の上を横切り、内部引出し配線２１の下地２１ａの一部がインナー端子１２上に積層され、下地２１ａが開口１５を介してインナー端子１２に接続されている。一方、第一引回し配線２２は開口１５に重ならず、第一引回し配線２２の下地２２ａがインナー端子１２に接続されていない。一本の内部引出し配線２１に接続されるインナー端子１２の数は、１であってもよいし、複数であってもよい。
【００２３】
内部引出し配線２１の一部がランド２１ｃとなっている。ランド２１ｃ上には、アウター端子３１が形成され、内部引出し配線２１がアウター端子３１に接続されている。そのため、アウター端子３１は、内部引出し配線２１によってインナー端子１２に導通している。一本の内部引出し配線２１に接続されるアウター端子３１の数は、単数又は複数である。
【００２４】
第一引回し配線２２の一部がランド２２ｃとなっている。ランド２２ｃ上には、引回し用端子３２が形成され、第一引回し配線２２が引回し用端子３２に接続されている。一本の第一引回し配線２２に接続される引回し用端子３２の数は複数であり、第一引回し配線２２に接続された複数の引回し用端子３２がその第一引回し配線２２によって互いに導通している。
【００２５】
アウター端子３１及び引回し用端子３２は、突起状に設けられた柱状電極である。アウター端子３１及び引回し用端子３２は、銅その他の金属からなる。アウター端子３１及び引回し用端子３２の高さ（厚さ）は、導体層２１ｂ，２２ｂの厚さよりも大きい。なお、図４では、アウター端子３１と引回し用端子３２が６列×６列の格子状に配列されているが、アウター端子３１と引回し用端子３２の配列及び数はこれに限るものではない。
【００２６】
遮光性の封止層１６が絶縁膜１４上に形成され、内部引出し配線２１及び第一引回し配線２２が封止層１６によって覆われている。アウター端子３１及び引回し用端子３２の頭頂面が封止層１６によって覆われていないが、アウター端子３１及び引回し用端子３２の周面が封止層１６によって覆われて保護されている。封止層１６の表面が、アウター端子３１及び引回し用端子３２の頭頂面と面一に設けられているか、又は、アウター端子３１及び引回し用端子３２の頭頂面よりも僅かに高い位置にある。
封止層１６は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂を含有し、好ましくは、絶縁性樹脂（エポキシ系樹脂、ポリイミド系樹脂等）にフィラー（例えば、ガラスフィラー）を配合した繊維強化樹脂からなる。
【００２７】
なお、図２に示すように、封止層１６と絶縁膜１４との間に介在する内部配線パターン２０の層数が一層であるが、複数層であってもよい。この場合、隣り合う内部配線パターン２０と内部配線パターン２０との間に層間絶縁膜が形成され、その層間絶縁膜に複数のビアが開けられており、隣り合う内部配線パターン２０の内部引出し配線２１と内部配線パターン２０の内部引出し配線２１がビアを介して接続されている。そして、最上層の内部配線パターン２０の内部引出し配線２１がアウター端子３１に接続され、最下層の内部配線パターン２０の内部引出し配線２１がインナー端子１２に接続され、インナー端子１２とアウター端子３１がこれら複数層の内部配線パターン２０の内部引出し配線２１によって導通している。また、第一引回し配線２２は、すべての層の内部配線パターン２０にある必要はなく、少なくとも最上層の内部配線パターン２０にあればよい。最上層以外の内部配線パターン２０に第一引回し配線２２がある場合、隣り合う内部配線パターン２０の第一引回し配線２２と内部配線パターン２０の第一引回し配線２２がビアを介して接続され、最上層の内部配線パターン２０の第一引回し配線２２が引回し用端子３２に接続され、複数の引回し用端子３２同士がこれら複数層の内部配線パターン２０の第一引回し配線２２によって導通している。最上層の内部配線パターン２０にのみ第一引回し配線２２がある場合、複数の引回し用端子３２同士がその最上層の内部配線パターン２０の第一引回し配線２２によって導通している。
【００２８】
配線板２に埋め込まれている半導体チップ１０の数が複数である場合、これらの半導体チップ１０の端子数（アウター端子３１の数と引回し用端子３２の数の和）が等しくてもよいし、異なってもよい。また、半導体チップ１０の数が複数である場合、半導体基板１１の表層に形成された集積回路の種類については、何れの半導体チップ１０でも同じであってもよいし、少なくとも一つの半導体チップ１０が異なっていてもよい。また、半導体チップ１０の数が複数である場合、第一引回し配線２２や内部引出し配線２１の数については、何れの半導体チップ１０でも等しくてもよいし、少なくとも一つの半導体チップ１０が異なっていてもよい。
【００２９】
続いて、半導体チップ１０が埋め込まれた配線板２について詳細に説明する。図２、図３に示すように、配線板２は、ベース板５１、外部封止層５３、層間絶縁膜５４、オーバーコート層５５，５６、引出し用埋込導体６１、引回し用埋込導体６２及び外側配線パターン７０等を備える。
【００３０】
ベース板５１は、ガラス繊維強化エポキシ樹脂（ガラス布エポキシ樹脂を含む。）、カーボン繊維強化エポキシ樹脂（カーボン布エポキシ樹脂を含む。）、ガラス繊維強化ポリイミド樹脂（ガラス布ポリイミド樹脂を含む。）、カーボン繊維強化ポリイミド樹脂（カーボン布ポリイミド樹脂を含む。）その他の繊維強化樹脂からなる。
【００３１】
ベース板５１の表側の面に半導体チップ１０が搭載されている。具体的には、半導体基板１１の裏側の面がベース板５１の表側の面に向いて、半導体基板１１とベース板５１が接着剤層５２によって接着されている。一方、ベース板５１の裏側の面にオーバーコート層５５が形成されている。オーバーコート層５５は、樹脂材料からなるソルダーレジストである。
【００３２】
半導体チップ１０の周囲であってベース板５１上には、外部封止層５３が形成されている。外部封止層５３によって半導体チップ１０の全体が覆われ、半導体チップ１０が外部封止層５３に埋設されている。これにより、半導体基板１１、パッシベーション膜１３、絶縁膜１４及び封止層１６の積層体の側面が外部封止層５３によって保護されている。外部封止層５３が封止層１６上に積層されて、封止層１６の表面が外部封止層５３によって保護されている。
【００３３】
外部封止層５３は、ガラス繊維強化エポキシ樹脂（ガラス布エポキシ樹脂を含む。）、カーボン繊維強化エポキシ樹脂（カーボン布エポキシ樹脂を含む。）、ガラス繊維強化ポリイミド樹脂（ガラス布ポリイミド樹脂を含む。）、カーボン繊維強化ポリイミド樹脂（カーボン布ポリイミド樹脂を含む。）その他の繊維強化樹脂からなる。
【００３４】
外部封止層５３には、複数のビアが形成されている。ビアの位置はアウター端子３１や引回し用端子３２の上である。アウター端子３１に重なったビア内に引出し用埋込導体６１が埋め込まれており、引出し用埋込導体６１がアウター端子３１に導通している。引回し用端子３２に重なったビア内に引回し用埋込導体６２が埋め込まれており、引回し用埋込導体６２が引回し用端子３２に導通している。
【００３５】
外部封止層５３の上には、複数層の外側配線パターン７０がこれらの間にベタ一面状の層間絶縁膜５４を挟んだ状態で積み重ねられている。図２では、外側配線パターン７０の層数が２であるが、３以上であってもよい。層間絶縁膜５４の層数は、外側配線パターン７０の層数に１を減算して得られる差である。
【００３６】
層間絶縁膜５４は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂を含有し、好ましくは、絶縁性樹脂（エポキシ系樹脂、ポリイミド系樹脂等）にフィラー（例えば、ガラスフィラー）を配合した繊維強化樹脂からなる。
最下層の外側配線パターン７０は半導体チップ１０の封止層１６上に形成されており、それ以外の外側配線パターン７０はその下の層間絶縁膜５４上に形成されている。
【００３７】
外側配線パターン７０は、導体（例えば、銅、チタン）の単層体であってもよいし、導体の積層体であってもよい。外側配線パターン７０のうち、インナー端子１２に接続されていないものは、端子（第一の端子）９１ａと接続される外側配線パターン（第一の配線パターン）７０ａと、端子（第二の端子）９２ａと接続される外側配線パターン（第二の配線パターン）７０ｂがある。外側配線パターン７０は、各種の配線群であり、少なくとも外側引出し配線７１と第二引回し配線７２とを有する。外側引出し配線７１の数は複数であり、第二引回し配線７２の数も複数である。外側引出し配線７１と第二引回し配線７２は、互いに絶縁されている。
【００３８】
層間絶縁膜５４には複数のビアが形成されており、隣り合う外側配線パターン７０の外側引出し配線７１同士がビアを介して導通している。隣り合う外側配線パターン７０の第二引回し配線７２同士もビアを介して導通している。
【００３９】
最下層の外側配線パターン７０の外側引出し配線７１の一部がアウター端子３１に重なり、外側引出し配線７１がアウター端子３１に接続されている。最下層の外側配線パターン７０の引出し配線７１は、引回し用端子３２に接続されていない。一方、最下層の外側配線パターン７０の第二引回し配線７２の一部が引回し用端子３２に重なり、第二引回し配線７２が引回し用端子３２に接続されている。最下層の外側配線パターン７０の第二引回し配線７２は、アウター端子３１に接続されていない。
【００４０】
最下層の外側配線パターン７０の一本の外側引出し配線７１に接続されるアウター端子３１の数は、１であってもよいし、複数であってもよい。最下層の外側配線パターン７０の一本の第二引回し配線７２に接続される引回し用端子３２の数は、１であってもよいし、複数であってもよい。
【００４１】
最上層の層間絶縁膜５４上には、オーバーコート層５６が形成され、最上層の外側配線パターン７０がオーバーコート層５６によって覆われている。オーバーコート層５６には、複数の第一開口８１及び複数の第二開口８２が形成されている。第一開口８１が最上層の外側配線パターン７０の外側引出し配線７１の一部に重なっている。一本の外側引出し配線７１にまで通じる第一開口８１の数は、１又は複数である。また、第二開口８２が最上層の外側配線パターン７０の第二引回し配線７２の一部に重なっている。一本の第二引回し配線７２にまで通じる第二開口８２の数は、１又は複数である。
【００４２】
なお、図２では、外側配線パターン７０の層数が複数であるとしたが、外側配線パターン７０の層数が単数であってもよい。その場合、層間絶縁膜５４が無く、オーバーコート層５６が外部封止層５３上に形成され、外側配線パターン７０がオーバーコート層５６によって覆われている。
【００４３】
電子部品９１が、配線板２の表側の面の上、つまり、オーバーコート層５６の表面の上に実装されている。電子部品９１は複数の端子（第一の端子）９１ａを有する。第一の端子９１ａは、例えば、ピン、半田バンプ、パッド又はリード線である。
【００４４】
幾つかの第一の端子９１ａが、それぞれ、第一開口８１を通じて外側引出し配線７１に接合されている。外側引出し配線７１に接続された第一の端子９１ａは、外側引出し配線７１、引出し用埋込導体６１、アウター端子３１及び内部引出し配線２１によってインナー端子１２に導通している。幾つかの第一の端子９１ａが、それぞれ第二開口８２を通じて第二引回し配線７２に接合されている。第二引回し配線７２に接続された第一の端子９１ａは、インナー端子１２に導通していない。
【００４５】
電子部品９２が、配線板２の表側の面の上、つまり、オーバーコート層５６の表面の上に実装されている。電子部品９２は複数の端子（第二の端子）９２ａを有する。第二の端子９２ａは、例えば、ピン、半田バンプ、パッド又はリード線である。
【００４６】
幾つかの第二の端子９２ａが、それぞれ、第一開口８１を通じて外側引出し配線７１に接合されている。外側引出し配線７１に接続された第二の端子９２ａは、外側引出し配線７１、引出し用埋込導体６１、アウター端子３１及び内部引出し配線２１によってインナー端子１２に導通している。幾つかの第二の端子９２ａが、それぞれ第二開口８２を通じて第二引回し配線７２ｂに接合されている。第二引回し配線７２ｂに接続された第二の端子９２ａは、インナー端子１２に導通していない。
【００４７】
第一の電子部品９１の第一の端子９１ａと電子部品９２の第二の端子９２ａは、外側配線パターン７０及び内部配線パターン２０を経由して導通している。具体的には、第二引回し配線７２に接続された第二の端子９２ａが、第二引回し配線７２、引回し用埋込導体６２、引回し用端子３２、第一引回し配線２２、他の引回し用端子３２、他の引回し用埋込導体６２及び他の第二引回し配線７２によって、他の第二引回し配線７２に接続された第一の端子９１ａに導通している。
【００４８】
また、全ての第一開口８１に第一の端子９１ａや第二の端子９２ａが差し込まれているのではなく、第一の端子９１ａ，９２ａの何れも差し込まれていない第一開口８１がある。その第一開口８１では、外側引出し配線７１が露出しており、それがこの配線板２の端子（インナー端子１２接続用）となる。また、全ての第二開口８２に第一の端子９１ａや第二の端子９２ａが差し込まれているのではなく、第一の端子９１ａ，９２ａの何れも差し込まれていない第二開口８２がある（図１参照）。その第二開口８２では、第二引回し配線７２が露出しており、それがこの配線板２の端子（第一の端子９１ａ又は第二の端子９２ａ接続用）となる。
【００４９】
なお、配線板２の内部に埋設された半導体チップ１０の数が複数である場合、或る半導体チップ１０のアウター端子３１と別の半導体チップ１０のアウター端子３１が外側引出し配線７１によって導通していてもよい。
【００５０】
以上のように、この半導体チップ組込体１では、或る電子部品９１の第一の端子９１ａを他の電子部品９２の第二の端子９２ａに導通させるのに、半導体チップ１０に設けられた内部配線パターン２０の第一引回し配線２２を用いている。そのため、配線板２の配線密度を低くすることができるとともに、外側配線パターン７０の層数を減らすことができる。従って、外側配線パターン７０の設計自由度が向上するとともに、配線板２を薄型化することができる。特に、配線板２の内部に埋設された半導体チップ１０の数や、配線板２に表面実装する電子部品９１，９２の数が増えた場合でも、外側配線パターン７０の設計を行いやすい。
【００５１】
続いて、半導体チップ組込体１の製造方法について説明する。
個片化する前の半導体ウエハ１１Ａ（図５を参照）から、複数の半導体チップ１０を作成する。半導体チップ１０を製造するに際しては、個片化する前の半導体ウエハ１１Ａ（図５に図示）を用いる。図５に示すように、半導体ウエハ１１Ａは、分割予定線としての格子状のダイシングストリート（境界線）１１Ｂによって複数のチップ領域１１Ｃに区画されている。これらチップ領域１１Ｃがマトリクス状に配列されている。半導体ウエハ１１Ａの表側の表層には、集積回路がチップ領域１１Ｃごとに形成されている。半導体ウエハ１１Ａの表側の面には、複数のインナー端子１２が形成されている。半導体ウエハ１１Ａの表側の面上にパッシベーション膜１３が成膜されている。パッシベーション膜１３に開口１５が形成され、インナー端子１２が開口１５内で露出している。半導体ウエハ１１Ａの裏側の面では、半導体（例えば、シリコン）が露出している。
【００５２】
図６に示すように、絶縁膜１４をパッシベーション膜１３の上にパターニングした後、無電解メッキ法若しくは気相成長法（例えば、スパッタ法）又はこれらの組合せによって、絶縁膜１４の上全体にシード層２０Ａを成膜する。シード層２０Ａは、開口１５の内壁面やインナー端子１２の上にも成長する。絶縁膜１４のパターニングに際しては、絶縁膜１４をチップ領域１１Ｃごとに区切るとともに、インナー端子１２にまで通じる開口１５を絶縁膜１４に形成する。シード層２０Ａは、銅（Ｃｕ）の薄膜、チタン（Ｔｉ）の薄膜、チタンに銅を積層した薄膜その他の金属薄膜である。なお、絶縁膜１４を形成せずに、パッシベーション膜１３の上にシード層２０Ａを形成してもよい。
【００５３】
次に、図７に示すように、導体層２１ｂ，２２ｂをパターニングする。具体的には、レジスト等のマスク２０Ｂをシード層２０Ａの上に設置し、シード層２０Ａをそのマスク２０Ｂによって部分的に覆った状態で、シード層２０Ａを電極として電解メッキを行う。マスク２０Ｂには、形成しようとする導体層２１ｂ，２２ｂの位置・形状に合ったスリットが形成されており、電解メッキによって導体層２１ｂ，２２ｂをシード層２０Ａの上であってマスク２０Ｂのスリット内に成長させる。導体層２１ｂ，２２ｂは、シード層２０Ａよりも厚く成長させる。平面視して、成長した導体層２１ｂの一部がインナー端子１２に重なっているが、成長した導体層２２ｂはインナー端子１２に重なっていない。なお、マスク２０Ｂがレジスト（例えば、ドライフィルムレジスト、ウェットレジスト）である場合には、露光・現像によってマスク２０Ｂにスリットを形成する。
導体層２１ｂ，２２ｂの形成後、マスク２０Ｂを除去する。
【００５４】
次に、図８に示すように、アウター端子３１及び引回し用端子３２をパターニングする。具体的には、厚膜のマスク（例えば、ドライフィルムレジスト）３０Ｂをシード層２０Ａ及び導体層２１ｂ，２２ｂの上に設置し、シード層２０Ａ及び導体層２１ｂ，２２ｂをマスク３０Ｂで部分的に覆った状態で、シード層２０Ａ及び導体層２１ｂ，２２ｂを電極として電解メッキを行う。マスク３０Ｂには、形成しようとするアウター端子３１及び引回し用端子３２の位置・形状に合った開口が形成されている。アウター端子３１を開口内であって導体層２１ｂの上に電解メッキにより成長させ、引回し用端子３２を開口内であって導体層２２ｂの上に電解メッキにより成長させる。なお、マスク３０Ｂがドライフィルムレジスト又はウェットレジストである場合には、露光・現像によってマスク３０Ｂに開口を形成する。
アウター端子３１及び引回し用端子３２の形成後、マスク３０Ｂを除去する。
【００５５】
次に、シード層２０Ａのうち導体層２１ｂ，２２ｂに重なっていない部分をエッチングにより除去することにより、シード層２０Ａを下地２１ａ，２２ａに形状加工する。このとき、導体層２１ｂ，２２ｂ、アウター端子３１及び引回し用端子３２の表面が一部エッチングされるが、導体層２１ｂ，２２ｂ、アウター端子３１及び引回し用端子３２がシード層２０Ａと比較して充分に厚いため、導体層２１ｂ，２２ｂ、アウター端子３１及び引回し用端子３２が残留する。シード層２０Ａのうち残留した下地２１ａはインナー端子１２に接触しているが、残留した下地２２ａはインナー端子１２に接触していない。
【００５６】
次に、図９に示すように、印刷法、液滴吐出法（インクジェット法）、スピンコート法、滴下法その他の塗布法によって封止層１６を絶縁膜１４（絶縁膜１４が無い場合には、パッシベーション膜１３）の上に形成する。封止層１６の形成に際しては、導体層２１ｂ，２２ｂ、アウター端子３１及び引回し用端子３２を封止層１６によって覆う。なお、塗布法の代わりに、プリプレグを絶縁膜１４の上に貼り付け、そのプリプレグを硬化させることによって、プリプレグから封止層１６を形成してもよい。
【００５７】
次に、図１０に示すように、封止層１６の表面を研削し、アウター端子３１及び引回し用端子３２の頭頂面を露出させる。この際、アウター端子３１及び引回し用端子３２の頭頂面も研削される。必要に応じて、半導体ウエハ１１Ａの裏側の面も研削し、アウター端子３１及び引回し用端子３２の頭頂面を軽くエッチングする。
【００５８】
次に、図１１に示すように、半導体ウエハ１１Ａ、パッシベーション膜１３及び封止層１６の積層体をダイシングストリート１１Ｂに沿って切断する。これにより、複数の半導体チップ１０が完成する。
【００５９】
半導体チップ１０の製造後、図１２に示すように、繊維強化樹脂からなるマザーベース板５１Ａを準備する。複数の半導体チップ１０をマトリクス状に配列するようにして、これら半導体チップ１０を接着剤によってマザーベース板５１Ａの表側の面に接着する。ここで、半導体基板１１の裏側の面をマザーベース板５１Ａに向けて、各半導体チップ１０をマザーベース板５１Ａ上に搭載する。
【００６０】
次に、図１３に示すように、マザーベース板５１Ａの上に外部封止層５３を形成し、その外部封止層５３に半導体チップ１０を埋設する。これにより、封止層１６、アウター端子３１及び引回し用端子３２が外部封止層５３によって覆われる。
【００６１】
次に、外部封止層５３に向けてレーザー光を照射する。レーザー光の照射箇所はアウター端子３１及び引回し用端子３２の上である。図１４に示すように、レーザー光の照射によって外部封止層５３にビア５３ａ，５３ｂを開けて、ビア５３ａをアウター端子３１まで到達させ、ビア５３ｂを引回し用端子３２まで到達させる。
【００６２】
次に、図１５に示すように、フィルドビアを行う。つまり、ビア５３ａ内に引出し用埋込導体６１を埋め、ビア５３ｂ内に引回し用埋込導体６２を埋める。なお、引出し用埋込導体６１及び引回し用埋込導体６２の形成法としては、メッキ法であってもよいし、導電性ペーストをビア５３ａ，５３ｂ内に埋め込む方法でもよい。その他の方法で埋込導体６１，６２を形成してもよい。
【００６３】
次に、図１６に示すように、外側配線パターン７０と層間絶縁膜５４を交互に形成する。層間絶縁膜５４の形成法は、例えば、印刷法、液滴吐出法（インクジェット法）、スピンコート法、滴下法その他の塗布法によって樹脂を塗布する方法である。層間絶縁膜５４の形成に際しては、ビアを形成する。外側配線パターン７０の形成法は、例えば、フルアディティブ法、セミアディティブ法又はサブトラクト法である。外側配線パターン７０（但し、最下層の外側配線パターン７０を除く）の形成の際に、層間絶縁膜５４に形成されたビアに導体が埋められてもよいし、外側配線パターン７０（但し、最下層の外側配線パターン７０を除く）の形成の前に、ビア内に導体を埋め込んでもよい。最下層の外側配線パターン７０のパターニングに際しては、外側引出し配線７１をアウター端子３１に接続し、第二引回し配線７２を引回し用端子３２に接続する。最下層以外の外側配線パターン７０のパターニングに際しては、外側引出し配線７１を下の層の外側引出し配線７１にビアを介して接続し、第二引回し配線７２を下の層の第二引回し配線７２にビアを介して接続する。なお、形成する外側配線パターン７０の層数が１である場合、層間絶縁膜５４は形成しない。
【００６４】
次に、図１７に示すように、層間絶縁膜５４（層間絶縁膜５４が無い場合には、外部封止層５３）の上にオーバーコート層５６をパターニングすることで、外側配線パターン７０をオーバーコート層５６で覆うとともに、オーバーコート層５６の開口８１，８２を通じて配線７１，７２の一部を露出させる。オーバーコート層５６の形成と同時に、マザーベース板５１Ａの裏側の面にもオーバーコート層５５が成膜される。
【００６５】
次に、図１８に示すように、オーバーコート層５６の上に電子部品９１，９２を表面実装する。電子部品９１の実装に際しては、幾つかの第一の端子９１ａをそれぞれ第一開口８１を介して外側引出し配線７１に接合し、幾つかの第一の端子９１ａをそれぞれ第二開口８２を介して第二引回し配線７２に接合する。電子部品９２の実装に際しては、幾つかの第二の端子９２ａをそれぞれ第一開口８１を介して外側引出し配線７１に接合し、幾つかの第二の端子９２ａをそれぞれ第二開口８２を介して第二引回し配線７２に接合する。
【００６６】
次に、図１９に示すように、マザーベース板５１Ａ、外部封止層５３、層間絶縁膜５４及びオーバーコート層５５，５６を格子状に切断し、一つ又は複数の半導体チップ１０ごとにマザーベース板５１Ａ、外部封止層５３、層間絶縁膜５４及びオーバーコート層５５，５６を分割する。これにより、複数の半導体チップ組込体１が完成する。マザーベース板５１Ａを分割したものがベース板５１である。なお、電子部品９１，９２の表面実装は、マザーベース板５１Ａ、外部封止層５３、層間絶縁膜５４及びオーバーコート層５５，５６の切断後であってもよい。
【００６７】
〔第２の実施の形態〕
図２０、図２１は、第２の実施の形態の半導体チップ組込体１０１を示した断面図である。第２実施形態の半導体チップ組込体１０１と、第１実施形態の半導体チップ組込体１との間で互いに対応する部分に同一の符号を付す。図２０の断面と図２１の断面は平行である。
【００６８】
図２０，図２１に示すように、配線板２の内部には、半導体チップ１０のほかに第三の電子部品９３，第四の電子部品９４が埋設されている。つまり、第三の電子部品９３，第四の電子部品９４が接着剤５７，５８によってベース板５１の表面に接着され、第三の電子部品９３，第四の電子部品９４が外部封止層５３によって覆われている。
【００６９】
そして、第三の電子部品９３の第三の端子９３ａが埋込導体６３を介して第二引回し配線７２に接続し、その第二引回し配線７２が引回し用端子３２に接続している。また、第四の電子部品９４の第四の端子９４ａが埋込導体６４を介して別の第二引回し配線７２に接続し、その第二引回し配線７２が別の引回し端子３２に接続している。そして、第二引回し配線７２に接続された第三の端子９３ａは、第二引回し配線７２、引回し用埋込導体６２、引回し用端子３２、第一引回し配線２２、他の引回し用端子３２、他の引回し用埋込導体６２及び他の第二引回し配線７２によって、他の第二引回し配線７２に接続された第四の端子９４ａに導通している。
【００７０】
第２実施形態の半導体チップ組込体１０１と第１実施形態の半導体チップ組込体１は、以上に説明したことを除いて同様に設けられている。
【００７１】
この半導体チップ組込体１０１の製造方法は、半導体チップ組込体１の製造方法とほぼ同様である。但し、第三の電子部品９３，第四の電子部品９４をマザーベース板５１Ａに搭載する工程が外部封止層５３の形成工程の前に加わるとともに、第三の端子９３ａ，９４ａ用のビアをレーザー光によって外部封止層５３に形成して、ビアに埋込導体６３，６４を埋め込む工程が外側配線パターン７０の形成工程の前に加わる。また、最下層の外側配線パターン７０のパターニングに際しては、第二引回し配線７２の一部を埋込導体６３に重ねるように第二引回し配線７２を形成し、別の第二引回し配線７２の一部を埋込導体６４に重ねるように第二引回し配線７２に形成する。
【００７２】
本実施形態では、半導体チップ１０に設けられた内部配線パターン２０の第一引回し配線２２によって、第三の電子部品９３の第三の端子９３ａと第四の電子部品９４の第四の端子９４ａが導通しているので、配線板２の配線密度を低くすることができるとともに、外側配線パターン７０の層数を減らすことができる。なお、配線板上に表面実装されている第一の電子部品９１の第一の端子９１ａ又は第二の電子部品９２の第二の端子９２ａと、配線板２に埋め込まれた埋込部品である第三の電子部品９３の第三の端子９３ａ又は第四の電子部品９４の第四の端子９４ａとが、内部配線パターン２０を経由して導通するようにしても良い。
【００７３】
〔第３の実施の形態〕
図２２は、第３の実施の形態の半導体チップ組込体２０１を示した断面図である。第３実施形態の半導体チップ組込体２０１と、第１実施形態の半導体チップ組込体１との間で互いに対応する部分に同一の符号を付す。
【００７４】
第３の実施の形態では、アウター端子３１及び引回し用端子３２が半導体チップ１０に形成されておらず、封止層１６が第１の実施の形態の場合よりも薄くなっている。外部封止層５３に形成されたビアが封止層１６まで開けられており、引出し用埋込導体６１が外部封止層５３及び封止層１６を貫通して内部引出し配線２１に接続し、引回し用埋込導体６２が外部封止層５３及び封止層１６を貫通して第一引回し配線２２に接続している。
【００７５】
第３実施形態の半導体チップ組込体２０１と第１実施形態の半導体チップ組込体１は、以上に説明したことを除いて同様に設けられている。
【００７６】
この半導体チップ組込体２０１の製造方法は、半導体チップ組込体１の製造方法とほぼ同様である。但し、半導体チップ１０の製造に際しては、アウター端子３１及び引回し用端子３２を形成せずに封止層１６を形成し、引出し用埋込導体６１及び引回し埋込導体６２用のビアをレーザー光の照射によって封止層１６に形成することが、第１の実施の形態の場合と異なる。
【符号の説明】
【００７７】
１、１０１、２０１  半導体チップ組込体
２  配線板
１０  半導体チップ
１１  半導体基板
１２  インナー端子
１６  封止層
２０  内部配線パターン
２１  内部引出し配線
２２  第一引回し配線
３１  アウター端子
３２  引回し用端子
５１  ベース板
５３  外部封止層
５４  層間絶縁膜
７０  外側配線パターン
７０ａ  外側配線パターン（一方の配線パターン）
７０ｂ  外側配線パターン（他方の配線パターン）
７１  外側引出し配線
７２  第二引回し配線
９１  第一の電子部品（一方の電子部品）
９１ａ  第一の端子（端子）
９２  第二の電子部品（他方の電子部品）
９２ａ  第二の端子（端子）
９３  第三の電子部品（一方の電子部品）
９３ａ  第三の端子（端子）
９４  第四の電子部品（他方の電子部品）
９４ａ  第四の端子（端子）
【図１】
2012084571.tif 000003
【図２】
2012084571.tif 000004
【図３】
2012084571.tif 000005
【図４】
2012084571.tif 000006
【図５】
2012084571.tif 000007
【図６】
2012084571.tif 000008
【図７】
2012084571.tif 000009
【図８】
2012084571.tif 000010
【図９】
2012084571.tif 000011
【図１０】
2012084571.tif 000012
【図１１】
2012084571.tif 000013
【図１２】
2012084571.tif 000014
【図１３】
2012084571.tif 000015
【図１４】
2012084571.tif 000016
【図１５】
2012084571.tif 000017
【図１６】
2012084571.tif 000018
【図１７】
2012084571.tif 000019
【図１８】
2012084571.tif 000020
【図１９】
2012084571.tif 000021
【図２０】
2012084571.tif 000022
【図２１】
2012084571.tif 000023
【図２２】
2012084571.tif 000024